TimeQuest Timing Analyzer report for CUDoom
Fri May 10 16:33:24 2013
Quartus II 32-bit Version 12.1 Build 177 11/07/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'V0|altpll_component|pll|clk[1]'
 13. Slow Model Setup: 'V0|altpll_component|pll|clk[2]'
 14. Slow Model Hold: 'V0|altpll_component|pll|clk[1]'
 15. Slow Model Hold: 'V0|altpll_component|pll|clk[2]'
 16. Slow Model Recovery: 'V0|altpll_component|pll|clk[1]'
 17. Slow Model Recovery: 'V0|altpll_component|pll|clk[2]'
 18. Slow Model Removal: 'V0|altpll_component|pll|clk[1]'
 19. Slow Model Removal: 'V0|altpll_component|pll|clk[2]'
 20. Slow Model Minimum Pulse Width: 'V0|altpll_component|pll|clk[1]'
 21. Slow Model Minimum Pulse Width: 'Clk_50'
 22. Slow Model Minimum Pulse Width: 'V0|altpll_component|pll|clk[2]'
 23. Slow Model Minimum Pulse Width: 'altera_reserved_tck'
 24. Setup Times
 25. Hold Times
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Output Enable Times
 29. Minimum Output Enable Times
 30. Output Disable Times
 31. Minimum Output Disable Times
 32. Fast Model Setup Summary
 33. Fast Model Hold Summary
 34. Fast Model Recovery Summary
 35. Fast Model Removal Summary
 36. Fast Model Minimum Pulse Width Summary
 37. Fast Model Setup: 'V0|altpll_component|pll|clk[1]'
 38. Fast Model Setup: 'V0|altpll_component|pll|clk[2]'
 39. Fast Model Hold: 'V0|altpll_component|pll|clk[1]'
 40. Fast Model Hold: 'V0|altpll_component|pll|clk[2]'
 41. Fast Model Recovery: 'V0|altpll_component|pll|clk[1]'
 42. Fast Model Recovery: 'V0|altpll_component|pll|clk[2]'
 43. Fast Model Removal: 'V0|altpll_component|pll|clk[1]'
 44. Fast Model Removal: 'V0|altpll_component|pll|clk[2]'
 45. Fast Model Minimum Pulse Width: 'V0|altpll_component|pll|clk[1]'
 46. Fast Model Minimum Pulse Width: 'Clk_50'
 47. Fast Model Minimum Pulse Width: 'V0|altpll_component|pll|clk[2]'
 48. Fast Model Minimum Pulse Width: 'altera_reserved_tck'
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Output Enable Times
 54. Minimum Output Enable Times
 55. Output Disable Times
 56. Minimum Output Disable Times
 57. Multicorner Timing Analysis Summary
 58. Setup Times
 59. Hold Times
 60. Clock to Output Times
 61. Minimum Clock to Output Times
 62. Setup Transfers
 63. Hold Transfers
 64. Recovery Transfers
 65. Removal Transfers
 66. Report TCCS
 67. Report RSKM
 68. Unconstrained Paths
 69. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 177 11/07/2012 SJ Full Version ;
; Revision Name      ; CUDoom                                            ;
; Device Family      ; Cyclone II                                        ;
; Device Name        ; EP2C35F672C6                                      ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Unavailable                                       ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ; < 0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; CUDoom.sdc    ; OK     ; Fri May 10 16:33:12 2013 ;
; cpu_0.sdc     ; OK     ; Fri May 10 16:33:12 2013 ;
+---------------+--------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                          ;
+--------------------------------+-----------+---------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------+------------------------------------+
; Clock Name                     ; Type      ; Period  ; Frequency ; Rise   ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                           ; Targets                            ;
+--------------------------------+-----------+---------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------+------------------------------------+
; altera_reserved_tck            ; Base      ; 100.000 ; 10.0 MHz  ; 0.000  ; 50.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                  ; { altera_reserved_tck }            ;
; Clk_50                         ; Base      ; 20.000  ; 50.0 MHz  ; 0.000  ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                  ; { CLOCK_50 }                       ;
; V0|altpll_component|pll|clk[0] ; Generated ; 20.000  ; 50.0 MHz  ; -3.000 ; 7.000  ; 50.00      ; 1         ; 1           ; -54.0 ;        ;           ;            ; false    ; Clk_50 ; V0|altpll_component|pll|inclk[0] ; { V0|altpll_component|pll|clk[0] } ;
; V0|altpll_component|pll|clk[1] ; Generated ; 20.000  ; 50.0 MHz  ; 0.000  ; 10.000 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; Clk_50 ; V0|altpll_component|pll|inclk[0] ; { V0|altpll_component|pll|clk[1] } ;
; V0|altpll_component|pll|clk[2] ; Generated ; 40.000  ; 25.0 MHz  ; 0.000  ; 20.000 ; 50.00      ; 2         ; 1           ;       ;        ;           ;            ; false    ; Clk_50 ; V0|altpll_component|pll|inclk[0] ; { V0|altpll_component|pll|clk[2] } ;
+--------------------------------+-----------+---------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------+------------------------------------+


+---------------------------------------------------------------------+
; Slow Model Fmax Summary                                             ;
+-----------+-----------------+--------------------------------+------+
; Fmax      ; Restricted Fmax ; Clock Name                     ; Note ;
+-----------+-----------------+--------------------------------+------+
; 42.56 MHz ; 42.56 MHz       ; V0|altpll_component|pll|clk[2] ;      ;
; 73.24 MHz ; 73.24 MHz       ; V0|altpll_component|pll|clk[1] ;      ;
+-----------+-----------------+--------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------+
; Slow Model Setup Summary                                ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; V0|altpll_component|pll|clk[1] ; 5.646  ; 0.000         ;
; V0|altpll_component|pll|clk[2] ; 16.504 ; 0.000         ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Slow Model Hold Summary                                ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; V0|altpll_component|pll|clk[1] ; 0.391 ; 0.000         ;
; V0|altpll_component|pll|clk[2] ; 0.391 ; 0.000         ;
+--------------------------------+-------+---------------+


+---------------------------------------------------------+
; Slow Model Recovery Summary                             ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; V0|altpll_component|pll|clk[1] ; 6.017  ; 0.000         ;
; V0|altpll_component|pll|clk[2] ; 18.743 ; 0.000         ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow Model Removal Summary                              ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; V0|altpll_component|pll|clk[1] ; 2.573  ; 0.000         ;
; V0|altpll_component|pll|clk[2] ; 21.027 ; 0.000         ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                  ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; V0|altpll_component|pll|clk[1] ; 7.873  ; 0.000         ;
; Clk_50                         ; 10.000 ; 0.000         ;
; V0|altpll_component|pll|clk[2] ; 17.873 ; 0.000         ;
; altera_reserved_tck            ; 97.778 ; 0.000         ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'V0|altpll_component|pll|clk[1]'                                                                                                                                                                                                                                    ;
+-------+---------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                                                                                              ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 5.646 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[28] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[8]                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.024     ; 4.366      ;
; 5.797 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[28] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[4]                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.024     ; 4.215      ;
; 5.832 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[0]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[12]                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.024     ; 4.180      ;
; 6.063 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[8]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[20]                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.024     ; 3.949      ;
; 6.069 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[8]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[16]                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.024     ; 3.943      ;
; 6.337 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[28] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[28]                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.024     ; 3.675      ;
; 6.342 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[28] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[0]                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.024     ; 3.670      ;
; 6.347 ; ray_FSM:V8|rayPosX2[0]                      ; ray_FSM:V8|mapSpot2[0]                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.008     ; 13.681     ;
; 6.453 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[29] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[9]                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.025     ; 3.558      ;
; 6.531 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[11] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[23]                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.024     ; 3.481      ;
; 6.536 ; ray_FSM:V8|rayDirX_sig[2]                   ; ray_FSM:V8|mapSpot2[0]                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.006      ; 13.506     ;
; 6.590 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[4]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[12]                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.024     ; 3.422      ;
; 6.619 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[18] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[30]                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.025     ; 3.392      ;
; 6.632 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[11] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[19]                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.024     ; 3.380      ;
; 6.635 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[31] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[11]                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.023     ; 3.378      ;
; 6.649 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[29] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[5]                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.025     ; 3.362      ;
; 6.653 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[31] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[7]                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.023     ; 3.360      ;
; 6.684 ; ray_FSM:V8|rayDirY_sig[9]                   ; ray_FSM:V8|mapSpot[0]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.012     ; 13.340     ;
; 6.706 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[24] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[0]                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.025     ; 3.305      ;
; 6.741 ; ray_FSM:V8|rayDirX_sig[0]                   ; ray_FSM:V8|mapSpot2[0]                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.002      ; 13.297     ;
; 6.750 ; ray_FSM:V8|rayPosY[2]                       ; ray_FSM:V8|mapSpot[0]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.021      ; 13.307     ;
; 6.788 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[12]                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.005     ; 3.243      ;
; 6.794 ; ray_FSM:V8|rayDirY_sig[5]                   ; ray_FSM:V8|mapSpot[0]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.012     ; 13.230     ;
; 6.796 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[8]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[12]                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.024     ; 3.216      ;
; 6.799 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[8]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[8]                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.024     ; 3.213      ;
; 6.800 ; ray_FSM:V8|rayPosY[1]                       ; ray_FSM:V8|mapSpot[0]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.014     ; 13.222     ;
; 6.828 ; ray_FSM:V8|rayPosX2[5]                      ; ray_FSM:V8|mapSpot2[0]                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.025      ; 13.233     ;
; 6.828 ; ray_FSM:V8|rayPosY[22]                      ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a64~porta_datain_reg15 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.079      ; 13.216     ;
; 6.830 ; ray_FSM:V8|rayDirX_sig[5]                   ; ray_FSM:V8|mapSpot[2]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.002      ; 13.208     ;
; 6.830 ; ray_FSM:V8|rayPosY[22]                      ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a64~porta_datain_reg12 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.079      ; 13.214     ;
; 6.832 ; ray_FSM:V8|rayPosY[18]                      ; ray_FSM:V8|mapSpot[0]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.014     ; 13.190     ;
; 6.839 ; ray_FSM:V8|rayPosY[22]                      ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a64~porta_datain_reg13 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.079      ; 13.205     ;
; 6.863 ; ray_FSM:V8|rayDirX_sig[1]                   ; ray_FSM:V8|mapSpot[0]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.011     ; 13.162     ;
; 6.865 ; ray_FSM:V8|rayPosY[22]                      ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a64~porta_datain_reg14 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.079      ; 13.179     ;
; 6.871 ; ray_FSM:V8|rayPosX2[5]                      ; ray_FSM:V8|mapSpot2[3]                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.018      ; 13.183     ;
; 6.876 ; ray_FSM:V8|rayDirX_sig[5]                   ; ray_FSM:V8|mapSpot[0]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.013     ; 13.147     ;
; 6.892 ; ray_FSM:V8|rayDirX_sig[6]                   ; ray_FSM:V8|mapSpot2[0]                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.004      ; 13.148     ;
; 6.897 ; ray_FSM:V8|rayPosY[1]                       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a64~porta_datain_reg15 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.074      ; 13.142     ;
; 6.899 ; ray_FSM:V8|rayPosY[1]                       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a64~porta_datain_reg12 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.074      ; 13.140     ;
; 6.901 ; ray_FSM:V8|rayDirX_sig[3]                   ; ray_FSM:V8|mapSpot2[0]                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.006      ; 13.141     ;
; 6.908 ; ray_FSM:V8|rayPosX2[0]                      ; ray_FSM:V8|mapSpot2[3]                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.015     ; 13.113     ;
; 6.908 ; ray_FSM:V8|rayPosY[1]                       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a64~porta_datain_reg13 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.074      ; 13.131     ;
; 6.913 ; ray_FSM:V8|rayPosX2[5]                      ; ray_FSM:V8|mapSpot2[2]                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.032      ; 13.155     ;
; 6.915 ; ray_FSM:V8|rayDirY_sig[13]                  ; ray_FSM:V8|mapSpot2[0]                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.005      ; 13.126     ;
; 6.920 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[23] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[31]                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.028     ; 3.088      ;
; 6.927 ; ray_FSM:V8|rayDirY_sig[7]                   ; ray_FSM:V8|mapSpot[2]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.002      ; 13.111     ;
; 6.934 ; ray_FSM:V8|rayPosY[1]                       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a64~porta_datain_reg14 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.074      ; 13.105     ;
; 6.956 ; ray_FSM:V8|rayDirX_sig[0]                   ; ray_FSM:V8|mapSpot[2]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 13.080     ;
; 6.956 ; ray_FSM:V8|rayPosY2[0]                      ; ray_FSM:V8|mapSpot2[0]                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.025      ; 13.105     ;
; 6.959 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[0]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[8]                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.024     ; 3.053      ;
; 6.961 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[27] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[7]                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.023     ; 3.052      ;
; 6.973 ; ray_FSM:V8|rayPosX[3]                       ; ray_FSM:V8|mapSpot[0]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.001     ; 13.062     ;
; 6.982 ; ray_FSM:V8|lineheight[8]                    ; ray_FSM:V8|drawStart[0]                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.008     ; 13.046     ;
; 6.982 ; ray_FSM:V8|rayPosY[2]                       ; ray_FSM:V8|mapSpot[2]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.036      ; 13.090     ;
; 6.991 ; ray_FSM:V8|rayDirY_sig[9]                   ; ray_FSM:V8|mapSpot[3]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 13.045     ;
; 7.002 ; ray_FSM:V8|rayDirX_sig[0]                   ; ray_FSM:V8|mapSpot[0]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.015     ; 13.019     ;
; 7.006 ; ray_FSM:V8|rayDirX_sig[1]                   ; ray_FSM:V8|mapSpot2[0]                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.006      ; 13.036     ;
; 7.012 ; ray_FSM:V8|rayPosY2[1]                      ; ray_FSM:V8|mapSpot2[0]                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.013      ; 13.037     ;
; 7.020 ; ray_FSM:V8|rayPosY[5]                       ; ray_FSM:V8|mapSpot[2]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.001     ; 13.015     ;
; 7.032 ; ray_FSM:V8|rayDirX_sig[5]                   ; ray_FSM:V8|mapSpot[1]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.005      ; 13.009     ;
; 7.037 ; ray_FSM:V8|rayPosX2[5]                      ; ray_FSM:V8|mapSpot2[1]                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.025      ; 13.024     ;
; 7.038 ; ray_FSM:V8|rayPosY2[5]                      ; ray_FSM:V8|mapSpot2[0]                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.001      ; 12.999     ;
; 7.043 ; ray_FSM:V8|rayPosX2[3]                      ; ray_FSM:V8|mapSpot2[0]                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.016      ; 13.009     ;
; 7.047 ; ray_FSM:V8|rayPosY[1]                       ; ray_FSM:V8|mapSpot[2]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.001      ; 12.990     ;
; 7.051 ; ray_FSM:V8|rayPosX2[24]                     ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a2~porta_datain_reg22  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.031      ; 12.945     ;
; 7.051 ; ray_FSM:V8|rayDirY_sig[5]                   ; ray_FSM:V8|mapSpot[2]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.003      ; 12.988     ;
; 7.052 ; ray_FSM:V8|rayDirX_sig[1]                   ; ray_FSM:V8|mapSpot[2]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.004      ; 12.988     ;
; 7.057 ; ray_FSM:V8|rayDirY_sig[5]                   ; ray_FSM:V8|mapSpot2[0]                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.005      ; 12.984     ;
; 7.057 ; ray_FSM:V8|rayPosY[2]                       ; ray_FSM:V8|mapSpot[3]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.033      ; 13.012     ;
; 7.061 ; ray_FSM:V8|rayPosX2[24]                     ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a2~porta_datain_reg25  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.031      ; 12.935     ;
; 7.065 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[11] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[15]                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.024     ; 2.947      ;
; 7.071 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[20] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[0]                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.025     ; 2.940      ;
; 7.088 ; ray_FSM:V8|rayPosX2[0]                      ; ray_FSM:V8|mapSpot2[2]                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.001     ; 12.947     ;
; 7.089 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[18] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[26]                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.025     ; 2.922      ;
; 7.089 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[22] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[30]                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.025     ; 2.922      ;
; 7.095 ; ray_FSM:V8|rayDirY_sig[7]                   ; ray_FSM:V8|mapSpot[0]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.013     ; 12.928     ;
; 7.097 ; ray_FSM:V8|rayDirX_sig[2]                   ; ray_FSM:V8|mapSpot2[3]                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.001     ; 12.938     ;
; 7.101 ; ray_FSM:V8|rayDirY_sig[5]                   ; ray_FSM:V8|mapSpot[3]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 12.935     ;
; 7.107 ; ray_FSM:V8|rayPosY[1]                       ; ray_FSM:V8|mapSpot[3]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.002     ; 12.927     ;
; 7.108 ; ray_FSM:V8|rayPosX2[9]                      ; ray_FSM:V8|mapSpot2[0]                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.005     ; 12.923     ;
; 7.110 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[24] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[4]                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.025     ; 2.901      ;
; 7.116 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[10] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[18]                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.025     ; 2.895      ;
; 7.119 ; ray_FSM:V8|rayPosX2[2]                      ; ray_FSM:V8|mapSpot2[0]                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.022      ; 12.939     ;
; 7.119 ; ray_FSM:V8|rayDirY_sig[7]                   ; ray_FSM:V8|mapSpot2[0]                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.004      ; 12.921     ;
; 7.120 ; ray_FSM:V8|rayPosX2[24]                     ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a2~porta_datain_reg24  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.031      ; 12.876     ;
; 7.125 ; ray_FSM:V8|rayPosX2[1]                      ; ray_FSM:V8|mapSpot2[0]                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.018      ; 12.929     ;
; 7.128 ; ray_FSM:V8|rayPosY2[3]                      ; ray_FSM:V8|mapSpot2[0]                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.016      ; 12.924     ;
; 7.134 ; ray_FSM:V8|rayPosX[8]                       ; ray_FSM:V8|mapSpot[2]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.003      ; 12.905     ;
; 7.135 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[22] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[2]                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.025     ; 2.876      ;
; 7.139 ; ray_FSM:V8|rayPosY[18]                      ; ray_FSM:V8|mapSpot[3]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.002     ; 12.895     ;
; 7.140 ; ray_FSM:V8|rayDirX_sig[8]                   ; ray_FSM:V8|mapSpot2[0]                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.002      ; 12.898     ;
; 7.147 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[27] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[3]                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.023     ; 2.866      ;
; 7.151 ; ray_FSM:V8|rayPosX2[24]                     ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a2~porta_datain_reg21  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.031      ; 12.845     ;
; 7.152 ; ray_FSM:V8|rayDirX_sig[2]                   ; ray_FSM:V8|mapSpot[0]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.011     ; 12.873     ;
; 7.154 ; ray_FSM:V8|rayPosX2[24]                     ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a2~porta_datain_reg20  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.031      ; 12.842     ;
; 7.158 ; ray_FSM:V8|rayDirX_sig[0]                   ; ray_FSM:V8|mapSpot[1]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.003      ; 12.881     ;
; 7.161 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[1]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[9]                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.025     ; 2.850      ;
; 7.165 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[1]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[13]                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.025     ; 2.846      ;
; 7.170 ; ray_FSM:V8|rayPosY[2]                       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a64~porta_datain_reg15 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.109      ; 12.904     ;
; 7.172 ; ray_FSM:V8|rayPosY[2]                       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a64~porta_datain_reg12 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.109      ; 12.902     ;
+-------+---------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'V0|altpll_component|pll|clk[2]'                                                                                                                                                                                                       ;
+--------+--------------------------------------------------------------------------------------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                              ; To Node                     ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 16.504 ; memcustom:V5|row_out[5]                                                                                ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.022     ; 23.510     ;
; 16.506 ; memcustom:V5|row_out[5]                                                                                ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.022     ; 23.508     ;
; 16.746 ; memcustom:V5|row_out[0]                                                                                ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.020     ; 23.270     ;
; 16.748 ; memcustom:V5|row_out[0]                                                                                ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.020     ; 23.268     ;
; 16.878 ; memcustom:V5|row_out[1]                                                                                ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.020     ; 23.138     ;
; 16.880 ; memcustom:V5|row_out[1]                                                                                ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.020     ; 23.136     ;
; 16.970 ; memcustom:V5|row_out[2]                                                                                ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.018     ; 23.048     ;
; 16.972 ; memcustom:V5|row_out[2]                                                                                ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.018     ; 23.046     ;
; 16.984 ; memcustom:V5|row_out[3]                                                                                ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.020     ; 23.032     ;
; 16.986 ; memcustom:V5|row_out[3]                                                                                ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.020     ; 23.030     ;
; 17.021 ; memcustom:V5|row_out[6]                                                                                ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.021     ; 22.994     ;
; 17.023 ; memcustom:V5|row_out[6]                                                                                ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.021     ; 22.992     ;
; 17.196 ; memcustom:V5|row_out[4]                                                                                ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.026     ; 22.814     ;
; 17.198 ; memcustom:V5|row_out[4]                                                                                ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.026     ; 22.812     ;
; 17.594 ; memcustom:V5|row_out[7]                                                                                ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.025     ; 22.417     ;
; 17.596 ; memcustom:V5|row_out[7]                                                                                ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.025     ; 22.415     ;
; 17.631 ; memcustom:V5|read_code.F                                                                               ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.014     ; 22.391     ;
; 17.633 ; memcustom:V5|read_code.F                                                                               ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.014     ; 22.389     ;
; 17.688 ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|q_a[136]    ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.052     ; 22.296     ;
; 17.690 ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|q_a[136]    ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.052     ; 22.294     ;
; 17.804 ; memcustom:V5|read_code.D                                                                               ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.014     ; 22.218     ;
; 17.806 ; memcustom:V5|read_code.D                                                                               ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.014     ; 22.216     ;
; 17.867 ; memcustom:V5|mem_patch_2:M5|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|q_a[143]    ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.057     ; 22.112     ;
; 17.869 ; memcustom:V5|mem_patch_2:M5|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|q_a[143]    ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.057     ; 22.110     ;
; 17.888 ; memcustom:V5|read_code.C                                                                               ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.014     ; 22.134     ;
; 17.890 ; memcustom:V5|read_code.C                                                                               ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.014     ; 22.132     ;
; 17.929 ; memcustom:V5|mem_custom_2_b:M1|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|q_a[141] ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.061     ; 22.046     ;
; 17.931 ; memcustom:V5|mem_custom_2_b:M1|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|q_a[141] ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.061     ; 22.044     ;
; 17.992 ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|q_a[141]    ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.052     ; 21.992     ;
; 17.994 ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|q_a[141]    ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.052     ; 21.990     ;
; 18.007 ; memcustom:V5|read_code.B                                                                               ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.014     ; 22.015     ;
; 18.009 ; memcustom:V5|read_code.B                                                                               ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.014     ; 22.013     ;
; 18.033 ; memcustom:V5|read_code.A                                                                               ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.014     ; 21.989     ;
; 18.035 ; memcustom:V5|read_code.A                                                                               ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.014     ; 21.987     ;
; 18.044 ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|q_a[139]    ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.052     ; 21.940     ;
; 18.046 ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|q_a[139]    ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.052     ; 21.938     ;
; 18.057 ; memcustom:V5|read_code.E                                                                               ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.014     ; 21.965     ;
; 18.059 ; memcustom:V5|read_code.E                                                                               ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.014     ; 21.963     ;
; 18.109 ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[139] ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.035     ; 21.892     ;
; 18.111 ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[139] ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.035     ; 21.890     ;
; 18.183 ; memcustom:V5|mem_custom_2_b:M4|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|q_a[139] ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.065     ; 21.788     ;
; 18.185 ; memcustom:V5|mem_custom_2_b:M4|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|q_a[139] ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.065     ; 21.786     ;
; 18.197 ; memcustom:V5|mem_custom_2_b:M1|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|q_a[136] ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.061     ; 21.778     ;
; 18.199 ; memcustom:V5|mem_custom_2_b:M1|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|q_a[136] ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.061     ; 21.776     ;
; 18.220 ; memcustom:V5|mem_patch_2:M5|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|q_a[136]    ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.057     ; 21.759     ;
; 18.222 ; memcustom:V5|mem_patch_2:M5|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|q_a[136]    ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.057     ; 21.757     ;
; 18.236 ; memcustom:V5|mem_custom_2_b:M4|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|q_a[136] ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.065     ; 21.735     ;
; 18.238 ; memcustom:V5|mem_custom_2_b:M4|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|q_a[136] ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.065     ; 21.733     ;
; 18.259 ; memcustom:V5|row_out[5]                                                                                ; tex_gen:V3|tex_addr_out[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.010     ; 21.767     ;
; 18.308 ; memcustom:V5|mem_patch_2:M5|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|q_a[141]    ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.057     ; 21.671     ;
; 18.310 ; memcustom:V5|mem_patch_2:M5|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|q_a[141]    ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.057     ; 21.669     ;
; 18.324 ; memcustom:V5|mem_custom_2_b:M4|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|q_a[141] ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.065     ; 21.647     ;
; 18.326 ; memcustom:V5|mem_custom_2_b:M4|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|q_a[141] ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.065     ; 21.645     ;
; 18.345 ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[143] ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.035     ; 21.656     ;
; 18.347 ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[143] ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.035     ; 21.654     ;
; 18.351 ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[136] ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.050     ; 21.635     ;
; 18.353 ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[136] ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.050     ; 21.633     ;
; 18.381 ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|q_a[143]    ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.052     ; 21.603     ;
; 18.383 ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|q_a[143]    ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.052     ; 21.601     ;
; 18.416 ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[141] ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.035     ; 21.585     ;
; 18.418 ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[141] ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.035     ; 21.583     ;
; 18.425 ; memcustom:V5|mem_patch_2:M5|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|q_a[138]    ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.057     ; 21.554     ;
; 18.427 ; memcustom:V5|mem_patch_2:M5|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|q_a[138]    ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.057     ; 21.552     ;
; 18.463 ; memcustom:V5|mem_custom_2_b:M4|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|q_a[147] ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.065     ; 21.508     ;
; 18.465 ; memcustom:V5|mem_custom_2_b:M4|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|q_a[147] ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.065     ; 21.506     ;
; 18.468 ; memcustom:V5|row_out[5]                                                                                ; tex_gen:V3|tex_addr_out[2]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.012     ; 21.556     ;
; 18.492 ; memcustom:V5|row_out[5]                                                                                ; tex_gen:V3|tex_addr_out[11] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.003     ; 21.541     ;
; 18.501 ; memcustom:V5|row_out[0]                                                                                ; tex_gen:V3|tex_addr_out[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.008     ; 21.527     ;
; 18.545 ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[146] ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.035     ; 21.456     ;
; 18.547 ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[146] ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.035     ; 21.454     ;
; 18.547 ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|q_a[138]    ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.052     ; 21.437     ;
; 18.549 ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|q_a[138]    ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.052     ; 21.435     ;
; 18.552 ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[145] ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.035     ; 21.449     ;
; 18.554 ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[145] ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.035     ; 21.447     ;
; 18.555 ; memcustom:V5|mem_custom_2_b:M4|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|q_a[138] ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.065     ; 21.416     ;
; 18.557 ; memcustom:V5|mem_custom_2_b:M4|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|q_a[138] ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.065     ; 21.414     ;
; 18.566 ; memcustom:V5|row_out[5]                                                                                ; tex_gen:V3|tex_addr_out[8]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.003     ; 21.467     ;
; 18.585 ; memcustom:V5|mem_custom_2_b:M1|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|q_a[143] ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.061     ; 21.390     ;
; 18.587 ; memcustom:V5|mem_custom_2_b:M1|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|q_a[143] ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.061     ; 21.388     ;
; 18.595 ; memcustom:V5|mem_custom_2_b:M1|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|q_a[138] ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.061     ; 21.380     ;
; 18.597 ; memcustom:V5|mem_custom_2_b:M1|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|q_a[138] ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.061     ; 21.378     ;
; 18.603 ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[143] ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.035     ; 21.398     ;
; 18.604 ; memcustom:V5|mem_custom_2_b:M1|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|q_a[146] ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.061     ; 21.371     ;
; 18.605 ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[143] ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.035     ; 21.396     ;
; 18.606 ; memcustom:V5|mem_custom_2_b:M1|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|q_a[146] ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.061     ; 21.369     ;
; 18.612 ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|q_a[140]    ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.052     ; 21.372     ;
; 18.614 ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|q_a[140]    ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.052     ; 21.370     ;
; 18.614 ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[142] ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.035     ; 21.387     ;
; 18.616 ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[142] ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.035     ; 21.385     ;
; 18.627 ; memcustom:V5|mem_patch_2:M5|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|q_a[139]    ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.057     ; 21.352     ;
; 18.629 ; memcustom:V5|mem_patch_2:M5|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|q_a[139]    ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.057     ; 21.350     ;
; 18.630 ; memcustom:V5|row_out[5]                                                                                ; tex_gen:V3|tex_addr_out[1]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.003     ; 21.403     ;
; 18.633 ; memcustom:V5|row_out[1]                                                                                ; tex_gen:V3|tex_addr_out[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.008     ; 21.395     ;
; 18.640 ; memcustom:V5|mem_patch_2:M5|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|q_a[147]    ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.057     ; 21.339     ;
; 18.642 ; memcustom:V5|mem_patch_2:M5|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|q_a[147]    ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.057     ; 21.337     ;
; 18.657 ; memcustom:V5|mem_custom_2_b:M1|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|q_a[144] ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.061     ; 21.318     ;
; 18.659 ; memcustom:V5|mem_custom_2_b:M1|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|q_a[144] ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.061     ; 21.316     ;
; 18.689 ; memcustom:V5|row_out[5]                                                                                ; tex_gen:V3|tex_addr_out[0]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.010     ; 21.337     ;
; 18.702 ; memcustom:V5|mem_patch_2:M5|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|q_a[144]    ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.057     ; 21.277     ;
; 18.704 ; memcustom:V5|mem_patch_2:M5|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|q_a[144]    ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.057     ; 21.275     ;
+--------+--------------------------------------------------------------------------------------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'V0|altpll_component|pll|clk[1]'                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                              ; To Node                                                                                                                                                                                ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.391 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|rvalid0                                                                                        ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|rvalid0                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|monitor_go                                                             ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|monitor_go                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|t_ena~reg0                                                                                     ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|t_ena~reg0                                                                                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|M_mul_cnt[0]                                                                                                                                               ; new_doom:V1|cpu_0:the_cpu_0|M_mul_cnt[0]                                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|M_mul_cnt[1]                                                                                                                                               ; new_doom:V1|cpu_0:the_cpu_0|M_mul_cnt[1]                                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|M_mul_cnt[2]                                                                                                                                               ; new_doom:V1|cpu_0:the_cpu_0|M_mul_cnt[2]                                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|i_refs[0]                                                                                                                                              ; new_doom:V1|sdram_0:the_sdram_0|i_refs[0]                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|i_refs[1]                                                                                                                                              ; new_doom:V1|sdram_0:the_sdram_0|i_refs[1]                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|i_refs[2]                                                                                                                                              ; new_doom:V1|sdram_0:the_sdram_0|i_refs[2]                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|i_state[2]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|i_state[2]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|i_count[0]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|i_count[0]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|i_count[1]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|i_count[1]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|i_count[2]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|i_count[2]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|i_state[1]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|i_state[1]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|i_state[0]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|i_state[0]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|init_done                                                                                                                                              ; new_doom:V1|sdram_0:the_sdram_0|init_done                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|latched_oci_tb_hbreak_req                                                                                                                                  ; new_doom:V1|cpu_0:the_cpu_0|latched_oci_tb_hbreak_req                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_prevent_refill                                                                                                                                     ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_prevent_refill                                                                                                                                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_offset[0]                                                                                                                                       ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_offset[0]                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[3]                                                                                                                                            ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[3]                                                                                                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[1]                                                                                                                                            ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[1]                                                                                                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|internal_av_waitrequest                                                                                                                        ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|internal_av_waitrequest                                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_full      ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_full      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|internal_d_write                                                                                                                                           ; new_doom:V1|cpu_0:the_cpu_0|internal_d_write                                                                                                                                           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|internal_cpu_0_data_master_dbs_address[0]                                                                               ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|internal_cpu_0_data_master_dbs_address[0]                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_arb_addend[0]                                                                                                              ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_arb_addend[0]                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_arb_share_counter[2]                                                                                                       ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_arb_share_counter[2]                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_slavearbiterlockenable                                                                                                     ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_slavearbiterlockenable                                                                                                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_arb_addend[1]                                                                                                              ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_arb_addend[1]                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|last_cycle_cpu_0_data_master_granted_slave_sdram_0_s1                                                                                 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|last_cycle_cpu_0_data_master_granted_slave_sdram_0_s1                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|last_cycle_cpu_0_instruction_master_granted_slave_sdram_0_s1                                                                          ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|last_cycle_cpu_0_instruction_master_granted_slave_sdram_0_s1                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|how_many_ones[1]                     ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|how_many_ones[1]                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|how_many_ones[0]                     ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|how_many_ones[0]                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|how_many_ones[3]                     ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|how_many_ones[3]                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|how_many_ones[2]                     ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|how_many_ones[2]                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|de2_ps2_1_avalon_slave_0_arbitrator:the_de2_ps2_1_avalon_slave_0|d1_reasons_to_wait                                                                                        ; new_doom:V1|de2_ps2_1_avalon_slave_0_arbitrator:the_de2_ps2_1_avalon_slave_0|d1_reasons_to_wait                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|skygen_0_avalon_slave_0_arbitrator:the_skygen_0_avalon_slave_0|d1_reasons_to_wait                                                                                          ; new_doom:V1|skygen_0_avalon_slave_0_arbitrator:the_skygen_0_avalon_slave_0|d1_reasons_to_wait                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|rd_address                                                                                   ; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|rd_address                                                                                   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|active_cs_n                                                                                                                                            ; new_doom:V1|sdram_0:the_sdram_0|active_cs_n                                                                                                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|de2_ps2_1:the_de2_ps2_1|de2_ps2:de2_ps2_1|PS2_Ctrl:U1|State                                                                                                                ; new_doom:V1|de2_ps2_1:the_de2_ps2_1|de2_ps2:de2_ps2_1|PS2_Ctrl:U1|State                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|internal_resetlatch                                                    ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|internal_resetlatch                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|monitor_error                                                          ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|monitor_error                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[2]                                                                                                                                            ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[2]                                                                                                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[0]                                                                                                                                            ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[0]                                                                                                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_offset[1]                                                                                                                                       ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_offset[1]                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonWr                                                                        ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonWr                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_data[12]~_Duplicate_1                                                                                                                                ; new_doom:V1|sdram_0:the_sdram_0|m_data[12]~_Duplicate_1                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; framerate_calc:V6|state.C                                                                                                                                                              ; framerate_calc:V6|state.C                                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; framerate_calc:V6|frame_count[0]                                                                                                                                                       ; framerate_calc:V6|frame_count[0]                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; framerate_calc:V6|frame_count[1]                                                                                                                                                       ; framerate_calc:V6|frame_count[1]                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; framerate_calc:V6|frame_count[2]                                                                                                                                                       ; framerate_calc:V6|frame_count[2]                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; framerate_calc:V6|frame_count[3]                                                                                                                                                       ; framerate_calc:V6|frame_count[3]                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; framerate_calc:V6|frame_count[4]                                                                                                                                                       ; framerate_calc:V6|frame_count[4]                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; framerate_calc:V6|frame_count[5]                                                                                                                                                       ; framerate_calc:V6|frame_count[5]                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; framerate_calc:V6|frame_count[6]                                                                                                                                                       ; framerate_calc:V6|frame_count[6]                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_data[10]~_Duplicate_1                                                                                                                                ; new_doom:V1|sdram_0:the_sdram_0|m_data[10]~_Duplicate_1                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|ac                                                                                                                                             ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|ac                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|internal_cpu_0_data_master_dbs_address[1]                                                                               ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|internal_cpu_0_data_master_dbs_address[1]                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_data[6]~_Duplicate_1                                                                                                                                 ; new_doom:V1|sdram_0:the_sdram_0|m_data[6]~_Duplicate_1                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|r_val                                                                                                                                          ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|r_val                                                                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|r_ena1                                                                                         ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|r_ena1                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_full      ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_full      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_data[9]~_Duplicate_1                                                                                                                                 ; new_doom:V1|sdram_0:the_sdram_0|m_data[9]~_Duplicate_1                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_data[7]~_Duplicate_1                                                                                                                                 ; new_doom:V1|sdram_0:the_sdram_0|m_data[7]~_Duplicate_1                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_data[13]~_Duplicate_1                                                                                                                                ; new_doom:V1|sdram_0:the_sdram_0|m_data[13]~_Duplicate_1                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_data[4]~_Duplicate_1                                                                                                                                 ; new_doom:V1|sdram_0:the_sdram_0|m_data[4]~_Duplicate_1                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_data[5]~_Duplicate_1                                                                                                                                 ; new_doom:V1|sdram_0:the_sdram_0|m_data[5]~_Duplicate_1                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|de2_ps2_1:the_de2_ps2_1|de2_ps2:de2_ps2_1|PS2_Ctrl:U1|Scan_DAVi                                                                                                            ; new_doom:V1|de2_ps2_1:the_de2_ps2_1|de2_ps2:de2_ps2_1|PS2_Ctrl:U1|Scan_DAVi                                                                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_data[8]~_Duplicate_1                                                                                                                                 ; new_doom:V1|sdram_0:the_sdram_0|m_data[8]~_Duplicate_1                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|pause_irq                                                                                                                                      ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|pause_irq                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_data[11]~_Duplicate_1                                                                                                                                ; new_doom:V1|sdram_0:the_sdram_0|m_data[11]~_Duplicate_1                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; framerate_calc:V6|frame_count[7]                                                                                                                                                       ; framerate_calc:V6|frame_count[7]                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_data[2]~_Duplicate_1                                                                                                                                 ; new_doom:V1|sdram_0:the_sdram_0|m_data[2]~_Duplicate_1                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_data[14]~_Duplicate_1                                                                                                                                ; new_doom:V1|sdram_0:the_sdram_0|m_data[14]~_Duplicate_1                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|woverflow                                                                                                                                      ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|woverflow                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_data[3]~_Duplicate_1                                                                                                                                 ; new_doom:V1|sdram_0:the_sdram_0|m_data[3]~_Duplicate_1                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_avalon_reg:the_cpu_0_nios2_avalon_reg|internal_oci_single_step_mode1                                       ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_avalon_reg:the_cpu_0_nios2_avalon_reg|internal_oci_single_step_mode1                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_data[1]~_Duplicate_1                                                                                                                                 ; new_doom:V1|sdram_0:the_sdram_0|m_data[1]~_Duplicate_1                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|rvalid                                                                                                                                         ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|rvalid                                                                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_u0c:wrptr_gp|counter10a[2]                                                                                    ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_u0c:wrptr_gp|counter10a[2]                                                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_u0c:wrptr_gp|parity9                                                                                          ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_u0c:wrptr_gp|parity9                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_u0c:wrptr_gp|counter10a[0]                                                                                    ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_u0c:wrptr_gp|counter10a[0]                                                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_u0c:wrptr_gp|counter10a[1]                                                                                    ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_u0c:wrptr_gp|counter10a[1]                                                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|niosInterface_1_0:the_niosInterface_1_0|niosInterface:niosinterface_1_0|control_store                                                                                      ; new_doom:V1|niosInterface_1_0:the_niosInterface_1_0|niosInterface:niosinterface_1_0|control_store                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ray_FSM:V8|state.B                                                                                                                                                                     ; ray_FSM:V8|state.B                                                                                                                                                                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ray_FSM:V8|state.D                                                                                                                                                                     ; ray_FSM:V8|state.D                                                                                                                                                                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ray_FSM:V8|state.G                                                                                                                                                                     ; ray_FSM:V8|state.G                                                                                                                                                                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ray_FSM:V8|state.I                                                                                                                                                                     ; ray_FSM:V8|state.I                                                                                                                                                                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ray_FSM:V8|state.L                                                                                                                                                                     ; ray_FSM:V8|state.L                                                                                                                                                                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|dbs_8_reg_segment_0[0]                                                                                                  ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|dbs_8_reg_segment_0[0]                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_data[0]~_Duplicate_1                                                                                                                                 ; new_doom:V1|sdram_0:the_sdram_0|m_data[0]~_Duplicate_1                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|dbs_8_reg_segment_2[0]                                                                                                  ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|dbs_8_reg_segment_2[0]                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1|how_many_ones[1]       ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1|how_many_ones[1]       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1|how_many_ones[0]       ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1|how_many_ones[0]       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1|how_many_ones[2]       ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1|how_many_ones[2]       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1|how_many_ones[3]       ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1|how_many_ones[3]       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|cpu_0_instruction_master_dbs_rdv_counter[1]                                                               ; new_doom:V1|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|cpu_0_instruction_master_dbs_rdv_counter[1]                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_dp_offset[0]                                                                                                                                       ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_dp_offset[0]                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'V0|altpll_component|pll|clk[2]'                                                                                                                                                                                                                                                                                                                          ;
+-------+------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                              ; To Node                                                                                                                        ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.391 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0]                    ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0]                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[1]                    ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[1]                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|parity5                         ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|parity5                                 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[2]                    ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[2]                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; de2_vga_raster:V2|vga_vblank                                                                                           ; de2_vga_raster:V2|vga_vblank                                                                                                   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; memcustom:V5|toggle                                                                                                    ; memcustom:V5|toggle                                                                                                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; de2_vga_raster:V2|vga_hblank                                                                                           ; de2_vga_raster:V2|vga_hblank                                                                                                   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; de2_vga_raster:V2|vga_hsync                                                                                            ; de2_vga_raster:V2|vga_hsync                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; de2_vga_raster:V2|vga_vsync                                                                                            ; de2_vga_raster:V2|vga_vsync                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.657      ;
; 0.513 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp|dffpipe_su8:dffpipe13|dffe14a[1] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp|dffpipe_su8:dffpipe13|dffe15a[1]         ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.779      ;
; 0.520 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp|dffpipe_su8:dffpipe13|dffe14a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp|dffpipe_su8:dffpipe13|dffe15a[0]         ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.786      ;
; 0.523 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp|dffpipe_su8:dffpipe13|dffe15a[2] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|rs_dgwp_reg[2]                                                      ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.789      ;
; 0.524 ; memcustom:V5|blank_prev                                                                                                ; memcustom:V5|toggle                                                                                                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.790      ;
; 0.526 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp|dffpipe_su8:dffpipe13|dffe14a[2] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp|dffpipe_su8:dffpipe13|dffe15a[2]         ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.792      ;
; 0.545 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0]                    ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|parity5                                 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.811      ;
; 0.656 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[106]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a103~porta_datain_reg3 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.021      ; 0.911      ;
; 0.657 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp|dffpipe_su8:dffpipe13|dffe15a[1] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|rs_dgwp_reg[1]                                                      ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.923      ;
; 0.658 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[117]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a112~porta_datain_reg5 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.019      ; 0.911      ;
; 0.659 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[217]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a187~porta_datain_reg3 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.016      ; 0.909      ;
; 0.660 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp|dffpipe_su8:dffpipe13|dffe15a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|rs_dgwp_reg[0]                                                      ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.926      ;
; 0.660 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[161]                            ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a160~porta_datain_reg1    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.022      ; 0.916      ;
; 0.707 ; memcustom:V5|toggle                                                                                                    ; memcustom:V5|read_code.D                                                                                                       ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.973      ;
; 0.709 ; memcustom:V5|toggle                                                                                                    ; memcustom:V5|read_code.F                                                                                                       ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.975      ;
; 0.710 ; memcustom:V5|toggle                                                                                                    ; memcustom:V5|read_code.A                                                                                                       ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.976      ;
; 0.713 ; de2_vga_raster:V2|vga_vblank                                                                                           ; memcustom:V5|blank_prev                                                                                                        ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.002      ; 0.981      ;
; 0.713 ; memcustom:V5|toggle                                                                                                    ; memcustom:V5|read_code.E                                                                                                       ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.979      ;
; 0.718 ; memcustom:V5|toggle                                                                                                    ; memcustom:V5|read_code.C                                                                                                       ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.984      ;
; 0.718 ; memcustom:V5|toggle                                                                                                    ; memcustom:V5|read_code.B                                                                                                       ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.984      ;
; 0.719 ; de2_vga_raster:V2|Hcount[2]                                                                                            ; de2_vga_raster:V2|Cur_Col[2]                                                                                                   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; -0.002     ; 0.983      ;
; 0.719 ; de2_vga_raster:V2|Hcount[1]                                                                                            ; de2_vga_raster:V2|Cur_Col[1]                                                                                                   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; -0.002     ; 0.983      ;
; 0.725 ; de2_vga_raster:V2|Hcount[0]                                                                                            ; de2_vga_raster:V2|Cur_Col[0]                                                                                                   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; -0.002     ; 0.989      ;
; 0.767 ; de2_vga_raster:V2|Vcount[1]                                                                                            ; de2_vga_raster:V2|Cur_Row[1]                                                                                                   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.001      ; 1.034      ;
; 0.802 ; de2_vga_raster:V2|Vcount[1]                                                                                            ; de2_vga_raster:V2|Vcount[1]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.068      ;
; 0.806 ; de2_vga_raster:V2|Vcount[5]                                                                                            ; de2_vga_raster:V2|Vcount[5]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.072      ;
; 0.809 ; de2_vga_raster:V2|Hcount[0]                                                                                            ; de2_vga_raster:V2|Hcount[0]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.075      ;
; 0.809 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|rs_dgwp_reg[1]                                              ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0]                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.075      ;
; 0.811 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|rs_dgwp_reg[1]                                              ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[1]                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.077      ;
; 0.816 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|rs_dgwp_reg[1]                                              ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[2]                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.082      ;
; 0.817 ; de2_vga_raster:V2|Vcount[7]                                                                                            ; de2_vga_raster:V2|Vcount[7]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.083      ;
; 0.817 ; de2_vga_raster:V2|Vcount[8]                                                                                            ; de2_vga_raster:V2|Vcount[8]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.083      ;
; 0.824 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|rs_dgwp_reg[1]                                              ; memcustom:V5|wren                                                                                                              ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.090      ;
; 0.829 ; de2_vga_raster:V2|Hcount[6]                                                                                            ; de2_vga_raster:V2|Hcount[6]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.095      ;
; 0.831 ; de2_vga_raster:V2|Hcount[1]                                                                                            ; de2_vga_raster:V2|Hcount[1]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.097      ;
; 0.832 ; de2_vga_raster:V2|Hcount[3]                                                                                            ; de2_vga_raster:V2|Hcount[3]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.098      ;
; 0.832 ; de2_vga_raster:V2|Hcount[9]                                                                                            ; de2_vga_raster:V2|vga_hblank                                                                                                   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.098      ;
; 0.841 ; de2_vga_raster:V2|Hcount[7]                                                                                            ; de2_vga_raster:V2|Hcount[7]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.107      ;
; 0.845 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[1]                    ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|rdptr_g[1]                                                          ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; -0.002     ; 1.109      ;
; 0.848 ; de2_vga_raster:V2|Vcount[4]                                                                                            ; de2_vga_raster:V2|Vcount[4]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.114      ;
; 0.848 ; de2_vga_raster:V2|Vcount[6]                                                                                            ; de2_vga_raster:V2|Vcount[6]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.114      ;
; 0.859 ; de2_vga_raster:V2|Hcount[2]                                                                                            ; de2_vga_raster:V2|Hcount[2]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.125      ;
; 0.861 ; de2_vga_raster:V2|Hcount[4]                                                                                            ; de2_vga_raster:V2|Hcount[4]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.127      ;
; 0.893 ; de2_vga_raster:V2|Vcount[0]                                                                                            ; de2_vga_raster:V2|Cur_Row_local[0]                                                                                             ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.001      ; 1.160      ;
; 0.914 ; de2_vga_raster:V2|Hcount[8]                                                                                            ; de2_vga_raster:V2|vga_hblank                                                                                                   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.180      ;
; 0.928 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[211]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a208~porta_datain_reg3 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.031      ; 1.193      ;
; 0.929 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[205]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a2~porta_datain_reg6   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.041      ; 1.204      ;
; 0.930 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[230]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a17~porta_datain_reg7  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.054      ; 1.218      ;
; 0.930 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0]                    ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a66~portb_address_reg0           ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.097      ; 1.261      ;
; 0.931 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[208]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a208~porta_datain_reg0 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.037      ; 1.202      ;
; 0.939 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[2]                              ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a2~porta_datain_reg0   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.041      ; 1.214      ;
; 0.940 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[215]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a208~porta_datain_reg7 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.037      ; 1.211      ;
; 0.941 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[215]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a208~porta_datain_reg7 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.031      ; 1.206      ;
; 0.943 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[224]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a17~porta_datain_reg2  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.049      ; 1.226      ;
; 0.943 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[224]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a17~porta_datain_reg2  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.054      ; 1.231      ;
; 0.944 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[206]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a2~porta_datain_reg7   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.041      ; 1.219      ;
; 0.946 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[231]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a17~porta_datain_reg8  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.054      ; 1.234      ;
; 0.946 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[104]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a103~porta_datain_reg1 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.021      ; 1.201      ;
; 0.948 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[111]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a103~porta_datain_reg8 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.021      ; 1.203      ;
; 0.948 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[221]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a187~porta_datain_reg7 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.016      ; 1.198      ;
; 0.950 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[214]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a208~porta_datain_reg6 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.031      ; 1.215      ;
; 0.954 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[231]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a17~porta_datain_reg8  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.049      ; 1.237      ;
; 0.954 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[114]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a112~porta_datain_reg2 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.024      ; 1.212      ;
; 0.956 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[213]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a208~porta_datain_reg5 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.031      ; 1.221      ;
; 0.957 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[141]                            ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a112~porta_datain_reg11   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.048      ; 1.239      ;
; 0.957 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[220]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a187~porta_datain_reg6 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.016      ; 1.207      ;
; 0.957 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[188]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a187~porta_datain_reg1 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.016      ; 1.207      ;
; 0.958 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[214]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a208~porta_datain_reg6 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.037      ; 1.229      ;
; 0.959 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[147]                            ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a112~porta_datain_reg17   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.048      ; 1.241      ;
; 0.959 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[109]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a103~porta_datain_reg6 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.021      ; 1.214      ;
; 0.961 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[147]                            ; memcustom:V5|mem_patch_2:M5|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a112~porta_datain_reg17   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.053      ; 1.248      ;
; 0.962 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[111]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a103~porta_datain_reg8 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.012      ; 1.208      ;
; 0.964 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[145]                            ; memcustom:V5|mem_patch_2:M5|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a112~porta_datain_reg15   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.053      ; 1.251      ;
; 0.966 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[140]                            ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a112~porta_datain_reg10   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.048      ; 1.248      ;
; 0.966 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[222]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a187~porta_datain_reg8 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.016      ; 1.216      ;
; 0.967 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[87]                             ; memcustom:V5|mem_custom_2_b:M4|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|ram_block1a38~porta_datain_reg11 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.023      ; 1.224      ;
; 0.968 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[109]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a103~porta_datain_reg6 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.012      ; 1.214      ;
; 0.968 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[213]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a208~porta_datain_reg5 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.037      ; 1.239      ;
; 0.969 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[141]                            ; memcustom:V5|mem_patch_2:M5|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a112~porta_datain_reg11   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.053      ; 1.256      ;
; 0.970 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[178]                            ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a8~porta_datain_reg16     ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.022      ; 1.226      ;
; 0.970 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[146]                            ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a112~porta_datain_reg16   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.048      ; 1.252      ;
; 0.970 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[140]                            ; memcustom:V5|mem_patch_2:M5|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a112~porta_datain_reg10   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.053      ; 1.257      ;
; 0.970 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[104]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a103~porta_datain_reg1 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.012      ; 1.216      ;
; 0.972 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[145]                            ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a112~porta_datain_reg15   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.048      ; 1.254      ;
; 0.974 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[144]                            ; memcustom:V5|mem_patch_2:M5|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a112~porta_datain_reg14   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.053      ; 1.261      ;
; 0.974 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[114]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a112~porta_datain_reg2 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.019      ; 1.227      ;
; 0.975 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[186]                            ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a160~porta_datain_reg16   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.022      ; 1.231      ;
; 0.976 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[142]                            ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a112~porta_datain_reg12   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.048      ; 1.258      ;
; 0.977 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[180]                            ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a160~porta_datain_reg10   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.022      ; 1.233      ;
; 0.977 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[146]                            ; memcustom:V5|mem_patch_2:M5|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a112~porta_datain_reg16   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.053      ; 1.264      ;
; 0.978 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[223]                            ; memcustom:V5|mem_patch_2:M5|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a160~porta_datain_reg17   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.020      ; 1.232      ;
; 0.978 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[142]                            ; memcustom:V5|mem_patch_2:M5|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a112~porta_datain_reg12   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.053      ; 1.265      ;
+-------+------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'V0|altpll_component|pll|clk[1]'                                                                                                                                                                                                                                                                                                                                            ;
+--------+-------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                       ; To Node                                                                                                                                                                    ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 6.017  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[12]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.017      ; 4.036      ;
; 6.017  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[31]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.018      ; 4.037      ;
; 6.017  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[15]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.018      ; 4.037      ;
; 6.017  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[26]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.017      ; 4.036      ;
; 6.017  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[22]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.017      ; 4.036      ;
; 6.017  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[25]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.016      ; 4.035      ;
; 6.017  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[7]                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.018      ; 4.037      ;
; 6.017  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[23]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.018      ; 4.037      ;
; 6.017  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[9]                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.016      ; 4.035      ;
; 6.017  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[29]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.016      ; 4.035      ;
; 6.017  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[13]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.016      ; 4.035      ;
; 6.017  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[28]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.017      ; 4.036      ;
; 6.017  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[4]                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.017      ; 4.036      ;
; 6.017  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[20]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.017      ; 4.036      ;
; 6.017  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[21]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.016      ; 4.035      ;
; 6.017  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[5]                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.016      ; 4.035      ;
; 6.017  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[8]                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.017      ; 4.036      ;
; 6.017  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[24]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.017      ; 4.036      ;
; 6.017  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[10]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.017      ; 4.036      ;
; 6.017  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[27]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.018      ; 4.037      ;
; 6.017  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[11]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.018      ; 4.037      ;
; 6.017  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[2]                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.017      ; 4.036      ;
; 6.017  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[6]                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.017      ; 4.036      ;
; 6.017  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[14]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.017      ; 4.036      ;
; 6.017  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[30]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.017      ; 4.036      ;
; 6.017  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[19]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.018      ; 4.037      ;
; 6.017  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[3]                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.018      ; 4.037      ;
; 6.017  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[17]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.016      ; 4.035      ;
; 6.017  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[1]                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.016      ; 4.035      ;
; 6.017  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[16]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.017      ; 4.036      ;
; 6.017  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[0]                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.017      ; 4.036      ;
; 6.017  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[18]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.017      ; 4.036      ;
; 15.354 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.071      ; 4.670      ;
; 15.354 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT2  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.071      ; 4.670      ;
; 15.354 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT6  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.071      ; 4.670      ;
; 15.354 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT1  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.071      ; 4.670      ;
; 15.354 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT5  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.071      ; 4.670      ;
; 15.354 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT7  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.071      ; 4.670      ;
; 15.354 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT9  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.071      ; 4.670      ;
; 15.354 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT8  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.071      ; 4.670      ;
; 15.354 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT12 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.071      ; 4.670      ;
; 15.354 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT10 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.071      ; 4.670      ;
; 15.354 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT4  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.071      ; 4.670      ;
; 15.354 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT11 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.071      ; 4.670      ;
; 15.354 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT13 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.071      ; 4.670      ;
; 15.354 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT3  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.071      ; 4.670      ;
; 15.354 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT14 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.071      ; 4.670      ;
; 15.354 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT15 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.071      ; 4.670      ;
; 15.354 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT22 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.066      ; 4.665      ;
; 15.354 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT2  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.066      ; 4.665      ;
; 15.354 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT4  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.066      ; 4.665      ;
; 15.354 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT6  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.066      ; 4.665      ;
; 15.354 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT10 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.066      ; 4.665      ;
; 15.354 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT12 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.066      ; 4.665      ;
; 15.354 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT14 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.066      ; 4.665      ;
; 15.354 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT15 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.066      ; 4.665      ;
; 15.354 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT21 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.066      ; 4.665      ;
; 15.354 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT9  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.066      ; 4.665      ;
; 15.354 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT23 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.066      ; 4.665      ;
; 15.354 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT7  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.066      ; 4.665      ;
; 15.354 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT25 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.066      ; 4.665      ;
; 15.354 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT24 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.066      ; 4.665      ;
; 15.354 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT13 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.066      ; 4.665      ;
; 15.354 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT28 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.066      ; 4.665      ;
; 15.354 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT26 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.066      ; 4.665      ;
; 15.354 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT20 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.066      ; 4.665      ;
; 15.354 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT5  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.066      ; 4.665      ;
; 15.354 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT8  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.066      ; 4.665      ;
; 15.354 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT11 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.066      ; 4.665      ;
; 15.354 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT27 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.066      ; 4.665      ;
; 15.354 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT29 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.066      ; 4.665      ;
; 15.354 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT18 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.066      ; 4.665      ;
; 15.354 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT19 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.066      ; 4.665      ;
; 15.354 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT17 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.066      ; 4.665      ;
; 15.354 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT3  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.066      ; 4.665      ;
; 15.354 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT30 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.066      ; 4.665      ;
; 15.354 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT1  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.066      ; 4.665      ;
; 15.354 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT31 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.066      ; 4.665      ;
; 15.354 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.066      ; 4.665      ;
; 15.354 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT16 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.066      ; 4.665      ;
; 15.542 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[0]                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.065      ; 4.476      ;
; 15.542 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[1]                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.065      ; 4.476      ;
; 15.542 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[2]                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.065      ; 4.476      ;
; 15.542 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[3]                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.065      ; 4.476      ;
; 15.542 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[4]                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.065      ; 4.476      ;
; 15.542 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[5]                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.065      ; 4.476      ;
; 15.542 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[6]                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.065      ; 4.476      ;
; 15.542 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[7]                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.065      ; 4.476      ;
; 15.542 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[8]                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.065      ; 4.476      ;
; 15.542 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[9]                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.065      ; 4.476      ;
; 15.542 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[10]                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.065      ; 4.476      ;
; 15.542 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[11]                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.065      ; 4.476      ;
; 15.542 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[12]                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.065      ; 4.476      ;
; 15.542 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[13]                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.065      ; 4.476      ;
; 15.542 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[14]                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.065      ; 4.476      ;
; 15.542 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[15]                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.065      ; 4.476      ;
; 15.550 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[3]                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.163     ; 4.211      ;
; 15.550 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[4]                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.163     ; 4.211      ;
; 15.550 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[5]                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.163     ; 4.211      ;
; 15.550 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[6]                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.163     ; 4.211      ;
+--------+-------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'V0|altpll_component|pll|clk[2]'                                                                                                                                                                                                                                                              ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                ; To Node                                                                                             ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 18.743 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|p0addr                                   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 20.000       ; 0.000      ; 1.293      ;
; 18.743 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 20.000       ; 0.000      ; 1.293      ;
; 18.743 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[1] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 20.000       ; 0.000      ; 1.293      ;
; 18.743 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|parity5      ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 20.000       ; 0.000      ; 1.293      ;
; 18.743 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[2] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 20.000       ; 0.000      ; 1.293      ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'V0|altpll_component|pll|clk[1]'                                                                                                                                                                                                                                                                                                ;
+-------+------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                    ; To Node                                                                                           ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 2.573 ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|resetrequest ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_in_d1 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.023     ; 2.816      ;
; 2.573 ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|resetrequest ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.023     ; 2.816      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|refresh_counter[0]                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.036      ; 4.054      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|refresh_counter[1]                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.036      ; 4.054      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|refresh_counter[2]                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.036      ; 4.054      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|refresh_counter[3]                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.038      ; 4.056      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|refresh_counter[4]                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.036      ; 4.054      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|refresh_counter[5]                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.032      ; 4.050      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|refresh_counter[6]                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.032      ; 4.050      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|refresh_counter[7]                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.032      ; 4.050      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|refresh_counter[8]                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.032      ; 4.050      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|refresh_counter[9]                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.032      ; 4.050      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|refresh_counter[10]                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.032      ; 4.050      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|refresh_counter[11]                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.032      ; 4.050      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|refresh_counter[12]                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.032      ; 4.050      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[25]                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.050      ; 4.068      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_dst_regnum[3]                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.050      ; 4.068      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[22]                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 4.066      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[23]                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 4.066      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_dst_regnum[1]                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 4.066      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_dst_regnum[0]                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 4.066      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[26]                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.049      ; 4.067      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_dst_regnum[4]                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.050      ; 4.068      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_prevent_refill                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 4.066      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_pc[0]                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.044      ; 4.062      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_ctrl_shift_rot_right                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 4.024      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_dst_regnum[3]                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.050      ; 4.068      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_dst_regnum[1]                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 4.066      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_dst_regnum[0]                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 4.066      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_wr_dst_reg                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.049      ; 4.067      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_dst_regnum[4]                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.049      ; 4.067      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|av_ld_or_div_done                                                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 4.022      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_ctrl_mul_lsw                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 4.022      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_ctrl_shift_rot                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 4.022      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|W_dst_regnum[3]                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.050      ; 4.068      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|W_dst_regnum[2]                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.050      ; 4.068      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[29]                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.050      ; 4.068      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[30]                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.050      ; 4.068      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|W_dst_regnum[0]                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 4.066      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|W_dst_regnum[1]                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 4.066      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[28]                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 4.066      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[27]                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 4.066      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|W_dst_regnum[4]                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.049      ; 4.067      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|W_wr_dst_reg                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.049      ; 4.067      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[31]                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.049      ; 4.067      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|W_wr_data[1]                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 4.022      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_rot_mask[5]                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.022      ; 4.040      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_ctrl_shift_rot_left                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 4.024      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_rot_mask[4]                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.022      ; 4.040      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_src1_hazard_M                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.049      ; 4.067      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[0]~_Duplicate_1                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.045      ; 4.063      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[16]                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.045      ; 4.063      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[4]                                                           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.022      ; 4.040      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]                                                           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.022      ; 4.040      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[17]                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.050      ; 4.068      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|W_wr_data[27]                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.046      ; 4.064      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_src2_prelim[27]                                                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.046      ; 4.064      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src2[27]                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.043      ; 4.061      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_rot_mask[2]                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.022      ; 4.040      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_ctrl_rot                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 4.024      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_rot_pass3                                                           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 4.024      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_rot_sel_fill3                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 4.024      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_ctrl_shift_right_arith                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 4.021      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_rot_fill_bit                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 4.021      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src2[21]                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.043      ; 4.061      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[3]                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.048      ; 4.066      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_alu_result[8]                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.040      ; 4.058      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_alu_result[6]                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.040      ; 4.058      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|W_wr_data[21]                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.009      ; 4.027      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|W_wr_data[20]                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 4.032      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_src2_prelim[7]                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.046      ; 4.064      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[19]                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.050      ; 4.068      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_iw[17]                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.044      ; 4.062      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_pc[11]                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.044      ; 4.062      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_pc[11]                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.044      ; 4.062      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_pipe_flush_waddr[11]                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.044      ; 4.062      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|F_pc[11]                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.044      ; 4.062      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_pc_plus_one[11]                                                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 4.057      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_pc[12]                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.044      ; 4.062      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_pc[12]                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.044      ; 4.062      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_pipe_flush_waddr[12]                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.044      ; 4.062      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|F_pc[12]                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.044      ; 4.062      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_pc_plus_one[12]                                                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 4.057      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_extra_pc[12]                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.044      ; 4.062      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M2_rot[12]                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.009      ; 4.027      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_rot_sel_fill1                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 4.024      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_rot_pass1                                                           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 4.024      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_shift_rot_result[12]                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.009      ; 4.027      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|internal_av_waitrequest                                   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.008      ; 4.026      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|W_wr_data[23]                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.009      ; 4.027      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_pc_plus_one[13]                                                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 4.057      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_pc_plus_one[14]                                                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 4.057      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_pc[15]                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.036      ; 4.054      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_pc[15]                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.036      ; 4.054      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_pipe_flush_waddr[15]                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.036      ; 4.054      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|F_pc[15]                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.036      ; 4.054      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_pc_plus_one[15]                                                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 4.057      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_iw[22]                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.036      ; 4.054      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_pc[16]                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.036      ; 4.054      ;
; 3.752 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_pc[16]                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.036      ; 4.054      ;
+-------+------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'V0|altpll_component|pll|clk[2]'                                                                                                                                                                                                                                                               ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                ; To Node                                                                                             ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 21.027 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|p0addr                                   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; -20.000      ; 0.000      ; 1.293      ;
; 21.027 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; -20.000      ; 0.000      ; 1.293      ;
; 21.027 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[1] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; -20.000      ; 0.000      ; 1.293      ;
; 21.027 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|parity5      ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; -20.000      ; 0.000      ; 1.293      ;
; 21.027 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[2] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; -20.000      ; 0.000      ; 1.293      ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'V0|altpll_component|pll|clk[1]'                                                                                                                                                              ;
+-------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                                                                                               ;
+-------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a100~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a100~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a101~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a101~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a102~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a102~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a103~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a103~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a104~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a104~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a105~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a105~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a106~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a106~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a107~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a107~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a108~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a108~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a109~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a109~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a10~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a10~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a110~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a110~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a111~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a111~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a112~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a112~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a113~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a113~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a114~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a114~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a115~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a115~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a116~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a116~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a117~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a117~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a118~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a118~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a119~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a119~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_address_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_address_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_address_reg1 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_address_reg1 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg10 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg10 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg11 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg11 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg12 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg12 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg13 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg13 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg14 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg14 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg15 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg15 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg16 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg16 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg17 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg17 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg18 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg18 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg19 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg19 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg20 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg20 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg21 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg21 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg22 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg22 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg23 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg23 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg24 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg24 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg25 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg25 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg26 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg26 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg27 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg27 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg28 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg28 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg29 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg29 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg3  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg3  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg30 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg30 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg31 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg31 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg32 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg32 ;
+-------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clk_50'                                                                           ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; Clk_50 ; Rise       ; CLOCK_50|combout                 ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; Clk_50 ; Rise       ; CLOCK_50|combout                 ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; Clk_50 ; Rise       ; V0|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; Clk_50 ; Rise       ; V0|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; Clk_50 ; Rise       ; V0|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; Clk_50 ; Rise       ; V0|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; Clk_50 ; Rise       ; V0|altpll_component|pll|clk[2]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; Clk_50 ; Rise       ; V0|altpll_component|pll|clk[2]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; Clk_50 ; Rise       ; V0|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; Clk_50 ; Rise       ; V0|altpll_component|pll|inclk[0] ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; Clk_50 ; Rise       ; CLOCK_50                         ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'V0|altpll_component|pll|clk[2]'                                                                                                                                      ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                                                                      ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------------------------------------------------------------------+
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[100] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[100] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[101] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[101] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[102] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[102] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[103] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[103] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[104] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[104] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[105] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[105] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[106] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[106] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[107] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[107] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[108] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[108] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[109] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[109] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[10]  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[10]  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[110] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[110] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[111] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[111] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[112] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[112] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[113] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[113] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[114] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[114] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[115] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[115] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[116] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[116] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[117] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[117] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[118] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[118] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[119] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[119] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[11]  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[11]  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[120] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[120] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[121] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[121] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[122] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[122] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[123] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[123] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[124] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[124] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[125] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[125] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[126] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[126] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[127] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[127] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[128] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[128] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[129] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[129] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[12]  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[12]  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[130] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[130] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[131] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[131] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[132] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[132] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[133] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[133] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[134] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[134] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[135] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[135] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[136] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[136] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[137] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[137] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[138] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[138] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[139] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[139] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[13]  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[13]  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[140] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[140] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[141] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[141] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[142] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[142] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[143] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[143] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[144] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[144] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[145] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[145] ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'altera_reserved_tck'                                                       ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock               ; Clock Edge ; Target              ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; 97.778 ; 100.000      ; 2.222          ; Port Rate ; altera_reserved_tck ; Rise       ; altera_reserved_tck ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+


+-----------------------------------------------------------------------------------------+
; Setup Times                                                                             ;
+--------------+------------+-------+-------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+--------------+------------+-------+-------+------------+--------------------------------+
; DRAM_DQ[*]   ; Clk_50     ; 1.192 ; 1.192 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; Clk_50     ; 1.162 ; 1.162 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; Clk_50     ; 1.192 ; 1.192 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; Clk_50     ; 1.192 ; 1.192 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; Clk_50     ; 1.164 ; 1.164 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; Clk_50     ; 1.164 ; 1.164 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; Clk_50     ; 1.164 ; 1.164 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; Clk_50     ; 1.164 ; 1.164 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; Clk_50     ; 1.188 ; 1.188 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; Clk_50     ; 1.158 ; 1.158 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; Clk_50     ; 1.188 ; 1.188 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; Clk_50     ; 1.188 ; 1.188 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; Clk_50     ; 1.173 ; 1.173 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; Clk_50     ; 1.173 ; 1.173 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; Clk_50     ; 1.183 ; 1.183 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; Clk_50     ; 1.183 ; 1.183 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; Clk_50     ; 1.149 ; 1.149 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; PS2_CLK      ; Clk_50     ; 8.009 ; 8.009 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; PS2_DAT      ; Clk_50     ; 7.720 ; 7.720 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; 8.292 ; 8.292 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; Clk_50     ; 7.633 ; 7.633 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; Clk_50     ; 6.954 ; 6.954 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; Clk_50     ; 6.716 ; 6.716 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; Clk_50     ; 7.186 ; 7.186 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; Clk_50     ; 7.273 ; 7.273 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; Clk_50     ; 6.826 ; 6.826 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; Clk_50     ; 6.643 ; 6.643 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; Clk_50     ; 7.758 ; 7.758 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; Clk_50     ; 8.027 ; 8.027 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; Clk_50     ; 8.276 ; 8.276 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; Clk_50     ; 7.009 ; 7.009 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; Clk_50     ; 8.213 ; 8.213 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; Clk_50     ; 7.746 ; 7.746 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; Clk_50     ; 7.635 ; 7.635 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; Clk_50     ; 8.292 ; 8.292 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; Clk_50     ; 7.506 ; 7.506 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; 9.035 ; 9.035 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[0]  ; Clk_50     ; 7.243 ; 7.243 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[1]  ; Clk_50     ; 7.883 ; 7.883 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[2]  ; Clk_50     ; 8.840 ; 8.840 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[3]  ; Clk_50     ; 8.449 ; 8.449 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[4]  ; Clk_50     ; 8.684 ; 8.684 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[5]  ; Clk_50     ; 8.275 ; 8.275 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[6]  ; Clk_50     ; 8.422 ; 8.422 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[7]  ; Clk_50     ; 7.769 ; 7.769 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[8]  ; Clk_50     ; 6.970 ; 6.970 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[9]  ; Clk_50     ; 7.653 ; 7.653 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[10] ; Clk_50     ; 8.863 ; 8.863 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[11] ; Clk_50     ; 9.035 ; 9.035 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[12] ; Clk_50     ; 8.903 ; 8.903 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[13] ; Clk_50     ; 8.602 ; 8.602 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[14] ; Clk_50     ; 8.791 ; 8.791 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[15] ; Clk_50     ; 7.092 ; 7.092 ; Rise       ; V0|altpll_component|pll|clk[2] ;
+--------------+------------+-------+-------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------+
; Hold Times                                                                                ;
+--------------+------------+--------+--------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+--------------+------------+--------+--------+------------+--------------------------------+
; DRAM_DQ[*]   ; Clk_50     ; -0.985 ; -0.985 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; Clk_50     ; -0.998 ; -0.998 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; Clk_50     ; -1.028 ; -1.028 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; Clk_50     ; -1.028 ; -1.028 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; Clk_50     ; -1.000 ; -1.000 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; Clk_50     ; -1.000 ; -1.000 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; Clk_50     ; -1.000 ; -1.000 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; Clk_50     ; -1.000 ; -1.000 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; Clk_50     ; -1.024 ; -1.024 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; Clk_50     ; -0.994 ; -0.994 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; Clk_50     ; -1.024 ; -1.024 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; Clk_50     ; -1.024 ; -1.024 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; Clk_50     ; -1.009 ; -1.009 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; Clk_50     ; -1.009 ; -1.009 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; Clk_50     ; -1.019 ; -1.019 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; Clk_50     ; -1.019 ; -1.019 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; Clk_50     ; -0.985 ; -0.985 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; PS2_CLK      ; Clk_50     ; -7.779 ; -7.779 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; PS2_DAT      ; Clk_50     ; -7.490 ; -7.490 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; -5.694 ; -5.694 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; Clk_50     ; -6.007 ; -6.007 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; Clk_50     ; -6.053 ; -6.053 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; Clk_50     ; -6.058 ; -6.058 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; Clk_50     ; -5.891 ; -5.891 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; Clk_50     ; -6.451 ; -6.451 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; Clk_50     ; -6.211 ; -6.211 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; Clk_50     ; -6.012 ; -6.012 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; Clk_50     ; -6.174 ; -6.174 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; Clk_50     ; -6.138 ; -6.138 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; Clk_50     ; -6.392 ; -6.392 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; Clk_50     ; -6.259 ; -6.259 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; Clk_50     ; -6.496 ; -6.496 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; Clk_50     ; -5.694 ; -5.694 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; Clk_50     ; -6.054 ; -6.054 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; Clk_50     ; -6.086 ; -6.086 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; Clk_50     ; -6.503 ; -6.503 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; -6.188 ; -6.188 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[0]  ; Clk_50     ; -6.605 ; -6.605 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[1]  ; Clk_50     ; -6.944 ; -6.944 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[2]  ; Clk_50     ; -8.606 ; -8.606 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[3]  ; Clk_50     ; -8.217 ; -8.217 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[4]  ; Clk_50     ; -8.450 ; -8.450 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[5]  ; Clk_50     ; -8.042 ; -8.042 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[6]  ; Clk_50     ; -8.187 ; -8.187 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[7]  ; Clk_50     ; -6.865 ; -6.865 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[8]  ; Clk_50     ; -6.332 ; -6.332 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[9]  ; Clk_50     ; -6.714 ; -6.714 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[10] ; Clk_50     ; -8.629 ; -8.629 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[11] ; Clk_50     ; -8.803 ; -8.803 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[12] ; Clk_50     ; -8.669 ; -8.669 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[13] ; Clk_50     ; -8.369 ; -8.369 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[14] ; Clk_50     ; -8.556 ; -8.556 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[15] ; Clk_50     ; -6.188 ; -6.188 ; Rise       ; V0|altpll_component|pll|clk[2] ;
+--------------+------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                       ;
+----------------+------------+--------+--------+------------+--------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+----------------+------------+--------+--------+------------+--------------------------------+
; DRAM_CLK       ; Clk_50     ; -2.132 ;        ; Rise       ; V0|altpll_component|pll|clk[0] ;
; DRAM_CLK       ; Clk_50     ;        ; -2.132 ; Fall       ; V0|altpll_component|pll|clk[0] ;
; DRAM_ADDR[*]   ; Clk_50     ; 2.627  ; 2.627  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[0]  ; Clk_50     ; 2.596  ; 2.596  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[1]  ; Clk_50     ; 2.606  ; 2.606  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[2]  ; Clk_50     ; 2.616  ; 2.616  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[3]  ; Clk_50     ; 2.626  ; 2.626  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[4]  ; Clk_50     ; 2.626  ; 2.626  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[5]  ; Clk_50     ; 2.596  ; 2.596  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[6]  ; Clk_50     ; 2.596  ; 2.596  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[7]  ; Clk_50     ; 2.597  ; 2.597  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[8]  ; Clk_50     ; 2.617  ; 2.617  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[9]  ; Clk_50     ; 2.617  ; 2.617  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[10] ; Clk_50     ; 2.627  ; 2.627  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[11] ; Clk_50     ; 2.607  ; 2.607  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_BA_0      ; Clk_50     ; 2.684  ; 2.684  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_BA_1      ; Clk_50     ; 2.684  ; 2.684  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_CAS_N     ; Clk_50     ; 2.664  ; 2.664  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_CS_N      ; Clk_50     ; 2.666  ; 2.666  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_DQ[*]     ; Clk_50     ; 2.666  ; 2.666  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]    ; Clk_50     ; 2.607  ; 2.607  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]    ; Clk_50     ; 2.637  ; 2.637  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]    ; Clk_50     ; 2.637  ; 2.637  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]    ; Clk_50     ; 2.625  ; 2.625  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]    ; Clk_50     ; 2.625  ; 2.625  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]    ; Clk_50     ; 2.625  ; 2.625  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]    ; Clk_50     ; 2.625  ; 2.625  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]    ; Clk_50     ; 2.661  ; 2.661  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]    ; Clk_50     ; 2.631  ; 2.631  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]    ; Clk_50     ; 2.661  ; 2.661  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10]   ; Clk_50     ; 2.661  ; 2.661  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11]   ; Clk_50     ; 2.656  ; 2.656  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12]   ; Clk_50     ; 2.656  ; 2.656  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13]   ; Clk_50     ; 2.666  ; 2.666  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14]   ; Clk_50     ; 2.666  ; 2.666  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15]   ; Clk_50     ; 2.640  ; 2.640  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_LDQM      ; Clk_50     ; 2.680  ; 2.680  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_RAS_N     ; Clk_50     ; 2.664  ; 2.664  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_UDQM      ; Clk_50     ; 2.640  ; 2.640  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_WE_N      ; Clk_50     ; 2.680  ; 2.680  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; LEDR[*]        ; Clk_50     ; 9.080  ; 9.080  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[6]       ; Clk_50     ; 8.375  ; 8.375  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[7]       ; Clk_50     ; 9.080  ; 9.080  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[8]       ; Clk_50     ; 7.430  ; 7.430  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[9]       ; Clk_50     ; 7.328  ; 7.328  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[10]      ; Clk_50     ; 5.715  ; 5.715  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[11]      ; Clk_50     ; 6.486  ; 6.486  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[12]      ; Clk_50     ; 7.170  ; 7.170  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[13]      ; Clk_50     ; 6.868  ; 6.868  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[14]      ; Clk_50     ; 7.023  ; 7.023  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[15]      ; Clk_50     ; 6.217  ; 6.217  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[16]      ; Clk_50     ; 7.903  ; 7.903  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[17]      ; Clk_50     ; 7.273  ; 7.273  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_ADDR[*]   ; Clk_50     ; 8.435  ; 8.435  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[0]  ; Clk_50     ; 8.253  ; 8.253  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[1]  ; Clk_50     ; 8.435  ; 8.435  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[2]  ; Clk_50     ; 7.595  ; 7.595  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[3]  ; Clk_50     ; 7.966  ; 7.966  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[4]  ; Clk_50     ; 8.232  ; 8.232  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[5]  ; Clk_50     ; 8.002  ; 8.002  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[6]  ; Clk_50     ; 7.783  ; 7.783  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[7]  ; Clk_50     ; 7.487  ; 7.487  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[8]  ; Clk_50     ; 7.544  ; 7.544  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[9]  ; Clk_50     ; 7.026  ; 7.026  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[10] ; Clk_50     ; 7.114  ; 7.114  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[11] ; Clk_50     ; 7.700  ; 7.700  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[12] ; Clk_50     ; 7.846  ; 7.846  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[13] ; Clk_50     ; 6.656  ; 6.656  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[14] ; Clk_50     ; 7.299  ; 7.299  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[15] ; Clk_50     ; 7.339  ; 7.339  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[16] ; Clk_50     ; 7.487  ; 7.487  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[17] ; Clk_50     ; 7.306  ; 7.306  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_CE_N      ; Clk_50     ; 9.050  ; 9.050  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]     ; Clk_50     ; 9.167  ; 9.167  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]    ; Clk_50     ; 6.309  ; 6.309  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]    ; Clk_50     ; 7.884  ; 7.884  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]    ; Clk_50     ; 9.167  ; 9.167  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]    ; Clk_50     ; 8.149  ; 8.149  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]    ; Clk_50     ; 7.685  ; 7.685  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]    ; Clk_50     ; 7.376  ; 7.376  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]    ; Clk_50     ; 8.438  ; 8.438  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]    ; Clk_50     ; 7.967  ; 7.967  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]    ; Clk_50     ; 7.417  ; 7.417  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]    ; Clk_50     ; 7.497  ; 7.497  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10]   ; Clk_50     ; 8.316  ; 8.316  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11]   ; Clk_50     ; 8.309  ; 8.309  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12]   ; Clk_50     ; 7.787  ; 7.787  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13]   ; Clk_50     ; 7.836  ; 7.836  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14]   ; Clk_50     ; 8.132  ; 8.132  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15]   ; Clk_50     ; 8.031  ; 8.031  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_LB_N      ; Clk_50     ; 9.211  ; 9.211  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_OE_N      ; Clk_50     ; 8.936  ; 8.936  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_UB_N      ; Clk_50     ; 9.076  ; 9.076  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_WE_N      ; Clk_50     ; 10.063 ; 10.063 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_ADDR[*]   ; Clk_50     ; 9.471  ; 9.471  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[0]  ; Clk_50     ; 9.471  ; 9.471  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[1]  ; Clk_50     ; 9.020  ; 9.020  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[2]  ; Clk_50     ; 8.795  ; 8.795  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[3]  ; Clk_50     ; 9.100  ; 9.100  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[4]  ; Clk_50     ; 9.323  ; 9.323  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[5]  ; Clk_50     ; 8.179  ; 8.179  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[6]  ; Clk_50     ; 8.018  ; 8.018  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[7]  ; Clk_50     ; 8.448  ; 8.448  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[8]  ; Clk_50     ; 8.511  ; 8.511  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[9]  ; Clk_50     ; 6.088  ; 6.088  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[10] ; Clk_50     ; 6.596  ; 6.596  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[11] ; Clk_50     ; 6.428  ; 6.428  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[12] ; Clk_50     ; 6.402  ; 6.402  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[13] ; Clk_50     ; 6.709  ; 6.709  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[14] ; Clk_50     ; 6.869  ; 6.869  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[15] ; Clk_50     ; 6.079  ; 6.079  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[16] ; Clk_50     ; 7.222  ; 7.222  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[17] ; Clk_50     ; 6.007  ; 6.007  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_B[*]       ; Clk_50     ; 5.994  ; 5.994  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[2]      ; Clk_50     ; 5.756  ; 5.756  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[3]      ; Clk_50     ; 4.797  ; 4.797  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[4]      ; Clk_50     ; 4.865  ; 4.865  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[5]      ; Clk_50     ; 5.498  ; 5.498  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[6]      ; Clk_50     ; 5.476  ; 5.476  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[7]      ; Clk_50     ; 5.475  ; 5.475  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[8]      ; Clk_50     ; 5.466  ; 5.466  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[9]      ; Clk_50     ; 5.994  ; 5.994  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_BLANK      ; Clk_50     ; 6.570  ; 6.570  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_CLK        ; Clk_50     ; 2.938  ;        ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_G[*]       ; Clk_50     ; 5.521  ; 5.521  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[2]      ; Clk_50     ; 5.521  ; 5.521  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[3]      ; Clk_50     ; 5.485  ; 5.485  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[4]      ; Clk_50     ; 5.223  ; 5.223  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[5]      ; Clk_50     ; 5.243  ; 5.243  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[6]      ; Clk_50     ; 5.293  ; 5.293  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[7]      ; Clk_50     ; 5.165  ; 5.165  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[8]      ; Clk_50     ; 5.040  ; 5.040  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[9]      ; Clk_50     ; 5.330  ; 5.330  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_HS         ; Clk_50     ; 6.118  ; 6.118  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_R[*]       ; Clk_50     ; 5.709  ; 5.709  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[2]      ; Clk_50     ; 5.510  ; 5.510  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[3]      ; Clk_50     ; 5.709  ; 5.709  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[4]      ; Clk_50     ; 5.433  ; 5.433  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[5]      ; Clk_50     ; 5.205  ; 5.205  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[6]      ; Clk_50     ; 5.420  ; 5.420  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[7]      ; Clk_50     ; 5.418  ; 5.418  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[8]      ; Clk_50     ; 5.180  ; 5.180  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[9]      ; Clk_50     ; 5.483  ; 5.483  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_VS         ; Clk_50     ; 6.097  ; 6.097  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_CLK        ; Clk_50     ;        ; 2.938  ; Fall       ; V0|altpll_component|pll|clk[2] ;
+----------------+------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+----------------+------------+--------+--------+------------+--------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+----------------+------------+--------+--------+------------+--------------------------------+
; DRAM_CLK       ; Clk_50     ; -2.132 ;        ; Rise       ; V0|altpll_component|pll|clk[0] ;
; DRAM_CLK       ; Clk_50     ;        ; -2.132 ; Fall       ; V0|altpll_component|pll|clk[0] ;
; DRAM_ADDR[*]   ; Clk_50     ; 2.596  ; 2.596  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[0]  ; Clk_50     ; 2.596  ; 2.596  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[1]  ; Clk_50     ; 2.606  ; 2.606  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[2]  ; Clk_50     ; 2.616  ; 2.616  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[3]  ; Clk_50     ; 2.626  ; 2.626  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[4]  ; Clk_50     ; 2.626  ; 2.626  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[5]  ; Clk_50     ; 2.596  ; 2.596  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[6]  ; Clk_50     ; 2.596  ; 2.596  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[7]  ; Clk_50     ; 2.597  ; 2.597  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[8]  ; Clk_50     ; 2.617  ; 2.617  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[9]  ; Clk_50     ; 2.617  ; 2.617  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[10] ; Clk_50     ; 2.627  ; 2.627  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[11] ; Clk_50     ; 2.607  ; 2.607  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_BA_0      ; Clk_50     ; 2.684  ; 2.684  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_BA_1      ; Clk_50     ; 2.684  ; 2.684  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_CAS_N     ; Clk_50     ; 2.664  ; 2.664  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_CS_N      ; Clk_50     ; 2.666  ; 2.666  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_DQ[*]     ; Clk_50     ; 2.607  ; 2.607  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]    ; Clk_50     ; 2.607  ; 2.607  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]    ; Clk_50     ; 2.637  ; 2.637  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]    ; Clk_50     ; 2.637  ; 2.637  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]    ; Clk_50     ; 2.625  ; 2.625  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]    ; Clk_50     ; 2.625  ; 2.625  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]    ; Clk_50     ; 2.625  ; 2.625  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]    ; Clk_50     ; 2.625  ; 2.625  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]    ; Clk_50     ; 2.661  ; 2.661  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]    ; Clk_50     ; 2.631  ; 2.631  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]    ; Clk_50     ; 2.661  ; 2.661  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10]   ; Clk_50     ; 2.661  ; 2.661  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11]   ; Clk_50     ; 2.656  ; 2.656  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12]   ; Clk_50     ; 2.656  ; 2.656  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13]   ; Clk_50     ; 2.666  ; 2.666  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14]   ; Clk_50     ; 2.666  ; 2.666  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15]   ; Clk_50     ; 2.640  ; 2.640  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_LDQM      ; Clk_50     ; 2.680  ; 2.680  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_RAS_N     ; Clk_50     ; 2.664  ; 2.664  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_UDQM      ; Clk_50     ; 2.640  ; 2.640  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_WE_N      ; Clk_50     ; 2.680  ; 2.680  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; LEDR[*]        ; Clk_50     ; 5.715  ; 5.715  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[6]       ; Clk_50     ; 8.375  ; 8.375  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[7]       ; Clk_50     ; 9.080  ; 9.080  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[8]       ; Clk_50     ; 7.430  ; 7.430  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[9]       ; Clk_50     ; 7.328  ; 7.328  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[10]      ; Clk_50     ; 5.715  ; 5.715  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[11]      ; Clk_50     ; 6.486  ; 6.486  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[12]      ; Clk_50     ; 7.170  ; 7.170  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[13]      ; Clk_50     ; 6.868  ; 6.868  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[14]      ; Clk_50     ; 7.023  ; 7.023  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[15]      ; Clk_50     ; 6.217  ; 6.217  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[16]      ; Clk_50     ; 7.903  ; 7.903  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[17]      ; Clk_50     ; 7.273  ; 7.273  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_ADDR[*]   ; Clk_50     ; 6.525  ; 6.525  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[0]  ; Clk_50     ; 6.569  ; 6.569  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[1]  ; Clk_50     ; 7.986  ; 7.986  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[2]  ; Clk_50     ; 7.385  ; 7.385  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[3]  ; Clk_50     ; 7.874  ; 7.874  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[4]  ; Clk_50     ; 8.103  ; 8.103  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[5]  ; Clk_50     ; 7.495  ; 7.495  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[6]  ; Clk_50     ; 7.605  ; 7.605  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[7]  ; Clk_50     ; 7.383  ; 7.383  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[8]  ; Clk_50     ; 7.303  ; 7.303  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[9]  ; Clk_50     ; 6.926  ; 6.926  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[10] ; Clk_50     ; 7.077  ; 7.077  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[11] ; Clk_50     ; 7.164  ; 7.164  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[12] ; Clk_50     ; 7.344  ; 7.344  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[13] ; Clk_50     ; 6.525  ; 6.525  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[14] ; Clk_50     ; 6.818  ; 6.818  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[15] ; Clk_50     ; 7.113  ; 7.113  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[16] ; Clk_50     ; 7.227  ; 7.227  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[17] ; Clk_50     ; 6.787  ; 6.787  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_CE_N      ; Clk_50     ; 5.430  ; 5.430  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]     ; Clk_50     ; 5.900  ; 5.900  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]    ; Clk_50     ; 5.900  ; 5.900  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]    ; Clk_50     ; 6.302  ; 6.302  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]    ; Clk_50     ; 6.741  ; 6.741  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]    ; Clk_50     ; 7.317  ; 7.317  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]    ; Clk_50     ; 7.365  ; 7.365  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]    ; Clk_50     ; 7.175  ; 7.175  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]    ; Clk_50     ; 7.598  ; 7.598  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]    ; Clk_50     ; 6.664  ; 6.664  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]    ; Clk_50     ; 7.224  ; 7.224  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]    ; Clk_50     ; 7.253  ; 7.253  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10]   ; Clk_50     ; 7.293  ; 7.293  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11]   ; Clk_50     ; 7.365  ; 7.365  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12]   ; Clk_50     ; 6.937  ; 6.937  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13]   ; Clk_50     ; 7.356  ; 7.356  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14]   ; Clk_50     ; 7.432  ; 7.432  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15]   ; Clk_50     ; 7.574  ; 7.574  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_LB_N      ; Clk_50     ; 5.489  ; 5.489  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_OE_N      ; Clk_50     ; 5.199  ; 5.199  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_UB_N      ; Clk_50     ; 5.526  ; 5.526  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_WE_N      ; Clk_50     ; 6.187  ; 6.187  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_ADDR[*]   ; Clk_50     ; 6.007  ; 6.007  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[0]  ; Clk_50     ; 6.968  ; 6.968  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[1]  ; Clk_50     ; 7.346  ; 7.346  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[2]  ; Clk_50     ; 7.315  ; 7.315  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[3]  ; Clk_50     ; 7.252  ; 7.252  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[4]  ; Clk_50     ; 7.300  ; 7.300  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[5]  ; Clk_50     ; 6.975  ; 6.975  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[6]  ; Clk_50     ; 6.941  ; 6.941  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[7]  ; Clk_50     ; 7.328  ; 7.328  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[8]  ; Clk_50     ; 7.087  ; 7.087  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[9]  ; Clk_50     ; 6.088  ; 6.088  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[10] ; Clk_50     ; 6.596  ; 6.596  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[11] ; Clk_50     ; 6.428  ; 6.428  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[12] ; Clk_50     ; 6.402  ; 6.402  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[13] ; Clk_50     ; 6.709  ; 6.709  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[14] ; Clk_50     ; 6.869  ; 6.869  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[15] ; Clk_50     ; 6.079  ; 6.079  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[16] ; Clk_50     ; 7.222  ; 7.222  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[17] ; Clk_50     ; 6.007  ; 6.007  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_B[*]       ; Clk_50     ; 4.797  ; 4.797  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[2]      ; Clk_50     ; 5.756  ; 5.756  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[3]      ; Clk_50     ; 4.797  ; 4.797  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[4]      ; Clk_50     ; 4.865  ; 4.865  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[5]      ; Clk_50     ; 5.498  ; 5.498  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[6]      ; Clk_50     ; 5.476  ; 5.476  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[7]      ; Clk_50     ; 5.475  ; 5.475  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[8]      ; Clk_50     ; 5.466  ; 5.466  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[9]      ; Clk_50     ; 5.994  ; 5.994  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_BLANK      ; Clk_50     ; 6.459  ; 6.459  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_CLK        ; Clk_50     ; 2.938  ;        ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_G[*]       ; Clk_50     ; 5.040  ; 5.040  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[2]      ; Clk_50     ; 5.521  ; 5.521  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[3]      ; Clk_50     ; 5.485  ; 5.485  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[4]      ; Clk_50     ; 5.223  ; 5.223  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[5]      ; Clk_50     ; 5.243  ; 5.243  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[6]      ; Clk_50     ; 5.293  ; 5.293  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[7]      ; Clk_50     ; 5.165  ; 5.165  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[8]      ; Clk_50     ; 5.040  ; 5.040  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[9]      ; Clk_50     ; 5.330  ; 5.330  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_HS         ; Clk_50     ; 6.118  ; 6.118  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_R[*]       ; Clk_50     ; 5.180  ; 5.180  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[2]      ; Clk_50     ; 5.510  ; 5.510  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[3]      ; Clk_50     ; 5.709  ; 5.709  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[4]      ; Clk_50     ; 5.433  ; 5.433  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[5]      ; Clk_50     ; 5.205  ; 5.205  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[6]      ; Clk_50     ; 5.420  ; 5.420  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[7]      ; Clk_50     ; 5.418  ; 5.418  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[8]      ; Clk_50     ; 5.180  ; 5.180  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[9]      ; Clk_50     ; 5.483  ; 5.483  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_VS         ; Clk_50     ; 6.097  ; 6.097  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_CLK        ; Clk_50     ;        ; 2.938  ; Fall       ; V0|altpll_component|pll|clk[2] ;
+----------------+------------+--------+--------+------------+--------------------------------+


+----------------------------------------------------------------------------------------+
; Output Enable Times                                                                    ;
+--------------+------------+-------+------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                ;
+--------------+------------+-------+------+------------+--------------------------------+
; DRAM_DQ[*]   ; Clk_50     ; 3.896 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; Clk_50     ; 4.189 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; Clk_50     ; 4.219 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; Clk_50     ; 4.219 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; Clk_50     ; 4.188 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; Clk_50     ; 4.188 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; Clk_50     ; 4.188 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; Clk_50     ; 4.188 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; Clk_50     ; 4.202 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; Clk_50     ; 4.172 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; Clk_50     ; 4.202 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; Clk_50     ; 4.202 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; Clk_50     ; 3.896 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; Clk_50     ; 3.896 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; Clk_50     ; 3.906 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; Clk_50     ; 3.906 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; Clk_50     ; 4.164 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; 8.559 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; Clk_50     ; 8.873 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; Clk_50     ; 8.883 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; Clk_50     ; 8.861 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; Clk_50     ; 8.841 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; Clk_50     ; 8.559 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; Clk_50     ; 8.559 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; Clk_50     ; 8.559 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; Clk_50     ; 9.018 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; Clk_50     ; 9.068 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; Clk_50     ; 9.068 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; Clk_50     ; 9.526 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; Clk_50     ; 9.526 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; Clk_50     ; 9.516 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; Clk_50     ; 9.516 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; Clk_50     ; 9.769 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; Clk_50     ; 9.778 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
+--------------+------------+-------+------+------------+--------------------------------+


+----------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                            ;
+--------------+------------+-------+------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                ;
+--------------+------------+-------+------+------------+--------------------------------+
; DRAM_DQ[*]   ; Clk_50     ; 3.896 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; Clk_50     ; 4.189 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; Clk_50     ; 4.219 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; Clk_50     ; 4.219 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; Clk_50     ; 4.188 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; Clk_50     ; 4.188 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; Clk_50     ; 4.188 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; Clk_50     ; 4.188 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; Clk_50     ; 4.202 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; Clk_50     ; 4.172 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; Clk_50     ; 4.202 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; Clk_50     ; 4.202 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; Clk_50     ; 3.896 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; Clk_50     ; 3.896 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; Clk_50     ; 3.906 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; Clk_50     ; 3.906 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; Clk_50     ; 4.164 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; 4.683 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; Clk_50     ; 4.997 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; Clk_50     ; 5.007 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; Clk_50     ; 4.985 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; Clk_50     ; 4.965 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; Clk_50     ; 4.683 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; Clk_50     ; 4.683 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; Clk_50     ; 4.683 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; Clk_50     ; 5.142 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; Clk_50     ; 5.192 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; Clk_50     ; 5.192 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; Clk_50     ; 5.650 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; Clk_50     ; 5.650 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; Clk_50     ; 5.640 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; Clk_50     ; 5.640 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; Clk_50     ; 5.893 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; Clk_50     ; 5.902 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
+--------------+------------+-------+------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                            ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; DRAM_DQ[*]   ; Clk_50     ; 3.896     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; Clk_50     ; 4.189     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; Clk_50     ; 4.219     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; Clk_50     ; 4.219     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; Clk_50     ; 4.188     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; Clk_50     ; 4.188     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; Clk_50     ; 4.188     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; Clk_50     ; 4.188     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; Clk_50     ; 4.202     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; Clk_50     ; 4.172     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; Clk_50     ; 4.202     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; Clk_50     ; 4.202     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; Clk_50     ; 3.896     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; Clk_50     ; 3.896     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; Clk_50     ; 3.906     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; Clk_50     ; 3.906     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; Clk_50     ; 4.164     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; 8.559     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; Clk_50     ; 8.873     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; Clk_50     ; 8.883     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; Clk_50     ; 8.861     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; Clk_50     ; 8.841     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; Clk_50     ; 8.559     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; Clk_50     ; 8.559     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; Clk_50     ; 8.559     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; Clk_50     ; 9.018     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; Clk_50     ; 9.068     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; Clk_50     ; 9.068     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; Clk_50     ; 9.526     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; Clk_50     ; 9.526     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; Clk_50     ; 9.516     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; Clk_50     ; 9.516     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; Clk_50     ; 9.769     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; Clk_50     ; 9.778     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
+--------------+------------+-----------+-----------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                    ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; DRAM_DQ[*]   ; Clk_50     ; 3.896     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; Clk_50     ; 4.189     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; Clk_50     ; 4.219     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; Clk_50     ; 4.219     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; Clk_50     ; 4.188     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; Clk_50     ; 4.188     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; Clk_50     ; 4.188     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; Clk_50     ; 4.188     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; Clk_50     ; 4.202     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; Clk_50     ; 4.172     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; Clk_50     ; 4.202     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; Clk_50     ; 4.202     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; Clk_50     ; 3.896     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; Clk_50     ; 3.896     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; Clk_50     ; 3.906     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; Clk_50     ; 3.906     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; Clk_50     ; 4.164     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; 4.683     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; Clk_50     ; 4.997     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; Clk_50     ; 5.007     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; Clk_50     ; 4.985     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; Clk_50     ; 4.965     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; Clk_50     ; 4.683     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; Clk_50     ; 4.683     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; Clk_50     ; 4.683     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; Clk_50     ; 5.142     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; Clk_50     ; 5.192     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; Clk_50     ; 5.192     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; Clk_50     ; 5.650     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; Clk_50     ; 5.650     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; Clk_50     ; 5.640     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; Clk_50     ; 5.640     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; Clk_50     ; 5.893     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; Clk_50     ; 5.902     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
+--------------+------------+-----------+-----------+------------+--------------------------------+


+---------------------------------------------------------+
; Fast Model Setup Summary                                ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; V0|altpll_component|pll|clk[1] ; 7.865  ; 0.000         ;
; V0|altpll_component|pll|clk[2] ; 30.345 ; 0.000         ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Fast Model Hold Summary                                ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; V0|altpll_component|pll|clk[1] ; 0.215 ; 0.000         ;
; V0|altpll_component|pll|clk[2] ; 0.215 ; 0.000         ;
+--------------------------------+-------+---------------+


+---------------------------------------------------------+
; Fast Model Recovery Summary                             ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; V0|altpll_component|pll|clk[1] ; 7.753  ; 0.000         ;
; V0|altpll_component|pll|clk[2] ; 19.300 ; 0.000         ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Fast Model Removal Summary                              ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; V0|altpll_component|pll|clk[1] ; 1.298  ; 0.000         ;
; V0|altpll_component|pll|clk[2] ; 20.580 ; 0.000         ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                  ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; V0|altpll_component|pll|clk[1] ; 7.873  ; 0.000         ;
; Clk_50                         ; 10.000 ; 0.000         ;
; V0|altpll_component|pll|clk[2] ; 17.873 ; 0.000         ;
; altera_reserved_tck            ; 97.778 ; 0.000         ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'V0|altpll_component|pll|clk[1]'                                                                                                                                                            ;
+-------+---------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                      ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 7.865 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[28] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[8]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.022     ; 2.145      ;
; 7.945 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[28] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[4]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.022     ; 2.065      ;
; 8.002 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[0]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[12] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.022     ; 2.008      ;
; 8.163 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[8]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[20] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.022     ; 1.847      ;
; 8.175 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[8]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[16] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.022     ; 1.835      ;
; 8.196 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[28] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[0]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.022     ; 1.814      ;
; 8.201 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[28] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[28] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.022     ; 1.809      ;
; 8.241 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[29] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[9]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.023     ; 1.768      ;
; 8.335 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[29] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[5]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.023     ; 1.674      ;
; 8.381 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[11] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[23] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.022     ; 1.629      ;
; 8.411 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[4]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[12] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.022     ; 1.599      ;
; 8.417 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[18] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[30] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.023     ; 1.592      ;
; 8.428 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[11] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[19] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.022     ; 1.582      ;
; 8.440 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[31] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[11] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.021     ; 1.571      ;
; 8.459 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[31] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[7]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.021     ; 1.552      ;
; 8.471 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[24] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[0]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.023     ; 1.538      ;
; 8.473 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[12] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.005     ; 1.554      ;
; 8.503 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[8]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[12] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.022     ; 1.507      ;
; 8.514 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[8]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[8]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.022     ; 1.496      ;
; 8.514 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[0]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[8]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.022     ; 1.496      ;
; 8.533 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[23] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[31] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.027     ; 1.472      ;
; 8.582 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[29] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[1]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.023     ; 1.427      ;
; 8.585 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[27] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[7]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.021     ; 1.426      ;
; 8.587 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[29] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[29] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.023     ; 1.422      ;
; 8.602 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[20] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[0]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.023     ; 1.407      ;
; 8.620 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[22] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[30] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.023     ; 1.389      ;
; 8.629 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[18] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[26] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.023     ; 1.380      ;
; 8.631 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[11] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[15] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.022     ; 1.379      ;
; 8.643 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[24] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[4]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.023     ; 1.366      ;
; 8.649 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[22] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[2]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.023     ; 1.360      ;
; 8.665 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[10] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[18] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.023     ; 1.344      ;
; 8.667 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[27] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[3]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.021     ; 1.344      ;
; 8.675 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[1]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[13] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.023     ; 1.334      ;
; 8.678 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[1]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[9]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.023     ; 1.331      ;
; 8.692 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[19] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[27] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.022     ; 1.318      ;
; 8.703 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[15] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[27] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.022     ; 1.307      ;
; 8.707 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[5]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[13] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.023     ; 1.302      ;
; 8.745 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[23] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[3]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.027     ; 1.260      ;
; 8.753 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[3]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.004     ; 1.275      ;
; 8.755 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[25] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[5]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.029     ; 1.248      ;
; 8.758 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[18] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[22] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.023     ; 1.251      ;
; 8.759 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[25] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[1]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.029     ; 1.244      ;
; 8.767 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[11] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[11] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.022     ; 1.243      ;
; 8.776 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[13] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[21] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.024     ; 1.232      ;
; 8.778 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[13] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[25] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.024     ; 1.230      ;
; 8.778 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[12] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[24] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.023     ; 1.231      ;
; 8.780 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[31] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[3]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.021     ; 1.231      ;
; 8.784 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[19] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[31] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.022     ; 1.226      ;
; 8.789 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[31] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[31] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.021     ; 1.222      ;
; 8.792 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[20] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[28] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.023     ; 1.217      ;
; 8.801 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[14] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[22] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.023     ; 1.208      ;
; 8.802 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[9]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[17] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.024     ; 1.206      ;
; 8.803 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[17] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[29] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.024     ; 1.205      ;
; 8.804 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[21] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[29] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.024     ; 1.204      ;
; 8.805 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[2]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[14] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.022     ; 1.205      ;
; 8.806 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[31] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.004     ; 1.222      ;
; 8.814 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[12] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[20] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.023     ; 1.195      ;
; 8.817 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[7]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[15] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.021     ; 1.194      ;
; 8.820 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[4]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[16] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.022     ; 1.190      ;
; 8.824 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[6]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[14] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.022     ; 1.186      ;
; 8.829 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[5]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[17] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.023     ; 1.180      ;
; 8.833 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[27] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.004     ; 1.195      ;
; 8.835 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[3]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[15] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.021     ; 1.176      ;
; 8.841 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[0]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[4]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.022     ; 1.169      ;
; 8.845 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[0]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[0]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.022     ; 1.165      ;
; 8.879 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[0]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.005     ; 1.148      ;
; 8.880 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[18] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[18] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.023     ; 1.129      ;
; 8.881 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[21] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[1]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.024     ; 1.127      ;
; 8.881 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[9]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[21] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.024     ; 1.127      ;
; 8.889 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[26] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[2]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.022     ; 1.121      ;
; 8.889 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[14] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.005     ; 1.138      ;
; 8.890 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[14] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[26] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.023     ; 1.119      ;
; 8.894 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[17] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[25] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.024     ; 1.114      ;
; 8.899 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[24] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[28] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.023     ; 1.110      ;
; 8.902 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[7]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[19] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.021     ; 1.109      ;
; 8.903 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[24] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[24] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.023     ; 1.106      ;
; 8.904 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[17] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.006     ; 1.122      ;
; 8.907 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[10] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[22] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.023     ; 1.102      ;
; 8.912 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[2]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[10] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.022     ; 1.098      ;
; 8.915 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[27] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[31] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.021     ; 1.096      ;
; 8.916 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[10] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[10] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.023     ; 1.093      ;
; 8.917 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[27] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[27] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.021     ; 1.094      ;
; 8.917 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[30] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[10] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.022     ; 1.093      ;
; 8.926 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[3]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[11] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.021     ; 1.085      ;
; 8.945 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[26] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.005     ; 1.082      ;
; 8.948 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[16] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[24] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.023     ; 1.061      ;
; 8.949 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[16] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[28] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.023     ; 1.060      ;
; 8.958 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[15] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.004     ; 1.070      ;
; 8.961 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[22] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[22] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.023     ; 1.048      ;
; 8.969 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[26] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[6]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.022     ; 1.041      ;
; 8.970 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[22] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.005     ; 1.057      ;
; 8.972 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[16] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.005     ; 1.055      ;
; 8.972 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[2]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.005     ; 1.055      ;
; 8.979 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[30] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.005     ; 1.048      ;
; 8.985 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[10] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.005     ; 1.042      ;
; 8.987 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[8]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.005     ; 1.040      ;
; 8.989 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[20] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.005     ; 1.038      ;
; 8.990 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[22] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[26] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.023     ; 1.019      ;
; 8.995 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[23] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[27] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.027     ; 1.010      ;
; 8.996 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[23] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[23] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.027     ; 1.009      ;
+-------+---------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'V0|altpll_component|pll|clk[2]'                                                                                                                                                                                                       ;
+--------+--------------------------------------------------------------------------------------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                              ; To Node                     ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 30.345 ; tex_gen:V3|tex_addr_out[0]                                                                             ; de2_vga_raster:V2|VGA_R[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.017      ; 9.704      ;
; 30.347 ; tex_gen:V3|tex_addr_out[0]                                                                             ; de2_vga_raster:V2|VGA_R[7]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.017      ; 9.702      ;
; 30.577 ; tex_gen:V3|tex_addr_out[1]                                                                             ; de2_vga_raster:V2|VGA_R[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.011      ; 9.466      ;
; 30.579 ; tex_gen:V3|tex_addr_out[1]                                                                             ; de2_vga_raster:V2|VGA_R[7]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.011      ; 9.464      ;
; 30.653 ; tex_gen:V3|tex_addr_out[2]                                                                             ; de2_vga_raster:V2|VGA_R[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.019      ; 9.398      ;
; 30.655 ; tex_gen:V3|tex_addr_out[2]                                                                             ; de2_vga_raster:V2|VGA_R[7]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.019      ; 9.396      ;
; 30.787 ; tex_gen:V3|tex_addr_out[4]                                                                             ; de2_vga_raster:V2|VGA_R[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.017      ; 9.262      ;
; 30.789 ; tex_gen:V3|tex_addr_out[4]                                                                             ; de2_vga_raster:V2|VGA_R[7]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.017      ; 9.260      ;
; 30.901 ; memcustom:V5|row_out[5]                                                                                ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.021     ; 9.110      ;
; 30.903 ; memcustom:V5|row_out[5]                                                                                ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.021     ; 9.108      ;
; 31.011 ; memcustom:V5|row_out[0]                                                                                ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.019     ; 9.002      ;
; 31.013 ; memcustom:V5|row_out[0]                                                                                ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.019     ; 9.000      ;
; 31.056 ; tex_gen:V3|tex_addr_out[4]                                                                             ; de2_vga_raster:V2|VGA_G[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.017      ; 8.993      ;
; 31.066 ; memcustom:V5|row_out[1]                                                                                ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.019     ; 8.947      ;
; 31.068 ; memcustom:V5|row_out[1]                                                                                ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.019     ; 8.945      ;
; 31.096 ; tex_gen:V3|tex_addr_out[0]                                                                             ; de2_vga_raster:V2|VGA_B[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.019      ; 8.955      ;
; 31.117 ; memcustom:V5|row_out[6]                                                                                ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.020     ; 8.895      ;
; 31.119 ; memcustom:V5|row_out[6]                                                                                ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.020     ; 8.893      ;
; 31.149 ; tex_gen:V3|tex_addr_out[3]                                                                             ; de2_vga_raster:V2|VGA_R[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.010      ; 8.893      ;
; 31.151 ; tex_gen:V3|tex_addr_out[3]                                                                             ; de2_vga_raster:V2|VGA_R[7]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.010      ; 8.891      ;
; 31.185 ; memcustom:V5|row_out[3]                                                                                ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.019     ; 8.828      ;
; 31.187 ; memcustom:V5|row_out[3]                                                                                ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.019     ; 8.826      ;
; 31.207 ; tex_gen:V3|tex_addr_out[0]                                                                             ; de2_vga_raster:V2|VGA_B[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.017      ; 8.842      ;
; 31.225 ; memcustom:V5|row_out[2]                                                                                ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.017     ; 8.790      ;
; 31.227 ; memcustom:V5|row_out[2]                                                                                ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.017     ; 8.788      ;
; 31.240 ; tex_gen:V3|tex_addr_out[2]                                                                             ; de2_vga_raster:V2|VGA_B[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.021      ; 8.813      ;
; 31.247 ; tex_gen:V3|tex_addr_out[4]                                                                             ; de2_vga_raster:V2|VGA_G[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.019      ; 8.804      ;
; 31.270 ; tex_gen:V3|tex_addr_out[0]                                                                             ; de2_vga_raster:V2|VGA_R[8]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.017      ; 8.779      ;
; 31.289 ; tex_gen:V3|tex_addr_out[0]                                                                             ; de2_vga_raster:V2|VGA_G[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.017      ; 8.760      ;
; 31.291 ; tex_gen:V3|tex_addr_out[0]                                                                             ; de2_vga_raster:V2|VGA_G[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.017      ; 8.758      ;
; 31.303 ; tex_gen:V3|tex_addr_out[0]                                                                             ; de2_vga_raster:V2|VGA_G[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.017      ; 8.746      ;
; 31.321 ; tex_gen:V3|tex_addr_out[1]                                                                             ; de2_vga_raster:V2|VGA_G[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.011      ; 8.722      ;
; 31.323 ; tex_gen:V3|tex_addr_out[1]                                                                             ; de2_vga_raster:V2|VGA_G[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.011      ; 8.720      ;
; 31.329 ; memcustom:V5|row_out[4]                                                                                ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.024     ; 8.679      ;
; 31.331 ; memcustom:V5|row_out[4]                                                                                ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.024     ; 8.677      ;
; 31.351 ; tex_gen:V3|tex_addr_out[2]                                                                             ; de2_vga_raster:V2|VGA_B[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.019      ; 8.700      ;
; 31.371 ; tex_gen:V3|tex_addr_out[1]                                                                             ; de2_vga_raster:V2|VGA_B[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.013      ; 8.674      ;
; 31.381 ; tex_gen:V3|tex_addr_out[5]                                                                             ; de2_vga_raster:V2|VGA_R[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.009      ; 8.660      ;
; 31.383 ; tex_gen:V3|tex_addr_out[5]                                                                             ; de2_vga_raster:V2|VGA_R[7]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.009      ; 8.658      ;
; 31.442 ; memcustom:V5|row_out[7]                                                                                ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.024     ; 8.566      ;
; 31.444 ; memcustom:V5|row_out[7]                                                                                ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.024     ; 8.564      ;
; 31.454 ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|q_a[136]    ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.065     ; 8.513      ;
; 31.456 ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|q_a[136]    ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.065     ; 8.511      ;
; 31.482 ; tex_gen:V3|tex_addr_out[1]                                                                             ; de2_vga_raster:V2|VGA_B[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.011      ; 8.561      ;
; 31.490 ; tex_gen:V3|tex_addr_out[0]                                                                             ; de2_vga_raster:V2|VGA_B[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.017      ; 8.559      ;
; 31.494 ; tex_gen:V3|tex_addr_out[0]                                                                             ; de2_vga_raster:V2|VGA_G[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.019      ; 8.557      ;
; 31.497 ; tex_gen:V3|tex_addr_out[6]                                                                             ; de2_vga_raster:V2|VGA_R[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.009      ; 8.544      ;
; 31.497 ; tex_gen:V3|tex_addr_out[6]                                                                             ; de2_vga_raster:V2|VGA_R[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.009      ; 8.544      ;
; 31.508 ; tex_gen:V3|tex_addr_out[8]                                                                             ; de2_vga_raster:V2|VGA_R[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.009      ; 8.533      ;
; 31.510 ; tex_gen:V3|tex_addr_out[8]                                                                             ; de2_vga_raster:V2|VGA_R[7]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.009      ; 8.531      ;
; 31.517 ; tex_gen:V3|tex_addr_out[7]                                                                             ; de2_vga_raster:V2|VGA_R[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.009      ; 8.524      ;
; 31.517 ; tex_gen:V3|tex_addr_out[7]                                                                             ; de2_vga_raster:V2|VGA_R[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.009      ; 8.524      ;
; 31.542 ; tex_gen:V3|tex_addr_out[4]                                                                             ; de2_vga_raster:V2|VGA_R[8]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.017      ; 8.507      ;
; 31.549 ; memcustom:V5|read_code.F                                                                               ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.014     ; 8.469      ;
; 31.551 ; memcustom:V5|read_code.F                                                                               ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.014     ; 8.467      ;
; 31.579 ; memcustom:V5|mem_patch_2:M5|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|q_a[143]    ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.070     ; 8.383      ;
; 31.581 ; memcustom:V5|mem_patch_2:M5|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|q_a[143]    ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.070     ; 8.381      ;
; 31.598 ; tex_gen:V3|tex_addr_out[0]                                                                             ; de2_vga_raster:V2|VGA_B[7]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.017      ; 8.451      ;
; 31.602 ; tex_gen:V3|tex_addr_out[0]                                                                             ; de2_vga_raster:V2|VGA_B[9]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.019      ; 8.449      ;
; 31.602 ; tex_gen:V3|tex_addr_out[5]                                                                             ; de2_vga_raster:V2|VGA_B[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.009      ; 8.439      ;
; 31.609 ; tex_gen:V3|tex_addr_out[5]                                                                             ; de2_vga_raster:V2|VGA_G[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.009      ; 8.432      ;
; 31.626 ; tex_gen:V3|tex_addr_out[2]                                                                             ; de2_vga_raster:V2|VGA_B[9]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.021      ; 8.427      ;
; 31.631 ; memcustom:V5|read_code.D                                                                               ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.014     ; 8.387      ;
; 31.632 ; tex_gen:V3|tex_addr_out[2]                                                                             ; de2_vga_raster:V2|VGA_G[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.019      ; 8.419      ;
; 31.632 ; tex_gen:V3|tex_addr_out[2]                                                                             ; de2_vga_raster:V2|VGA_G[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.019      ; 8.419      ;
; 31.633 ; memcustom:V5|read_code.D                                                                               ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.014     ; 8.385      ;
; 31.644 ; memcustom:V5|read_code.C                                                                               ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.014     ; 8.374      ;
; 31.646 ; memcustom:V5|read_code.C                                                                               ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.014     ; 8.372      ;
; 31.664 ; memcustom:V5|mem_custom_2_b:M1|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|q_a[136] ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.074     ; 8.294      ;
; 31.666 ; memcustom:V5|mem_custom_2_b:M1|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|q_a[136] ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.074     ; 8.292      ;
; 31.672 ; memcustom:V5|mem_custom_2_b:M1|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|q_a[141] ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.074     ; 8.286      ;
; 31.674 ; memcustom:V5|mem_custom_2_b:M1|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|q_a[141] ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.074     ; 8.284      ;
; 31.680 ; memcustom:V5|row_out[5]                                                                                ; tex_gen:V3|tex_addr_out[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.009     ; 8.343      ;
; 31.682 ; memcustom:V5|read_code.E                                                                               ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.014     ; 8.336      ;
; 31.683 ; tex_gen:V3|tex_addr_out[4]                                                                             ; de2_vga_raster:V2|VGA_B[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.017      ; 8.366      ;
; 31.683 ; tex_gen:V3|tex_addr_out[4]                                                                             ; de2_vga_raster:V2|VGA_B[7]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.017      ; 8.366      ;
; 31.684 ; memcustom:V5|read_code.E                                                                               ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.014     ; 8.334      ;
; 31.693 ; memcustom:V5|read_code.B                                                                               ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.014     ; 8.325      ;
; 31.695 ; memcustom:V5|read_code.B                                                                               ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.014     ; 8.323      ;
; 31.697 ; memcustom:V5|read_code.A                                                                               ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.014     ; 8.321      ;
; 31.698 ; tex_gen:V3|tex_addr_out[0]                                                                             ; de2_vga_raster:V2|VGA_G[9]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.019      ; 8.353      ;
; 31.699 ; tex_gen:V3|tex_addr_out[0]                                                                             ; de2_vga_raster:V2|VGA_B[8]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.017      ; 8.350      ;
; 31.699 ; memcustom:V5|read_code.A                                                                               ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.014     ; 8.319      ;
; 31.704 ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|q_a[139]    ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.065     ; 8.263      ;
; 31.705 ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|q_a[141]    ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.065     ; 8.262      ;
; 31.706 ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|q_a[139]    ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.065     ; 8.261      ;
; 31.707 ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|q_a[141]    ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.065     ; 8.260      ;
; 31.721 ; tex_gen:V3|tex_addr_out[5]                                                                             ; de2_vga_raster:V2|VGA_B[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.009      ; 8.320      ;
; 31.723 ; tex_gen:V3|tex_addr_out[2]                                                                             ; de2_vga_raster:V2|VGA_B[8]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.019      ; 8.328      ;
; 31.741 ; memcustom:V5|mem_patch_2:M5|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|q_a[136]    ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.070     ; 8.221      ;
; 31.743 ; memcustom:V5|mem_patch_2:M5|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|q_a[136]    ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.070     ; 8.219      ;
; 31.750 ; tex_gen:V3|tex_addr_out[0]                                                                             ; de2_vga_raster:V2|VGA_R[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.017      ; 8.299      ;
; 31.751 ; tex_gen:V3|tex_addr_out[0]                                                                             ; de2_vga_raster:V2|VGA_R[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.017      ; 8.298      ;
; 31.755 ; memcustom:V5|row_out[5]                                                                                ; tex_gen:V3|tex_addr_out[2]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.011     ; 8.266      ;
; 31.756 ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[139] ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.050     ; 8.226      ;
; 31.757 ; memcustom:V5|mem_custom_2_b:M4|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|q_a[136] ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.076     ; 8.199      ;
; 31.758 ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[139] ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.050     ; 8.224      ;
; 31.759 ; memcustom:V5|mem_custom_2_b:M4|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|q_a[136] ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.076     ; 8.197      ;
; 31.772 ; tex_gen:V3|tex_addr_out[2]                                                                             ; de2_vga_raster:V2|VGA_R[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.019      ; 8.279      ;
; 31.781 ; tex_gen:V3|tex_addr_out[4]                                                                             ; de2_vga_raster:V2|VGA_G[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.017      ; 8.268      ;
+--------+--------------------------------------------------------------------------------------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'V0|altpll_component|pll|clk[1]'                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                              ; To Node                                                                                                                                                                                ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.215 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|rvalid0                                                                                        ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|rvalid0                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|monitor_go                                                             ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|monitor_go                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|t_ena~reg0                                                                                     ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|t_ena~reg0                                                                                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|M_mul_cnt[0]                                                                                                                                               ; new_doom:V1|cpu_0:the_cpu_0|M_mul_cnt[0]                                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|M_mul_cnt[1]                                                                                                                                               ; new_doom:V1|cpu_0:the_cpu_0|M_mul_cnt[1]                                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|M_mul_cnt[2]                                                                                                                                               ; new_doom:V1|cpu_0:the_cpu_0|M_mul_cnt[2]                                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|i_refs[0]                                                                                                                                              ; new_doom:V1|sdram_0:the_sdram_0|i_refs[0]                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|i_refs[1]                                                                                                                                              ; new_doom:V1|sdram_0:the_sdram_0|i_refs[1]                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|i_refs[2]                                                                                                                                              ; new_doom:V1|sdram_0:the_sdram_0|i_refs[2]                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|i_state[2]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|i_state[2]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|i_count[0]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|i_count[0]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|i_count[1]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|i_count[1]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|i_count[2]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|i_count[2]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|i_state[1]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|i_state[1]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|i_state[0]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|i_state[0]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|init_done                                                                                                                                              ; new_doom:V1|sdram_0:the_sdram_0|init_done                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|latched_oci_tb_hbreak_req                                                                                                                                  ; new_doom:V1|cpu_0:the_cpu_0|latched_oci_tb_hbreak_req                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_prevent_refill                                                                                                                                     ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_prevent_refill                                                                                                                                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_offset[0]                                                                                                                                       ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_offset[0]                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[3]                                                                                                                                            ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[3]                                                                                                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[1]                                                                                                                                            ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[1]                                                                                                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|internal_av_waitrequest                                                                                                                        ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|internal_av_waitrequest                                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_full      ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_full      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|internal_d_write                                                                                                                                           ; new_doom:V1|cpu_0:the_cpu_0|internal_d_write                                                                                                                                           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|internal_cpu_0_data_master_dbs_address[0]                                                                               ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|internal_cpu_0_data_master_dbs_address[0]                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_arb_addend[0]                                                                                                              ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_arb_addend[0]                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_arb_share_counter[2]                                                                                                       ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_arb_share_counter[2]                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_slavearbiterlockenable                                                                                                     ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_slavearbiterlockenable                                                                                                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_arb_addend[1]                                                                                                              ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_arb_addend[1]                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|last_cycle_cpu_0_data_master_granted_slave_sdram_0_s1                                                                                 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|last_cycle_cpu_0_data_master_granted_slave_sdram_0_s1                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|last_cycle_cpu_0_instruction_master_granted_slave_sdram_0_s1                                                                          ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|last_cycle_cpu_0_instruction_master_granted_slave_sdram_0_s1                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|how_many_ones[1]                     ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|how_many_ones[1]                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|how_many_ones[0]                     ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|how_many_ones[0]                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|how_many_ones[3]                     ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|how_many_ones[3]                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|how_many_ones[2]                     ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|how_many_ones[2]                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|de2_ps2_1_avalon_slave_0_arbitrator:the_de2_ps2_1_avalon_slave_0|d1_reasons_to_wait                                                                                        ; new_doom:V1|de2_ps2_1_avalon_slave_0_arbitrator:the_de2_ps2_1_avalon_slave_0|d1_reasons_to_wait                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|skygen_0_avalon_slave_0_arbitrator:the_skygen_0_avalon_slave_0|d1_reasons_to_wait                                                                                          ; new_doom:V1|skygen_0_avalon_slave_0_arbitrator:the_skygen_0_avalon_slave_0|d1_reasons_to_wait                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|rd_address                                                                                   ; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|rd_address                                                                                   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|active_cs_n                                                                                                                                            ; new_doom:V1|sdram_0:the_sdram_0|active_cs_n                                                                                                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|de2_ps2_1:the_de2_ps2_1|de2_ps2:de2_ps2_1|PS2_Ctrl:U1|State                                                                                                                ; new_doom:V1|de2_ps2_1:the_de2_ps2_1|de2_ps2:de2_ps2_1|PS2_Ctrl:U1|State                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|internal_resetlatch                                                    ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|internal_resetlatch                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|monitor_error                                                          ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|monitor_error                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[2]                                                                                                                                            ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[2]                                                                                                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[0]                                                                                                                                            ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[0]                                                                                                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_offset[1]                                                                                                                                       ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_offset[1]                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonWr                                                                        ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonWr                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_data[12]~_Duplicate_1                                                                                                                                ; new_doom:V1|sdram_0:the_sdram_0|m_data[12]~_Duplicate_1                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; framerate_calc:V6|state.C                                                                                                                                                              ; framerate_calc:V6|state.C                                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; framerate_calc:V6|frame_count[0]                                                                                                                                                       ; framerate_calc:V6|frame_count[0]                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; framerate_calc:V6|frame_count[1]                                                                                                                                                       ; framerate_calc:V6|frame_count[1]                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; framerate_calc:V6|frame_count[2]                                                                                                                                                       ; framerate_calc:V6|frame_count[2]                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; framerate_calc:V6|frame_count[3]                                                                                                                                                       ; framerate_calc:V6|frame_count[3]                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; framerate_calc:V6|frame_count[4]                                                                                                                                                       ; framerate_calc:V6|frame_count[4]                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; framerate_calc:V6|frame_count[5]                                                                                                                                                       ; framerate_calc:V6|frame_count[5]                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; framerate_calc:V6|frame_count[6]                                                                                                                                                       ; framerate_calc:V6|frame_count[6]                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_data[10]~_Duplicate_1                                                                                                                                ; new_doom:V1|sdram_0:the_sdram_0|m_data[10]~_Duplicate_1                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|ac                                                                                                                                             ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|ac                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|internal_cpu_0_data_master_dbs_address[1]                                                                               ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|internal_cpu_0_data_master_dbs_address[1]                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_data[6]~_Duplicate_1                                                                                                                                 ; new_doom:V1|sdram_0:the_sdram_0|m_data[6]~_Duplicate_1                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|r_val                                                                                                                                          ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|r_val                                                                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|r_ena1                                                                                         ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|r_ena1                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_full      ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_full      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_data[9]~_Duplicate_1                                                                                                                                 ; new_doom:V1|sdram_0:the_sdram_0|m_data[9]~_Duplicate_1                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_data[7]~_Duplicate_1                                                                                                                                 ; new_doom:V1|sdram_0:the_sdram_0|m_data[7]~_Duplicate_1                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_data[13]~_Duplicate_1                                                                                                                                ; new_doom:V1|sdram_0:the_sdram_0|m_data[13]~_Duplicate_1                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_data[4]~_Duplicate_1                                                                                                                                 ; new_doom:V1|sdram_0:the_sdram_0|m_data[4]~_Duplicate_1                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_data[5]~_Duplicate_1                                                                                                                                 ; new_doom:V1|sdram_0:the_sdram_0|m_data[5]~_Duplicate_1                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|de2_ps2_1:the_de2_ps2_1|de2_ps2:de2_ps2_1|PS2_Ctrl:U1|Scan_DAVi                                                                                                            ; new_doom:V1|de2_ps2_1:the_de2_ps2_1|de2_ps2:de2_ps2_1|PS2_Ctrl:U1|Scan_DAVi                                                                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_data[8]~_Duplicate_1                                                                                                                                 ; new_doom:V1|sdram_0:the_sdram_0|m_data[8]~_Duplicate_1                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|pause_irq                                                                                                                                      ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|pause_irq                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_data[11]~_Duplicate_1                                                                                                                                ; new_doom:V1|sdram_0:the_sdram_0|m_data[11]~_Duplicate_1                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; framerate_calc:V6|frame_count[7]                                                                                                                                                       ; framerate_calc:V6|frame_count[7]                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_data[2]~_Duplicate_1                                                                                                                                 ; new_doom:V1|sdram_0:the_sdram_0|m_data[2]~_Duplicate_1                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_data[14]~_Duplicate_1                                                                                                                                ; new_doom:V1|sdram_0:the_sdram_0|m_data[14]~_Duplicate_1                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|woverflow                                                                                                                                      ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|woverflow                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_data[3]~_Duplicate_1                                                                                                                                 ; new_doom:V1|sdram_0:the_sdram_0|m_data[3]~_Duplicate_1                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_avalon_reg:the_cpu_0_nios2_avalon_reg|internal_oci_single_step_mode1                                       ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_avalon_reg:the_cpu_0_nios2_avalon_reg|internal_oci_single_step_mode1                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_data[1]~_Duplicate_1                                                                                                                                 ; new_doom:V1|sdram_0:the_sdram_0|m_data[1]~_Duplicate_1                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|rvalid                                                                                                                                         ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|rvalid                                                                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_u0c:wrptr_gp|counter10a[2]                                                                                    ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_u0c:wrptr_gp|counter10a[2]                                                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_u0c:wrptr_gp|parity9                                                                                          ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_u0c:wrptr_gp|parity9                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_u0c:wrptr_gp|counter10a[0]                                                                                    ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_u0c:wrptr_gp|counter10a[0]                                                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_u0c:wrptr_gp|counter10a[1]                                                                                    ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_u0c:wrptr_gp|counter10a[1]                                                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|niosInterface_1_0:the_niosInterface_1_0|niosInterface:niosinterface_1_0|control_store                                                                                      ; new_doom:V1|niosInterface_1_0:the_niosInterface_1_0|niosInterface:niosinterface_1_0|control_store                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ray_FSM:V8|state.B                                                                                                                                                                     ; ray_FSM:V8|state.B                                                                                                                                                                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ray_FSM:V8|state.D                                                                                                                                                                     ; ray_FSM:V8|state.D                                                                                                                                                                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ray_FSM:V8|state.G                                                                                                                                                                     ; ray_FSM:V8|state.G                                                                                                                                                                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ray_FSM:V8|state.I                                                                                                                                                                     ; ray_FSM:V8|state.I                                                                                                                                                                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ray_FSM:V8|state.L                                                                                                                                                                     ; ray_FSM:V8|state.L                                                                                                                                                                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|dbs_8_reg_segment_0[0]                                                                                                  ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|dbs_8_reg_segment_0[0]                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_data[0]~_Duplicate_1                                                                                                                                 ; new_doom:V1|sdram_0:the_sdram_0|m_data[0]~_Duplicate_1                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|dbs_8_reg_segment_2[0]                                                                                                  ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|dbs_8_reg_segment_2[0]                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1|how_many_ones[1]       ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1|how_many_ones[1]       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1|how_many_ones[0]       ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1|how_many_ones[0]       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1|how_many_ones[2]       ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1|how_many_ones[2]       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1|how_many_ones[3]       ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1|how_many_ones[3]       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|cpu_0_instruction_master_dbs_rdv_counter[1]                                                               ; new_doom:V1|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|cpu_0_instruction_master_dbs_rdv_counter[1]                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_dp_offset[0]                                                                                                                                       ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_dp_offset[0]                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'V0|altpll_component|pll|clk[2]'                                                                                                                                                                                                                                                                                                                          ;
+-------+------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                              ; To Node                                                                                                                        ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.215 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0]                    ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0]                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[1]                    ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[1]                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|parity5                         ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|parity5                                 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[2]                    ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[2]                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; de2_vga_raster:V2|vga_vblank                                                                                           ; de2_vga_raster:V2|vga_vblank                                                                                                   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memcustom:V5|toggle                                                                                                    ; memcustom:V5|toggle                                                                                                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; de2_vga_raster:V2|vga_hblank                                                                                           ; de2_vga_raster:V2|vga_hblank                                                                                                   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; de2_vga_raster:V2|vga_hsync                                                                                            ; de2_vga_raster:V2|vga_hsync                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; de2_vga_raster:V2|vga_vsync                                                                                            ; de2_vga_raster:V2|vga_vsync                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.236 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp|dffpipe_su8:dffpipe13|dffe14a[1] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp|dffpipe_su8:dffpipe13|dffe15a[1]         ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.388      ;
; 0.240 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp|dffpipe_su8:dffpipe13|dffe14a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp|dffpipe_su8:dffpipe13|dffe15a[0]         ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.392      ;
; 0.242 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp|dffpipe_su8:dffpipe13|dffe15a[2] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|rs_dgwp_reg[2]                                                      ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; memcustom:V5|blank_prev                                                                                                ; memcustom:V5|toggle                                                                                                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.394      ;
; 0.245 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp|dffpipe_su8:dffpipe13|dffe14a[2] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp|dffpipe_su8:dffpipe13|dffe15a[2]         ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.397      ;
; 0.253 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0]                    ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|parity5                                 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.405      ;
; 0.303 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[106]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a103~porta_datain_reg3 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.014      ; 0.455      ;
; 0.306 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[161]                            ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a160~porta_datain_reg1    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.013      ; 0.457      ;
; 0.307 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[117]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a112~porta_datain_reg5 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.010      ; 0.455      ;
; 0.308 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[217]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a187~porta_datain_reg3 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.008      ; 0.454      ;
; 0.322 ; memcustom:V5|toggle                                                                                                    ; memcustom:V5|read_code.D                                                                                                       ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.474      ;
; 0.322 ; memcustom:V5|toggle                                                                                                    ; memcustom:V5|read_code.F                                                                                                       ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.474      ;
; 0.324 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp|dffpipe_su8:dffpipe13|dffe15a[1] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|rs_dgwp_reg[1]                                                      ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.476      ;
; 0.324 ; memcustom:V5|toggle                                                                                                    ; memcustom:V5|read_code.A                                                                                                       ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.476      ;
; 0.325 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp|dffpipe_su8:dffpipe13|dffe15a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|rs_dgwp_reg[0]                                                      ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.477      ;
; 0.325 ; de2_vga_raster:V2|vga_vblank                                                                                           ; memcustom:V5|blank_prev                                                                                                        ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.002      ; 0.479      ;
; 0.328 ; de2_vga_raster:V2|Hcount[2]                                                                                            ; de2_vga_raster:V2|Cur_Col[2]                                                                                                   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; -0.002     ; 0.478      ;
; 0.330 ; de2_vga_raster:V2|Hcount[1]                                                                                            ; de2_vga_raster:V2|Cur_Col[1]                                                                                                   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; -0.002     ; 0.480      ;
; 0.330 ; memcustom:V5|toggle                                                                                                    ; memcustom:V5|read_code.C                                                                                                       ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.482      ;
; 0.331 ; de2_vga_raster:V2|Hcount[0]                                                                                            ; de2_vga_raster:V2|Cur_Col[0]                                                                                                   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; -0.002     ; 0.481      ;
; 0.355 ; de2_vga_raster:V2|Vcount[1]                                                                                            ; de2_vga_raster:V2|Cur_Row[1]                                                                                                   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.002      ; 0.509      ;
; 0.356 ; memcustom:V5|toggle                                                                                                    ; memcustom:V5|read_code.E                                                                                                       ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.508      ;
; 0.357 ; memcustom:V5|toggle                                                                                                    ; memcustom:V5|read_code.B                                                                                                       ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; de2_vga_raster:V2|Vcount[1]                                                                                            ; de2_vga_raster:V2|Vcount[1]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.510      ;
; 0.360 ; de2_vga_raster:V2|Vcount[5]                                                                                            ; de2_vga_raster:V2|Vcount[5]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.512      ;
; 0.362 ; de2_vga_raster:V2|Hcount[0]                                                                                            ; de2_vga_raster:V2|Hcount[0]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.514      ;
; 0.367 ; de2_vga_raster:V2|Vcount[7]                                                                                            ; de2_vga_raster:V2|Vcount[7]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; de2_vga_raster:V2|Vcount[8]                                                                                            ; de2_vga_raster:V2|Vcount[8]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|rs_dgwp_reg[1]                                              ; memcustom:V5|wren                                                                                                              ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.519      ;
; 0.369 ; de2_vga_raster:V2|Hcount[9]                                                                                            ; de2_vga_raster:V2|vga_hblank                                                                                                   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.521      ;
; 0.373 ; de2_vga_raster:V2|Hcount[7]                                                                                            ; de2_vga_raster:V2|Hcount[7]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.525      ;
; 0.375 ; de2_vga_raster:V2|Hcount[6]                                                                                            ; de2_vga_raster:V2|Hcount[6]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; de2_vga_raster:V2|Hcount[1]                                                                                            ; de2_vga_raster:V2|Hcount[1]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; de2_vga_raster:V2|Hcount[3]                                                                                            ; de2_vga_raster:V2|Hcount[3]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; de2_vga_raster:V2|Vcount[4]                                                                                            ; de2_vga_raster:V2|Vcount[4]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; de2_vga_raster:V2|Vcount[6]                                                                                            ; de2_vga_raster:V2|Vcount[6]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.530      ;
; 0.384 ; de2_vga_raster:V2|Hcount[2]                                                                                            ; de2_vga_raster:V2|Hcount[2]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.536      ;
; 0.384 ; de2_vga_raster:V2|Hcount[4]                                                                                            ; de2_vga_raster:V2|Hcount[4]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.536      ;
; 0.394 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|rs_dgwp_reg[1]                                              ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0]                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.546      ;
; 0.395 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|rs_dgwp_reg[1]                                              ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[1]                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.547      ;
; 0.399 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|rs_dgwp_reg[1]                                              ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[2]                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.551      ;
; 0.401 ; de2_vga_raster:V2|Hcount[8]                                                                                            ; de2_vga_raster:V2|vga_hblank                                                                                                   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.553      ;
; 0.409 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[1]                    ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|rdptr_g[1]                                                          ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; -0.002     ; 0.559      ;
; 0.409 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0]                    ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a66~portb_address_reg0           ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.079      ; 0.626      ;
; 0.422 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[205]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a2~porta_datain_reg6   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.032      ; 0.592      ;
; 0.423 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[211]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a208~porta_datain_reg3 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.021      ; 0.582      ;
; 0.424 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[230]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a17~porta_datain_reg7  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.043      ; 0.605      ;
; 0.426 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[208]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a208~porta_datain_reg0 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.027      ; 0.591      ;
; 0.427 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[2]                              ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a2~porta_datain_reg0   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.032      ; 0.597      ;
; 0.430 ; de2_vga_raster:V2|Vcount[0]                                                                                            ; de2_vga_raster:V2|Cur_Row_local[0]                                                                                             ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.002      ; 0.584      ;
; 0.430 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[224]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a17~porta_datain_reg2  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.038      ; 0.606      ;
; 0.430 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[206]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a2~porta_datain_reg7   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.032      ; 0.600      ;
; 0.430 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[215]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a208~porta_datain_reg7 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.021      ; 0.589      ;
; 0.431 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[224]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a17~porta_datain_reg2  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.043      ; 0.612      ;
; 0.431 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[215]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a208~porta_datain_reg7 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.027      ; 0.596      ;
; 0.433 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[231]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a17~porta_datain_reg8  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.043      ; 0.614      ;
; 0.435 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[111]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a103~porta_datain_reg8 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.014      ; 0.587      ;
; 0.435 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[104]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a103~porta_datain_reg1 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.014      ; 0.587      ;
; 0.435 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[214]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a208~porta_datain_reg6 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.021      ; 0.594      ;
; 0.436 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[231]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a17~porta_datain_reg8  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.038      ; 0.612      ;
; 0.437 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[213]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a208~porta_datain_reg5 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.021      ; 0.596      ;
; 0.438 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[221]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a187~porta_datain_reg7 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.008      ; 0.584      ;
; 0.439 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[220]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a187~porta_datain_reg6 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.008      ; 0.585      ;
; 0.439 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[214]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a208~porta_datain_reg6 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.027      ; 0.604      ;
; 0.440 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[147]                            ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a112~porta_datain_reg17   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.037      ; 0.615      ;
; 0.440 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[141]                            ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a112~porta_datain_reg11   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.037      ; 0.615      ;
; 0.441 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[147]                            ; memcustom:V5|mem_patch_2:M5|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a112~porta_datain_reg17   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.042      ; 0.621      ;
; 0.441 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[188]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a187~porta_datain_reg1 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.008      ; 0.587      ;
; 0.442 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[114]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a112~porta_datain_reg2 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.017      ; 0.597      ;
; 0.442 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[109]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a103~porta_datain_reg6 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.014      ; 0.594      ;
; 0.443 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[145]                            ; memcustom:V5|mem_patch_2:M5|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a112~porta_datain_reg15   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.042      ; 0.623      ;
; 0.443 ; de2_vga_raster:V2|vga_vblank                                                                                           ; memcustom:V5|toggle                                                                                                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.002      ; 0.597      ;
; 0.444 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[140]                            ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a112~porta_datain_reg10   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.037      ; 0.619      ;
; 0.445 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[141]                            ; memcustom:V5|mem_patch_2:M5|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a112~porta_datain_reg11   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.042      ; 0.625      ;
; 0.445 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|parity5                         ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[2]                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.597      ;
; 0.446 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[140]                            ; memcustom:V5|mem_patch_2:M5|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a112~porta_datain_reg10   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.042      ; 0.626      ;
; 0.446 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[222]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a187~porta_datain_reg8 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.008      ; 0.592      ;
; 0.446 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|parity5                         ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[1]                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.598      ;
; 0.447 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[178]                            ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a8~porta_datain_reg16     ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.013      ; 0.598      ;
; 0.447 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[146]                            ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a112~porta_datain_reg16   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.037      ; 0.622      ;
; 0.447 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[145]                            ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a112~porta_datain_reg15   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.037      ; 0.622      ;
; 0.447 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[213]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a208~porta_datain_reg5 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.027      ; 0.612      ;
; 0.447 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|parity5                         ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0]                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.599      ;
; 0.450 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[180]                            ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a160~porta_datain_reg10   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.013      ; 0.601      ;
; 0.450 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[142]                            ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a112~porta_datain_reg12   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.037      ; 0.625      ;
; 0.451 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[186]                            ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a160~porta_datain_reg16   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.013      ; 0.602      ;
; 0.451 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[144]                            ; memcustom:V5|mem_patch_2:M5|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a112~porta_datain_reg14   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.042      ; 0.631      ;
; 0.451 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[114]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a112~porta_datain_reg2 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.010      ; 0.599      ;
; 0.452 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[142]                            ; memcustom:V5|mem_patch_2:M5|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a112~porta_datain_reg12   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.042      ; 0.632      ;
; 0.452 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[87]                             ; memcustom:V5|mem_custom_2_b:M4|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|ram_block1a38~porta_datain_reg11 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.014      ; 0.604      ;
; 0.452 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|rdptr_g[1]                                                  ; memcustom:V5|wren                                                                                                              ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.002      ; 0.606      ;
+-------+------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'V0|altpll_component|pll|clk[1]'                                                                                                                                                                                                              ;
+--------+-------------------------------------------------------------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                       ; To Node                                      ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 7.753  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[12] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.016      ; 2.295      ;
; 7.753  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[31] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.017      ; 2.296      ;
; 7.753  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[15] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.017      ; 2.296      ;
; 7.753  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[26] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.016      ; 2.295      ;
; 7.753  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[22] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.016      ; 2.295      ;
; 7.753  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[25] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.015      ; 2.294      ;
; 7.753  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[7]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.017      ; 2.296      ;
; 7.753  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[23] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.017      ; 2.296      ;
; 7.753  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[9]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.015      ; 2.294      ;
; 7.753  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[29] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.015      ; 2.294      ;
; 7.753  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[13] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.015      ; 2.294      ;
; 7.753  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[28] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.016      ; 2.295      ;
; 7.753  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[4]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.016      ; 2.295      ;
; 7.753  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[20] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.016      ; 2.295      ;
; 7.753  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[21] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.015      ; 2.294      ;
; 7.753  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[5]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.015      ; 2.294      ;
; 7.753  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[8]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.016      ; 2.295      ;
; 7.753  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[24] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.016      ; 2.295      ;
; 7.753  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[10] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.016      ; 2.295      ;
; 7.753  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[27] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.017      ; 2.296      ;
; 7.753  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[11] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.017      ; 2.296      ;
; 7.753  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[2]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.016      ; 2.295      ;
; 7.753  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[6]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.016      ; 2.295      ;
; 7.753  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[14] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.016      ; 2.295      ;
; 7.753  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[30] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.016      ; 2.295      ;
; 7.753  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[19] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.017      ; 2.296      ;
; 7.753  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[3]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.017      ; 2.296      ;
; 7.753  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[17] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.015      ; 2.294      ;
; 7.753  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[1]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.015      ; 2.294      ;
; 7.753  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[16] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.016      ; 2.295      ;
; 7.753  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[0]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.016      ; 2.295      ;
; 7.753  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[18] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.016      ; 2.295      ;
; 17.417 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[0]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.149     ; 2.399      ;
; 17.417 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[1]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.149     ; 2.399      ;
; 17.417 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[2]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.149     ; 2.399      ;
; 17.417 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[3]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.158     ; 2.390      ;
; 17.417 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[4]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.158     ; 2.390      ;
; 17.417 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[5]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.158     ; 2.390      ;
; 17.417 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[6]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.158     ; 2.390      ;
; 17.434 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_cmd[1]     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.114     ; 2.417      ;
; 17.434 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_cmd[2]     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.114     ; 2.417      ;
; 17.434 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_bank[0]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.114     ; 2.417      ;
; 17.434 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_bank[1]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.114     ; 2.417      ;
; 17.435 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[15]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.117     ; 2.413      ;
; 17.435 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[12]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.121     ; 2.409      ;
; 17.435 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[10]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.126     ; 2.404      ;
; 17.435 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[9]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.126     ; 2.404      ;
; 17.435 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[7]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.126     ; 2.404      ;
; 17.435 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[13]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.121     ; 2.409      ;
; 17.435 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[8]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.126     ; 2.404      ;
; 17.435 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[11]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.121     ; 2.409      ;
; 17.435 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[14]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.121     ; 2.409      ;
; 17.435 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_dqm[0]     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.117     ; 2.413      ;
; 17.435 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_dqm[1]     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.117     ; 2.413      ;
; 17.435 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_cmd[0]     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.117     ; 2.413      ;
; 17.435 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_cmd[3]     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.111     ; 2.419      ;
; 17.436 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[6]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.132     ; 2.397      ;
; 17.436 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[4]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.132     ; 2.397      ;
; 17.436 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[5]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.132     ; 2.397      ;
; 17.436 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[3]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.132     ; 2.397      ;
; 17.437 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[2]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.139     ; 2.389      ;
; 17.437 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[1]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.139     ; 2.389      ;
; 17.437 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[0]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.139     ; 2.389      ;
; 17.437 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[7]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.148     ; 2.380      ;
; 17.437 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[8]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.148     ; 2.380      ;
; 17.437 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[9]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.148     ; 2.380      ;
; 17.437 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[10]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.148     ; 2.380      ;
; 17.437 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[11]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.139     ; 2.389      ;
; 17.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[12]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.123     ; 2.393      ;
; 17.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[10]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.128     ; 2.388      ;
; 17.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[9]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.128     ; 2.388      ;
; 17.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[7]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.128     ; 2.388      ;
; 17.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[13]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.123     ; 2.393      ;
; 17.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[8]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.128     ; 2.388      ;
; 17.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[11]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.123     ; 2.393      ;
; 17.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[14]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.123     ; 2.393      ;
; 17.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[15]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.119     ; 2.397      ;
; 17.450 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[6]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.134     ; 2.381      ;
; 17.450 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[4]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.134     ; 2.381      ;
; 17.450 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[5]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.134     ; 2.381      ;
; 17.450 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[3]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.134     ; 2.381      ;
; 17.451 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[2]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.141     ; 2.373      ;
; 17.451 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[1]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.141     ; 2.373      ;
; 17.451 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[0]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.141     ; 2.373      ;
; 17.522 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[0]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.068      ; 2.521      ;
; 17.522 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[1]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.068      ; 2.521      ;
; 17.522 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[2]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.068      ; 2.521      ;
; 17.522 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[3]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.068      ; 2.521      ;
; 17.522 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[4]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.068      ; 2.521      ;
; 17.522 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[5]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.068      ; 2.521      ;
; 17.522 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[6]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.068      ; 2.521      ;
; 17.522 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[7]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.068      ; 2.521      ;
; 17.522 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[8]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.068      ; 2.521      ;
; 17.522 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[9]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.068      ; 2.521      ;
; 17.522 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[10]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.068      ; 2.521      ;
; 17.522 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[11]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.068      ; 2.521      ;
; 17.522 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[12]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.068      ; 2.521      ;
; 17.522 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[13]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.068      ; 2.521      ;
; 17.522 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[14]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.068      ; 2.521      ;
; 17.522 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[15]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.068      ; 2.521      ;
+--------+-------------------------------------------------------------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'V0|altpll_component|pll|clk[2]'                                                                                                                                                                                                                                                              ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                ; To Node                                                                                             ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 19.300 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|p0addr                                   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 20.000       ; 0.000      ; 0.732      ;
; 19.300 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 20.000       ; 0.000      ; 0.732      ;
; 19.300 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[1] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 20.000       ; 0.000      ; 0.732      ;
; 19.300 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|parity5      ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 20.000       ; 0.000      ; 0.732      ;
; 19.300 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[2] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 20.000       ; 0.000      ; 0.732      ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'V0|altpll_component|pll|clk[1]'                                                                                                                                                                                                                                                                                                       ;
+-------+------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                    ; To Node                                                                                                  ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 1.298 ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|resetrequest ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_in_d1        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.022     ; 1.428      ;
; 1.298 ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|resetrequest ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.022     ; 1.428      ;
; 2.126 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|registered_cpu_0_data_master_readdata[31] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.011      ; 2.289      ;
; 2.126 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|d_readdata_d1[31]                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.011      ; 2.289      ;
; 2.126 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|registered_cpu_0_data_master_readdata[28] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.011      ; 2.289      ;
; 2.126 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|registered_cpu_0_data_master_readdata[26] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.011      ; 2.289      ;
; 2.126 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|d_readdata_d1[26]                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.011      ; 2.289      ;
; 2.126 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|registered_cpu_0_data_master_readdata[22] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.007      ; 2.285      ;
; 2.126 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|d_readdata_d1[22]                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.007      ; 2.285      ;
; 2.126 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|dbs_16_reg_segment_0[9]                   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.008      ; 2.286      ;
; 2.126 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|registered_cpu_0_data_master_readdata[23] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.007      ; 2.285      ;
; 2.126 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|dbs_16_reg_segment_0[7]                   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.008      ; 2.286      ;
; 2.126 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|registered_cpu_0_data_master_readdata[20] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.007      ; 2.285      ;
; 2.126 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|dbs_16_reg_segment_0[5]                   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.008      ; 2.286      ;
; 2.126 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|registered_cpu_0_data_master_readdata[21] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.008      ; 2.286      ;
; 2.126 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|dbs_16_reg_segment_0[11]                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.008      ; 2.286      ;
; 2.126 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|registered_cpu_0_data_master_readdata[18] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.008      ; 2.286      ;
; 2.126 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|dbs_16_reg_segment_0[6]                   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.007      ; 2.285      ;
; 2.126 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|dbs_16_reg_segment_0[4]                   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.007      ; 2.285      ;
; 2.126 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|registered_cpu_0_data_master_readdata[4]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.007      ; 2.285      ;
; 2.126 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|d_readdata_d1[4]                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.007      ; 2.285      ;
; 2.126 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|dbs_16_reg_segment_0[1]                   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.008      ; 2.286      ;
; 2.126 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|dbs_16_reg_segment_0[15]                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.011      ; 2.289      ;
; 2.126 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|registered_cpu_0_data_master_readdata[15] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.011      ; 2.289      ;
; 2.126 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|d_readdata_d1[15]                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.011      ; 2.289      ;
; 2.126 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|dbs_16_reg_segment_0[2]                   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.008      ; 2.286      ;
; 2.126 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|registered_cpu_0_data_master_readdata[2]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.008      ; 2.286      ;
; 2.127 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|refresh_counter[0]                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.033      ; 2.312      ;
; 2.127 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|refresh_counter[1]                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.033      ; 2.312      ;
; 2.127 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|refresh_counter[2]                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.033      ; 2.312      ;
; 2.127 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|refresh_counter[3]                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.035      ; 2.314      ;
; 2.127 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|refresh_counter[4]                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.033      ; 2.312      ;
; 2.127 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[25]                                                                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.046      ; 2.325      ;
; 2.127 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[16]                                                                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.003     ; 2.276      ;
; 2.127 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[12]                                                                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.003     ; 2.276      ;
; 2.127 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_dst_regnum[3]                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.046      ; 2.325      ;
; 2.127 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[22]                                                                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.044      ; 2.323      ;
; 2.127 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[23]                                                                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.044      ; 2.323      ;
; 2.127 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_dst_regnum[1]                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.044      ; 2.323      ;
; 2.127 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_dst_regnum[0]                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.044      ; 2.323      ;
; 2.127 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[26]                                                                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.045      ; 2.324      ;
; 2.127 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_dst_regnum[4]                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.046      ; 2.325      ;
; 2.127 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_ctrl_shift_rot_right                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 2.284      ;
; 2.127 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_src2_imm[16]                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.020      ; 2.299      ;
; 2.127 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_dst_regnum[3]                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.046      ; 2.325      ;
; 2.127 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_dst_regnum[1]                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.044      ; 2.323      ;
; 2.127 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_dst_regnum[0]                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.044      ; 2.323      ;
; 2.127 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_wr_dst_reg                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.045      ; 2.324      ;
; 2.127 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_dst_regnum[4]                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.045      ; 2.324      ;
; 2.127 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_alu_result[0]                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.038      ; 2.317      ;
; 2.127 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_src2_imm[17]                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.020      ; 2.299      ;
; 2.127 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|av_ld_aligning_data                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 2.278      ;
; 2.127 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|av_ld_or_div_done                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 2.282      ;
; 2.127 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_ctrl_mul_lsw                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 2.282      ;
; 2.127 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_ctrl_shift_rot                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 2.278      ;
; 2.127 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_ctrl_shift_rot                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 2.282      ;
; 2.127 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|W_dst_regnum[3]                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.046      ; 2.325      ;
; 2.127 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|W_dst_regnum[2]                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.046      ; 2.325      ;
; 2.127 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[29]                                                                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.046      ; 2.325      ;
; 2.127 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[30]                                                                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.046      ; 2.325      ;
; 2.127 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|W_dst_regnum[0]                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.044      ; 2.323      ;
; 2.127 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|W_dst_regnum[1]                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.044      ; 2.323      ;
; 2.127 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[28]                                                                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.044      ; 2.323      ;
; 2.127 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[27]                                                                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.044      ; 2.323      ;
; 2.127 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|W_dst_regnum[4]                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.045      ; 2.324      ;
; 2.127 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|W_wr_dst_reg                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.045      ; 2.324      ;
; 2.127 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[31]                                                                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.045      ; 2.324      ;
; 2.127 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_src2_imm[21]                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.020      ; 2.299      ;
; 2.127 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|W_wr_data[1]                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 2.282      ;
; 2.127 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_rot_mask[5]                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.021      ; 2.300      ;
; 2.127 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_ctrl_shift_rot_left                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 2.284      ;
; 2.127 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_rot_mask[4]                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.021      ; 2.300      ;
; 2.127 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_src1_hazard_M                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.045      ; 2.324      ;
; 2.127 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[0]~_Duplicate_1                                                   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.042      ; 2.321      ;
; 2.127 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[16]                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.042      ; 2.321      ;
; 2.127 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_src2_imm[30]                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.020      ; 2.299      ;
; 2.127 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[4]                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.021      ; 2.300      ;
; 2.127 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.021      ; 2.300      ;
; 2.127 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_src2_imm[18]                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.020      ; 2.299      ;
; 2.127 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|W_wr_data[18]                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.011      ; 2.290      ;
; 2.127 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_src2_imm[27]                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.020      ; 2.299      ;
; 2.127 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|W_wr_data[27]                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.043      ; 2.322      ;
; 2.127 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_src2_prelim[27]                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.043      ; 2.322      ;
; 2.127 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_rot_mask[2]                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.021      ; 2.300      ;
; 2.127 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_ctrl_rot                                                                   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 2.284      ;
; 2.127 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_rot_pass3                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 2.284      ;
; 2.127 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_rot_sel_fill3                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 2.284      ;
; 2.127 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_ctrl_shift_right_arith                                                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 2.281      ;
; 2.127 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_src1_prelim[31]                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.029      ; 2.308      ;
; 2.127 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_rot_fill_bit                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 2.281      ;
; 2.127 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_src2_imm[24]                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.020      ; 2.299      ;
; 2.127 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_pc[1]                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.035      ; 2.314      ;
; 2.127 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_pc[1]                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.035      ; 2.314      ;
; 2.127 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_pipe_flush_waddr[1]                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.035      ; 2.314      ;
; 2.127 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|F_pc[1]                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.035      ; 2.314      ;
; 2.127 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_src1_prelim[14]                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.025      ; 2.304      ;
; 2.127 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_src2_imm[25]                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.020      ; 2.299      ;
; 2.127 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|W_wr_data[28]                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.044      ; 2.323      ;
; 2.127 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_src1_prelim[28]                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.044      ; 2.323      ;
; 2.127 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_src1_prelim[29]                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.047      ; 2.326      ;
+-------+------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'V0|altpll_component|pll|clk[2]'                                                                                                                                                                                                                                                               ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                ; To Node                                                                                             ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 20.580 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|p0addr                                   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; -20.000      ; 0.000      ; 0.732      ;
; 20.580 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; -20.000      ; 0.000      ; 0.732      ;
; 20.580 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[1] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; -20.000      ; 0.000      ; 0.732      ;
; 20.580 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|parity5      ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; -20.000      ; 0.000      ; 0.732      ;
; 20.580 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[2] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; -20.000      ; 0.000      ; 0.732      ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'V0|altpll_component|pll|clk[1]'                                                                                                                                                              ;
+-------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                                                                                               ;
+-------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a100~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a100~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a101~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a101~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a102~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a102~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a103~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a103~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a104~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a104~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a105~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a105~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a106~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a106~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a107~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a107~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a108~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a108~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a109~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a109~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a10~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a10~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a110~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a110~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a111~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a111~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a112~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a112~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a113~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a113~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a114~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a114~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a115~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a115~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a116~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a116~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a117~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a117~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a118~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a118~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a119~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a119~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_address_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_address_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_address_reg1 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_address_reg1 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg10 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg10 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg11 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg11 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg12 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg12 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg13 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg13 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg14 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg14 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg15 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg15 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg16 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg16 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg17 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg17 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg18 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg18 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg19 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg19 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg20 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg20 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg21 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg21 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg22 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg22 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg23 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg23 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg24 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg24 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg25 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg25 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg26 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg26 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg27 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg27 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg28 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg28 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg29 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg29 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg3  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg3  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg30 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg30 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg31 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg31 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg32 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg32 ;
+-------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clk_50'                                                                           ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; Clk_50 ; Rise       ; CLOCK_50|combout                 ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; Clk_50 ; Rise       ; CLOCK_50|combout                 ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; Clk_50 ; Rise       ; V0|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; Clk_50 ; Rise       ; V0|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; Clk_50 ; Rise       ; V0|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; Clk_50 ; Rise       ; V0|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; Clk_50 ; Rise       ; V0|altpll_component|pll|clk[2]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; Clk_50 ; Rise       ; V0|altpll_component|pll|clk[2]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; Clk_50 ; Rise       ; V0|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; Clk_50 ; Rise       ; V0|altpll_component|pll|inclk[0] ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; Clk_50 ; Rise       ; CLOCK_50                         ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'V0|altpll_component|pll|clk[2]'                                                                                                                                      ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                                                                      ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------------------------------------------------------------------+
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[100] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[100] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[101] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[101] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[102] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[102] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[103] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[103] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[104] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[104] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[105] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[105] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[106] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[106] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[107] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[107] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[108] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[108] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[109] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[109] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[10]  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[10]  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[110] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[110] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[111] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[111] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[112] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[112] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[113] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[113] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[114] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[114] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[115] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[115] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[116] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[116] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[117] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[117] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[118] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[118] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[119] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[119] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[11]  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[11]  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[120] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[120] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[121] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[121] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[122] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[122] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[123] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[123] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[124] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[124] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[125] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[125] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[126] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[126] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[127] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[127] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[128] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[128] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[129] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[129] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[12]  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[12]  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[130] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[130] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[131] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[131] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[132] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[132] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[133] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[133] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[134] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[134] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[135] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[135] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[136] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[136] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[137] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[137] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[138] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[138] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[139] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[139] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[13]  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[13]  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[140] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[140] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[141] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[141] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[142] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[142] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[143] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[143] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[144] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[144] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[145] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[145] ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'altera_reserved_tck'                                                       ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock               ; Clock Edge ; Target              ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; 97.778 ; 100.000      ; 2.222          ; Port Rate ; altera_reserved_tck ; Rise       ; altera_reserved_tck ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+


+-----------------------------------------------------------------------------------------+
; Setup Times                                                                             ;
+--------------+------------+-------+-------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+--------------+------------+-------+-------+------------+--------------------------------+
; DRAM_DQ[*]   ; Clk_50     ; 0.860 ; 0.860 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; Clk_50     ; 0.830 ; 0.830 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; Clk_50     ; 0.860 ; 0.860 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; Clk_50     ; 0.860 ; 0.860 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; Clk_50     ; 0.833 ; 0.833 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; Clk_50     ; 0.833 ; 0.833 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; Clk_50     ; 0.833 ; 0.833 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; Clk_50     ; 0.833 ; 0.833 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; Clk_50     ; 0.857 ; 0.857 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; Clk_50     ; 0.827 ; 0.827 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; Clk_50     ; 0.857 ; 0.857 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; Clk_50     ; 0.857 ; 0.857 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; Clk_50     ; 0.842 ; 0.842 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; Clk_50     ; 0.842 ; 0.842 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; Clk_50     ; 0.852 ; 0.852 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; Clk_50     ; 0.852 ; 0.852 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; Clk_50     ; 0.818 ; 0.818 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; PS2_CLK      ; Clk_50     ; 4.720 ; 4.720 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; PS2_DAT      ; Clk_50     ; 4.545 ; 4.545 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; 4.633 ; 4.633 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; Clk_50     ; 4.284 ; 4.284 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; Clk_50     ; 3.986 ; 3.986 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; Clk_50     ; 3.865 ; 3.865 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; Clk_50     ; 4.078 ; 4.078 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; Clk_50     ; 4.173 ; 4.173 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; Clk_50     ; 3.953 ; 3.953 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; Clk_50     ; 3.828 ; 3.828 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; Clk_50     ; 4.346 ; 4.346 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; Clk_50     ; 4.488 ; 4.488 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; Clk_50     ; 4.596 ; 4.596 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; Clk_50     ; 3.998 ; 3.998 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; Clk_50     ; 4.565 ; 4.565 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; Clk_50     ; 4.325 ; 4.325 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; Clk_50     ; 4.289 ; 4.289 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; Clk_50     ; 4.633 ; 4.633 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; Clk_50     ; 4.222 ; 4.222 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; 4.983 ; 4.983 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[0]  ; Clk_50     ; 4.179 ; 4.179 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[1]  ; Clk_50     ; 4.450 ; 4.450 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[2]  ; Clk_50     ; 4.877 ; 4.877 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[3]  ; Clk_50     ; 4.698 ; 4.698 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[4]  ; Clk_50     ; 4.793 ; 4.793 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[5]  ; Clk_50     ; 4.669 ; 4.669 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[6]  ; Clk_50     ; 4.683 ; 4.683 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[7]  ; Clk_50     ; 4.392 ; 4.392 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[8]  ; Clk_50     ; 4.085 ; 4.085 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[9]  ; Clk_50     ; 4.328 ; 4.328 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[10] ; Clk_50     ; 4.893 ; 4.893 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[11] ; Clk_50     ; 4.983 ; 4.983 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[12] ; Clk_50     ; 4.881 ; 4.881 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[13] ; Clk_50     ; 4.768 ; 4.768 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[14] ; Clk_50     ; 4.900 ; 4.900 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[15] ; Clk_50     ; 4.077 ; 4.077 ; Rise       ; V0|altpll_component|pll|clk[2] ;
+--------------+------------+-------+-------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------+
; Hold Times                                                                                ;
+--------------+------------+--------+--------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+--------------+------------+--------+--------+------------+--------------------------------+
; DRAM_DQ[*]   ; Clk_50     ; -0.732 ; -0.732 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; Clk_50     ; -0.744 ; -0.744 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; Clk_50     ; -0.774 ; -0.774 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; Clk_50     ; -0.774 ; -0.774 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; Clk_50     ; -0.747 ; -0.747 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; Clk_50     ; -0.747 ; -0.747 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; Clk_50     ; -0.747 ; -0.747 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; Clk_50     ; -0.747 ; -0.747 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; Clk_50     ; -0.771 ; -0.771 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; Clk_50     ; -0.741 ; -0.741 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; Clk_50     ; -0.771 ; -0.771 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; Clk_50     ; -0.771 ; -0.771 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; Clk_50     ; -0.756 ; -0.756 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; Clk_50     ; -0.756 ; -0.756 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; Clk_50     ; -0.766 ; -0.766 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; Clk_50     ; -0.766 ; -0.766 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; Clk_50     ; -0.732 ; -0.732 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; PS2_CLK      ; Clk_50     ; -4.600 ; -4.600 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; PS2_DAT      ; Clk_50     ; -4.425 ; -4.425 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; -3.402 ; -3.402 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; Clk_50     ; -3.534 ; -3.534 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; Clk_50     ; -3.570 ; -3.570 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; Clk_50     ; -3.569 ; -3.569 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; Clk_50     ; -3.479 ; -3.479 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; Clk_50     ; -3.761 ; -3.761 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; Clk_50     ; -3.650 ; -3.650 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; Clk_50     ; -3.540 ; -3.540 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; Clk_50     ; -3.613 ; -3.613 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; Clk_50     ; -3.613 ; -3.613 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; Clk_50     ; -3.749 ; -3.749 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; Clk_50     ; -3.674 ; -3.674 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; Clk_50     ; -3.799 ; -3.799 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; Clk_50     ; -3.402 ; -3.402 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; Clk_50     ; -3.591 ; -3.591 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; Clk_50     ; -3.625 ; -3.625 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; Clk_50     ; -3.768 ; -3.768 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; -3.665 ; -3.665 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[0]  ; Clk_50     ; -3.885 ; -3.885 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[1]  ; Clk_50     ; -4.033 ; -4.033 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[2]  ; Clk_50     ; -4.752 ; -4.752 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[3]  ; Clk_50     ; -4.575 ; -4.575 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[4]  ; Clk_50     ; -4.668 ; -4.668 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[5]  ; Clk_50     ; -4.547 ; -4.547 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[6]  ; Clk_50     ; -4.558 ; -4.558 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[7]  ; Clk_50     ; -3.980 ; -3.980 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[8]  ; Clk_50     ; -3.791 ; -3.791 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[9]  ; Clk_50     ; -3.911 ; -3.911 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[10] ; Clk_50     ; -4.768 ; -4.768 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[11] ; Clk_50     ; -4.860 ; -4.860 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[12] ; Clk_50     ; -4.756 ; -4.756 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[13] ; Clk_50     ; -4.646 ; -4.646 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[14] ; Clk_50     ; -4.775 ; -4.775 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[15] ; Clk_50     ; -3.665 ; -3.665 ; Rise       ; V0|altpll_component|pll|clk[2] ;
+--------------+------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                       ;
+----------------+------------+--------+--------+------------+--------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+----------------+------------+--------+--------+------------+--------------------------------+
; DRAM_CLK       ; Clk_50     ; -2.846 ;        ; Rise       ; V0|altpll_component|pll|clk[0] ;
; DRAM_CLK       ; Clk_50     ;        ; -2.846 ; Fall       ; V0|altpll_component|pll|clk[0] ;
; DRAM_ADDR[*]   ; Clk_50     ; 1.236  ; 1.236  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[0]  ; Clk_50     ; 1.205  ; 1.205  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[1]  ; Clk_50     ; 1.215  ; 1.215  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[2]  ; Clk_50     ; 1.225  ; 1.225  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[3]  ; Clk_50     ; 1.236  ; 1.236  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[4]  ; Clk_50     ; 1.236  ; 1.236  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[5]  ; Clk_50     ; 1.206  ; 1.206  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[6]  ; Clk_50     ; 1.206  ; 1.206  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[7]  ; Clk_50     ; 1.206  ; 1.206  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[8]  ; Clk_50     ; 1.226  ; 1.226  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[9]  ; Clk_50     ; 1.226  ; 1.226  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[10] ; Clk_50     ; 1.236  ; 1.236  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[11] ; Clk_50     ; 1.215  ; 1.215  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_BA_0      ; Clk_50     ; 1.290  ; 1.290  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_BA_1      ; Clk_50     ; 1.290  ; 1.290  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_CAS_N     ; Clk_50     ; 1.270  ; 1.270  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_CS_N      ; Clk_50     ; 1.273  ; 1.273  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_DQ[*]     ; Clk_50     ; 1.273  ; 1.273  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]    ; Clk_50     ; 1.215  ; 1.215  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]    ; Clk_50     ; 1.245  ; 1.245  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]    ; Clk_50     ; 1.245  ; 1.245  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]    ; Clk_50     ; 1.232  ; 1.232  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]    ; Clk_50     ; 1.232  ; 1.232  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]    ; Clk_50     ; 1.232  ; 1.232  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]    ; Clk_50     ; 1.232  ; 1.232  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]    ; Clk_50     ; 1.268  ; 1.268  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]    ; Clk_50     ; 1.238  ; 1.238  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]    ; Clk_50     ; 1.268  ; 1.268  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10]   ; Clk_50     ; 1.268  ; 1.268  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11]   ; Clk_50     ; 1.263  ; 1.263  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12]   ; Clk_50     ; 1.263  ; 1.263  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13]   ; Clk_50     ; 1.273  ; 1.273  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14]   ; Clk_50     ; 1.273  ; 1.273  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15]   ; Clk_50     ; 1.247  ; 1.247  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_LDQM      ; Clk_50     ; 1.287  ; 1.287  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_RAS_N     ; Clk_50     ; 1.270  ; 1.270  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_UDQM      ; Clk_50     ; 1.247  ; 1.247  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_WE_N      ; Clk_50     ; 1.287  ; 1.287  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; LEDR[*]        ; Clk_50     ; 4.603  ; 4.603  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[6]       ; Clk_50     ; 4.283  ; 4.283  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[7]       ; Clk_50     ; 4.603  ; 4.603  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[8]       ; Clk_50     ; 3.668  ; 3.668  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[9]       ; Clk_50     ; 3.685  ; 3.685  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[10]      ; Clk_50     ; 2.941  ; 2.941  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[11]      ; Clk_50     ; 3.300  ; 3.300  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[12]      ; Clk_50     ; 3.567  ; 3.567  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[13]      ; Clk_50     ; 3.514  ; 3.514  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[14]      ; Clk_50     ; 3.472  ; 3.472  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[15]      ; Clk_50     ; 3.188  ; 3.188  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[16]      ; Clk_50     ; 4.004  ; 4.004  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[17]      ; Clk_50     ; 3.652  ; 3.652  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_ADDR[*]   ; Clk_50     ; 4.110  ; 4.110  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[0]  ; Clk_50     ; 4.048  ; 4.048  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[1]  ; Clk_50     ; 4.110  ; 4.110  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[2]  ; Clk_50     ; 3.731  ; 3.731  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[3]  ; Clk_50     ; 3.888  ; 3.888  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[4]  ; Clk_50     ; 4.019  ; 4.019  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[5]  ; Clk_50     ; 3.920  ; 3.920  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[6]  ; Clk_50     ; 3.822  ; 3.822  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[7]  ; Clk_50     ; 3.723  ; 3.723  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[8]  ; Clk_50     ; 3.723  ; 3.723  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[9]  ; Clk_50     ; 3.513  ; 3.513  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[10] ; Clk_50     ; 3.508  ; 3.508  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[11] ; Clk_50     ; 3.798  ; 3.798  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[12] ; Clk_50     ; 3.877  ; 3.877  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[13] ; Clk_50     ; 3.312  ; 3.312  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[14] ; Clk_50     ; 3.585  ; 3.585  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[15] ; Clk_50     ; 3.616  ; 3.616  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[16] ; Clk_50     ; 3.685  ; 3.685  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[17] ; Clk_50     ; 3.593  ; 3.593  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_CE_N      ; Clk_50     ; 4.326  ; 4.326  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]     ; Clk_50     ; 4.553  ; 4.553  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]    ; Clk_50     ; 3.105  ; 3.105  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]    ; Clk_50     ; 3.857  ; 3.857  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]    ; Clk_50     ; 4.553  ; 4.553  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]    ; Clk_50     ; 3.955  ; 3.955  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]    ; Clk_50     ; 3.726  ; 3.726  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]    ; Clk_50     ; 3.579  ; 3.579  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]    ; Clk_50     ; 4.104  ; 4.104  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]    ; Clk_50     ; 3.901  ; 3.901  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]    ; Clk_50     ; 3.663  ; 3.663  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]    ; Clk_50     ; 3.673  ; 3.673  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10]   ; Clk_50     ; 4.069  ; 4.069  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11]   ; Clk_50     ; 4.033  ; 4.033  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12]   ; Clk_50     ; 3.842  ; 3.842  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13]   ; Clk_50     ; 3.848  ; 3.848  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14]   ; Clk_50     ; 3.994  ; 3.994  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15]   ; Clk_50     ; 3.889  ; 3.889  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_LB_N      ; Clk_50     ; 4.407  ; 4.407  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_OE_N      ; Clk_50     ; 4.283  ; 4.283  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_UB_N      ; Clk_50     ; 4.366  ; 4.366  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_WE_N      ; Clk_50     ; 4.783  ; 4.783  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_ADDR[*]   ; Clk_50     ; 4.567  ; 4.567  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[0]  ; Clk_50     ; 4.567  ; 4.567  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[1]  ; Clk_50     ; 4.349  ; 4.349  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[2]  ; Clk_50     ; 4.209  ; 4.209  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[3]  ; Clk_50     ; 4.382  ; 4.382  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[4]  ; Clk_50     ; 4.485  ; 4.485  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[5]  ; Clk_50     ; 3.969  ; 3.969  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[6]  ; Clk_50     ; 3.918  ; 3.918  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[7]  ; Clk_50     ; 4.082  ; 4.082  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[8]  ; Clk_50     ; 4.093  ; 4.093  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[9]  ; Clk_50     ; 3.032  ; 3.032  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[10] ; Clk_50     ; 3.236  ; 3.236  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[11] ; Clk_50     ; 3.216  ; 3.216  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[12] ; Clk_50     ; 3.177  ; 3.177  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[13] ; Clk_50     ; 3.378  ; 3.378  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[14] ; Clk_50     ; 3.362  ; 3.362  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[15] ; Clk_50     ; 3.020  ; 3.020  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[16] ; Clk_50     ; 3.581  ; 3.581  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[17] ; Clk_50     ; 2.973  ; 2.973  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_B[*]       ; Clk_50     ; 3.006  ; 3.006  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[2]      ; Clk_50     ; 2.889  ; 2.889  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[3]      ; Clk_50     ; 2.455  ; 2.455  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[4]      ; Clk_50     ; 2.522  ; 2.522  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[5]      ; Clk_50     ; 2.788  ; 2.788  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[6]      ; Clk_50     ; 2.769  ; 2.769  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[7]      ; Clk_50     ; 2.772  ; 2.772  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[8]      ; Clk_50     ; 2.763  ; 2.763  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[9]      ; Clk_50     ; 3.006  ; 3.006  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_BLANK      ; Clk_50     ; 3.269  ; 3.269  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_CLK        ; Clk_50     ; 1.474  ;        ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_G[*]       ; Clk_50     ; 2.784  ; 2.784  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[2]      ; Clk_50     ; 2.784  ; 2.784  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[3]      ; Clk_50     ; 2.765  ; 2.765  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[4]      ; Clk_50     ; 2.649  ; 2.649  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[5]      ; Clk_50     ; 2.660  ; 2.660  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[6]      ; Clk_50     ; 2.657  ; 2.657  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[7]      ; Clk_50     ; 2.603  ; 2.603  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[8]      ; Clk_50     ; 2.555  ; 2.555  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[9]      ; Clk_50     ; 2.690  ; 2.690  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_HS         ; Clk_50     ; 3.068  ; 3.068  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_R[*]       ; Clk_50     ; 2.870  ; 2.870  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[2]      ; Clk_50     ; 2.771  ; 2.771  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[3]      ; Clk_50     ; 2.870  ; 2.870  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[4]      ; Clk_50     ; 2.739  ; 2.739  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[5]      ; Clk_50     ; 2.656  ; 2.656  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[6]      ; Clk_50     ; 2.727  ; 2.727  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[7]      ; Clk_50     ; 2.728  ; 2.728  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[8]      ; Clk_50     ; 2.614  ; 2.614  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[9]      ; Clk_50     ; 2.815  ; 2.815  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_VS         ; Clk_50     ; 3.046  ; 3.046  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_CLK        ; Clk_50     ;        ; 1.474  ; Fall       ; V0|altpll_component|pll|clk[2] ;
+----------------+------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+----------------+------------+--------+--------+------------+--------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+----------------+------------+--------+--------+------------+--------------------------------+
; DRAM_CLK       ; Clk_50     ; -2.846 ;        ; Rise       ; V0|altpll_component|pll|clk[0] ;
; DRAM_CLK       ; Clk_50     ;        ; -2.846 ; Fall       ; V0|altpll_component|pll|clk[0] ;
; DRAM_ADDR[*]   ; Clk_50     ; 1.205  ; 1.205  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[0]  ; Clk_50     ; 1.205  ; 1.205  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[1]  ; Clk_50     ; 1.215  ; 1.215  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[2]  ; Clk_50     ; 1.225  ; 1.225  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[3]  ; Clk_50     ; 1.236  ; 1.236  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[4]  ; Clk_50     ; 1.236  ; 1.236  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[5]  ; Clk_50     ; 1.206  ; 1.206  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[6]  ; Clk_50     ; 1.206  ; 1.206  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[7]  ; Clk_50     ; 1.206  ; 1.206  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[8]  ; Clk_50     ; 1.226  ; 1.226  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[9]  ; Clk_50     ; 1.226  ; 1.226  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[10] ; Clk_50     ; 1.236  ; 1.236  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[11] ; Clk_50     ; 1.215  ; 1.215  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_BA_0      ; Clk_50     ; 1.290  ; 1.290  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_BA_1      ; Clk_50     ; 1.290  ; 1.290  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_CAS_N     ; Clk_50     ; 1.270  ; 1.270  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_CS_N      ; Clk_50     ; 1.273  ; 1.273  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_DQ[*]     ; Clk_50     ; 1.215  ; 1.215  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]    ; Clk_50     ; 1.215  ; 1.215  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]    ; Clk_50     ; 1.245  ; 1.245  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]    ; Clk_50     ; 1.245  ; 1.245  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]    ; Clk_50     ; 1.232  ; 1.232  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]    ; Clk_50     ; 1.232  ; 1.232  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]    ; Clk_50     ; 1.232  ; 1.232  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]    ; Clk_50     ; 1.232  ; 1.232  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]    ; Clk_50     ; 1.268  ; 1.268  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]    ; Clk_50     ; 1.238  ; 1.238  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]    ; Clk_50     ; 1.268  ; 1.268  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10]   ; Clk_50     ; 1.268  ; 1.268  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11]   ; Clk_50     ; 1.263  ; 1.263  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12]   ; Clk_50     ; 1.263  ; 1.263  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13]   ; Clk_50     ; 1.273  ; 1.273  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14]   ; Clk_50     ; 1.273  ; 1.273  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15]   ; Clk_50     ; 1.247  ; 1.247  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_LDQM      ; Clk_50     ; 1.287  ; 1.287  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_RAS_N     ; Clk_50     ; 1.270  ; 1.270  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_UDQM      ; Clk_50     ; 1.247  ; 1.247  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_WE_N      ; Clk_50     ; 1.287  ; 1.287  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; LEDR[*]        ; Clk_50     ; 2.941  ; 2.941  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[6]       ; Clk_50     ; 4.283  ; 4.283  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[7]       ; Clk_50     ; 4.603  ; 4.603  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[8]       ; Clk_50     ; 3.668  ; 3.668  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[9]       ; Clk_50     ; 3.685  ; 3.685  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[10]      ; Clk_50     ; 2.941  ; 2.941  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[11]      ; Clk_50     ; 3.300  ; 3.300  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[12]      ; Clk_50     ; 3.567  ; 3.567  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[13]      ; Clk_50     ; 3.514  ; 3.514  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[14]      ; Clk_50     ; 3.472  ; 3.472  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[15]      ; Clk_50     ; 3.188  ; 3.188  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[16]      ; Clk_50     ; 4.004  ; 4.004  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[17]      ; Clk_50     ; 3.652  ; 3.652  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_ADDR[*]   ; Clk_50     ; 3.250  ; 3.250  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[0]  ; Clk_50     ; 3.250  ; 3.250  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[1]  ; Clk_50     ; 3.894  ; 3.894  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[2]  ; Clk_50     ; 3.630  ; 3.630  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[3]  ; Clk_50     ; 3.855  ; 3.855  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[4]  ; Clk_50     ; 3.995  ; 3.995  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[5]  ; Clk_50     ; 3.701  ; 3.701  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[6]  ; Clk_50     ; 3.758  ; 3.758  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[7]  ; Clk_50     ; 3.655  ; 3.655  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[8]  ; Clk_50     ; 3.586  ; 3.586  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[9]  ; Clk_50     ; 3.425  ; 3.425  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[10] ; Clk_50     ; 3.499  ; 3.499  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[11] ; Clk_50     ; 3.560  ; 3.560  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[12] ; Clk_50     ; 3.620  ; 3.620  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[13] ; Clk_50     ; 3.252  ; 3.252  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[14] ; Clk_50     ; 3.394  ; 3.394  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[15] ; Clk_50     ; 3.481  ; 3.481  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[16] ; Clk_50     ; 3.570  ; 3.570  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[17] ; Clk_50     ; 3.373  ; 3.373  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_CE_N      ; Clk_50     ; 2.711  ; 2.711  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]     ; Clk_50     ; 2.913  ; 2.913  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]    ; Clk_50     ; 2.913  ; 2.913  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]    ; Clk_50     ; 3.106  ; 3.106  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]    ; Clk_50     ; 3.309  ; 3.309  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]    ; Clk_50     ; 3.549  ; 3.549  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]    ; Clk_50     ; 3.552  ; 3.552  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]    ; Clk_50     ; 3.474  ; 3.474  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]    ; Clk_50     ; 3.741  ; 3.741  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]    ; Clk_50     ; 3.270  ; 3.270  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]    ; Clk_50     ; 3.564  ; 3.564  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]    ; Clk_50     ; 3.568  ; 3.568  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10]   ; Clk_50     ; 3.549  ; 3.549  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11]   ; Clk_50     ; 3.579  ; 3.579  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12]   ; Clk_50     ; 3.418  ; 3.418  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13]   ; Clk_50     ; 3.616  ; 3.616  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14]   ; Clk_50     ; 3.634  ; 3.634  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15]   ; Clk_50     ; 3.662  ; 3.662  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_LB_N      ; Clk_50     ; 2.729  ; 2.729  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_OE_N      ; Clk_50     ; 2.614  ; 2.614  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_UB_N      ; Clk_50     ; 2.755  ; 2.755  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_WE_N      ; Clk_50     ; 3.063  ; 3.063  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_ADDR[*]   ; Clk_50     ; 2.973  ; 2.973  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[0]  ; Clk_50     ; 3.447  ; 3.447  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[1]  ; Clk_50     ; 3.605  ; 3.605  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[2]  ; Clk_50     ; 3.542  ; 3.542  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[3]  ; Clk_50     ; 3.542  ; 3.542  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[4]  ; Clk_50     ; 3.585  ; 3.585  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[5]  ; Clk_50     ; 3.445  ; 3.445  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[6]  ; Clk_50     ; 3.432  ; 3.432  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[7]  ; Clk_50     ; 3.623  ; 3.623  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[8]  ; Clk_50     ; 3.485  ; 3.485  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[9]  ; Clk_50     ; 3.032  ; 3.032  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[10] ; Clk_50     ; 3.236  ; 3.236  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[11] ; Clk_50     ; 3.216  ; 3.216  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[12] ; Clk_50     ; 3.177  ; 3.177  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[13] ; Clk_50     ; 3.378  ; 3.378  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[14] ; Clk_50     ; 3.362  ; 3.362  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[15] ; Clk_50     ; 3.020  ; 3.020  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[16] ; Clk_50     ; 3.581  ; 3.581  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[17] ; Clk_50     ; 2.973  ; 2.973  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_B[*]       ; Clk_50     ; 2.455  ; 2.455  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[2]      ; Clk_50     ; 2.889  ; 2.889  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[3]      ; Clk_50     ; 2.455  ; 2.455  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[4]      ; Clk_50     ; 2.522  ; 2.522  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[5]      ; Clk_50     ; 2.788  ; 2.788  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[6]      ; Clk_50     ; 2.769  ; 2.769  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[7]      ; Clk_50     ; 2.772  ; 2.772  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[8]      ; Clk_50     ; 2.763  ; 2.763  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[9]      ; Clk_50     ; 3.006  ; 3.006  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_BLANK      ; Clk_50     ; 3.211  ; 3.211  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_CLK        ; Clk_50     ; 1.474  ;        ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_G[*]       ; Clk_50     ; 2.555  ; 2.555  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[2]      ; Clk_50     ; 2.784  ; 2.784  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[3]      ; Clk_50     ; 2.765  ; 2.765  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[4]      ; Clk_50     ; 2.649  ; 2.649  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[5]      ; Clk_50     ; 2.660  ; 2.660  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[6]      ; Clk_50     ; 2.657  ; 2.657  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[7]      ; Clk_50     ; 2.603  ; 2.603  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[8]      ; Clk_50     ; 2.555  ; 2.555  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[9]      ; Clk_50     ; 2.690  ; 2.690  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_HS         ; Clk_50     ; 3.068  ; 3.068  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_R[*]       ; Clk_50     ; 2.614  ; 2.614  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[2]      ; Clk_50     ; 2.771  ; 2.771  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[3]      ; Clk_50     ; 2.870  ; 2.870  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[4]      ; Clk_50     ; 2.739  ; 2.739  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[5]      ; Clk_50     ; 2.656  ; 2.656  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[6]      ; Clk_50     ; 2.727  ; 2.727  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[7]      ; Clk_50     ; 2.728  ; 2.728  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[8]      ; Clk_50     ; 2.614  ; 2.614  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[9]      ; Clk_50     ; 2.815  ; 2.815  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_VS         ; Clk_50     ; 3.046  ; 3.046  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_CLK        ; Clk_50     ;        ; 1.474  ; Fall       ; V0|altpll_component|pll|clk[2] ;
+----------------+------------+--------+--------+------------+--------------------------------+


+----------------------------------------------------------------------------------------+
; Output Enable Times                                                                    ;
+--------------+------------+-------+------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                ;
+--------------+------------+-------+------+------------+--------------------------------+
; DRAM_DQ[*]   ; Clk_50     ; 1.942 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; Clk_50     ; 2.063 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; Clk_50     ; 2.093 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; Clk_50     ; 2.093 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; Clk_50     ; 2.064 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; Clk_50     ; 2.064 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; Clk_50     ; 2.064 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; Clk_50     ; 2.064 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; Clk_50     ; 2.081 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; Clk_50     ; 2.051 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; Clk_50     ; 2.081 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; Clk_50     ; 2.081 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; Clk_50     ; 1.942 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; Clk_50     ; 1.942 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; Clk_50     ; 1.952 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; Clk_50     ; 1.952 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; Clk_50     ; 2.047 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; 4.081 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; Clk_50     ; 4.250 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; Clk_50     ; 4.260 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; Clk_50     ; 4.245 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; Clk_50     ; 4.225 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; Clk_50     ; 4.081 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; Clk_50     ; 4.081 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; Clk_50     ; 4.081 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; Clk_50     ; 4.275 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; Clk_50     ; 4.325 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; Clk_50     ; 4.325 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; Clk_50     ; 4.522 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; Clk_50     ; 4.522 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; Clk_50     ; 4.512 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; Clk_50     ; 4.512 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; Clk_50     ; 4.621 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; Clk_50     ; 4.631 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
+--------------+------------+-------+------+------------+--------------------------------+


+----------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                            ;
+--------------+------------+-------+------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                ;
+--------------+------------+-------+------+------------+--------------------------------+
; DRAM_DQ[*]   ; Clk_50     ; 1.942 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; Clk_50     ; 2.063 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; Clk_50     ; 2.093 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; Clk_50     ; 2.093 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; Clk_50     ; 2.064 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; Clk_50     ; 2.064 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; Clk_50     ; 2.064 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; Clk_50     ; 2.064 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; Clk_50     ; 2.081 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; Clk_50     ; 2.051 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; Clk_50     ; 2.081 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; Clk_50     ; 2.081 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; Clk_50     ; 1.942 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; Clk_50     ; 1.942 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; Clk_50     ; 1.952 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; Clk_50     ; 1.952 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; Clk_50     ; 2.047 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; 2.361 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; Clk_50     ; 2.530 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; Clk_50     ; 2.540 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; Clk_50     ; 2.525 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; Clk_50     ; 2.505 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; Clk_50     ; 2.361 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; Clk_50     ; 2.361 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; Clk_50     ; 2.361 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; Clk_50     ; 2.555 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; Clk_50     ; 2.605 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; Clk_50     ; 2.605 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; Clk_50     ; 2.802 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; Clk_50     ; 2.802 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; Clk_50     ; 2.792 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; Clk_50     ; 2.792 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; Clk_50     ; 2.901 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; Clk_50     ; 2.911 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
+--------------+------------+-------+------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                            ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; DRAM_DQ[*]   ; Clk_50     ; 1.942     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; Clk_50     ; 2.063     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; Clk_50     ; 2.093     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; Clk_50     ; 2.093     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; Clk_50     ; 2.064     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; Clk_50     ; 2.064     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; Clk_50     ; 2.064     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; Clk_50     ; 2.064     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; Clk_50     ; 2.081     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; Clk_50     ; 2.051     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; Clk_50     ; 2.081     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; Clk_50     ; 2.081     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; Clk_50     ; 1.942     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; Clk_50     ; 1.942     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; Clk_50     ; 1.952     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; Clk_50     ; 1.952     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; Clk_50     ; 2.047     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; 4.081     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; Clk_50     ; 4.250     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; Clk_50     ; 4.260     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; Clk_50     ; 4.245     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; Clk_50     ; 4.225     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; Clk_50     ; 4.081     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; Clk_50     ; 4.081     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; Clk_50     ; 4.081     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; Clk_50     ; 4.275     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; Clk_50     ; 4.325     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; Clk_50     ; 4.325     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; Clk_50     ; 4.522     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; Clk_50     ; 4.522     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; Clk_50     ; 4.512     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; Clk_50     ; 4.512     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; Clk_50     ; 4.621     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; Clk_50     ; 4.631     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
+--------------+------------+-----------+-----------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                    ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; DRAM_DQ[*]   ; Clk_50     ; 1.942     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; Clk_50     ; 2.063     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; Clk_50     ; 2.093     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; Clk_50     ; 2.093     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; Clk_50     ; 2.064     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; Clk_50     ; 2.064     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; Clk_50     ; 2.064     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; Clk_50     ; 2.064     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; Clk_50     ; 2.081     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; Clk_50     ; 2.051     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; Clk_50     ; 2.081     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; Clk_50     ; 2.081     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; Clk_50     ; 1.942     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; Clk_50     ; 1.942     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; Clk_50     ; 1.952     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; Clk_50     ; 1.952     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; Clk_50     ; 2.047     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; 2.361     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; Clk_50     ; 2.530     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; Clk_50     ; 2.540     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; Clk_50     ; 2.525     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; Clk_50     ; 2.505     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; Clk_50     ; 2.361     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; Clk_50     ; 2.361     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; Clk_50     ; 2.361     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; Clk_50     ; 2.555     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; Clk_50     ; 2.605     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; Clk_50     ; 2.605     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; Clk_50     ; 2.802     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; Clk_50     ; 2.802     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; Clk_50     ; 2.792     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; Clk_50     ; 2.792     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; Clk_50     ; 2.901     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; Clk_50     ; 2.911     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
+--------------+------------+-----------+-----------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                         ;
+---------------------------------+--------+-------+----------+---------+---------------------+
; Clock                           ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                ; 5.646  ; 0.215 ; 6.017    ; 1.298   ; 7.873               ;
;  Clk_50                         ; N/A    ; N/A   ; N/A      ; N/A     ; 10.000              ;
;  V0|altpll_component|pll|clk[1] ; 5.646  ; 0.215 ; 6.017    ; 1.298   ; 7.873               ;
;  V0|altpll_component|pll|clk[2] ; 16.504 ; 0.215 ; 18.743   ; 20.580  ; 17.873              ;
;  altera_reserved_tck            ; N/A    ; N/A   ; N/A      ; N/A     ; 97.778              ;
; Design-wide TNS                 ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  Clk_50                         ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  V0|altpll_component|pll|clk[1] ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  V0|altpll_component|pll|clk[2] ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  altera_reserved_tck            ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
+---------------------------------+--------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------+
; Setup Times                                                                             ;
+--------------+------------+-------+-------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+--------------+------------+-------+-------+------------+--------------------------------+
; DRAM_DQ[*]   ; Clk_50     ; 1.192 ; 1.192 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; Clk_50     ; 1.162 ; 1.162 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; Clk_50     ; 1.192 ; 1.192 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; Clk_50     ; 1.192 ; 1.192 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; Clk_50     ; 1.164 ; 1.164 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; Clk_50     ; 1.164 ; 1.164 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; Clk_50     ; 1.164 ; 1.164 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; Clk_50     ; 1.164 ; 1.164 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; Clk_50     ; 1.188 ; 1.188 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; Clk_50     ; 1.158 ; 1.158 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; Clk_50     ; 1.188 ; 1.188 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; Clk_50     ; 1.188 ; 1.188 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; Clk_50     ; 1.173 ; 1.173 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; Clk_50     ; 1.173 ; 1.173 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; Clk_50     ; 1.183 ; 1.183 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; Clk_50     ; 1.183 ; 1.183 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; Clk_50     ; 1.149 ; 1.149 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; PS2_CLK      ; Clk_50     ; 8.009 ; 8.009 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; PS2_DAT      ; Clk_50     ; 7.720 ; 7.720 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; 8.292 ; 8.292 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; Clk_50     ; 7.633 ; 7.633 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; Clk_50     ; 6.954 ; 6.954 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; Clk_50     ; 6.716 ; 6.716 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; Clk_50     ; 7.186 ; 7.186 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; Clk_50     ; 7.273 ; 7.273 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; Clk_50     ; 6.826 ; 6.826 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; Clk_50     ; 6.643 ; 6.643 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; Clk_50     ; 7.758 ; 7.758 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; Clk_50     ; 8.027 ; 8.027 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; Clk_50     ; 8.276 ; 8.276 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; Clk_50     ; 7.009 ; 7.009 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; Clk_50     ; 8.213 ; 8.213 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; Clk_50     ; 7.746 ; 7.746 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; Clk_50     ; 7.635 ; 7.635 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; Clk_50     ; 8.292 ; 8.292 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; Clk_50     ; 7.506 ; 7.506 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; 9.035 ; 9.035 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[0]  ; Clk_50     ; 7.243 ; 7.243 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[1]  ; Clk_50     ; 7.883 ; 7.883 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[2]  ; Clk_50     ; 8.840 ; 8.840 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[3]  ; Clk_50     ; 8.449 ; 8.449 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[4]  ; Clk_50     ; 8.684 ; 8.684 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[5]  ; Clk_50     ; 8.275 ; 8.275 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[6]  ; Clk_50     ; 8.422 ; 8.422 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[7]  ; Clk_50     ; 7.769 ; 7.769 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[8]  ; Clk_50     ; 6.970 ; 6.970 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[9]  ; Clk_50     ; 7.653 ; 7.653 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[10] ; Clk_50     ; 8.863 ; 8.863 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[11] ; Clk_50     ; 9.035 ; 9.035 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[12] ; Clk_50     ; 8.903 ; 8.903 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[13] ; Clk_50     ; 8.602 ; 8.602 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[14] ; Clk_50     ; 8.791 ; 8.791 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[15] ; Clk_50     ; 7.092 ; 7.092 ; Rise       ; V0|altpll_component|pll|clk[2] ;
+--------------+------------+-------+-------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------+
; Hold Times                                                                                ;
+--------------+------------+--------+--------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+--------------+------------+--------+--------+------------+--------------------------------+
; DRAM_DQ[*]   ; Clk_50     ; -0.732 ; -0.732 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; Clk_50     ; -0.744 ; -0.744 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; Clk_50     ; -0.774 ; -0.774 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; Clk_50     ; -0.774 ; -0.774 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; Clk_50     ; -0.747 ; -0.747 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; Clk_50     ; -0.747 ; -0.747 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; Clk_50     ; -0.747 ; -0.747 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; Clk_50     ; -0.747 ; -0.747 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; Clk_50     ; -0.771 ; -0.771 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; Clk_50     ; -0.741 ; -0.741 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; Clk_50     ; -0.771 ; -0.771 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; Clk_50     ; -0.771 ; -0.771 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; Clk_50     ; -0.756 ; -0.756 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; Clk_50     ; -0.756 ; -0.756 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; Clk_50     ; -0.766 ; -0.766 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; Clk_50     ; -0.766 ; -0.766 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; Clk_50     ; -0.732 ; -0.732 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; PS2_CLK      ; Clk_50     ; -4.600 ; -4.600 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; PS2_DAT      ; Clk_50     ; -4.425 ; -4.425 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; -3.402 ; -3.402 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; Clk_50     ; -3.534 ; -3.534 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; Clk_50     ; -3.570 ; -3.570 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; Clk_50     ; -3.569 ; -3.569 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; Clk_50     ; -3.479 ; -3.479 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; Clk_50     ; -3.761 ; -3.761 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; Clk_50     ; -3.650 ; -3.650 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; Clk_50     ; -3.540 ; -3.540 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; Clk_50     ; -3.613 ; -3.613 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; Clk_50     ; -3.613 ; -3.613 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; Clk_50     ; -3.749 ; -3.749 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; Clk_50     ; -3.674 ; -3.674 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; Clk_50     ; -3.799 ; -3.799 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; Clk_50     ; -3.402 ; -3.402 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; Clk_50     ; -3.591 ; -3.591 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; Clk_50     ; -3.625 ; -3.625 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; Clk_50     ; -3.768 ; -3.768 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; -3.665 ; -3.665 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[0]  ; Clk_50     ; -3.885 ; -3.885 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[1]  ; Clk_50     ; -4.033 ; -4.033 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[2]  ; Clk_50     ; -4.752 ; -4.752 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[3]  ; Clk_50     ; -4.575 ; -4.575 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[4]  ; Clk_50     ; -4.668 ; -4.668 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[5]  ; Clk_50     ; -4.547 ; -4.547 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[6]  ; Clk_50     ; -4.558 ; -4.558 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[7]  ; Clk_50     ; -3.980 ; -3.980 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[8]  ; Clk_50     ; -3.791 ; -3.791 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[9]  ; Clk_50     ; -3.911 ; -3.911 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[10] ; Clk_50     ; -4.768 ; -4.768 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[11] ; Clk_50     ; -4.860 ; -4.860 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[12] ; Clk_50     ; -4.756 ; -4.756 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[13] ; Clk_50     ; -4.646 ; -4.646 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[14] ; Clk_50     ; -4.775 ; -4.775 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[15] ; Clk_50     ; -3.665 ; -3.665 ; Rise       ; V0|altpll_component|pll|clk[2] ;
+--------------+------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                       ;
+----------------+------------+--------+--------+------------+--------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+----------------+------------+--------+--------+------------+--------------------------------+
; DRAM_CLK       ; Clk_50     ; -2.132 ;        ; Rise       ; V0|altpll_component|pll|clk[0] ;
; DRAM_CLK       ; Clk_50     ;        ; -2.132 ; Fall       ; V0|altpll_component|pll|clk[0] ;
; DRAM_ADDR[*]   ; Clk_50     ; 2.627  ; 2.627  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[0]  ; Clk_50     ; 2.596  ; 2.596  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[1]  ; Clk_50     ; 2.606  ; 2.606  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[2]  ; Clk_50     ; 2.616  ; 2.616  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[3]  ; Clk_50     ; 2.626  ; 2.626  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[4]  ; Clk_50     ; 2.626  ; 2.626  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[5]  ; Clk_50     ; 2.596  ; 2.596  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[6]  ; Clk_50     ; 2.596  ; 2.596  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[7]  ; Clk_50     ; 2.597  ; 2.597  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[8]  ; Clk_50     ; 2.617  ; 2.617  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[9]  ; Clk_50     ; 2.617  ; 2.617  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[10] ; Clk_50     ; 2.627  ; 2.627  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[11] ; Clk_50     ; 2.607  ; 2.607  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_BA_0      ; Clk_50     ; 2.684  ; 2.684  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_BA_1      ; Clk_50     ; 2.684  ; 2.684  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_CAS_N     ; Clk_50     ; 2.664  ; 2.664  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_CS_N      ; Clk_50     ; 2.666  ; 2.666  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_DQ[*]     ; Clk_50     ; 2.666  ; 2.666  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]    ; Clk_50     ; 2.607  ; 2.607  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]    ; Clk_50     ; 2.637  ; 2.637  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]    ; Clk_50     ; 2.637  ; 2.637  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]    ; Clk_50     ; 2.625  ; 2.625  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]    ; Clk_50     ; 2.625  ; 2.625  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]    ; Clk_50     ; 2.625  ; 2.625  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]    ; Clk_50     ; 2.625  ; 2.625  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]    ; Clk_50     ; 2.661  ; 2.661  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]    ; Clk_50     ; 2.631  ; 2.631  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]    ; Clk_50     ; 2.661  ; 2.661  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10]   ; Clk_50     ; 2.661  ; 2.661  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11]   ; Clk_50     ; 2.656  ; 2.656  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12]   ; Clk_50     ; 2.656  ; 2.656  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13]   ; Clk_50     ; 2.666  ; 2.666  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14]   ; Clk_50     ; 2.666  ; 2.666  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15]   ; Clk_50     ; 2.640  ; 2.640  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_LDQM      ; Clk_50     ; 2.680  ; 2.680  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_RAS_N     ; Clk_50     ; 2.664  ; 2.664  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_UDQM      ; Clk_50     ; 2.640  ; 2.640  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_WE_N      ; Clk_50     ; 2.680  ; 2.680  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; LEDR[*]        ; Clk_50     ; 9.080  ; 9.080  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[6]       ; Clk_50     ; 8.375  ; 8.375  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[7]       ; Clk_50     ; 9.080  ; 9.080  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[8]       ; Clk_50     ; 7.430  ; 7.430  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[9]       ; Clk_50     ; 7.328  ; 7.328  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[10]      ; Clk_50     ; 5.715  ; 5.715  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[11]      ; Clk_50     ; 6.486  ; 6.486  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[12]      ; Clk_50     ; 7.170  ; 7.170  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[13]      ; Clk_50     ; 6.868  ; 6.868  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[14]      ; Clk_50     ; 7.023  ; 7.023  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[15]      ; Clk_50     ; 6.217  ; 6.217  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[16]      ; Clk_50     ; 7.903  ; 7.903  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[17]      ; Clk_50     ; 7.273  ; 7.273  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_ADDR[*]   ; Clk_50     ; 8.435  ; 8.435  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[0]  ; Clk_50     ; 8.253  ; 8.253  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[1]  ; Clk_50     ; 8.435  ; 8.435  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[2]  ; Clk_50     ; 7.595  ; 7.595  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[3]  ; Clk_50     ; 7.966  ; 7.966  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[4]  ; Clk_50     ; 8.232  ; 8.232  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[5]  ; Clk_50     ; 8.002  ; 8.002  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[6]  ; Clk_50     ; 7.783  ; 7.783  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[7]  ; Clk_50     ; 7.487  ; 7.487  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[8]  ; Clk_50     ; 7.544  ; 7.544  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[9]  ; Clk_50     ; 7.026  ; 7.026  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[10] ; Clk_50     ; 7.114  ; 7.114  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[11] ; Clk_50     ; 7.700  ; 7.700  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[12] ; Clk_50     ; 7.846  ; 7.846  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[13] ; Clk_50     ; 6.656  ; 6.656  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[14] ; Clk_50     ; 7.299  ; 7.299  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[15] ; Clk_50     ; 7.339  ; 7.339  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[16] ; Clk_50     ; 7.487  ; 7.487  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[17] ; Clk_50     ; 7.306  ; 7.306  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_CE_N      ; Clk_50     ; 9.050  ; 9.050  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]     ; Clk_50     ; 9.167  ; 9.167  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]    ; Clk_50     ; 6.309  ; 6.309  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]    ; Clk_50     ; 7.884  ; 7.884  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]    ; Clk_50     ; 9.167  ; 9.167  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]    ; Clk_50     ; 8.149  ; 8.149  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]    ; Clk_50     ; 7.685  ; 7.685  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]    ; Clk_50     ; 7.376  ; 7.376  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]    ; Clk_50     ; 8.438  ; 8.438  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]    ; Clk_50     ; 7.967  ; 7.967  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]    ; Clk_50     ; 7.417  ; 7.417  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]    ; Clk_50     ; 7.497  ; 7.497  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10]   ; Clk_50     ; 8.316  ; 8.316  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11]   ; Clk_50     ; 8.309  ; 8.309  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12]   ; Clk_50     ; 7.787  ; 7.787  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13]   ; Clk_50     ; 7.836  ; 7.836  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14]   ; Clk_50     ; 8.132  ; 8.132  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15]   ; Clk_50     ; 8.031  ; 8.031  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_LB_N      ; Clk_50     ; 9.211  ; 9.211  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_OE_N      ; Clk_50     ; 8.936  ; 8.936  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_UB_N      ; Clk_50     ; 9.076  ; 9.076  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_WE_N      ; Clk_50     ; 10.063 ; 10.063 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_ADDR[*]   ; Clk_50     ; 9.471  ; 9.471  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[0]  ; Clk_50     ; 9.471  ; 9.471  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[1]  ; Clk_50     ; 9.020  ; 9.020  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[2]  ; Clk_50     ; 8.795  ; 8.795  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[3]  ; Clk_50     ; 9.100  ; 9.100  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[4]  ; Clk_50     ; 9.323  ; 9.323  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[5]  ; Clk_50     ; 8.179  ; 8.179  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[6]  ; Clk_50     ; 8.018  ; 8.018  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[7]  ; Clk_50     ; 8.448  ; 8.448  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[8]  ; Clk_50     ; 8.511  ; 8.511  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[9]  ; Clk_50     ; 6.088  ; 6.088  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[10] ; Clk_50     ; 6.596  ; 6.596  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[11] ; Clk_50     ; 6.428  ; 6.428  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[12] ; Clk_50     ; 6.402  ; 6.402  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[13] ; Clk_50     ; 6.709  ; 6.709  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[14] ; Clk_50     ; 6.869  ; 6.869  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[15] ; Clk_50     ; 6.079  ; 6.079  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[16] ; Clk_50     ; 7.222  ; 7.222  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[17] ; Clk_50     ; 6.007  ; 6.007  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_B[*]       ; Clk_50     ; 5.994  ; 5.994  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[2]      ; Clk_50     ; 5.756  ; 5.756  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[3]      ; Clk_50     ; 4.797  ; 4.797  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[4]      ; Clk_50     ; 4.865  ; 4.865  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[5]      ; Clk_50     ; 5.498  ; 5.498  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[6]      ; Clk_50     ; 5.476  ; 5.476  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[7]      ; Clk_50     ; 5.475  ; 5.475  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[8]      ; Clk_50     ; 5.466  ; 5.466  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[9]      ; Clk_50     ; 5.994  ; 5.994  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_BLANK      ; Clk_50     ; 6.570  ; 6.570  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_CLK        ; Clk_50     ; 2.938  ;        ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_G[*]       ; Clk_50     ; 5.521  ; 5.521  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[2]      ; Clk_50     ; 5.521  ; 5.521  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[3]      ; Clk_50     ; 5.485  ; 5.485  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[4]      ; Clk_50     ; 5.223  ; 5.223  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[5]      ; Clk_50     ; 5.243  ; 5.243  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[6]      ; Clk_50     ; 5.293  ; 5.293  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[7]      ; Clk_50     ; 5.165  ; 5.165  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[8]      ; Clk_50     ; 5.040  ; 5.040  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[9]      ; Clk_50     ; 5.330  ; 5.330  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_HS         ; Clk_50     ; 6.118  ; 6.118  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_R[*]       ; Clk_50     ; 5.709  ; 5.709  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[2]      ; Clk_50     ; 5.510  ; 5.510  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[3]      ; Clk_50     ; 5.709  ; 5.709  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[4]      ; Clk_50     ; 5.433  ; 5.433  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[5]      ; Clk_50     ; 5.205  ; 5.205  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[6]      ; Clk_50     ; 5.420  ; 5.420  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[7]      ; Clk_50     ; 5.418  ; 5.418  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[8]      ; Clk_50     ; 5.180  ; 5.180  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[9]      ; Clk_50     ; 5.483  ; 5.483  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_VS         ; Clk_50     ; 6.097  ; 6.097  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_CLK        ; Clk_50     ;        ; 2.938  ; Fall       ; V0|altpll_component|pll|clk[2] ;
+----------------+------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+----------------+------------+--------+--------+------------+--------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+----------------+------------+--------+--------+------------+--------------------------------+
; DRAM_CLK       ; Clk_50     ; -2.846 ;        ; Rise       ; V0|altpll_component|pll|clk[0] ;
; DRAM_CLK       ; Clk_50     ;        ; -2.846 ; Fall       ; V0|altpll_component|pll|clk[0] ;
; DRAM_ADDR[*]   ; Clk_50     ; 1.205  ; 1.205  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[0]  ; Clk_50     ; 1.205  ; 1.205  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[1]  ; Clk_50     ; 1.215  ; 1.215  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[2]  ; Clk_50     ; 1.225  ; 1.225  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[3]  ; Clk_50     ; 1.236  ; 1.236  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[4]  ; Clk_50     ; 1.236  ; 1.236  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[5]  ; Clk_50     ; 1.206  ; 1.206  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[6]  ; Clk_50     ; 1.206  ; 1.206  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[7]  ; Clk_50     ; 1.206  ; 1.206  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[8]  ; Clk_50     ; 1.226  ; 1.226  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[9]  ; Clk_50     ; 1.226  ; 1.226  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[10] ; Clk_50     ; 1.236  ; 1.236  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[11] ; Clk_50     ; 1.215  ; 1.215  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_BA_0      ; Clk_50     ; 1.290  ; 1.290  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_BA_1      ; Clk_50     ; 1.290  ; 1.290  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_CAS_N     ; Clk_50     ; 1.270  ; 1.270  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_CS_N      ; Clk_50     ; 1.273  ; 1.273  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_DQ[*]     ; Clk_50     ; 1.215  ; 1.215  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]    ; Clk_50     ; 1.215  ; 1.215  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]    ; Clk_50     ; 1.245  ; 1.245  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]    ; Clk_50     ; 1.245  ; 1.245  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]    ; Clk_50     ; 1.232  ; 1.232  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]    ; Clk_50     ; 1.232  ; 1.232  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]    ; Clk_50     ; 1.232  ; 1.232  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]    ; Clk_50     ; 1.232  ; 1.232  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]    ; Clk_50     ; 1.268  ; 1.268  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]    ; Clk_50     ; 1.238  ; 1.238  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]    ; Clk_50     ; 1.268  ; 1.268  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10]   ; Clk_50     ; 1.268  ; 1.268  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11]   ; Clk_50     ; 1.263  ; 1.263  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12]   ; Clk_50     ; 1.263  ; 1.263  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13]   ; Clk_50     ; 1.273  ; 1.273  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14]   ; Clk_50     ; 1.273  ; 1.273  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15]   ; Clk_50     ; 1.247  ; 1.247  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_LDQM      ; Clk_50     ; 1.287  ; 1.287  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_RAS_N     ; Clk_50     ; 1.270  ; 1.270  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_UDQM      ; Clk_50     ; 1.247  ; 1.247  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_WE_N      ; Clk_50     ; 1.287  ; 1.287  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; LEDR[*]        ; Clk_50     ; 2.941  ; 2.941  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[6]       ; Clk_50     ; 4.283  ; 4.283  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[7]       ; Clk_50     ; 4.603  ; 4.603  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[8]       ; Clk_50     ; 3.668  ; 3.668  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[9]       ; Clk_50     ; 3.685  ; 3.685  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[10]      ; Clk_50     ; 2.941  ; 2.941  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[11]      ; Clk_50     ; 3.300  ; 3.300  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[12]      ; Clk_50     ; 3.567  ; 3.567  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[13]      ; Clk_50     ; 3.514  ; 3.514  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[14]      ; Clk_50     ; 3.472  ; 3.472  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[15]      ; Clk_50     ; 3.188  ; 3.188  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[16]      ; Clk_50     ; 4.004  ; 4.004  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[17]      ; Clk_50     ; 3.652  ; 3.652  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_ADDR[*]   ; Clk_50     ; 3.250  ; 3.250  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[0]  ; Clk_50     ; 3.250  ; 3.250  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[1]  ; Clk_50     ; 3.894  ; 3.894  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[2]  ; Clk_50     ; 3.630  ; 3.630  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[3]  ; Clk_50     ; 3.855  ; 3.855  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[4]  ; Clk_50     ; 3.995  ; 3.995  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[5]  ; Clk_50     ; 3.701  ; 3.701  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[6]  ; Clk_50     ; 3.758  ; 3.758  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[7]  ; Clk_50     ; 3.655  ; 3.655  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[8]  ; Clk_50     ; 3.586  ; 3.586  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[9]  ; Clk_50     ; 3.425  ; 3.425  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[10] ; Clk_50     ; 3.499  ; 3.499  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[11] ; Clk_50     ; 3.560  ; 3.560  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[12] ; Clk_50     ; 3.620  ; 3.620  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[13] ; Clk_50     ; 3.252  ; 3.252  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[14] ; Clk_50     ; 3.394  ; 3.394  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[15] ; Clk_50     ; 3.481  ; 3.481  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[16] ; Clk_50     ; 3.570  ; 3.570  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[17] ; Clk_50     ; 3.373  ; 3.373  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_CE_N      ; Clk_50     ; 2.711  ; 2.711  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]     ; Clk_50     ; 2.913  ; 2.913  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]    ; Clk_50     ; 2.913  ; 2.913  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]    ; Clk_50     ; 3.106  ; 3.106  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]    ; Clk_50     ; 3.309  ; 3.309  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]    ; Clk_50     ; 3.549  ; 3.549  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]    ; Clk_50     ; 3.552  ; 3.552  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]    ; Clk_50     ; 3.474  ; 3.474  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]    ; Clk_50     ; 3.741  ; 3.741  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]    ; Clk_50     ; 3.270  ; 3.270  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]    ; Clk_50     ; 3.564  ; 3.564  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]    ; Clk_50     ; 3.568  ; 3.568  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10]   ; Clk_50     ; 3.549  ; 3.549  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11]   ; Clk_50     ; 3.579  ; 3.579  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12]   ; Clk_50     ; 3.418  ; 3.418  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13]   ; Clk_50     ; 3.616  ; 3.616  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14]   ; Clk_50     ; 3.634  ; 3.634  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15]   ; Clk_50     ; 3.662  ; 3.662  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_LB_N      ; Clk_50     ; 2.729  ; 2.729  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_OE_N      ; Clk_50     ; 2.614  ; 2.614  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_UB_N      ; Clk_50     ; 2.755  ; 2.755  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_WE_N      ; Clk_50     ; 3.063  ; 3.063  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_ADDR[*]   ; Clk_50     ; 2.973  ; 2.973  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[0]  ; Clk_50     ; 3.447  ; 3.447  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[1]  ; Clk_50     ; 3.605  ; 3.605  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[2]  ; Clk_50     ; 3.542  ; 3.542  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[3]  ; Clk_50     ; 3.542  ; 3.542  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[4]  ; Clk_50     ; 3.585  ; 3.585  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[5]  ; Clk_50     ; 3.445  ; 3.445  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[6]  ; Clk_50     ; 3.432  ; 3.432  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[7]  ; Clk_50     ; 3.623  ; 3.623  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[8]  ; Clk_50     ; 3.485  ; 3.485  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[9]  ; Clk_50     ; 3.032  ; 3.032  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[10] ; Clk_50     ; 3.236  ; 3.236  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[11] ; Clk_50     ; 3.216  ; 3.216  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[12] ; Clk_50     ; 3.177  ; 3.177  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[13] ; Clk_50     ; 3.378  ; 3.378  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[14] ; Clk_50     ; 3.362  ; 3.362  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[15] ; Clk_50     ; 3.020  ; 3.020  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[16] ; Clk_50     ; 3.581  ; 3.581  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[17] ; Clk_50     ; 2.973  ; 2.973  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_B[*]       ; Clk_50     ; 2.455  ; 2.455  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[2]      ; Clk_50     ; 2.889  ; 2.889  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[3]      ; Clk_50     ; 2.455  ; 2.455  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[4]      ; Clk_50     ; 2.522  ; 2.522  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[5]      ; Clk_50     ; 2.788  ; 2.788  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[6]      ; Clk_50     ; 2.769  ; 2.769  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[7]      ; Clk_50     ; 2.772  ; 2.772  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[8]      ; Clk_50     ; 2.763  ; 2.763  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[9]      ; Clk_50     ; 3.006  ; 3.006  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_BLANK      ; Clk_50     ; 3.211  ; 3.211  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_CLK        ; Clk_50     ; 1.474  ;        ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_G[*]       ; Clk_50     ; 2.555  ; 2.555  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[2]      ; Clk_50     ; 2.784  ; 2.784  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[3]      ; Clk_50     ; 2.765  ; 2.765  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[4]      ; Clk_50     ; 2.649  ; 2.649  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[5]      ; Clk_50     ; 2.660  ; 2.660  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[6]      ; Clk_50     ; 2.657  ; 2.657  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[7]      ; Clk_50     ; 2.603  ; 2.603  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[8]      ; Clk_50     ; 2.555  ; 2.555  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[9]      ; Clk_50     ; 2.690  ; 2.690  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_HS         ; Clk_50     ; 3.068  ; 3.068  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_R[*]       ; Clk_50     ; 2.614  ; 2.614  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[2]      ; Clk_50     ; 2.771  ; 2.771  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[3]      ; Clk_50     ; 2.870  ; 2.870  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[4]      ; Clk_50     ; 2.739  ; 2.739  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[5]      ; Clk_50     ; 2.656  ; 2.656  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[6]      ; Clk_50     ; 2.727  ; 2.727  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[7]      ; Clk_50     ; 2.728  ; 2.728  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[8]      ; Clk_50     ; 2.614  ; 2.614  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[9]      ; Clk_50     ; 2.815  ; 2.815  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_VS         ; Clk_50     ; 3.046  ; 3.046  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_CLK        ; Clk_50     ;        ; 1.474  ; Fall       ; V0|altpll_component|pll|clk[2] ;
+----------------+------------+--------+--------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                             ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 1402423  ; 64       ; 224      ; 0        ;
; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[1] ; 5        ; 0        ; 0        ; 0        ;
; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[2] ; 3        ; 0        ; 0        ; 0        ;
; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 26564510 ; 0        ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                              ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 1402423  ; 64       ; 224      ; 0        ;
; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[1] ; 5        ; 0        ; 0        ; 0        ;
; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[2] ; 3        ; 0        ; 0        ; 0        ;
; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 26564510 ; 0        ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                          ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 1301     ; 0        ; 32       ; 0        ;
; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0        ; 5        ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                           ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 1301     ; 0        ; 32       ; 0        ;
; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0        ; 5        ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 1     ; 1    ;
; Unconstrained Input Ports       ; 34    ; 34   ;
; Unconstrained Input Port Paths  ; 98    ; 98   ;
; Unconstrained Output Ports      ; 116   ; 116  ;
; Unconstrained Output Port Paths ; 615   ; 615  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 177 11/07/2012 SJ Full Version
    Info: Processing started: Fri May 10 16:33:05 2013
Info: Command: quartus_sta CUDoom -c CUDoom
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 15 combinational loops as latches.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity dcfifo_pij1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_tu8:dffpipe16|dffe17a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_su8:dffpipe13|dffe14a* 
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -period 10MHz -name altera_reserved_tck [get_ports {altera_reserved_tck}]
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'CUDoom.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {V0|altpll_component|pll|inclk[0]} -phase -54.00 -duty_cycle 50.00 -name {V0|altpll_component|pll|clk[0]} {V0|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {V0|altpll_component|pll|inclk[0]} -duty_cycle 50.00 -name {V0|altpll_component|pll|clk[1]} {V0|altpll_component|pll|clk[1]}
    Info (332110): create_generated_clock -source {V0|altpll_component|pll|inclk[0]} -divide_by 2 -duty_cycle 50.00 -name {V0|altpll_component|pll|clk[2]} {V0|altpll_component|pll|clk[2]}
Info (332104): Reading SDC File: 'cpu_0.sdc'
Warning (332125): Found combinational loop of 7 nodes
    Warning (332126): Node "Equal0~4|combout"
    Warning (332126): Node "counter[0]~0|dataa"
    Warning (332126): Node "counter[0]~0|combout"
    Warning (332126): Node "Equal0~3|datad"
    Warning (332126): Node "Equal0~3|combout"
    Warning (332126): Node "Equal0~4|datac"
    Warning (332126): Node "counter[0]~0|datad"
Warning (332060): Node: counter[10] was determined to be a clock but was found without an associated clock assignment.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 5.646
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     5.646         0.000 V0|altpll_component|pll|clk[1] 
    Info (332119):    16.504         0.000 V0|altpll_component|pll|clk[2] 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 V0|altpll_component|pll|clk[1] 
    Info (332119):     0.391         0.000 V0|altpll_component|pll|clk[2] 
Info (332146): Worst-case recovery slack is 6.017
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     6.017         0.000 V0|altpll_component|pll|clk[1] 
    Info (332119):    18.743         0.000 V0|altpll_component|pll|clk[2] 
Info (332146): Worst-case removal slack is 2.573
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.573         0.000 V0|altpll_component|pll|clk[1] 
    Info (332119):    21.027         0.000 V0|altpll_component|pll|clk[2] 
Info (332146): Worst-case minimum pulse width slack is 7.873
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.873         0.000 V0|altpll_component|pll|clk[1] 
    Info (332119):    10.000         0.000 Clk_50 
    Info (332119):    17.873         0.000 V0|altpll_component|pll|clk[2] 
    Info (332119):    97.778         0.000 altera_reserved_tck 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Warning (332060): Node: counter[10] was determined to be a clock but was found without an associated clock assignment.
Info (332146): Worst-case setup slack is 7.865
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.865         0.000 V0|altpll_component|pll|clk[1] 
    Info (332119):    30.345         0.000 V0|altpll_component|pll|clk[2] 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 V0|altpll_component|pll|clk[1] 
    Info (332119):     0.215         0.000 V0|altpll_component|pll|clk[2] 
Info (332146): Worst-case recovery slack is 7.753
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.753         0.000 V0|altpll_component|pll|clk[1] 
    Info (332119):    19.300         0.000 V0|altpll_component|pll|clk[2] 
Info (332146): Worst-case removal slack is 1.298
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.298         0.000 V0|altpll_component|pll|clk[1] 
    Info (332119):    20.580         0.000 V0|altpll_component|pll|clk[2] 
Info (332146): Worst-case minimum pulse width slack is 7.873
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.873         0.000 V0|altpll_component|pll|clk[1] 
    Info (332119):    10.000         0.000 Clk_50 
    Info (332119):    17.873         0.000 V0|altpll_component|pll|clk[2] 
    Info (332119):    97.778         0.000 altera_reserved_tck 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 11 warnings
    Info: Peak virtual memory: 512 megabytes
    Info: Processing ended: Fri May 10 16:33:23 2013
    Info: Elapsed time: 00:00:18
    Info: Total CPU time (on all processors): 00:00:15


