#-----------------------------------------------------------
# Vivado v2024.2 (64-bit)
# SW Build 5239630 on Fri Nov 08 22:35:27 MST 2024
# IP Build 5239520 on Sun Nov 10 16:12:51 MST 2024
# SharedData Build 5239561 on Fri Nov 08 14:39:27 MST 2024
# Start of session at: Wed Jan 14 15:51:45 2026
# Process ID         : 11292
# Current directory  : D:/1-mario/CURSOS ANTERIORES/UNIVERSIDAD CUARTO/SED/TRABAJOS SED/VHDL/MAQUINA_EXPENDEDORA
# Command line       : vivado.exe -gui_launcher_event rodinguilauncherevent23404 D:\1-mario\CURSOS ANTERIORES\UNIVERSIDAD CUARTO\SED\TRABAJOS SED\VHDL\MAQUINA_EXPENDEDORA\TRABAJO_SED_FINAL.xpr
# Log file           : D:/1-mario/CURSOS ANTERIORES/UNIVERSIDAD CUARTO/SED/TRABAJOS SED/VHDL/MAQUINA_EXPENDEDORA/vivado.log
# Journal file       : D:/1-mario/CURSOS ANTERIORES/UNIVERSIDAD CUARTO/SED/TRABAJOS SED/VHDL/MAQUINA_EXPENDEDORA\vivado.jou
# Running On         : LAPTOP-IVTTS1CK
# Platform           : Windows Server 2016 or Windows 10
# Operating System   : 26200
# Processor Detail   : Intel(R) Core(TM) i5-8250U CPU @ 1.60GHz
# CPU Frequency      : 1800 MHz
# CPU Physical cores : 4
# CPU Logical cores  : 8
# Host memory        : 12789 MB
# Swap memory        : 4831 MB
# Total Virtual      : 17621 MB
# Available Virtual  : 4025 MB
#-----------------------------------------------------------
start_gui
open_project {D:/1-mario/CURSOS ANTERIORES/UNIVERSIDAD CUARTO/SED/TRABAJOS SED/VHDL/MAQUINA_EXPENDEDORA/TRABAJO_SED_FINAL.xpr}
update_compile_order -fileset sources_1
reset_run impl_1 -prev_step 
launch_runs impl_1 -to_step write_bitstream -jobs 8
wait_on_run impl_1
open_hw_manager
connect_hw_server -allow_non_jtag
open_hw_target
reset_run impl_1 -prev_step 
launch_runs impl_1 -to_step write_bitstream -jobs 8
wait_on_run impl_1
disconnect_hw_server localhost:3121
connect_hw_server -allow_non_jtag
open_hw_target
current_hw_device [get_hw_devices xc7a100t_0]
refresh_hw_device -update_hw_probes false [lindex [get_hw_devices xc7a100t_0] 0]
reset_run impl_1 -prev_step 
launch_runs impl_1 -to_step write_bitstream -jobs 8
wait_on_run impl_1
set_property PROBES.FILE {} [get_hw_devices xc7a100t_0]
set_property FULL_PROBES.FILE {} [get_hw_devices xc7a100t_0]
set_property PROGRAM.FILE {D:/1-mario/CURSOS ANTERIORES/UNIVERSIDAD CUARTO/SED/TRABAJOS SED/VHDL/MAQUINA_EXPENDEDORA/TRABAJO_SED_FINAL.runs/impl_1/MAQUINA_EXP.bit} [get_hw_devices xc7a100t_0]
program_hw_devices [get_hw_devices xc7a100t_0]
refresh_hw_device [lindex [get_hw_devices xc7a100t_0] 0]
reset_run impl_1 -prev_step 
launch_runs impl_1 -to_step write_bitstream -jobs 8
wait_on_run impl_1
close_hw_manager
launch_simulation
source SYNCHRONIZER_tb.tcl
close_sim
launch_simulation
source SYNCHRONIZER_tb.tcl
close_sim
launch_simulation
source SYNCHRONIZER_tb.tcl
close_sim
launch_simulation
source SYNCHRONIZER_tb.tcl
close_sim
set_property SOURCE_SET sources_1 [get_filesets sim_1]
close [ open {D:/1-mario/CURSOS ANTERIORES/UNIVERSIDAD CUARTO/SED/TRABAJOS SED/VHDL/MAQUINA_EXPENDEDORA/TRABAJO_SED_FINAL.srcs/sim_1/new/FSM.vhd} w ]
add_files -fileset sim_1 {{D:/1-mario/CURSOS ANTERIORES/UNIVERSIDAD CUARTO/SED/TRABAJOS SED/VHDL/MAQUINA_EXPENDEDORA/TRABAJO_SED_FINAL.srcs/sim_1/new/FSM.vhd}}
close [ open {D:/1-mario/CURSOS ANTERIORES/UNIVERSIDAD CUARTO/SED/TRABAJOS SED/VHDL/MAQUINA_EXPENDEDORA/TRABAJO_SED_FINAL.srcs/sim_1/new/DISPLAY_CONTROL_tb.vhd} w ]
add_files -fileset sim_1 {{D:/1-mario/CURSOS ANTERIORES/UNIVERSIDAD CUARTO/SED/TRABAJOS SED/VHDL/MAQUINA_EXPENDEDORA/TRABAJO_SED_FINAL.srcs/sim_1/new/DISPLAY_CONTROL_tb.vhd}}
update_compile_order -fileset sim_1
export_ip_user_files -of_objects  [get_files {{D:/1-mario/CURSOS ANTERIORES/UNIVERSIDAD CUARTO/SED/TRABAJOS SED/VHDL/MAQUINA_EXPENDEDORA/TRABAJO_SED_FINAL.srcs/sim_1/new/FSM.vhd}}] -no_script -reset -force -quiet
remove_files  -fileset sim_1 {{D:/1-mario/CURSOS ANTERIORES/UNIVERSIDAD CUARTO/SED/TRABAJOS SED/VHDL/MAQUINA_EXPENDEDORA/TRABAJO_SED_FINAL.srcs/sim_1/new/FSM.vhd}}
set_property SOURCE_SET sources_1 [get_filesets sim_1]
close [ open {D:/1-mario/CURSOS ANTERIORES/UNIVERSIDAD CUARTO/SED/TRABAJOS SED/VHDL/MAQUINA_EXPENDEDORA/TRABAJO_SED_FINAL.srcs/sim_1/new/DECODER_tb.vhd} w ]
add_files -fileset sim_1 {{D:/1-mario/CURSOS ANTERIORES/UNIVERSIDAD CUARTO/SED/TRABAJOS SED/VHDL/MAQUINA_EXPENDEDORA/TRABAJO_SED_FINAL.srcs/sim_1/new/DECODER_tb.vhd}}
close [ open {D:/1-mario/CURSOS ANTERIORES/UNIVERSIDAD CUARTO/SED/TRABAJOS SED/VHDL/MAQUINA_EXPENDEDORA/TRABAJO_SED_FINAL.srcs/sim_1/new/FSM_tb.vhd} w ]
add_files -fileset sim_1 {{D:/1-mario/CURSOS ANTERIORES/UNIVERSIDAD CUARTO/SED/TRABAJOS SED/VHDL/MAQUINA_EXPENDEDORA/TRABAJO_SED_FINAL.srcs/sim_1/new/FSM_tb.vhd}}
update_compile_order -fileset sim_1
export_ip_user_files -of_objects  [get_files {{D:/1-mario/CURSOS ANTERIORES/UNIVERSIDAD CUARTO/SED/TRABAJOS SED/VHDL/MAQUINA_EXPENDEDORA/TRABAJO_SED_FINAL.srcs/sim_1/new/DISPLAY_CONTROL_tb.vhd}}] -no_script -reset -force -quiet
remove_files  -fileset sim_1 {{D:/1-mario/CURSOS ANTERIORES/UNIVERSIDAD CUARTO/SED/TRABAJOS SED/VHDL/MAQUINA_EXPENDEDORA/TRABAJO_SED_FINAL.srcs/sim_1/new/DISPLAY_CONTROL_tb.vhd}}
export_ip_user_files -of_objects  [get_files {{D:/1-mario/CURSOS ANTERIORES/UNIVERSIDAD CUARTO/SED/TRABAJOS SED/VHDL/MAQUINA_EXPENDEDORA/TRABAJO_SED_FINAL.srcs/sim_1/new/FSM_tb.vhd}}] -no_script -reset -force -quiet
remove_files  -fileset sim_1 {{D:/1-mario/CURSOS ANTERIORES/UNIVERSIDAD CUARTO/SED/TRABAJOS SED/VHDL/MAQUINA_EXPENDEDORA/TRABAJO_SED_FINAL.srcs/sim_1/new/FSM_tb.vhd}}
set_property SOURCE_SET sources_1 [get_filesets sim_1]
add_files -fileset sim_1 -norecurse {{D:/1-mario/CURSOS ANTERIORES/UNIVERSIDAD CUARTO/SED/TRABAJOS SED/VHDL/MAQUINA_EXPENDEDORA/TRABAJO_SED_FINAL.srcs/sim_1/new/FSM_tb.vhd} {D:/1-mario/CURSOS ANTERIORES/UNIVERSIDAD CUARTO/SED/TRABAJOS SED/VHDL/MAQUINA_EXPENDEDORA/TRABAJO_SED_FINAL.srcs/sim_1/new/DISPLAY_CONTROL_tb.vhd}}
update_compile_order -fileset sim_1
export_ip_user_files -of_objects  [get_files {{D:/1-mario/CURSOS ANTERIORES/UNIVERSIDAD CUARTO/SED/TRABAJOS SED/VHDL/MAQUINA_EXPENDEDORA/TRABAJO_SED_FINAL.srcs/sim_1/new/DISPLAY_CONTROL_tb.vhd}}] -no_script -reset -force -quiet
remove_files  -fileset sim_1 {{D:/1-mario/CURSOS ANTERIORES/UNIVERSIDAD CUARTO/SED/TRABAJOS SED/VHDL/MAQUINA_EXPENDEDORA/TRABAJO_SED_FINAL.srcs/sim_1/new/DISPLAY_CONTROL_tb.vhd}}
export_ip_user_files -of_objects  [get_files {{D:/1-mario/CURSOS ANTERIORES/UNIVERSIDAD CUARTO/SED/TRABAJOS SED/VHDL/MAQUINA_EXPENDEDORA/TRABAJO_SED_FINAL.srcs/sim_1/new/FSM_tb.vhd}}] -no_script -reset -force -quiet
remove_files  -fileset sim_1 {{D:/1-mario/CURSOS ANTERIORES/UNIVERSIDAD CUARTO/SED/TRABAJOS SED/VHDL/MAQUINA_EXPENDEDORA/TRABAJO_SED_FINAL.srcs/sim_1/new/FSM_tb.vhd}}
set_property SOURCE_SET sources_1 [get_filesets sim_1]
close [ open {D:/1-mario/CURSOS ANTERIORES/UNIVERSIDAD CUARTO/SED/TRABAJOS SED/VHDL/MAQUINA_EXPENDEDORA/TRABAJO_SED_FINAL.srcs/sim_1/new/FSM_tb.vhd} w ]
add_files -fileset sim_1 {{D:/1-mario/CURSOS ANTERIORES/UNIVERSIDAD CUARTO/SED/TRABAJOS SED/VHDL/MAQUINA_EXPENDEDORA/TRABAJO_SED_FINAL.srcs/sim_1/new/FSM_tb.vhd}}
close [ open {D:/1-mario/CURSOS ANTERIORES/UNIVERSIDAD CUARTO/SED/TRABAJOS SED/VHDL/MAQUINA_EXPENDEDORA/TRABAJO_SED_FINAL.srcs/sim_1/new/DISPLAY_CONTROL_tb.vhd} w ]
add_files -fileset sim_1 {{D:/1-mario/CURSOS ANTERIORES/UNIVERSIDAD CUARTO/SED/TRABAJOS SED/VHDL/MAQUINA_EXPENDEDORA/TRABAJO_SED_FINAL.srcs/sim_1/new/DISPLAY_CONTROL_tb.vhd}}
update_compile_order -fileset sim_1
export_ip_user_files -of_objects  [get_files {{D:/1-mario/CURSOS ANTERIORES/UNIVERSIDAD CUARTO/SED/TRABAJOS SED/VHDL/MAQUINA_EXPENDEDORA/TRABAJO_SED_FINAL.srcs/sim_1/new/DISPLAY_CONTROL_tb.vhd}}] -no_script -reset -force -quiet
remove_files  -fileset sim_1 {{D:/1-mario/CURSOS ANTERIORES/UNIVERSIDAD CUARTO/SED/TRABAJOS SED/VHDL/MAQUINA_EXPENDEDORA/TRABAJO_SED_FINAL.srcs/sim_1/new/DISPLAY_CONTROL_tb.vhd}}
set_property SOURCE_SET sources_1 [get_filesets sim_1]
close [ open {D:/1-mario/CURSOS ANTERIORES/UNIVERSIDAD CUARTO/SED/TRABAJOS SED/VHDL/MAQUINA_EXPENDEDORA/TRABAJO_SED_FINAL.srcs/sim_1/new/DISPLAY_CONTROL_tb.vhd} w ]
add_files -fileset sim_1 {{D:/1-mario/CURSOS ANTERIORES/UNIVERSIDAD CUARTO/SED/TRABAJOS SED/VHDL/MAQUINA_EXPENDEDORA/TRABAJO_SED_FINAL.srcs/sim_1/new/DISPLAY_CONTROL_tb.vhd}}
update_compile_order -fileset sim_1
launch_simulation
source SYNCHRONIZER_tb.tcl
close_sim
reset_run synth_1
launch_runs impl_1 -to_step write_bitstream -jobs 8
wait_on_run impl_1
open_hw_manager
connect_hw_server -allow_non_jtag
open_hw_target
set_property PROGRAM.FILE {D:/1-mario/CURSOS ANTERIORES/UNIVERSIDAD CUARTO/SED/TRABAJOS SED/VHDL/MAQUINA_EXPENDEDORA/TRABAJO_SED_FINAL.runs/impl_1/MAQUINA_EXP.bit} [get_hw_devices xc7a100t_0]
current_hw_device [get_hw_devices xc7a100t_0]
refresh_hw_device -update_hw_probes false [lindex [get_hw_devices xc7a100t_0] 0]
set_property PROBES.FILE {} [get_hw_devices xc7a100t_0]
set_property FULL_PROBES.FILE {} [get_hw_devices xc7a100t_0]
set_property PROGRAM.FILE {D:/1-mario/CURSOS ANTERIORES/UNIVERSIDAD CUARTO/SED/TRABAJOS SED/VHDL/MAQUINA_EXPENDEDORA/TRABAJO_SED_FINAL.runs/impl_1/MAQUINA_EXP.bit} [get_hw_devices xc7a100t_0]
program_hw_devices [get_hw_devices xc7a100t_0]
refresh_hw_device [lindex [get_hw_devices xc7a100t_0] 0]
close_hw_manager
