-----
### Intrinsity FastMATH TLB
-----
1. Intrinsity FastMATH 메모리 시스템은 4 KiB 페이지와 32비트 주소 사용
<div align="center">
<img src="https://github.com/user-attachments/assets/cc802eb7-8d1e-426c-948f-6ba9aedd05e2">
</div>

   - 가상 페이지 번호는 20비트이며, 실제 주소 크기는 가상 주소와 같음
   - 16개의 엔트리를 갖는 TLB는 완전 연관 사상 방식이며, 명령어를 참조할 때나 데이터를 참조할 때 모두 사용
   - 각 엔트리는 64비트로서, 20비트 태그(TLB 엔트리의 가상 페이지 번호), 대응되는 실제 페이지 번호(20바이트), 유효 비트, 갱신 비트 및 다른 관리용(Bookkeeping) 비트들을 가짐
   - 대부분의 MIPS 시스템이 그렇듯이 FastMATH도 TLB 실패를 소프트웨어로 처리

2. 읽기와 쓰기 요청
<div align="center">
<img src="https://github.com/user-attachments/assets/fc9fe39d-93e0-4604-83e0-44585d63e1c0">
</div>

   - TLB 실패가 발생하면 MIPS 하드웨어는 그 참조의 페이지 번호를 특수 레지스터에 저장하고 예외를 발생시킴
   - 예외는 운영체제를 호출해서, 운영체제가 소프트웨어로 실패를 처리하게 함
   - 실패를 일으킨 페이지의 실제 주소를 찾기 위해, TLB 실패 루틴이 가상 주소의 페이지 번호와 페이지 테이블 레지스터를 사용해 페이지 테이블을 인덱스함
   - 운영체제는 TLB 값을 바꿀 수 있는 특별 시스템 명령어들을 사용해 페이지 테이블에서 가져온 실제 주소를 TLB에 넣음
   - 코드는 명령어 캐시에, 페이지 테이블 엔트리는 데이터 캐시에 각각 들어 있다고 가정할 때 TLB 실패는 약 13사이클 정도 소요

3. 페이지 부재는 페이지 테이블 엔트리가 유효한 실제 주소를 갖고 있지 않을 때 발생하며, 교체 대상으로 추천되는 엔트리는 무작위로 선택되는데, 추천된 엔트리를 가리키는 인덱스는 하드웨어가 보관하고 있음
   - 쓰기 요청 시에는 TLB 쓰기 접근 비트를 검사하는 번거로움이 추가
   - 이 비트는 읽기 접근만 허용하는 페이지에 프로그램이 쓰는 것을 막음
   - 프로그램이 쓰기를 시도하는 데 쓰기 접근 비트가 0이면 예외가 발생
   - 쓰기 접근 비트는 보호 메커니즘의 일부를 이룸
