[Ejemplos de este capítulo en github](https://github.com/Obijuan/open-fpga-verilog-tutorial/tree/master/tutorial/T13-reg-init)

## Introducción

## Inicializando registros

## reginit.v: Secuenciador de 2 estados con registro

## Síntesis en la FPGA