(fset 'verilog2tcl_write_ram
   [?\C-s ?S ?C ?_ ?W ?R ?I ?T ?E ?\C-a ?\C-@ ?\C-s ?[ ?0 ?x ?0 ?2 ?0 right left ?\C-w ?\C-@ C-right f2 ?q right left ?\C-s ?0 ?x right left ?\C-@ C-right f2 ?w right left ?\C-s ?" right left ?\C-@ ?\C-s ?" left f2 ?e ?\C-a ?\C-k ?s ?a ?c ?  ?r ?e ?g ?  ?w ?r ?i ?t ?e ?  ?0 ?  ?q ?u ?e ?u ?e ?  S-f2 ?q ?\C-e ?  ?2 ?  ?l ?o ?  S-f2 ?w ?\C-a ?s ?e ?n ?d ?C ?m ?d ?  ?" ?\C-e ?" ?  ?; ?  ?# ?  S-f2 ?e ?\C-e down])
