TimeQuest Timing Analyzer report for Hardsploit_TEMPLATE
Wed Feb 21 13:10:35 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Clocks
  4. Slow Model Fmax Summary
  5. Slow Model Setup Summary
  6. Slow Model Hold Summary
  7. Slow Model Recovery Summary
  8. Slow Model Removal Summary
  9. Slow Model Minimum Pulse Width Summary
 10. Slow Model Setup: 'inst|altpll_component|pll|clk[0]'
 11. Slow Model Setup: 'SPI3_SCLK'
 12. Slow Model Setup: 'inst|altpll_component|pll|clk[1]'
 13. Slow Model Hold: 'SPI3_SCLK'
 14. Slow Model Hold: 'inst|altpll_component|pll|clk[0]'
 15. Slow Model Hold: 'inst|altpll_component|pll|clk[1]'
 16. Slow Model Minimum Pulse Width: 'SPI3_SCLK'
 17. Slow Model Minimum Pulse Width: 'inst|altpll_component|pll|clk[0]'
 18. Slow Model Minimum Pulse Width: 'CLK_50M'
 19. Slow Model Minimum Pulse Width: 'inst|altpll_component|pll|clk[1]'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Fast Model Setup Summary
 25. Fast Model Hold Summary
 26. Fast Model Recovery Summary
 27. Fast Model Removal Summary
 28. Fast Model Minimum Pulse Width Summary
 29. Fast Model Setup: 'inst|altpll_component|pll|clk[0]'
 30. Fast Model Setup: 'SPI3_SCLK'
 31. Fast Model Setup: 'inst|altpll_component|pll|clk[1]'
 32. Fast Model Hold: 'SPI3_SCLK'
 33. Fast Model Hold: 'inst|altpll_component|pll|clk[0]'
 34. Fast Model Hold: 'inst|altpll_component|pll|clk[1]'
 35. Fast Model Minimum Pulse Width: 'SPI3_SCLK'
 36. Fast Model Minimum Pulse Width: 'inst|altpll_component|pll|clk[0]'
 37. Fast Model Minimum Pulse Width: 'CLK_50M'
 38. Fast Model Minimum Pulse Width: 'inst|altpll_component|pll|clk[1]'
 39. Setup Times
 40. Hold Times
 41. Clock to Output Times
 42. Minimum Clock to Output Times
 43. Multicorner Timing Analysis Summary
 44. Setup Times
 45. Hold Times
 46. Clock to Output Times
 47. Minimum Clock to Output Times
 48. Setup Transfers
 49. Hold Transfers
 50. Report TCCS
 51. Report RSKM
 52. Unconstrained Paths
 53. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Hardsploit_TEMPLATE                                               ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                ;
+----------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+------------------------------------+--------------------------------------+
; Clock Name                       ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master  ; Source                             ; Targets                              ;
+----------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+------------------------------------+--------------------------------------+
; CLK_50M                          ; Base      ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                    ; { CLK_50M }                          ;
; inst|altpll_component|pll|clk[0] ; Generated ; 6.666  ; 150.02 MHz ; 0.000 ; 3.333  ; 50.00      ; 1         ; 3           ;       ;        ;           ;            ; false    ; CLK_50M ; inst|altpll_component|pll|inclk[0] ; { inst|altpll_component|pll|clk[0] } ;
; inst|altpll_component|pll|clk[1] ; Generated ; 50.000 ; 20.0 MHz   ; 0.000 ; 25.000 ; 50.00      ; 5         ; 2           ;       ;        ;           ;            ; false    ; CLK_50M ; inst|altpll_component|pll|inclk[0] ; { inst|altpll_component|pll|clk[1] } ;
; SPI3_SCLK                        ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                    ; { SPI3_SCLK }                        ;
+----------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+------------------------------------+--------------------------------------+


+------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                ;
+------------+-----------------+----------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                       ; Note ;
+------------+-----------------+----------------------------------+------+
; 126.52 MHz ; 126.52 MHz      ; inst|altpll_component|pll|clk[1] ;      ;
; 150.67 MHz ; 150.67 MHz      ; inst|altpll_component|pll|clk[0] ;      ;
; 197.39 MHz ; 197.39 MHz      ; SPI3_SCLK                        ;      ;
+------------+-----------------+----------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------+
; Slow Model Setup Summary                                  ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; inst|altpll_component|pll|clk[0] ; -7.094 ; -118.640      ;
; SPI3_SCLK                        ; -3.327 ; -51.079       ;
; inst|altpll_component|pll|clk[1] ; -2.772 ; -2.772        ;
+----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Slow Model Hold Summary                                   ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; SPI3_SCLK                        ; -1.479 ; -8.214        ;
; inst|altpll_component|pll|clk[0] ; 0.499  ; 0.000         ;
; inst|altpll_component|pll|clk[1] ; 0.499  ; 0.000         ;
+----------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                    ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; SPI3_SCLK                        ; -1.941 ; -37.557       ;
; inst|altpll_component|pll|clk[0] ; 2.091  ; 0.000         ;
; CLK_50M                          ; 10.000 ; 0.000         ;
; inst|altpll_component|pll|clk[1] ; 23.758 ; 0.000         ;
+----------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'inst|altpll_component|pll|clk[0]'                                                                                                                                                                                                                      ;
+--------+------------------------------------------------------------------+--------------------------------------------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                        ; To Node                                                                        ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------+--------------------------------------------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -7.094 ; spi_slave:command_spi_slave|do_buffer_reg[1]                     ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[4]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.646     ; 4.490      ;
; -7.094 ; spi_slave:command_spi_slave|do_buffer_reg[1]                     ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[1]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.646     ; 4.490      ;
; -7.094 ; spi_slave:command_spi_slave|do_buffer_reg[1]                     ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[2]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.646     ; 4.490      ;
; -7.094 ; spi_slave:command_spi_slave|do_buffer_reg[1]                     ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[5]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.646     ; 4.490      ;
; -7.094 ; spi_slave:command_spi_slave|do_buffer_reg[1]                     ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[0]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.646     ; 4.490      ;
; -7.094 ; spi_slave:command_spi_slave|do_buffer_reg[1]                     ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[6]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.646     ; 4.490      ;
; -7.094 ; spi_slave:command_spi_slave|do_buffer_reg[1]                     ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[3]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.646     ; 4.490      ;
; -7.094 ; spi_slave:command_spi_slave|do_buffer_reg[1]                     ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[7]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.646     ; 4.490      ;
; -6.946 ; spi_slave:command_spi_slave|do_buffer_reg[4]                     ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[4]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.646     ; 4.342      ;
; -6.946 ; spi_slave:command_spi_slave|do_buffer_reg[4]                     ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[1]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.646     ; 4.342      ;
; -6.946 ; spi_slave:command_spi_slave|do_buffer_reg[4]                     ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[2]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.646     ; 4.342      ;
; -6.946 ; spi_slave:command_spi_slave|do_buffer_reg[4]                     ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[5]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.646     ; 4.342      ;
; -6.946 ; spi_slave:command_spi_slave|do_buffer_reg[4]                     ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[0]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.646     ; 4.342      ;
; -6.946 ; spi_slave:command_spi_slave|do_buffer_reg[4]                     ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[6]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.646     ; 4.342      ;
; -6.946 ; spi_slave:command_spi_slave|do_buffer_reg[4]                     ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[3]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.646     ; 4.342      ;
; -6.946 ; spi_slave:command_spi_slave|do_buffer_reg[4]                     ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[7]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.646     ; 4.342      ;
; -6.913 ; spi_slave:command_spi_slave|do_buffer_reg[2]                     ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[4]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.646     ; 4.309      ;
; -6.913 ; spi_slave:command_spi_slave|do_buffer_reg[2]                     ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[1]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.646     ; 4.309      ;
; -6.913 ; spi_slave:command_spi_slave|do_buffer_reg[2]                     ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[2]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.646     ; 4.309      ;
; -6.913 ; spi_slave:command_spi_slave|do_buffer_reg[2]                     ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[5]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.646     ; 4.309      ;
; -6.913 ; spi_slave:command_spi_slave|do_buffer_reg[2]                     ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[0]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.646     ; 4.309      ;
; -6.913 ; spi_slave:command_spi_slave|do_buffer_reg[2]                     ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[6]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.646     ; 4.309      ;
; -6.913 ; spi_slave:command_spi_slave|do_buffer_reg[2]                     ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[3]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.646     ; 4.309      ;
; -6.913 ; spi_slave:command_spi_slave|do_buffer_reg[2]                     ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[7]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.646     ; 4.309      ;
; -6.910 ; spi_slave:command_spi_slave|do_buffer_reg[5]                     ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[4]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.646     ; 4.306      ;
; -6.910 ; spi_slave:command_spi_slave|do_buffer_reg[5]                     ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[1]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.646     ; 4.306      ;
; -6.910 ; spi_slave:command_spi_slave|do_buffer_reg[5]                     ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[2]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.646     ; 4.306      ;
; -6.910 ; spi_slave:command_spi_slave|do_buffer_reg[5]                     ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[5]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.646     ; 4.306      ;
; -6.910 ; spi_slave:command_spi_slave|do_buffer_reg[5]                     ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[0]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.646     ; 4.306      ;
; -6.910 ; spi_slave:command_spi_slave|do_buffer_reg[5]                     ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[6]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.646     ; 4.306      ;
; -6.910 ; spi_slave:command_spi_slave|do_buffer_reg[5]                     ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[3]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.646     ; 4.306      ;
; -6.910 ; spi_slave:command_spi_slave|do_buffer_reg[5]                     ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[7]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.646     ; 4.306      ;
; -6.909 ; spi_slave:command_spi_slave|do_buffer_reg[7]                     ; state_machine_spi_command:state_machine_spi_slave|state.ready                  ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.651     ; 4.300      ;
; -6.852 ; spi_slave:command_spi_slave|do_buffer_reg[2]                     ; state_machine_spi_command:state_machine_spi_slave|state.ready                  ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.651     ; 4.243      ;
; -6.742 ; spi_slave:command_spi_slave|do_buffer_reg[6]                     ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[4]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.646     ; 4.138      ;
; -6.742 ; spi_slave:command_spi_slave|do_buffer_reg[6]                     ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[1]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.646     ; 4.138      ;
; -6.742 ; spi_slave:command_spi_slave|do_buffer_reg[6]                     ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[2]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.646     ; 4.138      ;
; -6.742 ; spi_slave:command_spi_slave|do_buffer_reg[6]                     ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[5]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.646     ; 4.138      ;
; -6.742 ; spi_slave:command_spi_slave|do_buffer_reg[6]                     ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[0]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.646     ; 4.138      ;
; -6.742 ; spi_slave:command_spi_slave|do_buffer_reg[6]                     ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[6]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.646     ; 4.138      ;
; -6.742 ; spi_slave:command_spi_slave|do_buffer_reg[6]                     ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[3]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.646     ; 4.138      ;
; -6.742 ; spi_slave:command_spi_slave|do_buffer_reg[6]                     ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[7]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.646     ; 4.138      ;
; -6.681 ; spi_slave:command_spi_slave|do_buffer_reg[6]                     ; state_machine_spi_command:state_machine_spi_slave|state.ready                  ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.651     ; 4.072      ;
; -6.567 ; spi_slave:command_spi_slave|do_buffer_reg[1]                     ; state_machine_spi_command:state_machine_spi_slave|state.ready                  ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.651     ; 3.958      ;
; -6.555 ; spi_slave:command_spi_slave|do_buffer_reg[3]                     ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[4]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.646     ; 3.951      ;
; -6.555 ; spi_slave:command_spi_slave|do_buffer_reg[3]                     ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[1]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.646     ; 3.951      ;
; -6.555 ; spi_slave:command_spi_slave|do_buffer_reg[3]                     ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[2]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.646     ; 3.951      ;
; -6.555 ; spi_slave:command_spi_slave|do_buffer_reg[3]                     ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[5]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.646     ; 3.951      ;
; -6.555 ; spi_slave:command_spi_slave|do_buffer_reg[3]                     ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[0]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.646     ; 3.951      ;
; -6.555 ; spi_slave:command_spi_slave|do_buffer_reg[3]                     ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[6]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.646     ; 3.951      ;
; -6.555 ; spi_slave:command_spi_slave|do_buffer_reg[3]                     ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[3]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.646     ; 3.951      ;
; -6.555 ; spi_slave:command_spi_slave|do_buffer_reg[3]                     ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[7]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.646     ; 3.951      ;
; -6.494 ; spi_slave:command_spi_slave|do_buffer_reg[3]                     ; state_machine_spi_command:state_machine_spi_slave|state.ready                  ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.651     ; 3.885      ;
; -6.352 ; spi_slave:command_spi_slave|do_buffer_reg[5]                     ; state_machine_spi_command:state_machine_spi_slave|state.ready                  ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.651     ; 3.743      ;
; -6.217 ; spi_slave:command_spi_slave|do_buffer_reg[7]                     ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[4]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.646     ; 3.613      ;
; -6.217 ; spi_slave:command_spi_slave|do_buffer_reg[7]                     ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[1]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.646     ; 3.613      ;
; -6.217 ; spi_slave:command_spi_slave|do_buffer_reg[7]                     ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[2]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.646     ; 3.613      ;
; -6.217 ; spi_slave:command_spi_slave|do_buffer_reg[7]                     ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[5]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.646     ; 3.613      ;
; -6.217 ; spi_slave:command_spi_slave|do_buffer_reg[7]                     ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[0]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.646     ; 3.613      ;
; -6.217 ; spi_slave:command_spi_slave|do_buffer_reg[7]                     ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[6]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.646     ; 3.613      ;
; -6.217 ; spi_slave:command_spi_slave|do_buffer_reg[7]                     ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[3]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.646     ; 3.613      ;
; -6.217 ; spi_slave:command_spi_slave|do_buffer_reg[7]                     ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[7]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.646     ; 3.613      ;
; -6.047 ; spi_slave:command_spi_slave|do_buffer_reg[7]                     ; state_machine_spi_command:state_machine_spi_slave|state.template_command_state ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.651     ; 3.438      ;
; -6.014 ; spi_slave:command_spi_slave|do_buffer_reg[0]                     ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[4]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.646     ; 3.410      ;
; -6.014 ; spi_slave:command_spi_slave|do_buffer_reg[0]                     ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[1]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.646     ; 3.410      ;
; -6.014 ; spi_slave:command_spi_slave|do_buffer_reg[0]                     ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[2]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.646     ; 3.410      ;
; -6.014 ; spi_slave:command_spi_slave|do_buffer_reg[0]                     ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[5]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.646     ; 3.410      ;
; -6.014 ; spi_slave:command_spi_slave|do_buffer_reg[0]                     ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[0]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.646     ; 3.410      ;
; -6.014 ; spi_slave:command_spi_slave|do_buffer_reg[0]                     ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[6]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.646     ; 3.410      ;
; -6.014 ; spi_slave:command_spi_slave|do_buffer_reg[0]                     ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[3]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.646     ; 3.410      ;
; -6.014 ; spi_slave:command_spi_slave|do_buffer_reg[0]                     ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[7]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.646     ; 3.410      ;
; -5.914 ; spi_slave:command_spi_slave|do_buffer_reg[1]                     ; state_machine_spi_command:state_machine_spi_slave|state.led_fetch              ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.651     ; 3.305      ;
; -5.828 ; spi_slave:command_spi_slave|do_buffer_reg[4]                     ; state_machine_spi_command:state_machine_spi_slave|state.ready                  ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.651     ; 3.219      ;
; -5.766 ; spi_slave:command_spi_slave|do_buffer_reg[4]                     ; state_machine_spi_command:state_machine_spi_slave|state.led_fetch              ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.651     ; 3.157      ;
; -5.736 ; spi_slave:command_spi_slave|do_buffer_reg[2]                     ; state_machine_spi_command:state_machine_spi_slave|state.template_command_state ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.651     ; 3.127      ;
; -5.730 ; spi_slave:command_spi_slave|do_buffer_reg[5]                     ; state_machine_spi_command:state_machine_spi_slave|state.led_fetch              ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.651     ; 3.121      ;
; -5.693 ; spi_slave:command_spi_slave|do_buffer_reg[1]                     ; state_machine_spi_command:state_machine_spi_slave|state.template_command_state ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.651     ; 3.084      ;
; -5.677 ; spi_slave:command_spi_slave|do_buffer_reg[2]                     ; state_machine_spi_command:state_machine_spi_slave|state.led_fetch              ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.651     ; 3.068      ;
; -5.673 ; spi_slave:command_spi_slave|do_buffer_reg[4]                     ; state_machine_spi_command:state_machine_spi_slave|state.template_command_state ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.651     ; 3.064      ;
; -5.593 ; spi_slave:command_spi_slave|do_buffer_reg[5]                     ; state_machine_spi_command:state_machine_spi_slave|state.template_command_state ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.651     ; 2.984      ;
; -5.559 ; spi_slave:command_spi_slave|do_buffer_reg[0]                     ; state_machine_spi_command:state_machine_spi_slave|state.template_command_state ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.651     ; 2.950      ;
; -5.506 ; spi_slave:command_spi_slave|do_buffer_reg[6]                     ; state_machine_spi_command:state_machine_spi_slave|state.led_fetch              ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.651     ; 2.897      ;
; -5.386 ; spi_slave:command_spi_slave|do_buffer_reg[1]                     ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[1]          ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.626     ; 2.802      ;
; -5.348 ; spi_slave:command_spi_slave|do_buffer_reg[3]                     ; state_machine_spi_command:state_machine_spi_slave|state.template_command_state ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.651     ; 2.739      ;
; -5.319 ; spi_slave:command_spi_slave|do_buffer_reg[3]                     ; state_machine_spi_command:state_machine_spi_slave|state.led_fetch              ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.651     ; 2.710      ;
; -5.123 ; spi_slave:command_spi_slave|do_buffer_reg[0]                     ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[0]          ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.631     ; 2.534      ;
; -5.085 ; spi_slave:command_spi_slave|do_buffer_reg[6]                     ; state_machine_spi_command:state_machine_spi_slave|state.template_command_state ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.651     ; 2.476      ;
; -4.981 ; spi_slave:command_spi_slave|do_buffer_reg[7]                     ; state_machine_spi_command:state_machine_spi_slave|state.led_fetch              ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.651     ; 2.372      ;
; -4.893 ; spi_slave:command_spi_slave|do_buffer_reg[0]                     ; state_machine_spi_command:state_machine_spi_slave|state.ready                  ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.651     ; 2.284      ;
; -4.578 ; spi_slave:command_spi_slave|do_buffer_reg[0]                     ; state_machine_spi_command:state_machine_spi_slave|state.led_fetch              ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.651     ; 1.969      ;
; -4.432 ; spi_slave:command_spi_slave|do_buffer_reg[2]                     ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[2]          ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.646     ; 1.828      ;
; -4.407 ; spi_slave:command_spi_slave|do_buffer_reg[4]                     ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[4]          ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.646     ; 1.803      ;
; -4.179 ; spi_slave:command_spi_slave|do_buffer_reg[3]                     ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[3]          ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.646     ; 1.575      ;
; -4.174 ; spi_slave:command_spi_slave|do_buffer_reg[6]                     ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[6]          ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.646     ; 1.570      ;
; -4.089 ; spi_slave:command_spi_slave|do_buffer_reg[5]                     ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[5]          ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.646     ; 1.485      ;
; -3.934 ; spi_slave:command_spi_slave|do_buffer_reg[7]                     ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[7]          ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.646     ; 1.330      ;
; -3.649 ; spi_slave:command_spi_slave|do_transfer_reg                      ; spi_slave:command_spi_slave|do_valid_A                                         ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.646     ; 1.045      ;
; -3.645 ; spi_slave:command_spi_slave|wr_ack_reg                           ; spi_slave:command_spi_slave|wren                                               ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -2.646     ; 1.041      ;
; 0.029  ; state_machine_spi_command:state_machine_spi_slave|command_cnt[4] ; state_machine_spi_command:state_machine_spi_slave|state.led_execute            ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 6.666        ; -0.015     ; 6.662      ;
; 0.064  ; state_machine_spi_command:state_machine_spi_slave|command_cnt[4] ; state_machine_spi_command:state_machine_spi_slave|led_state[45]                ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 6.666        ; 0.012      ; 6.654      ;
+--------+------------------------------------------------------------------+--------------------------------------------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'SPI3_SCLK'                                                                                                                                                              ;
+--------+------------------------------------------+----------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                      ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+----------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -3.327 ; spi_slave:command_spi_slave|state_reg[3] ; spi_slave:command_spi_slave|do_buffer_reg[6] ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.017     ; 4.350      ;
; -3.325 ; spi_slave:command_spi_slave|state_reg[3] ; spi_slave:command_spi_slave|do_buffer_reg[4] ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.017     ; 4.348      ;
; -3.263 ; spi_slave:command_spi_slave|state_reg[0] ; spi_slave:command_spi_slave|do_buffer_reg[6] ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.017     ; 4.286      ;
; -3.261 ; spi_slave:command_spi_slave|state_reg[0] ; spi_slave:command_spi_slave|do_buffer_reg[4] ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.017     ; 4.284      ;
; -3.234 ; spi_slave:command_spi_slave|state_reg[3] ; spi_slave:command_spi_slave|do_buffer_reg[1] ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.017     ; 4.257      ;
; -3.233 ; spi_slave:command_spi_slave|state_reg[3] ; spi_slave:command_spi_slave|do_buffer_reg[2] ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.017     ; 4.256      ;
; -3.230 ; spi_slave:command_spi_slave|state_reg[3] ; spi_slave:command_spi_slave|do_buffer_reg[7] ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.017     ; 4.253      ;
; -3.229 ; spi_slave:command_spi_slave|state_reg[3] ; spi_slave:command_spi_slave|sh_reg[5]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.017     ; 4.252      ;
; -3.225 ; spi_slave:command_spi_slave|state_reg[2] ; spi_slave:command_spi_slave|do_buffer_reg[6] ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.017     ; 4.248      ;
; -3.224 ; spi_slave:command_spi_slave|state_reg[2] ; spi_slave:command_spi_slave|do_buffer_reg[4] ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.017     ; 4.247      ;
; -3.206 ; spi_slave:command_spi_slave|state_reg[2] ; spi_slave:command_spi_slave|do_buffer_reg[1] ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.017     ; 4.229      ;
; -3.206 ; spi_slave:command_spi_slave|state_reg[2] ; spi_slave:command_spi_slave|do_buffer_reg[2] ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.017     ; 4.229      ;
; -3.205 ; spi_slave:command_spi_slave|state_reg[2] ; spi_slave:command_spi_slave|do_buffer_reg[7] ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.017     ; 4.228      ;
; -3.203 ; spi_slave:command_spi_slave|state_reg[2] ; spi_slave:command_spi_slave|sh_reg[5]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.017     ; 4.226      ;
; -3.170 ; spi_slave:command_spi_slave|state_reg[0] ; spi_slave:command_spi_slave|do_buffer_reg[1] ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.017     ; 4.193      ;
; -3.169 ; spi_slave:command_spi_slave|state_reg[0] ; spi_slave:command_spi_slave|do_buffer_reg[2] ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.017     ; 4.192      ;
; -3.166 ; spi_slave:command_spi_slave|state_reg[0] ; spi_slave:command_spi_slave|do_buffer_reg[7] ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.017     ; 4.189      ;
; -3.165 ; spi_slave:command_spi_slave|state_reg[0] ; spi_slave:command_spi_slave|sh_reg[5]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.017     ; 4.188      ;
; -3.069 ; spi_slave:command_spi_slave|state_reg[3] ; spi_slave:command_spi_slave|do_buffer_reg[3] ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.017     ; 4.092      ;
; -3.046 ; spi_slave:command_spi_slave|state_reg[2] ; spi_slave:command_spi_slave|do_buffer_reg[3] ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.017     ; 4.069      ;
; -3.005 ; spi_slave:command_spi_slave|state_reg[0] ; spi_slave:command_spi_slave|do_buffer_reg[3] ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.017     ; 4.028      ;
; -2.882 ; spi_slave:command_spi_slave|state_reg[1] ; spi_slave:command_spi_slave|do_buffer_reg[6] ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.017     ; 3.905      ;
; -2.881 ; spi_slave:command_spi_slave|state_reg[1] ; spi_slave:command_spi_slave|do_buffer_reg[4] ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.017     ; 3.904      ;
; -2.863 ; spi_slave:command_spi_slave|state_reg[1] ; spi_slave:command_spi_slave|do_buffer_reg[1] ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.017     ; 3.886      ;
; -2.863 ; spi_slave:command_spi_slave|state_reg[1] ; spi_slave:command_spi_slave|do_buffer_reg[2] ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.017     ; 3.886      ;
; -2.862 ; spi_slave:command_spi_slave|state_reg[1] ; spi_slave:command_spi_slave|do_buffer_reg[7] ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.017     ; 3.885      ;
; -2.860 ; spi_slave:command_spi_slave|state_reg[1] ; spi_slave:command_spi_slave|sh_reg[5]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.017     ; 3.883      ;
; -2.813 ; spi_slave:command_spi_slave|sh_reg[3]    ; spi_slave:command_spi_slave|do_buffer_reg[4] ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; 0.000      ; 3.853      ;
; -2.803 ; spi_slave:command_spi_slave|sh_reg[5]    ; spi_slave:command_spi_slave|do_buffer_reg[6] ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; 0.000      ; 3.843      ;
; -2.763 ; spi_slave:command_spi_slave|sh_reg[6]    ; spi_slave:command_spi_slave|do_buffer_reg[7] ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.017     ; 3.786      ;
; -2.703 ; spi_slave:command_spi_slave|state_reg[1] ; spi_slave:command_spi_slave|do_buffer_reg[3] ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.017     ; 3.726      ;
; -2.604 ; spi_slave:command_spi_slave|state_reg[1] ; spi_slave:command_spi_slave|do_buffer_reg[0] ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.017     ; 3.627      ;
; -2.604 ; spi_slave:command_spi_slave|state_reg[1] ; spi_slave:command_spi_slave|do_buffer_reg[5] ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.017     ; 3.627      ;
; -2.528 ; spi_slave:command_spi_slave|state_reg[1] ; spi_slave:command_spi_slave|do_transfer_reg  ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.003     ; 3.565      ;
; -2.504 ; spi_slave:command_spi_slave|state_reg[3] ; spi_slave:command_spi_slave|sh_reg[1]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.017     ; 3.527      ;
; -2.503 ; spi_slave:command_spi_slave|state_reg[3] ; spi_slave:command_spi_slave|sh_reg[2]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.017     ; 3.526      ;
; -2.502 ; spi_slave:command_spi_slave|state_reg[3] ; spi_slave:command_spi_slave|sh_reg[7]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.017     ; 3.525      ;
; -2.501 ; spi_slave:command_spi_slave|state_reg[3] ; spi_slave:command_spi_slave|do_buffer_reg[5] ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.017     ; 3.524      ;
; -2.500 ; spi_slave:command_spi_slave|state_reg[3] ; spi_slave:command_spi_slave|sh_reg[3]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.017     ; 3.523      ;
; -2.477 ; spi_slave:command_spi_slave|state_reg[2] ; spi_slave:command_spi_slave|sh_reg[7]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.017     ; 3.500      ;
; -2.477 ; spi_slave:command_spi_slave|state_reg[2] ; spi_slave:command_spi_slave|sh_reg[3]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.017     ; 3.500      ;
; -2.476 ; spi_slave:command_spi_slave|state_reg[2] ; spi_slave:command_spi_slave|sh_reg[1]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.017     ; 3.499      ;
; -2.476 ; spi_slave:command_spi_slave|state_reg[2] ; spi_slave:command_spi_slave|sh_reg[2]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.017     ; 3.499      ;
; -2.475 ; spi_slave:command_spi_slave|state_reg[2] ; spi_slave:command_spi_slave|do_buffer_reg[5] ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.017     ; 3.498      ;
; -2.461 ; spi_slave:command_spi_slave|state_reg[3] ; spi_slave:command_spi_slave|do_buffer_reg[0] ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.017     ; 3.484      ;
; -2.440 ; spi_slave:command_spi_slave|state_reg[0] ; spi_slave:command_spi_slave|sh_reg[1]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.017     ; 3.463      ;
; -2.439 ; spi_slave:command_spi_slave|state_reg[0] ; spi_slave:command_spi_slave|sh_reg[2]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.017     ; 3.462      ;
; -2.438 ; spi_slave:command_spi_slave|state_reg[0] ; spi_slave:command_spi_slave|sh_reg[7]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.017     ; 3.461      ;
; -2.437 ; spi_slave:command_spi_slave|state_reg[0] ; spi_slave:command_spi_slave|do_buffer_reg[5] ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.017     ; 3.460      ;
; -2.436 ; spi_slave:command_spi_slave|state_reg[0] ; spi_slave:command_spi_slave|sh_reg[3]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.017     ; 3.459      ;
; -2.425 ; spi_slave:command_spi_slave|state_reg[0] ; spi_slave:command_spi_slave|do_buffer_reg[0] ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.017     ; 3.448      ;
; -2.385 ; spi_slave:command_spi_slave|state_reg[3] ; spi_slave:command_spi_slave|do_transfer_reg  ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.003     ; 3.422      ;
; -2.365 ; spi_slave:command_spi_slave|sh_reg[4]    ; spi_slave:command_spi_slave|sh_reg[5]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.017     ; 3.388      ;
; -2.349 ; spi_slave:command_spi_slave|state_reg[0] ; spi_slave:command_spi_slave|do_transfer_reg  ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.003     ; 3.386      ;
; -2.346 ; spi_slave:command_spi_slave|state_reg[2] ; spi_slave:command_spi_slave|do_buffer_reg[0] ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.017     ; 3.369      ;
; -2.270 ; spi_slave:command_spi_slave|state_reg[2] ; spi_slave:command_spi_slave|do_transfer_reg  ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.003     ; 3.307      ;
; -2.134 ; spi_slave:command_spi_slave|state_reg[1] ; spi_slave:command_spi_slave|sh_reg[7]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.017     ; 3.157      ;
; -2.134 ; spi_slave:command_spi_slave|state_reg[1] ; spi_slave:command_spi_slave|sh_reg[3]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.017     ; 3.157      ;
; -2.133 ; spi_slave:command_spi_slave|state_reg[1] ; spi_slave:command_spi_slave|sh_reg[1]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.017     ; 3.156      ;
; -2.133 ; spi_slave:command_spi_slave|state_reg[1] ; spi_slave:command_spi_slave|sh_reg[2]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.017     ; 3.156      ;
; -2.035 ; spi_slave:command_spi_slave|sh_reg[6]    ; spi_slave:command_spi_slave|sh_reg[7]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.017     ; 3.058      ;
; -2.033 ; spi_slave:command_spi_slave|state_reg[2] ; spi_slave:command_spi_slave|tx_bit_reg       ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.500        ; 0.000      ; 2.573      ;
; -1.946 ; spi_slave:command_spi_slave|sh_reg[1]    ; spi_slave:command_spi_slave|do_buffer_reg[2] ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; 0.000      ; 2.986      ;
; -1.910 ; spi_slave:command_spi_slave|state_reg[3] ; spi_slave:command_spi_slave|tx_bit_reg       ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.500        ; 0.000      ; 2.450      ;
; -1.905 ; spi_slave:command_spi_slave|sh_reg[7]    ; spi_slave:command_spi_slave|tx_bit_reg       ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.500        ; 0.017      ; 2.462      ;
; -1.808 ; spi_slave:command_spi_slave|state_reg[2] ; spi_slave:command_spi_slave|state_reg[3]     ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; 0.000      ; 2.848      ;
; -1.764 ; spi_slave:command_spi_slave|state_reg[0] ; spi_slave:command_spi_slave|tx_bit_reg       ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.500        ; 0.000      ; 2.304      ;
; -1.690 ; spi_slave:command_spi_slave|state_reg[1] ; spi_slave:command_spi_slave|tx_bit_reg       ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.500        ; 0.000      ; 2.230      ;
; -1.685 ; spi_slave:command_spi_slave|state_reg[3] ; spi_slave:command_spi_slave|state_reg[3]     ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; 0.000      ; 2.725      ;
; -1.637 ; spi_slave:command_spi_slave|sh_reg[4]    ; spi_slave:command_spi_slave|do_buffer_reg[5] ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.017     ; 2.660      ;
; -1.630 ; spi_slave:command_spi_slave|state_reg[3] ; spi_slave:command_spi_slave|sh_reg[6]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; 0.000      ; 2.670      ;
; -1.626 ; spi_slave:command_spi_slave|state_reg[3] ; spi_slave:command_spi_slave|sh_reg[4]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; 0.000      ; 2.666      ;
; -1.566 ; spi_slave:command_spi_slave|state_reg[0] ; spi_slave:command_spi_slave|sh_reg[6]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; 0.000      ; 2.606      ;
; -1.562 ; spi_slave:command_spi_slave|state_reg[0] ; spi_slave:command_spi_slave|sh_reg[4]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; 0.000      ; 2.602      ;
; -1.528 ; spi_slave:command_spi_slave|state_reg[2] ; spi_slave:command_spi_slave|sh_reg[6]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; 0.000      ; 2.568      ;
; -1.525 ; spi_slave:command_spi_slave|state_reg[2] ; spi_slave:command_spi_slave|sh_reg[4]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; 0.000      ; 2.565      ;
; -1.506 ; spi_slave:command_spi_slave|sh_reg[0]    ; spi_slave:command_spi_slave|do_buffer_reg[1] ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; 0.000      ; 2.546      ;
; -1.465 ; spi_slave:command_spi_slave|state_reg[1] ; spi_slave:command_spi_slave|state_reg[3]     ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; 0.000      ; 2.505      ;
; -1.443 ; spi_slave:command_spi_slave|state_reg[2] ; spi_slave:command_spi_slave|wr_ack_reg       ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; 0.002      ; 2.485      ;
; -1.343 ; spi_slave:command_spi_slave|sh_reg[2]    ; spi_slave:command_spi_slave|do_buffer_reg[3] ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; 0.000      ; 2.383      ;
; -1.320 ; spi_slave:command_spi_slave|state_reg[3] ; spi_slave:command_spi_slave|wr_ack_reg       ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; 0.002      ; 2.362      ;
; -1.216 ; spi_slave:command_spi_slave|sh_reg[1]    ; spi_slave:command_spi_slave|sh_reg[2]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; 0.000      ; 2.256      ;
; -1.185 ; spi_slave:command_spi_slave|state_reg[1] ; spi_slave:command_spi_slave|sh_reg[6]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; 0.000      ; 2.225      ;
; -1.182 ; spi_slave:command_spi_slave|state_reg[1] ; spi_slave:command_spi_slave|sh_reg[4]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; 0.000      ; 2.222      ;
; -1.146 ; spi_slave:command_spi_slave|wren         ; spi_slave:command_spi_slave|do_buffer_reg[6] ; inst|altpll_component|pll|clk[0] ; SPI3_SCLK   ; 0.002        ; 2.627      ; 3.815      ;
; -1.145 ; spi_slave:command_spi_slave|wren         ; spi_slave:command_spi_slave|do_buffer_reg[4] ; inst|altpll_component|pll|clk[0] ; SPI3_SCLK   ; 0.002        ; 2.627      ; 3.814      ;
; -1.127 ; spi_slave:command_spi_slave|wren         ; spi_slave:command_spi_slave|do_buffer_reg[2] ; inst|altpll_component|pll|clk[0] ; SPI3_SCLK   ; 0.002        ; 2.627      ; 3.796      ;
; -1.127 ; spi_slave:command_spi_slave|wren         ; spi_slave:command_spi_slave|do_buffer_reg[1] ; inst|altpll_component|pll|clk[0] ; SPI3_SCLK   ; 0.002        ; 2.627      ; 3.796      ;
; -1.126 ; spi_slave:command_spi_slave|wren         ; spi_slave:command_spi_slave|do_buffer_reg[7] ; inst|altpll_component|pll|clk[0] ; SPI3_SCLK   ; 0.002        ; 2.627      ; 3.795      ;
; -1.124 ; spi_slave:command_spi_slave|wren         ; spi_slave:command_spi_slave|sh_reg[5]        ; inst|altpll_component|pll|clk[0] ; SPI3_SCLK   ; 0.002        ; 2.627      ; 3.793      ;
; -1.114 ; spi_slave:command_spi_slave|sh_reg[3]    ; spi_slave:command_spi_slave|sh_reg[4]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; 0.017      ; 2.171      ;
; -1.106 ; spi_slave:command_spi_slave|sh_reg[5]    ; spi_slave:command_spi_slave|sh_reg[6]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; 0.017      ; 2.163      ;
; -1.100 ; spi_slave:command_spi_slave|state_reg[1] ; spi_slave:command_spi_slave|wr_ack_reg       ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; 0.002      ; 2.142      ;
; -0.967 ; spi_slave:command_spi_slave|wren         ; spi_slave:command_spi_slave|do_buffer_reg[3] ; inst|altpll_component|pll|clk[0] ; SPI3_SCLK   ; 0.002        ; 2.627      ; 3.636      ;
; -0.819 ; spi_slave:command_spi_slave|di_reg[3]    ; spi_slave:command_spi_slave|do_buffer_reg[4] ; inst|altpll_component|pll|clk[0] ; SPI3_SCLK   ; 0.002        ; 2.627      ; 3.488      ;
; -0.818 ; spi_slave:command_spi_slave|di_reg[5]    ; spi_slave:command_spi_slave|do_buffer_reg[6] ; inst|altpll_component|pll|clk[0] ; SPI3_SCLK   ; 0.002        ; 2.627      ; 3.487      ;
; -0.805 ; spi_slave:command_spi_slave|state_reg[1] ; spi_slave:command_spi_slave|state_reg[0]     ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; 0.000      ; 1.845      ;
; -0.804 ; spi_slave:command_spi_slave|state_reg[1] ; spi_slave:command_spi_slave|state_reg[2]     ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; 0.000      ; 1.844      ;
; -0.776 ; spi_slave:command_spi_slave|sh_reg[0]    ; spi_slave:command_spi_slave|sh_reg[1]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; 0.000      ; 1.816      ;
; -0.774 ; spi_slave:command_spi_slave|sh_reg[2]    ; spi_slave:command_spi_slave|sh_reg[3]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; 0.000      ; 1.814      ;
+--------+------------------------------------------+----------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'inst|altpll_component|pll|clk[1]'                                                                                                                                                                        ;
+--------+-----------------------------------------------------------------+-----------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                       ; To Node                           ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------+-----------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -2.772 ; state_machine_spi_command:state_machine_spi_slave|led_state[59] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.022     ; 6.128      ;
; -2.617 ; state_machine_spi_command:state_machine_spi_slave|led_state[26] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.006     ; 5.989      ;
; -2.608 ; state_machine_spi_command:state_machine_spi_slave|led_state[12] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.013     ; 5.973      ;
; -2.577 ; state_machine_spi_command:state_machine_spi_slave|led_state[16] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.012     ; 5.943      ;
; -2.521 ; state_machine_spi_command:state_machine_spi_slave|led_state[25] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; 0.002      ; 5.901      ;
; -2.504 ; state_machine_spi_command:state_machine_spi_slave|led_state[4]  ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.019     ; 5.863      ;
; -2.483 ; state_machine_spi_command:state_machine_spi_slave|led_state[33] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.023     ; 5.838      ;
; -2.483 ; state_machine_spi_command:state_machine_spi_slave|led_state[17] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.012     ; 5.849      ;
; -2.429 ; state_machine_spi_command:state_machine_spi_slave|led_state[51] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.022     ; 5.785      ;
; -2.428 ; state_machine_spi_command:state_machine_spi_slave|led_state[53] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.012     ; 5.794      ;
; -2.419 ; state_machine_spi_command:state_machine_spi_slave|led_state[20] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; 0.003      ; 5.800      ;
; -2.350 ; state_machine_spi_command:state_machine_spi_slave|led_state[5]  ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.019     ; 5.709      ;
; -2.340 ; state_machine_spi_command:state_machine_spi_slave|led_state[24] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; 0.002      ; 5.720      ;
; -2.337 ; state_machine_spi_command:state_machine_spi_slave|led_state[46] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.014     ; 5.701      ;
; -2.320 ; state_machine_spi_command:state_machine_spi_slave|led_state[28] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.001     ; 5.697      ;
; -2.318 ; state_machine_spi_command:state_machine_spi_slave|led_state[37] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.023     ; 5.673      ;
; -2.316 ; state_machine_spi_command:state_machine_spi_slave|led_state[27] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; 0.008      ; 5.702      ;
; -2.289 ; state_machine_spi_command:state_machine_spi_slave|led_state[29] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.006     ; 5.661      ;
; -2.283 ; state_machine_spi_command:state_machine_spi_slave|led_state[48] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.003     ; 5.658      ;
; -2.268 ; state_machine_spi_command:state_machine_spi_slave|led_state[49] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.012     ; 5.634      ;
; -2.255 ; state_machine_spi_command:state_machine_spi_slave|led_state[55] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.014     ; 5.619      ;
; -2.216 ; state_machine_spi_command:state_machine_spi_slave|led_state[19] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.012     ; 5.582      ;
; -2.212 ; state_machine_spi_command:state_machine_spi_slave|led_state[38] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.021     ; 5.569      ;
; -2.209 ; state_machine_spi_command:state_machine_spi_slave|led_state[31] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.006     ; 5.581      ;
; -2.202 ; state_machine_spi_command:state_machine_spi_slave|led_state[9]  ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.013     ; 5.567      ;
; -2.196 ; state_machine_spi_command:state_machine_spi_slave|led_state[1]  ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.019     ; 5.555      ;
; -2.192 ; state_machine_spi_command:state_machine_spi_slave|led_state[34] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.023     ; 5.547      ;
; -2.176 ; state_machine_spi_command:state_machine_spi_slave|led_state[61] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.012     ; 5.542      ;
; -2.170 ; state_machine_spi_command:state_machine_spi_slave|led_state[45] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.020     ; 5.528      ;
; -2.159 ; state_machine_spi_command:state_machine_spi_slave|led_state[30] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.001     ; 5.536      ;
; -2.148 ; state_machine_spi_command:state_machine_spi_slave|led_state[63] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.014     ; 5.512      ;
; -2.141 ; state_machine_spi_command:state_machine_spi_slave|led_state[2]  ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.019     ; 5.500      ;
; -2.129 ; state_machine_spi_command:state_machine_spi_slave|led_state[58] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; 0.009      ; 5.516      ;
; -2.123 ; state_machine_spi_command:state_machine_spi_slave|led_state[52] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.003     ; 5.498      ;
; -2.118 ; state_machine_spi_command:state_machine_spi_slave|led_state[0]  ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.019     ; 5.477      ;
; -2.100 ; state_machine_spi_command:state_machine_spi_slave|led_state[7]  ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.019     ; 5.459      ;
; -2.084 ; state_machine_spi_command:state_machine_spi_slave|led_state[32] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.021     ; 5.441      ;
; -2.079 ; state_machine_spi_command:state_machine_spi_slave|led_state[41] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.023     ; 5.434      ;
; -2.076 ; state_machine_spi_command:state_machine_spi_slave|led_state[22] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; 0.003      ; 5.457      ;
; -2.065 ; state_machine_spi_command:state_machine_spi_slave|led_state[56] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.003     ; 5.440      ;
; -2.033 ; state_machine_spi_command:state_machine_spi_slave|led_state[50] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; 0.009      ; 5.420      ;
; -2.032 ; state_machine_spi_command:state_machine_spi_slave|led_state[8]  ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.013     ; 5.397      ;
; -2.003 ; state_machine_spi_command:state_machine_spi_slave|led_state[40] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.021     ; 5.360      ;
; -1.998 ; state_machine_spi_command:state_machine_spi_slave|led_state[42] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.014     ; 5.362      ;
; -1.965 ; state_machine_spi_command:state_machine_spi_slave|led_state[57] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.021     ; 5.322      ;
; -1.915 ; state_machine_spi_command:state_machine_spi_slave|led_state[18] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.012     ; 5.281      ;
; -1.911 ; state_machine_spi_command:state_machine_spi_slave|led_state[36] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.021     ; 5.268      ;
; -1.759 ; state_machine_spi_command:state_machine_spi_slave|led_state[14] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.001     ; 5.136      ;
; -1.755 ; state_machine_spi_command:state_machine_spi_slave|led_state[11] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.012     ; 5.121      ;
; -1.754 ; state_machine_spi_command:state_machine_spi_slave|led_state[44] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.021     ; 5.111      ;
; -1.739 ; state_machine_spi_command:state_machine_spi_slave|led_state[43] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.012     ; 5.105      ;
; -1.720 ; state_machine_spi_command:state_machine_spi_slave|led_state[54] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; 0.009      ; 5.107      ;
; -1.700 ; state_machine_spi_command:state_machine_spi_slave|led_state[23] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; 0.002      ; 5.080      ;
; -1.666 ; state_machine_spi_command:state_machine_spi_slave|led_state[3]  ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.019     ; 5.025      ;
; -1.652 ; state_machine_spi_command:state_machine_spi_slave|led_state[60] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.003     ; 5.027      ;
; -1.626 ; state_machine_spi_command:state_machine_spi_slave|led_state[6]  ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.019     ; 4.985      ;
; -1.619 ; state_machine_spi_command:state_machine_spi_slave|led_state[35] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.012     ; 4.985      ;
; -1.558 ; state_machine_spi_command:state_machine_spi_slave|led_state[47] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.012     ; 4.924      ;
; -1.478 ; state_machine_spi_command:state_machine_spi_slave|led_state[13] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.001     ; 4.855      ;
; -1.464 ; state_machine_spi_command:state_machine_spi_slave|led_state[62] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; 0.008      ; 4.850      ;
; -1.365 ; state_machine_spi_command:state_machine_spi_slave|led_state[21] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; 0.002      ; 4.745      ;
; -1.316 ; state_machine_spi_command:state_machine_spi_slave|led_state[10] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.012     ; 4.682      ;
; -1.175 ; state_machine_spi_command:state_machine_spi_slave|led_state[15] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.001     ; 4.552      ;
; -0.700 ; state_machine_spi_command:state_machine_spi_slave|led_state[39] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.012     ; 4.066      ;
; 0.273  ; state_machine_spi_command:state_machine_spi_slave|led_state[3]  ; LED:LED|DATA_signal[3]~_emulated  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; 0.000      ; 3.105      ;
; 0.982  ; state_machine_spi_command:state_machine_spi_slave|led_state[19] ; LED:LED|DATA_signal[19]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; 0.000      ; 2.396      ;
; 1.206  ; state_machine_spi_command:state_machine_spi_slave|led_state[34] ; LED:LED|DATA_signal[34]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; 0.000      ; 2.172      ;
; 1.231  ; state_machine_spi_command:state_machine_spi_slave|led_state[35] ; LED:LED|DATA_signal[35]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; 0.000      ; 2.147      ;
; 1.269  ; state_machine_spi_command:state_machine_spi_slave|led_state[28] ; LED:LED|DATA_signal[28]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; 0.019      ; 2.128      ;
; 1.277  ; state_machine_spi_command:state_machine_spi_slave|led_state[15] ; LED:LED|DATA_signal[15]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; 0.000      ; 2.101      ;
; 1.455  ; state_machine_spi_command:state_machine_spi_slave|led_state[27] ; LED:LED|DATA_signal[27]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; 0.014      ; 1.937      ;
; 1.469  ; state_machine_spi_command:state_machine_spi_slave|led_state[1]  ; LED:LED|DATA_signal[1]~_emulated  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; 0.000      ; 1.909      ;
; 1.476  ; state_machine_spi_command:state_machine_spi_slave|led_state[14] ; LED:LED|DATA_signal[14]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; 0.000      ; 1.902      ;
; 1.482  ; state_machine_spi_command:state_machine_spi_slave|led_state[37] ; LED:LED|DATA_signal[37]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; 0.000      ; 1.896      ;
; 1.502  ; state_machine_spi_command:state_machine_spi_slave|led_state[10] ; LED:LED|DATA_signal[10]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.002     ; 1.874      ;
; 1.580  ; state_machine_spi_command:state_machine_spi_slave|led_state[2]  ; LED:LED|DATA_signal[2]~_emulated  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; 0.000      ; 1.798      ;
; 1.593  ; state_machine_spi_command:state_machine_spi_slave|led_state[50] ; LED:LED|DATA_signal[50]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; 0.000      ; 1.785      ;
; 1.599  ; state_machine_spi_command:state_machine_spi_slave|led_state[0]  ; LED:LED|DATA_signal[0]~_emulated  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; 0.000      ; 1.779      ;
; 1.654  ; state_machine_spi_command:state_machine_spi_slave|led_state[13] ; LED:LED|DATA_signal[13]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; 0.000      ; 1.724      ;
; 1.672  ; state_machine_spi_command:state_machine_spi_slave|led_state[49] ; LED:LED|DATA_signal[49]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.002     ; 1.704      ;
; 1.673  ; state_machine_spi_command:state_machine_spi_slave|led_state[18] ; LED:LED|DATA_signal[18]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.002     ; 1.703      ;
; 1.698  ; state_machine_spi_command:state_machine_spi_slave|led_state[44] ; LED:LED|DATA_signal[44]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.001     ; 1.679      ;
; 1.791  ; state_machine_spi_command:state_machine_spi_slave|led_state[6]  ; LED:LED|DATA_signal[6]~_emulated  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; 0.000      ; 1.587      ;
; 1.796  ; state_machine_spi_command:state_machine_spi_slave|led_state[21] ; LED:LED|DATA_signal[21]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; 0.000      ; 1.582      ;
; 1.820  ; state_machine_spi_command:state_machine_spi_slave|led_state[52] ; LED:LED|DATA_signal[52]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; 0.000      ; 1.558      ;
; 1.832  ; state_machine_spi_command:state_machine_spi_slave|led_state[5]  ; LED:LED|DATA_signal[5]~_emulated  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; 0.000      ; 1.546      ;
; 1.835  ; state_machine_spi_command:state_machine_spi_slave|led_state[40] ; LED:LED|DATA_signal[40]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.001     ; 1.542      ;
; 1.836  ; state_machine_spi_command:state_machine_spi_slave|led_state[33] ; LED:LED|DATA_signal[33]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; 0.000      ; 1.542      ;
; 1.836  ; state_machine_spi_command:state_machine_spi_slave|led_state[39] ; LED:LED|DATA_signal[39]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; 0.000      ; 1.542      ;
; 1.838  ; state_machine_spi_command:state_machine_spi_slave|led_state[16] ; LED:LED|DATA_signal[16]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; 0.000      ; 1.540      ;
; 1.838  ; state_machine_spi_command:state_machine_spi_slave|led_state[36] ; LED:LED|DATA_signal[36]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; 0.000      ; 1.540      ;
; 1.860  ; state_machine_spi_command:state_machine_spi_slave|led_state[25] ; LED:LED|DATA_signal[25]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; 0.000      ; 1.518      ;
; 1.873  ; state_machine_spi_command:state_machine_spi_slave|led_state[58] ; LED:LED|DATA_signal[58]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; 0.000      ; 1.505      ;
; 1.880  ; state_machine_spi_command:state_machine_spi_slave|led_state[4]  ; LED:LED|DATA_signal[4]~_emulated  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; 0.000      ; 1.498      ;
; 1.914  ; state_machine_spi_command:state_machine_spi_slave|led_state[9]  ; LED:LED|DATA_signal[9]~_emulated  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; 0.000      ; 1.464      ;
; 1.914  ; state_machine_spi_command:state_machine_spi_slave|led_state[26] ; LED:LED|DATA_signal[26]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; 0.000      ; 1.464      ;
; 1.917  ; state_machine_spi_command:state_machine_spi_slave|led_state[24] ; LED:LED|DATA_signal[24]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; 0.000      ; 1.461      ;
; 1.917  ; state_machine_spi_command:state_machine_spi_slave|led_state[30] ; LED:LED|DATA_signal[30]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; 0.000      ; 1.461      ;
; 1.927  ; state_machine_spi_command:state_machine_spi_slave|led_state[17] ; LED:LED|DATA_signal[17]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.002     ; 1.449      ;
; 2.011  ; state_machine_spi_command:state_machine_spi_slave|led_state[62] ; LED:LED|DATA_signal[62]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.001     ; 1.366      ;
+--------+-----------------------------------------------------------------+-----------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'SPI3_SCLK'                                                                                                                                                                  ;
+--------+---------------------------------------------+----------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                      ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+----------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -1.479 ; spi_slave:command_spi_slave|wren            ; spi_slave:command_spi_slave|wr_ack_reg       ; inst|altpll_component|pll|clk[0] ; SPI3_SCLK   ; 0.000        ; 2.646      ; 1.473      ;
; -1.145 ; spi_slave:command_spi_slave|di_reg[7]       ; spi_slave:command_spi_slave|tx_bit_reg       ; inst|altpll_component|pll|clk[0] ; SPI3_SCLK   ; 0.000        ; 2.644      ; 1.805      ;
; -1.144 ; spi_slave:command_spi_slave|di_reg[3]       ; spi_slave:command_spi_slave|sh_reg[4]        ; inst|altpll_component|pll|clk[0] ; SPI3_SCLK   ; 0.000        ; 2.644      ; 1.806      ;
; -1.143 ; spi_slave:command_spi_slave|di_reg[5]       ; spi_slave:command_spi_slave|sh_reg[6]        ; inst|altpll_component|pll|clk[0] ; SPI3_SCLK   ; 0.000        ; 2.644      ; 1.807      ;
; -0.818 ; spi_slave:command_spi_slave|wren            ; spi_slave:command_spi_slave|sh_reg[4]        ; inst|altpll_component|pll|clk[0] ; SPI3_SCLK   ; 0.000        ; 2.644      ; 2.132      ;
; -0.815 ; spi_slave:command_spi_slave|wren            ; spi_slave:command_spi_slave|sh_reg[6]        ; inst|altpll_component|pll|clk[0] ; SPI3_SCLK   ; 0.000        ; 2.644      ; 2.135      ;
; -0.810 ; spi_slave:command_spi_slave|wren            ; spi_slave:command_spi_slave|tx_bit_reg       ; inst|altpll_component|pll|clk[0] ; SPI3_SCLK   ; 0.000        ; 2.644      ; 2.140      ;
; -0.734 ; spi_slave:command_spi_slave|di_reg[1]       ; spi_slave:command_spi_slave|sh_reg[2]        ; inst|altpll_component|pll|clk[0] ; SPI3_SCLK   ; 0.000        ; 2.633      ; 2.205      ;
; -0.697 ; spi_slave:command_spi_slave|di_reg[2]       ; spi_slave:command_spi_slave|sh_reg[3]        ; inst|altpll_component|pll|clk[0] ; SPI3_SCLK   ; 0.000        ; 2.633      ; 2.242      ;
; -0.683 ; spi_slave:command_spi_slave|di_reg[0]       ; spi_slave:command_spi_slave|sh_reg[1]        ; inst|altpll_component|pll|clk[0] ; SPI3_SCLK   ; 0.000        ; 2.633      ; 2.256      ;
; -0.670 ; spi_slave:command_spi_slave|di_reg[4]       ; spi_slave:command_spi_slave|do_buffer_reg[5] ; inst|altpll_component|pll|clk[0] ; SPI3_SCLK   ; 0.000        ; 2.633      ; 2.269      ;
; -0.387 ; spi_slave:command_spi_slave|di_reg[6]       ; spi_slave:command_spi_slave|sh_reg[7]        ; inst|altpll_component|pll|clk[0] ; SPI3_SCLK   ; 0.000        ; 2.633      ; 2.552      ;
; -0.128 ; spi_slave:command_spi_slave|di_reg[2]       ; spi_slave:command_spi_slave|do_buffer_reg[3] ; inst|altpll_component|pll|clk[0] ; SPI3_SCLK   ; 0.000        ; 2.633      ; 2.811      ;
; -0.004 ; spi_slave:command_spi_slave|di_reg[1]       ; spi_slave:command_spi_slave|do_buffer_reg[2] ; inst|altpll_component|pll|clk[0] ; SPI3_SCLK   ; 0.000        ; 2.633      ; 2.935      ;
; 0.047  ; spi_slave:command_spi_slave|di_reg[0]       ; spi_slave:command_spi_slave|do_buffer_reg[1] ; inst|altpll_component|pll|clk[0] ; SPI3_SCLK   ; 0.000        ; 2.633      ; 2.986      ;
; 0.058  ; spi_slave:command_spi_slave|di_reg[4]       ; spi_slave:command_spi_slave|sh_reg[5]        ; inst|altpll_component|pll|clk[0] ; SPI3_SCLK   ; 0.000        ; 2.633      ; 2.997      ;
; 0.132  ; spi_slave:command_spi_slave|wren            ; spi_slave:command_spi_slave|do_buffer_reg[5] ; inst|altpll_component|pll|clk[0] ; SPI3_SCLK   ; 0.000        ; 2.627      ; 3.065      ;
; 0.133  ; spi_slave:command_spi_slave|wren            ; spi_slave:command_spi_slave|sh_reg[2]        ; inst|altpll_component|pll|clk[0] ; SPI3_SCLK   ; 0.000        ; 2.627      ; 3.066      ;
; 0.133  ; spi_slave:command_spi_slave|wren            ; spi_slave:command_spi_slave|sh_reg[1]        ; inst|altpll_component|pll|clk[0] ; SPI3_SCLK   ; 0.000        ; 2.627      ; 3.066      ;
; 0.134  ; spi_slave:command_spi_slave|wren            ; spi_slave:command_spi_slave|sh_reg[3]        ; inst|altpll_component|pll|clk[0] ; SPI3_SCLK   ; 0.000        ; 2.627      ; 3.067      ;
; 0.134  ; spi_slave:command_spi_slave|wren            ; spi_slave:command_spi_slave|sh_reg[7]        ; inst|altpll_component|pll|clk[0] ; SPI3_SCLK   ; 0.000        ; 2.627      ; 3.067      ;
; 0.341  ; spi_slave:command_spi_slave|di_reg[6]       ; spi_slave:command_spi_slave|do_buffer_reg[7] ; inst|altpll_component|pll|clk[0] ; SPI3_SCLK   ; 0.000        ; 2.633      ; 3.280      ;
; 0.499  ; spi_slave:command_spi_slave|state_reg[1]    ; spi_slave:command_spi_slave|state_reg[1]     ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; spi_slave:command_spi_slave|state_reg[0]    ; spi_slave:command_spi_slave|state_reg[0]     ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; spi_slave:command_spi_slave|state_reg[2]    ; spi_slave:command_spi_slave|state_reg[2]     ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; spi_slave:command_spi_slave|do_transfer_reg ; spi_slave:command_spi_slave|do_transfer_reg  ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; 0.000      ; 0.805      ;
; 0.554  ; spi_slave:command_spi_slave|di_reg[5]       ; spi_slave:command_spi_slave|do_buffer_reg[6] ; inst|altpll_component|pll|clk[0] ; SPI3_SCLK   ; 0.000        ; 2.627      ; 3.487      ;
; 0.555  ; spi_slave:command_spi_slave|di_reg[3]       ; spi_slave:command_spi_slave|do_buffer_reg[4] ; inst|altpll_component|pll|clk[0] ; SPI3_SCLK   ; 0.000        ; 2.627      ; 3.488      ;
; 0.703  ; spi_slave:command_spi_slave|wren            ; spi_slave:command_spi_slave|do_buffer_reg[3] ; inst|altpll_component|pll|clk[0] ; SPI3_SCLK   ; 0.000        ; 2.627      ; 3.636      ;
; 0.789  ; spi_slave:command_spi_slave|state_reg[0]    ; spi_slave:command_spi_slave|state_reg[2]     ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; 0.000      ; 1.095      ;
; 0.860  ; spi_slave:command_spi_slave|wren            ; spi_slave:command_spi_slave|sh_reg[5]        ; inst|altpll_component|pll|clk[0] ; SPI3_SCLK   ; 0.000        ; 2.627      ; 3.793      ;
; 0.862  ; spi_slave:command_spi_slave|wren            ; spi_slave:command_spi_slave|do_buffer_reg[7] ; inst|altpll_component|pll|clk[0] ; SPI3_SCLK   ; 0.000        ; 2.627      ; 3.795      ;
; 0.863  ; spi_slave:command_spi_slave|wren            ; spi_slave:command_spi_slave|do_buffer_reg[2] ; inst|altpll_component|pll|clk[0] ; SPI3_SCLK   ; 0.000        ; 2.627      ; 3.796      ;
; 0.863  ; spi_slave:command_spi_slave|wren            ; spi_slave:command_spi_slave|do_buffer_reg[1] ; inst|altpll_component|pll|clk[0] ; SPI3_SCLK   ; 0.000        ; 2.627      ; 3.796      ;
; 0.881  ; spi_slave:command_spi_slave|wren            ; spi_slave:command_spi_slave|do_buffer_reg[4] ; inst|altpll_component|pll|clk[0] ; SPI3_SCLK   ; 0.000        ; 2.627      ; 3.814      ;
; 0.882  ; spi_slave:command_spi_slave|wren            ; spi_slave:command_spi_slave|do_buffer_reg[6] ; inst|altpll_component|pll|clk[0] ; SPI3_SCLK   ; 0.000        ; 2.627      ; 3.815      ;
; 1.039  ; spi_slave:command_spi_slave|state_reg[2]    ; spi_slave:command_spi_slave|state_reg[1]     ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; 0.000      ; 1.345      ;
; 1.042  ; spi_slave:command_spi_slave|state_reg[2]    ; spi_slave:command_spi_slave|state_reg[0]     ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; 0.000      ; 1.348      ;
; 1.075  ; spi_slave:command_spi_slave|state_reg[0]    ; spi_slave:command_spi_slave|wr_ack_reg       ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; 0.002      ; 1.383      ;
; 1.206  ; spi_slave:command_spi_slave|state_reg[0]    ; spi_slave:command_spi_slave|state_reg[1]     ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; 0.000      ; 1.512      ;
; 1.266  ; spi_slave:command_spi_slave|state_reg[3]    ; spi_slave:command_spi_slave|state_reg[0]     ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; 0.000      ; 1.572      ;
; 1.272  ; spi_slave:command_spi_slave|state_reg[3]    ; spi_slave:command_spi_slave|state_reg[1]     ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; 0.000      ; 1.578      ;
; 1.272  ; spi_slave:command_spi_slave|state_reg[3]    ; spi_slave:command_spi_slave|state_reg[2]     ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; 0.000      ; 1.578      ;
; 1.508  ; spi_slave:command_spi_slave|sh_reg[2]       ; spi_slave:command_spi_slave|sh_reg[3]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; 0.000      ; 1.814      ;
; 1.510  ; spi_slave:command_spi_slave|sh_reg[0]       ; spi_slave:command_spi_slave|sh_reg[1]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; 0.000      ; 1.816      ;
; 1.538  ; spi_slave:command_spi_slave|state_reg[1]    ; spi_slave:command_spi_slave|state_reg[2]     ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; 0.000      ; 1.844      ;
; 1.539  ; spi_slave:command_spi_slave|state_reg[1]    ; spi_slave:command_spi_slave|state_reg[0]     ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; 0.000      ; 1.845      ;
; 1.745  ; spi_slave:command_spi_slave|state_reg[0]    ; spi_slave:command_spi_slave|sh_reg[4]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; 0.000      ; 2.051      ;
; 1.748  ; spi_slave:command_spi_slave|state_reg[0]    ; spi_slave:command_spi_slave|sh_reg[6]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; 0.000      ; 2.054      ;
; 1.834  ; spi_slave:command_spi_slave|state_reg[1]    ; spi_slave:command_spi_slave|wr_ack_reg       ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; 0.002      ; 2.142      ;
; 1.840  ; spi_slave:command_spi_slave|sh_reg[5]       ; spi_slave:command_spi_slave|sh_reg[6]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; 0.017      ; 2.163      ;
; 1.848  ; spi_slave:command_spi_slave|sh_reg[3]       ; spi_slave:command_spi_slave|sh_reg[4]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; 0.017      ; 2.171      ;
; 1.854  ; spi_slave:command_spi_slave|state_reg[1]    ; spi_slave:command_spi_slave|sh_reg[4]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; 0.000      ; 2.160      ;
; 1.858  ; spi_slave:command_spi_slave|state_reg[1]    ; spi_slave:command_spi_slave|sh_reg[6]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; 0.000      ; 2.164      ;
; 1.950  ; spi_slave:command_spi_slave|sh_reg[1]       ; spi_slave:command_spi_slave|sh_reg[2]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; 0.000      ; 2.256      ;
; 2.027  ; spi_slave:command_spi_slave|state_reg[2]    ; spi_slave:command_spi_slave|sh_reg[4]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; 0.000      ; 2.333      ;
; 2.031  ; spi_slave:command_spi_slave|state_reg[2]    ; spi_slave:command_spi_slave|sh_reg[6]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; 0.000      ; 2.337      ;
; 2.054  ; spi_slave:command_spi_slave|state_reg[3]    ; spi_slave:command_spi_slave|wr_ack_reg       ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; 0.002      ; 2.362      ;
; 2.056  ; spi_slave:command_spi_slave|state_reg[1]    ; spi_slave:command_spi_slave|tx_bit_reg       ; SPI3_SCLK                        ; SPI3_SCLK   ; -0.500       ; 0.000      ; 1.862      ;
; 2.077  ; spi_slave:command_spi_slave|sh_reg[2]       ; spi_slave:command_spi_slave|do_buffer_reg[3] ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; 0.000      ; 2.383      ;
; 2.136  ; spi_slave:command_spi_slave|state_reg[3]    ; spi_slave:command_spi_slave|sh_reg[4]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; 0.000      ; 2.442      ;
; 2.139  ; spi_slave:command_spi_slave|state_reg[3]    ; spi_slave:command_spi_slave|sh_reg[6]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; 0.000      ; 2.445      ;
; 2.177  ; spi_slave:command_spi_slave|state_reg[2]    ; spi_slave:command_spi_slave|wr_ack_reg       ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; 0.002      ; 2.485      ;
; 2.199  ; spi_slave:command_spi_slave|state_reg[1]    ; spi_slave:command_spi_slave|state_reg[3]     ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; 0.000      ; 2.505      ;
; 2.229  ; spi_slave:command_spi_slave|state_reg[2]    ; spi_slave:command_spi_slave|tx_bit_reg       ; SPI3_SCLK                        ; SPI3_SCLK   ; -0.500       ; 0.000      ; 2.035      ;
; 2.240  ; spi_slave:command_spi_slave|sh_reg[0]       ; spi_slave:command_spi_slave|do_buffer_reg[1] ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; 0.000      ; 2.546      ;
; 2.253  ; spi_slave:command_spi_slave|state_reg[0]    ; spi_slave:command_spi_slave|tx_bit_reg       ; SPI3_SCLK                        ; SPI3_SCLK   ; -0.500       ; 0.000      ; 2.059      ;
; 2.371  ; spi_slave:command_spi_slave|sh_reg[4]       ; spi_slave:command_spi_slave|do_buffer_reg[5] ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; -0.017     ; 2.660      ;
; 2.419  ; spi_slave:command_spi_slave|state_reg[3]    ; spi_slave:command_spi_slave|state_reg[3]     ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; 0.000      ; 2.725      ;
; 2.521  ; spi_slave:command_spi_slave|state_reg[2]    ; spi_slave:command_spi_slave|do_transfer_reg  ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; -0.003     ; 2.824      ;
; 2.542  ; spi_slave:command_spi_slave|state_reg[2]    ; spi_slave:command_spi_slave|state_reg[3]     ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; 0.000      ; 2.848      ;
; 2.562  ; spi_slave:command_spi_slave|state_reg[3]    ; spi_slave:command_spi_slave|tx_bit_reg       ; SPI3_SCLK                        ; SPI3_SCLK   ; -0.500       ; 0.000      ; 2.368      ;
; 2.639  ; spi_slave:command_spi_slave|sh_reg[7]       ; spi_slave:command_spi_slave|tx_bit_reg       ; SPI3_SCLK                        ; SPI3_SCLK   ; -0.500       ; 0.017      ; 2.462      ;
; 2.680  ; spi_slave:command_spi_slave|sh_reg[1]       ; spi_slave:command_spi_slave|do_buffer_reg[2] ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; 0.000      ; 2.986      ;
; 2.692  ; spi_slave:command_spi_slave|state_reg[0]    ; spi_slave:command_spi_slave|do_transfer_reg  ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; -0.003     ; 2.995      ;
; 2.695  ; spi_slave:command_spi_slave|state_reg[0]    ; spi_slave:command_spi_slave|do_buffer_reg[5] ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; -0.017     ; 2.984      ;
; 2.696  ; spi_slave:command_spi_slave|state_reg[0]    ; spi_slave:command_spi_slave|sh_reg[1]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; -0.017     ; 2.985      ;
; 2.696  ; spi_slave:command_spi_slave|state_reg[0]    ; spi_slave:command_spi_slave|sh_reg[2]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; -0.017     ; 2.985      ;
; 2.697  ; spi_slave:command_spi_slave|state_reg[0]    ; spi_slave:command_spi_slave|sh_reg[7]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; -0.017     ; 2.986      ;
; 2.697  ; spi_slave:command_spi_slave|state_reg[0]    ; spi_slave:command_spi_slave|sh_reg[3]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; -0.017     ; 2.986      ;
; 2.728  ; spi_slave:command_spi_slave|state_reg[1]    ; spi_slave:command_spi_slave|sh_reg[3]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; -0.017     ; 3.017      ;
; 2.729  ; spi_slave:command_spi_slave|state_reg[1]    ; spi_slave:command_spi_slave|do_buffer_reg[5] ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; -0.017     ; 3.018      ;
; 2.730  ; spi_slave:command_spi_slave|state_reg[1]    ; spi_slave:command_spi_slave|sh_reg[7]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; -0.017     ; 3.019      ;
; 2.731  ; spi_slave:command_spi_slave|state_reg[1]    ; spi_slave:command_spi_slave|sh_reg[2]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; -0.017     ; 3.020      ;
; 2.732  ; spi_slave:command_spi_slave|state_reg[1]    ; spi_slave:command_spi_slave|sh_reg[1]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; -0.017     ; 3.021      ;
; 2.758  ; spi_slave:command_spi_slave|state_reg[3]    ; spi_slave:command_spi_slave|do_transfer_reg  ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; -0.003     ; 3.061      ;
; 2.769  ; spi_slave:command_spi_slave|sh_reg[6]       ; spi_slave:command_spi_slave|sh_reg[7]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; -0.017     ; 3.058      ;
; 2.780  ; spi_slave:command_spi_slave|state_reg[1]    ; spi_slave:command_spi_slave|do_transfer_reg  ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; -0.003     ; 3.083      ;
; 2.901  ; spi_slave:command_spi_slave|state_reg[2]    ; spi_slave:command_spi_slave|sh_reg[3]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; -0.017     ; 3.190      ;
; 2.902  ; spi_slave:command_spi_slave|state_reg[2]    ; spi_slave:command_spi_slave|do_buffer_reg[5] ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; -0.017     ; 3.191      ;
; 2.903  ; spi_slave:command_spi_slave|state_reg[2]    ; spi_slave:command_spi_slave|sh_reg[7]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; -0.017     ; 3.192      ;
; 2.904  ; spi_slave:command_spi_slave|state_reg[2]    ; spi_slave:command_spi_slave|sh_reg[2]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; -0.017     ; 3.193      ;
; 2.905  ; spi_slave:command_spi_slave|state_reg[2]    ; spi_slave:command_spi_slave|sh_reg[1]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; -0.017     ; 3.194      ;
; 3.080  ; spi_slave:command_spi_slave|state_reg[2]    ; spi_slave:command_spi_slave|do_buffer_reg[0] ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; -0.017     ; 3.369      ;
; 3.080  ; spi_slave:command_spi_slave|state_reg[2]    ; spi_slave:command_spi_slave|do_buffer_reg[2] ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; -0.017     ; 3.369      ;
; 3.080  ; spi_slave:command_spi_slave|state_reg[2]    ; spi_slave:command_spi_slave|do_buffer_reg[3] ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; -0.017     ; 3.369      ;
; 3.080  ; spi_slave:command_spi_slave|state_reg[2]    ; spi_slave:command_spi_slave|do_buffer_reg[6] ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; -0.017     ; 3.369      ;
; 3.080  ; spi_slave:command_spi_slave|state_reg[2]    ; spi_slave:command_spi_slave|do_buffer_reg[1] ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; -0.017     ; 3.369      ;
; 3.080  ; spi_slave:command_spi_slave|state_reg[2]    ; spi_slave:command_spi_slave|do_buffer_reg[7] ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; -0.017     ; 3.369      ;
; 3.080  ; spi_slave:command_spi_slave|state_reg[2]    ; spi_slave:command_spi_slave|do_buffer_reg[4] ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; -0.017     ; 3.369      ;
+--------+---------------------------------------------+----------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'inst|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                         ;
+-------+------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                          ; To Node                                                                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.499 ; spi_master:data_spi_master|\spi_2x_ce_gen_proc:clk_cnt[0]                          ; spi_master:data_spi_master|\spi_2x_ce_gen_proc:clk_cnt[0]                       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; spi_master:data_spi_master|\spi_2x_ce_gen_proc:clk_cnt[1]                          ; spi_master:data_spi_master|\spi_2x_ce_gen_proc:clk_cnt[1]                       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; spi_master:data_spi_master|core_n_clk                                              ; spi_master:data_spi_master|core_n_clk                                           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; spi_master:data_spi_master|state_reg[2]                                            ; spi_master:data_spi_master|state_reg[2]                                         ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; spi_master:data_spi_master|state_reg[1]                                            ; spi_master:data_spi_master|state_reg[1]                                         ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; spi_master:data_spi_master|ssel_ena_reg                                            ; spi_master:data_spi_master|ssel_ena_reg                                         ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; state_machine_spi_command:state_machine_spi_slave|state.finish_template_state      ; state_machine_spi_command:state_machine_spi_slave|state.finish_template_state   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; state_machine_spi_command:state_machine_spi_slave|state.ready                      ; state_machine_spi_command:state_machine_spi_slave|state.ready                   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; spi_slave:command_spi_slave|wren                                                   ; spi_slave:command_spi_slave|wren                                                ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; state_machine_spi_command:state_machine_spi_slave|state.wait_request_read1         ; state_machine_spi_command:state_machine_spi_slave|state.wait_request_read1      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; state_machine_spi_command:state_machine_spi_slave|state.wait_request_read2         ; state_machine_spi_command:state_machine_spi_slave|state.wait_request_read2      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; state_machine_spi_command:state_machine_spi_slave|state.wait_request_read3         ; state_machine_spi_command:state_machine_spi_slave|state.wait_request_read3      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; state_machine_spi_command:state_machine_spi_slave|state.wait_request_read4         ; state_machine_spi_command:state_machine_spi_slave|state.wait_request_read4      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; state_machine_spi_command:state_machine_spi_slave|state.wait_request_read5         ; state_machine_spi_command:state_machine_spi_slave|state.wait_request_read5      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; state_machine_spi_command:state_machine_spi_slave|state.wait_request_read6         ; state_machine_spi_command:state_machine_spi_slave|state.wait_request_read6      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; state_machine_spi_command:state_machine_spi_slave|state.wait_request_read7         ; state_machine_spi_command:state_machine_spi_slave|state.wait_request_read7      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; state_machine_spi_command:state_machine_spi_slave|write_enable_master              ; state_machine_spi_command:state_machine_spi_slave|write_enable_master           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; spi_master:data_spi_master|wren                                                    ; spi_master:data_spi_master|wren                                                 ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; spi_master:data_spi_master|state_reg[3]                                            ; spi_master:data_spi_master|state_reg[3]                                         ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; spi_master:data_spi_master|state_reg[0]                                            ; spi_master:data_spi_master|state_reg[0]                                         ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; spi_master:data_spi_master|sck_ena_reg                                             ; spi_master:data_spi_master|sck_ena_reg                                          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; spi_master:data_spi_master|rx_bit_reg                                              ; spi_master:data_spi_master|rx_bit_reg                                           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; spi_master:data_spi_master|sh_reg[7]                                               ; spi_master:data_spi_master|sh_reg[7]                                            ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.732 ; spi_master:data_spi_master|di_reg[5]                                               ; spi_master:data_spi_master|sh_reg[5]                                            ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.038      ;
; 0.740 ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[45]             ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[53]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.046      ;
; 0.742 ; spi_slave:command_spi_slave|do_valid_C                                             ; spi_slave:command_spi_slave|do_valid_D                                          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.048      ;
; 0.744 ; state_machine_spi_command:state_machine_spi_slave|state.wait_request_read_wait6    ; state_machine_spi_command:state_machine_spi_slave|state.wait_request_read7      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.050      ;
; 0.745 ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[10]             ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[18]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[33]             ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[41]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.051      ;
; 0.746 ; spi_master:data_spi_master|di_reg[4]                                               ; spi_master:data_spi_master|sh_reg[4]                                            ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.052      ;
; 0.749 ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[29]             ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[37]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.055      ;
; 0.750 ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[22]             ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[30]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.056      ;
; 0.750 ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[31]             ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[39]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.056      ;
; 0.751 ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[46]             ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[54]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.057      ;
; 0.751 ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[43]             ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[51]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.057      ;
; 0.752 ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[26]             ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[34]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.058      ;
; 0.753 ; state_machine_spi_command:state_machine_spi_slave|command_cnt[31]                  ; state_machine_spi_command:state_machine_spi_slave|command_cnt[31]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.059      ;
; 0.753 ; state_machine_spi_command:state_machine_spi_slave|state.wait_finish_template_state ; state_machine_spi_command:state_machine_spi_slave|write_enable_master           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.059      ;
; 0.754 ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[44]             ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[52]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.060      ;
; 0.754 ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[48]             ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[56]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.060      ;
; 0.755 ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[50]             ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[58]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.061      ;
; 0.755 ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[52]             ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[60]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.061      ;
; 0.757 ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[16]             ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[24]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.063      ;
; 0.757 ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[32]             ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[40]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.063      ;
; 0.758 ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[0]              ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[8]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.064      ;
; 0.758 ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[11]             ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[19]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.064      ;
; 0.761 ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[21]             ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[29]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.067      ;
; 0.761 ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[55]             ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[63]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.067      ;
; 0.768 ; spi_master:data_spi_master|spi_2x_ce                                               ; spi_master:data_spi_master|core_ce                                              ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.074      ;
; 0.771 ; spi_master:data_spi_master|\spi_2x_ce_gen_proc:clk_cnt[1]                          ; spi_master:data_spi_master|\spi_2x_ce_gen_proc:clk_cnt[0]                       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.077      ;
; 0.773 ; state_machine_spi_command:state_machine_spi_slave|state.wait_request_read3         ; state_machine_spi_command:state_machine_spi_slave|state.wait_request_read_wait3 ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.079      ;
; 0.775 ; spi_master:data_spi_master|spi_2x_ce                                               ; spi_master:data_spi_master|core_n_ce                                            ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.081      ;
; 0.776 ; spi_master:data_spi_master|\spi_2x_ce_gen_proc:clk_cnt[1]                          ; spi_master:data_spi_master|spi_2x_ce                                            ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.082      ;
; 0.776 ; spi_master:data_spi_master|\spi_2x_ce_gen_proc:clk_cnt[0]                          ; spi_master:data_spi_master|\spi_2x_ce_gen_proc:clk_cnt[1]                       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.082      ;
; 0.776 ; spi_master:data_spi_master|spi_2x_ce                                               ; spi_master:data_spi_master|core_n_clk                                           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.082      ;
; 0.784 ; spi_master:data_spi_master|wren                                                    ; spi_master:data_spi_master|ssel_ena_reg                                         ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.090      ;
; 0.788 ; spi_master:data_spi_master|state_reg[0]                                            ; spi_master:data_spi_master|state_reg[2]                                         ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.094      ;
; 0.788 ; spi_master:data_spi_master|core_n_ce                                               ; spi_master:data_spi_master|state_reg[3]                                         ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.094      ;
; 0.788 ; spi_master:data_spi_master|core_n_ce                                               ; spi_master:data_spi_master|state_reg[0]                                         ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.094      ;
; 0.790 ; spi_master:data_spi_master|state_reg[0]                                            ; spi_master:data_spi_master|state_reg[1]                                         ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.096      ;
; 0.810 ; spi_master:data_spi_master|di_req_o_reg                                            ; state_machine_spi_command:state_machine_spi_slave|state.wait_request_read_wait1 ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.116      ;
; 0.810 ; spi_master:data_spi_master|di_req_o_reg                                            ; state_machine_spi_command:state_machine_spi_slave|state.wait_request_read_wait2 ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.116      ;
; 0.819 ; spi_master:data_spi_master|di_req_o_reg                                            ; state_machine_spi_command:state_machine_spi_slave|state.wait_request_read4      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.125      ;
; 0.822 ; spi_master:data_spi_master|di_req_o_reg                                            ; state_machine_spi_command:state_machine_spi_slave|state.wait_request_read3      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.128      ;
; 0.824 ; spi_master:data_spi_master|di_req_o_reg                                            ; state_machine_spi_command:state_machine_spi_slave|state.wait_request_read1      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.130      ;
; 0.825 ; spi_master:data_spi_master|di_req_o_reg                                            ; state_machine_spi_command:state_machine_spi_slave|state.wait_request_read2      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.131      ;
; 0.873 ; state_machine_spi_command:state_machine_spi_slave|state.led_fetch                  ; state_machine_spi_command:state_machine_spi_slave|state.led_prepare             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.179      ;
; 0.876 ; state_machine_spi_command:state_machine_spi_slave|state.led_fetch                  ; state_machine_spi_command:state_machine_spi_slave|write_enable_slave            ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.182      ;
; 0.900 ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[36]             ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[44]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.206      ;
; 0.901 ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[37]             ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[45]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.207      ;
; 0.905 ; spi_slave:command_spi_slave|do_valid_B                                             ; spi_slave:command_spi_slave|do_valid_C                                          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.211      ;
; 0.906 ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[49]             ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[57]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.212      ;
; 0.908 ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[1]              ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[9]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.214      ;
; 0.909 ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[42]             ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[50]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.215      ;
; 0.910 ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[23]             ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[31]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.216      ;
; 0.911 ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[30]             ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[38]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.217      ;
; 0.913 ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[13]             ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[21]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.219      ;
; 0.913 ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[28]             ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[36]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.219      ;
; 0.913 ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[27]             ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[35]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.219      ;
; 0.914 ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[53]             ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[61]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.220      ;
; 0.915 ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[39]             ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[47]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.221      ;
; 0.916 ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[24]             ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[32]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.222      ;
; 0.918 ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[54]             ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[62]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.224      ;
; 0.918 ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[41]             ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[49]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.224      ;
; 0.919 ; spi_slave:command_spi_slave|do_valid_B                                             ; spi_slave:command_spi_slave|do_valid_o_reg                                      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.225      ;
; 0.919 ; spi_master:data_spi_master|di_reg[0]                                               ; spi_master:data_spi_master|sh_reg[0]                                            ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.225      ;
; 0.919 ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[8]              ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[16]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.225      ;
; 0.920 ; spi_master:data_spi_master|di_reg[3]                                               ; spi_master:data_spi_master|sh_reg[3]                                            ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.226      ;
; 0.920 ; spi_master:data_spi_master|di_reg[6]                                               ; spi_master:data_spi_master|sh_reg[6]                                            ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.226      ;
; 0.920 ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[51]             ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[59]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.226      ;
; 0.921 ; spi_master:data_spi_master|sh_reg[0]                                               ; spi_master:data_spi_master|sh_reg[1]                                            ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.227      ;
; 0.922 ; spi_master:data_spi_master|di_reg[2]                                               ; spi_master:data_spi_master|sh_reg[2]                                            ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.228      ;
; 0.931 ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[27]             ; state_machine_spi_command:state_machine_spi_slave|led_state[27]                 ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.237      ;
; 0.937 ; state_machine_spi_command:state_machine_spi_slave|state.wait_request_read2         ; state_machine_spi_command:state_machine_spi_slave|state.wait_request_read_wait2 ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.243      ;
; 0.948 ; spi_master:data_spi_master|core_n_clk                                              ; spi_master:data_spi_master|core_n_ce                                            ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.254      ;
; 0.953 ; spi_master:data_spi_master|core_n_clk                                              ; spi_master:data_spi_master|spi_clk_reg                                          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.259      ;
; 0.955 ; spi_master:data_spi_master|core_n_clk                                              ; spi_master:data_spi_master|core_ce                                              ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.261      ;
; 0.980 ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[58]             ; state_machine_spi_command:state_machine_spi_slave|led_state[58]                 ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.285      ;
; 1.024 ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[1]                ; spi_slave:command_spi_slave|di_reg[1]                                           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.013      ; 1.343      ;
; 1.029 ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[26]             ; state_machine_spi_command:state_machine_spi_slave|led_state[26]                 ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.014      ; 1.349      ;
+-------+------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'inst|altpll_component|pll|clk[1]'                                                                                                                                                                        ;
+-------+-----------------------------------------------------------------+-----------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                                                       ; To Node                           ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------+-----------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.499 ; LED:LED|count[1]                                                ; LED:LED|count[1]                  ; inst|altpll_component|pll|clk[1] ; inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; LED:LED|count[2]                                                ; LED:LED|count[2]                  ; inst|altpll_component|pll|clk[1] ; inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; LED:LED|count[3]                                                ; LED:LED|count[3]                  ; inst|altpll_component|pll|clk[1] ; inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; LED:LED|count[4]                                                ; LED:LED|count[4]                  ; inst|altpll_component|pll|clk[1] ; inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; LED:LED|count[5]                                                ; LED:LED|count[5]                  ; inst|altpll_component|pll|clk[1] ; inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; LED:LED|state.processBit                                        ; LED:LED|state.processBit          ; inst|altpll_component|pll|clk[1] ; inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; LED:LED|STCP                                                    ; LED:LED|STCP                      ; inst|altpll_component|pll|clk[1] ; inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.805      ;
; 0.741 ; state_machine_spi_command:state_machine_spi_slave|led_state[53] ; LED:LED|DATA_signal[53]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 1.057      ;
; 0.743 ; state_machine_spi_command:state_machine_spi_slave|led_state[57] ; LED:LED|DATA_signal[57]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 1.059      ;
; 0.747 ; state_machine_spi_command:state_machine_spi_slave|led_state[51] ; LED:LED|DATA_signal[51]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 1.063      ;
; 0.749 ; state_machine_spi_command:state_machine_spi_slave|led_state[54] ; LED:LED|DATA_signal[54]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 1.065      ;
; 0.750 ; state_machine_spi_command:state_machine_spi_slave|led_state[11] ; LED:LED|DATA_signal[11]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 1.066      ;
; 0.754 ; state_machine_spi_command:state_machine_spi_slave|led_state[23] ; LED:LED|DATA_signal[23]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 1.070      ;
; 0.757 ; state_machine_spi_command:state_machine_spi_slave|led_state[8]  ; LED:LED|DATA_signal[8]~_emulated  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 1.073      ;
; 0.757 ; state_machine_spi_command:state_machine_spi_slave|led_state[22] ; LED:LED|DATA_signal[22]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.018      ; 1.091      ;
; 0.758 ; state_machine_spi_command:state_machine_spi_slave|led_state[56] ; LED:LED|DATA_signal[56]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 1.074      ;
; 0.758 ; state_machine_spi_command:state_machine_spi_slave|led_state[55] ; LED:LED|DATA_signal[55]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 1.074      ;
; 0.759 ; state_machine_spi_command:state_machine_spi_slave|led_state[29] ; LED:LED|DATA_signal[29]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 1.075      ;
; 0.760 ; state_machine_spi_command:state_machine_spi_slave|led_state[12] ; LED:LED|DATA_signal[12]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 1.076      ;
; 0.760 ; state_machine_spi_command:state_machine_spi_slave|led_state[60] ; LED:LED|DATA_signal[60]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 1.076      ;
; 0.764 ; state_machine_spi_command:state_machine_spi_slave|led_state[45] ; LED:LED|DATA_signal[45]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 1.080      ;
; 0.768 ; state_machine_spi_command:state_machine_spi_slave|led_state[43] ; LED:LED|DATA_signal[43]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 1.084      ;
; 0.774 ; state_machine_spi_command:state_machine_spi_slave|led_state[42] ; LED:LED|DATA_signal[42]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 1.090      ;
; 0.913 ; state_machine_spi_command:state_machine_spi_slave|led_state[20] ; LED:LED|DATA_signal[20]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.018      ; 1.247      ;
; 0.919 ; state_machine_spi_command:state_machine_spi_slave|led_state[38] ; LED:LED|DATA_signal[38]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 1.235      ;
; 0.921 ; state_machine_spi_command:state_machine_spi_slave|led_state[59] ; LED:LED|DATA_signal[59]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 1.237      ;
; 0.921 ; state_machine_spi_command:state_machine_spi_slave|led_state[63] ; LED:LED|DATA_signal[63]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 1.237      ;
; 0.922 ; state_machine_spi_command:state_machine_spi_slave|led_state[41] ; LED:LED|DATA_signal[41]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 1.238      ;
; 0.926 ; state_machine_spi_command:state_machine_spi_slave|led_state[47] ; LED:LED|DATA_signal[47]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 1.242      ;
; 0.927 ; state_machine_spi_command:state_machine_spi_slave|led_state[31] ; LED:LED|DATA_signal[31]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 1.243      ;
; 0.927 ; LED:LED|validClock                                              ; LED:LED|state.processFirstBit     ; inst|altpll_component|pll|clk[1] ; inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.233      ;
; 0.928 ; state_machine_spi_command:state_machine_spi_slave|led_state[46] ; LED:LED|DATA_signal[46]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 1.244      ;
; 0.972 ; state_machine_spi_command:state_machine_spi_slave|led_state[61] ; LED:LED|DATA_signal[61]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; -0.002     ; 1.286      ;
; 0.995 ; state_machine_spi_command:state_machine_spi_slave|led_state[48] ; LED:LED|DATA_signal[48]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 1.311      ;
; 1.039 ; state_machine_spi_command:state_machine_spi_slave|led_state[7]  ; LED:LED|DATA_signal[7]~_emulated  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 1.355      ;
; 1.047 ; state_machine_spi_command:state_machine_spi_slave|led_state[32] ; LED:LED|DATA_signal[32]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; -0.001     ; 1.362      ;
; 1.051 ; state_machine_spi_command:state_machine_spi_slave|led_state[62] ; LED:LED|DATA_signal[62]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; -0.001     ; 1.366      ;
; 1.135 ; state_machine_spi_command:state_machine_spi_slave|led_state[17] ; LED:LED|DATA_signal[17]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; -0.002     ; 1.449      ;
; 1.137 ; LED:LED|state.processBit                                        ; LED:LED|count[1]                  ; inst|altpll_component|pll|clk[1] ; inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 1.444      ;
; 1.138 ; LED:LED|state.processBit                                        ; LED:LED|count[2]                  ; inst|altpll_component|pll|clk[1] ; inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 1.445      ;
; 1.138 ; LED:LED|state.processBit                                        ; LED:LED|count[3]                  ; inst|altpll_component|pll|clk[1] ; inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 1.445      ;
; 1.138 ; LED:LED|state.processBit                                        ; LED:LED|count[4]                  ; inst|altpll_component|pll|clk[1] ; inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 1.445      ;
; 1.138 ; LED:LED|state.processBit                                        ; LED:LED|count[5]                  ; inst|altpll_component|pll|clk[1] ; inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 1.445      ;
; 1.139 ; LED:LED|state.processBit                                        ; LED:LED|count[0]                  ; inst|altpll_component|pll|clk[1] ; inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 1.446      ;
; 1.145 ; state_machine_spi_command:state_machine_spi_slave|led_state[24] ; LED:LED|DATA_signal[24]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 1.461      ;
; 1.145 ; state_machine_spi_command:state_machine_spi_slave|led_state[30] ; LED:LED|DATA_signal[30]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 1.461      ;
; 1.148 ; state_machine_spi_command:state_machine_spi_slave|led_state[9]  ; LED:LED|DATA_signal[9]~_emulated  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 1.464      ;
; 1.148 ; state_machine_spi_command:state_machine_spi_slave|led_state[26] ; LED:LED|DATA_signal[26]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 1.464      ;
; 1.174 ; LED:LED|state.processFirstBit                                   ; LED:LED|STCP                      ; inst|altpll_component|pll|clk[1] ; inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.480      ;
; 1.177 ; LED:LED|state.processFirstBit                                   ; LED:LED|state.processBit          ; inst|altpll_component|pll|clk[1] ; inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.483      ;
; 1.182 ; state_machine_spi_command:state_machine_spi_slave|led_state[4]  ; LED:LED|DATA_signal[4]~_emulated  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 1.498      ;
; 1.189 ; state_machine_spi_command:state_machine_spi_slave|led_state[58] ; LED:LED|DATA_signal[58]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 1.505      ;
; 1.202 ; state_machine_spi_command:state_machine_spi_slave|led_state[25] ; LED:LED|DATA_signal[25]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 1.518      ;
; 1.224 ; state_machine_spi_command:state_machine_spi_slave|led_state[16] ; LED:LED|DATA_signal[16]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 1.540      ;
; 1.224 ; state_machine_spi_command:state_machine_spi_slave|led_state[36] ; LED:LED|DATA_signal[36]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 1.540      ;
; 1.226 ; state_machine_spi_command:state_machine_spi_slave|led_state[33] ; LED:LED|DATA_signal[33]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 1.542      ;
; 1.226 ; state_machine_spi_command:state_machine_spi_slave|led_state[39] ; LED:LED|DATA_signal[39]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 1.542      ;
; 1.227 ; state_machine_spi_command:state_machine_spi_slave|led_state[40] ; LED:LED|DATA_signal[40]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; -0.001     ; 1.542      ;
; 1.230 ; state_machine_spi_command:state_machine_spi_slave|led_state[5]  ; LED:LED|DATA_signal[5]~_emulated  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 1.546      ;
; 1.230 ; LED:LED|state.processBit                                        ; LED:LED|STCP                      ; inst|altpll_component|pll|clk[1] ; inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.536      ;
; 1.242 ; state_machine_spi_command:state_machine_spi_slave|led_state[52] ; LED:LED|DATA_signal[52]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 1.558      ;
; 1.266 ; state_machine_spi_command:state_machine_spi_slave|led_state[21] ; LED:LED|DATA_signal[21]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 1.582      ;
; 1.271 ; state_machine_spi_command:state_machine_spi_slave|led_state[6]  ; LED:LED|DATA_signal[6]~_emulated  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 1.587      ;
; 1.364 ; state_machine_spi_command:state_machine_spi_slave|led_state[44] ; LED:LED|DATA_signal[44]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; -0.001     ; 1.679      ;
; 1.389 ; state_machine_spi_command:state_machine_spi_slave|led_state[18] ; LED:LED|DATA_signal[18]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; -0.002     ; 1.703      ;
; 1.390 ; state_machine_spi_command:state_machine_spi_slave|led_state[49] ; LED:LED|DATA_signal[49]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; -0.002     ; 1.704      ;
; 1.408 ; state_machine_spi_command:state_machine_spi_slave|led_state[13] ; LED:LED|DATA_signal[13]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 1.724      ;
; 1.463 ; state_machine_spi_command:state_machine_spi_slave|led_state[0]  ; LED:LED|DATA_signal[0]~_emulated  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 1.779      ;
; 1.469 ; state_machine_spi_command:state_machine_spi_slave|led_state[50] ; LED:LED|DATA_signal[50]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 1.785      ;
; 1.482 ; state_machine_spi_command:state_machine_spi_slave|led_state[2]  ; LED:LED|DATA_signal[2]~_emulated  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 1.798      ;
; 1.560 ; state_machine_spi_command:state_machine_spi_slave|led_state[10] ; LED:LED|DATA_signal[10]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; -0.002     ; 1.874      ;
; 1.580 ; state_machine_spi_command:state_machine_spi_slave|led_state[37] ; LED:LED|DATA_signal[37]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 1.896      ;
; 1.586 ; state_machine_spi_command:state_machine_spi_slave|led_state[14] ; LED:LED|DATA_signal[14]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 1.902      ;
; 1.593 ; state_machine_spi_command:state_machine_spi_slave|led_state[1]  ; LED:LED|DATA_signal[1]~_emulated  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 1.909      ;
; 1.607 ; state_machine_spi_command:state_machine_spi_slave|led_state[27] ; LED:LED|DATA_signal[27]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.014      ; 1.937      ;
; 1.612 ; LED:LED|state.processBit                                        ; LED:LED|count[6]                  ; inst|altpll_component|pll|clk[1] ; inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 1.919      ;
; 1.636 ; LED:LED|count[6]                                                ; LED:LED|count[6]                  ; inst|altpll_component|pll|clk[1] ; inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.942      ;
; 1.669 ; LED:LED|count[0]                                                ; LED:LED|STCP                      ; inst|altpll_component|pll|clk[1] ; inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 1.974      ;
; 1.671 ; LED:LED|count[0]                                                ; LED:LED|state.processBit          ; inst|altpll_component|pll|clk[1] ; inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 1.976      ;
; 1.781 ; LED:LED|count[1]                                                ; LED:LED|STCP                      ; inst|altpll_component|pll|clk[1] ; inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 2.086      ;
; 1.783 ; LED:LED|count[1]                                                ; LED:LED|state.processBit          ; inst|altpll_component|pll|clk[1] ; inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 2.088      ;
; 1.785 ; state_machine_spi_command:state_machine_spi_slave|led_state[15] ; LED:LED|DATA_signal[15]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 2.101      ;
; 1.792 ; LED:LED|state.processBit                                        ; LED:LED|validClock                ; inst|altpll_component|pll|clk[1] ; inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.098      ;
; 1.793 ; state_machine_spi_command:state_machine_spi_slave|led_state[28] ; LED:LED|DATA_signal[28]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.019      ; 2.128      ;
; 1.831 ; state_machine_spi_command:state_machine_spi_slave|led_state[35] ; LED:LED|DATA_signal[35]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 2.147      ;
; 1.856 ; state_machine_spi_command:state_machine_spi_slave|led_state[34] ; LED:LED|DATA_signal[34]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 2.172      ;
; 1.893 ; LED:LED|validClock                                              ; LED:LED|count[2]                  ; inst|altpll_component|pll|clk[1] ; inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 2.200      ;
; 1.893 ; LED:LED|validClock                                              ; LED:LED|count[3]                  ; inst|altpll_component|pll|clk[1] ; inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 2.200      ;
; 1.894 ; LED:LED|validClock                                              ; LED:LED|count[1]                  ; inst|altpll_component|pll|clk[1] ; inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 2.201      ;
; 1.895 ; LED:LED|validClock                                              ; LED:LED|count[4]                  ; inst|altpll_component|pll|clk[1] ; inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 2.202      ;
; 1.895 ; LED:LED|validClock                                              ; LED:LED|count[5]                  ; inst|altpll_component|pll|clk[1] ; inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 2.202      ;
; 1.934 ; LED:LED|count[0]                                                ; LED:LED|count[0]                  ; inst|altpll_component|pll|clk[1] ; inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.240      ;
; 2.080 ; state_machine_spi_command:state_machine_spi_slave|led_state[19] ; LED:LED|DATA_signal[19]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 2.396      ;
; 2.082 ; LED:LED|count[0]                                                ; LED:LED|count[6]                  ; inst|altpll_component|pll|clk[1] ; inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.388      ;
; 2.183 ; LED:LED|validClock                                              ; LED:LED|count[0]                  ; inst|altpll_component|pll|clk[1] ; inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 2.490      ;
; 2.194 ; LED:LED|count[1]                                                ; LED:LED|count[6]                  ; inst|altpll_component|pll|clk[1] ; inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.500      ;
; 2.195 ; LED:LED|count[1]                                                ; LED:LED|count[0]                  ; inst|altpll_component|pll|clk[1] ; inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.501      ;
; 2.228 ; LED:LED|count[0]                                                ; LED:LED|validClock                ; inst|altpll_component|pll|clk[1] ; inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 2.533      ;
; 2.292 ; LED:LED|count[5]                                                ; LED:LED|count[6]                  ; inst|altpll_component|pll|clk[1] ; inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.598      ;
; 2.340 ; LED:LED|count[1]                                                ; LED:LED|validClock                ; inst|altpll_component|pll|clk[1] ; inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 2.645      ;
+-------+-----------------------------------------------------------------+-----------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SPI3_SCLK'                                                                                       ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------------------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; SPI3_SCLK ; Rise       ; SPI3_SCLK                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SPI3_SCLK ; Rise       ; spi_slave:command_spi_slave|do_buffer_reg[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; spi_slave:command_spi_slave|do_buffer_reg[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SPI3_SCLK ; Rise       ; spi_slave:command_spi_slave|do_buffer_reg[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; spi_slave:command_spi_slave|do_buffer_reg[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SPI3_SCLK ; Rise       ; spi_slave:command_spi_slave|do_buffer_reg[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; spi_slave:command_spi_slave|do_buffer_reg[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SPI3_SCLK ; Rise       ; spi_slave:command_spi_slave|do_buffer_reg[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; spi_slave:command_spi_slave|do_buffer_reg[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SPI3_SCLK ; Rise       ; spi_slave:command_spi_slave|do_buffer_reg[4] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; spi_slave:command_spi_slave|do_buffer_reg[4] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SPI3_SCLK ; Rise       ; spi_slave:command_spi_slave|do_buffer_reg[5] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; spi_slave:command_spi_slave|do_buffer_reg[5] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SPI3_SCLK ; Rise       ; spi_slave:command_spi_slave|do_buffer_reg[6] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; spi_slave:command_spi_slave|do_buffer_reg[6] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SPI3_SCLK ; Rise       ; spi_slave:command_spi_slave|do_buffer_reg[7] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; spi_slave:command_spi_slave|do_buffer_reg[7] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SPI3_SCLK ; Rise       ; spi_slave:command_spi_slave|do_transfer_reg  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; spi_slave:command_spi_slave|do_transfer_reg  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SPI3_SCLK ; Fall       ; spi_slave:command_spi_slave|preload_miso     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SPI3_SCLK ; Fall       ; spi_slave:command_spi_slave|preload_miso     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SPI3_SCLK ; Rise       ; spi_slave:command_spi_slave|sh_reg[0]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; spi_slave:command_spi_slave|sh_reg[0]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SPI3_SCLK ; Rise       ; spi_slave:command_spi_slave|sh_reg[1]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; spi_slave:command_spi_slave|sh_reg[1]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SPI3_SCLK ; Rise       ; spi_slave:command_spi_slave|sh_reg[2]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; spi_slave:command_spi_slave|sh_reg[2]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SPI3_SCLK ; Rise       ; spi_slave:command_spi_slave|sh_reg[3]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; spi_slave:command_spi_slave|sh_reg[3]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SPI3_SCLK ; Rise       ; spi_slave:command_spi_slave|sh_reg[4]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; spi_slave:command_spi_slave|sh_reg[4]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SPI3_SCLK ; Rise       ; spi_slave:command_spi_slave|sh_reg[5]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; spi_slave:command_spi_slave|sh_reg[5]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SPI3_SCLK ; Rise       ; spi_slave:command_spi_slave|sh_reg[6]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; spi_slave:command_spi_slave|sh_reg[6]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SPI3_SCLK ; Rise       ; spi_slave:command_spi_slave|sh_reg[7]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; spi_slave:command_spi_slave|sh_reg[7]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SPI3_SCLK ; Rise       ; spi_slave:command_spi_slave|state_reg[0]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; spi_slave:command_spi_slave|state_reg[0]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SPI3_SCLK ; Rise       ; spi_slave:command_spi_slave|state_reg[1]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; spi_slave:command_spi_slave|state_reg[1]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SPI3_SCLK ; Rise       ; spi_slave:command_spi_slave|state_reg[2]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; spi_slave:command_spi_slave|state_reg[2]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SPI3_SCLK ; Rise       ; spi_slave:command_spi_slave|state_reg[3]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; spi_slave:command_spi_slave|state_reg[3]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SPI3_SCLK ; Fall       ; spi_slave:command_spi_slave|tx_bit_reg       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SPI3_SCLK ; Fall       ; spi_slave:command_spi_slave|tx_bit_reg       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SPI3_SCLK ; Rise       ; spi_slave:command_spi_slave|wr_ack_reg       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; spi_slave:command_spi_slave|wr_ack_reg       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI3_SCLK ; Rise       ; SPI3_SCLK|combout                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; SPI3_SCLK|combout                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI3_SCLK ; Rise       ; SPI3_SCLK~clkctrl|inclk[0]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; SPI3_SCLK~clkctrl|inclk[0]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI3_SCLK ; Rise       ; SPI3_SCLK~clkctrl|outclk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; SPI3_SCLK~clkctrl|outclk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI3_SCLK ; Rise       ; command_spi_slave|do_buffer_reg[0]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; command_spi_slave|do_buffer_reg[0]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI3_SCLK ; Rise       ; command_spi_slave|do_buffer_reg[1]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; command_spi_slave|do_buffer_reg[1]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI3_SCLK ; Rise       ; command_spi_slave|do_buffer_reg[2]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; command_spi_slave|do_buffer_reg[2]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI3_SCLK ; Rise       ; command_spi_slave|do_buffer_reg[3]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; command_spi_slave|do_buffer_reg[3]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI3_SCLK ; Rise       ; command_spi_slave|do_buffer_reg[4]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; command_spi_slave|do_buffer_reg[4]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI3_SCLK ; Rise       ; command_spi_slave|do_buffer_reg[5]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; command_spi_slave|do_buffer_reg[5]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI3_SCLK ; Rise       ; command_spi_slave|do_buffer_reg[6]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; command_spi_slave|do_buffer_reg[6]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI3_SCLK ; Rise       ; command_spi_slave|do_buffer_reg[7]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; command_spi_slave|do_buffer_reg[7]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI3_SCLK ; Rise       ; command_spi_slave|do_transfer_reg|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; command_spi_slave|do_transfer_reg|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI3_SCLK ; Rise       ; command_spi_slave|preload_miso|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; command_spi_slave|preload_miso|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI3_SCLK ; Rise       ; command_spi_slave|sh_reg[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; command_spi_slave|sh_reg[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI3_SCLK ; Rise       ; command_spi_slave|sh_reg[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; command_spi_slave|sh_reg[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI3_SCLK ; Rise       ; command_spi_slave|sh_reg[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; command_spi_slave|sh_reg[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI3_SCLK ; Rise       ; command_spi_slave|sh_reg[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; command_spi_slave|sh_reg[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI3_SCLK ; Rise       ; command_spi_slave|sh_reg[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; command_spi_slave|sh_reg[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI3_SCLK ; Rise       ; command_spi_slave|sh_reg[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; command_spi_slave|sh_reg[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI3_SCLK ; Rise       ; command_spi_slave|sh_reg[6]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; command_spi_slave|sh_reg[6]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI3_SCLK ; Rise       ; command_spi_slave|sh_reg[7]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; command_spi_slave|sh_reg[7]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI3_SCLK ; Rise       ; command_spi_slave|state_reg[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; command_spi_slave|state_reg[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI3_SCLK ; Rise       ; command_spi_slave|state_reg[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; command_spi_slave|state_reg[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI3_SCLK ; Rise       ; command_spi_slave|state_reg[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; command_spi_slave|state_reg[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI3_SCLK ; Rise       ; command_spi_slave|state_reg[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; command_spi_slave|state_reg[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI3_SCLK ; Rise       ; command_spi_slave|tx_bit_reg|clk             ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'inst|altpll_component|pll|clk[0]'                                                                                                   ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                                    ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-----------------------------------------------------------+
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|\spi_2x_ce_gen_proc:clk_cnt[0] ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|\spi_2x_ce_gen_proc:clk_cnt[0] ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|\spi_2x_ce_gen_proc:clk_cnt[1] ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|\spi_2x_ce_gen_proc:clk_cnt[1] ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|core_ce                        ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|core_ce                        ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|core_n_ce                      ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|core_n_ce                      ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|core_n_clk                     ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|core_n_clk                     ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|di_reg[0]                      ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|di_reg[0]                      ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|di_reg[1]                      ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|di_reg[1]                      ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|di_reg[2]                      ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|di_reg[2]                      ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|di_reg[3]                      ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|di_reg[3]                      ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|di_reg[4]                      ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|di_reg[4]                      ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|di_reg[5]                      ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|di_reg[5]                      ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|di_reg[6]                      ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|di_reg[6]                      ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|di_reg[7]                      ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|di_reg[7]                      ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|di_req_o_A                     ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|di_req_o_A                     ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|di_req_o_B                     ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|di_req_o_B                     ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|di_req_o_C                     ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|di_req_o_C                     ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|di_req_o_D                     ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|di_req_o_D                     ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|di_req_o_reg                   ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|di_req_o_reg                   ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|di_req_reg                     ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|di_req_reg                     ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|rx_bit_reg                     ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|rx_bit_reg                     ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|sck_ena_reg                    ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|sck_ena_reg                    ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|sh_reg[0]                      ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|sh_reg[0]                      ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|sh_reg[1]                      ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|sh_reg[1]                      ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|sh_reg[2]                      ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|sh_reg[2]                      ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|sh_reg[3]                      ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|sh_reg[3]                      ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|sh_reg[4]                      ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|sh_reg[4]                      ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|sh_reg[5]                      ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|sh_reg[5]                      ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|sh_reg[6]                      ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|sh_reg[6]                      ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|sh_reg[7]                      ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|sh_reg[7]                      ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|spi_2x_ce                      ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|spi_2x_ce                      ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|spi_clk_reg                    ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|spi_clk_reg                    ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|ssel_ena_reg                   ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|ssel_ena_reg                   ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|state_reg[0]                   ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|state_reg[0]                   ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|state_reg[1]                   ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|state_reg[1]                   ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|state_reg[2]                   ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|state_reg[2]                   ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|state_reg[3]                   ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|state_reg[3]                   ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|wr_ack_reg                     ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|wr_ack_reg                     ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|wren                           ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|wren                           ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_slave:command_spi_slave|di_reg[0]                     ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_slave:command_spi_slave|di_reg[0]                     ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_slave:command_spi_slave|di_reg[1]                     ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_slave:command_spi_slave|di_reg[1]                     ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_slave:command_spi_slave|di_reg[2]                     ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_slave:command_spi_slave|di_reg[2]                     ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_slave:command_spi_slave|di_reg[3]                     ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_slave:command_spi_slave|di_reg[3]                     ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_slave:command_spi_slave|di_reg[4]                     ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_slave:command_spi_slave|di_reg[4]                     ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_slave:command_spi_slave|di_reg[5]                     ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_slave:command_spi_slave|di_reg[5]                     ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_slave:command_spi_slave|di_reg[6]                     ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_slave:command_spi_slave|di_reg[6]                     ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_slave:command_spi_slave|di_reg[7]                     ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_slave:command_spi_slave|di_reg[7]                     ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_slave:command_spi_slave|do_valid_A                    ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_slave:command_spi_slave|do_valid_A                    ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_slave:command_spi_slave|do_valid_B                    ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_slave:command_spi_slave|do_valid_B                    ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_slave:command_spi_slave|do_valid_C                    ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_slave:command_spi_slave|do_valid_C                    ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_slave:command_spi_slave|do_valid_D                    ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_slave:command_spi_slave|do_valid_D                    ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-----------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK_50M'                                                                             ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_50M ; Rise       ; CLK_50M|combout                    ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_50M ; Rise       ; CLK_50M|combout                    ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_50M ; Rise       ; inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_50M ; Rise       ; inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_50M ; Rise       ; inst|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_50M ; Rise       ; inst|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_50M ; Rise       ; inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_50M ; Rise       ; inst|altpll_component|pll|inclk[0] ;
; 17.059 ; 20.000       ; 2.941          ; Port Rate        ; CLK_50M ; Rise       ; CLK_50M                            ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'inst|altpll_component|pll|clk[1]'                                                                            ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-----------------------------------+
; 23.758 ; 25.000       ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[0]~_emulated  ;
; 23.758 ; 25.000       ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[0]~_emulated  ;
; 23.758 ; 25.000       ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[10]~_emulated ;
; 23.758 ; 25.000       ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[10]~_emulated ;
; 23.758 ; 25.000       ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[11]~_emulated ;
; 23.758 ; 25.000       ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[11]~_emulated ;
; 23.758 ; 25.000       ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[12]~_emulated ;
; 23.758 ; 25.000       ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[12]~_emulated ;
; 23.758 ; 25.000       ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[13]~_emulated ;
; 23.758 ; 25.000       ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[13]~_emulated ;
; 23.758 ; 25.000       ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[14]~_emulated ;
; 23.758 ; 25.000       ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[14]~_emulated ;
; 23.758 ; 25.000       ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[15]~_emulated ;
; 23.758 ; 25.000       ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[15]~_emulated ;
; 23.758 ; 25.000       ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[16]~_emulated ;
; 23.758 ; 25.000       ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[16]~_emulated ;
; 23.758 ; 25.000       ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[17]~_emulated ;
; 23.758 ; 25.000       ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[17]~_emulated ;
; 23.758 ; 25.000       ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[18]~_emulated ;
; 23.758 ; 25.000       ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[18]~_emulated ;
; 23.758 ; 25.000       ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[19]~_emulated ;
; 23.758 ; 25.000       ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[19]~_emulated ;
; 23.758 ; 25.000       ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[1]~_emulated  ;
; 23.758 ; 25.000       ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[1]~_emulated  ;
; 23.758 ; 25.000       ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[20]~_emulated ;
; 23.758 ; 25.000       ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[20]~_emulated ;
; 23.758 ; 25.000       ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[21]~_emulated ;
; 23.758 ; 25.000       ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[21]~_emulated ;
; 23.758 ; 25.000       ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[22]~_emulated ;
; 23.758 ; 25.000       ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[22]~_emulated ;
; 23.758 ; 25.000       ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[23]~_emulated ;
; 23.758 ; 25.000       ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[23]~_emulated ;
; 23.758 ; 25.000       ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[24]~_emulated ;
; 23.758 ; 25.000       ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[24]~_emulated ;
; 23.758 ; 25.000       ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[25]~_emulated ;
; 23.758 ; 25.000       ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[25]~_emulated ;
; 23.758 ; 25.000       ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[26]~_emulated ;
; 23.758 ; 25.000       ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[26]~_emulated ;
; 23.758 ; 25.000       ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[27]~_emulated ;
; 23.758 ; 25.000       ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[27]~_emulated ;
; 23.758 ; 25.000       ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[28]~_emulated ;
; 23.758 ; 25.000       ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[28]~_emulated ;
; 23.758 ; 25.000       ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[29]~_emulated ;
; 23.758 ; 25.000       ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[29]~_emulated ;
; 23.758 ; 25.000       ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[2]~_emulated  ;
; 23.758 ; 25.000       ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[2]~_emulated  ;
; 23.758 ; 25.000       ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[30]~_emulated ;
; 23.758 ; 25.000       ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[30]~_emulated ;
; 23.758 ; 25.000       ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[31]~_emulated ;
; 23.758 ; 25.000       ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[31]~_emulated ;
; 23.758 ; 25.000       ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[32]~_emulated ;
; 23.758 ; 25.000       ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[32]~_emulated ;
; 23.758 ; 25.000       ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[33]~_emulated ;
; 23.758 ; 25.000       ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[33]~_emulated ;
; 23.758 ; 25.000       ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[34]~_emulated ;
; 23.758 ; 25.000       ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[34]~_emulated ;
; 23.758 ; 25.000       ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[35]~_emulated ;
; 23.758 ; 25.000       ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[35]~_emulated ;
; 23.758 ; 25.000       ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[36]~_emulated ;
; 23.758 ; 25.000       ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[36]~_emulated ;
; 23.758 ; 25.000       ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[37]~_emulated ;
; 23.758 ; 25.000       ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[37]~_emulated ;
; 23.758 ; 25.000       ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[38]~_emulated ;
; 23.758 ; 25.000       ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[38]~_emulated ;
; 23.758 ; 25.000       ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[39]~_emulated ;
; 23.758 ; 25.000       ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[39]~_emulated ;
; 23.758 ; 25.000       ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[3]~_emulated  ;
; 23.758 ; 25.000       ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[3]~_emulated  ;
; 23.758 ; 25.000       ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[40]~_emulated ;
; 23.758 ; 25.000       ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[40]~_emulated ;
; 23.758 ; 25.000       ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[41]~_emulated ;
; 23.758 ; 25.000       ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[41]~_emulated ;
; 23.758 ; 25.000       ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[42]~_emulated ;
; 23.758 ; 25.000       ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[42]~_emulated ;
; 23.758 ; 25.000       ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[43]~_emulated ;
; 23.758 ; 25.000       ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[43]~_emulated ;
; 23.758 ; 25.000       ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[44]~_emulated ;
; 23.758 ; 25.000       ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[44]~_emulated ;
; 23.758 ; 25.000       ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[45]~_emulated ;
; 23.758 ; 25.000       ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[45]~_emulated ;
; 23.758 ; 25.000       ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[46]~_emulated ;
; 23.758 ; 25.000       ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[46]~_emulated ;
; 23.758 ; 25.000       ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[47]~_emulated ;
; 23.758 ; 25.000       ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[47]~_emulated ;
; 23.758 ; 25.000       ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[48]~_emulated ;
; 23.758 ; 25.000       ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[48]~_emulated ;
; 23.758 ; 25.000       ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[49]~_emulated ;
; 23.758 ; 25.000       ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[49]~_emulated ;
; 23.758 ; 25.000       ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[4]~_emulated  ;
; 23.758 ; 25.000       ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[4]~_emulated  ;
; 23.758 ; 25.000       ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[50]~_emulated ;
; 23.758 ; 25.000       ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[50]~_emulated ;
; 23.758 ; 25.000       ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[51]~_emulated ;
; 23.758 ; 25.000       ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[51]~_emulated ;
; 23.758 ; 25.000       ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[52]~_emulated ;
; 23.758 ; 25.000       ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[52]~_emulated ;
; 23.758 ; 25.000       ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[53]~_emulated ;
; 23.758 ; 25.000       ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[53]~_emulated ;
; 23.758 ; 25.000       ; 1.242          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[54]~_emulated ;
; 23.758 ; 25.000       ; 1.242          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[54]~_emulated ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-----------------------------------+


+----------------------------------------------------------------------------------------------+
; Setup Times                                                                                  ;
+---------------+------------+--------+--------+------------+----------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+---------------+------------+--------+--------+------------+----------------------------------+
; SPI3_MOSI     ; SPI3_SCLK  ; 6.060  ; 6.060  ; Rise       ; SPI3_SCLK                        ;
; DATA_BUS[*]   ; CLK_50M    ; 10.898 ; 10.898 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[0]  ; CLK_50M    ; 9.752  ; 9.752  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[1]  ; CLK_50M    ; 9.849  ; 9.849  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[2]  ; CLK_50M    ; 9.839  ; 9.839  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[3]  ; CLK_50M    ; 10.341 ; 10.341 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[4]  ; CLK_50M    ; 10.135 ; 10.135 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[5]  ; CLK_50M    ; 8.606  ; 8.606  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[6]  ; CLK_50M    ; 9.913  ; 9.913  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[7]  ; CLK_50M    ; 10.509 ; 10.509 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[8]  ; CLK_50M    ; 10.240 ; 10.240 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[9]  ; CLK_50M    ; 10.306 ; 10.306 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[10] ; CLK_50M    ; 10.522 ; 10.522 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[11] ; CLK_50M    ; 10.898 ; 10.898 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[12] ; CLK_50M    ; 10.897 ; 10.897 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[13] ; CLK_50M    ; 9.506  ; 9.506  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[14] ; CLK_50M    ; 10.848 ; 10.848 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[15] ; CLK_50M    ; 10.586 ; 10.586 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[16] ; CLK_50M    ; 9.862  ; 9.862  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[17] ; CLK_50M    ; 9.937  ; 9.937  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[18] ; CLK_50M    ; 9.845  ; 9.845  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[19] ; CLK_50M    ; 9.431  ; 9.431  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[20] ; CLK_50M    ; 9.237  ; 9.237  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[21] ; CLK_50M    ; 9.219  ; 9.219  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[22] ; CLK_50M    ; 9.505  ; 9.505  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[23] ; CLK_50M    ; 9.174  ; 9.174  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[24] ; CLK_50M    ; 9.113  ; 9.113  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[25] ; CLK_50M    ; 9.478  ; 9.478  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[26] ; CLK_50M    ; 9.709  ; 9.709  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[27] ; CLK_50M    ; 9.695  ; 9.695  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[28] ; CLK_50M    ; 9.848  ; 9.848  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[29] ; CLK_50M    ; 9.875  ; 9.875  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[30] ; CLK_50M    ; 9.950  ; 9.950  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[31] ; CLK_50M    ; 10.205 ; 10.205 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[32] ; CLK_50M    ; 9.692  ; 9.692  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[33] ; CLK_50M    ; 9.183  ; 9.183  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[34] ; CLK_50M    ; 9.238  ; 9.238  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[35] ; CLK_50M    ; 9.267  ; 9.267  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[36] ; CLK_50M    ; 8.937  ; 8.937  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[37] ; CLK_50M    ; 9.425  ; 9.425  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[38] ; CLK_50M    ; 9.000  ; 9.000  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[39] ; CLK_50M    ; 8.955  ; 8.955  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[40] ; CLK_50M    ; 8.902  ; 8.902  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[41] ; CLK_50M    ; 8.335  ; 8.335  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[42] ; CLK_50M    ; 8.584  ; 8.584  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[43] ; CLK_50M    ; 8.605  ; 8.605  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[44] ; CLK_50M    ; 8.999  ; 8.999  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[45] ; CLK_50M    ; 9.398  ; 9.398  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[46] ; CLK_50M    ; 8.215  ; 8.215  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[47] ; CLK_50M    ; 9.026  ; 9.026  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[48] ; CLK_50M    ; 8.562  ; 8.562  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[49] ; CLK_50M    ; 8.994  ; 8.994  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[50] ; CLK_50M    ; 8.937  ; 8.937  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[51] ; CLK_50M    ; 8.713  ; 8.713  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[52] ; CLK_50M    ; 8.978  ; 8.978  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[53] ; CLK_50M    ; 9.314  ; 9.314  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[54] ; CLK_50M    ; 9.111  ; 9.111  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[55] ; CLK_50M    ; 8.637  ; 8.637  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[56] ; CLK_50M    ; 8.767  ; 8.767  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[57] ; CLK_50M    ; 8.842  ; 8.842  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[58] ; CLK_50M    ; 8.782  ; 8.782  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[59] ; CLK_50M    ; 8.484  ; 8.484  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[60] ; CLK_50M    ; 8.826  ; 8.826  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[61] ; CLK_50M    ; 8.772  ; 8.772  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[62] ; CLK_50M    ; 9.117  ; 9.117  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[63] ; CLK_50M    ; 9.104  ; 9.104  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; SPI1_MISO     ; CLK_50M    ; 7.901  ; 7.901  ; Rise       ; inst|altpll_component|pll|clk[0] ;
+---------------+------------+--------+--------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------+
; Hold Times                                                                                     ;
+---------------+------------+---------+---------+------------+----------------------------------+
; Data Port     ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference                  ;
+---------------+------------+---------+---------+------------+----------------------------------+
; SPI3_MOSI     ; SPI3_SCLK  ; -5.793  ; -5.793  ; Rise       ; SPI3_SCLK                        ;
; DATA_BUS[*]   ; CLK_50M    ; -7.949  ; -7.949  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[0]  ; CLK_50M    ; -9.486  ; -9.486  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[1]  ; CLK_50M    ; -9.583  ; -9.583  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[2]  ; CLK_50M    ; -9.573  ; -9.573  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[3]  ; CLK_50M    ; -10.075 ; -10.075 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[4]  ; CLK_50M    ; -9.869  ; -9.869  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[5]  ; CLK_50M    ; -8.340  ; -8.340  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[6]  ; CLK_50M    ; -9.647  ; -9.647  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[7]  ; CLK_50M    ; -10.243 ; -10.243 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[8]  ; CLK_50M    ; -9.974  ; -9.974  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[9]  ; CLK_50M    ; -10.040 ; -10.040 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[10] ; CLK_50M    ; -10.256 ; -10.256 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[11] ; CLK_50M    ; -10.632 ; -10.632 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[12] ; CLK_50M    ; -10.631 ; -10.631 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[13] ; CLK_50M    ; -9.240  ; -9.240  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[14] ; CLK_50M    ; -10.582 ; -10.582 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[15] ; CLK_50M    ; -10.320 ; -10.320 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[16] ; CLK_50M    ; -9.596  ; -9.596  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[17] ; CLK_50M    ; -9.671  ; -9.671  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[18] ; CLK_50M    ; -9.579  ; -9.579  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[19] ; CLK_50M    ; -9.165  ; -9.165  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[20] ; CLK_50M    ; -8.971  ; -8.971  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[21] ; CLK_50M    ; -8.953  ; -8.953  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[22] ; CLK_50M    ; -9.239  ; -9.239  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[23] ; CLK_50M    ; -8.908  ; -8.908  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[24] ; CLK_50M    ; -8.847  ; -8.847  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[25] ; CLK_50M    ; -9.212  ; -9.212  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[26] ; CLK_50M    ; -9.443  ; -9.443  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[27] ; CLK_50M    ; -9.429  ; -9.429  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[28] ; CLK_50M    ; -9.582  ; -9.582  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[29] ; CLK_50M    ; -9.609  ; -9.609  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[30] ; CLK_50M    ; -9.684  ; -9.684  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[31] ; CLK_50M    ; -9.939  ; -9.939  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[32] ; CLK_50M    ; -9.426  ; -9.426  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[33] ; CLK_50M    ; -8.917  ; -8.917  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[34] ; CLK_50M    ; -8.972  ; -8.972  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[35] ; CLK_50M    ; -9.001  ; -9.001  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[36] ; CLK_50M    ; -8.671  ; -8.671  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[37] ; CLK_50M    ; -9.159  ; -9.159  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[38] ; CLK_50M    ; -8.734  ; -8.734  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[39] ; CLK_50M    ; -8.689  ; -8.689  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[40] ; CLK_50M    ; -8.636  ; -8.636  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[41] ; CLK_50M    ; -8.069  ; -8.069  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[42] ; CLK_50M    ; -8.318  ; -8.318  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[43] ; CLK_50M    ; -8.339  ; -8.339  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[44] ; CLK_50M    ; -8.733  ; -8.733  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[45] ; CLK_50M    ; -9.132  ; -9.132  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[46] ; CLK_50M    ; -7.949  ; -7.949  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[47] ; CLK_50M    ; -8.760  ; -8.760  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[48] ; CLK_50M    ; -8.296  ; -8.296  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[49] ; CLK_50M    ; -8.728  ; -8.728  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[50] ; CLK_50M    ; -8.671  ; -8.671  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[51] ; CLK_50M    ; -8.447  ; -8.447  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[52] ; CLK_50M    ; -8.712  ; -8.712  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[53] ; CLK_50M    ; -9.048  ; -9.048  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[54] ; CLK_50M    ; -8.845  ; -8.845  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[55] ; CLK_50M    ; -8.371  ; -8.371  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[56] ; CLK_50M    ; -8.501  ; -8.501  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[57] ; CLK_50M    ; -8.576  ; -8.576  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[58] ; CLK_50M    ; -8.516  ; -8.516  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[59] ; CLK_50M    ; -8.218  ; -8.218  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[60] ; CLK_50M    ; -8.560  ; -8.560  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[61] ; CLK_50M    ; -8.506  ; -8.506  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[62] ; CLK_50M    ; -8.851  ; -8.851  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[63] ; CLK_50M    ; -8.838  ; -8.838  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; SPI1_MISO     ; CLK_50M    ; -7.635  ; -7.635  ; Rise       ; inst|altpll_component|pll|clk[0] ;
+---------------+------------+---------+---------+------------+----------------------------------+


+----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; SPI3_MISO ; SPI3_SCLK  ; 9.772 ; 9.772 ; Fall       ; SPI3_SCLK                        ;
; SPI1_MOSI ; CLK_50M    ; 8.623 ; 8.623 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; SPI1_NSS  ; CLK_50M    ; 6.448 ; 6.448 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; SPI1_SCLK ; CLK_50M    ; 6.193 ; 6.193 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; SPI3_MISO ; CLK_50M    ; 7.893 ; 7.893 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; DS        ; CLK_50M    ; 5.304 ; 5.304 ; Rise       ; inst|altpll_component|pll|clk[1] ;
; SHCP      ; CLK_50M    ; 6.983 ; 6.983 ; Rise       ; inst|altpll_component|pll|clk[1] ;
; STCP      ; CLK_50M    ; 5.587 ; 5.587 ; Rise       ; inst|altpll_component|pll|clk[1] ;
; SHCP      ; CLK_50M    ; 4.937 ;       ; Fall       ; inst|altpll_component|pll|clk[1] ;
+-----------+------------+-------+-------+------------+----------------------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+-----------+------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; SPI3_MISO ; SPI3_SCLK  ; 9.675 ; 9.675 ; Fall       ; SPI3_SCLK                        ;
; SPI1_MOSI ; CLK_50M    ; 6.939 ; 6.939 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; SPI1_NSS  ; CLK_50M    ; 6.448 ; 6.448 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; SPI1_SCLK ; CLK_50M    ; 6.193 ; 6.193 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; SPI3_MISO ; CLK_50M    ; 7.893 ; 7.893 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; DS        ; CLK_50M    ; 5.304 ; 5.304 ; Rise       ; inst|altpll_component|pll|clk[1] ;
; SHCP      ; CLK_50M    ; 6.983 ; 4.937 ; Rise       ; inst|altpll_component|pll|clk[1] ;
; STCP      ; CLK_50M    ; 5.587 ; 5.587 ; Rise       ; inst|altpll_component|pll|clk[1] ;
; SHCP      ; CLK_50M    ; 4.937 ;       ; Fall       ; inst|altpll_component|pll|clk[1] ;
+-----------+------------+-------+-------+------------+----------------------------------+


+-----------------------------------------------------------+
; Fast Model Setup Summary                                  ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; inst|altpll_component|pll|clk[0] ; -3.057 ; -53.992       ;
; SPI3_SCLK                        ; -0.480 ; -5.435        ;
; inst|altpll_component|pll|clk[1] ; 1.444  ; 0.000         ;
+----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Fast Model Hold Summary                                   ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; SPI3_SCLK                        ; -1.192 ; -13.466       ;
; inst|altpll_component|pll|clk[0] ; 0.215  ; 0.000         ;
; inst|altpll_component|pll|clk[1] ; 0.215  ; 0.000         ;
+----------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                    ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; SPI3_SCLK                        ; -1.380 ; -25.380       ;
; inst|altpll_component|pll|clk[0] ; 2.333  ; 0.000         ;
; CLK_50M                          ; 10.000 ; 0.000         ;
; inst|altpll_component|pll|clk[1] ; 24.000 ; 0.000         ;
+----------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'inst|altpll_component|pll|clk[0]'                                                                                                                                                                                                                       ;
+--------+-------------------------------------------------------------------+--------------------------------------------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                         ; To Node                                                                        ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------+--------------------------------------------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -3.057 ; spi_slave:command_spi_slave|do_buffer_reg[1]                      ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[4]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.555     ; 1.536      ;
; -3.057 ; spi_slave:command_spi_slave|do_buffer_reg[1]                      ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[1]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.555     ; 1.536      ;
; -3.057 ; spi_slave:command_spi_slave|do_buffer_reg[1]                      ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[2]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.555     ; 1.536      ;
; -3.057 ; spi_slave:command_spi_slave|do_buffer_reg[1]                      ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[5]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.555     ; 1.536      ;
; -3.057 ; spi_slave:command_spi_slave|do_buffer_reg[1]                      ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[0]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.555     ; 1.536      ;
; -3.057 ; spi_slave:command_spi_slave|do_buffer_reg[1]                      ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[6]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.555     ; 1.536      ;
; -3.057 ; spi_slave:command_spi_slave|do_buffer_reg[1]                      ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[3]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.555     ; 1.536      ;
; -3.057 ; spi_slave:command_spi_slave|do_buffer_reg[1]                      ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[7]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.555     ; 1.536      ;
; -3.034 ; spi_slave:command_spi_slave|do_buffer_reg[4]                      ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[4]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.555     ; 1.513      ;
; -3.034 ; spi_slave:command_spi_slave|do_buffer_reg[4]                      ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[1]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.555     ; 1.513      ;
; -3.034 ; spi_slave:command_spi_slave|do_buffer_reg[4]                      ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[2]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.555     ; 1.513      ;
; -3.034 ; spi_slave:command_spi_slave|do_buffer_reg[4]                      ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[5]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.555     ; 1.513      ;
; -3.034 ; spi_slave:command_spi_slave|do_buffer_reg[4]                      ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[0]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.555     ; 1.513      ;
; -3.034 ; spi_slave:command_spi_slave|do_buffer_reg[4]                      ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[6]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.555     ; 1.513      ;
; -3.034 ; spi_slave:command_spi_slave|do_buffer_reg[4]                      ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[3]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.555     ; 1.513      ;
; -3.034 ; spi_slave:command_spi_slave|do_buffer_reg[4]                      ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[7]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.555     ; 1.513      ;
; -3.023 ; spi_slave:command_spi_slave|do_buffer_reg[2]                      ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[4]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.555     ; 1.502      ;
; -3.023 ; spi_slave:command_spi_slave|do_buffer_reg[2]                      ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[1]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.555     ; 1.502      ;
; -3.023 ; spi_slave:command_spi_slave|do_buffer_reg[2]                      ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[2]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.555     ; 1.502      ;
; -3.023 ; spi_slave:command_spi_slave|do_buffer_reg[2]                      ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[5]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.555     ; 1.502      ;
; -3.023 ; spi_slave:command_spi_slave|do_buffer_reg[2]                      ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[0]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.555     ; 1.502      ;
; -3.023 ; spi_slave:command_spi_slave|do_buffer_reg[2]                      ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[6]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.555     ; 1.502      ;
; -3.023 ; spi_slave:command_spi_slave|do_buffer_reg[2]                      ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[3]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.555     ; 1.502      ;
; -3.023 ; spi_slave:command_spi_slave|do_buffer_reg[2]                      ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[7]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.555     ; 1.502      ;
; -3.015 ; spi_slave:command_spi_slave|do_buffer_reg[5]                      ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[4]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.555     ; 1.494      ;
; -3.015 ; spi_slave:command_spi_slave|do_buffer_reg[5]                      ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[1]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.555     ; 1.494      ;
; -3.015 ; spi_slave:command_spi_slave|do_buffer_reg[5]                      ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[2]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.555     ; 1.494      ;
; -3.015 ; spi_slave:command_spi_slave|do_buffer_reg[5]                      ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[5]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.555     ; 1.494      ;
; -3.015 ; spi_slave:command_spi_slave|do_buffer_reg[5]                      ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[0]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.555     ; 1.494      ;
; -3.015 ; spi_slave:command_spi_slave|do_buffer_reg[5]                      ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[6]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.555     ; 1.494      ;
; -3.015 ; spi_slave:command_spi_slave|do_buffer_reg[5]                      ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[3]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.555     ; 1.494      ;
; -3.015 ; spi_slave:command_spi_slave|do_buffer_reg[5]                      ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[7]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.555     ; 1.494      ;
; -2.952 ; spi_slave:command_spi_slave|do_buffer_reg[6]                      ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[4]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.555     ; 1.431      ;
; -2.952 ; spi_slave:command_spi_slave|do_buffer_reg[6]                      ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[1]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.555     ; 1.431      ;
; -2.952 ; spi_slave:command_spi_slave|do_buffer_reg[6]                      ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[2]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.555     ; 1.431      ;
; -2.952 ; spi_slave:command_spi_slave|do_buffer_reg[6]                      ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[5]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.555     ; 1.431      ;
; -2.952 ; spi_slave:command_spi_slave|do_buffer_reg[6]                      ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[0]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.555     ; 1.431      ;
; -2.952 ; spi_slave:command_spi_slave|do_buffer_reg[6]                      ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[6]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.555     ; 1.431      ;
; -2.952 ; spi_slave:command_spi_slave|do_buffer_reg[6]                      ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[3]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.555     ; 1.431      ;
; -2.952 ; spi_slave:command_spi_slave|do_buffer_reg[6]                      ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[7]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.555     ; 1.431      ;
; -2.915 ; spi_slave:command_spi_slave|do_buffer_reg[3]                      ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[4]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.555     ; 1.394      ;
; -2.915 ; spi_slave:command_spi_slave|do_buffer_reg[3]                      ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[1]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.555     ; 1.394      ;
; -2.915 ; spi_slave:command_spi_slave|do_buffer_reg[3]                      ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[2]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.555     ; 1.394      ;
; -2.915 ; spi_slave:command_spi_slave|do_buffer_reg[3]                      ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[5]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.555     ; 1.394      ;
; -2.915 ; spi_slave:command_spi_slave|do_buffer_reg[3]                      ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[0]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.555     ; 1.394      ;
; -2.915 ; spi_slave:command_spi_slave|do_buffer_reg[3]                      ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[6]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.555     ; 1.394      ;
; -2.915 ; spi_slave:command_spi_slave|do_buffer_reg[3]                      ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[3]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.555     ; 1.394      ;
; -2.915 ; spi_slave:command_spi_slave|do_buffer_reg[3]                      ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[7]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.555     ; 1.394      ;
; -2.891 ; spi_slave:command_spi_slave|do_buffer_reg[7]                      ; state_machine_spi_command:state_machine_spi_slave|state.ready                  ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.562     ; 1.363      ;
; -2.889 ; spi_slave:command_spi_slave|do_buffer_reg[2]                      ; state_machine_spi_command:state_machine_spi_slave|state.ready                  ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.562     ; 1.361      ;
; -2.818 ; spi_slave:command_spi_slave|do_buffer_reg[6]                      ; state_machine_spi_command:state_machine_spi_slave|state.ready                  ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.562     ; 1.290      ;
; -2.789 ; spi_slave:command_spi_slave|do_buffer_reg[7]                      ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[4]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.555     ; 1.268      ;
; -2.789 ; spi_slave:command_spi_slave|do_buffer_reg[7]                      ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[1]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.555     ; 1.268      ;
; -2.789 ; spi_slave:command_spi_slave|do_buffer_reg[7]                      ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[2]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.555     ; 1.268      ;
; -2.789 ; spi_slave:command_spi_slave|do_buffer_reg[7]                      ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[5]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.555     ; 1.268      ;
; -2.789 ; spi_slave:command_spi_slave|do_buffer_reg[7]                      ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[0]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.555     ; 1.268      ;
; -2.789 ; spi_slave:command_spi_slave|do_buffer_reg[7]                      ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[6]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.555     ; 1.268      ;
; -2.789 ; spi_slave:command_spi_slave|do_buffer_reg[7]                      ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[3]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.555     ; 1.268      ;
; -2.789 ; spi_slave:command_spi_slave|do_buffer_reg[7]                      ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[7]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.555     ; 1.268      ;
; -2.781 ; spi_slave:command_spi_slave|do_buffer_reg[3]                      ; state_machine_spi_command:state_machine_spi_slave|state.ready                  ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.562     ; 1.253      ;
; -2.773 ; spi_slave:command_spi_slave|do_buffer_reg[1]                      ; state_machine_spi_command:state_machine_spi_slave|state.ready                  ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.562     ; 1.245      ;
; -2.763 ; spi_slave:command_spi_slave|do_buffer_reg[5]                      ; state_machine_spi_command:state_machine_spi_slave|state.ready                  ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.562     ; 1.235      ;
; -2.733 ; spi_slave:command_spi_slave|do_buffer_reg[0]                      ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[4]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.555     ; 1.212      ;
; -2.733 ; spi_slave:command_spi_slave|do_buffer_reg[0]                      ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[1]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.555     ; 1.212      ;
; -2.733 ; spi_slave:command_spi_slave|do_buffer_reg[0]                      ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[2]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.555     ; 1.212      ;
; -2.733 ; spi_slave:command_spi_slave|do_buffer_reg[0]                      ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[5]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.555     ; 1.212      ;
; -2.733 ; spi_slave:command_spi_slave|do_buffer_reg[0]                      ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[0]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.555     ; 1.212      ;
; -2.733 ; spi_slave:command_spi_slave|do_buffer_reg[0]                      ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[6]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.555     ; 1.212      ;
; -2.733 ; spi_slave:command_spi_slave|do_buffer_reg[0]                      ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[3]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.555     ; 1.212      ;
; -2.733 ; spi_slave:command_spi_slave|do_buffer_reg[0]                      ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[7]            ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.555     ; 1.212      ;
; -2.666 ; spi_slave:command_spi_slave|do_buffer_reg[7]                      ; state_machine_spi_command:state_machine_spi_slave|state.template_command_state ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.562     ; 1.138      ;
; -2.624 ; spi_slave:command_spi_slave|do_buffer_reg[1]                      ; state_machine_spi_command:state_machine_spi_slave|state.led_fetch              ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.558     ; 1.100      ;
; -2.612 ; spi_slave:command_spi_slave|do_buffer_reg[4]                      ; state_machine_spi_command:state_machine_spi_slave|state.ready                  ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.562     ; 1.084      ;
; -2.601 ; spi_slave:command_spi_slave|do_buffer_reg[4]                      ; state_machine_spi_command:state_machine_spi_slave|state.led_fetch              ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.558     ; 1.077      ;
; -2.582 ; spi_slave:command_spi_slave|do_buffer_reg[5]                      ; state_machine_spi_command:state_machine_spi_slave|state.led_fetch              ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.558     ; 1.058      ;
; -2.567 ; spi_slave:command_spi_slave|do_buffer_reg[0]                      ; state_machine_spi_command:state_machine_spi_slave|state.template_command_state ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.562     ; 1.039      ;
; -2.554 ; spi_slave:command_spi_slave|do_buffer_reg[2]                      ; state_machine_spi_command:state_machine_spi_slave|state.template_command_state ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.562     ; 1.026      ;
; -2.552 ; spi_slave:command_spi_slave|do_buffer_reg[2]                      ; state_machine_spi_command:state_machine_spi_slave|state.led_fetch              ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.558     ; 1.028      ;
; -2.525 ; spi_slave:command_spi_slave|do_buffer_reg[1]                      ; state_machine_spi_command:state_machine_spi_slave|state.template_command_state ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.562     ; 0.997      ;
; -2.525 ; spi_slave:command_spi_slave|do_buffer_reg[4]                      ; state_machine_spi_command:state_machine_spi_slave|state.template_command_state ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.562     ; 0.997      ;
; -2.523 ; spi_slave:command_spi_slave|do_buffer_reg[5]                      ; state_machine_spi_command:state_machine_spi_slave|state.template_command_state ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.562     ; 0.995      ;
; -2.506 ; spi_slave:command_spi_slave|do_buffer_reg[1]                      ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[1]          ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.537     ; 1.003      ;
; -2.481 ; spi_slave:command_spi_slave|do_buffer_reg[6]                      ; state_machine_spi_command:state_machine_spi_slave|state.led_fetch              ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.558     ; 0.957      ;
; -2.444 ; spi_slave:command_spi_slave|do_buffer_reg[3]                      ; state_machine_spi_command:state_machine_spi_slave|state.led_fetch              ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.558     ; 0.920      ;
; -2.434 ; spi_slave:command_spi_slave|do_buffer_reg[3]                      ; state_machine_spi_command:state_machine_spi_slave|state.template_command_state ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.562     ; 0.906      ;
; -2.401 ; spi_slave:command_spi_slave|do_buffer_reg[6]                      ; state_machine_spi_command:state_machine_spi_slave|state.template_command_state ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.562     ; 0.873      ;
; -2.358 ; spi_slave:command_spi_slave|do_buffer_reg[0]                      ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[0]          ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.538     ; 0.854      ;
; -2.331 ; spi_slave:command_spi_slave|do_buffer_reg[0]                      ; state_machine_spi_command:state_machine_spi_slave|state.ready                  ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.562     ; 0.803      ;
; -2.318 ; spi_slave:command_spi_slave|do_buffer_reg[7]                      ; state_machine_spi_command:state_machine_spi_slave|state.led_fetch              ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.558     ; 0.794      ;
; -2.229 ; spi_slave:command_spi_slave|do_buffer_reg[0]                      ; state_machine_spi_command:state_machine_spi_slave|state.led_fetch              ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.558     ; 0.705      ;
; -2.161 ; spi_slave:command_spi_slave|do_buffer_reg[2]                      ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[2]          ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.555     ; 0.640      ;
; -2.148 ; spi_slave:command_spi_slave|do_buffer_reg[4]                      ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[4]          ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.555     ; 0.627      ;
; -2.119 ; spi_slave:command_spi_slave|do_buffer_reg[3]                      ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[3]          ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.555     ; 0.598      ;
; -2.118 ; spi_slave:command_spi_slave|do_buffer_reg[6]                      ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[6]          ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.555     ; 0.597      ;
; -2.107 ; spi_slave:command_spi_slave|do_buffer_reg[5]                      ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[5]          ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.555     ; 0.586      ;
; -2.018 ; spi_slave:command_spi_slave|do_buffer_reg[7]                      ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[7]          ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.555     ; 0.497      ;
; -1.911 ; spi_slave:command_spi_slave|do_transfer_reg                       ; spi_slave:command_spi_slave|do_valid_A                                         ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.554     ; 0.391      ;
; -1.909 ; spi_slave:command_spi_slave|wr_ack_reg                            ; spi_slave:command_spi_slave|wren                                               ; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 0.002        ; -1.554     ; 0.389      ;
; 4.499  ; state_machine_spi_command:state_machine_spi_slave|command_cnt[12] ; state_machine_spi_command:state_machine_spi_slave|led_state[45]                ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 6.666        ; 0.008      ; 2.207      ;
; 4.506  ; state_machine_spi_command:state_machine_spi_slave|command_cnt[12] ; state_machine_spi_command:state_machine_spi_slave|led_state[10]                ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 6.666        ; 0.001      ; 2.193      ;
+--------+-------------------------------------------------------------------+--------------------------------------------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'SPI3_SCLK'                                                                                                                                                              ;
+--------+------------------------------------------+----------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                      ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+----------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -0.480 ; spi_slave:command_spi_slave|state_reg[2] ; spi_slave:command_spi_slave|do_buffer_reg[7] ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.012     ; 1.500      ;
; -0.479 ; spi_slave:command_spi_slave|state_reg[2] ; spi_slave:command_spi_slave|do_buffer_reg[2] ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.012     ; 1.499      ;
; -0.479 ; spi_slave:command_spi_slave|state_reg[2] ; spi_slave:command_spi_slave|do_buffer_reg[1] ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.012     ; 1.499      ;
; -0.478 ; spi_slave:command_spi_slave|state_reg[2] ; spi_slave:command_spi_slave|sh_reg[5]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.012     ; 1.498      ;
; -0.475 ; spi_slave:command_spi_slave|state_reg[3] ; spi_slave:command_spi_slave|do_buffer_reg[6] ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.012     ; 1.495      ;
; -0.472 ; spi_slave:command_spi_slave|state_reg[3] ; spi_slave:command_spi_slave|do_buffer_reg[4] ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.012     ; 1.492      ;
; -0.460 ; spi_slave:command_spi_slave|state_reg[2] ; spi_slave:command_spi_slave|do_buffer_reg[6] ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.012     ; 1.480      ;
; -0.459 ; spi_slave:command_spi_slave|state_reg[2] ; spi_slave:command_spi_slave|do_buffer_reg[4] ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.012     ; 1.479      ;
; -0.456 ; spi_slave:command_spi_slave|state_reg[0] ; spi_slave:command_spi_slave|do_buffer_reg[6] ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.012     ; 1.476      ;
; -0.453 ; spi_slave:command_spi_slave|state_reg[0] ; spi_slave:command_spi_slave|do_buffer_reg[4] ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.012     ; 1.473      ;
; -0.437 ; spi_slave:command_spi_slave|state_reg[3] ; spi_slave:command_spi_slave|do_buffer_reg[7] ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.012     ; 1.457      ;
; -0.436 ; spi_slave:command_spi_slave|state_reg[3] ; spi_slave:command_spi_slave|do_buffer_reg[2] ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.012     ; 1.456      ;
; -0.436 ; spi_slave:command_spi_slave|state_reg[3] ; spi_slave:command_spi_slave|do_buffer_reg[1] ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.012     ; 1.456      ;
; -0.435 ; spi_slave:command_spi_slave|state_reg[3] ; spi_slave:command_spi_slave|sh_reg[5]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.012     ; 1.455      ;
; -0.393 ; spi_slave:command_spi_slave|sh_reg[3]    ; spi_slave:command_spi_slave|do_buffer_reg[4] ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; 0.000      ; 1.425      ;
; -0.392 ; spi_slave:command_spi_slave|state_reg[2] ; spi_slave:command_spi_slave|do_buffer_reg[3] ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.012     ; 1.412      ;
; -0.388 ; spi_slave:command_spi_slave|sh_reg[5]    ; spi_slave:command_spi_slave|do_buffer_reg[6] ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; 0.000      ; 1.420      ;
; -0.378 ; spi_slave:command_spi_slave|state_reg[0] ; spi_slave:command_spi_slave|do_buffer_reg[1] ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.012     ; 1.398      ;
; -0.377 ; spi_slave:command_spi_slave|state_reg[0] ; spi_slave:command_spi_slave|do_buffer_reg[2] ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.012     ; 1.397      ;
; -0.373 ; spi_slave:command_spi_slave|state_reg[1] ; spi_slave:command_spi_slave|do_buffer_reg[0] ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.012     ; 1.393      ;
; -0.373 ; spi_slave:command_spi_slave|state_reg[1] ; spi_slave:command_spi_slave|do_buffer_reg[5] ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.012     ; 1.393      ;
; -0.373 ; spi_slave:command_spi_slave|state_reg[1] ; spi_slave:command_spi_slave|do_buffer_reg[2] ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.012     ; 1.393      ;
; -0.373 ; spi_slave:command_spi_slave|state_reg[1] ; spi_slave:command_spi_slave|do_buffer_reg[3] ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.012     ; 1.393      ;
; -0.373 ; spi_slave:command_spi_slave|state_reg[1] ; spi_slave:command_spi_slave|do_buffer_reg[6] ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.012     ; 1.393      ;
; -0.373 ; spi_slave:command_spi_slave|state_reg[1] ; spi_slave:command_spi_slave|do_buffer_reg[1] ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.012     ; 1.393      ;
; -0.373 ; spi_slave:command_spi_slave|state_reg[1] ; spi_slave:command_spi_slave|do_buffer_reg[7] ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.012     ; 1.393      ;
; -0.373 ; spi_slave:command_spi_slave|state_reg[1] ; spi_slave:command_spi_slave|do_buffer_reg[4] ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.012     ; 1.393      ;
; -0.373 ; spi_slave:command_spi_slave|state_reg[0] ; spi_slave:command_spi_slave|sh_reg[5]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.012     ; 1.393      ;
; -0.371 ; spi_slave:command_spi_slave|state_reg[0] ; spi_slave:command_spi_slave|do_buffer_reg[7] ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.012     ; 1.391      ;
; -0.354 ; spi_slave:command_spi_slave|state_reg[1] ; spi_slave:command_spi_slave|sh_reg[5]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.012     ; 1.374      ;
; -0.349 ; spi_slave:command_spi_slave|state_reg[3] ; spi_slave:command_spi_slave|do_buffer_reg[3] ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.012     ; 1.369      ;
; -0.341 ; spi_slave:command_spi_slave|sh_reg[7]    ; spi_slave:command_spi_slave|tx_bit_reg       ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.500        ; 0.012      ; 0.885      ;
; -0.335 ; spi_slave:command_spi_slave|state_reg[3] ; spi_slave:command_spi_slave|do_buffer_reg[0] ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.012     ; 1.355      ;
; -0.335 ; spi_slave:command_spi_slave|state_reg[3] ; spi_slave:command_spi_slave|do_buffer_reg[5] ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.012     ; 1.355      ;
; -0.331 ; spi_slave:command_spi_slave|state_reg[2] ; spi_slave:command_spi_slave|tx_bit_reg       ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.500        ; 0.000      ; 0.863      ;
; -0.313 ; spi_slave:command_spi_slave|state_reg[0] ; spi_slave:command_spi_slave|do_buffer_reg[0] ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.012     ; 1.333      ;
; -0.313 ; spi_slave:command_spi_slave|state_reg[0] ; spi_slave:command_spi_slave|do_buffer_reg[5] ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.012     ; 1.333      ;
; -0.313 ; spi_slave:command_spi_slave|state_reg[0] ; spi_slave:command_spi_slave|do_buffer_reg[3] ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.012     ; 1.333      ;
; -0.288 ; spi_slave:command_spi_slave|state_reg[3] ; spi_slave:command_spi_slave|tx_bit_reg       ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.500        ; 0.000      ; 0.820      ;
; -0.285 ; spi_slave:command_spi_slave|state_reg[2] ; spi_slave:command_spi_slave|do_buffer_reg[0] ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.012     ; 1.305      ;
; -0.285 ; spi_slave:command_spi_slave|state_reg[2] ; spi_slave:command_spi_slave|do_buffer_reg[5] ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.012     ; 1.305      ;
; -0.246 ; spi_slave:command_spi_slave|sh_reg[6]    ; spi_slave:command_spi_slave|do_buffer_reg[7] ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.012     ; 1.266      ;
; -0.244 ; spi_slave:command_spi_slave|state_reg[0] ; spi_slave:command_spi_slave|tx_bit_reg       ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.500        ; 0.000      ; 0.776      ;
; -0.227 ; spi_slave:command_spi_slave|state_reg[2] ; spi_slave:command_spi_slave|sh_reg[3]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.012     ; 1.247      ;
; -0.227 ; spi_slave:command_spi_slave|state_reg[2] ; spi_slave:command_spi_slave|sh_reg[7]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.012     ; 1.247      ;
; -0.226 ; spi_slave:command_spi_slave|state_reg[2] ; spi_slave:command_spi_slave|sh_reg[1]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.012     ; 1.246      ;
; -0.226 ; spi_slave:command_spi_slave|state_reg[2] ; spi_slave:command_spi_slave|sh_reg[2]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.012     ; 1.246      ;
; -0.207 ; spi_slave:command_spi_slave|state_reg[1] ; spi_slave:command_spi_slave|tx_bit_reg       ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.500        ; 0.000      ; 0.739      ;
; -0.187 ; spi_slave:command_spi_slave|state_reg[1] ; spi_slave:command_spi_slave|do_transfer_reg  ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; 0.002      ; 1.221      ;
; -0.184 ; spi_slave:command_spi_slave|state_reg[3] ; spi_slave:command_spi_slave|sh_reg[3]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.012     ; 1.204      ;
; -0.184 ; spi_slave:command_spi_slave|state_reg[3] ; spi_slave:command_spi_slave|sh_reg[7]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.012     ; 1.204      ;
; -0.183 ; spi_slave:command_spi_slave|state_reg[3] ; spi_slave:command_spi_slave|sh_reg[1]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.012     ; 1.203      ;
; -0.183 ; spi_slave:command_spi_slave|state_reg[3] ; spi_slave:command_spi_slave|sh_reg[2]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.012     ; 1.203      ;
; -0.149 ; spi_slave:command_spi_slave|state_reg[3] ; spi_slave:command_spi_slave|do_transfer_reg  ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; 0.002      ; 1.183      ;
; -0.133 ; spi_slave:command_spi_slave|sh_reg[4]    ; spi_slave:command_spi_slave|sh_reg[5]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.012     ; 1.153      ;
; -0.127 ; spi_slave:command_spi_slave|state_reg[0] ; spi_slave:command_spi_slave|do_transfer_reg  ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; 0.002      ; 1.161      ;
; -0.125 ; spi_slave:command_spi_slave|state_reg[0] ; spi_slave:command_spi_slave|sh_reg[1]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.012     ; 1.145      ;
; -0.124 ; spi_slave:command_spi_slave|state_reg[0] ; spi_slave:command_spi_slave|sh_reg[2]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.012     ; 1.144      ;
; -0.119 ; spi_slave:command_spi_slave|state_reg[0] ; spi_slave:command_spi_slave|sh_reg[3]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.012     ; 1.139      ;
; -0.118 ; spi_slave:command_spi_slave|state_reg[0] ; spi_slave:command_spi_slave|sh_reg[7]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.012     ; 1.138      ;
; -0.103 ; spi_slave:command_spi_slave|state_reg[1] ; spi_slave:command_spi_slave|sh_reg[3]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.012     ; 1.123      ;
; -0.103 ; spi_slave:command_spi_slave|state_reg[1] ; spi_slave:command_spi_slave|sh_reg[7]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.012     ; 1.123      ;
; -0.102 ; spi_slave:command_spi_slave|state_reg[1] ; spi_slave:command_spi_slave|sh_reg[1]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.012     ; 1.122      ;
; -0.102 ; spi_slave:command_spi_slave|state_reg[1] ; spi_slave:command_spi_slave|sh_reg[2]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.012     ; 1.122      ;
; -0.099 ; spi_slave:command_spi_slave|state_reg[2] ; spi_slave:command_spi_slave|do_transfer_reg  ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; 0.002      ; 1.133      ;
; 0.007  ; spi_slave:command_spi_slave|sh_reg[6]    ; spi_slave:command_spi_slave|sh_reg[7]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.012     ; 1.013      ;
; 0.025  ; spi_slave:command_spi_slave|sh_reg[1]    ; spi_slave:command_spi_slave|do_buffer_reg[2] ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; 0.000      ; 1.007      ;
; 0.047  ; spi_slave:command_spi_slave|state_reg[2] ; spi_slave:command_spi_slave|state_reg[3]     ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; 0.000      ; 0.985      ;
; 0.090  ; spi_slave:command_spi_slave|state_reg[3] ; spi_slave:command_spi_slave|state_reg[3]     ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; 0.000      ; 0.942      ;
; 0.119  ; spi_slave:command_spi_slave|sh_reg[4]    ; spi_slave:command_spi_slave|do_buffer_reg[5] ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; -0.012     ; 0.901      ;
; 0.154  ; spi_slave:command_spi_slave|state_reg[3] ; spi_slave:command_spi_slave|sh_reg[6]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; 0.000      ; 0.878      ;
; 0.158  ; spi_slave:command_spi_slave|sh_reg[0]    ; spi_slave:command_spi_slave|do_buffer_reg[1] ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; 0.000      ; 0.874      ;
; 0.159  ; spi_slave:command_spi_slave|state_reg[3] ; spi_slave:command_spi_slave|sh_reg[4]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; 0.000      ; 0.873      ;
; 0.169  ; spi_slave:command_spi_slave|state_reg[2] ; spi_slave:command_spi_slave|sh_reg[6]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; 0.000      ; 0.863      ;
; 0.170  ; spi_slave:command_spi_slave|state_reg[2] ; spi_slave:command_spi_slave|wr_ack_reg       ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; 0.002      ; 0.864      ;
; 0.171  ; spi_slave:command_spi_slave|state_reg[1] ; spi_slave:command_spi_slave|state_reg[3]     ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; 0.000      ; 0.861      ;
; 0.172  ; spi_slave:command_spi_slave|state_reg[2] ; spi_slave:command_spi_slave|sh_reg[4]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; 0.000      ; 0.860      ;
; 0.173  ; spi_slave:command_spi_slave|state_reg[0] ; spi_slave:command_spi_slave|sh_reg[6]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; 0.000      ; 0.859      ;
; 0.178  ; spi_slave:command_spi_slave|state_reg[0] ; spi_slave:command_spi_slave|sh_reg[4]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; 0.000      ; 0.854      ;
; 0.213  ; spi_slave:command_spi_slave|state_reg[3] ; spi_slave:command_spi_slave|wr_ack_reg       ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; 0.002      ; 0.821      ;
; 0.227  ; spi_slave:command_spi_slave|wren         ; spi_slave:command_spi_slave|do_buffer_reg[7] ; inst|altpll_component|pll|clk[0] ; SPI3_SCLK   ; 0.002        ; 1.540      ; 1.347      ;
; 0.228  ; spi_slave:command_spi_slave|wren         ; spi_slave:command_spi_slave|do_buffer_reg[2] ; inst|altpll_component|pll|clk[0] ; SPI3_SCLK   ; 0.002        ; 1.540      ; 1.346      ;
; 0.228  ; spi_slave:command_spi_slave|wren         ; spi_slave:command_spi_slave|do_buffer_reg[1] ; inst|altpll_component|pll|clk[0] ; SPI3_SCLK   ; 0.002        ; 1.540      ; 1.346      ;
; 0.229  ; spi_slave:command_spi_slave|wren         ; spi_slave:command_spi_slave|sh_reg[5]        ; inst|altpll_component|pll|clk[0] ; SPI3_SCLK   ; 0.002        ; 1.540      ; 1.345      ;
; 0.238  ; spi_slave:command_spi_slave|sh_reg[3]    ; spi_slave:command_spi_slave|sh_reg[4]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; 0.012      ; 0.806      ;
; 0.241  ; spi_slave:command_spi_slave|sh_reg[5]    ; spi_slave:command_spi_slave|sh_reg[6]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; 0.012      ; 0.803      ;
; 0.247  ; spi_slave:command_spi_slave|wren         ; spi_slave:command_spi_slave|do_buffer_reg[6] ; inst|altpll_component|pll|clk[0] ; SPI3_SCLK   ; 0.002        ; 1.540      ; 1.327      ;
; 0.248  ; spi_slave:command_spi_slave|wren         ; spi_slave:command_spi_slave|do_buffer_reg[4] ; inst|altpll_component|pll|clk[0] ; SPI3_SCLK   ; 0.002        ; 1.540      ; 1.326      ;
; 0.248  ; spi_slave:command_spi_slave|sh_reg[2]    ; spi_slave:command_spi_slave|do_buffer_reg[3] ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; 0.000      ; 0.784      ;
; 0.278  ; spi_slave:command_spi_slave|sh_reg[1]    ; spi_slave:command_spi_slave|sh_reg[2]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; 0.000      ; 0.754      ;
; 0.293  ; spi_slave:command_spi_slave|state_reg[1] ; spi_slave:command_spi_slave|sh_reg[6]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; 0.000      ; 0.739      ;
; 0.294  ; spi_slave:command_spi_slave|state_reg[1] ; spi_slave:command_spi_slave|wr_ack_reg       ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; 0.002      ; 0.740      ;
; 0.296  ; spi_slave:command_spi_slave|state_reg[1] ; spi_slave:command_spi_slave|sh_reg[4]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; 0.000      ; 0.736      ;
; 0.315  ; spi_slave:command_spi_slave|wren         ; spi_slave:command_spi_slave|do_buffer_reg[3] ; inst|altpll_component|pll|clk[0] ; SPI3_SCLK   ; 0.002        ; 1.540      ; 1.259      ;
; 0.334  ; spi_slave:command_spi_slave|di_reg[3]    ; spi_slave:command_spi_slave|do_buffer_reg[4] ; inst|altpll_component|pll|clk[0] ; SPI3_SCLK   ; 0.002        ; 1.534      ; 1.234      ;
; 0.336  ; spi_slave:command_spi_slave|di_reg[5]    ; spi_slave:command_spi_slave|do_buffer_reg[6] ; inst|altpll_component|pll|clk[0] ; SPI3_SCLK   ; 0.002        ; 1.534      ; 1.232      ;
; 0.398  ; spi_slave:command_spi_slave|state_reg[1] ; spi_slave:command_spi_slave|state_reg[0]     ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; 0.000      ; 0.634      ;
; 0.400  ; spi_slave:command_spi_slave|state_reg[1] ; spi_slave:command_spi_slave|state_reg[2]     ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; 0.000      ; 0.632      ;
; 0.411  ; spi_slave:command_spi_slave|sh_reg[0]    ; spi_slave:command_spi_slave|sh_reg[1]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; 0.000      ; 0.621      ;
; 0.413  ; spi_slave:command_spi_slave|sh_reg[2]    ; spi_slave:command_spi_slave|sh_reg[3]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 1.000        ; 0.000      ; 0.619      ;
+--------+------------------------------------------+----------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'inst|altpll_component|pll|clk[1]'                                                                                                                                                                       ;
+-------+-----------------------------------------------------------------+-----------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                                                       ; To Node                           ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------+-----------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 1.444 ; state_machine_spi_command:state_machine_spi_slave|led_state[59] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.021     ; 1.905      ;
; 1.503 ; state_machine_spi_command:state_machine_spi_slave|led_state[26] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.009     ; 1.858      ;
; 1.522 ; state_machine_spi_command:state_machine_spi_slave|led_state[17] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.012     ; 1.836      ;
; 1.528 ; state_machine_spi_command:state_machine_spi_slave|led_state[12] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.013     ; 1.829      ;
; 1.533 ; state_machine_spi_command:state_machine_spi_slave|led_state[38] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.020     ; 1.817      ;
; 1.533 ; state_machine_spi_command:state_machine_spi_slave|led_state[33] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.020     ; 1.817      ;
; 1.534 ; state_machine_spi_command:state_machine_spi_slave|led_state[53] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.012     ; 1.824      ;
; 1.534 ; state_machine_spi_command:state_machine_spi_slave|led_state[16] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.012     ; 1.824      ;
; 1.537 ; state_machine_spi_command:state_machine_spi_slave|led_state[46] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.013     ; 1.820      ;
; 1.541 ; state_machine_spi_command:state_machine_spi_slave|led_state[34] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.020     ; 1.809      ;
; 1.543 ; state_machine_spi_command:state_machine_spi_slave|led_state[51] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.021     ; 1.806      ;
; 1.545 ; state_machine_spi_command:state_machine_spi_slave|led_state[4]  ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.018     ; 1.807      ;
; 1.568 ; state_machine_spi_command:state_machine_spi_slave|led_state[25] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; 0.001      ; 1.803      ;
; 1.579 ; state_machine_spi_command:state_machine_spi_slave|led_state[49] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.012     ; 1.779      ;
; 1.580 ; state_machine_spi_command:state_machine_spi_slave|led_state[37] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.020     ; 1.770      ;
; 1.585 ; state_machine_spi_command:state_machine_spi_slave|led_state[28] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; 0.000      ; 1.785      ;
; 1.587 ; state_machine_spi_command:state_machine_spi_slave|led_state[48] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.001     ; 1.782      ;
; 1.590 ; state_machine_spi_command:state_machine_spi_slave|led_state[5]  ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.018     ; 1.762      ;
; 1.600 ; state_machine_spi_command:state_machine_spi_slave|led_state[29] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.009     ; 1.761      ;
; 1.601 ; state_machine_spi_command:state_machine_spi_slave|led_state[32] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.020     ; 1.749      ;
; 1.606 ; state_machine_spi_command:state_machine_spi_slave|led_state[20] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; 0.003      ; 1.767      ;
; 1.607 ; state_machine_spi_command:state_machine_spi_slave|led_state[19] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.012     ; 1.751      ;
; 1.609 ; state_machine_spi_command:state_machine_spi_slave|led_state[31] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.009     ; 1.752      ;
; 1.616 ; state_machine_spi_command:state_machine_spi_slave|led_state[0]  ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.017     ; 1.737      ;
; 1.621 ; state_machine_spi_command:state_machine_spi_slave|led_state[24] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; 0.001      ; 1.750      ;
; 1.624 ; state_machine_spi_command:state_machine_spi_slave|led_state[55] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.013     ; 1.733      ;
; 1.624 ; state_machine_spi_command:state_machine_spi_slave|led_state[27] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; 0.005      ; 1.751      ;
; 1.625 ; state_machine_spi_command:state_machine_spi_slave|led_state[2]  ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.017     ; 1.728      ;
; 1.627 ; state_machine_spi_command:state_machine_spi_slave|led_state[45] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.019     ; 1.724      ;
; 1.629 ; state_machine_spi_command:state_machine_spi_slave|led_state[30] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; 0.000      ; 1.741      ;
; 1.630 ; state_machine_spi_command:state_machine_spi_slave|led_state[52] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.001     ; 1.739      ;
; 1.631 ; state_machine_spi_command:state_machine_spi_slave|led_state[42] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.013     ; 1.726      ;
; 1.634 ; state_machine_spi_command:state_machine_spi_slave|led_state[7]  ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.017     ; 1.719      ;
; 1.637 ; state_machine_spi_command:state_machine_spi_slave|led_state[1]  ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.017     ; 1.716      ;
; 1.640 ; state_machine_spi_command:state_machine_spi_slave|led_state[57] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.020     ; 1.710      ;
; 1.641 ; state_machine_spi_command:state_machine_spi_slave|led_state[61] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.012     ; 1.717      ;
; 1.641 ; state_machine_spi_command:state_machine_spi_slave|led_state[50] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; 0.006      ; 1.735      ;
; 1.643 ; state_machine_spi_command:state_machine_spi_slave|led_state[9]  ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.013     ; 1.714      ;
; 1.651 ; state_machine_spi_command:state_machine_spi_slave|led_state[63] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.013     ; 1.706      ;
; 1.651 ; state_machine_spi_command:state_machine_spi_slave|led_state[41] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.020     ; 1.699      ;
; 1.651 ; state_machine_spi_command:state_machine_spi_slave|led_state[36] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.020     ; 1.699      ;
; 1.653 ; state_machine_spi_command:state_machine_spi_slave|led_state[58] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; 0.006      ; 1.723      ;
; 1.680 ; state_machine_spi_command:state_machine_spi_slave|led_state[40] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.020     ; 1.670      ;
; 1.687 ; state_machine_spi_command:state_machine_spi_slave|led_state[18] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.012     ; 1.671      ;
; 1.689 ; state_machine_spi_command:state_machine_spi_slave|led_state[8]  ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.013     ; 1.668      ;
; 1.694 ; state_machine_spi_command:state_machine_spi_slave|led_state[56] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.001     ; 1.675      ;
; 1.703 ; state_machine_spi_command:state_machine_spi_slave|led_state[22] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; 0.003      ; 1.670      ;
; 1.719 ; state_machine_spi_command:state_machine_spi_slave|led_state[35] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.015     ; 1.636      ;
; 1.721 ; state_machine_spi_command:state_machine_spi_slave|led_state[43] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.015     ; 1.634      ;
; 1.737 ; state_machine_spi_command:state_machine_spi_slave|led_state[54] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; 0.006      ; 1.639      ;
; 1.738 ; state_machine_spi_command:state_machine_spi_slave|led_state[11] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.012     ; 1.620      ;
; 1.741 ; state_machine_spi_command:state_machine_spi_slave|led_state[44] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.020     ; 1.609      ;
; 1.753 ; state_machine_spi_command:state_machine_spi_slave|led_state[3]  ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.017     ; 1.600      ;
; 1.754 ; state_machine_spi_command:state_machine_spi_slave|led_state[14] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; 0.000      ; 1.616      ;
; 1.762 ; state_machine_spi_command:state_machine_spi_slave|led_state[6]  ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.017     ; 1.591      ;
; 1.781 ; state_machine_spi_command:state_machine_spi_slave|led_state[23] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; 0.001      ; 1.590      ;
; 1.785 ; state_machine_spi_command:state_machine_spi_slave|led_state[47] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.015     ; 1.570      ;
; 1.804 ; state_machine_spi_command:state_machine_spi_slave|led_state[62] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; 0.005      ; 1.571      ;
; 1.807 ; state_machine_spi_command:state_machine_spi_slave|led_state[60] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.001     ; 1.562      ;
; 1.847 ; state_machine_spi_command:state_machine_spi_slave|led_state[13] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; 0.000      ; 1.523      ;
; 1.866 ; state_machine_spi_command:state_machine_spi_slave|led_state[10] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.012     ; 1.492      ;
; 1.868 ; state_machine_spi_command:state_machine_spi_slave|led_state[21] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; 0.001      ; 1.503      ;
; 1.926 ; state_machine_spi_command:state_machine_spi_slave|led_state[15] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; 0.000      ; 1.444      ;
; 1.984 ; state_machine_spi_command:state_machine_spi_slave|led_state[39] ; LED:LED|DS                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.015     ; 1.371      ;
; 2.350 ; state_machine_spi_command:state_machine_spi_slave|led_state[3]  ; LED:LED|DATA_signal[3]~_emulated  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; 0.000      ; 1.020      ;
; 2.557 ; state_machine_spi_command:state_machine_spi_slave|led_state[19] ; LED:LED|DATA_signal[19]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; 0.000      ; 0.813      ;
; 2.664 ; state_machine_spi_command:state_machine_spi_slave|led_state[28] ; LED:LED|DATA_signal[28]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; 0.019      ; 0.725      ;
; 2.669 ; state_machine_spi_command:state_machine_spi_slave|led_state[34] ; LED:LED|DATA_signal[34]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; 0.000      ; 0.701      ;
; 2.670 ; state_machine_spi_command:state_machine_spi_slave|led_state[15] ; LED:LED|DATA_signal[15]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; 0.000      ; 0.700      ;
; 2.680 ; state_machine_spi_command:state_machine_spi_slave|led_state[35] ; LED:LED|DATA_signal[35]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; 0.000      ; 0.690      ;
; 2.725 ; state_machine_spi_command:state_machine_spi_slave|led_state[27] ; LED:LED|DATA_signal[27]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; 0.014      ; 0.659      ;
; 2.733 ; state_machine_spi_command:state_machine_spi_slave|led_state[14] ; LED:LED|DATA_signal[14]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; 0.000      ; 0.637      ;
; 2.733 ; state_machine_spi_command:state_machine_spi_slave|led_state[1]  ; LED:LED|DATA_signal[1]~_emulated  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; 0.001      ; 0.638      ;
; 2.736 ; state_machine_spi_command:state_machine_spi_slave|led_state[37] ; LED:LED|DATA_signal[37]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; 0.000      ; 0.634      ;
; 2.746 ; state_machine_spi_command:state_machine_spi_slave|led_state[10] ; LED:LED|DATA_signal[10]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.001     ; 0.623      ;
; 2.768 ; state_machine_spi_command:state_machine_spi_slave|led_state[2]  ; LED:LED|DATA_signal[2]~_emulated  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; 0.000      ; 0.602      ;
; 2.772 ; state_machine_spi_command:state_machine_spi_slave|led_state[44] ; LED:LED|DATA_signal[44]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.001     ; 0.597      ;
; 2.773 ; state_machine_spi_command:state_machine_spi_slave|led_state[50] ; LED:LED|DATA_signal[50]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; 0.000      ; 0.597      ;
; 2.777 ; state_machine_spi_command:state_machine_spi_slave|led_state[0]  ; LED:LED|DATA_signal[0]~_emulated  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; 0.000      ; 0.593      ;
; 2.785 ; state_machine_spi_command:state_machine_spi_slave|led_state[13] ; LED:LED|DATA_signal[13]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; 0.000      ; 0.585      ;
; 2.793 ; state_machine_spi_command:state_machine_spi_slave|led_state[18] ; LED:LED|DATA_signal[18]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.001     ; 0.576      ;
; 2.793 ; state_machine_spi_command:state_machine_spi_slave|led_state[49] ; LED:LED|DATA_signal[49]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.001     ; 0.576      ;
; 2.810 ; state_machine_spi_command:state_machine_spi_slave|led_state[6]  ; LED:LED|DATA_signal[6]~_emulated  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; 0.000      ; 0.560      ;
; 2.812 ; state_machine_spi_command:state_machine_spi_slave|led_state[21] ; LED:LED|DATA_signal[21]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; 0.000      ; 0.558      ;
; 2.826 ; state_machine_spi_command:state_machine_spi_slave|led_state[52] ; LED:LED|DATA_signal[52]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; 0.000      ; 0.544      ;
; 2.829 ; state_machine_spi_command:state_machine_spi_slave|led_state[25] ; LED:LED|DATA_signal[25]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; 0.000      ; 0.541      ;
; 2.835 ; state_machine_spi_command:state_machine_spi_slave|led_state[58] ; LED:LED|DATA_signal[58]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; 0.000      ; 0.535      ;
; 2.836 ; state_machine_spi_command:state_machine_spi_slave|led_state[36] ; LED:LED|DATA_signal[36]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; 0.000      ; 0.534      ;
; 2.836 ; state_machine_spi_command:state_machine_spi_slave|led_state[39] ; LED:LED|DATA_signal[39]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; 0.000      ; 0.534      ;
; 2.837 ; state_machine_spi_command:state_machine_spi_slave|led_state[5]  ; LED:LED|DATA_signal[5]~_emulated  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; 0.000      ; 0.533      ;
; 2.837 ; state_machine_spi_command:state_machine_spi_slave|led_state[40] ; LED:LED|DATA_signal[40]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.001     ; 0.532      ;
; 2.838 ; state_machine_spi_command:state_machine_spi_slave|led_state[33] ; LED:LED|DATA_signal[33]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; 0.000      ; 0.532      ;
; 2.842 ; state_machine_spi_command:state_machine_spi_slave|led_state[16] ; LED:LED|DATA_signal[16]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; 0.000      ; 0.528      ;
; 2.842 ; state_machine_spi_command:state_machine_spi_slave|led_state[30] ; LED:LED|DATA_signal[30]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; 0.000      ; 0.528      ;
; 2.843 ; state_machine_spi_command:state_machine_spi_slave|led_state[24] ; LED:LED|DATA_signal[24]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; 0.000      ; 0.527      ;
; 2.843 ; state_machine_spi_command:state_machine_spi_slave|led_state[26] ; LED:LED|DATA_signal[26]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; 0.000      ; 0.527      ;
; 2.844 ; state_machine_spi_command:state_machine_spi_slave|led_state[9]  ; LED:LED|DATA_signal[9]~_emulated  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; 0.000      ; 0.526      ;
; 2.846 ; state_machine_spi_command:state_machine_spi_slave|led_state[4]  ; LED:LED|DATA_signal[4]~_emulated  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; 0.000      ; 0.524      ;
; 2.850 ; state_machine_spi_command:state_machine_spi_slave|led_state[17] ; LED:LED|DATA_signal[17]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; -0.001     ; 0.519      ;
; 2.881 ; state_machine_spi_command:state_machine_spi_slave|led_state[48] ; LED:LED|DATA_signal[48]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 3.338        ; 0.000      ; 0.489      ;
+-------+-----------------------------------------------------------------+-----------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'SPI3_SCLK'                                                                                                                                                                  ;
+--------+---------------------------------------------+----------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                      ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+----------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -1.192 ; spi_slave:command_spi_slave|wren            ; spi_slave:command_spi_slave|wr_ack_reg       ; inst|altpll_component|pll|clk[0] ; SPI3_SCLK   ; 0.000        ; 1.554      ; 0.514      ;
; -1.088 ; spi_slave:command_spi_slave|di_reg[7]       ; spi_slave:command_spi_slave|tx_bit_reg       ; inst|altpll_component|pll|clk[0] ; SPI3_SCLK   ; 0.000        ; 1.546      ; 0.610      ;
; -1.083 ; spi_slave:command_spi_slave|di_reg[3]       ; spi_slave:command_spi_slave|sh_reg[4]        ; inst|altpll_component|pll|clk[0] ; SPI3_SCLK   ; 0.000        ; 1.546      ; 0.615      ;
; -1.083 ; spi_slave:command_spi_slave|di_reg[5]       ; spi_slave:command_spi_slave|sh_reg[6]        ; inst|altpll_component|pll|clk[0] ; SPI3_SCLK   ; 0.000        ; 1.546      ; 0.615      ;
; -0.997 ; spi_slave:command_spi_slave|wren            ; spi_slave:command_spi_slave|sh_reg[4]        ; inst|altpll_component|pll|clk[0] ; SPI3_SCLK   ; 0.000        ; 1.552      ; 0.707      ;
; -0.994 ; spi_slave:command_spi_slave|wren            ; spi_slave:command_spi_slave|sh_reg[6]        ; inst|altpll_component|pll|clk[0] ; SPI3_SCLK   ; 0.000        ; 1.552      ; 0.710      ;
; -0.994 ; spi_slave:command_spi_slave|wren            ; spi_slave:command_spi_slave|tx_bit_reg       ; inst|altpll_component|pll|clk[0] ; SPI3_SCLK   ; 0.000        ; 1.552      ; 0.710      ;
; -0.957 ; spi_slave:command_spi_slave|di_reg[1]       ; spi_slave:command_spi_slave|sh_reg[2]        ; inst|altpll_component|pll|clk[0] ; SPI3_SCLK   ; 0.000        ; 1.540      ; 0.735      ;
; -0.951 ; spi_slave:command_spi_slave|di_reg[2]       ; spi_slave:command_spi_slave|sh_reg[3]        ; inst|altpll_component|pll|clk[0] ; SPI3_SCLK   ; 0.000        ; 1.540      ; 0.741      ;
; -0.942 ; spi_slave:command_spi_slave|di_reg[0]       ; spi_slave:command_spi_slave|sh_reg[1]        ; inst|altpll_component|pll|clk[0] ; SPI3_SCLK   ; 0.000        ; 1.540      ; 0.750      ;
; -0.936 ; spi_slave:command_spi_slave|di_reg[4]       ; spi_slave:command_spi_slave|do_buffer_reg[5] ; inst|altpll_component|pll|clk[0] ; SPI3_SCLK   ; 0.000        ; 1.540      ; 0.756      ;
; -0.859 ; spi_slave:command_spi_slave|di_reg[6]       ; spi_slave:command_spi_slave|sh_reg[7]        ; inst|altpll_component|pll|clk[0] ; SPI3_SCLK   ; 0.000        ; 1.540      ; 0.833      ;
; -0.786 ; spi_slave:command_spi_slave|di_reg[2]       ; spi_slave:command_spi_slave|do_buffer_reg[3] ; inst|altpll_component|pll|clk[0] ; SPI3_SCLK   ; 0.000        ; 1.540      ; 0.906      ;
; -0.704 ; spi_slave:command_spi_slave|di_reg[1]       ; spi_slave:command_spi_slave|do_buffer_reg[2] ; inst|altpll_component|pll|clk[0] ; SPI3_SCLK   ; 0.000        ; 1.540      ; 0.988      ;
; -0.689 ; spi_slave:command_spi_slave|di_reg[0]       ; spi_slave:command_spi_slave|do_buffer_reg[1] ; inst|altpll_component|pll|clk[0] ; SPI3_SCLK   ; 0.000        ; 1.540      ; 1.003      ;
; -0.684 ; spi_slave:command_spi_slave|di_reg[4]       ; spi_slave:command_spi_slave|sh_reg[5]        ; inst|altpll_component|pll|clk[0] ; SPI3_SCLK   ; 0.000        ; 1.540      ; 1.008      ;
; -0.606 ; spi_slave:command_spi_slave|di_reg[6]       ; spi_slave:command_spi_slave|do_buffer_reg[7] ; inst|altpll_component|pll|clk[0] ; SPI3_SCLK   ; 0.000        ; 1.540      ; 1.086      ;
; -0.599 ; spi_slave:command_spi_slave|wren            ; spi_slave:command_spi_slave|sh_reg[2]        ; inst|altpll_component|pll|clk[0] ; SPI3_SCLK   ; 0.000        ; 1.540      ; 1.093      ;
; -0.599 ; spi_slave:command_spi_slave|wren            ; spi_slave:command_spi_slave|sh_reg[1]        ; inst|altpll_component|pll|clk[0] ; SPI3_SCLK   ; 0.000        ; 1.540      ; 1.093      ;
; -0.599 ; spi_slave:command_spi_slave|wren            ; spi_slave:command_spi_slave|do_buffer_reg[5] ; inst|altpll_component|pll|clk[0] ; SPI3_SCLK   ; 0.000        ; 1.540      ; 1.093      ;
; -0.598 ; spi_slave:command_spi_slave|wren            ; spi_slave:command_spi_slave|sh_reg[3]        ; inst|altpll_component|pll|clk[0] ; SPI3_SCLK   ; 0.000        ; 1.540      ; 1.094      ;
; -0.598 ; spi_slave:command_spi_slave|wren            ; spi_slave:command_spi_slave|sh_reg[7]        ; inst|altpll_component|pll|clk[0] ; SPI3_SCLK   ; 0.000        ; 1.540      ; 1.094      ;
; -0.454 ; spi_slave:command_spi_slave|di_reg[5]       ; spi_slave:command_spi_slave|do_buffer_reg[6] ; inst|altpll_component|pll|clk[0] ; SPI3_SCLK   ; 0.000        ; 1.534      ; 1.232      ;
; -0.452 ; spi_slave:command_spi_slave|di_reg[3]       ; spi_slave:command_spi_slave|do_buffer_reg[4] ; inst|altpll_component|pll|clk[0] ; SPI3_SCLK   ; 0.000        ; 1.534      ; 1.234      ;
; -0.433 ; spi_slave:command_spi_slave|wren            ; spi_slave:command_spi_slave|do_buffer_reg[3] ; inst|altpll_component|pll|clk[0] ; SPI3_SCLK   ; 0.000        ; 1.540      ; 1.259      ;
; -0.366 ; spi_slave:command_spi_slave|wren            ; spi_slave:command_spi_slave|do_buffer_reg[4] ; inst|altpll_component|pll|clk[0] ; SPI3_SCLK   ; 0.000        ; 1.540      ; 1.326      ;
; -0.365 ; spi_slave:command_spi_slave|wren            ; spi_slave:command_spi_slave|do_buffer_reg[6] ; inst|altpll_component|pll|clk[0] ; SPI3_SCLK   ; 0.000        ; 1.540      ; 1.327      ;
; -0.347 ; spi_slave:command_spi_slave|wren            ; spi_slave:command_spi_slave|sh_reg[5]        ; inst|altpll_component|pll|clk[0] ; SPI3_SCLK   ; 0.000        ; 1.540      ; 1.345      ;
; -0.346 ; spi_slave:command_spi_slave|wren            ; spi_slave:command_spi_slave|do_buffer_reg[2] ; inst|altpll_component|pll|clk[0] ; SPI3_SCLK   ; 0.000        ; 1.540      ; 1.346      ;
; -0.346 ; spi_slave:command_spi_slave|wren            ; spi_slave:command_spi_slave|do_buffer_reg[1] ; inst|altpll_component|pll|clk[0] ; SPI3_SCLK   ; 0.000        ; 1.540      ; 1.346      ;
; -0.345 ; spi_slave:command_spi_slave|wren            ; spi_slave:command_spi_slave|do_buffer_reg[7] ; inst|altpll_component|pll|clk[0] ; SPI3_SCLK   ; 0.000        ; 1.540      ; 1.347      ;
; 0.215  ; spi_slave:command_spi_slave|state_reg[1]    ; spi_slave:command_spi_slave|state_reg[1]     ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; spi_slave:command_spi_slave|state_reg[0]    ; spi_slave:command_spi_slave|state_reg[0]     ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; spi_slave:command_spi_slave|state_reg[2]    ; spi_slave:command_spi_slave|state_reg[2]     ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; spi_slave:command_spi_slave|do_transfer_reg ; spi_slave:command_spi_slave|do_transfer_reg  ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; 0.000      ; 0.367      ;
; 0.262  ; spi_slave:command_spi_slave|state_reg[0]    ; spi_slave:command_spi_slave|state_reg[2]     ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; 0.000      ; 0.414      ;
; 0.336  ; spi_slave:command_spi_slave|state_reg[0]    ; spi_slave:command_spi_slave|wr_ack_reg       ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; 0.002      ; 0.490      ;
; 0.350  ; spi_slave:command_spi_slave|state_reg[2]    ; spi_slave:command_spi_slave|state_reg[1]     ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; 0.000      ; 0.502      ;
; 0.353  ; spi_slave:command_spi_slave|state_reg[2]    ; spi_slave:command_spi_slave|state_reg[0]     ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; 0.000      ; 0.505      ;
; 0.380  ; spi_slave:command_spi_slave|state_reg[0]    ; spi_slave:command_spi_slave|state_reg[1]     ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; 0.000      ; 0.532      ;
; 0.395  ; spi_slave:command_spi_slave|state_reg[3]    ; spi_slave:command_spi_slave|state_reg[0]     ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; 0.000      ; 0.547      ;
; 0.401  ; spi_slave:command_spi_slave|state_reg[3]    ; spi_slave:command_spi_slave|state_reg[1]     ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; 0.000      ; 0.553      ;
; 0.401  ; spi_slave:command_spi_slave|state_reg[3]    ; spi_slave:command_spi_slave|state_reg[2]     ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; 0.000      ; 0.553      ;
; 0.467  ; spi_slave:command_spi_slave|sh_reg[2]       ; spi_slave:command_spi_slave|sh_reg[3]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; 0.000      ; 0.619      ;
; 0.469  ; spi_slave:command_spi_slave|sh_reg[0]       ; spi_slave:command_spi_slave|sh_reg[1]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; 0.000      ; 0.621      ;
; 0.480  ; spi_slave:command_spi_slave|state_reg[1]    ; spi_slave:command_spi_slave|state_reg[2]     ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; 0.000      ; 0.632      ;
; 0.482  ; spi_slave:command_spi_slave|state_reg[1]    ; spi_slave:command_spi_slave|state_reg[0]     ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; 0.000      ; 0.634      ;
; 0.552  ; spi_slave:command_spi_slave|state_reg[0]    ; spi_slave:command_spi_slave|sh_reg[4]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; 0.000      ; 0.704      ;
; 0.555  ; spi_slave:command_spi_slave|state_reg[0]    ; spi_slave:command_spi_slave|sh_reg[6]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; 0.000      ; 0.707      ;
; 0.572  ; spi_slave:command_spi_slave|state_reg[1]    ; spi_slave:command_spi_slave|sh_reg[4]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; 0.000      ; 0.724      ;
; 0.577  ; spi_slave:command_spi_slave|state_reg[1]    ; spi_slave:command_spi_slave|sh_reg[6]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; 0.000      ; 0.729      ;
; 0.586  ; spi_slave:command_spi_slave|state_reg[1]    ; spi_slave:command_spi_slave|wr_ack_reg       ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; 0.002      ; 0.740      ;
; 0.602  ; spi_slave:command_spi_slave|sh_reg[1]       ; spi_slave:command_spi_slave|sh_reg[2]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; 0.000      ; 0.754      ;
; 0.622  ; spi_slave:command_spi_slave|state_reg[2]    ; spi_slave:command_spi_slave|sh_reg[4]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; 0.000      ; 0.774      ;
; 0.627  ; spi_slave:command_spi_slave|state_reg[2]    ; spi_slave:command_spi_slave|sh_reg[6]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; 0.000      ; 0.779      ;
; 0.632  ; spi_slave:command_spi_slave|sh_reg[2]       ; spi_slave:command_spi_slave|do_buffer_reg[3] ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; 0.000      ; 0.784      ;
; 0.639  ; spi_slave:command_spi_slave|sh_reg[5]       ; spi_slave:command_spi_slave|sh_reg[6]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; 0.012      ; 0.803      ;
; 0.642  ; spi_slave:command_spi_slave|sh_reg[3]       ; spi_slave:command_spi_slave|sh_reg[4]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; 0.012      ; 0.806      ;
; 0.665  ; spi_slave:command_spi_slave|state_reg[3]    ; spi_slave:command_spi_slave|sh_reg[4]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; 0.000      ; 0.817      ;
; 0.667  ; spi_slave:command_spi_slave|state_reg[3]    ; spi_slave:command_spi_slave|wr_ack_reg       ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; 0.002      ; 0.821      ;
; 0.668  ; spi_slave:command_spi_slave|state_reg[3]    ; spi_slave:command_spi_slave|sh_reg[6]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; 0.000      ; 0.820      ;
; 0.709  ; spi_slave:command_spi_slave|state_reg[1]    ; spi_slave:command_spi_slave|state_reg[3]     ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; 0.000      ; 0.861      ;
; 0.710  ; spi_slave:command_spi_slave|state_reg[2]    ; spi_slave:command_spi_slave|wr_ack_reg       ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; 0.002      ; 0.864      ;
; 0.722  ; spi_slave:command_spi_slave|sh_reg[0]       ; spi_slave:command_spi_slave|do_buffer_reg[1] ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; 0.000      ; 0.874      ;
; 0.761  ; spi_slave:command_spi_slave|sh_reg[4]       ; spi_slave:command_spi_slave|do_buffer_reg[5] ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; -0.012     ; 0.901      ;
; 0.790  ; spi_slave:command_spi_slave|state_reg[3]    ; spi_slave:command_spi_slave|state_reg[3]     ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; 0.000      ; 0.942      ;
; 0.833  ; spi_slave:command_spi_slave|state_reg[2]    ; spi_slave:command_spi_slave|state_reg[3]     ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; 0.000      ; 0.985      ;
; 0.848  ; spi_slave:command_spi_slave|state_reg[2]    ; spi_slave:command_spi_slave|do_transfer_reg  ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; 0.002      ; 1.002      ;
; 0.855  ; spi_slave:command_spi_slave|sh_reg[1]       ; spi_slave:command_spi_slave|do_buffer_reg[2] ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; 0.000      ; 1.007      ;
; 0.868  ; spi_slave:command_spi_slave|state_reg[1]    ; spi_slave:command_spi_slave|sh_reg[7]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; -0.012     ; 1.008      ;
; 0.869  ; spi_slave:command_spi_slave|state_reg[1]    ; spi_slave:command_spi_slave|sh_reg[3]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; -0.012     ; 1.009      ;
; 0.871  ; spi_slave:command_spi_slave|state_reg[1]    ; spi_slave:command_spi_slave|do_buffer_reg[5] ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; -0.012     ; 1.011      ;
; 0.873  ; spi_slave:command_spi_slave|sh_reg[6]       ; spi_slave:command_spi_slave|sh_reg[7]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; -0.012     ; 1.013      ;
; 0.874  ; spi_slave:command_spi_slave|state_reg[1]    ; spi_slave:command_spi_slave|sh_reg[2]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; -0.012     ; 1.014      ;
; 0.875  ; spi_slave:command_spi_slave|state_reg[1]    ; spi_slave:command_spi_slave|sh_reg[1]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; -0.012     ; 1.015      ;
; 0.883  ; spi_slave:command_spi_slave|state_reg[0]    ; spi_slave:command_spi_slave|do_transfer_reg  ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; 0.002      ; 1.037      ;
; 0.907  ; spi_slave:command_spi_slave|state_reg[3]    ; spi_slave:command_spi_slave|do_transfer_reg  ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; 0.002      ; 1.061      ;
; 0.909  ; spi_slave:command_spi_slave|state_reg[1]    ; spi_slave:command_spi_slave|do_transfer_reg  ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; 0.002      ; 1.063      ;
; 0.918  ; spi_slave:command_spi_slave|state_reg[2]    ; spi_slave:command_spi_slave|sh_reg[7]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; -0.012     ; 1.058      ;
; 0.919  ; spi_slave:command_spi_slave|state_reg[2]    ; spi_slave:command_spi_slave|sh_reg[3]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; -0.012     ; 1.059      ;
; 0.921  ; spi_slave:command_spi_slave|state_reg[2]    ; spi_slave:command_spi_slave|do_buffer_reg[5] ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; -0.012     ; 1.061      ;
; 0.924  ; spi_slave:command_spi_slave|state_reg[2]    ; spi_slave:command_spi_slave|sh_reg[2]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; -0.012     ; 1.064      ;
; 0.925  ; spi_slave:command_spi_slave|state_reg[2]    ; spi_slave:command_spi_slave|sh_reg[1]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; -0.012     ; 1.065      ;
; 0.950  ; spi_slave:command_spi_slave|state_reg[0]    ; spi_slave:command_spi_slave|sh_reg[1]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; -0.012     ; 1.090      ;
; 0.950  ; spi_slave:command_spi_slave|state_reg[0]    ; spi_slave:command_spi_slave|sh_reg[2]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; -0.012     ; 1.090      ;
; 0.950  ; spi_slave:command_spi_slave|state_reg[0]    ; spi_slave:command_spi_slave|do_buffer_reg[5] ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; -0.012     ; 1.090      ;
; 0.951  ; spi_slave:command_spi_slave|state_reg[0]    ; spi_slave:command_spi_slave|sh_reg[3]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; -0.012     ; 1.091      ;
; 0.951  ; spi_slave:command_spi_slave|state_reg[0]    ; spi_slave:command_spi_slave|sh_reg[7]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; -0.012     ; 1.091      ;
; 0.994  ; spi_slave:command_spi_slave|state_reg[1]    ; spi_slave:command_spi_slave|tx_bit_reg       ; SPI3_SCLK                        ; SPI3_SCLK   ; -0.500       ; 0.000      ; 0.646      ;
; 1.013  ; spi_slave:command_spi_slave|sh_reg[4]       ; spi_slave:command_spi_slave|sh_reg[5]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; -0.012     ; 1.153      ;
; 1.017  ; spi_slave:command_spi_slave|state_reg[3]    ; spi_slave:command_spi_slave|sh_reg[7]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; -0.012     ; 1.157      ;
; 1.018  ; spi_slave:command_spi_slave|state_reg[3]    ; spi_slave:command_spi_slave|sh_reg[3]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; -0.012     ; 1.158      ;
; 1.020  ; spi_slave:command_spi_slave|state_reg[3]    ; spi_slave:command_spi_slave|do_buffer_reg[5] ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; -0.012     ; 1.160      ;
; 1.023  ; spi_slave:command_spi_slave|state_reg[3]    ; spi_slave:command_spi_slave|sh_reg[2]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; -0.012     ; 1.163      ;
; 1.024  ; spi_slave:command_spi_slave|state_reg[3]    ; spi_slave:command_spi_slave|sh_reg[1]        ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; -0.012     ; 1.164      ;
; 1.034  ; spi_slave:command_spi_slave|state_reg[1]    ; spi_slave:command_spi_slave|do_buffer_reg[3] ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; -0.012     ; 1.174      ;
; 1.044  ; spi_slave:command_spi_slave|state_reg[2]    ; spi_slave:command_spi_slave|tx_bit_reg       ; SPI3_SCLK                        ; SPI3_SCLK   ; -0.500       ; 0.000      ; 0.696      ;
; 1.055  ; spi_slave:command_spi_slave|state_reg[0]    ; spi_slave:command_spi_slave|tx_bit_reg       ; SPI3_SCLK                        ; SPI3_SCLK   ; -0.500       ; 0.000      ; 0.707      ;
; 1.084  ; spi_slave:command_spi_slave|state_reg[2]    ; spi_slave:command_spi_slave|do_buffer_reg[3] ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; -0.012     ; 1.224      ;
; 1.116  ; spi_slave:command_spi_slave|state_reg[0]    ; spi_slave:command_spi_slave|do_buffer_reg[3] ; SPI3_SCLK                        ; SPI3_SCLK   ; 0.000        ; -0.012     ; 1.256      ;
+--------+---------------------------------------------+----------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'inst|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                         ;
+-------+------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                          ; To Node                                                                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.215 ; spi_master:data_spi_master|\spi_2x_ce_gen_proc:clk_cnt[0]                          ; spi_master:data_spi_master|\spi_2x_ce_gen_proc:clk_cnt[0]                       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; spi_master:data_spi_master|\spi_2x_ce_gen_proc:clk_cnt[1]                          ; spi_master:data_spi_master|\spi_2x_ce_gen_proc:clk_cnt[1]                       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; spi_master:data_spi_master|core_n_clk                                              ; spi_master:data_spi_master|core_n_clk                                           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; spi_master:data_spi_master|state_reg[2]                                            ; spi_master:data_spi_master|state_reg[2]                                         ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; spi_master:data_spi_master|state_reg[1]                                            ; spi_master:data_spi_master|state_reg[1]                                         ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; spi_master:data_spi_master|ssel_ena_reg                                            ; spi_master:data_spi_master|ssel_ena_reg                                         ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; state_machine_spi_command:state_machine_spi_slave|state.finish_template_state      ; state_machine_spi_command:state_machine_spi_slave|state.finish_template_state   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; state_machine_spi_command:state_machine_spi_slave|state.ready                      ; state_machine_spi_command:state_machine_spi_slave|state.ready                   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; spi_slave:command_spi_slave|wren                                                   ; spi_slave:command_spi_slave|wren                                                ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; state_machine_spi_command:state_machine_spi_slave|state.wait_request_read1         ; state_machine_spi_command:state_machine_spi_slave|state.wait_request_read1      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; state_machine_spi_command:state_machine_spi_slave|state.wait_request_read2         ; state_machine_spi_command:state_machine_spi_slave|state.wait_request_read2      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; state_machine_spi_command:state_machine_spi_slave|state.wait_request_read3         ; state_machine_spi_command:state_machine_spi_slave|state.wait_request_read3      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; state_machine_spi_command:state_machine_spi_slave|state.wait_request_read4         ; state_machine_spi_command:state_machine_spi_slave|state.wait_request_read4      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; state_machine_spi_command:state_machine_spi_slave|state.wait_request_read5         ; state_machine_spi_command:state_machine_spi_slave|state.wait_request_read5      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; state_machine_spi_command:state_machine_spi_slave|state.wait_request_read6         ; state_machine_spi_command:state_machine_spi_slave|state.wait_request_read6      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; state_machine_spi_command:state_machine_spi_slave|state.wait_request_read7         ; state_machine_spi_command:state_machine_spi_slave|state.wait_request_read7      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; state_machine_spi_command:state_machine_spi_slave|write_enable_master              ; state_machine_spi_command:state_machine_spi_slave|write_enable_master           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; spi_master:data_spi_master|wren                                                    ; spi_master:data_spi_master|wren                                                 ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; spi_master:data_spi_master|state_reg[3]                                            ; spi_master:data_spi_master|state_reg[3]                                         ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; spi_master:data_spi_master|state_reg[0]                                            ; spi_master:data_spi_master|state_reg[0]                                         ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; spi_master:data_spi_master|sck_ena_reg                                             ; spi_master:data_spi_master|sck_ena_reg                                          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; spi_master:data_spi_master|rx_bit_reg                                              ; spi_master:data_spi_master|rx_bit_reg                                           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; spi_master:data_spi_master|sh_reg[7]                                               ; spi_master:data_spi_master|sh_reg[7]                                            ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.235 ; spi_master:data_spi_master|di_reg[5]                                               ; spi_master:data_spi_master|sh_reg[5]                                            ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.387      ;
; 0.238 ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[45]             ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[53]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; spi_slave:command_spi_slave|do_valid_C                                             ; spi_slave:command_spi_slave|do_valid_D                                          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[29]             ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[37]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[33]             ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[41]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[10]             ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[18]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[31]             ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[39]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; state_machine_spi_command:state_machine_spi_slave|state.wait_request_read_wait6    ; state_machine_spi_command:state_machine_spi_slave|state.wait_request_read7      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; spi_master:data_spi_master|di_reg[4]                                               ; spi_master:data_spi_master|sh_reg[4]                                            ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[22]             ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[30]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[46]             ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[54]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[43]             ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[51]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; state_machine_spi_command:state_machine_spi_slave|command_cnt[31]                  ; state_machine_spi_command:state_machine_spi_slave|command_cnt[31]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[26]             ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[34]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[44]             ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[52]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[48]             ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[56]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[50]             ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[58]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[52]             ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[60]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; state_machine_spi_command:state_machine_spi_slave|state.wait_finish_template_state ; state_machine_spi_command:state_machine_spi_slave|write_enable_master           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[32]             ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[40]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[0]              ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[8]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[16]             ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[24]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.398      ;
; 0.247 ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[21]             ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[29]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[55]             ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[63]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.399      ;
; 0.248 ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[11]             ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[19]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.400      ;
; 0.252 ; state_machine_spi_command:state_machine_spi_slave|state.wait_request_read3         ; state_machine_spi_command:state_machine_spi_slave|state.wait_request_read_wait3 ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.404      ;
; 0.253 ; spi_master:data_spi_master|spi_2x_ce                                               ; spi_master:data_spi_master|core_ce                                              ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.405      ;
; 0.256 ; spi_master:data_spi_master|spi_2x_ce                                               ; spi_master:data_spi_master|core_n_ce                                            ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.408      ;
; 0.256 ; spi_master:data_spi_master|\spi_2x_ce_gen_proc:clk_cnt[0]                          ; spi_master:data_spi_master|\spi_2x_ce_gen_proc:clk_cnt[1]                       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.408      ;
; 0.257 ; spi_master:data_spi_master|\spi_2x_ce_gen_proc:clk_cnt[1]                          ; spi_master:data_spi_master|\spi_2x_ce_gen_proc:clk_cnt[0]                       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.409      ;
; 0.258 ; spi_master:data_spi_master|spi_2x_ce                                               ; spi_master:data_spi_master|core_n_clk                                           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.410      ;
; 0.259 ; spi_master:data_spi_master|core_n_ce                                               ; spi_master:data_spi_master|state_reg[3]                                         ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.411      ;
; 0.259 ; spi_master:data_spi_master|core_n_ce                                               ; spi_master:data_spi_master|state_reg[0]                                         ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.411      ;
; 0.260 ; spi_master:data_spi_master|state_reg[0]                                            ; spi_master:data_spi_master|state_reg[2]                                         ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.412      ;
; 0.260 ; spi_master:data_spi_master|wren                                                    ; spi_master:data_spi_master|ssel_ena_reg                                         ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.412      ;
; 0.261 ; spi_master:data_spi_master|state_reg[0]                                            ; spi_master:data_spi_master|state_reg[1]                                         ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.413      ;
; 0.272 ; spi_master:data_spi_master|di_req_o_reg                                            ; state_machine_spi_command:state_machine_spi_slave|state.wait_request_read_wait1 ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.424      ;
; 0.272 ; spi_master:data_spi_master|di_req_o_reg                                            ; state_machine_spi_command:state_machine_spi_slave|state.wait_request_read_wait2 ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.424      ;
; 0.276 ; spi_master:data_spi_master|di_req_o_reg                                            ; state_machine_spi_command:state_machine_spi_slave|state.wait_request_read4      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.428      ;
; 0.278 ; spi_master:data_spi_master|\spi_2x_ce_gen_proc:clk_cnt[1]                          ; spi_master:data_spi_master|spi_2x_ce                                            ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.430      ;
; 0.279 ; spi_master:data_spi_master|di_req_o_reg                                            ; state_machine_spi_command:state_machine_spi_slave|state.wait_request_read3      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.431      ;
; 0.280 ; spi_master:data_spi_master|di_req_o_reg                                            ; state_machine_spi_command:state_machine_spi_slave|state.wait_request_read1      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.432      ;
; 0.282 ; spi_master:data_spi_master|di_req_o_reg                                            ; state_machine_spi_command:state_machine_spi_slave|state.wait_request_read2      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.434      ;
; 0.291 ; spi_master:data_spi_master|di_reg[3]                                               ; spi_master:data_spi_master|sh_reg[3]                                            ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.443      ;
; 0.291 ; spi_master:data_spi_master|di_reg[6]                                               ; spi_master:data_spi_master|sh_reg[6]                                            ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.443      ;
; 0.292 ; spi_master:data_spi_master|sh_reg[0]                                               ; spi_master:data_spi_master|sh_reg[1]                                            ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.444      ;
; 0.292 ; spi_master:data_spi_master|di_reg[2]                                               ; spi_master:data_spi_master|sh_reg[2]                                            ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.444      ;
; 0.293 ; state_machine_spi_command:state_machine_spi_slave|state.led_fetch                  ; state_machine_spi_command:state_machine_spi_slave|state.led_prepare             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.445      ;
; 0.293 ; spi_master:data_spi_master|di_reg[0]                                               ; spi_master:data_spi_master|sh_reg[0]                                            ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.445      ;
; 0.296 ; state_machine_spi_command:state_machine_spi_slave|state.led_fetch                  ; state_machine_spi_command:state_machine_spi_slave|write_enable_slave            ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.448      ;
; 0.299 ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[27]             ; state_machine_spi_command:state_machine_spi_slave|led_state[27]                 ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.451      ;
; 0.305 ; state_machine_spi_command:state_machine_spi_slave|data_out_slave[1]                ; spi_slave:command_spi_slave|di_reg[1]                                           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.015      ; 0.472      ;
; 0.308 ; spi_master:data_spi_master|core_n_clk                                              ; spi_master:data_spi_master|core_n_ce                                            ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.460      ;
; 0.314 ; spi_master:data_spi_master|core_n_clk                                              ; spi_master:data_spi_master|core_ce                                              ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.466      ;
; 0.316 ; state_machine_spi_command:state_machine_spi_slave|data_out_master[4]               ; spi_master:data_spi_master|di_reg[4]                                            ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.470      ;
; 0.317 ; spi_slave:command_spi_slave|do_valid_B                                             ; spi_slave:command_spi_slave|do_valid_o_reg                                      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.469      ;
; 0.319 ; state_machine_spi_command:state_machine_spi_slave|data_out_master[7]               ; spi_master:data_spi_master|di_reg[7]                                            ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.473      ;
; 0.319 ; state_machine_spi_command:state_machine_spi_slave|data_out_master[3]               ; spi_master:data_spi_master|di_reg[3]                                            ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.470      ;
; 0.320 ; spi_master:data_spi_master|di_req_o_D                                              ; spi_master:data_spi_master|di_req_o_reg                                         ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.472      ;
; 0.322 ; state_machine_spi_command:state_machine_spi_slave|data_out_master[1]               ; spi_master:data_spi_master|di_reg[1]                                            ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.473      ;
; 0.324 ; state_machine_spi_command:state_machine_spi_slave|data_out_master[0]               ; spi_master:data_spi_master|di_reg[0]                                            ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.475      ;
; 0.325 ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[36]             ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[44]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.477      ;
; 0.326 ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[12]             ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[20]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.478      ;
; 0.326 ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[37]             ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[45]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.478      ;
; 0.327 ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[49]             ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[57]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.479      ;
; 0.328 ; state_machine_spi_command:state_machine_spi_slave|data_out_master[6]               ; spi_master:data_spi_master|di_reg[6]                                            ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.479      ;
; 0.328 ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[26]             ; state_machine_spi_command:state_machine_spi_slave|led_state[26]                 ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.014      ; 0.494      ;
; 0.329 ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[1]              ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[9]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[42]             ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[50]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; state_machine_spi_command:state_machine_spi_slave|state.wait_request_read2         ; state_machine_spi_command:state_machine_spi_slave|state.wait_request_read_wait2 ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.481      ;
; 0.331 ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[53]             ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[61]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.483      ;
; 0.332 ; spi_slave:command_spi_slave|do_valid_B                                             ; spi_slave:command_spi_slave|do_valid_C                                          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.484      ;
; 0.332 ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[23]             ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[31]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.484      ;
; 0.332 ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[24]             ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[32]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.484      ;
; 0.332 ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[39]             ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[47]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.484      ;
; 0.332 ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[30]             ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[38]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.484      ;
; 0.334 ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[13]             ; state_machine_spi_command:state_machine_spi_slave|led_state_buffer[21]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.486      ;
+-------+------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'inst|altpll_component|pll|clk[1]'                                                                                                                                                                        ;
+-------+-----------------------------------------------------------------+-----------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                                                       ; To Node                           ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------+-----------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.215 ; LED:LED|count[1]                                                ; LED:LED|count[1]                  ; inst|altpll_component|pll|clk[1] ; inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LED:LED|count[2]                                                ; LED:LED|count[2]                  ; inst|altpll_component|pll|clk[1] ; inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LED:LED|count[3]                                                ; LED:LED|count[3]                  ; inst|altpll_component|pll|clk[1] ; inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LED:LED|count[4]                                                ; LED:LED|count[4]                  ; inst|altpll_component|pll|clk[1] ; inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LED:LED|count[5]                                                ; LED:LED|count[5]                  ; inst|altpll_component|pll|clk[1] ; inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LED:LED|state.processBit                                        ; LED:LED|state.processBit          ; inst|altpll_component|pll|clk[1] ; inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LED:LED|STCP                                                    ; LED:LED|STCP                      ; inst|altpll_component|pll|clk[1] ; inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.233 ; state_machine_spi_command:state_machine_spi_slave|led_state[57] ; LED:LED|DATA_signal[57]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 0.395      ;
; 0.234 ; state_machine_spi_command:state_machine_spi_slave|led_state[53] ; LED:LED|DATA_signal[53]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 0.396      ;
; 0.236 ; state_machine_spi_command:state_machine_spi_slave|led_state[11] ; LED:LED|DATA_signal[11]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 0.398      ;
; 0.236 ; state_machine_spi_command:state_machine_spi_slave|led_state[51] ; LED:LED|DATA_signal[51]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 0.398      ;
; 0.238 ; state_machine_spi_command:state_machine_spi_slave|led_state[54] ; LED:LED|DATA_signal[54]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 0.400      ;
; 0.239 ; state_machine_spi_command:state_machine_spi_slave|led_state[22] ; LED:LED|DATA_signal[22]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.012      ; 0.413      ;
; 0.240 ; state_machine_spi_command:state_machine_spi_slave|led_state[8]  ; LED:LED|DATA_signal[8]~_emulated  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 0.402      ;
; 0.240 ; state_machine_spi_command:state_machine_spi_slave|led_state[23] ; LED:LED|DATA_signal[23]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 0.402      ;
; 0.242 ; state_machine_spi_command:state_machine_spi_slave|led_state[55] ; LED:LED|DATA_signal[55]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 0.404      ;
; 0.243 ; state_machine_spi_command:state_machine_spi_slave|led_state[56] ; LED:LED|DATA_signal[56]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 0.405      ;
; 0.244 ; state_machine_spi_command:state_machine_spi_slave|led_state[12] ; LED:LED|DATA_signal[12]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 0.406      ;
; 0.244 ; state_machine_spi_command:state_machine_spi_slave|led_state[29] ; LED:LED|DATA_signal[29]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 0.406      ;
; 0.244 ; state_machine_spi_command:state_machine_spi_slave|led_state[60] ; LED:LED|DATA_signal[60]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 0.406      ;
; 0.245 ; state_machine_spi_command:state_machine_spi_slave|led_state[45] ; LED:LED|DATA_signal[45]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 0.407      ;
; 0.248 ; state_machine_spi_command:state_machine_spi_slave|led_state[43] ; LED:LED|DATA_signal[43]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 0.410      ;
; 0.250 ; state_machine_spi_command:state_machine_spi_slave|led_state[42] ; LED:LED|DATA_signal[42]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 0.412      ;
; 0.283 ; state_machine_spi_command:state_machine_spi_slave|led_state[20] ; LED:LED|DATA_signal[20]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.012      ; 0.457      ;
; 0.284 ; state_machine_spi_command:state_machine_spi_slave|led_state[38] ; LED:LED|DATA_signal[38]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 0.446      ;
; 0.289 ; state_machine_spi_command:state_machine_spi_slave|led_state[59] ; LED:LED|DATA_signal[59]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 0.451      ;
; 0.291 ; state_machine_spi_command:state_machine_spi_slave|led_state[46] ; LED:LED|DATA_signal[46]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 0.453      ;
; 0.293 ; state_machine_spi_command:state_machine_spi_slave|led_state[31] ; LED:LED|DATA_signal[31]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 0.455      ;
; 0.293 ; state_machine_spi_command:state_machine_spi_slave|led_state[63] ; LED:LED|DATA_signal[63]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 0.455      ;
; 0.293 ; LED:LED|validClock                                              ; LED:LED|state.processFirstBit     ; inst|altpll_component|pll|clk[1] ; inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.445      ;
; 0.295 ; state_machine_spi_command:state_machine_spi_slave|led_state[41] ; LED:LED|DATA_signal[41]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 0.457      ;
; 0.297 ; state_machine_spi_command:state_machine_spi_slave|led_state[47] ; LED:LED|DATA_signal[47]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 0.459      ;
; 0.313 ; state_machine_spi_command:state_machine_spi_slave|led_state[7]  ; LED:LED|DATA_signal[7]~_emulated  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.001      ; 0.476      ;
; 0.313 ; state_machine_spi_command:state_machine_spi_slave|led_state[61] ; LED:LED|DATA_signal[61]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; -0.001     ; 0.474      ;
; 0.317 ; state_machine_spi_command:state_machine_spi_slave|led_state[32] ; LED:LED|DATA_signal[32]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; -0.001     ; 0.478      ;
; 0.320 ; state_machine_spi_command:state_machine_spi_slave|led_state[62] ; LED:LED|DATA_signal[62]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; -0.001     ; 0.481      ;
; 0.327 ; state_machine_spi_command:state_machine_spi_slave|led_state[48] ; LED:LED|DATA_signal[48]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 0.489      ;
; 0.358 ; state_machine_spi_command:state_machine_spi_slave|led_state[17] ; LED:LED|DATA_signal[17]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; -0.001     ; 0.519      ;
; 0.362 ; state_machine_spi_command:state_machine_spi_slave|led_state[4]  ; LED:LED|DATA_signal[4]~_emulated  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 0.524      ;
; 0.363 ; LED:LED|state.processFirstBit                                   ; LED:LED|state.processBit          ; inst|altpll_component|pll|clk[1] ; inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; state_machine_spi_command:state_machine_spi_slave|led_state[9]  ; LED:LED|DATA_signal[9]~_emulated  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 0.526      ;
; 0.364 ; LED:LED|state.processFirstBit                                   ; LED:LED|STCP                      ; inst|altpll_component|pll|clk[1] ; inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; state_machine_spi_command:state_machine_spi_slave|led_state[24] ; LED:LED|DATA_signal[24]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 0.527      ;
; 0.365 ; state_machine_spi_command:state_machine_spi_slave|led_state[26] ; LED:LED|DATA_signal[26]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 0.527      ;
; 0.365 ; LED:LED|state.processBit                                        ; LED:LED|count[0]                  ; inst|altpll_component|pll|clk[1] ; inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 0.518      ;
; 0.365 ; LED:LED|state.processBit                                        ; LED:LED|count[1]                  ; inst|altpll_component|pll|clk[1] ; inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 0.518      ;
; 0.365 ; LED:LED|state.processBit                                        ; LED:LED|count[4]                  ; inst|altpll_component|pll|clk[1] ; inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 0.518      ;
; 0.366 ; state_machine_spi_command:state_machine_spi_slave|led_state[16] ; LED:LED|DATA_signal[16]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 0.528      ;
; 0.366 ; state_machine_spi_command:state_machine_spi_slave|led_state[30] ; LED:LED|DATA_signal[30]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 0.528      ;
; 0.366 ; LED:LED|state.processBit                                        ; LED:LED|count[2]                  ; inst|altpll_component|pll|clk[1] ; inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 0.519      ;
; 0.366 ; LED:LED|state.processBit                                        ; LED:LED|count[3]                  ; inst|altpll_component|pll|clk[1] ; inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 0.519      ;
; 0.366 ; LED:LED|state.processBit                                        ; LED:LED|count[5]                  ; inst|altpll_component|pll|clk[1] ; inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 0.519      ;
; 0.370 ; state_machine_spi_command:state_machine_spi_slave|led_state[33] ; LED:LED|DATA_signal[33]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 0.532      ;
; 0.371 ; state_machine_spi_command:state_machine_spi_slave|led_state[5]  ; LED:LED|DATA_signal[5]~_emulated  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 0.533      ;
; 0.371 ; state_machine_spi_command:state_machine_spi_slave|led_state[40] ; LED:LED|DATA_signal[40]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; -0.001     ; 0.532      ;
; 0.372 ; state_machine_spi_command:state_machine_spi_slave|led_state[36] ; LED:LED|DATA_signal[36]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 0.534      ;
; 0.372 ; state_machine_spi_command:state_machine_spi_slave|led_state[39] ; LED:LED|DATA_signal[39]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 0.534      ;
; 0.372 ; LED:LED|state.processBit                                        ; LED:LED|STCP                      ; inst|altpll_component|pll|clk[1] ; inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; state_machine_spi_command:state_machine_spi_slave|led_state[58] ; LED:LED|DATA_signal[58]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 0.535      ;
; 0.379 ; state_machine_spi_command:state_machine_spi_slave|led_state[25] ; LED:LED|DATA_signal[25]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 0.541      ;
; 0.382 ; state_machine_spi_command:state_machine_spi_slave|led_state[52] ; LED:LED|DATA_signal[52]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 0.544      ;
; 0.396 ; state_machine_spi_command:state_machine_spi_slave|led_state[21] ; LED:LED|DATA_signal[21]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 0.558      ;
; 0.398 ; state_machine_spi_command:state_machine_spi_slave|led_state[6]  ; LED:LED|DATA_signal[6]~_emulated  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 0.560      ;
; 0.415 ; state_machine_spi_command:state_machine_spi_slave|led_state[18] ; LED:LED|DATA_signal[18]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; -0.001     ; 0.576      ;
; 0.415 ; state_machine_spi_command:state_machine_spi_slave|led_state[49] ; LED:LED|DATA_signal[49]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; -0.001     ; 0.576      ;
; 0.423 ; state_machine_spi_command:state_machine_spi_slave|led_state[13] ; LED:LED|DATA_signal[13]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 0.585      ;
; 0.431 ; state_machine_spi_command:state_machine_spi_slave|led_state[0]  ; LED:LED|DATA_signal[0]~_emulated  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 0.593      ;
; 0.435 ; state_machine_spi_command:state_machine_spi_slave|led_state[50] ; LED:LED|DATA_signal[50]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 0.597      ;
; 0.436 ; state_machine_spi_command:state_machine_spi_slave|led_state[44] ; LED:LED|DATA_signal[44]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; -0.001     ; 0.597      ;
; 0.440 ; state_machine_spi_command:state_machine_spi_slave|led_state[2]  ; LED:LED|DATA_signal[2]~_emulated  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 0.602      ;
; 0.462 ; state_machine_spi_command:state_machine_spi_slave|led_state[10] ; LED:LED|DATA_signal[10]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; -0.001     ; 0.623      ;
; 0.472 ; state_machine_spi_command:state_machine_spi_slave|led_state[37] ; LED:LED|DATA_signal[37]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 0.634      ;
; 0.475 ; state_machine_spi_command:state_machine_spi_slave|led_state[14] ; LED:LED|DATA_signal[14]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 0.637      ;
; 0.475 ; state_machine_spi_command:state_machine_spi_slave|led_state[1]  ; LED:LED|DATA_signal[1]~_emulated  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.001      ; 0.638      ;
; 0.483 ; state_machine_spi_command:state_machine_spi_slave|led_state[27] ; LED:LED|DATA_signal[27]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.014      ; 0.659      ;
; 0.493 ; LED:LED|state.processBit                                        ; LED:LED|count[6]                  ; inst|altpll_component|pll|clk[1] ; inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 0.646      ;
; 0.496 ; LED:LED|count[6]                                                ; LED:LED|count[6]                  ; inst|altpll_component|pll|clk[1] ; inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.648      ;
; 0.511 ; LED:LED|count[0]                                                ; LED:LED|STCP                      ; inst|altpll_component|pll|clk[1] ; inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 0.662      ;
; 0.513 ; LED:LED|count[0]                                                ; LED:LED|state.processBit          ; inst|altpll_component|pll|clk[1] ; inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 0.664      ;
; 0.528 ; state_machine_spi_command:state_machine_spi_slave|led_state[35] ; LED:LED|DATA_signal[35]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 0.690      ;
; 0.538 ; state_machine_spi_command:state_machine_spi_slave|led_state[15] ; LED:LED|DATA_signal[15]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 0.700      ;
; 0.539 ; state_machine_spi_command:state_machine_spi_slave|led_state[34] ; LED:LED|DATA_signal[34]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 0.701      ;
; 0.544 ; state_machine_spi_command:state_machine_spi_slave|led_state[28] ; LED:LED|DATA_signal[28]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.019      ; 0.725      ;
; 0.555 ; LED:LED|count[1]                                                ; LED:LED|STCP                      ; inst|altpll_component|pll|clk[1] ; inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 0.706      ;
; 0.557 ; LED:LED|count[1]                                                ; LED:LED|state.processBit          ; inst|altpll_component|pll|clk[1] ; inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 0.708      ;
; 0.562 ; LED:LED|state.processBit                                        ; LED:LED|validClock                ; inst|altpll_component|pll|clk[1] ; inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.714      ;
; 0.580 ; LED:LED|validClock                                              ; LED:LED|count[2]                  ; inst|altpll_component|pll|clk[1] ; inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 0.733      ;
; 0.580 ; LED:LED|validClock                                              ; LED:LED|count[3]                  ; inst|altpll_component|pll|clk[1] ; inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 0.733      ;
; 0.581 ; LED:LED|validClock                                              ; LED:LED|count[1]                  ; inst|altpll_component|pll|clk[1] ; inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 0.734      ;
; 0.583 ; LED:LED|validClock                                              ; LED:LED|count[4]                  ; inst|altpll_component|pll|clk[1] ; inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 0.736      ;
; 0.583 ; LED:LED|validClock                                              ; LED:LED|count[5]                  ; inst|altpll_component|pll|clk[1] ; inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 0.736      ;
; 0.584 ; LED:LED|count[0]                                                ; LED:LED|count[0]                  ; inst|altpll_component|pll|clk[1] ; inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.736      ;
; 0.624 ; LED:LED|count[0]                                                ; LED:LED|count[6]                  ; inst|altpll_component|pll|clk[1] ; inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.776      ;
; 0.651 ; state_machine_spi_command:state_machine_spi_slave|led_state[19] ; LED:LED|DATA_signal[19]~_emulated ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 0.010        ; 0.000      ; 0.813      ;
; 0.668 ; LED:LED|count[1]                                                ; LED:LED|count[6]                  ; inst|altpll_component|pll|clk[1] ; inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.820      ;
; 0.674 ; LED:LED|count[1]                                                ; LED:LED|count[0]                  ; inst|altpll_component|pll|clk[1] ; inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.826      ;
; 0.686 ; LED:LED|validClock                                              ; LED:LED|count[0]                  ; inst|altpll_component|pll|clk[1] ; inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 0.839      ;
; 0.686 ; LED:LED|count[5]                                                ; LED:LED|count[6]                  ; inst|altpll_component|pll|clk[1] ; inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.838      ;
; 0.693 ; LED:LED|count[0]                                                ; LED:LED|validClock                ; inst|altpll_component|pll|clk[1] ; inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 0.844      ;
; 0.721 ; LED:LED|count[2]                                                ; LED:LED|STCP                      ; inst|altpll_component|pll|clk[1] ; inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 0.872      ;
+-------+-----------------------------------------------------------------+-----------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SPI3_SCLK'                                                                                       ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; SPI3_SCLK ; Rise       ; SPI3_SCLK                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI3_SCLK ; Rise       ; spi_slave:command_spi_slave|do_buffer_reg[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; spi_slave:command_spi_slave|do_buffer_reg[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI3_SCLK ; Rise       ; spi_slave:command_spi_slave|do_buffer_reg[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; spi_slave:command_spi_slave|do_buffer_reg[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI3_SCLK ; Rise       ; spi_slave:command_spi_slave|do_buffer_reg[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; spi_slave:command_spi_slave|do_buffer_reg[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI3_SCLK ; Rise       ; spi_slave:command_spi_slave|do_buffer_reg[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; spi_slave:command_spi_slave|do_buffer_reg[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI3_SCLK ; Rise       ; spi_slave:command_spi_slave|do_buffer_reg[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; spi_slave:command_spi_slave|do_buffer_reg[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI3_SCLK ; Rise       ; spi_slave:command_spi_slave|do_buffer_reg[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; spi_slave:command_spi_slave|do_buffer_reg[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI3_SCLK ; Rise       ; spi_slave:command_spi_slave|do_buffer_reg[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; spi_slave:command_spi_slave|do_buffer_reg[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI3_SCLK ; Rise       ; spi_slave:command_spi_slave|do_buffer_reg[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; spi_slave:command_spi_slave|do_buffer_reg[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI3_SCLK ; Rise       ; spi_slave:command_spi_slave|do_transfer_reg  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; spi_slave:command_spi_slave|do_transfer_reg  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI3_SCLK ; Fall       ; spi_slave:command_spi_slave|preload_miso     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI3_SCLK ; Fall       ; spi_slave:command_spi_slave|preload_miso     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI3_SCLK ; Rise       ; spi_slave:command_spi_slave|sh_reg[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; spi_slave:command_spi_slave|sh_reg[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI3_SCLK ; Rise       ; spi_slave:command_spi_slave|sh_reg[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; spi_slave:command_spi_slave|sh_reg[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI3_SCLK ; Rise       ; spi_slave:command_spi_slave|sh_reg[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; spi_slave:command_spi_slave|sh_reg[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI3_SCLK ; Rise       ; spi_slave:command_spi_slave|sh_reg[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; spi_slave:command_spi_slave|sh_reg[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI3_SCLK ; Rise       ; spi_slave:command_spi_slave|sh_reg[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; spi_slave:command_spi_slave|sh_reg[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI3_SCLK ; Rise       ; spi_slave:command_spi_slave|sh_reg[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; spi_slave:command_spi_slave|sh_reg[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI3_SCLK ; Rise       ; spi_slave:command_spi_slave|sh_reg[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; spi_slave:command_spi_slave|sh_reg[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI3_SCLK ; Rise       ; spi_slave:command_spi_slave|sh_reg[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; spi_slave:command_spi_slave|sh_reg[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI3_SCLK ; Rise       ; spi_slave:command_spi_slave|state_reg[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; spi_slave:command_spi_slave|state_reg[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI3_SCLK ; Rise       ; spi_slave:command_spi_slave|state_reg[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; spi_slave:command_spi_slave|state_reg[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI3_SCLK ; Rise       ; spi_slave:command_spi_slave|state_reg[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; spi_slave:command_spi_slave|state_reg[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI3_SCLK ; Rise       ; spi_slave:command_spi_slave|state_reg[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; spi_slave:command_spi_slave|state_reg[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI3_SCLK ; Fall       ; spi_slave:command_spi_slave|tx_bit_reg       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI3_SCLK ; Fall       ; spi_slave:command_spi_slave|tx_bit_reg       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SPI3_SCLK ; Rise       ; spi_slave:command_spi_slave|wr_ack_reg       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; spi_slave:command_spi_slave|wr_ack_reg       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI3_SCLK ; Rise       ; SPI3_SCLK|combout                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; SPI3_SCLK|combout                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI3_SCLK ; Rise       ; SPI3_SCLK~clkctrl|inclk[0]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; SPI3_SCLK~clkctrl|inclk[0]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI3_SCLK ; Rise       ; SPI3_SCLK~clkctrl|outclk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; SPI3_SCLK~clkctrl|outclk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI3_SCLK ; Rise       ; command_spi_slave|do_buffer_reg[0]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; command_spi_slave|do_buffer_reg[0]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI3_SCLK ; Rise       ; command_spi_slave|do_buffer_reg[1]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; command_spi_slave|do_buffer_reg[1]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI3_SCLK ; Rise       ; command_spi_slave|do_buffer_reg[2]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; command_spi_slave|do_buffer_reg[2]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI3_SCLK ; Rise       ; command_spi_slave|do_buffer_reg[3]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; command_spi_slave|do_buffer_reg[3]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI3_SCLK ; Rise       ; command_spi_slave|do_buffer_reg[4]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; command_spi_slave|do_buffer_reg[4]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI3_SCLK ; Rise       ; command_spi_slave|do_buffer_reg[5]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; command_spi_slave|do_buffer_reg[5]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI3_SCLK ; Rise       ; command_spi_slave|do_buffer_reg[6]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; command_spi_slave|do_buffer_reg[6]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI3_SCLK ; Rise       ; command_spi_slave|do_buffer_reg[7]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; command_spi_slave|do_buffer_reg[7]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI3_SCLK ; Rise       ; command_spi_slave|do_transfer_reg|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; command_spi_slave|do_transfer_reg|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI3_SCLK ; Rise       ; command_spi_slave|preload_miso|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; command_spi_slave|preload_miso|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI3_SCLK ; Rise       ; command_spi_slave|sh_reg[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; command_spi_slave|sh_reg[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI3_SCLK ; Rise       ; command_spi_slave|sh_reg[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; command_spi_slave|sh_reg[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI3_SCLK ; Rise       ; command_spi_slave|sh_reg[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; command_spi_slave|sh_reg[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI3_SCLK ; Rise       ; command_spi_slave|sh_reg[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; command_spi_slave|sh_reg[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI3_SCLK ; Rise       ; command_spi_slave|sh_reg[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; command_spi_slave|sh_reg[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI3_SCLK ; Rise       ; command_spi_slave|sh_reg[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; command_spi_slave|sh_reg[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI3_SCLK ; Rise       ; command_spi_slave|sh_reg[6]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; command_spi_slave|sh_reg[6]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI3_SCLK ; Rise       ; command_spi_slave|sh_reg[7]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; command_spi_slave|sh_reg[7]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI3_SCLK ; Rise       ; command_spi_slave|state_reg[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; command_spi_slave|state_reg[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI3_SCLK ; Rise       ; command_spi_slave|state_reg[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; command_spi_slave|state_reg[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI3_SCLK ; Rise       ; command_spi_slave|state_reg[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; command_spi_slave|state_reg[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI3_SCLK ; Rise       ; command_spi_slave|state_reg[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI3_SCLK ; Rise       ; command_spi_slave|state_reg[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI3_SCLK ; Rise       ; command_spi_slave|tx_bit_reg|clk             ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'inst|altpll_component|pll|clk[0]'                                                                                                   ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                                    ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-----------------------------------------------------------+
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|\spi_2x_ce_gen_proc:clk_cnt[0] ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|\spi_2x_ce_gen_proc:clk_cnt[0] ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|\spi_2x_ce_gen_proc:clk_cnt[1] ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|\spi_2x_ce_gen_proc:clk_cnt[1] ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|core_ce                        ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|core_ce                        ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|core_n_ce                      ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|core_n_ce                      ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|core_n_clk                     ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|core_n_clk                     ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|di_reg[0]                      ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|di_reg[0]                      ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|di_reg[1]                      ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|di_reg[1]                      ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|di_reg[2]                      ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|di_reg[2]                      ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|di_reg[3]                      ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|di_reg[3]                      ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|di_reg[4]                      ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|di_reg[4]                      ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|di_reg[5]                      ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|di_reg[5]                      ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|di_reg[6]                      ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|di_reg[6]                      ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|di_reg[7]                      ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|di_reg[7]                      ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|di_req_o_A                     ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|di_req_o_A                     ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|di_req_o_B                     ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|di_req_o_B                     ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|di_req_o_C                     ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|di_req_o_C                     ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|di_req_o_D                     ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|di_req_o_D                     ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|di_req_o_reg                   ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|di_req_o_reg                   ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|di_req_reg                     ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|di_req_reg                     ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|rx_bit_reg                     ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|rx_bit_reg                     ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|sck_ena_reg                    ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|sck_ena_reg                    ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|sh_reg[0]                      ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|sh_reg[0]                      ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|sh_reg[1]                      ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|sh_reg[1]                      ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|sh_reg[2]                      ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|sh_reg[2]                      ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|sh_reg[3]                      ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|sh_reg[3]                      ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|sh_reg[4]                      ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|sh_reg[4]                      ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|sh_reg[5]                      ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|sh_reg[5]                      ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|sh_reg[6]                      ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|sh_reg[6]                      ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|sh_reg[7]                      ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|sh_reg[7]                      ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|spi_2x_ce                      ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|spi_2x_ce                      ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|spi_clk_reg                    ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|spi_clk_reg                    ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|ssel_ena_reg                   ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|ssel_ena_reg                   ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|state_reg[0]                   ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|state_reg[0]                   ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|state_reg[1]                   ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|state_reg[1]                   ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|state_reg[2]                   ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|state_reg[2]                   ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|state_reg[3]                   ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|state_reg[3]                   ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|wr_ack_reg                     ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|wr_ack_reg                     ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|wren                           ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_master:data_spi_master|wren                           ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_slave:command_spi_slave|di_reg[0]                     ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_slave:command_spi_slave|di_reg[0]                     ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_slave:command_spi_slave|di_reg[1]                     ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_slave:command_spi_slave|di_reg[1]                     ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_slave:command_spi_slave|di_reg[2]                     ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_slave:command_spi_slave|di_reg[2]                     ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_slave:command_spi_slave|di_reg[3]                     ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_slave:command_spi_slave|di_reg[3]                     ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_slave:command_spi_slave|di_reg[4]                     ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_slave:command_spi_slave|di_reg[4]                     ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_slave:command_spi_slave|di_reg[5]                     ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_slave:command_spi_slave|di_reg[5]                     ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_slave:command_spi_slave|di_reg[6]                     ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_slave:command_spi_slave|di_reg[6]                     ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_slave:command_spi_slave|di_reg[7]                     ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_slave:command_spi_slave|di_reg[7]                     ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_slave:command_spi_slave|do_valid_A                    ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_slave:command_spi_slave|do_valid_A                    ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_slave:command_spi_slave|do_valid_B                    ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_slave:command_spi_slave|do_valid_B                    ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_slave:command_spi_slave|do_valid_C                    ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_slave:command_spi_slave|do_valid_C                    ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_slave:command_spi_slave|do_valid_D                    ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; spi_slave:command_spi_slave|do_valid_D                    ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-----------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK_50M'                                                                             ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_50M ; Rise       ; CLK_50M|combout                    ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_50M ; Rise       ; CLK_50M|combout                    ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_50M ; Rise       ; inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_50M ; Rise       ; inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_50M ; Rise       ; inst|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_50M ; Rise       ; inst|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK_50M ; Rise       ; inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK_50M ; Rise       ; inst|altpll_component|pll|inclk[0] ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; CLK_50M ; Rise       ; CLK_50M                            ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'inst|altpll_component|pll|clk[1]'                                                                            ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-----------------------------------+
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[0]~_emulated  ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[0]~_emulated  ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[10]~_emulated ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[10]~_emulated ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[11]~_emulated ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[11]~_emulated ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[12]~_emulated ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[12]~_emulated ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[13]~_emulated ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[13]~_emulated ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[14]~_emulated ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[14]~_emulated ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[15]~_emulated ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[15]~_emulated ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[16]~_emulated ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[16]~_emulated ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[17]~_emulated ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[17]~_emulated ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[18]~_emulated ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[18]~_emulated ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[19]~_emulated ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[19]~_emulated ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[1]~_emulated  ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[1]~_emulated  ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[20]~_emulated ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[20]~_emulated ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[21]~_emulated ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[21]~_emulated ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[22]~_emulated ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[22]~_emulated ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[23]~_emulated ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[23]~_emulated ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[24]~_emulated ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[24]~_emulated ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[25]~_emulated ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[25]~_emulated ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[26]~_emulated ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[26]~_emulated ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[27]~_emulated ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[27]~_emulated ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[28]~_emulated ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[28]~_emulated ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[29]~_emulated ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[29]~_emulated ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[2]~_emulated  ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[2]~_emulated  ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[30]~_emulated ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[30]~_emulated ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[31]~_emulated ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[31]~_emulated ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[32]~_emulated ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[32]~_emulated ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[33]~_emulated ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[33]~_emulated ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[34]~_emulated ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[34]~_emulated ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[35]~_emulated ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[35]~_emulated ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[36]~_emulated ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[36]~_emulated ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[37]~_emulated ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[37]~_emulated ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[38]~_emulated ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[38]~_emulated ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[39]~_emulated ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[39]~_emulated ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[3]~_emulated  ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[3]~_emulated  ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[40]~_emulated ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[40]~_emulated ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[41]~_emulated ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[41]~_emulated ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[42]~_emulated ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[42]~_emulated ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[43]~_emulated ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[43]~_emulated ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[44]~_emulated ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[44]~_emulated ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[45]~_emulated ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[45]~_emulated ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[46]~_emulated ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[46]~_emulated ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[47]~_emulated ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[47]~_emulated ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[48]~_emulated ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[48]~_emulated ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[49]~_emulated ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[49]~_emulated ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[4]~_emulated  ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[4]~_emulated  ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[50]~_emulated ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[50]~_emulated ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[51]~_emulated ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[51]~_emulated ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[52]~_emulated ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[52]~_emulated ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[53]~_emulated ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[53]~_emulated ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[54]~_emulated ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[1] ; Rise       ; LED:LED|DATA_signal[54]~_emulated ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-----------------------------------+


+--------------------------------------------------------------------------------------------+
; Setup Times                                                                                ;
+---------------+------------+-------+-------+------------+----------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+---------------+------------+-------+-------+------------+----------------------------------+
; SPI3_MOSI     ; SPI3_SCLK  ; 2.658 ; 2.658 ; Rise       ; SPI3_SCLK                        ;
; DATA_BUS[*]   ; CLK_50M    ; 4.848 ; 4.848 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[0]  ; CLK_50M    ; 4.434 ; 4.434 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[1]  ; CLK_50M    ; 4.500 ; 4.500 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[2]  ; CLK_50M    ; 4.481 ; 4.481 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[3]  ; CLK_50M    ; 4.601 ; 4.601 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[4]  ; CLK_50M    ; 4.548 ; 4.548 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[5]  ; CLK_50M    ; 4.118 ; 4.118 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[6]  ; CLK_50M    ; 4.484 ; 4.484 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[7]  ; CLK_50M    ; 4.670 ; 4.670 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[8]  ; CLK_50M    ; 4.593 ; 4.593 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[9]  ; CLK_50M    ; 4.612 ; 4.612 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[10] ; CLK_50M    ; 4.691 ; 4.691 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[11] ; CLK_50M    ; 4.741 ; 4.741 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[12] ; CLK_50M    ; 4.788 ; 4.788 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[13] ; CLK_50M    ; 4.405 ; 4.405 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[14] ; CLK_50M    ; 4.848 ; 4.848 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[15] ; CLK_50M    ; 4.700 ; 4.700 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[16] ; CLK_50M    ; 4.533 ; 4.533 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[17] ; CLK_50M    ; 4.481 ; 4.481 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[18] ; CLK_50M    ; 4.435 ; 4.435 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[19] ; CLK_50M    ; 4.341 ; 4.341 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[20] ; CLK_50M    ; 4.316 ; 4.316 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[21] ; CLK_50M    ; 4.259 ; 4.259 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[22] ; CLK_50M    ; 4.335 ; 4.335 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[23] ; CLK_50M    ; 4.238 ; 4.238 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[24] ; CLK_50M    ; 4.208 ; 4.208 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[25] ; CLK_50M    ; 4.320 ; 4.320 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[26] ; CLK_50M    ; 4.398 ; 4.398 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[27] ; CLK_50M    ; 4.369 ; 4.369 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[28] ; CLK_50M    ; 4.434 ; 4.434 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[29] ; CLK_50M    ; 4.496 ; 4.496 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[30] ; CLK_50M    ; 4.548 ; 4.548 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[31] ; CLK_50M    ; 4.597 ; 4.597 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[32] ; CLK_50M    ; 4.436 ; 4.436 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[33] ; CLK_50M    ; 4.295 ; 4.295 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[34] ; CLK_50M    ; 4.303 ; 4.303 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[35] ; CLK_50M    ; 4.345 ; 4.345 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[36] ; CLK_50M    ; 4.182 ; 4.182 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[37] ; CLK_50M    ; 4.374 ; 4.374 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[38] ; CLK_50M    ; 4.214 ; 4.214 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[39] ; CLK_50M    ; 4.173 ; 4.173 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[40] ; CLK_50M    ; 4.165 ; 4.165 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[41] ; CLK_50M    ; 3.983 ; 3.983 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[42] ; CLK_50M    ; 4.101 ; 4.101 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[43] ; CLK_50M    ; 4.117 ; 4.117 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[44] ; CLK_50M    ; 4.193 ; 4.193 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[45] ; CLK_50M    ; 4.300 ; 4.300 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[46] ; CLK_50M    ; 4.004 ; 4.004 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[47] ; CLK_50M    ; 4.197 ; 4.197 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[48] ; CLK_50M    ; 4.090 ; 4.090 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[49] ; CLK_50M    ; 4.246 ; 4.246 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[50] ; CLK_50M    ; 4.196 ; 4.196 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[51] ; CLK_50M    ; 4.091 ; 4.091 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[52] ; CLK_50M    ; 4.220 ; 4.220 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[53] ; CLK_50M    ; 4.343 ; 4.343 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[54] ; CLK_50M    ; 4.214 ; 4.214 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[55] ; CLK_50M    ; 4.065 ; 4.065 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[56] ; CLK_50M    ; 4.092 ; 4.092 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[57] ; CLK_50M    ; 4.122 ; 4.122 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[58] ; CLK_50M    ; 4.103 ; 4.103 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[59] ; CLK_50M    ; 4.065 ; 4.065 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[60] ; CLK_50M    ; 4.104 ; 4.104 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[61] ; CLK_50M    ; 4.108 ; 4.108 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[62] ; CLK_50M    ; 4.243 ; 4.243 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[63] ; CLK_50M    ; 4.249 ; 4.249 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; SPI1_MISO     ; CLK_50M    ; 3.912 ; 3.912 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+---------------+------------+-------+-------+------------+----------------------------------+


+----------------------------------------------------------------------------------------------+
; Hold Times                                                                                   ;
+---------------+------------+--------+--------+------------+----------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+---------------+------------+--------+--------+------------+----------------------------------+
; SPI3_MOSI     ; SPI3_SCLK  ; -2.537 ; -2.537 ; Rise       ; SPI3_SCLK                        ;
; DATA_BUS[*]   ; CLK_50M    ; -3.863 ; -3.863 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[0]  ; CLK_50M    ; -4.314 ; -4.314 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[1]  ; CLK_50M    ; -4.380 ; -4.380 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[2]  ; CLK_50M    ; -4.361 ; -4.361 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[3]  ; CLK_50M    ; -4.481 ; -4.481 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[4]  ; CLK_50M    ; -4.428 ; -4.428 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[5]  ; CLK_50M    ; -3.998 ; -3.998 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[6]  ; CLK_50M    ; -4.364 ; -4.364 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[7]  ; CLK_50M    ; -4.550 ; -4.550 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[8]  ; CLK_50M    ; -4.473 ; -4.473 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[9]  ; CLK_50M    ; -4.492 ; -4.492 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[10] ; CLK_50M    ; -4.571 ; -4.571 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[11] ; CLK_50M    ; -4.621 ; -4.621 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[12] ; CLK_50M    ; -4.668 ; -4.668 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[13] ; CLK_50M    ; -4.285 ; -4.285 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[14] ; CLK_50M    ; -4.728 ; -4.728 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[15] ; CLK_50M    ; -4.580 ; -4.580 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[16] ; CLK_50M    ; -4.413 ; -4.413 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[17] ; CLK_50M    ; -4.361 ; -4.361 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[18] ; CLK_50M    ; -4.315 ; -4.315 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[19] ; CLK_50M    ; -4.221 ; -4.221 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[20] ; CLK_50M    ; -4.196 ; -4.196 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[21] ; CLK_50M    ; -4.139 ; -4.139 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[22] ; CLK_50M    ; -4.215 ; -4.215 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[23] ; CLK_50M    ; -4.118 ; -4.118 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[24] ; CLK_50M    ; -4.088 ; -4.088 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[25] ; CLK_50M    ; -4.200 ; -4.200 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[26] ; CLK_50M    ; -4.278 ; -4.278 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[27] ; CLK_50M    ; -4.249 ; -4.249 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[28] ; CLK_50M    ; -4.314 ; -4.314 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[29] ; CLK_50M    ; -4.376 ; -4.376 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[30] ; CLK_50M    ; -4.428 ; -4.428 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[31] ; CLK_50M    ; -4.477 ; -4.477 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[32] ; CLK_50M    ; -4.316 ; -4.316 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[33] ; CLK_50M    ; -4.175 ; -4.175 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[34] ; CLK_50M    ; -4.183 ; -4.183 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[35] ; CLK_50M    ; -4.225 ; -4.225 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[36] ; CLK_50M    ; -4.062 ; -4.062 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[37] ; CLK_50M    ; -4.254 ; -4.254 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[38] ; CLK_50M    ; -4.094 ; -4.094 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[39] ; CLK_50M    ; -4.053 ; -4.053 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[40] ; CLK_50M    ; -4.045 ; -4.045 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[41] ; CLK_50M    ; -3.863 ; -3.863 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[42] ; CLK_50M    ; -3.981 ; -3.981 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[43] ; CLK_50M    ; -3.997 ; -3.997 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[44] ; CLK_50M    ; -4.073 ; -4.073 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[45] ; CLK_50M    ; -4.180 ; -4.180 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[46] ; CLK_50M    ; -3.884 ; -3.884 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[47] ; CLK_50M    ; -4.077 ; -4.077 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[48] ; CLK_50M    ; -3.970 ; -3.970 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[49] ; CLK_50M    ; -4.126 ; -4.126 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[50] ; CLK_50M    ; -4.076 ; -4.076 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[51] ; CLK_50M    ; -3.971 ; -3.971 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[52] ; CLK_50M    ; -4.100 ; -4.100 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[53] ; CLK_50M    ; -4.223 ; -4.223 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[54] ; CLK_50M    ; -4.094 ; -4.094 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[55] ; CLK_50M    ; -3.945 ; -3.945 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[56] ; CLK_50M    ; -3.972 ; -3.972 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[57] ; CLK_50M    ; -4.002 ; -4.002 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[58] ; CLK_50M    ; -3.983 ; -3.983 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[59] ; CLK_50M    ; -3.945 ; -3.945 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[60] ; CLK_50M    ; -3.984 ; -3.984 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[61] ; CLK_50M    ; -3.988 ; -3.988 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[62] ; CLK_50M    ; -4.123 ; -4.123 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[63] ; CLK_50M    ; -4.129 ; -4.129 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; SPI1_MISO     ; CLK_50M    ; -3.792 ; -3.792 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+---------------+------------+--------+--------+------------+----------------------------------+


+----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; SPI3_MISO ; SPI3_SCLK  ; 4.216 ; 4.216 ; Fall       ; SPI3_SCLK                        ;
; SPI1_MOSI ; CLK_50M    ; 3.055 ; 3.055 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; SPI1_NSS  ; CLK_50M    ; 2.425 ; 2.425 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; SPI1_SCLK ; CLK_50M    ; 2.416 ; 2.416 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; SPI3_MISO ; CLK_50M    ; 2.894 ; 2.894 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; DS        ; CLK_50M    ; 2.183 ; 2.183 ; Rise       ; inst|altpll_component|pll|clk[1] ;
; SHCP      ; CLK_50M    ; 2.689 ; 2.689 ; Rise       ; inst|altpll_component|pll|clk[1] ;
; STCP      ; CLK_50M    ; 2.243 ; 2.243 ; Rise       ; inst|altpll_component|pll|clk[1] ;
; SHCP      ; CLK_50M    ; 1.865 ;       ; Fall       ; inst|altpll_component|pll|clk[1] ;
+-----------+------------+-------+-------+------------+----------------------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+-----------+------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; SPI3_MISO ; SPI3_SCLK  ; 4.189 ; 4.189 ; Fall       ; SPI3_SCLK                        ;
; SPI1_MOSI ; CLK_50M    ; 2.535 ; 2.535 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; SPI1_NSS  ; CLK_50M    ; 2.425 ; 2.425 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; SPI1_SCLK ; CLK_50M    ; 2.416 ; 2.416 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; SPI3_MISO ; CLK_50M    ; 2.894 ; 2.894 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; DS        ; CLK_50M    ; 2.183 ; 2.183 ; Rise       ; inst|altpll_component|pll|clk[1] ;
; SHCP      ; CLK_50M    ; 2.689 ; 1.865 ; Rise       ; inst|altpll_component|pll|clk[1] ;
; STCP      ; CLK_50M    ; 2.243 ; 2.243 ; Rise       ; inst|altpll_component|pll|clk[1] ;
; SHCP      ; CLK_50M    ; 1.865 ;       ; Fall       ; inst|altpll_component|pll|clk[1] ;
+-----------+------------+-------+-------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                               ;
+-----------------------------------+----------+---------+----------+---------+---------------------+
; Clock                             ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack                  ; -7.094   ; -1.479  ; N/A      ; N/A     ; -1.941              ;
;  CLK_50M                          ; N/A      ; N/A     ; N/A      ; N/A     ; 10.000              ;
;  SPI3_SCLK                        ; -3.327   ; -1.479  ; N/A      ; N/A     ; -1.941              ;
;  inst|altpll_component|pll|clk[0] ; -7.094   ; 0.215   ; N/A      ; N/A     ; 2.091               ;
;  inst|altpll_component|pll|clk[1] ; -2.772   ; 0.215   ; N/A      ; N/A     ; 23.758              ;
; Design-wide TNS                   ; -172.491 ; -13.466 ; 0.0      ; 0.0     ; -37.557             ;
;  CLK_50M                          ; N/A      ; N/A     ; N/A      ; N/A     ; 0.000               ;
;  SPI3_SCLK                        ; -51.079  ; -13.466 ; N/A      ; N/A     ; -37.557             ;
;  inst|altpll_component|pll|clk[0] ; -118.640 ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  inst|altpll_component|pll|clk[1] ; -2.772   ; 0.000   ; N/A      ; N/A     ; 0.000               ;
+-----------------------------------+----------+---------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------+
; Setup Times                                                                                  ;
+---------------+------------+--------+--------+------------+----------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+---------------+------------+--------+--------+------------+----------------------------------+
; SPI3_MOSI     ; SPI3_SCLK  ; 6.060  ; 6.060  ; Rise       ; SPI3_SCLK                        ;
; DATA_BUS[*]   ; CLK_50M    ; 10.898 ; 10.898 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[0]  ; CLK_50M    ; 9.752  ; 9.752  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[1]  ; CLK_50M    ; 9.849  ; 9.849  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[2]  ; CLK_50M    ; 9.839  ; 9.839  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[3]  ; CLK_50M    ; 10.341 ; 10.341 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[4]  ; CLK_50M    ; 10.135 ; 10.135 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[5]  ; CLK_50M    ; 8.606  ; 8.606  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[6]  ; CLK_50M    ; 9.913  ; 9.913  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[7]  ; CLK_50M    ; 10.509 ; 10.509 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[8]  ; CLK_50M    ; 10.240 ; 10.240 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[9]  ; CLK_50M    ; 10.306 ; 10.306 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[10] ; CLK_50M    ; 10.522 ; 10.522 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[11] ; CLK_50M    ; 10.898 ; 10.898 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[12] ; CLK_50M    ; 10.897 ; 10.897 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[13] ; CLK_50M    ; 9.506  ; 9.506  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[14] ; CLK_50M    ; 10.848 ; 10.848 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[15] ; CLK_50M    ; 10.586 ; 10.586 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[16] ; CLK_50M    ; 9.862  ; 9.862  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[17] ; CLK_50M    ; 9.937  ; 9.937  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[18] ; CLK_50M    ; 9.845  ; 9.845  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[19] ; CLK_50M    ; 9.431  ; 9.431  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[20] ; CLK_50M    ; 9.237  ; 9.237  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[21] ; CLK_50M    ; 9.219  ; 9.219  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[22] ; CLK_50M    ; 9.505  ; 9.505  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[23] ; CLK_50M    ; 9.174  ; 9.174  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[24] ; CLK_50M    ; 9.113  ; 9.113  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[25] ; CLK_50M    ; 9.478  ; 9.478  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[26] ; CLK_50M    ; 9.709  ; 9.709  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[27] ; CLK_50M    ; 9.695  ; 9.695  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[28] ; CLK_50M    ; 9.848  ; 9.848  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[29] ; CLK_50M    ; 9.875  ; 9.875  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[30] ; CLK_50M    ; 9.950  ; 9.950  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[31] ; CLK_50M    ; 10.205 ; 10.205 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[32] ; CLK_50M    ; 9.692  ; 9.692  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[33] ; CLK_50M    ; 9.183  ; 9.183  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[34] ; CLK_50M    ; 9.238  ; 9.238  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[35] ; CLK_50M    ; 9.267  ; 9.267  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[36] ; CLK_50M    ; 8.937  ; 8.937  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[37] ; CLK_50M    ; 9.425  ; 9.425  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[38] ; CLK_50M    ; 9.000  ; 9.000  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[39] ; CLK_50M    ; 8.955  ; 8.955  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[40] ; CLK_50M    ; 8.902  ; 8.902  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[41] ; CLK_50M    ; 8.335  ; 8.335  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[42] ; CLK_50M    ; 8.584  ; 8.584  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[43] ; CLK_50M    ; 8.605  ; 8.605  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[44] ; CLK_50M    ; 8.999  ; 8.999  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[45] ; CLK_50M    ; 9.398  ; 9.398  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[46] ; CLK_50M    ; 8.215  ; 8.215  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[47] ; CLK_50M    ; 9.026  ; 9.026  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[48] ; CLK_50M    ; 8.562  ; 8.562  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[49] ; CLK_50M    ; 8.994  ; 8.994  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[50] ; CLK_50M    ; 8.937  ; 8.937  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[51] ; CLK_50M    ; 8.713  ; 8.713  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[52] ; CLK_50M    ; 8.978  ; 8.978  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[53] ; CLK_50M    ; 9.314  ; 9.314  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[54] ; CLK_50M    ; 9.111  ; 9.111  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[55] ; CLK_50M    ; 8.637  ; 8.637  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[56] ; CLK_50M    ; 8.767  ; 8.767  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[57] ; CLK_50M    ; 8.842  ; 8.842  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[58] ; CLK_50M    ; 8.782  ; 8.782  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[59] ; CLK_50M    ; 8.484  ; 8.484  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[60] ; CLK_50M    ; 8.826  ; 8.826  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[61] ; CLK_50M    ; 8.772  ; 8.772  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[62] ; CLK_50M    ; 9.117  ; 9.117  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[63] ; CLK_50M    ; 9.104  ; 9.104  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; SPI1_MISO     ; CLK_50M    ; 7.901  ; 7.901  ; Rise       ; inst|altpll_component|pll|clk[0] ;
+---------------+------------+--------+--------+------------+----------------------------------+


+----------------------------------------------------------------------------------------------+
; Hold Times                                                                                   ;
+---------------+------------+--------+--------+------------+----------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+---------------+------------+--------+--------+------------+----------------------------------+
; SPI3_MOSI     ; SPI3_SCLK  ; -2.537 ; -2.537 ; Rise       ; SPI3_SCLK                        ;
; DATA_BUS[*]   ; CLK_50M    ; -3.863 ; -3.863 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[0]  ; CLK_50M    ; -4.314 ; -4.314 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[1]  ; CLK_50M    ; -4.380 ; -4.380 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[2]  ; CLK_50M    ; -4.361 ; -4.361 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[3]  ; CLK_50M    ; -4.481 ; -4.481 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[4]  ; CLK_50M    ; -4.428 ; -4.428 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[5]  ; CLK_50M    ; -3.998 ; -3.998 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[6]  ; CLK_50M    ; -4.364 ; -4.364 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[7]  ; CLK_50M    ; -4.550 ; -4.550 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[8]  ; CLK_50M    ; -4.473 ; -4.473 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[9]  ; CLK_50M    ; -4.492 ; -4.492 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[10] ; CLK_50M    ; -4.571 ; -4.571 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[11] ; CLK_50M    ; -4.621 ; -4.621 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[12] ; CLK_50M    ; -4.668 ; -4.668 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[13] ; CLK_50M    ; -4.285 ; -4.285 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[14] ; CLK_50M    ; -4.728 ; -4.728 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[15] ; CLK_50M    ; -4.580 ; -4.580 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[16] ; CLK_50M    ; -4.413 ; -4.413 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[17] ; CLK_50M    ; -4.361 ; -4.361 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[18] ; CLK_50M    ; -4.315 ; -4.315 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[19] ; CLK_50M    ; -4.221 ; -4.221 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[20] ; CLK_50M    ; -4.196 ; -4.196 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[21] ; CLK_50M    ; -4.139 ; -4.139 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[22] ; CLK_50M    ; -4.215 ; -4.215 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[23] ; CLK_50M    ; -4.118 ; -4.118 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[24] ; CLK_50M    ; -4.088 ; -4.088 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[25] ; CLK_50M    ; -4.200 ; -4.200 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[26] ; CLK_50M    ; -4.278 ; -4.278 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[27] ; CLK_50M    ; -4.249 ; -4.249 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[28] ; CLK_50M    ; -4.314 ; -4.314 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[29] ; CLK_50M    ; -4.376 ; -4.376 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[30] ; CLK_50M    ; -4.428 ; -4.428 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[31] ; CLK_50M    ; -4.477 ; -4.477 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[32] ; CLK_50M    ; -4.316 ; -4.316 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[33] ; CLK_50M    ; -4.175 ; -4.175 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[34] ; CLK_50M    ; -4.183 ; -4.183 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[35] ; CLK_50M    ; -4.225 ; -4.225 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[36] ; CLK_50M    ; -4.062 ; -4.062 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[37] ; CLK_50M    ; -4.254 ; -4.254 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[38] ; CLK_50M    ; -4.094 ; -4.094 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[39] ; CLK_50M    ; -4.053 ; -4.053 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[40] ; CLK_50M    ; -4.045 ; -4.045 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[41] ; CLK_50M    ; -3.863 ; -3.863 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[42] ; CLK_50M    ; -3.981 ; -3.981 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[43] ; CLK_50M    ; -3.997 ; -3.997 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[44] ; CLK_50M    ; -4.073 ; -4.073 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[45] ; CLK_50M    ; -4.180 ; -4.180 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[46] ; CLK_50M    ; -3.884 ; -3.884 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[47] ; CLK_50M    ; -4.077 ; -4.077 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[48] ; CLK_50M    ; -3.970 ; -3.970 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[49] ; CLK_50M    ; -4.126 ; -4.126 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[50] ; CLK_50M    ; -4.076 ; -4.076 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[51] ; CLK_50M    ; -3.971 ; -3.971 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[52] ; CLK_50M    ; -4.100 ; -4.100 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[53] ; CLK_50M    ; -4.223 ; -4.223 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[54] ; CLK_50M    ; -4.094 ; -4.094 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[55] ; CLK_50M    ; -3.945 ; -3.945 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[56] ; CLK_50M    ; -3.972 ; -3.972 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[57] ; CLK_50M    ; -4.002 ; -4.002 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[58] ; CLK_50M    ; -3.983 ; -3.983 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[59] ; CLK_50M    ; -3.945 ; -3.945 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[60] ; CLK_50M    ; -3.984 ; -3.984 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[61] ; CLK_50M    ; -3.988 ; -3.988 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[62] ; CLK_50M    ; -4.123 ; -4.123 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  DATA_BUS[63] ; CLK_50M    ; -4.129 ; -4.129 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; SPI1_MISO     ; CLK_50M    ; -3.792 ; -3.792 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+---------------+------------+--------+--------+------------+----------------------------------+


+----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; SPI3_MISO ; SPI3_SCLK  ; 9.772 ; 9.772 ; Fall       ; SPI3_SCLK                        ;
; SPI1_MOSI ; CLK_50M    ; 8.623 ; 8.623 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; SPI1_NSS  ; CLK_50M    ; 6.448 ; 6.448 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; SPI1_SCLK ; CLK_50M    ; 6.193 ; 6.193 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; SPI3_MISO ; CLK_50M    ; 7.893 ; 7.893 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; DS        ; CLK_50M    ; 5.304 ; 5.304 ; Rise       ; inst|altpll_component|pll|clk[1] ;
; SHCP      ; CLK_50M    ; 6.983 ; 6.983 ; Rise       ; inst|altpll_component|pll|clk[1] ;
; STCP      ; CLK_50M    ; 5.587 ; 5.587 ; Rise       ; inst|altpll_component|pll|clk[1] ;
; SHCP      ; CLK_50M    ; 4.937 ;       ; Fall       ; inst|altpll_component|pll|clk[1] ;
+-----------+------------+-------+-------+------------+----------------------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+-----------+------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; SPI3_MISO ; SPI3_SCLK  ; 4.189 ; 4.189 ; Fall       ; SPI3_SCLK                        ;
; SPI1_MOSI ; CLK_50M    ; 2.535 ; 2.535 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; SPI1_NSS  ; CLK_50M    ; 2.425 ; 2.425 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; SPI1_SCLK ; CLK_50M    ; 2.416 ; 2.416 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; SPI3_MISO ; CLK_50M    ; 2.894 ; 2.894 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; DS        ; CLK_50M    ; 2.183 ; 2.183 ; Rise       ; inst|altpll_component|pll|clk[1] ;
; SHCP      ; CLK_50M    ; 2.689 ; 1.865 ; Rise       ; inst|altpll_component|pll|clk[1] ;
; STCP      ; CLK_50M    ; 2.243 ; 2.243 ; Rise       ; inst|altpll_component|pll|clk[1] ;
; SHCP      ; CLK_50M    ; 1.865 ;       ; Fall       ; inst|altpll_component|pll|clk[1] ;
+-----------+------------+-------+-------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                 ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 4564     ; 0        ; 0        ; 0        ;
; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 111      ; 0        ; 0        ; 0        ;
; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 129      ; 0        ; 0        ; 0        ;
; inst|altpll_component|pll|clk[1] ; inst|altpll_component|pll|clk[1] ; 746      ; 0        ; 0        ; 0        ;
; inst|altpll_component|pll|clk[0] ; SPI3_SCLK                        ; 29       ; 0        ; 2        ; 0        ;
; SPI3_SCLK                        ; SPI3_SCLK                        ; 186      ; 0        ; 9        ; 0        ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                  ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 4564     ; 0        ; 0        ; 0        ;
; SPI3_SCLK                        ; inst|altpll_component|pll|clk[0] ; 111      ; 0        ; 0        ; 0        ;
; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[1] ; 129      ; 0        ; 0        ; 0        ;
; inst|altpll_component|pll|clk[1] ; inst|altpll_component|pll|clk[1] ; 746      ; 0        ; 0        ; 0        ;
; inst|altpll_component|pll|clk[0] ; SPI3_SCLK                        ; 29       ; 0        ; 2        ; 0        ;
; SPI3_SCLK                        ; SPI3_SCLK                        ; 186      ; 0        ; 9        ; 0        ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 67    ; 67   ;
; Unconstrained Input Port Paths  ; 72    ; 72   ;
; Unconstrained Output Ports      ; 7     ; 7    ;
; Unconstrained Output Port Paths ; 16    ; 16   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Feb 21 13:10:33 2018
Info: Command: quartus_sta Hardsploit_TEMPLATE -c Hardsploit_TEMPLATE
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 64 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Hardsploit_TEMPLATE.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name CLK_50M CLK_50M
    Info (332110): create_generated_clock -source {inst|altpll_component|pll|inclk[0]} -multiply_by 3 -duty_cycle 50.00 -name {inst|altpll_component|pll|clk[0]} {inst|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {inst|altpll_component|pll|inclk[0]} -divide_by 5 -multiply_by 2 -duty_cycle 50.00 -name {inst|altpll_component|pll|clk[1]} {inst|altpll_component|pll|clk[1]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name SPI3_SCLK SPI3_SCLK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -7.094
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.094      -118.640 inst|altpll_component|pll|clk[0] 
    Info (332119):    -3.327       -51.079 SPI3_SCLK 
    Info (332119):    -2.772        -2.772 inst|altpll_component|pll|clk[1] 
Info (332146): Worst-case hold slack is -1.479
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.479        -8.214 SPI3_SCLK 
    Info (332119):     0.499         0.000 inst|altpll_component|pll|clk[0] 
    Info (332119):     0.499         0.000 inst|altpll_component|pll|clk[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.941
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.941       -37.557 SPI3_SCLK 
    Info (332119):     2.091         0.000 inst|altpll_component|pll|clk[0] 
    Info (332119):    10.000         0.000 CLK_50M 
    Info (332119):    23.758         0.000 inst|altpll_component|pll|clk[1] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.057
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.057       -53.992 inst|altpll_component|pll|clk[0] 
    Info (332119):    -0.480        -5.435 SPI3_SCLK 
    Info (332119):     1.444         0.000 inst|altpll_component|pll|clk[1] 
Info (332146): Worst-case hold slack is -1.192
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.192       -13.466 SPI3_SCLK 
    Info (332119):     0.215         0.000 inst|altpll_component|pll|clk[0] 
    Info (332119):     0.215         0.000 inst|altpll_component|pll|clk[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -25.380 SPI3_SCLK 
    Info (332119):     2.333         0.000 inst|altpll_component|pll|clk[0] 
    Info (332119):    10.000         0.000 CLK_50M 
    Info (332119):    24.000         0.000 inst|altpll_component|pll|clk[1] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 451 megabytes
    Info: Processing ended: Wed Feb 21 13:10:35 2018
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


