

================================================================
== Vivado HLS Report for 'HLS_accel'
================================================================
* Date:           Tue Nov 14 22:02:15 2023

* Version:        2018.3 (Build 2405991 on Thu Dec 06 23:56:15 MST 2018)
* Project:        Lab_5
* Solution:       solution1
* Product family: zynq
* Target device:  xc7z020clg400-1


================================================================
== Performance Estimates
================================================================
+ Timing (ns): 
    * Summary: 
    +--------+-------+----------+------------+
    |  Clock | Target| Estimated| Uncertainty|
    +--------+-------+----------+------------+
    |ap_clk  |  10.00|     8.317|        1.25|
    +--------+-------+----------+------------+

+ Latency (clock cycles): 
    * Summary: 
    +-------+-------+-------+-------+---------+
    |    Latency    |    Interval   | Pipeline|
    |  min  |  max  |  min  |  max  |   Type  |
    +-------+-------+-------+-------+---------+
    |  19615|  19615|  19615|  19615|   none  |
    +-------+-------+-------+-------+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +----------+-------+-------+----------+-----------+-----------+------+----------+
        |          |    Latency    | Iteration|  Initiation Interval  | Trip |          |
        | Loop Name|  min  |  max  |  Latency |  achieved |   target  | Count| Pipelined|
        +----------+-------+-------+----------+-----------+-----------+------+----------+
        |- Loop 1  |   1024|   1024|         1|          1|          1|  1024|    yes   |
        |- Loop 2  |   1024|   1024|         1|          1|          1|  1024|    yes   |
        |- Loop 3  |  16534|  16534|       167|         16|          1|  1024|    yes   |
        |- Loop 4  |   1025|   1025|         3|          1|          1|  1024|    yes   |
        +----------+-------+-------+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+--------+-------+
|       Name      | BRAM_18K| DSP48E|   FF   |  LUT  |
+-----------------+---------+-------+--------+-------+
|DSP              |        -|      -|       -|      -|
|Expression       |        -|      -|       0|   3295|
|FIFO             |        -|      -|       -|      -|
|Instance         |        0|     10|     732|   1462|
|Memory           |        6|      -|       0|      0|
|Multiplexer      |        -|      -|       -|   1221|
|Register         |        0|      -|    4328|    896|
+-----------------+---------+-------+--------+-------+
|Total            |        6|     10|    5060|   6874|
+-----------------+---------+-------+--------+-------+
|Available        |      280|    220|  106400|  53200|
+-----------------+---------+-------+--------+-------+
|Utilization (%)  |        2|      4|       4|     12|
+-----------------+---------+-------+--------+-------+

+ Detail: 
    * Instance: 
    +-------------------------------+-----------------------------+---------+-------+-----+-----+
    |            Instance           |            Module           | BRAM_18K| DSP48E|  FF | LUT |
    +-------------------------------+-----------------------------+---------+-------+-----+-----+
    |HLS_accel_CONTROL_BUS_s_axi_U  |HLS_accel_CONTROL_BUS_s_axi  |        0|      0|   36|   40|
    |HLS_accel_fadd_32bkb_U1        |HLS_accel_fadd_32bkb         |        0|      2|  205|  390|
    |HLS_accel_fadd_32bkb_U2        |HLS_accel_fadd_32bkb         |        0|      2|  205|  390|
    |HLS_accel_fmul_32cud_U3        |HLS_accel_fmul_32cud         |        0|      3|  143|  321|
    |HLS_accel_fmul_32cud_U4        |HLS_accel_fmul_32cud         |        0|      3|  143|  321|
    +-------------------------------+-----------------------------+---------+-------+-----+-----+
    |Total                          |                             |        0|     10|  732| 1462|
    +-------------------------------+-----------------------------+---------+-------+-----+-----+

    * DSP48: 
    N/A

    * Memory: 
    +-------+---------------+---------+---+----+------+-----+------+-------------+
    | Memory|     Module    | BRAM_18K| FF| LUT| Words| Bits| Banks| W*Bits*Banks|
    +-------+---------------+---------+---+----+------+-----+------+-------------+
    |a_U    |HLS_accel_a    |        2|  0|   0|  1024|   32|     1|        32768|
    |b_U    |HLS_accel_a    |        2|  0|   0|  1024|   32|     1|        32768|
    |out_U  |HLS_accel_out  |        2|  0|   0|  1024|   32|     1|        32768|
    +-------+---------------+---------+---+----+------+-----+------+-------------+
    |Total  |               |        6|  0|   0|  3072|   96|     3|        98304|
    +-------+---------------+---------+---+----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +---------------------------------------+----------+-------+---+----+------------+------------+
    |             Variable Name             | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1|
    +---------------------------------------+----------+-------+---+----+------------+------------+
    |i_1_fu_1155_p2                         |     +    |      0|  0|  15|           6|           1|
    |i_2_fu_1675_p2                         |     +    |      0|  0|  15|           6|           1|
    |i_3_fu_2747_p2                         |     +    |      0|  0|  15|           1|           6|
    |i_fu_1077_p2                           |     +    |      0|  0|  15|           6|           1|
    |indvar_flatten_next1_fu_1669_p2        |     +    |      0|  0|  13|          11|           1|
    |indvar_flatten_next2_fu_2741_p2        |     +    |      0|  0|  13|          11|           1|
    |indvar_flatten_next7_fu_1149_p2        |     +    |      0|  0|  13|          11|           1|
    |indvar_flatten_next_fu_1071_p2         |     +    |      0|  0|  13|          11|           1|
    |j_1_fu_1215_p2                         |     +    |      0|  0|  15|           6|           1|
    |j_2_fu_2830_p2                         |     +    |      0|  0|  15|           1|           6|
    |j_3_fu_2705_p2                         |     +    |      0|  0|  15|           6|           1|
    |j_fu_1137_p2                           |     +    |      0|  0|  15|           6|           1|
    |k_fu_2803_p2                           |     +    |      0|  0|  14|          10|          10|
    |tmp_137_fu_2416_p2                     |     +    |      0|  0|  15|           7|           6|
    |tmp_139_fu_2438_p2                     |     +    |      0|  0|  15|           8|           7|
    |tmp_141_fu_2457_p2                     |     +    |      0|  0|  15|           8|           8|
    |tmp_143_fu_2478_p2                     |     +    |      0|  0|  15|           9|           8|
    |tmp_145_fu_2497_p2                     |     +    |      0|  0|  15|           9|           9|
    |tmp_147_fu_2515_p2                     |     +    |      0|  0|  15|           9|           9|
    |tmp_150_fu_2552_p2                     |     +    |      0|  0|  14|          10|           9|
    |tmp_152_fu_2571_p2                     |     +    |      0|  0|  14|          10|          10|
    |tmp_154_fu_2589_p2                     |     +    |      0|  0|  14|          10|          10|
    |tmp_156_fu_2607_p2                     |     +    |      0|  0|  14|          10|          10|
    |tmp_158_fu_2625_p2                     |     +    |      0|  0|  14|          10|          10|
    |tmp_163_fu_2694_p2                     |     +    |      0|  0|  13|          11|          10|
    |tmp_164_fu_2724_p2                     |     +    |      0|  0|  12|          12|          12|
    |tmp_167_fu_2813_p2                     |     +    |      0|  0|  12|          12|          12|
    |tmp_3_fu_1126_p2                       |     +    |      0|  0|  12|          12|          12|
    |tmp_9_fu_1204_p2                       |     +    |      0|  0|  12|          12|          12|
    |INPUT_STREAM_data_V_0_load_A           |    and   |      0|  0|   2|           1|           1|
    |INPUT_STREAM_data_V_0_load_B           |    and   |      0|  0|   2|           1|           1|
    |OUTPUT_STREAM_data_V_1_load_A          |    and   |      0|  0|   2|           1|           1|
    |OUTPUT_STREAM_data_V_1_load_B          |    and   |      0|  0|   2|           1|           1|
    |OUTPUT_STREAM_last_V_1_load_A          |    and   |      0|  0|   2|           1|           1|
    |OUTPUT_STREAM_last_V_1_load_B          |    and   |      0|  0|   2|           1|           1|
    |ap_block_state175_io                   |    and   |      0|  0|   2|           1|           1|
    |ap_block_state176_io                   |    and   |      0|  0|   2|           1|           1|
    |ap_block_state2                        |    and   |      0|  0|   2|           1|           1|
    |ap_block_state4                        |    and   |      0|  0|   2|           1|           1|
    |INPUT_STREAM_data_V_0_state_cmp_full   |   icmp   |      0|  0|   8|           2|           1|
    |OUTPUT_STREAM_data_V_1_state_cmp_full  |   icmp   |      0|  0|   8|           2|           1|
    |OUTPUT_STREAM_last_V_1_state_cmp_full  |   icmp   |      0|  0|   8|           2|           1|
    |exitcond1_i_i_fu_1681_p2               |   icmp   |      0|  0|  11|           6|           7|
    |exitcond2_i_fu_1161_p2                 |   icmp   |      0|  0|  11|           6|           7|
    |exitcond4_i_fu_1083_p2                 |   icmp   |      0|  0|  11|           6|           7|
    |exitcond_flatten1_fu_1663_p2           |   icmp   |      0|  0|  13|          11|          12|
    |exitcond_flatten2_fu_2735_p2           |   icmp   |      0|  0|  13|          11|          12|
    |exitcond_flatten8_fu_1143_p2           |   icmp   |      0|  0|  13|          11|          12|
    |exitcond_flatten_fu_1065_p2            |   icmp   |      0|  0|  13|          11|          12|
    |exitcond_i_fu_2753_p2                  |   icmp   |      0|  0|  11|           6|           7|
    |last_assign_fu_2824_p2                 |   icmp   |      0|  0|  13|          10|           2|
    |ap_block_pp3_stage0_11001              |    or    |      0|  0|   2|           1|           1|
    |ap_block_state177                      |    or    |      0|  0|   2|           1|           1|
    |tmp_100_fu_1885_p2                     |    or    |      0|  0|  11|          11|           4|
    |tmp_102_fu_1899_p2                     |    or    |      0|  0|  11|          11|           4|
    |tmp_104_fu_1913_p2                     |    or    |      0|  0|  11|          11|           5|
    |tmp_106_fu_1927_p2                     |    or    |      0|  0|  11|          11|           5|
    |tmp_108_fu_1941_p2                     |    or    |      0|  0|  11|          11|           5|
    |tmp_110_fu_1955_p2                     |    or    |      0|  0|  11|          11|           5|
    |tmp_112_fu_1969_p2                     |    or    |      0|  0|  11|          11|           5|
    |tmp_114_fu_1983_p2                     |    or    |      0|  0|  11|          11|           5|
    |tmp_116_fu_1997_p2                     |    or    |      0|  0|  11|          11|           5|
    |tmp_118_fu_2011_p2                     |    or    |      0|  0|  11|          11|           5|
    |tmp_120_fu_2025_p2                     |    or    |      0|  0|  11|          11|           5|
    |tmp_122_fu_2039_p2                     |    or    |      0|  0|  11|          11|           5|
    |tmp_124_fu_2053_p2                     |    or    |      0|  0|  11|          11|           5|
    |tmp_126_fu_2067_p2                     |    or    |      0|  0|  11|          11|           5|
    |tmp_128_fu_2081_p2                     |    or    |      0|  0|  11|          11|           5|
    |tmp_130_fu_2095_p2                     |    or    |      0|  0|  11|          11|           5|
    |tmp_132_fu_2109_p2                     |    or    |      0|  0|  11|          11|           5|
    |tmp_134_fu_2123_p2                     |    or    |      0|  0|  11|          11|           5|
    |tmp_15_fu_1257_p2                      |    or    |      0|  0|  11|          11|           2|
    |tmp_17_fu_1271_p2                      |    or    |      0|  0|  11|          11|           3|
    |tmp_19_fu_1285_p2                      |    or    |      0|  0|  11|          11|           3|
    |tmp_21_fu_1299_p2                      |    or    |      0|  0|  11|          11|           3|
    |tmp_23_fu_1313_p2                      |    or    |      0|  0|  11|          11|           3|
    |tmp_25_fu_1327_p2                      |    or    |      0|  0|  11|          11|           4|
    |tmp_27_fu_1341_p2                      |    or    |      0|  0|  11|          11|           4|
    |tmp_29_fu_1355_p2                      |    or    |      0|  0|  11|          11|           4|
    |tmp_31_fu_1369_p2                      |    or    |      0|  0|  11|          11|           4|
    |tmp_33_fu_1383_p2                      |    or    |      0|  0|  11|          11|           4|
    |tmp_35_fu_1397_p2                      |    or    |      0|  0|  11|          11|           4|
    |tmp_37_fu_1411_p2                      |    or    |      0|  0|  11|          11|           4|
    |tmp_39_fu_1425_p2                      |    or    |      0|  0|  11|          11|           4|
    |tmp_41_fu_1439_p2                      |    or    |      0|  0|  11|          11|           5|
    |tmp_43_fu_1453_p2                      |    or    |      0|  0|  11|          11|           5|
    |tmp_45_fu_1467_p2                      |    or    |      0|  0|  11|          11|           5|
    |tmp_47_fu_1481_p2                      |    or    |      0|  0|  11|          11|           5|
    |tmp_49_fu_1495_p2                      |    or    |      0|  0|  11|          11|           5|
    |tmp_51_fu_1509_p2                      |    or    |      0|  0|  11|          11|           5|
    |tmp_53_fu_1523_p2                      |    or    |      0|  0|  11|          11|           5|
    |tmp_55_fu_1537_p2                      |    or    |      0|  0|  11|          11|           5|
    |tmp_57_fu_1551_p2                      |    or    |      0|  0|  11|          11|           5|
    |tmp_59_fu_1565_p2                      |    or    |      0|  0|  11|          11|           5|
    |tmp_61_fu_1579_p2                      |    or    |      0|  0|  11|          11|           5|
    |tmp_63_fu_1593_p2                      |    or    |      0|  0|  11|          11|           5|
    |tmp_65_fu_1607_p2                      |    or    |      0|  0|  11|          11|           5|
    |tmp_67_fu_1621_p2                      |    or    |      0|  0|  11|          11|           5|
    |tmp_69_fu_1635_p2                      |    or    |      0|  0|  11|          11|           5|
    |tmp_6_fu_1229_p2                       |    or    |      0|  0|  11|          11|           1|
    |tmp_71_fu_1649_p2                      |    or    |      0|  0|  11|          11|           5|
    |tmp_74_fu_1703_p2                      |    or    |      0|  0|  11|          11|           1|
    |tmp_76_fu_1717_p2                      |    or    |      0|  0|  11|          11|           2|
    |tmp_78_fu_1731_p2                      |    or    |      0|  0|  11|          11|           2|
    |tmp_80_fu_1745_p2                      |    or    |      0|  0|  11|          11|           3|
    |tmp_82_fu_1759_p2                      |    or    |      0|  0|  11|          11|           3|
    |tmp_84_fu_1773_p2                      |    or    |      0|  0|  11|          11|           3|
    |tmp_86_fu_1787_p2                      |    or    |      0|  0|  11|          11|           3|
    |tmp_88_fu_1801_p2                      |    or    |      0|  0|  11|          11|           4|
    |tmp_8_fu_1243_p2                       |    or    |      0|  0|  11|          11|           2|
    |tmp_90_fu_1815_p2                      |    or    |      0|  0|  11|          11|           4|
    |tmp_92_fu_1829_p2                      |    or    |      0|  0|  11|          11|           4|
    |tmp_94_fu_1843_p2                      |    or    |      0|  0|  11|          11|           4|
    |tmp_96_fu_1857_p2                      |    or    |      0|  0|  11|          11|           4|
    |tmp_98_fu_1871_p2                      |    or    |      0|  0|  11|          11|           4|
    |a_load_10_mid2_fu_2231_p3              |  select  |      0|  0|  64|           1|          64|
    |a_load_11_mid2_fu_2239_p3              |  select  |      0|  0|  64|           1|          64|
    |a_load_12_mid2_fu_2247_p3              |  select  |      0|  0|  64|           1|          64|
    |a_load_13_mid2_fu_2255_p3              |  select  |      0|  0|  64|           1|          64|
    |a_load_14_mid2_fu_2263_p3              |  select  |      0|  0|  64|           1|          64|
    |a_load_15_mid2_fu_2271_p3              |  select  |      0|  0|  64|           1|          64|
    |a_load_16_mid2_fu_2279_p3              |  select  |      0|  0|  64|           1|          64|
    |a_load_17_mid2_fu_2287_p3              |  select  |      0|  0|  64|           1|          64|
    |a_load_18_mid2_fu_2295_p3              |  select  |      0|  0|  64|           1|          64|
    |a_load_19_mid2_fu_2303_p3              |  select  |      0|  0|  64|           1|          64|
    |a_load_1_mid2_fu_2158_p3               |  select  |      0|  0|  64|           1|          64|
    |a_load_20_mid2_fu_2311_p3              |  select  |      0|  0|  64|           1|          64|
    |a_load_21_mid2_fu_2319_p3              |  select  |      0|  0|  64|           1|          64|
    |a_load_22_mid2_fu_2327_p3              |  select  |      0|  0|  64|           1|          64|
    |a_load_23_mid2_fu_2335_p3              |  select  |      0|  0|  64|           1|          64|
    |a_load_24_mid2_fu_2343_p3              |  select  |      0|  0|  64|           1|          64|
    |a_load_25_mid2_fu_2351_p3              |  select  |      0|  0|  64|           1|          64|
    |a_load_26_mid2_fu_2359_p3              |  select  |      0|  0|  64|           1|          64|
    |a_load_27_mid2_fu_2367_p3              |  select  |      0|  0|  64|           1|          64|
    |a_load_28_mid2_fu_2375_p3              |  select  |      0|  0|  64|           1|          64|
    |a_load_29_mid2_fu_2383_p3              |  select  |      0|  0|  64|           1|          64|
    |a_load_2_mid2_fu_2167_p3               |  select  |      0|  0|  64|           1|          64|
    |a_load_30_mid2_fu_2391_p3              |  select  |      0|  0|  64|           1|          64|
    |a_load_31_mid2_fu_2399_p3              |  select  |      0|  0|  64|           1|          64|
    |a_load_3_mid2_fu_2175_p3               |  select  |      0|  0|  64|           1|          64|
    |a_load_4_mid2_fu_2183_p3               |  select  |      0|  0|  64|           1|          64|
    |a_load_5_mid2_fu_2191_p3               |  select  |      0|  0|  64|           1|          64|
    |a_load_6_mid2_fu_2199_p3               |  select  |      0|  0|  64|           1|          64|
    |a_load_7_mid2_fu_2207_p3               |  select  |      0|  0|  64|           1|          64|
    |a_load_8_mid2_fu_2215_p3               |  select  |      0|  0|  64|           1|          64|
    |a_load_9_mid2_fu_2223_p3               |  select  |      0|  0|  64|           1|          64|
    |a_load_mid2_v_fu_2145_p3               |  select  |      0|  0|  11|           1|          11|
    |j2_0_i_mid2_fu_1167_p3                 |  select  |      0|  0|   6|           1|           1|
    |j5_0_i_mid2_fu_2759_p3                 |  select  |      0|  0|   6|           1|           1|
    |j_0_i_i_mid2_fu_1687_p3                |  select  |      0|  0|   6|           1|           1|
    |j_0_i_mid2_fu_1089_p3                  |  select  |      0|  0|   6|           1|           1|
    |p_v_fu_2137_p3                         |  select  |      0|  0|   6|           1|           6|
    |tmp_1_mid2_v_fu_1097_p3                |  select  |      0|  0|   6|           1|           6|
    |tmp_3_mid2_v_fu_1175_p3                |  select  |      0|  0|   6|           1|           6|
    |tmp_8_mid2_v_v_fu_2767_p3              |  select  |      0|  0|   6|           1|           6|
    |ap_enable_pp2                          |    xor   |      0|  0|   2|           1|           2|
    |ap_enable_pp3                          |    xor   |      0|  0|   2|           1|           2|
    |ap_enable_reg_pp3_iter1                |    xor   |      0|  0|   2|           2|           1|
    +---------------------------------------+----------+-------+---+----+------------+------------+
    |Total                                  |          |      0|  0|3295|        1073|        2565|
    +---------------------------------------+----------+-------+---+----+------------+------------+

    * Multiplexer: 
    +------------------------------------------+-----+-----------+-----+-----------+
    |                   Name                   | LUT | Input Size| Bits| Total Bits|
    +------------------------------------------+-----+-----------+-----+-----------+
    |INPUT_STREAM_TDATA_blk_n                  |    9|          2|    1|          2|
    |INPUT_STREAM_data_V_0_data_out            |    9|          2|   32|         64|
    |INPUT_STREAM_data_V_0_state               |   15|          3|    2|          6|
    |INPUT_STREAM_dest_V_0_state               |   15|          3|    2|          6|
    |OUTPUT_STREAM_TDATA_blk_n                 |    9|          2|    1|          2|
    |OUTPUT_STREAM_data_V_1_data_out           |    9|          2|   32|         64|
    |OUTPUT_STREAM_data_V_1_state              |   15|          3|    2|          6|
    |OUTPUT_STREAM_dest_V_1_state              |   15|          3|    2|          6|
    |OUTPUT_STREAM_id_V_1_state                |   15|          3|    2|          6|
    |OUTPUT_STREAM_keep_V_1_state              |   15|          3|    2|          6|
    |OUTPUT_STREAM_last_V_1_data_out           |    9|          2|    1|          2|
    |OUTPUT_STREAM_last_V_1_state              |   15|          3|    2|          6|
    |OUTPUT_STREAM_strb_V_1_state              |   15|          3|    2|          6|
    |OUTPUT_STREAM_user_V_1_state              |   15|          3|    2|          6|
    |a_address0                                |   89|         18|   10|        180|
    |a_address1                                |   85|         17|   10|        170|
    |ap_NS_fsm                                 |  117|         25|    1|         25|
    |ap_enable_reg_pp2_iter10                  |    9|          2|    1|          2|
    |ap_enable_reg_pp3_iter1                   |    9|          2|    1|          2|
    |ap_enable_reg_pp3_iter2                   |    9|          2|    1|          2|
    |ap_phi_mux_i4_0_i_phi_fu_891_p4           |    9|          2|    6|         12|
    |ap_phi_mux_i_0_i_i_phi_fu_858_p4          |    9|          2|    6|         12|
    |ap_phi_mux_indvar_flatten1_phi_fu_847_p4  |    9|          2|   11|         22|
    |ap_phi_mux_j_0_i_i_phi_fu_869_p4          |    9|          2|    6|         12|
    |b_address0                                |   89|         18|   10|        180|
    |b_address1                                |   85|         17|   10|        170|
    |grp_fu_909_p0                             |   38|          7|   32|        224|
    |grp_fu_909_p1                             |   85|         17|   32|        544|
    |grp_fu_914_p0                             |   38|          7|   32|        224|
    |grp_fu_914_p1                             |   85|         17|   32|        544|
    |grp_fu_918_p0                             |   27|          5|   32|        160|
    |grp_fu_918_p1                             |   27|          5|   32|        160|
    |grp_fu_922_p0                             |   27|          5|   32|        160|
    |grp_fu_922_p1                             |   27|          5|   32|        160|
    |i1_0_i_reg_821                            |    9|          2|    6|         12|
    |i4_0_i_reg_887                            |    9|          2|    6|         12|
    |i_0_i_i_reg_854                           |    9|          2|    6|         12|
    |i_0_i_reg_788                             |    9|          2|    6|         12|
    |indvar_flatten1_reg_843                   |    9|          2|   11|         22|
    |indvar_flatten2_reg_876                   |    9|          2|   11|         22|
    |indvar_flatten6_reg_810                   |    9|          2|   11|         22|
    |indvar_flatten_reg_777                    |    9|          2|   11|         22|
    |j2_0_i_reg_832                            |    9|          2|    6|         12|
    |j5_0_i_reg_898                            |    9|          2|    6|         12|
    |j_0_i_i_reg_865                           |    9|          2|    6|         12|
    |j_0_i_reg_799                             |    9|          2|    6|         12|
    |out_address0                              |   15|          3|   10|         30|
    |reg_930                                   |    9|          2|   32|         64|
    |reg_936                                   |    9|          2|   32|         64|
    |reg_942                                   |    9|          2|   32|         64|
    |reg_948                                   |    9|          2|   32|         64|
    +------------------------------------------+-----+-----------+-----+-----------+
    |Total                                     | 1221|        249|  644|       3623|
    +------------------------------------------+-----+-----------+-----+-----------+

    * Register: 
    +------------------------------------------+----+----+-----+-----------+
    |                   Name                   | FF | LUT| Bits| Const Bits|
    +------------------------------------------+----+----+-----+-----------+
    |INPUT_STREAM_data_V_0_payload_A           |  32|   0|   32|          0|
    |INPUT_STREAM_data_V_0_payload_B           |  32|   0|   32|          0|
    |INPUT_STREAM_data_V_0_sel_rd              |   1|   0|    1|          0|
    |INPUT_STREAM_data_V_0_sel_wr              |   1|   0|    1|          0|
    |INPUT_STREAM_data_V_0_state               |   2|   0|    2|          0|
    |INPUT_STREAM_dest_V_0_state               |   2|   0|    2|          0|
    |OUTPUT_STREAM_data_V_1_payload_A          |  32|   0|   32|          0|
    |OUTPUT_STREAM_data_V_1_payload_B          |  32|   0|   32|          0|
    |OUTPUT_STREAM_data_V_1_sel_rd             |   1|   0|    1|          0|
    |OUTPUT_STREAM_data_V_1_sel_wr             |   1|   0|    1|          0|
    |OUTPUT_STREAM_data_V_1_state              |   2|   0|    2|          0|
    |OUTPUT_STREAM_dest_V_1_sel_rd             |   1|   0|    1|          0|
    |OUTPUT_STREAM_dest_V_1_state              |   2|   0|    2|          0|
    |OUTPUT_STREAM_id_V_1_sel_rd               |   1|   0|    1|          0|
    |OUTPUT_STREAM_id_V_1_state                |   2|   0|    2|          0|
    |OUTPUT_STREAM_keep_V_1_sel_rd             |   1|   0|    1|          0|
    |OUTPUT_STREAM_keep_V_1_state              |   2|   0|    2|          0|
    |OUTPUT_STREAM_last_V_1_payload_A          |   1|   0|    1|          0|
    |OUTPUT_STREAM_last_V_1_payload_B          |   1|   0|    1|          0|
    |OUTPUT_STREAM_last_V_1_sel_rd             |   1|   0|    1|          0|
    |OUTPUT_STREAM_last_V_1_sel_wr             |   1|   0|    1|          0|
    |OUTPUT_STREAM_last_V_1_state              |   2|   0|    2|          0|
    |OUTPUT_STREAM_strb_V_1_sel_rd             |   1|   0|    1|          0|
    |OUTPUT_STREAM_strb_V_1_state              |   2|   0|    2|          0|
    |OUTPUT_STREAM_user_V_1_sel_rd             |   1|   0|    1|          0|
    |OUTPUT_STREAM_user_V_1_state              |   2|   0|    2|          0|
    |a_load_10_mid2_reg_2967                   |   6|   0|   64|         58|
    |a_load_11_mid2_reg_2972                   |   6|   0|   64|         58|
    |a_load_12_mid2_reg_2977                   |   6|   0|   64|         58|
    |a_load_13_mid2_reg_2982                   |   6|   0|   64|         58|
    |a_load_14_mid2_reg_2987                   |   6|   0|   64|         58|
    |a_load_15_mid2_reg_2992                   |   6|   0|   64|         58|
    |a_load_16_mid2_reg_2997                   |   6|   0|   64|         58|
    |a_load_17_mid2_reg_3002                   |   6|   0|   64|         58|
    |a_load_18_mid2_reg_3007                   |   6|   0|   64|         58|
    |a_load_19_mid2_reg_3012                   |   6|   0|   64|         58|
    |a_load_20_mid2_reg_3017                   |   6|   0|   64|         58|
    |a_load_21_mid2_reg_3022                   |   6|   0|   64|         58|
    |a_load_22_mid2_reg_3027                   |   6|   0|   64|         58|
    |a_load_23_mid2_reg_3032                   |   6|   0|   64|         58|
    |a_load_24_mid2_reg_3037                   |   6|   0|   64|         58|
    |a_load_25_mid2_reg_3042                   |   6|   0|   64|         58|
    |a_load_26_mid2_reg_3047                   |   6|   0|   64|         58|
    |a_load_27_mid2_reg_3052                   |   6|   0|   64|         58|
    |a_load_28_mid2_reg_3057                   |   6|   0|   64|         58|
    |a_load_29_mid2_reg_3062                   |   6|   0|   64|         58|
    |a_load_2_mid2_reg_2927                    |   6|   0|   64|         58|
    |a_load_30_mid2_reg_3067                   |   6|   0|   64|         58|
    |a_load_31_mid2_reg_3072                   |   6|   0|   64|         58|
    |a_load_3_mid2_reg_2932                    |   6|   0|   64|         58|
    |a_load_4_mid2_reg_2937                    |   6|   0|   64|         58|
    |a_load_5_mid2_reg_2942                    |   6|   0|   64|         58|
    |a_load_6_mid2_reg_2947                    |   6|   0|   64|         58|
    |a_load_7_mid2_reg_2952                    |   6|   0|   64|         58|
    |a_load_8_mid2_reg_2957                    |   6|   0|   64|         58|
    |a_load_9_mid2_reg_2962                    |   6|   0|   64|         58|
    |ap_CS_fsm                                 |  24|   0|   24|          0|
    |ap_enable_reg_pp2_iter0                   |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter1                   |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter10                  |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter2                   |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter3                   |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter4                   |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter5                   |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter6                   |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter7                   |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter8                   |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter9                   |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter0                   |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter1                   |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter2                   |   1|   0|    1|          0|
    |exitcond_flatten1_reg_2877                |   1|   0|    1|          0|
    |exitcond_flatten2_reg_3592                |   1|   0|    1|          0|
    |exitcond_flatten2_reg_3592_pp3_iter1_reg  |   1|   0|    1|          0|
    |i1_0_i_reg_821                            |   6|   0|    6|          0|
    |i4_0_i_reg_887                            |   6|   0|    6|          0|
    |i_0_i_i_reg_854                           |   6|   0|    6|          0|
    |i_0_i_reg_788                             |   6|   0|    6|          0|
    |indvar_flatten1_reg_843                   |  11|   0|   11|          0|
    |indvar_flatten2_reg_876                   |  11|   0|   11|          0|
    |indvar_flatten6_reg_810                   |  11|   0|   11|          0|
    |indvar_flatten_next1_reg_2881             |  11|   0|   11|          0|
    |indvar_flatten_reg_777                    |  11|   0|   11|          0|
    |j2_0_i_reg_832                            |   6|   0|    6|          0|
    |j5_0_i_reg_898                            |   6|   0|    6|          0|
    |j_0_i_i_mid2_reg_2886                     |   6|   0|    6|          0|
    |j_0_i_i_reg_865                           |   6|   0|    6|          0|
    |j_0_i_reg_799                             |   6|   0|    6|          0|
    |j_3_reg_3532                              |   6|   0|    6|          0|
    |last_assign_reg_3611                      |   1|   0|    1|          0|
    |p_v_reg_2911                              |   6|   0|    6|          0|
    |reg_1004                                  |  32|   0|   32|          0|
    |reg_1009                                  |  32|   0|   32|          0|
    |reg_1014                                  |  32|   0|   32|          0|
    |reg_1019                                  |  32|   0|   32|          0|
    |reg_1024                                  |  32|   0|   32|          0|
    |reg_1029                                  |  32|   0|   32|          0|
    |reg_1034                                  |  32|   0|   32|          0|
    |reg_1039                                  |  32|   0|   32|          0|
    |reg_1044                                  |  32|   0|   32|          0|
    |reg_1049                                  |  32|   0|   32|          0|
    |reg_1054                                  |  32|   0|   32|          0|
    |reg_1059                                  |  32|   0|   32|          0|
    |reg_930                                   |  32|   0|   32|          0|
    |reg_936                                   |  32|   0|   32|          0|
    |reg_942                                   |  32|   0|   32|          0|
    |reg_948                                   |  32|   0|   32|          0|
    |reg_954                                   |  32|   0|   32|          0|
    |reg_959                                   |  32|   0|   32|          0|
    |reg_964                                   |  32|   0|   32|          0|
    |reg_969                                   |  32|   0|   32|          0|
    |reg_974                                   |  32|   0|   32|          0|
    |reg_979                                   |  32|   0|   32|          0|
    |reg_984                                   |  32|   0|   32|          0|
    |reg_989                                   |  32|   0|   32|          0|
    |reg_994                                   |  32|   0|   32|          0|
    |reg_999                                   |  32|   0|   32|          0|
    |tmp_10_cast130_cast1_reg_3097             |   6|   0|    8|          2|
    |tmp_10_cast130_cast_reg_3148              |   6|   0|    9|          3|
    |tmp_10_cast3_reg_3264                     |   6|   0|   10|          4|
    |tmp_11_reg_3214                           |  32|   0|   32|          0|
    |tmp_141_reg_3127                          |   8|   0|    8|          0|
    |tmp_145_reg_3179                          |   9|   0|    9|          0|
    |tmp_147_reg_3204                          |   9|   0|    9|          0|
    |tmp_16_10_reg_3377                        |  32|   0|   32|          0|
    |tmp_16_11_reg_3402                        |  32|   0|   32|          0|
    |tmp_16_12_reg_3407                        |  32|   0|   32|          0|
    |tmp_16_13_reg_3432                        |  32|   0|   32|          0|
    |tmp_16_14_reg_3437                        |  32|   0|   32|          0|
    |tmp_16_15_reg_3462                        |  32|   0|   32|          0|
    |tmp_16_16_reg_3467                        |  32|   0|   32|          0|
    |tmp_16_17_reg_3492                        |  32|   0|   32|          0|
    |tmp_16_18_reg_3497                        |  32|   0|   32|          0|
    |tmp_16_19_reg_3522                        |  32|   0|   32|          0|
    |tmp_16_1_reg_3219                         |  32|   0|   32|          0|
    |tmp_16_20_reg_3527                        |  32|   0|   32|          0|
    |tmp_16_21_reg_3537                        |  32|   0|   32|          0|
    |tmp_16_22_reg_3542                        |  32|   0|   32|          0|
    |tmp_16_23_reg_3547                        |  32|   0|   32|          0|
    |tmp_16_24_reg_3552                        |  32|   0|   32|          0|
    |tmp_16_25_reg_3557                        |  32|   0|   32|          0|
    |tmp_16_26_reg_3562                        |  32|   0|   32|          0|
    |tmp_16_27_reg_3567                        |  32|   0|   32|          0|
    |tmp_16_28_reg_3572                        |  32|   0|   32|          0|
    |tmp_16_29_reg_3577                        |  32|   0|   32|          0|
    |tmp_16_2_reg_3244                         |  32|   0|   32|          0|
    |tmp_16_30_reg_3582                        |  32|   0|   32|          0|
    |tmp_16_3_reg_3249                         |  32|   0|   32|          0|
    |tmp_16_4_reg_3282                         |  32|   0|   32|          0|
    |tmp_16_4_reg_3282_pp2_iter1_reg           |  32|   0|   32|          0|
    |tmp_16_5_reg_3287                         |  32|   0|   32|          0|
    |tmp_16_5_reg_3287_pp2_iter1_reg           |  32|   0|   32|          0|
    |tmp_16_6_reg_3312                         |  32|   0|   32|          0|
    |tmp_16_6_reg_3312_pp2_iter1_reg           |  32|   0|   32|          0|
    |tmp_16_7_reg_3317                         |  32|   0|   32|          0|
    |tmp_16_8_reg_3342                         |  32|   0|   32|          0|
    |tmp_16_9_reg_3347                         |  32|   0|   32|          0|
    |tmp_16_s_reg_3372                         |  32|   0|   32|          0|
    |tmp_17_14_reg_3587                        |  32|   0|   32|          0|
    |tmp_8_mid2_v_v_reg_3601                   |   6|   0|    6|          0|
    |exitcond_flatten1_reg_2877                |  64|  32|    1|          0|
    |j_0_i_i_mid2_reg_2886                     |  64|  32|    6|          0|
    |p_v_reg_2911                              |  64|  32|    6|          0|
    |tmp_16_10_reg_3377                        |  64|  32|   32|          0|
    |tmp_16_11_reg_3402                        |  64|  32|   32|          0|
    |tmp_16_12_reg_3407                        |  64|  32|   32|          0|
    |tmp_16_13_reg_3432                        |  64|  32|   32|          0|
    |tmp_16_14_reg_3437                        |  64|  32|   32|          0|
    |tmp_16_15_reg_3462                        |  64|  32|   32|          0|
    |tmp_16_16_reg_3467                        |  64|  32|   32|          0|
    |tmp_16_17_reg_3492                        |  64|  32|   32|          0|
    |tmp_16_18_reg_3497                        |  64|  32|   32|          0|
    |tmp_16_19_reg_3522                        |  64|  32|   32|          0|
    |tmp_16_20_reg_3527                        |  64|  32|   32|          0|
    |tmp_16_21_reg_3537                        |  64|  32|   32|          0|
    |tmp_16_22_reg_3542                        |  64|  32|   32|          0|
    |tmp_16_23_reg_3547                        |  64|  32|   32|          0|
    |tmp_16_24_reg_3552                        |  64|  32|   32|          0|
    |tmp_16_25_reg_3557                        |  64|  32|   32|          0|
    |tmp_16_26_reg_3562                        |  64|  32|   32|          0|
    |tmp_16_27_reg_3567                        |  64|  32|   32|          0|
    |tmp_16_28_reg_3572                        |  64|  32|   32|          0|
    |tmp_16_29_reg_3577                        |  64|  32|   32|          0|
    |tmp_16_30_reg_3582                        |  64|  32|   32|          0|
    |tmp_16_7_reg_3317                         |  64|  32|   32|          0|
    |tmp_16_8_reg_3342                         |  64|  32|   32|          0|
    |tmp_16_9_reg_3347                         |  64|  32|   32|          0|
    |tmp_16_s_reg_3372                         |  64|  32|   32|          0|
    +------------------------------------------+----+----+-----+-----------+
    |Total                                     |4328| 896| 5098|       1749|
    +------------------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+---------------------------+-----+-----+------------+----------------------+--------------+
|         RTL Ports         | Dir | Bits|  Protocol  |     Source Object    |    C Type    |
+---------------------------+-----+-----+------------+----------------------+--------------+
|s_axi_CONTROL_BUS_AWVALID  |  in |    1|    s_axi   |      CONTROL_BUS     |  return void |
|s_axi_CONTROL_BUS_AWREADY  | out |    1|    s_axi   |      CONTROL_BUS     |  return void |
|s_axi_CONTROL_BUS_AWADDR   |  in |    4|    s_axi   |      CONTROL_BUS     |  return void |
|s_axi_CONTROL_BUS_WVALID   |  in |    1|    s_axi   |      CONTROL_BUS     |  return void |
|s_axi_CONTROL_BUS_WREADY   | out |    1|    s_axi   |      CONTROL_BUS     |  return void |
|s_axi_CONTROL_BUS_WDATA    |  in |   32|    s_axi   |      CONTROL_BUS     |  return void |
|s_axi_CONTROL_BUS_WSTRB    |  in |    4|    s_axi   |      CONTROL_BUS     |  return void |
|s_axi_CONTROL_BUS_ARVALID  |  in |    1|    s_axi   |      CONTROL_BUS     |  return void |
|s_axi_CONTROL_BUS_ARREADY  | out |    1|    s_axi   |      CONTROL_BUS     |  return void |
|s_axi_CONTROL_BUS_ARADDR   |  in |    4|    s_axi   |      CONTROL_BUS     |  return void |
|s_axi_CONTROL_BUS_RVALID   | out |    1|    s_axi   |      CONTROL_BUS     |  return void |
|s_axi_CONTROL_BUS_RREADY   |  in |    1|    s_axi   |      CONTROL_BUS     |  return void |
|s_axi_CONTROL_BUS_RDATA    | out |   32|    s_axi   |      CONTROL_BUS     |  return void |
|s_axi_CONTROL_BUS_RRESP    | out |    2|    s_axi   |      CONTROL_BUS     |  return void |
|s_axi_CONTROL_BUS_BVALID   | out |    1|    s_axi   |      CONTROL_BUS     |  return void |
|s_axi_CONTROL_BUS_BREADY   |  in |    1|    s_axi   |      CONTROL_BUS     |  return void |
|s_axi_CONTROL_BUS_BRESP    | out |    2|    s_axi   |      CONTROL_BUS     |  return void |
|ap_clk                     |  in |    1| ap_ctrl_hs |       HLS_accel      | return value |
|ap_rst_n                   |  in |    1| ap_ctrl_hs |       HLS_accel      | return value |
|interrupt                  | out |    1| ap_ctrl_hs |       HLS_accel      | return value |
|INPUT_STREAM_TDATA         |  in |   32|    axis    |  INPUT_STREAM_data_V |    pointer   |
|INPUT_STREAM_TVALID        |  in |    1|    axis    |  INPUT_STREAM_dest_V |    pointer   |
|INPUT_STREAM_TREADY        | out |    1|    axis    |  INPUT_STREAM_dest_V |    pointer   |
|INPUT_STREAM_TDEST         |  in |    5|    axis    |  INPUT_STREAM_dest_V |    pointer   |
|INPUT_STREAM_TKEEP         |  in |    4|    axis    |  INPUT_STREAM_keep_V |    pointer   |
|INPUT_STREAM_TSTRB         |  in |    4|    axis    |  INPUT_STREAM_strb_V |    pointer   |
|INPUT_STREAM_TUSER         |  in |    4|    axis    |  INPUT_STREAM_user_V |    pointer   |
|INPUT_STREAM_TLAST         |  in |    1|    axis    |  INPUT_STREAM_last_V |    pointer   |
|INPUT_STREAM_TID           |  in |    5|    axis    |   INPUT_STREAM_id_V  |    pointer   |
|OUTPUT_STREAM_TDATA        | out |   32|    axis    | OUTPUT_STREAM_data_V |    pointer   |
|OUTPUT_STREAM_TREADY       |  in |    1|    axis    | OUTPUT_STREAM_data_V |    pointer   |
|OUTPUT_STREAM_TVALID       | out |    1|    axis    | OUTPUT_STREAM_dest_V |    pointer   |
|OUTPUT_STREAM_TDEST        | out |    5|    axis    | OUTPUT_STREAM_dest_V |    pointer   |
|OUTPUT_STREAM_TKEEP        | out |    4|    axis    | OUTPUT_STREAM_keep_V |    pointer   |
|OUTPUT_STREAM_TSTRB        | out |    4|    axis    | OUTPUT_STREAM_strb_V |    pointer   |
|OUTPUT_STREAM_TUSER        | out |    4|    axis    | OUTPUT_STREAM_user_V |    pointer   |
|OUTPUT_STREAM_TLAST        | out |    1|    axis    | OUTPUT_STREAM_last_V |    pointer   |
|OUTPUT_STREAM_TID          | out |    5|    axis    |  OUTPUT_STREAM_id_V  |    pointer   |
+---------------------------+-----+-----+------------+----------------------+--------------+

