Fitter report for emsx_top_de0cv
Mon Aug 30 21:59:59 2021
Quartus Prime Version 18.1.1 Build 646 04/11/2019 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Optimized GXB Elements
 19. I/O Assignment Warnings
 20. PLL Usage Summary
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pad To Core Delay Chain Fanout
 24. Control Signals
 25. Global & Other Fast Signals
 26. Non-Global High Fan-Out Signals
 27. Fitter RAM Summary
 28. Fitter DSP Block Usage Summary
 29. DSP Block Details
 30. Routing Usage Summary
 31. I/O Rules Summary
 32. I/O Rules Details
 33. I/O Rules Matrix
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Estimated Delay Added for Hold Timing Summary
 37. Estimated Delay Added for Hold Timing Details
 38. Fitter Messages
 39. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2019  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Mon Aug 30 21:59:59 2021       ;
; Quartus Prime Version           ; 18.1.1 Build 646 04/11/2019 SJ Lite Edition ;
; Revision Name                   ; emsx_top_de0cv                              ;
; Top-level Entity Name           ; emsx_top_de0cv                              ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CEBA4F23C7                                 ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 8,913 / 18,480 ( 48 % )                     ;
; Total registers                 ; 6436                                        ;
; Total pins                      ; 195 / 224 ( 87 % )                          ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 329,120 / 3,153,920 ( 10 % )                ;
; Total RAM Blocks                ; 61 / 308 ( 20 % )                           ;
; Total DSP Blocks                ; 22 / 66 ( 33 % )                            ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 1 / 4 ( 25 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CEBA4F23C7                           ;                                       ;
; Use smart compilation                                              ; On                                    ; Off                                   ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Device I/O Standard                                                ; 2.5 V                                 ;                                       ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; On                                    ; Off                                   ;
; Fitter Effort                                                      ; Standard Fit                          ; Auto Fit                              ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.31        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  10.8%      ;
;     Processor 3            ;  10.1%      ;
;     Processor 4            ;   9.9%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                              ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                            ; Destination Port ; Destination Port Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; emsx_top:U92|clock_generator:u_clock_generator|trueClk~CLKENA0                                                                                    ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                             ;                  ;                       ;
; pll_de0cv:U90|pll_de0cv_0002:pll_de0cv_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                                        ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                             ;                  ;                       ;
; pll_de0cv:U90|pll_de0cv_0002:pll_de0cv_inst|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0                                                        ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                             ;                  ;                       ;
; pll_de0cv:U90|pll_de0cv_0002:pll_de0cv_inst|altera_pll:altera_pll_i|outclk_wire[2]~CLKENA0                                                        ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                             ;                  ;                       ;
; emsx_top:U92|reset_controller:u_reset_controller|reset~1CLKENA0                                                                                   ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                             ;                  ;                       ;
; pll_de0cv:U90|pll_de0cv_0002:pll_de0cv_inst|altera_pll:altera_pll_i|outclk_wire[2]                                                                ; Merged          ; Placement                                         ; Fitter Periphery Placement ; DIVCLK    ;                ; pll_de0cv:U90|pll_de0cv_0002:pll_de0cv_inst|altera_pll:altera_pll_i|outclk_wire[1]                                                                          ; DIVCLK           ;                       ;
; pll_de0cv:U90|pll_de0cv_0002:pll_de0cv_inst|altera_pll:altera_pll_i|outclk_wire[2]~CLKENA0                                                        ; Merged          ; Placement                                         ; Fitter Periphery Placement ; OUTCLK    ;                ; pll_de0cv:U90|pll_de0cv_0002:pll_de0cv_inst|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0                                                                  ; OUTCLK           ;                       ;
; emsx_top:U92|INTERPO:u_interpo|FF_WEIGHT[0]                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|INTERPO:u_interpo|INTERPO_MUL:U_INTERPO_MUL|OFF[0]                                                                                             ; AX               ;                       ;
; emsx_top:U92|INTERPO:u_interpo|FF_WEIGHT[0]                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|INTERPO:u_interpo|FF_WEIGHT[0]~_Duplicate_1                                                                                                    ; Q                ;                       ;
; emsx_top:U92|INTERPO:u_interpo|FF_WEIGHT[1]                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|INTERPO:u_interpo|INTERPO_MUL:U_INTERPO_MUL|OFF[0]                                                                                             ; AX               ;                       ;
; emsx_top:U92|INTERPO:u_interpo|FF_WEIGHT[1]                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|INTERPO:u_interpo|FF_WEIGHT[1]~_Duplicate_1                                                                                                    ; Q                ;                       ;
; emsx_top:U92|INTERPO:u_interpo|FF_WEIGHT[1]~SCLR_LUT                                                                                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                             ;                  ;                       ;
; emsx_top:U92|INTERPO:u_interpo|FF_WEIGHT[2]                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|INTERPO:u_interpo|INTERPO_MUL:U_INTERPO_MUL|OFF[0]                                                                                             ; AX               ;                       ;
; emsx_top:U92|INTERPO:u_interpo|FF_WEIGHT[2]                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|INTERPO:u_interpo|FF_WEIGHT[2]~_Duplicate_1                                                                                                    ; Q                ;                       ;
; emsx_top:U92|INTERPO:u_interpo|FF_WEIGHT[2]~SCLR_LUT                                                                                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                             ;                  ;                       ;
; emsx_top:U92|T80a:u_z80|T80:u0|MULU_Prod32[0]                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|T80a:u_z80|T80:u0|MULU_tmp[12]                                                                                                                 ; AX               ;                       ;
; emsx_top:U92|T80a:u_z80|T80:u0|MULU_Prod32[1]                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|T80a:u_z80|T80:u0|MULU_tmp[12]                                                                                                                 ; AX               ;                       ;
; emsx_top:U92|T80a:u_z80|T80:u0|MULU_Prod32[2]                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|T80a:u_z80|T80:u0|MULU_tmp[12]                                                                                                                 ; AX               ;                       ;
; emsx_top:U92|T80a:u_z80|T80:u0|MULU_Prod32[3]                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|T80a:u_z80|T80:u0|MULU_tmp[12]                                                                                                                 ; AX               ;                       ;
; emsx_top:U92|T80a:u_z80|T80:u0|MULU_Prod32[16]                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|T80a:u_z80|T80:u0|MULU_tmp[12]                                                                                                                 ; BY               ;                       ;
; emsx_top:U92|T80a:u_z80|T80:u0|MULU_Prod32[16]                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|T80a:u_z80|T80:u0|MULU_Prod32[16]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; emsx_top:U92|T80a:u_z80|T80:u0|MULU_Prod32[16]~SCLR_LUT                                                                                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                             ;                  ;                       ;
; emsx_top:U92|T80a:u_z80|T80:u0|MULU_Prod32[17]                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|T80a:u_z80|T80:u0|MULU_tmp[12]                                                                                                                 ; BY               ;                       ;
; emsx_top:U92|T80a:u_z80|T80:u0|MULU_Prod32[17]                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|T80a:u_z80|T80:u0|MULU_Prod32[17]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; emsx_top:U92|T80a:u_z80|T80:u0|MULU_Prod32[17]~SCLR_LUT                                                                                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                             ;                  ;                       ;
; emsx_top:U92|T80a:u_z80|T80:u0|MULU_Prod32[18]                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|T80a:u_z80|T80:u0|MULU_tmp[12]                                                                                                                 ; BY               ;                       ;
; emsx_top:U92|T80a:u_z80|T80:u0|MULU_Prod32[18]                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|T80a:u_z80|T80:u0|MULU_Prod32[18]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; emsx_top:U92|T80a:u_z80|T80:u0|MULU_Prod32[18]~SCLR_LUT                                                                                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                             ;                  ;                       ;
; emsx_top:U92|T80a:u_z80|T80:u0|MULU_Prod32[19]                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|T80a:u_z80|T80:u0|MULU_tmp[12]                                                                                                                 ; BY               ;                       ;
; emsx_top:U92|T80a:u_z80|T80:u0|MULU_Prod32[19]                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|T80a:u_z80|T80:u0|MULU_Prod32[19]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; emsx_top:U92|T80a:u_z80|T80:u0|MULU_Prod32[19]~SCLR_LUT                                                                                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                             ;                  ;                       ;
; emsx_top:U92|T80a:u_z80|T80:u0|MULU_Prod32[20]                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|T80a:u_z80|T80:u0|MULU_tmp[12]                                                                                                                 ; BY               ;                       ;
; emsx_top:U92|T80a:u_z80|T80:u0|MULU_Prod32[20]                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|T80a:u_z80|T80:u0|MULU_Prod32[20]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; emsx_top:U92|T80a:u_z80|T80:u0|MULU_Prod32[20]~SCLR_LUT                                                                                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                             ;                  ;                       ;
; emsx_top:U92|T80a:u_z80|T80:u0|MULU_Prod32[21]                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|T80a:u_z80|T80:u0|MULU_tmp[12]                                                                                                                 ; BY               ;                       ;
; emsx_top:U92|T80a:u_z80|T80:u0|MULU_Prod32[21]                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|T80a:u_z80|T80:u0|MULU_Prod32[21]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; emsx_top:U92|T80a:u_z80|T80:u0|MULU_Prod32[21]~SCLR_LUT                                                                                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                             ;                  ;                       ;
; emsx_top:U92|T80a:u_z80|T80:u0|MULU_Prod32[22]                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|T80a:u_z80|T80:u0|MULU_tmp[12]                                                                                                                 ; BY               ;                       ;
; emsx_top:U92|T80a:u_z80|T80:u0|MULU_Prod32[22]                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|T80a:u_z80|T80:u0|MULU_Prod32[22]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; emsx_top:U92|T80a:u_z80|T80:u0|MULU_Prod32[22]~SCLR_LUT                                                                                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                             ;                  ;                       ;
; emsx_top:U92|T80a:u_z80|T80:u0|MULU_Prod32[23]                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|T80a:u_z80|T80:u0|MULU_tmp[12]                                                                                                                 ; BY               ;                       ;
; emsx_top:U92|T80a:u_z80|T80:u0|MULU_Prod32[23]                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|T80a:u_z80|T80:u0|MULU_Prod32[23]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; emsx_top:U92|T80a:u_z80|T80:u0|MULU_Prod32[23]~SCLR_LUT                                                                                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                             ;                  ;                       ;
; emsx_top:U92|T80a:u_z80|T80:u0|MULU_Prod32[24]                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|T80a:u_z80|T80:u0|MULU_tmp[12]                                                                                                                 ; BY               ;                       ;
; emsx_top:U92|T80a:u_z80|T80:u0|MULU_Prod32[24]                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|T80a:u_z80|T80:u0|MULU_Prod32[24]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; emsx_top:U92|T80a:u_z80|T80:u0|MULU_Prod32[24]~SCLR_LUT                                                                                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                             ;                  ;                       ;
; emsx_top:U92|T80a:u_z80|T80:u0|MULU_Prod32[25]                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|T80a:u_z80|T80:u0|MULU_tmp[12]                                                                                                                 ; BY               ;                       ;
; emsx_top:U92|T80a:u_z80|T80:u0|MULU_Prod32[25]                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|T80a:u_z80|T80:u0|MULU_Prod32[25]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; emsx_top:U92|T80a:u_z80|T80:u0|MULU_Prod32[25]~SCLR_LUT                                                                                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                             ;                  ;                       ;
; emsx_top:U92|T80a:u_z80|T80:u0|MULU_Prod32[26]                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|T80a:u_z80|T80:u0|MULU_tmp[12]                                                                                                                 ; BY               ;                       ;
; emsx_top:U92|T80a:u_z80|T80:u0|MULU_Prod32[26]                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|T80a:u_z80|T80:u0|MULU_Prod32[26]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; emsx_top:U92|T80a:u_z80|T80:u0|MULU_Prod32[26]~SCLR_LUT                                                                                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                             ;                  ;                       ;
; emsx_top:U92|T80a:u_z80|T80:u0|MULU_Prod32[27]                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|T80a:u_z80|T80:u0|MULU_tmp[12]                                                                                                                 ; BY               ;                       ;
; emsx_top:U92|T80a:u_z80|T80:u0|MULU_Prod32[27]                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|T80a:u_z80|T80:u0|MULU_Prod32[27]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; emsx_top:U92|T80a:u_z80|T80:u0|MULU_Prod32[27]~SCLR_LUT                                                                                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                             ;                  ;                       ;
; emsx_top:U92|T80a:u_z80|T80:u0|MULU_Prod32[28]                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|T80a:u_z80|T80:u0|MULU_tmp[12]                                                                                                                 ; BY               ;                       ;
; emsx_top:U92|T80a:u_z80|T80:u0|MULU_Prod32[28]                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|T80a:u_z80|T80:u0|MULU_Prod32[28]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; emsx_top:U92|T80a:u_z80|T80:u0|MULU_Prod32[28]~SCLR_LUT                                                                                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                             ;                  ;                       ;
; emsx_top:U92|T80a:u_z80|T80:u0|MULU_Prod32[29]                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|T80a:u_z80|T80:u0|MULU_tmp[12]                                                                                                                 ; BY               ;                       ;
; emsx_top:U92|T80a:u_z80|T80:u0|MULU_Prod32[29]                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|T80a:u_z80|T80:u0|MULU_Prod32[29]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; emsx_top:U92|T80a:u_z80|T80:u0|MULU_Prod32[29]~SCLR_LUT                                                                                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                             ;                  ;                       ;
; emsx_top:U92|T80a:u_z80|T80:u0|MULU_Prod32[30]                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|T80a:u_z80|T80:u0|MULU_tmp[12]                                                                                                                 ; BY               ;                       ;
; emsx_top:U92|T80a:u_z80|T80:u0|MULU_Prod32[30]                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|T80a:u_z80|T80:u0|MULU_Prod32[30]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; emsx_top:U92|T80a:u_z80|T80:u0|MULU_Prod32[30]~SCLR_LUT                                                                                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                             ;                  ;                       ;
; emsx_top:U92|T80a:u_z80|T80:u0|MULU_Prod32[31]                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|T80a:u_z80|T80:u0|MULU_tmp[12]                                                                                                                 ; BY               ;                       ;
; emsx_top:U92|T80a:u_z80|T80:u0|MULU_Prod32[31]                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|T80a:u_z80|T80:u0|MULU_Prod32[31]~_Duplicate_1                                                                                                 ; Q                ;                       ;
; emsx_top:U92|T80a:u_z80|T80:u0|MULU_Prod32[31]~SCLR_LUT                                                                                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                             ;                  ;                       ;
; emsx_top:U92|T800a:u_r800|T800:u0|MULU_Prod32[0]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|T800a:u_r800|T800:u0|MULU_tmp[12]                                                                                                              ; AX               ;                       ;
; emsx_top:U92|T800a:u_r800|T800:u0|MULU_Prod32[1]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|T800a:u_r800|T800:u0|MULU_tmp[12]                                                                                                              ; AX               ;                       ;
; emsx_top:U92|T800a:u_r800|T800:u0|MULU_Prod32[2]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|T800a:u_r800|T800:u0|MULU_tmp[12]                                                                                                              ; AX               ;                       ;
; emsx_top:U92|T800a:u_r800|T800:u0|MULU_Prod32[3]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|T800a:u_r800|T800:u0|MULU_tmp[12]                                                                                                              ; AX               ;                       ;
; emsx_top:U92|T800a:u_r800|T800:u0|MULU_Prod32[16]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|T800a:u_r800|T800:u0|MULU_tmp[12]                                                                                                              ; BY               ;                       ;
; emsx_top:U92|T800a:u_r800|T800:u0|MULU_Prod32[16]                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|T800a:u_r800|T800:u0|MULU_Prod32[16]~_Duplicate_1                                                                                              ; Q                ;                       ;
; emsx_top:U92|T800a:u_r800|T800:u0|MULU_Prod32[16]~SCLR_LUT                                                                                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                             ;                  ;                       ;
; emsx_top:U92|T800a:u_r800|T800:u0|MULU_Prod32[17]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|T800a:u_r800|T800:u0|MULU_tmp[12]                                                                                                              ; BY               ;                       ;
; emsx_top:U92|T800a:u_r800|T800:u0|MULU_Prod32[17]                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|T800a:u_r800|T800:u0|MULU_Prod32[17]~_Duplicate_1                                                                                              ; Q                ;                       ;
; emsx_top:U92|T800a:u_r800|T800:u0|MULU_Prod32[17]~SCLR_LUT                                                                                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                             ;                  ;                       ;
; emsx_top:U92|T800a:u_r800|T800:u0|MULU_Prod32[18]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|T800a:u_r800|T800:u0|MULU_tmp[12]                                                                                                              ; BY               ;                       ;
; emsx_top:U92|T800a:u_r800|T800:u0|MULU_Prod32[18]                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|T800a:u_r800|T800:u0|MULU_Prod32[18]~_Duplicate_1                                                                                              ; Q                ;                       ;
; emsx_top:U92|T800a:u_r800|T800:u0|MULU_Prod32[18]~SCLR_LUT                                                                                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                             ;                  ;                       ;
; emsx_top:U92|T800a:u_r800|T800:u0|MULU_Prod32[19]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|T800a:u_r800|T800:u0|MULU_tmp[12]                                                                                                              ; BY               ;                       ;
; emsx_top:U92|T800a:u_r800|T800:u0|MULU_Prod32[19]                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|T800a:u_r800|T800:u0|MULU_Prod32[19]~_Duplicate_1                                                                                              ; Q                ;                       ;
; emsx_top:U92|T800a:u_r800|T800:u0|MULU_Prod32[19]~SCLR_LUT                                                                                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                             ;                  ;                       ;
; emsx_top:U92|T800a:u_r800|T800:u0|MULU_Prod32[20]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|T800a:u_r800|T800:u0|MULU_tmp[12]                                                                                                              ; BY               ;                       ;
; emsx_top:U92|T800a:u_r800|T800:u0|MULU_Prod32[20]                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|T800a:u_r800|T800:u0|MULU_Prod32[20]~_Duplicate_1                                                                                              ; Q                ;                       ;
; emsx_top:U92|T800a:u_r800|T800:u0|MULU_Prod32[20]~SCLR_LUT                                                                                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                             ;                  ;                       ;
; emsx_top:U92|T800a:u_r800|T800:u0|MULU_Prod32[21]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|T800a:u_r800|T800:u0|MULU_tmp[12]                                                                                                              ; BY               ;                       ;
; emsx_top:U92|T800a:u_r800|T800:u0|MULU_Prod32[21]                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|T800a:u_r800|T800:u0|MULU_Prod32[21]~_Duplicate_1                                                                                              ; Q                ;                       ;
; emsx_top:U92|T800a:u_r800|T800:u0|MULU_Prod32[21]~SCLR_LUT                                                                                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                             ;                  ;                       ;
; emsx_top:U92|T800a:u_r800|T800:u0|MULU_Prod32[22]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|T800a:u_r800|T800:u0|MULU_tmp[12]                                                                                                              ; BY               ;                       ;
; emsx_top:U92|T800a:u_r800|T800:u0|MULU_Prod32[22]                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|T800a:u_r800|T800:u0|MULU_Prod32[22]~_Duplicate_1                                                                                              ; Q                ;                       ;
; emsx_top:U92|T800a:u_r800|T800:u0|MULU_Prod32[22]~SCLR_LUT                                                                                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                             ;                  ;                       ;
; emsx_top:U92|T800a:u_r800|T800:u0|MULU_Prod32[23]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|T800a:u_r800|T800:u0|MULU_tmp[12]                                                                                                              ; BY               ;                       ;
; emsx_top:U92|T800a:u_r800|T800:u0|MULU_Prod32[23]                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|T800a:u_r800|T800:u0|MULU_Prod32[23]~_Duplicate_1                                                                                              ; Q                ;                       ;
; emsx_top:U92|T800a:u_r800|T800:u0|MULU_Prod32[23]~SCLR_LUT                                                                                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                             ;                  ;                       ;
; emsx_top:U92|T800a:u_r800|T800:u0|MULU_Prod32[24]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|T800a:u_r800|T800:u0|MULU_tmp[12]                                                                                                              ; BY               ;                       ;
; emsx_top:U92|T800a:u_r800|T800:u0|MULU_Prod32[24]                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|T800a:u_r800|T800:u0|MULU_Prod32[24]~_Duplicate_1                                                                                              ; Q                ;                       ;
; emsx_top:U92|T800a:u_r800|T800:u0|MULU_Prod32[24]~SCLR_LUT                                                                                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                             ;                  ;                       ;
; emsx_top:U92|T800a:u_r800|T800:u0|MULU_Prod32[25]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|T800a:u_r800|T800:u0|MULU_tmp[12]                                                                                                              ; BY               ;                       ;
; emsx_top:U92|T800a:u_r800|T800:u0|MULU_Prod32[25]                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|T800a:u_r800|T800:u0|MULU_Prod32[25]~_Duplicate_1                                                                                              ; Q                ;                       ;
; emsx_top:U92|T800a:u_r800|T800:u0|MULU_Prod32[25]~SCLR_LUT                                                                                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                             ;                  ;                       ;
; emsx_top:U92|T800a:u_r800|T800:u0|MULU_Prod32[26]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|T800a:u_r800|T800:u0|MULU_tmp[12]                                                                                                              ; BY               ;                       ;
; emsx_top:U92|T800a:u_r800|T800:u0|MULU_Prod32[26]                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|T800a:u_r800|T800:u0|MULU_Prod32[26]~_Duplicate_1                                                                                              ; Q                ;                       ;
; emsx_top:U92|T800a:u_r800|T800:u0|MULU_Prod32[26]~SCLR_LUT                                                                                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                             ;                  ;                       ;
; emsx_top:U92|T800a:u_r800|T800:u0|MULU_Prod32[27]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|T800a:u_r800|T800:u0|MULU_tmp[12]                                                                                                              ; BY               ;                       ;
; emsx_top:U92|T800a:u_r800|T800:u0|MULU_Prod32[27]                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|T800a:u_r800|T800:u0|MULU_Prod32[27]~_Duplicate_1                                                                                              ; Q                ;                       ;
; emsx_top:U92|T800a:u_r800|T800:u0|MULU_Prod32[27]~SCLR_LUT                                                                                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                             ;                  ;                       ;
; emsx_top:U92|T800a:u_r800|T800:u0|MULU_Prod32[28]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|T800a:u_r800|T800:u0|MULU_tmp[12]                                                                                                              ; BY               ;                       ;
; emsx_top:U92|T800a:u_r800|T800:u0|MULU_Prod32[28]                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|T800a:u_r800|T800:u0|MULU_Prod32[28]~_Duplicate_1                                                                                              ; Q                ;                       ;
; emsx_top:U92|T800a:u_r800|T800:u0|MULU_Prod32[28]~SCLR_LUT                                                                                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                             ;                  ;                       ;
; emsx_top:U92|T800a:u_r800|T800:u0|MULU_Prod32[29]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|T800a:u_r800|T800:u0|MULU_tmp[12]                                                                                                              ; BY               ;                       ;
; emsx_top:U92|T800a:u_r800|T800:u0|MULU_Prod32[29]                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|T800a:u_r800|T800:u0|MULU_Prod32[29]~_Duplicate_1                                                                                              ; Q                ;                       ;
; emsx_top:U92|T800a:u_r800|T800:u0|MULU_Prod32[29]~SCLR_LUT                                                                                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                             ;                  ;                       ;
; emsx_top:U92|T800a:u_r800|T800:u0|MULU_Prod32[30]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|T800a:u_r800|T800:u0|MULU_tmp[12]                                                                                                              ; BY               ;                       ;
; emsx_top:U92|T800a:u_r800|T800:u0|MULU_Prod32[30]                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|T800a:u_r800|T800:u0|MULU_Prod32[30]~_Duplicate_1                                                                                              ; Q                ;                       ;
; emsx_top:U92|T800a:u_r800|T800:u0|MULU_Prod32[30]~SCLR_LUT                                                                                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                             ;                  ;                       ;
; emsx_top:U92|T800a:u_r800|T800:u0|MULU_Prod32[31]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|T800a:u_r800|T800:u0|MULU_tmp[12]                                                                                                              ; BY               ;                       ;
; emsx_top:U92|T800a:u_r800|T800:u0|MULU_Prod32[31]                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|T800a:u_r800|T800:u0|MULU_Prod32[31]~_Duplicate_1                                                                                              ; Q                ;                       ;
; emsx_top:U92|T800a:u_r800|T800:u0|MULU_Prod32[31]~SCLR_LUT                                                                                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                             ;                  ;                       ;
; emsx_top:U92|VENCODE:u_video_encoder|FF_IVIDEOB[0]                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|VENCODE:u_video_encoder|Mult3~8                                                                                                                ; AY               ;                       ;
; emsx_top:U92|VENCODE:u_video_encoder|FF_IVIDEOB[0]                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|VENCODE:u_video_encoder|FF_IVIDEOB[0]~_Duplicate_1                                                                                             ; Q                ;                       ;
; emsx_top:U92|VENCODE:u_video_encoder|FF_IVIDEOB[1]                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|VENCODE:u_video_encoder|Mult3~8                                                                                                                ; AY               ;                       ;
; emsx_top:U92|VENCODE:u_video_encoder|FF_IVIDEOB[1]                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|VENCODE:u_video_encoder|FF_IVIDEOB[1]~_Duplicate_1                                                                                             ; Q                ;                       ;
; emsx_top:U92|VENCODE:u_video_encoder|FF_IVIDEOB[2]                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|VENCODE:u_video_encoder|Mult3~8                                                                                                                ; AY               ;                       ;
; emsx_top:U92|VENCODE:u_video_encoder|FF_IVIDEOB[2]                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|VENCODE:u_video_encoder|FF_IVIDEOB[2]~_Duplicate_1                                                                                             ; Q                ;                       ;
; emsx_top:U92|VENCODE:u_video_encoder|FF_IVIDEOB[3]                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|VENCODE:u_video_encoder|Mult3~8                                                                                                                ; AY               ;                       ;
; emsx_top:U92|VENCODE:u_video_encoder|FF_IVIDEOB[3]                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|VENCODE:u_video_encoder|FF_IVIDEOB[3]~_Duplicate_1                                                                                             ; Q                ;                       ;
; emsx_top:U92|VENCODE:u_video_encoder|FF_IVIDEOB[4]                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|VENCODE:u_video_encoder|Mult3~8                                                                                                                ; AY               ;                       ;
; emsx_top:U92|VENCODE:u_video_encoder|FF_IVIDEOB[4]                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|VENCODE:u_video_encoder|FF_IVIDEOB[4]~_Duplicate_1                                                                                             ; Q                ;                       ;
; emsx_top:U92|VENCODE:u_video_encoder|FF_IVIDEOB[5]                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|VENCODE:u_video_encoder|Mult3~8                                                                                                                ; AY               ;                       ;
; emsx_top:U92|VENCODE:u_video_encoder|FF_IVIDEOB[5]                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|VENCODE:u_video_encoder|FF_IVIDEOB[5]~_Duplicate_1                                                                                             ; Q                ;                       ;
; emsx_top:U92|VENCODE:u_video_encoder|FF_IVIDEOG[0]                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|VENCODE:u_video_encoder|Mult2~8                                                                                                                ; AX               ;                       ;
; emsx_top:U92|VENCODE:u_video_encoder|FF_IVIDEOG[0]                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|VENCODE:u_video_encoder|FF_IVIDEOG[0]~_Duplicate_1                                                                                             ; Q                ;                       ;
; emsx_top:U92|VENCODE:u_video_encoder|FF_IVIDEOG[0]~_Duplicate_1                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|VENCODE:u_video_encoder|Mult0~8                                                                                                                ; AY               ;                       ;
; emsx_top:U92|VENCODE:u_video_encoder|FF_IVIDEOG[0]~_Duplicate_1                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|VENCODE:u_video_encoder|FF_IVIDEOG[0]~_Duplicate_2                                                                                             ; Q                ;                       ;
; emsx_top:U92|VENCODE:u_video_encoder|FF_IVIDEOG[1]                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|VENCODE:u_video_encoder|Mult2~8                                                                                                                ; AX               ;                       ;
; emsx_top:U92|VENCODE:u_video_encoder|FF_IVIDEOG[1]                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|VENCODE:u_video_encoder|FF_IVIDEOG[1]~_Duplicate_1                                                                                             ; Q                ;                       ;
; emsx_top:U92|VENCODE:u_video_encoder|FF_IVIDEOG[1]~_Duplicate_1                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|VENCODE:u_video_encoder|Mult0~8                                                                                                                ; AY               ;                       ;
; emsx_top:U92|VENCODE:u_video_encoder|FF_IVIDEOG[1]~_Duplicate_1                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|VENCODE:u_video_encoder|FF_IVIDEOG[1]~_Duplicate_2                                                                                             ; Q                ;                       ;
; emsx_top:U92|VENCODE:u_video_encoder|FF_IVIDEOG[2]                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|VENCODE:u_video_encoder|Mult2~8                                                                                                                ; AX               ;                       ;
; emsx_top:U92|VENCODE:u_video_encoder|FF_IVIDEOG[2]                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|VENCODE:u_video_encoder|FF_IVIDEOG[2]~_Duplicate_1                                                                                             ; Q                ;                       ;
; emsx_top:U92|VENCODE:u_video_encoder|FF_IVIDEOG[2]~_Duplicate_1                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|VENCODE:u_video_encoder|Mult0~8                                                                                                                ; AY               ;                       ;
; emsx_top:U92|VENCODE:u_video_encoder|FF_IVIDEOG[2]~_Duplicate_1                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|VENCODE:u_video_encoder|FF_IVIDEOG[2]~_Duplicate_2                                                                                             ; Q                ;                       ;
; emsx_top:U92|VENCODE:u_video_encoder|FF_IVIDEOG[3]                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|VENCODE:u_video_encoder|Mult2~8                                                                                                                ; AX               ;                       ;
; emsx_top:U92|VENCODE:u_video_encoder|FF_IVIDEOG[3]                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|VENCODE:u_video_encoder|FF_IVIDEOG[3]~_Duplicate_1                                                                                             ; Q                ;                       ;
; emsx_top:U92|VENCODE:u_video_encoder|FF_IVIDEOG[3]~_Duplicate_1                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|VENCODE:u_video_encoder|Mult0~8                                                                                                                ; AY               ;                       ;
; emsx_top:U92|VENCODE:u_video_encoder|FF_IVIDEOG[3]~_Duplicate_1                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|VENCODE:u_video_encoder|FF_IVIDEOG[3]~_Duplicate_2                                                                                             ; Q                ;                       ;
; emsx_top:U92|VENCODE:u_video_encoder|FF_IVIDEOG[4]                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|VENCODE:u_video_encoder|Mult2~8                                                                                                                ; AX               ;                       ;
; emsx_top:U92|VENCODE:u_video_encoder|FF_IVIDEOG[4]                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|VENCODE:u_video_encoder|FF_IVIDEOG[4]~_Duplicate_1                                                                                             ; Q                ;                       ;
; emsx_top:U92|VENCODE:u_video_encoder|FF_IVIDEOG[4]~_Duplicate_1                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|VENCODE:u_video_encoder|Mult0~8                                                                                                                ; AY               ;                       ;
; emsx_top:U92|VENCODE:u_video_encoder|FF_IVIDEOG[4]~_Duplicate_1                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|VENCODE:u_video_encoder|FF_IVIDEOG[4]~_Duplicate_2                                                                                             ; Q                ;                       ;
; emsx_top:U92|VENCODE:u_video_encoder|FF_IVIDEOG[5]                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|VENCODE:u_video_encoder|Mult2~8                                                                                                                ; AX               ;                       ;
; emsx_top:U92|VENCODE:u_video_encoder|FF_IVIDEOG[5]                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|VENCODE:u_video_encoder|FF_IVIDEOG[5]~_Duplicate_1                                                                                             ; Q                ;                       ;
; emsx_top:U92|VENCODE:u_video_encoder|FF_IVIDEOG[5]~_Duplicate_1                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|VENCODE:u_video_encoder|Mult0~8                                                                                                                ; AY               ;                       ;
; emsx_top:U92|VENCODE:u_video_encoder|FF_IVIDEOG[5]~_Duplicate_1                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|VENCODE:u_video_encoder|FF_IVIDEOG[5]~_Duplicate_2                                                                                             ; Q                ;                       ;
; emsx_top:U92|VENCODE:u_video_encoder|FF_IVIDEOR[0]                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|VENCODE:u_video_encoder|Mult1~8                                                                                                                ; AY               ;                       ;
; emsx_top:U92|VENCODE:u_video_encoder|FF_IVIDEOR[0]                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|VENCODE:u_video_encoder|FF_IVIDEOR[0]~_Duplicate_1                                                                                             ; Q                ;                       ;
; emsx_top:U92|VENCODE:u_video_encoder|FF_IVIDEOR[1]                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|VENCODE:u_video_encoder|Mult1~8                                                                                                                ; AY               ;                       ;
; emsx_top:U92|VENCODE:u_video_encoder|FF_IVIDEOR[1]                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|VENCODE:u_video_encoder|FF_IVIDEOR[1]~_Duplicate_1                                                                                             ; Q                ;                       ;
; emsx_top:U92|VENCODE:u_video_encoder|FF_IVIDEOR[2]                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|VENCODE:u_video_encoder|Mult1~8                                                                                                                ; AY               ;                       ;
; emsx_top:U92|VENCODE:u_video_encoder|FF_IVIDEOR[2]                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|VENCODE:u_video_encoder|FF_IVIDEOR[2]~_Duplicate_1                                                                                             ; Q                ;                       ;
; emsx_top:U92|VENCODE:u_video_encoder|FF_IVIDEOR[3]                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|VENCODE:u_video_encoder|Mult1~8                                                                                                                ; AY               ;                       ;
; emsx_top:U92|VENCODE:u_video_encoder|FF_IVIDEOR[3]                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|VENCODE:u_video_encoder|FF_IVIDEOR[3]~_Duplicate_1                                                                                             ; Q                ;                       ;
; emsx_top:U92|VENCODE:u_video_encoder|FF_IVIDEOR[4]                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|VENCODE:u_video_encoder|Mult1~8                                                                                                                ; AY               ;                       ;
; emsx_top:U92|VENCODE:u_video_encoder|FF_IVIDEOR[4]                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|VENCODE:u_video_encoder|FF_IVIDEOR[4]~_Duplicate_1                                                                                             ; Q                ;                       ;
; emsx_top:U92|VENCODE:u_video_encoder|FF_IVIDEOR[5]                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|VENCODE:u_video_encoder|Mult1~8                                                                                                                ; AY               ;                       ;
; emsx_top:U92|VENCODE:u_video_encoder|FF_IVIDEOR[5]                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|VENCODE:u_video_encoder|FF_IVIDEOR[5]~_Duplicate_1                                                                                             ; Q                ;                       ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|Operator:op|SineTable:u_sine_table|ff_weight[0]                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|eseopll:u_eseopll|opll:U1|Operator:op|SineTable:u_sine_table|interpolate_mul:u_interpolate_mul|Mult0~8                                         ; AX               ;                       ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|Operator:op|SineTable:u_sine_table|ff_weight[1]                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|eseopll:u_eseopll|opll:U1|Operator:op|SineTable:u_sine_table|interpolate_mul:u_interpolate_mul|Mult0~8                                         ; AX               ;                       ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|Operator:op|SineTable:u_sine_table|ff_weight[2]                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|eseopll:u_eseopll|opll:U1|Operator:op|SineTable:u_sine_table|interpolate_mul:u_interpolate_mul|Mult0~8                                         ; AX               ;                       ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|Operator:op|SineTable:u_sine_table|ff_weight[3]                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|eseopll:u_eseopll|opll:U1|Operator:op|SineTable:u_sine_table|interpolate_mul:u_interpolate_mul|Mult0~8                                         ; AX               ;                       ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|Operator:op|SineTable:u_sine_table|ff_weight[4]                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|eseopll:u_eseopll|opll:U1|Operator:op|SineTable:u_sine_table|interpolate_mul:u_interpolate_mul|Mult0~8                                         ; AX               ;                       ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|Operator:op|SineTable:u_sine_table|ff_weight[5]                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|eseopll:u_eseopll|opll:U1|Operator:op|SineTable:u_sine_table|interpolate_mul:u_interpolate_mul|Mult0~8                                         ; AX               ;                       ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|Operator:op|SineTable:u_sine_table|ff_weight[6]                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|eseopll:u_eseopll|opll:U1|Operator:op|SineTable:u_sine_table|interpolate_mul:u_interpolate_mul|Mult0~8                                         ; AX               ;                       ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|Operator:op|SineTable:u_sine_table|ff_weight[7]                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|eseopll:u_eseopll|opll:U1|Operator:op|SineTable:u_sine_table|interpolate_mul:u_interpolate_mul|Mult0~8                                         ; AX               ;                       ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|Operator:op|SineTable:u_sine_table|ff_weight[8]                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|eseopll:u_eseopll|opll:U1|Operator:op|SineTable:u_sine_table|interpolate_mul:u_interpolate_mul|Mult0~8                                         ; AX               ;                       ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|OutputGenerator:og|LinearTable:Ltbl|ff_weight[0]                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|eseopll:u_eseopll|opll:U1|OutputGenerator:og|LinearTable:Ltbl|linear_table_mul:u_linear_table_mul|Mult0~8                                      ; AX               ;                       ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|OutputGenerator:og|LinearTable:Ltbl|ff_weight[1]                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|eseopll:u_eseopll|opll:U1|OutputGenerator:og|LinearTable:Ltbl|linear_table_mul:u_linear_table_mul|Mult0~8                                      ; AX               ;                       ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|OutputGenerator:og|LinearTable:Ltbl|ff_weight[2]                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|eseopll:u_eseopll|opll:U1|OutputGenerator:og|LinearTable:Ltbl|linear_table_mul:u_linear_table_mul|Mult0~8                                      ; AX               ;                       ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|OutputGenerator:og|LinearTable:Ltbl|ff_weight[3]                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|eseopll:u_eseopll|opll:U1|OutputGenerator:og|LinearTable:Ltbl|linear_table_mul:u_linear_table_mul|Mult0~8                                      ; AX               ;                       ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|OutputGenerator:og|LinearTable:Ltbl|ff_weight[4]                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|eseopll:u_eseopll|opll:U1|OutputGenerator:og|LinearTable:Ltbl|linear_table_mul:u_linear_table_mul|Mult0~8                                      ; AX               ;                       ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|OutputGenerator:og|LinearTable:Ltbl|ff_weight[5]                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|eseopll:u_eseopll|opll:U1|OutputGenerator:og|LinearTable:Ltbl|linear_table_mul:u_linear_table_mul|Mult0~8                                      ; AX               ;                       ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|controller:ct|fnum[0]                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|eseopll:u_eseopll|opll:U1|PhaseGenerator:pg|Mult0~8                                                                                            ; AX               ;                       ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|controller:ct|fnum[1]                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|eseopll:u_eseopll|opll:U1|PhaseGenerator:pg|Mult0~8                                                                                            ; AX               ;                       ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|controller:ct|fnum[2]                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|eseopll:u_eseopll|opll:U1|PhaseGenerator:pg|Mult0~8                                                                                            ; AX               ;                       ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|controller:ct|fnum[3]                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|eseopll:u_eseopll|opll:U1|PhaseGenerator:pg|Mult0~8                                                                                            ; AX               ;                       ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|controller:ct|fnum[4]                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|eseopll:u_eseopll|opll:U1|PhaseGenerator:pg|Mult0~8                                                                                            ; AX               ;                       ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|controller:ct|fnum[5]                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|eseopll:u_eseopll|opll:U1|PhaseGenerator:pg|Mult0~8                                                                                            ; AX               ;                       ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|controller:ct|fnum[6]                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|eseopll:u_eseopll|opll:U1|PhaseGenerator:pg|Mult0~8                                                                                            ; AX               ;                       ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|controller:ct|fnum[7]                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|eseopll:u_eseopll|opll:U1|PhaseGenerator:pg|Mult0~8                                                                                            ; AX               ;                       ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|controller:ct|fnum[8]                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|eseopll:u_eseopll|opll:U1|PhaseGenerator:pg|Mult0~8                                                                                            ; AX               ;                       ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|ff_w[0]                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|attack_table_mul:u_attack_table_mul|Mult0~8                          ; AX               ;                       ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|ff_w[1]                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|attack_table_mul:u_attack_table_mul|Mult0~8                          ; AX               ;                       ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|ff_w[2]                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|attack_table_mul:u_attack_table_mul|Mult0~8                          ; AX               ;                       ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|ff_w[3]                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|attack_table_mul:u_attack_table_mul|Mult0~8                          ; AX               ;                       ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|ff_w[4]                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|attack_table_mul:u_attack_table_mul|Mult0~8                          ; AX               ;                       ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|ff_w[5]                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|attack_table_mul:u_attack_table_mul|Mult0~8                          ; AX               ;                       ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|ff_w[6]                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|attack_table_mul:u_attack_table_mul|Mult0~8                          ; AX               ;                       ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|ff_w[7]                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|attack_table_mul:u_attack_table_mul|Mult0~8                          ; AX               ;                       ;
; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|ff_sum[0]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|Mult0~mac                                                                                                           ; BY               ;                       ;
; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|ff_sum[0]~SCLR_LUT                                                                                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                             ;                  ;                       ;
; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|ff_sum[1]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|Mult0~mac                                                                                                           ; BY               ;                       ;
; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|ff_sum[1]~SCLR_LUT                                                                                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                             ;                  ;                       ;
; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|ff_sum[2]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|Mult0~mac                                                                                                           ; BY               ;                       ;
; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|ff_sum[2]~SCLR_LUT                                                                                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                             ;                  ;                       ;
; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|ff_sum[3]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|Mult0~mac                                                                                                           ; BY               ;                       ;
; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|ff_sum[3]~SCLR_LUT                                                                                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                             ;                  ;                       ;
; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|ff_sum[4]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|Mult0~mac                                                                                                           ; BY               ;                       ;
; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|ff_sum[4]~SCLR_LUT                                                                                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                             ;                  ;                       ;
; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|ff_sum[5]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|Mult0~mac                                                                                                           ; BY               ;                       ;
; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|ff_sum[5]~SCLR_LUT                                                                                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                             ;                  ;                       ;
; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|ff_sum[6]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|Mult0~mac                                                                                                           ; BY               ;                       ;
; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|ff_sum[6]~SCLR_LUT                                                                                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                             ;                  ;                       ;
; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|ff_sum[7]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|Mult0~mac                                                                                                           ; BY               ;                       ;
; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|ff_sum[7]~SCLR_LUT                                                                                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                             ;                  ;                       ;
; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|ff_sum[8]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|Mult0~mac                                                                                                           ; BY               ;                       ;
; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|ff_sum[8]                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|ff_sum[8]~_Duplicate_1                                                                                              ; Q                ;                       ;
; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|ff_sum[8]~SCLR_LUT                                                                                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                             ;                  ;                       ;
; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|ff_sum[9]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|Mult0~mac                                                                                                           ; BY               ;                       ;
; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|ff_sum[9]                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|ff_sum[9]~_Duplicate_1                                                                                              ; Q                ;                       ;
; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|ff_sum[9]~SCLR_LUT                                                                                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                             ;                  ;                       ;
; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|ff_sum[10]                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|Mult0~mac                                                                                                           ; BY               ;                       ;
; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|ff_sum[10]                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|ff_sum[10]~_Duplicate_1                                                                                             ; Q                ;                       ;
; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|ff_sum[10]~SCLR_LUT                                                                                       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                             ;                  ;                       ;
; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|ff_sum[11]                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|Mult0~mac                                                                                                           ; BY               ;                       ;
; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|ff_sum[11]                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|ff_sum[11]~_Duplicate_1                                                                                             ; Q                ;                       ;
; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|ff_sum[11]~SCLR_LUT                                                                                       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                             ;                  ;                       ;
; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|ff_sum[12]                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|Mult0~mac                                                                                                           ; BY               ;                       ;
; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|ff_sum[12]                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|ff_sum[12]~_Duplicate_1                                                                                             ; Q                ;                       ;
; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|ff_sum[12]~SCLR_LUT                                                                                       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                             ;                  ;                       ;
; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|ff_sum[13]                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|Mult0~mac                                                                                                           ; BY               ;                       ;
; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|ff_sum[13]                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|ff_sum[13]~_Duplicate_1                                                                                             ; Q                ;                       ;
; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|ff_sum[13]~SCLR_LUT                                                                                       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                             ;                  ;                       ;
; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|ff_sum[14]                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|Mult0~mac                                                                                                           ; BY               ;                       ;
; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|ff_sum[14]                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|ff_sum[14]~_Duplicate_1                                                                                             ; Q                ;                       ;
; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|ff_sum[14]~SCLR_LUT                                                                                       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                             ;                  ;                       ;
; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|ff_sum[15]                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|Mult0~mac                                                                                                           ; BY               ;                       ;
; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|ff_sum[15]                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|ff_sum[15]~_Duplicate_1                                                                                             ; Q                ;                       ;
; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|ff_sum[15]~SCLR_LUT                                                                                       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                             ;                  ;                       ;
; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|ff_sum[16]                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|Mult0~mac                                                                                                           ; BY               ;                       ;
; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|ff_sum[16]                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|ff_sum[16]~_Duplicate_1                                                                                             ; Q                ;                       ;
; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|ff_sum[16]~SCLR_LUT                                                                                       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                             ;                  ;                       ;
; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|ff_sum[17]                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|Mult0~mac                                                                                                           ; BY               ;                       ;
; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|ff_sum[17]                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|ff_sum[17]~_Duplicate_1                                                                                             ; Q                ;                       ;
; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|ff_sum[17]~SCLR_LUT                                                                                       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                             ;                  ;                       ;
; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|ff_sum[18]                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|Mult0~mac                                                                                                           ; BX               ;                       ;
; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|ff_sum[18]                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|ff_sum[18]~_Duplicate_1                                                                                             ; Q                ;                       ;
; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|ff_sum[18]~SCLR_LUT                                                                                       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                             ;                  ;                       ;
; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|ff_sum[19]                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|Mult0~mac                                                                                                           ; BX               ;                       ;
; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|ff_sum[19]                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|ff_sum[19]~_Duplicate_1                                                                                             ; Q                ;                       ;
; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|ff_sum[19]~SCLR_LUT                                                                                       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                             ;                  ;                       ;
; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|ff_sum[20]                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|Mult0~mac                                                                                                           ; BX               ;                       ;
; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|ff_sum[20]                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|ff_sum[20]~_Duplicate_1                                                                                             ; Q                ;                       ;
; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|ff_sum[20]~SCLR_LUT                                                                                       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                             ;                  ;                       ;
; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|ff_sum[21]                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|Mult0~mac                                                                                                           ; BX               ;                       ;
; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|ff_sum[21]                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|ff_sum[21]~_Duplicate_1                                                                                             ; Q                ;                       ;
; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|ff_sum[21]~SCLR_LUT                                                                                       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                             ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|ram_rdata_lo[0]                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|mul1[0]                                                                                                ; AY               ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|ram_rdata_lo[0]                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|ram_rdata_lo[0]~_Duplicate_1                                                                           ; Q                ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|ram_rdata_lo[1]                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|mul1[0]                                                                                                ; AY               ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|ram_rdata_lo[1]                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|ram_rdata_lo[1]~_Duplicate_1                                                                           ; Q                ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|ram_rdata_lo[2]                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|mul1[0]                                                                                                ; AY               ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|ram_rdata_lo[2]                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|ram_rdata_lo[2]~_Duplicate_1                                                                           ; Q                ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|ram_rdata_lo[3]                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|mul1[0]                                                                                                ; AY               ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|ram_rdata_lo[3]                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|ram_rdata_lo[3]~_Duplicate_1                                                                           ; Q                ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|ram_rdata_lo[4]                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|mul1[0]                                                                                                ; AY               ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|ram_rdata_lo[4]                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|ram_rdata_lo[4]~_Duplicate_1                                                                           ; Q                ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|ram_rdata_lo[5]                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|mul1[0]                                                                                                ; AY               ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|ram_rdata_lo[5]                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|ram_rdata_lo[5]~_Duplicate_1                                                                           ; Q                ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|ram_rdata_lo[6]                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|mul1[0]                                                                                                ; AY               ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|ram_rdata_lo[6]                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|ram_rdata_lo[6]~_Duplicate_1                                                                           ; Q                ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|ram_rdata_lo[7]                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|mul1[0]                                                                                                ; AY               ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|ram_rdata_lo[7]                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|ram_rdata_lo[7]~_Duplicate_1                                                                           ; Q                ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|ram_rdata_lo[8]                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|mul1[0]                                                                                                ; AY               ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|ram_rdata_lo[8]                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|ram_rdata_lo[8]~_Duplicate_1                                                                           ; Q                ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|ram_rdata_lo[9]                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|mul1[0]                                                                                                ; AY               ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|ram_rdata_lo[9]                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|ram_rdata_lo[9]~_Duplicate_1                                                                           ; Q                ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|ram_rdata_lo[10]                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|mul1[0]                                                                                                ; AY               ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|ram_rdata_lo[10]                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|ram_rdata_lo[10]~_Duplicate_1                                                                          ; Q                ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|ram_rdata_lo[11]                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|mul1[0]                                                                                                ; AY               ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|ram_rdata_lo[11]                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|ram_rdata_lo[11]~_Duplicate_1                                                                          ; Q                ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|ram_rdata_lo[12]                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|mul1[0]                                                                                                ; AY               ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|ram_rdata_lo[12]                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|ram_rdata_lo[12]~_Duplicate_1                                                                          ; Q                ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|ram_rdata_lo[13]                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|mul1[0]                                                                                                ; AY               ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|ram_rdata_lo[13]                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|ram_rdata_lo[13]~_Duplicate_1                                                                          ; Q                ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|ram_rdata_lo[14]                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|mul1[0]                                                                                                ; AY               ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|ram_rdata_lo[14]                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|ram_rdata_lo[14]~_Duplicate_1                                                                          ; Q                ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|ram_rdata_lo[15]                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|mul1[0]                                                                                                ; AY               ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|ram_rdata_lo[15]                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|ram_rdata_lo[15]~_Duplicate_1                                                                          ; Q                ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|tmp1[0]                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|mul1[0]                                                                                                ; AX               ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|tmp1[0]                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|tmp1[0]~_Duplicate_1                                                                                   ; Q                ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|tmp1[1]                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|mul1[0]                                                                                                ; AX               ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|tmp1[1]                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|tmp1[1]~_Duplicate_1                                                                                   ; Q                ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|tmp1[2]                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|mul1[0]                                                                                                ; AX               ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|tmp1[2]                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|tmp1[2]~_Duplicate_1                                                                                   ; Q                ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|tmp1[3]                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|mul1[0]                                                                                                ; AX               ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|tmp1[3]                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|tmp1[3]~_Duplicate_1                                                                                   ; Q                ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|tmp1[4]                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|mul1[0]                                                                                                ; AX               ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|tmp1[4]                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|tmp1[4]~_Duplicate_1                                                                                   ; Q                ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|tmp1[5]                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|mul1[0]                                                                                                ; AX               ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|tmp1[5]                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|tmp1[5]~_Duplicate_1                                                                                   ; Q                ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|tmp1[6]                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|mul1[0]                                                                                                ; AX               ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|tmp1[6]                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|tmp1[6]~_Duplicate_1                                                                                   ; Q                ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|tmp1[7]                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|mul1[0]                                                                                                ; AX               ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|tmp1[7]                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|tmp1[7]~_Duplicate_1                                                                                   ; Q                ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|tmp1[8]                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|mul1[0]                                                                                                ; AX               ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|tmp1[8]                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|tmp1[8]~_Duplicate_1                                                                                   ; Q                ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|tmp1[9]                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|mul1[0]                                                                                                ; AX               ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|tmp1[9]                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|tmp1[9]~_Duplicate_1                                                                                   ; Q                ;                       ;
; emsx_top:U92|sound_mixer:u_sound_mixer|ff_prescc[0]                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|sound_mixer:u_sound_mixer|scc_mix_mul:u_mul|Mult0~8                                                                                            ; AY               ;                       ;
; emsx_top:U92|sound_mixer:u_sound_mixer|ff_prescc[1]                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|sound_mixer:u_sound_mixer|scc_mix_mul:u_mul|Mult0~8                                                                                            ; AY               ;                       ;
; emsx_top:U92|sound_mixer:u_sound_mixer|ff_prescc[2]                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|sound_mixer:u_sound_mixer|scc_mix_mul:u_mul|Mult0~8                                                                                            ; AY               ;                       ;
; emsx_top:U92|sound_mixer:u_sound_mixer|ff_prescc[3]                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|sound_mixer:u_sound_mixer|scc_mix_mul:u_mul|Mult0~8                                                                                            ; AY               ;                       ;
; emsx_top:U92|sound_mixer:u_sound_mixer|ff_prescc[4]                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|sound_mixer:u_sound_mixer|scc_mix_mul:u_mul|Mult0~8                                                                                            ; AY               ;                       ;
; emsx_top:U92|sound_mixer:u_sound_mixer|ff_prescc[5]                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|sound_mixer:u_sound_mixer|scc_mix_mul:u_mul|Mult0~8                                                                                            ; AY               ;                       ;
; emsx_top:U92|sound_mixer:u_sound_mixer|ff_prescc[6]                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|sound_mixer:u_sound_mixer|scc_mix_mul:u_mul|Mult0~8                                                                                            ; AY               ;                       ;
; emsx_top:U92|sound_mixer:u_sound_mixer|ff_prescc[7]                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|sound_mixer:u_sound_mixer|scc_mix_mul:u_mul|Mult0~8                                                                                            ; AY               ;                       ;
; emsx_top:U92|sound_mixer:u_sound_mixer|ff_prescc[8]                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|sound_mixer:u_sound_mixer|scc_mix_mul:u_mul|Mult0~8                                                                                            ; AY               ;                       ;
; emsx_top:U92|sound_mixer:u_sound_mixer|ff_prescc[9]                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|sound_mixer:u_sound_mixer|scc_mix_mul:u_mul|Mult0~8                                                                                            ; AY               ;                       ;
; emsx_top:U92|sound_mixer:u_sound_mixer|ff_prescc[10]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|sound_mixer:u_sound_mixer|scc_mix_mul:u_mul|Mult0~8                                                                                            ; AY               ;                       ;
; emsx_top:U92|sound_mixer:u_sound_mixer|ff_prescc[11]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|sound_mixer:u_sound_mixer|scc_mix_mul:u_mul|Mult0~8                                                                                            ; AY               ;                       ;
; emsx_top:U92|sound_mixer:u_sound_mixer|ff_prescc[12]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|sound_mixer:u_sound_mixer|scc_mix_mul:u_mul|Mult0~8                                                                                            ; AY               ;                       ;
; emsx_top:U92|sound_mixer:u_sound_mixer|ff_prescc[13]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|sound_mixer:u_sound_mixer|scc_mix_mul:u_mul|Mult0~8                                                                                            ; AY               ;                       ;
; emsx_top:U92|sound_mixer:u_sound_mixer|ff_prescc[14]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|sound_mixer:u_sound_mixer|scc_mix_mul:u_mul|Mult0~8                                                                                            ; AY               ;                       ;
; emsx_top:U92|sound_mixer:u_sound_mixer|ff_prescc[15]                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|sound_mixer:u_sound_mixer|scc_mix_mul:u_mul|Mult0~8                                                                                            ; AY               ;                       ;
; emsx_top:U92|sound_mixer:u_sound_mixer|m_SccVol[0]                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|sound_mixer:u_sound_mixer|scc_mix_mul:u_mul|Mult0~8                                                                                            ; AX               ;                       ;
; emsx_top:U92|sound_mixer:u_sound_mixer|m_SccVol[1]                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|sound_mixer:u_sound_mixer|scc_mix_mul:u_mul|Mult0~8                                                                                            ; AX               ;                       ;
; emsx_top:U92|sound_mixer:u_sound_mixer|m_SccVol[2]                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; emsx_top:U92|sound_mixer:u_sound_mixer|scc_mix_mul:u_mul|Mult0~8                                                                                            ; AX               ;                       ;
; emsx_top:U92|LPF2:u_lpf2|FF_D1[2]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|LPF2:u_lpf2|FF_D1[2]~DUPLICATE                                                                                                                 ;                  ;                       ;
; emsx_top:U92|LPF2:u_lpf2|FF_D1[3]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|LPF2:u_lpf2|FF_D1[3]~DUPLICATE                                                                                                                 ;                  ;                       ;
; emsx_top:U92|MstrVol[0]                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|MstrVol[0]~DUPLICATE                                                                                                                           ;                  ;                       ;
; emsx_top:U92|MstrVol[2]                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|MstrVol[2]~DUPLICATE                                                                                                                           ;                  ;                       ;
; emsx_top:U92|OpllVol[2]                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|OpllVol[2]~DUPLICATE                                                                                                                           ;                  ;                       ;
; emsx_top:U92|PsgVol[0]                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|PsgVol[0]~DUPLICATE                                                                                                                            ;                  ;                       ;
; emsx_top:U92|RatioMode[0]                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|RatioMode[0]~DUPLICATE                                                                                                                         ;                  ;                       ;
; emsx_top:U92|SccVol[0]                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|SccVol[0]~DUPLICATE                                                                                                                            ;                  ;                       ;
; emsx_top:U92|SccVol[1]                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|SccVol[1]~DUPLICATE                                                                                                                            ;                  ;                       ;
; emsx_top:U92|T80a:u_z80|T80:u0|ACC[1]                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|T80a:u_z80|T80:u0|ACC[1]~DUPLICATE                                                                                                             ;                  ;                       ;
; emsx_top:U92|T80a:u_z80|T80:u0|ACC[4]                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|T80a:u_z80|T80:u0|ACC[4]~DUPLICATE                                                                                                             ;                  ;                       ;
; emsx_top:U92|T80a:u_z80|T80:u0|ACC[6]                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|T80a:u_z80|T80:u0|ACC[6]~DUPLICATE                                                                                                             ;                  ;                       ;
; emsx_top:U92|T80a:u_z80|T80:u0|ALU_Op_r[0]                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|T80a:u_z80|T80:u0|ALU_Op_r[0]~DUPLICATE                                                                                                        ;                  ;                       ;
; emsx_top:U92|T80a:u_z80|T80:u0|BusA[4]                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|T80a:u_z80|T80:u0|BusA[4]~DUPLICATE                                                                                                            ;                  ;                       ;
; emsx_top:U92|T80a:u_z80|T80:u0|BusA[6]                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|T80a:u_z80|T80:u0|BusA[6]~DUPLICATE                                                                                                            ;                  ;                       ;
; emsx_top:U92|T80a:u_z80|T80:u0|F[4]                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|T80a:u_z80|T80:u0|F[4]~DUPLICATE                                                                                                               ;                  ;                       ;
; emsx_top:U92|T80a:u_z80|T80:u0|I[0]                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|T80a:u_z80|T80:u0|I[0]~DUPLICATE                                                                                                               ;                  ;                       ;
; emsx_top:U92|T80a:u_z80|T80:u0|I[6]                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|T80a:u_z80|T80:u0|I[6]~DUPLICATE                                                                                                               ;                  ;                       ;
; emsx_top:U92|T80a:u_z80|T80:u0|MCycle[0]                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|T80a:u_z80|T80:u0|MCycle[0]~DUPLICATE                                                                                                          ;                  ;                       ;
; emsx_top:U92|T80a:u_z80|T80:u0|MULU_Prod32[10]                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|T80a:u_z80|T80:u0|MULU_Prod32[10]~DUPLICATE                                                                                                    ;                  ;                       ;
; emsx_top:U92|T80a:u_z80|T80:u0|MULU_Prod32[12]                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|T80a:u_z80|T80:u0|MULU_Prod32[12]~DUPLICATE                                                                                                    ;                  ;                       ;
; emsx_top:U92|T80a:u_z80|T80:u0|No_BTR                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|T80a:u_z80|T80:u0|No_BTR~DUPLICATE                                                                                                             ;                  ;                       ;
; emsx_top:U92|T80a:u_z80|T80:u0|PC[7]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|T80a:u_z80|T80:u0|PC[7]~DUPLICATE                                                                                                              ;                  ;                       ;
; emsx_top:U92|T80a:u_z80|T80:u0|PC[8]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|T80a:u_z80|T80:u0|PC[8]~DUPLICATE                                                                                                              ;                  ;                       ;
; emsx_top:U92|T80a:u_z80|T80:u0|Read_To_Reg_r[3]                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|T80a:u_z80|T80:u0|Read_To_Reg_r[3]~DUPLICATE                                                                                                   ;                  ;                       ;
; emsx_top:U92|T80a:u_z80|T80:u0|SP[8]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|T80a:u_z80|T80:u0|SP[8]~DUPLICATE                                                                                                              ;                  ;                       ;
; emsx_top:U92|T80a:u_z80|T80:u0|SP[13]                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|T80a:u_z80|T80:u0|SP[13]~DUPLICATE                                                                                                             ;                  ;                       ;
; emsx_top:U92|T80a:u_z80|T80:u0|T80_Reg:Regs|RegsH[2][5]                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|T80a:u_z80|T80:u0|T80_Reg:Regs|RegsH[2][5]~DUPLICATE                                                                                           ;                  ;                       ;
; emsx_top:U92|T80a:u_z80|T80:u0|T80_Reg:Regs|RegsH[7][1]                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|T80a:u_z80|T80:u0|T80_Reg:Regs|RegsH[7][1]~DUPLICATE                                                                                           ;                  ;                       ;
; emsx_top:U92|T80a:u_z80|T80:u0|T80_Reg:Regs|RegsL[4][1]                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|T80a:u_z80|T80:u0|T80_Reg:Regs|RegsL[4][1]~DUPLICATE                                                                                           ;                  ;                       ;
; emsx_top:U92|T80a:u_z80|T80:u0|T80_Reg:Regs|RegsL[5][4]                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|T80a:u_z80|T80:u0|T80_Reg:Regs|RegsL[5][4]~DUPLICATE                                                                                           ;                  ;                       ;
; emsx_top:U92|T80a:u_z80|T80:u0|T80_Reg:Regs|RegsL[6][1]                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|T80a:u_z80|T80:u0|T80_Reg:Regs|RegsL[6][1]~DUPLICATE                                                                                           ;                  ;                       ;
; emsx_top:U92|T80a:u_z80|T80:u0|T80_Reg:Regs|RegsL[7][1]                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|T80a:u_z80|T80:u0|T80_Reg:Regs|RegsL[7][1]~DUPLICATE                                                                                           ;                  ;                       ;
; emsx_top:U92|T80a:u_z80|T80:u0|TState[0]                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|T80a:u_z80|T80:u0|TState[0]~DUPLICATE                                                                                                          ;                  ;                       ;
; emsx_top:U92|T80a:u_z80|T80:u0|TState[2]                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|T80a:u_z80|T80:u0|TState[2]~DUPLICATE                                                                                                          ;                  ;                       ;
; emsx_top:U92|T80a:u_z80|T80:u0|XY_State[1]                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|T80a:u_z80|T80:u0|XY_State[1]~DUPLICATE                                                                                                        ;                  ;                       ;
; emsx_top:U92|T800a:u_r800|IORQ_n_i                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|T800a:u_r800|IORQ_n_i~DUPLICATE                                                                                                                ;                  ;                       ;
; emsx_top:U92|T800a:u_r800|T800:u0|ACC[5]                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|T800a:u_r800|T800:u0|ACC[5]~DUPLICATE                                                                                                          ;                  ;                       ;
; emsx_top:U92|T800a:u_r800|T800:u0|ACC[6]                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|T800a:u_r800|T800:u0|ACC[6]~DUPLICATE                                                                                                          ;                  ;                       ;
; emsx_top:U92|T800a:u_r800|T800:u0|ALU_Op_r[0]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|T800a:u_r800|T800:u0|ALU_Op_r[0]~DUPLICATE                                                                                                     ;                  ;                       ;
; emsx_top:U92|T800a:u_r800|T800:u0|Auto_Wait_t1                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|T800a:u_r800|T800:u0|Auto_Wait_t1~DUPLICATE                                                                                                    ;                  ;                       ;
; emsx_top:U92|T800a:u_r800|T800:u0|BusReq_s                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|T800a:u_r800|T800:u0|BusReq_s~DUPLICATE                                                                                                        ;                  ;                       ;
; emsx_top:U92|T800a:u_r800|T800:u0|F[6]                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|T800a:u_r800|T800:u0|F[6]~DUPLICATE                                                                                                            ;                  ;                       ;
; emsx_top:U92|T800a:u_r800|T800:u0|MCycle[1]                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|T800a:u_r800|T800:u0|MCycle[1]~DUPLICATE                                                                                                       ;                  ;                       ;
; emsx_top:U92|T800a:u_r800|T800:u0|MCycle[2]                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|T800a:u_r800|T800:u0|MCycle[2]~DUPLICATE                                                                                                       ;                  ;                       ;
; emsx_top:U92|T800a:u_r800|T800:u0|MULU_Prod32[5]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|T800a:u_r800|T800:u0|MULU_Prod32[5]~DUPLICATE                                                                                                  ;                  ;                       ;
; emsx_top:U92|T800a:u_r800|T800:u0|MULU_Prod32[10]                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|T800a:u_r800|T800:u0|MULU_Prod32[10]~DUPLICATE                                                                                                 ;                  ;                       ;
; emsx_top:U92|T800a:u_r800|T800:u0|MULU_Prod32[13]                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|T800a:u_r800|T800:u0|MULU_Prod32[13]~DUPLICATE                                                                                                 ;                  ;                       ;
; emsx_top:U92|T800a:u_r800|T800:u0|No_BTR                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|T800a:u_r800|T800:u0|No_BTR~DUPLICATE                                                                                                          ;                  ;                       ;
; emsx_top:U92|T800a:u_r800|T800:u0|PC[0]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|T800a:u_r800|T800:u0|PC[0]~DUPLICATE                                                                                                           ;                  ;                       ;
; emsx_top:U92|T800a:u_r800|T800:u0|PC[7]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|T800a:u_r800|T800:u0|PC[7]~DUPLICATE                                                                                                           ;                  ;                       ;
; emsx_top:U92|T800a:u_r800|T800:u0|R[0]                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|T800a:u_r800|T800:u0|R[0]~DUPLICATE                                                                                                            ;                  ;                       ;
; emsx_top:U92|T800a:u_r800|T800:u0|SP[5]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|T800a:u_r800|T800:u0|SP[5]~DUPLICATE                                                                                                           ;                  ;                       ;
; emsx_top:U92|T800a:u_r800|T800:u0|SP[9]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|T800a:u_r800|T800:u0|SP[9]~DUPLICATE                                                                                                           ;                  ;                       ;
; emsx_top:U92|T800a:u_r800|T800:u0|SP[12]                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|T800a:u_r800|T800:u0|SP[12]~DUPLICATE                                                                                                          ;                  ;                       ;
; emsx_top:U92|T800a:u_r800|T800:u0|SP[14]                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|T800a:u_r800|T800:u0|SP[14]~DUPLICATE                                                                                                          ;                  ;                       ;
; emsx_top:U92|T800a:u_r800|T800:u0|T800_Reg:Regs|RegsH[1][6]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|T800a:u_r800|T800:u0|T800_Reg:Regs|RegsH[1][6]~DUPLICATE                                                                                       ;                  ;                       ;
; emsx_top:U92|T800a:u_r800|T800:u0|T800_Reg:Regs|RegsH[3][4]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|T800a:u_r800|T800:u0|T800_Reg:Regs|RegsH[3][4]~DUPLICATE                                                                                       ;                  ;                       ;
; emsx_top:U92|T800a:u_r800|T800:u0|T800_Reg:Regs|RegsH[6][7]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|T800a:u_r800|T800:u0|T800_Reg:Regs|RegsH[6][7]~DUPLICATE                                                                                       ;                  ;                       ;
; emsx_top:U92|T800a:u_r800|T800:u0|T800_Reg:Regs|RegsL[5][0]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|T800a:u_r800|T800:u0|T800_Reg:Regs|RegsL[5][0]~DUPLICATE                                                                                       ;                  ;                       ;
; emsx_top:U92|T800a:u_r800|T800:u0|T800_Reg:Regs|RegsL[6][0]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|T800a:u_r800|T800:u0|T800_Reg:Regs|RegsL[6][0]~DUPLICATE                                                                                       ;                  ;                       ;
; emsx_top:U92|T800a:u_r800|T800:u0|TState[2]                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|T800a:u_r800|T800:u0|TState[2]~DUPLICATE                                                                                                       ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|BWINDOW                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|BWINDOW~DUPLICATE                                                                                                                  ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|IRAMADR[0]                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|IRAMADR[0]~DUPLICATE                                                                                                               ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDPCMDVRAMRDACK                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDPCMDVRAMRDACK~DUPLICATE                                                                                                          ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDPCMDVRAMRDDATA[4]                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDPCMDVRAMRDDATA[4]~DUPLICATE                                                                                                      ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDPVRAMACCESSADDR[7]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDPVRAMACCESSADDR[7]~DUPLICATE                                                                                                     ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDPVRAMACCESSADDR[12]                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDPVRAMACCESSADDR[12]~DUPLICATE                                                                                                    ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDPVRAMADDRSETACK                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDPVRAMADDRSETACK~DUPLICATE                                                                                                        ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_COMMAND:U_VDP_COMMAND|CLR[1]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_COMMAND:U_VDP_COMMAND|CLR[1]~DUPLICATE                                                                                         ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_COMMAND:U_VDP_COMMAND|CLR[2]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_COMMAND:U_VDP_COMMAND|CLR[2]~DUPLICATE                                                                                         ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_COMMAND:U_VDP_COMMAND|DIY                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_COMMAND:U_VDP_COMMAND|DIY~DUPLICATE                                                                                            ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_COMMAND:U_VDP_COMMAND|DX[0]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_COMMAND:U_VDP_COMMAND|DX[0]~DUPLICATE                                                                                          ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_COMMAND:U_VDP_COMMAND|DY[0]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_COMMAND:U_VDP_COMMAND|DY[0]~DUPLICATE                                                                                          ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_COMMAND:U_VDP_COMMAND|DY[1]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_COMMAND:U_VDP_COMMAND|DY[1]~DUPLICATE                                                                                          ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_COMMAND:U_VDP_COMMAND|DY[2]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_COMMAND:U_VDP_COMMAND|DY[2]~DUPLICATE                                                                                          ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_COMMAND:U_VDP_COMMAND|DY[4]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_COMMAND:U_VDP_COMMAND|DY[4]~DUPLICATE                                                                                          ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_COMMAND:U_VDP_COMMAND|DY[7]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_COMMAND:U_VDP_COMMAND|DY[7]~DUPLICATE                                                                                          ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_COMMAND:U_VDP_COMMAND|NXTMP[0]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_COMMAND:U_VDP_COMMAND|NXTMP[0]~DUPLICATE                                                                                       ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_COMMAND:U_VDP_COMMAND|NXTMP[3]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_COMMAND:U_VDP_COMMAND|NXTMP[3]~DUPLICATE                                                                                       ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_COMMAND:U_VDP_COMMAND|NXTMP[6]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_COMMAND:U_VDP_COMMAND|NXTMP[6]~DUPLICATE                                                                                       ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_COMMAND:U_VDP_COMMAND|NXTMP[8]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_COMMAND:U_VDP_COMMAND|NXTMP[8]~DUPLICATE                                                                                       ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_COMMAND:U_VDP_COMMAND|NXTMP[9]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_COMMAND:U_VDP_COMMAND|NXTMP[9]~DUPLICATE                                                                                       ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_COMMAND:U_VDP_COMMAND|NX[2]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_COMMAND:U_VDP_COMMAND|NX[2]~DUPLICATE                                                                                          ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_COMMAND:U_VDP_COMMAND|NX[9]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_COMMAND:U_VDP_COMMAND|NX[9]~DUPLICATE                                                                                          ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_COMMAND:U_VDP_COMMAND|NY[3]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_COMMAND:U_VDP_COMMAND|NY[3]~DUPLICATE                                                                                          ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_COMMAND:U_VDP_COMMAND|NY[4]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_COMMAND:U_VDP_COMMAND|NY[4]~DUPLICATE                                                                                          ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_COMMAND:U_VDP_COMMAND|RDXLOW[1]                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_COMMAND:U_VDP_COMMAND|RDXLOW[1]~DUPLICATE                                                                                      ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_COMMAND:U_VDP_COMMAND|STATE.STIDLE                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_COMMAND:U_VDP_COMMAND|STATE.STIDLE~DUPLICATE                                                                                   ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_COMMAND:U_VDP_COMMAND|STATE.STLINENEWPOS                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_COMMAND:U_VDP_COMMAND|STATE.STLINENEWPOS~DUPLICATE                                                                             ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_COMMAND:U_VDP_COMMAND|SXTMP[1]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_COMMAND:U_VDP_COMMAND|SXTMP[1]~DUPLICATE                                                                                       ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_COMMAND:U_VDP_COMMAND|SXTMP[10]                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_COMMAND:U_VDP_COMMAND|SXTMP[10]~DUPLICATE                                                                                      ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_COMMAND:U_VDP_COMMAND|SY[7]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_COMMAND:U_VDP_COMMAND|SY[7]~DUPLICATE                                                                                          ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_COMMAND:U_VDP_COMMAND|TR                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_COMMAND:U_VDP_COMMAND|TR~DUPLICATE                                                                                             ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_COMMAND:U_VDP_COMMAND|VRAMWRDATA[3]                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_COMMAND:U_VDP_COMMAND|VRAMWRDATA[3]~DUPLICATE                                                                                  ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_COMMAND:U_VDP_COMMAND|VRAMWRDATA[5]                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_COMMAND:U_VDP_COMMAND|VRAMWRDATA[5]~DUPLICATE                                                                                  ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|FF_BLINK_CLK_CNT[0]                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|FF_BLINK_CLK_CNT[0]~DUPLICATE                                                                    ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|FF_BLINK_CLK_CNT[1]                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|FF_BLINK_CLK_CNT[1]~DUPLICATE                                                                    ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|FF_BLINK_STATE                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|FF_BLINK_STATE~DUPLICATE                                                                         ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|PCOLORCODE[0]                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|PCOLORCODE[0]~DUPLICATE                                                                          ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_REGISTER:U_VDP_REGISTER|FF_PALETTE_WR_ACK                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_REGISTER:U_VDP_REGISTER|FF_PALETTE_WR_ACK~DUPLICATE                                                                            ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_REGISTER:U_VDP_REGISTER|REG_R0_DISP_MODE[2]                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_REGISTER:U_VDP_REGISTER|REG_R0_DISP_MODE[2]~DUPLICATE                                                                          ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_REGISTER:U_VDP_REGISTER|REG_R0_DISP_MODE[3]                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_REGISTER:U_VDP_REGISTER|REG_R0_DISP_MODE[3]~DUPLICATE                                                                          ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_REGISTER:U_VDP_REGISTER|REG_R4_PT_GEN_ADDR[1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_REGISTER:U_VDP_REGISTER|REG_R4_PT_GEN_ADDR[1]~DUPLICATE                                                                        ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_REGISTER:U_VDP_REGISTER|REG_R7_FRAME_COL[1]                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_REGISTER:U_VDP_REGISTER|REG_R7_FRAME_COL[1]~DUPLICATE                                                                          ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_REGISTER:U_VDP_REGISTER|REG_R7_FRAME_COL[2]                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_REGISTER:U_VDP_REGISTER|REG_R7_FRAME_COL[2]~DUPLICATE                                                                          ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_REGISTER:U_VDP_REGISTER|REG_R7_FRAME_COL[3]                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_REGISTER:U_VDP_REGISTER|REG_R7_FRAME_COL[3]~DUPLICATE                                                                          ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_REGISTER:U_VDP_REGISTER|REG_R7_FRAME_COL[7]                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_REGISTER:U_VDP_REGISTER|REG_R7_FRAME_COL[7]~DUPLICATE                                                                          ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_REGISTER:U_VDP_REGISTER|REG_R13_BLINK_PERIOD[0]                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_REGISTER:U_VDP_REGISTER|REG_R13_BLINK_PERIOD[0]~DUPLICATE                                                                      ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_REGISTER:U_VDP_REGISTER|REG_R13_BLINK_PERIOD[4]                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_REGISTER:U_VDP_REGISTER|REG_R13_BLINK_PERIOD[4]~DUPLICATE                                                                      ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_REGISTER:U_VDP_REGISTER|REG_R13_BLINK_PERIOD[7]                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_REGISTER:U_VDP_REGISTER|REG_R13_BLINK_PERIOD[7]~DUPLICATE                                                                      ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_REGISTER:U_VDP_REGISTER|VDPCMDREGNUM[1]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_REGISTER:U_VDP_REGISTER|VDPCMDREGNUM[1]~DUPLICATE                                                                              ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_REGISTER:U_VDP_REGISTER|VDPP1DATA[7]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_REGISTER:U_VDP_REGISTER|VDPP1DATA[7]~DUPLICATE                                                                                 ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_REGISTER:U_VDP_REGISTER|VDPP2IS1STBYTE                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_REGISTER:U_VDP_REGISTER|VDPP2IS1STBYTE~DUPLICATE                                                                               ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_REGISTER:U_VDP_REGISTER|VDPR15STATUSREGNUM[0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_REGISTER:U_VDP_REGISTER|VDPR15STATUSREGNUM[0]~DUPLICATE                                                                        ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_REGISTER:U_VDP_REGISTER|VDPREGPTR[5]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_REGISTER:U_VDP_REGISTER|VDPREGPTR[5]~DUPLICATE                                                                                 ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_REGISTER:U_VDP_REGISTER|VDPVRAMACCESSADDRTMP[0]                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_REGISTER:U_VDP_REGISTER|VDPVRAMACCESSADDRTMP[0]~DUPLICATE                                                                      ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_REGISTER:U_VDP_REGISTER|VDPVRAMACCESSADDRTMP[1]                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_REGISTER:U_VDP_REGISTER|VDPVRAMACCESSADDRTMP[1]~DUPLICATE                                                                      ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_REGISTER:U_VDP_REGISTER|VDPVRAMACCESSADDRTMP[5]                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_REGISTER:U_VDP_REGISTER|VDPVRAMACCESSADDRTMP[5]~DUPLICATE                                                                      ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_REGISTER:U_VDP_REGISTER|VDPVRAMACCESSADDRTMP[9]                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_REGISTER:U_VDP_REGISTER|VDPVRAMACCESSADDRTMP[9]~DUPLICATE                                                                      ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_REGISTER:U_VDP_REGISTER|VDPVRAMACCESSADDRTMP[14]                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_REGISTER:U_VDP_REGISTER|VDPVRAMACCESSADDRTMP[14]~DUPLICATE                                                                     ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|FF_Y_TEST_LISTUP_ADDR[1]                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|FF_Y_TEST_LISTUP_ADDR[1]~DUPLICATE                                                                             ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|FF_Y_TEST_LISTUP_ADDR[2]                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|FF_Y_TEST_LISTUP_ADDR[2]~DUPLICATE                                                                             ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|FF_Y_TEST_SP_NUM[0]                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|FF_Y_TEST_SP_NUM[0]~DUPLICATE                                                                                  ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|FF_Y_TEST_SP_NUM[1]                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|FF_Y_TEST_SP_NUM[1]~DUPLICATE                                                                                  ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|FF_Y_TEST_SP_NUM[2]                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|FF_Y_TEST_SP_NUM[2]~DUPLICATE                                                                                  ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|FF_Y_TEST_SP_NUM[3]                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|FF_Y_TEST_SP_NUM[3]~DUPLICATE                                                                                  ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|FF_Y_TEST_SP_NUM[4]                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|FF_Y_TEST_SP_NUM[4]~DUPLICATE                                                                                  ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|SPINFORAMX_IN[6]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|SPINFORAMX_IN[6]~DUPLICATE                                                                                     ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|SPLINEBUFDISPX[6]                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|SPLINEBUFDISPX[6]~DUPLICATE                                                                                    ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|SPLINEBUFDRAWCOLOR[1]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|SPLINEBUFDRAWCOLOR[1]~DUPLICATE                                                                                ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|SPLINEBUFDRAWCOLOR[2]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|SPLINEBUFDRAWCOLOR[2]~DUPLICATE                                                                                ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|SPPREDRAWLOCALPLANENUM[0]                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|SPPREDRAWLOCALPLANENUM[0]~DUPLICATE                                                                            ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|SPPREDRAWLOCALPLANENUM[1]                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|SPPREDRAWLOCALPLANENUM[1]~DUPLICATE                                                                            ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|SPPREPARELOCALPLANENUM[0]                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|SPPREPARELOCALPLANENUM[0]~DUPLICATE                                                                            ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|SPSTATE.SPSTATE_PREPARE                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|SPSTATE.SPSTATE_PREPARE~DUPLICATE                                                                              ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|SPSTATE.SPSTATE_YTEST_DRAW                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|SPSTATE.SPSTATE_YTEST_DRAW~DUPLICATE                                                                           ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_SSG:U_SSG|ff_eightdotstate[0]                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_SSG:U_SSG|ff_eightdotstate[0]~DUPLICATE                                                                                        ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_SSG:U_SSG|ff_eightdotstate[1]                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_SSG:U_SSG|ff_eightdotstate[1]~DUPLICATE                                                                                        ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_SSG:U_SSG|ff_interlace_mode                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_SSG:U_SSG|ff_interlace_mode~DUPLICATE                                                                                          ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_SSG:U_SSG|ff_monitor_line[2]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_SSG:U_SSG|ff_monitor_line[2]~DUPLICATE                                                                                         ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_SSG:U_SSG|ff_pal_mode                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_SSG:U_SSG|ff_pal_mode~DUPLICATE                                                                                                ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_SSG:U_SSG|ff_pre_x_cnt[1]                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_SSG:U_SSG|ff_pre_x_cnt[1]~DUPLICATE                                                                                            ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_SSG:U_SSG|ff_pre_y_cnt[0]                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_SSG:U_SSG|ff_pre_y_cnt[0]~DUPLICATE                                                                                            ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_SSG:U_SSG|ff_pre_y_cnt[1]                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_SSG:U_SSG|ff_pre_y_cnt[1]~DUPLICATE                                                                                            ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_SSG:U_SSG|ff_pre_y_cnt[2]                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_SSG:U_SSG|ff_pre_y_cnt[2]~DUPLICATE                                                                                            ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_SSG:U_SSG|ff_pre_y_cnt[3]                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_SSG:U_SSG|ff_pre_y_cnt[3]~DUPLICATE                                                                                            ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_SSG:U_SSG|ff_pre_y_cnt[5]                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_SSG:U_SSG|ff_pre_y_cnt[5]~DUPLICATE                                                                                            ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_SSG:U_SSG|ff_pre_y_cnt[6]                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_SSG:U_SSG|ff_pre_y_cnt[6]~DUPLICATE                                                                                            ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_SSG:U_SSG|ff_pre_y_cnt[7]                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_SSG:U_SSG|ff_pre_y_cnt[7]~DUPLICATE                                                                                            ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_SSG:U_SSG|ff_v_cnt_in_field[3]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_SSG:U_SSG|ff_v_cnt_in_field[3]~DUPLICATE                                                                                       ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_SSG:U_SSG|ff_v_cnt_in_field[9]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_SSG:U_SSG|ff_v_cnt_in_field[9]~DUPLICATE                                                                                       ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_SSG:U_SSG|ff_v_cnt_in_frame[2]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_SSG:U_SSG|ff_v_cnt_in_frame[2]~DUPLICATE                                                                                       ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_SSG:U_SSG|ff_v_cnt_in_frame[3]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_SSG:U_SSG|ff_v_cnt_in_frame[3]~DUPLICATE                                                                                       ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_SSG:U_SSG|ff_v_cnt_in_frame[8]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_SSG:U_SSG|ff_v_cnt_in_frame[8]~DUPLICATE                                                                                       ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_SSG:U_SSG|ff_v_cnt_in_frame[9]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_SSG:U_SSG|ff_v_cnt_in_frame[9]~DUPLICATE                                                                                       ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_SSG:U_SSG|ff_v_cnt_in_frame[10]                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_SSG:U_SSG|ff_v_cnt_in_frame[10]~DUPLICATE                                                                                      ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_TEXT12:U_VDP_TEXT12|DOTCOUNTER24[0]                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_TEXT12:U_VDP_TEXT12|DOTCOUNTER24[0]~DUPLICATE                                                                                  ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_TEXT12:U_VDP_TEXT12|DOTCOUNTER24[1]                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_TEXT12:U_VDP_TEXT12|DOTCOUNTER24[1]~DUPLICATE                                                                                  ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_TEXT12:U_VDP_TEXT12|DOTCOUNTER24[2]                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_TEXT12:U_VDP_TEXT12|DOTCOUNTER24[2]~DUPLICATE                                                                                  ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_TEXT12:U_VDP_TEXT12|DOTCOUNTER24[3]                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_TEXT12:U_VDP_TEXT12|DOTCOUNTER24[3]~DUPLICATE                                                                                  ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_TEXT12:U_VDP_TEXT12|DOTCOUNTER24[4]                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_TEXT12:U_VDP_TEXT12|DOTCOUNTER24[4]~DUPLICATE                                                                                  ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_TEXT12:U_VDP_TEXT12|FF_BLINK_CLK_CNT[0]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_TEXT12:U_VDP_TEXT12|FF_BLINK_CLK_CNT[0]~DUPLICATE                                                                              ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_TEXT12:U_VDP_TEXT12|FF_BLINK_PERIOD_CNT[1]                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_TEXT12:U_VDP_TEXT12|FF_BLINK_PERIOD_CNT[1]~DUPLICATE                                                                           ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_TEXT12:U_VDP_TEXT12|FF_BLINK_PERIOD_CNT[2]                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_TEXT12:U_VDP_TEXT12|FF_BLINK_PERIOD_CNT[2]~DUPLICATE                                                                           ;                  ;                       ;
; emsx_top:U92|VDP:u_v9958|VDP_VGA:U_VDP_VGA|DISP_START_X[5]                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VDP:u_v9958|VDP_VGA:U_VDP_VGA|DISP_START_X[5]~DUPLICATE                                                                                        ;                  ;                       ;
; emsx_top:U92|VENCODE:u_video_encoder|FF_HCOUNTER[0]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VENCODE:u_video_encoder|FF_HCOUNTER[0]~DUPLICATE                                                                                               ;                  ;                       ;
; emsx_top:U92|VENCODE:u_video_encoder|FF_HCOUNTER[1]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VENCODE:u_video_encoder|FF_HCOUNTER[1]~DUPLICATE                                                                                               ;                  ;                       ;
; emsx_top:U92|VENCODE:u_video_encoder|FF_PAL_DET_CNT[8]                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VENCODE:u_video_encoder|FF_PAL_DET_CNT[8]~DUPLICATE                                                                                            ;                  ;                       ;
; emsx_top:U92|VENCODE:u_video_encoder|FF_SEQ[0]                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VENCODE:u_video_encoder|FF_SEQ[0]~DUPLICATE                                                                                                    ;                  ;                       ;
; emsx_top:U92|VENCODE:u_video_encoder|FF_SEQ[1]                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VENCODE:u_video_encoder|FF_SEQ[1]~DUPLICATE                                                                                                    ;                  ;                       ;
; emsx_top:U92|VENCODE:u_video_encoder|FF_SEQ[2]                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VENCODE:u_video_encoder|FF_SEQ[2]~DUPLICATE                                                                                                    ;                  ;                       ;
; emsx_top:U92|VENCODE:u_video_encoder|FF_TABLEADR[1]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VENCODE:u_video_encoder|FF_TABLEADR[1]~DUPLICATE                                                                                               ;                  ;                       ;
; emsx_top:U92|VENCODE:u_video_encoder|FF_TABLEADR[3]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VENCODE:u_video_encoder|FF_TABLEADR[3]~DUPLICATE                                                                                               ;                  ;                       ;
; emsx_top:U92|VENCODE:u_video_encoder|FF_TABLEADR[4]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VENCODE:u_video_encoder|FF_TABLEADR[4]~DUPLICATE                                                                                               ;                  ;                       ;
; emsx_top:U92|VENCODE:u_video_encoder|FF_TABLEDAT[3]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VENCODE:u_video_encoder|FF_TABLEDAT[3]~DUPLICATE                                                                                               ;                  ;                       ;
; emsx_top:U92|VENCODE:u_video_encoder|FF_WINDOW_C                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|VENCODE:u_video_encoder|FF_WINDOW_C~DUPLICATE                                                                                                  ;                  ;                       ;
; emsx_top:U92|autofire:u_autofire|ff_af_speed[1]                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|autofire:u_autofire|ff_af_speed[1]~DUPLICATE                                                                                                   ;                  ;                       ;
; emsx_top:U92|autofire:u_autofire|ff_af_speed[2]                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|autofire:u_autofire|ff_af_speed[2]~DUPLICATE                                                                                                   ;                  ;                       ;
; emsx_top:U92|emsx_sdram_controller:u_sdram_control|ff_sdr_address[2]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|emsx_sdram_controller:u_sdram_control|ff_sdr_address[2]~DUPLICATE                                                                              ;                  ;                       ;
; emsx_top:U92|emsx_sdram_controller:u_sdram_control|ff_sdr_data[10]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|emsx_sdram_controller:u_sdram_control|ff_sdr_data[10]~DUPLICATE                                                                                ;                  ;                       ;
; emsx_top:U92|emsx_sdram_controller:u_sdram_control|ff_sdr_data[11]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|emsx_sdram_controller:u_sdram_control|ff_sdr_data[11]~DUPLICATE                                                                                ;                  ;                       ;
; emsx_top:U92|emsx_sdram_controller:u_sdram_control|ff_sdr_data[15]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|emsx_sdram_controller:u_sdram_control|ff_sdr_data[15]~DUPLICATE                                                                                ;                  ;                       ;
; emsx_top:U92|emsx_sdram_controller:u_sdram_control|ff_sub_state[0]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|emsx_sdram_controller:u_sdram_control|ff_sub_state[0]~DUPLICATE                                                                                ;                  ;                       ;
; emsx_top:U92|emsx_sdram_controller:u_sdram_control|ff_sub_state[2]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|emsx_sdram_controller:u_sdram_control|ff_sub_state[2]~DUPLICATE                                                                                ;                  ;                       ;
; emsx_top:U92|eseopll:u_eseopll|A                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|eseopll:u_eseopll|A~DUPLICATE                                                                                                                  ;                  ;                       ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|Operator:op|addr[10]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|eseopll:u_eseopll|opll:U1|Operator:op|addr[10]~DUPLICATE                                                                                       ;                  ;                       ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|Operator:op|addr[15]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|eseopll:u_eseopll|opll:U1|Operator:op|addr[15]~DUPLICATE                                                                                       ;                  ;                       ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|OutputGenerator:og|FeedbackMemory:Fmem|init_ch[2]                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|eseopll:u_eseopll|opll:U1|OutputGenerator:og|FeedbackMemory:Fmem|init_ch[2]~DUPLICATE                                                          ;                  ;                       ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|OutputGenerator:og|OutputMemory:Mmem|init_ch[0]                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|eseopll:u_eseopll|opll:U1|OutputGenerator:og|OutputMemory:Mmem|init_ch[0]~DUPLICATE                                                            ;                  ;                       ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|OutputGenerator:og|OutputMemory:Mmem|init_ch[1]                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|eseopll:u_eseopll|opll:U1|OutputGenerator:og|OutputMemory:Mmem|init_ch[1]~DUPLICATE                                                            ;                  ;                       ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|OutputGenerator:og|OutputMemory:Mmem|init_ch[2]                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|eseopll:u_eseopll|opll:U1|OutputGenerator:og|OutputMemory:Mmem|init_ch[2]~DUPLICATE                                                            ;                  ;                       ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|OutputGenerator:og|OutputMemory:Mmem|init_ch[3]                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|eseopll:u_eseopll|opll:U1|OutputGenerator:og|OutputMemory:Mmem|init_ch[3]~DUPLICATE                                                            ;                  ;                       ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|PhaseGenerator:pg|pmcount[11]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|eseopll:u_eseopll|opll:U1|PhaseGenerator:pg|pmcount[11]~DUPLICATE                                                                              ;                  ;                       ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|PhaseGenerator:pg|pmcount[12]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|eseopll:u_eseopll|opll:U1|PhaseGenerator:pg|pmcount[12]~DUPLICATE                                                                              ;                  ;                       ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|SlotCounter:s0|ff_count[0]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|eseopll:u_eseopll|opll:U1|SlotCounter:s0|ff_count[0]~DUPLICATE                                                                                 ;                  ;                       ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|SlotCounter:s0|ff_count[1]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|eseopll:u_eseopll|opll:U1|SlotCounter:s0|ff_count[1]~DUPLICATE                                                                                 ;                  ;                       ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|SlotCounter:s0|ff_count[2]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|eseopll:u_eseopll|opll:U1|SlotCounter:s0|ff_count[2]~DUPLICATE                                                                                 ;                  ;                       ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|SlotCounter:s0|ff_count[6]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|eseopll:u_eseopll|opll:U1|SlotCounter:s0|ff_count[6]~DUPLICATE                                                                                 ;                  ;                       ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|SlotCounter:s2|ff_count[0]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|eseopll:u_eseopll|opll:U1|SlotCounter:s2|ff_count[0]~DUPLICATE                                                                                 ;                  ;                       ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|SlotCounter:s2|ff_count[3]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|eseopll:u_eseopll|opll:U1|SlotCounter:s2|ff_count[3]~DUPLICATE                                                                                 ;                  ;                       ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|SlotCounter:s2|ff_count[4]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|eseopll:u_eseopll|opll:U1|SlotCounter:s2|ff_count[4]~DUPLICATE                                                                                 ;                  ;                       ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|SlotCounter:s2|ff_count[6]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|eseopll:u_eseopll|opll:U1|SlotCounter:s2|ff_count[6]~DUPLICATE                                                                                 ;                  ;                       ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|SlotCounter:s5|ff_count[0]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|eseopll:u_eseopll|opll:U1|SlotCounter:s5|ff_count[0]~DUPLICATE                                                                                 ;                  ;                       ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|SlotCounter:s5|ff_count[1]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|eseopll:u_eseopll|opll:U1|SlotCounter:s5|ff_count[1]~DUPLICATE                                                                                 ;                  ;                       ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|SlotCounter:s5|ff_count[2]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|eseopll:u_eseopll|opll:U1|SlotCounter:s5|ff_count[2]~DUPLICATE                                                                                 ;                  ;                       ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|SlotCounter:s5|ff_count[3]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|eseopll:u_eseopll|opll:U1|SlotCounter:s5|ff_count[3]~DUPLICATE                                                                                 ;                  ;                       ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|SlotCounter:s5|ff_count[5]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|eseopll:u_eseopll|opll:U1|SlotCounter:s5|ff_count[5]~DUPLICATE                                                                                 ;                  ;                       ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|SlotCounter:s5|ff_count[6]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|eseopll:u_eseopll|opll:U1|SlotCounter:s5|ff_count[6]~DUPLICATE                                                                                 ;                  ;                       ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|SlotCounter:s8|ff_count[2]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|eseopll:u_eseopll|opll:U1|SlotCounter:s8|ff_count[2]~DUPLICATE                                                                                 ;                  ;                       ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|SlotCounter:s8|ff_count[3]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|eseopll:u_eseopll|opll:U1|SlotCounter:s8|ff_count[3]~DUPLICATE                                                                                 ;                  ;                       ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|SlotCounter:s8|ff_count[4]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|eseopll:u_eseopll|opll:U1|SlotCounter:s8|ff_count[4]~DUPLICATE                                                                                 ;                  ;                       ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|SlotCounter:s8|ff_count[5]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|eseopll:u_eseopll|opll:U1|SlotCounter:s8|ff_count[5]~DUPLICATE                                                                                 ;                  ;                       ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|controller:ct|VoiceMemory:vmem|init_id[0]                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|eseopll:u_eseopll|opll:U1|controller:ct|VoiceMemory:vmem|init_id[0]~DUPLICATE                                                                  ;                  ;                       ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|controller:ct|VoiceMemory:vmem|init_id[1]                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|eseopll:u_eseopll|opll:U1|controller:ct|VoiceMemory:vmem|init_id[1]~DUPLICATE                                                                  ;                  ;                       ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|controller:ct|VoiceMemory:vmem|init_id[3]                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|eseopll:u_eseopll|opll:U1|controller:ct|VoiceMemory:vmem|init_id[3]~DUPLICATE                                                                  ;                  ;                       ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|controller:ct|blk[2]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|eseopll:u_eseopll|opll:U1|controller:ct|blk[2]~DUPLICATE                                                                                       ;                  ;                       ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|controller:ct|fb[0]                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|eseopll:u_eseopll|opll:U1|controller:ct|fb[0]~DUPLICATE                                                                                        ;                  ;                       ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|controller:ct|rflag[5]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|eseopll:u_eseopll|opll:U1|controller:ct|rflag[5]~DUPLICATE                                                                                     ;                  ;                       ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|egphase[0]                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|egphase[0]~DUPLICATE                                                                            ;                  ;                       ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|egphase[3]                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|egphase[3]~DUPLICATE                                                                            ;                  ;                       ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|egphase[5]                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|egphase[5]~DUPLICATE                                                                            ;                  ;                       ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|egphase[6]                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|egphase[6]~DUPLICATE                                                                            ;                  ;                       ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|egphase[9]                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|egphase[9]~DUPLICATE                                                                            ;                  ;                       ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|egphase[15]                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|egphase[15]~DUPLICATE                                                                           ;                  ;                       ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|egphase[16]                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|egphase[16]~DUPLICATE                                                                           ;                  ;                       ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|egstate[1]                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|egstate[1]~DUPLICATE                                                                            ;                  ;                       ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|oplldat[0]                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|eseopll:u_eseopll|opll:U1|oplldat[0]~DUPLICATE                                                                                                 ;                  ;                       ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|oplldat[5]                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|eseopll:u_eseopll|opll:U1|oplldat[5]~DUPLICATE                                                                                                 ;                  ;                       ;
; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|ff_state[0]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|ff_state[0]~DUPLICATE                                                                                               ;                  ;                       ;
; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|ff_state[1]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|ff_state[1]~DUPLICATE                                                                                               ;                  ;                       ;
; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|ff_tapidx[0]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|ff_tapidx[0]~DUPLICATE                                                                                              ;                  ;                       ;
; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|ff_tapidx[1]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|ff_tapidx[1]~DUPLICATE                                                                                              ;                  ;                       ;
; emsx_top:U92|ff_10hz_cnt[7]                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|ff_10hz_cnt[7]~DUPLICATE                                                                                                                       ;                  ;                       ;
; emsx_top:U92|ff_10hz_cnt[13]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|ff_10hz_cnt[13]~DUPLICATE                                                                                                                      ;                  ;                       ;
; emsx_top:U92|ff_10hz_cnt[21]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|ff_10hz_cnt[21]~DUPLICATE                                                                                                                      ;                  ;                       ;
; emsx_top:U92|ff_DisplayMode[0]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|ff_DisplayMode[0]~DUPLICATE                                                                                                                    ;                  ;                       ;
; emsx_top:U92|ff_LogoRstCnt[0]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|ff_LogoRstCnt[0]~DUPLICATE                                                                                                                     ;                  ;                       ;
; emsx_top:U92|ff_hybstartcnt[2]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|ff_hybstartcnt[2]~DUPLICATE                                                                                                                    ;                  ;                       ;
; emsx_top:U92|freerun_counter:u_freerun_counter|ff_counter[12]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|freerun_counter:u_freerun_counter|ff_counter[12]~DUPLICATE                                                                                     ;                  ;                       ;
; emsx_top:U92|iSlt1_linear                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|iSlt1_linear~DUPLICATE                                                                                                                         ;                  ;                       ;
; emsx_top:U92|indicator:u_indicator|GreenLv_cnt[0]                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|indicator:u_indicator|GreenLv_cnt[0]~DUPLICATE                                                                                                 ;                  ;                       ;
; emsx_top:U92|indicator:u_indicator|GreenLv_cnt[1]                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|indicator:u_indicator|GreenLv_cnt[1]~DUPLICATE                                                                                                 ;                  ;                       ;
; emsx_top:U92|kanji:u_kanji_rom|kanjiptr1[0]                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|kanji:u_kanji_rom|kanjiptr1[0]~DUPLICATE                                                                                                       ;                  ;                       ;
; emsx_top:U92|kanji:u_kanji_rom|kanjiptr1[2]                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|kanji:u_kanji_rom|kanjiptr1[2]~DUPLICATE                                                                                                       ;                  ;                       ;
; emsx_top:U92|kanji:u_kanji_rom|kanjiptr2[0]                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|kanji:u_kanji_rom|kanjiptr2[0]~DUPLICATE                                                                                                       ;                  ;                       ;
; emsx_top:U92|megaram:u_megaram_for_slot1|scc_wave:SccCh|ff_ch_num[0]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|megaram:u_megaram_for_slot1|scc_wave:SccCh|ff_ch_num[0]~DUPLICATE                                                                              ;                  ;                       ;
; emsx_top:U92|megaram:u_megaram_for_slot1|scc_wave:SccCh|ff_ch_num[2]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|megaram:u_megaram_for_slot1|scc_wave:SccCh|ff_ch_num[2]~DUPLICATE                                                                              ;                  ;                       ;
; emsx_top:U92|megaram:u_megaram_for_slot1|scc_wave:SccCh|ff_cnt_ch_b[2]                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|megaram:u_megaram_for_slot1|scc_wave:SccCh|ff_cnt_ch_b[2]~DUPLICATE                                                                            ;                  ;                       ;
; emsx_top:U92|megaram:u_megaram_for_slot1|scc_wave:SccCh|ff_cnt_ch_c[1]                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|megaram:u_megaram_for_slot1|scc_wave:SccCh|ff_cnt_ch_c[1]~DUPLICATE                                                                            ;                  ;                       ;
; emsx_top:U92|megaram:u_megaram_for_slot1|scc_wave:SccCh|ff_cnt_ch_d[10]                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|megaram:u_megaram_for_slot1|scc_wave:SccCh|ff_cnt_ch_d[10]~DUPLICATE                                                                           ;                  ;                       ;
; emsx_top:U92|megaram:u_megaram_for_slot1|scc_wave:SccCh|ff_cnt_ch_e[3]                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|megaram:u_megaram_for_slot1|scc_wave:SccCh|ff_cnt_ch_e[3]~DUPLICATE                                                                            ;                  ;                       ;
; emsx_top:U92|megaram:u_megaram_for_slot1|scc_wave:SccCh|ff_cnt_ch_e[9]                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|megaram:u_megaram_for_slot1|scc_wave:SccCh|ff_cnt_ch_e[9]~DUPLICATE                                                                            ;                  ;                       ;
; emsx_top:U92|megaram:u_megaram_for_slot1|scc_wave:SccCh|ff_cnt_ch_e[10]                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|megaram:u_megaram_for_slot1|scc_wave:SccCh|ff_cnt_ch_e[10]~DUPLICATE                                                                           ;                  ;                       ;
; emsx_top:U92|megaram:u_megaram_for_slot1|scc_wave:SccCh|ff_mix[1]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|megaram:u_megaram_for_slot1|scc_wave:SccCh|ff_mix[1]~DUPLICATE                                                                                 ;                  ;                       ;
; emsx_top:U92|megaram:u_megaram_for_slot1|scc_wave:SccCh|ff_mix[4]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|megaram:u_megaram_for_slot1|scc_wave:SccCh|ff_mix[4]~DUPLICATE                                                                                 ;                  ;                       ;
; emsx_top:U92|megaram:u_megaram_for_slot1|scc_wave:SccCh|ff_ptr_ch_a[0]                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|megaram:u_megaram_for_slot1|scc_wave:SccCh|ff_ptr_ch_a[0]~DUPLICATE                                                                            ;                  ;                       ;
; emsx_top:U92|megaram:u_megaram_for_slot1|scc_wave:SccCh|ff_ptr_ch_a[1]                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|megaram:u_megaram_for_slot1|scc_wave:SccCh|ff_ptr_ch_a[1]~DUPLICATE                                                                            ;                  ;                       ;
; emsx_top:U92|megaram:u_megaram_for_slot1|scc_wave:SccCh|ff_ptr_ch_b[1]                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|megaram:u_megaram_for_slot1|scc_wave:SccCh|ff_ptr_ch_b[1]~DUPLICATE                                                                            ;                  ;                       ;
; emsx_top:U92|megaram:u_megaram_for_slot1|scc_wave:SccCh|ff_ptr_ch_c[0]                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|megaram:u_megaram_for_slot1|scc_wave:SccCh|ff_ptr_ch_c[0]~DUPLICATE                                                                            ;                  ;                       ;
; emsx_top:U92|megaram:u_megaram_for_slot1|scc_wave:SccCh|ff_ptr_ch_c[1]                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|megaram:u_megaram_for_slot1|scc_wave:SccCh|ff_ptr_ch_c[1]~DUPLICATE                                                                            ;                  ;                       ;
; emsx_top:U92|megaram:u_megaram_for_slot1|scc_wave:SccCh|ff_ptr_ch_d[0]                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|megaram:u_megaram_for_slot1|scc_wave:SccCh|ff_ptr_ch_d[0]~DUPLICATE                                                                            ;                  ;                       ;
; emsx_top:U92|megaram:u_megaram_for_slot1|scc_wave:SccCh|ff_ptr_ch_d[1]                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|megaram:u_megaram_for_slot1|scc_wave:SccCh|ff_ptr_ch_d[1]~DUPLICATE                                                                            ;                  ;                       ;
; emsx_top:U92|megaram:u_megaram_for_slot1|scc_wave:SccCh|ff_ptr_ch_e[0]                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|megaram:u_megaram_for_slot1|scc_wave:SccCh|ff_ptr_ch_e[0]~DUPLICATE                                                                            ;                  ;                       ;
; emsx_top:U92|megaram:u_megaram_for_slot1|scc_wave:SccCh|ff_ptr_ch_e[1]                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|megaram:u_megaram_for_slot1|scc_wave:SccCh|ff_ptr_ch_e[1]~DUPLICATE                                                                            ;                  ;                       ;
; emsx_top:U92|megaram:u_megaram_for_slot1|scc_wave:SccCh|ff_ptr_ch_e[3]                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|megaram:u_megaram_for_slot1|scc_wave:SccCh|ff_ptr_ch_e[3]~DUPLICATE                                                                            ;                  ;                       ;
; emsx_top:U92|megaram:u_megaram_for_slot1|scc_wave:SccCh|ff_req_dl                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|megaram:u_megaram_for_slot1|scc_wave:SccCh|ff_req_dl~DUPLICATE                                                                                 ;                  ;                       ;
; emsx_top:U92|megaram:u_megaram_for_slot2|SccBank2[5]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|megaram:u_megaram_for_slot2|SccBank2[5]~DUPLICATE                                                                                              ;                  ;                       ;
; emsx_top:U92|megaram:u_megaram_for_slot2|scc_wave:SccCh|ff_ch_num[0]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|megaram:u_megaram_for_slot2|scc_wave:SccCh|ff_ch_num[0]~DUPLICATE                                                                              ;                  ;                       ;
; emsx_top:U92|megaram:u_megaram_for_slot2|scc_wave:SccCh|ff_ch_num[2]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|megaram:u_megaram_for_slot2|scc_wave:SccCh|ff_ch_num[2]~DUPLICATE                                                                              ;                  ;                       ;
; emsx_top:U92|megaram:u_megaram_for_slot2|scc_wave:SccCh|ff_cnt_ch_b[8]                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|megaram:u_megaram_for_slot2|scc_wave:SccCh|ff_cnt_ch_b[8]~DUPLICATE                                                                            ;                  ;                       ;
; emsx_top:U92|megaram:u_megaram_for_slot2|scc_wave:SccCh|ff_cnt_ch_b[9]                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|megaram:u_megaram_for_slot2|scc_wave:SccCh|ff_cnt_ch_b[9]~DUPLICATE                                                                            ;                  ;                       ;
; emsx_top:U92|megaram:u_megaram_for_slot2|scc_wave:SccCh|ff_cnt_ch_c[2]                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|megaram:u_megaram_for_slot2|scc_wave:SccCh|ff_cnt_ch_c[2]~DUPLICATE                                                                            ;                  ;                       ;
; emsx_top:U92|megaram:u_megaram_for_slot2|scc_wave:SccCh|ff_cnt_ch_d[10]                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|megaram:u_megaram_for_slot2|scc_wave:SccCh|ff_cnt_ch_d[10]~DUPLICATE                                                                           ;                  ;                       ;
; emsx_top:U92|megaram:u_megaram_for_slot2|scc_wave:SccCh|ff_mix[0]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|megaram:u_megaram_for_slot2|scc_wave:SccCh|ff_mix[0]~DUPLICATE                                                                                 ;                  ;                       ;
; emsx_top:U92|megaram:u_megaram_for_slot2|scc_wave:SccCh|ff_mix[7]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|megaram:u_megaram_for_slot2|scc_wave:SccCh|ff_mix[7]~DUPLICATE                                                                                 ;                  ;                       ;
; emsx_top:U92|megaram:u_megaram_for_slot2|scc_wave:SccCh|ff_mix[8]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|megaram:u_megaram_for_slot2|scc_wave:SccCh|ff_mix[8]~DUPLICATE                                                                                 ;                  ;                       ;
; emsx_top:U92|megaram:u_megaram_for_slot2|scc_wave:SccCh|ff_mix[13]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|megaram:u_megaram_for_slot2|scc_wave:SccCh|ff_mix[13]~DUPLICATE                                                                                ;                  ;                       ;
; emsx_top:U92|megaram:u_megaram_for_slot2|scc_wave:SccCh|ff_ptr_ch_a[2]                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|megaram:u_megaram_for_slot2|scc_wave:SccCh|ff_ptr_ch_a[2]~DUPLICATE                                                                            ;                  ;                       ;
; emsx_top:U92|megaram:u_megaram_for_slot2|scc_wave:SccCh|ff_ptr_ch_b[3]                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|megaram:u_megaram_for_slot2|scc_wave:SccCh|ff_ptr_ch_b[3]~DUPLICATE                                                                            ;                  ;                       ;
; emsx_top:U92|megaram:u_megaram_for_slot2|scc_wave:SccCh|ff_ptr_ch_c[0]                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|megaram:u_megaram_for_slot2|scc_wave:SccCh|ff_ptr_ch_c[0]~DUPLICATE                                                                            ;                  ;                       ;
; emsx_top:U92|megaram:u_megaram_for_slot2|scc_wave:SccCh|ff_ptr_ch_c[2]                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|megaram:u_megaram_for_slot2|scc_wave:SccCh|ff_ptr_ch_c[2]~DUPLICATE                                                                            ;                  ;                       ;
; emsx_top:U92|megaram:u_megaram_for_slot2|scc_wave:SccCh|ff_ptr_ch_c[3]                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|megaram:u_megaram_for_slot2|scc_wave:SccCh|ff_ptr_ch_c[3]~DUPLICATE                                                                            ;                  ;                       ;
; emsx_top:U92|megaram:u_megaram_for_slot2|scc_wave:SccCh|ff_ptr_ch_d[0]                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|megaram:u_megaram_for_slot2|scc_wave:SccCh|ff_ptr_ch_d[0]~DUPLICATE                                                                            ;                  ;                       ;
; emsx_top:U92|megaram:u_megaram_for_slot2|scc_wave:SccCh|ff_ptr_ch_d[1]                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|megaram:u_megaram_for_slot2|scc_wave:SccCh|ff_ptr_ch_d[1]~DUPLICATE                                                                            ;                  ;                       ;
; emsx_top:U92|megaram:u_megaram_for_slot2|scc_wave:SccCh|ff_ptr_ch_e[0]                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|megaram:u_megaram_for_slot2|scc_wave:SccCh|ff_ptr_ch_e[0]~DUPLICATE                                                                            ;                  ;                       ;
; emsx_top:U92|megaram:u_megaram_for_slot2|scc_wave:SccCh|ff_ptr_ch_e[1]                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|megaram:u_megaram_for_slot2|scc_wave:SccCh|ff_ptr_ch_e[1]~DUPLICATE                                                                            ;                  ;                       ;
; emsx_top:U92|megarom_pana:u_megarom_pana|ff_read_rom_bank_en                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|megarom_pana:u_megarom_pana|ff_read_rom_bank_en~DUPLICATE                                                                                      ;                  ;                       ;
; emsx_top:U92|megarom_pana:u_megarom_pana|ff_rom_bank1[6]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|megarom_pana:u_megarom_pana|ff_rom_bank1[6]~DUPLICATE                                                                                          ;                  ;                       ;
; emsx_top:U92|megarom_pana:u_megarom_pana|ff_rom_bank1[8]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|megarom_pana:u_megarom_pana|ff_rom_bank1[8]~DUPLICATE                                                                                          ;                  ;                       ;
; emsx_top:U92|megarom_pana:u_megarom_pana|ff_rom_bank2[4]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|megarom_pana:u_megarom_pana|ff_rom_bank2[4]~DUPLICATE                                                                                          ;                  ;                       ;
; emsx_top:U92|megarom_pana:u_megarom_pana|ff_rom_bank3[8]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|megarom_pana:u_megarom_pana|ff_rom_bank3[8]~DUPLICATE                                                                                          ;                  ;                       ;
; emsx_top:U92|megarom_pana:u_megarom_pana|ff_rom_bank4[8]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|megarom_pana:u_megarom_pana|ff_rom_bank4[8]~DUPLICATE                                                                                          ;                  ;                       ;
; emsx_top:U92|megarom_pana:u_megarom_pana|ff_rom_bank6[8]                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|megarom_pana:u_megarom_pana|ff_rom_bank6[8]~DUPLICATE                                                                                          ;                  ;                       ;
; emsx_top:U92|megarom_pana:u_megarom_pana|ff_upper_bit_access_en                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|megarom_pana:u_megarom_pana|ff_upper_bit_access_en~DUPLICATE                                                                                   ;                  ;                       ;
; emsx_top:U92|megasd:u_megasd|MmcSeq[1]                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|megasd:u_megasd|MmcSeq[1]~DUPLICATE                                                                                                            ;                  ;                       ;
; emsx_top:U92|megasd:u_megasd|MmcSeq[3]                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|megasd:u_megasd|MmcSeq[3]~DUPLICATE                                                                                                            ;                  ;                       ;
; emsx_top:U92|megasd:u_megasd|mmcact                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|megasd:u_megasd|mmcact~DUPLICATE                                                                                                               ;                  ;                       ;
; emsx_top:U92|ocm_bus_selector:u_ocm_bus_selector|ff_iSltAdr[8]                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|ocm_bus_selector:u_ocm_bus_selector|ff_iSltAdr[8]~DUPLICATE                                                                                    ;                  ;                       ;
; emsx_top:U92|ocm_bus_selector:u_ocm_bus_selector|ff_ldbios_n                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|ocm_bus_selector:u_ocm_bus_selector|ff_ldbios_n~DUPLICATE                                                                                      ;                  ;                       ;
; emsx_top:U92|ocmkai_control_decice:u_ocmkai_control_device|ff_eseram_memory_id[3]                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|ocmkai_control_decice:u_ocmkai_control_device|ff_eseram_memory_id[3]~DUPLICATE                                                                 ;                  ;                       ;
; emsx_top:U92|ocmkai_control_decice:u_ocmkai_control_device|ff_register_select[6]                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|ocmkai_control_decice:u_ocmkai_control_device|ff_register_select[6]~DUPLICATE                                                                  ;                  ;                       ;
; emsx_top:U92|ocmkai_control_decice:u_ocmkai_control_device|ff_register_select[7]                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|ocmkai_control_decice:u_ocmkai_control_device|ff_register_select[7]~DUPLICATE                                                                  ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|CPUStatus[0]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|CPUStatus[0]~DUPLICATE                                                                                     ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|CPUStatus[1]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|CPUStatus[1]~DUPLICATE                                                                                     ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|CPUStatus[2]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|CPUStatus[2]~DUPLICATE                                                                                     ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|CPUStatus[3]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|CPUStatus[3]~DUPLICATE                                                                                     ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|CPUStatus[4]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|CPUStatus[4]~DUPLICATE                                                                                     ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|CPUStatus[8]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|CPUStatus[8]~DUPLICATE                                                                                     ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|CPUStatus[9]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|CPUStatus[9]~DUPLICATE                                                                                     ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|FETCH[0]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|FETCH[0]~DUPLICATE                                                                                         ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|FETCH[1]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|FETCH[1]~DUPLICATE                                                                                         ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|FETCH[2]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|FETCH[2]~DUPLICATE                                                                                         ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|FETCH[3]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|FETCH[3]~DUPLICATE                                                                                         ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|FETCH[4]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|FETCH[4]~DUPLICATE                                                                                         ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|FETCH[5]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|FETCH[5]~DUPLICATE                                                                                         ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|FETCH[6]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|FETCH[6]~DUPLICATE                                                                                         ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|FETCH[7]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|FETCH[7]~DUPLICATE                                                                                         ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|FETCH[8]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|FETCH[8]~DUPLICATE                                                                                         ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|FETCH[9]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|FETCH[9]~DUPLICATE                                                                                         ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|SRESET                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|SRESET~DUPLICATE                                                                                           ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|STAGE[0]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|STAGE[0]~DUPLICATE                                                                                         ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|STAGE[1]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|STAGE[1]~DUPLICATE                                                                                         ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|STAGE[2]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|STAGE[2]~DUPLICATE                                                                                         ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_hi|data~1                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_hi|data~1DUPLICATE                                                      ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_hi|data~8                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_hi|data~8DUPLICATE                                                      ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_hi|data~10                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_hi|data~10DUPLICATE                                                     ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_hi|data~15                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_hi|data~15DUPLICATE                                                     ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_hi|data~17                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_hi|data~17DUPLICATE                                                     ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_hi|data~22                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_hi|data~22DUPLICATE                                                     ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_hi|data~34                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_hi|data~34DUPLICATE                                                     ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_hi|data~40                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_hi|data~40DUPLICATE                                                     ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_hi|data~41                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_hi|data~41DUPLICATE                                                     ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_hi|data~42                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_hi|data~42DUPLICATE                                                     ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_hi|data~45                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_hi|data~45DUPLICATE                                                     ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_hi|data~50                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_hi|data~50DUPLICATE                                                     ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_hi|data~54                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_hi|data~54DUPLICATE                                                     ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_hi|data~56                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_hi|data~56DUPLICATE                                                     ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_hi|data~61                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_hi|data~61DUPLICATE                                                     ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_hi|data~68                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_hi|data~68DUPLICATE                                                     ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_hi|data~70                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_hi|data~70DUPLICATE                                                     ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_hi|data~76                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_hi|data~76DUPLICATE                                                     ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_hi|data~77                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_hi|data~77DUPLICATE                                                     ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_hi|data~81                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_hi|data~81DUPLICATE                                                     ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_hi|data~82                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_hi|data~82DUPLICATE                                                     ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_hi|data~87                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_hi|data~87DUPLICATE                                                     ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_hi|data~88                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_hi|data~88DUPLICATE                                                     ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_hi|data~90                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_hi|data~90DUPLICATE                                                     ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_hi|data~96                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_hi|data~96DUPLICATE                                                     ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_hi|data~99                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_hi|data~99DUPLICATE                                                     ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_hi|data~108                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_hi|data~108DUPLICATE                                                    ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_hi|data~110                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_hi|data~110DUPLICATE                                                    ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_lo|data~2                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_lo|data~2DUPLICATE                                                      ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_lo|data~10                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_lo|data~10DUPLICATE                                                     ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_lo|data~23                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_lo|data~23DUPLICATE                                                     ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_lo|data~24                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_lo|data~24DUPLICATE                                                     ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_lo|data~26                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_lo|data~26DUPLICATE                                                     ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_lo|data~27                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_lo|data~27DUPLICATE                                                     ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_lo|data~29                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_lo|data~29DUPLICATE                                                     ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_lo|data~32                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_lo|data~32DUPLICATE                                                     ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_lo|data~38                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_lo|data~38DUPLICATE                                                     ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_lo|data~40                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_lo|data~40DUPLICATE                                                     ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_lo|data~41                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_lo|data~41DUPLICATE                                                     ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_lo|data~48                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_lo|data~48DUPLICATE                                                     ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_lo|data~55                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_lo|data~55DUPLICATE                                                     ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_lo|data~56                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_lo|data~56DUPLICATE                                                     ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_lo|data~58                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_lo|data~58DUPLICATE                                                     ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_lo|data~64                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_lo|data~64DUPLICATE                                                     ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_lo|data~74                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_lo|data~74DUPLICATE                                                     ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_lo|data~77                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_lo|data~77DUPLICATE                                                     ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_lo|data~78                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_lo|data~78DUPLICATE                                                     ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_lo|data~82                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_lo|data~82DUPLICATE                                                     ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_lo|data~90                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_lo|data~90DUPLICATE                                                     ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_lo|data~101                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_lo|data~101DUPLICATE                                                    ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_lo|data~105                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_lo|data~105DUPLICATE                                                    ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_lo|data~106                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_lo|data~106DUPLICATE                                                    ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_lo|data~107                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_lo|data~107DUPLICATE                                                    ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|flg[10]                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|flg[10]~DUPLICATE                                                                          ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|cnt[0]                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|cnt[0]~DUPLICATE                                                                                                       ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|cnt[3]                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|cnt[3]~DUPLICATE                                                                                                       ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|cnt[4]                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|cnt[4]~DUPLICATE                                                                                                       ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|cnt[5]                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|cnt[5]~DUPLICATE                                                                                                       ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|cnt[7]                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|cnt[7]~DUPLICATE                                                                                                       ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|cnt[8]                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|cnt[8]~DUPLICATE                                                                                                       ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|cnt[9]                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|cnt[9]~DUPLICATE                                                                                                       ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|cnt[10]                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|cnt[10]~DUPLICATE                                                                                                      ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|cnt[11]                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|cnt[11]~DUPLICATE                                                                                                      ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|cnt[13]                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|cnt[13]~DUPLICATE                                                                                                      ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|cnt[15]                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|cnt[15]~DUPLICATE                                                                                                      ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|cnt[16]                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|cnt[16]~DUPLICATE                                                                                                      ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3_fifo:in_queue|dcfifo:dcfifo_component|dcfifo_pbp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a0 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3_fifo:in_queue|dcfifo:dcfifo_component|dcfifo_pbp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a0~DUPLICATE ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3_fifo:in_queue|dcfifo:dcfifo_component|dcfifo_pbp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a1 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3_fifo:in_queue|dcfifo:dcfifo_component|dcfifo_pbp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a1~DUPLICATE ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3_fifo:in_queue|dcfifo:dcfifo_component|dcfifo_pbp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a2 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3_fifo:in_queue|dcfifo:dcfifo_component|dcfifo_pbp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a2~DUPLICATE ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3_fifo:in_queue|dcfifo:dcfifo_component|dcfifo_pbp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a5 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3_fifo:in_queue|dcfifo:dcfifo_component|dcfifo_pbp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a5~DUPLICATE ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3_fifo:in_queue|dcfifo:dcfifo_component|dcfifo_pbp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a6 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3_fifo:in_queue|dcfifo:dcfifo_component|dcfifo_pbp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a6~DUPLICATE ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3_fifo:in_queue|dcfifo:dcfifo_component|dcfifo_pbp1:auto_generated|a_graycounter_ov6:rdptr_g1p|counter5a1 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3_fifo:in_queue|dcfifo:dcfifo_component|dcfifo_pbp1:auto_generated|a_graycounter_ov6:rdptr_g1p|counter5a1~DUPLICATE ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3_fifo:in_queue|dcfifo:dcfifo_component|dcfifo_pbp1:auto_generated|a_graycounter_ov6:rdptr_g1p|counter5a3 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3_fifo:in_queue|dcfifo:dcfifo_component|dcfifo_pbp1:auto_generated|a_graycounter_ov6:rdptr_g1p|counter5a3~DUPLICATE ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3_fifo:in_queue|dcfifo:dcfifo_component|dcfifo_pbp1:auto_generated|a_graycounter_ov6:rdptr_g1p|counter5a5 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3_fifo:in_queue|dcfifo:dcfifo_component|dcfifo_pbp1:auto_generated|a_graycounter_ov6:rdptr_g1p|counter5a5~DUPLICATE ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3_fifo:in_queue|dcfifo:dcfifo_component|dcfifo_pbp1:auto_generated|a_graycounter_ov6:rdptr_g1p|counter5a6 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3_fifo:in_queue|dcfifo:dcfifo_component|dcfifo_pbp1:auto_generated|a_graycounter_ov6:rdptr_g1p|counter5a6~DUPLICATE ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3_fifo:in_queue|dcfifo:dcfifo_component|dcfifo_pbp1:auto_generated|a_graycounter_ov6:rdptr_g1p|counter5a7 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3_fifo:in_queue|dcfifo:dcfifo_component|dcfifo_pbp1:auto_generated|a_graycounter_ov6:rdptr_g1p|counter5a7~DUPLICATE ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3_fifo:in_queue|dcfifo:dcfifo_component|dcfifo_pbp1:auto_generated|a_graycounter_ov6:rdptr_g1p|counter5a8 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3_fifo:in_queue|dcfifo:dcfifo_component|dcfifo_pbp1:auto_generated|a_graycounter_ov6:rdptr_g1p|counter5a8~DUPLICATE ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3_fifo:in_queue|dcfifo:dcfifo_component|dcfifo_pbp1:auto_generated|rdptr_g[0]                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3_fifo:in_queue|dcfifo:dcfifo_component|dcfifo_pbp1:auto_generated|rdptr_g[0]~DUPLICATE                             ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|RET[3]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|RET[3]~DUPLICATE                                                                                       ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|STATE[1]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|STATE[1]~DUPLICATE                                                                                     ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|STATE[3]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|STATE[3]~DUPLICATE                                                                                     ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|STATE[4]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|STATE[4]~DUPLICATE                                                                                     ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|STATE[5]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|STATE[5]~DUPLICATE                                                                                     ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|cond                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|cond~DUPLICATE                                                                                         ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|eg_cnt[2]                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|eg_cnt[2]~DUPLICATE                                                                                    ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|eg_cnt[4]                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|eg_cnt[4]~DUPLICATE                                                                                    ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|eg_cnt[6]                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|eg_cnt[6]~DUPLICATE                                                                                    ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|eg_cnt[7]                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|eg_cnt[7]~DUPLICATE                                                                                    ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|eg_cnt[8]                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|eg_cnt[8]~DUPLICATE                                                                                    ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|eg_cnt[9]                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|eg_cnt[9]~DUPLICATE                                                                                    ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|eg_cnt[11]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|eg_cnt[11]~DUPLICATE                                                                                   ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|eg_cnt[12]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|eg_cnt[12]~DUPLICATE                                                                                   ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|eg_cnt[13]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|eg_cnt[13]~DUPLICATE                                                                                   ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|env[5]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|env[5]~DUPLICATE                                                                                       ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|env[6]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|env[6]~DUPLICATE                                                                                       ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|env[8]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|env[8]~DUPLICATE                                                                                       ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|rAcc[18]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|rAcc[18]~DUPLICATE                                                                                     ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|r_sinaddr[3]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|r_sinaddr[3]~DUPLICATE                                                                                 ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|r_sinaddr[4]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|r_sinaddr[4]~DUPLICATE                                                                                 ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|r_sinaddr[5]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|r_sinaddr[5]~DUPLICATE                                                                                 ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|r_sinaddr[6]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|r_sinaddr[6]~DUPLICATE                                                                                 ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|r_sinaddr[7]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|r_sinaddr[7]~DUPLICATE                                                                                 ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|r_sinaddr[8]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|r_sinaddr[8]~DUPLICATE                                                                                 ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|r_volume[9]                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|r_volume[9]~DUPLICATE                                                                                  ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|ram_rdata_lo[2]~_Duplicate_1                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|ram_rdata_lo[2]~_Duplicate_1DUPLICATE                                                                  ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|ram_rdata_lo[4]~_Duplicate_1                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|ram_rdata_lo[4]~_Duplicate_1DUPLICATE                                                                  ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|s_ram_CHindex[2]                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|s_ram_CHindex[2]~DUPLICATE                                                                             ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|s_ram_CHindex[3]                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|s_ram_CHindex[3]~DUPLICATE                                                                             ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|timer:timer1|sub_counter[10]                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|timer:timer1|sub_counter[10]~DUPLICATE                                                                                             ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|timer:timer2|sub_counter[1]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|timer:timer2|sub_counter[1]~DUPLICATE                                                                                              ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|timer:timer2|sub_counter[5]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|timer:timer2|sub_counter[5]~DUPLICATE                                                                                              ;                  ;                       ;
; emsx_top:U92|opl3:u_opl3|timer:timer2|sub_counter[7]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|opl3:u_opl3|timer:timer2|sub_counter[7]~DUPLICATE                                                                                              ;                  ;                       ;
; emsx_top:U92|ppi:u_ppi|eseps2:u_keyboard_controller|FAflag                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|ppi:u_ppi|eseps2:u_keyboard_controller|FAflag~DUPLICATE                                                                                        ;                  ;                       ;
; emsx_top:U92|ppi:u_ppi|eseps2:u_keyboard_controller|MtxIdx[1]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|ppi:u_ppi|eseps2:u_keyboard_controller|MtxIdx[1]~DUPLICATE                                                                                     ;                  ;                       ;
; emsx_top:U92|ppi:u_ppi|eseps2:u_keyboard_controller|Ps2Clk[2]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|ppi:u_ppi|eseps2:u_keyboard_controller|Ps2Clk[2]~DUPLICATE                                                                                     ;                  ;                       ;
; emsx_top:U92|ppi:u_ppi|eseps2:u_keyboard_controller|Ps2Cnt[0]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|ppi:u_ppi|eseps2:u_keyboard_controller|Ps2Cnt[0]~DUPLICATE                                                                                     ;                  ;                       ;
; emsx_top:U92|ppi:u_ppi|eseps2:u_keyboard_controller|Ps2Cnt[1]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|ppi:u_ppi|eseps2:u_keyboard_controller|Ps2Cnt[1]~DUPLICATE                                                                                     ;                  ;                       ;
; emsx_top:U92|ppi:u_ppi|eseps2:u_keyboard_controller|Ps2Cnt[3]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|ppi:u_ppi|eseps2:u_keyboard_controller|Ps2Cnt[3]~DUPLICATE                                                                                     ;                  ;                       ;
; emsx_top:U92|ppi:u_ppi|eseps2:u_keyboard_controller|Ps2Dat[2]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|ppi:u_ppi|eseps2:u_keyboard_controller|Ps2Dat[2]~DUPLICATE                                                                                     ;                  ;                       ;
; emsx_top:U92|ppi:u_ppi|eseps2:u_keyboard_controller|Ps2Dat[4]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|ppi:u_ppi|eseps2:u_keyboard_controller|Ps2Dat[4]~DUPLICATE                                                                                     ;                  ;                       ;
; emsx_top:U92|ppi:u_ppi|eseps2:u_keyboard_controller|Ps2Dat[5]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|ppi:u_ppi|eseps2:u_keyboard_controller|Ps2Dat[5]~DUPLICATE                                                                                     ;                  ;                       ;
; emsx_top:U92|ppi:u_ppi|eseps2:u_keyboard_controller|Ps2Seq.Ps2Rxd                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|ppi:u_ppi|eseps2:u_keyboard_controller|Ps2Seq.Ps2Rxd~DUPLICATE                                                                                 ;                  ;                       ;
; emsx_top:U92|ppi:u_ppi|eseps2:u_keyboard_controller|oFkeys[7]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|ppi:u_ppi|eseps2:u_keyboard_controller|oFkeys[7]~DUPLICATE                                                                                     ;                  ;                       ;
; emsx_top:U92|ppi:u_ppi|eseps2:u_keyboard_controller|timout[0]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|ppi:u_ppi|eseps2:u_keyboard_controller|timout[0]~DUPLICATE                                                                                     ;                  ;                       ;
; emsx_top:U92|ppi:u_ppi|eseps2:u_keyboard_controller|timout[1]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|ppi:u_ppi|eseps2:u_keyboard_controller|timout[1]~DUPLICATE                                                                                     ;                  ;                       ;
; emsx_top:U92|ppi:u_ppi|eseps2:u_keyboard_controller|timout[5]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|ppi:u_ppi|eseps2:u_keyboard_controller|timout[5]~DUPLICATE                                                                                     ;                  ;                       ;
; emsx_top:U92|ppi:u_ppi|eseps2:u_keyboard_controller|timout[8]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|ppi:u_ppi|eseps2:u_keyboard_controller|timout[8]~DUPLICATE                                                                                     ;                  ;                       ;
; emsx_top:U92|ppi:u_ppi|eseps2:u_keyboard_controller|timout[11]                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|ppi:u_ppi|eseps2:u_keyboard_controller|timout[11]~DUPLICATE                                                                                    ;                  ;                       ;
; emsx_top:U92|ppi:u_ppi|eseps2:u_keyboard_controller|timout[13]                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|ppi:u_ppi|eseps2:u_keyboard_controller|timout[13]~DUPLICATE                                                                                    ;                  ;                       ;
; emsx_top:U92|ppi:u_ppi|eseps2:u_keyboard_controller|timout[15]                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|ppi:u_ppi|eseps2:u_keyboard_controller|timout[15]~DUPLICATE                                                                                    ;                  ;                       ;
; emsx_top:U92|ppi:u_ppi|ff_ExpSlot0[4]                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|ppi:u_ppi|ff_ExpSlot0[4]~DUPLICATE                                                                                                             ;                  ;                       ;
; emsx_top:U92|ppi:u_ppi|ff_ExpSlot3[2]                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|ppi:u_ppi|ff_ExpSlot3[2]~DUPLICATE                                                                                                             ;                  ;                       ;
; emsx_top:U92|psg:u_psg|psg_wave:u_psgch|PsgClkEna[3]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|psg:u_psg|psg_wave:u_psgch|PsgClkEna[3]~DUPLICATE                                                                                              ;                  ;                       ;
; emsx_top:U92|psg:u_psg|psg_wave:u_psgch|PsgEnvReq                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|psg:u_psg|psg_wave:u_psgch|PsgEnvReq~DUPLICATE                                                                                                 ;                  ;                       ;
; emsx_top:U92|psg:u_psg|psg_wave:u_psgch|PsgFreqEnv[0]                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|psg:u_psg|psg_wave:u_psgch|PsgFreqEnv[0]~DUPLICATE                                                                                             ;                  ;                       ;
; emsx_top:U92|psg:u_psg|psg_wave:u_psgch|PsgFreqEnv[1]                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|psg:u_psg|psg_wave:u_psgch|PsgFreqEnv[1]~DUPLICATE                                                                                             ;                  ;                       ;
; emsx_top:U92|psg:u_psg|psg_wave:u_psgch|PsgFreqNoise[2]                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|psg:u_psg|psg_wave:u_psgch|PsgFreqNoise[2]~DUPLICATE                                                                                           ;                  ;                       ;
; emsx_top:U92|psg:u_psg|psg_wave:u_psgch|PsgFreqNoise[3]                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|psg:u_psg|psg_wave:u_psgch|PsgFreqNoise[3]~DUPLICATE                                                                                           ;                  ;                       ;
; emsx_top:U92|psg:u_psg|psg_wave:u_psgch|PsgGenNoise[0]                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|psg:u_psg|psg_wave:u_psgch|PsgGenNoise[0]~DUPLICATE                                                                                            ;                  ;                       ;
; emsx_top:U92|psg:u_psg|psg_wave:u_psgch|PsgGenNoise[16]                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|psg:u_psg|psg_wave:u_psgch|PsgGenNoise[16]~DUPLICATE                                                                                           ;                  ;                       ;
; emsx_top:U92|psg:u_psg|psg_wave:u_psgch|PsgRegPtr[0]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|psg:u_psg|psg_wave:u_psgch|PsgRegPtr[0]~DUPLICATE                                                                                              ;                  ;                       ;
; emsx_top:U92|psg:u_psg|psg_wave:u_psgch|PsgRegPtr[3]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|psg:u_psg|psg_wave:u_psgch|PsgRegPtr[3]~DUPLICATE                                                                                              ;                  ;                       ;
; emsx_top:U92|psg:u_psg|psg_wave:u_psgch|PsgShapeEnv[3]                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|psg:u_psg|psg_wave:u_psgch|PsgShapeEnv[3]~DUPLICATE                                                                                            ;                  ;                       ;
; emsx_top:U92|psg:u_psg|regb[1]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|psg:u_psg|regb[1]~DUPLICATE                                                                                                                    ;                  ;                       ;
; emsx_top:U92|reset_controller:u_reset_controller|FreeCounter[15]                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|reset_controller:u_reset_controller|FreeCounter[15]~DUPLICATE                                                                                  ;                  ;                       ;
; emsx_top:U92|reset_controller:u_reset_controller|FreeCounter[18]                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|reset_controller:u_reset_controller|FreeCounter[18]~DUPLICATE                                                                                  ;                  ;                       ;
; emsx_top:U92|rtc:u_real_time_clock|ff_1sec_cnt[18]                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|rtc:u_real_time_clock|ff_1sec_cnt[18]~DUPLICATE                                                                                                ;                  ;                       ;
; emsx_top:U92|rtc:u_real_time_clock|reg_day[1]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|rtc:u_real_time_clock|reg_day[1]~DUPLICATE                                                                                                     ;                  ;                       ;
; emsx_top:U92|rtc:u_real_time_clock|reg_day[5]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|rtc:u_real_time_clock|reg_day[5]~DUPLICATE                                                                                                     ;                  ;                       ;
; emsx_top:U92|rtc:u_real_time_clock|reg_hou[0]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|rtc:u_real_time_clock|reg_hou[0]~DUPLICATE                                                                                                     ;                  ;                       ;
; emsx_top:U92|rtc:u_real_time_clock|reg_hou[1]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|rtc:u_real_time_clock|reg_hou[1]~DUPLICATE                                                                                                     ;                  ;                       ;
; emsx_top:U92|rtc:u_real_time_clock|reg_hou[2]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|rtc:u_real_time_clock|reg_hou[2]~DUPLICATE                                                                                                     ;                  ;                       ;
; emsx_top:U92|rtc:u_real_time_clock|reg_hou[3]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|rtc:u_real_time_clock|reg_hou[3]~DUPLICATE                                                                                                     ;                  ;                       ;
; emsx_top:U92|rtc:u_real_time_clock|reg_hou[4]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|rtc:u_real_time_clock|reg_hou[4]~DUPLICATE                                                                                                     ;                  ;                       ;
; emsx_top:U92|rtc:u_real_time_clock|reg_hou[5]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|rtc:u_real_time_clock|reg_hou[5]~DUPLICATE                                                                                                     ;                  ;                       ;
; emsx_top:U92|rtc:u_real_time_clock|reg_min[0]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|rtc:u_real_time_clock|reg_min[0]~DUPLICATE                                                                                                     ;                  ;                       ;
; emsx_top:U92|rtc:u_real_time_clock|reg_min[1]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|rtc:u_real_time_clock|reg_min[1]~DUPLICATE                                                                                                     ;                  ;                       ;
; emsx_top:U92|rtc:u_real_time_clock|reg_min[4]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|rtc:u_real_time_clock|reg_min[4]~DUPLICATE                                                                                                     ;                  ;                       ;
; emsx_top:U92|rtc:u_real_time_clock|reg_min[5]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|rtc:u_real_time_clock|reg_min[5]~DUPLICATE                                                                                                     ;                  ;                       ;
; emsx_top:U92|rtc:u_real_time_clock|reg_min[6]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|rtc:u_real_time_clock|reg_min[6]~DUPLICATE                                                                                                     ;                  ;                       ;
; emsx_top:U92|rtc:u_real_time_clock|reg_mon[0]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|rtc:u_real_time_clock|reg_mon[0]~DUPLICATE                                                                                                     ;                  ;                       ;
; emsx_top:U92|rtc:u_real_time_clock|reg_mon[1]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|rtc:u_real_time_clock|reg_mon[1]~DUPLICATE                                                                                                     ;                  ;                       ;
; emsx_top:U92|rtc:u_real_time_clock|reg_mon[2]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|rtc:u_real_time_clock|reg_mon[2]~DUPLICATE                                                                                                     ;                  ;                       ;
; emsx_top:U92|rtc:u_real_time_clock|reg_sec[0]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|rtc:u_real_time_clock|reg_sec[0]~DUPLICATE                                                                                                     ;                  ;                       ;
; emsx_top:U92|rtc:u_real_time_clock|reg_sec[1]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|rtc:u_real_time_clock|reg_sec[1]~DUPLICATE                                                                                                     ;                  ;                       ;
; emsx_top:U92|rtc:u_real_time_clock|reg_sec[2]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|rtc:u_real_time_clock|reg_sec[2]~DUPLICATE                                                                                                     ;                  ;                       ;
; emsx_top:U92|rtc:u_real_time_clock|reg_sec[3]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|rtc:u_real_time_clock|reg_sec[3]~DUPLICATE                                                                                                     ;                  ;                       ;
; emsx_top:U92|rtc:u_real_time_clock|reg_sec[4]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|rtc:u_real_time_clock|reg_sec[4]~DUPLICATE                                                                                                     ;                  ;                       ;
; emsx_top:U92|rtc:u_real_time_clock|reg_yea[0]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|rtc:u_real_time_clock|reg_yea[0]~DUPLICATE                                                                                                     ;                  ;                       ;
; emsx_top:U92|rtc:u_real_time_clock|reg_yea[4]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|rtc:u_real_time_clock|reg_yea[4]~DUPLICATE                                                                                                     ;                  ;                       ;
; emsx_top:U92|s1990:u_s1990|ff_freerun_counter[2]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|s1990:u_s1990|ff_freerun_counter[2]~DUPLICATE                                                                                                  ;                  ;                       ;
; emsx_top:U92|s1990:u_s1990|ff_freerun_counter[6]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|s1990:u_s1990|ff_freerun_counter[6]~DUPLICATE                                                                                                  ;                  ;                       ;
; emsx_top:U92|s1990:u_s1990|ff_freerun_counter[11]                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|s1990:u_s1990|ff_freerun_counter[11]~DUPLICATE                                                                                                 ;                  ;                       ;
; emsx_top:U92|s1990:u_s1990|ff_freerun_counter[13]                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|s1990:u_s1990|ff_freerun_counter[13]~DUPLICATE                                                                                                 ;                  ;                       ;
; emsx_top:U92|s1990:u_s1990|ff_freerun_counter[15]                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|s1990:u_s1990|ff_freerun_counter[15]~DUPLICATE                                                                                                 ;                  ;                       ;
; emsx_top:U92|s1990:u_s1990|ff_register_index[1]                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|s1990:u_s1990|ff_register_index[1]~DUPLICATE                                                                                                   ;                  ;                       ;
; emsx_top:U92|sound_mixer:u_sound_mixer|c_Psg[3]                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|sound_mixer:u_sound_mixer|c_Psg[3]~DUPLICATE                                                                                                   ;                  ;                       ;
; emsx_top:U92|sound_mixer:u_sound_mixer|c_Scc[3]                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|sound_mixer:u_sound_mixer|c_Scc[3]~DUPLICATE                                                                                                   ;                  ;                       ;
; emsx_top:U92|sound_mixer:u_sound_mixer|ff_prepsg[8]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|sound_mixer:u_sound_mixer|ff_prepsg[8]~DUPLICATE                                                                                               ;                  ;                       ;
; emsx_top:U92|switched_io_ports:u_switched_io_ports|LastRst_sta~reg0                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|switched_io_ports:u_switched_io_ports|LastRst_sta~reg0DUPLICATE                                                                                ;                  ;                       ;
; emsx_top:U92|switched_io_ports:u_switched_io_ports|io42_id212[5]~reg0                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|switched_io_ports:u_switched_io_ports|io42_id212[5]~reg0DUPLICATE                                                                              ;                  ;                       ;
; emsx_top:U92|switched_io_ports:u_switched_io_ports|legacy_sel~reg0                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|switched_io_ports:u_switched_io_ports|legacy_sel~reg0DUPLICATE                                                                                 ;                  ;                       ;
; emsx_top:U92|tr_midi:u_tr_midi|i8251:u_8251|i8251_receiver:comb_427|ff_rx_state.rx_state_idle                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|tr_midi:u_tr_midi|i8251:u_8251|i8251_receiver:comb_427|ff_rx_state.rx_state_idle~DUPLICATE                                                     ;                  ;                       ;
; emsx_top:U92|tr_midi:u_tr_midi|i8251:u_8251|i8251_receiver:comb_427|ff_rx_state.rx_state_start_bit                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|tr_midi:u_tr_midi|i8251:u_8251|i8251_receiver:comb_427|ff_rx_state.rx_state_start_bit~DUPLICATE                                                ;                  ;                       ;
; emsx_top:U92|tr_midi:u_tr_midi|i8251:u_8251|i8251_transmitter:u_transmitter|ff_tx_baud_counter[0]                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|tr_midi:u_tr_midi|i8251:u_8251|i8251_transmitter:u_transmitter|ff_tx_baud_counter[0]~DUPLICATE                                                 ;                  ;                       ;
; emsx_top:U92|tr_midi:u_tr_midi|i8251:u_8251|i8251_transmitter:u_transmitter|ff_tx_remain_bit[0]                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|tr_midi:u_tr_midi|i8251:u_8251|i8251_transmitter:u_transmitter|ff_tx_remain_bit[0]~DUPLICATE                                                   ;                  ;                       ;
; emsx_top:U92|tr_midi:u_tr_midi|i8251:u_8251|i8251_transmitter:u_transmitter|ff_tx_state.tx_state_data_bit                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|tr_midi:u_tr_midi|i8251:u_8251|i8251_transmitter:u_transmitter|ff_tx_state.tx_state_data_bit~DUPLICATE                                         ;                  ;                       ;
; emsx_top:U92|tr_midi:u_tr_midi|i8251:u_8251|i8251_transmitter:u_transmitter|ff_tx_state.tx_state_idle                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|tr_midi:u_tr_midi|i8251:u_8251|i8251_transmitter:u_transmitter|ff_tx_state.tx_state_idle~DUPLICATE                                             ;                  ;                       ;
; emsx_top:U92|tr_midi:u_tr_midi|i8251:u_8251|i8251_transmitter:u_transmitter|ff_tx_state.tx_state_start_bit                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|tr_midi:u_tr_midi|i8251:u_8251|i8251_transmitter:u_transmitter|ff_tx_state.tx_state_start_bit~DUPLICATE                                        ;                  ;                       ;
; emsx_top:U92|tr_midi:u_tr_midi|i8251:u_8251|i8251_transmitter:u_transmitter|ff_tx_state.tx_state_stop_bit                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|tr_midi:u_tr_midi|i8251:u_8251|i8251_transmitter:u_transmitter|ff_tx_state.tx_state_stop_bit~DUPLICATE                                         ;                  ;                       ;
; emsx_top:U92|tr_midi:u_tr_midi|i8253:u_8253|i8253_control:u_control0|ff_m[1]                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|tr_midi:u_tr_midi|i8253:u_8253|i8253_control:u_control0|ff_m[1]~DUPLICATE                                                                      ;                  ;                       ;
; emsx_top:U92|tr_midi:u_tr_midi|i8253:u_8253|i8253_control:u_control0|ff_rw[1]                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|tr_midi:u_tr_midi|i8253:u_8253|i8253_control:u_control0|ff_rw[1]~DUPLICATE                                                                     ;                  ;                       ;
; emsx_top:U92|tr_midi:u_tr_midi|i8253:u_8253|i8253_control:u_control0|ff_sel_msb_wr                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|tr_midi:u_tr_midi|i8253:u_8253|i8253_control:u_control0|ff_sel_msb_wr~DUPLICATE                                                                ;                  ;                       ;
; emsx_top:U92|tr_midi:u_tr_midi|i8253:u_8253|i8253_control:u_control2|ff_sel_msb_wr                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|tr_midi:u_tr_midi|i8253:u_8253|i8253_control:u_control2|ff_sel_msb_wr~DUPLICATE                                                                ;                  ;                       ;
; emsx_top:U92|tr_midi:u_tr_midi|i8253:u_8253|i8253_counter:u_counter0|ff_counter0[2]                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|tr_midi:u_tr_midi|i8253:u_8253|i8253_counter:u_counter0|ff_counter0[2]~DUPLICATE                                                               ;                  ;                       ;
; emsx_top:U92|tr_midi:u_tr_midi|i8253:u_8253|i8253_counter:u_counter0|ff_counter0[3]                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|tr_midi:u_tr_midi|i8253:u_8253|i8253_counter:u_counter0|ff_counter0[3]~DUPLICATE                                                               ;                  ;                       ;
; emsx_top:U92|tr_midi:u_tr_midi|i8253:u_8253|i8253_counter:u_counter0|ff_counter1[3]                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|tr_midi:u_tr_midi|i8253:u_8253|i8253_counter:u_counter0|ff_counter1[3]~DUPLICATE                                                               ;                  ;                       ;
; emsx_top:U92|tr_midi:u_tr_midi|i8253:u_8253|i8253_counter:u_counter0|ff_counter2[2]                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|tr_midi:u_tr_midi|i8253:u_8253|i8253_counter:u_counter0|ff_counter2[2]~DUPLICATE                                                               ;                  ;                       ;
; emsx_top:U92|tr_midi:u_tr_midi|i8253:u_8253|i8253_counter:u_counter2|ff_counter0[3]                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|tr_midi:u_tr_midi|i8253:u_8253|i8253_counter:u_counter2|ff_counter0[3]~DUPLICATE                                                               ;                  ;                       ;
; emsx_top:U92|tr_midi:u_tr_midi|i8253:u_8253|i8253_counter:u_counter2|ff_counter1[0]                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|tr_midi:u_tr_midi|i8253:u_8253|i8253_counter:u_counter2|ff_counter1[0]~DUPLICATE                                                               ;                  ;                       ;
; emsx_top:U92|tr_midi:u_tr_midi|i8253:u_8253|i8253_counter:u_counter2|ff_counter1[2]                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|tr_midi:u_tr_midi|i8253:u_8253|i8253_counter:u_counter2|ff_counter1[2]~DUPLICATE                                                               ;                  ;                       ;
; emsx_top:U92|tr_midi:u_tr_midi|i8253:u_8253|i8253_counter:u_counter2|ff_counter2[0]                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|tr_midi:u_tr_midi|i8253:u_8253|i8253_counter:u_counter2|ff_counter2[0]~DUPLICATE                                                               ;                  ;                       ;
; emsx_top:U92|tr_midi:u_tr_midi|i8253:u_8253|i8253_counter:u_counter2|ff_counter2[1]                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|tr_midi:u_tr_midi|i8253:u_8253|i8253_counter:u_counter2|ff_counter2[1]~DUPLICATE                                                               ;                  ;                       ;
; emsx_top:U92|tr_midi:u_tr_midi|i8253:u_8253|i8253_counter:u_counter2|ff_counter2[2]                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|tr_midi:u_tr_midi|i8253:u_8253|i8253_counter:u_counter2|ff_counter2[2]~DUPLICATE                                                               ;                  ;                       ;
; emsx_top:U92|tr_midi:u_tr_midi|i8253:u_8253|i8253_counter:u_counter2|ff_counter2[3]                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|tr_midi:u_tr_midi|i8253:u_8253|i8253_counter:u_counter2|ff_counter2[3]~DUPLICATE                                                               ;                  ;                       ;
; emsx_top:U92|tr_midi:u_tr_midi|i8253:u_8253|i8253_counter:u_counter2|ff_counter3[2]                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; emsx_top:U92|tr_midi:u_tr_midi|i8253:u_8253|i8253_counter:u_counter2|ff_counter3[2]~DUPLICATE                                                               ;                  ;                       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                            ;
+------------------+----------------+--------------+------------+---------------+----------------+
; Name             ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+------------------+----------------+--------------+------------+---------------+----------------+
; Location         ;                ;              ; CLOCK2_50  ; PIN_H13       ; QSF Assignment ;
; Location         ;                ;              ; CLOCK3_50  ; PIN_E10       ; QSF Assignment ;
; Location         ;                ;              ; CLOCK4_50  ; PIN_V15       ; QSF Assignment ;
; Location         ;                ;              ; GPIO_0[0]  ; PIN_N16       ; QSF Assignment ;
; Location         ;                ;              ; GPIO_0[2]  ; PIN_M16       ; QSF Assignment ;
; Location         ;                ;              ; GPIO_1[0]  ; PIN_H16       ; QSF Assignment ;
; Location         ;                ;              ; GPIO_1[15] ; PIN_J11       ; QSF Assignment ;
; Location         ;                ;              ; GPIO_1[17] ; PIN_A15       ; QSF Assignment ;
; Location         ;                ;              ; GPIO_1[18] ; PIN_J13       ; QSF Assignment ;
; Location         ;                ;              ; GPIO_1[19] ; PIN_L8        ; QSF Assignment ;
; Location         ;                ;              ; GPIO_1[2]  ; PIN_H15       ; QSF Assignment ;
; Current Strength ; emsx_top_de0cv ;              ; pJoyA      ; 4MA           ; QSF Assignment ;
; Current Strength ; emsx_top_de0cv ;              ; pJoyB      ; 4MA           ; QSF Assignment ;
; Slow Slew Rate   ; emsx_top_de0cv ;              ; pVideoHS_n ; OFF           ; QSF Assignment ;
; Slow Slew Rate   ; emsx_top_de0cv ;              ; pVideoVS_n ; OFF           ; QSF Assignment ;
; PCI I/O          ; emsx_top_de0cv ;              ; pSltBdir_n ; ON            ; QSF Assignment ;
; PCI I/O          ; emsx_top_de0cv ;              ; pSltCs1_n  ; ON            ; QSF Assignment ;
; PCI I/O          ; emsx_top_de0cv ;              ; pSltCs2_n  ; ON            ; QSF Assignment ;
; PCI I/O          ; emsx_top_de0cv ;              ; pSltDat[0] ; ON            ; QSF Assignment ;
; PCI I/O          ; emsx_top_de0cv ;              ; pSltDat[1] ; ON            ; QSF Assignment ;
; PCI I/O          ; emsx_top_de0cv ;              ; pSltDat[2] ; ON            ; QSF Assignment ;
; PCI I/O          ; emsx_top_de0cv ;              ; pSltDat[3] ; ON            ; QSF Assignment ;
; PCI I/O          ; emsx_top_de0cv ;              ; pSltDat[4] ; ON            ; QSF Assignment ;
; PCI I/O          ; emsx_top_de0cv ;              ; pSltDat[5] ; ON            ; QSF Assignment ;
; PCI I/O          ; emsx_top_de0cv ;              ; pSltDat[6] ; ON            ; QSF Assignment ;
; PCI I/O          ; emsx_top_de0cv ;              ; pSltDat[7] ; ON            ; QSF Assignment ;
; PCI I/O          ; emsx_top_de0cv ;              ; pSltInt_n  ; ON            ; QSF Assignment ;
; PCI I/O          ; emsx_top_de0cv ;              ; pSltIorq_n ; ON            ; QSF Assignment ;
; PCI I/O          ; emsx_top_de0cv ;              ; pSltM1_n   ; ON            ; QSF Assignment ;
; PCI I/O          ; emsx_top_de0cv ;              ; pSltMerq_n ; ON            ; QSF Assignment ;
; PCI I/O          ; emsx_top_de0cv ;              ; pSltRd_n   ; ON            ; QSF Assignment ;
; PCI I/O          ; emsx_top_de0cv ;              ; pSltRfsh_n ; ON            ; QSF Assignment ;
; PCI I/O          ; emsx_top_de0cv ;              ; pSltRst_n  ; ON            ; QSF Assignment ;
; PCI I/O          ; emsx_top_de0cv ;              ; pSltWait_n ; ON            ; QSF Assignment ;
; PCI I/O          ; emsx_top_de0cv ;              ; pSltWr_n   ; ON            ; QSF Assignment ;
; I/O Standard     ; emsx_top_de0cv ;              ; CLOCK2_50  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; emsx_top_de0cv ;              ; CLOCK3_50  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; emsx_top_de0cv ;              ; CLOCK4_50  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; emsx_top_de0cv ;              ; GPIO_0[0]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; emsx_top_de0cv ;              ; GPIO_0[2]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; emsx_top_de0cv ;              ; GPIO_1[0]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; emsx_top_de0cv ;              ; GPIO_1[15] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; emsx_top_de0cv ;              ; GPIO_1[17] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; emsx_top_de0cv ;              ; GPIO_1[18] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; emsx_top_de0cv ;              ; GPIO_1[19] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; emsx_top_de0cv ;              ; GPIO_1[2]  ; 3.3-V LVTTL   ; QSF Assignment ;
+------------------+----------------+--------------+------------+---------------+----------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 21549 ) ; 0.00 % ( 0 / 21549 )       ; 0.00 % ( 0 / 21549 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 21549 ) ; 0.00 % ( 0 / 21549 )       ; 0.00 % ( 0 / 21549 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 21537 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 12 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/hra/Documents/github/one-chip-msx-kai/source/pld/projects/de0cv/output_files/emsx_top_de0cv.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 8,913 / 18,480        ; 48 %  ;
; ALMs needed [=A-B+C]                                        ; 8,913                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 9,519 / 18,480        ; 52 %  ;
;         [a] ALMs used for LUT logic and registers           ; 2,283                 ;       ;
;         [b] ALMs used for LUT logic                         ; 6,603                 ;       ;
;         [c] ALMs used for registers                         ; 633                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 709 / 18,480          ; 4 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 103 / 18,480          ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ;       ;
;         [c] Due to LAB input limits                         ; 103                   ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 1,150 / 1,848         ; 62 %  ;
;     -- Logic LABs                                           ; 1,150                 ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 14,762                ;       ;
;     -- 7 input functions                                    ; 274                   ;       ;
;     -- 6 input functions                                    ; 2,249                 ;       ;
;     -- 5 input functions                                    ; 4,282                 ;       ;
;     -- 4 input functions                                    ; 2,166                 ;       ;
;     -- <=3 input functions                                  ; 5,791                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 463                   ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 6,436                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 5,831 / 36,960        ; 16 %  ;
;         -- Secondary logic registers                        ; 605 / 36,960          ; 2 %   ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 5,906                 ;       ;
;         -- Routing optimization registers                   ; 530                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 195 / 224             ; 87 %  ;
;     -- Clock pins                                           ; 5 / 9                 ; 56 %  ;
;     -- Dedicated input pins                                 ; 0 / 11                ; 0 %   ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 61 / 308              ; 20 %  ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 329,120 / 3,153,920   ; 10 %  ;
; Total block memory implementation bits                      ; 624,640 / 3,153,920   ; 20 %  ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 22 / 66               ; 33 %  ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 1 / 4                 ; 25 %  ;
; Global signals                                              ; 4                     ;       ;
;     -- Global clocks                                        ; 4 / 16                ; 25 %  ;
;     -- Quadrant clocks                                      ; 0 / 88                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 68                ; 0 %   ;
; SERDES Receivers                                            ; 0 / 68                ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 1 / 1                 ; 100 % ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 14.4% / 14.8% / 12.9% ;       ;
; Peak interconnect usage (total/H/V)                         ; 28.0% / 28.4% / 26.7% ;       ;
; Maximum fan-out                                             ; 4775                  ;       ;
; Highest non-global fan-out                                  ; 565                   ;       ;
; Total fan-out                                               ; 85085                 ;       ;
; Average fan-out                                             ; 3.83                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 8913 / 18480 ( 48 % ) ; 0 / 18480 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 8913                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 9519 / 18480 ( 52 % ) ; 0 / 18480 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 2283                  ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 6603                  ; 0                              ;
;         [c] ALMs used for registers                         ; 633                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 709 / 18480 ( 4 % )   ; 0 / 18480 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 103 / 18480 ( < 1 % ) ; 0 / 18480 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 103                   ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 1150 / 1848 ( 62 % )  ; 0 / 1848 ( 0 % )               ;
;     -- Logic LABs                                           ; 1150                  ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 14762                 ; 0                              ;
;     -- 7 input functions                                    ; 274                   ; 0                              ;
;     -- 6 input functions                                    ; 2249                  ; 0                              ;
;     -- 5 input functions                                    ; 4282                  ; 0                              ;
;     -- 4 input functions                                    ; 2166                  ; 0                              ;
;     -- <=3 input functions                                  ; 5791                  ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 463                   ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 5831 / 36960 ( 16 % ) ; 0 / 36960 ( 0 % )              ;
;         -- Secondary logic registers                        ; 605 / 36960 ( 2 % )   ; 0 / 36960 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 5906                  ; 0                              ;
;         -- Routing optimization registers                   ; 530                   ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 193                   ; 2                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 329120                ; 0                              ;
; Total block memory implementation bits                      ; 624640                ; 0                              ;
; M10K block                                                  ; 61 / 308 ( 19 % )     ; 0 / 308 ( 0 % )                ;
; DSP block                                                   ; 22 / 66 ( 33 % )      ; 0 / 66 ( 0 % )                 ;
; ASMI block                                                  ; 0 / 1 ( 0 % )         ; 1 / 1 ( 100 % )                ;
; Clock enable block                                          ; 2 / 104 ( 1 % )       ; 2 / 104 ( 1 % )                ;
; Fractional PLL                                              ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; PLL Output Counter                                          ; 0 / 36 ( 0 % )        ; 2 / 36 ( 5 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 5728                  ; 11                             ;
;     -- Registered Input Connections                         ; 5562                  ; 0                              ;
;     -- Output Connections                                   ; 97                    ; 5642                           ;
;     -- Registered Output Connections                        ; 1                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 86039                 ; 5701                           ;
;     -- Registered Connections                               ; 36683                 ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 172                   ; 5653                           ;
;     -- hard_block:auto_generated_inst                       ; 5653                  ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 19                    ; 12                             ;
;     -- Output Ports                                         ; 97                    ; 4                              ;
;     -- Bidir Ports                                          ; 86                    ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 6                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 6                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                               ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; CLOCK_50  ; M9    ; 3B       ; 22           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; RESET_N   ; P22   ; 5A       ; 54           ; 16           ; 54           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; pCMT_in   ; D13   ; 7A       ; 36           ; 45           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; pDip[0]   ; U13   ; 4A       ; 33           ; 0            ; 40           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; pDip[1]   ; V13   ; 4A       ; 33           ; 0            ; 57           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; pDip[2]   ; T13   ; 4A       ; 34           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; pDip[3]   ; T12   ; 4A       ; 34           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; pDip[4]   ; AA15  ; 4A       ; 36           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; pDip[5]   ; AB15  ; 4A       ; 36           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; pDip[6]   ; AA14  ; 4A       ; 34           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; pDip[7]   ; AA13  ; 4A       ; 34           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; pDip[8]   ; AB13  ; 4A       ; 33           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; pDip[9]   ; AB12  ; 4A       ; 33           ; 0            ; 74           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; pMidiRxD  ; G12   ; 7A       ; 34           ; 45           ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; pSW[0]    ; U7    ; 3A       ; 10           ; 0            ; 91           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; pSW[1]    ; W9    ; 3A       ; 11           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; pSW[2]    ; M7    ; 3A       ; 14           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; pSW[3]    ; M6    ; 3A       ; 14           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; pSltInt_n ; K17   ; 5B       ; 54           ; 20           ; 3            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; p7SegLed0[0] ; U21   ; 4A       ; 52           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; p7SegLed0[1] ; V21   ; 4A       ; 51           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; p7SegLed0[2] ; W22   ; 4A       ; 48           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; p7SegLed0[3] ; W21   ; 4A       ; 50           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; p7SegLed0[4] ; Y22   ; 4A       ; 48           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; p7SegLed0[5] ; Y21   ; 4A       ; 50           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; p7SegLed0[6] ; AA22  ; 4A       ; 46           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; p7SegLed1[0] ; AA20  ; 4A       ; 44           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; p7SegLed1[1] ; AB20  ; 4A       ; 40           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; p7SegLed1[2] ; AA19  ; 4A       ; 44           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; p7SegLed1[3] ; AA18  ; 4A       ; 43           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; p7SegLed1[4] ; AB18  ; 4A       ; 38           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; p7SegLed1[5] ; AA17  ; 4A       ; 43           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; p7SegLed1[6] ; U22   ; 4A       ; 51           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; p7SegLed2[0] ; Y19   ; 4A       ; 48           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; p7SegLed2[1] ; AB17  ; 4A       ; 38           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; p7SegLed2[2] ; AA10  ; 3B       ; 22           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; p7SegLed2[3] ; Y14   ; 4A       ; 36           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; p7SegLed2[4] ; V14   ; 4A       ; 38           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; p7SegLed2[5] ; AB22  ; 4A       ; 46           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; p7SegLed2[6] ; AB21  ; 4A       ; 40           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; p7SegLed3[0] ; Y16   ; 4A       ; 40           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; p7SegLed3[1] ; W16   ; 4A       ; 46           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; p7SegLed3[2] ; Y17   ; 4A       ; 40           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; p7SegLed3[3] ; V16   ; 4A       ; 46           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; p7SegLed3[4] ; U17   ; 4A       ; 52           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; p7SegLed3[5] ; V18   ; 4A       ; 51           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; p7SegLed3[6] ; V19   ; 4A       ; 51           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; p7SegLed4[0] ; U20   ; 4A       ; 52           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; p7SegLed4[1] ; Y20   ; 4A       ; 48           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; p7SegLed4[2] ; V20   ; 4A       ; 44           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; p7SegLed4[3] ; U16   ; 4A       ; 52           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; p7SegLed4[4] ; U15   ; 4A       ; 43           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; p7SegLed4[5] ; Y15   ; 4A       ; 36           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; p7SegLed4[6] ; P9    ; 3B       ; 29           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; p7SegLed5[0] ; N9    ; 3B       ; 29           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; p7SegLed5[1] ; M8    ; 3B       ; 22           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; p7SegLed5[2] ; T14   ; 4A       ; 43           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; p7SegLed5[3] ; P14   ; 4A       ; 50           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; p7SegLed5[4] ; C1    ; 2A       ; 0            ; 21           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; p7SegLed5[5] ; C2    ; 2A       ; 0            ; 21           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; p7SegLed5[6] ; W19   ; 4A       ; 44           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; pCMT_out     ; G17   ; 7A       ; 50           ; 45           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; pCpuClk      ; A12   ; 7A       ; 36           ; 45           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; pDac_S       ; J18   ; 7A       ; 48           ; 45           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; pLed[0]      ; AA2   ; 2A       ; 0            ; 18           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; pLed[1]      ; AA1   ; 2A       ; 0            ; 18           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; pLed[2]      ; W2    ; 2A       ; 0            ; 18           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; pLed[3]      ; Y3    ; 2A       ; 0            ; 18           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; pLed[4]      ; N2    ; 2A       ; 0            ; 19           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; pLed[5]      ; N1    ; 2A       ; 0            ; 19           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; pLed[6]      ; U2    ; 2A       ; 0            ; 19           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; pLed[7]      ; U1    ; 2A       ; 0            ; 19           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; pLed[8]      ; L2    ; 2A       ; 0            ; 20           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; pLed[9]      ; L1    ; 2A       ; 0            ; 20           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; pMemAdr[0]   ; W8    ; 3A       ; 11           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; pMemAdr[10]  ; U8    ; 3A       ; 10           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; pMemAdr[11]  ; P6    ; 3A       ; 11           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; pMemAdr[12]  ; R7    ; 3A       ; 14           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; pMemAdr[1]   ; T8    ; 3A       ; 12           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; pMemAdr[2]   ; U11   ; 3B       ; 24           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; pMemAdr[3]   ; Y10   ; 3B       ; 23           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; pMemAdr[4]   ; N6    ; 3A       ; 11           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; pMemAdr[5]   ; AB10  ; 3B       ; 25           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; pMemAdr[6]   ; P12   ; 3B       ; 24           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; pMemAdr[7]   ; P7    ; 3A       ; 14           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; pMemAdr[8]   ; P8    ; 3B       ; 18           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; pMemAdr[9]   ; R5    ; 3A       ; 10           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; pMemBa0      ; T7    ; 3A       ; 12           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; pMemBa1      ; AB7   ; 3B       ; 18           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; pMemCas_n    ; V6    ; 3A       ; 12           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; pMemCke      ; R6    ; 3A       ; 10           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; pMemClk      ; AB11  ; 3B       ; 25           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; pMemCs_n     ; U6    ; 3A       ; 12           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; pMemLdq      ; U12   ; 3B       ; 24           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; pMemRas_n    ; AB6   ; 3B       ; 16           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; pMemUdq      ; N8    ; 3B       ; 18           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; pMemWe_n     ; AB5   ; 3B       ; 16           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; pMidiTxD     ; G15   ; 7A       ; 43           ; 45           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; pREM_out     ; G11   ; 7A       ; 38           ; 45           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; pSd_Ck       ; H11   ; 7A       ; 34           ; 45           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; pSd_Cm       ; B11   ; 7A       ; 32           ; 45           ; 91           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; pSltBdir_n   ; H14   ; 7A       ; 42           ; 45           ; 0            ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; pSltRst_n    ; T20   ; 5A       ; 54           ; 14           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; pSltRsv16    ; C13   ; 7A       ; 36           ; 45           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; pSltRsv5     ; A13   ; 7A       ; 42           ; 45           ; 51           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; pStrA        ; F15   ; 7A       ; 46           ; 45           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; pStrB        ; F14   ; 7A       ; 43           ; 45           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; pVideoHS_n   ; H8    ; 8A       ; 20           ; 45           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; On           ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; pVideoVS_n   ; G8    ; 8A       ; 20           ; 45           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+----------------------------------------------------------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group                                                  ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+----------------------------------------------------------------------+
; pDac_VB[0]  ; B6    ; 8A       ; 14           ; 45           ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                    ;
; pDac_VB[1]  ; B7    ; 8A       ; 14           ; 45           ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                    ;
; pDac_VB[2]  ; A8    ; 8A       ; 12           ; 45           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                    ;
; pDac_VB[3]  ; A7    ; 8A       ; 12           ; 45           ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                    ;
; pDac_VG[0]  ; L7    ; 8A       ; 22           ; 45           ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                    ;
; pDac_VG[1]  ; K7    ; 8A       ; 22           ; 45           ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                    ;
; pDac_VG[2]  ; J7    ; 8A       ; 20           ; 45           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                    ;
; pDac_VG[3]  ; J8    ; 8A       ; 20           ; 45           ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                    ;
; pDac_VR[0]  ; A9    ; 8A       ; 18           ; 45           ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                    ;
; pDac_VR[1]  ; B10   ; 8A       ; 16           ; 45           ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                    ;
; pDac_VR[2]  ; C9    ; 8A       ; 16           ; 45           ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                    ;
; pDac_VR[3]  ; A5    ; 8A       ; 16           ; 45           ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                    ;
; pJoyA[0]    ; E15   ; 7A       ; 46           ; 45           ; 40           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                    ;
; pJoyA[1]    ; C15   ; 7A       ; 43           ; 45           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                    ;
; pJoyA[2]    ; A14   ; 7A       ; 46           ; 45           ; 91           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                    ;
; pJoyA[3]    ; E14   ; 7A       ; 40           ; 45           ; 40           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                    ;
; pJoyA[4]    ; E16   ; 7A       ; 50           ; 45           ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; emsx_top:U92|psg:u_psg|joya_out[0]~en                                ;
; pJoyA[5]    ; B15   ; 7A       ; 43           ; 45           ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; emsx_top:U92|psg:u_psg|joya_out[1]~en                                ;
; pJoyB[0]    ; J17   ; 7A       ; 44           ; 45           ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                    ;
; pJoyB[1]    ; G13   ; 7A       ; 38           ; 45           ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                    ;
; pJoyB[2]    ; G16   ; 7A       ; 50           ; 45           ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                    ;
; pJoyB[3]    ; F13   ; 7A       ; 40           ; 45           ; 57           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                    ;
; pJoyB[4]    ; K16   ; 7A       ; 44           ; 45           ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; emsx_top:U92|psg:u_psg|joyb_out[0]~en                                ;
; pJoyB[5]    ; F12   ; 7A       ; 38           ; 45           ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; emsx_top:U92|psg:u_psg|joyb_out[1]~en                                ;
; pMemDat[0]  ; Y9    ; 3B       ; 23           ; 0            ; 74           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; emsx_top:U92|emsx_sdram_controller:u_sdram_control|ff_sdr_data[0]~en ;
; pMemDat[10] ; AA8   ; 3B       ; 19           ; 0            ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; emsx_top:U92|emsx_sdram_controller:u_sdram_control|ff_sdr_data[0]~en ;
; pMemDat[11] ; AA7   ; 3B       ; 18           ; 0            ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; emsx_top:U92|emsx_sdram_controller:u_sdram_control|ff_sdr_data[0]~en ;
; pMemDat[12] ; V10   ; 3B       ; 16           ; 0            ; 40           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; emsx_top:U92|emsx_sdram_controller:u_sdram_control|ff_sdr_data[0]~en ;
; pMemDat[13] ; V9    ; 3B       ; 16           ; 0            ; 57           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; emsx_top:U92|emsx_sdram_controller:u_sdram_control|ff_sdr_data[0]~en ;
; pMemDat[14] ; U10   ; 3B       ; 19           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; emsx_top:U92|emsx_sdram_controller:u_sdram_control|ff_sdr_data[0]~en ;
; pMemDat[15] ; T9    ; 3B       ; 19           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; emsx_top:U92|emsx_sdram_controller:u_sdram_control|ff_sdr_data[0]~en ;
; pMemDat[1]  ; T10   ; 3B       ; 23           ; 0            ; 57           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; emsx_top:U92|emsx_sdram_controller:u_sdram_control|ff_sdr_data[0]~en ;
; pMemDat[2]  ; R9    ; 3B       ; 23           ; 0            ; 40           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; emsx_top:U92|emsx_sdram_controller:u_sdram_control|ff_sdr_data[0]~en ;
; pMemDat[3]  ; Y11   ; 3B       ; 29           ; 0            ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; emsx_top:U92|emsx_sdram_controller:u_sdram_control|ff_sdr_data[0]~en ;
; pMemDat[4]  ; R10   ; 3B       ; 25           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; emsx_top:U92|emsx_sdram_controller:u_sdram_control|ff_sdr_data[0]~en ;
; pMemDat[5]  ; R11   ; 3B       ; 25           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; emsx_top:U92|emsx_sdram_controller:u_sdram_control|ff_sdr_data[0]~en ;
; pMemDat[6]  ; R12   ; 3B       ; 24           ; 0            ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; emsx_top:U92|emsx_sdram_controller:u_sdram_control|ff_sdr_data[0]~en ;
; pMemDat[7]  ; AA12  ; 3B       ; 29           ; 0            ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; emsx_top:U92|emsx_sdram_controller:u_sdram_control|ff_sdr_data[0]~en ;
; pMemDat[8]  ; AA9   ; 3B       ; 22           ; 0            ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; emsx_top:U92|emsx_sdram_controller:u_sdram_control|ff_sdr_data[0]~en ;
; pMemDat[9]  ; AB8   ; 3B       ; 19           ; 0            ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; emsx_top:U92|emsx_sdram_controller:u_sdram_control|ff_sdr_data[0]~en ;
; pPs2Clk     ; D3    ; 2A       ; 0            ; 20           ; 3            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                    ;
; pPs2Dat     ; G2    ; 2A       ; 0            ; 21           ; 3            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; emsx_top:U92|ppi:u_ppi|eseps2:u_keyboard_controller|pPs2Dat~en       ;
; pPs2mClk    ; E2    ; 2A       ; 0            ; 20           ; 20           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                    ;
; pPs2mDat    ; G1    ; 2A       ; 0            ; 21           ; 20           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                    ;
; pSd_Dt[0]   ; K9    ; 7A       ; 34           ; 45           ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                    ;
; pSd_Dt[1]   ; D12   ; 7A       ; 32           ; 45           ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                    ;
; pSd_Dt[2]   ; E12   ; 7A       ; 32           ; 45           ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                    ;
; pSd_Dt[3]   ; C11   ; 7A       ; 32           ; 45           ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                    ;
; pSltAdr[0]  ; B16   ; 7A       ; 52           ; 45           ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                    ;
; pSltAdr[10] ; R22   ; 5A       ; 54           ; 15           ; 54           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                    ;
; pSltAdr[11] ; R21   ; 5A       ; 54           ; 16           ; 37           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                    ;
; pSltAdr[12] ; T22   ; 5A       ; 54           ; 15           ; 37           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                    ;
; pSltAdr[13] ; N20   ; 5B       ; 54           ; 18           ; 77           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                    ;
; pSltAdr[14] ; N19   ; 5B       ; 54           ; 19           ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                    ;
; pSltAdr[15] ; M22   ; 5B       ; 54           ; 19           ; 37           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                    ;
; pSltAdr[1]  ; B12   ; 7A       ; 36           ; 45           ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                    ;
; pSltAdr[2]  ; C16   ; 7A       ; 52           ; 45           ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                    ;
; pSltAdr[3]  ; D17   ; 7A       ; 50           ; 45           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                    ;
; pSltAdr[4]  ; K20   ; 7A       ; 52           ; 45           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                    ;
; pSltAdr[5]  ; K21   ; 5B       ; 54           ; 21           ; 37           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                    ;
; pSltAdr[6]  ; K22   ; 5B       ; 54           ; 21           ; 54           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                    ;
; pSltAdr[7]  ; M20   ; 5B       ; 54           ; 20           ; 37           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                    ;
; pSltAdr[8]  ; M21   ; 5B       ; 54           ; 20           ; 54           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                    ;
; pSltAdr[9]  ; N21   ; 5B       ; 54           ; 18           ; 94           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                    ;
; pSltCs12_n  ; G18   ; 7A       ; 48           ; 45           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                    ;
; pSltCs1_n   ; T15   ; 5A       ; 54           ; 15           ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                    ;
; pSltCs2_n   ; T17   ; 5A       ; 54           ; 14           ; 60           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                    ;
; pSltDat[0]  ; P19   ; 5A       ; 54           ; 17           ; 37           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; emsx_top:U92|pSltDat[0]~19 (inverted)                                ;
; pSltDat[1]  ; L22   ; 5B       ; 54           ; 19           ; 54           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; emsx_top:U92|pSltDat[0]~19 (inverted)                                ;
; pSltDat[2]  ; P17   ; 5A       ; 54           ; 17           ; 20           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; emsx_top:U92|pSltDat[0]~19 (inverted)                                ;
; pSltDat[3]  ; P16   ; 5A       ; 54           ; 17           ; 3            ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; emsx_top:U92|pSltDat[0]~19 (inverted)                                ;
; pSltDat[4]  ; M18   ; 5B       ; 54           ; 19           ; 20           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; emsx_top:U92|pSltDat[0]~19 (inverted)                                ;
; pSltDat[5]  ; L18   ; 5B       ; 54           ; 21           ; 20           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; emsx_top:U92|pSltDat[0]~19 (inverted)                                ;
; pSltDat[6]  ; L17   ; 5B       ; 54           ; 20           ; 20           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; emsx_top:U92|pSltDat[0]~19 (inverted)                                ;
; pSltDat[7]  ; L19   ; 5B       ; 54           ; 21           ; 3            ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; emsx_top:U92|pSltDat[0]~19 (inverted)                                ;
; pSltIorq_n  ; K19   ; 7A       ; 52           ; 45           ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                    ;
; pSltM1_n    ; P18   ; 5A       ; 54           ; 17           ; 54           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                    ;
; pSltMerq_n  ; R15   ; 5A       ; 54           ; 15           ; 20           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                    ;
; pSltRd_n    ; R17   ; 5A       ; 54           ; 16           ; 20           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                    ;
; pSltRfsh_n  ; R16   ; 5A       ; 54           ; 16           ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                    ;
; pSltSlts2_n ; B13   ; 7A       ; 42           ; 45           ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                    ;
; pSltSltsl_n ; H18   ; 7A       ; 48           ; 45           ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                    ;
; pSltSw1     ; H10   ; 7A       ; 40           ; 45           ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                    ;
; pSltSw2     ; J19   ; 7A       ; 48           ; 45           ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                    ;
; pSltWait_n  ; T18   ; 5A       ; 54           ; 14           ; 43           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                    ;
; pSltWr_n    ; T19   ; 5A       ; 54           ; 14           ; 77           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                    ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+----------------------------------------------------------------------+


+-----------------------------------------------------------------------------+
; I/O Bank Usage                                                              ;
+----------+-------------------+---------------+--------------+---------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-------------------+---------------+--------------+---------------+
; 2A       ; 16 / 16 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 3A       ; 16 / 16 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 3B       ; 32 / 32 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 4A       ; 46 / 48 ( 96 % )  ; 3.3V          ; --           ; 3.3V          ;
; 5A       ; 16 / 16 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5B       ; 14 / 16 ( 88 % )  ; 3.3V          ; --           ; 3.3V          ;
; 7A       ; 41 / 48 ( 85 % )  ; 3.3V          ; --           ; 3.3V          ;
; 8A       ; 14 / 32 ( 44 % )  ; 3.3V          ; --           ; 3.3V          ;
+----------+-------------------+---------------+--------------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                  ;
+----------+------------+----------+---------------------------------+--------+--------------+-----------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage   ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+-----------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; RREF                            ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A2       ; 288        ; 9A       ; ^MSEL2                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V      ; --           ;                 ; --       ; --           ;
; A4       ; 290        ; 9A       ; ^nCONFIG                        ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A5       ; 264        ; 8A       ; pDac_VR[3]                      ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; A7       ; 273        ; 8A       ; pDac_VB[3]                      ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; A8       ; 271        ; 8A       ; pDac_VB[2]                      ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; A9       ; 262        ; 8A       ; pDac_VR[0]                      ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; A10      ; 260        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; A12      ; 242        ; 7A       ; pCpuClk                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; A13      ; 230        ; 7A       ; pSltRsv5                        ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; On           ;
; A14      ; 218        ; 7A       ; pJoyA[2]                        ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; On           ;
; A15      ; 216        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; A17      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A18      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A19      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A20      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; A22      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AA1      ; 29         ; 2A       ; pLed[1]                         ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AA2      ; 31         ; 2A       ; pLed[0]                         ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA5      ; 53         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA7      ; 79         ; 3B       ; pMemDat[11]                     ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA8      ; 82         ; 3B       ; pMemDat[10]                     ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA9      ; 89         ; 3B       ; pMemDat[8]                      ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA10     ; 87         ; 3B       ; p7SegLed2[2]                    ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA12     ; 105        ; 3B       ; pMemDat[7]                      ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA13     ; 113        ; 4A       ; pDip[7]                         ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA14     ; 111        ; 4A       ; pDip[6]                         ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA15     ; 116        ; 4A       ; pDip[4]                         ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AA17     ; 127        ; 4A       ; p7SegLed1[5]                    ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA18     ; 129        ; 4A       ; p7SegLed1[3]                    ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA19     ; 130        ; 4A       ; p7SegLed1[2]                    ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA20     ; 132        ; 4A       ; p7SegLed1[0]                    ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AA22     ; 137        ; 4A       ; p7SegLed0[6]                    ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB3      ; 55         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 57         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 76         ; 3B       ; pMemWe_n                        ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AB6      ; 74         ; 3B       ; pMemRas_n                       ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AB7      ; 81         ; 3B       ; pMemBa1                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AB8      ; 84         ; 3B       ; pMemDat[9]                      ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB10     ; 98         ; 3B       ; pMemAdr[5]                      ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AB11     ; 100        ; 3B       ; pMemClk                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AB12     ; 108        ; 4A       ; pDip[9]                         ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AB13     ; 106        ; 4A       ; pDip[8]                         ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB15     ; 114        ; 4A       ; pDip[5]                         ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; AB17     ; 119        ; 4A       ; p7SegLed2[1]                    ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AB18     ; 121        ; 4A       ; p7SegLed1[4]                    ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB20     ; 122        ; 4A       ; p7SegLed1[1]                    ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AB21     ; 124        ; 4A       ; p7SegLed2[6]                    ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AB22     ; 135        ; 4A       ; p7SegLed2[5]                    ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; B5       ; 266        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 268        ; 8A       ; pDac_VB[0]                      ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; B7       ; 270        ; 8A       ; pDac_VB[1]                      ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; B10      ; 263        ; 8A       ; pDac_VR[1]                      ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; B11      ; 250        ; 7A       ; pSd_Cm                          ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; On           ;
; B12      ; 240        ; 7A       ; pSltAdr[1]                      ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; B13      ; 228        ; 7A       ; pSltSlts2_n                     ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; On           ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; B15      ; 225        ; 7A       ; pJoyA[5]                        ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; On           ;
; B16      ; 204        ; 7A       ; pSltAdr[0]                      ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; B17      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; B18      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; B20      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; B21      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; B22      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; C1       ; 16         ; 2A       ; p7SegLed5[4]                    ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; C2       ; 18         ; 2A       ; p7SegLed5[5]                    ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; C5       ; 292        ; 9A       ; ^GND                            ;        ;              ;           ; --           ;                 ; --       ; --           ;
; C6       ; 272        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; C8       ; 278        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 265        ; 8A       ; pDac_VR[2]                      ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; C10      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; C11      ; 248        ; 7A       ; pSd_Dt[3]                       ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; On           ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; C13      ; 241        ; 7A       ; pSltRsv16                       ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; On           ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; C15      ; 223        ; 7A       ; pJoyA[1]                        ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; On           ;
; C16      ; 206        ; 7A       ; pSltAdr[2]                      ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; C18      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; C19      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; C20      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; C21      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; D3       ; 22         ; 2A       ; pPs2Clk                         ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; On           ;
; D4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; D6       ; 274        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 276        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; D9       ; 277        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; D12      ; 247        ; 7A       ; pSd_Dt[1]                       ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; On           ;
; D13      ; 239        ; 7A       ; pCMT_in                         ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; On           ;
; D14      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; D16      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; D17      ; 207        ; 7A       ; pSltAdr[3]                      ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; D19      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; D21      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; D22      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; E1       ;            ; 1A, 2A   ; VCCPD1A2A                       ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; E2       ; 20         ; 2A       ; pPs2mClk                        ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; On           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; E5       ; 289        ; 9A       ; ^MSEL3                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; E7       ; 282        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; E9       ; 275        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 267        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E11      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; E12      ; 249        ; 7A       ; pSd_Dt[2]                       ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; On           ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; E14      ; 231        ; 7A       ; pJoyA[3]                        ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; On           ;
; E15      ; 215        ; 7A       ; pJoyA[0]                        ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; On           ;
; E16      ; 209        ; 7A       ; pJoyA[4]                        ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; On           ;
; E17      ;            ;          ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; E19      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; E20      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; E21      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; E22      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F3       ; 291        ; 9A       ; ^MSEL4                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F7       ; 280        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 269        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 253        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; F12      ; 238        ; 7A       ; pJoyB[5]                        ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; On           ;
; F13      ; 233        ; 7A       ; pJoyB[3]                        ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; On           ;
; F14      ; 226        ; 7A       ; pStrB                           ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; On           ;
; F15      ; 217        ; 7A       ; pStrA                           ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; On           ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F17      ; 202        ; 7A       ; ^GND                            ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F18      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F19      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F20      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; F22      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; G1       ; 17         ; 2A       ; pPs2mDat                        ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; On           ;
; G2       ; 19         ; 2A       ; pPs2Dat                         ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; On           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; G5       ; 287        ; 9A       ; ^nCE                            ;        ;              ;           ; --           ;                 ; --       ; --           ;
; G6       ; 279        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; G8       ; 258        ; 8A       ; pVideoVS_n                      ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; On           ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; G10      ; 251        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 236        ; 7A       ; pREM_out                        ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; G12      ; 245        ; 7A       ; pMidiRxD                        ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; G13      ; 237        ; 7A       ; pJoyB[1]                        ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; On           ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; G15      ; 224        ; 7A       ; pMidiTxD                        ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; G16      ; 210        ; 7A       ; pJoyB[2]                        ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; On           ;
; G17      ; 208        ; 7A       ; pCMT_out                        ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; On           ;
; G18      ; 211        ; 7A       ; pSltCs12_n                      ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; On           ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; G20      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; G21      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; G22      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H5       ; 286        ; 9A       ; ^nSTATUS                        ;        ;              ;           ; --           ;                 ; --       ; --           ;
; H6       ; 281        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H8       ; 256        ; 8A       ; pVideoHS_n                      ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; On           ;
; H9       ; 261        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 234        ; 7A       ; pSltSw1                         ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; On           ;
; H11      ; 243        ; 7A       ; pSd_Ck                          ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; On           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H13      ; 235        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 227        ; 7A       ; pSltBdir_n                      ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; On           ;
; H15      ; 221        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H16      ; 219        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; H18      ; 213        ; 7A       ; pSltSltsl_n                     ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; On           ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; H20      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; J2       ;            ; 1A, 2A   ; VCCPD1A2A                       ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J6       ; 285        ; 9A       ; ^MSEL1                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; J7       ; 255        ; 8A       ; pDac_VG[2]                      ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; J8       ; 257        ; 8A       ; pDac_VG[3]                      ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; J9       ; 259        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; J11      ; 232        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; J13      ; 229        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; J17      ; 220        ; 7A       ; pJoyB[0]                        ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; On           ;
; J18      ; 214        ; 7A       ; pDac_S                          ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; On           ;
; J19      ; 212        ; 7A       ; pSltSw2                         ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; On           ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J21      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; J22      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; K6       ; 284        ; 9A       ; ^CONF_DONE                      ;        ;              ;           ; --           ;                 ; --       ; --           ;
; K7       ; 254        ; 8A       ; pDac_VG[1]                      ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K9       ; 246        ; 7A       ; pSd_Dt[0]                       ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; On           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; K16      ; 222        ; 7A       ; pJoyB[4]                        ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; On           ;
; K17      ; 178        ; 5B       ; pSltInt_n                       ; input  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; On           ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; K19      ; 205        ; 7A       ; pSltIorq_n                      ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; On           ;
; K20      ; 203        ; 7A       ; pSltAdr[4]                      ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; K21      ; 183        ; 5B       ; pSltAdr[5]                      ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; K22      ; 185        ; 5B       ; pSltAdr[6]                      ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; L1       ; 21         ; 2A       ; pLed[9]                         ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; L2       ; 23         ; 2A       ; pLed[8]                         ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L6       ; 283        ; 9A       ; ^MSEL0                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; L7       ; 252        ; 8A       ; pDac_VG[0]                      ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; L8       ; 244        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; L9       ;            ;          ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; L17      ; 180        ; 5B       ; pSltDat[6]                      ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; On           ;
; L18      ; 184        ; 5B       ; pSltDat[5]                      ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; On           ;
; L19      ; 182        ; 5B       ; pSltDat[7]                      ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; On           ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L22      ; 177        ; 5B       ; pSltDat[1]                      ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; On           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M5       ; 48         ; 3A       ; #TDO                            ; output ;              ;           ; --           ;                 ; --       ; --           ;
; M6       ; 70         ; 3A       ; pSW[3]                          ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; M7       ; 72         ; 3A       ; pSW[2]                          ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; M8       ; 86         ; 3B       ; p7SegLed5[1]                    ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; M9       ; 88         ; 3B       ; CLOCK_50                        ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; M16      ; 172        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; M18      ; 176        ; 5B       ; pSltDat[4]                      ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; On           ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; M20      ; 179        ; 5B       ; pSltAdr[7]                      ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; M21      ; 181        ; 5B       ; pSltAdr[8]                      ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; M22      ; 175        ; 5B       ; pSltAdr[15]                     ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; N1       ; 24         ; 2A       ; pLed[5]                         ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; N2       ; 26         ; 2A       ; pLed[4]                         ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N6       ; 64         ; 3A       ; pMemAdr[4]                      ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N8       ; 80         ; 3B       ; pMemUdq                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; N9       ; 104        ; 3B       ; p7SegLed5[0]                    ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N16      ; 170        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; N19      ; 174        ; 5B       ; pSltAdr[14]                     ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; N20      ; 171        ; 5B       ; pSltAdr[13]                     ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; N21      ; 173        ; 5B       ; pSltAdr[9]                      ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P5       ; 50         ; 3A       ; #TMS                            ; input  ;              ;           ; --           ;                 ; --       ; --           ;
; P6       ; 62         ; 3A       ; pMemAdr[11]                     ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; P7       ; 73         ; 3A       ; pMemAdr[7]                      ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; P8       ; 78         ; 3B       ; pMemAdr[8]                      ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; P9       ; 102        ; 3B       ; p7SegLed4[6]                    ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; P12      ; 97         ; 3B       ; pMemAdr[6]                      ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; P14      ; 142        ; 4A       ; p7SegLed5[3]                    ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; P16      ; 167        ; 5A       ; pSltDat[3]                      ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; On           ;
; P17      ; 169        ; 5A       ; pSltDat[2]                      ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; On           ;
; P18      ; 168        ; 5A       ; pSltM1_n                        ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; On           ;
; P19      ; 166        ; 5A       ; pSltDat[0]                      ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; On           ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; P22      ; 164        ; 5A       ; RESET_N                         ; input  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; R1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; R2       ;            ; 1A, 2A   ; VCCPD1A2A                       ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; R4       ; 49         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 60         ; 3A       ; pMemAdr[9]                      ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; R6       ; 58         ; 3A       ; pMemCke                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; R7       ; 71         ; 3A       ; pMemAdr[12]                     ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; R9       ; 93         ; 3B       ; pMemDat[2]                      ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; R10      ; 99         ; 3B       ; pMemDat[4]                      ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; R11      ; 101        ; 3B       ; pMemDat[5]                      ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; R12      ; 95         ; 3B       ; pMemDat[6]                      ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; R14      ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; R15      ; 161        ; 5A       ; pSltMerq_n                      ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; On           ;
; R16      ; 163        ; 5A       ; pSltRfsh_n                      ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; On           ;
; R17      ; 165        ; 5A       ; pSltRd_n                        ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; On           ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ; 3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; R21      ; 162        ; 5A       ; pSltAdr[11]                     ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; R22      ; 160        ; 5A       ; pSltAdr[10]                     ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; T4       ; 51         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; T7       ; 66         ; 3A       ; pMemBa0                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; T8       ; 68         ; 3A       ; pMemAdr[1]                      ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; T9       ; 83         ; 3B       ; pMemDat[15]                     ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; T10      ; 91         ; 3B       ; pMemDat[1]                      ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; T12      ; 110        ; 4A       ; pDip[3]                         ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; T13      ; 112        ; 4A       ; pDip[2]                         ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; T14      ; 126        ; 4A       ; p7SegLed5[2]                    ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; T15      ; 159        ; 5A       ; pSltCs1_n                       ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; On           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T17      ; 157        ; 5A       ; pSltCs2_n                       ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; On           ;
; T18      ; 155        ; 5A       ; pSltWait_n                      ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; On           ;
; T19      ; 154        ; 5A       ; pSltWr_n                        ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; On           ;
; T20      ; 156        ; 5A       ; pSltRst_n                       ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; On           ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T22      ; 158        ; 5A       ; pSltAdr[12]                     ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; U1       ; 25         ; 2A       ; pLed[7]                         ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; U2       ; 27         ; 2A       ; pLed[6]                         ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U6       ; 67         ; 3A       ; pMemCs_n                        ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; U7       ; 59         ; 3A       ; pSW[0]                          ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; U8       ; 61         ; 3A       ; pMemAdr[10]                     ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U10      ; 85         ; 3B       ; pMemDat[14]                     ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; U11      ; 94         ; 3B       ; pMemAdr[2]                      ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; U12      ; 96         ; 3B       ; pMemLdq                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; U13      ; 109        ; 4A       ; pDip[0]                         ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; U15      ; 128        ; 4A       ; p7SegLed4[4]                    ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; U16      ; 150        ; 4A       ; p7SegLed4[3]                    ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; U17      ; 152        ; 4A       ; p7SegLed3[4]                    ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; U20      ; 153        ; 4A       ; p7SegLed4[0]                    ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; U21      ; 151        ; 4A       ; p7SegLed0[0]                    ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; U22      ; 146        ; 4A       ; p7SegLed1[6]                    ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V3       ; 56         ; 3A       ; ^DCLK                           ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V5       ; 52         ; 3A       ; #TCK                            ; input  ;              ;           ; --           ;                 ; --       ; --           ;
; V6       ; 69         ; 3A       ; pMemCas_n                       ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ; 3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 75         ; 3B       ; pMemDat[13]                     ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; V10      ; 77         ; 3B       ; pMemDat[12]                     ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; V11      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V13      ; 107        ; 4A       ; pDip[1]                         ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; V14      ; 118        ; 4A       ; p7SegLed2[4]                    ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; V15      ; 120        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; V16      ; 134        ; 4A       ; p7SegLed3[3]                    ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V18      ; 149        ; 4A       ; p7SegLed3[5]                    ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; V19      ; 147        ; 4A       ; p7SegLed3[6]                    ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; V20      ; 131        ; 4A       ; p7SegLed4[2]                    ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; V21      ; 148        ; 4A       ; p7SegLed0[1]                    ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W1       ;            ; 2A       ; VREFB2AN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; W2       ; 28         ; 2A       ; pLed[2]                         ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W5       ; 54         ; 3A       ; #TDI                            ; input  ;              ;           ; --           ;                 ; --       ; --           ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W8       ; 63         ; 3A       ; pMemAdr[0]                      ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; W9       ; 65         ; 3A       ; pSW[1]                          ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; W11      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; W12      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W14      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; W16      ; 136        ; 4A       ; p7SegLed3[1]                    ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; W17      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W19      ; 133        ; 4A       ; p7SegLed5[6]                    ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; W21      ; 145        ; 4A       ; p7SegLed0[3]                    ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; W22      ; 140        ; 4A       ; p7SegLed0[2]                    ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y3       ; 30         ; 2A       ; pLed[3]                         ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; Y4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; Y9       ; 92         ; 3B       ; pMemDat[0]                      ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; Y10      ; 90         ; 3B       ; pMemAdr[3]                      ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; Y11      ; 103        ; 3B       ; pMemDat[3]                      ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; Y14      ; 115        ; 4A       ; p7SegLed2[3]                    ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; Y15      ; 117        ; 4A       ; p7SegLed4[5]                    ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; Y16      ; 123        ; 4A       ; p7SegLed3[0]                    ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; Y17      ; 125        ; 4A       ; p7SegLed3[2]                    ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y19      ; 141        ; 4A       ; p7SegLed2[0]                    ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; Y20      ; 139        ; 4A       ; p7SegLed4[1]                    ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; Y21      ; 143        ; 4A       ; p7SegLed0[5]                    ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; Y22      ; 138        ; 4A       ; p7SegLed0[4]                    ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
+----------+------------+----------+---------------------------------+--------+--------------+-----------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Optimized GXB Elements                                                                                                                                                                                           ;
+---------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------+
; Preserved Component                                                                                     ; Removed Component                                                                                      ;
+---------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------+
; PLL Output Counters                                                                                     ;                                                                                                        ;
;  pll_de0cv:U90|pll_de0cv_0002:pll_de0cv_inst|altera_pll:altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER ;                                                                                                        ;
;   --                                                                                                    ; pll_de0cv:U90|pll_de0cv_0002:pll_de0cv_inst|altera_pll:altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER ;
; Clock enable blocks                                                                                     ;                                                                                                        ;
;  pll_de0cv:U90|pll_de0cv_0002:pll_de0cv_inst|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0             ;                                                                                                        ;
;   --                                                                                                    ; pll_de0cv:U90|pll_de0cv_0002:pll_de0cv_inst|altera_pll:altera_pll_i|outclk_wire[2]~CLKENA0             ;
+---------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------+
; I/O Assignment Warnings                             ;
+--------------+--------------------------------------+
; Pin Name     ; Reason                               ;
+--------------+--------------------------------------+
; pSd_Cm       ; Missing slew rate                    ;
; pMemClk      ; Missing drive strength and slew rate ;
; pLed[9]      ; Missing drive strength and slew rate ;
; p7SegLed5[2] ; Missing drive strength and slew rate ;
; p7SegLed5[6] ; Missing drive strength and slew rate ;
; pVideoHS_n   ; Missing slew rate                    ;
; pVideoVS_n   ; Missing slew rate                    ;
; p7SegLed3[0] ; Missing drive strength and slew rate ;
; p7SegLed3[3] ; Missing drive strength and slew rate ;
; p7SegLed3[4] ; Missing drive strength and slew rate ;
; p7SegLed3[5] ; Missing drive strength and slew rate ;
; p7SegLed0[0] ; Missing drive strength and slew rate ;
; p7SegLed0[1] ; Missing drive strength and slew rate ;
; p7SegLed0[2] ; Missing drive strength and slew rate ;
; p7SegLed0[3] ; Missing drive strength and slew rate ;
; p7SegLed0[4] ; Missing drive strength and slew rate ;
; p7SegLed0[5] ; Missing drive strength and slew rate ;
; p7SegLed0[6] ; Missing drive strength and slew rate ;
; p7SegLed1[0] ; Missing drive strength and slew rate ;
; p7SegLed1[3] ; Missing drive strength and slew rate ;
; p7SegLed1[4] ; Missing drive strength and slew rate ;
; p7SegLed1[5] ; Missing drive strength and slew rate ;
; p7SegLed2[0] ; Missing drive strength and slew rate ;
; p7SegLed2[2] ; Missing drive strength and slew rate ;
; p7SegLed2[3] ; Missing drive strength and slew rate ;
; p7SegLed2[4] ; Missing drive strength and slew rate ;
; p7SegLed2[5] ; Missing drive strength and slew rate ;
; p7SegLed2[6] ; Missing drive strength and slew rate ;
; pDac_S       ; Missing slew rate                    ;
; pSd_Ck       ; Missing slew rate                    ;
; pLed[8]      ; Missing drive strength and slew rate ;
; p7SegLed4[0] ; Missing drive strength and slew rate ;
; p7SegLed4[1] ; Missing drive strength and slew rate ;
; p7SegLed4[3] ; Missing drive strength and slew rate ;
; pREM_out     ; Missing drive strength and slew rate ;
; pCMT_out     ; Missing slew rate                    ;
; pMidiTxD     ; Missing drive strength and slew rate ;
; pCpuClk      ; Missing slew rate                    ;
; pSltRst_n    ; Missing drive strength and slew rate ;
; pSltRsv16    ; Missing slew rate                    ;
; pMemRas_n    ; Missing drive strength and slew rate ;
; pMemCas_n    ; Missing drive strength and slew rate ;
; pMemWe_n     ; Missing drive strength and slew rate ;
; pMemUdq      ; Missing drive strength and slew rate ;
; pMemLdq      ; Missing drive strength and slew rate ;
; pMemBa1      ; Missing drive strength and slew rate ;
; pMemBa0      ; Missing drive strength and slew rate ;
; pMemAdr[0]   ; Missing drive strength and slew rate ;
; pMemAdr[1]   ; Missing drive strength and slew rate ;
; pMemAdr[2]   ; Missing drive strength and slew rate ;
; pMemAdr[3]   ; Missing drive strength and slew rate ;
; pMemAdr[4]   ; Missing drive strength and slew rate ;
; pMemAdr[5]   ; Missing drive strength and slew rate ;
; pMemAdr[6]   ; Missing drive strength and slew rate ;
; pMemAdr[7]   ; Missing drive strength and slew rate ;
; pMemAdr[8]   ; Missing drive strength and slew rate ;
; pMemAdr[9]   ; Missing drive strength and slew rate ;
; pMemAdr[10]  ; Missing drive strength and slew rate ;
; pMemAdr[11]  ; Missing drive strength and slew rate ;
; pMemAdr[12]  ; Missing drive strength and slew rate ;
; pLed[0]      ; Missing drive strength and slew rate ;
; pLed[1]      ; Missing drive strength and slew rate ;
; pLed[2]      ; Missing drive strength and slew rate ;
; pLed[3]      ; Missing drive strength and slew rate ;
; pLed[4]      ; Missing drive strength and slew rate ;
; pLed[5]      ; Missing drive strength and slew rate ;
; pLed[6]      ; Missing drive strength and slew rate ;
; pLed[7]      ; Missing drive strength and slew rate ;
; p7SegLed5[0] ; Missing drive strength and slew rate ;
; p7SegLed5[1] ; Missing drive strength and slew rate ;
; pStrA        ; Missing slew rate                    ;
; pStrB        ; Missing slew rate                    ;
; pSltBdir_n   ; Missing slew rate                    ;
; p7SegLed1[6] ; Missing drive strength and slew rate ;
; p7SegLed3[6] ; Missing drive strength and slew rate ;
; pSltRsv5     ; Missing slew rate                    ;
; pMemCke      ; Missing drive strength and slew rate ;
; pMemCs_n     ; Missing drive strength and slew rate ;
; p7SegLed1[1] ; Missing drive strength and slew rate ;
; p7SegLed1[2] ; Missing drive strength and slew rate ;
; p7SegLed2[1] ; Missing drive strength and slew rate ;
; p7SegLed3[1] ; Missing drive strength and slew rate ;
; p7SegLed3[2] ; Missing drive strength and slew rate ;
; p7SegLed4[2] ; Missing drive strength and slew rate ;
; p7SegLed4[4] ; Missing drive strength and slew rate ;
; p7SegLed4[5] ; Missing drive strength and slew rate ;
; p7SegLed4[6] ; Missing drive strength and slew rate ;
; p7SegLed5[3] ; Missing drive strength and slew rate ;
; p7SegLed5[4] ; Missing drive strength and slew rate ;
; p7SegLed5[5] ; Missing drive strength and slew rate ;
; pSltDat[0]   ; Missing slew rate                    ;
; pSltDat[1]   ; Missing slew rate                    ;
; pSltDat[2]   ; Missing slew rate                    ;
; pSltDat[3]   ; Missing slew rate                    ;
; pSltDat[4]   ; Missing slew rate                    ;
; pSltDat[5]   ; Missing slew rate                    ;
; pSltDat[6]   ; Missing slew rate                    ;
; pSltDat[7]   ; Missing slew rate                    ;
; pSltSltsl_n  ; Missing slew rate                    ;
; pSltSlts2_n  ; Missing slew rate                    ;
; pSltCs1_n    ; Missing slew rate                    ;
; pSltCs2_n    ; Missing slew rate                    ;
; pSltCs12_n   ; Missing slew rate                    ;
; pSltWait_n   ; Missing slew rate                    ;
; pSltM1_n     ; Missing slew rate                    ;
; pJoyA[0]     ; Missing slew rate                    ;
; pJoyA[1]     ; Missing slew rate                    ;
; pJoyA[2]     ; Missing slew rate                    ;
; pJoyA[3]     ; Missing slew rate                    ;
; pJoyB[0]     ; Missing slew rate                    ;
; pJoyB[1]     ; Missing slew rate                    ;
; pJoyB[2]     ; Missing slew rate                    ;
; pJoyB[3]     ; Missing slew rate                    ;
; pDac_VR[0]   ; Missing slew rate                    ;
; pDac_VR[1]   ; Missing slew rate                    ;
; pDac_VR[2]   ; Missing slew rate                    ;
; pDac_VR[3]   ; Missing slew rate                    ;
; pDac_VG[0]   ; Missing slew rate                    ;
; pDac_VG[1]   ; Missing slew rate                    ;
; pDac_VG[2]   ; Missing slew rate                    ;
; pDac_VG[3]   ; Missing slew rate                    ;
; pDac_VB[0]   ; Missing slew rate                    ;
; pDac_VB[1]   ; Missing slew rate                    ;
; pDac_VB[2]   ; Missing slew rate                    ;
; pDac_VB[3]   ; Missing slew rate                    ;
; pSltRfsh_n   ; Missing slew rate                    ;
; pMemDat[0]   ; Missing drive strength and slew rate ;
; pMemDat[1]   ; Missing drive strength and slew rate ;
; pMemDat[2]   ; Missing drive strength and slew rate ;
; pMemDat[3]   ; Missing drive strength and slew rate ;
; pMemDat[4]   ; Missing drive strength and slew rate ;
; pMemDat[5]   ; Missing drive strength and slew rate ;
; pMemDat[6]   ; Missing drive strength and slew rate ;
; pMemDat[7]   ; Missing drive strength and slew rate ;
; pMemDat[8]   ; Missing drive strength and slew rate ;
; pMemDat[9]   ; Missing drive strength and slew rate ;
; pMemDat[10]  ; Missing drive strength and slew rate ;
; pMemDat[11]  ; Missing drive strength and slew rate ;
; pMemDat[12]  ; Missing drive strength and slew rate ;
; pMemDat[13]  ; Missing drive strength and slew rate ;
; pMemDat[14]  ; Missing drive strength and slew rate ;
; pMemDat[15]  ; Missing drive strength and slew rate ;
; pSltIorq_n   ; Missing slew rate                    ;
; pSltRd_n     ; Missing slew rate                    ;
; pSltWr_n     ; Missing slew rate                    ;
; pSltAdr[0]   ; Missing slew rate                    ;
; pSltAdr[1]   ; Missing slew rate                    ;
; pSltAdr[2]   ; Missing slew rate                    ;
; pSltAdr[3]   ; Missing slew rate                    ;
; pSltAdr[4]   ; Missing slew rate                    ;
; pSltAdr[5]   ; Missing slew rate                    ;
; pSltAdr[6]   ; Missing slew rate                    ;
; pSltAdr[7]   ; Missing slew rate                    ;
; pSltAdr[8]   ; Missing slew rate                    ;
; pSltAdr[9]   ; Missing slew rate                    ;
; pSltAdr[10]  ; Missing slew rate                    ;
; pSltAdr[11]  ; Missing slew rate                    ;
; pSltAdr[12]  ; Missing slew rate                    ;
; pSltAdr[13]  ; Missing slew rate                    ;
; pSltAdr[14]  ; Missing slew rate                    ;
; pSltAdr[15]  ; Missing slew rate                    ;
; pSltMerq_n   ; Missing slew rate                    ;
; pSd_Dt[0]    ; Missing slew rate                    ;
; pSd_Dt[3]    ; Missing slew rate                    ;
; pPs2Clk      ; Missing slew rate                    ;
; pPs2Dat      ; Missing slew rate                    ;
; pJoyA[4]     ; Missing slew rate                    ;
; pJoyA[5]     ; Missing slew rate                    ;
; pJoyB[4]     ; Missing slew rate                    ;
; pJoyB[5]     ; Missing slew rate                    ;
; pSltSw1      ; Missing drive strength and slew rate ;
; pSltSw2      ; Missing drive strength and slew rate ;
; pSd_Dt[1]    ; Missing slew rate                    ;
; pSd_Dt[2]    ; Missing slew rate                    ;
; pPs2mClk     ; Missing slew rate                    ;
; pPs2mDat     ; Missing slew rate                    ;
+--------------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                             ;
+-------------------------------------------------------------------------------------------------------------------+---------------------------+
;                                                                                                                   ;                           ;
+-------------------------------------------------------------------------------------------------------------------+---------------------------+
; pll_de0cv:U90|pll_de0cv_0002:pll_de0cv_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                ;                           ;
;     -- PLL Type                                                                                                   ; Fractional PLL            ;
;     -- PLL Location                                                                                               ; FRACTIONALPLL_X0_Y1_N0    ;
;     -- PLL Feedback clock type                                                                                    ; none                      ;
;     -- PLL Bandwidth                                                                                              ; Auto                      ;
;         -- PLL Bandwidth Range                                                                                    ; 2100000 to 1400000 Hz     ;
;     -- Reference Clock Frequency                                                                                  ; 50.0 MHz                  ;
;     -- Reference Clock Sourced by                                                                                 ; Dedicated Pin             ;
;     -- PLL VCO Frequency                                                                                          ; 429.5454 MHz              ;
;     -- PLL Operation Mode                                                                                         ; Direct                    ;
;     -- PLL Freq Min Lock                                                                                          ; 50.000000 MHz             ;
;     -- PLL Freq Max Lock                                                                                          ; 93.121704 MHz             ;
;     -- PLL Enable                                                                                                 ; On                        ;
;     -- PLL Fractional Division                                                                                    ; 2537930535 / 4294967296   ;
;     -- M Counter                                                                                                  ; 8                         ;
;     -- N Counter                                                                                                  ; 1                         ;
;     -- PLL Refclk Select                                                                                          ;                           ;
;             -- PLL Refclk Select Location                                                                         ; PLLREFCLKSELECT_X0_Y7_N0  ;
;             -- PLL Reference Clock Input 0 source                                                                 ; clk_0                     ;
;             -- PLL Reference Clock Input 1 source                                                                 ; ref_clk1                  ;
;             -- ADJPLLIN source                                                                                    ; N/A                       ;
;             -- CORECLKIN source                                                                                   ; N/A                       ;
;             -- IQTXRXCLKIN source                                                                                 ; N/A                       ;
;             -- PLLIQCLKIN source                                                                                  ; N/A                       ;
;             -- RXIQCLKIN source                                                                                   ; N/A                       ;
;             -- CLKIN(0) source                                                                                    ; CLOCK_50~input            ;
;             -- CLKIN(1) source                                                                                    ; N/A                       ;
;             -- CLKIN(2) source                                                                                    ; N/A                       ;
;             -- CLKIN(3) source                                                                                    ; N/A                       ;
;     -- PLL Output Counter                                                                                         ;                           ;
;         -- pll_de0cv:U90|pll_de0cv_0002:pll_de0cv_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER ;                           ;
;             -- Output Clock Frequency                                                                             ; 21.47727 MHz              ;
;             -- Output Clock Location                                                                              ; PLLOUTPUTCOUNTER_X0_Y8_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                             ; Off                       ;
;             -- Duty Cycle                                                                                         ; 50.0000                   ;
;             -- Phase Shift                                                                                        ; 0.000000 degrees          ;
;             -- C Counter                                                                                          ; 20                        ;
;             -- C Counter PH Mux PRST                                                                              ; 0                         ;
;             -- C Counter PRST                                                                                     ; 1                         ;
;         -- pll_de0cv:U90|pll_de0cv_0002:pll_de0cv_inst|altera_pll:altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER ;                           ;
;             -- Output Clock Frequency                                                                             ; 85.90908 MHz              ;
;             -- Output Clock Location                                                                              ; PLLOUTPUTCOUNTER_X0_Y3_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                             ; On                        ;
;             -- Duty Cycle                                                                                         ; 50.0000                   ;
;             -- Phase Shift                                                                                        ; 0.000000 degrees          ;
;             -- C Counter                                                                                          ; 5                         ;
;             -- C Counter PH Mux PRST                                                                              ; 0                         ;
;             -- C Counter PRST                                                                                     ; 1                         ;
;                                                                                                                   ;                           ;
+-------------------------------------------------------------------------------------------------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+---------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+--------------+
; Compilation Hierarchy Node                              ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                         ; Entity Name           ; Library Name ;
+---------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+--------------+
; |emsx_top_de0cv                                         ; 8912.5 (2.2)         ; 9518.0 (3.0)                     ; 708.5 (0.8)                                       ; 103.0 (0.0)                      ; 0.0 (0.0)            ; 14762 (5)           ; 6436 (3)                  ; 0 (0)         ; 329120            ; 61    ; 22         ; 195  ; 0            ; |emsx_top_de0cv                                                                                                                                                             ; emsx_top_de0cv        ; work         ;
;    |emsx_top:U92|                                       ; 8910.3 (107.0)       ; 9515.0 (114.7)                   ; 707.7 (7.7)                                       ; 103.0 (0.0)                      ; 0.0 (0.0)            ; 14757 (160)         ; 6433 (129)                ; 0 (0)         ; 329120            ; 61    ; 22         ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92                                                                                                                                                ; emsx_top              ; work         ;
;       |INTERPO:u_interpo|                               ; 24.6 (24.6)          ; 24.9 (24.9)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 52 (52)             ; 45 (45)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|INTERPO:u_interpo                                                                                                                              ; INTERPO               ; work         ;
;          |INTERPO_MUL:U_INTERPO_MUL|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|INTERPO:u_interpo|INTERPO_MUL:U_INTERPO_MUL                                                                                                    ; INTERPO_MUL           ; work         ;
;       |LPF2:u_lpf2|                                     ; 44.2 (44.2)          ; 63.8 (63.8)                      ; 23.1 (23.1)                                       ; 3.5 (3.5)                        ; 0.0 (0.0)            ; 66 (66)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|LPF2:u_lpf2                                                                                                                                    ; LPF2                  ; work         ;
;       |T800a:u_r800|                                    ; 975.6 (13.5)         ; 1008.5 (13.5)                    ; 48.9 (0.3)                                        ; 16.0 (0.3)                       ; 0.0 (0.0)            ; 1502 (17)           ; 432 (18)                  ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|T800a:u_r800                                                                                                                                   ; T800a                 ; work         ;
;          |T800:u0|                                      ; 962.1 (404.0)        ; 995.0 (413.0)                    ; 48.6 (20.7)                                       ; 15.7 (11.7)                      ; 0.0 (0.0)            ; 1485 (625)          ; 414 (281)                 ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|T800a:u_r800|T800:u0                                                                                                                           ; T800                  ; work         ;
;             |T800_ALU:alu|                              ; 83.9 (83.9)          ; 86.7 (86.7)                      ; 4.2 (4.2)                                         ; 1.4 (1.4)                        ; 0.0 (0.0)            ; 147 (147)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|T800a:u_r800|T800:u0|T800_ALU:alu                                                                                                              ; T800_ALU              ; work         ;
;             |T800_MCode:mcode|                          ; 341.1 (341.1)        ; 349.2 (349.2)                    ; 8.4 (8.4)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 551 (551)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|T800a:u_r800|T800:u0|T800_MCode:mcode                                                                                                          ; T800_MCode            ; work         ;
;             |T800_Reg:Regs|                             ; 133.1 (133.1)        ; 146.1 (146.1)                    ; 15.3 (15.3)                                       ; 2.4 (2.4)                        ; 0.0 (0.0)            ; 162 (162)           ; 133 (133)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|T800a:u_r800|T800:u0|T800_Reg:Regs                                                                                                             ; T800_Reg              ; work         ;
;       |T80a:u_z80|                                      ; 940.8 (14.3)         ; 971.7 (14.8)                     ; 47.8 (0.5)                                        ; 17.0 (0.0)                       ; 0.0 (0.0)            ; 1459 (19)           ; 430 (15)                  ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|T80a:u_z80                                                                                                                                     ; T80a                  ; work         ;
;          |T80:u0|                                       ; 926.5 (389.7)        ; 956.8 (405.8)                    ; 47.3 (30.1)                                       ; 17.0 (14.0)                      ; 0.0 (0.0)            ; 1440 (623)          ; 415 (281)                 ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|T80a:u_z80|T80:u0                                                                                                                              ; T80                   ; work         ;
;             |T80_ALU:alu|                               ; 85.0 (85.0)          ; 87.2 (87.2)                      ; 2.3 (2.3)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 147 (147)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|T80a:u_z80|T80:u0|T80_ALU:alu                                                                                                                  ; T80_ALU               ; work         ;
;             |T80_MCode:mcode|                           ; 317.6 (317.6)        ; 324.2 (324.2)                    ; 6.7 (6.7)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 508 (508)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|T80a:u_z80|T80:u0|T80_MCode:mcode                                                                                                              ; T80_MCode             ; work         ;
;             |T80_Reg:Regs|                              ; 134.2 (134.2)        ; 139.7 (139.7)                    ; 8.2 (8.2)                                         ; 2.7 (2.7)                        ; 0.0 (0.0)            ; 162 (162)           ; 134 (134)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|T80a:u_z80|T80:u0|T80_Reg:Regs                                                                                                                 ; T80_Reg               ; work         ;
;       |VDP:u_v9958|                                     ; 1211.4 (175.1)       ; 1326.1 (188.1)                   ; 124.7 (19.7)                                      ; 10.0 (6.8)                       ; 0.0 (0.0)            ; 2097 (320)          ; 1383 (80)                 ; 0 (0)         ; 25736             ; 9     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|VDP:u_v9958                                                                                                                                    ; VDP                   ; work         ;
;          |VDP_COLORDEC:U_VDP_COLORDEC|                  ; 33.5 (33.5)          ; 35.9 (35.9)                      ; 2.4 (2.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 42 (42)             ; 52 (52)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|VDP:u_v9958|VDP_COLORDEC:U_VDP_COLORDEC                                                                                                        ; VDP_COLORDEC          ; work         ;
;          |VDP_COMMAND:U_VDP_COMMAND|                    ; 251.3 (251.3)        ; 269.2 (269.2)                    ; 19.5 (19.5)                                       ; 1.7 (1.7)                        ; 0.0 (0.0)            ; 439 (439)           ; 207 (207)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|VDP:u_v9958|VDP_COMMAND:U_VDP_COMMAND                                                                                                          ; VDP_COMMAND           ; work         ;
;          |VDP_GRAPHIC123M:U_VDP_GRAPHIC123M|            ; 35.3 (35.3)          ; 44.7 (44.7)                      ; 9.3 (9.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 50 (50)             ; 61 (61)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|VDP:u_v9958|VDP_GRAPHIC123M:U_VDP_GRAPHIC123M                                                                                                  ; VDP_GRAPHIC123M       ; work         ;
;          |VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|            ; 93.8 (93.8)          ; 101.8 (101.8)                    ; 8.5 (8.5)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 161 (161)           ; 157 (157)                 ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|VDP:u_v9958|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567                                                                                                  ; VDP_GRAPHIC4567       ; work         ;
;             |ram:U_FIFOMEM|                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|VDP:u_v9958|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|ram:U_FIFOMEM                                                                                    ; ram                   ; work         ;
;                |altsyncram:blkram_rtl_0|                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|VDP:u_v9958|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|ram:U_FIFOMEM|altsyncram:blkram_rtl_0                                                            ; altsyncram            ; work         ;
;                   |altsyncram_fka1:auto_generated|      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|VDP:u_v9958|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|ram:U_FIFOMEM|altsyncram:blkram_rtl_0|altsyncram_fka1:auto_generated                             ; altsyncram_fka1       ; work         ;
;          |VDP_INTERRUPT:U_INTERRUPT|                    ; 4.8 (4.8)            ; 4.8 (4.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|VDP:u_v9958|VDP_INTERRUPT:U_INTERRUPT                                                                                                          ; VDP_INTERRUPT         ; work         ;
;          |VDP_NTSC_PAL:U_VDP_NTSC_PAL|                  ; 18.7 (18.7)          ; 20.5 (20.5)                      ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|VDP:u_v9958|VDP_NTSC_PAL:U_VDP_NTSC_PAL                                                                                                        ; VDP_NTSC_PAL          ; work         ;
;          |VDP_REGISTER:U_VDP_REGISTER|                  ; 162.9 (162.9)        ; 185.6 (185.6)                    ; 23.3 (23.3)                                       ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 291 (291)           ; 260 (260)                 ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|VDP:u_v9958|VDP_REGISTER:U_VDP_REGISTER                                                                                                        ; VDP_REGISTER          ; work         ;
;             |ram:U_PALETTEMEMG|                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 48                ; 1     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|VDP:u_v9958|VDP_REGISTER:U_VDP_REGISTER|ram:U_PALETTEMEMG                                                                                      ; ram                   ; work         ;
;                |altsyncram:blkram_rtl_0|                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 48                ; 1     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|VDP:u_v9958|VDP_REGISTER:U_VDP_REGISTER|ram:U_PALETTEMEMG|altsyncram:blkram_rtl_0                                                              ; altsyncram            ; work         ;
;                   |altsyncram_gia1:auto_generated|      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 48                ; 1     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|VDP:u_v9958|VDP_REGISTER:U_VDP_REGISTER|ram:U_PALETTEMEMG|altsyncram:blkram_rtl_0|altsyncram_gia1:auto_generated                               ; altsyncram_gia1       ; work         ;
;             |ram:U_PALETTEMEMRB|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 96                ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|VDP:u_v9958|VDP_REGISTER:U_VDP_REGISTER|ram:U_PALETTEMEMRB                                                                                     ; ram                   ; work         ;
;                |altsyncram:blkram_rtl_0|                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 96                ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|VDP:u_v9958|VDP_REGISTER:U_VDP_REGISTER|ram:U_PALETTEMEMRB|altsyncram:blkram_rtl_0                                                             ; altsyncram            ; work         ;
;                   |altsyncram_jia1:auto_generated|      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 96                ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|VDP:u_v9958|VDP_REGISTER:U_VDP_REGISTER|ram:U_PALETTEMEMRB|altsyncram:blkram_rtl_0|altsyncram_jia1:auto_generated                              ; altsyncram_jia1       ; work         ;
;          |VDP_SPRITE:U_SPRITE|                          ; 177.7 (177.7)        ; 199.1 (199.1)                    ; 21.4 (21.4)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 278 (278)           ; 296 (296)                 ; 0 (0)         ; 4344              ; 3     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE                                                                                                                ; VDP_SPRITE            ; work         ;
;             |VDP_SPINFORAM:ISPINFORAM|                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 248               ; 1     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM                                                                                       ; VDP_SPINFORAM         ; work         ;
;                |altsyncram:IMEM_rtl_0|                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 248               ; 1     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0                                                                 ; altsyncram            ; work         ;
;                   |altsyncram_hia1:auto_generated|      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 248               ; 1     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_hia1:auto_generated                                  ; altsyncram_hia1       ; work         ;
;             |ram:U_EVEN_LINE_BUF|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|ram:U_EVEN_LINE_BUF                                                                                            ; ram                   ; work         ;
;                |altsyncram:blkram_rtl_0|                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|ram:U_EVEN_LINE_BUF|altsyncram:blkram_rtl_0                                                                    ; altsyncram            ; work         ;
;                   |altsyncram_fka1:auto_generated|      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|ram:U_EVEN_LINE_BUF|altsyncram:blkram_rtl_0|altsyncram_fka1:auto_generated                                     ; altsyncram_fka1       ; work         ;
;             |ram:U_ODD_LINE_BUF|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|ram:U_ODD_LINE_BUF                                                                                             ; ram                   ; work         ;
;                |altsyncram:blkram_rtl_0|                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|ram:U_ODD_LINE_BUF|altsyncram:blkram_rtl_0                                                                     ; altsyncram            ; work         ;
;                   |altsyncram_fka1:auto_generated|      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|ram:U_ODD_LINE_BUF|altsyncram:blkram_rtl_0|altsyncram_fka1:auto_generated                                      ; altsyncram_fka1       ; work         ;
;          |VDP_SSG:U_SSG|                                ; 90.8 (90.8)          ; 96.7 (96.7)                      ; 5.9 (5.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 178 (178)           ; 126 (126)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|VDP:u_v9958|VDP_SSG:U_SSG                                                                                                                      ; VDP_SSG               ; work         ;
;          |VDP_TEXT12:U_VDP_TEXT12|                      ; 62.2 (62.2)          ; 70.2 (70.2)                      ; 8.4 (8.4)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 109 (109)           ; 103 (103)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|VDP:u_v9958|VDP_TEXT12:U_VDP_TEXT12                                                                                                            ; VDP_TEXT12            ; work         ;
;          |VDP_VGA:U_VDP_VGA|                            ; 51.8 (42.3)          ; 52.2 (42.3)                      ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 97 (77)             ; 21 (21)                   ; 0 (0)         ; 19200             ; 4     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|VDP:u_v9958|VDP_VGA:U_VDP_VGA                                                                                                                  ; VDP_VGA               ; work         ;
;             |VDP_DOUBLEBUF:DBUF|                        ; 9.0 (9.0)            ; 9.8 (9.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 0 (0)                     ; 0 (0)         ; 19200             ; 4     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|VDP:u_v9958|VDP_VGA:U_VDP_VGA|VDP_DOUBLEBUF:DBUF                                                                                               ; VDP_DOUBLEBUF         ; work         ;
;                |VDP_LINEBUF:U_BUF_BE|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3200              ; 2     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|VDP:u_v9958|VDP_VGA:U_VDP_VGA|VDP_DOUBLEBUF:DBUF|VDP_LINEBUF:U_BUF_BE                                                                          ; VDP_LINEBUF           ; work         ;
;                   |altsyncram:IMEM_rtl_0|               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3200              ; 2     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|VDP:u_v9958|VDP_VGA:U_VDP_VGA|VDP_DOUBLEBUF:DBUF|VDP_LINEBUF:U_BUF_BE|altsyncram:IMEM_rtl_0                                                    ; altsyncram            ; work         ;
;                      |altsyncram_ila1:auto_generated|   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3200              ; 2     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|VDP:u_v9958|VDP_VGA:U_VDP_VGA|VDP_DOUBLEBUF:DBUF|VDP_LINEBUF:U_BUF_BE|altsyncram:IMEM_rtl_0|altsyncram_ila1:auto_generated                     ; altsyncram_ila1       ; work         ;
;                |VDP_LINEBUF:U_BUF_BO|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3200              ; 2     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|VDP:u_v9958|VDP_VGA:U_VDP_VGA|VDP_DOUBLEBUF:DBUF|VDP_LINEBUF:U_BUF_BO                                                                          ; VDP_LINEBUF           ; work         ;
;                   |altsyncram:IMEM_rtl_0|               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3200              ; 2     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|VDP:u_v9958|VDP_VGA:U_VDP_VGA|VDP_DOUBLEBUF:DBUF|VDP_LINEBUF:U_BUF_BO|altsyncram:IMEM_rtl_0                                                    ; altsyncram            ; work         ;
;                      |altsyncram_ila1:auto_generated|   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3200              ; 2     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|VDP:u_v9958|VDP_VGA:U_VDP_VGA|VDP_DOUBLEBUF:DBUF|VDP_LINEBUF:U_BUF_BO|altsyncram:IMEM_rtl_0|altsyncram_ila1:auto_generated                     ; altsyncram_ila1       ; work         ;
;                |VDP_LINEBUF:U_BUF_GE|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3200              ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|VDP:u_v9958|VDP_VGA:U_VDP_VGA|VDP_DOUBLEBUF:DBUF|VDP_LINEBUF:U_BUF_GE                                                                          ; VDP_LINEBUF           ; work         ;
;                   |altsyncram:IMEM_rtl_0|               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3200              ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|VDP:u_v9958|VDP_VGA:U_VDP_VGA|VDP_DOUBLEBUF:DBUF|VDP_LINEBUF:U_BUF_GE|altsyncram:IMEM_rtl_0                                                    ; altsyncram            ; work         ;
;                      |altsyncram_ila1:auto_generated|   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3200              ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|VDP:u_v9958|VDP_VGA:U_VDP_VGA|VDP_DOUBLEBUF:DBUF|VDP_LINEBUF:U_BUF_GE|altsyncram:IMEM_rtl_0|altsyncram_ila1:auto_generated                     ; altsyncram_ila1       ; work         ;
;                |VDP_LINEBUF:U_BUF_GO|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3200              ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|VDP:u_v9958|VDP_VGA:U_VDP_VGA|VDP_DOUBLEBUF:DBUF|VDP_LINEBUF:U_BUF_GO                                                                          ; VDP_LINEBUF           ; work         ;
;                   |altsyncram:IMEM_rtl_0|               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3200              ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|VDP:u_v9958|VDP_VGA:U_VDP_VGA|VDP_DOUBLEBUF:DBUF|VDP_LINEBUF:U_BUF_GO|altsyncram:IMEM_rtl_0                                                    ; altsyncram            ; work         ;
;                      |altsyncram_ila1:auto_generated|   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3200              ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|VDP:u_v9958|VDP_VGA:U_VDP_VGA|VDP_DOUBLEBUF:DBUF|VDP_LINEBUF:U_BUF_GO|altsyncram:IMEM_rtl_0|altsyncram_ila1:auto_generated                     ; altsyncram_ila1       ; work         ;
;                |VDP_LINEBUF:U_BUF_RE|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3200              ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|VDP:u_v9958|VDP_VGA:U_VDP_VGA|VDP_DOUBLEBUF:DBUF|VDP_LINEBUF:U_BUF_RE                                                                          ; VDP_LINEBUF           ; work         ;
;                   |altsyncram:IMEM_rtl_0|               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3200              ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|VDP:u_v9958|VDP_VGA:U_VDP_VGA|VDP_DOUBLEBUF:DBUF|VDP_LINEBUF:U_BUF_RE|altsyncram:IMEM_rtl_0                                                    ; altsyncram            ; work         ;
;                      |altsyncram_ila1:auto_generated|   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3200              ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|VDP:u_v9958|VDP_VGA:U_VDP_VGA|VDP_DOUBLEBUF:DBUF|VDP_LINEBUF:U_BUF_RE|altsyncram:IMEM_rtl_0|altsyncram_ila1:auto_generated                     ; altsyncram_ila1       ; work         ;
;                |VDP_LINEBUF:U_BUF_RO|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3200              ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|VDP:u_v9958|VDP_VGA:U_VDP_VGA|VDP_DOUBLEBUF:DBUF|VDP_LINEBUF:U_BUF_RO                                                                          ; VDP_LINEBUF           ; work         ;
;                   |altsyncram:IMEM_rtl_0|               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3200              ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|VDP:u_v9958|VDP_VGA:U_VDP_VGA|VDP_DOUBLEBUF:DBUF|VDP_LINEBUF:U_BUF_RO|altsyncram:IMEM_rtl_0                                                    ; altsyncram            ; work         ;
;                      |altsyncram_ila1:auto_generated|   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3200              ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|VDP:u_v9958|VDP_VGA:U_VDP_VGA|VDP_DOUBLEBUF:DBUF|VDP_LINEBUF:U_BUF_RO|altsyncram:IMEM_rtl_0|altsyncram_ila1:auto_generated                     ; altsyncram_ila1       ; work         ;
;          |VDP_WAIT_CONTROL:U_VDP_WAIT_CONTROL|          ; 53.2 (53.2)          ; 57.3 (57.3)                      ; 4.2 (4.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 90 (90)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|VDP:u_v9958|VDP_WAIT_CONTROL:U_VDP_WAIT_CONTROL                                                                                                ; VDP_WAIT_CONTROL      ; work         ;
;       |VENCODE:u_video_encoder|                         ; 107.7 (107.7)        ; 110.9 (110.9)                    ; 3.2 (3.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 200 (200)           ; 81 (81)                   ; 0 (0)         ; 0                 ; 0     ; 4          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|VENCODE:u_video_encoder                                                                                                                        ; VENCODE               ; work         ;
;       |autofire:u_autofire|                             ; 8.0 (8.0)            ; 9.5 (9.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|autofire:u_autofire                                                                                                                            ; autofire              ; work         ;
;       |clock_generator:u_clock_generator|               ; 5.5 (5.5)            ; 6.7 (6.7)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|clock_generator:u_clock_generator                                                                                                              ; clock_generator       ; work         ;
;       |emsx_sdram_controller:u_sdram_control|           ; 131.9 (131.9)        ; 144.4 (144.4)                    ; 13.7 (13.7)                                       ; 1.1 (1.1)                        ; 0.0 (0.0)            ; 221 (221)           ; 95 (95)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|emsx_sdram_controller:u_sdram_control                                                                                                          ; emsx_sdram_controller ; work         ;
;       |eseopll:u_eseopll|                               ; 783.0 (21.4)         ; 840.8 (25.3)                     ; 59.8 (3.9)                                        ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 1281 (44)           ; 741 (41)                  ; 0 (0)         ; 4178              ; 8     ; 4          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|eseopll:u_eseopll                                                                                                                              ; eseopll               ; work         ;
;          |opll:U1|                                      ; 761.6 (5.7)          ; 815.5 (7.7)                      ; 55.9 (2.0)                                        ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 1237 (3)            ; 700 (19)                  ; 0 (0)         ; 4178              ; 8     ; 4          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|eseopll:u_eseopll|opll:U1                                                                                                                      ; opll                  ; work         ;
;             |Operator:op|                               ; 123.9 (49.5)         ; 133.9 (51.9)                     ; 10.1 (2.4)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 204 (90)            ; 89 (51)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|eseopll:u_eseopll|opll:U1|Operator:op                                                                                                          ; Operator              ; work         ;
;                |SineTable:u_sine_table|                 ; 74.3 (74.3)          ; 82.0 (82.0)                      ; 7.7 (7.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 114 (114)           ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|eseopll:u_eseopll|opll:U1|Operator:op|SineTable:u_sine_table                                                                                   ; SineTable             ; work         ;
;                   |interpolate_mul:u_interpolate_mul|   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|eseopll:u_eseopll|opll:U1|Operator:op|SineTable:u_sine_table|interpolate_mul:u_interpolate_mul                                                 ; interpolate_mul       ; work         ;
;             |OutputGenerator:og|                        ; 115.8 (33.1)         ; 117.1 (34.1)                     ; 1.3 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 196 (61)            ; 74 (31)                   ; 0 (0)         ; 470               ; 3     ; 1          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|eseopll:u_eseopll|opll:U1|OutputGenerator:og                                                                                                   ; OutputGenerator       ; work         ;
;                |FeedbackMemory:Fmem|                    ; 8.2 (8.2)            ; 8.5 (8.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 5 (5)                     ; 0 (0)         ; 90                ; 1     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|eseopll:u_eseopll|opll:U1|OutputGenerator:og|FeedbackMemory:Fmem                                                                               ; FeedbackMemory        ; work         ;
;                   |altsyncram:data_array_rtl_0|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 90                ; 1     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|eseopll:u_eseopll|opll:U1|OutputGenerator:og|FeedbackMemory:Fmem|altsyncram:data_array_rtl_0                                                   ; altsyncram            ; work         ;
;                      |altsyncram_osp1:auto_generated|   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 90                ; 1     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|eseopll:u_eseopll|opll:U1|OutputGenerator:og|FeedbackMemory:Fmem|altsyncram:data_array_rtl_0|altsyncram_osp1:auto_generated                    ; altsyncram_osp1       ; work         ;
;                |LinearTable:Ltbl|                       ; 64.7 (64.7)          ; 64.7 (64.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 93 (93)             ; 29 (29)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|eseopll:u_eseopll|opll:U1|OutputGenerator:og|LinearTable:Ltbl                                                                                  ; LinearTable           ; work         ;
;                   |linear_table_mul:u_linear_table_mul| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|eseopll:u_eseopll|opll:U1|OutputGenerator:og|LinearTable:Ltbl|linear_table_mul:u_linear_table_mul                                              ; linear_table_mul      ; work         ;
;                |OutputMemory:Mmem|                      ; 9.4 (9.4)            ; 9.9 (9.9)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (23)             ; 9 (9)                     ; 0 (0)         ; 380               ; 2     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|eseopll:u_eseopll|opll:U1|OutputGenerator:og|OutputMemory:Mmem                                                                                 ; OutputMemory          ; work         ;
;                   |altsyncram:data_array_rtl_0|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 190               ; 1     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|eseopll:u_eseopll|opll:U1|OutputGenerator:og|OutputMemory:Mmem|altsyncram:data_array_rtl_0                                                     ; altsyncram            ; work         ;
;                      |altsyncram_svp1:auto_generated|   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 190               ; 1     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|eseopll:u_eseopll|opll:U1|OutputGenerator:og|OutputMemory:Mmem|altsyncram:data_array_rtl_0|altsyncram_svp1:auto_generated                      ; altsyncram_svp1       ; work         ;
;                   |altsyncram:data_array_rtl_1|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 190               ; 1     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|eseopll:u_eseopll|opll:U1|OutputGenerator:og|OutputMemory:Mmem|altsyncram:data_array_rtl_1                                                     ; altsyncram            ; work         ;
;                      |altsyncram_svp1:auto_generated|   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 190               ; 1     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|eseopll:u_eseopll|opll:U1|OutputGenerator:og|OutputMemory:Mmem|altsyncram:data_array_rtl_1|altsyncram_svp1:auto_generated                      ; altsyncram_svp1       ; work         ;
;             |PhaseGenerator:pg|                         ; 97.5 (85.7)          ; 113.4 (100.7)                    ; 15.9 (15.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 181 (157)           ; 73 (73)                   ; 0 (0)         ; 324               ; 1     ; 1          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|eseopll:u_eseopll|opll:U1|PhaseGenerator:pg                                                                                                    ; PhaseGenerator        ; work         ;
;                |PhaseMemory:MEM|                        ; 11.8 (11.8)          ; 12.8 (12.8)                      ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 0 (0)                     ; 0 (0)         ; 324               ; 1     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|eseopll:u_eseopll|opll:U1|PhaseGenerator:pg|PhaseMemory:MEM                                                                                    ; PhaseMemory           ; work         ;
;                   |altsyncram:phase_array_rtl_0|        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 324               ; 1     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|eseopll:u_eseopll|opll:U1|PhaseGenerator:pg|PhaseMemory:MEM|altsyncram:phase_array_rtl_0                                                       ; altsyncram            ; work         ;
;                      |altsyncram_a0q1:auto_generated|   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 324               ; 1     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|eseopll:u_eseopll|opll:U1|PhaseGenerator:pg|PhaseMemory:MEM|altsyncram:phase_array_rtl_0|altsyncram_a0q1:auto_generated                        ; altsyncram_a0q1       ; work         ;
;             |SlotCounter:s0|                            ; 5.9 (5.9)            ; 5.9 (5.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|eseopll:u_eseopll|opll:U1|SlotCounter:s0                                                                                                       ; SlotCounter           ; work         ;
;             |SlotCounter:s2|                            ; 6.5 (6.5)            ; 6.5 (6.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|eseopll:u_eseopll|opll:U1|SlotCounter:s2                                                                                                       ; SlotCounter           ; work         ;
;             |SlotCounter:s5|                            ; 5.0 (5.0)            ; 5.1 (5.1)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|eseopll:u_eseopll|opll:U1|SlotCounter:s5                                                                                                       ; SlotCounter           ; work         ;
;             |SlotCounter:s8|                            ; 7.3 (7.3)            ; 7.7 (7.7)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|eseopll:u_eseopll|opll:U1|SlotCounter:s8                                                                                                       ; SlotCounter           ; work         ;
;             |TemporalMixer:tm|                          ; 28.5 (28.5)          ; 29.4 (29.4)                      ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (44)             ; 27 (27)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|eseopll:u_eseopll|opll:U1|TemporalMixer:tm                                                                                                     ; TemporalMixer         ; work         ;
;             |controller:ct|                             ; 175.3 (108.7)        ; 188.8 (121.4)                    ; 13.5 (12.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 243 (128)           ; 211 (159)                 ; 0 (0)         ; 2934              ; 3     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|eseopll:u_eseopll|opll:U1|controller:ct                                                                                                        ; controller            ; work         ;
;                |RegisterMemory:u_register_memory|       ; 11.4 (11.4)          ; 13.2 (13.2)                      ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 28 (28)             ; 0 (0)                     ; 0 (0)         ; 198               ; 1     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|eseopll:u_eseopll|opll:U1|controller:ct|RegisterMemory:u_register_memory                                                                       ; RegisterMemory        ; work         ;
;                   |altsyncram:regs_array_rtl_0|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 198               ; 1     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|eseopll:u_eseopll|opll:U1|controller:ct|RegisterMemory:u_register_memory|altsyncram:regs_array_rtl_0                                           ; altsyncram            ; work         ;
;                      |altsyncram_2tp1:auto_generated|   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 198               ; 1     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|eseopll:u_eseopll|opll:U1|controller:ct|RegisterMemory:u_register_memory|altsyncram:regs_array_rtl_0|altsyncram_2tp1:auto_generated            ; altsyncram_2tp1       ; work         ;
;                |VoiceMemory:vmem|                       ; 54.2 (23.3)          ; 54.2 (23.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 87 (51)             ; 52 (17)                   ; 0 (0)         ; 2736              ; 2     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|eseopll:u_eseopll|opll:U1|controller:ct|VoiceMemory:vmem                                                                                       ; VoiceMemory           ; work         ;
;                   |VoiceRom:ROM2413|                    ; 30.3 (30.3)          ; 30.8 (30.8)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|eseopll:u_eseopll|opll:U1|controller:ct|VoiceMemory:vmem|VoiceRom:ROM2413                                                                      ; VoiceRom              ; work         ;
;                   |altsyncram:voices_rtl_0|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1368              ; 1     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|eseopll:u_eseopll|opll:U1|controller:ct|VoiceMemory:vmem|altsyncram:voices_rtl_0                                                               ; altsyncram            ; work         ;
;                      |altsyncram_g0q1:auto_generated|   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1368              ; 1     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|eseopll:u_eseopll|opll:U1|controller:ct|VoiceMemory:vmem|altsyncram:voices_rtl_0|altsyncram_g0q1:auto_generated                                ; altsyncram_g0q1       ; work         ;
;                   |altsyncram:voices_rtl_1|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1368              ; 1     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|eseopll:u_eseopll|opll:U1|controller:ct|VoiceMemory:vmem|altsyncram:voices_rtl_1                                                               ; altsyncram            ; work         ;
;                      |altsyncram_g0q1:auto_generated|   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1368              ; 1     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|eseopll:u_eseopll|opll:U1|controller:ct|VoiceMemory:vmem|altsyncram:voices_rtl_1|altsyncram_g0q1:auto_generated                                ; altsyncram_g0q1       ; work         ;
;             |envelopegenerator:eg|                      ; 190.0 (128.6)        ; 200.1 (137.3)                    ; 12.1 (10.4)                                       ; 2.0 (1.6)                        ; 0.0 (0.0)            ; 315 (214)           ; 161 (134)                 ; 0 (0)         ; 450               ; 1     ; 1          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg                                                                                                 ; envelopegenerator     ; work         ;
;                |AttackTable:u_attack_table|             ; 49.0 (49.0)          ; 52.2 (52.2)                      ; 3.5 (3.5)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 75 (75)             ; 27 (27)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table                                                                      ; AttackTable           ; work         ;
;                   |attack_table_mul:u_attack_table_mul| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|attack_table_mul:u_attack_table_mul                                  ; attack_table_mul      ; work         ;
;                |EnvelopeMemory:u_envelope_memory|       ; 10.6 (10.6)          ; 10.6 (10.6)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 0 (0)                     ; 0 (0)         ; 450               ; 1     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|EnvelopeMemory:u_envelope_memory                                                                ; EnvelopeMemory        ; work         ;
;                   |altsyncram:egdata_set_rtl_0|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 450               ; 1     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|EnvelopeMemory:u_envelope_memory|altsyncram:egdata_set_rtl_0                                    ; altsyncram            ; work         ;
;                      |altsyncram_60q1:auto_generated|   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 450               ; 1     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|EnvelopeMemory:u_envelope_memory|altsyncram:egdata_set_rtl_0|altsyncram_60q1:auto_generated     ; altsyncram_60q1       ; work         ;
;       |esepwm:u_esepwm|                                 ; 23.0 (7.5)           ; 27.0 (7.5)                       ; 4.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (15)             ; 53 (15)                   ; 0 (0)         ; 70                ; 1     ; 1          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|esepwm:u_esepwm                                                                                                                                ; esepwm                ; work         ;
;          |esefir5:U1|                                   ; 15.5 (15.5)          ; 19.5 (19.5)                      ; 4.0 (4.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 38 (38)                   ; 0 (0)         ; 70                ; 1     ; 1          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|esepwm:u_esepwm|esefir5:U1                                                                                                                     ; esefir5               ; work         ;
;             |tapram:u0|                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 70                ; 1     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|esepwm:u_esepwm|esefir5:U1|tapram:u0                                                                                                           ; tapram                ; work         ;
;                |altsyncram:TapMem_rtl_0|                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 70                ; 1     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|esepwm:u_esepwm|esefir5:U1|tapram:u0|altsyncram:TapMem_rtl_0                                                                                   ; altsyncram            ; work         ;
;                   |altsyncram_qvm1:auto_generated|      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 70                ; 1     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|esepwm:u_esepwm|esefir5:U1|tapram:u0|altsyncram:TapMem_rtl_0|altsyncram_qvm1:auto_generated                                                    ; altsyncram_qvm1       ; work         ;
;       |freerun_counter:u_freerun_counter|               ; 10.3 (10.3)          ; 10.5 (10.5)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|freerun_counter:u_freerun_counter                                                                                                              ; freerun_counter       ; work         ;
;       |indicator:u_indicator|                           ; 19.7 (19.7)          ; 21.2 (21.2)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|indicator:u_indicator                                                                                                                          ; indicator             ; work         ;
;       |iplrom:u_iplrom|                                 ; 1330.5 (1330.5)      ; 1466.0 (1466.0)                  ; 171.5 (171.5)                                     ; 36.0 (36.0)                      ; 0.0 (0.0)            ; 2302 (2302)         ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|iplrom:u_iplrom                                                                                                                                ; iplrom                ; work         ;
;       |kanji:u_kanji_rom|                               ; 26.8 (26.8)          ; 26.8 (26.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (49)             ; 48 (48)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|kanji:u_kanji_rom                                                                                                                              ; kanji                 ; work         ;
;       |mapper:u_mapper_ram_for_slot3_0|                 ; 26.8 (26.8)          ; 27.8 (27.8)                      ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (49)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|mapper:u_mapper_ram_for_slot3_0                                                                                                                ; mapper                ; work         ;
;       |megaram:u_megaram_for_slot1|                     ; 190.4 (29.6)         ; 195.7 (29.8)                     ; 6.1 (0.5)                                         ; 0.8 (0.3)                        ; 0.0 (0.0)            ; 351 (57)            ; 290 (38)                  ; 0 (0)         ; 2048              ; 1     ; 1          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|megaram:u_megaram_for_slot1                                                                                                                    ; megaram               ; work         ;
;          |scc_wave:SccCh|                               ; 160.8 (160.8)        ; 165.9 (165.9)                    ; 5.6 (5.6)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 294 (294)           ; 252 (252)                 ; 0 (0)         ; 2048              ; 1     ; 1          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|megaram:u_megaram_for_slot1|scc_wave:SccCh                                                                                                     ; scc_wave              ; work         ;
;             |ram:wavemem|                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|megaram:u_megaram_for_slot1|scc_wave:SccCh|ram:wavemem                                                                                         ; ram                   ; work         ;
;                |altsyncram:blkram_rtl_0|                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|megaram:u_megaram_for_slot1|scc_wave:SccCh|ram:wavemem|altsyncram:blkram_rtl_0                                                                 ; altsyncram            ; work         ;
;                   |altsyncram_fka1:auto_generated|      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|megaram:u_megaram_for_slot1|scc_wave:SccCh|ram:wavemem|altsyncram:blkram_rtl_0|altsyncram_fka1:auto_generated                                  ; altsyncram_fka1       ; work         ;
;             |scc_wave_mul:u_mul|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|megaram:u_megaram_for_slot1|scc_wave:SccCh|scc_wave_mul:u_mul                                                                                  ; scc_wave_mul          ; work         ;
;       |megaram:u_megaram_for_slot2|                     ; 204.3 (43.0)         ; 211.1 (43.6)                     ; 6.8 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 370 (72)            ; 291 (41)                  ; 0 (0)         ; 2048              ; 1     ; 1          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|megaram:u_megaram_for_slot2                                                                                                                    ; megaram               ; work         ;
;          |scc_wave:SccCh|                               ; 161.3 (161.3)        ; 167.5 (167.5)                    ; 6.2 (6.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 298 (298)           ; 250 (250)                 ; 0 (0)         ; 2048              ; 1     ; 1          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|megaram:u_megaram_for_slot2|scc_wave:SccCh                                                                                                     ; scc_wave              ; work         ;
;             |ram:wavemem|                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|megaram:u_megaram_for_slot2|scc_wave:SccCh|ram:wavemem                                                                                         ; ram                   ; work         ;
;                |altsyncram:blkram_rtl_0|                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|megaram:u_megaram_for_slot2|scc_wave:SccCh|ram:wavemem|altsyncram:blkram_rtl_0                                                                 ; altsyncram            ; work         ;
;                   |altsyncram_fka1:auto_generated|      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|megaram:u_megaram_for_slot2|scc_wave:SccCh|ram:wavemem|altsyncram:blkram_rtl_0|altsyncram_fka1:auto_generated                                  ; altsyncram_fka1       ; work         ;
;             |scc_wave_mul:u_mul|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|megaram:u_megaram_for_slot2|scc_wave:SccCh|scc_wave_mul:u_mul                                                                                  ; scc_wave_mul          ; work         ;
;       |megarom_pana:u_megarom_pana|                     ; 73.3 (73.3)          ; 73.3 (73.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 132 (132)           ; 84 (84)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|megarom_pana:u_megarom_pana                                                                                                                    ; megarom_pana          ; work         ;
;       |megasd:u_megasd|                                 ; 48.1 (48.1)          ; 51.4 (51.4)                      ; 3.3 (3.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 85 (85)             ; 72 (72)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|megasd:u_megasd                                                                                                                                ; megasd                ; work         ;
;       |ocm_bus_selector:u_ocm_bus_selector|             ; 272.0 (272.0)        ; 293.3 (293.3)                    ; 22.0 (22.0)                                       ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 455 (455)           ; 54 (54)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|ocm_bus_selector:u_ocm_bus_selector                                                                                                            ; ocm_bus_selector      ; work         ;
;       |ocmkai_control_decice:u_ocmkai_control_device|   ; 25.0 (25.0)          ; 25.7 (25.7)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (47)             ; 27 (27)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|ocmkai_control_decice:u_ocmkai_control_device                                                                                                  ; ocmkai_control_decice ; work         ;
;       |ocmkai_debugger:u_ocmkai_debugger|               ; 7.2 (7.2)            ; 9.0 (9.0)                        ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|ocmkai_debugger:u_ocmkai_debugger                                                                                                              ; ocmkai_debugger       ; work         ;
;       |opl3:u_opl3|                                     ; 1264.2 (20.0)        ; 1354.0 (20.0)                    ; 104.7 (0.0)                                       ; 14.9 (0.0)                       ; 0.0 (0.0)            ; 1861 (39)           ; 893 (32)                  ; 0 (0)         ; 278272            ; 37    ; 1          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|opl3:u_opl3                                                                                                                                    ; opl3                  ; work         ;
;          |opl3sw:opl3|                                  ; 1209.4 (37.7)        ; 1298.5 (39.7)                    ; 104.0 (2.3)                                       ; 14.9 (0.4)                       ; 0.0 (0.0)            ; 1754 (68)           ; 807 (59)                  ; 0 (0)         ; 278272            ; 37    ; 1          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|opl3:u_opl3|opl3sw:opl3                                                                                                                        ; opl3sw                ; work         ;
;             |NextZ80:Z80|                               ; 744.5 (277.3)        ; 812.5 (300.6)                    ; 79.5 (23.6)                                       ; 11.5 (0.3)                       ; 0.0 (0.0)            ; 1028 (408)          ; 387 (45)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80                                                                                                            ; NextZ80               ; work         ;
;                |ALU16:CPU_ALU16|                        ; 7.7 (7.7)            ; 7.7 (7.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|ALU16:CPU_ALU16                                                                                            ; ALU16                 ; work         ;
;                |ALU8:CPU_ALU8|                          ; 153.2 (149.2)        ; 152.7 (149.3)                    ; 1.8 (2.4)                                         ; 2.4 (2.4)                        ; 0.0 (0.0)            ; 231 (225)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|ALU8:CPU_ALU8                                                                                              ; ALU8                  ; work         ;
;                   |daa:daa_adjust|                      ; 3.4 (3.4)            ; 3.4 (3.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|ALU8:CPU_ALU8|daa:daa_adjust                                                                               ; daa                   ; work         ;
;                |Z80Reg:CPU_REGS|                        ; 306.3 (108.2)        ; 351.6 (113.7)                    ; 54.1 (10.2)                                       ; 8.8 (4.7)                        ; 0.0 (0.0)            ; 373 (164)           ; 342 (65)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS                                                                                            ; Z80Reg                ; work         ;
;                   |RAM16X8D_regs:regs_hi|               ; 92.3 (92.3)          ; 114.8 (114.8)                    ; 24.8 (24.8)                                       ; 2.3 (2.3)                        ; 0.0 (0.0)            ; 94 (94)             ; 140 (140)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_hi                                                                      ; RAM16X8D_regs         ; work         ;
;                   |RAM16X8D_regs:regs_lo|               ; 97.5 (97.5)          ; 114.6 (114.6)                    ; 18.8 (18.8)                                       ; 1.7 (1.7)                        ; 0.0 (0.0)            ; 102 (102)           ; 137 (137)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_lo                                                                      ; RAM16X8D_regs         ; work         ;
;                   |RegSelect:WSelectR|                  ; 4.4 (4.4)            ; 4.3 (4.3)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RegSelect:WSelectR                                                                         ; RegSelect             ; work         ;
;                   |RegSelect:WSelectW|                  ; 3.5 (3.5)            ; 4.2 (4.2)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RegSelect:WSelectW                                                                         ; RegSelect             ; work         ;
;             |compressor:compressor|                     ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|opl3:u_opl3|opl3sw:opl3|compressor:compressor                                                                                                  ; compressor            ; work         ;
;             |opl3_fifo:in_queue|                        ; 48.8 (0.0)           ; 56.8 (0.0)                       ; 8.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 77 (0)              ; 125 (0)                   ; 0 (0)         ; 10240             ; 1     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3_fifo:in_queue                                                                                                     ; opl3_fifo             ; work         ;
;                |dcfifo:dcfifo_component|                ; 48.8 (0.0)           ; 56.8 (0.0)                       ; 8.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 77 (0)              ; 125 (0)                   ; 0 (0)         ; 10240             ; 1     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3_fifo:in_queue|dcfifo:dcfifo_component                                                                             ; dcfifo                ; work         ;
;                   |dcfifo_pbp1:auto_generated|          ; 48.8 (6.5)           ; 56.8 (10.9)                      ; 8.0 (4.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 77 (6)              ; 125 (38)                  ; 0 (0)         ; 10240             ; 1     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3_fifo:in_queue|dcfifo:dcfifo_component|dcfifo_pbp1:auto_generated                                                  ; dcfifo_pbp1           ; work         ;
;                      |a_graycounter_kdc:wrptr_g1p|      ; 6.8 (6.8)            ; 8.3 (8.3)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3_fifo:in_queue|dcfifo:dcfifo_component|dcfifo_pbp1:auto_generated|a_graycounter_kdc:wrptr_g1p                      ; a_graycounter_kdc     ; work         ;
;                      |a_graycounter_ov6:rdptr_g1p|      ; 15.9 (15.9)          ; 15.9 (15.9)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (27)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3_fifo:in_queue|dcfifo:dcfifo_component|dcfifo_pbp1:auto_generated|a_graycounter_ov6:rdptr_g1p                      ; a_graycounter_ov6     ; work         ;
;                      |alt_synch_pipe_9pl:rs_dgwp|       ; 5.3 (0.0)            ; 5.6 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 22 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3_fifo:in_queue|dcfifo:dcfifo_component|dcfifo_pbp1:auto_generated|alt_synch_pipe_9pl:rs_dgwp                       ; alt_synch_pipe_9pl    ; work         ;
;                         |dffpipe_qe9:dffpipe14|         ; 5.3 (5.3)            ; 5.6 (5.6)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3_fifo:in_queue|dcfifo:dcfifo_component|dcfifo_pbp1:auto_generated|alt_synch_pipe_9pl:rs_dgwp|dffpipe_qe9:dffpipe14 ; dffpipe_qe9           ; work         ;
;                      |alt_synch_pipe_apl:ws_dgrp|       ; 3.2 (0.0)            ; 4.7 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 22 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3_fifo:in_queue|dcfifo:dcfifo_component|dcfifo_pbp1:auto_generated|alt_synch_pipe_apl:ws_dgrp                       ; alt_synch_pipe_apl    ; work         ;
;                         |dffpipe_re9:dffpipe17|         ; 3.2 (3.2)            ; 4.7 (4.7)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3_fifo:in_queue|dcfifo:dcfifo_component|dcfifo_pbp1:auto_generated|alt_synch_pipe_apl:ws_dgrp|dffpipe_re9:dffpipe17 ; dffpipe_re9           ; work         ;
;                      |altsyncram_31b1:fifo_ram|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 10240             ; 1     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3_fifo:in_queue|dcfifo:dcfifo_component|dcfifo_pbp1:auto_generated|altsyncram_31b1:fifo_ram                         ; altsyncram_31b1       ; work         ;
;                      |dffpipe_3dc:rdaclr|               ; 0.2 (0.2)            ; 0.8 (0.8)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3_fifo:in_queue|dcfifo:dcfifo_component|dcfifo_pbp1:auto_generated|dffpipe_3dc:rdaclr                               ; dffpipe_3dc           ; work         ;
;                      |dffpipe_3dc:wraclr|               ; 0.2 (0.2)            ; 0.8 (0.8)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3_fifo:in_queue|dcfifo:dcfifo_component|dcfifo_pbp1:auto_generated|dffpipe_3dc:wraclr                               ; dffpipe_3dc           ; work         ;
;                      |mux_5r7:rdemp_eq_comp_lsb_mux|    ; 3.0 (3.0)            ; 3.2 (3.2)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3_fifo:in_queue|dcfifo:dcfifo_component|dcfifo_pbp1:auto_generated|mux_5r7:rdemp_eq_comp_lsb_mux                    ; mux_5r7               ; work         ;
;                      |mux_5r7:rdemp_eq_comp_msb_mux|    ; 2.4 (2.4)            ; 2.4 (2.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3_fifo:in_queue|dcfifo:dcfifo_component|dcfifo_pbp1:auto_generated|mux_5r7:rdemp_eq_comp_msb_mux                    ; mux_5r7               ; work         ;
;                      |mux_5r7:wrfull_eq_comp_lsb_mux|   ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3_fifo:in_queue|dcfifo:dcfifo_component|dcfifo_pbp1:auto_generated|mux_5r7:wrfull_eq_comp_lsb_mux                   ; mux_5r7               ; work         ;
;                      |mux_5r7:wrfull_eq_comp_msb_mux|   ; 1.8 (1.8)            ; 1.9 (1.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3_fifo:in_queue|dcfifo:dcfifo_component|dcfifo_pbp1:auto_generated|mux_5r7:wrfull_eq_comp_msb_mux                   ; mux_5r7               ; work         ;
;             |opl3_mem:ram|                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3_mem:ram                                                                                                           ; opl3_mem              ; work         ;
;                |altsyncram:ram_rtl_0|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3_mem:ram|altsyncram:ram_rtl_0                                                                                      ; altsyncram            ; work         ;
;                   |altsyncram_8s42:auto_generated|      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3_mem:ram|altsyncram:ram_rtl_0|altsyncram_8s42:auto_generated                                                       ; altsyncram_8s42       ; work         ;
;             |opl3seq:opl3seq|                           ; 377.7 (371.4)        ; 388.8 (382.3)                    ; 14.2 (13.9)                                       ; 3.0 (3.0)                        ; 0.0 (0.0)            ; 580 (568)           ; 235 (234)                 ; 0 (0)         ; 202496            ; 28    ; 1          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq                                                                                                        ; opl3seq               ; work         ;
;                |altsyncram:Mux4_rtl_0|                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1280              ; 1     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|altsyncram:Mux4_rtl_0                                                                                  ; altsyncram            ; work         ;
;                   |altsyncram_5571:auto_generated|      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1280              ; 1     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|altsyncram:Mux4_rtl_0|altsyncram_5571:auto_generated                                                   ; altsyncram_5571       ; work         ;
;                |sampler:sampler_inst|                   ; 6.3 (6.3)            ; 6.5 (6.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 1 (1)                     ; 0 (0)         ; 201216            ; 27    ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|sampler:sampler_inst                                                                                   ; sampler               ; work         ;
;                   |altsyncram:exp_tab_rtl_0|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 86528             ; 13    ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|sampler:sampler_inst|altsyncram:exp_tab_rtl_0                                                          ; altsyncram            ; work         ;
;                      |altsyncram_rtd1:auto_generated|   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 86528             ; 13    ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|sampler:sampler_inst|altsyncram:exp_tab_rtl_0|altsyncram_rtd1:auto_generated                           ; altsyncram_rtd1       ; work         ;
;                   |altsyncram:sin_tab_rtl_0|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 114688            ; 14    ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|sampler:sampler_inst|altsyncram:sin_tab_rtl_0                                                          ; altsyncram            ; work         ;
;                      |altsyncram_ntd1:auto_generated|   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 114688            ; 14    ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|sampler:sampler_inst|altsyncram:sin_tab_rtl_0|altsyncram_ntd1:auto_generated                           ; altsyncram_ntd1       ; work         ;
;          |timer:timer1|                                 ; 17.7 (17.7)          ; 18.0 (18.0)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 26 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|opl3:u_opl3|timer:timer1                                                                                                                       ; timer                 ; work         ;
;          |timer:timer2|                                 ; 16.8 (16.8)          ; 17.5 (17.5)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 28 (28)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|opl3:u_opl3|timer:timer2                                                                                                                       ; timer                 ; work         ;
;       |ppi:u_ppi|                                       ; 146.1 (24.8)         ; 152.3 (25.0)                     ; 6.2 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 253 (33)            ; 169 (34)                  ; 0 (0)         ; 16512             ; 3     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|ppi:u_ppi                                                                                                                                      ; ppi                   ; work         ;
;          |eseps2:u_keyboard_controller|                 ; 121.3 (120.7)        ; 127.3 (126.3)                    ; 6.0 (5.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 220 (218)           ; 135 (135)                 ; 0 (0)         ; 16512             ; 3     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|ppi:u_ppi|eseps2:u_keyboard_controller                                                                                                         ; eseps2                ; work         ;
;             |keymap:U2|                                 ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|ppi:u_ppi|eseps2:u_keyboard_controller|keymap:U2                                                                                               ; keymap                ; work         ;
;                |altsyncram:Mux7_rtl_0|                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|ppi:u_ppi|eseps2:u_keyboard_controller|keymap:U2|altsyncram:Mux7_rtl_0                                                                         ; altsyncram            ; work         ;
;                   |altsyncram_9971:auto_generated|      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|ppi:u_ppi|eseps2:u_keyboard_controller|keymap:U2|altsyncram:Mux7_rtl_0|altsyncram_9971:auto_generated                                          ; altsyncram_9971       ; work         ;
;             |ram:U1|                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|ppi:u_ppi|eseps2:u_keyboard_controller|ram:U1                                                                                                  ; ram                   ; work         ;
;                |altsyncram:blkram_rtl_0|                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|ppi:u_ppi|eseps2:u_keyboard_controller|ram:U1|altsyncram:blkram_rtl_0                                                                          ; altsyncram            ; work         ;
;                   |altsyncram_fka1:auto_generated|      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|ppi:u_ppi|eseps2:u_keyboard_controller|ram:U1|altsyncram:blkram_rtl_0|altsyncram_fka1:auto_generated                                           ; altsyncram_fka1       ; work         ;
;       |psg:u_psg|                                       ; 222.2 (12.0)         ; 236.2 (13.0)                     ; 13.9 (1.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 414 (23)            ; 233 (24)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|psg:u_psg                                                                                                                                      ; psg                   ; work         ;
;          |psg_wave:u_psgch|                             ; 210.2 (210.2)        ; 223.2 (223.2)                    ; 12.9 (12.9)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 391 (391)           ; 209 (209)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|psg:u_psg|psg_wave:u_psgch                                                                                                                     ; psg_wave              ; work         ;
;       |reset_controller:u_reset_controller|             ; 18.3 (18.3)          ; 18.3 (18.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 29 (29)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|reset_controller:u_reset_controller                                                                                                            ; reset_controller      ; work         ;
;       |rtc:u_real_time_clock|                           ; 80.7 (80.7)          ; 85.5 (85.5)                      ; 4.8 (4.8)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 142 (142)           ; 99 (99)                   ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|rtc:u_real_time_clock                                                                                                                          ; rtc                   ; work         ;
;          |ram:u_mem|                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|rtc:u_real_time_clock|ram:u_mem                                                                                                                ; ram                   ; work         ;
;             |altsyncram:blkram_rtl_0|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|rtc:u_real_time_clock|ram:u_mem|altsyncram:blkram_rtl_0                                                                                        ; altsyncram            ; work         ;
;                |altsyncram_mia1:auto_generated|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|rtc:u_real_time_clock|ram:u_mem|altsyncram:blkram_rtl_0|altsyncram_mia1:auto_generated                                                         ; altsyncram_mia1       ; work         ;
;       |s1990:u_s1990|                                   ; 29.2 (29.2)          ; 29.6 (29.6)                      ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (53)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|s1990:u_s1990                                                                                                                                  ; s1990                 ; work         ;
;       |sound_mixer:u_sound_mixer|                       ; 139.8 (139.8)        ; 139.2 (139.2)                    ; 0.4 (0.4)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 257 (257)           ; 115 (115)                 ; 0 (0)         ; 0                 ; 0     ; 7          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|sound_mixer:u_sound_mixer                                                                                                                      ; sound_mixer           ; work         ;
;          |scc_mix_mul:u_mul|                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|sound_mixer:u_sound_mixer|scc_mix_mul:u_mul                                                                                                    ; scc_mix_mul           ; work         ;
;       |switched_io_ports:u_switched_io_ports|           ; 217.2 (217.2)        ; 223.4 (223.4)                    ; 6.1 (6.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 384 (384)           ; 70 (70)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|switched_io_ports:u_switched_io_ports                                                                                                          ; switched_io_ports     ; work         ;
;       |system_flags:u_system_flags|                     ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|system_flags:u_system_flags                                                                                                                    ; system_flags          ; work         ;
;       |tr_midi:u_tr_midi|                               ; 163.3 (26.8)         ; 182.8 (27.4)                     ; 19.6 (0.7)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 293 (48)            ; 242 (29)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|tr_midi:u_tr_midi                                                                                                                              ; tr_midi               ; work         ;
;          |i8251:u_8251|                                 ; 67.4 (12.8)          ; 69.3 (13.9)                      ; 1.8 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 122 (19)            ; 79 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|tr_midi:u_tr_midi|i8251:u_8251                                                                                                                 ; i8251                 ; work         ;
;             |i8251_clk_en:u_rxc|                        ; 0.7 (0.7)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|tr_midi:u_tr_midi|i8251:u_8251|i8251_clk_en:u_rxc                                                                                              ; i8251_clk_en          ; work         ;
;             |i8251_receiver:comb_427|                   ; 22.9 (22.9)          ; 22.9 (22.9)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 46 (46)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|tr_midi:u_tr_midi|i8251:u_8251|i8251_receiver:comb_427                                                                                         ; i8251_receiver        ; work         ;
;             |i8251_transmitter:u_transmitter|           ; 30.8 (30.8)          ; 31.7 (31.7)                      ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 56 (56)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|tr_midi:u_tr_midi|i8251:u_8251|i8251_transmitter:u_transmitter                                                                                 ; i8251_transmitter     ; work         ;
;          |i8253:u_8253|                                 ; 69.1 (0.0)           ; 86.2 (0.0)                       ; 17.1 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 123 (0)             ; 134 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|tr_midi:u_tr_midi|i8253:u_8253                                                                                                                 ; i8253                 ; work         ;
;             |i8253_clk_en:u_clk2_en|                    ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|tr_midi:u_tr_midi|i8253:u_8253|i8253_clk_en:u_clk2_en                                                                                          ; i8253_clk_en          ; work         ;
;             |i8253_control:u_control0|                  ; 15.8 (15.8)          ; 18.3 (18.3)                      ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|tr_midi:u_tr_midi|i8253:u_8253|i8253_control:u_control0                                                                                        ; i8253_control         ; work         ;
;             |i8253_control:u_control2|                  ; 11.6 (11.6)          ; 11.9 (11.9)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|tr_midi:u_tr_midi|i8253:u_8253|i8253_control:u_control2                                                                                        ; i8253_control         ; work         ;
;             |i8253_counter:u_counter0|                  ; 22.2 (22.2)          ; 27.3 (27.3)                      ; 5.1 (5.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 40 (40)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|tr_midi:u_tr_midi|i8253:u_8253|i8253_counter:u_counter0                                                                                        ; i8253_counter         ; work         ;
;             |i8253_counter:u_counter2|                  ; 19.2 (19.2)          ; 28.3 (28.3)                      ; 9.2 (9.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 43 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|tr_midi:u_tr_midi|i8253:u_8253|i8253_counter:u_counter2                                                                                        ; i8253_counter         ; work         ;
;       |tr_pcm:u_tr_pcm|                                 ; 26.7 (26.7)          ; 28.3 (28.3)                      ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 50 (50)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|emsx_top:U92|tr_pcm:u_tr_pcm                                                                                                                                ; tr_pcm                ; work         ;
;    |pll_de0cv:U90|                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|pll_de0cv:U90                                                                                                                                               ; pll_de0cv             ; pll_de0cv    ;
;       |pll_de0cv_0002:pll_de0cv_inst|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|pll_de0cv:U90|pll_de0cv_0002:pll_de0cv_inst                                                                                                                 ; pll_de0cv_0002        ; pll_de0cv    ;
;          |altera_pll:altera_pll_i|                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |emsx_top_de0cv|pll_de0cv:U90|pll_de0cv_0002:pll_de0cv_inst|altera_pll:altera_pll_i                                                                                         ; altera_pll            ; work         ;
+---------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                         ;
+--------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name         ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+--------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; pSd_Cm       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pMemClk      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pLed[9]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; p7SegLed5[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; p7SegLed5[6] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pVideoHS_n   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pVideoVS_n   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; p7SegLed3[0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; p7SegLed3[3] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; p7SegLed3[4] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; p7SegLed3[5] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; p7SegLed0[0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; p7SegLed0[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; p7SegLed0[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; p7SegLed0[3] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; p7SegLed0[4] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; p7SegLed0[5] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; p7SegLed0[6] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; p7SegLed1[0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; p7SegLed1[3] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; p7SegLed1[4] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; p7SegLed1[5] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; p7SegLed2[0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; p7SegLed2[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; p7SegLed2[3] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; p7SegLed2[4] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; p7SegLed2[5] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; p7SegLed2[6] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pDac_S       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pSd_Ck       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pLed[8]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; p7SegLed4[0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; p7SegLed4[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; p7SegLed4[3] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pREM_out     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pCMT_out     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pMidiTxD     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pCpuClk      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pSltRst_n    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pSltRsv16    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pMemRas_n    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pMemCas_n    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pMemWe_n     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pMemUdq      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pMemLdq      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pMemBa1      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pMemBa0      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pMemAdr[0]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pMemAdr[1]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pMemAdr[2]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pMemAdr[3]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pMemAdr[4]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pMemAdr[5]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pMemAdr[6]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pMemAdr[7]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pMemAdr[8]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pMemAdr[9]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pMemAdr[10]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pMemAdr[11]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pMemAdr[12]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pLed[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pLed[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pLed[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pLed[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pLed[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pLed[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pLed[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pLed[7]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; p7SegLed5[0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; p7SegLed5[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pStrA        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pStrB        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pSltBdir_n   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; p7SegLed1[6] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; p7SegLed3[6] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pSltRsv5     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pMemCke      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pMemCs_n     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pMidiRxD     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pSW[1]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pSW[2]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pSW[3]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pDip[8]      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; p7SegLed1[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; p7SegLed1[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; p7SegLed2[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; p7SegLed3[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; p7SegLed3[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; p7SegLed4[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; p7SegLed4[4] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; p7SegLed4[5] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; p7SegLed4[6] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; p7SegLed5[3] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; p7SegLed5[4] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; p7SegLed5[5] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pSltDat[0]   ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pSltDat[1]   ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pSltDat[2]   ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pSltDat[3]   ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pSltDat[4]   ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pSltDat[5]   ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pSltDat[6]   ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pSltDat[7]   ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pSltSltsl_n  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pSltSlts2_n  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pSltCs1_n    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pSltCs2_n    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pSltCs12_n   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pSltWait_n   ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pSltM1_n     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pJoyA[0]     ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pJoyA[1]     ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pJoyA[2]     ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pJoyA[3]     ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pJoyB[0]     ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pJoyB[1]     ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pJoyB[2]     ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pJoyB[3]     ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pDac_VR[0]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pDac_VR[1]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pDac_VR[2]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pDac_VR[3]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pDac_VG[0]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pDac_VG[1]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pDac_VG[2]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pDac_VG[3]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pDac_VB[0]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pDac_VB[1]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pDac_VB[2]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pDac_VB[3]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pSltRfsh_n   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pMemDat[0]   ; Bidir    ; -- ; (1)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pMemDat[1]   ; Bidir    ; -- ; --   ; (1)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pMemDat[2]   ; Bidir    ; -- ; --   ; (1)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pMemDat[3]   ; Bidir    ; -- ; --   ; (1)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pMemDat[4]   ; Bidir    ; -- ; --   ; (1)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pMemDat[5]   ; Bidir    ; -- ; --   ; (1)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pMemDat[6]   ; Bidir    ; -- ; --   ; (1)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pMemDat[7]   ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pMemDat[8]   ; Bidir    ; -- ; (1)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pMemDat[9]   ; Bidir    ; -- ; (1)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pMemDat[10]  ; Bidir    ; -- ; --   ; (1)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pMemDat[11]  ; Bidir    ; -- ; --   ; (1)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pMemDat[12]  ; Bidir    ; -- ; --   ; (1)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pMemDat[13]  ; Bidir    ; -- ; --   ; (1)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pMemDat[14]  ; Bidir    ; -- ; --   ; (1)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pMemDat[15]  ; Bidir    ; -- ; --   ; (1)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pSltIorq_n   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pSltRd_n     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pSltWr_n     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pSltAdr[0]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pSltAdr[1]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pSltAdr[2]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pSltAdr[3]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pSltAdr[4]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pSltAdr[5]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pSltAdr[6]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pSltAdr[7]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pSltAdr[8]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pSltAdr[9]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pSltAdr[10]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pSltAdr[11]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pSltAdr[12]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pSltAdr[13]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pSltAdr[14]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pSltAdr[15]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pSltMerq_n   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pSd_Dt[0]    ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pSd_Dt[3]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pPs2Clk      ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pPs2Dat      ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pJoyA[4]     ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pJoyA[5]     ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pJoyB[4]     ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pJoyB[5]     ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pSltSw1      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pSltSw2      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pSd_Dt[1]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pSd_Dt[2]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pPs2mClk     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pPs2mDat     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CLOCK_50     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; RESET_N      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pSW[0]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pDip[9]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pDip[0]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pDip[6]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pDip[7]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pDip[4]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pDip[5]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pDip[3]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pDip[1]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pDip[2]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pSltInt_n    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pCMT_in      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+--------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                         ;
+------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                      ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------------+-------------------+---------+
; pMidiRxD                                                                                 ;                   ;         ;
; pSW[1]                                                                                   ;                   ;         ;
; pSW[2]                                                                                   ;                   ;         ;
; pSW[3]                                                                                   ;                   ;         ;
; pDip[8]                                                                                  ;                   ;         ;
; pSltDat[0]                                                                               ;                   ;         ;
;      - emsx_top:U92|T800a:u_r800|DI_Reg[0]                                               ; 1                 ; 0       ;
;      - emsx_top:U92|T80a:u_z80|DI_Reg[0]                                                 ; 1                 ; 0       ;
;      - emsx_top:U92|T800a:u_r800|T800:u0|IR~9                                            ; 1                 ; 0       ;
;      - emsx_top:U92|T80a:u_z80|T80:u0|IR~7                                               ; 1                 ; 0       ;
;      - emsx_top:U92|ocm_bus_selector:u_ocm_bus_selector|ff_iSltDat[0]~6                  ; 1                 ; 0       ;
; pSltDat[1]                                                                               ;                   ;         ;
;      - emsx_top:U92|T800a:u_r800|DI_Reg[1]                                               ; 1                 ; 0       ;
;      - emsx_top:U92|T80a:u_z80|DI_Reg[1]                                                 ; 1                 ; 0       ;
;      - emsx_top:U92|T800a:u_r800|T800:u0|IR~7                                            ; 1                 ; 0       ;
;      - emsx_top:U92|T80a:u_z80|T80:u0|IR~9                                               ; 1                 ; 0       ;
;      - emsx_top:U92|ocm_bus_selector:u_ocm_bus_selector|ff_iSltDat[1]~2                  ; 1                 ; 0       ;
; pSltDat[2]                                                                               ;                   ;         ;
;      - emsx_top:U92|T800a:u_r800|DI_Reg[2]                                               ; 0                 ; 0       ;
;      - emsx_top:U92|T80a:u_z80|DI_Reg[2]                                                 ; 0                 ; 0       ;
;      - emsx_top:U92|T800a:u_r800|T800:u0|IR~5                                            ; 0                 ; 0       ;
;      - emsx_top:U92|T80a:u_z80|T80:u0|IR~6                                               ; 0                 ; 0       ;
;      - emsx_top:U92|ocm_bus_selector:u_ocm_bus_selector|ff_iSltDat[2]~1                  ; 0                 ; 0       ;
; pSltDat[3]                                                                               ;                   ;         ;
;      - emsx_top:U92|T800a:u_r800|DI_Reg[3]                                               ; 1                 ; 0       ;
;      - emsx_top:U92|T80a:u_z80|DI_Reg[3]                                                 ; 1                 ; 0       ;
;      - emsx_top:U92|T800a:u_r800|T800:u0|IR~1                                            ; 1                 ; 0       ;
;      - emsx_top:U92|T80a:u_z80|T80:u0|IR~1                                               ; 1                 ; 0       ;
;      - emsx_top:U92|ocm_bus_selector:u_ocm_bus_selector|ff_iSltDat[3]~3                  ; 1                 ; 0       ;
; pSltDat[4]                                                                               ;                   ;         ;
;      - emsx_top:U92|T80a:u_z80|DI_Reg[4]                                                 ; 0                 ; 0       ;
;      - emsx_top:U92|T800a:u_r800|T800:u0|IR~8                                            ; 0                 ; 0       ;
;      - emsx_top:U92|T80a:u_z80|T80:u0|IR~8                                               ; 0                 ; 0       ;
;      - emsx_top:U92|ocm_bus_selector:u_ocm_bus_selector|ff_iSltDat[4]~5                  ; 0                 ; 0       ;
;      - emsx_top:U92|T800a:u_r800|DI_Reg[4]~feeder                                        ; 0                 ; 0       ;
; pSltDat[5]                                                                               ;                   ;         ;
;      - emsx_top:U92|T800a:u_r800|DI_Reg[5]                                               ; 0                 ; 0       ;
;      - emsx_top:U92|T80a:u_z80|DI_Reg[5]                                                 ; 0                 ; 0       ;
;      - emsx_top:U92|T800a:u_r800|T800:u0|IR~6                                            ; 0                 ; 0       ;
;      - emsx_top:U92|T80a:u_z80|T80:u0|IR~10                                              ; 0                 ; 0       ;
;      - emsx_top:U92|ocm_bus_selector:u_ocm_bus_selector|ff_iSltDat[5]~0                  ; 0                 ; 0       ;
; pSltDat[6]                                                                               ;                   ;         ;
;      - emsx_top:U92|T800a:u_r800|DI_Reg[6]                                               ; 0                 ; 0       ;
;      - emsx_top:U92|T80a:u_z80|DI_Reg[6]                                                 ; 0                 ; 0       ;
;      - emsx_top:U92|T800a:u_r800|T800:u0|IR~4                                            ; 0                 ; 0       ;
;      - emsx_top:U92|T80a:u_z80|T80:u0|IR~5                                               ; 0                 ; 0       ;
;      - emsx_top:U92|ocm_bus_selector:u_ocm_bus_selector|ff_iSltDat[6]~7                  ; 0                 ; 0       ;
; pSltDat[7]                                                                               ;                   ;         ;
;      - emsx_top:U92|T800a:u_r800|DI_Reg[7]                                               ; 1                 ; 0       ;
;      - emsx_top:U92|T80a:u_z80|DI_Reg[7]                                                 ; 1                 ; 0       ;
;      - emsx_top:U92|T800a:u_r800|T800:u0|IR~10                                           ; 1                 ; 0       ;
;      - emsx_top:U92|T80a:u_z80|T80:u0|IR~4                                               ; 1                 ; 0       ;
;      - emsx_top:U92|ocm_bus_selector:u_ocm_bus_selector|ff_iSltDat[7]~4                  ; 1                 ; 0       ;
; pSltSltsl_n                                                                              ;                   ;         ;
; pSltSlts2_n                                                                              ;                   ;         ;
; pSltCs1_n                                                                                ;                   ;         ;
; pSltCs2_n                                                                                ;                   ;         ;
; pSltCs12_n                                                                               ;                   ;         ;
; pSltWait_n                                                                               ;                   ;         ;
;      - emsx_top:U92|ocm_bus_selector:u_ocm_bus_selector|ff_wait_n_s~0                    ; 1                 ; 0       ;
; pSltM1_n                                                                                 ;                   ;         ;
; pJoyA[0]                                                                                 ;                   ;         ;
;      - emsx_top:U92|psg:u_psg|rega~0                                                     ; 0                 ; 0       ;
; pJoyA[1]                                                                                 ;                   ;         ;
;      - emsx_top:U92|psg:u_psg|rega~1                                                     ; 1                 ; 0       ;
; pJoyA[2]                                                                                 ;                   ;         ;
;      - emsx_top:U92|psg:u_psg|rega~2                                                     ; 1                 ; 0       ;
; pJoyA[3]                                                                                 ;                   ;         ;
;      - emsx_top:U92|psg:u_psg|rega~3                                                     ; 0                 ; 0       ;
; pJoyB[0]                                                                                 ;                   ;         ;
;      - emsx_top:U92|psg:u_psg|rega~0                                                     ; 0                 ; 0       ;
; pJoyB[1]                                                                                 ;                   ;         ;
;      - emsx_top:U92|psg:u_psg|rega~1                                                     ; 1                 ; 0       ;
; pJoyB[2]                                                                                 ;                   ;         ;
;      - emsx_top:U92|psg:u_psg|rega~2                                                     ; 0                 ; 0       ;
; pJoyB[3]                                                                                 ;                   ;         ;
;      - emsx_top:U92|psg:u_psg|rega~3                                                     ; 0                 ; 0       ;
; pDac_VR[0]                                                                               ;                   ;         ;
; pDac_VR[1]                                                                               ;                   ;         ;
; pDac_VR[2]                                                                               ;                   ;         ;
; pDac_VR[3]                                                                               ;                   ;         ;
; pDac_VG[0]                                                                               ;                   ;         ;
; pDac_VG[1]                                                                               ;                   ;         ;
; pDac_VG[2]                                                                               ;                   ;         ;
; pDac_VG[3]                                                                               ;                   ;         ;
; pDac_VB[0]                                                                               ;                   ;         ;
; pDac_VB[1]                                                                               ;                   ;         ;
; pDac_VB[2]                                                                               ;                   ;         ;
; pDac_VB[3]                                                                               ;                   ;         ;
; pSltRfsh_n                                                                               ;                   ;         ;
; pMemDat[0]                                                                               ;                   ;         ;
;      - emsx_top:U92|emsx_sdram_controller:u_sdram_control|ff_mem_vdp_read_data[0]~feeder ; 0                 ; 1       ;
;      - emsx_top:U92|emsx_sdram_controller:u_sdram_control|ff_mem_cpu_read_data[0]~feeder ; 0                 ; 1       ;
; pMemDat[1]                                                                               ;                   ;         ;
;      - emsx_top:U92|emsx_sdram_controller:u_sdram_control|ff_mem_vdp_read_data[1]        ; 1                 ; 1       ;
;      - emsx_top:U92|emsx_sdram_controller:u_sdram_control|ff_mem_cpu_read_data[1]~feeder ; 1                 ; 1       ;
; pMemDat[2]                                                                               ;                   ;         ;
;      - emsx_top:U92|emsx_sdram_controller:u_sdram_control|ff_mem_vdp_read_data[2]        ; 1                 ; 1       ;
;      - emsx_top:U92|emsx_sdram_controller:u_sdram_control|ff_mem_cpu_read_data[2]~feeder ; 1                 ; 1       ;
; pMemDat[3]                                                                               ;                   ;         ;
;      - emsx_top:U92|emsx_sdram_controller:u_sdram_control|ff_mem_vdp_read_data[3]        ; 1                 ; 1       ;
;      - emsx_top:U92|emsx_sdram_controller:u_sdram_control|ff_mem_cpu_read_data[3]~feeder ; 1                 ; 1       ;
; pMemDat[4]                                                                               ;                   ;         ;
;      - emsx_top:U92|emsx_sdram_controller:u_sdram_control|ff_mem_vdp_read_data[4]        ; 1                 ; 1       ;
;      - emsx_top:U92|emsx_sdram_controller:u_sdram_control|ff_mem_cpu_read_data[4]~feeder ; 1                 ; 1       ;
; pMemDat[5]                                                                               ;                   ;         ;
;      - emsx_top:U92|emsx_sdram_controller:u_sdram_control|ff_mem_vdp_read_data[5]        ; 1                 ; 1       ;
;      - emsx_top:U92|emsx_sdram_controller:u_sdram_control|ff_mem_cpu_read_data[5]~feeder ; 1                 ; 1       ;
; pMemDat[6]                                                                               ;                   ;         ;
;      - emsx_top:U92|emsx_sdram_controller:u_sdram_control|ff_mem_vdp_read_data[6]        ; 1                 ; 1       ;
;      - emsx_top:U92|emsx_sdram_controller:u_sdram_control|ff_mem_cpu_read_data[6]~feeder ; 1                 ; 1       ;
; pMemDat[7]                                                                               ;                   ;         ;
;      - emsx_top:U92|emsx_sdram_controller:u_sdram_control|ff_mem_vdp_read_data[7]        ; 0                 ; 0       ;
;      - emsx_top:U92|emsx_sdram_controller:u_sdram_control|ff_mem_cpu_read_data[7]~feeder ; 0                 ; 0       ;
; pMemDat[8]                                                                               ;                   ;         ;
;      - emsx_top:U92|emsx_sdram_controller:u_sdram_control|ff_mem_cpu_read_data[0]        ; 0                 ; 1       ;
;      - emsx_top:U92|emsx_sdram_controller:u_sdram_control|ff_mem_vdp_read_data[8]        ; 0                 ; 1       ;
; pMemDat[9]                                                                               ;                   ;         ;
;      - emsx_top:U92|emsx_sdram_controller:u_sdram_control|ff_mem_cpu_read_data[1]        ; 0                 ; 1       ;
;      - emsx_top:U92|emsx_sdram_controller:u_sdram_control|ff_mem_vdp_read_data[9]        ; 0                 ; 1       ;
; pMemDat[10]                                                                              ;                   ;         ;
;      - emsx_top:U92|emsx_sdram_controller:u_sdram_control|ff_mem_cpu_read_data[2]        ; 1                 ; 1       ;
;      - emsx_top:U92|emsx_sdram_controller:u_sdram_control|ff_mem_vdp_read_data[10]       ; 1                 ; 1       ;
; pMemDat[11]                                                                              ;                   ;         ;
;      - emsx_top:U92|emsx_sdram_controller:u_sdram_control|ff_mem_cpu_read_data[3]        ; 1                 ; 1       ;
;      - emsx_top:U92|emsx_sdram_controller:u_sdram_control|ff_mem_vdp_read_data[11]       ; 1                 ; 1       ;
; pMemDat[12]                                                                              ;                   ;         ;
;      - emsx_top:U92|emsx_sdram_controller:u_sdram_control|ff_mem_cpu_read_data[4]        ; 1                 ; 1       ;
;      - emsx_top:U92|emsx_sdram_controller:u_sdram_control|ff_mem_vdp_read_data[12]       ; 1                 ; 1       ;
; pMemDat[13]                                                                              ;                   ;         ;
;      - emsx_top:U92|emsx_sdram_controller:u_sdram_control|ff_mem_cpu_read_data[5]        ; 1                 ; 1       ;
;      - emsx_top:U92|emsx_sdram_controller:u_sdram_control|ff_mem_vdp_read_data[13]       ; 1                 ; 1       ;
; pMemDat[14]                                                                              ;                   ;         ;
;      - emsx_top:U92|emsx_sdram_controller:u_sdram_control|ff_mem_cpu_read_data[6]        ; 1                 ; 1       ;
;      - emsx_top:U92|emsx_sdram_controller:u_sdram_control|ff_mem_vdp_read_data[14]       ; 1                 ; 1       ;
; pMemDat[15]                                                                              ;                   ;         ;
;      - emsx_top:U92|emsx_sdram_controller:u_sdram_control|ff_mem_cpu_read_data[7]        ; 1                 ; 1       ;
;      - emsx_top:U92|emsx_sdram_controller:u_sdram_control|ff_mem_vdp_read_data[15]       ; 1                 ; 1       ;
; pSltIorq_n                                                                               ;                   ;         ;
; pSltRd_n                                                                                 ;                   ;         ;
; pSltWr_n                                                                                 ;                   ;         ;
; pSltAdr[0]                                                                               ;                   ;         ;
; pSltAdr[1]                                                                               ;                   ;         ;
; pSltAdr[2]                                                                               ;                   ;         ;
; pSltAdr[3]                                                                               ;                   ;         ;
; pSltAdr[4]                                                                               ;                   ;         ;
; pSltAdr[5]                                                                               ;                   ;         ;
; pSltAdr[6]                                                                               ;                   ;         ;
; pSltAdr[7]                                                                               ;                   ;         ;
; pSltAdr[8]                                                                               ;                   ;         ;
; pSltAdr[9]                                                                               ;                   ;         ;
; pSltAdr[10]                                                                              ;                   ;         ;
; pSltAdr[11]                                                                              ;                   ;         ;
; pSltAdr[12]                                                                              ;                   ;         ;
; pSltAdr[13]                                                                              ;                   ;         ;
; pSltAdr[14]                                                                              ;                   ;         ;
; pSltAdr[15]                                                                              ;                   ;         ;
; pSltMerq_n                                                                               ;                   ;         ;
; pSd_Dt[0]                                                                                ;                   ;         ;
;      - emsx_top:U92|megasd:u_megasd|MmcTmp~0                                             ; 1                 ; 0       ;
; pSd_Dt[3]                                                                                ;                   ;         ;
; pPs2Clk                                                                                  ;                   ;         ;
;      - emsx_top:U92|ppi:u_ppi|eseps2:u_keyboard_controller|Ps2Clk[0]~2                   ; 0                 ; 0       ;
; pPs2Dat                                                                                  ;                   ;         ;
;      - emsx_top:U92|ppi:u_ppi|eseps2:u_keyboard_controller|Ps2Dat~0                      ; 0                 ; 0       ;
; pJoyA[4]                                                                                 ;                   ;         ;
;      - emsx_top:U92|psg:u_psg|rega~4                                                     ; 0                 ; 0       ;
; pJoyA[5]                                                                                 ;                   ;         ;
;      - emsx_top:U92|psg:u_psg|rega~5                                                     ; 1                 ; 0       ;
; pJoyB[4]                                                                                 ;                   ;         ;
;      - emsx_top:U92|psg:u_psg|rega~4                                                     ; 1                 ; 0       ;
; pJoyB[5]                                                                                 ;                   ;         ;
;      - emsx_top:U92|psg:u_psg|rega~5                                                     ; 0                 ; 0       ;
; pSltSw1                                                                                  ;                   ;         ;
; pSltSw2                                                                                  ;                   ;         ;
; pSd_Dt[1]                                                                                ;                   ;         ;
; pSd_Dt[2]                                                                                ;                   ;         ;
; pPs2mClk                                                                                 ;                   ;         ;
; pPs2mDat                                                                                 ;                   ;         ;
; CLOCK_50                                                                                 ;                   ;         ;
; RESET_N                                                                                  ;                   ;         ;
;      - pRESET_N                                                                          ; 0                 ; 0       ;
; pSW[0]                                                                                   ;                   ;         ;
;      - pRESET_N                                                                          ; 1                 ; 0       ;
; pDip[9]                                                                                  ;                   ;         ;
;      - emsx_top:U92|ff_dip_req[9]~0                                                      ; 0                 ; 0       ;
; pDip[0]                                                                                  ;                   ;         ;
;      - emsx_top:U92|ff_dip_req[0]                                                        ; 0                 ; 0       ;
; pDip[6]                                                                                  ;                   ;         ;
;      - emsx_top:U92|ff_dip_req[6]~1                                                      ; 1                 ; 0       ;
; pDip[7]                                                                                  ;                   ;         ;
;      - emsx_top:U92|ff_dip_req[7]                                                        ; 0                 ; 0       ;
; pDip[4]                                                                                  ;                   ;         ;
;      - emsx_top:U92|ff_dip_req[4]~2                                                      ; 0                 ; 0       ;
; pDip[5]                                                                                  ;                   ;         ;
;      - emsx_top:U92|ff_dip_req[5]~3                                                      ; 1                 ; 0       ;
; pDip[3]                                                                                  ;                   ;         ;
;      - emsx_top:U92|ff_dip_req[3]~4                                                      ; 1                 ; 0       ;
; pDip[1]                                                                                  ;                   ;         ;
;      - emsx_top:U92|ff_dip_req[1]                                                        ; 0                 ; 0       ;
; pDip[2]                                                                                  ;                   ;         ;
;      - emsx_top:U92|ff_dip_req[2]~5                                                      ; 0                 ; 0       ;
; pSltInt_n                                                                                ;                   ;         ;
;      - emsx_top:U92|w_pSltInt_n~1                                                        ; 1                 ; 0       ;
; pCMT_in                                                                                  ;                   ;         ;
;      - emsx_top:U92|psg:u_psg|rega[7]                                                    ; 1                 ; 0       ;
+------------------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                  ;
+------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+---------+------------------------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                     ; Location                  ; Fan-Out ; Usage                                                            ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+---------+------------------------------------------------------------------+--------+----------------------+------------------+---------------------------+
; emsx_top:U92|CustomSpeed[2]~3                                                                                                            ; LABCELL_X21_Y27_N12       ; 4       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|Equal0~3                                                                                                                    ; MLABCELL_X18_Y23_N57      ; 4       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|Equal16~0                                                                                                                   ; LABCELL_X16_Y27_N33       ; 13      ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|Equal7~4                                                                                                                    ; LABCELL_X25_Y16_N12       ; 25      ; Clock enable, Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|JIS2_ena~0                                                                                                                  ; LABCELL_X25_Y27_N45       ; 1       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|RatioMode[0]~1                                                                                                              ; LABCELL_X21_Y27_N24       ; 4       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|RstKeyLock                                                                                                                  ; FF_X16_Y27_N14            ; 6       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|Slot0Mode                                                                                                                   ; FF_X20_Y27_N53            ; 13      ; Sync. clear                                                      ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T800a:u_r800|Reset_s                                                                                                        ; FF_X35_Y25_N56            ; 396     ; Async. clear                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T800a:u_r800|T800:u0|ACC[7]~8                                                                                               ; MLABCELL_X37_Y33_N0       ; 10      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T800a:u_r800|T800:u0|A[0]~9                                                                                                 ; LABCELL_X43_Y33_N57       ; 16      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T800a:u_r800|T800:u0|A[12]~30                                                                                               ; MLABCELL_X42_Y35_N48      ; 8       ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T800a:u_r800|T800:u0|Ap[7]~0                                                                                                ; LABCELL_X41_Y32_N51       ; 16      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T800a:u_r800|T800:u0|BTR_r~1                                                                                                ; MLABCELL_X34_Y37_N9       ; 17      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T800a:u_r800|T800:u0|BTR_r~2                                                                                                ; LABCELL_X39_Y37_N51       ; 1       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T800a:u_r800|T800:u0|BusA[0]~3                                                                                              ; LABCELL_X40_Y34_N45       ; 8       ; Sync. clear                                                      ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T800a:u_r800|T800:u0|BusA[0]~4                                                                                              ; LABCELL_X40_Y34_N0        ; 8       ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T800a:u_r800|T800:u0|BusA[0]~5                                                                                              ; LABCELL_X40_Y34_N54       ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T800a:u_r800|T800:u0|BusAck                                                                                                 ; FF_X47_Y36_N26            ; 119     ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T800a:u_r800|T800:u0|BusB[0]~9                                                                                              ; LABCELL_X41_Y34_N51       ; 8       ; Sync. clear                                                      ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T800a:u_r800|T800:u0|DO[0]~3                                                                                                ; LABCELL_X44_Y35_N21       ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T800a:u_r800|T800:u0|Equal0~1                                                                                               ; LABCELL_X53_Y36_N15       ; 59      ; Sync. clear, Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T800a:u_r800|T800:u0|F[5]~47                                                                                                ; MLABCELL_X45_Y33_N54      ; 2       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T800a:u_r800|T800:u0|F[7]~6                                                                                                 ; LABCELL_X43_Y34_N18       ; 3       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T800a:u_r800|T800:u0|IR[3]~2                                                                                                ; LABCELL_X47_Y36_N6        ; 8       ; Sync. clear                                                      ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T800a:u_r800|T800:u0|IR[7]~3                                                                                                ; LABCELL_X43_Y37_N48       ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T800a:u_r800|T800:u0|ISet[1]~1                                                                                              ; LABCELL_X43_Y37_N36       ; 2       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T800a:u_r800|T800:u0|IStatus[1]~0                                                                                           ; LABCELL_X43_Y36_N30       ; 2       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T800a:u_r800|T800:u0|IntCycle~0                                                                                             ; LABCELL_X47_Y36_N21       ; 7       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T800a:u_r800|T800:u0|IntCycle~1                                                                                             ; LABCELL_X47_Y36_N12       ; 1       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T800a:u_r800|T800:u0|PC[15]~50                                                                                              ; MLABCELL_X42_Y35_N12      ; 16      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T800a:u_r800|T800:u0|Pre_XY_F_M[2]~1                                                                                        ; LABCELL_X47_Y37_N27       ; 3       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T800a:u_r800|T800:u0|R[0]~1                                                                                                 ; LABCELL_X39_Y33_N57       ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T800a:u_r800|T800:u0|R~0                                                                                                    ; LABCELL_X43_Y36_N57       ; 9       ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T800a:u_r800|T800:u0|SP[15]~15                                                                                              ; LABCELL_X40_Y35_N57       ; 11      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T800a:u_r800|T800:u0|SP[7]~5                                                                                                ; LABCELL_X40_Y35_N15       ; 9       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T800a:u_r800|T800:u0|T800_MCode:mcode|I_MULUB~1                                                                             ; LABCELL_X43_Y39_N12       ; 24      ; Sync. clear, Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T800a:u_r800|T800:u0|T800_Reg:Regs|RegsH[0][0]~8                                                                            ; LABCELL_X40_Y36_N6        ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T800a:u_r800|T800:u0|T800_Reg:Regs|RegsH[1][0]~6                                                                            ; LABCELL_X40_Y36_N39       ; 9       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T800a:u_r800|T800:u0|T800_Reg:Regs|RegsH[2][0]~7                                                                            ; LABCELL_X40_Y36_N36       ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T800a:u_r800|T800:u0|T800_Reg:Regs|RegsH[3][0]~5                                                                            ; LABCELL_X40_Y36_N42       ; 9       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T800a:u_r800|T800:u0|T800_Reg:Regs|RegsH[4][0]~1                                                                            ; LABCELL_X40_Y36_N18       ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T800a:u_r800|T800:u0|T800_Reg:Regs|RegsH[5][0]~2                                                                            ; LABCELL_X40_Y36_N21       ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T800a:u_r800|T800:u0|T800_Reg:Regs|RegsH[6][0]~3                                                                            ; LABCELL_X41_Y35_N42       ; 9       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T800a:u_r800|T800:u0|T800_Reg:Regs|RegsH[7][0]~4                                                                            ; LABCELL_X41_Y35_N45       ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T800a:u_r800|T800:u0|T800_Reg:Regs|RegsL[0][0]~8                                                                            ; LABCELL_X35_Y35_N27       ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T800a:u_r800|T800:u0|T800_Reg:Regs|RegsL[1][0]~6                                                                            ; LABCELL_X35_Y35_N33       ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T800a:u_r800|T800:u0|T800_Reg:Regs|RegsL[2][0]~7                                                                            ; LABCELL_X35_Y35_N12       ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T800a:u_r800|T800:u0|T800_Reg:Regs|RegsL[3][0]~5                                                                            ; LABCELL_X35_Y35_N24       ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T800a:u_r800|T800:u0|T800_Reg:Regs|RegsL[4][0]~1                                                                            ; LABCELL_X35_Y35_N15       ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T800a:u_r800|T800:u0|T800_Reg:Regs|RegsL[5][0]~2                                                                            ; LABCELL_X35_Y35_N42       ; 9       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T800a:u_r800|T800:u0|T800_Reg:Regs|RegsL[6][0]~3                                                                            ; LABCELL_X36_Y35_N42       ; 9       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T800a:u_r800|T800:u0|T800_Reg:Regs|RegsL[7][0]~4                                                                            ; LABCELL_X36_Y35_N45       ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T800a:u_r800|T800:u0|TmpAddr[0]~4                                                                                           ; LABCELL_X43_Y33_N33       ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T800a:u_r800|T800:u0|TmpAddr[11]~12                                                                                         ; LABCELL_X44_Y37_N54       ; 8       ; Sync. clear                                                      ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T800a:u_r800|T800:u0|TmpAddr[15]~14                                                                                         ; LABCELL_X43_Y33_N36       ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T800a:u_r800|T800:u0|TmpAddr~13                                                                                             ; LABCELL_X44_Y37_N57       ; 9       ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T800a:u_r800|process_1~0                                                                                                    ; LABCELL_X43_Y33_N15       ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T80a:u_z80|T80:u0|ACC[7]~8                                                                                                  ; LABCELL_X41_Y11_N15       ; 11      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T80a:u_z80|T80:u0|A[0]~9                                                                                                    ; LABCELL_X41_Y10_N54       ; 16      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T80a:u_z80|T80:u0|A[12]~30                                                                                                  ; LABCELL_X41_Y14_N57       ; 8       ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T80a:u_z80|T80:u0|Ap[7]~0                                                                                                   ; LABCELL_X41_Y11_N9        ; 16      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T80a:u_z80|T80:u0|BTR_r~1                                                                                                   ; LABCELL_X36_Y9_N45        ; 17      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T80a:u_z80|T80:u0|BTR_r~2                                                                                                   ; LABCELL_X41_Y11_N33       ; 1       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T80a:u_z80|T80:u0|BusA[0]~5                                                                                                 ; LABCELL_X40_Y12_N0        ; 10      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T80a:u_z80|T80:u0|BusA[1]~3                                                                                                 ; LABCELL_X40_Y12_N51       ; 10      ; Sync. clear                                                      ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T80a:u_z80|T80:u0|BusA[1]~4                                                                                                 ; LABCELL_X40_Y12_N45       ; 10      ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T80a:u_z80|T80:u0|BusAck                                                                                                    ; FF_X44_Y9_N41             ; 119     ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T80a:u_z80|T80:u0|BusB[3]~6                                                                                                 ; MLABCELL_X42_Y13_N21      ; 8       ; Sync. clear                                                      ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T80a:u_z80|T80:u0|DO[0]~3                                                                                                   ; MLABCELL_X42_Y13_N27      ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T80a:u_z80|T80:u0|Equal0~1                                                                                                  ; LABCELL_X43_Y9_N30        ; 58      ; Sync. clear, Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T80a:u_z80|T80:u0|F[5]~52                                                                                                   ; LABCELL_X44_Y11_N54       ; 2       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T80a:u_z80|T80:u0|F[7]~10                                                                                                   ; MLABCELL_X42_Y11_N27      ; 2       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T80a:u_z80|T80:u0|IR[0]~2                                                                                                   ; LABCELL_X50_Y11_N6        ; 8       ; Sync. clear                                                      ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T80a:u_z80|T80:u0|IR[7]~3                                                                                                   ; LABCELL_X44_Y9_N57        ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T80a:u_z80|T80:u0|ISet[1]~1                                                                                                 ; LABCELL_X41_Y10_N0        ; 2       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T80a:u_z80|T80:u0|IStatus[1]~0                                                                                              ; MLABCELL_X49_Y11_N27      ; 2       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T80a:u_z80|T80:u0|IntCycle~0                                                                                                ; LABCELL_X44_Y9_N36        ; 6       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T80a:u_z80|T80:u0|IntCycle~1                                                                                                ; MLABCELL_X49_Y9_N51       ; 1       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T80a:u_z80|T80:u0|PC[15]~50                                                                                                 ; MLABCELL_X42_Y14_N0       ; 17      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T80a:u_z80|T80:u0|Pre_XY_F_M[2]~1                                                                                           ; LABCELL_X44_Y9_N33        ; 3       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T80a:u_z80|T80:u0|R[0]~1                                                                                                    ; MLABCELL_X42_Y14_N54      ; 7       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T80a:u_z80|T80:u0|R~0                                                                                                       ; MLABCELL_X49_Y11_N18      ; 8       ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T80a:u_z80|T80:u0|SP[15]~15                                                                                                 ; MLABCELL_X37_Y12_N9       ; 10      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T80a:u_z80|T80:u0|SP[7]~5                                                                                                   ; MLABCELL_X37_Y12_N21      ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T80a:u_z80|T80:u0|T80_MCode:mcode|I_MULUB~2                                                                                 ; LABCELL_X43_Y8_N18        ; 24      ; Sync. clear, Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T80a:u_z80|T80:u0|T80_Reg:Regs|RegsH[0][0]~8                                                                                ; LABCELL_X40_Y10_N51       ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T80a:u_z80|T80:u0|T80_Reg:Regs|RegsH[1][0]~6                                                                                ; LABCELL_X40_Y10_N57       ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T80a:u_z80|T80:u0|T80_Reg:Regs|RegsH[2][0]~7                                                                                ; LABCELL_X40_Y10_N0        ; 9       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T80a:u_z80|T80:u0|T80_Reg:Regs|RegsH[3][0]~5                                                                                ; LABCELL_X40_Y10_N54       ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T80a:u_z80|T80:u0|T80_Reg:Regs|RegsH[4][0]~1                                                                                ; LABCELL_X40_Y10_N3        ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T80a:u_z80|T80:u0|T80_Reg:Regs|RegsH[5][0]~2                                                                                ; LABCELL_X40_Y10_N6        ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T80a:u_z80|T80:u0|T80_Reg:Regs|RegsH[6][0]~3                                                                                ; LABCELL_X40_Y11_N54       ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T80a:u_z80|T80:u0|T80_Reg:Regs|RegsH[7][0]~4                                                                                ; LABCELL_X40_Y10_N48       ; 9       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T80a:u_z80|T80:u0|T80_Reg:Regs|RegsL[0][0]~8                                                                                ; LABCELL_X40_Y11_N27       ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T80a:u_z80|T80:u0|T80_Reg:Regs|RegsL[1][0]~6                                                                                ; LABCELL_X40_Y11_N24       ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T80a:u_z80|T80:u0|T80_Reg:Regs|RegsL[2][0]~7                                                                                ; LABCELL_X40_Y11_N21       ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T80a:u_z80|T80:u0|T80_Reg:Regs|RegsL[3][0]~5                                                                                ; LABCELL_X40_Y11_N30       ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T80a:u_z80|T80:u0|T80_Reg:Regs|RegsL[4][0]~1                                                                                ; LABCELL_X40_Y11_N57       ; 9       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T80a:u_z80|T80:u0|T80_Reg:Regs|RegsL[5][0]~2                                                                                ; LABCELL_X40_Y11_N12       ; 9       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T80a:u_z80|T80:u0|T80_Reg:Regs|RegsL[6][0]~3                                                                                ; LABCELL_X40_Y11_N15       ; 9       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T80a:u_z80|T80:u0|T80_Reg:Regs|RegsL[7][0]~4                                                                                ; LABCELL_X40_Y11_N42       ; 9       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T80a:u_z80|T80:u0|TmpAddr[0]~3                                                                                              ; MLABCELL_X42_Y12_N27      ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T80a:u_z80|T80:u0|TmpAddr[15]~13                                                                                            ; MLABCELL_X42_Y12_N42      ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T80a:u_z80|T80:u0|TmpAddr[9]~11                                                                                             ; MLABCELL_X42_Y12_N3       ; 8       ; Sync. clear                                                      ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T80a:u_z80|T80:u0|TmpAddr~12                                                                                                ; MLABCELL_X42_Y12_N45      ; 9       ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|T80a:u_z80|process_1~0                                                                                                      ; MLABCELL_X42_Y12_N9       ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|Equal28~1                                                                                                       ; LABCELL_X19_Y17_N39       ; 36      ; Clock enable, Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|IRAMADR[4]~28                                                                                                   ; MLABCELL_X18_Y18_N57      ; 14      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|Mux19~0                                                                                                         ; LABCELL_X5_Y20_N3         ; 52      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|PRAMDBO[7]~7                                                                                                    ; LABCELL_X20_Y17_N33       ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|PREWINDOW_X~1                                                                                                   ; MLABCELL_X18_Y25_N48      ; 11      ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|PREWINDOW_X~2                                                                                                   ; LABCELL_X10_Y23_N57       ; 10      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDPCMDVRAMRDDATA[7]~0                                                                                           ; MLABCELL_X18_Y17_N9       ; 11      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDPVRAMACCESSADDR[11]~4                                                                                         ; MLABCELL_X23_Y18_N27      ; 16      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDPVRAMACCESSADDR~1                                                                                             ; LABCELL_X19_Y17_N33       ; 3       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDPVRAMRDDATA[7]~0                                                                                              ; LABCELL_X17_Y22_N48       ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDPVRAMREADINGR~0                                                                                               ; MLABCELL_X18_Y18_N33      ; 2       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_COLORDEC:U_VDP_COLORDEC|FF_SPRITECOLOROUT~0                                                                 ; MLABCELL_X9_Y20_N36       ; 23      ; Sync. clear, Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_COLORDEC:U_VDP_COLORDEC|FF_YJK_R[5]~0                                                                       ; MLABCELL_X9_Y25_N42       ; 18      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_COLORDEC:U_VDP_COLORDEC|W_EVEN_DOTSTATE~0                                                                   ; LABCELL_X7_Y21_N15        ; 35      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_COLORDEC:U_VDP_COLORDEC|process_0~0                                                                         ; MLABCELL_X9_Y25_N33       ; 18      ; Sync. clear                                                      ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_COMMAND:U_VDP_COMMAND|CLR[1]~4                                                                              ; LABCELL_X20_Y16_N12       ; 3       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_COMMAND:U_VDP_COMMAND|CLR[3]~12                                                                             ; LABCELL_X16_Y16_N51       ; 3       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_COMMAND:U_VDP_COMMAND|CLR[7]~17                                                                             ; LABCELL_X16_Y16_N9        ; 4       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_COMMAND:U_VDP_COMMAND|CMR~0                                                                                 ; LABCELL_X16_Y15_N15       ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_COMMAND:U_VDP_COMMAND|DXTMP[6]~0                                                                            ; LABCELL_X16_Y17_N21       ; 11      ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_COMMAND:U_VDP_COMMAND|DXTMP[8]~5                                                                            ; LABCELL_X16_Y17_N27       ; 9       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_COMMAND:U_VDP_COMMAND|DX[7]~1                                                                               ; LABCELL_X16_Y14_N30       ; 9       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_COMMAND:U_VDP_COMMAND|DY[7]~4                                                                               ; LABCELL_X16_Y14_N54       ; 13      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_COMMAND:U_VDP_COMMAND|DY[9]~2                                                                               ; LABCELL_X16_Y14_N45       ; 2       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_COMMAND:U_VDP_COMMAND|INITIALIZING~0                                                                        ; MLABCELL_X18_Y15_N27      ; 6       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_COMMAND:U_VDP_COMMAND|MM~0                                                                                  ; LABCELL_X16_Y14_N24       ; 5       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_COMMAND:U_VDP_COMMAND|NXTMP[0]~4                                                                            ; LABCELL_X16_Y15_N18       ; 5       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_COMMAND:U_VDP_COMMAND|NXTMP[7]~0                                                                            ; LABCELL_X16_Y15_N24       ; 20      ; Sync. clear                                                      ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_COMMAND:U_VDP_COMMAND|NXTMP[7]~9                                                                            ; LABCELL_X16_Y13_N45       ; 11      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_COMMAND:U_VDP_COMMAND|NX[7]~0                                                                               ; LABCELL_X16_Y14_N0        ; 9       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_COMMAND:U_VDP_COMMAND|NX[9]~1                                                                               ; LABCELL_X16_Y14_N3        ; 3       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_COMMAND:U_VDP_COMMAND|NY~4                                                                                  ; LABCELL_X16_Y14_N6        ; 2       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_COMMAND:U_VDP_COMMAND|NY~5                                                                                  ; LABCELL_X16_Y14_N9        ; 10      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_COMMAND:U_VDP_COMMAND|RDXLOW[1]~0                                                                           ; LABCELL_X20_Y16_N42       ; 4       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_COMMAND:U_VDP_COMMAND|SXTMP[10]~0                                                                           ; LABCELL_X14_Y16_N39       ; 21      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_COMMAND:U_VDP_COMMAND|SX[7]~0                                                                               ; LABCELL_X16_Y14_N33       ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_COMMAND:U_VDP_COMMAND|SY~2                                                                                  ; LABCELL_X14_Y15_N45       ; 2       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_COMMAND:U_VDP_COMMAND|SY~4                                                                                  ; LABCELL_X16_Y14_N12       ; 9       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_COMMAND:U_VDP_COMMAND|process_0~0                                                                           ; LABCELL_X14_Y17_N3        ; 85      ; Clock enable, Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_GRAPHIC123M:U_VDP_GRAPHIC123M|FF_PAT_GEN[2]~1                                                               ; MLABCELL_X4_Y20_N15       ; 7       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_GRAPHIC123M:U_VDP_GRAPHIC123M|FF_REQ_ADDR[0]~1                                                              ; MLABCELL_X9_Y20_N9        ; 17      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_GRAPHIC123M:U_VDP_GRAPHIC123M|process_0~0                                                                   ; MLABCELL_X9_Y20_N30       ; 17      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_GRAPHIC123M:U_VDP_GRAPHIC123M|process_2~0                                                                   ; MLABCELL_X9_Y20_N54       ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_GRAPHIC123M:U_VDP_GRAPHIC123M|process_3~0                                                                   ; MLABCELL_X9_Y20_N15       ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_GRAPHIC123M:U_VDP_GRAPHIC123M|process_4~0                                                                   ; MLABCELL_X4_Y21_N45       ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|Equal4~0                                                                      ; LABCELL_X10_Y21_N27       ; 12      ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|FF_BLINK_PERIOD_CNT[3]~1                                                      ; LABCELL_X12_Y20_N9        ; 4       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|FF_BLINK_STATE~1                                                              ; MLABCELL_X13_Y22_N24      ; 2       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|FF_FIFO0[0]~0                                                                 ; MLABCELL_X9_Y21_N15       ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|FIFOADDR_IN[7]~0                                                              ; LABCELL_X12_Y21_N24       ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|FIFOADDR_OUT[6]~0                                                             ; LABCELL_X7_Y21_N36        ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|FIFOIN                                                                        ; FF_X10_Y21_N19            ; 11      ; Write enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|LOCALDOTCOUNTERX[8]~0                                                         ; LABCELL_X10_Y21_N57       ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|Mux49~1                                                                       ; MLABCELL_X4_Y22_N6        ; 4       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|Mux8~0                                                                        ; MLABCELL_X9_Y20_N51       ; 9       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|Mux8~1                                                                        ; MLABCELL_X9_Y21_N3        ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|Mux8~2                                                                        ; MLABCELL_X9_Y21_N54       ; 9       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|PCOLORCODE[2]~0                                                               ; MLABCELL_X13_Y15_N39      ; 19      ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|PCOLORCODE[2]~3                                                               ; MLABCELL_X13_Y22_N48      ; 9       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|W_BLINK_SYNC~2                                                                ; LABCELL_X12_Y20_N18       ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|process_1~0                                                                   ; MLABCELL_X9_Y21_N6        ; 32      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|process_9~0                                                                   ; LABCELL_X10_Y21_N24       ; 7       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_REGISTER:U_VDP_REGISTER|FF_PALETTE_IN                                                                       ; FF_X17_Y22_N37            ; 6       ; Write enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_REGISTER:U_VDP_REGISTER|VDPCMDREGNUM[3]~0                                                                   ; MLABCELL_X18_Y21_N24      ; 14      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_REGISTER:U_VDP_REGISTER|VDPP1DATA[2]~0                                                                      ; LABCELL_X19_Y21_N57       ; 9       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_REGISTER:U_VDP_REGISTER|VDPP2IS1STBYTE~1                                                                    ; MLABCELL_X18_Y21_N15      ; 6       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_REGISTER:U_VDP_REGISTER|VDPR17REGNUM[5]~1                                                                   ; MLABCELL_X18_Y21_N12      ; 6       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_REGISTER:U_VDP_REGISTER|VDPREGPTR[5]~0                                                                      ; LABCELL_X19_Y21_N27       ; 7       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_REGISTER:U_VDP_REGISTER|VDPVRAMACCESSADDRTMP[13]~4                                                          ; LABCELL_X19_Y19_N39       ; 2       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_REGISTER:U_VDP_REGISTER|VDPVRAMACCESSDATA[7]~1                                                              ; LABCELL_X21_Y17_N3        ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_REGISTER:U_VDP_REGISTER|process_5~0                                                                         ; LABCELL_X20_Y20_N42       ; 18      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_REGISTER:U_VDP_REGISTER|process_8~0                                                                         ; LABCELL_X19_Y21_N36       ; 48      ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|Decoder0~1                                                                                  ; LABCELL_X7_Y16_N24        ; 5       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|Decoder0~2                                                                                  ; LABCELL_X7_Y16_N27        ; 5       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|Decoder0~3                                                                                  ; LABCELL_X7_Y16_N54        ; 5       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|Decoder0~4                                                                                  ; LABCELL_X7_Y16_N57        ; 5       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|Decoder0~5                                                                                  ; LABCELL_X7_Y16_N36        ; 5       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|Decoder0~6                                                                                  ; LABCELL_X7_Y16_N39        ; 5       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|Decoder0~7                                                                                  ; LABCELL_X7_Y16_N6         ; 5       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|Decoder0~8                                                                                  ; LABCELL_X7_Y16_N9         ; 5       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|Equal14~0                                                                                   ; LABCELL_X7_Y21_N6         ; 33      ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|Equal19~0                                                                                   ; LABCELL_X10_Y20_N33       ; 10      ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|FF_SP_OVERMAP_NUM[0]~1                                                                      ; MLABCELL_X9_Y16_N30       ; 5       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|FF_VDPS0RESETACK~0                                                                          ; LABCELL_X16_Y18_N54       ; 1       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|FF_VDPS5RESETACK~0                                                                          ; MLABCELL_X13_Y20_N3       ; 1       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|FF_Y_TEST_LISTUP_ADDR[3]~1                                                                  ; LABCELL_X7_Y16_N0         ; 6       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|IRAMADRPREPARE[16]~0                                                                        ; LABCELL_X6_Y17_N27        ; 17      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|LASTCC0LOCALPLANENUMV[1]~2                                                                  ; LABCELL_X5_Y20_N48        ; 6       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|Mux151~0                                                                                    ; LABCELL_X6_Y20_N33        ; 19      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|SPCOLOROUT                                                                                  ; FF_X2_Y20_N29             ; 11      ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|SPDRAWCOLOR[3]~0                                                                            ; LABCELL_X5_Y20_N33        ; 4       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|SPDRAWPATTERN[15]~0                                                                         ; LABCELL_X2_Y19_N6         ; 15      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|SPDRAWX[0]~1                                                                                ; LABCELL_X5_Y20_N57        ; 9       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|SPINFORAMCOLOR_IN[3]~1                                                                      ; MLABCELL_X4_Y19_N57       ; 6       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|SPINFORAMPATTERN_IN[15]~0                                                                   ; LABCELL_X5_Y19_N21        ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|SPINFORAMPATTERN_IN[6]~1                                                                    ; MLABCELL_X4_Y19_N30       ; 8       ; Sync. clear                                                      ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|SPINFORAMPATTERN_IN[7]~2                                                                    ; LABCELL_X5_Y16_N0         ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|SPINFORAMWE                                                                                 ; FF_X2_Y19_N25             ; 3       ; Write enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|SPINFORAMX_IN[4]~1                                                                          ; LABCELL_X5_Y19_N27        ; 5       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|SPINFORAMX_IN[7]~3                                                                          ; LABCELL_X5_Y19_N18        ; 4       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|SPLINEBUFDRAWCOLOR[5]~2                                                                     ; LABCELL_X1_Y20_N33        ; 9       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|SPLINEBUFDRAWX[7]~0                                                                         ; LABCELL_X5_Y19_N45        ; 10      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|SPLINEBUFWE_E~0                                                                             ; LABCELL_X6_Y20_N39        ; 1       ; Write enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|SPLINEBUFWE_O~0                                                                             ; LABCELL_X6_Y20_N18        ; 1       ; Write enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|SPPREPARELINENUM[3]~0                                                                       ; MLABCELL_X4_Y19_N3        ; 4       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|SPPREPARELOCALPLANENUM[1]~0                                                                 ; LABCELL_X5_Y16_N54        ; 4       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|SPPREPAREPATTERNNUM[7]~1                                                                    ; LABCELL_X5_Y16_N27        ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|SPPREPAREPLANENUM[0]~0                                                                      ; LABCELL_X5_Y16_N51        ; 5       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|VDPS5S6SPCOLLISIONYV~0                                                                      ; LABCELL_X1_Y20_N12        ; 37      ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|process_0~0                                                                                 ; LABCELL_X6_Y20_N51        ; 26      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|process_16~1                                                                                ; MLABCELL_X13_Y20_N42      ; 37      ; Sync. clear                                                      ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_SSG:U_SSG|Equal0~2                                                                                          ; MLABCELL_X9_Y25_N48       ; 7       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_SSG:U_SSG|Equal19~0                                                                                         ; LABCELL_X10_Y20_N30       ; 11      ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_SSG:U_SSG|Equal1~0                                                                                          ; MLABCELL_X9_Y25_N57       ; 16      ; Sync. clear                                                      ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_SSG:U_SSG|Equal3~4                                                                                          ; LABCELL_X16_Y25_N6        ; 15      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_SSG:U_SSG|Equal4~2                                                                                          ; LABCELL_X5_Y23_N42        ; 15      ; Sync. clear                                                      ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_SSG:U_SSG|HSYNC~0                                                                                           ; LABCELL_X10_Y23_N51       ; 17      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_SSG:U_SSG|ff_dotstate[0]                                                                                    ; FF_X14_Y25_N50            ; 36      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_SSG:U_SSG|ff_dotstate[1]                                                                                    ; FF_X13_Y25_N5             ; 68      ; Sync. clear, Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_SSG:U_SSG|ff_eightdotstate[2]                                                                               ; FF_X9_Y23_N26             ; 46      ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_SSG:U_SSG|ff_field_end                                                                                      ; FF_X9_Y23_N38             ; 12      ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_SSG:U_SSG|ff_field~0                                                                                        ; MLABCELL_X9_Y23_N42       ; 2       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_SSG:U_SSG|ff_monitor_line[8]~0                                                                              ; LABCELL_X6_Y21_N6         ; 10      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_SSG:U_SSG|ff_v_cnt_in_frame[1]                                                                              ; FF_X13_Y24_N4             ; 43      ; Write enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_SSG:U_SSG|ff_video_dl_clk                                                                                   ; FF_X14_Y25_N53            ; 64      ; Clock enable, Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_SSG:U_SSG|process_16~6                                                                                      ; MLABCELL_X13_Y23_N57      ; 5       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_SSG:U_SSG|process_7~0                                                                                       ; MLABCELL_X9_Y23_N9        ; 3       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_SSG:U_SSG|process_9~0                                                                                       ; MLABCELL_X9_Y23_N15       ; 16      ; Sync. clear                                                      ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_SSG:U_SSG|process_9~1                                                                                       ; LABCELL_X12_Y25_N18       ; 30      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_TEXT12:U_VDP_TEXT12|DOTCOUNTER24[4]~4                                                                       ; LABCELL_X6_Y18_N21        ; 4       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_TEXT12:U_VDP_TEXT12|Equal4~0                                                                                ; LABCELL_X12_Y18_N33       ; 38      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_TEXT12:U_VDP_TEXT12|Equal8~1                                                                                ; LABCELL_X7_Y21_N24        ; 14      ; Sync. clear                                                      ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_TEXT12:U_VDP_TEXT12|FF_BLINK_PERIOD_CNT[3]~1                                                                ; LABCELL_X12_Y23_N39       ; 6       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_TEXT12:U_VDP_TEXT12|Mux120~1                                                                                ; LABCELL_X5_Y18_N15        ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_TEXT12:U_VDP_TEXT12|Mux81~2                                                                                 ; LABCELL_X7_Y21_N39        ; 12      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_TEXT12:U_VDP_TEXT12|Mux88~0                                                                                 ; LABCELL_X5_Y18_N3         ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_TEXT12:U_VDP_TEXT12|PATTERNNUM[1]~0                                                                         ; LABCELL_X5_Y18_N27        ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_TEXT12:U_VDP_TEXT12|PATTERN[3]~0                                                                            ; MLABCELL_X4_Y18_N3        ; 26      ; Sync. clear                                                      ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_TEXT12:U_VDP_TEXT12|PATTERN[3]~3                                                                            ; MLABCELL_X4_Y18_N51       ; 7       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_TEXT12:U_VDP_TEXT12|PRAMADR[2]~2                                                                            ; LABCELL_X6_Y18_N51        ; 17      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_TEXT12:U_VDP_TEXT12|PREPATTERN[7]~0                                                                         ; LABCELL_X5_Y18_N42        ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_TEXT12:U_VDP_TEXT12|TXCHARCOUNTERX[1]~1                                                                     ; LABCELL_X12_Y18_N24       ; 7       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_TEXT12:U_VDP_TEXT12|W_BLINK_SYNC~0                                                                          ; LABCELL_X12_Y20_N3        ; 7       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_VGA:U_VDP_VGA|process_3~0                                                                                   ; MLABCELL_X13_Y25_N54      ; 10      ; Sync. clear                                                      ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|VDP_WAIT_CONTROL:U_VDP_WAIT_CONTROL|FF_WAIT_CNT[5]~0                                                            ; MLABCELL_X13_Y20_N39      ; 14      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VDP:u_v9958|process_4~0                                                                                                     ; MLABCELL_X9_Y25_N24       ; 14      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VENCODE:u_video_encoder|FF_IVIDEOR[1]~0                                                                                     ; LABCELL_X6_Y27_N21        ; 22      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VENCODE:u_video_encoder|FF_PAL_DET_CNT[3]~0                                                                                 ; LABCELL_X6_Y26_N15        ; 11      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VENCODE:u_video_encoder|FF_SEQ~1                                                                                            ; LABCELL_X6_Y26_N36        ; 18      ; Sync. clear                                                      ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VENCODE:u_video_encoder|FF_TABLEADR[3]~1                                                                                    ; MLABCELL_X4_Y27_N9        ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|VENCODE:u_video_encoder|process_11~0                                                                                        ; LABCELL_X6_Y26_N42        ; 13      ; Sync. clear                                                      ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|af_on_off_toggle                                                                                                            ; LABCELL_X16_Y31_N15       ; 1       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|always4~0                                                                                                                   ; LABCELL_X17_Y23_N54       ; 2       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|autofire:u_autofire|always4~0                                                                                               ; LABCELL_X26_Y16_N9        ; 1       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|autofire:u_autofire|ff_af_speed~0                                                                                           ; LABCELL_X16_Y31_N42       ; 6       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|autofire:u_autofire|w_count_en~0                                                                                            ; LABCELL_X25_Y16_N9        ; 5       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|clock_generator:u_clock_generator|ff_clkena                                                                                 ; FF_X12_Y26_N59            ; 565     ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|clock_generator:u_clock_generator|trueClk                                                                                   ; LABCELL_X16_Y23_N9        ; 872     ; Clock                                                            ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; emsx_top:U92|comb~0                                                                                                                      ; LABCELL_X17_Y25_N21       ; 1       ; Async. clear                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|emsx_sdram_controller:u_sdram_control|Decoder0~0                                                                            ; MLABCELL_X18_Y2_N27       ; 23      ; Sync. clear                                                      ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|emsx_sdram_controller:u_sdram_control|ff_main_state[2]~8                                                                    ; MLABCELL_X18_Y2_N39       ; 2       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|emsx_sdram_controller:u_sdram_control|ff_main_timer[11]~1                                                                   ; LABCELL_X20_Y2_N30        ; 4       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|emsx_sdram_controller:u_sdram_control|ff_mem_cpu_read_data[0]~0                                                             ; MLABCELL_X23_Y2_N45       ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|emsx_sdram_controller:u_sdram_control|ff_mem_vdp_read_data[2]~0                                                             ; MLABCELL_X23_Y2_N42       ; 16      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|emsx_sdram_controller:u_sdram_control|ff_sdr_address~7                                                                      ; LABCELL_X14_Y14_N0        ; 2       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|emsx_sdram_controller:u_sdram_control|ff_sdr_data[0]~en                                                                     ; FF_X23_Y2_N19             ; 16      ; Output enable                                                    ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|emsx_sdram_controller:u_sdram_control|ff_skip_clear~0                                                                       ; MLABCELL_X18_Y2_N24       ; 1       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|emsx_sdram_controller:u_sdram_control|ff_sub_state_drive                                                                    ; FF_X17_Y2_N8              ; 28      ; Sync. clear, Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|eseopll:u_eseopll|WE_n_buf~1                                                                                                ; MLABCELL_X18_Y33_N12      ; 10      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|Operator:op|Add3~5                                                                                ; LABCELL_X7_Y37_N39        ; 13      ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|Operator:op|SineTable:u_sine_table|ff_wf                                                          ; FF_X7_Y35_N53             ; 14      ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|Operator:op|addr[17]~3                                                                            ; MLABCELL_X13_Y35_N24      ; 20      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|Operator:op|addr~0                                                                                ; LABCELL_X10_Y39_N36       ; 18      ; Sync. clear                                                      ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|Operator:op|faddr[0]~1                                                                            ; MLABCELL_X13_Y35_N6       ; 4       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|Operator:op|ff_egout[12]~0                                                                        ; MLABCELL_X13_Y35_N9       ; 13      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|Operator:op|opout[12]                                                                             ; FF_X7_Y37_N38             ; 16      ; Sync. clear                                                      ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|Operator:op|opout[12]~0                                                                           ; LABCELL_X7_Y37_N42        ; 14      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|OutputGenerator:og|FeedbackMemory:Fmem|data_array~15                                              ; LABCELL_X16_Y36_N42       ; 1       ; Write enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|OutputGenerator:og|OutputMemory:Mmem|data_array~17                                                ; LABCELL_X16_Y36_N51       ; 2       ; Write enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|OutputGenerator:og|fb_wdata.value[0]~0                                                            ; MLABCELL_X13_Y36_N30      ; 14      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|OutputGenerator:og|mo_wdata.value[0]~0                                                            ; MLABCELL_X13_Y36_N36      ; 11      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|PhaseGenerator:pg|Decoder0~0                                                                      ; LABCELL_X16_Y40_N0        ; 2       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|PhaseGenerator:pg|Decoder0~1                                                                      ; LABCELL_X16_Y40_N27       ; 16      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|PhaseGenerator:pg|Decoder0~10                                                                     ; LABCELL_X16_Y40_N48       ; 1       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|PhaseGenerator:pg|Decoder0~11                                                                     ; LABCELL_X17_Y42_N12       ; 1       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|PhaseGenerator:pg|Decoder0~12                                                                     ; LABCELL_X16_Y40_N30       ; 1       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|PhaseGenerator:pg|Decoder0~13                                                                     ; LABCELL_X16_Y40_N24       ; 1       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|PhaseGenerator:pg|Decoder0~14                                                                     ; LABCELL_X16_Y39_N9        ; 1       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|PhaseGenerator:pg|Decoder0~15                                                                     ; LABCELL_X17_Y39_N9        ; 1       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|PhaseGenerator:pg|Decoder0~16                                                                     ; LABCELL_X16_Y39_N39       ; 1       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|PhaseGenerator:pg|Decoder0~17                                                                     ; LABCELL_X16_Y40_N21       ; 1       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|PhaseGenerator:pg|Decoder0~2                                                                      ; LABCELL_X17_Y39_N3        ; 1       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|PhaseGenerator:pg|Decoder0~3                                                                      ; LABCELL_X17_Y39_N54       ; 1       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|PhaseGenerator:pg|Decoder0~4                                                                      ; LABCELL_X17_Y39_N36       ; 1       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|PhaseGenerator:pg|Decoder0~5                                                                      ; LABCELL_X17_Y39_N33       ; 1       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|PhaseGenerator:pg|Decoder0~6                                                                      ; LABCELL_X17_Y41_N24       ; 1       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|PhaseGenerator:pg|Decoder0~7                                                                      ; LABCELL_X17_Y39_N51       ; 1       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|PhaseGenerator:pg|Decoder0~8                                                                      ; LABCELL_X17_Y39_N27       ; 1       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|PhaseGenerator:pg|Decoder0~9                                                                      ; LABCELL_X16_Y40_N15       ; 1       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|PhaseGenerator:pg|Equal0~0                                                                        ; LABCELL_X17_Y42_N3        ; 33      ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|PhaseGenerator:pg|PhaseMemory:MEM|phase_array~24                                                  ; LABCELL_X21_Y41_N15       ; 1       ; Write enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|PhaseGenerator:pg|pgout[0]~0                                                                      ; LABCELL_X17_Y42_N54       ; 15      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|PhaseGenerator:pg|pgout[0]~1                                                                      ; LABCELL_X14_Y40_N42       ; 74      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|PhaseGenerator:pg|process_0~0                                                                     ; LABCELL_X16_Y40_N54       ; 18      ; Sync. clear                                                      ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|TemporalMixer:tm|maddr[0]~0                                                                       ; MLABCELL_X13_Y36_N39      ; 18      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|TemporalMixer:tm|mo[8]~2                                                                          ; MLABCELL_X18_Y36_N30      ; 9       ; Sync. clear                                                      ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|TemporalMixer:tm|ro[2]~1                                                                          ; MLABCELL_X18_Y36_N45      ; 9       ; Sync. clear                                                      ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|controller:ct|Add3~5                                                                              ; LABCELL_X20_Y39_N48       ; 7       ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|controller:ct|Decoder0~0                                                                          ; MLABCELL_X13_Y36_N42      ; 11      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|controller:ct|Decoder0~1                                                                          ; MLABCELL_X18_Y38_N57      ; 4       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|controller:ct|Decoder0~2                                                                          ; MLABCELL_X18_Y38_N15      ; 4       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|controller:ct|Decoder0~3                                                                          ; LABCELL_X17_Y38_N57       ; 4       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|controller:ct|Decoder0~4                                                                          ; MLABCELL_X18_Y38_N48      ; 4       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|controller:ct|Decoder0~5                                                                          ; LABCELL_X19_Y37_N45       ; 4       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|controller:ct|Decoder0~6                                                                          ; LABCELL_X19_Y37_N21       ; 4       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|controller:ct|Decoder0~7                                                                          ; LABCELL_X19_Y37_N6        ; 4       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|controller:ct|Decoder0~8                                                                          ; LABCELL_X19_Y37_N39       ; 4       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|controller:ct|Decoder0~9                                                                          ; LABCELL_X19_Y37_N48       ; 4       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|controller:ct|Mux24~0                                                                             ; LABCELL_X21_Y36_N12       ; 8       ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|controller:ct|Mux32~0                                                                             ; LABCELL_X21_Y36_N6        ; 8       ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|controller:ct|Mux4~0                                                                              ; LABCELL_X21_Y36_N48       ; 8       ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|controller:ct|Mux57~0                                                                             ; LABCELL_X20_Y36_N57       ; 9       ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|controller:ct|Mux57~2                                                                             ; LABCELL_X20_Y36_N39       ; 8       ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|controller:ct|RegisterMemory:u_register_memory|regs_array~30                                      ; LABCELL_X19_Y36_N3        ; 1       ; Write enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|controller:ct|VoiceMemory:vmem|Equal0~0                                                           ; MLABCELL_X23_Y40_N0       ; 45      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|controller:ct|VoiceMemory:vmem|rom_addr[0]                                                        ; FF_X23_Y40_N2             ; 30      ; Sync. clear                                                      ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|controller:ct|VoiceMemory:vmem|rom_addr[2]                                                        ; FF_X23_Y40_N5             ; 35      ; Sync. clear                                                      ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|controller:ct|VoiceMemory:vmem|rom_addr[4]                                                        ; FF_X23_Y40_N44            ; 35      ; Sync. clear                                                      ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|controller:ct|VoiceMemory:vmem|rom_addr[5]                                                        ; FF_X23_Y40_N41            ; 27      ; Sync. clear                                                      ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|controller:ct|VoiceMemory:vmem|rom_addr[5]~0                                                      ; MLABCELL_X23_Y40_N54      ; 6       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|controller:ct|VoiceMemory:vmem|voices~43                                                          ; MLABCELL_X23_Y40_N51      ; 2       ; Write enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|controller:ct|key~0                                                                               ; MLABCELL_X13_Y36_N45      ; 43      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|controller:ct|regs_wdata[20]~0                                                                    ; LABCELL_X20_Y37_N36       ; 16      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|controller:ct|rflag[4]~0                                                                          ; LABCELL_X20_Y36_N12       ; 7       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|controller:ct|user_voice_wdata.AM~0                                                               ; LABCELL_X19_Y38_N51       ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|controller:ct|user_voice_wdata.SL[1]~0                                                            ; LABCELL_X20_Y38_N45       ; 16      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|controller:ct|user_voice_wdata.TL[5]~0                                                            ; MLABCELL_X13_Y36_N51      ; 51      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|Add9~5                                                                       ; LABCELL_X16_Y41_N12       ; 37      ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|EnvelopeMemory:u_envelope_memory|egdata_set~31                               ; LABCELL_X16_Y42_N9        ; 1       ; Write enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|Equal8~0                                                                     ; LABCELL_X16_Y41_N24       ; 6       ; Sync. clear                                                      ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|aridx[21]                                                                    ; FF_X10_Y40_N20            ; 13      ; Sync. clear                                                      ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|egstate[1]~0                                                                 ; LABCELL_X16_Y39_N12       ; 33      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|oplldat[7]~0                                                                                      ; LABCELL_X19_Y36_N54       ; 10      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|opllptr[7]~0                                                                                      ; LABCELL_X19_Y36_N51       ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|Equal2~0                                                                                         ; LABCELL_X7_Y29_N48        ; 42      ; Clock enable, Sync. clear, Write enable                          ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|ff_Slot2Mode[0]                                                                                                             ; FF_X21_Y25_N56            ; 35      ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|ff_pVideoHS_n~en                                                                                                            ; FF_X16_Y27_N55            ; 1       ; Output enable                                                    ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|io40_n[2]~0                                                                                                                 ; LABCELL_X24_Y29_N45       ; 2       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|kanji:u_kanji_rom|kanjiptr1[10]~7                                                                                           ; MLABCELL_X23_Y17_N15      ; 6       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|kanji:u_kanji_rom|kanjiptr1[16]~3                                                                                           ; LABCELL_X24_Y21_N21       ; 6       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|kanji:u_kanji_rom|kanjiptr1[4]~1                                                                                            ; MLABCELL_X23_Y17_N54      ; 7       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|kanji:u_kanji_rom|kanjiptr2[10]~7                                                                                           ; LABCELL_X26_Y17_N21       ; 6       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|kanji:u_kanji_rom|kanjiptr2[16]~3                                                                                           ; LABCELL_X24_Y21_N39       ; 6       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|kanji:u_kanji_rom|kanjiptr2[1]~1                                                                                            ; MLABCELL_X23_Y17_N51      ; 6       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|kanji:u_kanji_rom|process_1~0                                                                                               ; LABCELL_X26_Y21_N12       ; 3       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|kanji:u_kanji_rom|process_5~0                                                                                               ; LABCELL_X26_Y21_N27       ; 11      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|mapper:u_mapper_ram_for_slot3_0|Decoder0~0                                                                                  ; LABCELL_X25_Y26_N21       ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|mapper:u_mapper_ram_for_slot3_0|Decoder0~1                                                                                  ; MLABCELL_X28_Y26_N9       ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|mapper:u_mapper_ram_for_slot3_0|Decoder0~2                                                                                  ; MLABCELL_X28_Y26_N3       ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|mapper:u_mapper_ram_for_slot3_0|Decoder0~3                                                                                  ; MLABCELL_X28_Y26_N6       ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megaram:u_megaram_for_slot1|process_0~2                                                                                     ; MLABCELL_X28_Y25_N54      ; 1       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megaram:u_megaram_for_slot1|process_1~3                                                                                     ; LABCELL_X20_Y22_N36       ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megaram:u_megaram_for_slot1|process_1~4                                                                                     ; LABCELL_X25_Y24_N30       ; 2       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megaram:u_megaram_for_slot1|process_1~5                                                                                     ; LABCELL_X25_Y24_N51       ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megaram:u_megaram_for_slot1|process_1~6                                                                                     ; LABCELL_X25_Y24_N3        ; 2       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megaram:u_megaram_for_slot1|process_1~8                                                                                     ; LABCELL_X20_Y24_N12       ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megaram:u_megaram_for_slot1|process_1~9                                                                                     ; LABCELL_X20_Y22_N21       ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megaram:u_megaram_for_slot1|scc_wave:SccCh|Equal17~0                                                                        ; LABCELL_X29_Y29_N54       ; 18      ; Sync. clear                                                      ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megaram:u_megaram_for_slot1|scc_wave:SccCh|ff_ptr_ch_a[0]~6                                                                 ; MLABCELL_X34_Y32_N39      ; 7       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megaram:u_megaram_for_slot1|scc_wave:SccCh|ff_ptr_ch_a[1]~5                                                                 ; MLABCELL_X34_Y32_N54      ; 13      ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megaram:u_megaram_for_slot1|scc_wave:SccCh|ff_ptr_ch_b[0]~6                                                                 ; LABCELL_X31_Y30_N39       ; 6       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megaram:u_megaram_for_slot1|scc_wave:SccCh|ff_ptr_ch_b[1]~5                                                                 ; LABCELL_X31_Y30_N54       ; 14      ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megaram:u_megaram_for_slot1|scc_wave:SccCh|ff_ptr_ch_c[0]~6                                                                 ; LABCELL_X31_Y28_N57       ; 7       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megaram:u_megaram_for_slot1|scc_wave:SccCh|ff_ptr_ch_c[1]~5                                                                 ; LABCELL_X31_Y28_N42       ; 14      ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megaram:u_megaram_for_slot1|scc_wave:SccCh|ff_ptr_ch_d[0]~6                                                                 ; LABCELL_X31_Y32_N42       ; 7       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megaram:u_megaram_for_slot1|scc_wave:SccCh|ff_ptr_ch_d[3]~5                                                                 ; LABCELL_X32_Y31_N54       ; 14      ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megaram:u_megaram_for_slot1|scc_wave:SccCh|ff_ptr_ch_e[0]~6                                                                 ; MLABCELL_X34_Y28_N39      ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megaram:u_megaram_for_slot1|scc_wave:SccCh|ff_ptr_ch_e[2]~5                                                                 ; MLABCELL_X34_Y28_N54      ; 16      ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megaram:u_megaram_for_slot1|scc_wave:SccCh|ff_wave[14]~0                                                                    ; MLABCELL_X28_Y31_N48      ; 15      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megaram:u_megaram_for_slot1|scc_wave:SccCh|ff_wave_ce                                                                       ; FF_X34_Y30_N2             ; 14      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megaram:u_megaram_for_slot1|scc_wave:SccCh|ff_wave_ce_dl                                                                    ; FF_X34_Y30_N14            ; 18      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megaram:u_megaram_for_slot1|scc_wave:SccCh|reg_ch_sel[0]~0                                                                  ; LABCELL_X31_Y29_N9        ; 5       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megaram:u_megaram_for_slot1|scc_wave:SccCh|reg_freq_ch_a[11]~1                                                              ; LABCELL_X31_Y32_N0        ; 4       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megaram:u_megaram_for_slot1|scc_wave:SccCh|reg_freq_ch_a[7]~0                                                               ; LABCELL_X31_Y32_N45       ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megaram:u_megaram_for_slot1|scc_wave:SccCh|reg_freq_ch_b[11]~1                                                              ; LABCELL_X32_Y30_N39       ; 4       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megaram:u_megaram_for_slot1|scc_wave:SccCh|reg_freq_ch_b[7]~0                                                               ; LABCELL_X31_Y31_N27       ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megaram:u_megaram_for_slot1|scc_wave:SccCh|reg_freq_ch_c[11]~1                                                              ; LABCELL_X32_Y30_N54       ; 4       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megaram:u_megaram_for_slot1|scc_wave:SccCh|reg_freq_ch_c[7]~0                                                               ; LABCELL_X31_Y29_N3        ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megaram:u_megaram_for_slot1|scc_wave:SccCh|reg_freq_ch_d[11]~1                                                              ; LABCELL_X31_Y32_N3        ; 4       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megaram:u_megaram_for_slot1|scc_wave:SccCh|reg_freq_ch_d[7]~0                                                               ; LABCELL_X31_Y32_N33       ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megaram:u_megaram_for_slot1|scc_wave:SccCh|reg_freq_ch_e[11]~1                                                              ; LABCELL_X32_Y30_N33       ; 4       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megaram:u_megaram_for_slot1|scc_wave:SccCh|reg_freq_ch_e[7]~0                                                               ; LABCELL_X32_Y28_N45       ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megaram:u_megaram_for_slot1|scc_wave:SccCh|reg_vol_ch_a[0]~0                                                                ; LABCELL_X31_Y29_N48       ; 4       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megaram:u_megaram_for_slot1|scc_wave:SccCh|reg_vol_ch_b[0]~0                                                                ; LABCELL_X31_Y29_N54       ; 4       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megaram:u_megaram_for_slot1|scc_wave:SccCh|reg_vol_ch_c[0]~0                                                                ; LABCELL_X31_Y29_N39       ; 4       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megaram:u_megaram_for_slot1|scc_wave:SccCh|reg_vol_ch_d[0]~0                                                                ; LABCELL_X31_Y29_N21       ; 4       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megaram:u_megaram_for_slot1|scc_wave:SccCh|reg_vol_ch_e[0]~0                                                                ; LABCELL_X31_Y29_N51       ; 4       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megaram:u_megaram_for_slot1|scc_wave:SccCh|w_wave_we~0                                                                      ; LABCELL_X26_Y26_N12       ; 1       ; Write enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megaram:u_megaram_for_slot2|SccBank0[2]~7                                                                                   ; MLABCELL_X23_Y24_N15      ; 6       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megaram:u_megaram_for_slot2|SccBank0~10                                                                                     ; MLABCELL_X23_Y24_N57      ; 1       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megaram:u_megaram_for_slot2|SccBank1[4]~2                                                                                   ; MLABCELL_X23_Y24_N54      ; 6       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megaram:u_megaram_for_slot2|SccBank2[6]~0                                                                                   ; LABCELL_X21_Y25_N0        ; 6       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megaram:u_megaram_for_slot2|SccBank2~2                                                                                      ; LABCELL_X21_Y25_N3        ; 3       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megaram:u_megaram_for_slot2|SccBank3[3]~2                                                                                   ; LABCELL_X21_Y25_N9        ; 5       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megaram:u_megaram_for_slot2|SccBank3~1                                                                                      ; LABCELL_X21_Y25_N6        ; 2       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megaram:u_megaram_for_slot2|SccModeA[6]~0                                                                                   ; LABCELL_X24_Y24_N45       ; 2       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megaram:u_megaram_for_slot2|SccModeB[5]~1                                                                                   ; LABCELL_X24_Y24_N33       ; 2       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megaram:u_megaram_for_slot2|process_0~1                                                                                     ; MLABCELL_X28_Y25_N21      ; 1       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megaram:u_megaram_for_slot2|scc_wave:SccCh|Equal17~0                                                                        ; LABCELL_X29_Y30_N15       ; 20      ; Sync. clear                                                      ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megaram:u_megaram_for_slot2|scc_wave:SccCh|ff_ptr_ch_a[0]~6                                                                 ; MLABCELL_X28_Y30_N33      ; 6       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megaram:u_megaram_for_slot2|scc_wave:SccCh|ff_ptr_ch_a[1]~5                                                                 ; MLABCELL_X23_Y33_N54      ; 13      ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megaram:u_megaram_for_slot2|scc_wave:SccCh|ff_ptr_ch_b[0]~6                                                                 ; LABCELL_X26_Y32_N42       ; 6       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megaram:u_megaram_for_slot2|scc_wave:SccCh|ff_ptr_ch_b[2]~5                                                                 ; LABCELL_X25_Y32_N54       ; 15      ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megaram:u_megaram_for_slot2|scc_wave:SccCh|ff_ptr_ch_c[0]~6                                                                 ; LABCELL_X25_Y33_N51       ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megaram:u_megaram_for_slot2|scc_wave:SccCh|ff_ptr_ch_c[1]~5                                                                 ; LABCELL_X25_Y33_N54       ; 14      ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megaram:u_megaram_for_slot2|scc_wave:SccCh|ff_ptr_ch_d[0]~6                                                                 ; LABCELL_X29_Y33_N39       ; 7       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megaram:u_megaram_for_slot2|scc_wave:SccCh|ff_ptr_ch_d[1]~5                                                                 ; LABCELL_X29_Y32_N54       ; 14      ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megaram:u_megaram_for_slot2|scc_wave:SccCh|ff_ptr_ch_e[0]~6                                                                 ; LABCELL_X29_Y33_N54       ; 7       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megaram:u_megaram_for_slot2|scc_wave:SccCh|ff_ptr_ch_e[3]~5                                                                 ; LABCELL_X26_Y33_N45       ; 13      ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megaram:u_megaram_for_slot2|scc_wave:SccCh|ff_wave[14]~0                                                                    ; MLABCELL_X34_Y27_N12      ; 15      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megaram:u_megaram_for_slot2|scc_wave:SccCh|ff_wave_ce                                                                       ; FF_X29_Y27_N44            ; 14      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megaram:u_megaram_for_slot2|scc_wave:SccCh|ff_wave_ce_dl                                                                    ; FF_X32_Y27_N56            ; 20      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megaram:u_megaram_for_slot2|scc_wave:SccCh|reg_ch_sel[0]~0                                                                  ; LABCELL_X29_Y30_N45       ; 5       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megaram:u_megaram_for_slot2|scc_wave:SccCh|reg_freq_ch_a[11]~1                                                              ; LABCELL_X26_Y30_N24       ; 4       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megaram:u_megaram_for_slot2|scc_wave:SccCh|reg_freq_ch_a[7]~0                                                               ; LABCELL_X26_Y30_N57       ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megaram:u_megaram_for_slot2|scc_wave:SccCh|reg_freq_ch_b[11]~1                                                              ; LABCELL_X26_Y32_N30       ; 4       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megaram:u_megaram_for_slot2|scc_wave:SccCh|reg_freq_ch_b[7]~0                                                               ; LABCELL_X26_Y32_N9        ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megaram:u_megaram_for_slot2|scc_wave:SccCh|reg_freq_ch_c[11]~1                                                              ; MLABCELL_X28_Y32_N3       ; 4       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megaram:u_megaram_for_slot2|scc_wave:SccCh|reg_freq_ch_c[7]~0                                                               ; LABCELL_X26_Y32_N48       ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megaram:u_megaram_for_slot2|scc_wave:SccCh|reg_freq_ch_d[11]~1                                                              ; MLABCELL_X28_Y32_N12      ; 4       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megaram:u_megaram_for_slot2|scc_wave:SccCh|reg_freq_ch_d[7]~0                                                               ; MLABCELL_X28_Y32_N33      ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megaram:u_megaram_for_slot2|scc_wave:SccCh|reg_freq_ch_e[11]~1                                                              ; LABCELL_X26_Y30_N3        ; 4       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megaram:u_megaram_for_slot2|scc_wave:SccCh|reg_freq_ch_e[7]~0                                                               ; LABCELL_X26_Y30_N48       ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megaram:u_megaram_for_slot2|scc_wave:SccCh|reg_vol_ch_a[0]~0                                                                ; LABCELL_X26_Y30_N51       ; 4       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megaram:u_megaram_for_slot2|scc_wave:SccCh|reg_vol_ch_b[0]~0                                                                ; LABCELL_X26_Y30_N18       ; 4       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megaram:u_megaram_for_slot2|scc_wave:SccCh|reg_vol_ch_c[0]~0                                                                ; LABCELL_X26_Y30_N27       ; 4       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megaram:u_megaram_for_slot2|scc_wave:SccCh|reg_vol_ch_d[0]~0                                                                ; LABCELL_X29_Y30_N18       ; 4       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megaram:u_megaram_for_slot2|scc_wave:SccCh|reg_vol_ch_e[0]~0                                                                ; LABCELL_X29_Y30_N39       ; 4       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megaram:u_megaram_for_slot2|scc_wave:SccCh|w_wave_we~0                                                                      ; LABCELL_X29_Y27_N57       ; 1       ; Write enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megarom_pana:u_megarom_pana|ff_read_rom_bank_en~1                                                                           ; MLABCELL_X28_Y24_N0       ; 5       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megarom_pana:u_megarom_pana|ff_rom_bank0[7]~1                                                                               ; LABCELL_X26_Y23_N24       ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megarom_pana:u_megarom_pana|ff_rom_bank0[8]~0                                                                               ; MLABCELL_X28_Y24_N15      ; 12      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megarom_pana:u_megarom_pana|ff_rom_bank1[7]~0                                                                               ; LABCELL_X26_Y23_N27       ; 9       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megarom_pana:u_megarom_pana|ff_rom_bank2[7]~0                                                                               ; LABCELL_X26_Y23_N54       ; 9       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megarom_pana:u_megarom_pana|ff_rom_bank3[7]~0                                                                               ; LABCELL_X26_Y23_N57       ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megarom_pana:u_megarom_pana|ff_rom_bank4[7]~1                                                                               ; LABCELL_X26_Y23_N9        ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megarom_pana:u_megarom_pana|ff_rom_bank5[7]~0                                                                               ; LABCELL_X26_Y23_N51       ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megarom_pana:u_megarom_pana|ff_rom_bank6[7]~0                                                                               ; LABCELL_X26_Y23_N21       ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megarom_pana:u_megarom_pana|ff_rom_bank7[7]~1                                                                               ; MLABCELL_X28_Y24_N9       ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megasd:u_megasd|ErmBank0[7]~0                                                                                               ; LABCELL_X21_Y24_N54       ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megasd:u_megasd|MmcSeq[0]                                                                                                   ; FF_X16_Y26_N44            ; 15      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megasd:u_megasd|Mux10~0                                                                                                     ; LABCELL_X21_Y24_N0        ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megasd:u_megasd|Mux10~1                                                                                                     ; LABCELL_X21_Y24_N33       ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megasd:u_megasd|Mux10~2                                                                                                     ; LABCELL_X21_Y24_N57       ; 7       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megasd:u_megasd|epc_ck~_wirecell                                                                                            ; MLABCELL_X4_Y4_N57        ; 1       ; Clock                                                            ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megasd:u_megasd|mmc_di~en                                                                                                   ; FF_X16_Y26_N13            ; 1       ; Output enable                                                    ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megasd:u_megasd|mmcdbi[7]~0                                                                                                 ; LABCELL_X17_Y26_N51       ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megasd:u_megasd|process_1~1                                                                                                 ; LABCELL_X21_Y24_N24       ; 13      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|megasd:u_megasd|process_1~2                                                                                                 ; LABCELL_X21_Y24_N30       ; 1       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|ocm_bus_selector:u_ocm_bus_selector|CpuAdr[0]~5                                                                             ; LABCELL_X26_Y17_N24       ; 10      ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|ocm_bus_selector:u_ocm_bus_selector|ff_iSltDat[7]                                                                           ; FF_X32_Y25_N26            ; 154     ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|ocmkai_control_decice:u_ocmkai_control_device|always0~1                                                                     ; LABCELL_X26_Y28_N51       ; 1       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|ocmkai_control_decice:u_ocmkai_control_device|always2~0                                                                     ; LABCELL_X25_Y28_N24       ; 6       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|ocmkai_control_decice:u_ocmkai_control_device|always4~0                                                                     ; LABCELL_X25_Y28_N27       ; 1       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|ocmkai_control_decice:u_ocmkai_control_device|ff_dbi[7]~9                                                                   ; LABCELL_X25_Y28_N42       ; 7       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|ocmkai_control_decice:u_ocmkai_control_device|ff_register_select[7]~0                                                       ; LABCELL_X26_Y28_N6        ; 10      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|opl3:u_opl3|always1~1                                                                                                       ; LABCELL_X20_Y32_N39       ; 9       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|opl3:u_opl3|always2~2                                                                                                       ; LABCELL_X20_Y32_N30       ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|opl3:u_opl3|always3~1                                                                                                       ; LABCELL_X20_Y34_N12       ; 4       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|opl3:u_opl3|always5~0                                                                                                       ; LABCELL_X20_Y32_N12       ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|CE                                                                                                  ; FF_X23_Y5_N17             ; 42      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|Equal0~8                                                                                            ; LABCELL_X2_Y5_N36         ; 44      ; Sync. clear                                                      ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|CPUStatus[9]~4                                                                          ; LABCELL_X24_Y7_N24        ; 4       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|FETCH[6]~1                                                                              ; LABCELL_X25_Y6_N42        ; 14      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|Equal1~0                                                                ; MLABCELL_X18_Y3_N42       ; 9       ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_hi|data~207                                          ; LABCELL_X14_Y5_N42        ; 9       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_hi|data~208                                          ; LABCELL_X17_Y4_N36        ; 11      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_hi|data~209                                          ; LABCELL_X16_Y5_N21        ; 10      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_hi|data~210                                          ; LABCELL_X16_Y5_N33        ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_hi|data~211                                          ; LABCELL_X17_Y5_N57        ; 9       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_hi|data~212                                          ; LABCELL_X17_Y4_N42        ; 12      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_hi|data~213                                          ; LABCELL_X17_Y4_N54        ; 10      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_hi|data~214                                          ; MLABCELL_X18_Y3_N24       ; 10      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_hi|data~215                                          ; LABCELL_X16_Y5_N30        ; 10      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_hi|data~216                                          ; LABCELL_X17_Y4_N12        ; 10      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_hi|data~217                                          ; LABCELL_X14_Y5_N36        ; 11      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_hi|data~218                                          ; LABCELL_X16_Y5_N18        ; 10      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_hi|data~219                                          ; LABCELL_X17_Y5_N36        ; 10      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_hi|data~220                                          ; LABCELL_X17_Y5_N24        ; 10      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_lo|data~208                                          ; MLABCELL_X18_Y11_N21      ; 9       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_lo|data~209                                          ; MLABCELL_X18_Y3_N0        ; 10      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_lo|data~210                                          ; MLABCELL_X18_Y11_N42      ; 9       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_lo|data~211                                          ; MLABCELL_X18_Y3_N9        ; 9       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_lo|data~212                                          ; MLABCELL_X18_Y11_N36      ; 9       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_lo|data~213                                          ; MLABCELL_X18_Y11_N48      ; 10      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_lo|data~214                                          ; MLABCELL_X18_Y11_N57      ; 11      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_lo|data~215                                          ; MLABCELL_X18_Y3_N15       ; 11      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_lo|data~216                                          ; MLABCELL_X18_Y11_N18      ; 9       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_lo|data~217                                          ; MLABCELL_X18_Y11_N54      ; 10      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_lo|data~218                                          ; MLABCELL_X18_Y11_N3       ; 9       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_lo|data~219                                          ; MLABCELL_X18_Y11_N45      ; 12      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_lo|data~220                                          ; MLABCELL_X18_Y3_N33       ; 10      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|RAM16X8D_regs:regs_lo|data~221                                          ; MLABCELL_X18_Y11_N51      ; 9       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|flg[0]~1                                                                ; MLABCELL_X23_Y5_N33       ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|flg[8]~0                                                                ; MLABCELL_X23_Y5_N30       ; 9       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|pc[0]~0                                                                 ; MLABCELL_X23_Y5_N12       ; 16      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|r[6]~0                                                                  ; LABCELL_X19_Y10_N51       ; 7       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|r[7]~1                                                                  ; LABCELL_X20_Y11_N54       ; 1       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|sp[0]~0                                                                 ; LABCELL_X25_Y6_N39        ; 16      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|NextZ80:Z80|Z80Reg:CPU_REGS|th[0]~0                                                                 ; LABCELL_X26_Y6_N15        ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|OPL3Struct_base[1]~0                                                                                ; LABCELL_X29_Y10_N39       ; 7       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|OPL3Struct_base[7]~1                                                                                ; LABCELL_X29_Y10_N48       ; 5       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|comb~0                                                                                              ; LABCELL_X26_Y6_N3         ; 8       ; Write enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3_fifo:in_queue|dcfifo:dcfifo_component|dcfifo_pbp1:auto_generated|dffpipe_3dc:rdaclr|dffe13a[0] ; FF_X25_Y5_N59             ; 58      ; Async. clear                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3_fifo:in_queue|dcfifo:dcfifo_component|dcfifo_pbp1:auto_generated|dffpipe_3dc:wraclr|dffe13a[0] ; FF_X31_Y5_N38             ; 66      ; Async. clear                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3_fifo:in_queue|dcfifo:dcfifo_component|dcfifo_pbp1:auto_generated|valid_rdreq~1                 ; LABCELL_X26_Y5_N36        ; 19      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3_fifo:in_queue|dcfifo:dcfifo_component|dcfifo_pbp1:auto_generated|valid_wrreq~0                 ; LABCELL_X31_Y5_N36        ; 21      ; Clock enable, Write enable                                       ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|Equal2~1                                                                            ; MLABCELL_X9_Y5_N42        ; 14      ; Sync. clear                                                      ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|LFO_AM[4]~2                                                                         ; MLABCELL_X4_Y6_N27        ; 6       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|STATE[0]                                                                            ; FF_X5_Y10_N14             ; 106     ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|STATE[2]                                                                            ; FF_X5_Y10_N8              ; 122     ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|Selector71~2                                                                        ; MLABCELL_X9_Y8_N42        ; 8       ; Write enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|Selector84~1                                                                        ; MLABCELL_X9_Y8_N9         ; 5       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|env[8]~0                                                                            ; LABCELL_X2_Y9_N9          ; 13      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|inc_hi[11]~2                                                                        ; MLABCELL_X9_Y4_N6         ; 11      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|inc_lo[11]~12                                                                       ; MLABCELL_X9_Y4_N54        ; 10      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|inc_lo[1]~4                                                                         ; LABCELL_X7_Y6_N57         ; 2       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|inc_lo[6]~16                                                                        ; MLABCELL_X9_Y4_N18        ; 2       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|lfo_am_cnt[6]~0                                                                     ; MLABCELL_X9_Y5_N48        ; 51      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|rAcc[0]~2                                                                           ; LABCELL_X7_Y6_N0          ; 20      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|rAcc~1                                                                              ; LABCELL_X2_Y9_N51         ; 38      ; Sync. clear, Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|r_sinaddr[2]~1                                                                      ; LABCELL_X6_Y9_N36         ; 3       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|r_sinaddr[7]~2                                                                      ; LABCELL_X7_Y8_N30         ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|r_volume[3]~1                                                                       ; LABCELL_X2_Y9_N45         ; 9       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|s_ram_CHindex[0]~6                                                                  ; LABCELL_X5_Y10_N39        ; 7       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|sinaddr~0                                                                           ; LABCELL_X2_Y7_N33         ; 3       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|seq_reset_n                                                                                         ; FF_X29_Y10_N56            ; 27      ; Sync. clear                                                      ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|opl3:u_opl3|timer1_active                                                                                                   ; FF_X20_Y34_N11            ; 21      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|opl3:u_opl3|timer2_active                                                                                                   ; FF_X20_Y34_N47            ; 23      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|opl3:u_opl3|timer:timer1|counter[6]~0                                                                                       ; LABCELL_X20_Y34_N57       ; 8       ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|opl3:u_opl3|timer:timer1|counter[6]~1                                                                                       ; LABCELL_X20_Y34_N54       ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|opl3:u_opl3|timer:timer1|sub_counter[9]~0                                                                                   ; LABCELL_X20_Y34_N51       ; 16      ; Sync. clear                                                      ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|opl3:u_opl3|timer:timer2|counter[6]~0                                                                                       ; LABCELL_X20_Y34_N3        ; 8       ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|opl3:u_opl3|timer:timer2|counter[6]~1                                                                                       ; LABCELL_X20_Y34_N39       ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|opl3:u_opl3|timer:timer2|sub_counter[13]~0                                                                                  ; LABCELL_X20_Y34_N42       ; 18      ; Sync. clear                                                      ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|pSltDat[0]~19                                                                                                               ; LABCELL_X50_Y21_N15       ; 8       ; Output enable                                                    ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|portF4_mode~1                                                                                                               ; MLABCELL_X28_Y27_N39      ; 1       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|ppi:u_ppi|eseps2:u_keyboard_controller|KeyId[0]~0                                                                           ; LABCELL_X12_Y28_N39       ; 9       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|ppi:u_ppi|eseps2:u_keyboard_controller|KeyRow[0]~2                                                                          ; MLABCELL_X13_Y29_N3       ; 4       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|ppi:u_ppi|eseps2:u_keyboard_controller|KeyWe                                                                                ; FF_X12_Y27_N32            ; 2       ; Write enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|ppi:u_ppi|eseps2:u_keyboard_controller|MtxIdx[0]~1                                                                          ; LABCELL_X10_Y28_N3        ; 1       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|ppi:u_ppi|eseps2:u_keyboard_controller|MtxIdx[1]~2                                                                          ; MLABCELL_X13_Y29_N18      ; 9       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|ppi:u_ppi|eseps2:u_keyboard_controller|MtxSeq.MtxClean                                                                      ; FF_X13_Y29_N38            ; 15      ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|ppi:u_ppi|eseps2:u_keyboard_controller|Ps2Caps~1                                                                            ; LABCELL_X14_Y26_N48       ; 3       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|ppi:u_ppi|eseps2:u_keyboard_controller|Ps2Cnt[3]~2                                                                          ; LABCELL_X12_Y26_N54       ; 7       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|ppi:u_ppi|eseps2:u_keyboard_controller|Ps2Dat[7]~2                                                                          ; MLABCELL_X13_Y26_N12      ; 11      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|ppi:u_ppi|eseps2:u_keyboard_controller|ff_Reso~0                                                                            ; LABCELL_X14_Y28_N42       ; 1       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|ppi:u_ppi|eseps2:u_keyboard_controller|ff_Scro~0                                                                            ; LABCELL_X14_Y28_N24       ; 1       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|ppi:u_ppi|eseps2:u_keyboard_controller|oFkeys[0]~2                                                                          ; LABCELL_X14_Y28_N48       ; 1       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|ppi:u_ppi|eseps2:u_keyboard_controller|oFkeys[1]~9                                                                          ; MLABCELL_X13_Y28_N42      ; 1       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|ppi:u_ppi|eseps2:u_keyboard_controller|oFkeys[2]~10                                                                         ; LABCELL_X14_Y28_N45       ; 1       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|ppi:u_ppi|eseps2:u_keyboard_controller|oFkeys[3]~11                                                                         ; LABCELL_X14_Y28_N12       ; 1       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|ppi:u_ppi|eseps2:u_keyboard_controller|oFkeys[4]~8                                                                          ; MLABCELL_X13_Y28_N39      ; 1       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|ppi:u_ppi|eseps2:u_keyboard_controller|oFkeys[5]~7                                                                          ; LABCELL_X14_Y28_N0        ; 1       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|ppi:u_ppi|eseps2:u_keyboard_controller|oFkeys[6]~6                                                                          ; MLABCELL_X13_Y28_N27      ; 1       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|ppi:u_ppi|eseps2:u_keyboard_controller|oFkeys[7]~4                                                                          ; LABCELL_X14_Y28_N36       ; 3       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|ppi:u_ppi|eseps2:u_keyboard_controller|pKeyX[7]~2                                                                           ; MLABCELL_X13_Y29_N57      ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|ppi:u_ppi|ff_ExpSlot0[7]~0                                                                                                  ; LABCELL_X25_Y25_N54       ; 9       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|ppi:u_ppi|ff_ExpSlot3[7]~0                                                                                                  ; LABCELL_X25_Y25_N48       ; 9       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|ppi:u_ppi|ff_ppi_port_a[7]~0                                                                                                ; LABCELL_X24_Y25_N54       ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|ppi:u_ppi|ff_ppi_port_c[4]~1                                                                                                ; LABCELL_X24_Y25_N57       ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|psg:u_psg|psg_wave:u_psgch|Equal18~2                                                                                        ; LABCELL_X26_Y38_N48       ; 14      ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|psg:u_psg|psg_wave:u_psgch|Equal21~2                                                                                        ; MLABCELL_X34_Y38_N36      ; 14      ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|psg:u_psg|psg_wave:u_psgch|Equal24~2                                                                                        ; MLABCELL_X23_Y36_N48      ; 14      ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|psg:u_psg|psg_wave:u_psgch|Mux99~0                                                                                          ; LABCELL_X29_Y37_N51       ; 13      ; Sync. clear                                                      ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|psg:u_psg|psg_wave:u_psgch|PsgGenNoise[17]~0                                                                                ; LABCELL_X32_Y34_N42       ; 20      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|psg:u_psg|psg_wave:u_psgch|PsgMix[1]~0                                                                                      ; LABCELL_X29_Y37_N57       ; 2       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|psg:u_psg|psg_wave:u_psgch|process_1~0                                                                                      ; LABCELL_X26_Y29_N39       ; 6       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|psg:u_psg|psg_wave:u_psgch|process_2~0                                                                                      ; LABCELL_X29_Y37_N42       ; 9       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|psg:u_psg|psg_wave:u_psgch|process_2~1                                                                                      ; LABCELL_X25_Y37_N57       ; 40      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|psg:u_psg|psg_wave:u_psgch|process_3~0                                                                                      ; LABCELL_X25_Y37_N48       ; 32      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|psg:u_psg|psg_wave:u_psgch|process_4~1                                                                                      ; LABCELL_X26_Y35_N54       ; 24      ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|psg:u_psg|regb[7]~0                                                                                                         ; LABCELL_X31_Y35_N51       ; 9       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|reset_controller:u_reset_controller|reset~1                                                                                 ; LABCELL_X17_Y25_N54       ; 202     ; Clock enable, Latch enable, Read enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|reset_controller:u_reset_controller|reset~1                                                                                 ; LABCELL_X17_Y25_N54       ; 3316    ; Async. clear                                                     ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; emsx_top:U92|reset_controller:u_reset_controller|reset~1_wirecell                                                                        ; MLABCELL_X9_Y6_N24        ; 1       ; Output enable                                                    ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|rtc:u_real_time_clock|always1~0                                                                                             ; MLABCELL_X18_Y29_N18      ; 14      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|rtc:u_real_time_clock|ff_1sec_cnt[4]~0                                                                                      ; LABCELL_X20_Y30_N51       ; 23      ; Sync. clear                                                      ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|rtc:u_real_time_clock|ff_1sec_cnt[4]~2                                                                                      ; LABCELL_X17_Y30_N18       ; 23      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|rtc:u_real_time_clock|reg_day[0]~4                                                                                          ; MLABCELL_X18_Y29_N57      ; 5       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|rtc:u_real_time_clock|reg_hou[0]~3                                                                                          ; MLABCELL_X18_Y29_N45      ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|rtc:u_real_time_clock|reg_hou[4]~5                                                                                          ; MLABCELL_X18_Y29_N15      ; 4       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|rtc:u_real_time_clock|reg_leap[0]~2                                                                                         ; LABCELL_X17_Y30_N21       ; 2       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|rtc:u_real_time_clock|reg_min[0]~3                                                                                          ; MLABCELL_X18_Y29_N39      ; 6       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|rtc:u_real_time_clock|reg_min[4]~5                                                                                          ; MLABCELL_X18_Y29_N12      ; 6       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|rtc:u_real_time_clock|reg_mode[0]~0                                                                                         ; MLABCELL_X18_Y30_N21      ; 4       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|rtc:u_real_time_clock|reg_mon[0]~5                                                                                          ; LABCELL_X17_Y30_N3        ; 7       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|rtc:u_real_time_clock|reg_sec[0]~4                                                                                          ; LABCELL_X20_Y30_N54       ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|rtc:u_real_time_clock|reg_sec[4]~2                                                                                          ; MLABCELL_X18_Y29_N33      ; 4       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|rtc:u_real_time_clock|reg_wee[0]~2                                                                                          ; MLABCELL_X18_Y29_N6       ; 3       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|rtc:u_real_time_clock|reg_yea[0]~1                                                                                          ; LABCELL_X17_Y30_N48       ; 5       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|rtc:u_real_time_clock|reg_yea[4]~6                                                                                          ; LABCELL_X17_Y30_N51       ; 5       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|rtc:u_real_time_clock|w_mem_we~0                                                                                            ; MLABCELL_X18_Y29_N51      ; 51      ; Write enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|s1990:u_s1990|Equal4~1                                                                                                      ; MLABCELL_X23_Y21_N27      ; 9       ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|s1990:u_s1990|always2~1                                                                                                     ; LABCELL_X17_Y24_N48       ; 5       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|s1990:u_s1990|ff_freerun_counter[4]~0                                                                                       ; MLABCELL_X23_Y21_N39      ; 21      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|s1990:u_s1990|w_counter_reset~1                                                                                             ; LABCELL_X29_Y26_N24       ; 29      ; Sync. clear                                                      ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|s1990:u_s1990|w_sw_latch_timing~3                                                                                           ; LABCELL_X17_Y24_N6        ; 1       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|sound_mixer:u_sound_mixer|Decoder0~0                                                                                        ; LABCELL_X26_Y31_N42       ; 1       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|sound_mixer:u_sound_mixer|WideNor0                                                                                          ; LABCELL_X12_Y32_N48       ; 13      ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|sound_mixer:u_sound_mixer|always1~0                                                                                         ; LABCELL_X21_Y31_N30       ; 16      ; Sync. clear                                                      ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|sound_mixer:u_sound_mixer|always1~1                                                                                         ; LABCELL_X26_Y31_N9        ; 12      ; Sync. clear                                                      ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|switched_io_ports:u_switched_io_ports|OFFSET_Y_1_~1                                                                         ; LABCELL_X21_Y27_N27       ; 4       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|switched_io_ports:u_switched_io_ports|Slot0_req~0                                                                           ; LABCELL_X20_Y27_N57       ; 2       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|switched_io_ports:u_switched_io_ports|io41_id212_n[7]~0                                                                     ; LABCELL_X24_Y31_N9        ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|switched_io_ports:u_switched_io_ports|io43_id212[2]~reg0                                                                    ; FF_X17_Y27_N47            ; 18      ; Sync. clear                                                      ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|switched_io_ports:u_switched_io_ports|io43_id212~4                                                                          ; LABCELL_X17_Y27_N48       ; 7       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|switched_io_ports:u_switched_io_ports|io44_id212[7]~0                                                                       ; MLABCELL_X28_Y27_N45      ; 8       ; Sync. clear                                                      ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|switched_io_ports:u_switched_io_ports|io44_id212[7]~2                                                                       ; MLABCELL_X28_Y27_N0       ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|switched_io_ports:u_switched_io_ports|legacy_sel~0                                                                          ; LABCELL_X21_Y28_N9        ; 14      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|switched_io_ports:u_switched_io_ports|vga_scanlines[1]~1                                                                    ; MLABCELL_X23_Y31_N21      ; 5       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|switched_io_ports:u_switched_io_ports|warmRESET~reg0                                                                        ; FF_X18_Y31_N20            ; 62      ; Clock enable, Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|system_flags:u_system_flags|always0~0                                                                                       ; LABCELL_X26_Y26_N48       ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|tr_midi:u_tr_midi|LessThan0~5                                                                                               ; LABCELL_X31_Y11_N48       ; 22      ; Clock enable, Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|tr_midi:u_tr_midi|always0~0                                                                                                 ; LABCELL_X25_Y20_N27       ; 5       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|tr_midi:u_tr_midi|i8251:u_8251|ff_even_parity~0                                                                             ; MLABCELL_X28_Y17_N18      ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|tr_midi:u_tr_midi|i8251:u_8251|ff_ireset                                                                                    ; FF_X28_Y17_N26            ; 61      ; Sync. clear                                                      ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|tr_midi:u_tr_midi|i8251:u_8251|ff_sbrk~1                                                                                    ; MLABCELL_X28_Y17_N12      ; 2       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|tr_midi:u_tr_midi|i8251:u_8251|ff_txc_a~0                                                                                   ; LABCELL_X31_Y19_N45       ; 10      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|tr_midi:u_tr_midi|i8251:u_8251|i8251_receiver:comb_427|ff_rx_baud_counter[1]~5                                              ; LABCELL_X29_Y18_N3        ; 7       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|tr_midi:u_tr_midi|i8251:u_8251|i8251_receiver:comb_427|ff_rx_remain_bit[0]~2                                                ; LABCELL_X31_Y18_N54       ; 2       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|tr_midi:u_tr_midi|i8251:u_8251|i8251_transmitter:u_transmitter|ff_tx_baud_counter[5]~5                                      ; LABCELL_X29_Y17_N21       ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|tr_midi:u_tr_midi|i8251:u_8251|i8251_transmitter:u_transmitter|ff_tx_data[4]~2                                              ; LABCELL_X29_Y18_N51       ; 7       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|tr_midi:u_tr_midi|i8251:u_8251|i8251_transmitter:u_transmitter|ff_tx_remain_bit[0]~4                                        ; LABCELL_X31_Y18_N33       ; 2       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|tr_midi:u_tr_midi|i8251_cs_n~0                                                                                              ; LABCELL_X25_Y20_N42       ; 16      ; Sync. clear                                                      ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|tr_midi:u_tr_midi|i8253:u_8253|i8253_control:u_control0|always1~1                                                           ; LABCELL_X29_Y20_N48       ; 7       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|tr_midi:u_tr_midi|i8253:u_8253|i8253_control:u_control0|ff_m[2]~0                                                           ; LABCELL_X29_Y20_N42       ; 5       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|tr_midi:u_tr_midi|i8253:u_8253|i8253_control:u_control0|ff_wr_lsb                                                           ; FF_X31_Y19_N8             ; 9       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|tr_midi:u_tr_midi|i8253:u_8253|i8253_control:u_control0|ff_wr_msb                                                           ; FF_X31_Y19_N44            ; 9       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|tr_midi:u_tr_midi|i8253:u_8253|i8253_control:u_control2|always1~0                                                           ; LABCELL_X26_Y20_N42       ; 5       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|tr_midi:u_tr_midi|i8253:u_8253|i8253_control:u_control2|always6~0                                                           ; LABCELL_X26_Y20_N45       ; 39      ; Clock enable, Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|tr_midi:u_tr_midi|i8253:u_8253|i8253_control:u_control2|ff_m[2]~0                                                           ; MLABCELL_X28_Y20_N27      ; 4       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|tr_midi:u_tr_midi|i8253:u_8253|i8253_control:u_control2|ff_wr_lsb                                                           ; FF_X29_Y20_N26            ; 9       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|tr_midi:u_tr_midi|i8253:u_8253|i8253_control:u_control2|ff_wr_msb                                                           ; FF_X25_Y20_N20            ; 9       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|tr_midi:u_tr_midi|i8253:u_8253|i8253_counter:u_counter0|ff_count_load                                                       ; FF_X31_Y19_N50            ; 23      ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|tr_midi:u_tr_midi|i8253:u_8253|i8253_counter:u_counter0|ff_counter0[2]~2                                                    ; LABCELL_X29_Y19_N45       ; 3       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|tr_midi:u_tr_midi|i8253:u_8253|i8253_counter:u_counter0|ff_counter1[3]~2                                                    ; MLABCELL_X28_Y19_N54      ; 5       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|tr_midi:u_tr_midi|i8253:u_8253|i8253_counter:u_counter0|ff_counter2[3]~1                                                    ; MLABCELL_X28_Y19_N57      ; 5       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|tr_midi:u_tr_midi|i8253:u_8253|i8253_counter:u_counter0|ff_counter3[3]~1                                                    ; MLABCELL_X28_Y19_N39      ; 4       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|tr_midi:u_tr_midi|i8253:u_8253|i8253_counter:u_counter0|ff_out0~4                                                           ; LABCELL_X31_Y19_N27       ; 16      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|tr_midi:u_tr_midi|i8253:u_8253|i8253_counter:u_counter2|ff_count_load                                                       ; FF_X26_Y20_N41            ; 25      ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|tr_midi:u_tr_midi|i8253:u_8253|i8253_counter:u_counter2|ff_counter0[2]~2                                                    ; LABCELL_X24_Y19_N24       ; 2       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|tr_midi:u_tr_midi|i8253:u_8253|i8253_counter:u_counter2|ff_counter1[3]~2                                                    ; LABCELL_X25_Y19_N33       ; 6       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|tr_midi:u_tr_midi|i8253:u_8253|i8253_counter:u_counter2|ff_counter2[3]~1                                                    ; LABCELL_X25_Y19_N6        ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|tr_midi:u_tr_midi|i8253:u_8253|i8253_counter:u_counter2|ff_counter3[3]~1                                                    ; LABCELL_X25_Y19_N51       ; 5       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|tr_pcm:u_tr_pcm|Equal0~2                                                                                                    ; MLABCELL_X13_Y33_N48      ; 21      ; Clock enable, Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|tr_pcm:u_tr_pcm|always0~0                                                                                                   ; LABCELL_X26_Y29_N33       ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|tr_pcm:u_tr_pcm|always4~0                                                                                                   ; LABCELL_X26_Y29_N30       ; 5       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|tr_pcm:u_tr_pcm|ff_filt                                                                                                     ; FF_X19_Y33_N5             ; 9       ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|tr_pcm:u_tr_pcm|ff_smpl                                                                                                     ; FF_X19_Y33_N2             ; 9       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; emsx_top:U92|vram_slot_ids[1]~0                                                                                                          ; MLABCELL_X23_Y27_N57      ; 7       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; pRESET_N                                                                                                                                 ; LABCELL_X50_Y16_N39       ; 3       ; Async. clear                                                     ; no     ; --                   ; --               ; --                        ;
; pll_de0cv:U90|pll_de0cv_0002:pll_de0cv_inst|altera_pll:altera_pll_i|outclk_wire[0]                                                       ; PLLOUTPUTCOUNTER_X0_Y8_N1 ; 4775    ; Clock                                                            ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; pll_de0cv:U90|pll_de0cv_0002:pll_de0cv_inst|altera_pll:altera_pll_i|outclk_wire[1]                                                       ; PLLOUTPUTCOUNTER_X0_Y3_N1 ; 867     ; Clock                                                            ; yes    ; Global Clock         ; GCLK1            ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+---------+------------------------------------------------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                    ;
+------------------------------------------------------------------------------------+---------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                               ; Location                  ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------+---------------------------+---------+----------------------+------------------+---------------------------+
; emsx_top:U92|clock_generator:u_clock_generator|trueClk                             ; LABCELL_X16_Y23_N9        ; 872     ; Global Clock         ; GCLK3            ; --                        ;
; emsx_top:U92|reset_controller:u_reset_controller|reset~1                           ; LABCELL_X17_Y25_N54       ; 3316    ; Global Clock         ; GCLK2            ; --                        ;
; pll_de0cv:U90|pll_de0cv_0002:pll_de0cv_inst|altera_pll:altera_pll_i|outclk_wire[0] ; PLLOUTPUTCOUNTER_X0_Y8_N1 ; 4775    ; Global Clock         ; GCLK5            ; --                        ;
; pll_de0cv:U90|pll_de0cv_0002:pll_de0cv_inst|altera_pll:altera_pll_i|outclk_wire[1] ; PLLOUTPUTCOUNTER_X0_Y3_N1 ; 867     ; Global Clock         ; GCLK1            ; --                        ;
+------------------------------------------------------------------------------------+---------------------------+---------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                    ;
+----------------------------------------------------------+---------+
; Name                                                     ; Fan-Out ;
+----------------------------------------------------------+---------+
; emsx_top:U92|clock_generator:u_clock_generator|ff_clkena ; 565     ;
+----------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+--------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-------------------------------------------------------------------+
; Name                                                                                                                                                               ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF                                              ; Location                                                                                                                                                                                                                    ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs                                                     ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+--------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-------------------------------------------------------------------+
; emsx_top:U92|VDP:u_v9958|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|ram:U_FIFOMEM|altsyncram:blkram_rtl_0|altsyncram_fka1:auto_generated|ALTSYNCRAM                         ; AUTO ; Single Port      ; Single Clock ; 256          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2048   ; 256                         ; 8                           ; --                          ; --                          ; 2048                ; 1           ; 0     ; None                                             ; M10K_X11_Y21_N0                                                                                                                                                                                                             ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Single Port Feed Through New Data with Unregistered Data Out ;
; emsx_top:U92|VDP:u_v9958|VDP_REGISTER:U_VDP_REGISTER|ram:U_PALETTEMEMG|altsyncram:blkram_rtl_0|altsyncram_gia1:auto_generated|ALTSYNCRAM                           ; AUTO ; Single Port      ; Single Clock ; 16           ; 3            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 48     ; 16                          ; 3                           ; --                          ; --                          ; 48                  ; 1           ; 0     ; None                                             ; M10K_X11_Y22_N0                                                                                                                                                                                                             ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Single Port Feed Through New Data with Unregistered Data Out ;
; emsx_top:U92|VDP:u_v9958|VDP_REGISTER:U_VDP_REGISTER|ram:U_PALETTEMEMRB|altsyncram:blkram_rtl_0|altsyncram_jia1:auto_generated|ALTSYNCRAM                          ; AUTO ; Single Port      ; Single Clock ; 16           ; 6            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 96     ; 16                          ; 6                           ; --                          ; --                          ; 96                  ; 1           ; 0     ; None                                             ; M10K_X11_Y22_N0                                                                                                                                                                                                             ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Single Port Feed Through New Data with Unregistered Data Out ;
; emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_hia1:auto_generated|ALTSYNCRAM                              ; AUTO ; Single Port      ; Single Clock ; 8            ; 31           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 248    ; 8                           ; 31                          ; --                          ; --                          ; 248                 ; 1           ; 0     ; None                                             ; M10K_X3_Y19_N0                                                                                                                                                                                                              ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Single Port Feed Through New Data with Unregistered Data Out ;
; emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|ram:U_EVEN_LINE_BUF|altsyncram:blkram_rtl_0|altsyncram_fka1:auto_generated|ALTSYNCRAM                                 ; AUTO ; Single Port      ; Single Clock ; 256          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2048   ; 256                         ; 8                           ; --                          ; --                          ; 2048                ; 1           ; 0     ; None                                             ; M10K_X3_Y21_N0                                                                                                                                                                                                              ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Single Port Feed Through New Data with Unregistered Data Out ;
; emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|ram:U_ODD_LINE_BUF|altsyncram:blkram_rtl_0|altsyncram_fka1:auto_generated|ALTSYNCRAM                                  ; AUTO ; Single Port      ; Single Clock ; 256          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2048   ; 256                         ; 8                           ; --                          ; --                          ; 2048                ; 1           ; 0     ; None                                             ; M10K_X3_Y20_N0                                                                                                                                                                                                              ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Single Port Feed Through New Data with Unregistered Data Out ;
; emsx_top:U92|VDP:u_v9958|VDP_VGA:U_VDP_VGA|VDP_DOUBLEBUF:DBUF|VDP_LINEBUF:U_BUF_BE|altsyncram:IMEM_rtl_0|altsyncram_ila1:auto_generated|ALTSYNCRAM                 ; AUTO ; Single Port      ; Single Clock ; 640          ; 5            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 3200   ; 640                         ; 5                           ; --                          ; --                          ; 3200                ; 2           ; 0     ; None                                             ; M10K_X3_Y25_N0, M10K_X3_Y26_N0                                                                                                                                                                                              ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                                             ;
; emsx_top:U92|VDP:u_v9958|VDP_VGA:U_VDP_VGA|VDP_DOUBLEBUF:DBUF|VDP_LINEBUF:U_BUF_BO|altsyncram:IMEM_rtl_0|altsyncram_ila1:auto_generated|ALTSYNCRAM                 ; AUTO ; Single Port      ; Single Clock ; 640          ; 5            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 3200   ; 640                         ; 5                           ; --                          ; --                          ; 3200                ; 2           ; 0     ; None                                             ; M10K_X3_Y23_N0, M10K_X3_Y24_N0                                                                                                                                                                                              ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                                             ;
; emsx_top:U92|VDP:u_v9958|VDP_VGA:U_VDP_VGA|VDP_DOUBLEBUF:DBUF|VDP_LINEBUF:U_BUF_GE|altsyncram:IMEM_rtl_0|altsyncram_ila1:auto_generated|ALTSYNCRAM                 ; AUTO ; Single Port      ; Single Clock ; 640          ; 5            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 3200   ; 640                         ; 5                           ; --                          ; --                          ; 3200                ; 2           ; 0     ; None                                             ; M10K_X3_Y25_N0, M10K_X3_Y26_N0                                                                                                                                                                                              ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                                             ;
; emsx_top:U92|VDP:u_v9958|VDP_VGA:U_VDP_VGA|VDP_DOUBLEBUF:DBUF|VDP_LINEBUF:U_BUF_GO|altsyncram:IMEM_rtl_0|altsyncram_ila1:auto_generated|ALTSYNCRAM                 ; AUTO ; Single Port      ; Single Clock ; 640          ; 5            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 3200   ; 640                         ; 5                           ; --                          ; --                          ; 3200                ; 2           ; 0     ; None                                             ; M10K_X3_Y23_N0, M10K_X3_Y24_N0                                                                                                                                                                                              ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                                             ;
; emsx_top:U92|VDP:u_v9958|VDP_VGA:U_VDP_VGA|VDP_DOUBLEBUF:DBUF|VDP_LINEBUF:U_BUF_RE|altsyncram:IMEM_rtl_0|altsyncram_ila1:auto_generated|ALTSYNCRAM                 ; AUTO ; Single Port      ; Single Clock ; 640          ; 5            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 3200   ; 640                         ; 5                           ; --                          ; --                          ; 3200                ; 2           ; 0     ; None                                             ; M10K_X3_Y25_N0, M10K_X3_Y26_N0                                                                                                                                                                                              ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                                             ;
; emsx_top:U92|VDP:u_v9958|VDP_VGA:U_VDP_VGA|VDP_DOUBLEBUF:DBUF|VDP_LINEBUF:U_BUF_RO|altsyncram:IMEM_rtl_0|altsyncram_ila1:auto_generated|ALTSYNCRAM                 ; AUTO ; Single Port      ; Single Clock ; 640          ; 5            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 3200   ; 640                         ; 5                           ; --                          ; --                          ; 3200                ; 2           ; 0     ; None                                             ; M10K_X3_Y23_N0, M10K_X3_Y24_N0                                                                                                                                                                                              ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                                             ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|OutputGenerator:og|FeedbackMemory:Fmem|altsyncram:data_array_rtl_0|altsyncram_osp1:auto_generated|ALTSYNCRAM                ; AUTO ; Simple Dual Port ; Single Clock ; 9            ; 10           ; 9            ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 90     ; 9                           ; 10                          ; 9                           ; 10                          ; 90                  ; 1           ; 0     ; None                                             ; M10K_X11_Y39_N0                                                                                                                                                                                                             ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting                       ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|OutputGenerator:og|OutputMemory:Mmem|altsyncram:data_array_rtl_0|altsyncram_svp1:auto_generated|ALTSYNCRAM                  ; AUTO ; Simple Dual Port ; Single Clock ; 19           ; 10           ; 19           ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 190    ; 19                          ; 10                          ; 19                          ; 10                          ; 190                 ; 1           ; 0     ; None                                             ; M10K_X11_Y37_N0                                                                                                                                                                                                             ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting                       ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|OutputGenerator:og|OutputMemory:Mmem|altsyncram:data_array_rtl_1|altsyncram_svp1:auto_generated|ALTSYNCRAM                  ; AUTO ; Simple Dual Port ; Single Clock ; 19           ; 10           ; 19           ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 190    ; 19                          ; 10                          ; 19                          ; 10                          ; 190                 ; 1           ; 0     ; None                                             ; M10K_X11_Y36_N0                                                                                                                                                                                                             ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting                       ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|PhaseGenerator:pg|PhaseMemory:MEM|altsyncram:phase_array_rtl_0|altsyncram_a0q1:auto_generated|ALTSYNCRAM                    ; AUTO ; Simple Dual Port ; Single Clock ; 18           ; 18           ; 18           ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 324    ; 18                          ; 18                          ; 18                          ; 18                          ; 324                 ; 1           ; 0     ; None                                             ; M10K_X22_Y41_N0                                                                                                                                                                                                             ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting                       ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|controller:ct|RegisterMemory:u_register_memory|altsyncram:regs_array_rtl_0|altsyncram_2tp1:auto_generated|ALTSYNCRAM        ; AUTO ; Simple Dual Port ; Single Clock ; 9            ; 24           ; 9            ; 24           ; yes                    ; no                      ; yes                    ; no                      ; 216    ; 9                           ; 22                          ; 9                           ; 22                          ; 198                 ; 1           ; 0     ; None                                             ; M10K_X22_Y37_N0                                                                                                                                                                                                             ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting                       ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|controller:ct|VoiceMemory:vmem|altsyncram:voices_rtl_0|altsyncram_g0q1:auto_generated|ALTSYNCRAM                            ; AUTO ; Simple Dual Port ; Single Clock ; 38           ; 36           ; 38           ; 36           ; yes                    ; no                      ; yes                    ; no                      ; 1368   ; 38                          ; 36                          ; 38                          ; 36                          ; 1368                ; 1           ; 0     ; None                                             ; M10K_X22_Y38_N0                                                                                                                                                                                                             ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting                       ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|controller:ct|VoiceMemory:vmem|altsyncram:voices_rtl_1|altsyncram_g0q1:auto_generated|ALTSYNCRAM                            ; AUTO ; Simple Dual Port ; Single Clock ; 38           ; 36           ; 38           ; 36           ; yes                    ; no                      ; yes                    ; no                      ; 1368   ; 38                          ; 36                          ; 38                          ; 36                          ; 1368                ; 1           ; 0     ; None                                             ; M10K_X22_Y39_N0                                                                                                                                                                                                             ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting                       ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|EnvelopeMemory:u_envelope_memory|altsyncram:egdata_set_rtl_0|altsyncram_60q1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 18           ; 25           ; 18           ; 25           ; yes                    ; no                      ; yes                    ; no                      ; 450    ; 18                          ; 25                          ; 18                          ; 25                          ; 450                 ; 1           ; 0     ; None                                             ; M10K_X11_Y42_N0                                                                                                                                                                                                             ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting                       ;
; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|tapram:u0|altsyncram:TapMem_rtl_0|altsyncram_qvm1:auto_generated|ALTSYNCRAM                                                ; AUTO ; Simple Dual Port ; Single Clock ; 5            ; 14           ; 5            ; 14           ; yes                    ; no                      ; yes                    ; no                      ; 70     ; 5                           ; 14                          ; 5                           ; 14                          ; 70                  ; 1           ; 0     ; None                                             ; M10K_X11_Y33_N0                                                                                                                                                                                                             ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting                       ;
; emsx_top:U92|megaram:u_megaram_for_slot1|scc_wave:SccCh|ram:wavemem|altsyncram:blkram_rtl_0|altsyncram_fka1:auto_generated|ALTSYNCRAM                              ; AUTO ; Single Port      ; Single Clock ; 256          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2048   ; 256                         ; 8                           ; --                          ; --                          ; 2048                ; 1           ; 0     ; None                                             ; M10K_X30_Y26_N0                                                                                                                                                                                                             ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Single Port Feed Through New Data with Unregistered Data Out ;
; emsx_top:U92|megaram:u_megaram_for_slot2|scc_wave:SccCh|ram:wavemem|altsyncram:blkram_rtl_0|altsyncram_fka1:auto_generated|ALTSYNCRAM                              ; AUTO ; Single Port      ; Single Clock ; 256          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2048   ; 256                         ; 8                           ; --                          ; --                          ; 2048                ; 1           ; 0     ; None                                             ; M10K_X30_Y27_N0                                                                                                                                                                                                             ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Single Port Feed Through New Data with Unregistered Data Out ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3_fifo:in_queue|dcfifo:dcfifo_component|dcfifo_pbp1:auto_generated|altsyncram_31b1:fifo_ram|ALTSYNCRAM                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 10           ; 1024         ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 10240  ; 1024                        ; 10                          ; 1024                        ; 10                          ; 10240               ; 1           ; 0     ; None                                             ; M10K_X30_Y5_N0                                                                                                                                                                                                              ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                                             ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3_mem:ram|altsyncram:ram_rtl_0|altsyncram_8s42:auto_generated|ALTSYNCRAM                                                   ; AUTO ; True Dual Port   ; Single Clock ; 8192         ; 8            ; 4096         ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 8192                        ; 8                           ; 4096                        ; 16                          ; 65536               ; 8           ; 0     ; db/emsx_top_de0cv.ram0_opl3_mem_d3e66a88.hdl.mif ; M10K_X30_Y7_N0, M10K_X22_Y9_N0, M10K_X22_Y10_N0, M10K_X22_Y11_N0, M10K_X30_Y11_N0, M10K_X30_Y8_N0, M10K_X30_Y12_N0, M10K_X30_Y9_N0                                                                                          ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode                                             ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|altsyncram:Mux4_rtl_0|altsyncram_5571:auto_generated|ALTSYNCRAM                                               ; AUTO ; ROM              ; Single Clock ; 256          ; 5            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1280   ; 256                         ; 5                           ; --                          ; --                          ; 1280                ; 1           ; 0     ; emsx_top_de0cv.emsx_top_de0cv1.rtl.mif           ; M10K_X3_Y5_N0                                                                                                                                                                                                               ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Depth                                            ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|sampler:sampler_inst|altsyncram:exp_tab_rtl_0|altsyncram_rtd1:auto_generated|ALTSYNCRAM                       ; AUTO ; ROM              ; Single Clock ; 6656         ; 16           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 106496 ; 6656                        ; 13                          ; --                          ; --                          ; 86528               ; 13          ; 0     ; db/emsx_top_de0cv.ram1_sampler_705dd160.hdl.mif  ; M10K_X3_Y4_N0, M10K_X11_Y8_N0, M10K_X3_Y6_N0, M10K_X3_Y10_N0, M10K_X3_Y9_N0, M10K_X11_Y5_N0, M10K_X3_Y8_N0, M10K_X11_Y6_N0, M10K_X11_Y9_N0, M10K_X11_Y4_N0, M10K_X11_Y10_N0, M10K_X3_Y7_N0, M10K_X11_Y7_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                                             ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|sampler:sampler_inst|altsyncram:sin_tab_rtl_0|altsyncram_ntd1:auto_generated|ALTSYNCRAM                       ; AUTO ; ROM              ; Single Clock ; 8192         ; 16           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 131072 ; 8192                        ; 14                          ; --                          ; --                          ; 114688              ; 14          ; 0     ; db/emsx_top_de0cv.ram0_sampler_705dd160.hdl.mif  ; M10K_X11_Y1_N0, M10K_X3_Y3_N0, M10K_X11_Y2_N0, M10K_X11_Y3_N0, M10K_X22_Y1_N0, M10K_X22_Y3_N0, M10K_X3_Y1_N0, M10K_X22_Y8_N0, M10K_X22_Y2_N0, M10K_X22_Y5_N0, M10K_X22_Y7_N0, M10K_X22_Y6_N0, M10K_X3_Y2_N0, M10K_X22_Y4_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                                             ;
; emsx_top:U92|ppi:u_ppi|eseps2:u_keyboard_controller|keymap:U2|altsyncram:Mux7_rtl_0|altsyncram_9971:auto_generated|ALTSYNCRAM                                      ; AUTO ; ROM              ; Single Clock ; 1024         ; 16           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 16384  ; 1024                        ; 16                          ; --                          ; --                          ; 16384               ; 2           ; 0     ; emsx_top_de0cv.emsx_top_de0cv0.rtl.mif           ; M10K_X11_Y29_N0, M10K_X11_Y28_N0                                                                                                                                                                                            ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                                             ;
; emsx_top:U92|ppi:u_ppi|eseps2:u_keyboard_controller|ram:U1|altsyncram:blkram_rtl_0|altsyncram_fka1:auto_generated|ALTSYNCRAM                                       ; AUTO ; Single Port      ; Single Clock ; 256          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2048   ; 16                          ; 8                           ; --                          ; --                          ; 128                 ; 1           ; 0     ; None                                             ; M10K_X11_Y27_N0                                                                                                                                                                                                             ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Single Port Feed Through New Data with Unregistered Data Out ;
; emsx_top:U92|rtc:u_real_time_clock|ram:u_mem|altsyncram:blkram_rtl_0|altsyncram_mia1:auto_generated|ALTSYNCRAM                                                     ; AUTO ; Single Port      ; Single Clock ; 64           ; 4            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 256    ; 64                          ; 4                           ; --                          ; --                          ; 256                 ; 1           ; 0     ; None                                             ; M10K_X22_Y28_N0                                                                                                                                                                                                             ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Single Port Feed Through New Data with Unregistered Data Out ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+--------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------+
; Fitter DSP Block Usage Summary                  ;
+-----------------------------------+-------------+
; Statistic                         ; Number Used ;
+-----------------------------------+-------------+
; Independent 9x9                   ; 6           ;
; Two Independent 18x18             ; 13          ;
; Independent 18x18 plus 36         ; 3           ;
; Total number of DSP blocks        ; 22          ;
;                                   ;             ;
; Fixed Point Unsigned Multiplier   ; 15          ;
; Fixed Point Mixed Sign Multiplier ; 7           ;
+-----------------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+------------------------------------------------------------------------------------------------------------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                                                                                                                               ; Mode                      ; Location       ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+------------------------------------------------------------------------------------------------------------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; emsx_top:U92|T800a:u_r800|T800:u0|Mult0~mac                                                                                        ; Independent 18x18 plus 36 ; DSP_X33_Y37_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; no                     ; yes                    ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; emsx_top:U92|T80a:u_z80|T80:u0|Mult0~mac                                                                                           ; Independent 18x18 plus 36 ; DSP_X33_Y9_N0  ; Unsigned            ; yes                    ; no                     ; --                     ; no                     ; yes                    ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; emsx_top:U92|esepwm:u_esepwm|esefir5:U1|Mult0~mac                                                                                  ; Independent 18x18 plus 36 ; DSP_X8_Y29_N0  ; Mixed               ; no                     ; no                     ; --                     ; yes                    ; yes                    ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; emsx_top:U92|VENCODE:u_video_encoder|Mult3~8                                                                                       ; Two Independent 18x18     ; DSP_X8_Y21_N0  ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; emsx_top:U92|VENCODE:u_video_encoder|Mult1~8                                                                                       ; Independent 9x9           ; DSP_X8_Y23_N0  ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; emsx_top:U92|VENCODE:u_video_encoder|Mult2~8                                                                                       ; Two Independent 18x18     ; DSP_X8_Y25_N0  ; Unsigned            ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; emsx_top:U92|VENCODE:u_video_encoder|Mult0~8                                                                                       ; Independent 9x9           ; DSP_X8_Y27_N0  ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; emsx_top:U92|INTERPO:u_interpo|INTERPO_MUL:U_INTERPO_MUL|Mult0~mac                                                                 ; Two Independent 18x18     ; DSP_X8_Y31_N0  ; Mixed               ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; emsx_top:U92|sound_mixer:u_sound_mixer|scc_mix_mul:u_mul|Mult0~8                                                                   ; Two Independent 18x18     ; DSP_X15_Y31_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; emsx_top:U92|sound_mixer:u_sound_mixer|Mult3~8                                                                                     ; Two Independent 18x18     ; DSP_X15_Y35_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; emsx_top:U92|sound_mixer:u_sound_mixer|Mult4~8                                                                                     ; Two Independent 18x18     ; DSP_X8_Y33_N0  ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; emsx_top:U92|sound_mixer:u_sound_mixer|Mult5~8                                                                                     ; Two Independent 18x18     ; DSP_X15_Y33_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; emsx_top:U92|sound_mixer:u_sound_mixer|Mult0~8                                                                                     ; Two Independent 18x18     ; DSP_X33_Y31_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; emsx_top:U92|sound_mixer:u_sound_mixer|Mult1~8                                                                                     ; Two Independent 18x18     ; DSP_X33_Y33_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; emsx_top:U92|sound_mixer:u_sound_mixer|Mult2~8                                                                                     ; Two Independent 18x18     ; DSP_X33_Y35_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; emsx_top:U92|megaram:u_megaram_for_slot2|scc_wave:SccCh|scc_wave_mul:u_mul|Mult0~mac                                               ; Independent 9x9           ; DSP_X33_Y27_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; emsx_top:U92|megaram:u_megaram_for_slot1|scc_wave:SccCh|scc_wave_mul:u_mul|Mult0~mac                                               ; Independent 9x9           ; DSP_X33_Y29_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; emsx_top:U92|opl3:u_opl3|opl3sw:opl3|opl3seq:opl3seq|Mult0~mac                                                                     ; Two Independent 18x18     ; DSP_X8_Y3_N0   ; Unsigned            ; yes                    ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|OutputGenerator:og|LinearTable:Ltbl|linear_table_mul:u_linear_table_mul|Mult0~8             ; Two Independent 18x18     ; DSP_X8_Y37_N0  ; Mixed               ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|Operator:op|SineTable:u_sine_table|interpolate_mul:u_interpolate_mul|Mult0~8                ; Two Independent 18x18     ; DSP_X8_Y35_N0  ; Mixed               ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|PhaseGenerator:pg|Mult0~8                                                                   ; Independent 9x9           ; DSP_X15_Y39_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|attack_table_mul:u_attack_table_mul|Mult0~8 ; Independent 9x9           ; DSP_X8_Y41_N0  ; Mixed               ; yes                    ; no                     ; --                     ; --                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
+------------------------------------------------------------------------------------------------------------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+----------------------------------------------------------+
; Routing Usage Summary                                    ;
+------------------------------+---------------------------+
; Routing Resource Type        ; Usage                     ;
+------------------------------+---------------------------+
; Block interconnects          ; 29,040 / 140,056 ( 21 % ) ;
; C12 interconnects            ; 256 / 6,048 ( 4 % )       ;
; C2 interconnects             ; 7,222 / 54,648 ( 13 % )   ;
; C4 interconnects             ; 4,163 / 25,920 ( 16 % )   ;
; DQS bus muxes                ; 0 / 17 ( 0 % )            ;
; DQS-18 I/O buses             ; 0 / 17 ( 0 % )            ;
; DQS-9 I/O buses              ; 0 / 17 ( 0 % )            ;
; Direct links                 ; 3,294 / 140,056 ( 2 % )   ;
; Global clocks                ; 4 / 16 ( 25 % )           ;
; Local interconnects          ; 7,125 / 36,960 ( 19 % )   ;
; Quadrant clocks              ; 0 / 88 ( 0 % )            ;
; R14 interconnects            ; 276 / 5,984 ( 5 % )       ;
; R14/C12 interconnect drivers ; 440 / 9,504 ( 5 % )       ;
; R3 interconnects             ; 10,164 / 60,192 ( 17 % )  ;
; R6 interconnects             ; 15,741 / 127,072 ( 12 % ) ;
; Spine clocks                 ; 14 / 120 ( 12 % )         ;
; Wire stub REs                ; 0 / 7,344 ( 0 % )         ;
+------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 11    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 17    ;
+----------------------------------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                         ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+-------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                     ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+-------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.             ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.              ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.         ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.             ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Pass         ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; No Termination assignments found.               ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O  ;                   ;
; Pass         ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.            ; I/O  ;                   ;
; Pass         ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; No Termination assignments found.               ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.            ; I/O  ;                   ;
; Pass         ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O  ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; No Termination assignments found.               ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Termination assignments found.               ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                 ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                 ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                 ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found. ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+-------------------------------------------------+------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 195       ; 0            ; 195       ; 0            ; 0            ; 195       ; 195       ; 0            ; 195       ; 195       ; 82           ; 0            ; 0            ; 56           ; 0            ; 82           ; 0            ; 0            ; 56           ; 0            ; 24           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 195          ; 0         ; 195          ; 195          ; 0         ; 0         ; 195          ; 0         ; 0         ; 113          ; 195          ; 195          ; 139          ; 195          ; 113          ; 195          ; 195          ; 139          ; 195          ; 171          ; 195          ; 195          ; 195          ; 195          ; 195          ; 195          ; 195          ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; pSd_Cm             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pMemClk            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pLed[9]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; p7SegLed5[2]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; p7SegLed5[6]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pVideoHS_n         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pVideoVS_n         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; p7SegLed3[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; p7SegLed3[3]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; p7SegLed3[4]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; p7SegLed3[5]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; p7SegLed0[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; p7SegLed0[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; p7SegLed0[2]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; p7SegLed0[3]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; p7SegLed0[4]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; p7SegLed0[5]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; p7SegLed0[6]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; p7SegLed1[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; p7SegLed1[3]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; p7SegLed1[4]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; p7SegLed1[5]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; p7SegLed2[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; p7SegLed2[2]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; p7SegLed2[3]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; p7SegLed2[4]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; p7SegLed2[5]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; p7SegLed2[6]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pDac_S             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pSd_Ck             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pLed[8]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; p7SegLed4[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; p7SegLed4[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; p7SegLed4[3]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pREM_out           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pCMT_out           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pMidiTxD           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pCpuClk            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pSltRst_n          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pSltRsv16          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pMemRas_n          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pMemCas_n          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pMemWe_n           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pMemUdq            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pMemLdq            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pMemBa1            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pMemBa0            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pMemAdr[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pMemAdr[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pMemAdr[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pMemAdr[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pMemAdr[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pMemAdr[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pMemAdr[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pMemAdr[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pMemAdr[8]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pMemAdr[9]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pMemAdr[10]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pMemAdr[11]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pMemAdr[12]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pLed[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pLed[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pLed[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pLed[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pLed[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pLed[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pLed[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pLed[7]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; p7SegLed5[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; p7SegLed5[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pStrA              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pStrB              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pSltBdir_n         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; p7SegLed1[6]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; p7SegLed3[6]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pSltRsv5           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pMemCke            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pMemCs_n           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pMidiRxD           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pSW[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pSW[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pSW[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pDip[8]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; p7SegLed1[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; p7SegLed1[2]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; p7SegLed2[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; p7SegLed3[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; p7SegLed3[2]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; p7SegLed4[2]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; p7SegLed4[4]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; p7SegLed4[5]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; p7SegLed4[6]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; p7SegLed5[3]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; p7SegLed5[4]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; p7SegLed5[5]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pSltDat[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pSltDat[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pSltDat[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pSltDat[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pSltDat[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pSltDat[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pSltDat[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pSltDat[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pSltSltsl_n        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pSltSlts2_n        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pSltCs1_n          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pSltCs2_n          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pSltCs12_n         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pSltWait_n         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pSltM1_n           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pJoyA[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pJoyA[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pJoyA[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pJoyA[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pJoyB[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pJoyB[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pJoyB[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pJoyB[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pDac_VR[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pDac_VR[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pDac_VR[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pDac_VR[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pDac_VG[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pDac_VG[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pDac_VG[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pDac_VG[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pDac_VB[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pDac_VB[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pDac_VB[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pDac_VB[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pSltRfsh_n         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pMemDat[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pMemDat[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pMemDat[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pMemDat[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pMemDat[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pMemDat[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pMemDat[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pMemDat[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pMemDat[8]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pMemDat[9]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pMemDat[10]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pMemDat[11]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pMemDat[12]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pMemDat[13]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pMemDat[14]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pMemDat[15]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pSltIorq_n         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pSltRd_n           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pSltWr_n           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pSltAdr[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pSltAdr[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pSltAdr[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pSltAdr[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pSltAdr[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pSltAdr[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pSltAdr[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pSltAdr[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pSltAdr[8]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pSltAdr[9]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pSltAdr[10]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pSltAdr[11]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pSltAdr[12]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pSltAdr[13]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pSltAdr[14]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pSltAdr[15]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pSltMerq_n         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pSd_Dt[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pSd_Dt[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pPs2Clk            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pPs2Dat            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pJoyA[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pJoyA[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pJoyB[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pJoyB[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pSltSw1            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pSltSw2            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pSd_Dt[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pSd_Dt[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pPs2mClk           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pPs2mDat           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK_50           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RESET_N            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pSW[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pDip[9]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pDip[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pDip[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pDip[7]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pDip[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pDip[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pDip[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pDip[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pDip[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pSltInt_n          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pCMT_in            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Active Serial x1            ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                             ;
+---------------------------------------------------------------------------+---------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                           ; Destination Clock(s)                                                      ; Delay Added in ns ;
+---------------------------------------------------------------------------+---------------------------------------------------------------------------+-------------------+
; U90|pll_de0cv_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; U90|pll_de0cv_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 515.8             ;
; U90|pll_de0cv_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk ; U90|pll_de0cv_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk ; 38.3              ;
+---------------------------------------------------------------------------+---------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                ;
+-------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                 ; Destination Register                                                                                                                                                                   ; Delay Added in ns ;
+-------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; emsx_top:U92|VDP:u_v9958|VDP_COMMAND:U_VDP_COMMAND|DIY                                          ; emsx_top:U92|VDP:u_v9958|VDP_COMMAND:U_VDP_COMMAND|SY[8]                                                                                                                               ; 0.918             ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|egphase[5]                          ; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|memin.state[0]                                                                                                             ; 0.865             ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|egphase[4]                          ; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|memin.state[0]                                                                                                             ; 0.824             ;
; emsx_top:U92|psg:u_psg|psg_wave:u_psgch|PsgPtrEnv[3]                                            ; emsx_top:U92|psg:u_psg|psg_wave:u_psgch|PsgVolEnv[1]                                                                                                                                   ; 0.794             ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|controller:ct|VoiceMemory:vmem|init_id[3]                ; emsx_top:U92|eseopll:u_eseopll|opll:U1|controller:ct|VoiceMemory:vmem|altsyncram:voices_rtl_1|altsyncram_g0q1:auto_generated|ram_block1a5~porta_datain_reg0                            ; 0.731             ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|controller:ct|VoiceMemory:vmem|init_id[0]                ; emsx_top:U92|eseopll:u_eseopll|opll:U1|controller:ct|VoiceMemory:vmem|altsyncram:voices_rtl_1|altsyncram_g0q1:auto_generated|ram_block1a5~porta_datain_reg0                            ; 0.725             ;
; emsx_top:U92|tr_midi:u_tr_midi|i8253:u_8253|i8253_counter:u_counter0|ff_counter3[2]             ; emsx_top:U92|tr_midi:u_tr_midi|i8251:u_8251|i8251_transmitter:u_transmitter|ff_txd                                                                                                     ; 0.724             ;
; emsx_top:U92|tr_midi:u_tr_midi|i8253:u_8253|i8253_counter:u_counter0|ff_counter2[3]             ; emsx_top:U92|tr_midi:u_tr_midi|i8251:u_8251|i8251_transmitter:u_transmitter|ff_txd                                                                                                     ; 0.715             ;
; emsx_top:U92|emsx_sdram_controller:u_sdram_control|ff_mem_vdp_read_data[14]                     ; emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|FF_Y_TEST_EN                                                                                                                              ; 0.711             ;
; emsx_top:U92|emsx_sdram_controller:u_sdram_control|ff_mem_vdp_read_data[9]                      ; emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|FF_Y_TEST_EN                                                                                                                              ; 0.711             ;
; emsx_top:U92|psg:u_psg|psg_wave:u_psgch|PsgCntNoise[0]                                          ; emsx_top:U92|psg:u_psg|psg_wave:u_psgch|PsgGenNoise[0]                                                                                                                                 ; 0.711             ;
; emsx_top:U92|tr_midi:u_tr_midi|i8253:u_8253|i8253_counter:u_counter0|ff_counter1[3]             ; emsx_top:U92|tr_midi:u_tr_midi|i8251:u_8251|i8251_transmitter:u_transmitter|ff_txd                                                                                                     ; 0.697             ;
; emsx_top:U92|psg:u_psg|psg_wave:u_psgch|PsgPtrEnv[2]                                            ; emsx_top:U92|psg:u_psg|psg_wave:u_psgch|PsgVolEnv[1]                                                                                                                                   ; 0.695             ;
; emsx_top:U92|emsx_sdram_controller:u_sdram_control|ff_mem_vdp_read_data[1]                      ; emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|FF_Y_TEST_EN                                                                                                                              ; 0.694             ;
; emsx_top:U92|ocm_bus_selector:u_ocm_bus_selector|ff_wrt                                         ; emsx_top:U92|tr_midi:u_tr_midi|i8253:u_8253|i8253_control:u_control0|ff_sel_msb_wr                                                                                                     ; 0.694             ;
; emsx_top:U92|emsx_sdram_controller:u_sdram_control|ff_mem_vdp_read_data[6]                      ; emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|FF_Y_TEST_EN                                                                                                                              ; 0.693             ;
; emsx_top:U92|tr_midi:u_tr_midi|i8253:u_8253|i8253_counter:u_counter0|ff_counter3[1]             ; emsx_top:U92|tr_midi:u_tr_midi|i8251:u_8251|i8251_transmitter:u_transmitter|ff_txd                                                                                                     ; 0.687             ;
; emsx_top:U92|tr_midi:u_tr_midi|i8253:u_8253|i8253_counter:u_counter0|ff_counter3[0]             ; emsx_top:U92|tr_midi:u_tr_midi|i8251:u_8251|i8251_transmitter:u_transmitter|ff_txd                                                                                                     ; 0.685             ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|controller:ct|VoiceMemory:vmem|init_id[2]                ; emsx_top:U92|eseopll:u_eseopll|opll:U1|controller:ct|VoiceMemory:vmem|altsyncram:voices_rtl_1|altsyncram_g0q1:auto_generated|ram_block1a5~porta_datain_reg0                            ; 0.683             ;
; emsx_top:U92|tr_midi:u_tr_midi|i8253:u_8253|i8253_counter:u_counter0|ff_counter2[2]             ; emsx_top:U92|tr_midi:u_tr_midi|i8251:u_8251|i8251_transmitter:u_transmitter|ff_txd                                                                                                     ; 0.677             ;
; emsx_top:U92|psg:u_psg|psg_wave:u_psgch|PsgCntNoise[4]                                          ; emsx_top:U92|psg:u_psg|psg_wave:u_psgch|PsgGenNoise[0]                                                                                                                                 ; 0.676             ;
; emsx_top:U92|psg:u_psg|psg_wave:u_psgch|PsgCntNoise[3]                                          ; emsx_top:U92|psg:u_psg|psg_wave:u_psgch|PsgGenNoise[0]                                                                                                                                 ; 0.675             ;
; emsx_top:U92|tr_midi:u_tr_midi|i8253:u_8253|i8253_counter:u_counter0|ff_counter2[0]             ; emsx_top:U92|tr_midi:u_tr_midi|i8251:u_8251|i8251_transmitter:u_transmitter|ff_txd                                                                                                     ; 0.674             ;
; emsx_top:U92|tr_midi:u_tr_midi|i8253:u_8253|i8253_counter:u_counter0|ff_counter2[1]             ; emsx_top:U92|tr_midi:u_tr_midi|i8251:u_8251|i8251_transmitter:u_transmitter|ff_txd                                                                                                     ; 0.672             ;
; emsx_top:U92|emsx_sdram_controller:u_sdram_control|ff_mem_vdp_read_data[3]                      ; emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|FF_Y_TEST_EN                                                                                                                              ; 0.666             ;
; emsx_top:U92|tr_midi:u_tr_midi|i8253:u_8253|i8253_counter:u_counter0|ff_counter1[2]             ; emsx_top:U92|tr_midi:u_tr_midi|i8251:u_8251|i8251_transmitter:u_transmitter|ff_txd                                                                                                     ; 0.662             ;
; emsx_top:U92|tr_midi:u_tr_midi|i8253:u_8253|i8253_counter:u_counter0|ff_counter1[0]             ; emsx_top:U92|tr_midi:u_tr_midi|i8251:u_8251|i8251_transmitter:u_transmitter|ff_txd                                                                                                     ; 0.657             ;
; emsx_top:U92|tr_midi:u_tr_midi|i8253:u_8253|i8253_counter:u_counter0|ff_counter1[1]             ; emsx_top:U92|tr_midi:u_tr_midi|i8251:u_8251|i8251_transmitter:u_transmitter|ff_txd                                                                                                     ; 0.655             ;
; emsx_top:U92|psg:u_psg|psg_wave:u_psgch|PsgPtrEnv[1]                                            ; emsx_top:U92|psg:u_psg|psg_wave:u_psgch|PsgVolEnv[1]                                                                                                                                   ; 0.655             ;
; emsx_top:U92|psg:u_psg|psg_wave:u_psgch|PsgPtrEnv[0]                                            ; emsx_top:U92|psg:u_psg|psg_wave:u_psgch|PsgVolEnv[1]                                                                                                                                   ; 0.655             ;
; emsx_top:U92|rtc:u_real_time_clock|reg_day[1]                                                   ; emsx_top:U92|rtc:u_real_time_clock|reg_mon[4]                                                                                                                                          ; 0.652             ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|controller:ct|VoiceMemory:vmem|init_id[1]                ; emsx_top:U92|eseopll:u_eseopll|opll:U1|controller:ct|VoiceMemory:vmem|altsyncram:voices_rtl_1|altsyncram_g0q1:auto_generated|ram_block1a5~porta_datain_reg0                            ; 0.645             ;
; emsx_top:U92|rtc:u_real_time_clock|reg_day[5]                                                   ; emsx_top:U92|rtc:u_real_time_clock|reg_mon[4]                                                                                                                                          ; 0.645             ;
; emsx_top:U92|emsx_sdram_controller:u_sdram_control|ff_mem_vdp_read_data[15]                     ; emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|FF_Y_TEST_EN                                                                                                                              ; 0.643             ;
; emsx_top:U92|emsx_sdram_controller:u_sdram_control|ff_mem_vdp_read_data[11]                     ; emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|FF_Y_TEST_EN                                                                                                                              ; 0.626             ;
; emsx_top:U92|ppi:u_ppi|eseps2:u_keyboard_controller|Ps2Clk[2]                                   ; emsx_top:U92|ppi:u_ppi|eseps2:u_keyboard_controller|Ps2Led[8]                                                                                                                          ; 0.623             ;
; emsx_top:U92|psg:u_psg|psg_wave:u_psgch|PsgCntNoise[2]                                          ; emsx_top:U92|psg:u_psg|psg_wave:u_psgch|PsgGenNoise[0]                                                                                                                                 ; 0.622             ;
; emsx_top:U92|emsx_sdram_controller:u_sdram_control|ff_mem_vdp_read_data[7]                      ; emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|FF_Y_TEST_EN                                                                                                                              ; 0.622             ;
; emsx_top:U92|emsx_sdram_controller:u_sdram_control|ff_mem_vdp_read_data[10]                     ; emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|FF_Y_TEST_EN                                                                                                                              ; 0.612             ;
; emsx_top:U92|tr_midi:u_tr_midi|i8251:u_8251|i8251_transmitter:u_transmitter|ff_tx_remain_bit[2] ; emsx_top:U92|tr_midi:u_tr_midi|i8251:u_8251|i8251_transmitter:u_transmitter|ff_tx_state.tx_state_stop_bit                                                                              ; 0.611             ;
; emsx_top:U92|rtc:u_real_time_clock|reg_hou[0]                                                   ; emsx_top:U92|rtc:u_real_time_clock|reg_mon[4]                                                                                                                                          ; 0.610             ;
; emsx_top:U92|rtc:u_real_time_clock|reg_day[2]                                                   ; emsx_top:U92|rtc:u_real_time_clock|reg_mon[4]                                                                                                                                          ; 0.609             ;
; emsx_top:U92|ppi:u_ppi|eseps2:u_keyboard_controller|Ps2Clk[1]                                   ; emsx_top:U92|ppi:u_ppi|eseps2:u_keyboard_controller|Ps2Led[8]                                                                                                                          ; 0.608             ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|OutputGenerator:og|OutputMemory:Mmem|init_ch[4]          ; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|EnvelopeMemory:u_envelope_memory|altsyncram:egdata_set_rtl_0|altsyncram_60q1:auto_generated|ram_block1a1~porta_datain_reg0 ; 0.608             ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|OutputGenerator:og|OutputMemory:Mmem|init_ch[1]          ; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|EnvelopeMemory:u_envelope_memory|altsyncram:egdata_set_rtl_0|altsyncram_60q1:auto_generated|ram_block1a1~porta_datain_reg0 ; 0.608             ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|OutputGenerator:og|OutputMemory:Mmem|init_ch[2]          ; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|EnvelopeMemory:u_envelope_memory|altsyncram:egdata_set_rtl_0|altsyncram_60q1:auto_generated|ram_block1a1~porta_datain_reg0 ; 0.607             ;
; emsx_top:U92|tr_midi:u_tr_midi|i8251:u_8251|i8251_receiver:comb_427|ff_rx_remain_bit[2]         ; emsx_top:U92|tr_midi:u_tr_midi|i8251:u_8251|i8251_receiver:comb_427|ff_rx_state.rx_state_stop_bit                                                                                      ; 0.602             ;
; emsx_top:U92|tr_midi:u_tr_midi|i8253:u_8253|i8253_counter:u_counter2|ff_counter3[2]             ; emsx_top:U92|tr_midi:u_tr_midi|i8253:u_8253|i8253_counter:u_counter2|ff_out0                                                                                                           ; 0.599             ;
; emsx_top:U92|ppi:u_ppi|eseps2:u_keyboard_controller|Ps2Clk[0]                                   ; emsx_top:U92|ppi:u_ppi|eseps2:u_keyboard_controller|Ps2Led[8]                                                                                                                          ; 0.598             ;
; emsx_top:U92|emsx_sdram_controller:u_sdram_control|ff_mem_vdp_read_data[2]                      ; emsx_top:U92|VDP:u_v9958|VDP_SPRITE:U_SPRITE|FF_Y_TEST_EN                                                                                                                              ; 0.596             ;
; emsx_top:U92|rtc:u_real_time_clock|reg_hou[1]                                                   ; emsx_top:U92|rtc:u_real_time_clock|reg_mon[4]                                                                                                                                          ; 0.594             ;
; emsx_top:U92|tr_midi:u_tr_midi|i8253:u_8253|i8253_counter:u_counter2|ff_counter1[3]             ; emsx_top:U92|tr_midi:u_tr_midi|i8253:u_8253|i8253_counter:u_counter2|ff_out0                                                                                                           ; 0.587             ;
; emsx_top:U92|ff_hybtoutcnt[1]                                                                   ; emsx_top:U92|ff_hybtoutcnt[2]                                                                                                                                                          ; 0.584             ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|egphase[17]                         ; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|memin.state[0]                                                                                                             ; 0.584             ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|egphase[16]                         ; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|memin.state[0]                                                                                                             ; 0.584             ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|egphase[15]                         ; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|memin.state[0]                                                                                                             ; 0.584             ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|egphase[14]                         ; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|memin.state[0]                                                                                                             ; 0.584             ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|egphase[13]                         ; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|memin.state[0]                                                                                                             ; 0.584             ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|egphase[12]                         ; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|memin.state[0]                                                                                                             ; 0.584             ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|egphase[11]                         ; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|memin.state[0]                                                                                                             ; 0.584             ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|egphase[10]                         ; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|memin.state[0]                                                                                                             ; 0.584             ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|egphase[9]                          ; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|memin.state[0]                                                                                                             ; 0.584             ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|egphase[8]                          ; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|memin.state[0]                                                                                                             ; 0.584             ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|egphase[7]                          ; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|memin.state[0]                                                                                                             ; 0.584             ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|egphase[6]                          ; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|memin.state[0]                                                                                                             ; 0.584             ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|egphase[3]                          ; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|memin.state[0]                                                                                                             ; 0.584             ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|egphase[2]                          ; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|memin.state[0]                                                                                                             ; 0.584             ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|egphase[1]                          ; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|memin.state[0]                                                                                                             ; 0.584             ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|rm[0]                               ; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|memin.state[0]                                                                                                             ; 0.584             ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|controller:ct|ar[0]                                      ; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|memin.state[0]                                                                                                             ; 0.584             ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|controller:ct|dr[0]                                      ; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|memin.state[0]                                                                                                             ; 0.584             ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|controller:ct|rr[0]                                      ; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|memin.state[0]                                                                                                             ; 0.584             ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|egphase[19]                         ; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|memin.state[0]                                                                                                             ; 0.584             ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|controller:ct|rks[0]                                     ; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|memin.state[0]                                                                                                             ; 0.584             ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|egphase[18]                         ; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|memin.state[0]                                                                                                             ; 0.584             ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|controller:ct|rks[1]                                     ; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|memin.state[0]                                                                                                             ; 0.584             ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|rm[3]                               ; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|memin.state[0]                                                                                                             ; 0.584             ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|controller:ct|ar[3]                                      ; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|memin.state[0]                                                                                                             ; 0.584             ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|controller:ct|dr[3]                                      ; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|memin.state[0]                                                                                                             ; 0.584             ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|controller:ct|rr[3]                                      ; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|memin.state[0]                                                                                                             ; 0.584             ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|rm[2]                               ; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|memin.state[0]                                                                                                             ; 0.584             ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|controller:ct|ar[2]                                      ; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|memin.state[0]                                                                                                             ; 0.584             ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|controller:ct|dr[2]                                      ; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|memin.state[0]                                                                                                             ; 0.584             ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|controller:ct|rr[2]                                      ; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|memin.state[0]                                                                                                             ; 0.584             ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|rm[1]                               ; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|memin.state[0]                                                                                                             ; 0.584             ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|controller:ct|ar[1]                                      ; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|memin.state[0]                                                                                                             ; 0.584             ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|controller:ct|dr[1]                                      ; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|memin.state[0]                                                                                                             ; 0.584             ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|controller:ct|rr[1]                                      ; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|memin.state[0]                                                                                                             ; 0.584             ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|controller:ct|rks[3]                                     ; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|memin.state[0]                                                                                                             ; 0.584             ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|rm[4]                               ; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|memin.state[0]                                                                                                             ; 0.584             ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|egphase[22]                         ; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|memin.state[0]                                                                                                             ; 0.584             ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|egphase[20]                         ; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|memin.state[0]                                                                                                             ; 0.584             ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|egstate[0]                          ; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|memin.state[0]                                                                                                             ; 0.584             ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|controller:ct|rks[2]                                     ; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|memin.state[0]                                                                                                             ; 0.584             ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|egphase[0]                          ; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|memin.state[0]                                                                                                             ; 0.584             ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|egstate[1]                          ; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|memin.state[0]                                                                                                             ; 0.584             ;
; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|egphase[21]                         ; emsx_top:U92|eseopll:u_eseopll|opll:U1|envelopegenerator:eg|memin.state[0]                                                                                                             ; 0.584             ;
; emsx_top:U92|rtc:u_real_time_clock|reg_hou[2]                                                   ; emsx_top:U92|rtc:u_real_time_clock|reg_mon[4]                                                                                                                                          ; 0.583             ;
; emsx_top:U92|tr_midi:u_tr_midi|i8251:u_8251|i8251_receiver:comb_427|ff_rx_remain_bit[1]         ; emsx_top:U92|tr_midi:u_tr_midi|i8251:u_8251|i8251_receiver:comb_427|ff_rx_state.rx_state_stop_bit                                                                                      ; 0.583             ;
; emsx_top:U92|rtc:u_real_time_clock|reg_hou[3]                                                   ; emsx_top:U92|rtc:u_real_time_clock|reg_mon[4]                                                                                                                                          ; 0.580             ;
+-------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (16303): Aggressive Area optimization mode selected -- logic area will be prioritized at the potential cost of reduced timing performance
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20032): Parallel compilation is enabled and will use up to 4 processors
Info (119006): Selected device 5CEBA4F23C7 for design "emsx_top_de0cv"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning: RST port on the PLL is not properly connected on instance pll_de0cv:U90|pll_de0cv_0002:pll_de0cv_inst|altera_pll:altera_pll_i|general[2].gpll. The reset port on the PLL should be connected. If the PLL loses lock for any reason, you might need to manually reset the PLL in order to re-establish lock to the reference clock. File: c:/intelfpga_lite/18.1/quartus/libraries/megafunctions/altera_pll.v Line: 749
    Info: Must be connected
Warning (21300): LOCKED port on the PLL is not properly connected on instance "pll_de0cv:U90|pll_de0cv_0002:pll_de0cv_inst|altera_pll:altera_pll_i|general[0].gpll". The LOCKED port on the PLL should be connected when the FBOUTCLK port is connected. Although it is unnecessary to connect the LOCKED signal, any logic driven off of an output clock of the PLL will not know when the PLL is locked and ready.
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Critical Warning (11114): Active serial configuration mode is selected with the INIT_DONE pin disabled. Depending on the configuration setup and board design, the INIT_DONE pin may need to be enabled in the design. For more information, refer to the Intel FPGA Knowledge Database solution number rd05092012_239
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (169311): 'PCI_IO' assignment has been made obsolete and replaced with 'CLAMPING_DIODE' assignment for device family Cyclone V
    Info (169112): Pin pSltRst_n File: C:/Users/hra/Documents/github/one-chip-msx-kai/source/pld/src/board/de0cv/emsx_top_de0cv.vhd Line: 53
    Info (169112): Pin pSltBdir_n File: C:/Users/hra/Documents/github/one-chip-msx-kai/source/pld/src/board/de0cv/emsx_top_de0cv.vhd Line: 61
    Info (169112): Pin pSltDat[0] File: C:/Users/hra/Documents/github/one-chip-msx-kai/source/pld/src/board/de0cv/emsx_top_de0cv.vhd Line: 60
    Info (169112): Pin pSltDat[1] File: C:/Users/hra/Documents/github/one-chip-msx-kai/source/pld/src/board/de0cv/emsx_top_de0cv.vhd Line: 60
    Info (169112): Pin pSltDat[2] File: C:/Users/hra/Documents/github/one-chip-msx-kai/source/pld/src/board/de0cv/emsx_top_de0cv.vhd Line: 60
    Info (169112): Pin pSltDat[3] File: C:/Users/hra/Documents/github/one-chip-msx-kai/source/pld/src/board/de0cv/emsx_top_de0cv.vhd Line: 60
    Info (169112): Pin pSltDat[4] File: C:/Users/hra/Documents/github/one-chip-msx-kai/source/pld/src/board/de0cv/emsx_top_de0cv.vhd Line: 60
    Info (169112): Pin pSltDat[5] File: C:/Users/hra/Documents/github/one-chip-msx-kai/source/pld/src/board/de0cv/emsx_top_de0cv.vhd Line: 60
    Info (169112): Pin pSltDat[6] File: C:/Users/hra/Documents/github/one-chip-msx-kai/source/pld/src/board/de0cv/emsx_top_de0cv.vhd Line: 60
    Info (169112): Pin pSltDat[7] File: C:/Users/hra/Documents/github/one-chip-msx-kai/source/pld/src/board/de0cv/emsx_top_de0cv.vhd Line: 60
    Info (169112): Pin pSltCs1_n File: C:/Users/hra/Documents/github/one-chip-msx-kai/source/pld/src/board/de0cv/emsx_top_de0cv.vhd Line: 63
    Info (169112): Pin pSltCs2_n File: C:/Users/hra/Documents/github/one-chip-msx-kai/source/pld/src/board/de0cv/emsx_top_de0cv.vhd Line: 64
    Info (169112): Pin pSltWait_n File: C:/Users/hra/Documents/github/one-chip-msx-kai/source/pld/src/board/de0cv/emsx_top_de0cv.vhd Line: 67
    Info (169112): Pin pSltM1_n File: C:/Users/hra/Documents/github/one-chip-msx-kai/source/pld/src/board/de0cv/emsx_top_de0cv.vhd Line: 69
    Info (169112): Pin pSltRfsh_n File: C:/Users/hra/Documents/github/one-chip-msx-kai/source/pld/src/board/de0cv/emsx_top_de0cv.vhd Line: 66
    Info (169112): Pin pSltIorq_n File: C:/Users/hra/Documents/github/one-chip-msx-kai/source/pld/src/board/de0cv/emsx_top_de0cv.vhd Line: 56
    Info (169112): Pin pSltRd_n File: C:/Users/hra/Documents/github/one-chip-msx-kai/source/pld/src/board/de0cv/emsx_top_de0cv.vhd Line: 57
    Info (169112): Pin pSltWr_n File: C:/Users/hra/Documents/github/one-chip-msx-kai/source/pld/src/board/de0cv/emsx_top_de0cv.vhd Line: 58
    Info (169112): Pin pSltMerq_n File: C:/Users/hra/Documents/github/one-chip-msx-kai/source/pld/src/board/de0cv/emsx_top_de0cv.vhd Line: 70
    Info (169112): Pin pSltInt_n File: C:/Users/hra/Documents/github/one-chip-msx-kai/source/pld/src/board/de0cv/emsx_top_de0cv.vhd Line: 68
Info (184020): Starting Fitter periphery placement operations
Info (11178): Promoted 3 clocks (3 global)
    Info (11162): pll_de0cv:U90|pll_de0cv_0002:pll_de0cv_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 4779 fanout uses global clock CLKCTRL_G5
    Info (11162): pll_de0cv:U90|pll_de0cv_0002:pll_de0cv_inst|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0 with 749 fanout uses global clock CLKCTRL_G1
    Info (11162): emsx_top:U92|clock_generator:u_clock_generator|trueClk~CLKENA0 with 825 fanout uses global clock CLKCTRL_G3
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): emsx_top:U92|reset_controller:u_reset_controller|reset~1CLKENA0 with 3066 fanout uses global clock CLKCTRL_G2
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Warning (335093): The Timing Analyzer is analyzing 5 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity dcfifo_pbp1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_re9:dffpipe17|dffe18a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_qe9:dffpipe14|dffe15a* 
Info (332104): Reading SDC File: 'emsx_top_de0cv.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {U90|pll_de0cv_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -divide_by 256 -multiply_by 2199 -duty_cycle 50.00 -name {U90|pll_de0cv_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]} {U90|pll_de0cv_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]}
    Info (332110): create_generated_clock -source {U90|pll_de0cv_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 20 -duty_cycle 50.00 -name {U90|pll_de0cv_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk} {U90|pll_de0cv_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}
    Info (332110): create_generated_clock -source {U90|pll_de0cv_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 5 -duty_cycle 50.00 -name {U90|pll_de0cv_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk} {U90|pll_de0cv_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332060): Node: emsx_top:U92|clock_generator:u_clock_generator|ff_clkdiv[0] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register emsx_top:U92|T80a:u_z80|T80:u0|A[4] is being clocked by emsx_top:U92|clock_generator:u_clock_generator|ff_clkdiv[0]
Warning (332060): Node: emsx_top:U92|RstKeyLock was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch emsx_top:U92|VDP:u_v9958|VDP_SSG:U_SSG|ff_left_border[3]~3 is being clocked by emsx_top:U92|RstKeyLock
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: U90|pll_de0cv_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: U90|pll_de0cv_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: U90|pll_de0cv_inst|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
    Info (332098): Cell: U90|pll_de0cv_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 4 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000     CLOCK_50
    Info (332111):    2.328 U90|pll_de0cv_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]
    Info (332111):   46.566 U90|pll_de0cv_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk
    Info (332111):   11.641 U90|pll_de0cv_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 166 registers into blocks of type DSP block
    Extra Info (176220): Created 99 register duplicates
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "CLOCK2_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK3_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK4_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[2]" is assigned to location or region, but does not exist in design
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:12
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:53
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:26
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 12% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 21% of the available device resources in the region that extends from location X33_Y11 to location X43_Y22
Info (170194): Fitter routing operations ending: elapsed time is 00:00:36
Info (11888): Total time spent on timing analysis during the Fitter is 34.07 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:43
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169064): Following 57 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin pSltSltsl_n has a permanently enabled output enable File: C:/Users/hra/Documents/github/one-chip-msx-kai/source/pld/src/board/de0cv/emsx_top_de0cv.vhd Line: 54
    Info (169065): Pin pSltSlts2_n has a permanently enabled output enable File: C:/Users/hra/Documents/github/one-chip-msx-kai/source/pld/src/board/de0cv/emsx_top_de0cv.vhd Line: 55
    Info (169065): Pin pSltCs1_n has a permanently enabled output enable File: C:/Users/hra/Documents/github/one-chip-msx-kai/source/pld/src/board/de0cv/emsx_top_de0cv.vhd Line: 63
    Info (169065): Pin pSltCs2_n has a permanently enabled output enable File: C:/Users/hra/Documents/github/one-chip-msx-kai/source/pld/src/board/de0cv/emsx_top_de0cv.vhd Line: 64
    Info (169065): Pin pSltCs12_n has a permanently enabled output enable File: C:/Users/hra/Documents/github/one-chip-msx-kai/source/pld/src/board/de0cv/emsx_top_de0cv.vhd Line: 65
    Info (169065): Pin pSltWait_n has a permanently disabled output enable File: C:/Users/hra/Documents/github/one-chip-msx-kai/source/pld/src/board/de0cv/emsx_top_de0cv.vhd Line: 67
    Info (169065): Pin pSltM1_n has a permanently enabled output enable File: C:/Users/hra/Documents/github/one-chip-msx-kai/source/pld/src/board/de0cv/emsx_top_de0cv.vhd Line: 69
    Info (169065): Pin pJoyA[0] has a permanently disabled output enable File: C:/Users/hra/Documents/github/one-chip-msx-kai/source/pld/src/board/de0cv/emsx_top_de0cv.vhd Line: 100
    Info (169065): Pin pJoyA[1] has a permanently disabled output enable File: C:/Users/hra/Documents/github/one-chip-msx-kai/source/pld/src/board/de0cv/emsx_top_de0cv.vhd Line: 100
    Info (169065): Pin pJoyA[2] has a permanently disabled output enable File: C:/Users/hra/Documents/github/one-chip-msx-kai/source/pld/src/board/de0cv/emsx_top_de0cv.vhd Line: 100
    Info (169065): Pin pJoyA[3] has a permanently disabled output enable File: C:/Users/hra/Documents/github/one-chip-msx-kai/source/pld/src/board/de0cv/emsx_top_de0cv.vhd Line: 100
    Info (169065): Pin pJoyB[0] has a permanently disabled output enable File: C:/Users/hra/Documents/github/one-chip-msx-kai/source/pld/src/board/de0cv/emsx_top_de0cv.vhd Line: 102
    Info (169065): Pin pJoyB[1] has a permanently disabled output enable File: C:/Users/hra/Documents/github/one-chip-msx-kai/source/pld/src/board/de0cv/emsx_top_de0cv.vhd Line: 102
    Info (169065): Pin pJoyB[2] has a permanently disabled output enable File: C:/Users/hra/Documents/github/one-chip-msx-kai/source/pld/src/board/de0cv/emsx_top_de0cv.vhd Line: 102
    Info (169065): Pin pJoyB[3] has a permanently disabled output enable File: C:/Users/hra/Documents/github/one-chip-msx-kai/source/pld/src/board/de0cv/emsx_top_de0cv.vhd Line: 102
    Info (169065): Pin pDac_VR[0] has a permanently enabled output enable File: C:/Users/hra/Documents/github/one-chip-msx-kai/source/pld/src/board/de0cv/emsx_top_de0cv.vhd Line: 127
    Info (169065): Pin pDac_VR[1] has a permanently enabled output enable File: C:/Users/hra/Documents/github/one-chip-msx-kai/source/pld/src/board/de0cv/emsx_top_de0cv.vhd Line: 127
    Info (169065): Pin pDac_VR[2] has a permanently enabled output enable File: C:/Users/hra/Documents/github/one-chip-msx-kai/source/pld/src/board/de0cv/emsx_top_de0cv.vhd Line: 127
    Info (169065): Pin pDac_VR[3] has a permanently enabled output enable File: C:/Users/hra/Documents/github/one-chip-msx-kai/source/pld/src/board/de0cv/emsx_top_de0cv.vhd Line: 127
    Info (169065): Pin pDac_VG[0] has a permanently enabled output enable File: C:/Users/hra/Documents/github/one-chip-msx-kai/source/pld/src/board/de0cv/emsx_top_de0cv.vhd Line: 128
    Info (169065): Pin pDac_VG[1] has a permanently enabled output enable File: C:/Users/hra/Documents/github/one-chip-msx-kai/source/pld/src/board/de0cv/emsx_top_de0cv.vhd Line: 128
    Info (169065): Pin pDac_VG[2] has a permanently enabled output enable File: C:/Users/hra/Documents/github/one-chip-msx-kai/source/pld/src/board/de0cv/emsx_top_de0cv.vhd Line: 128
    Info (169065): Pin pDac_VG[3] has a permanently enabled output enable File: C:/Users/hra/Documents/github/one-chip-msx-kai/source/pld/src/board/de0cv/emsx_top_de0cv.vhd Line: 128
    Info (169065): Pin pDac_VB[0] has a permanently enabled output enable File: C:/Users/hra/Documents/github/one-chip-msx-kai/source/pld/src/board/de0cv/emsx_top_de0cv.vhd Line: 129
    Info (169065): Pin pDac_VB[1] has a permanently enabled output enable File: C:/Users/hra/Documents/github/one-chip-msx-kai/source/pld/src/board/de0cv/emsx_top_de0cv.vhd Line: 129
    Info (169065): Pin pDac_VB[2] has a permanently enabled output enable File: C:/Users/hra/Documents/github/one-chip-msx-kai/source/pld/src/board/de0cv/emsx_top_de0cv.vhd Line: 129
    Info (169065): Pin pDac_VB[3] has a permanently enabled output enable File: C:/Users/hra/Documents/github/one-chip-msx-kai/source/pld/src/board/de0cv/emsx_top_de0cv.vhd Line: 129
    Info (169065): Pin pSltRfsh_n has a permanently enabled output enable File: C:/Users/hra/Documents/github/one-chip-msx-kai/source/pld/src/board/de0cv/emsx_top_de0cv.vhd Line: 66
    Info (169065): Pin pSltIorq_n has a permanently enabled output enable File: C:/Users/hra/Documents/github/one-chip-msx-kai/source/pld/src/board/de0cv/emsx_top_de0cv.vhd Line: 56
    Info (169065): Pin pSltRd_n has a permanently enabled output enable File: C:/Users/hra/Documents/github/one-chip-msx-kai/source/pld/src/board/de0cv/emsx_top_de0cv.vhd Line: 57
    Info (169065): Pin pSltWr_n has a permanently enabled output enable File: C:/Users/hra/Documents/github/one-chip-msx-kai/source/pld/src/board/de0cv/emsx_top_de0cv.vhd Line: 58
    Info (169065): Pin pSltAdr[0] has a permanently enabled output enable File: C:/Users/hra/Documents/github/one-chip-msx-kai/source/pld/src/board/de0cv/emsx_top_de0cv.vhd Line: 59
    Info (169065): Pin pSltAdr[1] has a permanently enabled output enable File: C:/Users/hra/Documents/github/one-chip-msx-kai/source/pld/src/board/de0cv/emsx_top_de0cv.vhd Line: 59
    Info (169065): Pin pSltAdr[2] has a permanently enabled output enable File: C:/Users/hra/Documents/github/one-chip-msx-kai/source/pld/src/board/de0cv/emsx_top_de0cv.vhd Line: 59
    Info (169065): Pin pSltAdr[3] has a permanently enabled output enable File: C:/Users/hra/Documents/github/one-chip-msx-kai/source/pld/src/board/de0cv/emsx_top_de0cv.vhd Line: 59
    Info (169065): Pin pSltAdr[4] has a permanently enabled output enable File: C:/Users/hra/Documents/github/one-chip-msx-kai/source/pld/src/board/de0cv/emsx_top_de0cv.vhd Line: 59
    Info (169065): Pin pSltAdr[5] has a permanently enabled output enable File: C:/Users/hra/Documents/github/one-chip-msx-kai/source/pld/src/board/de0cv/emsx_top_de0cv.vhd Line: 59
    Info (169065): Pin pSltAdr[6] has a permanently enabled output enable File: C:/Users/hra/Documents/github/one-chip-msx-kai/source/pld/src/board/de0cv/emsx_top_de0cv.vhd Line: 59
    Info (169065): Pin pSltAdr[7] has a permanently enabled output enable File: C:/Users/hra/Documents/github/one-chip-msx-kai/source/pld/src/board/de0cv/emsx_top_de0cv.vhd Line: 59
    Info (169065): Pin pSltAdr[8] has a permanently enabled output enable File: C:/Users/hra/Documents/github/one-chip-msx-kai/source/pld/src/board/de0cv/emsx_top_de0cv.vhd Line: 59
    Info (169065): Pin pSltAdr[9] has a permanently enabled output enable File: C:/Users/hra/Documents/github/one-chip-msx-kai/source/pld/src/board/de0cv/emsx_top_de0cv.vhd Line: 59
    Info (169065): Pin pSltAdr[10] has a permanently enabled output enable File: C:/Users/hra/Documents/github/one-chip-msx-kai/source/pld/src/board/de0cv/emsx_top_de0cv.vhd Line: 59
    Info (169065): Pin pSltAdr[11] has a permanently enabled output enable File: C:/Users/hra/Documents/github/one-chip-msx-kai/source/pld/src/board/de0cv/emsx_top_de0cv.vhd Line: 59
    Info (169065): Pin pSltAdr[12] has a permanently enabled output enable File: C:/Users/hra/Documents/github/one-chip-msx-kai/source/pld/src/board/de0cv/emsx_top_de0cv.vhd Line: 59
    Info (169065): Pin pSltAdr[13] has a permanently enabled output enable File: C:/Users/hra/Documents/github/one-chip-msx-kai/source/pld/src/board/de0cv/emsx_top_de0cv.vhd Line: 59
    Info (169065): Pin pSltAdr[14] has a permanently enabled output enable File: C:/Users/hra/Documents/github/one-chip-msx-kai/source/pld/src/board/de0cv/emsx_top_de0cv.vhd Line: 59
    Info (169065): Pin pSltAdr[15] has a permanently enabled output enable File: C:/Users/hra/Documents/github/one-chip-msx-kai/source/pld/src/board/de0cv/emsx_top_de0cv.vhd Line: 59
    Info (169065): Pin pSltMerq_n has a permanently enabled output enable File: C:/Users/hra/Documents/github/one-chip-msx-kai/source/pld/src/board/de0cv/emsx_top_de0cv.vhd Line: 70
    Info (169065): Pin pSd_Dt[0] has a permanently disabled output enable File: C:/Users/hra/Documents/github/one-chip-msx-kai/source/pld/src/board/de0cv/emsx_top_de0cv.vhd Line: 108
    Info (169065): Pin pSd_Dt[3] has a permanently enabled output enable File: C:/Users/hra/Documents/github/one-chip-msx-kai/source/pld/src/board/de0cv/emsx_top_de0cv.vhd Line: 108
    Info (169065): Pin pPs2Clk has a permanently disabled output enable File: C:/Users/hra/Documents/github/one-chip-msx-kai/source/pld/src/board/de0cv/emsx_top_de0cv.vhd Line: 92
    Info (169065): Pin pSltSw1 has a permanently disabled output enable File: C:/Users/hra/Documents/github/one-chip-msx-kai/source/pld/src/board/de0cv/emsx_top_de0cv.vhd Line: 74
    Info (169065): Pin pSltSw2 has a permanently disabled output enable File: C:/Users/hra/Documents/github/one-chip-msx-kai/source/pld/src/board/de0cv/emsx_top_de0cv.vhd Line: 75
    Info (169065): Pin pSd_Dt[1] has a permanently disabled output enable File: C:/Users/hra/Documents/github/one-chip-msx-kai/source/pld/src/board/de0cv/emsx_top_de0cv.vhd Line: 108
    Info (169065): Pin pSd_Dt[2] has a permanently disabled output enable File: C:/Users/hra/Documents/github/one-chip-msx-kai/source/pld/src/board/de0cv/emsx_top_de0cv.vhd Line: 108
    Info (169065): Pin pPs2mClk has a permanently disabled output enable File: C:/Users/hra/Documents/github/one-chip-msx-kai/source/pld/src/board/de0cv/emsx_top_de0cv.vhd Line: 96
    Info (169065): Pin pPs2mDat has a permanently disabled output enable File: C:/Users/hra/Documents/github/one-chip-msx-kai/source/pld/src/board/de0cv/emsx_top_de0cv.vhd Line: 97
Info (144001): Generated suppressed messages file C:/Users/hra/Documents/github/one-chip-msx-kai/source/pld/projects/de0cv/output_files/emsx_top_de0cv.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 24 warnings
    Info: Peak virtual memory: 6620 megabytes
    Info: Processing ended: Mon Aug 30 22:00:03 2021
    Info: Elapsed time: 00:04:12
    Info: Total CPU time (on all processors): 00:11:52


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/hra/Documents/github/one-chip-msx-kai/source/pld/projects/de0cv/output_files/emsx_top_de0cv.fit.smsg.


