---
category: 
- 计算机架构
tag:
- 计算机架构
---


- [计算机基本架构-中央处理器](#计算机基本架构-中央处理器)
- [1.定点单元](#1定点单元)

# 计算机基本架构-中央处理器

本章介绍一个基本的中央处理单元（CPU），其操作采用简化的精简指令集（RISC）。本章分为四个部分。

第一部分介绍了定点指令(fixed-point instruction)。该部分首先开发专用硬件（数据通路）来执行单个RISC指令，然后将多条指令组合成一个集合，并设计一个通用数据通路，以便执行使用该指令集的用户程序。在过程的每一步中，指令字段被划分成几个段，随着指令通过数据通路，必要的硬件被形成以执行指令并生成输出。在这一部分，描述了与定点相关的结构性、数据和程序控制冒险（hazard），并解释了如何防止每种类型的冒险的方法。

本章的第二部分专门讨论IEEE单精度和双精度浮点格式，并引出简化的浮点加法器和乘法器设计。然后，这些设计与定点硬件集成，以获得能够执行定点和浮点算术指令的RISC CPU。在同一部分中，还描述了与浮点相关的数据冒险。为了减少和消除这些冒险，提出了一种基于简化的```Tomasula```算法的新浮点架构。

在第三部分中，讨论了提高程序执行效率的各种技术。通过示例解释了静态和动态流水线、单发射与双发射和三发射流水线之间的权衡。编译器增强技术，如循环展开和动态分支预测方法，也被介绍以减少整体CPU执行时间。

本章的最后一部分解释了不同类型的缓存内存架构，包括直接映射、组相联和全相联缓存，它们的操作以及每种缓存结构之间的权衡。还讨论了直写和回写机制，并通过各种设计示例对它们进行比较。

# 1.定点单元

指令集格式

在RISC CPU中，所有指令都包含一个操作码（OPC）字段，该字段指示处理器如何处理指令中的其余字段，以及何时激活CPU中的不同硬件组件以执行指令。OPC字段后面是一个或多个操作数字段。每个字段要么对应于寄存器文件（RF）中的一个寄存器地址，要么包含用于处理指令的立即数数据。

RISC CPU中有三种类型的指令：**寄存器到寄存器类型**、**立即数类型**和**跳转类型**。

寄存器到寄存器类型的指令包含一个操作码（OPC），后面是三个操作数：两个源寄存器地址和一个指向寄存器文件（RF）的目标寄存器地址，分别是RS1、RS2和RD。该指令的格式如下所示：

```shell
OPC RS1, RS2, RD
```

这种类型的指令从寄存器文件（RF）中获取第一个和第二个源寄存器的内容，分别是```Reg[RS1]```和```Reg[RS2]```，根据操作码（```OPC```）对它们进行处理，并将结果写入目标寄存器```Reg[RD]```中。该操作如下所述。

```shell
Reg[RS1] (OPC) Reg[RS2] -> Reg[RD]
```

一个立即数类型的指令包含一个操作码（OPC）和三个操作数：一个源寄存器地址RS，一个目的寄存器地址RD，以及一个立即数据，如下所示：

```shell
OPC RS, RD, Imm Value
```

这种类型的指令将源寄存器```Reg[RS]```的内容与根据操作码（```OPC```）进行符号扩展的立即值相结合，然后将结果写入寄存器文件中的目的寄存器```Reg[RD]```。该操作如下所示：

```shell
Reg[RS] (OPC) Immediate Value -> Reg[RD]
```

Jump-type指令包含一个操作码（OPC），后面跟着一个单独的立即值，如下所示。

```shell
OPC Imm Value
```

这种类型的指令使用立即字段来修改指令存储器中的程序计数器（PC）内容。该指令的操作如下所示。

```shell
Immediate Value -> PC
```

所有三种指令类型都适合于一个32位宽的指令存储器，如图6-1所示。在这张图中，每个字段顶部的数字对应于指令存储器的位位置，定义了操作码（OPC）或特定操作数字段的边界。

![6-1：指令的格式](https://raw.githubusercontent.com/zgjsxx/static-img-repo/main/blog/computer-base/Fundamentals-of-Computer-Architecture-and-Design/6/fig-6-1-instruction-field-formats.png)