# 11차시: 컴퓨터의 두뇌, CPU
* 중앙처리장치의 구성 이해
* 제어장치 및 연산장치의 기능 및 구성 이해
* 주요 레지스터의 기능 및 버스 개념 이해

  ## 중앙처리장치의 구성 
    연산장치, 제어장치, 레지스터 집합으로 구성된
    프로그램 명령어를 해독하여 실행하는 장치
  
  * 제어장치
    주기억장치에 기억된 명령을 하나씩 가져와 해독한 후 해당 장치에게 제어 신호를 보내어 지시함
  * 연산장치
    제어장치의 명령에 따라 산술 및 논리 연산을 수행하는 장치
    -산술 연산 회로: 산술 연산을 수행함. 가산기, 보수기, 누산기 등으로 구성됨
    -논리 연산 회로: 논리 연산을 수행함, 해당 연산을 수행하는 게이트들로 구성됨
    -데이터 레지스터: 연산 자료를 일시적 저장
    -누산기: 연산 결과를 일시적으로 저장함
    -상태 레지스터: 연산 결과의 상태를 저장
    -시프트 레지스터: 기억된 내용을 한 자리씩 이동
    -범용 레지스터: 다양한 목적으로 데이터를 일시 저장함
    -스택 포인터: 현재 사용 중인 스택의 최상단 주소를 저장함 
    
  * 레지스터 집합
    CPU 내부에서 처리할 명령어나 연산의 중간 앖 등을 일시적으로 저장하는 기억 장치
    - 프로그램 카운터: 다음에 실행할 명령어의 주소를 저장함
    - 명령어 레지스터: 현재 실행 중인 명령어를 저장함
    - 디코더: 명령어 레지스터 내용을 해독해 실행을 위한 제어 신호 생성
    - 제어 레지스터: CPU 작동 제어에 필요한 여러 플래그와 상태를 저장
    - MAR: 메모리에 접근(읽기/쓰기)할 주소를 저장함
    - MBR: 메모리와 CPU간 전송 데이터 임시 저장
   
  
  * 명령어 실행 과정
    - 1) 인출 단계: 주 기억장치에 저장된 명령어 하나를 읽어 온다
    - 2) 해독 단계: 읽어 온 명령어를 제어 정보로 해독한다.
    - 3) 실행 단계: 해독된 명령을 실행한다.
     
  ## 버스
  주기억장치와 CPU 사이의 정보 신호의 묶음(집합)과 그 이동
  * 데이터버스
    실제 데이터를 전송하는 역할 수행
    데이터 버스의 폭 = 한 번에 전송 가능한 데이터 비트 수
  * 주소버스
    CPU가 사용하는 메모리 주소를 전달하는 역할 수행
    주소 버스의 폭 = 접근 가능한 메모리 주소의 범위
  * 제어 버스
    CPU와 다른 장치들 간에 명령, 사아태 신호, 제어 신호를 전달 


    
