============================================================
  Generated by:           Genus(TM) Synthesis Solution 19.12-s121_1
  Generated on:           Dec 06 2024  01:00:45 am
  Module:                 mesi_isc
  Operating conditions:   _nominal_ (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================


Path 1: MET (0 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/data_o_reg_38_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/data_o_reg_38_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     107                  
       Uncertainty:-      20                  
     Required Time:=     973                  
      Launch Clock:-     100                  
         Data Path:-     873                  
             Slack:=       0                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#------------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load      Cell                                   Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                        
#------------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/CLK 
    168     268    60      4  3.0  SDFFARX1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/QN  
     50     317    55     14  7.8  INVX2_RVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g4961/Y                   
     87     404    45      4  2.2  OR2X1_HVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8747__9315/Y             
     96     500    38      1  0.5  OA221X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8690__2883/Y             
     91     591    45      2  1.4  OA221X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8673__1617/Y             
     30     622    27      1  0.6  INVX1_HVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8669/Y                   
     60     682    36      4  2.4  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8658__4319/Y             
     90     772    41      3  1.8  AO22X1_RVT     mesi_isc_breq_fifos/fifo_1/g1512__9945/Y                               
    102     875    49     18 15.5  NAND2X4_RVT    mesi_isc_breq_fifos/fifo_1/g2926__2346/Y                               
     29     904    31     17 10.2  INVX8_RVT      mesi_isc_breq_fifos/fifo_1/g2908/Y                                     
     33     937    35      1  0.6  NAND2X0_RVT    mesi_isc_breq_fifos/fifo_1/g2885__8246/Y                               
     36     973    38      1  0.6  NAND3X0_RVT    mesi_isc_breq_fifos/fifo_1/g2821__8428/Y                               
      0     973     -      1    -  SDFFASRSX2_RVT mesi_isc_breq_fifos/fifo_1/data_o_reg_38_/D                            
#------------------------------------------------------------------------------------------------------------------------



Path 2: MET (0 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/data_o_reg_37_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/data_o_reg_37_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     107                  
       Uncertainty:-      20                  
     Required Time:=     973                  
      Launch Clock:-     100                  
         Data Path:-     873                  
             Slack:=       0                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#------------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load      Cell                                   Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                        
#------------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/CLK 
    168     268    60      4  3.0  SDFFARX1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/QN  
     50     317    55     14  7.8  INVX2_RVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g4961/Y                   
     87     404    45      4  2.2  OR2X1_HVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8747__9315/Y             
     96     500    38      1  0.5  OA221X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8690__2883/Y             
     91     591    45      2  1.4  OA221X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8673__1617/Y             
     30     622    27      1  0.6  INVX1_HVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8669/Y                   
     60     682    36      4  2.4  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8658__4319/Y             
     90     772    41      3  1.8  AO22X1_RVT     mesi_isc_breq_fifos/fifo_1/g1512__9945/Y                               
    102     875    49     18 15.5  NAND2X4_RVT    mesi_isc_breq_fifos/fifo_1/g2926__2346/Y                               
     29     904    31     17 10.2  INVX8_RVT      mesi_isc_breq_fifos/fifo_1/g2908/Y                                     
     33     937    35      1  0.6  NAND2X0_RVT    mesi_isc_breq_fifos/fifo_1/g2880__3680/Y                               
     36     973    38      1  0.6  NAND3X0_RVT    mesi_isc_breq_fifos/fifo_1/g2820__4319/Y                               
      0     973     -      1    -  SDFFASRSX2_RVT mesi_isc_breq_fifos/fifo_1/data_o_reg_37_/D                            
#------------------------------------------------------------------------------------------------------------------------



Path 3: MET (0 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/data_o_reg_36_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/data_o_reg_36_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     107                  
       Uncertainty:-      20                  
     Required Time:=     973                  
      Launch Clock:-     100                  
         Data Path:-     873                  
             Slack:=       0                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#------------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load      Cell                                   Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                        
#------------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/CLK 
    168     268    60      4  3.0  SDFFARX1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/QN  
     50     317    55     14  7.8  INVX2_RVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g4961/Y                   
     87     404    45      4  2.2  OR2X1_HVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8747__9315/Y             
     96     500    38      1  0.5  OA221X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8690__2883/Y             
     91     591    45      2  1.4  OA221X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8673__1617/Y             
     30     622    27      1  0.6  INVX1_HVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8669/Y                   
     60     682    36      4  2.4  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8658__4319/Y             
     90     772    41      3  1.8  AO22X1_RVT     mesi_isc_breq_fifos/fifo_1/g1512__9945/Y                               
    102     875    49     18 15.5  NAND2X4_RVT    mesi_isc_breq_fifos/fifo_1/g2926__2346/Y                               
     29     904    31     17 10.2  INVX8_RVT      mesi_isc_breq_fifos/fifo_1/g2908/Y                                     
     33     937    35      1  0.6  NAND2X0_RVT    mesi_isc_breq_fifos/fifo_1/g2877__8428/Y                               
     36     973    38      1  0.6  NAND3X0_RVT    mesi_isc_breq_fifos/fifo_1/g2818__5107/Y                               
      0     973     -      1    -  SDFFASRSX2_RVT mesi_isc_breq_fifos/fifo_1/data_o_reg_36_/D                            
#------------------------------------------------------------------------------------------------------------------------



Path 4: MET (0 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/data_o_reg_35_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/data_o_reg_35_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     107                  
       Uncertainty:-      20                  
     Required Time:=     973                  
      Launch Clock:-     100                  
         Data Path:-     873                  
             Slack:=       0                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#------------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load      Cell                                   Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                        
#------------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/CLK 
    168     268    60      4  3.0  SDFFARX1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/QN  
     50     317    55     14  7.8  INVX2_RVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g4961/Y                   
     87     404    45      4  2.2  OR2X1_HVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8747__9315/Y             
     96     500    38      1  0.5  OA221X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8690__2883/Y             
     91     591    45      2  1.4  OA221X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8673__1617/Y             
     30     622    27      1  0.6  INVX1_HVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8669/Y                   
     60     682    36      4  2.4  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8658__4319/Y             
     90     772    41      3  1.8  AO22X1_RVT     mesi_isc_breq_fifos/fifo_1/g1512__9945/Y                               
    102     875    49     18 15.5  NAND2X4_RVT    mesi_isc_breq_fifos/fifo_1/g2926__2346/Y                               
     29     904    31     17 10.2  INVX8_RVT      mesi_isc_breq_fifos/fifo_1/g2908/Y                                     
     33     937    35      1  0.6  NAND2X0_RVT    mesi_isc_breq_fifos/fifo_1/g2865__9315/Y                               
     36     973    38      1  0.6  NAND3X0_RVT    mesi_isc_breq_fifos/fifo_1/g2817__2398/Y                               
      0     973     -      1    -  SDFFASRSX2_RVT mesi_isc_breq_fifos/fifo_1/data_o_reg_35_/D                            
#------------------------------------------------------------------------------------------------------------------------



Path 5: MET (0 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/data_o_reg_34_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/data_o_reg_34_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     107                  
       Uncertainty:-      20                  
     Required Time:=     973                  
      Launch Clock:-     100                  
         Data Path:-     873                  
             Slack:=       0                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#------------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load      Cell                                   Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                        
#------------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/CLK 
    168     268    60      4  3.0  SDFFARX1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/QN  
     50     317    55     14  7.8  INVX2_RVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g4961/Y                   
     87     404    45      4  2.2  OR2X1_HVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8747__9315/Y             
     96     500    38      1  0.5  OA221X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8690__2883/Y             
     91     591    45      2  1.4  OA221X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8673__1617/Y             
     30     622    27      1  0.6  INVX1_HVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8669/Y                   
     60     682    36      4  2.4  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8658__4319/Y             
     90     772    41      3  1.8  AO22X1_RVT     mesi_isc_breq_fifos/fifo_1/g1512__9945/Y                               
    102     875    49     18 15.5  NAND2X4_RVT    mesi_isc_breq_fifos/fifo_1/g2926__2346/Y                               
     29     904    31     17 10.2  INVX8_RVT      mesi_isc_breq_fifos/fifo_1/g2908/Y                                     
     33     937    35      1  0.6  NAND2X0_RVT    mesi_isc_breq_fifos/fifo_1/g2873__2398/Y                               
     36     973    38      1  0.6  NAND3X0_RVT    mesi_isc_breq_fifos/fifo_1/g2815__6417/Y                               
      0     973     -      1    -  SDFFASRSX2_RVT mesi_isc_breq_fifos/fifo_1/data_o_reg_34_/D                            
#------------------------------------------------------------------------------------------------------------------------



Path 6: MET (0 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/data_o_reg_33_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/data_o_reg_33_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     107                  
       Uncertainty:-      20                  
     Required Time:=     973                  
      Launch Clock:-     100                  
         Data Path:-     873                  
             Slack:=       0                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#------------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load      Cell                                   Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                        
#------------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/CLK 
    168     268    60      4  3.0  SDFFARX1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/QN  
     50     317    55     14  7.8  INVX2_RVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g4961/Y                   
     87     404    45      4  2.2  OR2X1_HVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8747__9315/Y             
     96     500    38      1  0.5  OA221X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8690__2883/Y             
     91     591    45      2  1.4  OA221X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8673__1617/Y             
     30     622    27      1  0.6  INVX1_HVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8669/Y                   
     60     682    36      4  2.4  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8658__4319/Y             
     90     772    41      3  1.8  AO22X1_RVT     mesi_isc_breq_fifos/fifo_1/g1512__9945/Y                               
    102     875    49     18 15.5  NAND2X4_RVT    mesi_isc_breq_fifos/fifo_1/g2926__2346/Y                               
     29     904    31     17 10.2  INVX8_RVT      mesi_isc_breq_fifos/fifo_1/g2908/Y                                     
     33     937    35      1  0.6  NAND2X0_RVT    mesi_isc_breq_fifos/fifo_1/g2871__6417/Y                               
     36     973    38      1  0.6  NAND3X0_RVT    mesi_isc_breq_fifos/fifo_1/g2814__7410/Y                               
      0     973     -      1    -  SDFFASRSX2_RVT mesi_isc_breq_fifos/fifo_1/data_o_reg_33_/D                            
#------------------------------------------------------------------------------------------------------------------------



Path 7: MET (0 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/data_o_reg_30_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/data_o_reg_30_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     107                  
       Uncertainty:-      20                  
     Required Time:=     973                  
      Launch Clock:-     100                  
         Data Path:-     873                  
             Slack:=       0                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#------------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load      Cell                                   Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                        
#------------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/CLK 
    168     268    60      4  3.0  SDFFARX1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/QN  
     50     317    55     14  7.8  INVX2_RVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g4961/Y                   
     87     404    45      4  2.2  OR2X1_HVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8747__9315/Y             
     96     500    38      1  0.5  OA221X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8690__2883/Y             
     91     591    45      2  1.4  OA221X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8673__1617/Y             
     30     622    27      1  0.6  INVX1_HVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8669/Y                   
     60     682    36      4  2.4  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8658__4319/Y             
     90     772    41      3  1.8  AO22X1_RVT     mesi_isc_breq_fifos/fifo_1/g1512__9945/Y                               
    102     875    49     18 15.5  NAND2X4_RVT    mesi_isc_breq_fifos/fifo_1/g2926__2346/Y                               
     29     904    31     17 10.2  INVX8_RVT      mesi_isc_breq_fifos/fifo_1/g2908/Y                                     
     33     937    35      1  0.6  NAND2X0_RVT    mesi_isc_breq_fifos/fifo_1/g2864__6161/Y                               
     36     973    38      1  0.6  NAND3X0_RVT    mesi_isc_breq_fifos/fifo_1/g2810__9945/Y                               
      0     973     -      1    -  SDFFASRSX2_RVT mesi_isc_breq_fifos/fifo_1/data_o_reg_30_/D                            
#------------------------------------------------------------------------------------------------------------------------



Path 8: MET (0 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/data_o_reg_29_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/data_o_reg_29_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     107                  
       Uncertainty:-      20                  
     Required Time:=     973                  
      Launch Clock:-     100                  
         Data Path:-     873                  
             Slack:=       0                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#------------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load      Cell                                   Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                        
#------------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/CLK 
    168     268    60      4  3.0  SDFFARX1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/QN  
     50     317    55     14  7.8  INVX2_RVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g4961/Y                   
     87     404    45      4  2.2  OR2X1_HVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8747__9315/Y             
     96     500    38      1  0.5  OA221X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8690__2883/Y             
     91     591    45      2  1.4  OA221X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8673__1617/Y             
     30     622    27      1  0.6  INVX1_HVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8669/Y                   
     60     682    36      4  2.4  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8658__4319/Y             
     90     772    41      3  1.8  AO22X1_RVT     mesi_isc_breq_fifos/fifo_1/g1512__9945/Y                               
    102     875    49     18 15.5  NAND2X4_RVT    mesi_isc_breq_fifos/fifo_1/g2926__2346/Y                               
     29     904    31     17 10.2  INVX8_RVT      mesi_isc_breq_fifos/fifo_1/g2908/Y                                     
     33     937    35      1  0.6  NAND2X0_RVT    mesi_isc_breq_fifos/fifo_1/g2862__7482/Y                               
     36     973    38      1  0.6  NAND3X0_RVT    mesi_isc_breq_fifos/fifo_1/g2809__9315/Y                               
      0     973     -      1    -  SDFFASRSX2_RVT mesi_isc_breq_fifos/fifo_1/data_o_reg_29_/D                            
#------------------------------------------------------------------------------------------------------------------------



Path 9: MET (0 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/data_o_reg_28_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/data_o_reg_28_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     107                  
       Uncertainty:-      20                  
     Required Time:=     973                  
      Launch Clock:-     100                  
         Data Path:-     873                  
             Slack:=       0                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#------------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load      Cell                                   Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                        
#------------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/CLK 
    168     268    60      4  3.0  SDFFARX1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/QN  
     50     317    55     14  7.8  INVX2_RVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g4961/Y                   
     87     404    45      4  2.2  OR2X1_HVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8747__9315/Y             
     96     500    38      1  0.5  OA221X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8690__2883/Y             
     91     591    45      2  1.4  OA221X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8673__1617/Y             
     30     622    27      1  0.6  INVX1_HVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8669/Y                   
     60     682    36      4  2.4  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8658__4319/Y             
     90     772    41      3  1.8  AO22X1_RVT     mesi_isc_breq_fifos/fifo_1/g1512__9945/Y                               
    102     875    49     18 15.5  NAND2X4_RVT    mesi_isc_breq_fifos/fifo_1/g2926__2346/Y                               
     29     904    31     17 10.2  INVX8_RVT      mesi_isc_breq_fifos/fifo_1/g2908/Y                                     
     33     937    35      1  0.6  NAND2X0_RVT    mesi_isc_breq_fifos/fifo_1/g2872__5477/Y                               
     36     973    38      1  0.6  NAND3X0_RVT    mesi_isc_breq_fifos/fifo_1/g2808__6161/Y                               
      0     973     -      1    -  SDFFASRSX2_RVT mesi_isc_breq_fifos/fifo_1/data_o_reg_28_/D                            
#------------------------------------------------------------------------------------------------------------------------



Path 10: MET (0 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/data_o_reg_27_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/data_o_reg_27_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     107                  
       Uncertainty:-      20                  
     Required Time:=     973                  
      Launch Clock:-     100                  
         Data Path:-     873                  
             Slack:=       0                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#------------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load      Cell                                   Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                        
#------------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/CLK 
    168     268    60      4  3.0  SDFFARX1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/QN  
     50     317    55     14  7.8  INVX2_RVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g4961/Y                   
     87     404    45      4  2.2  OR2X1_HVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8747__9315/Y             
     96     500    38      1  0.5  OA221X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8690__2883/Y             
     91     591    45      2  1.4  OA221X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8673__1617/Y             
     30     622    27      1  0.6  INVX1_HVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8669/Y                   
     60     682    36      4  2.4  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8658__4319/Y             
     90     772    41      3  1.8  AO22X1_RVT     mesi_isc_breq_fifos/fifo_1/g1512__9945/Y                               
    102     875    49     18 15.5  NAND2X4_RVT    mesi_isc_breq_fifos/fifo_1/g2926__2346/Y                               
     29     904    31     17 10.2  INVX8_RVT      mesi_isc_breq_fifos/fifo_1/g2908/Y                                     
     33     937    35      1  0.6  NAND2X0_RVT    mesi_isc_breq_fifos/fifo_1/g2858__7098/Y                               
     36     973    38      1  0.6  NAND3X0_RVT    mesi_isc_breq_fifos/fifo_1/g2807__4733/Y                               
      0     973     -      1    -  SDFFASRSX2_RVT mesi_isc_breq_fifos/fifo_1/data_o_reg_27_/D                            
#------------------------------------------------------------------------------------------------------------------------



Path 11: MET (0 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/data_o_reg_26_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/data_o_reg_26_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     107                  
       Uncertainty:-      20                  
     Required Time:=     973                  
      Launch Clock:-     100                  
         Data Path:-     873                  
             Slack:=       0                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#------------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load      Cell                                   Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                        
#------------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/CLK 
    168     268    60      4  3.0  SDFFARX1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/QN  
     50     317    55     14  7.8  INVX2_RVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g4961/Y                   
     87     404    45      4  2.2  OR2X1_HVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8747__9315/Y             
     96     500    38      1  0.5  OA221X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8690__2883/Y             
     91     591    45      2  1.4  OA221X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8673__1617/Y             
     30     622    27      1  0.6  INVX1_HVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8669/Y                   
     60     682    36      4  2.4  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8658__4319/Y             
     90     772    41      3  1.8  AO22X1_RVT     mesi_isc_breq_fifos/fifo_1/g1512__9945/Y                               
    102     875    49     18 15.5  NAND2X4_RVT    mesi_isc_breq_fifos/fifo_1/g2926__2346/Y                               
     29     904    31     17 10.2  INVX8_RVT      mesi_isc_breq_fifos/fifo_1/g2908/Y                                     
     33     937    35      1  0.6  NAND2X0_RVT    mesi_isc_breq_fifos/fifo_1/g2868__2346/Y                               
     36     973    38      1  0.6  NAND3X0_RVT    mesi_isc_breq_fifos/fifo_1/g2805__5115/Y                               
      0     973     -      1    -  SDFFASRSX2_RVT mesi_isc_breq_fifos/fifo_1/data_o_reg_26_/D                            
#------------------------------------------------------------------------------------------------------------------------



Path 12: MET (0 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/data_o_reg_24_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/data_o_reg_24_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     107                  
       Uncertainty:-      20                  
     Required Time:=     973                  
      Launch Clock:-     100                  
         Data Path:-     873                  
             Slack:=       0                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#------------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load      Cell                                   Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                        
#------------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/CLK 
    168     268    60      4  3.0  SDFFARX1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/QN  
     50     317    55     14  7.8  INVX2_RVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g4961/Y                   
     87     404    45      4  2.2  OR2X1_HVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8747__9315/Y             
     96     500    38      1  0.5  OA221X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8690__2883/Y             
     91     591    45      2  1.4  OA221X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8673__1617/Y             
     30     622    27      1  0.6  INVX1_HVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8669/Y                   
     60     682    36      4  2.4  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8658__4319/Y             
     90     772    41      3  1.8  AO22X1_RVT     mesi_isc_breq_fifos/fifo_1/g1512__9945/Y                               
    102     875    49     18 15.5  NAND2X4_RVT    mesi_isc_breq_fifos/fifo_1/g2926__2346/Y                               
     29     904    31     17 10.2  INVX8_RVT      mesi_isc_breq_fifos/fifo_1/g2908/Y                                     
     33     937    35      1  0.6  NAND2X0_RVT    mesi_isc_breq_fifos/fifo_1/g2904__4319/Y                               
     36     973    38      1  0.6  NAND3X0_RVT    mesi_isc_breq_fifos/fifo_1/g2837__9315/Y                               
      0     973     -      1    -  SDFFASRSX2_RVT mesi_isc_breq_fifos/fifo_1/data_o_reg_24_/D                            
#------------------------------------------------------------------------------------------------------------------------



Path 13: MET (0 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/data_o_reg_20_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/data_o_reg_20_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     107                  
       Uncertainty:-      20                  
     Required Time:=     973                  
      Launch Clock:-     100                  
         Data Path:-     873                  
             Slack:=       0                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#------------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load      Cell                                   Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                        
#------------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/CLK 
    168     268    60      4  3.0  SDFFARX1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/QN  
     50     317    55     14  7.8  INVX2_RVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g4961/Y                   
     87     404    45      4  2.2  OR2X1_HVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8747__9315/Y             
     96     500    38      1  0.5  OA221X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8690__2883/Y             
     91     591    45      2  1.4  OA221X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8673__1617/Y             
     30     622    27      1  0.6  INVX1_HVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8669/Y                   
     60     682    36      4  2.4  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8658__4319/Y             
     90     772    41      3  1.8  AO22X1_RVT     mesi_isc_breq_fifos/fifo_1/g1512__9945/Y                               
    102     875    49     18 15.5  NAND2X4_RVT    mesi_isc_breq_fifos/fifo_1/g2926__2346/Y                               
     29     904    31     17 10.2  INVX8_RVT      mesi_isc_breq_fifos/fifo_1/g2908/Y                                     
     33     937    35      1  0.6  NAND2X0_RVT    mesi_isc_breq_fifos/fifo_1/g2898__7410/Y                               
     36     973    38      1  0.6  NAND3X0_RVT    mesi_isc_breq_fifos/fifo_1/g2833__5115/Y                               
      0     973     -      1    -  SDFFASRSX2_RVT mesi_isc_breq_fifos/fifo_1/data_o_reg_20_/D                            
#------------------------------------------------------------------------------------------------------------------------



Path 14: MET (0 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/data_o_reg_19_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/data_o_reg_19_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     107                  
       Uncertainty:-      20                  
     Required Time:=     973                  
      Launch Clock:-     100                  
         Data Path:-     873                  
             Slack:=       0                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#------------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load      Cell                                   Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                        
#------------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/CLK 
    168     268    60      4  3.0  SDFFARX1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/QN  
     50     317    55     14  7.8  INVX2_RVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g4961/Y                   
     87     404    45      4  2.2  OR2X1_HVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8747__9315/Y             
     96     500    38      1  0.5  OA221X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8690__2883/Y             
     91     591    45      2  1.4  OA221X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8673__1617/Y             
     30     622    27      1  0.6  INVX1_HVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8669/Y                   
     60     682    36      4  2.4  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8658__4319/Y             
     90     772    41      3  1.8  AO22X1_RVT     mesi_isc_breq_fifos/fifo_1/g1512__9945/Y                               
    102     875    49     18 15.5  NAND2X4_RVT    mesi_isc_breq_fifos/fifo_1/g2926__2346/Y                               
     29     904    31     17 10.2  INVX8_RVT      mesi_isc_breq_fifos/fifo_1/g2908/Y                                     
     33     937    35      1  0.6  NAND2X0_RVT    mesi_isc_breq_fifos/fifo_1/g2896__2346/Y                               
     36     973    38      1  0.6  NAND3X0_RVT    mesi_isc_breq_fifos/fifo_1/g2832__1881/Y                               
      0     973     -      1    -  SDFFASRSX2_RVT mesi_isc_breq_fifos/fifo_1/data_o_reg_19_/D                            
#------------------------------------------------------------------------------------------------------------------------



Path 15: MET (0 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/data_o_reg_18_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/data_o_reg_18_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     107                  
       Uncertainty:-      20                  
     Required Time:=     973                  
      Launch Clock:-     100                  
         Data Path:-     873                  
             Slack:=       0                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#------------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load      Cell                                   Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                        
#------------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/CLK 
    168     268    60      4  3.0  SDFFARX1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/QN  
     50     317    55     14  7.8  INVX2_RVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g4961/Y                   
     87     404    45      4  2.2  OR2X1_HVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8747__9315/Y             
     96     500    38      1  0.5  OA221X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8690__2883/Y             
     91     591    45      2  1.4  OA221X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8673__1617/Y             
     30     622    27      1  0.6  INVX1_HVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8669/Y                   
     60     682    36      4  2.4  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8658__4319/Y             
     90     772    41      3  1.8  AO22X1_RVT     mesi_isc_breq_fifos/fifo_1/g1512__9945/Y                               
    102     875    49     18 15.5  NAND2X4_RVT    mesi_isc_breq_fifos/fifo_1/g2926__2346/Y                               
     29     904    31     17 10.2  INVX8_RVT      mesi_isc_breq_fifos/fifo_1/g2908/Y                                     
     33     937    35      1  0.6  NAND2X0_RVT    mesi_isc_breq_fifos/fifo_1/g2881__1617/Y                               
     36     973    38      1  0.6  NAND3X0_RVT    mesi_isc_breq_fifos/fifo_1/g2831__6131/Y                               
      0     973     -      1    -  SDFFASRSX2_RVT mesi_isc_breq_fifos/fifo_1/data_o_reg_18_/D                            
#------------------------------------------------------------------------------------------------------------------------



Path 16: MET (0 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/data_o_reg_17_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/data_o_reg_17_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     107                  
       Uncertainty:-      20                  
     Required Time:=     973                  
      Launch Clock:-     100                  
         Data Path:-     873                  
             Slack:=       0                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#------------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load      Cell                                   Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                        
#------------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/CLK 
    168     268    60      4  3.0  SDFFARX1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/QN  
     50     317    55     14  7.8  INVX2_RVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g4961/Y                   
     87     404    45      4  2.2  OR2X1_HVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8747__9315/Y             
     96     500    38      1  0.5  OA221X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8690__2883/Y             
     91     591    45      2  1.4  OA221X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8673__1617/Y             
     30     622    27      1  0.6  INVX1_HVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8669/Y                   
     60     682    36      4  2.4  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8658__4319/Y             
     90     772    41      3  1.8  AO22X1_RVT     mesi_isc_breq_fifos/fifo_1/g1512__9945/Y                               
    102     875    49     18 15.5  NAND2X4_RVT    mesi_isc_breq_fifos/fifo_1/g2926__2346/Y                               
     29     904    31     17 10.2  INVX8_RVT      mesi_isc_breq_fifos/fifo_1/g2908/Y                                     
     33     937    35      1  0.6  NAND2X0_RVT    mesi_isc_breq_fifos/fifo_1/g2892__6161/Y                               
     36     973    38      1  0.6  NAND3X0_RVT    mesi_isc_breq_fifos/fifo_1/g2830__7098/Y                               
      0     973     -      1    -  SDFFASRSX2_RVT mesi_isc_breq_fifos/fifo_1/data_o_reg_17_/D                            
#------------------------------------------------------------------------------------------------------------------------



Path 17: MET (0 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/data_o_reg_9_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/data_o_reg_9_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     107                  
       Uncertainty:-      20                  
     Required Time:=     973                  
      Launch Clock:-     100                  
         Data Path:-     873                  
             Slack:=       0                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#------------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load      Cell                                   Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                        
#------------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/CLK 
    168     268    60      4  3.0  SDFFARX1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/QN  
     50     317    55     14  7.8  INVX2_RVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g4961/Y                   
     87     404    45      4  2.2  OR2X1_HVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8747__9315/Y             
     96     500    38      1  0.5  OA221X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8690__2883/Y             
     91     591    45      2  1.4  OA221X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8673__1617/Y             
     30     622    27      1  0.6  INVX1_HVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8669/Y                   
     60     682    36      4  2.4  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8658__4319/Y             
     90     772    41      3  1.8  AO22X1_RVT     mesi_isc_breq_fifos/fifo_1/g1512__9945/Y                               
    102     875    49     18 15.5  NAND2X4_RVT    mesi_isc_breq_fifos/fifo_1/g2926__2346/Y                               
     29     904    31     17 10.2  INVX8_RVT      mesi_isc_breq_fifos/fifo_1/g2908/Y                                     
     33     937    35      1  0.6  NAND2X0_RVT    mesi_isc_breq_fifos/fifo_1/g2876__4319/Y                               
     36     973    38      1  0.6  NAND3X0_RVT    mesi_isc_breq_fifos/fifo_1/g2816__5477/Y                               
      0     973     -      1    -  SDFFASRSX2_RVT mesi_isc_breq_fifos/fifo_1/data_o_reg_9_/D                             
#------------------------------------------------------------------------------------------------------------------------



Path 18: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_3__40_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_3__40_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8655__2398/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8590__6161/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6671/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_3__40_/D               
#----------------------------------------------------------------------------------------------------------



Path 19: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_3__39_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_3__39_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8630__4319/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8608__2802/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6535/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_3__39_/D               
#----------------------------------------------------------------------------------------------------------



Path 20: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_3__38_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_3__38_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8625__6417/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8591__9315/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6669/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_3__38_/D               
#----------------------------------------------------------------------------------------------------------



Path 21: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_3__37_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_3__37_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8629__6260/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8592__9945/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6667/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_3__37_/D               
#----------------------------------------------------------------------------------------------------------



Path 22: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_3__36_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_3__36_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8634__3680/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8595__1666/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6665/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_3__36_/D               
#----------------------------------------------------------------------------------------------------------



Path 23: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_3__35_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_3__35_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8636__2802/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8599__2398/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6533/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_3__35_/D               
#----------------------------------------------------------------------------------------------------------



Path 24: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_3__34_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_3__34_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8640__7098/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8603__8428/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6663/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_3__34_/D               
#----------------------------------------------------------------------------------------------------------



Path 25: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_3__33_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_3__33_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8642__1881/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8606__3680/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6531/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_3__33_/D               
#----------------------------------------------------------------------------------------------------------



Path 26: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_3__32_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_3__32_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8645__4733/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8609__1705/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6529/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_3__32_/D               
#----------------------------------------------------------------------------------------------------------



Path 27: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_3__31_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_3__31_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8649__2883/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8613__6131/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6527/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_3__31_/D               
#----------------------------------------------------------------------------------------------------------



Path 28: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_3__30_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_3__30_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8652__7410/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8616__7482/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6525/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_3__30_/D               
#----------------------------------------------------------------------------------------------------------



Path 29: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_3__29_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_3__29_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8654__5477/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8618__6161/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6661/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_3__29_/D               
#----------------------------------------------------------------------------------------------------------



Path 30: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_3__28_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_3__28_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8657__6260/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8622__2346/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6659/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_3__28_/D               
#----------------------------------------------------------------------------------------------------------



Path 31: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_3__27_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_3__27_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8624__7410/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8623__1666/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6657/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_3__27_/D               
#----------------------------------------------------------------------------------------------------------



Path 32: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_3__26_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_3__26_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8626__5477/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8593__2883/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6523/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_3__26_/D               
#----------------------------------------------------------------------------------------------------------



Path 33: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_3__25_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_3__25_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8627__2398/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8594__2346/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6521/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_3__25_/D               
#----------------------------------------------------------------------------------------------------------



Path 34: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_3__24_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_3__24_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8628__5107/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8596__7410/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6519/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_3__24_/D               
#----------------------------------------------------------------------------------------------------------



Path 35: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_3__23_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_3__23_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8631__8428/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8597__6417/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6655/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_3__23_/D               
#----------------------------------------------------------------------------------------------------------



Path 36: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_3__22_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_3__22_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8632__5526/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8598__5477/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6653/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_3__22_/D               
#----------------------------------------------------------------------------------------------------------



Path 37: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_3__21_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_3__21_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8633__6783/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8600__5107/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6517/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_3__21_/D               
#----------------------------------------------------------------------------------------------------------



Path 38: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_3__20_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_3__20_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8635__1617/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8601__6260/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6515/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_3__20_/D               
#----------------------------------------------------------------------------------------------------------



Path 39: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_3__19_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_3__19_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8637__1705/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8602__4319/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6651/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_3__19_/D               
#----------------------------------------------------------------------------------------------------------



Path 40: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_3__18_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_3__18_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8638__5122/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8604__5526/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6513/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_3__18_/D               
#----------------------------------------------------------------------------------------------------------



Path 41: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_3__17_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_3__17_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8639__8246/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8605__6783/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6649/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_3__17_/D               
#----------------------------------------------------------------------------------------------------------



Path 42: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_3__16_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_3__16_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8641__6131/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8607__1617/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6511/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_3__16_/D               
#----------------------------------------------------------------------------------------------------------



Path 43: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_3__15_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_3__15_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8643__5115/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8610__5122/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6647/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_3__15_/D               
#----------------------------------------------------------------------------------------------------------



Path 44: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_3__14_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_3__14_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8644__7482/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8611__8246/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6509/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_3__14_/D               
#----------------------------------------------------------------------------------------------------------



Path 45: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_3__13_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_3__13_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8646__6161/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8612__7098/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6507/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_3__13_/D               
#----------------------------------------------------------------------------------------------------------



Path 46: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_3__12_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_3__12_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8647__9315/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8614__1881/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6505/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_3__12_/D               
#----------------------------------------------------------------------------------------------------------



Path 47: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_3__11_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_3__11_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8648__9945/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8615__5115/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6645/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_3__11_/D               
#----------------------------------------------------------------------------------------------------------



Path 48: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_3__10_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_3__10_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8650__2346/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8617__4733/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6643/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_3__10_/D               
#----------------------------------------------------------------------------------------------------------



Path 49: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_3__9_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_3__9_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8651__1666/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8619__9315/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6641/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_3__9_/D                
#----------------------------------------------------------------------------------------------------------



Path 50: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_3__8_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_3__8_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8653__6417/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8620__9945/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6503/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_3__8_/D                
#----------------------------------------------------------------------------------------------------------



Path 51: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_3__7_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_3__7_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8656__5107/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8621__2883/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6501/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_3__7_/D                
#----------------------------------------------------------------------------------------------------------



Path 52: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_2__40_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_2__40_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8655__2398/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8590__6161/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6735/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_2__40_/D               
#----------------------------------------------------------------------------------------------------------



Path 53: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_2__39_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_2__39_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8630__4319/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8608__2802/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6607/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_2__39_/D               
#----------------------------------------------------------------------------------------------------------



Path 54: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_2__38_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_2__38_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8625__6417/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8591__9315/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6733/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_2__38_/D               
#----------------------------------------------------------------------------------------------------------



Path 55: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_2__37_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_2__37_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8629__6260/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8592__9945/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6731/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_2__37_/D               
#----------------------------------------------------------------------------------------------------------



Path 56: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_2__36_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_2__36_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8634__3680/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8595__1666/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6729/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_2__36_/D               
#----------------------------------------------------------------------------------------------------------



Path 57: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_2__35_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_2__35_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8636__2802/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8599__2398/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6605/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_2__35_/D               
#----------------------------------------------------------------------------------------------------------



Path 58: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_2__34_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_2__34_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8640__7098/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8603__8428/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6727/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_2__34_/D               
#----------------------------------------------------------------------------------------------------------



Path 59: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_2__33_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_2__33_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8642__1881/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8606__3680/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6603/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_2__33_/D               
#----------------------------------------------------------------------------------------------------------



Path 60: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_2__32_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_2__32_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8645__4733/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8609__1705/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6601/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_2__32_/D               
#----------------------------------------------------------------------------------------------------------



Path 61: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_2__31_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_2__31_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8649__2883/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8613__6131/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6599/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_2__31_/D               
#----------------------------------------------------------------------------------------------------------



Path 62: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_2__30_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_2__30_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8652__7410/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8616__7482/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6597/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_2__30_/D               
#----------------------------------------------------------------------------------------------------------



Path 63: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_2__29_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_2__29_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8654__5477/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8618__6161/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6725/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_2__29_/D               
#----------------------------------------------------------------------------------------------------------



Path 64: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_2__28_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_2__28_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8657__6260/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8622__2346/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6723/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_2__28_/D               
#----------------------------------------------------------------------------------------------------------



Path 65: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_2__27_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_2__27_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8624__7410/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8623__1666/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6721/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_2__27_/D               
#----------------------------------------------------------------------------------------------------------



Path 66: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_2__26_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_2__26_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8626__5477/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8593__2883/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6595/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_2__26_/D               
#----------------------------------------------------------------------------------------------------------



Path 67: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_2__25_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_2__25_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8627__2398/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8594__2346/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6593/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_2__25_/D               
#----------------------------------------------------------------------------------------------------------



Path 68: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_2__24_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_2__24_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8628__5107/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8596__7410/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6591/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_2__24_/D               
#----------------------------------------------------------------------------------------------------------



Path 69: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_2__23_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_2__23_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8631__8428/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8597__6417/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6719/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_2__23_/D               
#----------------------------------------------------------------------------------------------------------



Path 70: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_2__22_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_2__22_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8632__5526/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8598__5477/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6717/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_2__22_/D               
#----------------------------------------------------------------------------------------------------------



Path 71: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_2__21_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_2__21_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8633__6783/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8600__5107/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6589/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_2__21_/D               
#----------------------------------------------------------------------------------------------------------



Path 72: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_2__20_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_2__20_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8635__1617/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8601__6260/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6587/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_2__20_/D               
#----------------------------------------------------------------------------------------------------------



Path 73: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_2__19_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_2__19_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8637__1705/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8602__4319/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6715/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_2__19_/D               
#----------------------------------------------------------------------------------------------------------



Path 74: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_2__18_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_2__18_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8638__5122/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8604__5526/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6585/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_2__18_/D               
#----------------------------------------------------------------------------------------------------------



Path 75: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_2__17_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_2__17_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8639__8246/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8605__6783/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6713/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_2__17_/D               
#----------------------------------------------------------------------------------------------------------



Path 76: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_2__16_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_2__16_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8641__6131/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8607__1617/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6583/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_2__16_/D               
#----------------------------------------------------------------------------------------------------------



Path 77: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_2__15_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_2__15_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8643__5115/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8610__5122/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6711/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_2__15_/D               
#----------------------------------------------------------------------------------------------------------



Path 78: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_2__14_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_2__14_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8644__7482/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8611__8246/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6581/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_2__14_/D               
#----------------------------------------------------------------------------------------------------------



Path 79: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_2__13_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_2__13_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8646__6161/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8612__7098/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6579/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_2__13_/D               
#----------------------------------------------------------------------------------------------------------



Path 80: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_2__12_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_2__12_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8647__9315/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8614__1881/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6577/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_2__12_/D               
#----------------------------------------------------------------------------------------------------------



Path 81: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_2__11_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_2__11_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8648__9945/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8615__5115/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6709/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_2__11_/D               
#----------------------------------------------------------------------------------------------------------



Path 82: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_2__10_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_2__10_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8650__2346/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8617__4733/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6707/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_2__10_/D               
#----------------------------------------------------------------------------------------------------------



Path 83: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_2__9_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_2__9_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8651__1666/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8619__9315/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6705/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_2__9_/D                
#----------------------------------------------------------------------------------------------------------



Path 84: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_2__8_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_2__8_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8653__6417/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8620__9945/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6575/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_2__8_/D                
#----------------------------------------------------------------------------------------------------------



Path 85: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_2__7_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_2__7_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8656__5107/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8621__2883/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6573/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_2__7_/D                
#----------------------------------------------------------------------------------------------------------



Path 86: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_1__40_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_1__40_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8655__2398/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8590__6161/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6639/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_1__40_/D               
#----------------------------------------------------------------------------------------------------------



Path 87: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_1__39_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_1__39_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8630__4319/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8608__2802/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6499/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_1__39_/D               
#----------------------------------------------------------------------------------------------------------



Path 88: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_1__38_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_1__38_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8625__6417/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8591__9315/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6637/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_1__38_/D               
#----------------------------------------------------------------------------------------------------------



Path 89: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_1__37_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_1__37_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8629__6260/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8592__9945/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6635/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_1__37_/D               
#----------------------------------------------------------------------------------------------------------



Path 90: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_1__36_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_1__36_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8634__3680/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8595__1666/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6633/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_1__36_/D               
#----------------------------------------------------------------------------------------------------------



Path 91: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_1__35_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_1__35_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8636__2802/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8599__2398/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6497/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_1__35_/D               
#----------------------------------------------------------------------------------------------------------



Path 92: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_1__34_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_1__34_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8640__7098/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8603__8428/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6631/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_1__34_/D               
#----------------------------------------------------------------------------------------------------------



Path 93: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_1__33_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_1__33_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8642__1881/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8606__3680/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6495/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_1__33_/D               
#----------------------------------------------------------------------------------------------------------



Path 94: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_1__32_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_1__32_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8645__4733/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8609__1705/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6493/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_1__32_/D               
#----------------------------------------------------------------------------------------------------------



Path 95: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_1__31_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_1__31_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8649__2883/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8613__6131/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6491/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_1__31_/D               
#----------------------------------------------------------------------------------------------------------



Path 96: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_1__30_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_1__30_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8652__7410/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8616__7482/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6489/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_1__30_/D               
#----------------------------------------------------------------------------------------------------------



Path 97: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_1__29_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_1__29_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8654__5477/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8618__6161/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6629/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_1__29_/D               
#----------------------------------------------------------------------------------------------------------



Path 98: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_1__28_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_1__28_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8657__6260/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8622__2346/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6627/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_1__28_/D               
#----------------------------------------------------------------------------------------------------------



Path 99: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_1__27_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_1__27_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8624__7410/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8623__1666/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6625/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_1__27_/D               
#----------------------------------------------------------------------------------------------------------



Path 100: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_1__26_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_1__26_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8626__5477/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8593__2883/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6487/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_1__26_/D               
#----------------------------------------------------------------------------------------------------------



Path 101: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_1__25_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_1__25_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8627__2398/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8594__2346/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6485/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_1__25_/D               
#----------------------------------------------------------------------------------------------------------



Path 102: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_1__24_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_1__24_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8628__5107/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8596__7410/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6483/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_1__24_/D               
#----------------------------------------------------------------------------------------------------------



Path 103: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_1__23_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_1__23_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8631__8428/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8597__6417/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6623/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_1__23_/D               
#----------------------------------------------------------------------------------------------------------



Path 104: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_1__22_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_1__22_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8632__5526/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8598__5477/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6621/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_1__22_/D               
#----------------------------------------------------------------------------------------------------------



Path 105: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_1__21_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_1__21_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8633__6783/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8600__5107/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6481/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_1__21_/D               
#----------------------------------------------------------------------------------------------------------



Path 106: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_1__20_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_1__20_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8635__1617/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8601__6260/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6479/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_1__20_/D               
#----------------------------------------------------------------------------------------------------------



Path 107: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_1__19_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_1__19_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8637__1705/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8602__4319/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6619/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_1__19_/D               
#----------------------------------------------------------------------------------------------------------



Path 108: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_1__18_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_1__18_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8638__5122/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8604__5526/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6477/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_1__18_/D               
#----------------------------------------------------------------------------------------------------------



Path 109: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_1__17_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_1__17_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8639__8246/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8605__6783/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6617/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_1__17_/D               
#----------------------------------------------------------------------------------------------------------



Path 110: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_1__16_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_1__16_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8641__6131/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8607__1617/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6475/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_1__16_/D               
#----------------------------------------------------------------------------------------------------------



Path 111: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_1__15_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_1__15_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8643__5115/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8610__5122/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6615/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_1__15_/D               
#----------------------------------------------------------------------------------------------------------



Path 112: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_1__14_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_1__14_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8644__7482/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8611__8246/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6473/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_1__14_/D               
#----------------------------------------------------------------------------------------------------------



Path 113: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_1__13_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_1__13_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8646__6161/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8612__7098/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6471/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_1__13_/D               
#----------------------------------------------------------------------------------------------------------



Path 114: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_1__12_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_1__12_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8647__9315/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8614__1881/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6469/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_1__12_/D               
#----------------------------------------------------------------------------------------------------------



Path 115: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_1__11_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_1__11_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8648__9945/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8615__5115/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6613/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_1__11_/D               
#----------------------------------------------------------------------------------------------------------



Path 116: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_1__10_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_1__10_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8650__2346/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8617__4733/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6611/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_1__10_/D               
#----------------------------------------------------------------------------------------------------------



Path 117: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_1__9_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_1__9_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8651__1666/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8619__9315/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6609/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_1__9_/D                
#----------------------------------------------------------------------------------------------------------



Path 118: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_1__8_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_1__8_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8653__6417/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8620__9945/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6467/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_1__8_/D                
#----------------------------------------------------------------------------------------------------------



Path 119: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_1__7_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_1__7_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8656__5107/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8621__2883/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g2/Y                             
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_1__7_/D                
#----------------------------------------------------------------------------------------------------------



Path 120: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_0__40_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_0__40_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8655__2398/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8590__6161/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6703/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_0__40_/D               
#----------------------------------------------------------------------------------------------------------



Path 121: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_0__39_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_0__39_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8630__4319/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8608__2802/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6571/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_0__39_/D               
#----------------------------------------------------------------------------------------------------------



Path 122: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_0__38_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_0__38_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8625__6417/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8591__9315/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6701/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_0__38_/D               
#----------------------------------------------------------------------------------------------------------



Path 123: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_0__37_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_0__37_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8629__6260/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8592__9945/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6699/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_0__37_/D               
#----------------------------------------------------------------------------------------------------------



Path 124: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_0__36_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_0__36_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8634__3680/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8595__1666/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6697/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_0__36_/D               
#----------------------------------------------------------------------------------------------------------



Path 125: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_0__35_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_0__35_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8636__2802/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8599__2398/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6569/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_0__35_/D               
#----------------------------------------------------------------------------------------------------------



Path 126: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_0__34_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_0__34_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8640__7098/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8603__8428/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6695/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_0__34_/D               
#----------------------------------------------------------------------------------------------------------



Path 127: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_0__33_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_0__33_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8642__1881/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8606__3680/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6567/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_0__33_/D               
#----------------------------------------------------------------------------------------------------------



Path 128: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_0__32_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_0__32_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8645__4733/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8609__1705/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6565/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_0__32_/D               
#----------------------------------------------------------------------------------------------------------



Path 129: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_0__31_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_0__31_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8649__2883/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8613__6131/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6563/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_0__31_/D               
#----------------------------------------------------------------------------------------------------------



Path 130: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_0__30_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_0__30_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8652__7410/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8616__7482/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6561/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_0__30_/D               
#----------------------------------------------------------------------------------------------------------



Path 131: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_0__29_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_0__29_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8654__5477/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8618__6161/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6693/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_0__29_/D               
#----------------------------------------------------------------------------------------------------------



Path 132: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_0__28_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_0__28_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8657__6260/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8622__2346/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6691/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_0__28_/D               
#----------------------------------------------------------------------------------------------------------



Path 133: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_0__27_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_0__27_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8624__7410/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8623__1666/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6689/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_0__27_/D               
#----------------------------------------------------------------------------------------------------------



Path 134: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_0__26_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_0__26_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8626__5477/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8593__2883/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6559/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_0__26_/D               
#----------------------------------------------------------------------------------------------------------



Path 135: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_0__25_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_0__25_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8627__2398/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8594__2346/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6557/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_0__25_/D               
#----------------------------------------------------------------------------------------------------------



Path 136: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_0__24_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_0__24_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8628__5107/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8596__7410/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6555/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_0__24_/D               
#----------------------------------------------------------------------------------------------------------



Path 137: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_0__23_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_0__23_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8631__8428/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8597__6417/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6687/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_0__23_/D               
#----------------------------------------------------------------------------------------------------------



Path 138: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_0__22_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_0__22_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8632__5526/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8598__5477/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6685/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_0__22_/D               
#----------------------------------------------------------------------------------------------------------



Path 139: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_0__21_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_0__21_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8633__6783/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8600__5107/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6553/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_0__21_/D               
#----------------------------------------------------------------------------------------------------------



Path 140: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_0__20_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_0__20_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8635__1617/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8601__6260/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6551/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_0__20_/D               
#----------------------------------------------------------------------------------------------------------



Path 141: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_0__19_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_0__19_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8637__1705/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8602__4319/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6683/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_0__19_/D               
#----------------------------------------------------------------------------------------------------------



Path 142: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_0__18_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_0__18_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8638__5122/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8604__5526/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6549/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_0__18_/D               
#----------------------------------------------------------------------------------------------------------



Path 143: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_0__17_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_0__17_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8639__8246/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8605__6783/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6681/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_0__17_/D               
#----------------------------------------------------------------------------------------------------------



Path 144: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_0__16_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_0__16_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8641__6131/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8607__1617/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6547/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_0__16_/D               
#----------------------------------------------------------------------------------------------------------



Path 145: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_0__15_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_0__15_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8643__5115/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8610__5122/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6679/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_0__15_/D               
#----------------------------------------------------------------------------------------------------------



Path 146: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_0__14_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_0__14_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8644__7482/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8611__8246/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6545/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_0__14_/D               
#----------------------------------------------------------------------------------------------------------



Path 147: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_0__13_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_0__13_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8646__6161/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8612__7098/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6543/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_0__13_/D               
#----------------------------------------------------------------------------------------------------------



Path 148: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_0__12_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_0__12_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8647__9315/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8614__1881/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6541/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_0__12_/D               
#----------------------------------------------------------------------------------------------------------



Path 149: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_0__11_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_0__11_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8648__9945/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8615__5115/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6677/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_0__11_/D               
#----------------------------------------------------------------------------------------------------------



Path 150: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_0__10_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_0__10_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8650__2346/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8617__4733/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6675/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_0__10_/D               
#----------------------------------------------------------------------------------------------------------



Path 151: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_0__9_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_0__9_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8651__1666/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8619__9315/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6673/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_0__9_/D                
#----------------------------------------------------------------------------------------------------------



Path 152: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_0__8_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_0__8_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8653__6417/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8620__9945/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6539/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_0__8_/D                
#----------------------------------------------------------------------------------------------------------



Path 153: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_0__7_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_0__7_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8656__5107/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8621__2883/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6537/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_0__7_/D                
#----------------------------------------------------------------------------------------------------------



Path 154: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/data_o_reg_40_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/data_o_reg_40_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8655__2398/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8590__6161/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g5452__4733/Y                    
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/data_o_reg_40_/D                 
#----------------------------------------------------------------------------------------------------------



Path 155: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/data_o_reg_39_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/data_o_reg_39_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8630__4319/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8608__2802/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g5460__7410/Y                    
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/data_o_reg_39_/D                 
#----------------------------------------------------------------------------------------------------------



Path 156: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/data_o_reg_38_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/data_o_reg_38_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8625__6417/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8591__9315/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g5458__2346/Y                    
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/data_o_reg_38_/D                 
#----------------------------------------------------------------------------------------------------------



Path 157: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/data_o_reg_37_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/data_o_reg_37_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8629__6260/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8592__9945/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g5456__9945/Y                    
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/data_o_reg_37_/D                 
#----------------------------------------------------------------------------------------------------------



Path 158: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/data_o_reg_36_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/data_o_reg_36_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8634__3680/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8595__1666/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g5455__9315/Y                    
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/data_o_reg_36_/D                 
#----------------------------------------------------------------------------------------------------------



Path 159: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/data_o_reg_35_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/data_o_reg_35_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8636__2802/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8599__2398/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g5487/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/data_o_reg_35_/D                 
#----------------------------------------------------------------------------------------------------------



Path 160: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/data_o_reg_34_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/data_o_reg_34_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8640__7098/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8603__8428/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g5486/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/data_o_reg_34_/D                 
#----------------------------------------------------------------------------------------------------------



Path 161: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/data_o_reg_33_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/data_o_reg_33_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8642__1881/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8606__3680/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g5485/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/data_o_reg_33_/D                 
#----------------------------------------------------------------------------------------------------------



Path 162: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/data_o_reg_32_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/data_o_reg_32_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8645__4733/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8609__1705/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g5484/Y                          
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/data_o_reg_32_/D                 
#----------------------------------------------------------------------------------------------------------



Path 163: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/data_o_reg_31_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/data_o_reg_31_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8649__2883/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8613__6131/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g5483__6161/Y                    
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/data_o_reg_31_/D                 
#----------------------------------------------------------------------------------------------------------



Path 164: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/data_o_reg_30_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/data_o_reg_30_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8652__7410/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8616__7482/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g5482__4733/Y                    
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/data_o_reg_30_/D                 
#----------------------------------------------------------------------------------------------------------



Path 165: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/data_o_reg_29_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/data_o_reg_29_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8654__5477/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8618__6161/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g5481__7482/Y                    
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/data_o_reg_29_/D                 
#----------------------------------------------------------------------------------------------------------



Path 166: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/data_o_reg_28_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/data_o_reg_28_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8657__6260/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8622__2346/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g5480__5115/Y                    
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/data_o_reg_28_/D                 
#----------------------------------------------------------------------------------------------------------



Path 167: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/data_o_reg_27_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/data_o_reg_27_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8624__7410/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8623__1666/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g5470__6783/Y                    
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/data_o_reg_27_/D                 
#----------------------------------------------------------------------------------------------------------



Path 168: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/data_o_reg_26_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/data_o_reg_26_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8626__5477/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8593__2883/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g5478__6131/Y                    
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/data_o_reg_26_/D                 
#----------------------------------------------------------------------------------------------------------



Path 169: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/data_o_reg_25_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/data_o_reg_25_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8627__2398/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8594__2346/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g5477__7098/Y                    
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/data_o_reg_25_/D                 
#----------------------------------------------------------------------------------------------------------



Path 170: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/data_o_reg_24_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/data_o_reg_24_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8628__5107/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8596__7410/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g5476__8246/Y                    
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/data_o_reg_24_/D                 
#----------------------------------------------------------------------------------------------------------



Path 171: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/data_o_reg_23_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/data_o_reg_23_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8631__8428/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8597__6417/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g5475__5122/Y                    
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/data_o_reg_23_/D                 
#----------------------------------------------------------------------------------------------------------



Path 172: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/data_o_reg_22_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/data_o_reg_22_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8632__5526/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8598__5477/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g5474__1705/Y                    
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/data_o_reg_22_/D                 
#----------------------------------------------------------------------------------------------------------



Path 173: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/data_o_reg_21_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/data_o_reg_21_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8633__6783/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8600__5107/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g5473__2802/Y                    
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/data_o_reg_21_/D                 
#----------------------------------------------------------------------------------------------------------



Path 174: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/data_o_reg_20_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/data_o_reg_20_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8635__1617/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8601__6260/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g5472__1617/Y                    
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/data_o_reg_20_/D                 
#----------------------------------------------------------------------------------------------------------



Path 175: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/data_o_reg_19_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/data_o_reg_19_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8637__1705/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8602__4319/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g5471__3680/Y                    
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/data_o_reg_19_/D                 
#----------------------------------------------------------------------------------------------------------



Path 176: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/data_o_reg_18_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/data_o_reg_18_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8638__5122/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8604__5526/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g5479__1881/Y                    
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/data_o_reg_18_/D                 
#----------------------------------------------------------------------------------------------------------



Path 177: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/data_o_reg_17_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/data_o_reg_17_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8639__8246/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8605__6783/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g5469__5526/Y                    
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/data_o_reg_17_/D                 
#----------------------------------------------------------------------------------------------------------



Path 178: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/data_o_reg_16_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/data_o_reg_16_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8641__6131/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8607__1617/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g5468__8428/Y                    
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/data_o_reg_16_/D                 
#----------------------------------------------------------------------------------------------------------



Path 179: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/data_o_reg_15_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/data_o_reg_15_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8643__5115/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8610__5122/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g5467__4319/Y                    
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/data_o_reg_15_/D                 
#----------------------------------------------------------------------------------------------------------



Path 180: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/data_o_reg_14_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/data_o_reg_14_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8644__7482/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8611__8246/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g5466__6260/Y                    
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/data_o_reg_14_/D                 
#----------------------------------------------------------------------------------------------------------



Path 181: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/data_o_reg_13_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/data_o_reg_13_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8646__6161/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8612__7098/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g5465__5107/Y                    
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/data_o_reg_13_/D                 
#----------------------------------------------------------------------------------------------------------



Path 182: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/data_o_reg_12_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/data_o_reg_12_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8647__9315/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8614__1881/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g5464__2398/Y                    
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/data_o_reg_12_/D                 
#----------------------------------------------------------------------------------------------------------



Path 183: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/data_o_reg_11_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/data_o_reg_11_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8648__9945/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8615__5115/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g5463__5477/Y                    
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/data_o_reg_11_/D                 
#----------------------------------------------------------------------------------------------------------



Path 184: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/data_o_reg_10_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/data_o_reg_10_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8650__2346/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8617__4733/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g5462__6417/Y                    
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/data_o_reg_10_/D                 
#----------------------------------------------------------------------------------------------------------



Path 185: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/data_o_reg_9_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/data_o_reg_9_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8651__1666/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8619__9315/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g5459__1666/Y                    
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/data_o_reg_9_/D                  
#----------------------------------------------------------------------------------------------------------



Path 186: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/data_o_reg_8_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/data_o_reg_8_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8653__6417/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8620__9945/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g5457__2883/Y                    
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/data_o_reg_8_/D                  
#----------------------------------------------------------------------------------------------------------



Path 187: MET (1 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/data_o_reg_7_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/data_o_reg_7_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     860                  
             Slack:=       1                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     54     668    26      1  1.4  NBUFFX2_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8663/Y       
     59     727    37     34 20.4  NBUFFX8_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8662/Y       
     63     790    32      1  0.6  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8656__5107/Y 
     91     881    54      5  2.5  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8621__2883/Y 
     79     960    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g5454__6161/Y                    
      0     960     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/data_o_reg_7_/D                  
#----------------------------------------------------------------------------------------------------------



Path 188: MET (2 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/data_o_reg_40_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/data_o_reg_40_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     107                  
       Uncertainty:-      20                  
     Required Time:=     973                  
      Launch Clock:-     100                  
         Data Path:-     872                  
             Slack:=       2                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load      Cell                             Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                            
#------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)      mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK            
    163     263    61      1  2.7  SDFFASX1_RVT   mesi_isc_breq_fifos/fifo_0/status_empty_reg/QN             
     46     309    45     15 11.0  INVX4_RVT      mesi_isc_breq_fifos/fifo_0/fopt3094/Y                      
     21     330    27      6  3.5  INVX4_RVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8788/Y    
     54     384    28      2  1.3  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8759__5477/Y 
     25     409    22      2  1.1  INVX1_RVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8750/Y       
     62     471    28      1  0.5  OA21X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8703__3680/Y 
     51     522    22      1  0.6  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8684__5115/Y 
     60     582    69      2  1.3  NAND3X0_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8674__2802/Y 
     80     662    37      4  2.3  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8660__5526/Y 
     28     689    25      1  0.6  INVX0_RVT      mesi_isc_breq_fifos/fifo_2/g1517/Y                         
     70     758    41      3  1.8  AO22X1_RVT     mesi_isc_breq_fifos/fifo_2/g1516__6131/Y                   
     98     856    43     17 12.3  NAND2X4_RVT    mesi_isc_breq_fifos/fifo_2/g2928__5115/Y                   
     44     900    41     18 10.8  INVX4_HVT      mesi_isc_breq_fifos/fifo_2/g2910/Y                         
     35     934    39      1  0.6  NAND2X0_RVT    mesi_isc_breq_fifos/fifo_2/g2863__2802/Y                   
     37     972    39      1  0.6  NAND3X0_RVT    mesi_isc_breq_fifos/fifo_2/g2825__5477/Y                   
      0     972     -      1    -  SDFFASRSX2_RVT mesi_isc_breq_fifos/fifo_2/data_o_reg_40_/D                
#------------------------------------------------------------------------------------------------------------



Path 189: MET (2 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/data_o_reg_38_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/data_o_reg_38_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     107                  
       Uncertainty:-      20                  
     Required Time:=     973                  
      Launch Clock:-     100                  
         Data Path:-     872                  
             Slack:=       2                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load      Cell                             Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                            
#------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)      mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK            
    163     263    61      1  2.7  SDFFASX1_RVT   mesi_isc_breq_fifos/fifo_0/status_empty_reg/QN             
     46     309    45     15 11.0  INVX4_RVT      mesi_isc_breq_fifos/fifo_0/fopt3094/Y                      
     21     330    27      6  3.5  INVX4_RVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8788/Y    
     54     384    28      2  1.3  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8759__5477/Y 
     25     409    22      2  1.1  INVX1_RVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8750/Y       
     62     471    28      1  0.5  OA21X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8703__3680/Y 
     51     522    22      1  0.6  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8684__5115/Y 
     60     582    69      2  1.3  NAND3X0_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8674__2802/Y 
     80     662    37      4  2.3  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8660__5526/Y 
     28     689    25      1  0.6  INVX0_RVT      mesi_isc_breq_fifos/fifo_2/g1517/Y                         
     70     758    41      3  1.8  AO22X1_RVT     mesi_isc_breq_fifos/fifo_2/g1516__6131/Y                   
     98     856    43     17 12.3  NAND2X4_RVT    mesi_isc_breq_fifos/fifo_2/g2928__5115/Y                   
     44     900    41     18 10.8  INVX4_HVT      mesi_isc_breq_fifos/fifo_2/g2910/Y                         
     35     934    39      1  0.6  NAND2X0_RVT    mesi_isc_breq_fifos/fifo_2/g2888__6783/Y                   
     37     972    39      1  0.6  NAND3X0_RVT    mesi_isc_breq_fifos/fifo_2/g2823__7410/Y                   
      0     972     -      1    -  SDFFASRSX2_RVT mesi_isc_breq_fifos/fifo_2/data_o_reg_38_/D                
#------------------------------------------------------------------------------------------------------------



Path 190: MET (2 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/data_o_reg_37_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/data_o_reg_37_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     107                  
       Uncertainty:-      20                  
     Required Time:=     973                  
      Launch Clock:-     100                  
         Data Path:-     872                  
             Slack:=       2                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load      Cell                             Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                            
#------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)      mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK            
    163     263    61      1  2.7  SDFFASX1_RVT   mesi_isc_breq_fifos/fifo_0/status_empty_reg/QN             
     46     309    45     15 11.0  INVX4_RVT      mesi_isc_breq_fifos/fifo_0/fopt3094/Y                      
     21     330    27      6  3.5  INVX4_RVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8788/Y    
     54     384    28      2  1.3  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8759__5477/Y 
     25     409    22      2  1.1  INVX1_RVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8750/Y       
     62     471    28      1  0.5  OA21X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8703__3680/Y 
     51     522    22      1  0.6  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8684__5115/Y 
     60     582    69      2  1.3  NAND3X0_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8674__2802/Y 
     80     662    37      4  2.3  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8660__5526/Y 
     28     689    25      1  0.6  INVX0_RVT      mesi_isc_breq_fifos/fifo_2/g1517/Y                         
     70     758    41      3  1.8  AO22X1_RVT     mesi_isc_breq_fifos/fifo_2/g1516__6131/Y                   
     98     856    43     17 12.3  NAND2X4_RVT    mesi_isc_breq_fifos/fifo_2/g2928__5115/Y                   
     44     900    41     18 10.8  INVX4_HVT      mesi_isc_breq_fifos/fifo_2/g2910/Y                         
     35     934    39      1  0.6  NAND2X0_RVT    mesi_isc_breq_fifos/fifo_2/g2896__6131/Y                   
     37     972    39      1  0.6  NAND3X0_RVT    mesi_isc_breq_fifos/fifo_2/g2822__1666/Y                   
      0     972     -      1    -  SDFFASRSX2_RVT mesi_isc_breq_fifos/fifo_2/data_o_reg_37_/D                
#------------------------------------------------------------------------------------------------------------



Path 191: MET (2 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/data_o_reg_36_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/data_o_reg_36_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     107                  
       Uncertainty:-      20                  
     Required Time:=     973                  
      Launch Clock:-     100                  
         Data Path:-     872                  
             Slack:=       2                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load      Cell                             Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                            
#------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)      mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK            
    163     263    61      1  2.7  SDFFASX1_RVT   mesi_isc_breq_fifos/fifo_0/status_empty_reg/QN             
     46     309    45     15 11.0  INVX4_RVT      mesi_isc_breq_fifos/fifo_0/fopt3094/Y                      
     21     330    27      6  3.5  INVX4_RVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8788/Y    
     54     384    28      2  1.3  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8759__5477/Y 
     25     409    22      2  1.1  INVX1_RVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8750/Y       
     62     471    28      1  0.5  OA21X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8703__3680/Y 
     51     522    22      1  0.6  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8684__5115/Y 
     60     582    69      2  1.3  NAND3X0_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8674__2802/Y 
     80     662    37      4  2.3  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8660__5526/Y 
     28     689    25      1  0.6  INVX0_RVT      mesi_isc_breq_fifos/fifo_2/g1517/Y                         
     70     758    41      3  1.8  AO22X1_RVT     mesi_isc_breq_fifos/fifo_2/g1516__6131/Y                   
     98     856    43     17 12.3  NAND2X4_RVT    mesi_isc_breq_fifos/fifo_2/g2928__5115/Y                   
     44     900    41     18 10.8  INVX4_HVT      mesi_isc_breq_fifos/fifo_2/g2910/Y                         
     35     934    39      1  0.6  NAND2X0_RVT    mesi_isc_breq_fifos/fifo_2/g2880__6417/Y                   
     37     972    39      1  0.6  NAND3X0_RVT    mesi_isc_breq_fifos/fifo_2/g2820__2883/Y                   
      0     972     -      1    -  SDFFASRSX2_RVT mesi_isc_breq_fifos/fifo_2/data_o_reg_36_/D                
#------------------------------------------------------------------------------------------------------------



Path 192: MET (2 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/data_o_reg_35_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/data_o_reg_35_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     107                  
       Uncertainty:-      20                  
     Required Time:=     973                  
      Launch Clock:-     100                  
         Data Path:-     872                  
             Slack:=       2                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load      Cell                             Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                            
#------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)      mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK            
    163     263    61      1  2.7  SDFFASX1_RVT   mesi_isc_breq_fifos/fifo_0/status_empty_reg/QN             
     46     309    45     15 11.0  INVX4_RVT      mesi_isc_breq_fifos/fifo_0/fopt3094/Y                      
     21     330    27      6  3.5  INVX4_RVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8788/Y    
     54     384    28      2  1.3  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8759__5477/Y 
     25     409    22      2  1.1  INVX1_RVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8750/Y       
     62     471    28      1  0.5  OA21X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8703__3680/Y 
     51     522    22      1  0.6  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8684__5115/Y 
     60     582    69      2  1.3  NAND3X0_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8674__2802/Y 
     80     662    37      4  2.3  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8660__5526/Y 
     28     689    25      1  0.6  INVX0_RVT      mesi_isc_breq_fifos/fifo_2/g1517/Y                         
     70     758    41      3  1.8  AO22X1_RVT     mesi_isc_breq_fifos/fifo_2/g1516__6131/Y                   
     98     856    43     17 12.3  NAND2X4_RVT    mesi_isc_breq_fifos/fifo_2/g2928__5115/Y                   
     44     900    41     18 10.8  INVX4_HVT      mesi_isc_breq_fifos/fifo_2/g2910/Y                         
     35     934    39      1  0.6  NAND2X0_RVT    mesi_isc_breq_fifos/fifo_2/g2868__6131/Y                   
     37     972    39      1  0.6  NAND3X0_RVT    mesi_isc_breq_fifos/fifo_2/g2819__9945/Y                   
      0     972     -      1    -  SDFFASRSX2_RVT mesi_isc_breq_fifos/fifo_2/data_o_reg_35_/D                
#------------------------------------------------------------------------------------------------------------



Path 193: MET (2 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/data_o_reg_34_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/data_o_reg_34_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     107                  
       Uncertainty:-      20                  
     Required Time:=     973                  
      Launch Clock:-     100                  
         Data Path:-     872                  
             Slack:=       2                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load      Cell                             Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                            
#------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)      mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK            
    163     263    61      1  2.7  SDFFASX1_RVT   mesi_isc_breq_fifos/fifo_0/status_empty_reg/QN             
     46     309    45     15 11.0  INVX4_RVT      mesi_isc_breq_fifos/fifo_0/fopt3094/Y                      
     21     330    27      6  3.5  INVX4_RVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8788/Y    
     54     384    28      2  1.3  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8759__5477/Y 
     25     409    22      2  1.1  INVX1_RVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8750/Y       
     62     471    28      1  0.5  OA21X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8703__3680/Y 
     51     522    22      1  0.6  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8684__5115/Y 
     60     582    69      2  1.3  NAND3X0_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8674__2802/Y 
     80     662    37      4  2.3  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8660__5526/Y 
     28     689    25      1  0.6  INVX0_RVT      mesi_isc_breq_fifos/fifo_2/g1517/Y                         
     70     758    41      3  1.8  AO22X1_RVT     mesi_isc_breq_fifos/fifo_2/g1516__6131/Y                   
     98     856    43     17 12.3  NAND2X4_RVT    mesi_isc_breq_fifos/fifo_2/g2928__5115/Y                   
     44     900    41     18 10.8  INVX4_HVT      mesi_isc_breq_fifos/fifo_2/g2910/Y                         
     35     934    39      1  0.6  NAND2X0_RVT    mesi_isc_breq_fifos/fifo_2/g2876__2883/Y                   
     37     972    39      1  0.6  NAND3X0_RVT    mesi_isc_breq_fifos/fifo_2/g2817__6161/Y                   
      0     972     -      1    -  SDFFASRSX2_RVT mesi_isc_breq_fifos/fifo_2/data_o_reg_34_/D                
#------------------------------------------------------------------------------------------------------------



Path 194: MET (2 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/data_o_reg_33_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/data_o_reg_33_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     107                  
       Uncertainty:-      20                  
     Required Time:=     973                  
      Launch Clock:-     100                  
         Data Path:-     872                  
             Slack:=       2                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load      Cell                             Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                            
#------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)      mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK            
    163     263    61      1  2.7  SDFFASX1_RVT   mesi_isc_breq_fifos/fifo_0/status_empty_reg/QN             
     46     309    45     15 11.0  INVX4_RVT      mesi_isc_breq_fifos/fifo_0/fopt3094/Y                      
     21     330    27      6  3.5  INVX4_RVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8788/Y    
     54     384    28      2  1.3  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8759__5477/Y 
     25     409    22      2  1.1  INVX1_RVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8750/Y       
     62     471    28      1  0.5  OA21X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8703__3680/Y 
     51     522    22      1  0.6  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8684__5115/Y 
     60     582    69      2  1.3  NAND3X0_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8674__2802/Y 
     80     662    37      4  2.3  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8660__5526/Y 
     28     689    25      1  0.6  INVX0_RVT      mesi_isc_breq_fifos/fifo_2/g1517/Y                         
     70     758    41      3  1.8  AO22X1_RVT     mesi_isc_breq_fifos/fifo_2/g1516__6131/Y                   
     98     856    43     17 12.3  NAND2X4_RVT    mesi_isc_breq_fifos/fifo_2/g2928__5115/Y                   
     44     900    41     18 10.8  INVX4_HVT      mesi_isc_breq_fifos/fifo_2/g2910/Y                         
     35     934    39      1  0.6  NAND2X0_RVT    mesi_isc_breq_fifos/fifo_2/g2874__9315/Y                   
     37     972    39      1  0.6  NAND3X0_RVT    mesi_isc_breq_fifos/fifo_2/g2816__4733/Y                   
      0     972     -      1    -  SDFFASRSX2_RVT mesi_isc_breq_fifos/fifo_2/data_o_reg_33_/D                
#------------------------------------------------------------------------------------------------------------



Path 195: MET (2 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/data_o_reg_30_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/data_o_reg_30_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     107                  
       Uncertainty:-      20                  
     Required Time:=     973                  
      Launch Clock:-     100                  
         Data Path:-     872                  
             Slack:=       2                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load      Cell                             Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                            
#------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)      mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK            
    163     263    61      1  2.7  SDFFASX1_RVT   mesi_isc_breq_fifos/fifo_0/status_empty_reg/QN             
     46     309    45     15 11.0  INVX4_RVT      mesi_isc_breq_fifos/fifo_0/fopt3094/Y                      
     21     330    27      6  3.5  INVX4_RVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8788/Y    
     54     384    28      2  1.3  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8759__5477/Y 
     25     409    22      2  1.1  INVX1_RVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8750/Y       
     62     471    28      1  0.5  OA21X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8703__3680/Y 
     51     522    22      1  0.6  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8684__5115/Y 
     60     582    69      2  1.3  NAND3X0_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8674__2802/Y 
     80     662    37      4  2.3  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8660__5526/Y 
     28     689    25      1  0.6  INVX0_RVT      mesi_isc_breq_fifos/fifo_2/g1517/Y                         
     70     758    41      3  1.8  AO22X1_RVT     mesi_isc_breq_fifos/fifo_2/g1516__6131/Y                   
     98     856    43     17 12.3  NAND2X4_RVT    mesi_isc_breq_fifos/fifo_2/g2928__5115/Y                   
     44     900    41     18 10.8  INVX4_HVT      mesi_isc_breq_fifos/fifo_2/g2910/Y                         
     35     934    39      1  0.6  NAND2X0_RVT    mesi_isc_breq_fifos/fifo_2/g2867__7098/Y                   
     37     972    39      1  0.6  NAND3X0_RVT    mesi_isc_breq_fifos/fifo_2/g2812__6131/Y                   
      0     972     -      1    -  SDFFASRSX2_RVT mesi_isc_breq_fifos/fifo_2/data_o_reg_30_/D                
#------------------------------------------------------------------------------------------------------------



Path 196: MET (2 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/data_o_reg_29_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/data_o_reg_29_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     107                  
       Uncertainty:-      20                  
     Required Time:=     973                  
      Launch Clock:-     100                  
         Data Path:-     872                  
             Slack:=       2                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load      Cell                             Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                            
#------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)      mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK            
    163     263    61      1  2.7  SDFFASX1_RVT   mesi_isc_breq_fifos/fifo_0/status_empty_reg/QN             
     46     309    45     15 11.0  INVX4_RVT      mesi_isc_breq_fifos/fifo_0/fopt3094/Y                      
     21     330    27      6  3.5  INVX4_RVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8788/Y    
     54     384    28      2  1.3  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8759__5477/Y 
     25     409    22      2  1.1  INVX1_RVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8750/Y       
     62     471    28      1  0.5  OA21X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8703__3680/Y 
     51     522    22      1  0.6  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8684__5115/Y 
     60     582    69      2  1.3  NAND3X0_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8674__2802/Y 
     80     662    37      4  2.3  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8660__5526/Y 
     28     689    25      1  0.6  INVX0_RVT      mesi_isc_breq_fifos/fifo_2/g1517/Y                         
     70     758    41      3  1.8  AO22X1_RVT     mesi_isc_breq_fifos/fifo_2/g1516__6131/Y                   
     98     856    43     17 12.3  NAND2X4_RVT    mesi_isc_breq_fifos/fifo_2/g2928__5115/Y                   
     44     900    41     18 10.8  INVX4_HVT      mesi_isc_breq_fifos/fifo_2/g2910/Y                         
     35     934    39      1  0.6  NAND2X0_RVT    mesi_isc_breq_fifos/fifo_2/g2865__5122/Y                   
     37     972    39      1  0.6  NAND3X0_RVT    mesi_isc_breq_fifos/fifo_2/g2811__7098/Y                   
      0     972     -      1    -  SDFFASRSX2_RVT mesi_isc_breq_fifos/fifo_2/data_o_reg_29_/D                
#------------------------------------------------------------------------------------------------------------



Path 197: MET (2 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/data_o_reg_28_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/data_o_reg_28_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     107                  
       Uncertainty:-      20                  
     Required Time:=     973                  
      Launch Clock:-     100                  
         Data Path:-     872                  
             Slack:=       2                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load      Cell                             Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                            
#------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)      mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK            
    163     263    61      1  2.7  SDFFASX1_RVT   mesi_isc_breq_fifos/fifo_0/status_empty_reg/QN             
     46     309    45     15 11.0  INVX4_RVT      mesi_isc_breq_fifos/fifo_0/fopt3094/Y                      
     21     330    27      6  3.5  INVX4_RVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8788/Y    
     54     384    28      2  1.3  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8759__5477/Y 
     25     409    22      2  1.1  INVX1_RVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8750/Y       
     62     471    28      1  0.5  OA21X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8703__3680/Y 
     51     522    22      1  0.6  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8684__5115/Y 
     60     582    69      2  1.3  NAND3X0_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8674__2802/Y 
     80     662    37      4  2.3  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8660__5526/Y 
     28     689    25      1  0.6  INVX0_RVT      mesi_isc_breq_fifos/fifo_2/g1517/Y                         
     70     758    41      3  1.8  AO22X1_RVT     mesi_isc_breq_fifos/fifo_2/g1516__6131/Y                   
     98     856    43     17 12.3  NAND2X4_RVT    mesi_isc_breq_fifos/fifo_2/g2928__5115/Y                   
     44     900    41     18 10.8  INVX4_HVT      mesi_isc_breq_fifos/fifo_2/g2910/Y                         
     35     934    39      1  0.6  NAND2X0_RVT    mesi_isc_breq_fifos/fifo_2/g2875__9945/Y                   
     37     972    39      1  0.6  NAND3X0_RVT    mesi_isc_breq_fifos/fifo_2/g2810__8246/Y                   
      0     972     -      1    -  SDFFASRSX2_RVT mesi_isc_breq_fifos/fifo_2/data_o_reg_28_/D                
#------------------------------------------------------------------------------------------------------------



Path 198: MET (2 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/data_o_reg_27_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/data_o_reg_27_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     107                  
       Uncertainty:-      20                  
     Required Time:=     973                  
      Launch Clock:-     100                  
         Data Path:-     872                  
             Slack:=       2                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load      Cell                             Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                            
#------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)      mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK            
    163     263    61      1  2.7  SDFFASX1_RVT   mesi_isc_breq_fifos/fifo_0/status_empty_reg/QN             
     46     309    45     15 11.0  INVX4_RVT      mesi_isc_breq_fifos/fifo_0/fopt3094/Y                      
     21     330    27      6  3.5  INVX4_RVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8788/Y    
     54     384    28      2  1.3  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8759__5477/Y 
     25     409    22      2  1.1  INVX1_RVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8750/Y       
     62     471    28      1  0.5  OA21X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8703__3680/Y 
     51     522    22      1  0.6  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8684__5115/Y 
     60     582    69      2  1.3  NAND3X0_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8674__2802/Y 
     80     662    37      4  2.3  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8660__5526/Y 
     28     689    25      1  0.6  INVX0_RVT      mesi_isc_breq_fifos/fifo_2/g1517/Y                         
     70     758    41      3  1.8  AO22X1_RVT     mesi_isc_breq_fifos/fifo_2/g1516__6131/Y                   
     98     856    43     17 12.3  NAND2X4_RVT    mesi_isc_breq_fifos/fifo_2/g2928__5115/Y                   
     44     900    41     18 10.8  INVX4_HVT      mesi_isc_breq_fifos/fifo_2/g2910/Y                         
     35     934    39      1  0.6  NAND2X0_RVT    mesi_isc_breq_fifos/fifo_2/g2861__3680/Y                   
     37     972    39      1  0.6  NAND3X0_RVT    mesi_isc_breq_fifos/fifo_2/g2809__5122/Y                   
      0     972     -      1    -  SDFFASRSX2_RVT mesi_isc_breq_fifos/fifo_2/data_o_reg_27_/D                
#------------------------------------------------------------------------------------------------------------



Path 199: MET (2 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/data_o_reg_26_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/data_o_reg_26_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     107                  
       Uncertainty:-      20                  
     Required Time:=     973                  
      Launch Clock:-     100                  
         Data Path:-     872                  
             Slack:=       2                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load      Cell                             Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                            
#------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)      mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK            
    163     263    61      1  2.7  SDFFASX1_RVT   mesi_isc_breq_fifos/fifo_0/status_empty_reg/QN             
     46     309    45     15 11.0  INVX4_RVT      mesi_isc_breq_fifos/fifo_0/fopt3094/Y                      
     21     330    27      6  3.5  INVX4_RVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8788/Y    
     54     384    28      2  1.3  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8759__5477/Y 
     25     409    22      2  1.1  INVX1_RVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8750/Y       
     62     471    28      1  0.5  OA21X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8703__3680/Y 
     51     522    22      1  0.6  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8684__5115/Y 
     60     582    69      2  1.3  NAND3X0_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8674__2802/Y 
     80     662    37      4  2.3  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8660__5526/Y 
     28     689    25      1  0.6  INVX0_RVT      mesi_isc_breq_fifos/fifo_2/g1517/Y                         
     70     758    41      3  1.8  AO22X1_RVT     mesi_isc_breq_fifos/fifo_2/g1516__6131/Y                   
     98     856    43     17 12.3  NAND2X4_RVT    mesi_isc_breq_fifos/fifo_2/g2928__5115/Y                   
     44     900    41     18 10.8  INVX4_HVT      mesi_isc_breq_fifos/fifo_2/g2910/Y                         
     35     934    39      1  0.6  NAND2X0_RVT    mesi_isc_breq_fifos/fifo_2/g2870__5115/Y                   
     37     972    39      1  0.6  NAND3X0_RVT    mesi_isc_breq_fifos/fifo_2/g2807__2802/Y                   
      0     972     -      1    -  SDFFASRSX2_RVT mesi_isc_breq_fifos/fifo_2/data_o_reg_26_/D                
#------------------------------------------------------------------------------------------------------------



Path 200: MET (2 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/data_o_reg_25_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/data_o_reg_25_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     107                  
       Uncertainty:-      20                  
     Required Time:=     973                  
      Launch Clock:-     100                  
         Data Path:-     872                  
             Slack:=       2                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load      Cell                             Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                            
#------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)      mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK            
    163     263    61      1  2.7  SDFFASX1_RVT   mesi_isc_breq_fifos/fifo_0/status_empty_reg/QN             
     46     309    45     15 11.0  INVX4_RVT      mesi_isc_breq_fifos/fifo_0/fopt3094/Y                      
     21     330    27      6  3.5  INVX4_RVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8788/Y    
     54     384    28      2  1.3  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8759__5477/Y 
     25     409    22      2  1.1  INVX1_RVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8750/Y       
     62     471    28      1  0.5  OA21X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8703__3680/Y 
     51     522    22      1  0.6  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8684__5115/Y 
     60     582    69      2  1.3  NAND3X0_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8674__2802/Y 
     80     662    37      4  2.3  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8660__5526/Y 
     28     689    25      1  0.6  INVX0_RVT      mesi_isc_breq_fifos/fifo_2/g1517/Y                         
     70     758    41      3  1.8  AO22X1_RVT     mesi_isc_breq_fifos/fifo_2/g1516__6131/Y                   
     98     856    43     17 12.3  NAND2X4_RVT    mesi_isc_breq_fifos/fifo_2/g2928__5115/Y                   
     44     900    41     18 10.8  INVX4_HVT      mesi_isc_breq_fifos/fifo_2/g2910/Y                         
     35     934    39      1  0.6  NAND2X0_RVT    mesi_isc_breq_fifos/fifo_2/g2908__6417/Y                   
     37     972    39      1  0.6  NAND3X0_RVT    mesi_isc_breq_fifos/fifo_2/g2840__6131/Y                   
      0     972     -      1    -  SDFFASRSX2_RVT mesi_isc_breq_fifos/fifo_2/data_o_reg_25_/D                
#------------------------------------------------------------------------------------------------------------



Path 201: MET (2 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/data_o_reg_20_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/data_o_reg_20_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     107                  
       Uncertainty:-      20                  
     Required Time:=     973                  
      Launch Clock:-     100                  
         Data Path:-     872                  
             Slack:=       2                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load      Cell                             Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                            
#------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)      mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK            
    163     263    61      1  2.7  SDFFASX1_RVT   mesi_isc_breq_fifos/fifo_0/status_empty_reg/QN             
     46     309    45     15 11.0  INVX4_RVT      mesi_isc_breq_fifos/fifo_0/fopt3094/Y                      
     21     330    27      6  3.5  INVX4_RVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8788/Y    
     54     384    28      2  1.3  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8759__5477/Y 
     25     409    22      2  1.1  INVX1_RVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8750/Y       
     62     471    28      1  0.5  OA21X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8703__3680/Y 
     51     522    22      1  0.6  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8684__5115/Y 
     60     582    69      2  1.3  NAND3X0_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8674__2802/Y 
     80     662    37      4  2.3  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8660__5526/Y 
     28     689    25      1  0.6  INVX0_RVT      mesi_isc_breq_fifos/fifo_2/g1517/Y                         
     70     758    41      3  1.8  AO22X1_RVT     mesi_isc_breq_fifos/fifo_2/g1516__6131/Y                   
     98     856    43     17 12.3  NAND2X4_RVT    mesi_isc_breq_fifos/fifo_2/g2928__5115/Y                   
     44     900    41     18 10.8  INVX4_HVT      mesi_isc_breq_fifos/fifo_2/g2910/Y                         
     35     934    39      1  0.6  NAND2X0_RVT    mesi_isc_breq_fifos/fifo_2/g2901__6161/Y                   
     37     972    39      1  0.6  NAND3X0_RVT    mesi_isc_breq_fifos/fifo_2/g2835__2802/Y                   
      0     972     -      1    -  SDFFASRSX2_RVT mesi_isc_breq_fifos/fifo_2/data_o_reg_20_/D                
#------------------------------------------------------------------------------------------------------------



Path 202: MET (2 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/data_o_reg_17_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/data_o_reg_17_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     107                  
       Uncertainty:-      20                  
     Required Time:=     973                  
      Launch Clock:-     100                  
         Data Path:-     872                  
             Slack:=       2                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load      Cell                             Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                            
#------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)      mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK            
    163     263    61      1  2.7  SDFFASX1_RVT   mesi_isc_breq_fifos/fifo_0/status_empty_reg/QN             
     46     309    45     15 11.0  INVX4_RVT      mesi_isc_breq_fifos/fifo_0/fopt3094/Y                      
     21     330    27      6  3.5  INVX4_RVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8788/Y    
     54     384    28      2  1.3  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8759__5477/Y 
     25     409    22      2  1.1  INVX1_RVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8750/Y       
     62     471    28      1  0.5  OA21X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8703__3680/Y 
     51     522    22      1  0.6  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8684__5115/Y 
     60     582    69      2  1.3  NAND3X0_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8674__2802/Y 
     80     662    37      4  2.3  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8660__5526/Y 
     28     689    25      1  0.6  INVX0_RVT      mesi_isc_breq_fifos/fifo_2/g1517/Y                         
     70     758    41      3  1.8  AO22X1_RVT     mesi_isc_breq_fifos/fifo_2/g1516__6131/Y                   
     98     856    43     17 12.3  NAND2X4_RVT    mesi_isc_breq_fifos/fifo_2/g2928__5115/Y                   
     44     900    41     18 10.8  INVX4_HVT      mesi_isc_breq_fifos/fifo_2/g2910/Y                         
     35     934    39      1  0.6  NAND2X0_RVT    mesi_isc_breq_fifos/fifo_2/g2897__1881/Y                   
     37     972    39      1  0.6  NAND3X0_RVT    mesi_isc_breq_fifos/fifo_2/g2832__6783/Y                   
      0     972     -      1    -  SDFFASRSX2_RVT mesi_isc_breq_fifos/fifo_2/data_o_reg_17_/D                
#------------------------------------------------------------------------------------------------------------



Path 203: MET (2 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/data_o_reg_12_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/data_o_reg_12_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     107                  
       Uncertainty:-      20                  
     Required Time:=     973                  
      Launch Clock:-     100                  
         Data Path:-     872                  
             Slack:=       2                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load      Cell                             Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                            
#------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)      mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK            
    163     263    61      1  2.7  SDFFASX1_RVT   mesi_isc_breq_fifos/fifo_0/status_empty_reg/QN             
     46     309    45     15 11.0  INVX4_RVT      mesi_isc_breq_fifos/fifo_0/fopt3094/Y                      
     21     330    27      6  3.5  INVX4_RVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8788/Y    
     54     384    28      2  1.3  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8759__5477/Y 
     25     409    22      2  1.1  INVX1_RVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8750/Y       
     62     471    28      1  0.5  OA21X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8703__3680/Y 
     51     522    22      1  0.6  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8684__5115/Y 
     60     582    69      2  1.3  NAND3X0_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8674__2802/Y 
     80     662    37      4  2.3  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8660__5526/Y 
     28     689    25      1  0.6  INVX0_RVT      mesi_isc_breq_fifos/fifo_2/g1517/Y                         
     70     758    41      3  1.8  AO22X1_RVT     mesi_isc_breq_fifos/fifo_2/g1516__6131/Y                   
     98     856    43     17 12.3  NAND2X4_RVT    mesi_isc_breq_fifos/fifo_2/g2928__5115/Y                   
     44     900    41     18 10.8  INVX4_HVT      mesi_isc_breq_fifos/fifo_2/g2910/Y                         
     35     934    39      1  0.6  NAND2X0_RVT    mesi_isc_breq_fifos/fifo_2/g2891__2802/Y                   
     37     972    39      1  0.6  NAND3X0_RVT    mesi_isc_breq_fifos/fifo_2/g2827__5107/Y                   
      0     972     -      1    -  SDFFASRSX2_RVT mesi_isc_breq_fifos/fifo_2/data_o_reg_12_/D                
#------------------------------------------------------------------------------------------------------------



Path 204: MET (2 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/data_o_reg_11_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/data_o_reg_11_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     107                  
       Uncertainty:-      20                  
     Required Time:=     973                  
      Launch Clock:-     100                  
         Data Path:-     872                  
             Slack:=       2                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load      Cell                             Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                            
#------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)      mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK            
    163     263    61      1  2.7  SDFFASX1_RVT   mesi_isc_breq_fifos/fifo_0/status_empty_reg/QN             
     46     309    45     15 11.0  INVX4_RVT      mesi_isc_breq_fifos/fifo_0/fopt3094/Y                      
     21     330    27      6  3.5  INVX4_RVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8788/Y    
     54     384    28      2  1.3  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8759__5477/Y 
     25     409    22      2  1.1  INVX1_RVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8750/Y       
     62     471    28      1  0.5  OA21X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8703__3680/Y 
     51     522    22      1  0.6  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8684__5115/Y 
     60     582    69      2  1.3  NAND3X0_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8674__2802/Y 
     80     662    37      4  2.3  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8660__5526/Y 
     28     689    25      1  0.6  INVX0_RVT      mesi_isc_breq_fifos/fifo_2/g1517/Y                         
     70     758    41      3  1.8  AO22X1_RVT     mesi_isc_breq_fifos/fifo_2/g1516__6131/Y                   
     98     856    43     17 12.3  NAND2X4_RVT    mesi_isc_breq_fifos/fifo_2/g2928__5115/Y                   
     44     900    41     18 10.8  INVX4_HVT      mesi_isc_breq_fifos/fifo_2/g2910/Y                         
     35     934    39      1  0.6  NAND2X0_RVT    mesi_isc_breq_fifos/fifo_2/g2889__3680/Y                   
     37     972    39      1  0.6  NAND3X0_RVT    mesi_isc_breq_fifos/fifo_2/g2826__2398/Y                   
      0     972     -      1    -  SDFFASRSX2_RVT mesi_isc_breq_fifos/fifo_2/data_o_reg_11_/D                
#------------------------------------------------------------------------------------------------------------



Path 205: MET (2 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/data_o_reg_10_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/data_o_reg_10_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     107                  
       Uncertainty:-      20                  
     Required Time:=     973                  
      Launch Clock:-     100                  
         Data Path:-     872                  
             Slack:=       2                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load      Cell                             Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                            
#------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)      mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK            
    163     263    61      1  2.7  SDFFASX1_RVT   mesi_isc_breq_fifos/fifo_0/status_empty_reg/QN             
     46     309    45     15 11.0  INVX4_RVT      mesi_isc_breq_fifos/fifo_0/fopt3094/Y                      
     21     330    27      6  3.5  INVX4_RVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8788/Y    
     54     384    28      2  1.3  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8759__5477/Y 
     25     409    22      2  1.1  INVX1_RVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8750/Y       
     62     471    28      1  0.5  OA21X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8703__3680/Y 
     51     522    22      1  0.6  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8684__5115/Y 
     60     582    69      2  1.3  NAND3X0_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8674__2802/Y 
     80     662    37      4  2.3  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8660__5526/Y 
     28     689    25      1  0.6  INVX0_RVT      mesi_isc_breq_fifos/fifo_2/g1517/Y                         
     70     758    41      3  1.8  AO22X1_RVT     mesi_isc_breq_fifos/fifo_2/g1516__6131/Y                   
     98     856    43     17 12.3  NAND2X4_RVT    mesi_isc_breq_fifos/fifo_2/g2928__5115/Y                   
     44     900    41     18 10.8  INVX4_HVT      mesi_isc_breq_fifos/fifo_2/g2910/Y                         
     35     934    39      1  0.6  NAND2X0_RVT    mesi_isc_breq_fifos/fifo_2/g2881__5477/Y                   
     37     972    39      1  0.6  NAND3X0_RVT    mesi_isc_breq_fifos/fifo_2/g2821__2346/Y                   
      0     972     -      1    -  SDFFASRSX2_RVT mesi_isc_breq_fifos/fifo_2/data_o_reg_10_/D                
#------------------------------------------------------------------------------------------------------------



Path 206: MET (2 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/data_o_reg_38_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/data_o_reg_38_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     106                  
       Uncertainty:-      20                  
     Required Time:=     974                  
      Launch Clock:-     100                  
         Data Path:-     872                  
             Slack:=       2                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load      Cell                             Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                            
#------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)      mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT   mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT      mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     66     680    38      4  2.4  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8659__8428/Y 
     91     771    41      3  1.8  AO22X1_RVT     mesi_isc_breq_fifos/fifo_0/g1636__2398/Y                   
    102     873    49     18 15.5  NAND2X4_RVT    mesi_isc_breq_fifos/fifo_0/g3048__6260/Y                   
     29     903    31     17 10.2  INVX8_RVT      mesi_isc_breq_fifos/fifo_0/g3030/Y                         
     33     936    35      1  0.6  NAND2X0_RVT    mesi_isc_breq_fifos/fifo_0/g3007__6161/Y                   
     36     972    38      1  0.6  NAND3X0_RVT    mesi_isc_breq_fifos/fifo_0/g2943__5122/Y                   
      0     972     -      1    -  SDFFASRSX2_RVT mesi_isc_breq_fifos/fifo_0/data_o_reg_38_/D                
#------------------------------------------------------------------------------------------------------------



Path 207: MET (2 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/data_o_reg_37_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/data_o_reg_37_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     106                  
       Uncertainty:-      20                  
     Required Time:=     974                  
      Launch Clock:-     100                  
         Data Path:-     872                  
             Slack:=       2                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load      Cell                             Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                            
#------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)      mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT   mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT      mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     66     680    38      4  2.4  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8659__8428/Y 
     91     771    41      3  1.8  AO22X1_RVT     mesi_isc_breq_fifos/fifo_0/g1636__2398/Y                   
    102     873    49     18 15.5  NAND2X4_RVT    mesi_isc_breq_fifos/fifo_0/g3048__6260/Y                   
     29     903    31     17 10.2  INVX8_RVT      mesi_isc_breq_fifos/fifo_0/g3030/Y                         
     33     936    35      1  0.6  NAND2X0_RVT    mesi_isc_breq_fifos/fifo_0/g3002__6131/Y                   
     36     972    38      1  0.6  NAND3X0_RVT    mesi_isc_breq_fifos/fifo_0/g2942__1705/Y                   
      0     972     -      1    -  SDFFASRSX2_RVT mesi_isc_breq_fifos/fifo_0/data_o_reg_37_/D                
#------------------------------------------------------------------------------------------------------------



Path 208: MET (2 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/data_o_reg_36_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/data_o_reg_36_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     106                  
       Uncertainty:-      20                  
     Required Time:=     974                  
      Launch Clock:-     100                  
         Data Path:-     872                  
             Slack:=       2                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load      Cell                             Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                            
#------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)      mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT   mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT      mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     66     680    38      4  2.4  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8659__8428/Y 
     91     771    41      3  1.8  AO22X1_RVT     mesi_isc_breq_fifos/fifo_0/g1636__2398/Y                   
    102     873    49     18 15.5  NAND2X4_RVT    mesi_isc_breq_fifos/fifo_0/g3048__6260/Y                   
     29     903    31     17 10.2  INVX8_RVT      mesi_isc_breq_fifos/fifo_0/g3030/Y                         
     33     936    35      1  0.6  NAND2X0_RVT    mesi_isc_breq_fifos/fifo_0/g2999__5122/Y                   
     36     972    38      1  0.6  NAND3X0_RVT    mesi_isc_breq_fifos/fifo_0/g2940__1617/Y                   
      0     972     -      1    -  SDFFASRSX2_RVT mesi_isc_breq_fifos/fifo_0/data_o_reg_36_/D                
#------------------------------------------------------------------------------------------------------------



Path 209: MET (2 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/data_o_reg_35_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/data_o_reg_35_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     106                  
       Uncertainty:-      20                  
     Required Time:=     974                  
      Launch Clock:-     100                  
         Data Path:-     872                  
             Slack:=       2                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load      Cell                             Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                            
#------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)      mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT   mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT      mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     66     680    38      4  2.4  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8659__8428/Y 
     91     771    41      3  1.8  AO22X1_RVT     mesi_isc_breq_fifos/fifo_0/g1636__2398/Y                   
    102     873    49     18 15.5  NAND2X4_RVT    mesi_isc_breq_fifos/fifo_0/g3048__6260/Y                   
     29     903    31     17 10.2  INVX8_RVT      mesi_isc_breq_fifos/fifo_0/g3030/Y                         
     33     936    35      1  0.6  NAND2X0_RVT    mesi_isc_breq_fifos/fifo_0/g2987__5477/Y                   
     36     972    38      1  0.6  NAND3X0_RVT    mesi_isc_breq_fifos/fifo_0/g2939__3680/Y                   
      0     972     -      1    -  SDFFASRSX2_RVT mesi_isc_breq_fifos/fifo_0/data_o_reg_35_/D                
#------------------------------------------------------------------------------------------------------------



Path 210: MET (2 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/data_o_reg_34_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/data_o_reg_34_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     106                  
       Uncertainty:-      20                  
     Required Time:=     974                  
      Launch Clock:-     100                  
         Data Path:-     872                  
             Slack:=       2                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load      Cell                             Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                            
#------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)      mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT   mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT      mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     66     680    38      4  2.4  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8659__8428/Y 
     91     771    41      3  1.8  AO22X1_RVT     mesi_isc_breq_fifos/fifo_0/g1636__2398/Y                   
    102     873    49     18 15.5  NAND2X4_RVT    mesi_isc_breq_fifos/fifo_0/g3048__6260/Y                   
     29     903    31     17 10.2  INVX8_RVT      mesi_isc_breq_fifos/fifo_0/g3030/Y                         
     33     936    35      1  0.6  NAND2X0_RVT    mesi_isc_breq_fifos/fifo_0/g2995__3680/Y                   
     36     972    38      1  0.6  NAND3X0_RVT    mesi_isc_breq_fifos/fifo_0/g2937__5526/Y                   
      0     972     -      1    -  SDFFASRSX2_RVT mesi_isc_breq_fifos/fifo_0/data_o_reg_34_/D                
#------------------------------------------------------------------------------------------------------------



Path 211: MET (2 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/data_o_reg_33_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/data_o_reg_33_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     106                  
       Uncertainty:-      20                  
     Required Time:=     974                  
      Launch Clock:-     100                  
         Data Path:-     872                  
             Slack:=       2                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load      Cell                             Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                            
#------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)      mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT   mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT      mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     66     680    38      4  2.4  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8659__8428/Y 
     91     771    41      3  1.8  AO22X1_RVT     mesi_isc_breq_fifos/fifo_0/g1636__2398/Y                   
    102     873    49     18 15.5  NAND2X4_RVT    mesi_isc_breq_fifos/fifo_0/g3048__6260/Y                   
     29     903    31     17 10.2  INVX8_RVT      mesi_isc_breq_fifos/fifo_0/g3030/Y                         
     33     936    35      1  0.6  NAND2X0_RVT    mesi_isc_breq_fifos/fifo_0/g2993__5526/Y                   
     36     972    38      1  0.6  NAND3X0_RVT    mesi_isc_breq_fifos/fifo_0/g2936__8428/Y                   
      0     972     -      1    -  SDFFASRSX2_RVT mesi_isc_breq_fifos/fifo_0/data_o_reg_33_/D                
#------------------------------------------------------------------------------------------------------------



Path 212: MET (2 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/data_o_reg_30_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/data_o_reg_30_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     106                  
       Uncertainty:-      20                  
     Required Time:=     974                  
      Launch Clock:-     100                  
         Data Path:-     872                  
             Slack:=       2                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load      Cell                             Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                            
#------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)      mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT   mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT      mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     66     680    38      4  2.4  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8659__8428/Y 
     91     771    41      3  1.8  AO22X1_RVT     mesi_isc_breq_fifos/fifo_0/g1636__2398/Y                   
    102     873    49     18 15.5  NAND2X4_RVT    mesi_isc_breq_fifos/fifo_0/g3048__6260/Y                   
     29     903    31     17 10.2  INVX8_RVT      mesi_isc_breq_fifos/fifo_0/g3030/Y                         
     33     936    35      1  0.6  NAND2X0_RVT    mesi_isc_breq_fifos/fifo_0/g2986__6417/Y                   
     36     972    38      1  0.6  NAND3X0_RVT    mesi_isc_breq_fifos/fifo_0/g2932__2398/Y                   
      0     972     -      1    -  SDFFASRSX2_RVT mesi_isc_breq_fifos/fifo_0/data_o_reg_30_/D                
#------------------------------------------------------------------------------------------------------------



Path 213: MET (2 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/data_o_reg_29_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/data_o_reg_29_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     106                  
       Uncertainty:-      20                  
     Required Time:=     974                  
      Launch Clock:-     100                  
         Data Path:-     872                  
             Slack:=       2                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load      Cell                             Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                            
#------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)      mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT   mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT      mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     66     680    38      4  2.4  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8659__8428/Y 
     91     771    41      3  1.8  AO22X1_RVT     mesi_isc_breq_fifos/fifo_0/g1636__2398/Y                   
    102     873    49     18 15.5  NAND2X4_RVT    mesi_isc_breq_fifos/fifo_0/g3048__6260/Y                   
     29     903    31     17 10.2  INVX8_RVT      mesi_isc_breq_fifos/fifo_0/g3030/Y                         
     33     936    35      1  0.6  NAND2X0_RVT    mesi_isc_breq_fifos/fifo_0/g2984__1666/Y                   
     36     972    38      1  0.6  NAND3X0_RVT    mesi_isc_breq_fifos/fifo_0/g2931__5477/Y                   
      0     972     -      1    -  SDFFASRSX2_RVT mesi_isc_breq_fifos/fifo_0/data_o_reg_29_/D                
#------------------------------------------------------------------------------------------------------------



Path 214: MET (2 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/data_o_reg_28_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/data_o_reg_28_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     106                  
       Uncertainty:-      20                  
     Required Time:=     974                  
      Launch Clock:-     100                  
         Data Path:-     872                  
             Slack:=       2                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load      Cell                             Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                            
#------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)      mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT   mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT      mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     66     680    38      4  2.4  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8659__8428/Y 
     91     771    41      3  1.8  AO22X1_RVT     mesi_isc_breq_fifos/fifo_0/g1636__2398/Y                   
    102     873    49     18 15.5  NAND2X4_RVT    mesi_isc_breq_fifos/fifo_0/g3048__6260/Y                   
     29     903    31     17 10.2  INVX8_RVT      mesi_isc_breq_fifos/fifo_0/g3030/Y                         
     33     936    35      1  0.6  NAND2X0_RVT    mesi_isc_breq_fifos/fifo_0/g2994__6783/Y                   
     36     972    38      1  0.6  NAND3X0_RVT    mesi_isc_breq_fifos/fifo_0/g2930__6417/Y                   
      0     972     -      1    -  SDFFASRSX2_RVT mesi_isc_breq_fifos/fifo_0/data_o_reg_28_/D                
#------------------------------------------------------------------------------------------------------------



Path 215: MET (2 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/data_o_reg_27_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/data_o_reg_27_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     106                  
       Uncertainty:-      20                  
     Required Time:=     974                  
      Launch Clock:-     100                  
         Data Path:-     872                  
             Slack:=       2                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load      Cell                             Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                            
#------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)      mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT   mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT      mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     66     680    38      4  2.4  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8659__8428/Y 
     91     771    41      3  1.8  AO22X1_RVT     mesi_isc_breq_fifos/fifo_0/g1636__2398/Y                   
    102     873    49     18 15.5  NAND2X4_RVT    mesi_isc_breq_fifos/fifo_0/g3048__6260/Y                   
     29     903    31     17 10.2  INVX8_RVT      mesi_isc_breq_fifos/fifo_0/g3030/Y                         
     33     936    35      1  0.6  NAND2X0_RVT    mesi_isc_breq_fifos/fifo_0/g2980__9315/Y                   
     36     972    38      1  0.6  NAND3X0_RVT    mesi_isc_breq_fifos/fifo_0/g2929__7410/Y                   
      0     972     -      1    -  SDFFASRSX2_RVT mesi_isc_breq_fifos/fifo_0/data_o_reg_27_/D                
#------------------------------------------------------------------------------------------------------------



Path 216: MET (2 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/data_o_reg_26_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/data_o_reg_26_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     106                  
       Uncertainty:-      20                  
     Required Time:=     974                  
      Launch Clock:-     100                  
         Data Path:-     872                  
             Slack:=       2                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load      Cell                             Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                            
#------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)      mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT   mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT      mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     66     680    38      4  2.4  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8659__8428/Y 
     91     771    41      3  1.8  AO22X1_RVT     mesi_isc_breq_fifos/fifo_0/g1636__2398/Y                   
    102     873    49     18 15.5  NAND2X4_RVT    mesi_isc_breq_fifos/fifo_0/g3048__6260/Y                   
     29     903    31     17 10.2  INVX8_RVT      mesi_isc_breq_fifos/fifo_0/g3030/Y                         
     33     936    35      1  0.6  NAND2X0_RVT    mesi_isc_breq_fifos/fifo_0/g2990__6260/Y                   
     36     972    38      1  0.6  NAND3X0_RVT    mesi_isc_breq_fifos/fifo_0/g2927__2346/Y                   
      0     972     -      1    -  SDFFASRSX2_RVT mesi_isc_breq_fifos/fifo_0/data_o_reg_26_/D                
#------------------------------------------------------------------------------------------------------------



Path 217: MET (2 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/data_o_reg_24_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/data_o_reg_24_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     106                  
       Uncertainty:-      20                  
     Required Time:=     974                  
      Launch Clock:-     100                  
         Data Path:-     872                  
             Slack:=       2                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load      Cell                             Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                            
#------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)      mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT   mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT      mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     66     680    38      4  2.4  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8659__8428/Y 
     91     771    41      3  1.8  AO22X1_RVT     mesi_isc_breq_fifos/fifo_0/g1636__2398/Y                   
    102     873    49     18 15.5  NAND2X4_RVT    mesi_isc_breq_fifos/fifo_0/g3048__6260/Y                   
     29     903    31     17 10.2  INVX8_RVT      mesi_isc_breq_fifos/fifo_0/g3030/Y                         
     33     936    35      1  0.6  NAND2X0_RVT    mesi_isc_breq_fifos/fifo_0/g3026__1705/Y                   
     36     972    38      1  0.6  NAND3X0_RVT    mesi_isc_breq_fifos/fifo_0/g2959__5477/Y                   
      0     972     -      1    -  SDFFASRSX2_RVT mesi_isc_breq_fifos/fifo_0/data_o_reg_24_/D                
#------------------------------------------------------------------------------------------------------------



Path 218: MET (2 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/data_o_reg_20_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/data_o_reg_20_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     106                  
       Uncertainty:-      20                  
     Required Time:=     974                  
      Launch Clock:-     100                  
         Data Path:-     872                  
             Slack:=       2                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load      Cell                             Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                            
#------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)      mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT   mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT      mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     66     680    38      4  2.4  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8659__8428/Y 
     91     771    41      3  1.8  AO22X1_RVT     mesi_isc_breq_fifos/fifo_0/g1636__2398/Y                   
    102     873    49     18 15.5  NAND2X4_RVT    mesi_isc_breq_fifos/fifo_0/g3048__6260/Y                   
     29     903    31     17 10.2  INVX8_RVT      mesi_isc_breq_fifos/fifo_0/g3030/Y                         
     33     936    35      1  0.6  NAND2X0_RVT    mesi_isc_breq_fifos/fifo_0/g3020__8428/Y                   
     36     972    38      1  0.6  NAND3X0_RVT    mesi_isc_breq_fifos/fifo_0/g2955__2346/Y                   
      0     972     -      1    -  SDFFASRSX2_RVT mesi_isc_breq_fifos/fifo_0/data_o_reg_20_/D                
#------------------------------------------------------------------------------------------------------------



Path 219: MET (2 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/data_o_reg_19_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/data_o_reg_19_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     106                  
       Uncertainty:-      20                  
     Required Time:=     974                  
      Launch Clock:-     100                  
         Data Path:-     872                  
             Slack:=       2                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load      Cell                             Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                            
#------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)      mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT   mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT      mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     66     680    38      4  2.4  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8659__8428/Y 
     91     771    41      3  1.8  AO22X1_RVT     mesi_isc_breq_fifos/fifo_0/g1636__2398/Y                   
    102     873    49     18 15.5  NAND2X4_RVT    mesi_isc_breq_fifos/fifo_0/g3048__6260/Y                   
     29     903    31     17 10.2  INVX8_RVT      mesi_isc_breq_fifos/fifo_0/g3030/Y                         
     33     936    35      1  0.6  NAND2X0_RVT    mesi_isc_breq_fifos/fifo_0/g3018__6260/Y                   
     36     972    38      1  0.6  NAND3X0_RVT    mesi_isc_breq_fifos/fifo_0/g2954__2883/Y                   
      0     972     -      1    -  SDFFASRSX2_RVT mesi_isc_breq_fifos/fifo_0/data_o_reg_19_/D                
#------------------------------------------------------------------------------------------------------------



Path 220: MET (2 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/data_o_reg_18_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/data_o_reg_18_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     106                  
       Uncertainty:-      20                  
     Required Time:=     974                  
      Launch Clock:-     100                  
         Data Path:-     872                  
             Slack:=       2                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load      Cell                             Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                            
#------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)      mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT   mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT      mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     66     680    38      4  2.4  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8659__8428/Y 
     91     771    41      3  1.8  AO22X1_RVT     mesi_isc_breq_fifos/fifo_0/g1636__2398/Y                   
    102     873    49     18 15.5  NAND2X4_RVT    mesi_isc_breq_fifos/fifo_0/g3048__6260/Y                   
     29     903    31     17 10.2  INVX8_RVT      mesi_isc_breq_fifos/fifo_0/g3030/Y                         
     33     936    35      1  0.6  NAND2X0_RVT    mesi_isc_breq_fifos/fifo_0/g3003__1881/Y                   
     36     972    38      1  0.6  NAND3X0_RVT    mesi_isc_breq_fifos/fifo_0/g2953__9945/Y                   
      0     972     -      1    -  SDFFASRSX2_RVT mesi_isc_breq_fifos/fifo_0/data_o_reg_18_/D                
#------------------------------------------------------------------------------------------------------------



Path 221: MET (2 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/data_o_reg_17_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/data_o_reg_17_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     106                  
       Uncertainty:-      20                  
     Required Time:=     974                  
      Launch Clock:-     100                  
         Data Path:-     872                  
             Slack:=       2                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load      Cell                             Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                            
#------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)      mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT   mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT      mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     66     680    38      4  2.4  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8659__8428/Y 
     91     771    41      3  1.8  AO22X1_RVT     mesi_isc_breq_fifos/fifo_0/g1636__2398/Y                   
    102     873    49     18 15.5  NAND2X4_RVT    mesi_isc_breq_fifos/fifo_0/g3048__6260/Y                   
     29     903    31     17 10.2  INVX8_RVT      mesi_isc_breq_fifos/fifo_0/g3030/Y                         
     33     936    35      1  0.6  NAND2X0_RVT    mesi_isc_breq_fifos/fifo_0/g3014__6417/Y                   
     36     972    38      1  0.6  NAND3X0_RVT    mesi_isc_breq_fifos/fifo_0/g2952__9315/Y                   
      0     972     -      1    -  SDFFASRSX2_RVT mesi_isc_breq_fifos/fifo_0/data_o_reg_17_/D                
#------------------------------------------------------------------------------------------------------------



Path 222: MET (2 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/data_o_reg_9_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/data_o_reg_9_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     106                  
       Uncertainty:-      20                  
     Required Time:=     974                  
      Launch Clock:-     100                  
         Data Path:-     872                  
             Slack:=       2                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load      Cell                             Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                            
#------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)      mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT   mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT      mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     66     680    38      4  2.4  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8659__8428/Y 
     91     771    41      3  1.8  AO22X1_RVT     mesi_isc_breq_fifos/fifo_0/g1636__2398/Y                   
    102     873    49     18 15.5  NAND2X4_RVT    mesi_isc_breq_fifos/fifo_0/g3048__6260/Y                   
     29     903    31     17 10.2  INVX8_RVT      mesi_isc_breq_fifos/fifo_0/g3030/Y                         
     33     936    35      1  0.6  NAND2X0_RVT    mesi_isc_breq_fifos/fifo_0/g2998__1705/Y                   
     36     972    38      1  0.6  NAND3X0_RVT    mesi_isc_breq_fifos/fifo_0/g2938__6783/Y                   
      0     972     -      1    -  SDFFASRSX2_RVT mesi_isc_breq_fifos/fifo_0/data_o_reg_9_/D                 
#------------------------------------------------------------------------------------------------------------



Path 223: MET (4 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/data_o_reg_40_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/data_o_reg_40_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     857                  
             Slack:=       4                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK            
    189     289    71      1  2.7  SDFFASX1_RVT mesi_isc_breq_fifos/fifo_0/status_empty_reg/QN             
     41     330    50     15 10.6  INVX4_RVT    mesi_isc_breq_fifos/fifo_0/fopt3094/Y                      
     28     357    29      6  3.6  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8788/Y    
     54     411    28      2  1.3  AND2X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8759__5477/Y 
     49     460    50      1  0.6  NAND3X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8702__6783/Y 
     50     510    53      1  0.6  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8683__1881/Y 
     91     601    44      2  1.3  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8681__7098/Y 
     79     679    45      6  4.8  AND2X2_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8664__6783/Y 
     19     698    25      2  1.1  INVX2_RVT    mesi_isc_breq_fifos/fifo_3/g2180/Y                         
     78     776    25      1  1.4  OAI22X1_RVT  mesi_isc_breq_fifos/fifo_3/g2176__9315/Y                   
     56     832    34     34 17.0  NBUFFX8_RVT  mesi_isc_breq_fifos/fifo_3/drc_bufs2214/Y                  
     78     910    31      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g2161__5526/Y                   
     47     957    31      1  0.5  AO21X1_RVT   mesi_isc_breq_fifos/fifo_3/g2126__6417/Y                   
      0     957     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/data_o_reg_40_/D                
#----------------------------------------------------------------------------------------------------------



Path 224: MET (4 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/data_o_reg_39_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/data_o_reg_39_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     857                  
             Slack:=       4                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK            
    189     289    71      1  2.7  SDFFASX1_RVT mesi_isc_breq_fifos/fifo_0/status_empty_reg/QN             
     41     330    50     15 10.6  INVX4_RVT    mesi_isc_breq_fifos/fifo_0/fopt3094/Y                      
     28     357    29      6  3.6  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8788/Y    
     54     411    28      2  1.3  AND2X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8759__5477/Y 
     49     460    50      1  0.6  NAND3X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8702__6783/Y 
     50     510    53      1  0.6  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8683__1881/Y 
     91     601    44      2  1.3  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8681__7098/Y 
     79     679    45      6  4.8  AND2X2_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8664__6783/Y 
     19     698    25      2  1.1  INVX2_RVT    mesi_isc_breq_fifos/fifo_3/g2180/Y                         
     78     776    25      1  1.4  OAI22X1_RVT  mesi_isc_breq_fifos/fifo_3/g2176__9315/Y                   
     56     832    34     34 17.0  NBUFFX8_RVT  mesi_isc_breq_fifos/fifo_3/drc_bufs2214/Y                  
     78     910    31      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g2159__4319/Y                   
     47     957    31      1  0.5  AO21X1_RVT   mesi_isc_breq_fifos/fifo_3/g2124__1666/Y                   
      0     957     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/data_o_reg_39_/D                
#----------------------------------------------------------------------------------------------------------



Path 225: MET (4 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/data_o_reg_38_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/data_o_reg_38_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     857                  
             Slack:=       4                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK            
    189     289    71      1  2.7  SDFFASX1_RVT mesi_isc_breq_fifos/fifo_0/status_empty_reg/QN             
     41     330    50     15 10.6  INVX4_RVT    mesi_isc_breq_fifos/fifo_0/fopt3094/Y                      
     28     357    29      6  3.6  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8788/Y    
     54     411    28      2  1.3  AND2X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8759__5477/Y 
     49     460    50      1  0.6  NAND3X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8702__6783/Y 
     50     510    53      1  0.6  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8683__1881/Y 
     91     601    44      2  1.3  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8681__7098/Y 
     79     679    45      6  4.8  AND2X2_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8664__6783/Y 
     19     698    25      2  1.1  INVX2_RVT    mesi_isc_breq_fifos/fifo_3/g2180/Y                         
     78     776    25      1  1.4  OAI22X1_RVT  mesi_isc_breq_fifos/fifo_3/g2176__9315/Y                   
     56     832    34     34 17.0  NBUFFX8_RVT  mesi_isc_breq_fifos/fifo_3/drc_bufs2214/Y                  
     78     910    31      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g2158__6260/Y                   
     47     957    31      1  0.5  AO21X1_RVT   mesi_isc_breq_fifos/fifo_3/g2122__2883/Y                   
      0     957     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/data_o_reg_38_/D                
#----------------------------------------------------------------------------------------------------------



Path 226: MET (4 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/data_o_reg_37_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/data_o_reg_37_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     857                  
             Slack:=       4                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK            
    189     289    71      1  2.7  SDFFASX1_RVT mesi_isc_breq_fifos/fifo_0/status_empty_reg/QN             
     41     330    50     15 10.6  INVX4_RVT    mesi_isc_breq_fifos/fifo_0/fopt3094/Y                      
     28     357    29      6  3.6  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8788/Y    
     54     411    28      2  1.3  AND2X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8759__5477/Y 
     49     460    50      1  0.6  NAND3X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8702__6783/Y 
     50     510    53      1  0.6  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8683__1881/Y 
     91     601    44      2  1.3  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8681__7098/Y 
     79     679    45      6  4.8  AND2X2_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8664__6783/Y 
     19     698    25      2  1.1  INVX2_RVT    mesi_isc_breq_fifos/fifo_3/g2180/Y                         
     78     776    25      1  1.4  OAI22X1_RVT  mesi_isc_breq_fifos/fifo_3/g2176__9315/Y                   
     56     832    34     34 17.0  NBUFFX8_RVT  mesi_isc_breq_fifos/fifo_3/drc_bufs2214/Y                  
     78     910    31      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g2157__5107/Y                   
     47     957    31      1  0.5  AO21X1_RVT   mesi_isc_breq_fifos/fifo_3/g2120__9315/Y                   
      0     957     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/data_o_reg_37_/D                
#----------------------------------------------------------------------------------------------------------



Path 227: MET (4 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/data_o_reg_36_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/data_o_reg_36_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     857                  
             Slack:=       4                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK            
    189     289    71      1  2.7  SDFFASX1_RVT mesi_isc_breq_fifos/fifo_0/status_empty_reg/QN             
     41     330    50     15 10.6  INVX4_RVT    mesi_isc_breq_fifos/fifo_0/fopt3094/Y                      
     28     357    29      6  3.6  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8788/Y    
     54     411    28      2  1.3  AND2X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8759__5477/Y 
     49     460    50      1  0.6  NAND3X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8702__6783/Y 
     50     510    53      1  0.6  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8683__1881/Y 
     91     601    44      2  1.3  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8681__7098/Y 
     79     679    45      6  4.8  AND2X2_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8664__6783/Y 
     19     698    25      2  1.1  INVX2_RVT    mesi_isc_breq_fifos/fifo_3/g2180/Y                         
     78     776    25      1  1.4  OAI22X1_RVT  mesi_isc_breq_fifos/fifo_3/g2176__9315/Y                   
     56     832    34     34 17.0  NBUFFX8_RVT  mesi_isc_breq_fifos/fifo_3/drc_bufs2214/Y                  
     78     910    31      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g2156__2398/Y                   
     47     957    31      1  0.5  AO21X1_RVT   mesi_isc_breq_fifos/fifo_3/g2119__6161/Y                   
      0     957     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/data_o_reg_36_/D                
#----------------------------------------------------------------------------------------------------------



Path 228: MET (4 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/data_o_reg_35_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/data_o_reg_35_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     857                  
             Slack:=       4                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK            
    189     289    71      1  2.7  SDFFASX1_RVT mesi_isc_breq_fifos/fifo_0/status_empty_reg/QN             
     41     330    50     15 10.6  INVX4_RVT    mesi_isc_breq_fifos/fifo_0/fopt3094/Y                      
     28     357    29      6  3.6  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8788/Y    
     54     411    28      2  1.3  AND2X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8759__5477/Y 
     49     460    50      1  0.6  NAND3X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8702__6783/Y 
     50     510    53      1  0.6  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8683__1881/Y 
     91     601    44      2  1.3  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8681__7098/Y 
     79     679    45      6  4.8  AND2X2_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8664__6783/Y 
     19     698    25      2  1.1  INVX2_RVT    mesi_isc_breq_fifos/fifo_3/g2180/Y                         
     78     776    25      1  1.4  OAI22X1_RVT  mesi_isc_breq_fifos/fifo_3/g2176__9315/Y                   
     56     832    34     34 17.0  NBUFFX8_RVT  mesi_isc_breq_fifos/fifo_3/drc_bufs2214/Y                  
     78     910    31      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g2153__7410/Y                   
     47     957    31      1  0.5  AO21X1_RVT   mesi_isc_breq_fifos/fifo_3/g2118__4733/Y                   
      0     957     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/data_o_reg_35_/D                
#----------------------------------------------------------------------------------------------------------



Path 229: MET (4 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/data_o_reg_34_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/data_o_reg_34_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     857                  
             Slack:=       4                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK            
    189     289    71      1  2.7  SDFFASX1_RVT mesi_isc_breq_fifos/fifo_0/status_empty_reg/QN             
     41     330    50     15 10.6  INVX4_RVT    mesi_isc_breq_fifos/fifo_0/fopt3094/Y                      
     28     357    29      6  3.6  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8788/Y    
     54     411    28      2  1.3  AND2X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8759__5477/Y 
     49     460    50      1  0.6  NAND3X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8702__6783/Y 
     50     510    53      1  0.6  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8683__1881/Y 
     91     601    44      2  1.3  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8681__7098/Y 
     79     679    45      6  4.8  AND2X2_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8664__6783/Y 
     19     698    25      2  1.1  INVX2_RVT    mesi_isc_breq_fifos/fifo_3/g2180/Y                         
     78     776    25      1  1.4  OAI22X1_RVT  mesi_isc_breq_fifos/fifo_3/g2176__9315/Y                   
     56     832    34     34 17.0  NBUFFX8_RVT  mesi_isc_breq_fifos/fifo_3/drc_bufs2214/Y                  
     78     910    31      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g2152__1666/Y                   
     47     957    31      1  0.5  AO21X1_RVT   mesi_isc_breq_fifos/fifo_3/g2117__7482/Y                   
      0     957     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/data_o_reg_34_/D                
#----------------------------------------------------------------------------------------------------------



Path 230: MET (4 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/data_o_reg_33_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/data_o_reg_33_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     857                  
             Slack:=       4                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK            
    189     289    71      1  2.7  SDFFASX1_RVT mesi_isc_breq_fifos/fifo_0/status_empty_reg/QN             
     41     330    50     15 10.6  INVX4_RVT    mesi_isc_breq_fifos/fifo_0/fopt3094/Y                      
     28     357    29      6  3.6  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8788/Y    
     54     411    28      2  1.3  AND2X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8759__5477/Y 
     49     460    50      1  0.6  NAND3X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8702__6783/Y 
     50     510    53      1  0.6  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8683__1881/Y 
     91     601    44      2  1.3  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8681__7098/Y 
     79     679    45      6  4.8  AND2X2_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8664__6783/Y 
     19     698    25      2  1.1  INVX2_RVT    mesi_isc_breq_fifos/fifo_3/g2180/Y                         
     78     776    25      1  1.4  OAI22X1_RVT  mesi_isc_breq_fifos/fifo_3/g2176__9315/Y                   
     56     832    34     34 17.0  NBUFFX8_RVT  mesi_isc_breq_fifos/fifo_3/drc_bufs2214/Y                  
     78     910    31      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g2151__2346/Y                   
     47     957    31      1  0.5  AO21X1_RVT   mesi_isc_breq_fifos/fifo_3/g2116__5115/Y                   
      0     957     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/data_o_reg_33_/D                
#----------------------------------------------------------------------------------------------------------



Path 231: MET (4 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/data_o_reg_32_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/data_o_reg_32_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     857                  
             Slack:=       4                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK            
    189     289    71      1  2.7  SDFFASX1_RVT mesi_isc_breq_fifos/fifo_0/status_empty_reg/QN             
     41     330    50     15 10.6  INVX4_RVT    mesi_isc_breq_fifos/fifo_0/fopt3094/Y                      
     28     357    29      6  3.6  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8788/Y    
     54     411    28      2  1.3  AND2X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8759__5477/Y 
     49     460    50      1  0.6  NAND3X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8702__6783/Y 
     50     510    53      1  0.6  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8683__1881/Y 
     91     601    44      2  1.3  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8681__7098/Y 
     79     679    45      6  4.8  AND2X2_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8664__6783/Y 
     19     698    25      2  1.1  INVX2_RVT    mesi_isc_breq_fifos/fifo_3/g2180/Y                         
     78     776    25      1  1.4  OAI22X1_RVT  mesi_isc_breq_fifos/fifo_3/g2176__9315/Y                   
     56     832    34     34 17.0  NBUFFX8_RVT  mesi_isc_breq_fifos/fifo_3/drc_bufs2214/Y                  
     78     910    31      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g2150__2883/Y                   
     47     957    31      1  0.5  AO21X1_RVT   mesi_isc_breq_fifos/fifo_3/g2115__1881/Y                   
      0     957     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/data_o_reg_32_/D                
#----------------------------------------------------------------------------------------------------------



Path 232: MET (4 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/data_o_reg_31_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/data_o_reg_31_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     857                  
             Slack:=       4                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK            
    189     289    71      1  2.7  SDFFASX1_RVT mesi_isc_breq_fifos/fifo_0/status_empty_reg/QN             
     41     330    50     15 10.6  INVX4_RVT    mesi_isc_breq_fifos/fifo_0/fopt3094/Y                      
     28     357    29      6  3.6  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8788/Y    
     54     411    28      2  1.3  AND2X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8759__5477/Y 
     49     460    50      1  0.6  NAND3X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8702__6783/Y 
     50     510    53      1  0.6  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8683__1881/Y 
     91     601    44      2  1.3  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8681__7098/Y 
     79     679    45      6  4.8  AND2X2_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8664__6783/Y 
     19     698    25      2  1.1  INVX2_RVT    mesi_isc_breq_fifos/fifo_3/g2180/Y                         
     78     776    25      1  1.4  OAI22X1_RVT  mesi_isc_breq_fifos/fifo_3/g2176__9315/Y                   
     56     832    34     34 17.0  NBUFFX8_RVT  mesi_isc_breq_fifos/fifo_3/drc_bufs2214/Y                  
     78     910    31      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g2149__9945/Y                   
     47     957    31      1  0.5  AO21X1_RVT   mesi_isc_breq_fifos/fifo_3/g2114__6131/Y                   
      0     957     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/data_o_reg_31_/D                
#----------------------------------------------------------------------------------------------------------



Path 233: MET (4 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/data_o_reg_30_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/data_o_reg_30_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     857                  
             Slack:=       4                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK            
    189     289    71      1  2.7  SDFFASX1_RVT mesi_isc_breq_fifos/fifo_0/status_empty_reg/QN             
     41     330    50     15 10.6  INVX4_RVT    mesi_isc_breq_fifos/fifo_0/fopt3094/Y                      
     28     357    29      6  3.6  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8788/Y    
     54     411    28      2  1.3  AND2X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8759__5477/Y 
     49     460    50      1  0.6  NAND3X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8702__6783/Y 
     50     510    53      1  0.6  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8683__1881/Y 
     91     601    44      2  1.3  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8681__7098/Y 
     79     679    45      6  4.8  AND2X2_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8664__6783/Y 
     19     698    25      2  1.1  INVX2_RVT    mesi_isc_breq_fifos/fifo_3/g2180/Y                         
     78     776    25      1  1.4  OAI22X1_RVT  mesi_isc_breq_fifos/fifo_3/g2176__9315/Y                   
     56     832    34     34 17.0  NBUFFX8_RVT  mesi_isc_breq_fifos/fifo_3/drc_bufs2214/Y                  
     78     910    31      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g2148__9315/Y                   
     47     957    31      1  0.5  AO21X1_RVT   mesi_isc_breq_fifos/fifo_3/g2113__7098/Y                   
      0     957     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/data_o_reg_30_/D                
#----------------------------------------------------------------------------------------------------------



Path 234: MET (4 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/data_o_reg_29_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/data_o_reg_29_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     857                  
             Slack:=       4                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK            
    189     289    71      1  2.7  SDFFASX1_RVT mesi_isc_breq_fifos/fifo_0/status_empty_reg/QN             
     41     330    50     15 10.6  INVX4_RVT    mesi_isc_breq_fifos/fifo_0/fopt3094/Y                      
     28     357    29      6  3.6  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8788/Y    
     54     411    28      2  1.3  AND2X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8759__5477/Y 
     49     460    50      1  0.6  NAND3X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8702__6783/Y 
     50     510    53      1  0.6  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8683__1881/Y 
     91     601    44      2  1.3  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8681__7098/Y 
     79     679    45      6  4.8  AND2X2_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8664__6783/Y 
     19     698    25      2  1.1  INVX2_RVT    mesi_isc_breq_fifos/fifo_3/g2180/Y                         
     78     776    25      1  1.4  OAI22X1_RVT  mesi_isc_breq_fifos/fifo_3/g2176__9315/Y                   
     56     832    34     34 17.0  NBUFFX8_RVT  mesi_isc_breq_fifos/fifo_3/drc_bufs2214/Y                  
     78     910    31      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g2146__4733/Y                   
     47     957    31      1  0.5  AO21X1_RVT   mesi_isc_breq_fifos/fifo_3/g2112__8246/Y                   
      0     957     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/data_o_reg_29_/D                
#----------------------------------------------------------------------------------------------------------



Path 235: MET (4 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/data_o_reg_28_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/data_o_reg_28_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     857                  
             Slack:=       4                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK            
    189     289    71      1  2.7  SDFFASX1_RVT mesi_isc_breq_fifos/fifo_0/status_empty_reg/QN             
     41     330    50     15 10.6  INVX4_RVT    mesi_isc_breq_fifos/fifo_0/fopt3094/Y                      
     28     357    29      6  3.6  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8788/Y    
     54     411    28      2  1.3  AND2X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8759__5477/Y 
     49     460    50      1  0.6  NAND3X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8702__6783/Y 
     50     510    53      1  0.6  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8683__1881/Y 
     91     601    44      2  1.3  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8681__7098/Y 
     79     679    45      6  4.8  AND2X2_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8664__6783/Y 
     19     698    25      2  1.1  INVX2_RVT    mesi_isc_breq_fifos/fifo_3/g2180/Y                         
     78     776    25      1  1.4  OAI22X1_RVT  mesi_isc_breq_fifos/fifo_3/g2176__9315/Y                   
     56     832    34     34 17.0  NBUFFX8_RVT  mesi_isc_breq_fifos/fifo_3/drc_bufs2214/Y                  
     78     910    31      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g2145__7482/Y                   
     47     957    31      1  0.5  AO21X1_RVT   mesi_isc_breq_fifos/fifo_3/g2111__5122/Y                   
      0     957     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/data_o_reg_28_/D                
#----------------------------------------------------------------------------------------------------------



Path 236: MET (4 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/data_o_reg_27_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/data_o_reg_27_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     857                  
             Slack:=       4                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK            
    189     289    71      1  2.7  SDFFASX1_RVT mesi_isc_breq_fifos/fifo_0/status_empty_reg/QN             
     41     330    50     15 10.6  INVX4_RVT    mesi_isc_breq_fifos/fifo_0/fopt3094/Y                      
     28     357    29      6  3.6  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8788/Y    
     54     411    28      2  1.3  AND2X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8759__5477/Y 
     49     460    50      1  0.6  NAND3X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8702__6783/Y 
     50     510    53      1  0.6  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8683__1881/Y 
     91     601    44      2  1.3  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8681__7098/Y 
     79     679    45      6  4.8  AND2X2_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8664__6783/Y 
     19     698    25      2  1.1  INVX2_RVT    mesi_isc_breq_fifos/fifo_3/g2180/Y                         
     78     776    25      1  1.4  OAI22X1_RVT  mesi_isc_breq_fifos/fifo_3/g2176__9315/Y                   
     56     832    34     34 17.0  NBUFFX8_RVT  mesi_isc_breq_fifos/fifo_3/drc_bufs2214/Y                  
     78     910    31      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g2144__5115/Y                   
     47     957    31      1  0.5  AO21X1_RVT   mesi_isc_breq_fifos/fifo_3/g2110__1705/Y                   
      0     957     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/data_o_reg_27_/D                
#----------------------------------------------------------------------------------------------------------



Path 237: MET (4 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/data_o_reg_26_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/data_o_reg_26_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     857                  
             Slack:=       4                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK            
    189     289    71      1  2.7  SDFFASX1_RVT mesi_isc_breq_fifos/fifo_0/status_empty_reg/QN             
     41     330    50     15 10.6  INVX4_RVT    mesi_isc_breq_fifos/fifo_0/fopt3094/Y                      
     28     357    29      6  3.6  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8788/Y    
     54     411    28      2  1.3  AND2X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8759__5477/Y 
     49     460    50      1  0.6  NAND3X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8702__6783/Y 
     50     510    53      1  0.6  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8683__1881/Y 
     91     601    44      2  1.3  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8681__7098/Y 
     79     679    45      6  4.8  AND2X2_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8664__6783/Y 
     19     698    25      2  1.1  INVX2_RVT    mesi_isc_breq_fifos/fifo_3/g2180/Y                         
     78     776    25      1  1.4  OAI22X1_RVT  mesi_isc_breq_fifos/fifo_3/g2176__9315/Y                   
     56     832    34     34 17.0  NBUFFX8_RVT  mesi_isc_breq_fifos/fifo_3/drc_bufs2214/Y                  
     78     910    31      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g2143__1881/Y                   
     47     957    31      1  0.5  AO21X1_RVT   mesi_isc_breq_fifos/fifo_3/g2108__1617/Y                   
      0     957     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/data_o_reg_26_/D                
#----------------------------------------------------------------------------------------------------------



Path 238: MET (4 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/data_o_reg_25_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/data_o_reg_25_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     857                  
             Slack:=       4                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK            
    189     289    71      1  2.7  SDFFASX1_RVT mesi_isc_breq_fifos/fifo_0/status_empty_reg/QN             
     41     330    50     15 10.6  INVX4_RVT    mesi_isc_breq_fifos/fifo_0/fopt3094/Y                      
     28     357    29      6  3.6  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8788/Y    
     54     411    28      2  1.3  AND2X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8759__5477/Y 
     49     460    50      1  0.6  NAND3X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8702__6783/Y 
     50     510    53      1  0.6  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8683__1881/Y 
     91     601    44      2  1.3  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8681__7098/Y 
     79     679    45      6  4.8  AND2X2_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8664__6783/Y 
     19     698    25      2  1.1  INVX2_RVT    mesi_isc_breq_fifos/fifo_3/g2180/Y                         
     78     776    25      1  1.4  OAI22X1_RVT  mesi_isc_breq_fifos/fifo_3/g2176__9315/Y                   
     56     832    34     34 17.0  NBUFFX8_RVT  mesi_isc_breq_fifos/fifo_3/drc_bufs2214/Y                  
     78     910    31      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g2142__6131/Y                   
     47     957    31      1  0.5  AO21X1_RVT   mesi_isc_breq_fifos/fifo_3/g2109__2802/Y                   
      0     957     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/data_o_reg_25_/D                
#----------------------------------------------------------------------------------------------------------



Path 239: MET (4 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/data_o_reg_24_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/data_o_reg_24_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     857                  
             Slack:=       4                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK            
    189     289    71      1  2.7  SDFFASX1_RVT mesi_isc_breq_fifos/fifo_0/status_empty_reg/QN             
     41     330    50     15 10.6  INVX4_RVT    mesi_isc_breq_fifos/fifo_0/fopt3094/Y                      
     28     357    29      6  3.6  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8788/Y    
     54     411    28      2  1.3  AND2X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8759__5477/Y 
     49     460    50      1  0.6  NAND3X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8702__6783/Y 
     50     510    53      1  0.6  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8683__1881/Y 
     91     601    44      2  1.3  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8681__7098/Y 
     79     679    45      6  4.8  AND2X2_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8664__6783/Y 
     19     698    25      2  1.1  INVX2_RVT    mesi_isc_breq_fifos/fifo_3/g2180/Y                         
     78     776    25      1  1.4  OAI22X1_RVT  mesi_isc_breq_fifos/fifo_3/g2176__9315/Y                   
     56     832    34     34 17.0  NBUFFX8_RVT  mesi_isc_breq_fifos/fifo_3/drc_bufs2214/Y                  
     78     910    31      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g2141__7098/Y                   
     47     957    31      1  0.5  AO21X1_RVT   mesi_isc_breq_fifos/fifo_3/g2140__8246/Y                   
      0     957     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/data_o_reg_24_/D                
#----------------------------------------------------------------------------------------------------------



Path 240: MET (4 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/data_o_reg_23_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/data_o_reg_23_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     857                  
             Slack:=       4                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK            
    189     289    71      1  2.7  SDFFASX1_RVT mesi_isc_breq_fifos/fifo_0/status_empty_reg/QN             
     41     330    50     15 10.6  INVX4_RVT    mesi_isc_breq_fifos/fifo_0/fopt3094/Y                      
     28     357    29      6  3.6  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8788/Y    
     54     411    28      2  1.3  AND2X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8759__5477/Y 
     49     460    50      1  0.6  NAND3X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8702__6783/Y 
     50     510    53      1  0.6  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8683__1881/Y 
     91     601    44      2  1.3  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8681__7098/Y 
     79     679    45      6  4.8  AND2X2_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8664__6783/Y 
     19     698    25      2  1.1  INVX2_RVT    mesi_isc_breq_fifos/fifo_3/g2180/Y                         
     78     776    25      1  1.4  OAI22X1_RVT  mesi_isc_breq_fifos/fifo_3/g2176__9315/Y                   
     56     832    34     34 17.0  NBUFFX8_RVT  mesi_isc_breq_fifos/fifo_3/drc_bufs2214/Y                  
     78     910    31      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g2174__4733/Y                   
     47     957    31      1  0.5  AO21X1_RVT   mesi_isc_breq_fifos/fifo_3/g2139__5122/Y                   
      0     957     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/data_o_reg_23_/D                
#----------------------------------------------------------------------------------------------------------



Path 241: MET (4 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/data_o_reg_22_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/data_o_reg_22_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     857                  
             Slack:=       4                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK            
    189     289    71      1  2.7  SDFFASX1_RVT mesi_isc_breq_fifos/fifo_0/status_empty_reg/QN             
     41     330    50     15 10.6  INVX4_RVT    mesi_isc_breq_fifos/fifo_0/fopt3094/Y                      
     28     357    29      6  3.6  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8788/Y    
     54     411    28      2  1.3  AND2X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8759__5477/Y 
     49     460    50      1  0.6  NAND3X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8702__6783/Y 
     50     510    53      1  0.6  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8683__1881/Y 
     91     601    44      2  1.3  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8681__7098/Y 
     79     679    45      6  4.8  AND2X2_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8664__6783/Y 
     19     698    25      2  1.1  INVX2_RVT    mesi_isc_breq_fifos/fifo_3/g2180/Y                         
     78     776    25      1  1.4  OAI22X1_RVT  mesi_isc_breq_fifos/fifo_3/g2176__9315/Y                   
     56     832    34     34 17.0  NBUFFX8_RVT  mesi_isc_breq_fifos/fifo_3/drc_bufs2214/Y                  
     78     910    31      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g2173__7482/Y                   
     47     957    31      1  0.5  AO21X1_RVT   mesi_isc_breq_fifos/fifo_3/g2138__1705/Y                   
      0     957     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/data_o_reg_22_/D                
#----------------------------------------------------------------------------------------------------------



Path 242: MET (4 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/data_o_reg_21_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/data_o_reg_21_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     857                  
             Slack:=       4                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK            
    189     289    71      1  2.7  SDFFASX1_RVT mesi_isc_breq_fifos/fifo_0/status_empty_reg/QN             
     41     330    50     15 10.6  INVX4_RVT    mesi_isc_breq_fifos/fifo_0/fopt3094/Y                      
     28     357    29      6  3.6  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8788/Y    
     54     411    28      2  1.3  AND2X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8759__5477/Y 
     49     460    50      1  0.6  NAND3X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8702__6783/Y 
     50     510    53      1  0.6  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8683__1881/Y 
     91     601    44      2  1.3  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8681__7098/Y 
     79     679    45      6  4.8  AND2X2_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8664__6783/Y 
     19     698    25      2  1.1  INVX2_RVT    mesi_isc_breq_fifos/fifo_3/g2180/Y                         
     78     776    25      1  1.4  OAI22X1_RVT  mesi_isc_breq_fifos/fifo_3/g2176__9315/Y                   
     56     832    34     34 17.0  NBUFFX8_RVT  mesi_isc_breq_fifos/fifo_3/drc_bufs2214/Y                  
     78     910    31      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g2172__5115/Y                   
     47     957    31      1  0.5  AO21X1_RVT   mesi_isc_breq_fifos/fifo_3/g2137__2802/Y                   
      0     957     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/data_o_reg_21_/D                
#----------------------------------------------------------------------------------------------------------



Path 243: MET (4 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/data_o_reg_20_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/data_o_reg_20_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     857                  
             Slack:=       4                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK            
    189     289    71      1  2.7  SDFFASX1_RVT mesi_isc_breq_fifos/fifo_0/status_empty_reg/QN             
     41     330    50     15 10.6  INVX4_RVT    mesi_isc_breq_fifos/fifo_0/fopt3094/Y                      
     28     357    29      6  3.6  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8788/Y    
     54     411    28      2  1.3  AND2X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8759__5477/Y 
     49     460    50      1  0.6  NAND3X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8702__6783/Y 
     50     510    53      1  0.6  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8683__1881/Y 
     91     601    44      2  1.3  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8681__7098/Y 
     79     679    45      6  4.8  AND2X2_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8664__6783/Y 
     19     698    25      2  1.1  INVX2_RVT    mesi_isc_breq_fifos/fifo_3/g2180/Y                         
     78     776    25      1  1.4  OAI22X1_RVT  mesi_isc_breq_fifos/fifo_3/g2176__9315/Y                   
     56     832    34     34 17.0  NBUFFX8_RVT  mesi_isc_breq_fifos/fifo_3/drc_bufs2214/Y                  
     78     910    31      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g2171__1881/Y                   
     47     957    31      1  0.5  AO21X1_RVT   mesi_isc_breq_fifos/fifo_3/g2135__3680/Y                   
      0     957     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/data_o_reg_20_/D                
#----------------------------------------------------------------------------------------------------------



Path 244: MET (4 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/data_o_reg_19_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/data_o_reg_19_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     857                  
             Slack:=       4                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK            
    189     289    71      1  2.7  SDFFASX1_RVT mesi_isc_breq_fifos/fifo_0/status_empty_reg/QN             
     41     330    50     15 10.6  INVX4_RVT    mesi_isc_breq_fifos/fifo_0/fopt3094/Y                      
     28     357    29      6  3.6  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8788/Y    
     54     411    28      2  1.3  AND2X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8759__5477/Y 
     49     460    50      1  0.6  NAND3X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8702__6783/Y 
     50     510    53      1  0.6  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8683__1881/Y 
     91     601    44      2  1.3  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8681__7098/Y 
     79     679    45      6  4.8  AND2X2_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8664__6783/Y 
     19     698    25      2  1.1  INVX2_RVT    mesi_isc_breq_fifos/fifo_3/g2180/Y                         
     78     776    25      1  1.4  OAI22X1_RVT  mesi_isc_breq_fifos/fifo_3/g2176__9315/Y                   
     56     832    34     34 17.0  NBUFFX8_RVT  mesi_isc_breq_fifos/fifo_3/drc_bufs2214/Y                  
     78     910    31      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g2170__6131/Y                   
     47     957    31      1  0.5  AO21X1_RVT   mesi_isc_breq_fifos/fifo_3/g2136__1617/Y                   
      0     957     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/data_o_reg_19_/D                
#----------------------------------------------------------------------------------------------------------



Path 245: MET (4 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/data_o_reg_18_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/data_o_reg_18_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     857                  
             Slack:=       4                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK            
    189     289    71      1  2.7  SDFFASX1_RVT mesi_isc_breq_fifos/fifo_0/status_empty_reg/QN             
     41     330    50     15 10.6  INVX4_RVT    mesi_isc_breq_fifos/fifo_0/fopt3094/Y                      
     28     357    29      6  3.6  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8788/Y    
     54     411    28      2  1.3  AND2X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8759__5477/Y 
     49     460    50      1  0.6  NAND3X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8702__6783/Y 
     50     510    53      1  0.6  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8683__1881/Y 
     91     601    44      2  1.3  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8681__7098/Y 
     79     679    45      6  4.8  AND2X2_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8664__6783/Y 
     19     698    25      2  1.1  INVX2_RVT    mesi_isc_breq_fifos/fifo_3/g2180/Y                         
     78     776    25      1  1.4  OAI22X1_RVT  mesi_isc_breq_fifos/fifo_3/g2176__9315/Y                   
     56     832    34     34 17.0  NBUFFX8_RVT  mesi_isc_breq_fifos/fifo_3/drc_bufs2214/Y                  
     78     910    31      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g2169__7098/Y                   
     47     957    31      1  0.5  AO21X1_RVT   mesi_isc_breq_fifos/fifo_3/g2134__6783/Y                   
      0     957     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/data_o_reg_18_/D                
#----------------------------------------------------------------------------------------------------------



Path 246: MET (4 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/data_o_reg_17_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/data_o_reg_17_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     857                  
             Slack:=       4                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK            
    189     289    71      1  2.7  SDFFASX1_RVT mesi_isc_breq_fifos/fifo_0/status_empty_reg/QN             
     41     330    50     15 10.6  INVX4_RVT    mesi_isc_breq_fifos/fifo_0/fopt3094/Y                      
     28     357    29      6  3.6  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8788/Y    
     54     411    28      2  1.3  AND2X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8759__5477/Y 
     49     460    50      1  0.6  NAND3X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8702__6783/Y 
     50     510    53      1  0.6  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8683__1881/Y 
     91     601    44      2  1.3  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8681__7098/Y 
     79     679    45      6  4.8  AND2X2_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8664__6783/Y 
     19     698    25      2  1.1  INVX2_RVT    mesi_isc_breq_fifos/fifo_3/g2180/Y                         
     78     776    25      1  1.4  OAI22X1_RVT  mesi_isc_breq_fifos/fifo_3/g2176__9315/Y                   
     56     832    34     34 17.0  NBUFFX8_RVT  mesi_isc_breq_fifos/fifo_3/drc_bufs2214/Y                  
     78     910    31      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g2168__8246/Y                   
     47     957    31      1  0.5  AO21X1_RVT   mesi_isc_breq_fifos/fifo_3/g2133__5526/Y                   
      0     957     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/data_o_reg_17_/D                
#----------------------------------------------------------------------------------------------------------



Path 247: MET (4 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/data_o_reg_16_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/data_o_reg_16_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     857                  
             Slack:=       4                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK            
    189     289    71      1  2.7  SDFFASX1_RVT mesi_isc_breq_fifos/fifo_0/status_empty_reg/QN             
     41     330    50     15 10.6  INVX4_RVT    mesi_isc_breq_fifos/fifo_0/fopt3094/Y                      
     28     357    29      6  3.6  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8788/Y    
     54     411    28      2  1.3  AND2X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8759__5477/Y 
     49     460    50      1  0.6  NAND3X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8702__6783/Y 
     50     510    53      1  0.6  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8683__1881/Y 
     91     601    44      2  1.3  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8681__7098/Y 
     79     679    45      6  4.8  AND2X2_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8664__6783/Y 
     19     698    25      2  1.1  INVX2_RVT    mesi_isc_breq_fifos/fifo_3/g2180/Y                         
     78     776    25      1  1.4  OAI22X1_RVT  mesi_isc_breq_fifos/fifo_3/g2176__9315/Y                   
     56     832    34     34 17.0  NBUFFX8_RVT  mesi_isc_breq_fifos/fifo_3/drc_bufs2214/Y                  
     78     910    31      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g2167__5122/Y                   
     47     957    31      1  0.5  AO21X1_RVT   mesi_isc_breq_fifos/fifo_3/g2132__8428/Y                   
      0     957     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/data_o_reg_16_/D                
#----------------------------------------------------------------------------------------------------------



Path 248: MET (4 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/data_o_reg_15_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/data_o_reg_15_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     857                  
             Slack:=       4                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK            
    189     289    71      1  2.7  SDFFASX1_RVT mesi_isc_breq_fifos/fifo_0/status_empty_reg/QN             
     41     330    50     15 10.6  INVX4_RVT    mesi_isc_breq_fifos/fifo_0/fopt3094/Y                      
     28     357    29      6  3.6  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8788/Y    
     54     411    28      2  1.3  AND2X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8759__5477/Y 
     49     460    50      1  0.6  NAND3X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8702__6783/Y 
     50     510    53      1  0.6  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8683__1881/Y 
     91     601    44      2  1.3  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8681__7098/Y 
     79     679    45      6  4.8  AND2X2_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8664__6783/Y 
     19     698    25      2  1.1  INVX2_RVT    mesi_isc_breq_fifos/fifo_3/g2180/Y                         
     78     776    25      1  1.4  OAI22X1_RVT  mesi_isc_breq_fifos/fifo_3/g2176__9315/Y                   
     56     832    34     34 17.0  NBUFFX8_RVT  mesi_isc_breq_fifos/fifo_3/drc_bufs2214/Y                  
     78     910    31      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g2166__1705/Y                   
     47     957    31      1  0.5  AO21X1_RVT   mesi_isc_breq_fifos/fifo_3/g2131__4319/Y                   
      0     957     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/data_o_reg_15_/D                
#----------------------------------------------------------------------------------------------------------



Path 249: MET (4 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/data_o_reg_14_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/data_o_reg_14_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     857                  
             Slack:=       4                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK            
    189     289    71      1  2.7  SDFFASX1_RVT mesi_isc_breq_fifos/fifo_0/status_empty_reg/QN             
     41     330    50     15 10.6  INVX4_RVT    mesi_isc_breq_fifos/fifo_0/fopt3094/Y                      
     28     357    29      6  3.6  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8788/Y    
     54     411    28      2  1.3  AND2X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8759__5477/Y 
     49     460    50      1  0.6  NAND3X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8702__6783/Y 
     50     510    53      1  0.6  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8683__1881/Y 
     91     601    44      2  1.3  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8681__7098/Y 
     79     679    45      6  4.8  AND2X2_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8664__6783/Y 
     19     698    25      2  1.1  INVX2_RVT    mesi_isc_breq_fifos/fifo_3/g2180/Y                         
     78     776    25      1  1.4  OAI22X1_RVT  mesi_isc_breq_fifos/fifo_3/g2176__9315/Y                   
     56     832    34     34 17.0  NBUFFX8_RVT  mesi_isc_breq_fifos/fifo_3/drc_bufs2214/Y                  
     78     910    31      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g2165__2802/Y                   
     47     957    31      1  0.5  AO21X1_RVT   mesi_isc_breq_fifos/fifo_3/g2130__6260/Y                   
      0     957     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/data_o_reg_14_/D                
#----------------------------------------------------------------------------------------------------------



Path 250: MET (4 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/data_o_reg_13_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/data_o_reg_13_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     857                  
             Slack:=       4                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK            
    189     289    71      1  2.7  SDFFASX1_RVT mesi_isc_breq_fifos/fifo_0/status_empty_reg/QN             
     41     330    50     15 10.6  INVX4_RVT    mesi_isc_breq_fifos/fifo_0/fopt3094/Y                      
     28     357    29      6  3.6  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8788/Y    
     54     411    28      2  1.3  AND2X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8759__5477/Y 
     49     460    50      1  0.6  NAND3X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8702__6783/Y 
     50     510    53      1  0.6  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8683__1881/Y 
     91     601    44      2  1.3  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8681__7098/Y 
     79     679    45      6  4.8  AND2X2_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8664__6783/Y 
     19     698    25      2  1.1  INVX2_RVT    mesi_isc_breq_fifos/fifo_3/g2180/Y                         
     78     776    25      1  1.4  OAI22X1_RVT  mesi_isc_breq_fifos/fifo_3/g2176__9315/Y                   
     56     832    34     34 17.0  NBUFFX8_RVT  mesi_isc_breq_fifos/fifo_3/drc_bufs2214/Y                  
     78     910    31      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g2164__1617/Y                   
     47     957    31      1  0.5  AO21X1_RVT   mesi_isc_breq_fifos/fifo_3/g2129__5107/Y                   
      0     957     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/data_o_reg_13_/D                
#----------------------------------------------------------------------------------------------------------



Path 251: MET (4 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/data_o_reg_12_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/data_o_reg_12_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     857                  
             Slack:=       4                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK            
    189     289    71      1  2.7  SDFFASX1_RVT mesi_isc_breq_fifos/fifo_0/status_empty_reg/QN             
     41     330    50     15 10.6  INVX4_RVT    mesi_isc_breq_fifos/fifo_0/fopt3094/Y                      
     28     357    29      6  3.6  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8788/Y    
     54     411    28      2  1.3  AND2X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8759__5477/Y 
     49     460    50      1  0.6  NAND3X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8702__6783/Y 
     50     510    53      1  0.6  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8683__1881/Y 
     91     601    44      2  1.3  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8681__7098/Y 
     79     679    45      6  4.8  AND2X2_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8664__6783/Y 
     19     698    25      2  1.1  INVX2_RVT    mesi_isc_breq_fifos/fifo_3/g2180/Y                         
     78     776    25      1  1.4  OAI22X1_RVT  mesi_isc_breq_fifos/fifo_3/g2176__9315/Y                   
     56     832    34     34 17.0  NBUFFX8_RVT  mesi_isc_breq_fifos/fifo_3/drc_bufs2214/Y                  
     78     910    31      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g2163__3680/Y                   
     47     957    31      1  0.5  AO21X1_RVT   mesi_isc_breq_fifos/fifo_3/g2128__2398/Y                   
      0     957     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/data_o_reg_12_/D                
#----------------------------------------------------------------------------------------------------------



Path 252: MET (4 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/data_o_reg_11_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/data_o_reg_11_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     857                  
             Slack:=       4                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK            
    189     289    71      1  2.7  SDFFASX1_RVT mesi_isc_breq_fifos/fifo_0/status_empty_reg/QN             
     41     330    50     15 10.6  INVX4_RVT    mesi_isc_breq_fifos/fifo_0/fopt3094/Y                      
     28     357    29      6  3.6  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8788/Y    
     54     411    28      2  1.3  AND2X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8759__5477/Y 
     49     460    50      1  0.6  NAND3X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8702__6783/Y 
     50     510    53      1  0.6  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8683__1881/Y 
     91     601    44      2  1.3  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8681__7098/Y 
     79     679    45      6  4.8  AND2X2_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8664__6783/Y 
     19     698    25      2  1.1  INVX2_RVT    mesi_isc_breq_fifos/fifo_3/g2180/Y                         
     78     776    25      1  1.4  OAI22X1_RVT  mesi_isc_breq_fifos/fifo_3/g2176__9315/Y                   
     56     832    34     34 17.0  NBUFFX8_RVT  mesi_isc_breq_fifos/fifo_3/drc_bufs2214/Y                  
     78     910    31      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g2162__6783/Y                   
     47     957    31      1  0.5  AO21X1_RVT   mesi_isc_breq_fifos/fifo_3/g2127__5477/Y                   
      0     957     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/data_o_reg_11_/D                
#----------------------------------------------------------------------------------------------------------



Path 253: MET (4 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/data_o_reg_10_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/data_o_reg_10_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     857                  
             Slack:=       4                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK            
    189     289    71      1  2.7  SDFFASX1_RVT mesi_isc_breq_fifos/fifo_0/status_empty_reg/QN             
     41     330    50     15 10.6  INVX4_RVT    mesi_isc_breq_fifos/fifo_0/fopt3094/Y                      
     28     357    29      6  3.6  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8788/Y    
     54     411    28      2  1.3  AND2X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8759__5477/Y 
     49     460    50      1  0.6  NAND3X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8702__6783/Y 
     50     510    53      1  0.6  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8683__1881/Y 
     91     601    44      2  1.3  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8681__7098/Y 
     79     679    45      6  4.8  AND2X2_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8664__6783/Y 
     19     698    25      2  1.1  INVX2_RVT    mesi_isc_breq_fifos/fifo_3/g2180/Y                         
     78     776    25      1  1.4  OAI22X1_RVT  mesi_isc_breq_fifos/fifo_3/g2176__9315/Y                   
     56     832    34     34 17.0  NBUFFX8_RVT  mesi_isc_breq_fifos/fifo_3/drc_bufs2214/Y                  
     78     910    31      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g2160__8428/Y                   
     47     957    31      1  0.5  AO21X1_RVT   mesi_isc_breq_fifos/fifo_3/g2121__9945/Y                   
      0     957     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/data_o_reg_10_/D                
#----------------------------------------------------------------------------------------------------------



Path 254: MET (4 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/data_o_reg_9_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/data_o_reg_9_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     857                  
             Slack:=       4                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK            
    189     289    71      1  2.7  SDFFASX1_RVT mesi_isc_breq_fifos/fifo_0/status_empty_reg/QN             
     41     330    50     15 10.6  INVX4_RVT    mesi_isc_breq_fifos/fifo_0/fopt3094/Y                      
     28     357    29      6  3.6  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8788/Y    
     54     411    28      2  1.3  AND2X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8759__5477/Y 
     49     460    50      1  0.6  NAND3X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8702__6783/Y 
     50     510    53      1  0.6  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8683__1881/Y 
     91     601    44      2  1.3  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8681__7098/Y 
     79     679    45      6  4.8  AND2X2_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8664__6783/Y 
     19     698    25      2  1.1  INVX2_RVT    mesi_isc_breq_fifos/fifo_3/g2180/Y                         
     78     776    25      1  1.4  OAI22X1_RVT  mesi_isc_breq_fifos/fifo_3/g2176__9315/Y                   
     56     832    34     34 17.0  NBUFFX8_RVT  mesi_isc_breq_fifos/fifo_3/drc_bufs2214/Y                  
     78     910    31      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g2155__5477/Y                   
     47     957    31      1  0.5  AO21X1_RVT   mesi_isc_breq_fifos/fifo_3/g2125__7410/Y                   
      0     957     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/data_o_reg_9_/D                 
#----------------------------------------------------------------------------------------------------------



Path 255: MET (8 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/data_o_reg_40_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/data_o_reg_40_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-      84                  
       Uncertainty:-      20                  
     Required Time:=     996                  
      Launch Clock:-     100                  
         Data Path:-     888                  
             Slack:=       8                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#-----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                   Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                       
#-----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/CLK 
    168     268    60      4  3.0  SDFFARX1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/QN  
     50     317    55     14  7.8  INVX2_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g4961/Y                   
     87     404    45      4  2.2  OR2X1_HVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8747__9315/Y             
     96     500    38      1  0.5  OA221X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8690__2883/Y             
     91     591    45      2  1.4  OA221X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8673__1617/Y             
     30     622    27      1  0.6  INVX1_HVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8669/Y                   
     60     682    36      4  2.4  AND2X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8658__4319/Y             
     90     772    41      3  1.8  AO22X1_RVT    mesi_isc_breq_fifos/fifo_1/g1512__9945/Y                               
    102     875    49     18 15.5  NAND2X4_RVT   mesi_isc_breq_fifos/fifo_1/g2926__2346/Y                               
     68     943    26      1  0.5  OA21X1_RVT    mesi_isc_breq_fifos/fifo_1/g2846__5107/Y                               
     45     988    52      1  1.2  NAND2X0_RVT   mesi_isc_breq_fifos/fifo_1/g2823__6783/Y                               
      0     988     -      1    -  SDFFASRX2_HVT mesi_isc_breq_fifos/fifo_1/data_o_reg_40_/D                            
#-----------------------------------------------------------------------------------------------------------------------



Path 256: MET (8 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/data_o_reg_39_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/data_o_reg_39_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-      84                  
       Uncertainty:-      20                  
     Required Time:=     996                  
      Launch Clock:-     100                  
         Data Path:-     888                  
             Slack:=       8                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#-----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                   Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                       
#-----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/CLK 
    168     268    60      4  3.0  SDFFARX1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/QN  
     50     317    55     14  7.8  INVX2_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g4961/Y                   
     87     404    45      4  2.2  OR2X1_HVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8747__9315/Y             
     96     500    38      1  0.5  OA221X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8690__2883/Y             
     91     591    45      2  1.4  OA221X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8673__1617/Y             
     30     622    27      1  0.6  INVX1_HVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8669/Y                   
     60     682    36      4  2.4  AND2X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8658__4319/Y             
     90     772    41      3  1.8  AO22X1_RVT    mesi_isc_breq_fifos/fifo_1/g1512__9945/Y                               
    102     875    49     18 15.5  NAND2X4_RVT   mesi_isc_breq_fifos/fifo_1/g2926__2346/Y                               
     68     943    26      1  0.5  OA21X1_RVT    mesi_isc_breq_fifos/fifo_1/g2845__2398/Y                               
     45     988    52      1  1.2  NAND2X0_RVT   mesi_isc_breq_fifos/fifo_1/g2822__5526/Y                               
      0     988     -      1    -  SDFFASRX2_HVT mesi_isc_breq_fifos/fifo_1/data_o_reg_39_/D                            
#-----------------------------------------------------------------------------------------------------------------------



Path 257: MET (8 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/data_o_reg_32_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/data_o_reg_32_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-      84                  
       Uncertainty:-      20                  
     Required Time:=     996                  
      Launch Clock:-     100                  
         Data Path:-     888                  
             Slack:=       8                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#-----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                   Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                       
#-----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/CLK 
    168     268    60      4  3.0  SDFFARX1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/QN  
     50     317    55     14  7.8  INVX2_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g4961/Y                   
     87     404    45      4  2.2  OR2X1_HVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8747__9315/Y             
     96     500    38      1  0.5  OA221X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8690__2883/Y             
     91     591    45      2  1.4  OA221X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8673__1617/Y             
     30     622    27      1  0.6  INVX1_HVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8669/Y                   
     60     682    36      4  2.4  AND2X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8658__4319/Y             
     90     772    41      3  1.8  AO22X1_RVT    mesi_isc_breq_fifos/fifo_1/g1512__9945/Y                               
    102     875    49     18 15.5  NAND2X4_RVT   mesi_isc_breq_fifos/fifo_1/g2926__2346/Y                               
     68     943    26      1  0.5  OA21X1_RVT    mesi_isc_breq_fifos/fifo_1/g2840__2346/Y                               
     45     988    52      1  1.2  NAND2X0_RVT   mesi_isc_breq_fifos/fifo_1/g2812__2346/Y                               
      0     988     -      1    -  SDFFASRX2_HVT mesi_isc_breq_fifos/fifo_1/data_o_reg_32_/D                            
#-----------------------------------------------------------------------------------------------------------------------



Path 258: MET (8 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/data_o_reg_31_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/data_o_reg_31_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-      84                  
       Uncertainty:-      20                  
     Required Time:=     996                  
      Launch Clock:-     100                  
         Data Path:-     888                  
             Slack:=       8                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#-----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                   Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                       
#-----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/CLK 
    168     268    60      4  3.0  SDFFARX1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/QN  
     50     317    55     14  7.8  INVX2_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g4961/Y                   
     87     404    45      4  2.2  OR2X1_HVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8747__9315/Y             
     96     500    38      1  0.5  OA221X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8690__2883/Y             
     91     591    45      2  1.4  OA221X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8673__1617/Y             
     30     622    27      1  0.6  INVX1_HVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8669/Y                   
     60     682    36      4  2.4  AND2X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8658__4319/Y             
     90     772    41      3  1.8  AO22X1_RVT    mesi_isc_breq_fifos/fifo_1/g1512__9945/Y                               
    102     875    49     18 15.5  NAND2X4_RVT   mesi_isc_breq_fifos/fifo_1/g2926__2346/Y                               
     68     943    26      1  0.5  OA21X1_RVT    mesi_isc_breq_fifos/fifo_1/g2843__6417/Y                               
     45     988    52      1  1.2  NAND2X0_RVT   mesi_isc_breq_fifos/fifo_1/g2811__2883/Y                               
      0     988     -      1    -  SDFFASRX2_HVT mesi_isc_breq_fifos/fifo_1/data_o_reg_31_/D                            
#-----------------------------------------------------------------------------------------------------------------------



Path 259: MET (8 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/data_o_reg_25_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/data_o_reg_25_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-      84                  
       Uncertainty:-      20                  
     Required Time:=     996                  
      Launch Clock:-     100                  
         Data Path:-     888                  
             Slack:=       8                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#-----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                   Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                       
#-----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/CLK 
    168     268    60      4  3.0  SDFFARX1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/QN  
     50     317    55     14  7.8  INVX2_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g4961/Y                   
     87     404    45      4  2.2  OR2X1_HVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8747__9315/Y             
     96     500    38      1  0.5  OA221X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8690__2883/Y             
     91     591    45      2  1.4  OA221X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8673__1617/Y             
     30     622    27      1  0.6  INVX1_HVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8669/Y                   
     60     682    36      4  2.4  AND2X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8658__4319/Y             
     90     772    41      3  1.8  AO22X1_RVT    mesi_isc_breq_fifos/fifo_1/g1512__9945/Y                               
    102     875    49     18 15.5  NAND2X4_RVT   mesi_isc_breq_fifos/fifo_1/g2926__2346/Y                               
     68     943    26      1  0.5  OA21X1_RVT    mesi_isc_breq_fifos/fifo_1/g2847__6260/Y                               
     45     988    52      1  1.2  NAND2X0_RVT   mesi_isc_breq_fifos/fifo_1/g2838__9945/Y                               
      0     988     -      1    -  SDFFASRX2_HVT mesi_isc_breq_fifos/fifo_1/data_o_reg_25_/D                            
#-----------------------------------------------------------------------------------------------------------------------



Path 260: MET (8 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/data_o_reg_23_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/data_o_reg_23_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-      84                  
       Uncertainty:-      20                  
     Required Time:=     996                  
      Launch Clock:-     100                  
         Data Path:-     888                  
             Slack:=       8                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#-----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                   Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                       
#-----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/CLK 
    168     268    60      4  3.0  SDFFARX1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/QN  
     50     317    55     14  7.8  INVX2_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g4961/Y                   
     87     404    45      4  2.2  OR2X1_HVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8747__9315/Y             
     96     500    38      1  0.5  OA221X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8690__2883/Y             
     91     591    45      2  1.4  OA221X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8673__1617/Y             
     30     622    27      1  0.6  INVX1_HVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8669/Y                   
     60     682    36      4  2.4  AND2X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8658__4319/Y             
     90     772    41      3  1.8  AO22X1_RVT    mesi_isc_breq_fifos/fifo_1/g1512__9945/Y                               
    102     875    49     18 15.5  NAND2X4_RVT   mesi_isc_breq_fifos/fifo_1/g2926__2346/Y                               
     68     943    26      1  0.5  OA21X1_RVT    mesi_isc_breq_fifos/fifo_1/g2854__2802/Y                               
     45     988    52      1  1.2  NAND2X0_RVT   mesi_isc_breq_fifos/fifo_1/g2836__6161/Y                               
      0     988     -      1    -  SDFFASRX2_HVT mesi_isc_breq_fifos/fifo_1/data_o_reg_23_/D                            
#-----------------------------------------------------------------------------------------------------------------------



Path 261: MET (8 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/data_o_reg_22_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/data_o_reg_22_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-      84                  
       Uncertainty:-      20                  
     Required Time:=     996                  
      Launch Clock:-     100                  
         Data Path:-     888                  
             Slack:=       8                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#-----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                   Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                       
#-----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/CLK 
    168     268    60      4  3.0  SDFFARX1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/QN  
     50     317    55     14  7.8  INVX2_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g4961/Y                   
     87     404    45      4  2.2  OR2X1_HVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8747__9315/Y             
     96     500    38      1  0.5  OA221X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8690__2883/Y             
     91     591    45      2  1.4  OA221X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8673__1617/Y             
     30     622    27      1  0.6  INVX1_HVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8669/Y                   
     60     682    36      4  2.4  AND2X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8658__4319/Y             
     90     772    41      3  1.8  AO22X1_RVT    mesi_isc_breq_fifos/fifo_1/g1512__9945/Y                               
    102     875    49     18 15.5  NAND2X4_RVT   mesi_isc_breq_fifos/fifo_1/g2926__2346/Y                               
     68     943    26      1  0.5  OA21X1_RVT    mesi_isc_breq_fifos/fifo_1/g2853__1617/Y                               
     45     988    52      1  1.2  NAND2X0_RVT   mesi_isc_breq_fifos/fifo_1/g2834__7482/Y                               
      0     988     -      1    -  SDFFASRX2_HVT mesi_isc_breq_fifos/fifo_1/data_o_reg_22_/D                            
#-----------------------------------------------------------------------------------------------------------------------



Path 262: MET (8 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/data_o_reg_21_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/data_o_reg_21_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-      84                  
       Uncertainty:-      20                  
     Required Time:=     996                  
      Launch Clock:-     100                  
         Data Path:-     888                  
             Slack:=       8                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#-----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                   Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                       
#-----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/CLK 
    168     268    60      4  3.0  SDFFARX1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/QN  
     50     317    55     14  7.8  INVX2_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g4961/Y                   
     87     404    45      4  2.2  OR2X1_HVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8747__9315/Y             
     96     500    38      1  0.5  OA221X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8690__2883/Y             
     91     591    45      2  1.4  OA221X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8673__1617/Y             
     30     622    27      1  0.6  INVX1_HVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8669/Y                   
     60     682    36      4  2.4  AND2X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8658__4319/Y             
     90     772    41      3  1.8  AO22X1_RVT    mesi_isc_breq_fifos/fifo_1/g1512__9945/Y                               
    102     875    49     18 15.5  NAND2X4_RVT   mesi_isc_breq_fifos/fifo_1/g2926__2346/Y                               
     68     943    26      1  0.5  OA21X1_RVT    mesi_isc_breq_fifos/fifo_1/g2852__3680/Y                               
     45     988    52      1  1.2  NAND2X0_RVT   mesi_isc_breq_fifos/fifo_1/g2835__4733/Y                               
      0     988     -      1    -  SDFFASRX2_HVT mesi_isc_breq_fifos/fifo_1/data_o_reg_21_/D                            
#-----------------------------------------------------------------------------------------------------------------------



Path 263: MET (8 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/data_o_reg_16_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/data_o_reg_16_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-      84                  
       Uncertainty:-      20                  
     Required Time:=     996                  
      Launch Clock:-     100                  
         Data Path:-     888                  
             Slack:=       8                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#-----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                   Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                       
#-----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/CLK 
    168     268    60      4  3.0  SDFFARX1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/QN  
     50     317    55     14  7.8  INVX2_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g4961/Y                   
     87     404    45      4  2.2  OR2X1_HVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8747__9315/Y             
     96     500    38      1  0.5  OA221X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8690__2883/Y             
     91     591    45      2  1.4  OA221X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8673__1617/Y             
     30     622    27      1  0.6  INVX1_HVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8669/Y                   
     60     682    36      4  2.4  AND2X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8658__4319/Y             
     90     772    41      3  1.8  AO22X1_RVT    mesi_isc_breq_fifos/fifo_1/g1512__9945/Y                               
    102     875    49     18 15.5  NAND2X4_RVT   mesi_isc_breq_fifos/fifo_1/g2926__2346/Y                               
     68     943    26      1  0.5  OA21X1_RVT    mesi_isc_breq_fifos/fifo_1/g2851__6783/Y                               
     45     988    52      1  1.2  NAND2X0_RVT   mesi_isc_breq_fifos/fifo_1/g2829__8246/Y                               
      0     988     -      1    -  SDFFASRX2_HVT mesi_isc_breq_fifos/fifo_1/data_o_reg_16_/D                            
#-----------------------------------------------------------------------------------------------------------------------



Path 264: MET (8 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/data_o_reg_15_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/data_o_reg_15_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-      84                  
       Uncertainty:-      20                  
     Required Time:=     996                  
      Launch Clock:-     100                  
         Data Path:-     888                  
             Slack:=       8                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#-----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                   Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                       
#-----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/CLK 
    168     268    60      4  3.0  SDFFARX1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/QN  
     50     317    55     14  7.8  INVX2_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g4961/Y                   
     87     404    45      4  2.2  OR2X1_HVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8747__9315/Y             
     96     500    38      1  0.5  OA221X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8690__2883/Y             
     91     591    45      2  1.4  OA221X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8673__1617/Y             
     30     622    27      1  0.6  INVX1_HVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8669/Y                   
     60     682    36      4  2.4  AND2X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8658__4319/Y             
     90     772    41      3  1.8  AO22X1_RVT    mesi_isc_breq_fifos/fifo_1/g1512__9945/Y                               
    102     875    49     18 15.5  NAND2X4_RVT   mesi_isc_breq_fifos/fifo_1/g2926__2346/Y                               
     68     943    26      1  0.5  OA21X1_RVT    mesi_isc_breq_fifos/fifo_1/g2850__5526/Y                               
     45     988    52      1  1.2  NAND2X0_RVT   mesi_isc_breq_fifos/fifo_1/g2828__5122/Y                               
      0     988     -      1    -  SDFFASRX2_HVT mesi_isc_breq_fifos/fifo_1/data_o_reg_15_/D                            
#-----------------------------------------------------------------------------------------------------------------------



Path 265: MET (8 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/data_o_reg_14_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/data_o_reg_14_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-      84                  
       Uncertainty:-      20                  
     Required Time:=     996                  
      Launch Clock:-     100                  
         Data Path:-     888                  
             Slack:=       8                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#-----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                   Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                       
#-----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/CLK 
    168     268    60      4  3.0  SDFFARX1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/QN  
     50     317    55     14  7.8  INVX2_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g4961/Y                   
     87     404    45      4  2.2  OR2X1_HVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8747__9315/Y             
     96     500    38      1  0.5  OA221X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8690__2883/Y             
     91     591    45      2  1.4  OA221X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8673__1617/Y             
     30     622    27      1  0.6  INVX1_HVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8669/Y                   
     60     682    36      4  2.4  AND2X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8658__4319/Y             
     90     772    41      3  1.8  AO22X1_RVT    mesi_isc_breq_fifos/fifo_1/g1512__9945/Y                               
    102     875    49     18 15.5  NAND2X4_RVT   mesi_isc_breq_fifos/fifo_1/g2926__2346/Y                               
     68     943    26      1  0.5  OA21X1_RVT    mesi_isc_breq_fifos/fifo_1/g2849__8428/Y                               
     45     988    52      1  1.2  NAND2X0_RVT   mesi_isc_breq_fifos/fifo_1/g2827__1705/Y                               
      0     988     -      1    -  SDFFASRX2_HVT mesi_isc_breq_fifos/fifo_1/data_o_reg_14_/D                            
#-----------------------------------------------------------------------------------------------------------------------



Path 266: MET (8 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/data_o_reg_13_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/data_o_reg_13_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-      84                  
       Uncertainty:-      20                  
     Required Time:=     996                  
      Launch Clock:-     100                  
         Data Path:-     888                  
             Slack:=       8                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#-----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                   Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                       
#-----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/CLK 
    168     268    60      4  3.0  SDFFARX1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/QN  
     50     317    55     14  7.8  INVX2_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g4961/Y                   
     87     404    45      4  2.2  OR2X1_HVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8747__9315/Y             
     96     500    38      1  0.5  OA221X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8690__2883/Y             
     91     591    45      2  1.4  OA221X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8673__1617/Y             
     30     622    27      1  0.6  INVX1_HVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8669/Y                   
     60     682    36      4  2.4  AND2X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8658__4319/Y             
     90     772    41      3  1.8  AO22X1_RVT    mesi_isc_breq_fifos/fifo_1/g1512__9945/Y                               
    102     875    49     18 15.5  NAND2X4_RVT   mesi_isc_breq_fifos/fifo_1/g2926__2346/Y                               
     68     943    26      1  0.5  OA21X1_RVT    mesi_isc_breq_fifos/fifo_1/g2848__4319/Y                               
     45     988    52      1  1.2  NAND2X0_RVT   mesi_isc_breq_fifos/fifo_1/g2826__2802/Y                               
      0     988     -      1    -  SDFFASRX2_HVT mesi_isc_breq_fifos/fifo_1/data_o_reg_13_/D                            
#-----------------------------------------------------------------------------------------------------------------------



Path 267: MET (8 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/data_o_reg_12_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/data_o_reg_12_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-      84                  
       Uncertainty:-      20                  
     Required Time:=     996                  
      Launch Clock:-     100                  
         Data Path:-     888                  
             Slack:=       8                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#-----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                   Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                       
#-----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/CLK 
    168     268    60      4  3.0  SDFFARX1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/QN  
     50     317    55     14  7.8  INVX2_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g4961/Y                   
     87     404    45      4  2.2  OR2X1_HVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8747__9315/Y             
     96     500    38      1  0.5  OA221X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8690__2883/Y             
     91     591    45      2  1.4  OA221X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8673__1617/Y             
     30     622    27      1  0.6  INVX1_HVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8669/Y                   
     60     682    36      4  2.4  AND2X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8658__4319/Y             
     90     772    41      3  1.8  AO22X1_RVT    mesi_isc_breq_fifos/fifo_1/g1512__9945/Y                               
    102     875    49     18 15.5  NAND2X4_RVT   mesi_isc_breq_fifos/fifo_1/g2926__2346/Y                               
     68     943    26      1  0.5  OA21X1_RVT    mesi_isc_breq_fifos/fifo_1/g2855__1705/Y                               
     45     988    52      1  1.2  NAND2X0_RVT   mesi_isc_breq_fifos/fifo_1/g2825__1617/Y                               
      0     988     -      1    -  SDFFASRX2_HVT mesi_isc_breq_fifos/fifo_1/data_o_reg_12_/D                            
#-----------------------------------------------------------------------------------------------------------------------



Path 268: MET (8 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/data_o_reg_11_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/data_o_reg_11_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-      84                  
       Uncertainty:-      20                  
     Required Time:=     996                  
      Launch Clock:-     100                  
         Data Path:-     888                  
             Slack:=       8                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#-----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                   Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                       
#-----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/CLK 
    168     268    60      4  3.0  SDFFARX1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/QN  
     50     317    55     14  7.8  INVX2_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g4961/Y                   
     87     404    45      4  2.2  OR2X1_HVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8747__9315/Y             
     96     500    38      1  0.5  OA221X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8690__2883/Y             
     91     591    45      2  1.4  OA221X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8673__1617/Y             
     30     622    27      1  0.6  INVX1_HVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8669/Y                   
     60     682    36      4  2.4  AND2X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8658__4319/Y             
     90     772    41      3  1.8  AO22X1_RVT    mesi_isc_breq_fifos/fifo_1/g1512__9945/Y                               
    102     875    49     18 15.5  NAND2X4_RVT   mesi_isc_breq_fifos/fifo_1/g2926__2346/Y                               
     68     943    26      1  0.5  OA21X1_RVT    mesi_isc_breq_fifos/fifo_1/g2844__5477/Y                               
     45     988    52      1  1.2  NAND2X0_RVT   mesi_isc_breq_fifos/fifo_1/g2824__3680/Y                               
      0     988     -      1    -  SDFFASRX2_HVT mesi_isc_breq_fifos/fifo_1/data_o_reg_11_/D                            
#-----------------------------------------------------------------------------------------------------------------------



Path 269: MET (8 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/data_o_reg_10_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/data_o_reg_10_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-      84                  
       Uncertainty:-      20                  
     Required Time:=     996                  
      Launch Clock:-     100                  
         Data Path:-     888                  
             Slack:=       8                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#-----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                   Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                       
#-----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/CLK 
    168     268    60      4  3.0  SDFFARX1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/QN  
     50     317    55     14  7.8  INVX2_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g4961/Y                   
     87     404    45      4  2.2  OR2X1_HVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8747__9315/Y             
     96     500    38      1  0.5  OA221X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8690__2883/Y             
     91     591    45      2  1.4  OA221X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8673__1617/Y             
     30     622    27      1  0.6  INVX1_HVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8669/Y                   
     60     682    36      4  2.4  AND2X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8658__4319/Y             
     90     772    41      3  1.8  AO22X1_RVT    mesi_isc_breq_fifos/fifo_1/g1512__9945/Y                               
    102     875    49     18 15.5  NAND2X4_RVT   mesi_isc_breq_fifos/fifo_1/g2926__2346/Y                               
     68     943    26      1  0.5  OA21X1_RVT    mesi_isc_breq_fifos/fifo_1/g2839__2883/Y                               
     45     988    52      1  1.2  NAND2X0_RVT   mesi_isc_breq_fifos/fifo_1/g2819__6260/Y                               
      0     988     -      1    -  SDFFASRX2_HVT mesi_isc_breq_fifos/fifo_1/data_o_reg_10_/D                            
#-----------------------------------------------------------------------------------------------------------------------



Path 270: MET (8 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/data_o_reg_8_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/data_o_reg_8_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-      84                  
       Uncertainty:-      20                  
     Required Time:=     996                  
      Launch Clock:-     100                  
         Data Path:-     888                  
             Slack:=       8                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#-----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                   Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                       
#-----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/CLK 
    168     268    60      4  3.0  SDFFARX1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/QN  
     50     317    55     14  7.8  INVX2_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g4961/Y                   
     87     404    45      4  2.2  OR2X1_HVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8747__9315/Y             
     96     500    38      1  0.5  OA221X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8690__2883/Y             
     91     591    45      2  1.4  OA221X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8673__1617/Y             
     30     622    27      1  0.6  INVX1_HVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8669/Y                   
     60     682    36      4  2.4  AND2X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8658__4319/Y             
     90     772    41      3  1.8  AO22X1_RVT    mesi_isc_breq_fifos/fifo_1/g1512__9945/Y                               
    102     875    49     18 15.5  NAND2X4_RVT   mesi_isc_breq_fifos/fifo_1/g2926__2346/Y                               
     68     943    26      1  0.5  OA21X1_RVT    mesi_isc_breq_fifos/fifo_1/g2841__1666/Y                               
     45     988    52      1  1.2  NAND2X0_RVT   mesi_isc_breq_fifos/fifo_1/g2813__1666/Y                               
      0     988     -      1    -  SDFFASRX2_HVT mesi_isc_breq_fifos/fifo_1/data_o_reg_8_/D                             
#-----------------------------------------------------------------------------------------------------------------------



Path 271: MET (8 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/data_o_reg_7_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/data_o_reg_7_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-      84                  
       Uncertainty:-      20                  
     Required Time:=     996                  
      Launch Clock:-     100                  
         Data Path:-     888                  
             Slack:=       8                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#-----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                   Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                       
#-----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/CLK 
    168     268    60      4  3.0  SDFFARX1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/QN  
     50     317    55     14  7.8  INVX2_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g4961/Y                   
     87     404    45      4  2.2  OR2X1_HVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8747__9315/Y             
     96     500    38      1  0.5  OA221X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8690__2883/Y             
     91     591    45      2  1.4  OA221X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8673__1617/Y             
     30     622    27      1  0.6  INVX1_HVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8669/Y                   
     60     682    36      4  2.4  AND2X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8658__4319/Y             
     90     772    41      3  1.8  AO22X1_RVT    mesi_isc_breq_fifos/fifo_1/g1512__9945/Y                               
    102     875    49     18 15.5  NAND2X4_RVT   mesi_isc_breq_fifos/fifo_1/g2926__2346/Y                               
     68     943    26      1  0.5  OA21X1_RVT    mesi_isc_breq_fifos/fifo_1/g2842__7410/Y                               
     45     988    52      1  1.2  NAND2X0_RVT   mesi_isc_breq_fifos/fifo_1/g2806__7482/Y                               
      0     988     -      1    -  SDFFASRX2_HVT mesi_isc_breq_fifos/fifo_1/data_o_reg_7_/D                             
#-----------------------------------------------------------------------------------------------------------------------



Path 272: MET (10 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/data_o_reg_40_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/data_o_reg_40_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-      84                  
       Uncertainty:-      20                  
     Required Time:=     996                  
      Launch Clock:-     100                  
         Data Path:-     886                  
             Slack:=      10                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#-----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                             Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                           
#-----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)     mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT  mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT     mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     66     680    38      4  2.4  AND2X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8659__8428/Y 
     91     771    41      3  1.8  AO22X1_RVT    mesi_isc_breq_fifos/fifo_0/g1636__2398/Y                   
    102     873    49     18 15.5  NAND2X4_RVT   mesi_isc_breq_fifos/fifo_0/g3048__6260/Y                   
     68     941    26      1  0.5  OA21X1_RVT    mesi_isc_breq_fifos/fifo_0/g2968__1617/Y                   
     45     986    52      1  1.2  NAND2X0_RVT   mesi_isc_breq_fifos/fifo_0/g2945__7098/Y                   
      0     986     -      1    -  SDFFASRX2_HVT mesi_isc_breq_fifos/fifo_0/data_o_reg_40_/D                
#-----------------------------------------------------------------------------------------------------------



Path 273: MET (10 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/data_o_reg_39_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/data_o_reg_39_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-      84                  
       Uncertainty:-      20                  
     Required Time:=     996                  
      Launch Clock:-     100                  
         Data Path:-     886                  
             Slack:=      10                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#-----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                             Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                           
#-----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)     mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT  mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT     mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     66     680    38      4  2.4  AND2X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8659__8428/Y 
     91     771    41      3  1.8  AO22X1_RVT    mesi_isc_breq_fifos/fifo_0/g1636__2398/Y                   
    102     873    49     18 15.5  NAND2X4_RVT   mesi_isc_breq_fifos/fifo_0/g3048__6260/Y                   
     68     941    26      1  0.5  OA21X1_RVT    mesi_isc_breq_fifos/fifo_0/g2967__3680/Y                   
     45     986    52      1  1.2  NAND2X0_RVT   mesi_isc_breq_fifos/fifo_0/g2944__8246/Y                   
      0     986     -      1    -  SDFFASRX2_HVT mesi_isc_breq_fifos/fifo_0/data_o_reg_39_/D                
#-----------------------------------------------------------------------------------------------------------



Path 274: MET (10 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/data_o_reg_32_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/data_o_reg_32_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-      84                  
       Uncertainty:-      20                  
     Required Time:=     996                  
      Launch Clock:-     100                  
         Data Path:-     886                  
             Slack:=      10                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#-----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                             Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                           
#-----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)     mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT  mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT     mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     66     680    38      4  2.4  AND2X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8659__8428/Y 
     91     771    41      3  1.8  AO22X1_RVT    mesi_isc_breq_fifos/fifo_0/g1636__2398/Y                   
    102     873    49     18 15.5  NAND2X4_RVT   mesi_isc_breq_fifos/fifo_0/g3048__6260/Y                   
     68     941    26      1  0.5  OA21X1_RVT    mesi_isc_breq_fifos/fifo_0/g2962__6260/Y                   
     45     986    52      1  1.2  NAND2X0_RVT   mesi_isc_breq_fifos/fifo_0/g2934__6260/Y                   
      0     986     -      1    -  SDFFASRX2_HVT mesi_isc_breq_fifos/fifo_0/data_o_reg_32_/D                
#-----------------------------------------------------------------------------------------------------------



Path 275: MET (10 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/data_o_reg_31_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/data_o_reg_31_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-      84                  
       Uncertainty:-      20                  
     Required Time:=     996                  
      Launch Clock:-     100                  
         Data Path:-     886                  
             Slack:=      10                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#-----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                             Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                           
#-----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)     mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT  mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT     mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     66     680    38      4  2.4  AND2X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8659__8428/Y 
     91     771    41      3  1.8  AO22X1_RVT    mesi_isc_breq_fifos/fifo_0/g1636__2398/Y                   
    102     873    49     18 15.5  NAND2X4_RVT   mesi_isc_breq_fifos/fifo_0/g3048__6260/Y                   
     68     941    26      1  0.5  OA21X1_RVT    mesi_isc_breq_fifos/fifo_0/g2965__5526/Y                   
     45     986    52      1  1.2  NAND2X0_RVT   mesi_isc_breq_fifos/fifo_0/g2933__5107/Y                   
      0     986     -      1    -  SDFFASRX2_HVT mesi_isc_breq_fifos/fifo_0/data_o_reg_31_/D                
#-----------------------------------------------------------------------------------------------------------



Path 276: MET (10 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/data_o_reg_25_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/data_o_reg_25_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-      84                  
       Uncertainty:-      20                  
     Required Time:=     996                  
      Launch Clock:-     100                  
         Data Path:-     886                  
             Slack:=      10                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#-----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                             Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                           
#-----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)     mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT  mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT     mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     66     680    38      4  2.4  AND2X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8659__8428/Y 
     91     771    41      3  1.8  AO22X1_RVT    mesi_isc_breq_fifos/fifo_0/g1636__2398/Y                   
    102     873    49     18 15.5  NAND2X4_RVT   mesi_isc_breq_fifos/fifo_0/g3048__6260/Y                   
     68     941    26      1  0.5  OA21X1_RVT    mesi_isc_breq_fifos/fifo_0/g2969__2802/Y                   
     45     986    52      1  1.2  NAND2X0_RVT   mesi_isc_breq_fifos/fifo_0/g2960__2398/Y                   
      0     986     -      1    -  SDFFASRX2_HVT mesi_isc_breq_fifos/fifo_0/data_o_reg_25_/D                
#-----------------------------------------------------------------------------------------------------------



Path 277: MET (10 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/data_o_reg_23_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/data_o_reg_23_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-      84                  
       Uncertainty:-      20                  
     Required Time:=     996                  
      Launch Clock:-     100                  
         Data Path:-     886                  
             Slack:=      10                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#-----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                             Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                           
#-----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)     mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT  mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT     mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     66     680    38      4  2.4  AND2X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8659__8428/Y 
     91     771    41      3  1.8  AO22X1_RVT    mesi_isc_breq_fifos/fifo_0/g1636__2398/Y                   
    102     873    49     18 15.5  NAND2X4_RVT   mesi_isc_breq_fifos/fifo_0/g3048__6260/Y                   
     68     941    26      1  0.5  OA21X1_RVT    mesi_isc_breq_fifos/fifo_0/g2976__5115/Y                   
     45     986    52      1  1.2  NAND2X0_RVT   mesi_isc_breq_fifos/fifo_0/g2958__6417/Y                   
      0     986     -      1    -  SDFFASRX2_HVT mesi_isc_breq_fifos/fifo_0/data_o_reg_23_/D                
#-----------------------------------------------------------------------------------------------------------



Path 278: MET (10 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/data_o_reg_22_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/data_o_reg_22_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-      84                  
       Uncertainty:-      20                  
     Required Time:=     996                  
      Launch Clock:-     100                  
         Data Path:-     886                  
             Slack:=      10                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#-----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                             Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                           
#-----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)     mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT  mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT     mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     66     680    38      4  2.4  AND2X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8659__8428/Y 
     91     771    41      3  1.8  AO22X1_RVT    mesi_isc_breq_fifos/fifo_0/g1636__2398/Y                   
    102     873    49     18 15.5  NAND2X4_RVT   mesi_isc_breq_fifos/fifo_0/g3048__6260/Y                   
     68     941    26      1  0.5  OA21X1_RVT    mesi_isc_breq_fifos/fifo_0/g2975__1881/Y                   
     45     986    52      1  1.2  NAND2X0_RVT   mesi_isc_breq_fifos/fifo_0/g2956__1666/Y                   
      0     986     -      1    -  SDFFASRX2_HVT mesi_isc_breq_fifos/fifo_0/data_o_reg_22_/D                
#-----------------------------------------------------------------------------------------------------------



Path 279: MET (10 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/data_o_reg_21_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/data_o_reg_21_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-      84                  
       Uncertainty:-      20                  
     Required Time:=     996                  
      Launch Clock:-     100                  
         Data Path:-     886                  
             Slack:=      10                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#-----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                             Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                           
#-----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)     mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT  mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT     mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     66     680    38      4  2.4  AND2X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8659__8428/Y 
     91     771    41      3  1.8  AO22X1_RVT    mesi_isc_breq_fifos/fifo_0/g1636__2398/Y                   
    102     873    49     18 15.5  NAND2X4_RVT   mesi_isc_breq_fifos/fifo_0/g3048__6260/Y                   
     68     941    26      1  0.5  OA21X1_RVT    mesi_isc_breq_fifos/fifo_0/g2974__6131/Y                   
     45     986    52      1  1.2  NAND2X0_RVT   mesi_isc_breq_fifos/fifo_0/g2957__7410/Y                   
      0     986     -      1    -  SDFFASRX2_HVT mesi_isc_breq_fifos/fifo_0/data_o_reg_21_/D                
#-----------------------------------------------------------------------------------------------------------



Path 280: MET (10 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/data_o_reg_16_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/data_o_reg_16_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-      84                  
       Uncertainty:-      20                  
     Required Time:=     996                  
      Launch Clock:-     100                  
         Data Path:-     886                  
             Slack:=      10                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#-----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                             Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                           
#-----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)     mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT  mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT     mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     66     680    38      4  2.4  AND2X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8659__8428/Y 
     91     771    41      3  1.8  AO22X1_RVT    mesi_isc_breq_fifos/fifo_0/g1636__2398/Y                   
    102     873    49     18 15.5  NAND2X4_RVT   mesi_isc_breq_fifos/fifo_0/g3048__6260/Y                   
     68     941    26      1  0.5  OA21X1_RVT    mesi_isc_breq_fifos/fifo_0/g2973__7098/Y                   
     45     986    52      1  1.2  NAND2X0_RVT   mesi_isc_breq_fifos/fifo_0/g2951__6161/Y                   
      0     986     -      1    -  SDFFASRX2_HVT mesi_isc_breq_fifos/fifo_0/data_o_reg_16_/D                
#-----------------------------------------------------------------------------------------------------------



Path 281: MET (10 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/data_o_reg_15_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/data_o_reg_15_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-      84                  
       Uncertainty:-      20                  
     Required Time:=     996                  
      Launch Clock:-     100                  
         Data Path:-     886                  
             Slack:=      10                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#-----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                             Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                           
#-----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)     mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT  mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT     mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     66     680    38      4  2.4  AND2X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8659__8428/Y 
     91     771    41      3  1.8  AO22X1_RVT    mesi_isc_breq_fifos/fifo_0/g1636__2398/Y                   
    102     873    49     18 15.5  NAND2X4_RVT   mesi_isc_breq_fifos/fifo_0/g3048__6260/Y                   
     68     941    26      1  0.5  OA21X1_RVT    mesi_isc_breq_fifos/fifo_0/g2972__8246/Y                   
     45     986    52      1  1.2  NAND2X0_RVT   mesi_isc_breq_fifos/fifo_0/g2950__4733/Y                   
      0     986     -      1    -  SDFFASRX2_HVT mesi_isc_breq_fifos/fifo_0/data_o_reg_15_/D                
#-----------------------------------------------------------------------------------------------------------



Path 282: MET (10 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/data_o_reg_14_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/data_o_reg_14_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-      84                  
       Uncertainty:-      20                  
     Required Time:=     996                  
      Launch Clock:-     100                  
         Data Path:-     886                  
             Slack:=      10                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#-----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                             Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                           
#-----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)     mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT  mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT     mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     66     680    38      4  2.4  AND2X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8659__8428/Y 
     91     771    41      3  1.8  AO22X1_RVT    mesi_isc_breq_fifos/fifo_0/g1636__2398/Y                   
    102     873    49     18 15.5  NAND2X4_RVT   mesi_isc_breq_fifos/fifo_0/g3048__6260/Y                   
     68     941    26      1  0.5  OA21X1_RVT    mesi_isc_breq_fifos/fifo_0/g2971__5122/Y                   
     45     986    52      1  1.2  NAND2X0_RVT   mesi_isc_breq_fifos/fifo_0/g2949__7482/Y                   
      0     986     -      1    -  SDFFASRX2_HVT mesi_isc_breq_fifos/fifo_0/data_o_reg_14_/D                
#-----------------------------------------------------------------------------------------------------------



Path 283: MET (10 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/data_o_reg_13_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/data_o_reg_13_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-      84                  
       Uncertainty:-      20                  
     Required Time:=     996                  
      Launch Clock:-     100                  
         Data Path:-     886                  
             Slack:=      10                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#-----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                             Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                           
#-----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)     mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT  mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT     mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     66     680    38      4  2.4  AND2X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8659__8428/Y 
     91     771    41      3  1.8  AO22X1_RVT    mesi_isc_breq_fifos/fifo_0/g1636__2398/Y                   
    102     873    49     18 15.5  NAND2X4_RVT   mesi_isc_breq_fifos/fifo_0/g3048__6260/Y                   
     68     941    26      1  0.5  OA21X1_RVT    mesi_isc_breq_fifos/fifo_0/g2970__1705/Y                   
     45     986    52      1  1.2  NAND2X0_RVT   mesi_isc_breq_fifos/fifo_0/g2948__5115/Y                   
      0     986     -      1    -  SDFFASRX2_HVT mesi_isc_breq_fifos/fifo_0/data_o_reg_13_/D                
#-----------------------------------------------------------------------------------------------------------



Path 284: MET (10 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/data_o_reg_12_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/data_o_reg_12_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-      84                  
       Uncertainty:-      20                  
     Required Time:=     996                  
      Launch Clock:-     100                  
         Data Path:-     886                  
             Slack:=      10                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#-----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                             Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                           
#-----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)     mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT  mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT     mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     66     680    38      4  2.4  AND2X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8659__8428/Y 
     91     771    41      3  1.8  AO22X1_RVT    mesi_isc_breq_fifos/fifo_0/g1636__2398/Y                   
    102     873    49     18 15.5  NAND2X4_RVT   mesi_isc_breq_fifos/fifo_0/g3048__6260/Y                   
     68     941    26      1  0.5  OA21X1_RVT    mesi_isc_breq_fifos/fifo_0/g2977__7482/Y                   
     45     986    52      1  1.2  NAND2X0_RVT   mesi_isc_breq_fifos/fifo_0/g2947__1881/Y                   
      0     986     -      1    -  SDFFASRX2_HVT mesi_isc_breq_fifos/fifo_0/data_o_reg_12_/D                
#-----------------------------------------------------------------------------------------------------------



Path 285: MET (10 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/data_o_reg_11_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/data_o_reg_11_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-      84                  
       Uncertainty:-      20                  
     Required Time:=     996                  
      Launch Clock:-     100                  
         Data Path:-     886                  
             Slack:=      10                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#-----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                             Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                           
#-----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)     mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT  mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT     mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     66     680    38      4  2.4  AND2X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8659__8428/Y 
     91     771    41      3  1.8  AO22X1_RVT    mesi_isc_breq_fifos/fifo_0/g1636__2398/Y                   
    102     873    49     18 15.5  NAND2X4_RVT   mesi_isc_breq_fifos/fifo_0/g3048__6260/Y                   
     68     941    26      1  0.5  OA21X1_RVT    mesi_isc_breq_fifos/fifo_0/g2966__6783/Y                   
     45     986    52      1  1.2  NAND2X0_RVT   mesi_isc_breq_fifos/fifo_0/g2946__6131/Y                   
      0     986     -      1    -  SDFFASRX2_HVT mesi_isc_breq_fifos/fifo_0/data_o_reg_11_/D                
#-----------------------------------------------------------------------------------------------------------



Path 286: MET (10 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/data_o_reg_10_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/data_o_reg_10_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-      84                  
       Uncertainty:-      20                  
     Required Time:=     996                  
      Launch Clock:-     100                  
         Data Path:-     886                  
             Slack:=      10                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#-----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                             Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                           
#-----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)     mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT  mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT     mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     66     680    38      4  2.4  AND2X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8659__8428/Y 
     91     771    41      3  1.8  AO22X1_RVT    mesi_isc_breq_fifos/fifo_0/g1636__2398/Y                   
    102     873    49     18 15.5  NAND2X4_RVT   mesi_isc_breq_fifos/fifo_0/g3048__6260/Y                   
     68     941    26      1  0.5  OA21X1_RVT    mesi_isc_breq_fifos/fifo_0/g2961__5107/Y                   
     45     986    52      1  1.2  NAND2X0_RVT   mesi_isc_breq_fifos/fifo_0/g2941__2802/Y                   
      0     986     -      1    -  SDFFASRX2_HVT mesi_isc_breq_fifos/fifo_0/data_o_reg_10_/D                
#-----------------------------------------------------------------------------------------------------------



Path 287: MET (10 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/data_o_reg_8_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/data_o_reg_8_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-      84                  
       Uncertainty:-      20                  
     Required Time:=     996                  
      Launch Clock:-     100                  
         Data Path:-     886                  
             Slack:=      10                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#-----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                             Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                           
#-----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)     mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT  mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT     mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     66     680    38      4  2.4  AND2X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8659__8428/Y 
     91     771    41      3  1.8  AO22X1_RVT    mesi_isc_breq_fifos/fifo_0/g1636__2398/Y                   
    102     873    49     18 15.5  NAND2X4_RVT   mesi_isc_breq_fifos/fifo_0/g3048__6260/Y                   
     68     941    26      1  0.5  OA21X1_RVT    mesi_isc_breq_fifos/fifo_0/g2963__4319/Y                   
     45     986    52      1  1.2  NAND2X0_RVT   mesi_isc_breq_fifos/fifo_0/g2935__4319/Y                   
      0     986     -      1    -  SDFFASRX2_HVT mesi_isc_breq_fifos/fifo_0/data_o_reg_8_/D                 
#-----------------------------------------------------------------------------------------------------------



Path 288: MET (10 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/data_o_reg_7_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/data_o_reg_7_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-      84                  
       Uncertainty:-      20                  
     Required Time:=     996                  
      Launch Clock:-     100                  
         Data Path:-     886                  
             Slack:=      10                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#-----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                             Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                           
#-----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)     mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT  mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT     mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     66     680    38      4  2.4  AND2X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8659__8428/Y 
     91     771    41      3  1.8  AO22X1_RVT    mesi_isc_breq_fifos/fifo_0/g1636__2398/Y                   
    102     873    49     18 15.5  NAND2X4_RVT   mesi_isc_breq_fifos/fifo_0/g3048__6260/Y                   
     68     941    26      1  0.5  OA21X1_RVT    mesi_isc_breq_fifos/fifo_0/g2964__8428/Y                   
     45     986    52      1  1.2  NAND2X0_RVT   mesi_isc_breq_fifos/fifo_0/g2928__1666/Y                   
      0     986     -      1    -  SDFFASRX2_HVT mesi_isc_breq_fifos/fifo_0/data_o_reg_7_/D                 
#-----------------------------------------------------------------------------------------------------------



Path 289: MET (12 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/data_o_reg_39_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (F) mesi_isc_breq_fifos/fifo_2/data_o_reg_39_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     116                  
       Uncertainty:-      20                  
     Required Time:=     964                  
      Launch Clock:-     100                  
         Data Path:-     852                  
             Slack:=      12                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#-----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                             Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                           
#-----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)     mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK            
    163     263    61      1  2.7  SDFFASX1_RVT  mesi_isc_breq_fifos/fifo_0/status_empty_reg/QN             
     46     309    45     15 11.0  INVX4_RVT     mesi_isc_breq_fifos/fifo_0/fopt3094/Y                      
     21     330    27      6  3.5  INVX4_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8788/Y    
     54     384    28      2  1.3  AND2X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8759__5477/Y 
     25     409    22      2  1.1  INVX1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8750/Y       
     62     471    28      1  0.5  OA21X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8703__3680/Y 
     51     522    22      1  0.6  AND2X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8684__5115/Y 
     60     582    69      2  1.3  NAND3X0_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8674__2802/Y 
     80     662    37      4  2.3  AND2X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8660__5526/Y 
     28     689    25      1  0.6  INVX0_RVT     mesi_isc_breq_fifos/fifo_2/g1517/Y                         
     70     758    41      3  1.8  AO22X1_RVT    mesi_isc_breq_fifos/fifo_2/g1516__6131/Y                   
     68     826    41      1  2.7  OR2X1_RVT     mesi_isc_breq_fifos/fifo_2/g2927__1881/Y                   
     45     871    50     34 17.0  INVX4_RVT     mesi_isc_breq_fifos/fifo_2/g2909/Y                         
     45     917    37      1  0.5  NAND2X0_RVT   mesi_isc_breq_fifos/fifo_2/g2887__5526/Y                   
     36     952    33      1  0.5  NAND2X0_RVT   mesi_isc_breq_fifos/fifo_2/g2824__6417/Y                   
      0     952     -      1    -  SDFFASRX2_RVT mesi_isc_breq_fifos/fifo_2/data_o_reg_39_/D                
#-----------------------------------------------------------------------------------------------------------



Path 290: MET (12 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/data_o_reg_32_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (F) mesi_isc_breq_fifos/fifo_2/data_o_reg_32_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     116                  
       Uncertainty:-      20                  
     Required Time:=     964                  
      Launch Clock:-     100                  
         Data Path:-     852                  
             Slack:=      12                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#-----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                             Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                           
#-----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)     mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK            
    163     263    61      1  2.7  SDFFASX1_RVT  mesi_isc_breq_fifos/fifo_0/status_empty_reg/QN             
     46     309    45     15 11.0  INVX4_RVT     mesi_isc_breq_fifos/fifo_0/fopt3094/Y                      
     21     330    27      6  3.5  INVX4_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8788/Y    
     54     384    28      2  1.3  AND2X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8759__5477/Y 
     25     409    22      2  1.1  INVX1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8750/Y       
     62     471    28      1  0.5  OA21X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8703__3680/Y 
     51     522    22      1  0.6  AND2X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8684__5115/Y 
     60     582    69      2  1.3  NAND3X0_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8674__2802/Y 
     80     662    37      4  2.3  AND2X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8660__5526/Y 
     28     689    25      1  0.6  INVX0_RVT     mesi_isc_breq_fifos/fifo_2/g1517/Y                         
     70     758    41      3  1.8  AO22X1_RVT    mesi_isc_breq_fifos/fifo_2/g1516__6131/Y                   
     68     826    41      1  2.7  OR2X1_RVT     mesi_isc_breq_fifos/fifo_2/g2927__1881/Y                   
     45     871    50     34 17.0  INVX4_RVT     mesi_isc_breq_fifos/fifo_2/g2909/Y                         
     45     917    37      1  0.5  NAND2X0_RVT   mesi_isc_breq_fifos/fifo_2/g2872__4733/Y                   
     36     952    33      1  0.5  NAND2X0_RVT   mesi_isc_breq_fifos/fifo_2/g2814__5115/Y                   
      0     952     -      1    -  SDFFASRX2_RVT mesi_isc_breq_fifos/fifo_2/data_o_reg_32_/D                
#-----------------------------------------------------------------------------------------------------------



Path 291: MET (12 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/data_o_reg_31_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (F) mesi_isc_breq_fifos/fifo_2/data_o_reg_31_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     116                  
       Uncertainty:-      20                  
     Required Time:=     964                  
      Launch Clock:-     100                  
         Data Path:-     852                  
             Slack:=      12                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#-----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                             Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                           
#-----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)     mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK            
    163     263    61      1  2.7  SDFFASX1_RVT  mesi_isc_breq_fifos/fifo_0/status_empty_reg/QN             
     46     309    45     15 11.0  INVX4_RVT     mesi_isc_breq_fifos/fifo_0/fopt3094/Y                      
     21     330    27      6  3.5  INVX4_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8788/Y    
     54     384    28      2  1.3  AND2X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8759__5477/Y 
     25     409    22      2  1.1  INVX1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8750/Y       
     62     471    28      1  0.5  OA21X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8703__3680/Y 
     51     522    22      1  0.6  AND2X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8684__5115/Y 
     60     582    69      2  1.3  NAND3X0_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8674__2802/Y 
     80     662    37      4  2.3  AND2X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8660__5526/Y 
     28     689    25      1  0.6  INVX0_RVT     mesi_isc_breq_fifos/fifo_2/g1517/Y                         
     70     758    41      3  1.8  AO22X1_RVT    mesi_isc_breq_fifos/fifo_2/g1516__6131/Y                   
     68     826    41      1  2.7  OR2X1_RVT     mesi_isc_breq_fifos/fifo_2/g2927__1881/Y                   
     45     871    50     34 17.0  INVX4_RVT     mesi_isc_breq_fifos/fifo_2/g2909/Y                         
     45     917    37      1  0.5  NAND2X0_RVT   mesi_isc_breq_fifos/fifo_2/g2871__7482/Y                   
     36     952    33      1  0.5  NAND2X0_RVT   mesi_isc_breq_fifos/fifo_2/g2813__1881/Y                   
      0     952     -      1    -  SDFFASRX2_RVT mesi_isc_breq_fifos/fifo_2/data_o_reg_31_/D                
#-----------------------------------------------------------------------------------------------------------



Path 292: MET (12 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/data_o_reg_24_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (F) mesi_isc_breq_fifos/fifo_2/data_o_reg_24_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     116                  
       Uncertainty:-      20                  
     Required Time:=     964                  
      Launch Clock:-     100                  
         Data Path:-     852                  
             Slack:=      12                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#-----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                             Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                           
#-----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)     mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK            
    163     263    61      1  2.7  SDFFASX1_RVT  mesi_isc_breq_fifos/fifo_0/status_empty_reg/QN             
     46     309    45     15 11.0  INVX4_RVT     mesi_isc_breq_fifos/fifo_0/fopt3094/Y                      
     21     330    27      6  3.5  INVX4_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8788/Y    
     54     384    28      2  1.3  AND2X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8759__5477/Y 
     25     409    22      2  1.1  INVX1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8750/Y       
     62     471    28      1  0.5  OA21X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8703__3680/Y 
     51     522    22      1  0.6  AND2X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8684__5115/Y 
     60     582    69      2  1.3  NAND3X0_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8674__2802/Y 
     80     662    37      4  2.3  AND2X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8660__5526/Y 
     28     689    25      1  0.6  INVX0_RVT     mesi_isc_breq_fifos/fifo_2/g1517/Y                         
     70     758    41      3  1.8  AO22X1_RVT    mesi_isc_breq_fifos/fifo_2/g1516__6131/Y                   
     68     826    41      1  2.7  OR2X1_RVT     mesi_isc_breq_fifos/fifo_2/g2927__1881/Y                   
     45     871    50     34 17.0  INVX4_RVT     mesi_isc_breq_fifos/fifo_2/g2909/Y                         
     45     917    37      1  0.5  NAND2X0_RVT   mesi_isc_breq_fifos/fifo_2/g2907__7410/Y                   
     36     952    33      1  0.5  NAND2X0_RVT   mesi_isc_breq_fifos/fifo_2/g2839__7098/Y                   
      0     952     -      1    -  SDFFASRX2_RVT mesi_isc_breq_fifos/fifo_2/data_o_reg_24_/D                
#-----------------------------------------------------------------------------------------------------------



Path 293: MET (12 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/data_o_reg_23_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (F) mesi_isc_breq_fifos/fifo_2/data_o_reg_23_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     116                  
       Uncertainty:-      20                  
     Required Time:=     964                  
      Launch Clock:-     100                  
         Data Path:-     852                  
             Slack:=      12                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#-----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                             Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                           
#-----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)     mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK            
    163     263    61      1  2.7  SDFFASX1_RVT  mesi_isc_breq_fifos/fifo_0/status_empty_reg/QN             
     46     309    45     15 11.0  INVX4_RVT     mesi_isc_breq_fifos/fifo_0/fopt3094/Y                      
     21     330    27      6  3.5  INVX4_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8788/Y    
     54     384    28      2  1.3  AND2X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8759__5477/Y 
     25     409    22      2  1.1  INVX1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8750/Y       
     62     471    28      1  0.5  OA21X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8703__3680/Y 
     51     522    22      1  0.6  AND2X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8684__5115/Y 
     60     582    69      2  1.3  NAND3X0_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8674__2802/Y 
     80     662    37      4  2.3  AND2X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8660__5526/Y 
     28     689    25      1  0.6  INVX0_RVT     mesi_isc_breq_fifos/fifo_2/g1517/Y                         
     70     758    41      3  1.8  AO22X1_RVT    mesi_isc_breq_fifos/fifo_2/g1516__6131/Y                   
     68     826    41      1  2.7  OR2X1_RVT     mesi_isc_breq_fifos/fifo_2/g2927__1881/Y                   
     45     871    50     34 17.0  INVX4_RVT     mesi_isc_breq_fifos/fifo_2/g2909/Y                         
     45     917    37      1  0.5  NAND2X0_RVT   mesi_isc_breq_fifos/fifo_2/g2905__2346/Y                   
     36     952    33      1  0.5  NAND2X0_RVT   mesi_isc_breq_fifos/fifo_2/g2838__8246/Y                   
      0     952     -      1    -  SDFFASRX2_RVT mesi_isc_breq_fifos/fifo_2/data_o_reg_23_/D                
#-----------------------------------------------------------------------------------------------------------



Path 294: MET (12 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/data_o_reg_22_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (F) mesi_isc_breq_fifos/fifo_2/data_o_reg_22_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     116                  
       Uncertainty:-      20                  
     Required Time:=     964                  
      Launch Clock:-     100                  
         Data Path:-     852                  
             Slack:=      12                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#-----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                             Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                           
#-----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)     mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK            
    163     263    61      1  2.7  SDFFASX1_RVT  mesi_isc_breq_fifos/fifo_0/status_empty_reg/QN             
     46     309    45     15 11.0  INVX4_RVT     mesi_isc_breq_fifos/fifo_0/fopt3094/Y                      
     21     330    27      6  3.5  INVX4_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8788/Y    
     54     384    28      2  1.3  AND2X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8759__5477/Y 
     25     409    22      2  1.1  INVX1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8750/Y       
     62     471    28      1  0.5  OA21X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8703__3680/Y 
     51     522    22      1  0.6  AND2X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8684__5115/Y 
     60     582    69      2  1.3  NAND3X0_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8674__2802/Y 
     80     662    37      4  2.3  AND2X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8660__5526/Y 
     28     689    25      1  0.6  INVX0_RVT     mesi_isc_breq_fifos/fifo_2/g1517/Y                         
     70     758    41      3  1.8  AO22X1_RVT    mesi_isc_breq_fifos/fifo_2/g1516__6131/Y                   
     68     826    41      1  2.7  OR2X1_RVT     mesi_isc_breq_fifos/fifo_2/g2927__1881/Y                   
     45     871    50     34 17.0  INVX4_RVT     mesi_isc_breq_fifos/fifo_2/g2909/Y                         
     45     917    37      1  0.5  NAND2X0_RVT   mesi_isc_breq_fifos/fifo_2/g2904__2883/Y                   
     36     952    33      1  0.5  NAND2X0_RVT   mesi_isc_breq_fifos/fifo_2/g2836__1705/Y                   
      0     952     -      1    -  SDFFASRX2_RVT mesi_isc_breq_fifos/fifo_2/data_o_reg_22_/D                
#-----------------------------------------------------------------------------------------------------------



Path 295: MET (12 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/data_o_reg_21_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (F) mesi_isc_breq_fifos/fifo_2/data_o_reg_21_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     116                  
       Uncertainty:-      20                  
     Required Time:=     964                  
      Launch Clock:-     100                  
         Data Path:-     852                  
             Slack:=      12                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#-----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                             Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                           
#-----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)     mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK            
    163     263    61      1  2.7  SDFFASX1_RVT  mesi_isc_breq_fifos/fifo_0/status_empty_reg/QN             
     46     309    45     15 11.0  INVX4_RVT     mesi_isc_breq_fifos/fifo_0/fopt3094/Y                      
     21     330    27      6  3.5  INVX4_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8788/Y    
     54     384    28      2  1.3  AND2X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8759__5477/Y 
     25     409    22      2  1.1  INVX1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8750/Y       
     62     471    28      1  0.5  OA21X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8703__3680/Y 
     51     522    22      1  0.6  AND2X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8684__5115/Y 
     60     582    69      2  1.3  NAND3X0_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8674__2802/Y 
     80     662    37      4  2.3  AND2X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8660__5526/Y 
     28     689    25      1  0.6  INVX0_RVT     mesi_isc_breq_fifos/fifo_2/g1517/Y                         
     70     758    41      3  1.8  AO22X1_RVT    mesi_isc_breq_fifos/fifo_2/g1516__6131/Y                   
     68     826    41      1  2.7  OR2X1_RVT     mesi_isc_breq_fifos/fifo_2/g2927__1881/Y                   
     45     871    50     34 17.0  INVX4_RVT     mesi_isc_breq_fifos/fifo_2/g2909/Y                         
     45     917    37      1  0.5  NAND2X0_RVT   mesi_isc_breq_fifos/fifo_2/g2902__9315/Y                   
     36     952    33      1  0.5  NAND2X0_RVT   mesi_isc_breq_fifos/fifo_2/g2837__5122/Y                   
      0     952     -      1    -  SDFFASRX2_RVT mesi_isc_breq_fifos/fifo_2/data_o_reg_21_/D                
#-----------------------------------------------------------------------------------------------------------



Path 296: MET (12 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/data_o_reg_19_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (F) mesi_isc_breq_fifos/fifo_2/data_o_reg_19_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     116                  
       Uncertainty:-      20                  
     Required Time:=     964                  
      Launch Clock:-     100                  
         Data Path:-     852                  
             Slack:=      12                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#-----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                             Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                           
#-----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)     mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK            
    163     263    61      1  2.7  SDFFASX1_RVT  mesi_isc_breq_fifos/fifo_0/status_empty_reg/QN             
     46     309    45     15 11.0  INVX4_RVT     mesi_isc_breq_fifos/fifo_0/fopt3094/Y                      
     21     330    27      6  3.5  INVX4_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8788/Y    
     54     384    28      2  1.3  AND2X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8759__5477/Y 
     25     409    22      2  1.1  INVX1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8750/Y       
     62     471    28      1  0.5  OA21X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8703__3680/Y 
     51     522    22      1  0.6  AND2X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8684__5115/Y 
     60     582    69      2  1.3  NAND3X0_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8674__2802/Y 
     80     662    37      4  2.3  AND2X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8660__5526/Y 
     28     689    25      1  0.6  INVX0_RVT     mesi_isc_breq_fifos/fifo_2/g1517/Y                         
     70     758    41      3  1.8  AO22X1_RVT    mesi_isc_breq_fifos/fifo_2/g1516__6131/Y                   
     68     826    41      1  2.7  OR2X1_RVT     mesi_isc_breq_fifos/fifo_2/g2927__1881/Y                   
     45     871    50     34 17.0  INVX4_RVT     mesi_isc_breq_fifos/fifo_2/g2909/Y                         
     45     917    37      1  0.5  NAND2X0_RVT   mesi_isc_breq_fifos/fifo_2/g2900__4733/Y                   
     36     952    33      1  0.5  NAND2X0_RVT   mesi_isc_breq_fifos/fifo_2/g2834__1617/Y                   
      0     952     -      1    -  SDFFASRX2_RVT mesi_isc_breq_fifos/fifo_2/data_o_reg_19_/D                
#-----------------------------------------------------------------------------------------------------------



Path 297: MET (12 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/data_o_reg_18_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (F) mesi_isc_breq_fifos/fifo_2/data_o_reg_18_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     116                  
       Uncertainty:-      20                  
     Required Time:=     964                  
      Launch Clock:-     100                  
         Data Path:-     852                  
             Slack:=      12                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#-----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                             Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                           
#-----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)     mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK            
    163     263    61      1  2.7  SDFFASX1_RVT  mesi_isc_breq_fifos/fifo_0/status_empty_reg/QN             
     46     309    45     15 11.0  INVX4_RVT     mesi_isc_breq_fifos/fifo_0/fopt3094/Y                      
     21     330    27      6  3.5  INVX4_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8788/Y    
     54     384    28      2  1.3  AND2X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8759__5477/Y 
     25     409    22      2  1.1  INVX1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8750/Y       
     62     471    28      1  0.5  OA21X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8703__3680/Y 
     51     522    22      1  0.6  AND2X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8684__5115/Y 
     60     582    69      2  1.3  NAND3X0_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8674__2802/Y 
     80     662    37      4  2.3  AND2X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8660__5526/Y 
     28     689    25      1  0.6  INVX0_RVT     mesi_isc_breq_fifos/fifo_2/g1517/Y                         
     70     758    41      3  1.8  AO22X1_RVT    mesi_isc_breq_fifos/fifo_2/g1516__6131/Y                   
     68     826    41      1  2.7  OR2X1_RVT     mesi_isc_breq_fifos/fifo_2/g2927__1881/Y                   
     45     871    50     34 17.0  INVX4_RVT     mesi_isc_breq_fifos/fifo_2/g2909/Y                         
     45     917    37      1  0.5  NAND2X0_RVT   mesi_isc_breq_fifos/fifo_2/g2899__7482/Y                   
     36     952    33      1  0.5  NAND2X0_RVT   mesi_isc_breq_fifos/fifo_2/g2833__3680/Y                   
      0     952     -      1    -  SDFFASRX2_RVT mesi_isc_breq_fifos/fifo_2/data_o_reg_18_/D                
#-----------------------------------------------------------------------------------------------------------



Path 298: MET (12 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/data_o_reg_16_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (F) mesi_isc_breq_fifos/fifo_2/data_o_reg_16_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     116                  
       Uncertainty:-      20                  
     Required Time:=     964                  
      Launch Clock:-     100                  
         Data Path:-     852                  
             Slack:=      12                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#-----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                             Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                           
#-----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)     mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK            
    163     263    61      1  2.7  SDFFASX1_RVT  mesi_isc_breq_fifos/fifo_0/status_empty_reg/QN             
     46     309    45     15 11.0  INVX4_RVT     mesi_isc_breq_fifos/fifo_0/fopt3094/Y                      
     21     330    27      6  3.5  INVX4_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8788/Y    
     54     384    28      2  1.3  AND2X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8759__5477/Y 
     25     409    22      2  1.1  INVX1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8750/Y       
     62     471    28      1  0.5  OA21X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8703__3680/Y 
     51     522    22      1  0.6  AND2X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8684__5115/Y 
     60     582    69      2  1.3  NAND3X0_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8674__2802/Y 
     80     662    37      4  2.3  AND2X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8660__5526/Y 
     28     689    25      1  0.6  INVX0_RVT     mesi_isc_breq_fifos/fifo_2/g1517/Y                         
     70     758    41      3  1.8  AO22X1_RVT    mesi_isc_breq_fifos/fifo_2/g1516__6131/Y                   
     68     826    41      1  2.7  OR2X1_RVT     mesi_isc_breq_fifos/fifo_2/g2927__1881/Y                   
     45     871    50     34 17.0  INVX4_RVT     mesi_isc_breq_fifos/fifo_2/g2909/Y                         
     45     917    37      1  0.5  NAND2X0_RVT   mesi_isc_breq_fifos/fifo_2/g2883__5107/Y                   
     36     952    33      1  0.5  NAND2X0_RVT   mesi_isc_breq_fifos/fifo_2/g2831__5526/Y                   
      0     952     -      1    -  SDFFASRX2_RVT mesi_isc_breq_fifos/fifo_2/data_o_reg_16_/D                
#-----------------------------------------------------------------------------------------------------------



Path 299: MET (12 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/data_o_reg_15_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (F) mesi_isc_breq_fifos/fifo_2/data_o_reg_15_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     116                  
       Uncertainty:-      20                  
     Required Time:=     964                  
      Launch Clock:-     100                  
         Data Path:-     852                  
             Slack:=      12                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#-----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                             Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                           
#-----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)     mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK            
    163     263    61      1  2.7  SDFFASX1_RVT  mesi_isc_breq_fifos/fifo_0/status_empty_reg/QN             
     46     309    45     15 11.0  INVX4_RVT     mesi_isc_breq_fifos/fifo_0/fopt3094/Y                      
     21     330    27      6  3.5  INVX4_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8788/Y    
     54     384    28      2  1.3  AND2X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8759__5477/Y 
     25     409    22      2  1.1  INVX1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8750/Y       
     62     471    28      1  0.5  OA21X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8703__3680/Y 
     51     522    22      1  0.6  AND2X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8684__5115/Y 
     60     582    69      2  1.3  NAND3X0_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8674__2802/Y 
     80     662    37      4  2.3  AND2X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8660__5526/Y 
     28     689    25      1  0.6  INVX0_RVT     mesi_isc_breq_fifos/fifo_2/g1517/Y                         
     70     758    41      3  1.8  AO22X1_RVT    mesi_isc_breq_fifos/fifo_2/g1516__6131/Y                   
     68     826    41      1  2.7  OR2X1_RVT     mesi_isc_breq_fifos/fifo_2/g2927__1881/Y                   
     45     871    50     34 17.0  INVX4_RVT     mesi_isc_breq_fifos/fifo_2/g2909/Y                         
     45     917    37      1  0.5  NAND2X0_RVT   mesi_isc_breq_fifos/fifo_2/g2895__7098/Y                   
     36     952    33      1  0.5  NAND2X0_RVT   mesi_isc_breq_fifos/fifo_2/g2830__8428/Y                   
      0     952     -      1    -  SDFFASRX2_RVT mesi_isc_breq_fifos/fifo_2/data_o_reg_15_/D                
#-----------------------------------------------------------------------------------------------------------



Path 300: MET (12 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/data_o_reg_14_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (F) mesi_isc_breq_fifos/fifo_2/data_o_reg_14_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     116                  
       Uncertainty:-      20                  
     Required Time:=     964                  
      Launch Clock:-     100                  
         Data Path:-     852                  
             Slack:=      12                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#-----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                             Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                           
#-----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)     mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK            
    163     263    61      1  2.7  SDFFASX1_RVT  mesi_isc_breq_fifos/fifo_0/status_empty_reg/QN             
     46     309    45     15 11.0  INVX4_RVT     mesi_isc_breq_fifos/fifo_0/fopt3094/Y                      
     21     330    27      6  3.5  INVX4_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8788/Y    
     54     384    28      2  1.3  AND2X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8759__5477/Y 
     25     409    22      2  1.1  INVX1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8750/Y       
     62     471    28      1  0.5  OA21X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8703__3680/Y 
     51     522    22      1  0.6  AND2X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8684__5115/Y 
     60     582    69      2  1.3  NAND3X0_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8674__2802/Y 
     80     662    37      4  2.3  AND2X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8660__5526/Y 
     28     689    25      1  0.6  INVX0_RVT     mesi_isc_breq_fifos/fifo_2/g1517/Y                         
     70     758    41      3  1.8  AO22X1_RVT    mesi_isc_breq_fifos/fifo_2/g1516__6131/Y                   
     68     826    41      1  2.7  OR2X1_RVT     mesi_isc_breq_fifos/fifo_2/g2927__1881/Y                   
     45     871    50     34 17.0  INVX4_RVT     mesi_isc_breq_fifos/fifo_2/g2909/Y                         
     45     917    37      1  0.5  NAND2X0_RVT   mesi_isc_breq_fifos/fifo_2/g2894__8246/Y                   
     36     952    33      1  0.5  NAND2X0_RVT   mesi_isc_breq_fifos/fifo_2/g2829__4319/Y                   
      0     952     -      1    -  SDFFASRX2_RVT mesi_isc_breq_fifos/fifo_2/data_o_reg_14_/D                
#-----------------------------------------------------------------------------------------------------------



Path 301: MET (12 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/data_o_reg_13_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (F) mesi_isc_breq_fifos/fifo_2/data_o_reg_13_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     116                  
       Uncertainty:-      20                  
     Required Time:=     964                  
      Launch Clock:-     100                  
         Data Path:-     852                  
             Slack:=      12                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#-----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                             Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                           
#-----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)     mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK            
    163     263    61      1  2.7  SDFFASX1_RVT  mesi_isc_breq_fifos/fifo_0/status_empty_reg/QN             
     46     309    45     15 11.0  INVX4_RVT     mesi_isc_breq_fifos/fifo_0/fopt3094/Y                      
     21     330    27      6  3.5  INVX4_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8788/Y    
     54     384    28      2  1.3  AND2X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8759__5477/Y 
     25     409    22      2  1.1  INVX1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8750/Y       
     62     471    28      1  0.5  OA21X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8703__3680/Y 
     51     522    22      1  0.6  AND2X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8684__5115/Y 
     60     582    69      2  1.3  NAND3X0_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8674__2802/Y 
     80     662    37      4  2.3  AND2X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8660__5526/Y 
     28     689    25      1  0.6  INVX0_RVT     mesi_isc_breq_fifos/fifo_2/g1517/Y                         
     70     758    41      3  1.8  AO22X1_RVT    mesi_isc_breq_fifos/fifo_2/g1516__6131/Y                   
     68     826    41      1  2.7  OR2X1_RVT     mesi_isc_breq_fifos/fifo_2/g2927__1881/Y                   
     45     871    50     34 17.0  INVX4_RVT     mesi_isc_breq_fifos/fifo_2/g2909/Y                         
     45     917    37      1  0.5  NAND2X0_RVT   mesi_isc_breq_fifos/fifo_2/g2893__5122/Y                   
     36     952    33      1  0.5  NAND2X0_RVT   mesi_isc_breq_fifos/fifo_2/g2828__6260/Y                   
      0     952     -      1    -  SDFFASRX2_RVT mesi_isc_breq_fifos/fifo_2/data_o_reg_13_/D                
#-----------------------------------------------------------------------------------------------------------



Path 302: MET (12 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/data_o_reg_9_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (F) mesi_isc_breq_fifos/fifo_2/data_o_reg_9_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     116                  
       Uncertainty:-      20                  
     Required Time:=     964                  
      Launch Clock:-     100                  
         Data Path:-     852                  
             Slack:=      12                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#-----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                             Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                           
#-----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)     mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK            
    163     263    61      1  2.7  SDFFASX1_RVT  mesi_isc_breq_fifos/fifo_0/status_empty_reg/QN             
     46     309    45     15 11.0  INVX4_RVT     mesi_isc_breq_fifos/fifo_0/fopt3094/Y                      
     21     330    27      6  3.5  INVX4_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8788/Y    
     54     384    28      2  1.3  AND2X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8759__5477/Y 
     25     409    22      2  1.1  INVX1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8750/Y       
     62     471    28      1  0.5  OA21X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8703__3680/Y 
     51     522    22      1  0.6  AND2X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8684__5115/Y 
     60     582    69      2  1.3  NAND3X0_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8674__2802/Y 
     80     662    37      4  2.3  AND2X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8660__5526/Y 
     28     689    25      1  0.6  INVX0_RVT     mesi_isc_breq_fifos/fifo_2/g1517/Y                         
     70     758    41      3  1.8  AO22X1_RVT    mesi_isc_breq_fifos/fifo_2/g1516__6131/Y                   
     68     826    41      1  2.7  OR2X1_RVT     mesi_isc_breq_fifos/fifo_2/g2927__1881/Y                   
     45     871    50     34 17.0  INVX4_RVT     mesi_isc_breq_fifos/fifo_2/g2909/Y                         
     45     917    37      1  0.5  NAND2X0_RVT   mesi_isc_breq_fifos/fifo_2/g2879__7410/Y                   
     36     952    33      1  0.5  NAND2X0_RVT   mesi_isc_breq_fifos/fifo_2/g2818__9315/Y                   
      0     952     -      1    -  SDFFASRX2_RVT mesi_isc_breq_fifos/fifo_2/data_o_reg_9_/D                 
#-----------------------------------------------------------------------------------------------------------



Path 303: MET (12 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/data_o_reg_8_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (F) mesi_isc_breq_fifos/fifo_2/data_o_reg_8_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     116                  
       Uncertainty:-      20                  
     Required Time:=     964                  
      Launch Clock:-     100                  
         Data Path:-     852                  
             Slack:=      12                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#-----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                             Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                           
#-----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)     mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK            
    163     263    61      1  2.7  SDFFASX1_RVT  mesi_isc_breq_fifos/fifo_0/status_empty_reg/QN             
     46     309    45     15 11.0  INVX4_RVT     mesi_isc_breq_fifos/fifo_0/fopt3094/Y                      
     21     330    27      6  3.5  INVX4_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8788/Y    
     54     384    28      2  1.3  AND2X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8759__5477/Y 
     25     409    22      2  1.1  INVX1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8750/Y       
     62     471    28      1  0.5  OA21X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8703__3680/Y 
     51     522    22      1  0.6  AND2X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8684__5115/Y 
     60     582    69      2  1.3  NAND3X0_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8674__2802/Y 
     80     662    37      4  2.3  AND2X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8660__5526/Y 
     28     689    25      1  0.6  INVX0_RVT     mesi_isc_breq_fifos/fifo_2/g1517/Y                         
     70     758    41      3  1.8  AO22X1_RVT    mesi_isc_breq_fifos/fifo_2/g1516__6131/Y                   
     68     826    41      1  2.7  OR2X1_RVT     mesi_isc_breq_fifos/fifo_2/g2927__1881/Y                   
     45     871    50     34 17.0  INVX4_RVT     mesi_isc_breq_fifos/fifo_2/g2909/Y                         
     45     917    37      1  0.5  NAND2X0_RVT   mesi_isc_breq_fifos/fifo_2/g2873__6161/Y                   
     36     952    33      1  0.5  NAND2X0_RVT   mesi_isc_breq_fifos/fifo_2/g2815__7482/Y                   
      0     952     -      1    -  SDFFASRX2_RVT mesi_isc_breq_fifos/fifo_2/data_o_reg_8_/D                 
#-----------------------------------------------------------------------------------------------------------



Path 304: MET (12 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/data_o_reg_7_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (F) mesi_isc_breq_fifos/fifo_2/data_o_reg_7_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     116                  
       Uncertainty:-      20                  
     Required Time:=     964                  
      Launch Clock:-     100                  
         Data Path:-     852                  
             Slack:=      12                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#-----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                             Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                           
#-----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)     mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK            
    163     263    61      1  2.7  SDFFASX1_RVT  mesi_isc_breq_fifos/fifo_0/status_empty_reg/QN             
     46     309    45     15 11.0  INVX4_RVT     mesi_isc_breq_fifos/fifo_0/fopt3094/Y                      
     21     330    27      6  3.5  INVX4_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8788/Y    
     54     384    28      2  1.3  AND2X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8759__5477/Y 
     25     409    22      2  1.1  INVX1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8750/Y       
     62     471    28      1  0.5  OA21X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8703__3680/Y 
     51     522    22      1  0.6  AND2X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8684__5115/Y 
     60     582    69      2  1.3  NAND3X0_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8674__2802/Y 
     80     662    37      4  2.3  AND2X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8660__5526/Y 
     28     689    25      1  0.6  INVX0_RVT     mesi_isc_breq_fifos/fifo_2/g1517/Y                         
     70     758    41      3  1.8  AO22X1_RVT    mesi_isc_breq_fifos/fifo_2/g1516__6131/Y                   
     68     826    41      1  2.7  OR2X1_RVT     mesi_isc_breq_fifos/fifo_2/g2927__1881/Y                   
     45     871    50     34 17.0  INVX4_RVT     mesi_isc_breq_fifos/fifo_2/g2909/Y                         
     45     917    37      1  0.5  NAND2X0_RVT   mesi_isc_breq_fifos/fifo_2/g2857__4319/Y                   
     36     952    33      1  0.5  NAND2X0_RVT   mesi_isc_breq_fifos/fifo_2/g2808__1705/Y                   
      0     952     -      1    -  SDFFASRX2_RVT mesi_isc_breq_fifos/fifo_2/data_o_reg_7_/D                 
#-----------------------------------------------------------------------------------------------------------



Path 305: MET (22 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/data_o_reg_8_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (F) mesi_isc_breq_fifos/fifo_3/data_o_reg_8_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     114                  
       Uncertainty:-      20                  
     Required Time:=     966                  
      Launch Clock:-     100                  
         Data Path:-     844                  
             Slack:=      22                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load      Cell                             Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                            
#------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)      mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK            
    189     289    71      1  2.7  SDFFASX1_RVT   mesi_isc_breq_fifos/fifo_0/status_empty_reg/QN             
     41     330    50     15 10.6  INVX4_RVT      mesi_isc_breq_fifos/fifo_0/fopt3094/Y                      
     28     357    29      6  3.6  INVX4_RVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8788/Y    
     54     411    28      2  1.3  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8759__5477/Y 
     49     460    50      1  0.6  NAND3X0_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8702__6783/Y 
     50     510    53      1  0.6  NAND4X0_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8683__1881/Y 
     91     601    44      2  1.3  AO221X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8681__7098/Y 
     79     679    45      6  4.8  AND2X2_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8664__6783/Y 
     19     698    25      2  1.1  INVX2_RVT      mesi_isc_breq_fifos/fifo_3/g2180/Y                         
     49     747    25      1  0.6  AO22X1_RVT     mesi_isc_breq_fifos/fifo_3/g2177__9945/Y                   
    109     856    74     34 20.4  AND2X4_RVT     mesi_isc_breq_fifos/fifo_3/g2175__6161/Y                   
     88     944    25      1  0.6  AO21X1_RVT     mesi_isc_breq_fifos/fifo_3/g2107__3680/Y                   
      0     944     -      1    -  SDFFASRSX1_RVT mesi_isc_breq_fifos/fifo_3/data_o_reg_8_/D                 
#------------------------------------------------------------------------------------------------------------



Path 306: MET (22 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/data_o_reg_7_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (F) mesi_isc_breq_fifos/fifo_3/data_o_reg_7_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     114                  
       Uncertainty:-      20                  
     Required Time:=     966                  
      Launch Clock:-     100                  
         Data Path:-     844                  
             Slack:=      22                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load      Cell                             Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                            
#------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)      mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK            
    189     289    71      1  2.7  SDFFASX1_RVT   mesi_isc_breq_fifos/fifo_0/status_empty_reg/QN             
     41     330    50     15 10.6  INVX4_RVT      mesi_isc_breq_fifos/fifo_0/fopt3094/Y                      
     28     357    29      6  3.6  INVX4_RVT      mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8788/Y    
     54     411    28      2  1.3  AND2X1_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8759__5477/Y 
     49     460    50      1  0.6  NAND3X0_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8702__6783/Y 
     50     510    53      1  0.6  NAND4X0_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8683__1881/Y 
     91     601    44      2  1.3  AO221X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8681__7098/Y 
     79     679    45      6  4.8  AND2X2_RVT     mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8664__6783/Y 
     19     698    25      2  1.1  INVX2_RVT      mesi_isc_breq_fifos/fifo_3/g2180/Y                         
     49     747    25      1  0.6  AO22X1_RVT     mesi_isc_breq_fifos/fifo_3/g2177__9945/Y                   
    109     856    74     34 20.4  AND2X4_RVT     mesi_isc_breq_fifos/fifo_3/g2175__6161/Y                   
     88     944    25      1  0.6  AO21X1_RVT     mesi_isc_breq_fifos/fifo_3/g2123__2346/Y                   
      0     944     -      1    -  SDFFASRSX1_RVT mesi_isc_breq_fifos/fifo_3/data_o_reg_7_/D                 
#------------------------------------------------------------------------------------------------------------



Path 307: MET (41 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_1__5_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_1_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_1__5_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     819                  
             Slack:=      41                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_1_/CLK 
    169     269    62      5  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_1_/QN  
     57     326    63      9  4.9  INVX1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g4965/Y                   
     75     401    41      5  2.9  OR2X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8746__6161/Y             
    128     529    55      4  2.8  OA221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8691__2346/Y             
     48     577    46      5  3.0  INVX1_RVT    mesi_isc_broad/broad_fifo/g6465/Y                                      
     65     642    34      3  1.9  OR2X1_RVT    mesi_isc_broad/broad_fifo/g6458/Y                                      
    133     775    67     38 21.2  NOR2X4_RVT   mesi_isc_broad/broad_fifo/g6454/Y                                      
     73     848    70     36 21.6  INVX4_HVT    mesi_isc_broad/broad_fifo/g6402/Y                                      
     71     919    32      1  0.5  AO22X1_RVT   mesi_isc_broad/broad_fifo/g6326/Y                                      
      0     919     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_1__5_/D                            
#----------------------------------------------------------------------------------------------------------------------



Path 308: MET (41 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_1__6_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_1_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_1__6_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     819                  
             Slack:=      41                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_1_/CLK 
    169     269    62      5  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_1_/QN  
     57     326    63      9  4.9  INVX1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g4965/Y                   
     75     401    41      5  2.9  OR2X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8746__6161/Y             
    128     529    55      4  2.8  OA221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8691__2346/Y             
     48     577    46      5  3.0  INVX1_RVT    mesi_isc_broad/broad_fifo/g6465/Y                                      
     65     642    34      3  1.9  OR2X1_RVT    mesi_isc_broad/broad_fifo/g6458/Y                                      
    133     775    67     38 21.2  NOR2X4_RVT   mesi_isc_broad/broad_fifo/g6454/Y                                      
     73     848    70     36 21.6  INVX4_HVT    mesi_isc_broad/broad_fifo/g6402/Y                                      
     71     919    31      1  0.5  AO22X1_RVT   mesi_isc_broad/broad_fifo/g6327/Y                                      
      0     919     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_1__6_/D                            
#----------------------------------------------------------------------------------------------------------------------



Path 309: MET (56 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_3__5_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_1_/CLK
          Clock: (R) clk
       Endpoint: (F) mesi_isc_broad/broad_fifo/entry_reg_3__5_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     101                  
       Uncertainty:-      20                  
     Required Time:=     979                  
      Launch Clock:-     100                  
         Data Path:-     824                  
             Slack:=      56                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_1_/CLK 
    169     269    62      5  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_1_/QN  
     57     326    63      9  4.9  INVX1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g4965/Y                   
     75     401    41      5  2.9  OR2X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8746__6161/Y             
    128     529    55      4  2.8  OA221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8691__2346/Y             
     48     577    46      5  3.0  INVX1_RVT    mesi_isc_broad/broad_fifo/g6465/Y                                      
     65     642    34      3  1.9  OR2X1_RVT    mesi_isc_broad/broad_fifo/g6458/Y                                      
    111     753    78     37 24.3  OR2X4_RVT    mesi_isc_broad/broad_fifo/g6453/Y                                      
     80     832    78     36 18.0  INVX4_HVT    mesi_isc_broad/broad_fifo/g6452/Y                                      
     91     924    29      1  0.5  AO22X1_RVT   mesi_isc_broad/broad_fifo/g6412/Y                                      
      0     924     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_3__5_/D                            
#----------------------------------------------------------------------------------------------------------------------



Path 310: MET (56 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_3__6_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_1_/CLK
          Clock: (R) clk
       Endpoint: (F) mesi_isc_broad/broad_fifo/entry_reg_3__6_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     100                  
       Uncertainty:-      20                  
     Required Time:=     980                  
      Launch Clock:-     100                  
         Data Path:-     824                  
             Slack:=      56                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_1_/CLK 
    169     269    62      5  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_1_/QN  
     57     326    63      9  4.9  INVX1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g4965/Y                   
     75     401    41      5  2.9  OR2X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8746__6161/Y             
    128     529    55      4  2.8  OA221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8691__2346/Y             
     48     577    46      5  3.0  INVX1_RVT    mesi_isc_broad/broad_fifo/g6465/Y                                      
     65     642    34      3  1.9  OR2X1_RVT    mesi_isc_broad/broad_fifo/g6458/Y                                      
    111     753    78     37 24.3  OR2X4_RVT    mesi_isc_broad/broad_fifo/g6453/Y                                      
     80     832    78     36 18.0  INVX4_HVT    mesi_isc_broad/broad_fifo/g6452/Y                                      
     91     924    27      1  0.5  AO22X1_RVT   mesi_isc_broad/broad_fifo/g6413/Y                                      
      0     924     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_3__6_/D                            
#----------------------------------------------------------------------------------------------------------------------



Path 311: MET (77 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/data_o_reg_6_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_broad/mesi_isc_broad_cntl/broad_fifo_rd_o_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/data_o_reg_6_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     122                  
       Uncertainty:-      20                  
     Required Time:=     958                  
      Launch Clock:-     100                  
         Data Path:-     781                  
             Slack:=      77                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_broad/mesi_isc_broad_cntl/broad_fifo_rd_o_reg/CLK 
    174     274    67      7  3.8  SDFFARX1_RVT mesi_isc_broad/mesi_isc_broad_cntl/broad_fifo_rd_o_reg/QN  
     89     363    93     10  6.0  INVX1_HVT    mesi_isc_broad/mesi_isc_broad_cntl/g2046/Y                 
    172     534    41      2  1.1  HADDX1_HVT   mesi_isc_broad/broad_fifo/g5572/SO                         
    144     678    86     36 18.0  AND3X4_RVT   mesi_isc_broad/broad_fifo/g5560/Y                          
    122     801    46      1  0.6  AO222X1_RVT  mesi_isc_broad/broad_fifo/g5525/Y                          
     80     881    38      1  0.5  AO221X1_RVT  mesi_isc_broad/broad_fifo/g5520/Y                          
      0     881     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/data_o_reg_6_/D                  
#----------------------------------------------------------------------------------------------------------



Path 312: MET (77 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/data_o_reg_5_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_broad/mesi_isc_broad_cntl/broad_fifo_rd_o_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/data_o_reg_5_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     122                  
       Uncertainty:-      20                  
     Required Time:=     958                  
      Launch Clock:-     100                  
         Data Path:-     781                  
             Slack:=      77                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_broad/mesi_isc_broad_cntl/broad_fifo_rd_o_reg/CLK 
    174     274    67      7  3.8  SDFFARX1_RVT mesi_isc_broad/mesi_isc_broad_cntl/broad_fifo_rd_o_reg/QN  
     89     363    93     10  6.0  INVX1_HVT    mesi_isc_broad/mesi_isc_broad_cntl/g2046/Y                 
    172     534    41      2  1.1  HADDX1_HVT   mesi_isc_broad/broad_fifo/g5572/SO                         
    144     678    86     36 18.0  AND3X4_RVT   mesi_isc_broad/broad_fifo/g5560/Y                          
    122     801    46      1  0.6  AO222X1_RVT  mesi_isc_broad/broad_fifo/g5524/Y                          
     80     881    38      1  0.5  AO221X1_RVT  mesi_isc_broad/broad_fifo/g5514/Y                          
      0     881     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/data_o_reg_5_/D                  
#----------------------------------------------------------------------------------------------------------



Path 313: MET (91 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_0__5_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_0__5_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     769                  
             Slack:=      91                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK            
    189     289    71      1  2.7  SDFFASX1_RVT mesi_isc_breq_fifos/fifo_0/status_empty_reg/QN             
     41     330    50     15 10.6  INVX4_RVT    mesi_isc_breq_fifos/fifo_0/fopt3094/Y                      
     65     395    28      2  1.4  AND2X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8763__4319/Y 
     32     427    30      4  2.1  INVX1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8752/Y       
    105     532    52      4  2.8  OA221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8691__2346/Y 
     69     602    34      2  1.2  HADDX1_RVT   mesi_isc_broad/broad_fifo/g6449/C1                         
    113     715    67     37 24.1  NAND2X4_RVT  mesi_isc_broad/broad_fifo/g6425/Y                          
     67     782    62     36 18.0  INVX4_HVT    mesi_isc_broad/broad_fifo/g6404/Y                          
     87     869    32      1  0.5  AO22X1_RVT   mesi_isc_broad/broad_fifo/g6303/Y                          
      0     869     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_0__5_/D                
#----------------------------------------------------------------------------------------------------------



Path 314: MET (92 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_2__5_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_2__5_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     769                  
             Slack:=      92                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK            
    189     289    71      1  2.7  SDFFASX1_RVT mesi_isc_breq_fifos/fifo_0/status_empty_reg/QN             
     41     330    50     15 10.6  INVX4_RVT    mesi_isc_breq_fifos/fifo_0/fopt3094/Y                      
     65     395    28      2  1.4  AND2X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8763__4319/Y 
     32     427    30      4  2.1  INVX1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8752/Y       
    105     532    52      4  2.8  OA221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8691__2346/Y 
     69     602    34      2  1.2  HADDX1_RVT   mesi_isc_broad/broad_fifo/g6449/C1                         
    113     715    67     37 24.1  NAND2X4_RVT  mesi_isc_broad/broad_fifo/g6424/Y                          
     67     782    62     36 18.0  INVX4_HVT    mesi_isc_broad/broad_fifo/g6403/Y                          
     87     869    32      1  0.5  AO22X1_RVT   mesi_isc_broad/broad_fifo/g6315/Y                          
      0     869     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_2__5_/D                
#----------------------------------------------------------------------------------------------------------



Path 315: MET (92 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_0__6_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_0__6_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     769                  
             Slack:=      92                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK            
    189     289    71      1  2.7  SDFFASX1_RVT mesi_isc_breq_fifos/fifo_0/status_empty_reg/QN             
     41     330    50     15 10.6  INVX4_RVT    mesi_isc_breq_fifos/fifo_0/fopt3094/Y                      
     65     395    28      2  1.4  AND2X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8763__4319/Y 
     32     427    30      4  2.1  INVX1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8752/Y       
    105     532    52      4  2.8  OA221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8691__2346/Y 
     69     602    34      2  1.2  HADDX1_RVT   mesi_isc_broad/broad_fifo/g6449/C1                         
    113     715    67     37 24.1  NAND2X4_RVT  mesi_isc_broad/broad_fifo/g6425/Y                          
     67     782    62     36 18.0  INVX4_HVT    mesi_isc_broad/broad_fifo/g6404/Y                          
     87     869    31      1  0.5  AO22X1_RVT   mesi_isc_broad/broad_fifo/g6304/Y                          
      0     869     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_0__6_/D                
#----------------------------------------------------------------------------------------------------------



Path 316: MET (92 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/entry_reg_2__6_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/entry_reg_2__6_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     769                  
             Slack:=      92                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK            
    189     289    71      1  2.7  SDFFASX1_RVT mesi_isc_breq_fifos/fifo_0/status_empty_reg/QN             
     41     330    50     15 10.6  INVX4_RVT    mesi_isc_breq_fifos/fifo_0/fopt3094/Y                      
     65     395    28      2  1.4  AND2X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8763__4319/Y 
     32     427    30      4  2.1  INVX1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8752/Y       
    105     532    52      4  2.8  OA221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8691__2346/Y 
     69     602    34      2  1.2  HADDX1_RVT   mesi_isc_broad/broad_fifo/g6449/C1                         
    113     715    67     37 24.1  NAND2X4_RVT  mesi_isc_broad/broad_fifo/g6424/Y                          
     67     782    62     36 18.0  INVX4_HVT    mesi_isc_broad/broad_fifo/g6403/Y                          
     87     869    31      1  0.5  AO22X1_RVT   mesi_isc_broad/broad_fifo/g6317/Y                          
      0     869     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/entry_reg_2__6_/D                
#----------------------------------------------------------------------------------------------------------



Path 317: MET (111 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     124                  
       Uncertainty:-      20                  
     Required Time:=     956                  
      Launch Clock:-     100                  
         Data Path:-     745                  
             Slack:=     111                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/CLK 
    168     268    60      4  3.0  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/QN  
     50     317    55     14  7.8  INVX2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g4961/Y                   
     87     404    45      4  2.2  OR2X1_HVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8747__9315/Y             
     96     500    38      1  0.5  OA221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8690__2883/Y             
     91     591    45      2  1.4  OA221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8673__1617/Y             
     30     622    27      1  0.6  INVX1_HVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8669/Y                   
     60     682    36      4  2.4  AND2X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8658__4319/Y             
     41     723    45      2  1.0  NAND2X0_RVT  mesi_isc_breq_fifos/fifo_1/g1751__7098/Y                               
     43     766    38      1  0.5  NAND2X0_RVT  mesi_isc_breq_fifos/fifo_1/g1745__1617/Y                               
     79     845    31      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_1/g1741__6783/Y                               
      0     845     -      1    -  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 318: MET (117 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/status_empty_reg/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/status_empty_reg/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     114                  
       Uncertainty:-      20                  
     Required Time:=     966                  
      Launch Clock:-     100                  
         Data Path:-     749                  
             Slack:=     117                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK            
    189     289    71      1  2.7  SDFFASX1_RVT mesi_isc_breq_fifos/fifo_0/status_empty_reg/QN             
     41     330    50     15 10.6  INVX4_RVT    mesi_isc_breq_fifos/fifo_0/fopt3094/Y                      
     28     357    29      6  3.6  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8788/Y    
     54     411    28      2  1.3  AND2X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8759__5477/Y 
     49     460    50      1  0.6  NAND3X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8702__6783/Y 
     50     510    53      1  0.6  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8683__1881/Y 
     91     601    44      2  1.3  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8681__7098/Y 
     79     679    45      6  4.8  AND2X2_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8664__6783/Y 
     43     722    48      2  1.0  NAND2X0_RVT  mesi_isc_breq_fifos/fifo_3/g1183__1881/Y                   
     45     767    48      1  0.5  NAND2X0_RVT  mesi_isc_breq_fifos/fifo_3/g1177__1705/Y                   
     82     849    31      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g1172__1617/Y                   
      0     849     -      1    -  SDFFASX1_RVT mesi_isc_breq_fifos/fifo_3/status_empty_reg/D              
#----------------------------------------------------------------------------------------------------------



Path 319: MET (121 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/status_empty_reg/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     114                  
       Uncertainty:-      20                  
     Required Time:=     966                  
      Launch Clock:-     100                  
         Data Path:-     744                  
             Slack:=     121                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     66     680    38      4  2.4  AND2X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8659__8428/Y 
     41     721    46      2  1.0  NAND2X0_RVT  mesi_isc_breq_fifos/fifo_0/g1885__9315/Y                   
     44     765    40      1  0.5  NAND2X0_RVT  mesi_isc_breq_fifos/fifo_0/g1879__1881/Y                   
     80     844    31      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_0/g1875__7098/Y                   
      0     844     -      1    -  SDFFASX1_RVT mesi_isc_breq_fifos/fifo_0/status_empty_reg/D              
#----------------------------------------------------------------------------------------------------------



Path 320: MET (122 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/status_full_reg/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_2/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/status_full_reg/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     739                  
             Slack:=     122                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_2/status_empty_reg/CLK            
    194     294    75      2  3.2  SDFFASX1_RVT mesi_isc_breq_fifos/fifo_2/status_empty_reg/QN             
     31     325    43     11  6.3  INVX4_RVT    mesi_isc_breq_fifos/fifo_2/g1756/Y                         
     78     403    34      2  1.3  AND3X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8724__5477/Y 
     27     430    24      2  1.0  INVX1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8713/Y       
     59     489    30      1  0.5  OA22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8696__2398/Y 
     94     583    41      2  1.4  OA221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8673__1617/Y 
     31     614    27      1  0.6  INVX1_HVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8669/Y       
     61     675    35      4  2.3  AND2X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8658__4319/Y 
     53     728    24      2  1.0  OR2X1_RVT    mesi_isc_breq_fifos/fifo_1/g1749__8246/Y                   
     33     761    33      1  0.5  NAND2X0_RVT  mesi_isc_breq_fifos/fifo_1/g1746__2802/Y                   
     78     839    31      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_1/g1742__3680/Y                   
      0     839     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_1/status_full_reg/D               
#----------------------------------------------------------------------------------------------------------



Path 321: MET (128 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/status_full_reg/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_0_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/status_full_reg/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     732                  
             Slack:=     128                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_0_/CLK 
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_0_/QN  
     34     320    43     12  7.5  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g4966/Y                   
     37     357    35      8  4.4  INVX2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8778/Y                   
     74     431    30      1  0.6  AO21X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8720__2346/Y             
     42     473    52      1  0.6  NAND3X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8708__8246/Y             
    114     587    36      2  1.3  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8681__7098/Y             
     78     665    42      6  4.7  AND2X2_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8664__6783/Y             
     56     721    25      2  1.0  OR2X1_RVT    mesi_isc_breq_fifos/fifo_3/g1182__6131/Y                               
     34     754    33      1  0.5  NAND2X0_RVT  mesi_isc_breq_fifos/fifo_3/g1178__5122/Y                               
     78     832    31      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g1173__2802/Y                               
      0     832     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/status_full_reg/D                           
#----------------------------------------------------------------------------------------------------------------------



Path 322: MET (134 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/status_full_reg/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/status_full_reg/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     726                  
             Slack:=     134                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK            
    163     263    61      1  2.7  SDFFASX1_RVT mesi_isc_breq_fifos/fifo_0/status_empty_reg/QN             
     46     309    45     15 11.0  INVX4_RVT    mesi_isc_breq_fifos/fifo_0/fopt3094/Y                      
     21     330    27      6  3.5  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8788/Y    
     54     384    28      2  1.3  AND2X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8759__5477/Y 
     25     409    22      2  1.1  INVX1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8750/Y       
     62     471    28      1  0.5  OA21X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8703__3680/Y 
     51     522    22      1  0.6  AND2X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8684__5115/Y 
     60     582    69      2  1.3  NAND3X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8674__2802/Y 
     80     662    37      4  2.3  AND2X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8660__5526/Y 
     54     715    24      2  1.0  OR2X1_RVT    mesi_isc_breq_fifos/fifo_2/g1751__5526/Y                   
     33     749    33      1  0.5  NAND2X0_RVT  mesi_isc_breq_fifos/fifo_2/g1748__6260/Y                   
     78     826    31      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_2/g1744__2398/Y                   
      0     826     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_2/status_full_reg/D               
#----------------------------------------------------------------------------------------------------------



Path 323: MET (139 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/status_full_reg/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_1_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/status_full_reg/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     121                  
       Uncertainty:-      20                  
     Required Time:=     959                  
      Launch Clock:-     100                  
         Data Path:-     720                  
             Slack:=     139                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_1_/CLK 
    169     269    62      5  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_1_/QN  
     57     326    63      9  4.9  INVX1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g4965/Y                   
     75     401    41      5  2.9  OR2X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8746__6161/Y             
    128     529    55      4  2.8  OA221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8691__2346/Y             
     48     577    46      5  3.0  INVX1_RVT    mesi_isc_broad/broad_fifo/g6465/Y                                      
     45     622    51      2  1.1  NAND2X0_RVT  mesi_isc_broad/broad_fifo/g6407/Y                                      
     48     670    39      1  0.6  NAND2X0_RVT  mesi_isc_broad/broad_fifo/g6399/Y                                      
     61     730    65      1  1.1  NAND3X0_RVT  mesi_isc_broad/broad_fifo/g6142/Y                                      
     90     820    34      1  0.5  MUX21X1_RVT  mesi_isc_broad/broad_fifo/g6140/Y                                      
      0     820     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/status_full_reg/D                            
#----------------------------------------------------------------------------------------------------------------------



Path 324: MET (140 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/ptr_wr_reg_1_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/ptr_wr_reg_1_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     721                  
             Slack:=     140                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK            
    189     289    71      1  2.7  SDFFASX1_RVT mesi_isc_breq_fifos/fifo_0/status_empty_reg/QN             
     41     330    50     15 10.6  INVX4_RVT    mesi_isc_breq_fifos/fifo_0/fopt3094/Y                      
     65     395    28      2  1.4  AND2X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8763__4319/Y 
     32     427    30      4  2.1  INVX1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8752/Y       
    105     532    52      4  2.8  OA221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8691__2346/Y 
     41     573    45      5  2.9  INVX1_RVT    mesi_isc_broad/broad_fifo/g6465/Y                          
     64     636    33      3  2.0  OR2X1_RVT    mesi_isc_broad/broad_fifo/g6458/Y                          
    126     762    69     38 21.2  NOR2X4_RVT   mesi_isc_broad/broad_fifo/g6454/Y                          
     58     821    30      1  0.5  AO21X1_RVT   mesi_isc_broad/broad_fifo/g6451/Y                          
      0     821     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/ptr_wr_reg_1_/D                  
#----------------------------------------------------------------------------------------------------------



Path 325: MET (141 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/status_empty_reg/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_0_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/status_empty_reg/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     114                  
       Uncertainty:-      20                  
     Required Time:=     966                  
      Launch Clock:-     100                  
         Data Path:-     725                  
             Slack:=     141                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_0_/CLK 
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_0_/QN  
     34     320    43     12  7.5  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g4966/Y                   
     37     357    35      8  4.4  INVX2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8778/Y                   
     65     422    66      1  0.6  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8730__5526/Y             
     85     507    26      1  0.6  AO21X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8689__9945/Y             
     48     555    22      1  0.6  AND2X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8684__5115/Y             
     39     594    46      2  1.3  NAND3X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8674__2802/Y             
     65     659    37      4  2.4  AND2X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8660__5526/Y             
     41     700    46      2  1.0  NAND2X0_RVT  mesi_isc_breq_fifos/fifo_2/g1753__6783/Y                               
     44     744    45      1  0.5  NAND2X0_RVT  mesi_isc_breq_fifos/fifo_2/g1747__5107/Y                               
     81     825    31      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_2/g1743__5477/Y                               
      0     825     -      1    -  SDFFASX1_RVT mesi_isc_breq_fifos/fifo_2/status_empty_reg/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 326: MET (144 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/ptr_rd_reg_0_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (F) mesi_isc_breq_fifos/fifo_3/ptr_rd_reg_0_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     104                  
       Uncertainty:-      20                  
     Required Time:=     976                  
      Launch Clock:-     100                  
         Data Path:-     732                  
             Slack:=     144                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK            
    189     289    71      1  2.7  SDFFASX1_RVT mesi_isc_breq_fifos/fifo_0/status_empty_reg/QN             
     41     330    50     15 10.6  INVX4_RVT    mesi_isc_breq_fifos/fifo_0/fopt3094/Y                      
     28     357    29      6  3.6  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8788/Y    
     54     411    28      2  1.3  AND2X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8759__5477/Y 
     49     460    50      1  0.6  NAND3X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8702__6783/Y 
     50     510    53      1  0.6  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8683__1881/Y 
     91     601    44      2  1.3  AO221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8681__7098/Y 
     79     679    45      6  4.8  AND2X2_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8664__6783/Y 
    153     832    37      1  0.5  HADDX1_HVT   mesi_isc_breq_fifos/fifo_3/g1194__4733/SO                  
      0     832     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/ptr_rd_reg_0_/D                 
#----------------------------------------------------------------------------------------------------------



Path 327: MET (144 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/status_full_reg/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (F) mesi_isc_breq_fifos/fifo_0/status_full_reg/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-      98                  
       Uncertainty:-      20                  
     Required Time:=     982                  
      Launch Clock:-     100                  
         Data Path:-     738                  
             Slack:=     144                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     66     680    38      4  2.4  AND2X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8659__8428/Y 
     57     737    28      2  1.2  OR2X1_RVT    mesi_isc_breq_fifos/fifo_0/g1883__6161/Y                   
     31     768    32      1  0.5  NAND2X0_RVT  mesi_isc_breq_fifos/fifo_0/g1880__5115/Y                   
     70     838    23      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_0/g1876__6131/Y                   
      0     838     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_0/status_full_reg/D               
#----------------------------------------------------------------------------------------------------------



Path 328: MET (154 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/status_empty_reg/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_1_/CLK
          Clock: (R) clk
       Endpoint: (F) mesi_isc_broad/broad_fifo/status_empty_reg/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     106                  
       Uncertainty:-      20                  
     Required Time:=     974                  
      Launch Clock:-     100                  
         Data Path:-     721                  
             Slack:=     154                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_1_/CLK 
    169     269    62      5  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_1_/QN  
     57     326    63      9  4.9  INVX1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g4965/Y                   
     75     401    41      5  2.9  OR2X1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8746__6161/Y             
    128     529    55      4  2.8  OA221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8691__2346/Y             
     48     577    46      5  3.0  INVX1_RVT    mesi_isc_broad/broad_fifo/g6465/Y                                      
     73     650    38      2  1.3  OA22X1_RVT   mesi_isc_broad/broad_fifo/g6457/Y                                      
     60     710    79      1  1.1  NAND4X0_RVT  mesi_isc_broad/broad_fifo/g6252/Y                                      
    111     821    41      1  0.5  MUX21X1_RVT  mesi_isc_broad/broad_fifo/g6143/Y                                      
      0     821     -      1    -  SDFFASX1_RVT mesi_isc_broad/broad_fifo/status_empty_reg/D                           
#----------------------------------------------------------------------------------------------------------------------



Path 329: MET (185 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/ptr_rd_reg_0_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/ptr_rd_reg_0_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     123                  
       Uncertainty:-      20                  
     Required Time:=     957                  
      Launch Clock:-     100                  
         Data Path:-     672                  
             Slack:=     185                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/CLK 
    168     268    60      4  3.0  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/QN  
     50     317    55     14  7.8  INVX2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g4961/Y                   
     87     404    45      4  2.2  OR2X1_HVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8747__9315/Y             
     96     500    38      1  0.5  OA221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8690__2883/Y             
     91     591    45      2  1.4  OA221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8673__1617/Y             
     30     622    27      1  0.6  INVX1_HVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8669/Y                   
     60     682    36      4  2.4  AND2X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8658__4319/Y             
     90     772    41      3  1.8  AO22X1_RVT   mesi_isc_breq_fifos/fifo_1/g1512__9945/Y                               
      0     772     -      3    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_1/ptr_rd_reg_0_/D                             
#----------------------------------------------------------------------------------------------------------------------



Path 330: MET (186 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/ptr_rd_reg_0_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/ptr_rd_reg_0_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     123                  
       Uncertainty:-      20                  
     Required Time:=     957                  
      Launch Clock:-     100                  
         Data Path:-     671                  
             Slack:=     186                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_1/status_empty_reg/CLK            
    186     286    68      1  2.7  SDFFASX2_RVT mesi_isc_breq_fifos/fifo_1/status_empty_reg/QN             
     29     315    40      6  5.8  INVX4_RVT    mesi_isc_breq_fifos/fifo_1/fopt2972/Y                      
     19     334    21      2  1.2  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8783/Y    
     65     400    34      6  3.2  OR2X2_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8765__5526/Y 
     35     435    40      1  0.7  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8719__2883/Y 
     41     476    48      1  0.5  NAND4X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8693__7410/Y 
    138     614    51      2  1.2  AO222X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8665__3680/Y 
     66     680    38      4  2.4  AND2X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8659__8428/Y 
     91     771    41      3  1.8  AO22X1_RVT   mesi_isc_breq_fifos/fifo_0/g1636__2398/Y                   
      0     771     -      3    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_0/ptr_rd_reg_0_/D                 
#----------------------------------------------------------------------------------------------------------



Path 331: MET (199 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/ptr_rd_reg_0_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/ptr_rd_reg_0_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     123                  
       Uncertainty:-      20                  
     Required Time:=     957                  
      Launch Clock:-     100                  
         Data Path:-     658                  
             Slack:=     199                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK            
    163     263    61      1  2.7  SDFFASX1_RVT mesi_isc_breq_fifos/fifo_0/status_empty_reg/QN             
     46     309    45     15 11.0  INVX4_RVT    mesi_isc_breq_fifos/fifo_0/fopt3094/Y                      
     21     330    27      6  3.5  INVX4_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fopt8788/Y    
     54     384    28      2  1.3  AND2X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8759__5477/Y 
     25     409    22      2  1.1  INVX1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8750/Y       
     62     471    28      1  0.5  OA21X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8703__3680/Y 
     51     522    22      1  0.6  AND2X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8684__5115/Y 
     60     582    69      2  1.3  NAND3X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8674__2802/Y 
     80     662    37      4  2.3  AND2X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8660__5526/Y 
     28     689    25      1  0.6  INVX0_RVT    mesi_isc_breq_fifos/fifo_2/g1517/Y                         
     70     758    41      3  1.8  AO22X1_RVT   mesi_isc_breq_fifos/fifo_2/g1516__6131/Y                   
      0     758     -      3    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_2/ptr_rd_reg_0_/D                 
#----------------------------------------------------------------------------------------------------------



Path 332: MET (240 ps) Late External Delay Assertion at pin cbus_cmd0_o[1]
          Group: clk
     Startpoint: (R) mesi_isc_broad/mesi_isc_broad_cntl/cbus_active_broad_array_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) cbus_cmd0_o[1]
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
      Output Delay:-     250                  
       Uncertainty:-      20                  
     Required Time:=     830                  
      Launch Clock:-     100                  
         Data Path:-     490                  
             Slack:=     240                  

Exceptions/Constraints:
  path_adjust               50             from_clk_to_clk_setup_uncertainty 
  output_delay             250             ou_del_378_1                      

#---------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                              
#  (ps)   (ps)   (ps)        (fF)                                                                                     
#---------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_broad/mesi_isc_broad_cntl/cbus_active_broad_array_reg_3_/CLK 
    200     300    40      4  2.2  SDFFARX1_RVT mesi_isc_broad/mesi_isc_broad_cntl/cbus_active_broad_array_reg_3_/Q   
    145     445    39      5  2.8  NOR4X1_RVT   mesi_isc_broad/mesi_isc_broad_cntl/g1899/Y                            
     71     516    38      3  1.7  AND3X1_RVT   mesi_isc_broad/mesi_isc_broad_cntl/g1894/Y                            
     74     590    27      1  0.1  AO22X1_RVT   mesi_isc_broad/mesi_isc_broad_cntl/g1886/Y                            
      0     590     -      -    -  (port)       cbus_cmd0_o[1]                                                        
#---------------------------------------------------------------------------------------------------------------------



Path 333: MET (240 ps) Late External Delay Assertion at pin cbus_cmd1_o[1]
          Group: clk
     Startpoint: (R) mesi_isc_broad/mesi_isc_broad_cntl/cbus_active_broad_array_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) cbus_cmd1_o[1]
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
      Output Delay:-     250                  
       Uncertainty:-      20                  
     Required Time:=     830                  
      Launch Clock:-     100                  
         Data Path:-     490                  
             Slack:=     240                  

Exceptions/Constraints:
  path_adjust               50             from_clk_to_clk_setup_uncertainty 
  output_delay             250             ou_del_375_1                      

#---------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                              
#  (ps)   (ps)   (ps)        (fF)                                                                                     
#---------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_broad/mesi_isc_broad_cntl/cbus_active_broad_array_reg_3_/CLK 
    200     300    40      4  2.2  SDFFARX1_RVT mesi_isc_broad/mesi_isc_broad_cntl/cbus_active_broad_array_reg_3_/Q   
    145     445    39      5  2.8  NOR4X1_RVT   mesi_isc_broad/mesi_isc_broad_cntl/g1899/Y                            
     71     516    38      3  1.7  AND3X1_RVT   mesi_isc_broad/mesi_isc_broad_cntl/g1897/Y                            
     74     590    27      1  0.1  AO22X1_RVT   mesi_isc_broad/mesi_isc_broad_cntl/g1887/Y                            
      0     590     -      -    -  (port)       cbus_cmd1_o[1]                                                        
#---------------------------------------------------------------------------------------------------------------------



Path 334: MET (240 ps) Late External Delay Assertion at pin cbus_cmd2_o[1]
          Group: clk
     Startpoint: (R) mesi_isc_broad/mesi_isc_broad_cntl/cbus_active_broad_array_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) cbus_cmd2_o[1]
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
      Output Delay:-     250                  
       Uncertainty:-      20                  
     Required Time:=     830                  
      Launch Clock:-     100                  
         Data Path:-     490                  
             Slack:=     240                  

Exceptions/Constraints:
  path_adjust               50             from_clk_to_clk_setup_uncertainty 
  output_delay             250             ou_del_372_1                      

#---------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                              
#  (ps)   (ps)   (ps)        (fF)                                                                                     
#---------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_broad/mesi_isc_broad_cntl/cbus_active_broad_array_reg_3_/CLK 
    200     300    40      4  2.2  SDFFARX1_RVT mesi_isc_broad/mesi_isc_broad_cntl/cbus_active_broad_array_reg_3_/Q   
    145     445    39      5  2.8  NOR4X1_RVT   mesi_isc_broad/mesi_isc_broad_cntl/g1899/Y                            
     71     516    38      3  1.7  AND3X1_RVT   mesi_isc_broad/mesi_isc_broad_cntl/g1895/Y                            
     74     590    27      1  0.1  AO22X1_RVT   mesi_isc_broad/mesi_isc_broad_cntl/g1889/Y                            
      0     590     -      -    -  (port)       cbus_cmd2_o[1]                                                        
#---------------------------------------------------------------------------------------------------------------------



Path 335: MET (240 ps) Late External Delay Assertion at pin cbus_cmd3_o[1]
          Group: clk
     Startpoint: (R) mesi_isc_broad/mesi_isc_broad_cntl/cbus_active_broad_array_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) cbus_cmd3_o[1]
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
      Output Delay:-     250                  
       Uncertainty:-      20                  
     Required Time:=     830                  
      Launch Clock:-     100                  
         Data Path:-     490                  
             Slack:=     240                  

Exceptions/Constraints:
  path_adjust               50             from_clk_to_clk_setup_uncertainty 
  output_delay             250             ou_del_369_1                      

#---------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                              
#  (ps)   (ps)   (ps)        (fF)                                                                                     
#---------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_broad/mesi_isc_broad_cntl/cbus_active_broad_array_reg_3_/CLK 
    200     300    40      4  2.2  SDFFARX1_RVT mesi_isc_broad/mesi_isc_broad_cntl/cbus_active_broad_array_reg_3_/Q   
    145     445    39      5  2.8  NOR4X1_RVT   mesi_isc_broad/mesi_isc_broad_cntl/g1899/Y                            
     71     516    38      3  1.7  AND3X1_RVT   mesi_isc_broad/mesi_isc_broad_cntl/g1896/Y                            
     74     590    27      1  0.1  AO22X1_RVT   mesi_isc_broad/mesi_isc_broad_cntl/g1888/Y                            
      0     590     -      -    -  (port)       cbus_cmd3_o[1]                                                        
#---------------------------------------------------------------------------------------------------------------------



Path 336: MET (253 ps) Late External Delay Assertion at pin cbus_cmd0_o[0]
          Group: clk
     Startpoint: (R) mesi_isc_broad/mesi_isc_broad_cntl/cbus_active_broad_array_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) cbus_cmd0_o[0]
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
      Output Delay:-     250                  
       Uncertainty:-      20                  
     Required Time:=     830                  
      Launch Clock:-     100                  
         Data Path:-     477                  
             Slack:=     253                  

Exceptions/Constraints:
  path_adjust               50             from_clk_to_clk_setup_uncertainty 
  output_delay             250             ou_del_379_1                      

#---------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                              
#  (ps)   (ps)   (ps)        (fF)                                                                                     
#---------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_broad/mesi_isc_broad_cntl/cbus_active_broad_array_reg_3_/CLK 
    200     300    40      4  2.2  SDFFARX1_RVT mesi_isc_broad/mesi_isc_broad_cntl/cbus_active_broad_array_reg_3_/Q   
    145     445    39      5  2.8  NOR4X1_RVT   mesi_isc_broad/mesi_isc_broad_cntl/g1899/Y                            
     71     516    38      3  1.7  AND3X1_RVT   mesi_isc_broad/mesi_isc_broad_cntl/g1894/Y                            
     62     577    25      1  0.1  OA21X1_RVT   mesi_isc_broad/mesi_isc_broad_cntl/g1882/Y                            
      0     577     -      -    -  (port)       cbus_cmd0_o[0]                                                        
#---------------------------------------------------------------------------------------------------------------------



Path 337: MET (253 ps) Late External Delay Assertion at pin cbus_cmd1_o[0]
          Group: clk
     Startpoint: (R) mesi_isc_broad/mesi_isc_broad_cntl/cbus_active_broad_array_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) cbus_cmd1_o[0]
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
      Output Delay:-     250                  
       Uncertainty:-      20                  
     Required Time:=     830                  
      Launch Clock:-     100                  
         Data Path:-     477                  
             Slack:=     253                  

Exceptions/Constraints:
  path_adjust               50             from_clk_to_clk_setup_uncertainty 
  output_delay             250             ou_del_376_1                      

#---------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                              
#  (ps)   (ps)   (ps)        (fF)                                                                                     
#---------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_broad/mesi_isc_broad_cntl/cbus_active_broad_array_reg_3_/CLK 
    200     300    40      4  2.2  SDFFARX1_RVT mesi_isc_broad/mesi_isc_broad_cntl/cbus_active_broad_array_reg_3_/Q   
    145     445    39      5  2.8  NOR4X1_RVT   mesi_isc_broad/mesi_isc_broad_cntl/g1899/Y                            
     71     516    38      3  1.7  AND3X1_RVT   mesi_isc_broad/mesi_isc_broad_cntl/g1897/Y                            
     62     577    25      1  0.1  OA21X1_RVT   mesi_isc_broad/mesi_isc_broad_cntl/g1883/Y                            
      0     577     -      -    -  (port)       cbus_cmd1_o[0]                                                        
#---------------------------------------------------------------------------------------------------------------------



Path 338: MET (253 ps) Late External Delay Assertion at pin cbus_cmd2_o[0]
          Group: clk
     Startpoint: (R) mesi_isc_broad/mesi_isc_broad_cntl/cbus_active_broad_array_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) cbus_cmd2_o[0]
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
      Output Delay:-     250                  
       Uncertainty:-      20                  
     Required Time:=     830                  
      Launch Clock:-     100                  
         Data Path:-     477                  
             Slack:=     253                  

Exceptions/Constraints:
  path_adjust               50             from_clk_to_clk_setup_uncertainty 
  output_delay             250             ou_del_373_1                      

#---------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                              
#  (ps)   (ps)   (ps)        (fF)                                                                                     
#---------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_broad/mesi_isc_broad_cntl/cbus_active_broad_array_reg_3_/CLK 
    200     300    40      4  2.2  SDFFARX1_RVT mesi_isc_broad/mesi_isc_broad_cntl/cbus_active_broad_array_reg_3_/Q   
    145     445    39      5  2.8  NOR4X1_RVT   mesi_isc_broad/mesi_isc_broad_cntl/g1899/Y                            
     71     516    38      3  1.7  AND3X1_RVT   mesi_isc_broad/mesi_isc_broad_cntl/g1895/Y                            
     62     577    25      1  0.1  OA21X1_RVT   mesi_isc_broad/mesi_isc_broad_cntl/g1885/Y                            
      0     577     -      -    -  (port)       cbus_cmd2_o[0]                                                        
#---------------------------------------------------------------------------------------------------------------------



Path 339: MET (253 ps) Late External Delay Assertion at pin cbus_cmd3_o[0]
          Group: clk
     Startpoint: (R) mesi_isc_broad/mesi_isc_broad_cntl/cbus_active_broad_array_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) cbus_cmd3_o[0]
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
      Output Delay:-     250                  
       Uncertainty:-      20                  
     Required Time:=     830                  
      Launch Clock:-     100                  
         Data Path:-     477                  
             Slack:=     253                  

Exceptions/Constraints:
  path_adjust               50             from_clk_to_clk_setup_uncertainty 
  output_delay             250             ou_del_370_1                      

#---------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                              
#  (ps)   (ps)   (ps)        (fF)                                                                                     
#---------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_broad/mesi_isc_broad_cntl/cbus_active_broad_array_reg_3_/CLK 
    200     300    40      4  2.2  SDFFARX1_RVT mesi_isc_broad/mesi_isc_broad_cntl/cbus_active_broad_array_reg_3_/Q   
    145     445    39      5  2.8  NOR4X1_RVT   mesi_isc_broad/mesi_isc_broad_cntl/g1899/Y                            
     71     516    38      3  1.7  AND3X1_RVT   mesi_isc_broad/mesi_isc_broad_cntl/g1896/Y                            
     62     577    25      1  0.1  OA21X1_RVT   mesi_isc_broad/mesi_isc_broad_cntl/g1884/Y                            
      0     577     -      -    -  (port)       cbus_cmd3_o[0]                                                        
#---------------------------------------------------------------------------------------------------------------------



Path 340: MET (263 ps) Late External Delay Assertion at pin cbus_cmd2_o[2]
          Group: clk
     Startpoint: (R) mesi_isc_broad/mesi_isc_broad_cntl/cbus_active_broad_array_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (F) cbus_cmd2_o[2]
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
      Output Delay:-     250                  
       Uncertainty:-      20                  
     Required Time:=     830                  
      Launch Clock:-     100                  
         Data Path:-     467                  
             Slack:=     263                  

Exceptions/Constraints:
  path_adjust               50             from_clk_to_clk_setup_uncertainty 
  output_delay             250             ou_del_371_1                      

#---------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                              
#  (ps)   (ps)   (ps)        (fF)                                                                                     
#---------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_broad/mesi_isc_broad_cntl/cbus_active_broad_array_reg_3_/CLK 
    208     308    43      4  2.2  SDFFARX1_RVT mesi_isc_broad/mesi_isc_broad_cntl/cbus_active_broad_array_reg_3_/Q   
    135     443    40      5  2.8  NOR4X1_RVT   mesi_isc_broad/mesi_isc_broad_cntl/g1899/Y                            
     74     518    37      3  1.7  AND3X1_RVT   mesi_isc_broad/mesi_isc_broad_cntl/g1895/Y                            
     49     567    21      1  0.1  AND2X1_RVT   mesi_isc_broad/mesi_isc_broad_cntl/g1892/Y                            
      0     567     -      -    -  (port)       cbus_cmd2_o[2]                                                        
#---------------------------------------------------------------------------------------------------------------------



Path 341: MET (263 ps) Late External Delay Assertion at pin cbus_cmd0_o[2]
          Group: clk
     Startpoint: (R) mesi_isc_broad/mesi_isc_broad_cntl/cbus_active_broad_array_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (F) cbus_cmd0_o[2]
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
      Output Delay:-     250                  
       Uncertainty:-      20                  
     Required Time:=     830                  
      Launch Clock:-     100                  
         Data Path:-     467                  
             Slack:=     263                  

Exceptions/Constraints:
  path_adjust               50             from_clk_to_clk_setup_uncertainty 
  output_delay             250             ou_del_377_1                      

#---------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                              
#  (ps)   (ps)   (ps)        (fF)                                                                                     
#---------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_broad/mesi_isc_broad_cntl/cbus_active_broad_array_reg_3_/CLK 
    208     308    43      4  2.2  SDFFARX1_RVT mesi_isc_broad/mesi_isc_broad_cntl/cbus_active_broad_array_reg_3_/Q   
    135     443    40      5  2.8  NOR4X1_RVT   mesi_isc_broad/mesi_isc_broad_cntl/g1899/Y                            
     74     518    37      3  1.7  AND3X1_RVT   mesi_isc_broad/mesi_isc_broad_cntl/g1894/Y                            
     49     567    21      1  0.1  AND2X1_RVT   mesi_isc_broad/mesi_isc_broad_cntl/g1891/Y                            
      0     567     -      -    -  (port)       cbus_cmd0_o[2]                                                        
#---------------------------------------------------------------------------------------------------------------------



Path 342: MET (263 ps) Late External Delay Assertion at pin cbus_cmd1_o[2]
          Group: clk
     Startpoint: (R) mesi_isc_broad/mesi_isc_broad_cntl/cbus_active_broad_array_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (F) cbus_cmd1_o[2]
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
      Output Delay:-     250                  
       Uncertainty:-      20                  
     Required Time:=     830                  
      Launch Clock:-     100                  
         Data Path:-     467                  
             Slack:=     263                  

Exceptions/Constraints:
  path_adjust               50             from_clk_to_clk_setup_uncertainty 
  output_delay             250             ou_del_374_1                      

#---------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                              
#  (ps)   (ps)   (ps)        (fF)                                                                                     
#---------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_broad/mesi_isc_broad_cntl/cbus_active_broad_array_reg_3_/CLK 
    208     308    43      4  2.2  SDFFARX1_RVT mesi_isc_broad/mesi_isc_broad_cntl/cbus_active_broad_array_reg_3_/Q   
    135     443    40      5  2.8  NOR4X1_RVT   mesi_isc_broad/mesi_isc_broad_cntl/g1899/Y                            
     74     518    37      3  1.7  AND3X1_RVT   mesi_isc_broad/mesi_isc_broad_cntl/g1897/Y                            
     49     567    21      1  0.1  AND2X1_RVT   mesi_isc_broad/mesi_isc_broad_cntl/g1893/Y                            
      0     567     -      -    -  (port)       cbus_cmd1_o[2]                                                        
#---------------------------------------------------------------------------------------------------------------------



Path 343: MET (263 ps) Late External Delay Assertion at pin cbus_cmd3_o[2]
          Group: clk
     Startpoint: (R) mesi_isc_broad/mesi_isc_broad_cntl/cbus_active_broad_array_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (F) cbus_cmd3_o[2]
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
      Output Delay:-     250                  
       Uncertainty:-      20                  
     Required Time:=     830                  
      Launch Clock:-     100                  
         Data Path:-     467                  
             Slack:=     263                  

Exceptions/Constraints:
  path_adjust               50             from_clk_to_clk_setup_uncertainty 
  output_delay             250             ou_del_368_1                      

#---------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                              
#  (ps)   (ps)   (ps)        (fF)                                                                                     
#---------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_broad/mesi_isc_broad_cntl/cbus_active_broad_array_reg_3_/CLK 
    208     308    43      4  2.2  SDFFARX1_RVT mesi_isc_broad/mesi_isc_broad_cntl/cbus_active_broad_array_reg_3_/Q   
    135     443    40      5  2.8  NOR4X1_RVT   mesi_isc_broad/mesi_isc_broad_cntl/g1899/Y                            
     74     518    37      3  1.7  AND3X1_RVT   mesi_isc_broad/mesi_isc_broad_cntl/g1896/Y                            
     49     567    21      1  0.1  AND2X1_RVT   mesi_isc_broad/mesi_isc_broad_cntl/g1890/Y                            
      0     567     -      -    -  (port)       cbus_cmd3_o[2]                                                        
#---------------------------------------------------------------------------------------------------------------------



Path 344: MET (284 ps) Setup Check with Pin mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_2_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_2_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     128                  
       Uncertainty:-      20                  
     Required Time:=     952                  
      Launch Clock:-     100                  
         Data Path:-     568                  
             Slack:=     284                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#--------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                 Timing Point                              
#  (ps)   (ps)   (ps)        (fF)                                                                                    
#--------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK                      
    189     289    71      1  2.7  SDFFASX1_RVT mesi_isc_breq_fifos/fifo_0/status_empty_reg/QN                       
     41     330    50     15 10.6  INVX4_RVT    mesi_isc_breq_fifos/fifo_0/fopt3094/Y                                
     65     395    28      2  1.4  AND2X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8763__4319/Y           
     32     427    30      4  2.1  INVX1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8752/Y                 
    125     552    44      5  2.8  OAI21X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8704__1617/Y           
     38     590    35      4  2.0  INVX1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g4963/Y                 
     78     668    31      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g4954__1705/Y           
      0     668     -      1    -  SDFFARX2_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_2_/D 
#--------------------------------------------------------------------------------------------------------------------



Path 345: MET (288 ps) Setup Check with Pin mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_0_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_0_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     124                  
       Uncertainty:-      20                  
     Required Time:=     956                  
      Launch Clock:-     100                  
         Data Path:-     568                  
             Slack:=     288                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#--------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                 Timing Point                              
#  (ps)   (ps)   (ps)        (fF)                                                                                    
#--------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK                      
    189     289    71      1  2.7  SDFFASX1_RVT mesi_isc_breq_fifos/fifo_0/status_empty_reg/QN                       
     41     330    50     15 10.6  INVX4_RVT    mesi_isc_breq_fifos/fifo_0/fopt3094/Y                                
     65     395    28      2  1.4  AND2X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8763__4319/Y           
     32     427    30      4  2.1  INVX1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8752/Y                 
    125     552    44      5  2.8  OAI21X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8704__1617/Y           
     38     590    35      4  2.0  INVX1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g4963/Y                 
     78     668    31      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g4956__8246/Y           
      0     668     -      1    -  SDFFASX2_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_0_/D 
#--------------------------------------------------------------------------------------------------------------------



Path 346: MET (292 ps) Setup Check with Pin mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_1_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_1_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     568                  
             Slack:=     292                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#--------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                 Timing Point                              
#  (ps)   (ps)   (ps)        (fF)                                                                                    
#--------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK                      
    189     289    71      1  2.7  SDFFASX1_RVT mesi_isc_breq_fifos/fifo_0/status_empty_reg/QN                       
     41     330    50     15 10.6  INVX4_RVT    mesi_isc_breq_fifos/fifo_0/fopt3094/Y                                
     65     395    28      2  1.4  AND2X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8763__4319/Y           
     32     427    30      4  2.1  INVX1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8752/Y                 
    125     552    44      5  2.8  OAI21X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8704__1617/Y           
     38     590    35      4  2.0  INVX1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g4963/Y                 
     78     668    31      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g4957__7098/Y           
      0     668     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_1_/D 
#--------------------------------------------------------------------------------------------------------------------



Path 347: MET (292 ps) Setup Check with Pin mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     568                  
             Slack:=     292                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#--------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                 Timing Point                              
#  (ps)   (ps)   (ps)        (fF)                                                                                    
#--------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK                      
    189     289    71      1  2.7  SDFFASX1_RVT mesi_isc_breq_fifos/fifo_0/status_empty_reg/QN                       
     41     330    50     15 10.6  INVX4_RVT    mesi_isc_breq_fifos/fifo_0/fopt3094/Y                                
     65     395    28      2  1.4  AND2X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8763__4319/Y           
     32     427    30      4  2.1  INVX1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8752/Y                 
    125     552    44      5  2.8  OAI21X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8704__1617/Y           
     38     590    35      4  2.0  INVX1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g4963/Y                 
     78     668    31      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g4955__5122/Y           
      0     668     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/fifos_priority_reg_3_/D 
#--------------------------------------------------------------------------------------------------------------------



Path 348: MET (295 ps) Setup Check with Pin mesi_isc_broad/mesi_isc_broad_cntl/cbus_active_en_access_array_reg_3_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_broad/broad_fifo/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/mesi_isc_broad_cntl/cbus_active_en_access_array_reg_3_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     565                  
             Slack:=     295                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#-----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                   Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                       
#-----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_broad/broad_fifo/status_empty_reg/CLK                          
    203     303    83      4  4.2  SDFFASX1_RVT mesi_isc_broad/broad_fifo/status_empty_reg/QN                           
     61     364    71     39 20.1  INVX4_RVT    mesi_isc_broad/broad_fifo/g6460/Y                                       
     38     402    40      2  1.1  INVX1_RVT    mesi_isc_broad/mesi_isc_broad_cntl/g2041/Y                              
     50     452    57      2  1.5  NAND2X0_RVT  mesi_isc_broad/mesi_isc_broad_cntl/g2031/Y                              
     41     492    39      3  1.8  INVX1_RVT    mesi_isc_broad/mesi_isc_broad_cntl/g2029/Y                              
     58     550    68      3  2.0  NAND2X0_RVT  mesi_isc_broad/mesi_isc_broad_cntl/g2024/Y                              
     36     586    38      2  1.0  INVX1_RVT    mesi_isc_broad/mesi_isc_broad_cntl/g2021/Y                              
     79     665    32      1  0.5  AO22X1_RVT   mesi_isc_broad/mesi_isc_broad_cntl/g2019/Y                              
      0     665     -      1    -  SDFFARX1_RVT mesi_isc_broad/mesi_isc_broad_cntl/cbus_active_en_access_array_reg_3_/D 
#-----------------------------------------------------------------------------------------------------------------------



Path 349: MET (295 ps) Setup Check with Pin mesi_isc_broad/mesi_isc_broad_cntl/cbus_active_en_access_array_reg_2_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_broad/broad_fifo/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/mesi_isc_broad_cntl/cbus_active_en_access_array_reg_2_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     565                  
             Slack:=     295                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#-----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                   Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                       
#-----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_broad/broad_fifo/status_empty_reg/CLK                          
    203     303    83      4  4.2  SDFFASX1_RVT mesi_isc_broad/broad_fifo/status_empty_reg/QN                           
     61     364    71     39 20.1  INVX4_RVT    mesi_isc_broad/broad_fifo/g6460/Y                                       
     38     402    40      2  1.1  INVX1_RVT    mesi_isc_broad/mesi_isc_broad_cntl/g2041/Y                              
     50     452    57      2  1.5  NAND2X0_RVT  mesi_isc_broad/mesi_isc_broad_cntl/g2031/Y                              
     41     492    39      3  1.8  INVX1_RVT    mesi_isc_broad/mesi_isc_broad_cntl/g2029/Y                              
     58     550    68      3  2.0  NAND2X0_RVT  mesi_isc_broad/mesi_isc_broad_cntl/g2024/Y                              
     36     586    38      2  1.0  INVX1_RVT    mesi_isc_broad/mesi_isc_broad_cntl/g2021/Y                              
     79     665    32      1  0.5  AO22X1_RVT   mesi_isc_broad/mesi_isc_broad_cntl/g2015/Y                              
      0     665     -      1    -  SDFFARX1_RVT mesi_isc_broad/mesi_isc_broad_cntl/cbus_active_en_access_array_reg_2_/D 
#-----------------------------------------------------------------------------------------------------------------------



Path 350: MET (302 ps) Setup Check with Pin mesi_isc_broad/mesi_isc_broad_cntl/cbus_active_en_access_array_reg_1_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_broad/mesi_isc_broad_cntl/cbus_active_broad_array_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/mesi_isc_broad_cntl/cbus_active_en_access_array_reg_1_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     558                  
             Slack:=     302                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#-----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                   Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                       
#-----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_broad/mesi_isc_broad_cntl/cbus_active_broad_array_reg_3_/CLK   
    208     308    43      4  2.2  SDFFARX1_RVT mesi_isc_broad/mesi_isc_broad_cntl/cbus_active_broad_array_reg_3_/Q     
    135     443    40      5  2.8  NOR4X1_RVT   mesi_isc_broad/mesi_isc_broad_cntl/g1899/Y                              
     31     474    29      2  1.3  INVX1_RVT    mesi_isc_broad/mesi_isc_broad_cntl/g1898/Y                              
     31     505    43      1  0.5  NAND2X0_RVT  mesi_isc_broad/mesi_isc_broad_cntl/g2039/Y                              
     79     584    89      5  2.9  NAND2X0_RVT  mesi_isc_broad/mesi_isc_broad_cntl/g2032/Y                              
     74     658    32      1  0.5  AO22X1_RVT   mesi_isc_broad/mesi_isc_broad_cntl/g2018/Y                              
      0     658     -      1    -  SDFFARX1_RVT mesi_isc_broad/mesi_isc_broad_cntl/cbus_active_en_access_array_reg_1_/D 
#-----------------------------------------------------------------------------------------------------------------------



Path 351: MET (302 ps) Setup Check with Pin mesi_isc_broad/mesi_isc_broad_cntl/cbus_active_en_access_array_reg_0_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_broad/mesi_isc_broad_cntl/cbus_active_broad_array_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/mesi_isc_broad_cntl/cbus_active_en_access_array_reg_0_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     558                  
             Slack:=     302                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#-----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                   Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                       
#-----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_broad/mesi_isc_broad_cntl/cbus_active_broad_array_reg_3_/CLK   
    208     308    43      4  2.2  SDFFARX1_RVT mesi_isc_broad/mesi_isc_broad_cntl/cbus_active_broad_array_reg_3_/Q     
    135     443    40      5  2.8  NOR4X1_RVT   mesi_isc_broad/mesi_isc_broad_cntl/g1899/Y                              
     31     474    29      2  1.3  INVX1_RVT    mesi_isc_broad/mesi_isc_broad_cntl/g1898/Y                              
     31     505    43      1  0.5  NAND2X0_RVT  mesi_isc_broad/mesi_isc_broad_cntl/g2039/Y                              
     79     584    89      5  2.9  NAND2X0_RVT  mesi_isc_broad/mesi_isc_broad_cntl/g2032/Y                              
     74     658    32      1  0.5  AO22X1_RVT   mesi_isc_broad/mesi_isc_broad_cntl/g2016/Y                              
      0     658     -      1    -  SDFFARX1_RVT mesi_isc_broad/mesi_isc_broad_cntl/cbus_active_en_access_array_reg_0_/D 
#-----------------------------------------------------------------------------------------------------------------------



Path 352: MET (304 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/ptr_wr_reg_0_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/ptr_wr_reg_0_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     116                  
       Uncertainty:-      20                  
     Required Time:=     964                  
      Launch Clock:-     100                  
         Data Path:-     560                  
             Slack:=     304                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/fifo_0/status_empty_reg/CLK            
    189     289    71      1  2.7  SDFFASX1_RVT mesi_isc_breq_fifos/fifo_0/status_empty_reg/QN             
     41     330    50     15 10.6  INVX4_RVT    mesi_isc_breq_fifos/fifo_0/fopt3094/Y                      
     65     395    28      2  1.4  AND2X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8763__4319/Y 
     32     427    30      4  2.1  INVX1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8752/Y       
    105     532    52      4  2.8  OA221X1_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8691__2346/Y 
    105     638    32      1  0.8  HADDX1_RVT   mesi_isc_broad/broad_fifo/g6449/SO                         
     22     660    21      1  0.5  INVX1_RVT    mesi_isc_broad/broad_fifo/g6447/Y                          
      0     660     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/ptr_wr_reg_0_/D                  
#----------------------------------------------------------------------------------------------------------



Path 353: MET (315 ps) Setup Check with Pin mesi_isc_broad/mesi_isc_broad_cntl/broadcast_in_progress_reg/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_broad/mesi_isc_broad_cntl/cbus_active_broad_array_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/mesi_isc_broad_cntl/broadcast_in_progress_reg/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     119                  
       Uncertainty:-      20                  
     Required Time:=     961                  
      Launch Clock:-     100                  
         Data Path:-     546                  
             Slack:=     315                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#---------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                              
#  (ps)   (ps)   (ps)        (fF)                                                                                     
#---------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_broad/mesi_isc_broad_cntl/cbus_active_broad_array_reg_3_/CLK 
    208     308    43      4  2.2  SDFFARX1_RVT mesi_isc_broad/mesi_isc_broad_cntl/cbus_active_broad_array_reg_3_/Q   
    135     443    40      5  2.8  NOR4X1_RVT   mesi_isc_broad/mesi_isc_broad_cntl/g1899/Y                            
     31     474    29      2  1.3  INVX1_RVT    mesi_isc_broad/mesi_isc_broad_cntl/g1898/Y                            
     31     505    43      1  0.5  NAND2X0_RVT  mesi_isc_broad/mesi_isc_broad_cntl/g2039/Y                            
     79     584    89      5  2.9  NAND2X0_RVT  mesi_isc_broad/mesi_isc_broad_cntl/g2032/Y                            
     62     646    30      1  0.5  AO21X1_RVT   mesi_isc_broad/mesi_isc_broad_cntl/g2026/Y                            
      0     646     -      1    -  SDFFARX1_RVT mesi_isc_broad/mesi_isc_broad_cntl/broadcast_in_progress_reg/D        
#---------------------------------------------------------------------------------------------------------------------



Path 354: MET (359 ps) Setup Check with Pin mesi_isc_broad/mesi_isc_broad_cntl/cbus_active_broad_array_reg_1_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_broad/broad_fifo/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/mesi_isc_broad_cntl/cbus_active_broad_array_reg_1_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     124                  
       Uncertainty:-      20                  
     Required Time:=     956                  
      Launch Clock:-     100                  
         Data Path:-     497                  
             Slack:=     359                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#-------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                 Timing Point                             
#  (ps)   (ps)   (ps)        (fF)                                                                                   
#-------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_broad/broad_fifo/status_empty_reg/CLK                      
    203     303    83      4  4.2  SDFFASX1_RVT mesi_isc_broad/broad_fifo/status_empty_reg/QN                       
     61     364    71     39 20.1  INVX4_RVT    mesi_isc_broad/broad_fifo/g6460/Y                                   
     38     402    40      2  1.1  INVX1_RVT    mesi_isc_broad/mesi_isc_broad_cntl/g2041/Y                          
     50     452    57      2  1.5  NAND2X0_RVT  mesi_isc_broad/mesi_isc_broad_cntl/g2031/Y                          
     41     492    39      3  1.8  INVX1_RVT    mesi_isc_broad/mesi_isc_broad_cntl/g2029/Y                          
     58     550    68      3  2.0  NAND2X0_RVT  mesi_isc_broad/mesi_isc_broad_cntl/g2024/Y                          
     47     597    46      1  0.5  NAND3X0_RVT  mesi_isc_broad/mesi_isc_broad_cntl/g2011/Y                          
      0     597     -      1    -  SDFFARX1_RVT mesi_isc_broad/mesi_isc_broad_cntl/cbus_active_broad_array_reg_1_/D 
#-------------------------------------------------------------------------------------------------------------------



Path 355: MET (359 ps) Setup Check with Pin mesi_isc_broad/mesi_isc_broad_cntl/cbus_active_broad_array_reg_0_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_broad/broad_fifo/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/mesi_isc_broad_cntl/cbus_active_broad_array_reg_0_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     124                  
       Uncertainty:-      20                  
     Required Time:=     956                  
      Launch Clock:-     100                  
         Data Path:-     497                  
             Slack:=     359                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#-------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                 Timing Point                             
#  (ps)   (ps)   (ps)        (fF)                                                                                   
#-------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_broad/broad_fifo/status_empty_reg/CLK                      
    203     303    83      4  4.2  SDFFASX1_RVT mesi_isc_broad/broad_fifo/status_empty_reg/QN                       
     61     364    71     39 20.1  INVX4_RVT    mesi_isc_broad/broad_fifo/g6460/Y                                   
     38     402    40      2  1.1  INVX1_RVT    mesi_isc_broad/mesi_isc_broad_cntl/g2041/Y                          
     50     452    57      2  1.5  NAND2X0_RVT  mesi_isc_broad/mesi_isc_broad_cntl/g2031/Y                          
     41     492    39      3  1.8  INVX1_RVT    mesi_isc_broad/mesi_isc_broad_cntl/g2029/Y                          
     58     550    68      3  2.0  NAND2X0_RVT  mesi_isc_broad/mesi_isc_broad_cntl/g2024/Y                          
     47     597    46      1  0.5  NAND3X0_RVT  mesi_isc_broad/mesi_isc_broad_cntl/g2012/Y                          
      0     597     -      1    -  SDFFARX1_RVT mesi_isc_broad/mesi_isc_broad_cntl/cbus_active_broad_array_reg_0_/D 
#-------------------------------------------------------------------------------------------------------------------



Path 356: MET (364 ps) Setup Check with Pin mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK->D
          Group: clk
     Startpoint: (F) mbus_cmd0_i[2]
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
        Drv Adjust:+       0            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     116                  
       Uncertainty:-      20                  
     Required Time:=     964                  
      Launch Clock:-     100                  
       Input Delay:-     250                  
         Data Path:-     250                  
             Slack:=     364                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 
  input_delay             250             in_del_201_1                      

#--------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                 Timing Point                              
#  (ps)   (ps)   (ps)        (fF)                                                                                    
#--------------------------------------------------------------------------------------------------------------------
      0     350     0      1  0.8  (arrival)    mbus_cmd0_i[2]                                                       
     14     364    14      2  1.3  INVX1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8766/Y                 
     58     422    78      3  1.6  NAND3X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8736__5122/Y           
     73     495    63      2  1.4  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8698__6260/Y           
     23     518    33      1  0.7  INVX1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g4964/Y                 
     81     600    21      1  0.5  NOR3X0_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g4952__1617/Y           
      0     600     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/D 
#--------------------------------------------------------------------------------------------------------------------



Path 357: MET (365 ps) Setup Check with Pin mesi_isc_broad/mesi_isc_broad_cntl/broad_fifo_rd_o_reg/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_broad/mesi_isc_broad_cntl/broad_fifo_rd_o_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/mesi_isc_broad_cntl/broad_fifo_rd_o_reg/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     116                  
       Uncertainty:-      20                  
     Required Time:=     964                  
      Launch Clock:-     100                  
         Data Path:-     498                  
             Slack:=     365                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_broad/mesi_isc_broad_cntl/broad_fifo_rd_o_reg/CLK 
    174     274    67      7  3.8  SDFFARX1_RVT mesi_isc_broad/mesi_isc_broad_cntl/broad_fifo_rd_o_reg/QN  
     89     363    93     10  6.0  INVX1_HVT    mesi_isc_broad/mesi_isc_broad_cntl/g2046/Y                 
     85     448    28      2  1.1  OR2X1_RVT    mesi_isc_broad/mesi_isc_broad_cntl/g2037/Y                 
     57     505    31      1  0.6  AO221X1_RVT  mesi_isc_broad/mesi_isc_broad_cntl/g2027/Y                 
     93     598    21      1  0.5  NOR3X0_RVT   mesi_isc_broad/mesi_isc_broad_cntl/g2013/Y                 
      0     598     -      1    -  SDFFARX1_RVT mesi_isc_broad/mesi_isc_broad_cntl/broad_fifo_rd_o_reg/D   
#----------------------------------------------------------------------------------------------------------



Path 358: MET (375 ps) Setup Check with Pin mesi_isc_broad/mesi_isc_broad_cntl/cbus_active_broad_array_reg_2_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_broad/broad_fifo/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/mesi_isc_broad_cntl/cbus_active_broad_array_reg_2_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     124                  
       Uncertainty:-      20                  
     Required Time:=     956                  
      Launch Clock:-     100                  
         Data Path:-     480                  
             Slack:=     375                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#-------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                 Timing Point                             
#  (ps)   (ps)   (ps)        (fF)                                                                                   
#-------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_broad/broad_fifo/status_empty_reg/CLK                      
    203     303    83      4  4.2  SDFFASX1_RVT mesi_isc_broad/broad_fifo/status_empty_reg/QN                       
     61     364    71     39 20.1  INVX4_RVT    mesi_isc_broad/broad_fifo/g6460/Y                                   
     38     402    40      2  1.1  INVX1_RVT    mesi_isc_broad/mesi_isc_broad_cntl/g2041/Y                          
     50     452    57      2  1.5  NAND2X0_RVT  mesi_isc_broad/mesi_isc_broad_cntl/g2031/Y                          
     41     492    39      3  1.8  INVX1_RVT    mesi_isc_broad/mesi_isc_broad_cntl/g2029/Y                          
     45     537    50      2  1.2  NAND2X0_RVT  mesi_isc_broad/mesi_isc_broad_cntl/g2022/Y                          
     44     580    46      1  0.5  NAND3X0_RVT  mesi_isc_broad/mesi_isc_broad_cntl/g2014/Y                          
      0     580     -      1    -  SDFFARX1_RVT mesi_isc_broad/mesi_isc_broad_cntl/cbus_active_broad_array_reg_2_/D 
#-------------------------------------------------------------------------------------------------------------------



Path 359: MET (375 ps) Setup Check with Pin mesi_isc_broad/mesi_isc_broad_cntl/cbus_active_broad_array_reg_3_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_broad/broad_fifo/status_empty_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/mesi_isc_broad_cntl/cbus_active_broad_array_reg_3_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     124                  
       Uncertainty:-      20                  
     Required Time:=     956                  
      Launch Clock:-     100                  
         Data Path:-     480                  
             Slack:=     375                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#-------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                 Timing Point                             
#  (ps)   (ps)   (ps)        (fF)                                                                                   
#-------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_broad/broad_fifo/status_empty_reg/CLK                      
    203     303    83      4  4.2  SDFFASX1_RVT mesi_isc_broad/broad_fifo/status_empty_reg/QN                       
     61     364    71     39 20.1  INVX4_RVT    mesi_isc_broad/broad_fifo/g6460/Y                                   
     38     402    40      2  1.1  INVX1_RVT    mesi_isc_broad/mesi_isc_broad_cntl/g2041/Y                          
     50     452    57      2  1.5  NAND2X0_RVT  mesi_isc_broad/mesi_isc_broad_cntl/g2031/Y                          
     41     492    39      3  1.8  INVX1_RVT    mesi_isc_broad/mesi_isc_broad_cntl/g2029/Y                          
     45     537    50      2  1.2  NAND2X0_RVT  mesi_isc_broad/mesi_isc_broad_cntl/g2023/Y                          
     44     580    46      1  0.5  NAND3X0_RVT  mesi_isc_broad/mesi_isc_broad_cntl/g2017/Y                          
      0     580     -      1    -  SDFFARX1_RVT mesi_isc_broad/mesi_isc_broad_cntl/cbus_active_broad_array_reg_3_/D 
#-------------------------------------------------------------------------------------------------------------------



Path 360: MET (384 ps) Setup Check with Pin mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK->D
          Group: clk
     Startpoint: (R) mbus_cmd3_i[2]
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
        Drv Adjust:+       0            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     116                  
       Uncertainty:-      20                  
     Required Time:=     964                  
      Launch Clock:-     100                  
       Input Delay:-     250                  
         Data Path:-     230                  
             Slack:=     384                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 
  input_delay             250             in_del_192_1                      

#--------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                 Timing Point                              
#  (ps)   (ps)   (ps)        (fF)                                                                                    
#--------------------------------------------------------------------------------------------------------------------
      0     350     0      1  0.8  (arrival)    mbus_cmd3_i[2]                                                       
     16     366    14      2  1.3  INVX1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8768/Y                 
     80     445    40      2  1.2  OR3X1_HVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8726__5107/Y           
     56     501    25      1  0.7  AND2X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g4958__6131/Y           
     79     580    21      1  0.5  NOR3X0_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g4953__2802/Y           
      0     580     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/D 
#--------------------------------------------------------------------------------------------------------------------



Path 361: MET (384 ps) Setup Check with Pin mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK->D
          Group: clk
     Startpoint: (R) mbus_cmd2_i[2]
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
        Drv Adjust:+       0            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     116                  
       Uncertainty:-      20                  
     Required Time:=     964                  
      Launch Clock:-     100                  
       Input Delay:-     250                  
         Data Path:-     230                  
             Slack:=     384                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 
  input_delay             250             in_del_195_1                      

#--------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                 Timing Point                              
#  (ps)   (ps)   (ps)        (fF)                                                                                    
#--------------------------------------------------------------------------------------------------------------------
      0     350     0      1  0.8  (arrival)    mbus_cmd2_i[2]                                                       
     16     366    14      2  1.3  INVX1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8767/Y                 
     80     445    40      2  1.2  OR3X1_HVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8727__6260/Y           
     56     501    25      1  0.7  AND2X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g4960__5115/Y           
     79     580    21      1  0.5  NOR3X0_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g4949__3680/Y           
      0     580     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/D 
#--------------------------------------------------------------------------------------------------------------------



Path 362: MET (384 ps) Setup Check with Pin mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK->D
          Group: clk
     Startpoint: (R) mbus_cmd1_i[2]
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
        Drv Adjust:+       0            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     116                  
       Uncertainty:-      20                  
     Required Time:=     964                  
      Launch Clock:-     100                  
       Input Delay:-     250                  
         Data Path:-     230                  
             Slack:=     384                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 
  input_delay             250             in_del_198_1                      

#--------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                 Timing Point                              
#  (ps)   (ps)   (ps)        (fF)                                                                                    
#--------------------------------------------------------------------------------------------------------------------
      0     350     0      1  0.8  (arrival)    mbus_cmd1_i[2]                                                       
     16     366    14      2  1.3  INVX1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8769/Y                 
     80     445    40      2  1.2  OR3X1_HVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8728__4319/Y           
     56     501    25      1  0.7  AND2X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g4959__1881/Y           
     79     580    21      1  0.5  NOR3X0_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g4948__6783/Y           
      0     580     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/D 
#--------------------------------------------------------------------------------------------------------------------



Path 363: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/entry_reg_0__40_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/entry_reg_0__40_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_0/g1887__2883/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_0/g1878/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_0/g1805__6260/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_0/entry_reg_0__40_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 364: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/entry_reg_0__39_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/entry_reg_0__39_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_0/g1887__2883/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_0/g1878/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_0/g1835__8428/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_0/entry_reg_0__39_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 365: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/entry_reg_0__38_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/entry_reg_0__38_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_0/g1887__2883/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_0/g1878/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_0/g1833__6260/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_0/entry_reg_0__38_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 366: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/entry_reg_0__37_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/entry_reg_0__37_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_0/g1887__2883/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_0/g1878/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_0/g1832__5107/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_0/entry_reg_0__37_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 367: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/entry_reg_0__36_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/entry_reg_0__36_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_0/g1887__2883/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_0/g1878/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_0/g1831__2398/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_0/entry_reg_0__36_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 368: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/entry_reg_0__35_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/entry_reg_0__35_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_0/g1887__2883/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_0/g1878/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_0/g1830__5477/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_0/entry_reg_0__35_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 369: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/entry_reg_0__34_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/entry_reg_0__34_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_0/g1887__2883/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_0/g1878/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_0/g1829__6417/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_0/entry_reg_0__34_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 370: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/entry_reg_0__9_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/entry_reg_0__9_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_0/g1887__2883/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_0/g1878/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_0/g1834__4319/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_0/entry_reg_0__9_/D                           
#----------------------------------------------------------------------------------------------------------------------



Path 371: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/entry_reg_0__33_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/entry_reg_0__33_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_0/g1887__2883/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_0/g1878/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_0/g1828__7410/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_0/entry_reg_0__33_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 372: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/entry_reg_0__32_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/entry_reg_0__32_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_0/g1887__2883/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_0/g1878/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_0/g1827__1666/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_0/entry_reg_0__32_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 373: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/entry_reg_0__31_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/entry_reg_0__31_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_0/g1887__2883/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_0/g1878/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_0/g1826__2346/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_0/entry_reg_0__31_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 374: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/entry_reg_0__30_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/entry_reg_0__30_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_0/g1887__2883/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_0/g1878/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_0/g1825__2883/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_0/entry_reg_0__30_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 375: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/entry_reg_0__29_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/entry_reg_0__29_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_0/g1887__2883/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_0/g1878/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_0/g1824__9945/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_0/entry_reg_0__29_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 376: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/entry_reg_0__28_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/entry_reg_0__28_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_0/g1887__2883/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_0/g1878/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_0/g1823__9315/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_0/entry_reg_0__28_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 377: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/entry_reg_0__27_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/entry_reg_0__27_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_0/g1887__2883/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_0/g1878/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_0/g1822__6161/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_0/entry_reg_0__27_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 378: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/entry_reg_0__26_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/entry_reg_0__26_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_0/g1887__2883/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_0/g1878/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_0/g1821__4733/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_0/entry_reg_0__26_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 379: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/entry_reg_0__8_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/entry_reg_0__8_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_0/g1887__2883/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_0/g1878/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_0/g1804__5107/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_0/entry_reg_0__8_/D                           
#----------------------------------------------------------------------------------------------------------------------



Path 380: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/entry_reg_0__25_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/entry_reg_0__25_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_0/g1887__2883/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_0/g1878/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_0/g1820__7482/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_0/entry_reg_0__25_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 381: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/entry_reg_0__24_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/entry_reg_0__24_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_0/g1887__2883/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_0/g1878/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_0/g1819__5115/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_0/entry_reg_0__24_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 382: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/entry_reg_0__23_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/entry_reg_0__23_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_0/g1887__2883/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_0/g1878/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_0/g1818__1881/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_0/entry_reg_0__23_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 383: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/entry_reg_0__22_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/entry_reg_0__22_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_0/g1887__2883/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_0/g1878/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_0/g1817__6131/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_0/entry_reg_0__22_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 384: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/entry_reg_0__21_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/entry_reg_0__21_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_0/g1887__2883/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_0/g1878/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_0/g1816__7098/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_0/entry_reg_0__21_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 385: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/entry_reg_0__20_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/entry_reg_0__20_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_0/g1887__2883/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_0/g1878/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_0/g1815__8246/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_0/entry_reg_0__20_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 386: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/entry_reg_0__19_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/entry_reg_0__19_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_0/g1887__2883/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_0/g1878/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_0/g1814__5122/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_0/entry_reg_0__19_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 387: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/entry_reg_0__18_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/entry_reg_0__18_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_0/g1887__2883/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_0/g1878/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_0/g1813__1705/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_0/entry_reg_0__18_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 388: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/entry_reg_0__17_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/entry_reg_0__17_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_0/g1887__2883/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_0/g1878/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_0/g1812__2802/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_0/entry_reg_0__17_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 389: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/entry_reg_0__16_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/entry_reg_0__16_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_0/g1887__2883/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_0/g1878/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_0/g1811__1617/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_0/entry_reg_0__16_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 390: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/entry_reg_0__15_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/entry_reg_0__15_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_0/g1887__2883/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_0/g1878/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_0/g1810__3680/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_0/entry_reg_0__15_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 391: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/entry_reg_0__14_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/entry_reg_0__14_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_0/g1887__2883/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_0/g1878/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_0/g1809__6783/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_0/entry_reg_0__14_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 392: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/entry_reg_0__13_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/entry_reg_0__13_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_0/g1887__2883/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_0/g1878/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_0/g1807__8428/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_0/entry_reg_0__13_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 393: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/entry_reg_0__12_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/entry_reg_0__12_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_0/g1887__2883/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_0/g1878/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_0/g1806__4319/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_0/entry_reg_0__12_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 394: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/entry_reg_0__11_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/entry_reg_0__11_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_0/g1887__2883/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_0/g1878/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_0/g1808__5526/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_0/entry_reg_0__11_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 395: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/entry_reg_0__10_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/entry_reg_0__10_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_0/g1887__2883/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_0/g1878/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_0/g1873__8246/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_0/entry_reg_0__10_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 396: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/entry_reg_0__7_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/entry_reg_0__7_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_0/g1887__2883/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_0/g1878/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_0/g1836__5526/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_0/entry_reg_0__7_/D                           
#----------------------------------------------------------------------------------------------------------------------



Path 397: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/entry_reg_0__40_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/entry_reg_0__40_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_1/g1753__1881/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_1/g1744/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_1/g1671__2346/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_1/entry_reg_0__40_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 398: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/entry_reg_0__39_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/entry_reg_0__39_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_1/g1753__1881/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_1/g1744/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_1/g1701__7410/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_1/entry_reg_0__39_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 399: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/entry_reg_0__38_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/entry_reg_0__38_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_1/g1753__1881/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_1/g1744/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_1/g1699__2346/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_1/entry_reg_0__38_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 400: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/entry_reg_0__37_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/entry_reg_0__37_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_1/g1753__1881/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_1/g1744/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_1/g1698__2883/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_1/entry_reg_0__37_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 401: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/entry_reg_0__36_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/entry_reg_0__36_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_1/g1753__1881/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_1/g1744/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_1/g1697__9945/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_1/entry_reg_0__36_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 402: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/entry_reg_0__35_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/entry_reg_0__35_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_1/g1753__1881/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_1/g1744/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_1/g1696__9315/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_1/entry_reg_0__35_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 403: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/entry_reg_0__34_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/entry_reg_0__34_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_1/g1753__1881/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_1/g1744/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_1/g1695__6161/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_1/entry_reg_0__34_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 404: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/entry_reg_0__9_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/entry_reg_0__9_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_1/g1753__1881/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_1/g1744/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_1/g1700__1666/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_1/entry_reg_0__9_/D                           
#----------------------------------------------------------------------------------------------------------------------



Path 405: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/entry_reg_0__33_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/entry_reg_0__33_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_1/g1753__1881/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_1/g1744/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_1/g1694__4733/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_1/entry_reg_0__33_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 406: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/entry_reg_0__32_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/entry_reg_0__32_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_1/g1753__1881/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_1/g1744/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_1/g1693__7482/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_1/entry_reg_0__32_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 407: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/entry_reg_0__31_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/entry_reg_0__31_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_1/g1753__1881/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_1/g1744/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_1/g1692__5115/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_1/entry_reg_0__31_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 408: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/entry_reg_0__30_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/entry_reg_0__30_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_1/g1753__1881/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_1/g1744/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_1/g1691__1881/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_1/entry_reg_0__30_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 409: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/entry_reg_0__29_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/entry_reg_0__29_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_1/g1753__1881/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_1/g1744/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_1/g1690__6131/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_1/entry_reg_0__29_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 410: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/entry_reg_0__28_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/entry_reg_0__28_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_1/g1753__1881/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_1/g1744/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_1/g1689__7098/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_1/entry_reg_0__28_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 411: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/entry_reg_0__27_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/entry_reg_0__27_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_1/g1753__1881/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_1/g1744/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_1/g1688__8246/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_1/entry_reg_0__27_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 412: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/entry_reg_0__26_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/entry_reg_0__26_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_1/g1753__1881/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_1/g1744/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_1/g1687__5122/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_1/entry_reg_0__26_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 413: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/entry_reg_0__8_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/entry_reg_0__8_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_1/g1753__1881/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_1/g1744/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_1/g1670__2883/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_1/entry_reg_0__8_/D                           
#----------------------------------------------------------------------------------------------------------------------



Path 414: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/entry_reg_0__25_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/entry_reg_0__25_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_1/g1753__1881/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_1/g1744/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_1/g1686__1705/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_1/entry_reg_0__25_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 415: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/entry_reg_0__24_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/entry_reg_0__24_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_1/g1753__1881/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_1/g1744/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_1/g1685__2802/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_1/entry_reg_0__24_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 416: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/entry_reg_0__23_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/entry_reg_0__23_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_1/g1753__1881/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_1/g1744/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_1/g1684__1617/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_1/entry_reg_0__23_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 417: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/entry_reg_0__22_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/entry_reg_0__22_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_1/g1753__1881/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_1/g1744/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_1/g1683__3680/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_1/entry_reg_0__22_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 418: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/entry_reg_0__21_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/entry_reg_0__21_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_1/g1753__1881/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_1/g1744/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_1/g1682__6783/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_1/entry_reg_0__21_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 419: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/entry_reg_0__20_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/entry_reg_0__20_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_1/g1753__1881/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_1/g1744/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_1/g1681__5526/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_1/entry_reg_0__20_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 420: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/entry_reg_0__19_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/entry_reg_0__19_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_1/g1753__1881/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_1/g1744/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_1/g1680__8428/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_1/entry_reg_0__19_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 421: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/entry_reg_0__18_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/entry_reg_0__18_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_1/g1753__1881/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_1/g1744/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_1/g1679__4319/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_1/entry_reg_0__18_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 422: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/entry_reg_0__17_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/entry_reg_0__17_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_1/g1753__1881/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_1/g1744/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_1/g1678__6260/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_1/entry_reg_0__17_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 423: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/entry_reg_0__16_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/entry_reg_0__16_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_1/g1753__1881/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_1/g1744/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_1/g1677__5107/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_1/entry_reg_0__16_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 424: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/entry_reg_0__15_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/entry_reg_0__15_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_1/g1753__1881/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_1/g1744/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_1/g1676__2398/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_1/entry_reg_0__15_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 425: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/entry_reg_0__14_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/entry_reg_0__14_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_1/g1753__1881/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_1/g1744/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_1/g1675__5477/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_1/entry_reg_0__14_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 426: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/entry_reg_0__13_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/entry_reg_0__13_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_1/g1753__1881/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_1/g1744/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_1/g1673__7410/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_1/entry_reg_0__13_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 427: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/entry_reg_0__12_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/entry_reg_0__12_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_1/g1753__1881/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_1/g1744/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_1/g1672__1666/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_1/entry_reg_0__12_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 428: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/entry_reg_0__11_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/entry_reg_0__11_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_1/g1753__1881/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_1/g1744/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_1/g1674__6417/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_1/entry_reg_0__11_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 429: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/entry_reg_0__10_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/entry_reg_0__10_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_1/g1753__1881/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_1/g1744/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_1/g1739__5526/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_1/entry_reg_0__10_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 430: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/entry_reg_0__7_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/entry_reg_0__7_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_1/g1753__1881/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_1/g1744/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_1/g1702__6417/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_1/entry_reg_0__7_/D                           
#----------------------------------------------------------------------------------------------------------------------



Path 431: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/entry_reg_0__40_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/entry_reg_0__40_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_2/g1755__1617/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_2/g1746/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_2/g1673__5115/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_2/entry_reg_0__40_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 432: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/entry_reg_0__39_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/entry_reg_0__39_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_2/g1755__1617/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_2/g1746/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_2/g1703__4733/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_2/entry_reg_0__39_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 433: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/entry_reg_0__38_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/entry_reg_0__38_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_2/g1755__1617/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_2/g1746/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_2/g1701__5115/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_2/entry_reg_0__38_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 434: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/entry_reg_0__37_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/entry_reg_0__37_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_2/g1755__1617/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_2/g1746/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_2/g1700__1881/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_2/entry_reg_0__37_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 435: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/entry_reg_0__36_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/entry_reg_0__36_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_2/g1755__1617/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_2/g1746/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_2/g1699__6131/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_2/entry_reg_0__36_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 436: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/entry_reg_0__35_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/entry_reg_0__35_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_2/g1755__1617/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_2/g1746/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_2/g1698__7098/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_2/entry_reg_0__35_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 437: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/entry_reg_0__34_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/entry_reg_0__34_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_2/g1755__1617/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_2/g1746/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_2/g1697__8246/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_2/entry_reg_0__34_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 438: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/entry_reg_0__9_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/entry_reg_0__9_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_2/g1755__1617/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_2/g1746/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_2/g1702__7482/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_2/entry_reg_0__9_/D                           
#----------------------------------------------------------------------------------------------------------------------



Path 439: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/entry_reg_0__33_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/entry_reg_0__33_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_2/g1755__1617/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_2/g1746/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_2/g1696__5122/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_2/entry_reg_0__33_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 440: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/entry_reg_0__32_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/entry_reg_0__32_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_2/g1755__1617/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_2/g1746/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_2/g1695__1705/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_2/entry_reg_0__32_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 441: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/entry_reg_0__31_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/entry_reg_0__31_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_2/g1755__1617/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_2/g1746/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_2/g1694__2802/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_2/entry_reg_0__31_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 442: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/entry_reg_0__30_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/entry_reg_0__30_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_2/g1755__1617/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_2/g1746/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_2/g1693__1617/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_2/entry_reg_0__30_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 443: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/entry_reg_0__29_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/entry_reg_0__29_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_2/g1755__1617/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_2/g1746/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_2/g1692__3680/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_2/entry_reg_0__29_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 444: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/entry_reg_0__28_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/entry_reg_0__28_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_2/g1755__1617/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_2/g1746/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_2/g1691__6783/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_2/entry_reg_0__28_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 445: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/entry_reg_0__27_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/entry_reg_0__27_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_2/g1755__1617/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_2/g1746/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_2/g1690__5526/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_2/entry_reg_0__27_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 446: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/entry_reg_0__26_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/entry_reg_0__26_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_2/g1755__1617/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_2/g1746/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_2/g1689__8428/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_2/entry_reg_0__26_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 447: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/entry_reg_0__8_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/entry_reg_0__8_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_2/g1755__1617/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_2/g1746/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_2/g1672__1881/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_2/entry_reg_0__8_/D                           
#----------------------------------------------------------------------------------------------------------------------



Path 448: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/entry_reg_0__25_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/entry_reg_0__25_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_2/g1755__1617/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_2/g1746/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_2/g1688__4319/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_2/entry_reg_0__25_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 449: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/entry_reg_0__24_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/entry_reg_0__24_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_2/g1755__1617/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_2/g1746/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_2/g1687__6260/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_2/entry_reg_0__24_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 450: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/entry_reg_0__23_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/entry_reg_0__23_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_2/g1755__1617/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_2/g1746/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_2/g1686__5107/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_2/entry_reg_0__23_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 451: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/entry_reg_0__22_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/entry_reg_0__22_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_2/g1755__1617/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_2/g1746/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_2/g1685__2398/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_2/entry_reg_0__22_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 452: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/entry_reg_0__21_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/entry_reg_0__21_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_2/g1755__1617/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_2/g1746/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_2/g1684__5477/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_2/entry_reg_0__21_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 453: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/entry_reg_0__20_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/entry_reg_0__20_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_2/g1755__1617/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_2/g1746/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_2/g1683__6417/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_2/entry_reg_0__20_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 454: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/entry_reg_0__19_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/entry_reg_0__19_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_2/g1755__1617/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_2/g1746/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_2/g1682__7410/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_2/entry_reg_0__19_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 455: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/entry_reg_0__18_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/entry_reg_0__18_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_2/g1755__1617/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_2/g1746/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_2/g1681__1666/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_2/entry_reg_0__18_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 456: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/entry_reg_0__17_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/entry_reg_0__17_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_2/g1755__1617/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_2/g1746/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_2/g1680__2346/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_2/entry_reg_0__17_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 457: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/entry_reg_0__16_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/entry_reg_0__16_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_2/g1755__1617/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_2/g1746/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_2/g1679__2883/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_2/entry_reg_0__16_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 458: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/entry_reg_0__15_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/entry_reg_0__15_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_2/g1755__1617/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_2/g1746/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_2/g1678__9945/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_2/entry_reg_0__15_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 459: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/entry_reg_0__14_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/entry_reg_0__14_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_2/g1755__1617/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_2/g1746/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_2/g1677__9315/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_2/entry_reg_0__14_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 460: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/entry_reg_0__13_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/entry_reg_0__13_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_2/g1755__1617/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_2/g1746/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_2/g1675__4733/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_2/entry_reg_0__13_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 461: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/entry_reg_0__12_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/entry_reg_0__12_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_2/g1755__1617/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_2/g1746/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_2/g1674__7482/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_2/entry_reg_0__12_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 462: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/entry_reg_0__11_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/entry_reg_0__11_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_2/g1755__1617/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_2/g1746/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_2/g1676__6161/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_2/entry_reg_0__11_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 463: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/entry_reg_0__10_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/entry_reg_0__10_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_2/g1755__1617/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_2/g1746/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_2/g1741__6417/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_2/entry_reg_0__10_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 464: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/entry_reg_0__7_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/entry_reg_0__7_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_2/g1755__1617/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_2/g1746/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_2/g1704__6161/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_2/entry_reg_0__7_/D                           
#----------------------------------------------------------------------------------------------------------------------



Path 465: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/entry_reg_0__40_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/entry_reg_0__40_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_3/g1184__5115/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_3/g1175/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g1102__7410/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/entry_reg_0__40_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 466: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/entry_reg_0__39_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/entry_reg_0__39_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_3/g1184__5115/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_3/g1175/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g1132__5477/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/entry_reg_0__39_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 467: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/entry_reg_0__38_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/entry_reg_0__38_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_3/g1184__5115/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_3/g1175/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g1130__7410/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/entry_reg_0__38_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 468: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/entry_reg_0__37_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/entry_reg_0__37_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_3/g1184__5115/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_3/g1175/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g1129__1666/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/entry_reg_0__37_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 469: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/entry_reg_0__36_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/entry_reg_0__36_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_3/g1184__5115/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_3/g1175/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g1128__2346/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/entry_reg_0__36_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 470: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/entry_reg_0__35_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/entry_reg_0__35_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_3/g1184__5115/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_3/g1175/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g1127__2883/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/entry_reg_0__35_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 471: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/entry_reg_0__34_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/entry_reg_0__34_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_3/g1184__5115/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_3/g1175/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g1126__9945/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/entry_reg_0__34_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 472: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/entry_reg_0__9_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/entry_reg_0__9_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_3/g1184__5115/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_3/g1175/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g1131__6417/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/entry_reg_0__9_/D                           
#----------------------------------------------------------------------------------------------------------------------



Path 473: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/entry_reg_0__33_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/entry_reg_0__33_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_3/g1184__5115/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_3/g1175/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g1125__9315/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/entry_reg_0__33_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 474: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/entry_reg_0__32_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/entry_reg_0__32_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_3/g1184__5115/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_3/g1175/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g1124__6161/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/entry_reg_0__32_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 475: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/entry_reg_0__31_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/entry_reg_0__31_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_3/g1184__5115/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_3/g1175/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g1123__4733/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/entry_reg_0__31_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 476: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/entry_reg_0__30_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/entry_reg_0__30_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_3/g1184__5115/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_3/g1175/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g1122__7482/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/entry_reg_0__30_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 477: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/entry_reg_0__29_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/entry_reg_0__29_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_3/g1184__5115/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_3/g1175/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g1121__5115/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/entry_reg_0__29_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 478: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/entry_reg_0__28_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/entry_reg_0__28_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_3/g1184__5115/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_3/g1175/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g1120__1881/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/entry_reg_0__28_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 479: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/entry_reg_0__27_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/entry_reg_0__27_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_3/g1184__5115/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_3/g1175/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g1119__6131/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/entry_reg_0__27_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 480: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/entry_reg_0__26_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/entry_reg_0__26_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_3/g1184__5115/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_3/g1175/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g1118__7098/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/entry_reg_0__26_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 481: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/entry_reg_0__8_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/entry_reg_0__8_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_3/g1184__5115/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_3/g1175/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g1101__1666/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/entry_reg_0__8_/D                           
#----------------------------------------------------------------------------------------------------------------------



Path 482: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/entry_reg_0__25_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/entry_reg_0__25_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_3/g1184__5115/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_3/g1175/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g1117__8246/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/entry_reg_0__25_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 483: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/entry_reg_0__24_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/entry_reg_0__24_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_3/g1184__5115/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_3/g1175/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g1116__5122/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/entry_reg_0__24_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 484: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/entry_reg_0__23_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/entry_reg_0__23_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_3/g1184__5115/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_3/g1175/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g1115__1705/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/entry_reg_0__23_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 485: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/entry_reg_0__22_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/entry_reg_0__22_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_3/g1184__5115/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_3/g1175/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g1114__2802/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/entry_reg_0__22_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 486: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/entry_reg_0__21_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/entry_reg_0__21_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_3/g1184__5115/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_3/g1175/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g1113__1617/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/entry_reg_0__21_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 487: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/entry_reg_0__20_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/entry_reg_0__20_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_3/g1184__5115/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_3/g1175/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g1112__3680/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/entry_reg_0__20_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 488: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/entry_reg_0__19_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/entry_reg_0__19_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_3/g1184__5115/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_3/g1175/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g1111__6783/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/entry_reg_0__19_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 489: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/entry_reg_0__18_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/entry_reg_0__18_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_3/g1184__5115/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_3/g1175/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g1110__5526/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/entry_reg_0__18_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 490: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/entry_reg_0__17_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/entry_reg_0__17_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_3/g1184__5115/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_3/g1175/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g1109__8428/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/entry_reg_0__17_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 491: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/entry_reg_0__16_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/entry_reg_0__16_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_3/g1184__5115/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_3/g1175/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g1108__4319/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/entry_reg_0__16_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 492: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/entry_reg_0__15_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/entry_reg_0__15_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_3/g1184__5115/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_3/g1175/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g1107__6260/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/entry_reg_0__15_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 493: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/entry_reg_0__14_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/entry_reg_0__14_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_3/g1184__5115/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_3/g1175/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g1106__5107/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/entry_reg_0__14_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 494: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/entry_reg_0__13_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/entry_reg_0__13_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_3/g1184__5115/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_3/g1175/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g1104__5477/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/entry_reg_0__13_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 495: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/entry_reg_0__12_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/entry_reg_0__12_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_3/g1184__5115/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_3/g1175/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g1103__6417/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/entry_reg_0__12_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 496: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/entry_reg_0__11_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/entry_reg_0__11_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_3/g1184__5115/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_3/g1175/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g1105__2398/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/entry_reg_0__11_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 497: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/entry_reg_0__10_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/entry_reg_0__10_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_3/g1184__5115/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_3/g1175/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g1170__3680/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/entry_reg_0__10_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 498: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/entry_reg_0__7_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/entry_reg_0__7_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_3/g1184__5115/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_3/g1175/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g1133__2398/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/entry_reg_0__7_/D                           
#----------------------------------------------------------------------------------------------------------------------



Path 499: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/entry_reg_1__7_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/entry_reg_1__7_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_0/g1886__9945/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_0/g1877/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_0/g1872__5122/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_0/entry_reg_1__7_/D                           
#----------------------------------------------------------------------------------------------------------------------



Path 500: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/entry_reg_1__40_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/entry_reg_1__40_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_0/g1886__9945/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_0/g1877/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_0/g1857__1666/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_0/entry_reg_1__40_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 501: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/entry_reg_1__39_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/entry_reg_1__39_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_0/g1886__9945/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_0/g1877/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_0/g1871__1705/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_0/entry_reg_1__39_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 502: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/entry_reg_1__38_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/entry_reg_1__38_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_0/g1886__9945/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_0/g1877/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_0/g1870__2802/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_0/entry_reg_1__38_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 503: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/entry_reg_1__37_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/entry_reg_1__37_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_0/g1886__9945/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_0/g1877/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_0/g1869__1617/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_0/entry_reg_1__37_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 504: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/entry_reg_1__36_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/entry_reg_1__36_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_0/g1886__9945/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_0/g1877/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_0/g1868__3680/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_0/entry_reg_1__36_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 505: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/entry_reg_1__35_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/entry_reg_1__35_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_0/g1886__9945/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_0/g1877/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_0/g1867__6783/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_0/entry_reg_1__35_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 506: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/entry_reg_1__34_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/entry_reg_1__34_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_0/g1886__9945/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_0/g1877/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_0/g1866__5526/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_0/entry_reg_1__34_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 507: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/entry_reg_1__33_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/entry_reg_1__33_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_0/g1886__9945/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_0/g1877/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_0/g1865__8428/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_0/entry_reg_1__33_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 508: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/entry_reg_1__32_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/entry_reg_1__32_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_0/g1886__9945/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_0/g1877/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_0/g1864__4319/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_0/entry_reg_1__32_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 509: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/entry_reg_1__31_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/entry_reg_1__31_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_0/g1886__9945/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_0/g1877/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_0/g1863__6260/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_0/entry_reg_1__31_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 510: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/entry_reg_1__30_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/entry_reg_1__30_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_0/g1886__9945/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_0/g1877/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_0/g1862__5107/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_0/entry_reg_1__30_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 511: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/entry_reg_1__29_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/entry_reg_1__29_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_0/g1886__9945/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_0/g1877/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_0/g1861__2398/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_0/entry_reg_1__29_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 512: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/entry_reg_1__28_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/entry_reg_1__28_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_0/g1886__9945/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_0/g1877/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_0/g1860__5477/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_0/entry_reg_1__28_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 513: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/entry_reg_1__27_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/entry_reg_1__27_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_0/g1886__9945/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_0/g1877/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_0/g1859__6417/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_0/entry_reg_1__27_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 514: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/entry_reg_1__26_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/entry_reg_1__26_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_0/g1886__9945/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_0/g1877/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_0/g1858__7410/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_0/entry_reg_1__26_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 515: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/entry_reg_1__25_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/entry_reg_1__25_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_0/g1886__9945/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_0/g1877/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_0/g1856__2346/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_0/entry_reg_1__25_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 516: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/entry_reg_1__24_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/entry_reg_1__24_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_0/g1886__9945/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_0/g1877/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_0/g1855__2883/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_0/entry_reg_1__24_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 517: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/entry_reg_1__23_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/entry_reg_1__23_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_0/g1886__9945/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_0/g1877/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_0/g1854__9945/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_0/entry_reg_1__23_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 518: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/entry_reg_1__22_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/entry_reg_1__22_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_0/g1886__9945/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_0/g1877/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_0/g1853__9315/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_0/entry_reg_1__22_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 519: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/entry_reg_1__21_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/entry_reg_1__21_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_0/g1886__9945/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_0/g1877/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_0/g1852__6161/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_0/entry_reg_1__21_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 520: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/entry_reg_1__20_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/entry_reg_1__20_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_0/g1886__9945/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_0/g1877/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_0/g1851__4733/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_0/entry_reg_1__20_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 521: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/entry_reg_1__19_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/entry_reg_1__19_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_0/g1886__9945/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_0/g1877/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_0/g1850__7482/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_0/entry_reg_1__19_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 522: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/entry_reg_1__18_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/entry_reg_1__18_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_0/g1886__9945/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_0/g1877/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_0/g1849__5115/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_0/entry_reg_1__18_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 523: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/entry_reg_1__17_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/entry_reg_1__17_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_0/g1886__9945/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_0/g1877/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_0/g1848__1881/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_0/entry_reg_1__17_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 524: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/entry_reg_1__16_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/entry_reg_1__16_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_0/g1886__9945/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_0/g1877/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_0/g1847__6131/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_0/entry_reg_1__16_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 525: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/entry_reg_1__15_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/entry_reg_1__15_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_0/g1886__9945/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_0/g1877/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_0/g1846__7098/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_0/entry_reg_1__15_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 526: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/entry_reg_1__14_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/entry_reg_1__14_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_0/g1886__9945/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_0/g1877/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_0/g1845__8246/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_0/entry_reg_1__14_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 527: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/entry_reg_1__13_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/entry_reg_1__13_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_0/g1886__9945/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_0/g1877/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_0/g1844__5122/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_0/entry_reg_1__13_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 528: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/entry_reg_1__12_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/entry_reg_1__12_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_0/g1886__9945/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_0/g1877/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_0/g1843__1705/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_0/entry_reg_1__12_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 529: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/entry_reg_1__11_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/entry_reg_1__11_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_0/g1886__9945/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_0/g1877/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_0/g1842__2802/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_0/entry_reg_1__11_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 530: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/entry_reg_1__10_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/entry_reg_1__10_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_0/g1886__9945/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_0/g1877/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_0/g1841__1617/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_0/entry_reg_1__10_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 531: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/entry_reg_1__9_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/entry_reg_1__9_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_0/g1886__9945/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_0/g1877/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_0/g1840__3680/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_0/entry_reg_1__9_/D                           
#----------------------------------------------------------------------------------------------------------------------



Path 532: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/entry_reg_1__8_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/entry_reg_1__8_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_0/g1886__9945/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_0/g1877/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_0/g1839__6783/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_0/entry_reg_1__8_/D                           
#----------------------------------------------------------------------------------------------------------------------



Path 533: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/entry_reg_1__7_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/entry_reg_1__7_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_1/g1752__6131/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_1/g1743/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_1/g1738__8428/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_1/entry_reg_1__7_/D                           
#----------------------------------------------------------------------------------------------------------------------



Path 534: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/entry_reg_1__40_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/entry_reg_1__40_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_1/g1752__6131/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_1/g1743/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_1/g1723__7482/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_1/entry_reg_1__40_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 535: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/entry_reg_1__39_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/entry_reg_1__39_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_1/g1752__6131/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_1/g1743/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_1/g1737__4319/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_1/entry_reg_1__39_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 536: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/entry_reg_1__38_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/entry_reg_1__38_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_1/g1752__6131/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_1/g1743/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_1/g1736__6260/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_1/entry_reg_1__38_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 537: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/entry_reg_1__37_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/entry_reg_1__37_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_1/g1752__6131/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_1/g1743/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_1/g1735__5107/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_1/entry_reg_1__37_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 538: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/entry_reg_1__36_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/entry_reg_1__36_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_1/g1752__6131/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_1/g1743/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_1/g1734__2398/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_1/entry_reg_1__36_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 539: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/entry_reg_1__35_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/entry_reg_1__35_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_1/g1752__6131/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_1/g1743/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_1/g1733__5477/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_1/entry_reg_1__35_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 540: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/entry_reg_1__34_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/entry_reg_1__34_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_1/g1752__6131/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_1/g1743/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_1/g1732__6417/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_1/entry_reg_1__34_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 541: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/entry_reg_1__33_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/entry_reg_1__33_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_1/g1752__6131/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_1/g1743/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_1/g1731__7410/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_1/entry_reg_1__33_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 542: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/entry_reg_1__32_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/entry_reg_1__32_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_1/g1752__6131/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_1/g1743/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_1/g1730__1666/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_1/entry_reg_1__32_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 543: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/entry_reg_1__31_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/entry_reg_1__31_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_1/g1752__6131/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_1/g1743/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_1/g1729__2346/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_1/entry_reg_1__31_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 544: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/entry_reg_1__30_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/entry_reg_1__30_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_1/g1752__6131/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_1/g1743/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_1/g1728__2883/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_1/entry_reg_1__30_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 545: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/entry_reg_1__29_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/entry_reg_1__29_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_1/g1752__6131/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_1/g1743/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_1/g1727__9945/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_1/entry_reg_1__29_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 546: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/entry_reg_1__28_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/entry_reg_1__28_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_1/g1752__6131/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_1/g1743/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_1/g1726__9315/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_1/entry_reg_1__28_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 547: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/entry_reg_1__27_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/entry_reg_1__27_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_1/g1752__6131/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_1/g1743/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_1/g1725__6161/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_1/entry_reg_1__27_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 548: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/entry_reg_1__26_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/entry_reg_1__26_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_1/g1752__6131/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_1/g1743/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_1/g1724__4733/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_1/entry_reg_1__26_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 549: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/entry_reg_1__25_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/entry_reg_1__25_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_1/g1752__6131/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_1/g1743/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_1/g1722__5115/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_1/entry_reg_1__25_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 550: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/entry_reg_1__24_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/entry_reg_1__24_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_1/g1752__6131/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_1/g1743/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_1/g1721__1881/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_1/entry_reg_1__24_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 551: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/entry_reg_1__23_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/entry_reg_1__23_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_1/g1752__6131/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_1/g1743/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_1/g1720__6131/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_1/entry_reg_1__23_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 552: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/entry_reg_1__22_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/entry_reg_1__22_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_1/g1752__6131/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_1/g1743/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_1/g1719__7098/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_1/entry_reg_1__22_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 553: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/entry_reg_1__21_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/entry_reg_1__21_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_1/g1752__6131/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_1/g1743/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_1/g1718__8246/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_1/entry_reg_1__21_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 554: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/entry_reg_1__20_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/entry_reg_1__20_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_1/g1752__6131/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_1/g1743/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_1/g1717__5122/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_1/entry_reg_1__20_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 555: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/entry_reg_1__19_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/entry_reg_1__19_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_1/g1752__6131/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_1/g1743/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_1/g1716__1705/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_1/entry_reg_1__19_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 556: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/entry_reg_1__18_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/entry_reg_1__18_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_1/g1752__6131/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_1/g1743/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_1/g1715__2802/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_1/entry_reg_1__18_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 557: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/entry_reg_1__17_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/entry_reg_1__17_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_1/g1752__6131/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_1/g1743/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_1/g1714__1617/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_1/entry_reg_1__17_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 558: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/entry_reg_1__16_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/entry_reg_1__16_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_1/g1752__6131/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_1/g1743/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_1/g1713__3680/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_1/entry_reg_1__16_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 559: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/entry_reg_1__15_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/entry_reg_1__15_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_1/g1752__6131/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_1/g1743/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_1/g1712__6783/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_1/entry_reg_1__15_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 560: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/entry_reg_1__14_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/entry_reg_1__14_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_1/g1752__6131/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_1/g1743/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_1/g1711__5526/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_1/entry_reg_1__14_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 561: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/entry_reg_1__13_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/entry_reg_1__13_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_1/g1752__6131/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_1/g1743/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_1/g1710__8428/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_1/entry_reg_1__13_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 562: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/entry_reg_1__12_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/entry_reg_1__12_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_1/g1752__6131/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_1/g1743/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_1/g1709__4319/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_1/entry_reg_1__12_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 563: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/entry_reg_1__11_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/entry_reg_1__11_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_1/g1752__6131/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_1/g1743/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_1/g1708__6260/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_1/entry_reg_1__11_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 564: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/entry_reg_1__10_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/entry_reg_1__10_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_1/g1752__6131/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_1/g1743/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_1/g1707__5107/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_1/entry_reg_1__10_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 565: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/entry_reg_1__9_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/entry_reg_1__9_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_1/g1752__6131/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_1/g1743/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_1/g1706__2398/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_1/entry_reg_1__9_/D                           
#----------------------------------------------------------------------------------------------------------------------



Path 566: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/entry_reg_1__8_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/entry_reg_1__8_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_1/g1752__6131/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_1/g1743/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_1/g1705__5477/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_1/entry_reg_1__8_/D                           
#----------------------------------------------------------------------------------------------------------------------



Path 567: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/entry_reg_1__7_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/entry_reg_1__7_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_2/g1754__3680/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_2/g1745/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_2/g1740__7410/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_2/entry_reg_1__7_/D                           
#----------------------------------------------------------------------------------------------------------------------



Path 568: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/entry_reg_1__40_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/entry_reg_1__40_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_2/g1754__3680/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_2/g1745/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_2/g1725__1705/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_2/entry_reg_1__40_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 569: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/entry_reg_1__39_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/entry_reg_1__39_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_2/g1754__3680/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_2/g1745/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_2/g1739__1666/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_2/entry_reg_1__39_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 570: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/entry_reg_1__38_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/entry_reg_1__38_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_2/g1754__3680/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_2/g1745/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_2/g1738__2346/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_2/entry_reg_1__38_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 571: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/entry_reg_1__37_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/entry_reg_1__37_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_2/g1754__3680/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_2/g1745/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_2/g1737__2883/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_2/entry_reg_1__37_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 572: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/entry_reg_1__36_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/entry_reg_1__36_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_2/g1754__3680/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_2/g1745/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_2/g1736__9945/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_2/entry_reg_1__36_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 573: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/entry_reg_1__35_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/entry_reg_1__35_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_2/g1754__3680/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_2/g1745/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_2/g1735__9315/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_2/entry_reg_1__35_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 574: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/entry_reg_1__34_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/entry_reg_1__34_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_2/g1754__3680/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_2/g1745/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_2/g1734__6161/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_2/entry_reg_1__34_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 575: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/entry_reg_1__33_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/entry_reg_1__33_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_2/g1754__3680/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_2/g1745/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_2/g1733__4733/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_2/entry_reg_1__33_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 576: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/entry_reg_1__32_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/entry_reg_1__32_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_2/g1754__3680/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_2/g1745/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_2/g1732__7482/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_2/entry_reg_1__32_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 577: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/entry_reg_1__31_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/entry_reg_1__31_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_2/g1754__3680/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_2/g1745/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_2/g1731__5115/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_2/entry_reg_1__31_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 578: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/entry_reg_1__30_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/entry_reg_1__30_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_2/g1754__3680/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_2/g1745/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_2/g1730__1881/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_2/entry_reg_1__30_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 579: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/entry_reg_1__29_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/entry_reg_1__29_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_2/g1754__3680/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_2/g1745/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_2/g1729__6131/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_2/entry_reg_1__29_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 580: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/entry_reg_1__28_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/entry_reg_1__28_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_2/g1754__3680/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_2/g1745/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_2/g1728__7098/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_2/entry_reg_1__28_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 581: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/entry_reg_1__27_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/entry_reg_1__27_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_2/g1754__3680/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_2/g1745/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_2/g1727__8246/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_2/entry_reg_1__27_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 582: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/entry_reg_1__26_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/entry_reg_1__26_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_2/g1754__3680/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_2/g1745/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_2/g1726__5122/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_2/entry_reg_1__26_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 583: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/entry_reg_1__25_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/entry_reg_1__25_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_2/g1754__3680/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_2/g1745/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_2/g1724__2802/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_2/entry_reg_1__25_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 584: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/entry_reg_1__24_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/entry_reg_1__24_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_2/g1754__3680/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_2/g1745/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_2/g1723__1617/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_2/entry_reg_1__24_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 585: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/entry_reg_1__23_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/entry_reg_1__23_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_2/g1754__3680/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_2/g1745/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_2/g1722__3680/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_2/entry_reg_1__23_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 586: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/entry_reg_1__22_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/entry_reg_1__22_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_2/g1754__3680/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_2/g1745/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_2/g1721__6783/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_2/entry_reg_1__22_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 587: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/entry_reg_1__21_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/entry_reg_1__21_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_2/g1754__3680/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_2/g1745/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_2/g1720__5526/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_2/entry_reg_1__21_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 588: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/entry_reg_1__20_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/entry_reg_1__20_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_2/g1754__3680/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_2/g1745/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_2/g1719__8428/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_2/entry_reg_1__20_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 589: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/entry_reg_1__19_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/entry_reg_1__19_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_2/g1754__3680/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_2/g1745/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_2/g1718__4319/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_2/entry_reg_1__19_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 590: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/entry_reg_1__18_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/entry_reg_1__18_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_2/g1754__3680/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_2/g1745/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_2/g1717__6260/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_2/entry_reg_1__18_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 591: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/entry_reg_1__17_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/entry_reg_1__17_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_2/g1754__3680/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_2/g1745/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_2/g1716__5107/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_2/entry_reg_1__17_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 592: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/entry_reg_1__16_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/entry_reg_1__16_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_2/g1754__3680/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_2/g1745/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_2/g1715__2398/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_2/entry_reg_1__16_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 593: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/entry_reg_1__15_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/entry_reg_1__15_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_2/g1754__3680/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_2/g1745/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_2/g1714__5477/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_2/entry_reg_1__15_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 594: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/entry_reg_1__14_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/entry_reg_1__14_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_2/g1754__3680/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_2/g1745/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_2/g1713__6417/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_2/entry_reg_1__14_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 595: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/entry_reg_1__13_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/entry_reg_1__13_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_2/g1754__3680/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_2/g1745/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_2/g1712__7410/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_2/entry_reg_1__13_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 596: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/entry_reg_1__12_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/entry_reg_1__12_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_2/g1754__3680/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_2/g1745/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_2/g1711__1666/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_2/entry_reg_1__12_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 597: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/entry_reg_1__11_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/entry_reg_1__11_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_2/g1754__3680/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_2/g1745/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_2/g1710__2346/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_2/entry_reg_1__11_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 598: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/entry_reg_1__10_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/entry_reg_1__10_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_2/g1754__3680/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_2/g1745/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_2/g1709__2883/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_2/entry_reg_1__10_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 599: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/entry_reg_1__9_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/entry_reg_1__9_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_2/g1754__3680/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_2/g1745/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_2/g1708__9945/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_2/entry_reg_1__9_/D                           
#----------------------------------------------------------------------------------------------------------------------



Path 600: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/entry_reg_1__8_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/entry_reg_1__8_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_2/g1754__3680/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_2/g1745/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_2/g1707__9315/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_2/entry_reg_1__8_/D                           
#----------------------------------------------------------------------------------------------------------------------



Path 601: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/entry_reg_1__7_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/entry_reg_1__7_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_3/g1185__7482/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_3/g1174/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g1169__6783/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/entry_reg_1__7_/D                           
#----------------------------------------------------------------------------------------------------------------------



Path 602: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/entry_reg_1__40_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/entry_reg_1__40_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_3/g1185__7482/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_3/g1174/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g1168__5526/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/entry_reg_1__40_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 603: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/entry_reg_1__39_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/entry_reg_1__39_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_3/g1185__7482/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_3/g1174/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g1167__8428/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/entry_reg_1__39_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 604: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/entry_reg_1__38_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/entry_reg_1__38_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_3/g1185__7482/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_3/g1174/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g1166__4319/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/entry_reg_1__38_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 605: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/entry_reg_1__37_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/entry_reg_1__37_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_3/g1185__7482/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_3/g1174/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g1165__6260/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/entry_reg_1__37_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 606: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/entry_reg_1__36_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/entry_reg_1__36_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_3/g1185__7482/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_3/g1174/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g1164__5107/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/entry_reg_1__36_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 607: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/entry_reg_1__35_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/entry_reg_1__35_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_3/g1185__7482/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_3/g1174/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g1163__2398/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/entry_reg_1__35_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 608: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/entry_reg_1__34_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/entry_reg_1__34_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_3/g1185__7482/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_3/g1174/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g1162__5477/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/entry_reg_1__34_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 609: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/entry_reg_1__33_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/entry_reg_1__33_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_3/g1185__7482/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_3/g1174/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g1161__6417/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/entry_reg_1__33_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 610: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/entry_reg_1__32_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/entry_reg_1__32_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_3/g1185__7482/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_3/g1174/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g1160__7410/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/entry_reg_1__32_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 611: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/entry_reg_1__31_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/entry_reg_1__31_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_3/g1185__7482/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_3/g1174/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g1159__1666/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/entry_reg_1__31_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 612: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/entry_reg_1__30_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/entry_reg_1__30_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_3/g1185__7482/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_3/g1174/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g1158__2346/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/entry_reg_1__30_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 613: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/entry_reg_1__29_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/entry_reg_1__29_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_3/g1185__7482/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_3/g1174/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g1157__2883/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/entry_reg_1__29_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 614: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/entry_reg_1__28_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/entry_reg_1__28_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_3/g1185__7482/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_3/g1174/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g1156__9945/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/entry_reg_1__28_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 615: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/entry_reg_1__27_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/entry_reg_1__27_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_3/g1185__7482/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_3/g1174/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g1155__9315/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/entry_reg_1__27_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 616: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/entry_reg_1__26_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/entry_reg_1__26_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_3/g1185__7482/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_3/g1174/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g1154__6161/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/entry_reg_1__26_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 617: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/entry_reg_1__25_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/entry_reg_1__25_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_3/g1185__7482/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_3/g1174/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g1153__4733/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/entry_reg_1__25_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 618: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/entry_reg_1__24_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/entry_reg_1__24_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_3/g1185__7482/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_3/g1174/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g1152__7482/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/entry_reg_1__24_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 619: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/entry_reg_1__23_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/entry_reg_1__23_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_3/g1185__7482/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_3/g1174/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g1151__5115/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/entry_reg_1__23_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 620: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/entry_reg_1__22_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/entry_reg_1__22_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_3/g1185__7482/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_3/g1174/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g1150__1881/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/entry_reg_1__22_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 621: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/entry_reg_1__21_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/entry_reg_1__21_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_3/g1185__7482/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_3/g1174/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g1149__6131/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/entry_reg_1__21_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 622: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/entry_reg_1__20_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/entry_reg_1__20_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_3/g1185__7482/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_3/g1174/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g1148__7098/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/entry_reg_1__20_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 623: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/entry_reg_1__19_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/entry_reg_1__19_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_3/g1185__7482/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_3/g1174/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g1147__8246/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/entry_reg_1__19_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 624: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/entry_reg_1__18_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/entry_reg_1__18_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_3/g1185__7482/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_3/g1174/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g1146__5122/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/entry_reg_1__18_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 625: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/entry_reg_1__17_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/entry_reg_1__17_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_3/g1185__7482/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_3/g1174/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g1145__1705/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/entry_reg_1__17_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 626: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/entry_reg_1__16_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/entry_reg_1__16_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_3/g1185__7482/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_3/g1174/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g1144__2802/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/entry_reg_1__16_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 627: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/entry_reg_1__15_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/entry_reg_1__15_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_3/g1185__7482/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_3/g1174/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g1143__1617/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/entry_reg_1__15_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 628: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/entry_reg_1__14_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/entry_reg_1__14_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_3/g1185__7482/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_3/g1174/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g1142__3680/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/entry_reg_1__14_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 629: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/entry_reg_1__13_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/entry_reg_1__13_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_3/g1185__7482/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_3/g1174/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g1141__6783/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/entry_reg_1__13_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 630: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/entry_reg_1__12_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/entry_reg_1__12_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_3/g1185__7482/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_3/g1174/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g1140__5526/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/entry_reg_1__12_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 631: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/entry_reg_1__11_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/entry_reg_1__11_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_3/g1185__7482/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_3/g1174/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g1139__8428/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/entry_reg_1__11_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 632: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/entry_reg_1__10_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/entry_reg_1__10_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_3/g1185__7482/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_3/g1174/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g1138__4319/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/entry_reg_1__10_/D                          
#----------------------------------------------------------------------------------------------------------------------



Path 633: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/entry_reg_1__9_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/entry_reg_1__9_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_3/g1185__7482/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_3/g1174/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g1137__6260/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/entry_reg_1__9_/D                           
#----------------------------------------------------------------------------------------------------------------------



Path 634: MET (390 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/entry_reg_1__8_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/entry_reg_1__8_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     470                  
             Slack:=     390                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/Q   
    119     426    72     35 19.7  AND2X4_RVT   mesi_isc_breq_fifos/fifo_3/g1185__7482/Y                               
     73     498    69     34 20.4  INVX4_HVT    mesi_isc_breq_fifos/fifo_3/g1174/Y                                     
     71     570    32      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g1136__5107/Y                               
      0     570     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/entry_reg_1__8_/D                           
#----------------------------------------------------------------------------------------------------------------------



Path 635: MET (412 ps) Setup Check with Pin mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/breq_type_array_o_reg_1_/CLK->D
          Group: clk
     Startpoint: (F) mbus_cmd0_i[2]
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/breq_type_array_o_reg_1_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
        Drv Adjust:+       0            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     118                  
       Uncertainty:-      20                  
     Required Time:=     962                  
      Launch Clock:-     100                  
       Input Delay:-     250                  
         Data Path:-     200                  
             Slack:=     412                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 
  input_delay             250             in_del_201_1                      

#-----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                   Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                       
#-----------------------------------------------------------------------------------------------------------------------
      0     350     0      1  0.8  (arrival)    mbus_cmd0_i[2]                                                          
     14     364    14      2  1.3  INVX1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8766/Y                    
     58     422    78      3  1.6  NAND3X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8736__5122/Y              
     73     495    63      2  1.4  NAND2X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8698__6260/Y              
     55     550    25      1  0.5  AND2X1_RVT   mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g4761__7482/Y              
      0     550     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/breq_type_array_o_reg_1_/D 
#-----------------------------------------------------------------------------------------------------------------------



Path 636: MET (459 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/ptr_rd_reg_0_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_broad/mesi_isc_broad_cntl/broad_fifo_rd_o_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/ptr_rd_reg_0_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     401                  
             Slack:=     459                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_broad/mesi_isc_broad_cntl/broad_fifo_rd_o_reg/CLK 
    174     274    67      7  3.8  SDFFARX1_RVT mesi_isc_broad/mesi_isc_broad_cntl/broad_fifo_rd_o_reg/QN  
     89     363    93     10  6.0  INVX1_HVT    mesi_isc_broad/mesi_isc_broad_cntl/g2046/Y                 
     54     416    56      4  2.2  INVX1_RVT    mesi_isc_broad/broad_fifo/g6464/Y                          
     85     501    31      1  0.5  AO22X1_RVT   mesi_isc_broad/broad_fifo/g6456/Y                          
      0     501     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/ptr_rd_reg_0_/D                  
#----------------------------------------------------------------------------------------------------------



Path 637: MET (476 ps) Setup Check with Pin mesi_isc_broad/broad_fifo/ptr_rd_reg_1_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_broad/mesi_isc_broad_cntl/broad_fifo_rd_o_reg/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_broad/broad_fifo/ptr_rd_reg_1_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     384                  
             Slack:=     476                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                            Timing Point                         
#  (ps)   (ps)   (ps)        (fF)                                                                          
#----------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_broad/mesi_isc_broad_cntl/broad_fifo_rd_o_reg/CLK 
    174     274    67      7  3.8  SDFFARX1_RVT mesi_isc_broad/mesi_isc_broad_cntl/broad_fifo_rd_o_reg/QN  
     89     363    93     10  6.0  INVX1_HVT    mesi_isc_broad/mesi_isc_broad_cntl/g2046/Y                 
     54     416    56      4  2.2  INVX1_RVT    mesi_isc_broad/broad_fifo/g6464/Y                          
     68     484    32      1  0.5  AO22X1_RVT   mesi_isc_broad/broad_fifo/g6410/Y                          
      0     484     -      1    -  SDFFARX1_RVT mesi_isc_broad/broad_fifo/ptr_rd_reg_1_/D                  
#----------------------------------------------------------------------------------------------------------



Path 638: MET (490 ps) Setup Check with Pin mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/breq_type_array_o_reg_7_/CLK->D
          Group: clk
     Startpoint: (R) mbus_cmd3_i[2]
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/breq_type_array_o_reg_7_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
        Drv Adjust:+       0            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     118                  
       Uncertainty:-      20                  
     Required Time:=     962                  
      Launch Clock:-     100                  
       Input Delay:-     250                  
         Data Path:-     122                  
             Slack:=     490                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 
  input_delay             250             in_del_192_1                      

#-----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                   Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                       
#-----------------------------------------------------------------------------------------------------------------------
      0     350     0      1  0.8  (arrival)    mbus_cmd3_i[2]                                                          
     16     366    14      2  1.3  INVX1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8768/Y                    
     80     445    40      2  1.2  OR3X1_HVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8726__5107/Y              
     27     472    25      1  0.5  INVX0_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g4762/Y                    
      0     472     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/breq_type_array_o_reg_7_/D 
#-----------------------------------------------------------------------------------------------------------------------



Path 639: MET (490 ps) Setup Check with Pin mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/breq_type_array_o_reg_5_/CLK->D
          Group: clk
     Startpoint: (R) mbus_cmd2_i[2]
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/breq_type_array_o_reg_5_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
        Drv Adjust:+       0            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     118                  
       Uncertainty:-      20                  
     Required Time:=     962                  
      Launch Clock:-     100                  
       Input Delay:-     250                  
         Data Path:-     122                  
             Slack:=     490                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 
  input_delay             250             in_del_195_1                      

#-----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                   Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                       
#-----------------------------------------------------------------------------------------------------------------------
      0     350     0      1  0.8  (arrival)    mbus_cmd2_i[2]                                                          
     16     366    14      2  1.3  INVX1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8767/Y                    
     80     445    40      2  1.2  OR3X1_HVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8727__6260/Y              
     27     472    25      1  0.5  INVX0_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g4764/Y                    
      0     472     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/breq_type_array_o_reg_5_/D 
#-----------------------------------------------------------------------------------------------------------------------



Path 640: MET (490 ps) Setup Check with Pin mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/breq_type_array_o_reg_3_/CLK->D
          Group: clk
     Startpoint: (R) mbus_cmd1_i[2]
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/breq_type_array_o_reg_3_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
        Drv Adjust:+       0            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     118                  
       Uncertainty:-      20                  
     Required Time:=     962                  
      Launch Clock:-     100                  
       Input Delay:-     250                  
         Data Path:-     122                  
             Slack:=     490                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 
  input_delay             250             in_del_198_1                      

#-----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                   Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                       
#-----------------------------------------------------------------------------------------------------------------------
      0     350     0      1  0.8  (arrival)    mbus_cmd1_i[2]                                                          
     16     366    14      2  1.3  INVX1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8769/Y                    
     80     445    40      2  1.2  OR3X1_HVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8728__4319/Y              
     27     472    25      1  0.5  INVX0_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g4766/Y                    
      0     472     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/breq_type_array_o_reg_3_/D 
#-----------------------------------------------------------------------------------------------------------------------



Path 641: MET (499 ps) Setup Check with Pin mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/breq_type_array_o_reg_0_/CLK->D
          Group: clk
     Startpoint: (F) mbus_cmd0_i[2]
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/breq_type_array_o_reg_0_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
        Drv Adjust:+       0            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     122                  
       Uncertainty:-      20                  
     Required Time:=     958                  
      Launch Clock:-     100                  
       Input Delay:-     250                  
         Data Path:-     108                  
             Slack:=     499                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 
  input_delay             250             in_del_201_1                      

#-----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                   Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                       
#-----------------------------------------------------------------------------------------------------------------------
      0     350     0      1  0.8  (arrival)    mbus_cmd0_i[2]                                                          
     14     364    14      2  1.3  INVX1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8766/Y                    
     58     422    78      3  1.6  NAND3X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8736__5122/Y              
     36     458    40      1  0.5  INVX0_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8779/Y                    
      0     458     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/breq_type_array_o_reg_0_/D 
#-----------------------------------------------------------------------------------------------------------------------



Path 642: MET (514 ps) Setup Check with Pin mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/breq_type_array_o_reg_6_/CLK->D
          Group: clk
     Startpoint: (F) mbus_cmd3_i[2]
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/breq_type_array_o_reg_6_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
        Drv Adjust:+       0            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     121                  
       Uncertainty:-      20                  
     Required Time:=     959                  
      Launch Clock:-     100                  
       Input Delay:-     250                  
         Data Path:-      96                  
             Slack:=     514                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 
  input_delay             250             in_del_192_1                      

#-----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                   Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                       
#-----------------------------------------------------------------------------------------------------------------------
      0     350     0      1  0.8  (arrival)    mbus_cmd3_i[2]                                                          
     14     364    14      2  1.3  INVX1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8768/Y                    
     48     412    63      2  1.1  NAND3X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8734__2802/Y              
     33     446    34      1  0.5  INVX0_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g4763/Y                    
      0     446     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/breq_type_array_o_reg_6_/D 
#-----------------------------------------------------------------------------------------------------------------------



Path 643: MET (514 ps) Setup Check with Pin mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/breq_type_array_o_reg_2_/CLK->D
          Group: clk
     Startpoint: (F) mbus_cmd1_i[2]
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/breq_type_array_o_reg_2_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
        Drv Adjust:+       0            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     121                  
       Uncertainty:-      20                  
     Required Time:=     959                  
      Launch Clock:-     100                  
       Input Delay:-     250                  
         Data Path:-      96                  
             Slack:=     514                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 
  input_delay             250             in_del_198_1                      

#-----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                   Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                       
#-----------------------------------------------------------------------------------------------------------------------
      0     350     0      1  0.8  (arrival)    mbus_cmd1_i[2]                                                          
     14     364    14      2  1.3  INVX1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8769/Y                    
     48     412    63      2  1.1  NAND3X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8732__3680/Y              
     33     446    34      1  0.5  INVX0_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g4767/Y                    
      0     446     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/breq_type_array_o_reg_2_/D 
#-----------------------------------------------------------------------------------------------------------------------



Path 644: MET (514 ps) Setup Check with Pin mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/breq_type_array_o_reg_4_/CLK->D
          Group: clk
     Startpoint: (F) mbus_cmd2_i[2]
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/breq_type_array_o_reg_4_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
        Drv Adjust:+       0            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     121                  
       Uncertainty:-      20                  
     Required Time:=     959                  
      Launch Clock:-     100                  
       Input Delay:-     250                  
         Data Path:-      96                  
             Slack:=     514                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 
  input_delay             250             in_del_195_1                      

#-----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                   Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                       
#-----------------------------------------------------------------------------------------------------------------------
      0     350     0      1  0.8  (arrival)    mbus_cmd2_i[2]                                                          
     14     364    14      2  1.3  INVX1_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8767/Y                    
     48     412    63      2  1.1  NAND3X0_RVT  mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g8725__2398/Y              
     33     446    34      1  0.5  INVX0_RVT    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/g4765/Y                    
      0     446     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/breq_type_array_o_reg_4_/D 
#-----------------------------------------------------------------------------------------------------------------------



Path 645: MET (515 ps) Late External Delay Assertion at pin mbus_ack0_o
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK
          Clock: (R) clk
       Endpoint: (R) mbus_ack0_o
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
      Output Delay:-     250                  
       Uncertainty:-      20                  
     Required Time:=     830                  
      Launch Clock:-     100                  
         Data Path:-     215                  
             Slack:=     515                  

Exceptions/Constraints:
  path_adjust               50             from_clk_to_clk_setup_uncertainty 
  output_delay             250             ou_del_383_1                      

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK 
    215     315    50      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/Q   
      0     315     -      -    -  (port)       mbus_ack0_o                                                            
#----------------------------------------------------------------------------------------------------------------------



Path 646: MET (515 ps) Late External Delay Assertion at pin mbus_ack1_o
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK
          Clock: (R) clk
       Endpoint: (R) mbus_ack1_o
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
      Output Delay:-     250                  
       Uncertainty:-      20                  
     Required Time:=     830                  
      Launch Clock:-     100                  
         Data Path:-     215                  
             Slack:=     515                  

Exceptions/Constraints:
  path_adjust               50             from_clk_to_clk_setup_uncertainty 
  output_delay             250             ou_del_382_1                      

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK 
    215     315    50      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/Q   
      0     315     -      -    -  (port)       mbus_ack1_o                                                            
#----------------------------------------------------------------------------------------------------------------------



Path 647: MET (515 ps) Late External Delay Assertion at pin mbus_ack2_o
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK
          Clock: (R) clk
       Endpoint: (R) mbus_ack2_o
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
      Output Delay:-     250                  
       Uncertainty:-      20                  
     Required Time:=     830                  
      Launch Clock:-     100                  
         Data Path:-     215                  
             Slack:=     515                  

Exceptions/Constraints:
  path_adjust               50             from_clk_to_clk_setup_uncertainty 
  output_delay             250             ou_del_381_1                      

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK 
    215     315    50      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/Q   
      0     315     -      -    -  (port)       mbus_ack2_o                                                            
#----------------------------------------------------------------------------------------------------------------------



Path 648: MET (515 ps) Late External Delay Assertion at pin mbus_ack3_o
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mbus_ack3_o
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
      Output Delay:-     250                  
       Uncertainty:-      20                  
     Required Time:=     830                  
      Launch Clock:-     100                  
         Data Path:-     215                  
             Slack:=     515                  

Exceptions/Constraints:
  path_adjust               50             from_clk_to_clk_setup_uncertainty 
  output_delay             250             ou_del_380_1                      

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK 
    215     315    50      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/Q   
      0     315     -      -    -  (port)       mbus_ack3_o                                                            
#----------------------------------------------------------------------------------------------------------------------



Path 649: MET (540 ps) Late External Delay Assertion at pin cbus_addr_o[0]
          Group: clk
     Startpoint: (R) mesi_isc_broad/broad_fifo/data_o_reg_9_/CLK
          Clock: (R) clk
       Endpoint: (R) cbus_addr_o[0]
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
      Output Delay:-     250                  
       Uncertainty:-      20                  
     Required Time:=     830                  
      Launch Clock:-     100                  
         Data Path:-     190                  
             Slack:=     540                  

Exceptions/Constraints:
  path_adjust               50             from_clk_to_clk_setup_uncertainty 
  output_delay             250             ou_del_367_1                      

#-------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                     Timing Point                 
#  (ps)   (ps)   (ps)        (fF)                                                           
#-------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_broad/broad_fifo/data_o_reg_9_/CLK 
    190     290    27      1  0.1  SDFFARX1_RVT mesi_isc_broad/broad_fifo/data_o_reg_9_/Q   
      0     290     -      -    -  (port)       cbus_addr_o[0]                              
#-------------------------------------------------------------------------------------------



Path 650: MET (540 ps) Late External Delay Assertion at pin cbus_addr_o[1]
          Group: clk
     Startpoint: (R) mesi_isc_broad/broad_fifo/data_o_reg_10_/CLK
          Clock: (R) clk
       Endpoint: (R) cbus_addr_o[1]
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
      Output Delay:-     250                  
       Uncertainty:-      20                  
     Required Time:=     830                  
      Launch Clock:-     100                  
         Data Path:-     190                  
             Slack:=     540                  

Exceptions/Constraints:
  path_adjust               50             from_clk_to_clk_setup_uncertainty 
  output_delay             250             ou_del_366_1                      

#--------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                     Timing Point                  
#  (ps)   (ps)   (ps)        (fF)                                                            
#--------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_broad/broad_fifo/data_o_reg_10_/CLK 
    190     290    27      1  0.1  SDFFARX1_RVT mesi_isc_broad/broad_fifo/data_o_reg_10_/Q   
      0     290     -      -    -  (port)       cbus_addr_o[1]                               
#--------------------------------------------------------------------------------------------



Path 651: MET (540 ps) Late External Delay Assertion at pin cbus_addr_o[2]
          Group: clk
     Startpoint: (R) mesi_isc_broad/broad_fifo/data_o_reg_11_/CLK
          Clock: (R) clk
       Endpoint: (R) cbus_addr_o[2]
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
      Output Delay:-     250                  
       Uncertainty:-      20                  
     Required Time:=     830                  
      Launch Clock:-     100                  
         Data Path:-     190                  
             Slack:=     540                  

Exceptions/Constraints:
  path_adjust               50             from_clk_to_clk_setup_uncertainty 
  output_delay             250             ou_del_365_1                      

#--------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                     Timing Point                  
#  (ps)   (ps)   (ps)        (fF)                                                            
#--------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_broad/broad_fifo/data_o_reg_11_/CLK 
    190     290    27      1  0.1  SDFFARX1_RVT mesi_isc_broad/broad_fifo/data_o_reg_11_/Q   
      0     290     -      -    -  (port)       cbus_addr_o[2]                               
#--------------------------------------------------------------------------------------------



Path 652: MET (540 ps) Late External Delay Assertion at pin cbus_addr_o[3]
          Group: clk
     Startpoint: (R) mesi_isc_broad/broad_fifo/data_o_reg_12_/CLK
          Clock: (R) clk
       Endpoint: (R) cbus_addr_o[3]
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
      Output Delay:-     250                  
       Uncertainty:-      20                  
     Required Time:=     830                  
      Launch Clock:-     100                  
         Data Path:-     190                  
             Slack:=     540                  

Exceptions/Constraints:
  path_adjust               50             from_clk_to_clk_setup_uncertainty 
  output_delay             250             ou_del_364_1                      

#--------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                     Timing Point                  
#  (ps)   (ps)   (ps)        (fF)                                                            
#--------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_broad/broad_fifo/data_o_reg_12_/CLK 
    190     290    27      1  0.1  SDFFARX1_RVT mesi_isc_broad/broad_fifo/data_o_reg_12_/Q   
      0     290     -      -    -  (port)       cbus_addr_o[3]                               
#--------------------------------------------------------------------------------------------



Path 653: MET (540 ps) Late External Delay Assertion at pin cbus_addr_o[4]
          Group: clk
     Startpoint: (R) mesi_isc_broad/broad_fifo/data_o_reg_13_/CLK
          Clock: (R) clk
       Endpoint: (R) cbus_addr_o[4]
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
      Output Delay:-     250                  
       Uncertainty:-      20                  
     Required Time:=     830                  
      Launch Clock:-     100                  
         Data Path:-     190                  
             Slack:=     540                  

Exceptions/Constraints:
  path_adjust               50             from_clk_to_clk_setup_uncertainty 
  output_delay             250             ou_del_363_1                      

#--------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                     Timing Point                  
#  (ps)   (ps)   (ps)        (fF)                                                            
#--------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_broad/broad_fifo/data_o_reg_13_/CLK 
    190     290    27      1  0.1  SDFFARX1_RVT mesi_isc_broad/broad_fifo/data_o_reg_13_/Q   
      0     290     -      -    -  (port)       cbus_addr_o[4]                               
#--------------------------------------------------------------------------------------------



Path 654: MET (540 ps) Late External Delay Assertion at pin cbus_addr_o[5]
          Group: clk
     Startpoint: (R) mesi_isc_broad/broad_fifo/data_o_reg_14_/CLK
          Clock: (R) clk
       Endpoint: (R) cbus_addr_o[5]
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
      Output Delay:-     250                  
       Uncertainty:-      20                  
     Required Time:=     830                  
      Launch Clock:-     100                  
         Data Path:-     190                  
             Slack:=     540                  

Exceptions/Constraints:
  path_adjust               50             from_clk_to_clk_setup_uncertainty 
  output_delay             250             ou_del_362_1                      

#--------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                     Timing Point                  
#  (ps)   (ps)   (ps)        (fF)                                                            
#--------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_broad/broad_fifo/data_o_reg_14_/CLK 
    190     290    27      1  0.1  SDFFARX1_RVT mesi_isc_broad/broad_fifo/data_o_reg_14_/Q   
      0     290     -      -    -  (port)       cbus_addr_o[5]                               
#--------------------------------------------------------------------------------------------



Path 655: MET (540 ps) Late External Delay Assertion at pin cbus_addr_o[6]
          Group: clk
     Startpoint: (R) mesi_isc_broad/broad_fifo/data_o_reg_15_/CLK
          Clock: (R) clk
       Endpoint: (R) cbus_addr_o[6]
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
      Output Delay:-     250                  
       Uncertainty:-      20                  
     Required Time:=     830                  
      Launch Clock:-     100                  
         Data Path:-     190                  
             Slack:=     540                  

Exceptions/Constraints:
  path_adjust               50             from_clk_to_clk_setup_uncertainty 
  output_delay             250             ou_del_361_1                      

#--------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                     Timing Point                  
#  (ps)   (ps)   (ps)        (fF)                                                            
#--------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_broad/broad_fifo/data_o_reg_15_/CLK 
    190     290    27      1  0.1  SDFFARX1_RVT mesi_isc_broad/broad_fifo/data_o_reg_15_/Q   
      0     290     -      -    -  (port)       cbus_addr_o[6]                               
#--------------------------------------------------------------------------------------------



Path 656: MET (540 ps) Late External Delay Assertion at pin cbus_addr_o[7]
          Group: clk
     Startpoint: (R) mesi_isc_broad/broad_fifo/data_o_reg_16_/CLK
          Clock: (R) clk
       Endpoint: (R) cbus_addr_o[7]
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
      Output Delay:-     250                  
       Uncertainty:-      20                  
     Required Time:=     830                  
      Launch Clock:-     100                  
         Data Path:-     190                  
             Slack:=     540                  

Exceptions/Constraints:
  path_adjust               50             from_clk_to_clk_setup_uncertainty 
  output_delay             250             ou_del_360_1                      

#--------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                     Timing Point                  
#  (ps)   (ps)   (ps)        (fF)                                                            
#--------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_broad/broad_fifo/data_o_reg_16_/CLK 
    190     290    27      1  0.1  SDFFARX1_RVT mesi_isc_broad/broad_fifo/data_o_reg_16_/Q   
      0     290     -      -    -  (port)       cbus_addr_o[7]                               
#--------------------------------------------------------------------------------------------



Path 657: MET (540 ps) Late External Delay Assertion at pin cbus_addr_o[8]
          Group: clk
     Startpoint: (R) mesi_isc_broad/broad_fifo/data_o_reg_17_/CLK
          Clock: (R) clk
       Endpoint: (R) cbus_addr_o[8]
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
      Output Delay:-     250                  
       Uncertainty:-      20                  
     Required Time:=     830                  
      Launch Clock:-     100                  
         Data Path:-     190                  
             Slack:=     540                  

Exceptions/Constraints:
  path_adjust               50             from_clk_to_clk_setup_uncertainty 
  output_delay             250             ou_del_359_1                      

#--------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                     Timing Point                  
#  (ps)   (ps)   (ps)        (fF)                                                            
#--------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_broad/broad_fifo/data_o_reg_17_/CLK 
    190     290    27      1  0.1  SDFFARX1_RVT mesi_isc_broad/broad_fifo/data_o_reg_17_/Q   
      0     290     -      -    -  (port)       cbus_addr_o[8]                               
#--------------------------------------------------------------------------------------------



Path 658: MET (540 ps) Late External Delay Assertion at pin cbus_addr_o[9]
          Group: clk
     Startpoint: (R) mesi_isc_broad/broad_fifo/data_o_reg_18_/CLK
          Clock: (R) clk
       Endpoint: (R) cbus_addr_o[9]
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
      Output Delay:-     250                  
       Uncertainty:-      20                  
     Required Time:=     830                  
      Launch Clock:-     100                  
         Data Path:-     190                  
             Slack:=     540                  

Exceptions/Constraints:
  path_adjust               50             from_clk_to_clk_setup_uncertainty 
  output_delay             250             ou_del_358_1                      

#--------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                     Timing Point                  
#  (ps)   (ps)   (ps)        (fF)                                                            
#--------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_broad/broad_fifo/data_o_reg_18_/CLK 
    190     290    27      1  0.1  SDFFARX1_RVT mesi_isc_broad/broad_fifo/data_o_reg_18_/Q   
      0     290     -      -    -  (port)       cbus_addr_o[9]                               
#--------------------------------------------------------------------------------------------



Path 659: MET (540 ps) Late External Delay Assertion at pin cbus_addr_o[10]
          Group: clk
     Startpoint: (R) mesi_isc_broad/broad_fifo/data_o_reg_19_/CLK
          Clock: (R) clk
       Endpoint: (R) cbus_addr_o[10]
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
      Output Delay:-     250                  
       Uncertainty:-      20                  
     Required Time:=     830                  
      Launch Clock:-     100                  
         Data Path:-     190                  
             Slack:=     540                  

Exceptions/Constraints:
  path_adjust               50             from_clk_to_clk_setup_uncertainty 
  output_delay             250             ou_del_357_1                      

#--------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                     Timing Point                  
#  (ps)   (ps)   (ps)        (fF)                                                            
#--------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_broad/broad_fifo/data_o_reg_19_/CLK 
    190     290    27      1  0.1  SDFFARX1_RVT mesi_isc_broad/broad_fifo/data_o_reg_19_/Q   
      0     290     -      -    -  (port)       cbus_addr_o[10]                              
#--------------------------------------------------------------------------------------------



Path 660: MET (540 ps) Late External Delay Assertion at pin cbus_addr_o[11]
          Group: clk
     Startpoint: (R) mesi_isc_broad/broad_fifo/data_o_reg_20_/CLK
          Clock: (R) clk
       Endpoint: (R) cbus_addr_o[11]
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
      Output Delay:-     250                  
       Uncertainty:-      20                  
     Required Time:=     830                  
      Launch Clock:-     100                  
         Data Path:-     190                  
             Slack:=     540                  

Exceptions/Constraints:
  path_adjust               50             from_clk_to_clk_setup_uncertainty 
  output_delay             250             ou_del_356_1                      

#--------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                     Timing Point                  
#  (ps)   (ps)   (ps)        (fF)                                                            
#--------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_broad/broad_fifo/data_o_reg_20_/CLK 
    190     290    27      1  0.1  SDFFARX1_RVT mesi_isc_broad/broad_fifo/data_o_reg_20_/Q   
      0     290     -      -    -  (port)       cbus_addr_o[11]                              
#--------------------------------------------------------------------------------------------



Path 661: MET (540 ps) Late External Delay Assertion at pin cbus_addr_o[12]
          Group: clk
     Startpoint: (R) mesi_isc_broad/broad_fifo/data_o_reg_21_/CLK
          Clock: (R) clk
       Endpoint: (R) cbus_addr_o[12]
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
      Output Delay:-     250                  
       Uncertainty:-      20                  
     Required Time:=     830                  
      Launch Clock:-     100                  
         Data Path:-     190                  
             Slack:=     540                  

Exceptions/Constraints:
  path_adjust               50             from_clk_to_clk_setup_uncertainty 
  output_delay             250             ou_del_355_1                      

#--------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                     Timing Point                  
#  (ps)   (ps)   (ps)        (fF)                                                            
#--------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_broad/broad_fifo/data_o_reg_21_/CLK 
    190     290    27      1  0.1  SDFFARX1_RVT mesi_isc_broad/broad_fifo/data_o_reg_21_/Q   
      0     290     -      -    -  (port)       cbus_addr_o[12]                              
#--------------------------------------------------------------------------------------------



Path 662: MET (540 ps) Late External Delay Assertion at pin cbus_addr_o[13]
          Group: clk
     Startpoint: (R) mesi_isc_broad/broad_fifo/data_o_reg_22_/CLK
          Clock: (R) clk
       Endpoint: (R) cbus_addr_o[13]
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
      Output Delay:-     250                  
       Uncertainty:-      20                  
     Required Time:=     830                  
      Launch Clock:-     100                  
         Data Path:-     190                  
             Slack:=     540                  

Exceptions/Constraints:
  path_adjust               50             from_clk_to_clk_setup_uncertainty 
  output_delay             250             ou_del_354_1                      

#--------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                     Timing Point                  
#  (ps)   (ps)   (ps)        (fF)                                                            
#--------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_broad/broad_fifo/data_o_reg_22_/CLK 
    190     290    27      1  0.1  SDFFARX1_RVT mesi_isc_broad/broad_fifo/data_o_reg_22_/Q   
      0     290     -      -    -  (port)       cbus_addr_o[13]                              
#--------------------------------------------------------------------------------------------



Path 663: MET (540 ps) Late External Delay Assertion at pin cbus_addr_o[14]
          Group: clk
     Startpoint: (R) mesi_isc_broad/broad_fifo/data_o_reg_23_/CLK
          Clock: (R) clk
       Endpoint: (R) cbus_addr_o[14]
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
      Output Delay:-     250                  
       Uncertainty:-      20                  
     Required Time:=     830                  
      Launch Clock:-     100                  
         Data Path:-     190                  
             Slack:=     540                  

Exceptions/Constraints:
  path_adjust               50             from_clk_to_clk_setup_uncertainty 
  output_delay             250             ou_del_353_1                      

#--------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                     Timing Point                  
#  (ps)   (ps)   (ps)        (fF)                                                            
#--------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_broad/broad_fifo/data_o_reg_23_/CLK 
    190     290    27      1  0.1  SDFFARX1_RVT mesi_isc_broad/broad_fifo/data_o_reg_23_/Q   
      0     290     -      -    -  (port)       cbus_addr_o[14]                              
#--------------------------------------------------------------------------------------------



Path 664: MET (540 ps) Late External Delay Assertion at pin cbus_addr_o[15]
          Group: clk
     Startpoint: (R) mesi_isc_broad/broad_fifo/data_o_reg_24_/CLK
          Clock: (R) clk
       Endpoint: (R) cbus_addr_o[15]
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
      Output Delay:-     250                  
       Uncertainty:-      20                  
     Required Time:=     830                  
      Launch Clock:-     100                  
         Data Path:-     190                  
             Slack:=     540                  

Exceptions/Constraints:
  path_adjust               50             from_clk_to_clk_setup_uncertainty 
  output_delay             250             ou_del_352_1                      

#--------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                     Timing Point                  
#  (ps)   (ps)   (ps)        (fF)                                                            
#--------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_broad/broad_fifo/data_o_reg_24_/CLK 
    190     290    27      1  0.1  SDFFARX1_RVT mesi_isc_broad/broad_fifo/data_o_reg_24_/Q   
      0     290     -      -    -  (port)       cbus_addr_o[15]                              
#--------------------------------------------------------------------------------------------



Path 665: MET (540 ps) Late External Delay Assertion at pin cbus_addr_o[16]
          Group: clk
     Startpoint: (R) mesi_isc_broad/broad_fifo/data_o_reg_25_/CLK
          Clock: (R) clk
       Endpoint: (R) cbus_addr_o[16]
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
      Output Delay:-     250                  
       Uncertainty:-      20                  
     Required Time:=     830                  
      Launch Clock:-     100                  
         Data Path:-     190                  
             Slack:=     540                  

Exceptions/Constraints:
  path_adjust               50             from_clk_to_clk_setup_uncertainty 
  output_delay             250             ou_del_351_1                      

#--------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                     Timing Point                  
#  (ps)   (ps)   (ps)        (fF)                                                            
#--------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_broad/broad_fifo/data_o_reg_25_/CLK 
    190     290    27      1  0.1  SDFFARX1_RVT mesi_isc_broad/broad_fifo/data_o_reg_25_/Q   
      0     290     -      -    -  (port)       cbus_addr_o[16]                              
#--------------------------------------------------------------------------------------------



Path 666: MET (540 ps) Late External Delay Assertion at pin cbus_addr_o[17]
          Group: clk
     Startpoint: (R) mesi_isc_broad/broad_fifo/data_o_reg_26_/CLK
          Clock: (R) clk
       Endpoint: (R) cbus_addr_o[17]
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
      Output Delay:-     250                  
       Uncertainty:-      20                  
     Required Time:=     830                  
      Launch Clock:-     100                  
         Data Path:-     190                  
             Slack:=     540                  

Exceptions/Constraints:
  path_adjust               50             from_clk_to_clk_setup_uncertainty 
  output_delay             250             ou_del_350_1                      

#--------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                     Timing Point                  
#  (ps)   (ps)   (ps)        (fF)                                                            
#--------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_broad/broad_fifo/data_o_reg_26_/CLK 
    190     290    27      1  0.1  SDFFARX1_RVT mesi_isc_broad/broad_fifo/data_o_reg_26_/Q   
      0     290     -      -    -  (port)       cbus_addr_o[17]                              
#--------------------------------------------------------------------------------------------



Path 667: MET (540 ps) Late External Delay Assertion at pin cbus_addr_o[18]
          Group: clk
     Startpoint: (R) mesi_isc_broad/broad_fifo/data_o_reg_27_/CLK
          Clock: (R) clk
       Endpoint: (R) cbus_addr_o[18]
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
      Output Delay:-     250                  
       Uncertainty:-      20                  
     Required Time:=     830                  
      Launch Clock:-     100                  
         Data Path:-     190                  
             Slack:=     540                  

Exceptions/Constraints:
  path_adjust               50             from_clk_to_clk_setup_uncertainty 
  output_delay             250             ou_del_349_1                      

#--------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                     Timing Point                  
#  (ps)   (ps)   (ps)        (fF)                                                            
#--------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_broad/broad_fifo/data_o_reg_27_/CLK 
    190     290    27      1  0.1  SDFFARX1_RVT mesi_isc_broad/broad_fifo/data_o_reg_27_/Q   
      0     290     -      -    -  (port)       cbus_addr_o[18]                              
#--------------------------------------------------------------------------------------------



Path 668: MET (540 ps) Late External Delay Assertion at pin cbus_addr_o[19]
          Group: clk
     Startpoint: (R) mesi_isc_broad/broad_fifo/data_o_reg_28_/CLK
          Clock: (R) clk
       Endpoint: (R) cbus_addr_o[19]
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
      Output Delay:-     250                  
       Uncertainty:-      20                  
     Required Time:=     830                  
      Launch Clock:-     100                  
         Data Path:-     190                  
             Slack:=     540                  

Exceptions/Constraints:
  path_adjust               50             from_clk_to_clk_setup_uncertainty 
  output_delay             250             ou_del_348_1                      

#--------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                     Timing Point                  
#  (ps)   (ps)   (ps)        (fF)                                                            
#--------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_broad/broad_fifo/data_o_reg_28_/CLK 
    190     290    27      1  0.1  SDFFARX1_RVT mesi_isc_broad/broad_fifo/data_o_reg_28_/Q   
      0     290     -      -    -  (port)       cbus_addr_o[19]                              
#--------------------------------------------------------------------------------------------



Path 669: MET (540 ps) Late External Delay Assertion at pin cbus_addr_o[20]
          Group: clk
     Startpoint: (R) mesi_isc_broad/broad_fifo/data_o_reg_29_/CLK
          Clock: (R) clk
       Endpoint: (R) cbus_addr_o[20]
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
      Output Delay:-     250                  
       Uncertainty:-      20                  
     Required Time:=     830                  
      Launch Clock:-     100                  
         Data Path:-     190                  
             Slack:=     540                  

Exceptions/Constraints:
  path_adjust               50             from_clk_to_clk_setup_uncertainty 
  output_delay             250             ou_del_347_1                      

#--------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                     Timing Point                  
#  (ps)   (ps)   (ps)        (fF)                                                            
#--------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_broad/broad_fifo/data_o_reg_29_/CLK 
    190     290    27      1  0.1  SDFFARX1_RVT mesi_isc_broad/broad_fifo/data_o_reg_29_/Q   
      0     290     -      -    -  (port)       cbus_addr_o[20]                              
#--------------------------------------------------------------------------------------------



Path 670: MET (540 ps) Late External Delay Assertion at pin cbus_addr_o[21]
          Group: clk
     Startpoint: (R) mesi_isc_broad/broad_fifo/data_o_reg_30_/CLK
          Clock: (R) clk
       Endpoint: (R) cbus_addr_o[21]
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
      Output Delay:-     250                  
       Uncertainty:-      20                  
     Required Time:=     830                  
      Launch Clock:-     100                  
         Data Path:-     190                  
             Slack:=     540                  

Exceptions/Constraints:
  path_adjust               50             from_clk_to_clk_setup_uncertainty 
  output_delay             250             ou_del_346_1                      

#--------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                     Timing Point                  
#  (ps)   (ps)   (ps)        (fF)                                                            
#--------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_broad/broad_fifo/data_o_reg_30_/CLK 
    190     290    27      1  0.1  SDFFARX1_RVT mesi_isc_broad/broad_fifo/data_o_reg_30_/Q   
      0     290     -      -    -  (port)       cbus_addr_o[21]                              
#--------------------------------------------------------------------------------------------



Path 671: MET (540 ps) Late External Delay Assertion at pin cbus_addr_o[22]
          Group: clk
     Startpoint: (R) mesi_isc_broad/broad_fifo/data_o_reg_31_/CLK
          Clock: (R) clk
       Endpoint: (R) cbus_addr_o[22]
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
      Output Delay:-     250                  
       Uncertainty:-      20                  
     Required Time:=     830                  
      Launch Clock:-     100                  
         Data Path:-     190                  
             Slack:=     540                  

Exceptions/Constraints:
  path_adjust               50             from_clk_to_clk_setup_uncertainty 
  output_delay             250             ou_del_345_1                      

#--------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                     Timing Point                  
#  (ps)   (ps)   (ps)        (fF)                                                            
#--------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_broad/broad_fifo/data_o_reg_31_/CLK 
    190     290    27      1  0.1  SDFFARX1_RVT mesi_isc_broad/broad_fifo/data_o_reg_31_/Q   
      0     290     -      -    -  (port)       cbus_addr_o[22]                              
#--------------------------------------------------------------------------------------------



Path 672: MET (540 ps) Late External Delay Assertion at pin cbus_addr_o[23]
          Group: clk
     Startpoint: (R) mesi_isc_broad/broad_fifo/data_o_reg_32_/CLK
          Clock: (R) clk
       Endpoint: (R) cbus_addr_o[23]
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
      Output Delay:-     250                  
       Uncertainty:-      20                  
     Required Time:=     830                  
      Launch Clock:-     100                  
         Data Path:-     190                  
             Slack:=     540                  

Exceptions/Constraints:
  path_adjust               50             from_clk_to_clk_setup_uncertainty 
  output_delay             250             ou_del_344_1                      

#--------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                     Timing Point                  
#  (ps)   (ps)   (ps)        (fF)                                                            
#--------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_broad/broad_fifo/data_o_reg_32_/CLK 
    190     290    27      1  0.1  SDFFARX1_RVT mesi_isc_broad/broad_fifo/data_o_reg_32_/Q   
      0     290     -      -    -  (port)       cbus_addr_o[23]                              
#--------------------------------------------------------------------------------------------



Path 673: MET (540 ps) Late External Delay Assertion at pin cbus_addr_o[24]
          Group: clk
     Startpoint: (R) mesi_isc_broad/broad_fifo/data_o_reg_33_/CLK
          Clock: (R) clk
       Endpoint: (R) cbus_addr_o[24]
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
      Output Delay:-     250                  
       Uncertainty:-      20                  
     Required Time:=     830                  
      Launch Clock:-     100                  
         Data Path:-     190                  
             Slack:=     540                  

Exceptions/Constraints:
  path_adjust               50             from_clk_to_clk_setup_uncertainty 
  output_delay             250             ou_del_343_1                      

#--------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                     Timing Point                  
#  (ps)   (ps)   (ps)        (fF)                                                            
#--------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_broad/broad_fifo/data_o_reg_33_/CLK 
    190     290    27      1  0.1  SDFFARX1_RVT mesi_isc_broad/broad_fifo/data_o_reg_33_/Q   
      0     290     -      -    -  (port)       cbus_addr_o[24]                              
#--------------------------------------------------------------------------------------------



Path 674: MET (540 ps) Late External Delay Assertion at pin cbus_addr_o[25]
          Group: clk
     Startpoint: (R) mesi_isc_broad/broad_fifo/data_o_reg_34_/CLK
          Clock: (R) clk
       Endpoint: (R) cbus_addr_o[25]
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
      Output Delay:-     250                  
       Uncertainty:-      20                  
     Required Time:=     830                  
      Launch Clock:-     100                  
         Data Path:-     190                  
             Slack:=     540                  

Exceptions/Constraints:
  path_adjust               50             from_clk_to_clk_setup_uncertainty 
  output_delay             250             ou_del_342_1                      

#--------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                     Timing Point                  
#  (ps)   (ps)   (ps)        (fF)                                                            
#--------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_broad/broad_fifo/data_o_reg_34_/CLK 
    190     290    27      1  0.1  SDFFARX1_RVT mesi_isc_broad/broad_fifo/data_o_reg_34_/Q   
      0     290     -      -    -  (port)       cbus_addr_o[25]                              
#--------------------------------------------------------------------------------------------



Path 675: MET (540 ps) Late External Delay Assertion at pin cbus_addr_o[26]
          Group: clk
     Startpoint: (R) mesi_isc_broad/broad_fifo/data_o_reg_35_/CLK
          Clock: (R) clk
       Endpoint: (R) cbus_addr_o[26]
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
      Output Delay:-     250                  
       Uncertainty:-      20                  
     Required Time:=     830                  
      Launch Clock:-     100                  
         Data Path:-     190                  
             Slack:=     540                  

Exceptions/Constraints:
  path_adjust               50             from_clk_to_clk_setup_uncertainty 
  output_delay             250             ou_del_341_1                      

#--------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                     Timing Point                  
#  (ps)   (ps)   (ps)        (fF)                                                            
#--------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_broad/broad_fifo/data_o_reg_35_/CLK 
    190     290    27      1  0.1  SDFFARX1_RVT mesi_isc_broad/broad_fifo/data_o_reg_35_/Q   
      0     290     -      -    -  (port)       cbus_addr_o[26]                              
#--------------------------------------------------------------------------------------------



Path 676: MET (540 ps) Late External Delay Assertion at pin cbus_addr_o[27]
          Group: clk
     Startpoint: (R) mesi_isc_broad/broad_fifo/data_o_reg_36_/CLK
          Clock: (R) clk
       Endpoint: (R) cbus_addr_o[27]
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
      Output Delay:-     250                  
       Uncertainty:-      20                  
     Required Time:=     830                  
      Launch Clock:-     100                  
         Data Path:-     190                  
             Slack:=     540                  

Exceptions/Constraints:
  path_adjust               50             from_clk_to_clk_setup_uncertainty 
  output_delay             250             ou_del_340_1                      

#--------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                     Timing Point                  
#  (ps)   (ps)   (ps)        (fF)                                                            
#--------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_broad/broad_fifo/data_o_reg_36_/CLK 
    190     290    27      1  0.1  SDFFARX1_RVT mesi_isc_broad/broad_fifo/data_o_reg_36_/Q   
      0     290     -      -    -  (port)       cbus_addr_o[27]                              
#--------------------------------------------------------------------------------------------



Path 677: MET (540 ps) Late External Delay Assertion at pin cbus_addr_o[28]
          Group: clk
     Startpoint: (R) mesi_isc_broad/broad_fifo/data_o_reg_37_/CLK
          Clock: (R) clk
       Endpoint: (R) cbus_addr_o[28]
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
      Output Delay:-     250                  
       Uncertainty:-      20                  
     Required Time:=     830                  
      Launch Clock:-     100                  
         Data Path:-     190                  
             Slack:=     540                  

Exceptions/Constraints:
  path_adjust               50             from_clk_to_clk_setup_uncertainty 
  output_delay             250             ou_del_339_1                      

#--------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                     Timing Point                  
#  (ps)   (ps)   (ps)        (fF)                                                            
#--------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_broad/broad_fifo/data_o_reg_37_/CLK 
    190     290    27      1  0.1  SDFFARX1_RVT mesi_isc_broad/broad_fifo/data_o_reg_37_/Q   
      0     290     -      -    -  (port)       cbus_addr_o[28]                              
#--------------------------------------------------------------------------------------------



Path 678: MET (540 ps) Late External Delay Assertion at pin cbus_addr_o[29]
          Group: clk
     Startpoint: (R) mesi_isc_broad/broad_fifo/data_o_reg_38_/CLK
          Clock: (R) clk
       Endpoint: (R) cbus_addr_o[29]
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
      Output Delay:-     250                  
       Uncertainty:-      20                  
     Required Time:=     830                  
      Launch Clock:-     100                  
         Data Path:-     190                  
             Slack:=     540                  

Exceptions/Constraints:
  path_adjust               50             from_clk_to_clk_setup_uncertainty 
  output_delay             250             ou_del_338_1                      

#--------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                     Timing Point                  
#  (ps)   (ps)   (ps)        (fF)                                                            
#--------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_broad/broad_fifo/data_o_reg_38_/CLK 
    190     290    27      1  0.1  SDFFARX1_RVT mesi_isc_broad/broad_fifo/data_o_reg_38_/Q   
      0     290     -      -    -  (port)       cbus_addr_o[29]                              
#--------------------------------------------------------------------------------------------



Path 679: MET (540 ps) Late External Delay Assertion at pin cbus_addr_o[30]
          Group: clk
     Startpoint: (R) mesi_isc_broad/broad_fifo/data_o_reg_39_/CLK
          Clock: (R) clk
       Endpoint: (R) cbus_addr_o[30]
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
      Output Delay:-     250                  
       Uncertainty:-      20                  
     Required Time:=     830                  
      Launch Clock:-     100                  
         Data Path:-     190                  
             Slack:=     540                  

Exceptions/Constraints:
  path_adjust               50             from_clk_to_clk_setup_uncertainty 
  output_delay             250             ou_del_337_1                      

#--------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                     Timing Point                  
#  (ps)   (ps)   (ps)        (fF)                                                            
#--------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_broad/broad_fifo/data_o_reg_39_/CLK 
    190     290    27      1  0.1  SDFFARX1_RVT mesi_isc_broad/broad_fifo/data_o_reg_39_/Q   
      0     290     -      -    -  (port)       cbus_addr_o[30]                              
#--------------------------------------------------------------------------------------------



Path 680: MET (540 ps) Late External Delay Assertion at pin cbus_addr_o[31]
          Group: clk
     Startpoint: (R) mesi_isc_broad/broad_fifo/data_o_reg_40_/CLK
          Clock: (R) clk
       Endpoint: (R) cbus_addr_o[31]
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
      Output Delay:-     250                  
       Uncertainty:-      20                  
     Required Time:=     830                  
      Launch Clock:-     100                  
         Data Path:-     190                  
             Slack:=     540                  

Exceptions/Constraints:
  path_adjust               50             from_clk_to_clk_setup_uncertainty 
  output_delay             250             ou_del_336_1                      

#--------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                     Timing Point                  
#  (ps)   (ps)   (ps)        (fF)                                                            
#--------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_broad/broad_fifo/data_o_reg_40_/CLK 
    190     290    27      1  0.1  SDFFARX1_RVT mesi_isc_broad/broad_fifo/data_o_reg_40_/Q   
      0     290     -      -    -  (port)       cbus_addr_o[31]                              
#--------------------------------------------------------------------------------------------



Path 681: MET (540 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_0/ptr_wr_reg_0_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_0/ptr_wr_reg_0_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     320                  
             Slack:=     540                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_0_/Q   
     36     342    34      3  1.6  INVX1_RVT    mesi_isc_breq_fifos/fifo_0/g1891/Y                                     
     78     420    31      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_0/g1881__7482/Y                               
      0     420     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_0/ptr_wr_reg_0_/D                             
#----------------------------------------------------------------------------------------------------------------------



Path 682: MET (540 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_1/ptr_wr_reg_0_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_1/ptr_wr_reg_0_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     320                  
             Slack:=     540                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_1_/Q   
     36     342    34      3  1.6  INVX1_RVT    mesi_isc_breq_fifos/fifo_1/g1757/Y                                     
     78     420    31      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_1/g1747__1705/Y                               
      0     420     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_1/ptr_wr_reg_0_/D                             
#----------------------------------------------------------------------------------------------------------------------



Path 683: MET (540 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_2/ptr_wr_reg_0_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_2/ptr_wr_reg_0_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     320                  
             Slack:=     540                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_2_/Q   
     36     342    34      3  1.6  INVX1_RVT    mesi_isc_breq_fifos/fifo_2/g1759/Y                                     
     78     420    31      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_2/g1749__4319/Y                               
      0     420     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_2/ptr_wr_reg_0_/D                             
#----------------------------------------------------------------------------------------------------------------------



Path 684: MET (540 ps) Setup Check with Pin mesi_isc_breq_fifos/fifo_3/ptr_wr_reg_0_/CLK->D
          Group: clk
     Startpoint: (R) mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK
          Clock: (R) clk
       Endpoint: (R) mesi_isc_breq_fifos/fifo_3/ptr_wr_reg_0_/D
          Clock: (R) clk

                     Capture       Launch     
        Clock Edge:+    1000            0     
       Src Latency:+       0            0     
       Net Latency:+     100 (I)      100 (I) 
           Arrival:=    1100          100     
                                              
             Setup:-     120                  
       Uncertainty:-      20                  
     Required Time:=     960                  
      Launch Clock:-     100                  
         Data Path:-     320                  
             Slack:=     540                  

Exceptions/Constraints:
  path_adjust              50             from_clk_to_clk_setup_uncertainty 

#----------------------------------------------------------------------------------------------------------------------
# Delay Arrival Trans Fanout Load     Cell                                  Timing Point                               
#  (ps)   (ps)   (ps)        (fF)                                                                                      
#----------------------------------------------------------------------------------------------------------------------
      -     100   100    636    -  (arrival)    mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/CLK 
    207     307    48      6  3.2  SDFFARX1_RVT mesi_isc_breq_fifos/mesi_isc_breq_fifos_cntl/mbus_ack_array_reg_3_/Q   
     36     342    34      3  1.6  INVX1_RVT    mesi_isc_breq_fifos/fifo_3/g1189/Y                                     
     78     420    31      1  0.5  AO22X1_RVT   mesi_isc_breq_fifos/fifo_3/g1180__8246/Y                               
      0     420     -      1    -  SDFFARX1_RVT mesi_isc_breq_fifos/fifo_3/ptr_wr_reg_0_/D                             
#----------------------------------------------------------------------------------------------------------------------

Some unconstrained paths have not been displayed.
Use -unconstrained or set the root attribute 'timing_report_unconstrained' to 'true' to see only these unconstrained paths.

