{
  "module_name": "sec2.h",
  "hash_id": "41f0c530875be9a2cd52d456eaddf483c520665d70f9d1bdc02cfd68c9e1e208",
  "original_prompt": "Ingested from linux-6.6.14/drivers/gpu/drm/nouveau/include/nvfw/sec2.h",
  "human_readable_source": "#ifndef __NVFW_SEC2_H__\n#define __NVFW_SEC2_H__\n\nstruct nv_sec2_args {\n\tu32 freq_hz;\n\tu32 falc_trace_size;\n\tu32 falc_trace_dma_base;\n\tu32 falc_trace_dma_idx;\n\tbool secure_mode;\n};\n\n#define NV_SEC2_UNIT_INIT                                                  0x01\n#define NV_SEC2_UNIT_UNLOAD                                                0x06\n#define NV_SEC2_UNIT_ACR                                                   0x08\n\nstruct nv_sec2_init_msg {\n\tstruct nvfw_falcon_msg hdr;\n#define NV_SEC2_INIT_MSG_INIT                                              0x00\n\tu8 msg_type;\n\n\tu8 num_queues;\n\tu16 os_debug_entry_point;\n\n\tstruct {\n\t\tu32 offset;\n\t\tu16 size;\n\t\tu8 index;\n#define NV_SEC2_INIT_MSG_QUEUE_ID_CMDQ                                     0x00\n#define NV_SEC2_INIT_MSG_QUEUE_ID_MSGQ                                     0x01\n\t\tu8 id;\n\t} queue_info[2];\n\n\tu32 sw_managed_area_offset;\n\tu16 sw_managed_area_size;\n};\n\nstruct nv_sec2_init_msg_v1 {\n\tstruct nvfw_falcon_msg hdr;\n#define NV_SEC2_INIT_MSG_INIT                                              0x00\n\tu8 msg_type;\n\n\tu8 num_queues;\n\tu16 os_debug_entry_point;\n\n\tstruct {\n\t\tu32 offset;\n\t\tu16 size;\n\t\tu8 index;\n#define NV_SEC2_INIT_MSG_QUEUE_ID_CMDQ                                     0x00\n#define NV_SEC2_INIT_MSG_QUEUE_ID_MSGQ                                     0x01\n\t\tu8 id;\n\t} queue_info[2];\n\n\tu32 sw_managed_area_offset;\n\tu16 sw_managed_area_size;\n\n\tu32 unkn[8];\n};\n\nstruct nv_sec2_acr_cmd {\n\tstruct nvfw_falcon_cmd hdr;\n#define NV_SEC2_ACR_CMD_BOOTSTRAP_FALCON                                   0x00\n\tu8 cmd_type;\n};\n\nstruct nv_sec2_acr_msg {\n\tstruct nvfw_falcon_cmd hdr;\n\tu8 msg_type;\n};\n\nstruct nv_sec2_acr_bootstrap_falcon_cmd {\n\tstruct nv_sec2_acr_cmd cmd;\n#define NV_SEC2_ACR_BOOTSTRAP_FALCON_FLAGS_RESET_YES                 0x00000000\n#define NV_SEC2_ACR_BOOTSTRAP_FALCON_FLAGS_RESET_NO                  0x00000001\n\tu32 flags;\n\tu32 falcon_id;\n};\n\nstruct nv_sec2_acr_bootstrap_falcon_msg {\n\tstruct nv_sec2_acr_msg msg;\n\tu32 error_code;\n\tu32 falcon_id;\n};\n\n#define NV_SEC2_UNIT_V2_INIT   0x01\n#define NV_SEC2_UNIT_V2_UNLOAD 0x05\n#define NV_SEC2_UNIT_V2_ACR    0x07\n\nstruct nv_sec2_acr_bootstrap_falcon_cmd_v1 {\n\tstruct nv_sec2_acr_cmd cmd;\n#define NV_SEC2_ACR_BOOTSTRAP_FALCON_FLAGS_RESET_YES                 0x00000000\n#define NV_SEC2_ACR_BOOTSTRAP_FALCON_FLAGS_RESET_NO                  0x00000001\n\tu32 flags;\n\tu32 falcon_id;\n\tu32 unkn08;\n\tu32 unkn0c;\n};\n\nstruct nv_sec2_acr_bootstrap_falcon_msg_v1 {\n\tstruct nv_sec2_acr_msg msg;\n\tu32 error_code;\n\tu32 falcon_id;\n\tu32 unkn08;\n};\n#endif\n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}