TimeQuest Timing Analyzer report for DDS_RIKEN
Wed Mar 04 14:52:04 2015
Quartus II 64-Bit Version 14.1.0 Build 186 12/03/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk_in0'
 13. Slow 1200mV 85C Model Setup: 'clk_system'
 14. Slow 1200mV 85C Model Hold: 'clk_in0'
 15. Slow 1200mV 85C Model Hold: 'clk_system'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_in0'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_system'
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Slow 1200mV 85C Model Metastability Report
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'clk_in0'
 28. Slow 1200mV 0C Model Setup: 'clk_system'
 29. Slow 1200mV 0C Model Hold: 'clk_in0'
 30. Slow 1200mV 0C Model Hold: 'clk_system'
 31. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_in0'
 32. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_system'
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Slow 1200mV 0C Model Metastability Report
 36. Fast 1200mV 0C Model Setup Summary
 37. Fast 1200mV 0C Model Hold Summary
 38. Fast 1200mV 0C Model Recovery Summary
 39. Fast 1200mV 0C Model Removal Summary
 40. Fast 1200mV 0C Model Minimum Pulse Width Summary
 41. Fast 1200mV 0C Model Setup: 'clk_in0'
 42. Fast 1200mV 0C Model Setup: 'clk_system'
 43. Fast 1200mV 0C Model Hold: 'clk_in0'
 44. Fast 1200mV 0C Model Hold: 'clk_system'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_in0'
 46. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_system'
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Fast 1200mV 0C Model Metastability Report
 50. Multicorner Timing Analysis Summary
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Board Trace Model Assignments
 54. Input Transition Times
 55. Signal Integrity Metrics (Slow 1200mv 0c Model)
 56. Signal Integrity Metrics (Slow 1200mv 85c Model)
 57. Signal Integrity Metrics (Fast 1200mv 0c Model)
 58. Setup Transfers
 59. Hold Transfers
 60. Report TCCS
 61. Report RSKM
 62. Unconstrained Paths
 63. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 14.1.0 Build 186 12/03/2014 SJ Web Edition ;
; Revision Name      ; DDS_RIKEN                                          ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE22F17C8                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                 ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets        ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; clk_in0    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_in0 }    ;
; clk_system ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_system } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 306.0 MHz  ; 250.0 MHz       ; clk_in0    ; limit due to minimum period restriction (max I/O toggle rate) ;
; 456.41 MHz ; 402.09 MHz      ; clk_system ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; clk_in0    ; -2.268 ; -51.029       ;
; clk_system ; -1.191 ; -5.965        ;
+------------+--------+---------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+------------+-------+---------------+
; Clock      ; Slack ; End Point TNS ;
+------------+-------+---------------+
; clk_in0    ; 0.435 ; 0.000         ;
; clk_system ; 0.454 ; 0.000         ;
+------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+------------+--------+-----------------------------+
; Clock      ; Slack  ; End Point TNS               ;
+------------+--------+-----------------------------+
; clk_in0    ; -3.000 ; -47.610                     ;
; clk_system ; -1.487 ; -11.896                     ;
+------------+--------+-----------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_in0'                                                                               ;
+--------+---------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -2.268 ; main_count[1] ; par_add[1]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.374      ; 3.643      ;
; -2.267 ; main_count[1] ; par_add[4]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.374      ; 3.642      ;
; -2.255 ; main_count[1] ; par_add[2]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.374      ; 3.630      ;
; -2.204 ; main_count[1] ; par_data[10]          ; clk_in0      ; clk_in0     ; 1.000        ; 0.373      ; 3.578      ;
; -2.204 ; main_count[1] ; par_data[4]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.373      ; 3.578      ;
; -2.204 ; main_count[1] ; par_data[11]          ; clk_in0      ; clk_in0     ; 1.000        ; 0.373      ; 3.578      ;
; -2.204 ; main_count[1] ; par_add[5]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.373      ; 3.578      ;
; -2.202 ; main_count[1] ; par_data[8]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.373      ; 3.576      ;
; -2.202 ; main_count[1] ; par_add[3]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.373      ; 3.576      ;
; -2.157 ; main_count[1] ; par_data[7]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.373      ; 3.531      ;
; -2.157 ; main_count[1] ; par_data[3]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.373      ; 3.531      ;
; -2.157 ; main_count[1] ; par_data[0]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.373      ; 3.531      ;
; -2.086 ; main_count[4] ; par_add[1]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.374      ; 3.461      ;
; -2.084 ; main_count[4] ; par_add[4]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.374      ; 3.459      ;
; -2.044 ; main_count[4] ; par_data[11]          ; clk_in0      ; clk_in0     ; 1.000        ; 0.373      ; 3.418      ;
; -2.042 ; main_count[4] ; par_data[8]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.373      ; 3.416      ;
; -2.038 ; main_count[5] ; par_wr[0]             ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.959      ;
; -2.037 ; main_count[5] ; par_data[4]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.373      ; 3.411      ;
; -2.037 ; main_count[5] ; par_add[5]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.373      ; 3.411      ;
; -2.016 ; main_count[2] ; par_wr[0]             ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.937      ;
; -2.000 ; main_count[4] ; dds_master_reset~reg0 ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.921      ;
; -1.993 ; main_count[3] ; par_wr[0]             ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.914      ;
; -1.976 ; count[0]      ; clk_system            ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.897      ;
; -1.888 ; main_count[4] ; par_add[2]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.374      ; 3.263      ;
; -1.882 ; main_count[5] ; par_add[2]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.374      ; 3.257      ;
; -1.873 ; count[2]      ; clk_system            ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.794      ;
; -1.868 ; main_count[0] ; par_add[2]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.374      ; 3.243      ;
; -1.861 ; count[1]      ; clk_system            ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.782      ;
; -1.859 ; main_count[3] ; dds_master_reset~reg0 ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.780      ;
; -1.840 ; main_count[0] ; par_add[1]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.374      ; 3.215      ;
; -1.839 ; main_count[0] ; par_add[4]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.374      ; 3.214      ;
; -1.838 ; main_count[3] ; par_data[10]          ; clk_in0      ; clk_in0     ; 1.000        ; 0.373      ; 3.212      ;
; -1.838 ; main_count[3] ; par_data[4]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.373      ; 3.212      ;
; -1.838 ; main_count[3] ; par_data[11]          ; clk_in0      ; clk_in0     ; 1.000        ; 0.373      ; 3.212      ;
; -1.838 ; main_count[3] ; par_add[5]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.373      ; 3.212      ;
; -1.825 ; main_count[3] ; par_data[8]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.373      ; 3.199      ;
; -1.825 ; main_count[3] ; par_add[3]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.373      ; 3.199      ;
; -1.819 ; main_count[5] ; par_add[1]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.374      ; 3.194      ;
; -1.817 ; main_count[0] ; par_data[10]          ; clk_in0      ; clk_in0     ; 1.000        ; 0.373      ; 3.191      ;
; -1.817 ; main_count[0] ; par_data[4]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.373      ; 3.191      ;
; -1.817 ; main_count[0] ; par_data[11]          ; clk_in0      ; clk_in0     ; 1.000        ; 0.373      ; 3.191      ;
; -1.817 ; main_count[0] ; par_add[5]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.373      ; 3.191      ;
; -1.806 ; count[3]      ; clk_system            ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.727      ;
; -1.793 ; main_count[0] ; par_data[8]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.373      ; 3.167      ;
; -1.793 ; main_count[0] ; par_add[3]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.373      ; 3.167      ;
; -1.792 ; main_count[4] ; par_data[10]          ; clk_in0      ; clk_in0     ; 1.000        ; 0.373      ; 3.166      ;
; -1.792 ; main_count[4] ; par_add[3]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.373      ; 3.166      ;
; -1.790 ; main_count[3] ; par_data[7]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.373      ; 3.164      ;
; -1.780 ; main_count[3] ; par_data[3]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.373      ; 3.154      ;
; -1.780 ; main_count[3] ; par_data[0]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.373      ; 3.154      ;
; -1.774 ; main_count[4] ; par_data[4]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.373      ; 3.148      ;
; -1.774 ; main_count[4] ; par_add[5]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.373      ; 3.148      ;
; -1.769 ; main_count[0] ; par_data[7]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.373      ; 3.143      ;
; -1.747 ; main_count[4] ; par_data[7]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.373      ; 3.121      ;
; -1.747 ; main_count[4] ; par_data[3]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.373      ; 3.121      ;
; -1.747 ; main_count[4] ; par_data[0]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.373      ; 3.121      ;
; -1.744 ; main_count[0] ; par_data[3]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.373      ; 3.118      ;
; -1.744 ; main_count[0] ; par_data[0]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.373      ; 3.118      ;
; -1.744 ; main_count[4] ; par_wr[0]             ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.665      ;
; -1.741 ; main_count[5] ; main_count[5]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.662      ;
; -1.741 ; main_count[5] ; main_count[4]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.662      ;
; -1.741 ; main_count[5] ; main_count[3]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.662      ;
; -1.741 ; main_count[5] ; main_count[2]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.662      ;
; -1.741 ; main_count[5] ; main_count[1]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.662      ;
; -1.741 ; main_count[5] ; main_count[0]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.662      ;
; -1.717 ; main_count[2] ; par_add[1]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.374      ; 3.092      ;
; -1.717 ; main_count[3] ; par_add[1]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.374      ; 3.092      ;
; -1.716 ; main_count[3] ; par_add[4]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.374      ; 3.091      ;
; -1.715 ; main_count[2] ; par_add[4]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.374      ; 3.090      ;
; -1.704 ; main_count[4] ; main_count[5]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.625      ;
; -1.704 ; main_count[4] ; main_count[4]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.625      ;
; -1.704 ; main_count[4] ; main_count[3]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.625      ;
; -1.704 ; main_count[4] ; main_count[2]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.625      ;
; -1.704 ; main_count[4] ; main_count[1]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.625      ;
; -1.704 ; main_count[4] ; main_count[0]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.625      ;
; -1.701 ; main_count[2] ; main_count[5]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.622      ;
; -1.701 ; main_count[2] ; main_count[4]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.622      ;
; -1.701 ; main_count[2] ; main_count[3]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.622      ;
; -1.701 ; main_count[2] ; main_count[2]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.622      ;
; -1.701 ; main_count[2] ; main_count[1]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.622      ;
; -1.701 ; main_count[2] ; main_count[0]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.622      ;
; -1.698 ; main_count[5] ; par_add[4]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.374      ; 3.073      ;
; -1.683 ; main_count[1] ; par_wr[0]             ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.604      ;
; -1.675 ; main_count[2] ; par_data[11]          ; clk_in0      ; clk_in0     ; 1.000        ; 0.373      ; 3.049      ;
; -1.673 ; main_count[2] ; par_data[8]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.373      ; 3.047      ;
; -1.650 ; main_count[3] ; par_add[2]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.374      ; 3.025      ;
; -1.633 ; main_count[5] ; par_data[10]          ; clk_in0      ; clk_in0     ; 1.000        ; 0.373      ; 3.007      ;
; -1.633 ; main_count[5] ; par_data[8]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.373      ; 3.007      ;
; -1.633 ; main_count[5] ; par_data[11]          ; clk_in0      ; clk_in0     ; 1.000        ; 0.373      ; 3.007      ;
; -1.633 ; main_count[5] ; par_add[3]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.373      ; 3.007      ;
; -1.616 ; main_count[2] ; dds_master_reset~reg0 ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.537      ;
; -1.588 ; main_count[5] ; par_data[7]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.373      ; 2.962      ;
; -1.588 ; main_count[5] ; par_data[3]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.373      ; 2.962      ;
; -1.588 ; main_count[5] ; par_data[0]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.373      ; 2.962      ;
; -1.586 ; main_count[0] ; dds_master_reset~reg0 ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.507      ;
; -1.514 ; main_count[2] ; par_data[10]          ; clk_in0      ; clk_in0     ; 1.000        ; 0.373      ; 2.888      ;
; -1.514 ; main_count[2] ; par_add[3]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.373      ; 2.888      ;
; -1.499 ; main_count[2] ; par_data[4]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.373      ; 2.873      ;
; -1.499 ; main_count[2] ; par_add[5]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.373      ; 2.873      ;
; -1.485 ; count[3]      ; count[4]              ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.406      ;
+--------+---------------+-----------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_system'                                                                        ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; -1.191 ; count_serial[3] ; count_serial[4] ; clk_system   ; clk_system  ; 1.000        ; -0.080     ; 2.112      ;
; -1.173 ; count_serial[0] ; count_serial[1] ; clk_system   ; clk_system  ; 1.000        ; -0.080     ; 2.094      ;
; -1.143 ; count_serial[0] ; count_serial[4] ; clk_system   ; clk_system  ; 1.000        ; -0.080     ; 2.064      ;
; -1.086 ; count_serial[2] ; count_serial[4] ; clk_system   ; clk_system  ; 1.000        ; -0.080     ; 2.007      ;
; -0.973 ; count_serial[4] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 1.000        ; -0.080     ; 1.894      ;
; -0.972 ; count_serial[3] ; count_serial[1] ; clk_system   ; clk_system  ; 1.000        ; -0.080     ; 1.893      ;
; -0.940 ; count_serial[4] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 1.000        ; -0.080     ; 1.861      ;
; -0.932 ; LED_CLK~reg0    ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 1.000        ; -0.080     ; 1.853      ;
; -0.930 ; count_serial[0] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 1.000        ; -0.080     ; 1.851      ;
; -0.909 ; count_serial[3] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 1.000        ; -0.080     ; 1.830      ;
; -0.907 ; count_serial[1] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 1.000        ; -0.080     ; 1.828      ;
; -0.867 ; count_serial[2] ; count_serial[1] ; clk_system   ; clk_system  ; 1.000        ; -0.080     ; 1.788      ;
; -0.860 ; count_serial[1] ; count_serial[4] ; clk_system   ; clk_system  ; 1.000        ; -0.080     ; 1.781      ;
; -0.840 ; count_serial[1] ; count_serial[1] ; clk_system   ; clk_system  ; 1.000        ; -0.080     ; 1.761      ;
; -0.792 ; count_serial[0] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 1.000        ; -0.080     ; 1.713      ;
; -0.772 ; count_serial[2] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 1.000        ; -0.080     ; 1.693      ;
; -0.609 ; count_serial[0] ; LED_SDI[0]~reg0 ; clk_system   ; clk_system  ; 1.000        ; -0.080     ; 1.530      ;
; -0.565 ; LED_LE~reg0     ; LED_LE~reg0     ; clk_system   ; clk_system  ; 1.000        ; -0.080     ; 1.486      ;
; -0.541 ; count_serial[3] ; LED_SDI[0]~reg0 ; clk_system   ; clk_system  ; 1.000        ; -0.080     ; 1.462      ;
; -0.540 ; count_serial[0] ; count_serial[3] ; clk_system   ; clk_system  ; 1.000        ; -0.080     ; 1.461      ;
; -0.539 ; count_serial[0] ; count_serial[2] ; clk_system   ; clk_system  ; 1.000        ; -0.080     ; 1.460      ;
; -0.522 ; count_serial[4] ; count_serial[1] ; clk_system   ; clk_system  ; 1.000        ; -0.080     ; 1.443      ;
; -0.491 ; count_serial[1] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 1.000        ; -0.080     ; 1.412      ;
; -0.486 ; count_serial[2] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 1.000        ; -0.080     ; 1.407      ;
; -0.480 ; count_serial[3] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 1.000        ; -0.080     ; 1.401      ;
; -0.345 ; count_serial[2] ; count_serial[3] ; clk_system   ; clk_system  ; 1.000        ; -0.080     ; 1.266      ;
; -0.076 ; count_serial[1] ; count_serial[3] ; clk_system   ; clk_system  ; 1.000        ; -0.080     ; 0.997      ;
; -0.076 ; count_serial[1] ; count_serial[2] ; clk_system   ; clk_system  ; 1.000        ; -0.080     ; 0.997      ;
; -0.030 ; count_serial[4] ; LED_SDI[0]~reg0 ; clk_system   ; clk_system  ; 1.000        ; -0.080     ; 0.951      ;
; 0.063  ; count_serial[0] ; count_serial[0] ; clk_system   ; clk_system  ; 1.000        ; -0.080     ; 0.858      ;
; 0.063  ; count_serial[4] ; count_serial[4] ; clk_system   ; clk_system  ; 1.000        ; -0.080     ; 0.858      ;
; 0.063  ; count_serial[3] ; count_serial[3] ; clk_system   ; clk_system  ; 1.000        ; -0.080     ; 0.858      ;
; 0.063  ; count_serial[2] ; count_serial[2] ; clk_system   ; clk_system  ; 1.000        ; -0.080     ; 0.858      ;
; 0.099  ; LED_SDI[0]~reg0 ; LED_SDI[0]~reg0 ; clk_system   ; clk_system  ; 1.000        ; -0.080     ; 0.822      ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_in0'                                                                                             ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.435 ; par_data[10]             ; par_data[10]             ; clk_in0      ; clk_in0     ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; par_data[8]              ; par_data[8]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; par_data[7]              ; par_data[7]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; par_data[4]              ; par_data[4]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; par_data[3]              ; par_data[3]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; par_data[11]             ; par_data[11]             ; clk_in0      ; clk_in0     ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; par_data[0]              ; par_data[0]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; par_add[5]               ; par_add[5]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; par_add[3]               ; par_add[3]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; par_add[2]               ; par_add[2]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.099      ; 0.746      ;
; 0.454 ; count[1]                 ; count[1]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; count[3]                 ; count[3]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; count[4]                 ; count[4]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; dac_wr_pin~reg0          ; dac_wr_pin~reg0          ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; \process_1:main_count[1] ; \process_1:main_count[1] ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; dds_master_reset~reg0    ; dds_master_reset~reg0    ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 0.746      ;
; 0.466 ; count[0]                 ; count[0]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 0.758      ;
; 0.466 ; \process_1:main_count[0] ; \process_1:main_count[0] ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 0.758      ;
; 0.493 ; \process_1:main_count[1] ; dac_wr_pin~reg0          ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 0.785      ;
; 0.497 ; clk_system               ; clk_system               ; clk_system   ; clk_in0     ; 0.000        ; 2.769      ; 3.769      ;
; 0.510 ; \process_1:main_count[1] ; \process_1:main_count[0] ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 0.802      ;
; 0.510 ; \process_1:main_count[0] ; \process_1:main_count[1] ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 0.802      ;
; 0.558 ; main_count[5]            ; main_count[5]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 0.850      ;
; 0.709 ; main_count[0]            ; dds_io_update~reg0       ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 1.001      ;
; 0.748 ; count[4]                 ; count[0]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 1.040      ;
; 0.753 ; \process_1:main_count[0] ; dac_wr_pin~reg0          ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 1.045      ;
; 0.776 ; clk_system               ; clk_system               ; clk_system   ; clk_in0     ; -0.500       ; 2.769      ; 3.548      ;
; 0.796 ; main_count[1]            ; main_count[1]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 1.088      ;
; 0.807 ; main_count[2]            ; main_count[2]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 1.099      ;
; 0.815 ; main_count[4]            ; main_count[4]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 1.107      ;
; 0.821 ; main_count[3]            ; main_count[3]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 1.113      ;
; 0.830 ; main_count[0]            ; main_count[0]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 1.122      ;
; 0.965 ; count[2]                 ; count[3]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 1.257      ;
; 0.996 ; main_count[4]            ; par_add[3]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.552      ; 1.760      ;
; 1.015 ; count[0]                 ; count[3]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 1.307      ;
; 1.016 ; count[0]                 ; count[4]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 1.308      ;
; 1.019 ; count[0]                 ; count[1]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 1.311      ;
; 1.042 ; count[4]                 ; count[2]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 1.334      ;
; 1.069 ; dds_io_update~reg0       ; dds_io_update~reg0       ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 1.361      ;
; 1.098 ; main_count[1]            ; par_wr[0]                ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 1.390      ;
; 1.101 ; main_count[3]            ; dds_io_update~reg0       ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 1.393      ;
; 1.111 ; main_count[2]            ; par_data[10]             ; clk_in0      ; clk_in0     ; 0.000        ; 0.552      ; 1.875      ;
; 1.121 ; main_count[4]            ; dds_master_reset~reg0    ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 1.413      ;
; 1.137 ; main_count[3]            ; par_add[3]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.552      ; 1.901      ;
; 1.151 ; main_count[1]            ; main_count[2]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 1.443      ;
; 1.168 ; main_count[0]            ; main_count[1]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 1.460      ;
; 1.168 ; main_count[2]            ; main_count[3]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 1.460      ;
; 1.175 ; main_count[3]            ; main_count[4]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 1.467      ;
; 1.176 ; main_count[4]            ; main_count[5]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 1.468      ;
; 1.177 ; main_count[0]            ; main_count[2]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 1.469      ;
; 1.177 ; main_count[2]            ; main_count[4]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 1.469      ;
; 1.208 ; main_count[4]            ; par_data[3]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.552      ; 1.972      ;
; 1.209 ; main_count[4]            ; par_data[7]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.552      ; 1.973      ;
; 1.209 ; main_count[4]            ; par_data[0]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.552      ; 1.973      ;
; 1.212 ; main_count[4]            ; par_data[10]             ; clk_in0      ; clk_in0     ; 0.000        ; 0.552      ; 1.976      ;
; 1.239 ; main_count[0]            ; par_add[3]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.552      ; 2.003      ;
; 1.254 ; par_wr[0]                ; par_wr[0]                ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 1.546      ;
; 1.256 ; main_count[3]            ; par_data[10]             ; clk_in0      ; clk_in0     ; 0.000        ; 0.552      ; 2.020      ;
; 1.275 ; main_count[1]            ; dds_io_update~reg0       ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 1.567      ;
; 1.275 ; main_count[3]            ; par_data[3]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.552      ; 2.039      ;
; 1.276 ; main_count[3]            ; par_data[7]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.552      ; 2.040      ;
; 1.276 ; main_count[3]            ; par_data[0]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.552      ; 2.040      ;
; 1.282 ; main_count[1]            ; main_count[3]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 1.574      ;
; 1.286 ; par_add[1]               ; par_add[1]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.099      ; 1.597      ;
; 1.291 ; main_count[1]            ; main_count[4]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 1.583      ;
; 1.305 ; count[0]                 ; count[2]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 1.597      ;
; 1.306 ; main_count[3]            ; main_count[5]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 1.598      ;
; 1.308 ; main_count[0]            ; main_count[3]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 1.600      ;
; 1.308 ; main_count[2]            ; main_count[5]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 1.600      ;
; 1.317 ; main_count[0]            ; main_count[4]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 1.609      ;
; 1.323 ; main_count[2]            ; par_wr[0]                ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 1.615      ;
; 1.335 ; main_count[2]            ; par_add[3]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.552      ; 2.099      ;
; 1.351 ; main_count[2]            ; par_data[4]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.552      ; 2.115      ;
; 1.365 ; main_count[5]            ; par_data[4]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.552      ; 2.129      ;
; 1.367 ; main_count[2]            ; par_data[3]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.552      ; 2.131      ;
; 1.376 ; count[1]                 ; count[2]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 1.668      ;
; 1.380 ; count[1]                 ; count[0]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 1.672      ;
; 1.381 ; main_count[2]            ; par_add[5]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.552      ; 2.145      ;
; 1.388 ; main_count[2]            ; par_data[0]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.552      ; 2.152      ;
; 1.406 ; main_count[5]            ; dds_io_update~reg0       ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 1.698      ;
; 1.422 ; main_count[5]            ; par_add[2]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.553      ; 2.187      ;
; 1.422 ; main_count[1]            ; main_count[5]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 1.714      ;
; 1.427 ; main_count[2]            ; par_data[8]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.552      ; 2.191      ;
; 1.429 ; count[1]                 ; count[4]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 1.721      ;
; 1.445 ; main_count[5]            ; dds_master_reset~reg0    ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 1.737      ;
; 1.448 ; main_count[0]            ; main_count[5]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 1.740      ;
; 1.457 ; main_count[0]            ; par_data[3]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.552      ; 2.221      ;
; 1.458 ; main_count[0]            ; par_data[7]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.552      ; 2.222      ;
; 1.458 ; main_count[0]            ; par_data[0]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.552      ; 2.222      ;
; 1.458 ; main_count[4]            ; par_add[2]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.553      ; 2.223      ;
; 1.491 ; main_count[0]            ; par_wr[0]                ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 1.783      ;
; 1.498 ; main_count[3]            ; par_add[4]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.553      ; 2.263      ;
; 1.500 ; main_count[3]            ; par_add[2]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.553      ; 2.265      ;
; 1.501 ; main_count[4]            ; par_add[1]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.553      ; 2.266      ;
; 1.507 ; main_count[3]            ; par_add[1]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.553      ; 2.272      ;
; 1.516 ; main_count[5]            ; par_wr[0]                ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 1.808      ;
; 1.519 ; main_count[4]            ; par_add[5]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.552      ; 2.283      ;
; 1.520 ; count[2]                 ; count[0]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 1.812      ;
; 1.526 ; main_count[1]            ; dds_master_reset~reg0    ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 1.818      ;
; 1.529 ; main_count[5]            ; par_add[4]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.553      ; 2.294      ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_system'                                                                        ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.454 ; LED_LE~reg0     ; LED_LE~reg0     ; clk_system   ; clk_system  ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; LED_SDI[0]~reg0 ; LED_SDI[0]~reg0 ; clk_system   ; clk_system  ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; count_serial[2] ; count_serial[2] ; clk_system   ; clk_system  ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; count_serial[4] ; count_serial[4] ; clk_system   ; clk_system  ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; count_serial[3] ; count_serial[3] ; clk_system   ; clk_system  ; 0.000        ; 0.080      ; 0.746      ;
; 0.466 ; count_serial[0] ; count_serial[0] ; clk_system   ; clk_system  ; 0.000        ; 0.080      ; 0.758      ;
; 0.526 ; count_serial[4] ; LED_SDI[0]~reg0 ; clk_system   ; clk_system  ; 0.000        ; 0.080      ; 0.818      ;
; 0.559 ; count_serial[1] ; count_serial[2] ; clk_system   ; clk_system  ; 0.000        ; 0.080      ; 0.851      ;
; 0.559 ; count_serial[1] ; count_serial[3] ; clk_system   ; clk_system  ; 0.000        ; 0.080      ; 0.851      ;
; 0.792 ; count_serial[2] ; count_serial[3] ; clk_system   ; clk_system  ; 0.000        ; 0.080      ; 1.084      ;
; 0.938 ; count_serial[1] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 0.000        ; 0.080      ; 1.230      ;
; 0.945 ; count_serial[2] ; count_serial[1] ; clk_system   ; clk_system  ; 0.000        ; 0.080      ; 1.237      ;
; 0.946 ; count_serial[2] ; count_serial[4] ; clk_system   ; clk_system  ; 0.000        ; 0.080      ; 1.238      ;
; 0.950 ; count_serial[2] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 0.000        ; 0.080      ; 1.242      ;
; 0.979 ; count_serial[4] ; count_serial[1] ; clk_system   ; clk_system  ; 0.000        ; 0.080      ; 1.271      ;
; 1.000 ; count_serial[3] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 0.000        ; 0.080      ; 1.292      ;
; 1.007 ; count_serial[2] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 0.000        ; 0.080      ; 1.299      ;
; 1.014 ; count_serial[0] ; count_serial[2] ; clk_system   ; clk_system  ; 0.000        ; 0.080      ; 1.306      ;
; 1.015 ; count_serial[0] ; count_serial[3] ; clk_system   ; clk_system  ; 0.000        ; 0.080      ; 1.307      ;
; 1.021 ; count_serial[3] ; LED_SDI[0]~reg0 ; clk_system   ; clk_system  ; 0.000        ; 0.080      ; 1.313      ;
; 1.035 ; count_serial[0] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 0.000        ; 0.080      ; 1.327      ;
; 1.079 ; count_serial[0] ; LED_SDI[0]~reg0 ; clk_system   ; clk_system  ; 0.000        ; 0.080      ; 1.371      ;
; 1.084 ; count_serial[3] ; count_serial[1] ; clk_system   ; clk_system  ; 0.000        ; 0.080      ; 1.376      ;
; 1.085 ; count_serial[3] ; count_serial[4] ; clk_system   ; clk_system  ; 0.000        ; 0.080      ; 1.377      ;
; 1.092 ; count_serial[3] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 0.000        ; 0.080      ; 1.384      ;
; 1.103 ; count_serial[1] ; count_serial[1] ; clk_system   ; clk_system  ; 0.000        ; 0.080      ; 1.395      ;
; 1.115 ; count_serial[1] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 0.000        ; 0.080      ; 1.407      ;
; 1.187 ; count_serial[4] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 0.000        ; 0.080      ; 1.479      ;
; 1.212 ; count_serial[1] ; count_serial[4] ; clk_system   ; clk_system  ; 0.000        ; 0.080      ; 1.504      ;
; 1.247 ; count_serial[0] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 0.000        ; 0.080      ; 1.539      ;
; 1.306 ; LED_CLK~reg0    ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 0.000        ; 0.080      ; 1.598      ;
; 1.375 ; count_serial[4] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 0.000        ; 0.080      ; 1.667      ;
; 1.393 ; count_serial[0] ; count_serial[1] ; clk_system   ; clk_system  ; 0.000        ; 0.080      ; 1.685      ;
; 1.410 ; count_serial[0] ; count_serial[4] ; clk_system   ; clk_system  ; 0.000        ; 0.080      ; 1.702      ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_in0'                                                             ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_in0 ; Rise       ; clk_in0                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; \process_1:main_count[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; \process_1:main_count[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Rise       ; clk_system                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Rise       ; count[0]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Rise       ; count[1]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Rise       ; count[2]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Rise       ; count[3]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Rise       ; count[4]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; dac_wr_pin~reg0               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; dds_io_update~reg0            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; dds_master_reset~reg0         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; main_count[0]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; main_count[1]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; main_count[2]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; main_count[3]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; main_count[4]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; main_count[5]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; par_add[1]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; par_add[2]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; par_add[3]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; par_add[4]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; par_add[5]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; par_data[0]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; par_data[10]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; par_data[11]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; par_data[3]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; par_data[4]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; par_data[7]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; par_data[8]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; par_wr[0]                     ;
; 0.207  ; 0.427        ; 0.220          ; High Pulse Width ; clk_in0 ; Fall       ; dds_io_update~reg0            ;
; 0.207  ; 0.427        ; 0.220          ; High Pulse Width ; clk_in0 ; Fall       ; dds_master_reset~reg0         ;
; 0.207  ; 0.427        ; 0.220          ; High Pulse Width ; clk_in0 ; Fall       ; main_count[0]                 ;
; 0.207  ; 0.427        ; 0.220          ; High Pulse Width ; clk_in0 ; Fall       ; main_count[1]                 ;
; 0.207  ; 0.427        ; 0.220          ; High Pulse Width ; clk_in0 ; Fall       ; main_count[2]                 ;
; 0.207  ; 0.427        ; 0.220          ; High Pulse Width ; clk_in0 ; Fall       ; main_count[3]                 ;
; 0.207  ; 0.427        ; 0.220          ; High Pulse Width ; clk_in0 ; Fall       ; main_count[4]                 ;
; 0.207  ; 0.427        ; 0.220          ; High Pulse Width ; clk_in0 ; Fall       ; main_count[5]                 ;
; 0.207  ; 0.427        ; 0.220          ; High Pulse Width ; clk_in0 ; Fall       ; par_wr[0]                     ;
; 0.208  ; 0.428        ; 0.220          ; High Pulse Width ; clk_in0 ; Fall       ; \process_1:main_count[0]      ;
; 0.208  ; 0.428        ; 0.220          ; High Pulse Width ; clk_in0 ; Fall       ; \process_1:main_count[1]      ;
; 0.208  ; 0.428        ; 0.220          ; High Pulse Width ; clk_in0 ; Fall       ; dac_wr_pin~reg0               ;
; 0.223  ; 0.443        ; 0.220          ; High Pulse Width ; clk_in0 ; Fall       ; par_add[1]                    ;
; 0.223  ; 0.443        ; 0.220          ; High Pulse Width ; clk_in0 ; Fall       ; par_add[2]                    ;
; 0.223  ; 0.443        ; 0.220          ; High Pulse Width ; clk_in0 ; Fall       ; par_add[3]                    ;
; 0.223  ; 0.443        ; 0.220          ; High Pulse Width ; clk_in0 ; Fall       ; par_add[4]                    ;
; 0.223  ; 0.443        ; 0.220          ; High Pulse Width ; clk_in0 ; Fall       ; par_add[5]                    ;
; 0.223  ; 0.443        ; 0.220          ; High Pulse Width ; clk_in0 ; Fall       ; par_data[0]                   ;
; 0.223  ; 0.443        ; 0.220          ; High Pulse Width ; clk_in0 ; Fall       ; par_data[10]                  ;
; 0.223  ; 0.443        ; 0.220          ; High Pulse Width ; clk_in0 ; Fall       ; par_data[11]                  ;
; 0.223  ; 0.443        ; 0.220          ; High Pulse Width ; clk_in0 ; Fall       ; par_data[3]                   ;
; 0.223  ; 0.443        ; 0.220          ; High Pulse Width ; clk_in0 ; Fall       ; par_data[4]                   ;
; 0.223  ; 0.443        ; 0.220          ; High Pulse Width ; clk_in0 ; Fall       ; par_data[7]                   ;
; 0.223  ; 0.443        ; 0.220          ; High Pulse Width ; clk_in0 ; Fall       ; par_data[8]                   ;
; 0.265  ; 0.453        ; 0.188          ; Low Pulse Width  ; clk_in0 ; Rise       ; clk_system                    ;
; 0.265  ; 0.453        ; 0.188          ; Low Pulse Width  ; clk_in0 ; Rise       ; count[0]                      ;
; 0.265  ; 0.453        ; 0.188          ; Low Pulse Width  ; clk_in0 ; Rise       ; count[1]                      ;
; 0.265  ; 0.453        ; 0.188          ; Low Pulse Width  ; clk_in0 ; Rise       ; count[2]                      ;
; 0.265  ; 0.453        ; 0.188          ; Low Pulse Width  ; clk_in0 ; Rise       ; count[3]                      ;
; 0.265  ; 0.453        ; 0.188          ; Low Pulse Width  ; clk_in0 ; Rise       ; count[4]                      ;
; 0.325  ; 0.545        ; 0.220          ; High Pulse Width ; clk_in0 ; Rise       ; clk_system                    ;
; 0.325  ; 0.545        ; 0.220          ; High Pulse Width ; clk_in0 ; Rise       ; count[0]                      ;
; 0.325  ; 0.545        ; 0.220          ; High Pulse Width ; clk_in0 ; Rise       ; count[1]                      ;
; 0.325  ; 0.545        ; 0.220          ; High Pulse Width ; clk_in0 ; Rise       ; count[2]                      ;
; 0.325  ; 0.545        ; 0.220          ; High Pulse Width ; clk_in0 ; Rise       ; count[3]                      ;
; 0.325  ; 0.545        ; 0.220          ; High Pulse Width ; clk_in0 ; Rise       ; count[4]                      ;
; 0.367  ; 0.555        ; 0.188          ; Low Pulse Width  ; clk_in0 ; Fall       ; par_add[1]                    ;
; 0.367  ; 0.555        ; 0.188          ; Low Pulse Width  ; clk_in0 ; Fall       ; par_add[2]                    ;
; 0.367  ; 0.555        ; 0.188          ; Low Pulse Width  ; clk_in0 ; Fall       ; par_add[3]                    ;
; 0.367  ; 0.555        ; 0.188          ; Low Pulse Width  ; clk_in0 ; Fall       ; par_add[4]                    ;
; 0.367  ; 0.555        ; 0.188          ; Low Pulse Width  ; clk_in0 ; Fall       ; par_add[5]                    ;
; 0.367  ; 0.555        ; 0.188          ; Low Pulse Width  ; clk_in0 ; Fall       ; par_data[0]                   ;
; 0.367  ; 0.555        ; 0.188          ; Low Pulse Width  ; clk_in0 ; Fall       ; par_data[10]                  ;
; 0.367  ; 0.555        ; 0.188          ; Low Pulse Width  ; clk_in0 ; Fall       ; par_data[11]                  ;
; 0.367  ; 0.555        ; 0.188          ; Low Pulse Width  ; clk_in0 ; Fall       ; par_data[3]                   ;
; 0.367  ; 0.555        ; 0.188          ; Low Pulse Width  ; clk_in0 ; Fall       ; par_data[4]                   ;
; 0.367  ; 0.555        ; 0.188          ; Low Pulse Width  ; clk_in0 ; Fall       ; par_data[7]                   ;
; 0.367  ; 0.555        ; 0.188          ; Low Pulse Width  ; clk_in0 ; Fall       ; par_data[8]                   ;
; 0.384  ; 0.572        ; 0.188          ; Low Pulse Width  ; clk_in0 ; Fall       ; \process_1:main_count[0]      ;
; 0.384  ; 0.572        ; 0.188          ; Low Pulse Width  ; clk_in0 ; Fall       ; \process_1:main_count[1]      ;
; 0.384  ; 0.572        ; 0.188          ; Low Pulse Width  ; clk_in0 ; Fall       ; dac_wr_pin~reg0               ;
; 0.384  ; 0.572        ; 0.188          ; Low Pulse Width  ; clk_in0 ; Fall       ; dds_io_update~reg0            ;
; 0.384  ; 0.572        ; 0.188          ; Low Pulse Width  ; clk_in0 ; Fall       ; dds_master_reset~reg0         ;
; 0.384  ; 0.572        ; 0.188          ; Low Pulse Width  ; clk_in0 ; Fall       ; main_count[0]                 ;
; 0.384  ; 0.572        ; 0.188          ; Low Pulse Width  ; clk_in0 ; Fall       ; main_count[1]                 ;
; 0.384  ; 0.572        ; 0.188          ; Low Pulse Width  ; clk_in0 ; Fall       ; main_count[2]                 ;
; 0.384  ; 0.572        ; 0.188          ; Low Pulse Width  ; clk_in0 ; Fall       ; main_count[3]                 ;
; 0.384  ; 0.572        ; 0.188          ; Low Pulse Width  ; clk_in0 ; Fall       ; main_count[4]                 ;
; 0.384  ; 0.572        ; 0.188          ; Low Pulse Width  ; clk_in0 ; Fall       ; main_count[5]                 ;
; 0.384  ; 0.572        ; 0.188          ; Low Pulse Width  ; clk_in0 ; Fall       ; par_wr[0]                     ;
; 0.391  ; 0.391        ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; clk_in0~input|o               ;
; 0.401  ; 0.401        ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; clk_in0~inputclkctrl|inclk[0] ;
; 0.401  ; 0.401        ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; clk_in0~inputclkctrl|outclk   ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; clk_system|clk                ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; count[0]|clk                  ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; count[1]|clk                  ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; count[2]|clk                  ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; count[3]|clk                  ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; count[4]|clk                  ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_system'                                                           ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_system ; Rise       ; LED_CLK~reg0                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_system ; Rise       ; LED_LE~reg0                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_system ; Rise       ; LED_SDI[0]~reg0             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_system ; Rise       ; count_serial[0]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_system ; Rise       ; count_serial[1]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_system ; Rise       ; count_serial[2]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_system ; Rise       ; count_serial[3]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_system ; Rise       ; count_serial[4]             ;
; 0.205  ; 0.425        ; 0.220          ; High Pulse Width ; clk_system ; Rise       ; LED_CLK~reg0                ;
; 0.205  ; 0.425        ; 0.220          ; High Pulse Width ; clk_system ; Rise       ; LED_LE~reg0                 ;
; 0.205  ; 0.425        ; 0.220          ; High Pulse Width ; clk_system ; Rise       ; LED_SDI[0]~reg0             ;
; 0.205  ; 0.425        ; 0.220          ; High Pulse Width ; clk_system ; Rise       ; count_serial[0]             ;
; 0.205  ; 0.425        ; 0.220          ; High Pulse Width ; clk_system ; Rise       ; count_serial[1]             ;
; 0.205  ; 0.425        ; 0.220          ; High Pulse Width ; clk_system ; Rise       ; count_serial[2]             ;
; 0.205  ; 0.425        ; 0.220          ; High Pulse Width ; clk_system ; Rise       ; count_serial[3]             ;
; 0.205  ; 0.425        ; 0.220          ; High Pulse Width ; clk_system ; Rise       ; count_serial[4]             ;
; 0.386  ; 0.574        ; 0.188          ; Low Pulse Width  ; clk_system ; Rise       ; LED_CLK~reg0                ;
; 0.386  ; 0.574        ; 0.188          ; Low Pulse Width  ; clk_system ; Rise       ; LED_LE~reg0                 ;
; 0.386  ; 0.574        ; 0.188          ; Low Pulse Width  ; clk_system ; Rise       ; LED_SDI[0]~reg0             ;
; 0.386  ; 0.574        ; 0.188          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[0]             ;
; 0.386  ; 0.574        ; 0.188          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[1]             ;
; 0.386  ; 0.574        ; 0.188          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[2]             ;
; 0.386  ; 0.574        ; 0.188          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[3]             ;
; 0.386  ; 0.574        ; 0.188          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[4]             ;
; 0.474  ; 0.474        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; LED_CLK~reg0|clk            ;
; 0.474  ; 0.474        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; LED_LE~reg0|clk             ;
; 0.474  ; 0.474        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; LED_SDI[0]~reg0|clk         ;
; 0.474  ; 0.474        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; count_serial[0]|clk         ;
; 0.474  ; 0.474        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; count_serial[1]|clk         ;
; 0.474  ; 0.474        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; count_serial[2]|clk         ;
; 0.474  ; 0.474        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; count_serial[3]|clk         ;
; 0.474  ; 0.474        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; count_serial[4]|clk         ;
; 0.478  ; 0.478        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; clk_system~clkctrl|inclk[0] ;
; 0.478  ; 0.478        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; clk_system~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; clk_system|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; clk_system|q                ;
; 0.522  ; 0.522        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; clk_system~clkctrl|inclk[0] ;
; 0.522  ; 0.522        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; clk_system~clkctrl|outclk   ;
; 0.526  ; 0.526        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; LED_CLK~reg0|clk            ;
; 0.526  ; 0.526        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; LED_LE~reg0|clk             ;
; 0.526  ; 0.526        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; LED_SDI[0]~reg0|clk         ;
; 0.526  ; 0.526        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[0]|clk         ;
; 0.526  ; 0.526        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[1]|clk         ;
; 0.526  ; 0.526        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[2]|clk         ;
; 0.526  ; 0.526        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[3]|clk         ;
; 0.526  ; 0.526        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[4]|clk         ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; dac_wr_pin       ; clk_in0    ; 8.767 ; 8.317 ; Fall       ; clk_in0         ;
; dds_io_update    ; clk_in0    ; 7.545 ; 7.310 ; Fall       ; clk_in0         ;
; dds_master_reset ; clk_in0    ; 7.823 ; 7.544 ; Fall       ; clk_in0         ;
; dds_port[*]      ; clk_in0    ; 9.154 ; 8.886 ; Fall       ; clk_in0         ;
;  dds_port[2]     ; clk_in0    ; 8.158 ; 7.963 ; Fall       ; clk_in0         ;
;  dds_port[9]     ; clk_in0    ; 8.149 ; 7.898 ; Fall       ; clk_in0         ;
;  dds_port[10]    ; clk_in0    ; 8.457 ; 8.246 ; Fall       ; clk_in0         ;
;  dds_port[11]    ; clk_in0    ; 7.926 ; 7.690 ; Fall       ; clk_in0         ;
;  dds_port[12]    ; clk_in0    ; 7.664 ; 7.468 ; Fall       ; clk_in0         ;
;  dds_port[13]    ; clk_in0    ; 7.348 ; 7.191 ; Fall       ; clk_in0         ;
;  dds_port[16]    ; clk_in0    ; 7.701 ; 7.475 ; Fall       ; clk_in0         ;
;  dds_port[17]    ; clk_in0    ; 7.681 ; 7.490 ; Fall       ; clk_in0         ;
;  dds_port[18]    ; clk_in0    ; 7.733 ; 7.530 ; Fall       ; clk_in0         ;
;  dds_port[19]    ; clk_in0    ; 7.674 ; 7.472 ; Fall       ; clk_in0         ;
;  dds_port[20]    ; clk_in0    ; 9.154 ; 8.886 ; Fall       ; clk_in0         ;
;  dds_port[21]    ; clk_in0    ; 9.117 ; 8.870 ; Fall       ; clk_in0         ;
;  dds_port[22]    ; clk_in0    ; 9.089 ; 8.847 ; Fall       ; clk_in0         ;
;  dds_port[23]    ; clk_in0    ; 8.435 ; 8.238 ; Fall       ; clk_in0         ;
;  dds_port[24]    ; clk_in0    ; 8.886 ; 8.661 ; Fall       ; clk_in0         ;
;  dds_port[25]    ; clk_in0    ; 9.077 ; 8.831 ; Fall       ; clk_in0         ;
;  dds_port[26]    ; clk_in0    ; 8.870 ; 8.630 ; Fall       ; clk_in0         ;
;  dds_port[27]    ; clk_in0    ; 9.095 ; 8.852 ; Fall       ; clk_in0         ;
; LED_CLK          ; clk_system ; 7.256 ; 7.033 ; Rise       ; clk_system      ;
; LED_LE           ; clk_system ; 7.578 ; 7.357 ; Rise       ; clk_system      ;
; LED_SDI[*]       ; clk_system ; 9.132 ; 8.625 ; Rise       ; clk_system      ;
;  LED_SDI[0]      ; clk_system ; 9.132 ; 8.625 ; Rise       ; clk_system      ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; dac_wr_pin       ; clk_in0    ; 8.536 ; 8.085 ; Fall       ; clk_in0         ;
; dds_io_update    ; clk_in0    ; 7.280 ; 7.050 ; Fall       ; clk_in0         ;
; dds_master_reset ; clk_in0    ; 7.547 ; 7.274 ; Fall       ; clk_in0         ;
; dds_port[*]      ; clk_in0    ; 7.090 ; 6.935 ; Fall       ; clk_in0         ;
;  dds_port[2]     ; clk_in0    ; 7.868 ; 7.677 ; Fall       ; clk_in0         ;
;  dds_port[9]     ; clk_in0    ; 7.860 ; 7.614 ; Fall       ; clk_in0         ;
;  dds_port[10]    ; clk_in0    ; 8.149 ; 7.943 ; Fall       ; clk_in0         ;
;  dds_port[11]    ; clk_in0    ; 7.645 ; 7.414 ; Fall       ; clk_in0         ;
;  dds_port[12]    ; clk_in0    ; 7.394 ; 7.201 ; Fall       ; clk_in0         ;
;  dds_port[13]    ; clk_in0    ; 7.090 ; 6.935 ; Fall       ; clk_in0         ;
;  dds_port[16]    ; clk_in0    ; 7.429 ; 7.208 ; Fall       ; clk_in0         ;
;  dds_port[17]    ; clk_in0    ; 7.410 ; 7.222 ; Fall       ; clk_in0         ;
;  dds_port[18]    ; clk_in0    ; 7.460 ; 7.261 ; Fall       ; clk_in0         ;
;  dds_port[19]    ; clk_in0    ; 7.404 ; 7.205 ; Fall       ; clk_in0         ;
;  dds_port[20]    ; clk_in0    ; 8.824 ; 8.563 ; Fall       ; clk_in0         ;
;  dds_port[21]    ; clk_in0    ; 8.789 ; 8.547 ; Fall       ; clk_in0         ;
;  dds_port[22]    ; clk_in0    ; 8.762 ; 8.524 ; Fall       ; clk_in0         ;
;  dds_port[23]    ; clk_in0    ; 8.134 ; 7.940 ; Fall       ; clk_in0         ;
;  dds_port[24]    ; clk_in0    ; 8.567 ; 8.346 ; Fall       ; clk_in0         ;
;  dds_port[25]    ; clk_in0    ; 8.750 ; 8.509 ; Fall       ; clk_in0         ;
;  dds_port[26]    ; clk_in0    ; 8.552 ; 8.316 ; Fall       ; clk_in0         ;
;  dds_port[27]    ; clk_in0    ; 8.767 ; 8.529 ; Fall       ; clk_in0         ;
; LED_CLK          ; clk_system ; 6.972 ; 6.753 ; Rise       ; clk_system      ;
; LED_LE           ; clk_system ; 7.281 ; 7.064 ; Rise       ; clk_system      ;
; LED_SDI[*]       ; clk_system ; 8.862 ; 8.356 ; Rise       ; clk_system      ;
;  LED_SDI[0]      ; clk_system ; 8.862 ; 8.356 ; Rise       ; clk_system      ;
+------------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 321.54 MHz ; 250.0 MHz       ; clk_in0    ; limit due to minimum period restriction (max I/O toggle rate) ;
; 500.75 MHz ; 402.09 MHz      ; clk_system ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 0C Model Setup Summary  ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; clk_in0    ; -2.110 ; -45.922       ;
; clk_system ; -0.997 ; -4.796        ;
+------------+--------+---------------+


+------------------------------------+
; Slow 1200mV 0C Model Hold Summary  ;
+------------+-------+---------------+
; Clock      ; Slack ; End Point TNS ;
+------------+-------+---------------+
; clk_in0    ; 0.388 ; 0.000         ;
; clk_system ; 0.402 ; 0.000         ;
+------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+------------+--------+----------------------------+
; Clock      ; Slack  ; End Point TNS              ;
+------------+--------+----------------------------+
; clk_in0    ; -3.000 ; -47.610                    ;
; clk_system ; -1.487 ; -11.896                    ;
+------------+--------+----------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_in0'                                                                                ;
+--------+---------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -2.110 ; main_count[1] ; par_add[1]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.333      ; 3.445      ;
; -2.109 ; main_count[1] ; par_add[4]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.333      ; 3.444      ;
; -2.046 ; main_count[1] ; par_data[10]          ; clk_in0      ; clk_in0     ; 1.000        ; 0.332      ; 3.380      ;
; -2.046 ; main_count[1] ; par_data[8]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.332      ; 3.380      ;
; -2.046 ; main_count[1] ; par_data[11]          ; clk_in0      ; clk_in0     ; 1.000        ; 0.332      ; 3.380      ;
; -2.046 ; main_count[1] ; par_add[3]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.332      ; 3.380      ;
; -2.031 ; main_count[1] ; par_add[2]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.333      ; 3.366      ;
; -2.023 ; main_count[1] ; par_data[4]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.332      ; 3.357      ;
; -2.022 ; main_count[1] ; par_add[5]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.332      ; 3.356      ;
; -2.003 ; main_count[1] ; par_data[7]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.332      ; 3.337      ;
; -2.003 ; main_count[1] ; par_data[3]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.332      ; 3.337      ;
; -2.003 ; main_count[1] ; par_data[0]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.332      ; 3.337      ;
; -1.889 ; main_count[4] ; par_data[11]          ; clk_in0      ; clk_in0     ; 1.000        ; 0.332      ; 3.223      ;
; -1.887 ; main_count[4] ; par_data[8]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.332      ; 3.221      ;
; -1.873 ; main_count[4] ; par_add[1]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.333      ; 3.208      ;
; -1.871 ; main_count[4] ; par_add[4]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.333      ; 3.206      ;
; -1.831 ; main_count[5] ; par_wr[0]             ; clk_in0      ; clk_in0     ; 1.000        ; -0.068     ; 2.765      ;
; -1.797 ; main_count[2] ; par_wr[0]             ; clk_in0      ; clk_in0     ; 1.000        ; -0.068     ; 2.731      ;
; -1.792 ; main_count[4] ; dds_master_reset~reg0 ; clk_in0      ; clk_in0     ; 1.000        ; -0.068     ; 2.726      ;
; -1.791 ; main_count[3] ; par_wr[0]             ; clk_in0      ; clk_in0     ; 1.000        ; -0.068     ; 2.725      ;
; -1.780 ; main_count[5] ; par_data[4]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.332      ; 3.114      ;
; -1.780 ; main_count[5] ; par_add[5]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.332      ; 3.114      ;
; -1.765 ; count[0]      ; clk_system            ; clk_in0      ; clk_in0     ; 1.000        ; -0.072     ; 2.695      ;
; -1.712 ; main_count[0] ; par_add[1]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.333      ; 3.047      ;
; -1.711 ; main_count[0] ; par_add[4]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.333      ; 3.046      ;
; -1.692 ; main_count[0] ; par_add[2]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.333      ; 3.027      ;
; -1.678 ; count[2]      ; clk_system            ; clk_in0      ; clk_in0     ; 1.000        ; -0.072     ; 2.608      ;
; -1.671 ; count[1]      ; clk_system            ; clk_in0      ; clk_in0     ; 1.000        ; -0.072     ; 2.601      ;
; -1.661 ; main_count[3] ; dds_master_reset~reg0 ; clk_in0      ; clk_in0     ; 1.000        ; -0.068     ; 2.595      ;
; -1.651 ; main_count[3] ; par_data[10]          ; clk_in0      ; clk_in0     ; 1.000        ; 0.332      ; 2.985      ;
; -1.651 ; main_count[3] ; par_data[8]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.332      ; 2.985      ;
; -1.651 ; main_count[3] ; par_data[11]          ; clk_in0      ; clk_in0     ; 1.000        ; 0.332      ; 2.985      ;
; -1.651 ; main_count[3] ; par_add[3]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.332      ; 2.985      ;
; -1.648 ; main_count[0] ; par_data[10]          ; clk_in0      ; clk_in0     ; 1.000        ; 0.332      ; 2.982      ;
; -1.648 ; main_count[0] ; par_data[8]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.332      ; 2.982      ;
; -1.648 ; main_count[0] ; par_data[11]          ; clk_in0      ; clk_in0     ; 1.000        ; 0.332      ; 2.982      ;
; -1.648 ; main_count[0] ; par_add[3]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.332      ; 2.982      ;
; -1.643 ; main_count[5] ; par_add[2]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.333      ; 2.978      ;
; -1.643 ; main_count[4] ; par_add[2]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.333      ; 2.978      ;
; -1.628 ; main_count[4] ; par_data[10]          ; clk_in0      ; clk_in0     ; 1.000        ; 0.332      ; 2.962      ;
; -1.628 ; main_count[4] ; par_add[3]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.332      ; 2.962      ;
; -1.628 ; main_count[3] ; par_data[4]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.332      ; 2.962      ;
; -1.627 ; main_count[3] ; par_add[5]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.332      ; 2.961      ;
; -1.625 ; main_count[0] ; par_data[4]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.332      ; 2.959      ;
; -1.624 ; main_count[0] ; par_add[5]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.332      ; 2.958      ;
; -1.608 ; main_count[3] ; par_data[7]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.332      ; 2.942      ;
; -1.608 ; main_count[3] ; par_data[3]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.332      ; 2.942      ;
; -1.608 ; main_count[3] ; par_data[0]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.332      ; 2.942      ;
; -1.605 ; main_count[4] ; par_data[4]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.332      ; 2.939      ;
; -1.605 ; main_count[0] ; par_data[7]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.332      ; 2.939      ;
; -1.605 ; main_count[0] ; par_data[3]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.332      ; 2.939      ;
; -1.605 ; main_count[0] ; par_data[0]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.332      ; 2.939      ;
; -1.604 ; main_count[4] ; par_add[5]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.332      ; 2.938      ;
; -1.595 ; count[3]      ; clk_system            ; clk_in0      ; clk_in0     ; 1.000        ; -0.072     ; 2.525      ;
; -1.586 ; main_count[5] ; par_add[1]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.333      ; 2.921      ;
; -1.585 ; main_count[4] ; par_data[7]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.332      ; 2.919      ;
; -1.585 ; main_count[4] ; par_data[3]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.332      ; 2.919      ;
; -1.585 ; main_count[4] ; par_data[0]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.332      ; 2.919      ;
; -1.571 ; main_count[2] ; par_data[11]          ; clk_in0      ; clk_in0     ; 1.000        ; 0.332      ; 2.905      ;
; -1.569 ; main_count[2] ; par_data[8]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.332      ; 2.903      ;
; -1.561 ; main_count[3] ; par_add[1]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.333      ; 2.896      ;
; -1.560 ; main_count[3] ; par_add[4]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.333      ; 2.895      ;
; -1.555 ; main_count[2] ; par_add[1]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.333      ; 2.890      ;
; -1.553 ; main_count[2] ; par_add[4]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.333      ; 2.888      ;
; -1.540 ; main_count[4] ; par_wr[0]             ; clk_in0      ; clk_in0     ; 1.000        ; -0.068     ; 2.474      ;
; -1.534 ; main_count[1] ; par_wr[0]             ; clk_in0      ; clk_in0     ; 1.000        ; -0.068     ; 2.468      ;
; -1.508 ; main_count[5] ; par_add[4]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.333      ; 2.843      ;
; -1.507 ; main_count[5] ; main_count[5]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.069     ; 2.440      ;
; -1.507 ; main_count[5] ; main_count[4]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.069     ; 2.440      ;
; -1.507 ; main_count[5] ; main_count[3]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.069     ; 2.440      ;
; -1.507 ; main_count[5] ; main_count[2]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.069     ; 2.440      ;
; -1.507 ; main_count[5] ; main_count[1]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.069     ; 2.440      ;
; -1.507 ; main_count[5] ; main_count[0]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.069     ; 2.440      ;
; -1.492 ; main_count[3] ; par_add[2]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.333      ; 2.827      ;
; -1.468 ; main_count[4] ; main_count[5]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.069     ; 2.401      ;
; -1.468 ; main_count[4] ; main_count[4]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.069     ; 2.401      ;
; -1.468 ; main_count[4] ; main_count[3]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.069     ; 2.401      ;
; -1.468 ; main_count[4] ; main_count[2]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.069     ; 2.401      ;
; -1.468 ; main_count[4] ; main_count[1]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.069     ; 2.401      ;
; -1.468 ; main_count[4] ; main_count[0]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.069     ; 2.401      ;
; -1.466 ; main_count[2] ; main_count[5]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.069     ; 2.399      ;
; -1.466 ; main_count[2] ; main_count[4]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.069     ; 2.399      ;
; -1.466 ; main_count[2] ; main_count[3]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.069     ; 2.399      ;
; -1.466 ; main_count[2] ; main_count[2]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.069     ; 2.399      ;
; -1.466 ; main_count[2] ; main_count[1]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.069     ; 2.399      ;
; -1.466 ; main_count[2] ; main_count[0]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.069     ; 2.399      ;
; -1.445 ; main_count[5] ; par_data[10]          ; clk_in0      ; clk_in0     ; 1.000        ; 0.332      ; 2.779      ;
; -1.445 ; main_count[5] ; par_data[8]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.332      ; 2.779      ;
; -1.445 ; main_count[5] ; par_data[11]          ; clk_in0      ; clk_in0     ; 1.000        ; 0.332      ; 2.779      ;
; -1.445 ; main_count[5] ; par_add[3]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.332      ; 2.779      ;
; -1.406 ; main_count[2] ; dds_master_reset~reg0 ; clk_in0      ; clk_in0     ; 1.000        ; -0.068     ; 2.340      ;
; -1.402 ; main_count[5] ; par_data[7]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.332      ; 2.736      ;
; -1.402 ; main_count[5] ; par_data[3]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.332      ; 2.736      ;
; -1.402 ; main_count[5] ; par_data[0]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.332      ; 2.736      ;
; -1.388 ; main_count[0] ; dds_master_reset~reg0 ; clk_in0      ; clk_in0     ; 1.000        ; -0.068     ; 2.322      ;
; -1.375 ; main_count[2] ; par_data[10]          ; clk_in0      ; clk_in0     ; 1.000        ; 0.332      ; 2.709      ;
; -1.375 ; main_count[2] ; par_add[3]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.332      ; 2.709      ;
; -1.352 ; main_count[2] ; par_data[4]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.332      ; 2.686      ;
; -1.351 ; main_count[2] ; par_add[5]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.332      ; 2.685      ;
; -1.332 ; main_count[2] ; par_data[7]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.332      ; 2.666      ;
+--------+---------------+-----------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_system'                                                                         ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; -0.997 ; count_serial[3] ; count_serial[4] ; clk_system   ; clk_system  ; 1.000        ; -0.072     ; 1.927      ;
; -0.958 ; count_serial[0] ; count_serial[1] ; clk_system   ; clk_system  ; 1.000        ; -0.072     ; 1.888      ;
; -0.932 ; count_serial[0] ; count_serial[4] ; clk_system   ; clk_system  ; 1.000        ; -0.072     ; 1.862      ;
; -0.912 ; count_serial[2] ; count_serial[4] ; clk_system   ; clk_system  ; 1.000        ; -0.072     ; 1.842      ;
; -0.792 ; count_serial[3] ; count_serial[1] ; clk_system   ; clk_system  ; 1.000        ; -0.072     ; 1.722      ;
; -0.789 ; count_serial[1] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 1.000        ; -0.072     ; 1.719      ;
; -0.783 ; count_serial[4] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 1.000        ; -0.072     ; 1.713      ;
; -0.782 ; count_serial[4] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 1.000        ; -0.072     ; 1.712      ;
; -0.778 ; count_serial[0] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 1.000        ; -0.072     ; 1.708      ;
; -0.761 ; count_serial[3] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 1.000        ; -0.072     ; 1.691      ;
; -0.745 ; LED_CLK~reg0    ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 1.000        ; -0.072     ; 1.675      ;
; -0.725 ; count_serial[2] ; count_serial[1] ; clk_system   ; clk_system  ; 1.000        ; -0.072     ; 1.655      ;
; -0.705 ; count_serial[1] ; count_serial[4] ; clk_system   ; clk_system  ; 1.000        ; -0.072     ; 1.635      ;
; -0.679 ; count_serial[1] ; count_serial[1] ; clk_system   ; clk_system  ; 1.000        ; -0.072     ; 1.609      ;
; -0.633 ; count_serial[2] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 1.000        ; -0.072     ; 1.563      ;
; -0.612 ; count_serial[0] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 1.000        ; -0.072     ; 1.542      ;
; -0.447 ; count_serial[0] ; LED_SDI[0]~reg0 ; clk_system   ; clk_system  ; 1.000        ; -0.072     ; 1.377      ;
; -0.424 ; count_serial[4] ; count_serial[1] ; clk_system   ; clk_system  ; 1.000        ; -0.072     ; 1.354      ;
; -0.413 ; LED_LE~reg0     ; LED_LE~reg0     ; clk_system   ; clk_system  ; 1.000        ; -0.072     ; 1.343      ;
; -0.411 ; count_serial[0] ; count_serial[2] ; clk_system   ; clk_system  ; 1.000        ; -0.072     ; 1.341      ;
; -0.411 ; count_serial[0] ; count_serial[3] ; clk_system   ; clk_system  ; 1.000        ; -0.072     ; 1.341      ;
; -0.390 ; count_serial[2] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 1.000        ; -0.072     ; 1.320      ;
; -0.386 ; count_serial[3] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 1.000        ; -0.072     ; 1.316      ;
; -0.383 ; count_serial[3] ; LED_SDI[0]~reg0 ; clk_system   ; clk_system  ; 1.000        ; -0.072     ; 1.313      ;
; -0.367 ; count_serial[1] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 1.000        ; -0.072     ; 1.297      ;
; -0.211 ; count_serial[2] ; count_serial[3] ; clk_system   ; clk_system  ; 1.000        ; -0.072     ; 1.141      ;
; 0.028  ; count_serial[1] ; count_serial[2] ; clk_system   ; clk_system  ; 1.000        ; -0.072     ; 0.902      ;
; 0.028  ; count_serial[1] ; count_serial[3] ; clk_system   ; clk_system  ; 1.000        ; -0.072     ; 0.902      ;
; 0.069  ; count_serial[4] ; LED_SDI[0]~reg0 ; clk_system   ; clk_system  ; 1.000        ; -0.072     ; 0.861      ;
; 0.160  ; count_serial[0] ; count_serial[0] ; clk_system   ; clk_system  ; 1.000        ; -0.072     ; 0.770      ;
; 0.160  ; count_serial[4] ; count_serial[4] ; clk_system   ; clk_system  ; 1.000        ; -0.072     ; 0.770      ;
; 0.160  ; count_serial[2] ; count_serial[2] ; clk_system   ; clk_system  ; 1.000        ; -0.072     ; 0.770      ;
; 0.160  ; count_serial[3] ; count_serial[3] ; clk_system   ; clk_system  ; 1.000        ; -0.072     ; 0.770      ;
; 0.185  ; LED_SDI[0]~reg0 ; LED_SDI[0]~reg0 ; clk_system   ; clk_system  ; 1.000        ; -0.072     ; 0.745      ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_in0'                                                                                              ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.388 ; par_data[10]             ; par_data[10]             ; clk_in0      ; clk_in0     ; 0.000        ; 0.086      ; 0.669      ;
; 0.388 ; par_data[8]              ; par_data[8]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.086      ; 0.669      ;
; 0.388 ; par_data[7]              ; par_data[7]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.086      ; 0.669      ;
; 0.388 ; par_data[4]              ; par_data[4]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.086      ; 0.669      ;
; 0.388 ; par_data[3]              ; par_data[3]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.086      ; 0.669      ;
; 0.388 ; par_data[11]             ; par_data[11]             ; clk_in0      ; clk_in0     ; 0.000        ; 0.086      ; 0.669      ;
; 0.388 ; par_data[0]              ; par_data[0]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.086      ; 0.669      ;
; 0.388 ; par_add[5]               ; par_add[5]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.086      ; 0.669      ;
; 0.388 ; par_add[3]               ; par_add[3]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.086      ; 0.669      ;
; 0.389 ; par_add[2]               ; par_add[2]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.085      ; 0.669      ;
; 0.402 ; count[1]                 ; count[1]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; count[3]                 ; count[3]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; count[4]                 ; count[4]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.072      ; 0.669      ;
; 0.405 ; dac_wr_pin~reg0          ; dac_wr_pin~reg0          ; clk_in0      ; clk_in0     ; 0.000        ; 0.069      ; 0.669      ;
; 0.405 ; \process_1:main_count[1] ; \process_1:main_count[1] ; clk_in0      ; clk_in0     ; 0.000        ; 0.069      ; 0.669      ;
; 0.405 ; dds_master_reset~reg0    ; dds_master_reset~reg0    ; clk_in0      ; clk_in0     ; 0.000        ; 0.069      ; 0.669      ;
; 0.417 ; count[0]                 ; count[0]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.072      ; 0.684      ;
; 0.420 ; \process_1:main_count[0] ; \process_1:main_count[0] ; clk_in0      ; clk_in0     ; 0.000        ; 0.069      ; 0.684      ;
; 0.458 ; \process_1:main_count[1] ; dac_wr_pin~reg0          ; clk_in0      ; clk_in0     ; 0.000        ; 0.069      ; 0.722      ;
; 0.481 ; \process_1:main_count[1] ; \process_1:main_count[0] ; clk_in0      ; clk_in0     ; 0.000        ; 0.069      ; 0.745      ;
; 0.482 ; \process_1:main_count[0] ; \process_1:main_count[1] ; clk_in0      ; clk_in0     ; 0.000        ; 0.069      ; 0.746      ;
; 0.519 ; main_count[5]            ; main_count[5]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.069      ; 0.783      ;
; 0.635 ; clk_system               ; clk_system               ; clk_system   ; clk_in0     ; 0.000        ; 2.525      ; 3.625      ;
; 0.665 ; main_count[0]            ; dds_io_update~reg0       ; clk_in0      ; clk_in0     ; 0.000        ; 0.069      ; 0.929      ;
; 0.678 ; clk_system               ; clk_system               ; clk_system   ; clk_in0     ; -0.500       ; 2.525      ; 3.168      ;
; 0.695 ; count[4]                 ; count[0]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.072      ; 0.962      ;
; 0.704 ; \process_1:main_count[0] ; dac_wr_pin~reg0          ; clk_in0      ; clk_in0     ; 0.000        ; 0.069      ; 0.968      ;
; 0.742 ; main_count[1]            ; main_count[1]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.069      ; 1.006      ;
; 0.754 ; main_count[2]            ; main_count[2]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.069      ; 1.018      ;
; 0.764 ; main_count[4]            ; main_count[4]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.069      ; 1.028      ;
; 0.768 ; main_count[3]            ; main_count[3]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.069      ; 1.032      ;
; 0.780 ; main_count[0]            ; main_count[0]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.069      ; 1.044      ;
; 0.895 ; count[0]                 ; count[3]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.072      ; 1.162      ;
; 0.896 ; count[0]                 ; count[4]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.072      ; 1.163      ;
; 0.899 ; count[0]                 ; count[1]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.072      ; 1.166      ;
; 0.906 ; count[2]                 ; count[3]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.072      ; 1.173      ;
; 0.932 ; main_count[4]            ; par_add[3]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.487      ; 1.614      ;
; 0.968 ; count[4]                 ; count[2]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.072      ; 1.235      ;
; 0.988 ; main_count[1]            ; par_wr[0]                ; clk_in0      ; clk_in0     ; 0.000        ; 0.070      ; 1.253      ;
; 0.990 ; main_count[3]            ; dds_io_update~reg0       ; clk_in0      ; clk_in0     ; 0.000        ; 0.069      ; 1.254      ;
; 1.005 ; dds_io_update~reg0       ; dds_io_update~reg0       ; clk_in0      ; clk_in0     ; 0.000        ; 0.069      ; 1.269      ;
; 1.007 ; main_count[2]            ; par_data[10]             ; clk_in0      ; clk_in0     ; 0.000        ; 0.487      ; 1.689      ;
; 1.009 ; main_count[4]            ; dds_master_reset~reg0    ; clk_in0      ; clk_in0     ; 0.000        ; 0.070      ; 1.274      ;
; 1.059 ; main_count[3]            ; par_add[3]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.487      ; 1.741      ;
; 1.064 ; main_count[1]            ; main_count[2]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.069      ; 1.328      ;
; 1.073 ; main_count[2]            ; main_count[3]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.069      ; 1.337      ;
; 1.075 ; main_count[0]            ; main_count[1]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.069      ; 1.339      ;
; 1.081 ; main_count[4]            ; par_data[10]             ; clk_in0      ; clk_in0     ; 0.000        ; 0.487      ; 1.763      ;
; 1.083 ; main_count[4]            ; main_count[5]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.069      ; 1.347      ;
; 1.088 ; main_count[2]            ; main_count[4]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.069      ; 1.352      ;
; 1.090 ; main_count[0]            ; main_count[2]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.069      ; 1.354      ;
; 1.092 ; main_count[3]            ; main_count[4]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.069      ; 1.356      ;
; 1.122 ; main_count[4]            ; par_data[7]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.487      ; 1.804      ;
; 1.122 ; main_count[4]            ; par_data[3]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.487      ; 1.804      ;
; 1.123 ; main_count[4]            ; par_data[0]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.487      ; 1.805      ;
; 1.124 ; main_count[3]            ; par_data[10]             ; clk_in0      ; clk_in0     ; 0.000        ; 0.487      ; 1.806      ;
; 1.153 ; count[0]                 ; count[2]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.072      ; 1.420      ;
; 1.156 ; main_count[0]            ; par_add[3]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.487      ; 1.838      ;
; 1.158 ; main_count[3]            ; par_data[3]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.487      ; 1.840      ;
; 1.159 ; main_count[3]            ; par_data[7]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.487      ; 1.841      ;
; 1.159 ; main_count[3]            ; par_data[0]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.487      ; 1.841      ;
; 1.170 ; par_wr[0]                ; par_wr[0]                ; clk_in0      ; clk_in0     ; 0.000        ; 0.069      ; 1.434      ;
; 1.171 ; main_count[1]            ; main_count[3]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.069      ; 1.435      ;
; 1.182 ; main_count[2]            ; par_add[3]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.487      ; 1.864      ;
; 1.186 ; main_count[1]            ; main_count[4]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.069      ; 1.450      ;
; 1.190 ; main_count[1]            ; dds_io_update~reg0       ; clk_in0      ; clk_in0     ; 0.000        ; 0.069      ; 1.454      ;
; 1.195 ; main_count[2]            ; main_count[5]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.069      ; 1.459      ;
; 1.197 ; main_count[2]            ; par_data[4]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.487      ; 1.879      ;
; 1.197 ; main_count[0]            ; main_count[3]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.069      ; 1.461      ;
; 1.199 ; main_count[2]            ; par_wr[0]                ; clk_in0      ; clk_in0     ; 0.000        ; 0.070      ; 1.464      ;
; 1.199 ; main_count[3]            ; main_count[5]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.069      ; 1.463      ;
; 1.206 ; par_add[1]               ; par_add[1]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.085      ; 1.486      ;
; 1.207 ; main_count[5]            ; par_data[4]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.487      ; 1.889      ;
; 1.212 ; main_count[0]            ; main_count[4]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.069      ; 1.476      ;
; 1.238 ; count[1]                 ; count[0]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.072      ; 1.505      ;
; 1.249 ; main_count[2]            ; par_data[0]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.487      ; 1.931      ;
; 1.256 ; main_count[2]            ; par_data[3]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.487      ; 1.938      ;
; 1.264 ; count[1]                 ; count[2]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.072      ; 1.531      ;
; 1.273 ; main_count[5]            ; par_add[2]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.487      ; 1.955      ;
; 1.274 ; main_count[2]            ; par_add[5]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.487      ; 1.956      ;
; 1.293 ; count[1]                 ; count[4]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.072      ; 1.560      ;
; 1.293 ; main_count[1]            ; main_count[5]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.069      ; 1.557      ;
; 1.307 ; main_count[5]            ; dds_io_update~reg0       ; clk_in0      ; clk_in0     ; 0.000        ; 0.069      ; 1.571      ;
; 1.309 ; main_count[2]            ; par_data[8]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.487      ; 1.991      ;
; 1.319 ; main_count[0]            ; main_count[5]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.069      ; 1.583      ;
; 1.347 ; main_count[3]            ; par_add[4]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.487      ; 2.029      ;
; 1.350 ; main_count[4]            ; par_add[2]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.487      ; 2.032      ;
; 1.350 ; main_count[5]            ; dds_master_reset~reg0    ; clk_in0      ; clk_in0     ; 0.000        ; 0.070      ; 1.615      ;
; 1.350 ; main_count[4]            ; par_add[1]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.487      ; 2.032      ;
; 1.355 ; main_count[4]            ; par_add[5]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.487      ; 2.037      ;
; 1.367 ; main_count[3]            ; par_add[1]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.487      ; 2.049      ;
; 1.368 ; main_count[3]            ; par_add[2]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.487      ; 2.050      ;
; 1.374 ; count[2]                 ; count[0]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.072      ; 1.641      ;
; 1.375 ; main_count[0]            ; par_data[3]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.487      ; 2.057      ;
; 1.376 ; main_count[0]            ; par_data[7]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.487      ; 2.058      ;
; 1.376 ; main_count[0]            ; par_data[0]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.487      ; 2.058      ;
; 1.388 ; main_count[5]            ; par_wr[0]                ; clk_in0      ; clk_in0     ; 0.000        ; 0.070      ; 1.653      ;
; 1.391 ; main_count[5]            ; par_add[4]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.487      ; 2.073      ;
; 1.394 ; main_count[0]            ; par_wr[0]                ; clk_in0      ; clk_in0     ; 0.000        ; 0.070      ; 1.659      ;
; 1.398 ; main_count[5]            ; par_data[0]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.487      ; 2.080      ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_system'                                                                         ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.402 ; LED_LE~reg0     ; LED_LE~reg0     ; clk_system   ; clk_system  ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; LED_SDI[0]~reg0 ; LED_SDI[0]~reg0 ; clk_system   ; clk_system  ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; count_serial[2] ; count_serial[2] ; clk_system   ; clk_system  ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; count_serial[4] ; count_serial[4] ; clk_system   ; clk_system  ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; count_serial[3] ; count_serial[3] ; clk_system   ; clk_system  ; 0.000        ; 0.072      ; 0.669      ;
; 0.417 ; count_serial[0] ; count_serial[0] ; clk_system   ; clk_system  ; 0.000        ; 0.072      ; 0.684      ;
; 0.487 ; count_serial[4] ; LED_SDI[0]~reg0 ; clk_system   ; clk_system  ; 0.000        ; 0.072      ; 0.754      ;
; 0.514 ; count_serial[1] ; count_serial[2] ; clk_system   ; clk_system  ; 0.000        ; 0.072      ; 0.781      ;
; 0.514 ; count_serial[1] ; count_serial[3] ; clk_system   ; clk_system  ; 0.000        ; 0.072      ; 0.781      ;
; 0.732 ; count_serial[2] ; count_serial[3] ; clk_system   ; clk_system  ; 0.000        ; 0.072      ; 0.999      ;
; 0.855 ; count_serial[1] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 0.000        ; 0.072      ; 1.122      ;
; 0.874 ; count_serial[2] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 0.000        ; 0.072      ; 1.141      ;
; 0.882 ; count_serial[2] ; count_serial[1] ; clk_system   ; clk_system  ; 0.000        ; 0.072      ; 1.149      ;
; 0.883 ; count_serial[2] ; count_serial[4] ; clk_system   ; clk_system  ; 0.000        ; 0.072      ; 1.150      ;
; 0.903 ; count_serial[3] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 0.000        ; 0.072      ; 1.170      ;
; 0.906 ; count_serial[2] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 0.000        ; 0.072      ; 1.173      ;
; 0.911 ; count_serial[4] ; count_serial[1] ; clk_system   ; clk_system  ; 0.000        ; 0.072      ; 1.178      ;
; 0.946 ; count_serial[3] ; LED_SDI[0]~reg0 ; clk_system   ; clk_system  ; 0.000        ; 0.072      ; 1.213      ;
; 0.946 ; count_serial[0] ; count_serial[2] ; clk_system   ; clk_system  ; 0.000        ; 0.072      ; 1.213      ;
; 0.962 ; count_serial[0] ; count_serial[3] ; clk_system   ; clk_system  ; 0.000        ; 0.072      ; 1.229      ;
; 0.963 ; count_serial[0] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 0.000        ; 0.072      ; 1.230      ;
; 1.007 ; count_serial[0] ; LED_SDI[0]~reg0 ; clk_system   ; clk_system  ; 0.000        ; 0.072      ; 1.274      ;
; 1.012 ; count_serial[3] ; count_serial[1] ; clk_system   ; clk_system  ; 0.000        ; 0.072      ; 1.279      ;
; 1.013 ; count_serial[3] ; count_serial[4] ; clk_system   ; clk_system  ; 0.000        ; 0.072      ; 1.280      ;
; 1.014 ; count_serial[1] ; count_serial[1] ; clk_system   ; clk_system  ; 0.000        ; 0.072      ; 1.281      ;
; 1.018 ; count_serial[1] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 0.000        ; 0.072      ; 1.285      ;
; 1.025 ; count_serial[3] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 0.000        ; 0.072      ; 1.292      ;
; 1.095 ; count_serial[4] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 0.000        ; 0.072      ; 1.362      ;
; 1.125 ; count_serial[1] ; count_serial[4] ; clk_system   ; clk_system  ; 0.000        ; 0.072      ; 1.392      ;
; 1.146 ; count_serial[0] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 0.000        ; 0.072      ; 1.413      ;
; 1.218 ; LED_CLK~reg0    ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 0.000        ; 0.072      ; 1.485      ;
; 1.272 ; count_serial[4] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 0.000        ; 0.072      ; 1.539      ;
; 1.302 ; count_serial[0] ; count_serial[1] ; clk_system   ; clk_system  ; 0.000        ; 0.072      ; 1.569      ;
; 1.322 ; count_serial[0] ; count_serial[4] ; clk_system   ; clk_system  ; 0.000        ; 0.072      ; 1.589      ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_in0'                                                              ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_in0 ; Rise       ; clk_in0                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; \process_1:main_count[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; \process_1:main_count[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Rise       ; clk_system                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Rise       ; count[0]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Rise       ; count[1]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Rise       ; count[2]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Rise       ; count[3]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Rise       ; count[4]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; dac_wr_pin~reg0               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; dds_io_update~reg0            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; dds_master_reset~reg0         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; main_count[0]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; main_count[1]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; main_count[2]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; main_count[3]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; main_count[4]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; main_count[5]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; par_add[1]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; par_add[2]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; par_add[3]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; par_add[4]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; par_add[5]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; par_data[0]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; par_data[10]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; par_data[11]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; par_data[3]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; par_data[4]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; par_data[7]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; par_data[8]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; par_wr[0]                     ;
; 0.230  ; 0.446        ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; \process_1:main_count[0]      ;
; 0.230  ; 0.446        ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; \process_1:main_count[1]      ;
; 0.230  ; 0.446        ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; dac_wr_pin~reg0               ;
; 0.230  ; 0.446        ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; dds_io_update~reg0            ;
; 0.230  ; 0.446        ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; dds_master_reset~reg0         ;
; 0.230  ; 0.446        ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; main_count[0]                 ;
; 0.230  ; 0.446        ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; main_count[1]                 ;
; 0.230  ; 0.446        ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; main_count[2]                 ;
; 0.230  ; 0.446        ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; main_count[3]                 ;
; 0.230  ; 0.446        ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; main_count[4]                 ;
; 0.230  ; 0.446        ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; main_count[5]                 ;
; 0.230  ; 0.446        ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; par_wr[0]                     ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Rise       ; clk_system                    ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Rise       ; count[0]                      ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Rise       ; count[1]                      ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Rise       ; count[2]                      ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Rise       ; count[3]                      ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Rise       ; count[4]                      ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; par_add[1]                    ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; par_add[2]                    ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; par_add[4]                    ;
; 0.277  ; 0.493        ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; par_add[3]                    ;
; 0.277  ; 0.493        ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; par_add[5]                    ;
; 0.277  ; 0.493        ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; par_data[0]                   ;
; 0.277  ; 0.493        ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; par_data[10]                  ;
; 0.277  ; 0.493        ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; par_data[11]                  ;
; 0.277  ; 0.493        ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; par_data[3]                   ;
; 0.277  ; 0.493        ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; par_data[4]                   ;
; 0.277  ; 0.493        ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; par_data[7]                   ;
; 0.277  ; 0.493        ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; par_data[8]                   ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Fall       ; par_add[1]                    ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Fall       ; par_add[2]                    ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Fall       ; par_add[4]                    ;
; 0.318  ; 0.502        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Fall       ; par_add[3]                    ;
; 0.318  ; 0.502        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Fall       ; par_add[5]                    ;
; 0.318  ; 0.502        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Fall       ; par_data[0]                   ;
; 0.318  ; 0.502        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Fall       ; par_data[10]                  ;
; 0.318  ; 0.502        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Fall       ; par_data[11]                  ;
; 0.318  ; 0.502        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Fall       ; par_data[3]                   ;
; 0.318  ; 0.502        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Fall       ; par_data[4]                   ;
; 0.318  ; 0.502        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Fall       ; par_data[7]                   ;
; 0.318  ; 0.502        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Fall       ; par_data[8]                   ;
; 0.320  ; 0.536        ; 0.216          ; High Pulse Width ; clk_in0 ; Rise       ; clk_system                    ;
; 0.320  ; 0.536        ; 0.216          ; High Pulse Width ; clk_in0 ; Rise       ; count[0]                      ;
; 0.320  ; 0.536        ; 0.216          ; High Pulse Width ; clk_in0 ; Rise       ; count[1]                      ;
; 0.320  ; 0.536        ; 0.216          ; High Pulse Width ; clk_in0 ; Rise       ; count[2]                      ;
; 0.320  ; 0.536        ; 0.216          ; High Pulse Width ; clk_in0 ; Rise       ; count[3]                      ;
; 0.320  ; 0.536        ; 0.216          ; High Pulse Width ; clk_in0 ; Rise       ; count[4]                      ;
; 0.366  ; 0.550        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Fall       ; \process_1:main_count[0]      ;
; 0.366  ; 0.550        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Fall       ; \process_1:main_count[1]      ;
; 0.366  ; 0.550        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Fall       ; dac_wr_pin~reg0               ;
; 0.366  ; 0.550        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Fall       ; dds_io_update~reg0            ;
; 0.366  ; 0.550        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Fall       ; dds_master_reset~reg0         ;
; 0.366  ; 0.550        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Fall       ; main_count[0]                 ;
; 0.366  ; 0.550        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Fall       ; main_count[1]                 ;
; 0.366  ; 0.550        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Fall       ; main_count[2]                 ;
; 0.366  ; 0.550        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Fall       ; main_count[3]                 ;
; 0.366  ; 0.550        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Fall       ; main_count[4]                 ;
; 0.366  ; 0.550        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Fall       ; main_count[5]                 ;
; 0.366  ; 0.550        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Fall       ; par_wr[0]                     ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; clk_in0~input|o               ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; clk_in0~inputclkctrl|inclk[0] ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; clk_in0~inputclkctrl|outclk   ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; \process_1:main_count[0]|clk  ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; \process_1:main_count[1]|clk  ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; clk_system|clk                ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; count[0]|clk                  ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; count[1]|clk                  ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; count[2]|clk                  ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_system'                                                            ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_system ; Rise       ; LED_CLK~reg0                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_system ; Rise       ; LED_LE~reg0                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_system ; Rise       ; LED_SDI[0]~reg0             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_system ; Rise       ; count_serial[0]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_system ; Rise       ; count_serial[1]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_system ; Rise       ; count_serial[2]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_system ; Rise       ; count_serial[3]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_system ; Rise       ; count_serial[4]             ;
; 0.173  ; 0.389        ; 0.216          ; High Pulse Width ; clk_system ; Rise       ; LED_CLK~reg0                ;
; 0.173  ; 0.389        ; 0.216          ; High Pulse Width ; clk_system ; Rise       ; LED_LE~reg0                 ;
; 0.173  ; 0.389        ; 0.216          ; High Pulse Width ; clk_system ; Rise       ; LED_SDI[0]~reg0             ;
; 0.173  ; 0.389        ; 0.216          ; High Pulse Width ; clk_system ; Rise       ; count_serial[0]             ;
; 0.173  ; 0.389        ; 0.216          ; High Pulse Width ; clk_system ; Rise       ; count_serial[1]             ;
; 0.173  ; 0.389        ; 0.216          ; High Pulse Width ; clk_system ; Rise       ; count_serial[2]             ;
; 0.173  ; 0.389        ; 0.216          ; High Pulse Width ; clk_system ; Rise       ; count_serial[3]             ;
; 0.173  ; 0.389        ; 0.216          ; High Pulse Width ; clk_system ; Rise       ; count_serial[4]             ;
; 0.422  ; 0.606        ; 0.184          ; Low Pulse Width  ; clk_system ; Rise       ; LED_CLK~reg0                ;
; 0.422  ; 0.606        ; 0.184          ; Low Pulse Width  ; clk_system ; Rise       ; LED_LE~reg0                 ;
; 0.422  ; 0.606        ; 0.184          ; Low Pulse Width  ; clk_system ; Rise       ; LED_SDI[0]~reg0             ;
; 0.422  ; 0.606        ; 0.184          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[0]             ;
; 0.422  ; 0.606        ; 0.184          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[1]             ;
; 0.422  ; 0.606        ; 0.184          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[2]             ;
; 0.422  ; 0.606        ; 0.184          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[3]             ;
; 0.422  ; 0.606        ; 0.184          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[4]             ;
; 0.443  ; 0.443        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; LED_CLK~reg0|clk            ;
; 0.443  ; 0.443        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; LED_LE~reg0|clk             ;
; 0.443  ; 0.443        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; LED_SDI[0]~reg0|clk         ;
; 0.443  ; 0.443        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; count_serial[0]|clk         ;
; 0.443  ; 0.443        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; count_serial[1]|clk         ;
; 0.443  ; 0.443        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; count_serial[2]|clk         ;
; 0.443  ; 0.443        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; count_serial[3]|clk         ;
; 0.443  ; 0.443        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; count_serial[4]|clk         ;
; 0.444  ; 0.444        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; clk_system~clkctrl|inclk[0] ;
; 0.444  ; 0.444        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; clk_system~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; clk_system|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; clk_system|q                ;
; 0.554  ; 0.554        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; clk_system~clkctrl|inclk[0] ;
; 0.554  ; 0.554        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; clk_system~clkctrl|outclk   ;
; 0.555  ; 0.555        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; LED_CLK~reg0|clk            ;
; 0.555  ; 0.555        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; LED_LE~reg0|clk             ;
; 0.555  ; 0.555        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; LED_SDI[0]~reg0|clk         ;
; 0.555  ; 0.555        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[0]|clk         ;
; 0.555  ; 0.555        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[1]|clk         ;
; 0.555  ; 0.555        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[2]|clk         ;
; 0.555  ; 0.555        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[3]|clk         ;
; 0.555  ; 0.555        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[4]|clk         ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; dac_wr_pin       ; clk_in0    ; 7.852 ; 7.357 ; Fall       ; clk_in0         ;
; dds_io_update    ; clk_in0    ; 6.920 ; 6.586 ; Fall       ; clk_in0         ;
; dds_master_reset ; clk_in0    ; 7.199 ; 6.796 ; Fall       ; clk_in0         ;
; dds_port[*]      ; clk_in0    ; 8.451 ; 7.991 ; Fall       ; clk_in0         ;
;  dds_port[2]     ; clk_in0    ; 7.443 ; 7.108 ; Fall       ; clk_in0         ;
;  dds_port[9]     ; clk_in0    ; 7.415 ; 7.042 ; Fall       ; clk_in0         ;
;  dds_port[10]    ; clk_in0    ; 7.755 ; 7.419 ; Fall       ; clk_in0         ;
;  dds_port[11]    ; clk_in0    ; 7.252 ; 6.918 ; Fall       ; clk_in0         ;
;  dds_port[12]    ; clk_in0    ; 6.981 ; 6.724 ; Fall       ; clk_in0         ;
;  dds_port[13]    ; clk_in0    ; 6.680 ; 6.477 ; Fall       ; clk_in0         ;
;  dds_port[16]    ; clk_in0    ; 7.036 ; 6.730 ; Fall       ; clk_in0         ;
;  dds_port[17]    ; clk_in0    ; 7.012 ; 6.743 ; Fall       ; clk_in0         ;
;  dds_port[18]    ; clk_in0    ; 7.060 ; 6.782 ; Fall       ; clk_in0         ;
;  dds_port[19]    ; clk_in0    ; 7.007 ; 6.727 ; Fall       ; clk_in0         ;
;  dds_port[20]    ; clk_in0    ; 8.451 ; 7.991 ; Fall       ; clk_in0         ;
;  dds_port[21]    ; clk_in0    ; 8.412 ; 7.975 ; Fall       ; clk_in0         ;
;  dds_port[22]    ; clk_in0    ; 8.382 ; 7.955 ; Fall       ; clk_in0         ;
;  dds_port[23]    ; clk_in0    ; 7.739 ; 7.411 ; Fall       ; clk_in0         ;
;  dds_port[24]    ; clk_in0    ; 8.178 ; 7.791 ; Fall       ; clk_in0         ;
;  dds_port[25]    ; clk_in0    ; 8.374 ; 7.943 ; Fall       ; clk_in0         ;
;  dds_port[26]    ; clk_in0    ; 8.172 ; 7.770 ; Fall       ; clk_in0         ;
;  dds_port[27]    ; clk_in0    ; 8.390 ; 7.962 ; Fall       ; clk_in0         ;
; LED_CLK          ; clk_system ; 6.639 ; 6.353 ; Rise       ; clk_system      ;
; LED_LE           ; clk_system ; 6.958 ; 6.642 ; Rise       ; clk_system      ;
; LED_SDI[*]       ; clk_system ; 8.218 ; 7.632 ; Rise       ; clk_system      ;
;  LED_SDI[0]      ; clk_system ; 8.218 ; 7.632 ; Rise       ; clk_system      ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; dac_wr_pin       ; clk_in0    ; 7.627 ; 7.134 ; Fall       ; clk_in0         ;
; dds_io_update    ; clk_in0    ; 6.660 ; 6.335 ; Fall       ; clk_in0         ;
; dds_master_reset ; clk_in0    ; 6.928 ; 6.537 ; Fall       ; clk_in0         ;
; dds_port[*]      ; clk_in0    ; 6.430 ; 6.230 ; Fall       ; clk_in0         ;
;  dds_port[2]     ; clk_in0    ; 7.163 ; 6.836 ; Fall       ; clk_in0         ;
;  dds_port[9]     ; clk_in0    ; 7.136 ; 6.773 ; Fall       ; clk_in0         ;
;  dds_port[10]    ; clk_in0    ; 7.459 ; 7.132 ; Fall       ; clk_in0         ;
;  dds_port[11]    ; clk_in0    ; 6.978 ; 6.654 ; Fall       ; clk_in0         ;
;  dds_port[12]    ; clk_in0    ; 6.719 ; 6.468 ; Fall       ; clk_in0         ;
;  dds_port[13]    ; clk_in0    ; 6.430 ; 6.230 ; Fall       ; clk_in0         ;
;  dds_port[16]    ; clk_in0    ; 6.771 ; 6.473 ; Fall       ; clk_in0         ;
;  dds_port[17]    ; clk_in0    ; 6.748 ; 6.485 ; Fall       ; clk_in0         ;
;  dds_port[18]    ; clk_in0    ; 6.794 ; 6.523 ; Fall       ; clk_in0         ;
;  dds_port[19]    ; clk_in0    ; 6.743 ; 6.470 ; Fall       ; clk_in0         ;
;  dds_port[20]    ; clk_in0    ; 8.130 ; 7.684 ; Fall       ; clk_in0         ;
;  dds_port[21]    ; clk_in0    ; 8.092 ; 7.668 ; Fall       ; clk_in0         ;
;  dds_port[22]    ; clk_in0    ; 8.063 ; 7.649 ; Fall       ; clk_in0         ;
;  dds_port[23]    ; clk_in0    ; 7.446 ; 7.126 ; Fall       ; clk_in0         ;
;  dds_port[24]    ; clk_in0    ; 7.868 ; 7.491 ; Fall       ; clk_in0         ;
;  dds_port[25]    ; clk_in0    ; 8.056 ; 7.637 ; Fall       ; clk_in0         ;
;  dds_port[26]    ; clk_in0    ; 7.861 ; 7.471 ; Fall       ; clk_in0         ;
;  dds_port[27]    ; clk_in0    ; 8.071 ; 7.655 ; Fall       ; clk_in0         ;
; LED_CLK          ; clk_system ; 6.358 ; 6.079 ; Rise       ; clk_system      ;
; LED_LE           ; clk_system ; 6.665 ; 6.357 ; Rise       ; clk_system      ;
; LED_SDI[*]       ; clk_system ; 7.951 ; 7.368 ; Rise       ; clk_system      ;
;  LED_SDI[0]      ; clk_system ; 7.951 ; 7.368 ; Rise       ; clk_system      ;
+------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------+
; Fast 1200mV 0C Model Setup Summary  ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; clk_in0    ; -0.402 ; -6.768        ;
; clk_system ; 0.041  ; 0.000         ;
+------------+--------+---------------+


+------------------------------------+
; Fast 1200mV 0C Model Hold Summary  ;
+------------+-------+---------------+
; Clock      ; Slack ; End Point TNS ;
+------------+-------+---------------+
; clk_in0    ; 0.135 ; 0.000         ;
; clk_system ; 0.187 ; 0.000         ;
+------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+------------+--------+----------------------------+
; Clock      ; Slack  ; End Point TNS              ;
+------------+--------+----------------------------+
; clk_in0    ; -3.000 ; -42.931                    ;
; clk_system ; -1.000 ; -8.000                     ;
+------------+--------+----------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_in0'                                                                                ;
+--------+---------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -0.402 ; main_count[1] ; par_data[10]          ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.565      ;
; -0.402 ; main_count[1] ; par_data[11]          ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.565      ;
; -0.402 ; main_count[1] ; par_add[5]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.565      ;
; -0.400 ; main_count[1] ; par_data[4]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.563      ;
; -0.391 ; main_count[1] ; par_add[4]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.177      ; 1.555      ;
; -0.391 ; main_count[1] ; par_add[1]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.177      ; 1.555      ;
; -0.386 ; main_count[1] ; par_add[3]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.549      ;
; -0.385 ; main_count[1] ; par_data[8]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.548      ;
; -0.382 ; main_count[1] ; par_data[7]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.545      ;
; -0.365 ; main_count[1] ; par_data[0]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.528      ;
; -0.363 ; main_count[1] ; par_data[3]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.526      ;
; -0.355 ; main_count[1] ; par_add[2]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.177      ; 1.519      ;
; -0.322 ; main_count[5] ; par_wr[0]             ; clk_in0      ; clk_in0     ; 1.000        ; -0.037     ; 1.272      ;
; -0.298 ; main_count[3] ; par_wr[0]             ; clk_in0      ; clk_in0     ; 1.000        ; -0.037     ; 1.248      ;
; -0.276 ; main_count[5] ; par_add[5]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.439      ;
; -0.275 ; main_count[5] ; par_data[4]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.438      ;
; -0.271 ; count[2]      ; clk_system            ; clk_in0      ; clk_in0     ; 1.000        ; -0.037     ; 1.221      ;
; -0.268 ; main_count[4] ; par_add[2]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.177      ; 1.432      ;
; -0.250 ; main_count[4] ; par_add[1]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.177      ; 1.414      ;
; -0.248 ; main_count[3] ; par_data[10]          ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.411      ;
; -0.248 ; main_count[3] ; par_data[11]          ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.411      ;
; -0.248 ; main_count[3] ; par_add[5]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.411      ;
; -0.248 ; main_count[4] ; par_add[4]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.177      ; 1.412      ;
; -0.246 ; main_count[3] ; par_data[4]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.409      ;
; -0.245 ; main_count[4] ; dds_master_reset~reg0 ; clk_in0      ; clk_in0     ; 1.000        ; -0.037     ; 1.195      ;
; -0.242 ; main_count[2] ; par_wr[0]             ; clk_in0      ; clk_in0     ; 1.000        ; -0.037     ; 1.192      ;
; -0.239 ; count[0]      ; clk_system            ; clk_in0      ; clk_in0     ; 1.000        ; -0.037     ; 1.189      ;
; -0.232 ; main_count[3] ; par_add[3]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.395      ;
; -0.231 ; main_count[3] ; par_data[8]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.394      ;
; -0.228 ; main_count[3] ; par_data[7]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.391      ;
; -0.223 ; main_count[0] ; par_data[10]          ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.386      ;
; -0.223 ; main_count[0] ; par_data[11]          ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.386      ;
; -0.223 ; main_count[0] ; par_add[5]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.386      ;
; -0.221 ; main_count[0] ; par_data[4]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.384      ;
; -0.216 ; main_count[4] ; par_data[11]          ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.379      ;
; -0.214 ; main_count[4] ; par_data[8]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.377      ;
; -0.212 ; main_count[0] ; par_add[4]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.177      ; 1.376      ;
; -0.212 ; main_count[0] ; par_add[1]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.177      ; 1.376      ;
; -0.211 ; main_count[3] ; par_data[0]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.374      ;
; -0.209 ; main_count[3] ; par_data[3]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.372      ;
; -0.207 ; main_count[0] ; par_add[3]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.370      ;
; -0.206 ; main_count[0] ; par_data[8]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.369      ;
; -0.203 ; main_count[0] ; par_data[7]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.366      ;
; -0.197 ; count[3]      ; clk_system            ; clk_in0      ; clk_in0     ; 1.000        ; -0.037     ; 1.147      ;
; -0.190 ; main_count[5] ; par_add[2]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.177      ; 1.354      ;
; -0.188 ; main_count[0] ; par_add[2]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.177      ; 1.352      ;
; -0.186 ; count[1]      ; clk_system            ; clk_in0      ; clk_in0     ; 1.000        ; -0.037     ; 1.136      ;
; -0.186 ; main_count[0] ; par_data[0]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.349      ;
; -0.185 ; main_count[3] ; dds_master_reset~reg0 ; clk_in0      ; clk_in0     ; 1.000        ; -0.037     ; 1.135      ;
; -0.184 ; main_count[0] ; par_data[3]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.347      ;
; -0.177 ; main_count[5] ; main_count[5]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 1.126      ;
; -0.177 ; main_count[5] ; main_count[4]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 1.126      ;
; -0.177 ; main_count[5] ; main_count[3]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 1.126      ;
; -0.177 ; main_count[5] ; main_count[2]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 1.126      ;
; -0.177 ; main_count[5] ; main_count[1]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 1.126      ;
; -0.177 ; main_count[5] ; main_count[0]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 1.126      ;
; -0.169 ; main_count[4] ; par_data[10]          ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.332      ;
; -0.169 ; main_count[4] ; par_add[5]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.332      ;
; -0.167 ; main_count[4] ; par_data[4]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.330      ;
; -0.166 ; main_count[4] ; main_count[5]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 1.115      ;
; -0.166 ; main_count[4] ; main_count[4]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 1.115      ;
; -0.166 ; main_count[4] ; main_count[3]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 1.115      ;
; -0.166 ; main_count[4] ; main_count[2]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 1.115      ;
; -0.166 ; main_count[4] ; main_count[1]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 1.115      ;
; -0.166 ; main_count[4] ; main_count[0]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 1.115      ;
; -0.162 ; main_count[5] ; par_add[1]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.177      ; 1.326      ;
; -0.159 ; main_count[4] ; par_wr[0]             ; clk_in0      ; clk_in0     ; 1.000        ; -0.037     ; 1.109      ;
; -0.159 ; main_count[2] ; main_count[5]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 1.108      ;
; -0.159 ; main_count[2] ; main_count[4]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 1.108      ;
; -0.159 ; main_count[2] ; main_count[3]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 1.108      ;
; -0.159 ; main_count[2] ; main_count[2]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 1.108      ;
; -0.159 ; main_count[2] ; main_count[1]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 1.108      ;
; -0.159 ; main_count[2] ; main_count[0]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 1.108      ;
; -0.153 ; main_count[4] ; par_add[3]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.316      ;
; -0.149 ; main_count[4] ; par_data[7]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.312      ;
; -0.148 ; main_count[1] ; par_wr[0]             ; clk_in0      ; clk_in0     ; 1.000        ; -0.037     ; 1.098      ;
; -0.132 ; main_count[4] ; par_data[0]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.295      ;
; -0.130 ; main_count[4] ; par_data[3]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.293      ;
; -0.125 ; main_count[2] ; dds_master_reset~reg0 ; clk_in0      ; clk_in0     ; 1.000        ; -0.037     ; 1.075      ;
; -0.114 ; main_count[3] ; par_add[1]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.177      ; 1.278      ;
; -0.114 ; main_count[3] ; par_add[2]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.177      ; 1.278      ;
; -0.113 ; main_count[3] ; par_add[4]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.177      ; 1.277      ;
; -0.104 ; main_count[0] ; dds_master_reset~reg0 ; clk_in0      ; clk_in0     ; 1.000        ; -0.037     ; 1.054      ;
; -0.101 ; main_count[5] ; par_data[10]          ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.264      ;
; -0.101 ; main_count[5] ; par_data[11]          ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.264      ;
; -0.091 ; main_count[5] ; par_add[3]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.254      ;
; -0.090 ; main_count[5] ; par_add[4]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.177      ; 1.254      ;
; -0.090 ; main_count[5] ; par_data[8]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.253      ;
; -0.083 ; clk_system    ; clk_system            ; clk_system   ; clk_in0     ; 0.500        ; 1.107      ; 1.772      ;
; -0.081 ; main_count[5] ; par_data[7]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.244      ;
; -0.081 ; main_count[2] ; par_add[1]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.177      ; 1.245      ;
; -0.079 ; main_count[2] ; par_add[4]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.177      ; 1.243      ;
; -0.073 ; main_count[0] ; dds_io_update~reg0    ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 1.022      ;
; -0.071 ; main_count[5] ; par_data[0]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.234      ;
; -0.070 ; main_count[5] ; par_data[3]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.233      ;
; -0.065 ; count[1]      ; count[3]              ; clk_in0      ; clk_in0     ; 1.000        ; -0.037     ; 1.015      ;
; -0.057 ; count[3]      ; count[4]              ; clk_in0      ; clk_in0     ; 1.000        ; -0.037     ; 1.007      ;
; -0.057 ; main_count[2] ; par_data[11]          ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.220      ;
; -0.055 ; main_count[2] ; par_data[8]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.218      ;
; -0.046 ; main_count[2] ; par_data[10]          ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.209      ;
+--------+---------------+-----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_system'                                                                        ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.041 ; count_serial[0] ; count_serial[1] ; clk_system   ; clk_system  ; 1.000        ; -0.036     ; 0.910      ;
; 0.056 ; count_serial[3] ; count_serial[4] ; clk_system   ; clk_system  ; 1.000        ; -0.036     ; 0.895      ;
; 0.065 ; count_serial[0] ; count_serial[4] ; clk_system   ; clk_system  ; 1.000        ; -0.036     ; 0.886      ;
; 0.112 ; count_serial[2] ; count_serial[4] ; clk_system   ; clk_system  ; 1.000        ; -0.036     ; 0.839      ;
; 0.137 ; count_serial[4] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 1.000        ; -0.036     ; 0.814      ;
; 0.142 ; count_serial[4] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 1.000        ; -0.036     ; 0.809      ;
; 0.148 ; count_serial[3] ; count_serial[1] ; clk_system   ; clk_system  ; 1.000        ; -0.036     ; 0.803      ;
; 0.158 ; LED_CLK~reg0    ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 1.000        ; -0.036     ; 0.793      ;
; 0.160 ; count_serial[1] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 1.000        ; -0.036     ; 0.791      ;
; 0.183 ; count_serial[0] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 1.000        ; -0.036     ; 0.768      ;
; 0.188 ; count_serial[1] ; count_serial[1] ; clk_system   ; clk_system  ; 1.000        ; -0.036     ; 0.763      ;
; 0.203 ; count_serial[3] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 1.000        ; -0.036     ; 0.748      ;
; 0.204 ; count_serial[2] ; count_serial[1] ; clk_system   ; clk_system  ; 1.000        ; -0.036     ; 0.747      ;
; 0.209 ; count_serial[1] ; count_serial[4] ; clk_system   ; clk_system  ; 1.000        ; -0.036     ; 0.742      ;
; 0.212 ; count_serial[0] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 1.000        ; -0.036     ; 0.739      ;
; 0.258 ; count_serial[2] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 1.000        ; -0.036     ; 0.693      ;
; 0.280 ; count_serial[0] ; LED_SDI[0]~reg0 ; clk_system   ; clk_system  ; 1.000        ; -0.036     ; 0.671      ;
; 0.313 ; count_serial[0] ; count_serial[3] ; clk_system   ; clk_system  ; 1.000        ; -0.036     ; 0.638      ;
; 0.313 ; count_serial[3] ; LED_SDI[0]~reg0 ; clk_system   ; clk_system  ; 1.000        ; -0.036     ; 0.638      ;
; 0.314 ; count_serial[0] ; count_serial[2] ; clk_system   ; clk_system  ; 1.000        ; -0.036     ; 0.637      ;
; 0.323 ; LED_LE~reg0     ; LED_LE~reg0     ; clk_system   ; clk_system  ; 1.000        ; -0.036     ; 0.628      ;
; 0.327 ; count_serial[4] ; count_serial[1] ; clk_system   ; clk_system  ; 1.000        ; -0.036     ; 0.624      ;
; 0.339 ; count_serial[2] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 1.000        ; -0.036     ; 0.612      ;
; 0.343 ; count_serial[3] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 1.000        ; -0.036     ; 0.608      ;
; 0.359 ; count_serial[1] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 1.000        ; -0.036     ; 0.592      ;
; 0.411 ; count_serial[2] ; count_serial[3] ; clk_system   ; clk_system  ; 1.000        ; -0.036     ; 0.540      ;
; 0.531 ; count_serial[1] ; count_serial[3] ; clk_system   ; clk_system  ; 1.000        ; -0.036     ; 0.420      ;
; 0.531 ; count_serial[1] ; count_serial[2] ; clk_system   ; clk_system  ; 1.000        ; -0.036     ; 0.420      ;
; 0.552 ; count_serial[4] ; LED_SDI[0]~reg0 ; clk_system   ; clk_system  ; 1.000        ; -0.036     ; 0.399      ;
; 0.592 ; count_serial[0] ; count_serial[0] ; clk_system   ; clk_system  ; 1.000        ; -0.036     ; 0.359      ;
; 0.592 ; count_serial[4] ; count_serial[4] ; clk_system   ; clk_system  ; 1.000        ; -0.036     ; 0.359      ;
; 0.592 ; count_serial[3] ; count_serial[3] ; clk_system   ; clk_system  ; 1.000        ; -0.036     ; 0.359      ;
; 0.592 ; count_serial[2] ; count_serial[2] ; clk_system   ; clk_system  ; 1.000        ; -0.036     ; 0.359      ;
; 0.601 ; LED_SDI[0]~reg0 ; LED_SDI[0]~reg0 ; clk_system   ; clk_system  ; 1.000        ; -0.036     ; 0.350      ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_in0'                                                                                              ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.135 ; clk_system               ; clk_system               ; clk_system   ; clk_in0     ; 0.000        ; 1.158      ; 1.512      ;
; 0.176 ; par_data[10]             ; par_data[10]             ; clk_in0      ; clk_in0     ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; par_data[8]              ; par_data[8]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; par_data[7]              ; par_data[7]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; par_data[4]              ; par_data[4]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; par_data[3]              ; par_data[3]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; par_data[11]             ; par_data[11]             ; clk_in0      ; clk_in0     ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; par_data[0]              ; par_data[0]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; par_add[5]               ; par_add[5]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; par_add[3]               ; par_add[3]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; par_add[2]               ; par_add[2]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.047      ; 0.307      ;
; 0.185 ; dac_wr_pin~reg0          ; dac_wr_pin~reg0          ; clk_in0      ; clk_in0     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; \process_1:main_count[1] ; \process_1:main_count[1] ; clk_in0      ; clk_in0     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; dds_master_reset~reg0    ; dds_master_reset~reg0    ; clk_in0      ; clk_in0     ; 0.000        ; 0.038      ; 0.307      ;
; 0.186 ; count[1]                 ; count[1]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; count[3]                 ; count[3]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; count[4]                 ; count[4]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.037      ; 0.307      ;
; 0.192 ; \process_1:main_count[0] ; \process_1:main_count[0] ; clk_in0      ; clk_in0     ; 0.000        ; 0.038      ; 0.314      ;
; 0.193 ; count[0]                 ; count[0]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.037      ; 0.314      ;
; 0.196 ; \process_1:main_count[1] ; \process_1:main_count[0] ; clk_in0      ; clk_in0     ; 0.000        ; 0.038      ; 0.318      ;
; 0.197 ; \process_1:main_count[0] ; \process_1:main_count[1] ; clk_in0      ; clk_in0     ; 0.000        ; 0.038      ; 0.319      ;
; 0.200 ; \process_1:main_count[1] ; dac_wr_pin~reg0          ; clk_in0      ; clk_in0     ; 0.000        ; 0.038      ; 0.322      ;
; 0.227 ; main_count[5]            ; main_count[5]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.038      ; 0.349      ;
; 0.283 ; main_count[0]            ; dds_io_update~reg0       ; clk_in0      ; clk_in0     ; 0.000        ; 0.038      ; 0.405      ;
; 0.298 ; count[4]                 ; count[0]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.037      ; 0.419      ;
; 0.299 ; \process_1:main_count[0] ; dac_wr_pin~reg0          ; clk_in0      ; clk_in0     ; 0.000        ; 0.038      ; 0.421      ;
; 0.322 ; main_count[1]            ; main_count[1]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.038      ; 0.444      ;
; 0.328 ; main_count[2]            ; main_count[2]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.038      ; 0.450      ;
; 0.331 ; main_count[4]            ; main_count[4]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.038      ; 0.453      ;
; 0.335 ; main_count[3]            ; main_count[3]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.038      ; 0.457      ;
; 0.340 ; main_count[0]            ; main_count[0]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.038      ; 0.462      ;
; 0.372 ; count[2]                 ; count[3]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.037      ; 0.493      ;
; 0.384 ; main_count[4]            ; par_add[3]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.261      ; 0.729      ;
; 0.397 ; count[0]                 ; count[3]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.037      ; 0.518      ;
; 0.398 ; count[0]                 ; count[4]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.037      ; 0.519      ;
; 0.398 ; main_count[2]            ; par_data[10]             ; clk_in0      ; clk_in0     ; 0.000        ; 0.261      ; 0.743      ;
; 0.400 ; count[0]                 ; count[1]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.037      ; 0.521      ;
; 0.417 ; count[4]                 ; count[2]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.037      ; 0.538      ;
; 0.418 ; dds_io_update~reg0       ; dds_io_update~reg0       ; clk_in0      ; clk_in0     ; 0.000        ; 0.038      ; 0.540      ;
; 0.425 ; main_count[1]            ; par_wr[0]                ; clk_in0      ; clk_in0     ; 0.000        ; 0.039      ; 0.548      ;
; 0.434 ; main_count[3]            ; dds_io_update~reg0       ; clk_in0      ; clk_in0     ; 0.000        ; 0.038      ; 0.556      ;
; 0.442 ; main_count[4]            ; par_data[7]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.261      ; 0.787      ;
; 0.442 ; main_count[4]            ; par_data[3]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.261      ; 0.787      ;
; 0.443 ; main_count[4]            ; par_data[0]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.261      ; 0.788      ;
; 0.443 ; main_count[3]            ; par_add[3]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.261      ; 0.788      ;
; 0.444 ; main_count[4]            ; dds_master_reset~reg0    ; clk_in0      ; clk_in0     ; 0.000        ; 0.039      ; 0.567      ;
; 0.460 ; main_count[3]            ; par_data[10]             ; clk_in0      ; clk_in0     ; 0.000        ; 0.261      ; 0.805      ;
; 0.461 ; main_count[4]            ; par_data[10]             ; clk_in0      ; clk_in0     ; 0.000        ; 0.261      ; 0.806      ;
; 0.471 ; main_count[1]            ; main_count[2]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.038      ; 0.593      ;
; 0.484 ; main_count[3]            ; main_count[4]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.038      ; 0.606      ;
; 0.486 ; main_count[2]            ; main_count[3]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.038      ; 0.608      ;
; 0.487 ; main_count[0]            ; main_count[1]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.038      ; 0.609      ;
; 0.489 ; main_count[4]            ; main_count[5]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.038      ; 0.611      ;
; 0.489 ; main_count[2]            ; main_count[4]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.038      ; 0.611      ;
; 0.490 ; main_count[0]            ; main_count[2]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.038      ; 0.612      ;
; 0.495 ; main_count[2]            ; par_data[4]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.261      ; 0.840      ;
; 0.497 ; main_count[3]            ; par_data[3]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.261      ; 0.842      ;
; 0.497 ; par_wr[0]                ; par_wr[0]                ; clk_in0      ; clk_in0     ; 0.000        ; 0.038      ; 0.619      ;
; 0.498 ; main_count[3]            ; par_data[7]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.261      ; 0.843      ;
; 0.498 ; main_count[2]            ; par_add[3]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.261      ; 0.843      ;
; 0.499 ; main_count[3]            ; par_data[0]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.261      ; 0.844      ;
; 0.501 ; main_count[2]            ; par_data[0]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.261      ; 0.846      ;
; 0.504 ; main_count[0]            ; par_add[3]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.261      ; 0.849      ;
; 0.507 ; main_count[2]            ; par_wr[0]                ; clk_in0      ; clk_in0     ; 0.000        ; 0.039      ; 0.630      ;
; 0.507 ; main_count[5]            ; par_data[4]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.261      ; 0.852      ;
; 0.509 ; count[0]                 ; count[2]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.037      ; 0.630      ;
; 0.509 ; par_add[1]               ; par_add[1]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.047      ; 0.640      ;
; 0.511 ; main_count[1]            ; dds_io_update~reg0       ; clk_in0      ; clk_in0     ; 0.000        ; 0.038      ; 0.633      ;
; 0.512 ; main_count[2]            ; par_add[5]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.261      ; 0.857      ;
; 0.534 ; main_count[1]            ; main_count[3]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.038      ; 0.656      ;
; 0.537 ; main_count[1]            ; main_count[4]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.038      ; 0.659      ;
; 0.539 ; main_count[2]            ; par_data[3]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.261      ; 0.884      ;
; 0.547 ; main_count[3]            ; main_count[5]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.038      ; 0.669      ;
; 0.548 ; main_count[3]            ; par_add[2]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.262      ; 0.894      ;
; 0.549 ; count[1]                 ; count[2]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.037      ; 0.670      ;
; 0.552 ; main_count[2]            ; main_count[5]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.038      ; 0.674      ;
; 0.553 ; main_count[5]            ; par_add[2]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.262      ; 0.899      ;
; 0.553 ; main_count[3]            ; par_add[1]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.262      ; 0.899      ;
; 0.553 ; main_count[0]            ; main_count[3]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.038      ; 0.675      ;
; 0.556 ; main_count[0]            ; main_count[4]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.038      ; 0.678      ;
; 0.558 ; main_count[2]            ; par_data[8]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.261      ; 0.903      ;
; 0.560 ; count[1]                 ; count[0]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.037      ; 0.681      ;
; 0.561 ; main_count[3]            ; par_add[4]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.262      ; 0.907      ;
; 0.562 ; main_count[4]            ; par_add[1]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.262      ; 0.908      ;
; 0.562 ; main_count[4]            ; par_add[2]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.262      ; 0.908      ;
; 0.563 ; count[1]                 ; count[4]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.037      ; 0.684      ;
; 0.568 ; main_count[5]            ; dds_io_update~reg0       ; clk_in0      ; clk_in0     ; 0.000        ; 0.038      ; 0.690      ;
; 0.576 ; main_count[4]            ; par_add[5]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.261      ; 0.921      ;
; 0.581 ; main_count[0]            ; par_data[7]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.261      ; 0.926      ;
; 0.581 ; main_count[0]            ; par_data[3]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.261      ; 0.926      ;
; 0.582 ; main_count[0]            ; par_data[0]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.261      ; 0.927      ;
; 0.589 ; main_count[5]            ; dds_master_reset~reg0    ; clk_in0      ; clk_in0     ; 0.000        ; 0.039      ; 0.712      ;
; 0.593 ; main_count[3]            ; par_add[5]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.261      ; 0.938      ;
; 0.596 ; main_count[4]            ; par_data[4]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.261      ; 0.941      ;
; 0.599 ; main_count[2]            ; par_add[2]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.262      ; 0.945      ;
; 0.600 ; main_count[1]            ; main_count[5]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.038      ; 0.722      ;
; 0.605 ; main_count[2]            ; par_add[4]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.262      ; 0.951      ;
; 0.609 ; main_count[0]            ; par_wr[0]                ; clk_in0      ; clk_in0     ; 0.000        ; 0.039      ; 0.732      ;
; 0.610 ; main_count[5]            ; par_wr[0]                ; clk_in0      ; clk_in0     ; 0.000        ; 0.039      ; 0.733      ;
; 0.613 ; main_count[3]            ; par_data[4]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.261      ; 0.958      ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_system'                                                                         ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; LED_LE~reg0     ; LED_LE~reg0     ; clk_system   ; clk_system  ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; LED_SDI[0]~reg0 ; LED_SDI[0]~reg0 ; clk_system   ; clk_system  ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; count_serial[2] ; count_serial[2] ; clk_system   ; clk_system  ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; count_serial[4] ; count_serial[4] ; clk_system   ; clk_system  ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; count_serial[3] ; count_serial[3] ; clk_system   ; clk_system  ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; count_serial[0] ; count_serial[0] ; clk_system   ; clk_system  ; 0.000        ; 0.036      ; 0.314      ;
; 0.215 ; count_serial[4] ; LED_SDI[0]~reg0 ; clk_system   ; clk_system  ; 0.000        ; 0.036      ; 0.335      ;
; 0.229 ; count_serial[1] ; count_serial[2] ; clk_system   ; clk_system  ; 0.000        ; 0.036      ; 0.349      ;
; 0.229 ; count_serial[1] ; count_serial[3] ; clk_system   ; clk_system  ; 0.000        ; 0.036      ; 0.349      ;
; 0.319 ; count_serial[2] ; count_serial[3] ; clk_system   ; clk_system  ; 0.000        ; 0.036      ; 0.439      ;
; 0.370 ; count_serial[2] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 0.000        ; 0.036      ; 0.490      ;
; 0.378 ; count_serial[2] ; count_serial[1] ; clk_system   ; clk_system  ; 0.000        ; 0.036      ; 0.498      ;
; 0.378 ; count_serial[2] ; count_serial[4] ; clk_system   ; clk_system  ; 0.000        ; 0.036      ; 0.498      ;
; 0.380 ; count_serial[4] ; count_serial[1] ; clk_system   ; clk_system  ; 0.000        ; 0.036      ; 0.500      ;
; 0.382 ; count_serial[1] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 0.000        ; 0.036      ; 0.502      ;
; 0.392 ; count_serial[2] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 0.000        ; 0.036      ; 0.512      ;
; 0.393 ; count_serial[3] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 0.000        ; 0.036      ; 0.513      ;
; 0.400 ; count_serial[0] ; count_serial[2] ; clk_system   ; clk_system  ; 0.000        ; 0.036      ; 0.520      ;
; 0.401 ; count_serial[0] ; count_serial[3] ; clk_system   ; clk_system  ; 0.000        ; 0.036      ; 0.521      ;
; 0.402 ; count_serial[3] ; LED_SDI[0]~reg0 ; clk_system   ; clk_system  ; 0.000        ; 0.036      ; 0.522      ;
; 0.412 ; count_serial[0] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 0.000        ; 0.036      ; 0.532      ;
; 0.431 ; count_serial[0] ; LED_SDI[0]~reg0 ; clk_system   ; clk_system  ; 0.000        ; 0.036      ; 0.551      ;
; 0.431 ; count_serial[3] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 0.000        ; 0.036      ; 0.551      ;
; 0.439 ; count_serial[3] ; count_serial[1] ; clk_system   ; clk_system  ; 0.000        ; 0.036      ; 0.559      ;
; 0.439 ; count_serial[3] ; count_serial[4] ; clk_system   ; clk_system  ; 0.000        ; 0.036      ; 0.559      ;
; 0.457 ; count_serial[1] ; count_serial[1] ; clk_system   ; clk_system  ; 0.000        ; 0.036      ; 0.577      ;
; 0.472 ; count_serial[1] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 0.000        ; 0.036      ; 0.592      ;
; 0.493 ; count_serial[1] ; count_serial[4] ; clk_system   ; clk_system  ; 0.000        ; 0.036      ; 0.613      ;
; 0.495 ; count_serial[4] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 0.000        ; 0.036      ; 0.615      ;
; 0.496 ; count_serial[0] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 0.000        ; 0.036      ; 0.616      ;
; 0.520 ; LED_CLK~reg0    ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 0.000        ; 0.036      ; 0.640      ;
; 0.555 ; count_serial[4] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 0.000        ; 0.036      ; 0.675      ;
; 0.563 ; count_serial[0] ; count_serial[1] ; clk_system   ; clk_system  ; 0.000        ; 0.036      ; 0.683      ;
; 0.563 ; count_serial[0] ; count_serial[4] ; clk_system   ; clk_system  ; 0.000        ; 0.036      ; 0.683      ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_in0'                                                              ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_in0 ; Rise       ; clk_in0                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in0 ; Fall       ; \process_1:main_count[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in0 ; Fall       ; \process_1:main_count[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in0 ; Rise       ; clk_system                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in0 ; Rise       ; count[0]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in0 ; Rise       ; count[1]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in0 ; Rise       ; count[2]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in0 ; Rise       ; count[3]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in0 ; Rise       ; count[4]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in0 ; Fall       ; dac_wr_pin~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in0 ; Fall       ; dds_io_update~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in0 ; Fall       ; dds_master_reset~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in0 ; Fall       ; main_count[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in0 ; Fall       ; main_count[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in0 ; Fall       ; main_count[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in0 ; Fall       ; main_count[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in0 ; Fall       ; main_count[4]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in0 ; Fall       ; main_count[5]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in0 ; Fall       ; par_add[1]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in0 ; Fall       ; par_add[2]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in0 ; Fall       ; par_add[3]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in0 ; Fall       ; par_add[4]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in0 ; Fall       ; par_add[5]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in0 ; Fall       ; par_data[0]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in0 ; Fall       ; par_data[10]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in0 ; Fall       ; par_data[11]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in0 ; Fall       ; par_data[3]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in0 ; Fall       ; par_data[4]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in0 ; Fall       ; par_data[7]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in0 ; Fall       ; par_data[8]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in0 ; Fall       ; par_wr[0]                     ;
; -0.293 ; -0.077       ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; par_add[1]                    ;
; -0.293 ; -0.077       ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; par_add[2]                    ;
; -0.293 ; -0.077       ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; par_add[3]                    ;
; -0.293 ; -0.077       ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; par_add[4]                    ;
; -0.293 ; -0.077       ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; par_add[5]                    ;
; -0.293 ; -0.077       ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; par_data[0]                   ;
; -0.293 ; -0.077       ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; par_data[10]                  ;
; -0.293 ; -0.077       ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; par_data[11]                  ;
; -0.293 ; -0.077       ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; par_data[3]                   ;
; -0.293 ; -0.077       ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; par_data[4]                   ;
; -0.293 ; -0.077       ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; par_data[7]                   ;
; -0.293 ; -0.077       ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; par_data[8]                   ;
; -0.270 ; -0.054       ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; dds_master_reset~reg0         ;
; -0.270 ; -0.054       ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; par_wr[0]                     ;
; -0.269 ; -0.053       ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; \process_1:main_count[0]      ;
; -0.269 ; -0.053       ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; \process_1:main_count[1]      ;
; -0.269 ; -0.053       ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; dac_wr_pin~reg0               ;
; -0.269 ; -0.053       ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; dds_io_update~reg0            ;
; -0.269 ; -0.053       ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; main_count[0]                 ;
; -0.269 ; -0.053       ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; main_count[1]                 ;
; -0.269 ; -0.053       ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; main_count[2]                 ;
; -0.269 ; -0.053       ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; main_count[3]                 ;
; -0.269 ; -0.053       ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; main_count[4]                 ;
; -0.269 ; -0.053       ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; main_count[5]                 ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width  ; clk_in0 ; Rise       ; clk_system                    ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width  ; clk_in0 ; Rise       ; count[0]                      ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width  ; clk_in0 ; Rise       ; count[1]                      ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width  ; clk_in0 ; Rise       ; count[2]                      ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width  ; clk_in0 ; Rise       ; count[3]                      ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width  ; clk_in0 ; Rise       ; count[4]                      ;
; -0.071 ; -0.071       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; par_add[1]|clk                ;
; -0.071 ; -0.071       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; par_add[2]|clk                ;
; -0.071 ; -0.071       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; par_add[3]|clk                ;
; -0.071 ; -0.071       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; par_add[4]|clk                ;
; -0.071 ; -0.071       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; par_add[5]|clk                ;
; -0.071 ; -0.071       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; par_data[0]|clk               ;
; -0.071 ; -0.071       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; par_data[10]|clk              ;
; -0.071 ; -0.071       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; par_data[11]|clk              ;
; -0.071 ; -0.071       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; par_data[3]|clk               ;
; -0.071 ; -0.071       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; par_data[4]|clk               ;
; -0.071 ; -0.071       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; par_data[7]|clk               ;
; -0.071 ; -0.071       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; par_data[8]|clk               ;
; -0.051 ; -0.051       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; clk_in0~input|o               ;
; -0.048 ; -0.048       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; dds_master_reset~reg0|clk     ;
; -0.048 ; -0.048       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; par_wr[0]|clk                 ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; \process_1:main_count[0]|clk  ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; \process_1:main_count[1]|clk  ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; clk_system|clk                ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; count[0]|clk                  ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; count[1]|clk                  ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; count[2]|clk                  ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; count[3]|clk                  ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; count[4]|clk                  ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; dac_wr_pin~reg0|clk           ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; dds_io_update~reg0|clk        ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; main_count[0]|clk             ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; main_count[1]|clk             ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; main_count[2]|clk             ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; main_count[3]|clk             ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; main_count[4]|clk             ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; main_count[5]|clk             ;
; -0.039 ; -0.039       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; clk_in0~inputclkctrl|inclk[0] ;
; -0.039 ; -0.039       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; clk_in0~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_in0 ; Rise       ; clk_in0~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; clk_in0~input|i               ;
; 0.825  ; 1.041        ; 0.216          ; High Pulse Width ; clk_in0 ; Rise       ; clk_system                    ;
; 0.825  ; 1.041        ; 0.216          ; High Pulse Width ; clk_in0 ; Rise       ; count[0]                      ;
; 0.825  ; 1.041        ; 0.216          ; High Pulse Width ; clk_in0 ; Rise       ; count[1]                      ;
; 0.825  ; 1.041        ; 0.216          ; High Pulse Width ; clk_in0 ; Rise       ; count[2]                      ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_system'                                                            ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_system ; Rise       ; LED_CLK~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_system ; Rise       ; LED_LE~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_system ; Rise       ; LED_SDI[0]~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_system ; Rise       ; count_serial[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_system ; Rise       ; count_serial[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_system ; Rise       ; count_serial[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_system ; Rise       ; count_serial[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_system ; Rise       ; count_serial[4]             ;
; 0.282  ; 0.466        ; 0.184          ; Low Pulse Width  ; clk_system ; Rise       ; LED_CLK~reg0                ;
; 0.282  ; 0.466        ; 0.184          ; Low Pulse Width  ; clk_system ; Rise       ; LED_LE~reg0                 ;
; 0.282  ; 0.466        ; 0.184          ; Low Pulse Width  ; clk_system ; Rise       ; LED_SDI[0]~reg0             ;
; 0.282  ; 0.466        ; 0.184          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[0]             ;
; 0.282  ; 0.466        ; 0.184          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[1]             ;
; 0.282  ; 0.466        ; 0.184          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[2]             ;
; 0.282  ; 0.466        ; 0.184          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[3]             ;
; 0.282  ; 0.466        ; 0.184          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[4]             ;
; 0.316  ; 0.532        ; 0.216          ; High Pulse Width ; clk_system ; Rise       ; LED_CLK~reg0                ;
; 0.316  ; 0.532        ; 0.216          ; High Pulse Width ; clk_system ; Rise       ; LED_LE~reg0                 ;
; 0.316  ; 0.532        ; 0.216          ; High Pulse Width ; clk_system ; Rise       ; LED_SDI[0]~reg0             ;
; 0.316  ; 0.532        ; 0.216          ; High Pulse Width ; clk_system ; Rise       ; count_serial[0]             ;
; 0.316  ; 0.532        ; 0.216          ; High Pulse Width ; clk_system ; Rise       ; count_serial[1]             ;
; 0.316  ; 0.532        ; 0.216          ; High Pulse Width ; clk_system ; Rise       ; count_serial[2]             ;
; 0.316  ; 0.532        ; 0.216          ; High Pulse Width ; clk_system ; Rise       ; count_serial[3]             ;
; 0.316  ; 0.532        ; 0.216          ; High Pulse Width ; clk_system ; Rise       ; count_serial[4]             ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; LED_CLK~reg0|clk            ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; LED_LE~reg0|clk             ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; LED_SDI[0]~reg0|clk         ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[0]|clk         ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[1]|clk         ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[2]|clk         ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[3]|clk         ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[4]|clk         ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; clk_system~clkctrl|inclk[0] ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; clk_system~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; clk_system|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; clk_system|q                ;
; 0.529  ; 0.529        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; clk_system~clkctrl|inclk[0] ;
; 0.529  ; 0.529        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; clk_system~clkctrl|outclk   ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; LED_CLK~reg0|clk            ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; LED_LE~reg0|clk             ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; LED_SDI[0]~reg0|clk         ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; count_serial[0]|clk         ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; count_serial[1]|clk         ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; count_serial[2]|clk         ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; count_serial[3]|clk         ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; count_serial[4]|clk         ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; dac_wr_pin       ; clk_in0    ; 5.100 ; 4.872 ; Fall       ; clk_in0         ;
; dds_io_update    ; clk_in0    ; 4.006 ; 4.018 ; Fall       ; clk_in0         ;
; dds_master_reset ; clk_in0    ; 4.111 ; 4.137 ; Fall       ; clk_in0         ;
; dds_port[*]      ; clk_in0    ; 4.712 ; 4.811 ; Fall       ; clk_in0         ;
;  dds_port[2]     ; clk_in0    ; 4.279 ; 4.338 ; Fall       ; clk_in0         ;
;  dds_port[9]     ; clk_in0    ; 4.271 ; 4.276 ; Fall       ; clk_in0         ;
;  dds_port[10]    ; clk_in0    ; 4.400 ; 4.472 ; Fall       ; clk_in0         ;
;  dds_port[11]    ; clk_in0    ; 4.186 ; 4.194 ; Fall       ; clk_in0         ;
;  dds_port[12]    ; clk_in0    ; 4.083 ; 4.081 ; Fall       ; clk_in0         ;
;  dds_port[13]    ; clk_in0    ; 3.958 ; 3.944 ; Fall       ; clk_in0         ;
;  dds_port[16]    ; clk_in0    ; 4.081 ; 4.080 ; Fall       ; clk_in0         ;
;  dds_port[17]    ; clk_in0    ; 4.087 ; 4.089 ; Fall       ; clk_in0         ;
;  dds_port[18]    ; clk_in0    ; 4.109 ; 4.116 ; Fall       ; clk_in0         ;
;  dds_port[19]    ; clk_in0    ; 4.085 ; 4.084 ; Fall       ; clk_in0         ;
;  dds_port[20]    ; clk_in0    ; 4.709 ; 4.810 ; Fall       ; clk_in0         ;
;  dds_port[21]    ; clk_in0    ; 4.712 ; 4.811 ; Fall       ; clk_in0         ;
;  dds_port[22]    ; clk_in0    ; 4.701 ; 4.800 ; Fall       ; clk_in0         ;
;  dds_port[23]    ; clk_in0    ; 4.425 ; 4.489 ; Fall       ; clk_in0         ;
;  dds_port[24]    ; clk_in0    ; 4.610 ; 4.697 ; Fall       ; clk_in0         ;
;  dds_port[25]    ; clk_in0    ; 4.701 ; 4.798 ; Fall       ; clk_in0         ;
;  dds_port[26]    ; clk_in0    ; 4.604 ; 4.690 ; Fall       ; clk_in0         ;
;  dds_port[27]    ; clk_in0    ; 4.710 ; 4.809 ; Fall       ; clk_in0         ;
; LED_CLK          ; clk_system ; 3.443 ; 3.433 ; Rise       ; clk_system      ;
; LED_LE           ; clk_system ; 3.597 ; 3.611 ; Rise       ; clk_system      ;
; LED_SDI[*]       ; clk_system ; 4.845 ; 4.590 ; Rise       ; clk_system      ;
;  LED_SDI[0]      ; clk_system ; 4.845 ; 4.590 ; Rise       ; clk_system      ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; dac_wr_pin       ; clk_in0    ; 4.999 ; 4.770 ; Fall       ; clk_in0         ;
; dds_io_update    ; clk_in0    ; 3.888 ; 3.897 ; Fall       ; clk_in0         ;
; dds_master_reset ; clk_in0    ; 3.988 ; 4.011 ; Fall       ; clk_in0         ;
; dds_port[*]      ; clk_in0    ; 3.841 ; 3.825 ; Fall       ; clk_in0         ;
;  dds_port[2]     ; clk_in0    ; 4.153 ; 4.207 ; Fall       ; clk_in0         ;
;  dds_port[9]     ; clk_in0    ; 4.146 ; 4.148 ; Fall       ; clk_in0         ;
;  dds_port[10]    ; clk_in0    ; 4.266 ; 4.334 ; Fall       ; clk_in0         ;
;  dds_port[11]    ; clk_in0    ; 4.060 ; 4.066 ; Fall       ; clk_in0         ;
;  dds_port[12]    ; clk_in0    ; 3.961 ; 3.957 ; Fall       ; clk_in0         ;
;  dds_port[13]    ; clk_in0    ; 3.841 ; 3.825 ; Fall       ; clk_in0         ;
;  dds_port[16]    ; clk_in0    ; 3.960 ; 3.956 ; Fall       ; clk_in0         ;
;  dds_port[17]    ; clk_in0    ; 3.965 ; 3.965 ; Fall       ; clk_in0         ;
;  dds_port[18]    ; clk_in0    ; 3.986 ; 3.991 ; Fall       ; clk_in0         ;
;  dds_port[19]    ; clk_in0    ; 3.963 ; 3.961 ; Fall       ; clk_in0         ;
;  dds_port[20]    ; clk_in0    ; 4.563 ; 4.657 ; Fall       ; clk_in0         ;
;  dds_port[21]    ; clk_in0    ; 4.565 ; 4.658 ; Fall       ; clk_in0         ;
;  dds_port[22]    ; clk_in0    ; 4.554 ; 4.648 ; Fall       ; clk_in0         ;
;  dds_port[23]    ; clk_in0    ; 4.290 ; 4.349 ; Fall       ; clk_in0         ;
;  dds_port[24]    ; clk_in0    ; 4.468 ; 4.549 ; Fall       ; clk_in0         ;
;  dds_port[25]    ; clk_in0    ; 4.555 ; 4.645 ; Fall       ; clk_in0         ;
;  dds_port[26]    ; clk_in0    ; 4.461 ; 4.542 ; Fall       ; clk_in0         ;
;  dds_port[27]    ; clk_in0    ; 4.564 ; 4.656 ; Fall       ; clk_in0         ;
; LED_CLK          ; clk_system ; 3.319 ; 3.308 ; Rise       ; clk_system      ;
; LED_LE           ; clk_system ; 3.467 ; 3.478 ; Rise       ; clk_system      ;
; LED_SDI[*]       ; clk_system ; 4.726 ; 4.470 ; Rise       ; clk_system      ;
;  LED_SDI[0]      ; clk_system ; 4.726 ; 4.470 ; Rise       ; clk_system      ;
+------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.268  ; 0.135 ; N/A      ; N/A     ; -3.000              ;
;  clk_in0         ; -2.268  ; 0.135 ; N/A      ; N/A     ; -3.000              ;
;  clk_system      ; -1.191  ; 0.187 ; N/A      ; N/A     ; -1.487              ;
; Design-wide TNS  ; -56.994 ; 0.0   ; 0.0      ; 0.0     ; -59.506             ;
;  clk_in0         ; -51.029 ; 0.000 ; N/A      ; N/A     ; -47.610             ;
;  clk_system      ; -5.965  ; 0.000 ; N/A      ; N/A     ; -11.896             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; dac_wr_pin       ; clk_in0    ; 8.767 ; 8.317 ; Fall       ; clk_in0         ;
; dds_io_update    ; clk_in0    ; 7.545 ; 7.310 ; Fall       ; clk_in0         ;
; dds_master_reset ; clk_in0    ; 7.823 ; 7.544 ; Fall       ; clk_in0         ;
; dds_port[*]      ; clk_in0    ; 9.154 ; 8.886 ; Fall       ; clk_in0         ;
;  dds_port[2]     ; clk_in0    ; 8.158 ; 7.963 ; Fall       ; clk_in0         ;
;  dds_port[9]     ; clk_in0    ; 8.149 ; 7.898 ; Fall       ; clk_in0         ;
;  dds_port[10]    ; clk_in0    ; 8.457 ; 8.246 ; Fall       ; clk_in0         ;
;  dds_port[11]    ; clk_in0    ; 7.926 ; 7.690 ; Fall       ; clk_in0         ;
;  dds_port[12]    ; clk_in0    ; 7.664 ; 7.468 ; Fall       ; clk_in0         ;
;  dds_port[13]    ; clk_in0    ; 7.348 ; 7.191 ; Fall       ; clk_in0         ;
;  dds_port[16]    ; clk_in0    ; 7.701 ; 7.475 ; Fall       ; clk_in0         ;
;  dds_port[17]    ; clk_in0    ; 7.681 ; 7.490 ; Fall       ; clk_in0         ;
;  dds_port[18]    ; clk_in0    ; 7.733 ; 7.530 ; Fall       ; clk_in0         ;
;  dds_port[19]    ; clk_in0    ; 7.674 ; 7.472 ; Fall       ; clk_in0         ;
;  dds_port[20]    ; clk_in0    ; 9.154 ; 8.886 ; Fall       ; clk_in0         ;
;  dds_port[21]    ; clk_in0    ; 9.117 ; 8.870 ; Fall       ; clk_in0         ;
;  dds_port[22]    ; clk_in0    ; 9.089 ; 8.847 ; Fall       ; clk_in0         ;
;  dds_port[23]    ; clk_in0    ; 8.435 ; 8.238 ; Fall       ; clk_in0         ;
;  dds_port[24]    ; clk_in0    ; 8.886 ; 8.661 ; Fall       ; clk_in0         ;
;  dds_port[25]    ; clk_in0    ; 9.077 ; 8.831 ; Fall       ; clk_in0         ;
;  dds_port[26]    ; clk_in0    ; 8.870 ; 8.630 ; Fall       ; clk_in0         ;
;  dds_port[27]    ; clk_in0    ; 9.095 ; 8.852 ; Fall       ; clk_in0         ;
; LED_CLK          ; clk_system ; 7.256 ; 7.033 ; Rise       ; clk_system      ;
; LED_LE           ; clk_system ; 7.578 ; 7.357 ; Rise       ; clk_system      ;
; LED_SDI[*]       ; clk_system ; 9.132 ; 8.625 ; Rise       ; clk_system      ;
;  LED_SDI[0]      ; clk_system ; 9.132 ; 8.625 ; Rise       ; clk_system      ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; dac_wr_pin       ; clk_in0    ; 4.999 ; 4.770 ; Fall       ; clk_in0         ;
; dds_io_update    ; clk_in0    ; 3.888 ; 3.897 ; Fall       ; clk_in0         ;
; dds_master_reset ; clk_in0    ; 3.988 ; 4.011 ; Fall       ; clk_in0         ;
; dds_port[*]      ; clk_in0    ; 3.841 ; 3.825 ; Fall       ; clk_in0         ;
;  dds_port[2]     ; clk_in0    ; 4.153 ; 4.207 ; Fall       ; clk_in0         ;
;  dds_port[9]     ; clk_in0    ; 4.146 ; 4.148 ; Fall       ; clk_in0         ;
;  dds_port[10]    ; clk_in0    ; 4.266 ; 4.334 ; Fall       ; clk_in0         ;
;  dds_port[11]    ; clk_in0    ; 4.060 ; 4.066 ; Fall       ; clk_in0         ;
;  dds_port[12]    ; clk_in0    ; 3.961 ; 3.957 ; Fall       ; clk_in0         ;
;  dds_port[13]    ; clk_in0    ; 3.841 ; 3.825 ; Fall       ; clk_in0         ;
;  dds_port[16]    ; clk_in0    ; 3.960 ; 3.956 ; Fall       ; clk_in0         ;
;  dds_port[17]    ; clk_in0    ; 3.965 ; 3.965 ; Fall       ; clk_in0         ;
;  dds_port[18]    ; clk_in0    ; 3.986 ; 3.991 ; Fall       ; clk_in0         ;
;  dds_port[19]    ; clk_in0    ; 3.963 ; 3.961 ; Fall       ; clk_in0         ;
;  dds_port[20]    ; clk_in0    ; 4.563 ; 4.657 ; Fall       ; clk_in0         ;
;  dds_port[21]    ; clk_in0    ; 4.565 ; 4.658 ; Fall       ; clk_in0         ;
;  dds_port[22]    ; clk_in0    ; 4.554 ; 4.648 ; Fall       ; clk_in0         ;
;  dds_port[23]    ; clk_in0    ; 4.290 ; 4.349 ; Fall       ; clk_in0         ;
;  dds_port[24]    ; clk_in0    ; 4.468 ; 4.549 ; Fall       ; clk_in0         ;
;  dds_port[25]    ; clk_in0    ; 4.555 ; 4.645 ; Fall       ; clk_in0         ;
;  dds_port[26]    ; clk_in0    ; 4.461 ; 4.542 ; Fall       ; clk_in0         ;
;  dds_port[27]    ; clk_in0    ; 4.564 ; 4.656 ; Fall       ; clk_in0         ;
; LED_CLK          ; clk_system ; 3.319 ; 3.308 ; Rise       ; clk_system      ;
; LED_LE           ; clk_system ; 3.467 ; 3.478 ; Rise       ; clk_system      ;
; LED_SDI[*]       ; clk_system ; 4.726 ; 4.470 ; Rise       ; clk_system      ;
;  LED_SDI[0]      ; clk_system ; 4.726 ; 4.470 ; Rise       ; clk_system      ;
+------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin              ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LED_CLK          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_SDI[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_LE           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_OE           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[0]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[1]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[2]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[3]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[4]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[5]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[6]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[7]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[8]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[9]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[10]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[11]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[12]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[13]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[14]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[15]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[16]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[17]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[18]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[19]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[20]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[21]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[22]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[23]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[24]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[25]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[26]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[27]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[28]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[29]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[30]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[31]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_master_reset ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_osk          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_io_update    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_drhold       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_drctl        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; f_pin[0]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; f_pin[1]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; f_pin[2]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; f_pin[3]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ps[0]            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ps[1]            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ps[2]            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_out[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_out[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_out[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_out[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_out[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_out[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_out[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_out[7]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_out[8]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_out[9]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_out[10]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_out[11]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_out[12]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_out[13]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_wr_pin       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk_dds                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; dds_drover              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; add_in[0]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; add_in[1]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; add_in[2]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; add_in[3]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clk_in0                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED_CLK          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; LED_SDI[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.196 V                              ; 0.301 V                              ; 4.93e-09 s                  ; 3.56e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.196 V                             ; 0.301 V                             ; 4.93e-09 s                 ; 3.56e-09 s                 ; Yes                       ; Yes                       ;
; LED_LE           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; LED_OE           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_port[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; dds_port[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; dds_port[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; dds_port[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; dds_port[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; dds_port[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; dds_port[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; dds_port[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; dds_port[8]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; dds_port[9]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; dds_port[10]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; dds_port[11]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_port[12]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_port[13]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_port[14]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_port[15]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_port[16]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_port[17]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_port[18]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_port[19]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_port[20]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_port[21]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_port[22]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_port[23]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_port[24]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_port[25]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_port[26]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_port[27]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_port[28]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_port[29]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_port[30]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_port[31]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_master_reset ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_osk          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; dds_io_update    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_drhold       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; dds_drctl        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; f_pin[0]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; f_pin[1]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; f_pin[2]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; f_pin[3]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; ps[0]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; ps[1]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; ps[2]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; dac_out[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.196 V                              ; 0.301 V                              ; 4.93e-09 s                  ; 3.56e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.196 V                             ; 0.301 V                             ; 4.93e-09 s                 ; 3.56e-09 s                 ; Yes                       ; Yes                       ;
; dac_out[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dac_out[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dac_out[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dac_out[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dac_out[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dac_out[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; dac_out[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dac_out[8]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dac_out[9]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dac_out[10]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; dac_out[11]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.226 V                              ; 0.296 V                              ; 4.86e-09 s                  ; 3.55e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 6.38e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.226 V                             ; 0.296 V                             ; 4.86e-09 s                 ; 3.55e-09 s                 ; Yes                       ; Yes                       ;
; dac_out[12]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; dac_out[13]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; dac_wr_pin       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.226 V                              ; 0.296 V                              ; 4.86e-09 s                  ; 3.55e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 6.38e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.226 V                             ; 0.296 V                             ; 4.86e-09 s                 ; 3.55e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.51e-09 V                   ; 3.18 V              ; -0.157 V            ; 0.147 V                              ; 0.259 V                              ; 2.81e-10 s                  ; 2.53e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.51e-09 V                  ; 3.18 V             ; -0.157 V           ; 0.147 V                             ; 0.259 V                             ; 2.81e-10 s                 ; 2.53e-10 s                 ; Yes                       ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED_CLK          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; LED_SDI[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.08 V              ; -0.00457 V          ; 0.185 V                              ; 0.21 V                               ; 5.8e-09 s                   ; 4.46e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.08 V             ; -0.00457 V         ; 0.185 V                             ; 0.21 V                              ; 5.8e-09 s                  ; 4.46e-09 s                 ; Yes                       ; Yes                       ;
; LED_LE           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; LED_OE           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_port[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; dds_port[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; dds_port[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; dds_port[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; dds_port[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; dds_port[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; dds_port[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; dds_port[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; dds_port[8]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; dds_port[9]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; dds_port[10]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; dds_port[11]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_port[12]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_port[13]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_port[14]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_port[15]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_port[16]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_port[17]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_port[18]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_port[19]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_port[20]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_port[21]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_port[22]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_port[23]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_port[24]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_port[25]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_port[26]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_port[27]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_port[28]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_port[29]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_port[30]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_port[31]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_master_reset ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_osk          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; dds_io_update    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_drhold       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; dds_drctl        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; f_pin[0]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; f_pin[1]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; f_pin[2]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; f_pin[3]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; ps[0]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; ps[1]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; ps[2]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; dac_out[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.08 V              ; -0.00457 V          ; 0.185 V                              ; 0.21 V                               ; 5.8e-09 s                   ; 4.46e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.08 V             ; -0.00457 V         ; 0.185 V                             ; 0.21 V                              ; 5.8e-09 s                  ; 4.46e-09 s                 ; Yes                       ; Yes                       ;
; dac_out[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dac_out[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dac_out[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dac_out[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dac_out[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dac_out[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; dac_out[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dac_out[8]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dac_out[9]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dac_out[10]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; dac_out[11]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.08 V              ; -0.0053 V           ; 0.206 V                              ; 0.247 V                              ; 5.77e-09 s                  ; 4.45e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.04e-07 V                  ; 3.08 V             ; -0.0053 V          ; 0.206 V                             ; 0.247 V                             ; 5.77e-09 s                 ; 4.45e-09 s                 ; Yes                       ; Yes                       ;
; dac_out[12]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; dac_out[13]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; dac_wr_pin       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.08 V              ; -0.0053 V           ; 0.206 V                              ; 0.247 V                              ; 5.77e-09 s                  ; 4.45e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.04e-07 V                  ; 3.08 V             ; -0.0053 V          ; 0.206 V                             ; 0.247 V                             ; 5.77e-09 s                 ; 4.45e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.6e-07 V                    ; 3.13 V              ; -0.103 V            ; 0.164 V                              ; 0.134 V                              ; 3.14e-10 s                  ; 4.05e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.6e-07 V                   ; 3.13 V             ; -0.103 V           ; 0.164 V                             ; 0.134 V                             ; 3.14e-10 s                 ; 4.05e-10 s                 ; Yes                       ; No                        ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED_CLK          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED_SDI[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; LED_LE           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED_OE           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_port[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; dds_port[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; dds_port[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; dds_port[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; dds_port[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; dds_port[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; dds_port[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; dds_port[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; dds_port[8]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; dds_port[9]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; dds_port[10]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; dds_port[11]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_port[12]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_port[13]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_port[14]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_port[15]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_port[16]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_port[17]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_port[18]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_port[19]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_port[20]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_port[21]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_port[22]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_port[23]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_port[24]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_port[25]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_port[26]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_port[27]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_port[28]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_port[29]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_port[30]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_port[31]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_master_reset ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_osk          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; dds_io_update    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_drhold       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; dds_drctl        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; f_pin[0]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; f_pin[1]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; f_pin[2]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; f_pin[3]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; ps[0]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; ps[1]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; ps[2]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; dac_out[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; dac_out[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dac_out[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dac_out[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dac_out[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dac_out[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dac_out[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; dac_out[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dac_out[8]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dac_out[9]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dac_out[10]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; dac_out[11]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; dac_out[12]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; dac_out[13]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; dac_wr_pin       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------+
; Setup Transfers                                                     ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; clk_in0    ; clk_in0    ; 52       ; 0        ; 0        ; 407      ;
; clk_system ; clk_in0    ; 1        ; 1        ; 0        ; 0        ;
; clk_system ; clk_system ; 50       ; 0        ; 0        ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Hold Transfers                                                      ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; clk_in0    ; clk_in0    ; 52       ; 0        ; 0        ; 407      ;
; clk_system ; clk_in0    ; 1        ; 1        ; 0        ; 0        ;
; clk_system ; clk_system ; 50       ; 0        ; 0        ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 24    ; 24   ;
; Unconstrained Output Port Paths ; 24    ; 24   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 14.1.0 Build 186 12/03/2014 SJ Web Edition
    Info: Processing started: Wed Mar 04 14:52:02 2015
Info: Command: quartus_sta DDS_RIKEN -c DDS_RIKEN
Info: qsta_default_script.tcl version: #3
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'DDS_RIKEN.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_in0 clk_in0
    Info (332105): create_clock -period 1.000 -name clk_system clk_system
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.268
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.268             -51.029 clk_in0 
    Info (332119):    -1.191              -5.965 clk_system 
Info (332146): Worst-case hold slack is 0.435
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.435               0.000 clk_in0 
    Info (332119):     0.454               0.000 clk_system 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -47.610 clk_in0 
    Info (332119):    -1.487             -11.896 clk_system 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.110
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.110             -45.922 clk_in0 
    Info (332119):    -0.997              -4.796 clk_system 
Info (332146): Worst-case hold slack is 0.388
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.388               0.000 clk_in0 
    Info (332119):     0.402               0.000 clk_system 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -47.610 clk_in0 
    Info (332119):    -1.487             -11.896 clk_system 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.402
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.402              -6.768 clk_in0 
    Info (332119):     0.041               0.000 clk_system 
Info (332146): Worst-case hold slack is 0.135
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.135               0.000 clk_in0 
    Info (332119):     0.187               0.000 clk_system 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -42.931 clk_in0 
    Info (332119):    -1.000              -8.000 clk_system 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 656 megabytes
    Info: Processing ended: Wed Mar 04 14:52:04 2015
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


