################################################################################
#  SDC WRITER VERSION "3.1";
#  DESIGN "ddk";
#  Timing constraints scenario: "Primary";
#  DATE "Thu Mar 07 23:13:30 2013";
#  VENDOR "Actel";
#  PROGRAM "Actel Designer Software Release v10.1 SP3";
#  VERSION "10.1.3.1"  Copyright (C) 1989-2013 Actel Corp. 
################################################################################


set sdc_version 1.7


########  Clock Constraints  ########

create_clock  -name { SysClk } -period 20.000 -waveform { 0.000 10.000  }  { SysClk  } 



########  Generated Clock Constraints  ########



########  Clock Source Latency Constraints #########



########  Input Delay Constraints  ########



########  Output Delay Constraints  ########



########   Delay Constraints  ########



########   Delay Constraints  ########



########   Multicycle Constraints  ########



########   False Path Constraints  ########



########   Output load Constraints  ########



########  Disable Timing Constraints #########



########  Clock Uncertainty Constraints #########



