http://www.ict.cas.cn/kycg/cg/200905/t20090531_2371791.html
<!DOCTYPE html PUBLIC "-//W3C//DTD XHTML 1.0 Transitional//EN" "http://www.w3.org/TR/xhtml1/DTD/xhtml1-transitional.dtd">
基于龙芯的SMP芯片组及其相关系统的研究----中国科学院计算技术研究所
         完成了基于龙芯2E CPU的多处理器芯片组设计的逻辑设计和物理设计、基于FPGA器件的多处理器原型系统实现、主从方式的多处理器操作系统、并完成了多处理器间的统一编址的远程内存访问测试，结果表明，远程内存的写延迟为1.16us，远程内存读延迟为2us。        在芯片组设计方面，实现了多CPU间的全局统一编址的内存访问机制、支持处理器间中断、硬件锁、多处理器BIOS启动等关键功能。芯片组的逻辑设计已经过逻辑仿真和FPGA验证，初步进行了物理设计评估，物理设计报告显示，在0.18um工艺下占用5.5mm×5.9mm,占用463，736个单元，触发器总数196，602个，I/O引脚434个，芯片总引脚数大于600个。        在基于FPGA器件的多处理器原型系统方面，实现了一个8 CPU的系统，该系统包括两个芯片组，采用直连方式实现通信，每个芯片组的两条SYSAD总线分别连接两个CPU。芯片组工作在66MHz，该系统实现了主从方式的处理器操作系统启动。        在多处理器操作系统方面，实现了采用多核心方式，支持物理地址空间的全局统一编址，向用户提供基于消息传递并行编程环境，硬件平台采用基于龙芯2E的NCC-NUMA多处理器系统。        本课题的研究成果目前还不能直接转化成可应用的产品，但在本课题中积累的技术为开发多处理器核心部件提供了重要基础。在此项目的实施过程中，智能中心提出了个人高性能计算机（PHPC）的结构，并采用FPGA器件实现了PHPC的原型系统。这样的系统有望在未来市场中占有一定的位置。
