
EEPROM_AVR.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .text         0000046c  00000000  00000000  00000054  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 2a 00 	jmp	0x54	; 0x54 <__ctors_end>
   4:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
   8:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
   c:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  10:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  14:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  18:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  1c:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  20:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  24:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  28:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  2c:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  30:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  34:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  38:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  3c:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  40:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  44:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  48:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  4c:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  50:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>

00000054 <__ctors_end>:
  54:	11 24       	eor	r1, r1
  56:	1f be       	out	0x3f, r1	; 63
  58:	cf e5       	ldi	r28, 0x5F	; 95
  5a:	d4 e0       	ldi	r29, 0x04	; 4
  5c:	de bf       	out	0x3e, r29	; 62
  5e:	cd bf       	out	0x3d, r28	; 61
  60:	0e 94 f2 01 	call	0x3e4	; 0x3e4 <main>
  64:	0c 94 34 02 	jmp	0x468	; 0x468 <_exit>

00000068 <__bad_interrupt>:
  68:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

0000006c <UART_Init>:
  6c:	af 92       	push	r10
  6e:	bf 92       	push	r11
  70:	cf 92       	push	r12
  72:	df 92       	push	r13
  74:	ef 92       	push	r14
  76:	ff 92       	push	r15
  78:	0f 93       	push	r16
  7a:	1f 93       	push	r17
  7c:	7b 01       	movw	r14, r22
  7e:	8c 01       	movw	r16, r24
  80:	59 01       	movw	r10, r18
  82:	6a 01       	movw	r12, r20
  84:	84 e0       	ldi	r24, 0x04	; 4
  86:	ee 0c       	add	r14, r14
  88:	ff 1c       	adc	r15, r15
  8a:	00 1f       	adc	r16, r16
  8c:	11 1f       	adc	r17, r17
  8e:	8a 95       	dec	r24
  90:	d1 f7       	brne	.-12     	; 0x86 <UART_Init+0x1a>
  92:	60 e0       	ldi	r22, 0x00	; 0
  94:	72 e1       	ldi	r23, 0x12	; 18
  96:	8a e7       	ldi	r24, 0x7A	; 122
  98:	90 e0       	ldi	r25, 0x00	; 0
  9a:	a8 01       	movw	r20, r16
  9c:	97 01       	movw	r18, r14
  9e:	0e 94 12 02 	call	0x424	; 0x424 <__udivmodsi4>
  a2:	21 50       	subi	r18, 0x01	; 1
  a4:	30 40       	sbci	r19, 0x00	; 0
  a6:	29 b9       	out	0x09, r18	; 9
  a8:	30 bd       	out	0x20, r19	; 32
  aa:	53 9a       	sbi	0x0a, 3	; 10
  ac:	54 9a       	sbi	0x0a, 4	; 10
  ae:	87 e0       	ldi	r24, 0x07	; 7
  b0:	a8 16       	cp	r10, r24
  b2:	b1 04       	cpc	r11, r1
  b4:	c1 04       	cpc	r12, r1
  b6:	d1 04       	cpc	r13, r1
  b8:	71 f1       	breq	.+92     	; 0x116 <UART_Init+0xaa>
  ba:	88 e0       	ldi	r24, 0x08	; 8
  bc:	a8 16       	cp	r10, r24
  be:	b1 04       	cpc	r11, r1
  c0:	c1 04       	cpc	r12, r1
  c2:	d1 04       	cpc	r13, r1
  c4:	68 f4       	brcc	.+26     	; 0xe0 <UART_Init+0x74>
  c6:	85 e0       	ldi	r24, 0x05	; 5
  c8:	a8 16       	cp	r10, r24
  ca:	b1 04       	cpc	r11, r1
  cc:	c1 04       	cpc	r12, r1
  ce:	d1 04       	cpc	r13, r1
  d0:	a1 f0       	breq	.+40     	; 0xfa <UART_Init+0x8e>
  d2:	86 e0       	ldi	r24, 0x06	; 6
  d4:	a8 16       	cp	r10, r24
  d6:	b1 04       	cpc	r11, r1
  d8:	c1 04       	cpc	r12, r1
  da:	d1 04       	cpc	r13, r1
  dc:	a9 f5       	brne	.+106    	; 0x148 <UART_Init+0xdc>
  de:	14 c0       	rjmp	.+40     	; 0x108 <UART_Init+0x9c>
  e0:	88 e0       	ldi	r24, 0x08	; 8
  e2:	a8 16       	cp	r10, r24
  e4:	b1 04       	cpc	r11, r1
  e6:	c1 04       	cpc	r12, r1
  e8:	d1 04       	cpc	r13, r1
  ea:	f9 f0       	breq	.+62     	; 0x12a <UART_Init+0xbe>
  ec:	89 e0       	ldi	r24, 0x09	; 9
  ee:	a8 16       	cp	r10, r24
  f0:	b1 04       	cpc	r11, r1
  f2:	c1 04       	cpc	r12, r1
  f4:	d1 04       	cpc	r13, r1
  f6:	41 f5       	brne	.+80     	; 0x148 <UART_Init+0xdc>
  f8:	1d c0       	rjmp	.+58     	; 0x134 <UART_Init+0xc8>
  fa:	80 b5       	in	r24, 0x20	; 32
  fc:	80 68       	ori	r24, 0x80	; 128
  fe:	80 bd       	out	0x20, r24	; 32
 100:	52 98       	cbi	0x0a, 2	; 10
 102:	80 b5       	in	r24, 0x20	; 32
 104:	8b 7f       	andi	r24, 0xFB	; 251
 106:	0d c0       	rjmp	.+26     	; 0x122 <UART_Init+0xb6>
 108:	80 b5       	in	r24, 0x20	; 32
 10a:	80 68       	ori	r24, 0x80	; 128
 10c:	80 bd       	out	0x20, r24	; 32
 10e:	52 98       	cbi	0x0a, 2	; 10
 110:	80 b5       	in	r24, 0x20	; 32
 112:	8b 7f       	andi	r24, 0xFB	; 251
 114:	15 c0       	rjmp	.+42     	; 0x140 <UART_Init+0xd4>
 116:	80 b5       	in	r24, 0x20	; 32
 118:	80 68       	ori	r24, 0x80	; 128
 11a:	80 bd       	out	0x20, r24	; 32
 11c:	52 98       	cbi	0x0a, 2	; 10
 11e:	80 b5       	in	r24, 0x20	; 32
 120:	84 60       	ori	r24, 0x04	; 4
 122:	80 bd       	out	0x20, r24	; 32
 124:	80 b5       	in	r24, 0x20	; 32
 126:	8d 7f       	andi	r24, 0xFD	; 253
 128:	0e c0       	rjmp	.+28     	; 0x146 <UART_Init+0xda>
 12a:	80 b5       	in	r24, 0x20	; 32
 12c:	80 68       	ori	r24, 0x80	; 128
 12e:	80 bd       	out	0x20, r24	; 32
 130:	52 98       	cbi	0x0a, 2	; 10
 132:	04 c0       	rjmp	.+8      	; 0x13c <UART_Init+0xd0>
 134:	80 b5       	in	r24, 0x20	; 32
 136:	80 68       	ori	r24, 0x80	; 128
 138:	80 bd       	out	0x20, r24	; 32
 13a:	52 9a       	sbi	0x0a, 2	; 10
 13c:	80 b5       	in	r24, 0x20	; 32
 13e:	84 60       	ori	r24, 0x04	; 4
 140:	80 bd       	out	0x20, r24	; 32
 142:	80 b5       	in	r24, 0x20	; 32
 144:	82 60       	ori	r24, 0x02	; 2
 146:	80 bd       	out	0x20, r24	; 32
 148:	1f 91       	pop	r17
 14a:	0f 91       	pop	r16
 14c:	ff 90       	pop	r15
 14e:	ef 90       	pop	r14
 150:	df 90       	pop	r13
 152:	cf 90       	pop	r12
 154:	bf 90       	pop	r11
 156:	af 90       	pop	r10
 158:	08 95       	ret

0000015a <UART_Tx>:
 15a:	5d 9b       	sbis	0x0b, 5	; 11
 15c:	fe cf       	rjmp	.-4      	; 0x15a <UART_Tx>
 15e:	8c b9       	out	0x0c, r24	; 12
 160:	08 95       	ret

00000162 <UART_TxStr>:
 162:	20 e0       	ldi	r18, 0x00	; 0
 164:	04 c0       	rjmp	.+8      	; 0x16e <UART_TxStr+0xc>
 166:	5d 9b       	sbis	0x0b, 5	; 11
 168:	fe cf       	rjmp	.-4      	; 0x166 <UART_TxStr+0x4>
 16a:	ec b9       	out	0x0c, r30	; 12
 16c:	2f 5f       	subi	r18, 0xFF	; 255
 16e:	fc 01       	movw	r30, r24
 170:	e2 0f       	add	r30, r18
 172:	f1 1d       	adc	r31, r1
 174:	e0 81       	ld	r30, Z
 176:	ee 23       	and	r30, r30
 178:	b1 f7       	brne	.-20     	; 0x166 <UART_TxStr+0x4>
 17a:	5d 9b       	sbis	0x0b, 5	; 11
 17c:	fe cf       	rjmp	.-4      	; 0x17a <UART_TxStr+0x18>
 17e:	1c b8       	out	0x0c, r1	; 12
 180:	08 95       	ret

00000182 <UART_RX>:
 182:	5f 9b       	sbis	0x0b, 7	; 11
 184:	fe cf       	rjmp	.-4      	; 0x182 <UART_RX>
 186:	8c b1       	in	r24, 0x0c	; 12
 188:	08 95       	ret

0000018a <EEPROM_WRITE>:
 18a:	9f bb       	out	0x1f, r25	; 31
 18c:	8e bb       	out	0x1e, r24	; 30
 18e:	6d bb       	out	0x1d, r22	; 29
 190:	e2 9a       	sbi	0x1c, 2	; 28
 192:	e1 9a       	sbi	0x1c, 1	; 28
 194:	e1 99       	sbic	0x1c, 1	; 28
 196:	fe cf       	rjmp	.-4      	; 0x194 <EEPROM_WRITE+0xa>
 198:	08 95       	ret

0000019a <EEPROM_READ>:
 19a:	9f bb       	out	0x1f, r25	; 31
 19c:	8e bb       	out	0x1e, r24	; 30
 19e:	e0 9a       	sbi	0x1c, 0	; 28
 1a0:	8d b3       	in	r24, 0x1d	; 29
 1a2:	08 95       	ret

000001a4 <DIO_INIT>:
 1a4:	82 30       	cpi	r24, 0x02	; 2
 1a6:	51 f0       	breq	.+20     	; 0x1bc <DIO_INIT+0x18>
 1a8:	83 30       	cpi	r24, 0x03	; 3
 1aa:	18 f4       	brcc	.+6      	; 0x1b2 <DIO_INIT+0xe>
 1ac:	81 30       	cpi	r24, 0x01	; 1
 1ae:	79 f5       	brne	.+94     	; 0x20e <DIO_INIT+0x6a>
 1b0:	05 c0       	rjmp	.+10     	; 0x1bc <DIO_INIT+0x18>
 1b2:	83 30       	cpi	r24, 0x03	; 3
 1b4:	19 f0       	breq	.+6      	; 0x1bc <DIO_INIT+0x18>
 1b6:	84 30       	cpi	r24, 0x04	; 4
 1b8:	51 f5       	brne	.+84     	; 0x20e <DIO_INIT+0x6a>
 1ba:	0f c0       	rjmp	.+30     	; 0x1da <DIO_INIT+0x36>
 1bc:	44 23       	and	r20, r20
 1be:	79 f0       	breq	.+30     	; 0x1de <DIO_INIT+0x3a>
 1c0:	41 30       	cpi	r20, 0x01	; 1
 1c2:	29 f5       	brne	.+74     	; 0x20e <DIO_INIT+0x6a>
 1c4:	2a b3       	in	r18, 0x1a	; 26
 1c6:	81 e0       	ldi	r24, 0x01	; 1
 1c8:	90 e0       	ldi	r25, 0x00	; 0
 1ca:	02 c0       	rjmp	.+4      	; 0x1d0 <DIO_INIT+0x2c>
 1cc:	88 0f       	add	r24, r24
 1ce:	99 1f       	adc	r25, r25
 1d0:	6a 95       	dec	r22
 1d2:	e2 f7       	brpl	.-8      	; 0x1cc <DIO_INIT+0x28>
 1d4:	28 2b       	or	r18, r24
 1d6:	2a bb       	out	0x1a, r18	; 26
 1d8:	08 95       	ret
 1da:	44 23       	and	r20, r20
 1dc:	61 f4       	brne	.+24     	; 0x1f6 <DIO_INIT+0x52>
 1de:	2a b3       	in	r18, 0x1a	; 26
 1e0:	81 e0       	ldi	r24, 0x01	; 1
 1e2:	90 e0       	ldi	r25, 0x00	; 0
 1e4:	02 c0       	rjmp	.+4      	; 0x1ea <DIO_INIT+0x46>
 1e6:	88 0f       	add	r24, r24
 1e8:	99 1f       	adc	r25, r25
 1ea:	6a 95       	dec	r22
 1ec:	e2 f7       	brpl	.-8      	; 0x1e6 <DIO_INIT+0x42>
 1ee:	80 95       	com	r24
 1f0:	82 23       	and	r24, r18
 1f2:	8a bb       	out	0x1a, r24	; 26
 1f4:	08 95       	ret
 1f6:	41 30       	cpi	r20, 0x01	; 1
 1f8:	51 f4       	brne	.+20     	; 0x20e <DIO_INIT+0x6a>
 1fa:	2a b3       	in	r18, 0x1a	; 26
 1fc:	81 e0       	ldi	r24, 0x01	; 1
 1fe:	90 e0       	ldi	r25, 0x00	; 0
 200:	02 c0       	rjmp	.+4      	; 0x206 <DIO_INIT+0x62>
 202:	88 0f       	add	r24, r24
 204:	99 1f       	adc	r25, r25
 206:	6a 95       	dec	r22
 208:	e2 f7       	brpl	.-8      	; 0x202 <DIO_INIT+0x5e>
 20a:	28 2b       	or	r18, r24
 20c:	2a bb       	out	0x1a, r18	; 26
 20e:	08 95       	ret

00000210 <DIO_SET_PIN_DIR>:
 210:	82 30       	cpi	r24, 0x02	; 2
 212:	49 f1       	breq	.+82     	; 0x266 <DIO_SET_PIN_DIR+0x56>
 214:	83 30       	cpi	r24, 0x03	; 3
 216:	20 f4       	brcc	.+8      	; 0x220 <DIO_SET_PIN_DIR+0x10>
 218:	81 30       	cpi	r24, 0x01	; 1
 21a:	09 f0       	breq	.+2      	; 0x21e <DIO_SET_PIN_DIR+0xe>
 21c:	75 c0       	rjmp	.+234    	; 0x308 <DIO_SET_PIN_DIR+0xf8>
 21e:	07 c0       	rjmp	.+14     	; 0x22e <DIO_SET_PIN_DIR+0x1e>
 220:	83 30       	cpi	r24, 0x03	; 3
 222:	09 f4       	brne	.+2      	; 0x226 <DIO_SET_PIN_DIR+0x16>
 224:	3c c0       	rjmp	.+120    	; 0x29e <DIO_SET_PIN_DIR+0x8e>
 226:	84 30       	cpi	r24, 0x04	; 4
 228:	09 f0       	breq	.+2      	; 0x22c <DIO_SET_PIN_DIR+0x1c>
 22a:	6e c0       	rjmp	.+220    	; 0x308 <DIO_SET_PIN_DIR+0xf8>
 22c:	53 c0       	rjmp	.+166    	; 0x2d4 <DIO_SET_PIN_DIR+0xc4>
 22e:	44 23       	and	r20, r20
 230:	61 f4       	brne	.+24     	; 0x24a <DIO_SET_PIN_DIR+0x3a>
 232:	2b b3       	in	r18, 0x1b	; 27
 234:	81 e0       	ldi	r24, 0x01	; 1
 236:	90 e0       	ldi	r25, 0x00	; 0
 238:	02 c0       	rjmp	.+4      	; 0x23e <DIO_SET_PIN_DIR+0x2e>
 23a:	88 0f       	add	r24, r24
 23c:	99 1f       	adc	r25, r25
 23e:	6a 95       	dec	r22
 240:	e2 f7       	brpl	.-8      	; 0x23a <DIO_SET_PIN_DIR+0x2a>
 242:	80 95       	com	r24
 244:	82 23       	and	r24, r18
 246:	8b bb       	out	0x1b, r24	; 27
 248:	08 95       	ret
 24a:	41 30       	cpi	r20, 0x01	; 1
 24c:	09 f0       	breq	.+2      	; 0x250 <DIO_SET_PIN_DIR+0x40>
 24e:	5c c0       	rjmp	.+184    	; 0x308 <DIO_SET_PIN_DIR+0xf8>
 250:	2b b3       	in	r18, 0x1b	; 27
 252:	81 e0       	ldi	r24, 0x01	; 1
 254:	90 e0       	ldi	r25, 0x00	; 0
 256:	02 c0       	rjmp	.+4      	; 0x25c <DIO_SET_PIN_DIR+0x4c>
 258:	88 0f       	add	r24, r24
 25a:	99 1f       	adc	r25, r25
 25c:	6a 95       	dec	r22
 25e:	e2 f7       	brpl	.-8      	; 0x258 <DIO_SET_PIN_DIR+0x48>
 260:	28 2b       	or	r18, r24
 262:	2b bb       	out	0x1b, r18	; 27
 264:	08 95       	ret
 266:	44 23       	and	r20, r20
 268:	61 f4       	brne	.+24     	; 0x282 <DIO_SET_PIN_DIR+0x72>
 26a:	28 b3       	in	r18, 0x18	; 24
 26c:	81 e0       	ldi	r24, 0x01	; 1
 26e:	90 e0       	ldi	r25, 0x00	; 0
 270:	02 c0       	rjmp	.+4      	; 0x276 <DIO_SET_PIN_DIR+0x66>
 272:	88 0f       	add	r24, r24
 274:	99 1f       	adc	r25, r25
 276:	6a 95       	dec	r22
 278:	e2 f7       	brpl	.-8      	; 0x272 <DIO_SET_PIN_DIR+0x62>
 27a:	80 95       	com	r24
 27c:	82 23       	and	r24, r18
 27e:	88 bb       	out	0x18, r24	; 24
 280:	08 95       	ret
 282:	41 30       	cpi	r20, 0x01	; 1
 284:	09 f0       	breq	.+2      	; 0x288 <DIO_SET_PIN_DIR+0x78>
 286:	40 c0       	rjmp	.+128    	; 0x308 <DIO_SET_PIN_DIR+0xf8>
 288:	28 b3       	in	r18, 0x18	; 24
 28a:	81 e0       	ldi	r24, 0x01	; 1
 28c:	90 e0       	ldi	r25, 0x00	; 0
 28e:	02 c0       	rjmp	.+4      	; 0x294 <DIO_SET_PIN_DIR+0x84>
 290:	88 0f       	add	r24, r24
 292:	99 1f       	adc	r25, r25
 294:	6a 95       	dec	r22
 296:	e2 f7       	brpl	.-8      	; 0x290 <DIO_SET_PIN_DIR+0x80>
 298:	28 2b       	or	r18, r24
 29a:	28 bb       	out	0x18, r18	; 24
 29c:	08 95       	ret
 29e:	44 23       	and	r20, r20
 2a0:	61 f4       	brne	.+24     	; 0x2ba <DIO_SET_PIN_DIR+0xaa>
 2a2:	25 b3       	in	r18, 0x15	; 21
 2a4:	81 e0       	ldi	r24, 0x01	; 1
 2a6:	90 e0       	ldi	r25, 0x00	; 0
 2a8:	02 c0       	rjmp	.+4      	; 0x2ae <DIO_SET_PIN_DIR+0x9e>
 2aa:	88 0f       	add	r24, r24
 2ac:	99 1f       	adc	r25, r25
 2ae:	6a 95       	dec	r22
 2b0:	e2 f7       	brpl	.-8      	; 0x2aa <DIO_SET_PIN_DIR+0x9a>
 2b2:	80 95       	com	r24
 2b4:	82 23       	and	r24, r18
 2b6:	85 bb       	out	0x15, r24	; 21
 2b8:	08 95       	ret
 2ba:	41 30       	cpi	r20, 0x01	; 1
 2bc:	29 f5       	brne	.+74     	; 0x308 <DIO_SET_PIN_DIR+0xf8>
 2be:	25 b3       	in	r18, 0x15	; 21
 2c0:	81 e0       	ldi	r24, 0x01	; 1
 2c2:	90 e0       	ldi	r25, 0x00	; 0
 2c4:	02 c0       	rjmp	.+4      	; 0x2ca <DIO_SET_PIN_DIR+0xba>
 2c6:	88 0f       	add	r24, r24
 2c8:	99 1f       	adc	r25, r25
 2ca:	6a 95       	dec	r22
 2cc:	e2 f7       	brpl	.-8      	; 0x2c6 <DIO_SET_PIN_DIR+0xb6>
 2ce:	28 2b       	or	r18, r24
 2d0:	25 bb       	out	0x15, r18	; 21
 2d2:	08 95       	ret
 2d4:	44 23       	and	r20, r20
 2d6:	61 f4       	brne	.+24     	; 0x2f0 <DIO_SET_PIN_DIR+0xe0>
 2d8:	22 b3       	in	r18, 0x12	; 18
 2da:	81 e0       	ldi	r24, 0x01	; 1
 2dc:	90 e0       	ldi	r25, 0x00	; 0
 2de:	02 c0       	rjmp	.+4      	; 0x2e4 <DIO_SET_PIN_DIR+0xd4>
 2e0:	88 0f       	add	r24, r24
 2e2:	99 1f       	adc	r25, r25
 2e4:	6a 95       	dec	r22
 2e6:	e2 f7       	brpl	.-8      	; 0x2e0 <DIO_SET_PIN_DIR+0xd0>
 2e8:	80 95       	com	r24
 2ea:	82 23       	and	r24, r18
 2ec:	82 bb       	out	0x12, r24	; 18
 2ee:	08 95       	ret
 2f0:	41 30       	cpi	r20, 0x01	; 1
 2f2:	51 f4       	brne	.+20     	; 0x308 <DIO_SET_PIN_DIR+0xf8>
 2f4:	22 b3       	in	r18, 0x12	; 18
 2f6:	81 e0       	ldi	r24, 0x01	; 1
 2f8:	90 e0       	ldi	r25, 0x00	; 0
 2fa:	02 c0       	rjmp	.+4      	; 0x300 <DIO_SET_PIN_DIR+0xf0>
 2fc:	88 0f       	add	r24, r24
 2fe:	99 1f       	adc	r25, r25
 300:	6a 95       	dec	r22
 302:	e2 f7       	brpl	.-8      	; 0x2fc <DIO_SET_PIN_DIR+0xec>
 304:	28 2b       	or	r18, r24
 306:	22 bb       	out	0x12, r18	; 18
 308:	08 95       	ret

0000030a <DIO_TOG_PIN>:
 30a:	82 30       	cpi	r24, 0x02	; 2
 30c:	a9 f0       	breq	.+42     	; 0x338 <DIO_TOG_PIN+0x2e>
 30e:	83 30       	cpi	r24, 0x03	; 3
 310:	18 f4       	brcc	.+6      	; 0x318 <DIO_TOG_PIN+0xe>
 312:	81 30       	cpi	r24, 0x01	; 1
 314:	89 f5       	brne	.+98     	; 0x378 <DIO_TOG_PIN+0x6e>
 316:	05 c0       	rjmp	.+10     	; 0x322 <DIO_TOG_PIN+0x18>
 318:	83 30       	cpi	r24, 0x03	; 3
 31a:	c9 f0       	breq	.+50     	; 0x34e <DIO_TOG_PIN+0x44>
 31c:	84 30       	cpi	r24, 0x04	; 4
 31e:	61 f5       	brne	.+88     	; 0x378 <DIO_TOG_PIN+0x6e>
 320:	21 c0       	rjmp	.+66     	; 0x364 <DIO_TOG_PIN+0x5a>
 322:	2b b3       	in	r18, 0x1b	; 27
 324:	81 e0       	ldi	r24, 0x01	; 1
 326:	90 e0       	ldi	r25, 0x00	; 0
 328:	02 c0       	rjmp	.+4      	; 0x32e <DIO_TOG_PIN+0x24>
 32a:	88 0f       	add	r24, r24
 32c:	99 1f       	adc	r25, r25
 32e:	6a 95       	dec	r22
 330:	e2 f7       	brpl	.-8      	; 0x32a <DIO_TOG_PIN+0x20>
 332:	28 27       	eor	r18, r24
 334:	2b bb       	out	0x1b, r18	; 27
 336:	08 95       	ret
 338:	28 b3       	in	r18, 0x18	; 24
 33a:	81 e0       	ldi	r24, 0x01	; 1
 33c:	90 e0       	ldi	r25, 0x00	; 0
 33e:	02 c0       	rjmp	.+4      	; 0x344 <DIO_TOG_PIN+0x3a>
 340:	88 0f       	add	r24, r24
 342:	99 1f       	adc	r25, r25
 344:	6a 95       	dec	r22
 346:	e2 f7       	brpl	.-8      	; 0x340 <DIO_TOG_PIN+0x36>
 348:	28 27       	eor	r18, r24
 34a:	28 bb       	out	0x18, r18	; 24
 34c:	08 95       	ret
 34e:	25 b3       	in	r18, 0x15	; 21
 350:	81 e0       	ldi	r24, 0x01	; 1
 352:	90 e0       	ldi	r25, 0x00	; 0
 354:	02 c0       	rjmp	.+4      	; 0x35a <DIO_TOG_PIN+0x50>
 356:	88 0f       	add	r24, r24
 358:	99 1f       	adc	r25, r25
 35a:	6a 95       	dec	r22
 35c:	e2 f7       	brpl	.-8      	; 0x356 <DIO_TOG_PIN+0x4c>
 35e:	28 27       	eor	r18, r24
 360:	25 bb       	out	0x15, r18	; 21
 362:	08 95       	ret
 364:	22 b3       	in	r18, 0x12	; 18
 366:	81 e0       	ldi	r24, 0x01	; 1
 368:	90 e0       	ldi	r25, 0x00	; 0
 36a:	02 c0       	rjmp	.+4      	; 0x370 <DIO_TOG_PIN+0x66>
 36c:	88 0f       	add	r24, r24
 36e:	99 1f       	adc	r25, r25
 370:	6a 95       	dec	r22
 372:	e2 f7       	brpl	.-8      	; 0x36c <DIO_TOG_PIN+0x62>
 374:	28 27       	eor	r18, r24
 376:	22 bb       	out	0x12, r18	; 18
 378:	08 95       	ret

0000037a <DIO_READ_PIN>:
 37a:	82 30       	cpi	r24, 0x02	; 2
 37c:	69 f0       	breq	.+26     	; 0x398 <DIO_READ_PIN+0x1e>
 37e:	83 30       	cpi	r24, 0x03	; 3
 380:	18 f4       	brcc	.+6      	; 0x388 <DIO_READ_PIN+0xe>
 382:	81 30       	cpi	r24, 0x01	; 1
 384:	29 f4       	brne	.+10     	; 0x390 <DIO_READ_PIN+0x16>
 386:	06 c0       	rjmp	.+12     	; 0x394 <DIO_READ_PIN+0x1a>
 388:	83 30       	cpi	r24, 0x03	; 3
 38a:	41 f0       	breq	.+16     	; 0x39c <DIO_READ_PIN+0x22>
 38c:	84 30       	cpi	r24, 0x04	; 4
 38e:	c1 f0       	breq	.+48     	; 0x3c0 <DIO_READ_PIN+0x46>
 390:	80 e0       	ldi	r24, 0x00	; 0
 392:	08 95       	ret
 394:	29 b3       	in	r18, 0x19	; 25
 396:	03 c0       	rjmp	.+6      	; 0x39e <DIO_READ_PIN+0x24>
 398:	26 b3       	in	r18, 0x16	; 22
 39a:	01 c0       	rjmp	.+2      	; 0x39e <DIO_READ_PIN+0x24>
 39c:	23 b3       	in	r18, 0x13	; 19
 39e:	81 e0       	ldi	r24, 0x01	; 1
 3a0:	90 e0       	ldi	r25, 0x00	; 0
 3a2:	06 2e       	mov	r0, r22
 3a4:	02 c0       	rjmp	.+4      	; 0x3aa <DIO_READ_PIN+0x30>
 3a6:	88 0f       	add	r24, r24
 3a8:	99 1f       	adc	r25, r25
 3aa:	0a 94       	dec	r0
 3ac:	e2 f7       	brpl	.-8      	; 0x3a6 <DIO_READ_PIN+0x2c>
 3ae:	30 e0       	ldi	r19, 0x00	; 0
 3b0:	82 23       	and	r24, r18
 3b2:	93 23       	and	r25, r19
 3b4:	02 c0       	rjmp	.+4      	; 0x3ba <DIO_READ_PIN+0x40>
 3b6:	95 95       	asr	r25
 3b8:	87 95       	ror	r24
 3ba:	6a 95       	dec	r22
 3bc:	e2 f7       	brpl	.-8      	; 0x3b6 <DIO_READ_PIN+0x3c>
 3be:	08 95       	ret
 3c0:	20 b3       	in	r18, 0x10	; 16
 3c2:	81 e0       	ldi	r24, 0x01	; 1
 3c4:	90 e0       	ldi	r25, 0x00	; 0
 3c6:	06 2e       	mov	r0, r22
 3c8:	02 c0       	rjmp	.+4      	; 0x3ce <DIO_READ_PIN+0x54>
 3ca:	88 0f       	add	r24, r24
 3cc:	99 1f       	adc	r25, r25
 3ce:	0a 94       	dec	r0
 3d0:	e2 f7       	brpl	.-8      	; 0x3ca <DIO_READ_PIN+0x50>
 3d2:	30 e0       	ldi	r19, 0x00	; 0
 3d4:	82 23       	and	r24, r18
 3d6:	93 23       	and	r25, r19
 3d8:	02 c0       	rjmp	.+4      	; 0x3de <DIO_READ_PIN+0x64>
 3da:	95 95       	asr	r25
 3dc:	87 95       	ror	r24
 3de:	6a 95       	dec	r22
 3e0:	e2 f7       	brpl	.-8      	; 0x3da <DIO_READ_PIN+0x60>
 3e2:	08 95       	ret

000003e4 <main>:
 3e4:	cf 93       	push	r28
 3e6:	df 93       	push	r29
 3e8:	60 e8       	ldi	r22, 0x80	; 128
 3ea:	75 e2       	ldi	r23, 0x25	; 37
 3ec:	80 e0       	ldi	r24, 0x00	; 0
 3ee:	90 e0       	ldi	r25, 0x00	; 0
 3f0:	28 e0       	ldi	r18, 0x08	; 8
 3f2:	30 e0       	ldi	r19, 0x00	; 0
 3f4:	40 e0       	ldi	r20, 0x00	; 0
 3f6:	50 e0       	ldi	r21, 0x00	; 0
 3f8:	0e 94 36 00 	call	0x6c	; 0x6c <UART_Init>
 3fc:	88 e8       	ldi	r24, 0x88	; 136
 3fe:	93 e1       	ldi	r25, 0x13	; 19
 400:	29 e1       	ldi	r18, 0x19	; 25
 402:	30 e0       	ldi	r19, 0x00	; 0
 404:	f9 01       	movw	r30, r18
 406:	31 97       	sbiw	r30, 0x01	; 1
 408:	f1 f7       	brne	.-4      	; 0x406 <main+0x22>
 40a:	01 97       	sbiw	r24, 0x01	; 1
 40c:	d9 f7       	brne	.-10     	; 0x404 <main+0x20>
 40e:	c8 e0       	ldi	r28, 0x08	; 8
 410:	d0 e0       	ldi	r29, 0x00	; 0
 412:	0e 94 c1 00 	call	0x182	; 0x182 <UART_RX>
 416:	68 2f       	mov	r22, r24
 418:	ce 01       	movw	r24, r28
 41a:	70 e0       	ldi	r23, 0x00	; 0
 41c:	0e 94 c5 00 	call	0x18a	; 0x18a <EEPROM_WRITE>
 420:	21 96       	adiw	r28, 0x01	; 1
 422:	f7 cf       	rjmp	.-18     	; 0x412 <main+0x2e>

00000424 <__udivmodsi4>:
 424:	a1 e2       	ldi	r26, 0x21	; 33
 426:	1a 2e       	mov	r1, r26
 428:	aa 1b       	sub	r26, r26
 42a:	bb 1b       	sub	r27, r27
 42c:	fd 01       	movw	r30, r26
 42e:	0d c0       	rjmp	.+26     	; 0x44a <__udivmodsi4_ep>

00000430 <__udivmodsi4_loop>:
 430:	aa 1f       	adc	r26, r26
 432:	bb 1f       	adc	r27, r27
 434:	ee 1f       	adc	r30, r30
 436:	ff 1f       	adc	r31, r31
 438:	a2 17       	cp	r26, r18
 43a:	b3 07       	cpc	r27, r19
 43c:	e4 07       	cpc	r30, r20
 43e:	f5 07       	cpc	r31, r21
 440:	20 f0       	brcs	.+8      	; 0x44a <__udivmodsi4_ep>
 442:	a2 1b       	sub	r26, r18
 444:	b3 0b       	sbc	r27, r19
 446:	e4 0b       	sbc	r30, r20
 448:	f5 0b       	sbc	r31, r21

0000044a <__udivmodsi4_ep>:
 44a:	66 1f       	adc	r22, r22
 44c:	77 1f       	adc	r23, r23
 44e:	88 1f       	adc	r24, r24
 450:	99 1f       	adc	r25, r25
 452:	1a 94       	dec	r1
 454:	69 f7       	brne	.-38     	; 0x430 <__udivmodsi4_loop>
 456:	60 95       	com	r22
 458:	70 95       	com	r23
 45a:	80 95       	com	r24
 45c:	90 95       	com	r25
 45e:	9b 01       	movw	r18, r22
 460:	ac 01       	movw	r20, r24
 462:	bd 01       	movw	r22, r26
 464:	cf 01       	movw	r24, r30
 466:	08 95       	ret

00000468 <_exit>:
 468:	f8 94       	cli

0000046a <__stop_program>:
 46a:	ff cf       	rjmp	.-2      	; 0x46a <__stop_program>
