Fitter report for Carte_dtmf
Wed Apr  4 15:16:31 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Other Routing Usage Summary
 23. LAB Logic Elements
 24. LAB-wide Signals
 25. LAB Signals Sourced
 26. LAB Signals Sourced Out
 27. LAB Distinct Inputs
 28. Fitter Device Options
 29. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------+
; Fitter Summary                                                               ;
+---------------------------+--------------------------------------------------+
; Fitter Status             ; Successful - Wed Apr  4 15:16:31 2018            ;
; Quartus II 64-Bit Version ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Full Version ;
; Revision Name             ; Carte_dtmf                                       ;
; Top-level Entity Name     ; DTMF                                             ;
; Family                    ; Cyclone                                          ;
; Device                    ; EP1C6T144C6                                      ;
; Timing Models             ; Final                                            ;
; Total logic elements      ; 259 / 5,980 ( 4 % )                              ;
; Total pins                ; 13 / 98 ( 13 % )                                 ;
; Total virtual pins        ; 0                                                ;
; Total memory bits         ; 0 / 92,160 ( 0 % )                               ;
; Total PLLs                ; 0 / 2 ( 0 % )                                    ;
+---------------------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP1C6T144C6                    ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; Slow Slew Rate                                                             ; Off                            ; Off                            ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                           ; Auto                           ;
; Auto Register Duplication                                                  ; Auto                           ; Auto                           ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
+----------------------------+-------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 275 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 275 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 273     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 2       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /nfs/home/sasl/eleves/ei-se/3520311/ip-dtmf/quartus_carte_dtmf/output_files/Carte_dtmf.pin.


+-------------------------------------------------------------------+
; Fitter Resource Usage Summary                                     ;
+---------------------------------------------+---------------------+
; Resource                                    ; Usage               ;
+---------------------------------------------+---------------------+
; Total logic elements                        ; 259 / 5,980 ( 4 % ) ;
;     -- Combinational with no register       ; 105                 ;
;     -- Register only                        ; 9                   ;
;     -- Combinational with a register        ; 145                 ;
;                                             ;                     ;
; Logic element usage by number of LUT inputs ;                     ;
;     -- 4 input functions                    ; 98                  ;
;     -- 3 input functions                    ; 14                  ;
;     -- 2 input functions                    ; 127                 ;
;     -- 1 input functions                    ; 10                  ;
;     -- 0 input functions                    ; 1                   ;
;                                             ;                     ;
; Logic elements by mode                      ;                     ;
;     -- normal mode                          ; 140                 ;
;     -- arithmetic mode                      ; 119                 ;
;     -- qfbk mode                            ; 25                  ;
;     -- register cascade mode                ; 0                   ;
;     -- synchronous clear/load mode          ; 91                  ;
;     -- asynchronous clear/load mode         ; 116                 ;
;                                             ;                     ;
; Total registers                             ; 154 / 6,262 ( 2 % ) ;
; Total LABs                                  ; 34 / 598 ( 6 % )    ;
; Logic elements in carry chains              ; 126                 ;
; Virtual pins                                ; 0                   ;
; I/O pins                                    ; 13 / 98 ( 13 % )    ;
;     -- Clock pins                           ; 1 / 2 ( 50 % )      ;
;                                             ;                     ;
; Global signals                              ; 3                   ;
; M4Ks                                        ; 0 / 20 ( 0 % )      ;
; Total memory bits                           ; 0 / 92,160 ( 0 % )  ;
; Total RAM block bits                        ; 0 / 92,160 ( 0 % )  ;
; PLLs                                        ; 0 / 2 ( 0 % )       ;
; Global clocks                               ; 3 / 8 ( 38 % )      ;
; JTAGs                                       ; 0 / 1 ( 0 % )       ;
; ASMI Blocks                                 ; 0 / 1 ( 0 % )       ;
; CRC blocks                                  ; 0 / 1 ( 0 % )       ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 1%        ;
; Peak interconnect usage (total/H/V)         ; 1% / 1% / 1%        ;
; Maximum fan-out                             ; 116                 ;
; Highest non-global fan-out                  ; 32                  ;
; Total fan-out                               ; 1135                ;
; Average fan-out                             ; 4.14                ;
+---------------------------------------------+---------------------+


+---------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                       ;
+---------------------------------------------+--------------------+--------------------------------+
; Statistic                                   ; Top                ; hard_block:auto_generated_inst ;
+---------------------------------------------+--------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                ; Low                            ;
;                                             ;                    ;                                ;
; Total logic elements                        ; 259                ; 0                              ;
;     -- Combinational with no register       ; 105                ; 0                              ;
;     -- Register only                        ; 9                  ; 0                              ;
;     -- Combinational with a register        ; 145                ; 0                              ;
;                                             ;                    ;                                ;
; Logic element usage by number of LUT inputs ;                    ;                                ;
;     -- 4 input functions                    ; 0                  ; 0                              ;
;     -- 3 input functions                    ; 0                  ; 0                              ;
;     -- 2 input functions                    ; 0                  ; 0                              ;
;     -- 1 input functions                    ; 0                  ; 0                              ;
;     -- 0 input functions                    ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Logic elements by mode                      ;                    ;                                ;
;     -- normal mode                          ; 0                  ; 0                              ;
;     -- arithmetic mode                      ; 0                  ; 0                              ;
;     -- qfbk mode                            ; 0                  ; 0                              ;
;     -- register cascade mode                ; 0                  ; 0                              ;
;     -- synchronous clear/load mode          ; 0                  ; 0                              ;
;     -- asynchronous clear/load mode         ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Total registers                             ; 154 / 2990 ( 5 % ) ; 0 / 2990 ( 0 % )               ;
; Virtual pins                                ; 0                  ; 0                              ;
; I/O pins                                    ; 13                 ; 0                              ;
; DSP block 9-bit elements                    ; 0                  ; 0                              ;
; Total memory bits                           ; 0                  ; 0                              ;
; Total RAM block bits                        ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Connections                                 ;                    ;                                ;
;     -- Input Connections                    ; 0                  ; 0                              ;
;     -- Registered Input Connections         ; 0                  ; 0                              ;
;     -- Output Connections                   ; 0                  ; 0                              ;
;     -- Registered Output Connections        ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Internal Connections                        ;                    ;                                ;
;     -- Total Connections                    ; 1229               ; 0                              ;
;     -- Registered Connections               ; 457                ; 0                              ;
;                                             ;                    ;                                ;
; External Connections                        ;                    ;                                ;
;     -- Top                                  ; 0                  ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Partition Interface                         ;                    ;                                ;
;     -- Input Ports                          ; 4                  ; 0                              ;
;     -- Output Ports                         ; 9                  ; 0                              ;
;     -- Bidir Ports                          ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Registered Ports                            ;                    ;                                ;
;     -- Registered Input Ports               ; 0                  ; 0                              ;
;     -- Registered Output Ports              ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Port Connectivity                           ;                    ;                                ;
;     -- Input Ports driven by GND            ; 0                  ; 0                              ;
;     -- Output Ports driven by GND           ; 0                  ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                  ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                  ; 0                              ;
;     -- Input Ports with no Source           ; 0                  ; 0                              ;
;     -- Output Ports with no Source          ; 0                  ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                  ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                  ; 0                              ;
+---------------------------------------------+--------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                     ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Clk      ; 16    ; 1        ; 0            ; 12           ; 2           ; 116                   ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; PS2_Clk  ; 40    ; 4        ; 4            ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; PS2_Data ; 41    ; 4        ; 6            ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Reset    ; 42    ; 4        ; 6            ; 0            ; 1           ; 68                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+
; Audio      ; 3     ; 1        ; 0            ; 19           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; Display[0] ; 122   ; 2        ; 24           ; 21           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; Display[1] ; 123   ; 2        ; 20           ; 21           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; Display[2] ; 124   ; 2        ; 20           ; 21           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; Display[3] ; 125   ; 2        ; 20           ; 21           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; Display[4] ; 128   ; 2        ; 16           ; 21           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; Display[5] ; 129   ; 2        ; 16           ; 21           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; Display[6] ; 130   ; 2        ; 14           ; 21           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; Display[7] ; 85    ; 3        ; 35           ; 5            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 4 / 22 ( 18 % ) ; 3.3V          ; --           ;
; 2        ; 7 / 26 ( 27 % ) ; 3.3V          ; --           ;
; 3        ; 1 / 24 ( 4 % )  ; 3.3V          ; --           ;
; 4        ; 3 / 26 ( 12 % ) ; 3.3V          ; --           ;
+----------+-----------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 2        ; 1          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 3        ; 2          ; 1        ; Audio                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 4        ; 3          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 5        ; 4          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 6        ; 5          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 7        ; 6          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 8        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 9        ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 8          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 11       ; 19         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 12       ; 20         ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 21         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 14       ; 22         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 16       ; 23         ; 1        ; Clk                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 17       ; 24         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 18       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ;            ;          ; GNDG_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 25         ; 1        ; ^nCEO                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 26         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ; 27         ; 1        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 28         ; 1        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 24       ; 29         ; 1        ; ^DCLK                                    ; bidir  ;              ;         ; --         ;                 ; --       ; --           ;
; 25       ; 30         ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 26       ; 31         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 27       ; 32         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 28       ; 42         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 29       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 31       ; 45         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 32       ; 46         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 33       ; 47         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 34       ; 48         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 35       ; 49         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 36       ; 50         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 37       ; 51         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 38       ; 52         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 39       ; 55         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 40       ; 56         ; 4        ; PS2_Clk                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 41       ; 57         ; 4        ; PS2_Data                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 42       ; 58         ; 4        ; Reset                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 43       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 44       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 45       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 46       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 47       ; 59         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 48       ; 60         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 49       ; 61         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 50       ; 70         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 51       ; 71         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 52       ; 72         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 53       ; 73         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 54       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 55       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 56       ; 75         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 57       ; 76         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 58       ; 77         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 59       ; 81         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 60       ; 88         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 61       ; 89         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 62       ; 90         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 63       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 65       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 66       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 67       ; 91         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 68       ; 92         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 69       ; 93         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 70       ; 94         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 71       ; 97         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 72       ; 98         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 73       ; 99         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 74       ; 100        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 75       ; 101        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 76       ; 102        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 77       ; 103        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 78       ; 104        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 79       ; 105        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 80       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 81       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 82       ; 107        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 83       ; 108        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 84       ; 109        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 85       ; 110        ; 3        ; Display[7]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 86       ; 120        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 87       ; 121        ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 88       ; 122        ; 3        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 89       ; 123        ; 3        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 90       ; 124        ; 3        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 91       ;            ;          ; GNDG_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 92       ; 125        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 93       ; 126        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 94       ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 95       ; 127        ; 3        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 96       ; 128        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 97       ; 138        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 98       ; 139        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 99       ; 140        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 100      ; 141        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 101      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 102      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 103      ; 144        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 104      ; 145        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 105      ; 146        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 106      ; 147        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 107      ; 148        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 108      ; 149        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 109      ; 150        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 110      ; 151        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 111      ; 154        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 112      ; 155        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 113      ; 156        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 114      ; 157        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 115      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 116      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 117      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 118      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 119      ; 158        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 120      ; 159        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 121      ; 160        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 122      ; 167        ; 2        ; Display[0]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 123      ; 171        ; 2        ; Display[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 124      ; 172        ; 2        ; Display[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 125      ; 173        ; 2        ; Display[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 126      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 127      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 128      ; 175        ; 2        ; Display[4]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 129      ; 176        ; 2        ; Display[5]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 130      ; 177        ; 2        ; Display[6]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 131      ; 178        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 132      ; 187        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 133      ; 188        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 134      ; 189        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 135      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 136      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 137      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 138      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 139      ; 190        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 140      ; 191        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 141      ; 192        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 142      ; 193        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 143      ; 196        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 144      ; 197        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                         ;
+---------------------+-------+------------------------------------+
; I/O Standard        ; Load  ; Termination Resistance             ;
+---------------------+-------+------------------------------------+
; 3.3-V LVTTL         ; 10 pF ; Not Available                      ;
; 3.3-V LVCMOS        ; 10 pF ; Not Available                      ;
; 2.5 V               ; 10 pF ; Not Available                      ;
; 1.8 V               ; 10 pF ; Not Available                      ;
; 1.5 V               ; 10 pF ; Not Available                      ;
; SSTL-3 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential SSTL-2 ; 10 pF ; (See SSTL-2)                       ;
; 3.3-V PCI           ; 10 pF ; 25 Ohm (Parallel)                  ;
; LVDS                ; 4 pF  ; 100 Ohm (Differential)             ;
; RSDS                ; 10 pF ; 100 Ohm (Differential)             ;
+---------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                     ;
+--------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+----------------------------------------------+--------------+
; Compilation Hierarchy Node     ; Logic Cells ; LC Registers ; Memory Bits ; M4Ks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                          ; Library Name ;
+--------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+----------------------------------------------+--------------+
; |DTMF                          ; 259 (0)     ; 154          ; 0           ; 0    ; 13   ; 0            ; 105 (0)      ; 9 (0)             ; 145 (0)          ; 126 (0)         ; 25 (0)     ; |DTMF                                        ; work         ;
;    |MAET:C2|                   ; 91 (91)     ; 43           ; 0           ; 0    ; 0    ; 0            ; 48 (48)      ; 0 (0)             ; 43 (43)          ; 32 (32)         ; 5 (5)      ; |DTMF|MAET:C2                                ; work         ;
;    |counter_pointer:C6|        ; 9 (9)       ; 7            ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; 7 (7)           ; 0 (0)      ; |DTMF|counter_pointer:C6                     ; work         ;
;    |counter_pointer:C7|        ; 9 (9)       ; 7            ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; 7 (7)           ; 0 (0)      ; |DTMF|counter_pointer:C7                     ; work         ;
;    |decodeur_frequences:C3|    ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |DTMF|decodeur_frequences:C3                 ; work         ;
;    |full_adder_7:C8|           ; 14 (12)     ; 12           ; 0           ; 0    ; 0    ; 0            ; 2 (0)        ; 1 (1)             ; 11 (11)          ; 0 (0)           ; 9 (0)      ; |DTMF|full_adder_7:C8                        ; work         ;
;       |FULLADDER:\leloop:0:L0| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |DTMF|full_adder_7:C8|FULLADDER:\leloop:0:L0 ; work         ;
;       |FULLADDER:\leloop:1:L0| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 2 (2)      ; |DTMF|full_adder_7:C8|FULLADDER:\leloop:1:L0 ; work         ;
;       |FULLADDER:\leloop:2:L0| ; 1 (1)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |DTMF|full_adder_7:C8|FULLADDER:\leloop:2:L0 ; work         ;
;       |FULLADDER:\leloop:3:L0| ; 1 (1)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |DTMF|full_adder_7:C8|FULLADDER:\leloop:3:L0 ; work         ;
;       |FULLADDER:\leloop:4:L0| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 2 (2)      ; |DTMF|full_adder_7:C8|FULLADDER:\leloop:4:L0 ; work         ;
;       |FULLADDER:\leloop:5:L0| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 2 (2)      ; |DTMF|full_adder_7:C8|FULLADDER:\leloop:5:L0 ; work         ;
;    |pwm:C9|                    ; 19 (19)     ; 9            ; 0           ; 0    ; 0    ; 0            ; 10 (10)      ; 1 (1)             ; 8 (8)            ; 8 (8)           ; 5 (5)      ; |DTMF|pwm:C9                                 ; work         ;
;    |tick_mae:C1|               ; 50 (50)     ; 25           ; 0           ; 0    ; 0    ; 0            ; 25 (25)      ; 7 (7)             ; 18 (18)          ; 24 (24)         ; 6 (6)      ; |DTMF|tick_mae:C1                            ; work         ;
;    |tick_sin:C4|               ; 33 (33)     ; 25           ; 0           ; 0    ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 25 (25)          ; 24 (24)         ; 0 (0)      ; |DTMF|tick_sin:C4                            ; work         ;
;    |tick_sin:C5|               ; 33 (33)     ; 25           ; 0           ; 0    ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 25 (25)          ; 24 (24)         ; 0 (0)      ; |DTMF|tick_sin:C5                            ; work         ;
+--------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+----------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                 ;
+------------+----------+---------------+---------------+-----------------------+-----+
; Name       ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+------------+----------+---------------+---------------+-----------------------+-----+
; PS2_Clk    ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; PS2_Data   ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; Display[0] ; Output   ; --            ; --            ; --                    ; --  ;
; Display[1] ; Output   ; --            ; --            ; --                    ; --  ;
; Display[2] ; Output   ; --            ; --            ; --                    ; --  ;
; Display[3] ; Output   ; --            ; --            ; --                    ; --  ;
; Display[4] ; Output   ; --            ; --            ; --                    ; --  ;
; Display[5] ; Output   ; --            ; --            ; --                    ; --  ;
; Display[6] ; Output   ; --            ; --            ; --                    ; --  ;
; Display[7] ; Output   ; --            ; --            ; --                    ; --  ;
; Audio      ; Output   ; --            ; --            ; --                    ; --  ;
; Clk        ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; Reset      ; Input    ; OFF           ; OFF           ; --                    ; --  ;
+------------+----------+---------------+---------------+-----------------------+-----+


+----------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                 ;
+----------------------------------+-------------------+---------+
; Source Pin / Fanout              ; Pad To Core Index ; Setting ;
+----------------------------------+-------------------+---------+
; PS2_Clk                          ;                   ;         ;
; PS2_Data                         ;                   ;         ;
; Clk                              ;                   ;         ;
; Reset                            ;                   ;         ;
;      - tick_mae:C1|s_out         ; 1                 ; OFF     ;
;      - MAET:C2|RESET             ; 1                 ; OFF     ;
;      - MAET:C2|i[0]              ; 1                 ; OFF     ;
;      - MAET:C2|i[1]              ; 1                 ; OFF     ;
;      - MAET:C2|i[2]              ; 1                 ; OFF     ;
;      - MAET:C2|i[3]              ; 1                 ; OFF     ;
;      - MAET:C2|i[4]              ; 1                 ; OFF     ;
;      - MAET:C2|i[5]              ; 1                 ; OFF     ;
;      - MAET:C2|i[6]              ; 1                 ; OFF     ;
;      - MAET:C2|i[7]              ; 1                 ; OFF     ;
;      - MAET:C2|i[8]              ; 1                 ; OFF     ;
;      - MAET:C2|i[9]              ; 1                 ; OFF     ;
;      - MAET:C2|i[10]             ; 1                 ; OFF     ;
;      - MAET:C2|i[11]             ; 1                 ; OFF     ;
;      - MAET:C2|i[12]             ; 1                 ; OFF     ;
;      - MAET:C2|i[13]             ; 1                 ; OFF     ;
;      - MAET:C2|i[14]             ; 1                 ; OFF     ;
;      - MAET:C2|i[15]             ; 1                 ; OFF     ;
;      - MAET:C2|i[16]             ; 1                 ; OFF     ;
;      - MAET:C2|i[17]             ; 1                 ; OFF     ;
;      - MAET:C2|i[18]             ; 1                 ; OFF     ;
;      - MAET:C2|i[19]             ; 1                 ; OFF     ;
;      - MAET:C2|i[20]             ; 1                 ; OFF     ;
;      - MAET:C2|i[21]             ; 1                 ; OFF     ;
;      - MAET:C2|i[22]             ; 1                 ; OFF     ;
;      - MAET:C2|i[23]             ; 1                 ; OFF     ;
;      - MAET:C2|i[24]             ; 1                 ; OFF     ;
;      - MAET:C2|i[25]             ; 1                 ; OFF     ;
;      - MAET:C2|i[26]             ; 1                 ; OFF     ;
;      - MAET:C2|i[27]             ; 1                 ; OFF     ;
;      - MAET:C2|i[28]             ; 1                 ; OFF     ;
;      - MAET:C2|i[29]             ; 1                 ; OFF     ;
;      - MAET:C2|i[30]             ; 1                 ; OFF     ;
;      - MAET:C2|i[31]             ; 1                 ; OFF     ;
;      - MAET:C2|EtatFutur.etat3   ; 1                 ; OFF     ;
;      - tick_mae:C1|i[23]         ; 1                 ; OFF     ;
;      - tick_mae:C1|i[21]         ; 1                 ; OFF     ;
;      - tick_mae:C1|i[20]         ; 1                 ; OFF     ;
;      - tick_mae:C1|i[18]         ; 1                 ; OFF     ;
;      - tick_mae:C1|i[17]         ; 1                 ; OFF     ;
;      - tick_mae:C1|i[16]         ; 1                 ; OFF     ;
;      - tick_mae:C1|i[12]         ; 1                 ; OFF     ;
;      - tick_mae:C1|i[14]         ; 1                 ; OFF     ;
;      - tick_mae:C1|i[13]         ; 1                 ; OFF     ;
;      - tick_mae:C1|i[11]         ; 1                 ; OFF     ;
;      - tick_mae:C1|i[9]          ; 1                 ; OFF     ;
;      - tick_mae:C1|i[8]          ; 1                 ; OFF     ;
;      - tick_mae:C1|i[6]          ; 1                 ; OFF     ;
;      - tick_mae:C1|i[5]          ; 1                 ; OFF     ;
;      - tick_mae:C1|i[4]          ; 1                 ; OFF     ;
;      - tick_mae:C1|i[2]          ; 1                 ; OFF     ;
;      - tick_mae:C1|i[1]          ; 1                 ; OFF     ;
;      - tick_mae:C1|i[0]          ; 1                 ; OFF     ;
;      - MAET:C2|EtatFutur.etat2   ; 1                 ; OFF     ;
;      - MAET:C2|EtatFutur.init    ; 1                 ; OFF     ;
;      - MAET:C2|EtatFutur.etat0   ; 1                 ; OFF     ;
;      - MAET:C2|EtatFutur.etat4   ; 1                 ; OFF     ;
;      - tick_mae:C1|i[15]         ; 1                 ; OFF     ;
;      - tick_mae:C1|i[22]         ; 1                 ; OFF     ;
;      - tick_mae:C1|i[19]         ; 1                 ; OFF     ;
;      - tick_mae:C1|i[10]         ; 1                 ; OFF     ;
;      - MAET:C2|EtatPresent.etat2 ; 1                 ; OFF     ;
;      - tick_mae:C1|i[7]          ; 1                 ; OFF     ;
;      - tick_mae:C1|i[3]          ; 1                 ; OFF     ;
;      - MAET:C2|EtatPresent.etat3 ; 1                 ; OFF     ;
;      - MAET:C2|EtatPresent.etat4 ; 1                 ; OFF     ;
;      - MAET:C2|EtatPresent.init  ; 1                 ; OFF     ;
;      - MAET:C2|EtatPresent.etat0 ; 1                 ; OFF     ;
+----------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                         ;
+--------------------------------+---------------+---------+---------------------------+--------+----------------------+------------------+
; Name                           ; Location      ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ;
+--------------------------------+---------------+---------+---------------------------+--------+----------------------+------------------+
; Clk                            ; PIN_16        ; 116     ; Async. clear, Clock       ; yes    ; Global Clock         ; GCLK2            ;
; MAET:C2|RESET                  ; LC_X8_Y10_N2  ; 87      ; Async. clear, Async. load ; yes    ; Global Clock         ; GCLK3            ;
; Reset                          ; PIN_42        ; 68      ; Async. clear, Clock       ; yes    ; Global Clock         ; GCLK1            ;
; counter_pointer:C6|LessThan0~1 ; LC_X26_Y11_N0 ; 7       ; Sync. clear               ; no     ; --                   ; --               ;
; counter_pointer:C7|LessThan0~1 ; LC_X25_Y9_N0  ; 7       ; Sync. clear               ; no     ; --                   ; --               ;
; tick_sin:C4|Equal0~8           ; LC_X28_Y13_N8 ; 24      ; Sync. clear               ; no     ; --                   ; --               ;
; tick_sin:C4|s_out              ; LC_X28_Y13_N8 ; 7       ; Clock enable              ; no     ; --                   ; --               ;
; tick_sin:C5|Equal0~8           ; LC_X24_Y10_N4 ; 24      ; Sync. clear               ; no     ; --                   ; --               ;
; tick_sin:C5|s_out              ; LC_X24_Y10_N4 ; 7       ; Clock enable              ; no     ; --                   ; --               ;
+--------------------------------+---------------+---------+---------------------------+--------+----------------------+------------------+


+----------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                      ;
+---------------+--------------+---------+----------------------+------------------+
; Name          ; Location     ; Fan-Out ; Global Resource Used ; Global Line Name ;
+---------------+--------------+---------+----------------------+------------------+
; Clk           ; PIN_16       ; 116     ; Global Clock         ; GCLK2            ;
; MAET:C2|RESET ; LC_X8_Y10_N2 ; 87      ; Global Clock         ; GCLK3            ;
; Reset         ; PIN_42       ; 68      ; Global Clock         ; GCLK1            ;
+---------------+--------------+---------+----------------------+------------------+


+-------------------------------------------------------+
; Non-Global High Fan-Out Signals                       ;
+---------------------------------------------+---------+
; Name                                        ; Fan-Out ;
+---------------------------------------------+---------+
; MAET:C2|Selector36~0                        ; 32      ;
; MAET:C2|Selector29~0                        ; 29      ;
; tick_sin:C4|Equal0~8                        ; 24      ;
; tick_sin:C5|Equal0~8                        ; 24      ;
; tick_mae:C1|Equal0~6                        ; 12      ;
; tick_mae:C1|Equal0~5                        ; 12      ;
; tick_mae:C1|Equal0~4                        ; 12      ;
; MAET:C2|EtatPresent.etat3                   ; 8       ;
; tick_sin:C4|s_out                           ; 7       ;
; tick_sin:C5|s_out                           ; 7       ;
; counter_pointer:C6|LessThan0~1              ; 7       ;
; counter_pointer:C7|LessThan0~1              ; 7       ;
; tick_mae:C1|s_out                           ; 7       ;
; decodeur_frequences:C3|out1[9]              ; 5       ;
; MAET:C2|i~2                                 ; 5       ;
; MAET:C2|Add0~157                            ; 5       ;
; tick_mae:C1|Add0~112                        ; 5       ;
; tick_mae:C1|Add0~87                         ; 5       ;
; tick_mae:C1|Add0~62                         ; 5       ;
; tick_mae:C1|Add0~32                         ; 5       ;
; tick_sin:C4|i[16]~33                        ; 5       ;
; tick_sin:C4|i[11]~19                        ; 5       ;
; tick_sin:C4|i[1]~15                         ; 5       ;
; tick_sin:C4|i[6]~5                          ; 5       ;
; tick_sin:C5|i[16]~33                        ; 5       ;
; tick_sin:C5|i[11]~23                        ; 5       ;
; tick_sin:C5|i[6]~17                         ; 5       ;
; tick_sin:C5|i[1]~15                         ; 5       ;
; MAET:C2|Add0~127                            ; 5       ;
; MAET:C2|Add0~102                            ; 5       ;
; MAET:C2|Add0~77                             ; 5       ;
; MAET:C2|Add0~52                             ; 5       ;
; MAET:C2|Add0~27                             ; 5       ;
; MAET:C2|EtatPresent.etat4                   ; 4       ;
; MAET:C2|i[3]                                ; 4       ;
; MAET:C2|EtatPresent.init                    ; 3       ;
; MAET:C2|Selector40~0                        ; 3       ;
; MAET:C2|EtatPresent.etat2                   ; 3       ;
; MAET:C2|WideOr0~0                           ; 3       ;
; MAET:C2|i[30]                               ; 3       ;
; MAET:C2|i[29]                               ; 3       ;
; MAET:C2|i[28]                               ; 3       ;
; MAET:C2|i[27]                               ; 3       ;
; MAET:C2|i[26]                               ; 3       ;
; MAET:C2|i[25]                               ; 3       ;
; MAET:C2|i[24]                               ; 3       ;
; MAET:C2|i[23]                               ; 3       ;
; MAET:C2|i[22]                               ; 3       ;
; MAET:C2|i[21]                               ; 3       ;
; MAET:C2|i[20]                               ; 3       ;
; MAET:C2|i[19]                               ; 3       ;
; MAET:C2|i[18]                               ; 3       ;
; MAET:C2|i[17]                               ; 3       ;
; MAET:C2|i[16]                               ; 3       ;
; MAET:C2|i[15]                               ; 3       ;
; MAET:C2|i[14]                               ; 3       ;
; MAET:C2|i[13]                               ; 3       ;
; MAET:C2|i[12]                               ; 3       ;
; MAET:C2|i[11]                               ; 3       ;
; MAET:C2|i[10]                               ; 3       ;
; MAET:C2|i[9]                                ; 3       ;
; MAET:C2|i[8]                                ; 3       ;
; MAET:C2|i[7]                                ; 3       ;
; MAET:C2|i[6]                                ; 3       ;
; MAET:C2|i[5]                                ; 3       ;
; MAET:C2|i[4]                                ; 3       ;
; MAET:C2|i[0]                                ; 3       ;
; MAET:C2|i[2]                                ; 3       ;
; MAET:C2|i[1]                                ; 3       ;
; MAET:C2|i[31]                               ; 3       ;
; pwm:C9|cnt[7]                               ; 3       ;
; pwm:C9|cnt[6]                               ; 3       ;
; full_adder_7:C8|FULLADDER:\leloop:1:L0|C2~0 ; 3       ;
; pwm:C9|cnt[2]                               ; 3       ;
; pwm:C9|cnt[3]                               ; 3       ;
; pwm:C9|cnt[4]                               ; 3       ;
; counter_pointer:C7|temp[5]                  ; 3       ;
; counter_pointer:C6|temp[5]                  ; 3       ;
; counter_pointer:C7|temp[4]                  ; 3       ;
; counter_pointer:C6|temp[4]                  ; 3       ;
; counter_pointer:C6|temp[3]~7                ; 3       ;
; counter_pointer:C6|temp[3]                  ; 3       ;
; counter_pointer:C7|temp[3]~7                ; 3       ;
; counter_pointer:C7|temp[3]                  ; 3       ;
; counter_pointer:C7|temp[2]                  ; 3       ;
; counter_pointer:C6|temp[2]                  ; 3       ;
; counter_pointer:C7|temp[1]                  ; 3       ;
; counter_pointer:C6|temp[1]                  ; 3       ;
; counter_pointer:C6|temp[0]                  ; 3       ;
; counter_pointer:C7|temp[0]                  ; 3       ;
; pwm:C9|Add0~2                               ; 3       ;
; MAET:C2|EtatFutur.etat4                     ; 2       ;
; MAET:C2|EtatFutur.etat0                     ; 2       ;
; MAET:C2|EtatFutur.init                      ; 2       ;
; MAET:C2|EtatFutur.etat2                     ; 2       ;
; MAET:C2|i~3                                 ; 2       ;
; MAET:C2|EtatPresent.etat0                   ; 2       ;
; tick_mae:C1|i[0]                            ; 2       ;
; tick_mae:C1|i[1]                            ; 2       ;
; tick_mae:C1|i[2]                            ; 2       ;
; tick_mae:C1|i[4]                            ; 2       ;
; tick_mae:C1|i[5]                            ; 2       ;
; tick_mae:C1|i[6]                            ; 2       ;
; tick_mae:C1|i[8]                            ; 2       ;
; tick_mae:C1|i[9]                            ; 2       ;
; tick_mae:C1|i[11]                           ; 2       ;
; tick_mae:C1|i[13]                           ; 2       ;
; tick_mae:C1|i[14]                           ; 2       ;
; tick_mae:C1|i[12]                           ; 2       ;
; tick_mae:C1|i[16]                           ; 2       ;
; tick_mae:C1|i[17]                           ; 2       ;
; tick_mae:C1|i[18]                           ; 2       ;
; tick_mae:C1|i[20]                           ; 2       ;
; tick_mae:C1|i[21]                           ; 2       ;
; tick_mae:C1|i[23]                           ; 2       ;
; MAET:C2|EtatFutur.etat3                     ; 2       ;
; pwm:C9|cnt[1]                               ; 2       ;
; pwm:C9|cnt[5]                               ; 2       ;
; full_adder_7:C8|FULLADDER:\leloop:4:L0|C2~0 ; 2       ;
; full_adder_7:C8|FULLADDER:\leloop:3:L0|C2~0 ; 2       ;
; full_adder_7:C8|TA[2]                       ; 2       ;
; full_adder_7:C8|TB[2]                       ; 2       ;
; pwm:C9|cnt[0]                               ; 2       ;
; full_adder_7:C8|TA[0]                       ; 2       ;
; full_adder_7:C8|TB[0]                       ; 2       ;
; full_adder_7:C8|TB[1]                       ; 2       ;
; tick_mae:C1|Add0~7                          ; 2       ;
; tick_sin:C4|i[23]                           ; 2       ;
; tick_sin:C4|i[22]                           ; 2       ;
; tick_sin:C4|i[21]~43                        ; 2       ;
; tick_sin:C4|i[21]                           ; 2       ;
; tick_sin:C4|i[20]                           ; 2       ;
; tick_sin:C4|i[19]                           ; 2       ;
; tick_sin:C4|i[18]                           ; 2       ;
; tick_sin:C4|i[17]                           ; 2       ;
; tick_sin:C4|i[16]                           ; 2       ;
; tick_sin:C4|i[15]                           ; 2       ;
; tick_sin:C4|i[14]                           ; 2       ;
; tick_sin:C4|i[4]                            ; 2       ;
; tick_sin:C4|i[3]                            ; 2       ;
; tick_sin:C4|i[13]                           ; 2       ;
; tick_sin:C4|i[12]                           ; 2       ;
; tick_sin:C4|i[11]                           ; 2       ;
; tick_sin:C4|i[10]                           ; 2       ;
; tick_sin:C4|i[1]                            ; 2       ;
; tick_sin:C4|i[0]                            ; 2       ;
; tick_sin:C4|i[9]                            ; 2       ;
; tick_sin:C4|i[8]                            ; 2       ;
; tick_sin:C4|i[7]                            ; 2       ;
; tick_sin:C4|i[6]                            ; 2       ;
; tick_sin:C4|i[5]                            ; 2       ;
; tick_sin:C4|i[2]                            ; 2       ;
; tick_sin:C5|i[23]                           ; 2       ;
; tick_sin:C5|i[22]                           ; 2       ;
; tick_sin:C5|i[21]~43                        ; 2       ;
; tick_sin:C5|i[21]                           ; 2       ;
; tick_sin:C5|i[20]                           ; 2       ;
; tick_sin:C5|i[19]                           ; 2       ;
; tick_sin:C5|i[18]                           ; 2       ;
; tick_sin:C5|i[17]                           ; 2       ;
; tick_sin:C5|i[16]                           ; 2       ;
; tick_sin:C5|i[15]                           ; 2       ;
; tick_sin:C5|i[14]                           ; 2       ;
; tick_sin:C5|i[13]                           ; 2       ;
; tick_sin:C5|i[12]                           ; 2       ;
; tick_sin:C5|i[11]                           ; 2       ;
; tick_sin:C5|i[10]                           ; 2       ;
; tick_sin:C5|i[8]                            ; 2       ;
; tick_sin:C5|i[6]                            ; 2       ;
; tick_sin:C5|i[1]                            ; 2       ;
; tick_sin:C5|i[9]                            ; 2       ;
; tick_sin:C5|i[7]                            ; 2       ;
; tick_sin:C5|i[5]                            ; 2       ;
; tick_sin:C5|i[4]                            ; 2       ;
; tick_sin:C5|i[3]                            ; 2       ;
; tick_sin:C5|i[2]                            ; 2       ;
; tick_sin:C5|i[0]                            ; 2       ;
; counter_pointer:C6|temp[6]                  ; 2       ;
; counter_pointer:C7|temp[6]                  ; 2       ;
; MAET:C2|Selector40~2                        ; 1       ;
; MAET:C2|Selector37~0                        ; 1       ;
; tick_sin:C4|Equal0~7                        ; 1       ;
; tick_sin:C4|Equal0~6                        ; 1       ;
; tick_sin:C4|Equal0~5                        ; 1       ;
; tick_sin:C4|Equal0~4                        ; 1       ;
; tick_sin:C4|Equal0~3                        ; 1       ;
; tick_sin:C4|Equal0~2                        ; 1       ;
; tick_sin:C4|Equal0~1                        ; 1       ;
; tick_sin:C4|Equal0~0                        ; 1       ;
; tick_sin:C5|Equal0~7                        ; 1       ;
; tick_sin:C5|Equal0~6                        ; 1       ;
; tick_sin:C5|Equal0~5                        ; 1       ;
; tick_sin:C5|Equal0~4                        ; 1       ;
; tick_sin:C5|Equal0~3                        ; 1       ;
; tick_sin:C5|Equal0~2                        ; 1       ;
; tick_sin:C5|Equal0~1                        ; 1       ;
; tick_sin:C5|Equal0~0                        ; 1       ;
; MAET:C2|Selector28~0                        ; 1       ;
; MAET:C2|Selector0~0                         ; 1       ;
; tick_mae:C1|i[3]                            ; 1       ;
; tick_mae:C1|i[7]                            ; 1       ;
; tick_mae:C1|i[10]                           ; 1       ;
; tick_mae:C1|Equal0~3                        ; 1       ;
; tick_mae:C1|i[15]                           ; 1       ;
; tick_mae:C1|Equal0~2                        ; 1       ;
; tick_mae:C1|i[19]                           ; 1       ;
; tick_mae:C1|Equal0~1                        ; 1       ;
; tick_mae:C1|i[22]                           ; 1       ;
; tick_mae:C1|Equal0~0                        ; 1       ;
; counter_pointer:C6|LessThan0~0              ; 1       ;
; counter_pointer:C7|LessThan0~0              ; 1       ;
; MAET:C2|Selector36~1                        ; 1       ;
; MAET:C2|LessThan0~9                         ; 1       ;
; MAET:C2|LessThan0~8                         ; 1       ;
; MAET:C2|LessThan0~7                         ; 1       ;
; MAET:C2|LessThan0~6                         ; 1       ;
; MAET:C2|LessThan0~5                         ; 1       ;
; MAET:C2|LessThan0~4                         ; 1       ;
; MAET:C2|LessThan0~3                         ; 1       ;
; MAET:C2|LessThan0~2                         ; 1       ;
; MAET:C2|LessThan0~1                         ; 1       ;
; MAET:C2|LessThan0~0                         ; 1       ;
; pwm:C9|Equal0~1                             ; 1       ;
; pwm:C9|Equal0~0                             ; 1       ;
; full_adder_7:C8|TB[5]                       ; 1       ;
; full_adder_7:C8|FULLADDER:\leloop:5:L0|C2~0 ; 1       ;
; pwm:C9|LessThan0~4                          ; 1       ;
; full_adder_7:C8|TA[5]                       ; 1       ;
; full_adder_7:C8|FULLADDER:\leloop:5:L0|S~0  ; 1       ;
; full_adder_7:C8|TB[4]                       ; 1       ;
; pwm:C9|LessThan0~3                          ; 1       ;
; full_adder_7:C8|TA[4]                       ; 1       ;
; full_adder_7:C8|FULLADDER:\leloop:4:L0|S~0  ; 1       ;
; full_adder_7:C8|FULLADDER:\leloop:2:L0|C2~0 ; 1       ;
; full_adder_7:C8|TB[3]                       ; 1       ;
; pwm:C9|LessThan0~2                          ; 1       ;
; full_adder_7:C8|TA[3]                       ; 1       ;
; full_adder_7:C8|FULLADDER:\leloop:3:L0|S~0  ; 1       ;
; pwm:C9|LessThan0~1                          ; 1       ;
; full_adder_7:C8|FULLADDER:\leloop:2:L0|S~0  ; 1       ;
; full_adder_7:C8|TA[1]                       ; 1       ;
; pwm:C9|LessThan0~0                          ; 1       ;
; full_adder_7:C8|FULLADDER:\leloop:0:L0|S~0  ; 1       ;
; full_adder_7:C8|FULLADDER:\leloop:1:L0|S~0  ; 1       ;
; pwm:C9|s                                    ; 1       ;
; tick_mae:C1|Add0~117COUT1_140               ; 1       ;
; tick_mae:C1|Add0~117                        ; 1       ;
; tick_mae:C1|Add0~115                        ; 1       ;
; tick_mae:C1|Add0~110                        ; 1       ;
; tick_mae:C1|Add0~107COUT1_142               ; 1       ;
; tick_mae:C1|Add0~107                        ; 1       ;
; tick_mae:C1|Add0~105                        ; 1       ;
; tick_mae:C1|Add0~102COUT1_144               ; 1       ;
; tick_mae:C1|Add0~102                        ; 1       ;
; tick_mae:C1|Add0~100                        ; 1       ;
; tick_mae:C1|Add0~97COUT1_146                ; 1       ;
; tick_mae:C1|Add0~97                         ; 1       ;
; tick_mae:C1|Add0~95                         ; 1       ;
; tick_mae:C1|Add0~92COUT1_148                ; 1       ;
; tick_mae:C1|Add0~92                         ; 1       ;
; tick_mae:C1|Add0~90                         ; 1       ;
; tick_mae:C1|Add0~85                         ; 1       ;
; tick_mae:C1|Add0~82COUT1_150                ; 1       ;
; tick_mae:C1|Add0~82                         ; 1       ;
; tick_mae:C1|Add0~80                         ; 1       ;
; tick_mae:C1|Add0~77COUT1_156                ; 1       ;
; tick_mae:C1|Add0~77                         ; 1       ;
; tick_mae:C1|Add0~75                         ; 1       ;
; tick_mae:C1|Add0~72COUT1_152                ; 1       ;
; tick_mae:C1|Add0~72                         ; 1       ;
; tick_mae:C1|Add0~70                         ; 1       ;
; tick_mae:C1|Add0~67COUT1_154                ; 1       ;
; tick_mae:C1|Add0~67                         ; 1       ;
; tick_mae:C1|Add0~65                         ; 1       ;
; tick_mae:C1|Add0~60                         ; 1       ;
; tick_mae:C1|Add0~57COUT1_160                ; 1       ;
; tick_mae:C1|Add0~57                         ; 1       ;
; tick_mae:C1|Add0~55                         ; 1       ;
; tick_mae:C1|Add0~52COUT1_162                ; 1       ;
; tick_mae:C1|Add0~52                         ; 1       ;
; tick_mae:C1|Add0~50                         ; 1       ;
; tick_mae:C1|Add0~47COUT1_164                ; 1       ;
; tick_mae:C1|Add0~47                         ; 1       ;
; tick_mae:C1|Add0~45                         ; 1       ;
; tick_mae:C1|Add0~42COUT1_158                ; 1       ;
; tick_mae:C1|Add0~42                         ; 1       ;
; tick_mae:C1|Add0~40                         ; 1       ;
; tick_mae:C1|Add0~37COUT1_170                ; 1       ;
; tick_mae:C1|Add0~37                         ; 1       ;
; tick_mae:C1|Add0~35                         ; 1       ;
; tick_mae:C1|Add0~30                         ; 1       ;
; tick_mae:C1|Add0~27COUT1_166                ; 1       ;
; tick_mae:C1|Add0~27                         ; 1       ;
; tick_mae:C1|Add0~25                         ; 1       ;
; tick_mae:C1|Add0~22COUT1_168                ; 1       ;
; tick_mae:C1|Add0~22                         ; 1       ;
; tick_mae:C1|Add0~20                         ; 1       ;
; tick_mae:C1|Add0~17COUT1_174                ; 1       ;
; tick_mae:C1|Add0~17                         ; 1       ;
; tick_mae:C1|Add0~15                         ; 1       ;
; tick_mae:C1|Add0~12COUT1_172                ; 1       ;
; tick_mae:C1|Add0~12                         ; 1       ;
; tick_mae:C1|Add0~10                         ; 1       ;
; tick_mae:C1|Add0~5                          ; 1       ;
; tick_mae:C1|Add0~0                          ; 1       ;
; tick_sin:C4|i[22]~45COUT1_102               ; 1       ;
; tick_sin:C4|i[22]~45                        ; 1       ;
; tick_sin:C4|i[20]~41COUT1_100               ; 1       ;
; tick_sin:C4|i[20]~41                        ; 1       ;
; tick_sin:C4|i[19]~39COUT1_98                ; 1       ;
; tick_sin:C4|i[19]~39                        ; 1       ;
; tick_sin:C4|i[18]~37COUT1_96                ; 1       ;
; tick_sin:C4|i[18]~37                        ; 1       ;
; tick_sin:C4|i[17]~35COUT1_94                ; 1       ;
; tick_sin:C4|i[17]~35                        ; 1       ;
; tick_sin:C4|i[15]~31COUT1_92                ; 1       ;
; tick_sin:C4|i[15]~31                        ; 1       ;
; tick_sin:C4|i[14]~29COUT1_90                ; 1       ;
; tick_sin:C4|i[14]~29                        ; 1       ;
; tick_sin:C4|i[4]~27COUT1_74                 ; 1       ;
; tick_sin:C4|i[4]~27                         ; 1       ;
; tick_sin:C4|i[3]~25COUT1_72                 ; 1       ;
; tick_sin:C4|i[3]~25                         ; 1       ;
; tick_sin:C4|i[13]~23COUT1_88                ; 1       ;
; tick_sin:C4|i[13]~23                        ; 1       ;
; tick_sin:C4|i[12]~21COUT1_86                ; 1       ;
; tick_sin:C4|i[12]~21                        ; 1       ;
; tick_sin:C4|i[10]~17COUT1_84                ; 1       ;
; tick_sin:C4|i[10]~17                        ; 1       ;
; tick_sin:C4|i[0]~13COUT1_68                 ; 1       ;
; tick_sin:C4|i[0]~13                         ; 1       ;
; tick_sin:C4|i[9]~11COUT1_82                 ; 1       ;
; tick_sin:C4|i[9]~11                         ; 1       ;
; tick_sin:C4|i[8]~9COUT1_80                  ; 1       ;
; tick_sin:C4|i[8]~9                          ; 1       ;
; tick_sin:C4|i[7]~7COUT1_78                  ; 1       ;
; tick_sin:C4|i[7]~7                          ; 1       ;
; tick_sin:C4|i[5]~3COUT1_76                  ; 1       ;
; tick_sin:C4|i[5]~3                          ; 1       ;
; tick_sin:C4|i[2]~1COUT1_70                  ; 1       ;
; tick_sin:C4|i[2]~1                          ; 1       ;
; tick_sin:C5|i[22]~45COUT1_102               ; 1       ;
; tick_sin:C5|i[22]~45                        ; 1       ;
; tick_sin:C5|i[20]~41COUT1_100               ; 1       ;
; tick_sin:C5|i[20]~41                        ; 1       ;
; tick_sin:C5|i[19]~39COUT1_98                ; 1       ;
; tick_sin:C5|i[19]~39                        ; 1       ;
; tick_sin:C5|i[18]~37COUT1_96                ; 1       ;
; tick_sin:C5|i[18]~37                        ; 1       ;
; tick_sin:C5|i[17]~35COUT1_94                ; 1       ;
; tick_sin:C5|i[17]~35                        ; 1       ;
; tick_sin:C5|i[15]~31COUT1_92                ; 1       ;
; tick_sin:C5|i[15]~31                        ; 1       ;
; tick_sin:C5|i[14]~29COUT1_90                ; 1       ;
; tick_sin:C5|i[14]~29                        ; 1       ;
; tick_sin:C5|i[13]~27COUT1_88                ; 1       ;
; tick_sin:C5|i[13]~27                        ; 1       ;
; tick_sin:C5|i[12]~25COUT1_86                ; 1       ;
; tick_sin:C5|i[12]~25                        ; 1       ;
; tick_sin:C5|i[10]~21COUT1_84                ; 1       ;
; tick_sin:C5|i[10]~21                        ; 1       ;
; tick_sin:C5|i[8]~19COUT1_80                 ; 1       ;
; tick_sin:C5|i[8]~19                         ; 1       ;
; tick_sin:C5|i[9]~13COUT1_82                 ; 1       ;
; tick_sin:C5|i[9]~13                         ; 1       ;
; tick_sin:C5|i[7]~11COUT1_78                 ; 1       ;
; tick_sin:C5|i[7]~11                         ; 1       ;
; tick_sin:C5|i[5]~9COUT1_76                  ; 1       ;
; tick_sin:C5|i[5]~9                          ; 1       ;
; tick_sin:C5|i[4]~7COUT1_74                  ; 1       ;
; tick_sin:C5|i[4]~7                          ; 1       ;
; tick_sin:C5|i[3]~5COUT1_72                  ; 1       ;
; tick_sin:C5|i[3]~5                          ; 1       ;
; tick_sin:C5|i[2]~3COUT1_70                  ; 1       ;
; tick_sin:C5|i[2]~3                          ; 1       ;
; tick_sin:C5|i[0]~1COUT1_68                  ; 1       ;
; tick_sin:C5|i[0]~1                          ; 1       ;
; MAET:C2|Add0~152                            ; 1       ;
; MAET:C2|Add0~150                            ; 1       ;
; MAET:C2|Add0~147COUT1_232                   ; 1       ;
; MAET:C2|Add0~147                            ; 1       ;
; MAET:C2|Add0~145                            ; 1       ;
; MAET:C2|Add0~142COUT1_230                   ; 1       ;
; MAET:C2|Add0~142                            ; 1       ;
; MAET:C2|Add0~140                            ; 1       ;
; MAET:C2|Add0~137COUT1_228                   ; 1       ;
; MAET:C2|Add0~137                            ; 1       ;
; MAET:C2|Add0~135                            ; 1       ;
; MAET:C2|Add0~132COUT1_226                   ; 1       ;
; MAET:C2|Add0~132                            ; 1       ;
; MAET:C2|Add0~130                            ; 1       ;
; MAET:C2|Add0~125                            ; 1       ;
; MAET:C2|Add0~122COUT1_224                   ; 1       ;
; MAET:C2|Add0~122                            ; 1       ;
; MAET:C2|Add0~120                            ; 1       ;
; MAET:C2|Add0~117COUT1_222                   ; 1       ;
; MAET:C2|Add0~117                            ; 1       ;
; MAET:C2|Add0~115                            ; 1       ;
; MAET:C2|Add0~112COUT1_220                   ; 1       ;
; MAET:C2|Add0~112                            ; 1       ;
; MAET:C2|Add0~110                            ; 1       ;
; MAET:C2|Add0~107COUT1_218                   ; 1       ;
; MAET:C2|Add0~107                            ; 1       ;
; MAET:C2|Add0~105                            ; 1       ;
; MAET:C2|Add0~100                            ; 1       ;
; MAET:C2|Add0~97COUT1_216                    ; 1       ;
; MAET:C2|Add0~97                             ; 1       ;
; MAET:C2|Add0~95                             ; 1       ;
; MAET:C2|Add0~92COUT1_214                    ; 1       ;
; MAET:C2|Add0~92                             ; 1       ;
; MAET:C2|Add0~90                             ; 1       ;
; MAET:C2|Add0~87COUT1_212                    ; 1       ;
; MAET:C2|Add0~87                             ; 1       ;
; MAET:C2|Add0~85                             ; 1       ;
; MAET:C2|Add0~82COUT1_210                    ; 1       ;
; MAET:C2|Add0~82                             ; 1       ;
; MAET:C2|Add0~80                             ; 1       ;
; MAET:C2|Add0~75                             ; 1       ;
; MAET:C2|Add0~72COUT1_208                    ; 1       ;
; MAET:C2|Add0~72                             ; 1       ;
; MAET:C2|Add0~70                             ; 1       ;
; MAET:C2|Add0~67COUT1_206                    ; 1       ;
; MAET:C2|Add0~67                             ; 1       ;
; MAET:C2|Add0~65                             ; 1       ;
; MAET:C2|Add0~62COUT1_204                    ; 1       ;
; MAET:C2|Add0~62                             ; 1       ;
; MAET:C2|Add0~60                             ; 1       ;
; MAET:C2|Add0~57COUT1_202                    ; 1       ;
; MAET:C2|Add0~57                             ; 1       ;
; MAET:C2|Add0~55                             ; 1       ;
; MAET:C2|Add0~50                             ; 1       ;
; MAET:C2|Add0~47COUT1_200                    ; 1       ;
; MAET:C2|Add0~47                             ; 1       ;
; MAET:C2|Add0~45                             ; 1       ;
; MAET:C2|Add0~42COUT1_198                    ; 1       ;
; MAET:C2|Add0~42                             ; 1       ;
; MAET:C2|Add0~40                             ; 1       ;
; MAET:C2|Add0~37COUT1_196                    ; 1       ;
; MAET:C2|Add0~37                             ; 1       ;
; MAET:C2|Add0~35                             ; 1       ;
; MAET:C2|Add0~32COUT1_194                    ; 1       ;
; MAET:C2|Add0~32                             ; 1       ;
; MAET:C2|Add0~30                             ; 1       ;
; MAET:C2|Add0~25                             ; 1       ;
; MAET:C2|Add0~22COUT1_192                    ; 1       ;
; MAET:C2|Add0~22                             ; 1       ;
; MAET:C2|Add0~20                             ; 1       ;
; MAET:C2|Add0~17COUT1_190                    ; 1       ;
; MAET:C2|Add0~17                             ; 1       ;
; MAET:C2|Add0~15                             ; 1       ;
; MAET:C2|Add0~12COUT1_188                    ; 1       ;
; MAET:C2|Add0~12                             ; 1       ;
; MAET:C2|Add0~10                             ; 1       ;
; MAET:C2|Add0~7COUT1_186                     ; 1       ;
; MAET:C2|Add0~7                              ; 1       ;
; MAET:C2|Add0~5                              ; 1       ;
; MAET:C2|Add0~0                              ; 1       ;
; pwm:C9|Add0~35                              ; 1       ;
; pwm:C9|Add0~32COUT1_58                      ; 1       ;
; pwm:C9|Add0~32                              ; 1       ;
; pwm:C9|Add0~30                              ; 1       ;
; pwm:C9|Add0~27COUT1_56                      ; 1       ;
; pwm:C9|Add0~27                              ; 1       ;
; pwm:C9|Add0~25                              ; 1       ;
; counter_pointer:C7|temp[5]~11COUT1_29       ; 1       ;
; counter_pointer:C7|temp[5]~11               ; 1       ;
; counter_pointer:C6|temp[5]~11COUT1_29       ; 1       ;
; counter_pointer:C6|temp[5]~11               ; 1       ;
; counter_pointer:C7|temp[4]~9COUT1_27        ; 1       ;
; counter_pointer:C7|temp[4]~9                ; 1       ;
; counter_pointer:C6|temp[4]~9COUT1_27        ; 1       ;
; counter_pointer:C6|temp[4]~9                ; 1       ;
; counter_pointer:C7|temp[2]~5COUT1_25        ; 1       ;
; counter_pointer:C7|temp[2]~5                ; 1       ;
; counter_pointer:C6|temp[2]~5COUT1_25        ; 1       ;
; counter_pointer:C6|temp[2]~5                ; 1       ;
; pwm:C9|Add0~22COUT1_50                      ; 1       ;
; pwm:C9|Add0~22                              ; 1       ;
; pwm:C9|Add0~20                              ; 1       ;
; pwm:C9|Add0~17COUT1_48                      ; 1       ;
; pwm:C9|Add0~17                              ; 1       ;
; pwm:C9|Add0~15                              ; 1       ;
; counter_pointer:C7|temp[1]~3COUT1_23        ; 1       ;
; counter_pointer:C7|temp[1]~3                ; 1       ;
; counter_pointer:C6|temp[1]~3COUT1_23        ; 1       ;
; counter_pointer:C6|temp[1]~3                ; 1       ;
; counter_pointer:C6|temp[0]~1COUT1_21        ; 1       ;
; counter_pointer:C6|temp[0]~1                ; 1       ;
; counter_pointer:C7|temp[0]~1COUT1_21        ; 1       ;
; counter_pointer:C7|temp[0]~1                ; 1       ;
; pwm:C9|Add0~12COUT1_52                      ; 1       ;
; pwm:C9|Add0~12                              ; 1       ;
; pwm:C9|Add0~10                              ; 1       ;
; pwm:C9|Add0~7COUT1_54                       ; 1       ;
; pwm:C9|Add0~7                               ; 1       ;
; pwm:C9|Add0~5                               ; 1       ;
; pwm:C9|Add0~0                               ; 1       ;
+---------------------------------------------+---------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; C4s                         ; 147 / 16,320 ( < 1 % ) ;
; Direct links                ; 90 / 21,944 ( < 1 % )  ;
; Global clocks               ; 3 / 8 ( 38 % )         ;
; LAB clocks                  ; 24 / 240 ( 10 % )      ;
; LUT chains                  ; 14 / 5,382 ( < 1 % )   ;
; Local interconnects         ; 305 / 21,944 ( 1 % )   ;
; M4K buffers                 ; 0 / 720 ( 0 % )        ;
; R4s                         ; 109 / 14,640 ( < 1 % ) ;
+-----------------------------+------------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+--------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 7.62) ; Number of LABs  (Total = 34) ;
+--------------------------------------------+------------------------------+
; 1                                          ; 2                            ;
; 2                                          ; 3                            ;
; 3                                          ; 1                            ;
; 4                                          ; 1                            ;
; 5                                          ; 1                            ;
; 6                                          ; 1                            ;
; 7                                          ; 2                            ;
; 8                                          ; 3                            ;
; 9                                          ; 5                            ;
; 10                                         ; 15                           ;
+--------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.88) ; Number of LABs  (Total = 34) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 23                           ;
; 1 Async. load                      ; 2                            ;
; 1 Clock                            ; 31                           ;
; 1 Clock enable                     ; 2                            ;
; 1 Sync. clear                      ; 6                            ;
+------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Signals Sourced                                                        ;
+---------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 8.38) ; Number of LABs  (Total = 34) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 2                            ;
; 2                                           ; 3                            ;
; 3                                           ; 0                            ;
; 4                                           ; 1                            ;
; 5                                           ; 1                            ;
; 6                                           ; 1                            ;
; 7                                           ; 1                            ;
; 8                                           ; 3                            ;
; 9                                           ; 5                            ;
; 10                                          ; 12                           ;
; 11                                          ; 3                            ;
; 12                                          ; 0                            ;
; 13                                          ; 0                            ;
; 14                                          ; 1                            ;
; 15                                          ; 0                            ;
; 16                                          ; 0                            ;
; 17                                          ; 0                            ;
; 18                                          ; 0                            ;
; 19                                          ; 1                            ;
+---------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 5.97) ; Number of LABs  (Total = 34) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 3                            ;
; 2                                               ; 6                            ;
; 3                                               ; 1                            ;
; 4                                               ; 2                            ;
; 5                                               ; 1                            ;
; 6                                               ; 5                            ;
; 7                                               ; 4                            ;
; 8                                               ; 2                            ;
; 9                                               ; 3                            ;
; 10                                              ; 6                            ;
; 11                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                        ;
+---------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 9.56) ; Number of LABs  (Total = 34) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 0                            ;
; 2                                           ; 0                            ;
; 3                                           ; 5                            ;
; 4                                           ; 4                            ;
; 5                                           ; 2                            ;
; 6                                           ; 2                            ;
; 7                                           ; 3                            ;
; 8                                           ; 1                            ;
; 9                                           ; 3                            ;
; 10                                          ; 1                            ;
; 11                                          ; 3                            ;
; 12                                          ; 0                            ;
; 13                                          ; 1                            ;
; 14                                          ; 0                            ;
; 15                                          ; 1                            ;
; 16                                          ; 1                            ;
; 17                                          ; 3                            ;
; 18                                          ; 2                            ;
; 19                                          ; 0                            ;
; 20                                          ; 0                            ;
; 21                                          ; 2                            ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP1C6T144C6 for design "Carte_dtmf"
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP1C3T144C6 is compatible
Info (169124): Fitter converted 2 user pins into dedicated programming pins
    Info (169125): Pin ~nCSO~ is reserved at location 12
    Info (169125): Pin ~ASDO~ is reserved at location 25
Critical Warning (169085): No exact pin location assignment(s) for 1 pins of 13 total pins
    Info (169086): Pin Display[7] not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Carte_dtmf.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (186079): Completed User Assigned Global Signals Promotion Operation
Info (186363): DQS I/O pins require 0 global routing resources
Info (186215): Automatically promoted signal "Clk" to use Global clock in PIN 16
Info (186215): Automatically promoted signal "Reset" to use Global clock
Info (186228): Pin "Reset" drives global clock, but is not placed in a dedicated clock pin position
Info (186216): Automatically promoted some destinations of signal "MAET:C2|RESET" to use Global clock
    Info (186217): Destination "MAET:C2|RESET" may be non-global or may not use global clock
Info (186079): Completed Auto Global Promotion Operation
Info (176234): Starting register packing
Info (186391): Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Info (176243): Finished moving registers into I/O cells, LUTs, and RAM blocks
Info (176235): Finished register packing
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 1 (unused VREF, 3.3V VCCIO, 0 input, 1 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has 3.3V VCCIO pins. 4 total pin(s) used --  18 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has 3.3V VCCIO pins. 7 total pin(s) used --  19 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 3 total pin(s) used --  23 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:00
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 0% of the available device resources in the region that extends from location X0_Y11 to location X11_Y21
Info (170194): Fitter routing operations ending: elapsed time is 00:00:00
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.40 seconds.
Info (186079): Completed Fixed Delay Chain Operation
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (186079): Completed Auto Delay Chain Operation
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 698 megabytes
    Info: Processing ended: Wed Apr  4 15:16:31 2018
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:04


