//EXPECTED RESULT PATTERNS FOR TESTING THE VeriRisc SEQUENCE CONTROLLER
//
//THE PATTERN ORDER IS: rd  wr  ld_ir  ld_acc  ld_pc  inc_pc  halt  data_e  sel
//
000000001
100000001
101000001
101000001
000001000
000000000
000000010
000000010
000000001
100000001
101000001
101000001
000001000
100000000
100000000
100100000
000000001
100000001
101000001
101000001
000001000
100000000
100000000
100100000
000000001
100000001
101000001
101000001
000001000
100000000
100000000
100100000
000000001
100000001
101000001
101000001
000001000
100000000
100000000
100100000
000000001
100000001
101000001
101000001
000001000
000000000
000000010
010000010
000000001
100000001
101000001
101000001
000001000
000000000
000010010
000011010
000000001
100000001
101000001
101000001
000001000
000000000
000001010
000001010
000000001
100000001
101000001
101000001
000001000
100000000
100000000
100100000
000000001
100000001
101000001
101000001
000001000
100000000
100000000
100100000
000000001
100000001
101000001
101000001
000001000
100000000
100000000
100100000
000000001
100000001
101000001
101000001
000001000
100000000
100000000
100100000
000000001
100000001
101000001
101000001
000001000
000000000
000000010
010000010
000000001
100000001
101000001
101000001
000001000
000000000
000010010
000011010
000000001
100000001
101000001
101000001
000001100
000000000
000000010
000000010
