TimeQuest Timing Analyzer report for vga_red
Tue Sep 04 11:40:24 2012
Quartus II Version 11.0 Build 157 04/27/2011 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'vga_pll_inst|altpll_component|pll|clk[0]'
 12. Slow 1200mV 85C Model Hold: 'vga_pll_inst|altpll_component|pll|clk[0]'
 13. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'vga_pll_inst|altpll_component|pll|clk[0]'
 15. Clock to Output Times
 16. Minimum Clock to Output Times
 17. Slow 1200mV 85C Model Metastability Report
 18. Slow 1200mV 0C Model Fmax Summary
 19. Slow 1200mV 0C Model Setup Summary
 20. Slow 1200mV 0C Model Hold Summary
 21. Slow 1200mV 0C Model Recovery Summary
 22. Slow 1200mV 0C Model Removal Summary
 23. Slow 1200mV 0C Model Minimum Pulse Width Summary
 24. Slow 1200mV 0C Model Setup: 'vga_pll_inst|altpll_component|pll|clk[0]'
 25. Slow 1200mV 0C Model Hold: 'vga_pll_inst|altpll_component|pll|clk[0]'
 26. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 27. Slow 1200mV 0C Model Minimum Pulse Width: 'vga_pll_inst|altpll_component|pll|clk[0]'
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Slow 1200mV 0C Model Metastability Report
 31. Fast 1200mV 0C Model Setup Summary
 32. Fast 1200mV 0C Model Hold Summary
 33. Fast 1200mV 0C Model Recovery Summary
 34. Fast 1200mV 0C Model Removal Summary
 35. Fast 1200mV 0C Model Minimum Pulse Width Summary
 36. Fast 1200mV 0C Model Setup: 'vga_pll_inst|altpll_component|pll|clk[0]'
 37. Fast 1200mV 0C Model Hold: 'vga_pll_inst|altpll_component|pll|clk[0]'
 38. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 39. Fast 1200mV 0C Model Minimum Pulse Width: 'vga_pll_inst|altpll_component|pll|clk[0]'
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Fast 1200mV 0C Model Metastability Report
 43. Multicorner Timing Analysis Summary
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Board Trace Model Assignments
 47. Input Transition Times
 48. Signal Integrity Metrics (Slow 1200mv 0c Model)
 49. Signal Integrity Metrics (Slow 1200mv 85c Model)
 50. Signal Integrity Metrics (Fast 1200mv 0c Model)
 51. Setup Transfers
 52. Hold Transfers
 53. Report TCCS
 54. Report RSKM
 55. Unconstrained Paths
 56. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 11.0 Build 157 04/27/2011 SJ Full Version ;
; Revision Name      ; vga_red                                           ;
; Device Family      ; Cyclone IV E                                      ;
; Device Name        ; EP4CE6E22C8                                       ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Enabled                                           ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ; < 0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                      ;
+------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------------------------------------------+----------------------------------------------+
; Clock Name                               ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                     ; Targets                                      ;
+------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------------------------------------------+----------------------------------------------+
; clk                                      ; Base      ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                            ; { clk }                                      ;
; vga_pll_inst|altpll_component|pll|clk[0] ; Generated ; 40.000 ; 25.0 MHz  ; 0.000 ; 20.000 ; 50.00      ; 2         ; 1           ;       ;        ;           ;            ; false    ; clk    ; vga_pll_inst|altpll_component|pll|inclk[0] ; { vga_pll_inst|altpll_component|pll|clk[0] } ;
+------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------------------------------------------+----------------------------------------------+


+--------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                             ;
+------------+-----------------+------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                               ; Note ;
+------------+-----------------+------------------------------------------+------+
; 222.17 MHz ; 222.17 MHz      ; vga_pll_inst|altpll_component|pll|clk[0] ;      ;
+------------+-----------------+------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                               ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; vga_pll_inst|altpll_component|pll|clk[0] ; 35.499 ; 0.000         ;
+------------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                               ;
+------------------------------------------+-------+---------------+
; Clock                                    ; Slack ; End Point TNS ;
+------------------------------------------+-------+---------------+
; vga_pll_inst|altpll_component|pll|clk[0] ; 0.452 ; 0.000         ;
+------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                 ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; clk                                      ; 9.858  ; 0.000         ;
; vga_pll_inst|altpll_component|pll|clk[0] ; 19.718 ; 0.000         ;
+------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'vga_pll_inst|altpll_component|pll|clk[0]'                                                                                      ;
+--------+-----------+----------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 35.499 ; h_cnt[7]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.081     ; 4.421      ;
; 35.557 ; h_cnt[6]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.081     ; 4.363      ;
; 35.591 ; h_cnt[7]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.081     ; 4.329      ;
; 35.645 ; h_cnt[7]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.081     ; 4.275      ;
; 35.654 ; h_cnt[5]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.081     ; 4.266      ;
; 35.669 ; h_cnt[6]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.081     ; 4.251      ;
; 35.691 ; h_cnt[2]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.081     ; 4.229      ;
; 35.703 ; h_cnt[6]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.081     ; 4.217      ;
; 35.737 ; h_cnt[7]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.081     ; 4.183      ;
; 35.740 ; h_cnt[9]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.081     ; 4.180      ;
; 35.791 ; h_cnt[7]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.081     ; 4.129      ;
; 35.800 ; h_cnt[5]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.081     ; 4.120      ;
; 35.802 ; h_cnt[2]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.081     ; 4.118      ;
; 35.815 ; h_cnt[6]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.081     ; 4.105      ;
; 35.824 ; h_cnt[5]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.081     ; 4.096      ;
; 35.837 ; h_cnt[2]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.081     ; 4.083      ;
; 35.849 ; h_cnt[6]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.081     ; 4.071      ;
; 35.883 ; h_cnt[7]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.081     ; 4.037      ;
; 35.886 ; h_cnt[9]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.081     ; 4.034      ;
; 35.894 ; h_cnt[3]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.081     ; 4.026      ;
; 35.905 ; h_cnt[9]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.081     ; 4.015      ;
; 35.937 ; h_cnt[7]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.081     ; 3.983      ;
; 35.946 ; h_cnt[5]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.081     ; 3.974      ;
; 35.948 ; h_cnt[2]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.081     ; 3.972      ;
; 35.961 ; h_cnt[6]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.081     ; 3.959      ;
; 35.970 ; h_cnt[5]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.081     ; 3.950      ;
; 35.983 ; h_cnt[2]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.081     ; 3.937      ;
; 35.995 ; h_cnt[6]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.081     ; 3.925      ;
; 36.029 ; h_cnt[7]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.081     ; 3.891      ;
; 36.032 ; h_cnt[9]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.081     ; 3.888      ;
; 36.040 ; h_cnt[3]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.081     ; 3.880      ;
; 36.041 ; h_cnt[3]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.081     ; 3.879      ;
; 36.049 ; h_cnt[4]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.081     ; 3.871      ;
; 36.051 ; h_cnt[9]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.081     ; 3.869      ;
; 36.073 ; h_cnt[8]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.081     ; 3.847      ;
; 36.083 ; h_cnt[7]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.081     ; 3.837      ;
; 36.092 ; h_cnt[5]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.081     ; 3.828      ;
; 36.094 ; h_cnt[2]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.081     ; 3.826      ;
; 36.107 ; h_cnt[6]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.081     ; 3.813      ;
; 36.116 ; h_cnt[5]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.081     ; 3.804      ;
; 36.129 ; h_cnt[2]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.081     ; 3.791      ;
; 36.141 ; v_cnt[7]  ; vys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.082     ; 3.778      ;
; 36.141 ; h_cnt[6]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.081     ; 3.779      ;
; 36.178 ; h_cnt[9]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.081     ; 3.742      ;
; 36.186 ; h_cnt[3]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.081     ; 3.734      ;
; 36.187 ; h_cnt[3]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.081     ; 3.733      ;
; 36.195 ; h_cnt[4]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.081     ; 3.725      ;
; 36.197 ; h_cnt[9]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.081     ; 3.723      ;
; 36.219 ; h_cnt[8]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.081     ; 3.701      ;
; 36.219 ; h_cnt[8]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.081     ; 3.701      ;
; 36.225 ; h_cnt[4]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.081     ; 3.695      ;
; 36.238 ; h_cnt[5]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.081     ; 3.682      ;
; 36.239 ; v_cnt[6]  ; vys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.082     ; 3.680      ;
; 36.240 ; h_cnt[2]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.081     ; 3.680      ;
; 36.262 ; h_cnt[5]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.081     ; 3.658      ;
; 36.275 ; h_cnt[2]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.081     ; 3.645      ;
; 36.324 ; h_cnt[9]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.081     ; 3.596      ;
; 36.332 ; h_cnt[3]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.081     ; 3.588      ;
; 36.333 ; h_cnt[3]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.081     ; 3.587      ;
; 36.341 ; h_cnt[4]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.081     ; 3.579      ;
; 36.343 ; h_cnt[9]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.081     ; 3.577      ;
; 36.365 ; h_cnt[8]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.081     ; 3.555      ;
; 36.365 ; h_cnt[8]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.081     ; 3.555      ;
; 36.371 ; h_cnt[4]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.081     ; 3.549      ;
; 36.437 ; h_cnt[7]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.081     ; 3.483      ;
; 36.439 ; h_cnt[7]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.081     ; 3.481      ;
; 36.466 ; h_cnt[0]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.081     ; 3.454      ;
; 36.478 ; h_cnt[3]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.081     ; 3.442      ;
; 36.479 ; h_cnt[3]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.081     ; 3.441      ;
; 36.487 ; h_cnt[4]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.081     ; 3.433      ;
; 36.490 ; h_cnt[7]  ; hys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.081     ; 3.430      ;
; 36.511 ; h_cnt[8]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.081     ; 3.409      ;
; 36.511 ; h_cnt[8]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.081     ; 3.409      ;
; 36.512 ; v_cnt[8]  ; vys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.082     ; 3.407      ;
; 36.515 ; h_cnt[6]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.081     ; 3.405      ;
; 36.517 ; h_cnt[4]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.081     ; 3.403      ;
; 36.517 ; h_cnt[6]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.081     ; 3.403      ;
; 36.569 ; h_cnt[1]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.081     ; 3.351      ;
; 36.571 ; v_cnt[7]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.082     ; 3.348      ;
; 36.571 ; v_cnt[7]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.082     ; 3.348      ;
; 36.571 ; v_cnt[7]  ; v_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.082     ; 3.348      ;
; 36.571 ; v_cnt[7]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.082     ; 3.348      ;
; 36.571 ; v_cnt[7]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.082     ; 3.348      ;
; 36.571 ; v_cnt[7]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.082     ; 3.348      ;
; 36.571 ; v_cnt[7]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.082     ; 3.348      ;
; 36.571 ; v_cnt[7]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.082     ; 3.348      ;
; 36.571 ; v_cnt[7]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.082     ; 3.348      ;
; 36.571 ; v_cnt[7]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.082     ; 3.348      ;
; 36.586 ; v_cnt[0]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.082     ; 3.333      ;
; 36.586 ; v_cnt[0]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.082     ; 3.333      ;
; 36.586 ; v_cnt[0]  ; v_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.082     ; 3.333      ;
; 36.586 ; v_cnt[0]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.082     ; 3.333      ;
; 36.586 ; v_cnt[0]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.082     ; 3.333      ;
; 36.586 ; v_cnt[0]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.082     ; 3.333      ;
; 36.586 ; v_cnt[0]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.082     ; 3.333      ;
; 36.586 ; v_cnt[0]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.082     ; 3.333      ;
; 36.586 ; v_cnt[0]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.082     ; 3.333      ;
; 36.586 ; v_cnt[0]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.082     ; 3.333      ;
; 36.612 ; h_cnt[0]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.081     ; 3.308      ;
; 36.614 ; h_cnt[7]  ; v_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.081     ; 3.306      ;
+--------+-----------+----------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'vga_pll_inst|altpll_component|pll|clk[0]'                                                                                      ;
+-------+-----------+----------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 0.452 ; hys_r     ; hys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.761 ; v_cnt[3]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; h_cnt[1]  ; h_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.081      ; 1.054      ;
; 0.762 ; h_cnt[7]  ; h_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.081      ; 1.055      ;
; 0.763 ; h_cnt[3]  ; h_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.081      ; 1.056      ;
; 0.764 ; v_cnt[2]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.058      ;
; 0.764 ; v_cnt[9]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.058      ;
; 0.764 ; h_cnt[2]  ; h_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.081      ; 1.057      ;
; 0.765 ; h_cnt[4]  ; h_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.081      ; 1.058      ;
; 0.769 ; v_cnt[1]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.063      ;
; 0.771 ; v_cnt[5]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.065      ;
; 0.771 ; v_cnt[4]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.065      ;
; 0.771 ; v_cnt[7]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.065      ;
; 0.772 ; h_cnt[6]  ; h_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.081      ; 1.065      ;
; 0.773 ; v_cnt[8]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.067      ;
; 0.805 ; v_cnt[9]  ; vys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.099      ;
; 0.953 ; h_cnt[5]  ; hys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.247      ;
; 0.956 ; v_cnt[6]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.250      ;
; 0.961 ; v_cnt[0]  ; v_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.255      ;
; 1.116 ; h_cnt[1]  ; h_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.081      ; 1.409      ;
; 1.116 ; v_cnt[3]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.410      ;
; 1.117 ; h_cnt[3]  ; h_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.081      ; 1.410      ;
; 1.124 ; v_cnt[1]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.418      ;
; 1.125 ; v_cnt[7]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.419      ;
; 1.125 ; v_cnt[2]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.419      ;
; 1.125 ; h_cnt[2]  ; h_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.081      ; 1.418      ;
; 1.125 ; v_cnt[5]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.419      ;
; 1.127 ; h_cnt[5]  ; h_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.081      ; 1.420      ;
; 1.127 ; h_cnt[0]  ; h_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.081      ; 1.420      ;
; 1.132 ; v_cnt[4]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.426      ;
; 1.133 ; h_cnt[6]  ; h_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.081      ; 1.426      ;
; 1.134 ; v_cnt[8]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.428      ;
; 1.134 ; v_cnt[2]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.428      ;
; 1.134 ; h_cnt[2]  ; h_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.081      ; 1.427      ;
; 1.135 ; h_cnt[4]  ; h_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.081      ; 1.428      ;
; 1.136 ; h_cnt[0]  ; h_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.081      ; 1.429      ;
; 1.141 ; v_cnt[4]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.435      ;
; 1.173 ; h_cnt[5]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.081      ; 1.466      ;
; 1.189 ; h_cnt[8]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.081      ; 1.482      ;
; 1.247 ; h_cnt[1]  ; h_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.081      ; 1.540      ;
; 1.247 ; v_cnt[3]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.541      ;
; 1.255 ; v_cnt[1]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.549      ;
; 1.256 ; v_cnt[5]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.550      ;
; 1.256 ; v_cnt[7]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.550      ;
; 1.256 ; h_cnt[1]  ; h_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.081      ; 1.549      ;
; 1.256 ; v_cnt[3]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.550      ;
; 1.257 ; h_cnt[3]  ; h_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.081      ; 1.550      ;
; 1.258 ; h_cnt[5]  ; h_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.081      ; 1.551      ;
; 1.261 ; h_cnt[6]  ; hys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.555      ;
; 1.264 ; v_cnt[1]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.558      ;
; 1.265 ; v_cnt[5]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.559      ;
; 1.265 ; v_cnt[2]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.559      ;
; 1.266 ; h_cnt[4]  ; h_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.081      ; 1.559      ;
; 1.267 ; h_cnt[0]  ; h_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.081      ; 1.560      ;
; 1.272 ; v_cnt[4]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.566      ;
; 1.274 ; v_cnt[2]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.568      ;
; 1.274 ; h_cnt[2]  ; h_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.081      ; 1.567      ;
; 1.276 ; h_cnt[0]  ; h_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.081      ; 1.569      ;
; 1.281 ; v_cnt[4]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.575      ;
; 1.292 ; v_cnt[0]  ; vys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.586      ;
; 1.298 ; v_cnt[0]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.592      ;
; 1.306 ; v_cnt[6]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.600      ;
; 1.312 ; v_cnt[0]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.606      ;
; 1.326 ; v_cnt[6]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.620      ;
; 1.333 ; h_cnt[9]  ; h_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.081      ; 1.626      ;
; 1.347 ; h_cnt[0]  ; h_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.081      ; 1.640      ;
; 1.371 ; v_cnt[1]  ; vys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.665      ;
; 1.387 ; v_cnt[3]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.681      ;
; 1.388 ; h_cnt[3]  ; h_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.081      ; 1.681      ;
; 1.395 ; v_cnt[1]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.689      ;
; 1.396 ; v_cnt[5]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.690      ;
; 1.396 ; h_cnt[1]  ; h_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.081      ; 1.689      ;
; 1.396 ; v_cnt[3]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.690      ;
; 1.404 ; v_cnt[1]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.698      ;
; 1.405 ; vys_r     ; vys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.699      ;
; 1.405 ; v_cnt[2]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.699      ;
; 1.405 ; h_cnt[2]  ; h_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.081      ; 1.698      ;
; 1.412 ; v_cnt[4]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.706      ;
; 1.414 ; v_cnt[2]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.708      ;
; 1.416 ; h_cnt[0]  ; h_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.081      ; 1.709      ;
; 1.438 ; v_cnt[0]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.732      ;
; 1.446 ; v_cnt[6]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.740      ;
; 1.452 ; v_cnt[0]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.746      ;
; 1.463 ; v_cnt[2]  ; vys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.757      ;
; 1.507 ; h_cnt[4]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.081      ; 1.800      ;
; 1.517 ; h_cnt[7]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.081      ; 1.810      ;
; 1.527 ; h_cnt[1]  ; h_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.081      ; 1.820      ;
; 1.527 ; v_cnt[3]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.821      ;
; 1.535 ; v_cnt[1]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.829      ;
; 1.542 ; h_cnt[6]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.081      ; 1.835      ;
; 1.544 ; v_cnt[1]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.838      ;
; 1.545 ; v_cnt[2]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.839      ;
; 1.547 ; h_cnt[0]  ; h_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.081      ; 1.840      ;
; 1.557 ; v_cnt[3]  ; vys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.851      ;
; 1.578 ; v_cnt[0]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.872      ;
; 1.592 ; h_cnt[0]  ; hys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.886      ;
; 1.592 ; v_cnt[0]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.082      ; 1.886      ;
; 1.629 ; h_cnt[3]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.081      ; 1.922      ;
; 1.630 ; h_cnt[1]  ; h_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.081      ; 1.923      ;
; 1.637 ; h_cnt[1]  ; h_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.081      ; 1.930      ;
+-------+-----------+----------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------+
; 9.858  ; 9.858        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0]           ;
; 9.858  ; 9.858        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; vga_pll_inst|altpll_component|pll|observablevcoout ;
; 9.891  ; 9.891        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                        ;
; 9.914  ; 9.914        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; vga_pll_inst|altpll_component|pll|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                        ;
; 10.085 ; 10.085       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; vga_pll_inst|altpll_component|pll|inclk[0]         ;
; 10.109 ; 10.109       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                        ;
; 10.141 ; 10.141       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0]           ;
; 10.141 ; 10.141       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; vga_pll_inst|altpll_component|pll|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'vga_pll_inst|altpll_component|pll|clk[0]'                                                                                    ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------------------+
; 19.718 ; 19.938       ; 0.220          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[0]                                             ;
; 19.718 ; 19.938       ; 0.220          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[1]                                             ;
; 19.718 ; 19.938       ; 0.220          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[2]                                             ;
; 19.718 ; 19.938       ; 0.220          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[3]                                             ;
; 19.718 ; 19.938       ; 0.220          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[4]                                             ;
; 19.718 ; 19.938       ; 0.220          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[5]                                             ;
; 19.718 ; 19.938       ; 0.220          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[6]                                             ;
; 19.718 ; 19.938       ; 0.220          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[7]                                             ;
; 19.718 ; 19.938       ; 0.220          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[8]                                             ;
; 19.718 ; 19.938       ; 0.220          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[9]                                             ;
; 19.718 ; 19.938       ; 0.220          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; hys_r                                                ;
; 19.718 ; 19.938       ; 0.220          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[0]                                             ;
; 19.718 ; 19.938       ; 0.220          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[1]                                             ;
; 19.718 ; 19.938       ; 0.220          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[2]                                             ;
; 19.718 ; 19.938       ; 0.220          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[3]                                             ;
; 19.718 ; 19.938       ; 0.220          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[4]                                             ;
; 19.718 ; 19.938       ; 0.220          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[5]                                             ;
; 19.718 ; 19.938       ; 0.220          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[6]                                             ;
; 19.718 ; 19.938       ; 0.220          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[7]                                             ;
; 19.718 ; 19.938       ; 0.220          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[8]                                             ;
; 19.718 ; 19.938       ; 0.220          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[9]                                             ;
; 19.718 ; 19.938       ; 0.220          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; vys_r                                                ;
; 19.872 ; 20.060       ; 0.188          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[0]                                             ;
; 19.872 ; 20.060       ; 0.188          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[1]                                             ;
; 19.872 ; 20.060       ; 0.188          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[2]                                             ;
; 19.872 ; 20.060       ; 0.188          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[3]                                             ;
; 19.872 ; 20.060       ; 0.188          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[4]                                             ;
; 19.872 ; 20.060       ; 0.188          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[5]                                             ;
; 19.872 ; 20.060       ; 0.188          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[6]                                             ;
; 19.872 ; 20.060       ; 0.188          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[7]                                             ;
; 19.872 ; 20.060       ; 0.188          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[8]                                             ;
; 19.872 ; 20.060       ; 0.188          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[9]                                             ;
; 19.872 ; 20.060       ; 0.188          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; hys_r                                                ;
; 19.872 ; 20.060       ; 0.188          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[0]                                             ;
; 19.872 ; 20.060       ; 0.188          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[1]                                             ;
; 19.872 ; 20.060       ; 0.188          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[2]                                             ;
; 19.872 ; 20.060       ; 0.188          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[3]                                             ;
; 19.872 ; 20.060       ; 0.188          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[4]                                             ;
; 19.872 ; 20.060       ; 0.188          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[5]                                             ;
; 19.872 ; 20.060       ; 0.188          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[6]                                             ;
; 19.872 ; 20.060       ; 0.188          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[7]                                             ;
; 19.872 ; 20.060       ; 0.188          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[8]                                             ;
; 19.872 ; 20.060       ; 0.188          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[9]                                             ;
; 19.872 ; 20.060       ; 0.188          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; vys_r                                                ;
; 19.967 ; 19.967       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; vga_pll_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 19.967 ; 19.967       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; vga_pll_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 19.987 ; 19.987       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[0]|clk                                         ;
; 19.987 ; 19.987       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[1]|clk                                         ;
; 19.987 ; 19.987       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[2]|clk                                         ;
; 19.987 ; 19.987       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[3]|clk                                         ;
; 19.987 ; 19.987       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[4]|clk                                         ;
; 19.987 ; 19.987       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[5]|clk                                         ;
; 19.987 ; 19.987       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[6]|clk                                         ;
; 19.987 ; 19.987       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[7]|clk                                         ;
; 19.987 ; 19.987       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[8]|clk                                         ;
; 19.987 ; 19.987       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[9]|clk                                         ;
; 19.987 ; 19.987       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; hys_r|clk                                            ;
; 19.987 ; 19.987       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[0]|clk                                         ;
; 19.987 ; 19.987       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[1]|clk                                         ;
; 19.987 ; 19.987       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[2]|clk                                         ;
; 19.987 ; 19.987       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[3]|clk                                         ;
; 19.987 ; 19.987       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[4]|clk                                         ;
; 19.987 ; 19.987       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[5]|clk                                         ;
; 19.987 ; 19.987       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[6]|clk                                         ;
; 19.987 ; 19.987       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[7]|clk                                         ;
; 19.987 ; 19.987       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[8]|clk                                         ;
; 19.987 ; 19.987       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[9]|clk                                         ;
; 19.987 ; 19.987       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; vys_r|clk                                            ;
; 20.012 ; 20.012       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[0]|clk                                         ;
; 20.012 ; 20.012       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[1]|clk                                         ;
; 20.012 ; 20.012       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[2]|clk                                         ;
; 20.012 ; 20.012       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[3]|clk                                         ;
; 20.012 ; 20.012       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[4]|clk                                         ;
; 20.012 ; 20.012       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[5]|clk                                         ;
; 20.012 ; 20.012       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[6]|clk                                         ;
; 20.012 ; 20.012       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[7]|clk                                         ;
; 20.012 ; 20.012       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[8]|clk                                         ;
; 20.012 ; 20.012       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[9]|clk                                         ;
; 20.012 ; 20.012       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; hys_r|clk                                            ;
; 20.012 ; 20.012       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[0]|clk                                         ;
; 20.012 ; 20.012       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[1]|clk                                         ;
; 20.012 ; 20.012       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[2]|clk                                         ;
; 20.012 ; 20.012       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[3]|clk                                         ;
; 20.012 ; 20.012       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[4]|clk                                         ;
; 20.012 ; 20.012       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[5]|clk                                         ;
; 20.012 ; 20.012       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[6]|clk                                         ;
; 20.012 ; 20.012       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[7]|clk                                         ;
; 20.012 ; 20.012       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[8]|clk                                         ;
; 20.012 ; 20.012       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[9]|clk                                         ;
; 20.012 ; 20.012       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; vys_r|clk                                            ;
; 20.031 ; 20.031       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; vga_pll_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 20.031 ; 20.031       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; vga_pll_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 37.513 ; 40.000       ; 2.487          ; Min Period       ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[0]                                             ;
; 37.513 ; 40.000       ; 2.487          ; Min Period       ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[1]                                             ;
; 37.513 ; 40.000       ; 2.487          ; Min Period       ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[2]                                             ;
; 37.513 ; 40.000       ; 2.487          ; Min Period       ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[3]                                             ;
; 37.513 ; 40.000       ; 2.487          ; Min Period       ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[4]                                             ;
; 37.513 ; 40.000       ; 2.487          ; Min Period       ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[5]                                             ;
; 37.513 ; 40.000       ; 2.487          ; Min Period       ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[6]                                             ;
; 37.513 ; 40.000       ; 2.487          ; Min Period       ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[7]                                             ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+-----------+------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------+-------+-------+------------+------------------------------------------+
; hys       ; clk        ; 4.771 ; 4.596 ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0] ;
; rgb_b     ; clk        ; 8.575 ; 8.845 ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0] ;
; rgb_g     ; clk        ; 8.801 ; 9.094 ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0] ;
; rgb_r     ; clk        ; 8.273 ; 7.978 ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0] ;
; vys       ; clk        ; 5.050 ; 4.809 ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                  ;
+-----------+------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------+-------+-------+------------+------------------------------------------+
; hys       ; clk        ; 4.195 ; 4.022 ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0] ;
; rgb_b     ; clk        ; 4.677 ; 4.916 ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0] ;
; rgb_g     ; clk        ; 4.895 ; 5.155 ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0] ;
; rgb_r     ; clk        ; 5.184 ; 4.840 ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0] ;
; vys       ; clk        ; 4.463 ; 4.227 ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                              ;
+------------+-----------------+------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                               ; Note ;
+------------+-----------------+------------------------------------------+------+
; 246.37 MHz ; 246.37 MHz      ; vga_pll_inst|altpll_component|pll|clk[0] ;      ;
+------------+-----------------+------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; vga_pll_inst|altpll_component|pll|clk[0] ; 35.941 ; 0.000         ;
+------------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                ;
+------------------------------------------+-------+---------------+
; Clock                                    ; Slack ; End Point TNS ;
+------------------------------------------+-------+---------------+
; vga_pll_inst|altpll_component|pll|clk[0] ; 0.400 ; 0.000         ;
+------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                  ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; clk                                      ; 9.855  ; 0.000         ;
; vga_pll_inst|altpll_component|pll|clk[0] ; 19.715 ; 0.000         ;
+------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'vga_pll_inst|altpll_component|pll|clk[0]'                                                                                       ;
+--------+-----------+----------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 35.941 ; h_cnt[7]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.988      ;
; 35.970 ; h_cnt[7]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.959      ;
; 35.983 ; h_cnt[5]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.946      ;
; 35.989 ; h_cnt[6]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.940      ;
; 36.043 ; h_cnt[6]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.886      ;
; 36.067 ; h_cnt[7]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.862      ;
; 36.080 ; h_cnt[9]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.849      ;
; 36.096 ; h_cnt[7]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.833      ;
; 36.106 ; h_cnt[2]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.823      ;
; 36.109 ; h_cnt[5]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.820      ;
; 36.115 ; h_cnt[6]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.814      ;
; 36.148 ; h_cnt[5]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.781      ;
; 36.169 ; h_cnt[6]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.760      ;
; 36.179 ; h_cnt[2]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.750      ;
; 36.193 ; h_cnt[7]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.736      ;
; 36.206 ; h_cnt[9]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.723      ;
; 36.222 ; h_cnt[7]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.707      ;
; 36.232 ; h_cnt[2]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.697      ;
; 36.235 ; h_cnt[5]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.694      ;
; 36.241 ; h_cnt[6]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.688      ;
; 36.245 ; h_cnt[9]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.684      ;
; 36.274 ; h_cnt[5]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.655      ;
; 36.276 ; h_cnt[3]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.653      ;
; 36.295 ; h_cnt[6]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.634      ;
; 36.305 ; h_cnt[2]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.624      ;
; 36.319 ; h_cnt[7]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.610      ;
; 36.332 ; h_cnt[9]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.597      ;
; 36.348 ; h_cnt[7]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.581      ;
; 36.358 ; h_cnt[2]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.571      ;
; 36.361 ; h_cnt[5]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.568      ;
; 36.367 ; h_cnt[6]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.562      ;
; 36.371 ; h_cnt[9]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.558      ;
; 36.398 ; h_cnt[8]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.531      ;
; 36.400 ; h_cnt[5]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.529      ;
; 36.402 ; h_cnt[3]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.527      ;
; 36.405 ; v_cnt[7]  ; vys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.524      ;
; 36.405 ; h_cnt[3]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.524      ;
; 36.420 ; h_cnt[4]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.509      ;
; 36.421 ; h_cnt[6]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.508      ;
; 36.431 ; h_cnt[2]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.498      ;
; 36.445 ; h_cnt[7]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.484      ;
; 36.458 ; h_cnt[9]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.471      ;
; 36.484 ; h_cnt[2]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.445      ;
; 36.485 ; v_cnt[6]  ; vys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.444      ;
; 36.487 ; h_cnt[5]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.442      ;
; 36.493 ; h_cnt[6]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.436      ;
; 36.497 ; h_cnt[9]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.432      ;
; 36.524 ; h_cnt[8]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.405      ;
; 36.526 ; h_cnt[5]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.403      ;
; 36.528 ; h_cnt[3]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.401      ;
; 36.531 ; h_cnt[3]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.398      ;
; 36.546 ; h_cnt[4]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.383      ;
; 36.557 ; h_cnt[2]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.372      ;
; 36.563 ; h_cnt[8]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.366      ;
; 36.584 ; h_cnt[9]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.345      ;
; 36.585 ; h_cnt[4]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.344      ;
; 36.610 ; h_cnt[2]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.319      ;
; 36.623 ; h_cnt[9]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.306      ;
; 36.650 ; h_cnt[8]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.279      ;
; 36.654 ; h_cnt[3]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.275      ;
; 36.657 ; h_cnt[3]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.272      ;
; 36.672 ; h_cnt[4]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.257      ;
; 36.689 ; h_cnt[8]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.240      ;
; 36.711 ; h_cnt[4]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.218      ;
; 36.726 ; h_cnt[7]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.203      ;
; 36.728 ; h_cnt[7]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.201      ;
; 36.732 ; v_cnt[8]  ; vys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.197      ;
; 36.755 ; v_cnt[0]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.174      ;
; 36.755 ; v_cnt[0]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.174      ;
; 36.755 ; v_cnt[0]  ; v_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.174      ;
; 36.755 ; v_cnt[0]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.174      ;
; 36.755 ; v_cnt[0]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.174      ;
; 36.755 ; v_cnt[0]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.174      ;
; 36.755 ; v_cnt[0]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.174      ;
; 36.755 ; v_cnt[0]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.174      ;
; 36.755 ; v_cnt[0]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.174      ;
; 36.755 ; v_cnt[0]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.174      ;
; 36.762 ; h_cnt[7]  ; hys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.167      ;
; 36.776 ; h_cnt[8]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.153      ;
; 36.780 ; h_cnt[3]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.149      ;
; 36.783 ; h_cnt[3]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.146      ;
; 36.798 ; h_cnt[4]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.131      ;
; 36.799 ; h_cnt[6]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.130      ;
; 36.801 ; h_cnt[6]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.128      ;
; 36.814 ; h_cnt[5]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.115      ;
; 36.815 ; h_cnt[8]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.114      ;
; 36.816 ; h_cnt[5]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.113      ;
; 36.821 ; h_cnt[0]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.108      ;
; 36.831 ; v_cnt[7]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.098      ;
; 36.831 ; v_cnt[7]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.098      ;
; 36.831 ; v_cnt[7]  ; v_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.098      ;
; 36.831 ; v_cnt[7]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.098      ;
; 36.831 ; v_cnt[7]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.098      ;
; 36.831 ; v_cnt[7]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.098      ;
; 36.831 ; v_cnt[7]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.098      ;
; 36.831 ; v_cnt[7]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.098      ;
; 36.831 ; v_cnt[7]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.098      ;
; 36.831 ; v_cnt[7]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.098      ;
; 36.837 ; h_cnt[4]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.092      ;
; 36.864 ; h_cnt[9]  ; hys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.073     ; 3.065      ;
+--------+-----------+----------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'vga_pll_inst|altpll_component|pll|clk[0]'                                                                                       ;
+-------+-----------+----------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 0.400 ; hys_r     ; hys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.074      ; 0.669      ;
; 0.705 ; h_cnt[1]  ; h_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; h_cnt[7]  ; h_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 0.973      ;
; 0.706 ; v_cnt[3]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 0.974      ;
; 0.707 ; h_cnt[2]  ; h_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 0.975      ;
; 0.708 ; v_cnt[9]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; h_cnt[3]  ; h_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 0.976      ;
; 0.711 ; v_cnt[2]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; h_cnt[4]  ; h_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 0.979      ;
; 0.712 ; v_cnt[1]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 0.980      ;
; 0.717 ; v_cnt[5]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 0.985      ;
; 0.717 ; v_cnt[4]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 0.985      ;
; 0.717 ; v_cnt[7]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 0.985      ;
; 0.718 ; v_cnt[8]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 0.986      ;
; 0.718 ; h_cnt[6]  ; h_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 0.986      ;
; 0.718 ; v_cnt[9]  ; vys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.074      ; 0.987      ;
; 0.844 ; h_cnt[5]  ; hys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.074      ; 1.113      ;
; 0.859 ; v_cnt[0]  ; v_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.127      ;
; 0.865 ; v_cnt[6]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.133      ;
; 1.026 ; h_cnt[2]  ; h_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.294      ;
; 1.027 ; h_cnt[1]  ; h_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.295      ;
; 1.028 ; v_cnt[3]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.296      ;
; 1.029 ; v_cnt[2]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.297      ;
; 1.030 ; h_cnt[0]  ; h_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.298      ;
; 1.032 ; h_cnt[3]  ; h_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.300      ;
; 1.034 ; v_cnt[1]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.302      ;
; 1.036 ; v_cnt[4]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.304      ;
; 1.037 ; h_cnt[6]  ; h_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.305      ;
; 1.037 ; v_cnt[8]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.305      ;
; 1.040 ; h_cnt[5]  ; h_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.308      ;
; 1.041 ; v_cnt[7]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.309      ;
; 1.041 ; v_cnt[5]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.309      ;
; 1.041 ; h_cnt[2]  ; h_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.309      ;
; 1.045 ; v_cnt[2]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.313      ;
; 1.045 ; h_cnt[4]  ; h_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.313      ;
; 1.046 ; h_cnt[0]  ; h_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.314      ;
; 1.051 ; v_cnt[4]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.319      ;
; 1.086 ; h_cnt[5]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.354      ;
; 1.100 ; h_cnt[8]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.368      ;
; 1.120 ; h_cnt[1]  ; h_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.388      ;
; 1.121 ; v_cnt[3]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.389      ;
; 1.122 ; h_cnt[6]  ; hys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.074      ; 1.391      ;
; 1.130 ; v_cnt[1]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.398      ;
; 1.137 ; h_cnt[5]  ; h_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.405      ;
; 1.138 ; v_cnt[5]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.406      ;
; 1.138 ; v_cnt[7]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.406      ;
; 1.149 ; h_cnt[1]  ; h_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.417      ;
; 1.150 ; v_cnt[3]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.418      ;
; 1.151 ; v_cnt[2]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.419      ;
; 1.151 ; h_cnt[4]  ; h_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.419      ;
; 1.152 ; h_cnt[0]  ; h_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.420      ;
; 1.154 ; h_cnt[3]  ; h_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.422      ;
; 1.156 ; v_cnt[1]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.424      ;
; 1.158 ; v_cnt[0]  ; vys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.074      ; 1.427      ;
; 1.158 ; v_cnt[4]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.426      ;
; 1.163 ; v_cnt[0]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.431      ;
; 1.163 ; v_cnt[5]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.431      ;
; 1.163 ; h_cnt[2]  ; h_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.431      ;
; 1.167 ; v_cnt[2]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.435      ;
; 1.168 ; h_cnt[0]  ; h_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.436      ;
; 1.169 ; v_cnt[6]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.437      ;
; 1.173 ; v_cnt[4]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.441      ;
; 1.225 ; v_cnt[0]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.493      ;
; 1.227 ; v_cnt[1]  ; vys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.074      ; 1.496      ;
; 1.240 ; v_cnt[6]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.508      ;
; 1.243 ; h_cnt[0]  ; h_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.511      ;
; 1.243 ; v_cnt[3]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.511      ;
; 1.244 ; h_cnt[9]  ; h_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.512      ;
; 1.249 ; h_cnt[3]  ; h_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.517      ;
; 1.252 ; v_cnt[1]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.520      ;
; 1.260 ; v_cnt[5]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.528      ;
; 1.270 ; h_cnt[2]  ; h_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.538      ;
; 1.271 ; h_cnt[1]  ; h_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.539      ;
; 1.272 ; v_cnt[3]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.540      ;
; 1.273 ; v_cnt[2]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.541      ;
; 1.278 ; v_cnt[1]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.546      ;
; 1.280 ; v_cnt[4]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.548      ;
; 1.285 ; v_cnt[0]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.553      ;
; 1.289 ; v_cnt[2]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.557      ;
; 1.290 ; h_cnt[0]  ; h_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.558      ;
; 1.291 ; v_cnt[6]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.559      ;
; 1.311 ; vys_r     ; vys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.074      ; 1.580      ;
; 1.340 ; v_cnt[2]  ; vys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.074      ; 1.609      ;
; 1.347 ; v_cnt[0]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.615      ;
; 1.364 ; h_cnt[1]  ; h_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.632      ;
; 1.365 ; v_cnt[3]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.633      ;
; 1.373 ; h_cnt[4]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.641      ;
; 1.374 ; v_cnt[1]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.642      ;
; 1.385 ; h_cnt[7]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.653      ;
; 1.395 ; v_cnt[2]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.663      ;
; 1.396 ; h_cnt[0]  ; h_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.664      ;
; 1.400 ; v_cnt[1]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.668      ;
; 1.407 ; v_cnt[0]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.675      ;
; 1.410 ; h_cnt[6]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.678      ;
; 1.413 ; v_cnt[3]  ; vys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.074      ; 1.682      ;
; 1.448 ; h_cnt[0]  ; hys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.074      ; 1.717      ;
; 1.469 ; v_cnt[0]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.737      ;
; 1.482 ; h_cnt[3]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.750      ;
; 1.491 ; h_cnt[2]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.759      ;
; 1.495 ; h_cnt[1]  ; h_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.073      ; 1.763      ;
+-------+-----------+----------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------+
; 9.855  ; 9.855        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0]           ;
; 9.855  ; 9.855        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; vga_pll_inst|altpll_component|pll|observablevcoout ;
; 9.904  ; 9.904        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                        ;
; 9.921  ; 9.921        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; vga_pll_inst|altpll_component|pll|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                        ;
; 10.079 ; 10.079       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; vga_pll_inst|altpll_component|pll|inclk[0]         ;
; 10.096 ; 10.096       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                        ;
; 10.144 ; 10.144       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0]           ;
; 10.144 ; 10.144       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; vga_pll_inst|altpll_component|pll|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'vga_pll_inst|altpll_component|pll|clk[0]'                                                                                     ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------------------+
; 19.715 ; 19.931       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[0]                                             ;
; 19.715 ; 19.931       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[1]                                             ;
; 19.715 ; 19.931       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[2]                                             ;
; 19.715 ; 19.931       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[3]                                             ;
; 19.715 ; 19.931       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[4]                                             ;
; 19.715 ; 19.931       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[5]                                             ;
; 19.715 ; 19.931       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[6]                                             ;
; 19.715 ; 19.931       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[7]                                             ;
; 19.715 ; 19.931       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[8]                                             ;
; 19.715 ; 19.931       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[9]                                             ;
; 19.715 ; 19.931       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; hys_r                                                ;
; 19.715 ; 19.931       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[0]                                             ;
; 19.715 ; 19.931       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[1]                                             ;
; 19.715 ; 19.931       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[2]                                             ;
; 19.715 ; 19.931       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[3]                                             ;
; 19.715 ; 19.931       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[4]                                             ;
; 19.715 ; 19.931       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[5]                                             ;
; 19.715 ; 19.931       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[6]                                             ;
; 19.715 ; 19.931       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[7]                                             ;
; 19.715 ; 19.931       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[8]                                             ;
; 19.715 ; 19.931       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[9]                                             ;
; 19.715 ; 19.931       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; vys_r                                                ;
; 19.881 ; 20.065       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[0]                                             ;
; 19.881 ; 20.065       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[1]                                             ;
; 19.881 ; 20.065       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[2]                                             ;
; 19.881 ; 20.065       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[3]                                             ;
; 19.881 ; 20.065       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[4]                                             ;
; 19.881 ; 20.065       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[5]                                             ;
; 19.881 ; 20.065       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[6]                                             ;
; 19.881 ; 20.065       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[7]                                             ;
; 19.881 ; 20.065       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[8]                                             ;
; 19.881 ; 20.065       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[9]                                             ;
; 19.881 ; 20.065       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; hys_r                                                ;
; 19.881 ; 20.065       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[0]                                             ;
; 19.881 ; 20.065       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[1]                                             ;
; 19.881 ; 20.065       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[2]                                             ;
; 19.881 ; 20.065       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[3]                                             ;
; 19.881 ; 20.065       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[4]                                             ;
; 19.881 ; 20.065       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[5]                                             ;
; 19.881 ; 20.065       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[6]                                             ;
; 19.881 ; 20.065       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[7]                                             ;
; 19.881 ; 20.065       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[8]                                             ;
; 19.881 ; 20.065       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[9]                                             ;
; 19.881 ; 20.065       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; vys_r                                                ;
; 19.965 ; 19.965       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; vga_pll_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 19.965 ; 19.965       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; vga_pll_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 19.985 ; 19.985       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[0]|clk                                         ;
; 19.985 ; 19.985       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[1]|clk                                         ;
; 19.985 ; 19.985       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[2]|clk                                         ;
; 19.985 ; 19.985       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[3]|clk                                         ;
; 19.985 ; 19.985       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[4]|clk                                         ;
; 19.985 ; 19.985       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[5]|clk                                         ;
; 19.985 ; 19.985       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[6]|clk                                         ;
; 19.985 ; 19.985       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[7]|clk                                         ;
; 19.985 ; 19.985       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[8]|clk                                         ;
; 19.985 ; 19.985       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[9]|clk                                         ;
; 19.985 ; 19.985       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; hys_r|clk                                            ;
; 19.985 ; 19.985       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[0]|clk                                         ;
; 19.985 ; 19.985       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[1]|clk                                         ;
; 19.985 ; 19.985       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[2]|clk                                         ;
; 19.985 ; 19.985       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[3]|clk                                         ;
; 19.985 ; 19.985       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[4]|clk                                         ;
; 19.985 ; 19.985       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[5]|clk                                         ;
; 19.985 ; 19.985       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[6]|clk                                         ;
; 19.985 ; 19.985       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[7]|clk                                         ;
; 19.985 ; 19.985       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[8]|clk                                         ;
; 19.985 ; 19.985       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[9]|clk                                         ;
; 19.985 ; 19.985       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; vys_r|clk                                            ;
; 20.014 ; 20.014       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[0]|clk                                         ;
; 20.014 ; 20.014       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[1]|clk                                         ;
; 20.014 ; 20.014       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[2]|clk                                         ;
; 20.014 ; 20.014       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[3]|clk                                         ;
; 20.014 ; 20.014       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[4]|clk                                         ;
; 20.014 ; 20.014       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[5]|clk                                         ;
; 20.014 ; 20.014       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[6]|clk                                         ;
; 20.014 ; 20.014       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[7]|clk                                         ;
; 20.014 ; 20.014       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[8]|clk                                         ;
; 20.014 ; 20.014       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[9]|clk                                         ;
; 20.014 ; 20.014       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; hys_r|clk                                            ;
; 20.014 ; 20.014       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[0]|clk                                         ;
; 20.014 ; 20.014       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[1]|clk                                         ;
; 20.014 ; 20.014       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[2]|clk                                         ;
; 20.014 ; 20.014       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[3]|clk                                         ;
; 20.014 ; 20.014       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[4]|clk                                         ;
; 20.014 ; 20.014       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[5]|clk                                         ;
; 20.014 ; 20.014       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[6]|clk                                         ;
; 20.014 ; 20.014       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[7]|clk                                         ;
; 20.014 ; 20.014       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[8]|clk                                         ;
; 20.014 ; 20.014       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[9]|clk                                         ;
; 20.014 ; 20.014       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; vys_r|clk                                            ;
; 20.033 ; 20.033       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; vga_pll_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 20.033 ; 20.033       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; vga_pll_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 37.513 ; 40.000       ; 2.487          ; Min Period       ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[0]                                             ;
; 37.513 ; 40.000       ; 2.487          ; Min Period       ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[1]                                             ;
; 37.513 ; 40.000       ; 2.487          ; Min Period       ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[2]                                             ;
; 37.513 ; 40.000       ; 2.487          ; Min Period       ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[3]                                             ;
; 37.513 ; 40.000       ; 2.487          ; Min Period       ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[4]                                             ;
; 37.513 ; 40.000       ; 2.487          ; Min Period       ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[5]                                             ;
; 37.513 ; 40.000       ; 2.487          ; Min Period       ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[6]                                             ;
; 37.513 ; 40.000       ; 2.487          ; Min Period       ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[7]                                             ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+-----------+------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------+-------+-------+------------+------------------------------------------+
; hys       ; clk        ; 4.500 ; 4.254 ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0] ;
; rgb_b     ; clk        ; 7.912 ; 8.250 ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0] ;
; rgb_g     ; clk        ; 8.109 ; 8.499 ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0] ;
; rgb_r     ; clk        ; 7.723 ; 7.386 ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0] ;
; vys       ; clk        ; 4.779 ; 4.444 ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                  ;
+-----------+------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------+-------+-------+------------+------------------------------------------+
; hys       ; clk        ; 3.967 ; 3.726 ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0] ;
; rgb_b     ; clk        ; 4.307 ; 4.655 ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0] ;
; rgb_g     ; clk        ; 4.497 ; 4.893 ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0] ;
; rgb_r     ; clk        ; 4.868 ; 4.499 ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0] ;
; vys       ; clk        ; 4.235 ; 3.909 ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; vga_pll_inst|altpll_component|pll|clk[0] ; 38.064 ; 0.000         ;
+------------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                ;
+------------------------------------------+-------+---------------+
; Clock                                    ; Slack ; End Point TNS ;
+------------------------------------------+-------+---------------+
; vga_pll_inst|altpll_component|pll|clk[0] ; 0.186 ; 0.000         ;
+------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                  ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; clk                                      ; 9.423  ; 0.000         ;
; vga_pll_inst|altpll_component|pll|clk[0] ; 19.797 ; 0.000         ;
+------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'vga_pll_inst|altpll_component|pll|clk[0]'                                                                                       ;
+--------+-----------+----------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 38.064 ; h_cnt[7]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.887      ;
; 38.083 ; h_cnt[6]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.868      ;
; 38.128 ; h_cnt[7]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.823      ;
; 38.132 ; h_cnt[7]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.819      ;
; 38.147 ; h_cnt[6]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.804      ;
; 38.151 ; h_cnt[6]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.800      ;
; 38.159 ; h_cnt[2]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.792      ;
; 38.162 ; h_cnt[5]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.789      ;
; 38.166 ; h_cnt[5]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.785      ;
; 38.196 ; h_cnt[7]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.755      ;
; 38.200 ; h_cnt[7]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.751      ;
; 38.201 ; h_cnt[9]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.750      ;
; 38.205 ; h_cnt[9]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.746      ;
; 38.215 ; h_cnt[6]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.736      ;
; 38.219 ; h_cnt[6]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.732      ;
; 38.223 ; h_cnt[2]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.728      ;
; 38.227 ; h_cnt[2]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.724      ;
; 38.230 ; h_cnt[5]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.721      ;
; 38.234 ; h_cnt[5]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.717      ;
; 38.255 ; h_cnt[3]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.696      ;
; 38.264 ; h_cnt[7]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.687      ;
; 38.268 ; h_cnt[7]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.683      ;
; 38.269 ; h_cnt[9]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.682      ;
; 38.273 ; h_cnt[9]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.678      ;
; 38.283 ; h_cnt[6]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.668      ;
; 38.287 ; h_cnt[6]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.664      ;
; 38.291 ; h_cnt[2]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.660      ;
; 38.295 ; h_cnt[2]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.656      ;
; 38.298 ; h_cnt[5]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.653      ;
; 38.302 ; h_cnt[5]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.649      ;
; 38.316 ; h_cnt[3]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.635      ;
; 38.317 ; h_cnt[4]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.634      ;
; 38.323 ; h_cnt[3]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.628      ;
; 38.332 ; h_cnt[7]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.619      ;
; 38.336 ; h_cnt[7]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.615      ;
; 38.337 ; h_cnt[9]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.614      ;
; 38.338 ; h_cnt[8]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.613      ;
; 38.341 ; h_cnt[9]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.610      ;
; 38.342 ; h_cnt[8]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.609      ;
; 38.351 ; h_cnt[6]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.600      ;
; 38.355 ; h_cnt[6]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.596      ;
; 38.359 ; h_cnt[2]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.592      ;
; 38.363 ; h_cnt[2]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.588      ;
; 38.366 ; h_cnt[5]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.585      ;
; 38.370 ; h_cnt[5]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.581      ;
; 38.373 ; v_cnt[7]  ; vys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 1.577      ;
; 38.381 ; h_cnt[4]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.570      ;
; 38.384 ; h_cnt[3]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.567      ;
; 38.385 ; h_cnt[4]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.566      ;
; 38.391 ; h_cnt[3]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.560      ;
; 38.405 ; h_cnt[9]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.546      ;
; 38.406 ; h_cnt[8]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.545      ;
; 38.409 ; h_cnt[9]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.542      ;
; 38.410 ; h_cnt[8]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.541      ;
; 38.410 ; v_cnt[6]  ; vys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 1.540      ;
; 38.427 ; h_cnt[2]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.524      ;
; 38.431 ; h_cnt[2]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.520      ;
; 38.434 ; h_cnt[5]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.517      ;
; 38.449 ; h_cnt[4]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.502      ;
; 38.452 ; h_cnt[3]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.499      ;
; 38.453 ; h_cnt[4]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.498      ;
; 38.459 ; h_cnt[3]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.492      ;
; 38.472 ; h_cnt[0]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.479      ;
; 38.473 ; h_cnt[9]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.478      ;
; 38.474 ; h_cnt[8]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.477      ;
; 38.478 ; h_cnt[8]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.473      ;
; 38.496 ; h_cnt[7]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.455      ;
; 38.498 ; h_cnt[7]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.453      ;
; 38.508 ; h_cnt[1]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.443      ;
; 38.517 ; h_cnt[4]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.434      ;
; 38.520 ; h_cnt[3]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.431      ;
; 38.521 ; v_cnt[0]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 1.429      ;
; 38.521 ; v_cnt[0]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 1.429      ;
; 38.521 ; v_cnt[0]  ; v_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 1.429      ;
; 38.521 ; v_cnt[0]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 1.429      ;
; 38.521 ; v_cnt[0]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 1.429      ;
; 38.521 ; v_cnt[0]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 1.429      ;
; 38.521 ; v_cnt[0]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 1.429      ;
; 38.521 ; v_cnt[0]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 1.429      ;
; 38.521 ; v_cnt[0]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 1.429      ;
; 38.521 ; v_cnt[0]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 1.429      ;
; 38.521 ; h_cnt[4]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.430      ;
; 38.521 ; h_cnt[5]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.430      ;
; 38.523 ; h_cnt[5]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.428      ;
; 38.524 ; h_cnt[6]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.427      ;
; 38.525 ; h_cnt[7]  ; hys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.426      ;
; 38.526 ; h_cnt[6]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.425      ;
; 38.527 ; h_cnt[3]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.424      ;
; 38.529 ; v_cnt[8]  ; vys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.037     ; 1.421      ;
; 38.536 ; h_cnt[0]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.415      ;
; 38.540 ; h_cnt[0]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.411      ;
; 38.542 ; h_cnt[8]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.409      ;
; 38.546 ; h_cnt[8]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.405      ;
; 38.560 ; h_cnt[9]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.391      ;
; 38.562 ; h_cnt[9]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.389      ;
; 38.572 ; h_cnt[1]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.379      ;
; 38.576 ; h_cnt[1]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.375      ;
; 38.581 ; h_cnt[7]  ; v_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.370      ;
; 38.581 ; h_cnt[2]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.370      ;
; 38.583 ; h_cnt[2]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.036     ; 1.368      ;
+--------+-----------+----------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'vga_pll_inst|altpll_component|pll|clk[0]'                                                                                       ;
+-------+-----------+----------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 0.186 ; hys_r     ; hys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.304 ; v_cnt[3]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; v_cnt[9]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; h_cnt[1]  ; h_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; h_cnt[7]  ; h_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; v_cnt[2]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; h_cnt[2]  ; h_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; h_cnt[3]  ; h_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; h_cnt[4]  ; h_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; v_cnt[9]  ; vys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.428      ;
; 0.308 ; v_cnt[1]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.429      ;
; 0.310 ; v_cnt[5]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.431      ;
; 0.310 ; v_cnt[4]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.431      ;
; 0.310 ; v_cnt[7]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.431      ;
; 0.310 ; v_cnt[8]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.431      ;
; 0.311 ; h_cnt[6]  ; h_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.431      ;
; 0.370 ; v_cnt[6]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.491      ;
; 0.370 ; v_cnt[0]  ; v_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.491      ;
; 0.376 ; h_cnt[5]  ; hys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.497      ;
; 0.453 ; v_cnt[3]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.574      ;
; 0.454 ; h_cnt[1]  ; h_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.574      ;
; 0.455 ; h_cnt[3]  ; h_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.575      ;
; 0.457 ; v_cnt[1]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.578      ;
; 0.459 ; v_cnt[7]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.580      ;
; 0.459 ; v_cnt[5]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.580      ;
; 0.461 ; h_cnt[5]  ; h_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.581      ;
; 0.464 ; v_cnt[2]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.585      ;
; 0.464 ; h_cnt[2]  ; h_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.584      ;
; 0.466 ; h_cnt[5]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.586      ;
; 0.467 ; h_cnt[0]  ; h_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; v_cnt[2]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.588      ;
; 0.467 ; h_cnt[2]  ; h_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.587      ;
; 0.468 ; v_cnt[8]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.589      ;
; 0.468 ; v_cnt[4]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.589      ;
; 0.468 ; h_cnt[4]  ; h_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.588      ;
; 0.469 ; h_cnt[6]  ; h_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.589      ;
; 0.470 ; h_cnt[0]  ; h_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.590      ;
; 0.471 ; v_cnt[4]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.592      ;
; 0.474 ; h_cnt[8]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.594      ;
; 0.489 ; h_cnt[6]  ; hys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.610      ;
; 0.499 ; v_cnt[0]  ; vys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.620      ;
; 0.516 ; v_cnt[3]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.637      ;
; 0.517 ; h_cnt[1]  ; h_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.637      ;
; 0.519 ; v_cnt[3]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.640      ;
; 0.520 ; v_cnt[1]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.641      ;
; 0.520 ; h_cnt[1]  ; h_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.640      ;
; 0.521 ; h_cnt[3]  ; h_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.641      ;
; 0.522 ; v_cnt[0]  ; v_cnt[1] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.643      ;
; 0.522 ; v_cnt[5]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.643      ;
; 0.522 ; v_cnt[7]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.643      ;
; 0.523 ; v_cnt[1]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.644      ;
; 0.524 ; h_cnt[5]  ; h_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.644      ;
; 0.525 ; v_cnt[0]  ; v_cnt[2] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.646      ;
; 0.525 ; v_cnt[5]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.646      ;
; 0.528 ; v_cnt[6]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.649      ;
; 0.530 ; v_cnt[2]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.651      ;
; 0.531 ; h_cnt[4]  ; h_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.651      ;
; 0.531 ; v_cnt[6]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.652      ;
; 0.533 ; h_cnt[0]  ; h_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.653      ;
; 0.533 ; v_cnt[2]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.654      ;
; 0.533 ; h_cnt[2]  ; h_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.653      ;
; 0.534 ; h_cnt[9]  ; h_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.654      ;
; 0.534 ; v_cnt[4]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.655      ;
; 0.535 ; v_cnt[1]  ; vys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.656      ;
; 0.536 ; h_cnt[0]  ; h_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.656      ;
; 0.537 ; v_cnt[4]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.658      ;
; 0.543 ; h_cnt[0]  ; h_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.663      ;
; 0.565 ; vys_r     ; vys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.686      ;
; 0.582 ; v_cnt[3]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.703      ;
; 0.584 ; h_cnt[3]  ; h_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.704      ;
; 0.585 ; v_cnt[3]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.706      ;
; 0.586 ; v_cnt[1]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.707      ;
; 0.586 ; h_cnt[1]  ; h_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.706      ;
; 0.588 ; v_cnt[0]  ; v_cnt[3] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.709      ;
; 0.588 ; v_cnt[5]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.709      ;
; 0.589 ; v_cnt[2]  ; vys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.710      ;
; 0.589 ; v_cnt[1]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.710      ;
; 0.591 ; v_cnt[0]  ; v_cnt[4] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.712      ;
; 0.594 ; v_cnt[6]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.715      ;
; 0.596 ; v_cnt[2]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.717      ;
; 0.596 ; h_cnt[2]  ; h_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.716      ;
; 0.599 ; v_cnt[2]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.720      ;
; 0.600 ; v_cnt[4]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.721      ;
; 0.602 ; h_cnt[0]  ; h_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.722      ;
; 0.608 ; h_cnt[7]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.728      ;
; 0.619 ; h_cnt[4]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.739      ;
; 0.625 ; v_cnt[3]  ; vys_r    ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.746      ;
; 0.626 ; h_cnt[6]  ; h_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.746      ;
; 0.648 ; v_cnt[3]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.769      ;
; 0.649 ; h_cnt[1]  ; h_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.769      ;
; 0.652 ; v_cnt[1]  ; v_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.773      ;
; 0.654 ; v_cnt[0]  ; v_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.775      ;
; 0.655 ; v_cnt[1]  ; v_cnt[8] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.776      ;
; 0.657 ; v_cnt[0]  ; v_cnt[6] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.778      ;
; 0.662 ; h_cnt[1]  ; h_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.782      ;
; 0.662 ; v_cnt[2]  ; v_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.783      ;
; 0.665 ; h_cnt[0]  ; h_cnt[7] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.785      ;
; 0.670 ; h_cnt[1]  ; h_cnt[9] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.790      ;
; 0.671 ; h_cnt[1]  ; v_cnt[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.037      ; 0.792      ;
; 0.672 ; h_cnt[3]  ; h_cnt[5] ; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.036      ; 0.792      ;
+-------+-----------+----------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------+
; 9.423  ; 9.423        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0]           ;
; 9.423  ; 9.423        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; vga_pll_inst|altpll_component|pll|observablevcoout ;
; 9.448  ; 9.448        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                        ;
; 9.450  ; 9.450        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; vga_pll_inst|altpll_component|pll|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                        ;
; 10.549 ; 10.549       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; vga_pll_inst|altpll_component|pll|inclk[0]         ;
; 10.552 ; 10.552       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                        ;
; 10.576 ; 10.576       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0]           ;
; 10.576 ; 10.576       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; vga_pll_inst|altpll_component|pll|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'vga_pll_inst|altpll_component|pll|clk[0]'                                                                                     ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------------------+
; 19.797 ; 20.013       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[0]                                             ;
; 19.797 ; 20.013       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[1]                                             ;
; 19.797 ; 20.013       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[2]                                             ;
; 19.797 ; 20.013       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[3]                                             ;
; 19.797 ; 20.013       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[4]                                             ;
; 19.797 ; 20.013       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[5]                                             ;
; 19.797 ; 20.013       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[6]                                             ;
; 19.797 ; 20.013       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[7]                                             ;
; 19.797 ; 20.013       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[8]                                             ;
; 19.797 ; 20.013       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[9]                                             ;
; 19.798 ; 20.014       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; hys_r                                                ;
; 19.798 ; 20.014       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[0]                                             ;
; 19.798 ; 20.014       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[1]                                             ;
; 19.798 ; 20.014       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[2]                                             ;
; 19.798 ; 20.014       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[3]                                             ;
; 19.798 ; 20.014       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[4]                                             ;
; 19.798 ; 20.014       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[5]                                             ;
; 19.798 ; 20.014       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[6]                                             ;
; 19.798 ; 20.014       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[7]                                             ;
; 19.798 ; 20.014       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[8]                                             ;
; 19.798 ; 20.014       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[9]                                             ;
; 19.798 ; 20.014       ; 0.216          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; vys_r                                                ;
; 19.799 ; 19.983       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[0]                                             ;
; 19.799 ; 19.983       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[1]                                             ;
; 19.799 ; 19.983       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[2]                                             ;
; 19.799 ; 19.983       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[3]                                             ;
; 19.799 ; 19.983       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[4]                                             ;
; 19.799 ; 19.983       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[5]                                             ;
; 19.799 ; 19.983       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[6]                                             ;
; 19.799 ; 19.983       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[7]                                             ;
; 19.799 ; 19.983       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[8]                                             ;
; 19.799 ; 19.983       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[9]                                             ;
; 19.799 ; 19.983       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; hys_r                                                ;
; 19.799 ; 19.983       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[0]                                             ;
; 19.799 ; 19.983       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[1]                                             ;
; 19.799 ; 19.983       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[2]                                             ;
; 19.799 ; 19.983       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[3]                                             ;
; 19.799 ; 19.983       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[4]                                             ;
; 19.799 ; 19.983       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[5]                                             ;
; 19.799 ; 19.983       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[6]                                             ;
; 19.799 ; 19.983       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[7]                                             ;
; 19.799 ; 19.983       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[8]                                             ;
; 19.799 ; 19.983       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[9]                                             ;
; 19.799 ; 19.983       ; 0.184          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; vys_r                                                ;
; 19.979 ; 19.979       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[0]|clk                                         ;
; 19.979 ; 19.979       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[1]|clk                                         ;
; 19.979 ; 19.979       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[2]|clk                                         ;
; 19.979 ; 19.979       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[3]|clk                                         ;
; 19.979 ; 19.979       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[4]|clk                                         ;
; 19.979 ; 19.979       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[5]|clk                                         ;
; 19.979 ; 19.979       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[6]|clk                                         ;
; 19.979 ; 19.979       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[7]|clk                                         ;
; 19.979 ; 19.979       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[8]|clk                                         ;
; 19.979 ; 19.979       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[9]|clk                                         ;
; 19.979 ; 19.979       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; hys_r|clk                                            ;
; 19.979 ; 19.979       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[0]|clk                                         ;
; 19.979 ; 19.979       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[1]|clk                                         ;
; 19.979 ; 19.979       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[2]|clk                                         ;
; 19.979 ; 19.979       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[3]|clk                                         ;
; 19.979 ; 19.979       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[4]|clk                                         ;
; 19.979 ; 19.979       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[5]|clk                                         ;
; 19.979 ; 19.979       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[6]|clk                                         ;
; 19.979 ; 19.979       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[7]|clk                                         ;
; 19.979 ; 19.979       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[8]|clk                                         ;
; 19.979 ; 19.979       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[9]|clk                                         ;
; 19.979 ; 19.979       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; vys_r|clk                                            ;
; 19.999 ; 19.999       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; vga_pll_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 19.999 ; 19.999       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; vga_pll_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 20.001 ; 20.001       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; vga_pll_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 20.001 ; 20.001       ; 0.000          ; Low Pulse Width  ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; vga_pll_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 20.019 ; 20.019       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[0]|clk                                         ;
; 20.019 ; 20.019       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[1]|clk                                         ;
; 20.019 ; 20.019       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[2]|clk                                         ;
; 20.019 ; 20.019       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[3]|clk                                         ;
; 20.019 ; 20.019       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[4]|clk                                         ;
; 20.019 ; 20.019       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[5]|clk                                         ;
; 20.019 ; 20.019       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[6]|clk                                         ;
; 20.019 ; 20.019       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[7]|clk                                         ;
; 20.019 ; 20.019       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[8]|clk                                         ;
; 20.019 ; 20.019       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[9]|clk                                         ;
; 20.020 ; 20.020       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; hys_r|clk                                            ;
; 20.020 ; 20.020       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[0]|clk                                         ;
; 20.020 ; 20.020       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[1]|clk                                         ;
; 20.020 ; 20.020       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[2]|clk                                         ;
; 20.020 ; 20.020       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[3]|clk                                         ;
; 20.020 ; 20.020       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[4]|clk                                         ;
; 20.020 ; 20.020       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[5]|clk                                         ;
; 20.020 ; 20.020       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[6]|clk                                         ;
; 20.020 ; 20.020       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[7]|clk                                         ;
; 20.020 ; 20.020       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[8]|clk                                         ;
; 20.020 ; 20.020       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; v_cnt[9]|clk                                         ;
; 20.020 ; 20.020       ; 0.000          ; High Pulse Width ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; vys_r|clk                                            ;
; 38.000 ; 40.000       ; 2.000          ; Min Period       ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[0]                                             ;
; 38.000 ; 40.000       ; 2.000          ; Min Period       ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[1]                                             ;
; 38.000 ; 40.000       ; 2.000          ; Min Period       ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[2]                                             ;
; 38.000 ; 40.000       ; 2.000          ; Min Period       ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[3]                                             ;
; 38.000 ; 40.000       ; 2.000          ; Min Period       ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[4]                                             ;
; 38.000 ; 40.000       ; 2.000          ; Min Period       ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[5]                                             ;
; 38.000 ; 40.000       ; 2.000          ; Min Period       ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[6]                                             ;
; 38.000 ; 40.000       ; 2.000          ; Min Period       ; vga_pll_inst|altpll_component|pll|clk[0] ; Rise       ; h_cnt[7]                                             ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+-----------+------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------+-------+-------+------------+------------------------------------------+
; hys       ; clk        ; 2.165 ; 2.177 ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0] ;
; rgb_b     ; clk        ; 3.843 ; 3.863 ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0] ;
; rgb_g     ; clk        ; 3.958 ; 3.966 ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0] ;
; rgb_r     ; clk        ; 3.617 ; 3.581 ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0] ;
; vys       ; clk        ; 2.266 ; 2.276 ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                  ;
+-----------+------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------+-------+-------+------------+------------------------------------------+
; hys       ; clk        ; 1.897 ; 1.906 ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0] ;
; rgb_b     ; clk        ; 2.211 ; 2.167 ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0] ;
; rgb_g     ; clk        ; 2.321 ; 2.266 ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0] ;
; rgb_r     ; clk        ; 2.312 ; 2.236 ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0] ;
; vys       ; clk        ; 1.993 ; 2.001 ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                   ;
+-------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                     ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                          ; 35.499 ; 0.186 ; N/A      ; N/A     ; 9.423               ;
;  clk                                      ; N/A    ; N/A   ; N/A      ; N/A     ; 9.423               ;
;  vga_pll_inst|altpll_component|pll|clk[0] ; 35.499 ; 0.186 ; N/A      ; N/A     ; 19.715              ;
; Design-wide TNS                           ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk                                      ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  vga_pll_inst|altpll_component|pll|clk[0] ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+-------------------------------------------+--------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+-----------+------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------+-------+-------+------------+------------------------------------------+
; hys       ; clk        ; 4.771 ; 4.596 ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0] ;
; rgb_b     ; clk        ; 8.575 ; 8.845 ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0] ;
; rgb_g     ; clk        ; 8.801 ; 9.094 ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0] ;
; rgb_r     ; clk        ; 8.273 ; 7.978 ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0] ;
; vys       ; clk        ; 5.050 ; 4.809 ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                  ;
+-----------+------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------+-------+-------+------------+------------------------------------------+
; hys       ; clk        ; 1.897 ; 1.906 ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0] ;
; rgb_b     ; clk        ; 2.211 ; 2.167 ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0] ;
; rgb_g     ; clk        ; 2.321 ; 2.266 ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0] ;
; rgb_r     ; clk        ; 2.312 ; 2.236 ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0] ;
; vys       ; clk        ; 1.993 ; 2.001 ; Rise       ; vga_pll_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; hys           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vys           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rgb_r         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rgb_g         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rgb_b         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; reset                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; hys           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; vys           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; rgb_r         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; rgb_g         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; rgb_b         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.51e-09 V                   ; 3.18 V              ; -0.156 V            ; 0.147 V                              ; 0.26 V                               ; 2.81e-10 s                  ; 2.53e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.51e-09 V                  ; 3.18 V             ; -0.156 V           ; 0.147 V                             ; 0.26 V                              ; 2.81e-10 s                 ; 2.53e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; hys           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; vys           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; rgb_r         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; rgb_g         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; rgb_b         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.6e-07 V                    ; 3.13 V              ; -0.103 V            ; 0.165 V                              ; 0.134 V                              ; 3.14e-10 s                  ; 4.05e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.6e-07 V                   ; 3.13 V             ; -0.103 V           ; 0.165 V                             ; 0.134 V                             ; 3.14e-10 s                 ; 4.05e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; hys           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vys           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; rgb_r         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; rgb_g         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; rgb_b         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.258 V            ; 0.41 V                               ; 0.318 V                              ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.258 V           ; 0.41 V                              ; 0.318 V                             ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                 ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; From Clock                               ; To Clock                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 382      ; 0        ; 0        ; 0        ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                  ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; From Clock                               ; To Clock                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; vga_pll_inst|altpll_component|pll|clk[0] ; vga_pll_inst|altpll_component|pll|clk[0] ; 382      ; 0        ; 0        ; 0        ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 22    ; 22   ;
; Unconstrained Output Ports      ; 5     ; 5    ;
; Unconstrained Output Port Paths ; 47    ; 47   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 11.0 Build 157 04/27/2011 SJ Full Version
    Info: Processing started: Tue Sep 04 11:40:22 2012
Info: Command: quartus_sta vga_red -c vga_red
Info: qsta_default_script.tcl version: #1
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Critical Warning: Synopsys Design Constraints File file not found: 'vga_red.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info: Deriving PLL Clocks
    Info: create_clock -period 20.000 -waveform {0.000 10.000} -name clk clk
    Info: create_generated_clock -source {vga_pll_inst|altpll_component|pll|inclk[0]} -divide_by 2 -duty_cycle 50.00 -name {vga_pll_inst|altpll_component|pll|clk[0]} {vga_pll_inst|altpll_component|pll|clk[0]}
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {vga_pll_inst|altpll_component|pll|clk[0]}] -rise_to [get_clocks {vga_pll_inst|altpll_component|pll|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {vga_pll_inst|altpll_component|pll|clk[0]}] -fall_to [get_clocks {vga_pll_inst|altpll_component|pll|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {vga_pll_inst|altpll_component|pll|clk[0]}] -rise_to [get_clocks {vga_pll_inst|altpll_component|pll|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {vga_pll_inst|altpll_component|pll|clk[0]}] -fall_to [get_clocks {vga_pll_inst|altpll_component|pll|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {vga_pll_inst|altpll_component|pll|clk[0]}] -rise_to [get_clocks {vga_pll_inst|altpll_component|pll|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {vga_pll_inst|altpll_component|pll|clk[0]}] -fall_to [get_clocks {vga_pll_inst|altpll_component|pll|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {vga_pll_inst|altpll_component|pll|clk[0]}] -rise_to [get_clocks {vga_pll_inst|altpll_component|pll|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {vga_pll_inst|altpll_component|pll|clk[0]}] -fall_to [get_clocks {vga_pll_inst|altpll_component|pll|clk[0]}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Info: Worst-case setup slack is 35.499
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    35.499         0.000 vga_pll_inst|altpll_component|pll|clk[0] 
Info: Worst-case hold slack is 0.452
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.452         0.000 vga_pll_inst|altpll_component|pll|clk[0] 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is 9.858
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     9.858         0.000 clk 
    Info:    19.718         0.000 vga_pll_inst|altpll_component|pll|clk[0] 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {vga_pll_inst|altpll_component|pll|clk[0]}] -rise_to [get_clocks {vga_pll_inst|altpll_component|pll|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {vga_pll_inst|altpll_component|pll|clk[0]}] -fall_to [get_clocks {vga_pll_inst|altpll_component|pll|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {vga_pll_inst|altpll_component|pll|clk[0]}] -rise_to [get_clocks {vga_pll_inst|altpll_component|pll|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {vga_pll_inst|altpll_component|pll|clk[0]}] -fall_to [get_clocks {vga_pll_inst|altpll_component|pll|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {vga_pll_inst|altpll_component|pll|clk[0]}] -rise_to [get_clocks {vga_pll_inst|altpll_component|pll|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {vga_pll_inst|altpll_component|pll|clk[0]}] -fall_to [get_clocks {vga_pll_inst|altpll_component|pll|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {vga_pll_inst|altpll_component|pll|clk[0]}] -rise_to [get_clocks {vga_pll_inst|altpll_component|pll|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {vga_pll_inst|altpll_component|pll|clk[0]}] -fall_to [get_clocks {vga_pll_inst|altpll_component|pll|clk[0]}] -hold 0.020
Info: Worst-case setup slack is 35.941
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    35.941         0.000 vga_pll_inst|altpll_component|pll|clk[0] 
Info: Worst-case hold slack is 0.400
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.400         0.000 vga_pll_inst|altpll_component|pll|clk[0] 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is 9.855
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     9.855         0.000 clk 
    Info:    19.715         0.000 vga_pll_inst|altpll_component|pll|clk[0] 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {vga_pll_inst|altpll_component|pll|clk[0]}] -rise_to [get_clocks {vga_pll_inst|altpll_component|pll|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {vga_pll_inst|altpll_component|pll|clk[0]}] -fall_to [get_clocks {vga_pll_inst|altpll_component|pll|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {vga_pll_inst|altpll_component|pll|clk[0]}] -rise_to [get_clocks {vga_pll_inst|altpll_component|pll|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {vga_pll_inst|altpll_component|pll|clk[0]}] -fall_to [get_clocks {vga_pll_inst|altpll_component|pll|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {vga_pll_inst|altpll_component|pll|clk[0]}] -rise_to [get_clocks {vga_pll_inst|altpll_component|pll|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {vga_pll_inst|altpll_component|pll|clk[0]}] -fall_to [get_clocks {vga_pll_inst|altpll_component|pll|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {vga_pll_inst|altpll_component|pll|clk[0]}] -rise_to [get_clocks {vga_pll_inst|altpll_component|pll|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {vga_pll_inst|altpll_component|pll|clk[0]}] -fall_to [get_clocks {vga_pll_inst|altpll_component|pll|clk[0]}] -hold 0.020
Info: Worst-case setup slack is 38.064
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    38.064         0.000 vga_pll_inst|altpll_component|pll|clk[0] 
Info: Worst-case hold slack is 0.186
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.186         0.000 vga_pll_inst|altpll_component|pll|clk[0] 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is 9.423
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     9.423         0.000 clk 
    Info:    19.797         0.000 vga_pll_inst|altpll_component|pll|clk[0] 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 243 megabytes
    Info: Processing ended: Tue Sep 04 11:40:24 2012
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


