// Copyright 1986-2018 Xilinx, Inc. All Rights Reserved.
// --------------------------------------------------------------------------------
// Tool Version: Vivado v.2018.2 (win64) Build 2258646 Thu Jun 14 20:03:12 MDT 2018
// Date        : Tue Mar  8 23:59:16 2022
// Host        : LAPTOP-VLHMPBL0 running 64-bit major release  (build 9200)
// Command     : write_verilog -force -mode synth_stub
//               C:/Users/victo/Desktop/Vivados/daq_mb_te0716_v7/daq_mb_te0716_v7.srcs/sources_1/bd/zsys/ip/zsys_ADC_readout_buff_0_0/zsys_ADC_readout_buff_0_0_stub.v
// Design      : zsys_ADC_readout_buff_0_0
// Purpose     : Stub declaration of top-level module interface
// Device      : xc7z015clg485-1
// --------------------------------------------------------------------------------

// This empty module with port declaration file causes synthesis tools to infer a black box for IP.
// The synthesis directives are for Synopsys Synplify support to prevent IO buffer insertion.
// Please paste the declaration into a Verilog source file or add the file as an additional source.
(* x_core_info = "ADC_readout_buff,Vivado 2018.2" *)
module zsys_ADC_readout_buff_0_0(i_ADclk_p, i_ADclk_n, i_Lclk_p, i_Lclk_n, 
  i_ADC_ch0_p, i_ADC_ch0_n, i_ADC_ch1_p, i_ADC_ch1_n, i_ADC_ch2_p, i_ADC_ch2_n, i_ADC_ch3_p, 
  i_ADC_ch3_n, i_ADC_ch4_p, i_ADC_ch4_n, i_ADC_ch5_p, i_ADC_ch5_n, i_ADC_ch6_p, i_ADC_ch6_n, 
  i_ADC_ch7_p, i_ADC_ch7_n, o_ADclk_p, o_ADclk_n, o_Lclk_p, o_Lclk_n, o_ADC_ch0_p, o_ADC_ch0_n, 
  o_ADC_ch1_p, o_ADC_ch1_n, o_ADC_ch2_p, o_ADC_ch2_n, o_ADC_ch3_p, o_ADC_ch3_n, o_ADC_ch4_p, 
  o_ADC_ch4_n, o_ADC_ch5_p, o_ADC_ch5_n, o_ADC_ch6_p, o_ADC_ch6_n, o_ADC_ch7_p, o_ADC_ch7_n)
/* synthesis syn_black_box black_box_pad_pin="i_ADclk_p,i_ADclk_n,i_Lclk_p,i_Lclk_n,i_ADC_ch0_p,i_ADC_ch0_n,i_ADC_ch1_p,i_ADC_ch1_n,i_ADC_ch2_p,i_ADC_ch2_n,i_ADC_ch3_p,i_ADC_ch3_n,i_ADC_ch4_p,i_ADC_ch4_n,i_ADC_ch5_p,i_ADC_ch5_n,i_ADC_ch6_p,i_ADC_ch6_n,i_ADC_ch7_p,i_ADC_ch7_n,o_ADclk_p,o_ADclk_n,o_Lclk_p,o_Lclk_n,o_ADC_ch0_p,o_ADC_ch0_n,o_ADC_ch1_p,o_ADC_ch1_n,o_ADC_ch2_p,o_ADC_ch2_n,o_ADC_ch3_p,o_ADC_ch3_n,o_ADC_ch4_p,o_ADC_ch4_n,o_ADC_ch5_p,o_ADC_ch5_n,o_ADC_ch6_p,o_ADC_ch6_n,o_ADC_ch7_p,o_ADC_ch7_n" */;
  input i_ADclk_p;
  input i_ADclk_n;
  input i_Lclk_p;
  input i_Lclk_n;
  input i_ADC_ch0_p;
  input i_ADC_ch0_n;
  input i_ADC_ch1_p;
  input i_ADC_ch1_n;
  input i_ADC_ch2_p;
  input i_ADC_ch2_n;
  input i_ADC_ch3_p;
  input i_ADC_ch3_n;
  input i_ADC_ch4_p;
  input i_ADC_ch4_n;
  input i_ADC_ch5_p;
  input i_ADC_ch5_n;
  input i_ADC_ch6_p;
  input i_ADC_ch6_n;
  input i_ADC_ch7_p;
  input i_ADC_ch7_n;
  output o_ADclk_p;
  output o_ADclk_n;
  output o_Lclk_p;
  output o_Lclk_n;
  output o_ADC_ch0_p;
  output o_ADC_ch0_n;
  output o_ADC_ch1_p;
  output o_ADC_ch1_n;
  output o_ADC_ch2_p;
  output o_ADC_ch2_n;
  output o_ADC_ch3_p;
  output o_ADC_ch3_n;
  output o_ADC_ch4_p;
  output o_ADC_ch4_n;
  output o_ADC_ch5_p;
  output o_ADC_ch5_n;
  output o_ADC_ch6_p;
  output o_ADC_ch6_n;
  output o_ADC_ch7_p;
  output o_ADC_ch7_n;
endmodule
