# Projet VHDL – ISEN

Ce dépôt contient l’ensemble des exercices réalisés dans le cadre du projet VHDL.

## Organisation

- `ex1` à `ex10` : exercices individuels, classés par dossier.
- Chaque exercice comprend les fichiers source `.vhd` nécessaires à sa simulation ou synthèse.

## Objectif

Mettre en œuvre les connaissances acquises en logique combinatoire et séquentielle, via l’écriture et la simulation de modules VHDL.

## Auteurs

Groupe 1 – ISEN 3A  
Valentin Scias
