TimeQuest Timing Analyzer report for KPN_Fixed_Point
Tue May 16 18:27:44 2017
Quartus Prime Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clock_divider_module:clk_inst|divcounter[23]'
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Setup: 'adder_module:adder_1_inst|output_1[0]'
 15. Slow 1200mV 85C Model Hold: 'adder_module:adder_1_inst|output_1[0]'
 16. Slow 1200mV 85C Model Hold: 'clock_divider_module:clk_inst|divcounter[23]'
 17. Slow 1200mV 85C Model Hold: 'clk'
 18. Slow 1200mV 85C Model Metastability Summary
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'clock_divider_module:clk_inst|divcounter[23]'
 26. Slow 1200mV 0C Model Setup: 'clk'
 27. Slow 1200mV 0C Model Setup: 'adder_module:adder_1_inst|output_1[0]'
 28. Slow 1200mV 0C Model Hold: 'adder_module:adder_1_inst|output_1[0]'
 29. Slow 1200mV 0C Model Hold: 'clock_divider_module:clk_inst|divcounter[23]'
 30. Slow 1200mV 0C Model Hold: 'clk'
 31. Slow 1200mV 0C Model Metastability Summary
 32. Fast 1200mV 0C Model Setup Summary
 33. Fast 1200mV 0C Model Hold Summary
 34. Fast 1200mV 0C Model Recovery Summary
 35. Fast 1200mV 0C Model Removal Summary
 36. Fast 1200mV 0C Model Minimum Pulse Width Summary
 37. Fast 1200mV 0C Model Setup: 'clock_divider_module:clk_inst|divcounter[23]'
 38. Fast 1200mV 0C Model Setup: 'clk'
 39. Fast 1200mV 0C Model Setup: 'adder_module:adder_1_inst|output_1[0]'
 40. Fast 1200mV 0C Model Hold: 'adder_module:adder_1_inst|output_1[0]'
 41. Fast 1200mV 0C Model Hold: 'clock_divider_module:clk_inst|divcounter[23]'
 42. Fast 1200mV 0C Model Hold: 'clk'
 43. Fast 1200mV 0C Model Metastability Summary
 44. Multicorner Timing Analysis Summary
 45. Board Trace Model Assignments
 46. Input Transition Times
 47. Signal Integrity Metrics (Slow 1200mv 0c Model)
 48. Signal Integrity Metrics (Slow 1200mv 85c Model)
 49. Signal Integrity Metrics (Fast 1200mv 0c Model)
 50. Setup Transfers
 51. Hold Transfers
 52. Report TCCS
 53. Report RSKM
 54. Unconstrained Paths Summary
 55. Clock Status Summary
 56. Unconstrained Output Ports
 57. Unconstrained Output Ports
 58. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2016  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; KPN_Fixed_Point                                     ;
; Device Family         ; Cyclone IV GX                                       ;
; Device Name           ; EP4CGX150DF31C7                                     ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.08        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   8.1%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                     ;
+----------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------------+
; Clock Name                                   ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                          ;
+----------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------------+
; adder_module:adder_1_inst|output_1[0]        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { adder_module:adder_1_inst|output_1[0] }        ;
; clk                                          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                                          ;
; clock_divider_module:clk_inst|divcounter[23] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_divider_module:clk_inst|divcounter[23] } ;
+----------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------------+


+------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                 ;
+------------+-----------------+----------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                   ; Note ;
+------------+-----------------+----------------------------------------------+------+
; 63.38 MHz  ; 63.38 MHz       ; clock_divider_module:clk_inst|divcounter[23] ;      ;
; 205.0 MHz  ; 205.0 MHz       ; clk                                          ;      ;
; 248.88 MHz ; 248.88 MHz      ; adder_module:adder_1_inst|output_1[0]        ;      ;
+------------+-----------------+----------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                    ;
+----------------------------------------------+---------+---------------+
; Clock                                        ; Slack   ; End Point TNS ;
+----------------------------------------------+---------+---------------+
; clock_divider_module:clk_inst|divcounter[23] ; -14.777 ; -593.437      ;
; clk                                          ; -3.878  ; -50.215       ;
; adder_module:adder_1_inst|output_1[0]        ; -2.187  ; -428.637      ;
+----------------------------------------------+---------+---------------+


+-----------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                    ;
+----------------------------------------------+--------+---------------+
; Clock                                        ; Slack  ; End Point TNS ;
+----------------------------------------------+--------+---------------+
; adder_module:adder_1_inst|output_1[0]        ; -1.166 ; -142.820      ;
; clock_divider_module:clk_inst|divcounter[23] ; -0.254 ; -1.845        ;
; clk                                          ; 0.635  ; 0.000         ;
+----------------------------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-----------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                     ;
+----------------------------------------------+--------+---------------+
; Clock                                        ; Slack  ; End Point TNS ;
+----------------------------------------------+--------+---------------+
; clk                                          ; -3.000 ; -39.000       ;
; clock_divider_module:clk_inst|divcounter[23] ; -2.693 ; -233.483      ;
; adder_module:adder_1_inst|output_1[0]        ; 0.161  ; 0.000         ;
+----------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock_divider_module:clk_inst|divcounter[23]'                                                                                                                                                                                                               ;
+---------+-------------------------------------------------------------------------------------------------+----------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                                                                                       ; To Node                                ; Launch Clock                                 ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------------------------------------------------------------+----------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; -14.777 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a13 ; adder_module:adder_1_inst|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 11.353     ;
; -14.595 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a14 ; adder_module:adder_1_inst|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 11.171     ;
; -14.559 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a12 ; adder_module:adder_1_inst|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 11.135     ;
; -14.186 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a13 ; adder_module:adder_1_inst|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 10.762     ;
; -14.004 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a14 ; adder_module:adder_1_inst|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 10.580     ;
; -13.968 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a12 ; adder_module:adder_1_inst|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 10.544     ;
; -13.694 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a15 ; adder_module:adder_1_inst|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 10.270     ;
; -13.553 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a13 ; adder_module:adder_1_inst|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 10.129     ;
; -13.357 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a14 ; adder_module:adder_1_inst|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 9.933      ;
; -13.335 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a12 ; adder_module:adder_1_inst|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 9.911      ;
; -13.127 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a15 ; adder_module:adder_1_inst|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 9.703      ;
; -12.995 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a13 ; adder_module:adder_1_inst|output_1[11] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 9.571      ;
; -12.807 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a8  ; adder_module:adder_1_inst|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 9.383      ;
; -12.799 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a14 ; adder_module:adder_1_inst|output_1[11] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 9.375      ;
; -12.777 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a12 ; adder_module:adder_1_inst|output_1[11] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 9.353      ;
; -12.693 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a8  ; adder_module:adder_1_inst|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 9.269      ;
; -12.610 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a11 ; adder_module:adder_1_inst|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 9.186      ;
; -12.504 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a15 ; adder_module:adder_1_inst|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 9.080      ;
; -12.496 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a11 ; adder_module:adder_1_inst|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 9.072      ;
; -12.463 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a8  ; adder_module:adder_1_inst|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 9.039      ;
; -12.411 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a10 ; adder_module:adder_1_inst|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 8.987      ;
; -12.312 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a9  ; adder_module:adder_1_inst|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 8.888      ;
; -12.298 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a13 ; adder_module:adder_1_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 8.874      ;
; -12.297 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a10 ; adder_module:adder_1_inst|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 8.873      ;
; -12.198 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a9  ; adder_module:adder_1_inst|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 8.774      ;
; -12.102 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a14 ; adder_module:adder_1_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 8.678      ;
; -12.082 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a10 ; adder_module:adder_1_inst|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 8.658      ;
; -12.080 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a12 ; adder_module:adder_1_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 8.656      ;
; -12.033 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a11 ; adder_module:adder_1_inst|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 8.609      ;
; -12.002 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a9  ; adder_module:adder_1_inst|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 8.578      ;
; -11.936 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a15 ; adder_module:adder_1_inst|output_1[11] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 8.512      ;
; -11.905 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a8  ; adder_module:adder_1_inst|output_1[11] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 8.481      ;
; -11.834 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a9  ; adder_module:adder_1_inst|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 8.410      ;
; -11.773 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a9  ; adder_module:adder_1_inst|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 8.349      ;
; -11.771 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a8  ; adder_module:adder_1_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 8.347      ;
; -11.702 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a9  ; adder_module:adder_1_inst|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 8.278      ;
; -11.656 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a13 ; adder_module:adder_1_inst|output_1[9]  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 8.232      ;
; -11.524 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a10 ; adder_module:adder_1_inst|output_1[11] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 8.100      ;
; -11.515 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a11 ; adder_module:adder_1_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 8.091      ;
; -11.515 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a9  ; adder_module:adder_1_inst|output_1[11] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 8.091      ;
; -11.496 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a11 ; adder_module:adder_1_inst|output_1[11] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 8.072      ;
; -11.438 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a12 ; adder_module:adder_1_inst|output_1[9]  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 8.014      ;
; -11.377 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a9  ; adder_module:adder_1_inst|output_1[11] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 7.953      ;
; -11.330 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a8  ; adder_module:adder_1_inst|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 7.906      ;
; -11.282 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a15 ; adder_module:adder_1_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 7.858      ;
; -11.269 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a8  ; adder_module:adder_1_inst|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 7.845      ;
; -11.218 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a8  ; adder_module:adder_1_inst|output_1[9]  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 7.794      ;
; -11.204 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a12 ; adder_module:adder_1_inst|output_1[7]  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 7.780      ;
; -11.198 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a8  ; adder_module:adder_1_inst|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 7.774      ;
; -11.185 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a12 ; adder_module:adder_1_inst|output_1[8]  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 7.761      ;
; -11.153 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a11 ; adder_module:adder_1_inst|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 7.729      ;
; -11.021 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a11 ; adder_module:adder_1_inst|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 7.597      ;
; -11.005 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a11 ; adder_module:adder_1_inst|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 7.581      ;
; -10.986 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a9  ; adder_module:adder_1_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 7.562      ;
; -10.974 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a14 ; adder_module:adder_1_inst|output_1[9]  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 7.550      ;
; -10.968 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a13 ; adder_module:adder_1_inst|output_1[8]  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 7.544      ;
; -10.962 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a11 ; adder_module:adder_1_inst|output_1[9]  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 7.538      ;
; -10.917 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a9  ; adder_module:adder_1_inst|output_1[9]  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 7.493      ;
; -10.908 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a10 ; adder_module:adder_1_inst|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 7.484      ;
; -10.894 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a9  ; adder_module:adder_1_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 7.470      ;
; -10.894 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a10 ; adder_module:adder_1_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 7.470      ;
; -10.889 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a11 ; adder_module:adder_1_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 7.465      ;
; -10.873 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a8  ; adder_module:adder_1_inst|output_1[11] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 7.449      ;
; -10.873 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a11 ; adder_module:adder_1_inst|output_1[11] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 7.449      ;
; -10.847 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a10 ; adder_module:adder_1_inst|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 7.423      ;
; -10.785 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a9  ; adder_module:adder_1_inst|output_1[7]  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 7.361      ;
; -10.776 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a10 ; adder_module:adder_1_inst|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 7.352      ;
; -10.766 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a9  ; adder_module:adder_1_inst|output_1[8]  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 7.342      ;
; -10.743 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a5  ; adder_module:adder_1_inst|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 7.319      ;
; -10.665 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a15 ; adder_module:adder_1_inst|output_1[9]  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 7.241      ;
; -10.665 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a8  ; adder_module:adder_1_inst|output_1[8]  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 7.241      ;
; -10.656 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a5  ; adder_module:adder_1_inst|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 7.232      ;
; -10.647 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a8  ; adder_module:adder_1_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 7.223      ;
; -10.640 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a6  ; adder_module:adder_1_inst|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 7.216      ;
; -10.614 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a12 ; adder_module:adder_1_inst|output_1[6]  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 7.190      ;
; -10.611 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a5  ; adder_module:adder_1_inst|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 7.187      ;
; -10.553 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a6  ; adder_module:adder_1_inst|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 7.129      ;
; -10.524 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a5  ; adder_module:adder_1_inst|output_1[11] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 7.100      ;
; -10.508 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a6  ; adder_module:adder_1_inst|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 7.084      ;
; -10.488 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a4  ; adder_module:adder_1_inst|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 7.064      ;
; -10.484 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a7  ; adder_module:adder_1_inst|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 7.060      ;
; -10.479 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a5  ; adder_module:adder_1_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 7.055      ;
; -10.477 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a13 ; adder_module:adder_1_inst|output_1[7]  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 7.053      ;
; -10.454 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a8  ; adder_module:adder_1_inst|output_1[7]  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 7.030      ;
; -10.439 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a10 ; adder_module:adder_1_inst|output_1[11] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 7.015      ;
; -10.421 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a14 ; adder_module:adder_1_inst|output_1[8]  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 6.997      ;
; -10.421 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a6  ; adder_module:adder_1_inst|output_1[11] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 6.997      ;
; -10.409 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a11 ; adder_module:adder_1_inst|output_1[8]  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 6.985      ;
; -10.397 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a7  ; adder_module:adder_1_inst|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 6.973      ;
; -10.382 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a5  ; adder_module:adder_1_inst|output_1[9]  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 6.958      ;
; -10.376 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a6  ; adder_module:adder_1_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 6.952      ;
; -10.361 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a9  ; adder_module:adder_1_inst|output_1[9]  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 6.937      ;
; -10.359 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a11 ; adder_module:adder_1_inst|output_1[9]  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 6.935      ;
; -10.356 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a4  ; adder_module:adder_1_inst|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 6.932      ;
; -10.352 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a7  ; adder_module:adder_1_inst|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 6.928      ;
; -10.341 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a10 ; adder_module:adder_1_inst|output_1[9]  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 6.917      ;
; -10.340 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a4  ; adder_module:adder_1_inst|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 6.916      ;
; -10.304 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a14 ; adder_module:adder_1_inst|output_1[7]  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 6.880      ;
; -10.279 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a6  ; adder_module:adder_1_inst|output_1[9]  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 6.855      ;
; -10.265 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a7  ; adder_module:adder_1_inst|output_1[11] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.422     ; 6.841      ;
+---------+-------------------------------------------------------------------------------------------------+----------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                         ;
+--------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.878 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.087     ; 4.789      ;
; -3.786 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.087     ; 4.697      ;
; -3.744 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.087     ; 4.655      ;
; -3.647 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.087     ; 4.558      ;
; -3.614 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.087     ; 4.525      ;
; -3.516 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.087     ; 4.427      ;
; -3.469 ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.087     ; 4.380      ;
; -3.397 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.087     ; 4.308      ;
; -3.352 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.087     ; 4.263      ;
; -3.258 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.087     ; 4.169      ;
; -3.217 ; clock_divider_module:clk_inst|divcounter[10] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.087     ; 4.128      ;
; -3.215 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.089     ; 4.124      ;
; -3.214 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 1.000        ; -0.089     ; 4.123      ;
; -3.212 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[15] ; clk          ; clk         ; 1.000        ; -0.089     ; 4.121      ;
; -3.193 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[6]  ; clk          ; clk         ; 1.000        ; -0.093     ; 4.098      ;
; -3.193 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[7]  ; clk          ; clk         ; 1.000        ; -0.093     ; 4.098      ;
; -3.193 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 1.000        ; -0.093     ; 4.098      ;
; -3.185 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[13] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.093      ;
; -3.185 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.093      ;
; -3.184 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[18] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.092      ;
; -3.184 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[14] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.092      ;
; -3.125 ; clock_divider_module:clk_inst|divcounter[11] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.087     ; 4.036      ;
; -3.087 ; clock_divider_module:clk_inst|divcounter[12] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.089     ; 3.996      ;
; -3.019 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.089     ; 3.928      ;
; -3.018 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 1.000        ; -0.089     ; 3.927      ;
; -3.016 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[15] ; clk          ; clk         ; 1.000        ; -0.089     ; 3.925      ;
; -3.012 ; clock_divider_module:clk_inst|divcounter[15] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.090     ; 3.920      ;
; -3.001 ; clock_divider_module:clk_inst|divcounter[13] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.089     ; 3.910      ;
; -2.997 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[6]  ; clk          ; clk         ; 1.000        ; -0.093     ; 3.902      ;
; -2.997 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[7]  ; clk          ; clk         ; 1.000        ; -0.093     ; 3.902      ;
; -2.997 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 1.000        ; -0.093     ; 3.902      ;
; -2.989 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[13] ; clk          ; clk         ; 1.000        ; -0.090     ; 3.897      ;
; -2.989 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.090     ; 3.897      ;
; -2.988 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[18] ; clk          ; clk         ; 1.000        ; -0.090     ; 3.896      ;
; -2.988 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[14] ; clk          ; clk         ; 1.000        ; -0.090     ; 3.896      ;
; -2.958 ; clock_divider_module:clk_inst|divcounter[14] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.089     ; 3.867      ;
; -2.824 ; clock_divider_module:clk_inst|divcounter[16] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.089     ; 3.733      ;
; -2.732 ; clock_divider_module:clk_inst|divcounter[17] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.089     ; 3.641      ;
; -2.707 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.090     ; 3.615      ;
; -2.706 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 1.000        ; -0.090     ; 3.614      ;
; -2.704 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[15] ; clk          ; clk         ; 1.000        ; -0.090     ; 3.612      ;
; -2.692 ; clock_divider_module:clk_inst|divcounter[18] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.089     ; 3.601      ;
; -2.685 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[6]  ; clk          ; clk         ; 1.000        ; -0.094     ; 3.589      ;
; -2.685 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[7]  ; clk          ; clk         ; 1.000        ; -0.094     ; 3.589      ;
; -2.685 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 1.000        ; -0.094     ; 3.589      ;
; -2.677 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[13] ; clk          ; clk         ; 1.000        ; -0.091     ; 3.584      ;
; -2.677 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.091     ; 3.584      ;
; -2.676 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[18] ; clk          ; clk         ; 1.000        ; -0.091     ; 3.583      ;
; -2.676 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[14] ; clk          ; clk         ; 1.000        ; -0.091     ; 3.583      ;
; -2.605 ; clock_divider_module:clk_inst|divcounter[19] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.089     ; 3.514      ;
; -2.551 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 1.000        ; -0.087     ; 3.462      ;
; -2.508 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.088     ; 3.418      ;
; -2.498 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[7]  ; clk          ; clk         ; 1.000        ; -0.091     ; 3.405      ;
; -2.498 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 1.000        ; -0.091     ; 3.405      ;
; -2.497 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[6]  ; clk          ; clk         ; 1.000        ; -0.091     ; 3.404      ;
; -2.472 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 1.000        ; -0.087     ; 3.383      ;
; -2.450 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[7]  ; clk          ; clk         ; 1.000        ; -0.091     ; 3.357      ;
; -2.450 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 1.000        ; -0.091     ; 3.357      ;
; -2.449 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[6]  ; clk          ; clk         ; 1.000        ; -0.091     ; 3.356      ;
; -2.422 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.088     ; 3.332      ;
; -2.417 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 1.000        ; -0.087     ; 3.328      ;
; -2.369 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.088     ; 3.279      ;
; -2.333 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 1.000        ; -0.087     ; 3.244      ;
; -2.308 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[14] ; clk          ; clk         ; 1.000        ; -0.088     ; 3.218      ;
; -2.296 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[15] ; clk          ; clk         ; 1.000        ; -0.087     ; 3.207      ;
; -2.293 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.088     ; 3.203      ;
; -2.293 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[7]  ; clk          ; clk         ; 1.000        ; -0.091     ; 3.200      ;
; -2.293 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 1.000        ; -0.091     ; 3.200      ;
; -2.292 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[6]  ; clk          ; clk         ; 1.000        ; -0.091     ; 3.199      ;
; -2.287 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 1.000        ; -0.087     ; 3.198      ;
; -2.251 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[7]  ; clk          ; clk         ; 1.000        ; -0.091     ; 3.158      ;
; -2.251 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 1.000        ; -0.091     ; 3.158      ;
; -2.250 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[6]  ; clk          ; clk         ; 1.000        ; -0.091     ; 3.157      ;
; -2.245 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[18] ; clk          ; clk         ; 1.000        ; -0.088     ; 3.155      ;
; -2.238 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.088     ; 3.148      ;
; -2.234 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[15] ; clk          ; clk         ; 1.000        ; -0.087     ; 3.145      ;
; -2.224 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[7]  ; clk          ; clk         ; 1.000        ; -0.091     ; 3.131      ;
; -2.224 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 1.000        ; -0.091     ; 3.131      ;
; -2.223 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[6]  ; clk          ; clk         ; 1.000        ; -0.091     ; 3.130      ;
; -2.222 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[14] ; clk          ; clk         ; 1.000        ; -0.088     ; 3.132      ;
; -2.205 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[13] ; clk          ; clk         ; 1.000        ; -0.088     ; 3.115      ;
; -2.203 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[18] ; clk          ; clk         ; 1.000        ; -0.088     ; 3.113      ;
; -2.202 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 1.000        ; -0.087     ; 3.113      ;
; -2.195 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[7]  ; clk          ; clk         ; 1.000        ; -0.091     ; 3.102      ;
; -2.195 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 1.000        ; -0.091     ; 3.102      ;
; -2.194 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[6]  ; clk          ; clk         ; 1.000        ; -0.091     ; 3.101      ;
; -2.169 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[14] ; clk          ; clk         ; 1.000        ; -0.088     ; 3.079      ;
; -2.162 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[15] ; clk          ; clk         ; 1.000        ; -0.087     ; 3.073      ;
; -2.158 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.088     ; 3.068      ;
; -2.157 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[7]  ; clk          ; clk         ; 1.000        ; -0.091     ; 3.064      ;
; -2.157 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 1.000        ; -0.091     ; 3.064      ;
; -2.157 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[13] ; clk          ; clk         ; 1.000        ; -0.088     ; 3.067      ;
; -2.156 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[6]  ; clk          ; clk         ; 1.000        ; -0.091     ; 3.063      ;
; -2.155 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[18] ; clk          ; clk         ; 1.000        ; -0.088     ; 3.065      ;
; -2.155 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[14] ; clk          ; clk         ; 1.000        ; -0.088     ; 3.065      ;
; -2.142 ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 1.000        ; -0.087     ; 3.053      ;
; -2.141 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[7]  ; clk          ; clk         ; 1.000        ; -0.091     ; 3.048      ;
; -2.141 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 1.000        ; -0.091     ; 3.048      ;
; -2.140 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[6]  ; clk          ; clk         ; 1.000        ; -0.091     ; 3.047      ;
; -2.119 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.088     ; 3.029      ;
+--------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'adder_module:adder_1_inst|output_1[0]'                                                                                                                                                 ;
+--------+----------------------------------------+------------------------------------+----------------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                            ; Launch Clock                                 ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+------------------------------------+----------------------------------------------+---------------------------------------+--------------+------------+------------+
; -2.187 ; lcd_fifo:fifo_4_inst|buffer[4]         ; lcd_fifo:fifo_4_inst|array_reg~124 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.884      ; 5.983      ;
; -2.157 ; lcd_fifo:fifo_4_inst|buffer[1]         ; lcd_fifo:fifo_4_inst|array_reg~289 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.240      ; 5.382      ;
; -2.104 ; lcd_fifo:fifo_4_inst|buffer[0]         ; lcd_fifo:fifo_4_inst|array_reg~276 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 4.159      ; 6.379      ;
; -2.078 ; lcd_fifo:fifo_4_inst|buffer[2]         ; lcd_fifo:fifo_4_inst|array_reg~290 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.246      ; 5.441      ;
; -2.073 ; lcd_fifo:fifo_4_inst|buffer[1]         ; lcd_fifo:fifo_4_inst|array_reg~121 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.757      ; 5.946      ;
; -2.009 ; lcd_fifo:fifo_4_inst|buffer[2]         ; lcd_fifo:fifo_4_inst|array_reg~170 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.822      ; 5.954      ;
; -1.985 ; lcd_fifo:fifo_4_inst|buffer[1]         ; lcd_fifo:fifo_4_inst|array_reg~277 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.522      ; 5.623      ;
; -1.974 ; lcd_fifo:fifo_4_inst|buffer[2]         ; lcd_fifo:fifo_4_inst|array_reg~122 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.902      ; 5.994      ;
; -1.903 ; lcd_fifo:fifo_4_inst|buffer[0]         ; lcd_fifo:fifo_4_inst|array_reg~336 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.734      ; 5.926      ;
; -1.892 ; lcd_fifo:fifo_4_inst|buffer[8]         ; lcd_fifo:fifo_4_inst|array_reg~296 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.737      ; 5.745      ;
; -1.892 ; lcd_fifo:fifo_4_inst|buffer[4]         ; lcd_fifo:fifo_4_inst|array_reg~340 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.237      ; 5.428      ;
; -1.887 ; lcd_fifo:fifo_4_inst|buffer[4]         ; lcd_fifo:fifo_4_inst|array_reg~328 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.525      ; 5.533      ;
; -1.882 ; lcd_fifo:fifo_4_inst|buffer[0]         ; lcd_fifo:fifo_4_inst|array_reg~300 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 5.178      ; 7.183      ;
; -1.880 ; adder_module:adder_1_inst|output_1[10] ; lcd_fifo:fifo_4_inst|buffer[10]    ; clock_divider_module:clk_inst|divcounter[23] ; adder_module:adder_1_inst|output_1[0] ; 0.500        ; 0.637      ; 2.110      ;
; -1.880 ; lcd_fifo:fifo_4_inst|buffer[8]         ; lcd_fifo:fifo_4_inst|array_reg~344 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.739      ; 5.740      ;
; -1.880 ; lcd_fifo:fifo_4_inst|buffer[4]         ; lcd_fifo:fifo_4_inst|array_reg~280 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.787      ; 5.970      ;
; -1.856 ; lcd_fifo:fifo_4_inst|buffer[1]         ; lcd_fifo:fifo_4_inst|array_reg~169 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.650      ; 5.795      ;
; -1.819 ; lcd_fifo:fifo_4_inst|buffer[3]         ; lcd_fifo:fifo_4_inst|array_reg~123 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 4.042      ; 5.978      ;
; -1.817 ; adder_module:adder_1_inst|output_1[8]  ; lcd_fifo:fifo_4_inst|buffer[8]     ; clock_divider_module:clk_inst|divcounter[23] ; adder_module:adder_1_inst|output_1[0] ; 0.500        ; 0.636      ; 2.045      ;
; -1.815 ; lcd_fifo:fifo_4_inst|buffer[10]        ; lcd_fifo:fifo_4_inst|array_reg~298 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.721      ; 5.826      ;
; -1.803 ; lcd_fifo:fifo_4_inst|buffer[7]         ; lcd_fifo:fifo_4_inst|array_reg~127 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.867      ; 5.794      ;
; -1.786 ; lcd_fifo:fifo_4_inst|buffer[6]         ; lcd_fifo:fifo_4_inst|array_reg~294 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.235      ; 5.311      ;
; -1.772 ; lcd_fifo:fifo_4_inst|buffer[4]         ; lcd_fifo:fifo_4_inst|array_reg~292 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.378      ; 5.446      ;
; -1.770 ; lcd_fifo:fifo_4_inst|buffer[5]         ; lcd_fifo:fifo_4_inst|array_reg~293 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.181      ; 5.240      ;
; -1.768 ; adder_module:adder_1_inst|output_1[11] ; lcd_fifo:fifo_4_inst|buffer[11]    ; clock_divider_module:clk_inst|divcounter[23] ; adder_module:adder_1_inst|output_1[0] ; 0.500        ; 1.257      ; 2.483      ;
; -1.767 ; lcd_fifo:fifo_4_inst|buffer[11]        ; lcd_fifo:fifo_4_inst|array_reg~299 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.081      ; 4.959      ;
; -1.765 ; lcd_fifo:fifo_4_inst|buffer[9]         ; lcd_fifo:fifo_4_inst|array_reg~285 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.830      ; 5.718      ;
; -1.765 ; lcd_fifo:fifo_4_inst|buffer[7]         ; lcd_fifo:fifo_4_inst|array_reg~283 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.612      ; 5.487      ;
; -1.759 ; lcd_fifo:fifo_4_inst|buffer[11]        ; lcd_fifo:fifo_4_inst|array_reg~347 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.084      ; 4.954      ;
; -1.737 ; lcd_fifo:fifo_4_inst|buffer[2]         ; lcd_fifo:fifo_4_inst|array_reg~278 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.646      ; 5.672      ;
; -1.736 ; lcd_fifo:fifo_4_inst|buffer[4]         ; lcd_fifo:fifo_4_inst|array_reg~172 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.789      ; 5.815      ;
; -1.728 ; lcd_fifo:fifo_4_inst|buffer[1]         ; lcd_fifo:fifo_4_inst|array_reg~157 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.708      ; 5.552      ;
; -1.726 ; lcd_fifo:fifo_4_inst|buffer[0]         ; lcd_fifo:fifo_4_inst|array_reg~168 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 4.443      ; 6.476      ;
; -1.720 ; lcd_fifo:fifo_4_inst|buffer[1]         ; lcd_fifo:fifo_4_inst|array_reg~325 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.411      ; 5.421      ;
; -1.719 ; lcd_fifo:fifo_4_inst|buffer[2]         ; lcd_fifo:fifo_4_inst|array_reg~338 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.256      ; 5.265      ;
; -1.713 ; lcd_fifo:fifo_4_inst|buffer[3]         ; lcd_fifo:fifo_4_inst|array_reg~171 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.971      ; 5.809      ;
; -1.707 ; lcd_fifo:fifo_4_inst|buffer[0]         ; lcd_fifo:fifo_4_inst|array_reg~288 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.897      ; 5.900      ;
; -1.706 ; adder_module:adder_1_inst|output_1[4]  ; lcd_fifo:fifo_4_inst|buffer[4]     ; clock_divider_module:clk_inst|divcounter[23] ; adder_module:adder_1_inst|output_1[0] ; 0.500        ; 1.102      ; 2.288      ;
; -1.705 ; lcd_fifo:fifo_4_inst|buffer[1]         ; lcd_fifo:fifo_4_inst|array_reg~337 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.283      ; 5.284      ;
; -1.686 ; lcd_fifo:fifo_4_inst|buffer[5]         ; lcd_fifo:fifo_4_inst|array_reg~281 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.722      ; 5.714      ;
; -1.685 ; lcd_fifo:fifo_4_inst|buffer[10]        ; lcd_fifo:fifo_4_inst|array_reg~346 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.868      ; 5.857      ;
; -1.681 ; lcd_fifo:fifo_4_inst|buffer[11]        ; lcd_fifo:fifo_4_inst|array_reg~311 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 4.531      ; 6.327      ;
; -1.677 ; lcd_fifo:fifo_4_inst|buffer[5]         ; lcd_fifo:fifo_4_inst|array_reg~125 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.840      ; 5.814      ;
; -1.670 ; lcd_fifo:fifo_4_inst|buffer[11]        ; lcd_fifo:fifo_4_inst|array_reg~131 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.722      ; 5.550      ;
; -1.652 ; lcd_fifo:fifo_4_inst|buffer[6]         ; lcd_fifo:fifo_4_inst|array_reg~342 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.419      ; 5.366      ;
; -1.651 ; lcd_fifo:fifo_4_inst|buffer[5]         ; lcd_fifo:fifo_4_inst|array_reg~341 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.354      ; 5.300      ;
; -1.649 ; lcd_fifo:fifo_4_inst|buffer[6]         ; lcd_fifo:fifo_4_inst|array_reg~126 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.901      ; 5.848      ;
; -1.642 ; lcd_fifo:fifo_4_inst|buffer[7]         ; lcd_fifo:fifo_4_inst|array_reg~343 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.217      ; 5.148      ;
; -1.641 ; lcd_fifo:fifo_4_inst|buffer[3]         ; lcd_fifo:fifo_4_inst|array_reg~303 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 4.818      ; 6.575      ;
; -1.640 ; lcd_fifo:fifo_4_inst|buffer[0]         ; lcd_fifo:fifo_4_inst|array_reg~120 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 4.584      ; 6.528      ;
; -1.636 ; lcd_fifo:fifo_4_inst|buffer[5]         ; lcd_fifo:fifo_4_inst|array_reg~305 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 4.630      ; 6.377      ;
; -1.631 ; lcd_fifo:fifo_4_inst|buffer[8]         ; lcd_fifo:fifo_4_inst|array_reg~284 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 4.140      ; 6.061      ;
; -1.624 ; lcd_fifo:fifo_4_inst|buffer[0]         ; lcd_fifo:fifo_4_inst|array_reg~324 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 4.190      ; 5.982      ;
; -1.615 ; lcd_fifo:fifo_4_inst|buffer[4]         ; lcd_fifo:fifo_4_inst|array_reg~304 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 4.664      ; 6.568      ;
; -1.612 ; lcd_fifo:fifo_4_inst|buffer[3]         ; lcd_fifo:fifo_4_inst|array_reg~339 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.403      ; 5.304      ;
; -1.594 ; lcd_fifo:fifo_4_inst|buffer[9]         ; lcd_fifo:fifo_4_inst|array_reg~345 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.594      ; 5.181      ;
; -1.590 ; lcd_fifo:fifo_4_inst|buffer[3]         ; lcd_fifo:fifo_4_inst|array_reg~291 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.400      ; 5.287      ;
; -1.588 ; lcd_fifo:fifo_4_inst|buffer[2]         ; lcd_fifo:fifo_4_inst|array_reg~326 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.722      ; 5.614      ;
; -1.588 ; lcd_fifo:fifo_4_inst|buffer[1]         ; lcd_fifo:fifo_4_inst|array_reg~25  ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 0.184      ; 1.756      ;
; -1.586 ; lcd_fifo:fifo_4_inst|buffer[8]         ; lcd_fifo:fifo_4_inst|array_reg~308 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 5.160      ; 6.869      ;
; -1.584 ; lcd_fifo:fifo_4_inst|buffer[9]         ; lcd_fifo:fifo_4_inst|array_reg~309 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 4.838      ; 6.538      ;
; -1.582 ; lcd_fifo:fifo_4_inst|buffer[5]         ; lcd_fifo:fifo_4_inst|array_reg~173 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.889      ; 5.776      ;
; -1.568 ; lcd_fifo:fifo_4_inst|buffer[10]        ; lcd_fifo:fifo_4_inst|array_reg~286 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 4.148      ; 6.014      ;
; -1.564 ; lcd_fifo:fifo_4_inst|buffer[10]        ; lcd_fifo:fifo_4_inst|array_reg~310 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 5.179      ; 6.860      ;
; -1.564 ; lcd_fifo:fifo_4_inst|buffer[8]         ; lcd_fifo:fifo_4_inst|array_reg~128 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 4.377      ; 6.238      ;
; -1.561 ; lcd_fifo:fifo_4_inst|buffer[9]         ; lcd_fifo:fifo_4_inst|array_reg~177 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.968      ; 5.819      ;
; -1.557 ; lcd_fifo:fifo_4_inst|buffer[7]         ; lcd_fifo:fifo_4_inst|array_reg~331 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.504      ; 5.177      ;
; -1.556 ; lcd_fifo:fifo_4_inst|buffer[9]         ; lcd_fifo:fifo_4_inst|array_reg~129 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 4.058      ; 5.911      ;
; -1.555 ; lcd_fifo:fifo_4_inst|buffer[1]         ; lcd_fifo:fifo_4_inst|array_reg~301 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 4.559      ; 6.404      ;
; -1.552 ; lcd_fifo:fifo_4_inst|buffer[0]         ; lcd_fifo:fifo_4_inst|array_reg~156 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 4.344      ; 6.019      ;
; -1.548 ; lcd_fifo:fifo_4_inst|buffer[6]         ; lcd_fifo:fifo_4_inst|array_reg~282 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.654      ; 5.491      ;
; -1.539 ; adder_module:adder_1_inst|output_1[7]  ; lcd_fifo:fifo_4_inst|buffer[7]     ; clock_divider_module:clk_inst|divcounter[23] ; adder_module:adder_1_inst|output_1[0] ; 0.500        ; 1.129      ; 2.256      ;
; -1.525 ; lcd_fifo:fifo_4_inst|buffer[3]         ; lcd_fifo:fifo_4_inst|array_reg~279 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.814      ; 5.637      ;
; -1.515 ; lcd_fifo:fifo_4_inst|buffer[7]         ; lcd_fifo:fifo_4_inst|array_reg~307 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 4.635      ; 6.267      ;
; -1.515 ; lcd_fifo:fifo_4_inst|buffer[5]         ; lcd_fifo:fifo_4_inst|array_reg~329 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.471      ; 5.281      ;
; -1.513 ; lcd_fifo:fifo_4_inst|buffer[10]        ; lcd_fifo:fifo_4_inst|array_reg~130 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 4.549      ; 6.368      ;
; -1.512 ; lcd_fifo:fifo_4_inst|buffer[8]         ; lcd_fifo:fifo_4_inst|array_reg~176 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 4.307      ; 6.116      ;
; -1.511 ; lcd_fifo:fifo_4_inst|buffer[11]        ; lcd_fifo:fifo_4_inst|array_reg~287 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.499      ; 5.307      ;
; -1.510 ; adder_module:adder_1_inst|output_1[5]  ; lcd_fifo:fifo_4_inst|buffer[5]     ; clock_divider_module:clk_inst|divcounter[23] ; adder_module:adder_1_inst|output_1[0] ; 0.500        ; 1.162      ; 2.264      ;
; -1.509 ; lcd_fifo:fifo_4_inst|buffer[1]         ; lcd_fifo:fifo_4_inst|array_reg~289 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 0.500        ; 4.388      ; 5.382      ;
; -1.496 ; lcd_fifo:fifo_4_inst|buffer[6]         ; lcd_fifo:fifo_4_inst|array_reg~162 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.853      ; 5.472      ;
; -1.495 ; lcd_fifo:fifo_4_inst|buffer[2]         ; lcd_fifo:fifo_4_inst|array_reg~302 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 4.689      ; 6.480      ;
; -1.488 ; lcd_fifo:fifo_4_inst|buffer[6]         ; lcd_fifo:fifo_4_inst|array_reg~306 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 4.694      ; 6.479      ;
; -1.487 ; lcd_fifo:fifo_4_inst|buffer[7]         ; lcd_fifo:fifo_4_inst|array_reg~295 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.210      ; 4.994      ;
; -1.478 ; lcd_fifo:fifo_4_inst|buffer[6]         ; lcd_fifo:fifo_4_inst|array_reg~330 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.690      ; 5.463      ;
; -1.477 ; lcd_fifo:fifo_4_inst|buffer[5]         ; lcd_fifo:fifo_4_inst|array_reg~161 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.793      ; 5.386      ;
; -1.474 ; lcd_fifo:fifo_4_inst|buffer[10]        ; lcd_fifo:fifo_4_inst|array_reg~178 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 4.274      ; 6.038      ;
; -1.462 ; lcd_fifo:fifo_4_inst|buffer[9]         ; lcd_fifo:fifo_4_inst|array_reg~297 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.418      ; 5.169      ;
; -1.462 ; lcd_fifo:fifo_4_inst|buffer[4]         ; lcd_fifo:fifo_4_inst|array_reg~28  ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 0.442      ; 2.014      ;
; -1.456 ; lcd_fifo:fifo_4_inst|buffer[0]         ; lcd_fifo:fifo_4_inst|array_reg~276 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 0.500        ; 5.307      ; 6.379      ;
; -1.455 ; lcd_fifo:fifo_4_inst|buffer[10]        ; lcd_fifo:fifo_4_inst|array_reg~166 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 4.335      ; 5.905      ;
; -1.446 ; adder_module:adder_1_inst|output_1[9]  ; lcd_fifo:fifo_4_inst|buffer[9]     ; clock_divider_module:clk_inst|divcounter[23] ; adder_module:adder_1_inst|output_1[0] ; 0.500        ; 0.942      ; 2.005      ;
; -1.443 ; lcd_fifo:fifo_4_inst|buffer[0]         ; lcd_fifo:fifo_4_inst|array_reg~24  ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 0.469      ; 2.027      ;
; -1.442 ; lcd_fifo:fifo_4_inst|buffer[6]         ; lcd_fifo:fifo_4_inst|array_reg~174 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.952      ; 5.696      ;
; -1.430 ; lcd_fifo:fifo_4_inst|buffer[2]         ; lcd_fifo:fifo_4_inst|array_reg~290 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 0.500        ; 4.394      ; 5.441      ;
; -1.428 ; lcd_fifo:fifo_4_inst|buffer[1]         ; lcd_fifo:fifo_4_inst|array_reg~217 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 4.815      ; 6.365      ;
; -1.415 ; lcd_fifo:fifo_4_inst|buffer[7]         ; lcd_fifo:fifo_4_inst|array_reg~139 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 0.707      ; 1.871      ;
; -1.413 ; lcd_fifo:fifo_4_inst|buffer[10]        ; lcd_fifo:fifo_4_inst|array_reg~334 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 4.043      ; 5.753      ;
; -1.380 ; lcd_fifo:fifo_4_inst|buffer[4]         ; lcd_fifo:fifo_4_inst|array_reg~124 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 0.500        ; 5.191      ; 5.983      ;
; -1.372 ; adder_module:adder_1_inst|output_1[6]  ; lcd_fifo:fifo_4_inst|buffer[6]     ; clock_divider_module:clk_inst|divcounter[23] ; adder_module:adder_1_inst|output_1[0] ; 0.500        ; 1.102      ; 1.938      ;
+--------+----------------------------------------+------------------------------------+----------------------------------------------+---------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'adder_module:adder_1_inst|output_1[0]'                                                                                                                                    ;
+--------+---------------------------------+------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                            ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; -1.166 ; lcd_fifo:fifo_4_inst|buffer[6]  ; lcd_fifo:fifo_4_inst|array_reg~90  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.406      ; 4.760      ;
; -1.136 ; lcd_fifo:fifo_4_inst|buffer[9]  ; lcd_fifo:fifo_4_inst|array_reg~93  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.549      ; 4.933      ;
; -1.124 ; lcd_fifo:fifo_4_inst|buffer[8]  ; lcd_fifo:fifo_4_inst|array_reg~92  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.830      ; 5.226      ;
; -1.124 ; lcd_fifo:fifo_4_inst|buffer[2]  ; lcd_fifo:fifo_4_inst|array_reg~86  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.395      ; 4.791      ;
; -1.116 ; lcd_fifo:fifo_4_inst|buffer[1]  ; lcd_fifo:fifo_4_inst|array_reg~85  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.466      ; 4.870      ;
; -1.111 ; lcd_fifo:fifo_4_inst|buffer[0]  ; lcd_fifo:fifo_4_inst|array_reg~84  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.999      ; 5.408      ;
; -1.031 ; lcd_fifo:fifo_4_inst|buffer[3]  ; lcd_fifo:fifo_4_inst|array_reg~87  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.531      ; 5.020      ;
; -0.991 ; lcd_fifo:fifo_4_inst|buffer[7]  ; lcd_fifo:fifo_4_inst|array_reg~67  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.890      ; 5.419      ;
; -0.986 ; lcd_fifo:fifo_4_inst|buffer[9]  ; lcd_fifo:fifo_4_inst|array_reg~381 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.457      ; 4.991      ;
; -0.964 ; lcd_fifo:fifo_4_inst|buffer[10] ; lcd_fifo:fifo_4_inst|array_reg~154 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.563      ; 5.119      ;
; -0.963 ; lcd_fifo:fifo_4_inst|buffer[11] ; lcd_fifo:fifo_4_inst|array_reg~95  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.047      ; 4.604      ;
; -0.958 ; lcd_fifo:fifo_4_inst|buffer[11] ; lcd_fifo:fifo_4_inst|array_reg~71  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.611      ; 5.173      ;
; -0.943 ; lcd_fifo:fifo_4_inst|buffer[10] ; lcd_fifo:fifo_4_inst|array_reg~118 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 7.103      ; 5.680      ;
; -0.928 ; lcd_fifo:fifo_4_inst|buffer[3]  ; lcd_fifo:fifo_4_inst|array_reg~375 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.439      ; 5.031      ;
; -0.923 ; lcd_fifo:fifo_4_inst|buffer[7]  ; lcd_fifo:fifo_4_inst|array_reg~91  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.177      ; 4.774      ;
; -0.920 ; lcd_fifo:fifo_4_inst|buffer[11] ; lcd_fifo:fifo_4_inst|array_reg~383 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 5.985      ; 4.585      ;
; -0.910 ; lcd_fifo:fifo_4_inst|buffer[9]  ; lcd_fifo:fifo_4_inst|array_reg~153 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.316      ; 4.926      ;
; -0.900 ; lcd_fifo:fifo_4_inst|buffer[6]  ; lcd_fifo:fifo_4_inst|array_reg~378 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.301      ; 4.921      ;
; -0.899 ; lcd_fifo:fifo_4_inst|buffer[3]  ; lcd_fifo:fifo_4_inst|array_reg~63  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.947      ; 5.568      ;
; -0.898 ; lcd_fifo:fifo_4_inst|buffer[9]  ; lcd_fifo:fifo_4_inst|array_reg~321 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.313      ; 4.935      ;
; -0.895 ; lcd_fifo:fifo_4_inst|buffer[2]  ; lcd_fifo:fifo_4_inst|array_reg~374 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.276      ; 4.901      ;
; -0.886 ; lcd_fifo:fifo_4_inst|buffer[9]  ; lcd_fifo:fifo_4_inst|array_reg~117 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.737      ; 5.371      ;
; -0.879 ; lcd_fifo:fifo_4_inst|buffer[9]  ; lcd_fifo:fifo_4_inst|array_reg~69  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.931      ; 5.572      ;
; -0.875 ; lcd_fifo:fifo_4_inst|buffer[7]  ; lcd_fifo:fifo_4_inst|array_reg~79  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.066      ; 4.711      ;
; -0.874 ; lcd_fifo:fifo_4_inst|buffer[7]  ; lcd_fifo:fifo_4_inst|array_reg~151 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.062      ; 4.708      ;
; -0.869 ; lcd_fifo:fifo_4_inst|buffer[3]  ; lcd_fifo:fifo_4_inst|array_reg~315 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.295      ; 4.946      ;
; -0.856 ; lcd_fifo:fifo_4_inst|buffer[10] ; lcd_fifo:fifo_4_inst|array_reg~82  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.557      ; 5.221      ;
; -0.830 ; lcd_fifo:fifo_4_inst|buffer[10] ; lcd_fifo:fifo_4_inst|array_reg~382 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.760      ; 5.450      ;
; -0.823 ; lcd_fifo:fifo_4_inst|buffer[10] ; lcd_fifo:fifo_4_inst|array_reg~70  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 7.258      ; 5.955      ;
; -0.808 ; lcd_fifo:fifo_4_inst|buffer[5]  ; lcd_fifo:fifo_4_inst|array_reg~89  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.133      ; 4.845      ;
; -0.795 ; lcd_fifo:fifo_4_inst|buffer[0]  ; lcd_fifo:fifo_4_inst|array_reg~144 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.725      ; 5.450      ;
; -0.790 ; lcd_fifo:fifo_4_inst|buffer[11] ; lcd_fifo:fifo_4_inst|array_reg~155 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 5.774      ; 4.504      ;
; -0.779 ; lcd_fifo:fifo_4_inst|buffer[9]  ; lcd_fifo:fifo_4_inst|array_reg~81  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.100      ; 4.841      ;
; -0.775 ; lcd_fifo:fifo_4_inst|buffer[7]  ; lcd_fifo:fifo_4_inst|array_reg~235 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.009      ; 4.754      ;
; -0.772 ; lcd_fifo:fifo_4_inst|buffer[11] ; lcd_fifo:fifo_4_inst|array_reg~191 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 5.865      ; 4.613      ;
; -0.769 ; lcd_fifo:fifo_4_inst|buffer[10] ; lcd_fifo:fifo_4_inst|array_reg~94  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.674      ; 5.425      ;
; -0.767 ; lcd_fifo:fifo_4_inst|buffer[7]  ; lcd_fifo:fifo_4_inst|array_reg~115 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.610      ; 5.363      ;
; -0.764 ; lcd_fifo:fifo_4_inst|buffer[8]  ; lcd_fifo:fifo_4_inst|array_reg~68  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 7.262      ; 6.018      ;
; -0.758 ; lcd_fifo:fifo_4_inst|buffer[11] ; lcd_fifo:fifo_4_inst|array_reg~275 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 5.837      ; 4.599      ;
; -0.750 ; lcd_fifo:fifo_4_inst|buffer[9]  ; lcd_fifo:fifo_4_inst|array_reg~213 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.613      ; 5.383      ;
; -0.750 ; lcd_fifo:fifo_4_inst|buffer[8]  ; lcd_fifo:fifo_4_inst|array_reg~116 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 7.105      ; 5.875      ;
; -0.745 ; lcd_fifo:fifo_4_inst|buffer[8]  ; lcd_fifo:fifo_4_inst|array_reg~152 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.441      ; 5.216      ;
; -0.744 ; lcd_fifo:fifo_4_inst|buffer[5]  ; lcd_fifo:fifo_4_inst|array_reg~65  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.736      ; 5.512      ;
; -0.742 ; lcd_fifo:fifo_4_inst|buffer[7]  ; lcd_fifo:fifo_4_inst|array_reg~271 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 5.966      ; 4.744      ;
; -0.733 ; lcd_fifo:fifo_4_inst|buffer[7]  ; lcd_fifo:fifo_4_inst|array_reg~187 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.001      ; 4.788      ;
; -0.731 ; lcd_fifo:fifo_4_inst|buffer[10] ; lcd_fifo:fifo_4_inst|array_reg~190 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.492      ; 5.281      ;
; -0.725 ; lcd_fifo:fifo_4_inst|buffer[11] ; lcd_fifo:fifo_4_inst|array_reg~323 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 5.825      ; 4.620      ;
; -0.720 ; lcd_fifo:fifo_4_inst|buffer[8]  ; lcd_fifo:fifo_4_inst|array_reg~380 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.580      ; 5.380      ;
; -0.714 ; lcd_fifo:fifo_4_inst|buffer[3]  ; lcd_fifo:fifo_4_inst|array_reg~75  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.106      ; 4.912      ;
; -0.714 ; lcd_fifo:fifo_4_inst|buffer[3]  ; lcd_fifo:fifo_4_inst|array_reg~183 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.171      ; 4.977      ;
; -0.713 ; lcd_fifo:fifo_4_inst|buffer[6]  ; lcd_fifo:fifo_4_inst|array_reg~318 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.166      ; 4.973      ;
; -0.703 ; lcd_fifo:fifo_4_inst|buffer[8]  ; lcd_fifo:fifo_4_inst|array_reg~80  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.405      ; 5.222      ;
; -0.703 ; lcd_fifo:fifo_4_inst|buffer[3]  ; lcd_fifo:fifo_4_inst|array_reg~111 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.719      ; 5.536      ;
; -0.702 ; lcd_fifo:fifo_4_inst|buffer[4]  ; lcd_fifo:fifo_4_inst|array_reg~88  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.194      ; 5.012      ;
; -0.695 ; lcd_fifo:fifo_4_inst|buffer[8]  ; lcd_fifo:fifo_4_inst|array_reg~368 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 7.509      ; 6.334      ;
; -0.690 ; lcd_fifo:fifo_4_inst|buffer[8]  ; lcd_fifo:fifo_4_inst|array_reg~8   ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.984      ; 5.814      ;
; -0.689 ; lcd_fifo:fifo_4_inst|buffer[9]  ; lcd_fifo:fifo_4_inst|array_reg~261 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.184      ; 5.015      ;
; -0.688 ; lcd_fifo:fifo_4_inst|buffer[8]  ; lcd_fifo:fifo_4_inst|array_reg~356 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.546      ; 5.378      ;
; -0.686 ; lcd_fifo:fifo_4_inst|buffer[11] ; lcd_fifo:fifo_4_inst|array_reg~119 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.427      ; 5.261      ;
; -0.685 ; lcd_fifo:fifo_4_inst|buffer[7]  ; lcd_fifo:fifo_4_inst|array_reg~259 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.000      ; 4.835      ;
; -0.681 ; lcd_fifo:fifo_4_inst|buffer[8]  ; lcd_fifo:fifo_4_inst|array_reg~260 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.490      ; 5.329      ;
; -0.679 ; lcd_fifo:fifo_4_inst|buffer[1]  ; lcd_fifo:fifo_4_inst|array_reg~205 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.523      ; 5.364      ;
; -0.679 ; lcd_fifo:fifo_4_inst|buffer[6]  ; lcd_fifo:fifo_4_inst|array_reg~66  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.794      ; 5.635      ;
; -0.674 ; lcd_fifo:fifo_4_inst|buffer[9]  ; lcd_fifo:fifo_4_inst|array_reg~45  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.596      ; 5.442      ;
; -0.668 ; lcd_fifo:fifo_4_inst|buffer[7]  ; lcd_fifo:fifo_4_inst|array_reg~379 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.083      ; 4.935      ;
; -0.668 ; lcd_fifo:fifo_4_inst|buffer[6]  ; lcd_fifo:fifo_4_inst|array_reg~186 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.045      ; 4.897      ;
; -0.660 ; lcd_fifo:fifo_4_inst|buffer[8]  ; lcd_fifo:fifo_4_inst|array_reg~212 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.919      ; 5.779      ;
; -0.652 ; lcd_fifo:fifo_4_inst|buffer[5]  ; lcd_fifo:fifo_4_inst|array_reg~185 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 5.985      ; 4.853      ;
; -0.651 ; lcd_fifo:fifo_4_inst|buffer[9]  ; lcd_fifo:fifo_4_inst|array_reg~357 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.086      ; 4.955      ;
; -0.650 ; lcd_fifo:fifo_4_inst|buffer[9]  ; lcd_fifo:fifo_4_inst|array_reg~237 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.051      ; 4.921      ;
; -0.649 ; lcd_fifo:fifo_4_inst|buffer[11] ; lcd_fifo:fifo_4_inst|array_reg~227 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.692      ; 5.563      ;
; -0.647 ; lcd_fifo:fifo_4_inst|buffer[0]  ; lcd_fifo:fifo_4_inst|array_reg~108 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 7.117      ; 5.990      ;
; -0.642 ; lcd_fifo:fifo_4_inst|buffer[5]  ; lcd_fifo:fifo_4_inst|array_reg~317 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.101      ; 4.979      ;
; -0.638 ; lcd_fifo:fifo_4_inst|buffer[10] ; lcd_fifo:fifo_4_inst|array_reg~262 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.467      ; 5.349      ;
; -0.635 ; lcd_fifo:fifo_4_inst|buffer[11] ; lcd_fifo:fifo_4_inst|array_reg~83  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 5.766      ; 4.651      ;
; -0.635 ; lcd_fifo:fifo_4_inst|buffer[8]  ; lcd_fifo:fifo_4_inst|array_reg~188 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.496      ; 5.381      ;
; -0.635 ; lcd_fifo:fifo_4_inst|buffer[8]  ; lcd_fifo:fifo_4_inst|array_reg~44  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.933      ; 5.818      ;
; -0.633 ; lcd_fifo:fifo_4_inst|buffer[5]  ; lcd_fifo:fifo_4_inst|array_reg~113 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.527      ; 5.414      ;
; -0.632 ; lcd_fifo:fifo_4_inst|buffer[3]  ; lcd_fifo:fifo_4_inst|array_reg~147 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.119      ; 5.007      ;
; -0.630 ; lcd_fifo:fifo_4_inst|buffer[10] ; lcd_fifo:fifo_4_inst|array_reg~10  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.980      ; 5.870      ;
; -0.629 ; lcd_fifo:fifo_4_inst|buffer[2]  ; lcd_fifo:fifo_4_inst|array_reg~74  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 5.953      ; 4.844      ;
; -0.628 ; lcd_fifo:fifo_4_inst|buffer[8]  ; lcd_fifo:fifo_4_inst|array_reg~248 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.330      ; 5.222      ;
; -0.627 ; lcd_fifo:fifo_4_inst|buffer[6]  ; lcd_fifo:fifo_4_inst|array_reg~354 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 5.937      ; 4.830      ;
; -0.623 ; lcd_fifo:fifo_4_inst|buffer[9]  ; lcd_fifo:fifo_4_inst|array_reg~189 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.178      ; 5.075      ;
; -0.623 ; lcd_fifo:fifo_4_inst|buffer[6]  ; lcd_fifo:fifo_4_inst|array_reg~114 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.590      ; 5.487      ;
; -0.613 ; lcd_fifo:fifo_4_inst|buffer[3]  ; lcd_fifo:fifo_4_inst|array_reg~351 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.069      ; 4.976      ;
; -0.611 ; lcd_fifo:fifo_4_inst|buffer[8]  ; lcd_fifo:fifo_4_inst|array_reg~224 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 7.301      ; 6.210      ;
; -0.610 ; lcd_fifo:fifo_4_inst|buffer[5]  ; lcd_fifo:fifo_4_inst|array_reg~377 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.050      ; 4.960      ;
; -0.608 ; lcd_fifo:fifo_4_inst|buffer[11] ; lcd_fifo:fifo_4_inst|array_reg~239 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 5.745      ; 4.657      ;
; -0.606 ; lcd_fifo:fifo_4_inst|buffer[9]  ; lcd_fifo:fifo_4_inst|array_reg~57  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.568      ; 5.482      ;
; -0.597 ; lcd_fifo:fifo_4_inst|buffer[0]  ; lcd_fifo:fifo_4_inst|array_reg~180 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.525      ; 5.448      ;
; -0.594 ; lcd_fifo:fifo_4_inst|buffer[2]  ; lcd_fifo:fifo_4_inst|array_reg~146 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 5.966      ; 4.892      ;
; -0.593 ; lcd_fifo:fifo_4_inst|buffer[9]  ; lcd_fifo:fifo_4_inst|array_reg~249 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.006      ; 4.933      ;
; -0.592 ; lcd_fifo:fifo_4_inst|buffer[9]  ; lcd_fifo:fifo_4_inst|array_reg~369 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 7.191      ; 6.119      ;
; -0.591 ; lcd_fifo:fifo_4_inst|buffer[1]  ; lcd_fifo:fifo_4_inst|array_reg~61  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.694      ; 5.623      ;
; -0.588 ; lcd_fifo:fifo_4_inst|buffer[11] ; lcd_fifo:fifo_4_inst|array_reg~11  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.326      ; 5.258      ;
; -0.587 ; lcd_fifo:fifo_4_inst|buffer[0]  ; lcd_fifo:fifo_4_inst|array_reg~372 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.592      ; 5.525      ;
; -0.584 ; lcd_fifo:fifo_4_inst|buffer[11] ; lcd_fifo:fifo_4_inst|array_reg~359 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 5.753      ; 4.689      ;
; -0.584 ; lcd_fifo:fifo_4_inst|buffer[3]  ; lcd_fifo:fifo_4_inst|array_reg~39  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.591      ; 5.527      ;
; -0.580 ; lcd_fifo:fifo_4_inst|buffer[5]  ; lcd_fifo:fifo_4_inst|array_reg~209 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.538      ; 5.478      ;
+--------+---------------------------------+------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock_divider_module:clk_inst|divcounter[23]'                                                                                                                                                                                                                                             ;
+--------+----------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                                                                                           ; Launch Clock                                 ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; -0.254 ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|lcd_data[7]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.506      ; 1.438      ;
; -0.254 ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|lcd_data[2]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.506      ; 1.438      ;
; -0.252 ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|lcd_data[4]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.506      ; 1.440      ;
; -0.251 ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|lcd_data[6]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.506      ; 1.441      ;
; -0.251 ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|lcd_data[5]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.506      ; 1.441      ;
; -0.178 ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|start_writing_result                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.506      ; 1.514      ;
; -0.169 ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|lcd_data[3]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.501      ; 1.518      ;
; -0.131 ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|result_title_finished                                                                ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.507      ; 1.562      ;
; -0.105 ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|command_delay                                                                        ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.507      ; 1.588      ;
; 0.122  ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|point_counter[2]                                                                     ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.501      ; 1.809      ;
; 0.126  ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|enable                                                                               ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.507      ; 1.819      ;
; 0.176  ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|cursor_address[6]                                                                    ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.505      ; 1.867      ;
; 0.177  ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|write_address                                                                        ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.505      ; 1.868      ;
; 0.177  ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|rs                                                                                   ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.505      ; 1.868      ;
; 0.239  ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|lcd_data[0]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.506      ; 1.931      ;
; 0.239  ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|lcd_data[1]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.501      ; 1.926      ;
; 0.257  ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|cursor_address[1]                                                                    ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.506      ; 1.949      ;
; 0.258  ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|cursor_address[3]                                                                    ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.506      ; 1.950      ;
; 0.261  ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|cursor_address[5]                                                                    ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.506      ; 1.953      ;
; 0.343  ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|entry_1_finished                                                                     ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.505      ; 2.034      ;
; 0.380  ; queue_module:queue_1_inst|r_ptr_reg[0]             ; queue_module:queue_1_inst|r_ptr_reg[0]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.108      ; 0.674      ;
; 0.393  ; lcd_module:write_to_lcd_inst|enable                ; lcd_module:write_to_lcd_inst|enable                                                                               ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.669      ;
; 0.393  ; lcd_module:write_to_lcd_inst|rs                    ; lcd_module:write_to_lcd_inst|rs                                                                                   ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.669      ;
; 0.393  ; lcd_module:write_to_lcd_inst|cursor_address[4]     ; lcd_module:write_to_lcd_inst|cursor_address[4]                                                                    ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.669      ;
; 0.393  ; lcd_module:write_to_lcd_inst|cursor_address[2]     ; lcd_module:write_to_lcd_inst|cursor_address[2]                                                                    ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.669      ;
; 0.393  ; lcd_module:write_to_lcd_inst|cursor_address[5]     ; lcd_module:write_to_lcd_inst|cursor_address[5]                                                                    ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.669      ;
; 0.393  ; lcd_module:write_to_lcd_inst|result_title_finished ; lcd_module:write_to_lcd_inst|result_title_finished                                                                ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.669      ;
; 0.393  ; lcd_module:write_to_lcd_inst|start_writing_result  ; lcd_module:write_to_lcd_inst|start_writing_result                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.669      ;
; 0.393  ; lcd_module:write_to_lcd_inst|write_address         ; lcd_module:write_to_lcd_inst|write_address                                                                        ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.669      ;
; 0.393  ; lcd_module:write_to_lcd_inst|entry_1_finished      ; lcd_module:write_to_lcd_inst|entry_1_finished                                                                     ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.669      ;
; 0.394  ; fifo_module:fifo_1_inst|r_ptr_reg[3]               ; fifo_module:fifo_1_inst|r_ptr_reg[3]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.089      ; 0.669      ;
; 0.394  ; fifo_module:fifo_1_inst|r_ptr_reg[4]               ; fifo_module:fifo_1_inst|r_ptr_reg[4]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.089      ; 0.669      ;
; 0.394  ; fifo_module:fifo_1_inst|r_ptr_reg[2]               ; fifo_module:fifo_1_inst|r_ptr_reg[2]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.089      ; 0.669      ;
; 0.394  ; fifo_module:fifo_1_inst|r_ptr_reg[1]               ; fifo_module:fifo_1_inst|r_ptr_reg[1]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.089      ; 0.669      ;
; 0.394  ; queue_module:queue_1_inst|r_ptr_reg[2]             ; queue_module:queue_1_inst|r_ptr_reg[2]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.089      ; 0.669      ;
; 0.394  ; queue_module:queue_1_inst|r_ptr_reg[4]             ; queue_module:queue_1_inst|r_ptr_reg[4]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.089      ; 0.669      ;
; 0.394  ; queue_module:queue_1_inst|r_ptr_reg[3]             ; queue_module:queue_1_inst|r_ptr_reg[3]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.089      ; 0.669      ;
; 0.394  ; queue_module:queue_1_inst|r_ptr_reg[1]             ; queue_module:queue_1_inst|r_ptr_reg[1]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.089      ; 0.669      ;
; 0.394  ; lcd_module:write_to_lcd_inst|point_counter[1]      ; lcd_module:write_to_lcd_inst|point_counter[1]                                                                     ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.089      ; 0.669      ;
; 0.394  ; lcd_module:write_to_lcd_inst|point_counter[0]      ; lcd_module:write_to_lcd_inst|point_counter[0]                                                                     ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.089      ; 0.669      ;
; 0.397  ; lcd_module:write_to_lcd_inst|up_counter[3]         ; lcd_module:write_to_lcd_inst|up_counter[3]                                                                        ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.086      ; 0.669      ;
; 0.399  ; fifo_module:fifo_1_inst|r_ptr_reg[0]               ; fifo_module:fifo_1_inst|r_ptr_reg[0]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.089      ; 0.674      ;
; 0.402  ; lcd_module:write_to_lcd_inst|up_counter[2]         ; lcd_module:write_to_lcd_inst|up_counter[2]                                                                        ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.086      ; 0.674      ;
; 0.439  ; lcd_module:write_to_lcd_inst|point_counter[0]      ; lcd_module:write_to_lcd_inst|point_counter[1]                                                                     ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.089      ; 0.714      ;
; 0.440  ; lcd_module:write_to_lcd_inst|already_read          ; lcd_module:write_to_lcd_inst|already_read                                                                         ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.043      ; 0.669      ;
; 0.440  ; lcd_fifo:fifo_4_inst|full_reg                      ; lcd_fifo:fifo_4_inst|full_reg                                                                                     ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.043      ; 0.669      ;
; 0.456  ; lcd_module:write_to_lcd_inst|up_counter[3]         ; lcd_module:write_to_lcd_inst|up_counter[2]                                                                        ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.086      ; 0.728      ;
; 0.481  ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|cursor_address[4]                                                                    ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.506      ; 2.173      ;
; 0.492  ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|cursor_address[0]                                                                    ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.506      ; 2.184      ;
; 0.509  ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|cursor_address[2]                                                                    ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.506      ; 2.201      ;
; 0.544  ; queue_module:queue_2_inst|output_1[6]              ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.450      ; 1.216      ;
; 0.564  ; queue_module:queue_2_inst|output_1[4]              ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.450      ; 1.236      ;
; 0.595  ; fifo_module:fifo_1_inst|r_ptr_reg[3]               ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a0~porta_address_reg0 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.460      ; 1.277      ;
; 0.601  ; lcd_module:write_to_lcd_inst|command_delay         ; lcd_module:write_to_lcd_inst|enable                                                                               ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.877      ;
; 0.605  ; fifo_module:fifo_1_inst|r_ptr_reg[1]               ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a0~portb_address_reg0 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.461      ; 1.288      ;
; 0.605  ; fifo_module:fifo_1_inst|r_ptr_reg[0]               ; fifo_module:fifo_1_inst|r_ptr_reg[3]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.089      ; 0.880      ;
; 0.606  ; fifo_module:fifo_1_inst|r_ptr_reg[0]               ; fifo_module:fifo_1_inst|r_ptr_reg[2]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.089      ; 0.881      ;
; 0.607  ; fifo_module:fifo_1_inst|r_ptr_reg[0]               ; fifo_module:fifo_1_inst|r_ptr_reg[1]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.089      ; 0.882      ;
; 0.612  ; lcd_module:write_to_lcd_inst|up_counter[0]         ; lcd_module:write_to_lcd_inst|up_counter[3]                                                                        ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.086      ; 0.884      ;
; 0.613  ; lcd_module:write_to_lcd_inst|lcd_data[2]           ; lcd_module:write_to_lcd_inst|lcd_data[2]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.889      ;
; 0.614  ; queue_module:queue_1_inst|r_ptr_reg[2]             ; queue_module:queue_1_inst|r_ptr_reg[4]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.089      ; 0.889      ;
; 0.619  ; lcd_module:write_to_lcd_inst|lcd_data[4]           ; lcd_module:write_to_lcd_inst|lcd_data[4]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.895      ;
; 0.619  ; fifo_module:fifo_1_inst|r_ptr_reg[4]               ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a0~portb_address_reg0 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.461      ; 1.302      ;
; 0.619  ; lcd_module:write_to_lcd_inst|cursor_address[1]     ; lcd_module:write_to_lcd_inst|cursor_address[1]                                                                    ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.895      ;
; 0.620  ; lcd_module:write_to_lcd_inst|lcd_data[6]           ; lcd_module:write_to_lcd_inst|lcd_data[6]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.896      ;
; 0.621  ; lcd_module:write_to_lcd_inst|lcd_data[3]           ; lcd_module:write_to_lcd_inst|lcd_data[3]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.089      ; 0.896      ;
; 0.628  ; lcd_module:write_to_lcd_inst|cursor_address[3]     ; lcd_module:write_to_lcd_inst|cursor_address[3]                                                                    ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.904      ;
; 0.630  ; fifo_module:fifo_1_inst|r_ptr_reg[0]               ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a0~porta_address_reg0 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.460      ; 1.312      ;
; 0.636  ; fifo_module:fifo_1_inst|r_ptr_reg[2]               ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a0~portb_address_reg0 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.461      ; 1.319      ;
; 0.657  ; queue_module:queue_1_inst|r_ptr_reg[1]             ; queue_module:queue_1_inst|r_ptr_reg[3]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.089      ; 0.932      ;
; 0.661  ; fifo_module:fifo_1_inst|r_ptr_reg[2]               ; fifo_module:fifo_1_inst|r_ptr_reg[3]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.089      ; 0.936      ;
; 0.663  ; lcd_fifo:fifo_4_inst|r_ptr_reg[4]                  ; lcd_fifo:fifo_4_inst|r_ptr_reg[4]                                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.939      ;
; 0.671  ; fifo_module:fifo_1_inst|r_ptr_reg[1]               ; fifo_module:fifo_1_inst|r_ptr_reg[2]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.089      ; 0.946      ;
; 0.672  ; fifo_module:fifo_1_inst|r_ptr_reg[1]               ; fifo_module:fifo_1_inst|r_ptr_reg[3]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.089      ; 0.947      ;
; 0.674  ; fifo_module:fifo_1_inst|r_ptr_reg[3]               ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a0~portb_address_reg0 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.461      ; 1.357      ;
; 0.678  ; lcd_fifo:fifo_4_inst|r_ptr_reg[0]                  ; lcd_fifo:fifo_4_inst|r_ptr_reg[0]                                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.954      ;
; 0.680  ; lcd_fifo:fifo_4_inst|r_ptr_reg[2]                  ; lcd_fifo:fifo_4_inst|r_ptr_reg[2]                                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.956      ;
; 0.689  ; lcd_fifo:fifo_4_inst|r_ptr_reg[3]                  ; lcd_fifo:fifo_4_inst|r_ptr_reg[3]                                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.965      ;
; 0.768  ; queue_module:queue_1_inst|r_ptr_reg[1]             ; queue_module:queue_1_inst|r_ptr_reg[2]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.089      ; 1.043      ;
; 0.772  ; lcd_module:write_to_lcd_inst|lcd_data[7]           ; lcd_module:write_to_lcd_inst|lcd_data[7]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 1.048      ;
; 0.776  ; lcd_module:write_to_lcd_inst|up_counter[0]         ; lcd_module:write_to_lcd_inst|up_counter[2]                                                                        ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.086      ; 1.048      ;
; 0.779  ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|point_counter[0]                                                                     ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.501      ; 2.466      ;
; 0.780  ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|point_counter[1]                                                                     ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.501      ; 2.467      ;
; 0.787  ; lcd_fifo:fifo_4_inst|array_reg~33                  ; lcd_fifo:fifo_4_inst|output_1[9]                                                                                  ; adder_module:adder_1_inst|output_1[0]        ; clock_divider_module:clk_inst|divcounter[23] ; -0.500       ; 2.399      ; 2.892      ;
; 0.791  ; lcd_module:write_to_lcd_inst|lcd_data[1]           ; lcd_module:write_to_lcd_inst|lcd_data[1]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.089      ; 1.066      ;
; 0.792  ; lcd_module:write_to_lcd_inst|entry_from_fifo[1]    ; lcd_module:write_to_lcd_inst|entry_from_fifo[1]                                                                   ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 1.068      ;
; 0.798  ; lcd_module:write_to_lcd_inst|lcd_data[5]           ; lcd_module:write_to_lcd_inst|lcd_data[5]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 1.074      ;
; 0.799  ; lcd_module:write_to_lcd_inst|entry_from_fifo[2]    ; lcd_module:write_to_lcd_inst|entry_from_fifo[2]                                                                   ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 1.075      ;
; 0.801  ; lcd_module:write_to_lcd_inst|result_title_finished ; lcd_module:write_to_lcd_inst|start_writing_result                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.089      ; 1.076      ;
; 0.817  ; queue_module:queue_1_inst|r_ptr_reg[4]             ; queue_module:queue_2_inst|output_1[5]                                                                             ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.547      ; 1.550      ;
; 0.818  ; fifo_module:fifo_1_inst|r_ptr_reg[0]               ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a0~portb_address_reg0 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.461      ; 1.501      ;
; 0.827  ; queue_module:queue_1_inst|r_ptr_reg[3]             ; queue_module:queue_1_inst|r_ptr_reg[4]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.089      ; 1.102      ;
; 0.839  ; queue_module:queue_1_inst|r_ptr_reg[4]             ; queue_module:queue_2_inst|output_1[4]                                                                             ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.088      ; 1.113      ;
; 0.841  ; queue_module:queue_1_inst|r_ptr_reg[2]             ; queue_module:queue_1_inst|r_ptr_reg[3]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.089      ; 1.116      ;
; 0.850  ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|entry_from_fifo[1]                                                                   ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.495      ; 2.531      ;
; 0.852  ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|entry_from_fifo[3]                                                                   ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.495      ; 2.533      ;
; 0.855  ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|entry_from_fifo[2]                                                                   ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.495      ; 2.536      ;
; 0.857  ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|entry_from_fifo[0]                                                                   ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.495      ; 2.538      ;
; 0.871  ; fifo_module:fifo_1_inst|r_ptr_reg[1]               ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a0~porta_address_reg0 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.460      ; 1.553      ;
; 0.872  ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|already_read                                                                         ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.049      ; 1.107      ;
+--------+----------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                         ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.635 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[5]  ; clk          ; clk         ; 0.000        ; 0.091      ; 0.912      ;
; 0.635 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[3]  ; clk          ; clk         ; 0.000        ; 0.091      ; 0.912      ;
; 0.648 ; clock_divider_module:clk_inst|divcounter[11] ; clock_divider_module:clk_inst|divcounter[11] ; clk          ; clk         ; 0.000        ; 0.091      ; 0.925      ;
; 0.648 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[9]  ; clk          ; clk         ; 0.000        ; 0.091      ; 0.925      ;
; 0.649 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[1]  ; clk          ; clk         ; 0.000        ; 0.091      ; 0.926      ;
; 0.650 ; clock_divider_module:clk_inst|divcounter[19] ; clock_divider_module:clk_inst|divcounter[19] ; clk          ; clk         ; 0.000        ; 0.090      ; 0.926      ;
; 0.650 ; clock_divider_module:clk_inst|divcounter[17] ; clock_divider_module:clk_inst|divcounter[17] ; clk          ; clk         ; 0.000        ; 0.090      ; 0.926      ;
; 0.651 ; clock_divider_module:clk_inst|divcounter[12] ; clock_divider_module:clk_inst|divcounter[12] ; clk          ; clk         ; 0.000        ; 0.090      ; 0.927      ;
; 0.651 ; clock_divider_module:clk_inst|divcounter[10] ; clock_divider_module:clk_inst|divcounter[10] ; clk          ; clk         ; 0.000        ; 0.091      ; 0.928      ;
; 0.651 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[2]  ; clk          ; clk         ; 0.000        ; 0.091      ; 0.928      ;
; 0.652 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[4]  ; clk          ; clk         ; 0.000        ; 0.091      ; 0.929      ;
; 0.653 ; clock_divider_module:clk_inst|divcounter[16] ; clock_divider_module:clk_inst|divcounter[16] ; clk          ; clk         ; 0.000        ; 0.090      ; 0.929      ;
; 0.653 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[20] ; clk          ; clk         ; 0.000        ; 0.090      ; 0.929      ;
; 0.674 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[0]  ; clk          ; clk         ; 0.000        ; 0.091      ; 0.951      ;
; 0.952 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[4]  ; clk          ; clk         ; 0.000        ; 0.091      ; 1.229      ;
; 0.964 ; clock_divider_module:clk_inst|divcounter[11] ; clock_divider_module:clk_inst|divcounter[12] ; clk          ; clk         ; 0.000        ; 0.093      ; 1.243      ;
; 0.966 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[10] ; clk          ; clk         ; 0.000        ; 0.091      ; 1.243      ;
; 0.967 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[2]  ; clk          ; clk         ; 0.000        ; 0.091      ; 1.244      ;
; 0.967 ; clock_divider_module:clk_inst|divcounter[19] ; clock_divider_module:clk_inst|divcounter[20] ; clk          ; clk         ; 0.000        ; 0.090      ; 1.243      ;
; 0.978 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[3]  ; clk          ; clk         ; 0.000        ; 0.091      ; 1.255      ;
; 0.978 ; clock_divider_module:clk_inst|divcounter[10] ; clock_divider_module:clk_inst|divcounter[11] ; clk          ; clk         ; 0.000        ; 0.091      ; 1.255      ;
; 0.978 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[1]  ; clk          ; clk         ; 0.000        ; 0.091      ; 1.255      ;
; 0.979 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[5]  ; clk          ; clk         ; 0.000        ; 0.091      ; 1.256      ;
; 0.980 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[9]  ; clk          ; clk         ; 0.000        ; 0.091      ; 1.257      ;
; 0.980 ; clock_divider_module:clk_inst|divcounter[16] ; clock_divider_module:clk_inst|divcounter[17] ; clk          ; clk         ; 0.000        ; 0.090      ; 1.256      ;
; 0.980 ; clock_divider_module:clk_inst|divcounter[18] ; clock_divider_module:clk_inst|divcounter[19] ; clk          ; clk         ; 0.000        ; 0.090      ; 1.256      ;
; 0.981 ; clock_divider_module:clk_inst|divcounter[10] ; clock_divider_module:clk_inst|divcounter[12] ; clk          ; clk         ; 0.000        ; 0.093      ; 1.260      ;
; 0.983 ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[6]  ; clk          ; clk         ; 0.000        ; 0.091      ; 1.260      ;
; 0.983 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[4]  ; clk          ; clk         ; 0.000        ; 0.091      ; 1.260      ;
; 0.983 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[2]  ; clk          ; clk         ; 0.000        ; 0.091      ; 1.260      ;
; 0.985 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[10] ; clk          ; clk         ; 0.000        ; 0.091      ; 1.262      ;
; 0.985 ; clock_divider_module:clk_inst|divcounter[18] ; clock_divider_module:clk_inst|divcounter[20] ; clk          ; clk         ; 0.000        ; 0.090      ; 1.261      ;
; 0.987 ; clock_divider_module:clk_inst|divcounter[14] ; clock_divider_module:clk_inst|divcounter[16] ; clk          ; clk         ; 0.000        ; 0.090      ; 1.263      ;
; 0.995 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 0.000        ; 0.090      ; 1.271      ;
; 0.996 ; clock_divider_module:clk_inst|divcounter[18] ; clock_divider_module:clk_inst|divcounter[18] ; clk          ; clk         ; 0.000        ; 0.090      ; 1.272      ;
; 0.997 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 0.000        ; 0.091      ; 1.274      ;
; 0.998 ; clock_divider_module:clk_inst|divcounter[13] ; clock_divider_module:clk_inst|divcounter[13] ; clk          ; clk         ; 0.000        ; 0.090      ; 1.274      ;
; 1.073 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[5]  ; clk          ; clk         ; 0.000        ; 0.091      ; 1.350      ;
; 1.087 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[11] ; clk          ; clk         ; 0.000        ; 0.091      ; 1.364      ;
; 1.088 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[3]  ; clk          ; clk         ; 0.000        ; 0.091      ; 1.365      ;
; 1.088 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[9]  ; clk          ; clk         ; 0.000        ; 0.091      ; 1.365      ;
; 1.089 ; clock_divider_module:clk_inst|divcounter[17] ; clock_divider_module:clk_inst|divcounter[19] ; clk          ; clk         ; 0.000        ; 0.090      ; 1.365      ;
; 1.090 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[12] ; clk          ; clk         ; 0.000        ; 0.093      ; 1.369      ;
; 1.092 ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[9]  ; clk          ; clk         ; 0.000        ; 0.091      ; 1.369      ;
; 1.093 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[4]  ; clk          ; clk         ; 0.000        ; 0.091      ; 1.370      ;
; 1.093 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[10] ; clk          ; clk         ; 0.000        ; 0.091      ; 1.370      ;
; 1.094 ; clock_divider_module:clk_inst|divcounter[17] ; clock_divider_module:clk_inst|divcounter[20] ; clk          ; clk         ; 0.000        ; 0.090      ; 1.370      ;
; 1.097 ; clock_divider_module:clk_inst|divcounter[13] ; clock_divider_module:clk_inst|divcounter[16] ; clk          ; clk         ; 0.000        ; 0.090      ; 1.373      ;
; 1.097 ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[10] ; clk          ; clk         ; 0.000        ; 0.091      ; 1.374      ;
; 1.104 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[5]  ; clk          ; clk         ; 0.000        ; 0.091      ; 1.381      ;
; 1.104 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[3]  ; clk          ; clk         ; 0.000        ; 0.091      ; 1.381      ;
; 1.106 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[11] ; clk          ; clk         ; 0.000        ; 0.091      ; 1.383      ;
; 1.106 ; clock_divider_module:clk_inst|divcounter[16] ; clock_divider_module:clk_inst|divcounter[19] ; clk          ; clk         ; 0.000        ; 0.090      ; 1.382      ;
; 1.108 ; clock_divider_module:clk_inst|divcounter[14] ; clock_divider_module:clk_inst|divcounter[17] ; clk          ; clk         ; 0.000        ; 0.090      ; 1.384      ;
; 1.109 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[12] ; clk          ; clk         ; 0.000        ; 0.093      ; 1.388      ;
; 1.109 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[4]  ; clk          ; clk         ; 0.000        ; 0.091      ; 1.386      ;
; 1.109 ; clock_divider_module:clk_inst|divcounter[12] ; clock_divider_module:clk_inst|divcounter[16] ; clk          ; clk         ; 0.000        ; 0.090      ; 1.385      ;
; 1.111 ; clock_divider_module:clk_inst|divcounter[16] ; clock_divider_module:clk_inst|divcounter[20] ; clk          ; clk         ; 0.000        ; 0.090      ; 1.387      ;
; 1.129 ; clock_divider_module:clk_inst|divcounter[16] ; clock_divider_module:clk_inst|divcounter[14] ; clk          ; clk         ; 0.000        ; 0.090      ; 1.405      ;
; 1.129 ; clock_divider_module:clk_inst|divcounter[15] ; clock_divider_module:clk_inst|divcounter[16] ; clk          ; clk         ; 0.000        ; 0.089      ; 1.404      ;
; 1.142 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[7]  ; clk          ; clk         ; 0.000        ; 0.091      ; 1.419      ;
; 1.199 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[9]  ; clk          ; clk         ; 0.000        ; 0.091      ; 1.476      ;
; 1.204 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[10] ; clk          ; clk         ; 0.000        ; 0.091      ; 1.481      ;
; 1.213 ; clock_divider_module:clk_inst|divcounter[14] ; clock_divider_module:clk_inst|divcounter[14] ; clk          ; clk         ; 0.000        ; 0.090      ; 1.489      ;
; 1.214 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[5]  ; clk          ; clk         ; 0.000        ; 0.091      ; 1.491      ;
; 1.214 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[11] ; clk          ; clk         ; 0.000        ; 0.091      ; 1.491      ;
; 1.216 ; clock_divider_module:clk_inst|divcounter[11] ; clock_divider_module:clk_inst|divcounter[16] ; clk          ; clk         ; 0.000        ; 0.093      ; 1.495      ;
; 1.217 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[12] ; clk          ; clk         ; 0.000        ; 0.093      ; 1.496      ;
; 1.218 ; clock_divider_module:clk_inst|divcounter[13] ; clock_divider_module:clk_inst|divcounter[17] ; clk          ; clk         ; 0.000        ; 0.090      ; 1.494      ;
; 1.218 ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[11] ; clk          ; clk         ; 0.000        ; 0.091      ; 1.495      ;
; 1.221 ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[12] ; clk          ; clk         ; 0.000        ; 0.093      ; 1.500      ;
; 1.230 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[5]  ; clk          ; clk         ; 0.000        ; 0.091      ; 1.507      ;
; 1.230 ; clock_divider_module:clk_inst|divcounter[12] ; clock_divider_module:clk_inst|divcounter[17] ; clk          ; clk         ; 0.000        ; 0.090      ; 1.506      ;
; 1.231 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[9]  ; clk          ; clk         ; 0.000        ; 0.091      ; 1.508      ;
; 1.233 ; clock_divider_module:clk_inst|divcounter[10] ; clock_divider_module:clk_inst|divcounter[16] ; clk          ; clk         ; 0.000        ; 0.093      ; 1.512      ;
; 1.234 ; clock_divider_module:clk_inst|divcounter[16] ; clock_divider_module:clk_inst|divcounter[15] ; clk          ; clk         ; 0.000        ; 0.091      ; 1.511      ;
; 1.234 ; clock_divider_module:clk_inst|divcounter[14] ; clock_divider_module:clk_inst|divcounter[19] ; clk          ; clk         ; 0.000        ; 0.090      ; 1.510      ;
; 1.235 ; clock_divider_module:clk_inst|divcounter[16] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 0.000        ; 0.091      ; 1.512      ;
; 1.235 ; clock_divider_module:clk_inst|divcounter[16] ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 0.000        ; 0.091      ; 1.512      ;
; 1.236 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[10] ; clk          ; clk         ; 0.000        ; 0.091      ; 1.513      ;
; 1.237 ; clock_divider_module:clk_inst|divcounter[15] ; clock_divider_module:clk_inst|divcounter[17] ; clk          ; clk         ; 0.000        ; 0.089      ; 1.512      ;
; 1.239 ; clock_divider_module:clk_inst|divcounter[14] ; clock_divider_module:clk_inst|divcounter[20] ; clk          ; clk         ; 0.000        ; 0.090      ; 1.515      ;
; 1.285 ; clock_divider_module:clk_inst|divcounter[18] ; clock_divider_module:clk_inst|divcounter[14] ; clk          ; clk         ; 0.000        ; 0.090      ; 1.561      ;
; 1.296 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[6]  ; clk          ; clk         ; 0.000        ; 0.091      ; 1.573      ;
; 1.306 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 0.000        ; 0.090      ; 1.582      ;
; 1.311 ; clock_divider_module:clk_inst|divcounter[17] ; clock_divider_module:clk_inst|divcounter[18] ; clk          ; clk         ; 0.000        ; 0.090      ; 1.587      ;
; 1.311 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 0.000        ; 0.091      ; 1.588      ;
; 1.315 ; clock_divider_module:clk_inst|divcounter[12] ; clock_divider_module:clk_inst|divcounter[13] ; clk          ; clk         ; 0.000        ; 0.090      ; 1.591      ;
; 1.315 ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 0.000        ; 0.091      ; 1.592      ;
; 1.325 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[11] ; clk          ; clk         ; 0.000        ; 0.091      ; 1.602      ;
; 1.325 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[9]  ; clk          ; clk         ; 0.000        ; 0.091      ; 1.602      ;
; 1.327 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 0.000        ; 0.090      ; 1.603      ;
; 1.328 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[12] ; clk          ; clk         ; 0.000        ; 0.093      ; 1.607      ;
; 1.328 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[6]  ; clk          ; clk         ; 0.000        ; 0.091      ; 1.605      ;
; 1.328 ; clock_divider_module:clk_inst|divcounter[16] ; clock_divider_module:clk_inst|divcounter[18] ; clk          ; clk         ; 0.000        ; 0.090      ; 1.604      ;
; 1.330 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[10] ; clk          ; clk         ; 0.000        ; 0.091      ; 1.607      ;
; 1.337 ; clock_divider_module:clk_inst|divcounter[11] ; clock_divider_module:clk_inst|divcounter[17] ; clk          ; clk         ; 0.000        ; 0.093      ; 1.616      ;
; 1.342 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[16] ; clk          ; clk         ; 0.000        ; 0.093      ; 1.621      ;
; 1.344 ; clock_divider_module:clk_inst|divcounter[13] ; clock_divider_module:clk_inst|divcounter[19] ; clk          ; clk         ; 0.000        ; 0.090      ; 1.620      ;
; 1.349 ; clock_divider_module:clk_inst|divcounter[13] ; clock_divider_module:clk_inst|divcounter[20] ; clk          ; clk         ; 0.000        ; 0.090      ; 1.625      ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                  ;
+------------+-----------------+----------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                   ; Note ;
+------------+-----------------+----------------------------------------------+------+
; 70.06 MHz  ; 70.06 MHz       ; clock_divider_module:clk_inst|divcounter[23] ;      ;
; 225.89 MHz ; 225.89 MHz      ; clk                                          ;      ;
; 254.84 MHz ; 254.84 MHz      ; adder_module:adder_1_inst|output_1[0]        ;      ;
+------------+-----------------+----------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                     ;
+----------------------------------------------+---------+---------------+
; Clock                                        ; Slack   ; End Point TNS ;
+----------------------------------------------+---------+---------------+
; clock_divider_module:clk_inst|divcounter[23] ; -13.274 ; -530.459      ;
; clk                                          ; -3.427  ; -43.784       ;
; adder_module:adder_1_inst|output_1[0]        ; -2.091  ; -426.822      ;
+----------------------------------------------+---------+---------------+


+-----------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                     ;
+----------------------------------------------+--------+---------------+
; Clock                                        ; Slack  ; End Point TNS ;
+----------------------------------------------+--------+---------------+
; adder_module:adder_1_inst|output_1[0]        ; -1.016 ; -119.914      ;
; clock_divider_module:clk_inst|divcounter[23] ; -0.209 ; -1.402        ;
; clk                                          ; 0.582  ; 0.000         ;
+----------------------------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                      ;
+----------------------------------------------+--------+---------------+
; Clock                                        ; Slack  ; End Point TNS ;
+----------------------------------------------+--------+---------------+
; clk                                          ; -3.000 ; -39.000       ;
; clock_divider_module:clk_inst|divcounter[23] ; -2.649 ; -232.119      ;
; adder_module:adder_1_inst|output_1[0]        ; 0.100  ; 0.000         ;
+----------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock_divider_module:clk_inst|divcounter[23]'                                                                                                                                                                                                                ;
+---------+-------------------------------------------------------------------------------------------------+----------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                                                                                       ; To Node                                ; Launch Clock                                 ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------------------------------------------------------------+----------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; -13.274 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a13 ; adder_module:adder_1_inst|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 10.236     ;
; -13.183 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a14 ; adder_module:adder_1_inst|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 10.145     ;
; -13.068 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a12 ; adder_module:adder_1_inst|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 10.030     ;
; -12.748 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a13 ; adder_module:adder_1_inst|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 9.710      ;
; -12.657 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a14 ; adder_module:adder_1_inst|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 9.619      ;
; -12.542 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a12 ; adder_module:adder_1_inst|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 9.504      ;
; -12.381 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a15 ; adder_module:adder_1_inst|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 9.343      ;
; -12.193 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a13 ; adder_module:adder_1_inst|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 9.155      ;
; -12.102 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a14 ; adder_module:adder_1_inst|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 9.064      ;
; -11.987 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a12 ; adder_module:adder_1_inst|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 8.949      ;
; -11.869 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a15 ; adder_module:adder_1_inst|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 8.831      ;
; -11.688 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a13 ; adder_module:adder_1_inst|output_1[11] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 8.650      ;
; -11.597 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a14 ; adder_module:adder_1_inst|output_1[11] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 8.559      ;
; -11.496 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a8  ; adder_module:adder_1_inst|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 8.458      ;
; -11.488 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a8  ; adder_module:adder_1_inst|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 8.450      ;
; -11.482 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a12 ; adder_module:adder_1_inst|output_1[11] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 8.444      ;
; -11.317 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a11 ; adder_module:adder_1_inst|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 8.279      ;
; -11.309 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a11 ; adder_module:adder_1_inst|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 8.271      ;
; -11.300 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a15 ; adder_module:adder_1_inst|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 8.262      ;
; -11.144 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a8  ; adder_module:adder_1_inst|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 8.106      ;
; -11.120 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a10 ; adder_module:adder_1_inst|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 8.082      ;
; -11.112 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a10 ; adder_module:adder_1_inst|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 8.074      ;
; -11.080 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a13 ; adder_module:adder_1_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 8.042      ;
; -11.038 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a9  ; adder_module:adder_1_inst|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 8.000      ;
; -11.030 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a9  ; adder_module:adder_1_inst|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 7.992      ;
; -10.989 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a14 ; adder_module:adder_1_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 7.951      ;
; -10.874 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a12 ; adder_module:adder_1_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 7.836      ;
; -10.802 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a11 ; adder_module:adder_1_inst|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 7.764      ;
; -10.792 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a10 ; adder_module:adder_1_inst|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 7.754      ;
; -10.777 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a15 ; adder_module:adder_1_inst|output_1[11] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 7.739      ;
; -10.709 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a9  ; adder_module:adder_1_inst|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 7.671      ;
; -10.681 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a8  ; adder_module:adder_1_inst|output_1[11] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 7.643      ;
; -10.656 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a9  ; adder_module:adder_1_inst|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 7.618      ;
; -10.644 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a9  ; adder_module:adder_1_inst|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 7.606      ;
; -10.547 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a13 ; adder_module:adder_1_inst|output_1[9]  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 7.509      ;
; -10.528 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a9  ; adder_module:adder_1_inst|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 7.490      ;
; -10.503 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a8  ; adder_module:adder_1_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 7.465      ;
; -10.379 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a9  ; adder_module:adder_1_inst|output_1[11] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 7.341      ;
; -10.354 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a11 ; adder_module:adder_1_inst|output_1[11] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 7.316      ;
; -10.334 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a12 ; adder_module:adder_1_inst|output_1[9]  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 7.296      ;
; -10.329 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a10 ; adder_module:adder_1_inst|output_1[11] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 7.291      ;
; -10.311 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a9  ; adder_module:adder_1_inst|output_1[11] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 7.273      ;
; -10.267 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a11 ; adder_module:adder_1_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 7.229      ;
; -10.202 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a15 ; adder_module:adder_1_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 7.164      ;
; -10.194 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a8  ; adder_module:adder_1_inst|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 7.156      ;
; -10.182 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a8  ; adder_module:adder_1_inst|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 7.144      ;
; -10.165 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a12 ; adder_module:adder_1_inst|output_1[7]  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 7.127      ;
; -10.136 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a12 ; adder_module:adder_1_inst|output_1[8]  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 7.098      ;
; -10.070 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a8  ; adder_module:adder_1_inst|output_1[9]  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 7.032      ;
; -10.066 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a8  ; adder_module:adder_1_inst|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 7.028      ;
; -9.996  ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a11 ; adder_module:adder_1_inst|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 6.958      ;
; -9.934  ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a11 ; adder_module:adder_1_inst|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 6.896      ;
; -9.922  ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a13 ; adder_module:adder_1_inst|output_1[8]  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 6.884      ;
; -9.900  ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a14 ; adder_module:adder_1_inst|output_1[9]  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 6.862      ;
; -9.898  ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a9  ; adder_module:adder_1_inst|output_1[9]  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 6.860      ;
; -9.880  ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a11 ; adder_module:adder_1_inst|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 6.842      ;
; -9.869  ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a9  ; adder_module:adder_1_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 6.831      ;
; -9.849  ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a8  ; adder_module:adder_1_inst|output_1[11] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 6.811      ;
; -9.834  ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a11 ; adder_module:adder_1_inst|output_1[9]  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 6.796      ;
; -9.821  ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a9  ; adder_module:adder_1_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 6.783      ;
; -9.818  ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a11 ; adder_module:adder_1_inst|output_1[11] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 6.780      ;
; -9.796  ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a10 ; adder_module:adder_1_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 6.758      ;
; -9.789  ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a10 ; adder_module:adder_1_inst|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 6.751      ;
; -9.782  ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a9  ; adder_module:adder_1_inst|output_1[7]  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 6.744      ;
; -9.777  ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a10 ; adder_module:adder_1_inst|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 6.739      ;
; -9.764  ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a11 ; adder_module:adder_1_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 6.726      ;
; -9.753  ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a9  ; adder_module:adder_1_inst|output_1[8]  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 6.715      ;
; -9.684  ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a15 ; adder_module:adder_1_inst|output_1[9]  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 6.646      ;
; -9.661  ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a10 ; adder_module:adder_1_inst|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 6.623      ;
; -9.645  ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a12 ; adder_module:adder_1_inst|output_1[6]  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 6.607      ;
; -9.624  ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a5  ; adder_module:adder_1_inst|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 6.586      ;
; -9.604  ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a5  ; adder_module:adder_1_inst|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 6.566      ;
; -9.563  ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a8  ; adder_module:adder_1_inst|output_1[8]  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 6.525      ;
; -9.535  ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a6  ; adder_module:adder_1_inst|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 6.497      ;
; -9.525  ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a8  ; adder_module:adder_1_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 6.487      ;
; -9.522  ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a6  ; adder_module:adder_1_inst|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 6.484      ;
; -9.508  ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a5  ; adder_module:adder_1_inst|output_1[11] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 6.470      ;
; -9.500  ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a8  ; adder_module:adder_1_inst|output_1[7]  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 6.462      ;
; -9.488  ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a5  ; adder_module:adder_1_inst|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 6.450      ;
; -9.482  ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a13 ; adder_module:adder_1_inst|output_1[7]  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 6.444      ;
; -9.444  ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a10 ; adder_module:adder_1_inst|output_1[11] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 6.406      ;
; -9.419  ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a6  ; adder_module:adder_1_inst|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 6.381      ;
; -9.411  ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a9  ; adder_module:adder_1_inst|output_1[9]  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 6.373      ;
; -9.406  ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a6  ; adder_module:adder_1_inst|output_1[11] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 6.368      ;
; -9.393  ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a4  ; adder_module:adder_1_inst|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 6.355      ;
; -9.384  ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a5  ; adder_module:adder_1_inst|output_1[9]  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 6.346      ;
; -9.380  ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a7  ; adder_module:adder_1_inst|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 6.342      ;
; -9.372  ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a5  ; adder_module:adder_1_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 6.334      ;
; -9.371  ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a14 ; adder_module:adder_1_inst|output_1[8]  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 6.333      ;
; -9.369  ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a7  ; adder_module:adder_1_inst|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 6.331      ;
; -9.352  ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a11 ; adder_module:adder_1_inst|output_1[9]  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 6.314      ;
; -9.336  ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a10 ; adder_module:adder_1_inst|output_1[9]  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 6.298      ;
; -9.331  ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a4  ; adder_module:adder_1_inst|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 6.293      ;
; -9.327  ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a11 ; adder_module:adder_1_inst|output_1[8]  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 6.289      ;
; -9.321  ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a14 ; adder_module:adder_1_inst|output_1[7]  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 6.283      ;
; -9.303  ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a6  ; adder_module:adder_1_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 6.265      ;
; -9.282  ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a6  ; adder_module:adder_1_inst|output_1[9]  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 6.244      ;
; -9.277  ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a4  ; adder_module:adder_1_inst|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 6.239      ;
; -9.268  ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a5  ; adder_module:adder_1_inst|output_1[7]  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 6.230      ;
; -9.264  ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a7  ; adder_module:adder_1_inst|output_1[11] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.037     ; 6.226      ;
+---------+-------------------------------------------------------------------------------------------------+----------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                          ;
+--------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.427 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.347      ;
; -3.331 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.251      ;
; -3.308 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.228      ;
; -3.211 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.131      ;
; -3.196 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.116      ;
; -3.095 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.015      ;
; -3.068 ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.988      ;
; -2.991 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.911      ;
; -2.966 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.886      ;
; -2.923 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.841      ;
; -2.922 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.840      ;
; -2.920 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[15] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.838      ;
; -2.898 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[6]  ; clk          ; clk         ; 1.000        ; -0.084     ; 3.813      ;
; -2.898 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[7]  ; clk          ; clk         ; 1.000        ; -0.084     ; 3.813      ;
; -2.898 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 1.000        ; -0.084     ; 3.813      ;
; -2.890 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[13] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.807      ;
; -2.890 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.807      ;
; -2.889 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[18] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.806      ;
; -2.888 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[14] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.805      ;
; -2.867 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.787      ;
; -2.847 ; clock_divider_module:clk_inst|divcounter[10] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.767      ;
; -2.750 ; clock_divider_module:clk_inst|divcounter[11] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.670      ;
; -2.732 ; clock_divider_module:clk_inst|divcounter[12] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.650      ;
; -2.699 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.617      ;
; -2.698 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.616      ;
; -2.696 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[15] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.614      ;
; -2.674 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[6]  ; clk          ; clk         ; 1.000        ; -0.084     ; 3.589      ;
; -2.674 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[7]  ; clk          ; clk         ; 1.000        ; -0.084     ; 3.589      ;
; -2.674 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 1.000        ; -0.084     ; 3.589      ;
; -2.666 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[13] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.583      ;
; -2.666 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.583      ;
; -2.665 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[18] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.582      ;
; -2.664 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[14] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.581      ;
; -2.653 ; clock_divider_module:clk_inst|divcounter[15] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.570      ;
; -2.642 ; clock_divider_module:clk_inst|divcounter[13] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.560      ;
; -2.620 ; clock_divider_module:clk_inst|divcounter[14] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.538      ;
; -2.502 ; clock_divider_module:clk_inst|divcounter[16] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.420      ;
; -2.448 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.365      ;
; -2.447 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.364      ;
; -2.445 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[15] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.362      ;
; -2.423 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[6]  ; clk          ; clk         ; 1.000        ; -0.085     ; 3.337      ;
; -2.423 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[7]  ; clk          ; clk         ; 1.000        ; -0.085     ; 3.337      ;
; -2.423 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 1.000        ; -0.085     ; 3.337      ;
; -2.415 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[13] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.331      ;
; -2.415 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.331      ;
; -2.414 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[18] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.330      ;
; -2.413 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[14] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.329      ;
; -2.406 ; clock_divider_module:clk_inst|divcounter[17] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.324      ;
; -2.384 ; clock_divider_module:clk_inst|divcounter[18] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.302      ;
; -2.296 ; clock_divider_module:clk_inst|divcounter[19] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.214      ;
; -2.197 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.117      ;
; -2.193 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[6]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.110      ;
; -2.193 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[7]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.110      ;
; -2.193 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.110      ;
; -2.162 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[6]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.079      ;
; -2.162 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[7]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.079      ;
; -2.162 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.079      ;
; -2.127 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.046      ;
; -2.101 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.021      ;
; -2.078 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.998      ;
; -2.054 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.080     ; 2.973      ;
; -2.007 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.080     ; 2.926      ;
; -1.988 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[6]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.905      ;
; -1.988 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[7]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.905      ;
; -1.988 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.905      ;
; -1.982 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[6]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.899      ;
; -1.982 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[7]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.899      ;
; -1.982 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.899      ;
; -1.981 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.901      ;
; -1.978 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[15] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.898      ;
; -1.966 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.886      ;
; -1.954 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[6]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.871      ;
; -1.954 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[7]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.871      ;
; -1.954 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.871      ;
; -1.942 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.080     ; 2.861      ;
; -1.941 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[14] ; clk          ; clk         ; 1.000        ; -0.080     ; 2.860      ;
; -1.933 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[6]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.850      ;
; -1.933 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[7]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.850      ;
; -1.933 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.850      ;
; -1.904 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[13] ; clk          ; clk         ; 1.000        ; -0.080     ; 2.823      ;
; -1.903 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[18] ; clk          ; clk         ; 1.000        ; -0.080     ; 2.822      ;
; -1.903 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[14] ; clk          ; clk         ; 1.000        ; -0.080     ; 2.822      ;
; -1.897 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[18] ; clk          ; clk         ; 1.000        ; -0.080     ; 2.816      ;
; -1.891 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.080     ; 2.810      ;
; -1.882 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[15] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.802      ;
; -1.879 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[6]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.796      ;
; -1.879 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[7]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.796      ;
; -1.879 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.796      ;
; -1.873 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[13] ; clk          ; clk         ; 1.000        ; -0.080     ; 2.792      ;
; -1.873 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.080     ; 2.792      ;
; -1.872 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[18] ; clk          ; clk         ; 1.000        ; -0.080     ; 2.791      ;
; -1.872 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[14] ; clk          ; clk         ; 1.000        ; -0.080     ; 2.791      ;
; -1.867 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[6]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.784      ;
; -1.867 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[7]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.784      ;
; -1.867 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.784      ;
; -1.865 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.785      ;
; -1.859 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[15] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.779      ;
; -1.838 ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.758      ;
; -1.833 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[6]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.750      ;
; -1.833 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[7]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.750      ;
+--------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'adder_module:adder_1_inst|output_1[0]'                                                                                                                                                  ;
+--------+----------------------------------------+------------------------------------+----------------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                            ; Launch Clock                                 ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+------------------------------------+----------------------------------------------+---------------------------------------+--------------+------------+------------+
; -2.091 ; lcd_fifo:fifo_4_inst|buffer[4]         ; lcd_fifo:fifo_4_inst|array_reg~124 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.442      ; 5.513      ;
; -2.043 ; lcd_fifo:fifo_4_inst|buffer[1]         ; lcd_fifo:fifo_4_inst|array_reg~289 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 2.886      ; 5.008      ;
; -2.031 ; lcd_fifo:fifo_4_inst|buffer[0]         ; lcd_fifo:fifo_4_inst|array_reg~276 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.709      ; 5.938      ;
; -2.014 ; lcd_fifo:fifo_4_inst|buffer[1]         ; lcd_fifo:fifo_4_inst|array_reg~121 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.336      ; 5.548      ;
; -1.992 ; lcd_fifo:fifo_4_inst|buffer[2]         ; lcd_fifo:fifo_4_inst|array_reg~290 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 2.880      ; 5.072      ;
; -1.949 ; lcd_fifo:fifo_4_inst|buffer[2]         ; lcd_fifo:fifo_4_inst|array_reg~170 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.400      ; 5.554      ;
; -1.928 ; lcd_fifo:fifo_4_inst|buffer[2]         ; lcd_fifo:fifo_4_inst|array_reg~122 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.456      ; 5.587      ;
; -1.901 ; lcd_fifo:fifo_4_inst|buffer[1]         ; lcd_fifo:fifo_4_inst|array_reg~277 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.147      ; 5.246      ;
; -1.862 ; lcd_fifo:fifo_4_inst|buffer[0]         ; lcd_fifo:fifo_4_inst|array_reg~336 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.318      ; 5.526      ;
; -1.854 ; lcd_fifo:fifo_4_inst|buffer[0]         ; lcd_fifo:fifo_4_inst|array_reg~300 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 4.623      ; 6.684      ;
; -1.800 ; lcd_fifo:fifo_4_inst|buffer[1]         ; lcd_fifo:fifo_4_inst|array_reg~169 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.255      ; 5.401      ;
; -1.771 ; lcd_fifo:fifo_4_inst|buffer[10]        ; lcd_fifo:fifo_4_inst|array_reg~298 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.308      ; 5.426      ;
; -1.766 ; lcd_fifo:fifo_4_inst|buffer[4]         ; lcd_fifo:fifo_4_inst|array_reg~280 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.374      ; 5.498      ;
; -1.764 ; lcd_fifo:fifo_4_inst|buffer[3]         ; lcd_fifo:fifo_4_inst|array_reg~123 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.587      ; 5.555      ;
; -1.763 ; lcd_fifo:fifo_4_inst|buffer[8]         ; lcd_fifo:fifo_4_inst|array_reg~296 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.325      ; 5.286      ;
; -1.763 ; lcd_fifo:fifo_4_inst|buffer[4]         ; lcd_fifo:fifo_4_inst|array_reg~328 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.126      ; 5.093      ;
; -1.750 ; lcd_fifo:fifo_4_inst|buffer[8]         ; lcd_fifo:fifo_4_inst|array_reg~344 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.327      ; 5.282      ;
; -1.748 ; lcd_fifo:fifo_4_inst|buffer[4]         ; lcd_fifo:fifo_4_inst|array_reg~340 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 2.870      ; 4.973      ;
; -1.742 ; lcd_fifo:fifo_4_inst|buffer[6]         ; lcd_fifo:fifo_4_inst|array_reg~294 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 2.867      ; 4.955      ;
; -1.738 ; lcd_fifo:fifo_4_inst|buffer[7]         ; lcd_fifo:fifo_4_inst|array_reg~127 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.430      ; 5.376      ;
; -1.733 ; adder_module:adder_1_inst|output_1[10] ; lcd_fifo:fifo_4_inst|buffer[10]    ; clock_divider_module:clk_inst|divcounter[23] ; adder_module:adder_1_inst|output_1[0] ; 0.500        ; 0.553      ; 1.965      ;
; -1.722 ; lcd_fifo:fifo_4_inst|buffer[5]         ; lcd_fifo:fifo_4_inst|array_reg~293 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 2.827      ; 4.894      ;
; -1.706 ; lcd_fifo:fifo_4_inst|buffer[0]         ; lcd_fifo:fifo_4_inst|array_reg~168 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.960      ; 6.029      ;
; -1.704 ; lcd_fifo:fifo_4_inst|buffer[11]        ; lcd_fifo:fifo_4_inst|array_reg~299 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 2.731      ; 4.630      ;
; -1.699 ; lcd_fifo:fifo_4_inst|buffer[9]         ; lcd_fifo:fifo_4_inst|array_reg~285 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.420      ; 5.325      ;
; -1.697 ; lcd_fifo:fifo_4_inst|buffer[2]         ; lcd_fifo:fifo_4_inst|array_reg~278 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.246      ; 5.288      ;
; -1.691 ; lcd_fifo:fifo_4_inst|buffer[11]        ; lcd_fifo:fifo_4_inst|array_reg~347 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 2.734      ; 4.622      ;
; -1.685 ; lcd_fifo:fifo_4_inst|buffer[4]         ; lcd_fifo:fifo_4_inst|array_reg~172 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.369      ; 5.400      ;
; -1.681 ; lcd_fifo:fifo_4_inst|buffer[1]         ; lcd_fifo:fifo_4_inst|array_reg~157 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.293      ; 5.173      ;
; -1.678 ; lcd_fifo:fifo_4_inst|buffer[2]         ; lcd_fifo:fifo_4_inst|array_reg~338 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 2.889      ; 4.914      ;
; -1.677 ; lcd_fifo:fifo_4_inst|buffer[5]         ; lcd_fifo:fifo_4_inst|array_reg~125 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.410      ; 5.441      ;
; -1.676 ; lcd_fifo:fifo_4_inst|buffer[0]         ; lcd_fifo:fifo_4_inst|array_reg~288 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.468      ; 5.497      ;
; -1.675 ; adder_module:adder_1_inst|output_1[8]  ; lcd_fifo:fifo_4_inst|buffer[8]     ; clock_divider_module:clk_inst|divcounter[23] ; adder_module:adder_1_inst|output_1[0] ; 0.500        ; 0.551      ; 1.904      ;
; -1.674 ; lcd_fifo:fifo_4_inst|buffer[11]        ; lcd_fifo:fifo_4_inst|array_reg~131 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.299      ; 5.185      ;
; -1.670 ; lcd_fifo:fifo_4_inst|buffer[11]        ; lcd_fifo:fifo_4_inst|array_reg~311 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 4.042      ; 5.910      ;
; -1.663 ; lcd_fifo:fifo_4_inst|buffer[1]         ; lcd_fifo:fifo_4_inst|array_reg~325 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.036      ; 5.046      ;
; -1.655 ; lcd_fifo:fifo_4_inst|buffer[0]         ; lcd_fifo:fifo_4_inst|array_reg~120 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 4.070      ; 6.085      ;
; -1.649 ; adder_module:adder_1_inst|output_1[11] ; lcd_fifo:fifo_4_inst|buffer[11]    ; clock_divider_module:clk_inst|divcounter[23] ; adder_module:adder_1_inst|output_1[0] ; 0.500        ; 1.111      ; 2.317      ;
; -1.649 ; lcd_fifo:fifo_4_inst|buffer[10]        ; lcd_fifo:fifo_4_inst|array_reg~346 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.443      ; 5.453      ;
; -1.647 ; lcd_fifo:fifo_4_inst|buffer[6]         ; lcd_fifo:fifo_4_inst|array_reg~126 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.457      ; 5.458      ;
; -1.645 ; lcd_fifo:fifo_4_inst|buffer[5]         ; lcd_fifo:fifo_4_inst|array_reg~281 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.324      ; 5.331      ;
; -1.640 ; lcd_fifo:fifo_4_inst|buffer[4]         ; lcd_fifo:fifo_4_inst|array_reg~292 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.000      ; 4.993      ;
; -1.639 ; lcd_fifo:fifo_4_inst|buffer[1]         ; lcd_fifo:fifo_4_inst|array_reg~337 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 2.927      ; 4.919      ;
; -1.633 ; lcd_fifo:fifo_4_inst|buffer[5]         ; lcd_fifo:fifo_4_inst|array_reg~305 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 4.137      ; 5.965      ;
; -1.631 ; lcd_fifo:fifo_4_inst|buffer[3]         ; lcd_fifo:fifo_4_inst|array_reg~303 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 4.303      ; 6.133      ;
; -1.630 ; lcd_fifo:fifo_4_inst|buffer[3]         ; lcd_fifo:fifo_4_inst|array_reg~171 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.538      ; 5.376      ;
; -1.621 ; lcd_fifo:fifo_4_inst|buffer[0]         ; lcd_fifo:fifo_4_inst|array_reg~324 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.727      ; 5.569      ;
; -1.618 ; lcd_fifo:fifo_4_inst|buffer[6]         ; lcd_fifo:fifo_4_inst|array_reg~342 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.039      ; 5.009      ;
; -1.614 ; lcd_fifo:fifo_4_inst|buffer[5]         ; lcd_fifo:fifo_4_inst|array_reg~341 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 2.989      ; 4.954      ;
; -1.580 ; lcd_fifo:fifo_4_inst|buffer[8]         ; lcd_fifo:fifo_4_inst|array_reg~284 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.695      ; 5.622      ;
; -1.578 ; lcd_fifo:fifo_4_inst|buffer[5]         ; lcd_fifo:fifo_4_inst|array_reg~173 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.471      ; 5.409      ;
; -1.577 ; adder_module:adder_1_inst|output_1[4]  ; lcd_fifo:fifo_4_inst|buffer[4]     ; clock_divider_module:clk_inst|divcounter[23] ; adder_module:adder_1_inst|output_1[0] ; 0.500        ; 0.974      ; 2.127      ;
; -1.576 ; lcd_fifo:fifo_4_inst|buffer[4]         ; lcd_fifo:fifo_4_inst|array_reg~304 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 4.160      ; 6.082      ;
; -1.574 ; lcd_fifo:fifo_4_inst|buffer[8]         ; lcd_fifo:fifo_4_inst|array_reg~128 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.888      ; 5.816      ;
; -1.573 ; lcd_fifo:fifo_4_inst|buffer[10]        ; lcd_fifo:fifo_4_inst|array_reg~310 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 4.628      ; 6.403      ;
; -1.571 ; lcd_fifo:fifo_4_inst|buffer[9]         ; lcd_fifo:fifo_4_inst|array_reg~309 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 4.322      ; 6.092      ;
; -1.571 ; lcd_fifo:fifo_4_inst|buffer[2]         ; lcd_fifo:fifo_4_inst|array_reg~326 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.305      ; 5.236      ;
; -1.567 ; lcd_fifo:fifo_4_inst|buffer[7]         ; lcd_fifo:fifo_4_inst|array_reg~283 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.222      ; 4.984      ;
; -1.560 ; lcd_fifo:fifo_4_inst|buffer[1]         ; lcd_fifo:fifo_4_inst|array_reg~301 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 4.077      ; 5.983      ;
; -1.554 ; lcd_fifo:fifo_4_inst|buffer[9]         ; lcd_fifo:fifo_4_inst|array_reg~129 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.603      ; 5.510      ;
; -1.550 ; lcd_fifo:fifo_4_inst|buffer[0]         ; lcd_fifo:fifo_4_inst|array_reg~156 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.853      ; 5.608      ;
; -1.548 ; lcd_fifo:fifo_4_inst|buffer[9]         ; lcd_fifo:fifo_4_inst|array_reg~345 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.200      ; 4.836      ;
; -1.542 ; lcd_fifo:fifo_4_inst|buffer[7]         ; lcd_fifo:fifo_4_inst|array_reg~343 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 2.855      ; 4.743      ;
; -1.541 ; lcd_fifo:fifo_4_inst|buffer[10]        ; lcd_fifo:fifo_4_inst|array_reg~286 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.701      ; 5.597      ;
; -1.536 ; lcd_fifo:fifo_4_inst|buffer[10]        ; lcd_fifo:fifo_4_inst|array_reg~130 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 4.044      ; 5.940      ;
; -1.532 ; lcd_fifo:fifo_4_inst|buffer[9]         ; lcd_fifo:fifo_4_inst|array_reg~177 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.539      ; 5.418      ;
; -1.525 ; lcd_fifo:fifo_4_inst|buffer[6]         ; lcd_fifo:fifo_4_inst|array_reg~282 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.255      ; 5.125      ;
; -1.513 ; lcd_fifo:fifo_4_inst|buffer[8]         ; lcd_fifo:fifo_4_inst|array_reg~308 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 4.610      ; 6.328      ;
; -1.508 ; lcd_fifo:fifo_4_inst|buffer[6]         ; lcd_fifo:fifo_4_inst|array_reg~306 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 4.189      ; 6.049      ;
; -1.508 ; lcd_fifo:fifo_4_inst|buffer[2]         ; lcd_fifo:fifo_4_inst|array_reg~302 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 4.182      ; 6.043      ;
; -1.505 ; lcd_fifo:fifo_4_inst|buffer[5]         ; lcd_fifo:fifo_4_inst|array_reg~329 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.086      ; 4.942      ;
; -1.491 ; lcd_fifo:fifo_4_inst|buffer[6]         ; lcd_fifo:fifo_4_inst|array_reg~162 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.413      ; 5.109      ;
; -1.488 ; lcd_fifo:fifo_4_inst|buffer[3]         ; lcd_fifo:fifo_4_inst|array_reg~339 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.026      ; 4.860      ;
; -1.487 ; lcd_fifo:fifo_4_inst|buffer[7]         ; lcd_fifo:fifo_4_inst|array_reg~307 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 4.137      ; 5.824      ;
; -1.487 ; lcd_fifo:fifo_4_inst|buffer[7]         ; lcd_fifo:fifo_4_inst|array_reg~331 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.112      ; 4.798      ;
; -1.484 ; lcd_fifo:fifo_4_inst|buffer[11]        ; lcd_fifo:fifo_4_inst|array_reg~287 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.119      ; 4.956      ;
; -1.477 ; lcd_fifo:fifo_4_inst|buffer[10]        ; lcd_fifo:fifo_4_inst|array_reg~178 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.808      ; 5.632      ;
; -1.467 ; lcd_fifo:fifo_4_inst|buffer[3]         ; lcd_fifo:fifo_4_inst|array_reg~291 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.023      ; 4.844      ;
; -1.462 ; lcd_fifo:fifo_4_inst|buffer[1]         ; lcd_fifo:fifo_4_inst|array_reg~289 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 0.500        ; 3.967      ; 5.008      ;
; -1.461 ; lcd_fifo:fifo_4_inst|buffer[6]         ; lcd_fifo:fifo_4_inst|array_reg~330 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.278      ; 5.091      ;
; -1.461 ; lcd_fifo:fifo_4_inst|buffer[5]         ; lcd_fifo:fifo_4_inst|array_reg~161 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.368      ; 5.030      ;
; -1.460 ; lcd_fifo:fifo_4_inst|buffer[8]         ; lcd_fifo:fifo_4_inst|array_reg~176 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.839      ; 5.653      ;
; -1.452 ; lcd_fifo:fifo_4_inst|buffer[10]        ; lcd_fifo:fifo_4_inst|array_reg~166 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.847      ; 5.497      ;
; -1.450 ; lcd_fifo:fifo_4_inst|buffer[0]         ; lcd_fifo:fifo_4_inst|array_reg~276 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 0.500        ; 4.790      ; 5.938      ;
; -1.441 ; lcd_fifo:fifo_4_inst|buffer[1]         ; lcd_fifo:fifo_4_inst|array_reg~217 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 4.286      ; 5.932      ;
; -1.435 ; lcd_fifo:fifo_4_inst|buffer[6]         ; lcd_fifo:fifo_4_inst|array_reg~174 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.519      ; 5.313      ;
; -1.431 ; lcd_fifo:fifo_4_inst|buffer[9]         ; lcd_fifo:fifo_4_inst|array_reg~297 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.042      ; 4.819      ;
; -1.411 ; lcd_fifo:fifo_4_inst|buffer[2]         ; lcd_fifo:fifo_4_inst|array_reg~290 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 0.500        ; 3.961      ; 5.072      ;
; -1.411 ; adder_module:adder_1_inst|output_1[5]  ; lcd_fifo:fifo_4_inst|buffer[5]     ; clock_divider_module:clk_inst|divcounter[23] ; adder_module:adder_1_inst|output_1[0] ; 0.500        ; 1.019      ; 2.108      ;
; -1.403 ; lcd_fifo:fifo_4_inst|buffer[7]         ; lcd_fifo:fifo_4_inst|array_reg~295 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 2.851      ; 4.608      ;
; -1.399 ; lcd_fifo:fifo_4_inst|buffer[3]         ; lcd_fifo:fifo_4_inst|array_reg~279 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.403      ; 5.156      ;
; -1.399 ; lcd_fifo:fifo_4_inst|buffer[1]         ; lcd_fifo:fifo_4_inst|array_reg~25  ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 0.159      ; 1.635      ;
; -1.389 ; adder_module:adder_1_inst|output_1[7]  ; lcd_fifo:fifo_4_inst|buffer[7]     ; clock_divider_module:clk_inst|divcounter[23] ; adder_module:adder_1_inst|output_1[0] ; 0.500        ; 0.994      ; 2.059      ;
; -1.375 ; lcd_fifo:fifo_4_inst|buffer[11]        ; lcd_fifo:fifo_4_inst|array_reg~179 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.383      ; 5.109      ;
; -1.373 ; lcd_fifo:fifo_4_inst|buffer[10]        ; lcd_fifo:fifo_4_inst|array_reg~334 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.595      ; 5.320      ;
; -1.362 ; lcd_fifo:fifo_4_inst|buffer[4]         ; lcd_fifo:fifo_4_inst|array_reg~124 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 0.500        ; 4.671      ; 5.513      ;
; -1.360 ; lcd_fifo:fifo_4_inst|buffer[0]         ; lcd_fifo:fifo_4_inst|array_reg~0   ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 4.413      ; 5.971      ;
; -1.341 ; adder_module:adder_1_inst|output_1[9]  ; lcd_fifo:fifo_4_inst|buffer[9]     ; clock_divider_module:clk_inst|divcounter[23] ; adder_module:adder_1_inst|output_1[0] ; 0.500        ; 0.823      ; 1.864      ;
; -1.340 ; lcd_fifo:fifo_4_inst|buffer[1]         ; lcd_fifo:fifo_4_inst|array_reg~49  ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 3.953      ; 5.654      ;
; -1.334 ; lcd_fifo:fifo_4_inst|buffer[5]         ; lcd_fifo:fifo_4_inst|array_reg~197 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 4.119      ; 5.656      ;
+--------+----------------------------------------+------------------------------------+----------------------------------------------+---------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'adder_module:adder_1_inst|output_1[0]'                                                                                                                                     ;
+--------+---------------------------------+------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                            ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; -1.016 ; lcd_fifo:fifo_4_inst|buffer[6]  ; lcd_fifo:fifo_4_inst|array_reg~90  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 5.766      ; 4.270      ;
; -0.994 ; lcd_fifo:fifo_4_inst|buffer[9]  ; lcd_fifo:fifo_4_inst|array_reg~93  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 5.904      ; 4.430      ;
; -0.969 ; lcd_fifo:fifo_4_inst|buffer[2]  ; lcd_fifo:fifo_4_inst|array_reg~86  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 5.757      ; 4.308      ;
; -0.964 ; lcd_fifo:fifo_4_inst|buffer[1]  ; lcd_fifo:fifo_4_inst|array_reg~85  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 5.826      ; 4.382      ;
; -0.956 ; lcd_fifo:fifo_4_inst|buffer[0]  ; lcd_fifo:fifo_4_inst|array_reg~84  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.297      ; 4.861      ;
; -0.941 ; lcd_fifo:fifo_4_inst|buffer[8]  ; lcd_fifo:fifo_4_inst|array_reg~92  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.155      ; 4.734      ;
; -0.871 ; lcd_fifo:fifo_4_inst|buffer[9]  ; lcd_fifo:fifo_4_inst|array_reg~381 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 5.829      ; 4.478      ;
; -0.858 ; lcd_fifo:fifo_4_inst|buffer[10] ; lcd_fifo:fifo_4_inst|array_reg~154 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 5.928      ; 4.590      ;
; -0.852 ; lcd_fifo:fifo_4_inst|buffer[7]  ; lcd_fifo:fifo_4_inst|array_reg~67  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.221      ; 4.889      ;
; -0.836 ; lcd_fifo:fifo_4_inst|buffer[11] ; lcd_fifo:fifo_4_inst|array_reg~71  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 5.968      ; 4.652      ;
; -0.836 ; lcd_fifo:fifo_4_inst|buffer[3]  ; lcd_fifo:fifo_4_inst|array_reg~87  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 5.884      ; 4.568      ;
; -0.834 ; lcd_fifo:fifo_4_inst|buffer[11] ; lcd_fifo:fifo_4_inst|array_reg~95  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 5.446      ; 4.132      ;
; -0.830 ; lcd_fifo:fifo_4_inst|buffer[10] ; lcd_fifo:fifo_4_inst|array_reg~118 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.407      ; 5.097      ;
; -0.808 ; lcd_fifo:fifo_4_inst|buffer[9]  ; lcd_fifo:fifo_4_inst|array_reg~153 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 5.709      ; 4.421      ;
; -0.801 ; lcd_fifo:fifo_4_inst|buffer[9]  ; lcd_fifo:fifo_4_inst|array_reg~321 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 5.709      ; 4.428      ;
; -0.791 ; lcd_fifo:fifo_4_inst|buffer[11] ; lcd_fifo:fifo_4_inst|array_reg~383 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 5.396      ; 4.125      ;
; -0.783 ; lcd_fifo:fifo_4_inst|buffer[6]  ; lcd_fifo:fifo_4_inst|array_reg~378 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 5.680      ; 4.417      ;
; -0.781 ; lcd_fifo:fifo_4_inst|buffer[9]  ; lcd_fifo:fifo_4_inst|array_reg~117 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.086      ; 4.825      ;
; -0.780 ; lcd_fifo:fifo_4_inst|buffer[9]  ; lcd_fifo:fifo_4_inst|array_reg~69  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.261      ; 5.001      ;
; -0.778 ; lcd_fifo:fifo_4_inst|buffer[2]  ; lcd_fifo:fifo_4_inst|array_reg~374 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 5.659      ; 4.401      ;
; -0.757 ; lcd_fifo:fifo_4_inst|buffer[10] ; lcd_fifo:fifo_4_inst|array_reg~82  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 5.922      ; 4.685      ;
; -0.738 ; lcd_fifo:fifo_4_inst|buffer[7]  ; lcd_fifo:fifo_4_inst|array_reg~79  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 5.481      ; 4.263      ;
; -0.737 ; lcd_fifo:fifo_4_inst|buffer[3]  ; lcd_fifo:fifo_4_inst|array_reg~375 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 5.810      ; 4.593      ;
; -0.732 ; lcd_fifo:fifo_4_inst|buffer[7]  ; lcd_fifo:fifo_4_inst|array_reg~151 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 5.480      ; 4.268      ;
; -0.729 ; lcd_fifo:fifo_4_inst|buffer[10] ; lcd_fifo:fifo_4_inst|array_reg~70  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.550      ; 5.341      ;
; -0.727 ; lcd_fifo:fifo_4_inst|buffer[7]  ; lcd_fifo:fifo_4_inst|array_reg~91  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 5.566      ; 4.359      ;
; -0.717 ; lcd_fifo:fifo_4_inst|buffer[3]  ; lcd_fifo:fifo_4_inst|array_reg~63  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.272      ; 5.075      ;
; -0.710 ; lcd_fifo:fifo_4_inst|buffer[5]  ; lcd_fifo:fifo_4_inst|array_reg~89  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 5.530      ; 4.340      ;
; -0.706 ; lcd_fifo:fifo_4_inst|buffer[11] ; lcd_fifo:fifo_4_inst|array_reg~155 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 5.216      ; 4.030      ;
; -0.705 ; lcd_fifo:fifo_4_inst|buffer[3]  ; lcd_fifo:fifo_4_inst|array_reg~315 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 5.690      ; 4.505      ;
; -0.701 ; lcd_fifo:fifo_4_inst|buffer[10] ; lcd_fifo:fifo_4_inst|array_reg~382 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.097      ; 4.916      ;
; -0.689 ; lcd_fifo:fifo_4_inst|buffer[11] ; lcd_fifo:fifo_4_inst|array_reg~191 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 5.297      ; 4.128      ;
; -0.685 ; lcd_fifo:fifo_4_inst|buffer[0]  ; lcd_fifo:fifo_4_inst|array_reg~144 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.066      ; 4.901      ;
; -0.678 ; lcd_fifo:fifo_4_inst|buffer[9]  ; lcd_fifo:fifo_4_inst|array_reg~81  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 5.511      ; 4.353      ;
; -0.661 ; lcd_fifo:fifo_4_inst|buffer[9]  ; lcd_fifo:fifo_4_inst|array_reg~213 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 5.977      ; 4.836      ;
; -0.661 ; lcd_fifo:fifo_4_inst|buffer[5]  ; lcd_fifo:fifo_4_inst|array_reg~65  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.087      ; 4.946      ;
; -0.660 ; lcd_fifo:fifo_4_inst|buffer[11] ; lcd_fifo:fifo_4_inst|array_reg~275 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 5.267      ; 4.127      ;
; -0.655 ; lcd_fifo:fifo_4_inst|buffer[8]  ; lcd_fifo:fifo_4_inst|array_reg~68  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.554      ; 5.419      ;
; -0.648 ; lcd_fifo:fifo_4_inst|buffer[7]  ; lcd_fifo:fifo_4_inst|array_reg~115 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 5.965      ; 4.837      ;
; -0.647 ; lcd_fifo:fifo_4_inst|buffer[7]  ; lcd_fifo:fifo_4_inst|array_reg~235 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 5.429      ; 4.302      ;
; -0.637 ; lcd_fifo:fifo_4_inst|buffer[11] ; lcd_fifo:fifo_4_inst|array_reg~323 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 5.260      ; 4.143      ;
; -0.637 ; lcd_fifo:fifo_4_inst|buffer[10] ; lcd_fifo:fifo_4_inst|array_reg~94  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.010      ; 4.893      ;
; -0.633 ; lcd_fifo:fifo_4_inst|buffer[6]  ; lcd_fifo:fifo_4_inst|array_reg~318 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 5.568      ; 4.455      ;
; -0.631 ; lcd_fifo:fifo_4_inst|buffer[10] ; lcd_fifo:fifo_4_inst|array_reg~190 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 5.862      ; 4.751      ;
; -0.625 ; lcd_fifo:fifo_4_inst|buffer[8]  ; lcd_fifo:fifo_4_inst|array_reg~368 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.779      ; 5.674      ;
; -0.617 ; lcd_fifo:fifo_4_inst|buffer[8]  ; lcd_fifo:fifo_4_inst|array_reg~152 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 5.818      ; 4.721      ;
; -0.613 ; lcd_fifo:fifo_4_inst|buffer[7]  ; lcd_fifo:fifo_4_inst|array_reg~271 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 5.385      ; 4.292      ;
; -0.612 ; lcd_fifo:fifo_4_inst|buffer[11] ; lcd_fifo:fifo_4_inst|array_reg~119 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 5.802      ; 4.710      ;
; -0.610 ; lcd_fifo:fifo_4_inst|buffer[7]  ; lcd_fifo:fifo_4_inst|array_reg~187 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 5.423      ; 4.333      ;
; -0.603 ; lcd_fifo:fifo_4_inst|buffer[8]  ; lcd_fifo:fifo_4_inst|array_reg~8   ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.313      ; 5.230      ;
; -0.603 ; lcd_fifo:fifo_4_inst|buffer[9]  ; lcd_fifo:fifo_4_inst|array_reg~45  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 5.966      ; 4.883      ;
; -0.602 ; lcd_fifo:fifo_4_inst|buffer[1]  ; lcd_fifo:fifo_4_inst|array_reg~205 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 5.900      ; 4.818      ;
; -0.599 ; lcd_fifo:fifo_4_inst|buffer[9]  ; lcd_fifo:fifo_4_inst|array_reg~261 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 5.582      ; 4.503      ;
; -0.597 ; lcd_fifo:fifo_4_inst|buffer[8]  ; lcd_fifo:fifo_4_inst|array_reg~356 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 5.907      ; 4.830      ;
; -0.593 ; lcd_fifo:fifo_4_inst|buffer[6]  ; lcd_fifo:fifo_4_inst|array_reg~66  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.129      ; 5.056      ;
; -0.587 ; lcd_fifo:fifo_4_inst|buffer[8]  ; lcd_fifo:fifo_4_inst|array_reg~380 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 5.934      ; 4.867      ;
; -0.582 ; lcd_fifo:fifo_4_inst|buffer[6]  ; lcd_fifo:fifo_4_inst|array_reg~186 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 5.455      ; 4.393      ;
; -0.582 ; lcd_fifo:fifo_4_inst|buffer[3]  ; lcd_fifo:fifo_4_inst|array_reg~111 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.068      ; 5.006      ;
; -0.576 ; lcd_fifo:fifo_4_inst|buffer[8]  ; lcd_fifo:fifo_4_inst|array_reg~212 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.249      ; 5.193      ;
; -0.573 ; lcd_fifo:fifo_4_inst|buffer[9]  ; lcd_fifo:fifo_4_inst|array_reg~237 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 5.471      ; 4.418      ;
; -0.572 ; lcd_fifo:fifo_4_inst|buffer[8]  ; lcd_fifo:fifo_4_inst|array_reg~80  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 5.783      ; 4.731      ;
; -0.571 ; lcd_fifo:fifo_4_inst|buffer[5]  ; lcd_fifo:fifo_4_inst|array_reg~185 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 5.411      ; 4.360      ;
; -0.570 ; lcd_fifo:fifo_4_inst|buffer[8]  ; lcd_fifo:fifo_4_inst|array_reg~44  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.267      ; 5.217      ;
; -0.568 ; lcd_fifo:fifo_4_inst|buffer[5]  ; lcd_fifo:fifo_4_inst|array_reg~317 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 5.514      ; 4.466      ;
; -0.565 ; lcd_fifo:fifo_4_inst|buffer[11] ; lcd_fifo:fifo_4_inst|array_reg~227 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.029      ; 4.984      ;
; -0.564 ; lcd_fifo:fifo_4_inst|buffer[5]  ; lcd_fifo:fifo_4_inst|array_reg~113 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 5.897      ; 4.853      ;
; -0.563 ; lcd_fifo:fifo_4_inst|buffer[3]  ; lcd_fifo:fifo_4_inst|array_reg~75  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 5.517      ; 4.474      ;
; -0.561 ; lcd_fifo:fifo_4_inst|buffer[9]  ; lcd_fifo:fifo_4_inst|array_reg~357 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 5.496      ; 4.455      ;
; -0.560 ; lcd_fifo:fifo_4_inst|buffer[8]  ; lcd_fifo:fifo_4_inst|array_reg~116 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.410      ; 5.370      ;
; -0.557 ; lcd_fifo:fifo_4_inst|buffer[3]  ; lcd_fifo:fifo_4_inst|array_reg~183 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 5.573      ; 4.536      ;
; -0.552 ; lcd_fifo:fifo_4_inst|buffer[10] ; lcd_fifo:fifo_4_inst|array_reg~262 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 5.830      ; 4.798      ;
; -0.549 ; lcd_fifo:fifo_4_inst|buffer[0]  ; lcd_fifo:fifo_4_inst|array_reg~108 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.416      ; 5.387      ;
; -0.547 ; lcd_fifo:fifo_4_inst|buffer[6]  ; lcd_fifo:fifo_4_inst|array_reg~114 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 5.944      ; 4.917      ;
; -0.546 ; lcd_fifo:fifo_4_inst|buffer[11] ; lcd_fifo:fifo_4_inst|array_reg~83  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 5.208      ; 4.182      ;
; -0.543 ; lcd_fifo:fifo_4_inst|buffer[6]  ; lcd_fifo:fifo_4_inst|array_reg~354 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 5.355      ; 4.332      ;
; -0.543 ; lcd_fifo:fifo_4_inst|buffer[8]  ; lcd_fifo:fifo_4_inst|array_reg~188 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 5.865      ; 4.842      ;
; -0.542 ; lcd_fifo:fifo_4_inst|buffer[2]  ; lcd_fifo:fifo_4_inst|array_reg~74  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 5.374      ; 4.352      ;
; -0.541 ; lcd_fifo:fifo_4_inst|buffer[7]  ; lcd_fifo:fifo_4_inst|array_reg~259 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 5.410      ; 4.389      ;
; -0.539 ; lcd_fifo:fifo_4_inst|buffer[8]  ; lcd_fifo:fifo_4_inst|array_reg~260 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 5.854      ; 4.835      ;
; -0.537 ; lcd_fifo:fifo_4_inst|buffer[9]  ; lcd_fifo:fifo_4_inst|array_reg~57  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 5.941      ; 4.924      ;
; -0.535 ; lcd_fifo:fifo_4_inst|buffer[7]  ; lcd_fifo:fifo_4_inst|array_reg~379 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 5.483      ; 4.468      ;
; -0.532 ; lcd_fifo:fifo_4_inst|buffer[5]  ; lcd_fifo:fifo_4_inst|array_reg~377 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 5.458      ; 4.446      ;
; -0.531 ; lcd_fifo:fifo_4_inst|buffer[8]  ; lcd_fifo:fifo_4_inst|array_reg~224 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.579      ; 5.568      ;
; -0.530 ; lcd_fifo:fifo_4_inst|buffer[9]  ; lcd_fifo:fifo_4_inst|array_reg~189 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 5.581      ; 4.571      ;
; -0.524 ; lcd_fifo:fifo_4_inst|buffer[5]  ; lcd_fifo:fifo_4_inst|array_reg~209 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 5.915      ; 4.911      ;
; -0.524 ; lcd_fifo:fifo_4_inst|buffer[11] ; lcd_fifo:fifo_4_inst|array_reg~11  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 5.718      ; 4.714      ;
; -0.523 ; lcd_fifo:fifo_4_inst|buffer[11] ; lcd_fifo:fifo_4_inst|array_reg~47  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 5.692      ; 4.689      ;
; -0.523 ; lcd_fifo:fifo_4_inst|buffer[10] ; lcd_fifo:fifo_4_inst|array_reg~22  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 2.267      ; 1.264      ;
; -0.522 ; lcd_fifo:fifo_4_inst|buffer[11] ; lcd_fifo:fifo_4_inst|array_reg~239 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 5.190      ; 4.188      ;
; -0.519 ; lcd_fifo:fifo_4_inst|buffer[3]  ; lcd_fifo:fifo_4_inst|array_reg~15  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 2.416      ; 1.417      ;
; -0.516 ; lcd_fifo:fifo_4_inst|buffer[9]  ; lcd_fifo:fifo_4_inst|array_reg~369 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.491      ; 5.495      ;
; -0.514 ; lcd_fifo:fifo_4_inst|buffer[1]  ; lcd_fifo:fifo_4_inst|array_reg~61  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.050      ; 5.056      ;
; -0.511 ; lcd_fifo:fifo_4_inst|buffer[8]  ; lcd_fifo:fifo_4_inst|array_reg~20  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 2.270      ; 1.279      ;
; -0.510 ; lcd_fifo:fifo_4_inst|buffer[11] ; lcd_fifo:fifo_4_inst|array_reg~359 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 5.189      ; 4.199      ;
; -0.510 ; lcd_fifo:fifo_4_inst|buffer[0]  ; lcd_fifo:fifo_4_inst|array_reg~12  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 2.636      ; 1.646      ;
; -0.509 ; lcd_fifo:fifo_4_inst|buffer[0]  ; lcd_fifo:fifo_4_inst|array_reg~180 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 5.886      ; 4.897      ;
; -0.507 ; lcd_fifo:fifo_4_inst|buffer[2]  ; lcd_fifo:fifo_4_inst|array_reg~146 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 5.388      ; 4.401      ;
; -0.505 ; lcd_fifo:fifo_4_inst|buffer[9]  ; lcd_fifo:fifo_4_inst|array_reg~249 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 5.415      ; 4.430      ;
; -0.502 ; lcd_fifo:fifo_4_inst|buffer[2]  ; lcd_fifo:fifo_4_inst|array_reg~62  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 6.129      ; 5.147      ;
; -0.501 ; lcd_fifo:fifo_4_inst|buffer[3]  ; lcd_fifo:fifo_4_inst|array_reg~39  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 5.960      ; 4.979      ;
+--------+---------------------------------+------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock_divider_module:clk_inst|divcounter[23]'                                                                                                                                                                                                                                              ;
+--------+----------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                                                                                           ; Launch Clock                                 ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; -0.209 ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|lcd_data[2]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.326      ; 1.288      ;
; -0.208 ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|lcd_data[7]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.326      ; 1.289      ;
; -0.207 ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|lcd_data[4]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.326      ; 1.290      ;
; -0.188 ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|lcd_data[6]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.326      ; 1.309      ;
; -0.188 ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|lcd_data[5]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.326      ; 1.309      ;
; -0.142 ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|start_writing_result                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.326      ; 1.355      ;
; -0.099 ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|lcd_data[3]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.319      ; 1.391      ;
; -0.093 ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|result_title_finished                                                                ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.327      ; 1.405      ;
; -0.068 ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|command_delay                                                                        ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.327      ; 1.430      ;
; 0.157  ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|enable                                                                               ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.327      ; 1.655      ;
; 0.183  ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|point_counter[2]                                                                     ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.319      ; 1.673      ;
; 0.188  ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|cursor_address[6]                                                                    ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.323      ; 1.682      ;
; 0.189  ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|write_address                                                                        ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.323      ; 1.683      ;
; 0.189  ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|rs                                                                                   ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.323      ; 1.683      ;
; 0.230  ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|lcd_data[1]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.319      ; 1.720      ;
; 0.246  ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|cursor_address[5]                                                                    ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.324      ; 1.741      ;
; 0.269  ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|lcd_data[0]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.326      ; 1.766      ;
; 0.291  ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|cursor_address[1]                                                                    ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.324      ; 1.786      ;
; 0.292  ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|cursor_address[3]                                                                    ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.324      ; 1.787      ;
; 0.339  ; queue_module:queue_1_inst|r_ptr_reg[0]             ; queue_module:queue_1_inst|r_ptr_reg[0]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.098      ; 0.608      ;
; 0.340  ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|entry_1_finished                                                                     ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.323      ; 1.834      ;
; 0.345  ; lcd_module:write_to_lcd_inst|enable                ; lcd_module:write_to_lcd_inst|enable                                                                               ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.597      ;
; 0.345  ; lcd_module:write_to_lcd_inst|rs                    ; lcd_module:write_to_lcd_inst|rs                                                                                   ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.597      ;
; 0.345  ; lcd_module:write_to_lcd_inst|cursor_address[4]     ; lcd_module:write_to_lcd_inst|cursor_address[4]                                                                    ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.597      ;
; 0.345  ; lcd_module:write_to_lcd_inst|cursor_address[2]     ; lcd_module:write_to_lcd_inst|cursor_address[2]                                                                    ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.597      ;
; 0.345  ; lcd_module:write_to_lcd_inst|cursor_address[5]     ; lcd_module:write_to_lcd_inst|cursor_address[5]                                                                    ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.597      ;
; 0.345  ; lcd_module:write_to_lcd_inst|result_title_finished ; lcd_module:write_to_lcd_inst|result_title_finished                                                                ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.597      ;
; 0.345  ; lcd_module:write_to_lcd_inst|start_writing_result  ; lcd_module:write_to_lcd_inst|start_writing_result                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.597      ;
; 0.345  ; lcd_module:write_to_lcd_inst|write_address         ; lcd_module:write_to_lcd_inst|write_address                                                                        ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.597      ;
; 0.345  ; lcd_module:write_to_lcd_inst|entry_1_finished      ; lcd_module:write_to_lcd_inst|entry_1_finished                                                                     ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.597      ;
; 0.346  ; fifo_module:fifo_1_inst|r_ptr_reg[3]               ; fifo_module:fifo_1_inst|r_ptr_reg[3]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.080      ; 0.597      ;
; 0.346  ; fifo_module:fifo_1_inst|r_ptr_reg[4]               ; fifo_module:fifo_1_inst|r_ptr_reg[4]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.080      ; 0.597      ;
; 0.346  ; fifo_module:fifo_1_inst|r_ptr_reg[2]               ; fifo_module:fifo_1_inst|r_ptr_reg[2]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.080      ; 0.597      ;
; 0.346  ; fifo_module:fifo_1_inst|r_ptr_reg[1]               ; fifo_module:fifo_1_inst|r_ptr_reg[1]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.080      ; 0.597      ;
; 0.346  ; queue_module:queue_1_inst|r_ptr_reg[2]             ; queue_module:queue_1_inst|r_ptr_reg[2]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.080      ; 0.597      ;
; 0.346  ; queue_module:queue_1_inst|r_ptr_reg[4]             ; queue_module:queue_1_inst|r_ptr_reg[4]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.080      ; 0.597      ;
; 0.346  ; queue_module:queue_1_inst|r_ptr_reg[3]             ; queue_module:queue_1_inst|r_ptr_reg[3]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.080      ; 0.597      ;
; 0.346  ; queue_module:queue_1_inst|r_ptr_reg[1]             ; queue_module:queue_1_inst|r_ptr_reg[1]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.080      ; 0.597      ;
; 0.346  ; lcd_module:write_to_lcd_inst|point_counter[1]      ; lcd_module:write_to_lcd_inst|point_counter[1]                                                                     ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.080      ; 0.597      ;
; 0.346  ; lcd_module:write_to_lcd_inst|point_counter[0]      ; lcd_module:write_to_lcd_inst|point_counter[0]                                                                     ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.080      ; 0.597      ;
; 0.348  ; lcd_module:write_to_lcd_inst|up_counter[3]         ; lcd_module:write_to_lcd_inst|up_counter[3]                                                                        ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.078      ; 0.597      ;
; 0.357  ; fifo_module:fifo_1_inst|r_ptr_reg[0]               ; fifo_module:fifo_1_inst|r_ptr_reg[0]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.080      ; 0.608      ;
; 0.359  ; lcd_module:write_to_lcd_inst|up_counter[2]         ; lcd_module:write_to_lcd_inst|up_counter[2]                                                                        ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.078      ; 0.608      ;
; 0.387  ; lcd_module:write_to_lcd_inst|already_read          ; lcd_module:write_to_lcd_inst|already_read                                                                         ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.039      ; 0.597      ;
; 0.387  ; lcd_fifo:fifo_4_inst|full_reg                      ; lcd_fifo:fifo_4_inst|full_reg                                                                                     ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.039      ; 0.597      ;
; 0.396  ; lcd_module:write_to_lcd_inst|point_counter[0]      ; lcd_module:write_to_lcd_inst|point_counter[1]                                                                     ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.080      ; 0.647      ;
; 0.420  ; lcd_module:write_to_lcd_inst|up_counter[3]         ; lcd_module:write_to_lcd_inst|up_counter[2]                                                                        ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.078      ; 0.669      ;
; 0.479  ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|cursor_address[4]                                                                    ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.324      ; 1.974      ;
; 0.498  ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|cursor_address[0]                                                                    ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.324      ; 1.993      ;
; 0.507  ; queue_module:queue_2_inst|output_1[6]              ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.402      ; 1.110      ;
; 0.517  ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|cursor_address[2]                                                                    ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.324      ; 2.012      ;
; 0.528  ; queue_module:queue_2_inst|output_1[4]              ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.402      ; 1.131      ;
; 0.548  ; fifo_module:fifo_1_inst|r_ptr_reg[3]               ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a0~porta_address_reg0 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.412      ; 1.161      ;
; 0.552  ; lcd_module:write_to_lcd_inst|up_counter[0]         ; lcd_module:write_to_lcd_inst|up_counter[3]                                                                        ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.078      ; 0.801      ;
; 0.554  ; fifo_module:fifo_1_inst|r_ptr_reg[1]               ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a0~portb_address_reg0 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.412      ; 1.167      ;
; 0.554  ; lcd_module:write_to_lcd_inst|command_delay         ; lcd_module:write_to_lcd_inst|enable                                                                               ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.806      ;
; 0.560  ; lcd_module:write_to_lcd_inst|lcd_data[2]           ; lcd_module:write_to_lcd_inst|lcd_data[2]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.812      ;
; 0.560  ; fifo_module:fifo_1_inst|r_ptr_reg[0]               ; fifo_module:fifo_1_inst|r_ptr_reg[3]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.080      ; 0.811      ;
; 0.561  ; fifo_module:fifo_1_inst|r_ptr_reg[0]               ; fifo_module:fifo_1_inst|r_ptr_reg[2]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.080      ; 0.812      ;
; 0.562  ; fifo_module:fifo_1_inst|r_ptr_reg[0]               ; fifo_module:fifo_1_inst|r_ptr_reg[1]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.080      ; 0.813      ;
; 0.566  ; lcd_module:write_to_lcd_inst|lcd_data[6]           ; lcd_module:write_to_lcd_inst|lcd_data[6]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.818      ;
; 0.566  ; lcd_module:write_to_lcd_inst|lcd_data[4]           ; lcd_module:write_to_lcd_inst|lcd_data[4]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.818      ;
; 0.566  ; fifo_module:fifo_1_inst|r_ptr_reg[4]               ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a0~portb_address_reg0 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.412      ; 1.179      ;
; 0.566  ; lcd_module:write_to_lcd_inst|cursor_address[1]     ; lcd_module:write_to_lcd_inst|cursor_address[1]                                                                    ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.818      ;
; 0.567  ; lcd_module:write_to_lcd_inst|lcd_data[3]           ; lcd_module:write_to_lcd_inst|lcd_data[3]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.080      ; 0.818      ;
; 0.567  ; queue_module:queue_1_inst|r_ptr_reg[2]             ; queue_module:queue_1_inst|r_ptr_reg[4]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.080      ; 0.818      ;
; 0.575  ; lcd_module:write_to_lcd_inst|cursor_address[3]     ; lcd_module:write_to_lcd_inst|cursor_address[3]                                                                    ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.827      ;
; 0.580  ; fifo_module:fifo_1_inst|r_ptr_reg[2]               ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a0~portb_address_reg0 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.412      ; 1.193      ;
; 0.593  ; fifo_module:fifo_1_inst|r_ptr_reg[0]               ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a0~porta_address_reg0 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.412      ; 1.206      ;
; 0.600  ; queue_module:queue_1_inst|r_ptr_reg[1]             ; queue_module:queue_1_inst|r_ptr_reg[3]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.080      ; 0.851      ;
; 0.604  ; lcd_fifo:fifo_4_inst|r_ptr_reg[4]                  ; lcd_fifo:fifo_4_inst|r_ptr_reg[4]                                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.856      ;
; 0.606  ; fifo_module:fifo_1_inst|r_ptr_reg[2]               ; fifo_module:fifo_1_inst|r_ptr_reg[3]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.080      ; 0.857      ;
; 0.612  ; fifo_module:fifo_1_inst|r_ptr_reg[1]               ; fifo_module:fifo_1_inst|r_ptr_reg[2]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.080      ; 0.863      ;
; 0.613  ; fifo_module:fifo_1_inst|r_ptr_reg[1]               ; fifo_module:fifo_1_inst|r_ptr_reg[3]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.080      ; 0.864      ;
; 0.614  ; fifo_module:fifo_1_inst|r_ptr_reg[3]               ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a0~portb_address_reg0 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.412      ; 1.227      ;
; 0.620  ; lcd_fifo:fifo_4_inst|r_ptr_reg[2]                  ; lcd_fifo:fifo_4_inst|r_ptr_reg[2]                                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.872      ;
; 0.620  ; lcd_fifo:fifo_4_inst|r_ptr_reg[0]                  ; lcd_fifo:fifo_4_inst|r_ptr_reg[0]                                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.872      ;
; 0.631  ; lcd_fifo:fifo_4_inst|r_ptr_reg[3]                  ; lcd_fifo:fifo_4_inst|r_ptr_reg[3]                                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.883      ;
; 0.659  ; lcd_fifo:fifo_4_inst|array_reg~33                  ; lcd_fifo:fifo_4_inst|output_1[9]                                                                                  ; adder_module:adder_1_inst|output_1[0]        ; clock_divider_module:clk_inst|divcounter[23] ; -0.500       ; 2.259      ; 2.609      ;
; 0.690  ; queue_module:queue_1_inst|r_ptr_reg[1]             ; queue_module:queue_1_inst|r_ptr_reg[2]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.080      ; 0.941      ;
; 0.717  ; lcd_module:write_to_lcd_inst|lcd_data[7]           ; lcd_module:write_to_lcd_inst|lcd_data[7]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.969      ;
; 0.717  ; lcd_module:write_to_lcd_inst|up_counter[0]         ; lcd_module:write_to_lcd_inst|up_counter[2]                                                                        ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.078      ; 0.966      ;
; 0.729  ; lcd_module:write_to_lcd_inst|entry_from_fifo[1]    ; lcd_module:write_to_lcd_inst|entry_from_fifo[1]                                                                   ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.080      ; 0.980      ;
; 0.735  ; lcd_module:write_to_lcd_inst|lcd_data[1]           ; lcd_module:write_to_lcd_inst|lcd_data[1]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.080      ; 0.986      ;
; 0.737  ; lcd_module:write_to_lcd_inst|entry_from_fifo[2]    ; lcd_module:write_to_lcd_inst|entry_from_fifo[2]                                                                   ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.080      ; 0.988      ;
; 0.737  ; queue_module:queue_1_inst|r_ptr_reg[4]             ; queue_module:queue_2_inst|output_1[5]                                                                             ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.500      ; 1.408      ;
; 0.739  ; lcd_module:write_to_lcd_inst|lcd_data[5]           ; lcd_module:write_to_lcd_inst|lcd_data[5]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.991      ;
; 0.747  ; lcd_module:write_to_lcd_inst|result_title_finished ; lcd_module:write_to_lcd_inst|start_writing_result                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.080      ; 0.998      ;
; 0.752  ; lcd_fifo:fifo_4_inst|array_reg~35                  ; lcd_fifo:fifo_4_inst|output_1[11]                                                                                 ; adder_module:adder_1_inst|output_1[0]        ; clock_divider_module:clk_inst|divcounter[23] ; -0.500       ; 1.935      ; 2.378      ;
; 0.752  ; lcd_fifo:fifo_4_inst|array_reg~141                 ; lcd_fifo:fifo_4_inst|output_1[9]                                                                                  ; adder_module:adder_1_inst|output_1[0]        ; clock_divider_module:clk_inst|divcounter[23] ; -0.500       ; 2.235      ; 2.678      ;
; 0.753  ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|point_counter[1]                                                                     ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.319      ; 2.243      ;
; 0.753  ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|point_counter[0]                                                                     ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.319      ; 2.243      ;
; 0.767  ; queue_module:queue_1_inst|r_ptr_reg[3]             ; queue_module:queue_1_inst|r_ptr_reg[4]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.080      ; 1.018      ;
; 0.770  ; fifo_module:fifo_1_inst|r_ptr_reg[0]               ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a0~portb_address_reg0 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.412      ; 1.383      ;
; 0.781  ; queue_module:queue_1_inst|r_ptr_reg[4]             ; queue_module:queue_2_inst|output_1[4]                                                                             ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.078      ; 1.030      ;
; 0.782  ; queue_module:queue_1_inst|r_ptr_reg[2]             ; queue_module:queue_1_inst|r_ptr_reg[3]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.080      ; 1.033      ;
; 0.782  ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|already_read                                                                         ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.040      ; 0.993      ;
; 0.793  ; fifo_module:fifo_1_inst|r_ptr_reg[1]               ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a0~porta_address_reg0 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.412      ; 1.406      ;
; 0.810  ; lcd_fifo:fifo_4_inst|array_reg~99                  ; lcd_fifo:fifo_4_inst|output_1[3]                                                                                  ; adder_module:adder_1_inst|output_1[0]        ; clock_divider_module:clk_inst|divcounter[23] ; -0.500       ; 2.234      ; 2.735      ;
; 0.813  ; lcd_fifo:fifo_4_inst|array_reg~135                 ; lcd_fifo:fifo_4_inst|output_1[3]                                                                                  ; adder_module:adder_1_inst|output_1[0]        ; clock_divider_module:clk_inst|divcounter[23] ; -0.500       ; 2.265      ; 2.769      ;
+--------+----------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                          ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.582 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[5]  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.835      ;
; 0.582 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[3]  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.835      ;
; 0.591 ; clock_divider_module:clk_inst|divcounter[11] ; clock_divider_module:clk_inst|divcounter[11] ; clk          ; clk         ; 0.000        ; 0.082      ; 0.844      ;
; 0.591 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[9]  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.844      ;
; 0.592 ; clock_divider_module:clk_inst|divcounter[17] ; clock_divider_module:clk_inst|divcounter[17] ; clk          ; clk         ; 0.000        ; 0.082      ; 0.845      ;
; 0.592 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[1]  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.845      ;
; 0.593 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[2]  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.846      ;
; 0.595 ; clock_divider_module:clk_inst|divcounter[19] ; clock_divider_module:clk_inst|divcounter[19] ; clk          ; clk         ; 0.000        ; 0.082      ; 0.848      ;
; 0.595 ; clock_divider_module:clk_inst|divcounter[12] ; clock_divider_module:clk_inst|divcounter[12] ; clk          ; clk         ; 0.000        ; 0.082      ; 0.848      ;
; 0.595 ; clock_divider_module:clk_inst|divcounter[10] ; clock_divider_module:clk_inst|divcounter[10] ; clk          ; clk         ; 0.000        ; 0.082      ; 0.848      ;
; 0.596 ; clock_divider_module:clk_inst|divcounter[16] ; clock_divider_module:clk_inst|divcounter[16] ; clk          ; clk         ; 0.000        ; 0.082      ; 0.849      ;
; 0.597 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[20] ; clk          ; clk         ; 0.000        ; 0.082      ; 0.850      ;
; 0.597 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[4]  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.850      ;
; 0.617 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[0]  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.870      ;
; 0.869 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[4]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.122      ;
; 0.875 ; clock_divider_module:clk_inst|divcounter[11] ; clock_divider_module:clk_inst|divcounter[12] ; clk          ; clk         ; 0.000        ; 0.084      ; 1.130      ;
; 0.877 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[10] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.130      ;
; 0.878 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[2]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.131      ;
; 0.881 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[3]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.134      ;
; 0.882 ; clock_divider_module:clk_inst|divcounter[19] ; clock_divider_module:clk_inst|divcounter[20] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.135      ;
; 0.882 ; clock_divider_module:clk_inst|divcounter[18] ; clock_divider_module:clk_inst|divcounter[19] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.135      ;
; 0.883 ; clock_divider_module:clk_inst|divcounter[10] ; clock_divider_module:clk_inst|divcounter[11] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.136      ;
; 0.884 ; clock_divider_module:clk_inst|divcounter[16] ; clock_divider_module:clk_inst|divcounter[17] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.137      ;
; 0.884 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[1]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.137      ;
; 0.885 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[5]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.138      ;
; 0.886 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[9]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.139      ;
; 0.892 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[4]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.145      ;
; 0.892 ; clock_divider_module:clk_inst|divcounter[10] ; clock_divider_module:clk_inst|divcounter[12] ; clk          ; clk         ; 0.000        ; 0.084      ; 1.147      ;
; 0.893 ; clock_divider_module:clk_inst|divcounter[18] ; clock_divider_module:clk_inst|divcounter[20] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.146      ;
; 0.895 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[2]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.148      ;
; 0.897 ; clock_divider_module:clk_inst|divcounter[14] ; clock_divider_module:clk_inst|divcounter[16] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.150      ;
; 0.897 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[10] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.150      ;
; 0.902 ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[6]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.155      ;
; 0.910 ; clock_divider_module:clk_inst|divcounter[18] ; clock_divider_module:clk_inst|divcounter[18] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.163      ;
; 0.911 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.164      ;
; 0.913 ; clock_divider_module:clk_inst|divcounter[13] ; clock_divider_module:clk_inst|divcounter[13] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.166      ;
; 0.915 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.168      ;
; 0.968 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[5]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.221      ;
; 0.974 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[11] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.227      ;
; 0.975 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[3]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.228      ;
; 0.975 ; clock_divider_module:clk_inst|divcounter[17] ; clock_divider_module:clk_inst|divcounter[19] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.228      ;
; 0.982 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[9]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.235      ;
; 0.983 ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[9]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.236      ;
; 0.985 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[12] ; clk          ; clk         ; 0.000        ; 0.084      ; 1.240      ;
; 0.988 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[4]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.241      ;
; 0.988 ; clock_divider_module:clk_inst|divcounter[17] ; clock_divider_module:clk_inst|divcounter[20] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.241      ;
; 0.991 ; clock_divider_module:clk_inst|divcounter[13] ; clock_divider_module:clk_inst|divcounter[16] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.244      ;
; 0.991 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[5]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.244      ;
; 0.993 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[10] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.246      ;
; 0.994 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[3]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.247      ;
; 0.994 ; clock_divider_module:clk_inst|divcounter[16] ; clock_divider_module:clk_inst|divcounter[19] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.247      ;
; 0.994 ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[10] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.247      ;
; 0.996 ; clock_divider_module:clk_inst|divcounter[14] ; clock_divider_module:clk_inst|divcounter[17] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.249      ;
; 0.996 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[11] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.249      ;
; 1.004 ; clock_divider_module:clk_inst|divcounter[12] ; clock_divider_module:clk_inst|divcounter[16] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.257      ;
; 1.005 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[12] ; clk          ; clk         ; 0.000        ; 0.084      ; 1.260      ;
; 1.005 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[4]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.258      ;
; 1.005 ; clock_divider_module:clk_inst|divcounter[16] ; clock_divider_module:clk_inst|divcounter[20] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.258      ;
; 1.027 ; clock_divider_module:clk_inst|divcounter[16] ; clock_divider_module:clk_inst|divcounter[14] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.280      ;
; 1.032 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[7]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.285      ;
; 1.041 ; clock_divider_module:clk_inst|divcounter[15] ; clock_divider_module:clk_inst|divcounter[16] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.293      ;
; 1.078 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[9]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.331      ;
; 1.085 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[5]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.338      ;
; 1.089 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[10] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.342      ;
; 1.089 ; clock_divider_module:clk_inst|divcounter[13] ; clock_divider_module:clk_inst|divcounter[17] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.342      ;
; 1.092 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[11] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.345      ;
; 1.093 ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[11] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.346      ;
; 1.095 ; clock_divider_module:clk_inst|divcounter[11] ; clock_divider_module:clk_inst|divcounter[16] ; clk          ; clk         ; 0.000        ; 0.084      ; 1.350      ;
; 1.101 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[12] ; clk          ; clk         ; 0.000        ; 0.084      ; 1.356      ;
; 1.102 ; clock_divider_module:clk_inst|divcounter[15] ; clock_divider_module:clk_inst|divcounter[17] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.354      ;
; 1.102 ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[12] ; clk          ; clk         ; 0.000        ; 0.084      ; 1.357      ;
; 1.103 ; clock_divider_module:clk_inst|divcounter[12] ; clock_divider_module:clk_inst|divcounter[17] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.356      ;
; 1.104 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[5]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.357      ;
; 1.105 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[9]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.358      ;
; 1.106 ; clock_divider_module:clk_inst|divcounter[14] ; clock_divider_module:clk_inst|divcounter[19] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.359      ;
; 1.111 ; clock_divider_module:clk_inst|divcounter[14] ; clock_divider_module:clk_inst|divcounter[14] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.364      ;
; 1.112 ; clock_divider_module:clk_inst|divcounter[10] ; clock_divider_module:clk_inst|divcounter[16] ; clk          ; clk         ; 0.000        ; 0.084      ; 1.367      ;
; 1.116 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[10] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.369      ;
; 1.117 ; clock_divider_module:clk_inst|divcounter[14] ; clock_divider_module:clk_inst|divcounter[20] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.370      ;
; 1.124 ; clock_divider_module:clk_inst|divcounter[16] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 0.000        ; 0.083      ; 1.378      ;
; 1.124 ; clock_divider_module:clk_inst|divcounter[16] ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 0.000        ; 0.083      ; 1.378      ;
; 1.124 ; clock_divider_module:clk_inst|divcounter[16] ; clock_divider_module:clk_inst|divcounter[15] ; clk          ; clk         ; 0.000        ; 0.083      ; 1.378      ;
; 1.176 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.429      ;
; 1.184 ; clock_divider_module:clk_inst|divcounter[12] ; clock_divider_module:clk_inst|divcounter[13] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.437      ;
; 1.185 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[6]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.438      ;
; 1.188 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[11] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.441      ;
; 1.188 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[9]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.441      ;
; 1.191 ; clock_divider_module:clk_inst|divcounter[11] ; clock_divider_module:clk_inst|divcounter[17] ; clk          ; clk         ; 0.000        ; 0.084      ; 1.446      ;
; 1.192 ; clock_divider_module:clk_inst|divcounter[18] ; clock_divider_module:clk_inst|divcounter[14] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.445      ;
; 1.193 ; clock_divider_module:clk_inst|divcounter[17] ; clock_divider_module:clk_inst|divcounter[18] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.446      ;
; 1.197 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[12] ; clk          ; clk         ; 0.000        ; 0.084      ; 1.452      ;
; 1.199 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.452      ;
; 1.199 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[10] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.452      ;
; 1.199 ; clock_divider_module:clk_inst|divcounter[13] ; clock_divider_module:clk_inst|divcounter[19] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.452      ;
; 1.200 ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.453      ;
; 1.205 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[16] ; clk          ; clk         ; 0.000        ; 0.084      ; 1.460      ;
; 1.210 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.463      ;
; 1.210 ; clock_divider_module:clk_inst|divcounter[16] ; clock_divider_module:clk_inst|divcounter[18] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.463      ;
; 1.211 ; clock_divider_module:clk_inst|divcounter[13] ; clock_divider_module:clk_inst|divcounter[20] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.464      ;
; 1.211 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[9]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.464      ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-----------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                    ;
+----------------------------------------------+--------+---------------+
; Clock                                        ; Slack  ; End Point TNS ;
+----------------------------------------------+--------+---------------+
; clock_divider_module:clk_inst|divcounter[23] ; -6.915 ; -233.051      ;
; clk                                          ; -1.442 ; -14.757       ;
; adder_module:adder_1_inst|output_1[0]        ; -0.782 ; -62.041       ;
+----------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                     ;
+----------------------------------------------+--------+---------------+
; Clock                                        ; Slack  ; End Point TNS ;
+----------------------------------------------+--------+---------------+
; adder_module:adder_1_inst|output_1[0]        ; -0.504 ; -54.963       ;
; clock_divider_module:clk_inst|divcounter[23] ; -0.275 ; -2.389        ;
; clk                                          ; 0.289  ; 0.000         ;
+----------------------------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                      ;
+----------------------------------------------+--------+---------------+
; Clock                                        ; Slack  ; End Point TNS ;
+----------------------------------------------+--------+---------------+
; clk                                          ; -3.000 ; -27.324       ;
; clock_divider_module:clk_inst|divcounter[23] ; -1.000 ; -131.000      ;
; adder_module:adder_1_inst|output_1[0]        ; 0.196  ; 0.000         ;
+----------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock_divider_module:clk_inst|divcounter[23]'                                                                                                                                                                                                               ;
+--------+-------------------------------------------------------------------------------------------------+----------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                       ; To Node                                ; Launch Clock                                 ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------+----------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; -6.915 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a13 ; adder_module:adder_1_inst|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 5.559      ;
; -6.872 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a14 ; adder_module:adder_1_inst|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 5.516      ;
; -6.805 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a12 ; adder_module:adder_1_inst|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 5.449      ;
; -6.622 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a13 ; adder_module:adder_1_inst|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 5.266      ;
; -6.579 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a14 ; adder_module:adder_1_inst|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 5.223      ;
; -6.512 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a12 ; adder_module:adder_1_inst|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 5.156      ;
; -6.406 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a15 ; adder_module:adder_1_inst|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 5.050      ;
; -6.301 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a13 ; adder_module:adder_1_inst|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 4.945      ;
; -6.258 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a14 ; adder_module:adder_1_inst|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 4.902      ;
; -6.191 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a12 ; adder_module:adder_1_inst|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 4.835      ;
; -6.113 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a15 ; adder_module:adder_1_inst|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 4.757      ;
; -6.016 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a13 ; adder_module:adder_1_inst|output_1[11] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 4.660      ;
; -5.973 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a14 ; adder_module:adder_1_inst|output_1[11] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 4.617      ;
; -5.923 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a8  ; adder_module:adder_1_inst|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 4.567      ;
; -5.906 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a12 ; adder_module:adder_1_inst|output_1[11] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 4.550      ;
; -5.842 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a11 ; adder_module:adder_1_inst|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 4.486      ;
; -5.828 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a15 ; adder_module:adder_1_inst|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 4.472      ;
; -5.814 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a8  ; adder_module:adder_1_inst|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 4.458      ;
; -5.810 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a8  ; adder_module:adder_1_inst|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 4.454      ;
; -5.737 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a10 ; adder_module:adder_1_inst|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 4.381      ;
; -5.696 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a9  ; adder_module:adder_1_inst|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 4.340      ;
; -5.674 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a13 ; adder_module:adder_1_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 4.318      ;
; -5.625 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a11 ; adder_module:adder_1_inst|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 4.269      ;
; -5.615 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a14 ; adder_module:adder_1_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 4.259      ;
; -5.598 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a11 ; adder_module:adder_1_inst|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 4.242      ;
; -5.586 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a10 ; adder_module:adder_1_inst|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 4.230      ;
; -5.582 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a10 ; adder_module:adder_1_inst|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 4.226      ;
; -5.568 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a9  ; adder_module:adder_1_inst|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 4.212      ;
; -5.564 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a9  ; adder_module:adder_1_inst|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 4.208      ;
; -5.564 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a12 ; adder_module:adder_1_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 4.208      ;
; -5.543 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a15 ; adder_module:adder_1_inst|output_1[11] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 4.187      ;
; -5.525 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a8  ; adder_module:adder_1_inst|output_1[11] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 4.169      ;
; -5.452 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a9  ; adder_module:adder_1_inst|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 4.096      ;
; -5.405 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a8  ; adder_module:adder_1_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 4.049      ;
; -5.393 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a9  ; adder_module:adder_1_inst|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 4.037      ;
; -5.384 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a9  ; adder_module:adder_1_inst|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 4.028      ;
; -5.383 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a13 ; adder_module:adder_1_inst|output_1[9]  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 4.027      ;
; -5.313 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a11 ; adder_module:adder_1_inst|output_1[11] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 3.957      ;
; -5.297 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a10 ; adder_module:adder_1_inst|output_1[11] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 3.941      ;
; -5.284 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a11 ; adder_module:adder_1_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 3.928      ;
; -5.279 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a9  ; adder_module:adder_1_inst|output_1[11] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 3.923      ;
; -5.273 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a12 ; adder_module:adder_1_inst|output_1[9]  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 3.917      ;
; -5.250 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a9  ; adder_module:adder_1_inst|output_1[11] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 3.894      ;
; -5.209 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a15 ; adder_module:adder_1_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 3.853      ;
; -5.185 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a8  ; adder_module:adder_1_inst|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 3.829      ;
; -5.150 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a9  ; adder_module:adder_1_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 3.794      ;
; -5.121 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a8  ; adder_module:adder_1_inst|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 3.765      ;
; -5.121 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a8  ; adder_module:adder_1_inst|output_1[9]  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 3.765      ;
; -5.117 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a8  ; adder_module:adder_1_inst|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 3.761      ;
; -5.104 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a11 ; adder_module:adder_1_inst|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 3.748      ;
; -5.100 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a9  ; adder_module:adder_1_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 3.744      ;
; -5.063 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a5  ; adder_module:adder_1_inst|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 3.707      ;
; -5.040 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a11 ; adder_module:adder_1_inst|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 3.684      ;
; -5.036 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a11 ; adder_module:adder_1_inst|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 3.680      ;
; -5.030 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a13 ; adder_module:adder_1_inst|output_1[8]  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 3.674      ;
; -5.012 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a14 ; adder_module:adder_1_inst|output_1[9]  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 3.656      ;
; -5.010 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a10 ; adder_module:adder_1_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 3.654      ;
; -5.000 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a11 ; adder_module:adder_1_inst|output_1[9]  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 3.644      ;
; -5.000 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a6  ; adder_module:adder_1_inst|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 3.644      ;
; -4.999 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a5  ; adder_module:adder_1_inst|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 3.643      ;
; -4.995 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a5  ; adder_module:adder_1_inst|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 3.639      ;
; -4.987 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a12 ; adder_module:adder_1_inst|output_1[8]  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 3.631      ;
; -4.978 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a8  ; adder_module:adder_1_inst|output_1[11] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 3.622      ;
; -4.972 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a11 ; adder_module:adder_1_inst|output_1[11] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 3.616      ;
; -4.971 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a12 ; adder_module:adder_1_inst|output_1[7]  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 3.615      ;
; -4.968 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a11 ; adder_module:adder_1_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 3.612      ;
; -4.960 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a10 ; adder_module:adder_1_inst|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 3.604      ;
; -4.936 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a6  ; adder_module:adder_1_inst|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 3.580      ;
; -4.932 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a6  ; adder_module:adder_1_inst|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 3.576      ;
; -4.931 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a5  ; adder_module:adder_1_inst|output_1[11] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 3.575      ;
; -4.927 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a5  ; adder_module:adder_1_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 3.571      ;
; -4.924 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a7  ; adder_module:adder_1_inst|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 3.568      ;
; -4.918 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a15 ; adder_module:adder_1_inst|output_1[9]  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 3.562      ;
; -4.899 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a8  ; adder_module:adder_1_inst|output_1[8]  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 3.543      ;
; -4.896 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a10 ; adder_module:adder_1_inst|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 3.540      ;
; -4.892 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a10 ; adder_module:adder_1_inst|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 3.536      ;
; -4.880 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a4  ; adder_module:adder_1_inst|output_1[14] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 3.524      ;
; -4.878 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a8  ; adder_module:adder_1_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 3.522      ;
; -4.868 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a6  ; adder_module:adder_1_inst|output_1[11] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 3.512      ;
; -4.865 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a9  ; adder_module:adder_1_inst|output_1[9]  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 3.509      ;
; -4.864 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a6  ; adder_module:adder_1_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 3.508      ;
; -4.860 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a7  ; adder_module:adder_1_inst|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 3.504      ;
; -4.856 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a7  ; adder_module:adder_1_inst|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 3.500      ;
; -4.849 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a12 ; adder_module:adder_1_inst|output_1[6]  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 3.493      ;
; -4.818 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a14 ; adder_module:adder_1_inst|output_1[8]  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 3.462      ;
; -4.816 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a9  ; adder_module:adder_1_inst|output_1[9]  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 3.460      ;
; -4.816 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a4  ; adder_module:adder_1_inst|output_1[13] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 3.460      ;
; -4.812 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a4  ; adder_module:adder_1_inst|output_1[12] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 3.456      ;
; -4.792 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a7  ; adder_module:adder_1_inst|output_1[11] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 3.436      ;
; -4.788 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a7  ; adder_module:adder_1_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 3.432      ;
; -4.771 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a11 ; adder_module:adder_1_inst|output_1[8]  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 3.415      ;
; -4.761 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a9  ; adder_module:adder_1_inst|output_1[8]  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 3.405      ;
; -4.751 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a8  ; adder_module:adder_1_inst|output_1[7]  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 3.395      ;
; -4.748 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a4  ; adder_module:adder_1_inst|output_1[11] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 3.392      ;
; -4.745 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a9  ; adder_module:adder_1_inst|output_1[7]  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 3.389      ;
; -4.744 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a4  ; adder_module:adder_1_inst|output_1[10] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 3.388      ;
; -4.736 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a5  ; adder_module:adder_1_inst|output_1[9]  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 3.380      ;
; -4.731 ; fifo_module:fifo_2_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a10 ; adder_module:adder_1_inst|output_1[11] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 3.375      ;
; -4.726 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a10 ; adder_module:adder_1_inst|output_1[9]  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 3.370      ;
; -4.708 ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a13 ; adder_module:adder_1_inst|output_1[7]  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.343     ; 3.352      ;
+--------+-------------------------------------------------------------------------------------------------+----------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                          ;
+--------+----------------------------------------------+----------------------------------------------+----------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                      ; Launch Clock                                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------------------------------+----------------------------------------------+-------------+--------------+------------+------------+
; -1.442 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.046     ; 2.383      ;
; -1.436 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.046     ; 2.377      ;
; -1.371 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.046     ; 2.312      ;
; -1.369 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.046     ; 2.310      ;
; -1.304 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.046     ; 2.245      ;
; -1.300 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.046     ; 2.241      ;
; -1.253 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.048     ; 2.192      ;
; -1.252 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[21] ; clk                                          ; clk         ; 1.000        ; -0.048     ; 2.191      ;
; -1.250 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[15] ; clk                                          ; clk         ; 1.000        ; -0.048     ; 2.189      ;
; -1.244 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.046     ; 2.185      ;
; -1.227 ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.046     ; 2.168      ;
; -1.214 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[6]  ; clk                                          ; clk         ; 1.000        ; -0.050     ; 2.151      ;
; -1.214 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[7]  ; clk                                          ; clk         ; 1.000        ; -0.050     ; 2.151      ;
; -1.214 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[8]  ; clk                                          ; clk         ; 1.000        ; -0.050     ; 2.151      ;
; -1.210 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[13] ; clk                                          ; clk         ; 1.000        ; -0.049     ; 2.148      ;
; -1.209 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[18] ; clk                                          ; clk         ; 1.000        ; -0.049     ; 2.147      ;
; -1.209 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[22] ; clk                                          ; clk         ; 1.000        ; -0.049     ; 2.147      ;
; -1.208 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[14] ; clk                                          ; clk         ; 1.000        ; -0.049     ; 2.146      ;
; -1.169 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.046     ; 2.110      ;
; -1.166 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.046     ; 2.107      ;
; -1.107 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.048     ; 2.046      ;
; -1.106 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[21] ; clk                                          ; clk         ; 1.000        ; -0.048     ; 2.045      ;
; -1.104 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[15] ; clk                                          ; clk         ; 1.000        ; -0.048     ; 2.043      ;
; -1.101 ; clock_divider_module:clk_inst|divcounter[11] ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.046     ; 2.042      ;
; -1.095 ; clock_divider_module:clk_inst|divcounter[10] ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.046     ; 2.036      ;
; -1.068 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[6]  ; clk                                          ; clk         ; 1.000        ; -0.050     ; 2.005      ;
; -1.068 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[7]  ; clk                                          ; clk         ; 1.000        ; -0.050     ; 2.005      ;
; -1.068 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[8]  ; clk                                          ; clk         ; 1.000        ; -0.050     ; 2.005      ;
; -1.064 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[13] ; clk                                          ; clk         ; 1.000        ; -0.049     ; 2.002      ;
; -1.063 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[18] ; clk                                          ; clk         ; 1.000        ; -0.049     ; 2.001      ;
; -1.063 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[22] ; clk                                          ; clk         ; 1.000        ; -0.049     ; 2.001      ;
; -1.062 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[14] ; clk                                          ; clk         ; 1.000        ; -0.049     ; 2.000      ;
; -1.048 ; clock_divider_module:clk_inst|divcounter[15] ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.049     ; 1.986      ;
; -1.040 ; clock_divider_module:clk_inst|divcounter[13] ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.048     ; 1.979      ;
; -1.029 ; clock_divider_module:clk_inst|divcounter[12] ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.048     ; 1.968      ;
; -1.013 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.049     ; 1.951      ;
; -1.012 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[21] ; clk                                          ; clk         ; 1.000        ; -0.049     ; 1.950      ;
; -1.010 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[15] ; clk                                          ; clk         ; 1.000        ; -0.049     ; 1.948      ;
; -0.974 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[6]  ; clk                                          ; clk         ; 1.000        ; -0.051     ; 1.910      ;
; -0.974 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[7]  ; clk                                          ; clk         ; 1.000        ; -0.051     ; 1.910      ;
; -0.974 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[8]  ; clk                                          ; clk         ; 1.000        ; -0.051     ; 1.910      ;
; -0.970 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[13] ; clk                                          ; clk         ; 1.000        ; -0.050     ; 1.907      ;
; -0.969 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[18] ; clk                                          ; clk         ; 1.000        ; -0.050     ; 1.906      ;
; -0.969 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[22] ; clk                                          ; clk         ; 1.000        ; -0.050     ; 1.906      ;
; -0.968 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[14] ; clk                                          ; clk         ; 1.000        ; -0.050     ; 1.905      ;
; -0.964 ; clock_divider_module:clk_inst|divcounter[14] ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.048     ; 1.903      ;
; -0.900 ; clock_divider_module:clk_inst|divcounter[17] ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.048     ; 1.839      ;
; -0.894 ; clock_divider_module:clk_inst|divcounter[16] ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.048     ; 1.833      ;
; -0.835 ; clock_divider_module:clk_inst|divcounter[19] ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.048     ; 1.774      ;
; -0.831 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; clk         ; 0.500        ; 1.731      ; 3.144      ;
; -0.829 ; clock_divider_module:clk_inst|divcounter[18] ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.048     ; 1.768      ;
; -0.786 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[6]  ; clk                                          ; clk         ; 1.000        ; -0.048     ; 1.725      ;
; -0.786 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[7]  ; clk                                          ; clk         ; 1.000        ; -0.048     ; 1.725      ;
; -0.786 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk                                          ; clk         ; 1.000        ; -0.048     ; 1.725      ;
; -0.752 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[6]  ; clk                                          ; clk         ; 1.000        ; -0.048     ; 1.691      ;
; -0.752 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[7]  ; clk                                          ; clk         ; 1.000        ; -0.048     ; 1.691      ;
; -0.752 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk                                          ; clk         ; 1.000        ; -0.048     ; 1.691      ;
; -0.741 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[21] ; clk                                          ; clk         ; 1.000        ; -0.046     ; 1.682      ;
; -0.740 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[22] ; clk                                          ; clk         ; 1.000        ; -0.047     ; 1.680      ;
; -0.735 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[21] ; clk                                          ; clk         ; 1.000        ; -0.046     ; 1.676      ;
; -0.695 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[22] ; clk                                          ; clk         ; 1.000        ; -0.047     ; 1.635      ;
; -0.679 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[23] ; clk         ; 0.500        ; 1.731      ; 2.992      ;
; -0.677 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[15] ; clock_divider_module:clk_inst|divcounter[23] ; clk         ; 0.500        ; 1.731      ; 2.990      ;
; -0.672 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[6]  ; clk                                          ; clk         ; 1.000        ; -0.048     ; 1.611      ;
; -0.672 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[7]  ; clk                                          ; clk         ; 1.000        ; -0.048     ; 1.611      ;
; -0.672 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk                                          ; clk         ; 1.000        ; -0.048     ; 1.611      ;
; -0.670 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[21] ; clk                                          ; clk         ; 1.000        ; -0.046     ; 1.611      ;
; -0.669 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[22] ; clk                                          ; clk         ; 1.000        ; -0.047     ; 1.609      ;
; -0.668 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[21] ; clk                                          ; clk         ; 1.000        ; -0.046     ; 1.609      ;
; -0.647 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[6]  ; clk                                          ; clk         ; 1.000        ; -0.048     ; 1.586      ;
; -0.647 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[7]  ; clk                                          ; clk         ; 1.000        ; -0.048     ; 1.586      ;
; -0.647 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk                                          ; clk         ; 1.000        ; -0.048     ; 1.586      ;
; -0.641 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[23] ; clk         ; 0.500        ; 1.729      ; 2.952      ;
; -0.641 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[23] ; clk         ; 0.500        ; 1.729      ; 2.952      ;
; -0.641 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[23] ; clk         ; 0.500        ; 1.729      ; 2.952      ;
; -0.638 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[14] ; clk                                          ; clk         ; 1.000        ; -0.047     ; 1.578      ;
; -0.637 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[13] ; clock_divider_module:clk_inst|divcounter[23] ; clk         ; 0.500        ; 1.730      ; 2.949      ;
; -0.636 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[18] ; clock_divider_module:clk_inst|divcounter[23] ; clk         ; 0.500        ; 1.730      ; 2.948      ;
; -0.636 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[23] ; clk         ; 0.500        ; 1.730      ; 2.948      ;
; -0.636 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[6]  ; clk                                          ; clk         ; 1.000        ; -0.048     ; 1.575      ;
; -0.636 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[7]  ; clk                                          ; clk         ; 1.000        ; -0.048     ; 1.575      ;
; -0.636 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk                                          ; clk         ; 1.000        ; -0.048     ; 1.575      ;
; -0.635 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[14] ; clock_divider_module:clk_inst|divcounter[23] ; clk         ; 0.500        ; 1.730      ; 2.947      ;
; -0.626 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[22] ; clk                                          ; clk         ; 1.000        ; -0.047     ; 1.566      ;
; -0.625 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[13] ; clk                                          ; clk         ; 1.000        ; -0.047     ; 1.565      ;
; -0.624 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[18] ; clk                                          ; clk         ; 1.000        ; -0.047     ; 1.564      ;
; -0.624 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[6]  ; clk                                          ; clk         ; 1.000        ; -0.048     ; 1.563      ;
; -0.624 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[7]  ; clk                                          ; clk         ; 1.000        ; -0.048     ; 1.563      ;
; -0.624 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk                                          ; clk         ; 1.000        ; -0.048     ; 1.563      ;
; -0.623 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[14] ; clk                                          ; clk         ; 1.000        ; -0.047     ; 1.563      ;
; -0.610 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[15] ; clk                                          ; clk         ; 1.000        ; -0.046     ; 1.551      ;
; -0.606 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[18] ; clk                                          ; clk         ; 1.000        ; -0.047     ; 1.546      ;
; -0.604 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[15] ; clk                                          ; clk         ; 1.000        ; -0.046     ; 1.545      ;
; -0.603 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[21] ; clk                                          ; clk         ; 1.000        ; -0.046     ; 1.544      ;
; -0.602 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[22] ; clk                                          ; clk         ; 1.000        ; -0.047     ; 1.542      ;
; -0.599 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[21] ; clk                                          ; clk         ; 1.000        ; -0.046     ; 1.540      ;
; -0.595 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[6]  ; clk                                          ; clk         ; 1.000        ; -0.048     ; 1.534      ;
; -0.595 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[7]  ; clk                                          ; clk         ; 1.000        ; -0.048     ; 1.534      ;
; -0.595 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk                                          ; clk         ; 1.000        ; -0.048     ; 1.534      ;
; -0.591 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[6]  ; clk                                          ; clk         ; 1.000        ; -0.048     ; 1.530      ;
+--------+----------------------------------------------+----------------------------------------------+----------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'adder_module:adder_1_inst|output_1[0]'                                                                                                                                                  ;
+--------+----------------------------------------+------------------------------------+----------------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                            ; Launch Clock                                 ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+------------------------------------+----------------------------------------------+---------------------------------------+--------------+------------+------------+
; -0.782 ; lcd_fifo:fifo_4_inst|buffer[4]         ; lcd_fifo:fifo_4_inst|array_reg~124 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 2.196      ; 3.443      ;
; -0.749 ; lcd_fifo:fifo_4_inst|buffer[1]         ; lcd_fifo:fifo_4_inst|array_reg~289 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 0.500        ; 2.322      ; 3.070      ;
; -0.740 ; lcd_fifo:fifo_4_inst|buffer[1]         ; lcd_fifo:fifo_4_inst|array_reg~289 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 1.831      ; 3.070      ;
; -0.731 ; adder_module:adder_1_inst|output_1[10] ; lcd_fifo:fifo_4_inst|buffer[10]    ; clock_divider_module:clk_inst|divcounter[23] ; adder_module:adder_1_inst|output_1[0] ; 0.500        ; 0.327      ; 1.106      ;
; -0.728 ; lcd_fifo:fifo_4_inst|buffer[4]         ; lcd_fifo:fifo_4_inst|array_reg~124 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 0.500        ; 2.750      ; 3.443      ;
; -0.701 ; adder_module:adder_1_inst|output_1[8]  ; lcd_fifo:fifo_4_inst|buffer[8]     ; clock_divider_module:clk_inst|divcounter[23] ; adder_module:adder_1_inst|output_1[0] ; 0.500        ; 0.325      ; 1.074      ;
; -0.665 ; lcd_fifo:fifo_4_inst|buffer[7]         ; lcd_fifo:fifo_4_inst|array_reg~127 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 2.173      ; 3.404      ;
; -0.663 ; lcd_fifo:fifo_4_inst|buffer[4]         ; lcd_fifo:fifo_4_inst|array_reg~328 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 0.500        ; 2.457      ; 3.183      ;
; -0.654 ; lcd_fifo:fifo_4_inst|buffer[4]         ; lcd_fifo:fifo_4_inst|array_reg~328 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 1.966      ; 3.183      ;
; -0.649 ; lcd_fifo:fifo_4_inst|buffer[1]         ; lcd_fifo:fifo_4_inst|array_reg~121 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 2.130      ; 3.340      ;
; -0.643 ; adder_module:adder_1_inst|output_1[11] ; lcd_fifo:fifo_4_inst|buffer[11]    ; clock_divider_module:clk_inst|divcounter[23] ; adder_module:adder_1_inst|output_1[0] ; 0.500        ; 0.663      ; 1.294      ;
; -0.632 ; adder_module:adder_1_inst|output_1[4]  ; lcd_fifo:fifo_4_inst|buffer[4]     ; clock_divider_module:clk_inst|divcounter[23] ; adder_module:adder_1_inst|output_1[0] ; 0.500        ; 0.576      ; 1.207      ;
; -0.624 ; lcd_fifo:fifo_4_inst|buffer[0]         ; lcd_fifo:fifo_4_inst|array_reg~276 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 0.500        ; 2.889      ; 3.574      ;
; -0.622 ; lcd_fifo:fifo_4_inst|buffer[4]         ; lcd_fifo:fifo_4_inst|array_reg~340 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 0.500        ; 2.338      ; 3.119      ;
; -0.620 ; lcd_fifo:fifo_4_inst|buffer[3]         ; lcd_fifo:fifo_4_inst|array_reg~123 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 2.268      ; 3.452      ;
; -0.615 ; lcd_fifo:fifo_4_inst|buffer[0]         ; lcd_fifo:fifo_4_inst|array_reg~276 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 2.398      ; 3.574      ;
; -0.613 ; lcd_fifo:fifo_4_inst|buffer[4]         ; lcd_fifo:fifo_4_inst|array_reg~340 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 1.847      ; 3.119      ;
; -0.611 ; lcd_fifo:fifo_4_inst|buffer[7]         ; lcd_fifo:fifo_4_inst|array_reg~283 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 0.500        ; 2.565      ; 3.235      ;
; -0.611 ; lcd_fifo:fifo_4_inst|buffer[7]         ; lcd_fifo:fifo_4_inst|array_reg~127 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 0.500        ; 2.727      ; 3.404      ;
; -0.610 ; lcd_fifo:fifo_4_inst|buffer[2]         ; lcd_fifo:fifo_4_inst|array_reg~170 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 2.185      ; 3.360      ;
; -0.608 ; lcd_fifo:fifo_4_inst|buffer[2]         ; lcd_fifo:fifo_4_inst|array_reg~290 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 0.500        ; 2.338      ; 3.008      ;
; -0.608 ; lcd_fifo:fifo_4_inst|buffer[0]         ; lcd_fifo:fifo_4_inst|array_reg~336 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 0.500        ; 2.619      ; 3.380      ;
; -0.602 ; lcd_fifo:fifo_4_inst|buffer[7]         ; lcd_fifo:fifo_4_inst|array_reg~283 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 2.074      ; 3.235      ;
; -0.599 ; lcd_fifo:fifo_4_inst|buffer[2]         ; lcd_fifo:fifo_4_inst|array_reg~290 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 1.847      ; 3.008      ;
; -0.599 ; lcd_fifo:fifo_4_inst|buffer[0]         ; lcd_fifo:fifo_4_inst|array_reg~336 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 2.128      ; 3.380      ;
; -0.598 ; lcd_fifo:fifo_4_inst|buffer[4]         ; lcd_fifo:fifo_4_inst|array_reg~280 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 0.500        ; 2.657      ; 3.419      ;
; -0.597 ; lcd_fifo:fifo_4_inst|buffer[8]         ; lcd_fifo:fifo_4_inst|array_reg~296 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 0.500        ; 2.614      ; 3.272      ;
; -0.595 ; lcd_fifo:fifo_4_inst|buffer[1]         ; lcd_fifo:fifo_4_inst|array_reg~121 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 0.500        ; 2.684      ; 3.340      ;
; -0.594 ; lcd_fifo:fifo_4_inst|buffer[8]         ; lcd_fifo:fifo_4_inst|array_reg~344 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 0.500        ; 2.612      ; 3.269      ;
; -0.594 ; lcd_fifo:fifo_4_inst|buffer[2]         ; lcd_fifo:fifo_4_inst|array_reg~122 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 2.203      ; 3.361      ;
; -0.589 ; lcd_fifo:fifo_4_inst|buffer[4]         ; lcd_fifo:fifo_4_inst|array_reg~280 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 2.166      ; 3.419      ;
; -0.588 ; lcd_fifo:fifo_4_inst|buffer[8]         ; lcd_fifo:fifo_4_inst|array_reg~296 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 2.123      ; 3.272      ;
; -0.585 ; lcd_fifo:fifo_4_inst|buffer[8]         ; lcd_fifo:fifo_4_inst|array_reg~344 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 2.121      ; 3.269      ;
; -0.575 ; lcd_fifo:fifo_4_inst|buffer[4]         ; lcd_fifo:fifo_4_inst|array_reg~292 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 0.500        ; 2.395      ; 3.131      ;
; -0.575 ; lcd_fifo:fifo_4_inst|buffer[1]         ; lcd_fifo:fifo_4_inst|array_reg~277 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 0.500        ; 2.534      ; 3.170      ;
; -0.572 ; lcd_fifo:fifo_4_inst|buffer[7]         ; lcd_fifo:fifo_4_inst|array_reg~343 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 0.500        ; 2.312      ; 3.037      ;
; -0.566 ; lcd_fifo:fifo_4_inst|buffer[3]         ; lcd_fifo:fifo_4_inst|array_reg~123 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 0.500        ; 2.822      ; 3.452      ;
; -0.566 ; lcd_fifo:fifo_4_inst|buffer[4]         ; lcd_fifo:fifo_4_inst|array_reg~292 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 1.904      ; 3.131      ;
; -0.566 ; lcd_fifo:fifo_4_inst|buffer[1]         ; lcd_fifo:fifo_4_inst|array_reg~277 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 2.043      ; 3.170      ;
; -0.563 ; lcd_fifo:fifo_4_inst|buffer[7]         ; lcd_fifo:fifo_4_inst|array_reg~343 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 1.821      ; 3.037      ;
; -0.556 ; lcd_fifo:fifo_4_inst|buffer[2]         ; lcd_fifo:fifo_4_inst|array_reg~170 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 0.500        ; 2.739      ; 3.360      ;
; -0.552 ; adder_module:adder_1_inst|output_1[7]  ; lcd_fifo:fifo_4_inst|buffer[7]     ; clock_divider_module:clk_inst|divcounter[23] ; adder_module:adder_1_inst|output_1[0] ; 0.500        ; 0.606      ; 1.207      ;
; -0.549 ; lcd_fifo:fifo_4_inst|buffer[7]         ; lcd_fifo:fifo_4_inst|array_reg~331 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 0.500        ; 2.429      ; 3.038      ;
; -0.546 ; lcd_fifo:fifo_4_inst|buffer[1]         ; lcd_fifo:fifo_4_inst|array_reg~157 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 2.084      ; 3.190      ;
; -0.540 ; lcd_fifo:fifo_4_inst|buffer[2]         ; lcd_fifo:fifo_4_inst|array_reg~122 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 0.500        ; 2.757      ; 3.361      ;
; -0.540 ; lcd_fifo:fifo_4_inst|buffer[7]         ; lcd_fifo:fifo_4_inst|array_reg~331 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 1.938      ; 3.038      ;
; -0.538 ; lcd_fifo:fifo_4_inst|buffer[1]         ; lcd_fifo:fifo_4_inst|array_reg~169 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 2.097      ; 3.288      ;
; -0.520 ; lcd_fifo:fifo_4_inst|buffer[5]         ; lcd_fifo:fifo_4_inst|array_reg~293 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 0.500        ; 2.298      ; 2.972      ;
; -0.516 ; lcd_fifo:fifo_4_inst|buffer[10]        ; lcd_fifo:fifo_4_inst|array_reg~298 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 0.500        ; 2.591      ; 3.262      ;
; -0.511 ; lcd_fifo:fifo_4_inst|buffer[5]         ; lcd_fifo:fifo_4_inst|array_reg~293 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 1.807      ; 2.972      ;
; -0.509 ; adder_module:adder_1_inst|output_1[5]  ; lcd_fifo:fifo_4_inst|buffer[5]     ; clock_divider_module:clk_inst|divcounter[23] ; adder_module:adder_1_inst|output_1[0] ; 0.500        ; 0.618      ; 1.175      ;
; -0.507 ; lcd_fifo:fifo_4_inst|buffer[10]        ; lcd_fifo:fifo_4_inst|array_reg~298 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 2.100      ; 3.262      ;
; -0.506 ; lcd_fifo:fifo_4_inst|buffer[3]         ; lcd_fifo:fifo_4_inst|array_reg~171 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 2.253      ; 3.325      ;
; -0.499 ; lcd_fifo:fifo_4_inst|buffer[4]         ; lcd_fifo:fifo_4_inst|array_reg~172 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 2.168      ; 3.321      ;
; -0.492 ; lcd_fifo:fifo_4_inst|buffer[1]         ; lcd_fifo:fifo_4_inst|array_reg~157 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 0.500        ; 2.638      ; 3.190      ;
; -0.489 ; lcd_fifo:fifo_4_inst|buffer[3]         ; lcd_fifo:fifo_4_inst|array_reg~303 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 0.500        ; 3.237      ; 3.786      ;
; -0.488 ; lcd_fifo:fifo_4_inst|buffer[1]         ; lcd_fifo:fifo_4_inst|array_reg~337 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 0.500        ; 2.356      ; 3.005      ;
; -0.486 ; lcd_fifo:fifo_4_inst|buffer[9]         ; lcd_fifo:fifo_4_inst|array_reg~285 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 0.500        ; 2.684      ; 3.234      ;
; -0.484 ; lcd_fifo:fifo_4_inst|buffer[1]         ; lcd_fifo:fifo_4_inst|array_reg~169 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 0.500        ; 2.651      ; 3.288      ;
; -0.480 ; lcd_fifo:fifo_4_inst|buffer[7]         ; lcd_fifo:fifo_4_inst|array_reg~295 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 0.500        ; 2.301      ; 2.939      ;
; -0.480 ; lcd_fifo:fifo_4_inst|buffer[3]         ; lcd_fifo:fifo_4_inst|array_reg~303 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 2.746      ; 3.786      ;
; -0.479 ; lcd_fifo:fifo_4_inst|buffer[1]         ; lcd_fifo:fifo_4_inst|array_reg~325 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 0.500        ; 2.403      ; 3.037      ;
; -0.479 ; lcd_fifo:fifo_4_inst|buffer[2]         ; lcd_fifo:fifo_4_inst|array_reg~278 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 0.500        ; 2.594      ; 3.227      ;
; -0.479 ; lcd_fifo:fifo_4_inst|buffer[1]         ; lcd_fifo:fifo_4_inst|array_reg~337 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 1.865      ; 3.005      ;
; -0.477 ; lcd_fifo:fifo_4_inst|buffer[9]         ; lcd_fifo:fifo_4_inst|array_reg~285 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 2.193      ; 3.234      ;
; -0.474 ; lcd_fifo:fifo_4_inst|buffer[0]         ; lcd_fifo:fifo_4_inst|array_reg~288 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 0.500        ; 2.693      ; 3.328      ;
; -0.474 ; lcd_fifo:fifo_4_inst|buffer[5]         ; lcd_fifo:fifo_4_inst|array_reg~281 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 0.500        ; 2.610      ; 3.251      ;
; -0.472 ; lcd_fifo:fifo_4_inst|buffer[0]         ; lcd_fifo:fifo_4_inst|array_reg~300 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 0.500        ; 3.465      ; 4.002      ;
; -0.471 ; lcd_fifo:fifo_4_inst|buffer[4]         ; lcd_fifo:fifo_4_inst|array_reg~304 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 0.500        ; 3.173      ; 3.797      ;
; -0.471 ; lcd_fifo:fifo_4_inst|buffer[9]         ; lcd_fifo:fifo_4_inst|array_reg~345 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 0.500        ; 2.505      ; 2.980      ;
; -0.471 ; lcd_fifo:fifo_4_inst|buffer[7]         ; lcd_fifo:fifo_4_inst|array_reg~295 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 1.810      ; 2.939      ;
; -0.470 ; lcd_fifo:fifo_4_inst|buffer[1]         ; lcd_fifo:fifo_4_inst|array_reg~325 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 1.912      ; 3.037      ;
; -0.470 ; lcd_fifo:fifo_4_inst|buffer[2]         ; lcd_fifo:fifo_4_inst|array_reg~278 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 2.103      ; 3.227      ;
; -0.467 ; adder_module:adder_1_inst|output_1[9]  ; lcd_fifo:fifo_4_inst|buffer[9]     ; clock_divider_module:clk_inst|divcounter[23] ; adder_module:adder_1_inst|output_1[0] ; 0.500        ; 0.505      ; 1.034      ;
; -0.465 ; lcd_fifo:fifo_4_inst|buffer[0]         ; lcd_fifo:fifo_4_inst|array_reg~288 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 2.202      ; 3.328      ;
; -0.465 ; lcd_fifo:fifo_4_inst|buffer[5]         ; lcd_fifo:fifo_4_inst|array_reg~281 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 2.119      ; 3.251      ;
; -0.463 ; lcd_fifo:fifo_4_inst|buffer[0]         ; lcd_fifo:fifo_4_inst|array_reg~300 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 2.974      ; 4.002      ;
; -0.462 ; lcd_fifo:fifo_4_inst|buffer[4]         ; lcd_fifo:fifo_4_inst|array_reg~304 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 2.682      ; 3.797      ;
; -0.462 ; lcd_fifo:fifo_4_inst|buffer[9]         ; lcd_fifo:fifo_4_inst|array_reg~345 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 2.014      ; 2.980      ;
; -0.461 ; lcd_fifo:fifo_4_inst|buffer[7]         ; lcd_fifo:fifo_4_inst|array_reg~307 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 0.500        ; 3.142      ; 3.664      ;
; -0.460 ; lcd_fifo:fifo_4_inst|buffer[5]         ; lcd_fifo:fifo_4_inst|array_reg~341 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 0.500        ; 2.381      ; 3.002      ;
; -0.458 ; lcd_fifo:fifo_4_inst|buffer[3]         ; lcd_fifo:fifo_4_inst|array_reg~339 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 0.500        ; 2.415      ; 3.026      ;
; -0.452 ; lcd_fifo:fifo_4_inst|buffer[3]         ; lcd_fifo:fifo_4_inst|array_reg~171 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 0.500        ; 2.807      ; 3.325      ;
; -0.452 ; lcd_fifo:fifo_4_inst|buffer[7]         ; lcd_fifo:fifo_4_inst|array_reg~307 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 2.651      ; 3.664      ;
; -0.451 ; lcd_fifo:fifo_4_inst|buffer[5]         ; lcd_fifo:fifo_4_inst|array_reg~341 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 1.890      ; 3.002      ;
; -0.449 ; lcd_fifo:fifo_4_inst|buffer[3]         ; lcd_fifo:fifo_4_inst|array_reg~339 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 1.924      ; 3.026      ;
; -0.446 ; adder_module:adder_1_inst|output_1[6]  ; lcd_fifo:fifo_4_inst|buffer[6]     ; clock_divider_module:clk_inst|divcounter[23] ; adder_module:adder_1_inst|output_1[0] ; 0.500        ; 0.580      ; 1.014      ;
; -0.445 ; lcd_fifo:fifo_4_inst|buffer[4]         ; lcd_fifo:fifo_4_inst|array_reg~172 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 0.500        ; 2.722      ; 3.321      ;
; -0.440 ; lcd_fifo:fifo_4_inst|buffer[0]         ; lcd_fifo:fifo_4_inst|array_reg~324 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 0.500        ; 2.822      ; 3.356      ;
; -0.439 ; lcd_fifo:fifo_4_inst|buffer[3]         ; lcd_fifo:fifo_4_inst|array_reg~291 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 0.500        ; 2.416      ; 3.012      ;
; -0.438 ; lcd_fifo:fifo_4_inst|buffer[6]         ; lcd_fifo:fifo_4_inst|array_reg~294 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 0.500        ; 2.334      ; 2.926      ;
; -0.436 ; lcd_fifo:fifo_4_inst|buffer[0]         ; lcd_fifo:fifo_4_inst|array_reg~168 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 2.524      ; 3.627      ;
; -0.435 ; lcd_fifo:fifo_4_inst|buffer[11]        ; lcd_fifo:fifo_4_inst|array_reg~299 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 0.500        ; 2.251      ; 2.746      ;
; -0.435 ; lcd_fifo:fifo_4_inst|buffer[8]         ; lcd_fifo:fifo_4_inst|array_reg~284 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 0.500        ; 2.866      ; 3.456      ;
; -0.435 ; lcd_fifo:fifo_4_inst|buffer[5]         ; lcd_fifo:fifo_4_inst|array_reg~125 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 2.166      ; 3.258      ;
; -0.433 ; lcd_fifo:fifo_4_inst|buffer[10]        ; lcd_fifo:fifo_4_inst|array_reg~346 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 0.500        ; 2.660      ; 3.259      ;
; -0.431 ; lcd_fifo:fifo_4_inst|buffer[0]         ; lcd_fifo:fifo_4_inst|array_reg~324 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 2.331      ; 3.356      ;
; -0.430 ; lcd_fifo:fifo_4_inst|buffer[3]         ; lcd_fifo:fifo_4_inst|array_reg~291 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 1.925      ; 3.012      ;
; -0.429 ; lcd_fifo:fifo_4_inst|buffer[6]         ; lcd_fifo:fifo_4_inst|array_reg~294 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 1.843      ; 2.926      ;
; -0.428 ; lcd_fifo:fifo_4_inst|buffer[0]         ; lcd_fifo:fifo_4_inst|array_reg~120 ; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0] ; 1.000        ; 2.574      ; 3.668      ;
+--------+----------------------------------------+------------------------------------+----------------------------------------------+---------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'adder_module:adder_1_inst|output_1[0]'                                                                                                                                     ;
+--------+---------------------------------+------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                            ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; -0.504 ; lcd_fifo:fifo_4_inst|buffer[6]  ; lcd_fifo:fifo_4_inst|array_reg~90  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 3.365      ; 2.381      ;
; -0.494 ; lcd_fifo:fifo_4_inst|buffer[0]  ; lcd_fifo:fifo_4_inst|array_reg~84  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 3.704      ; 2.730      ;
; -0.484 ; lcd_fifo:fifo_4_inst|buffer[8]  ; lcd_fifo:fifo_4_inst|array_reg~92  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 3.601      ; 2.637      ;
; -0.462 ; lcd_fifo:fifo_4_inst|buffer[9]  ; lcd_fifo:fifo_4_inst|array_reg~93  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 3.435      ; 2.493      ;
; -0.458 ; lcd_fifo:fifo_4_inst|buffer[11] ; lcd_fifo:fifo_4_inst|array_reg~71  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 3.573      ; 2.635      ;
; -0.454 ; lcd_fifo:fifo_4_inst|buffer[10] ; lcd_fifo:fifo_4_inst|array_reg~70  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 3.923      ; 2.989      ;
; -0.454 ; lcd_fifo:fifo_4_inst|buffer[2]  ; lcd_fifo:fifo_4_inst|array_reg~86  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 3.362      ; 2.428      ;
; -0.447 ; lcd_fifo:fifo_4_inst|buffer[9]  ; lcd_fifo:fifo_4_inst|array_reg~381 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 3.444      ; 2.517      ;
; -0.444 ; lcd_fifo:fifo_4_inst|buffer[1]  ; lcd_fifo:fifo_4_inst|array_reg~85  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 3.405      ; 2.481      ;
; -0.444 ; lcd_fifo:fifo_4_inst|buffer[10] ; lcd_fifo:fifo_4_inst|array_reg~118 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 3.788      ; 2.864      ;
; -0.436 ; lcd_fifo:fifo_4_inst|buffer[3]  ; lcd_fifo:fifo_4_inst|array_reg~63  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 3.744      ; 2.828      ;
; -0.435 ; lcd_fifo:fifo_4_inst|buffer[8]  ; lcd_fifo:fifo_4_inst|array_reg~68  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 3.928      ; 3.013      ;
; -0.430 ; lcd_fifo:fifo_4_inst|buffer[9]  ; lcd_fifo:fifo_4_inst|array_reg~321 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 3.401      ; 2.491      ;
; -0.423 ; lcd_fifo:fifo_4_inst|buffer[9]  ; lcd_fifo:fifo_4_inst|array_reg~69  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 3.736      ; 2.833      ;
; -0.419 ; lcd_fifo:fifo_4_inst|buffer[11] ; lcd_fifo:fifo_4_inst|array_reg~95  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 3.184      ; 2.285      ;
; -0.419 ; lcd_fifo:fifo_4_inst|buffer[10] ; lcd_fifo:fifo_4_inst|array_reg~154 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 3.474      ; 2.575      ;
; -0.417 ; lcd_fifo:fifo_4_inst|buffer[7]  ; lcd_fifo:fifo_4_inst|array_reg~67  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 3.695      ; 2.798      ;
; -0.414 ; lcd_fifo:fifo_4_inst|buffer[10] ; lcd_fifo:fifo_4_inst|array_reg~382 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 3.620      ; 2.726      ;
; -0.409 ; lcd_fifo:fifo_4_inst|buffer[3]  ; lcd_fifo:fifo_4_inst|array_reg~315 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 3.390      ; 2.501      ;
; -0.403 ; lcd_fifo:fifo_4_inst|buffer[8]  ; lcd_fifo:fifo_4_inst|array_reg~368 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 4.091      ; 3.208      ;
; -0.403 ; lcd_fifo:fifo_4_inst|buffer[6]  ; lcd_fifo:fifo_4_inst|array_reg~378 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 3.371      ; 2.488      ;
; -0.400 ; lcd_fifo:fifo_4_inst|buffer[3]  ; lcd_fifo:fifo_4_inst|array_reg~87  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 3.416      ; 2.536      ;
; -0.390 ; lcd_fifo:fifo_4_inst|buffer[3]  ; lcd_fifo:fifo_4_inst|array_reg~375 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 3.433      ; 2.563      ;
; -0.387 ; lcd_fifo:fifo_4_inst|buffer[2]  ; lcd_fifo:fifo_4_inst|array_reg~374 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 3.357      ; 2.490      ;
; -0.386 ; lcd_fifo:fifo_4_inst|buffer[5]  ; lcd_fifo:fifo_4_inst|array_reg~65  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 3.635      ; 2.769      ;
; -0.385 ; lcd_fifo:fifo_4_inst|buffer[11] ; lcd_fifo:fifo_4_inst|array_reg~383 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 3.215      ; 2.350      ;
; -0.380 ; lcd_fifo:fifo_4_inst|buffer[10] ; lcd_fifo:fifo_4_inst|array_reg~82  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 3.484      ; 2.624      ;
; -0.373 ; lcd_fifo:fifo_4_inst|buffer[6]  ; lcd_fifo:fifo_4_inst|array_reg~66  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 3.673      ; 2.820      ;
; -0.373 ; lcd_fifo:fifo_4_inst|buffer[9]  ; lcd_fifo:fifo_4_inst|array_reg~153 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 3.338      ; 2.485      ;
; -0.371 ; lcd_fifo:fifo_4_inst|buffer[9]  ; lcd_fifo:fifo_4_inst|array_reg~117 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 3.579      ; 2.728      ;
; -0.362 ; lcd_fifo:fifo_4_inst|buffer[11] ; lcd_fifo:fifo_4_inst|array_reg~191 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 3.126      ; 2.284      ;
; -0.357 ; lcd_fifo:fifo_4_inst|buffer[8]  ; lcd_fifo:fifo_4_inst|array_reg~212 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 3.731      ; 2.894      ;
; -0.357 ; lcd_fifo:fifo_4_inst|buffer[6]  ; lcd_fifo:fifo_4_inst|array_reg~318 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 3.323      ; 2.486      ;
; -0.351 ; lcd_fifo:fifo_4_inst|buffer[11] ; lcd_fifo:fifo_4_inst|array_reg~155 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 3.063      ; 2.232      ;
; -0.351 ; lcd_fifo:fifo_4_inst|buffer[9]  ; lcd_fifo:fifo_4_inst|array_reg~381 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; 0.000        ; 2.868      ; 2.517      ;
; -0.344 ; lcd_fifo:fifo_4_inst|buffer[11] ; lcd_fifo:fifo_4_inst|array_reg~323 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 3.153      ; 2.329      ;
; -0.344 ; lcd_fifo:fifo_4_inst|buffer[6]  ; lcd_fifo:fifo_4_inst|array_reg~90  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; 0.000        ; 2.725      ; 2.381      ;
; -0.343 ; lcd_fifo:fifo_4_inst|buffer[6]  ; lcd_fifo:fifo_4_inst|array_reg~366 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 3.838      ; 3.015      ;
; -0.343 ; lcd_fifo:fifo_4_inst|buffer[0]  ; lcd_fifo:fifo_4_inst|array_reg~144 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 3.576      ; 2.753      ;
; -0.338 ; lcd_fifo:fifo_4_inst|buffer[11] ; lcd_fifo:fifo_4_inst|array_reg~119 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 3.423      ; 2.605      ;
; -0.334 ; lcd_fifo:fifo_4_inst|buffer[9]  ; lcd_fifo:fifo_4_inst|array_reg~321 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; 0.000        ; 2.825      ; 2.491      ;
; -0.334 ; lcd_fifo:fifo_4_inst|buffer[0]  ; lcd_fifo:fifo_4_inst|array_reg~84  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; 0.000        ; 3.064      ; 2.730      ;
; -0.333 ; lcd_fifo:fifo_4_inst|buffer[9]  ; lcd_fifo:fifo_4_inst|array_reg~213 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 3.551      ; 2.738      ;
; -0.328 ; lcd_fifo:fifo_4_inst|buffer[8]  ; lcd_fifo:fifo_4_inst|array_reg~8   ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 3.732      ; 2.924      ;
; -0.327 ; lcd_fifo:fifo_4_inst|buffer[8]  ; lcd_fifo:fifo_4_inst|array_reg~152 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 3.435      ; 2.628      ;
; -0.324 ; lcd_fifo:fifo_4_inst|buffer[8]  ; lcd_fifo:fifo_4_inst|array_reg~380 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 3.538      ; 2.734      ;
; -0.324 ; lcd_fifo:fifo_4_inst|buffer[8]  ; lcd_fifo:fifo_4_inst|array_reg~92  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; 0.000        ; 2.961      ; 2.637      ;
; -0.323 ; lcd_fifo:fifo_4_inst|buffer[11] ; lcd_fifo:fifo_4_inst|array_reg~371 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 3.760      ; 2.957      ;
; -0.321 ; lcd_fifo:fifo_4_inst|buffer[5]  ; lcd_fifo:fifo_4_inst|array_reg~89  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 3.225      ; 2.424      ;
; -0.320 ; lcd_fifo:fifo_4_inst|buffer[10] ; lcd_fifo:fifo_4_inst|array_reg~94  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 3.525      ; 2.725      ;
; -0.318 ; lcd_fifo:fifo_4_inst|buffer[10] ; lcd_fifo:fifo_4_inst|array_reg~382 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; 0.000        ; 3.044      ; 2.726      ;
; -0.314 ; lcd_fifo:fifo_4_inst|buffer[11] ; lcd_fifo:fifo_4_inst|array_reg~227 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 3.605      ; 2.811      ;
; -0.313 ; lcd_fifo:fifo_4_inst|buffer[3]  ; lcd_fifo:fifo_4_inst|array_reg~315 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; 0.000        ; 2.814      ; 2.501      ;
; -0.312 ; lcd_fifo:fifo_4_inst|buffer[11] ; lcd_fifo:fifo_4_inst|array_reg~275 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 3.113      ; 2.321      ;
; -0.310 ; lcd_fifo:fifo_4_inst|buffer[10] ; lcd_fifo:fifo_4_inst|array_reg~214 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 3.726      ; 2.936      ;
; -0.310 ; lcd_fifo:fifo_4_inst|buffer[9]  ; lcd_fifo:fifo_4_inst|array_reg~369 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 3.898      ; 3.108      ;
; -0.310 ; lcd_fifo:fifo_4_inst|buffer[0]  ; lcd_fifo:fifo_4_inst|array_reg~60  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 3.953      ; 3.163      ;
; -0.308 ; lcd_fifo:fifo_4_inst|buffer[5]  ; lcd_fifo:fifo_4_inst|array_reg~317 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 3.280      ; 2.492      ;
; -0.308 ; lcd_fifo:fifo_4_inst|buffer[8]  ; lcd_fifo:fifo_4_inst|array_reg~80  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 3.421      ; 2.633      ;
; -0.308 ; lcd_fifo:fifo_4_inst|buffer[11] ; lcd_fifo:fifo_4_inst|array_reg~47  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 3.384      ; 2.596      ;
; -0.308 ; lcd_fifo:fifo_4_inst|buffer[9]  ; lcd_fifo:fifo_4_inst|array_reg~45  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 3.535      ; 2.747      ;
; -0.307 ; lcd_fifo:fifo_4_inst|buffer[2]  ; lcd_fifo:fifo_4_inst|array_reg~62  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 3.673      ; 2.886      ;
; -0.307 ; lcd_fifo:fifo_4_inst|buffer[8]  ; lcd_fifo:fifo_4_inst|array_reg~368 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; 0.000        ; 3.515      ; 3.208      ;
; -0.307 ; lcd_fifo:fifo_4_inst|buffer[6]  ; lcd_fifo:fifo_4_inst|array_reg~378 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; 0.000        ; 2.795      ; 2.488      ;
; -0.306 ; lcd_fifo:fifo_4_inst|buffer[6]  ; lcd_fifo:fifo_4_inst|array_reg~186 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 3.225      ; 2.439      ;
; -0.304 ; lcd_fifo:fifo_4_inst|buffer[8]  ; lcd_fifo:fifo_4_inst|array_reg~320 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 3.498      ; 2.714      ;
; -0.303 ; lcd_fifo:fifo_4_inst|buffer[1]  ; lcd_fifo:fifo_4_inst|array_reg~205 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 3.508      ; 2.725      ;
; -0.303 ; lcd_fifo:fifo_4_inst|buffer[8]  ; lcd_fifo:fifo_4_inst|array_reg~116 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 3.791      ; 3.008      ;
; -0.302 ; lcd_fifo:fifo_4_inst|buffer[8]  ; lcd_fifo:fifo_4_inst|array_reg~356 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 3.485      ; 2.703      ;
; -0.302 ; lcd_fifo:fifo_4_inst|buffer[9]  ; lcd_fifo:fifo_4_inst|array_reg~93  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; 0.000        ; 2.795      ; 2.493      ;
; -0.300 ; lcd_fifo:fifo_4_inst|buffer[8]  ; lcd_fifo:fifo_4_inst|array_reg~224 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 3.936      ; 3.156      ;
; -0.300 ; lcd_fifo:fifo_4_inst|buffer[10] ; lcd_fifo:fifo_4_inst|array_reg~190 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 3.466      ; 2.686      ;
; -0.299 ; lcd_fifo:fifo_4_inst|buffer[8]  ; lcd_fifo:fifo_4_inst|array_reg~44  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 3.733      ; 2.954      ;
; -0.298 ; lcd_fifo:fifo_4_inst|buffer[11] ; lcd_fifo:fifo_4_inst|array_reg~71  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; 0.000        ; 2.933      ; 2.635      ;
; -0.297 ; lcd_fifo:fifo_4_inst|buffer[5]  ; lcd_fifo:fifo_4_inst|array_reg~113 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 3.473      ; 2.696      ;
; -0.296 ; lcd_fifo:fifo_4_inst|buffer[10] ; lcd_fifo:fifo_4_inst|array_reg~322 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 3.496      ; 2.720      ;
; -0.294 ; lcd_fifo:fifo_4_inst|buffer[3]  ; lcd_fifo:fifo_4_inst|array_reg~375 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; 0.000        ; 2.857      ; 2.563      ;
; -0.294 ; lcd_fifo:fifo_4_inst|buffer[10] ; lcd_fifo:fifo_4_inst|array_reg~70  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; 0.000        ; 3.283      ; 2.989      ;
; -0.294 ; lcd_fifo:fifo_4_inst|buffer[2]  ; lcd_fifo:fifo_4_inst|array_reg~86  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; 0.000        ; 2.722      ; 2.428      ;
; -0.292 ; lcd_fifo:fifo_4_inst|buffer[7]  ; lcd_fifo:fifo_4_inst|array_reg~79  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 3.206      ; 2.434      ;
; -0.291 ; lcd_fifo:fifo_4_inst|buffer[5]  ; lcd_fifo:fifo_4_inst|array_reg~365 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 3.806      ; 3.035      ;
; -0.291 ; lcd_fifo:fifo_4_inst|buffer[6]  ; lcd_fifo:fifo_4_inst|array_reg~114 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 3.513      ; 2.742      ;
; -0.291 ; lcd_fifo:fifo_4_inst|buffer[2]  ; lcd_fifo:fifo_4_inst|array_reg~374 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; 0.000        ; 2.781      ; 2.490      ;
; -0.289 ; lcd_fifo:fifo_4_inst|buffer[11] ; lcd_fifo:fifo_4_inst|array_reg~383 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; 0.000        ; 2.639      ; 2.350      ;
; -0.288 ; lcd_fifo:fifo_4_inst|buffer[7]  ; lcd_fifo:fifo_4_inst|array_reg~91  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 3.244      ; 2.476      ;
; -0.288 ; lcd_fifo:fifo_4_inst|buffer[9]  ; lcd_fifo:fifo_4_inst|array_reg~81  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 3.241      ; 2.473      ;
; -0.287 ; lcd_fifo:fifo_4_inst|buffer[8]  ; lcd_fifo:fifo_4_inst|array_reg~188 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 3.466      ; 2.699      ;
; -0.284 ; lcd_fifo:fifo_4_inst|buffer[1]  ; lcd_fifo:fifo_4_inst|array_reg~85  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; 0.000        ; 2.765      ; 2.481      ;
; -0.284 ; lcd_fifo:fifo_4_inst|buffer[10] ; lcd_fifo:fifo_4_inst|array_reg~118 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; 0.000        ; 3.148      ; 2.864      ;
; -0.283 ; lcd_fifo:fifo_4_inst|buffer[9]  ; lcd_fifo:fifo_4_inst|array_reg~237 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 3.252      ; 2.489      ;
; -0.281 ; lcd_fifo:fifo_4_inst|buffer[3]  ; lcd_fifo:fifo_4_inst|array_reg~111 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 3.569      ; 2.808      ;
; -0.280 ; lcd_fifo:fifo_4_inst|buffer[5]  ; lcd_fifo:fifo_4_inst|array_reg~209 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 3.500      ; 2.740      ;
; -0.280 ; lcd_fifo:fifo_4_inst|buffer[8]  ; lcd_fifo:fifo_4_inst|array_reg~260 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 3.464      ; 2.704      ;
; -0.280 ; lcd_fifo:fifo_4_inst|buffer[0]  ; lcd_fifo:fifo_4_inst|array_reg~372 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 3.557      ; 2.797      ;
; -0.279 ; lcd_fifo:fifo_4_inst|buffer[7]  ; lcd_fifo:fifo_4_inst|array_reg~151 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 3.192      ; 2.433      ;
; -0.279 ; lcd_fifo:fifo_4_inst|buffer[7]  ; lcd_fifo:fifo_4_inst|array_reg~115 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 3.509      ; 2.750      ;
; -0.278 ; lcd_fifo:fifo_4_inst|buffer[1]  ; lcd_fifo:fifo_4_inst|array_reg~61  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 3.629      ; 2.871      ;
; -0.277 ; lcd_fifo:fifo_4_inst|buffer[7]  ; lcd_fifo:fifo_4_inst|array_reg~235 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 3.208      ; 2.451      ;
; -0.276 ; lcd_fifo:fifo_4_inst|buffer[10] ; lcd_fifo:fifo_4_inst|array_reg~370 ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; -0.500       ; 4.087      ; 3.331      ;
; -0.276 ; lcd_fifo:fifo_4_inst|buffer[3]  ; lcd_fifo:fifo_4_inst|array_reg~63  ; adder_module:adder_1_inst|output_1[0] ; adder_module:adder_1_inst|output_1[0] ; 0.000        ; 3.104      ; 2.828      ;
+--------+---------------------------------+------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock_divider_module:clk_inst|divcounter[23]'                                                                                                                                                                                                                                              ;
+--------+----------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                                                                                           ; Launch Clock                                 ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; -0.275 ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|lcd_data[2]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.850      ; 0.659      ;
; -0.274 ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|lcd_data[7]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.850      ; 0.660      ;
; -0.273 ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|lcd_data[4]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.850      ; 0.661      ;
; -0.270 ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|lcd_data[6]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.850      ; 0.664      ;
; -0.270 ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|lcd_data[5]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.850      ; 0.664      ;
; -0.240 ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|start_writing_result                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.850      ; 0.694      ;
; -0.211 ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|lcd_data[3]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.846      ; 0.719      ;
; -0.174 ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|result_title_finished                                                                ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.851      ; 0.761      ;
; -0.167 ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|command_delay                                                                        ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.851      ; 0.768      ;
; -0.076 ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|point_counter[2]                                                                     ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.846      ; 0.854      ;
; -0.072 ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|enable                                                                               ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.851      ; 0.863      ;
; -0.036 ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|cursor_address[5]                                                                    ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.850      ; 0.898      ;
; -0.029 ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|lcd_data[0]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.850      ; 0.905      ;
; -0.022 ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|lcd_data[1]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.846      ; 0.908      ;
; 0.002  ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|cursor_address[6]                                                                    ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.849      ; 0.935      ;
; 0.003  ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|cursor_address[1]                                                                    ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.850      ; 0.937      ;
; 0.003  ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|cursor_address[3]                                                                    ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.850      ; 0.937      ;
; 0.003  ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|write_address                                                                        ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.849      ; 0.936      ;
; 0.003  ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|rs                                                                                   ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.849      ; 0.936      ;
; 0.007  ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|entry_1_finished                                                                     ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.849      ; 0.940      ;
; 0.082  ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|cursor_address[4]                                                                    ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.850      ; 1.016      ;
; 0.117  ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|cursor_address[0]                                                                    ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.850      ; 1.051      ;
; 0.124  ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|cursor_address[2]                                                                    ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.850      ; 1.058      ;
; 0.174  ; queue_module:queue_1_inst|r_ptr_reg[0]             ; queue_module:queue_1_inst|r_ptr_reg[0]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.056      ; 0.314      ;
; 0.175  ; lcd_module:write_to_lcd_inst|enable                ; lcd_module:write_to_lcd_inst|enable                                                                               ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.307      ;
; 0.175  ; lcd_module:write_to_lcd_inst|rs                    ; lcd_module:write_to_lcd_inst|rs                                                                                   ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.307      ;
; 0.175  ; lcd_module:write_to_lcd_inst|point_counter[1]      ; lcd_module:write_to_lcd_inst|point_counter[1]                                                                     ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.307      ;
; 0.175  ; lcd_module:write_to_lcd_inst|point_counter[0]      ; lcd_module:write_to_lcd_inst|point_counter[0]                                                                     ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.307      ;
; 0.175  ; lcd_module:write_to_lcd_inst|cursor_address[4]     ; lcd_module:write_to_lcd_inst|cursor_address[4]                                                                    ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.307      ;
; 0.175  ; lcd_module:write_to_lcd_inst|cursor_address[2]     ; lcd_module:write_to_lcd_inst|cursor_address[2]                                                                    ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.307      ;
; 0.175  ; lcd_module:write_to_lcd_inst|cursor_address[5]     ; lcd_module:write_to_lcd_inst|cursor_address[5]                                                                    ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.307      ;
; 0.175  ; lcd_module:write_to_lcd_inst|result_title_finished ; lcd_module:write_to_lcd_inst|result_title_finished                                                                ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.307      ;
; 0.175  ; lcd_module:write_to_lcd_inst|start_writing_result  ; lcd_module:write_to_lcd_inst|start_writing_result                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.307      ;
; 0.175  ; lcd_module:write_to_lcd_inst|write_address         ; lcd_module:write_to_lcd_inst|write_address                                                                        ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.307      ;
; 0.175  ; lcd_module:write_to_lcd_inst|entry_1_finished      ; lcd_module:write_to_lcd_inst|entry_1_finished                                                                     ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.307      ;
; 0.176  ; fifo_module:fifo_1_inst|r_ptr_reg[3]               ; fifo_module:fifo_1_inst|r_ptr_reg[3]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.047      ; 0.307      ;
; 0.176  ; fifo_module:fifo_1_inst|r_ptr_reg[4]               ; fifo_module:fifo_1_inst|r_ptr_reg[4]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.047      ; 0.307      ;
; 0.176  ; fifo_module:fifo_1_inst|r_ptr_reg[2]               ; fifo_module:fifo_1_inst|r_ptr_reg[2]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.047      ; 0.307      ;
; 0.176  ; fifo_module:fifo_1_inst|r_ptr_reg[1]               ; fifo_module:fifo_1_inst|r_ptr_reg[1]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.047      ; 0.307      ;
; 0.176  ; queue_module:queue_1_inst|r_ptr_reg[2]             ; queue_module:queue_1_inst|r_ptr_reg[2]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.047      ; 0.307      ;
; 0.176  ; queue_module:queue_1_inst|r_ptr_reg[4]             ; queue_module:queue_1_inst|r_ptr_reg[4]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.047      ; 0.307      ;
; 0.176  ; queue_module:queue_1_inst|r_ptr_reg[3]             ; queue_module:queue_1_inst|r_ptr_reg[3]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.047      ; 0.307      ;
; 0.176  ; queue_module:queue_1_inst|r_ptr_reg[1]             ; queue_module:queue_1_inst|r_ptr_reg[1]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.047      ; 0.307      ;
; 0.178  ; lcd_module:write_to_lcd_inst|up_counter[3]         ; lcd_module:write_to_lcd_inst|up_counter[3]                                                                        ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.045      ; 0.307      ;
; 0.183  ; fifo_module:fifo_1_inst|r_ptr_reg[0]               ; fifo_module:fifo_1_inst|r_ptr_reg[0]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.047      ; 0.314      ;
; 0.185  ; lcd_module:write_to_lcd_inst|up_counter[2]         ; lcd_module:write_to_lcd_inst|up_counter[2]                                                                        ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.045      ; 0.314      ;
; 0.199  ; lcd_module:write_to_lcd_inst|point_counter[0]      ; lcd_module:write_to_lcd_inst|point_counter[1]                                                                     ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.331      ;
; 0.201  ; lcd_module:write_to_lcd_inst|already_read          ; lcd_module:write_to_lcd_inst|already_read                                                                         ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; lcd_fifo:fifo_4_inst|full_reg                      ; lcd_fifo:fifo_4_inst|full_reg                                                                                     ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.022      ; 0.307      ;
; 0.205  ; lcd_module:write_to_lcd_inst|up_counter[3]         ; lcd_module:write_to_lcd_inst|up_counter[2]                                                                        ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.045      ; 0.334      ;
; 0.232  ; queue_module:queue_2_inst|output_1[6]              ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.232      ; 0.568      ;
; 0.239  ; queue_module:queue_2_inst|output_1[4]              ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.232      ; 0.575      ;
; 0.242  ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|point_counter[1]                                                                     ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.846      ; 1.172      ;
; 0.242  ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|point_counter[0]                                                                     ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.846      ; 1.172      ;
; 0.243  ; fifo_module:fifo_1_inst|r_ptr_reg[3]               ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a0~porta_address_reg0 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.246      ; 0.593      ;
; 0.261  ; fifo_module:fifo_1_inst|r_ptr_reg[1]               ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a0~portb_address_reg0 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.248      ; 0.613      ;
; 0.267  ; lcd_module:write_to_lcd_inst|up_counter[0]         ; lcd_module:write_to_lcd_inst|up_counter[3]                                                                        ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.045      ; 0.396      ;
; 0.268  ; lcd_module:write_to_lcd_inst|lcd_data[2]           ; lcd_module:write_to_lcd_inst|lcd_data[2]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.400      ;
; 0.268  ; fifo_module:fifo_1_inst|r_ptr_reg[4]               ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a0~portb_address_reg0 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.248      ; 0.620      ;
; 0.269  ; fifo_module:fifo_1_inst|r_ptr_reg[0]               ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a0~porta_address_reg0 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.246      ; 0.619      ;
; 0.272  ; lcd_module:write_to_lcd_inst|lcd_data[6]           ; lcd_module:write_to_lcd_inst|lcd_data[6]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.404      ;
; 0.272  ; lcd_module:write_to_lcd_inst|lcd_data[4]           ; lcd_module:write_to_lcd_inst|lcd_data[4]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.404      ;
; 0.272  ; lcd_module:write_to_lcd_inst|lcd_data[3]           ; lcd_module:write_to_lcd_inst|lcd_data[3]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.404      ;
; 0.272  ; lcd_module:write_to_lcd_inst|cursor_address[1]     ; lcd_module:write_to_lcd_inst|cursor_address[1]                                                                    ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.404      ;
; 0.272  ; fifo_module:fifo_1_inst|r_ptr_reg[0]               ; fifo_module:fifo_1_inst|r_ptr_reg[3]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.047      ; 0.403      ;
; 0.272  ; lcd_module:write_to_lcd_inst|command_delay         ; lcd_module:write_to_lcd_inst|enable                                                                               ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.404      ;
; 0.273  ; fifo_module:fifo_1_inst|r_ptr_reg[0]               ; fifo_module:fifo_1_inst|r_ptr_reg[2]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.047      ; 0.404      ;
; 0.273  ; fifo_module:fifo_1_inst|r_ptr_reg[0]               ; fifo_module:fifo_1_inst|r_ptr_reg[1]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.047      ; 0.404      ;
; 0.274  ; fifo_module:fifo_1_inst|r_ptr_reg[2]               ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a0~portb_address_reg0 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.248      ; 0.626      ;
; 0.274  ; queue_module:queue_1_inst|r_ptr_reg[2]             ; queue_module:queue_1_inst|r_ptr_reg[4]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.047      ; 0.405      ;
; 0.276  ; lcd_module:write_to_lcd_inst|cursor_address[3]     ; lcd_module:write_to_lcd_inst|cursor_address[3]                                                                    ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.408      ;
; 0.290  ; fifo_module:fifo_1_inst|r_ptr_reg[3]               ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a0~portb_address_reg0 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.248      ; 0.642      ;
; 0.301  ; queue_module:queue_1_inst|r_ptr_reg[1]             ; queue_module:queue_1_inst|r_ptr_reg[3]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.047      ; 0.432      ;
; 0.303  ; lcd_fifo:fifo_4_inst|r_ptr_reg[4]                  ; lcd_fifo:fifo_4_inst|r_ptr_reg[4]                                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.435      ;
; 0.303  ; fifo_module:fifo_1_inst|r_ptr_reg[2]               ; fifo_module:fifo_1_inst|r_ptr_reg[3]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.047      ; 0.434      ;
; 0.309  ; fifo_module:fifo_1_inst|r_ptr_reg[1]               ; fifo_module:fifo_1_inst|r_ptr_reg[2]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.047      ; 0.440      ;
; 0.310  ; lcd_fifo:fifo_4_inst|r_ptr_reg[0]                  ; lcd_fifo:fifo_4_inst|r_ptr_reg[0]                                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.442      ;
; 0.310  ; fifo_module:fifo_1_inst|r_ptr_reg[1]               ; fifo_module:fifo_1_inst|r_ptr_reg[3]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.047      ; 0.441      ;
; 0.314  ; lcd_fifo:fifo_4_inst|r_ptr_reg[2]                  ; lcd_fifo:fifo_4_inst|r_ptr_reg[2]                                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.446      ;
; 0.317  ; lcd_fifo:fifo_4_inst|r_ptr_reg[3]                  ; lcd_fifo:fifo_4_inst|r_ptr_reg[3]                                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.449      ;
; 0.319  ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|entry_from_fifo[1]                                                                   ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.838      ; 1.241      ;
; 0.321  ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|entry_from_fifo[3]                                                                   ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.838      ; 1.243      ;
; 0.322  ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|entry_from_fifo[2]                                                                   ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.838      ; 1.244      ;
; 0.323  ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|entry_from_fifo[0]                                                                   ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.838      ; 1.245      ;
; 0.334  ; lcd_module:write_to_lcd_inst|lcd_data[7]           ; lcd_module:write_to_lcd_inst|lcd_data[7]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.466      ;
; 0.340  ; lcd_module:write_to_lcd_inst|lcd_data[1]           ; lcd_module:write_to_lcd_inst|lcd_data[1]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.472      ;
; 0.347  ; lcd_module:write_to_lcd_inst|lcd_data[5]           ; lcd_module:write_to_lcd_inst|lcd_data[5]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.479      ;
; 0.353  ; lcd_module:write_to_lcd_inst|entry_from_fifo[1]    ; lcd_module:write_to_lcd_inst|entry_from_fifo[1]                                                                   ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.047      ; 0.484      ;
; 0.356  ; lcd_module:write_to_lcd_inst|entry_from_fifo[2]    ; lcd_module:write_to_lcd_inst|entry_from_fifo[2]                                                                   ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.047      ; 0.487      ;
; 0.358  ; fifo_module:fifo_1_inst|r_ptr_reg[0]               ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a0~portb_address_reg0 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.248      ; 0.710      ;
; 0.362  ; lcd_module:write_to_lcd_inst|up_counter[0]         ; lcd_module:write_to_lcd_inst|up_counter[2]                                                                        ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.045      ; 0.491      ;
; 0.363  ; lcd_module:write_to_lcd_inst|result_title_finished ; lcd_module:write_to_lcd_inst|start_writing_result                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.047      ; 0.494      ;
; 0.367  ; queue_module:queue_1_inst|r_ptr_reg[1]             ; queue_module:queue_1_inst|r_ptr_reg[2]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.047      ; 0.498      ;
; 0.374  ; queue_module:queue_1_inst|r_ptr_reg[3]             ; queue_module:queue_1_inst|r_ptr_reg[4]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.047      ; 0.505      ;
; 0.380  ; fifo_module:fifo_1_inst|r_ptr_reg[1]               ; fifo_module:fifo_1_inst|altsyncram:array_reg_rtl_0|altsyncram_umh1:auto_generated|ram_block1a0~porta_address_reg0 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.246      ; 0.730      ;
; 0.380  ; queue_module:queue_1_inst|r_ptr_reg[4]             ; queue_module:queue_2_inst|output_1[4]                                                                             ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.046      ; 0.510      ;
; 0.381  ; queue_module:queue_1_inst|r_ptr_reg[2]             ; queue_module:queue_1_inst|r_ptr_reg[3]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.047      ; 0.512      ;
; 0.385  ; queue_module:queue_1_inst|r_ptr_reg[4]             ; queue_module:queue_2_inst|output_1[5]                                                                             ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.259      ; 0.728      ;
; 0.389  ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|already_read                                                                         ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.025      ; 0.498      ;
; 0.398  ; lcd_module:write_to_lcd_inst|up_counter[2]         ; lcd_module:write_to_lcd_inst|up_counter[3]                                                                        ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.045      ; 0.527      ;
+--------+----------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                          ;
+-------+----------------------------------------------+----------------------------------------------+----------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock                                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+----------------------------------------------+-------------+--------------+------------+------------+
; 0.289 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[5]  ; clk                                          ; clk         ; 0.000        ; 0.048      ; 0.421      ;
; 0.289 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[3]  ; clk                                          ; clk         ; 0.000        ; 0.048      ; 0.421      ;
; 0.295 ; clock_divider_module:clk_inst|divcounter[19] ; clock_divider_module:clk_inst|divcounter[19] ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.428      ;
; 0.295 ; clock_divider_module:clk_inst|divcounter[17] ; clock_divider_module:clk_inst|divcounter[17] ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.428      ;
; 0.295 ; clock_divider_module:clk_inst|divcounter[12] ; clock_divider_module:clk_inst|divcounter[12] ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.428      ;
; 0.295 ; clock_divider_module:clk_inst|divcounter[11] ; clock_divider_module:clk_inst|divcounter[11] ; clk                                          ; clk         ; 0.000        ; 0.048      ; 0.427      ;
; 0.296 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[20] ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.429      ;
; 0.296 ; clock_divider_module:clk_inst|divcounter[10] ; clock_divider_module:clk_inst|divcounter[10] ; clk                                          ; clk         ; 0.000        ; 0.048      ; 0.428      ;
; 0.296 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[9]  ; clk                                          ; clk         ; 0.000        ; 0.048      ; 0.428      ;
; 0.296 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[1]  ; clk                                          ; clk         ; 0.000        ; 0.048      ; 0.428      ;
; 0.297 ; clock_divider_module:clk_inst|divcounter[16] ; clock_divider_module:clk_inst|divcounter[16] ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.430      ;
; 0.297 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[4]  ; clk                                          ; clk         ; 0.000        ; 0.048      ; 0.429      ;
; 0.297 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[2]  ; clk                                          ; clk         ; 0.000        ; 0.048      ; 0.429      ;
; 0.308 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[0]  ; clk                                          ; clk         ; 0.000        ; 0.048      ; 0.440      ;
; 0.438 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[4]  ; clk                                          ; clk         ; 0.000        ; 0.048      ; 0.570      ;
; 0.442 ; clock_divider_module:clk_inst|divcounter[11] ; clock_divider_module:clk_inst|divcounter[12] ; clk                                          ; clk         ; 0.000        ; 0.050      ; 0.576      ;
; 0.444 ; clock_divider_module:clk_inst|divcounter[19] ; clock_divider_module:clk_inst|divcounter[20] ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.577      ;
; 0.445 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[10] ; clk                                          ; clk         ; 0.000        ; 0.048      ; 0.577      ;
; 0.445 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[2]  ; clk                                          ; clk         ; 0.000        ; 0.048      ; 0.577      ;
; 0.447 ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[6]  ; clk                                          ; clk         ; 0.000        ; 0.048      ; 0.579      ;
; 0.448 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[22] ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.581      ;
; 0.451 ; clock_divider_module:clk_inst|divcounter[18] ; clock_divider_module:clk_inst|divcounter[18] ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.584      ;
; 0.452 ; clock_divider_module:clk_inst|divcounter[13] ; clock_divider_module:clk_inst|divcounter[13] ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.585      ;
; 0.452 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk                                          ; clk         ; 0.000        ; 0.048      ; 0.584      ;
; 0.454 ; clock_divider_module:clk_inst|divcounter[10] ; clock_divider_module:clk_inst|divcounter[11] ; clk                                          ; clk         ; 0.000        ; 0.048      ; 0.586      ;
; 0.455 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[5]  ; clk                                          ; clk         ; 0.000        ; 0.048      ; 0.587      ;
; 0.455 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[3]  ; clk                                          ; clk         ; 0.000        ; 0.048      ; 0.587      ;
; 0.455 ; clock_divider_module:clk_inst|divcounter[16] ; clock_divider_module:clk_inst|divcounter[17] ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.588      ;
; 0.455 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[1]  ; clk                                          ; clk         ; 0.000        ; 0.048      ; 0.587      ;
; 0.455 ; clock_divider_module:clk_inst|divcounter[10] ; clock_divider_module:clk_inst|divcounter[12] ; clk                                          ; clk         ; 0.000        ; 0.050      ; 0.589      ;
; 0.456 ; clock_divider_module:clk_inst|divcounter[18] ; clock_divider_module:clk_inst|divcounter[19] ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.589      ;
; 0.457 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[9]  ; clk                                          ; clk         ; 0.000        ; 0.048      ; 0.589      ;
; 0.458 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[4]  ; clk                                          ; clk         ; 0.000        ; 0.048      ; 0.590      ;
; 0.458 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[2]  ; clk                                          ; clk         ; 0.000        ; 0.048      ; 0.590      ;
; 0.459 ; clock_divider_module:clk_inst|divcounter[14] ; clock_divider_module:clk_inst|divcounter[16] ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.592      ;
; 0.459 ; clock_divider_module:clk_inst|divcounter[18] ; clock_divider_module:clk_inst|divcounter[20] ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.592      ;
; 0.460 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[10] ; clk                                          ; clk         ; 0.000        ; 0.048      ; 0.592      ;
; 0.496 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[23] ; clk         ; 0.000        ; 1.798      ; 2.513      ;
; 0.496 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[23] ; clk         ; 0.000        ; 1.798      ; 2.513      ;
; 0.496 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[23] ; clk         ; 0.000        ; 1.798      ; 2.513      ;
; 0.497 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[18] ; clock_divider_module:clk_inst|divcounter[23] ; clk         ; 0.000        ; 1.800      ; 2.516      ;
; 0.497 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[14] ; clock_divider_module:clk_inst|divcounter[23] ; clk         ; 0.000        ; 1.800      ; 2.516      ;
; 0.498 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[23] ; clk         ; 0.000        ; 1.800      ; 2.517      ;
; 0.499 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[13] ; clock_divider_module:clk_inst|divcounter[23] ; clk         ; 0.000        ; 1.800      ; 2.518      ;
; 0.501 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[5]  ; clk                                          ; clk         ; 0.000        ; 0.048      ; 0.633      ;
; 0.507 ; clock_divider_module:clk_inst|divcounter[17] ; clock_divider_module:clk_inst|divcounter[19] ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.640      ;
; 0.508 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[11] ; clk                                          ; clk         ; 0.000        ; 0.048      ; 0.640      ;
; 0.508 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[3]  ; clk                                          ; clk         ; 0.000        ; 0.048      ; 0.640      ;
; 0.509 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[12] ; clk                                          ; clk         ; 0.000        ; 0.050      ; 0.643      ;
; 0.510 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[9]  ; clk                                          ; clk         ; 0.000        ; 0.048      ; 0.642      ;
; 0.510 ; clock_divider_module:clk_inst|divcounter[17] ; clock_divider_module:clk_inst|divcounter[20] ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.643      ;
; 0.511 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[4]  ; clk                                          ; clk         ; 0.000        ; 0.048      ; 0.643      ;
; 0.513 ; clock_divider_module:clk_inst|divcounter[15] ; clock_divider_module:clk_inst|divcounter[16] ; clk                                          ; clk         ; 0.000        ; 0.048      ; 0.645      ;
; 0.513 ; clock_divider_module:clk_inst|divcounter[13] ; clock_divider_module:clk_inst|divcounter[16] ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.646      ;
; 0.513 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[10] ; clk                                          ; clk         ; 0.000        ; 0.048      ; 0.645      ;
; 0.517 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[7]  ; clk                                          ; clk         ; 0.000        ; 0.048      ; 0.649      ;
; 0.517 ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[9]  ; clk                                          ; clk         ; 0.000        ; 0.048      ; 0.649      ;
; 0.520 ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[10] ; clk                                          ; clk         ; 0.000        ; 0.048      ; 0.652      ;
; 0.521 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[5]  ; clk                                          ; clk         ; 0.000        ; 0.048      ; 0.653      ;
; 0.521 ; clock_divider_module:clk_inst|divcounter[16] ; clock_divider_module:clk_inst|divcounter[19] ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.654      ;
; 0.521 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[3]  ; clk                                          ; clk         ; 0.000        ; 0.048      ; 0.653      ;
; 0.522 ; clock_divider_module:clk_inst|divcounter[14] ; clock_divider_module:clk_inst|divcounter[17] ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.655      ;
; 0.522 ; clock_divider_module:clk_inst|divcounter[12] ; clock_divider_module:clk_inst|divcounter[16] ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.655      ;
; 0.523 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[11] ; clk                                          ; clk         ; 0.000        ; 0.048      ; 0.655      ;
; 0.524 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[12] ; clk                                          ; clk         ; 0.000        ; 0.050      ; 0.658      ;
; 0.524 ; clock_divider_module:clk_inst|divcounter[16] ; clock_divider_module:clk_inst|divcounter[20] ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.657      ;
; 0.524 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[4]  ; clk                                          ; clk         ; 0.000        ; 0.048      ; 0.656      ;
; 0.528 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[15] ; clock_divider_module:clk_inst|divcounter[23] ; clk         ; 0.000        ; 1.801      ; 2.548      ;
; 0.530 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[23] ; clk         ; 0.000        ; 1.801      ; 2.550      ;
; 0.531 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; clk         ; 0.000        ; 1.801      ; 2.551      ;
; 0.533 ; clock_divider_module:clk_inst|divcounter[16] ; clock_divider_module:clk_inst|divcounter[14] ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.666      ;
; 0.556 ; clock_divider_module:clk_inst|divcounter[14] ; clock_divider_module:clk_inst|divcounter[14] ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.689      ;
; 0.567 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[9]  ; clk                                          ; clk         ; 0.000        ; 0.048      ; 0.699      ;
; 0.570 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[10] ; clk                                          ; clk         ; 0.000        ; 0.048      ; 0.702      ;
; 0.574 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[5]  ; clk                                          ; clk         ; 0.000        ; 0.048      ; 0.706      ;
; 0.574 ; clock_divider_module:clk_inst|divcounter[11] ; clock_divider_module:clk_inst|divcounter[16] ; clk                                          ; clk         ; 0.000        ; 0.050      ; 0.708      ;
; 0.574 ; clock_divider_module:clk_inst|divcounter[18] ; clock_divider_module:clk_inst|divcounter[14] ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.707      ;
; 0.576 ; clock_divider_module:clk_inst|divcounter[15] ; clock_divider_module:clk_inst|divcounter[17] ; clk                                          ; clk         ; 0.000        ; 0.048      ; 0.708      ;
; 0.576 ; clock_divider_module:clk_inst|divcounter[13] ; clock_divider_module:clk_inst|divcounter[17] ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.709      ;
; 0.576 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[11] ; clk                                          ; clk         ; 0.000        ; 0.048      ; 0.708      ;
; 0.577 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[21] ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.710      ;
; 0.577 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[12] ; clk                                          ; clk         ; 0.000        ; 0.050      ; 0.711      ;
; 0.583 ; clock_divider_module:clk_inst|divcounter[16] ; clock_divider_module:clk_inst|divcounter[15] ; clk                                          ; clk         ; 0.000        ; 0.050      ; 0.717      ;
; 0.583 ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[11] ; clk                                          ; clk         ; 0.000        ; 0.048      ; 0.715      ;
; 0.584 ; clock_divider_module:clk_inst|divcounter[16] ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 0.000        ; 0.050      ; 0.718      ;
; 0.584 ; clock_divider_module:clk_inst|divcounter[16] ; clock_divider_module:clk_inst|divcounter[21] ; clk                                          ; clk         ; 0.000        ; 0.050      ; 0.718      ;
; 0.584 ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[12] ; clk                                          ; clk         ; 0.000        ; 0.050      ; 0.718      ;
; 0.585 ; clock_divider_module:clk_inst|divcounter[12] ; clock_divider_module:clk_inst|divcounter[17] ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.718      ;
; 0.587 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[9]  ; clk                                          ; clk         ; 0.000        ; 0.048      ; 0.719      ;
; 0.587 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[5]  ; clk                                          ; clk         ; 0.000        ; 0.048      ; 0.719      ;
; 0.587 ; clock_divider_module:clk_inst|divcounter[10] ; clock_divider_module:clk_inst|divcounter[16] ; clk                                          ; clk         ; 0.000        ; 0.050      ; 0.721      ;
; 0.588 ; clock_divider_module:clk_inst|divcounter[14] ; clock_divider_module:clk_inst|divcounter[19] ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.721      ;
; 0.590 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[10] ; clk                                          ; clk         ; 0.000        ; 0.048      ; 0.722      ;
; 0.591 ; clock_divider_module:clk_inst|divcounter[14] ; clock_divider_module:clk_inst|divcounter[20] ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.724      ;
; 0.592 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[6]  ; clk                                          ; clk         ; 0.000        ; 0.048      ; 0.724      ;
; 0.597 ; clock_divider_module:clk_inst|divcounter[17] ; clock_divider_module:clk_inst|divcounter[18] ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.730      ;
; 0.600 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk                                          ; clk         ; 0.000        ; 0.048      ; 0.732      ;
; 0.607 ; clock_divider_module:clk_inst|divcounter[12] ; clock_divider_module:clk_inst|divcounter[13] ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.740      ;
; 0.607 ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk                                          ; clk         ; 0.000        ; 0.048      ; 0.739      ;
; 0.608 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[22] ; clk                                          ; clk         ; 0.000        ; 0.049      ; 0.741      ;
+-------+----------------------------------------------+----------------------------------------------+----------------------------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-----------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                             ;
+-----------------------------------------------+-----------+----------+----------+---------+---------------------+
; Clock                                         ; Setup     ; Hold     ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------------+-----------+----------+----------+---------+---------------------+
; Worst-case Slack                              ; -14.777   ; -1.166   ; N/A      ; N/A     ; -3.000              ;
;  adder_module:adder_1_inst|output_1[0]        ; -2.187    ; -1.166   ; N/A      ; N/A     ; 0.100               ;
;  clk                                          ; -3.878    ; 0.289    ; N/A      ; N/A     ; -3.000              ;
;  clock_divider_module:clk_inst|divcounter[23] ; -14.777   ; -0.275   ; N/A      ; N/A     ; -2.693              ;
; Design-wide TNS                               ; -1072.289 ; -144.665 ; 0.0      ; 0.0     ; -272.483            ;
;  adder_module:adder_1_inst|output_1[0]        ; -428.637  ; -142.820 ; N/A      ; N/A     ; 0.000               ;
;  clk                                          ; -50.215   ; 0.000    ; N/A      ; N/A     ; -39.000             ;
;  clock_divider_module:clk_inst|divcounter[23] ; -593.437  ; -2.389   ; N/A      ; N/A     ; -233.483            ;
+-----------------------------------------------+-----------+----------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; rs            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rw            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; on            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; en            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcd_data[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcd_data[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcd_data[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcd_data[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcd_data[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcd_data[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcd_data[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcd_data[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_4[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_4[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_4[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_4[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_4[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_4[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_4[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_3[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_3[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_3[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_3[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_3[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_3[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_3[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_2[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_2[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_2[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_2[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_2[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_2[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_2[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_1[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_1[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_1[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_1[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_1[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_1[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_1[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_0[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_0[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_0[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_0[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_0[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_0[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_0[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+------------------------------------------------------------------------+
; Input Transition Times                                                 ;
+---------------------+--------------+-----------------+-----------------+
; Pin                 ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+---------------------+--------------+-----------------+-----------------+
; clk                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+---------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; rs            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; rw            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; on            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; en            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; lcd_data[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; lcd_data[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; lcd_data[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; lcd_data[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; lcd_data[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; lcd_data[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; lcd_data[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; lcd_data[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_4[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_4[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_4[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_4[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_4[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_4[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_4[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_3[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_3[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_3[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_3[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_3[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_3[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_3[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_2[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_2[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_2[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_2[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; hex_2[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_2[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_2[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_1[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_1[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; hex_1[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_1[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_1[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_1[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_1[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_0[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_0[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_0[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; hex_0[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_0[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_0[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_0[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.59e-09 V                   ; 2.37 V              ; -0.038 V            ; 0.188 V                              ; 0.093 V                              ; 3.06e-10 s                  ; 2.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.59e-09 V                  ; 2.37 V             ; -0.038 V           ; 0.188 V                             ; 0.093 V                             ; 3.06e-10 s                 ; 2.83e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; rs            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; rw            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; on            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; en            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_4[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_4[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_4[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_4[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_4[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_4[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_4[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_3[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_3[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_3[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_3[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_3[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_3[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_3[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_2[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_2[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_2[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_2[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; hex_2[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_2[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_2[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_1[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_1[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; hex_1[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_1[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_1[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_1[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_1[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_0[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_0[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_0[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; hex_0[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_0[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_0[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_0[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.55e-07 V                   ; 2.35 V              ; -0.00881 V          ; 0.093 V                              ; 0.011 V                              ; 4.44e-10 s                  ; 3.77e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.55e-07 V                  ; 2.35 V             ; -0.00881 V         ; 0.093 V                             ; 0.011 V                             ; 4.44e-10 s                 ; 3.77e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; rs            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rw            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; on            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; en            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_4[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_4[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_4[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_4[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_4[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_4[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_4[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_3[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_3[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_3[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_3[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_3[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_3[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_3[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_2[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_2[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_2[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_2[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; hex_2[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_2[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_2[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_1[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_1[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; hex_1[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_1[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_1[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_1[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_1[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_0[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_0[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_0[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; hex_0[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_0[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_0[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_0[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.26e-08 V                   ; 2.73 V              ; -0.0622 V           ; 0.148 V                              ; 0.088 V                              ; 2.68e-10 s                  ; 2.25e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.26e-08 V                  ; 2.73 V             ; -0.0622 V          ; 0.148 V                             ; 0.088 V                             ; 2.68e-10 s                 ; 2.25e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                         ;
+----------------------------------------------+----------------------------------------------+----------+----------+----------+----------+
; From Clock                                   ; To Clock                                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------+----------------------------------------------+----------+----------+----------+----------+
; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0]        ; 0        ; 768      ; 1        ; 769      ;
; clock_divider_module:clk_inst|divcounter[23] ; adder_module:adder_1_inst|output_1[0]        ; 0        ; 0        ; 14       ; 0        ;
; clk                                          ; clk                                          ; 529      ; 0        ; 0        ; 0        ;
; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; 11       ; 11       ; 0        ; 0        ;
; adder_module:adder_1_inst|output_1[0]        ; clock_divider_module:clk_inst|divcounter[23] ; 390      ; 390      ; 0        ; 0        ;
; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 235788   ; 0        ; 0        ; 0        ;
+----------------------------------------------+----------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                          ;
+----------------------------------------------+----------------------------------------------+----------+----------+----------+----------+
; From Clock                                   ; To Clock                                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------+----------------------------------------------+----------+----------+----------+----------+
; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0]        ; 0        ; 768      ; 1        ; 769      ;
; clock_divider_module:clk_inst|divcounter[23] ; adder_module:adder_1_inst|output_1[0]        ; 0        ; 0        ; 14       ; 0        ;
; clk                                          ; clk                                          ; 529      ; 0        ; 0        ; 0        ;
; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; 11       ; 11       ; 0        ; 0        ;
; adder_module:adder_1_inst|output_1[0]        ; clock_divider_module:clk_inst|divcounter[23] ; 390      ; 390      ; 0        ; 0        ;
; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 235788   ; 0        ; 0        ; 0        ;
+----------------------------------------------+----------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 38    ; 38   ;
; Unconstrained Output Port Paths ; 115   ; 115  ;
+---------------------------------+-------+------+


+------------------------------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                                             ;
+----------------------------------------------+----------------------------------------------+------+-------------+
; Target                                       ; Clock                                        ; Type ; Status      ;
+----------------------------------------------+----------------------------------------------+------+-------------+
; adder_module:adder_1_inst|output_1[0]        ; adder_module:adder_1_inst|output_1[0]        ; Base ; Constrained ;
; clk                                          ; clk                                          ; Base ; Constrained ;
; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; Base ; Constrained ;
+----------------------------------------------+----------------------------------------------+------+-------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; en          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_0[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_0[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_0[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_0[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_0[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_0[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_0[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_1[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_1[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_1[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_1[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_1[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_1[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_1[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_2[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_2[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_2[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_2[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_2[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_2[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_2[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_3[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_3[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_3[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_3[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_3[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_3[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_3[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lcd_data[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lcd_data[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lcd_data[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lcd_data[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lcd_data[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lcd_data[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lcd_data[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lcd_data[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rs          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; en          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_0[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_0[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_0[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_0[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_0[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_0[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_0[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_1[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_1[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_1[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_1[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_1[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_1[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_1[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_2[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_2[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_2[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_2[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_2[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_2[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_2[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_3[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_3[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_3[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_3[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_3[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_3[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_3[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lcd_data[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lcd_data[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lcd_data[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lcd_data[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lcd_data[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lcd_data[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lcd_data[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lcd_data[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rs          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition
    Info: Processing started: Tue May 16 18:27:36 2017
Info: Command: quartus_sta KPN_Fixed_Point -c KPN_Fixed_Point
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 399 combinational loops as latches. For more details, run the Check Timing command in the TimeQuest Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'KPN_Fixed_Point.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock_divider_module:clk_inst|divcounter[23] clock_divider_module:clk_inst|divcounter[23]
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name adder_module:adder_1_inst|output_1[0] adder_module:adder_1_inst|output_1[0]
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: fifo_4_inst|Equal1~0  from: dataa  to: combout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -14.777
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -14.777            -593.437 clock_divider_module:clk_inst|divcounter[23] 
    Info (332119):    -3.878             -50.215 clk 
    Info (332119):    -2.187            -428.637 adder_module:adder_1_inst|output_1[0] 
Info (332146): Worst-case hold slack is -1.166
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.166            -142.820 adder_module:adder_1_inst|output_1[0] 
    Info (332119):    -0.254              -1.845 clock_divider_module:clk_inst|divcounter[23] 
    Info (332119):     0.635               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -39.000 clk 
    Info (332119):    -2.693            -233.483 clock_divider_module:clk_inst|divcounter[23] 
    Info (332119):     0.161               0.000 adder_module:adder_1_inst|output_1[0] 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: fifo_4_inst|Equal1~0  from: dataa  to: combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -13.274
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -13.274            -530.459 clock_divider_module:clk_inst|divcounter[23] 
    Info (332119):    -3.427             -43.784 clk 
    Info (332119):    -2.091            -426.822 adder_module:adder_1_inst|output_1[0] 
Info (332146): Worst-case hold slack is -1.016
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.016            -119.914 adder_module:adder_1_inst|output_1[0] 
    Info (332119):    -0.209              -1.402 clock_divider_module:clk_inst|divcounter[23] 
    Info (332119):     0.582               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -39.000 clk 
    Info (332119):    -2.649            -232.119 clock_divider_module:clk_inst|divcounter[23] 
    Info (332119):     0.100               0.000 adder_module:adder_1_inst|output_1[0] 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: fifo_4_inst|Equal1~0  from: dataa  to: combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -6.915
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.915            -233.051 clock_divider_module:clk_inst|divcounter[23] 
    Info (332119):    -1.442             -14.757 clk 
    Info (332119):    -0.782             -62.041 adder_module:adder_1_inst|output_1[0] 
Info (332146): Worst-case hold slack is -0.504
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.504             -54.963 adder_module:adder_1_inst|output_1[0] 
    Info (332119):    -0.275              -2.389 clock_divider_module:clk_inst|divcounter[23] 
    Info (332119):     0.289               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -27.324 clk 
    Info (332119):    -1.000            -131.000 clock_divider_module:clk_inst|divcounter[23] 
    Info (332119):     0.196               0.000 adder_module:adder_1_inst|output_1[0] 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 740 megabytes
    Info: Processing ended: Tue May 16 18:27:44 2017
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:06


