<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:29:24.2924</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.10.24</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2025-7016680</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>개선된 에피택셜 핵형성 및 습윤을 위한 표면 개질제들</inventionTitle><inventionTitleEng>SURFACE MODIFIERS FOR ENHANCED EPITAXIAL NUCLEATION AND WETTING</inventionTitleEng><openDate>2025.06.27</openDate><openNumber>10-2025-0096762</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.05.21</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2025.05.21</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 21/02</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/01</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 반도체 디바이스를 형성하는 방법이 제공된다. 몇몇 구현들에서, 방법은 기판을 처리 챔버 내에 위치시키는 단계를 포함하며, 기판은 노출된 비결정질 표면 및 노출된 결정질 표면을 갖는다. 방법은 처리 챔버를 증착을 위한 온도까지 가열하는 단계를 더 포함한다. 방법은 전처리 가스를 처리 챔버 내로 주입하는 단계를 더 포함한다. 전처리 가스는 노출된 비결정질 표면과 노출된 결정질 표면 사이의 계면 에너지를 낮추는 역할을 하는 분자를 포함한다. 방법은 증착 가스를 처리 챔버 내로 주입하여 노출된 결정질 표면 상에 n-형 도핑된 에피택셜 실리콘 층을 선택적으로 성장시키는 단계를 더 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2024.05.02</internationOpenDate><internationOpenNumber>WO2024091478</internationOpenNumber><internationalApplicationDate>2023.10.24</internationalApplicationDate><internationalApplicationNumber>PCT/US2023/035765</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 디바이스를 형성하는 방법으로서,기판을 처리 챔버 내에 위치 — 상기 기판은 노출된 비결정질 표면 및 노출된 결정질 표면을 가짐 — 시키는 단계;상기 처리 챔버를 증착을 위한 온도까지 가열하는 단계;전처리 가스를 상기 처리 챔버 내로 주입 — 상기 전처리 가스는 상기 노출된 비결정질 표면과 상기 노출된 결정질 표면 사이의 계면 에너지를 낮추도록 구성되는 분자를 포함함 — 하는 단계; 및증착 가스를 상기 처리 챔버 내로 주입하여 상기 노출된 결정질 표면 상에 n-형 도핑된 에피택셜 실리콘 층을 선택적으로 성장시키는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 분자는 V족 염화물인, 방법.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서, 상기 분자는 PCl3, AsCl3, 및 SbCl3로 구성된 그룹으로부터 선택되는, 방법.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서, 상기 전처리 가스를 주입하는 단계와 상기 증착 가스를 주입하는 단계는 적어도 부분적으로 겹치는, 방법.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서, 상기 전처리 가스를 주입하는 단계는 상기 증착 가스를 주입하는 단계 전에 완료되는, 방법.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서, 상기 전처리 가스를 주입하는 단계와 상기 증착 가스를 주입하는 단계는 순차적으로 복수 회 반복되는, 방법.</claim></claimInfo><claimInfo><claim>7. 제1항에 있어서, 상기 기판을 건식 에천트에 노출시켜 상기 기판의 표면으로부터 오염물들을 제거하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>8. 제1항에 있어서, 상기 노출된 비결정질 표면은 실리콘 산화물, 실리콘 질화물, 실리콘 탄질화물, 실리콘 산탄화물, 실리콘 산탄질화물, 또는 그 조합물을 포함하는, 방법.</claim></claimInfo><claimInfo><claim>9. 제1항에 있어서, 건식 에칭이 상기 기판을 H2, NF3, NH3 및 플라즈마 부산물들에 노출시키는 것을 포함하는, 방법.</claim></claimInfo><claimInfo><claim>10. 제1항에 있어서, 복수의 노출된 실리콘 층들이 003c#110003e# 구조를 갖는, 방법.</claim></claimInfo><claimInfo><claim>11. 제1항에 있어서, 증착을 위한 온도가 섭씨 400도 이상인, 방법.</claim></claimInfo><claimInfo><claim>12. 제1항에 있어서, 상기 전처리 가스를 주입하는 단계는 약 1 Torr 내지 약 760 Torr 범위 내의 압력에서 수행되는, 방법.</claim></claimInfo><claimInfo><claim>13. 반도체 디바이스를 형성하는 방법으로서,기판을 처리 챔버 내에 위치 — 상기 기판에는 다중 재료 층이 형성되어 있으며, 상기 다중 재료 층은 복수의 Si1-xGex 층들과 복수의 노출된 실리콘 층들 상의 복수의 노출된 유전체 표면들을 포함함 — 시키는 단계;상기 처리 챔버를 증착을 위한 온도까지 가열하는 단계;전처리 가스를 상기 처리 챔버 내로 주입 — 상기 전처리 가스는 상기 복수의 노출된 유전체 표면들과 상기 복수의 노출된 실리콘 층들 사이의 계면 에너지를 낮추도록 구성되는 분자를 포함함 — 하는 단계; 및증착 가스를 상기 처리 챔버 내로 주입하여 상기 노출된 실리콘 층들 상에 n-형 도핑된 에피택셜 실리콘 층을 선택적으로 성장시키는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>14. 제13항에 있어서, 상기 노출된 유전체 표면은 SiCyNz를 포함하고, 여기서 y는 0 이상이고 z는 0보다 큰, 방법.</claim></claimInfo><claimInfo><claim>15. 제13항에 있어서, 상기 분자는 V족 염화물인, 방법.</claim></claimInfo><claimInfo><claim>16. 제15항에 있어서, 상기 분자는 PCl3, AsCl3, 및 SbCl3로 구성되는 그룹으로부터 선택되는, 방법.</claim></claimInfo><claimInfo><claim>17. 반도체 디바이스를 형성하는 방법으로서,기판을 세정 챔버 내에 위치 — 상기 기판에는 다중 재료 층이 형성되어 있고, 상기 다중 재료 층은 복수의 Si1-xGex 층들과 복수의 실리콘 층들의 외부 표면들 상에 배치되는 복수의 유전체 표면들을 포함하고, 상기 복수의 Si1-xGex 층들은 상기 복수의 실리콘 층들과 교번적인 패턴으로 배열됨 — 시키는 단계;상기 기판을 건식 에천트에 노출시켜 상기 기판의 표면으로부터 오염물들을 제거하는 단계;상기 기판을 처리 챔버 내에 위치시키는 단계;상기 처리 챔버를 증착을 위한 온도까지 가열하는 단계;전처리 가스를 상기 처리 챔버 내로 주입 — 상기 전처리 가스는 상기 유전체 표면과 실리콘 표면 사이의 계면 에너지를 낮추도록 구성되는 분자를 포함함 — 하는 단계; 및증착 가스를 상기 처리 챔버 내로 주입하여 노출된 실리콘 표면 상에 n-형 도핑된 에피택셜 실리콘 층을 선택적으로 성장시키는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>18. 제17항에 있어서, 상기 분자는 V족 염화물인, 방법.</claim></claimInfo><claimInfo><claim>19. 제17항에 있어서, 상기 전처리 가스를 주입하는 단계와 상기 증착 가스를 주입하는 단계는 순차적으로 복수 회 반복되는, 방법.</claim></claimInfo><claimInfo><claim>20. 제17항에 있어서, 상기 노출된 유전체 표면은 실리콘 산화물, 실리콘 질화물, 실리콘 탄질화물, 실리콘 산탄화물, 실리콘 산탄질화물, 또는 그 조합물을 포함하는, 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 ***** 캘리포니아 산타 클라라 바우어스 애브뉴 ****</address><code>519980587458</code><country>미국</country><engName>Applied Materials, Inc.</engName><name>어플라이드 머티어리얼스, 인코포레이티드</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 ***** 캘리포니아 산타 클라라 바워스 애비...</address><code> </code><country>미국</country><engName>MARGETIS, Joe</engName><name>마겟티스, 조</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아 산타 클라라 바워스 애비...</address><code> </code><country>미국</country><engName>TOLLE, John</engName><name>톨, 존</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아 산타 클라라 바워스 애비...</address><code> </code><country>미국</country><engName>THOMAS, Shawn</engName><name>토마스, 숀</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>920050012262</code><country>대한민국</country><engName>Lee Ho - Yeon</engName><name>이호연</name></agentInfo><agentInfo><address>서울특별시 종로구 사직로*길 **, 세양빌딩 (내자동) *층(김.장법률사무소)</address><code>919980003619</code><country>대한민국</country><engName>YANG, Young June</engName><name>양영준</name></agentInfo><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>919990005000</code><country>대한민국</country><engName>PAIK MAN GI</engName><name>백만기</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2022.10.26</priorityApplicationDate><priorityApplicationNumber>63/419,525</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2025.05.21</receiptDate><receiptNumber>1-1-2025-0568030-92</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2025.05.27</receiptDate><receiptNumber>1-5-2025-0088286-29</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020257016680.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93077b17865ae086e1dcd4361b04d5eccc9d7051ee0ca5b1ff731837faf917322b5955c95434f45199bcd2774c7c124d85e9d8f7285f2d5b91</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf23fa01a3efe0f671d0de80c4d9361624b8b35b724a88f18a223e55e790e3d5cc77044eb32a47b77653984d08dcfa144021e52510f16f70e8</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>