TimeQuest Timing Analyzer report for LCBsim
Fri Oct 28 11:34:47 2016
Quartus II 32-bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 13. Slow 1200mV 85C Model Setup: 'clk80MHz'
 14. Slow 1200mV 85C Model Hold: 'clk80MHz'
 15. Slow 1200mV 85C Model Hold: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 16. Slow 1200mV 85C Model Recovery: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 17. Slow 1200mV 85C Model Recovery: 'clk80MHz'
 18. Slow 1200mV 85C Model Removal: 'clk80MHz'
 19. Slow 1200mV 85C Model Removal: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'clk80MHz'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 22. Setup Times
 23. Hold Times
 24. Clock to Output Times
 25. Minimum Clock to Output Times
 26. Slow 1200mV 85C Model Metastability Report
 27. Slow 1200mV 0C Model Fmax Summary
 28. Slow 1200mV 0C Model Setup Summary
 29. Slow 1200mV 0C Model Hold Summary
 30. Slow 1200mV 0C Model Recovery Summary
 31. Slow 1200mV 0C Model Removal Summary
 32. Slow 1200mV 0C Model Minimum Pulse Width Summary
 33. Slow 1200mV 0C Model Setup: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 34. Slow 1200mV 0C Model Setup: 'clk80MHz'
 35. Slow 1200mV 0C Model Hold: 'clk80MHz'
 36. Slow 1200mV 0C Model Hold: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 37. Slow 1200mV 0C Model Recovery: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 38. Slow 1200mV 0C Model Recovery: 'clk80MHz'
 39. Slow 1200mV 0C Model Removal: 'clk80MHz'
 40. Slow 1200mV 0C Model Removal: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 41. Slow 1200mV 0C Model Minimum Pulse Width: 'clk80MHz'
 42. Slow 1200mV 0C Model Minimum Pulse Width: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Slow 1200mV 0C Model Metastability Report
 48. Fast 1200mV 0C Model Setup Summary
 49. Fast 1200mV 0C Model Hold Summary
 50. Fast 1200mV 0C Model Recovery Summary
 51. Fast 1200mV 0C Model Removal Summary
 52. Fast 1200mV 0C Model Minimum Pulse Width Summary
 53. Fast 1200mV 0C Model Setup: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 54. Fast 1200mV 0C Model Setup: 'clk80MHz'
 55. Fast 1200mV 0C Model Hold: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 56. Fast 1200mV 0C Model Hold: 'clk80MHz'
 57. Fast 1200mV 0C Model Recovery: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 58. Fast 1200mV 0C Model Recovery: 'clk80MHz'
 59. Fast 1200mV 0C Model Removal: 'clk80MHz'
 60. Fast 1200mV 0C Model Removal: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 61. Fast 1200mV 0C Model Minimum Pulse Width: 'clk80MHz'
 62. Fast 1200mV 0C Model Minimum Pulse Width: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 63. Setup Times
 64. Hold Times
 65. Clock to Output Times
 66. Minimum Clock to Output Times
 67. Fast 1200mV 0C Model Metastability Report
 68. Multicorner Timing Analysis Summary
 69. Setup Times
 70. Hold Times
 71. Clock to Output Times
 72. Minimum Clock to Output Times
 73. Board Trace Model Assignments
 74. Input Transition Times
 75. Slow Corner Signal Integrity Metrics
 76. Fast Corner Signal Integrity Metrics
 77. Setup Transfers
 78. Hold Transfers
 79. Recovery Transfers
 80. Removal Transfers
 81. Report TCCS
 82. Report RSKM
 83. Unconstrained Paths
 84. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; LCBsim                                             ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C10E144C8                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                     ;
+---------------------------------------------------+-----------+---------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------------------------+-------------------------------------------------------+
; Clock Name                                        ; Type      ; Period  ; Frequency ; Rise  ; Fall    ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                                              ; Targets                                               ;
+---------------------------------------------------+-----------+---------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------------------------+-------------------------------------------------------+
; clk80MHz                                          ; Base      ; 12.500  ; 80.0 MHz  ; 0.000 ; 6.250   ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                     ; { clk80MHz }                                          ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 208.333 ; 4.8 MHz   ; 0.000 ; 104.166 ; 50.00      ; 50        ; 3           ;       ;        ;           ;            ; false    ; clk80MHz ; mypll|altpll_component|auto_generated|pll1|inclk[0] ; { mypll|altpll_component|auto_generated|pll1|clk[0] } ;
+---------------------------------------------------+-----------+---------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------------------------+-------------------------------------------------------+


+-----------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                      ;
+------------+-----------------+---------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                        ; Note ;
+------------+-----------------+---------------------------------------------------+------+
; 156.01 MHz ; 156.01 MHz      ; mypll|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 184.43 MHz ; 184.43 MHz      ; clk80MHz                                          ;      ;
+------------+-----------------+---------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                       ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.495 ; 0.000         ;
; clk80MHz                                          ; 7.078 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                        ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; clk80MHz                                          ; 0.453 ; 0.000         ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.453 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                                     ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.755 ; -19.591       ;
; clk80MHz                                          ; 9.635  ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                                     ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; clk80MHz                                          ; 1.967 ; 0.000         ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 3.382 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                           ;
+---------------------------------------------------+---------+---------------+
; Clock                                             ; Slack   ; End Point TNS ;
+---------------------------------------------------+---------+---------------+
; clk80MHz                                          ; 5.985   ; 0.000         ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 103.887 ; 0.000         ;
+---------------------------------------------------+---------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                   ;
+---------+----------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                  ; To Node                    ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.495   ; UART_RX:inst2|RQ           ; UART_TX:inst5|rqsync[0]    ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.713     ; 0.909      ;
; 201.923 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|addr[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.082     ; 6.329      ;
; 201.923 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|addr[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.082     ; 6.329      ;
; 201.923 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|addr[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.082     ; 6.329      ;
; 201.923 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|addr[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.082     ; 6.329      ;
; 201.923 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|addr[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.082     ; 6.329      ;
; 202.347 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|addr[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.082     ; 5.905      ;
; 202.347 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|addr[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.082     ; 5.905      ;
; 202.347 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|addr[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.082     ; 5.905      ;
; 202.347 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|addr[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.082     ; 5.905      ;
; 202.347 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|addr[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.082     ; 5.905      ;
; 202.453 ; UART_TX:inst5|addr[2]      ; UART_TX:inst5|addr[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 5.800      ;
; 202.453 ; UART_TX:inst5|addr[2]      ; UART_TX:inst5|addr[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 5.800      ;
; 202.453 ; UART_TX:inst5|addr[2]      ; UART_TX:inst5|addr[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 5.800      ;
; 202.453 ; UART_TX:inst5|addr[2]      ; UART_TX:inst5|addr[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 5.800      ;
; 202.453 ; UART_TX:inst5|addr[2]      ; UART_TX:inst5|addr[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 5.800      ;
; 202.484 ; UART_TX:inst5|addr[1]      ; UART_TX:inst5|addr[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 5.769      ;
; 202.484 ; UART_TX:inst5|addr[1]      ; UART_TX:inst5|addr[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 5.769      ;
; 202.484 ; UART_TX:inst5|addr[1]      ; UART_TX:inst5|addr[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 5.769      ;
; 202.484 ; UART_TX:inst5|addr[1]      ; UART_TX:inst5|addr[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 5.769      ;
; 202.484 ; UART_TX:inst5|addr[1]      ; UART_TX:inst5|addr[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 5.769      ;
; 202.602 ; UART_TX:inst5|addr[2]      ; UART_TX:inst5|state.TX     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 5.652      ;
; 202.632 ; UART_TX:inst5|addr[1]      ; UART_TX:inst5|state.TX     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 5.622      ;
; 202.720 ; UART_TX:inst5|addr[3]      ; UART_TX:inst5|addr[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 5.533      ;
; 202.720 ; UART_TX:inst5|addr[3]      ; UART_TX:inst5|addr[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 5.533      ;
; 202.720 ; UART_TX:inst5|addr[3]      ; UART_TX:inst5|addr[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 5.533      ;
; 202.720 ; UART_TX:inst5|addr[3]      ; UART_TX:inst5|addr[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 5.533      ;
; 202.720 ; UART_TX:inst5|addr[3]      ; UART_TX:inst5|addr[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 5.533      ;
; 202.849 ; UART_TX:inst5|addr[3]      ; UART_TX:inst5|state.TX     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 5.405      ;
; 202.886 ; UART_TX:inst5|addr[0]      ; UART_TX:inst5|addr[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 5.367      ;
; 202.886 ; UART_TX:inst5|addr[0]      ; UART_TX:inst5|addr[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 5.367      ;
; 202.886 ; UART_TX:inst5|addr[0]      ; UART_TX:inst5|addr[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 5.367      ;
; 202.886 ; UART_TX:inst5|addr[0]      ; UART_TX:inst5|addr[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 5.367      ;
; 202.886 ; UART_TX:inst5|addr[0]      ; UART_TX:inst5|addr[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 5.367      ;
; 202.912 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|tx           ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 5.341      ;
; 203.003 ; UART_TX:inst5|addr[0]      ; UART_TX:inst5|state.TX     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 5.251      ;
; 203.196 ; UART_TX:inst5|addr[2]      ; UART_TX:inst5|state.DIRON  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 5.058      ;
; 203.214 ; UART_TX:inst5|addr[1]      ; UART_TX:inst5|state.DIRON  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 5.040      ;
; 203.292 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|tx           ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.961      ;
; 203.424 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|addr[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.829      ;
; 203.424 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|addr[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.829      ;
; 203.424 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|addr[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.829      ;
; 203.424 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|addr[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.829      ;
; 203.424 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|addr[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.829      ;
; 203.431 ; UART_TX:inst5|addr[3]      ; UART_TX:inst5|state.DIRON  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.823      ;
; 203.526 ; UART_TX:inst5|data[4]      ; UART_TX:inst5|tx           ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.079     ; 4.729      ;
; 203.534 ; UART_TX:inst5|data[7]      ; UART_TX:inst5|tx           ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.720      ;
; 203.558 ; UART_TX:inst5|addr[2]      ; UART_TX:inst5|state.DIROFF ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.696      ;
; 203.559 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|state.DIRON  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.694      ;
; 203.562 ; UART_TX:inst5|addr[1]      ; UART_TX:inst5|state.DIROFF ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.692      ;
; 203.578 ; UART_TX:inst5|addr[4]      ; UART_TX:inst5|addr[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.675      ;
; 203.578 ; UART_TX:inst5|addr[4]      ; UART_TX:inst5|addr[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.675      ;
; 203.578 ; UART_TX:inst5|addr[4]      ; UART_TX:inst5|addr[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.675      ;
; 203.578 ; UART_TX:inst5|addr[4]      ; UART_TX:inst5|addr[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.675      ;
; 203.578 ; UART_TX:inst5|addr[4]      ; UART_TX:inst5|addr[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.675      ;
; 203.585 ; UART_TX:inst5|addr[0]      ; UART_TX:inst5|state.DIRON  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.669      ;
; 203.608 ; UART_TX:inst5|data[3]      ; UART_TX:inst5|tx           ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.646      ;
; 203.612 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|state.DIRON  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.641      ;
; 203.625 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|state.DIRON  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.629      ;
; 203.629 ; UART_TX:inst5|data[0]      ; UART_TX:inst5|tx           ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.625      ;
; 203.727 ; UART_TX:inst5|addr[4]      ; UART_TX:inst5|state.TX     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.527      ;
; 203.758 ; UART_TX:inst5|addr[0]      ; UART_TX:inst5|cnt[7]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.082     ; 4.494      ;
; 203.758 ; UART_TX:inst5|addr[0]      ; UART_TX:inst5|cnt[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.082     ; 4.494      ;
; 203.758 ; UART_TX:inst5|addr[0]      ; UART_TX:inst5|cnt[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.082     ; 4.494      ;
; 203.758 ; UART_TX:inst5|addr[0]      ; UART_TX:inst5|cnt[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.082     ; 4.494      ;
; 203.758 ; UART_TX:inst5|addr[0]      ; UART_TX:inst5|cnt[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.082     ; 4.494      ;
; 203.758 ; UART_TX:inst5|addr[0]      ; UART_TX:inst5|cnt[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.082     ; 4.494      ;
; 203.758 ; UART_TX:inst5|addr[0]      ; UART_TX:inst5|cnt[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.082     ; 4.494      ;
; 203.779 ; UART_TX:inst5|addr[3]      ; UART_TX:inst5|state.DIROFF ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.475      ;
; 203.898 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|state.DIRON  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.355      ;
; 203.905 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|state.TX     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.348      ;
; 203.907 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|state.DIROFF ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.346      ;
; 203.933 ; UART_TX:inst5|addr[0]      ; UART_TX:inst5|state.DIROFF ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.321      ;
; 203.955 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|state.TX     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.298      ;
; 203.971 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|state.TX     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.283      ;
; 203.973 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|state.DIROFF ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.281      ;
; 203.974 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|state.DIROFF ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.279      ;
; 203.989 ; UART_TX:inst5|addr[4]      ; UART_TX:inst5|state.DIRON  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.265      ;
; 203.990 ; UART_TX:inst5|addr[2]      ; UART_TX:inst5|cnt[7]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.082     ; 4.262      ;
; 203.990 ; UART_TX:inst5|addr[2]      ; UART_TX:inst5|cnt[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.082     ; 4.262      ;
; 203.990 ; UART_TX:inst5|addr[2]      ; UART_TX:inst5|cnt[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.082     ; 4.262      ;
; 203.990 ; UART_TX:inst5|addr[2]      ; UART_TX:inst5|cnt[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.082     ; 4.262      ;
; 203.990 ; UART_TX:inst5|addr[2]      ; UART_TX:inst5|cnt[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.082     ; 4.262      ;
; 203.990 ; UART_TX:inst5|addr[2]      ; UART_TX:inst5|cnt[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.082     ; 4.262      ;
; 203.990 ; UART_TX:inst5|addr[2]      ; UART_TX:inst5|cnt[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.082     ; 4.262      ;
; 204.011 ; UART_TX:inst5|state.TX     ; UART_TX:inst5|addr[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.082     ; 4.241      ;
; 204.011 ; UART_TX:inst5|state.TX     ; UART_TX:inst5|addr[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.082     ; 4.241      ;
; 204.011 ; UART_TX:inst5|state.TX     ; UART_TX:inst5|addr[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.082     ; 4.241      ;
; 204.011 ; UART_TX:inst5|state.TX     ; UART_TX:inst5|addr[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.082     ; 4.241      ;
; 204.011 ; UART_TX:inst5|state.TX     ; UART_TX:inst5|addr[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.082     ; 4.241      ;
; 204.036 ; UART_TX:inst5|addr[1]      ; UART_TX:inst5|data[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.082     ; 4.216      ;
; 204.042 ; UART_TX:inst5|addr[2]      ; UART_TX:inst5|data[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.082     ; 4.210      ;
; 204.100 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|addr[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.082     ; 4.152      ;
; 204.100 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|addr[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.082     ; 4.152      ;
; 204.100 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|addr[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.082     ; 4.152      ;
; 204.100 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|addr[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.082     ; 4.152      ;
; 204.100 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|addr[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.082     ; 4.152      ;
; 204.164 ; UART_TX:inst5|data[5]      ; UART_TX:inst5|tx           ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.090      ;
; 204.169 ; UART_TX:inst5|data[6]      ; UART_TX:inst5|tx           ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.085      ;
; 204.241 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|state.TX     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.012      ;
+---------+----------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk80MHz'                                                                                                 ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 7.078 ; globalReset:inst1|count[13] ; globalReset:inst1|count[31] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 5.340      ;
; 7.078 ; globalReset:inst1|count[13] ; globalReset:inst1|count[24] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 5.340      ;
; 7.078 ; globalReset:inst1|count[13] ; globalReset:inst1|count[16] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 5.340      ;
; 7.078 ; globalReset:inst1|count[13] ; globalReset:inst1|count[17] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 5.340      ;
; 7.078 ; globalReset:inst1|count[13] ; globalReset:inst1|count[18] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 5.340      ;
; 7.078 ; globalReset:inst1|count[13] ; globalReset:inst1|count[19] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 5.340      ;
; 7.078 ; globalReset:inst1|count[13] ; globalReset:inst1|count[20] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 5.340      ;
; 7.078 ; globalReset:inst1|count[13] ; globalReset:inst1|count[21] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 5.340      ;
; 7.078 ; globalReset:inst1|count[13] ; globalReset:inst1|count[22] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 5.340      ;
; 7.078 ; globalReset:inst1|count[13] ; globalReset:inst1|count[23] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 5.340      ;
; 7.078 ; globalReset:inst1|count[13] ; globalReset:inst1|count[25] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 5.340      ;
; 7.078 ; globalReset:inst1|count[13] ; globalReset:inst1|count[26] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 5.340      ;
; 7.078 ; globalReset:inst1|count[13] ; globalReset:inst1|count[27] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 5.340      ;
; 7.078 ; globalReset:inst1|count[13] ; globalReset:inst1|count[29] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 5.340      ;
; 7.078 ; globalReset:inst1|count[13] ; globalReset:inst1|count[28] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 5.340      ;
; 7.078 ; globalReset:inst1|count[13] ; globalReset:inst1|count[30] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 5.340      ;
; 7.116 ; globalReset:inst1|count[13] ; globalReset:inst1|count[1]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.304      ;
; 7.116 ; globalReset:inst1|count[13] ; globalReset:inst1|count[2]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.304      ;
; 7.116 ; globalReset:inst1|count[13] ; globalReset:inst1|count[3]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.304      ;
; 7.116 ; globalReset:inst1|count[13] ; globalReset:inst1|count[4]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.304      ;
; 7.116 ; globalReset:inst1|count[13] ; globalReset:inst1|count[5]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.304      ;
; 7.116 ; globalReset:inst1|count[13] ; globalReset:inst1|count[6]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.304      ;
; 7.116 ; globalReset:inst1|count[13] ; globalReset:inst1|count[7]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.304      ;
; 7.116 ; globalReset:inst1|count[13] ; globalReset:inst1|count[8]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.304      ;
; 7.116 ; globalReset:inst1|count[13] ; globalReset:inst1|count[9]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.304      ;
; 7.116 ; globalReset:inst1|count[13] ; globalReset:inst1|count[10] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.304      ;
; 7.116 ; globalReset:inst1|count[13] ; globalReset:inst1|count[11] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.304      ;
; 7.116 ; globalReset:inst1|count[13] ; globalReset:inst1|count[12] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.304      ;
; 7.116 ; globalReset:inst1|count[13] ; globalReset:inst1|count[13] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.304      ;
; 7.116 ; globalReset:inst1|count[13] ; globalReset:inst1|count[14] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.304      ;
; 7.116 ; globalReset:inst1|count[13] ; globalReset:inst1|count[15] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.304      ;
; 7.340 ; UART_RX:inst2|stepcnt[4]    ; UART_RX:inst2|oData[7]      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 5.082      ;
; 7.340 ; UART_RX:inst2|stepcnt[4]    ; UART_RX:inst2|oData[5]      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 5.082      ;
; 7.340 ; UART_RX:inst2|stepcnt[4]    ; UART_RX:inst2|oData[4]      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 5.082      ;
; 7.390 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[31] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.030      ;
; 7.390 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[24] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.030      ;
; 7.390 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[16] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.030      ;
; 7.390 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[17] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.030      ;
; 7.390 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[18] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.030      ;
; 7.390 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[19] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.030      ;
; 7.390 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[20] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.030      ;
; 7.390 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[21] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.030      ;
; 7.390 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[22] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.030      ;
; 7.390 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[23] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.030      ;
; 7.390 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[25] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.030      ;
; 7.390 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[26] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.030      ;
; 7.390 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[27] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.030      ;
; 7.390 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[29] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.030      ;
; 7.390 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[28] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.030      ;
; 7.390 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[30] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.030      ;
; 7.407 ; globalReset:inst1|count[25] ; globalReset:inst1|count[31] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.013      ;
; 7.407 ; globalReset:inst1|count[25] ; globalReset:inst1|count[24] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.013      ;
; 7.407 ; globalReset:inst1|count[25] ; globalReset:inst1|count[16] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.013      ;
; 7.407 ; globalReset:inst1|count[25] ; globalReset:inst1|count[17] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.013      ;
; 7.407 ; globalReset:inst1|count[25] ; globalReset:inst1|count[18] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.013      ;
; 7.407 ; globalReset:inst1|count[25] ; globalReset:inst1|count[19] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.013      ;
; 7.407 ; globalReset:inst1|count[25] ; globalReset:inst1|count[20] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.013      ;
; 7.407 ; globalReset:inst1|count[25] ; globalReset:inst1|count[21] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.013      ;
; 7.407 ; globalReset:inst1|count[25] ; globalReset:inst1|count[22] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.013      ;
; 7.407 ; globalReset:inst1|count[25] ; globalReset:inst1|count[23] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.013      ;
; 7.407 ; globalReset:inst1|count[25] ; globalReset:inst1|count[25] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.013      ;
; 7.407 ; globalReset:inst1|count[25] ; globalReset:inst1|count[26] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.013      ;
; 7.407 ; globalReset:inst1|count[25] ; globalReset:inst1|count[27] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.013      ;
; 7.407 ; globalReset:inst1|count[25] ; globalReset:inst1|count[29] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.013      ;
; 7.407 ; globalReset:inst1|count[25] ; globalReset:inst1|count[28] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.013      ;
; 7.407 ; globalReset:inst1|count[25] ; globalReset:inst1|count[30] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.013      ;
; 7.420 ; globalReset:inst1|count[16] ; globalReset:inst1|count[31] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.000      ;
; 7.420 ; globalReset:inst1|count[16] ; globalReset:inst1|count[24] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.000      ;
; 7.420 ; globalReset:inst1|count[16] ; globalReset:inst1|count[16] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.000      ;
; 7.420 ; globalReset:inst1|count[16] ; globalReset:inst1|count[17] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.000      ;
; 7.420 ; globalReset:inst1|count[16] ; globalReset:inst1|count[18] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.000      ;
; 7.420 ; globalReset:inst1|count[16] ; globalReset:inst1|count[19] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.000      ;
; 7.420 ; globalReset:inst1|count[16] ; globalReset:inst1|count[20] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.000      ;
; 7.420 ; globalReset:inst1|count[16] ; globalReset:inst1|count[21] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.000      ;
; 7.420 ; globalReset:inst1|count[16] ; globalReset:inst1|count[22] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.000      ;
; 7.420 ; globalReset:inst1|count[16] ; globalReset:inst1|count[23] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.000      ;
; 7.420 ; globalReset:inst1|count[16] ; globalReset:inst1|count[25] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.000      ;
; 7.420 ; globalReset:inst1|count[16] ; globalReset:inst1|count[26] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.000      ;
; 7.420 ; globalReset:inst1|count[16] ; globalReset:inst1|count[27] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.000      ;
; 7.420 ; globalReset:inst1|count[16] ; globalReset:inst1|count[29] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.000      ;
; 7.420 ; globalReset:inst1|count[16] ; globalReset:inst1|count[28] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.000      ;
; 7.420 ; globalReset:inst1|count[16] ; globalReset:inst1|count[30] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 5.000      ;
; 7.428 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[1]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 4.994      ;
; 7.428 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[2]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 4.994      ;
; 7.428 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[3]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 4.994      ;
; 7.428 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[4]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 4.994      ;
; 7.428 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[5]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 4.994      ;
; 7.428 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[6]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 4.994      ;
; 7.428 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[7]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 4.994      ;
; 7.428 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[8]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 4.994      ;
; 7.428 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[9]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 4.994      ;
; 7.428 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[10] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 4.994      ;
; 7.428 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[11] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 4.994      ;
; 7.428 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[12] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 4.994      ;
; 7.428 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[13] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 4.994      ;
; 7.428 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[14] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 4.994      ;
; 7.428 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[15] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 4.994      ;
; 7.443 ; UART_RX:inst2|stepcnt[3]    ; UART_RX:inst2|oData[7]      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 4.979      ;
; 7.443 ; UART_RX:inst2|stepcnt[3]    ; UART_RX:inst2|oData[5]      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 4.979      ;
; 7.443 ; UART_RX:inst2|stepcnt[3]    ; UART_RX:inst2|oData[4]      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 4.979      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk80MHz'                                                                                                  ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.453 ; UART_RX:inst2|data[6]       ; UART_RX:inst2|data[6]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:inst2|data[3]       ; UART_RX:inst2|data[3]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:inst2|data[2]       ; UART_RX:inst2|data[2]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:inst2|data[1]       ; UART_RX:inst2|data[1]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:inst2|data[0]       ; UART_RX:inst2|data[0]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:inst2|cntVal[1]     ; UART_RX:inst2|cntVal[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:inst2|cntVal[0]     ; UART_RX:inst2|cntVal[0]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:inst2|delay[3]      ; UART_RX:inst2|delay[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:inst2|Valid         ; UART_RX:inst2|Valid         ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:inst2|delay[2]      ; UART_RX:inst2|delay[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:inst2|delay[1]      ; UART_RX:inst2|delay[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:inst2|delay[0]      ; UART_RX:inst2|delay[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:inst2|place[1]      ; UART_RX:inst2|place[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:inst2|place[2]      ; UART_RX:inst2|place[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:inst2|strtcnt[1]    ; UART_RX:inst2|strtcnt[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:inst2|strtcnt[2]    ; UART_RX:inst2|strtcnt[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; UART_RX:inst2|data[7]       ; UART_RX:inst2|data[7]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_RX:inst2|data[5]       ; UART_RX:inst2|data[5]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_RX:inst2|data[4]       ; UART_RX:inst2|data[4]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_RX:inst2|RQ            ; UART_RX:inst2|RQ            ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_RX:inst2|place[3]      ; UART_RX:inst2|place[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[0]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.746      ;
; 0.465 ; UART_RX:inst2|strtcnt[0]    ; UART_RX:inst2|strtcnt[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.758      ;
; 0.466 ; UART_RX:inst2|place[0]      ; UART_RX:inst2|place[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.758      ;
; 0.493 ; UART_RX:inst2|strtcnt[1]    ; UART_RX:inst2|strtcnt[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.786      ;
; 0.501 ; UART_RX:inst2|data[6]       ; UART_RX:inst2|oData[6]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.794      ;
; 0.501 ; UART_RX:inst2|data[5]       ; UART_RX:inst2|oData[5]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.793      ;
; 0.502 ; UART_RX:inst2|data[3]       ; UART_RX:inst2|oData[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.795      ;
; 0.502 ; UART_RX:inst2|data[2]       ; UART_RX:inst2|oData[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.795      ;
; 0.503 ; UART_RX:inst2|strtcnt[2]    ; UART_RX:inst2|rx_act        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.796      ;
; 0.512 ; UART_RX:inst2|stepcnt[0]    ; UART_RX:inst2|stepcnt[4]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.804      ;
; 0.553 ; UART_RX:inst2|Valid         ; UART_RX:inst2|delay[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.846      ;
; 0.554 ; UART_RX:inst2|Valid         ; UART_RX:inst2|delay[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.847      ;
; 0.555 ; UART_RX:inst2|Valid         ; UART_RX:inst2|cntVal[0]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.848      ;
; 0.555 ; UART_RX:inst2|Valid         ; UART_RX:inst2|delay[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.848      ;
; 0.556 ; UART_RX:inst2|Valid         ; UART_RX:inst2|cntVal[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.849      ;
; 0.697 ; UART_RX:inst2|data[1]       ; UART_RX:inst2|oData[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.990      ;
; 0.698 ; UART_RX:inst2|place[1]      ; UART_RX:inst2|place[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.991      ;
; 0.699 ; UART_RX:inst2|data[7]       ; UART_RX:inst2|oData[7]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.991      ;
; 0.699 ; UART_RX:inst2|data[4]       ; UART_RX:inst2|oData[4]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.991      ;
; 0.701 ; UART_RX:inst2|data[0]       ; UART_RX:inst2|oData[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.994      ;
; 0.716 ; UART_RX:inst2|strtcnt[0]    ; UART_RX:inst2|strtcnt[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.009      ;
; 0.745 ; globalReset:inst1|count[6]  ; globalReset:inst1|count[6]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.038      ;
; 0.746 ; UART_RX:inst2|stepcnt[3]    ; UART_RX:inst2|stepcnt[3]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.038      ;
; 0.746 ; globalReset:inst1|count[8]  ; globalReset:inst1|count[8]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.039      ;
; 0.747 ; UART_RX:inst2|stepcnt[1]    ; UART_RX:inst2|stepcnt[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.039      ;
; 0.748 ; UART_RX:inst2|stepcnt[2]    ; UART_RX:inst2|stepcnt[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.040      ;
; 0.748 ; globalReset:inst1|count[9]  ; globalReset:inst1|count[9]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.041      ;
; 0.749 ; globalReset:inst1|count[7]  ; globalReset:inst1|count[7]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.042      ;
; 0.749 ; UART_RX:inst2|strtcnt[1]    ; UART_RX:inst2|rx_act        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.042      ;
; 0.756 ; UART_RX:inst2|delay[1]      ; UART_RX:inst2|delay[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.049      ;
; 0.760 ; globalReset:inst1|count[2]  ; globalReset:inst1|count[2]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.053      ;
; 0.760 ; globalReset:inst1|count[16] ; globalReset:inst1|count[16] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.053      ;
; 0.761 ; globalReset:inst1|count[3]  ; globalReset:inst1|count[3]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; globalReset:inst1|count[4]  ; globalReset:inst1|count[4]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; globalReset:inst1|count[11] ; globalReset:inst1|count[11] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; globalReset:inst1|count[12] ; globalReset:inst1|count[12] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; globalReset:inst1|count[13] ; globalReset:inst1|count[13] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; globalReset:inst1|count[14] ; globalReset:inst1|count[14] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; globalReset:inst1|count[15] ; globalReset:inst1|count[15] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; globalReset:inst1|count[18] ; globalReset:inst1|count[18] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; globalReset:inst1|count[22] ; globalReset:inst1|count[22] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.054      ;
; 0.762 ; globalReset:inst1|count[5]  ; globalReset:inst1|count[5]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; globalReset:inst1|count[10] ; globalReset:inst1|count[10] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; globalReset:inst1|count[19] ; globalReset:inst1|count[19] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; globalReset:inst1|count[20] ; globalReset:inst1|count[20] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; globalReset:inst1|count[27] ; globalReset:inst1|count[27] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; globalReset:inst1|count[29] ; globalReset:inst1|count[29] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; globalReset:inst1|count[28] ; globalReset:inst1|count[28] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; globalReset:inst1|count[30] ; globalReset:inst1|count[30] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.055      ;
; 0.763 ; globalReset:inst1|count[24] ; globalReset:inst1|count[24] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; globalReset:inst1|count[17] ; globalReset:inst1|count[17] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; globalReset:inst1|count[21] ; globalReset:inst1|count[21] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; globalReset:inst1|count[26] ; globalReset:inst1|count[26] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.056      ;
; 0.764 ; globalReset:inst1|count[31] ; globalReset:inst1|count[31] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.057      ;
; 0.765 ; globalReset:inst1|count[23] ; globalReset:inst1|count[23] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; globalReset:inst1|count[25] ; globalReset:inst1|count[25] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.058      ;
; 0.766 ; UART_RX:inst2|cntVal[0]     ; UART_RX:inst2|cntVal[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.059      ;
; 0.780 ; globalReset:inst1|count[1]  ; globalReset:inst1|count[1]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.073      ;
; 0.781 ; UART_RX:inst2|delay[0]      ; UART_RX:inst2|delay[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.074      ;
; 0.782 ; UART_RX:inst2|stepcnt[0]    ; UART_RX:inst2|stepcnt[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.074      ;
; 0.782 ; UART_RX:inst2|delay[0]      ; UART_RX:inst2|delay[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.075      ;
; 0.805 ; UART_RX:inst2|rx_act        ; UART_RX:inst2|strtcnt[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.098      ;
; 0.847 ; UART_RX:inst2|sync[1]       ; UART_RX:inst2|data[7]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.139      ;
; 0.887 ; UART_RX:inst2|place[3]      ; UART_RX:inst2|place[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.179      ;
; 0.946 ; UART_RX:inst2|Valid         ; UART_RX:inst2|delay[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.239      ;
; 0.975 ; UART_RX:inst2|strtcnt[0]    ; UART_RX:inst2|strtcnt[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.268      ;
; 0.981 ; UART_RX:inst2|place[0]      ; UART_RX:inst2|place[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.273      ;
; 1.006 ; UART_RX:inst2|place[1]      ; UART_RX:inst2|place[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.298      ;
; 1.007 ; UART_RX:inst2|place[1]      ; UART_RX:inst2|place[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.299      ;
; 1.029 ; UART_RX:inst2|sync[1]       ; UART_RX:inst2|data[5]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.321      ;
; 1.029 ; UART_RX:inst2|sync[1]       ; UART_RX:inst2|data[4]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.321      ;
; 1.038 ; UART_RX:inst2|delay[1]      ; UART_RX:inst2|delay[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.331      ;
; 1.049 ; UART_RX:inst2|stepcnt[4]    ; UART_RX:inst2|stepcnt[4]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.341      ;
; 1.100 ; globalReset:inst1|count[8]  ; globalReset:inst1|count[9]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.393      ;
; 1.100 ; globalReset:inst1|count[6]  ; globalReset:inst1|count[7]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.393      ;
; 1.101 ; UART_RX:inst2|stepcnt[1]    ; UART_RX:inst2|stepcnt[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.393      ;
; 1.109 ; UART_RX:inst2|stepcnt[2]    ; UART_RX:inst2|stepcnt[3]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.401      ;
; 1.109 ; globalReset:inst1|count[9]  ; globalReset:inst1|count[10] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.402      ;
; 1.110 ; globalReset:inst1|count[7]  ; globalReset:inst1|count[8]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.403      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                      ;
+-------+------------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.453 ; UART_TX:inst5|tx             ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_TX:inst5|dirRX          ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_TX:inst5|state.DIROFF   ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_TX:inst5|state.DIRON    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_TX:inst5|serialize[3]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_TX:inst5|state.000      ; UART_TX:inst5|state.000      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; UART_TX:inst5|dirTX          ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_TX:inst5|cnt[0]         ; UART_TX:inst5|cnt[0]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[2]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.465 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.758      ;
; 0.504 ; UART_TX:inst5|rqsync[0]      ; UART_TX:inst5|rqsync[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.796      ;
; 0.551 ; UART_TX:inst5|addr[0]        ; UART_TX:inst5|data[7]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.844      ;
; 0.552 ; UART_TX:inst5|addr[0]        ; UART_TX:inst5|data[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.845      ;
; 0.553 ; UART_TX:inst5|addr[0]        ; UART_TX:inst5|data[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.846      ;
; 0.671 ; UART_TX:inst5|addr[2]        ; UART_TX:inst5|data[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.964      ;
; 0.732 ; UART_TX:inst5|cnt[6]         ; UART_TX:inst5|data[6]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.026      ;
; 0.739 ; UART_TX:inst5|addr[4]        ; UART_TX:inst5|addr[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.032      ;
; 0.754 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.047      ;
; 0.754 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.047      ;
; 0.758 ; UART_TX:inst5|addr[4]        ; UART_TX:inst5|data[5]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.051      ;
; 0.762 ; UART_TX:inst5|cnt[2]         ; UART_TX:inst5|cnt[2]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.055      ;
; 0.763 ; UART_TX:inst5|cnt[6]         ; UART_TX:inst5|cnt[6]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.056      ;
; 0.764 ; UART_TX:inst5|cnt[4]         ; UART_TX:inst5|cnt[4]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.057      ;
; 0.765 ; UART_TX:inst5|cnt[7]         ; UART_TX:inst5|cnt[7]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.058      ;
; 0.766 ; UART_TX:inst5|cnt[5]         ; UART_TX:inst5|cnt[5]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; UART_TX:inst5|cnt[3]         ; UART_TX:inst5|cnt[3]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.059      ;
; 0.780 ; UART_TX:inst5|addr[1]        ; UART_TX:inst5|addr[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.073      ;
; 0.780 ; UART_TX:inst5|addr[2]        ; UART_TX:inst5|addr[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.073      ;
; 0.782 ; UART_TX:inst5|cnt[1]         ; UART_TX:inst5|cnt[1]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.075      ;
; 0.782 ; UART_TX:inst5|delay[4]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.075      ;
; 0.784 ; UART_TX:inst5|state.DIROFF   ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.076      ;
; 0.784 ; UART_TX:inst5|addr[1]        ; UART_TX:inst5|data[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.077      ;
; 0.795 ; UART_TX:inst5|addr[3]        ; UART_TX:inst5|addr[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.088      ;
; 0.806 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.099      ;
; 0.809 ; UART_TX:inst5|addr[0]        ; UART_TX:inst5|data[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.102      ;
; 0.814 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.107      ;
; 0.815 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.108      ;
; 0.826 ; UART_TX:inst5|state.DIROFF   ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.119      ;
; 0.832 ; UART_TX:inst5|addr[0]        ; UART_TX:inst5|addr[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.125      ;
; 0.835 ; UART_TX:inst5|addr[0]        ; UART_TX:inst5|data[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.128      ;
; 0.839 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.000      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.132      ;
; 0.951 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[2]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.243      ;
; 0.959 ; UART_TX:inst5|cnt[5]         ; UART_TX:inst5|data[5]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.253      ;
; 0.996 ; UART_TX:inst5|cnt[0]         ; UART_TX:inst5|data[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.288      ;
; 1.004 ; UART_TX:inst5|serialize[3]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.297      ;
; 1.007 ; UART_TX:inst5|cnt[1]         ; UART_TX:inst5|data[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.301      ;
; 1.008 ; UART_TX:inst5|cnt[7]         ; UART_TX:inst5|data[7]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.302      ;
; 1.023 ; UART_TX:inst5|addr[4]        ; UART_TX:inst5|data[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.316      ;
; 1.037 ; UART_TX:inst5|rqsync[1]      ; UART_TX:inst5|state.000      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.330      ;
; 1.040 ; UART_TX:inst5|rqsync[1]      ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.333      ;
; 1.050 ; UART_TX:inst5|addr[4]        ; UART_TX:inst5|data[6]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.343      ;
; 1.056 ; UART_TX:inst5|cnt[2]         ; UART_TX:inst5|data[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.350      ;
; 1.117 ; UART_TX:inst5|cnt[6]         ; UART_TX:inst5|cnt[7]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; UART_TX:inst5|cnt[2]         ; UART_TX:inst5|cnt[3]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.410      ;
; 1.118 ; UART_TX:inst5|cnt[4]         ; UART_TX:inst5|cnt[5]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.411      ;
; 1.118 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.411      ;
; 1.124 ; UART_TX:inst5|cnt[1]         ; UART_TX:inst5|cnt[2]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.417      ;
; 1.127 ; UART_TX:inst5|cnt[5]         ; UART_TX:inst5|cnt[6]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.420      ;
; 1.127 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.420      ;
; 1.127 ; UART_TX:inst5|cnt[3]         ; UART_TX:inst5|cnt[4]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.420      ;
; 1.133 ; UART_TX:inst5|cnt[1]         ; UART_TX:inst5|cnt[3]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.426      ;
; 1.134 ; UART_TX:inst5|addr[1]        ; UART_TX:inst5|addr[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.427      ;
; 1.136 ; UART_TX:inst5|cnt[5]         ; UART_TX:inst5|cnt[7]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.429      ;
; 1.136 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.429      ;
; 1.136 ; UART_TX:inst5|cnt[3]         ; UART_TX:inst5|cnt[5]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.429      ;
; 1.141 ; UART_TX:inst5|addr[2]        ; UART_TX:inst5|addr[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.434      ;
; 1.144 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.437      ;
; 1.149 ; UART_TX:inst5|addr[3]        ; UART_TX:inst5|addr[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.442      ;
; 1.150 ; UART_TX:inst5|addr[2]        ; UART_TX:inst5|addr[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.443      ;
; 1.153 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.446      ;
; 1.170 ; UART_TX:inst5|addr[0]        ; UART_TX:inst5|addr[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.463      ;
; 1.174 ; UART_TX:inst5|addr[1]        ; UART_TX:inst5|data[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.467      ;
; 1.179 ; UART_TX:inst5|addr[0]        ; UART_TX:inst5|addr[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.472      ;
; 1.246 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.539      ;
; 1.248 ; UART_TX:inst5|cnt[2]         ; UART_TX:inst5|cnt[4]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.541      ;
; 1.249 ; UART_TX:inst5|cnt[0]         ; UART_TX:inst5|cnt[1]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.540      ;
; 1.249 ; UART_TX:inst5|cnt[4]         ; UART_TX:inst5|cnt[6]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.542      ;
; 1.249 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.542      ;
; 1.257 ; UART_TX:inst5|cnt[2]         ; UART_TX:inst5|cnt[5]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.550      ;
; 1.258 ; UART_TX:inst5|cnt[4]         ; UART_TX:inst5|cnt[7]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.551      ;
; 1.258 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.551      ;
; 1.264 ; UART_TX:inst5|cnt[1]         ; UART_TX:inst5|cnt[4]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.557      ;
; 1.265 ; UART_TX:inst5|addr[1]        ; UART_TX:inst5|addr[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.558      ;
; 1.267 ; UART_TX:inst5|cnt[3]         ; UART_TX:inst5|cnt[6]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.560      ;
; 1.271 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.564      ;
; 1.273 ; UART_TX:inst5|cnt[1]         ; UART_TX:inst5|cnt[5]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.566      ;
; 1.274 ; UART_TX:inst5|addr[1]        ; UART_TX:inst5|addr[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.567      ;
; 1.276 ; UART_TX:inst5|cnt[3]         ; UART_TX:inst5|cnt[7]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.569      ;
; 1.278 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.571      ;
; 1.279 ; UART_TX:inst5|serialize[3]   ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.572      ;
; 1.284 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.577      ;
; 1.293 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.586      ;
; 1.299 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.592      ;
+-------+------------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                       ;
+--------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                      ; Launch Clock ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; -0.755 ; globalReset:inst1|rst ; UART_TX:inst5|data[4]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.715     ; 2.157      ;
; -0.755 ; globalReset:inst1|rst ; UART_TX:inst5|cnt[7]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.715     ; 2.157      ;
; -0.755 ; globalReset:inst1|rst ; UART_TX:inst5|cnt[6]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.715     ; 2.157      ;
; -0.755 ; globalReset:inst1|rst ; UART_TX:inst5|cnt[5]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.715     ; 2.157      ;
; -0.755 ; globalReset:inst1|rst ; UART_TX:inst5|cnt[4]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.715     ; 2.157      ;
; -0.755 ; globalReset:inst1|rst ; UART_TX:inst5|cnt[3]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.715     ; 2.157      ;
; -0.755 ; globalReset:inst1|rst ; UART_TX:inst5|cnt[2]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.715     ; 2.157      ;
; -0.755 ; globalReset:inst1|rst ; UART_TX:inst5|cnt[1]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.715     ; 2.157      ;
; -0.650 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[1]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.713     ; 2.054      ;
; -0.650 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[3]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.713     ; 2.054      ;
; -0.650 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[0]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.713     ; 2.054      ;
; -0.467 ; globalReset:inst1|rst ; UART_TX:inst5|data[1]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.714     ; 1.870      ;
; -0.467 ; globalReset:inst1|rst ; UART_TX:inst5|data[0]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.714     ; 1.870      ;
; -0.467 ; globalReset:inst1|rst ; UART_TX:inst5|data[3]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.714     ; 1.870      ;
; -0.467 ; globalReset:inst1|rst ; UART_TX:inst5|data[2]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.714     ; 1.870      ;
; -0.467 ; globalReset:inst1|rst ; UART_TX:inst5|data[5]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.714     ; 1.870      ;
; -0.467 ; globalReset:inst1|rst ; UART_TX:inst5|data[6]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.714     ; 1.870      ;
; -0.467 ; globalReset:inst1|rst ; UART_TX:inst5|data[7]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.714     ; 1.870      ;
; -0.467 ; globalReset:inst1|rst ; UART_TX:inst5|addr[0]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.714     ; 1.870      ;
; -0.467 ; globalReset:inst1|rst ; UART_TX:inst5|addr[4]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.714     ; 1.870      ;
; -0.467 ; globalReset:inst1|rst ; UART_TX:inst5|addr[3]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.714     ; 1.870      ;
; -0.467 ; globalReset:inst1|rst ; UART_TX:inst5|addr[2]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.714     ; 1.870      ;
; -0.467 ; globalReset:inst1|rst ; UART_TX:inst5|addr[1]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.714     ; 1.870      ;
; -0.438 ; globalReset:inst1|rst ; UART_TX:inst5|tx             ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.713     ; 1.842      ;
; -0.438 ; globalReset:inst1|rst ; UART_TX:inst5|dirRX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.713     ; 1.842      ;
; -0.438 ; globalReset:inst1|rst ; UART_TX:inst5|delay[4]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.713     ; 1.842      ;
; -0.438 ; globalReset:inst1|rst ; UART_TX:inst5|state.TX       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.713     ; 1.842      ;
; -0.438 ; globalReset:inst1|rst ; UART_TX:inst5|state.000      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.713     ; 1.842      ;
; -0.438 ; globalReset:inst1|rst ; UART_TX:inst5|state.MEGAWAIT ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.713     ; 1.842      ;
; -0.438 ; globalReset:inst1|rst ; UART_TX:inst5|state.DIROFF   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.713     ; 1.842      ;
; -0.438 ; globalReset:inst1|rst ; UART_TX:inst5|state.DIRON    ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.713     ; 1.842      ;
; -0.438 ; globalReset:inst1|rst ; UART_TX:inst5|delay[3]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.713     ; 1.842      ;
; -0.438 ; globalReset:inst1|rst ; UART_TX:inst5|delay[2]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.713     ; 1.842      ;
; -0.438 ; globalReset:inst1|rst ; UART_TX:inst5|delay[1]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.713     ; 1.842      ;
; -0.438 ; globalReset:inst1|rst ; UART_TX:inst5|delay[0]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.713     ; 1.842      ;
; -0.247 ; globalReset:inst1|rst ; UART_TX:inst5|dirTX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.713     ; 1.651      ;
; -0.247 ; globalReset:inst1|rst ; UART_TX:inst5|cnt[0]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.713     ; 1.651      ;
; -0.247 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[2]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.713     ; 1.651      ;
+--------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk80MHz'                                                                                     ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 9.635 ; globalReset:inst1|rst ; UART_RX:inst2|rx_act     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 2.786      ;
; 9.635 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[1] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 2.786      ;
; 9.635 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[0] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 2.786      ;
; 9.635 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[2] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 2.786      ;
; 9.877 ; globalReset:inst1|rst ; UART_RX:inst2|data[7]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.078     ; 2.546      ;
; 9.877 ; globalReset:inst1|rst ; UART_RX:inst2|oData[7]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.078     ; 2.546      ;
; 9.877 ; globalReset:inst1|rst ; UART_RX:inst2|data[5]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.078     ; 2.546      ;
; 9.877 ; globalReset:inst1|rst ; UART_RX:inst2|oData[5]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.078     ; 2.546      ;
; 9.877 ; globalReset:inst1|rst ; UART_RX:inst2|data[4]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.078     ; 2.546      ;
; 9.877 ; globalReset:inst1|rst ; UART_RX:inst2|oData[4]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.078     ; 2.546      ;
; 9.898 ; globalReset:inst1|rst ; UART_RX:inst2|data[6]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 2.523      ;
; 9.898 ; globalReset:inst1|rst ; UART_RX:inst2|oData[6]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 2.523      ;
; 9.898 ; globalReset:inst1|rst ; UART_RX:inst2|data[3]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 2.523      ;
; 9.898 ; globalReset:inst1|rst ; UART_RX:inst2|oData[3]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 2.523      ;
; 9.898 ; globalReset:inst1|rst ; UART_RX:inst2|data[2]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 2.523      ;
; 9.898 ; globalReset:inst1|rst ; UART_RX:inst2|oData[2]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 2.523      ;
; 9.898 ; globalReset:inst1|rst ; UART_RX:inst2|data[1]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 2.523      ;
; 9.898 ; globalReset:inst1|rst ; UART_RX:inst2|oData[1]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 2.523      ;
; 9.898 ; globalReset:inst1|rst ; UART_RX:inst2|data[0]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 2.523      ;
; 9.898 ; globalReset:inst1|rst ; UART_RX:inst2|oData[0]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 2.523      ;
; 9.915 ; globalReset:inst1|rst ; UART_RX:inst2|cntVal[1]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 2.507      ;
; 9.915 ; globalReset:inst1|rst ; UART_RX:inst2|cntVal[0]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 2.507      ;
; 9.915 ; globalReset:inst1|rst ; UART_RX:inst2|delay[3]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 2.507      ;
; 9.915 ; globalReset:inst1|rst ; UART_RX:inst2|Valid      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 2.507      ;
; 9.915 ; globalReset:inst1|rst ; UART_RX:inst2|delay[2]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 2.507      ;
; 9.915 ; globalReset:inst1|rst ; UART_RX:inst2|delay[1]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 2.507      ;
; 9.915 ; globalReset:inst1|rst ; UART_RX:inst2|delay[0]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 2.507      ;
; 9.915 ; globalReset:inst1|rst ; UART_RX:inst2|place[1]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 2.507      ;
; 9.915 ; globalReset:inst1|rst ; UART_RX:inst2|place[2]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 2.507      ;
; 9.934 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[4] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 2.488      ;
; 9.934 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[2] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 2.488      ;
; 9.934 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[3] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 2.488      ;
; 9.934 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[1] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 2.488      ;
; 9.934 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[0] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 2.488      ;
; 9.934 ; globalReset:inst1|rst ; UART_RX:inst2|place[0]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 2.488      ;
; 9.934 ; globalReset:inst1|rst ; UART_RX:inst2|place[3]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 2.488      ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk80MHz'                                                                                      ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 1.967 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[4] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 2.260      ;
; 1.967 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[2] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 2.260      ;
; 1.967 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[3] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 2.260      ;
; 1.967 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[1] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 2.260      ;
; 1.967 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[0] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 2.260      ;
; 1.967 ; globalReset:inst1|rst ; UART_RX:inst2|place[0]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 2.260      ;
; 1.967 ; globalReset:inst1|rst ; UART_RX:inst2|place[3]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 2.260      ;
; 1.996 ; globalReset:inst1|rst ; UART_RX:inst2|cntVal[1]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 2.290      ;
; 1.996 ; globalReset:inst1|rst ; UART_RX:inst2|cntVal[0]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 2.290      ;
; 1.996 ; globalReset:inst1|rst ; UART_RX:inst2|delay[3]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 2.290      ;
; 1.996 ; globalReset:inst1|rst ; UART_RX:inst2|Valid      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 2.290      ;
; 1.996 ; globalReset:inst1|rst ; UART_RX:inst2|delay[2]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 2.290      ;
; 1.996 ; globalReset:inst1|rst ; UART_RX:inst2|delay[1]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 2.290      ;
; 1.996 ; globalReset:inst1|rst ; UART_RX:inst2|delay[0]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 2.290      ;
; 1.996 ; globalReset:inst1|rst ; UART_RX:inst2|place[1]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 2.290      ;
; 1.996 ; globalReset:inst1|rst ; UART_RX:inst2|place[2]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 2.290      ;
; 2.000 ; globalReset:inst1|rst ; UART_RX:inst2|data[6]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 2.293      ;
; 2.000 ; globalReset:inst1|rst ; UART_RX:inst2|oData[6]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 2.293      ;
; 2.000 ; globalReset:inst1|rst ; UART_RX:inst2|data[3]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 2.293      ;
; 2.000 ; globalReset:inst1|rst ; UART_RX:inst2|oData[3]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 2.293      ;
; 2.000 ; globalReset:inst1|rst ; UART_RX:inst2|data[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 2.293      ;
; 2.000 ; globalReset:inst1|rst ; UART_RX:inst2|oData[2]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 2.293      ;
; 2.000 ; globalReset:inst1|rst ; UART_RX:inst2|data[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 2.293      ;
; 2.000 ; globalReset:inst1|rst ; UART_RX:inst2|oData[1]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 2.293      ;
; 2.000 ; globalReset:inst1|rst ; UART_RX:inst2|data[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 2.293      ;
; 2.000 ; globalReset:inst1|rst ; UART_RX:inst2|oData[0]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 2.293      ;
; 2.016 ; globalReset:inst1|rst ; UART_RX:inst2|data[7]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 2.310      ;
; 2.016 ; globalReset:inst1|rst ; UART_RX:inst2|oData[7]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 2.310      ;
; 2.016 ; globalReset:inst1|rst ; UART_RX:inst2|data[5]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 2.310      ;
; 2.016 ; globalReset:inst1|rst ; UART_RX:inst2|oData[5]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 2.310      ;
; 2.016 ; globalReset:inst1|rst ; UART_RX:inst2|data[4]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 2.310      ;
; 2.016 ; globalReset:inst1|rst ; UART_RX:inst2|oData[4]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 2.310      ;
; 2.187 ; globalReset:inst1|rst ; UART_RX:inst2|rx_act     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 2.480      ;
; 2.187 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[1] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 2.480      ;
; 2.187 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[0] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 2.480      ;
; 2.187 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[2] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 2.480      ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                       ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                      ; Launch Clock ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; 3.382 ; globalReset:inst1|rst ; UART_TX:inst5|dirTX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.192     ; 1.501      ;
; 3.382 ; globalReset:inst1|rst ; UART_TX:inst5|cnt[0]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.192     ; 1.501      ;
; 3.382 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[2]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.192     ; 1.501      ;
; 3.605 ; globalReset:inst1|rst ; UART_TX:inst5|tx             ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.725      ;
; 3.605 ; globalReset:inst1|rst ; UART_TX:inst5|dirRX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.725      ;
; 3.605 ; globalReset:inst1|rst ; UART_TX:inst5|delay[4]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.725      ;
; 3.605 ; globalReset:inst1|rst ; UART_TX:inst5|state.TX       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.725      ;
; 3.605 ; globalReset:inst1|rst ; UART_TX:inst5|state.000      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.725      ;
; 3.605 ; globalReset:inst1|rst ; UART_TX:inst5|state.MEGAWAIT ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.725      ;
; 3.605 ; globalReset:inst1|rst ; UART_TX:inst5|state.DIROFF   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.725      ;
; 3.605 ; globalReset:inst1|rst ; UART_TX:inst5|state.DIRON    ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.725      ;
; 3.605 ; globalReset:inst1|rst ; UART_TX:inst5|delay[3]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.725      ;
; 3.605 ; globalReset:inst1|rst ; UART_TX:inst5|delay[2]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.725      ;
; 3.605 ; globalReset:inst1|rst ; UART_TX:inst5|delay[1]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.725      ;
; 3.605 ; globalReset:inst1|rst ; UART_TX:inst5|delay[0]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.725      ;
; 3.627 ; globalReset:inst1|rst ; UART_TX:inst5|data[1]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.192     ; 1.746      ;
; 3.627 ; globalReset:inst1|rst ; UART_TX:inst5|data[0]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.192     ; 1.746      ;
; 3.627 ; globalReset:inst1|rst ; UART_TX:inst5|data[3]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.192     ; 1.746      ;
; 3.627 ; globalReset:inst1|rst ; UART_TX:inst5|data[2]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.192     ; 1.746      ;
; 3.627 ; globalReset:inst1|rst ; UART_TX:inst5|data[5]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.192     ; 1.746      ;
; 3.627 ; globalReset:inst1|rst ; UART_TX:inst5|data[6]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.192     ; 1.746      ;
; 3.627 ; globalReset:inst1|rst ; UART_TX:inst5|data[7]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.192     ; 1.746      ;
; 3.627 ; globalReset:inst1|rst ; UART_TX:inst5|addr[0]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.192     ; 1.746      ;
; 3.627 ; globalReset:inst1|rst ; UART_TX:inst5|addr[4]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.192     ; 1.746      ;
; 3.627 ; globalReset:inst1|rst ; UART_TX:inst5|addr[3]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.192     ; 1.746      ;
; 3.627 ; globalReset:inst1|rst ; UART_TX:inst5|addr[2]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.192     ; 1.746      ;
; 3.627 ; globalReset:inst1|rst ; UART_TX:inst5|addr[1]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.192     ; 1.746      ;
; 3.741 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[1]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.861      ;
; 3.741 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[3]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.861      ;
; 3.741 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[0]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.861      ;
; 3.855 ; globalReset:inst1|rst ; UART_TX:inst5|data[4]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.193     ; 1.973      ;
; 3.855 ; globalReset:inst1|rst ; UART_TX:inst5|cnt[7]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.193     ; 1.973      ;
; 3.855 ; globalReset:inst1|rst ; UART_TX:inst5|cnt[6]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.193     ; 1.973      ;
; 3.855 ; globalReset:inst1|rst ; UART_TX:inst5|cnt[5]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.193     ; 1.973      ;
; 3.855 ; globalReset:inst1|rst ; UART_TX:inst5|cnt[4]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.193     ; 1.973      ;
; 3.855 ; globalReset:inst1|rst ; UART_TX:inst5|cnt[3]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.193     ; 1.973      ;
; 3.855 ; globalReset:inst1|rst ; UART_TX:inst5|cnt[2]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.193     ; 1.973      ;
; 3.855 ; globalReset:inst1|rst ; UART_TX:inst5|cnt[1]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.193     ; 1.973      ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk80MHz'                                                                                          ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                      ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|Valid                                         ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|cntVal[0]                                     ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|cntVal[1]                                     ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|delay[0]                                      ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|delay[1]                                      ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|delay[2]                                      ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|delay[3]                                      ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|place[1]                                      ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|place[2]                                      ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|rx_act                                        ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|strtcnt[0]                                    ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|strtcnt[1]                                    ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|strtcnt[2]                                    ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|data[4]                                       ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|data[5]                                       ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|data[7]                                       ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|oData[4]                                      ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|oData[5]                                      ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|oData[7]                                      ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|place[0]                                      ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|place[3]                                      ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[0]                                    ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[1]                                    ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[2]                                    ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[3]                                    ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[4]                                    ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|sync[1]                                       ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[0]                                  ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[10]                                 ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[11]                                 ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[12]                                 ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[13]                                 ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[14]                                 ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[15]                                 ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[1]                                  ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[2]                                  ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[3]                                  ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[4]                                  ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[5]                                  ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[6]                                  ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[7]                                  ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[8]                                  ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[9]                                  ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|rst                                       ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|RQ                                            ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|data[0]                                       ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|data[1]                                       ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|data[2]                                       ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|data[3]                                       ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|data[6]                                       ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|oData[0]                                      ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|oData[1]                                      ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|oData[2]                                      ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|oData[3]                                      ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|oData[6]                                      ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|sync[0]                                       ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[16]                                 ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[17]                                 ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[18]                                 ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[19]                                 ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[20]                                 ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[21]                                 ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[22]                                 ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[23]                                 ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[24]                                 ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[25]                                 ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[26]                                 ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[27]                                 ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[28]                                 ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[29]                                 ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[30]                                 ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[31]                                 ;
; 6.102 ; 6.102        ; 0.000          ; Low Pulse Width  ; clk80MHz ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0]           ;
; 6.102 ; 6.102        ; 0.000          ; Low Pulse Width  ; clk80MHz ; Rise       ; mypll|altpll_component|auto_generated|pll1|observablevcoout ;
; 6.103 ; 6.323        ; 0.220          ; High Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|sync[0]                                       ;
; 6.104 ; 6.324        ; 0.220          ; High Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[0]                                       ;
; 6.104 ; 6.324        ; 0.220          ; High Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[1]                                       ;
; 6.104 ; 6.324        ; 0.220          ; High Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[2]                                       ;
; 6.104 ; 6.324        ; 0.220          ; High Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[3]                                       ;
; 6.104 ; 6.324        ; 0.220          ; High Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[6]                                       ;
; 6.104 ; 6.324        ; 0.220          ; High Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[0]                                      ;
; 6.104 ; 6.324        ; 0.220          ; High Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[1]                                      ;
; 6.104 ; 6.324        ; 0.220          ; High Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[2]                                      ;
; 6.104 ; 6.324        ; 0.220          ; High Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[3]                                      ;
; 6.104 ; 6.324        ; 0.220          ; High Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[6]                                      ;
; 6.104 ; 6.324        ; 0.220          ; High Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[16]                                 ;
; 6.104 ; 6.324        ; 0.220          ; High Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[17]                                 ;
; 6.104 ; 6.324        ; 0.220          ; High Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[18]                                 ;
; 6.104 ; 6.324        ; 0.220          ; High Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[19]                                 ;
; 6.104 ; 6.324        ; 0.220          ; High Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[20]                                 ;
; 6.104 ; 6.324        ; 0.220          ; High Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[21]                                 ;
; 6.104 ; 6.324        ; 0.220          ; High Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[22]                                 ;
; 6.104 ; 6.324        ; 0.220          ; High Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[23]                                 ;
; 6.104 ; 6.324        ; 0.220          ; High Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[24]                                 ;
; 6.104 ; 6.324        ; 0.220          ; High Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[25]                                 ;
; 6.104 ; 6.324        ; 0.220          ; High Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[26]                                 ;
; 6.104 ; 6.324        ; 0.220          ; High Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[27]                                 ;
; 6.104 ; 6.324        ; 0.220          ; High Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[28]                                 ;
; 6.104 ; 6.324        ; 0.220          ; High Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[29]                                 ;
; 6.104 ; 6.324        ; 0.220          ; High Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[30]                                 ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                        ;
+---------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                                                  ;
+---------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+
; 103.887 ; 104.107      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|addr[0]                                                   ;
; 103.887 ; 104.107      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|addr[1]                                                   ;
; 103.887 ; 104.107      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|addr[2]                                                   ;
; 103.887 ; 104.107      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|addr[3]                                                   ;
; 103.887 ; 104.107      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|addr[4]                                                   ;
; 103.887 ; 104.107      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[0]                                                    ;
; 103.887 ; 104.107      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[1]                                                    ;
; 103.887 ; 104.107      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[2]                                                    ;
; 103.887 ; 104.107      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[3]                                                    ;
; 103.887 ; 104.107      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[4]                                                    ;
; 103.887 ; 104.107      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[5]                                                    ;
; 103.887 ; 104.107      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[6]                                                    ;
; 103.887 ; 104.107      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[7]                                                    ;
; 103.887 ; 104.107      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[0]                                                   ;
; 103.887 ; 104.107      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[1]                                                   ;
; 103.887 ; 104.107      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[2]                                                   ;
; 103.887 ; 104.107      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[3]                                                   ;
; 103.887 ; 104.107      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[4]                                                   ;
; 103.887 ; 104.107      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[5]                                                   ;
; 103.887 ; 104.107      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[6]                                                   ;
; 103.887 ; 104.107      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[7]                                                   ;
; 103.887 ; 104.107      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[0]                                                  ;
; 103.887 ; 104.107      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[1]                                                  ;
; 103.887 ; 104.107      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[2]                                                  ;
; 103.887 ; 104.107      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[3]                                                  ;
; 103.887 ; 104.107      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[4]                                                  ;
; 103.887 ; 104.107      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirRX                                                     ;
; 103.887 ; 104.107      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirTX                                                     ;
; 103.887 ; 104.107      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[0]                                                 ;
; 103.887 ; 104.107      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[1]                                                 ;
; 103.887 ; 104.107      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[0]                                              ;
; 103.887 ; 104.107      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[1]                                              ;
; 103.887 ; 104.107      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[2]                                              ;
; 103.887 ; 104.107      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[3]                                              ;
; 103.887 ; 104.107      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.000                                                 ;
; 103.887 ; 104.107      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIROFF                                              ;
; 103.887 ; 104.107      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIRON                                               ;
; 103.887 ; 104.107      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.MEGAWAIT                                            ;
; 103.887 ; 104.107      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.TX                                                  ;
; 103.887 ; 104.107      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|tx                                                        ;
; 104.035 ; 104.223      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|addr[0]                                                   ;
; 104.035 ; 104.223      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|addr[1]                                                   ;
; 104.035 ; 104.223      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|addr[2]                                                   ;
; 104.035 ; 104.223      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|addr[3]                                                   ;
; 104.035 ; 104.223      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|addr[4]                                                   ;
; 104.035 ; 104.223      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[1]                                                    ;
; 104.035 ; 104.223      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[2]                                                    ;
; 104.035 ; 104.223      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[3]                                                    ;
; 104.035 ; 104.223      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[4]                                                    ;
; 104.035 ; 104.223      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[5]                                                    ;
; 104.035 ; 104.223      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[6]                                                    ;
; 104.035 ; 104.223      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[7]                                                    ;
; 104.035 ; 104.223      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[0]                                                   ;
; 104.035 ; 104.223      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[1]                                                   ;
; 104.035 ; 104.223      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[2]                                                   ;
; 104.035 ; 104.223      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[3]                                                   ;
; 104.035 ; 104.223      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[4]                                                   ;
; 104.035 ; 104.223      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[5]                                                   ;
; 104.035 ; 104.223      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[6]                                                   ;
; 104.035 ; 104.223      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[7]                                                   ;
; 104.035 ; 104.223      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[0]                                              ;
; 104.035 ; 104.223      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[1]                                              ;
; 104.035 ; 104.223      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[3]                                              ;
; 104.036 ; 104.224      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[0]                                                    ;
; 104.036 ; 104.224      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[0]                                                  ;
; 104.036 ; 104.224      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[1]                                                  ;
; 104.036 ; 104.224      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[2]                                                  ;
; 104.036 ; 104.224      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[3]                                                  ;
; 104.036 ; 104.224      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[4]                                                  ;
; 104.036 ; 104.224      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirRX                                                     ;
; 104.036 ; 104.224      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirTX                                                     ;
; 104.036 ; 104.224      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[2]                                              ;
; 104.036 ; 104.224      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.000                                                 ;
; 104.036 ; 104.224      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIROFF                                              ;
; 104.036 ; 104.224      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIRON                                               ;
; 104.036 ; 104.224      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.MEGAWAIT                                            ;
; 104.036 ; 104.224      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.TX                                                  ;
; 104.036 ; 104.224      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|tx                                                        ;
; 104.037 ; 104.225      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[0]                                                 ;
; 104.037 ; 104.225      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[1]                                                 ;
; 104.133 ; 104.133      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mypll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 104.133 ; 104.133      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mypll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 104.156 ; 104.156      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|addr[0]|clk                                                       ;
; 104.156 ; 104.156      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|addr[1]|clk                                                       ;
; 104.156 ; 104.156      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|addr[2]|clk                                                       ;
; 104.156 ; 104.156      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|addr[3]|clk                                                       ;
; 104.156 ; 104.156      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|addr[4]|clk                                                       ;
; 104.156 ; 104.156      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|cnt[0]|clk                                                        ;
; 104.156 ; 104.156      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|cnt[1]|clk                                                        ;
; 104.156 ; 104.156      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|cnt[2]|clk                                                        ;
; 104.156 ; 104.156      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|cnt[3]|clk                                                        ;
; 104.156 ; 104.156      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|cnt[4]|clk                                                        ;
; 104.156 ; 104.156      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|cnt[5]|clk                                                        ;
; 104.156 ; 104.156      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|cnt[6]|clk                                                        ;
; 104.156 ; 104.156      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|cnt[7]|clk                                                        ;
; 104.156 ; 104.156      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|data[0]|clk                                                       ;
; 104.156 ; 104.156      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|data[1]|clk                                                       ;
; 104.156 ; 104.156      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|data[2]|clk                                                       ;
; 104.156 ; 104.156      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|data[3]|clk                                                       ;
; 104.156 ; 104.156      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|data[4]|clk                                                       ;
+---------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RX        ; clk80MHz   ; 2.919 ; 3.224 ; Rise       ; clk80MHz        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RX        ; clk80MHz   ; -2.441 ; -2.733 ; Rise       ; clk80MHz        ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                         ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; DataFromCFM[*]  ; clk80MHz   ; 7.371 ; 7.286 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[0] ; clk80MHz   ; 5.878 ; 5.881 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[1] ; clk80MHz   ; 6.305 ; 6.259 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[2] ; clk80MHz   ; 5.791 ; 5.777 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[3] ; clk80MHz   ; 5.890 ; 5.878 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[4] ; clk80MHz   ; 6.618 ; 6.548 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[5] ; clk80MHz   ; 6.555 ; 6.471 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[6] ; clk80MHz   ; 7.371 ; 7.286 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[7] ; clk80MHz   ; 6.204 ; 6.171 ; Rise       ; clk80MHz                                          ;
; LCBreq          ; clk80MHz   ; 7.105 ; 6.825 ; Rise       ; clk80MHz                                          ;
; ValRX           ; clk80MHz   ; 6.798 ; 6.560 ; Rise       ; clk80MHz                                          ;
; TX              ; clk80MHz   ; 7.144 ; 7.648 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirRX           ; clk80MHz   ; 5.861 ; 5.586 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirTX           ; clk80MHz   ; 5.673 ; 5.652 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                 ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; DataFromCFM[*]  ; clk80MHz   ; 5.675 ; 5.661 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[0] ; clk80MHz   ; 5.762 ; 5.765 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[1] ; clk80MHz   ; 6.173 ; 6.128 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[2] ; clk80MHz   ; 5.675 ; 5.661 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[3] ; clk80MHz   ; 5.773 ; 5.762 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[4] ; clk80MHz   ; 6.473 ; 6.406 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[5] ; clk80MHz   ; 6.413 ; 6.333 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[6] ; clk80MHz   ; 7.192 ; 7.109 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[7] ; clk80MHz   ; 6.073 ; 6.040 ; Rise       ; clk80MHz                                          ;
; LCBreq          ; clk80MHz   ; 6.936 ; 6.662 ; Rise       ; clk80MHz                                          ;
; ValRX           ; clk80MHz   ; 6.641 ; 6.407 ; Rise       ; clk80MHz                                          ;
; TX              ; clk80MHz   ; 6.619 ; 7.121 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirRX           ; clk80MHz   ; 5.323 ; 5.054 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirTX           ; clk80MHz   ; 5.199 ; 5.182 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                       ;
+------------+-----------------+---------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                        ; Note ;
+------------+-----------------+---------------------------------------------------+------+
; 163.11 MHz ; 163.11 MHz      ; mypll|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 194.93 MHz ; 194.93 MHz      ; clk80MHz                                          ;      ;
+------------+-----------------+---------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                        ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.945 ; 0.000         ;
; clk80MHz                                          ; 7.370 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                         ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; clk80MHz                                          ; 0.401 ; 0.000         ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.402 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                                      ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.256 ; -2.516        ;
; clk80MHz                                          ; 9.799  ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                                      ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; clk80MHz                                          ; 1.754 ; 0.000         ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 2.980 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                            ;
+---------------------------------------------------+---------+---------------+
; Clock                                             ; Slack   ; End Point TNS ;
+---------------------------------------------------+---------+---------------+
; clk80MHz                                          ; 5.984   ; 0.000         ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 103.884 ; 0.000         ;
+---------------------------------------------------+---------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                    ;
+---------+----------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                  ; To Node                    ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.945   ; UART_RX:inst2|RQ           ; UART_TX:inst5|rqsync[0]    ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 0.819      ;
; 202.202 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|addr[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 6.060      ;
; 202.202 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|addr[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 6.060      ;
; 202.202 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|addr[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 6.060      ;
; 202.202 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|addr[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 6.060      ;
; 202.202 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|addr[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 6.060      ;
; 202.603 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|addr[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 5.659      ;
; 202.603 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|addr[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 5.659      ;
; 202.603 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|addr[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 5.659      ;
; 202.603 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|addr[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 5.659      ;
; 202.603 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|addr[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 5.659      ;
; 202.842 ; UART_TX:inst5|addr[2]      ; UART_TX:inst5|addr[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 5.420      ;
; 202.842 ; UART_TX:inst5|addr[2]      ; UART_TX:inst5|addr[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 5.420      ;
; 202.842 ; UART_TX:inst5|addr[2]      ; UART_TX:inst5|addr[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 5.420      ;
; 202.842 ; UART_TX:inst5|addr[2]      ; UART_TX:inst5|addr[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 5.420      ;
; 202.842 ; UART_TX:inst5|addr[2]      ; UART_TX:inst5|addr[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 5.420      ;
; 202.860 ; UART_TX:inst5|addr[1]      ; UART_TX:inst5|addr[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 5.402      ;
; 202.860 ; UART_TX:inst5|addr[1]      ; UART_TX:inst5|addr[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 5.402      ;
; 202.860 ; UART_TX:inst5|addr[1]      ; UART_TX:inst5|addr[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 5.402      ;
; 202.860 ; UART_TX:inst5|addr[1]      ; UART_TX:inst5|addr[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 5.402      ;
; 202.860 ; UART_TX:inst5|addr[1]      ; UART_TX:inst5|addr[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 5.402      ;
; 202.997 ; UART_TX:inst5|addr[2]      ; UART_TX:inst5|state.TX     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 5.266      ;
; 203.024 ; UART_TX:inst5|addr[1]      ; UART_TX:inst5|state.TX     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 5.239      ;
; 203.066 ; UART_TX:inst5|addr[3]      ; UART_TX:inst5|addr[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 5.196      ;
; 203.066 ; UART_TX:inst5|addr[3]      ; UART_TX:inst5|addr[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 5.196      ;
; 203.066 ; UART_TX:inst5|addr[3]      ; UART_TX:inst5|addr[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 5.196      ;
; 203.066 ; UART_TX:inst5|addr[3]      ; UART_TX:inst5|addr[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 5.196      ;
; 203.066 ; UART_TX:inst5|addr[3]      ; UART_TX:inst5|addr[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 5.196      ;
; 203.201 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|tx           ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 5.062      ;
; 203.209 ; UART_TX:inst5|addr[0]      ; UART_TX:inst5|addr[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 5.053      ;
; 203.209 ; UART_TX:inst5|addr[0]      ; UART_TX:inst5|addr[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 5.053      ;
; 203.209 ; UART_TX:inst5|addr[0]      ; UART_TX:inst5|addr[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 5.053      ;
; 203.209 ; UART_TX:inst5|addr[0]      ; UART_TX:inst5|addr[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 5.053      ;
; 203.209 ; UART_TX:inst5|addr[0]      ; UART_TX:inst5|addr[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 5.053      ;
; 203.230 ; UART_TX:inst5|addr[3]      ; UART_TX:inst5|state.TX     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 5.033      ;
; 203.373 ; UART_TX:inst5|addr[0]      ; UART_TX:inst5|state.TX     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.890      ;
; 203.496 ; UART_TX:inst5|addr[2]      ; UART_TX:inst5|state.DIRON  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.767      ;
; 203.573 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|tx           ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.690      ;
; 203.584 ; UART_TX:inst5|addr[1]      ; UART_TX:inst5|state.DIRON  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.679      ;
; 203.737 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|addr[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 4.525      ;
; 203.737 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|addr[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 4.525      ;
; 203.737 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|addr[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 4.525      ;
; 203.737 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|addr[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 4.525      ;
; 203.737 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|addr[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 4.525      ;
; 203.790 ; UART_TX:inst5|addr[3]      ; UART_TX:inst5|state.DIRON  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.473      ;
; 203.805 ; UART_TX:inst5|data[4]      ; UART_TX:inst5|tx           ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.071     ; 4.459      ;
; 203.827 ; UART_TX:inst5|addr[2]      ; UART_TX:inst5|state.DIROFF ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.436      ;
; 203.832 ; UART_TX:inst5|data[7]      ; UART_TX:inst5|tx           ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.431      ;
; 203.838 ; UART_TX:inst5|addr[4]      ; UART_TX:inst5|addr[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 4.424      ;
; 203.838 ; UART_TX:inst5|addr[4]      ; UART_TX:inst5|addr[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 4.424      ;
; 203.838 ; UART_TX:inst5|addr[4]      ; UART_TX:inst5|addr[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 4.424      ;
; 203.838 ; UART_TX:inst5|addr[4]      ; UART_TX:inst5|addr[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 4.424      ;
; 203.838 ; UART_TX:inst5|addr[4]      ; UART_TX:inst5|addr[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 4.424      ;
; 203.861 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|state.DIRON  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.402      ;
; 203.894 ; UART_TX:inst5|addr[1]      ; UART_TX:inst5|state.DIROFF ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.369      ;
; 203.908 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|state.DIRON  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.355      ;
; 203.926 ; UART_TX:inst5|data[3]      ; UART_TX:inst5|tx           ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.337      ;
; 203.933 ; UART_TX:inst5|addr[0]      ; UART_TX:inst5|state.DIRON  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.330      ;
; 203.945 ; UART_TX:inst5|data[0]      ; UART_TX:inst5|tx           ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.318      ;
; 203.964 ; UART_TX:inst5|addr[0]      ; UART_TX:inst5|cnt[7]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.074     ; 4.297      ;
; 203.964 ; UART_TX:inst5|addr[0]      ; UART_TX:inst5|cnt[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.074     ; 4.297      ;
; 203.964 ; UART_TX:inst5|addr[0]      ; UART_TX:inst5|cnt[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.074     ; 4.297      ;
; 203.964 ; UART_TX:inst5|addr[0]      ; UART_TX:inst5|cnt[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.074     ; 4.297      ;
; 203.964 ; UART_TX:inst5|addr[0]      ; UART_TX:inst5|cnt[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.074     ; 4.297      ;
; 203.964 ; UART_TX:inst5|addr[0]      ; UART_TX:inst5|cnt[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.074     ; 4.297      ;
; 203.964 ; UART_TX:inst5|addr[0]      ; UART_TX:inst5|cnt[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.074     ; 4.297      ;
; 203.989 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|state.DIRON  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.274      ;
; 203.993 ; UART_TX:inst5|addr[4]      ; UART_TX:inst5|state.TX     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.270      ;
; 204.100 ; UART_TX:inst5|addr[3]      ; UART_TX:inst5|state.DIROFF ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.163      ;
; 204.124 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|state.DIRON  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.139      ;
; 204.183 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|state.TX     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.080      ;
; 204.192 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|state.DIROFF ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.071      ;
; 204.197 ; UART_TX:inst5|addr[4]      ; UART_TX:inst5|state.DIRON  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.066      ;
; 204.204 ; UART_TX:inst5|state.TX     ; UART_TX:inst5|addr[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 4.058      ;
; 204.204 ; UART_TX:inst5|state.TX     ; UART_TX:inst5|addr[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 4.058      ;
; 204.204 ; UART_TX:inst5|state.TX     ; UART_TX:inst5|addr[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 4.058      ;
; 204.204 ; UART_TX:inst5|state.TX     ; UART_TX:inst5|addr[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 4.058      ;
; 204.204 ; UART_TX:inst5|state.TX     ; UART_TX:inst5|addr[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 4.058      ;
; 204.230 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|state.TX     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.033      ;
; 204.239 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|state.DIROFF ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.024      ;
; 204.243 ; UART_TX:inst5|addr[0]      ; UART_TX:inst5|state.DIROFF ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.020      ;
; 204.246 ; UART_TX:inst5|addr[2]      ; UART_TX:inst5|data[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.074     ; 4.015      ;
; 204.254 ; UART_TX:inst5|addr[1]      ; UART_TX:inst5|data[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.074     ; 4.007      ;
; 204.255 ; UART_TX:inst5|addr[2]      ; UART_TX:inst5|cnt[7]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.074     ; 4.006      ;
; 204.255 ; UART_TX:inst5|addr[2]      ; UART_TX:inst5|cnt[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.074     ; 4.006      ;
; 204.255 ; UART_TX:inst5|addr[2]      ; UART_TX:inst5|cnt[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.074     ; 4.006      ;
; 204.255 ; UART_TX:inst5|addr[2]      ; UART_TX:inst5|cnt[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.074     ; 4.006      ;
; 204.255 ; UART_TX:inst5|addr[2]      ; UART_TX:inst5|cnt[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.074     ; 4.006      ;
; 204.255 ; UART_TX:inst5|addr[2]      ; UART_TX:inst5|cnt[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.074     ; 4.006      ;
; 204.255 ; UART_TX:inst5|addr[2]      ; UART_TX:inst5|cnt[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.074     ; 4.006      ;
; 204.307 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|addr[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 3.955      ;
; 204.307 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|addr[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 3.955      ;
; 204.307 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|addr[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 3.955      ;
; 204.307 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|addr[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 3.955      ;
; 204.307 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|addr[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 3.955      ;
; 204.311 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|state.TX     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.952      ;
; 204.320 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|state.DIROFF ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.943      ;
; 204.398 ; UART_TX:inst5|data[6]      ; UART_TX:inst5|tx           ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.865      ;
; 204.399 ; UART_TX:inst5|data[5]      ; UART_TX:inst5|tx           ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.864      ;
; 204.446 ; UART_TX:inst5|addr[1]      ; UART_TX:inst5|cnt[7]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.074     ; 3.815      ;
+---------+----------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk80MHz'                                                                                                  ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 7.370 ; globalReset:inst1|count[13] ; globalReset:inst1|count[31] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.075     ; 5.057      ;
; 7.370 ; globalReset:inst1|count[13] ; globalReset:inst1|count[24] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.075     ; 5.057      ;
; 7.370 ; globalReset:inst1|count[13] ; globalReset:inst1|count[16] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.075     ; 5.057      ;
; 7.370 ; globalReset:inst1|count[13] ; globalReset:inst1|count[17] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.075     ; 5.057      ;
; 7.370 ; globalReset:inst1|count[13] ; globalReset:inst1|count[18] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.075     ; 5.057      ;
; 7.370 ; globalReset:inst1|count[13] ; globalReset:inst1|count[19] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.075     ; 5.057      ;
; 7.370 ; globalReset:inst1|count[13] ; globalReset:inst1|count[20] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.075     ; 5.057      ;
; 7.370 ; globalReset:inst1|count[13] ; globalReset:inst1|count[21] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.075     ; 5.057      ;
; 7.370 ; globalReset:inst1|count[13] ; globalReset:inst1|count[22] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.075     ; 5.057      ;
; 7.370 ; globalReset:inst1|count[13] ; globalReset:inst1|count[23] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.075     ; 5.057      ;
; 7.370 ; globalReset:inst1|count[13] ; globalReset:inst1|count[25] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.075     ; 5.057      ;
; 7.370 ; globalReset:inst1|count[13] ; globalReset:inst1|count[26] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.075     ; 5.057      ;
; 7.370 ; globalReset:inst1|count[13] ; globalReset:inst1|count[27] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.075     ; 5.057      ;
; 7.370 ; globalReset:inst1|count[13] ; globalReset:inst1|count[29] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.075     ; 5.057      ;
; 7.370 ; globalReset:inst1|count[13] ; globalReset:inst1|count[28] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.075     ; 5.057      ;
; 7.370 ; globalReset:inst1|count[13] ; globalReset:inst1|count[30] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.075     ; 5.057      ;
; 7.413 ; globalReset:inst1|count[13] ; globalReset:inst1|count[1]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.017      ;
; 7.413 ; globalReset:inst1|count[13] ; globalReset:inst1|count[2]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.017      ;
; 7.413 ; globalReset:inst1|count[13] ; globalReset:inst1|count[3]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.017      ;
; 7.413 ; globalReset:inst1|count[13] ; globalReset:inst1|count[4]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.017      ;
; 7.413 ; globalReset:inst1|count[13] ; globalReset:inst1|count[5]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.017      ;
; 7.413 ; globalReset:inst1|count[13] ; globalReset:inst1|count[6]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.017      ;
; 7.413 ; globalReset:inst1|count[13] ; globalReset:inst1|count[7]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.017      ;
; 7.413 ; globalReset:inst1|count[13] ; globalReset:inst1|count[8]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.017      ;
; 7.413 ; globalReset:inst1|count[13] ; globalReset:inst1|count[9]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.017      ;
; 7.413 ; globalReset:inst1|count[13] ; globalReset:inst1|count[10] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.017      ;
; 7.413 ; globalReset:inst1|count[13] ; globalReset:inst1|count[11] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.017      ;
; 7.413 ; globalReset:inst1|count[13] ; globalReset:inst1|count[12] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.017      ;
; 7.413 ; globalReset:inst1|count[13] ; globalReset:inst1|count[13] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.017      ;
; 7.413 ; globalReset:inst1|count[13] ; globalReset:inst1|count[14] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.017      ;
; 7.413 ; globalReset:inst1|count[13] ; globalReset:inst1|count[15] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.017      ;
; 7.636 ; UART_RX:inst2|stepcnt[4]    ; UART_RX:inst2|oData[7]      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.071     ; 4.795      ;
; 7.636 ; UART_RX:inst2|stepcnt[4]    ; UART_RX:inst2|oData[5]      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.071     ; 4.795      ;
; 7.636 ; UART_RX:inst2|stepcnt[4]    ; UART_RX:inst2|oData[4]      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.071     ; 4.795      ;
; 7.638 ; globalReset:inst1|count[25] ; globalReset:inst1|count[31] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 4.792      ;
; 7.638 ; globalReset:inst1|count[25] ; globalReset:inst1|count[24] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 4.792      ;
; 7.638 ; globalReset:inst1|count[25] ; globalReset:inst1|count[16] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 4.792      ;
; 7.638 ; globalReset:inst1|count[25] ; globalReset:inst1|count[17] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 4.792      ;
; 7.638 ; globalReset:inst1|count[25] ; globalReset:inst1|count[18] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 4.792      ;
; 7.638 ; globalReset:inst1|count[25] ; globalReset:inst1|count[19] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 4.792      ;
; 7.638 ; globalReset:inst1|count[25] ; globalReset:inst1|count[20] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 4.792      ;
; 7.638 ; globalReset:inst1|count[25] ; globalReset:inst1|count[21] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 4.792      ;
; 7.638 ; globalReset:inst1|count[25] ; globalReset:inst1|count[22] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 4.792      ;
; 7.638 ; globalReset:inst1|count[25] ; globalReset:inst1|count[23] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 4.792      ;
; 7.638 ; globalReset:inst1|count[25] ; globalReset:inst1|count[25] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 4.792      ;
; 7.638 ; globalReset:inst1|count[25] ; globalReset:inst1|count[26] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 4.792      ;
; 7.638 ; globalReset:inst1|count[25] ; globalReset:inst1|count[27] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 4.792      ;
; 7.638 ; globalReset:inst1|count[25] ; globalReset:inst1|count[29] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 4.792      ;
; 7.638 ; globalReset:inst1|count[25] ; globalReset:inst1|count[28] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 4.792      ;
; 7.638 ; globalReset:inst1|count[25] ; globalReset:inst1|count[30] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 4.792      ;
; 7.648 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[31] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.074     ; 4.780      ;
; 7.648 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[24] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.074     ; 4.780      ;
; 7.648 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[16] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.074     ; 4.780      ;
; 7.648 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[17] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.074     ; 4.780      ;
; 7.648 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[18] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.074     ; 4.780      ;
; 7.648 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[19] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.074     ; 4.780      ;
; 7.648 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[20] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.074     ; 4.780      ;
; 7.648 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[21] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.074     ; 4.780      ;
; 7.648 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[22] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.074     ; 4.780      ;
; 7.648 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[23] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.074     ; 4.780      ;
; 7.648 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[25] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.074     ; 4.780      ;
; 7.648 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[26] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.074     ; 4.780      ;
; 7.648 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[27] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.074     ; 4.780      ;
; 7.648 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[29] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.074     ; 4.780      ;
; 7.648 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[28] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.074     ; 4.780      ;
; 7.648 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[30] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.074     ; 4.780      ;
; 7.661 ; globalReset:inst1|count[16] ; globalReset:inst1|count[31] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 4.769      ;
; 7.661 ; globalReset:inst1|count[16] ; globalReset:inst1|count[24] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 4.769      ;
; 7.661 ; globalReset:inst1|count[16] ; globalReset:inst1|count[16] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 4.769      ;
; 7.661 ; globalReset:inst1|count[16] ; globalReset:inst1|count[17] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 4.769      ;
; 7.661 ; globalReset:inst1|count[16] ; globalReset:inst1|count[18] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 4.769      ;
; 7.661 ; globalReset:inst1|count[16] ; globalReset:inst1|count[19] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 4.769      ;
; 7.661 ; globalReset:inst1|count[16] ; globalReset:inst1|count[20] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 4.769      ;
; 7.661 ; globalReset:inst1|count[16] ; globalReset:inst1|count[21] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 4.769      ;
; 7.661 ; globalReset:inst1|count[16] ; globalReset:inst1|count[22] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 4.769      ;
; 7.661 ; globalReset:inst1|count[16] ; globalReset:inst1|count[23] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 4.769      ;
; 7.661 ; globalReset:inst1|count[16] ; globalReset:inst1|count[25] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 4.769      ;
; 7.661 ; globalReset:inst1|count[16] ; globalReset:inst1|count[26] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 4.769      ;
; 7.661 ; globalReset:inst1|count[16] ; globalReset:inst1|count[27] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 4.769      ;
; 7.661 ; globalReset:inst1|count[16] ; globalReset:inst1|count[29] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 4.769      ;
; 7.661 ; globalReset:inst1|count[16] ; globalReset:inst1|count[28] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 4.769      ;
; 7.661 ; globalReset:inst1|count[16] ; globalReset:inst1|count[30] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 4.769      ;
; 7.681 ; globalReset:inst1|count[25] ; globalReset:inst1|count[1]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.069     ; 4.752      ;
; 7.681 ; globalReset:inst1|count[25] ; globalReset:inst1|count[2]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.069     ; 4.752      ;
; 7.681 ; globalReset:inst1|count[25] ; globalReset:inst1|count[3]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.069     ; 4.752      ;
; 7.681 ; globalReset:inst1|count[25] ; globalReset:inst1|count[4]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.069     ; 4.752      ;
; 7.681 ; globalReset:inst1|count[25] ; globalReset:inst1|count[5]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.069     ; 4.752      ;
; 7.681 ; globalReset:inst1|count[25] ; globalReset:inst1|count[6]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.069     ; 4.752      ;
; 7.681 ; globalReset:inst1|count[25] ; globalReset:inst1|count[7]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.069     ; 4.752      ;
; 7.681 ; globalReset:inst1|count[25] ; globalReset:inst1|count[8]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.069     ; 4.752      ;
; 7.681 ; globalReset:inst1|count[25] ; globalReset:inst1|count[9]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.069     ; 4.752      ;
; 7.681 ; globalReset:inst1|count[25] ; globalReset:inst1|count[10] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.069     ; 4.752      ;
; 7.681 ; globalReset:inst1|count[25] ; globalReset:inst1|count[11] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.069     ; 4.752      ;
; 7.681 ; globalReset:inst1|count[25] ; globalReset:inst1|count[12] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.069     ; 4.752      ;
; 7.681 ; globalReset:inst1|count[25] ; globalReset:inst1|count[13] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.069     ; 4.752      ;
; 7.681 ; globalReset:inst1|count[25] ; globalReset:inst1|count[14] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.069     ; 4.752      ;
; 7.681 ; globalReset:inst1|count[25] ; globalReset:inst1|count[15] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.069     ; 4.752      ;
; 7.691 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[1]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.071     ; 4.740      ;
; 7.691 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[2]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.071     ; 4.740      ;
; 7.691 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[3]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.071     ; 4.740      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk80MHz'                                                                                                   ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.401 ; UART_RX:inst2|cntVal[1]     ; UART_RX:inst2|cntVal[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; UART_RX:inst2|cntVal[0]     ; UART_RX:inst2|cntVal[0]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; UART_RX:inst2|delay[3]      ; UART_RX:inst2|delay[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; UART_RX:inst2|Valid         ; UART_RX:inst2|Valid         ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; UART_RX:inst2|delay[2]      ; UART_RX:inst2|delay[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; UART_RX:inst2|delay[1]      ; UART_RX:inst2|delay[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; UART_RX:inst2|delay[0]      ; UART_RX:inst2|delay[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; UART_RX:inst2|place[1]      ; UART_RX:inst2|place[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; UART_RX:inst2|place[2]      ; UART_RX:inst2|place[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; UART_RX:inst2|data[7]       ; UART_RX:inst2|data[7]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|data[6]       ; UART_RX:inst2|data[6]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|data[5]       ; UART_RX:inst2|data[5]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|data[4]       ; UART_RX:inst2|data[4]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|data[3]       ; UART_RX:inst2|data[3]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|data[2]       ; UART_RX:inst2|data[2]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|data[1]       ; UART_RX:inst2|data[1]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|data[0]       ; UART_RX:inst2|data[0]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|RQ            ; UART_RX:inst2|RQ            ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|place[3]      ; UART_RX:inst2|place[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|strtcnt[1]    ; UART_RX:inst2|strtcnt[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|strtcnt[2]    ; UART_RX:inst2|strtcnt[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[0]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.417 ; UART_RX:inst2|place[0]      ; UART_RX:inst2|place[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.684      ;
; 0.417 ; UART_RX:inst2|strtcnt[0]    ; UART_RX:inst2|strtcnt[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.684      ;
; 0.458 ; UART_RX:inst2|strtcnt[1]    ; UART_RX:inst2|strtcnt[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.725      ;
; 0.468 ; UART_RX:inst2|data[5]       ; UART_RX:inst2|oData[5]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.735      ;
; 0.470 ; UART_RX:inst2|data[6]       ; UART_RX:inst2|oData[6]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.737      ;
; 0.471 ; UART_RX:inst2|data[3]       ; UART_RX:inst2|oData[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.738      ;
; 0.471 ; UART_RX:inst2|data[2]       ; UART_RX:inst2|oData[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.738      ;
; 0.471 ; UART_RX:inst2|strtcnt[2]    ; UART_RX:inst2|rx_act        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.738      ;
; 0.474 ; UART_RX:inst2|stepcnt[0]    ; UART_RX:inst2|stepcnt[4]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.741      ;
; 0.510 ; UART_RX:inst2|Valid         ; UART_RX:inst2|delay[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.778      ;
; 0.511 ; UART_RX:inst2|Valid         ; UART_RX:inst2|cntVal[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.779      ;
; 0.511 ; UART_RX:inst2|Valid         ; UART_RX:inst2|cntVal[0]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.779      ;
; 0.511 ; UART_RX:inst2|Valid         ; UART_RX:inst2|delay[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.779      ;
; 0.511 ; UART_RX:inst2|Valid         ; UART_RX:inst2|delay[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.779      ;
; 0.632 ; UART_RX:inst2|place[1]      ; UART_RX:inst2|place[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.900      ;
; 0.645 ; UART_RX:inst2|data[7]       ; UART_RX:inst2|oData[7]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.912      ;
; 0.645 ; UART_RX:inst2|data[1]       ; UART_RX:inst2|oData[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.912      ;
; 0.646 ; UART_RX:inst2|data[4]       ; UART_RX:inst2|oData[4]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.913      ;
; 0.646 ; UART_RX:inst2|data[0]       ; UART_RX:inst2|oData[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.913      ;
; 0.647 ; UART_RX:inst2|strtcnt[0]    ; UART_RX:inst2|strtcnt[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.914      ;
; 0.694 ; globalReset:inst1|count[6]  ; globalReset:inst1|count[6]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.961      ;
; 0.695 ; UART_RX:inst2|stepcnt[2]    ; UART_RX:inst2|stepcnt[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.962      ;
; 0.695 ; UART_RX:inst2|stepcnt[3]    ; UART_RX:inst2|stepcnt[3]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.962      ;
; 0.695 ; UART_RX:inst2|stepcnt[1]    ; UART_RX:inst2|stepcnt[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.962      ;
; 0.696 ; globalReset:inst1|count[8]  ; globalReset:inst1|count[8]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.963      ;
; 0.696 ; UART_RX:inst2|strtcnt[1]    ; UART_RX:inst2|rx_act        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.963      ;
; 0.698 ; globalReset:inst1|count[9]  ; globalReset:inst1|count[9]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.965      ;
; 0.699 ; globalReset:inst1|count[7]  ; globalReset:inst1|count[7]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.966      ;
; 0.704 ; UART_RX:inst2|delay[1]      ; UART_RX:inst2|delay[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.972      ;
; 0.706 ; globalReset:inst1|count[13] ; globalReset:inst1|count[13] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; globalReset:inst1|count[15] ; globalReset:inst1|count[15] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.973      ;
; 0.707 ; globalReset:inst1|count[2]  ; globalReset:inst1|count[2]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; globalReset:inst1|count[3]  ; globalReset:inst1|count[3]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; globalReset:inst1|count[14] ; globalReset:inst1|count[14] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; globalReset:inst1|count[16] ; globalReset:inst1|count[16] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; globalReset:inst1|count[22] ; globalReset:inst1|count[22] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.974      ;
; 0.708 ; globalReset:inst1|count[4]  ; globalReset:inst1|count[4]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; globalReset:inst1|count[5]  ; globalReset:inst1|count[5]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; globalReset:inst1|count[11] ; globalReset:inst1|count[11] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; globalReset:inst1|count[12] ; globalReset:inst1|count[12] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; globalReset:inst1|count[18] ; globalReset:inst1|count[18] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; globalReset:inst1|count[19] ; globalReset:inst1|count[19] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; globalReset:inst1|count[29] ; globalReset:inst1|count[29] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; globalReset:inst1|count[30] ; globalReset:inst1|count[30] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.975      ;
; 0.709 ; globalReset:inst1|count[31] ; globalReset:inst1|count[31] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; globalReset:inst1|count[10] ; globalReset:inst1|count[10] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; globalReset:inst1|count[20] ; globalReset:inst1|count[20] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; globalReset:inst1|count[21] ; globalReset:inst1|count[21] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; globalReset:inst1|count[27] ; globalReset:inst1|count[27] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; globalReset:inst1|count[28] ; globalReset:inst1|count[28] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.976      ;
; 0.710 ; globalReset:inst1|count[24] ; globalReset:inst1|count[24] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; globalReset:inst1|count[17] ; globalReset:inst1|count[17] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; globalReset:inst1|count[26] ; globalReset:inst1|count[26] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.977      ;
; 0.713 ; globalReset:inst1|count[23] ; globalReset:inst1|count[23] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.980      ;
; 0.713 ; globalReset:inst1|count[25] ; globalReset:inst1|count[25] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.980      ;
; 0.717 ; UART_RX:inst2|cntVal[0]     ; UART_RX:inst2|cntVal[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.985      ;
; 0.728 ; globalReset:inst1|count[1]  ; globalReset:inst1|count[1]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.995      ;
; 0.728 ; UART_RX:inst2|delay[0]      ; UART_RX:inst2|delay[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.996      ;
; 0.729 ; UART_RX:inst2|delay[0]      ; UART_RX:inst2|delay[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.997      ;
; 0.730 ; UART_RX:inst2|stepcnt[0]    ; UART_RX:inst2|stepcnt[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.997      ;
; 0.756 ; UART_RX:inst2|rx_act        ; UART_RX:inst2|strtcnt[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 1.023      ;
; 0.773 ; UART_RX:inst2|sync[1]       ; UART_RX:inst2|data[7]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 1.040      ;
; 0.828 ; UART_RX:inst2|place[3]      ; UART_RX:inst2|place[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 1.095      ;
; 0.885 ; UART_RX:inst2|Valid         ; UART_RX:inst2|delay[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 1.153      ;
; 0.886 ; UART_RX:inst2|place[1]      ; UART_RX:inst2|place[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 1.153      ;
; 0.887 ; UART_RX:inst2|place[1]      ; UART_RX:inst2|place[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 1.154      ;
; 0.908 ; UART_RX:inst2|place[0]      ; UART_RX:inst2|place[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 1.175      ;
; 0.908 ; UART_RX:inst2|strtcnt[0]    ; UART_RX:inst2|strtcnt[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 1.175      ;
; 0.926 ; UART_RX:inst2|sync[1]       ; UART_RX:inst2|data[5]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 1.193      ;
; 0.930 ; UART_RX:inst2|sync[1]       ; UART_RX:inst2|data[4]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 1.197      ;
; 0.960 ; UART_RX:inst2|stepcnt[4]    ; UART_RX:inst2|stepcnt[4]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 1.227      ;
; 0.973 ; UART_RX:inst2|delay[1]      ; UART_RX:inst2|delay[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 1.241      ;
; 1.014 ; UART_RX:inst2|stepcnt[2]    ; UART_RX:inst2|stepcnt[3]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 1.281      ;
; 1.016 ; globalReset:inst1|count[6]  ; globalReset:inst1|count[7]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 1.283      ;
; 1.017 ; globalReset:inst1|count[9]  ; globalReset:inst1|count[10] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 1.284      ;
; 1.018 ; globalReset:inst1|count[7]  ; globalReset:inst1|count[8]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 1.285      ;
; 1.019 ; UART_RX:inst2|stepcnt[1]    ; UART_RX:inst2|stepcnt[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 1.286      ;
; 1.020 ; globalReset:inst1|count[8]  ; globalReset:inst1|count[9]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 1.287      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                       ;
+-------+------------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.402 ; UART_TX:inst5|tx             ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_TX:inst5|dirTX          ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_TX:inst5|dirRX          ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_TX:inst5|cnt[0]         ; UART_TX:inst5|cnt[0]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_TX:inst5|state.DIROFF   ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_TX:inst5|state.DIRON    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[2]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_TX:inst5|serialize[3]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_TX:inst5|state.000      ; UART_TX:inst5|state.000      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.417 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.684      ;
; 0.471 ; UART_TX:inst5|rqsync[0]      ; UART_TX:inst5|rqsync[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.738      ;
; 0.509 ; UART_TX:inst5|addr[0]        ; UART_TX:inst5|data[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.777      ;
; 0.512 ; UART_TX:inst5|addr[0]        ; UART_TX:inst5|data[7]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.780      ;
; 0.513 ; UART_TX:inst5|addr[0]        ; UART_TX:inst5|data[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.781      ;
; 0.622 ; UART_TX:inst5|addr[2]        ; UART_TX:inst5|data[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.890      ;
; 0.648 ; UART_TX:inst5|cnt[6]         ; UART_TX:inst5|data[6]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.917      ;
; 0.676 ; UART_TX:inst5|addr[4]        ; UART_TX:inst5|addr[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.944      ;
; 0.680 ; UART_TX:inst5|addr[4]        ; UART_TX:inst5|data[5]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.948      ;
; 0.686 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.953      ;
; 0.706 ; UART_TX:inst5|cnt[2]         ; UART_TX:inst5|cnt[2]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.974      ;
; 0.709 ; UART_TX:inst5|cnt[6]         ; UART_TX:inst5|cnt[6]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; UART_TX:inst5|cnt[4]         ; UART_TX:inst5|cnt[4]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.977      ;
; 0.710 ; UART_TX:inst5|cnt[7]         ; UART_TX:inst5|cnt[7]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.977      ;
; 0.712 ; UART_TX:inst5|cnt[5]         ; UART_TX:inst5|cnt[5]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.980      ;
; 0.712 ; UART_TX:inst5|cnt[3]         ; UART_TX:inst5|cnt[3]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.980      ;
; 0.712 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.979      ;
; 0.713 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.980      ;
; 0.724 ; UART_TX:inst5|addr[2]        ; UART_TX:inst5|addr[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.992      ;
; 0.726 ; UART_TX:inst5|addr[1]        ; UART_TX:inst5|addr[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.994      ;
; 0.727 ; UART_TX:inst5|addr[1]        ; UART_TX:inst5|data[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.995      ;
; 0.729 ; UART_TX:inst5|delay[4]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.996      ;
; 0.729 ; UART_TX:inst5|state.DIROFF   ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.996      ;
; 0.731 ; UART_TX:inst5|cnt[1]         ; UART_TX:inst5|cnt[1]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.999      ;
; 0.738 ; UART_TX:inst5|addr[3]        ; UART_TX:inst5|addr[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.006      ;
; 0.754 ; UART_TX:inst5|addr[0]        ; UART_TX:inst5|data[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.022      ;
; 0.755 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.022      ;
; 0.760 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.027      ;
; 0.762 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.029      ;
; 0.772 ; UART_TX:inst5|state.DIROFF   ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.039      ;
; 0.778 ; UART_TX:inst5|addr[0]        ; UART_TX:inst5|addr[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.046      ;
; 0.780 ; UART_TX:inst5|addr[0]        ; UART_TX:inst5|data[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.048      ;
; 0.788 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.000      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.055      ;
; 0.843 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[2]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.110      ;
; 0.866 ; UART_TX:inst5|cnt[5]         ; UART_TX:inst5|data[5]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.135      ;
; 0.869 ; UART_TX:inst5|cnt[0]         ; UART_TX:inst5|data[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.136      ;
; 0.892 ; UART_TX:inst5|cnt[1]         ; UART_TX:inst5|data[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.161      ;
; 0.893 ; UART_TX:inst5|serialize[3]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.160      ;
; 0.905 ; UART_TX:inst5|cnt[7]         ; UART_TX:inst5|data[7]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.174      ;
; 0.915 ; UART_TX:inst5|addr[4]        ; UART_TX:inst5|data[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.183      ;
; 0.923 ; UART_TX:inst5|rqsync[1]      ; UART_TX:inst5|state.000      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.191      ;
; 0.925 ; UART_TX:inst5|rqsync[1]      ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.193      ;
; 0.939 ; UART_TX:inst5|cnt[2]         ; UART_TX:inst5|data[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.208      ;
; 0.968 ; UART_TX:inst5|addr[4]        ; UART_TX:inst5|data[6]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.236      ;
; 1.027 ; UART_TX:inst5|cnt[1]         ; UART_TX:inst5|cnt[2]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.295      ;
; 1.028 ; UART_TX:inst5|cnt[2]         ; UART_TX:inst5|cnt[3]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.296      ;
; 1.029 ; UART_TX:inst5|cnt[5]         ; UART_TX:inst5|cnt[6]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.297      ;
; 1.029 ; UART_TX:inst5|cnt[3]         ; UART_TX:inst5|cnt[4]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.297      ;
; 1.030 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.297      ;
; 1.033 ; UART_TX:inst5|cnt[6]         ; UART_TX:inst5|cnt[7]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.301      ;
; 1.033 ; UART_TX:inst5|cnt[4]         ; UART_TX:inst5|cnt[5]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.301      ;
; 1.034 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.301      ;
; 1.034 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.301      ;
; 1.042 ; UART_TX:inst5|cnt[1]         ; UART_TX:inst5|cnt[3]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.310      ;
; 1.043 ; UART_TX:inst5|addr[2]        ; UART_TX:inst5|addr[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.311      ;
; 1.046 ; UART_TX:inst5|cnt[5]         ; UART_TX:inst5|cnt[7]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.314      ;
; 1.046 ; UART_TX:inst5|cnt[3]         ; UART_TX:inst5|cnt[5]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.314      ;
; 1.047 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.314      ;
; 1.050 ; UART_TX:inst5|addr[1]        ; UART_TX:inst5|addr[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.318      ;
; 1.050 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.317      ;
; 1.058 ; UART_TX:inst5|addr[2]        ; UART_TX:inst5|addr[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.326      ;
; 1.062 ; UART_TX:inst5|addr[3]        ; UART_TX:inst5|addr[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.330      ;
; 1.065 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.332      ;
; 1.066 ; UART_TX:inst5|addr[1]        ; UART_TX:inst5|data[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.334      ;
; 1.073 ; UART_TX:inst5|addr[0]        ; UART_TX:inst5|addr[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.341      ;
; 1.088 ; UART_TX:inst5|addr[0]        ; UART_TX:inst5|addr[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.356      ;
; 1.117 ; UART_TX:inst5|cnt[0]         ; UART_TX:inst5|cnt[1]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.383      ;
; 1.121 ; UART_TX:inst5|cnt[2]         ; UART_TX:inst5|cnt[4]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.389      ;
; 1.127 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.394      ;
; 1.127 ; UART_TX:inst5|cnt[4]         ; UART_TX:inst5|cnt[6]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.395      ;
; 1.128 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.395      ;
; 1.130 ; UART_TX:inst5|serialize[3]   ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.397      ;
; 1.134 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.401      ;
; 1.149 ; UART_TX:inst5|addr[1]        ; UART_TX:inst5|addr[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.417      ;
; 1.149 ; UART_TX:inst5|cnt[1]         ; UART_TX:inst5|cnt[4]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.417      ;
; 1.150 ; UART_TX:inst5|cnt[2]         ; UART_TX:inst5|cnt[5]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.418      ;
; 1.151 ; UART_TX:inst5|cnt[3]         ; UART_TX:inst5|cnt[6]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.419      ;
; 1.154 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.421      ;
; 1.155 ; UART_TX:inst5|cnt[4]         ; UART_TX:inst5|cnt[7]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.423      ;
; 1.156 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.423      ;
; 1.161 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.428      ;
; 1.164 ; UART_TX:inst5|cnt[1]         ; UART_TX:inst5|cnt[5]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.432      ;
; 1.168 ; UART_TX:inst5|cnt[3]         ; UART_TX:inst5|cnt[7]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.436      ;
; 1.172 ; UART_TX:inst5|addr[1]        ; UART_TX:inst5|addr[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.440      ;
; 1.172 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.439      ;
; 1.187 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.454      ;
+-------+------------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                        ;
+--------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                      ; Launch Clock ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; -0.256 ; globalReset:inst1|rst ; UART_TX:inst5|data[4]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.356     ; 2.018      ;
; -0.256 ; globalReset:inst1|rst ; UART_TX:inst5|cnt[7]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.356     ; 2.018      ;
; -0.256 ; globalReset:inst1|rst ; UART_TX:inst5|cnt[6]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.356     ; 2.018      ;
; -0.256 ; globalReset:inst1|rst ; UART_TX:inst5|cnt[5]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.356     ; 2.018      ;
; -0.256 ; globalReset:inst1|rst ; UART_TX:inst5|cnt[4]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.356     ; 2.018      ;
; -0.256 ; globalReset:inst1|rst ; UART_TX:inst5|cnt[3]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.356     ; 2.018      ;
; -0.256 ; globalReset:inst1|rst ; UART_TX:inst5|cnt[2]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.356     ; 2.018      ;
; -0.256 ; globalReset:inst1|rst ; UART_TX:inst5|cnt[1]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.356     ; 2.018      ;
; -0.156 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[1]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 1.920      ;
; -0.156 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[3]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 1.920      ;
; -0.156 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[0]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 1.920      ;
; 0.022  ; globalReset:inst1|rst ; UART_TX:inst5|data[1]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.355     ; 1.741      ;
; 0.022  ; globalReset:inst1|rst ; UART_TX:inst5|data[0]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.355     ; 1.741      ;
; 0.022  ; globalReset:inst1|rst ; UART_TX:inst5|data[3]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.355     ; 1.741      ;
; 0.022  ; globalReset:inst1|rst ; UART_TX:inst5|data[2]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.355     ; 1.741      ;
; 0.022  ; globalReset:inst1|rst ; UART_TX:inst5|data[5]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.355     ; 1.741      ;
; 0.022  ; globalReset:inst1|rst ; UART_TX:inst5|data[6]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.355     ; 1.741      ;
; 0.022  ; globalReset:inst1|rst ; UART_TX:inst5|data[7]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.355     ; 1.741      ;
; 0.022  ; globalReset:inst1|rst ; UART_TX:inst5|addr[0]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.355     ; 1.741      ;
; 0.022  ; globalReset:inst1|rst ; UART_TX:inst5|addr[4]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.355     ; 1.741      ;
; 0.022  ; globalReset:inst1|rst ; UART_TX:inst5|addr[3]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.355     ; 1.741      ;
; 0.022  ; globalReset:inst1|rst ; UART_TX:inst5|addr[2]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.355     ; 1.741      ;
; 0.022  ; globalReset:inst1|rst ; UART_TX:inst5|addr[1]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.355     ; 1.741      ;
; 0.052  ; globalReset:inst1|rst ; UART_TX:inst5|tx             ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 1.712      ;
; 0.052  ; globalReset:inst1|rst ; UART_TX:inst5|dirRX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 1.712      ;
; 0.052  ; globalReset:inst1|rst ; UART_TX:inst5|delay[4]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 1.712      ;
; 0.052  ; globalReset:inst1|rst ; UART_TX:inst5|state.TX       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 1.712      ;
; 0.052  ; globalReset:inst1|rst ; UART_TX:inst5|state.000      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 1.712      ;
; 0.052  ; globalReset:inst1|rst ; UART_TX:inst5|state.MEGAWAIT ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 1.712      ;
; 0.052  ; globalReset:inst1|rst ; UART_TX:inst5|state.DIROFF   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 1.712      ;
; 0.052  ; globalReset:inst1|rst ; UART_TX:inst5|state.DIRON    ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 1.712      ;
; 0.052  ; globalReset:inst1|rst ; UART_TX:inst5|delay[3]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 1.712      ;
; 0.052  ; globalReset:inst1|rst ; UART_TX:inst5|delay[2]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 1.712      ;
; 0.052  ; globalReset:inst1|rst ; UART_TX:inst5|delay[1]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 1.712      ;
; 0.052  ; globalReset:inst1|rst ; UART_TX:inst5|delay[0]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 1.712      ;
; 0.280  ; globalReset:inst1|rst ; UART_TX:inst5|dirTX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 1.484      ;
; 0.280  ; globalReset:inst1|rst ; UART_TX:inst5|cnt[0]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 1.484      ;
; 0.280  ; globalReset:inst1|rst ; UART_TX:inst5|serialize[2]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 1.484      ;
+--------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk80MHz'                                                                                       ;
+--------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 9.799  ; globalReset:inst1|rst ; UART_RX:inst2|rx_act     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.071     ; 2.632      ;
; 9.799  ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[1] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.071     ; 2.632      ;
; 9.799  ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[0] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.071     ; 2.632      ;
; 9.799  ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[2] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.071     ; 2.632      ;
; 10.037 ; globalReset:inst1|rst ; UART_RX:inst2|data[7]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.070     ; 2.395      ;
; 10.037 ; globalReset:inst1|rst ; UART_RX:inst2|oData[7]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.070     ; 2.395      ;
; 10.037 ; globalReset:inst1|rst ; UART_RX:inst2|data[5]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.070     ; 2.395      ;
; 10.037 ; globalReset:inst1|rst ; UART_RX:inst2|oData[5]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.070     ; 2.395      ;
; 10.037 ; globalReset:inst1|rst ; UART_RX:inst2|data[4]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.070     ; 2.395      ;
; 10.037 ; globalReset:inst1|rst ; UART_RX:inst2|oData[4]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.070     ; 2.395      ;
; 10.061 ; globalReset:inst1|rst ; UART_RX:inst2|data[6]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.073     ; 2.368      ;
; 10.061 ; globalReset:inst1|rst ; UART_RX:inst2|oData[6]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.073     ; 2.368      ;
; 10.061 ; globalReset:inst1|rst ; UART_RX:inst2|data[3]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.073     ; 2.368      ;
; 10.061 ; globalReset:inst1|rst ; UART_RX:inst2|oData[3]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.073     ; 2.368      ;
; 10.061 ; globalReset:inst1|rst ; UART_RX:inst2|data[2]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.073     ; 2.368      ;
; 10.061 ; globalReset:inst1|rst ; UART_RX:inst2|oData[2]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.073     ; 2.368      ;
; 10.061 ; globalReset:inst1|rst ; UART_RX:inst2|data[1]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.073     ; 2.368      ;
; 10.061 ; globalReset:inst1|rst ; UART_RX:inst2|oData[1]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.073     ; 2.368      ;
; 10.061 ; globalReset:inst1|rst ; UART_RX:inst2|data[0]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.073     ; 2.368      ;
; 10.061 ; globalReset:inst1|rst ; UART_RX:inst2|oData[0]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.073     ; 2.368      ;
; 10.079 ; globalReset:inst1|rst ; UART_RX:inst2|cntVal[1]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.071     ; 2.352      ;
; 10.079 ; globalReset:inst1|rst ; UART_RX:inst2|cntVal[0]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.071     ; 2.352      ;
; 10.079 ; globalReset:inst1|rst ; UART_RX:inst2|delay[3]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.071     ; 2.352      ;
; 10.079 ; globalReset:inst1|rst ; UART_RX:inst2|Valid      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.071     ; 2.352      ;
; 10.079 ; globalReset:inst1|rst ; UART_RX:inst2|delay[2]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.071     ; 2.352      ;
; 10.079 ; globalReset:inst1|rst ; UART_RX:inst2|delay[1]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.071     ; 2.352      ;
; 10.079 ; globalReset:inst1|rst ; UART_RX:inst2|delay[0]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.071     ; 2.352      ;
; 10.079 ; globalReset:inst1|rst ; UART_RX:inst2|place[1]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.071     ; 2.352      ;
; 10.079 ; globalReset:inst1|rst ; UART_RX:inst2|place[2]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.071     ; 2.352      ;
; 10.097 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[4] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.071     ; 2.334      ;
; 10.097 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[2] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.071     ; 2.334      ;
; 10.097 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[3] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.071     ; 2.334      ;
; 10.097 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[1] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.071     ; 2.334      ;
; 10.097 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[0] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.071     ; 2.334      ;
; 10.097 ; globalReset:inst1|rst ; UART_RX:inst2|place[0]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.071     ; 2.334      ;
; 10.097 ; globalReset:inst1|rst ; UART_RX:inst2|place[3]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.071     ; 2.334      ;
+--------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk80MHz'                                                                                       ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 1.754 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[4] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 2.022      ;
; 1.754 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[2] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 2.022      ;
; 1.754 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[3] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 2.022      ;
; 1.754 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[1] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 2.022      ;
; 1.754 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[0] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 2.022      ;
; 1.754 ; globalReset:inst1|rst ; UART_RX:inst2|place[0]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 2.022      ;
; 1.754 ; globalReset:inst1|rst ; UART_RX:inst2|place[3]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 2.022      ;
; 1.777 ; globalReset:inst1|rst ; UART_RX:inst2|cntVal[1]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 2.046      ;
; 1.777 ; globalReset:inst1|rst ; UART_RX:inst2|cntVal[0]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 2.046      ;
; 1.777 ; globalReset:inst1|rst ; UART_RX:inst2|delay[3]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 2.046      ;
; 1.777 ; globalReset:inst1|rst ; UART_RX:inst2|Valid      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 2.046      ;
; 1.777 ; globalReset:inst1|rst ; UART_RX:inst2|delay[2]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 2.046      ;
; 1.777 ; globalReset:inst1|rst ; UART_RX:inst2|delay[1]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 2.046      ;
; 1.777 ; globalReset:inst1|rst ; UART_RX:inst2|delay[0]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 2.046      ;
; 1.777 ; globalReset:inst1|rst ; UART_RX:inst2|place[1]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 2.046      ;
; 1.777 ; globalReset:inst1|rst ; UART_RX:inst2|place[2]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 2.046      ;
; 1.788 ; globalReset:inst1|rst ; UART_RX:inst2|data[6]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 2.054      ;
; 1.788 ; globalReset:inst1|rst ; UART_RX:inst2|oData[6]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 2.054      ;
; 1.788 ; globalReset:inst1|rst ; UART_RX:inst2|data[3]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 2.054      ;
; 1.788 ; globalReset:inst1|rst ; UART_RX:inst2|oData[3]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 2.054      ;
; 1.788 ; globalReset:inst1|rst ; UART_RX:inst2|data[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 2.054      ;
; 1.788 ; globalReset:inst1|rst ; UART_RX:inst2|oData[2]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 2.054      ;
; 1.788 ; globalReset:inst1|rst ; UART_RX:inst2|data[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 2.054      ;
; 1.788 ; globalReset:inst1|rst ; UART_RX:inst2|oData[1]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 2.054      ;
; 1.788 ; globalReset:inst1|rst ; UART_RX:inst2|data[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 2.054      ;
; 1.788 ; globalReset:inst1|rst ; UART_RX:inst2|oData[0]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 2.054      ;
; 1.795 ; globalReset:inst1|rst ; UART_RX:inst2|data[7]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 2.064      ;
; 1.795 ; globalReset:inst1|rst ; UART_RX:inst2|oData[7]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 2.064      ;
; 1.795 ; globalReset:inst1|rst ; UART_RX:inst2|data[5]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 2.064      ;
; 1.795 ; globalReset:inst1|rst ; UART_RX:inst2|oData[5]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 2.064      ;
; 1.795 ; globalReset:inst1|rst ; UART_RX:inst2|data[4]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 2.064      ;
; 1.795 ; globalReset:inst1|rst ; UART_RX:inst2|oData[4]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 2.064      ;
; 1.949 ; globalReset:inst1|rst ; UART_RX:inst2|rx_act     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 2.217      ;
; 1.949 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[1] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 2.217      ;
; 1.949 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[0] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 2.217      ;
; 1.949 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[2] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 2.217      ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                        ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                      ; Launch Clock ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; 2.980 ; globalReset:inst1|rst ; UART_TX:inst5|dirTX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.895     ; 1.379      ;
; 2.980 ; globalReset:inst1|rst ; UART_TX:inst5|cnt[0]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.895     ; 1.379      ;
; 2.980 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[2]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.895     ; 1.379      ;
; 3.148 ; globalReset:inst1|rst ; UART_TX:inst5|tx             ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.895     ; 1.547      ;
; 3.148 ; globalReset:inst1|rst ; UART_TX:inst5|dirRX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.895     ; 1.547      ;
; 3.148 ; globalReset:inst1|rst ; UART_TX:inst5|delay[4]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.895     ; 1.547      ;
; 3.148 ; globalReset:inst1|rst ; UART_TX:inst5|state.TX       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.895     ; 1.547      ;
; 3.148 ; globalReset:inst1|rst ; UART_TX:inst5|state.000      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.895     ; 1.547      ;
; 3.148 ; globalReset:inst1|rst ; UART_TX:inst5|state.MEGAWAIT ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.895     ; 1.547      ;
; 3.148 ; globalReset:inst1|rst ; UART_TX:inst5|state.DIROFF   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.895     ; 1.547      ;
; 3.148 ; globalReset:inst1|rst ; UART_TX:inst5|state.DIRON    ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.895     ; 1.547      ;
; 3.148 ; globalReset:inst1|rst ; UART_TX:inst5|delay[3]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.895     ; 1.547      ;
; 3.148 ; globalReset:inst1|rst ; UART_TX:inst5|delay[2]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.895     ; 1.547      ;
; 3.148 ; globalReset:inst1|rst ; UART_TX:inst5|delay[1]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.895     ; 1.547      ;
; 3.148 ; globalReset:inst1|rst ; UART_TX:inst5|delay[0]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.895     ; 1.547      ;
; 3.174 ; globalReset:inst1|rst ; UART_TX:inst5|data[1]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.895     ; 1.573      ;
; 3.174 ; globalReset:inst1|rst ; UART_TX:inst5|data[0]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.895     ; 1.573      ;
; 3.174 ; globalReset:inst1|rst ; UART_TX:inst5|data[3]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.895     ; 1.573      ;
; 3.174 ; globalReset:inst1|rst ; UART_TX:inst5|data[2]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.895     ; 1.573      ;
; 3.174 ; globalReset:inst1|rst ; UART_TX:inst5|data[5]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.895     ; 1.573      ;
; 3.174 ; globalReset:inst1|rst ; UART_TX:inst5|data[6]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.895     ; 1.573      ;
; 3.174 ; globalReset:inst1|rst ; UART_TX:inst5|data[7]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.895     ; 1.573      ;
; 3.174 ; globalReset:inst1|rst ; UART_TX:inst5|addr[0]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.895     ; 1.573      ;
; 3.174 ; globalReset:inst1|rst ; UART_TX:inst5|addr[4]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.895     ; 1.573      ;
; 3.174 ; globalReset:inst1|rst ; UART_TX:inst5|addr[3]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.895     ; 1.573      ;
; 3.174 ; globalReset:inst1|rst ; UART_TX:inst5|addr[2]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.895     ; 1.573      ;
; 3.174 ; globalReset:inst1|rst ; UART_TX:inst5|addr[1]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.895     ; 1.573      ;
; 3.272 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[1]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.895     ; 1.671      ;
; 3.272 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[3]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.895     ; 1.671      ;
; 3.272 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[0]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.895     ; 1.671      ;
; 3.382 ; globalReset:inst1|rst ; UART_TX:inst5|data[4]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.896     ; 1.780      ;
; 3.382 ; globalReset:inst1|rst ; UART_TX:inst5|cnt[7]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.896     ; 1.780      ;
; 3.382 ; globalReset:inst1|rst ; UART_TX:inst5|cnt[6]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.896     ; 1.780      ;
; 3.382 ; globalReset:inst1|rst ; UART_TX:inst5|cnt[5]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.896     ; 1.780      ;
; 3.382 ; globalReset:inst1|rst ; UART_TX:inst5|cnt[4]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.896     ; 1.780      ;
; 3.382 ; globalReset:inst1|rst ; UART_TX:inst5|cnt[3]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.896     ; 1.780      ;
; 3.382 ; globalReset:inst1|rst ; UART_TX:inst5|cnt[2]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.896     ; 1.780      ;
; 3.382 ; globalReset:inst1|rst ; UART_TX:inst5|cnt[1]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.896     ; 1.780      ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk80MHz'                                                                                           ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                      ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|data[0]                                       ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|data[1]                                       ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|data[2]                                       ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|data[3]                                       ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|data[6]                                       ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|oData[0]                                      ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|oData[1]                                      ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|oData[2]                                      ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|oData[3]                                      ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|oData[6]                                      ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[16]                                 ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[17]                                 ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[18]                                 ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[19]                                 ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[20]                                 ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[21]                                 ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[22]                                 ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[23]                                 ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[24]                                 ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[25]                                 ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[26]                                 ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[27]                                 ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[28]                                 ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[29]                                 ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[30]                                 ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[31]                                 ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|RQ                                            ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|Valid                                         ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|cntVal[0]                                     ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|cntVal[1]                                     ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|data[4]                                       ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|data[5]                                       ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|data[7]                                       ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|delay[0]                                      ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|delay[1]                                      ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|delay[2]                                      ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|delay[3]                                      ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|oData[4]                                      ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|oData[5]                                      ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|oData[7]                                      ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|place[0]                                      ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|place[1]                                      ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|place[2]                                      ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|place[3]                                      ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|rx_act                                        ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[0]                                    ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[1]                                    ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[2]                                    ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[3]                                    ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[4]                                    ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|strtcnt[0]                                    ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|strtcnt[1]                                    ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|strtcnt[2]                                    ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|sync[0]                                       ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|sync[1]                                       ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[0]                                  ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[10]                                 ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[11]                                 ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[12]                                 ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[13]                                 ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[14]                                 ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[15]                                 ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[1]                                  ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[2]                                  ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[3]                                  ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[4]                                  ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[5]                                  ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[6]                                  ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[7]                                  ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[8]                                  ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[9]                                  ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|rst                                       ;
; 6.086 ; 6.086        ; 0.000          ; Low Pulse Width  ; clk80MHz ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0]           ;
; 6.086 ; 6.086        ; 0.000          ; Low Pulse Width  ; clk80MHz ; Rise       ; mypll|altpll_component|auto_generated|pll1|observablevcoout ;
; 6.113 ; 6.329        ; 0.216          ; High Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|RQ                                            ;
; 6.113 ; 6.329        ; 0.216          ; High Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|Valid                                         ;
; 6.113 ; 6.329        ; 0.216          ; High Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|cntVal[0]                                     ;
; 6.113 ; 6.329        ; 0.216          ; High Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|cntVal[1]                                     ;
; 6.113 ; 6.329        ; 0.216          ; High Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[4]                                       ;
; 6.113 ; 6.329        ; 0.216          ; High Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[5]                                       ;
; 6.113 ; 6.329        ; 0.216          ; High Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[7]                                       ;
; 6.113 ; 6.329        ; 0.216          ; High Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|delay[0]                                      ;
; 6.113 ; 6.329        ; 0.216          ; High Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|delay[1]                                      ;
; 6.113 ; 6.329        ; 0.216          ; High Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|delay[2]                                      ;
; 6.113 ; 6.329        ; 0.216          ; High Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|delay[3]                                      ;
; 6.113 ; 6.329        ; 0.216          ; High Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[4]                                      ;
; 6.113 ; 6.329        ; 0.216          ; High Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[5]                                      ;
; 6.113 ; 6.329        ; 0.216          ; High Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[7]                                      ;
; 6.113 ; 6.329        ; 0.216          ; High Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|place[0]                                      ;
; 6.113 ; 6.329        ; 0.216          ; High Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|place[1]                                      ;
; 6.113 ; 6.329        ; 0.216          ; High Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|place[2]                                      ;
; 6.113 ; 6.329        ; 0.216          ; High Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|place[3]                                      ;
; 6.113 ; 6.329        ; 0.216          ; High Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|rx_act                                        ;
; 6.113 ; 6.329        ; 0.216          ; High Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[0]                                    ;
; 6.113 ; 6.329        ; 0.216          ; High Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[1]                                    ;
; 6.113 ; 6.329        ; 0.216          ; High Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[2]                                    ;
; 6.113 ; 6.329        ; 0.216          ; High Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[3]                                    ;
; 6.113 ; 6.329        ; 0.216          ; High Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[4]                                    ;
; 6.113 ; 6.329        ; 0.216          ; High Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|strtcnt[0]                                    ;
; 6.113 ; 6.329        ; 0.216          ; High Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|strtcnt[1]                                    ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                         ;
+---------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                                                  ;
+---------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|addr[0]                                                   ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|addr[1]                                                   ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|addr[2]                                                   ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|addr[3]                                                   ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|addr[4]                                                   ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[0]                                                    ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[1]                                                    ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[2]                                                    ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[3]                                                    ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[4]                                                    ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[5]                                                    ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[6]                                                    ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[7]                                                    ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[0]                                                   ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[1]                                                   ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[2]                                                   ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[3]                                                   ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[4]                                                   ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[5]                                                   ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[6]                                                   ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[7]                                                   ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[0]                                                  ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[1]                                                  ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[2]                                                  ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[3]                                                  ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[4]                                                  ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirRX                                                     ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirTX                                                     ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[0]                                                 ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[1]                                                 ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[2]                                              ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.000                                                 ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIROFF                                              ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIRON                                               ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.MEGAWAIT                                            ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.TX                                                  ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|tx                                                        ;
; 103.885 ; 104.101      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[0]                                              ;
; 103.885 ; 104.101      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[1]                                              ;
; 103.885 ; 104.101      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[3]                                              ;
; 104.044 ; 104.228      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|addr[0]                                                   ;
; 104.044 ; 104.228      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|addr[1]                                                   ;
; 104.044 ; 104.228      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|addr[2]                                                   ;
; 104.044 ; 104.228      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|addr[3]                                                   ;
; 104.044 ; 104.228      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|addr[4]                                                   ;
; 104.044 ; 104.228      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[1]                                                    ;
; 104.044 ; 104.228      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[2]                                                    ;
; 104.044 ; 104.228      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[3]                                                    ;
; 104.044 ; 104.228      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[4]                                                    ;
; 104.044 ; 104.228      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[5]                                                    ;
; 104.044 ; 104.228      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[6]                                                    ;
; 104.044 ; 104.228      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[7]                                                    ;
; 104.044 ; 104.228      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[0]                                                   ;
; 104.044 ; 104.228      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[1]                                                   ;
; 104.044 ; 104.228      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[2]                                                   ;
; 104.044 ; 104.228      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[3]                                                   ;
; 104.044 ; 104.228      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[4]                                                   ;
; 104.044 ; 104.228      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[5]                                                   ;
; 104.044 ; 104.228      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[6]                                                   ;
; 104.044 ; 104.228      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[7]                                                   ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[0]                                                    ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[0]                                                  ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[1]                                                  ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[2]                                                  ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[3]                                                  ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[4]                                                  ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirRX                                                     ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirTX                                                     ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[0]                                                 ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[1]                                                 ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[0]                                              ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[1]                                              ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[2]                                              ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[3]                                              ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.000                                                 ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIROFF                                              ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIRON                                               ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.MEGAWAIT                                            ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.TX                                                  ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|tx                                                        ;
; 104.132 ; 104.132      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mypll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 104.132 ; 104.132      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mypll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 104.154 ; 104.154      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|addr[0]|clk                                                       ;
; 104.154 ; 104.154      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|addr[1]|clk                                                       ;
; 104.154 ; 104.154      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|addr[2]|clk                                                       ;
; 104.154 ; 104.154      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|addr[3]|clk                                                       ;
; 104.154 ; 104.154      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|addr[4]|clk                                                       ;
; 104.154 ; 104.154      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|cnt[0]|clk                                                        ;
; 104.154 ; 104.154      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|cnt[1]|clk                                                        ;
; 104.154 ; 104.154      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|cnt[2]|clk                                                        ;
; 104.154 ; 104.154      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|cnt[3]|clk                                                        ;
; 104.154 ; 104.154      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|cnt[4]|clk                                                        ;
; 104.154 ; 104.154      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|cnt[5]|clk                                                        ;
; 104.154 ; 104.154      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|cnt[6]|clk                                                        ;
; 104.154 ; 104.154      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|cnt[7]|clk                                                        ;
; 104.154 ; 104.154      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|data[0]|clk                                                       ;
; 104.154 ; 104.154      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|data[1]|clk                                                       ;
; 104.154 ; 104.154      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|data[2]|clk                                                       ;
; 104.154 ; 104.154      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|data[3]|clk                                                       ;
; 104.154 ; 104.154      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|data[4]|clk                                                       ;
+---------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RX        ; clk80MHz   ; 2.622 ; 2.792 ; Rise       ; clk80MHz        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RX        ; clk80MHz   ; -2.192 ; -2.356 ; Rise       ; clk80MHz        ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                         ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; DataFromCFM[*]  ; clk80MHz   ; 7.067 ; 6.876 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[0] ; clk80MHz   ; 5.643 ; 5.613 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[1] ; clk80MHz   ; 6.047 ; 5.965 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[2] ; clk80MHz   ; 5.554 ; 5.509 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[3] ; clk80MHz   ; 5.655 ; 5.611 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[4] ; clk80MHz   ; 6.347 ; 6.224 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[5] ; clk80MHz   ; 6.308 ; 6.156 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[6] ; clk80MHz   ; 7.067 ; 6.876 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[7] ; clk80MHz   ; 5.945 ; 5.876 ; Rise       ; clk80MHz                                          ;
; LCBreq          ; clk80MHz   ; 6.830 ; 6.448 ; Rise       ; clk80MHz                                          ;
; ValRX           ; clk80MHz   ; 6.532 ; 6.225 ; Rise       ; clk80MHz                                          ;
; TX              ; clk80MHz   ; 6.977 ; 7.653 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirRX           ; clk80MHz   ; 5.864 ; 5.426 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirTX           ; clk80MHz   ; 5.722 ; 5.644 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                 ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; DataFromCFM[*]  ; clk80MHz   ; 5.450 ; 5.405 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[0] ; clk80MHz   ; 5.539 ; 5.510 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[1] ; clk80MHz   ; 5.928 ; 5.849 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[2] ; clk80MHz   ; 5.450 ; 5.405 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[3] ; clk80MHz   ; 5.550 ; 5.508 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[4] ; clk80MHz   ; 6.215 ; 6.097 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[5] ; clk80MHz   ; 6.178 ; 6.032 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[6] ; clk80MHz   ; 6.903 ; 6.719 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[7] ; clk80MHz   ; 5.826 ; 5.759 ; Rise       ; clk80MHz                                          ;
; LCBreq          ; clk80MHz   ; 6.674 ; 6.301 ; Rise       ; clk80MHz                                          ;
; ValRX           ; clk80MHz   ; 6.386 ; 6.087 ; Rise       ; clk80MHz                                          ;
; TX              ; clk80MHz   ; 6.516 ; 7.182 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirRX           ; clk80MHz   ; 5.382 ; 4.957 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirTX           ; clk80MHz   ; 5.301 ; 5.231 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                         ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 2.353  ; 0.000         ;
; clk80MHz                                          ; 10.106 ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                         ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.186 ; 0.000         ;
; clk80MHz                                          ; 0.187 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                                      ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 1.774  ; 0.000         ;
; clk80MHz                                          ; 11.226 ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                                      ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; clk80MHz                                          ; 0.828 ; 0.000         ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 1.565 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                            ;
+---------------------------------------------------+---------+---------------+
; Clock                                             ; Slack   ; End Point TNS ;
+---------------------------------------------------+---------+---------------+
; clk80MHz                                          ; 5.512   ; 0.000         ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 103.964 ; 0.000         ;
+---------------------------------------------------+---------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                    ;
+---------+----------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                  ; To Node                    ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 2.353   ; UART_RX:inst2|RQ           ; UART_TX:inst5|rqsync[0]    ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.386      ;
; 205.545 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|addr[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 2.738      ;
; 205.545 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|addr[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 2.738      ;
; 205.545 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|addr[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 2.738      ;
; 205.545 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|addr[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 2.738      ;
; 205.545 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|addr[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 2.738      ;
; 205.739 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|addr[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 2.544      ;
; 205.739 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|addr[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 2.544      ;
; 205.739 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|addr[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 2.544      ;
; 205.739 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|addr[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 2.544      ;
; 205.739 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|addr[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 2.544      ;
; 205.748 ; UART_TX:inst5|addr[1]      ; UART_TX:inst5|addr[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.536      ;
; 205.748 ; UART_TX:inst5|addr[1]      ; UART_TX:inst5|addr[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.536      ;
; 205.748 ; UART_TX:inst5|addr[1]      ; UART_TX:inst5|addr[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.536      ;
; 205.748 ; UART_TX:inst5|addr[1]      ; UART_TX:inst5|addr[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.536      ;
; 205.748 ; UART_TX:inst5|addr[1]      ; UART_TX:inst5|addr[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.536      ;
; 205.829 ; UART_TX:inst5|addr[2]      ; UART_TX:inst5|addr[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.455      ;
; 205.829 ; UART_TX:inst5|addr[2]      ; UART_TX:inst5|addr[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.455      ;
; 205.829 ; UART_TX:inst5|addr[2]      ; UART_TX:inst5|addr[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.455      ;
; 205.829 ; UART_TX:inst5|addr[2]      ; UART_TX:inst5|addr[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.455      ;
; 205.829 ; UART_TX:inst5|addr[2]      ; UART_TX:inst5|addr[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.455      ;
; 205.856 ; UART_TX:inst5|addr[1]      ; UART_TX:inst5|state.TX     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.428      ;
; 205.866 ; UART_TX:inst5|addr[3]      ; UART_TX:inst5|addr[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.418      ;
; 205.866 ; UART_TX:inst5|addr[3]      ; UART_TX:inst5|addr[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.418      ;
; 205.866 ; UART_TX:inst5|addr[3]      ; UART_TX:inst5|addr[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.418      ;
; 205.866 ; UART_TX:inst5|addr[3]      ; UART_TX:inst5|addr[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.418      ;
; 205.866 ; UART_TX:inst5|addr[3]      ; UART_TX:inst5|addr[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.418      ;
; 205.877 ; UART_TX:inst5|addr[2]      ; UART_TX:inst5|state.TX     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.407      ;
; 205.940 ; UART_TX:inst5|addr[0]      ; UART_TX:inst5|addr[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.344      ;
; 205.940 ; UART_TX:inst5|addr[0]      ; UART_TX:inst5|addr[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.344      ;
; 205.940 ; UART_TX:inst5|addr[0]      ; UART_TX:inst5|addr[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.344      ;
; 205.940 ; UART_TX:inst5|addr[0]      ; UART_TX:inst5|addr[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.344      ;
; 205.940 ; UART_TX:inst5|addr[0]      ; UART_TX:inst5|addr[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.344      ;
; 205.974 ; UART_TX:inst5|addr[3]      ; UART_TX:inst5|state.TX     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.310      ;
; 205.977 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|tx           ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 2.306      ;
; 206.048 ; UART_TX:inst5|addr[0]      ; UART_TX:inst5|state.TX     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.236      ;
; 206.090 ; UART_TX:inst5|addr[2]      ; UART_TX:inst5|state.DIRON  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.194      ;
; 206.127 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|tx           ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 2.156      ;
; 206.144 ; UART_TX:inst5|addr[1]      ; UART_TX:inst5|state.DIRON  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.140      ;
; 206.218 ; UART_TX:inst5|data[7]      ; UART_TX:inst5|tx           ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.066      ;
; 206.231 ; UART_TX:inst5|data[4]      ; UART_TX:inst5|tx           ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.035     ; 2.054      ;
; 206.236 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|state.DIRON  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 2.047      ;
; 206.247 ; UART_TX:inst5|addr[2]      ; UART_TX:inst5|state.DIROFF ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.037      ;
; 206.258 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|addr[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.026      ;
; 206.258 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|addr[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.026      ;
; 206.258 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|addr[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.026      ;
; 206.258 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|addr[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.026      ;
; 206.258 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|addr[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.026      ;
; 206.262 ; UART_TX:inst5|addr[3]      ; UART_TX:inst5|state.DIRON  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.022      ;
; 206.271 ; UART_TX:inst5|data[3]      ; UART_TX:inst5|tx           ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.013      ;
; 206.272 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|state.DIRON  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 2.011      ;
; 206.288 ; UART_TX:inst5|data[0]      ; UART_TX:inst5|tx           ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.996      ;
; 206.294 ; UART_TX:inst5|addr[1]      ; UART_TX:inst5|state.DIROFF ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.990      ;
; 206.299 ; UART_TX:inst5|addr[4]      ; UART_TX:inst5|addr[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.985      ;
; 206.299 ; UART_TX:inst5|addr[4]      ; UART_TX:inst5|addr[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.985      ;
; 206.299 ; UART_TX:inst5|addr[4]      ; UART_TX:inst5|addr[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.985      ;
; 206.299 ; UART_TX:inst5|addr[4]      ; UART_TX:inst5|addr[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.985      ;
; 206.299 ; UART_TX:inst5|addr[4]      ; UART_TX:inst5|addr[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.985      ;
; 206.300 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|state.DIRON  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.984      ;
; 206.331 ; UART_TX:inst5|addr[0]      ; UART_TX:inst5|state.DIRON  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.953      ;
; 206.347 ; UART_TX:inst5|addr[4]      ; UART_TX:inst5|state.TX     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.937      ;
; 206.354 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|state.DIRON  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 1.929      ;
; 206.384 ; UART_TX:inst5|addr[0]      ; UART_TX:inst5|cnt[7]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 1.899      ;
; 206.384 ; UART_TX:inst5|addr[0]      ; UART_TX:inst5|cnt[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 1.899      ;
; 206.384 ; UART_TX:inst5|addr[0]      ; UART_TX:inst5|cnt[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 1.899      ;
; 206.384 ; UART_TX:inst5|addr[0]      ; UART_TX:inst5|cnt[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 1.899      ;
; 206.384 ; UART_TX:inst5|addr[0]      ; UART_TX:inst5|cnt[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 1.899      ;
; 206.384 ; UART_TX:inst5|addr[0]      ; UART_TX:inst5|cnt[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 1.899      ;
; 206.384 ; UART_TX:inst5|addr[0]      ; UART_TX:inst5|cnt[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 1.899      ;
; 206.393 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|state.DIROFF ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 1.890      ;
; 206.406 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|state.TX     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 1.877      ;
; 206.409 ; UART_TX:inst5|addr[4]      ; UART_TX:inst5|state.DIRON  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.875      ;
; 206.412 ; UART_TX:inst5|addr[3]      ; UART_TX:inst5|state.DIROFF ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.872      ;
; 206.429 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|state.DIROFF ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 1.854      ;
; 206.442 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|state.TX     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 1.841      ;
; 206.453 ; UART_TX:inst5|state.TX     ; UART_TX:inst5|addr[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 1.830      ;
; 206.453 ; UART_TX:inst5|state.TX     ; UART_TX:inst5|addr[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 1.830      ;
; 206.453 ; UART_TX:inst5|state.TX     ; UART_TX:inst5|addr[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 1.830      ;
; 206.453 ; UART_TX:inst5|state.TX     ; UART_TX:inst5|addr[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 1.830      ;
; 206.453 ; UART_TX:inst5|state.TX     ; UART_TX:inst5|addr[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 1.830      ;
; 206.457 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|state.DIROFF ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.827      ;
; 206.469 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|addr[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 1.814      ;
; 206.469 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|addr[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 1.814      ;
; 206.469 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|addr[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 1.814      ;
; 206.469 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|addr[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 1.814      ;
; 206.469 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|addr[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 1.814      ;
; 206.470 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|state.TX     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.814      ;
; 206.480 ; UART_TX:inst5|data[6]      ; UART_TX:inst5|tx           ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.804      ;
; 206.481 ; UART_TX:inst5|data[5]      ; UART_TX:inst5|tx           ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.803      ;
; 206.486 ; UART_TX:inst5|addr[0]      ; UART_TX:inst5|state.DIROFF ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.798      ;
; 206.497 ; UART_TX:inst5|addr[1]      ; UART_TX:inst5|data[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 1.786      ;
; 206.503 ; UART_TX:inst5|addr[2]      ; UART_TX:inst5|data[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 1.780      ;
; 206.511 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|state.DIROFF ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 1.772      ;
; 206.524 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|state.TX     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 1.759      ;
; 206.532 ; UART_TX:inst5|addr[2]      ; UART_TX:inst5|cnt[7]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 1.751      ;
; 206.532 ; UART_TX:inst5|addr[2]      ; UART_TX:inst5|cnt[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 1.751      ;
; 206.532 ; UART_TX:inst5|addr[2]      ; UART_TX:inst5|cnt[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 1.751      ;
; 206.532 ; UART_TX:inst5|addr[2]      ; UART_TX:inst5|cnt[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 1.751      ;
; 206.532 ; UART_TX:inst5|addr[2]      ; UART_TX:inst5|cnt[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 1.751      ;
; 206.532 ; UART_TX:inst5|addr[2]      ; UART_TX:inst5|cnt[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 1.751      ;
+---------+----------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk80MHz'                                                                                                   ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 10.106 ; globalReset:inst1|count[13] ; globalReset:inst1|count[31] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.341      ;
; 10.106 ; globalReset:inst1|count[13] ; globalReset:inst1|count[24] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.341      ;
; 10.106 ; globalReset:inst1|count[13] ; globalReset:inst1|count[16] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.341      ;
; 10.106 ; globalReset:inst1|count[13] ; globalReset:inst1|count[17] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.341      ;
; 10.106 ; globalReset:inst1|count[13] ; globalReset:inst1|count[18] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.341      ;
; 10.106 ; globalReset:inst1|count[13] ; globalReset:inst1|count[19] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.341      ;
; 10.106 ; globalReset:inst1|count[13] ; globalReset:inst1|count[20] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.341      ;
; 10.106 ; globalReset:inst1|count[13] ; globalReset:inst1|count[21] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.341      ;
; 10.106 ; globalReset:inst1|count[13] ; globalReset:inst1|count[22] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.341      ;
; 10.106 ; globalReset:inst1|count[13] ; globalReset:inst1|count[23] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.341      ;
; 10.106 ; globalReset:inst1|count[13] ; globalReset:inst1|count[25] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.341      ;
; 10.106 ; globalReset:inst1|count[13] ; globalReset:inst1|count[26] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.341      ;
; 10.106 ; globalReset:inst1|count[13] ; globalReset:inst1|count[27] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.341      ;
; 10.106 ; globalReset:inst1|count[13] ; globalReset:inst1|count[29] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.341      ;
; 10.106 ; globalReset:inst1|count[13] ; globalReset:inst1|count[28] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.341      ;
; 10.106 ; globalReset:inst1|count[13] ; globalReset:inst1|count[30] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.341      ;
; 10.116 ; globalReset:inst1|count[13] ; globalReset:inst1|count[1]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.335      ;
; 10.116 ; globalReset:inst1|count[13] ; globalReset:inst1|count[2]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.335      ;
; 10.116 ; globalReset:inst1|count[13] ; globalReset:inst1|count[3]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.335      ;
; 10.116 ; globalReset:inst1|count[13] ; globalReset:inst1|count[4]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.335      ;
; 10.116 ; globalReset:inst1|count[13] ; globalReset:inst1|count[5]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.335      ;
; 10.116 ; globalReset:inst1|count[13] ; globalReset:inst1|count[6]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.335      ;
; 10.116 ; globalReset:inst1|count[13] ; globalReset:inst1|count[7]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.335      ;
; 10.116 ; globalReset:inst1|count[13] ; globalReset:inst1|count[8]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.335      ;
; 10.116 ; globalReset:inst1|count[13] ; globalReset:inst1|count[9]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.335      ;
; 10.116 ; globalReset:inst1|count[13] ; globalReset:inst1|count[10] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.335      ;
; 10.116 ; globalReset:inst1|count[13] ; globalReset:inst1|count[11] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.335      ;
; 10.116 ; globalReset:inst1|count[13] ; globalReset:inst1|count[12] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.335      ;
; 10.116 ; globalReset:inst1|count[13] ; globalReset:inst1|count[13] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.335      ;
; 10.116 ; globalReset:inst1|count[13] ; globalReset:inst1|count[14] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.335      ;
; 10.116 ; globalReset:inst1|count[13] ; globalReset:inst1|count[15] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.335      ;
; 10.254 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[31] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.038     ; 2.195      ;
; 10.254 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[24] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.038     ; 2.195      ;
; 10.254 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[16] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.038     ; 2.195      ;
; 10.254 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[17] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.038     ; 2.195      ;
; 10.254 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[18] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.038     ; 2.195      ;
; 10.254 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[19] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.038     ; 2.195      ;
; 10.254 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[20] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.038     ; 2.195      ;
; 10.254 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[21] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.038     ; 2.195      ;
; 10.254 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[22] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.038     ; 2.195      ;
; 10.254 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[23] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.038     ; 2.195      ;
; 10.254 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[25] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.038     ; 2.195      ;
; 10.254 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[26] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.038     ; 2.195      ;
; 10.254 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[27] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.038     ; 2.195      ;
; 10.254 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[29] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.038     ; 2.195      ;
; 10.254 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[28] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.038     ; 2.195      ;
; 10.254 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[30] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.038     ; 2.195      ;
; 10.264 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[1]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.034     ; 2.189      ;
; 10.264 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[2]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.034     ; 2.189      ;
; 10.264 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[3]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.034     ; 2.189      ;
; 10.264 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[4]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.034     ; 2.189      ;
; 10.264 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[5]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.034     ; 2.189      ;
; 10.264 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[6]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.034     ; 2.189      ;
; 10.264 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[7]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.034     ; 2.189      ;
; 10.264 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[8]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.034     ; 2.189      ;
; 10.264 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[9]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.034     ; 2.189      ;
; 10.264 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[10] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.034     ; 2.189      ;
; 10.264 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[11] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.034     ; 2.189      ;
; 10.264 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[12] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.034     ; 2.189      ;
; 10.264 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[13] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.034     ; 2.189      ;
; 10.264 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[14] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.034     ; 2.189      ;
; 10.264 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[15] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.034     ; 2.189      ;
; 10.274 ; UART_RX:inst2|stepcnt[3]    ; UART_RX:inst2|oData[7]      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.035     ; 2.178      ;
; 10.274 ; UART_RX:inst2|stepcnt[3]    ; UART_RX:inst2|oData[5]      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.035     ; 2.178      ;
; 10.274 ; UART_RX:inst2|stepcnt[3]    ; UART_RX:inst2|oData[4]      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.035     ; 2.178      ;
; 10.278 ; globalReset:inst1|count[12] ; globalReset:inst1|count[31] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.169      ;
; 10.278 ; globalReset:inst1|count[12] ; globalReset:inst1|count[24] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.169      ;
; 10.278 ; globalReset:inst1|count[12] ; globalReset:inst1|count[16] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.169      ;
; 10.278 ; globalReset:inst1|count[12] ; globalReset:inst1|count[17] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.169      ;
; 10.278 ; globalReset:inst1|count[12] ; globalReset:inst1|count[18] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.169      ;
; 10.278 ; globalReset:inst1|count[12] ; globalReset:inst1|count[19] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.169      ;
; 10.278 ; globalReset:inst1|count[12] ; globalReset:inst1|count[20] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.169      ;
; 10.278 ; globalReset:inst1|count[12] ; globalReset:inst1|count[21] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.169      ;
; 10.278 ; globalReset:inst1|count[12] ; globalReset:inst1|count[22] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.169      ;
; 10.278 ; globalReset:inst1|count[12] ; globalReset:inst1|count[23] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.169      ;
; 10.278 ; globalReset:inst1|count[12] ; globalReset:inst1|count[25] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.169      ;
; 10.278 ; globalReset:inst1|count[12] ; globalReset:inst1|count[26] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.169      ;
; 10.278 ; globalReset:inst1|count[12] ; globalReset:inst1|count[27] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.169      ;
; 10.278 ; globalReset:inst1|count[12] ; globalReset:inst1|count[29] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.169      ;
; 10.278 ; globalReset:inst1|count[12] ; globalReset:inst1|count[28] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.169      ;
; 10.278 ; globalReset:inst1|count[12] ; globalReset:inst1|count[30] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.169      ;
; 10.283 ; globalReset:inst1|count[2]  ; globalReset:inst1|count[31] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.164      ;
; 10.283 ; globalReset:inst1|count[2]  ; globalReset:inst1|count[24] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.164      ;
; 10.283 ; globalReset:inst1|count[2]  ; globalReset:inst1|count[16] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.164      ;
; 10.283 ; globalReset:inst1|count[2]  ; globalReset:inst1|count[17] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.164      ;
; 10.283 ; globalReset:inst1|count[2]  ; globalReset:inst1|count[18] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.164      ;
; 10.283 ; globalReset:inst1|count[2]  ; globalReset:inst1|count[19] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.164      ;
; 10.283 ; globalReset:inst1|count[2]  ; globalReset:inst1|count[20] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.164      ;
; 10.283 ; globalReset:inst1|count[2]  ; globalReset:inst1|count[21] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.164      ;
; 10.283 ; globalReset:inst1|count[2]  ; globalReset:inst1|count[22] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.164      ;
; 10.283 ; globalReset:inst1|count[2]  ; globalReset:inst1|count[23] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.164      ;
; 10.283 ; globalReset:inst1|count[2]  ; globalReset:inst1|count[25] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.164      ;
; 10.283 ; globalReset:inst1|count[2]  ; globalReset:inst1|count[26] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.164      ;
; 10.283 ; globalReset:inst1|count[2]  ; globalReset:inst1|count[27] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.164      ;
; 10.283 ; globalReset:inst1|count[2]  ; globalReset:inst1|count[29] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.164      ;
; 10.283 ; globalReset:inst1|count[2]  ; globalReset:inst1|count[28] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.164      ;
; 10.283 ; globalReset:inst1|count[2]  ; globalReset:inst1|count[30] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 2.164      ;
; 10.288 ; globalReset:inst1|count[12] ; globalReset:inst1|count[1]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.163      ;
; 10.288 ; globalReset:inst1|count[12] ; globalReset:inst1|count[2]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.163      ;
; 10.288 ; globalReset:inst1|count[12] ; globalReset:inst1|count[3]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.163      ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                       ;
+-------+------------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.186 ; UART_TX:inst5|tx             ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; UART_TX:inst5|dirRX          ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; UART_TX:inst5|state.DIROFF   ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; UART_TX:inst5|state.DIRON    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; UART_TX:inst5|state.000      ; UART_TX:inst5|state.000      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; UART_TX:inst5|dirTX          ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_TX:inst5|cnt[0]         ; UART_TX:inst5|cnt[0]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[2]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_TX:inst5|serialize[3]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; UART_TX:inst5|rqsync[0]      ; UART_TX:inst5|rqsync[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.314      ;
; 0.229 ; UART_TX:inst5|addr[0]        ; UART_TX:inst5|data[7]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.349      ;
; 0.230 ; UART_TX:inst5|addr[0]        ; UART_TX:inst5|data[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.350      ;
; 0.234 ; UART_TX:inst5|addr[0]        ; UART_TX:inst5|data[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.354      ;
; 0.277 ; UART_TX:inst5|addr[2]        ; UART_TX:inst5|data[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.397      ;
; 0.279 ; UART_TX:inst5|cnt[6]         ; UART_TX:inst5|data[6]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.400      ;
; 0.285 ; UART_TX:inst5|addr[4]        ; UART_TX:inst5|addr[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.405      ;
; 0.287 ; UART_TX:inst5|addr[4]        ; UART_TX:inst5|data[5]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.407      ;
; 0.290 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.410      ;
; 0.297 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.417      ;
; 0.304 ; UART_TX:inst5|state.DIROFF   ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; UART_TX:inst5|cnt[2]         ; UART_TX:inst5|cnt[2]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; UART_TX:inst5|cnt[4]         ; UART_TX:inst5|cnt[4]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; UART_TX:inst5|cnt[7]         ; UART_TX:inst5|cnt[7]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; UART_TX:inst5|cnt[6]         ; UART_TX:inst5|cnt[6]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; UART_TX:inst5|cnt[3]         ; UART_TX:inst5|cnt[3]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.428      ;
; 0.308 ; UART_TX:inst5|cnt[5]         ; UART_TX:inst5|cnt[5]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.428      ;
; 0.312 ; UART_TX:inst5|cnt[1]         ; UART_TX:inst5|cnt[1]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.432      ;
; 0.315 ; UART_TX:inst5|addr[1]        ; UART_TX:inst5|addr[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.435      ;
; 0.315 ; UART_TX:inst5|addr[2]        ; UART_TX:inst5|addr[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.435      ;
; 0.316 ; UART_TX:inst5|delay[4]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.437      ;
; 0.318 ; UART_TX:inst5|addr[1]        ; UART_TX:inst5|data[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.438      ;
; 0.322 ; UART_TX:inst5|addr[3]        ; UART_TX:inst5|addr[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.442      ;
; 0.327 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.448      ;
; 0.328 ; UART_TX:inst5|addr[0]        ; UART_TX:inst5|data[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.448      ;
; 0.332 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.452      ;
; 0.333 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.453      ;
; 0.338 ; UART_TX:inst5|state.DIROFF   ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.459      ;
; 0.340 ; UART_TX:inst5|addr[0]        ; UART_TX:inst5|data[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.460      ;
; 0.340 ; UART_TX:inst5|addr[0]        ; UART_TX:inst5|addr[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.460      ;
; 0.340 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.000      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.461      ;
; 0.369 ; UART_TX:inst5|cnt[5]         ; UART_TX:inst5|data[5]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.490      ;
; 0.381 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[2]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.500      ;
; 0.387 ; UART_TX:inst5|cnt[0]         ; UART_TX:inst5|data[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.507      ;
; 0.387 ; UART_TX:inst5|serialize[3]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.507      ;
; 0.392 ; UART_TX:inst5|cnt[7]         ; UART_TX:inst5|data[7]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.513      ;
; 0.393 ; UART_TX:inst5|cnt[1]         ; UART_TX:inst5|data[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.514      ;
; 0.400 ; UART_TX:inst5|addr[4]        ; UART_TX:inst5|data[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.520      ;
; 0.415 ; UART_TX:inst5|cnt[2]         ; UART_TX:inst5|data[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.536      ;
; 0.415 ; UART_TX:inst5|addr[4]        ; UART_TX:inst5|data[6]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.535      ;
; 0.421 ; UART_TX:inst5|rqsync[1]      ; UART_TX:inst5|state.000      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.543      ;
; 0.422 ; UART_TX:inst5|rqsync[1]      ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.544      ;
; 0.454 ; UART_TX:inst5|cnt[2]         ; UART_TX:inst5|cnt[3]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.575      ;
; 0.455 ; UART_TX:inst5|cnt[4]         ; UART_TX:inst5|cnt[5]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.576      ;
; 0.456 ; UART_TX:inst5|cnt[6]         ; UART_TX:inst5|cnt[7]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.576      ;
; 0.464 ; UART_TX:inst5|cnt[1]         ; UART_TX:inst5|cnt[2]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; UART_TX:inst5|addr[1]        ; UART_TX:inst5|addr[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.584      ;
; 0.465 ; UART_TX:inst5|cnt[3]         ; UART_TX:inst5|cnt[4]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.586      ;
; 0.466 ; UART_TX:inst5|cnt[5]         ; UART_TX:inst5|cnt[6]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.586      ;
; 0.467 ; UART_TX:inst5|cnt[1]         ; UART_TX:inst5|cnt[3]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.587      ;
; 0.468 ; UART_TX:inst5|cnt[3]         ; UART_TX:inst5|cnt[5]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.589      ;
; 0.469 ; UART_TX:inst5|cnt[5]         ; UART_TX:inst5|cnt[7]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.589      ;
; 0.471 ; UART_TX:inst5|addr[3]        ; UART_TX:inst5|addr[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.591      ;
; 0.473 ; UART_TX:inst5|addr[2]        ; UART_TX:inst5|addr[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.593      ;
; 0.474 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.595      ;
; 0.476 ; UART_TX:inst5|addr[2]        ; UART_TX:inst5|addr[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.596      ;
; 0.477 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.598      ;
; 0.487 ; UART_TX:inst5|addr[0]        ; UART_TX:inst5|addr[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.607      ;
; 0.490 ; UART_TX:inst5|addr[0]        ; UART_TX:inst5|addr[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.610      ;
; 0.502 ; UART_TX:inst5|serialize[3]   ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.622      ;
; 0.502 ; UART_TX:inst5|addr[1]        ; UART_TX:inst5|data[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.622      ;
; 0.505 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.626      ;
; 0.508 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.629      ;
; 0.509 ; UART_TX:inst5|cnt[0]         ; UART_TX:inst5|cnt[1]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.628      ;
; 0.511 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.632      ;
; 0.517 ; UART_TX:inst5|cnt[2]         ; UART_TX:inst5|cnt[4]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.638      ;
; 0.518 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.639      ;
; 0.518 ; UART_TX:inst5|cnt[4]         ; UART_TX:inst5|cnt[6]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.638      ;
; 0.520 ; UART_TX:inst5|cnt[2]         ; UART_TX:inst5|cnt[5]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.640      ;
; 0.520 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.641      ;
; 0.521 ; UART_TX:inst5|cnt[4]         ; UART_TX:inst5|cnt[7]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.641      ;
; 0.527 ; UART_TX:inst5|addr[1]        ; UART_TX:inst5|addr[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.647      ;
; 0.530 ; UART_TX:inst5|addr[1]        ; UART_TX:inst5|addr[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.650      ;
; 0.530 ; UART_TX:inst5|cnt[1]         ; UART_TX:inst5|cnt[4]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.650      ;
; 0.531 ; UART_TX:inst5|cnt[3]         ; UART_TX:inst5|cnt[6]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.651      ;
; 0.533 ; UART_TX:inst5|cnt[1]         ; UART_TX:inst5|cnt[5]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.653      ;
; 0.534 ; UART_TX:inst5|cnt[3]         ; UART_TX:inst5|cnt[7]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.654      ;
; 0.537 ; UART_TX:inst5|rqsync[1]      ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.659      ;
; 0.540 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.661      ;
+-------+------------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk80MHz'                                                                                                   ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; UART_RX:inst2|data[7]       ; UART_RX:inst2|data[7]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|data[6]       ; UART_RX:inst2|data[6]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|data[5]       ; UART_RX:inst2|data[5]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|data[4]       ; UART_RX:inst2|data[4]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|data[3]       ; UART_RX:inst2|data[3]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|data[2]       ; UART_RX:inst2|data[2]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|data[1]       ; UART_RX:inst2|data[1]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|data[0]       ; UART_RX:inst2|data[0]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|RQ            ; UART_RX:inst2|RQ            ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|cntVal[1]     ; UART_RX:inst2|cntVal[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|cntVal[0]     ; UART_RX:inst2|cntVal[0]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|delay[3]      ; UART_RX:inst2|delay[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|Valid         ; UART_RX:inst2|Valid         ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|delay[2]      ; UART_RX:inst2|delay[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|delay[1]      ; UART_RX:inst2|delay[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|delay[0]      ; UART_RX:inst2|delay[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|place[1]      ; UART_RX:inst2|place[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|place[3]      ; UART_RX:inst2|place[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|place[2]      ; UART_RX:inst2|place[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|strtcnt[1]    ; UART_RX:inst2|strtcnt[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|strtcnt[2]    ; UART_RX:inst2|strtcnt[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[0]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.192 ; UART_RX:inst2|data[5]       ; UART_RX:inst2|oData[5]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.312      ;
; 0.194 ; UART_RX:inst2|data[6]       ; UART_RX:inst2|oData[6]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; UART_RX:inst2|data[3]       ; UART_RX:inst2|oData[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; UART_RX:inst2|place[0]      ; UART_RX:inst2|place[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; UART_RX:inst2|strtcnt[0]    ; UART_RX:inst2|strtcnt[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.314      ;
; 0.195 ; UART_RX:inst2|data[2]       ; UART_RX:inst2|oData[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.315      ;
; 0.195 ; UART_RX:inst2|strtcnt[2]    ; UART_RX:inst2|rx_act        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.315      ;
; 0.199 ; UART_RX:inst2|strtcnt[1]    ; UART_RX:inst2|strtcnt[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.319      ;
; 0.213 ; UART_RX:inst2|stepcnt[0]    ; UART_RX:inst2|stepcnt[4]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.333      ;
; 0.230 ; UART_RX:inst2|Valid         ; UART_RX:inst2|cntVal[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.350      ;
; 0.230 ; UART_RX:inst2|Valid         ; UART_RX:inst2|cntVal[0]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.350      ;
; 0.230 ; UART_RX:inst2|Valid         ; UART_RX:inst2|delay[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.350      ;
; 0.230 ; UART_RX:inst2|Valid         ; UART_RX:inst2|delay[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.350      ;
; 0.230 ; UART_RX:inst2|Valid         ; UART_RX:inst2|delay[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.350      ;
; 0.267 ; UART_RX:inst2|data[7]       ; UART_RX:inst2|oData[7]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; UART_RX:inst2|data[4]       ; UART_RX:inst2|oData[4]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; UART_RX:inst2|data[1]       ; UART_RX:inst2|oData[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.387      ;
; 0.268 ; UART_RX:inst2|place[1]      ; UART_RX:inst2|place[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.388      ;
; 0.269 ; UART_RX:inst2|data[0]       ; UART_RX:inst2|oData[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.389      ;
; 0.278 ; UART_RX:inst2|strtcnt[0]    ; UART_RX:inst2|strtcnt[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.398      ;
; 0.297 ; UART_RX:inst2|strtcnt[1]    ; UART_RX:inst2|rx_act        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.417      ;
; 0.298 ; UART_RX:inst2|stepcnt[2]    ; UART_RX:inst2|stepcnt[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; UART_RX:inst2|stepcnt[3]    ; UART_RX:inst2|stepcnt[3]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; globalReset:inst1|count[6]  ; globalReset:inst1|count[6]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; globalReset:inst1|count[8]  ; globalReset:inst1|count[8]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.418      ;
; 0.299 ; UART_RX:inst2|stepcnt[1]    ; UART_RX:inst2|stepcnt[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; globalReset:inst1|count[9]  ; globalReset:inst1|count[9]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; globalReset:inst1|count[7]  ; globalReset:inst1|count[7]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.420      ;
; 0.303 ; UART_RX:inst2|delay[1]      ; UART_RX:inst2|delay[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.423      ;
; 0.305 ; globalReset:inst1|count[31] ; globalReset:inst1|count[31] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; globalReset:inst1|count[2]  ; globalReset:inst1|count[2]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; globalReset:inst1|count[3]  ; globalReset:inst1|count[3]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; globalReset:inst1|count[5]  ; globalReset:inst1|count[5]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; globalReset:inst1|count[13] ; globalReset:inst1|count[13] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; globalReset:inst1|count[14] ; globalReset:inst1|count[14] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; globalReset:inst1|count[15] ; globalReset:inst1|count[15] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; globalReset:inst1|count[16] ; globalReset:inst1|count[16] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; globalReset:inst1|count[18] ; globalReset:inst1|count[18] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; globalReset:inst1|count[22] ; globalReset:inst1|count[22] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; globalReset:inst1|count[29] ; globalReset:inst1|count[29] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; UART_RX:inst2|cntVal[0]     ; UART_RX:inst2|cntVal[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; globalReset:inst1|count[24] ; globalReset:inst1|count[24] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; globalReset:inst1|count[4]  ; globalReset:inst1|count[4]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; globalReset:inst1|count[10] ; globalReset:inst1|count[10] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; globalReset:inst1|count[11] ; globalReset:inst1|count[11] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; globalReset:inst1|count[12] ; globalReset:inst1|count[12] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; globalReset:inst1|count[17] ; globalReset:inst1|count[17] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; globalReset:inst1|count[19] ; globalReset:inst1|count[19] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; globalReset:inst1|count[20] ; globalReset:inst1|count[20] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; globalReset:inst1|count[21] ; globalReset:inst1|count[21] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; globalReset:inst1|count[27] ; globalReset:inst1|count[27] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; globalReset:inst1|count[28] ; globalReset:inst1|count[28] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; globalReset:inst1|count[30] ; globalReset:inst1|count[30] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; globalReset:inst1|count[23] ; globalReset:inst1|count[23] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; globalReset:inst1|count[25] ; globalReset:inst1|count[25] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; globalReset:inst1|count[26] ; globalReset:inst1|count[26] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.427      ;
; 0.310 ; globalReset:inst1|count[1]  ; globalReset:inst1|count[1]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.430      ;
; 0.315 ; UART_RX:inst2|stepcnt[0]    ; UART_RX:inst2|stepcnt[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.435      ;
; 0.316 ; UART_RX:inst2|delay[0]      ; UART_RX:inst2|delay[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.436      ;
; 0.316 ; UART_RX:inst2|delay[0]      ; UART_RX:inst2|delay[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.436      ;
; 0.322 ; UART_RX:inst2|rx_act        ; UART_RX:inst2|strtcnt[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.442      ;
; 0.346 ; UART_RX:inst2|sync[1]       ; UART_RX:inst2|data[7]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.466      ;
; 0.360 ; UART_RX:inst2|place[3]      ; UART_RX:inst2|place[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.480      ;
; 0.378 ; UART_RX:inst2|Valid         ; UART_RX:inst2|delay[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.498      ;
; 0.381 ; UART_RX:inst2|strtcnt[0]    ; UART_RX:inst2|strtcnt[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.501      ;
; 0.382 ; UART_RX:inst2|place[0]      ; UART_RX:inst2|place[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.502      ;
; 0.396 ; UART_RX:inst2|place[1]      ; UART_RX:inst2|place[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.035      ; 0.515      ;
; 0.399 ; UART_RX:inst2|place[1]      ; UART_RX:inst2|place[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.035      ; 0.518      ;
; 0.400 ; UART_RX:inst2|sync[1]       ; UART_RX:inst2|data[4]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.520      ;
; 0.401 ; UART_RX:inst2|sync[1]       ; UART_RX:inst2|data[5]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.521      ;
; 0.411 ; UART_RX:inst2|stepcnt[4]    ; UART_RX:inst2|stepcnt[4]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.531      ;
; 0.417 ; UART_RX:inst2|delay[1]      ; UART_RX:inst2|delay[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.537      ;
; 0.447 ; globalReset:inst1|count[8]  ; globalReset:inst1|count[9]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.567      ;
; 0.447 ; globalReset:inst1|count[6]  ; globalReset:inst1|count[7]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.567      ;
; 0.448 ; UART_RX:inst2|stepcnt[1]    ; UART_RX:inst2|stepcnt[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.568      ;
; 0.452 ; UART_RX:inst2|delay[2]      ; UART_RX:inst2|delay[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.572      ;
; 0.454 ; globalReset:inst1|count[2]  ; globalReset:inst1|count[3]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; globalReset:inst1|count[14] ; globalReset:inst1|count[15] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.574      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                       ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                      ; Launch Clock ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; 1.774 ; globalReset:inst1|rst ; UART_TX:inst5|data[4]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.365     ; 0.964      ;
; 1.774 ; globalReset:inst1|rst ; UART_TX:inst5|cnt[7]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.365     ; 0.964      ;
; 1.774 ; globalReset:inst1|rst ; UART_TX:inst5|cnt[6]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.365     ; 0.964      ;
; 1.774 ; globalReset:inst1|rst ; UART_TX:inst5|cnt[5]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.365     ; 0.964      ;
; 1.774 ; globalReset:inst1|rst ; UART_TX:inst5|cnt[4]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.365     ; 0.964      ;
; 1.774 ; globalReset:inst1|rst ; UART_TX:inst5|cnt[3]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.365     ; 0.964      ;
; 1.774 ; globalReset:inst1|rst ; UART_TX:inst5|cnt[2]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.365     ; 0.964      ;
; 1.774 ; globalReset:inst1|rst ; UART_TX:inst5|cnt[1]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.365     ; 0.964      ;
; 1.849 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[1]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.363     ; 0.891      ;
; 1.849 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[3]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.363     ; 0.891      ;
; 1.849 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[0]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.363     ; 0.891      ;
; 1.905 ; globalReset:inst1|rst ; UART_TX:inst5|data[1]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.834      ;
; 1.905 ; globalReset:inst1|rst ; UART_TX:inst5|data[0]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.834      ;
; 1.905 ; globalReset:inst1|rst ; UART_TX:inst5|data[3]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.834      ;
; 1.905 ; globalReset:inst1|rst ; UART_TX:inst5|data[2]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.834      ;
; 1.905 ; globalReset:inst1|rst ; UART_TX:inst5|data[5]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.834      ;
; 1.905 ; globalReset:inst1|rst ; UART_TX:inst5|data[6]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.834      ;
; 1.905 ; globalReset:inst1|rst ; UART_TX:inst5|data[7]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.834      ;
; 1.905 ; globalReset:inst1|rst ; UART_TX:inst5|addr[0]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.834      ;
; 1.905 ; globalReset:inst1|rst ; UART_TX:inst5|addr[4]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.834      ;
; 1.905 ; globalReset:inst1|rst ; UART_TX:inst5|addr[3]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.834      ;
; 1.905 ; globalReset:inst1|rst ; UART_TX:inst5|addr[2]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.834      ;
; 1.905 ; globalReset:inst1|rst ; UART_TX:inst5|addr[1]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.834      ;
; 1.915 ; globalReset:inst1|rst ; UART_TX:inst5|tx             ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.824      ;
; 1.915 ; globalReset:inst1|rst ; UART_TX:inst5|dirRX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.824      ;
; 1.915 ; globalReset:inst1|rst ; UART_TX:inst5|delay[4]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.824      ;
; 1.915 ; globalReset:inst1|rst ; UART_TX:inst5|state.TX       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.824      ;
; 1.915 ; globalReset:inst1|rst ; UART_TX:inst5|state.000      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.824      ;
; 1.915 ; globalReset:inst1|rst ; UART_TX:inst5|state.MEGAWAIT ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.824      ;
; 1.915 ; globalReset:inst1|rst ; UART_TX:inst5|state.DIROFF   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.824      ;
; 1.915 ; globalReset:inst1|rst ; UART_TX:inst5|state.DIRON    ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.824      ;
; 1.915 ; globalReset:inst1|rst ; UART_TX:inst5|delay[3]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.824      ;
; 1.915 ; globalReset:inst1|rst ; UART_TX:inst5|delay[2]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.824      ;
; 1.915 ; globalReset:inst1|rst ; UART_TX:inst5|delay[1]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.824      ;
; 1.915 ; globalReset:inst1|rst ; UART_TX:inst5|delay[0]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.824      ;
; 2.005 ; globalReset:inst1|rst ; UART_TX:inst5|dirTX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.734      ;
; 2.005 ; globalReset:inst1|rst ; UART_TX:inst5|cnt[0]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.734      ;
; 2.005 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[2]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.734      ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk80MHz'                                                                                       ;
+--------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 11.226 ; globalReset:inst1|rst ; UART_RX:inst2|rx_act     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.035     ; 1.226      ;
; 11.226 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[1] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.035     ; 1.226      ;
; 11.226 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[0] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.035     ; 1.226      ;
; 11.226 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[2] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.035     ; 1.226      ;
; 11.314 ; globalReset:inst1|rst ; UART_RX:inst2|data[7]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.034     ; 1.139      ;
; 11.314 ; globalReset:inst1|rst ; UART_RX:inst2|oData[7]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.034     ; 1.139      ;
; 11.314 ; globalReset:inst1|rst ; UART_RX:inst2|data[5]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.034     ; 1.139      ;
; 11.314 ; globalReset:inst1|rst ; UART_RX:inst2|oData[5]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.034     ; 1.139      ;
; 11.314 ; globalReset:inst1|rst ; UART_RX:inst2|data[4]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.034     ; 1.139      ;
; 11.314 ; globalReset:inst1|rst ; UART_RX:inst2|oData[4]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.034     ; 1.139      ;
; 11.324 ; globalReset:inst1|rst ; UART_RX:inst2|cntVal[1]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.034     ; 1.129      ;
; 11.324 ; globalReset:inst1|rst ; UART_RX:inst2|cntVal[0]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.034     ; 1.129      ;
; 11.324 ; globalReset:inst1|rst ; UART_RX:inst2|delay[3]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.034     ; 1.129      ;
; 11.324 ; globalReset:inst1|rst ; UART_RX:inst2|Valid      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.034     ; 1.129      ;
; 11.324 ; globalReset:inst1|rst ; UART_RX:inst2|delay[2]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.034     ; 1.129      ;
; 11.324 ; globalReset:inst1|rst ; UART_RX:inst2|delay[1]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.034     ; 1.129      ;
; 11.324 ; globalReset:inst1|rst ; UART_RX:inst2|delay[0]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.034     ; 1.129      ;
; 11.324 ; globalReset:inst1|rst ; UART_RX:inst2|place[1]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.034     ; 1.129      ;
; 11.324 ; globalReset:inst1|rst ; UART_RX:inst2|place[2]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.034     ; 1.129      ;
; 11.328 ; globalReset:inst1|rst ; UART_RX:inst2|data[6]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 1.122      ;
; 11.328 ; globalReset:inst1|rst ; UART_RX:inst2|oData[6]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 1.122      ;
; 11.328 ; globalReset:inst1|rst ; UART_RX:inst2|data[3]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 1.122      ;
; 11.328 ; globalReset:inst1|rst ; UART_RX:inst2|oData[3]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 1.122      ;
; 11.328 ; globalReset:inst1|rst ; UART_RX:inst2|data[2]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 1.122      ;
; 11.328 ; globalReset:inst1|rst ; UART_RX:inst2|oData[2]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 1.122      ;
; 11.328 ; globalReset:inst1|rst ; UART_RX:inst2|data[1]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 1.122      ;
; 11.328 ; globalReset:inst1|rst ; UART_RX:inst2|oData[1]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 1.122      ;
; 11.328 ; globalReset:inst1|rst ; UART_RX:inst2|data[0]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 1.122      ;
; 11.328 ; globalReset:inst1|rst ; UART_RX:inst2|oData[0]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 1.122      ;
; 11.343 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[4] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.035     ; 1.109      ;
; 11.343 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[2] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.035     ; 1.109      ;
; 11.343 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[3] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.035     ; 1.109      ;
; 11.343 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[1] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.035     ; 1.109      ;
; 11.343 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[0] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.035     ; 1.109      ;
; 11.343 ; globalReset:inst1|rst ; UART_RX:inst2|place[0]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.035     ; 1.109      ;
; 11.343 ; globalReset:inst1|rst ; UART_RX:inst2|place[3]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.035     ; 1.109      ;
+--------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk80MHz'                                                                                       ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.828 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[4] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.949      ;
; 0.828 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[2] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.949      ;
; 0.828 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[3] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.949      ;
; 0.828 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[1] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.949      ;
; 0.828 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[0] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.949      ;
; 0.828 ; globalReset:inst1|rst ; UART_RX:inst2|place[0]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.949      ;
; 0.828 ; globalReset:inst1|rst ; UART_RX:inst2|place[3]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.949      ;
; 0.845 ; globalReset:inst1|rst ; UART_RX:inst2|cntVal[1]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.038      ; 0.967      ;
; 0.845 ; globalReset:inst1|rst ; UART_RX:inst2|cntVal[0]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.038      ; 0.967      ;
; 0.845 ; globalReset:inst1|rst ; UART_RX:inst2|delay[3]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.038      ; 0.967      ;
; 0.845 ; globalReset:inst1|rst ; UART_RX:inst2|Valid      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.038      ; 0.967      ;
; 0.845 ; globalReset:inst1|rst ; UART_RX:inst2|delay[2]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.038      ; 0.967      ;
; 0.845 ; globalReset:inst1|rst ; UART_RX:inst2|delay[1]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.038      ; 0.967      ;
; 0.845 ; globalReset:inst1|rst ; UART_RX:inst2|delay[0]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.038      ; 0.967      ;
; 0.845 ; globalReset:inst1|rst ; UART_RX:inst2|place[1]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.038      ; 0.967      ;
; 0.845 ; globalReset:inst1|rst ; UART_RX:inst2|place[2]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.038      ; 0.967      ;
; 0.849 ; globalReset:inst1|rst ; UART_RX:inst2|data[6]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.035      ; 0.968      ;
; 0.849 ; globalReset:inst1|rst ; UART_RX:inst2|oData[6]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.035      ; 0.968      ;
; 0.849 ; globalReset:inst1|rst ; UART_RX:inst2|data[3]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.035      ; 0.968      ;
; 0.849 ; globalReset:inst1|rst ; UART_RX:inst2|oData[3]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.035      ; 0.968      ;
; 0.849 ; globalReset:inst1|rst ; UART_RX:inst2|data[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.035      ; 0.968      ;
; 0.849 ; globalReset:inst1|rst ; UART_RX:inst2|oData[2]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.035      ; 0.968      ;
; 0.849 ; globalReset:inst1|rst ; UART_RX:inst2|data[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.035      ; 0.968      ;
; 0.849 ; globalReset:inst1|rst ; UART_RX:inst2|oData[1]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.035      ; 0.968      ;
; 0.849 ; globalReset:inst1|rst ; UART_RX:inst2|data[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.035      ; 0.968      ;
; 0.849 ; globalReset:inst1|rst ; UART_RX:inst2|oData[0]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.035      ; 0.968      ;
; 0.855 ; globalReset:inst1|rst ; UART_RX:inst2|data[7]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.038      ; 0.977      ;
; 0.855 ; globalReset:inst1|rst ; UART_RX:inst2|oData[7]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.038      ; 0.977      ;
; 0.855 ; globalReset:inst1|rst ; UART_RX:inst2|data[5]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.038      ; 0.977      ;
; 0.855 ; globalReset:inst1|rst ; UART_RX:inst2|oData[5]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.038      ; 0.977      ;
; 0.855 ; globalReset:inst1|rst ; UART_RX:inst2|data[4]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.038      ; 0.977      ;
; 0.855 ; globalReset:inst1|rst ; UART_RX:inst2|oData[4]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.038      ; 0.977      ;
; 0.941 ; globalReset:inst1|rst ; UART_RX:inst2|rx_act     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 1.062      ;
; 0.941 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[1] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 1.062      ;
; 0.941 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[0] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 1.062      ;
; 0.941 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[2] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 1.062      ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                        ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                      ; Launch Clock ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; 1.565 ; globalReset:inst1|rst ; UART_TX:inst5|dirTX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.116     ; 0.632      ;
; 1.565 ; globalReset:inst1|rst ; UART_TX:inst5|cnt[0]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.116     ; 0.632      ;
; 1.565 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[2]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.116     ; 0.632      ;
; 1.640 ; globalReset:inst1|rst ; UART_TX:inst5|tx             ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.115     ; 0.708      ;
; 1.640 ; globalReset:inst1|rst ; UART_TX:inst5|dirRX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.115     ; 0.708      ;
; 1.640 ; globalReset:inst1|rst ; UART_TX:inst5|delay[4]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.115     ; 0.708      ;
; 1.640 ; globalReset:inst1|rst ; UART_TX:inst5|state.TX       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.115     ; 0.708      ;
; 1.640 ; globalReset:inst1|rst ; UART_TX:inst5|state.000      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.115     ; 0.708      ;
; 1.640 ; globalReset:inst1|rst ; UART_TX:inst5|state.MEGAWAIT ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.115     ; 0.708      ;
; 1.640 ; globalReset:inst1|rst ; UART_TX:inst5|state.DIROFF   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.115     ; 0.708      ;
; 1.640 ; globalReset:inst1|rst ; UART_TX:inst5|state.DIRON    ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.115     ; 0.708      ;
; 1.640 ; globalReset:inst1|rst ; UART_TX:inst5|delay[3]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.115     ; 0.708      ;
; 1.640 ; globalReset:inst1|rst ; UART_TX:inst5|delay[2]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.115     ; 0.708      ;
; 1.640 ; globalReset:inst1|rst ; UART_TX:inst5|delay[1]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.115     ; 0.708      ;
; 1.640 ; globalReset:inst1|rst ; UART_TX:inst5|delay[0]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.115     ; 0.708      ;
; 1.648 ; globalReset:inst1|rst ; UART_TX:inst5|data[1]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.116     ; 0.715      ;
; 1.648 ; globalReset:inst1|rst ; UART_TX:inst5|data[0]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.116     ; 0.715      ;
; 1.648 ; globalReset:inst1|rst ; UART_TX:inst5|data[3]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.116     ; 0.715      ;
; 1.648 ; globalReset:inst1|rst ; UART_TX:inst5|data[2]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.116     ; 0.715      ;
; 1.648 ; globalReset:inst1|rst ; UART_TX:inst5|data[5]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.116     ; 0.715      ;
; 1.648 ; globalReset:inst1|rst ; UART_TX:inst5|data[6]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.116     ; 0.715      ;
; 1.648 ; globalReset:inst1|rst ; UART_TX:inst5|data[7]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.116     ; 0.715      ;
; 1.648 ; globalReset:inst1|rst ; UART_TX:inst5|addr[0]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.116     ; 0.715      ;
; 1.648 ; globalReset:inst1|rst ; UART_TX:inst5|addr[4]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.116     ; 0.715      ;
; 1.648 ; globalReset:inst1|rst ; UART_TX:inst5|addr[3]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.116     ; 0.715      ;
; 1.648 ; globalReset:inst1|rst ; UART_TX:inst5|addr[2]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.116     ; 0.715      ;
; 1.648 ; globalReset:inst1|rst ; UART_TX:inst5|addr[1]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.116     ; 0.715      ;
; 1.717 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[1]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.115     ; 0.785      ;
; 1.717 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[3]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.115     ; 0.785      ;
; 1.717 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[0]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.115     ; 0.785      ;
; 1.765 ; globalReset:inst1|rst ; UART_TX:inst5|data[4]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.117     ; 0.831      ;
; 1.765 ; globalReset:inst1|rst ; UART_TX:inst5|cnt[7]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.117     ; 0.831      ;
; 1.765 ; globalReset:inst1|rst ; UART_TX:inst5|cnt[6]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.117     ; 0.831      ;
; 1.765 ; globalReset:inst1|rst ; UART_TX:inst5|cnt[5]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.117     ; 0.831      ;
; 1.765 ; globalReset:inst1|rst ; UART_TX:inst5|cnt[4]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.117     ; 0.831      ;
; 1.765 ; globalReset:inst1|rst ; UART_TX:inst5|cnt[3]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.117     ; 0.831      ;
; 1.765 ; globalReset:inst1|rst ; UART_TX:inst5|cnt[2]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.117     ; 0.831      ;
; 1.765 ; globalReset:inst1|rst ; UART_TX:inst5|cnt[1]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.117     ; 0.831      ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk80MHz'                                                                                          ;
+-------+--------------+----------------+-----------------+----------+------------+-------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock    ; Clock Edge ; Target                                                      ;
+-------+--------------+----------------+-----------------+----------+------------+-------------------------------------------------------------+
; 5.512 ; 5.696        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[4]                                       ;
; 5.512 ; 5.696        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[5]                                       ;
; 5.512 ; 5.696        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[7]                                       ;
; 5.512 ; 5.696        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[4]                                      ;
; 5.512 ; 5.696        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[5]                                      ;
; 5.512 ; 5.696        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[7]                                      ;
; 5.512 ; 5.696        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|place[0]                                      ;
; 5.512 ; 5.696        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|place[3]                                      ;
; 5.512 ; 5.696        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|rx_act                                        ;
; 5.512 ; 5.696        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[0]                                    ;
; 5.512 ; 5.696        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[1]                                    ;
; 5.512 ; 5.696        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[2]                                    ;
; 5.512 ; 5.696        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[3]                                    ;
; 5.512 ; 5.696        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[4]                                    ;
; 5.512 ; 5.696        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|strtcnt[0]                                    ;
; 5.512 ; 5.696        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|strtcnt[1]                                    ;
; 5.512 ; 5.696        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|strtcnt[2]                                    ;
; 5.512 ; 5.696        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|sync[0]                                       ;
; 5.512 ; 5.696        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|sync[1]                                       ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|RQ                                            ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|Valid                                         ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|cntVal[0]                                     ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|cntVal[1]                                     ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[0]                                       ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[1]                                       ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[2]                                       ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[3]                                       ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[6]                                       ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|delay[0]                                      ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|delay[1]                                      ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|delay[2]                                      ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|delay[3]                                      ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[0]                                      ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[1]                                      ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[2]                                      ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[3]                                      ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[6]                                      ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|place[1]                                      ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|place[2]                                      ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[0]                                  ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[10]                                 ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[11]                                 ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[12]                                 ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[13]                                 ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[14]                                 ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[15]                                 ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[16]                                 ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[17]                                 ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[18]                                 ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[19]                                 ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[1]                                  ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[20]                                 ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[21]                                 ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[22]                                 ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[23]                                 ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[24]                                 ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[25]                                 ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[26]                                 ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[27]                                 ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[28]                                 ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[29]                                 ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[2]                                  ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[30]                                 ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[31]                                 ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[3]                                  ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[4]                                  ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[5]                                  ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[6]                                  ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[7]                                  ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[8]                                  ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[9]                                  ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|rst                                       ;
; 5.672 ; 5.672        ; 0.000          ; Low Pulse Width ; clk80MHz ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0]           ;
; 5.672 ; 5.672        ; 0.000          ; Low Pulse Width ; clk80MHz ; Rise       ; mypll|altpll_component|auto_generated|pll1|observablevcoout ;
; 5.692 ; 5.692        ; 0.000          ; Low Pulse Width ; clk80MHz ; Rise       ; inst2|data[4]|clk                                           ;
; 5.692 ; 5.692        ; 0.000          ; Low Pulse Width ; clk80MHz ; Rise       ; inst2|data[5]|clk                                           ;
; 5.692 ; 5.692        ; 0.000          ; Low Pulse Width ; clk80MHz ; Rise       ; inst2|data[7]|clk                                           ;
; 5.692 ; 5.692        ; 0.000          ; Low Pulse Width ; clk80MHz ; Rise       ; inst2|oData[4]|clk                                          ;
; 5.692 ; 5.692        ; 0.000          ; Low Pulse Width ; clk80MHz ; Rise       ; inst2|oData[5]|clk                                          ;
; 5.692 ; 5.692        ; 0.000          ; Low Pulse Width ; clk80MHz ; Rise       ; inst2|oData[7]|clk                                          ;
; 5.692 ; 5.692        ; 0.000          ; Low Pulse Width ; clk80MHz ; Rise       ; inst2|place[0]|clk                                          ;
; 5.692 ; 5.692        ; 0.000          ; Low Pulse Width ; clk80MHz ; Rise       ; inst2|place[3]|clk                                          ;
; 5.692 ; 5.692        ; 0.000          ; Low Pulse Width ; clk80MHz ; Rise       ; inst2|rx_act|clk                                            ;
; 5.692 ; 5.692        ; 0.000          ; Low Pulse Width ; clk80MHz ; Rise       ; inst2|stepcnt[0]|clk                                        ;
; 5.692 ; 5.692        ; 0.000          ; Low Pulse Width ; clk80MHz ; Rise       ; inst2|stepcnt[1]|clk                                        ;
; 5.692 ; 5.692        ; 0.000          ; Low Pulse Width ; clk80MHz ; Rise       ; inst2|stepcnt[2]|clk                                        ;
; 5.692 ; 5.692        ; 0.000          ; Low Pulse Width ; clk80MHz ; Rise       ; inst2|stepcnt[3]|clk                                        ;
; 5.692 ; 5.692        ; 0.000          ; Low Pulse Width ; clk80MHz ; Rise       ; inst2|stepcnt[4]|clk                                        ;
; 5.692 ; 5.692        ; 0.000          ; Low Pulse Width ; clk80MHz ; Rise       ; inst2|strtcnt[0]|clk                                        ;
; 5.692 ; 5.692        ; 0.000          ; Low Pulse Width ; clk80MHz ; Rise       ; inst2|strtcnt[1]|clk                                        ;
; 5.692 ; 5.692        ; 0.000          ; Low Pulse Width ; clk80MHz ; Rise       ; inst2|strtcnt[2]|clk                                        ;
; 5.692 ; 5.692        ; 0.000          ; Low Pulse Width ; clk80MHz ; Rise       ; inst2|sync[0]|clk                                           ;
; 5.692 ; 5.692        ; 0.000          ; Low Pulse Width ; clk80MHz ; Rise       ; inst2|sync[1]|clk                                           ;
; 5.693 ; 5.693        ; 0.000          ; Low Pulse Width ; clk80MHz ; Rise       ; inst1|count[0]|clk                                          ;
; 5.693 ; 5.693        ; 0.000          ; Low Pulse Width ; clk80MHz ; Rise       ; inst1|count[10]|clk                                         ;
; 5.693 ; 5.693        ; 0.000          ; Low Pulse Width ; clk80MHz ; Rise       ; inst1|count[11]|clk                                         ;
; 5.693 ; 5.693        ; 0.000          ; Low Pulse Width ; clk80MHz ; Rise       ; inst1|count[12]|clk                                         ;
; 5.693 ; 5.693        ; 0.000          ; Low Pulse Width ; clk80MHz ; Rise       ; inst1|count[13]|clk                                         ;
; 5.693 ; 5.693        ; 0.000          ; Low Pulse Width ; clk80MHz ; Rise       ; inst1|count[14]|clk                                         ;
; 5.693 ; 5.693        ; 0.000          ; Low Pulse Width ; clk80MHz ; Rise       ; inst1|count[15]|clk                                         ;
+-------+--------------+----------------+-----------------+----------+------------+-------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                              ;
+---------+--------------+----------------+------------------+---------------------------------------------------+------------+------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                       ;
+---------+--------------+----------------+------------------+---------------------------------------------------+------------+------------------------------+
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|addr[0]        ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|addr[1]        ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|addr[2]        ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|addr[3]        ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|addr[4]        ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[0]         ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[1]         ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[2]         ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[3]         ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[4]         ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[5]         ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[6]         ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[7]         ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[0]        ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[1]        ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[2]        ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[3]        ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[4]        ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[5]        ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[6]        ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[7]        ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[0]       ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[1]       ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[2]       ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[3]       ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[4]       ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirRX          ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirTX          ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[0]      ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[1]      ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[0]   ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[1]   ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[2]   ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[3]   ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.000      ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIROFF   ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIRON    ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.MEGAWAIT ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.TX       ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|tx             ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|addr[0]        ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|addr[1]        ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|addr[2]        ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|addr[3]        ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|addr[4]        ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[0]         ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[1]         ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[2]         ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[3]         ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[4]         ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[5]         ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[6]         ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|cnt[7]         ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[0]        ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[1]        ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[2]        ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[3]        ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[4]        ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[5]        ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[6]        ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|data[7]        ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirTX          ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[0]      ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[1]      ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[0]   ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[1]   ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[2]   ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[3]   ;
; 103.967 ; 104.151      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[0]       ;
; 103.967 ; 104.151      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[1]       ;
; 103.967 ; 104.151      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[2]       ;
; 103.967 ; 104.151      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[3]       ;
; 103.967 ; 104.151      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[4]       ;
; 103.967 ; 104.151      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirRX          ;
; 103.967 ; 104.151      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.000      ;
; 103.967 ; 104.151      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIROFF   ;
; 103.967 ; 104.151      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIRON    ;
; 103.967 ; 104.151      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.MEGAWAIT ;
; 103.967 ; 104.151      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.TX       ;
; 103.967 ; 104.151      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|tx             ;
; 104.146 ; 104.146      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|addr[0]|clk            ;
; 104.146 ; 104.146      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|addr[1]|clk            ;
; 104.146 ; 104.146      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|addr[2]|clk            ;
; 104.146 ; 104.146      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|addr[3]|clk            ;
; 104.146 ; 104.146      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|addr[4]|clk            ;
; 104.146 ; 104.146      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|cnt[0]|clk             ;
; 104.146 ; 104.146      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|cnt[1]|clk             ;
; 104.146 ; 104.146      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|cnt[2]|clk             ;
; 104.146 ; 104.146      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|cnt[3]|clk             ;
; 104.146 ; 104.146      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|cnt[4]|clk             ;
; 104.146 ; 104.146      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|cnt[5]|clk             ;
; 104.146 ; 104.146      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|cnt[6]|clk             ;
; 104.146 ; 104.146      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|cnt[7]|clk             ;
; 104.146 ; 104.146      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|data[0]|clk            ;
; 104.146 ; 104.146      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|data[1]|clk            ;
; 104.146 ; 104.146      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|data[2]|clk            ;
; 104.146 ; 104.146      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|data[3]|clk            ;
; 104.146 ; 104.146      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|data[4]|clk            ;
; 104.146 ; 104.146      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|data[5]|clk            ;
; 104.146 ; 104.146      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|data[6]|clk            ;
+---------+--------------+----------------+------------------+---------------------------------------------------+------------+------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RX        ; clk80MHz   ; 1.351 ; 2.139 ; Rise       ; clk80MHz        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RX        ; clk80MHz   ; -1.139 ; -1.919 ; Rise       ; clk80MHz        ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                         ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; DataFromCFM[*]  ; clk80MHz   ; 3.374 ; 3.522 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[0] ; clk80MHz   ; 2.743 ; 2.814 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[1] ; clk80MHz   ; 2.933 ; 3.016 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[2] ; clk80MHz   ; 2.690 ; 2.739 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[3] ; clk80MHz   ; 2.745 ; 2.812 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[4] ; clk80MHz   ; 3.051 ; 3.155 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[5] ; clk80MHz   ; 3.019 ; 3.116 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[6] ; clk80MHz   ; 3.374 ; 3.522 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[7] ; clk80MHz   ; 2.892 ; 2.955 ; Rise       ; clk80MHz                                          ;
; LCBreq          ; clk80MHz   ; 3.323 ; 3.384 ; Rise       ; clk80MHz                                          ;
; ValRX           ; clk80MHz   ; 3.214 ; 3.239 ; Rise       ; clk80MHz                                          ;
; TX              ; clk80MHz   ; 3.874 ; 3.969 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirRX           ; clk80MHz   ; 2.616 ; 2.730 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirTX           ; clk80MHz   ; 2.761 ; 2.889 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                 ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; DataFromCFM[*]  ; clk80MHz   ; 2.639 ; 2.686 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[0] ; clk80MHz   ; 2.692 ; 2.761 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[1] ; clk80MHz   ; 2.875 ; 2.956 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[2] ; clk80MHz   ; 2.639 ; 2.686 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[3] ; clk80MHz   ; 2.694 ; 2.759 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[4] ; clk80MHz   ; 2.987 ; 3.088 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[5] ; clk80MHz   ; 2.957 ; 3.052 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[6] ; clk80MHz   ; 3.296 ; 3.438 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[7] ; clk80MHz   ; 2.833 ; 2.894 ; Rise       ; clk80MHz                                          ;
; LCBreq          ; clk80MHz   ; 3.249 ; 3.306 ; Rise       ; clk80MHz                                          ;
; ValRX           ; clk80MHz   ; 3.145 ; 3.167 ; Rise       ; clk80MHz                                          ;
; TX              ; clk80MHz   ; 3.620 ; 3.722 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirRX           ; clk80MHz   ; 2.366 ; 2.473 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirTX           ; clk80MHz   ; 2.539 ; 2.664 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                           ;
+----------------------------------------------------+-------+-------+----------+---------+---------------------+
; Clock                                              ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack                                   ; 0.495 ; 0.186 ; -0.755   ; 0.828   ; 5.512               ;
;  clk80MHz                                          ; 7.078 ; 0.187 ; 9.635    ; 0.828   ; 5.512               ;
;  mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.495 ; 0.186 ; -0.755   ; 1.565   ; 103.884             ;
; Design-wide TNS                                    ; 0.0   ; 0.0   ; -19.591  ; 0.0     ; 0.0                 ;
;  clk80MHz                                          ; 0.000 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000 ; 0.000 ; -19.591  ; 0.000   ; 0.000               ;
+----------------------------------------------------+-------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RX        ; clk80MHz   ; 2.919 ; 3.224 ; Rise       ; clk80MHz        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RX        ; clk80MHz   ; -1.139 ; -1.919 ; Rise       ; clk80MHz        ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                         ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; DataFromCFM[*]  ; clk80MHz   ; 7.371 ; 7.286 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[0] ; clk80MHz   ; 5.878 ; 5.881 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[1] ; clk80MHz   ; 6.305 ; 6.259 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[2] ; clk80MHz   ; 5.791 ; 5.777 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[3] ; clk80MHz   ; 5.890 ; 5.878 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[4] ; clk80MHz   ; 6.618 ; 6.548 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[5] ; clk80MHz   ; 6.555 ; 6.471 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[6] ; clk80MHz   ; 7.371 ; 7.286 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[7] ; clk80MHz   ; 6.204 ; 6.171 ; Rise       ; clk80MHz                                          ;
; LCBreq          ; clk80MHz   ; 7.105 ; 6.825 ; Rise       ; clk80MHz                                          ;
; ValRX           ; clk80MHz   ; 6.798 ; 6.560 ; Rise       ; clk80MHz                                          ;
; TX              ; clk80MHz   ; 7.144 ; 7.653 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirRX           ; clk80MHz   ; 5.864 ; 5.586 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirTX           ; clk80MHz   ; 5.722 ; 5.652 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                 ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; DataFromCFM[*]  ; clk80MHz   ; 2.639 ; 2.686 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[0] ; clk80MHz   ; 2.692 ; 2.761 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[1] ; clk80MHz   ; 2.875 ; 2.956 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[2] ; clk80MHz   ; 2.639 ; 2.686 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[3] ; clk80MHz   ; 2.694 ; 2.759 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[4] ; clk80MHz   ; 2.987 ; 3.088 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[5] ; clk80MHz   ; 2.957 ; 3.052 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[6] ; clk80MHz   ; 3.296 ; 3.438 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[7] ; clk80MHz   ; 2.833 ; 2.894 ; Rise       ; clk80MHz                                          ;
; LCBreq          ; clk80MHz   ; 3.249 ; 3.306 ; Rise       ; clk80MHz                                          ;
; ValRX           ; clk80MHz   ; 3.145 ; 3.167 ; Rise       ; clk80MHz                                          ;
; TX              ; clk80MHz   ; 3.620 ; 3.722 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirRX           ; clk80MHz   ; 2.366 ; 2.473 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirTX           ; clk80MHz   ; 2.539 ; 2.664 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin            ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; dirRX          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dirTX          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataFromCFM[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataFromCFM[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataFromCFM[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataFromCFM[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataFromCFM[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataFromCFM[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataFromCFM[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataFromCFM[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ValRX          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCBreq         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; TX             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk80MHz                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; RX                      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dirRX          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0488 V           ; 0.191 V                              ; 0.217 V                              ; 1.08e-09 s                  ; 8.59e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0488 V          ; 0.191 V                             ; 0.217 V                             ; 1.08e-09 s                 ; 8.59e-10 s                 ; No                        ; No                        ;
; dirTX          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.33 V              ; -0.00219 V          ; 0.108 V                              ; 0.043 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.33 V             ; -0.00219 V         ; 0.108 V                             ; 0.043 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; DataFromCFM[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.34 V              ; -0.00824 V          ; 0.139 V                              ; 0.044 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.34 V             ; -0.00824 V         ; 0.139 V                             ; 0.044 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; DataFromCFM[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.34 V              ; -0.00824 V          ; 0.139 V                              ; 0.044 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.34 V             ; -0.00824 V         ; 0.139 V                             ; 0.044 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; DataFromCFM[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.35 V              ; -0.00711 V          ; 0.126 V                              ; 0.012 V                              ; 4.7e-10 s                   ; 4.63e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.35 V             ; -0.00711 V         ; 0.126 V                             ; 0.012 V                             ; 4.7e-10 s                  ; 4.63e-10 s                 ; Yes                       ; Yes                       ;
; DataFromCFM[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.34 V              ; -0.00824 V          ; 0.139 V                              ; 0.044 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.34 V             ; -0.00824 V         ; 0.139 V                             ; 0.044 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; DataFromCFM[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.34 V              ; -0.00824 V          ; 0.139 V                              ; 0.044 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.34 V             ; -0.00824 V         ; 0.139 V                             ; 0.044 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; DataFromCFM[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.34 V              ; -0.00824 V          ; 0.139 V                              ; 0.044 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.34 V             ; -0.00824 V         ; 0.139 V                             ; 0.044 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; DataFromCFM[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DataFromCFM[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.35 V              ; -0.00711 V          ; 0.126 V                              ; 0.012 V                              ; 4.7e-10 s                   ; 4.63e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.35 V             ; -0.00711 V         ; 0.126 V                             ; 0.012 V                             ; 4.7e-10 s                  ; 4.63e-10 s                 ; Yes                       ; Yes                       ;
; ValRX          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; LCBreq         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; TX             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.08 V              ; -0.00545 V          ; 0.234 V                              ; 0.291 V                              ; 5.77e-09 s                  ; 4.44e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.01e-07 V                  ; 3.08 V             ; -0.00545 V         ; 0.234 V                             ; 0.291 V                             ; 5.77e-09 s                 ; 4.44e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.53e-07 V                   ; 2.35 V              ; -0.00333 V          ; 0.096 V                              ; 0.006 V                              ; 4.5e-10 s                   ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.53e-07 V                  ; 2.35 V             ; -0.00333 V         ; 0.096 V                             ; 0.006 V                             ; 4.5e-10 s                  ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.51e-07 V                   ; 2.34 V              ; -0.00699 V          ; 0.108 V                              ; 0.027 V                              ; 6.58e-10 s                  ; 8.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.51e-07 V                  ; 2.34 V             ; -0.00699 V         ; 0.108 V                             ; 0.027 V                             ; 6.58e-10 s                 ; 8.2e-10 s                  ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dirRX          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.57 V              ; -0.0876 V           ; 0.318 V                              ; 0.176 V                              ; 6.78e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.57 V             ; -0.0876 V          ; 0.318 V                             ; 0.176 V                             ; 6.78e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; dirTX          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.64 V              ; -0.0118 V           ; 0.201 V                              ; 0.175 V                              ; 2.38e-09 s                  ; 2.21e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.64 V             ; -0.0118 V          ; 0.201 V                             ; 0.175 V                             ; 2.38e-09 s                 ; 2.21e-09 s                 ; No                        ; Yes                       ;
; DataFromCFM[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; DataFromCFM[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; DataFromCFM[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; DataFromCFM[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; DataFromCFM[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; DataFromCFM[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; DataFromCFM[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DataFromCFM[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; ValRX          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; LCBreq         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; TX             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.48 V              ; -0.0164 V           ; 0.353 V                              ; 0.315 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.48 V             ; -0.0164 V          ; 0.353 V                             ; 0.315 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-08 V                    ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-10 s                   ; 2.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-08 V                   ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-10 s                  ; 2.2e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0121 V           ; 0.274 V                              ; 0.034 V                              ; 3.18e-10 s                  ; 4.96e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0121 V          ; 0.274 V                             ; 0.034 V                             ; 3.18e-10 s                 ; 4.96e-10 s                 ; No                        ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                   ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock                                        ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; clk80MHz                                          ; clk80MHz                                          ; 1990     ; 0        ; 0        ; 0        ;
; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 1        ; 0        ; 0        ; 0        ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 473      ; 0        ; 0        ; 0        ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                    ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock                                        ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; clk80MHz                                          ; clk80MHz                                          ; 1990     ; 0        ; 0        ; 0        ;
; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 1        ; 0        ; 0        ; 0        ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 473      ; 0        ; 0        ; 0        ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                         ;
+------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+---------------------------------------------------+----------+----------+----------+----------+
; clk80MHz   ; clk80MHz                                          ; 36       ; 0        ; 0        ; 0        ;
; clk80MHz   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 38       ; 0        ; 0        ; 0        ;
+------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                          ;
+------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+---------------------------------------------------+----------+----------+----------+----------+
; clk80MHz   ; clk80MHz                                          ; 36       ; 0        ; 0        ; 0        ;
; clk80MHz   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 38       ; 0        ; 0        ; 0        ;
+------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 1     ; 1    ;
; Unconstrained Output Ports      ; 13    ; 13   ;
; Unconstrained Output Port Paths ; 13    ; 13   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Fri Oct 28 11:34:45 2016
Info: Command: quartus_sta LCBsim -c LCBsim
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'LCBsim.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 12.500 -waveform {0.000 6.250} -name clk80MHz clk80MHz
    Info (332110): create_generated_clock -source {mypll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 50 -multiply_by 3 -duty_cycle 50.00 -name {mypll|altpll_component|auto_generated|pll1|clk[0]} {mypll|altpll_component|auto_generated|pll1|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 0.495
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.495               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     7.078               0.000 clk80MHz 
Info (332146): Worst-case hold slack is 0.453
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.453               0.000 clk80MHz 
    Info (332119):     0.453               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case recovery slack is -0.755
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.755             -19.591 mypll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.635               0.000 clk80MHz 
Info (332146): Worst-case removal slack is 1.967
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.967               0.000 clk80MHz 
    Info (332119):     3.382               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 5.985
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     5.985               0.000 clk80MHz 
    Info (332119):   103.887               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 0.945
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.945               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     7.370               0.000 clk80MHz 
Info (332146): Worst-case hold slack is 0.401
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.401               0.000 clk80MHz 
    Info (332119):     0.402               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case recovery slack is -0.256
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.256              -2.516 mypll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.799               0.000 clk80MHz 
Info (332146): Worst-case removal slack is 1.754
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.754               0.000 clk80MHz 
    Info (332119):     2.980               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 5.984
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     5.984               0.000 clk80MHz 
    Info (332119):   103.884               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 2.353
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.353               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    10.106               0.000 clk80MHz 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.187               0.000 clk80MHz 
Info (332146): Worst-case recovery slack is 1.774
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.774               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    11.226               0.000 clk80MHz 
Info (332146): Worst-case removal slack is 0.828
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.828               0.000 clk80MHz 
    Info (332119):     1.565               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 5.512
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     5.512               0.000 clk80MHz 
    Info (332119):   103.964               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 419 megabytes
    Info: Processing ended: Fri Oct 28 11:34:47 2016
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


