# A-Pipelined-CPU-Supporting-50-MIPS-Instructions-Using-Verilog
利用Verilog HDL开发支持50条MIPS指令的流水线CPU

文件夹`project_4_CPU_pipeline`是50条流水线指令的CPU。我还把10条和42条指令的打包上传了，可以做参考。