TimeQuest Timing Analyzer report for Project3-Optimize
Fri Mar 28 17:47:46 2014
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'pll|altpll_component|pll|clk[0]'
 13. Slow Model Setup: 'Clock50'
 14. Slow Model Hold: 'pll|altpll_component|pll|clk[0]'
 15. Slow Model Hold: 'Clock50'
 16. Slow Model Minimum Pulse Width: 'pll|altpll_component|pll|clk[0]'
 17. Slow Model Minimum Pulse Width: 'Clock50'
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'pll|altpll_component|pll|clk[0]'
 26. Fast Model Setup: 'Clock50'
 27. Fast Model Hold: 'pll|altpll_component|pll|clk[0]'
 28. Fast Model Hold: 'Clock50'
 29. Fast Model Minimum Pulse Width: 'pll|altpll_component|pll|clk[0]'
 30. Fast Model Minimum Pulse Width: 'Clock50'
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Multicorner Timing Analysis Summary
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Setup Transfers
 37. Hold Transfers
 38. Report TCCS
 39. Report RSKM
 40. Unconstrained Paths
 41. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Project3-Optimize                                                 ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; Timing.sdc    ; OK     ; Fri Mar 28 17:47:46 2014 ;
+---------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                             ;
+---------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+-----------------------------------+-------------------------------------+
; Clock Name                      ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master  ; Source                            ; Targets                             ;
+---------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+-----------------------------------+-------------------------------------+
; Clock50                         ; Base      ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                   ; { CLOCK_50 }                        ;
; pll|altpll_component|pll|clk[0] ; Generated ; 9.230  ; 108.34 MHz ; 0.000 ; 4.615  ; 50.00      ; 6         ; 13          ;       ;        ;           ;            ; false    ; Clock50 ; pll|altpll_component|pll|inclk[0] ; { pll|altpll_component|pll|clk[0] } ;
+---------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+-----------------------------------+-------------------------------------+


+----------------------------------------------------------------------+
; Slow Model Fmax Summary                                              ;
+-----------+-----------------+---------------------------------+------+
; Fmax      ; Restricted Fmax ; Clock Name                      ; Note ;
+-----------+-----------------+---------------------------------+------+
; 65.87 MHz ; 65.87 MHz       ; pll|altpll_component|pll|clk[0] ;      ;
+-----------+-----------------+---------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------+
; Slow Model Setup Summary                                 ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; pll|altpll_component|pll|clk[0] ; -5.951 ; -179.020      ;
; Clock50                         ; 15.098 ; 0.000         ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow Model Hold Summary                                 ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; pll|altpll_component|pll|clk[0] ; 0.445 ; 0.000         ;
; Clock50                         ; 6.050 ; 0.000         ;
+---------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; pll|altpll_component|pll|clk[0] ; 3.504  ; 0.000         ;
; Clock50                         ; 10.000 ; 0.000         ;
+---------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'pll|altpll_component|pll|clk[0]'                                                                                       ;
+--------+-----------+---------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+---------------------------------+---------------------------------+--------------+------------+------------+
; -5.951 ; PC[4]     ; PC[3]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.004      ; 15.223     ;
; -5.945 ; PC[4]     ; PC[2]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.004      ; 15.217     ;
; -5.939 ; PC[4]     ; PC[14]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.008      ; 15.215     ;
; -5.934 ; PC[4]     ; PC[5]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.004      ; 15.206     ;
; -5.889 ; PC[5]     ; PC[3]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.000      ; 15.157     ;
; -5.887 ; PC[8]     ; PC[3]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.009      ; 15.164     ;
; -5.883 ; PC[5]     ; PC[2]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.000      ; 15.151     ;
; -5.881 ; PC[8]     ; PC[2]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.009      ; 15.158     ;
; -5.877 ; PC[5]     ; PC[14]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.004      ; 15.149     ;
; -5.875 ; PC[8]     ; PC[14]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.013      ; 15.156     ;
; -5.872 ; PC[5]     ; PC[5]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.000      ; 15.140     ;
; -5.870 ; PC[8]     ; PC[5]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.009      ; 15.147     ;
; -5.796 ; PC[4]     ; PC[13]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.011      ; 15.075     ;
; -5.787 ; PC[2]     ; PC[3]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.000      ; 15.055     ;
; -5.781 ; PC[2]     ; PC[2]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.000      ; 15.049     ;
; -5.778 ; PC[7]     ; PC[3]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.000      ; 15.046     ;
; -5.775 ; PC[2]     ; PC[14]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.004      ; 15.047     ;
; -5.772 ; PC[7]     ; PC[2]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.000      ; 15.040     ;
; -5.770 ; PC[2]     ; PC[5]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.000      ; 15.038     ;
; -5.766 ; PC[7]     ; PC[14]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.004      ; 15.038     ;
; -5.761 ; PC[7]     ; PC[5]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.000      ; 15.029     ;
; -5.758 ; PC[4]     ; PC[22]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; -0.006     ; 15.020     ;
; -5.734 ; PC[5]     ; PC[13]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.007      ; 15.009     ;
; -5.732 ; PC[8]     ; PC[13]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.016      ; 15.016     ;
; -5.696 ; PC[5]     ; PC[22]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; -0.010     ; 14.954     ;
; -5.694 ; PC[8]     ; PC[22]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; -0.001     ; 14.961     ;
; -5.674 ; PC[3]     ; PC[3]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.000      ; 14.942     ;
; -5.673 ; PC[4]     ; PC[17]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.009      ; 14.950     ;
; -5.673 ; PC[4]     ; PC[29]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.009      ; 14.950     ;
; -5.668 ; PC[3]     ; PC[2]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.000      ; 14.936     ;
; -5.662 ; PC[3]     ; PC[14]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.004      ; 14.934     ;
; -5.657 ; PC[3]     ; PC[5]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.000      ; 14.925     ;
; -5.655 ; PC[4]     ; PC[8]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; -0.005     ; 14.918     ;
; -5.654 ; PC[4]     ; PC[20]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; -0.005     ; 14.917     ;
; -5.651 ; PC[4]     ; PC[18]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; -0.005     ; 14.914     ;
; -5.633 ; PC[4]     ; PC[19]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.007      ; 14.908     ;
; -5.632 ; PC[2]     ; PC[13]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.007      ; 14.907     ;
; -5.623 ; PC[7]     ; PC[13]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.007      ; 14.898     ;
; -5.611 ; PC[5]     ; PC[17]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.005      ; 14.884     ;
; -5.611 ; PC[5]     ; PC[29]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.005      ; 14.884     ;
; -5.609 ; PC[8]     ; PC[17]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.014      ; 14.891     ;
; -5.609 ; PC[8]     ; PC[29]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.014      ; 14.891     ;
; -5.594 ; PC[2]     ; PC[22]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; -0.010     ; 14.852     ;
; -5.593 ; PC[5]     ; PC[8]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; -0.009     ; 14.852     ;
; -5.592 ; PC[5]     ; PC[20]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; -0.009     ; 14.851     ;
; -5.591 ; PC[8]     ; PC[8]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.000      ; 14.859     ;
; -5.590 ; PC[8]     ; PC[20]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.000      ; 14.858     ;
; -5.589 ; PC[5]     ; PC[18]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; -0.009     ; 14.848     ;
; -5.587 ; PC[8]     ; PC[18]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.000      ; 14.855     ;
; -5.585 ; PC[7]     ; PC[22]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; -0.010     ; 14.843     ;
; -5.572 ; PC[4]     ; PC[15]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; -0.001     ; 14.839     ;
; -5.571 ; PC[5]     ; PC[19]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.003      ; 14.842     ;
; -5.569 ; PC[8]     ; PC[19]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.012      ; 14.849     ;
; -5.519 ; PC[3]     ; PC[13]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.007      ; 14.794     ;
; -5.510 ; PC[5]     ; PC[15]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; -0.005     ; 14.773     ;
; -5.509 ; PC[2]     ; PC[17]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.005      ; 14.782     ;
; -5.509 ; PC[2]     ; PC[29]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.005      ; 14.782     ;
; -5.508 ; PC[8]     ; PC[15]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.004      ; 14.780     ;
; -5.500 ; PC[7]     ; PC[17]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.005      ; 14.773     ;
; -5.500 ; PC[7]     ; PC[29]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.005      ; 14.773     ;
; -5.491 ; PC[2]     ; PC[8]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; -0.009     ; 14.750     ;
; -5.490 ; PC[2]     ; PC[20]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; -0.009     ; 14.749     ;
; -5.487 ; PC[2]     ; PC[18]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; -0.009     ; 14.746     ;
; -5.485 ; PC[6]     ; PC[3]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.000      ; 14.753     ;
; -5.482 ; PC[7]     ; PC[8]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; -0.009     ; 14.741     ;
; -5.481 ; PC[3]     ; PC[22]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; -0.010     ; 14.739     ;
; -5.481 ; PC[7]     ; PC[20]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; -0.009     ; 14.740     ;
; -5.479 ; PC[6]     ; PC[2]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.000      ; 14.747     ;
; -5.478 ; PC[7]     ; PC[18]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; -0.009     ; 14.737     ;
; -5.473 ; PC[6]     ; PC[14]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.004      ; 14.745     ;
; -5.469 ; PC[2]     ; PC[19]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.003      ; 14.740     ;
; -5.468 ; PC[4]     ; PC[4]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.000      ; 14.736     ;
; -5.468 ; PC[6]     ; PC[5]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.000      ; 14.736     ;
; -5.460 ; PC[7]     ; PC[19]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.003      ; 14.731     ;
; -5.456 ; PC[4]     ; PC[1]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.011      ; 14.735     ;
; -5.454 ; PC[4]     ; PC[0]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.011      ; 14.733     ;
; -5.444 ; PC[4]     ; PC[27]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.007      ; 14.719     ;
; -5.443 ; PC[4]     ; PC[26]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.007      ; 14.718     ;
; -5.443 ; PC[12]    ; PC[3]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.004      ; 14.715     ;
; -5.437 ; PC[12]    ; PC[2]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.004      ; 14.709     ;
; -5.431 ; PC[12]    ; PC[14]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.008      ; 14.707     ;
; -5.426 ; PC[12]    ; PC[5]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.004      ; 14.698     ;
; -5.408 ; PC[2]     ; PC[15]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; -0.005     ; 14.671     ;
; -5.406 ; PC[5]     ; PC[4]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; -0.004     ; 14.670     ;
; -5.404 ; PC[8]     ; PC[4]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.005      ; 14.677     ;
; -5.402 ; PC[11]    ; PC[3]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.004      ; 14.674     ;
; -5.399 ; PC[7]     ; PC[15]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; -0.005     ; 14.662     ;
; -5.396 ; PC[3]     ; PC[17]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.005      ; 14.669     ;
; -5.396 ; PC[3]     ; PC[29]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.005      ; 14.669     ;
; -5.396 ; PC[11]    ; PC[2]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.004      ; 14.668     ;
; -5.394 ; PC[5]     ; PC[1]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.007      ; 14.669     ;
; -5.392 ; PC[8]     ; PC[1]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.016      ; 14.676     ;
; -5.392 ; PC[5]     ; PC[0]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.007      ; 14.667     ;
; -5.390 ; PC[8]     ; PC[0]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.016      ; 14.674     ;
; -5.390 ; PC[11]    ; PC[14]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.008      ; 14.666     ;
; -5.385 ; PC[11]    ; PC[5]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.004      ; 14.657     ;
; -5.382 ; PC[5]     ; PC[27]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.003      ; 14.653     ;
; -5.381 ; PC[5]     ; PC[26]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.003      ; 14.652     ;
; -5.380 ; PC[8]     ; PC[27]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.012      ; 14.660     ;
; -5.379 ; PC[8]     ; PC[26]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.012      ; 14.659     ;
+--------+-----------+---------+---------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clock50'                                                                                           ;
+--------+-----------+---------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+---------------------------------+-------------+--------------+------------+------------+
; 15.098 ; HexOut[0] ; HEX2[2] ; pll|altpll_component|pll|clk[0] ; Clock50     ; 1.540        ; -0.108     ; 6.334      ;
; 15.103 ; HexOut[0] ; HEX2[6] ; pll|altpll_component|pll|clk[0] ; Clock50     ; 1.540        ; -0.108     ; 6.329      ;
; 15.103 ; HexOut[0] ; HEX3[6] ; pll|altpll_component|pll|clk[0] ; Clock50     ; 1.540        ; -0.108     ; 6.329      ;
; 15.111 ; HexOut[0] ; HEX1[6] ; pll|altpll_component|pll|clk[0] ; Clock50     ; 1.540        ; -0.108     ; 6.321      ;
; 15.121 ; HexOut[0] ; HEX0[5] ; pll|altpll_component|pll|clk[0] ; Clock50     ; 1.540        ; -0.108     ; 6.311      ;
; 15.121 ; HexOut[0] ; HEX0[6] ; pll|altpll_component|pll|clk[0] ; Clock50     ; 1.540        ; -0.108     ; 6.311      ;
; 15.128 ; HexOut[0] ; HEX3[0] ; pll|altpll_component|pll|clk[0] ; Clock50     ; 1.540        ; -0.108     ; 6.304      ;
; 15.131 ; HexOut[0] ; HEX3[5] ; pll|altpll_component|pll|clk[0] ; Clock50     ; 1.540        ; -0.108     ; 6.301      ;
; 15.138 ; HexOut[0] ; HEX0[0] ; pll|altpll_component|pll|clk[0] ; Clock50     ; 1.540        ; -0.108     ; 6.294      ;
; 15.138 ; HexOut[0] ; HEX2[1] ; pll|altpll_component|pll|clk[0] ; Clock50     ; 1.540        ; -0.108     ; 6.294      ;
; 15.480 ; HexOut[0] ; HEX1[3] ; pll|altpll_component|pll|clk[0] ; Clock50     ; 1.540        ; -0.108     ; 5.952      ;
+--------+-----------+---------+---------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'pll|altpll_component|pll|clk[0]'                                                                                         ;
+-------+-----------+-----------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node   ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.445 ; PC[0]     ; PC[0]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; PC[1]     ; PC[1]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; HexOut[0] ; HexOut[0] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 1.283 ; PC[2]     ; PC[2]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.569      ;
; 1.421 ; PC[24]    ; PC[24]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.707      ;
; 1.435 ; PC[15]    ; PC[15]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.721      ;
; 1.436 ; PC[22]    ; PC[22]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.722      ;
; 1.440 ; PC[14]    ; PC[14]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.726      ;
; 1.440 ; PC[31]    ; PC[31]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.726      ;
; 1.444 ; PC[18]    ; PC[18]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.730      ;
; 1.465 ; PC[3]     ; PC[3]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.751      ;
; 1.475 ; PC[16]    ; PC[16]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.761      ;
; 1.483 ; PC[29]    ; PC[29]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.769      ;
; 1.488 ; PC[19]    ; PC[19]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.774      ;
; 1.490 ; PC[21]    ; PC[21]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.776      ;
; 1.497 ; PC[28]    ; PC[28]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.783      ;
; 1.523 ; PC[8]     ; PC[8]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.809      ;
; 1.615 ; PC[27]    ; PC[27]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.901      ;
; 1.678 ; PC[20]    ; PC[20]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.964      ;
; 1.688 ; PC[25]    ; PC[25]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.974      ;
; 1.689 ; PC[4]     ; PC[4]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.975      ;
; 1.727 ; PC[17]    ; PC[17]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.013      ;
; 1.824 ; PC[23]    ; PC[23]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.110      ;
; 1.841 ; PC[7]     ; PC[7]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.127      ;
; 1.872 ; PC[6]     ; PC[6]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.158      ;
; 2.005 ; PC[26]    ; PC[26]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.291      ;
; 2.546 ; PC[13]    ; PC[13]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.832      ;
; 2.753 ; PC[5]     ; PC[5]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 3.039      ;
; 3.052 ; PC[27]    ; PC[28]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.008     ; 3.330      ;
; 3.132 ; PC[26]    ; PC[28]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.008     ; 3.410      ;
; 3.185 ; PC[27]    ; PC[29]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 3.473      ;
; 3.194 ; PC[17]    ; PC[19]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 3.478      ;
; 3.265 ; PC[26]    ; PC[29]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 3.553      ;
; 3.321 ; PC[4]     ; PC[5]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 3.611      ;
; 3.375 ; PC[26]    ; PC[27]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 3.661      ;
; 3.376 ; PC[16]    ; PC[19]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.008      ; 3.670      ;
; 3.379 ; PC[15]    ; PC[16]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 3.665      ;
; 3.404 ; PC[28]    ; PC[29]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.010      ; 3.700      ;
; 3.427 ; PC[3]     ; PC[5]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 3.713      ;
; 3.440 ; PC[15]    ; PC[19]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.008      ; 3.734      ;
; 3.460 ; PC[18]    ; PC[19]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.012      ; 3.758      ;
; 3.493 ; PC[2]     ; PC[5]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 3.779      ;
; 3.499 ; PC[12]    ; PC[12]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 3.785      ;
; 3.551 ; PC[19]    ; PC[22]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.013     ; 3.824      ;
; 3.577 ; PC[9]     ; PC[9]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 3.863      ;
; 3.583 ; PC[14]    ; PC[15]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.009     ; 3.860      ;
; 3.592 ; PC[0]     ; PC[11]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.011     ; 3.867      ;
; 3.592 ; PC[0]     ; PC[12]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.011     ; 3.867      ;
; 3.594 ; PC[0]     ; PC[10]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.011     ; 3.869      ;
; 3.595 ; PC[0]     ; PC[9]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.011     ; 3.870      ;
; 3.620 ; PC[19]    ; PC[20]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.012     ; 3.894      ;
; 3.647 ; PC[30]    ; PC[30]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 3.933      ;
; 3.658 ; PC[17]    ; PC[18]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.014     ; 3.930      ;
; 3.666 ; PC[7]     ; PC[8]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.009     ; 3.943      ;
; 3.698 ; PC[14]    ; PC[16]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.009     ; 3.975      ;
; 3.718 ; PC[13]    ; PC[15]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.012     ; 3.992      ;
; 3.742 ; PC[17]    ; PC[22]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.015     ; 4.013      ;
; 3.759 ; PC[14]    ; PC[19]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 4.044      ;
; 3.767 ; PC[21]    ; PC[22]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.005     ; 4.048      ;
; 3.772 ; PC[25]    ; PC[26]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.012      ; 4.070      ;
; 3.780 ; PC[11]    ; PC[30]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 4.066      ;
; 3.784 ; PC[6]     ; PC[8]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.009     ; 4.061      ;
; 3.800 ; PC[23]    ; PC[26]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.008      ; 4.094      ;
; 3.803 ; PC[12]    ; PC[15]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 4.088      ;
; 3.811 ; PC[17]    ; PC[20]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.014     ; 4.083      ;
; 3.815 ; PC[20]    ; PC[22]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 4.100      ;
; 3.820 ; PC[25]    ; PC[28]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 4.110      ;
; 3.829 ; PC[22]    ; PC[26]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.013      ; 4.128      ;
; 3.833 ; PC[13]    ; PC[16]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.012     ; 4.107      ;
; 3.840 ; PC[16]    ; PC[18]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 4.122      ;
; 3.844 ; PC[19]    ; PC[21]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.008     ; 4.122      ;
; 3.848 ; PC[23]    ; PC[28]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 4.134      ;
; 3.855 ; PC[11]    ; PC[11]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 4.141      ;
; 3.856 ; PC[0]     ; PC[30]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.011     ; 4.131      ;
; 3.877 ; PC[22]    ; PC[28]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.005      ; 4.168      ;
; 3.889 ; PC[7]     ; PC[9]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 4.171      ;
; 3.889 ; PC[4]     ; PC[8]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.005     ; 4.170      ;
; 3.894 ; PC[13]    ; PC[19]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 4.176      ;
; 3.904 ; PC[15]    ; PC[18]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 4.186      ;
; 3.918 ; PC[12]    ; PC[16]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 4.203      ;
; 3.924 ; PC[16]    ; PC[22]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.005     ; 4.205      ;
; 3.937 ; PC[10]    ; PC[10]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 4.223      ;
; 3.953 ; PC[25]    ; PC[29]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.014      ; 4.253      ;
; 3.979 ; PC[12]    ; PC[19]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.007      ; 4.272      ;
; 3.981 ; PC[23]    ; PC[29]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.010      ; 4.277      ;
; 3.988 ; PC[15]    ; PC[22]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.005     ; 4.269      ;
; 3.993 ; PC[16]    ; PC[20]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 4.275      ;
; 3.995 ; PC[3]     ; PC[8]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.009     ; 4.272      ;
; 3.999 ; PC[6]     ; PC[16]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.005     ; 4.280      ;
; 4.000 ; PC[7]     ; PC[15]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.005     ; 4.281      ;
; 4.003 ; PC[10]    ; PC[15]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 4.288      ;
; 4.007 ; PC[6]     ; PC[9]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 4.289      ;
; 4.008 ; PC[18]    ; PC[22]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 4.293      ;
; 4.010 ; PC[7]     ; PC[11]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 4.292      ;
; 4.010 ; PC[22]    ; PC[29]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.015      ; 4.311      ;
; 4.013 ; PC[10]    ; PC[11]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 4.299      ;
; 4.032 ; PC[19]    ; PC[26]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 4.318      ;
; 4.035 ; PC[17]    ; PC[21]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.010     ; 4.311      ;
; 4.040 ; PC[9]     ; PC[15]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 4.325      ;
; 4.049 ; PC[7]     ; PC[12]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 4.331      ;
+-------+-----------+-----------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clock50'                                                                                           ;
+-------+-----------+---------+---------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+---------------------------------+-------------+--------------+------------+------------+
; 6.050 ; HexOut[0] ; HEX1[3] ; pll|altpll_component|pll|clk[0] ; Clock50     ; 0.010        ; -0.108     ; 5.952      ;
; 6.392 ; HexOut[0] ; HEX0[0] ; pll|altpll_component|pll|clk[0] ; Clock50     ; 0.010        ; -0.108     ; 6.294      ;
; 6.392 ; HexOut[0] ; HEX2[1] ; pll|altpll_component|pll|clk[0] ; Clock50     ; 0.010        ; -0.108     ; 6.294      ;
; 6.399 ; HexOut[0] ; HEX3[5] ; pll|altpll_component|pll|clk[0] ; Clock50     ; 0.010        ; -0.108     ; 6.301      ;
; 6.402 ; HexOut[0] ; HEX3[0] ; pll|altpll_component|pll|clk[0] ; Clock50     ; 0.010        ; -0.108     ; 6.304      ;
; 6.409 ; HexOut[0] ; HEX0[5] ; pll|altpll_component|pll|clk[0] ; Clock50     ; 0.010        ; -0.108     ; 6.311      ;
; 6.409 ; HexOut[0] ; HEX0[6] ; pll|altpll_component|pll|clk[0] ; Clock50     ; 0.010        ; -0.108     ; 6.311      ;
; 6.419 ; HexOut[0] ; HEX1[6] ; pll|altpll_component|pll|clk[0] ; Clock50     ; 0.010        ; -0.108     ; 6.321      ;
; 6.427 ; HexOut[0] ; HEX2[6] ; pll|altpll_component|pll|clk[0] ; Clock50     ; 0.010        ; -0.108     ; 6.329      ;
; 6.427 ; HexOut[0] ; HEX3[6] ; pll|altpll_component|pll|clk[0] ; Clock50     ; 0.010        ; -0.108     ; 6.329      ;
; 6.432 ; HexOut[0] ; HEX2[2] ; pll|altpll_component|pll|clk[0] ; Clock50     ; 0.010        ; -0.108     ; 6.334      ;
+-------+-----------+---------+---------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'pll|altpll_component|pll|clk[0]'                                                       ;
+-------+--------------+----------------+------------------+---------------------------------+------------+---------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target        ;
+-------+--------------+----------------+------------------+---------------------------------+------------+---------------+
; 3.504 ; 4.615        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; HexOut[0]     ;
; 3.504 ; 4.615        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; HexOut[0]     ;
; 3.504 ; 4.615        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[0]         ;
; 3.504 ; 4.615        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[0]         ;
; 3.504 ; 4.615        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[10]        ;
; 3.504 ; 4.615        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[10]        ;
; 3.504 ; 4.615        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[11]        ;
; 3.504 ; 4.615        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[11]        ;
; 3.504 ; 4.615        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[12]        ;
; 3.504 ; 4.615        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[12]        ;
; 3.504 ; 4.615        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[13]        ;
; 3.504 ; 4.615        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[13]        ;
; 3.504 ; 4.615        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[14]        ;
; 3.504 ; 4.615        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[14]        ;
; 3.504 ; 4.615        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[15]        ;
; 3.504 ; 4.615        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[15]        ;
; 3.504 ; 4.615        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[16]        ;
; 3.504 ; 4.615        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[16]        ;
; 3.504 ; 4.615        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[17]        ;
; 3.504 ; 4.615        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[17]        ;
; 3.504 ; 4.615        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[18]        ;
; 3.504 ; 4.615        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[18]        ;
; 3.504 ; 4.615        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[19]        ;
; 3.504 ; 4.615        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[19]        ;
; 3.504 ; 4.615        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[1]         ;
; 3.504 ; 4.615        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[1]         ;
; 3.504 ; 4.615        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[20]        ;
; 3.504 ; 4.615        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[20]        ;
; 3.504 ; 4.615        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[21]        ;
; 3.504 ; 4.615        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[21]        ;
; 3.504 ; 4.615        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[22]        ;
; 3.504 ; 4.615        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[22]        ;
; 3.504 ; 4.615        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[23]        ;
; 3.504 ; 4.615        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[23]        ;
; 3.504 ; 4.615        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[24]        ;
; 3.504 ; 4.615        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[24]        ;
; 3.504 ; 4.615        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[25]        ;
; 3.504 ; 4.615        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[25]        ;
; 3.504 ; 4.615        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[26]        ;
; 3.504 ; 4.615        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[26]        ;
; 3.504 ; 4.615        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[27]        ;
; 3.504 ; 4.615        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[27]        ;
; 3.504 ; 4.615        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[28]        ;
; 3.504 ; 4.615        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[28]        ;
; 3.504 ; 4.615        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[29]        ;
; 3.504 ; 4.615        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[29]        ;
; 3.504 ; 4.615        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[2]         ;
; 3.504 ; 4.615        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[2]         ;
; 3.504 ; 4.615        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[30]        ;
; 3.504 ; 4.615        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[30]        ;
; 3.504 ; 4.615        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[31]        ;
; 3.504 ; 4.615        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[31]        ;
; 3.504 ; 4.615        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[3]         ;
; 3.504 ; 4.615        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[3]         ;
; 3.504 ; 4.615        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[4]         ;
; 3.504 ; 4.615        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[4]         ;
; 3.504 ; 4.615        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[5]         ;
; 3.504 ; 4.615        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[5]         ;
; 3.504 ; 4.615        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[6]         ;
; 3.504 ; 4.615        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[6]         ;
; 3.504 ; 4.615        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[7]         ;
; 3.504 ; 4.615        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[7]         ;
; 3.504 ; 4.615        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[8]         ;
; 3.504 ; 4.615        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[8]         ;
; 3.504 ; 4.615        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[9]         ;
; 3.504 ; 4.615        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[9]         ;
; 4.615 ; 4.615        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; HexOut[0]|clk ;
; 4.615 ; 4.615        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; HexOut[0]|clk ;
; 4.615 ; 4.615        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[0]|clk     ;
; 4.615 ; 4.615        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[0]|clk     ;
; 4.615 ; 4.615        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[10]|clk    ;
; 4.615 ; 4.615        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[10]|clk    ;
; 4.615 ; 4.615        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[11]|clk    ;
; 4.615 ; 4.615        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[11]|clk    ;
; 4.615 ; 4.615        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[12]|clk    ;
; 4.615 ; 4.615        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[12]|clk    ;
; 4.615 ; 4.615        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[13]|clk    ;
; 4.615 ; 4.615        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[13]|clk    ;
; 4.615 ; 4.615        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[14]|clk    ;
; 4.615 ; 4.615        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[14]|clk    ;
; 4.615 ; 4.615        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[15]|clk    ;
; 4.615 ; 4.615        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[15]|clk    ;
; 4.615 ; 4.615        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[16]|clk    ;
; 4.615 ; 4.615        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[16]|clk    ;
; 4.615 ; 4.615        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[17]|clk    ;
; 4.615 ; 4.615        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[17]|clk    ;
; 4.615 ; 4.615        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[18]|clk    ;
; 4.615 ; 4.615        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[18]|clk    ;
; 4.615 ; 4.615        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[19]|clk    ;
; 4.615 ; 4.615        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[19]|clk    ;
; 4.615 ; 4.615        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[1]|clk     ;
; 4.615 ; 4.615        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[1]|clk     ;
; 4.615 ; 4.615        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[20]|clk    ;
; 4.615 ; 4.615        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[20]|clk    ;
; 4.615 ; 4.615        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[21]|clk    ;
; 4.615 ; 4.615        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[21]|clk    ;
; 4.615 ; 4.615        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[22]|clk    ;
; 4.615 ; 4.615        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[22]|clk    ;
; 4.615 ; 4.615        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[23]|clk    ;
; 4.615 ; 4.615        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[23]|clk    ;
+-------+--------------+----------------+------------------+---------------------------------+------------+---------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clock50'                                                                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; Clock50 ; Rise       ; CLOCK_50|combout                  ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; Clock50 ; Rise       ; CLOCK_50|combout                  ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; Clock50 ; Rise       ; pll|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; Clock50 ; Rise       ; pll|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; Clock50 ; Rise       ; pll|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; Clock50 ; Rise       ; pll|altpll_component|pll|inclk[0] ;
; 17.369 ; 20.000       ; 2.631          ; Port Rate        ; Clock50 ; Rise       ; CLOCK_50                          ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+


+---------------------------------------------------------------------------------------+
; Clock to Output Times                                                                 ;
+-----------+------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+------------+-------+-------+------------+---------------------------------+
; HEX0[*]   ; Clock50    ; 6.419 ; 6.419 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[0]  ; Clock50    ; 6.402 ; 6.402 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[5]  ; Clock50    ; 6.419 ; 6.419 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[6]  ; Clock50    ; 6.419 ; 6.419 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; HEX1[*]   ; Clock50    ; 6.429 ; 6.429 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[3]  ; Clock50    ; 6.060 ; 6.060 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[6]  ; Clock50    ; 6.429 ; 6.429 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; HEX2[*]   ; Clock50    ; 6.442 ; 6.442 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[1]  ; Clock50    ; 6.402 ; 6.402 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[2]  ; Clock50    ; 6.442 ; 6.442 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[6]  ; Clock50    ; 6.437 ; 6.437 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; HEX3[*]   ; Clock50    ; 6.437 ; 6.437 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[0]  ; Clock50    ; 6.412 ; 6.412 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[5]  ; Clock50    ; 6.409 ; 6.409 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[6]  ; Clock50    ; 6.437 ; 6.437 ; Rise       ; pll|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+---------------------------------+


+---------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                         ;
+-----------+------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+------------+-------+-------+------------+---------------------------------+
; HEX0[*]   ; Clock50    ; 6.402 ; 6.402 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[0]  ; Clock50    ; 6.402 ; 6.402 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[5]  ; Clock50    ; 6.419 ; 6.419 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[6]  ; Clock50    ; 6.419 ; 6.419 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; HEX1[*]   ; Clock50    ; 6.060 ; 6.060 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[3]  ; Clock50    ; 6.060 ; 6.060 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[6]  ; Clock50    ; 6.429 ; 6.429 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; HEX2[*]   ; Clock50    ; 6.402 ; 6.402 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[1]  ; Clock50    ; 6.402 ; 6.402 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[2]  ; Clock50    ; 6.442 ; 6.442 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[6]  ; Clock50    ; 6.437 ; 6.437 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; HEX3[*]   ; Clock50    ; 6.409 ; 6.409 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[0]  ; Clock50    ; 6.412 ; 6.412 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[5]  ; Clock50    ; 6.409 ; 6.409 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[6]  ; Clock50    ; 6.437 ; 6.437 ; Rise       ; pll|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+---------------------------------+


+----------------------------------------------------------+
; Fast Model Setup Summary                                 ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; pll|altpll_component|pll|clk[0] ; 3.465  ; 0.000         ;
; Clock50                         ; 18.941 ; 0.000         ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------+
; Fast Model Hold Summary                                 ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; pll|altpll_component|pll|clk[0] ; 0.215 ; 0.000         ;
; Clock50                         ; 2.418 ; 0.000         ;
+---------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; pll|altpll_component|pll|clk[0] ; 3.615  ; 0.000         ;
; Clock50                         ; 10.000 ; 0.000         ;
+---------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'pll|altpll_component|pll|clk[0]'                                                                                      ;
+-------+-----------+---------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+---------------------------------+---------------------------------+--------------+------------+------------+
; 3.465 ; PC[8]     ; PC[3]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.009      ; 5.806      ;
; 3.471 ; PC[8]     ; PC[14]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.013      ; 5.804      ;
; 3.471 ; PC[8]     ; PC[2]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.009      ; 5.800      ;
; 3.474 ; PC[8]     ; PC[5]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.009      ; 5.797      ;
; 3.480 ; PC[2]     ; PC[3]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.000      ; 5.782      ;
; 3.486 ; PC[2]     ; PC[14]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.004      ; 5.780      ;
; 3.486 ; PC[2]     ; PC[2]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.000      ; 5.776      ;
; 3.489 ; PC[2]     ; PC[5]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.000      ; 5.773      ;
; 3.515 ; PC[4]     ; PC[3]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.004      ; 5.751      ;
; 3.520 ; PC[8]     ; PC[13]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.015      ; 5.757      ;
; 3.521 ; PC[4]     ; PC[14]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.008      ; 5.749      ;
; 3.521 ; PC[4]     ; PC[2]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.004      ; 5.745      ;
; 3.524 ; PC[4]     ; PC[5]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.004      ; 5.742      ;
; 3.531 ; PC[5]     ; PC[3]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.000      ; 5.731      ;
; 3.535 ; PC[2]     ; PC[13]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.006      ; 5.733      ;
; 3.537 ; PC[5]     ; PC[14]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.004      ; 5.729      ;
; 3.537 ; PC[5]     ; PC[2]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.000      ; 5.725      ;
; 3.540 ; PC[5]     ; PC[5]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.000      ; 5.722      ;
; 3.549 ; PC[8]     ; PC[22]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.000      ; 5.713      ;
; 3.557 ; PC[8]     ; PC[17]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.013      ; 5.718      ;
; 3.557 ; PC[8]     ; PC[29]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.013      ; 5.718      ;
; 3.564 ; PC[2]     ; PC[22]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; -0.009     ; 5.689      ;
; 3.570 ; PC[4]     ; PC[13]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.010      ; 5.702      ;
; 3.572 ; PC[2]     ; PC[17]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.004      ; 5.694      ;
; 3.572 ; PC[2]     ; PC[29]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.004      ; 5.694      ;
; 3.573 ; PC[7]     ; PC[3]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.000      ; 5.689      ;
; 3.574 ; PC[8]     ; PC[20]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.000      ; 5.688      ;
; 3.574 ; PC[8]     ; PC[8]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.000      ; 5.688      ;
; 3.576 ; PC[8]     ; PC[18]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.000      ; 5.686      ;
; 3.579 ; PC[7]     ; PC[14]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.004      ; 5.687      ;
; 3.579 ; PC[7]     ; PC[2]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.000      ; 5.683      ;
; 3.582 ; PC[7]     ; PC[5]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.000      ; 5.680      ;
; 3.583 ; PC[8]     ; PC[19]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.012      ; 5.691      ;
; 3.586 ; PC[5]     ; PC[13]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.006      ; 5.682      ;
; 3.589 ; PC[2]     ; PC[20]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; -0.009     ; 5.664      ;
; 3.589 ; PC[2]     ; PC[8]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; -0.009     ; 5.664      ;
; 3.591 ; PC[2]     ; PC[18]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; -0.009     ; 5.662      ;
; 3.598 ; PC[2]     ; PC[19]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.003      ; 5.667      ;
; 3.599 ; PC[4]     ; PC[22]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; -0.005     ; 5.658      ;
; 3.607 ; PC[3]     ; PC[3]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.000      ; 5.655      ;
; 3.607 ; PC[4]     ; PC[17]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.008      ; 5.663      ;
; 3.607 ; PC[4]     ; PC[29]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.008      ; 5.663      ;
; 3.612 ; PC[8]     ; PC[15]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.004      ; 5.654      ;
; 3.613 ; PC[3]     ; PC[14]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.004      ; 5.653      ;
; 3.613 ; PC[3]     ; PC[2]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.000      ; 5.649      ;
; 3.615 ; PC[5]     ; PC[22]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; -0.009     ; 5.638      ;
; 3.616 ; PC[3]     ; PC[5]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.000      ; 5.646      ;
; 3.623 ; PC[5]     ; PC[17]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.004      ; 5.643      ;
; 3.623 ; PC[5]     ; PC[29]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.004      ; 5.643      ;
; 3.624 ; PC[4]     ; PC[20]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; -0.005     ; 5.633      ;
; 3.624 ; PC[4]     ; PC[8]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; -0.005     ; 5.633      ;
; 3.625 ; PC[11]    ; PC[3]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.004      ; 5.641      ;
; 3.626 ; PC[4]     ; PC[18]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; -0.005     ; 5.631      ;
; 3.627 ; PC[2]     ; PC[15]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; -0.005     ; 5.630      ;
; 3.627 ; PC[12]    ; PC[3]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.004      ; 5.639      ;
; 3.628 ; PC[7]     ; PC[13]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.006      ; 5.640      ;
; 3.631 ; PC[11]    ; PC[14]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.008      ; 5.639      ;
; 3.631 ; PC[11]    ; PC[2]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.004      ; 5.635      ;
; 3.633 ; PC[4]     ; PC[19]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.007      ; 5.636      ;
; 3.633 ; PC[12]    ; PC[14]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.008      ; 5.637      ;
; 3.633 ; PC[12]    ; PC[2]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.004      ; 5.633      ;
; 3.634 ; PC[11]    ; PC[5]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.004      ; 5.632      ;
; 3.636 ; PC[8]     ; PC[1]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.015      ; 5.641      ;
; 3.636 ; PC[12]    ; PC[5]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.004      ; 5.630      ;
; 3.639 ; PC[8]     ; PC[0]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.015      ; 5.638      ;
; 3.639 ; PC[6]     ; PC[3]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.000      ; 5.623      ;
; 3.640 ; PC[5]     ; PC[20]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; -0.009     ; 5.613      ;
; 3.640 ; PC[5]     ; PC[8]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; -0.009     ; 5.613      ;
; 3.642 ; PC[5]     ; PC[18]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; -0.009     ; 5.611      ;
; 3.645 ; PC[6]     ; PC[14]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.004      ; 5.621      ;
; 3.645 ; PC[6]     ; PC[2]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.000      ; 5.617      ;
; 3.647 ; PC[8]     ; PC[26]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.011      ; 5.626      ;
; 3.647 ; PC[8]     ; PC[27]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.011      ; 5.626      ;
; 3.648 ; PC[6]     ; PC[5]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.000      ; 5.614      ;
; 3.649 ; PC[5]     ; PC[19]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.003      ; 5.616      ;
; 3.651 ; PC[8]     ; PC[4]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.005      ; 5.616      ;
; 3.651 ; PC[2]     ; PC[1]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.006      ; 5.617      ;
; 3.654 ; PC[2]     ; PC[0]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.006      ; 5.614      ;
; 3.657 ; PC[7]     ; PC[22]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; -0.009     ; 5.596      ;
; 3.662 ; PC[3]     ; PC[13]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.006      ; 5.606      ;
; 3.662 ; PC[4]     ; PC[15]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; -0.001     ; 5.599      ;
; 3.662 ; PC[2]     ; PC[26]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.002      ; 5.602      ;
; 3.662 ; PC[2]     ; PC[27]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.002      ; 5.602      ;
; 3.665 ; PC[7]     ; PC[17]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.004      ; 5.601      ;
; 3.665 ; PC[7]     ; PC[29]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.004      ; 5.601      ;
; 3.666 ; PC[2]     ; PC[4]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; -0.004     ; 5.592      ;
; 3.678 ; PC[5]     ; PC[15]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; -0.005     ; 5.579      ;
; 3.680 ; PC[11]    ; PC[13]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.010      ; 5.592      ;
; 3.682 ; PC[7]     ; PC[20]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; -0.009     ; 5.571      ;
; 3.682 ; PC[7]     ; PC[8]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; -0.009     ; 5.571      ;
; 3.682 ; PC[12]    ; PC[13]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.010      ; 5.590      ;
; 3.684 ; PC[7]     ; PC[18]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; -0.009     ; 5.569      ;
; 3.686 ; PC[4]     ; PC[1]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.010      ; 5.586      ;
; 3.688 ; PC[8]     ; PC[25]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.000      ; 5.574      ;
; 3.688 ; PC[8]     ; PC[31]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.000      ; 5.574      ;
; 3.689 ; PC[4]     ; PC[0]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.010      ; 5.583      ;
; 3.691 ; PC[3]     ; PC[22]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; -0.009     ; 5.562      ;
; 3.691 ; PC[7]     ; PC[19]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.003      ; 5.574      ;
; 3.694 ; PC[9]     ; PC[3]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.004      ; 5.572      ;
; 3.694 ; PC[6]     ; PC[13]  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 9.230        ; 0.006      ; 5.574      ;
+-------+-----------+---------+---------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clock50'                                                                                           ;
+--------+-----------+---------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+---------------------------------+-------------+--------------+------------+------------+
; 18.941 ; HexOut[0] ; HEX2[2] ; pll|altpll_component|pll|clk[0] ; Clock50     ; 1.540        ; 0.260      ; 2.859      ;
; 18.948 ; HexOut[0] ; HEX2[6] ; pll|altpll_component|pll|clk[0] ; Clock50     ; 1.540        ; 0.260      ; 2.852      ;
; 18.948 ; HexOut[0] ; HEX3[6] ; pll|altpll_component|pll|clk[0] ; Clock50     ; 1.540        ; 0.260      ; 2.852      ;
; 18.954 ; HexOut[0] ; HEX1[6] ; pll|altpll_component|pll|clk[0] ; Clock50     ; 1.540        ; 0.260      ; 2.846      ;
; 18.964 ; HexOut[0] ; HEX0[5] ; pll|altpll_component|pll|clk[0] ; Clock50     ; 1.540        ; 0.260      ; 2.836      ;
; 18.964 ; HexOut[0] ; HEX0[6] ; pll|altpll_component|pll|clk[0] ; Clock50     ; 1.540        ; 0.260      ; 2.836      ;
; 18.971 ; HexOut[0] ; HEX3[0] ; pll|altpll_component|pll|clk[0] ; Clock50     ; 1.540        ; 0.260      ; 2.829      ;
; 18.974 ; HexOut[0] ; HEX3[5] ; pll|altpll_component|pll|clk[0] ; Clock50     ; 1.540        ; 0.260      ; 2.826      ;
; 18.981 ; HexOut[0] ; HEX2[1] ; pll|altpll_component|pll|clk[0] ; Clock50     ; 1.540        ; 0.260      ; 2.819      ;
; 18.983 ; HexOut[0] ; HEX0[0] ; pll|altpll_component|pll|clk[0] ; Clock50     ; 1.540        ; 0.260      ; 2.817      ;
; 19.112 ; HexOut[0] ; HEX1[3] ; pll|altpll_component|pll|clk[0] ; Clock50     ; 1.540        ; 0.260      ; 2.688      ;
+--------+-----------+---------+---------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'pll|altpll_component|pll|clk[0]'                                                                                         ;
+-------+-----------+-----------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node   ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.215 ; PC[0]     ; PC[0]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PC[1]     ; PC[1]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HexOut[0] ; HexOut[0] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.481 ; PC[2]     ; PC[2]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.633      ;
; 0.522 ; PC[22]    ; PC[22]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.674      ;
; 0.525 ; PC[15]    ; PC[15]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.677      ;
; 0.525 ; PC[31]    ; PC[31]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.677      ;
; 0.527 ; PC[14]    ; PC[14]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.679      ;
; 0.529 ; PC[18]    ; PC[18]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.681      ;
; 0.529 ; PC[24]    ; PC[24]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.681      ;
; 0.540 ; PC[29]    ; PC[29]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.692      ;
; 0.541 ; PC[3]     ; PC[3]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.693      ;
; 0.544 ; PC[19]    ; PC[19]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.696      ;
; 0.545 ; PC[21]    ; PC[21]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.697      ;
; 0.547 ; PC[16]    ; PC[16]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.699      ;
; 0.551 ; PC[28]    ; PC[28]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.703      ;
; 0.562 ; PC[8]     ; PC[8]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.714      ;
; 0.592 ; PC[27]    ; PC[27]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.744      ;
; 0.615 ; PC[20]    ; PC[20]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.767      ;
; 0.619 ; PC[25]    ; PC[25]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.771      ;
; 0.622 ; PC[4]     ; PC[4]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.774      ;
; 0.635 ; PC[17]    ; PC[17]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.787      ;
; 0.661 ; PC[23]    ; PC[23]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.813      ;
; 0.672 ; PC[7]     ; PC[7]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.824      ;
; 0.680 ; PC[6]     ; PC[6]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.832      ;
; 0.723 ; PC[26]    ; PC[26]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.875      ;
; 0.923 ; PC[13]    ; PC[13]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.075      ;
; 1.042 ; PC[5]     ; PC[5]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.194      ;
; 1.096 ; PC[27]    ; PC[28]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.007     ; 1.241      ;
; 1.130 ; PC[26]    ; PC[28]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.007     ; 1.275      ;
; 1.147 ; PC[27]    ; PC[29]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 1.301      ;
; 1.151 ; PC[17]    ; PC[19]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.302      ;
; 1.180 ; PC[4]     ; PC[5]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 1.336      ;
; 1.181 ; PC[26]    ; PC[29]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 1.335      ;
; 1.189 ; PC[26]    ; PC[27]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.341      ;
; 1.211 ; PC[15]    ; PC[16]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.363      ;
; 1.228 ; PC[16]    ; PC[19]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.008      ; 1.388      ;
; 1.231 ; PC[3]     ; PC[5]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.383      ;
; 1.238 ; PC[28]    ; PC[29]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.009      ; 1.399      ;
; 1.249 ; PC[18]    ; PC[19]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.012      ; 1.413      ;
; 1.259 ; PC[2]     ; PC[5]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.411      ;
; 1.271 ; PC[15]    ; PC[19]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.008      ; 1.431      ;
; 1.286 ; PC[12]    ; PC[12]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.438      ;
; 1.294 ; PC[19]    ; PC[22]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.012     ; 1.434      ;
; 1.304 ; PC[14]    ; PC[15]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.009     ; 1.447      ;
; 1.308 ; PC[9]     ; PC[9]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.460      ;
; 1.317 ; PC[19]    ; PC[20]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.012     ; 1.457      ;
; 1.334 ; PC[17]    ; PC[18]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.013     ; 1.473      ;
; 1.337 ; PC[7]     ; PC[8]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.009     ; 1.480      ;
; 1.351 ; PC[25]    ; PC[26]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.011      ; 1.514      ;
; 1.353 ; PC[14]    ; PC[16]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.009     ; 1.496      ;
; 1.354 ; PC[0]     ; PC[12]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.010     ; 1.496      ;
; 1.355 ; PC[0]     ; PC[11]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.010     ; 1.497      ;
; 1.356 ; PC[0]     ; PC[10]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.010     ; 1.498      ;
; 1.357 ; PC[0]     ; PC[9]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.010     ; 1.499      ;
; 1.358 ; PC[13]    ; PC[15]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.011     ; 1.499      ;
; 1.362 ; PC[21]    ; PC[22]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 1.510      ;
; 1.373 ; PC[30]    ; PC[30]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.525      ;
; 1.375 ; PC[17]    ; PC[22]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.013     ; 1.514      ;
; 1.383 ; PC[6]     ; PC[8]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.009     ; 1.526      ;
; 1.388 ; PC[11]    ; PC[30]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.540      ;
; 1.391 ; PC[23]    ; PC[26]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.007      ; 1.550      ;
; 1.393 ; PC[12]    ; PC[15]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.544      ;
; 1.398 ; PC[25]    ; PC[28]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 1.554      ;
; 1.398 ; PC[20]    ; PC[22]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.550      ;
; 1.398 ; PC[17]    ; PC[20]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.013     ; 1.537      ;
; 1.401 ; PC[11]    ; PC[11]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.553      ;
; 1.407 ; PC[13]    ; PC[16]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.011     ; 1.548      ;
; 1.408 ; PC[19]    ; PC[21]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.008     ; 1.552      ;
; 1.409 ; PC[22]    ; PC[26]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.011      ; 1.572      ;
; 1.411 ; PC[16]    ; PC[18]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 1.559      ;
; 1.413 ; PC[14]    ; PC[19]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.564      ;
; 1.432 ; PC[4]     ; PC[8]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.005     ; 1.579      ;
; 1.438 ; PC[7]     ; PC[9]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 1.586      ;
; 1.438 ; PC[23]    ; PC[28]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.590      ;
; 1.442 ; PC[12]    ; PC[16]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.593      ;
; 1.445 ; PC[10]    ; PC[11]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.597      ;
; 1.449 ; PC[23]    ; PC[24]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 1.605      ;
; 1.449 ; PC[25]    ; PC[29]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.013      ; 1.614      ;
; 1.449 ; PC[0]     ; PC[30]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.010     ; 1.591      ;
; 1.452 ; PC[16]    ; PC[22]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 1.600      ;
; 1.454 ; PC[15]    ; PC[18]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 1.602      ;
; 1.456 ; PC[22]    ; PC[28]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 1.612      ;
; 1.457 ; PC[25]    ; PC[27]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.011      ; 1.620      ;
; 1.458 ; PC[9]     ; PC[11]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.610      ;
; 1.467 ; PC[13]    ; PC[19]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.003     ; 1.616      ;
; 1.467 ; PC[22]    ; PC[24]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.008      ; 1.627      ;
; 1.469 ; PC[10]    ; PC[12]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.621      ;
; 1.470 ; PC[12]    ; PC[30]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.622      ;
; 1.471 ; PC[10]    ; PC[15]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.622      ;
; 1.473 ; PC[18]    ; PC[22]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.625      ;
; 1.475 ; PC[16]    ; PC[20]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 1.623      ;
; 1.479 ; PC[10]    ; PC[10]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.631      ;
; 1.482 ; PC[9]     ; PC[12]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.634      ;
; 1.483 ; PC[3]     ; PC[8]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.009     ; 1.626      ;
; 1.484 ; PC[6]     ; PC[9]     ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 1.632      ;
; 1.484 ; PC[9]     ; PC[15]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.635      ;
; 1.485 ; PC[7]     ; PC[11]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 1.633      ;
; 1.489 ; PC[17]    ; PC[21]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.009     ; 1.632      ;
; 1.489 ; PC[23]    ; PC[29]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.009      ; 1.650      ;
+-------+-----------+-----------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clock50'                                                                                           ;
+-------+-----------+---------+---------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+---------------------------------+-------------+--------------+------------+------------+
; 2.418 ; HexOut[0] ; HEX1[3] ; pll|altpll_component|pll|clk[0] ; Clock50     ; 0.010        ; 0.260      ; 2.688      ;
; 2.547 ; HexOut[0] ; HEX0[0] ; pll|altpll_component|pll|clk[0] ; Clock50     ; 0.010        ; 0.260      ; 2.817      ;
; 2.549 ; HexOut[0] ; HEX2[1] ; pll|altpll_component|pll|clk[0] ; Clock50     ; 0.010        ; 0.260      ; 2.819      ;
; 2.556 ; HexOut[0] ; HEX3[5] ; pll|altpll_component|pll|clk[0] ; Clock50     ; 0.010        ; 0.260      ; 2.826      ;
; 2.559 ; HexOut[0] ; HEX3[0] ; pll|altpll_component|pll|clk[0] ; Clock50     ; 0.010        ; 0.260      ; 2.829      ;
; 2.566 ; HexOut[0] ; HEX0[5] ; pll|altpll_component|pll|clk[0] ; Clock50     ; 0.010        ; 0.260      ; 2.836      ;
; 2.566 ; HexOut[0] ; HEX0[6] ; pll|altpll_component|pll|clk[0] ; Clock50     ; 0.010        ; 0.260      ; 2.836      ;
; 2.576 ; HexOut[0] ; HEX1[6] ; pll|altpll_component|pll|clk[0] ; Clock50     ; 0.010        ; 0.260      ; 2.846      ;
; 2.582 ; HexOut[0] ; HEX2[6] ; pll|altpll_component|pll|clk[0] ; Clock50     ; 0.010        ; 0.260      ; 2.852      ;
; 2.582 ; HexOut[0] ; HEX3[6] ; pll|altpll_component|pll|clk[0] ; Clock50     ; 0.010        ; 0.260      ; 2.852      ;
; 2.589 ; HexOut[0] ; HEX2[2] ; pll|altpll_component|pll|clk[0] ; Clock50     ; 0.010        ; 0.260      ; 2.859      ;
+-------+-----------+---------+---------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'pll|altpll_component|pll|clk[0]'                                                       ;
+-------+--------------+----------------+------------------+---------------------------------+------------+---------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target        ;
+-------+--------------+----------------+------------------+---------------------------------+------------+---------------+
; 3.615 ; 4.615        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; HexOut[0]     ;
; 3.615 ; 4.615        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; HexOut[0]     ;
; 3.615 ; 4.615        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[0]         ;
; 3.615 ; 4.615        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[0]         ;
; 3.615 ; 4.615        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[10]        ;
; 3.615 ; 4.615        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[10]        ;
; 3.615 ; 4.615        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[11]        ;
; 3.615 ; 4.615        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[11]        ;
; 3.615 ; 4.615        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[12]        ;
; 3.615 ; 4.615        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[12]        ;
; 3.615 ; 4.615        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[13]        ;
; 3.615 ; 4.615        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[13]        ;
; 3.615 ; 4.615        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[14]        ;
; 3.615 ; 4.615        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[14]        ;
; 3.615 ; 4.615        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[15]        ;
; 3.615 ; 4.615        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[15]        ;
; 3.615 ; 4.615        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[16]        ;
; 3.615 ; 4.615        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[16]        ;
; 3.615 ; 4.615        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[17]        ;
; 3.615 ; 4.615        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[17]        ;
; 3.615 ; 4.615        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[18]        ;
; 3.615 ; 4.615        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[18]        ;
; 3.615 ; 4.615        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[19]        ;
; 3.615 ; 4.615        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[19]        ;
; 3.615 ; 4.615        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[1]         ;
; 3.615 ; 4.615        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[1]         ;
; 3.615 ; 4.615        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[20]        ;
; 3.615 ; 4.615        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[20]        ;
; 3.615 ; 4.615        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[21]        ;
; 3.615 ; 4.615        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[21]        ;
; 3.615 ; 4.615        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[22]        ;
; 3.615 ; 4.615        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[22]        ;
; 3.615 ; 4.615        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[23]        ;
; 3.615 ; 4.615        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[23]        ;
; 3.615 ; 4.615        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[24]        ;
; 3.615 ; 4.615        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[24]        ;
; 3.615 ; 4.615        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[25]        ;
; 3.615 ; 4.615        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[25]        ;
; 3.615 ; 4.615        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[26]        ;
; 3.615 ; 4.615        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[26]        ;
; 3.615 ; 4.615        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[27]        ;
; 3.615 ; 4.615        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[27]        ;
; 3.615 ; 4.615        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[28]        ;
; 3.615 ; 4.615        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[28]        ;
; 3.615 ; 4.615        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[29]        ;
; 3.615 ; 4.615        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[29]        ;
; 3.615 ; 4.615        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[2]         ;
; 3.615 ; 4.615        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[2]         ;
; 3.615 ; 4.615        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[30]        ;
; 3.615 ; 4.615        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[30]        ;
; 3.615 ; 4.615        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[31]        ;
; 3.615 ; 4.615        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[31]        ;
; 3.615 ; 4.615        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[3]         ;
; 3.615 ; 4.615        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[3]         ;
; 3.615 ; 4.615        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[4]         ;
; 3.615 ; 4.615        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[4]         ;
; 3.615 ; 4.615        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[5]         ;
; 3.615 ; 4.615        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[5]         ;
; 3.615 ; 4.615        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[6]         ;
; 3.615 ; 4.615        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[6]         ;
; 3.615 ; 4.615        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[7]         ;
; 3.615 ; 4.615        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[7]         ;
; 3.615 ; 4.615        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[8]         ;
; 3.615 ; 4.615        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[8]         ;
; 3.615 ; 4.615        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[9]         ;
; 3.615 ; 4.615        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[9]         ;
; 4.615 ; 4.615        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; HexOut[0]|clk ;
; 4.615 ; 4.615        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; HexOut[0]|clk ;
; 4.615 ; 4.615        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[0]|clk     ;
; 4.615 ; 4.615        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[0]|clk     ;
; 4.615 ; 4.615        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[10]|clk    ;
; 4.615 ; 4.615        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[10]|clk    ;
; 4.615 ; 4.615        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[11]|clk    ;
; 4.615 ; 4.615        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[11]|clk    ;
; 4.615 ; 4.615        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[12]|clk    ;
; 4.615 ; 4.615        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[12]|clk    ;
; 4.615 ; 4.615        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[13]|clk    ;
; 4.615 ; 4.615        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[13]|clk    ;
; 4.615 ; 4.615        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[14]|clk    ;
; 4.615 ; 4.615        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[14]|clk    ;
; 4.615 ; 4.615        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[15]|clk    ;
; 4.615 ; 4.615        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[15]|clk    ;
; 4.615 ; 4.615        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[16]|clk    ;
; 4.615 ; 4.615        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[16]|clk    ;
; 4.615 ; 4.615        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[17]|clk    ;
; 4.615 ; 4.615        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[17]|clk    ;
; 4.615 ; 4.615        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[18]|clk    ;
; 4.615 ; 4.615        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[18]|clk    ;
; 4.615 ; 4.615        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[19]|clk    ;
; 4.615 ; 4.615        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[19]|clk    ;
; 4.615 ; 4.615        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[1]|clk     ;
; 4.615 ; 4.615        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[1]|clk     ;
; 4.615 ; 4.615        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[20]|clk    ;
; 4.615 ; 4.615        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[20]|clk    ;
; 4.615 ; 4.615        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[21]|clk    ;
; 4.615 ; 4.615        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[21]|clk    ;
; 4.615 ; 4.615        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[22]|clk    ;
; 4.615 ; 4.615        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[22]|clk    ;
; 4.615 ; 4.615        ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[23]|clk    ;
; 4.615 ; 4.615        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; PC[23]|clk    ;
+-------+--------------+----------------+------------------+---------------------------------+------------+---------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clock50'                                                                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; Clock50 ; Rise       ; CLOCK_50|combout                  ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; Clock50 ; Rise       ; CLOCK_50|combout                  ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; Clock50 ; Rise       ; pll|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; Clock50 ; Rise       ; pll|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; Clock50 ; Rise       ; pll|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; Clock50 ; Rise       ; pll|altpll_component|pll|inclk[0] ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; Clock50 ; Rise       ; CLOCK_50                          ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+


+---------------------------------------------------------------------------------------+
; Clock to Output Times                                                                 ;
+-----------+------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+------------+-------+-------+------------+---------------------------------+
; HEX0[*]   ; Clock50    ; 2.576 ; 2.576 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[0]  ; Clock50    ; 2.557 ; 2.557 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[5]  ; Clock50    ; 2.576 ; 2.576 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[6]  ; Clock50    ; 2.576 ; 2.576 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; HEX1[*]   ; Clock50    ; 2.586 ; 2.586 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[3]  ; Clock50    ; 2.428 ; 2.428 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[6]  ; Clock50    ; 2.586 ; 2.586 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; HEX2[*]   ; Clock50    ; 2.599 ; 2.599 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[1]  ; Clock50    ; 2.559 ; 2.559 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[2]  ; Clock50    ; 2.599 ; 2.599 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[6]  ; Clock50    ; 2.592 ; 2.592 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; HEX3[*]   ; Clock50    ; 2.592 ; 2.592 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[0]  ; Clock50    ; 2.569 ; 2.569 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[5]  ; Clock50    ; 2.566 ; 2.566 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[6]  ; Clock50    ; 2.592 ; 2.592 ; Rise       ; pll|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+---------------------------------+


+---------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                         ;
+-----------+------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+------------+-------+-------+------------+---------------------------------+
; HEX0[*]   ; Clock50    ; 2.557 ; 2.557 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[0]  ; Clock50    ; 2.557 ; 2.557 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[5]  ; Clock50    ; 2.576 ; 2.576 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[6]  ; Clock50    ; 2.576 ; 2.576 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; HEX1[*]   ; Clock50    ; 2.428 ; 2.428 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[3]  ; Clock50    ; 2.428 ; 2.428 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[6]  ; Clock50    ; 2.586 ; 2.586 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; HEX2[*]   ; Clock50    ; 2.559 ; 2.559 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[1]  ; Clock50    ; 2.559 ; 2.559 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[2]  ; Clock50    ; 2.599 ; 2.599 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[6]  ; Clock50    ; 2.592 ; 2.592 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; HEX3[*]   ; Clock50    ; 2.566 ; 2.566 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[0]  ; Clock50    ; 2.569 ; 2.569 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[5]  ; Clock50    ; 2.566 ; 2.566 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[6]  ; Clock50    ; 2.592 ; 2.592 ; Rise       ; pll|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                            ;
+----------------------------------+----------+-------+----------+---------+---------------------+
; Clock                            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack                 ; -5.951   ; 0.215 ; N/A      ; N/A     ; 3.504               ;
;  Clock50                         ; 15.098   ; 2.418 ; N/A      ; N/A     ; 10.000              ;
;  pll|altpll_component|pll|clk[0] ; -5.951   ; 0.215 ; N/A      ; N/A     ; 3.504               ;
; Design-wide TNS                  ; -179.02  ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  Clock50                         ; 0.000    ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  pll|altpll_component|pll|clk[0] ; -179.020 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+----------------------------------+----------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------------------+
; Clock to Output Times                                                                 ;
+-----------+------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+------------+-------+-------+------------+---------------------------------+
; HEX0[*]   ; Clock50    ; 6.419 ; 6.419 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[0]  ; Clock50    ; 6.402 ; 6.402 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[5]  ; Clock50    ; 6.419 ; 6.419 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[6]  ; Clock50    ; 6.419 ; 6.419 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; HEX1[*]   ; Clock50    ; 6.429 ; 6.429 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[3]  ; Clock50    ; 6.060 ; 6.060 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[6]  ; Clock50    ; 6.429 ; 6.429 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; HEX2[*]   ; Clock50    ; 6.442 ; 6.442 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[1]  ; Clock50    ; 6.402 ; 6.402 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[2]  ; Clock50    ; 6.442 ; 6.442 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[6]  ; Clock50    ; 6.437 ; 6.437 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; HEX3[*]   ; Clock50    ; 6.437 ; 6.437 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[0]  ; Clock50    ; 6.412 ; 6.412 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[5]  ; Clock50    ; 6.409 ; 6.409 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[6]  ; Clock50    ; 6.437 ; 6.437 ; Rise       ; pll|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+---------------------------------+


+---------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                         ;
+-----------+------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+------------+-------+-------+------------+---------------------------------+
; HEX0[*]   ; Clock50    ; 2.557 ; 2.557 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[0]  ; Clock50    ; 2.557 ; 2.557 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[5]  ; Clock50    ; 2.576 ; 2.576 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[6]  ; Clock50    ; 2.576 ; 2.576 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; HEX1[*]   ; Clock50    ; 2.428 ; 2.428 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[3]  ; Clock50    ; 2.428 ; 2.428 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[6]  ; Clock50    ; 2.586 ; 2.586 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; HEX2[*]   ; Clock50    ; 2.559 ; 2.559 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[1]  ; Clock50    ; 2.559 ; 2.559 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[2]  ; Clock50    ; 2.599 ; 2.599 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[6]  ; Clock50    ; 2.592 ; 2.592 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; HEX3[*]   ; Clock50    ; 2.566 ; 2.566 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[0]  ; Clock50    ; 2.569 ; 2.569 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[5]  ; Clock50    ; 2.566 ; 2.566 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[6]  ; Clock50    ; 2.592 ; 2.592 ; Rise       ; pll|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                               ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; pll|altpll_component|pll|clk[0] ; Clock50                         ; 11       ; 0        ; 0        ; 0        ;
; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5705926  ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; pll|altpll_component|pll|clk[0] ; Clock50                         ; 11       ; 0        ; 0        ; 0        ;
; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 5705926  ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 0     ; 0    ;
; Unconstrained Output Port Paths ; 0     ; 0    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Mar 28 17:47:44 2014
Info: Command: quartus_sta Project3 -c Project3-Optimize
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'Timing.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {pll|altpll_component|pll|inclk[0]} -divide_by 6 -multiply_by 13 -duty_cycle 50.00 -name {pll|altpll_component|pll|clk[0]} {pll|altpll_component|pll|clk[0]}
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.951
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.951      -179.020 pll|altpll_component|pll|clk[0] 
    Info (332119):    15.098         0.000 Clock50 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 pll|altpll_component|pll|clk[0] 
    Info (332119):     6.050         0.000 Clock50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 3.504
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.504         0.000 pll|altpll_component|pll|clk[0] 
    Info (332119):    10.000         0.000 Clock50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (1 violated).  Worst case slack is -5.951
    Info (332115): -to_clock [get_clocks {pll|altpll_component|pll|clk[0]}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is -5.951 (VIOLATED)
    Info (332115): ===================================================================
    Info (332115): From Node    : PC[4]
    Info (332115): To Node      : PC[3]
    Info (332115): Launch Clock : pll|altpll_component|pll|clk[0]
    Info (332115): Latch Clock  : pll|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.096      0.096  R        clock network delay
    Info (332115):      0.373      0.277     uTco  PC[4]
    Info (332115):      0.373      0.000 FF  CELL  PC[4]|regout
    Info (332115):      1.400      1.027 FF    IC  imem~8|dataa
    Info (332115):      1.945      0.545 FF  CELL  imem~8|combout
    Info (332115):      2.239      0.294 FF    IC  imem~9|datac
    Info (332115):      2.561      0.322 FR  CELL  imem~9|combout
    Info (332115):      3.101      0.540 RR    IC  imem~33|datac
    Info (332115):      3.379      0.278 RR  CELL  imem~33|combout
    Info (332115):      3.680      0.301 RR    IC  imem~34|datac
    Info (332115):      4.002      0.322 RR  CELL  imem~34|combout
    Info (332115):      4.324      0.322 RR    IC  aluimm_D~0|datac
    Info (332115):      4.646      0.322 RF  CELL  aluimm_D~0|combout
    Info (332115):      5.622      0.976 FF    IC  Add2~0|datab
    Info (332115):      6.117      0.495 FF  CELL  Add2~0|cout
    Info (332115):      6.117      0.000 FF    IC  Add2~2|cin
    Info (332115):      6.197      0.080 FR  CELL  Add2~2|cout
    Info (332115):      6.197      0.000 RR    IC  Add2~4|cin
    Info (332115):      6.277      0.080 RF  CELL  Add2~4|cout
    Info (332115):      6.277      0.000 FF    IC  Add2~6|cin
    Info (332115):      6.357      0.080 FR  CELL  Add2~6|cout
    Info (332115):      6.357      0.000 RR    IC  Add2~8|cin
    Info (332115):      6.437      0.080 RF  CELL  Add2~8|cout
    Info (332115):      6.437      0.000 FF    IC  Add2~10|cin
    Info (332115):      6.517      0.080 FR  CELL  Add2~10|cout
    Info (332115):      6.517      0.000 RR    IC  Add2~12|cin
    Info (332115):      6.597      0.080 RF  CELL  Add2~12|cout
    Info (332115):      6.597      0.000 FF    IC  Add2~14|cin
    Info (332115):      6.771      0.174 FR  CELL  Add2~14|cout
    Info (332115):      6.771      0.000 RR    IC  Add2~16|cin
    Info (332115):      6.851      0.080 RF  CELL  Add2~16|cout
    Info (332115):      6.851      0.000 FF    IC  Add2~18|cin
    Info (332115):      6.931      0.080 FR  CELL  Add2~18|cout
    Info (332115):      6.931      0.000 RR    IC  Add2~20|cin
    Info (332115):      7.011      0.080 RF  CELL  Add2~20|cout
    Info (332115):      7.011      0.000 FF    IC  Add2~22|cin
    Info (332115):      7.091      0.080 FR  CELL  Add2~22|cout
    Info (332115):      7.091      0.000 RR    IC  Add2~24|cin
    Info (332115):      7.171      0.080 RF  CELL  Add2~24|cout
    Info (332115):      7.171      0.000 FF    IC  Add2~26|cin
    Info (332115):      7.251      0.080 FR  CELL  Add2~26|cout
    Info (332115):      7.251      0.000 RR    IC  Add2~28|cin
    Info (332115):      7.331      0.080 RF  CELL  Add2~28|cout
    Info (332115):      7.331      0.000 FF    IC  Add2~30|cin
    Info (332115):      7.789      0.458 FF  CELL  Add2~30|combout
    Info (332115):      8.280      0.491 FF    IC  Add2~32|datad
    Info (332115):      8.458      0.178 FF  CELL  Add2~32|combout
    Info (332115):      9.011      0.553 FF    IC  Mux76~1|datad
    Info (332115):      9.189      0.178 FF  CELL  Mux76~1|combout
    Info (332115):      9.486      0.297 FF    IC  Mux76~2|datad
    Info (332115):      9.664      0.178 FF  CELL  Mux76~2|combout
    Info (332115):      9.974      0.310 FF    IC  Equal2~14|datad
    Info (332115):     10.152      0.178 FF  CELL  Equal2~14|combout
    Info (332115):     10.993      0.841 FF    IC  Equal2~18|datab
    Info (332115):     11.443      0.450 FR  CELL  Equal2~18|combout
    Info (332115):     11.919      0.476 RR    IC  Equal2~20|datac
    Info (332115):     12.241      0.322 RR  CELL  Equal2~20|combout
    Info (332115):     12.550      0.309 RR    IC  Equal2~30|datac
    Info (332115):     12.872      0.322 RR  CELL  Equal2~30|combout
    Info (332115):     13.168      0.296 RR    IC  Equal2~39|datad
    Info (332115):     13.346      0.178 RR  CELL  Equal2~39|combout
    Info (332115):     14.570      1.224 RR    IC  PC~41|datad
    Info (332115):     14.748      0.178 RR  CELL  PC~41|combout
    Info (332115):     15.045      0.297 RR    IC  PC~42|datad
    Info (332115):     15.223      0.178 RR  CELL  PC~42|combout
    Info (332115):     15.223      0.000 RR    IC  PC[3]|datain
    Info (332115):     15.319      0.096 RR  CELL  PC[3]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      9.230      9.230           latch edge time
    Info (332115):      9.330      0.100  R        clock network delay
    Info (332115):      9.368      0.038     uTsu  PC[3]
    Info (332115): 
    Info (332115): Data Arrival Time  :    15.319
    Info (332115): Data Required Time :     9.368
    Info (332115): Slack              :    -5.951 (VIOLATED)
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 15.098
    Info (332115): -to_clock [get_clocks {Clock50}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 15.098 
    Info (332115): ===================================================================
    Info (332115): From Node    : HexOut[0]
    Info (332115): To Node      : HEX2[2]
    Info (332115): Launch Clock : pll|altpll_component|pll|clk[0]
    Info (332115): Latch Clock  : Clock50
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     18.460     18.460           launch edge time
    Info (332115):     18.568      0.108  R        clock network delay
    Info (332115):     18.845      0.277     uTco  HexOut[0]
    Info (332115):     18.845      0.000 RR  CELL  HexOut[0]|regout
    Info (332115):     22.042      3.197 RR    IC  HEX2[2]|datain
    Info (332115):     24.902      2.860 RF  CELL  HEX2[2]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     20.000      0.000  R        clock network delay
    Info (332115):     40.000     20.000  F  oExt  HEX2[2]
    Info (332115): 
    Info (332115): Data Arrival Time  :    24.902
    Info (332115): Data Required Time :    40.000
    Info (332115): Slack              :    15.098 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.445
    Info (332115): -to_clock [get_clocks {pll|altpll_component|pll|clk[0]}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.445 
    Info (332115): ===================================================================
    Info (332115): From Node    : PC[0]
    Info (332115): To Node      : PC[0]
    Info (332115): Launch Clock : pll|altpll_component|pll|clk[0]
    Info (332115): Latch Clock  : pll|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.107      0.107  R        clock network delay
    Info (332115):      0.384      0.277     uTco  PC[0]
    Info (332115):      0.384      0.000 RR  CELL  PC[0]|regout
    Info (332115):      0.384      0.000 RR    IC  PC[0]~53|datac
    Info (332115):      0.742      0.358 RR  CELL  PC[0]~53|combout
    Info (332115):      0.742      0.000 RR    IC  PC[0]|datain
    Info (332115):      0.838      0.096 RR  CELL  PC[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.107      0.107  R        clock network delay
    Info (332115):      0.393      0.286      uTh  PC[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     0.838
    Info (332115): Data Required Time :     0.393
    Info (332115): Slack              :     0.445 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 6.050
    Info (332115): -to_clock [get_clocks {Clock50}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 6.050 
    Info (332115): ===================================================================
    Info (332115): From Node    : HexOut[0]
    Info (332115): To Node      : HEX1[3]
    Info (332115): Launch Clock : pll|altpll_component|pll|clk[0]
    Info (332115): Latch Clock  : Clock50
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    119.990    119.990           launch edge time
    Info (332115):    120.098      0.108  R        clock network delay
    Info (332115):    120.375      0.277     uTco  HexOut[0]
    Info (332115):    120.375      0.000 RR  CELL  HexOut[0]|regout
    Info (332115):    123.220      2.845 RR    IC  HEX1[3]|datain
    Info (332115):    126.050      2.830 RF  CELL  HEX1[3]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    120.000    120.000           latch edge time
    Info (332115):    120.000      0.000  R        clock network delay
    Info (332115):    120.000      0.000  F  oExt  HEX1[3]
    Info (332115): 
    Info (332115): Data Arrival Time  :   126.050
    Info (332115): Data Required Time :   120.000
    Info (332115): Slack              :     6.050 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 3.504
    Info (332113): Targets: [get_clocks {pll|altpll_component|pll|clk[0]}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 3.504 
    Info (332113): ===================================================================
    Info (332113): Node             : HexOut[0]
    Info (332113): Clock            : pll|altpll_component|pll|clk[0]
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLOCK_50
    Info (332113):      1.026      1.026 RR  CELL  CLOCK_50|combout
    Info (332113):      3.518      2.492 RR    IC  pll|altpll_component|pll|inclk[0]
    Info (332113):     -2.419     -5.937 RR  CELL  pll|altpll_component|pll|clk[0]
    Info (332113):     -1.490      0.929 RR    IC  pll|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):     -1.490      0.000 RR  CELL  pll|altpll_component|_clk0~clkctrl|outclk
    Info (332113):     -0.494      0.996 RR    IC  HexOut[0]|clk
    Info (332113):      0.108      0.602 RR  CELL  HexOut[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      4.615      4.615           launch edge time
    Info (332113):      4.615      0.000           source latency
    Info (332113):      4.615      0.000           CLOCK_50
    Info (332113):      5.641      1.026 RR  CELL  CLOCK_50|combout
    Info (332113):      8.133      2.492 RR    IC  pll|altpll_component|pll|inclk[0]
    Info (332113):      2.196     -5.937 RR  CELL  pll|altpll_component|pll|clk[0]
    Info (332113):      3.125      0.929 FF    IC  pll|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):      3.125      0.000 FF  CELL  pll|altpll_component|_clk0~clkctrl|outclk
    Info (332113):      4.121      0.996 FF    IC  HexOut[0]|clk
    Info (332113):      4.723      0.602 FF  CELL  HexOut[0]
    Info (332113): 
    Info (332113): Required Width   :     1.111
    Info (332113): Actual Width     :     4.615
    Info (332113): Slack            :     3.504
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 10.000
    Info (332113): Targets: [get_clocks {Clock50}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 10.000 
    Info (332113): ===================================================================
    Info (332113): Node             : CLOCK_50|combout
    Info (332113): Clock            : Clock50
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLOCK_50
    Info (332113):      1.026      1.026 RR  CELL  CLOCK_50|combout
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     10.000     10.000           launch edge time
    Info (332113):     10.000      0.000           source latency
    Info (332113):     10.000      0.000           CLOCK_50
    Info (332113):     11.026      1.026 FF  CELL  CLOCK_50|combout
    Info (332113): 
    Info (332113): Required Width   :     0.000
    Info (332113): Actual Width     :    10.000
    Info (332113): Slack            :    10.000
    Info (332113): ===================================================================
    Info (332113): 
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 3.465
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.465         0.000 pll|altpll_component|pll|clk[0] 
    Info (332119):    18.941         0.000 Clock50 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 pll|altpll_component|pll|clk[0] 
    Info (332119):     2.418         0.000 Clock50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 3.615
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.615         0.000 pll|altpll_component|pll|clk[0] 
    Info (332119):    10.000         0.000 Clock50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 3.465
    Info (332115): -to_clock [get_clocks {pll|altpll_component|pll|clk[0]}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 3.465 
    Info (332115): ===================================================================
    Info (332115): From Node    : PC[8]
    Info (332115): To Node      : PC[3]
    Info (332115): Launch Clock : pll|altpll_component|pll|clk[0]
    Info (332115): Latch Clock  : pll|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):     -0.276     -0.276  R        clock network delay
    Info (332115):     -0.135      0.141     uTco  PC[8]
    Info (332115):     -0.135      0.000 RR  CELL  PC[8]|regout
    Info (332115):      0.455      0.590 RR    IC  imem~38|datad
    Info (332115):      0.514      0.059 RR  CELL  imem~38|combout
    Info (332115):      0.888      0.374 RR    IC  imem~39_RESYN2|datad
    Info (332115):      0.947      0.059 RR  CELL  imem~39_RESYN2|combout
    Info (332115):      1.053      0.106 RR    IC  imem~39|datad
    Info (332115):      1.112      0.059 RR  CELL  imem~39|combout
    Info (332115):      1.232      0.120 RR    IC  imem~45|datad
    Info (332115):      1.291      0.059 RR  CELL  imem~45|combout
    Info (332115):      1.415      0.124 RR    IC  aluimm_D~0|datad
    Info (332115):      1.474      0.059 RF  CELL  aluimm_D~0|combout
    Info (332115):      1.853      0.379 FF    IC  Add2~0|datab
    Info (332115):      1.996      0.143 FF  CELL  Add2~0|cout
    Info (332115):      1.996      0.000 FF    IC  Add2~2|cin
    Info (332115):      2.031      0.035 FR  CELL  Add2~2|cout
    Info (332115):      2.031      0.000 RR    IC  Add2~4|cin
    Info (332115):      2.066      0.035 RF  CELL  Add2~4|cout
    Info (332115):      2.066      0.000 FF    IC  Add2~6|cin
    Info (332115):      2.101      0.035 FR  CELL  Add2~6|cout
    Info (332115):      2.101      0.000 RR    IC  Add2~8|cin
    Info (332115):      2.136      0.035 RF  CELL  Add2~8|cout
    Info (332115):      2.136      0.000 FF    IC  Add2~10|cin
    Info (332115):      2.171      0.035 FR  CELL  Add2~10|cout
    Info (332115):      2.171      0.000 RR    IC  Add2~12|cin
    Info (332115):      2.206      0.035 RF  CELL  Add2~12|cout
    Info (332115):      2.206      0.000 FF    IC  Add2~14|cin
    Info (332115):      2.300      0.094 FR  CELL  Add2~14|cout
    Info (332115):      2.300      0.000 RR    IC  Add2~16|cin
    Info (332115):      2.335      0.035 RF  CELL  Add2~16|cout
    Info (332115):      2.335      0.000 FF    IC  Add2~18|cin
    Info (332115):      2.370      0.035 FR  CELL  Add2~18|cout
    Info (332115):      2.370      0.000 RR    IC  Add2~20|cin
    Info (332115):      2.405      0.035 RF  CELL  Add2~20|cout
    Info (332115):      2.405      0.000 FF    IC  Add2~22|cin
    Info (332115):      2.440      0.035 FR  CELL  Add2~22|cout
    Info (332115):      2.440      0.000 RR    IC  Add2~24|cin
    Info (332115):      2.475      0.035 RF  CELL  Add2~24|cout
    Info (332115):      2.475      0.000 FF    IC  Add2~26|cin
    Info (332115):      2.510      0.035 FR  CELL  Add2~26|cout
    Info (332115):      2.510      0.000 RR    IC  Add2~28|cin
    Info (332115):      2.545      0.035 RF  CELL  Add2~28|cout
    Info (332115):      2.545      0.000 FF    IC  Add2~30|cin
    Info (332115):      2.715      0.170 FF  CELL  Add2~30|combout
    Info (332115):      2.904      0.189 FF    IC  Add2~32|datad
    Info (332115):      2.963      0.059 FF  CELL  Add2~32|combout
    Info (332115):      3.166      0.203 FF    IC  Mux76~1|datad
    Info (332115):      3.225      0.059 FF  CELL  Mux76~1|combout
    Info (332115):      3.335      0.110 FF    IC  Mux76~2|datad
    Info (332115):      3.394      0.059 FF  CELL  Mux76~2|combout
    Info (332115):      3.507      0.113 FF    IC  Equal2~14|datad
    Info (332115):      3.566      0.059 FF  CELL  Equal2~14|combout
    Info (332115):      3.895      0.329 FF    IC  Equal2~18|datab
    Info (332115):      4.075      0.180 FR  CELL  Equal2~18|combout
    Info (332115):      4.256      0.181 RR    IC  Equal2~20|datac
    Info (332115):      4.389      0.133 RR  CELL  Equal2~20|combout
    Info (332115):      4.500      0.111 RR    IC  Equal2~30|datac
    Info (332115):      4.633      0.133 RR  CELL  Equal2~30|combout
    Info (332115):      4.742      0.109 RR    IC  Equal2~39|datad
    Info (332115):      4.801      0.059 RR  CELL  Equal2~39|combout
    Info (332115):      5.260      0.459 RR    IC  PC~41|datad
    Info (332115):      5.319      0.059 RR  CELL  PC~41|combout
    Info (332115):      5.429      0.110 RR    IC  PC~42|datad
    Info (332115):      5.488      0.059 RR  CELL  PC~42|combout
    Info (332115):      5.488      0.000 RR    IC  PC[3]|datain
    Info (332115):      5.530      0.042 RR  CELL  PC[3]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      9.230      9.230           latch edge time
    Info (332115):      8.963     -0.267  R        clock network delay
    Info (332115):      8.995      0.032     uTsu  PC[3]
    Info (332115): 
    Info (332115): Data Arrival Time  :     5.530
    Info (332115): Data Required Time :     8.995
    Info (332115): Slack              :     3.465 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 18.941
    Info (332115): -to_clock [get_clocks {Clock50}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 18.941 
    Info (332115): ===================================================================
    Info (332115): From Node    : HexOut[0]
    Info (332115): To Node      : HEX2[2]
    Info (332115): Launch Clock : pll|altpll_component|pll|clk[0]
    Info (332115): Latch Clock  : Clock50
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     18.460     18.460           launch edge time
    Info (332115):     18.200     -0.260  R        clock network delay
    Info (332115):     18.341      0.141     uTco  HexOut[0]
    Info (332115):     18.341      0.000 RR  CELL  HexOut[0]|regout
    Info (332115):     19.631      1.290 RR    IC  HEX2[2]|datain
    Info (332115):     21.059      1.428 RF  CELL  HEX2[2]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     20.000      0.000  R        clock network delay
    Info (332115):     40.000     20.000  F  oExt  HEX2[2]
    Info (332115): 
    Info (332115): Data Arrival Time  :    21.059
    Info (332115): Data Required Time :    40.000
    Info (332115): Slack              :    18.941 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.215
    Info (332115): -to_clock [get_clocks {pll|altpll_component|pll|clk[0]}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.215 
    Info (332115): ===================================================================
    Info (332115): From Node    : PC[0]
    Info (332115): To Node      : PC[0]
    Info (332115): Launch Clock : pll|altpll_component|pll|clk[0]
    Info (332115): Latch Clock  : pll|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):     -0.261     -0.261  R        clock network delay
    Info (332115):     -0.120      0.141     uTco  PC[0]
    Info (332115):     -0.120      0.000 RR  CELL  PC[0]|regout
    Info (332115):     -0.120      0.000 RR    IC  PC[0]~53|datac
    Info (332115):      0.064      0.184 RR  CELL  PC[0]~53|combout
    Info (332115):      0.064      0.000 RR    IC  PC[0]|datain
    Info (332115):      0.106      0.042 RR  CELL  PC[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):     -0.261     -0.261  R        clock network delay
    Info (332115):     -0.109      0.152      uTh  PC[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     0.106
    Info (332115): Data Required Time :    -0.109
    Info (332115): Slack              :     0.215 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 2.418
    Info (332115): -to_clock [get_clocks {Clock50}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 2.418 
    Info (332115): ===================================================================
    Info (332115): From Node    : HexOut[0]
    Info (332115): To Node      : HEX1[3]
    Info (332115): Launch Clock : pll|altpll_component|pll|clk[0]
    Info (332115): Latch Clock  : Clock50
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    119.990    119.990           launch edge time
    Info (332115):    119.730     -0.260  R        clock network delay
    Info (332115):    119.871      0.141     uTco  HexOut[0]
    Info (332115):    119.871      0.000 RR  CELL  HexOut[0]|regout
    Info (332115):    121.020      1.149 RR    IC  HEX1[3]|datain
    Info (332115):    122.418      1.398 RF  CELL  HEX1[3]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    120.000    120.000           latch edge time
    Info (332115):    120.000      0.000  R        clock network delay
    Info (332115):    120.000      0.000  F  oExt  HEX1[3]
    Info (332115): 
    Info (332115): Data Arrival Time  :   122.418
    Info (332115): Data Required Time :   120.000
    Info (332115): Slack              :     2.418 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 3.615
    Info (332113): Targets: [get_clocks {pll|altpll_component|pll|clk[0]}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 3.615 
    Info (332113): ===================================================================
    Info (332113): Node             : HexOut[0]
    Info (332113): Clock            : pll|altpll_component|pll|clk[0]
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLOCK_50
    Info (332113):      0.571      0.571 RR  CELL  CLOCK_50|combout
    Info (332113):      2.241      1.670 RR    IC  pll|altpll_component|pll|inclk[0]
    Info (332113):     -1.944     -4.185 RR  CELL  pll|altpll_component|pll|clk[0]
    Info (332113):     -1.302      0.642 RR    IC  pll|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):     -1.302      0.000 RR  CELL  pll|altpll_component|_clk0~clkctrl|outclk
    Info (332113):     -0.582      0.720 RR    IC  HexOut[0]|clk
    Info (332113):     -0.260      0.322 RR  CELL  HexOut[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      4.615      4.615           launch edge time
    Info (332113):      4.615      0.000           source latency
    Info (332113):      4.615      0.000           CLOCK_50
    Info (332113):      5.186      0.571 RR  CELL  CLOCK_50|combout
    Info (332113):      6.856      1.670 RR    IC  pll|altpll_component|pll|inclk[0]
    Info (332113):      2.671     -4.185 RR  CELL  pll|altpll_component|pll|clk[0]
    Info (332113):      3.313      0.642 FF    IC  pll|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):      3.313      0.000 FF  CELL  pll|altpll_component|_clk0~clkctrl|outclk
    Info (332113):      4.033      0.720 FF    IC  HexOut[0]|clk
    Info (332113):      4.355      0.322 FF  CELL  HexOut[0]
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :     4.615
    Info (332113): Slack            :     3.615
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 10.000
    Info (332113): Targets: [get_clocks {Clock50}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 10.000 
    Info (332113): ===================================================================
    Info (332113): Node             : CLOCK_50|combout
    Info (332113): Clock            : Clock50
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLOCK_50
    Info (332113):      0.571      0.571 RR  CELL  CLOCK_50|combout
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     10.000     10.000           launch edge time
    Info (332113):     10.000      0.000           source latency
    Info (332113):     10.000      0.000           CLOCK_50
    Info (332113):     10.571      0.571 FF  CELL  CLOCK_50|combout
    Info (332113): 
    Info (332113): Required Width   :     0.000
    Info (332113): Actual Width     :    10.000
    Info (332113): Slack            :    10.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332101): Design is fully constrained for setup requirements
Info (332101): Design is fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 414 megabytes
    Info: Processing ended: Fri Mar 28 17:47:46 2014
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


