  
行政院國家科學委員會專題研究計劃成果報告 
低消耗功率(綠色)與高性能元件之技術開發與可靠性分析 
The Design and Reliability Inspection for Low Power Consumption 
(green) and High Performance CMOSFET   
計畫編號：NSC98-2221-E-390-039- 
執行期間：98 年 08 月 1 日至 99 年 7 月 31 日 
 
主持人：葉文冠       執行機構及單位名稱:高雄大學電機系 
計畫參與人員：許家維 執行機構及單位名稱: 高雄大學電機系 
 
一、中文摘要 
在這個計劃中，我們與聯華電子公司
(UMC) 合作，首先利用目前先進的邏輯製
程技術完成 45 奈米的 SiGe channel 
High-k/Metal gate 金氧半電晶體，其中並
在 SiGe 通道上，覆蓋一層 Si 材料，期望
Si 材料較佳的接面特性，可以提昇載子通
道與閘極結構間的元件特性。本計劃以
SiGe channel 技術來提昇金氧半電晶體
特性，即利用傳輸載子在 SiGe 材料裡的
遷移速率大於在 Si 材料裡的遷移速率，此
SiGe channel 技術的優點在可應用在傳
統元件製程，尤其當前已被廣泛應用的
MOSFET 結構，只需在 PMOS 元件之基
版，額外沈積 SiGe channel，利用相對電
壓校，可由載子遷移率的提升而增加元件
驅動電流，藉此可使元件操作電壓下降，
使的整體元件功耗降低，而達到一綠能元
件之開發，此外，我們也將 SiGe channel
元件套用 High-k/Metal gate 結構，利用
high-k 材料之物理特性，可在相同等校閘
極電容下，使元件之閘極厚度維持固定，
藉此使的元件之閘極漏電流降低，可更有
效的減少功率消耗，發展此一低消耗功率
(綠色)與高性能元件之相關技術。 
 
 
關鍵詞:  SiGe Channel 金氧半電晶體、
HIGH-K/METAL GATE、Low Power。 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
圖一  The schematic illustration of the 
Hf-based high-k/metal gate SiGe 
pMOSFET structure.  
圖 二  Excellent Ion-Ioff 
performance and higher driving 
capability increase were obtained 
with thickness ration = 0.9 (Si 
cap/SiGe=4.6/5nm).  
  
Abstract 
We report the optimism channel 
stack ratio by controlling strained 
SiGe and Si cap layer thickness to 
overcome Ge diffusion and confine 
carriers in strain SiGe layer without 
formation of a significant parasitic 
channel at the interface. By optimizing 
the channel structure, we achieved 
high performance (high mobility and 
driving current) Hf-based high-k/metal 
gate SiGe pMOSFET with appropriate 
VTH [~ -0.3V], low C-V hysteresis (< 
5mV), superior Ion-Ioff, VTH roll-off, 
VTH stability and comparable NBTI 
and HCI reliability to gate stack on Si 
channels. 
 SiGe channel pMOSFETs were 
fabricated using a 32nm high-k/metal 
gate-first CMOS process flow. Thin 
strained Si0.75Ge0.25 with thickness 
5 to 8 nm epi-layers were grown and 
different Si capping layers (4 ~ 7 nm) 
were sequentially deposited. A SiO2 
interfacial layer (IL) was formed 
before high-k layer. Hf-based oxide 
was deposited by atomic layer 
deposition (ALD) method. After the 
gate stack formation with a TiN metal 
electrode, a laser spiking annealing 
and standard backend integration was 
employed (Fig. 1). 
 
Keywords: Fully silicided, HIGH-K , 
METAL GATE, Contact Etch Stop 
Layer,  
 
二、緣由與目的 
 
由於深次微米積體電路技術的持續
發展，目前 VLSI 量產技術已達 45 奈米世
代，西元 2012 年將至 45 奈米世代。然而
短通道效應(short channel effect)與擊穿
現象(punch-through)將非常明顯地發生在
45 奈米以下之元件上，因此以目前完全矽
基底(bulk Si-substrate)形成之金氧半場效
電晶體(MOSFET)很難符合45奈米元件低
漏電流的要求因此需降低閘極絕緣層減少
來金氧半場效電晶體之短通道效應。然
而，由於應用於 45nm 技術之閘極絕緣層
(Gate insulator)厚度將小於 1.5nm，此時
漏電流(Gate leakage)將明顯增加，此不尋
常之絕緣層漏電流將影響元件特性，因此
high-k 材料必需發展以確保 CMOSFET 結
構可以繼續使用。另外 45 奈米以下之元件
特別重視功率消耗問題，所以在低功率產
品上，如何設計出低漏電流的 45 奈米金氧
半場效電晶體是目前半導體廠最重要的使
命之一，而半導體廠最希望能延續傳統
CMOSFET 結構，但因閘極絕緣層與接面
漏電流等問題阻礙 MOSFET 結構的發
展，雖然 high-k 材料不斷進步，但是離量
產仍有一段距離，因此如何合理設計次
45nm 元件金氧半場效電晶體是目前
CMOSFET 元件設計者面臨之課題之一。 
因此在本計畫中，我們將針對
PMOSFET，設計一連串相關實驗與電性
量測，採用 SiGe channel 技術來提昇金氧
半電晶體特性，即利用傳輸載子在 SiGe
材料裡的遷移速率大於在Si材料裡的遷移
速率，此 SiGe channel 技術的優點在可應
用在傳統元件製程，尤其當前已被廣泛應
用的 MOSFET 結構，只需在 PMOS 元件
之基版，額外沈積 SiGe channel，利用相
對電壓校，可由載子遷移率的提升而增加
元件驅動電流，藉此可使元件操作電壓下
降，使的整體元件功耗降低，而達到一綠
能元件之開發，此外，我們也將 SiGe 
channel 元件套用 High-k/Metal gate 結
構，利用 high-k 材料之物理特性，可在相
同等校閘極電容下，使元件之閘極厚度維
持固定，藉此使的元件之閘極漏電流降
低，可更有效的減少功率消耗，發展此一
低消耗功率(綠色)與高性能元件之相關技
術。 
三、結果與討論 
 
在建立 SiGe 製程方面、絕大部分與大致
與邏輯製程相似且可直接套用。圖一說明
此 SiGe channel 元件架構，我們採用不同
SiGe 厚度與不同 Si cap 厚度去最佳化此
製程參數。圖二說明不同製程參數下(Si 
cap/SiGe thickness ratio )，Ion/Ioff 電性
之影響。 
1) 在 SiGe channel 電晶體各類相關電性
量測方面，我們建立一半導體參數量測
實驗室：有(1)探針座(probe station) 可
  
2848-2850. 
 
[6] J. M. Hinckley et al., Phys. Rev. B 
1990. pp. 2912-2926. 
 
[7] Z. Shi et al., Appl. Surf. Sci 2004. 
pp. 248-253. 
 
[8] S. Tam et al., IEEE Trans. Electron 
Devices 1984. pp. 1116-1125. 
 
 
設計理念和新製程技術等，均是目前相當
熱門之主題。部份筆者較感興趣的內容介
紹如下: 
(1)Towards metal-gate/high-k dielectric 
integrations for CMOS：本論文分析各式
各樣 metal-gate 與 high-k dielectric 材料,
並提出合適於目前 VLSI 製程之 solution，
並應用於相關元件上。 
(2)Pd2Si Fully silicidation Gate:本論文提
出一調變功函數的方法與觀念，即利用對
Poly-Si 預掺雜(Pre-doping)之方法來調
變元件功函數，以供 CMOSFET 的設計。 
2. 先進電路(Advanced Circuit,含 design , 
modeling and testing): 
此部份探討目前電路技術之一些新議
題，包括了新理論、新設計理念和新製程
技術等，均是目前產學界相當熱門之主
題。部份筆者較感興趣的內容介紹如下: 
(1) 60% reduction in Inductive-Coupling 
Inter-Chip Link by Current-sensing 
Techniques：本論文利用 current-sensing 
techniques 來減少功率 60%之最佳化設
計。 
(2)Inter-chip Transmission 
Characteristics of Meander Dipole 
Antennas Integrated in 0.18um CMOS 
UWB Transciever Chips: 本論文整合
Meander Dipole Antennas 之 inter-chip 
transmission 特性，並探討應用於 UWB
相關產品之影響。 
3. 先進記憶體製程 (advanced Memory 
processing) 
此部份探討目前先進記憶體製程常應用之
各類產品之新議題，包括了新方法、新界
面設計和新理論等，也是目前相當熱門之
主題。部份筆者較感興趣的內容介紹如下: 
(1) Overview and Future of FeRAM 
Technologies: 本 論 文 分 析 各 式 各 樣
FeRAM Technologies,並提出合適於目前
VLSI 製程之 solution，並應用於相關元件
上，是一值得探討的文章。 
4. Device (含 SOI, RF, high speed, and 
sensor) 
此部份探討目前各類 device 常使用
各類技術，包括了新結構、新材料、新製
程技術、可靠度(reliability) 和新測試方式
等，也是目前相當熱門之主題。部份筆者
較感興趣的內容介紹如下: 
(1)Potential of and Issues with 
multiple-stressor technology (MST) in 
High-Performance 45nm Generation: 本
論文討論 multiple-stressor technology 
應用於 45nm MOSFET 之影響，值得提供
產業界作參考。 
(2)A Fully Analysis Model to evaluate 
Strain Induced by CESL on MOSFET 
performance: 本論文提出一新模型來探
討 CESL 對 MOSFET 件特性之影響，是
一值得探討的文章。 
 (三) 建議 
    1.此次承蒙國科會工程處補助，方得
成行，在此先致上十二萬分的謝意，也希
望爾後國科會及教育部對於參加國際知名
會議之學者均能大力支持。 
    2.國內有不少研究此方面的學者，而
每年也都舉辦相關的國際或國內研討會，
藉此國內外學者能互相切磋交流，甚至彼
此合作，這是相當可喜的現象，也希望國
內的研討會能不斷舉辦下去，並朝世界知
名國際會議目標努力。 
 (四) 攜回資料名稱及內容 
     1.會議論文集壹冊與 CD 一片。 
     2.其他相關會議 call for paper 資料。 
98年度專題研究計畫研究成果彙整表 
計畫主持人：葉文冠 計畫編號：98-2221-E-390-039- 
計畫名稱：低消耗功率(綠色)與高性能元件之技術開發與可靠性分析(I) 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 1 1 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 1 1 100%  
博士生 1 1 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 1 1 100%  
研究報告/技術報告 0 0 100%  
研討會論文 2 1 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 1 1 100%  
博士生 1 1 100%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
 
