# Paper description

- Adaptive posit tensor processing for error-free linear algebra.pdf : 
  L'article parle du traitement tensoriel précis avec un contrôle d'erreur, permettant une algèbre linéaire sans erreur matérielle.

- ADEPNET: A Dynamic-Precision Efficient Posit Multiplier for Neural Networks.pdf :  
L'article propose un multiplicateur posit optimisé pour réduire la puissance et maintenir une précision élevée en deep learning.

- Analysis_of_Posit_and_Bfloat_Arithmetic_of_Real_Numbers_for_Machine_Learning.pdf :  
L'article compare les formats float, posit et bfloat pour optimiser les calculs en intelligence artificielle, chaque format ayant des avantages spécifiques.

- Architecture Generator for Type-3 Unum Posit.pdf :  
L'article développe une architecture matérielle pour l'arithmétique posit, offrant une meilleure précision et portée dynamique que le format floating-point.

- BeatingFloatingPoint.pdf :  
Le document présente les posits comme une alternative plus précise et économe en énergie aux floats, offrant meilleure portée dynamique, précision, et efficacité matérielle.

- beyong floating point.pdf :  
Le document présente un nouveau système numérique basé sur des fonctions exponentielles itérées est proposé pour l'arithmétique informatique, éliminant overflow et underflow.

- Carry Free Adder (CFA).pdf :
L'article présente des implémentations sans retenue d'opérations arithmétiques pour réduire les délais, comparées aux méthodes standard sur FPGA.  

- Comparing posit and IEEE-754 hardware costs.pdf :  
Le système de nombres posit, proposé comme remplacement de l'IEEE-754, présente une précision accrue mais avec des coûts matériels plus élevés, malgré des optimisations possibles.

- Deep Learning Inference on Embedded Devices: posit vs FP.pdf : 
L'article explore l'utilisation du système de nombres posit pour représenter les poids des réseaux neuronaux convolutifs, surpassant les systèmes à point fixe en précision et en utilisation mémoire. 

- Deep learning with approximate computing an energy efficient approach.pdf :  
L'article évalue l'utilisation des posits pour entraîner des réseaux neuronaux profonds, montrant que des posits de 8 bits peuvent remplacer des floats de 32 bits sans compromettre l'exactitude.

- Deep Positron.pdf :  
L'article propose "Deep Positron", une architecture DNN utilisant des posits de ≤8 bits, offrant une meilleure précision et performance que les formats fixes ou flottants.

- Description and compilation of ad-hoc arithmetic operators in the context of High-Level Synthesis - these.pdf :  


- DESIGN OF A POWER EFFICIENT 32- BIT POSIT.pdf :  
Le projet propose une architecture de multiplicateur posit efficace en énergie, utilisant des multiplicateurs plus petits activés selon le besoin, réduisant ainsi la consommation d'énergie de 12% avec peu de surcoût en surface et en temps.

- Dynamic Fused Multiply-Accumulate Posit.pdf :  
L'article propose une unité DFMA pour le format posit, avec des tailles d'exposant variables, offrant une gamme de représentations étendue avec des frais généraux marginaux, adaptée à divers domaines d'application.

- Evaluation of POSIT Arithmetic with Accelerators.pdf :  
L'évaluation des accélérateurs FPGA et GPU pour l'arithmétique Posit(32,2) montre une meilleure précision et une efficacité énergétique supérieure pour les décompositions matricielles, surpassant les FPGA.

- Fast Approximations of Activation Functions in Deep.pdf : 
 L'article propose de nouvelles propriétés arithmétiques pour les Posits, incluant des opérateurs L1 rapides pour DNNs. Les Posits de 8 à 16 bits montrent des performances compétitives et une efficacité mémoire par rapport aux floats de 32 bits.

- FPnew: An Open-Source Multi-Format.pdf :  
L'article présente FPnew, une unité flottante trans-précision configurable pour architectures RISC-V, offrant jusqu'à 1,67x de performance en précision mixte et réduisant l'énergie de 37%.

- FPPU: Design and Implementation of a Pipelined.pdf :  
ChatGPT
L'article présente une unité de traitement complet pour posits intégrée au noyau RISC-V Ibex, offrant des opérations arithmétiques et des conversions avec une augmentation d'aire limitée à 7-15% et peu d'impact sur la précision des réseaux neuronaux.

- GCC_Posit_2022.pdf :  
L'article améliore le compilateur GCC pour supporter les nombres posit en tant qu'alternative au format IEEE-754, en vérifiant la précision des représentations avec des programmes de test.

- Generating_Posit-Based_Accelerators_With_High-Level_Synthesis.pdf :  
L'article intègre le format posit dans la synthèse de haut niveau (HLS), montrant qu'il améliore la précision malgré un coût matériel plus élevé, et propose un schéma hybride pour optimiser l'utilisation des outils classiques.

- Hardware cost evaluation of the posit number system.pdf :
L'article introduit un outil open-source pour comparer les coûts matériels des posits et des floats sur FPGA, montrant que les posits sont plus coûteux en ressources mais offrent une meilleure précision.  

- Hardware Implementation of POSITs and Their Application in FPGAs.pdf :
Cet article présente une étude sur l'implémentation du format POSIT sur FPGA. Les résultats montrent que les unités POSIT, bien que plus précises et dynamiques que les IEEE-754, présentent un surcoût en termes de performance et d'area mais peuvent fonctionner à des fréquences comparables. Un outil générant automatiquement ces unités pour des environnements de développement FPGA est aussi présenté  

- IJCRT2012086-1.pdf :  
Cet article propose une architecture pour un multiplicateur de posit 16 bits modifié, visant à réduire la consommation d'énergie. Le multiplicateur de mantisse est conçu pour une largeur de bits maximale, divisé en unités plus petites activées selon les besoins, ce qui diminue la consommation d'énergie.

- IJCRT2012086.pdf :  
Dans cet article, nous proposons une architecture de multiplicateur posit 16 bits qui réduit la consommation d'énergie en utilisant des multiplicateurs plus petits activés uniquement au besoin.

- IMPLEMENTATION OF HIGH PERFORMANCE POSIT-MULTIPLIER.pdf :  
Dans ce papier, il est dit que le système Posit remplace avantageusement le format IEEE-754, offrant plus de précision et une meilleure efficacité énergétique.

- Les circuits matériels reconfigurables - FPGA .pdf :  

- marto_v2.pdf :  
Le système Posit remplace IEEE-754, offrant plus de précision autour de 1, mais avec des coûts matériels plus élevés.

- Novel Arithmetics in Deep Neural Networks Signal Processing for Autonomous Driving: Challenges and Opportunities.pdf :  
Cet article explore les défis et opportunités des nouvelles arithmétiques pour le traitement des signaux DNN dans les véhicules autonomes.

- PACoGen.pdf :  
Cet article présente PACoGen, un générateur matériel open-source pour les opérations arithmétiques Posit, incluant addition, multiplication et division, avec architectures pipelinées.

- Parameterized Posit Arithmetic Hardware Generator.pdf :  
Cet article propose un générateur d'unités arithmétiques Posit (PAU) paramétrables, comparant leur performance, précision et consommation d'énergie avec celles des unités IEEE 754.

- PDPU: An Open-Source Posit Dot-Product Unit.pdf :  
Cet article présente PDPU, une unité de produit scalaire Posit open-source, optimisée pour l'efficacité des ressources et la rapidité des calculs dans les réseaux de neurones profonds, offrant des réductions significatives de l'aire, de la latence et de la consommation d'énergie.

- PERCIVAL: Open-Source Posit RISC-V Core.pdf : 
Cet article présente PERCIVAL, un cœur RISC-V compatible Posit intégrant des instructions Posit complètes et le quire, offrant une exécution native précise et rapide, tout en permettant une comparaison avec les flottants IEEE 754. 

- PERI-DRAFT1.pdf :  
Cet article propose le premier cœur RISC-V avec support Posit, intégrant une FPU Posit paramétrée dans le noyau SHAKTI C-class. Il décrit l'intégration des instructions Posit et les améliorations pour la commutation entre précision et plage dynamique. Des exemples montrent les avantages de Posit par rapport à IEEE 754-2008.

- PLAM: a Posit Logarithm-Approximate Multiplier.pdf : 
Cet article propose le schéma Posit Logarithm-Approximate Multiplication (PLAM), réduisant la complexité des multiplicateurs Posit pour les réseaux neuronaux. Il montre des réductions d'area, de consommation d'énergie et de latence allant jusqu'à 72.86%, 81.79% et 17.01%, respectivement, sans perte de précision. 

- posit:good,bad,ugly.pdf :  
et article examine les propriétés du système numérique Posit par rapport à IEEE-754, soulignant les avantages, inconvénients et défis, ainsi que les coûts matériels et outils manquants. Il propose d'utiliser les posits comme format de stockage pour combiner leurs avantages avec ceux du flottant classique

- POSITNN: TRAINING DEEP NEURAL NETWORKS WITH MIXED LOW-PRECISION POSIT.pdf :  
Les formats basse précision, comme les posits, réduisent la mémoire, les ressources matérielles et la consommation d'énergie pour l'apprentissage profond. Cette recherche explore l'utilisation des posits pour entraîner des réseaux de neurones convolutifs profonds, montrant que les posits 8 bits peuvent remplacer les floats 32 bits sans affecter la précision.

- Posits_arithmetic.pdf :  

- The Accuracy and Efficiency of Posit Arithmetic.pdf : 
Le papier évalue le module arithmétique Posit (POSAR) par rapport à IEEE 754 FP32, montrant que les posits 16 bits offrent une meilleure précision et efficacité, mais avec 30% de ressources FPGA supplémentaires. 

- Towards the post-ultimate libm.pdf :  
Cet article explore les avancées en matière de fonctions élémentaires correctement arrondies depuis la bibliothèque libultim, montrant que les surcoûts peuvent désormais être réduits à un facteur de 2 à 10.

- Unified Posit_IEEE-754 Vector MAC Unit.pdf :  
Ce papier propose une unité de multiplication-accumulation vectorisée (VMAC) unifiée supportant à la fois les formats Posit et IEEE-754, réduisant l'area de 50% et la consommation d'énergie de 2,9×.

- Universal Coding of the Reals: Alternatives to IEEE Floating Point.pdf :
Nous proposons un cadre modulaire pour représenter les nombres réels, généralisant IEEE, Posit et systèmes flottants similaires. Il unifie plusieurs représentations et introduit de nouvelles variantes.  

- Vectorizing_Posit_Operations_on_RISC-V_for_faster.pdf :  
Nous exploitons l'architecture RISC-V pour optimiser les DNNs en réduisant les bits nécessaires avec le système Posit et en utilisant la vectorisation RISC-V pour accélérer les opérations. Comparé à ARM, les résultats montrent des gains de performance significatifs avec une architecture ouverte RISC-V.

