RTL デザイン (Verilog/VHDL)、タイミング クロージャ、クロック ドメイン クロッシング、高位合成、検証を含む FPGA 開発のパターン。従来の HDL アプローチと最新の HLS アプローチの両方をカバーします。 「、」が記載されている場合に使用します。
