> DATA: 2025-06-26 16:03
> TAGS: [[数字电路设计]]
> Course: #西电数电 
> Author: [ApolloMonasa](https://github.com/ApolloMonasa)
> Pre: [[4.12数码比较器]]
> Next:[[4.14全加器CMOS电路]]


# 4.13加法器概念


> [!NOTE] 各种加法器
> 半加器：只考虑了本位的两个二进制数相加，而不考虑低位的进位；
> 全加器：不只是本位的两个二进制数相加，来自低位的进位也一起相加。
![[Pasted image 20250704160204.png]]
## 一位半加器
![[Pasted image 20250704160343.png]]
## 一位全加器
![[Pasted image 20250704161015.png]]
## 四位串行进位全加器

> [!NOTE] 串行进位全加器
> 将一位全加器的进位端**串行**连接，以实现多位加法功能。
![[Pasted image 20250704161812.png]]





# Reference


---
Recommend Links
