部分笔试经验总结

# 面试

2023年的笔试面试经验并没有总结。基本情况是数字IC面试在聊的过程中就发现了自己基本知识不到位，很多题目答不出，而且项目只有课程项目、毕设还没做、本科的项目完全想不起来

2024年进度：
1. 概论电子 C++开发工程师 现场投递 
对EDA开发还是比较感兴趣的所以投了。
一个礼拜内HR就约好了面试。面试30分钟左右，问的C++问题基本都答上来了，但是项目聊不起来，对方也认为我没有C++的比较大的项目，推我去产品岗，我说不考虑……
2. 合芯科技 数字前端设计or验证统招 官网投递
从投递到hr加我已经过了两个月。做了几页ppt介绍项目，没有问具体的面试题。面试官nice，说话不伤人……我知道我的项目涉及的知识都比较简单（虽然我自己做的时候真的觉得细节问题好多好烦）。被问到自己的优势是什么，回答我没有想好。
下一周就挂了。
3. ？

# 笔试

## 某公司验证笔试
1. SystemVerilog的funcction的input, output, ref 分别怎么写
2. SystemVerilog初始化动态数组，添加到队列
3. 建立和保持时间计算
4. 写约束：有一些包，size有大中小三个等级，各占比确定。
5. 写200~250MHz的随机时钟
6. 写一个类，做一个32bits的Memory，在构造函数里定义深度
7. 状态机和verilog代码

## 某公司笔试
1. 简答：介绍计算机体系结构五级流水线
2. 画图：异步复位同步释放
3. 画图：用NAND设计OR
4. 编程：Verilog生成斐波那契数列，n的最大值是个比较大的数。testbench是输入了10并等20周期


## 某公司笔试
1. 卡诺图简化
2. 连续序列检测机，状态机图、verilog以及其他简便实现此功能的方法的电路图
3. 四选一MUX实现十六选一最少需要几个？
4. 分析一个电路图存在的问题。两个触发器共用时钟，输出连到一个与门，再连到另一个使用其他时钟的触发器
5. 设计一个简单的连续采样模块，要求不使用FIFO，画出电路图并写出约束文件。输入：10MHZ时钟及其域下的8bits信号；40MHZ采样时钟，出自同一PPL但是初始相位差不确定
6. Tskew给了范围并且已知T, TCQ, TSU,THOLD, 求满足时序要求的Tcom范围并画图
7. 设计动态时钟切换电路，输入时钟是两个异步不同源不同频时钟
8. 用tcl/perl实现：对文档内容逆排序；删除第100行及以前的.v后的内容；在上述末尾加上“ \”



## 某公司笔试
只记了一些疑惑点：
1. Verilog有这样的写法吗：assign sig1 = (a<=1) ? 1 : 0
2. Verilog的宏定义，如果写在不同文件里会不会覆盖，undef是什么
3. dc_shell的创建时钟命令
4. 类的随机相关，约束里可以包含其他函数吧？


# 笔试错题


## 时序路径
时序路径是一个点到点的数据通路， 数据沿着时序路径进行传递。每条时序路径有一个起点(Startpoint)和一个终点(Endpoint)。

起点定义为:

　　 · 输入端口；

　　· 触发器或寄存器的时钟引脚。

终点定义为:

　　· 输出端口；

　　· 时序器件的除时钟引脚外的所有输人引脚。

这样， 时序路径可以是输入端口到寄存器、 寄存器到寄存器、 寄存器到输出端口、 输入端口到输出端口。