#Github návod
###Vytváření projektu
'''
1)není vhodné volit název projektu nebo cestu s diakritikou nebo mezerami
2)RTL project
3)Přídání zdrojů přez create file v kroku add sources a nastavení VHDL kodu(dá se udělat i potom)
4)Add constrains není zatim nutné
5)Jako desku jsem zvolil Nexys A7-50T
'''
###Add sources
'''
pokud jsem to neudělal v předchozím kroku je nutné vytvořit kod
1)File
2)Add Sources
3)Add or create simulation sources
4)create a new VHDL
'''
###Simulace
'''
1)Flow
2)Run Simulation
3)Run Behavioral Simulation
4)run Vivado simulator.
5)Potom je dobré po zobrazení simulace kliknout na tlačitko fit které mi roztahne simulaci hezky na cele okno
'''
