<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:18:41.1841</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.11.07</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0152560</applicationNumber><claimCount>19</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>표시 장치 및 이의 제조 방법</inventionTitle><inventionTitleEng>DISPLAY APPARATUS AND METHOD FOR FABRICATING THE  SAME</inventionTitleEng><openDate>2025.05.15</openDate><openNumber>10-2025-0067219</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/121</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 77/10</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/131</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/126</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/12</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 71/60</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/35</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2016.01.01)</ipcDate><ipcNumber>G09G 3/3233</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 표시 장치가 제공된다. 표시 장치는 기판, 회로층, 및 소자층을 포함한다. 상기 회로층은, 상기 기판 상에 배치된 제1 반도체층, 상기 제1 반도체층을 덮는 제1 게이트 절연층, 상기 제1 게이트 절연층 상에 배치된 제1 게이트 도전층, 상기 제1 게이트 도전층을 덮는 제2 게이트 절연층, 상기 제2 게이트 절연층 상에 배치된 제2 게이트 도전층, 상기 제2 게이트 도전층을 덮는 제1 층간 절연층, 상기 제1 층간 절연층 상에 배치된 제2 반도체층, 상기 제2 반도체층을 덮는 제3 게이트 절연층, 상기 제3 게이트 절연층 상에 배치된 제3 게이트 도전층, 및 상기 제3 게이트 도전층을 덮는 제2 층간 절연층을 포함한다. 상기 제2 게이트 도전층은, 제1 전원을 전달하는 제1 전원 배선을 포함한다. 상기 제1 게이트 도전층은, 상기 제1 전원 배선의 일부와 중첩되는 제1 커패시터 전극을 포함한다. 상기 제2 반도체층은, 상기 제1 커패시터 전극과 전기적으로 연결되는 제1 커패시터 보조 전극을 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 발광 영역들이 배열된 표시 영역을 포함한 기판; 상기 기판 상에 배치되는 회로층; 및 상기 회로층 상에 배치되는 소자층을 포함하고,상기 회로층은,상기 기판 상에 배치된 제1 반도체층;상기 제1 반도체층을 덮는 제1 게이트 절연층;상기 제1 게이트 절연층 상에 배치된 제1 게이트 도전층;상기 제1 게이트 도전층을 덮는 제2 게이트 절연층;상기 제2 게이트 절연층 상에 배치된 제2 게이트 도전층;상기 제2 게이트 도전층을 덮는 제1 층간 절연층;상기 제1 층간 절연층 상에 배치된 제2 반도체층;상기 제2 반도체층을 덮는 제3 게이트 절연층;상기 제3 게이트 절연층 상에 배치된 제3 게이트 도전층; 및상기 제3 게이트 도전층을 덮는 제2 층간 절연층을 포함하고,상기 제2 게이트 도전층은, 제1 전원을 전달하는 제1 전원 배선을 포함하며,상기 제1 게이트 도전층은, 상기 제1 전원 배선의 일부와 중첩되는 제1 커패시터 전극을 포함하고,상기 제2 반도체층은, 상기 제1 커패시터 전극과 전기적으로 연결되는 제1 커패시터 보조 전극을 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>2. 제1 항에 있어서,상기 소자층은, 상기 발광 영역들에 각각 배치되는 발광 소자들을 포함하며,상기 회로층은, 상기 발광 소자들과 각각 전기적으로 연결되고 상호 나란하게 배열되는 발광 화소 구동부들을 포함하고,상기 발광 화소 구동부들 각각은,제1 노드와 제2 노드 사이에 전기적으로 연결되는 제1 트랜지스터; 상기 제1 전원 배선과 제3 노드 사이에 전기적으로 연결되는 제1 화소 커패시터;데이터 신호를 전달하는 데이터 배선과 상기 제3 노드 사이에 전기적으로 연결되는 제2 트랜지스터;상기 제2 노드와 상기 제3 노드 사이에 전기적으로 연결되는 제3 트랜지스터; 및게이트 초기화 전압을 전달하는 게이트 초기화 전압 배선과 상기 제3 노드 사이에 전기적으로 연결되는 제4 트랜지스터를 포함하며,상기 제1 노드는 상기 제1 트랜지스터의 제1 전극과 전기적으로 연결되고,상기 제2 노드는 상기 제1 트랜지스터의 제2 전극과 전기적으로 연결되며,상기 제3 노드는 상기 제1 트랜지스터의 게이트 전극과 전기적으로 연결되는 표시 장치.</claim></claimInfo><claimInfo><claim>3. 제2 항에 있어서,상기 제1 트랜지스터 및 상기 제2 트랜지스터 각각은 상기 제1 반도체층에 배치되는 채널부, 제1 전극부 및 제2 전극부와, 상기 제1 게이트 도전층에 배치되고 상기 채널부와 중첩되는 게이트 전극을 포함하고,상기 제3 트랜지스터 및 상기 제4 트랜지스터 각각은, 상기 제2 반도체층에 배치되는 채널부, 제1 전극부 및 제2 전극부와, 상기 제3 게이트 도전층에 배치되고 상기 채널부와 중첩되는 게이트 전극, 및 상기 제2 게이트 도전층에 배치되고 상기 채널부 및 상기 게이트 전극과 중첩되는 차광 전극을 포함하며,상기 제1 전극부는 상기 채널부의 일측에 연결되고,상기 제2 전극부는 상기 채널부의 다른 일측에 연결되며,상기 제2 반도체층 중 상기 제3 트랜지스터의 채널부 및 상기 제4 트랜지스터의 채널부를 제외한 나머지 일부는 도전성을 가지는 표시 장치.</claim></claimInfo><claimInfo><claim>4. 제3 항에 있어서,상기 제1 트랜지스터의 게이트 전극은, 상기 제1 커패시터 전극 중 상기 제1 트랜지스터의 채널부와 중첩되는 일부로 마련되고,상기 제1 화소 커패시터는, 상기 제1 커패시터 전극과 상기 제1 전원 배선 간의 중첩 영역 및 상기 제1 커패시터 보조 전극과 상기 제1 전원 배선 간의 중첩 영역에 의해 마련되는 표시 장치.</claim></claimInfo><claimInfo><claim>5. 제4 항에 있어서,상기 회로층은,상기 제2 층간 절연층 상에 배치된 제1 소스 드레인 도전층;상기 제1 소스 드레인 도전층을 덮는 제1 평탄화층;상기 제1 평탄화층 상에 배치된 제2 소스 드레인 도전층; 및상기 제2 소스 드레인 도전층을 덮는 제2 평탄화층을 더 포함하고,상기 제1 소스 드레인 도전층은, 상기 제3 트랜지스터의 제2 전극부 및 상기 제4 트랜지스터의 제2 전극부와 상기 제1 트랜지스터의 게이트 전극 사이를 전기적으로 연결하는 게이트 연결 전극을 더 포함하며,상기 게이트 연결 전극은, 상기 게이트 연결 전극의 일측과 중첩되는 제1 커패시터 연결홀을 통해, 상기 제1 커패시터 전극 및 상기 제1 커패시터 보조 전극과 전기적으로 연결되고,상기 제1 커패시터 연결홀은 상기 제2 층간 절연층, 상기 제3 게이트 절연층, 상기 제1 커패시터 보조 전극, 상기 제1 층간 절연층, 및 상기 제2 게이트 절연층을 관통하는 표시 장치.</claim></claimInfo><claimInfo><claim>6. 제5 항에 있어서,상기 제1 커패시터 보조 전극은 상기 제1 커패시터 연결홀 및 상기 게이트 연결 전극을 통해 상기 제1 커패시터 전극과 전기적으로 연결되는 표시 장치.</claim></claimInfo><claimInfo><claim>7. 제5 항에 있어서,상기 제2 트랜지스터는 스캔 기입 배선의 스캔 기입 신호에 의해 턴온되고,상기 발광 화소 구동부들 각각은,상기 스캔 기입 배선과 상기 제3 노드 사이에 전기적으로 연결되는 제2 화소 커패시터;상기 제1 전원 배선과 상기 제1 노드 사이에 전기적으로 연결되는 제5 트랜지스터;상기 제2 노드와 제4 노드 사이에 전기적으로 연결되는 제6 트랜지스터; 및애노드 초기화 전압을 전달하는 애노드 초기화 전압 배선과, 상기 제4 노드 사이에 전기적으로 연결되는 제7 트랜지스터를 더 포함하고,상기 제4 노드는 상기 발광 소자들 중 하나의 발광 소자와 전기적으로 연결되는 표시 장치.</claim></claimInfo><claimInfo><claim>8. 제7 항에 있어서,상기 제1 게이트 도전층은, 상기 스캔 기입 배선을 더 포함하고,상기 제2 반도체층은, 상기 제3 트랜지스터의 제2 전극부 및 상기 제4 트랜지스터의 제2 전극부와 연결되며 상기 스캔 기입 배선의 일부와 중첩되는 제2 커패시터 전극을 더 포함하며,상기 제2 게이트 도전층은, 상기 제2 커패시터 전극과 전기적으로 연결되는 제2 커패시터 보조 전극을 더 포함하고,상기 제2 화소 커패시터는, 상기 제2 커패시터 전극과 상기 스캔 기입 배선 간의 중첩 영역 및 상기 제2 커패시터 보조 전극과 상기 스캔 기입 배선 간의 중첩 영역에 의해 마련되는 표시 장치.</claim></claimInfo><claimInfo><claim>9. 제8 항에 있어서,상기 제2 트랜지스터의 게이트 전극은, 상기 스캔 기입 배선 중 상기 제2 트랜지스터의 채널부와 중첩되는 다른 일부로 마련되는 표시 장치.</claim></claimInfo><claimInfo><claim>10. 제8 항에 있어서,상기 게이트 연결 전극은 상기 게이트 연결 전극의 다른 일측과 중첩되는 제2 커패시터 연결홀을 통해, 상기 제2 커패시터 전극 및 상기 제2 커패시터 보조 전극과 전기적으로 연결되며,상기 제2 커패시터 연결홀은, 상기 제2 층간 절연층, 상기 제3 게이트 절연층, 상기 제2 커패시터 전극 및 상기 제1 층간 절연층을 관통하고, 상기 제2 커패시터 보조 전극에 접하는 표시 장치.</claim></claimInfo><claimInfo><claim>11. 제10 항에 있어서,상기 제2 커패시터 보조 전극은 상기 제2 커패시터 연결홀 및 상기 게이트 연결 전극을 통해 상기 제2 커패시터 전극과 전기적으로 연결되는 표시 장치.</claim></claimInfo><claimInfo><claim>12. 발광 영역들이 배열된 표시 영역을 포함한 기판; 상기 기판 상에 배치되는 회로층; 및 상기 회로층 상에 배치되는 소자층을 포함하고,상기 회로층은,상기 기판 상에 배치된 제1 반도체층;상기 제1 반도체층을 덮는 제1 게이트 절연층;상기 제1 게이트 절연층 상에 배치된 제1 게이트 도전층;상기 제1 게이트 도전층을 덮는 제2 게이트 절연층;상기 제2 게이트 절연층 상에 배치된 제2 게이트 도전층;상기 제2 게이트 도전층을 덮는 제1 층간 절연층;상기 제1 층간 절연층 상에 배치된 제2 반도체층;상기 제2 반도체층을 덮는 제3 게이트 절연층;상기 제3 게이트 절연층 상에 배치된 제3 게이트 도전층;상기 제3 게이트 도전층을 덮는 제2 층간 절연층;상기 제2 층간 절연층 상에 배치된 제1 소스 드레인 도전층;상기 제1 소스 드레인 도전층을 덮는 제1 평탄화층;상기 제1 평탄화층 상에 배치된 제2 소스 드레인 도전층; 및상기 제2 소스 드레인 도전층을 덮는 제2 평탄화층을 포함하며,상기 소자층은, 상기 발광 영역들에 각각 배치되는 발광 소자들을 포함하고,상기 회로층은, 상기 발광 소자들과 각각 전기적으로 연결되며 상호 나란하게 배열되는 발광 화소 구동부들을 포함하고,상기 발광 화소 구동부들 각각은,제1 노드와 제2 노드 사이에 전기적으로 연결되는 제1 트랜지스터; 및제1 전원을 전달하는 제1 전원 배선과 제3 노드 사이에 전기적으로 연결되는 제1 화소 커패시터를 포함하며,상기 제1 노드는 상기 제1 트랜지스터의 제1 전극과 전기적으로 연결되고,상기 제2 노드는 상기 제1 트랜지스터의 제2 전극과 전기적으로 연결되며,상기 제3 노드는 상기 제1 트랜지스터의 게이트 전극과 전기적으로 연결되고,상기 제1 화소 커패시터는 제1 커패시터 전극과 상기 제1 전원 배선 간의 중첩 영역 및 제1 커패시터 보조 전극과 상기 제1 전원 배선 간의 중첩 영역에 의해 마련되며,상기 제1 커패시터 전극은 상기 제1 게이트 도전층에 배치되고 상기 제1 트랜지스터의 게이트 전극을 포함하며,상기 제1 전원 배선은 상기 제2 게이트 도전층에 배치되고,상기 제1 커패시터 보조 전극은 상기 제2 반도체층에 배치되고, 게이트 연결 전극 및 상기 게이트 연결 전극의 일단과 중첩되는 제1 커패시터 연결홀을 통해 상기 제1 커패시터 전극과 전기적으로 연결되며, 상기 게이트 연결 전극은 상기 제1 소스 드레인 도전층에 배치되고,상기 제1 커패시터 연결홀은 상기 제2 층간 절연층, 상기 제3 게이트 절연층, 상기 제1 커패시터 보조 전극, 상기 제1 층간 절연층, 및 상기 제2 게이트 절연층을 관통하는 표시 장치.</claim></claimInfo><claimInfo><claim>13. 제12 항에 있어서,상기 발광 화소 구동부들 각각은,데이터 신호를 전달하는 데이터 배선과 상기 제3 노드 사이에 전기적으로 연결되고, 스캔 기입 배선의 스캔 기입 신호에 의해 턴온되는 제2 트랜지스터;상기 제2 노드와 상기 제3 노드 사이에 전기적으로 연결되는 제3 트랜지스터; 및게이트 초기화 전압을 전달하는 게이트 초기화 전압 배선과 상기 제3 노드 사이에 전기적으로 연결되는 제4 트랜지스터;상기 스캔 기입 배선과 상기 제3 노드 사이에 전기적으로 연결되는 제2 화소 커패시터;상기 제1 전원 배선과 상기 제1 노드 사이에 전기적으로 연결되는 제5 트랜지스터;상기 제2 노드와 제4 노드 사이에 전기적으로 연결되는 제6 트랜지스터; 및애노드 초기화 전압을 전달하는 애노드 초기화 전압 배선과, 상기 제4 노드 사이에 전기적으로 연결되는 제7 트랜지스터를 더 포함하며,상기 제1 트랜지스터, 상기 제2 트랜지스터, 상기 제5 트랜지스터, 상기 제6 트랜지스터 및 상기 제7 트랜지스터 각각은 상기 제1 반도체층에 배치되는 채널부, 제1 전극부 및 제2 전극부와, 상기 제1 게이트 도전층에 배치되고 상기 채널부와 중첩되는 게이트 전극을 포함하고,상기 제3 트랜지스터 및 상기 제4 트랜지스터 각각은, 상기 제2 반도체층에 배치되는 채널부, 제1 전극부 및 제2 전극부와, 상기 제3 게이트 도전층에 배치되고 상기 채널부와 중첩되는 게이트 전극, 및 상기 제2 게이트 도전층에 배치되고 상기 채널부 및 상기 게이트 전극과 중첩되는 차광 전극을 포함하며,상기 제1 전극부는 상기 채널부의 일측에 연결되고,상기 제2 전극부는 상기 채널부의 다른 일측에 연결되며,상기 제2 반도체층 중 상기 제3 트랜지스터의 채널부 및 상기 제4 트랜지스터의 채널부를 제외한 나머지 일부는 도전성을 가지는 표시 장치.</claim></claimInfo><claimInfo><claim>14. 제13 항에 있어서,상기 제2 화소 커패시터는 제2 커패시터 전극과 상기 스캔 기입 배선 간의 중첩 영역 및 제2 커패시터 보조 전극과 상기 스캔 기입 배선 간의 중첩 영역에 의해 마련되며,상기 스캔 기입 배선은 상기 제1 게이트 도전층에 배치되고,상기 제2 커패시터 전극은 상기 제2 반도체층에 배치되고 상기 제3 트랜지스터의 제2 전극부 및 상기 제4 트랜지스터의 제2 전극부와 연결되며,상기 제2 커패시터 보조 전극은 상기 제2 게이트 도전층에 배치되고, 상기 게이트 연결 전극 및 상기 게이트 연결 전극의 다른 일단과 중첩되는 제2 커패시터 연결홀을 통해, 상기 제2 커패시터 전극과 전기적으로 연결되며, 상기 제2 커패시터 연결홀은 상기 제2 층간 절연층, 상기 제3 게이트 절연층, 상기 제2 커패시터 전극 및 상기 제1 층간 절연층을 관통하고, 상기 제2 커패시터 보조 전극에 접하는 표시 장치.</claim></claimInfo><claimInfo><claim>15. 발광 영역들이 배열된 표시 영역을 포함한 기판을 마련하는 단계; 및상기 기판 상에, 상호 나란하게 배열된 발광 화소 구동부들을 포함한 회로층을 배치하는 단계를 포함하고,상기 발광 화소 구동부들 각각은,제1 노드와 제2 노드 사이에 전기적으로 연결되는 제1 트랜지스터; 및제1 전원을 전달하는 제1 전원 배선과 제3 노드 사이에 전기적으로 연결되는 제1 화소 커패시터를 포함하며,상기 제1 노드는 상기 제1 트랜지스터의 제1 전극과 전기적으로 연결되고,상기 제2 노드는 상기 제1 트랜지스터의 제2 전극과 전기적으로 연결되며,상기 제3 노드는 상기 제1 트랜지스터의 게이트 전극과 전기적으로 연결되고,상기 회로층을 배치하는 단계는,기판 상에 제1 반도체층을 배치하는 단계;상기 제1 반도체층을 덮는 제1 게이트 절연층을 배치하는 단계;상기 제1 게이트 절연층 상에 제1 게이트 도전층을 배치하는 단계;상기 제1 게이트 도전층을 덮는 제2 게이트 절연층을 배치하는 단계;상기 제2 게이트 절연층 상에 제2 게이트 도전층을 배치하는 단계;상기 제2 게이트 도전층을 덮는 제1 층간 절연층을 배치하는 단계;상기 제1 층간 절연층 상에 제2 반도체층을 배치하는 단계;상기 제2 반도체층을 덮는 제3 게이트 절연층을 배치하는 단계;상기 제3 게이트 절연층 상에 제3 게이트 도전층을 배치하는 단계;상기 제3 게이트 도전층을 덮는 제2 층간 절연층을 배치하는 단계;상기 제2 층간 절연층, 상기 제3 게이트 절연층, 상기 제2 반도체층, 상기 제1 층간 절연층, 상기 제2 게이트 절연층 및 상기 제1 게이트 절연층 중 상기 제1 층간 절연층을 포함한 둘 이상의 층들을 관통하는 제1 콘택홀들을 배치하는 단계; 상기 제2 층간 절연층 및 상기 제3 게이트 절연층 중 적어도 하나를 관통하는 적어도 하나의 제2 콘택홀을 배치하는 단계;상기 제2 층간 절연층 상에 제1 소스 드레인 도전층을 배치하는 단계;제1 소스 드레인 도전층을 덮는 제1 평탄화층을 배치하는 단계;제1 평탄화층 상에 제2 소스 드레인 도전층을 배치하는 단계; 및제2 소스 드레인 도전층을 덮는 제2 평탄화층을 배치하는 단계를 포함하고,상기 제2 게이트 도전층은, 상기 제1 전원 배선을 포함하며,상기 제1 게이트 도전층은, 상기 제1 전원 배선의 일부와 중첩되는 제1 커패시터 전극을 포함하고,상기 제2 반도체층은, 상기 제1 커패시터 전극과 전기적으로 연결되는 제1 커패시터 보조 전극을 포함하며,상기 제1 소스 드레인 도전층은 상기 제1 커패시터 전극 및 상기 제1 커패시터 보조 전극과 전기적으로 연결되는 게이트 연결 전극을 포함하고,상기 제1 트랜지스터의 게이트 전극은 상기 제1 커패시터 전극의 일부로 마련되며,상기 제1 커패시터 보조 전극은 상기 게이트 연결 전극 및 상기 게이트 연결 전극의 일단과 중첩되는 제1 커패시터 연결홀을 통해 상기 제1 커패시터 전극과 전기적으로 연결되고, 상기 제1 콘택홀들은, 상기 제2 층간 절연층, 상기 제3 게이트 절연층, 상기 제1 커패시터 보조 전극, 상기 제1 층간 절연층, 및 상기 제2 게이트 절연층을 관통하는 상기 제1 커패시터 연결홀을 포함하며, 상기 제1 화소 커패시터는 제1 커패시터 전극과 상기 제1 전원 배선 간의 중첩 영역 및 제1 커패시터 보조 전극 각각과 상기 제1 전원 배선 간의 중첩 영역에 의해 마련되는 표시 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>16. 제15 항에 있어서,상기 발광 화소 구동부들 각각은,데이터 신호를 전달하는 데이터 배선과 상기 제3 노드 사이에 전기적으로 연결되고, 스캔 기입 배선의 스캔 기입 신호에 의해 턴온되는 제2 트랜지스터;상기 제2 노드와 상기 제3 노드 사이에 전기적으로 연결되는 제3 트랜지스터; 및게이트 초기화 전압을 전달하는 게이트 초기화 전압 배선과 상기 제3 노드 사이에 전기적으로 연결되는 제4 트랜지스터;상기 스캔 기입 배선과 상기 제3 노드 사이에 전기적으로 연결되는 제2 화소 커패시터;상기 제1 전원 배선과 상기 제1 노드 사이에 전기적으로 연결되는 제5 트랜지스터;상기 제2 노드와 제4 노드 사이에 전기적으로 연결되는 제6 트랜지스터; 및애노드 초기화 전압을 전달하는 애노드 초기화 전압 배선과, 상기 제4 노드 사이에 전기적으로 연결되는 제7 트랜지스터를 더 포함하며,상기 제1 트랜지스터, 상기 제2 트랜지스터, 상기 제5 트랜지스터, 상기 제6 트랜지스터 및 상기 제7 트랜지스터 각각은 상기 제1 반도체층에 배치되는 채널부, 제1 전극부 및 제2 전극부와, 상기 제1 게이트 도전층에 배치되고 상기 채널부와 중첩되는 게이트 전극을 포함하고,상기 제3 트랜지스터 및 상기 제4 트랜지스터 각각은, 상기 제2 반도체층에 배치되는 채널부, 제1 전극부 및 제2 전극부와, 상기 제3 게이트 도전층에 배치되고 상기 채널부와 중첩되는 게이트 전극, 및 상기 제2 게이트 도전층에 배치되고 상기 채널부 및 상기 게이트 전극과 중첩되는 차광 전극을 포함하며,상기 제1 전극부는 상기 채널부의 일측에 연결되고,상기 제2 전극부는 상기 채널부의 다른 일측에 연결되며,상기 제2 반도체층 중 상기 제3 트랜지스터의 채널부 및 상기 제4 트랜지스터의 채널부를 제외한 나머지 일부는 도전성을 가지는 표시 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>17. 제16 항에 있어서,상기 제1 게이트 도전층은, 상기 스캔 기입 배선을 더 포함하고,상기 제2 반도체층은, 상기 제3 트랜지스터의 제2 전극부 및 상기 제4 트랜지스터의 제2 전극부와 연결되며 상기 스캔 기입 배선의 일부와 중첩되는 제2 커패시터 전극을 더 포함하며,상기 제2 게이트 도전층은, 상기 제2 커패시터 전극과 전기적으로 연결되는 제2 커패시터 보조 전극을 더 포함하고,상기 제2 커패시터 보조 전극은 상기 게이트 연결 전극 및 상기 게이트 연결 전극의 다른 일단과 중첩되는 제2 커패시터 연결홀을 통해, 상기 제2 커패시터 전극과 전기적으로 연결되며,상기 제1 콘택홀들은, 상기 제2 층간 절연층, 상기 제3 게이트 절연층, 상기 제2 커패시터 전극 및 상기 제1 층간 절연층을 관통하는 상기 제2 커패시터 연결홀을 더 포함하고,상기 제2 화소 커패시터는, 상기 제2 커패시터 전극과 상기 스캔 기입 배선 간의 중첩 영역 및 상기 제2 커패시터 보조 전극과 상기 스캔 기입 배선 간의 중첩 영역에 의해 마련되는 표시 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>18. 제17 항에 있어서,상기 제1 콘택홀들을 배치하는 단계에서, 상기 제2 커패시터 연결홀은 상기 제2 커패시터 보조 전극에 접하는 표시 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>19. 제16 항에 있어서,상기 제1 콘택홀들을 배치하는 단계에서의 식각 재료는 사불화탄소(CF4) 및 산소(O2)를 포함하고,상기 제2 콘택홀을 배치하는 단계에서의 식각 재료는 사불화탄소(CF4) 및 아르곤(Ar)을 포함하는 표시 장치의 제조 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기 용인시 기흥구...</address><code>120120164552</code><country>대한민국</country><engName>Samsung Display Co., Ltd.</engName><name>삼성디스플레이 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>KIM, Sun Ho</engName><name>김선호</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>KO, Yoo Min</engName><name>고유민</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>PARK, Ju Chan</engName><name>박주찬</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>LEE, Pil Suk</engName><name>이필석</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>CHOI, Chung Sock</engName><name>최충석</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 서초구 남부순환로 ****, *층(서초동, 한원빌딩)</address><code>920071001019</code><country>대한민국</country><engName>KASAN IP &amp; LAW FIRM</engName><name>특허법인가산</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.11.07</receiptDate><receiptNumber>1-1-2023-1228249-52</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230152560.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93431a24b4618a3c861f096ae3b511507956aae4f5c4d9f1d047f78c0818393e5256cb6382d3cd3024a7693a0d0f24028e1d769bcdb2477016</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf2d1fbb3c52754cf5064c0750ebe615da4dac99b78921420581c0ae63e829d95d4a9fb5251fea37821e5e002e7d14e4aaf8e4e91c25ccff66</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>