----------------
; Command Info ;
----------------
Report Timing: Found 20 setup paths (20 violated).  Worst case slack is -15.228 

Tcl Command:
    report_timing -append -setup -show_routing -file output_files/timing_report/afu_default_2_slow_900mv_0c_setup.rpt -to_clock [get_clocks {u0|dcp_iopll|dcp_iopll|clk1x}] -npaths 20

Options:
    -to_clock [get_clocks {u0|dcp_iopll|dcp_iopll|clk1x}] 
    -setup 
    -npaths 20 
    -show_routing 
    -file {output_files/timing_report/afu_default_2_slow_900mv_0c_setup.rpt} 
    -append 

Snapshot:
    final

Delay Model:
    Slow 900mV 0C Model

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Summary of Paths                                                                                                                                                                                                                                                                                                                          ;
+---------+---------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                     ; To Node                                                                                                  ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -15.228 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.041     ; 20.579     ;
; -15.226 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.041     ; 20.576     ;
; -15.220 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[4] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.041     ; 20.569     ;
; -15.216 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[5] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.041     ; 20.564     ;
; -15.215 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[7] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.041     ; 20.562     ;
; -15.215 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[0] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.041     ; 20.563     ;
; -15.213 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[3] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.041     ; 20.564     ;
; -15.207 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[1] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.041     ; 20.557     ;
; -15.186 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[5] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.041     ; 20.534     ;
; -15.185 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[4] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.041     ; 20.534     ;
; -15.184 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[7] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.041     ; 20.531     ;
; -15.172 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[1] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.041     ; 20.522     ;
; -15.169 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.041     ; 20.520     ;
; -15.167 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.041     ; 20.517     ;
; -15.164 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.041     ; 20.514     ;
; -15.161 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[4] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.041     ; 20.510     ;
; -15.161 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[3] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.041     ; 20.512     ;
; -15.160 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[0] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.041     ; 20.508     ;
; -15.157 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[5] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.041     ; 20.505     ;
; -15.156 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[7] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.041     ; 20.503     ;
+---------+---------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+

Path #1: Setup slack is -15.228 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                         ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6]      ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Data Arrival Time  ; 30.295                                                                                                        ;
; Data Required Time ; 15.067                                                                                                        ;
; Slack              ; -15.228 (VIOLATED)                                                                                            ;
+--------------------+---------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.041 ;       ;             ;            ;       ;       ;
; Data Delay                ; 20.579 ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.716       ; 100        ; 9.716 ; 9.716 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 9     ; 0.003       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 12    ; 14.503      ; 70         ; 0.000 ; 2.166 ;
;    uTco                   ;        ; 1     ; 1.814       ; 9          ; 1.814 ; 1.814 ;
;    Routing Element        ;        ; 60    ; 4.259       ; 21         ; 0.000 ; 0.121 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.337       ; 100        ; 8.337 ; 8.337 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                      ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                   ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                          ;
; 9.716    ; 9.716   ;    ;      ;        ;                                     ;            ; clock path                                                                                                                ;
;   9.716  ;   9.716 ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                       ;
;   9.716  ;   0.000 ;    ;      ; 111    ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0             ;
; 30.295   ; 20.579  ;    ;      ;        ;                                     ;            ; data path                                                                                                                 ;
;   11.530 ;   1.814 ; FF ; uTco ; 1      ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0|resulta[11]      ;
;   11.530 ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y99_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   11.577 ;   0.047 ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y99_N0_I225      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   11.695 ;   0.118 ; FF ; RE   ; 1      ; R3_X100_Y99_N0_I7                   ; High Speed ; H3                                                                                                                        ;
;   11.813 ;   0.118 ; FF ; RE   ; 1      ; C4_X101_Y100_N0_I23                 ; High Speed ; V4                                                                                                                        ;
;   11.910 ;   0.097 ; FF ; RE   ; 1      ; R6_X96_Y100_N0_I37                  ; High Speed ; H6                                                                                                                        ;
;   12.019 ;   0.109 ; FF ; RE   ; 1      ; C4_X100_Y101_N0_I21                 ; High Speed ; V4                                                                                                                        ;
;   12.134 ;   0.115 ; FF ; RE   ; 1      ; R3_X98_Y101_N0_I20                  ; High Speed ; H3                                                                                                                        ;
;   12.214 ;   0.080 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y101_N0_I32 ; High Speed ; LAB_LINE                                                                                                                  ;
;   12.265 ;   0.051 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y101_N0_I65       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   12.266 ;   0.001 ;    ; IC   ; 64     ; MPDSP_X100_Y101_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|by[11]                ;
;   14.087 ;   1.821 ; FR ; CELL ; 17     ; MPDSP_X100_Y101_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|resulta[19]           ;
;   14.087 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y101_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   14.144 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y101_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   14.239 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y101_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   14.344 ;   0.105 ; RR ; RE   ; 1      ; C4_X97_Y102_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   14.445 ;   0.101 ; RR ; RE   ; 1      ; R6_X98_Y102_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   14.566 ;   0.121 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y102_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   14.602 ;   0.036 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y102_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   14.602 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y102_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|bx[17]                ;
;   16.665 ;   2.063 ; RR ; CELL ; 17     ; MPDSP_X100_Y102_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|resulta[19]           ;
;   16.665 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   16.722 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y102_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   16.817 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y102_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   16.923 ;   0.106 ; RR ; RE   ; 1      ; C4_X97_Y103_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   17.024 ;   0.101 ; RR ; RE   ; 1      ; R6_X98_Y103_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   17.142 ;   0.118 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y103_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   17.178 ;   0.036 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y103_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   17.178 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y103_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|bx[17]                ;
;   19.241 ;   2.063 ; RR ; CELL ; 17     ; MPDSP_X100_Y103_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|resulta[19]           ;
;   19.241 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y103_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   19.298 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y103_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   19.393 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y103_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   19.498 ;   0.105 ; RR ; RE   ; 1      ; C4_X97_Y104_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   19.599 ;   0.101 ; RR ; RE   ; 1      ; R6_X98_Y104_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   19.720 ;   0.121 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y104_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   19.756 ;   0.036 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y104_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   19.756 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y104_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|bx[17]                ;
;   21.819 ;   2.063 ; RR ; CELL ; 17     ; MPDSP_X100_Y104_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|resulta[19]           ;
;   21.819 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   21.876 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y104_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   21.971 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y104_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   22.077 ;   0.106 ; RR ; RE   ; 1      ; C4_X97_Y105_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   22.178 ;   0.101 ; RR ; RE   ; 1      ; R6_X98_Y105_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   22.298 ;   0.120 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y105_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   22.334 ;   0.036 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y105_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   22.334 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y105_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|bx[17]                ;
;   24.397 ;   2.063 ; RR ; CELL ; 17     ; MPDSP_X100_Y105_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|resulta[19]           ;
;   24.397 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y105_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   24.454 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y105_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   24.549 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y105_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   24.654 ;   0.105 ; RR ; RE   ; 1      ; C4_X97_Y106_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   24.757 ;   0.103 ; RR ; RE   ; 1      ; R6_X98_Y106_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   24.875 ;   0.118 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y106_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   24.910 ;   0.035 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y106_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   24.910 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y106_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|bx[17]                ;
;   26.973 ;   2.063 ; RR ; CELL ; 17     ; MPDSP_X100_Y106_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|resulta[19]           ;
;   26.973 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y106_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   27.030 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y106_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   27.125 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y106_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   27.230 ;   0.105 ; RR ; RE   ; 1      ; C4_X97_Y107_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   27.331 ;   0.101 ; RR ; RE   ; 1      ; R6_X98_Y107_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   27.449 ;   0.118 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y107_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   27.485 ;   0.036 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y107_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   27.486 ;   0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y107_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|bx[17]                ;
;   29.652 ;   2.166 ; RR ; CELL ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|resulta[10]           ;
;   29.652 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   29.709 ;   0.057 ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y107_N0_I224     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   29.784 ;   0.075 ; RR ; RE   ; 1      ; R6_X94_Y107_N0_I44                  ; High Speed ; H6                                                                                                                        ;
;   29.867 ;   0.083 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X99_Y107_N0_I13  ; High Speed ; LAB_LINE                                                                                                                  ;
;   29.905 ;   0.038 ; RR ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I73              ; High Speed ; leime0_[9]                                                                                                                ;
;   29.906 ;   0.001 ;    ; IC   ; 1      ; LABCELL_X99_Y107_N54                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|datae              ;
;   30.053 ;   0.147 ; RF ; CELL ; 2      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|combout            ;
;   30.057 ;   0.004 ; FF ; CELL ; 4      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1~la_lab/laboutb[17] ;
;   30.057 ;   0.000 ; FR ; RE   ; 1      ; LABCELL_X99_Y107_N54                ; High Speed ; MP_LAB_COMB                                                                                                               ;
;   30.103 ;   0.046 ; RF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I127             ; High Speed ; LAB_RE                                                                                                                    ;
;   30.178 ;   0.075 ; FF ; RE   ; 4      ; LOCAL_INTERCONNECT_X99_Y107_N0_I59  ; High Speed ; LAB_LINE                                                                                                                  ;
;   30.245 ;   0.067 ; FF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I0               ; High Speed ; leimf0_[0]                                                                                                                ;
;   30.245 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X99_Y107_N0                 ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~6|dataf                      ;
;   30.295 ;   0.050 ; FR ; CELL ; 1      ; LABCELL_X99_Y107_N0                 ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~6|combout                    ;
;   30.295 ;   0.000 ; RR ; CELL ; 1      ; FF_X99_Y107_N2                      ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6]|d                ;
;   30.295 ;   0.000 ; RR ; CELL ; 1      ; FF_X99_Y107_N2                      ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6]                  ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                          ;
+----------+---------+----+------+--------+----------------+-------+----------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                                  ;
+----------+---------+----+------+--------+----------------+-------+----------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                                          ;
; 14.675   ; 9.675   ;    ;      ;        ;                ;       ; clock path                                                                                               ;
;   13.337 ;   8.337 ; R  ;      ;        ;                ;       ; clock network delay                                                                                      ;
;   14.675 ;   1.338 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                                  ;
; 14.525   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                                        ;
; 15.067   ; 0.542   ;    ; uTsu ; 1      ; FF_X99_Y107_N2 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6] ;
+----------+---------+----+------+--------+----------------+-------+----------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #2: Setup slack is -15.226 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                         ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2]      ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Data Arrival Time  ; 30.292                                                                                                        ;
; Data Required Time ; 15.066                                                                                                        ;
; Slack              ; -15.226 (VIOLATED)                                                                                            ;
+--------------------+---------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.041 ;       ;             ;            ;       ;       ;
; Data Delay                ; 20.576 ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.716       ; 100        ; 9.716 ; 9.716 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 9     ; 0.003       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 12    ; 14.503      ; 70         ; 0.000 ; 2.166 ;
;    uTco                   ;        ; 1     ; 1.814       ; 9          ; 1.814 ; 1.814 ;
;    Routing Element        ;        ; 60    ; 4.256       ; 21         ; 0.000 ; 0.121 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.337       ; 100        ; 8.337 ; 8.337 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                      ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                   ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                          ;
; 9.716    ; 9.716   ;    ;      ;        ;                                     ;            ; clock path                                                                                                                ;
;   9.716  ;   9.716 ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                       ;
;   9.716  ;   0.000 ;    ;      ; 111    ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0             ;
; 30.292   ; 20.576  ;    ;      ;        ;                                     ;            ; data path                                                                                                                 ;
;   11.530 ;   1.814 ; FF ; uTco ; 1      ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0|resulta[11]      ;
;   11.530 ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y99_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   11.577 ;   0.047 ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y99_N0_I225      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   11.695 ;   0.118 ; FF ; RE   ; 1      ; R3_X100_Y99_N0_I7                   ; High Speed ; H3                                                                                                                        ;
;   11.813 ;   0.118 ; FF ; RE   ; 1      ; C4_X101_Y100_N0_I23                 ; High Speed ; V4                                                                                                                        ;
;   11.910 ;   0.097 ; FF ; RE   ; 1      ; R6_X96_Y100_N0_I37                  ; High Speed ; H6                                                                                                                        ;
;   12.019 ;   0.109 ; FF ; RE   ; 1      ; C4_X100_Y101_N0_I21                 ; High Speed ; V4                                                                                                                        ;
;   12.134 ;   0.115 ; FF ; RE   ; 1      ; R3_X98_Y101_N0_I20                  ; High Speed ; H3                                                                                                                        ;
;   12.214 ;   0.080 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y101_N0_I32 ; High Speed ; LAB_LINE                                                                                                                  ;
;   12.265 ;   0.051 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y101_N0_I65       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   12.266 ;   0.001 ;    ; IC   ; 64     ; MPDSP_X100_Y101_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|by[11]                ;
;   14.087 ;   1.821 ; FR ; CELL ; 17     ; MPDSP_X100_Y101_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|resulta[19]           ;
;   14.087 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y101_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   14.144 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y101_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   14.239 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y101_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   14.344 ;   0.105 ; RR ; RE   ; 1      ; C4_X97_Y102_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   14.445 ;   0.101 ; RR ; RE   ; 1      ; R6_X98_Y102_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   14.566 ;   0.121 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y102_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   14.602 ;   0.036 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y102_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   14.602 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y102_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|bx[17]                ;
;   16.665 ;   2.063 ; RR ; CELL ; 17     ; MPDSP_X100_Y102_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|resulta[19]           ;
;   16.665 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   16.722 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y102_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   16.817 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y102_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   16.923 ;   0.106 ; RR ; RE   ; 1      ; C4_X97_Y103_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   17.024 ;   0.101 ; RR ; RE   ; 1      ; R6_X98_Y103_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   17.142 ;   0.118 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y103_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   17.178 ;   0.036 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y103_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   17.178 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y103_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|bx[17]                ;
;   19.241 ;   2.063 ; RR ; CELL ; 17     ; MPDSP_X100_Y103_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|resulta[19]           ;
;   19.241 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y103_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   19.298 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y103_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   19.393 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y103_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   19.498 ;   0.105 ; RR ; RE   ; 1      ; C4_X97_Y104_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   19.599 ;   0.101 ; RR ; RE   ; 1      ; R6_X98_Y104_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   19.720 ;   0.121 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y104_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   19.756 ;   0.036 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y104_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   19.756 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y104_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|bx[17]                ;
;   21.819 ;   2.063 ; RR ; CELL ; 17     ; MPDSP_X100_Y104_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|resulta[19]           ;
;   21.819 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   21.876 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y104_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   21.971 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y104_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   22.077 ;   0.106 ; RR ; RE   ; 1      ; C4_X97_Y105_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   22.178 ;   0.101 ; RR ; RE   ; 1      ; R6_X98_Y105_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   22.298 ;   0.120 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y105_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   22.334 ;   0.036 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y105_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   22.334 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y105_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|bx[17]                ;
;   24.397 ;   2.063 ; RR ; CELL ; 17     ; MPDSP_X100_Y105_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|resulta[19]           ;
;   24.397 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y105_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   24.454 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y105_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   24.549 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y105_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   24.654 ;   0.105 ; RR ; RE   ; 1      ; C4_X97_Y106_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   24.757 ;   0.103 ; RR ; RE   ; 1      ; R6_X98_Y106_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   24.875 ;   0.118 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y106_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   24.910 ;   0.035 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y106_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   24.910 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y106_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|bx[17]                ;
;   26.973 ;   2.063 ; RR ; CELL ; 17     ; MPDSP_X100_Y106_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|resulta[19]           ;
;   26.973 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y106_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   27.030 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y106_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   27.125 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y106_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   27.230 ;   0.105 ; RR ; RE   ; 1      ; C4_X97_Y107_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   27.331 ;   0.101 ; RR ; RE   ; 1      ; R6_X98_Y107_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   27.449 ;   0.118 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y107_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   27.485 ;   0.036 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y107_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   27.486 ;   0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y107_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|bx[17]                ;
;   29.652 ;   2.166 ; RR ; CELL ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|resulta[10]           ;
;   29.652 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   29.709 ;   0.057 ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y107_N0_I224     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   29.784 ;   0.075 ; RR ; RE   ; 1      ; R6_X94_Y107_N0_I44                  ; High Speed ; H6                                                                                                                        ;
;   29.867 ;   0.083 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X99_Y107_N0_I13  ; High Speed ; LAB_LINE                                                                                                                  ;
;   29.905 ;   0.038 ; RR ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I73              ; High Speed ; leime0_[9]                                                                                                                ;
;   29.906 ;   0.001 ;    ; IC   ; 1      ; LABCELL_X99_Y107_N54                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|datae              ;
;   30.053 ;   0.147 ; RF ; CELL ; 2      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|combout            ;
;   30.057 ;   0.004 ; FF ; CELL ; 4      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1~la_lab/laboutb[17] ;
;   30.057 ;   0.000 ; FR ; RE   ; 1      ; LABCELL_X99_Y107_N54                ; High Speed ; MP_LAB_COMB                                                                                                               ;
;   30.103 ;   0.046 ; RF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I127             ; High Speed ; LAB_RE                                                                                                                    ;
;   30.175 ;   0.072 ; FF ; RE   ; 4      ; LOCAL_INTERCONNECT_X99_Y107_N0_I59  ; High Speed ; LAB_LINE                                                                                                                  ;
;   30.242 ;   0.067 ; FF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I16              ; High Speed ; leimf0_[2]                                                                                                                ;
;   30.242 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X99_Y107_N12                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~2|dataf                      ;
;   30.292 ;   0.050 ; FR ; CELL ; 1      ; LABCELL_X99_Y107_N12                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~2|combout                    ;
;   30.292 ;   0.000 ; RR ; CELL ; 1      ; FF_X99_Y107_N14                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2]|d                ;
;   30.292 ;   0.000 ; RR ; CELL ; 1      ; FF_X99_Y107_N14                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2]                  ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                           ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                                  ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                                          ;
; 14.675   ; 9.675   ;    ;      ;        ;                 ;       ; clock path                                                                                               ;
;   13.337 ;   8.337 ; R  ;      ;        ;                 ;       ; clock network delay                                                                                      ;
;   14.675 ;   1.338 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                                  ;
; 14.525   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                                        ;
; 15.066   ; 0.541   ;    ; uTsu ; 1      ; FF_X99_Y107_N14 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2] ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #3: Setup slack is -15.220 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                         ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[4]      ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Data Arrival Time  ; 30.285                                                                                                        ;
; Data Required Time ; 15.065                                                                                                        ;
; Slack              ; -15.220 (VIOLATED)                                                                                            ;
+--------------------+---------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.041 ;       ;             ;            ;       ;       ;
; Data Delay                ; 20.569 ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.716       ; 100        ; 9.716 ; 9.716 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 9     ; 0.003       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 12    ; 14.502      ; 71         ; 0.000 ; 2.166 ;
;    uTco                   ;        ; 1     ; 1.814       ; 9          ; 1.814 ; 1.814 ;
;    Routing Element        ;        ; 60    ; 4.250       ; 21         ; 0.000 ; 0.121 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.337       ; 100        ; 8.337 ; 8.337 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                      ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                   ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                          ;
; 9.716    ; 9.716   ;    ;      ;        ;                                     ;            ; clock path                                                                                                                ;
;   9.716  ;   9.716 ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                       ;
;   9.716  ;   0.000 ;    ;      ; 111    ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0             ;
; 30.285   ; 20.569  ;    ;      ;        ;                                     ;            ; data path                                                                                                                 ;
;   11.530 ;   1.814 ; FF ; uTco ; 1      ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0|resulta[11]      ;
;   11.530 ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y99_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   11.577 ;   0.047 ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y99_N0_I225      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   11.695 ;   0.118 ; FF ; RE   ; 1      ; R3_X100_Y99_N0_I7                   ; High Speed ; H3                                                                                                                        ;
;   11.813 ;   0.118 ; FF ; RE   ; 1      ; C4_X101_Y100_N0_I23                 ; High Speed ; V4                                                                                                                        ;
;   11.910 ;   0.097 ; FF ; RE   ; 1      ; R6_X96_Y100_N0_I37                  ; High Speed ; H6                                                                                                                        ;
;   12.019 ;   0.109 ; FF ; RE   ; 1      ; C4_X100_Y101_N0_I21                 ; High Speed ; V4                                                                                                                        ;
;   12.134 ;   0.115 ; FF ; RE   ; 1      ; R3_X98_Y101_N0_I20                  ; High Speed ; H3                                                                                                                        ;
;   12.214 ;   0.080 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y101_N0_I32 ; High Speed ; LAB_LINE                                                                                                                  ;
;   12.265 ;   0.051 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y101_N0_I65       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   12.266 ;   0.001 ;    ; IC   ; 64     ; MPDSP_X100_Y101_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|by[11]                ;
;   14.087 ;   1.821 ; FR ; CELL ; 17     ; MPDSP_X100_Y101_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|resulta[19]           ;
;   14.087 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y101_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   14.144 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y101_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   14.239 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y101_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   14.344 ;   0.105 ; RR ; RE   ; 1      ; C4_X97_Y102_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   14.445 ;   0.101 ; RR ; RE   ; 1      ; R6_X98_Y102_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   14.566 ;   0.121 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y102_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   14.602 ;   0.036 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y102_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   14.602 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y102_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|bx[17]                ;
;   16.665 ;   2.063 ; RR ; CELL ; 17     ; MPDSP_X100_Y102_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|resulta[19]           ;
;   16.665 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   16.722 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y102_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   16.817 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y102_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   16.923 ;   0.106 ; RR ; RE   ; 1      ; C4_X97_Y103_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   17.024 ;   0.101 ; RR ; RE   ; 1      ; R6_X98_Y103_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   17.142 ;   0.118 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y103_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   17.178 ;   0.036 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y103_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   17.178 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y103_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|bx[17]                ;
;   19.241 ;   2.063 ; RR ; CELL ; 17     ; MPDSP_X100_Y103_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|resulta[19]           ;
;   19.241 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y103_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   19.298 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y103_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   19.393 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y103_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   19.498 ;   0.105 ; RR ; RE   ; 1      ; C4_X97_Y104_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   19.599 ;   0.101 ; RR ; RE   ; 1      ; R6_X98_Y104_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   19.720 ;   0.121 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y104_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   19.756 ;   0.036 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y104_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   19.756 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y104_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|bx[17]                ;
;   21.819 ;   2.063 ; RR ; CELL ; 17     ; MPDSP_X100_Y104_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|resulta[19]           ;
;   21.819 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   21.876 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y104_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   21.971 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y104_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   22.077 ;   0.106 ; RR ; RE   ; 1      ; C4_X97_Y105_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   22.178 ;   0.101 ; RR ; RE   ; 1      ; R6_X98_Y105_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   22.298 ;   0.120 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y105_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   22.334 ;   0.036 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y105_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   22.334 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y105_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|bx[17]                ;
;   24.397 ;   2.063 ; RR ; CELL ; 17     ; MPDSP_X100_Y105_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|resulta[19]           ;
;   24.397 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y105_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   24.454 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y105_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   24.549 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y105_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   24.654 ;   0.105 ; RR ; RE   ; 1      ; C4_X97_Y106_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   24.757 ;   0.103 ; RR ; RE   ; 1      ; R6_X98_Y106_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   24.875 ;   0.118 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y106_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   24.910 ;   0.035 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y106_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   24.910 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y106_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|bx[17]                ;
;   26.973 ;   2.063 ; RR ; CELL ; 17     ; MPDSP_X100_Y106_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|resulta[19]           ;
;   26.973 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y106_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   27.030 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y106_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   27.125 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y106_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   27.230 ;   0.105 ; RR ; RE   ; 1      ; C4_X97_Y107_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   27.331 ;   0.101 ; RR ; RE   ; 1      ; R6_X98_Y107_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   27.449 ;   0.118 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y107_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   27.485 ;   0.036 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y107_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   27.486 ;   0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y107_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|bx[17]                ;
;   29.652 ;   2.166 ; RR ; CELL ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|resulta[10]           ;
;   29.652 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   29.709 ;   0.057 ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y107_N0_I224     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   29.784 ;   0.075 ; RR ; RE   ; 1      ; R6_X94_Y107_N0_I44                  ; High Speed ; H6                                                                                                                        ;
;   29.867 ;   0.083 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X99_Y107_N0_I13  ; High Speed ; LAB_LINE                                                                                                                  ;
;   29.905 ;   0.038 ; RR ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I73              ; High Speed ; leime0_[9]                                                                                                                ;
;   29.906 ;   0.001 ;    ; IC   ; 1      ; LABCELL_X99_Y107_N54                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|datae              ;
;   30.053 ;   0.147 ; RF ; CELL ; 2      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|combout            ;
;   30.057 ;   0.004 ; FF ; CELL ; 4      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1~la_lab/laboutb[16] ;
;   30.057 ;   0.000 ; FR ; RE   ; 1      ; LABCELL_X99_Y107_N54                ; High Speed ; MP_LAB_COMB                                                                                                               ;
;   30.104 ;   0.047 ; RF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I126             ; High Speed ; LAB_RE                                                                                                                    ;
;   30.172 ;   0.068 ; FF ; RE   ; 4      ; LOCAL_INTERCONNECT_X99_Y107_N0_I49  ; High Speed ; LAB_LINE                                                                                                                  ;
;   30.236 ;   0.064 ; FF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I15              ; High Speed ; leimf1_[1]                                                                                                                ;
;   30.236 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X99_Y107_N9                 ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~4|dataf                      ;
;   30.285 ;   0.049 ; FR ; CELL ; 1      ; LABCELL_X99_Y107_N9                 ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~4|combout                    ;
;   30.285 ;   0.000 ; RR ; CELL ; 1      ; FF_X99_Y107_N10                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[4]|d                ;
;   30.285 ;   0.000 ; RR ; CELL ; 1      ; FF_X99_Y107_N10                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[4]                  ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                           ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                                  ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                                          ;
; 14.675   ; 9.675   ;    ;      ;        ;                 ;       ; clock path                                                                                               ;
;   13.337 ;   8.337 ; R  ;      ;        ;                 ;       ; clock network delay                                                                                      ;
;   14.675 ;   1.338 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                                  ;
; 14.525   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                                        ;
; 15.065   ; 0.540   ;    ; uTsu ; 1      ; FF_X99_Y107_N10 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[4] ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #4: Setup slack is -15.216 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                         ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[5]      ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Data Arrival Time  ; 30.280                                                                                                        ;
; Data Required Time ; 15.064                                                                                                        ;
; Slack              ; -15.216 (VIOLATED)                                                                                            ;
+--------------------+---------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.041 ;       ;             ;            ;       ;       ;
; Data Delay                ; 20.564 ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.716       ; 100        ; 9.716 ; 9.716 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 9     ; 0.003       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 12    ; 14.501      ; 71         ; 0.000 ; 2.166 ;
;    uTco                   ;        ; 1     ; 1.814       ; 9          ; 1.814 ; 1.814 ;
;    Routing Element        ;        ; 60    ; 4.246       ; 21         ; 0.000 ; 0.121 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.337       ; 100        ; 8.337 ; 8.337 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                      ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                   ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                          ;
; 9.716    ; 9.716   ;    ;      ;        ;                                     ;            ; clock path                                                                                                                ;
;   9.716  ;   9.716 ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                       ;
;   9.716  ;   0.000 ;    ;      ; 111    ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0             ;
; 30.280   ; 20.564  ;    ;      ;        ;                                     ;            ; data path                                                                                                                 ;
;   11.530 ;   1.814 ; FF ; uTco ; 1      ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0|resulta[11]      ;
;   11.530 ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y99_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   11.577 ;   0.047 ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y99_N0_I225      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   11.695 ;   0.118 ; FF ; RE   ; 1      ; R3_X100_Y99_N0_I7                   ; High Speed ; H3                                                                                                                        ;
;   11.813 ;   0.118 ; FF ; RE   ; 1      ; C4_X101_Y100_N0_I23                 ; High Speed ; V4                                                                                                                        ;
;   11.910 ;   0.097 ; FF ; RE   ; 1      ; R6_X96_Y100_N0_I37                  ; High Speed ; H6                                                                                                                        ;
;   12.019 ;   0.109 ; FF ; RE   ; 1      ; C4_X100_Y101_N0_I21                 ; High Speed ; V4                                                                                                                        ;
;   12.134 ;   0.115 ; FF ; RE   ; 1      ; R3_X98_Y101_N0_I20                  ; High Speed ; H3                                                                                                                        ;
;   12.214 ;   0.080 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y101_N0_I32 ; High Speed ; LAB_LINE                                                                                                                  ;
;   12.265 ;   0.051 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y101_N0_I65       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   12.266 ;   0.001 ;    ; IC   ; 64     ; MPDSP_X100_Y101_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|by[11]                ;
;   14.087 ;   1.821 ; FR ; CELL ; 17     ; MPDSP_X100_Y101_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|resulta[19]           ;
;   14.087 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y101_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   14.144 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y101_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   14.239 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y101_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   14.344 ;   0.105 ; RR ; RE   ; 1      ; C4_X97_Y102_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   14.445 ;   0.101 ; RR ; RE   ; 1      ; R6_X98_Y102_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   14.566 ;   0.121 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y102_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   14.602 ;   0.036 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y102_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   14.602 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y102_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|bx[17]                ;
;   16.665 ;   2.063 ; RR ; CELL ; 17     ; MPDSP_X100_Y102_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|resulta[19]           ;
;   16.665 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   16.722 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y102_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   16.817 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y102_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   16.923 ;   0.106 ; RR ; RE   ; 1      ; C4_X97_Y103_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   17.024 ;   0.101 ; RR ; RE   ; 1      ; R6_X98_Y103_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   17.142 ;   0.118 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y103_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   17.178 ;   0.036 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y103_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   17.178 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y103_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|bx[17]                ;
;   19.241 ;   2.063 ; RR ; CELL ; 17     ; MPDSP_X100_Y103_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|resulta[19]           ;
;   19.241 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y103_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   19.298 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y103_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   19.393 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y103_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   19.498 ;   0.105 ; RR ; RE   ; 1      ; C4_X97_Y104_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   19.599 ;   0.101 ; RR ; RE   ; 1      ; R6_X98_Y104_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   19.720 ;   0.121 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y104_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   19.756 ;   0.036 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y104_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   19.756 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y104_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|bx[17]                ;
;   21.819 ;   2.063 ; RR ; CELL ; 17     ; MPDSP_X100_Y104_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|resulta[19]           ;
;   21.819 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   21.876 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y104_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   21.971 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y104_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   22.077 ;   0.106 ; RR ; RE   ; 1      ; C4_X97_Y105_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   22.178 ;   0.101 ; RR ; RE   ; 1      ; R6_X98_Y105_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   22.298 ;   0.120 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y105_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   22.334 ;   0.036 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y105_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   22.334 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y105_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|bx[17]                ;
;   24.397 ;   2.063 ; RR ; CELL ; 17     ; MPDSP_X100_Y105_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|resulta[19]           ;
;   24.397 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y105_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   24.454 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y105_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   24.549 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y105_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   24.654 ;   0.105 ; RR ; RE   ; 1      ; C4_X97_Y106_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   24.757 ;   0.103 ; RR ; RE   ; 1      ; R6_X98_Y106_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   24.875 ;   0.118 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y106_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   24.910 ;   0.035 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y106_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   24.910 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y106_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|bx[17]                ;
;   26.973 ;   2.063 ; RR ; CELL ; 17     ; MPDSP_X100_Y106_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|resulta[19]           ;
;   26.973 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y106_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   27.030 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y106_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   27.125 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y106_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   27.230 ;   0.105 ; RR ; RE   ; 1      ; C4_X97_Y107_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   27.331 ;   0.101 ; RR ; RE   ; 1      ; R6_X98_Y107_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   27.449 ;   0.118 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y107_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   27.485 ;   0.036 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y107_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   27.486 ;   0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y107_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|bx[17]                ;
;   29.652 ;   2.166 ; RR ; CELL ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|resulta[10]           ;
;   29.652 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   29.709 ;   0.057 ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y107_N0_I224     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   29.784 ;   0.075 ; RR ; RE   ; 1      ; R6_X94_Y107_N0_I44                  ; High Speed ; H6                                                                                                                        ;
;   29.867 ;   0.083 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X99_Y107_N0_I13  ; High Speed ; LAB_LINE                                                                                                                  ;
;   29.905 ;   0.038 ; RR ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I73              ; High Speed ; leime0_[9]                                                                                                                ;
;   29.906 ;   0.001 ;    ; IC   ; 1      ; LABCELL_X99_Y107_N54                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|datae              ;
;   30.053 ;   0.147 ; RF ; CELL ; 2      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|combout            ;
;   30.057 ;   0.004 ; FF ; CELL ; 4      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1~la_lab/laboutb[16] ;
;   30.057 ;   0.000 ; FR ; RE   ; 1      ; LABCELL_X99_Y107_N54                ; High Speed ; MP_LAB_COMB                                                                                                               ;
;   30.104 ;   0.047 ; RF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I126             ; High Speed ; LAB_RE                                                                                                                    ;
;   30.169 ;   0.065 ; FF ; RE   ; 4      ; LOCAL_INTERCONNECT_X99_Y107_N0_I49  ; High Speed ; LAB_LINE                                                                                                                  ;
;   30.232 ;   0.063 ; FF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I31              ; High Speed ; leimf1_[3]                                                                                                                ;
;   30.232 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X99_Y107_N21                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~5|dataf                      ;
;   30.280 ;   0.048 ; FR ; CELL ; 1      ; LABCELL_X99_Y107_N21                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~5|combout                    ;
;   30.280 ;   0.000 ; RR ; CELL ; 1      ; FF_X99_Y107_N22                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[5]|d                ;
;   30.280 ;   0.000 ; RR ; CELL ; 1      ; FF_X99_Y107_N22                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[5]                  ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                           ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                                  ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                                          ;
; 14.675   ; 9.675   ;    ;      ;        ;                 ;       ; clock path                                                                                               ;
;   13.337 ;   8.337 ; R  ;      ;        ;                 ;       ; clock network delay                                                                                      ;
;   14.675 ;   1.338 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                                  ;
; 14.525   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                                        ;
; 15.064   ; 0.539   ;    ; uTsu ; 1      ; FF_X99_Y107_N22 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[5] ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #5: Setup slack is -15.215 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                         ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[7]      ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Data Arrival Time  ; 30.278                                                                                                        ;
; Data Required Time ; 15.063                                                                                                        ;
; Slack              ; -15.215 (VIOLATED)                                                                                            ;
+--------------------+---------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.041 ;       ;             ;            ;       ;       ;
; Data Delay                ; 20.562 ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.716       ; 100        ; 9.716 ; 9.716 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 9     ; 0.003       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 12    ; 14.501      ; 71         ; 0.000 ; 2.166 ;
;    uTco                   ;        ; 1     ; 1.814       ; 9          ; 1.814 ; 1.814 ;
;    Routing Element        ;        ; 60    ; 4.244       ; 21         ; 0.000 ; 0.121 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.337       ; 100        ; 8.337 ; 8.337 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                      ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                   ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                          ;
; 9.716    ; 9.716   ;    ;      ;        ;                                     ;            ; clock path                                                                                                                ;
;   9.716  ;   9.716 ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                       ;
;   9.716  ;   0.000 ;    ;      ; 111    ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0             ;
; 30.278   ; 20.562  ;    ;      ;        ;                                     ;            ; data path                                                                                                                 ;
;   11.530 ;   1.814 ; FF ; uTco ; 1      ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0|resulta[11]      ;
;   11.530 ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y99_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   11.577 ;   0.047 ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y99_N0_I225      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   11.695 ;   0.118 ; FF ; RE   ; 1      ; R3_X100_Y99_N0_I7                   ; High Speed ; H3                                                                                                                        ;
;   11.813 ;   0.118 ; FF ; RE   ; 1      ; C4_X101_Y100_N0_I23                 ; High Speed ; V4                                                                                                                        ;
;   11.910 ;   0.097 ; FF ; RE   ; 1      ; R6_X96_Y100_N0_I37                  ; High Speed ; H6                                                                                                                        ;
;   12.019 ;   0.109 ; FF ; RE   ; 1      ; C4_X100_Y101_N0_I21                 ; High Speed ; V4                                                                                                                        ;
;   12.134 ;   0.115 ; FF ; RE   ; 1      ; R3_X98_Y101_N0_I20                  ; High Speed ; H3                                                                                                                        ;
;   12.214 ;   0.080 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y101_N0_I32 ; High Speed ; LAB_LINE                                                                                                                  ;
;   12.265 ;   0.051 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y101_N0_I65       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   12.266 ;   0.001 ;    ; IC   ; 64     ; MPDSP_X100_Y101_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|by[11]                ;
;   14.087 ;   1.821 ; FR ; CELL ; 17     ; MPDSP_X100_Y101_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|resulta[19]           ;
;   14.087 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y101_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   14.144 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y101_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   14.239 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y101_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   14.344 ;   0.105 ; RR ; RE   ; 1      ; C4_X97_Y102_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   14.445 ;   0.101 ; RR ; RE   ; 1      ; R6_X98_Y102_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   14.566 ;   0.121 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y102_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   14.602 ;   0.036 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y102_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   14.602 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y102_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|bx[17]                ;
;   16.665 ;   2.063 ; RR ; CELL ; 17     ; MPDSP_X100_Y102_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|resulta[19]           ;
;   16.665 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   16.722 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y102_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   16.817 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y102_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   16.923 ;   0.106 ; RR ; RE   ; 1      ; C4_X97_Y103_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   17.024 ;   0.101 ; RR ; RE   ; 1      ; R6_X98_Y103_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   17.142 ;   0.118 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y103_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   17.178 ;   0.036 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y103_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   17.178 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y103_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|bx[17]                ;
;   19.241 ;   2.063 ; RR ; CELL ; 17     ; MPDSP_X100_Y103_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|resulta[19]           ;
;   19.241 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y103_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   19.298 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y103_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   19.393 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y103_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   19.498 ;   0.105 ; RR ; RE   ; 1      ; C4_X97_Y104_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   19.599 ;   0.101 ; RR ; RE   ; 1      ; R6_X98_Y104_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   19.720 ;   0.121 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y104_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   19.756 ;   0.036 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y104_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   19.756 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y104_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|bx[17]                ;
;   21.819 ;   2.063 ; RR ; CELL ; 17     ; MPDSP_X100_Y104_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|resulta[19]           ;
;   21.819 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   21.876 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y104_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   21.971 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y104_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   22.077 ;   0.106 ; RR ; RE   ; 1      ; C4_X97_Y105_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   22.178 ;   0.101 ; RR ; RE   ; 1      ; R6_X98_Y105_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   22.298 ;   0.120 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y105_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   22.334 ;   0.036 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y105_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   22.334 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y105_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|bx[17]                ;
;   24.397 ;   2.063 ; RR ; CELL ; 17     ; MPDSP_X100_Y105_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|resulta[19]           ;
;   24.397 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y105_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   24.454 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y105_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   24.549 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y105_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   24.654 ;   0.105 ; RR ; RE   ; 1      ; C4_X97_Y106_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   24.757 ;   0.103 ; RR ; RE   ; 1      ; R6_X98_Y106_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   24.875 ;   0.118 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y106_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   24.910 ;   0.035 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y106_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   24.910 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y106_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|bx[17]                ;
;   26.973 ;   2.063 ; RR ; CELL ; 17     ; MPDSP_X100_Y106_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|resulta[19]           ;
;   26.973 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y106_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   27.030 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y106_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   27.125 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y106_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   27.230 ;   0.105 ; RR ; RE   ; 1      ; C4_X97_Y107_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   27.331 ;   0.101 ; RR ; RE   ; 1      ; R6_X98_Y107_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   27.449 ;   0.118 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y107_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   27.485 ;   0.036 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y107_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   27.486 ;   0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y107_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|bx[17]                ;
;   29.652 ;   2.166 ; RR ; CELL ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|resulta[10]           ;
;   29.652 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   29.709 ;   0.057 ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y107_N0_I224     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   29.784 ;   0.075 ; RR ; RE   ; 1      ; R6_X94_Y107_N0_I44                  ; High Speed ; H6                                                                                                                        ;
;   29.867 ;   0.083 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X99_Y107_N0_I13  ; High Speed ; LAB_LINE                                                                                                                  ;
;   29.905 ;   0.038 ; RR ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I73              ; High Speed ; leime0_[9]                                                                                                                ;
;   29.906 ;   0.001 ;    ; IC   ; 1      ; LABCELL_X99_Y107_N54                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|datae              ;
;   30.053 ;   0.147 ; RF ; CELL ; 2      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|combout            ;
;   30.057 ;   0.004 ; FF ; CELL ; 4      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1~la_lab/laboutb[16] ;
;   30.057 ;   0.000 ; FR ; RE   ; 1      ; LABCELL_X99_Y107_N54                ; High Speed ; MP_LAB_COMB                                                                                                               ;
;   30.104 ;   0.047 ; RF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I126             ; High Speed ; LAB_RE                                                                                                                    ;
;   30.167 ;   0.063 ; FF ; RE   ; 4      ; LOCAL_INTERCONNECT_X99_Y107_N0_I49  ; High Speed ; LAB_LINE                                                                                                                  ;
;   30.230 ;   0.063 ; FF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I39              ; High Speed ; leimf1_[4]                                                                                                                ;
;   30.230 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X99_Y107_N27                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~7|dataf                      ;
;   30.278 ;   0.048 ; FR ; CELL ; 1      ; LABCELL_X99_Y107_N27                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~7|combout                    ;
;   30.278 ;   0.000 ; RR ; CELL ; 1      ; FF_X99_Y107_N28                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[7]|d                ;
;   30.278 ;   0.000 ; RR ; CELL ; 1      ; FF_X99_Y107_N28                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[7]                  ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                           ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                                  ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                                          ;
; 14.675   ; 9.675   ;    ;      ;        ;                 ;       ; clock path                                                                                               ;
;   13.337 ;   8.337 ; R  ;      ;        ;                 ;       ; clock network delay                                                                                      ;
;   14.675 ;   1.338 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                                  ;
; 14.525   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                                        ;
; 15.063   ; 0.538   ;    ; uTsu ; 1      ; FF_X99_Y107_N28 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[7] ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #6: Setup slack is -15.215 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                         ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[0]      ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Data Arrival Time  ; 30.279                                                                                                        ;
; Data Required Time ; 15.064                                                                                                        ;
; Slack              ; -15.215 (VIOLATED)                                                                                            ;
+--------------------+---------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.041 ;       ;             ;            ;       ;       ;
; Data Delay                ; 20.563 ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.716       ; 100        ; 9.716 ; 9.716 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 9     ; 0.003       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 12    ; 14.503      ; 71         ; 0.000 ; 2.166 ;
;    uTco                   ;        ; 1     ; 1.814       ; 9          ; 1.814 ; 1.814 ;
;    Routing Element        ;        ; 60    ; 4.243       ; 21         ; 0.000 ; 0.121 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.337       ; 100        ; 8.337 ; 8.337 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                      ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                   ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                          ;
; 9.716    ; 9.716   ;    ;      ;        ;                                     ;            ; clock path                                                                                                                ;
;   9.716  ;   9.716 ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                       ;
;   9.716  ;   0.000 ;    ;      ; 111    ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0             ;
; 30.279   ; 20.563  ;    ;      ;        ;                                     ;            ; data path                                                                                                                 ;
;   11.530 ;   1.814 ; FF ; uTco ; 1      ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0|resulta[11]      ;
;   11.530 ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y99_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   11.577 ;   0.047 ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y99_N0_I225      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   11.695 ;   0.118 ; FF ; RE   ; 1      ; R3_X100_Y99_N0_I7                   ; High Speed ; H3                                                                                                                        ;
;   11.813 ;   0.118 ; FF ; RE   ; 1      ; C4_X101_Y100_N0_I23                 ; High Speed ; V4                                                                                                                        ;
;   11.910 ;   0.097 ; FF ; RE   ; 1      ; R6_X96_Y100_N0_I37                  ; High Speed ; H6                                                                                                                        ;
;   12.019 ;   0.109 ; FF ; RE   ; 1      ; C4_X100_Y101_N0_I21                 ; High Speed ; V4                                                                                                                        ;
;   12.134 ;   0.115 ; FF ; RE   ; 1      ; R3_X98_Y101_N0_I20                  ; High Speed ; H3                                                                                                                        ;
;   12.214 ;   0.080 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y101_N0_I32 ; High Speed ; LAB_LINE                                                                                                                  ;
;   12.265 ;   0.051 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y101_N0_I65       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   12.266 ;   0.001 ;    ; IC   ; 64     ; MPDSP_X100_Y101_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|by[11]                ;
;   14.087 ;   1.821 ; FR ; CELL ; 17     ; MPDSP_X100_Y101_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|resulta[19]           ;
;   14.087 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y101_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   14.144 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y101_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   14.239 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y101_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   14.344 ;   0.105 ; RR ; RE   ; 1      ; C4_X97_Y102_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   14.445 ;   0.101 ; RR ; RE   ; 1      ; R6_X98_Y102_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   14.566 ;   0.121 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y102_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   14.602 ;   0.036 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y102_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   14.602 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y102_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|bx[17]                ;
;   16.665 ;   2.063 ; RR ; CELL ; 17     ; MPDSP_X100_Y102_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|resulta[19]           ;
;   16.665 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   16.722 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y102_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   16.817 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y102_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   16.923 ;   0.106 ; RR ; RE   ; 1      ; C4_X97_Y103_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   17.024 ;   0.101 ; RR ; RE   ; 1      ; R6_X98_Y103_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   17.142 ;   0.118 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y103_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   17.178 ;   0.036 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y103_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   17.178 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y103_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|bx[17]                ;
;   19.241 ;   2.063 ; RR ; CELL ; 17     ; MPDSP_X100_Y103_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|resulta[19]           ;
;   19.241 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y103_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   19.298 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y103_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   19.393 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y103_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   19.498 ;   0.105 ; RR ; RE   ; 1      ; C4_X97_Y104_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   19.599 ;   0.101 ; RR ; RE   ; 1      ; R6_X98_Y104_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   19.720 ;   0.121 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y104_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   19.756 ;   0.036 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y104_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   19.756 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y104_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|bx[17]                ;
;   21.819 ;   2.063 ; RR ; CELL ; 17     ; MPDSP_X100_Y104_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|resulta[19]           ;
;   21.819 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   21.876 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y104_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   21.971 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y104_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   22.077 ;   0.106 ; RR ; RE   ; 1      ; C4_X97_Y105_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   22.178 ;   0.101 ; RR ; RE   ; 1      ; R6_X98_Y105_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   22.298 ;   0.120 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y105_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   22.334 ;   0.036 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y105_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   22.334 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y105_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|bx[17]                ;
;   24.397 ;   2.063 ; RR ; CELL ; 17     ; MPDSP_X100_Y105_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|resulta[19]           ;
;   24.397 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y105_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   24.454 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y105_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   24.549 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y105_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   24.654 ;   0.105 ; RR ; RE   ; 1      ; C4_X97_Y106_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   24.757 ;   0.103 ; RR ; RE   ; 1      ; R6_X98_Y106_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   24.875 ;   0.118 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y106_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   24.910 ;   0.035 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y106_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   24.910 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y106_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|bx[17]                ;
;   26.973 ;   2.063 ; RR ; CELL ; 17     ; MPDSP_X100_Y106_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|resulta[19]           ;
;   26.973 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y106_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   27.030 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y106_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   27.125 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y106_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   27.230 ;   0.105 ; RR ; RE   ; 1      ; C4_X97_Y107_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   27.331 ;   0.101 ; RR ; RE   ; 1      ; R6_X98_Y107_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   27.449 ;   0.118 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y107_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   27.485 ;   0.036 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y107_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   27.486 ;   0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y107_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|bx[17]                ;
;   29.652 ;   2.166 ; RR ; CELL ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|resulta[10]           ;
;   29.652 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   29.709 ;   0.057 ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y107_N0_I224     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   29.784 ;   0.075 ; RR ; RE   ; 1      ; R6_X94_Y107_N0_I44                  ; High Speed ; H6                                                                                                                        ;
;   29.867 ;   0.083 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X99_Y107_N0_I13  ; High Speed ; LAB_LINE                                                                                                                  ;
;   29.905 ;   0.038 ; RR ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I73              ; High Speed ; leime0_[9]                                                                                                                ;
;   29.906 ;   0.001 ;    ; IC   ; 1      ; LABCELL_X99_Y107_N54                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|datae              ;
;   30.053 ;   0.147 ; RF ; CELL ; 2      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|combout            ;
;   30.057 ;   0.004 ; FF ; CELL ; 4      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1~la_lab/laboutb[17] ;
;   30.057 ;   0.000 ; FR ; RE   ; 1      ; LABCELL_X99_Y107_N54                ; High Speed ; MP_LAB_COMB                                                                                                               ;
;   30.103 ;   0.046 ; RF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I127             ; High Speed ; LAB_RE                                                                                                                    ;
;   30.162 ;   0.059 ; FF ; RE   ; 4      ; LOCAL_INTERCONNECT_X99_Y107_N0_I59  ; High Speed ; LAB_LINE                                                                                                                  ;
;   30.229 ;   0.067 ; FF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I56              ; High Speed ; leimf0_[7]                                                                                                                ;
;   30.229 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X99_Y107_N42                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~0|dataf                      ;
;   30.279 ;   0.050 ; FR ; CELL ; 1      ; LABCELL_X99_Y107_N42                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~0|combout                    ;
;   30.279 ;   0.000 ; RR ; CELL ; 1      ; FF_X99_Y107_N43                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[0]|d                ;
;   30.279 ;   0.000 ; RR ; CELL ; 1      ; FF_X99_Y107_N43                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[0]                  ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                           ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                                  ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                                          ;
; 14.675   ; 9.675   ;    ;      ;        ;                 ;       ; clock path                                                                                               ;
;   13.337 ;   8.337 ; R  ;      ;        ;                 ;       ; clock network delay                                                                                      ;
;   14.675 ;   1.338 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                                  ;
; 14.525   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                                        ;
; 15.064   ; 0.539   ;    ; uTsu ; 1      ; FF_X99_Y107_N43 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[0] ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #7: Setup slack is -15.213 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                         ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[3]      ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Data Arrival Time  ; 30.280                                                                                                        ;
; Data Required Time ; 15.067                                                                                                        ;
; Slack              ; -15.213 (VIOLATED)                                                                                            ;
+--------------------+---------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.041 ;       ;             ;            ;       ;       ;
; Data Delay                ; 20.564 ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.716       ; 100        ; 9.716 ; 9.716 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 9     ; 0.004       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 12    ; 14.503      ; 71         ; 0.000 ; 2.166 ;
;    uTco                   ;        ; 1     ; 1.814       ; 9          ; 1.814 ; 1.814 ;
;    Routing Element        ;        ; 60    ; 4.243       ; 21         ; 0.000 ; 0.121 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.337       ; 100        ; 8.337 ; 8.337 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                      ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                   ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                          ;
; 9.716    ; 9.716   ;    ;      ;        ;                                     ;            ; clock path                                                                                                                ;
;   9.716  ;   9.716 ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                       ;
;   9.716  ;   0.000 ;    ;      ; 111    ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0             ;
; 30.280   ; 20.564  ;    ;      ;        ;                                     ;            ; data path                                                                                                                 ;
;   11.530 ;   1.814 ; FF ; uTco ; 1      ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0|resulta[11]      ;
;   11.530 ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y99_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   11.577 ;   0.047 ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y99_N0_I225      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   11.695 ;   0.118 ; FF ; RE   ; 1      ; R3_X100_Y99_N0_I7                   ; High Speed ; H3                                                                                                                        ;
;   11.813 ;   0.118 ; FF ; RE   ; 1      ; C4_X101_Y100_N0_I23                 ; High Speed ; V4                                                                                                                        ;
;   11.910 ;   0.097 ; FF ; RE   ; 1      ; R6_X96_Y100_N0_I37                  ; High Speed ; H6                                                                                                                        ;
;   12.019 ;   0.109 ; FF ; RE   ; 1      ; C4_X100_Y101_N0_I21                 ; High Speed ; V4                                                                                                                        ;
;   12.134 ;   0.115 ; FF ; RE   ; 1      ; R3_X98_Y101_N0_I20                  ; High Speed ; H3                                                                                                                        ;
;   12.214 ;   0.080 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y101_N0_I32 ; High Speed ; LAB_LINE                                                                                                                  ;
;   12.265 ;   0.051 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y101_N0_I65       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   12.266 ;   0.001 ;    ; IC   ; 64     ; MPDSP_X100_Y101_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|by[11]                ;
;   14.087 ;   1.821 ; FR ; CELL ; 17     ; MPDSP_X100_Y101_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|resulta[19]           ;
;   14.087 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y101_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   14.144 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y101_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   14.239 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y101_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   14.344 ;   0.105 ; RR ; RE   ; 1      ; C4_X97_Y102_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   14.445 ;   0.101 ; RR ; RE   ; 1      ; R6_X98_Y102_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   14.566 ;   0.121 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y102_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   14.602 ;   0.036 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y102_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   14.602 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y102_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|bx[17]                ;
;   16.665 ;   2.063 ; RR ; CELL ; 17     ; MPDSP_X100_Y102_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|resulta[19]           ;
;   16.665 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   16.722 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y102_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   16.817 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y102_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   16.923 ;   0.106 ; RR ; RE   ; 1      ; C4_X97_Y103_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   17.024 ;   0.101 ; RR ; RE   ; 1      ; R6_X98_Y103_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   17.142 ;   0.118 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y103_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   17.178 ;   0.036 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y103_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   17.178 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y103_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|bx[17]                ;
;   19.241 ;   2.063 ; RR ; CELL ; 17     ; MPDSP_X100_Y103_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|resulta[19]           ;
;   19.241 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y103_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   19.298 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y103_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   19.393 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y103_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   19.498 ;   0.105 ; RR ; RE   ; 1      ; C4_X97_Y104_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   19.599 ;   0.101 ; RR ; RE   ; 1      ; R6_X98_Y104_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   19.720 ;   0.121 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y104_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   19.756 ;   0.036 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y104_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   19.756 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y104_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|bx[17]                ;
;   21.819 ;   2.063 ; RR ; CELL ; 17     ; MPDSP_X100_Y104_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|resulta[19]           ;
;   21.819 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   21.876 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y104_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   21.971 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y104_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   22.077 ;   0.106 ; RR ; RE   ; 1      ; C4_X97_Y105_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   22.178 ;   0.101 ; RR ; RE   ; 1      ; R6_X98_Y105_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   22.298 ;   0.120 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y105_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   22.334 ;   0.036 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y105_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   22.334 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y105_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|bx[17]                ;
;   24.397 ;   2.063 ; RR ; CELL ; 17     ; MPDSP_X100_Y105_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|resulta[19]           ;
;   24.397 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y105_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   24.454 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y105_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   24.549 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y105_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   24.654 ;   0.105 ; RR ; RE   ; 1      ; C4_X97_Y106_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   24.757 ;   0.103 ; RR ; RE   ; 1      ; R6_X98_Y106_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   24.875 ;   0.118 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y106_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   24.910 ;   0.035 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y106_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   24.910 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y106_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|bx[17]                ;
;   26.973 ;   2.063 ; RR ; CELL ; 17     ; MPDSP_X100_Y106_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|resulta[19]           ;
;   26.973 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y106_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   27.030 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y106_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   27.125 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y106_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   27.230 ;   0.105 ; RR ; RE   ; 1      ; C4_X97_Y107_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   27.331 ;   0.101 ; RR ; RE   ; 1      ; R6_X98_Y107_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   27.449 ;   0.118 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y107_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   27.485 ;   0.036 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y107_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   27.486 ;   0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y107_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|bx[17]                ;
;   29.652 ;   2.166 ; RR ; CELL ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|resulta[10]           ;
;   29.652 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   29.709 ;   0.057 ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y107_N0_I224     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   29.784 ;   0.075 ; RR ; RE   ; 1      ; R6_X94_Y107_N0_I44                  ; High Speed ; H6                                                                                                                        ;
;   29.867 ;   0.083 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X99_Y107_N0_I13  ; High Speed ; LAB_LINE                                                                                                                  ;
;   29.905 ;   0.038 ; RR ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I73              ; High Speed ; leime0_[9]                                                                                                                ;
;   29.906 ;   0.001 ;    ; IC   ; 1      ; LABCELL_X99_Y107_N54                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|datae              ;
;   30.053 ;   0.147 ; RF ; CELL ; 2      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|combout            ;
;   30.057 ;   0.004 ; FF ; CELL ; 4      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1~la_lab/laboutb[17] ;
;   30.057 ;   0.000 ; FR ; RE   ; 1      ; LABCELL_X99_Y107_N54                ; High Speed ; MP_LAB_COMB                                                                                                               ;
;   30.103 ;   0.046 ; RF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I127             ; High Speed ; LAB_RE                                                                                                                    ;
;   30.163 ;   0.060 ; FF ; RE   ; 4      ; LOCAL_INTERCONNECT_X99_Y107_N0_I59  ; High Speed ; LAB_LINE                                                                                                                  ;
;   30.229 ;   0.066 ; FF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I48              ; High Speed ; leimf0_[6]                                                                                                                ;
;   30.230 ;   0.001 ;    ; IC   ; 1      ; LABCELL_X99_Y107_N36                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~3|dataf                      ;
;   30.280 ;   0.050 ; FR ; CELL ; 1      ; LABCELL_X99_Y107_N36                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~3|combout                    ;
;   30.280 ;   0.000 ; RR ; CELL ; 1      ; FF_X99_Y107_N38                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[3]|d                ;
;   30.280 ;   0.000 ; RR ; CELL ; 1      ; FF_X99_Y107_N38                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[3]                  ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                           ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                                  ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                                          ;
; 14.675   ; 9.675   ;    ;      ;        ;                 ;       ; clock path                                                                                               ;
;   13.337 ;   8.337 ; R  ;      ;        ;                 ;       ; clock network delay                                                                                      ;
;   14.675 ;   1.338 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                                  ;
; 14.525   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                                        ;
; 15.067   ; 0.542   ;    ; uTsu ; 1      ; FF_X99_Y107_N38 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[3] ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #8: Setup slack is -15.207 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                         ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[1]      ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Data Arrival Time  ; 30.273                                                                                                        ;
; Data Required Time ; 15.066                                                                                                        ;
; Slack              ; -15.207 (VIOLATED)                                                                                            ;
+--------------------+---------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.041 ;       ;             ;            ;       ;       ;
; Data Delay                ; 20.557 ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.716       ; 100        ; 9.716 ; 9.716 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 9     ; 0.003       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 12    ; 14.502      ; 71         ; 0.000 ; 2.166 ;
;    uTco                   ;        ; 1     ; 1.814       ; 9          ; 1.814 ; 1.814 ;
;    Routing Element        ;        ; 60    ; 4.238       ; 21         ; 0.000 ; 0.121 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.337       ; 100        ; 8.337 ; 8.337 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                      ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                   ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                          ;
; 9.716    ; 9.716   ;    ;      ;        ;                                     ;            ; clock path                                                                                                                ;
;   9.716  ;   9.716 ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                       ;
;   9.716  ;   0.000 ;    ;      ; 111    ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0             ;
; 30.273   ; 20.557  ;    ;      ;        ;                                     ;            ; data path                                                                                                                 ;
;   11.530 ;   1.814 ; FF ; uTco ; 1      ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0|resulta[11]      ;
;   11.530 ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y99_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   11.577 ;   0.047 ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y99_N0_I225      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   11.695 ;   0.118 ; FF ; RE   ; 1      ; R3_X100_Y99_N0_I7                   ; High Speed ; H3                                                                                                                        ;
;   11.813 ;   0.118 ; FF ; RE   ; 1      ; C4_X101_Y100_N0_I23                 ; High Speed ; V4                                                                                                                        ;
;   11.910 ;   0.097 ; FF ; RE   ; 1      ; R6_X96_Y100_N0_I37                  ; High Speed ; H6                                                                                                                        ;
;   12.019 ;   0.109 ; FF ; RE   ; 1      ; C4_X100_Y101_N0_I21                 ; High Speed ; V4                                                                                                                        ;
;   12.134 ;   0.115 ; FF ; RE   ; 1      ; R3_X98_Y101_N0_I20                  ; High Speed ; H3                                                                                                                        ;
;   12.214 ;   0.080 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y101_N0_I32 ; High Speed ; LAB_LINE                                                                                                                  ;
;   12.265 ;   0.051 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y101_N0_I65       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   12.266 ;   0.001 ;    ; IC   ; 64     ; MPDSP_X100_Y101_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|by[11]                ;
;   14.087 ;   1.821 ; FR ; CELL ; 17     ; MPDSP_X100_Y101_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|resulta[19]           ;
;   14.087 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y101_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   14.144 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y101_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   14.239 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y101_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   14.344 ;   0.105 ; RR ; RE   ; 1      ; C4_X97_Y102_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   14.445 ;   0.101 ; RR ; RE   ; 1      ; R6_X98_Y102_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   14.566 ;   0.121 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y102_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   14.602 ;   0.036 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y102_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   14.602 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y102_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|bx[17]                ;
;   16.665 ;   2.063 ; RR ; CELL ; 17     ; MPDSP_X100_Y102_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|resulta[19]           ;
;   16.665 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   16.722 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y102_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   16.817 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y102_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   16.923 ;   0.106 ; RR ; RE   ; 1      ; C4_X97_Y103_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   17.024 ;   0.101 ; RR ; RE   ; 1      ; R6_X98_Y103_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   17.142 ;   0.118 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y103_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   17.178 ;   0.036 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y103_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   17.178 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y103_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|bx[17]                ;
;   19.241 ;   2.063 ; RR ; CELL ; 17     ; MPDSP_X100_Y103_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|resulta[19]           ;
;   19.241 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y103_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   19.298 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y103_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   19.393 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y103_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   19.498 ;   0.105 ; RR ; RE   ; 1      ; C4_X97_Y104_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   19.599 ;   0.101 ; RR ; RE   ; 1      ; R6_X98_Y104_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   19.720 ;   0.121 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y104_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   19.756 ;   0.036 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y104_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   19.756 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y104_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|bx[17]                ;
;   21.819 ;   2.063 ; RR ; CELL ; 17     ; MPDSP_X100_Y104_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|resulta[19]           ;
;   21.819 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   21.876 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y104_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   21.971 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y104_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   22.077 ;   0.106 ; RR ; RE   ; 1      ; C4_X97_Y105_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   22.178 ;   0.101 ; RR ; RE   ; 1      ; R6_X98_Y105_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   22.298 ;   0.120 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y105_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   22.334 ;   0.036 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y105_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   22.334 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y105_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|bx[17]                ;
;   24.397 ;   2.063 ; RR ; CELL ; 17     ; MPDSP_X100_Y105_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|resulta[19]           ;
;   24.397 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y105_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   24.454 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y105_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   24.549 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y105_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   24.654 ;   0.105 ; RR ; RE   ; 1      ; C4_X97_Y106_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   24.757 ;   0.103 ; RR ; RE   ; 1      ; R6_X98_Y106_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   24.875 ;   0.118 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y106_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   24.910 ;   0.035 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y106_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   24.910 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y106_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|bx[17]                ;
;   26.973 ;   2.063 ; RR ; CELL ; 17     ; MPDSP_X100_Y106_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|resulta[19]           ;
;   26.973 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y106_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   27.030 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y106_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   27.125 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y106_N0_I49                  ; High Speed ; H6                                                                                                                        ;
;   27.230 ;   0.105 ; RR ; RE   ; 1      ; C4_X97_Y107_N0_I8                   ; High Speed ; V4                                                                                                                        ;
;   27.331 ;   0.101 ; RR ; RE   ; 1      ; R6_X98_Y107_N0_I2                   ; High Speed ; H6                                                                                                                        ;
;   27.449 ;   0.118 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y107_N0_I79 ; High Speed ; LAB_LINE                                                                                                                  ;
;   27.485 ;   0.036 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y107_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   27.486 ;   0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y107_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|bx[17]                ;
;   29.652 ;   2.166 ; RR ; CELL ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|resulta[10]           ;
;   29.652 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; MP_MAC                                                                                                                    ;
;   29.709 ;   0.057 ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y107_N0_I224     ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   29.784 ;   0.075 ; RR ; RE   ; 1      ; R6_X94_Y107_N0_I44                  ; High Speed ; H6                                                                                                                        ;
;   29.867 ;   0.083 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X99_Y107_N0_I13  ; High Speed ; LAB_LINE                                                                                                                  ;
;   29.905 ;   0.038 ; RR ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I73              ; High Speed ; leime0_[9]                                                                                                                ;
;   29.906 ;   0.001 ;    ; IC   ; 1      ; LABCELL_X99_Y107_N54                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|datae              ;
;   30.053 ;   0.147 ; RF ; CELL ; 2      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|combout            ;
;   30.057 ;   0.004 ; FF ; CELL ; 4      ; LABCELL_X99_Y107_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1~la_lab/laboutb[16] ;
;   30.057 ;   0.000 ; FR ; RE   ; 1      ; LABCELL_X99_Y107_N54                ; High Speed ; MP_LAB_COMB                                                                                                               ;
;   30.104 ;   0.047 ; RF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I126             ; High Speed ; LAB_RE                                                                                                                    ;
;   30.160 ;   0.056 ; FF ; RE   ; 4      ; LOCAL_INTERCONNECT_X99_Y107_N0_I49  ; High Speed ; LAB_LINE                                                                                                                  ;
;   30.224 ;   0.064 ; FF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I71              ; High Speed ; leimf1_[8]                                                                                                                ;
;   30.224 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X99_Y107_N51                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~1|dataf                      ;
;   30.273 ;   0.049 ; FR ; CELL ; 1      ; LABCELL_X99_Y107_N51                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~1|combout                    ;
;   30.273 ;   0.000 ; RR ; CELL ; 1      ; FF_X99_Y107_N53                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[1]|d                ;
;   30.273 ;   0.000 ; RR ; CELL ; 1      ; FF_X99_Y107_N53                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[1]                  ;
+----------+---------+----+------+--------+-------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                           ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                                  ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                                          ;
; 14.675   ; 9.675   ;    ;      ;        ;                 ;       ; clock path                                                                                               ;
;   13.337 ;   8.337 ; R  ;      ;        ;                 ;       ; clock network delay                                                                                      ;
;   14.675 ;   1.338 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                                  ;
; 14.525   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                                        ;
; 15.066   ; 0.541   ;    ; uTsu ; 1      ; FF_X99_Y107_N53 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[1] ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #9: Setup slack is -15.186 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                         ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[5]      ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Data Arrival Time  ; 30.250                                                                                                        ;
; Data Required Time ; 15.064                                                                                                        ;
; Slack              ; -15.186 (VIOLATED)                                                                                            ;
+--------------------+---------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.041 ;       ;             ;            ;       ;       ;
; Data Delay                ; 20.534 ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.716       ; 100        ; 9.716 ; 9.716 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 9     ; 0.003       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 12    ; 14.533      ; 71         ; 0.000 ; 2.063 ;
;    uTco                   ;        ; 1     ; 1.814       ; 9          ; 1.814 ; 1.814 ;
;    Routing Element        ;        ; 59    ; 4.184       ; 20         ; 0.000 ; 0.121 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.337       ; 100        ; 8.337 ; 8.337 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                     ;
+----------+---------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                  ;
+----------+---------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                         ;
; 9.716    ; 9.716   ;    ;      ;        ;                                     ;            ; clock path                                                                                                               ;
;   9.716  ;   9.716 ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                      ;
;   9.716  ;   0.000 ;    ;      ; 111    ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0            ;
; 30.250   ; 20.534  ;    ;      ;        ;                                     ;            ; data path                                                                                                                ;
;   11.530 ;   1.814 ; FF ; uTco ; 1      ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0|resulta[11]     ;
;   11.530 ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y99_N0                   ; High Speed ; MP_MAC                                                                                                                   ;
;   11.577 ;   0.047 ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y99_N0_I225      ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   11.695 ;   0.118 ; FF ; RE   ; 1      ; R3_X100_Y99_N0_I7                   ; High Speed ; H3                                                                                                                       ;
;   11.813 ;   0.118 ; FF ; RE   ; 1      ; C4_X101_Y100_N0_I23                 ; High Speed ; V4                                                                                                                       ;
;   11.910 ;   0.097 ; FF ; RE   ; 1      ; R6_X96_Y100_N0_I37                  ; High Speed ; H6                                                                                                                       ;
;   12.019 ;   0.109 ; FF ; RE   ; 1      ; C4_X100_Y101_N0_I21                 ; High Speed ; V4                                                                                                                       ;
;   12.134 ;   0.115 ; FF ; RE   ; 1      ; R3_X98_Y101_N0_I20                  ; High Speed ; H3                                                                                                                       ;
;   12.214 ;   0.080 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y101_N0_I32 ; High Speed ; LAB_LINE                                                                                                                 ;
;   12.265 ;   0.051 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y101_N0_I65       ; High Speed ; MP_MAC_INPUT                                                                                                             ;
;   12.266 ;   0.001 ;    ; IC   ; 64     ; MPDSP_X100_Y101_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|by[11]               ;
;   14.087 ;   1.821 ; FR ; CELL ; 17     ; MPDSP_X100_Y101_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|resulta[19]          ;
;   14.087 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y101_N0                  ; High Speed ; MP_MAC                                                                                                                   ;
;   14.144 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y101_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   14.239 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y101_N0_I49                  ; High Speed ; H6                                                                                                                       ;
;   14.344 ;   0.105 ; RR ; RE   ; 1      ; C4_X97_Y102_N0_I8                   ; High Speed ; V4                                                                                                                       ;
;   14.445 ;   0.101 ; RR ; RE   ; 1      ; R6_X98_Y102_N0_I2                   ; High Speed ; H6                                                                                                                       ;
;   14.566 ;   0.121 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y102_N0_I79 ; High Speed ; LAB_LINE                                                                                                                 ;
;   14.602 ;   0.036 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y102_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                             ;
;   14.602 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y102_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|bx[17]               ;
;   16.665 ;   2.063 ; RR ; CELL ; 17     ; MPDSP_X100_Y102_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|resulta[19]          ;
;   16.665 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; MP_MAC                                                                                                                   ;
;   16.722 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y102_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   16.817 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y102_N0_I49                  ; High Speed ; H6                                                                                                                       ;
;   16.923 ;   0.106 ; RR ; RE   ; 1      ; C4_X97_Y103_N0_I8                   ; High Speed ; V4                                                                                                                       ;
;   17.024 ;   0.101 ; RR ; RE   ; 1      ; R6_X98_Y103_N0_I2                   ; High Speed ; H6                                                                                                                       ;
;   17.142 ;   0.118 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y103_N0_I79 ; High Speed ; LAB_LINE                                                                                                                 ;
;   17.178 ;   0.036 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y103_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                             ;
;   17.178 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y103_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|bx[17]               ;
;   19.241 ;   2.063 ; RR ; CELL ; 17     ; MPDSP_X100_Y103_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|resulta[19]          ;
;   19.241 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y103_N0                  ; High Speed ; MP_MAC                                                                                                                   ;
;   19.298 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y103_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   19.393 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y103_N0_I49                  ; High Speed ; H6                                                                                                                       ;
;   19.498 ;   0.105 ; RR ; RE   ; 1      ; C4_X97_Y104_N0_I8                   ; High Speed ; V4                                                                                                                       ;
;   19.599 ;   0.101 ; RR ; RE   ; 1      ; R6_X98_Y104_N0_I2                   ; High Speed ; H6                                                                                                                       ;
;   19.720 ;   0.121 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y104_N0_I79 ; High Speed ; LAB_LINE                                                                                                                 ;
;   19.756 ;   0.036 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y104_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                             ;
;   19.756 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y104_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|bx[17]               ;
;   21.819 ;   2.063 ; RR ; CELL ; 17     ; MPDSP_X100_Y104_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|resulta[19]          ;
;   21.819 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; MP_MAC                                                                                                                   ;
;   21.876 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y104_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   21.971 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y104_N0_I49                  ; High Speed ; H6                                                                                                                       ;
;   22.077 ;   0.106 ; RR ; RE   ; 1      ; C4_X97_Y105_N0_I8                   ; High Speed ; V4                                                                                                                       ;
;   22.178 ;   0.101 ; RR ; RE   ; 1      ; R6_X98_Y105_N0_I2                   ; High Speed ; H6                                                                                                                       ;
;   22.298 ;   0.120 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y105_N0_I79 ; High Speed ; LAB_LINE                                                                                                                 ;
;   22.334 ;   0.036 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y105_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                             ;
;   22.334 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y105_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|bx[17]               ;
;   24.397 ;   2.063 ; RR ; CELL ; 17     ; MPDSP_X100_Y105_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|resulta[19]          ;
;   24.397 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y105_N0                  ; High Speed ; MP_MAC                                                                                                                   ;
;   24.454 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y105_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   24.549 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y105_N0_I49                  ; High Speed ; H6                                                                                                                       ;
;   24.654 ;   0.105 ; RR ; RE   ; 1      ; C4_X97_Y106_N0_I8                   ; High Speed ; V4                                                                                                                       ;
;   24.757 ;   0.103 ; RR ; RE   ; 1      ; R6_X98_Y106_N0_I2                   ; High Speed ; H6                                                                                                                       ;
;   24.875 ;   0.118 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y106_N0_I79 ; High Speed ; LAB_LINE                                                                                                                 ;
;   24.910 ;   0.035 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y106_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                             ;
;   24.910 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y106_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|bx[17]               ;
;   26.973 ;   2.063 ; RR ; CELL ; 17     ; MPDSP_X100_Y106_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|resulta[19]          ;
;   26.973 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y106_N0                  ; High Speed ; MP_MAC                                                                                                                   ;
;   27.030 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y106_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   27.125 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y106_N0_I49                  ; High Speed ; H6                                                                                                                       ;
;   27.230 ;   0.105 ; RR ; RE   ; 1      ; C4_X97_Y107_N0_I8                   ; High Speed ; V4                                                                                                                       ;
;   27.331 ;   0.101 ; RR ; RE   ; 1      ; R6_X98_Y107_N0_I2                   ; High Speed ; H6                                                                                                                       ;
;   27.449 ;   0.118 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y107_N0_I79 ; High Speed ; LAB_LINE                                                                                                                 ;
;   27.485 ;   0.036 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y107_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                             ;
;   27.486 ;   0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y107_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|bx[17]               ;
;   29.548 ;   2.062 ; RR ; CELL ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|resulta[15]          ;
;   29.548 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; MP_MAC                                                                                                                   ;
;   29.606 ;   0.058 ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y107_N0_I229     ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   29.681 ;   0.075 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X99_Y107_N0_I16  ; High Speed ; LAB_LINE                                                                                                                 ;
;   29.726 ;   0.045 ; RR ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I44              ; High Speed ; leimdc0_[5]                                                                                                              ;
;   29.727 ;   0.001 ;    ; IC   ; 1      ; LABCELL_X99_Y107_N30                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~0|datac             ;
;   29.891 ;   0.164 ; RF ; CELL ; 2      ; LABCELL_X99_Y107_N30                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~0|combout           ;
;   29.895 ;   0.004 ; FF ; CELL ; 2      ; LABCELL_X99_Y107_N30                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~0~la_lab/laboutb[0] ;
;   29.895 ;   0.000 ; FR ; RE   ; 1      ; LABCELL_X99_Y107_N30                ; High Speed ; MP_LAB_COMB                                                                                                              ;
;   29.944 ;   0.049 ; RF ; RE   ; 2      ; LAB_RE_X99_Y107_N0_I110             ; High Speed ; LAB_RE                                                                                                                   ;
;   30.015 ;   0.071 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X99_Y107_N0_I44  ; High Speed ; LAB_LINE                                                                                                                 ;
;   30.083 ;   0.068 ; FF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I28              ; High Speed ; leimdc0_[3]                                                                                                              ;
;   30.083 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X99_Y107_N21                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~5|datad                     ;
;   30.250 ;   0.167 ; FR ; CELL ; 1      ; LABCELL_X99_Y107_N21                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~5|combout                   ;
;   30.250 ;   0.000 ; RR ; CELL ; 1      ; FF_X99_Y107_N22                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[5]|d               ;
;   30.250 ;   0.000 ; RR ; CELL ; 1      ; FF_X99_Y107_N22                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[5]                 ;
+----------+---------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                           ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                                  ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                                          ;
; 14.675   ; 9.675   ;    ;      ;        ;                 ;       ; clock path                                                                                               ;
;   13.337 ;   8.337 ; R  ;      ;        ;                 ;       ; clock network delay                                                                                      ;
;   14.675 ;   1.338 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                                  ;
; 14.525   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                                        ;
; 15.064   ; 0.539   ;    ; uTsu ; 1      ; FF_X99_Y107_N22 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[5] ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #10: Setup slack is -15.185 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                         ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[4]      ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Data Arrival Time  ; 30.250                                                                                                        ;
; Data Required Time ; 15.065                                                                                                        ;
; Slack              ; -15.185 (VIOLATED)                                                                                            ;
+--------------------+---------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.041 ;       ;             ;            ;       ;       ;
; Data Delay                ; 20.534 ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.716       ; 100        ; 9.716 ; 9.716 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 9     ; 0.003       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 12    ; 14.533      ; 71         ; 0.000 ; 2.063 ;
;    uTco                   ;        ; 1     ; 1.814       ; 9          ; 1.814 ; 1.814 ;
;    Routing Element        ;        ; 59    ; 4.184       ; 20         ; 0.000 ; 0.121 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.337       ; 100        ; 8.337 ; 8.337 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                     ;
+----------+---------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                  ;
+----------+---------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                         ;
; 9.716    ; 9.716   ;    ;      ;        ;                                     ;            ; clock path                                                                                                               ;
;   9.716  ;   9.716 ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                      ;
;   9.716  ;   0.000 ;    ;      ; 111    ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0            ;
; 30.250   ; 20.534  ;    ;      ;        ;                                     ;            ; data path                                                                                                                ;
;   11.530 ;   1.814 ; FF ; uTco ; 1      ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0|resulta[11]     ;
;   11.530 ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y99_N0                   ; High Speed ; MP_MAC                                                                                                                   ;
;   11.577 ;   0.047 ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y99_N0_I225      ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   11.695 ;   0.118 ; FF ; RE   ; 1      ; R3_X100_Y99_N0_I7                   ; High Speed ; H3                                                                                                                       ;
;   11.813 ;   0.118 ; FF ; RE   ; 1      ; C4_X101_Y100_N0_I23                 ; High Speed ; V4                                                                                                                       ;
;   11.910 ;   0.097 ; FF ; RE   ; 1      ; R6_X96_Y100_N0_I37                  ; High Speed ; H6                                                                                                                       ;
;   12.019 ;   0.109 ; FF ; RE   ; 1      ; C4_X100_Y101_N0_I21                 ; High Speed ; V4                                                                                                                       ;
;   12.134 ;   0.115 ; FF ; RE   ; 1      ; R3_X98_Y101_N0_I20                  ; High Speed ; H3                                                                                                                       ;
;   12.214 ;   0.080 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y101_N0_I32 ; High Speed ; LAB_LINE                                                                                                                 ;
;   12.265 ;   0.051 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y101_N0_I65       ; High Speed ; MP_MAC_INPUT                                                                                                             ;
;   12.266 ;   0.001 ;    ; IC   ; 64     ; MPDSP_X100_Y101_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|by[11]               ;
;   14.087 ;   1.821 ; FR ; CELL ; 17     ; MPDSP_X100_Y101_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|resulta[19]          ;
;   14.087 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y101_N0                  ; High Speed ; MP_MAC                                                                                                                   ;
;   14.144 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y101_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   14.239 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y101_N0_I49                  ; High Speed ; H6                                                                                                                       ;
;   14.344 ;   0.105 ; RR ; RE   ; 1      ; C4_X97_Y102_N0_I8                   ; High Speed ; V4                                                                                                                       ;
;   14.445 ;   0.101 ; RR ; RE   ; 1      ; R6_X98_Y102_N0_I2                   ; High Speed ; H6                                                                                                                       ;
;   14.566 ;   0.121 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y102_N0_I79 ; High Speed ; LAB_LINE                                                                                                                 ;
;   14.602 ;   0.036 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y102_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                             ;
;   14.602 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y102_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|bx[17]               ;
;   16.665 ;   2.063 ; RR ; CELL ; 17     ; MPDSP_X100_Y102_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|resulta[19]          ;
;   16.665 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; MP_MAC                                                                                                                   ;
;   16.722 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y102_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   16.817 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y102_N0_I49                  ; High Speed ; H6                                                                                                                       ;
;   16.923 ;   0.106 ; RR ; RE   ; 1      ; C4_X97_Y103_N0_I8                   ; High Speed ; V4                                                                                                                       ;
;   17.024 ;   0.101 ; RR ; RE   ; 1      ; R6_X98_Y103_N0_I2                   ; High Speed ; H6                                                                                                                       ;
;   17.142 ;   0.118 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y103_N0_I79 ; High Speed ; LAB_LINE                                                                                                                 ;
;   17.178 ;   0.036 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y103_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                             ;
;   17.178 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y103_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|bx[17]               ;
;   19.241 ;   2.063 ; RR ; CELL ; 17     ; MPDSP_X100_Y103_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|resulta[19]          ;
;   19.241 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y103_N0                  ; High Speed ; MP_MAC                                                                                                                   ;
;   19.298 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y103_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   19.393 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y103_N0_I49                  ; High Speed ; H6                                                                                                                       ;
;   19.498 ;   0.105 ; RR ; RE   ; 1      ; C4_X97_Y104_N0_I8                   ; High Speed ; V4                                                                                                                       ;
;   19.599 ;   0.101 ; RR ; RE   ; 1      ; R6_X98_Y104_N0_I2                   ; High Speed ; H6                                                                                                                       ;
;   19.720 ;   0.121 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y104_N0_I79 ; High Speed ; LAB_LINE                                                                                                                 ;
;   19.756 ;   0.036 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y104_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                             ;
;   19.756 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y104_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|bx[17]               ;
;   21.819 ;   2.063 ; RR ; CELL ; 17     ; MPDSP_X100_Y104_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|resulta[19]          ;
;   21.819 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; MP_MAC                                                                                                                   ;
;   21.876 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y104_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   21.971 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y104_N0_I49                  ; High Speed ; H6                                                                                                                       ;
;   22.077 ;   0.106 ; RR ; RE   ; 1      ; C4_X97_Y105_N0_I8                   ; High Speed ; V4                                                                                                                       ;
;   22.178 ;   0.101 ; RR ; RE   ; 1      ; R6_X98_Y105_N0_I2                   ; High Speed ; H6                                                                                                                       ;
;   22.298 ;   0.120 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y105_N0_I79 ; High Speed ; LAB_LINE                                                                                                                 ;
;   22.334 ;   0.036 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y105_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                             ;
;   22.334 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y105_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|bx[17]               ;
;   24.397 ;   2.063 ; RR ; CELL ; 17     ; MPDSP_X100_Y105_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|resulta[19]          ;
;   24.397 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y105_N0                  ; High Speed ; MP_MAC                                                                                                                   ;
;   24.454 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y105_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   24.549 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y105_N0_I49                  ; High Speed ; H6                                                                                                                       ;
;   24.654 ;   0.105 ; RR ; RE   ; 1      ; C4_X97_Y106_N0_I8                   ; High Speed ; V4                                                                                                                       ;
;   24.757 ;   0.103 ; RR ; RE   ; 1      ; R6_X98_Y106_N0_I2                   ; High Speed ; H6                                                                                                                       ;
;   24.875 ;   0.118 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y106_N0_I79 ; High Speed ; LAB_LINE                                                                                                                 ;
;   24.910 ;   0.035 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y106_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                             ;
;   24.910 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y106_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|bx[17]               ;
;   26.973 ;   2.063 ; RR ; CELL ; 17     ; MPDSP_X100_Y106_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|resulta[19]          ;
;   26.973 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y106_N0                  ; High Speed ; MP_MAC                                                                                                                   ;
;   27.030 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y106_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   27.125 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y106_N0_I49                  ; High Speed ; H6                                                                                                                       ;
;   27.230 ;   0.105 ; RR ; RE   ; 1      ; C4_X97_Y107_N0_I8                   ; High Speed ; V4                                                                                                                       ;
;   27.331 ;   0.101 ; RR ; RE   ; 1      ; R6_X98_Y107_N0_I2                   ; High Speed ; H6                                                                                                                       ;
;   27.449 ;   0.118 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y107_N0_I79 ; High Speed ; LAB_LINE                                                                                                                 ;
;   27.485 ;   0.036 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y107_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                             ;
;   27.486 ;   0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y107_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|bx[17]               ;
;   29.548 ;   2.062 ; RR ; CELL ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|resulta[15]          ;
;   29.548 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; MP_MAC                                                                                                                   ;
;   29.606 ;   0.058 ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y107_N0_I229     ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   29.681 ;   0.075 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X99_Y107_N0_I16  ; High Speed ; LAB_LINE                                                                                                                 ;
;   29.726 ;   0.045 ; RR ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I44              ; High Speed ; leimdc0_[5]                                                                                                              ;
;   29.727 ;   0.001 ;    ; IC   ; 1      ; LABCELL_X99_Y107_N30                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~0|datac             ;
;   29.891 ;   0.164 ; RF ; CELL ; 2      ; LABCELL_X99_Y107_N30                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~0|combout           ;
;   29.895 ;   0.004 ; FF ; CELL ; 6      ; LABCELL_X99_Y107_N30                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~0~la_lab/laboutb[1] ;
;   29.895 ;   0.000 ; FR ; RE   ; 1      ; LABCELL_X99_Y107_N30                ; High Speed ; MP_LAB_COMB                                                                                                              ;
;   29.943 ;   0.048 ; RF ; RE   ; 2      ; LAB_RE_X99_Y107_N0_I111             ; High Speed ; LAB_RE                                                                                                                   ;
;   30.016 ;   0.073 ; FF ; RE   ; 4      ; LOCAL_INTERCONNECT_X99_Y107_N0_I31  ; High Speed ; LAB_LINE                                                                                                                 ;
;   30.083 ;   0.067 ; FF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I12              ; High Speed ; leimdc0_[1]                                                                                                              ;
;   30.083 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X99_Y107_N9                 ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~4|datad                     ;
;   30.250 ;   0.167 ; FR ; CELL ; 1      ; LABCELL_X99_Y107_N9                 ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~4|combout                   ;
;   30.250 ;   0.000 ; RR ; CELL ; 1      ; FF_X99_Y107_N10                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[4]|d               ;
;   30.250 ;   0.000 ; RR ; CELL ; 1      ; FF_X99_Y107_N10                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[4]                 ;
+----------+---------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                           ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                                  ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                                          ;
; 14.675   ; 9.675   ;    ;      ;        ;                 ;       ; clock path                                                                                               ;
;   13.337 ;   8.337 ; R  ;      ;        ;                 ;       ; clock network delay                                                                                      ;
;   14.675 ;   1.338 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                                  ;
; 14.525   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                                        ;
; 15.065   ; 0.540   ;    ; uTsu ; 1      ; FF_X99_Y107_N10 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[4] ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #11: Setup slack is -15.184 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                         ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[7]      ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Data Arrival Time  ; 30.247                                                                                                        ;
; Data Required Time ; 15.063                                                                                                        ;
; Slack              ; -15.184 (VIOLATED)                                                                                            ;
+--------------------+---------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.041 ;       ;             ;            ;       ;       ;
; Data Delay                ; 20.531 ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.716       ; 100        ; 9.716 ; 9.716 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 9     ; 0.003       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 12    ; 14.533      ; 71         ; 0.000 ; 2.063 ;
;    uTco                   ;        ; 1     ; 1.814       ; 9          ; 1.814 ; 1.814 ;
;    Routing Element        ;        ; 59    ; 4.181       ; 20         ; 0.000 ; 0.121 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.337       ; 100        ; 8.337 ; 8.337 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                     ;
+----------+---------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                  ;
+----------+---------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                         ;
; 9.716    ; 9.716   ;    ;      ;        ;                                     ;            ; clock path                                                                                                               ;
;   9.716  ;   9.716 ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                      ;
;   9.716  ;   0.000 ;    ;      ; 111    ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0            ;
; 30.247   ; 20.531  ;    ;      ;        ;                                     ;            ; data path                                                                                                                ;
;   11.530 ;   1.814 ; FF ; uTco ; 1      ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0|resulta[11]     ;
;   11.530 ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y99_N0                   ; High Speed ; MP_MAC                                                                                                                   ;
;   11.577 ;   0.047 ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y99_N0_I225      ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   11.695 ;   0.118 ; FF ; RE   ; 1      ; R3_X100_Y99_N0_I7                   ; High Speed ; H3                                                                                                                       ;
;   11.813 ;   0.118 ; FF ; RE   ; 1      ; C4_X101_Y100_N0_I23                 ; High Speed ; V4                                                                                                                       ;
;   11.910 ;   0.097 ; FF ; RE   ; 1      ; R6_X96_Y100_N0_I37                  ; High Speed ; H6                                                                                                                       ;
;   12.019 ;   0.109 ; FF ; RE   ; 1      ; C4_X100_Y101_N0_I21                 ; High Speed ; V4                                                                                                                       ;
;   12.134 ;   0.115 ; FF ; RE   ; 1      ; R3_X98_Y101_N0_I20                  ; High Speed ; H3                                                                                                                       ;
;   12.214 ;   0.080 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y101_N0_I32 ; High Speed ; LAB_LINE                                                                                                                 ;
;   12.265 ;   0.051 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y101_N0_I65       ; High Speed ; MP_MAC_INPUT                                                                                                             ;
;   12.266 ;   0.001 ;    ; IC   ; 64     ; MPDSP_X100_Y101_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|by[11]               ;
;   14.087 ;   1.821 ; FR ; CELL ; 17     ; MPDSP_X100_Y101_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|resulta[19]          ;
;   14.087 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y101_N0                  ; High Speed ; MP_MAC                                                                                                                   ;
;   14.144 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y101_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   14.239 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y101_N0_I49                  ; High Speed ; H6                                                                                                                       ;
;   14.344 ;   0.105 ; RR ; RE   ; 1      ; C4_X97_Y102_N0_I8                   ; High Speed ; V4                                                                                                                       ;
;   14.445 ;   0.101 ; RR ; RE   ; 1      ; R6_X98_Y102_N0_I2                   ; High Speed ; H6                                                                                                                       ;
;   14.566 ;   0.121 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y102_N0_I79 ; High Speed ; LAB_LINE                                                                                                                 ;
;   14.602 ;   0.036 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y102_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                             ;
;   14.602 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y102_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|bx[17]               ;
;   16.665 ;   2.063 ; RR ; CELL ; 17     ; MPDSP_X100_Y102_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|resulta[19]          ;
;   16.665 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; MP_MAC                                                                                                                   ;
;   16.722 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y102_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   16.817 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y102_N0_I49                  ; High Speed ; H6                                                                                                                       ;
;   16.923 ;   0.106 ; RR ; RE   ; 1      ; C4_X97_Y103_N0_I8                   ; High Speed ; V4                                                                                                                       ;
;   17.024 ;   0.101 ; RR ; RE   ; 1      ; R6_X98_Y103_N0_I2                   ; High Speed ; H6                                                                                                                       ;
;   17.142 ;   0.118 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y103_N0_I79 ; High Speed ; LAB_LINE                                                                                                                 ;
;   17.178 ;   0.036 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y103_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                             ;
;   17.178 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y103_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|bx[17]               ;
;   19.241 ;   2.063 ; RR ; CELL ; 17     ; MPDSP_X100_Y103_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|resulta[19]          ;
;   19.241 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y103_N0                  ; High Speed ; MP_MAC                                                                                                                   ;
;   19.298 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y103_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   19.393 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y103_N0_I49                  ; High Speed ; H6                                                                                                                       ;
;   19.498 ;   0.105 ; RR ; RE   ; 1      ; C4_X97_Y104_N0_I8                   ; High Speed ; V4                                                                                                                       ;
;   19.599 ;   0.101 ; RR ; RE   ; 1      ; R6_X98_Y104_N0_I2                   ; High Speed ; H6                                                                                                                       ;
;   19.720 ;   0.121 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y104_N0_I79 ; High Speed ; LAB_LINE                                                                                                                 ;
;   19.756 ;   0.036 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y104_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                             ;
;   19.756 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y104_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|bx[17]               ;
;   21.819 ;   2.063 ; RR ; CELL ; 17     ; MPDSP_X100_Y104_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|resulta[19]          ;
;   21.819 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; MP_MAC                                                                                                                   ;
;   21.876 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y104_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   21.971 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y104_N0_I49                  ; High Speed ; H6                                                                                                                       ;
;   22.077 ;   0.106 ; RR ; RE   ; 1      ; C4_X97_Y105_N0_I8                   ; High Speed ; V4                                                                                                                       ;
;   22.178 ;   0.101 ; RR ; RE   ; 1      ; R6_X98_Y105_N0_I2                   ; High Speed ; H6                                                                                                                       ;
;   22.298 ;   0.120 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y105_N0_I79 ; High Speed ; LAB_LINE                                                                                                                 ;
;   22.334 ;   0.036 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y105_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                             ;
;   22.334 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y105_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|bx[17]               ;
;   24.397 ;   2.063 ; RR ; CELL ; 17     ; MPDSP_X100_Y105_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|resulta[19]          ;
;   24.397 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y105_N0                  ; High Speed ; MP_MAC                                                                                                                   ;
;   24.454 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y105_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   24.549 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y105_N0_I49                  ; High Speed ; H6                                                                                                                       ;
;   24.654 ;   0.105 ; RR ; RE   ; 1      ; C4_X97_Y106_N0_I8                   ; High Speed ; V4                                                                                                                       ;
;   24.757 ;   0.103 ; RR ; RE   ; 1      ; R6_X98_Y106_N0_I2                   ; High Speed ; H6                                                                                                                       ;
;   24.875 ;   0.118 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y106_N0_I79 ; High Speed ; LAB_LINE                                                                                                                 ;
;   24.910 ;   0.035 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y106_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                             ;
;   24.910 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y106_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|bx[17]               ;
;   26.973 ;   2.063 ; RR ; CELL ; 17     ; MPDSP_X100_Y106_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|resulta[19]          ;
;   26.973 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y106_N0                  ; High Speed ; MP_MAC                                                                                                                   ;
;   27.030 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y106_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   27.125 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y106_N0_I49                  ; High Speed ; H6                                                                                                                       ;
;   27.230 ;   0.105 ; RR ; RE   ; 1      ; C4_X97_Y107_N0_I8                   ; High Speed ; V4                                                                                                                       ;
;   27.331 ;   0.101 ; RR ; RE   ; 1      ; R6_X98_Y107_N0_I2                   ; High Speed ; H6                                                                                                                       ;
;   27.449 ;   0.118 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y107_N0_I79 ; High Speed ; LAB_LINE                                                                                                                 ;
;   27.485 ;   0.036 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y107_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                             ;
;   27.486 ;   0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y107_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|bx[17]               ;
;   29.548 ;   2.062 ; RR ; CELL ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|resulta[15]          ;
;   29.548 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; MP_MAC                                                                                                                   ;
;   29.606 ;   0.058 ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y107_N0_I229     ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   29.681 ;   0.075 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X99_Y107_N0_I16  ; High Speed ; LAB_LINE                                                                                                                 ;
;   29.726 ;   0.045 ; RR ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I44              ; High Speed ; leimdc0_[5]                                                                                                              ;
;   29.727 ;   0.001 ;    ; IC   ; 1      ; LABCELL_X99_Y107_N30                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~0|datac             ;
;   29.891 ;   0.164 ; RF ; CELL ; 2      ; LABCELL_X99_Y107_N30                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~0|combout           ;
;   29.895 ;   0.004 ; FF ; CELL ; 6      ; LABCELL_X99_Y107_N30                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~0~la_lab/laboutb[1] ;
;   29.895 ;   0.000 ; FR ; RE   ; 1      ; LABCELL_X99_Y107_N30                ; High Speed ; MP_LAB_COMB                                                                                                              ;
;   29.943 ;   0.048 ; RF ; RE   ; 2      ; LAB_RE_X99_Y107_N0_I111             ; High Speed ; LAB_RE                                                                                                                   ;
;   30.012 ;   0.069 ; FF ; RE   ; 4      ; LOCAL_INTERCONNECT_X99_Y107_N0_I31  ; High Speed ; LAB_LINE                                                                                                                 ;
;   30.080 ;   0.068 ; FF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I36              ; High Speed ; leimdc0_[4]                                                                                                              ;
;   30.080 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X99_Y107_N27                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~7|datad                     ;
;   30.247 ;   0.167 ; FR ; CELL ; 1      ; LABCELL_X99_Y107_N27                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~7|combout                   ;
;   30.247 ;   0.000 ; RR ; CELL ; 1      ; FF_X99_Y107_N28                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[7]|d               ;
;   30.247 ;   0.000 ; RR ; CELL ; 1      ; FF_X99_Y107_N28                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[7]                 ;
+----------+---------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                           ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                                  ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                                          ;
; 14.675   ; 9.675   ;    ;      ;        ;                 ;       ; clock path                                                                                               ;
;   13.337 ;   8.337 ; R  ;      ;        ;                 ;       ; clock network delay                                                                                      ;
;   14.675 ;   1.338 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                                  ;
; 14.525   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                                        ;
; 15.063   ; 0.538   ;    ; uTsu ; 1      ; FF_X99_Y107_N28 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[7] ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #12: Setup slack is -15.172 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                         ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[1]      ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Data Arrival Time  ; 30.238                                                                                                        ;
; Data Required Time ; 15.066                                                                                                        ;
; Slack              ; -15.172 (VIOLATED)                                                                                            ;
+--------------------+---------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.041 ;       ;             ;            ;       ;       ;
; Data Delay                ; 20.522 ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.716       ; 100        ; 9.716 ; 9.716 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 9     ; 0.003       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 12    ; 14.533      ; 71         ; 0.000 ; 2.063 ;
;    uTco                   ;        ; 1     ; 1.814       ; 9          ; 1.814 ; 1.814 ;
;    Routing Element        ;        ; 59    ; 4.172       ; 20         ; 0.000 ; 0.121 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.337       ; 100        ; 8.337 ; 8.337 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                     ;
+----------+---------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                  ;
+----------+---------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                         ;
; 9.716    ; 9.716   ;    ;      ;        ;                                     ;            ; clock path                                                                                                               ;
;   9.716  ;   9.716 ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                      ;
;   9.716  ;   0.000 ;    ;      ; 111    ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0            ;
; 30.238   ; 20.522  ;    ;      ;        ;                                     ;            ; data path                                                                                                                ;
;   11.530 ;   1.814 ; FF ; uTco ; 1      ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0|resulta[11]     ;
;   11.530 ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y99_N0                   ; High Speed ; MP_MAC                                                                                                                   ;
;   11.577 ;   0.047 ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y99_N0_I225      ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   11.695 ;   0.118 ; FF ; RE   ; 1      ; R3_X100_Y99_N0_I7                   ; High Speed ; H3                                                                                                                       ;
;   11.813 ;   0.118 ; FF ; RE   ; 1      ; C4_X101_Y100_N0_I23                 ; High Speed ; V4                                                                                                                       ;
;   11.910 ;   0.097 ; FF ; RE   ; 1      ; R6_X96_Y100_N0_I37                  ; High Speed ; H6                                                                                                                       ;
;   12.019 ;   0.109 ; FF ; RE   ; 1      ; C4_X100_Y101_N0_I21                 ; High Speed ; V4                                                                                                                       ;
;   12.134 ;   0.115 ; FF ; RE   ; 1      ; R3_X98_Y101_N0_I20                  ; High Speed ; H3                                                                                                                       ;
;   12.214 ;   0.080 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y101_N0_I32 ; High Speed ; LAB_LINE                                                                                                                 ;
;   12.265 ;   0.051 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y101_N0_I65       ; High Speed ; MP_MAC_INPUT                                                                                                             ;
;   12.266 ;   0.001 ;    ; IC   ; 64     ; MPDSP_X100_Y101_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|by[11]               ;
;   14.087 ;   1.821 ; FR ; CELL ; 17     ; MPDSP_X100_Y101_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|resulta[19]          ;
;   14.087 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y101_N0                  ; High Speed ; MP_MAC                                                                                                                   ;
;   14.144 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y101_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   14.239 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y101_N0_I49                  ; High Speed ; H6                                                                                                                       ;
;   14.344 ;   0.105 ; RR ; RE   ; 1      ; C4_X97_Y102_N0_I8                   ; High Speed ; V4                                                                                                                       ;
;   14.445 ;   0.101 ; RR ; RE   ; 1      ; R6_X98_Y102_N0_I2                   ; High Speed ; H6                                                                                                                       ;
;   14.566 ;   0.121 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y102_N0_I79 ; High Speed ; LAB_LINE                                                                                                                 ;
;   14.602 ;   0.036 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y102_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                             ;
;   14.602 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y102_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|bx[17]               ;
;   16.665 ;   2.063 ; RR ; CELL ; 17     ; MPDSP_X100_Y102_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|resulta[19]          ;
;   16.665 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; MP_MAC                                                                                                                   ;
;   16.722 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y102_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   16.817 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y102_N0_I49                  ; High Speed ; H6                                                                                                                       ;
;   16.923 ;   0.106 ; RR ; RE   ; 1      ; C4_X97_Y103_N0_I8                   ; High Speed ; V4                                                                                                                       ;
;   17.024 ;   0.101 ; RR ; RE   ; 1      ; R6_X98_Y103_N0_I2                   ; High Speed ; H6                                                                                                                       ;
;   17.142 ;   0.118 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y103_N0_I79 ; High Speed ; LAB_LINE                                                                                                                 ;
;   17.178 ;   0.036 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y103_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                             ;
;   17.178 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y103_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|bx[17]               ;
;   19.241 ;   2.063 ; RR ; CELL ; 17     ; MPDSP_X100_Y103_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|resulta[19]          ;
;   19.241 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y103_N0                  ; High Speed ; MP_MAC                                                                                                                   ;
;   19.298 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y103_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   19.393 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y103_N0_I49                  ; High Speed ; H6                                                                                                                       ;
;   19.498 ;   0.105 ; RR ; RE   ; 1      ; C4_X97_Y104_N0_I8                   ; High Speed ; V4                                                                                                                       ;
;   19.599 ;   0.101 ; RR ; RE   ; 1      ; R6_X98_Y104_N0_I2                   ; High Speed ; H6                                                                                                                       ;
;   19.720 ;   0.121 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y104_N0_I79 ; High Speed ; LAB_LINE                                                                                                                 ;
;   19.756 ;   0.036 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y104_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                             ;
;   19.756 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y104_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|bx[17]               ;
;   21.819 ;   2.063 ; RR ; CELL ; 17     ; MPDSP_X100_Y104_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|resulta[19]          ;
;   21.819 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; MP_MAC                                                                                                                   ;
;   21.876 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y104_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   21.971 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y104_N0_I49                  ; High Speed ; H6                                                                                                                       ;
;   22.077 ;   0.106 ; RR ; RE   ; 1      ; C4_X97_Y105_N0_I8                   ; High Speed ; V4                                                                                                                       ;
;   22.178 ;   0.101 ; RR ; RE   ; 1      ; R6_X98_Y105_N0_I2                   ; High Speed ; H6                                                                                                                       ;
;   22.298 ;   0.120 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y105_N0_I79 ; High Speed ; LAB_LINE                                                                                                                 ;
;   22.334 ;   0.036 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y105_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                             ;
;   22.334 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y105_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|bx[17]               ;
;   24.397 ;   2.063 ; RR ; CELL ; 17     ; MPDSP_X100_Y105_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|resulta[19]          ;
;   24.397 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y105_N0                  ; High Speed ; MP_MAC                                                                                                                   ;
;   24.454 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y105_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   24.549 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y105_N0_I49                  ; High Speed ; H6                                                                                                                       ;
;   24.654 ;   0.105 ; RR ; RE   ; 1      ; C4_X97_Y106_N0_I8                   ; High Speed ; V4                                                                                                                       ;
;   24.757 ;   0.103 ; RR ; RE   ; 1      ; R6_X98_Y106_N0_I2                   ; High Speed ; H6                                                                                                                       ;
;   24.875 ;   0.118 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y106_N0_I79 ; High Speed ; LAB_LINE                                                                                                                 ;
;   24.910 ;   0.035 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y106_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                             ;
;   24.910 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y106_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|bx[17]               ;
;   26.973 ;   2.063 ; RR ; CELL ; 17     ; MPDSP_X100_Y106_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|resulta[19]          ;
;   26.973 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y106_N0                  ; High Speed ; MP_MAC                                                                                                                   ;
;   27.030 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y106_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   27.125 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y106_N0_I49                  ; High Speed ; H6                                                                                                                       ;
;   27.230 ;   0.105 ; RR ; RE   ; 1      ; C4_X97_Y107_N0_I8                   ; High Speed ; V4                                                                                                                       ;
;   27.331 ;   0.101 ; RR ; RE   ; 1      ; R6_X98_Y107_N0_I2                   ; High Speed ; H6                                                                                                                       ;
;   27.449 ;   0.118 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y107_N0_I79 ; High Speed ; LAB_LINE                                                                                                                 ;
;   27.485 ;   0.036 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y107_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                             ;
;   27.486 ;   0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y107_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|bx[17]               ;
;   29.548 ;   2.062 ; RR ; CELL ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|resulta[15]          ;
;   29.548 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; MP_MAC                                                                                                                   ;
;   29.606 ;   0.058 ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y107_N0_I229     ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   29.681 ;   0.075 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X99_Y107_N0_I16  ; High Speed ; LAB_LINE                                                                                                                 ;
;   29.726 ;   0.045 ; RR ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I44              ; High Speed ; leimdc0_[5]                                                                                                              ;
;   29.727 ;   0.001 ;    ; IC   ; 1      ; LABCELL_X99_Y107_N30                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~0|datac             ;
;   29.891 ;   0.164 ; RF ; CELL ; 2      ; LABCELL_X99_Y107_N30                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~0|combout           ;
;   29.895 ;   0.004 ; FF ; CELL ; 6      ; LABCELL_X99_Y107_N30                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~0~la_lab/laboutb[1] ;
;   29.895 ;   0.000 ; FR ; RE   ; 1      ; LABCELL_X99_Y107_N30                ; High Speed ; MP_LAB_COMB                                                                                                              ;
;   29.943 ;   0.048 ; RF ; RE   ; 2      ; LAB_RE_X99_Y107_N0_I111             ; High Speed ; LAB_RE                                                                                                                   ;
;   30.003 ;   0.060 ; FF ; RE   ; 4      ; LOCAL_INTERCONNECT_X99_Y107_N0_I31  ; High Speed ; LAB_LINE                                                                                                                 ;
;   30.071 ;   0.068 ; FF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I68              ; High Speed ; leimdc0_[8]                                                                                                              ;
;   30.071 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X99_Y107_N51                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~1|datad                     ;
;   30.238 ;   0.167 ; FR ; CELL ; 1      ; LABCELL_X99_Y107_N51                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~1|combout                   ;
;   30.238 ;   0.000 ; RR ; CELL ; 1      ; FF_X99_Y107_N53                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[1]|d               ;
;   30.238 ;   0.000 ; RR ; CELL ; 1      ; FF_X99_Y107_N53                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[1]                 ;
+----------+---------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                           ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                                  ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                                          ;
; 14.675   ; 9.675   ;    ;      ;        ;                 ;       ; clock path                                                                                               ;
;   13.337 ;   8.337 ; R  ;      ;        ;                 ;       ; clock network delay                                                                                      ;
;   14.675 ;   1.338 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                                  ;
; 14.525   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                                        ;
; 15.066   ; 0.541   ;    ; uTsu ; 1      ; FF_X99_Y107_N53 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[1] ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #13: Setup slack is -15.169 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                         ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6]      ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Data Arrival Time  ; 30.236                                                                                                        ;
; Data Required Time ; 15.067                                                                                                        ;
; Slack              ; -15.169 (VIOLATED)                                                                                            ;
+--------------------+---------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.041 ;       ;             ;            ;        ;       ;
; Data Delay                ; 20.520 ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.716       ; 100        ; 9.716  ; 9.716 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 9     ; 0.001       ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 12    ; 14.744      ; 72         ; 0.000  ; 2.166 ;
;    uTco                   ;        ; 1     ; 1.872       ; 9          ; 1.872  ; 1.872 ;
;    Routing Element        ;        ; 57    ; 3.903       ; 19         ; 0.000  ; 0.121 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.337       ; 100        ; 8.337  ; 8.337 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                        ;
+----------+----------+----+------+--------+--------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                             ; HS/LP      ; Element                                                                                                                   ;
+----------+----------+----+------+--------+--------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                      ;            ; launch edge time                                                                                                          ;
; 9.716    ; 9.716    ;    ;      ;        ;                                      ;            ; clock path                                                                                                                ;
;   9.716  ;   9.716  ; R  ;      ;        ;                                      ;            ; clock network delay                                                                                                       ;
;   9.716  ;   0.000  ;    ;      ; 111    ; MPDSP_X100_Y99_N0                    ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0             ;
; 30.236   ; 20.520   ;    ;      ;        ;                                      ;            ; data path                                                                                                                 ;
;   11.588 ;   1.872  ; RR ; uTco ; 17     ; MPDSP_X100_Y99_N0                    ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0|resulta[19]      ;
;   11.588 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y99_N0                    ; High Speed ; MP_MAC                                                                                                                    ;
;   11.646 ;   0.058  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y99_N0_I233       ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   11.758 ;   0.112  ; RR ; RE   ; 1      ; C4_X99_Y100_N0_I11                   ; High Speed ; V4                                                                                                                        ;
;   11.837 ;   0.079  ; RR ; RE   ; 1      ; R3_X100_Y101_N0_I6                   ; High Speed ; H3                                                                                                                        ;
;   11.930 ;   0.093  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y101_N0_I112 ; High Speed ; LAB_LINE                                                                                                                  ;
;   11.967 ;   0.037  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y101_N0_I53        ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   11.966 ;   -0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y101_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|bx[17]                ;
;   14.028 ;   2.062  ; RR ; CELL ; 17     ; MPDSP_X100_Y101_N0                   ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|resulta[19]           ;
;   14.028 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y101_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   14.085 ;   0.057  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y101_N0_I233      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   14.180 ;   0.095  ; RR ; RE   ; 1      ; R6_X94_Y101_N0_I49                   ; High Speed ; H6                                                                                                                        ;
;   14.285 ;   0.105  ; RR ; RE   ; 1      ; C4_X97_Y102_N0_I8                    ; High Speed ; V4                                                                                                                        ;
;   14.386 ;   0.101  ; RR ; RE   ; 1      ; R6_X98_Y102_N0_I2                    ; High Speed ; H6                                                                                                                        ;
;   14.507 ;   0.121  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y102_N0_I79  ; High Speed ; LAB_LINE                                                                                                                  ;
;   14.543 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y102_N0_I53        ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   14.543 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y102_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|bx[17]                ;
;   16.606 ;   2.063  ; RR ; CELL ; 17     ; MPDSP_X100_Y102_N0                   ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|resulta[19]           ;
;   16.606 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y102_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   16.663 ;   0.057  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y102_N0_I233      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   16.758 ;   0.095  ; RR ; RE   ; 1      ; R6_X94_Y102_N0_I49                   ; High Speed ; H6                                                                                                                        ;
;   16.864 ;   0.106  ; RR ; RE   ; 1      ; C4_X97_Y103_N0_I8                    ; High Speed ; V4                                                                                                                        ;
;   16.965 ;   0.101  ; RR ; RE   ; 1      ; R6_X98_Y103_N0_I2                    ; High Speed ; H6                                                                                                                        ;
;   17.083 ;   0.118  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y103_N0_I79  ; High Speed ; LAB_LINE                                                                                                                  ;
;   17.119 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y103_N0_I53        ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   17.119 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y103_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|bx[17]                ;
;   19.182 ;   2.063  ; RR ; CELL ; 17     ; MPDSP_X100_Y103_N0                   ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|resulta[19]           ;
;   19.182 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y103_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   19.239 ;   0.057  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y103_N0_I233      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   19.334 ;   0.095  ; RR ; RE   ; 1      ; R6_X94_Y103_N0_I49                   ; High Speed ; H6                                                                                                                        ;
;   19.439 ;   0.105  ; RR ; RE   ; 1      ; C4_X97_Y104_N0_I8                    ; High Speed ; V4                                                                                                                        ;
;   19.540 ;   0.101  ; RR ; RE   ; 1      ; R6_X98_Y104_N0_I2                    ; High Speed ; H6                                                                                                                        ;
;   19.661 ;   0.121  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y104_N0_I79  ; High Speed ; LAB_LINE                                                                                                                  ;
;   19.697 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y104_N0_I53        ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   19.697 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y104_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|bx[17]                ;
;   21.760 ;   2.063  ; RR ; CELL ; 17     ; MPDSP_X100_Y104_N0                   ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|resulta[19]           ;
;   21.760 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y104_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   21.817 ;   0.057  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y104_N0_I233      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   21.912 ;   0.095  ; RR ; RE   ; 1      ; R6_X94_Y104_N0_I49                   ; High Speed ; H6                                                                                                                        ;
;   22.018 ;   0.106  ; RR ; RE   ; 1      ; C4_X97_Y105_N0_I8                    ; High Speed ; V4                                                                                                                        ;
;   22.119 ;   0.101  ; RR ; RE   ; 1      ; R6_X98_Y105_N0_I2                    ; High Speed ; H6                                                                                                                        ;
;   22.239 ;   0.120  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y105_N0_I79  ; High Speed ; LAB_LINE                                                                                                                  ;
;   22.275 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y105_N0_I53        ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   22.275 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y105_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|bx[17]                ;
;   24.338 ;   2.063  ; RR ; CELL ; 17     ; MPDSP_X100_Y105_N0                   ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|resulta[19]           ;
;   24.338 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y105_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   24.395 ;   0.057  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y105_N0_I233      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   24.490 ;   0.095  ; RR ; RE   ; 1      ; R6_X94_Y105_N0_I49                   ; High Speed ; H6                                                                                                                        ;
;   24.595 ;   0.105  ; RR ; RE   ; 1      ; C4_X97_Y106_N0_I8                    ; High Speed ; V4                                                                                                                        ;
;   24.698 ;   0.103  ; RR ; RE   ; 1      ; R6_X98_Y106_N0_I2                    ; High Speed ; H6                                                                                                                        ;
;   24.816 ;   0.118  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y106_N0_I79  ; High Speed ; LAB_LINE                                                                                                                  ;
;   24.851 ;   0.035  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y106_N0_I53        ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   24.851 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y106_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|bx[17]                ;
;   26.914 ;   2.063  ; RR ; CELL ; 17     ; MPDSP_X100_Y106_N0                   ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|resulta[19]           ;
;   26.914 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y106_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   26.971 ;   0.057  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y106_N0_I233      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   27.066 ;   0.095  ; RR ; RE   ; 1      ; R6_X94_Y106_N0_I49                   ; High Speed ; H6                                                                                                                        ;
;   27.171 ;   0.105  ; RR ; RE   ; 1      ; C4_X97_Y107_N0_I8                    ; High Speed ; V4                                                                                                                        ;
;   27.272 ;   0.101  ; RR ; RE   ; 1      ; R6_X98_Y107_N0_I2                    ; High Speed ; H6                                                                                                                        ;
;   27.390 ;   0.118  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y107_N0_I79  ; High Speed ; LAB_LINE                                                                                                                  ;
;   27.426 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y107_N0_I53        ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   27.427 ;   0.001  ;    ; IC   ; 84     ; MPDSP_X100_Y107_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|bx[17]                ;
;   29.593 ;   2.166  ; RR ; CELL ; 1      ; MPDSP_X100_Y107_N0                   ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|resulta[10]           ;
;   29.593 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y107_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   29.650 ;   0.057  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y107_N0_I224      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   29.725 ;   0.075  ; RR ; RE   ; 1      ; R6_X94_Y107_N0_I44                   ; High Speed ; H6                                                                                                                        ;
;   29.808 ;   0.083  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X99_Y107_N0_I13   ; High Speed ; LAB_LINE                                                                                                                  ;
;   29.846 ;   0.038  ; RR ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I73               ; High Speed ; leime0_[9]                                                                                                                ;
;   29.847 ;   0.001  ;    ; IC   ; 1      ; LABCELL_X99_Y107_N54                 ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|datae              ;
;   29.994 ;   0.147  ; RF ; CELL ; 2      ; LABCELL_X99_Y107_N54                 ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|combout            ;
;   29.998 ;   0.004  ; FF ; CELL ; 4      ; LABCELL_X99_Y107_N54                 ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1~la_lab/laboutb[17] ;
;   29.998 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X99_Y107_N54                 ; High Speed ; MP_LAB_COMB                                                                                                               ;
;   30.044 ;   0.046  ; RF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I127              ; High Speed ; LAB_RE                                                                                                                    ;
;   30.119 ;   0.075  ; FF ; RE   ; 4      ; LOCAL_INTERCONNECT_X99_Y107_N0_I59   ; High Speed ; LAB_LINE                                                                                                                  ;
;   30.186 ;   0.067  ; FF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I0                ; High Speed ; leimf0_[0]                                                                                                                ;
;   30.186 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X99_Y107_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~6|dataf                      ;
;   30.236 ;   0.050  ; FR ; CELL ; 1      ; LABCELL_X99_Y107_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~6|combout                    ;
;   30.236 ;   0.000  ; RR ; CELL ; 1      ; FF_X99_Y107_N2                       ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6]|d                ;
;   30.236 ;   0.000  ; RR ; CELL ; 1      ; FF_X99_Y107_N2                       ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6]                  ;
+----------+----------+----+------+--------+--------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                          ;
+----------+---------+----+------+--------+----------------+-------+----------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                                  ;
+----------+---------+----+------+--------+----------------+-------+----------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                                          ;
; 14.675   ; 9.675   ;    ;      ;        ;                ;       ; clock path                                                                                               ;
;   13.337 ;   8.337 ; R  ;      ;        ;                ;       ; clock network delay                                                                                      ;
;   14.675 ;   1.338 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                                  ;
; 14.525   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                                        ;
; 15.067   ; 0.542   ;    ; uTsu ; 1      ; FF_X99_Y107_N2 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[6] ;
+----------+---------+----+------+--------+----------------+-------+----------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #14: Setup slack is -15.167 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                         ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2]      ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Data Arrival Time  ; 30.233                                                                                                        ;
; Data Required Time ; 15.066                                                                                                        ;
; Slack              ; -15.167 (VIOLATED)                                                                                            ;
+--------------------+---------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.041 ;       ;             ;            ;        ;       ;
; Data Delay                ; 20.517 ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.716       ; 100        ; 9.716  ; 9.716 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 9     ; 0.001       ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 12    ; 14.744      ; 72         ; 0.000  ; 2.166 ;
;    uTco                   ;        ; 1     ; 1.872       ; 9          ; 1.872  ; 1.872 ;
;    Routing Element        ;        ; 57    ; 3.900       ; 19         ; 0.000  ; 0.121 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.337       ; 100        ; 8.337  ; 8.337 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                        ;
+----------+----------+----+------+--------+--------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                             ; HS/LP      ; Element                                                                                                                   ;
+----------+----------+----+------+--------+--------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                      ;            ; launch edge time                                                                                                          ;
; 9.716    ; 9.716    ;    ;      ;        ;                                      ;            ; clock path                                                                                                                ;
;   9.716  ;   9.716  ; R  ;      ;        ;                                      ;            ; clock network delay                                                                                                       ;
;   9.716  ;   0.000  ;    ;      ; 111    ; MPDSP_X100_Y99_N0                    ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0             ;
; 30.233   ; 20.517   ;    ;      ;        ;                                      ;            ; data path                                                                                                                 ;
;   11.588 ;   1.872  ; RR ; uTco ; 17     ; MPDSP_X100_Y99_N0                    ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0|resulta[19]      ;
;   11.588 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y99_N0                    ; High Speed ; MP_MAC                                                                                                                    ;
;   11.646 ;   0.058  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y99_N0_I233       ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   11.758 ;   0.112  ; RR ; RE   ; 1      ; C4_X99_Y100_N0_I11                   ; High Speed ; V4                                                                                                                        ;
;   11.837 ;   0.079  ; RR ; RE   ; 1      ; R3_X100_Y101_N0_I6                   ; High Speed ; H3                                                                                                                        ;
;   11.930 ;   0.093  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y101_N0_I112 ; High Speed ; LAB_LINE                                                                                                                  ;
;   11.967 ;   0.037  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y101_N0_I53        ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   11.966 ;   -0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y101_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|bx[17]                ;
;   14.028 ;   2.062  ; RR ; CELL ; 17     ; MPDSP_X100_Y101_N0                   ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|resulta[19]           ;
;   14.028 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y101_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   14.085 ;   0.057  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y101_N0_I233      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   14.180 ;   0.095  ; RR ; RE   ; 1      ; R6_X94_Y101_N0_I49                   ; High Speed ; H6                                                                                                                        ;
;   14.285 ;   0.105  ; RR ; RE   ; 1      ; C4_X97_Y102_N0_I8                    ; High Speed ; V4                                                                                                                        ;
;   14.386 ;   0.101  ; RR ; RE   ; 1      ; R6_X98_Y102_N0_I2                    ; High Speed ; H6                                                                                                                        ;
;   14.507 ;   0.121  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y102_N0_I79  ; High Speed ; LAB_LINE                                                                                                                  ;
;   14.543 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y102_N0_I53        ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   14.543 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y102_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|bx[17]                ;
;   16.606 ;   2.063  ; RR ; CELL ; 17     ; MPDSP_X100_Y102_N0                   ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|resulta[19]           ;
;   16.606 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y102_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   16.663 ;   0.057  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y102_N0_I233      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   16.758 ;   0.095  ; RR ; RE   ; 1      ; R6_X94_Y102_N0_I49                   ; High Speed ; H6                                                                                                                        ;
;   16.864 ;   0.106  ; RR ; RE   ; 1      ; C4_X97_Y103_N0_I8                    ; High Speed ; V4                                                                                                                        ;
;   16.965 ;   0.101  ; RR ; RE   ; 1      ; R6_X98_Y103_N0_I2                    ; High Speed ; H6                                                                                                                        ;
;   17.083 ;   0.118  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y103_N0_I79  ; High Speed ; LAB_LINE                                                                                                                  ;
;   17.119 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y103_N0_I53        ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   17.119 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y103_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|bx[17]                ;
;   19.182 ;   2.063  ; RR ; CELL ; 17     ; MPDSP_X100_Y103_N0                   ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|resulta[19]           ;
;   19.182 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y103_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   19.239 ;   0.057  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y103_N0_I233      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   19.334 ;   0.095  ; RR ; RE   ; 1      ; R6_X94_Y103_N0_I49                   ; High Speed ; H6                                                                                                                        ;
;   19.439 ;   0.105  ; RR ; RE   ; 1      ; C4_X97_Y104_N0_I8                    ; High Speed ; V4                                                                                                                        ;
;   19.540 ;   0.101  ; RR ; RE   ; 1      ; R6_X98_Y104_N0_I2                    ; High Speed ; H6                                                                                                                        ;
;   19.661 ;   0.121  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y104_N0_I79  ; High Speed ; LAB_LINE                                                                                                                  ;
;   19.697 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y104_N0_I53        ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   19.697 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y104_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|bx[17]                ;
;   21.760 ;   2.063  ; RR ; CELL ; 17     ; MPDSP_X100_Y104_N0                   ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|resulta[19]           ;
;   21.760 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y104_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   21.817 ;   0.057  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y104_N0_I233      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   21.912 ;   0.095  ; RR ; RE   ; 1      ; R6_X94_Y104_N0_I49                   ; High Speed ; H6                                                                                                                        ;
;   22.018 ;   0.106  ; RR ; RE   ; 1      ; C4_X97_Y105_N0_I8                    ; High Speed ; V4                                                                                                                        ;
;   22.119 ;   0.101  ; RR ; RE   ; 1      ; R6_X98_Y105_N0_I2                    ; High Speed ; H6                                                                                                                        ;
;   22.239 ;   0.120  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y105_N0_I79  ; High Speed ; LAB_LINE                                                                                                                  ;
;   22.275 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y105_N0_I53        ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   22.275 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y105_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|bx[17]                ;
;   24.338 ;   2.063  ; RR ; CELL ; 17     ; MPDSP_X100_Y105_N0                   ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|resulta[19]           ;
;   24.338 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y105_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   24.395 ;   0.057  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y105_N0_I233      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   24.490 ;   0.095  ; RR ; RE   ; 1      ; R6_X94_Y105_N0_I49                   ; High Speed ; H6                                                                                                                        ;
;   24.595 ;   0.105  ; RR ; RE   ; 1      ; C4_X97_Y106_N0_I8                    ; High Speed ; V4                                                                                                                        ;
;   24.698 ;   0.103  ; RR ; RE   ; 1      ; R6_X98_Y106_N0_I2                    ; High Speed ; H6                                                                                                                        ;
;   24.816 ;   0.118  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y106_N0_I79  ; High Speed ; LAB_LINE                                                                                                                  ;
;   24.851 ;   0.035  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y106_N0_I53        ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   24.851 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y106_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|bx[17]                ;
;   26.914 ;   2.063  ; RR ; CELL ; 17     ; MPDSP_X100_Y106_N0                   ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|resulta[19]           ;
;   26.914 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y106_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   26.971 ;   0.057  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y106_N0_I233      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   27.066 ;   0.095  ; RR ; RE   ; 1      ; R6_X94_Y106_N0_I49                   ; High Speed ; H6                                                                                                                        ;
;   27.171 ;   0.105  ; RR ; RE   ; 1      ; C4_X97_Y107_N0_I8                    ; High Speed ; V4                                                                                                                        ;
;   27.272 ;   0.101  ; RR ; RE   ; 1      ; R6_X98_Y107_N0_I2                    ; High Speed ; H6                                                                                                                        ;
;   27.390 ;   0.118  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y107_N0_I79  ; High Speed ; LAB_LINE                                                                                                                  ;
;   27.426 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y107_N0_I53        ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   27.427 ;   0.001  ;    ; IC   ; 84     ; MPDSP_X100_Y107_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|bx[17]                ;
;   29.593 ;   2.166  ; RR ; CELL ; 1      ; MPDSP_X100_Y107_N0                   ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|resulta[10]           ;
;   29.593 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y107_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   29.650 ;   0.057  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y107_N0_I224      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   29.725 ;   0.075  ; RR ; RE   ; 1      ; R6_X94_Y107_N0_I44                   ; High Speed ; H6                                                                                                                        ;
;   29.808 ;   0.083  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X99_Y107_N0_I13   ; High Speed ; LAB_LINE                                                                                                                  ;
;   29.846 ;   0.038  ; RR ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I73               ; High Speed ; leime0_[9]                                                                                                                ;
;   29.847 ;   0.001  ;    ; IC   ; 1      ; LABCELL_X99_Y107_N54                 ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|datae              ;
;   29.994 ;   0.147  ; RF ; CELL ; 2      ; LABCELL_X99_Y107_N54                 ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|combout            ;
;   29.998 ;   0.004  ; FF ; CELL ; 4      ; LABCELL_X99_Y107_N54                 ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1~la_lab/laboutb[17] ;
;   29.998 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X99_Y107_N54                 ; High Speed ; MP_LAB_COMB                                                                                                               ;
;   30.044 ;   0.046  ; RF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I127              ; High Speed ; LAB_RE                                                                                                                    ;
;   30.116 ;   0.072  ; FF ; RE   ; 4      ; LOCAL_INTERCONNECT_X99_Y107_N0_I59   ; High Speed ; LAB_LINE                                                                                                                  ;
;   30.183 ;   0.067  ; FF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I16               ; High Speed ; leimf0_[2]                                                                                                                ;
;   30.183 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X99_Y107_N12                 ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~2|dataf                      ;
;   30.233 ;   0.050  ; FR ; CELL ; 1      ; LABCELL_X99_Y107_N12                 ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~2|combout                    ;
;   30.233 ;   0.000  ; RR ; CELL ; 1      ; FF_X99_Y107_N14                      ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2]|d                ;
;   30.233 ;   0.000  ; RR ; CELL ; 1      ; FF_X99_Y107_N14                      ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2]                  ;
+----------+----------+----+------+--------+--------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                           ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                                  ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                                          ;
; 14.675   ; 9.675   ;    ;      ;        ;                 ;       ; clock path                                                                                               ;
;   13.337 ;   8.337 ; R  ;      ;        ;                 ;       ; clock network delay                                                                                      ;
;   14.675 ;   1.338 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                                  ;
; 14.525   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                                        ;
; 15.066   ; 0.541   ;    ; uTsu ; 1      ; FF_X99_Y107_N14 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2] ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #15: Setup slack is -15.164 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                         ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2]      ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Data Arrival Time  ; 30.230                                                                                                        ;
; Data Required Time ; 15.066                                                                                                        ;
; Slack              ; -15.164 (VIOLATED)                                                                                            ;
+--------------------+---------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.041 ;       ;             ;            ;       ;       ;
; Data Delay                ; 20.514 ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.716       ; 100        ; 9.716 ; 9.716 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 9     ; 0.004       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 12    ; 14.523      ; 71         ; 0.000 ; 2.063 ;
;    uTco                   ;        ; 1     ; 1.814       ; 9          ; 1.814 ; 1.814 ;
;    Routing Element        ;        ; 59    ; 4.173       ; 20         ; 0.000 ; 0.121 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.337       ; 100        ; 8.337 ; 8.337 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                     ;
+----------+---------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                  ;
+----------+---------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                         ;
; 9.716    ; 9.716   ;    ;      ;        ;                                     ;            ; clock path                                                                                                               ;
;   9.716  ;   9.716 ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                      ;
;   9.716  ;   0.000 ;    ;      ; 111    ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0            ;
; 30.230   ; 20.514  ;    ;      ;        ;                                     ;            ; data path                                                                                                                ;
;   11.530 ;   1.814 ; FF ; uTco ; 1      ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0|resulta[11]     ;
;   11.530 ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y99_N0                   ; High Speed ; MP_MAC                                                                                                                   ;
;   11.577 ;   0.047 ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y99_N0_I225      ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   11.695 ;   0.118 ; FF ; RE   ; 1      ; R3_X100_Y99_N0_I7                   ; High Speed ; H3                                                                                                                       ;
;   11.813 ;   0.118 ; FF ; RE   ; 1      ; C4_X101_Y100_N0_I23                 ; High Speed ; V4                                                                                                                       ;
;   11.910 ;   0.097 ; FF ; RE   ; 1      ; R6_X96_Y100_N0_I37                  ; High Speed ; H6                                                                                                                       ;
;   12.019 ;   0.109 ; FF ; RE   ; 1      ; C4_X100_Y101_N0_I21                 ; High Speed ; V4                                                                                                                       ;
;   12.134 ;   0.115 ; FF ; RE   ; 1      ; R3_X98_Y101_N0_I20                  ; High Speed ; H3                                                                                                                       ;
;   12.214 ;   0.080 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y101_N0_I32 ; High Speed ; LAB_LINE                                                                                                                 ;
;   12.265 ;   0.051 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y101_N0_I65       ; High Speed ; MP_MAC_INPUT                                                                                                             ;
;   12.266 ;   0.001 ;    ; IC   ; 64     ; MPDSP_X100_Y101_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|by[11]               ;
;   14.087 ;   1.821 ; FR ; CELL ; 17     ; MPDSP_X100_Y101_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|resulta[19]          ;
;   14.087 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y101_N0                  ; High Speed ; MP_MAC                                                                                                                   ;
;   14.144 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y101_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   14.239 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y101_N0_I49                  ; High Speed ; H6                                                                                                                       ;
;   14.344 ;   0.105 ; RR ; RE   ; 1      ; C4_X97_Y102_N0_I8                   ; High Speed ; V4                                                                                                                       ;
;   14.445 ;   0.101 ; RR ; RE   ; 1      ; R6_X98_Y102_N0_I2                   ; High Speed ; H6                                                                                                                       ;
;   14.566 ;   0.121 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y102_N0_I79 ; High Speed ; LAB_LINE                                                                                                                 ;
;   14.602 ;   0.036 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y102_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                             ;
;   14.602 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y102_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|bx[17]               ;
;   16.665 ;   2.063 ; RR ; CELL ; 17     ; MPDSP_X100_Y102_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|resulta[19]          ;
;   16.665 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; MP_MAC                                                                                                                   ;
;   16.722 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y102_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   16.817 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y102_N0_I49                  ; High Speed ; H6                                                                                                                       ;
;   16.923 ;   0.106 ; RR ; RE   ; 1      ; C4_X97_Y103_N0_I8                   ; High Speed ; V4                                                                                                                       ;
;   17.024 ;   0.101 ; RR ; RE   ; 1      ; R6_X98_Y103_N0_I2                   ; High Speed ; H6                                                                                                                       ;
;   17.142 ;   0.118 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y103_N0_I79 ; High Speed ; LAB_LINE                                                                                                                 ;
;   17.178 ;   0.036 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y103_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                             ;
;   17.178 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y103_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|bx[17]               ;
;   19.241 ;   2.063 ; RR ; CELL ; 17     ; MPDSP_X100_Y103_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|resulta[19]          ;
;   19.241 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y103_N0                  ; High Speed ; MP_MAC                                                                                                                   ;
;   19.298 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y103_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   19.393 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y103_N0_I49                  ; High Speed ; H6                                                                                                                       ;
;   19.498 ;   0.105 ; RR ; RE   ; 1      ; C4_X97_Y104_N0_I8                   ; High Speed ; V4                                                                                                                       ;
;   19.599 ;   0.101 ; RR ; RE   ; 1      ; R6_X98_Y104_N0_I2                   ; High Speed ; H6                                                                                                                       ;
;   19.720 ;   0.121 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y104_N0_I79 ; High Speed ; LAB_LINE                                                                                                                 ;
;   19.756 ;   0.036 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y104_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                             ;
;   19.756 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y104_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|bx[17]               ;
;   21.819 ;   2.063 ; RR ; CELL ; 17     ; MPDSP_X100_Y104_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|resulta[19]          ;
;   21.819 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; MP_MAC                                                                                                                   ;
;   21.876 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y104_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   21.971 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y104_N0_I49                  ; High Speed ; H6                                                                                                                       ;
;   22.077 ;   0.106 ; RR ; RE   ; 1      ; C4_X97_Y105_N0_I8                   ; High Speed ; V4                                                                                                                       ;
;   22.178 ;   0.101 ; RR ; RE   ; 1      ; R6_X98_Y105_N0_I2                   ; High Speed ; H6                                                                                                                       ;
;   22.298 ;   0.120 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y105_N0_I79 ; High Speed ; LAB_LINE                                                                                                                 ;
;   22.334 ;   0.036 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y105_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                             ;
;   22.334 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y105_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|bx[17]               ;
;   24.397 ;   2.063 ; RR ; CELL ; 17     ; MPDSP_X100_Y105_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|resulta[19]          ;
;   24.397 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y105_N0                  ; High Speed ; MP_MAC                                                                                                                   ;
;   24.454 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y105_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   24.549 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y105_N0_I49                  ; High Speed ; H6                                                                                                                       ;
;   24.654 ;   0.105 ; RR ; RE   ; 1      ; C4_X97_Y106_N0_I8                   ; High Speed ; V4                                                                                                                       ;
;   24.757 ;   0.103 ; RR ; RE   ; 1      ; R6_X98_Y106_N0_I2                   ; High Speed ; H6                                                                                                                       ;
;   24.875 ;   0.118 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y106_N0_I79 ; High Speed ; LAB_LINE                                                                                                                 ;
;   24.910 ;   0.035 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y106_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                             ;
;   24.910 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y106_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|bx[17]               ;
;   26.973 ;   2.063 ; RR ; CELL ; 17     ; MPDSP_X100_Y106_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|resulta[19]          ;
;   26.973 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y106_N0                  ; High Speed ; MP_MAC                                                                                                                   ;
;   27.030 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y106_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   27.125 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y106_N0_I49                  ; High Speed ; H6                                                                                                                       ;
;   27.230 ;   0.105 ; RR ; RE   ; 1      ; C4_X97_Y107_N0_I8                   ; High Speed ; V4                                                                                                                       ;
;   27.331 ;   0.101 ; RR ; RE   ; 1      ; R6_X98_Y107_N0_I2                   ; High Speed ; H6                                                                                                                       ;
;   27.449 ;   0.118 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y107_N0_I79 ; High Speed ; LAB_LINE                                                                                                                 ;
;   27.485 ;   0.036 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y107_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                             ;
;   27.486 ;   0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y107_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|bx[17]               ;
;   29.548 ;   2.062 ; RR ; CELL ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|resulta[15]          ;
;   29.548 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; MP_MAC                                                                                                                   ;
;   29.606 ;   0.058 ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y107_N0_I229     ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   29.681 ;   0.075 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X99_Y107_N0_I16  ; High Speed ; LAB_LINE                                                                                                                 ;
;   29.726 ;   0.045 ; RR ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I44              ; High Speed ; leimdc0_[5]                                                                                                              ;
;   29.727 ;   0.001 ;    ; IC   ; 1      ; LABCELL_X99_Y107_N30                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~0|datac             ;
;   29.891 ;   0.164 ; RF ; CELL ; 2      ; LABCELL_X99_Y107_N30                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~0|combout           ;
;   29.895 ;   0.004 ; FF ; CELL ; 6      ; LABCELL_X99_Y107_N30                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~0~la_lab/laboutb[1] ;
;   29.895 ;   0.000 ; FR ; RE   ; 1      ; LABCELL_X99_Y107_N30                ; High Speed ; MP_LAB_COMB                                                                                                              ;
;   29.944 ;   0.049 ; RF ; RE   ; 2      ; LAB_RE_X99_Y107_N0_I111             ; High Speed ; LAB_RE                                                                                                                   ;
;   30.009 ;   0.065 ; FF ; RE   ; 2      ; LOCAL_INTERCONNECT_X99_Y107_N0_I32  ; High Speed ; LAB_LINE                                                                                                                 ;
;   30.072 ;   0.063 ; FF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I21              ; High Speed ; leimdc1_[2]                                                                                                              ;
;   30.073 ;   0.001 ;    ; IC   ; 1      ; LABCELL_X99_Y107_N12                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~2|datad                     ;
;   30.230 ;   0.157 ; FR ; CELL ; 1      ; LABCELL_X99_Y107_N12                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~2|combout                   ;
;   30.230 ;   0.000 ; RR ; CELL ; 1      ; FF_X99_Y107_N14                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2]|d               ;
;   30.230 ;   0.000 ; RR ; CELL ; 1      ; FF_X99_Y107_N14                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2]                 ;
+----------+---------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                           ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                                  ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                                          ;
; 14.675   ; 9.675   ;    ;      ;        ;                 ;       ; clock path                                                                                               ;
;   13.337 ;   8.337 ; R  ;      ;        ;                 ;       ; clock network delay                                                                                      ;
;   14.675 ;   1.338 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                                  ;
; 14.525   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                                        ;
; 15.066   ; 0.541   ;    ; uTsu ; 1      ; FF_X99_Y107_N14 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[2] ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #16: Setup slack is -15.161 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                         ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[4]      ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Data Arrival Time  ; 30.226                                                                                                        ;
; Data Required Time ; 15.065                                                                                                        ;
; Slack              ; -15.161 (VIOLATED)                                                                                            ;
+--------------------+---------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.041 ;       ;             ;            ;        ;       ;
; Data Delay                ; 20.510 ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.716       ; 100        ; 9.716  ; 9.716 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 9     ; 0.001       ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 12    ; 14.743      ; 72         ; 0.000  ; 2.166 ;
;    uTco                   ;        ; 1     ; 1.872       ; 9          ; 1.872  ; 1.872 ;
;    Routing Element        ;        ; 57    ; 3.894       ; 19         ; 0.000  ; 0.121 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.337       ; 100        ; 8.337  ; 8.337 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                        ;
+----------+----------+----+------+--------+--------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                             ; HS/LP      ; Element                                                                                                                   ;
+----------+----------+----+------+--------+--------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                      ;            ; launch edge time                                                                                                          ;
; 9.716    ; 9.716    ;    ;      ;        ;                                      ;            ; clock path                                                                                                                ;
;   9.716  ;   9.716  ; R  ;      ;        ;                                      ;            ; clock network delay                                                                                                       ;
;   9.716  ;   0.000  ;    ;      ; 111    ; MPDSP_X100_Y99_N0                    ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0             ;
; 30.226   ; 20.510   ;    ;      ;        ;                                      ;            ; data path                                                                                                                 ;
;   11.588 ;   1.872  ; RR ; uTco ; 17     ; MPDSP_X100_Y99_N0                    ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0|resulta[19]      ;
;   11.588 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y99_N0                    ; High Speed ; MP_MAC                                                                                                                    ;
;   11.646 ;   0.058  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y99_N0_I233       ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   11.758 ;   0.112  ; RR ; RE   ; 1      ; C4_X99_Y100_N0_I11                   ; High Speed ; V4                                                                                                                        ;
;   11.837 ;   0.079  ; RR ; RE   ; 1      ; R3_X100_Y101_N0_I6                   ; High Speed ; H3                                                                                                                        ;
;   11.930 ;   0.093  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y101_N0_I112 ; High Speed ; LAB_LINE                                                                                                                  ;
;   11.967 ;   0.037  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y101_N0_I53        ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   11.966 ;   -0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y101_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|bx[17]                ;
;   14.028 ;   2.062  ; RR ; CELL ; 17     ; MPDSP_X100_Y101_N0                   ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|resulta[19]           ;
;   14.028 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y101_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   14.085 ;   0.057  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y101_N0_I233      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   14.180 ;   0.095  ; RR ; RE   ; 1      ; R6_X94_Y101_N0_I49                   ; High Speed ; H6                                                                                                                        ;
;   14.285 ;   0.105  ; RR ; RE   ; 1      ; C4_X97_Y102_N0_I8                    ; High Speed ; V4                                                                                                                        ;
;   14.386 ;   0.101  ; RR ; RE   ; 1      ; R6_X98_Y102_N0_I2                    ; High Speed ; H6                                                                                                                        ;
;   14.507 ;   0.121  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y102_N0_I79  ; High Speed ; LAB_LINE                                                                                                                  ;
;   14.543 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y102_N0_I53        ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   14.543 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y102_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|bx[17]                ;
;   16.606 ;   2.063  ; RR ; CELL ; 17     ; MPDSP_X100_Y102_N0                   ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|resulta[19]           ;
;   16.606 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y102_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   16.663 ;   0.057  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y102_N0_I233      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   16.758 ;   0.095  ; RR ; RE   ; 1      ; R6_X94_Y102_N0_I49                   ; High Speed ; H6                                                                                                                        ;
;   16.864 ;   0.106  ; RR ; RE   ; 1      ; C4_X97_Y103_N0_I8                    ; High Speed ; V4                                                                                                                        ;
;   16.965 ;   0.101  ; RR ; RE   ; 1      ; R6_X98_Y103_N0_I2                    ; High Speed ; H6                                                                                                                        ;
;   17.083 ;   0.118  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y103_N0_I79  ; High Speed ; LAB_LINE                                                                                                                  ;
;   17.119 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y103_N0_I53        ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   17.119 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y103_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|bx[17]                ;
;   19.182 ;   2.063  ; RR ; CELL ; 17     ; MPDSP_X100_Y103_N0                   ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|resulta[19]           ;
;   19.182 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y103_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   19.239 ;   0.057  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y103_N0_I233      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   19.334 ;   0.095  ; RR ; RE   ; 1      ; R6_X94_Y103_N0_I49                   ; High Speed ; H6                                                                                                                        ;
;   19.439 ;   0.105  ; RR ; RE   ; 1      ; C4_X97_Y104_N0_I8                    ; High Speed ; V4                                                                                                                        ;
;   19.540 ;   0.101  ; RR ; RE   ; 1      ; R6_X98_Y104_N0_I2                    ; High Speed ; H6                                                                                                                        ;
;   19.661 ;   0.121  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y104_N0_I79  ; High Speed ; LAB_LINE                                                                                                                  ;
;   19.697 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y104_N0_I53        ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   19.697 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y104_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|bx[17]                ;
;   21.760 ;   2.063  ; RR ; CELL ; 17     ; MPDSP_X100_Y104_N0                   ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|resulta[19]           ;
;   21.760 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y104_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   21.817 ;   0.057  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y104_N0_I233      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   21.912 ;   0.095  ; RR ; RE   ; 1      ; R6_X94_Y104_N0_I49                   ; High Speed ; H6                                                                                                                        ;
;   22.018 ;   0.106  ; RR ; RE   ; 1      ; C4_X97_Y105_N0_I8                    ; High Speed ; V4                                                                                                                        ;
;   22.119 ;   0.101  ; RR ; RE   ; 1      ; R6_X98_Y105_N0_I2                    ; High Speed ; H6                                                                                                                        ;
;   22.239 ;   0.120  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y105_N0_I79  ; High Speed ; LAB_LINE                                                                                                                  ;
;   22.275 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y105_N0_I53        ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   22.275 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y105_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|bx[17]                ;
;   24.338 ;   2.063  ; RR ; CELL ; 17     ; MPDSP_X100_Y105_N0                   ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|resulta[19]           ;
;   24.338 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y105_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   24.395 ;   0.057  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y105_N0_I233      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   24.490 ;   0.095  ; RR ; RE   ; 1      ; R6_X94_Y105_N0_I49                   ; High Speed ; H6                                                                                                                        ;
;   24.595 ;   0.105  ; RR ; RE   ; 1      ; C4_X97_Y106_N0_I8                    ; High Speed ; V4                                                                                                                        ;
;   24.698 ;   0.103  ; RR ; RE   ; 1      ; R6_X98_Y106_N0_I2                    ; High Speed ; H6                                                                                                                        ;
;   24.816 ;   0.118  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y106_N0_I79  ; High Speed ; LAB_LINE                                                                                                                  ;
;   24.851 ;   0.035  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y106_N0_I53        ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   24.851 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y106_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|bx[17]                ;
;   26.914 ;   2.063  ; RR ; CELL ; 17     ; MPDSP_X100_Y106_N0                   ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|resulta[19]           ;
;   26.914 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y106_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   26.971 ;   0.057  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y106_N0_I233      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   27.066 ;   0.095  ; RR ; RE   ; 1      ; R6_X94_Y106_N0_I49                   ; High Speed ; H6                                                                                                                        ;
;   27.171 ;   0.105  ; RR ; RE   ; 1      ; C4_X97_Y107_N0_I8                    ; High Speed ; V4                                                                                                                        ;
;   27.272 ;   0.101  ; RR ; RE   ; 1      ; R6_X98_Y107_N0_I2                    ; High Speed ; H6                                                                                                                        ;
;   27.390 ;   0.118  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y107_N0_I79  ; High Speed ; LAB_LINE                                                                                                                  ;
;   27.426 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y107_N0_I53        ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   27.427 ;   0.001  ;    ; IC   ; 84     ; MPDSP_X100_Y107_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|bx[17]                ;
;   29.593 ;   2.166  ; RR ; CELL ; 1      ; MPDSP_X100_Y107_N0                   ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|resulta[10]           ;
;   29.593 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y107_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   29.650 ;   0.057  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y107_N0_I224      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   29.725 ;   0.075  ; RR ; RE   ; 1      ; R6_X94_Y107_N0_I44                   ; High Speed ; H6                                                                                                                        ;
;   29.808 ;   0.083  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X99_Y107_N0_I13   ; High Speed ; LAB_LINE                                                                                                                  ;
;   29.846 ;   0.038  ; RR ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I73               ; High Speed ; leime0_[9]                                                                                                                ;
;   29.847 ;   0.001  ;    ; IC   ; 1      ; LABCELL_X99_Y107_N54                 ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|datae              ;
;   29.994 ;   0.147  ; RF ; CELL ; 2      ; LABCELL_X99_Y107_N54                 ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|combout            ;
;   29.998 ;   0.004  ; FF ; CELL ; 4      ; LABCELL_X99_Y107_N54                 ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1~la_lab/laboutb[16] ;
;   29.998 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X99_Y107_N54                 ; High Speed ; MP_LAB_COMB                                                                                                               ;
;   30.045 ;   0.047  ; RF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I126              ; High Speed ; LAB_RE                                                                                                                    ;
;   30.113 ;   0.068  ; FF ; RE   ; 4      ; LOCAL_INTERCONNECT_X99_Y107_N0_I49   ; High Speed ; LAB_LINE                                                                                                                  ;
;   30.177 ;   0.064  ; FF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I15               ; High Speed ; leimf1_[1]                                                                                                                ;
;   30.177 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X99_Y107_N9                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~4|dataf                      ;
;   30.226 ;   0.049  ; FR ; CELL ; 1      ; LABCELL_X99_Y107_N9                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~4|combout                    ;
;   30.226 ;   0.000  ; RR ; CELL ; 1      ; FF_X99_Y107_N10                      ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[4]|d                ;
;   30.226 ;   0.000  ; RR ; CELL ; 1      ; FF_X99_Y107_N10                      ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[4]                  ;
+----------+----------+----+------+--------+--------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                           ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                                  ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                                          ;
; 14.675   ; 9.675   ;    ;      ;        ;                 ;       ; clock path                                                                                               ;
;   13.337 ;   8.337 ; R  ;      ;        ;                 ;       ; clock network delay                                                                                      ;
;   14.675 ;   1.338 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                                  ;
; 14.525   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                                        ;
; 15.065   ; 0.540   ;    ; uTsu ; 1      ; FF_X99_Y107_N10 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[4] ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #17: Setup slack is -15.161 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                         ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[3]      ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Data Arrival Time  ; 30.228                                                                                                        ;
; Data Required Time ; 15.067                                                                                                        ;
; Slack              ; -15.161 (VIOLATED)                                                                                            ;
+--------------------+---------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.041 ;       ;             ;            ;       ;       ;
; Data Delay                ; 20.512 ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.716       ; 100        ; 9.716 ; 9.716 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 9     ; 0.004       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 12    ; 14.534      ; 71         ; 0.000 ; 2.063 ;
;    uTco                   ;        ; 1     ; 1.814       ; 9          ; 1.814 ; 1.814 ;
;    Routing Element        ;        ; 59    ; 4.160       ; 20         ; 0.000 ; 0.121 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.337       ; 100        ; 8.337 ; 8.337 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                     ;
+----------+---------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                  ;
+----------+---------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                         ;
; 9.716    ; 9.716   ;    ;      ;        ;                                     ;            ; clock path                                                                                                               ;
;   9.716  ;   9.716 ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                      ;
;   9.716  ;   0.000 ;    ;      ; 111    ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0            ;
; 30.228   ; 20.512  ;    ;      ;        ;                                     ;            ; data path                                                                                                                ;
;   11.530 ;   1.814 ; FF ; uTco ; 1      ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0|resulta[11]     ;
;   11.530 ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y99_N0                   ; High Speed ; MP_MAC                                                                                                                   ;
;   11.577 ;   0.047 ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y99_N0_I225      ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   11.695 ;   0.118 ; FF ; RE   ; 1      ; R3_X100_Y99_N0_I7                   ; High Speed ; H3                                                                                                                       ;
;   11.813 ;   0.118 ; FF ; RE   ; 1      ; C4_X101_Y100_N0_I23                 ; High Speed ; V4                                                                                                                       ;
;   11.910 ;   0.097 ; FF ; RE   ; 1      ; R6_X96_Y100_N0_I37                  ; High Speed ; H6                                                                                                                       ;
;   12.019 ;   0.109 ; FF ; RE   ; 1      ; C4_X100_Y101_N0_I21                 ; High Speed ; V4                                                                                                                       ;
;   12.134 ;   0.115 ; FF ; RE   ; 1      ; R3_X98_Y101_N0_I20                  ; High Speed ; H3                                                                                                                       ;
;   12.214 ;   0.080 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y101_N0_I32 ; High Speed ; LAB_LINE                                                                                                                 ;
;   12.265 ;   0.051 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y101_N0_I65       ; High Speed ; MP_MAC_INPUT                                                                                                             ;
;   12.266 ;   0.001 ;    ; IC   ; 64     ; MPDSP_X100_Y101_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|by[11]               ;
;   14.087 ;   1.821 ; FR ; CELL ; 17     ; MPDSP_X100_Y101_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|resulta[19]          ;
;   14.087 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y101_N0                  ; High Speed ; MP_MAC                                                                                                                   ;
;   14.144 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y101_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   14.239 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y101_N0_I49                  ; High Speed ; H6                                                                                                                       ;
;   14.344 ;   0.105 ; RR ; RE   ; 1      ; C4_X97_Y102_N0_I8                   ; High Speed ; V4                                                                                                                       ;
;   14.445 ;   0.101 ; RR ; RE   ; 1      ; R6_X98_Y102_N0_I2                   ; High Speed ; H6                                                                                                                       ;
;   14.566 ;   0.121 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y102_N0_I79 ; High Speed ; LAB_LINE                                                                                                                 ;
;   14.602 ;   0.036 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y102_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                             ;
;   14.602 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y102_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|bx[17]               ;
;   16.665 ;   2.063 ; RR ; CELL ; 17     ; MPDSP_X100_Y102_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|resulta[19]          ;
;   16.665 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; MP_MAC                                                                                                                   ;
;   16.722 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y102_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   16.817 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y102_N0_I49                  ; High Speed ; H6                                                                                                                       ;
;   16.923 ;   0.106 ; RR ; RE   ; 1      ; C4_X97_Y103_N0_I8                   ; High Speed ; V4                                                                                                                       ;
;   17.024 ;   0.101 ; RR ; RE   ; 1      ; R6_X98_Y103_N0_I2                   ; High Speed ; H6                                                                                                                       ;
;   17.142 ;   0.118 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y103_N0_I79 ; High Speed ; LAB_LINE                                                                                                                 ;
;   17.178 ;   0.036 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y103_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                             ;
;   17.178 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y103_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|bx[17]               ;
;   19.241 ;   2.063 ; RR ; CELL ; 17     ; MPDSP_X100_Y103_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|resulta[19]          ;
;   19.241 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y103_N0                  ; High Speed ; MP_MAC                                                                                                                   ;
;   19.298 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y103_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   19.393 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y103_N0_I49                  ; High Speed ; H6                                                                                                                       ;
;   19.498 ;   0.105 ; RR ; RE   ; 1      ; C4_X97_Y104_N0_I8                   ; High Speed ; V4                                                                                                                       ;
;   19.599 ;   0.101 ; RR ; RE   ; 1      ; R6_X98_Y104_N0_I2                   ; High Speed ; H6                                                                                                                       ;
;   19.720 ;   0.121 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y104_N0_I79 ; High Speed ; LAB_LINE                                                                                                                 ;
;   19.756 ;   0.036 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y104_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                             ;
;   19.756 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y104_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|bx[17]               ;
;   21.819 ;   2.063 ; RR ; CELL ; 17     ; MPDSP_X100_Y104_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|resulta[19]          ;
;   21.819 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; MP_MAC                                                                                                                   ;
;   21.876 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y104_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   21.971 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y104_N0_I49                  ; High Speed ; H6                                                                                                                       ;
;   22.077 ;   0.106 ; RR ; RE   ; 1      ; C4_X97_Y105_N0_I8                   ; High Speed ; V4                                                                                                                       ;
;   22.178 ;   0.101 ; RR ; RE   ; 1      ; R6_X98_Y105_N0_I2                   ; High Speed ; H6                                                                                                                       ;
;   22.298 ;   0.120 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y105_N0_I79 ; High Speed ; LAB_LINE                                                                                                                 ;
;   22.334 ;   0.036 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y105_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                             ;
;   22.334 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y105_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|bx[17]               ;
;   24.397 ;   2.063 ; RR ; CELL ; 17     ; MPDSP_X100_Y105_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|resulta[19]          ;
;   24.397 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y105_N0                  ; High Speed ; MP_MAC                                                                                                                   ;
;   24.454 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y105_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   24.549 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y105_N0_I49                  ; High Speed ; H6                                                                                                                       ;
;   24.654 ;   0.105 ; RR ; RE   ; 1      ; C4_X97_Y106_N0_I8                   ; High Speed ; V4                                                                                                                       ;
;   24.757 ;   0.103 ; RR ; RE   ; 1      ; R6_X98_Y106_N0_I2                   ; High Speed ; H6                                                                                                                       ;
;   24.875 ;   0.118 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y106_N0_I79 ; High Speed ; LAB_LINE                                                                                                                 ;
;   24.910 ;   0.035 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y106_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                             ;
;   24.910 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y106_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|bx[17]               ;
;   26.973 ;   2.063 ; RR ; CELL ; 17     ; MPDSP_X100_Y106_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|resulta[19]          ;
;   26.973 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y106_N0                  ; High Speed ; MP_MAC                                                                                                                   ;
;   27.030 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y106_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   27.125 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y106_N0_I49                  ; High Speed ; H6                                                                                                                       ;
;   27.230 ;   0.105 ; RR ; RE   ; 1      ; C4_X97_Y107_N0_I8                   ; High Speed ; V4                                                                                                                       ;
;   27.331 ;   0.101 ; RR ; RE   ; 1      ; R6_X98_Y107_N0_I2                   ; High Speed ; H6                                                                                                                       ;
;   27.449 ;   0.118 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y107_N0_I79 ; High Speed ; LAB_LINE                                                                                                                 ;
;   27.485 ;   0.036 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y107_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                             ;
;   27.486 ;   0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y107_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|bx[17]               ;
;   29.548 ;   2.062 ; RR ; CELL ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|resulta[15]          ;
;   29.548 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; MP_MAC                                                                                                                   ;
;   29.606 ;   0.058 ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y107_N0_I229     ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   29.681 ;   0.075 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X99_Y107_N0_I16  ; High Speed ; LAB_LINE                                                                                                                 ;
;   29.726 ;   0.045 ; RR ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I44              ; High Speed ; leimdc0_[5]                                                                                                              ;
;   29.727 ;   0.001 ;    ; IC   ; 1      ; LABCELL_X99_Y107_N30                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~0|datac             ;
;   29.891 ;   0.164 ; RF ; CELL ; 2      ; LABCELL_X99_Y107_N30                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~0|combout           ;
;   29.895 ;   0.004 ; FF ; CELL ; 6      ; LABCELL_X99_Y107_N30                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~0~la_lab/laboutb[1] ;
;   29.895 ;   0.000 ; FR ; RE   ; 1      ; LABCELL_X99_Y107_N30                ; High Speed ; MP_LAB_COMB                                                                                                              ;
;   29.943 ;   0.048 ; RF ; RE   ; 2      ; LAB_RE_X99_Y107_N0_I111             ; High Speed ; LAB_RE                                                                                                                   ;
;   29.994 ;   0.051 ; FF ; RE   ; 4      ; LOCAL_INTERCONNECT_X99_Y107_N0_I31  ; High Speed ; LAB_LINE                                                                                                                 ;
;   30.059 ;   0.065 ; FF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I52              ; High Speed ; leimdc0_[6]                                                                                                              ;
;   30.060 ;   0.001 ;    ; IC   ; 1      ; LABCELL_X99_Y107_N36                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~3|datac                     ;
;   30.228 ;   0.168 ; FR ; CELL ; 1      ; LABCELL_X99_Y107_N36                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~3|combout                   ;
;   30.228 ;   0.000 ; RR ; CELL ; 1      ; FF_X99_Y107_N38                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[3]|d               ;
;   30.228 ;   0.000 ; RR ; CELL ; 1      ; FF_X99_Y107_N38                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[3]                 ;
+----------+---------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                           ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                                  ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                                          ;
; 14.675   ; 9.675   ;    ;      ;        ;                 ;       ; clock path                                                                                               ;
;   13.337 ;   8.337 ; R  ;      ;        ;                 ;       ; clock network delay                                                                                      ;
;   14.675 ;   1.338 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                                  ;
; 14.525   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                                        ;
; 15.067   ; 0.542   ;    ; uTsu ; 1      ; FF_X99_Y107_N38 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[3] ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #18: Setup slack is -15.160 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                         ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[0]      ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Data Arrival Time  ; 30.224                                                                                                        ;
; Data Required Time ; 15.064                                                                                                        ;
; Slack              ; -15.160 (VIOLATED)                                                                                            ;
+--------------------+---------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.041 ;       ;             ;            ;       ;       ;
; Data Delay                ; 20.508 ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.716       ; 100        ; 9.716 ; 9.716 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 9     ; 0.003       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 12    ; 14.523      ; 71         ; 0.000 ; 2.063 ;
;    uTco                   ;        ; 1     ; 1.814       ; 9          ; 1.814 ; 1.814 ;
;    Routing Element        ;        ; 59    ; 4.168       ; 20         ; 0.000 ; 0.121 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.337       ; 100        ; 8.337 ; 8.337 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                     ;
+----------+---------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                  ;
+----------+---------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                         ;
; 9.716    ; 9.716   ;    ;      ;        ;                                     ;            ; clock path                                                                                                               ;
;   9.716  ;   9.716 ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                      ;
;   9.716  ;   0.000 ;    ;      ; 111    ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0            ;
; 30.224   ; 20.508  ;    ;      ;        ;                                     ;            ; data path                                                                                                                ;
;   11.530 ;   1.814 ; FF ; uTco ; 1      ; MPDSP_X100_Y99_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0|resulta[11]     ;
;   11.530 ;   0.000 ; FR ; RE   ; 1      ; MPDSP_X100_Y99_N0                   ; High Speed ; MP_MAC                                                                                                                   ;
;   11.577 ;   0.047 ; RF ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y99_N0_I225      ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   11.695 ;   0.118 ; FF ; RE   ; 1      ; R3_X100_Y99_N0_I7                   ; High Speed ; H3                                                                                                                       ;
;   11.813 ;   0.118 ; FF ; RE   ; 1      ; C4_X101_Y100_N0_I23                 ; High Speed ; V4                                                                                                                       ;
;   11.910 ;   0.097 ; FF ; RE   ; 1      ; R6_X96_Y100_N0_I37                  ; High Speed ; H6                                                                                                                       ;
;   12.019 ;   0.109 ; FF ; RE   ; 1      ; C4_X100_Y101_N0_I21                 ; High Speed ; V4                                                                                                                       ;
;   12.134 ;   0.115 ; FF ; RE   ; 1      ; R3_X98_Y101_N0_I20                  ; High Speed ; H3                                                                                                                       ;
;   12.214 ;   0.080 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y101_N0_I32 ; High Speed ; LAB_LINE                                                                                                                 ;
;   12.265 ;   0.051 ; FF ; RE   ; 1      ; MP_MAC_INPUT_X100_Y101_N0_I65       ; High Speed ; MP_MAC_INPUT                                                                                                             ;
;   12.266 ;   0.001 ;    ; IC   ; 64     ; MPDSP_X100_Y101_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|by[11]               ;
;   14.087 ;   1.821 ; FR ; CELL ; 17     ; MPDSP_X100_Y101_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|resulta[19]          ;
;   14.087 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y101_N0                  ; High Speed ; MP_MAC                                                                                                                   ;
;   14.144 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y101_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   14.239 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y101_N0_I49                  ; High Speed ; H6                                                                                                                       ;
;   14.344 ;   0.105 ; RR ; RE   ; 1      ; C4_X97_Y102_N0_I8                   ; High Speed ; V4                                                                                                                       ;
;   14.445 ;   0.101 ; RR ; RE   ; 1      ; R6_X98_Y102_N0_I2                   ; High Speed ; H6                                                                                                                       ;
;   14.566 ;   0.121 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y102_N0_I79 ; High Speed ; LAB_LINE                                                                                                                 ;
;   14.602 ;   0.036 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y102_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                             ;
;   14.602 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y102_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|bx[17]               ;
;   16.665 ;   2.063 ; RR ; CELL ; 17     ; MPDSP_X100_Y102_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|resulta[19]          ;
;   16.665 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y102_N0                  ; High Speed ; MP_MAC                                                                                                                   ;
;   16.722 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y102_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   16.817 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y102_N0_I49                  ; High Speed ; H6                                                                                                                       ;
;   16.923 ;   0.106 ; RR ; RE   ; 1      ; C4_X97_Y103_N0_I8                   ; High Speed ; V4                                                                                                                       ;
;   17.024 ;   0.101 ; RR ; RE   ; 1      ; R6_X98_Y103_N0_I2                   ; High Speed ; H6                                                                                                                       ;
;   17.142 ;   0.118 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y103_N0_I79 ; High Speed ; LAB_LINE                                                                                                                 ;
;   17.178 ;   0.036 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y103_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                             ;
;   17.178 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y103_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|bx[17]               ;
;   19.241 ;   2.063 ; RR ; CELL ; 17     ; MPDSP_X100_Y103_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|resulta[19]          ;
;   19.241 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y103_N0                  ; High Speed ; MP_MAC                                                                                                                   ;
;   19.298 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y103_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   19.393 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y103_N0_I49                  ; High Speed ; H6                                                                                                                       ;
;   19.498 ;   0.105 ; RR ; RE   ; 1      ; C4_X97_Y104_N0_I8                   ; High Speed ; V4                                                                                                                       ;
;   19.599 ;   0.101 ; RR ; RE   ; 1      ; R6_X98_Y104_N0_I2                   ; High Speed ; H6                                                                                                                       ;
;   19.720 ;   0.121 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y104_N0_I79 ; High Speed ; LAB_LINE                                                                                                                 ;
;   19.756 ;   0.036 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y104_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                             ;
;   19.756 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y104_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|bx[17]               ;
;   21.819 ;   2.063 ; RR ; CELL ; 17     ; MPDSP_X100_Y104_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|resulta[19]          ;
;   21.819 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y104_N0                  ; High Speed ; MP_MAC                                                                                                                   ;
;   21.876 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y104_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   21.971 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y104_N0_I49                  ; High Speed ; H6                                                                                                                       ;
;   22.077 ;   0.106 ; RR ; RE   ; 1      ; C4_X97_Y105_N0_I8                   ; High Speed ; V4                                                                                                                       ;
;   22.178 ;   0.101 ; RR ; RE   ; 1      ; R6_X98_Y105_N0_I2                   ; High Speed ; H6                                                                                                                       ;
;   22.298 ;   0.120 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y105_N0_I79 ; High Speed ; LAB_LINE                                                                                                                 ;
;   22.334 ;   0.036 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y105_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                             ;
;   22.334 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y105_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|bx[17]               ;
;   24.397 ;   2.063 ; RR ; CELL ; 17     ; MPDSP_X100_Y105_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|resulta[19]          ;
;   24.397 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y105_N0                  ; High Speed ; MP_MAC                                                                                                                   ;
;   24.454 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y105_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   24.549 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y105_N0_I49                  ; High Speed ; H6                                                                                                                       ;
;   24.654 ;   0.105 ; RR ; RE   ; 1      ; C4_X97_Y106_N0_I8                   ; High Speed ; V4                                                                                                                       ;
;   24.757 ;   0.103 ; RR ; RE   ; 1      ; R6_X98_Y106_N0_I2                   ; High Speed ; H6                                                                                                                       ;
;   24.875 ;   0.118 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y106_N0_I79 ; High Speed ; LAB_LINE                                                                                                                 ;
;   24.910 ;   0.035 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y106_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                             ;
;   24.910 ;   0.000 ;    ; IC   ; 84     ; MPDSP_X100_Y106_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|bx[17]               ;
;   26.973 ;   2.063 ; RR ; CELL ; 17     ; MPDSP_X100_Y106_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|resulta[19]          ;
;   26.973 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y106_N0                  ; High Speed ; MP_MAC                                                                                                                   ;
;   27.030 ;   0.057 ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y106_N0_I233     ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   27.125 ;   0.095 ; RR ; RE   ; 1      ; R6_X94_Y106_N0_I49                  ; High Speed ; H6                                                                                                                       ;
;   27.230 ;   0.105 ; RR ; RE   ; 1      ; C4_X97_Y107_N0_I8                   ; High Speed ; V4                                                                                                                       ;
;   27.331 ;   0.101 ; RR ; RE   ; 1      ; R6_X98_Y107_N0_I2                   ; High Speed ; H6                                                                                                                       ;
;   27.449 ;   0.118 ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y107_N0_I79 ; High Speed ; LAB_LINE                                                                                                                 ;
;   27.485 ;   0.036 ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y107_N0_I53       ; High Speed ; MP_MAC_INPUT                                                                                                             ;
;   27.486 ;   0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y107_N0                  ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|bx[17]               ;
;   29.548 ;   2.062 ; RR ; CELL ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|resulta[15]          ;
;   29.548 ;   0.000 ; RF ; RE   ; 1      ; MPDSP_X100_Y107_N0                  ; High Speed ; MP_MAC                                                                                                                   ;
;   29.606 ;   0.058 ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y107_N0_I229     ; High Speed ; MP_MAC_OUTPUT                                                                                                            ;
;   29.681 ;   0.075 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X99_Y107_N0_I16  ; High Speed ; LAB_LINE                                                                                                                 ;
;   29.726 ;   0.045 ; RR ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I44              ; High Speed ; leimdc0_[5]                                                                                                              ;
;   29.727 ;   0.001 ;    ; IC   ; 1      ; LABCELL_X99_Y107_N30                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~0|datac             ;
;   29.891 ;   0.164 ; RF ; CELL ; 2      ; LABCELL_X99_Y107_N30                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~0|combout           ;
;   29.895 ;   0.004 ; FF ; CELL ; 2      ; LABCELL_X99_Y107_N30                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~0~la_lab/laboutb[0] ;
;   29.895 ;   0.000 ; FR ; RE   ; 1      ; LABCELL_X99_Y107_N30                ; High Speed ; MP_LAB_COMB                                                                                                              ;
;   29.945 ;   0.050 ; RF ; RE   ; 2      ; LAB_RE_X99_Y107_N0_I110             ; High Speed ; LAB_RE                                                                                                                   ;
;   30.003 ;   0.058 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X99_Y107_N0_I5   ; High Speed ; LAB_LINE                                                                                                                 ;
;   30.067 ;   0.064 ; FF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I61              ; High Speed ; leimdc1_[7]                                                                                                              ;
;   30.067 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X99_Y107_N42                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~0|datad                     ;
;   30.224 ;   0.157 ; FR ; CELL ; 1      ; LABCELL_X99_Y107_N42                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~0|combout                   ;
;   30.224 ;   0.000 ; RR ; CELL ; 1      ; FF_X99_Y107_N43                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[0]|d               ;
;   30.224 ;   0.000 ; RR ; CELL ; 1      ; FF_X99_Y107_N43                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[0]                 ;
+----------+---------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                           ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                                  ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                                          ;
; 14.675   ; 9.675   ;    ;      ;        ;                 ;       ; clock path                                                                                               ;
;   13.337 ;   8.337 ; R  ;      ;        ;                 ;       ; clock network delay                                                                                      ;
;   14.675 ;   1.338 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                                  ;
; 14.525   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                                        ;
; 15.064   ; 0.539   ;    ; uTsu ; 1      ; FF_X99_Y107_N43 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[0] ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #19: Setup slack is -15.157 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                         ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[5]      ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Data Arrival Time  ; 30.221                                                                                                        ;
; Data Required Time ; 15.064                                                                                                        ;
; Slack              ; -15.157 (VIOLATED)                                                                                            ;
+--------------------+---------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.041 ;       ;             ;            ;        ;       ;
; Data Delay                ; 20.505 ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.716       ; 100        ; 9.716  ; 9.716 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 9     ; 0.001       ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 12    ; 14.742      ; 72         ; 0.000  ; 2.166 ;
;    uTco                   ;        ; 1     ; 1.872       ; 9          ; 1.872  ; 1.872 ;
;    Routing Element        ;        ; 57    ; 3.890       ; 19         ; 0.000  ; 0.121 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.337       ; 100        ; 8.337  ; 8.337 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                        ;
+----------+----------+----+------+--------+--------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                             ; HS/LP      ; Element                                                                                                                   ;
+----------+----------+----+------+--------+--------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                      ;            ; launch edge time                                                                                                          ;
; 9.716    ; 9.716    ;    ;      ;        ;                                      ;            ; clock path                                                                                                                ;
;   9.716  ;   9.716  ; R  ;      ;        ;                                      ;            ; clock network delay                                                                                                       ;
;   9.716  ;   0.000  ;    ;      ; 111    ; MPDSP_X100_Y99_N0                    ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0             ;
; 30.221   ; 20.505   ;    ;      ;        ;                                      ;            ; data path                                                                                                                 ;
;   11.588 ;   1.872  ; RR ; uTco ; 17     ; MPDSP_X100_Y99_N0                    ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0|resulta[19]      ;
;   11.588 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y99_N0                    ; High Speed ; MP_MAC                                                                                                                    ;
;   11.646 ;   0.058  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y99_N0_I233       ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   11.758 ;   0.112  ; RR ; RE   ; 1      ; C4_X99_Y100_N0_I11                   ; High Speed ; V4                                                                                                                        ;
;   11.837 ;   0.079  ; RR ; RE   ; 1      ; R3_X100_Y101_N0_I6                   ; High Speed ; H3                                                                                                                        ;
;   11.930 ;   0.093  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y101_N0_I112 ; High Speed ; LAB_LINE                                                                                                                  ;
;   11.967 ;   0.037  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y101_N0_I53        ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   11.966 ;   -0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y101_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|bx[17]                ;
;   14.028 ;   2.062  ; RR ; CELL ; 17     ; MPDSP_X100_Y101_N0                   ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|resulta[19]           ;
;   14.028 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y101_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   14.085 ;   0.057  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y101_N0_I233      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   14.180 ;   0.095  ; RR ; RE   ; 1      ; R6_X94_Y101_N0_I49                   ; High Speed ; H6                                                                                                                        ;
;   14.285 ;   0.105  ; RR ; RE   ; 1      ; C4_X97_Y102_N0_I8                    ; High Speed ; V4                                                                                                                        ;
;   14.386 ;   0.101  ; RR ; RE   ; 1      ; R6_X98_Y102_N0_I2                    ; High Speed ; H6                                                                                                                        ;
;   14.507 ;   0.121  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y102_N0_I79  ; High Speed ; LAB_LINE                                                                                                                  ;
;   14.543 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y102_N0_I53        ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   14.543 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y102_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|bx[17]                ;
;   16.606 ;   2.063  ; RR ; CELL ; 17     ; MPDSP_X100_Y102_N0                   ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|resulta[19]           ;
;   16.606 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y102_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   16.663 ;   0.057  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y102_N0_I233      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   16.758 ;   0.095  ; RR ; RE   ; 1      ; R6_X94_Y102_N0_I49                   ; High Speed ; H6                                                                                                                        ;
;   16.864 ;   0.106  ; RR ; RE   ; 1      ; C4_X97_Y103_N0_I8                    ; High Speed ; V4                                                                                                                        ;
;   16.965 ;   0.101  ; RR ; RE   ; 1      ; R6_X98_Y103_N0_I2                    ; High Speed ; H6                                                                                                                        ;
;   17.083 ;   0.118  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y103_N0_I79  ; High Speed ; LAB_LINE                                                                                                                  ;
;   17.119 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y103_N0_I53        ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   17.119 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y103_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|bx[17]                ;
;   19.182 ;   2.063  ; RR ; CELL ; 17     ; MPDSP_X100_Y103_N0                   ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|resulta[19]           ;
;   19.182 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y103_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   19.239 ;   0.057  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y103_N0_I233      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   19.334 ;   0.095  ; RR ; RE   ; 1      ; R6_X94_Y103_N0_I49                   ; High Speed ; H6                                                                                                                        ;
;   19.439 ;   0.105  ; RR ; RE   ; 1      ; C4_X97_Y104_N0_I8                    ; High Speed ; V4                                                                                                                        ;
;   19.540 ;   0.101  ; RR ; RE   ; 1      ; R6_X98_Y104_N0_I2                    ; High Speed ; H6                                                                                                                        ;
;   19.661 ;   0.121  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y104_N0_I79  ; High Speed ; LAB_LINE                                                                                                                  ;
;   19.697 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y104_N0_I53        ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   19.697 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y104_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|bx[17]                ;
;   21.760 ;   2.063  ; RR ; CELL ; 17     ; MPDSP_X100_Y104_N0                   ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|resulta[19]           ;
;   21.760 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y104_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   21.817 ;   0.057  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y104_N0_I233      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   21.912 ;   0.095  ; RR ; RE   ; 1      ; R6_X94_Y104_N0_I49                   ; High Speed ; H6                                                                                                                        ;
;   22.018 ;   0.106  ; RR ; RE   ; 1      ; C4_X97_Y105_N0_I8                    ; High Speed ; V4                                                                                                                        ;
;   22.119 ;   0.101  ; RR ; RE   ; 1      ; R6_X98_Y105_N0_I2                    ; High Speed ; H6                                                                                                                        ;
;   22.239 ;   0.120  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y105_N0_I79  ; High Speed ; LAB_LINE                                                                                                                  ;
;   22.275 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y105_N0_I53        ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   22.275 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y105_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|bx[17]                ;
;   24.338 ;   2.063  ; RR ; CELL ; 17     ; MPDSP_X100_Y105_N0                   ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|resulta[19]           ;
;   24.338 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y105_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   24.395 ;   0.057  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y105_N0_I233      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   24.490 ;   0.095  ; RR ; RE   ; 1      ; R6_X94_Y105_N0_I49                   ; High Speed ; H6                                                                                                                        ;
;   24.595 ;   0.105  ; RR ; RE   ; 1      ; C4_X97_Y106_N0_I8                    ; High Speed ; V4                                                                                                                        ;
;   24.698 ;   0.103  ; RR ; RE   ; 1      ; R6_X98_Y106_N0_I2                    ; High Speed ; H6                                                                                                                        ;
;   24.816 ;   0.118  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y106_N0_I79  ; High Speed ; LAB_LINE                                                                                                                  ;
;   24.851 ;   0.035  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y106_N0_I53        ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   24.851 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y106_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|bx[17]                ;
;   26.914 ;   2.063  ; RR ; CELL ; 17     ; MPDSP_X100_Y106_N0                   ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|resulta[19]           ;
;   26.914 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y106_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   26.971 ;   0.057  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y106_N0_I233      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   27.066 ;   0.095  ; RR ; RE   ; 1      ; R6_X94_Y106_N0_I49                   ; High Speed ; H6                                                                                                                        ;
;   27.171 ;   0.105  ; RR ; RE   ; 1      ; C4_X97_Y107_N0_I8                    ; High Speed ; V4                                                                                                                        ;
;   27.272 ;   0.101  ; RR ; RE   ; 1      ; R6_X98_Y107_N0_I2                    ; High Speed ; H6                                                                                                                        ;
;   27.390 ;   0.118  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y107_N0_I79  ; High Speed ; LAB_LINE                                                                                                                  ;
;   27.426 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y107_N0_I53        ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   27.427 ;   0.001  ;    ; IC   ; 84     ; MPDSP_X100_Y107_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|bx[17]                ;
;   29.593 ;   2.166  ; RR ; CELL ; 1      ; MPDSP_X100_Y107_N0                   ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|resulta[10]           ;
;   29.593 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y107_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   29.650 ;   0.057  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y107_N0_I224      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   29.725 ;   0.075  ; RR ; RE   ; 1      ; R6_X94_Y107_N0_I44                   ; High Speed ; H6                                                                                                                        ;
;   29.808 ;   0.083  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X99_Y107_N0_I13   ; High Speed ; LAB_LINE                                                                                                                  ;
;   29.846 ;   0.038  ; RR ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I73               ; High Speed ; leime0_[9]                                                                                                                ;
;   29.847 ;   0.001  ;    ; IC   ; 1      ; LABCELL_X99_Y107_N54                 ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|datae              ;
;   29.994 ;   0.147  ; RF ; CELL ; 2      ; LABCELL_X99_Y107_N54                 ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|combout            ;
;   29.998 ;   0.004  ; FF ; CELL ; 4      ; LABCELL_X99_Y107_N54                 ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1~la_lab/laboutb[16] ;
;   29.998 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X99_Y107_N54                 ; High Speed ; MP_LAB_COMB                                                                                                               ;
;   30.045 ;   0.047  ; RF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I126              ; High Speed ; LAB_RE                                                                                                                    ;
;   30.110 ;   0.065  ; FF ; RE   ; 4      ; LOCAL_INTERCONNECT_X99_Y107_N0_I49   ; High Speed ; LAB_LINE                                                                                                                  ;
;   30.173 ;   0.063  ; FF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I31               ; High Speed ; leimf1_[3]                                                                                                                ;
;   30.173 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X99_Y107_N21                 ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~5|dataf                      ;
;   30.221 ;   0.048  ; FR ; CELL ; 1      ; LABCELL_X99_Y107_N21                 ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~5|combout                    ;
;   30.221 ;   0.000  ; RR ; CELL ; 1      ; FF_X99_Y107_N22                      ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[5]|d                ;
;   30.221 ;   0.000  ; RR ; CELL ; 1      ; FF_X99_Y107_N22                      ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[5]                  ;
+----------+----------+----+------+--------+--------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                           ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                                  ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                                          ;
; 14.675   ; 9.675   ;    ;      ;        ;                 ;       ; clock path                                                                                               ;
;   13.337 ;   8.337 ; R  ;      ;        ;                 ;       ; clock network delay                                                                                      ;
;   14.675 ;   1.338 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                                  ;
; 14.525   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                                        ;
; 15.064   ; 0.539   ;    ; uTsu ; 1      ; FF_X99_Y107_N22 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[5] ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #20: Setup slack is -15.156 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                         ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[7]      ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                  ;
; Data Arrival Time  ; 30.219                                                                                                        ;
; Data Required Time ; 15.063                                                                                                        ;
; Slack              ; -15.156 (VIOLATED)                                                                                            ;
+--------------------+---------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.041 ;       ;             ;            ;        ;       ;
; Data Delay                ; 20.503 ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.716       ; 100        ; 9.716  ; 9.716 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 9     ; 0.001       ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 12    ; 14.742      ; 72         ; 0.000  ; 2.166 ;
;    uTco                   ;        ; 1     ; 1.872       ; 9          ; 1.872  ; 1.872 ;
;    Routing Element        ;        ; 57    ; 3.888       ; 19         ; 0.000  ; 0.121 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.337       ; 100        ; 8.337  ; 8.337 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                        ;
+----------+----------+----+------+--------+--------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                             ; HS/LP      ; Element                                                                                                                   ;
+----------+----------+----+------+--------+--------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                      ;            ; launch edge time                                                                                                          ;
; 9.716    ; 9.716    ;    ;      ;        ;                                      ;            ; clock path                                                                                                                ;
;   9.716  ;   9.716  ; R  ;      ;        ;                                      ;            ; clock network delay                                                                                                       ;
;   9.716  ;   0.000  ;    ;      ; 111    ; MPDSP_X100_Y99_N0                    ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0~reg0             ;
; 30.219   ; 20.503   ;    ;      ;        ;                                      ;            ; data path                                                                                                                 ;
;   11.588 ;   1.872  ; RR ; uTco ; 17     ; MPDSP_X100_Y99_N0                    ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|add_0~DATAOUTA0|resulta[19]      ;
;   11.588 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y99_N0                    ; High Speed ; MP_MAC                                                                                                                    ;
;   11.646 ;   0.058  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y99_N0_I233       ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   11.758 ;   0.112  ; RR ; RE   ; 1      ; C4_X99_Y100_N0_I11                   ; High Speed ; V4                                                                                                                        ;
;   11.837 ;   0.079  ; RR ; RE   ; 1      ; R3_X100_Y101_N0_I6                   ; High Speed ; H3                                                                                                                        ;
;   11.930 ;   0.093  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y101_N0_I112 ; High Speed ; LAB_LINE                                                                                                                  ;
;   11.967 ;   0.037  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y101_N0_I53        ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   11.966 ;   -0.001 ;    ; IC   ; 84     ; MPDSP_X100_Y101_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|bx[17]                ;
;   14.028 ;   2.062  ; RR ; CELL ; 17     ; MPDSP_X100_Y101_N0                   ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_2~mac|resulta[19]           ;
;   14.028 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y101_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   14.085 ;   0.057  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y101_N0_I233      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   14.180 ;   0.095  ; RR ; RE   ; 1      ; R6_X94_Y101_N0_I49                   ; High Speed ; H6                                                                                                                        ;
;   14.285 ;   0.105  ; RR ; RE   ; 1      ; C4_X97_Y102_N0_I8                    ; High Speed ; V4                                                                                                                        ;
;   14.386 ;   0.101  ; RR ; RE   ; 1      ; R6_X98_Y102_N0_I2                    ; High Speed ; H6                                                                                                                        ;
;   14.507 ;   0.121  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y102_N0_I79  ; High Speed ; LAB_LINE                                                                                                                  ;
;   14.543 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y102_N0_I53        ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   14.543 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y102_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|bx[17]                ;
;   16.606 ;   2.063  ; RR ; CELL ; 17     ; MPDSP_X100_Y102_N0                   ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_3~mac|resulta[19]           ;
;   16.606 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y102_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   16.663 ;   0.057  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y102_N0_I233      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   16.758 ;   0.095  ; RR ; RE   ; 1      ; R6_X94_Y102_N0_I49                   ; High Speed ; H6                                                                                                                        ;
;   16.864 ;   0.106  ; RR ; RE   ; 1      ; C4_X97_Y103_N0_I8                    ; High Speed ; V4                                                                                                                        ;
;   16.965 ;   0.101  ; RR ; RE   ; 1      ; R6_X98_Y103_N0_I2                    ; High Speed ; H6                                                                                                                        ;
;   17.083 ;   0.118  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y103_N0_I79  ; High Speed ; LAB_LINE                                                                                                                  ;
;   17.119 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y103_N0_I53        ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   17.119 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y103_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|bx[17]                ;
;   19.182 ;   2.063  ; RR ; CELL ; 17     ; MPDSP_X100_Y103_N0                   ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_4~mac|resulta[19]           ;
;   19.182 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y103_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   19.239 ;   0.057  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y103_N0_I233      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   19.334 ;   0.095  ; RR ; RE   ; 1      ; R6_X94_Y103_N0_I49                   ; High Speed ; H6                                                                                                                        ;
;   19.439 ;   0.105  ; RR ; RE   ; 1      ; C4_X97_Y104_N0_I8                    ; High Speed ; V4                                                                                                                        ;
;   19.540 ;   0.101  ; RR ; RE   ; 1      ; R6_X98_Y104_N0_I2                    ; High Speed ; H6                                                                                                                        ;
;   19.661 ;   0.121  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y104_N0_I79  ; High Speed ; LAB_LINE                                                                                                                  ;
;   19.697 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y104_N0_I53        ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   19.697 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y104_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|bx[17]                ;
;   21.760 ;   2.063  ; RR ; CELL ; 17     ; MPDSP_X100_Y104_N0                   ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_5~mac|resulta[19]           ;
;   21.760 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y104_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   21.817 ;   0.057  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y104_N0_I233      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   21.912 ;   0.095  ; RR ; RE   ; 1      ; R6_X94_Y104_N0_I49                   ; High Speed ; H6                                                                                                                        ;
;   22.018 ;   0.106  ; RR ; RE   ; 1      ; C4_X97_Y105_N0_I8                    ; High Speed ; V4                                                                                                                        ;
;   22.119 ;   0.101  ; RR ; RE   ; 1      ; R6_X98_Y105_N0_I2                    ; High Speed ; H6                                                                                                                        ;
;   22.239 ;   0.120  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y105_N0_I79  ; High Speed ; LAB_LINE                                                                                                                  ;
;   22.275 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y105_N0_I53        ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   22.275 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y105_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|bx[17]                ;
;   24.338 ;   2.063  ; RR ; CELL ; 17     ; MPDSP_X100_Y105_N0                   ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_6~mac|resulta[19]           ;
;   24.338 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y105_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   24.395 ;   0.057  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y105_N0_I233      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   24.490 ;   0.095  ; RR ; RE   ; 1      ; R6_X94_Y105_N0_I49                   ; High Speed ; H6                                                                                                                        ;
;   24.595 ;   0.105  ; RR ; RE   ; 1      ; C4_X97_Y106_N0_I8                    ; High Speed ; V4                                                                                                                        ;
;   24.698 ;   0.103  ; RR ; RE   ; 1      ; R6_X98_Y106_N0_I2                    ; High Speed ; H6                                                                                                                        ;
;   24.816 ;   0.118  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y106_N0_I79  ; High Speed ; LAB_LINE                                                                                                                  ;
;   24.851 ;   0.035  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y106_N0_I53        ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   24.851 ;   0.000  ;    ; IC   ; 84     ; MPDSP_X100_Y106_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|bx[17]                ;
;   26.914 ;   2.063  ; RR ; CELL ; 17     ; MPDSP_X100_Y106_N0                   ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_7~mac|resulta[19]           ;
;   26.914 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y106_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   26.971 ;   0.057  ; FR ; RE   ; 2      ; MP_MAC_OUTPUT_X100_Y106_N0_I233      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   27.066 ;   0.095  ; RR ; RE   ; 1      ; R6_X94_Y106_N0_I49                   ; High Speed ; H6                                                                                                                        ;
;   27.171 ;   0.105  ; RR ; RE   ; 1      ; C4_X97_Y107_N0_I8                    ; High Speed ; V4                                                                                                                        ;
;   27.272 ;   0.101  ; RR ; RE   ; 1      ; R6_X98_Y107_N0_I2                    ; High Speed ; H6                                                                                                                        ;
;   27.390 ;   0.118  ; RR ; RE   ; 9      ; LOCAL_INTERCONNECT_X100_Y107_N0_I79  ; High Speed ; LAB_LINE                                                                                                                  ;
;   27.426 ;   0.036  ; RR ; RE   ; 1      ; MP_MAC_INPUT_X100_Y107_N0_I53        ; High Speed ; MP_MAC_INPUT                                                                                                              ;
;   27.427 ;   0.001  ;    ; IC   ; 84     ; MPDSP_X100_Y107_N0                   ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|bx[17]                ;
;   29.593 ;   2.166  ; RR ; CELL ; 1      ; MPDSP_X100_Y107_N0                   ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|mult_8~mac|resulta[10]           ;
;   29.593 ;   0.000  ; RF ; RE   ; 1      ; MPDSP_X100_Y107_N0                   ; High Speed ; MP_MAC                                                                                                                    ;
;   29.650 ;   0.057  ; FR ; RE   ; 1      ; MP_MAC_OUTPUT_X100_Y107_N0_I224      ; High Speed ; MP_MAC_OUTPUT                                                                                                             ;
;   29.725 ;   0.075  ; RR ; RE   ; 1      ; R6_X94_Y107_N0_I44                   ; High Speed ; H6                                                                                                                        ;
;   29.808 ;   0.083  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X99_Y107_N0_I13   ; High Speed ; LAB_LINE                                                                                                                  ;
;   29.846 ;   0.038  ; RR ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I73               ; High Speed ; leime0_[9]                                                                                                                ;
;   29.847 ;   0.001  ;    ; IC   ; 1      ; LABCELL_X99_Y107_N54                 ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|datae              ;
;   29.994 ;   0.147  ; RF ; CELL ; 2      ; LABCELL_X99_Y107_N54                 ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1|combout            ;
;   29.998 ;   0.004  ; FF ; CELL ; 4      ; LABCELL_X99_Y107_N54                 ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|reduce_or_0~1~la_lab/laboutb[16] ;
;   29.998 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X99_Y107_N54                 ; High Speed ; MP_LAB_COMB                                                                                                               ;
;   30.045 ;   0.047  ; RF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I126              ; High Speed ; LAB_RE                                                                                                                    ;
;   30.108 ;   0.063  ; FF ; RE   ; 4      ; LOCAL_INTERCONNECT_X99_Y107_N0_I49   ; High Speed ; LAB_LINE                                                                                                                  ;
;   30.171 ;   0.063  ; FF ; RE   ; 1      ; LAB_RE_X99_Y107_N0_I39               ; High Speed ; leimf1_[4]                                                                                                                ;
;   30.171 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X99_Y107_N27                 ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~7|dataf                      ;
;   30.219 ;   0.048  ; FR ; CELL ; 1      ; LABCELL_X99_Y107_N27                 ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|i22~7|combout                    ;
;   30.219 ;   0.000  ; RR ; CELL ; 1      ; FF_X99_Y107_N28                      ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[7]|d                ;
;   30.219 ;   0.000  ; RR ; CELL ; 1      ; FF_X99_Y107_N28                      ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[7]                  ;
+----------+----------+----+------+--------+--------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                           ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                                  ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                                          ;
; 14.675   ; 9.675   ;    ;      ;        ;                 ;       ; clock path                                                                                               ;
;   13.337 ;   8.337 ; R  ;      ;        ;                 ;       ; clock network delay                                                                                      ;
;   14.675 ;   1.338 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                                  ;
; 14.525   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                                        ;
; 15.063   ; 0.538   ;    ; uTsu ; 1      ; FF_X99_Y107_N28 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|iFPU|mac|[6].fmac|result_pixel[7] ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


