rc_pcie_base_2000_10 

	Изменена иерархия проекта
		* top
		** base
		*** pcie
		*** cbus
		** user	
	
	


rc_pcie_base_2000_9


	Увеличен размер fifo_1k_32 в 2 раза
	Частота ip_clk 250 MHz
	Добавлена дополнительная коммутация для безусловного приема/передачи + соответсвуюшие счетчики 
	
	
rc_pcie_base_2000_8

	Новый базовый проект, собираемый по Design Reuse методологии
		
	Новые функции
	
		- PCIe Debug Interface over CBUS


rc_pcie_base_2000_7_6_1

	Тоже самое что и rc_pcie_base_2000_7_6, но основано на Design Reuse Flow из rc_pcie_base_2000_7_2_1

rc_pcie_base_2000_7_6

	Разработка 
		Virtex-7 Debug Interface over CBUS


rc_pcie_base_2000_7_3

	Тестирование CBUS интерфейса
	
	Тест ок

rc_pcie_base_2000_7_2

	Vivado 2014.2
	
	Проект Vivado создается через TCL скрипт и исходные файлы подготовлены для сохранения в репозитории SVN. 
	
	
	./tcl/clean_src.tcl - скрипт очистки файлов проекта
		- удаляляет сгенерированные файлы IP из каталога ./src/cores/
			- полагается на файл ./src/prj/xci.prj, где указываются все используемые IP ядра
			- в каждом каталоге ядра оставляет только один xci файл
	
rc_pcie_base_2000_7
	
	Базовый проект, включенный в RC-47 SDK 0.2