`timescale 1ps / 1ps

// Generated by Cadence Genus(TM) Synthesis Solution 17.11-s014_1
// Generated on: Jan  7 2021 16:00:58 KST (Jan  7 2021 07:00:58 UTC)

module float2fix_Sub_5Ux5U_5U_4(in2, in1, out1);
  input [4:0] in2, in1;
  output [4:0] out1;
  wire [4:0] in2, in1;
  wire [4:0] out1;
  wire sub_23_2_n_0, sub_23_2_n_1, sub_23_2_n_2, sub_23_2_n_3,
       sub_23_2_n_4, sub_23_2_n_5, sub_23_2_n_6, sub_23_2_n_8;
  wire sub_23_2_n_9, sub_23_2_n_11, sub_23_2_n_13, sub_23_2_n_14,
       sub_23_2_n_16;
  XNOR2X1 sub_23_2_g157(.A (sub_23_2_n_6), .B (sub_23_2_n_16), .Y
       (out1[4]));
  AOI21X1 sub_23_2_g158(.A0 (sub_23_2_n_2), .A1 (sub_23_2_n_13), .B0
       (sub_23_2_n_5), .Y (sub_23_2_n_16));
  XNOR2X1 sub_23_2_g159(.A (sub_23_2_n_9), .B (sub_23_2_n_14), .Y
       (out1[3]));
  AOI21X1 sub_23_2_g160(.A0 (sub_23_2_n_4), .A1 (sub_23_2_n_11), .B0
       (sub_23_2_n_1), .Y (sub_23_2_n_14));
  AO21XL sub_23_2_g161(.A0 (sub_23_2_n_4), .A1 (sub_23_2_n_11), .B0
       (sub_23_2_n_1), .Y (sub_23_2_n_13));
  XNOR2X1 sub_23_2_g162(.A (sub_23_2_n_8), .B (sub_23_2_n_11), .Y
       (out1[2]));
  ADDFX1 sub_23_2_g163(.A (sub_23_2_n_3), .B (in2[1]), .CI
       (sub_23_2_n_0), .CO (sub_23_2_n_11), .S (out1[1]));
  NOR2BX1 sub_23_2_g164(.AN (sub_23_2_n_2), .B (sub_23_2_n_5), .Y
       (sub_23_2_n_9));
  NAND2BX1 sub_23_2_g165(.AN (sub_23_2_n_1), .B (sub_23_2_n_4), .Y
       (sub_23_2_n_8));
  XOR2XL sub_23_2_g166(.A (in2[0]), .B (in1[0]), .Y (out1[0]));
  XNOR2X1 sub_23_2_g167(.A (in2[4]), .B (in1[4]), .Y (sub_23_2_n_6));
  NOR2BX1 sub_23_2_g168(.AN (in2[3]), .B (in1[3]), .Y (sub_23_2_n_5));
  NAND2BX1 sub_23_2_g169(.AN (in2[2]), .B (in1[2]), .Y (sub_23_2_n_4));
  NAND2BX1 sub_23_2_g170(.AN (in2[0]), .B (in1[0]), .Y (sub_23_2_n_3));
  NAND2BX1 sub_23_2_g171(.AN (in2[3]), .B (in1[3]), .Y (sub_23_2_n_2));
  NOR2BX1 sub_23_2_g172(.AN (in2[2]), .B (in1[2]), .Y (sub_23_2_n_1));
  INVX1 sub_23_2_g173(.A (in1[1]), .Y (sub_23_2_n_0));
endmodule

