# 芯片实现

## 1 IP替换

- 在完成系列验证后便可以开始芯片流片工作
- 由于工艺库的限制，有一些在FPGA上可以使用的IP并不能在流片过程中使用
- 这时就需要我们对代码中使用的IP核进行替换
- 其中主要包括PLL和SRAM
- 本文以SMIC180工艺库为例介绍相关操作

### 1.1 PLL替换

- 在FPGA平台，我们一般使用[Clocking Wizard](https://www.xilinx.com/products/intellectual-property/clocking_wizard.html) IP来生成不同频率的时钟信号

- 但在芯片流片时需要使用制造商工艺库中提供的PLL IP来实现这一功能

- 本文基于`S018PLLGS_LC`介绍如何使用PLL

- IP引脚定义

  | 引脚名称     | 输入/输出 | 描述                                                         |
  | ------------ | --------- | ------------------------------------------------------------ |
  | AVDD         | 电源      | 专用模拟电源供电 +1.8V                                       |
  | AVSS         | 地        | 专用模拟地                                                   |
  | XIN          | 输入      | 来自晶体振荡器或其他时钟源的参考时钟输入                     |
  | CLK_OUT      | 输出      | 可调输出时钟                                                 |
  | TST_OUT      | 输出      | 来自N或M分频器的测试模式输出                                 |
  | N[4:0]       | 输入      | 输入5位分频控制引脚，N[0]是最低位                            |
  | M[8:0]       | 输入      | 反馈9位分频控制引脚，M[0]是最低位                            |
  | PLL_TST[1:0] | 输入      | M和N分频器测试模式<br />PLL_TST[1:0]=0:0  N分频器测试和正常操作<br />PLL_TST[1:0]=1:1  M分频器测试<br />请在正常模式下将PLL_TST[1:0]固定为0 |
  | PD           | 输入      | 断电控制；高电平有效                                         |
  | OD[3:0]      | 输入      | 输出分频控制引脚                                             |
  | BP           | 输入      | 绕过PLL；高电平有效                                          |
  | OE           | 输入      | CLK_OUT使能引脚，高电平有效                                  |

- 控制信号真值表

  | PD   | BP   | OE   | PLL_TST<0> | PLL_TST<1> | TST_OUT | CLK_OUT |
  | ---- | ---- | ---- | ---------- | ---------- | ------- | ------- |
  | 0    | 0    | 0    | 0          | 0          | XIN/N   | CLK_OUT |
  | 0    | 0    | 0    | 1          | 1          | XIN/M   | XIN     |
  | X    | 1    | 0    | X          | X          | 未定义  | XIN     |
  | X    | X    | 1    | X          | X          | 未定义  | 0       |
  | 其他 |      |      |            |            | 未定义  | 未定义  |

- XIN与CLK_OUT关系
  $$
  C L K_{-} O U T=X I N \times \frac{M }{N} \times \frac{1}{N O} \times \frac{1}{2} \\
  
  M=M 8 \times 256+M 7 \times 128+M 6 \times 64+M 5 \times 32+M 4 \times 16+M 3 \times 8+M 2 \times 4+M 1 \times 2+M 0 \times 1+2 \\
  
  N=N 4 \times 16+N 3 \times 8+N 2 \times 4+N 1 \times 2+N 0 \times 1+2 \\
  
  N O=O D 3 \times 8+O D 2 \times 4+O D 1 \times 2+O D 0 \times 1
  $$

- 例如：当输入时钟为25MHz，而SoC需要一个133MHz的时钟时，可以按照如下方法定义

  ```systemverilog
  S018PLLGS_LC SOC_PLL(
    .XIN(clk_25m),
    .CLK_OUT(soc_clk),
    .N(5'b0_0001),
    .M(9'b0_0001_1110),
    .PLL_TST(2'b00),
    .RESET(1'b0),
    .PD(1'b0),
    .OD(4'b0001),
    .BP(1'b0),
    .OE(1'b0)
  );
  ```

  此时$M = 32, N = 3, NO = 1,CLK_{-}OUT=25 \times \frac{32}{3} \times \frac{1}{1} \times \frac{1}{2} = 133.\dot 3$ 

### 1.2 SRAM替换

- 在FPGA中，我们一般使用Block Ram IP或XPM宏来实现SRAM

- 在流片过程中则需要将这些SRAM替换为目标工艺库中的IP

- 我们需要使用制造公司提供的SRAM生成器来生成我们所需的SRAM

- 本文以 SMIC 0.18um Dual-Port Memory Compiler为例

- 官方提供的安装包包括如下文件：

  | 名称          | 作用                                                     |
  | ------------- | -------------------------------------------------------- |
  | S018DP.jar    | 存储器生成器应用程序                                     |
  | S018DP.csh    | C Shell 设置文件                                         |
  | S018DP_ug.pdf | 用户手册                                                 |
  | S018DP.notes  | 发布说明                                                 |
  | Library       | GDS Smart Option 库，用于处理 GDS 文件并执行各种智能操作 |

- S018DP.csh文件内容如下

  ```shell
  setenv MC_INSTALL_PATH `pwd`
  java -jar S018DP.jar&
  ```

  运行该脚本可启动生成器的GUI界面

- 界面截图如下

  ![image-20240723225121975](D:\Documents\Obsidian Vault\Work\CPU资料整理\技术文档\assets\image-20240723225121975.png)