// ==============================================================
// RTL generated by Vivado(TM) HLS - High-Level Synthesis from C, C++ and SystemC
// Version: 2019.1
// Copyright (C) 1986-2019 Xilinx, Inc. All Rights Reserved.
// 
// ===========================================================

#ifndef _cnn_HH_
#define _cnn_HH_

#include "systemc.h"
#include "AESL_pkg.h"

#include "conv_2.h"
#include "conv_1.h"
#include "dense_1.h"
#include "soft_max.h"
#include "max_pool_1.h"
#include "flat.h"
#include "max_pool_2.h"
#include "cnn_fpext_32ns_64cyx.h"
#include "cnn_urem_5ns_3ns_eOg.h"
#include "cnn_mac_muladd_9sczy.h"
#include "cnn_mac_muladd_13cAy.h"
#include "cnn_dense_2_bias_V.h"
#include "cnn_dense_2_weighbtn.h"
#include "cnn_dense_out_biabun.h"
#include "cnn_dense_out_weibvn.h"
#include "cnn_dense_array_V.h"
#include "cnn_conv_1_input_bwn.h"
#include "cnn_conv_1_input_bxn.h"
#include "cnn_conv_1_input_bAo.h"
#include "cnn_conv_1_out_0_V.h"
#include "cnn_max_pool_1_oubFp.h"
#include "cnn_max_pool_1_oubLp.h"
#include "cnn_max_pool_1_oub3s.h"
#include "cnn_conv_2_out_V.h"
#include "cnn_max_pool_2_oucxx.h"
#include "cnn_flat_array_0_V.h"
#include "cnn_dense_1_out_V.h"
#include "cnn_dense_2_out_V.h"
#include "cnn_prediction_V.h"

namespace ap_rtl {

struct cnn : public sc_module {
    // Port declarations 13
    sc_in_clk ap_clk;
    sc_in< sc_logic > ap_rst;
    sc_in< sc_logic > ap_start;
    sc_out< sc_logic > ap_done;
    sc_out< sc_logic > ap_idle;
    sc_out< sc_logic > ap_ready;
    sc_out< sc_lv<10> > cnn_input_address0;
    sc_out< sc_logic > cnn_input_ce0;
    sc_in< sc_lv<32> > cnn_input_q0;
    sc_out< sc_lv<4> > prediction_output_address0;
    sc_out< sc_logic > prediction_output_ce0;
    sc_out< sc_logic > prediction_output_we0;
    sc_out< sc_lv<32> > prediction_output_d0;
    sc_signal< sc_logic > ap_var_for_const0;


    // Module declarations
    cnn(sc_module_name name);
    SC_HAS_PROCESS(cnn);

    ~cnn();

    sc_trace_file* mVcdFile;

    ofstream mHdltvinHandle;
    ofstream mHdltvoutHandle;
    cnn_dense_2_bias_V* dense_2_bias_V_U;
    cnn_dense_2_weighbtn* dense_2_weights_V_U;
    cnn_dense_out_biabun* dense_out_bias_V_U;
    cnn_dense_out_weibvn* dense_out_weights_V_U;
    cnn_dense_array_V* dense_array_V_U;
    cnn_conv_1_input_bwn* conv_1_input_0_0_V_U;
    cnn_conv_1_input_bxn* conv_1_input_0_1_V_U;
    cnn_conv_1_input_bxn* conv_1_input_0_2_V_U;
    cnn_conv_1_input_bxn* conv_1_input_1_0_V_U;
    cnn_conv_1_input_bAo* conv_1_input_1_1_V_U;
    cnn_conv_1_input_bAo* conv_1_input_1_2_V_U;
    cnn_conv_1_input_bxn* conv_1_input_2_0_V_U;
    cnn_conv_1_input_bAo* conv_1_input_2_1_V_U;
    cnn_conv_1_input_bAo* conv_1_input_2_2_V_U;
    cnn_conv_1_out_0_V* conv_1_out_0_V_U;
    cnn_conv_1_out_0_V* conv_1_out_1_V_U;
    cnn_conv_1_out_0_V* conv_1_out_2_V_U;
    cnn_max_pool_1_oubFp* max_pool_1_out_0_0_U;
    cnn_max_pool_1_oubFp* max_pool_1_out_0_0_2_U;
    cnn_max_pool_1_oubFp* max_pool_1_out_0_0_3_U;
    cnn_max_pool_1_oubFp* max_pool_1_out_0_0_4_U;
    cnn_max_pool_1_oubFp* max_pool_1_out_0_0_5_U;
    cnn_max_pool_1_oubFp* max_pool_1_out_0_0_6_U;
    cnn_max_pool_1_oubLp* max_pool_1_out_0_1_U;
    cnn_max_pool_1_oubLp* max_pool_1_out_0_1_1_U;
    cnn_max_pool_1_oubLp* max_pool_1_out_0_1_2_U;
    cnn_max_pool_1_oubLp* max_pool_1_out_0_1_3_U;
    cnn_max_pool_1_oubLp* max_pool_1_out_0_1_4_U;
    cnn_max_pool_1_oubLp* max_pool_1_out_0_1_5_U;
    cnn_max_pool_1_oubLp* max_pool_1_out_0_2_U;
    cnn_max_pool_1_oubLp* max_pool_1_out_0_2_1_U;
    cnn_max_pool_1_oubLp* max_pool_1_out_0_2_2_U;
    cnn_max_pool_1_oubLp* max_pool_1_out_0_2_3_U;
    cnn_max_pool_1_oubLp* max_pool_1_out_0_2_4_U;
    cnn_max_pool_1_oubLp* max_pool_1_out_0_2_5_U;
    cnn_max_pool_1_oubLp* max_pool_1_out_1_0_U;
    cnn_max_pool_1_oubLp* max_pool_1_out_1_0_1_U;
    cnn_max_pool_1_oubLp* max_pool_1_out_1_0_2_U;
    cnn_max_pool_1_oubLp* max_pool_1_out_1_0_3_U;
    cnn_max_pool_1_oubLp* max_pool_1_out_1_0_4_U;
    cnn_max_pool_1_oubLp* max_pool_1_out_1_0_5_U;
    cnn_max_pool_1_oub3s* max_pool_1_out_1_1_U;
    cnn_max_pool_1_oub3s* max_pool_1_out_1_1_1_U;
    cnn_max_pool_1_oub3s* max_pool_1_out_1_1_2_U;
    cnn_max_pool_1_oub3s* max_pool_1_out_1_1_3_U;
    cnn_max_pool_1_oub3s* max_pool_1_out_1_1_4_U;
    cnn_max_pool_1_oub3s* max_pool_1_out_1_1_5_U;
    cnn_max_pool_1_oub3s* max_pool_1_out_1_2_U;
    cnn_max_pool_1_oub3s* max_pool_1_out_1_2_1_U;
    cnn_max_pool_1_oub3s* max_pool_1_out_1_2_2_U;
    cnn_max_pool_1_oub3s* max_pool_1_out_1_2_3_U;
    cnn_max_pool_1_oub3s* max_pool_1_out_1_2_4_U;
    cnn_max_pool_1_oub3s* max_pool_1_out_1_2_5_U;
    cnn_max_pool_1_oubLp* max_pool_1_out_2_0_U;
    cnn_max_pool_1_oubLp* max_pool_1_out_2_0_1_U;
    cnn_max_pool_1_oubLp* max_pool_1_out_2_0_2_U;
    cnn_max_pool_1_oubLp* max_pool_1_out_2_0_3_U;
    cnn_max_pool_1_oubLp* max_pool_1_out_2_0_4_U;
    cnn_max_pool_1_oubLp* max_pool_1_out_2_0_5_U;
    cnn_max_pool_1_oub3s* max_pool_1_out_2_1_U;
    cnn_max_pool_1_oub3s* max_pool_1_out_2_1_1_U;
    cnn_max_pool_1_oub3s* max_pool_1_out_2_1_2_U;
    cnn_max_pool_1_oub3s* max_pool_1_out_2_1_3_U;
    cnn_max_pool_1_oub3s* max_pool_1_out_2_1_4_U;
    cnn_max_pool_1_oub3s* max_pool_1_out_2_1_5_U;
    cnn_max_pool_1_oub3s* max_pool_1_out_2_2_U;
    cnn_max_pool_1_oub3s* max_pool_1_out_2_2_1_U;
    cnn_max_pool_1_oub3s* max_pool_1_out_2_2_2_U;
    cnn_max_pool_1_oub3s* max_pool_1_out_2_2_3_U;
    cnn_max_pool_1_oub3s* max_pool_1_out_2_2_4_U;
    cnn_max_pool_1_oub3s* max_pool_1_out_2_2_5_U;
    cnn_conv_2_out_V* conv_2_out_V_U;
    cnn_max_pool_2_oucxx* max_pool_2_out_V_U;
    cnn_flat_array_0_V* flat_array_0_V_U;
    cnn_flat_array_0_V* flat_array_1_V_U;
    cnn_flat_array_0_V* flat_array_2_V_U;
    cnn_flat_array_0_V* flat_array_3_V_U;
    cnn_flat_array_0_V* flat_array_4_V_U;
    cnn_flat_array_0_V* flat_array_5_V_U;
    cnn_flat_array_0_V* flat_array_6_V_U;
    cnn_flat_array_0_V* flat_array_7_V_U;
    cnn_flat_array_0_V* flat_array_8_V_U;
    cnn_flat_array_0_V* flat_array_9_V_U;
    cnn_flat_array_0_V* flat_array_10_V_U;
    cnn_flat_array_0_V* flat_array_11_V_U;
    cnn_flat_array_0_V* flat_array_12_V_U;
    cnn_flat_array_0_V* flat_array_13_V_U;
    cnn_flat_array_0_V* flat_array_14_V_U;
    cnn_flat_array_0_V* flat_array_15_V_U;
    cnn_flat_array_0_V* flat_array_16_V_U;
    cnn_flat_array_0_V* flat_array_17_V_U;
    cnn_flat_array_0_V* flat_array_18_V_U;
    cnn_flat_array_0_V* flat_array_19_V_U;
    cnn_flat_array_0_V* flat_array_20_V_U;
    cnn_flat_array_0_V* flat_array_21_V_U;
    cnn_flat_array_0_V* flat_array_22_V_U;
    cnn_flat_array_0_V* flat_array_23_V_U;
    cnn_flat_array_0_V* flat_array_24_V_U;
    cnn_dense_1_out_V* dense_1_out_V_U;
    cnn_dense_2_out_V* dense_2_out_V_U;
    cnn_prediction_V* prediction_V_U;
    conv_2* grp_conv_2_fu_1248;
    conv_1* grp_conv_1_fu_1417;
    dense_1* grp_dense_1_fu_1437;
    soft_max* grp_soft_max_fu_1471;
    max_pool_1* grp_max_pool_1_fu_1483;
    flat* grp_flat_fu_1544;
    max_pool_2* grp_max_pool_2_fu_1574;
    cnn_fpext_32ns_64cyx<1,2,32,64>* cnn_fpext_32ns_64cyx_U466;
    cnn_urem_5ns_3ns_eOg<1,9,5,3,3>* cnn_urem_5ns_3ns_eOg_U467;
    cnn_urem_5ns_3ns_eOg<1,9,5,3,3>* cnn_urem_5ns_3ns_eOg_U468;
    cnn_mac_muladd_9sczy<1,1,9,13,22,22>* cnn_mac_muladd_9sczy_U469;
    cnn_mac_muladd_13cAy<1,1,13,9,22,22>* cnn_mac_muladd_13cAy_U470;
    sc_signal< sc_lv<23> > ap_CS_fsm;
    sc_signal< sc_logic > ap_CS_fsm_state1;
    sc_signal< sc_lv<5> > dense_2_bias_V_address0;
    sc_signal< sc_logic > dense_2_bias_V_ce0;
    sc_signal< sc_lv<9> > dense_2_bias_V_q0;
    sc_signal< sc_lv<11> > dense_2_weights_V_address0;
    sc_signal< sc_logic > dense_2_weights_V_ce0;
    sc_signal< sc_lv<9> > dense_2_weights_V_q0;
    sc_signal< sc_lv<4> > dense_out_bias_V_address0;
    sc_signal< sc_logic > dense_out_bias_V_ce0;
    sc_signal< sc_lv<8> > dense_out_bias_V_q0;
    sc_signal< sc_lv<9> > dense_out_weights_V_address0;
    sc_signal< sc_logic > dense_out_weights_V_ce0;
    sc_signal< sc_lv<9> > dense_out_weights_V_q0;
    sc_signal< sc_lv<10> > indvar_flatten_reg_1092;
    sc_signal< sc_lv<10> > ix_in_0_reg_1103;
    sc_signal< sc_lv<5> > i_0_reg_1114;
    sc_signal< sc_lv<10> > ix_in_1_reg_1125;
    sc_signal< sc_lv<5> > j_0_reg_1136;
    sc_signal< sc_lv<11> > indvar_flatten7_reg_1147;
    sc_signal< sc_lv<5> > i_0_i_reg_1158;
    sc_signal< sc_lv<14> > p_Val2_18_reg_1169;
    sc_signal< sc_lv<6> > j_0_i_reg_1181;
    sc_signal< sc_lv<9> > indvar_flatten19_reg_1192;
    sc_signal< sc_lv<4> > d_0_i_reg_1203;
    sc_signal< sc_lv<14> > p_Val2_21_reg_1214;
    sc_signal< sc_lv<5> > f_0_i_reg_1226;
    sc_signal< sc_lv<1> > icmp_ln23_fu_1584_p2;
    sc_signal< sc_lv<1> > icmp_ln23_reg_2738;
    sc_signal< sc_logic > ap_CS_fsm_pp0_stage0;
    sc_signal< bool > ap_block_state2_pp0_stage0_iter0;
    sc_signal< bool > ap_block_state3_pp0_stage0_iter1;
    sc_signal< bool > ap_block_state4_pp0_stage0_iter2;
    sc_signal< bool > ap_block_state5_pp0_stage0_iter3;
    sc_signal< bool > ap_block_state6_pp0_stage0_iter4;
    sc_signal< bool > ap_block_state7_pp0_stage0_iter5;
    sc_signal< bool > ap_block_state8_pp0_stage0_iter6;
    sc_signal< bool > ap_block_state9_pp0_stage0_iter7;
    sc_signal< bool > ap_block_state10_pp0_stage0_iter8;
    sc_signal< bool > ap_block_pp0_stage0_11001;
    sc_signal< sc_lv<1> > icmp_ln23_reg_2738_pp0_iter1_reg;
    sc_signal< sc_lv<1> > icmp_ln23_reg_2738_pp0_iter2_reg;
    sc_signal< sc_lv<1> > icmp_ln23_reg_2738_pp0_iter3_reg;
    sc_signal< sc_lv<1> > icmp_ln23_reg_2738_pp0_iter4_reg;
    sc_signal< sc_lv<1> > icmp_ln23_reg_2738_pp0_iter5_reg;
    sc_signal< sc_lv<1> > icmp_ln23_reg_2738_pp0_iter6_reg;
    sc_signal< sc_lv<10> > add_ln23_fu_1590_p2;
    sc_signal< sc_logic > ap_enable_reg_pp0_iter0;
    sc_signal< sc_lv<10> > select_ln28_fu_1614_p3;
    sc_signal< sc_lv<10> > select_ln28_reg_2747;
    sc_signal< sc_lv<10> > select_ln28_reg_2747_pp0_iter1_reg;
    sc_signal< sc_lv<10> > select_ln28_reg_2747_pp0_iter2_reg;
    sc_signal< sc_lv<10> > select_ln28_reg_2747_pp0_iter3_reg;
    sc_signal< sc_lv<10> > select_ln28_reg_2747_pp0_iter4_reg;
    sc_signal< sc_lv<5> > select_ln28_1_fu_1622_p3;
    sc_signal< sc_lv<5> > select_ln28_1_reg_2752;
    sc_signal< sc_lv<5> > select_ln28_1_reg_2752_pp0_iter1_reg;
    sc_signal< sc_lv<5> > select_ln28_1_reg_2752_pp0_iter2_reg;
    sc_signal< sc_lv<5> > select_ln28_1_reg_2752_pp0_iter3_reg;
    sc_signal< sc_lv<5> > select_ln28_1_reg_2752_pp0_iter4_reg;
    sc_signal< sc_lv<5> > select_ln28_1_reg_2752_pp0_iter5_reg;
    sc_signal< sc_lv<5> > select_ln28_1_reg_2752_pp0_iter6_reg;
    sc_signal< sc_lv<5> > select_ln28_1_reg_2752_pp0_iter7_reg;
    sc_signal< sc_lv<5> > select_ln28_2_fu_1630_p3;
    sc_signal< sc_lv<5> > select_ln28_2_reg_2758;
    sc_signal< sc_lv<5> > select_ln28_2_reg_2758_pp0_iter1_reg;
    sc_signal< sc_lv<5> > select_ln28_2_reg_2758_pp0_iter2_reg;
    sc_signal< sc_lv<5> > select_ln28_2_reg_2758_pp0_iter3_reg;
    sc_signal< sc_lv<5> > select_ln28_2_reg_2758_pp0_iter4_reg;
    sc_signal< sc_lv<5> > select_ln28_2_reg_2758_pp0_iter5_reg;
    sc_signal< sc_lv<5> > select_ln28_2_reg_2758_pp0_iter6_reg;
    sc_signal< sc_lv<5> > select_ln28_2_reg_2758_pp0_iter7_reg;
    sc_signal< sc_lv<10> > select_ln23_fu_1644_p3;
    sc_signal< sc_lv<10> > add_ln28_fu_1658_p2;
    sc_signal< sc_lv<5> > j_fu_1664_p2;
    sc_signal< sc_lv<32> > cnn_input_load_reg_2785;
    sc_signal< sc_lv<54> > man_V_2_fu_1726_p3;
    sc_signal< sc_lv<54> > man_V_2_reg_2791;
    sc_signal< sc_lv<12> > sh_amt_fu_1764_p3;
    sc_signal< sc_lv<12> > sh_amt_reg_2796;
    sc_signal< sc_lv<14> > trunc_ln583_fu_1778_p1;
    sc_signal< sc_lv<14> > trunc_ln583_reg_2801;
    sc_signal< sc_lv<1> > icmp_ln585_fu_1782_p2;
    sc_signal< sc_lv<1> > icmp_ln585_reg_2806;
    sc_signal< sc_lv<1> > and_ln581_fu_1845_p2;
    sc_signal< sc_lv<1> > and_ln581_reg_2811;
    sc_signal< sc_lv<14> > select_ln585_fu_1863_p3;
    sc_signal< sc_lv<14> > select_ln585_reg_2816;
    sc_signal< sc_lv<1> > and_ln603_fu_1883_p2;
    sc_signal< sc_lv<1> > and_ln603_reg_2821;
    sc_signal< sc_lv<1> > icmp_ln9_fu_2056_p2;
    sc_signal< sc_lv<1> > icmp_ln9_reg_2832;
    sc_signal< sc_logic > ap_CS_fsm_pp1_stage0;
    sc_signal< bool > ap_block_state24_pp1_stage0_iter0;
    sc_signal< bool > ap_block_state25_pp1_stage0_iter1;
    sc_signal< bool > ap_block_pp1_stage0_11001;
    sc_signal< sc_lv<11> > add_ln9_fu_2062_p2;
    sc_signal< sc_logic > ap_enable_reg_pp1_iter0;
    sc_signal< sc_lv<1> > icmp_ln13_fu_2074_p2;
    sc_signal< sc_lv<1> > icmp_ln13_reg_2841;
    sc_signal< sc_lv<5> > select_ln14_1_fu_2088_p3;
    sc_signal< sc_lv<5> > select_ln14_1_reg_2846;
    sc_signal< sc_lv<64> > zext_ln14_fu_2096_p1;
    sc_signal< sc_lv<64> > zext_ln14_reg_2851;
    sc_signal< sc_lv<6> > j_1_fu_2151_p2;
    sc_signal< sc_lv<6> > j_1_reg_2866;
    sc_signal< sc_lv<1> > icmp_ln13_1_fu_2157_p2;
    sc_signal< sc_lv<1> > icmp_ln13_1_reg_2871;
    sc_signal< sc_lv<14> > sum_V_fu_2186_p4;
    sc_signal< sc_logic > ap_enable_reg_pp1_iter1;
    sc_signal< sc_lv<1> > icmp_ln41_fu_2241_p2;
    sc_signal< sc_lv<1> > icmp_ln41_reg_2885;
    sc_signal< sc_logic > ap_CS_fsm_pp2_stage0;
    sc_signal< bool > ap_block_state27_pp2_stage0_iter0;
    sc_signal< bool > ap_block_state28_pp2_stage0_iter1;
    sc_signal< bool > ap_block_pp2_stage0_11001;
    sc_signal< sc_lv<9> > add_ln41_fu_2247_p2;
    sc_signal< sc_logic > ap_enable_reg_pp2_iter0;
    sc_signal< sc_lv<1> > icmp_ln46_fu_2259_p2;
    sc_signal< sc_lv<1> > icmp_ln46_reg_2894;
    sc_signal< sc_lv<4> > select_ln48_1_fu_2273_p3;
    sc_signal< sc_lv<4> > select_ln48_1_reg_2899;
    sc_signal< sc_lv<64> > zext_ln48_fu_2281_p1;
    sc_signal< sc_lv<64> > zext_ln48_reg_2904;
    sc_signal< sc_lv<5> > f_fu_2336_p2;
    sc_signal< sc_lv<5> > f_reg_2919;
    sc_signal< sc_lv<1> > icmp_ln46_1_fu_2342_p2;
    sc_signal< sc_lv<1> > icmp_ln46_1_reg_2924;
    sc_signal< sc_lv<14> > w_sum_V_fu_2371_p4;
    sc_signal< sc_logic > ap_enable_reg_pp2_iter1;
    sc_signal< sc_lv<4> > i_2_fu_2397_p2;
    sc_signal< sc_lv<4> > i_2_reg_2941;
    sc_signal< sc_logic > ap_CS_fsm_state31;
    sc_signal< sc_lv<64> > zext_ln120_fu_2403_p1;
    sc_signal< sc_lv<64> > zext_ln120_reg_2946;
    sc_signal< sc_lv<1> > icmp_ln119_fu_2391_p2;
    sc_signal< sc_lv<1> > icmp_ln935_fu_2408_p2;
    sc_signal< sc_lv<1> > icmp_ln935_reg_2956;
    sc_signal< sc_logic > ap_CS_fsm_state32;
    sc_signal< sc_lv<1> > p_Result_31_fu_2414_p3;
    sc_signal< sc_lv<1> > p_Result_31_reg_2961;
    sc_signal< sc_lv<14> > tmp_V_9_fu_2428_p3;
    sc_signal< sc_lv<14> > tmp_V_9_reg_2966;
    sc_signal< sc_lv<32> > sub_ln944_fu_2462_p2;
    sc_signal< sc_lv<32> > sub_ln944_reg_2971;
    sc_signal< sc_lv<32> > or_ln_fu_2572_p3;
    sc_signal< sc_lv<32> > or_ln_reg_2977;
    sc_signal< sc_lv<1> > icmp_ln958_fu_2580_p2;
    sc_signal< sc_lv<1> > icmp_ln958_reg_2982;
    sc_signal< sc_lv<8> > trunc_ln943_fu_2586_p1;
    sc_signal< sc_lv<8> > trunc_ln943_reg_2987;
    sc_signal< bool > ap_block_pp0_stage0_subdone;
    sc_signal< sc_logic > ap_condition_pp0_exit_iter0_state2;
    sc_signal< sc_logic > ap_enable_reg_pp0_iter1;
    sc_signal< sc_logic > ap_enable_reg_pp0_iter2;
    sc_signal< sc_logic > ap_enable_reg_pp0_iter3;
    sc_signal< sc_logic > ap_enable_reg_pp0_iter4;
    sc_signal< sc_logic > ap_enable_reg_pp0_iter5;
    sc_signal< sc_logic > ap_enable_reg_pp0_iter6;
    sc_signal< sc_logic > ap_enable_reg_pp0_iter7;
    sc_signal< sc_logic > ap_enable_reg_pp0_iter8;
    sc_signal< sc_logic > ap_CS_fsm_state23;
    sc_signal< sc_logic > grp_dense_1_fu_1437_ap_ready;
    sc_signal< sc_logic > grp_dense_1_fu_1437_ap_done;
    sc_signal< bool > ap_block_pp1_stage0_subdone;
    sc_signal< sc_logic > ap_condition_pp1_exit_iter0_state24;
    sc_signal< sc_logic > ap_CS_fsm_state26;
    sc_signal< bool > ap_block_pp2_stage0_subdone;
    sc_signal< sc_logic > ap_condition_pp2_exit_iter0_state27;
    sc_signal< sc_lv<4> > dense_array_V_address0;
    sc_signal< sc_logic > dense_array_V_ce0;
    sc_signal< sc_logic > dense_array_V_we0;
    sc_signal< sc_lv<14> > dense_array_V_d0;
    sc_signal< sc_lv<14> > dense_array_V_q0;
    sc_signal< sc_logic > dense_array_V_ce1;
    sc_signal< sc_logic > dense_array_V_we1;
    sc_signal< sc_lv<14> > dense_array_V_q1;
    sc_signal< sc_lv<7> > conv_1_input_0_0_V_address0;
    sc_signal< sc_logic > conv_1_input_0_0_V_ce0;
    sc_signal< sc_logic > conv_1_input_0_0_V_we0;
    sc_signal< sc_lv<14> > conv_1_input_0_0_V_q0;
    sc_signal< sc_logic > conv_1_input_0_0_V_ce1;
    sc_signal< sc_lv<14> > conv_1_input_0_0_V_q1;
    sc_signal< sc_lv<7> > conv_1_input_0_1_V_address0;
    sc_signal< sc_logic > conv_1_input_0_1_V_ce0;
    sc_signal< sc_logic > conv_1_input_0_1_V_we0;
    sc_signal< sc_lv<14> > conv_1_input_0_1_V_q0;
    sc_signal< sc_logic > conv_1_input_0_1_V_ce1;
    sc_signal< sc_lv<14> > conv_1_input_0_1_V_q1;
    sc_signal< sc_lv<7> > conv_1_input_0_2_V_address0;
    sc_signal< sc_logic > conv_1_input_0_2_V_ce0;
    sc_signal< sc_logic > conv_1_input_0_2_V_we0;
    sc_signal< sc_lv<14> > conv_1_input_0_2_V_q0;
    sc_signal< sc_logic > conv_1_input_0_2_V_ce1;
    sc_signal< sc_lv<14> > conv_1_input_0_2_V_q1;
    sc_signal< sc_lv<7> > conv_1_input_1_0_V_address0;
    sc_signal< sc_logic > conv_1_input_1_0_V_ce0;
    sc_signal< sc_logic > conv_1_input_1_0_V_we0;
    sc_signal< sc_lv<14> > conv_1_input_1_0_V_q0;
    sc_signal< sc_logic > conv_1_input_1_0_V_ce1;
    sc_signal< sc_lv<14> > conv_1_input_1_0_V_q1;
    sc_signal< sc_lv<7> > conv_1_input_1_1_V_address0;
    sc_signal< sc_logic > conv_1_input_1_1_V_ce0;
    sc_signal< sc_logic > conv_1_input_1_1_V_we0;
    sc_signal< sc_lv<14> > conv_1_input_1_1_V_q0;
    sc_signal< sc_logic > conv_1_input_1_1_V_ce1;
    sc_signal< sc_lv<14> > conv_1_input_1_1_V_q1;
    sc_signal< sc_lv<7> > conv_1_input_1_2_V_address0;
    sc_signal< sc_logic > conv_1_input_1_2_V_ce0;
    sc_signal< sc_logic > conv_1_input_1_2_V_we0;
    sc_signal< sc_lv<14> > conv_1_input_1_2_V_q0;
    sc_signal< sc_logic > conv_1_input_1_2_V_ce1;
    sc_signal< sc_lv<14> > conv_1_input_1_2_V_q1;
    sc_signal< sc_lv<7> > conv_1_input_2_0_V_address0;
    sc_signal< sc_logic > conv_1_input_2_0_V_ce0;
    sc_signal< sc_logic > conv_1_input_2_0_V_we0;
    sc_signal< sc_lv<14> > conv_1_input_2_0_V_q0;
    sc_signal< sc_logic > conv_1_input_2_0_V_ce1;
    sc_signal< sc_lv<14> > conv_1_input_2_0_V_q1;
    sc_signal< sc_lv<7> > conv_1_input_2_1_V_address0;
    sc_signal< sc_logic > conv_1_input_2_1_V_ce0;
    sc_signal< sc_logic > conv_1_input_2_1_V_we0;
    sc_signal< sc_lv<14> > conv_1_input_2_1_V_q0;
    sc_signal< sc_logic > conv_1_input_2_1_V_ce1;
    sc_signal< sc_lv<14> > conv_1_input_2_1_V_q1;
    sc_signal< sc_lv<7> > conv_1_input_2_2_V_address0;
    sc_signal< sc_logic > conv_1_input_2_2_V_ce0;
    sc_signal< sc_logic > conv_1_input_2_2_V_we0;
    sc_signal< sc_lv<14> > conv_1_input_2_2_V_q0;
    sc_signal< sc_logic > conv_1_input_2_2_V_ce1;
    sc_signal< sc_lv<14> > conv_1_input_2_2_V_q1;
    sc_signal< sc_lv<11> > conv_1_out_0_V_address0;
    sc_signal< sc_logic > conv_1_out_0_V_ce0;
    sc_signal< sc_logic > conv_1_out_0_V_we0;
    sc_signal< sc_lv<14> > conv_1_out_0_V_d0;
    sc_signal< sc_lv<14> > conv_1_out_0_V_q0;
    sc_signal< sc_logic > conv_1_out_0_V_ce1;
    sc_signal< sc_lv<14> > conv_1_out_0_V_q1;
    sc_signal< sc_lv<11> > conv_1_out_1_V_address0;
    sc_signal< sc_logic > conv_1_out_1_V_ce0;
    sc_signal< sc_logic > conv_1_out_1_V_we0;
    sc_signal< sc_lv<14> > conv_1_out_1_V_q0;
    sc_signal< sc_logic > conv_1_out_1_V_ce1;
    sc_signal< sc_lv<14> > conv_1_out_1_V_q1;
    sc_signal< sc_lv<11> > conv_1_out_2_V_address0;
    sc_signal< sc_logic > conv_1_out_2_V_ce0;
    sc_signal< sc_logic > conv_1_out_2_V_we0;
    sc_signal< sc_lv<14> > conv_1_out_2_V_q0;
    sc_signal< sc_logic > conv_1_out_2_V_ce1;
    sc_signal< sc_lv<14> > conv_1_out_2_V_q1;
    sc_signal< sc_lv<5> > max_pool_1_out_0_0_address0;
    sc_signal< sc_logic > max_pool_1_out_0_0_ce0;
    sc_signal< sc_logic > max_pool_1_out_0_0_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_0_0_d0;
    sc_signal< sc_lv<14> > max_pool_1_out_0_0_q0;
    sc_signal< sc_lv<5> > max_pool_1_out_0_0_2_address0;
    sc_signal< sc_logic > max_pool_1_out_0_0_2_ce0;
    sc_signal< sc_logic > max_pool_1_out_0_0_2_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_0_0_2_q0;
    sc_signal< sc_lv<5> > max_pool_1_out_0_0_3_address0;
    sc_signal< sc_logic > max_pool_1_out_0_0_3_ce0;
    sc_signal< sc_logic > max_pool_1_out_0_0_3_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_0_0_3_q0;
    sc_signal< sc_lv<5> > max_pool_1_out_0_0_4_address0;
    sc_signal< sc_logic > max_pool_1_out_0_0_4_ce0;
    sc_signal< sc_logic > max_pool_1_out_0_0_4_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_0_0_4_q0;
    sc_signal< sc_lv<5> > max_pool_1_out_0_0_5_address0;
    sc_signal< sc_logic > max_pool_1_out_0_0_5_ce0;
    sc_signal< sc_logic > max_pool_1_out_0_0_5_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_0_0_5_q0;
    sc_signal< sc_lv<5> > max_pool_1_out_0_0_6_address0;
    sc_signal< sc_logic > max_pool_1_out_0_0_6_ce0;
    sc_signal< sc_logic > max_pool_1_out_0_0_6_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_0_0_6_q0;
    sc_signal< sc_lv<5> > max_pool_1_out_0_1_address0;
    sc_signal< sc_logic > max_pool_1_out_0_1_ce0;
    sc_signal< sc_logic > max_pool_1_out_0_1_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_0_1_q0;
    sc_signal< sc_lv<5> > max_pool_1_out_0_1_1_address0;
    sc_signal< sc_logic > max_pool_1_out_0_1_1_ce0;
    sc_signal< sc_logic > max_pool_1_out_0_1_1_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_0_1_1_q0;
    sc_signal< sc_lv<5> > max_pool_1_out_0_1_2_address0;
    sc_signal< sc_logic > max_pool_1_out_0_1_2_ce0;
    sc_signal< sc_logic > max_pool_1_out_0_1_2_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_0_1_2_q0;
    sc_signal< sc_lv<5> > max_pool_1_out_0_1_3_address0;
    sc_signal< sc_logic > max_pool_1_out_0_1_3_ce0;
    sc_signal< sc_logic > max_pool_1_out_0_1_3_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_0_1_3_q0;
    sc_signal< sc_lv<5> > max_pool_1_out_0_1_4_address0;
    sc_signal< sc_logic > max_pool_1_out_0_1_4_ce0;
    sc_signal< sc_logic > max_pool_1_out_0_1_4_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_0_1_4_q0;
    sc_signal< sc_lv<5> > max_pool_1_out_0_1_5_address0;
    sc_signal< sc_logic > max_pool_1_out_0_1_5_ce0;
    sc_signal< sc_logic > max_pool_1_out_0_1_5_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_0_1_5_q0;
    sc_signal< sc_lv<5> > max_pool_1_out_0_2_address0;
    sc_signal< sc_logic > max_pool_1_out_0_2_ce0;
    sc_signal< sc_logic > max_pool_1_out_0_2_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_0_2_q0;
    sc_signal< sc_lv<5> > max_pool_1_out_0_2_1_address0;
    sc_signal< sc_logic > max_pool_1_out_0_2_1_ce0;
    sc_signal< sc_logic > max_pool_1_out_0_2_1_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_0_2_1_q0;
    sc_signal< sc_lv<5> > max_pool_1_out_0_2_2_address0;
    sc_signal< sc_logic > max_pool_1_out_0_2_2_ce0;
    sc_signal< sc_logic > max_pool_1_out_0_2_2_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_0_2_2_q0;
    sc_signal< sc_lv<5> > max_pool_1_out_0_2_3_address0;
    sc_signal< sc_logic > max_pool_1_out_0_2_3_ce0;
    sc_signal< sc_logic > max_pool_1_out_0_2_3_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_0_2_3_q0;
    sc_signal< sc_lv<5> > max_pool_1_out_0_2_4_address0;
    sc_signal< sc_logic > max_pool_1_out_0_2_4_ce0;
    sc_signal< sc_logic > max_pool_1_out_0_2_4_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_0_2_4_q0;
    sc_signal< sc_lv<5> > max_pool_1_out_0_2_5_address0;
    sc_signal< sc_logic > max_pool_1_out_0_2_5_ce0;
    sc_signal< sc_logic > max_pool_1_out_0_2_5_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_0_2_5_q0;
    sc_signal< sc_lv<5> > max_pool_1_out_1_0_address0;
    sc_signal< sc_logic > max_pool_1_out_1_0_ce0;
    sc_signal< sc_logic > max_pool_1_out_1_0_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_1_0_q0;
    sc_signal< sc_lv<5> > max_pool_1_out_1_0_1_address0;
    sc_signal< sc_logic > max_pool_1_out_1_0_1_ce0;
    sc_signal< sc_logic > max_pool_1_out_1_0_1_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_1_0_1_q0;
    sc_signal< sc_lv<5> > max_pool_1_out_1_0_2_address0;
    sc_signal< sc_logic > max_pool_1_out_1_0_2_ce0;
    sc_signal< sc_logic > max_pool_1_out_1_0_2_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_1_0_2_q0;
    sc_signal< sc_lv<5> > max_pool_1_out_1_0_3_address0;
    sc_signal< sc_logic > max_pool_1_out_1_0_3_ce0;
    sc_signal< sc_logic > max_pool_1_out_1_0_3_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_1_0_3_q0;
    sc_signal< sc_lv<5> > max_pool_1_out_1_0_4_address0;
    sc_signal< sc_logic > max_pool_1_out_1_0_4_ce0;
    sc_signal< sc_logic > max_pool_1_out_1_0_4_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_1_0_4_q0;
    sc_signal< sc_lv<5> > max_pool_1_out_1_0_5_address0;
    sc_signal< sc_logic > max_pool_1_out_1_0_5_ce0;
    sc_signal< sc_logic > max_pool_1_out_1_0_5_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_1_0_5_q0;
    sc_signal< sc_lv<4> > max_pool_1_out_1_1_address0;
    sc_signal< sc_logic > max_pool_1_out_1_1_ce0;
    sc_signal< sc_logic > max_pool_1_out_1_1_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_1_1_q0;
    sc_signal< sc_lv<4> > max_pool_1_out_1_1_1_address0;
    sc_signal< sc_logic > max_pool_1_out_1_1_1_ce0;
    sc_signal< sc_logic > max_pool_1_out_1_1_1_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_1_1_1_q0;
    sc_signal< sc_lv<4> > max_pool_1_out_1_1_2_address0;
    sc_signal< sc_logic > max_pool_1_out_1_1_2_ce0;
    sc_signal< sc_logic > max_pool_1_out_1_1_2_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_1_1_2_q0;
    sc_signal< sc_lv<4> > max_pool_1_out_1_1_3_address0;
    sc_signal< sc_logic > max_pool_1_out_1_1_3_ce0;
    sc_signal< sc_logic > max_pool_1_out_1_1_3_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_1_1_3_q0;
    sc_signal< sc_lv<4> > max_pool_1_out_1_1_4_address0;
    sc_signal< sc_logic > max_pool_1_out_1_1_4_ce0;
    sc_signal< sc_logic > max_pool_1_out_1_1_4_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_1_1_4_q0;
    sc_signal< sc_lv<4> > max_pool_1_out_1_1_5_address0;
    sc_signal< sc_logic > max_pool_1_out_1_1_5_ce0;
    sc_signal< sc_logic > max_pool_1_out_1_1_5_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_1_1_5_q0;
    sc_signal< sc_lv<4> > max_pool_1_out_1_2_address0;
    sc_signal< sc_logic > max_pool_1_out_1_2_ce0;
    sc_signal< sc_logic > max_pool_1_out_1_2_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_1_2_q0;
    sc_signal< sc_lv<4> > max_pool_1_out_1_2_1_address0;
    sc_signal< sc_logic > max_pool_1_out_1_2_1_ce0;
    sc_signal< sc_logic > max_pool_1_out_1_2_1_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_1_2_1_q0;
    sc_signal< sc_lv<4> > max_pool_1_out_1_2_2_address0;
    sc_signal< sc_logic > max_pool_1_out_1_2_2_ce0;
    sc_signal< sc_logic > max_pool_1_out_1_2_2_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_1_2_2_q0;
    sc_signal< sc_lv<4> > max_pool_1_out_1_2_3_address0;
    sc_signal< sc_logic > max_pool_1_out_1_2_3_ce0;
    sc_signal< sc_logic > max_pool_1_out_1_2_3_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_1_2_3_q0;
    sc_signal< sc_lv<4> > max_pool_1_out_1_2_4_address0;
    sc_signal< sc_logic > max_pool_1_out_1_2_4_ce0;
    sc_signal< sc_logic > max_pool_1_out_1_2_4_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_1_2_4_q0;
    sc_signal< sc_lv<4> > max_pool_1_out_1_2_5_address0;
    sc_signal< sc_logic > max_pool_1_out_1_2_5_ce0;
    sc_signal< sc_logic > max_pool_1_out_1_2_5_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_1_2_5_q0;
    sc_signal< sc_lv<5> > max_pool_1_out_2_0_address0;
    sc_signal< sc_logic > max_pool_1_out_2_0_ce0;
    sc_signal< sc_logic > max_pool_1_out_2_0_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_2_0_q0;
    sc_signal< sc_lv<5> > max_pool_1_out_2_0_1_address0;
    sc_signal< sc_logic > max_pool_1_out_2_0_1_ce0;
    sc_signal< sc_logic > max_pool_1_out_2_0_1_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_2_0_1_q0;
    sc_signal< sc_lv<5> > max_pool_1_out_2_0_2_address0;
    sc_signal< sc_logic > max_pool_1_out_2_0_2_ce0;
    sc_signal< sc_logic > max_pool_1_out_2_0_2_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_2_0_2_q0;
    sc_signal< sc_lv<5> > max_pool_1_out_2_0_3_address0;
    sc_signal< sc_logic > max_pool_1_out_2_0_3_ce0;
    sc_signal< sc_logic > max_pool_1_out_2_0_3_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_2_0_3_q0;
    sc_signal< sc_lv<5> > max_pool_1_out_2_0_4_address0;
    sc_signal< sc_logic > max_pool_1_out_2_0_4_ce0;
    sc_signal< sc_logic > max_pool_1_out_2_0_4_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_2_0_4_q0;
    sc_signal< sc_lv<5> > max_pool_1_out_2_0_5_address0;
    sc_signal< sc_logic > max_pool_1_out_2_0_5_ce0;
    sc_signal< sc_logic > max_pool_1_out_2_0_5_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_2_0_5_q0;
    sc_signal< sc_lv<4> > max_pool_1_out_2_1_address0;
    sc_signal< sc_logic > max_pool_1_out_2_1_ce0;
    sc_signal< sc_logic > max_pool_1_out_2_1_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_2_1_q0;
    sc_signal< sc_lv<4> > max_pool_1_out_2_1_1_address0;
    sc_signal< sc_logic > max_pool_1_out_2_1_1_ce0;
    sc_signal< sc_logic > max_pool_1_out_2_1_1_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_2_1_1_q0;
    sc_signal< sc_lv<4> > max_pool_1_out_2_1_2_address0;
    sc_signal< sc_logic > max_pool_1_out_2_1_2_ce0;
    sc_signal< sc_logic > max_pool_1_out_2_1_2_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_2_1_2_q0;
    sc_signal< sc_lv<4> > max_pool_1_out_2_1_3_address0;
    sc_signal< sc_logic > max_pool_1_out_2_1_3_ce0;
    sc_signal< sc_logic > max_pool_1_out_2_1_3_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_2_1_3_q0;
    sc_signal< sc_lv<4> > max_pool_1_out_2_1_4_address0;
    sc_signal< sc_logic > max_pool_1_out_2_1_4_ce0;
    sc_signal< sc_logic > max_pool_1_out_2_1_4_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_2_1_4_q0;
    sc_signal< sc_lv<4> > max_pool_1_out_2_1_5_address0;
    sc_signal< sc_logic > max_pool_1_out_2_1_5_ce0;
    sc_signal< sc_logic > max_pool_1_out_2_1_5_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_2_1_5_q0;
    sc_signal< sc_lv<4> > max_pool_1_out_2_2_address0;
    sc_signal< sc_logic > max_pool_1_out_2_2_ce0;
    sc_signal< sc_logic > max_pool_1_out_2_2_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_2_2_q0;
    sc_signal< sc_lv<4> > max_pool_1_out_2_2_1_address0;
    sc_signal< sc_logic > max_pool_1_out_2_2_1_ce0;
    sc_signal< sc_logic > max_pool_1_out_2_2_1_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_2_2_1_q0;
    sc_signal< sc_lv<4> > max_pool_1_out_2_2_2_address0;
    sc_signal< sc_logic > max_pool_1_out_2_2_2_ce0;
    sc_signal< sc_logic > max_pool_1_out_2_2_2_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_2_2_2_q0;
    sc_signal< sc_lv<4> > max_pool_1_out_2_2_3_address0;
    sc_signal< sc_logic > max_pool_1_out_2_2_3_ce0;
    sc_signal< sc_logic > max_pool_1_out_2_2_3_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_2_2_3_q0;
    sc_signal< sc_lv<4> > max_pool_1_out_2_2_4_address0;
    sc_signal< sc_logic > max_pool_1_out_2_2_4_ce0;
    sc_signal< sc_logic > max_pool_1_out_2_2_4_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_2_2_4_q0;
    sc_signal< sc_lv<4> > max_pool_1_out_2_2_5_address0;
    sc_signal< sc_logic > max_pool_1_out_2_2_5_ce0;
    sc_signal< sc_logic > max_pool_1_out_2_2_5_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_2_2_5_q0;
    sc_signal< sc_lv<11> > conv_2_out_V_address0;
    sc_signal< sc_logic > conv_2_out_V_ce0;
    sc_signal< sc_logic > conv_2_out_V_we0;
    sc_signal< sc_lv<14> > conv_2_out_V_d0;
    sc_signal< sc_lv<14> > conv_2_out_V_q0;
    sc_signal< sc_logic > conv_2_out_V_ce1;
    sc_signal< sc_lv<14> > conv_2_out_V_q1;
    sc_signal< sc_lv<9> > max_pool_2_out_V_address0;
    sc_signal< sc_logic > max_pool_2_out_V_ce0;
    sc_signal< sc_logic > max_pool_2_out_V_we0;
    sc_signal< sc_lv<14> > max_pool_2_out_V_d0;
    sc_signal< sc_lv<14> > max_pool_2_out_V_q0;
    sc_signal< sc_lv<4> > flat_array_0_V_address0;
    sc_signal< sc_logic > flat_array_0_V_ce0;
    sc_signal< sc_logic > flat_array_0_V_we0;
    sc_signal< sc_lv<14> > flat_array_0_V_d0;
    sc_signal< sc_lv<14> > flat_array_0_V_q0;
    sc_signal< sc_logic > flat_array_0_V_ce1;
    sc_signal< sc_lv<14> > flat_array_0_V_q1;
    sc_signal< sc_lv<4> > flat_array_1_V_address0;
    sc_signal< sc_logic > flat_array_1_V_ce0;
    sc_signal< sc_logic > flat_array_1_V_we0;
    sc_signal< sc_lv<14> > flat_array_1_V_q0;
    sc_signal< sc_logic > flat_array_1_V_ce1;
    sc_signal< sc_lv<14> > flat_array_1_V_q1;
    sc_signal< sc_lv<4> > flat_array_2_V_address0;
    sc_signal< sc_logic > flat_array_2_V_ce0;
    sc_signal< sc_logic > flat_array_2_V_we0;
    sc_signal< sc_lv<14> > flat_array_2_V_q0;
    sc_signal< sc_logic > flat_array_2_V_ce1;
    sc_signal< sc_lv<14> > flat_array_2_V_q1;
    sc_signal< sc_lv<4> > flat_array_3_V_address0;
    sc_signal< sc_logic > flat_array_3_V_ce0;
    sc_signal< sc_logic > flat_array_3_V_we0;
    sc_signal< sc_lv<14> > flat_array_3_V_q0;
    sc_signal< sc_logic > flat_array_3_V_ce1;
    sc_signal< sc_lv<14> > flat_array_3_V_q1;
    sc_signal< sc_lv<4> > flat_array_4_V_address0;
    sc_signal< sc_logic > flat_array_4_V_ce0;
    sc_signal< sc_logic > flat_array_4_V_we0;
    sc_signal< sc_lv<14> > flat_array_4_V_q0;
    sc_signal< sc_logic > flat_array_4_V_ce1;
    sc_signal< sc_lv<14> > flat_array_4_V_q1;
    sc_signal< sc_lv<4> > flat_array_5_V_address0;
    sc_signal< sc_logic > flat_array_5_V_ce0;
    sc_signal< sc_logic > flat_array_5_V_we0;
    sc_signal< sc_lv<14> > flat_array_5_V_q0;
    sc_signal< sc_logic > flat_array_5_V_ce1;
    sc_signal< sc_lv<14> > flat_array_5_V_q1;
    sc_signal< sc_lv<4> > flat_array_6_V_address0;
    sc_signal< sc_logic > flat_array_6_V_ce0;
    sc_signal< sc_logic > flat_array_6_V_we0;
    sc_signal< sc_lv<14> > flat_array_6_V_q0;
    sc_signal< sc_logic > flat_array_6_V_ce1;
    sc_signal< sc_lv<14> > flat_array_6_V_q1;
    sc_signal< sc_lv<4> > flat_array_7_V_address0;
    sc_signal< sc_logic > flat_array_7_V_ce0;
    sc_signal< sc_logic > flat_array_7_V_we0;
    sc_signal< sc_lv<14> > flat_array_7_V_q0;
    sc_signal< sc_logic > flat_array_7_V_ce1;
    sc_signal< sc_lv<14> > flat_array_7_V_q1;
    sc_signal< sc_lv<4> > flat_array_8_V_address0;
    sc_signal< sc_logic > flat_array_8_V_ce0;
    sc_signal< sc_logic > flat_array_8_V_we0;
    sc_signal< sc_lv<14> > flat_array_8_V_q0;
    sc_signal< sc_logic > flat_array_8_V_ce1;
    sc_signal< sc_lv<14> > flat_array_8_V_q1;
    sc_signal< sc_lv<4> > flat_array_9_V_address0;
    sc_signal< sc_logic > flat_array_9_V_ce0;
    sc_signal< sc_logic > flat_array_9_V_we0;
    sc_signal< sc_lv<14> > flat_array_9_V_q0;
    sc_signal< sc_logic > flat_array_9_V_ce1;
    sc_signal< sc_lv<14> > flat_array_9_V_q1;
    sc_signal< sc_lv<4> > flat_array_10_V_address0;
    sc_signal< sc_logic > flat_array_10_V_ce0;
    sc_signal< sc_logic > flat_array_10_V_we0;
    sc_signal< sc_lv<14> > flat_array_10_V_q0;
    sc_signal< sc_logic > flat_array_10_V_ce1;
    sc_signal< sc_lv<14> > flat_array_10_V_q1;
    sc_signal< sc_lv<4> > flat_array_11_V_address0;
    sc_signal< sc_logic > flat_array_11_V_ce0;
    sc_signal< sc_logic > flat_array_11_V_we0;
    sc_signal< sc_lv<14> > flat_array_11_V_q0;
    sc_signal< sc_logic > flat_array_11_V_ce1;
    sc_signal< sc_lv<14> > flat_array_11_V_q1;
    sc_signal< sc_lv<4> > flat_array_12_V_address0;
    sc_signal< sc_logic > flat_array_12_V_ce0;
    sc_signal< sc_logic > flat_array_12_V_we0;
    sc_signal< sc_lv<14> > flat_array_12_V_q0;
    sc_signal< sc_logic > flat_array_12_V_ce1;
    sc_signal< sc_lv<14> > flat_array_12_V_q1;
    sc_signal< sc_lv<4> > flat_array_13_V_address0;
    sc_signal< sc_logic > flat_array_13_V_ce0;
    sc_signal< sc_logic > flat_array_13_V_we0;
    sc_signal< sc_lv<14> > flat_array_13_V_q0;
    sc_signal< sc_logic > flat_array_13_V_ce1;
    sc_signal< sc_lv<14> > flat_array_13_V_q1;
    sc_signal< sc_lv<4> > flat_array_14_V_address0;
    sc_signal< sc_logic > flat_array_14_V_ce0;
    sc_signal< sc_logic > flat_array_14_V_we0;
    sc_signal< sc_lv<14> > flat_array_14_V_q0;
    sc_signal< sc_logic > flat_array_14_V_ce1;
    sc_signal< sc_lv<14> > flat_array_14_V_q1;
    sc_signal< sc_lv<4> > flat_array_15_V_address0;
    sc_signal< sc_logic > flat_array_15_V_ce0;
    sc_signal< sc_logic > flat_array_15_V_we0;
    sc_signal< sc_lv<14> > flat_array_15_V_q0;
    sc_signal< sc_logic > flat_array_15_V_ce1;
    sc_signal< sc_lv<14> > flat_array_15_V_q1;
    sc_signal< sc_lv<4> > flat_array_16_V_address0;
    sc_signal< sc_logic > flat_array_16_V_ce0;
    sc_signal< sc_logic > flat_array_16_V_we0;
    sc_signal< sc_lv<14> > flat_array_16_V_q0;
    sc_signal< sc_logic > flat_array_16_V_ce1;
    sc_signal< sc_lv<14> > flat_array_16_V_q1;
    sc_signal< sc_lv<4> > flat_array_17_V_address0;
    sc_signal< sc_logic > flat_array_17_V_ce0;
    sc_signal< sc_logic > flat_array_17_V_we0;
    sc_signal< sc_lv<14> > flat_array_17_V_q0;
    sc_signal< sc_logic > flat_array_17_V_ce1;
    sc_signal< sc_lv<14> > flat_array_17_V_q1;
    sc_signal< sc_lv<4> > flat_array_18_V_address0;
    sc_signal< sc_logic > flat_array_18_V_ce0;
    sc_signal< sc_logic > flat_array_18_V_we0;
    sc_signal< sc_lv<14> > flat_array_18_V_q0;
    sc_signal< sc_logic > flat_array_18_V_ce1;
    sc_signal< sc_lv<14> > flat_array_18_V_q1;
    sc_signal< sc_lv<4> > flat_array_19_V_address0;
    sc_signal< sc_logic > flat_array_19_V_ce0;
    sc_signal< sc_logic > flat_array_19_V_we0;
    sc_signal< sc_lv<14> > flat_array_19_V_q0;
    sc_signal< sc_logic > flat_array_19_V_ce1;
    sc_signal< sc_lv<14> > flat_array_19_V_q1;
    sc_signal< sc_lv<4> > flat_array_20_V_address0;
    sc_signal< sc_logic > flat_array_20_V_ce0;
    sc_signal< sc_logic > flat_array_20_V_we0;
    sc_signal< sc_lv<14> > flat_array_20_V_q0;
    sc_signal< sc_logic > flat_array_20_V_ce1;
    sc_signal< sc_lv<14> > flat_array_20_V_q1;
    sc_signal< sc_lv<4> > flat_array_21_V_address0;
    sc_signal< sc_logic > flat_array_21_V_ce0;
    sc_signal< sc_logic > flat_array_21_V_we0;
    sc_signal< sc_lv<14> > flat_array_21_V_q0;
    sc_signal< sc_logic > flat_array_21_V_ce1;
    sc_signal< sc_lv<14> > flat_array_21_V_q1;
    sc_signal< sc_lv<4> > flat_array_22_V_address0;
    sc_signal< sc_logic > flat_array_22_V_ce0;
    sc_signal< sc_logic > flat_array_22_V_we0;
    sc_signal< sc_lv<14> > flat_array_22_V_q0;
    sc_signal< sc_logic > flat_array_22_V_ce1;
    sc_signal< sc_lv<14> > flat_array_22_V_q1;
    sc_signal< sc_lv<4> > flat_array_23_V_address0;
    sc_signal< sc_logic > flat_array_23_V_ce0;
    sc_signal< sc_logic > flat_array_23_V_we0;
    sc_signal< sc_lv<14> > flat_array_23_V_q0;
    sc_signal< sc_logic > flat_array_23_V_ce1;
    sc_signal< sc_lv<14> > flat_array_23_V_q1;
    sc_signal< sc_lv<4> > flat_array_24_V_address0;
    sc_signal< sc_logic > flat_array_24_V_ce0;
    sc_signal< sc_logic > flat_array_24_V_we0;
    sc_signal< sc_lv<14> > flat_array_24_V_q0;
    sc_signal< sc_logic > flat_array_24_V_ce1;
    sc_signal< sc_lv<14> > flat_array_24_V_q1;
    sc_signal< sc_lv<6> > dense_1_out_V_address0;
    sc_signal< sc_logic > dense_1_out_V_ce0;
    sc_signal< sc_logic > dense_1_out_V_we0;
    sc_signal< sc_lv<13> > dense_1_out_V_d0;
    sc_signal< sc_lv<13> > dense_1_out_V_q0;
    sc_signal< sc_lv<5> > dense_2_out_V_address0;
    sc_signal< sc_logic > dense_2_out_V_ce0;
    sc_signal< sc_logic > dense_2_out_V_we0;
    sc_signal< sc_lv<13> > dense_2_out_V_d0;
    sc_signal< sc_lv<13> > dense_2_out_V_q0;
    sc_signal< sc_lv<4> > prediction_V_address0;
    sc_signal< sc_logic > prediction_V_ce0;
    sc_signal< sc_logic > prediction_V_we0;
    sc_signal< sc_lv<14> > prediction_V_d0;
    sc_signal< sc_lv<14> > prediction_V_q0;
    sc_signal< sc_logic > grp_conv_2_fu_1248_ap_start;
    sc_signal< sc_logic > grp_conv_2_fu_1248_ap_done;
    sc_signal< sc_logic > grp_conv_2_fu_1248_ap_idle;
    sc_signal< sc_logic > grp_conv_2_fu_1248_ap_ready;
    sc_signal< sc_lv<5> > grp_conv_2_fu_1248_input_0_0_0_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1248_input_0_0_0_V_ce0;
    sc_signal< sc_lv<5> > grp_conv_2_fu_1248_input_0_0_1_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1248_input_0_0_1_V_ce0;
    sc_signal< sc_lv<5> > grp_conv_2_fu_1248_input_0_0_2_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1248_input_0_0_2_V_ce0;
    sc_signal< sc_lv<5> > grp_conv_2_fu_1248_input_0_0_3_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1248_input_0_0_3_V_ce0;
    sc_signal< sc_lv<5> > grp_conv_2_fu_1248_input_0_0_4_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1248_input_0_0_4_V_ce0;
    sc_signal< sc_lv<5> > grp_conv_2_fu_1248_input_0_0_5_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1248_input_0_0_5_V_ce0;
    sc_signal< sc_lv<5> > grp_conv_2_fu_1248_input_0_1_0_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1248_input_0_1_0_V_ce0;
    sc_signal< sc_lv<5> > grp_conv_2_fu_1248_input_0_1_1_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1248_input_0_1_1_V_ce0;
    sc_signal< sc_lv<5> > grp_conv_2_fu_1248_input_0_1_2_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1248_input_0_1_2_V_ce0;
    sc_signal< sc_lv<5> > grp_conv_2_fu_1248_input_0_1_3_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1248_input_0_1_3_V_ce0;
    sc_signal< sc_lv<5> > grp_conv_2_fu_1248_input_0_1_4_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1248_input_0_1_4_V_ce0;
    sc_signal< sc_lv<5> > grp_conv_2_fu_1248_input_0_1_5_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1248_input_0_1_5_V_ce0;
    sc_signal< sc_lv<5> > grp_conv_2_fu_1248_input_0_2_0_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1248_input_0_2_0_V_ce0;
    sc_signal< sc_lv<5> > grp_conv_2_fu_1248_input_0_2_1_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1248_input_0_2_1_V_ce0;
    sc_signal< sc_lv<5> > grp_conv_2_fu_1248_input_0_2_2_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1248_input_0_2_2_V_ce0;
    sc_signal< sc_lv<5> > grp_conv_2_fu_1248_input_0_2_3_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1248_input_0_2_3_V_ce0;
    sc_signal< sc_lv<5> > grp_conv_2_fu_1248_input_0_2_4_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1248_input_0_2_4_V_ce0;
    sc_signal< sc_lv<5> > grp_conv_2_fu_1248_input_0_2_5_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1248_input_0_2_5_V_ce0;
    sc_signal< sc_lv<5> > grp_conv_2_fu_1248_input_1_0_0_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1248_input_1_0_0_V_ce0;
    sc_signal< sc_lv<5> > grp_conv_2_fu_1248_input_1_0_1_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1248_input_1_0_1_V_ce0;
    sc_signal< sc_lv<5> > grp_conv_2_fu_1248_input_1_0_2_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1248_input_1_0_2_V_ce0;
    sc_signal< sc_lv<5> > grp_conv_2_fu_1248_input_1_0_3_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1248_input_1_0_3_V_ce0;
    sc_signal< sc_lv<5> > grp_conv_2_fu_1248_input_1_0_4_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1248_input_1_0_4_V_ce0;
    sc_signal< sc_lv<5> > grp_conv_2_fu_1248_input_1_0_5_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1248_input_1_0_5_V_ce0;
    sc_signal< sc_lv<4> > grp_conv_2_fu_1248_input_1_1_0_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1248_input_1_1_0_V_ce0;
    sc_signal< sc_lv<4> > grp_conv_2_fu_1248_input_1_1_1_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1248_input_1_1_1_V_ce0;
    sc_signal< sc_lv<4> > grp_conv_2_fu_1248_input_1_1_2_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1248_input_1_1_2_V_ce0;
    sc_signal< sc_lv<4> > grp_conv_2_fu_1248_input_1_1_3_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1248_input_1_1_3_V_ce0;
    sc_signal< sc_lv<4> > grp_conv_2_fu_1248_input_1_1_4_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1248_input_1_1_4_V_ce0;
    sc_signal< sc_lv<4> > grp_conv_2_fu_1248_input_1_1_5_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1248_input_1_1_5_V_ce0;
    sc_signal< sc_lv<4> > grp_conv_2_fu_1248_input_1_2_0_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1248_input_1_2_0_V_ce0;
    sc_signal< sc_lv<4> > grp_conv_2_fu_1248_input_1_2_1_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1248_input_1_2_1_V_ce0;
    sc_signal< sc_lv<4> > grp_conv_2_fu_1248_input_1_2_2_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1248_input_1_2_2_V_ce0;
    sc_signal< sc_lv<4> > grp_conv_2_fu_1248_input_1_2_3_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1248_input_1_2_3_V_ce0;
    sc_signal< sc_lv<4> > grp_conv_2_fu_1248_input_1_2_4_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1248_input_1_2_4_V_ce0;
    sc_signal< sc_lv<4> > grp_conv_2_fu_1248_input_1_2_5_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1248_input_1_2_5_V_ce0;
    sc_signal< sc_lv<5> > grp_conv_2_fu_1248_input_2_0_0_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1248_input_2_0_0_V_ce0;
    sc_signal< sc_lv<5> > grp_conv_2_fu_1248_input_2_0_1_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1248_input_2_0_1_V_ce0;
    sc_signal< sc_lv<5> > grp_conv_2_fu_1248_input_2_0_2_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1248_input_2_0_2_V_ce0;
    sc_signal< sc_lv<5> > grp_conv_2_fu_1248_input_2_0_3_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1248_input_2_0_3_V_ce0;
    sc_signal< sc_lv<5> > grp_conv_2_fu_1248_input_2_0_4_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1248_input_2_0_4_V_ce0;
    sc_signal< sc_lv<5> > grp_conv_2_fu_1248_input_2_0_5_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1248_input_2_0_5_V_ce0;
    sc_signal< sc_lv<4> > grp_conv_2_fu_1248_input_2_1_0_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1248_input_2_1_0_V_ce0;
    sc_signal< sc_lv<4> > grp_conv_2_fu_1248_input_2_1_1_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1248_input_2_1_1_V_ce0;
    sc_signal< sc_lv<4> > grp_conv_2_fu_1248_input_2_1_2_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1248_input_2_1_2_V_ce0;
    sc_signal< sc_lv<4> > grp_conv_2_fu_1248_input_2_1_3_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1248_input_2_1_3_V_ce0;
    sc_signal< sc_lv<4> > grp_conv_2_fu_1248_input_2_1_4_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1248_input_2_1_4_V_ce0;
    sc_signal< sc_lv<4> > grp_conv_2_fu_1248_input_2_1_5_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1248_input_2_1_5_V_ce0;
    sc_signal< sc_lv<4> > grp_conv_2_fu_1248_input_2_2_0_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1248_input_2_2_0_V_ce0;
    sc_signal< sc_lv<4> > grp_conv_2_fu_1248_input_2_2_1_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1248_input_2_2_1_V_ce0;
    sc_signal< sc_lv<4> > grp_conv_2_fu_1248_input_2_2_2_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1248_input_2_2_2_V_ce0;
    sc_signal< sc_lv<4> > grp_conv_2_fu_1248_input_2_2_3_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1248_input_2_2_3_V_ce0;
    sc_signal< sc_lv<4> > grp_conv_2_fu_1248_input_2_2_4_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1248_input_2_2_4_V_ce0;
    sc_signal< sc_lv<4> > grp_conv_2_fu_1248_input_2_2_5_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1248_input_2_2_5_V_ce0;
    sc_signal< sc_lv<11> > grp_conv_2_fu_1248_conv_out_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1248_conv_out_V_ce0;
    sc_signal< sc_logic > grp_conv_2_fu_1248_conv_out_V_we0;
    sc_signal< sc_lv<14> > grp_conv_2_fu_1248_conv_out_V_d0;
    sc_signal< sc_logic > grp_conv_1_fu_1417_ap_start;
    sc_signal< sc_logic > grp_conv_1_fu_1417_ap_done;
    sc_signal< sc_logic > grp_conv_1_fu_1417_ap_idle;
    sc_signal< sc_logic > grp_conv_1_fu_1417_ap_ready;
    sc_signal< sc_lv<7> > grp_conv_1_fu_1417_input_0_0_V_address0;
    sc_signal< sc_logic > grp_conv_1_fu_1417_input_0_0_V_ce0;
    sc_signal< sc_lv<7> > grp_conv_1_fu_1417_input_0_0_V_address1;
    sc_signal< sc_logic > grp_conv_1_fu_1417_input_0_0_V_ce1;
    sc_signal< sc_lv<7> > grp_conv_1_fu_1417_input_0_1_V_address0;
    sc_signal< sc_logic > grp_conv_1_fu_1417_input_0_1_V_ce0;
    sc_signal< sc_lv<7> > grp_conv_1_fu_1417_input_0_1_V_address1;
    sc_signal< sc_logic > grp_conv_1_fu_1417_input_0_1_V_ce1;
    sc_signal< sc_lv<7> > grp_conv_1_fu_1417_input_0_2_V_address0;
    sc_signal< sc_logic > grp_conv_1_fu_1417_input_0_2_V_ce0;
    sc_signal< sc_lv<7> > grp_conv_1_fu_1417_input_0_2_V_address1;
    sc_signal< sc_logic > grp_conv_1_fu_1417_input_0_2_V_ce1;
    sc_signal< sc_lv<7> > grp_conv_1_fu_1417_input_1_0_V_address0;
    sc_signal< sc_logic > grp_conv_1_fu_1417_input_1_0_V_ce0;
    sc_signal< sc_lv<7> > grp_conv_1_fu_1417_input_1_0_V_address1;
    sc_signal< sc_logic > grp_conv_1_fu_1417_input_1_0_V_ce1;
    sc_signal< sc_lv<7> > grp_conv_1_fu_1417_input_1_1_V_address0;
    sc_signal< sc_logic > grp_conv_1_fu_1417_input_1_1_V_ce0;
    sc_signal< sc_lv<7> > grp_conv_1_fu_1417_input_1_1_V_address1;
    sc_signal< sc_logic > grp_conv_1_fu_1417_input_1_1_V_ce1;
    sc_signal< sc_lv<7> > grp_conv_1_fu_1417_input_1_2_V_address0;
    sc_signal< sc_logic > grp_conv_1_fu_1417_input_1_2_V_ce0;
    sc_signal< sc_lv<7> > grp_conv_1_fu_1417_input_1_2_V_address1;
    sc_signal< sc_logic > grp_conv_1_fu_1417_input_1_2_V_ce1;
    sc_signal< sc_lv<7> > grp_conv_1_fu_1417_input_2_0_V_address0;
    sc_signal< sc_logic > grp_conv_1_fu_1417_input_2_0_V_ce0;
    sc_signal< sc_lv<7> > grp_conv_1_fu_1417_input_2_0_V_address1;
    sc_signal< sc_logic > grp_conv_1_fu_1417_input_2_0_V_ce1;
    sc_signal< sc_lv<7> > grp_conv_1_fu_1417_input_2_1_V_address0;
    sc_signal< sc_logic > grp_conv_1_fu_1417_input_2_1_V_ce0;
    sc_signal< sc_lv<7> > grp_conv_1_fu_1417_input_2_1_V_address1;
    sc_signal< sc_logic > grp_conv_1_fu_1417_input_2_1_V_ce1;
    sc_signal< sc_lv<7> > grp_conv_1_fu_1417_input_2_2_V_address0;
    sc_signal< sc_logic > grp_conv_1_fu_1417_input_2_2_V_ce0;
    sc_signal< sc_lv<7> > grp_conv_1_fu_1417_input_2_2_V_address1;
    sc_signal< sc_logic > grp_conv_1_fu_1417_input_2_2_V_ce1;
    sc_signal< sc_lv<11> > grp_conv_1_fu_1417_conv_out_0_V_address0;
    sc_signal< sc_logic > grp_conv_1_fu_1417_conv_out_0_V_ce0;
    sc_signal< sc_logic > grp_conv_1_fu_1417_conv_out_0_V_we0;
    sc_signal< sc_lv<14> > grp_conv_1_fu_1417_conv_out_0_V_d0;
    sc_signal< sc_lv<11> > grp_conv_1_fu_1417_conv_out_1_V_address0;
    sc_signal< sc_logic > grp_conv_1_fu_1417_conv_out_1_V_ce0;
    sc_signal< sc_logic > grp_conv_1_fu_1417_conv_out_1_V_we0;
    sc_signal< sc_lv<14> > grp_conv_1_fu_1417_conv_out_1_V_d0;
    sc_signal< sc_lv<11> > grp_conv_1_fu_1417_conv_out_2_V_address0;
    sc_signal< sc_logic > grp_conv_1_fu_1417_conv_out_2_V_ce0;
    sc_signal< sc_logic > grp_conv_1_fu_1417_conv_out_2_V_we0;
    sc_signal< sc_lv<14> > grp_conv_1_fu_1417_conv_out_2_V_d0;
    sc_signal< sc_logic > grp_dense_1_fu_1437_ap_start;
    sc_signal< sc_logic > grp_dense_1_fu_1437_ap_idle;
    sc_signal< sc_lv<4> > grp_dense_1_fu_1437_flat_array_0_V_address0;
    sc_signal< sc_logic > grp_dense_1_fu_1437_flat_array_0_V_ce0;
    sc_signal< sc_lv<4> > grp_dense_1_fu_1437_flat_array_0_V_address1;
    sc_signal< sc_logic > grp_dense_1_fu_1437_flat_array_0_V_ce1;
    sc_signal< sc_lv<4> > grp_dense_1_fu_1437_flat_array_1_V_address0;
    sc_signal< sc_logic > grp_dense_1_fu_1437_flat_array_1_V_ce0;
    sc_signal< sc_lv<4> > grp_dense_1_fu_1437_flat_array_1_V_address1;
    sc_signal< sc_logic > grp_dense_1_fu_1437_flat_array_1_V_ce1;
    sc_signal< sc_lv<4> > grp_dense_1_fu_1437_flat_array_2_V_address0;
    sc_signal< sc_logic > grp_dense_1_fu_1437_flat_array_2_V_ce0;
    sc_signal< sc_lv<4> > grp_dense_1_fu_1437_flat_array_2_V_address1;
    sc_signal< sc_logic > grp_dense_1_fu_1437_flat_array_2_V_ce1;
    sc_signal< sc_lv<4> > grp_dense_1_fu_1437_flat_array_3_V_address0;
    sc_signal< sc_logic > grp_dense_1_fu_1437_flat_array_3_V_ce0;
    sc_signal< sc_lv<4> > grp_dense_1_fu_1437_flat_array_3_V_address1;
    sc_signal< sc_logic > grp_dense_1_fu_1437_flat_array_3_V_ce1;
    sc_signal< sc_lv<4> > grp_dense_1_fu_1437_flat_array_4_V_address0;
    sc_signal< sc_logic > grp_dense_1_fu_1437_flat_array_4_V_ce0;
    sc_signal< sc_lv<4> > grp_dense_1_fu_1437_flat_array_4_V_address1;
    sc_signal< sc_logic > grp_dense_1_fu_1437_flat_array_4_V_ce1;
    sc_signal< sc_lv<4> > grp_dense_1_fu_1437_flat_array_5_V_address0;
    sc_signal< sc_logic > grp_dense_1_fu_1437_flat_array_5_V_ce0;
    sc_signal< sc_lv<4> > grp_dense_1_fu_1437_flat_array_5_V_address1;
    sc_signal< sc_logic > grp_dense_1_fu_1437_flat_array_5_V_ce1;
    sc_signal< sc_lv<4> > grp_dense_1_fu_1437_flat_array_6_V_address0;
    sc_signal< sc_logic > grp_dense_1_fu_1437_flat_array_6_V_ce0;
    sc_signal< sc_lv<4> > grp_dense_1_fu_1437_flat_array_6_V_address1;
    sc_signal< sc_logic > grp_dense_1_fu_1437_flat_array_6_V_ce1;
    sc_signal< sc_lv<4> > grp_dense_1_fu_1437_flat_array_7_V_address0;
    sc_signal< sc_logic > grp_dense_1_fu_1437_flat_array_7_V_ce0;
    sc_signal< sc_lv<4> > grp_dense_1_fu_1437_flat_array_7_V_address1;
    sc_signal< sc_logic > grp_dense_1_fu_1437_flat_array_7_V_ce1;
    sc_signal< sc_lv<4> > grp_dense_1_fu_1437_flat_array_8_V_address0;
    sc_signal< sc_logic > grp_dense_1_fu_1437_flat_array_8_V_ce0;
    sc_signal< sc_lv<4> > grp_dense_1_fu_1437_flat_array_8_V_address1;
    sc_signal< sc_logic > grp_dense_1_fu_1437_flat_array_8_V_ce1;
    sc_signal< sc_lv<4> > grp_dense_1_fu_1437_flat_array_9_V_address0;
    sc_signal< sc_logic > grp_dense_1_fu_1437_flat_array_9_V_ce0;
    sc_signal< sc_lv<4> > grp_dense_1_fu_1437_flat_array_9_V_address1;
    sc_signal< sc_logic > grp_dense_1_fu_1437_flat_array_9_V_ce1;
    sc_signal< sc_lv<4> > grp_dense_1_fu_1437_flat_array_10_V_address0;
    sc_signal< sc_logic > grp_dense_1_fu_1437_flat_array_10_V_ce0;
    sc_signal< sc_lv<4> > grp_dense_1_fu_1437_flat_array_10_V_address1;
    sc_signal< sc_logic > grp_dense_1_fu_1437_flat_array_10_V_ce1;
    sc_signal< sc_lv<4> > grp_dense_1_fu_1437_flat_array_11_V_address0;
    sc_signal< sc_logic > grp_dense_1_fu_1437_flat_array_11_V_ce0;
    sc_signal< sc_lv<4> > grp_dense_1_fu_1437_flat_array_11_V_address1;
    sc_signal< sc_logic > grp_dense_1_fu_1437_flat_array_11_V_ce1;
    sc_signal< sc_lv<4> > grp_dense_1_fu_1437_flat_array_12_V_address0;
    sc_signal< sc_logic > grp_dense_1_fu_1437_flat_array_12_V_ce0;
    sc_signal< sc_lv<4> > grp_dense_1_fu_1437_flat_array_12_V_address1;
    sc_signal< sc_logic > grp_dense_1_fu_1437_flat_array_12_V_ce1;
    sc_signal< sc_lv<4> > grp_dense_1_fu_1437_flat_array_13_V_address0;
    sc_signal< sc_logic > grp_dense_1_fu_1437_flat_array_13_V_ce0;
    sc_signal< sc_lv<4> > grp_dense_1_fu_1437_flat_array_13_V_address1;
    sc_signal< sc_logic > grp_dense_1_fu_1437_flat_array_13_V_ce1;
    sc_signal< sc_lv<4> > grp_dense_1_fu_1437_flat_array_14_V_address0;
    sc_signal< sc_logic > grp_dense_1_fu_1437_flat_array_14_V_ce0;
    sc_signal< sc_lv<4> > grp_dense_1_fu_1437_flat_array_14_V_address1;
    sc_signal< sc_logic > grp_dense_1_fu_1437_flat_array_14_V_ce1;
    sc_signal< sc_lv<4> > grp_dense_1_fu_1437_flat_array_15_V_address0;
    sc_signal< sc_logic > grp_dense_1_fu_1437_flat_array_15_V_ce0;
    sc_signal< sc_lv<4> > grp_dense_1_fu_1437_flat_array_15_V_address1;
    sc_signal< sc_logic > grp_dense_1_fu_1437_flat_array_15_V_ce1;
    sc_signal< sc_lv<4> > grp_dense_1_fu_1437_flat_array_16_V_address0;
    sc_signal< sc_logic > grp_dense_1_fu_1437_flat_array_16_V_ce0;
    sc_signal< sc_lv<4> > grp_dense_1_fu_1437_flat_array_16_V_address1;
    sc_signal< sc_logic > grp_dense_1_fu_1437_flat_array_16_V_ce1;
    sc_signal< sc_lv<4> > grp_dense_1_fu_1437_flat_array_17_V_address0;
    sc_signal< sc_logic > grp_dense_1_fu_1437_flat_array_17_V_ce0;
    sc_signal< sc_lv<4> > grp_dense_1_fu_1437_flat_array_17_V_address1;
    sc_signal< sc_logic > grp_dense_1_fu_1437_flat_array_17_V_ce1;
    sc_signal< sc_lv<4> > grp_dense_1_fu_1437_flat_array_18_V_address0;
    sc_signal< sc_logic > grp_dense_1_fu_1437_flat_array_18_V_ce0;
    sc_signal< sc_lv<4> > grp_dense_1_fu_1437_flat_array_18_V_address1;
    sc_signal< sc_logic > grp_dense_1_fu_1437_flat_array_18_V_ce1;
    sc_signal< sc_lv<4> > grp_dense_1_fu_1437_flat_array_19_V_address0;
    sc_signal< sc_logic > grp_dense_1_fu_1437_flat_array_19_V_ce0;
    sc_signal< sc_lv<4> > grp_dense_1_fu_1437_flat_array_19_V_address1;
    sc_signal< sc_logic > grp_dense_1_fu_1437_flat_array_19_V_ce1;
    sc_signal< sc_lv<4> > grp_dense_1_fu_1437_flat_array_20_V_address0;
    sc_signal< sc_logic > grp_dense_1_fu_1437_flat_array_20_V_ce0;
    sc_signal< sc_lv<4> > grp_dense_1_fu_1437_flat_array_20_V_address1;
    sc_signal< sc_logic > grp_dense_1_fu_1437_flat_array_20_V_ce1;
    sc_signal< sc_lv<4> > grp_dense_1_fu_1437_flat_array_21_V_address0;
    sc_signal< sc_logic > grp_dense_1_fu_1437_flat_array_21_V_ce0;
    sc_signal< sc_lv<4> > grp_dense_1_fu_1437_flat_array_21_V_address1;
    sc_signal< sc_logic > grp_dense_1_fu_1437_flat_array_21_V_ce1;
    sc_signal< sc_lv<4> > grp_dense_1_fu_1437_flat_array_22_V_address0;
    sc_signal< sc_logic > grp_dense_1_fu_1437_flat_array_22_V_ce0;
    sc_signal< sc_lv<4> > grp_dense_1_fu_1437_flat_array_22_V_address1;
    sc_signal< sc_logic > grp_dense_1_fu_1437_flat_array_22_V_ce1;
    sc_signal< sc_lv<4> > grp_dense_1_fu_1437_flat_array_23_V_address0;
    sc_signal< sc_logic > grp_dense_1_fu_1437_flat_array_23_V_ce0;
    sc_signal< sc_lv<4> > grp_dense_1_fu_1437_flat_array_23_V_address1;
    sc_signal< sc_logic > grp_dense_1_fu_1437_flat_array_23_V_ce1;
    sc_signal< sc_lv<4> > grp_dense_1_fu_1437_flat_array_24_V_address0;
    sc_signal< sc_logic > grp_dense_1_fu_1437_flat_array_24_V_ce0;
    sc_signal< sc_lv<4> > grp_dense_1_fu_1437_flat_array_24_V_address1;
    sc_signal< sc_logic > grp_dense_1_fu_1437_flat_array_24_V_ce1;
    sc_signal< sc_lv<6> > grp_dense_1_fu_1437_dense_1_out_V_address0;
    sc_signal< sc_logic > grp_dense_1_fu_1437_dense_1_out_V_ce0;
    sc_signal< sc_logic > grp_dense_1_fu_1437_dense_1_out_V_we0;
    sc_signal< sc_lv<13> > grp_dense_1_fu_1437_dense_1_out_V_d0;
    sc_signal< sc_logic > grp_soft_max_fu_1471_ap_start;
    sc_signal< sc_logic > grp_soft_max_fu_1471_ap_done;
    sc_signal< sc_logic > grp_soft_max_fu_1471_ap_idle;
    sc_signal< sc_logic > grp_soft_max_fu_1471_ap_ready;
    sc_signal< sc_lv<4> > grp_soft_max_fu_1471_dense_array_V_address0;
    sc_signal< sc_logic > grp_soft_max_fu_1471_dense_array_V_ce0;
    sc_signal< sc_lv<4> > grp_soft_max_fu_1471_dense_array_V_address1;
    sc_signal< sc_logic > grp_soft_max_fu_1471_dense_array_V_ce1;
    sc_signal< sc_logic > grp_soft_max_fu_1471_dense_array_V_we1;
    sc_signal< sc_lv<14> > grp_soft_max_fu_1471_dense_array_V_d1;
    sc_signal< sc_lv<4> > grp_soft_max_fu_1471_prediction_V_address0;
    sc_signal< sc_logic > grp_soft_max_fu_1471_prediction_V_ce0;
    sc_signal< sc_logic > grp_soft_max_fu_1471_prediction_V_we0;
    sc_signal< sc_lv<14> > grp_soft_max_fu_1471_prediction_V_d0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_ap_start;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_ap_done;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_ap_idle;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_ap_ready;
    sc_signal< sc_lv<11> > grp_max_pool_1_fu_1483_conv_out_0_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_conv_out_0_V_ce0;
    sc_signal< sc_lv<11> > grp_max_pool_1_fu_1483_conv_out_0_V_address1;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_conv_out_0_V_ce1;
    sc_signal< sc_lv<11> > grp_max_pool_1_fu_1483_conv_out_1_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_conv_out_1_V_ce0;
    sc_signal< sc_lv<11> > grp_max_pool_1_fu_1483_conv_out_1_V_address1;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_conv_out_1_V_ce1;
    sc_signal< sc_lv<11> > grp_max_pool_1_fu_1483_conv_out_2_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_conv_out_2_V_ce0;
    sc_signal< sc_lv<11> > grp_max_pool_1_fu_1483_conv_out_2_V_address1;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_conv_out_2_V_ce1;
    sc_signal< sc_lv<5> > grp_max_pool_1_fu_1483_max_pool_out_0_0_0_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_0_0_0_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_0_0_0_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1483_max_pool_out_0_0_0_V_d0;
    sc_signal< sc_lv<5> > grp_max_pool_1_fu_1483_max_pool_out_0_0_1_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_0_0_1_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_0_0_1_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1483_max_pool_out_0_0_1_V_d0;
    sc_signal< sc_lv<5> > grp_max_pool_1_fu_1483_max_pool_out_0_0_2_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_0_0_2_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_0_0_2_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1483_max_pool_out_0_0_2_V_d0;
    sc_signal< sc_lv<5> > grp_max_pool_1_fu_1483_max_pool_out_0_0_3_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_0_0_3_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_0_0_3_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1483_max_pool_out_0_0_3_V_d0;
    sc_signal< sc_lv<5> > grp_max_pool_1_fu_1483_max_pool_out_0_0_4_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_0_0_4_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_0_0_4_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1483_max_pool_out_0_0_4_V_d0;
    sc_signal< sc_lv<5> > grp_max_pool_1_fu_1483_max_pool_out_0_0_5_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_0_0_5_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_0_0_5_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1483_max_pool_out_0_0_5_V_d0;
    sc_signal< sc_lv<5> > grp_max_pool_1_fu_1483_max_pool_out_0_1_0_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_0_1_0_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_0_1_0_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1483_max_pool_out_0_1_0_V_d0;
    sc_signal< sc_lv<5> > grp_max_pool_1_fu_1483_max_pool_out_0_1_1_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_0_1_1_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_0_1_1_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1483_max_pool_out_0_1_1_V_d0;
    sc_signal< sc_lv<5> > grp_max_pool_1_fu_1483_max_pool_out_0_1_2_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_0_1_2_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_0_1_2_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1483_max_pool_out_0_1_2_V_d0;
    sc_signal< sc_lv<5> > grp_max_pool_1_fu_1483_max_pool_out_0_1_3_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_0_1_3_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_0_1_3_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1483_max_pool_out_0_1_3_V_d0;
    sc_signal< sc_lv<5> > grp_max_pool_1_fu_1483_max_pool_out_0_1_4_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_0_1_4_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_0_1_4_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1483_max_pool_out_0_1_4_V_d0;
    sc_signal< sc_lv<5> > grp_max_pool_1_fu_1483_max_pool_out_0_1_5_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_0_1_5_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_0_1_5_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1483_max_pool_out_0_1_5_V_d0;
    sc_signal< sc_lv<5> > grp_max_pool_1_fu_1483_max_pool_out_0_2_0_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_0_2_0_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_0_2_0_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1483_max_pool_out_0_2_0_V_d0;
    sc_signal< sc_lv<5> > grp_max_pool_1_fu_1483_max_pool_out_0_2_1_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_0_2_1_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_0_2_1_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1483_max_pool_out_0_2_1_V_d0;
    sc_signal< sc_lv<5> > grp_max_pool_1_fu_1483_max_pool_out_0_2_2_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_0_2_2_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_0_2_2_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1483_max_pool_out_0_2_2_V_d0;
    sc_signal< sc_lv<5> > grp_max_pool_1_fu_1483_max_pool_out_0_2_3_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_0_2_3_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_0_2_3_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1483_max_pool_out_0_2_3_V_d0;
    sc_signal< sc_lv<5> > grp_max_pool_1_fu_1483_max_pool_out_0_2_4_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_0_2_4_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_0_2_4_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1483_max_pool_out_0_2_4_V_d0;
    sc_signal< sc_lv<5> > grp_max_pool_1_fu_1483_max_pool_out_0_2_5_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_0_2_5_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_0_2_5_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1483_max_pool_out_0_2_5_V_d0;
    sc_signal< sc_lv<5> > grp_max_pool_1_fu_1483_max_pool_out_1_0_0_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_1_0_0_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_1_0_0_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1483_max_pool_out_1_0_0_V_d0;
    sc_signal< sc_lv<5> > grp_max_pool_1_fu_1483_max_pool_out_1_0_1_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_1_0_1_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_1_0_1_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1483_max_pool_out_1_0_1_V_d0;
    sc_signal< sc_lv<5> > grp_max_pool_1_fu_1483_max_pool_out_1_0_2_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_1_0_2_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_1_0_2_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1483_max_pool_out_1_0_2_V_d0;
    sc_signal< sc_lv<5> > grp_max_pool_1_fu_1483_max_pool_out_1_0_3_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_1_0_3_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_1_0_3_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1483_max_pool_out_1_0_3_V_d0;
    sc_signal< sc_lv<5> > grp_max_pool_1_fu_1483_max_pool_out_1_0_4_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_1_0_4_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_1_0_4_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1483_max_pool_out_1_0_4_V_d0;
    sc_signal< sc_lv<5> > grp_max_pool_1_fu_1483_max_pool_out_1_0_5_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_1_0_5_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_1_0_5_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1483_max_pool_out_1_0_5_V_d0;
    sc_signal< sc_lv<4> > grp_max_pool_1_fu_1483_max_pool_out_1_1_0_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_1_1_0_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_1_1_0_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1483_max_pool_out_1_1_0_V_d0;
    sc_signal< sc_lv<4> > grp_max_pool_1_fu_1483_max_pool_out_1_1_1_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_1_1_1_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_1_1_1_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1483_max_pool_out_1_1_1_V_d0;
    sc_signal< sc_lv<4> > grp_max_pool_1_fu_1483_max_pool_out_1_1_2_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_1_1_2_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_1_1_2_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1483_max_pool_out_1_1_2_V_d0;
    sc_signal< sc_lv<4> > grp_max_pool_1_fu_1483_max_pool_out_1_1_3_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_1_1_3_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_1_1_3_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1483_max_pool_out_1_1_3_V_d0;
    sc_signal< sc_lv<4> > grp_max_pool_1_fu_1483_max_pool_out_1_1_4_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_1_1_4_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_1_1_4_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1483_max_pool_out_1_1_4_V_d0;
    sc_signal< sc_lv<4> > grp_max_pool_1_fu_1483_max_pool_out_1_1_5_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_1_1_5_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_1_1_5_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1483_max_pool_out_1_1_5_V_d0;
    sc_signal< sc_lv<4> > grp_max_pool_1_fu_1483_max_pool_out_1_2_0_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_1_2_0_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_1_2_0_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1483_max_pool_out_1_2_0_V_d0;
    sc_signal< sc_lv<4> > grp_max_pool_1_fu_1483_max_pool_out_1_2_1_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_1_2_1_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_1_2_1_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1483_max_pool_out_1_2_1_V_d0;
    sc_signal< sc_lv<4> > grp_max_pool_1_fu_1483_max_pool_out_1_2_2_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_1_2_2_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_1_2_2_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1483_max_pool_out_1_2_2_V_d0;
    sc_signal< sc_lv<4> > grp_max_pool_1_fu_1483_max_pool_out_1_2_3_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_1_2_3_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_1_2_3_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1483_max_pool_out_1_2_3_V_d0;
    sc_signal< sc_lv<4> > grp_max_pool_1_fu_1483_max_pool_out_1_2_4_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_1_2_4_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_1_2_4_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1483_max_pool_out_1_2_4_V_d0;
    sc_signal< sc_lv<4> > grp_max_pool_1_fu_1483_max_pool_out_1_2_5_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_1_2_5_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_1_2_5_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1483_max_pool_out_1_2_5_V_d0;
    sc_signal< sc_lv<5> > grp_max_pool_1_fu_1483_max_pool_out_2_0_0_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_2_0_0_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_2_0_0_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1483_max_pool_out_2_0_0_V_d0;
    sc_signal< sc_lv<5> > grp_max_pool_1_fu_1483_max_pool_out_2_0_1_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_2_0_1_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_2_0_1_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1483_max_pool_out_2_0_1_V_d0;
    sc_signal< sc_lv<5> > grp_max_pool_1_fu_1483_max_pool_out_2_0_2_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_2_0_2_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_2_0_2_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1483_max_pool_out_2_0_2_V_d0;
    sc_signal< sc_lv<5> > grp_max_pool_1_fu_1483_max_pool_out_2_0_3_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_2_0_3_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_2_0_3_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1483_max_pool_out_2_0_3_V_d0;
    sc_signal< sc_lv<5> > grp_max_pool_1_fu_1483_max_pool_out_2_0_4_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_2_0_4_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_2_0_4_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1483_max_pool_out_2_0_4_V_d0;
    sc_signal< sc_lv<5> > grp_max_pool_1_fu_1483_max_pool_out_2_0_5_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_2_0_5_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_2_0_5_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1483_max_pool_out_2_0_5_V_d0;
    sc_signal< sc_lv<4> > grp_max_pool_1_fu_1483_max_pool_out_2_1_0_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_2_1_0_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_2_1_0_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1483_max_pool_out_2_1_0_V_d0;
    sc_signal< sc_lv<4> > grp_max_pool_1_fu_1483_max_pool_out_2_1_1_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_2_1_1_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_2_1_1_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1483_max_pool_out_2_1_1_V_d0;
    sc_signal< sc_lv<4> > grp_max_pool_1_fu_1483_max_pool_out_2_1_2_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_2_1_2_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_2_1_2_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1483_max_pool_out_2_1_2_V_d0;
    sc_signal< sc_lv<4> > grp_max_pool_1_fu_1483_max_pool_out_2_1_3_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_2_1_3_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_2_1_3_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1483_max_pool_out_2_1_3_V_d0;
    sc_signal< sc_lv<4> > grp_max_pool_1_fu_1483_max_pool_out_2_1_4_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_2_1_4_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_2_1_4_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1483_max_pool_out_2_1_4_V_d0;
    sc_signal< sc_lv<4> > grp_max_pool_1_fu_1483_max_pool_out_2_1_5_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_2_1_5_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_2_1_5_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1483_max_pool_out_2_1_5_V_d0;
    sc_signal< sc_lv<4> > grp_max_pool_1_fu_1483_max_pool_out_2_2_0_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_2_2_0_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_2_2_0_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1483_max_pool_out_2_2_0_V_d0;
    sc_signal< sc_lv<4> > grp_max_pool_1_fu_1483_max_pool_out_2_2_1_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_2_2_1_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_2_2_1_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1483_max_pool_out_2_2_1_V_d0;
    sc_signal< sc_lv<4> > grp_max_pool_1_fu_1483_max_pool_out_2_2_2_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_2_2_2_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_2_2_2_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1483_max_pool_out_2_2_2_V_d0;
    sc_signal< sc_lv<4> > grp_max_pool_1_fu_1483_max_pool_out_2_2_3_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_2_2_3_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_2_2_3_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1483_max_pool_out_2_2_3_V_d0;
    sc_signal< sc_lv<4> > grp_max_pool_1_fu_1483_max_pool_out_2_2_4_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_2_2_4_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_2_2_4_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1483_max_pool_out_2_2_4_V_d0;
    sc_signal< sc_lv<4> > grp_max_pool_1_fu_1483_max_pool_out_2_2_5_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_2_2_5_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_max_pool_out_2_2_5_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1483_max_pool_out_2_2_5_V_d0;
    sc_signal< sc_logic > grp_flat_fu_1544_ap_start;
    sc_signal< sc_logic > grp_flat_fu_1544_ap_done;
    sc_signal< sc_logic > grp_flat_fu_1544_ap_idle;
    sc_signal< sc_logic > grp_flat_fu_1544_ap_ready;
    sc_signal< sc_lv<9> > grp_flat_fu_1544_max_pool_out_V_address0;
    sc_signal< sc_logic > grp_flat_fu_1544_max_pool_out_V_ce0;
    sc_signal< sc_lv<4> > grp_flat_fu_1544_flat_array_0_V_address0;
    sc_signal< sc_logic > grp_flat_fu_1544_flat_array_0_V_ce0;
    sc_signal< sc_logic > grp_flat_fu_1544_flat_array_0_V_we0;
    sc_signal< sc_lv<14> > grp_flat_fu_1544_flat_array_0_V_d0;
    sc_signal< sc_lv<4> > grp_flat_fu_1544_flat_array_1_V_address0;
    sc_signal< sc_logic > grp_flat_fu_1544_flat_array_1_V_ce0;
    sc_signal< sc_logic > grp_flat_fu_1544_flat_array_1_V_we0;
    sc_signal< sc_lv<14> > grp_flat_fu_1544_flat_array_1_V_d0;
    sc_signal< sc_lv<4> > grp_flat_fu_1544_flat_array_2_V_address0;
    sc_signal< sc_logic > grp_flat_fu_1544_flat_array_2_V_ce0;
    sc_signal< sc_logic > grp_flat_fu_1544_flat_array_2_V_we0;
    sc_signal< sc_lv<14> > grp_flat_fu_1544_flat_array_2_V_d0;
    sc_signal< sc_lv<4> > grp_flat_fu_1544_flat_array_3_V_address0;
    sc_signal< sc_logic > grp_flat_fu_1544_flat_array_3_V_ce0;
    sc_signal< sc_logic > grp_flat_fu_1544_flat_array_3_V_we0;
    sc_signal< sc_lv<14> > grp_flat_fu_1544_flat_array_3_V_d0;
    sc_signal< sc_lv<4> > grp_flat_fu_1544_flat_array_4_V_address0;
    sc_signal< sc_logic > grp_flat_fu_1544_flat_array_4_V_ce0;
    sc_signal< sc_logic > grp_flat_fu_1544_flat_array_4_V_we0;
    sc_signal< sc_lv<14> > grp_flat_fu_1544_flat_array_4_V_d0;
    sc_signal< sc_lv<4> > grp_flat_fu_1544_flat_array_5_V_address0;
    sc_signal< sc_logic > grp_flat_fu_1544_flat_array_5_V_ce0;
    sc_signal< sc_logic > grp_flat_fu_1544_flat_array_5_V_we0;
    sc_signal< sc_lv<14> > grp_flat_fu_1544_flat_array_5_V_d0;
    sc_signal< sc_lv<4> > grp_flat_fu_1544_flat_array_6_V_address0;
    sc_signal< sc_logic > grp_flat_fu_1544_flat_array_6_V_ce0;
    sc_signal< sc_logic > grp_flat_fu_1544_flat_array_6_V_we0;
    sc_signal< sc_lv<14> > grp_flat_fu_1544_flat_array_6_V_d0;
    sc_signal< sc_lv<4> > grp_flat_fu_1544_flat_array_7_V_address0;
    sc_signal< sc_logic > grp_flat_fu_1544_flat_array_7_V_ce0;
    sc_signal< sc_logic > grp_flat_fu_1544_flat_array_7_V_we0;
    sc_signal< sc_lv<14> > grp_flat_fu_1544_flat_array_7_V_d0;
    sc_signal< sc_lv<4> > grp_flat_fu_1544_flat_array_8_V_address0;
    sc_signal< sc_logic > grp_flat_fu_1544_flat_array_8_V_ce0;
    sc_signal< sc_logic > grp_flat_fu_1544_flat_array_8_V_we0;
    sc_signal< sc_lv<14> > grp_flat_fu_1544_flat_array_8_V_d0;
    sc_signal< sc_lv<4> > grp_flat_fu_1544_flat_array_9_V_address0;
    sc_signal< sc_logic > grp_flat_fu_1544_flat_array_9_V_ce0;
    sc_signal< sc_logic > grp_flat_fu_1544_flat_array_9_V_we0;
    sc_signal< sc_lv<14> > grp_flat_fu_1544_flat_array_9_V_d0;
    sc_signal< sc_lv<4> > grp_flat_fu_1544_flat_array_10_V_address0;
    sc_signal< sc_logic > grp_flat_fu_1544_flat_array_10_V_ce0;
    sc_signal< sc_logic > grp_flat_fu_1544_flat_array_10_V_we0;
    sc_signal< sc_lv<14> > grp_flat_fu_1544_flat_array_10_V_d0;
    sc_signal< sc_lv<4> > grp_flat_fu_1544_flat_array_11_V_address0;
    sc_signal< sc_logic > grp_flat_fu_1544_flat_array_11_V_ce0;
    sc_signal< sc_logic > grp_flat_fu_1544_flat_array_11_V_we0;
    sc_signal< sc_lv<14> > grp_flat_fu_1544_flat_array_11_V_d0;
    sc_signal< sc_lv<4> > grp_flat_fu_1544_flat_array_12_V_address0;
    sc_signal< sc_logic > grp_flat_fu_1544_flat_array_12_V_ce0;
    sc_signal< sc_logic > grp_flat_fu_1544_flat_array_12_V_we0;
    sc_signal< sc_lv<14> > grp_flat_fu_1544_flat_array_12_V_d0;
    sc_signal< sc_lv<4> > grp_flat_fu_1544_flat_array_13_V_address0;
    sc_signal< sc_logic > grp_flat_fu_1544_flat_array_13_V_ce0;
    sc_signal< sc_logic > grp_flat_fu_1544_flat_array_13_V_we0;
    sc_signal< sc_lv<14> > grp_flat_fu_1544_flat_array_13_V_d0;
    sc_signal< sc_lv<4> > grp_flat_fu_1544_flat_array_14_V_address0;
    sc_signal< sc_logic > grp_flat_fu_1544_flat_array_14_V_ce0;
    sc_signal< sc_logic > grp_flat_fu_1544_flat_array_14_V_we0;
    sc_signal< sc_lv<14> > grp_flat_fu_1544_flat_array_14_V_d0;
    sc_signal< sc_lv<4> > grp_flat_fu_1544_flat_array_15_V_address0;
    sc_signal< sc_logic > grp_flat_fu_1544_flat_array_15_V_ce0;
    sc_signal< sc_logic > grp_flat_fu_1544_flat_array_15_V_we0;
    sc_signal< sc_lv<14> > grp_flat_fu_1544_flat_array_15_V_d0;
    sc_signal< sc_lv<4> > grp_flat_fu_1544_flat_array_16_V_address0;
    sc_signal< sc_logic > grp_flat_fu_1544_flat_array_16_V_ce0;
    sc_signal< sc_logic > grp_flat_fu_1544_flat_array_16_V_we0;
    sc_signal< sc_lv<14> > grp_flat_fu_1544_flat_array_16_V_d0;
    sc_signal< sc_lv<4> > grp_flat_fu_1544_flat_array_17_V_address0;
    sc_signal< sc_logic > grp_flat_fu_1544_flat_array_17_V_ce0;
    sc_signal< sc_logic > grp_flat_fu_1544_flat_array_17_V_we0;
    sc_signal< sc_lv<14> > grp_flat_fu_1544_flat_array_17_V_d0;
    sc_signal< sc_lv<4> > grp_flat_fu_1544_flat_array_18_V_address0;
    sc_signal< sc_logic > grp_flat_fu_1544_flat_array_18_V_ce0;
    sc_signal< sc_logic > grp_flat_fu_1544_flat_array_18_V_we0;
    sc_signal< sc_lv<14> > grp_flat_fu_1544_flat_array_18_V_d0;
    sc_signal< sc_lv<4> > grp_flat_fu_1544_flat_array_19_V_address0;
    sc_signal< sc_logic > grp_flat_fu_1544_flat_array_19_V_ce0;
    sc_signal< sc_logic > grp_flat_fu_1544_flat_array_19_V_we0;
    sc_signal< sc_lv<14> > grp_flat_fu_1544_flat_array_19_V_d0;
    sc_signal< sc_lv<4> > grp_flat_fu_1544_flat_array_20_V_address0;
    sc_signal< sc_logic > grp_flat_fu_1544_flat_array_20_V_ce0;
    sc_signal< sc_logic > grp_flat_fu_1544_flat_array_20_V_we0;
    sc_signal< sc_lv<14> > grp_flat_fu_1544_flat_array_20_V_d0;
    sc_signal< sc_lv<4> > grp_flat_fu_1544_flat_array_21_V_address0;
    sc_signal< sc_logic > grp_flat_fu_1544_flat_array_21_V_ce0;
    sc_signal< sc_logic > grp_flat_fu_1544_flat_array_21_V_we0;
    sc_signal< sc_lv<14> > grp_flat_fu_1544_flat_array_21_V_d0;
    sc_signal< sc_lv<4> > grp_flat_fu_1544_flat_array_22_V_address0;
    sc_signal< sc_logic > grp_flat_fu_1544_flat_array_22_V_ce0;
    sc_signal< sc_logic > grp_flat_fu_1544_flat_array_22_V_we0;
    sc_signal< sc_lv<14> > grp_flat_fu_1544_flat_array_22_V_d0;
    sc_signal< sc_lv<4> > grp_flat_fu_1544_flat_array_23_V_address0;
    sc_signal< sc_logic > grp_flat_fu_1544_flat_array_23_V_ce0;
    sc_signal< sc_logic > grp_flat_fu_1544_flat_array_23_V_we0;
    sc_signal< sc_lv<14> > grp_flat_fu_1544_flat_array_23_V_d0;
    sc_signal< sc_lv<4> > grp_flat_fu_1544_flat_array_24_V_address0;
    sc_signal< sc_logic > grp_flat_fu_1544_flat_array_24_V_ce0;
    sc_signal< sc_logic > grp_flat_fu_1544_flat_array_24_V_we0;
    sc_signal< sc_lv<14> > grp_flat_fu_1544_flat_array_24_V_d0;
    sc_signal< sc_logic > grp_max_pool_2_fu_1574_ap_start;
    sc_signal< sc_logic > grp_max_pool_2_fu_1574_ap_done;
    sc_signal< sc_logic > grp_max_pool_2_fu_1574_ap_idle;
    sc_signal< sc_logic > grp_max_pool_2_fu_1574_ap_ready;
    sc_signal< sc_lv<11> > grp_max_pool_2_fu_1574_conv_out_V_address0;
    sc_signal< sc_logic > grp_max_pool_2_fu_1574_conv_out_V_ce0;
    sc_signal< sc_lv<11> > grp_max_pool_2_fu_1574_conv_out_V_address1;
    sc_signal< sc_logic > grp_max_pool_2_fu_1574_conv_out_V_ce1;
    sc_signal< sc_lv<9> > grp_max_pool_2_fu_1574_max_pool_out_V_address0;
    sc_signal< sc_logic > grp_max_pool_2_fu_1574_max_pool_out_V_ce0;
    sc_signal< sc_logic > grp_max_pool_2_fu_1574_max_pool_out_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_2_fu_1574_max_pool_out_V_d0;
    sc_signal< sc_lv<5> > ap_phi_mux_i_0_phi_fu_1118_p4;
    sc_signal< bool > ap_block_pp0_stage0;
    sc_signal< sc_lv<5> > ap_phi_mux_i_0_i_phi_fu_1162_p4;
    sc_signal< bool > ap_block_pp1_stage0;
    sc_signal< sc_lv<6> > ap_phi_mux_j_0_i_phi_fu_1185_p4;
    sc_signal< sc_lv<4> > ap_phi_mux_d_0_i_phi_fu_1207_p4;
    sc_signal< bool > ap_block_pp2_stage0;
    sc_signal< sc_lv<5> > ap_phi_mux_f_0_i_phi_fu_1230_p4;
    sc_signal< sc_lv<4> > i24_0_reg_1237;
    sc_signal< sc_logic > ap_CS_fsm_state30;
    sc_signal< sc_logic > ap_CS_fsm_state33;
    sc_signal< sc_logic > grp_conv_2_fu_1248_ap_start_reg;
    sc_signal< sc_logic > ap_CS_fsm_state16;
    sc_signal< sc_logic > ap_CS_fsm_state17;
    sc_signal< sc_logic > grp_conv_1_fu_1417_ap_start_reg;
    sc_signal< sc_logic > ap_CS_fsm_state12;
    sc_signal< sc_logic > ap_CS_fsm_state13;
    sc_signal< sc_logic > grp_dense_1_fu_1437_ap_start_reg;
    sc_signal< sc_logic > ap_CS_fsm_state22;
    sc_signal< sc_logic > grp_soft_max_fu_1471_ap_start_reg;
    sc_signal< sc_logic > ap_CS_fsm_state29;
    sc_signal< sc_logic > grp_max_pool_1_fu_1483_ap_start_reg;
    sc_signal< sc_logic > ap_CS_fsm_state14;
    sc_signal< sc_logic > ap_CS_fsm_state15;
    sc_signal< sc_logic > grp_flat_fu_1544_ap_start_reg;
    sc_signal< sc_logic > ap_CS_fsm_state20;
    sc_signal< sc_logic > ap_CS_fsm_state21;
    sc_signal< sc_logic > grp_max_pool_2_fu_1574_ap_start_reg;
    sc_signal< sc_logic > ap_CS_fsm_state18;
    sc_signal< sc_logic > ap_CS_fsm_state19;
    sc_signal< sc_lv<64> > zext_ln27_fu_1670_p1;
    sc_signal< sc_lv<64> > zext_ln203_37_fu_2033_p1;
    sc_signal< sc_lv<64> > zext_ln203_38_fu_2046_p1;
    sc_signal< sc_lv<64> > sext_ln1117_fu_2146_p1;
    sc_signal< sc_lv<64> > zext_ln14_1_fu_2105_p1;
    sc_signal< sc_lv<64> > zext_ln1116_29_fu_2331_p1;
    sc_signal< sc_lv<64> > zext_ln48_1_fu_2290_p1;
    sc_signal< sc_lv<3> > trunc_ln28_fu_1889_p1;
    sc_signal< sc_lv<3> > trunc_ln203_fu_2000_p1;
    sc_signal< sc_lv<14> > select_ln603_fu_1984_p3;
    sc_signal< sc_logic > ap_CS_fsm_state11;
    sc_signal< sc_lv<13> > select_ln19_fu_2232_p3;
    sc_signal< sc_lv<1> > icmp_ln25_fu_1608_p2;
    sc_signal< sc_lv<10> > add_ln28_1_fu_1602_p2;
    sc_signal< sc_lv<5> > i_fu_1596_p2;
    sc_signal< sc_lv<5> > grp_fu_1638_p0;
    sc_signal< sc_lv<3> > grp_fu_1638_p1;
    sc_signal< sc_lv<3> > grp_fu_1652_p1;
    sc_signal< sc_lv<64> > grp_fu_1580_p1;
    sc_signal< sc_lv<64> > ireg_V_fu_1674_p1;
    sc_signal< sc_lv<11> > exp_tmp_V_fu_1690_p4;
    sc_signal< sc_lv<52> > trunc_ln565_fu_1704_p1;
    sc_signal< sc_lv<53> > tmp_s_fu_1708_p3;
    sc_signal< sc_lv<54> > p_Result_30_fu_1716_p1;
    sc_signal< sc_lv<1> > p_Result_29_fu_1682_p3;
    sc_signal< sc_lv<54> > man_V_1_fu_1720_p2;
    sc_signal< sc_lv<63> > trunc_ln556_fu_1678_p1;
    sc_signal< sc_lv<12> > zext_ln461_fu_1700_p1;
    sc_signal< sc_lv<12> > F2_fu_1740_p2;
    sc_signal< sc_lv<1> > icmp_ln581_fu_1746_p2;
    sc_signal< sc_lv<12> > add_ln581_fu_1752_p2;
    sc_signal< sc_lv<12> > sub_ln581_fu_1758_p2;
    sc_signal< sc_lv<32> > bitcast_ln696_fu_1794_p1;
    sc_signal< sc_lv<1> > tmp_41_fu_1797_p3;
    sc_signal< sc_lv<1> > icmp_ln571_fu_1734_p2;
    sc_signal< sc_lv<1> > icmp_ln582_fu_1772_p2;
    sc_signal< sc_lv<1> > xor_ln571_fu_1813_p2;
    sc_signal< sc_lv<1> > and_ln582_fu_1819_p2;
    sc_signal< sc_lv<1> > or_ln582_fu_1833_p2;
    sc_signal< sc_lv<1> > xor_ln582_fu_1839_p2;
    sc_signal< sc_lv<1> > xor_ln585_fu_1851_p2;
    sc_signal< sc_lv<1> > and_ln585_fu_1857_p2;
    sc_signal< sc_lv<14> > select_ln588_fu_1805_p3;
    sc_signal< sc_lv<14> > select_ln582_fu_1825_p3;
    sc_signal< sc_lv<1> > or_ln581_fu_1871_p2;
    sc_signal< sc_lv<1> > icmp_ln603_fu_1788_p2;
    sc_signal< sc_lv<1> > xor_ln581_fu_1877_p2;
    sc_signal< sc_lv<3> > grp_fu_1638_p2;
    sc_signal< sc_lv<5> > mul_ln28_fu_1896_p1;
    sc_signal< sc_lv<12> > mul_ln28_fu_1896_p2;
    sc_signal< sc_lv<5> > zext_ln203_mid2_v_fu_1902_p4;
    sc_signal< sc_lv<6> > tmp_143_fu_1924_p3;
    sc_signal< sc_lv<8> > zext_ln203_34_fu_1932_p1;
    sc_signal< sc_lv<8> > tmp_142_fu_1916_p3;
    sc_signal< sc_lv<8> > zext_ln203_fu_1912_p1;
    sc_signal< sc_lv<32> > sext_ln581_fu_1948_p1;
    sc_signal< sc_lv<54> > zext_ln586_fu_1951_p1;
    sc_signal< sc_lv<54> > ashr_ln586_fu_1955_p2;
    sc_signal< sc_lv<14> > sext_ln581cast_fu_1964_p1;
    sc_signal< sc_lv<1> > and_ln585_1_fu_1973_p2;
    sc_signal< sc_lv<14> > trunc_ln586_fu_1960_p1;
    sc_signal< sc_lv<14> > shl_ln604_fu_1968_p2;
    sc_signal< sc_lv<14> > select_ln585_1_fu_1977_p3;
    sc_signal< sc_lv<3> > grp_fu_1652_p2;
    sc_signal< sc_lv<5> > mul_ln203_fu_2007_p1;
    sc_signal< sc_lv<12> > mul_ln203_fu_2007_p2;
    sc_signal< sc_lv<5> > tmp_42_fu_2013_p4;
    sc_signal< sc_lv<8> > add_ln203_14_fu_1936_p2;
    sc_signal< sc_lv<8> > zext_ln203_36_fu_2023_p1;
    sc_signal< sc_lv<8> > add_ln203_16_fu_2027_p2;
    sc_signal< sc_lv<8> > add_ln203_15_fu_1942_p2;
    sc_signal< sc_lv<8> > add_ln203_17_fu_2040_p2;
    sc_signal< sc_lv<5> > i_1_fu_2068_p2;
    sc_signal< sc_lv<6> > select_ln14_fu_2080_p3;
    sc_signal< sc_lv<11> > tmp_144_fu_2110_p3;
    sc_signal< sc_lv<7> > tmp_145_fu_2122_p3;
    sc_signal< sc_lv<12> > zext_ln1117_fu_2118_p1;
    sc_signal< sc_lv<12> > zext_ln1117_158_fu_2130_p1;
    sc_signal< sc_lv<12> > sub_ln1117_fu_2134_p2;
    sc_signal< sc_lv<12> > zext_ln13_fu_2101_p1;
    sc_signal< sc_lv<12> > add_ln1117_fu_2140_p2;
    sc_signal< sc_lv<14> > select_ln14_2_fu_2171_p3;
    sc_signal< sc_lv<22> > grp_fu_2699_p3;
    sc_signal< sc_lv<9> > sext_ln1265_fu_2195_p0;
    sc_signal< sc_lv<9> > sext_ln703_fu_2208_p0;
    sc_signal< sc_lv<14> > sext_ln1265_fu_2195_p1;
    sc_signal< sc_lv<13> > trunc_ln_fu_2199_p4;
    sc_signal< sc_lv<13> > sext_ln703_fu_2208_p1;
    sc_signal< sc_lv<14> > add_ln703_fu_2212_p2;
    sc_signal< sc_lv<1> > tmp_43_fu_2224_p3;
    sc_signal< sc_lv<13> > add_ln203_fu_2218_p2;
    sc_signal< sc_lv<4> > d_fu_2253_p2;
    sc_signal< sc_lv<5> > select_ln48_fu_2265_p3;
    sc_signal< sc_lv<8> > tmp_146_fu_2295_p3;
    sc_signal< sc_lv<6> > tmp_147_fu_2307_p3;
    sc_signal< sc_lv<9> > zext_ln1116_28_fu_2315_p1;
    sc_signal< sc_lv<9> > zext_ln1116_fu_2303_p1;
    sc_signal< sc_lv<9> > add_ln1116_fu_2319_p2;
    sc_signal< sc_lv<9> > zext_ln47_fu_2286_p1;
    sc_signal< sc_lv<9> > add_ln1116_18_fu_2325_p2;
    sc_signal< sc_lv<14> > select_ln48_2_fu_2356_p3;
    sc_signal< sc_lv<22> > grp_fu_2709_p3;
    sc_signal< sc_lv<14> > sext_ln1265_3_fu_2380_p1;
    sc_signal< sc_lv<14> > tmp_V_fu_2422_p2;
    sc_signal< sc_lv<14> > p_Result_13_fu_2436_p4;
    sc_signal< sc_lv<32> > p_Result_32_fu_2446_p3;
    sc_signal< sc_lv<32> > l_fu_2454_p3;
    sc_signal< sc_lv<32> > lsb_index_fu_2472_p2;
    sc_signal< sc_lv<31> > tmp_45_fu_2478_p4;
    sc_signal< sc_lv<4> > trunc_ln947_fu_2494_p1;
    sc_signal< sc_lv<4> > sub_ln947_fu_2498_p2;
    sc_signal< sc_lv<14> > zext_ln947_fu_2504_p1;
    sc_signal< sc_lv<14> > lshr_ln947_fu_2508_p2;
    sc_signal< sc_lv<14> > p_Result_s_fu_2514_p2;
    sc_signal< sc_lv<1> > icmp_ln947_fu_2488_p2;
    sc_signal< sc_lv<1> > icmp_ln947_1_fu_2520_p2;
    sc_signal< sc_lv<1> > tmp_46_fu_2532_p3;
    sc_signal< sc_lv<14> > trunc_ln944_fu_2468_p1;
    sc_signal< sc_lv<14> > add_ln949_fu_2546_p2;
    sc_signal< sc_lv<1> > p_Result_27_fu_2552_p3;
    sc_signal< sc_lv<1> > xor_ln949_fu_2540_p2;
    sc_signal< sc_lv<1> > and_ln949_fu_2560_p2;
    sc_signal< sc_lv<1> > a_fu_2526_p2;
    sc_signal< sc_lv<1> > or_ln949_fu_2566_p2;
    sc_signal< sc_lv<32> > m_fu_2590_p1;
    sc_signal< sc_lv<32> > add_ln958_fu_2593_p2;
    sc_signal< sc_lv<32> > sub_ln958_fu_2604_p2;
    sc_signal< sc_lv<32> > lshr_ln958_fu_2598_p2;
    sc_signal< sc_lv<32> > shl_ln958_fu_2609_p2;
    sc_signal< sc_lv<32> > m_7_fu_2615_p3;
    sc_signal< sc_lv<32> > m_8_fu_2622_p2;
    sc_signal< sc_lv<31> > m_s_fu_2627_p4;
    sc_signal< sc_lv<1> > tmp_47_fu_2641_p3;
    sc_signal< sc_lv<8> > select_ln964_fu_2649_p3;
    sc_signal< sc_lv<8> > sub_ln964_fu_2657_p2;
    sc_signal< sc_lv<8> > add_ln964_fu_2662_p2;
    sc_signal< sc_lv<32> > m_11_fu_2637_p1;
    sc_signal< sc_lv<9> > tmp_3_fu_2668_p3;
    sc_signal< sc_lv<32> > p_Result_33_fu_2675_p5;
    sc_signal< sc_lv<32> > bitcast_ln739_fu_2687_p1;
    sc_signal< sc_lv<13> > grp_fu_2699_p1;
    sc_signal< sc_lv<22> > grp_fu_2699_p2;
    sc_signal< sc_lv<13> > grp_fu_2709_p0;
    sc_signal< sc_lv<22> > grp_fu_2709_p2;
    sc_signal< sc_lv<23> > ap_NS_fsm;
    sc_signal< sc_logic > ap_idle_pp0;
    sc_signal< sc_logic > ap_enable_pp0;
    sc_signal< sc_logic > ap_idle_pp1;
    sc_signal< sc_logic > ap_enable_pp1;
    sc_signal< sc_logic > ap_idle_pp2;
    sc_signal< sc_logic > ap_enable_pp2;
    sc_signal< sc_lv<22> > grp_fu_2699_p10;
    sc_signal< sc_lv<22> > grp_fu_2709_p00;
    sc_signal< sc_lv<12> > mul_ln203_fu_2007_p10;
    sc_signal< sc_lv<12> > mul_ln28_fu_1896_p10;
    static const sc_logic ap_const_logic_1;
    static const sc_logic ap_const_logic_0;
    static const sc_lv<23> ap_ST_fsm_state1;
    static const sc_lv<23> ap_ST_fsm_pp0_stage0;
    static const sc_lv<23> ap_ST_fsm_state11;
    static const sc_lv<23> ap_ST_fsm_state12;
    static const sc_lv<23> ap_ST_fsm_state13;
    static const sc_lv<23> ap_ST_fsm_state14;
    static const sc_lv<23> ap_ST_fsm_state15;
    static const sc_lv<23> ap_ST_fsm_state16;
    static const sc_lv<23> ap_ST_fsm_state17;
    static const sc_lv<23> ap_ST_fsm_state18;
    static const sc_lv<23> ap_ST_fsm_state19;
    static const sc_lv<23> ap_ST_fsm_state20;
    static const sc_lv<23> ap_ST_fsm_state21;
    static const sc_lv<23> ap_ST_fsm_state22;
    static const sc_lv<23> ap_ST_fsm_state23;
    static const sc_lv<23> ap_ST_fsm_pp1_stage0;
    static const sc_lv<23> ap_ST_fsm_state26;
    static const sc_lv<23> ap_ST_fsm_pp2_stage0;
    static const sc_lv<23> ap_ST_fsm_state29;
    static const sc_lv<23> ap_ST_fsm_state30;
    static const sc_lv<23> ap_ST_fsm_state31;
    static const sc_lv<23> ap_ST_fsm_state32;
    static const sc_lv<23> ap_ST_fsm_state33;
    static const sc_lv<32> ap_const_lv32_0;
    static const bool ap_const_boolean_1;
    static const sc_lv<32> ap_const_lv32_1;
    static const bool ap_const_boolean_0;
    static const sc_lv<1> ap_const_lv1_0;
    static const sc_lv<32> ap_const_lv32_F;
    static const sc_lv<1> ap_const_lv1_1;
    static const sc_lv<32> ap_const_lv32_11;
    static const sc_lv<32> ap_const_lv32_14;
    static const sc_lv<32> ap_const_lv32_15;
    static const sc_lv<32> ap_const_lv32_E;
    static const sc_lv<32> ap_const_lv32_10;
    static const sc_lv<10> ap_const_lv10_0;
    static const sc_lv<5> ap_const_lv5_0;
    static const sc_lv<11> ap_const_lv11_0;
    static const sc_lv<14> ap_const_lv14_0;
    static const sc_lv<6> ap_const_lv6_0;
    static const sc_lv<9> ap_const_lv9_0;
    static const sc_lv<4> ap_const_lv4_0;
    static const sc_lv<32> ap_const_lv32_13;
    static const sc_lv<32> ap_const_lv32_16;
    static const sc_lv<32> ap_const_lv32_7;
    static const sc_lv<32> ap_const_lv32_8;
    static const sc_lv<32> ap_const_lv32_3;
    static const sc_lv<32> ap_const_lv32_4;
    static const sc_lv<32> ap_const_lv32_D;
    static const sc_lv<32> ap_const_lv32_12;
    static const sc_lv<32> ap_const_lv32_5;
    static const sc_lv<32> ap_const_lv32_6;
    static const sc_lv<32> ap_const_lv32_B;
    static const sc_lv<32> ap_const_lv32_C;
    static const sc_lv<32> ap_const_lv32_9;
    static const sc_lv<32> ap_const_lv32_A;
    static const sc_lv<64> ap_const_lv64_0;
    static const sc_lv<3> ap_const_lv3_1;
    static const sc_lv<3> ap_const_lv3_0;
    static const sc_lv<32> ap_const_lv32_2;
    static const sc_lv<13> ap_const_lv13_0;
    static const sc_lv<10> ap_const_lv10_310;
    static const sc_lv<10> ap_const_lv10_1;
    static const sc_lv<5> ap_const_lv5_1;
    static const sc_lv<10> ap_const_lv10_1C;
    static const sc_lv<5> ap_const_lv5_1C;
    static const sc_lv<5> ap_const_lv5_3;
    static const sc_lv<32> ap_const_lv32_3F;
    static const sc_lv<32> ap_const_lv32_34;
    static const sc_lv<32> ap_const_lv32_3E;
    static const sc_lv<54> ap_const_lv54_0;
    static const sc_lv<63> ap_const_lv63_0;
    static const sc_lv<12> ap_const_lv12_433;
    static const sc_lv<12> ap_const_lv12_8;
    static const sc_lv<12> ap_const_lv12_FF8;
    static const sc_lv<12> ap_const_lv12_36;
    static const sc_lv<12> ap_const_lv12_E;
    static const sc_lv<32> ap_const_lv32_1F;
    static const sc_lv<14> ap_const_lv14_3FFF;
    static const sc_lv<12> ap_const_lv12_2B;
    static const sc_lv<11> ap_const_lv11_5DC;
    static const sc_lv<11> ap_const_lv11_1;
    static const sc_lv<6> ap_const_lv6_32;
    static const sc_lv<6> ap_const_lv6_1;
    static const sc_lv<8> ap_const_lv8_0;
    static const sc_lv<9> ap_const_lv9_12C;
    static const sc_lv<9> ap_const_lv9_1;
    static const sc_lv<4> ap_const_lv4_1;
    static const sc_lv<5> ap_const_lv5_1E;
    static const sc_lv<4> ap_const_lv4_A;
    static const sc_lv<18> ap_const_lv18_3FFFF;
    static const sc_lv<32> ap_const_lv32_FFFFFFE8;
    static const sc_lv<31> ap_const_lv31_0;
    static const sc_lv<4> ap_const_lv4_7;
    static const sc_lv<14> ap_const_lv14_3FE8;
    static const sc_lv<32> ap_const_lv32_FFFFFFE7;
    static const sc_lv<32> ap_const_lv32_19;
    static const sc_lv<8> ap_const_lv8_7F;
    static const sc_lv<8> ap_const_lv8_7E;
    static const sc_lv<8> ap_const_lv8_6;
    static const sc_lv<32> ap_const_lv32_17;
    // Thread declarations
    void thread_ap_var_for_const0();
    void thread_ap_clk_no_reset_();
    void thread_F2_fu_1740_p2();
    void thread_a_fu_2526_p2();
    void thread_add_ln1116_18_fu_2325_p2();
    void thread_add_ln1116_fu_2319_p2();
    void thread_add_ln1117_fu_2140_p2();
    void thread_add_ln203_14_fu_1936_p2();
    void thread_add_ln203_15_fu_1942_p2();
    void thread_add_ln203_16_fu_2027_p2();
    void thread_add_ln203_17_fu_2040_p2();
    void thread_add_ln203_fu_2218_p2();
    void thread_add_ln23_fu_1590_p2();
    void thread_add_ln28_1_fu_1602_p2();
    void thread_add_ln28_fu_1658_p2();
    void thread_add_ln41_fu_2247_p2();
    void thread_add_ln581_fu_1752_p2();
    void thread_add_ln703_fu_2212_p2();
    void thread_add_ln949_fu_2546_p2();
    void thread_add_ln958_fu_2593_p2();
    void thread_add_ln964_fu_2662_p2();
    void thread_add_ln9_fu_2062_p2();
    void thread_and_ln581_fu_1845_p2();
    void thread_and_ln582_fu_1819_p2();
    void thread_and_ln585_1_fu_1973_p2();
    void thread_and_ln585_fu_1857_p2();
    void thread_and_ln603_fu_1883_p2();
    void thread_and_ln949_fu_2560_p2();
    void thread_ap_CS_fsm_pp0_stage0();
    void thread_ap_CS_fsm_pp1_stage0();
    void thread_ap_CS_fsm_pp2_stage0();
    void thread_ap_CS_fsm_state1();
    void thread_ap_CS_fsm_state11();
    void thread_ap_CS_fsm_state12();
    void thread_ap_CS_fsm_state13();
    void thread_ap_CS_fsm_state14();
    void thread_ap_CS_fsm_state15();
    void thread_ap_CS_fsm_state16();
    void thread_ap_CS_fsm_state17();
    void thread_ap_CS_fsm_state18();
    void thread_ap_CS_fsm_state19();
    void thread_ap_CS_fsm_state20();
    void thread_ap_CS_fsm_state21();
    void thread_ap_CS_fsm_state22();
    void thread_ap_CS_fsm_state23();
    void thread_ap_CS_fsm_state26();
    void thread_ap_CS_fsm_state29();
    void thread_ap_CS_fsm_state30();
    void thread_ap_CS_fsm_state31();
    void thread_ap_CS_fsm_state32();
    void thread_ap_CS_fsm_state33();
    void thread_ap_block_pp0_stage0();
    void thread_ap_block_pp0_stage0_11001();
    void thread_ap_block_pp0_stage0_subdone();
    void thread_ap_block_pp1_stage0();
    void thread_ap_block_pp1_stage0_11001();
    void thread_ap_block_pp1_stage0_subdone();
    void thread_ap_block_pp2_stage0();
    void thread_ap_block_pp2_stage0_11001();
    void thread_ap_block_pp2_stage0_subdone();
    void thread_ap_block_state10_pp0_stage0_iter8();
    void thread_ap_block_state24_pp1_stage0_iter0();
    void thread_ap_block_state25_pp1_stage0_iter1();
    void thread_ap_block_state27_pp2_stage0_iter0();
    void thread_ap_block_state28_pp2_stage0_iter1();
    void thread_ap_block_state2_pp0_stage0_iter0();
    void thread_ap_block_state3_pp0_stage0_iter1();
    void thread_ap_block_state4_pp0_stage0_iter2();
    void thread_ap_block_state5_pp0_stage0_iter3();
    void thread_ap_block_state6_pp0_stage0_iter4();
    void thread_ap_block_state7_pp0_stage0_iter5();
    void thread_ap_block_state8_pp0_stage0_iter6();
    void thread_ap_block_state9_pp0_stage0_iter7();
    void thread_ap_condition_pp0_exit_iter0_state2();
    void thread_ap_condition_pp1_exit_iter0_state24();
    void thread_ap_condition_pp2_exit_iter0_state27();
    void thread_ap_done();
    void thread_ap_enable_pp0();
    void thread_ap_enable_pp1();
    void thread_ap_enable_pp2();
    void thread_ap_idle();
    void thread_ap_idle_pp0();
    void thread_ap_idle_pp1();
    void thread_ap_idle_pp2();
    void thread_ap_phi_mux_d_0_i_phi_fu_1207_p4();
    void thread_ap_phi_mux_f_0_i_phi_fu_1230_p4();
    void thread_ap_phi_mux_i_0_i_phi_fu_1162_p4();
    void thread_ap_phi_mux_i_0_phi_fu_1118_p4();
    void thread_ap_phi_mux_j_0_i_phi_fu_1185_p4();
    void thread_ap_ready();
    void thread_ashr_ln586_fu_1955_p2();
    void thread_bitcast_ln696_fu_1794_p1();
    void thread_bitcast_ln739_fu_2687_p1();
    void thread_cnn_input_address0();
    void thread_cnn_input_ce0();
    void thread_conv_1_input_0_0_V_address0();
    void thread_conv_1_input_0_0_V_ce0();
    void thread_conv_1_input_0_0_V_ce1();
    void thread_conv_1_input_0_0_V_we0();
    void thread_conv_1_input_0_1_V_address0();
    void thread_conv_1_input_0_1_V_ce0();
    void thread_conv_1_input_0_1_V_ce1();
    void thread_conv_1_input_0_1_V_we0();
    void thread_conv_1_input_0_2_V_address0();
    void thread_conv_1_input_0_2_V_ce0();
    void thread_conv_1_input_0_2_V_ce1();
    void thread_conv_1_input_0_2_V_we0();
    void thread_conv_1_input_1_0_V_address0();
    void thread_conv_1_input_1_0_V_ce0();
    void thread_conv_1_input_1_0_V_ce1();
    void thread_conv_1_input_1_0_V_we0();
    void thread_conv_1_input_1_1_V_address0();
    void thread_conv_1_input_1_1_V_ce0();
    void thread_conv_1_input_1_1_V_ce1();
    void thread_conv_1_input_1_1_V_we0();
    void thread_conv_1_input_1_2_V_address0();
    void thread_conv_1_input_1_2_V_ce0();
    void thread_conv_1_input_1_2_V_ce1();
    void thread_conv_1_input_1_2_V_we0();
    void thread_conv_1_input_2_0_V_address0();
    void thread_conv_1_input_2_0_V_ce0();
    void thread_conv_1_input_2_0_V_ce1();
    void thread_conv_1_input_2_0_V_we0();
    void thread_conv_1_input_2_1_V_address0();
    void thread_conv_1_input_2_1_V_ce0();
    void thread_conv_1_input_2_1_V_ce1();
    void thread_conv_1_input_2_1_V_we0();
    void thread_conv_1_input_2_2_V_address0();
    void thread_conv_1_input_2_2_V_ce0();
    void thread_conv_1_input_2_2_V_ce1();
    void thread_conv_1_input_2_2_V_we0();
    void thread_conv_1_out_0_V_address0();
    void thread_conv_1_out_0_V_ce0();
    void thread_conv_1_out_0_V_ce1();
    void thread_conv_1_out_0_V_d0();
    void thread_conv_1_out_0_V_we0();
    void thread_conv_1_out_1_V_address0();
    void thread_conv_1_out_1_V_ce0();
    void thread_conv_1_out_1_V_ce1();
    void thread_conv_1_out_1_V_we0();
    void thread_conv_1_out_2_V_address0();
    void thread_conv_1_out_2_V_ce0();
    void thread_conv_1_out_2_V_ce1();
    void thread_conv_1_out_2_V_we0();
    void thread_conv_2_out_V_address0();
    void thread_conv_2_out_V_ce0();
    void thread_conv_2_out_V_ce1();
    void thread_conv_2_out_V_d0();
    void thread_conv_2_out_V_we0();
    void thread_d_fu_2253_p2();
    void thread_dense_1_out_V_address0();
    void thread_dense_1_out_V_ce0();
    void thread_dense_1_out_V_d0();
    void thread_dense_1_out_V_we0();
    void thread_dense_2_bias_V_address0();
    void thread_dense_2_bias_V_ce0();
    void thread_dense_2_out_V_address0();
    void thread_dense_2_out_V_ce0();
    void thread_dense_2_out_V_d0();
    void thread_dense_2_out_V_we0();
    void thread_dense_2_weights_V_address0();
    void thread_dense_2_weights_V_ce0();
    void thread_dense_array_V_address0();
    void thread_dense_array_V_ce0();
    void thread_dense_array_V_ce1();
    void thread_dense_array_V_d0();
    void thread_dense_array_V_we0();
    void thread_dense_array_V_we1();
    void thread_dense_out_bias_V_address0();
    void thread_dense_out_bias_V_ce0();
    void thread_dense_out_weights_V_address0();
    void thread_dense_out_weights_V_ce0();
    void thread_exp_tmp_V_fu_1690_p4();
    void thread_f_fu_2336_p2();
    void thread_flat_array_0_V_address0();
    void thread_flat_array_0_V_ce0();
    void thread_flat_array_0_V_ce1();
    void thread_flat_array_0_V_d0();
    void thread_flat_array_0_V_we0();
    void thread_flat_array_10_V_address0();
    void thread_flat_array_10_V_ce0();
    void thread_flat_array_10_V_ce1();
    void thread_flat_array_10_V_we0();
    void thread_flat_array_11_V_address0();
    void thread_flat_array_11_V_ce0();
    void thread_flat_array_11_V_ce1();
    void thread_flat_array_11_V_we0();
    void thread_flat_array_12_V_address0();
    void thread_flat_array_12_V_ce0();
    void thread_flat_array_12_V_ce1();
    void thread_flat_array_12_V_we0();
    void thread_flat_array_13_V_address0();
    void thread_flat_array_13_V_ce0();
    void thread_flat_array_13_V_ce1();
    void thread_flat_array_13_V_we0();
    void thread_flat_array_14_V_address0();
    void thread_flat_array_14_V_ce0();
    void thread_flat_array_14_V_ce1();
    void thread_flat_array_14_V_we0();
    void thread_flat_array_15_V_address0();
    void thread_flat_array_15_V_ce0();
    void thread_flat_array_15_V_ce1();
    void thread_flat_array_15_V_we0();
    void thread_flat_array_16_V_address0();
    void thread_flat_array_16_V_ce0();
    void thread_flat_array_16_V_ce1();
    void thread_flat_array_16_V_we0();
    void thread_flat_array_17_V_address0();
    void thread_flat_array_17_V_ce0();
    void thread_flat_array_17_V_ce1();
    void thread_flat_array_17_V_we0();
    void thread_flat_array_18_V_address0();
    void thread_flat_array_18_V_ce0();
    void thread_flat_array_18_V_ce1();
    void thread_flat_array_18_V_we0();
    void thread_flat_array_19_V_address0();
    void thread_flat_array_19_V_ce0();
    void thread_flat_array_19_V_ce1();
    void thread_flat_array_19_V_we0();
    void thread_flat_array_1_V_address0();
    void thread_flat_array_1_V_ce0();
    void thread_flat_array_1_V_ce1();
    void thread_flat_array_1_V_we0();
    void thread_flat_array_20_V_address0();
    void thread_flat_array_20_V_ce0();
    void thread_flat_array_20_V_ce1();
    void thread_flat_array_20_V_we0();
    void thread_flat_array_21_V_address0();
    void thread_flat_array_21_V_ce0();
    void thread_flat_array_21_V_ce1();
    void thread_flat_array_21_V_we0();
    void thread_flat_array_22_V_address0();
    void thread_flat_array_22_V_ce0();
    void thread_flat_array_22_V_ce1();
    void thread_flat_array_22_V_we0();
    void thread_flat_array_23_V_address0();
    void thread_flat_array_23_V_ce0();
    void thread_flat_array_23_V_ce1();
    void thread_flat_array_23_V_we0();
    void thread_flat_array_24_V_address0();
    void thread_flat_array_24_V_ce0();
    void thread_flat_array_24_V_ce1();
    void thread_flat_array_24_V_we0();
    void thread_flat_array_2_V_address0();
    void thread_flat_array_2_V_ce0();
    void thread_flat_array_2_V_ce1();
    void thread_flat_array_2_V_we0();
    void thread_flat_array_3_V_address0();
    void thread_flat_array_3_V_ce0();
    void thread_flat_array_3_V_ce1();
    void thread_flat_array_3_V_we0();
    void thread_flat_array_4_V_address0();
    void thread_flat_array_4_V_ce0();
    void thread_flat_array_4_V_ce1();
    void thread_flat_array_4_V_we0();
    void thread_flat_array_5_V_address0();
    void thread_flat_array_5_V_ce0();
    void thread_flat_array_5_V_ce1();
    void thread_flat_array_5_V_we0();
    void thread_flat_array_6_V_address0();
    void thread_flat_array_6_V_ce0();
    void thread_flat_array_6_V_ce1();
    void thread_flat_array_6_V_we0();
    void thread_flat_array_7_V_address0();
    void thread_flat_array_7_V_ce0();
    void thread_flat_array_7_V_ce1();
    void thread_flat_array_7_V_we0();
    void thread_flat_array_8_V_address0();
    void thread_flat_array_8_V_ce0();
    void thread_flat_array_8_V_ce1();
    void thread_flat_array_8_V_we0();
    void thread_flat_array_9_V_address0();
    void thread_flat_array_9_V_ce0();
    void thread_flat_array_9_V_ce1();
    void thread_flat_array_9_V_we0();
    void thread_grp_conv_1_fu_1417_ap_start();
    void thread_grp_conv_2_fu_1248_ap_start();
    void thread_grp_dense_1_fu_1437_ap_start();
    void thread_grp_flat_fu_1544_ap_start();
    void thread_grp_fu_1638_p0();
    void thread_grp_fu_1638_p1();
    void thread_grp_fu_1652_p1();
    void thread_grp_fu_2699_p1();
    void thread_grp_fu_2699_p10();
    void thread_grp_fu_2699_p2();
    void thread_grp_fu_2709_p0();
    void thread_grp_fu_2709_p00();
    void thread_grp_fu_2709_p2();
    void thread_grp_max_pool_1_fu_1483_ap_start();
    void thread_grp_max_pool_2_fu_1574_ap_start();
    void thread_grp_soft_max_fu_1471_ap_start();
    void thread_i_1_fu_2068_p2();
    void thread_i_2_fu_2397_p2();
    void thread_i_fu_1596_p2();
    void thread_icmp_ln119_fu_2391_p2();
    void thread_icmp_ln13_1_fu_2157_p2();
    void thread_icmp_ln13_fu_2074_p2();
    void thread_icmp_ln23_fu_1584_p2();
    void thread_icmp_ln25_fu_1608_p2();
    void thread_icmp_ln41_fu_2241_p2();
    void thread_icmp_ln46_1_fu_2342_p2();
    void thread_icmp_ln46_fu_2259_p2();
    void thread_icmp_ln571_fu_1734_p2();
    void thread_icmp_ln581_fu_1746_p2();
    void thread_icmp_ln582_fu_1772_p2();
    void thread_icmp_ln585_fu_1782_p2();
    void thread_icmp_ln603_fu_1788_p2();
    void thread_icmp_ln935_fu_2408_p2();
    void thread_icmp_ln947_1_fu_2520_p2();
    void thread_icmp_ln947_fu_2488_p2();
    void thread_icmp_ln958_fu_2580_p2();
    void thread_icmp_ln9_fu_2056_p2();
    void thread_ireg_V_fu_1674_p1();
    void thread_j_1_fu_2151_p2();
    void thread_j_fu_1664_p2();
    void thread_l_fu_2454_p3();
    void thread_lsb_index_fu_2472_p2();
    void thread_lshr_ln947_fu_2508_p2();
    void thread_lshr_ln958_fu_2598_p2();
    void thread_m_11_fu_2637_p1();
    void thread_m_7_fu_2615_p3();
    void thread_m_8_fu_2622_p2();
    void thread_m_fu_2590_p1();
    void thread_m_s_fu_2627_p4();
    void thread_man_V_1_fu_1720_p2();
    void thread_man_V_2_fu_1726_p3();
    void thread_max_pool_1_out_0_0_2_address0();
    void thread_max_pool_1_out_0_0_2_ce0();
    void thread_max_pool_1_out_0_0_2_we0();
    void thread_max_pool_1_out_0_0_3_address0();
    void thread_max_pool_1_out_0_0_3_ce0();
    void thread_max_pool_1_out_0_0_3_we0();
    void thread_max_pool_1_out_0_0_4_address0();
    void thread_max_pool_1_out_0_0_4_ce0();
    void thread_max_pool_1_out_0_0_4_we0();
    void thread_max_pool_1_out_0_0_5_address0();
    void thread_max_pool_1_out_0_0_5_ce0();
    void thread_max_pool_1_out_0_0_5_we0();
    void thread_max_pool_1_out_0_0_6_address0();
    void thread_max_pool_1_out_0_0_6_ce0();
    void thread_max_pool_1_out_0_0_6_we0();
    void thread_max_pool_1_out_0_0_address0();
    void thread_max_pool_1_out_0_0_ce0();
    void thread_max_pool_1_out_0_0_d0();
    void thread_max_pool_1_out_0_0_we0();
    void thread_max_pool_1_out_0_1_1_address0();
    void thread_max_pool_1_out_0_1_1_ce0();
    void thread_max_pool_1_out_0_1_1_we0();
    void thread_max_pool_1_out_0_1_2_address0();
    void thread_max_pool_1_out_0_1_2_ce0();
    void thread_max_pool_1_out_0_1_2_we0();
    void thread_max_pool_1_out_0_1_3_address0();
    void thread_max_pool_1_out_0_1_3_ce0();
    void thread_max_pool_1_out_0_1_3_we0();
    void thread_max_pool_1_out_0_1_4_address0();
    void thread_max_pool_1_out_0_1_4_ce0();
    void thread_max_pool_1_out_0_1_4_we0();
    void thread_max_pool_1_out_0_1_5_address0();
    void thread_max_pool_1_out_0_1_5_ce0();
    void thread_max_pool_1_out_0_1_5_we0();
    void thread_max_pool_1_out_0_1_address0();
    void thread_max_pool_1_out_0_1_ce0();
    void thread_max_pool_1_out_0_1_we0();
    void thread_max_pool_1_out_0_2_1_address0();
    void thread_max_pool_1_out_0_2_1_ce0();
    void thread_max_pool_1_out_0_2_1_we0();
    void thread_max_pool_1_out_0_2_2_address0();
    void thread_max_pool_1_out_0_2_2_ce0();
    void thread_max_pool_1_out_0_2_2_we0();
    void thread_max_pool_1_out_0_2_3_address0();
    void thread_max_pool_1_out_0_2_3_ce0();
    void thread_max_pool_1_out_0_2_3_we0();
    void thread_max_pool_1_out_0_2_4_address0();
    void thread_max_pool_1_out_0_2_4_ce0();
    void thread_max_pool_1_out_0_2_4_we0();
    void thread_max_pool_1_out_0_2_5_address0();
    void thread_max_pool_1_out_0_2_5_ce0();
    void thread_max_pool_1_out_0_2_5_we0();
    void thread_max_pool_1_out_0_2_address0();
    void thread_max_pool_1_out_0_2_ce0();
    void thread_max_pool_1_out_0_2_we0();
    void thread_max_pool_1_out_1_0_1_address0();
    void thread_max_pool_1_out_1_0_1_ce0();
    void thread_max_pool_1_out_1_0_1_we0();
    void thread_max_pool_1_out_1_0_2_address0();
    void thread_max_pool_1_out_1_0_2_ce0();
    void thread_max_pool_1_out_1_0_2_we0();
    void thread_max_pool_1_out_1_0_3_address0();
    void thread_max_pool_1_out_1_0_3_ce0();
    void thread_max_pool_1_out_1_0_3_we0();
    void thread_max_pool_1_out_1_0_4_address0();
    void thread_max_pool_1_out_1_0_4_ce0();
    void thread_max_pool_1_out_1_0_4_we0();
    void thread_max_pool_1_out_1_0_5_address0();
    void thread_max_pool_1_out_1_0_5_ce0();
    void thread_max_pool_1_out_1_0_5_we0();
    void thread_max_pool_1_out_1_0_address0();
    void thread_max_pool_1_out_1_0_ce0();
    void thread_max_pool_1_out_1_0_we0();
    void thread_max_pool_1_out_1_1_1_address0();
    void thread_max_pool_1_out_1_1_1_ce0();
    void thread_max_pool_1_out_1_1_1_we0();
    void thread_max_pool_1_out_1_1_2_address0();
    void thread_max_pool_1_out_1_1_2_ce0();
    void thread_max_pool_1_out_1_1_2_we0();
    void thread_max_pool_1_out_1_1_3_address0();
    void thread_max_pool_1_out_1_1_3_ce0();
    void thread_max_pool_1_out_1_1_3_we0();
    void thread_max_pool_1_out_1_1_4_address0();
    void thread_max_pool_1_out_1_1_4_ce0();
    void thread_max_pool_1_out_1_1_4_we0();
    void thread_max_pool_1_out_1_1_5_address0();
    void thread_max_pool_1_out_1_1_5_ce0();
    void thread_max_pool_1_out_1_1_5_we0();
    void thread_max_pool_1_out_1_1_address0();
    void thread_max_pool_1_out_1_1_ce0();
    void thread_max_pool_1_out_1_1_we0();
    void thread_max_pool_1_out_1_2_1_address0();
    void thread_max_pool_1_out_1_2_1_ce0();
    void thread_max_pool_1_out_1_2_1_we0();
    void thread_max_pool_1_out_1_2_2_address0();
    void thread_max_pool_1_out_1_2_2_ce0();
    void thread_max_pool_1_out_1_2_2_we0();
    void thread_max_pool_1_out_1_2_3_address0();
    void thread_max_pool_1_out_1_2_3_ce0();
    void thread_max_pool_1_out_1_2_3_we0();
    void thread_max_pool_1_out_1_2_4_address0();
    void thread_max_pool_1_out_1_2_4_ce0();
    void thread_max_pool_1_out_1_2_4_we0();
    void thread_max_pool_1_out_1_2_5_address0();
    void thread_max_pool_1_out_1_2_5_ce0();
    void thread_max_pool_1_out_1_2_5_we0();
    void thread_max_pool_1_out_1_2_address0();
    void thread_max_pool_1_out_1_2_ce0();
    void thread_max_pool_1_out_1_2_we0();
    void thread_max_pool_1_out_2_0_1_address0();
    void thread_max_pool_1_out_2_0_1_ce0();
    void thread_max_pool_1_out_2_0_1_we0();
    void thread_max_pool_1_out_2_0_2_address0();
    void thread_max_pool_1_out_2_0_2_ce0();
    void thread_max_pool_1_out_2_0_2_we0();
    void thread_max_pool_1_out_2_0_3_address0();
    void thread_max_pool_1_out_2_0_3_ce0();
    void thread_max_pool_1_out_2_0_3_we0();
    void thread_max_pool_1_out_2_0_4_address0();
    void thread_max_pool_1_out_2_0_4_ce0();
    void thread_max_pool_1_out_2_0_4_we0();
    void thread_max_pool_1_out_2_0_5_address0();
    void thread_max_pool_1_out_2_0_5_ce0();
    void thread_max_pool_1_out_2_0_5_we0();
    void thread_max_pool_1_out_2_0_address0();
    void thread_max_pool_1_out_2_0_ce0();
    void thread_max_pool_1_out_2_0_we0();
    void thread_max_pool_1_out_2_1_1_address0();
    void thread_max_pool_1_out_2_1_1_ce0();
    void thread_max_pool_1_out_2_1_1_we0();
    void thread_max_pool_1_out_2_1_2_address0();
    void thread_max_pool_1_out_2_1_2_ce0();
    void thread_max_pool_1_out_2_1_2_we0();
    void thread_max_pool_1_out_2_1_3_address0();
    void thread_max_pool_1_out_2_1_3_ce0();
    void thread_max_pool_1_out_2_1_3_we0();
    void thread_max_pool_1_out_2_1_4_address0();
    void thread_max_pool_1_out_2_1_4_ce0();
    void thread_max_pool_1_out_2_1_4_we0();
    void thread_max_pool_1_out_2_1_5_address0();
    void thread_max_pool_1_out_2_1_5_ce0();
    void thread_max_pool_1_out_2_1_5_we0();
    void thread_max_pool_1_out_2_1_address0();
    void thread_max_pool_1_out_2_1_ce0();
    void thread_max_pool_1_out_2_1_we0();
    void thread_max_pool_1_out_2_2_1_address0();
    void thread_max_pool_1_out_2_2_1_ce0();
    void thread_max_pool_1_out_2_2_1_we0();
    void thread_max_pool_1_out_2_2_2_address0();
    void thread_max_pool_1_out_2_2_2_ce0();
    void thread_max_pool_1_out_2_2_2_we0();
    void thread_max_pool_1_out_2_2_3_address0();
    void thread_max_pool_1_out_2_2_3_ce0();
    void thread_max_pool_1_out_2_2_3_we0();
    void thread_max_pool_1_out_2_2_4_address0();
    void thread_max_pool_1_out_2_2_4_ce0();
    void thread_max_pool_1_out_2_2_4_we0();
    void thread_max_pool_1_out_2_2_5_address0();
    void thread_max_pool_1_out_2_2_5_ce0();
    void thread_max_pool_1_out_2_2_5_we0();
    void thread_max_pool_1_out_2_2_address0();
    void thread_max_pool_1_out_2_2_ce0();
    void thread_max_pool_1_out_2_2_we0();
    void thread_max_pool_2_out_V_address0();
    void thread_max_pool_2_out_V_ce0();
    void thread_max_pool_2_out_V_d0();
    void thread_max_pool_2_out_V_we0();
    void thread_mul_ln203_fu_2007_p1();
    void thread_mul_ln203_fu_2007_p10();
    void thread_mul_ln203_fu_2007_p2();
    void thread_mul_ln28_fu_1896_p1();
    void thread_mul_ln28_fu_1896_p10();
    void thread_mul_ln28_fu_1896_p2();
    void thread_or_ln581_fu_1871_p2();
    void thread_or_ln582_fu_1833_p2();
    void thread_or_ln949_fu_2566_p2();
    void thread_or_ln_fu_2572_p3();
    void thread_p_Result_13_fu_2436_p4();
    void thread_p_Result_27_fu_2552_p3();
    void thread_p_Result_29_fu_1682_p3();
    void thread_p_Result_30_fu_1716_p1();
    void thread_p_Result_31_fu_2414_p3();
    void thread_p_Result_32_fu_2446_p3();
    void thread_p_Result_33_fu_2675_p5();
    void thread_p_Result_s_fu_2514_p2();
    void thread_prediction_V_address0();
    void thread_prediction_V_ce0();
    void thread_prediction_V_d0();
    void thread_prediction_V_we0();
    void thread_prediction_output_address0();
    void thread_prediction_output_ce0();
    void thread_prediction_output_d0();
    void thread_prediction_output_we0();
    void thread_select_ln14_1_fu_2088_p3();
    void thread_select_ln14_2_fu_2171_p3();
    void thread_select_ln14_fu_2080_p3();
    void thread_select_ln19_fu_2232_p3();
    void thread_select_ln23_fu_1644_p3();
    void thread_select_ln28_1_fu_1622_p3();
    void thread_select_ln28_2_fu_1630_p3();
    void thread_select_ln28_fu_1614_p3();
    void thread_select_ln48_1_fu_2273_p3();
    void thread_select_ln48_2_fu_2356_p3();
    void thread_select_ln48_fu_2265_p3();
    void thread_select_ln582_fu_1825_p3();
    void thread_select_ln585_1_fu_1977_p3();
    void thread_select_ln585_fu_1863_p3();
    void thread_select_ln588_fu_1805_p3();
    void thread_select_ln603_fu_1984_p3();
    void thread_select_ln964_fu_2649_p3();
    void thread_sext_ln1117_fu_2146_p1();
    void thread_sext_ln1265_3_fu_2380_p1();
    void thread_sext_ln1265_fu_2195_p0();
    void thread_sext_ln1265_fu_2195_p1();
    void thread_sext_ln581_fu_1948_p1();
    void thread_sext_ln581cast_fu_1964_p1();
    void thread_sext_ln703_fu_2208_p0();
    void thread_sext_ln703_fu_2208_p1();
    void thread_sh_amt_fu_1764_p3();
    void thread_shl_ln604_fu_1968_p2();
    void thread_shl_ln958_fu_2609_p2();
    void thread_sub_ln1117_fu_2134_p2();
    void thread_sub_ln581_fu_1758_p2();
    void thread_sub_ln944_fu_2462_p2();
    void thread_sub_ln947_fu_2498_p2();
    void thread_sub_ln958_fu_2604_p2();
    void thread_sub_ln964_fu_2657_p2();
    void thread_sum_V_fu_2186_p4();
    void thread_tmp_142_fu_1916_p3();
    void thread_tmp_143_fu_1924_p3();
    void thread_tmp_144_fu_2110_p3();
    void thread_tmp_145_fu_2122_p3();
    void thread_tmp_146_fu_2295_p3();
    void thread_tmp_147_fu_2307_p3();
    void thread_tmp_3_fu_2668_p3();
    void thread_tmp_41_fu_1797_p3();
    void thread_tmp_42_fu_2013_p4();
    void thread_tmp_43_fu_2224_p3();
    void thread_tmp_45_fu_2478_p4();
    void thread_tmp_46_fu_2532_p3();
    void thread_tmp_47_fu_2641_p3();
    void thread_tmp_V_9_fu_2428_p3();
    void thread_tmp_V_fu_2422_p2();
    void thread_tmp_s_fu_1708_p3();
    void thread_trunc_ln203_fu_2000_p1();
    void thread_trunc_ln28_fu_1889_p1();
    void thread_trunc_ln556_fu_1678_p1();
    void thread_trunc_ln565_fu_1704_p1();
    void thread_trunc_ln583_fu_1778_p1();
    void thread_trunc_ln586_fu_1960_p1();
    void thread_trunc_ln943_fu_2586_p1();
    void thread_trunc_ln944_fu_2468_p1();
    void thread_trunc_ln947_fu_2494_p1();
    void thread_trunc_ln_fu_2199_p4();
    void thread_w_sum_V_fu_2371_p4();
    void thread_xor_ln571_fu_1813_p2();
    void thread_xor_ln581_fu_1877_p2();
    void thread_xor_ln582_fu_1839_p2();
    void thread_xor_ln585_fu_1851_p2();
    void thread_xor_ln949_fu_2540_p2();
    void thread_zext_ln1116_28_fu_2315_p1();
    void thread_zext_ln1116_29_fu_2331_p1();
    void thread_zext_ln1116_fu_2303_p1();
    void thread_zext_ln1117_158_fu_2130_p1();
    void thread_zext_ln1117_fu_2118_p1();
    void thread_zext_ln120_fu_2403_p1();
    void thread_zext_ln13_fu_2101_p1();
    void thread_zext_ln14_1_fu_2105_p1();
    void thread_zext_ln14_fu_2096_p1();
    void thread_zext_ln203_34_fu_1932_p1();
    void thread_zext_ln203_36_fu_2023_p1();
    void thread_zext_ln203_37_fu_2033_p1();
    void thread_zext_ln203_38_fu_2046_p1();
    void thread_zext_ln203_fu_1912_p1();
    void thread_zext_ln203_mid2_v_fu_1902_p4();
    void thread_zext_ln27_fu_1670_p1();
    void thread_zext_ln461_fu_1700_p1();
    void thread_zext_ln47_fu_2286_p1();
    void thread_zext_ln48_1_fu_2290_p1();
    void thread_zext_ln48_fu_2281_p1();
    void thread_zext_ln586_fu_1951_p1();
    void thread_zext_ln947_fu_2504_p1();
    void thread_ap_NS_fsm();
    void thread_hdltv_gen();
};

}

using namespace ap_rtl;

#endif
