Fitter report for LM75
Mon Sep 05 12:03:34 2022
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Other Routing Usage Summary
 25. LAB Logic Elements
 26. LAB-wide Signals
 27. LAB Signals Sourced
 28. LAB Signals Sourced Out
 29. LAB Distinct Inputs
 30. I/O Rules Summary
 31. I/O Rules Details
 32. I/O Rules Matrix
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Estimated Delay Added for Hold Timing Summary
 36. Estimated Delay Added for Hold Timing Details
 37. Fitter Messages
 38. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Mon Sep 05 12:03:34 2022      ;
; Quartus II 64-Bit Version          ; 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name                      ; LM75                                       ;
; Top-level Entity Name              ; LM75                                       ;
; Family                             ; Cyclone IV E                               ;
; Device                             ; EP4CE6E22C7                                ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 532 / 6,272 ( 8 % )                        ;
;     Total combinational functions  ; 514 / 6,272 ( 8 % )                        ;
;     Dedicated logic registers      ; 208 / 6,272 ( 3 % )                        ;
; Total registers                    ; 208                                        ;
; Total pins                         ; 20 / 92 ( 22 % )                           ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 0 / 276,480 ( 0 % )                        ;
; Embedded Multiplier 9-bit elements ; 0 / 30 ( 0 % )                             ;
; Total PLLs                         ; 0 / 2 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE6E22C7                           ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+----------+--------------------------------------+
; Pin Name ; Reason                               ;
+----------+--------------------------------------+
; LED1     ; Missing drive strength and slew rate ;
; LED2     ; Missing drive strength and slew rate ;
; LED3     ; Missing drive strength and slew rate ;
; LED4     ; Missing drive strength and slew rate ;
; SEG[0]   ; Missing drive strength and slew rate ;
; SEG[1]   ; Missing drive strength and slew rate ;
; SEG[2]   ; Missing drive strength and slew rate ;
; SEG[3]   ; Missing drive strength and slew rate ;
; SEG[4]   ; Missing drive strength and slew rate ;
; SEG[5]   ; Missing drive strength and slew rate ;
; SEG[6]   ; Missing drive strength and slew rate ;
; SEG[7]   ; Missing drive strength and slew rate ;
; DIGIT[0] ; Missing drive strength and slew rate ;
; DIGIT[1] ; Missing drive strength and slew rate ;
; DIGIT[2] ; Missing drive strength and slew rate ;
; DIGIT[3] ; Missing drive strength and slew rate ;
; SCL      ; Missing drive strength and slew rate ;
; SDA      ; Missing drive strength and slew rate ;
+----------+--------------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 777 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 777 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 767     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/LM75_verilog_altera/output_files/LM75.pin.


+-------------------------------------------------------------------+
; Fitter Resource Usage Summary                                     ;
+---------------------------------------------+---------------------+
; Resource                                    ; Usage               ;
+---------------------------------------------+---------------------+
; Total logic elements                        ; 532 / 6,272 ( 8 % ) ;
;     -- Combinational with no register       ; 324                 ;
;     -- Register only                        ; 18                  ;
;     -- Combinational with a register        ; 190                 ;
;                                             ;                     ;
; Logic element usage by number of LUT inputs ;                     ;
;     -- 4 input functions                    ; 181                 ;
;     -- 3 input functions                    ; 88                  ;
;     -- <=2 input functions                  ; 245                 ;
;     -- Register only                        ; 18                  ;
;                                             ;                     ;
; Logic elements by mode                      ;                     ;
;     -- normal mode                          ; 375                 ;
;     -- arithmetic mode                      ; 139                 ;
;                                             ;                     ;
; Total registers*                            ; 208 / 6,684 ( 3 % ) ;
;     -- Dedicated logic registers            ; 208 / 6,272 ( 3 % ) ;
;     -- I/O registers                        ; 0 / 412 ( 0 % )     ;
;                                             ;                     ;
; Total LABs:  partially or completely used   ; 43 / 392 ( 11 % )   ;
; Virtual pins                                ; 0                   ;
; I/O pins                                    ; 20 / 92 ( 22 % )    ;
;     -- Clock pins                           ; 2 / 3 ( 67 % )      ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )       ;
;                                             ;                     ;
; Global signals                              ; 2                   ;
; M9Ks                                        ; 0 / 30 ( 0 % )      ;
; Total block memory bits                     ; 0 / 276,480 ( 0 % ) ;
; Total block memory implementation bits      ; 0 / 276,480 ( 0 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )      ;
; PLLs                                        ; 0 / 2 ( 0 % )       ;
; Global clocks                               ; 2 / 10 ( 20 % )     ;
; JTAGs                                       ; 0 / 1 ( 0 % )       ;
; CRC blocks                                  ; 0 / 1 ( 0 % )       ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )       ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )       ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%        ;
; Peak interconnect usage (total/H/V)         ; 1% / 1% / 1%        ;
; Maximum fan-out                             ; 208                 ;
; Highest non-global fan-out                  ; 21                  ;
; Total fan-out                               ; 2095                ;
; Average fan-out                             ; 2.65                ;
+---------------------------------------------+---------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+---------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                       ;
+---------------------------------------------+--------------------+--------------------------------+
; Statistic                                   ; Top                ; hard_block:auto_generated_inst ;
+---------------------------------------------+--------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                ; Low                            ;
;                                             ;                    ;                                ;
; Total logic elements                        ; 532 / 6272 ( 8 % ) ; 0 / 6272 ( 0 % )               ;
;     -- Combinational with no register       ; 324                ; 0                              ;
;     -- Register only                        ; 18                 ; 0                              ;
;     -- Combinational with a register        ; 190                ; 0                              ;
;                                             ;                    ;                                ;
; Logic element usage by number of LUT inputs ;                    ;                                ;
;     -- 4 input functions                    ; 181                ; 0                              ;
;     -- 3 input functions                    ; 88                 ; 0                              ;
;     -- <=2 input functions                  ; 245                ; 0                              ;
;     -- Register only                        ; 18                 ; 0                              ;
;                                             ;                    ;                                ;
; Logic elements by mode                      ;                    ;                                ;
;     -- normal mode                          ; 375                ; 0                              ;
;     -- arithmetic mode                      ; 139                ; 0                              ;
;                                             ;                    ;                                ;
; Total registers                             ; 208                ; 0                              ;
;     -- Dedicated logic registers            ; 208 / 6272 ( 3 % ) ; 0 / 6272 ( 0 % )               ;
;                                             ;                    ;                                ;
; Total LABs:  partially or completely used   ; 43 / 392 ( 11 % )  ; 0 / 392 ( 0 % )                ;
;                                             ;                    ;                                ;
; Virtual pins                                ; 0                  ; 0                              ;
; I/O pins                                    ; 20                 ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )     ; 0 / 30 ( 0 % )                 ;
; Total memory bits                           ; 0                  ; 0                              ;
; Total RAM block bits                        ; 0                  ; 0                              ;
; Clock control block                         ; 2 / 12 ( 16 % )    ; 0 / 12 ( 0 % )                 ;
;                                             ;                    ;                                ;
; Connections                                 ;                    ;                                ;
;     -- Input Connections                    ; 2                  ; 0                              ;
;     -- Registered Input Connections         ; 0                  ; 0                              ;
;     -- Output Connections                   ; 2                  ; 0                              ;
;     -- Registered Output Connections        ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Internal Connections                        ;                    ;                                ;
;     -- Total Connections                    ; 2090               ; 5                              ;
;     -- Registered Connections               ; 677                ; 0                              ;
;                                             ;                    ;                                ;
; External Connections                        ;                    ;                                ;
;     -- Top                                  ; 4                  ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Partition Interface                         ;                    ;                                ;
;     -- Input Ports                          ; 2                  ; 0                              ;
;     -- Output Ports                         ; 16                 ; 0                              ;
;     -- Bidir Ports                          ; 2                  ; 0                              ;
;                                             ;                    ;                                ;
; Registered Ports                            ;                    ;                                ;
;     -- Registered Input Ports               ; 0                  ; 0                              ;
;     -- Registered Output Ports              ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Port Connectivity                           ;                    ;                                ;
;     -- Input Ports driven by GND            ; 0                  ; 0                              ;
;     -- Output Ports driven by GND           ; 0                  ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                  ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                  ; 0                              ;
;     -- Input Ports with no Source           ; 0                  ; 0                              ;
;     -- Output Ports with no Source          ; 0                  ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                  ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                  ; 0                              ;
+---------------------------------------------+--------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                 ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; CLK   ; 23    ; 1        ; 0            ; 11           ; 7            ; 208                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; rst_n ; 25    ; 2        ; 0            ; 11           ; 21           ; 91                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; DIGIT[0] ; 137   ; 8        ; 7            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DIGIT[1] ; 136   ; 8        ; 9            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DIGIT[2] ; 135   ; 8        ; 11           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DIGIT[3] ; 133   ; 8        ; 13           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED1     ; 87    ; 5        ; 34           ; 10           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED2     ; 86    ; 5        ; 34           ; 9            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED3     ; 85    ; 5        ; 34           ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED4     ; 84    ; 5        ; 34           ; 9            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SEG[0]   ; 128   ; 8        ; 16           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SEG[1]   ; 121   ; 7        ; 23           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SEG[2]   ; 125   ; 7        ; 18           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SEG[3]   ; 129   ; 8        ; 16           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SEG[4]   ; 132   ; 8        ; 13           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SEG[5]   ; 126   ; 7        ; 16           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SEG[6]   ; 124   ; 7        ; 18           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SEG[7]   ; 127   ; 7        ; 16           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+----------------------------------+---------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source             ; Output Enable Group ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+----------------------------------+---------------------+
; SCL  ; 112   ; 7        ; 28           ; 24           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                ; -                   ;
; SDA  ; 113   ; 7        ; 28           ; 24           ; 7            ; 8                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; I2C_master:I2C|SDA~en (inverted) ; -                   ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+----------------------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; 6        ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; 8        ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; 9        ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 12       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; 13       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; 14       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 21       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; 86       ; DIFFIO_R7n, DEV_OE          ; Use as regular IO        ; LED2                    ; Dual Purpose Pin          ;
; 87       ; DIFFIO_R7p, DEV_CLRn        ; Use as regular IO        ; LED1                    ; Dual Purpose Pin          ;
; 92       ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; 94       ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 96       ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 101      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; 132      ; DIFFIO_T10n, DATA2          ; Use as regular IO        ; SEG[4]                  ; Dual Purpose Pin          ;
; 133      ; DIFFIO_T10p, DATA3          ; Use as regular IO        ; DIGIT[3]                ; Dual Purpose Pin          ;
; 137      ; DATA5                       ; Use as regular IO        ; DIGIT[0]                ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 5 / 11 ( 45 % ) ; 2.5V          ; --           ;
; 2        ; 1 / 8 ( 13 % )  ; 2.5V          ; --           ;
; 3        ; 0 / 11 ( 0 % )  ; 2.5V          ; --           ;
; 4        ; 0 / 14 ( 0 % )  ; 2.5V          ; --           ;
; 5        ; 4 / 13 ( 31 % ) ; 2.5V          ; --           ;
; 6        ; 1 / 10 ( 10 % ) ; 2.5V          ; --           ;
; 7        ; 7 / 13 ( 54 % ) ; 2.5V          ; --           ;
; 8        ; 7 / 12 ( 58 % ) ; 2.5V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 2        ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 3        ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 4        ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 5        ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 6        ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 7        ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 8        ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 9        ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 11       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 12       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 14       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 18       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 24         ; 1        ; CLK                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 24       ; 25         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 25       ; 26         ; 2        ; rst_n                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 26       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 29       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 30       ; 34         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 31       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 32       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 33       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 34       ; 41         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 35       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 39       ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 40       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 41       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 42       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 43       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 44       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 45       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 46       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 47       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 50       ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 51       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 52       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 53       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 54       ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 55       ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 56       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 57       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 58       ; 80         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 59       ; 83         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 60       ; 84         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 61       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 63       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ; 89         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 65       ; 90         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 66       ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 67       ; 94         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 68       ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 69       ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 70       ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 71       ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 72       ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 73       ; 102        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 74       ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 75       ; 104        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 76       ; 106        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 77       ; 107        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 78       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 80       ; 113        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 81       ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 82       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 117        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 84       ; 118        ; 5        ; LED4                                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 85       ; 119        ; 5        ; LED3                                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 86       ; 120        ; 5        ; LED2                                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 87       ; 121        ; 5        ; LED1                                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 88       ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 127        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 128        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 93       ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 94       ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 95       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 96       ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 136        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 99       ; 137        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 100      ; 138        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 101      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 102      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 103      ; 140        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 104      ; 141        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 105      ; 142        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 106      ; 146        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 107      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ; 152        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 111      ; 154        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 112      ; 155        ; 7        ; SCL                                                       ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 113      ; 156        ; 7        ; SDA                                                       ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 157        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 115      ; 158        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 116      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 117      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 118      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 119      ; 163        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 120      ; 164        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 121      ; 165        ; 7        ; SEG[1]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 122      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 123      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ; 173        ; 7        ; SEG[6]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 125      ; 174        ; 7        ; SEG[2]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 126      ; 175        ; 7        ; SEG[5]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 127      ; 176        ; 7        ; SEG[7]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 128      ; 177        ; 8        ; SEG[0]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 129      ; 178        ; 8        ; SEG[3]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 130      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 132      ; 181        ; 8        ; SEG[4]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 133      ; 182        ; 8        ; DIGIT[3]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 134      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 135      ; 185        ; 8        ; DIGIT[2]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 136      ; 187        ; 8        ; DIGIT[1]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 137      ; 190        ; 8        ; DIGIT[0]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 138      ; 191        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 139      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 140      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 195        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 142      ; 201        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 143      ; 202        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 144      ; 203        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; EPAD     ;            ;          ; GND                                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                         ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node             ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                   ; Library Name ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------+--------------+
; |LM75                                  ; 532 (67)    ; 208 (49)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 20   ; 0            ; 324 (18)     ; 18 (4)            ; 190 (38)         ; |LM75                                                                                                 ;              ;
;    |I2C_master:I2C|                    ; 254 (254)   ; 117 (117)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 137 (137)    ; 14 (14)           ; 103 (103)        ; |LM75|I2C_master:I2C                                                                                  ;              ;
;    |display_7_seg:display|             ; 60 (52)     ; 42 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 43 (34)          ; |LM75|display_7_seg:display                                                                           ;              ;
;       |decoder_7_seg:decoder|          ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |LM75|display_7_seg:display|decoder_7_seg:decoder                                                     ;              ;
;    |lpm_divide:Div0|                   ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 0 (0)            ; |LM75|lpm_divide:Div0                                                                                 ;              ;
;       |lpm_divide_mhm:auto_generated|  ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 0 (0)            ; |LM75|lpm_divide:Div0|lpm_divide_mhm:auto_generated                                                   ;              ;
;          |sign_div_unsign_ekh:divider| ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 0 (0)            ; |LM75|lpm_divide:Div0|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider                       ;              ;
;             |alt_u_div_g4f:divider|    ; 25 (25)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 0 (0)            ; |LM75|lpm_divide:Div0|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider ;              ;
;    |lpm_divide:Div1|                   ; 56 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; |LM75|lpm_divide:Div1                                                                                 ;              ;
;       |lpm_divide_jhm:auto_generated|  ; 56 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; |LM75|lpm_divide:Div1|lpm_divide_jhm:auto_generated                                                   ;              ;
;          |sign_div_unsign_bkh:divider| ; 56 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; |LM75|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider                       ;              ;
;             |alt_u_div_a4f:divider|    ; 56 (56)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (56)      ; 0 (0)             ; 0 (0)            ; |LM75|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider ;              ;
;    |lpm_divide:Mod1|                   ; 21 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 3 (0)            ; |LM75|lpm_divide:Mod1                                                                                 ;              ;
;       |lpm_divide_m9m:auto_generated|  ; 21 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 3 (0)            ; |LM75|lpm_divide:Mod1|lpm_divide_m9m:auto_generated                                                   ;              ;
;          |sign_div_unsign_bkh:divider| ; 21 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 3 (0)            ; |LM75|lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider                       ;              ;
;             |alt_u_div_a4f:divider|    ; 21 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 3 (3)            ; |LM75|lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider ;              ;
;    |lpm_divide:Mod2|                   ; 59 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (0)       ; 0 (0)             ; 6 (0)            ; |LM75|lpm_divide:Mod2                                                                                 ;              ;
;       |lpm_divide_m9m:auto_generated|  ; 59 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (0)       ; 0 (0)             ; 6 (0)            ; |LM75|lpm_divide:Mod2|lpm_divide_m9m:auto_generated                                                   ;              ;
;          |sign_div_unsign_bkh:divider| ; 59 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (0)       ; 0 (0)             ; 6 (0)            ; |LM75|lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider                       ;              ;
;             |alt_u_div_a4f:divider|    ; 59 (59)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (53)      ; 0 (0)             ; 6 (6)            ; |LM75|lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider ;              ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                      ;
+----------+----------+---------------+---------------+-----------------------+-----+------+
; Name     ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------+----------+---------------+---------------+-----------------------+-----+------+
; LED1     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED2     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED3     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED4     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG[6]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG[7]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DIGIT[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DIGIT[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DIGIT[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DIGIT[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SCL      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SDA      ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; CLK      ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; rst_n    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+----------+----------+---------------+---------------+-----------------------+-----+------+


+------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                   ;
+------------------------------------+-------------------+---------+
; Source Pin / Fanout                ; Pad To Core Index ; Setting ;
+------------------------------------+-------------------+---------+
; SCL                                ;                   ;         ;
; SDA                                ;                   ;         ;
;      - I2C_master:I2C|Selector38~3 ; 0                 ; 6       ;
;      - I2C_master:I2C|Selector39~0 ; 0                 ; 6       ;
;      - I2C_master:I2C|Selector40~0 ; 0                 ; 6       ;
;      - I2C_master:I2C|Selector41~0 ; 0                 ; 6       ;
;      - I2C_master:I2C|Selector42~0 ; 0                 ; 6       ;
;      - I2C_master:I2C|Selector43~0 ; 0                 ; 6       ;
;      - I2C_master:I2C|Selector44~0 ; 0                 ; 6       ;
;      - I2C_master:I2C|Selector45~0 ; 0                 ; 6       ;
; CLK                                ;                   ;         ;
; rst_n                              ;                   ;         ;
+------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                          ;
+---------------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; Name                            ; Location           ; Fan-Out ; Usage                    ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; CLK                             ; PIN_23             ; 208     ; Clock                    ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; I2C_master:I2C|SDA~2            ; LCCOMB_X25_Y15_N22 ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; I2C_master:I2C|SDA~en           ; FF_X25_Y15_N11     ; 1       ; Output enable            ; no     ; --                   ; --               ; --                        ;
; I2C_master:I2C|counter[7]~16    ; LCCOMB_X24_Y16_N18 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; I2C_master:I2C|data[7]~0        ; LCCOMB_X25_Y16_N22 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; I2C_master:I2C|delay_reg[26]~1  ; LCCOMB_X23_Y14_N20 ; 17      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; I2C_master:I2C|ring_buffer[7]~8 ; LCCOMB_X25_Y16_N28 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; I2C_master:I2C|shift_var[1]~0   ; LCCOMB_X29_Y15_N24 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; I2C_master:I2C|state_ack~14     ; LCCOMB_X23_Y15_N24 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; I2C_master:I2C|state_no_ack~14  ; LCCOMB_X26_Y14_N12 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; I2C_master:I2C|state_read~53    ; LCCOMB_X26_Y15_N8  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; I2C_master:I2C|state_read~57    ; LCCOMB_X25_Y15_N14 ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; I2C_master:I2C|state_read~61    ; LCCOMB_X25_Y15_N2  ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; I2C_master:I2C|state_shift~19   ; LCCOMB_X24_Y16_N16 ; 5       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; I2C_master:I2C|state_start~17   ; LCCOMB_X24_Y14_N2  ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; I2C_master:I2C|state_stop~17    ; LCCOMB_X24_Y15_N16 ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; I2C_master:I2C|state~33         ; LCCOMB_X24_Y16_N6  ; 10      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; I2C_master:I2C|state~34         ; LCCOMB_X24_Y16_N2  ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; I2C_master:I2C|timer4_flag      ; FF_X23_Y14_N29     ; 21      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; I2C_master:I2C|wdone~0          ; LCCOMB_X28_Y15_N24 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; display_7_seg:display|Equal0~7  ; LCCOMB_X18_Y22_N28 ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; rst_n                           ; PIN_25             ; 15      ; Clock enable, Sync. load ; no     ; --                   ; --               ; --                        ;
; rst_n                           ; PIN_25             ; 77      ; Async. clear             ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; timer2_flag                     ; FF_X18_Y17_N5      ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
+---------------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                             ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name  ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CLK   ; PIN_23   ; 208     ; 16                                   ; Global Clock         ; GCLK2            ; --                        ;
; rst_n ; PIN_25   ; 77      ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                      ;
+----------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                       ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------------------+---------+
; I2C_master:I2C|timer4_flag                                                                                                 ; 21      ;
; I2C_master:I2C|done                                                                                                        ; 20      ;
; I2C_master:I2C|state.000001001                                                                                             ; 19      ;
; I2C_master:I2C|LessThan2~5                                                                                                 ; 19      ;
; I2C_master:I2C|delay_reg[26]~1                                                                                             ; 17      ;
; I2C_master:I2C|state_read.000000000                                                                                        ; 17      ;
; I2C_master:I2C|wdone~0                                                                                                     ; 16      ;
; rst_n~input                                                                                                                ; 14      ;
; I2C_master:I2C|state_read.000000001                                                                                        ; 13      ;
; I2C_master:I2C|state_read.000000110                                                                                        ; 13      ;
; lpm_divide:Div0|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_6_result_int[7]~10 ; 13      ;
; I2C_master:I2C|state_read.000000111                                                                                        ; 12      ;
; display_7_seg:display|digit_posn[1]                                                                                        ; 12      ;
; lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_5_result_int[5]~8  ; 12      ;
; lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_4_result_int[5]~8  ; 12      ;
; lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_3_result_int[4]~6  ; 12      ;
; I2C_master:I2C|ring_buffer[7]~8                                                                                            ; 11      ;
; I2C_master:I2C|wdone                                                                                                       ; 11      ;
; display_7_seg:display|digit_posn[0]                                                                                        ; 11      ;
; I2C_master:I2C|state_shift.000000100                                                                                       ; 10      ;
; I2C_master:I2C|LessThan0~1                                                                                                 ; 10      ;
; I2C_master:I2C|LessThan0~0                                                                                                 ; 10      ;
; I2C_master:I2C|state~33                                                                                                    ; 10      ;
; I2C_master:I2C|data[3]                                                                                                     ; 10      ;
; I2C_master:I2C|data[4]                                                                                                     ; 10      ;
; Equal0~8                                                                                                                   ; 10      ;
; display_7_seg:display|Equal0~7                                                                                             ; 10      ;
; timer2_flag                                                                                                                ; 10      ;
; I2C_master:I2C|Add0~18                                                                                                     ; 10      ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_5_result_int[5]~8  ; 10      ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_4_result_int[5]~8  ; 10      ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_3_result_int[4]~6  ; 10      ;
; lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_6_result_int[5]~8  ; 10      ;
; I2C_master:I2C|wdone~1                                                                                                     ; 9       ;
; I2C_master:I2C|state_read.000000011                                                                                        ; 9       ;
; I2C_master:I2C|counter[2]                                                                                                  ; 9       ;
; I2C_master:I2C|counter[1]                                                                                                  ; 9       ;
; SDA~input                                                                                                                  ; 8       ;
; I2C_master:I2C|counter[7]~16                                                                                               ; 8       ;
; I2C_master:I2C|state~35                                                                                                    ; 8       ;
; I2C_master:I2C|data[7]~0                                                                                                   ; 8       ;
; I2C_master:I2C|Selector38~2                                                                                                ; 8       ;
; I2C_master:I2C|state_read.000000101                                                                                        ; 8       ;
; I2C_master:I2C|state_write.000000000                                                                                       ; 8       ;
; I2C_master:I2C|no_ack_done                                                                                                 ; 8       ;
; I2C_master:I2C|data[2]                                                                                                     ; 8       ;
; I2C_master:I2C|data[5]                                                                                                     ; 8       ;
; I2C_master:I2C|data[6]                                                                                                     ; 8       ;
; display_7_seg:display|Equal0~6                                                                                             ; 8       ;
; display_7_seg:display|Equal0~5                                                                                             ; 8       ;
; display_7_seg:display|Equal0~4                                                                                             ; 8       ;
; display_7_seg:display|digit_data[3]                                                                                        ; 8       ;
; display_7_seg:display|digit_data[2]                                                                                        ; 8       ;
; display_7_seg:display|digit_data[1]                                                                                        ; 8       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_6_result_int[5]~8  ; 8       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_6_result_int[5]~8  ; 8       ;
; I2C_master:I2C|wstate.000000010                                                                                            ; 7       ;
; I2C_master:I2C|state_read.000001000                                                                                        ; 7       ;
; I2C_master:I2C|stop_done                                                                                                   ; 7       ;
; display_7_seg:display|digit_data[0]                                                                                        ; 7       ;
; I2C_master:I2C|shift_var[0]                                                                                                ; 6       ;
; I2C_master:I2C|state_start.000000011                                                                                       ; 6       ;
; I2C_master:I2C|ack_done                                                                                                    ; 6       ;
; I2C_master:I2C|state.000000000                                                                                             ; 6       ;
; I2C_master:I2C|write_done                                                                                                  ; 6       ;
; I2C_master:I2C|data[7]                                                                                                     ; 6       ;
; I2C_master:I2C|SCL~reg0                                                                                                    ; 6       ;
; I2C_master:I2C|state_shift~19                                                                                              ; 5       ;
; I2C_master:I2C|Selector7~0                                                                                                 ; 5       ;
; I2C_master:I2C|state_write.000001001                                                                                       ; 5       ;
; I2C_master:I2C|state_no_ack.000000010                                                                                      ; 5       ;
; I2C_master:I2C|state_read~40                                                                                               ; 5       ;
; I2C_master:I2C|state_stop.000000011                                                                                        ; 5       ;
; I2C_master:I2C|state_read.000000100                                                                                        ; 5       ;
; I2C_master:I2C|state_read.000000010                                                                                        ; 5       ;
; I2C_master:I2C|data[1]                                                                                                     ; 5       ;
; LED_status                                                                                                                 ; 5       ;
; I2C_master:I2C|shift_var[1]                                                                                                ; 4       ;
; I2C_master:I2C|state_write.000000011                                                                                       ; 4       ;
; I2C_master:I2C|state_stop~17                                                                                               ; 4       ;
; I2C_master:I2C|state_read~41                                                                                               ; 4       ;
; I2C_master:I2C|state_start~17                                                                                              ; 4       ;
; I2C_master:I2C|Decoder0~3                                                                                                  ; 4       ;
; I2C_master:I2C|Decoder0~1                                                                                                  ; 4       ;
; I2C_master:I2C|Selector127~1                                                                                               ; 4       ;
; I2C_master:I2C|WideOr4~0                                                                                                   ; 4       ;
; I2C_master:I2C|state_shift.000000011                                                                                       ; 4       ;
; I2C_master:I2C|wstate.000000000                                                                                            ; 4       ;
; I2C_master:I2C|shift_var[1]~0                                                                                              ; 3       ;
; I2C_master:I2C|state_write.000000111                                                                                       ; 3       ;
; I2C_master:I2C|state_write.000000110                                                                                       ; 3       ;
; I2C_master:I2C|state_write.000000101                                                                                       ; 3       ;
; I2C_master:I2C|state_write.000000100                                                                                       ; 3       ;
; I2C_master:I2C|state_write.000000001                                                                                       ; 3       ;
; I2C_master:I2C|Selector25~0                                                                                                ; 3       ;
; I2C_master:I2C|state_write.000000010                                                                                       ; 3       ;
; I2C_master:I2C|state_write.000001000                                                                                       ; 3       ;
; I2C_master:I2C|shift_var[3]                                                                                                ; 3       ;
; I2C_master:I2C|shift_var[2]                                                                                                ; 3       ;
; I2C_master:I2C|state_ack~14                                                                                                ; 3       ;
; I2C_master:I2C|state_no_ack~14                                                                                             ; 3       ;
; I2C_master:I2C|state_read~53                                                                                               ; 3       ;
; I2C_master:I2C|state_read~51                                                                                               ; 3       ;
; I2C_master:I2C|state_read~46                                                                                               ; 3       ;
; I2C_master:I2C|state_read~44                                                                                               ; 3       ;
; I2C_master:I2C|state_ack.000000010                                                                                         ; 3       ;
; I2C_master:I2C|ring_buffer~0                                                                                               ; 3       ;
; I2C_master:I2C|state.000001000                                                                                             ; 3       ;
; I2C_master:I2C|state.000000111                                                                                             ; 3       ;
; I2C_master:I2C|state.000000110                                                                                             ; 3       ;
; I2C_master:I2C|state.000000101                                                                                             ; 3       ;
; I2C_master:I2C|state.000000100                                                                                             ; 3       ;
; I2C_master:I2C|state.000000011                                                                                             ; 3       ;
; I2C_master:I2C|state.000000010                                                                                             ; 3       ;
; I2C_master:I2C|SDA~1                                                                                                       ; 3       ;
; I2C_master:I2C|state_start.000000000                                                                                       ; 3       ;
; I2C_master:I2C|state_stop.000000000                                                                                        ; 3       ;
; I2C_master:I2C|state_ack.000000000                                                                                         ; 3       ;
; I2C_master:I2C|Selector127~0                                                                                               ; 3       ;
; I2C_master:I2C|state_read~38                                                                                               ; 3       ;
; I2C_master:I2C|state_shift.000000001                                                                                       ; 3       ;
; I2C_master:I2C|LessThan2~4                                                                                                 ; 3       ;
; I2C_master:I2C|state_no_ack.000000000                                                                                      ; 3       ;
; I2C_master:I2C|state_stop.000000010                                                                                        ; 3       ;
; I2C_master:I2C|state_start.000000010                                                                                       ; 3       ;
; I2C_master:I2C|counter[7]                                                                                                  ; 3       ;
; I2C_master:I2C|counter[6]                                                                                                  ; 3       ;
; I2C_master:I2C|counter[0]                                                                                                  ; 3       ;
; I2C_master:I2C|Add3~34                                                                                                     ; 3       ;
; I2C_master:I2C|Add3~32                                                                                                     ; 3       ;
; I2C_master:I2C|Add3~30                                                                                                     ; 3       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_7_result_int[5]~8  ; 3       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_7_result_int[5]~8  ; 3       ;
; Add0~52                                                                                                                    ; 3       ;
; Add0~50                                                                                                                    ; 3       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[32]~70            ; 2       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[27]~69            ; 2       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[22]~68            ; 2       ;
; lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[27]~66            ; 2       ;
; lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[22]~65            ; 2       ;
; I2C_master:I2C|state_read~62                                                                                               ; 2       ;
; I2C_master:I2C|Selector4~0                                                                                                 ; 2       ;
; I2C_master:I2C|Selector26~2                                                                                                ; 2       ;
; I2C_master:I2C|state_read~61                                                                                               ; 2       ;
; I2C_master:I2C|state~34                                                                                                    ; 2       ;
; I2C_master:I2C|state_read~57                                                                                               ; 2       ;
; I2C_master:I2C|state_read~54                                                                                               ; 2       ;
; I2C_master:I2C|done~0                                                                                                      ; 2       ;
; I2C_master:I2C|state_read~47                                                                                               ; 2       ;
; I2C_master:I2C|state_read~42                                                                                               ; 2       ;
; I2C_master:I2C|Selector117~2                                                                                               ; 2       ;
; I2C_master:I2C|ring_buffer~7                                                                                               ; 2       ;
; I2C_master:I2C|ring_buffer[0]                                                                                              ; 2       ;
; I2C_master:I2C|ring_buffer~6                                                                                               ; 2       ;
; I2C_master:I2C|ring_buffer[1]                                                                                              ; 2       ;
; I2C_master:I2C|ring_buffer~5                                                                                               ; 2       ;
; I2C_master:I2C|ring_buffer[2]                                                                                              ; 2       ;
; I2C_master:I2C|ring_buffer~4                                                                                               ; 2       ;
; I2C_master:I2C|ring_buffer[3]                                                                                              ; 2       ;
; I2C_master:I2C|ring_buffer~3                                                                                               ; 2       ;
; I2C_master:I2C|ring_buffer[4]                                                                                              ; 2       ;
; I2C_master:I2C|ring_buffer~2                                                                                               ; 2       ;
; I2C_master:I2C|ring_buffer[5]                                                                                              ; 2       ;
; I2C_master:I2C|ring_buffer~1                                                                                               ; 2       ;
; I2C_master:I2C|ring_buffer[6]                                                                                              ; 2       ;
; I2C_master:I2C|Decoder0~0                                                                                                  ; 2       ;
; I2C_master:I2C|state.000000001                                                                                             ; 2       ;
; I2C_master:I2C|ring_buffer[7]                                                                                              ; 2       ;
; I2C_master:I2C|SDA~2                                                                                                       ; 2       ;
; I2C_master:I2C|wbuffer[7]                                                                                                  ; 2       ;
; I2C_master:I2C|state_no_ack.000000001                                                                                      ; 2       ;
; I2C_master:I2C|state_ack.000000001                                                                                         ; 2       ;
; I2C_master:I2C|wstate.000000001                                                                                            ; 2       ;
; I2C_master:I2C|state_shift.000000010                                                                                       ; 2       ;
; I2C_master:I2C|state_stop.000000001                                                                                        ; 2       ;
; I2C_master:I2C|state_start.000000001                                                                                       ; 2       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[31]~7             ; 2       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[31]~6             ; 2       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[32]~5             ; 2       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[32]~4             ; 2       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[30]~1             ; 2       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[30]~0             ; 2       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[31]~61            ; 2       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[31]~60            ; 2       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[32]~59            ; 2       ;
; I2C_master:I2C|data_lo[7]                                                                                                  ; 2       ;
; units[0]                                                                                                                   ; 2       ;
; Equal0~7                                                                                                                   ; 2       ;
; LED_pos.00100                                                                                                              ; 2       ;
; display_7_seg:display|prescaler[23]                                                                                        ; 2       ;
; display_7_seg:display|prescaler[22]                                                                                        ; 2       ;
; display_7_seg:display|prescaler[21]                                                                                        ; 2       ;
; display_7_seg:display|prescaler[20]                                                                                        ; 2       ;
; display_7_seg:display|prescaler[19]                                                                                        ; 2       ;
; display_7_seg:display|prescaler[18]                                                                                        ; 2       ;
; display_7_seg:display|prescaler[17]                                                                                        ; 2       ;
; display_7_seg:display|prescaler[16]                                                                                        ; 2       ;
; display_7_seg:display|prescaler[13]                                                                                        ; 2       ;
; display_7_seg:display|prescaler[12]                                                                                        ; 2       ;
; display_7_seg:display|prescaler[15]                                                                                        ; 2       ;
; display_7_seg:display|prescaler[14]                                                                                        ; 2       ;
; display_7_seg:display|prescaler[11]                                                                                        ; 2       ;
; display_7_seg:display|prescaler[10]                                                                                        ; 2       ;
; display_7_seg:display|prescaler[9]                                                                                         ; 2       ;
; display_7_seg:display|prescaler[8]                                                                                         ; 2       ;
; display_7_seg:display|prescaler[7]                                                                                         ; 2       ;
; display_7_seg:display|prescaler[5]                                                                                         ; 2       ;
; display_7_seg:display|prescaler[6]                                                                                         ; 2       ;
; display_7_seg:display|prescaler[4]                                                                                         ; 2       ;
; display_7_seg:display|prescaler[3]                                                                                         ; 2       ;
; display_7_seg:display|prescaler[2]                                                                                         ; 2       ;
; display_7_seg:display|prescaler[1]                                                                                         ; 2       ;
; display_7_seg:display|prescaler[0]                                                                                         ; 2       ;
; display_7_seg:display|decoder_7_seg:decoder|Equal0~0                                                                       ; 2       ;
; LED_pos.00011                                                                                                              ; 2       ;
; LED_pos.00010                                                                                                              ; 2       ;
; LED_pos.00001                                                                                                              ; 2       ;
; LED_pos.00000                                                                                                              ; 2       ;
; LED4~reg0                                                                                                                  ; 2       ;
; LED3~reg0                                                                                                                  ; 2       ;
; LED2~reg0                                                                                                                  ; 2       ;
; LED1~reg0                                                                                                                  ; 2       ;
; I2C_master:I2C|Add0~16                                                                                                     ; 2       ;
; I2C_master:I2C|Add0~14                                                                                                     ; 2       ;
; I2C_master:I2C|Add0~12                                                                                                     ; 2       ;
; I2C_master:I2C|Add0~10                                                                                                     ; 2       ;
; I2C_master:I2C|Add0~8                                                                                                      ; 2       ;
; I2C_master:I2C|Add0~6                                                                                                      ; 2       ;
; I2C_master:I2C|Add0~4                                                                                                      ; 2       ;
; I2C_master:I2C|counter[5]                                                                                                  ; 2       ;
; I2C_master:I2C|counter[4]                                                                                                  ; 2       ;
; I2C_master:I2C|counter[3]                                                                                                  ; 2       ;
; I2C_master:I2C|Add3~28                                                                                                     ; 2       ;
; I2C_master:I2C|Add3~26                                                                                                     ; 2       ;
; I2C_master:I2C|Add3~24                                                                                                     ; 2       ;
; I2C_master:I2C|Add3~22                                                                                                     ; 2       ;
; I2C_master:I2C|Add3~20                                                                                                     ; 2       ;
; I2C_master:I2C|Add3~18                                                                                                     ; 2       ;
; I2C_master:I2C|Add3~16                                                                                                     ; 2       ;
; I2C_master:I2C|Add3~14                                                                                                     ; 2       ;
; I2C_master:I2C|Add3~12                                                                                                     ; 2       ;
; I2C_master:I2C|Add3~10                                                                                                     ; 2       ;
; I2C_master:I2C|Add3~8                                                                                                      ; 2       ;
; I2C_master:I2C|Add3~6                                                                                                      ; 2       ;
; I2C_master:I2C|Add3~4                                                                                                      ; 2       ;
; I2C_master:I2C|Add3~2                                                                                                      ; 2       ;
; I2C_master:I2C|Add3~0                                                                                                      ; 2       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_5_result_int[2]~2  ; 2       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_5_result_int[1]~0  ; 2       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_4_result_int[2]~2  ; 2       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_4_result_int[1]~0  ; 2       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_3_result_int[2]~2  ; 2       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_3_result_int[1]~0  ; 2       ;
; lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_5_result_int[2]~2  ; 2       ;
; lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_5_result_int[1]~0  ; 2       ;
; lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_4_result_int[2]~2  ; 2       ;
; lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_4_result_int[1]~0  ; 2       ;
; lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_3_result_int[2]~2  ; 2       ;
; lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_3_result_int[1]~0  ; 2       ;
; Add0~48                                                                                                                    ; 2       ;
; Add0~46                                                                                                                    ; 2       ;
; Add0~44                                                                                                                    ; 2       ;
; Add0~42                                                                                                                    ; 2       ;
; Add0~40                                                                                                                    ; 2       ;
; Add0~38                                                                                                                    ; 2       ;
; Add0~36                                                                                                                    ; 2       ;
; Add0~34                                                                                                                    ; 2       ;
; Add0~32                                                                                                                    ; 2       ;
; Add0~30                                                                                                                    ; 2       ;
; Add0~28                                                                                                                    ; 2       ;
; Add0~26                                                                                                                    ; 2       ;
; Add0~24                                                                                                                    ; 2       ;
; Add0~22                                                                                                                    ; 2       ;
; Add0~20                                                                                                                    ; 2       ;
; Add0~18                                                                                                                    ; 2       ;
; Add0~16                                                                                                                    ; 2       ;
; Add0~14                                                                                                                    ; 2       ;
; Add0~12                                                                                                                    ; 2       ;
; Add0~10                                                                                                                    ; 2       ;
; Add0~8                                                                                                                     ; 2       ;
; Add0~6                                                                                                                     ; 2       ;
; Add0~4                                                                                                                     ; 2       ;
; Add0~2                                                                                                                     ; 2       ;
; Add0~0                                                                                                                     ; 2       ;
; I2C_master:I2C|state_shift.000000000~0                                                                                     ; 1       ;
; I2C_master:I2C|state.000000001~0                                                                                           ; 1       ;
; I2C_master:I2C|state_start.000000000~0                                                                                     ; 1       ;
; I2C_master:I2C|state_no_ack.000000001~0                                                                                    ; 1       ;
; I2C_master:I2C|state_stop.000000000~0                                                                                      ; 1       ;
; I2C_master:I2C|state_ack.000000000~0                                                                                       ; 1       ;
; I2C_master:I2C|state_ack.000000001~0                                                                                       ; 1       ;
; I2C_master:I2C|state_shift.000000001~0                                                                                     ; 1       ;
; I2C_master:I2C|state.000000000~0                                                                                           ; 1       ;
; I2C_master:I2C|state_read.000000001~0                                                                                      ; 1       ;
; I2C_master:I2C|state_no_ack.000000000~0                                                                                    ; 1       ;
; I2C_master:I2C|state_stop.000000001~0                                                                                      ; 1       ;
; I2C_master:I2C|state_start.000000001~0                                                                                     ; 1       ;
; thousands[1]~1                                                                                                             ; 1       ;
; thousands[0]~0                                                                                                             ; 1       ;
; hundreds[0]~0                                                                                                              ; 1       ;
; display_7_seg:display|digit_posn[0]~1                                                                                      ; 1       ;
; LED_pos.00001~0                                                                                                            ; 1       ;
; LED_pos.00000~0                                                                                                            ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[23]~67            ; 1       ;
; lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[32]~67            ; 1       ;
; lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[23]~64            ; 1       ;
; I2C_master:I2C|Selector117~3                                                                                               ; 1       ;
; I2C_master:I2C|state_read~63                                                                                               ; 1       ;
; I2C_master:I2C|Selector118~2                                                                                               ; 1       ;
; I2C_master:I2C|Selector68~14                                                                                               ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[33]~66            ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[28]~65            ; 1       ;
; lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[33]~63            ; 1       ;
; lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[28]~62            ; 1       ;
; timer2_reg~11                                                                                                              ; 1       ;
; display_7_seg:display|Selector3~3                                                                                          ; 1       ;
; I2C_master:I2C|state_write~41                                                                                              ; 1       ;
; I2C_master:I2C|state_write~40                                                                                              ; 1       ;
; I2C_master:I2C|state_write~39                                                                                              ; 1       ;
; I2C_master:I2C|state_write~38                                                                                              ; 1       ;
; I2C_master:I2C|Selector8~0                                                                                                 ; 1       ;
; I2C_master:I2C|state_write~37                                                                                              ; 1       ;
; I2C_master:I2C|state_write~36                                                                                              ; 1       ;
; I2C_master:I2C|Selector23~0                                                                                                ; 1       ;
; I2C_master:I2C|Selector26~4                                                                                                ; 1       ;
; I2C_master:I2C|Selector26~3                                                                                                ; 1       ;
; I2C_master:I2C|Selector24~0                                                                                                ; 1       ;
; I2C_master:I2C|Selector26~1                                                                                                ; 1       ;
; I2C_master:I2C|Selector26~0                                                                                                ; 1       ;
; I2C_master:I2C|Selector25~1                                                                                                ; 1       ;
; I2C_master:I2C|state_write~35                                                                                              ; 1       ;
; I2C_master:I2C|wstate~14                                                                                                   ; 1       ;
; I2C_master:I2C|Selector127~9                                                                                               ; 1       ;
; I2C_master:I2C|state_write~34                                                                                              ; 1       ;
; I2C_master:I2C|timer4_reg~8                                                                                                ; 1       ;
; I2C_master:I2C|timer4_reg~7                                                                                                ; 1       ;
; I2C_master:I2C|timer4_reg~6                                                                                                ; 1       ;
; I2C_master:I2C|timer4_reg~5                                                                                                ; 1       ;
; I2C_master:I2C|timer4_reg~4                                                                                                ; 1       ;
; I2C_master:I2C|timer4_reg~3                                                                                                ; 1       ;
; I2C_master:I2C|timer4_reg~2                                                                                                ; 1       ;
; I2C_master:I2C|timer4_reg~1                                                                                                ; 1       ;
; I2C_master:I2C|timer4_reg~0                                                                                                ; 1       ;
; I2C_master:I2C|state~43                                                                                                    ; 1       ;
; I2C_master:I2C|state~42                                                                                                    ; 1       ;
; I2C_master:I2C|state~41                                                                                                    ; 1       ;
; I2C_master:I2C|state~40                                                                                                    ; 1       ;
; I2C_master:I2C|state~39                                                                                                    ; 1       ;
; I2C_master:I2C|state~38                                                                                                    ; 1       ;
; I2C_master:I2C|state~37                                                                                                    ; 1       ;
; I2C_master:I2C|wbuffer[7]~4                                                                                                ; 1       ;
; I2C_master:I2C|wbuffer[7]~3                                                                                                ; 1       ;
; I2C_master:I2C|wbuffer[7]~2                                                                                                ; 1       ;
; I2C_master:I2C|wbuffer[7]~1                                                                                                ; 1       ;
; I2C_master:I2C|Selector80~1                                                                                                ; 1       ;
; I2C_master:I2C|Selector80~0                                                                                                ; 1       ;
; I2C_master:I2C|state_read~60                                                                                               ; 1       ;
; I2C_master:I2C|state_read~59                                                                                               ; 1       ;
; I2C_master:I2C|state_read~58                                                                                               ; 1       ;
; I2C_master:I2C|state_shift.000000000                                                                                       ; 1       ;
; I2C_master:I2C|state~36                                                                                                    ; 1       ;
; I2C_master:I2C|Selector84~0                                                                                                ; 1       ;
; I2C_master:I2C|state_read.000001000~0                                                                                      ; 1       ;
; I2C_master:I2C|delay_reg~17                                                                                                ; 1       ;
; I2C_master:I2C|delay_reg~16                                                                                                ; 1       ;
; I2C_master:I2C|delay_reg~15                                                                                                ; 1       ;
; I2C_master:I2C|delay_reg~14                                                                                                ; 1       ;
; I2C_master:I2C|delay_reg~13                                                                                                ; 1       ;
; I2C_master:I2C|delay_reg~12                                                                                                ; 1       ;
; I2C_master:I2C|delay_reg~11                                                                                                ; 1       ;
; I2C_master:I2C|delay_reg~10                                                                                                ; 1       ;
; I2C_master:I2C|delay_reg~9                                                                                                 ; 1       ;
; I2C_master:I2C|delay_reg~8                                                                                                 ; 1       ;
; I2C_master:I2C|delay_reg~7                                                                                                 ; 1       ;
; I2C_master:I2C|delay_reg~6                                                                                                 ; 1       ;
; I2C_master:I2C|delay_reg~5                                                                                                 ; 1       ;
; I2C_master:I2C|delay_reg~4                                                                                                 ; 1       ;
; I2C_master:I2C|delay_reg~3                                                                                                 ; 1       ;
; I2C_master:I2C|delay_reg~2                                                                                                 ; 1       ;
; I2C_master:I2C|delay_reg~0                                                                                                 ; 1       ;
; I2C_master:I2C|wstate.000000000~0                                                                                          ; 1       ;
; I2C_master:I2C|state_write~33                                                                                              ; 1       ;
; I2C_master:I2C|write_done~2                                                                                                ; 1       ;
; I2C_master:I2C|write_done~1                                                                                                ; 1       ;
; I2C_master:I2C|write_done~0                                                                                                ; 1       ;
; I2C_master:I2C|Selector6~0                                                                                                 ; 1       ;
; I2C_master:I2C|state_read~56                                                                                               ; 1       ;
; I2C_master:I2C|state_read~55                                                                                               ; 1       ;
; I2C_master:I2C|state_read~52                                                                                               ; 1       ;
; I2C_master:I2C|state_read~50                                                                                               ; 1       ;
; I2C_master:I2C|state_read~49                                                                                               ; 1       ;
; I2C_master:I2C|state_read~48                                                                                               ; 1       ;
; I2C_master:I2C|state_read.000000000~0                                                                                      ; 1       ;
; I2C_master:I2C|state_read~45                                                                                               ; 1       ;
; I2C_master:I2C|state_read~43                                                                                               ; 1       ;
; I2C_master:I2C|state_read~39                                                                                               ; 1       ;
; I2C_master:I2C|LessThan0~2                                                                                                 ; 1       ;
; I2C_master:I2C|timer4_reg[8]                                                                                               ; 1       ;
; I2C_master:I2C|timer4_reg[7]                                                                                               ; 1       ;
; I2C_master:I2C|timer4_reg[6]                                                                                               ; 1       ;
; I2C_master:I2C|timer4_reg[5]                                                                                               ; 1       ;
; I2C_master:I2C|timer4_reg[4]                                                                                               ; 1       ;
; I2C_master:I2C|timer4_reg[3]                                                                                               ; 1       ;
; I2C_master:I2C|timer4_reg[0]                                                                                               ; 1       ;
; I2C_master:I2C|timer4_reg[1]                                                                                               ; 1       ;
; I2C_master:I2C|timer4_reg[2]                                                                                               ; 1       ;
; I2C_master:I2C|data_lo[7]~0                                                                                                ; 1       ;
; I2C_master:I2C|Selector45~0                                                                                                ; 1       ;
; I2C_master:I2C|Decoder0~10                                                                                                 ; 1       ;
; I2C_master:I2C|Selector44~0                                                                                                ; 1       ;
; I2C_master:I2C|Decoder0~9                                                                                                  ; 1       ;
; I2C_master:I2C|Selector43~0                                                                                                ; 1       ;
; I2C_master:I2C|Decoder0~8                                                                                                  ; 1       ;
; I2C_master:I2C|Selector42~0                                                                                                ; 1       ;
; I2C_master:I2C|Decoder0~7                                                                                                  ; 1       ;
; I2C_master:I2C|Selector41~0                                                                                                ; 1       ;
; I2C_master:I2C|Decoder0~6                                                                                                  ; 1       ;
; I2C_master:I2C|Selector40~0                                                                                                ; 1       ;
; I2C_master:I2C|Decoder0~5                                                                                                  ; 1       ;
; I2C_master:I2C|Selector39~0                                                                                                ; 1       ;
; I2C_master:I2C|Decoder0~4                                                                                                  ; 1       ;
; I2C_master:I2C|Selector38~3                                                                                                ; 1       ;
; I2C_master:I2C|Decoder0~2                                                                                                  ; 1       ;
; I2C_master:I2C|Selector38~1                                                                                                ; 1       ;
; I2C_master:I2C|Selector38~0                                                                                                ; 1       ;
; I2C_master:I2C|Selector124~0                                                                                               ; 1       ;
; I2C_master:I2C|Selector127~8                                                                                               ; 1       ;
; I2C_master:I2C|Selector127~7                                                                                               ; 1       ;
; I2C_master:I2C|Selector127~6                                                                                               ; 1       ;
; I2C_master:I2C|Selector127~5                                                                                               ; 1       ;
; I2C_master:I2C|Selector127~4                                                                                               ; 1       ;
; I2C_master:I2C|Selector127~3                                                                                               ; 1       ;
; I2C_master:I2C|Selector127~2                                                                                               ; 1       ;
; I2C_master:I2C|Selector125~1                                                                                               ; 1       ;
; I2C_master:I2C|Selector125~0                                                                                               ; 1       ;
; I2C_master:I2C|SCL~11                                                                                                      ; 1       ;
; I2C_master:I2C|Selector68~13                                                                                               ; 1       ;
; I2C_master:I2C|Selector68~12                                                                                               ; 1       ;
; I2C_master:I2C|Selector68~11                                                                                               ; 1       ;
; I2C_master:I2C|Selector68~10                                                                                               ; 1       ;
; I2C_master:I2C|SCL~10                                                                                                      ; 1       ;
; I2C_master:I2C|Selector68~9                                                                                                ; 1       ;
; I2C_master:I2C|Selector68~8                                                                                                ; 1       ;
; I2C_master:I2C|SCL~9                                                                                                       ; 1       ;
; I2C_master:I2C|SCL~8                                                                                                       ; 1       ;
; I2C_master:I2C|Selector68~7                                                                                                ; 1       ;
; I2C_master:I2C|LessThan2~3                                                                                                 ; 1       ;
; I2C_master:I2C|LessThan2~2                                                                                                 ; 1       ;
; I2C_master:I2C|LessThan2~1                                                                                                 ; 1       ;
; I2C_master:I2C|LessThan2~0                                                                                                 ; 1       ;
; I2C_master:I2C|delay_reg[0]                                                                                                ; 1       ;
; I2C_master:I2C|delay_reg[1]                                                                                                ; 1       ;
; I2C_master:I2C|delay_reg[2]                                                                                                ; 1       ;
; I2C_master:I2C|delay_reg[3]                                                                                                ; 1       ;
; I2C_master:I2C|delay_reg[4]                                                                                                ; 1       ;
; I2C_master:I2C|delay_reg[5]                                                                                                ; 1       ;
; I2C_master:I2C|delay_reg[6]                                                                                                ; 1       ;
; I2C_master:I2C|delay_reg[7]                                                                                                ; 1       ;
; I2C_master:I2C|delay_reg[8]                                                                                                ; 1       ;
; I2C_master:I2C|delay_reg[9]                                                                                                ; 1       ;
; I2C_master:I2C|delay_reg[10]                                                                                               ; 1       ;
; I2C_master:I2C|delay_reg[11]                                                                                               ; 1       ;
; I2C_master:I2C|delay_reg[12]                                                                                               ; 1       ;
; I2C_master:I2C|delay_reg[13]                                                                                               ; 1       ;
; I2C_master:I2C|delay_reg[14]                                                                                               ; 1       ;
; I2C_master:I2C|delay_reg[15]                                                                                               ; 1       ;
; I2C_master:I2C|delay_reg[16]                                                                                               ; 1       ;
; I2C_master:I2C|Selector68~6                                                                                                ; 1       ;
; I2C_master:I2C|Selector68~5                                                                                                ; 1       ;
; I2C_master:I2C|Selector68~4                                                                                                ; 1       ;
; I2C_master:I2C|Selector68~3                                                                                                ; 1       ;
; I2C_master:I2C|Selector68~2                                                                                                ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[38]~10            ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[38]~64            ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[37]~63            ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[37]~9             ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[36]~8             ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[33]~3             ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[33]~2             ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[36]~62            ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[33]~58            ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[30]~57            ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[30]~56            ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[25]~55            ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[25]~54            ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[26]~53            ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[26]~52            ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[27]~51            ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[28]~50            ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[20]~49            ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[20]~48            ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[21]~47            ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[21]~46            ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[22]~45            ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[23]~44            ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[15]~43            ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[15]~42            ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[16]~41            ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[16]~40            ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[17]~39            ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[17]~38            ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[18]~37            ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[18]~36            ; 1       ;
; lpm_divide:Div0|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[49]~11            ; 1       ;
; lpm_divide:Div0|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[49]~10            ; 1       ;
; lpm_divide:Div0|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[50]~9             ; 1       ;
; lpm_divide:Div0|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[50]~8             ; 1       ;
; lpm_divide:Div0|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[51]~7             ; 1       ;
; lpm_divide:Div0|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[51]~6             ; 1       ;
; lpm_divide:Div0|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[52]~5             ; 1       ;
; lpm_divide:Div0|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[52]~4             ; 1       ;
; lpm_divide:Div0|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[53]~3             ; 1       ;
; lpm_divide:Div0|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[53]~2             ; 1       ;
; lpm_divide:Div0|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[54]~1             ; 1       ;
; lpm_divide:Div0|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[54]~0             ; 1       ;
; I2C_master:I2C|data[0]                                                                                                     ; 1       ;
; lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[30]~61            ; 1       ;
; lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[30]~60            ; 1       ;
; lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[31]~59            ; 1       ;
; lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[31]~58            ; 1       ;
; lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[32]~57            ; 1       ;
; lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[33]~56            ; 1       ;
; lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[25]~55            ; 1       ;
; lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[25]~54            ; 1       ;
; lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[26]~53            ; 1       ;
; lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[26]~52            ; 1       ;
; lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[27]~51            ; 1       ;
; lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[28]~50            ; 1       ;
; lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[20]~49            ; 1       ;
; lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[20]~48            ; 1       ;
; lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[21]~47            ; 1       ;
; lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[21]~46            ; 1       ;
; lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[22]~45            ; 1       ;
; lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[23]~44            ; 1       ;
; lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[15]~43            ; 1       ;
; lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[15]~42            ; 1       ;
; lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[16]~41            ; 1       ;
; lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[16]~40            ; 1       ;
; lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[17]~39            ; 1       ;
; lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[17]~38            ; 1       ;
; lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[18]~37            ; 1       ;
; lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[18]~36            ; 1       ;
; timer2_reg~10                                                                                                              ; 1       ;
; timer2_reg~9                                                                                                               ; 1       ;
; timer2_reg~8                                                                                                               ; 1       ;
; timer2_reg~7                                                                                                               ; 1       ;
; timer2_reg~6                                                                                                               ; 1       ;
; timer2_reg~5                                                                                                               ; 1       ;
; timer2_reg~4                                                                                                               ; 1       ;
; timer2_reg~3                                                                                                               ; 1       ;
; timer2_reg~2                                                                                                               ; 1       ;
; I2C_master:I2C|SDA~en                                                                                                      ; 1       ;
; I2C_master:I2C|SDA~reg0                                                                                                    ; 1       ;
; display_7_seg:display|prescaler~6                                                                                          ; 1       ;
; display_7_seg:display|prescaler~5                                                                                          ; 1       ;
; display_7_seg:display|prescaler~4                                                                                          ; 1       ;
; display_7_seg:display|prescaler~3                                                                                          ; 1       ;
; display_7_seg:display|prescaler~2                                                                                          ; 1       ;
; display_7_seg:display|prescaler~1                                                                                          ; 1       ;
; display_7_seg:display|prescaler~0                                                                                          ; 1       ;
; display_7_seg:display|digit_posn[1]~0                                                                                      ; 1       ;
; display_7_seg:display|Selector1~0                                                                                          ; 1       ;
; hundreds[3]                                                                                                                ; 1       ;
; tens[3]                                                                                                                    ; 1       ;
; display_7_seg:display|Selector2~1                                                                                          ; 1       ;
; display_7_seg:display|Selector2~0                                                                                          ; 1       ;
; tens[2]                                                                                                                    ; 1       ;
; hundreds[2]                                                                                                                ; 1       ;
; hundreds[1]                                                                                                                ; 1       ;
; display_7_seg:display|Selector3~2                                                                                          ; 1       ;
; tens[1]                                                                                                                    ; 1       ;
; thousands[1]                                                                                                               ; 1       ;
; display_7_seg:display|Selector4~1                                                                                          ; 1       ;
; thousands[0]                                                                                                               ; 1       ;
; display_7_seg:display|Selector4~0                                                                                          ; 1       ;
; tens[0]                                                                                                                    ; 1       ;
; hundreds[0]                                                                                                                ; 1       ;
; Equal0~6                                                                                                                   ; 1       ;
; Equal0~5                                                                                                                   ; 1       ;
; Equal0~4                                                                                                                   ; 1       ;
; Equal0~3                                                                                                                   ; 1       ;
; Equal0~2                                                                                                                   ; 1       ;
; Equal0~1                                                                                                                   ; 1       ;
; Equal0~0                                                                                                                   ; 1       ;
; timer2_reg[26]                                                                                                             ; 1       ;
; timer2_reg[0]                                                                                                              ; 1       ;
; timer2_reg[1]                                                                                                              ; 1       ;
; timer2_reg[2]                                                                                                              ; 1       ;
; timer2_reg[3]                                                                                                              ; 1       ;
; timer2_reg[4]                                                                                                              ; 1       ;
; timer2_reg[5]                                                                                                              ; 1       ;
; timer2_reg[6]                                                                                                              ; 1       ;
; timer2_reg[7]                                                                                                              ; 1       ;
; timer2_reg[8]                                                                                                              ; 1       ;
; timer2_reg[9]                                                                                                              ; 1       ;
; timer2_reg[10]                                                                                                             ; 1       ;
; timer2_reg[11]                                                                                                             ; 1       ;
; timer2_reg[12]                                                                                                             ; 1       ;
; timer2_reg[13]                                                                                                             ; 1       ;
; timer2_reg[14]                                                                                                             ; 1       ;
; timer2_reg[15]                                                                                                             ; 1       ;
; timer2_reg[16]                                                                                                             ; 1       ;
; timer2_reg[17]                                                                                                             ; 1       ;
; timer2_reg[18]                                                                                                             ; 1       ;
; timer2_reg[19]                                                                                                             ; 1       ;
; timer2_reg[20]                                                                                                             ; 1       ;
; timer2_reg[21]                                                                                                             ; 1       ;
; timer2_reg[22]                                                                                                             ; 1       ;
; timer2_reg[23]                                                                                                             ; 1       ;
; timer2_reg[24]                                                                                                             ; 1       ;
; timer2_reg[25]                                                                                                             ; 1       ;
; LED_status~1                                                                                                               ; 1       ;
; display_7_seg:display|Decoder0~2                                                                                           ; 1       ;
; display_7_seg:display|Decoder0~1                                                                                           ; 1       ;
; display_7_seg:display|Equal0~3                                                                                             ; 1       ;
; display_7_seg:display|Equal0~2                                                                                             ; 1       ;
; display_7_seg:display|Equal0~1                                                                                             ; 1       ;
; display_7_seg:display|Equal0~0                                                                                             ; 1       ;
; display_7_seg:display|Decoder0~0                                                                                           ; 1       ;
; display_7_seg:display|decoder_7_seg:decoder|Mux0~0                                                                         ; 1       ;
; display_7_seg:display|decoder_7_seg:decoder|WideOr0~0                                                                      ; 1       ;
; display_7_seg:display|decoder_7_seg:decoder|WideOr1~0                                                                      ; 1       ;
; display_7_seg:display|decoder_7_seg:decoder|WideOr2~0                                                                      ; 1       ;
; display_7_seg:display|decoder_7_seg:decoder|WideOr3~0                                                                      ; 1       ;
; display_7_seg:display|decoder_7_seg:decoder|WideOr4~0                                                                      ; 1       ;
; display_7_seg:display|decoder_7_seg:decoder|WideOr5~0                                                                      ; 1       ;
; display_7_seg:display|decoder_7_seg:decoder|WideOr6~0                                                                      ; 1       ;
; LED4~1                                                                                                                     ; 1       ;
; LED3~1                                                                                                                     ; 1       ;
; LED2~1                                                                                                                     ; 1       ;
; LED1~1                                                                                                                     ; 1       ;
; display_7_seg:display|DIGIT[3]                                                                                             ; 1       ;
; display_7_seg:display|DIGIT[2]                                                                                             ; 1       ;
; display_7_seg:display|DIGIT[1]                                                                                             ; 1       ;
; display_7_seg:display|DIGIT[0]                                                                                             ; 1       ;
; display_7_seg:display|decoder_7_seg:decoder|SEG[7]                                                                         ; 1       ;
; display_7_seg:display|decoder_7_seg:decoder|SEG[6]                                                                         ; 1       ;
; display_7_seg:display|decoder_7_seg:decoder|SEG[5]                                                                         ; 1       ;
; display_7_seg:display|decoder_7_seg:decoder|SEG[4]                                                                         ; 1       ;
; display_7_seg:display|decoder_7_seg:decoder|SEG[3]                                                                         ; 1       ;
; display_7_seg:display|decoder_7_seg:decoder|SEG[2]                                                                         ; 1       ;
; display_7_seg:display|decoder_7_seg:decoder|SEG[1]                                                                         ; 1       ;
; display_7_seg:display|decoder_7_seg:decoder|SEG[0]                                                                         ; 1       ;
; I2C_master:I2C|counter[7]~23                                                                                               ; 1       ;
; I2C_master:I2C|counter[6]~22                                                                                               ; 1       ;
; I2C_master:I2C|counter[6]~21                                                                                               ; 1       ;
; I2C_master:I2C|counter[5]~20                                                                                               ; 1       ;
; I2C_master:I2C|counter[5]~19                                                                                               ; 1       ;
; I2C_master:I2C|counter[4]~18                                                                                               ; 1       ;
; I2C_master:I2C|counter[4]~17                                                                                               ; 1       ;
; I2C_master:I2C|counter[3]~15                                                                                               ; 1       ;
; I2C_master:I2C|counter[3]~14                                                                                               ; 1       ;
; I2C_master:I2C|counter[2]~13                                                                                               ; 1       ;
; I2C_master:I2C|counter[2]~12                                                                                               ; 1       ;
; I2C_master:I2C|counter[1]~11                                                                                               ; 1       ;
; I2C_master:I2C|counter[1]~10                                                                                               ; 1       ;
; I2C_master:I2C|counter[0]~9                                                                                                ; 1       ;
; I2C_master:I2C|counter[0]~8                                                                                                ; 1       ;
; I2C_master:I2C|Add0~17                                                                                                     ; 1       ;
; I2C_master:I2C|Add0~15                                                                                                     ; 1       ;
; I2C_master:I2C|Add0~13                                                                                                     ; 1       ;
; I2C_master:I2C|Add0~11                                                                                                     ; 1       ;
; I2C_master:I2C|Add0~9                                                                                                      ; 1       ;
; I2C_master:I2C|Add0~7                                                                                                      ; 1       ;
; I2C_master:I2C|Add0~5                                                                                                      ; 1       ;
; I2C_master:I2C|Add0~3                                                                                                      ; 1       ;
; I2C_master:I2C|Add0~2                                                                                                      ; 1       ;
; I2C_master:I2C|Add0~1                                                                                                      ; 1       ;
; I2C_master:I2C|Add0~0                                                                                                      ; 1       ;
; I2C_master:I2C|Add3~33                                                                                                     ; 1       ;
; I2C_master:I2C|Add3~31                                                                                                     ; 1       ;
; I2C_master:I2C|Add3~29                                                                                                     ; 1       ;
; I2C_master:I2C|Add3~27                                                                                                     ; 1       ;
; I2C_master:I2C|Add3~25                                                                                                     ; 1       ;
; I2C_master:I2C|Add3~23                                                                                                     ; 1       ;
; I2C_master:I2C|Add3~21                                                                                                     ; 1       ;
; I2C_master:I2C|Add3~19                                                                                                     ; 1       ;
; I2C_master:I2C|Add3~17                                                                                                     ; 1       ;
; I2C_master:I2C|Add3~15                                                                                                     ; 1       ;
; I2C_master:I2C|Add3~13                                                                                                     ; 1       ;
; I2C_master:I2C|Add3~11                                                                                                     ; 1       ;
; I2C_master:I2C|Add3~9                                                                                                      ; 1       ;
; I2C_master:I2C|Add3~7                                                                                                      ; 1       ;
; I2C_master:I2C|Add3~5                                                                                                      ; 1       ;
; I2C_master:I2C|Add3~3                                                                                                      ; 1       ;
; I2C_master:I2C|Add3~1                                                                                                      ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_7_result_int[4]~7  ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_7_result_int[3]~5  ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_7_result_int[3]~4  ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_7_result_int[2]~3  ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_7_result_int[2]~2  ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_7_result_int[1]~1  ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_7_result_int[1]~0  ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_6_result_int[4]~7  ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_6_result_int[3]~5  ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_6_result_int[3]~4  ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_6_result_int[2]~3  ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_6_result_int[2]~2  ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_6_result_int[1]~1  ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_6_result_int[1]~0  ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_7_result_int[4]~7  ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_7_result_int[3]~5  ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_7_result_int[3]~4  ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_7_result_int[2]~3  ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_7_result_int[2]~2  ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_7_result_int[1]~1  ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_7_result_int[1]~0  ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_6_result_int[4]~7  ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_6_result_int[3]~5  ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_6_result_int[3]~4  ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_6_result_int[2]~3  ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_6_result_int[2]~2  ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_6_result_int[1]~1  ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_6_result_int[1]~0  ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_5_result_int[4]~7  ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_5_result_int[3]~5  ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_5_result_int[3]~4  ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_5_result_int[2]~3  ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_5_result_int[1]~1  ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_4_result_int[4]~7  ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_4_result_int[3]~5  ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_4_result_int[3]~4  ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_4_result_int[2]~3  ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_4_result_int[1]~1  ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_3_result_int[3]~5  ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_3_result_int[3]~4  ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_3_result_int[2]~3  ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_3_result_int[1]~1  ; 1       ;
; lpm_divide:Div0|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_7_result_int[8]~12 ; 1       ;
; lpm_divide:Div0|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_7_result_int[7]~11 ; 1       ;
; lpm_divide:Div0|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_7_result_int[6]~9  ; 1       ;
; lpm_divide:Div0|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_7_result_int[5]~7  ; 1       ;
; lpm_divide:Div0|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_7_result_int[4]~5  ; 1       ;
; lpm_divide:Div0|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_7_result_int[3]~3  ; 1       ;
; lpm_divide:Div0|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_7_result_int[2]~1  ; 1       ;
; lpm_divide:Div0|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_6_result_int[6]~9  ; 1       ;
; lpm_divide:Div0|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_6_result_int[6]~8  ; 1       ;
; lpm_divide:Div0|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_6_result_int[5]~7  ; 1       ;
; lpm_divide:Div0|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_6_result_int[5]~6  ; 1       ;
; lpm_divide:Div0|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_6_result_int[4]~5  ; 1       ;
; lpm_divide:Div0|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_6_result_int[4]~4  ; 1       ;
; lpm_divide:Div0|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_6_result_int[3]~3  ; 1       ;
; lpm_divide:Div0|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_6_result_int[3]~2  ; 1       ;
; lpm_divide:Div0|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_6_result_int[2]~1  ; 1       ;
; lpm_divide:Div0|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_6_result_int[2]~0  ; 1       ;
; lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_7_result_int[5]~8  ; 1       ;
; lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_7_result_int[4]~7  ; 1       ;
; lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_7_result_int[3]~5  ; 1       ;
; lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_7_result_int[2]~3  ; 1       ;
; lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_7_result_int[1]~1  ; 1       ;
; lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_6_result_int[4]~7  ; 1       ;
; lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_6_result_int[3]~5  ; 1       ;
; lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_6_result_int[3]~4  ; 1       ;
; lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_6_result_int[2]~3  ; 1       ;
; lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_6_result_int[2]~2  ; 1       ;
; lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_6_result_int[1]~1  ; 1       ;
; lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_6_result_int[1]~0  ; 1       ;
; lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_5_result_int[4]~7  ; 1       ;
; lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_5_result_int[3]~5  ; 1       ;
; lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_5_result_int[3]~4  ; 1       ;
; lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_5_result_int[2]~3  ; 1       ;
; lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_5_result_int[1]~1  ; 1       ;
; lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_4_result_int[4]~7  ; 1       ;
; lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_4_result_int[3]~5  ; 1       ;
; lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_4_result_int[3]~4  ; 1       ;
; lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_4_result_int[2]~3  ; 1       ;
; lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_4_result_int[1]~1  ; 1       ;
; lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_3_result_int[3]~5  ; 1       ;
; lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_3_result_int[3]~4  ; 1       ;
; lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_3_result_int[2]~3  ; 1       ;
; lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_3_result_int[1]~1  ; 1       ;
; display_7_seg:display|Add0~46                                                                                              ; 1       ;
; display_7_seg:display|Add0~45                                                                                              ; 1       ;
; display_7_seg:display|Add0~44                                                                                              ; 1       ;
; display_7_seg:display|Add0~43                                                                                              ; 1       ;
; display_7_seg:display|Add0~42                                                                                              ; 1       ;
; display_7_seg:display|Add0~41                                                                                              ; 1       ;
; display_7_seg:display|Add0~40                                                                                              ; 1       ;
; display_7_seg:display|Add0~39                                                                                              ; 1       ;
; display_7_seg:display|Add0~38                                                                                              ; 1       ;
; display_7_seg:display|Add0~37                                                                                              ; 1       ;
; display_7_seg:display|Add0~36                                                                                              ; 1       ;
; display_7_seg:display|Add0~35                                                                                              ; 1       ;
; display_7_seg:display|Add0~34                                                                                              ; 1       ;
; display_7_seg:display|Add0~33                                                                                              ; 1       ;
; display_7_seg:display|Add0~32                                                                                              ; 1       ;
; display_7_seg:display|Add0~31                                                                                              ; 1       ;
; display_7_seg:display|Add0~30                                                                                              ; 1       ;
; display_7_seg:display|Add0~29                                                                                              ; 1       ;
; display_7_seg:display|Add0~28                                                                                              ; 1       ;
; display_7_seg:display|Add0~27                                                                                              ; 1       ;
; display_7_seg:display|Add0~26                                                                                              ; 1       ;
; display_7_seg:display|Add0~25                                                                                              ; 1       ;
; display_7_seg:display|Add0~24                                                                                              ; 1       ;
; display_7_seg:display|Add0~23                                                                                              ; 1       ;
; display_7_seg:display|Add0~22                                                                                              ; 1       ;
; display_7_seg:display|Add0~21                                                                                              ; 1       ;
; display_7_seg:display|Add0~20                                                                                              ; 1       ;
; display_7_seg:display|Add0~19                                                                                              ; 1       ;
; display_7_seg:display|Add0~18                                                                                              ; 1       ;
; display_7_seg:display|Add0~17                                                                                              ; 1       ;
; display_7_seg:display|Add0~16                                                                                              ; 1       ;
; display_7_seg:display|Add0~15                                                                                              ; 1       ;
; display_7_seg:display|Add0~14                                                                                              ; 1       ;
; display_7_seg:display|Add0~13                                                                                              ; 1       ;
; display_7_seg:display|Add0~12                                                                                              ; 1       ;
; display_7_seg:display|Add0~11                                                                                              ; 1       ;
; display_7_seg:display|Add0~10                                                                                              ; 1       ;
; display_7_seg:display|Add0~9                                                                                               ; 1       ;
; display_7_seg:display|Add0~8                                                                                               ; 1       ;
; display_7_seg:display|Add0~7                                                                                               ; 1       ;
; display_7_seg:display|Add0~6                                                                                               ; 1       ;
; display_7_seg:display|Add0~5                                                                                               ; 1       ;
; display_7_seg:display|Add0~4                                                                                               ; 1       ;
; display_7_seg:display|Add0~3                                                                                               ; 1       ;
; display_7_seg:display|Add0~2                                                                                               ; 1       ;
; display_7_seg:display|Add0~1                                                                                               ; 1       ;
; display_7_seg:display|Add0~0                                                                                               ; 1       ;
; Add0~51                                                                                                                    ; 1       ;
; Add0~49                                                                                                                    ; 1       ;
; Add0~47                                                                                                                    ; 1       ;
; Add0~45                                                                                                                    ; 1       ;
; Add0~43                                                                                                                    ; 1       ;
; Add0~41                                                                                                                    ; 1       ;
; Add0~39                                                                                                                    ; 1       ;
; Add0~37                                                                                                                    ; 1       ;
; Add0~35                                                                                                                    ; 1       ;
; Add0~33                                                                                                                    ; 1       ;
; Add0~31                                                                                                                    ; 1       ;
; Add0~29                                                                                                                    ; 1       ;
; Add0~27                                                                                                                    ; 1       ;
; Add0~25                                                                                                                    ; 1       ;
; Add0~23                                                                                                                    ; 1       ;
; Add0~21                                                                                                                    ; 1       ;
; Add0~19                                                                                                                    ; 1       ;
; Add0~17                                                                                                                    ; 1       ;
; Add0~15                                                                                                                    ; 1       ;
; Add0~13                                                                                                                    ; 1       ;
; Add0~11                                                                                                                    ; 1       ;
; Add0~9                                                                                                                     ; 1       ;
; Add0~7                                                                                                                     ; 1       ;
; Add0~5                                                                                                                     ; 1       ;
; Add0~3                                                                                                                     ; 1       ;
; Add0~1                                                                                                                     ; 1       ;
+----------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 442 / 32,401 ( 1 % )   ;
; C16 interconnects           ; 4 / 1,326 ( < 1 % )    ;
; C4 interconnects            ; 134 / 21,816 ( < 1 % ) ;
; Direct links                ; 189 / 32,401 ( < 1 % ) ;
; Global clocks               ; 2 / 10 ( 20 % )        ;
; Local interconnects         ; 309 / 10,320 ( 3 % )   ;
; R24 interconnects           ; 3 / 1,289 ( < 1 % )    ;
; R4 interconnects            ; 142 / 28,186 ( < 1 % ) ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 12.37) ; Number of LABs  (Total = 43) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 2                            ;
; 2                                           ; 0                            ;
; 3                                           ; 2                            ;
; 4                                           ; 2                            ;
; 5                                           ; 1                            ;
; 6                                           ; 1                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 2                            ;
; 11                                          ; 1                            ;
; 12                                          ; 3                            ;
; 13                                          ; 4                            ;
; 14                                          ; 5                            ;
; 15                                          ; 4                            ;
; 16                                          ; 16                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.56) ; Number of LABs  (Total = 43) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 16                           ;
; 1 Clock                            ; 35                           ;
; 1 Clock enable                     ; 13                           ;
; 1 Sync. clear                      ; 1                            ;
; 2 Clock enables                    ; 2                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 16.70) ; Number of LABs  (Total = 43) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 1                            ;
; 3                                            ; 0                            ;
; 4                                            ; 2                            ;
; 5                                            ; 1                            ;
; 6                                            ; 0                            ;
; 7                                            ; 1                            ;
; 8                                            ; 0                            ;
; 9                                            ; 2                            ;
; 10                                           ; 2                            ;
; 11                                           ; 2                            ;
; 12                                           ; 2                            ;
; 13                                           ; 1                            ;
; 14                                           ; 1                            ;
; 15                                           ; 3                            ;
; 16                                           ; 1                            ;
; 17                                           ; 1                            ;
; 18                                           ; 1                            ;
; 19                                           ; 2                            ;
; 20                                           ; 1                            ;
; 21                                           ; 4                            ;
; 22                                           ; 2                            ;
; 23                                           ; 5                            ;
; 24                                           ; 1                            ;
; 25                                           ; 1                            ;
; 26                                           ; 2                            ;
; 27                                           ; 0                            ;
; 28                                           ; 2                            ;
; 29                                           ; 0                            ;
; 30                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 7.00) ; Number of LABs  (Total = 43) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 2                            ;
; 2                                               ; 1                            ;
; 3                                               ; 5                            ;
; 4                                               ; 4                            ;
; 5                                               ; 5                            ;
; 6                                               ; 3                            ;
; 7                                               ; 5                            ;
; 8                                               ; 5                            ;
; 9                                               ; 2                            ;
; 10                                              ; 4                            ;
; 11                                              ; 3                            ;
; 12                                              ; 1                            ;
; 13                                              ; 0                            ;
; 14                                              ; 2                            ;
; 15                                              ; 0                            ;
; 16                                              ; 0                            ;
; 17                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 10.02) ; Number of LABs  (Total = 43) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 2                            ;
; 3                                            ; 3                            ;
; 4                                            ; 2                            ;
; 5                                            ; 1                            ;
; 6                                            ; 4                            ;
; 7                                            ; 3                            ;
; 8                                            ; 3                            ;
; 9                                            ; 5                            ;
; 10                                           ; 4                            ;
; 11                                           ; 3                            ;
; 12                                           ; 4                            ;
; 13                                           ; 1                            ;
; 14                                           ; 0                            ;
; 15                                           ; 1                            ;
; 16                                           ; 3                            ;
; 17                                           ; 1                            ;
; 18                                           ; 0                            ;
; 19                                           ; 0                            ;
; 20                                           ; 0                            ;
; 21                                           ; 1                            ;
; 22                                           ; 0                            ;
; 23                                           ; 1                            ;
; 24                                           ; 0                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 0                            ;
; 33                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 20        ; 0            ; 20        ; 0            ; 0            ; 20        ; 20        ; 0            ; 20        ; 20        ; 0            ; 18           ; 0            ; 0            ; 4            ; 0            ; 18           ; 4            ; 0            ; 0            ; 0            ; 18           ; 0            ; 0            ; 0            ; 0            ; 0            ; 20        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 20           ; 0         ; 20           ; 20           ; 0         ; 0         ; 20           ; 0         ; 0         ; 20           ; 2            ; 20           ; 20           ; 16           ; 20           ; 2            ; 16           ; 20           ; 20           ; 20           ; 2            ; 20           ; 20           ; 20           ; 20           ; 20           ; 0         ; 20           ; 20           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; LED1               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED2               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED3               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED4               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG[4]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG[5]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG[6]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG[7]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DIGIT[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DIGIT[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DIGIT[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DIGIT[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SCL                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDA                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLK                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst_n              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+-----------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                     ;
+-------------------------------+-------------------------------+-------------------+
; Source Register               ; Destination Register          ; Delay Added in ns ;
+-------------------------------+-------------------------------+-------------------+
; I2C_master:I2C|ring_buffer[1] ; I2C_master:I2C|ring_buffer[1] ; 0.017             ;
; I2C_master:I2C|ring_buffer[3] ; I2C_master:I2C|ring_buffer[3] ; 0.017             ;
+-------------------------------+-------------------------------+-------------------+
Note: This table only shows the top 2 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP4CE6E22C7 for design "LM75"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10E22A7 is compatible
    Info (176445): Device EP4CE10E22C7 is compatible
    Info (176445): Device EP4CE10E22I7 is compatible
    Info (176445): Device EP4CE6E22A7 is compatible
    Info (176445): Device EP4CE6E22I7 is compatible
    Info (176445): Device EP4CE15E22C7 is compatible
    Info (176445): Device EP4CE15E22I7 is compatible
    Info (176445): Device EP4CE22E22A7 is compatible
    Info (176445): Device EP4CE22E22C7 is compatible
    Info (176445): Device EP4CE22E22I7 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location 6
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location 8
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location 12
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location 13
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location 101
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (332012): Synopsys Design Constraints File file not found: 'LM75.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node CLK~input (placed in PIN 23 (CLK1, DIFFCLK_0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node rst_n~input (placed in PIN 25 (CLK3, DIFFCLK_1n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node I2C_master:I2C|timer4_flag
        Info (176357): Destination node I2C_master:I2C|SCL~reg0
        Info (176357): Destination node I2C_master:I2C|SDA~1
        Info (176357): Destination node I2C_master:I2C|timer4_reg[2]
        Info (176357): Destination node I2C_master:I2C|timer4_reg[1]
        Info (176357): Destination node I2C_master:I2C|timer4_reg[0]
        Info (176357): Destination node I2C_master:I2C|timer4_reg[3]
        Info (176357): Destination node I2C_master:I2C|timer4_reg[4]
        Info (176357): Destination node I2C_master:I2C|timer4_reg[5]
        Info (176357): Destination node I2C_master:I2C|timer4_reg[6]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:04
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:03
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 1% of the available device resources in the region that extends from location X23_Y12 to location X34_Y24
Info (170194): Fitter routing operations ending: elapsed time is 00:00:05
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 1.45 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:03
Warning (169064): Following 1 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin SCL has a permanently enabled output enable
Info (144001): Generated suppressed messages file D:/LM75_verilog_altera/output_files/LM75.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 748 megabytes
    Info: Processing ended: Mon Sep 05 12:03:35 2022
    Info: Elapsed time: 00:00:28
    Info: Total CPU time (on all processors): 00:00:25


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/LM75_verilog_altera/output_files/LM75.fit.smsg.


