<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>‚ùî üëäüèΩ ü§Ωüèª Utilisation du v√©rificateur comme moyen de mod√©lisation rapide des projets RTL. Introduction √† UVM üëéüèΩ üçÇ üë©‚Äçüë©‚Äçüëß‚Äçüëß</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="Cet article d√©crira l'installation et l'utilisation de logiciels gratuits de mod√©lisation de circuits logiques num√©riques dans Verilog comme alternati...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>Utilisation du v√©rificateur comme moyen de mod√©lisation rapide des projets RTL. Introduction √† UVM</h1><div class="post__body post__body_full"><div class="post__text post__text-html" id="post-content-body" data-io-article-url="https://habr.com/ru/post/459338/">  Cet article d√©crira l'installation et l'utilisation de logiciels gratuits de mod√©lisation de circuits logiques num√©riques dans Verilog comme alternative aux produits commerciaux Incisve de Cadense et ModelSim de MentorGraphics.  Comparaison des simulations dans ModelSim et Verilator.  Une m√©thodologie de v√©rification universelle, UVM, sera √©galement envisag√©e. <br><br><h2>  Installation du logiciel SystemC UVM </h2><br><h3>  1. Le v√©rificateur </h3><br>  Verilog est l'un des langages de description du mat√©riel.  Vous pouvez √©crire un module dans cette langue. <br><br>  Par exemple, il existe un sch√©ma de compteur: <br><br><img src="https://habrastorage.org/webt/s6/a7/9i/s6a79i89t6vzfl-a6dqeiwi5fh8.png" alt="image"><br><br>  Son code ressemblera √† ceci: <br><br><pre><code class="cpp hljs">reg [<span class="hljs-number"><span class="hljs-number">3</span></span>:<span class="hljs-number"><span class="hljs-number">0</span></span>]counter; always @(posedge clk <span class="hljs-keyword"><span class="hljs-keyword">or</span></span> posedge reset)   <span class="hljs-keyword"><span class="hljs-keyword">if</span></span>(reset)    counter &lt;= <span class="hljs-number"><span class="hljs-number">4'</span></span>d0;   <span class="hljs-keyword"><span class="hljs-keyword">else</span></span>    counter &lt;= counter + <span class="hljs-number"><span class="hljs-number">1'</span></span>d1;</code> </pre> <br>  Apr√®s la simulation, nous obtenons les formes d'onde: <br><br><img src="https://habrastorage.org/webt/m5/-o/mg/m5-omg9r-4_fzvo1momfxt7wq-8.png" alt="image"><br><br>  On peut voir que la valeur suivante, une de plus que la pr√©c√©dente, sera √©crite dans les registres de compteur le long du front de fr√©quence d'horloge. <br><br>  Un module √©crit peut avoir une structure plus complexe, qui sera difficile √† v√©rifier manuellement tous les √©tats de.  Nous aurons besoin de tests automatis√©s.  Pour cela, il est n√©cessaire de d√©velopper un environnement de test dans l'un des langages de programmation.  L'environnement de test nous donnera l'opportunit√© de proc√©der √† un contr√¥le fonctionnel complet de l'appareil. <br><br>  Pour tester le code du projet, en plus des langages tels que Verilog, SystemVerilog, Python (pour √©crire des mod√®les), vous pouvez utiliser le langage <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">SystemC</a> .  SystemC est un langage de conception et de v√©rification de niveau syst√®me pour les mod√®les de niveau syst√®me impl√©ment√©s en tant que biblioth√®que C ++ open source. <br><br>  Une fa√ßon de v√©rifier les modules Verilog √† l'aide de SystemC consiste √† traduire les fichiers Verilog en C ++.  Aidez-nous avec ce Verilator. <br><br>  Verilator est le simulateur Verilog HDL gratuit le plus rapide qui surpasse la plupart des simulateurs commerciaux.  Verilator compile SystemVerilog synth√©tis√© (g√©n√©ralement ce n'est pas du code de banc d'essai), ainsi que certaines instructions de SystemVerilog et Synthesis en code C ++ ou SystemC √† un seul thread ou √† plusieurs threads.  Verilator a √©t√© con√ßu pour les grands projets o√π les performances de simulation sont primordiales et est particuli√®rement adapt√© √† la g√©n√©ration de mod√®les de processeurs ex√©cutables pour les √©quipes de d√©veloppement de logiciels embarqu√©s.  Verilator est utilis√© pour simuler de nombreuses conceptions de passerelles de plusieurs millions de dollars avec des milliers de modules et est pris en charge par de nombreux fournisseurs de technologie IP, y compris IP d'Arm et tous les fournisseurs IP renomm√©s RISC-V. <br><a name="habracut"></a><br>  Verilator peut ne pas √™tre le meilleur choix si vous vous attendez √† un remplacement complet de NC-Verilog, VCS ou un autre simulateur Verilog commercial, ou un simulateur de comportement Verilog pour un tr√®s petit projet.  Cependant, si vous cherchez un moyen de porter Verilog synth√©tis√© sur C ++ ou SystemC, et que votre √©quipe est libre d'√©crire uniquement du code C ++, ceci est un compilateur Verilog gratuit pour vous. <br><br>  Pour installer la derni√®re version sur Ubuntu: t√©l√©chargez l'archive √† <a href="">partir du lien du site officiel</a> . <br><br>  Installer: <br><br><pre> <code class="bash hljs"><span class="hljs-comment"><span class="hljs-comment">#sudo apt-get install make autoconf g++ flex bison # Prerequisites unsetenv VERILATOR_ROOT # For csh; ignore error if on bash unset VERILATOR_ROOT # For bash tar xvzf verilator*.t*gz cd verilator* ./configure make sudo make install</span></span></code> </pre> <br><h3>  2. GTK Wave </h3><br><img src="https://habrastorage.org/getpro/habr/post_images/adc/de9/6c3/adcde96c392048d083337f797505b1fc.gif" alt="image"><br>  GTKWave est un visualiseur de forme d'onde complet et vous permet √©galement de convertir des fichiers du format vcd au format fst, plus pratique et plus rapide. <br><br>  Installer: <br><br><pre> <code class="bash hljs">sudo apt-get install gtkwave</code> </pre> <br><h3>  3. SYSTEMC </h3><br>  Un langage pour concevoir et v√©rifier des mod√®les au niveau du syst√®me impl√©ment√©s sous la forme d'une biblioth√®que C ++ open source. <br><br>  Comme mentionn√© pr√©c√©demment, verilator prend en charge systemc, vous devez donc cr√©er un projet dans lequel le test de r√©f√©rence sera d√©crit sur systemc, et les fichiers source sur verilog synth√©tis√©.  Pour ce faire, nous avons besoin des biblioth√®ques de compilateur g ++ fournies par Accelera.  Accellera Systems Initiative est une organisation ind√©pendante √† but non lucratif d√©di√©e √† la cr√©ation, au support, √† la promotion et √† la promotion de normes de conception, de simulation et de v√©rification au niveau du syst√®me pour une utilisation dans l'industrie √©lectronique mondiale. <br><br>  T√©l√©chargez l'archive: <br>  <a href="">http://accellera.org/images/downloads/standards/systemc/systemc-2.3.1a.tar.gz</a> <br><br>  Installer: <br><br><pre> <code class="bash hljs">tar -xvf systemc-2.3.1a.tar.gz <span class="hljs-built_in"><span class="hljs-built_in">cd</span></span> systemc-2.3.1a mkdir objdir sudo ./configure --prefix=/usr/<span class="hljs-built_in"><span class="hljs-built_in">local</span></span>/systemc-2.3.1a/ sudo make sudo make install <span class="hljs-built_in"><span class="hljs-built_in">cd</span></span> ../</code> </pre> <br><h3>  4. UVM pour SYSTEMC </h3><br>  Cet article passe en revue un projet qui impl√©mente des outils de v√©rification UVM.  La v√©rification est une confirmation de la conformit√© du produit final aux exigences de r√©f√©rence pr√©d√©finies.  L'un de leurs outils de v√©rification peut √™tre des tests.  Afin d'ex√©cuter des s√©quences de test sur des mod√®les d'appareils r√©els au niveau des descriptions RTL, il est n√©cessaire de d√©velopper un environnement de test. <br><br>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">UVM</a> - (Universal Verification Methodology) est une m√©thodologie de v√©rification universelle, une norme qui permet le d√©veloppement et la r√©utilisation efficaces d'environnements de validation de blocs IP.  UVM est une m√©thodologie de v√©rification dont les t√¢ches incluent l'organisation d'un environnement efficace autour de l'unit√© test√©e.  Ses avantages: <br><br><ul><li>  structure claire sous forme de blocs d√©di√©s d√©cidant de </li><li>  t√¢ches </li><li>  la capacit√© de r√©utiliser des blocs dans des projets ult√©rieurs; </li><li>  l'automatisation maximale possible de la v√©rification; </li><li>  les informations de reporting les plus compl√®tes permettant, en cas d'erreur, d'identifier ses causes aussi rapidement et pr√©cis√©ment que possible et de proposer des solutions. </li></ul><br>  Les m√©thodologies UVM se composent de deux parties: un ensemble de r√®gles pour la construction d'un environnement de test et une biblioth√®que de blancs de bloc pour la v√©rification, par exemple, un g√©n√©rateur de texte, un collecteur de statistiques, etc.  Le principal avantage d'UVM est sa polyvalence et sa compatibilit√© avec les environnements tiers. <br><br>  Puisque systemc prend en charge la m√©thodologie UVM, passons √† l'installation des biblioth√®ques n√©cessaires. <br><br>  T√©l√©chargez l'archive: <br><br>  <a href="">https://www.accellera.org/images/downloads/drafts-review/uvm-systemc-1.0-beta2.tar.gz</a> <br><br>  Installer: <br><br><pre> <code class="bash hljs">tar -xvf uvm-systemc-1.0-beta2.tar.gz <span class="hljs-built_in"><span class="hljs-built_in">cd</span></span> uvm-systemc-1.0-beta2/ mkdir objdir sudo ./configure --prefix=/usr/<span class="hljs-built_in"><span class="hljs-built_in">local</span></span>/systemc_uvm/ --with-systemc=/usr/<span class="hljs-built_in"><span class="hljs-built_in">local</span></span>/systemc-2.3.1a sudo make sudo make install</code> </pre><br>  Nous cr√©ons une alliance: <br><br><pre> <code class="bash hljs">sudo mkdir /usr/<span class="hljs-built_in"><span class="hljs-built_in">local</span></span>/uvm_systemc_aliance</code> </pre> <br>  Copiez le contenu des dossiers / usr / local / uvm_systemc_aliance / et /usr/local/systemc-2.3.1/ dans ce dossier <br><br>  T√©l√©chargez le projet termin√© sur le lien: <br>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">https://github.com/paprikun/SYSTEMC/</a> <br><br>  Ouvrez le dossier d'exemples du verilator. <br>  Le dossier rtl contient une description de l'appareil.  Dans cet exemple, il s'agit d'un contr√¥leur PWM. <br>  Dans le dossier sim fichier makefile pour la construction du projet. <br>  Dans le dossier tb se trouve le code du v√©rificateur.  Le dossier tb / uvm contient un exemple d'environnement uvm.  Le fichier principal est un point d'entr√©e dans les tests; il connecte le p√©riph√©rique test√© √† l'environnement uvm. <br>  Nous essayons de construire le projet √† partir du dossier sim avec la commande make all.  Nous voyons une erreur: <br><br><pre> <code class="bash hljs">/usr/<span class="hljs-built_in"><span class="hljs-built_in">local</span></span>/uvm_systemc_aliance//include/systemc.h:120:16: error: <span class="hljs-string"><span class="hljs-string">'std::gets'</span></span> has not been declared using std::gets;</code> </pre> <br>  Nous le r√©parons en rempla√ßant la ligne 120: <br><br><pre> <code class="cpp hljs"><span class="hljs-meta"><span class="hljs-meta">#</span><span class="hljs-meta-keyword"><span class="hljs-meta"><span class="hljs-meta-keyword">if</span></span></span><span class="hljs-meta"> defined(__cplusplus) &amp;&amp; (__cplusplus &lt; 201103L) using std::gets; #</span><span class="hljs-meta-keyword"><span class="hljs-meta"><span class="hljs-meta-keyword">endif</span></span></span></span></code> </pre> <br>  Encore une fois, nous essayons d'ex√©cuter le banc de test et tombons sur l'avertissement: <br><br><pre> <code class="bash hljs">/usr/<span class="hljs-built_in"><span class="hljs-built_in">local</span></span>/uvm_systemc_aliance//include/sysc/packages/boost/get_pointer.hpp:21:40: warning: <span class="hljs-string"><span class="hljs-string">'template&lt;class&gt; class std::auto_ptr'</span></span> is deprecated [-Wdeprecated-declarations] template&lt;class T&gt; T * get_pointer(std::auto_ptr&lt;T&gt; const&amp; p)</code> </pre> <br>  Remplacez auto_ptr par unique_ptr. <br><br><h2>  Assemblage et simulation de projet </h2><br>  Maintenant que les biblioth√®ques sont install√©es et fonctionnent, nous construisons le projet: tout faire.  Le fichier ex√©cutable simu devrait appara√Ætre dans le dossier sim.  Il s'agit d'un objet cr√©√© par le compilateur.  Nous commen√ßons avec l'√©quipe ./simu.  Les informations suivantes devraient appara√Ætre: <br><br><pre> <code class="bash hljs">SystemC 2.3.1-Accellera --- Jun 28 2019 11:39:29 Copyright (c) 1996-2014 by all Contributors, ALL RIGHTS RESERVED Universal Verification Methodology <span class="hljs-keyword"><span class="hljs-keyword">for</span></span> SystemC (UVM-SystemC) Version: 1.0-beta2 Date: 2018-10-24 Copyright (c) 2006 - 2018 by all Contributors See NOTICE file <span class="hljs-keyword"><span class="hljs-keyword">for</span></span> all Contributors ALL RIGHTS RESERVED Licensed under the Apache License, Version 2.0 UVM_INFO @ 0 s: reporter [RNTST] Running <span class="hljs-built_in"><span class="hljs-built_in">test</span></span> ... simulation real time = 9 sec UVM_INFO uvm_default_report_server.cpp(666) @ 179490249010 ps: reporter [UVM/REPORT/SERVER] --- UVM Report Summary --- ** Report counts by severity UVM_INFO : 1 UVM_WARNING : 0 UVM_ERROR : 0 UVM_FATAL : 0 ** Report counts by id [RNTST] 1 UVM_INFO @ 179490249010 ps: reporter [FINISH] UVM-SystemC phasing completed; simulation finished</code> </pre><br>  √Ä la fin de la simulation, l'enregistrement du wafeform se termine.  Le fichier simu.vcd peut √™tre ouvert avec gtkwave: <br><br><img src="https://habrastorage.org/webt/xv/9m/ka/xv9mkaqsrcrvfczarjl5rz29i88.png"><br><br>  Pour afficher les signaux √† gauche, s√©lectionnez SystemC, puis maintenez la touche Maj enfonc√©e et s√©lectionnez les signaux, puis cliquez sur Ajouter.  Des info-bulles s'affichent dans la barre d'outils lorsque vous survolez.  Le d√©filement de la souris fonctionne, vous devez maintenir shift ou cntrl. <br><br>  Il existe √©galement des moyens de convertir ce fichier en un autre plus petit. <br><br>  S'il existe des mod√®les, la conversion sera effectu√©e.  Dans le terminal, entrez la commande vsim.  Dans le terminal modelsim: <br><br><pre> <code class="bash hljs">vcd2wlf simu.vcd simu.wlf</code> </pre> <br>  Ou en utilisant gtkwave dans un terminal Linux: <br><pre> <code class="bash hljs">vcd2lxt simu.vcd simu.lxt vcd2lxt2 simu.vcd simu.lxt2</code> </pre> <br>  Pour comparer le temps de simulation, un projet similaire a √©t√© cr√©√©, mais d√©j√† pour <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">Modelsim</a> .  Dossier modelsim_example.  Environnement UVM cr√©√© de la m√™me mani√®re.  La syntaxe est similaire malgr√© le fait que diff√©rentes langues.  Si vous avez install√© Modelsim avec le support uvm, vous pouvez ex√©cuter la commande make all. <br><br>  En plus de l'environnement dans les deux projets, une simulation en temps r√©el des mesures a √©t√© prise. <br><br>  Avec le temps, la diff√©rence s'est av√©r√©e: <br><div class="scrollable-table"><table><tbody><tr><td>  Mercredi </td><td>  wafeform </td><td>  commande √† ex√©cuter </td><td>  temps de simulation (sec.) </td></tr><tr><td>  Modelsim </td><td>  oui </td><td>  faire sim TRACE = 1 </td><td>  18 </td></tr><tr><td>  Verilator </td><td>  oui </td><td>  faire sim TRACE = 1 </td><td>  9 </td></tr><tr><td>  Modelsim </td><td>  non </td><td>  faire sim TRACE = 0 </td><td>  10 </td></tr><tr><td>  Verilator </td><td>  non </td><td>  faire sim TRACE = 0 </td><td>  4 </td></tr></tbody></table></div><br>  Comme vous pouvez le voir sur le tableau, le verilator a un avantage.  Les donn√©es sont pr√©sent√©es pour un PC avec 8 Go de RAM, un processeur 8 c≈ìurs, 800 MHz, chargeant un c≈ìur. <br><br>  Comparez la taille du fichier: <br><div class="scrollable-table"><table><tbody><tr><td>  simu.vcd </td><td>  807,7 Mo </td></tr><tr><td>  simu.wlf (conversion cr√©√©e dans Verilator) </td><td>  41 Mo </td></tr><tr><td>  simu.wlf (cr√©√© dans modelsim) </td><td>  9,3 Mo </td></tr><tr><td>  simu.lxt </td><td>  128 Mo </td></tr><tr><td>  simu.lxt2 </td><td>  162 Mo </td></tr></tbody></table></div><br>  Ici le verilateur perd, mais vous pouvez exp√©rimenter la cr√©ation de formes d'onde et la profondeur de trace, la p√©riode d'enregistrement (le d√©but et la fin de l'enregistrement de la forme d'onde peuvent √™tre d√©cal√©s).  Le fichier √† utiliser d√©pend de vous. <br><br>  Au cours des tests, en plus de l'heure de la simulation elle-m√™me, une diff√©rence a √©t√© trouv√©e dans la lecture des donn√©es d'entr√©e du bus d'entr√©e.  Si les donn√©es du bus d'entr√©e changent pendant le front clk, Modelsim lit les donn√©es apr√®s le front, v√©rificateur avant: <br><br><pre> <code class="cpp hljs">input clk; input [<span class="hljs-number"><span class="hljs-number">7</span></span>:<span class="hljs-number"><span class="hljs-number">0</span></span>] in; reg [<span class="hljs-number"><span class="hljs-number">7</span></span>:<span class="hljs-number"><span class="hljs-number">0</span></span>] in_last_ ; ... always @(posedge clk) begin ... in_last_ &lt;= in; ... end</code> </pre><br><img src="https://habrastorage.org/webt/nc/ky/9r/ncky9rwjfvckf6hetlogg-futqa.png" alt="image"><br><br>  Pendant les tests, ce point doit √™tre pris en compte, car une partie de l'environnement de test pour diff√©rents simulateurs fonctionnera diff√©remment. <br><br>  De plus, le v√©rificateur ne prend pas en compte l'√©tat "x" du signal et traduit tout √† "0"; <br><br><h2>  UVM TESTBENCH </h2><br>  Consid√©rez l'environnement de test, le dossier tb / uvm. <br><br>  Le banc d'essai UVM est l'environnement au-dessus de l'appareil.  Dans cet exemple, le p√©riph√©rique est un contr√¥leur PWM.  Diagramme d'environnement UVM: <br><br><img src="https://habrastorage.org/webt/94/tp/ox/94tpox5qii7r4qqaaakc_fbqrd4.png" alt="image"><br><br>  Comme vous pouvez le voir dans le diagramme, UVM se compose de blocs (classes).  Chaque bloc remplit ses fonctions.  L'exemple montre l'une des dispositions possibles de l'environnement de test.  Le nom et la fonctionnalit√© de chaque classe correspondent √† la classe dont elle est h√©rit√©e.  Examinons chaque classe plus en d√©tail. <br><br>  Fichier d'environnement env.h ou env.svh.  Il s'agit d'une classe qui peut contenir une ou plusieurs classes d'agent, dans lesquelles trois classes sont connect√©es: s√©quenceur, pilote, moniteur.  Il n'y a pas d'agent dans l'exemple, mais sa fonction est impl√©ment√©e dans la classe env.  Pour le test, nous devons √©crire une s√©quence d'actions - s√©quen√ßage. <br><br>  Passons au code de d√©marrage du s√©quen√ßage: <br><br><pre> <code class="cpp hljs">sequence_[n]-&gt;start(sqr, <span class="hljs-literal"><span class="hljs-literal">NULL</span></span>);</code> </pre> <br>  Sequencer (sequencer) - fichier sequncer.h.  Dans le syst√®me verilog, il s'est av√©r√© utiliser le s√©quenceur par d√©faut.  Une classe qui contient une ou plusieurs s√©quences (s√©quence) (fichiers sequence_a.h, sequence_a.svh).  Chaque s√©quence est une cha√Æne d'actions.  L'une de ces actions peut √™tre l'envoi d'une transaction.  Transaction - transfert de donn√©es d'une classe √† une autre.  La classe dans laquelle les transactions sont d√©crites est bus_trans.  Vous trouverez ci-dessous une description de deux classes, chacune ayant id√©ologiquement ses propres fonctions sp√©cifiques: pilote et moniteur. <br><br>  Driver - fichier drv.h, drv.svh.  Une classe qui re√ßoit des transactions d'un s√©quenceur et les traduit en signaux.  Le pilote sert d'assistant s√©quenceur √† un niveau inf√©rieur.  Pensez √† envoyer un colis. <br><br>  La s√©quence ouvre une fen√™tre de transaction, le pilote d√©tecte cet √©v√©nement et commence √† recevoir des donn√©es.  La s√©quence attend une r√©ponse du conducteur.  Le pilote simule les signaux de l'appareil, puis signale au s√©quenceur que la fen√™tre peut √™tre ferm√©e.  L'id√©e est que le s√©quenceur fonctionne √† un niveau √©lev√© et le pilote √† un niveau inf√©rieur. <br><br>  Les signaux sont connect√©s via le bus d'interface √† l'appareil.  L'interface est d√©crite dans les fichiers vip_if.h, vip_if.svh. <br><br>  Ensuite, vous devez v√©rifier si les signaux de sortie correspondent √† ceux attendus.  Il existe deux solutions: <br><br><ul><li>  √âcrire un mod√®le pour un appareil </li><li>  V√©rification du signal via UVM Agent </li></ul><br>  Dans l'exemple, la deuxi√®me option est consid√©r√©e.  Pour tester l'appareil au niveau fonctionnel, il est n√©cessaire de comparer la sortie avec celle attendue.  L'exigence de l'appareil √©tait l'exactitude du rapport cyclique donn√© du signal et la p√©riode du signal.  Pour surveiller les signaux de sortie, une nouvelle classe est √©crite - Monitor (fichier monitor.h, monitor.svh).  Habituellement, dans un environnement de test, le moniteur transf√®re les signaux de la transaction (√† un niveau sup√©rieur) et est envoy√© √† la classe de comparaison - tableau de bord. <br><br>  Dans cet exemple, les signaux sont v√©rifi√©s imm√©diatement.  En cas de divergence entre la valeur attendue et la mesure, le test s'arr√™te. </div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/fr459338/">https://habr.com/ru/post/fr459338/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../fr459322/index.html">Editeur Peter. Soldes d'√©t√©</a></li>
<li><a href="../fr459328/index.html">Meilleur rapport qualit√© / prix - Mpow A5 (059)</a></li>
<li><a href="../fr459330/index.html">Bitrix pour programmeur et manager: amour et haine</a></li>
<li><a href="../fr459334/index.html">YouTrack 2019.2: une banni√®re √† l'√©chelle du syst√®me, des am√©liorations √† la page de la liste des t√¢ches, de nouvelles options de recherche et plus encore</a></li>
<li><a href="../fr459336/index.html">Vivez et apprenez. Partie 1. Orientation scolaire et professionnelle</a></li>
<li><a href="../fr459340/index.html">Organiser un projet ML avec Ocean</a></li>
<li><a href="../fr459342/index.html">Cache √† distance pour iOS, basculements de fonctionnalit√©s, th√®mes sombres et carri√®re de d√©veloppeur - rapportez avec Avito iOS Meetup # 7</a></li>
<li><a href="../fr459344/index.html">Mesures DevOps - o√π obtenir des donn√©es pour les calculs</a></li>
<li><a href="../fr459346/index.html">Autour du monde avec un livre √©lectronique: ONYX BOOX James Cook 2 Review</a></li>
<li><a href="../fr459348/index.html">Un autre contournement d'authentification dans les r√©seaux Wi-Fi publics</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>