/////////////////////////////////////////////////////////////
// Created by: Synopsys DC Expert(TM) in wire load mode
// Version   : P-2019.03-SP1-1
// Date      : Thu Oct 21 19:21:55 2021
/////////////////////////////////////////////////////////////


module kernel_1_0_1 ( i_1_0_3_1, i_1_0_3_0, i_1_0_7_1, i_1_0_7_0, i_1_0_14_1, 
        i_1_0_14_0, o_1_0_0_1 );
  input i_1_0_3_1, i_1_0_3_0, i_1_0_7_1, i_1_0_7_0, i_1_0_14_1, i_1_0_14_0;
  output o_1_0_0_1;
  wire   n1;

  NOR3X1 U2 ( .A(n1), .B(i_1_0_14_1), .C(i_1_0_14_0), .Y(o_1_0_0_1) );
  OR2X1 U1 ( .A(i_1_0_3_1), .B(i_1_0_3_0), .Y(n1) );
endmodule


module kernel_1_1_1 ( i_1_1_1_1, i_1_1_1_0, i_1_1_10_1, i_1_1_10_0, i_1_1_15_1, 
        i_1_1_15_0, o_1_1_0_1 );
  input i_1_1_1_1, i_1_1_1_0, i_1_1_10_1, i_1_1_10_0, i_1_1_15_1, i_1_1_15_0;
  output o_1_1_0_1;
  wire   n4, n5, n6, n7, n1, n2;

  AOI21X1 U4 ( .A(i_1_1_15_0), .B(n5), .C(i_1_1_15_1), .Y(n4) );
  NAND2X1 U5 ( .A(n6), .B(i_1_1_10_1), .Y(n5) );
  AOI21X1 U6 ( .A(n1), .B(n2), .C(n7), .Y(n6) );
  AOI21X1 U7 ( .A(i_1_1_1_0), .B(i_1_1_10_0), .C(i_1_1_1_1), .Y(n7) );
  INVX1 U1 ( .A(i_1_1_1_0), .Y(n2) );
  INVX1 U2 ( .A(i_1_1_10_0), .Y(n1) );
  INVX1 U3 ( .A(n4), .Y(o_1_1_0_1) );
endmodule


module kernel_1_1_0 ( i_1_1_1_1, i_1_1_1_0, i_1_1_10_1, i_1_1_10_0, i_1_1_15_1, 
        i_1_1_15_0, o_1_1_0_0 );
  input i_1_1_1_1, i_1_1_1_0, i_1_1_10_1, i_1_1_10_0, i_1_1_15_1, i_1_1_15_0;
  output o_1_1_0_0;
  wire   n4, n5, n6, n7, n8, n1, n2;

  AOI21X1 U4 ( .A(i_1_1_15_0), .B(n5), .C(i_1_1_15_1), .Y(n4) );
  NAND2X1 U5 ( .A(i_1_1_10_1), .B(n6), .Y(n5) );
  OAI21X1 U6 ( .A(n1), .B(n2), .C(n7), .Y(n6) );
  XNOR2X1 U7 ( .A(i_1_1_1_0), .B(n8), .Y(n7) );
  NAND2X1 U8 ( .A(n1), .B(n2), .Y(n8) );
  INVX1 U1 ( .A(i_1_1_1_1), .Y(n2) );
  INVX1 U2 ( .A(i_1_1_10_0), .Y(n1) );
  INVX1 U3 ( .A(n4), .Y(o_1_1_0_0) );
endmodule


module kernel_1_3_1 ( i_1_3_1_1, i_1_3_1_0, i_1_3_2_1, i_1_3_2_0, i_1_3_3_1, 
        i_1_3_3_0, o_1_3_0_1 );
  input i_1_3_1_1, i_1_3_1_0, i_1_3_2_1, i_1_3_2_0, i_1_3_3_1, i_1_3_3_0;
  output o_1_3_0_1;
  wire   n2, n3, n1;

  NAND2X1 U2 ( .A(n2), .B(n3), .Y(o_1_3_0_1) );
  NAND3X1 U3 ( .A(i_1_3_2_0), .B(n1), .C(i_1_3_2_1), .Y(n3) );
  NOR2X1 U4 ( .A(i_1_3_3_1), .B(i_1_3_3_0), .Y(n2) );
  INVX1 U1 ( .A(i_1_3_1_1), .Y(n1) );
endmodule


module kernel_1_3_0 ( i_1_3_1_1, i_1_3_1_0, i_1_3_2_1, i_1_3_2_0, i_1_3_3_1, 
        i_1_3_3_0, o_1_3_0_0 );
  input i_1_3_1_1, i_1_3_1_0, i_1_3_2_1, i_1_3_2_0, i_1_3_3_1, i_1_3_3_0;
  output o_1_3_0_0;
  wire   n7, n8, n9, n10, n11, n12, n13, n1, n2, n3, n4, n5;

  AOI22X1 U7 ( .A(n8), .B(n3), .C(i_1_3_1_1), .D(n9), .Y(n7) );
  NAND3X1 U8 ( .A(n10), .B(n1), .C(n11), .Y(n9) );
  NAND2X1 U9 ( .A(i_1_3_2_1), .B(n12), .Y(n11) );
  NAND3X1 U10 ( .A(n5), .B(n2), .C(i_1_3_1_0), .Y(n12) );
  NAND3X1 U11 ( .A(i_1_3_2_0), .B(n4), .C(i_1_3_3_0), .Y(n10) );
  OAI21X1 U12 ( .A(n5), .B(n2), .C(n13), .Y(n8) );
  AOI21X1 U13 ( .A(i_1_3_2_1), .B(n5), .C(i_1_3_3_1), .Y(n13) );
  INVX1 U1 ( .A(i_1_3_3_0), .Y(n2) );
  INVX1 U2 ( .A(i_1_3_2_0), .Y(n5) );
  INVX1 U3 ( .A(n7), .Y(o_1_3_0_0) );
  INVX1 U4 ( .A(i_1_3_1_1), .Y(n3) );
  INVX1 U5 ( .A(i_1_3_3_1), .Y(n1) );
  INVX1 U6 ( .A(i_1_3_1_0), .Y(n4) );
endmodule


module kernel_1_4_1 ( i_1_4_5_1, i_1_4_5_0, i_1_4_6_1, i_1_4_6_0, i_1_4_7_1, 
        i_1_4_7_0, o_1_4_0_1 );
  input i_1_4_5_1, i_1_4_5_0, i_1_4_6_1, i_1_4_6_0, i_1_4_7_1, i_1_4_7_0;
  output o_1_4_0_1;
  wire   n2, n3, n4;

  AOI21X1 U2 ( .A(i_1_4_5_0), .B(n3), .C(i_1_4_5_1), .Y(n2) );
  NAND3X1 U3 ( .A(i_1_4_7_0), .B(n4), .C(i_1_4_7_1), .Y(n3) );
  NAND2X1 U4 ( .A(i_1_4_6_1), .B(i_1_4_6_0), .Y(n4) );
  INVX1 U1 ( .A(n2), .Y(o_1_4_0_1) );
endmodule


module kernel_1_4_0 ( i_1_4_5_1, i_1_4_5_0, i_1_4_6_1, i_1_4_6_0, i_1_4_7_1, 
        i_1_4_7_0, o_1_4_0_0 );
  input i_1_4_5_1, i_1_4_5_0, i_1_4_6_1, i_1_4_6_0, i_1_4_7_1, i_1_4_7_0;
  output o_1_4_0_0;
  wire   n1, n2, n3, n4, n5;

  NAND2X1 U2 ( .A(n2), .B(n3), .Y(o_1_4_0_0) );
  NAND2X1 U3 ( .A(i_1_4_5_0), .B(n4), .Y(n3) );
  OAI21X1 U4 ( .A(i_1_4_6_0), .B(n1), .C(i_1_4_7_1), .Y(n4) );
  AOI21X1 U5 ( .A(i_1_4_5_0), .B(n5), .C(i_1_4_5_1), .Y(n2) );
  XOR2X1 U6 ( .A(i_1_4_7_0), .B(i_1_4_6_1), .Y(n5) );
  INVX1 U1 ( .A(i_1_4_6_1), .Y(n1) );
endmodule


module kernel_1_5_1 ( i_1_5_7_1, i_1_5_7_0, i_1_5_10_1, i_1_5_10_0, i_1_5_15_1, 
        i_1_5_15_0, o_1_5_0_1 );
  input i_1_5_7_1, i_1_5_7_0, i_1_5_10_1, i_1_5_10_0, i_1_5_15_1, i_1_5_15_0;
  output o_1_5_0_1;
  wire   n1, n2;

  AOI21X1 U2 ( .A(i_1_5_15_0), .B(n1), .C(i_1_5_15_1), .Y(o_1_5_0_1) );
  NAND3X1 U3 ( .A(i_1_5_7_1), .B(i_1_5_7_0), .C(n2), .Y(n1) );
  AND2X1 U1 ( .A(i_1_5_10_1), .B(i_1_5_10_0), .Y(n2) );
endmodule


module kernel_1_5_0 ( i_1_5_7_1, i_1_5_7_0, i_1_5_10_1, i_1_5_10_0, i_1_5_15_1, 
        i_1_5_15_0, o_1_5_0_0 );
  input i_1_5_7_1, i_1_5_7_0, i_1_5_10_1, i_1_5_10_0, i_1_5_15_1, i_1_5_15_0;
  output o_1_5_0_0;
  wire   n1, n2, n3, n4, n5, n6, n7;

  AOI21X1 U2 ( .A(n1), .B(i_1_5_15_0), .C(i_1_5_15_1), .Y(o_1_5_0_0) );
  AOI22X1 U3 ( .A(n2), .B(n3), .C(n4), .D(i_1_5_10_1), .Y(n1) );
  XNOR2X1 U4 ( .A(n3), .B(n5), .Y(n4) );
  XOR2X1 U5 ( .A(i_1_5_10_0), .B(n6), .Y(n3) );
  NOR2X1 U6 ( .A(i_1_5_10_1), .B(n5), .Y(n2) );
  AOI21X1 U7 ( .A(n6), .B(i_1_5_10_0), .C(n7), .Y(n5) );
  XOR2X1 U8 ( .A(i_1_5_7_0), .B(i_1_5_7_1), .Y(n6) );
  AND2X1 U1 ( .A(i_1_5_7_0), .B(i_1_5_7_1), .Y(n7) );
endmodule


module kernel_1_6_1 ( i_1_6_1_1, i_1_6_1_0, i_1_6_11_1, i_1_6_11_0, i_1_6_15_1, 
        i_1_6_15_0, o_1_6_0_1 );
  input i_1_6_1_1, i_1_6_1_0, i_1_6_11_1, i_1_6_11_0, i_1_6_15_1, i_1_6_15_0;
  output o_1_6_0_1;
  wire   n2, n3, n4, n5, n1;

  OAI21X1 U3 ( .A(n2), .B(n1), .C(n3), .Y(o_1_6_0_1) );
  NAND3X1 U4 ( .A(i_1_6_15_0), .B(n4), .C(n5), .Y(n3) );
  XNOR2X1 U5 ( .A(i_1_6_11_0), .B(i_1_6_11_1), .Y(n5) );
  NAND2X1 U6 ( .A(n2), .B(n1), .Y(n4) );
  INVX1 U1 ( .A(i_1_6_15_1), .Y(n1) );
  AND2X1 U2 ( .A(i_1_6_11_1), .B(i_1_6_11_0), .Y(n2) );
endmodule


module kernel_1_6_0 ( i_1_6_1_1, i_1_6_1_0, i_1_6_11_1, i_1_6_11_0, i_1_6_15_1, 
        i_1_6_15_0, o_1_6_0_0 );
  input i_1_6_1_1, i_1_6_1_0, i_1_6_11_1, i_1_6_11_0, i_1_6_15_1, i_1_6_15_0;
  output o_1_6_0_0;
  wire   n2, n3, n4, n5, n1;

  NAND3X1 U2 ( .A(n2), .B(n3), .C(n4), .Y(o_1_6_0_0) );
  NAND2X1 U3 ( .A(n5), .B(i_1_6_15_1), .Y(n4) );
  AOI21X1 U4 ( .A(i_1_6_1_0), .B(i_1_6_11_0), .C(i_1_6_1_1), .Y(n5) );
  OAI21X1 U5 ( .A(i_1_6_15_0), .B(n1), .C(i_1_6_15_1), .Y(n3) );
  NAND2X1 U6 ( .A(i_1_6_15_0), .B(n1), .Y(n2) );
  INVX1 U1 ( .A(i_1_6_11_1), .Y(n1) );
endmodule


module kernel_1_7_1 ( i_1_7_2_1, i_1_7_2_0, i_1_7_5_1, i_1_7_5_0, i_1_7_14_1, 
        i_1_7_14_0, o_1_7_0_1 );
  input i_1_7_2_1, i_1_7_2_0, i_1_7_5_1, i_1_7_5_0, i_1_7_14_1, i_1_7_14_0;
  output o_1_7_0_1;
  wire   n1, n2;

  NOR3X1 U2 ( .A(n1), .B(i_1_7_5_1), .C(i_1_7_5_0), .Y(o_1_7_0_1) );
  NOR3X1 U3 ( .A(n2), .B(i_1_7_14_1), .C(i_1_7_14_0), .Y(n1) );
  OR2X1 U1 ( .A(i_1_7_2_1), .B(i_1_7_2_0), .Y(n2) );
endmodule


module kernel_1_7_0 ( i_1_7_2_1, i_1_7_2_0, i_1_7_5_1, i_1_7_5_0, i_1_7_14_1, 
        i_1_7_14_0, o_1_7_0_0 );
  input i_1_7_2_1, i_1_7_2_0, i_1_7_5_1, i_1_7_5_0, i_1_7_14_1, i_1_7_14_0;
  output o_1_7_0_0;
  wire   n1;

  NOR3X1 U1 ( .A(n1), .B(i_1_7_5_1), .C(i_1_7_5_0), .Y(o_1_7_0_0) );
  NOR3X1 U2 ( .A(i_1_7_14_0), .B(i_1_7_2_1), .C(i_1_7_14_1), .Y(n1) );
endmodule


module kernel_1_9_1 ( i_1_9_7_1, i_1_9_7_0, i_1_9_11_1, i_1_9_11_0, i_1_9_15_1, 
        i_1_9_15_0, o_1_9_0_1 );
  input i_1_9_7_1, i_1_9_7_0, i_1_9_11_1, i_1_9_11_0, i_1_9_15_1, i_1_9_15_0;
  output o_1_9_0_1;
  wire   n1, n3, n4, n5, n6, n2;

  AOI21X1 U5 ( .A(n3), .B(n4), .C(i_1_9_11_1), .Y(o_1_9_0_1) );
  OAI21X1 U6 ( .A(n6), .B(n1), .C(n2), .Y(n3) );
  AOI22X1 U7 ( .A(i_1_9_7_0), .B(i_1_9_15_1), .C(i_1_9_15_0), .D(n5), .Y(n6)
         );
  INVX1 U1 ( .A(i_1_9_7_1), .Y(n1) );
  OR2X1 U2 ( .A(i_1_9_15_1), .B(i_1_9_7_0), .Y(n5) );
  OR2X1 U3 ( .A(n5), .B(i_1_9_7_1), .Y(n4) );
  INVX1 U4 ( .A(i_1_9_11_0), .Y(n2) );
endmodule


module kernel_1_9_0 ( i_1_9_7_1, i_1_9_7_0, i_1_9_11_1, i_1_9_11_0, i_1_9_15_1, 
        i_1_9_15_0, o_1_9_0_0 );
  input i_1_9_7_1, i_1_9_7_0, i_1_9_11_1, i_1_9_11_0, i_1_9_15_1, i_1_9_15_0;
  output o_1_9_0_0;
  wire   n1, n2, n3, n4, n5, n6;

  OR2X2 U2 ( .A(i_1_9_11_0), .B(n4), .Y(n2) );
  AOI21X1 U4 ( .A(n2), .B(n3), .C(i_1_9_11_1), .Y(o_1_9_0_0) );
  AOI22X1 U5 ( .A(i_1_9_15_0), .B(n5), .C(n1), .D(n6), .Y(n4) );
  NAND2X1 U6 ( .A(i_1_9_7_1), .B(i_1_9_15_0), .Y(n6) );
  XOR2X1 U7 ( .A(i_1_9_7_0), .B(i_1_9_15_1), .Y(n5) );
  INVX1 U1 ( .A(n5), .Y(n1) );
  OR2X1 U3 ( .A(n1), .B(i_1_9_7_1), .Y(n3) );
endmodule


module kernel_1_10_1 ( i_1_10_2_1, i_1_10_2_0, i_1_10_4_1, i_1_10_4_0, 
        i_1_10_15_1, i_1_10_15_0, o_1_10_0_1 );
  input i_1_10_2_1, i_1_10_2_0, i_1_10_4_1, i_1_10_4_0, i_1_10_15_1,
         i_1_10_15_0;
  output o_1_10_0_1;
  wire   n1, n6, n7, n8, n9, n10, n2, n3, n4, n5;

  OAI21X1 U6 ( .A(i_1_10_2_1), .B(n6), .C(n7), .Y(o_1_10_0_1) );
  OAI21X1 U7 ( .A(n8), .B(n9), .C(i_1_10_15_1), .Y(n7) );
  NOR3X1 U8 ( .A(n2), .B(i_1_10_4_1), .C(i_1_10_4_0), .Y(n8) );
  NOR3X1 U9 ( .A(n9), .B(i_1_10_15_1), .C(n1), .Y(n6) );
  AOI22X1 U10 ( .A(i_1_10_15_0), .B(n4), .C(n3), .D(n5), .Y(n10) );
  AOI21X1 U11 ( .A(n2), .B(i_1_10_4_1), .C(i_1_10_2_0), .Y(n9) );
  INVX1 U1 ( .A(i_1_10_4_0), .Y(n5) );
  INVX1 U2 ( .A(i_1_10_4_1), .Y(n4) );
  INVX1 U3 ( .A(i_1_10_15_0), .Y(n2) );
  INVX1 U4 ( .A(n10), .Y(n1) );
  INVX1 U5 ( .A(i_1_10_2_0), .Y(n3) );
endmodule


module kernel_1_10_0 ( i_1_10_2_1, i_1_10_2_0, i_1_10_4_1, i_1_10_4_0, 
        i_1_10_15_1, i_1_10_15_0, o_1_10_0_0 );
  input i_1_10_2_1, i_1_10_2_0, i_1_10_4_1, i_1_10_4_0, i_1_10_15_1,
         i_1_10_15_0;
  output o_1_10_0_0;
  wire   n5, n6, n7, n8, n9, n10, n11, n1, n2, n3, n4;

  OAI21X1 U5 ( .A(i_1_10_2_1), .B(n5), .C(n6), .Y(o_1_10_0_0) );
  NAND2X1 U6 ( .A(i_1_10_15_1), .B(n7), .Y(n6) );
  OAI21X1 U7 ( .A(i_1_10_4_1), .B(n2), .C(n8), .Y(n7) );
  OAI21X1 U8 ( .A(i_1_10_15_0), .B(n4), .C(n3), .Y(n8) );
  NOR3X1 U9 ( .A(n9), .B(n10), .C(n11), .Y(n5) );
  AOI21X1 U10 ( .A(i_1_10_2_0), .B(n1), .C(n4), .Y(n11) );
  AOI22X1 U11 ( .A(i_1_10_4_1), .B(i_1_10_4_0), .C(n1), .D(n2), .Y(n10) );
  NOR2X1 U12 ( .A(i_1_10_4_1), .B(i_1_10_2_0), .Y(n9) );
  INVX1 U1 ( .A(i_1_10_4_0), .Y(n4) );
  INVX1 U2 ( .A(i_1_10_15_0), .Y(n2) );
  INVX1 U3 ( .A(i_1_10_2_0), .Y(n3) );
  INVX1 U4 ( .A(i_1_10_15_1), .Y(n1) );
endmodule


module kernel_1_11_1 ( i_1_11_3_1, i_1_11_3_0, i_1_11_14_1, i_1_11_14_0, 
        i_1_11_15_1, i_1_11_15_0, o_1_11_0_1 );
  input i_1_11_3_1, i_1_11_3_0, i_1_11_14_1, i_1_11_14_0, i_1_11_15_1,
         i_1_11_15_0;
  output o_1_11_0_1;
  wire   i_1_11_14_1;
  assign o_1_11_0_1 = i_1_11_14_1;

endmodule


module kernel_1_11_0 ( i_1_11_3_1, i_1_11_3_0, i_1_11_14_1, i_1_11_14_0, 
        i_1_11_15_1, i_1_11_15_0, o_1_11_0_0 );
  input i_1_11_3_1, i_1_11_3_0, i_1_11_14_1, i_1_11_14_0, i_1_11_15_1,
         i_1_11_15_0;
  output o_1_11_0_0;
  wire   n2, n3, n1;

  AOI21X1 U2 ( .A(n2), .B(n3), .C(n1), .Y(o_1_11_0_0) );
  NOR2X1 U3 ( .A(i_1_11_3_1), .B(i_1_11_3_0), .Y(n3) );
  NOR2X1 U4 ( .A(i_1_11_15_1), .B(i_1_11_14_0), .Y(n2) );
  INVX1 U1 ( .A(i_1_11_14_1), .Y(n1) );
endmodule


module kernel_1_12_1 ( i_1_12_2_1, i_1_12_2_0, i_1_12_4_1, i_1_12_4_0, 
        i_1_12_15_1, i_1_12_15_0, o_1_12_0_1 );
  input i_1_12_2_1, i_1_12_2_0, i_1_12_4_1, i_1_12_4_0, i_1_12_15_1,
         i_1_12_15_0;
  output o_1_12_0_1;
  wire   n1, n3, n4, n5, n6, n7, n8, n2;

  OAI21X1 U4 ( .A(n3), .B(n4), .C(n5), .Y(o_1_12_0_1) );
  OAI21X1 U5 ( .A(n6), .B(n7), .C(i_1_12_15_1), .Y(n5) );
  OAI21X1 U6 ( .A(i_1_12_4_1), .B(i_1_12_2_1), .C(n2), .Y(n7) );
  AOI21X1 U7 ( .A(i_1_12_4_1), .B(i_1_12_2_1), .C(n1), .Y(n6) );
  NAND2X1 U8 ( .A(i_1_12_15_0), .B(n8), .Y(n4) );
  NAND2X1 U9 ( .A(i_1_12_4_0), .B(i_1_12_2_0), .Y(n8) );
  INVX1 U1 ( .A(i_1_12_15_0), .Y(n2) );
  OR2X1 U2 ( .A(i_1_12_2_1), .B(i_1_12_4_1), .Y(n3) );
  INVX1 U3 ( .A(n8), .Y(n1) );
endmodule


module kernel_1_12_0 ( i_1_12_2_1, i_1_12_2_0, i_1_12_4_1, i_1_12_4_0, 
        i_1_12_15_1, i_1_12_15_0, o_1_12_0_0 );
  input i_1_12_2_1, i_1_12_2_0, i_1_12_4_1, i_1_12_4_0, i_1_12_15_1,
         i_1_12_15_0;
  output o_1_12_0_0;
  wire   n2, n5, n6, n7, n8, n9, n10, n11, n12, n1, n3, n4;

  OAI21X1 U6 ( .A(n5), .B(n6), .C(n7), .Y(o_1_12_0_0) );
  OAI21X1 U7 ( .A(n8), .B(n9), .C(i_1_12_15_1), .Y(n7) );
  AOI21X1 U8 ( .A(n10), .B(n2), .C(n11), .Y(n9) );
  AOI21X1 U9 ( .A(i_1_12_15_0), .B(n1), .C(n4), .Y(n10) );
  AOI21X1 U10 ( .A(i_1_12_4_1), .B(n3), .C(n2), .Y(n8) );
  XOR2X1 U11 ( .A(i_1_12_2_0), .B(i_1_12_4_0), .Y(n11) );
  NAND3X1 U12 ( .A(n1), .B(n4), .C(n12), .Y(n5) );
  NAND2X1 U13 ( .A(i_1_12_4_0), .B(i_1_12_2_0), .Y(n12) );
  INVX1 U1 ( .A(n12), .Y(n2) );
  INVX1 U2 ( .A(i_1_12_4_1), .Y(n4) );
  INVX1 U3 ( .A(i_1_12_15_0), .Y(n3) );
  OR2X1 U4 ( .A(n11), .B(n3), .Y(n6) );
  INVX1 U5 ( .A(i_1_12_2_1), .Y(n1) );
endmodule


module kernel_1_13_1 ( i_1_13_7_1, i_1_13_7_0, i_1_13_10_1, i_1_13_10_0, 
        i_1_13_11_1, i_1_13_11_0, o_1_13_0_1 );
  input i_1_13_7_1, i_1_13_7_0, i_1_13_10_1, i_1_13_10_0, i_1_13_11_1,
         i_1_13_11_0;
  output o_1_13_0_1;
  wire   n1, n3, n4, n5, n6, n7, n8, n9, n10, n2;

  NAND2X1 U4 ( .A(n3), .B(n4), .Y(o_1_13_0_1) );
  NAND3X1 U5 ( .A(i_1_13_7_0), .B(n5), .C(n6), .Y(n4) );
  XNOR2X1 U6 ( .A(i_1_13_11_0), .B(n7), .Y(n6) );
  OAI21X1 U7 ( .A(i_1_13_11_1), .B(n1), .C(n8), .Y(n5) );
  OAI21X1 U8 ( .A(n9), .B(n2), .C(i_1_13_7_1), .Y(n8) );
  NAND3X1 U9 ( .A(i_1_13_7_1), .B(n2), .C(n9), .Y(n3) );
  AOI21X1 U10 ( .A(n7), .B(i_1_13_11_0), .C(n10), .Y(n9) );
  XOR2X1 U11 ( .A(i_1_13_10_0), .B(i_1_13_10_1), .Y(n7) );
  INVX1 U1 ( .A(i_1_13_11_1), .Y(n2) );
  AND2X1 U2 ( .A(i_1_13_10_0), .B(i_1_13_10_1), .Y(n10) );
  INVX1 U3 ( .A(n9), .Y(n1) );
endmodule


module kernel_1_13_0 ( i_1_13_7_1, i_1_13_7_0, i_1_13_10_1, i_1_13_10_0, 
        i_1_13_11_1, i_1_13_11_0, o_1_13_0_0 );
  input i_1_13_7_1, i_1_13_7_0, i_1_13_10_1, i_1_13_10_0, i_1_13_11_1,
         i_1_13_11_0;
  output o_1_13_0_0;
  wire   n2, n3, n4, n5, n7, n8, n9, n10, n11, n12, n13, n14, n15, n16, n17,
         n18, n19, n20, n1;

  AOI22X1 U8 ( .A(n8), .B(n9), .C(n5), .D(n10), .Y(n7) );
  OAI21X1 U9 ( .A(i_1_13_10_1), .B(n11), .C(n12), .Y(n10) );
  NAND3X1 U10 ( .A(i_1_13_10_1), .B(n13), .C(i_1_13_7_0), .Y(n12) );
  AOI21X1 U11 ( .A(n13), .B(n4), .C(n14), .Y(n11) );
  OAI21X1 U12 ( .A(i_1_13_10_0), .B(n15), .C(n16), .Y(n14) );
  NAND3X1 U13 ( .A(i_1_13_10_0), .B(i_1_13_7_0), .C(n17), .Y(n16) );
  OAI21X1 U14 ( .A(i_1_13_10_0), .B(n18), .C(n15), .Y(n13) );
  NAND2X1 U15 ( .A(n3), .B(n19), .Y(n9) );
  NAND3X1 U16 ( .A(n2), .B(n4), .C(i_1_13_10_1), .Y(n19) );
  NAND2X1 U17 ( .A(i_1_13_7_1), .B(n1), .Y(n15) );
  NOR3X1 U18 ( .A(n18), .B(i_1_13_10_1), .C(n4), .Y(n20) );
  NOR2X1 U19 ( .A(n1), .B(i_1_13_7_1), .Y(n18) );
  XOR2X1 U20 ( .A(i_1_13_10_0), .B(i_1_13_11_0), .Y(n8) );
  INVX1 U1 ( .A(n7), .Y(o_1_13_0_0) );
  INVX1 U2 ( .A(n8), .Y(n5) );
  INVX1 U3 ( .A(i_1_13_11_1), .Y(n1) );
  INVX1 U4 ( .A(i_1_13_7_0), .Y(n4) );
  AND2X1 U5 ( .A(i_1_13_11_1), .B(i_1_13_7_1), .Y(n17) );
  INVX1 U6 ( .A(n20), .Y(n3) );
  INVX1 U7 ( .A(n15), .Y(n2) );
endmodule


module kernel_1_14_1 ( i_1_14_0_1, i_1_14_0_0, i_1_14_1_1, i_1_14_1_0, 
        i_1_14_11_1, i_1_14_11_0, o_1_14_0_1 );
  input i_1_14_0_1, i_1_14_0_0, i_1_14_1_1, i_1_14_1_0, i_1_14_11_1,
         i_1_14_11_0;
  output o_1_14_0_1;
  wire   n3, n7, n8, n9, n10, n11, n12, n13, n1, n2, n4, n5, n6;

  NAND2X1 U7 ( .A(n7), .B(n8), .Y(o_1_14_0_1) );
  NAND3X1 U8 ( .A(n1), .B(n4), .C(n9), .Y(n8) );
  AOI21X1 U9 ( .A(n6), .B(n10), .C(n3), .Y(n9) );
  NAND3X1 U10 ( .A(n2), .B(n5), .C(i_1_14_1_0), .Y(n10) );
  NAND3X1 U11 ( .A(i_1_14_1_0), .B(n11), .C(i_1_14_1_1), .Y(n7) );
  OAI21X1 U12 ( .A(i_1_14_0_1), .B(n3), .C(n12), .Y(n11) );
  OAI21X1 U13 ( .A(n13), .B(n1), .C(n4), .Y(n12) );
  NAND2X1 U14 ( .A(i_1_14_11_0), .B(i_1_14_0_0), .Y(n13) );
  INVX1 U1 ( .A(n13), .Y(n3) );
  INVX1 U2 ( .A(i_1_14_11_0), .Y(n5) );
  INVX1 U3 ( .A(i_1_14_0_0), .Y(n2) );
  INVX1 U4 ( .A(i_1_14_11_1), .Y(n4) );
  INVX1 U5 ( .A(i_1_14_1_1), .Y(n6) );
  INVX1 U6 ( .A(i_1_14_0_1), .Y(n1) );
endmodule


module kernel_1_14_0 ( i_1_14_0_1, i_1_14_0_0, i_1_14_1_1, i_1_14_1_0, 
        i_1_14_11_1, i_1_14_11_0, o_1_14_0_0 );
  input i_1_14_0_1, i_1_14_0_0, i_1_14_1_1, i_1_14_1_0, i_1_14_11_1,
         i_1_14_11_0;
  output o_1_14_0_0;
  wire   n4, n5, n6, n7, n8, n9, n1, n2, n3;

  OR2X2 U1 ( .A(n7), .B(i_1_14_1_1), .Y(n6) );
  OAI21X1 U5 ( .A(n3), .B(n4), .C(n5), .Y(o_1_14_0_0) );
  NAND3X1 U6 ( .A(n1), .B(n2), .C(n6), .Y(n5) );
  AOI21X1 U7 ( .A(i_1_14_0_0), .B(i_1_14_11_0), .C(n8), .Y(n7) );
  XNOR2X1 U8 ( .A(i_1_14_1_0), .B(n9), .Y(n8) );
  OAI21X1 U9 ( .A(n1), .B(n2), .C(n9), .Y(n4) );
  NOR2X1 U10 ( .A(i_1_14_0_0), .B(i_1_14_11_0), .Y(n9) );
  INVX1 U2 ( .A(i_1_14_1_1), .Y(n3) );
  INVX1 U3 ( .A(i_1_14_11_1), .Y(n2) );
  INVX1 U4 ( .A(i_1_14_0_1), .Y(n1) );
endmodule


module kernel_1_16_1 ( i_1_16_2_1, i_1_16_2_0, i_1_16_9_1, i_1_16_9_0, 
        i_1_16_12_1, i_1_16_12_0, o_1_16_0_1 );
  input i_1_16_2_1, i_1_16_2_0, i_1_16_9_1, i_1_16_9_0, i_1_16_12_1,
         i_1_16_12_0;
  output o_1_16_0_1;
  wire   n3, n4, n5, n1, n7;

  AOI21X1 U3 ( .A(n3), .B(n4), .C(i_1_16_2_1), .Y(o_1_16_0_1) );
  OAI21X1 U4 ( .A(i_1_16_12_1), .B(i_1_16_9_0), .C(n1), .Y(n4) );
  NAND2X1 U5 ( .A(i_1_16_9_1), .B(n5), .Y(n3) );
  INVX1 U1 ( .A(i_1_16_2_0), .Y(n1) );
  NAND2X1 U2 ( .A(i_1_16_2_0), .B(n7), .Y(n5) );
  AOI21X1 U6 ( .A(i_1_16_9_0), .B(i_1_16_12_0), .C(i_1_16_12_1), .Y(n7) );
endmodule


module kernel_1_16_0 ( i_1_16_2_1, i_1_16_2_0, i_1_16_9_1, i_1_16_9_0, 
        i_1_16_12_1, i_1_16_12_0, o_1_16_0_0 );
  input i_1_16_2_1, i_1_16_2_0, i_1_16_9_1, i_1_16_9_0, i_1_16_12_1,
         i_1_16_12_0;
  output o_1_16_0_0;
  wire   n2, n3, n4, n5, n6, n1;

  AOI21X1 U4 ( .A(n2), .B(n3), .C(i_1_16_2_1), .Y(o_1_16_0_0) );
  OAI21X1 U5 ( .A(n1), .B(n4), .C(i_1_16_9_1), .Y(n3) );
  XOR2X1 U6 ( .A(i_1_16_9_0), .B(i_1_16_12_0), .Y(n4) );
  AOI22X1 U7 ( .A(n5), .B(i_1_16_9_0), .C(n6), .D(n1), .Y(n2) );
  INVX1 U1 ( .A(i_1_16_2_0), .Y(n1) );
  AND2X1 U2 ( .A(i_1_16_12_1), .B(i_1_16_12_0), .Y(n5) );
  OR2X1 U3 ( .A(i_1_16_12_1), .B(i_1_16_12_0), .Y(n6) );
endmodule


module kernel_1_17_1 ( i_1_17_0_1, i_1_17_0_0, i_1_17_3_1, i_1_17_3_0, 
        i_1_17_14_1, i_1_17_14_0, o_1_17_0_1 );
  input i_1_17_0_1, i_1_17_0_0, i_1_17_3_1, i_1_17_3_0, i_1_17_14_1,
         i_1_17_14_0;
  output o_1_17_0_1;
  wire   n2, n3, n4, n5, n1;

  OAI21X1 U2 ( .A(i_1_17_3_1), .B(i_1_17_14_1), .C(n2), .Y(o_1_17_0_1) );
  NAND2X1 U3 ( .A(n3), .B(n4), .Y(n2) );
  NAND2X1 U4 ( .A(i_1_17_3_1), .B(n5), .Y(n4) );
  NAND3X1 U5 ( .A(i_1_17_0_0), .B(n1), .C(i_1_17_0_1), .Y(n5) );
  NOR2X1 U6 ( .A(i_1_17_3_0), .B(i_1_17_14_0), .Y(n3) );
  INVX1 U1 ( .A(i_1_17_14_1), .Y(n1) );
endmodule


module kernel_1_17_0 ( i_1_17_0_1, i_1_17_0_0, i_1_17_3_1, i_1_17_3_0, 
        i_1_17_14_1, i_1_17_14_0, o_1_17_0_0 );
  input i_1_17_0_1, i_1_17_0_0, i_1_17_3_1, i_1_17_3_0, i_1_17_14_1,
         i_1_17_14_0;
  output o_1_17_0_0;
  wire   n1, n5, n6, n7, n8, n9, n10, n11, n2, n3, n4;

  AND2X2 U1 ( .A(n9), .B(n10), .Y(n5) );
  OAI21X1 U6 ( .A(i_1_17_14_1), .B(n5), .C(n6), .Y(o_1_17_0_0) );
  NAND3X1 U7 ( .A(n1), .B(n2), .C(n7), .Y(n6) );
  NAND2X1 U8 ( .A(i_1_17_3_0), .B(i_1_17_14_1), .Y(n7) );
  AOI21X1 U9 ( .A(i_1_17_0_0), .B(i_1_17_0_1), .C(n4), .Y(n8) );
  NAND3X1 U10 ( .A(n4), .B(n3), .C(n11), .Y(n10) );
  OAI21X1 U11 ( .A(n3), .B(n11), .C(n2), .Y(n9) );
  XOR2X1 U12 ( .A(i_1_17_0_0), .B(i_1_17_0_1), .Y(n11) );
  INVX1 U2 ( .A(i_1_17_3_0), .Y(n3) );
  INVX1 U3 ( .A(i_1_17_14_0), .Y(n4) );
  INVX1 U4 ( .A(i_1_17_3_1), .Y(n2) );
  INVX1 U5 ( .A(n8), .Y(n1) );
endmodule


module kernel_1_19_1 ( i_1_19_5_1, i_1_19_5_0, i_1_19_6_1, i_1_19_6_0, 
        i_1_19_8_1, i_1_19_8_0, o_1_19_0_1 );
  input i_1_19_5_1, i_1_19_5_0, i_1_19_6_1, i_1_19_6_0, i_1_19_8_1, i_1_19_8_0;
  output o_1_19_0_1;
  wire   n2, n3, n4, n5, n6, n7, n8, n9, n10, n11, n12, n1;

  OAI21X1 U6 ( .A(n4), .B(n1), .C(n5), .Y(o_1_19_0_1) );
  AOI21X1 U7 ( .A(n6), .B(n7), .C(n8), .Y(n5) );
  AOI21X1 U8 ( .A(n4), .B(n9), .C(i_1_19_8_1), .Y(n8) );
  OAI21X1 U9 ( .A(n2), .B(n6), .C(i_1_19_5_0), .Y(n9) );
  OAI21X1 U10 ( .A(n3), .B(n11), .C(n7), .Y(n10) );
  AOI21X1 U11 ( .A(n7), .B(i_1_19_5_1), .C(n12), .Y(n4) );
  XNOR2X1 U12 ( .A(i_1_19_6_1), .B(i_1_19_8_0), .Y(n11) );
  NAND2X1 U13 ( .A(i_1_19_6_1), .B(i_1_19_8_0), .Y(n7) );
  AND2X1 U1 ( .A(n6), .B(n3), .Y(n12) );
  AND2X1 U2 ( .A(i_1_19_5_1), .B(n11), .Y(n6) );
  INVX1 U3 ( .A(n10), .Y(n2) );
  INVX1 U4 ( .A(i_1_19_5_0), .Y(n1) );
  INVX1 U5 ( .A(i_1_19_6_0), .Y(n3) );
endmodule


module kernel_1_19_0 ( i_1_19_5_1, i_1_19_5_0, i_1_19_6_1, i_1_19_6_0, 
        i_1_19_8_1, i_1_19_8_0, o_1_19_0_0 );
  input i_1_19_5_1, i_1_19_5_0, i_1_19_6_1, i_1_19_6_0, i_1_19_8_1, i_1_19_8_0;
  output o_1_19_0_0;
  wire   n2, n3, n4, n5, n6, n7, n8, n1;

  OAI21X1 U4 ( .A(i_1_19_8_1), .B(n4), .C(n5), .Y(o_1_19_0_0) );
  NAND2X1 U5 ( .A(i_1_19_5_1), .B(n6), .Y(n5) );
  OAI21X1 U6 ( .A(i_1_19_8_0), .B(n1), .C(n7), .Y(n6) );
  OAI21X1 U7 ( .A(i_1_19_5_0), .B(n3), .C(n2), .Y(n7) );
  AOI21X1 U8 ( .A(n8), .B(n2), .C(i_1_19_5_1), .Y(n4) );
  OAI21X1 U9 ( .A(i_1_19_8_0), .B(i_1_19_6_0), .C(n1), .Y(n8) );
  INVX1 U1 ( .A(i_1_19_5_0), .Y(n1) );
  INVX1 U2 ( .A(i_1_19_6_1), .Y(n2) );
  INVX1 U3 ( .A(i_1_19_6_0), .Y(n3) );
endmodule


module kernel_1_21_1 ( i_1_21_8_1, i_1_21_8_0, i_1_21_11_1, i_1_21_11_0, 
        i_1_21_15_1, i_1_21_15_0, o_1_21_0_1 );
  input i_1_21_8_1, i_1_21_8_0, i_1_21_11_1, i_1_21_11_0, i_1_21_15_1,
         i_1_21_15_0;
  output o_1_21_0_1;
  wire   n4, n5, n6, n7, n8, n1, n2, n3;

  AOI21X1 U4 ( .A(n4), .B(n5), .C(n3), .Y(o_1_21_0_1) );
  NAND3X1 U5 ( .A(n2), .B(n1), .C(i_1_21_15_0), .Y(n5) );
  NAND2X1 U6 ( .A(i_1_21_8_1), .B(n6), .Y(n4) );
  OAI21X1 U7 ( .A(i_1_21_11_1), .B(n7), .C(n8), .Y(n6) );
  NAND3X1 U8 ( .A(i_1_21_15_0), .B(n2), .C(i_1_21_8_0), .Y(n8) );
  NOR3X1 U9 ( .A(n2), .B(i_1_21_8_0), .C(i_1_21_15_0), .Y(n7) );
  INVX1 U1 ( .A(i_1_21_11_1), .Y(n1) );
  INVX1 U2 ( .A(i_1_21_11_0), .Y(n2) );
  INVX1 U3 ( .A(i_1_21_15_1), .Y(n3) );
endmodule


module kernel_1_21_0 ( i_1_21_8_1, i_1_21_8_0, i_1_21_11_1, i_1_21_11_0, 
        i_1_21_15_1, i_1_21_15_0, o_1_21_0_0 );
  input i_1_21_8_1, i_1_21_8_0, i_1_21_11_1, i_1_21_11_0, i_1_21_15_1,
         i_1_21_15_0;
  output o_1_21_0_0;
  wire   n1, n6, n7, n8, n9, n10, n11, n2, n3, n4, n5;

  NAND2X1 U6 ( .A(n6), .B(n7), .Y(o_1_21_0_0) );
  NAND3X1 U7 ( .A(i_1_21_8_0), .B(i_1_21_15_1), .C(n8), .Y(n7) );
  AOI21X1 U8 ( .A(i_1_21_11_0), .B(n5), .C(i_1_21_11_1), .Y(n8) );
  NAND3X1 U9 ( .A(i_1_21_15_0), .B(n9), .C(i_1_21_8_1), .Y(n6) );
  OAI21X1 U10 ( .A(n1), .B(n4), .C(n10), .Y(n9) );
  NAND3X1 U11 ( .A(n3), .B(n2), .C(i_1_21_8_0), .Y(n10) );
  OAI21X1 U12 ( .A(i_1_21_11_0), .B(i_1_21_8_0), .C(i_1_21_11_1), .Y(n11) );
  INVX1 U1 ( .A(i_1_21_15_0), .Y(n5) );
  INVX1 U2 ( .A(i_1_21_11_1), .Y(n2) );
  INVX1 U3 ( .A(i_1_21_11_0), .Y(n3) );
  INVX1 U4 ( .A(i_1_21_15_1), .Y(n4) );
  INVX1 U5 ( .A(n11), .Y(n1) );
endmodule


module kernel_1_23_1 ( i_1_23_2_1, i_1_23_2_0, i_1_23_4_1, i_1_23_4_0, 
        i_1_23_15_1, i_1_23_15_0, o_1_23_0_1 );
  input i_1_23_2_1, i_1_23_2_0, i_1_23_4_1, i_1_23_4_0, i_1_23_15_1,
         i_1_23_15_0;
  output o_1_23_0_1;
  wire   n2, n3, n4;

  OAI21X1 U2 ( .A(i_1_23_15_0), .B(n3), .C(i_1_23_15_1), .Y(n2) );
  NOR3X1 U3 ( .A(n4), .B(i_1_23_4_1), .C(i_1_23_4_0), .Y(n3) );
  NAND2X1 U4 ( .A(i_1_23_2_1), .B(i_1_23_2_0), .Y(n4) );
  INVX1 U1 ( .A(n2), .Y(o_1_23_0_1) );
endmodule


module kernel_1_23_0 ( i_1_23_2_1, i_1_23_2_0, i_1_23_4_1, i_1_23_4_0, 
        i_1_23_15_1, i_1_23_15_0, o_1_23_0_0 );
  input i_1_23_2_1, i_1_23_2_0, i_1_23_4_1, i_1_23_4_0, i_1_23_15_1,
         i_1_23_15_0;
  output o_1_23_0_0;
  wire   n5, n6, n7, n8, n9, n1, n2, n3, n4;

  AND2X2 U1 ( .A(i_1_23_15_1), .B(n5), .Y(o_1_23_0_0) );
  NAND3X1 U6 ( .A(n6), .B(n1), .C(n7), .Y(n5) );
  NAND2X1 U7 ( .A(n8), .B(n3), .Y(n7) );
  OAI21X1 U8 ( .A(i_1_23_4_0), .B(i_1_23_2_1), .C(n9), .Y(n8) );
  AOI22X1 U9 ( .A(i_1_23_2_1), .B(n2), .C(i_1_23_4_0), .D(i_1_23_2_0), .Y(n9)
         );
  NAND3X1 U10 ( .A(i_1_23_2_1), .B(n4), .C(i_1_23_4_1), .Y(n6) );
  INVX1 U2 ( .A(i_1_23_4_0), .Y(n4) );
  INVX1 U3 ( .A(i_1_23_4_1), .Y(n3) );
  INVX1 U4 ( .A(i_1_23_2_0), .Y(n2) );
  INVX1 U5 ( .A(i_1_23_15_0), .Y(n1) );
endmodule


module kernel_1_24_1 ( i_1_24_2_1, i_1_24_2_0, i_1_24_4_1, i_1_24_4_0, 
        i_1_24_10_1, i_1_24_10_0, o_1_24_0_1 );
  input i_1_24_2_1, i_1_24_2_0, i_1_24_4_1, i_1_24_4_0, i_1_24_10_1,
         i_1_24_10_0;
  output o_1_24_0_1;
  wire   n2, n4, n5, n6, n7, n8, n1;

  OAI21X1 U4 ( .A(n2), .B(n5), .C(i_1_24_2_1), .Y(n4) );
  NOR3X1 U5 ( .A(i_1_24_10_0), .B(i_1_24_10_1), .C(n6), .Y(n5) );
  OAI21X1 U6 ( .A(i_1_24_2_0), .B(i_1_24_4_1), .C(i_1_24_4_0), .Y(n6) );
  NAND3X1 U7 ( .A(i_1_24_2_0), .B(n8), .C(i_1_24_4_1), .Y(n7) );
  NAND3X1 U8 ( .A(i_1_24_10_0), .B(n1), .C(i_1_24_10_1), .Y(n8) );
  INVX1 U1 ( .A(i_1_24_4_0), .Y(n1) );
  INVX1 U2 ( .A(n4), .Y(o_1_24_0_1) );
  INVX1 U3 ( .A(n7), .Y(n2) );
endmodule


module kernel_1_24_0 ( i_1_24_2_1, i_1_24_2_0, i_1_24_4_1, i_1_24_4_0, 
        i_1_24_10_1, i_1_24_10_0, o_1_24_0_0 );
  input i_1_24_2_1, i_1_24_2_0, i_1_24_4_1, i_1_24_4_0, i_1_24_10_1,
         i_1_24_10_0;
  output o_1_24_0_0;
  wire   n5, n6, n7, n8, n9, n1, n2, n3, n4;

  OAI21X1 U7 ( .A(i_1_24_10_1), .B(n6), .C(n7), .Y(n5) );
  NAND3X1 U8 ( .A(n8), .B(n1), .C(i_1_24_4_0), .Y(n7) );
  NOR2X1 U9 ( .A(n8), .B(n9), .Y(n6) );
  AOI22X1 U10 ( .A(i_1_24_10_0), .B(n4), .C(n2), .D(n3), .Y(n9) );
  INVX1 U1 ( .A(i_1_24_4_0), .Y(n4) );
  AND2X1 U2 ( .A(i_1_24_4_1), .B(i_1_24_2_0), .Y(n8) );
  INVX1 U3 ( .A(i_1_24_4_1), .Y(n3) );
  INVX1 U4 ( .A(i_1_24_2_0), .Y(n2) );
  INVX1 U5 ( .A(i_1_24_10_0), .Y(n1) );
  AND2X1 U6 ( .A(i_1_24_2_1), .B(n5), .Y(o_1_24_0_0) );
endmodule


module kernel_1_25_1 ( i_1_25_10_1, i_1_25_10_0, i_1_25_11_1, i_1_25_11_0, 
        i_1_25_12_1, i_1_25_12_0, o_1_25_0_1 );
  input i_1_25_10_1, i_1_25_10_0, i_1_25_11_1, i_1_25_11_0, i_1_25_12_1,
         i_1_25_12_0;
  output o_1_25_0_1;
  wire   n4, n5, n6, n7, n1, n2;

  NAND3X1 U5 ( .A(i_1_25_10_1), .B(n5), .C(i_1_25_12_1), .Y(n4) );
  OAI21X1 U6 ( .A(n1), .B(n2), .C(n6), .Y(n5) );
  OAI21X1 U7 ( .A(i_1_25_10_0), .B(n7), .C(i_1_25_12_0), .Y(n6) );
  OR2X1 U1 ( .A(i_1_25_11_1), .B(i_1_25_11_0), .Y(n7) );
  INVX1 U2 ( .A(i_1_25_11_1), .Y(n2) );
  INVX1 U3 ( .A(n4), .Y(o_1_25_0_1) );
  INVX1 U4 ( .A(i_1_25_10_0), .Y(n1) );
endmodule


module kernel_1_25_0 ( i_1_25_10_1, i_1_25_10_0, i_1_25_11_1, i_1_25_11_0, 
        i_1_25_12_1, i_1_25_12_0, o_1_25_0_0 );
  input i_1_25_10_1, i_1_25_10_0, i_1_25_11_1, i_1_25_11_0, i_1_25_12_1,
         i_1_25_12_0;
  output o_1_25_0_0;
  wire   n1, n4, n5, n6, n7, n8, n9, n10, n11, n12, n13, n14, n2, n3;

  OAI21X1 U5 ( .A(n5), .B(n6), .C(n7), .Y(o_1_25_0_0) );
  NAND2X1 U6 ( .A(i_1_25_12_1), .B(n8), .Y(n7) );
  OAI21X1 U7 ( .A(n9), .B(n4), .C(n10), .Y(n8) );
  NAND3X1 U8 ( .A(n11), .B(n4), .C(i_1_25_10_1), .Y(n10) );
  XOR2X1 U9 ( .A(i_1_25_11_1), .B(i_1_25_10_0), .Y(n11) );
  AOI21X1 U10 ( .A(i_1_25_10_0), .B(n12), .C(n13), .Y(n9) );
  NOR3X1 U11 ( .A(n14), .B(i_1_25_10_0), .C(n1), .Y(n13) );
  NAND2X1 U12 ( .A(n3), .B(n2), .Y(n14) );
  OAI21X1 U13 ( .A(i_1_25_10_1), .B(n3), .C(n2), .Y(n12) );
  NAND2X1 U14 ( .A(i_1_25_12_0), .B(i_1_25_11_1), .Y(n6) );
  NAND3X1 U15 ( .A(i_1_25_10_1), .B(i_1_25_10_0), .C(i_1_25_11_0), .Y(n5) );
  INVX1 U1 ( .A(i_1_25_12_0), .Y(n4) );
  INVX1 U2 ( .A(i_1_25_11_1), .Y(n2) );
  INVX1 U3 ( .A(i_1_25_11_0), .Y(n3) );
  INVX1 U4 ( .A(i_1_25_10_1), .Y(n1) );
endmodule


module kernel_1_26_1 ( i_1_26_3_1, i_1_26_3_0, i_1_26_11_1, i_1_26_11_0, 
        i_1_26_14_1, i_1_26_14_0, o_1_26_0_1 );
  input i_1_26_3_1, i_1_26_3_0, i_1_26_11_1, i_1_26_11_0, i_1_26_14_1,
         i_1_26_14_0;
  output o_1_26_0_1;
  wire   n1, n4, n5, n2, n3;

  OAI21X1 U4 ( .A(i_1_26_14_1), .B(n1), .C(n4), .Y(o_1_26_0_1) );
  OAI21X1 U5 ( .A(n5), .B(n3), .C(i_1_26_3_1), .Y(n4) );
  NAND2X1 U6 ( .A(i_1_26_14_0), .B(n2), .Y(n5) );
  INVX1 U1 ( .A(i_1_26_3_0), .Y(n2) );
  INVX1 U2 ( .A(n5), .Y(n1) );
  INVX1 U3 ( .A(i_1_26_14_1), .Y(n3) );
endmodule


module kernel_1_26_0 ( i_1_26_3_1, i_1_26_3_0, i_1_26_11_1, i_1_26_11_0, 
        i_1_26_14_1, i_1_26_14_0, o_1_26_0_0 );
  input i_1_26_3_1, i_1_26_3_0, i_1_26_11_1, i_1_26_11_0, i_1_26_14_1,
         i_1_26_14_0;
  output o_1_26_0_0;
  wire   n1, n4, n5, n2, n3;

  OAI21X1 U4 ( .A(i_1_26_14_1), .B(n1), .C(n4), .Y(o_1_26_0_0) );
  OAI21X1 U5 ( .A(n5), .B(n3), .C(i_1_26_3_1), .Y(n4) );
  NAND2X1 U6 ( .A(i_1_26_14_0), .B(n2), .Y(n5) );
  INVX1 U1 ( .A(i_1_26_3_0), .Y(n2) );
  INVX1 U2 ( .A(n5), .Y(n1) );
  INVX1 U3 ( .A(i_1_26_14_1), .Y(n3) );
endmodule


module kernel_1_27_1 ( i_1_27_4_1, i_1_27_4_0, i_1_27_6_1, i_1_27_6_0, 
        i_1_27_11_1, i_1_27_11_0, o_1_27_0_1 );
  input i_1_27_4_1, i_1_27_4_0, i_1_27_6_1, i_1_27_6_0, i_1_27_11_1,
         i_1_27_11_0;
  output o_1_27_0_1;
  wire   n1;

  AOI21X1 U1 ( .A(n1), .B(i_1_27_4_0), .C(i_1_27_4_1), .Y(o_1_27_0_1) );
  NOR2X1 U2 ( .A(i_1_27_11_1), .B(i_1_27_11_0), .Y(n1) );
endmodule


module kernel_1_27_0 ( i_1_27_4_1, i_1_27_4_0, i_1_27_6_1, i_1_27_6_0, 
        i_1_27_11_1, i_1_27_11_0, o_1_27_0_0 );
  input i_1_27_4_1, i_1_27_4_0, i_1_27_6_1, i_1_27_6_0, i_1_27_11_1,
         i_1_27_11_0;
  output o_1_27_0_0;
  wire   n1, n3, n4, n5, n6, n7, n2;

  OAI21X1 U4 ( .A(i_1_27_4_1), .B(n4), .C(n5), .Y(o_1_27_0_0) );
  NAND3X1 U5 ( .A(i_1_27_6_1), .B(i_1_27_11_1), .C(n1), .Y(n5) );
  NAND3X1 U6 ( .A(i_1_27_6_0), .B(n2), .C(i_1_27_11_0), .Y(n6) );
  NOR3X1 U7 ( .A(n2), .B(i_1_27_11_1), .C(n3), .Y(n4) );
  OAI21X1 U8 ( .A(i_1_27_11_0), .B(i_1_27_6_0), .C(i_1_27_6_1), .Y(n7) );
  INVX1 U1 ( .A(i_1_27_4_0), .Y(n2) );
  INVX1 U2 ( .A(n7), .Y(n3) );
  INVX1 U3 ( .A(n6), .Y(n1) );
endmodule


module kernel_1_28_1 ( i_1_28_2_1, i_1_28_2_0, i_1_28_7_1, i_1_28_7_0, 
        i_1_28_10_1, i_1_28_10_0, o_1_28_0_1 );
  input i_1_28_2_1, i_1_28_2_0, i_1_28_7_1, i_1_28_7_0, i_1_28_10_1,
         i_1_28_10_0;
  output o_1_28_0_1;
  wire   n2, n3, n4;

  NAND3X1 U3 ( .A(i_1_28_2_1), .B(i_1_28_2_0), .C(n4), .Y(n3) );
  AOI21X1 U4 ( .A(i_1_28_10_0), .B(n2), .C(i_1_28_10_1), .Y(n4) );
  INVX1 U1 ( .A(n3), .Y(o_1_28_0_1) );
  INVX1 U2 ( .A(i_1_28_7_1), .Y(n2) );
endmodule


module kernel_1_28_0 ( i_1_28_2_1, i_1_28_2_0, i_1_28_7_1, i_1_28_7_0, 
        i_1_28_10_1, i_1_28_10_0, o_1_28_0_0 );
  input i_1_28_2_1, i_1_28_2_0, i_1_28_7_1, i_1_28_7_0, i_1_28_10_1,
         i_1_28_10_0;
  output o_1_28_0_0;
  wire   n2, n3, n4, n5, n6, n7, n1;

  AOI21X1 U5 ( .A(n2), .B(n5), .C(n1), .Y(o_1_28_0_0) );
  NAND3X1 U6 ( .A(i_1_28_2_0), .B(n3), .C(n4), .Y(n5) );
  NOR3X1 U7 ( .A(n3), .B(i_1_28_10_0), .C(n7), .Y(n6) );
  AOI21X1 U8 ( .A(i_1_28_7_0), .B(i_1_28_2_0), .C(n4), .Y(n7) );
  INVX1 U1 ( .A(i_1_28_2_1), .Y(n1) );
  INVX1 U2 ( .A(n6), .Y(n2) );
  INVX1 U3 ( .A(i_1_28_10_1), .Y(n4) );
  INVX1 U4 ( .A(i_1_28_7_1), .Y(n3) );
endmodule


module kernel_1_30_1 ( i_1_30_2_1, i_1_30_2_0, i_1_30_3_1, i_1_30_3_0, 
        i_1_30_14_1, i_1_30_14_0, o_1_30_0_1 );
  input i_1_30_2_1, i_1_30_2_0, i_1_30_3_1, i_1_30_3_0, i_1_30_14_1,
         i_1_30_14_0;
  output o_1_30_0_1;
  wire   n2, n3, n4, n5, n1;

  OAI21X1 U4 ( .A(i_1_30_3_1), .B(n3), .C(n4), .Y(n2) );
  AOI21X1 U5 ( .A(n5), .B(i_1_30_2_1), .C(i_1_30_14_0), .Y(n4) );
  NOR3X1 U6 ( .A(n1), .B(i_1_30_2_1), .C(i_1_30_2_0), .Y(n3) );
  INVX1 U1 ( .A(i_1_30_3_0), .Y(n1) );
  AND2X1 U2 ( .A(n1), .B(i_1_30_2_0), .Y(n5) );
  AND2X1 U3 ( .A(i_1_30_14_1), .B(n2), .Y(o_1_30_0_1) );
endmodule


module kernel_1_30_0 ( i_1_30_2_1, i_1_30_2_0, i_1_30_3_1, i_1_30_3_0, 
        i_1_30_14_1, i_1_30_14_0, o_1_30_0_0 );
  input i_1_30_2_1, i_1_30_2_0, i_1_30_3_1, i_1_30_3_0, i_1_30_14_1,
         i_1_30_14_0;
  output o_1_30_0_0;
  wire   n1, n2, n5, n6, n7, n8, n9, n10, n11, n12, n3, n4;

  AOI22X1 U6 ( .A(n6), .B(n7), .C(n8), .D(n9), .Y(n5) );
  NAND3X1 U7 ( .A(n2), .B(n4), .C(n10), .Y(n9) );
  NAND2X1 U8 ( .A(n11), .B(i_1_30_3_0), .Y(n10) );
  XNOR2X1 U9 ( .A(n7), .B(n3), .Y(n11) );
  NOR3X1 U10 ( .A(i_1_30_2_1), .B(i_1_30_3_0), .C(n7), .Y(n12) );
  XNOR2X1 U11 ( .A(i_1_30_2_0), .B(i_1_30_3_1), .Y(n8) );
  NAND2X1 U12 ( .A(i_1_30_3_1), .B(i_1_30_2_0), .Y(n7) );
  OAI21X1 U13 ( .A(i_1_30_3_0), .B(n3), .C(n4), .Y(n6) );
  INVX1 U1 ( .A(i_1_30_14_0), .Y(n4) );
  INVX1 U2 ( .A(n12), .Y(n2) );
  INVX1 U3 ( .A(i_1_30_2_1), .Y(n3) );
  AND2X1 U4 ( .A(n1), .B(i_1_30_14_1), .Y(o_1_30_0_0) );
  INVX1 U5 ( .A(n5), .Y(n1) );
endmodule


module kernel_1_31_1 ( i_1_31_2_1, i_1_31_2_0, i_1_31_3_1, i_1_31_3_0, 
        i_1_31_14_1, i_1_31_14_0, o_1_31_0_1 );
  input i_1_31_2_1, i_1_31_2_0, i_1_31_3_1, i_1_31_3_0, i_1_31_14_1,
         i_1_31_14_0;
  output o_1_31_0_1;
  wire   n1, n4, n5, n6, n7, n2, n3;

  OAI21X1 U5 ( .A(i_1_31_14_1), .B(n4), .C(n1), .Y(o_1_31_0_1) );
  AOI21X1 U6 ( .A(n6), .B(i_1_31_14_1), .C(n2), .Y(n5) );
  OAI21X1 U7 ( .A(i_1_31_3_0), .B(i_1_31_2_1), .C(n3), .Y(n6) );
  AOI21X1 U8 ( .A(i_1_31_3_0), .B(n7), .C(n3), .Y(n4) );
  INVX1 U1 ( .A(i_1_31_14_0), .Y(n3) );
  INVX1 U2 ( .A(i_1_31_3_1), .Y(n2) );
  INVX1 U3 ( .A(n5), .Y(n1) );
  OR2X1 U4 ( .A(i_1_31_2_0), .B(i_1_31_2_1), .Y(n7) );
endmodule


module kernel_1_31_0 ( i_1_31_2_1, i_1_31_2_0, i_1_31_3_1, i_1_31_3_0, 
        i_1_31_14_1, i_1_31_14_0, o_1_31_0_0 );
  input i_1_31_2_1, i_1_31_2_0, i_1_31_3_1, i_1_31_3_0, i_1_31_14_1,
         i_1_31_14_0;
  output o_1_31_0_0;
  wire   n1, n2, n6, n7, n8, n9, n10, n11, n3, n4, n5;

  OAI21X1 U6 ( .A(n6), .B(n3), .C(n1), .Y(o_1_31_0_0) );
  AOI21X1 U7 ( .A(n8), .B(n9), .C(i_1_31_14_1), .Y(n7) );
  AOI21X1 U8 ( .A(i_1_31_2_1), .B(i_1_31_3_0), .C(n4), .Y(n9) );
  AOI21X1 U9 ( .A(n5), .B(i_1_31_3_0), .C(i_1_31_3_1), .Y(n8) );
  AOI22X1 U10 ( .A(n2), .B(n4), .C(i_1_31_3_0), .D(n10), .Y(n6) );
  NAND2X1 U11 ( .A(i_1_31_14_0), .B(n11), .Y(n10) );
  NAND2X1 U12 ( .A(i_1_31_2_1), .B(i_1_31_2_0), .Y(n11) );
  INVX1 U1 ( .A(i_1_31_3_1), .Y(n3) );
  INVX1 U2 ( .A(n7), .Y(n1) );
  INVX1 U3 ( .A(i_1_31_14_0), .Y(n4) );
  INVX1 U4 ( .A(n11), .Y(n2) );
  INVX1 U5 ( .A(i_1_31_2_0), .Y(n5) );
endmodule


module kernel_1_33_1 ( i_1_33_0_1, i_1_33_0_0, i_1_33_4_1, i_1_33_4_0, 
        i_1_33_15_1, i_1_33_15_0, o_1_33_0_1 );
  input i_1_33_0_1, i_1_33_0_0, i_1_33_4_1, i_1_33_4_0, i_1_33_15_1,
         i_1_33_15_0;
  output o_1_33_0_1;
  wire   n2, n3;

  NAND3X1 U2 ( .A(i_1_33_0_1), .B(i_1_33_0_0), .C(n3), .Y(n2) );
  NOR3X1 U3 ( .A(i_1_33_15_0), .B(i_1_33_4_1), .C(i_1_33_15_1), .Y(n3) );
  INVX1 U1 ( .A(n2), .Y(o_1_33_0_1) );
endmodule


module kernel_1_33_0 ( i_1_33_0_1, i_1_33_0_0, i_1_33_4_1, i_1_33_4_0, 
        i_1_33_15_1, i_1_33_15_0, o_1_33_0_0 );
  input i_1_33_0_1, i_1_33_0_0, i_1_33_4_1, i_1_33_4_0, i_1_33_15_1,
         i_1_33_15_0;
  output o_1_33_0_0;
  wire   n3, n4, n5, n1;

  NAND3X1 U4 ( .A(i_1_33_0_1), .B(i_1_33_0_0), .C(n4), .Y(n3) );
  AOI21X1 U5 ( .A(i_1_33_4_0), .B(n1), .C(n5), .Y(n4) );
  INVX1 U1 ( .A(i_1_33_4_1), .Y(n1) );
  INVX1 U2 ( .A(n3), .Y(o_1_33_0_0) );
  OR2X1 U3 ( .A(i_1_33_15_1), .B(i_1_33_15_0), .Y(n5) );
endmodule


module kernel_1_34_1 ( i_1_34_3_1, i_1_34_3_0, i_1_34_4_1, i_1_34_4_0, 
        i_1_34_14_1, i_1_34_14_0, o_1_34_0_1 );
  input i_1_34_3_1, i_1_34_3_0, i_1_34_4_1, i_1_34_4_0, i_1_34_14_1,
         i_1_34_14_0;
  output o_1_34_0_1;
  wire   n2, n3, n4, n1;

  AND2X2 U1 ( .A(n2), .B(i_1_34_14_1), .Y(o_1_34_0_1) );
  AOI22X1 U3 ( .A(i_1_34_3_1), .B(i_1_34_3_0), .C(n1), .D(n3), .Y(n2) );
  NAND3X1 U4 ( .A(i_1_34_4_1), .B(i_1_34_4_0), .C(n4), .Y(n3) );
  NOR2X1 U5 ( .A(i_1_34_3_1), .B(i_1_34_3_0), .Y(n4) );
  INVX1 U2 ( .A(i_1_34_14_0), .Y(n1) );
endmodule


module kernel_1_34_0 ( i_1_34_3_1, i_1_34_3_0, i_1_34_4_1, i_1_34_4_0, 
        i_1_34_14_1, i_1_34_14_0, o_1_34_0_0 );
  input i_1_34_3_1, i_1_34_3_0, i_1_34_4_1, i_1_34_4_0, i_1_34_14_1,
         i_1_34_14_0;
  output o_1_34_0_0;
  wire   n1, n2, n4, n5, n6, n3;

  AOI21X1 U5 ( .A(i_1_34_4_1), .B(i_1_34_14_0), .C(n5), .Y(n4) );
  AOI21X1 U6 ( .A(n2), .B(n3), .C(i_1_34_3_1), .Y(n5) );
  AOI21X1 U7 ( .A(i_1_34_4_1), .B(i_1_34_4_0), .C(i_1_34_3_0), .Y(n6) );
  INVX1 U1 ( .A(i_1_34_14_0), .Y(n3) );
  INVX1 U2 ( .A(n6), .Y(n2) );
  AND2X1 U3 ( .A(i_1_34_14_1), .B(n1), .Y(o_1_34_0_0) );
  INVX1 U4 ( .A(n4), .Y(n1) );
endmodule


module kernel_1_35_1 ( i_1_35_0_1, i_1_35_0_0, i_1_35_1_1, i_1_35_1_0, 
        i_1_35_14_1, i_1_35_14_0, o_1_35_0_1 );
  input i_1_35_0_1, i_1_35_0_0, i_1_35_1_1, i_1_35_1_0, i_1_35_14_1,
         i_1_35_14_0;
  output o_1_35_0_1;
  wire   n1, n2, n3, n4, n5;

  AND2X2 U1 ( .A(n1), .B(n2), .Y(o_1_35_0_1) );
  AOI21X1 U5 ( .A(i_1_35_14_1), .B(n3), .C(i_1_35_1_1), .Y(n2) );
  AOI22X1 U6 ( .A(i_1_35_1_0), .B(i_1_35_0_1), .C(n4), .D(n5), .Y(n1) );
  OR2X1 U2 ( .A(i_1_35_14_0), .B(i_1_35_0_0), .Y(n5) );
  OR2X1 U3 ( .A(i_1_35_0_1), .B(i_1_35_1_0), .Y(n3) );
  OR2X1 U4 ( .A(n3), .B(i_1_35_14_1), .Y(n4) );
endmodule


module kernel_1_35_0 ( i_1_35_0_1, i_1_35_0_0, i_1_35_1_1, i_1_35_1_0, 
        i_1_35_14_1, i_1_35_14_0, o_1_35_0_0 );
  input i_1_35_0_1, i_1_35_0_0, i_1_35_1_1, i_1_35_1_0, i_1_35_14_1,
         i_1_35_14_0;
  output o_1_35_0_0;
  wire   n3, n4, n5, n1, n2;

  NOR3X1 U4 ( .A(n3), .B(i_1_35_1_1), .C(i_1_35_0_1), .Y(o_1_35_0_0) );
  OAI21X1 U5 ( .A(n1), .B(n2), .C(n4), .Y(n3) );
  OAI21X1 U6 ( .A(i_1_35_0_0), .B(n5), .C(i_1_35_14_1), .Y(n4) );
  INVX1 U1 ( .A(i_1_35_0_0), .Y(n1) );
  INVX1 U2 ( .A(i_1_35_14_0), .Y(n2) );
  OR2X1 U3 ( .A(i_1_35_1_0), .B(i_1_35_14_0), .Y(n5) );
endmodule


module kernel_1_36_1 ( i_1_36_1_1, i_1_36_1_0, i_1_36_4_1, i_1_36_4_0, 
        i_1_36_13_1, i_1_36_13_0, o_1_36_0_1 );
  input i_1_36_1_1, i_1_36_1_0, i_1_36_4_1, i_1_36_4_0, i_1_36_13_1,
         i_1_36_13_0;
  output o_1_36_0_1;
  wire   n1, n2, n3, n4, n5, n6, n7;

  NOR3X1 U5 ( .A(n4), .B(i_1_36_4_1), .C(n5), .Y(o_1_36_0_1) );
  AOI21X1 U6 ( .A(i_1_36_13_1), .B(n6), .C(n7), .Y(n4) );
  AOI22X1 U7 ( .A(n1), .B(n2), .C(i_1_36_1_0), .D(n3), .Y(n7) );
  NOR2X1 U8 ( .A(i_1_36_1_1), .B(i_1_36_4_0), .Y(n6) );
  INVX1 U1 ( .A(n6), .Y(n1) );
  AND2X1 U2 ( .A(i_1_36_4_0), .B(i_1_36_1_1), .Y(n5) );
  INVX1 U3 ( .A(i_1_36_13_0), .Y(n3) );
  INVX1 U4 ( .A(i_1_36_13_1), .Y(n2) );
endmodule


module kernel_1_36_0 ( i_1_36_1_1, i_1_36_1_0, i_1_36_4_1, i_1_36_4_0, 
        i_1_36_13_1, i_1_36_13_0, o_1_36_0_0 );
  input i_1_36_1_1, i_1_36_1_0, i_1_36_4_1, i_1_36_4_0, i_1_36_13_1,
         i_1_36_13_0;
  output o_1_36_0_0;
  wire   n5, n6, n7, n8, n9, n10, n11, n12, n1, n2, n3, n4;

  NAND2X1 U6 ( .A(n6), .B(n7), .Y(o_1_36_0_0) );
  NAND3X1 U7 ( .A(i_1_36_13_1), .B(i_1_36_13_0), .C(n8), .Y(n7) );
  AOI21X1 U8 ( .A(i_1_36_4_1), .B(n9), .C(i_1_36_1_0), .Y(n8) );
  NAND2X1 U9 ( .A(n1), .B(n4), .Y(n9) );
  NAND3X1 U10 ( .A(n1), .B(n3), .C(n10), .Y(n6) );
  OAI21X1 U11 ( .A(n11), .B(n5), .C(n12), .Y(n10) );
  NAND3X1 U12 ( .A(n2), .B(n4), .C(i_1_36_13_0), .Y(n12) );
  NOR3X1 U13 ( .A(n4), .B(i_1_36_13_0), .C(n2), .Y(n11) );
  INVX1 U1 ( .A(i_1_36_4_0), .Y(n4) );
  INVX1 U2 ( .A(i_1_36_4_1), .Y(n3) );
  INVX1 U3 ( .A(i_1_36_1_1), .Y(n1) );
  INVX1 U4 ( .A(i_1_36_1_0), .Y(n2) );
  INVX1 U5 ( .A(i_1_36_13_1), .Y(n5) );
endmodule


module kernel_1_38_1 ( i_1_38_5_1, i_1_38_5_0, i_1_38_6_1, i_1_38_6_0, 
        i_1_38_12_1, i_1_38_12_0, o_1_38_0_1 );
  input i_1_38_5_1, i_1_38_5_0, i_1_38_6_1, i_1_38_6_0, i_1_38_12_1,
         i_1_38_12_0;
  output o_1_38_0_1;
  wire   n2, n3, n5, n6, n7, n8, n9, n10, n1, n4;

  OR2X2 U1 ( .A(n7), .B(n1), .Y(n6) );
  OAI21X1 U7 ( .A(i_1_38_6_1), .B(n5), .C(n6), .Y(o_1_38_0_1) );
  AOI22X1 U8 ( .A(n2), .B(n4), .C(i_1_38_5_0), .D(n3), .Y(n7) );
  AOI21X1 U9 ( .A(i_1_38_5_0), .B(n3), .C(n9), .Y(n5) );
  OAI21X1 U10 ( .A(n8), .B(n10), .C(n1), .Y(n9) );
  NOR2X1 U11 ( .A(n3), .B(i_1_38_5_0), .Y(n8) );
  INVX1 U2 ( .A(i_1_38_12_1), .Y(n4) );
  INVX1 U3 ( .A(n8), .Y(n2) );
  INVX1 U4 ( .A(i_1_38_5_1), .Y(n1) );
  OR2X1 U5 ( .A(i_1_38_12_1), .B(i_1_38_12_0), .Y(n10) );
  INVX1 U6 ( .A(i_1_38_6_0), .Y(n3) );
endmodule


module kernel_1_38_0 ( i_1_38_5_1, i_1_38_5_0, i_1_38_6_1, i_1_38_6_0, 
        i_1_38_12_1, i_1_38_12_0, o_1_38_0_0 );
  input i_1_38_5_1, i_1_38_5_0, i_1_38_6_1, i_1_38_6_0, i_1_38_12_1,
         i_1_38_12_0;
  output o_1_38_0_0;
  wire   n2, n3, n4, n5, n6, n7, n8, n9, n10, n1;

  NAND2X1 U5 ( .A(n5), .B(n6), .Y(o_1_38_0_0) );
  NAND3X1 U6 ( .A(n7), .B(n2), .C(i_1_38_5_0), .Y(n6) );
  OAI21X1 U7 ( .A(i_1_38_12_1), .B(n4), .C(n8), .Y(n7) );
  NAND2X1 U8 ( .A(n4), .B(n3), .Y(n8) );
  OAI21X1 U9 ( .A(n2), .B(n9), .C(i_1_38_5_1), .Y(n5) );
  OAI21X1 U10 ( .A(i_1_38_12_0), .B(n1), .C(n10), .Y(n9) );
  OAI21X1 U11 ( .A(i_1_38_5_0), .B(n4), .C(n3), .Y(n10) );
  INVX1 U1 ( .A(i_1_38_12_0), .Y(n4) );
  INVX1 U2 ( .A(i_1_38_5_0), .Y(n1) );
  INVX1 U3 ( .A(i_1_38_6_0), .Y(n3) );
  INVX1 U4 ( .A(i_1_38_6_1), .Y(n2) );
endmodule


module kernel_1_41_1 ( i_1_41_0_1, i_1_41_0_0, i_1_41_3_1, i_1_41_3_0, 
        i_1_41_14_1, i_1_41_14_0, o_1_41_0_1 );
  input i_1_41_0_1, i_1_41_0_0, i_1_41_3_1, i_1_41_3_0, i_1_41_14_1,
         i_1_41_14_0;
  output o_1_41_0_1;
  wire   n1, n4, n5, n6, n7, n8, n9, n10, n2, n3;

  NAND3X1 U4 ( .A(n4), .B(n5), .C(n6), .Y(o_1_41_0_1) );
  NAND2X1 U5 ( .A(i_1_41_3_1), .B(n7), .Y(n6) );
  OAI21X1 U6 ( .A(i_1_41_14_1), .B(n8), .C(n9), .Y(n7) );
  AOI21X1 U7 ( .A(i_1_41_3_0), .B(i_1_41_0_0), .C(i_1_41_0_1), .Y(n9) );
  NOR3X1 U8 ( .A(n2), .B(i_1_41_3_0), .C(i_1_41_0_0), .Y(n8) );
  NAND3X1 U9 ( .A(n1), .B(n2), .C(i_1_41_3_0), .Y(n5) );
  AOI21X1 U10 ( .A(n3), .B(i_1_41_0_0), .C(i_1_41_0_1), .Y(n10) );
  OAI21X1 U11 ( .A(i_1_41_0_0), .B(n3), .C(i_1_41_0_1), .Y(n4) );
  INVX1 U1 ( .A(i_1_41_14_0), .Y(n2) );
  INVX1 U2 ( .A(i_1_41_14_1), .Y(n3) );
  INVX1 U3 ( .A(n10), .Y(n1) );
endmodule


module kernel_1_41_0 ( i_1_41_0_1, i_1_41_0_0, i_1_41_3_1, i_1_41_3_0, 
        i_1_41_14_1, i_1_41_14_0, o_1_41_0_0 );
  input i_1_41_0_1, i_1_41_0_0, i_1_41_3_1, i_1_41_3_0, i_1_41_14_1,
         i_1_41_14_0;
  output o_1_41_0_0;
  wire   n1, n5, n6, n7, n8, n9, n10, n11, n12, n13, n2, n3, n4;

  NAND3X1 U5 ( .A(n5), .B(n6), .C(n7), .Y(o_1_41_0_0) );
  OAI21X1 U6 ( .A(n8), .B(n1), .C(i_1_41_0_0), .Y(n7) );
  AOI21X1 U7 ( .A(n4), .B(i_1_41_3_0), .C(n10), .Y(n9) );
  AOI21X1 U8 ( .A(i_1_41_14_0), .B(i_1_41_14_1), .C(n2), .Y(n10) );
  OAI21X1 U9 ( .A(i_1_41_14_1), .B(i_1_41_14_0), .C(n11), .Y(n8) );
  NAND2X1 U10 ( .A(i_1_41_0_1), .B(n4), .Y(n11) );
  NAND3X1 U11 ( .A(i_1_41_3_1), .B(i_1_41_3_0), .C(n12), .Y(n6) );
  NOR2X1 U12 ( .A(i_1_41_14_1), .B(i_1_41_14_0), .Y(n12) );
  NAND2X1 U13 ( .A(i_1_41_0_1), .B(n13), .Y(n5) );
  NAND3X1 U14 ( .A(n3), .B(n2), .C(i_1_41_14_0), .Y(n13) );
  INVX1 U1 ( .A(i_1_41_3_0), .Y(n3) );
  INVX1 U2 ( .A(i_1_41_3_1), .Y(n2) );
  INVX1 U3 ( .A(n9), .Y(n1) );
  INVX1 U4 ( .A(i_1_41_14_1), .Y(n4) );
endmodule


module kernel_1_42_1 ( i_1_42_1_1, i_1_42_1_0, i_1_42_6_1, i_1_42_6_0, 
        i_1_42_13_1, i_1_42_13_0, o_1_42_0_1 );
  input i_1_42_1_1, i_1_42_1_0, i_1_42_6_1, i_1_42_6_0, i_1_42_13_1,
         i_1_42_13_0;
  output o_1_42_0_1;
  wire   n1, n2, n3, n4, n5, n6, n7, n8;

  NAND3X1 U4 ( .A(n1), .B(n3), .C(n4), .Y(o_1_42_0_1) );
  NAND2X1 U5 ( .A(i_1_42_6_1), .B(n5), .Y(n4) );
  NAND3X1 U6 ( .A(n6), .B(n7), .C(i_1_42_1_1), .Y(n5) );
  NAND2X1 U7 ( .A(i_1_42_6_0), .B(i_1_42_13_1), .Y(n3) );
  NOR3X1 U8 ( .A(n6), .B(i_1_42_1_1), .C(n7), .Y(n8) );
  NOR2X1 U9 ( .A(i_1_42_13_1), .B(i_1_42_6_0), .Y(n7) );
  INVX1 U1 ( .A(n8), .Y(n1) );
  AND2X1 U2 ( .A(i_1_42_1_0), .B(n2), .Y(n6) );
  INVX1 U3 ( .A(i_1_42_13_0), .Y(n2) );
endmodule


module kernel_1_42_0 ( i_1_42_1_1, i_1_42_1_0, i_1_42_6_1, i_1_42_6_0, 
        i_1_42_13_1, i_1_42_13_0, o_1_42_0_0 );
  input i_1_42_1_1, i_1_42_1_0, i_1_42_6_1, i_1_42_6_0, i_1_42_13_1,
         i_1_42_13_0;
  output o_1_42_0_0;
  wire   n2, n3, n4, n5, n6, n7, n8, n9, n10, n11, n12, n13, n14, n1;

  OAI21X1 U6 ( .A(n6), .B(n7), .C(n8), .Y(o_1_42_0_0) );
  NAND2X1 U7 ( .A(n7), .B(n9), .Y(n8) );
  OAI21X1 U8 ( .A(i_1_42_1_1), .B(n3), .C(n10), .Y(n9) );
  AOI22X1 U9 ( .A(n2), .B(n3), .C(i_1_42_1_1), .D(n11), .Y(n10) );
  NAND2X1 U10 ( .A(i_1_42_1_0), .B(n5), .Y(n11) );
  XNOR2X1 U11 ( .A(n4), .B(i_1_42_6_0), .Y(n7) );
  AOI22X1 U12 ( .A(n12), .B(n1), .C(i_1_42_6_1), .D(n13), .Y(n6) );
  NAND2X1 U13 ( .A(n14), .B(n4), .Y(n13) );
  NAND3X1 U14 ( .A(i_1_42_1_0), .B(n5), .C(i_1_42_1_1), .Y(n14) );
  OAI21X1 U15 ( .A(i_1_42_6_1), .B(i_1_42_1_0), .C(n5), .Y(n12) );
  INVX1 U1 ( .A(i_1_42_1_1), .Y(n1) );
  INVX1 U2 ( .A(i_1_42_6_1), .Y(n3) );
  INVX1 U3 ( .A(n11), .Y(n2) );
  INVX1 U4 ( .A(i_1_42_13_0), .Y(n5) );
  INVX1 U5 ( .A(i_1_42_13_1), .Y(n4) );
endmodule


module kernel_1_43_1 ( i_1_43_4_1, i_1_43_4_0, i_1_43_9_1, i_1_43_9_0, 
        i_1_43_11_1, i_1_43_11_0, o_1_43_0_1 );
  input i_1_43_4_1, i_1_43_4_0, i_1_43_9_1, i_1_43_9_0, i_1_43_11_1,
         i_1_43_11_0;
  output o_1_43_0_1;
  wire   n1, n2, n3;

  NOR3X1 U2 ( .A(n1), .B(i_1_43_11_1), .C(n2), .Y(o_1_43_0_1) );
  OAI21X1 U3 ( .A(n3), .B(i_1_43_4_0), .C(i_1_43_4_1), .Y(n1) );
  NOR3X1 U4 ( .A(i_1_43_11_0), .B(i_1_43_9_1), .C(i_1_43_9_0), .Y(n3) );
  AND2X1 U1 ( .A(i_1_43_9_1), .B(i_1_43_11_0), .Y(n2) );
endmodule


module kernel_1_43_0 ( i_1_43_4_1, i_1_43_4_0, i_1_43_9_1, i_1_43_9_0, 
        i_1_43_11_1, i_1_43_11_0, o_1_43_0_0 );
  input i_1_43_4_1, i_1_43_4_0, i_1_43_9_1, i_1_43_9_0, i_1_43_11_1,
         i_1_43_11_0;
  output o_1_43_0_0;
  wire   n3, n4, n5, n1, n2;

  NOR3X1 U3 ( .A(n1), .B(i_1_43_11_1), .C(n3), .Y(o_1_43_0_0) );
  AOI21X1 U4 ( .A(i_1_43_4_0), .B(i_1_43_9_1), .C(n4), .Y(n3) );
  AOI21X1 U5 ( .A(n5), .B(n2), .C(i_1_43_11_0), .Y(n4) );
  XNOR2X1 U6 ( .A(i_1_43_9_1), .B(i_1_43_9_0), .Y(n5) );
  INVX1 U1 ( .A(i_1_43_4_0), .Y(n2) );
  INVX1 U2 ( .A(i_1_43_4_1), .Y(n1) );
endmodule


module kernel_1_44_1 ( i_1_44_8_1, i_1_44_8_0, i_1_44_12_1, i_1_44_12_0, 
        i_1_44_15_1, i_1_44_15_0, o_1_44_0_1 );
  input i_1_44_8_1, i_1_44_8_0, i_1_44_12_1, i_1_44_12_0, i_1_44_15_1,
         i_1_44_15_0;
  output o_1_44_0_1;
  wire   n1, n2, n3, n4, n5, n6, n7, n8, n9, n10;

  NAND3X1 U6 ( .A(n3), .B(n4), .C(n5), .Y(o_1_44_0_1) );
  NAND2X1 U7 ( .A(i_1_44_15_1), .B(n2), .Y(n5) );
  NOR3X1 U8 ( .A(n7), .B(i_1_44_15_0), .C(n8), .Y(n6) );
  NAND2X1 U9 ( .A(i_1_44_12_1), .B(n9), .Y(n4) );
  NAND2X1 U10 ( .A(n1), .B(i_1_44_15_0), .Y(n3) );
  AOI22X1 U11 ( .A(i_1_44_12_1), .B(n7), .C(i_1_44_8_0), .D(n8), .Y(n10) );
  OR2X1 U1 ( .A(n9), .B(i_1_44_12_1), .Y(n8) );
  INVX1 U2 ( .A(n6), .Y(n2) );
  OR2X1 U3 ( .A(i_1_44_12_0), .B(i_1_44_8_1), .Y(n7) );
  AND2X1 U4 ( .A(i_1_44_8_1), .B(i_1_44_12_0), .Y(n9) );
  INVX1 U5 ( .A(n10), .Y(n1) );
endmodule


module kernel_1_44_0 ( i_1_44_8_1, i_1_44_8_0, i_1_44_12_1, i_1_44_12_0, 
        i_1_44_15_1, i_1_44_15_0, o_1_44_0_0 );
  input i_1_44_8_1, i_1_44_8_0, i_1_44_12_1, i_1_44_12_0, i_1_44_15_1,
         i_1_44_15_0;
  output o_1_44_0_0;
  wire   n1, n2, n3, n5, n7, n8, n9, n10, n11, n12, n13, n14, n15, n16, n17,
         n18, n19, n20, n21, n4, n6;

  OR2X2 U1 ( .A(n4), .B(n10), .Y(n9) );
  NAND3X1 U8 ( .A(n7), .B(n8), .C(n9), .Y(o_1_44_0_0) );
  AOI21X1 U9 ( .A(n11), .B(i_1_44_15_1), .C(n1), .Y(n10) );
  AOI22X1 U10 ( .A(n13), .B(n2), .C(i_1_44_8_1), .D(n14), .Y(n12) );
  OAI21X1 U11 ( .A(i_1_44_12_0), .B(n3), .C(n15), .Y(n14) );
  OAI21X1 U12 ( .A(i_1_44_12_1), .B(n3), .C(i_1_44_12_0), .Y(n15) );
  NAND2X1 U13 ( .A(n16), .B(n17), .Y(n13) );
  NAND3X1 U14 ( .A(n5), .B(n3), .C(i_1_44_12_1), .Y(n17) );
  NAND3X1 U15 ( .A(i_1_44_12_0), .B(n6), .C(i_1_44_8_0), .Y(n16) );
  NAND3X1 U16 ( .A(n11), .B(n4), .C(i_1_44_12_1), .Y(n8) );
  XNOR2X1 U17 ( .A(i_1_44_8_1), .B(n5), .Y(n11) );
  OAI21X1 U18 ( .A(n18), .B(n19), .C(i_1_44_15_1), .Y(n7) );
  AOI21X1 U19 ( .A(n20), .B(n6), .C(n5), .Y(n19) );
  NAND2X1 U20 ( .A(i_1_44_8_0), .B(i_1_44_8_1), .Y(n20) );
  NOR3X1 U21 ( .A(n21), .B(i_1_44_8_1), .C(i_1_44_12_0), .Y(n18) );
  AOI22X1 U22 ( .A(n6), .B(n4), .C(i_1_44_8_0), .D(i_1_44_12_1), .Y(n21) );
  INVX1 U2 ( .A(i_1_44_15_0), .Y(n4) );
  INVX1 U3 ( .A(i_1_44_12_0), .Y(n5) );
  INVX1 U4 ( .A(i_1_44_12_1), .Y(n6) );
  INVX1 U5 ( .A(i_1_44_8_0), .Y(n3) );
  INVX1 U6 ( .A(n12), .Y(n1) );
  INVX1 U7 ( .A(i_1_44_8_1), .Y(n2) );
endmodule


module kernel_1_45_1 ( i_1_45_2_1, i_1_45_2_0, i_1_45_4_1, i_1_45_4_0, 
        i_1_45_15_1, i_1_45_15_0, o_1_45_0_1 );
  input i_1_45_2_1, i_1_45_2_0, i_1_45_4_1, i_1_45_4_0, i_1_45_15_1,
         i_1_45_15_0;
  output o_1_45_0_1;
  wire   n2, n5, n6, n7, n8, n9, n10, n11, n1, n3, n4;

  OAI21X1 U6 ( .A(n6), .B(n7), .C(n8), .Y(n5) );
  NAND2X1 U7 ( .A(n9), .B(n10), .Y(n8) );
  OAI21X1 U8 ( .A(i_1_45_4_1), .B(i_1_45_2_1), .C(n3), .Y(n9) );
  XOR2X1 U9 ( .A(i_1_45_4_0), .B(i_1_45_2_0), .Y(n7) );
  AOI21X1 U10 ( .A(n1), .B(n4), .C(n11), .Y(n6) );
  AOI22X1 U11 ( .A(i_1_45_4_1), .B(i_1_45_2_1), .C(n2), .D(n3), .Y(n11) );
  NAND2X1 U12 ( .A(i_1_45_4_0), .B(i_1_45_2_0), .Y(n10) );
  INVX1 U1 ( .A(i_1_45_4_1), .Y(n4) );
  INVX1 U2 ( .A(i_1_45_15_0), .Y(n3) );
  INVX1 U3 ( .A(n10), .Y(n2) );
  AND2X1 U4 ( .A(i_1_45_15_1), .B(n5), .Y(o_1_45_0_1) );
  INVX1 U5 ( .A(i_1_45_2_1), .Y(n1) );
endmodule


module kernel_1_45_0 ( i_1_45_2_1, i_1_45_2_0, i_1_45_4_1, i_1_45_4_0, 
        i_1_45_15_1, i_1_45_15_0, o_1_45_0_0 );
  input i_1_45_2_1, i_1_45_2_0, i_1_45_4_1, i_1_45_4_0, i_1_45_15_1,
         i_1_45_15_0;
  output o_1_45_0_0;
  wire   n2, n5, n6, n7, n8, n9, n10, n11, n1, n3, n4;

  OAI21X1 U5 ( .A(n5), .B(n3), .C(n6), .Y(o_1_45_0_0) );
  NAND3X1 U6 ( .A(n1), .B(n4), .C(n7), .Y(n6) );
  AOI21X1 U7 ( .A(n3), .B(n8), .C(n9), .Y(n7) );
  NAND2X1 U8 ( .A(i_1_45_15_0), .B(n10), .Y(n8) );
  AOI22X1 U9 ( .A(n11), .B(n10), .C(n2), .D(i_1_45_15_0), .Y(n5) );
  XOR2X1 U10 ( .A(i_1_45_2_0), .B(i_1_45_4_0), .Y(n9) );
  NAND2X1 U11 ( .A(i_1_45_4_0), .B(i_1_45_2_0), .Y(n10) );
  NAND2X1 U12 ( .A(i_1_45_4_1), .B(i_1_45_2_1), .Y(n11) );
  INVX1 U1 ( .A(n9), .Y(n2) );
  INVX1 U2 ( .A(i_1_45_4_1), .Y(n4) );
  INVX1 U3 ( .A(i_1_45_2_1), .Y(n1) );
  INVX1 U4 ( .A(i_1_45_15_1), .Y(n3) );
endmodule


module kernel_1_46_1 ( i_1_46_3_1, i_1_46_3_0, i_1_46_5_1, i_1_46_5_0, 
        i_1_46_14_1, i_1_46_14_0, o_1_46_0_1 );
  input i_1_46_3_1, i_1_46_3_0, i_1_46_5_1, i_1_46_5_0, i_1_46_14_1,
         i_1_46_14_0;
  output o_1_46_0_1;
  wire   n4, n5, n6, n7, n1, n2;

  AOI22X1 U4 ( .A(i_1_46_3_1), .B(n5), .C(n6), .D(n7), .Y(n4) );
  OAI21X1 U5 ( .A(i_1_46_14_1), .B(n2), .C(n1), .Y(n7) );
  NAND2X1 U6 ( .A(i_1_46_5_1), .B(i_1_46_14_0), .Y(n6) );
  NAND3X1 U7 ( .A(i_1_46_14_1), .B(n2), .C(i_1_46_5_0), .Y(n5) );
  INVX1 U1 ( .A(i_1_46_3_1), .Y(n1) );
  INVX1 U2 ( .A(i_1_46_3_0), .Y(n2) );
  INVX1 U3 ( .A(n4), .Y(o_1_46_0_1) );
endmodule


module kernel_1_46_0 ( i_1_46_3_1, i_1_46_3_0, i_1_46_5_1, i_1_46_5_0, 
        i_1_46_14_1, i_1_46_14_0, o_1_46_0_0 );
  input i_1_46_3_1, i_1_46_3_0, i_1_46_5_1, i_1_46_5_0, i_1_46_14_1,
         i_1_46_14_0;
  output o_1_46_0_0;
  wire   n3, n4, n5, n6, n7, n1, n2;

  OAI21X1 U4 ( .A(n1), .B(n3), .C(n4), .Y(o_1_46_0_0) );
  OAI21X1 U5 ( .A(n5), .B(n6), .C(i_1_46_3_1), .Y(n4) );
  NAND2X1 U6 ( .A(i_1_46_14_1), .B(i_1_46_5_1), .Y(n6) );
  NAND3X1 U7 ( .A(n1), .B(n2), .C(i_1_46_14_0), .Y(n5) );
  AOI21X1 U8 ( .A(i_1_46_14_0), .B(i_1_46_5_0), .C(i_1_46_14_1), .Y(n7) );
  INVX1 U1 ( .A(i_1_46_3_0), .Y(n1) );
  INVX1 U2 ( .A(i_1_46_5_0), .Y(n2) );
  INVX1 U3 ( .A(n7), .Y(n3) );
endmodule


module kernel_1_47_1 ( i_1_47_1_1, i_1_47_1_0, i_1_47_4_1, i_1_47_4_0, 
        i_1_47_9_1, i_1_47_9_0, o_1_47_0_1 );
  input i_1_47_1_1, i_1_47_1_0, i_1_47_4_1, i_1_47_4_0, i_1_47_9_1, i_1_47_9_0;
  output o_1_47_0_1;


  OR2X1 U1 ( .A(i_1_47_4_0), .B(i_1_47_4_1), .Y(o_1_47_0_1) );
endmodule


module kernel_1_47_0 ( i_1_47_1_1, i_1_47_1_0, i_1_47_4_1, i_1_47_4_0, 
        i_1_47_9_1, i_1_47_9_0, o_1_47_0_0 );
  input i_1_47_1_1, i_1_47_1_0, i_1_47_4_1, i_1_47_4_0, i_1_47_9_1, i_1_47_9_0;
  output o_1_47_0_0;
  wire   n1, n3, n4, n5, n6, n2;

  NAND3X1 U4 ( .A(n1), .B(n2), .C(n3), .Y(o_1_47_0_0) );
  NAND2X1 U5 ( .A(i_1_47_4_0), .B(n4), .Y(n3) );
  NAND3X1 U6 ( .A(i_1_47_9_1), .B(i_1_47_1_1), .C(n5), .Y(n4) );
  NOR3X1 U7 ( .A(i_1_47_1_1), .B(i_1_47_9_1), .C(n5), .Y(n6) );
  INVX1 U1 ( .A(i_1_47_4_1), .Y(n2) );
  INVX1 U2 ( .A(n6), .Y(n1) );
  AND2X1 U3 ( .A(i_1_47_9_0), .B(i_1_47_1_0), .Y(n5) );
endmodule


module kernel_1_48_1 ( i_1_48_4_1, i_1_48_4_0, i_1_48_5_1, i_1_48_5_0, 
        i_1_48_7_1, i_1_48_7_0, o_1_48_0_1 );
  input i_1_48_4_1, i_1_48_4_0, i_1_48_5_1, i_1_48_5_0, i_1_48_7_1, i_1_48_7_0;
  output o_1_48_0_1;
  wire   n1, n4, n5, n6, n7, n8, n9, n10, n2, n3;

  OAI21X1 U5 ( .A(i_1_48_7_1), .B(n5), .C(n6), .Y(o_1_48_0_1) );
  NAND3X1 U6 ( .A(n1), .B(n4), .C(i_1_48_5_0), .Y(n6) );
  AOI21X1 U7 ( .A(n8), .B(n4), .C(n9), .Y(n5) );
  OAI21X1 U8 ( .A(n2), .B(n3), .C(n7), .Y(n9) );
  OAI21X1 U9 ( .A(i_1_48_4_1), .B(i_1_48_4_0), .C(i_1_48_5_1), .Y(n7) );
  NAND3X1 U10 ( .A(n3), .B(n2), .C(n10), .Y(n8) );
  NAND2X1 U11 ( .A(i_1_48_4_1), .B(i_1_48_4_0), .Y(n10) );
  INVX1 U1 ( .A(n7), .Y(n1) );
  INVX1 U2 ( .A(i_1_48_5_0), .Y(n3) );
  INVX1 U3 ( .A(i_1_48_5_1), .Y(n2) );
  INVX1 U4 ( .A(i_1_48_7_0), .Y(n4) );
endmodule


module kernel_1_48_0 ( i_1_48_4_1, i_1_48_4_0, i_1_48_5_1, i_1_48_5_0, 
        i_1_48_7_1, i_1_48_7_0, o_1_48_0_0 );
  input i_1_48_4_1, i_1_48_4_0, i_1_48_5_1, i_1_48_5_0, i_1_48_7_1, i_1_48_7_0;
  output o_1_48_0_0;
  wire   n1, n2, n4, n5, n6, n7, n8, n9, n10, n11, n12, n3;

  OAI21X1 U6 ( .A(i_1_48_7_1), .B(n6), .C(n7), .Y(o_1_48_0_0) );
  NAND2X1 U7 ( .A(i_1_48_5_1), .B(n8), .Y(n7) );
  OAI21X1 U8 ( .A(i_1_48_7_0), .B(n9), .C(n10), .Y(n8) );
  OAI21X1 U9 ( .A(i_1_48_5_0), .B(n3), .C(n4), .Y(n10) );
  AOI22X1 U10 ( .A(i_1_48_5_0), .B(n3), .C(i_1_48_4_1), .D(i_1_48_4_0), .Y(n9)
         );
  AOI22X1 U11 ( .A(n1), .B(n5), .C(i_1_48_4_1), .D(n2), .Y(n6) );
  AOI21X1 U12 ( .A(n3), .B(i_1_48_4_1), .C(n2), .Y(n11) );
  AOI21X1 U13 ( .A(i_1_48_4_0), .B(i_1_48_5_0), .C(i_1_48_5_1), .Y(n12) );
  INVX1 U1 ( .A(i_1_48_4_0), .Y(n3) );
  INVX1 U2 ( .A(n11), .Y(n1) );
  INVX1 U3 ( .A(n12), .Y(n2) );
  INVX1 U4 ( .A(i_1_48_7_0), .Y(n5) );
  INVX1 U5 ( .A(i_1_48_7_1), .Y(n4) );
endmodule


module kernel_1_49_1 ( i_1_49_2_1, i_1_49_2_0, i_1_49_3_1, i_1_49_3_0, 
        i_1_49_15_1, i_1_49_15_0, o_1_49_0_1 );
  input i_1_49_2_1, i_1_49_2_0, i_1_49_3_1, i_1_49_3_0, i_1_49_15_1,
         i_1_49_15_0;
  output o_1_49_0_1;


  NOR2X1 U1 ( .A(i_1_49_3_1), .B(i_1_49_3_0), .Y(o_1_49_0_1) );
endmodule


module kernel_1_49_0 ( i_1_49_2_1, i_1_49_2_0, i_1_49_3_1, i_1_49_3_0, 
        i_1_49_15_1, i_1_49_15_0, o_1_49_0_0 );
  input i_1_49_2_1, i_1_49_2_0, i_1_49_3_1, i_1_49_3_0, i_1_49_15_1,
         i_1_49_15_0;
  output o_1_49_0_0;


  NOR2X1 U1 ( .A(i_1_49_3_1), .B(i_1_49_3_0), .Y(o_1_49_0_0) );
endmodule


module kernel_1_50_1 ( i_1_50_0_1, i_1_50_0_0, i_1_50_1_1, i_1_50_1_0, 
        i_1_50_3_1, i_1_50_3_0, o_1_50_0_1 );
  input i_1_50_0_1, i_1_50_0_0, i_1_50_1_1, i_1_50_1_0, i_1_50_3_1, i_1_50_3_0;
  output o_1_50_0_1;
  wire   n4, n5, n1, n2, n3;

  NOR3X1 U4 ( .A(n1), .B(i_1_50_1_1), .C(n4), .Y(o_1_50_0_1) );
  AOI22X1 U5 ( .A(i_1_50_0_0), .B(n5), .C(n3), .D(n2), .Y(n4) );
  NAND3X1 U6 ( .A(i_1_50_3_1), .B(i_1_50_1_0), .C(i_1_50_3_0), .Y(n5) );
  INVX1 U1 ( .A(i_1_50_3_1), .Y(n2) );
  INVX1 U2 ( .A(i_1_50_0_1), .Y(n1) );
  INVX1 U3 ( .A(i_1_50_1_0), .Y(n3) );
endmodule


module kernel_1_51_1 ( i_1_51_3_1, i_1_51_3_0, i_1_51_4_1, i_1_51_4_0, 
        i_1_51_14_1, i_1_51_14_0, o_1_51_0_1 );
  input i_1_51_3_1, i_1_51_3_0, i_1_51_4_1, i_1_51_4_0, i_1_51_14_1,
         i_1_51_14_0;
  output o_1_51_0_1;
  wire   n3, n1;

  NAND3X1 U3 ( .A(i_1_51_14_0), .B(n1), .C(i_1_51_14_1), .Y(n3) );
  INVX1 U1 ( .A(n3), .Y(o_1_51_0_1) );
  INVX1 U2 ( .A(i_1_51_3_1), .Y(n1) );
endmodule


module kernel_1_51_0 ( i_1_51_3_1, i_1_51_3_0, i_1_51_4_1, i_1_51_4_0, 
        i_1_51_14_1, i_1_51_14_0, o_1_51_0_0 );
  input i_1_51_3_1, i_1_51_3_0, i_1_51_4_1, i_1_51_4_0, i_1_51_14_1,
         i_1_51_14_0;
  output o_1_51_0_0;
  wire   n3, n1;

  NAND3X1 U3 ( .A(i_1_51_14_0), .B(n1), .C(i_1_51_14_1), .Y(n3) );
  INVX1 U1 ( .A(n3), .Y(o_1_51_0_0) );
  INVX1 U2 ( .A(i_1_51_3_0), .Y(n1) );
endmodule


module kernel_1_52_1 ( i_1_52_2_1, i_1_52_2_0, i_1_52_11_1, i_1_52_11_0, 
        i_1_52_15_1, i_1_52_15_0, o_1_52_0_1 );
  input i_1_52_2_1, i_1_52_2_0, i_1_52_11_1, i_1_52_11_0, i_1_52_15_1,
         i_1_52_15_0;
  output o_1_52_0_1;
  wire   n1, n2, n6, n7, n8, n9, n10, n11, n12, n13, n3, n4, n5;

  OAI21X1 U7 ( .A(n6), .B(n4), .C(n7), .Y(o_1_52_0_1) );
  NAND3X1 U8 ( .A(n8), .B(n9), .C(i_1_52_15_0), .Y(n7) );
  OAI21X1 U9 ( .A(i_1_52_11_1), .B(n10), .C(n4), .Y(n9) );
  AOI21X1 U10 ( .A(n2), .B(n3), .C(n11), .Y(n6) );
  AOI22X1 U11 ( .A(i_1_52_11_1), .B(n10), .C(n5), .D(n1), .Y(n11) );
  AOI21X1 U12 ( .A(n12), .B(i_1_52_11_0), .C(n13), .Y(n8) );
  XOR2X1 U13 ( .A(i_1_52_11_0), .B(n12), .Y(n10) );
  XOR2X1 U14 ( .A(i_1_52_2_0), .B(i_1_52_2_1), .Y(n12) );
  INVX1 U1 ( .A(n8), .Y(n1) );
  INVX1 U2 ( .A(i_1_52_15_0), .Y(n5) );
  INVX1 U3 ( .A(n10), .Y(n2) );
  AND2X1 U4 ( .A(i_1_52_2_0), .B(i_1_52_2_1), .Y(n13) );
  INVX1 U5 ( .A(i_1_52_11_1), .Y(n3) );
  INVX1 U6 ( .A(i_1_52_15_1), .Y(n4) );
endmodule


module kernel_1_52_0 ( i_1_52_2_1, i_1_52_2_0, i_1_52_11_1, i_1_52_11_0, 
        i_1_52_15_1, i_1_52_15_0, o_1_52_0_0 );
  input i_1_52_2_1, i_1_52_2_0, i_1_52_11_1, i_1_52_11_0, i_1_52_15_1,
         i_1_52_15_0;
  output o_1_52_0_0;
  wire   n5, n6, n7, n8, n9, n10, n11, n12, n13, n14, n1, n2, n3, n4;

  OAI21X1 U5 ( .A(n5), .B(n6), .C(n7), .Y(o_1_52_0_0) );
  NAND2X1 U6 ( .A(i_1_52_15_1), .B(n8), .Y(n7) );
  NAND3X1 U7 ( .A(n9), .B(n10), .C(n11), .Y(n8) );
  AOI22X1 U8 ( .A(n12), .B(n1), .C(i_1_52_15_0), .D(n13), .Y(n11) );
  NAND3X1 U9 ( .A(i_1_52_2_1), .B(n4), .C(i_1_52_11_1), .Y(n13) );
  OAI21X1 U10 ( .A(i_1_52_11_0), .B(n4), .C(i_1_52_11_1), .Y(n12) );
  NAND3X1 U11 ( .A(n3), .B(n4), .C(i_1_52_2_1), .Y(n10) );
  NAND2X1 U12 ( .A(i_1_52_2_0), .B(n2), .Y(n9) );
  NAND2X1 U13 ( .A(i_1_52_15_0), .B(n14), .Y(n6) );
  XOR2X1 U14 ( .A(i_1_52_2_1), .B(i_1_52_2_0), .Y(n14) );
  NAND2X1 U15 ( .A(n3), .B(n2), .Y(n5) );
  INVX1 U1 ( .A(i_1_52_2_0), .Y(n4) );
  INVX1 U2 ( .A(i_1_52_11_1), .Y(n2) );
  INVX1 U3 ( .A(i_1_52_2_1), .Y(n1) );
  INVX1 U4 ( .A(i_1_52_11_0), .Y(n3) );
endmodule


module kernel_1_54_1 ( i_1_54_2_1, i_1_54_2_0, i_1_54_4_1, i_1_54_4_0, 
        i_1_54_14_1, i_1_54_14_0, o_1_54_0_1 );
  input i_1_54_2_1, i_1_54_2_0, i_1_54_4_1, i_1_54_4_0, i_1_54_14_1,
         i_1_54_14_0;
  output o_1_54_0_1;
  wire   n1, n2;

  NOR3X1 U2 ( .A(i_1_54_2_1), .B(i_1_54_4_1), .C(i_1_54_4_0), .Y(n2) );
  NOR3X1 U3 ( .A(i_1_54_14_0), .B(i_1_54_2_0), .C(i_1_54_14_1), .Y(n1) );
  AND2X1 U1 ( .A(n1), .B(n2), .Y(o_1_54_0_1) );
endmodule


module kernel_1_54_0 ( i_1_54_2_1, i_1_54_2_0, i_1_54_4_1, i_1_54_4_0, 
        i_1_54_14_1, i_1_54_14_0, o_1_54_0_0 );
  input i_1_54_2_1, i_1_54_2_0, i_1_54_4_1, i_1_54_4_0, i_1_54_14_1,
         i_1_54_14_0;
  output o_1_54_0_0;
  wire   n1, n2, n3, n4;

  AND2X2 U1 ( .A(n1), .B(n2), .Y(o_1_54_0_0) );
  NOR3X1 U3 ( .A(i_1_54_14_1), .B(i_1_54_4_1), .C(i_1_54_2_1), .Y(n2) );
  AOI21X1 U4 ( .A(i_1_54_4_0), .B(i_1_54_2_0), .C(n3), .Y(n1) );
  XNOR2X1 U5 ( .A(i_1_54_14_0), .B(n4), .Y(n3) );
  OR2X1 U2 ( .A(i_1_54_2_0), .B(i_1_54_4_0), .Y(n4) );
endmodule


module kernel_1_56_1 ( i_1_56_2_1, i_1_56_2_0, i_1_56_5_1, i_1_56_5_0, 
        i_1_56_14_1, i_1_56_14_0, o_1_56_0_1 );
  input i_1_56_2_1, i_1_56_2_0, i_1_56_5_1, i_1_56_5_0, i_1_56_14_1,
         i_1_56_14_0;
  output o_1_56_0_1;
  wire   n1, n3, n4, n5, n6, n7, n8, n2;

  OAI21X1 U3 ( .A(i_1_56_14_1), .B(n1), .C(n3), .Y(o_1_56_0_1) );
  NAND2X1 U4 ( .A(i_1_56_5_1), .B(n4), .Y(n3) );
  NAND3X1 U5 ( .A(n1), .B(n5), .C(i_1_56_14_1), .Y(n4) );
  NAND2X1 U6 ( .A(i_1_56_2_0), .B(n6), .Y(n5) );
  OAI21X1 U7 ( .A(i_1_56_14_0), .B(n2), .C(n8), .Y(n7) );
  NAND2X1 U8 ( .A(i_1_56_2_1), .B(n6), .Y(n8) );
  NAND2X1 U9 ( .A(i_1_56_14_0), .B(n2), .Y(n6) );
  INVX1 U1 ( .A(i_1_56_5_0), .Y(n2) );
  INVX1 U2 ( .A(n7), .Y(n1) );
endmodule


module kernel_1_56_0 ( i_1_56_2_1, i_1_56_2_0, i_1_56_5_1, i_1_56_5_0, 
        i_1_56_14_1, i_1_56_14_0, o_1_56_0_0 );
  input i_1_56_2_1, i_1_56_2_0, i_1_56_5_1, i_1_56_5_0, i_1_56_14_1,
         i_1_56_14_0;
  output o_1_56_0_0;
  wire   n4, n5, n6, n7, n8, n1, n2, n3;

  OR2X2 U1 ( .A(n6), .B(n7), .Y(n5) );
  OAI21X1 U5 ( .A(i_1_56_14_1), .B(n1), .C(n4), .Y(o_1_56_0_0) );
  AOI22X1 U6 ( .A(i_1_56_5_0), .B(n5), .C(n6), .D(n2), .Y(n4) );
  AOI21X1 U7 ( .A(n1), .B(i_1_56_14_1), .C(i_1_56_14_0), .Y(n7) );
  OAI21X1 U8 ( .A(i_1_56_14_1), .B(n3), .C(n8), .Y(n6) );
  OAI21X1 U9 ( .A(i_1_56_2_1), .B(n3), .C(i_1_56_5_1), .Y(n8) );
  INVX1 U2 ( .A(i_1_56_2_0), .Y(n3) );
  INVX1 U3 ( .A(i_1_56_14_0), .Y(n2) );
  INVX1 U4 ( .A(i_1_56_5_1), .Y(n1) );
endmodule


module kernel_1_57_1 ( i_1_57_0_1, i_1_57_0_0, i_1_57_4_1, i_1_57_4_0, 
        i_1_57_13_1, i_1_57_13_0, o_1_57_0_1 );
  input i_1_57_0_1, i_1_57_0_0, i_1_57_4_1, i_1_57_4_0, i_1_57_13_1,
         i_1_57_13_0;
  output o_1_57_0_1;
  wire   n2, n3, n4, n5, n6, n1;

  NOR2X1 U3 ( .A(i_1_57_4_1), .B(n3), .Y(o_1_57_0_1) );
  AOI21X1 U4 ( .A(n4), .B(i_1_57_13_1), .C(n5), .Y(n3) );
  AOI21X1 U5 ( .A(n6), .B(i_1_57_0_1), .C(i_1_57_4_0), .Y(n5) );
  AOI21X1 U6 ( .A(i_1_57_13_0), .B(n1), .C(i_1_57_13_1), .Y(n6) );
  AOI21X1 U7 ( .A(i_1_57_0_0), .B(n2), .C(i_1_57_0_1), .Y(n4) );
  INVX1 U1 ( .A(i_1_57_0_0), .Y(n1) );
  INVX1 U2 ( .A(i_1_57_13_0), .Y(n2) );
endmodule


module kernel_1_57_0 ( i_1_57_0_1, i_1_57_0_0, i_1_57_4_1, i_1_57_4_0, 
        i_1_57_13_1, i_1_57_13_0, o_1_57_0_0 );
  input i_1_57_0_1, i_1_57_0_0, i_1_57_4_1, i_1_57_4_0, i_1_57_13_1,
         i_1_57_13_0;
  output o_1_57_0_0;
  wire   n3, n4, n5, n6, n7, n8, n9, n10, n11, n1, n2;

  OR2X2 U1 ( .A(i_1_57_4_0), .B(n7), .Y(n6) );
  AOI21X1 U6 ( .A(n5), .B(n6), .C(i_1_57_4_1), .Y(o_1_57_0_0) );
  AOI22X1 U7 ( .A(n8), .B(n2), .C(i_1_57_0_0), .D(i_1_57_13_0), .Y(n7) );
  OAI21X1 U8 ( .A(i_1_57_13_0), .B(n1), .C(n3), .Y(n8) );
  AOI22X1 U9 ( .A(n9), .B(i_1_57_13_0), .C(i_1_57_13_1), .D(n10), .Y(n5) );
  OAI21X1 U10 ( .A(n4), .B(n1), .C(n11), .Y(n10) );
  NAND3X1 U11 ( .A(n1), .B(n4), .C(i_1_57_0_0), .Y(n11) );
  NOR2X1 U12 ( .A(i_1_57_0_1), .B(i_1_57_0_0), .Y(n9) );
  INVX1 U2 ( .A(i_1_57_0_0), .Y(n2) );
  INVX1 U3 ( .A(i_1_57_0_1), .Y(n1) );
  INVX1 U4 ( .A(i_1_57_13_1), .Y(n3) );
  INVX1 U5 ( .A(i_1_57_13_0), .Y(n4) );
endmodule


module kernel_1_58_1 ( i_1_58_3_1, i_1_58_3_0, i_1_58_6_1, i_1_58_6_0, 
        i_1_58_15_1, i_1_58_15_0, o_1_58_0_1 );
  input i_1_58_3_1, i_1_58_3_0, i_1_58_6_1, i_1_58_6_0, i_1_58_15_1,
         i_1_58_15_0;
  output o_1_58_0_1;
  wire   n1;

  NOR3X1 U2 ( .A(n1), .B(i_1_58_15_1), .C(i_1_58_15_0), .Y(o_1_58_0_1) );
  OR2X1 U1 ( .A(i_1_58_3_1), .B(i_1_58_3_0), .Y(n1) );
endmodule


module kernel_1_58_0 ( i_1_58_3_1, i_1_58_3_0, i_1_58_6_1, i_1_58_6_0, 
        i_1_58_15_1, i_1_58_15_0, o_1_58_0_0 );
  input i_1_58_3_1, i_1_58_3_0, i_1_58_6_1, i_1_58_6_0, i_1_58_15_1,
         i_1_58_15_0;
  output o_1_58_0_0;
  wire   n1;

  NOR3X1 U2 ( .A(n1), .B(i_1_58_3_0), .C(i_1_58_15_1), .Y(o_1_58_0_0) );
  OR2X1 U1 ( .A(i_1_58_6_1), .B(i_1_58_3_1), .Y(n1) );
endmodule


module kernel_1_59_1 ( i_1_59_4_1, i_1_59_4_0, i_1_59_14_1, i_1_59_14_0, 
        i_1_59_15_1, i_1_59_15_0, o_1_59_0_1 );
  input i_1_59_4_1, i_1_59_4_0, i_1_59_14_1, i_1_59_14_0, i_1_59_15_1,
         i_1_59_15_0;
  output o_1_59_0_1;
  wire   n2, n4, n5, n6, n1, n3;

  NOR2X1 U5 ( .A(i_1_59_14_1), .B(n4), .Y(o_1_59_0_1) );
  AOI22X1 U6 ( .A(n2), .B(n1), .C(n5), .D(n3), .Y(n4) );
  OAI21X1 U7 ( .A(i_1_59_15_0), .B(n6), .C(i_1_59_14_0), .Y(n5) );
  INVX1 U1 ( .A(n6), .Y(n2) );
  OR2X1 U2 ( .A(i_1_59_4_0), .B(i_1_59_15_1), .Y(n6) );
  INVX1 U3 ( .A(i_1_59_4_1), .Y(n3) );
  INVX1 U4 ( .A(i_1_59_14_0), .Y(n1) );
endmodule


module kernel_1_59_0 ( i_1_59_4_1, i_1_59_4_0, i_1_59_14_1, i_1_59_14_0, 
        i_1_59_15_1, i_1_59_15_0, o_1_59_0_0 );
  input i_1_59_4_1, i_1_59_4_0, i_1_59_14_1, i_1_59_14_0, i_1_59_15_1,
         i_1_59_15_0;
  output o_1_59_0_0;
  wire   n3, n4, n5, n6, n8, n9, n1, n2, n7;

  AOI21X1 U3 ( .A(n3), .B(n4), .C(i_1_59_14_1), .Y(o_1_59_0_0) );
  NAND3X1 U4 ( .A(n5), .B(n7), .C(n6), .Y(n4) );
  OAI21X1 U7 ( .A(n9), .B(n8), .C(n2), .Y(n3) );
  XOR2X1 U8 ( .A(i_1_59_15_1), .B(i_1_59_4_0), .Y(n8) );
  NOR3X1 U9 ( .A(n7), .B(i_1_59_15_0), .C(n5), .Y(n9) );
  NAND2X1 U10 ( .A(i_1_59_4_0), .B(i_1_59_15_1), .Y(n5) );
  OR2X1 U1 ( .A(n1), .B(n2), .Y(n6) );
  XOR2X1 U2 ( .A(i_1_59_15_0), .B(n8), .Y(n1) );
  INVX1 U5 ( .A(i_1_59_14_0), .Y(n2) );
  INVX1 U6 ( .A(i_1_59_4_1), .Y(n7) );
endmodule


module kernel_1_60_1 ( i_1_60_0_1, i_1_60_0_0, i_1_60_3_1, i_1_60_3_0, 
        i_1_60_11_1, i_1_60_11_0, o_1_60_0_1 );
  input i_1_60_0_1, i_1_60_0_0, i_1_60_3_1, i_1_60_3_0, i_1_60_11_1,
         i_1_60_11_0;
  output o_1_60_0_1;
  wire   n3, n4, n1;

  NAND3X1 U3 ( .A(i_1_60_11_1), .B(n1), .C(n4), .Y(n3) );
  NOR3X1 U4 ( .A(i_1_60_0_1), .B(i_1_60_3_1), .C(i_1_60_3_0), .Y(n4) );
  INVX1 U1 ( .A(n3), .Y(o_1_60_0_1) );
  INVX1 U2 ( .A(i_1_60_0_0), .Y(n1) );
endmodule


module kernel_1_60_0 ( i_1_60_0_1, i_1_60_0_0, i_1_60_3_1, i_1_60_3_0, 
        i_1_60_11_1, i_1_60_11_0, o_1_60_0_0 );
  input i_1_60_0_1, i_1_60_0_0, i_1_60_3_1, i_1_60_3_0, i_1_60_11_1,
         i_1_60_11_0;
  output o_1_60_0_0;
  wire   n2, n3, n1;

  NOR3X1 U3 ( .A(n2), .B(i_1_60_0_1), .C(n3), .Y(o_1_60_0_0) );
  OAI21X1 U4 ( .A(i_1_60_11_1), .B(n1), .C(i_1_60_11_0), .Y(n2) );
  OR2X1 U1 ( .A(i_1_60_3_1), .B(i_1_60_3_0), .Y(n3) );
  INVX1 U2 ( .A(i_1_60_0_0), .Y(n1) );
endmodule


module kernel_1_61_1 ( i_1_61_2_1, i_1_61_2_0, i_1_61_4_1, i_1_61_4_0, 
        i_1_61_5_1, i_1_61_5_0, o_1_61_0_1 );
  input i_1_61_2_1, i_1_61_2_0, i_1_61_4_1, i_1_61_4_0, i_1_61_5_1, i_1_61_5_0;
  output o_1_61_0_1;
  wire   n2, n3, n4, n5, n1;

  NOR3X1 U2 ( .A(n2), .B(i_1_61_5_1), .C(n3), .Y(o_1_61_0_1) );
  AOI22X1 U3 ( .A(i_1_61_4_1), .B(n4), .C(i_1_61_2_0), .D(i_1_61_4_0), .Y(n3)
         );
  NAND2X1 U4 ( .A(i_1_61_2_1), .B(n5), .Y(n2) );
  OAI21X1 U5 ( .A(n1), .B(n4), .C(i_1_61_5_0), .Y(n5) );
  XOR2X1 U6 ( .A(i_1_61_2_0), .B(i_1_61_4_0), .Y(n4) );
  INVX1 U1 ( .A(i_1_61_4_1), .Y(n1) );
endmodule


module kernel_1_61_0 ( i_1_61_2_1, i_1_61_2_0, i_1_61_4_1, i_1_61_4_0, 
        i_1_61_5_1, i_1_61_5_0, o_1_61_0_0 );
  input i_1_61_2_1, i_1_61_2_0, i_1_61_4_1, i_1_61_4_0, i_1_61_5_1, i_1_61_5_0;
  output o_1_61_0_0;
  wire   n3, n4, n5, n6, n7, n1;

  NAND3X1 U3 ( .A(i_1_61_2_1), .B(n4), .C(i_1_61_4_1), .Y(n3) );
  OAI21X1 U4 ( .A(i_1_61_5_1), .B(n5), .C(n6), .Y(n4) );
  NAND3X1 U5 ( .A(i_1_61_2_0), .B(n1), .C(i_1_61_4_0), .Y(n6) );
  NOR2X1 U6 ( .A(n7), .B(i_1_61_2_0), .Y(n5) );
  XOR2X1 U1 ( .A(n1), .B(i_1_61_4_0), .Y(n7) );
  INVX1 U2 ( .A(i_1_61_5_0), .Y(n1) );
  INVX1 U7 ( .A(n3), .Y(o_1_61_0_0) );
endmodule


module kernel_1_63_1 ( i_1_63_5_1, i_1_63_5_0, i_1_63_8_1, i_1_63_8_0, 
        i_1_63_12_1, i_1_63_12_0, o_1_63_0_1 );
  input i_1_63_5_1, i_1_63_5_0, i_1_63_8_1, i_1_63_8_0, i_1_63_12_1,
         i_1_63_12_0;
  output o_1_63_0_1;
  wire   n2, n3, n4, n5, n6, n7, n8, n9, n10, n1;

  OAI21X1 U5 ( .A(n3), .B(n4), .C(n5), .Y(o_1_63_0_1) );
  NAND3X1 U6 ( .A(n2), .B(n1), .C(i_1_63_8_1), .Y(n5) );
  XNOR2X1 U7 ( .A(i_1_63_12_1), .B(n7), .Y(n6) );
  AOI22X1 U8 ( .A(i_1_63_8_1), .B(n8), .C(n2), .D(n1), .Y(n3) );
  NAND2X1 U9 ( .A(i_1_63_5_1), .B(n9), .Y(n8) );
  AOI21X1 U10 ( .A(n7), .B(i_1_63_12_1), .C(n10), .Y(n9) );
  XOR2X1 U11 ( .A(i_1_63_12_0), .B(i_1_63_8_0), .Y(n7) );
  INVX1 U1 ( .A(i_1_63_5_1), .Y(n1) );
  INVX1 U2 ( .A(n9), .Y(n2) );
  AND2X1 U3 ( .A(i_1_63_12_0), .B(i_1_63_8_0), .Y(n10) );
  AND2X1 U4 ( .A(n6), .B(i_1_63_5_0), .Y(n4) );
endmodule


module kernel_1_63_0 ( i_1_63_5_1, i_1_63_5_0, i_1_63_8_1, i_1_63_8_0, 
        i_1_63_12_1, i_1_63_12_0, o_1_63_0_0 );
  input i_1_63_5_1, i_1_63_5_0, i_1_63_8_1, i_1_63_8_0, i_1_63_12_1,
         i_1_63_12_0;
  output o_1_63_0_0;
  wire   n2, n4, n5, n7, n8, n9, n10, n11, n12, n13, n14, n15, n16, n17, n18,
         n19, n20, n21, n22, n23, n24, n25, n26, n1, n3, n6;

  OR2X2 U1 ( .A(n16), .B(i_1_63_5_0), .Y(n15) );
  OAI21X1 U9 ( .A(n7), .B(n4), .C(n8), .Y(o_1_63_0_0) );
  AOI21X1 U10 ( .A(n9), .B(n4), .C(n10), .Y(n8) );
  NOR3X1 U11 ( .A(n11), .B(i_1_63_5_1), .C(n12), .Y(n10) );
  AOI22X1 U12 ( .A(i_1_63_8_1), .B(n13), .C(i_1_63_12_1), .D(n3), .Y(n12) );
  OAI21X1 U13 ( .A(i_1_63_12_1), .B(n14), .C(n15), .Y(n13) );
  OAI21X1 U14 ( .A(n17), .B(n6), .C(n18), .Y(n9) );
  NAND2X1 U15 ( .A(n19), .B(n1), .Y(n18) );
  AOI22X1 U16 ( .A(i_1_63_5_1), .B(n20), .C(n2), .D(n1), .Y(n17) );
  NAND2X1 U17 ( .A(n21), .B(n16), .Y(n20) );
  AOI22X1 U18 ( .A(i_1_63_12_1), .B(n22), .C(n19), .D(i_1_63_5_1), .Y(n7) );
  OAI21X1 U19 ( .A(n3), .B(n16), .C(n21), .Y(n23) );
  NAND2X1 U20 ( .A(n11), .B(n3), .Y(n21) );
  NAND2X1 U21 ( .A(n24), .B(n25), .Y(n22) );
  OAI21X1 U22 ( .A(n3), .B(n26), .C(n5), .Y(n25) );
  XNOR2X1 U23 ( .A(i_1_63_5_1), .B(n16), .Y(n26) );
  AOI22X1 U24 ( .A(n3), .B(n1), .C(n2), .D(n11), .Y(n24) );
  XOR2X1 U25 ( .A(i_1_63_12_0), .B(i_1_63_8_0), .Y(n11) );
  NAND2X1 U26 ( .A(i_1_63_5_0), .B(n16), .Y(n14) );
  NAND2X1 U27 ( .A(i_1_63_8_0), .B(i_1_63_12_0), .Y(n16) );
  INVX1 U2 ( .A(n14), .Y(n2) );
  INVX1 U3 ( .A(n11), .Y(n5) );
  INVX1 U4 ( .A(i_1_63_5_0), .Y(n3) );
  INVX1 U5 ( .A(i_1_63_5_1), .Y(n1) );
  INVX1 U6 ( .A(i_1_63_12_1), .Y(n6) );
  AND2X1 U7 ( .A(n23), .B(n6), .Y(n19) );
  INVX1 U8 ( .A(i_1_63_8_1), .Y(n4) );
endmodule


module kernel_1 ( i_1_0_1, i_1_0_0, i_1_1_1, i_1_1_0, i_1_2_1, i_1_2_0, 
        i_1_3_1, i_1_3_0, i_1_4_1, i_1_4_0, i_1_5_1, i_1_5_0, i_1_6_1, i_1_6_0, 
        i_1_7_1, i_1_7_0, i_1_8_1, i_1_8_0, i_1_9_1, i_1_9_0, i_1_10_1, 
        i_1_10_0, i_1_11_1, i_1_11_0, i_1_12_1, i_1_12_0, i_1_13_1, i_1_13_0, 
        i_1_14_1, i_1_14_0, i_1_15_1, i_1_15_0, o_1_0_1, o_1_0_0, o_1_1_1, 
        o_1_1_0, o_1_2_1, o_1_2_0, o_1_3_1, o_1_3_0, o_1_4_1, o_1_4_0, o_1_5_1, 
        o_1_5_0, o_1_6_1, o_1_6_0, o_1_7_1, o_1_7_0, o_1_8_1, o_1_8_0, o_1_9_1, 
        o_1_9_0, o_1_10_1, o_1_10_0, o_1_11_1, o_1_11_0, o_1_12_1, o_1_12_0, 
        o_1_13_1, o_1_13_0, o_1_14_1, o_1_14_0, o_1_15_1, o_1_15_0, o_1_16_1, 
        o_1_16_0, o_1_17_1, o_1_17_0, o_1_18_1, o_1_18_0, o_1_19_1, o_1_19_0, 
        o_1_20_1, o_1_20_0, o_1_21_1, o_1_21_0, o_1_22_1, o_1_22_0, o_1_23_1, 
        o_1_23_0, o_1_24_1, o_1_24_0, o_1_25_1, o_1_25_0, o_1_26_1, o_1_26_0, 
        o_1_27_1, o_1_27_0, o_1_28_1, o_1_28_0, o_1_29_1, o_1_29_0, o_1_30_1, 
        o_1_30_0, o_1_31_1, o_1_31_0, o_1_32_1, o_1_32_0, o_1_33_1, o_1_33_0, 
        o_1_34_1, o_1_34_0, o_1_35_1, o_1_35_0, o_1_36_1, o_1_36_0, o_1_37_1, 
        o_1_37_0, o_1_38_1, o_1_38_0, o_1_39_1, o_1_39_0, o_1_40_1, o_1_40_0, 
        o_1_41_1, o_1_41_0, o_1_42_1, o_1_42_0, o_1_43_1, o_1_43_0, o_1_44_1, 
        o_1_44_0, o_1_45_1, o_1_45_0, o_1_46_1, o_1_46_0, o_1_47_1, o_1_47_0, 
        o_1_48_1, o_1_48_0, o_1_49_1, o_1_49_0, o_1_50_1, o_1_50_0, o_1_51_1, 
        o_1_51_0, o_1_52_1, o_1_52_0, o_1_53_1, o_1_53_0, o_1_54_1, o_1_54_0, 
        o_1_55_1, o_1_55_0, o_1_56_1, o_1_56_0, o_1_57_1, o_1_57_0, o_1_58_1, 
        o_1_58_0, o_1_59_1, o_1_59_0, o_1_60_1, o_1_60_0, o_1_61_1, o_1_61_0, 
        o_1_62_1, o_1_62_0, o_1_63_1, o_1_63_0 );
  input i_1_0_1, i_1_0_0, i_1_1_1, i_1_1_0, i_1_2_1, i_1_2_0, i_1_3_1, i_1_3_0,
         i_1_4_1, i_1_4_0, i_1_5_1, i_1_5_0, i_1_6_1, i_1_6_0, i_1_7_1,
         i_1_7_0, i_1_8_1, i_1_8_0, i_1_9_1, i_1_9_0, i_1_10_1, i_1_10_0,
         i_1_11_1, i_1_11_0, i_1_12_1, i_1_12_0, i_1_13_1, i_1_13_0, i_1_14_1,
         i_1_14_0, i_1_15_1, i_1_15_0;
  output o_1_0_1, o_1_0_0, o_1_1_1, o_1_1_0, o_1_2_1, o_1_2_0, o_1_3_1,
         o_1_3_0, o_1_4_1, o_1_4_0, o_1_5_1, o_1_5_0, o_1_6_1, o_1_6_0,
         o_1_7_1, o_1_7_0, o_1_8_1, o_1_8_0, o_1_9_1, o_1_9_0, o_1_10_1,
         o_1_10_0, o_1_11_1, o_1_11_0, o_1_12_1, o_1_12_0, o_1_13_1, o_1_13_0,
         o_1_14_1, o_1_14_0, o_1_15_1, o_1_15_0, o_1_16_1, o_1_16_0, o_1_17_1,
         o_1_17_0, o_1_18_1, o_1_18_0, o_1_19_1, o_1_19_0, o_1_20_1, o_1_20_0,
         o_1_21_1, o_1_21_0, o_1_22_1, o_1_22_0, o_1_23_1, o_1_23_0, o_1_24_1,
         o_1_24_0, o_1_25_1, o_1_25_0, o_1_26_1, o_1_26_0, o_1_27_1, o_1_27_0,
         o_1_28_1, o_1_28_0, o_1_29_1, o_1_29_0, o_1_30_1, o_1_30_0, o_1_31_1,
         o_1_31_0, o_1_32_1, o_1_32_0, o_1_33_1, o_1_33_0, o_1_34_1, o_1_34_0,
         o_1_35_1, o_1_35_0, o_1_36_1, o_1_36_0, o_1_37_1, o_1_37_0, o_1_38_1,
         o_1_38_0, o_1_39_1, o_1_39_0, o_1_40_1, o_1_40_0, o_1_41_1, o_1_41_0,
         o_1_42_1, o_1_42_0, o_1_43_1, o_1_43_0, o_1_44_1, o_1_44_0, o_1_45_1,
         o_1_45_0, o_1_46_1, o_1_46_0, o_1_47_1, o_1_47_0, o_1_48_1, o_1_48_0,
         o_1_49_1, o_1_49_0, o_1_50_1, o_1_50_0, o_1_51_1, o_1_51_0, o_1_52_1,
         o_1_52_0, o_1_53_1, o_1_53_0, o_1_54_1, o_1_54_0, o_1_55_1, o_1_55_0,
         o_1_56_1, o_1_56_0, o_1_57_1, o_1_57_0, o_1_58_1, o_1_58_0, o_1_59_1,
         o_1_59_0, o_1_60_1, o_1_60_0, o_1_61_1, o_1_61_0, o_1_62_1, o_1_62_0,
         o_1_63_1, o_1_63_0;
  wire   n3, n5, n7, n11;

  kernel_1_0_1 k_1_0_1 ( .i_1_0_3_1(i_1_3_1), .i_1_0_3_0(i_1_3_0), .i_1_0_7_1(
        1'b0), .i_1_0_7_0(1'b0), .i_1_0_14_1(i_1_14_1), .i_1_0_14_0(i_1_14_0), 
        .o_1_0_0_1(o_1_0_1) );
  kernel_1_1_1 k_1_1_1 ( .i_1_1_1_1(i_1_1_1), .i_1_1_1_0(i_1_1_0), 
        .i_1_1_10_1(i_1_10_1), .i_1_1_10_0(i_1_10_0), .i_1_1_15_1(i_1_15_1), 
        .i_1_1_15_0(i_1_15_0), .o_1_1_0_1(o_1_1_1) );
  kernel_1_1_0 k_1_1_0 ( .i_1_1_1_1(i_1_1_1), .i_1_1_1_0(i_1_1_0), 
        .i_1_1_10_1(i_1_10_1), .i_1_1_10_0(i_1_10_0), .i_1_1_15_1(i_1_15_1), 
        .i_1_1_15_0(i_1_15_0), .o_1_1_0_0(o_1_1_0) );
  kernel_1_3_1 k_1_3_1 ( .i_1_3_1_1(i_1_1_1), .i_1_3_1_0(1'b0), .i_1_3_2_1(
        i_1_2_1), .i_1_3_2_0(i_1_2_0), .i_1_3_3_1(i_1_3_1), .i_1_3_3_0(i_1_3_0), .o_1_3_0_1(o_1_3_1) );
  kernel_1_3_0 k_1_3_0 ( .i_1_3_1_1(i_1_1_1), .i_1_3_1_0(i_1_1_0), .i_1_3_2_1(
        i_1_2_1), .i_1_3_2_0(n3), .i_1_3_3_1(i_1_3_1), .i_1_3_3_0(i_1_3_0), 
        .o_1_3_0_0(o_1_3_0) );
  kernel_1_4_1 k_1_4_1 ( .i_1_4_5_1(i_1_5_1), .i_1_4_5_0(i_1_5_0), .i_1_4_6_1(
        i_1_6_1), .i_1_4_6_0(i_1_6_0), .i_1_4_7_1(i_1_7_1), .i_1_4_7_0(i_1_7_0), .o_1_4_0_1(o_1_4_1) );
  kernel_1_4_0 k_1_4_0 ( .i_1_4_5_1(i_1_5_1), .i_1_4_5_0(i_1_5_0), .i_1_4_6_1(
        i_1_6_1), .i_1_4_6_0(i_1_6_0), .i_1_4_7_1(i_1_7_1), .i_1_4_7_0(i_1_7_0), .o_1_4_0_0(o_1_4_0) );
  kernel_1_5_1 k_1_5_1 ( .i_1_5_7_1(i_1_7_1), .i_1_5_7_0(i_1_7_0), 
        .i_1_5_10_1(i_1_10_1), .i_1_5_10_0(i_1_10_0), .i_1_5_15_1(i_1_15_1), 
        .i_1_5_15_0(i_1_15_0), .o_1_5_0_1(o_1_5_1) );
  kernel_1_5_0 k_1_5_0 ( .i_1_5_7_1(i_1_7_1), .i_1_5_7_0(i_1_7_0), 
        .i_1_5_10_1(i_1_10_1), .i_1_5_10_0(i_1_10_0), .i_1_5_15_1(i_1_15_1), 
        .i_1_5_15_0(i_1_15_0), .o_1_5_0_0(o_1_5_0) );
  kernel_1_6_1 k_1_6_1 ( .i_1_6_1_1(1'b0), .i_1_6_1_0(1'b0), .i_1_6_11_1(
        i_1_11_1), .i_1_6_11_0(i_1_11_0), .i_1_6_15_1(i_1_15_1), .i_1_6_15_0(
        i_1_15_0), .o_1_6_0_1(o_1_6_1) );
  kernel_1_6_0 k_1_6_0 ( .i_1_6_1_1(i_1_1_1), .i_1_6_1_0(i_1_1_0), 
        .i_1_6_11_1(i_1_11_1), .i_1_6_11_0(i_1_11_0), .i_1_6_15_1(i_1_15_1), 
        .i_1_6_15_0(i_1_15_0), .o_1_6_0_0(o_1_6_0) );
  kernel_1_7_1 k_1_7_1 ( .i_1_7_2_1(i_1_2_1), .i_1_7_2_0(n3), .i_1_7_5_1(
        i_1_5_1), .i_1_7_5_0(i_1_5_0), .i_1_7_14_1(i_1_14_1), .i_1_7_14_0(
        i_1_14_0), .o_1_7_0_1(o_1_7_1) );
  kernel_1_7_0 k_1_7_0 ( .i_1_7_2_1(i_1_2_1), .i_1_7_2_0(1'b0), .i_1_7_5_1(
        i_1_5_1), .i_1_7_5_0(i_1_5_0), .i_1_7_14_1(i_1_14_1), .i_1_7_14_0(
        i_1_14_0), .o_1_7_0_0(o_1_7_0) );
  kernel_1_9_1 k_1_9_1 ( .i_1_9_7_1(i_1_7_1), .i_1_9_7_0(i_1_7_0), 
        .i_1_9_11_1(i_1_11_1), .i_1_9_11_0(i_1_11_0), .i_1_9_15_1(i_1_15_1), 
        .i_1_9_15_0(i_1_15_0), .o_1_9_0_1(o_1_9_1) );
  kernel_1_9_0 k_1_9_0 ( .i_1_9_7_1(i_1_7_1), .i_1_9_7_0(i_1_7_0), 
        .i_1_9_11_1(i_1_11_1), .i_1_9_11_0(i_1_11_0), .i_1_9_15_1(i_1_15_1), 
        .i_1_9_15_0(i_1_15_0), .o_1_9_0_0(o_1_9_0) );
  kernel_1_10_1 k_1_10_1 ( .i_1_10_2_1(i_1_2_1), .i_1_10_2_0(n3), .i_1_10_4_1(
        i_1_4_1), .i_1_10_4_0(i_1_4_0), .i_1_10_15_1(i_1_15_1), .i_1_10_15_0(
        i_1_15_0), .o_1_10_0_1(o_1_10_1) );
  kernel_1_10_0 k_1_10_0 ( .i_1_10_2_1(i_1_2_1), .i_1_10_2_0(i_1_2_0), 
        .i_1_10_4_1(i_1_4_1), .i_1_10_4_0(i_1_4_0), .i_1_10_15_1(i_1_15_1), 
        .i_1_10_15_0(i_1_15_0), .o_1_10_0_0(o_1_10_0) );
  kernel_1_11_1 k_1_11_1 ( .i_1_11_3_1(1'b0), .i_1_11_3_0(1'b0), .i_1_11_14_1(
        i_1_14_1), .i_1_11_14_0(1'b0), .i_1_11_15_1(1'b0), .i_1_11_15_0(1'b0), 
        .o_1_11_0_1(o_1_11_1) );
  kernel_1_11_0 k_1_11_0 ( .i_1_11_3_1(i_1_3_1), .i_1_11_3_0(i_1_3_0), 
        .i_1_11_14_1(i_1_14_1), .i_1_11_14_0(i_1_14_0), .i_1_11_15_1(i_1_15_1), 
        .i_1_11_15_0(1'b0), .o_1_11_0_0(o_1_11_0) );
  kernel_1_12_1 k_1_12_1 ( .i_1_12_2_1(i_1_2_1), .i_1_12_2_0(i_1_2_0), 
        .i_1_12_4_1(i_1_4_1), .i_1_12_4_0(i_1_4_0), .i_1_12_15_1(i_1_15_1), 
        .i_1_12_15_0(i_1_15_0), .o_1_12_0_1(o_1_12_1) );
  kernel_1_12_0 k_1_12_0 ( .i_1_12_2_1(i_1_2_1), .i_1_12_2_0(i_1_2_0), 
        .i_1_12_4_1(i_1_4_1), .i_1_12_4_0(n5), .i_1_12_15_1(i_1_15_1), 
        .i_1_12_15_0(i_1_15_0), .o_1_12_0_0(o_1_12_0) );
  kernel_1_13_1 k_1_13_1 ( .i_1_13_7_1(i_1_7_1), .i_1_13_7_0(i_1_7_0), 
        .i_1_13_10_1(i_1_10_1), .i_1_13_10_0(i_1_10_0), .i_1_13_11_1(i_1_11_1), 
        .i_1_13_11_0(i_1_11_0), .o_1_13_0_1(o_1_13_1) );
  kernel_1_13_0 k_1_13_0 ( .i_1_13_7_1(i_1_7_1), .i_1_13_7_0(i_1_7_0), 
        .i_1_13_10_1(i_1_10_1), .i_1_13_10_0(i_1_10_0), .i_1_13_11_1(i_1_11_1), 
        .i_1_13_11_0(i_1_11_0), .o_1_13_0_0(o_1_13_0) );
  kernel_1_14_1 k_1_14_1 ( .i_1_14_0_1(i_1_0_1), .i_1_14_0_0(i_1_0_0), 
        .i_1_14_1_1(i_1_1_1), .i_1_14_1_0(i_1_1_0), .i_1_14_11_1(i_1_11_1), 
        .i_1_14_11_0(i_1_11_0), .o_1_14_0_1(o_1_14_1) );
  kernel_1_14_0 k_1_14_0 ( .i_1_14_0_1(i_1_0_1), .i_1_14_0_0(i_1_0_0), 
        .i_1_14_1_1(i_1_1_1), .i_1_14_1_0(i_1_1_0), .i_1_14_11_1(i_1_11_1), 
        .i_1_14_11_0(i_1_11_0), .o_1_14_0_0(o_1_14_0) );
  kernel_1_16_1 k_1_16_1 ( .i_1_16_2_1(i_1_2_1), .i_1_16_2_0(i_1_2_0), 
        .i_1_16_9_1(i_1_9_1), .i_1_16_9_0(i_1_9_0), .i_1_16_12_1(i_1_12_1), 
        .i_1_16_12_0(i_1_12_0), .o_1_16_0_1(o_1_16_1) );
  kernel_1_16_0 k_1_16_0 ( .i_1_16_2_1(i_1_2_1), .i_1_16_2_0(i_1_2_0), 
        .i_1_16_9_1(i_1_9_1), .i_1_16_9_0(i_1_9_0), .i_1_16_12_1(i_1_12_1), 
        .i_1_16_12_0(i_1_12_0), .o_1_16_0_0(o_1_16_0) );
  kernel_1_17_1 k_1_17_1 ( .i_1_17_0_1(i_1_0_1), .i_1_17_0_0(i_1_0_0), 
        .i_1_17_3_1(i_1_3_1), .i_1_17_3_0(i_1_3_0), .i_1_17_14_1(i_1_14_1), 
        .i_1_17_14_0(i_1_14_0), .o_1_17_0_1(o_1_17_1) );
  kernel_1_17_0 k_1_17_0 ( .i_1_17_0_1(i_1_0_1), .i_1_17_0_0(i_1_0_0), 
        .i_1_17_3_1(i_1_3_1), .i_1_17_3_0(i_1_3_0), .i_1_17_14_1(i_1_14_1), 
        .i_1_17_14_0(i_1_14_0), .o_1_17_0_0(o_1_17_0) );
  kernel_1_19_1 k_1_19_1 ( .i_1_19_5_1(i_1_5_1), .i_1_19_5_0(i_1_5_0), 
        .i_1_19_6_1(i_1_6_1), .i_1_19_6_0(i_1_6_0), .i_1_19_8_1(i_1_8_1), 
        .i_1_19_8_0(i_1_8_0), .o_1_19_0_1(o_1_19_1) );
  kernel_1_19_0 k_1_19_0 ( .i_1_19_5_1(i_1_5_1), .i_1_19_5_0(i_1_5_0), 
        .i_1_19_6_1(i_1_6_1), .i_1_19_6_0(i_1_6_0), .i_1_19_8_1(i_1_8_1), 
        .i_1_19_8_0(i_1_8_0), .o_1_19_0_0(o_1_19_0) );
  kernel_1_21_1 k_1_21_1 ( .i_1_21_8_1(i_1_8_1), .i_1_21_8_0(i_1_8_0), 
        .i_1_21_11_1(i_1_11_1), .i_1_21_11_0(i_1_11_0), .i_1_21_15_1(i_1_15_1), 
        .i_1_21_15_0(i_1_15_0), .o_1_21_0_1(o_1_21_1) );
  kernel_1_21_0 k_1_21_0 ( .i_1_21_8_1(i_1_8_1), .i_1_21_8_0(i_1_8_0), 
        .i_1_21_11_1(i_1_11_1), .i_1_21_11_0(i_1_11_0), .i_1_21_15_1(i_1_15_1), 
        .i_1_21_15_0(i_1_15_0), .o_1_21_0_0(o_1_21_0) );
  kernel_1_23_1 k_1_23_1 ( .i_1_23_2_1(i_1_2_1), .i_1_23_2_0(n3), .i_1_23_4_1(
        i_1_4_1), .i_1_23_4_0(n5), .i_1_23_15_1(i_1_15_1), .i_1_23_15_0(
        i_1_15_0), .o_1_23_0_1(o_1_23_1) );
  kernel_1_23_0 k_1_23_0 ( .i_1_23_2_1(i_1_2_1), .i_1_23_2_0(n3), .i_1_23_4_1(
        i_1_4_1), .i_1_23_4_0(i_1_4_0), .i_1_23_15_1(i_1_15_1), .i_1_23_15_0(
        i_1_15_0), .o_1_23_0_0(o_1_23_0) );
  kernel_1_24_1 k_1_24_1 ( .i_1_24_2_1(i_1_2_1), .i_1_24_2_0(n3), .i_1_24_4_1(
        i_1_4_1), .i_1_24_4_0(i_1_4_0), .i_1_24_10_1(i_1_10_1), .i_1_24_10_0(
        i_1_10_0), .o_1_24_0_1(o_1_24_1) );
  kernel_1_24_0 k_1_24_0 ( .i_1_24_2_1(i_1_2_1), .i_1_24_2_0(n3), .i_1_24_4_1(
        i_1_4_1), .i_1_24_4_0(n5), .i_1_24_10_1(i_1_10_1), .i_1_24_10_0(
        i_1_10_0), .o_1_24_0_0(o_1_24_0) );
  kernel_1_25_1 k_1_25_1 ( .i_1_25_10_1(i_1_10_1), .i_1_25_10_0(i_1_10_0), 
        .i_1_25_11_1(i_1_11_1), .i_1_25_11_0(i_1_11_0), .i_1_25_12_1(i_1_12_1), 
        .i_1_25_12_0(i_1_12_0), .o_1_25_0_1(o_1_25_1) );
  kernel_1_25_0 k_1_25_0 ( .i_1_25_10_1(i_1_10_1), .i_1_25_10_0(i_1_10_0), 
        .i_1_25_11_1(i_1_11_1), .i_1_25_11_0(i_1_11_0), .i_1_25_12_1(i_1_12_1), 
        .i_1_25_12_0(i_1_12_0), .o_1_25_0_0(o_1_25_0) );
  kernel_1_26_1 k_1_26_1 ( .i_1_26_3_1(i_1_3_1), .i_1_26_3_0(i_1_3_0), 
        .i_1_26_11_1(1'b0), .i_1_26_11_0(1'b0), .i_1_26_14_1(i_1_14_1), 
        .i_1_26_14_0(i_1_14_0), .o_1_26_0_1(o_1_26_1) );
  kernel_1_26_0 k_1_26_0 ( .i_1_26_3_1(i_1_3_1), .i_1_26_3_0(i_1_3_0), 
        .i_1_26_11_1(1'b0), .i_1_26_11_0(1'b0), .i_1_26_14_1(i_1_14_1), 
        .i_1_26_14_0(i_1_14_0), .o_1_26_0_0(o_1_26_0) );
  kernel_1_27_1 k_1_27_1 ( .i_1_27_4_1(i_1_4_1), .i_1_27_4_0(n5), .i_1_27_6_1(
        1'b0), .i_1_27_6_0(1'b0), .i_1_27_11_1(i_1_11_1), .i_1_27_11_0(
        i_1_11_0), .o_1_27_0_1(o_1_27_1) );
  kernel_1_27_0 k_1_27_0 ( .i_1_27_4_1(i_1_4_1), .i_1_27_4_0(n5), .i_1_27_6_1(
        i_1_6_1), .i_1_27_6_0(i_1_6_0), .i_1_27_11_1(i_1_11_1), .i_1_27_11_0(
        i_1_11_0), .o_1_27_0_0(o_1_27_0) );
  kernel_1_28_1 k_1_28_1 ( .i_1_28_2_1(i_1_2_1), .i_1_28_2_0(i_1_2_0), 
        .i_1_28_7_1(i_1_7_1), .i_1_28_7_0(1'b0), .i_1_28_10_1(i_1_10_1), 
        .i_1_28_10_0(i_1_10_0), .o_1_28_0_1(o_1_28_1) );
  kernel_1_28_0 k_1_28_0 ( .i_1_28_2_1(i_1_2_1), .i_1_28_2_0(i_1_2_0), 
        .i_1_28_7_1(i_1_7_1), .i_1_28_7_0(i_1_7_0), .i_1_28_10_1(i_1_10_1), 
        .i_1_28_10_0(i_1_10_0), .o_1_28_0_0(o_1_28_0) );
  kernel_1_30_1 k_1_30_1 ( .i_1_30_2_1(i_1_2_1), .i_1_30_2_0(i_1_2_0), 
        .i_1_30_3_1(i_1_3_1), .i_1_30_3_0(i_1_3_0), .i_1_30_14_1(i_1_14_1), 
        .i_1_30_14_0(i_1_14_0), .o_1_30_0_1(o_1_30_1) );
  kernel_1_30_0 k_1_30_0 ( .i_1_30_2_1(i_1_2_1), .i_1_30_2_0(i_1_2_0), 
        .i_1_30_3_1(i_1_3_1), .i_1_30_3_0(i_1_3_0), .i_1_30_14_1(i_1_14_1), 
        .i_1_30_14_0(i_1_14_0), .o_1_30_0_0(o_1_30_0) );
  kernel_1_31_1 k_1_31_1 ( .i_1_31_2_1(i_1_2_1), .i_1_31_2_0(i_1_2_0), 
        .i_1_31_3_1(i_1_3_1), .i_1_31_3_0(i_1_3_0), .i_1_31_14_1(i_1_14_1), 
        .i_1_31_14_0(i_1_14_0), .o_1_31_0_1(o_1_31_1) );
  kernel_1_31_0 k_1_31_0 ( .i_1_31_2_1(i_1_2_1), .i_1_31_2_0(n3), .i_1_31_3_1(
        i_1_3_1), .i_1_31_3_0(i_1_3_0), .i_1_31_14_1(i_1_14_1), .i_1_31_14_0(
        i_1_14_0), .o_1_31_0_0(o_1_31_0) );
  kernel_1_33_1 k_1_33_1 ( .i_1_33_0_1(i_1_0_1), .i_1_33_0_0(i_1_0_0), 
        .i_1_33_4_1(i_1_4_1), .i_1_33_4_0(1'b0), .i_1_33_15_1(i_1_15_1), 
        .i_1_33_15_0(i_1_15_0), .o_1_33_0_1(o_1_33_1) );
  kernel_1_33_0 k_1_33_0 ( .i_1_33_0_1(i_1_0_1), .i_1_33_0_0(i_1_0_0), 
        .i_1_33_4_1(i_1_4_1), .i_1_33_4_0(i_1_4_0), .i_1_33_15_1(i_1_15_1), 
        .i_1_33_15_0(i_1_15_0), .o_1_33_0_0(o_1_33_0) );
  kernel_1_34_1 k_1_34_1 ( .i_1_34_3_1(i_1_3_1), .i_1_34_3_0(i_1_3_0), 
        .i_1_34_4_1(i_1_4_1), .i_1_34_4_0(n5), .i_1_34_14_1(i_1_14_1), 
        .i_1_34_14_0(i_1_14_0), .o_1_34_0_1(o_1_34_1) );
  kernel_1_34_0 k_1_34_0 ( .i_1_34_3_1(i_1_3_1), .i_1_34_3_0(i_1_3_0), 
        .i_1_34_4_1(i_1_4_1), .i_1_34_4_0(i_1_4_0), .i_1_34_14_1(i_1_14_1), 
        .i_1_34_14_0(i_1_14_0), .o_1_34_0_0(o_1_34_0) );
  kernel_1_35_1 k_1_35_1 ( .i_1_35_0_1(i_1_0_1), .i_1_35_0_0(i_1_0_0), 
        .i_1_35_1_1(i_1_1_1), .i_1_35_1_0(i_1_1_0), .i_1_35_14_1(i_1_14_1), 
        .i_1_35_14_0(i_1_14_0), .o_1_35_0_1(o_1_35_1) );
  kernel_1_35_0 k_1_35_0 ( .i_1_35_0_1(i_1_0_1), .i_1_35_0_0(i_1_0_0), 
        .i_1_35_1_1(i_1_1_1), .i_1_35_1_0(i_1_1_0), .i_1_35_14_1(i_1_14_1), 
        .i_1_35_14_0(i_1_14_0), .o_1_35_0_0(o_1_35_0) );
  kernel_1_36_1 k_1_36_1 ( .i_1_36_1_1(i_1_1_1), .i_1_36_1_0(i_1_1_0), 
        .i_1_36_4_1(i_1_4_1), .i_1_36_4_0(n5), .i_1_36_13_1(i_1_13_1), 
        .i_1_36_13_0(i_1_13_0), .o_1_36_0_1(o_1_36_1) );
  kernel_1_36_0 k_1_36_0 ( .i_1_36_1_1(i_1_1_1), .i_1_36_1_0(i_1_1_0), 
        .i_1_36_4_1(i_1_4_1), .i_1_36_4_0(i_1_4_0), .i_1_36_13_1(i_1_13_1), 
        .i_1_36_13_0(i_1_13_0), .o_1_36_0_0(o_1_36_0) );
  kernel_1_38_1 k_1_38_1 ( .i_1_38_5_1(i_1_5_1), .i_1_38_5_0(i_1_5_0), 
        .i_1_38_6_1(i_1_6_1), .i_1_38_6_0(i_1_6_0), .i_1_38_12_1(i_1_12_1), 
        .i_1_38_12_0(i_1_12_0), .o_1_38_0_1(o_1_38_1) );
  kernel_1_38_0 k_1_38_0 ( .i_1_38_5_1(i_1_5_1), .i_1_38_5_0(i_1_5_0), 
        .i_1_38_6_1(i_1_6_1), .i_1_38_6_0(i_1_6_0), .i_1_38_12_1(i_1_12_1), 
        .i_1_38_12_0(i_1_12_0), .o_1_38_0_0(o_1_38_0) );
  kernel_1_41_1 k_1_41_1 ( .i_1_41_0_1(i_1_0_1), .i_1_41_0_0(i_1_0_0), 
        .i_1_41_3_1(i_1_3_1), .i_1_41_3_0(i_1_3_0), .i_1_41_14_1(i_1_14_1), 
        .i_1_41_14_0(i_1_14_0), .o_1_41_0_1(o_1_41_1) );
  kernel_1_41_0 k_1_41_0 ( .i_1_41_0_1(i_1_0_1), .i_1_41_0_0(i_1_0_0), 
        .i_1_41_3_1(i_1_3_1), .i_1_41_3_0(i_1_3_0), .i_1_41_14_1(i_1_14_1), 
        .i_1_41_14_0(i_1_14_0), .o_1_41_0_0(o_1_41_0) );
  kernel_1_42_1 k_1_42_1 ( .i_1_42_1_1(i_1_1_1), .i_1_42_1_0(i_1_1_0), 
        .i_1_42_6_1(i_1_6_1), .i_1_42_6_0(i_1_6_0), .i_1_42_13_1(i_1_13_1), 
        .i_1_42_13_0(i_1_13_0), .o_1_42_0_1(o_1_42_1) );
  kernel_1_42_0 k_1_42_0 ( .i_1_42_1_1(i_1_1_1), .i_1_42_1_0(i_1_1_0), 
        .i_1_42_6_1(i_1_6_1), .i_1_42_6_0(i_1_6_0), .i_1_42_13_1(i_1_13_1), 
        .i_1_42_13_0(i_1_13_0), .o_1_42_0_0(o_1_42_0) );
  kernel_1_43_1 k_1_43_1 ( .i_1_43_4_1(i_1_4_1), .i_1_43_4_0(i_1_4_0), 
        .i_1_43_9_1(i_1_9_1), .i_1_43_9_0(i_1_9_0), .i_1_43_11_1(i_1_11_1), 
        .i_1_43_11_0(i_1_11_0), .o_1_43_0_1(o_1_43_1) );
  kernel_1_43_0 k_1_43_0 ( .i_1_43_4_1(i_1_4_1), .i_1_43_4_0(i_1_4_0), 
        .i_1_43_9_1(i_1_9_1), .i_1_43_9_0(i_1_9_0), .i_1_43_11_1(i_1_11_1), 
        .i_1_43_11_0(i_1_11_0), .o_1_43_0_0(o_1_43_0) );
  kernel_1_44_1 k_1_44_1 ( .i_1_44_8_1(i_1_8_1), .i_1_44_8_0(i_1_8_0), 
        .i_1_44_12_1(i_1_12_1), .i_1_44_12_0(i_1_12_0), .i_1_44_15_1(i_1_15_1), 
        .i_1_44_15_0(i_1_15_0), .o_1_44_0_1(o_1_44_1) );
  kernel_1_44_0 k_1_44_0 ( .i_1_44_8_1(i_1_8_1), .i_1_44_8_0(i_1_8_0), 
        .i_1_44_12_1(i_1_12_1), .i_1_44_12_0(i_1_12_0), .i_1_44_15_1(i_1_15_1), 
        .i_1_44_15_0(i_1_15_0), .o_1_44_0_0(o_1_44_0) );
  kernel_1_45_1 k_1_45_1 ( .i_1_45_2_1(i_1_2_1), .i_1_45_2_0(i_1_2_0), 
        .i_1_45_4_1(i_1_4_1), .i_1_45_4_0(i_1_4_0), .i_1_45_15_1(i_1_15_1), 
        .i_1_45_15_0(i_1_15_0), .o_1_45_0_1(o_1_45_1) );
  kernel_1_45_0 k_1_45_0 ( .i_1_45_2_1(i_1_2_1), .i_1_45_2_0(n3), .i_1_45_4_1(
        i_1_4_1), .i_1_45_4_0(i_1_4_0), .i_1_45_15_1(i_1_15_1), .i_1_45_15_0(
        i_1_15_0), .o_1_45_0_0(o_1_45_0) );
  kernel_1_46_1 k_1_46_1 ( .i_1_46_3_1(i_1_3_1), .i_1_46_3_0(i_1_3_0), 
        .i_1_46_5_1(i_1_5_1), .i_1_46_5_0(i_1_5_0), .i_1_46_14_1(i_1_14_1), 
        .i_1_46_14_0(i_1_14_0), .o_1_46_0_1(o_1_46_1) );
  kernel_1_46_0 k_1_46_0 ( .i_1_46_3_1(i_1_3_1), .i_1_46_3_0(i_1_3_0), 
        .i_1_46_5_1(i_1_5_1), .i_1_46_5_0(i_1_5_0), .i_1_46_14_1(i_1_14_1), 
        .i_1_46_14_0(i_1_14_0), .o_1_46_0_0(o_1_46_0) );
  kernel_1_47_1 k_1_47_1 ( .i_1_47_1_1(1'b0), .i_1_47_1_0(1'b0), .i_1_47_4_1(
        i_1_4_1), .i_1_47_4_0(i_1_4_0), .i_1_47_9_1(1'b0), .i_1_47_9_0(1'b0), 
        .o_1_47_0_1(o_1_47_1) );
  kernel_1_47_0 k_1_47_0 ( .i_1_47_1_1(i_1_1_1), .i_1_47_1_0(i_1_1_0), 
        .i_1_47_4_1(i_1_4_1), .i_1_47_4_0(i_1_4_0), .i_1_47_9_1(i_1_9_1), 
        .i_1_47_9_0(i_1_9_0), .o_1_47_0_0(o_1_47_0) );
  kernel_1_48_1 k_1_48_1 ( .i_1_48_4_1(i_1_4_1), .i_1_48_4_0(i_1_4_0), 
        .i_1_48_5_1(i_1_5_1), .i_1_48_5_0(i_1_5_0), .i_1_48_7_1(i_1_7_1), 
        .i_1_48_7_0(i_1_7_0), .o_1_48_0_1(o_1_48_1) );
  kernel_1_48_0 k_1_48_0 ( .i_1_48_4_1(i_1_4_1), .i_1_48_4_0(i_1_4_0), 
        .i_1_48_5_1(i_1_5_1), .i_1_48_5_0(i_1_5_0), .i_1_48_7_1(i_1_7_1), 
        .i_1_48_7_0(i_1_7_0), .o_1_48_0_0(o_1_48_0) );
  kernel_1_49_1 k_1_49_1 ( .i_1_49_2_1(1'b0), .i_1_49_2_0(1'b0), .i_1_49_3_1(
        i_1_3_1), .i_1_49_3_0(i_1_3_0), .i_1_49_15_1(1'b0), .i_1_49_15_0(1'b0), 
        .o_1_49_0_1(o_1_49_1) );
  kernel_1_49_0 k_1_49_0 ( .i_1_49_2_1(1'b0), .i_1_49_2_0(1'b0), .i_1_49_3_1(
        i_1_3_1), .i_1_49_3_0(i_1_3_0), .i_1_49_15_1(1'b0), .i_1_49_15_0(1'b0), 
        .o_1_49_0_0(o_1_49_0) );
  kernel_1_50_1 k_1_50_1 ( .i_1_50_0_1(i_1_0_1), .i_1_50_0_0(i_1_0_0), 
        .i_1_50_1_1(i_1_1_1), .i_1_50_1_0(i_1_1_0), .i_1_50_3_1(i_1_3_1), 
        .i_1_50_3_0(i_1_3_0), .o_1_50_0_1(o_1_50_1) );
  kernel_1_51_1 k_1_51_1 ( .i_1_51_3_1(i_1_3_1), .i_1_51_3_0(1'b0), 
        .i_1_51_4_1(1'b0), .i_1_51_4_0(1'b0), .i_1_51_14_1(i_1_14_1), 
        .i_1_51_14_0(i_1_14_0), .o_1_51_0_1(o_1_51_1) );
  kernel_1_51_0 k_1_51_0 ( .i_1_51_3_1(1'b0), .i_1_51_3_0(i_1_3_0), 
        .i_1_51_4_1(1'b0), .i_1_51_4_0(1'b0), .i_1_51_14_1(i_1_14_1), 
        .i_1_51_14_0(i_1_14_0), .o_1_51_0_0(o_1_51_0) );
  kernel_1_52_1 k_1_52_1 ( .i_1_52_2_1(i_1_2_1), .i_1_52_2_0(n3), 
        .i_1_52_11_1(i_1_11_1), .i_1_52_11_0(i_1_11_0), .i_1_52_15_1(i_1_15_1), 
        .i_1_52_15_0(i_1_15_0), .o_1_52_0_1(o_1_52_1) );
  kernel_1_52_0 k_1_52_0 ( .i_1_52_2_1(i_1_2_1), .i_1_52_2_0(n3), 
        .i_1_52_11_1(i_1_11_1), .i_1_52_11_0(i_1_11_0), .i_1_52_15_1(i_1_15_1), 
        .i_1_52_15_0(i_1_15_0), .o_1_52_0_0(o_1_52_0) );
  kernel_1_54_1 k_1_54_1 ( .i_1_54_2_1(i_1_2_1), .i_1_54_2_0(i_1_2_0), 
        .i_1_54_4_1(i_1_4_1), .i_1_54_4_0(i_1_4_0), .i_1_54_14_1(i_1_14_1), 
        .i_1_54_14_0(i_1_14_0), .o_1_54_0_1(o_1_54_1) );
  kernel_1_54_0 k_1_54_0 ( .i_1_54_2_1(i_1_2_1), .i_1_54_2_0(i_1_2_0), 
        .i_1_54_4_1(i_1_4_1), .i_1_54_4_0(n5), .i_1_54_14_1(i_1_14_1), 
        .i_1_54_14_0(i_1_14_0), .o_1_54_0_0(o_1_54_0) );
  kernel_1_56_1 k_1_56_1 ( .i_1_56_2_1(i_1_2_1), .i_1_56_2_0(i_1_2_0), 
        .i_1_56_5_1(i_1_5_1), .i_1_56_5_0(i_1_5_0), .i_1_56_14_1(i_1_14_1), 
        .i_1_56_14_0(i_1_14_0), .o_1_56_0_1(o_1_56_1) );
  kernel_1_56_0 k_1_56_0 ( .i_1_56_2_1(i_1_2_1), .i_1_56_2_0(i_1_2_0), 
        .i_1_56_5_1(i_1_5_1), .i_1_56_5_0(i_1_5_0), .i_1_56_14_1(i_1_14_1), 
        .i_1_56_14_0(i_1_14_0), .o_1_56_0_0(o_1_56_0) );
  kernel_1_57_1 k_1_57_1 ( .i_1_57_0_1(i_1_0_1), .i_1_57_0_0(i_1_0_0), 
        .i_1_57_4_1(i_1_4_1), .i_1_57_4_0(n5), .i_1_57_13_1(i_1_13_1), 
        .i_1_57_13_0(i_1_13_0), .o_1_57_0_1(o_1_57_1) );
  kernel_1_57_0 k_1_57_0 ( .i_1_57_0_1(i_1_0_1), .i_1_57_0_0(i_1_0_0), 
        .i_1_57_4_1(i_1_4_1), .i_1_57_4_0(n5), .i_1_57_13_1(i_1_13_1), 
        .i_1_57_13_0(i_1_13_0), .o_1_57_0_0(o_1_57_0) );
  kernel_1_58_1 k_1_58_1 ( .i_1_58_3_1(i_1_3_1), .i_1_58_3_0(i_1_3_0), 
        .i_1_58_6_1(1'b0), .i_1_58_6_0(1'b0), .i_1_58_15_1(i_1_15_1), 
        .i_1_58_15_0(i_1_15_0), .o_1_58_0_1(o_1_58_1) );
  kernel_1_58_0 k_1_58_0 ( .i_1_58_3_1(i_1_3_1), .i_1_58_3_0(i_1_3_0), 
        .i_1_58_6_1(i_1_6_1), .i_1_58_6_0(1'b0), .i_1_58_15_1(i_1_15_1), 
        .i_1_58_15_0(1'b0), .o_1_58_0_0(o_1_58_0) );
  kernel_1_59_1 k_1_59_1 ( .i_1_59_4_1(i_1_4_1), .i_1_59_4_0(i_1_4_0), 
        .i_1_59_14_1(i_1_14_1), .i_1_59_14_0(i_1_14_0), .i_1_59_15_1(i_1_15_1), 
        .i_1_59_15_0(i_1_15_0), .o_1_59_0_1(o_1_59_1) );
  kernel_1_59_0 k_1_59_0 ( .i_1_59_4_1(i_1_4_1), .i_1_59_4_0(n5), 
        .i_1_59_14_1(i_1_14_1), .i_1_59_14_0(i_1_14_0), .i_1_59_15_1(i_1_15_1), 
        .i_1_59_15_0(i_1_15_0), .o_1_59_0_0(o_1_59_0) );
  kernel_1_60_1 k_1_60_1 ( .i_1_60_0_1(i_1_0_1), .i_1_60_0_0(i_1_0_0), 
        .i_1_60_3_1(i_1_3_1), .i_1_60_3_0(i_1_3_0), .i_1_60_11_1(i_1_11_1), 
        .i_1_60_11_0(1'b0), .o_1_60_0_1(o_1_60_1) );
  kernel_1_60_0 k_1_60_0 ( .i_1_60_0_1(i_1_0_1), .i_1_60_0_0(i_1_0_0), 
        .i_1_60_3_1(i_1_3_1), .i_1_60_3_0(i_1_3_0), .i_1_60_11_1(i_1_11_1), 
        .i_1_60_11_0(i_1_11_0), .o_1_60_0_0(o_1_60_0) );
  kernel_1_61_1 k_1_61_1 ( .i_1_61_2_1(i_1_2_1), .i_1_61_2_0(i_1_2_0), 
        .i_1_61_4_1(i_1_4_1), .i_1_61_4_0(n5), .i_1_61_5_1(i_1_5_1), 
        .i_1_61_5_0(i_1_5_0), .o_1_61_0_1(o_1_61_1) );
  kernel_1_61_0 k_1_61_0 ( .i_1_61_2_1(i_1_2_1), .i_1_61_2_0(i_1_2_0), 
        .i_1_61_4_1(i_1_4_1), .i_1_61_4_0(i_1_4_0), .i_1_61_5_1(i_1_5_1), 
        .i_1_61_5_0(i_1_5_0), .o_1_61_0_0(o_1_61_0) );
  kernel_1_63_1 k_1_63_1 ( .i_1_63_5_1(i_1_5_1), .i_1_63_5_0(i_1_5_0), 
        .i_1_63_8_1(i_1_8_1), .i_1_63_8_0(i_1_8_0), .i_1_63_12_1(i_1_12_1), 
        .i_1_63_12_0(i_1_12_0), .o_1_63_0_1(o_1_63_1) );
  kernel_1_63_0 k_1_63_0 ( .i_1_63_5_1(i_1_5_1), .i_1_63_5_0(i_1_5_0), 
        .i_1_63_8_1(i_1_8_1), .i_1_63_8_0(i_1_8_0), .i_1_63_12_1(i_1_12_1), 
        .i_1_63_12_0(i_1_12_0), .o_1_63_0_0(o_1_63_0) );
  INVX1 U1 ( .A(n11), .Y(n5) );
  INVX1 U5 ( .A(n7), .Y(n3) );
  INVX1 U2 ( .A(i_1_4_0), .Y(n11) );
  INVX1 U3 ( .A(i_1_2_0), .Y(n7) );
endmodule


module kernel_2_0_1 ( i_2_0_19_1, i_2_0_19_0, i_2_0_41_1, i_2_0_41_0, 
        i_2_0_48_1, i_2_0_48_0, o_2_0_0_1 );
  input i_2_0_19_1, i_2_0_19_0, i_2_0_41_1, i_2_0_41_0, i_2_0_48_1, i_2_0_48_0;
  output o_2_0_0_1;
  wire   n1, n2, n3, n4, n5, n6;

  NAND2X1 U3 ( .A(n3), .B(n4), .Y(o_2_0_0_1) );
  AOI21X1 U4 ( .A(i_2_0_48_0), .B(i_2_0_41_1), .C(i_2_0_48_1), .Y(n4) );
  AOI22X1 U5 ( .A(n5), .B(i_2_0_41_0), .C(n2), .D(n1), .Y(n3) );
  AOI21X1 U6 ( .A(i_2_0_19_1), .B(n6), .C(i_2_0_19_0), .Y(n5) );
  NOR2X1 U7 ( .A(i_2_0_41_1), .B(i_2_0_48_0), .Y(n6) );
  INVX1 U1 ( .A(n6), .Y(n2) );
  INVX1 U2 ( .A(i_2_0_19_1), .Y(n1) );
endmodule


module kernel_2_0_0 ( i_2_0_19_1, i_2_0_19_0, i_2_0_41_1, i_2_0_41_0, 
        i_2_0_48_1, i_2_0_48_0, o_2_0_0_0 );
  input i_2_0_19_1, i_2_0_19_0, i_2_0_41_1, i_2_0_41_0, i_2_0_48_1, i_2_0_48_0;
  output o_2_0_0_0;
  wire   n1, n2, n3, n4, n5, n6, n7, n8, n9, n10, n11, n12, n13, n14, n15, n16,
         n17, n18, n19, n20, n21, n22, n23, n24, n25, n26, n27;

  NAND3X1 U10 ( .A(n9), .B(n10), .C(n11), .Y(o_2_0_0_0) );
  AOI22X1 U11 ( .A(i_2_0_48_0), .B(n12), .C(i_2_0_41_1), .D(n13), .Y(n11) );
  NAND3X1 U12 ( .A(n14), .B(n7), .C(n15), .Y(n13) );
  OAI21X1 U13 ( .A(n16), .B(n17), .C(n8), .Y(n15) );
  AOI21X1 U14 ( .A(n6), .B(n3), .C(n1), .Y(n16) );
  NAND2X1 U15 ( .A(i_2_0_48_0), .B(n1), .Y(n14) );
  OAI21X1 U16 ( .A(i_2_0_19_0), .B(n19), .C(n20), .Y(n12) );
  NAND2X1 U17 ( .A(n21), .B(n4), .Y(n20) );
  NAND3X1 U18 ( .A(n22), .B(n7), .C(n23), .Y(n21) );
  NAND2X1 U19 ( .A(i_2_0_19_0), .B(n2), .Y(n23) );
  NAND3X1 U20 ( .A(n3), .B(n5), .C(i_2_0_19_1), .Y(n22) );
  AOI21X1 U21 ( .A(i_2_0_41_1), .B(n2), .C(n17), .Y(n19) );
  NOR2X1 U22 ( .A(n18), .B(i_2_0_19_1), .Y(n17) );
  NAND3X1 U23 ( .A(n18), .B(n3), .C(n25), .Y(n10) );
  NAND2X1 U24 ( .A(i_2_0_41_0), .B(n7), .Y(n18) );
  NAND3X1 U25 ( .A(n4), .B(n8), .C(n26), .Y(n9) );
  OAI21X1 U26 ( .A(i_2_0_19_0), .B(n24), .C(n27), .Y(n26) );
  NAND2X1 U27 ( .A(i_2_0_19_0), .B(n1), .Y(n27) );
  NAND2X1 U28 ( .A(i_2_0_19_1), .B(i_2_0_41_0), .Y(n24) );
  INVX1 U1 ( .A(n18), .Y(n6) );
  INVX1 U2 ( .A(n24), .Y(n2) );
  AND2X1 U3 ( .A(n8), .B(n1), .Y(n25) );
  INVX1 U4 ( .A(i_2_0_41_0), .Y(n5) );
  INVX1 U5 ( .A(i_2_0_19_0), .Y(n3) );
  INVX1 U6 ( .A(i_2_0_19_1), .Y(n1) );
  INVX1 U7 ( .A(i_2_0_48_0), .Y(n8) );
  INVX1 U8 ( .A(i_2_0_48_1), .Y(n7) );
  INVX1 U9 ( .A(i_2_0_41_1), .Y(n4) );
endmodule


module kernel_2_1_1 ( i_2_1_14_1, i_2_1_14_0, i_2_1_36_1, i_2_1_36_0, 
        i_2_1_60_1, i_2_1_60_0, o_2_1_0_1 );
  input i_2_1_14_1, i_2_1_14_0, i_2_1_36_1, i_2_1_36_0, i_2_1_60_1, i_2_1_60_0;
  output o_2_1_0_1;
  wire   n1, n2, n3, n4, n5, n6;

  NAND3X1 U3 ( .A(n2), .B(n3), .C(n4), .Y(o_2_1_0_1) );
  AOI21X1 U4 ( .A(i_2_1_36_1), .B(i_2_1_14_0), .C(i_2_1_14_1), .Y(n4) );
  NAND3X1 U5 ( .A(i_2_1_36_0), .B(n5), .C(i_2_1_60_0), .Y(n3) );
  NAND2X1 U6 ( .A(i_2_1_60_1), .B(n1), .Y(n2) );
  NOR3X1 U7 ( .A(i_2_1_36_0), .B(i_2_1_60_0), .C(n5), .Y(n6) );
  OR2X1 U1 ( .A(i_2_1_14_0), .B(i_2_1_36_1), .Y(n5) );
  INVX1 U2 ( .A(n6), .Y(n1) );
endmodule


module kernel_2_1_0 ( i_2_1_14_1, i_2_1_14_0, i_2_1_36_1, i_2_1_36_0, 
        i_2_1_60_1, i_2_1_60_0, o_2_1_0_0 );
  input i_2_1_14_1, i_2_1_14_0, i_2_1_36_1, i_2_1_36_0, i_2_1_60_1, i_2_1_60_0;
  output o_2_1_0_0;
  wire   n1, n2, n3, n4, n5, n6, n7, n8, n9, n10, n11, n12, n13, n14, n15, n16,
         n17, n18, n19, n20;

  OAI21X1 U7 ( .A(i_2_1_14_0), .B(n7), .C(n8), .Y(o_2_1_0_0) );
  AOI22X1 U8 ( .A(i_2_1_14_1), .B(n3), .C(i_2_1_14_0), .D(n9), .Y(n8) );
  NAND3X1 U9 ( .A(n10), .B(n1), .C(n11), .Y(n9) );
  OAI21X1 U10 ( .A(i_2_1_60_1), .B(n3), .C(i_2_1_60_0), .Y(n11) );
  OAI21X1 U11 ( .A(n4), .B(n6), .C(n12), .Y(n10) );
  XOR2X1 U12 ( .A(n5), .B(i_2_1_36_1), .Y(n12) );
  NOR3X1 U13 ( .A(n14), .B(n15), .C(n16), .Y(n7) );
  AOI21X1 U14 ( .A(n17), .B(n18), .C(n5), .Y(n16) );
  NAND3X1 U15 ( .A(n2), .B(n6), .C(n4), .Y(n18) );
  AOI21X1 U16 ( .A(i_2_1_60_0), .B(i_2_1_36_1), .C(i_2_1_14_1), .Y(n17) );
  NOR3X1 U17 ( .A(n2), .B(i_2_1_60_1), .C(i_2_1_36_0), .Y(n15) );
  OAI21X1 U18 ( .A(i_2_1_60_0), .B(n13), .C(n19), .Y(n14) );
  NAND3X1 U19 ( .A(i_2_1_60_0), .B(i_2_1_36_0), .C(n20), .Y(n19) );
  NOR2X1 U20 ( .A(i_2_1_60_1), .B(i_2_1_36_1), .Y(n20) );
  NAND2X1 U21 ( .A(i_2_1_36_1), .B(i_2_1_36_0), .Y(n13) );
  INVX1 U1 ( .A(n13), .Y(n3) );
  INVX1 U2 ( .A(i_2_1_36_0), .Y(n4) );
  INVX1 U3 ( .A(i_2_1_14_1), .Y(n1) );
  INVX1 U4 ( .A(i_2_1_36_1), .Y(n2) );
  INVX1 U5 ( .A(i_2_1_60_0), .Y(n6) );
  INVX1 U6 ( .A(i_2_1_60_1), .Y(n5) );
endmodule


module kernel_2_2_1 ( i_2_2_24_1, i_2_2_24_0, i_2_2_34_1, i_2_2_34_0, 
        i_2_2_57_1, i_2_2_57_0, o_2_2_0_1 );
  input i_2_2_24_1, i_2_2_24_0, i_2_2_34_1, i_2_2_34_0, i_2_2_57_1, i_2_2_57_0;
  output o_2_2_0_1;
  wire   n1, n2, n3, n4, n5;

  NOR3X1 U4 ( .A(n4), .B(i_2_2_34_1), .C(i_2_2_24_1), .Y(o_2_2_0_1) );
  AOI22X1 U5 ( .A(n5), .B(n1), .C(n2), .D(n3), .Y(n4) );
  NAND3X1 U6 ( .A(i_2_2_57_0), .B(i_2_2_34_0), .C(i_2_2_57_1), .Y(n5) );
  INVX1 U1 ( .A(i_2_2_57_1), .Y(n3) );
  INVX1 U2 ( .A(i_2_2_24_0), .Y(n1) );
  INVX1 U3 ( .A(i_2_2_34_0), .Y(n2) );
endmodule


module kernel_2_2_0 ( i_2_2_24_1, i_2_2_24_0, i_2_2_34_1, i_2_2_34_0, 
        i_2_2_57_1, i_2_2_57_0, o_2_2_0_0 );
  input i_2_2_24_1, i_2_2_24_0, i_2_2_34_1, i_2_2_34_0, i_2_2_57_1, i_2_2_57_0;
  output o_2_2_0_0;
  wire   n1, n2, n3, n4, n5, n6, n7;

  OR2X2 U1 ( .A(i_2_2_34_1), .B(n5), .Y(n3) );
  AOI21X1 U4 ( .A(n3), .B(n1), .C(i_2_2_24_1), .Y(o_2_2_0_0) );
  NOR3X1 U5 ( .A(i_2_2_34_0), .B(i_2_2_57_1), .C(i_2_2_24_0), .Y(n4) );
  AOI22X1 U6 ( .A(n6), .B(i_2_2_34_0), .C(i_2_2_57_1), .D(n7), .Y(n5) );
  OAI21X1 U7 ( .A(i_2_2_24_0), .B(n2), .C(i_2_2_34_0), .Y(n7) );
  NOR2X1 U8 ( .A(i_2_2_57_1), .B(i_2_2_57_0), .Y(n6) );
  INVX1 U2 ( .A(i_2_2_57_0), .Y(n2) );
  INVX1 U3 ( .A(n4), .Y(n1) );
endmodule


module kernel_2_4_1 ( i_2_4_6_1, i_2_4_6_0, i_2_4_44_1, i_2_4_44_0, i_2_4_59_1, 
        i_2_4_59_0, o_2_4_0_1 );
  input i_2_4_6_1, i_2_4_6_0, i_2_4_44_1, i_2_4_44_0, i_2_4_59_1, i_2_4_59_0;
  output o_2_4_0_1;
  wire   n1, n2, n3, n4, n5, n6, n7, n8, n9, n10;

  OAI21X1 U5 ( .A(n2), .B(n3), .C(n5), .Y(o_2_4_0_1) );
  AOI22X1 U6 ( .A(i_2_4_6_1), .B(n6), .C(n7), .D(n8), .Y(n5) );
  OAI21X1 U7 ( .A(n9), .B(n4), .C(n10), .Y(n8) );
  NAND2X1 U8 ( .A(i_2_4_6_0), .B(i_2_4_44_0), .Y(n10) );
  NAND3X1 U9 ( .A(n9), .B(n4), .C(n1), .Y(n6) );
  NAND2X1 U10 ( .A(n3), .B(n2), .Y(n7) );
  NOR2X1 U11 ( .A(i_2_4_44_0), .B(i_2_4_6_0), .Y(n9) );
  INVX1 U1 ( .A(n7), .Y(n1) );
  INVX1 U2 ( .A(i_2_4_44_1), .Y(n2) );
  INVX1 U3 ( .A(i_2_4_59_1), .Y(n3) );
  INVX1 U4 ( .A(i_2_4_59_0), .Y(n4) );
endmodule


module kernel_2_4_0 ( i_2_4_6_1, i_2_4_6_0, i_2_4_44_1, i_2_4_44_0, i_2_4_59_1, 
        i_2_4_59_0, o_2_4_0_0 );
  input i_2_4_6_1, i_2_4_6_0, i_2_4_44_1, i_2_4_44_0, i_2_4_59_1, i_2_4_59_0;
  output o_2_4_0_0;
  wire   n1, n2, n3, n4, n5, n6, n7, n8, n9, n10, n11, n12, n13, n14, n15, n16,
         n17, n18, n19;

  AND2X2 U1 ( .A(i_2_4_44_0), .B(n11), .Y(n17) );
  NAND3X1 U8 ( .A(n7), .B(n8), .C(n9), .Y(o_2_4_0_0) );
  AOI22X1 U9 ( .A(n4), .B(n10), .C(i_2_4_6_1), .D(n11), .Y(n9) );
  OAI21X1 U10 ( .A(i_2_4_44_0), .B(n12), .C(n13), .Y(n10) );
  NAND3X1 U11 ( .A(n14), .B(n2), .C(i_2_4_44_0), .Y(n13) );
  AOI21X1 U12 ( .A(i_2_4_6_0), .B(n14), .C(i_2_4_6_1), .Y(n12) );
  NAND3X1 U13 ( .A(n3), .B(n15), .C(i_2_4_6_0), .Y(n8) );
  NAND2X1 U14 ( .A(n6), .B(n16), .Y(n15) );
  OAI21X1 U15 ( .A(n17), .B(n18), .C(i_2_4_59_0), .Y(n7) );
  OAI21X1 U16 ( .A(n5), .B(n1), .C(n19), .Y(n18) );
  NAND3X1 U17 ( .A(n5), .B(n2), .C(n14), .Y(n19) );
  XOR2X1 U18 ( .A(i_2_4_44_1), .B(i_2_4_59_1), .Y(n14) );
  NAND2X1 U19 ( .A(n16), .B(n2), .Y(n11) );
  NAND2X1 U20 ( .A(i_2_4_59_1), .B(i_2_4_44_1), .Y(n16) );
  INVX1 U2 ( .A(n14), .Y(n3) );
  INVX1 U3 ( .A(n15), .Y(n4) );
  INVX1 U4 ( .A(i_2_4_59_0), .Y(n6) );
  INVX1 U5 ( .A(i_2_4_6_1), .Y(n1) );
  INVX1 U6 ( .A(i_2_4_44_0), .Y(n5) );
  INVX1 U7 ( .A(i_2_4_6_0), .Y(n2) );
endmodule


module kernel_2_5_1 ( i_2_5_5_1, i_2_5_5_0, i_2_5_13_1, i_2_5_13_0, i_2_5_42_1, 
        i_2_5_42_0, o_2_5_0_1 );
  input i_2_5_5_1, i_2_5_5_0, i_2_5_13_1, i_2_5_13_0, i_2_5_42_1, i_2_5_42_0;
  output o_2_5_0_1;
  wire   n1, n2, n3, n4, n5, n6, n7, n8, n9, n10, n11, n12, n13, n14;

  NAND3X1 U8 ( .A(n8), .B(n9), .C(n10), .Y(o_2_5_0_1) );
  NAND3X1 U9 ( .A(n11), .B(n1), .C(i_2_5_13_1), .Y(n10) );
  NAND3X1 U10 ( .A(i_2_5_42_0), .B(n3), .C(i_2_5_42_1), .Y(n11) );
  NAND3X1 U11 ( .A(n7), .B(n2), .C(n13), .Y(n9) );
  AOI21X1 U12 ( .A(i_2_5_5_1), .B(n4), .C(n5), .Y(n13) );
  NAND3X1 U13 ( .A(n12), .B(n6), .C(n14), .Y(n8) );
  NAND2X1 U14 ( .A(i_2_5_5_1), .B(n4), .Y(n14) );
  NAND2X1 U15 ( .A(i_2_5_5_0), .B(n5), .Y(n12) );
  INVX1 U1 ( .A(n12), .Y(n3) );
  INVX1 U2 ( .A(i_2_5_13_0), .Y(n5) );
  INVX1 U3 ( .A(i_2_5_13_1), .Y(n4) );
  INVX1 U4 ( .A(i_2_5_5_0), .Y(n2) );
  INVX1 U5 ( .A(i_2_5_42_0), .Y(n7) );
  INVX1 U6 ( .A(i_2_5_5_1), .Y(n1) );
  INVX1 U7 ( .A(i_2_5_42_1), .Y(n6) );
endmodule


module kernel_2_5_0 ( i_2_5_5_1, i_2_5_5_0, i_2_5_13_1, i_2_5_13_0, i_2_5_42_1, 
        i_2_5_42_0, o_2_5_0_0 );
  input i_2_5_5_1, i_2_5_5_0, i_2_5_13_1, i_2_5_13_0, i_2_5_42_1, i_2_5_42_0;
  output o_2_5_0_0;
  wire   n1, n2, n3, n4, n5, n6, n7, n8, n9, n10, n11, n12, n13, n14, n15, n16,
         n17, n18, n19, n20, n21, n22, n23, n24, n25, n26, n27;

  OR2X2 U1 ( .A(n22), .B(n1), .Y(n8) );
  NAND3X1 U10 ( .A(n8), .B(n9), .C(n10), .Y(o_2_5_0_0) );
  OAI21X1 U11 ( .A(n11), .B(n12), .C(n1), .Y(n10) );
  OAI21X1 U12 ( .A(n13), .B(n5), .C(n14), .Y(n12) );
  NAND3X1 U13 ( .A(i_2_5_5_0), .B(n6), .C(n15), .Y(n14) );
  AOI22X1 U14 ( .A(n16), .B(n7), .C(i_2_5_13_0), .D(n4), .Y(n13) );
  NOR2X1 U15 ( .A(n17), .B(n7), .Y(n11) );
  AOI21X1 U16 ( .A(n2), .B(i_2_5_13_1), .C(n18), .Y(n17) );
  OAI21X1 U17 ( .A(i_2_5_5_0), .B(n19), .C(n20), .Y(n18) );
  NAND3X1 U18 ( .A(i_2_5_13_0), .B(n5), .C(i_2_5_5_0), .Y(n20) );
  AOI22X1 U19 ( .A(n6), .B(n5), .C(i_2_5_42_0), .D(i_2_5_13_0), .Y(n19) );
  NAND3X1 U20 ( .A(i_2_5_5_0), .B(n6), .C(i_2_5_42_0), .Y(n16) );
  NAND3X1 U21 ( .A(n21), .B(n7), .C(i_2_5_13_0), .Y(n9) );
  AOI22X1 U22 ( .A(n15), .B(n3), .C(i_2_5_13_1), .D(n23), .Y(n22) );
  OAI21X1 U23 ( .A(n24), .B(n7), .C(n25), .Y(n23) );
  NAND3X1 U24 ( .A(n6), .B(n7), .C(i_2_5_5_0), .Y(n25) );
  AOI22X1 U25 ( .A(n21), .B(n6), .C(i_2_5_13_0), .D(n26), .Y(n24) );
  AOI21X1 U26 ( .A(n26), .B(i_2_5_13_0), .C(n21), .Y(n27) );
  NOR2X1 U27 ( .A(i_2_5_42_0), .B(i_2_5_5_0), .Y(n21) );
  XNOR2X1 U28 ( .A(i_2_5_42_0), .B(n4), .Y(n26) );
  AND2X1 U2 ( .A(n5), .B(n7), .Y(n15) );
  INVX1 U3 ( .A(i_2_5_13_0), .Y(n6) );
  INVX1 U4 ( .A(i_2_5_13_1), .Y(n5) );
  INVX1 U5 ( .A(i_2_5_42_1), .Y(n7) );
  INVX1 U6 ( .A(n16), .Y(n2) );
  INVX1 U7 ( .A(i_2_5_5_0), .Y(n4) );
  INVX1 U8 ( .A(i_2_5_5_1), .Y(n1) );
  INVX1 U9 ( .A(n27), .Y(n3) );
endmodule


module kernel_2_6_1 ( i_2_6_16_1, i_2_6_16_0, i_2_6_21_1, i_2_6_21_0, 
        i_2_6_43_1, i_2_6_43_0, o_2_6_0_1 );
  input i_2_6_16_1, i_2_6_16_0, i_2_6_21_1, i_2_6_21_0, i_2_6_43_1, i_2_6_43_0;
  output o_2_6_0_1;
  wire   n1, n2, n3, n4, n5, n6, n7;

  NAND3X1 U4 ( .A(n2), .B(n3), .C(n4), .Y(o_2_6_0_1) );
  NAND2X1 U5 ( .A(i_2_6_16_1), .B(n5), .Y(n4) );
  OAI21X1 U6 ( .A(i_2_6_16_1), .B(n5), .C(i_2_6_21_1), .Y(n3) );
  NAND2X1 U7 ( .A(n1), .B(i_2_6_43_1), .Y(n2) );
  AOI22X1 U8 ( .A(i_2_6_21_0), .B(i_2_6_16_0), .C(i_2_6_43_0), .D(n6), .Y(n7)
         );
  OR2X1 U1 ( .A(i_2_6_16_0), .B(i_2_6_21_0), .Y(n6) );
  OR2X1 U2 ( .A(n6), .B(i_2_6_43_1), .Y(n5) );
  INVX1 U3 ( .A(n7), .Y(n1) );
endmodule


module kernel_2_6_0 ( i_2_6_16_1, i_2_6_16_0, i_2_6_21_1, i_2_6_21_0, 
        i_2_6_43_1, i_2_6_43_0, o_2_6_0_0 );
  input i_2_6_16_1, i_2_6_16_0, i_2_6_21_1, i_2_6_21_0, i_2_6_43_1, i_2_6_43_0;
  output o_2_6_0_0;
  wire   n1, n2, n3, n4, n5, n6, n7, n8, n9, n10, n11, n12;

  OR2X2 U1 ( .A(n10), .B(n11), .Y(n6) );
  NAND3X1 U6 ( .A(n5), .B(n6), .C(n7), .Y(o_2_6_0_0) );
  AOI22X1 U7 ( .A(n1), .B(n4), .C(i_2_6_16_1), .D(n8), .Y(n7) );
  AOI22X1 U8 ( .A(i_2_6_16_0), .B(n3), .C(i_2_6_43_1), .D(i_2_6_43_0), .Y(n10)
         );
  OAI21X1 U9 ( .A(i_2_6_16_1), .B(n8), .C(i_2_6_21_1), .Y(n5) );
  NAND2X1 U10 ( .A(n9), .B(n12), .Y(n8) );
  OAI21X1 U11 ( .A(i_2_6_16_0), .B(n3), .C(n2), .Y(n12) );
  NAND2X1 U12 ( .A(i_2_6_43_1), .B(n11), .Y(n9) );
  XOR2X1 U13 ( .A(i_2_6_16_0), .B(i_2_6_21_0), .Y(n11) );
  INVX1 U2 ( .A(n9), .Y(n1) );
  INVX1 U3 ( .A(n11), .Y(n2) );
  INVX1 U4 ( .A(i_2_6_43_1), .Y(n3) );
  INVX1 U5 ( .A(i_2_6_43_0), .Y(n4) );
endmodule


module kernel_2_7_1 ( i_2_7_10_1, i_2_7_10_0, i_2_7_30_1, i_2_7_30_0, 
        i_2_7_35_1, i_2_7_35_0, o_2_7_0_1 );
  input i_2_7_10_1, i_2_7_10_0, i_2_7_30_1, i_2_7_30_0, i_2_7_35_1, i_2_7_35_0;
  output o_2_7_0_1;
  wire   n1, n2;

  AND2X2 U1 ( .A(n2), .B(i_2_7_10_1), .Y(o_2_7_0_1) );
  AOI21X1 U3 ( .A(i_2_7_35_0), .B(n1), .C(i_2_7_35_1), .Y(n2) );
  INVX1 U2 ( .A(i_2_7_10_0), .Y(n1) );
endmodule


module kernel_2_7_0 ( i_2_7_10_1, i_2_7_10_0, i_2_7_30_1, i_2_7_30_0, 
        i_2_7_35_1, i_2_7_35_0, o_2_7_0_0 );
  input i_2_7_10_1, i_2_7_10_0, i_2_7_30_1, i_2_7_30_0, i_2_7_35_1, i_2_7_35_0;
  output o_2_7_0_0;
  wire   n1, n2, n3, n4, n5, n8, n9;

  OR2X2 U1 ( .A(i_2_7_35_0), .B(n5), .Y(n3) );
  AOI21X1 U5 ( .A(n3), .B(n4), .C(i_2_7_35_1), .Y(o_2_7_0_0) );
  NAND3X1 U6 ( .A(n2), .B(n1), .C(i_2_7_10_1), .Y(n4) );
  INVX1 U3 ( .A(i_2_7_30_0), .Y(n2) );
  INVX1 U4 ( .A(i_2_7_30_1), .Y(n1) );
  AOI22X1 U2 ( .A(i_2_7_10_0), .B(n9), .C(i_2_7_10_1), .D(n8), .Y(n5) );
  OR2X1 U7 ( .A(i_2_7_10_0), .B(n9), .Y(n8) );
  NAND2X1 U8 ( .A(i_2_7_30_0), .B(i_2_7_30_1), .Y(n9) );
endmodule


module kernel_2_8_1 ( i_2_8_27_1, i_2_8_27_0, i_2_8_31_1, i_2_8_31_0, 
        i_2_8_63_1, i_2_8_63_0, o_2_8_0_1 );
  input i_2_8_27_1, i_2_8_27_0, i_2_8_31_1, i_2_8_31_0, i_2_8_63_1, i_2_8_63_0;
  output o_2_8_0_1;
  wire   n1, n2, n3, n4, n5, n6, n7, n8, n9, n10, n11, n12;

  NAND2X1 U5 ( .A(n5), .B(n6), .Y(o_2_8_0_1) );
  NAND3X1 U6 ( .A(n1), .B(n4), .C(n7), .Y(n6) );
  AOI21X1 U7 ( .A(n8), .B(n3), .C(n2), .Y(n7) );
  NAND3X1 U8 ( .A(i_2_8_31_1), .B(i_2_8_31_0), .C(n10), .Y(n5) );
  AOI21X1 U9 ( .A(n11), .B(n12), .C(n8), .Y(n10) );
  XOR2X1 U10 ( .A(i_2_8_27_0), .B(i_2_8_63_0), .Y(n8) );
  OAI21X1 U11 ( .A(n9), .B(n1), .C(n4), .Y(n12) );
  NAND2X1 U12 ( .A(n9), .B(n1), .Y(n11) );
  NAND2X1 U13 ( .A(i_2_8_63_0), .B(i_2_8_27_0), .Y(n9) );
  INVX1 U1 ( .A(n9), .Y(n2) );
  INVX1 U2 ( .A(i_2_8_31_1), .Y(n3) );
  INVX1 U3 ( .A(i_2_8_27_1), .Y(n1) );
  INVX1 U4 ( .A(i_2_8_63_1), .Y(n4) );
endmodule


module kernel_2_8_0 ( i_2_8_27_1, i_2_8_27_0, i_2_8_31_1, i_2_8_31_0, 
        i_2_8_63_1, i_2_8_63_0, o_2_8_0_0 );
  input i_2_8_27_1, i_2_8_27_0, i_2_8_31_1, i_2_8_31_0, i_2_8_63_1, i_2_8_63_0;
  output o_2_8_0_0;
  wire   n1, n2, n3, n4, n5, n6, n7, n8, n9, n10;

  OAI21X1 U3 ( .A(n3), .B(n4), .C(n5), .Y(o_2_8_0_0) );
  NAND3X1 U4 ( .A(n6), .B(i_2_8_31_1), .C(n7), .Y(n5) );
  AOI21X1 U5 ( .A(n8), .B(n9), .C(i_2_8_31_0), .Y(n7) );
  OAI21X1 U6 ( .A(n10), .B(n1), .C(n2), .Y(n9) );
  NAND2X1 U7 ( .A(n10), .B(n1), .Y(n8) );
  XNOR2X1 U8 ( .A(i_2_8_27_0), .B(i_2_8_63_0), .Y(n6) );
  NAND2X1 U9 ( .A(i_2_8_31_0), .B(n10), .Y(n4) );
  NAND2X1 U10 ( .A(i_2_8_63_0), .B(i_2_8_27_0), .Y(n10) );
  NAND2X1 U11 ( .A(n1), .B(n2), .Y(n3) );
  INVX1 U1 ( .A(i_2_8_27_1), .Y(n1) );
  INVX1 U2 ( .A(i_2_8_63_1), .Y(n2) );
endmodule


module kernel_2_9_1 ( i_2_9_0_1, i_2_9_0_0, i_2_9_34_1, i_2_9_34_0, i_2_9_49_1, 
        i_2_9_49_0, o_2_9_0_1 );
  input i_2_9_0_1, i_2_9_0_0, i_2_9_34_1, i_2_9_34_0, i_2_9_49_1, i_2_9_49_0;
  output o_2_9_0_1;
  wire   n1, n2, n3, n4, n5;

  NOR3X1 U3 ( .A(n3), .B(i_2_9_49_1), .C(i_2_9_34_1), .Y(o_2_9_0_1) );
  OAI21X1 U4 ( .A(n1), .B(n2), .C(n4), .Y(n3) );
  OAI21X1 U5 ( .A(i_2_9_0_0), .B(n5), .C(i_2_9_0_1), .Y(n4) );
  NAND2X1 U6 ( .A(n1), .B(n2), .Y(n5) );
  INVX1 U1 ( .A(i_2_9_34_0), .Y(n1) );
  INVX1 U2 ( .A(i_2_9_49_0), .Y(n2) );
endmodule


module kernel_2_9_0 ( i_2_9_0_1, i_2_9_0_0, i_2_9_34_1, i_2_9_34_0, i_2_9_49_1, 
        i_2_9_49_0, o_2_9_0_0 );
  input i_2_9_0_1, i_2_9_0_0, i_2_9_34_1, i_2_9_34_0, i_2_9_49_1, i_2_9_49_0;
  output o_2_9_0_0;
  wire   n1, n2, n3, n4, n5, n6, n7, n8;

  OR2X2 U1 ( .A(i_2_9_34_1), .B(n8), .Y(n5) );
  OAI21X1 U6 ( .A(n4), .B(n5), .C(n6), .Y(o_2_9_0_0) );
  NAND3X1 U7 ( .A(n1), .B(n3), .C(n7), .Y(n6) );
  AOI21X1 U8 ( .A(i_2_9_34_1), .B(n4), .C(i_2_9_0_0), .Y(n7) );
  AOI22X1 U9 ( .A(n2), .B(n1), .C(i_2_9_0_0), .D(n3), .Y(n8) );
  OR2X1 U2 ( .A(i_2_9_49_0), .B(i_2_9_34_0), .Y(n4) );
  INVX1 U3 ( .A(i_2_9_49_1), .Y(n3) );
  INVX1 U4 ( .A(i_2_9_0_0), .Y(n2) );
  INVX1 U5 ( .A(i_2_9_0_1), .Y(n1) );
endmodule


module kernel_2_11_1 ( i_2_11_23_1, i_2_11_23_0, i_2_11_24_1, i_2_11_24_0, 
        i_2_11_56_1, i_2_11_56_0, o_2_11_0_1 );
  input i_2_11_23_1, i_2_11_23_0, i_2_11_24_1, i_2_11_24_0, i_2_11_56_1,
         i_2_11_56_0;
  output o_2_11_0_1;
  wire   n1, n2, n3, n4, n5, n8, n9, n10, n11;

  OAI21X1 U4 ( .A(n3), .B(n1), .C(n4), .Y(o_2_11_0_1) );
  OAI21X1 U5 ( .A(i_2_11_23_1), .B(n2), .C(n5), .Y(n4) );
  AOI21X1 U9 ( .A(n8), .B(i_2_11_56_1), .C(n9), .Y(n3) );
  XOR2X1 U10 ( .A(i_2_11_23_0), .B(i_2_11_24_1), .Y(n8) );
  AND2X1 U1 ( .A(i_2_11_23_0), .B(i_2_11_24_1), .Y(n9) );
  INVX1 U2 ( .A(i_2_11_23_1), .Y(n1) );
  INVX1 U3 ( .A(n3), .Y(n2) );
  OAI21X1 U6 ( .A(n8), .B(n11), .C(n10), .Y(n5) );
  AOI22X1 U7 ( .A(i_2_11_24_0), .B(i_2_11_56_0), .C(n8), .D(n11), .Y(n10) );
  INVX1 U8 ( .A(i_2_11_56_1), .Y(n11) );
endmodule


module kernel_2_11_0 ( i_2_11_23_1, i_2_11_23_0, i_2_11_24_1, i_2_11_24_0, 
        i_2_11_56_1, i_2_11_56_0, o_2_11_0_0 );
  input i_2_11_23_1, i_2_11_23_0, i_2_11_24_1, i_2_11_24_0, i_2_11_56_1,
         i_2_11_56_0;
  output o_2_11_0_0;
  wire   n1, n2, n3, n4, n5, n6, n7, n8, n9, n10, n11, n12;

  NAND3X1 U4 ( .A(n4), .B(n5), .C(n6), .Y(o_2_11_0_0) );
  NAND2X1 U5 ( .A(n7), .B(n8), .Y(n6) );
  NAND3X1 U6 ( .A(i_2_11_24_0), .B(n9), .C(i_2_11_56_0), .Y(n5) );
  OAI21X1 U7 ( .A(n7), .B(n8), .C(i_2_11_23_1), .Y(n4) );
  OAI21X1 U8 ( .A(n10), .B(n2), .C(n11), .Y(n8) );
  NAND2X1 U9 ( .A(i_2_11_23_0), .B(i_2_11_24_1), .Y(n11) );
  OAI21X1 U10 ( .A(i_2_11_24_0), .B(n3), .C(n12), .Y(n7) );
  OAI21X1 U11 ( .A(i_2_11_24_0), .B(n1), .C(n3), .Y(n12) );
  XOR2X1 U12 ( .A(n2), .B(n10), .Y(n9) );
  XNOR2X1 U13 ( .A(i_2_11_23_0), .B(i_2_11_24_1), .Y(n10) );
  INVX1 U1 ( .A(i_2_11_56_0), .Y(n3) );
  INVX1 U2 ( .A(n9), .Y(n1) );
  INVX1 U3 ( .A(i_2_11_56_1), .Y(n2) );
endmodule


module kernel_2_12_1 ( i_2_12_11_1, i_2_12_11_0, i_2_12_46_1, i_2_12_46_0, 
        i_2_12_49_1, i_2_12_49_0, o_2_12_0_1 );
  input i_2_12_11_1, i_2_12_11_0, i_2_12_46_1, i_2_12_46_0, i_2_12_49_1,
         i_2_12_49_0;
  output o_2_12_0_1;
  wire   n1, n2, n3, n4, n5;

  AOI21X1 U3 ( .A(n1), .B(n3), .C(i_2_12_46_1), .Y(o_2_12_0_1) );
  NAND3X1 U4 ( .A(i_2_12_11_1), .B(i_2_12_11_0), .C(i_2_12_49_1), .Y(n3) );
  AOI21X1 U5 ( .A(n2), .B(n5), .C(i_2_12_46_0), .Y(n4) );
  OAI21X1 U6 ( .A(i_2_12_49_0), .B(i_2_12_49_1), .C(i_2_12_11_0), .Y(n5) );
  INVX1 U1 ( .A(n4), .Y(n1) );
  INVX1 U2 ( .A(i_2_12_11_1), .Y(n2) );
endmodule


module kernel_2_12_0 ( i_2_12_11_1, i_2_12_11_0, i_2_12_46_1, i_2_12_46_0, 
        i_2_12_49_1, i_2_12_49_0, o_2_12_0_0 );
  input i_2_12_11_1, i_2_12_11_0, i_2_12_46_1, i_2_12_46_0, i_2_12_49_1,
         i_2_12_49_0;
  output o_2_12_0_0;
  wire   n1, n2, n3, n4, n5, n6, n7;

  NOR2X1 U3 ( .A(i_2_12_46_1), .B(n3), .Y(o_2_12_0_0) );
  AOI21X1 U4 ( .A(i_2_12_11_1), .B(n4), .C(n5), .Y(n3) );
  AOI21X1 U5 ( .A(n6), .B(n7), .C(i_2_12_46_0), .Y(n5) );
  NAND2X1 U6 ( .A(n4), .B(n2), .Y(n7) );
  AOI22X1 U7 ( .A(i_2_12_11_1), .B(i_2_12_11_0), .C(i_2_12_49_0), .D(n1), .Y(
        n6) );
  XNOR2X1 U8 ( .A(n1), .B(i_2_12_49_1), .Y(n4) );
  INVX1 U1 ( .A(i_2_12_49_0), .Y(n2) );
  INVX1 U2 ( .A(i_2_12_11_0), .Y(n1) );
endmodule


module kernel_2_13_1 ( i_2_13_1_1, i_2_13_1_0, i_2_13_7_1, i_2_13_7_0, 
        i_2_13_61_1, i_2_13_61_0, o_2_13_0_1 );
  input i_2_13_1_1, i_2_13_1_0, i_2_13_7_1, i_2_13_7_0, i_2_13_61_1,
         i_2_13_61_0;
  output o_2_13_0_1;
  wire   n2, n3, n4, n5, n7, n8, n9, n10;

  AOI21X1 U4 ( .A(n4), .B(n5), .C(i_2_13_1_1), .Y(o_2_13_0_1) );
  NAND2X1 U7 ( .A(i_2_13_7_1), .B(n7), .Y(n4) );
  OAI21X1 U8 ( .A(i_2_13_1_0), .B(n2), .C(n8), .Y(n7) );
  NAND2X1 U9 ( .A(n9), .B(n3), .Y(n8) );
  NAND3X1 U10 ( .A(i_2_13_1_0), .B(n2), .C(i_2_13_61_0), .Y(n9) );
  INVX1 U2 ( .A(i_2_13_61_1), .Y(n3) );
  INVX1 U3 ( .A(i_2_13_7_0), .Y(n2) );
  NAND2X1 U1 ( .A(i_2_13_7_0), .B(n10), .Y(n5) );
  NOR3X1 U5 ( .A(i_2_13_1_0), .B(i_2_13_61_1), .C(i_2_13_61_0), .Y(n10) );
endmodule


module kernel_2_13_0 ( i_2_13_1_1, i_2_13_1_0, i_2_13_7_1, i_2_13_7_0, 
        i_2_13_61_1, i_2_13_61_0, o_2_13_0_0 );
  input i_2_13_1_1, i_2_13_1_0, i_2_13_7_1, i_2_13_7_0, i_2_13_61_1,
         i_2_13_61_0;
  output o_2_13_0_0;
  wire   n1, n2, n3, n4, n5, n6, n7, n8, n9, n10, n11, n12, n13, n14, n15, n16,
         n17, n18, n19, n20, n21, n22;

  OAI21X1 U7 ( .A(n7), .B(n3), .C(n8), .Y(o_2_13_0_0) );
  NAND3X1 U8 ( .A(n1), .B(n3), .C(n9), .Y(n8) );
  OAI21X1 U9 ( .A(i_2_13_1_0), .B(n10), .C(n11), .Y(n9) );
  NAND2X1 U10 ( .A(n12), .B(n5), .Y(n11) );
  OAI21X1 U11 ( .A(i_2_13_7_0), .B(i_2_13_61_0), .C(n13), .Y(n12) );
  AOI22X1 U12 ( .A(i_2_13_61_0), .B(n2), .C(i_2_13_1_0), .D(i_2_13_7_0), .Y(
        n13) );
  AOI22X1 U13 ( .A(i_2_13_61_1), .B(n6), .C(i_2_13_7_0), .D(i_2_13_61_0), .Y(
        n10) );
  AOI21X1 U14 ( .A(n14), .B(n6), .C(n15), .Y(n7) );
  NAND2X1 U15 ( .A(n16), .B(n17), .Y(n15) );
  NAND3X1 U16 ( .A(n1), .B(n4), .C(n18), .Y(n17) );
  OAI21X1 U17 ( .A(i_2_13_1_0), .B(n5), .C(n19), .Y(n18) );
  NAND3X1 U18 ( .A(i_2_13_61_0), .B(n5), .C(i_2_13_1_0), .Y(n19) );
  OAI21X1 U19 ( .A(n20), .B(n14), .C(i_2_13_7_0), .Y(n16) );
  NOR3X1 U20 ( .A(i_2_13_1_0), .B(i_2_13_61_1), .C(i_2_13_61_0), .Y(n20) );
  NAND2X1 U21 ( .A(n21), .B(n22), .Y(n14) );
  NAND3X1 U22 ( .A(n2), .B(n5), .C(i_2_13_1_1), .Y(n22) );
  NAND3X1 U23 ( .A(i_2_13_61_1), .B(n1), .C(i_2_13_1_0), .Y(n21) );
  INVX1 U1 ( .A(i_2_13_1_0), .Y(n2) );
  INVX1 U2 ( .A(i_2_13_61_0), .Y(n6) );
  INVX1 U3 ( .A(i_2_13_7_0), .Y(n4) );
  INVX1 U4 ( .A(i_2_13_61_1), .Y(n5) );
  INVX1 U5 ( .A(i_2_13_1_1), .Y(n1) );
  INVX1 U6 ( .A(i_2_13_7_1), .Y(n3) );
endmodule


module kernel_2_14_1 ( i_2_14_31_1, i_2_14_31_0, i_2_14_52_1, i_2_14_52_0, 
        i_2_14_58_1, i_2_14_58_0, o_2_14_0_1 );
  input i_2_14_31_1, i_2_14_31_0, i_2_14_52_1, i_2_14_52_0, i_2_14_58_1,
         i_2_14_58_0;
  output o_2_14_0_1;
  wire   n1, n2, n3, n4, n5, n6, n7, n8, n9, n10, n11, n12, n13, n14;

  NAND3X1 U6 ( .A(n6), .B(n7), .C(n8), .Y(o_2_14_0_1) );
  OAI21X1 U7 ( .A(n9), .B(n10), .C(i_2_14_58_1), .Y(n8) );
  OAI21X1 U8 ( .A(n11), .B(n5), .C(i_2_14_52_1), .Y(n10) );
  NOR3X1 U9 ( .A(n2), .B(n1), .C(n4), .Y(n11) );
  OAI21X1 U10 ( .A(i_2_14_52_0), .B(i_2_14_31_1), .C(n12), .Y(n9) );
  NAND2X1 U11 ( .A(n2), .B(n1), .Y(n12) );
  NAND3X1 U12 ( .A(n2), .B(n4), .C(n13), .Y(n7) );
  AOI21X1 U13 ( .A(i_2_14_52_1), .B(i_2_14_31_1), .C(n5), .Y(n13) );
  NAND3X1 U14 ( .A(n1), .B(n3), .C(n14), .Y(n6) );
  NAND2X1 U15 ( .A(i_2_14_52_0), .B(n5), .Y(n14) );
  INVX1 U1 ( .A(i_2_14_52_0), .Y(n4) );
  INVX1 U2 ( .A(i_2_14_31_1), .Y(n1) );
  INVX1 U3 ( .A(i_2_14_31_0), .Y(n2) );
  INVX1 U4 ( .A(i_2_14_52_1), .Y(n3) );
  INVX1 U5 ( .A(i_2_14_58_0), .Y(n5) );
endmodule


module kernel_2_14_0 ( i_2_14_31_1, i_2_14_31_0, i_2_14_52_1, i_2_14_52_0, 
        i_2_14_58_1, i_2_14_58_0, o_2_14_0_0 );
  input i_2_14_31_1, i_2_14_31_0, i_2_14_52_1, i_2_14_52_0, i_2_14_58_1,
         i_2_14_58_0;
  output o_2_14_0_0;
  wire   n1, n2, n3, n4, n5, n6, n7, n8, n9, n10, n11, n12, n13, n14, n15, n16,
         n17, n18;

  NAND2X1 U6 ( .A(n6), .B(n7), .Y(o_2_14_0_0) );
  NAND2X1 U7 ( .A(i_2_14_58_1), .B(n8), .Y(n7) );
  NAND3X1 U8 ( .A(n9), .B(n10), .C(n11), .Y(n8) );
  AOI22X1 U9 ( .A(n12), .B(n3), .C(n2), .D(n4), .Y(n11) );
  OAI21X1 U10 ( .A(n4), .B(n1), .C(i_2_14_52_0), .Y(n12) );
  NAND3X1 U11 ( .A(i_2_14_52_0), .B(n1), .C(i_2_14_31_0), .Y(n10) );
  NAND2X1 U12 ( .A(n13), .B(n5), .Y(n9) );
  AOI22X1 U13 ( .A(n14), .B(i_2_14_58_0), .C(n15), .D(n4), .Y(n6) );
  OAI21X1 U14 ( .A(i_2_14_31_1), .B(n16), .C(n17), .Y(n15) );
  NAND3X1 U15 ( .A(n3), .B(n5), .C(n13), .Y(n17) );
  NOR2X1 U16 ( .A(n2), .B(i_2_14_58_0), .Y(n13) );
  XNOR2X1 U17 ( .A(i_2_14_58_0), .B(i_2_14_52_0), .Y(n16) );
  AOI21X1 U18 ( .A(i_2_14_52_1), .B(i_2_14_31_1), .C(n18), .Y(n14) );
  XNOR2X1 U19 ( .A(i_2_14_31_0), .B(i_2_14_52_0), .Y(n18) );
  INVX1 U1 ( .A(n13), .Y(n1) );
  INVX1 U2 ( .A(i_2_14_52_0), .Y(n5) );
  INVX1 U3 ( .A(i_2_14_31_1), .Y(n2) );
  INVX1 U4 ( .A(i_2_14_31_0), .Y(n3) );
  INVX1 U5 ( .A(i_2_14_52_1), .Y(n4) );
endmodule


module kernel_2_15_1 ( i_2_15_24_1, i_2_15_24_0, i_2_15_30_1, i_2_15_30_0, 
        i_2_15_49_1, i_2_15_49_0, o_2_15_0_1 );
  input i_2_15_24_1, i_2_15_24_0, i_2_15_30_1, i_2_15_30_0, i_2_15_49_1,
         i_2_15_49_0;
  output o_2_15_0_1;
  wire   n1, n2, n3, n4, n5;

  NOR3X1 U4 ( .A(n4), .B(i_2_15_24_1), .C(i_2_15_24_0), .Y(o_2_15_0_1) );
  AOI22X1 U5 ( .A(n5), .B(n3), .C(i_2_15_30_1), .D(i_2_15_30_0), .Y(n4) );
  OAI21X1 U6 ( .A(i_2_15_49_0), .B(n2), .C(n1), .Y(n5) );
  INVX1 U1 ( .A(i_2_15_49_1), .Y(n3) );
  INVX1 U2 ( .A(i_2_15_30_0), .Y(n2) );
  INVX1 U3 ( .A(i_2_15_30_1), .Y(n1) );
endmodule


module kernel_2_15_0 ( i_2_15_24_1, i_2_15_24_0, i_2_15_30_1, i_2_15_30_0, 
        i_2_15_49_1, i_2_15_49_0, o_2_15_0_0 );
  input i_2_15_24_1, i_2_15_24_0, i_2_15_30_1, i_2_15_30_0, i_2_15_49_1,
         i_2_15_49_0;
  output o_2_15_0_0;
  wire   n1, n2, n3, n4, n5, n6;

  AOI21X1 U3 ( .A(n3), .B(n4), .C(i_2_15_24_1), .Y(o_2_15_0_0) );
  NAND2X1 U4 ( .A(n5), .B(i_2_15_30_0), .Y(n4) );
  NOR2X1 U5 ( .A(i_2_15_49_1), .B(n6), .Y(n5) );
  AOI22X1 U6 ( .A(i_2_15_49_0), .B(n1), .C(i_2_15_30_1), .D(n2), .Y(n6) );
  NAND3X1 U7 ( .A(n1), .B(n2), .C(i_2_15_30_1), .Y(n3) );
  INVX1 U1 ( .A(i_2_15_24_0), .Y(n1) );
  INVX1 U2 ( .A(i_2_15_49_0), .Y(n2) );
endmodule


module kernel_2_16_1 ( i_2_16_7_1, i_2_16_7_0, i_2_16_10_1, i_2_16_10_0, 
        i_2_16_61_1, i_2_16_61_0, o_2_16_0_1 );
  input i_2_16_7_1, i_2_16_7_0, i_2_16_10_1, i_2_16_10_0, i_2_16_61_1,
         i_2_16_61_0;
  output o_2_16_0_1;
  wire   n1, n2, n3, n4, n5;

  NOR3X1 U3 ( .A(n2), .B(i_2_16_10_1), .C(n3), .Y(o_2_16_0_1) );
  AOI21X1 U4 ( .A(i_2_16_7_1), .B(n1), .C(n4), .Y(n2) );
  NOR3X1 U5 ( .A(n5), .B(i_2_16_61_0), .C(i_2_16_10_0), .Y(n4) );
  OAI21X1 U6 ( .A(i_2_16_7_1), .B(n1), .C(i_2_16_7_0), .Y(n5) );
  AND2X1 U1 ( .A(i_2_16_61_0), .B(i_2_16_10_0), .Y(n3) );
  INVX1 U2 ( .A(i_2_16_61_1), .Y(n1) );
endmodule


module kernel_2_16_0 ( i_2_16_7_1, i_2_16_7_0, i_2_16_10_1, i_2_16_10_0, 
        i_2_16_61_1, i_2_16_61_0, o_2_16_0_0 );
  input i_2_16_7_1, i_2_16_7_0, i_2_16_10_1, i_2_16_10_0, i_2_16_61_1,
         i_2_16_61_0;
  output o_2_16_0_0;
  wire   n1, n2, n3, n4, n5, n6, n7, n8, n9, n10, n11, n12, n13, n14;

  NAND2X1 U6 ( .A(n6), .B(n7), .Y(o_2_16_0_0) );
  NAND3X1 U7 ( .A(n4), .B(i_2_16_7_1), .C(n2), .Y(n7) );
  OAI21X1 U8 ( .A(n3), .B(n9), .C(n5), .Y(n8) );
  NAND3X1 U9 ( .A(n9), .B(n3), .C(n11), .Y(n6) );
  OAI21X1 U10 ( .A(n10), .B(n12), .C(n13), .Y(n11) );
  NAND3X1 U11 ( .A(i_2_16_7_0), .B(n10), .C(n14), .Y(n13) );
  XNOR2X1 U12 ( .A(i_2_16_61_1), .B(i_2_16_7_1), .Y(n14) );
  OAI21X1 U13 ( .A(i_2_16_7_1), .B(n5), .C(n1), .Y(n12) );
  XOR2X1 U14 ( .A(i_2_16_10_0), .B(i_2_16_61_0), .Y(n10) );
  NAND2X1 U15 ( .A(i_2_16_61_0), .B(i_2_16_10_0), .Y(n9) );
  INVX1 U1 ( .A(n10), .Y(n4) );
  INVX1 U2 ( .A(i_2_16_7_0), .Y(n1) );
  INVX1 U3 ( .A(n8), .Y(n2) );
  INVX1 U4 ( .A(i_2_16_61_1), .Y(n5) );
  INVX1 U5 ( .A(i_2_16_10_1), .Y(n3) );
endmodule


module kernel_2_17_1 ( i_2_17_10_1, i_2_17_10_0, i_2_17_30_1, i_2_17_30_0, 
        i_2_17_51_1, i_2_17_51_0, o_2_17_0_1 );
  input i_2_17_10_1, i_2_17_10_0, i_2_17_30_1, i_2_17_30_0, i_2_17_51_1,
         i_2_17_51_0;
  output o_2_17_0_1;
  wire   n1, n2, n3, n4, n5, n6, n7, n8, n9;

  OAI21X1 U4 ( .A(n4), .B(n5), .C(n6), .Y(o_2_17_0_1) );
  NAND3X1 U5 ( .A(n7), .B(n3), .C(n1), .Y(n6) );
  AOI21X1 U6 ( .A(n9), .B(i_2_17_51_1), .C(n2), .Y(n8) );
  OAI21X1 U7 ( .A(i_2_17_51_0), .B(i_2_17_51_1), .C(n9), .Y(n5) );
  XNOR2X1 U8 ( .A(i_2_17_10_0), .B(i_2_17_30_0), .Y(n9) );
  OAI21X1 U9 ( .A(n7), .B(n3), .C(n2), .Y(n4) );
  NAND2X1 U10 ( .A(i_2_17_30_0), .B(i_2_17_10_0), .Y(n7) );
  INVX1 U1 ( .A(i_2_17_30_1), .Y(n3) );
  INVX1 U2 ( .A(i_2_17_10_1), .Y(n2) );
  INVX1 U3 ( .A(n8), .Y(n1) );
endmodule


module kernel_2_17_0 ( i_2_17_10_1, i_2_17_10_0, i_2_17_30_1, i_2_17_30_0, 
        i_2_17_51_1, i_2_17_51_0, o_2_17_0_0 );
  input i_2_17_10_1, i_2_17_10_0, i_2_17_30_1, i_2_17_30_0, i_2_17_51_1,
         i_2_17_51_0;
  output o_2_17_0_0;
  wire   n1, n2, n3, n4, n5, n6, n7, n8, n9, n10;

  OAI21X1 U4 ( .A(n4), .B(n5), .C(n6), .Y(o_2_17_0_0) );
  NAND3X1 U5 ( .A(n7), .B(n8), .C(i_2_17_51_1), .Y(n6) );
  OAI21X1 U6 ( .A(i_2_17_10_1), .B(n2), .C(n9), .Y(n8) );
  OAI21X1 U7 ( .A(n1), .B(n10), .C(n3), .Y(n9) );
  NAND2X1 U8 ( .A(n10), .B(n3), .Y(n5) );
  NAND2X1 U9 ( .A(i_2_17_30_0), .B(i_2_17_10_0), .Y(n10) );
  AOI21X1 U10 ( .A(i_2_17_51_0), .B(n7), .C(n1), .Y(n4) );
  XNOR2X1 U11 ( .A(i_2_17_10_0), .B(i_2_17_30_0), .Y(n7) );
  INVX1 U1 ( .A(n10), .Y(n2) );
  INVX1 U2 ( .A(i_2_17_30_1), .Y(n3) );
  INVX1 U3 ( .A(i_2_17_10_1), .Y(n1) );
endmodule


module kernel_2_18_1 ( i_2_18_48_1, i_2_18_48_0, i_2_18_54_1, i_2_18_54_0, 
        i_2_18_56_1, i_2_18_56_0, o_2_18_0_1 );
  input i_2_18_48_1, i_2_18_48_0, i_2_18_54_1, i_2_18_54_0, i_2_18_56_1,
         i_2_18_56_0;
  output o_2_18_0_1;
  wire   n1, n2, n3;

  OAI21X1 U2 ( .A(n2), .B(n1), .C(n3), .Y(o_2_18_0_1) );
  NOR2X1 U3 ( .A(i_2_18_56_1), .B(i_2_18_48_1), .Y(n3) );
  AOI21X1 U4 ( .A(i_2_18_54_1), .B(i_2_18_54_0), .C(i_2_18_48_0), .Y(n2) );
  INVX1 U1 ( .A(i_2_18_56_0), .Y(n1) );
endmodule


module kernel_2_18_0 ( i_2_18_48_1, i_2_18_48_0, i_2_18_54_1, i_2_18_54_0, 
        i_2_18_56_1, i_2_18_56_0, o_2_18_0_0 );
  input i_2_18_48_1, i_2_18_48_0, i_2_18_54_1, i_2_18_54_0, i_2_18_56_1,
         i_2_18_56_0;
  output o_2_18_0_0;
  wire   n1, n2, n3, n4, n5, n6, n7, n8, n9, n10, n11;

  NAND2X1 U5 ( .A(n4), .B(n5), .Y(o_2_18_0_0) );
  AOI21X1 U6 ( .A(i_2_18_48_0), .B(n3), .C(n6), .Y(n5) );
  OAI21X1 U7 ( .A(n7), .B(n1), .C(n8), .Y(n6) );
  NAND3X1 U8 ( .A(i_2_18_54_0), .B(i_2_18_48_1), .C(i_2_18_54_1), .Y(n8) );
  AOI22X1 U9 ( .A(i_2_18_56_0), .B(n9), .C(i_2_18_56_1), .D(n10), .Y(n4) );
  NAND3X1 U10 ( .A(n1), .B(n2), .C(n7), .Y(n10) );
  NOR2X1 U11 ( .A(i_2_18_54_1), .B(i_2_18_48_1), .Y(n7) );
  OAI21X1 U12 ( .A(i_2_18_54_0), .B(i_2_18_48_0), .C(n11), .Y(n9) );
  OR2X1 U1 ( .A(i_2_18_48_0), .B(i_2_18_54_1), .Y(n11) );
  INVX1 U2 ( .A(i_2_18_54_0), .Y(n2) );
  INVX1 U3 ( .A(i_2_18_56_0), .Y(n3) );
  INVX1 U4 ( .A(i_2_18_48_0), .Y(n1) );
endmodule


module kernel_2_19_1 ( i_2_19_3_1, i_2_19_3_0, i_2_19_34_1, i_2_19_34_0, 
        i_2_19_56_1, i_2_19_56_0, o_2_19_0_1 );
  input i_2_19_3_1, i_2_19_3_0, i_2_19_34_1, i_2_19_34_0, i_2_19_56_1,
         i_2_19_56_0;
  output o_2_19_0_1;
  wire   n1, n2, n3, n4, n5, n6, n7, n8, n9, n10, n11;

  AND2X2 U2 ( .A(n9), .B(n2), .Y(n11) );
  OAI21X1 U6 ( .A(n4), .B(n3), .C(n5), .Y(o_2_19_0_1) );
  AOI21X1 U7 ( .A(n4), .B(n8), .C(i_2_19_56_1), .Y(n7) );
  OAI21X1 U8 ( .A(i_2_19_34_0), .B(n9), .C(i_2_19_34_1), .Y(n8) );
  OAI21X1 U9 ( .A(n10), .B(i_2_19_34_0), .C(n11), .Y(n6) );
  NAND2X1 U10 ( .A(i_2_19_56_0), .B(i_2_19_3_0), .Y(n9) );
  AOI21X1 U11 ( .A(n10), .B(i_2_19_34_0), .C(n2), .Y(n4) );
  NOR2X1 U12 ( .A(i_2_19_3_0), .B(i_2_19_56_0), .Y(n10) );
  INVX1 U1 ( .A(i_2_19_34_1), .Y(n3) );
  AND2X1 U3 ( .A(n6), .B(n1), .Y(n5) );
  INVX1 U4 ( .A(i_2_19_3_1), .Y(n2) );
  INVX1 U5 ( .A(n7), .Y(n1) );
endmodule


module kernel_2_19_0 ( i_2_19_3_1, i_2_19_3_0, i_2_19_34_1, i_2_19_34_0, 
        i_2_19_56_1, i_2_19_56_0, o_2_19_0_0 );
  input i_2_19_3_1, i_2_19_3_0, i_2_19_34_1, i_2_19_34_0, i_2_19_56_1,
         i_2_19_56_0;
  output o_2_19_0_0;
  wire   n2, n3, n4, n5, n6, n7, n8, n9, n10, n11, n12, n13, n14, n15, n16,
         n17, n18, n19, n20, n21, n22, n23, n24, n25, n26;

  OR2X2 U2 ( .A(i_2_19_3_1), .B(n21), .Y(n20) );
  AOI22X1 U11 ( .A(i_2_19_3_0), .B(n9), .C(n10), .D(n3), .Y(n8) );
  OAI21X1 U12 ( .A(i_2_19_56_0), .B(n11), .C(n12), .Y(n10) );
  AOI22X1 U13 ( .A(n13), .B(n6), .C(i_2_19_56_0), .D(n14), .Y(n12) );
  OAI21X1 U14 ( .A(n7), .B(n4), .C(n15), .Y(n14) );
  AOI22X1 U15 ( .A(n6), .B(n2), .C(i_2_19_34_0), .D(n7), .Y(n15) );
  AOI21X1 U16 ( .A(i_2_19_34_0), .B(n2), .C(n16), .Y(n11) );
  XNOR2X1 U17 ( .A(i_2_19_34_1), .B(n17), .Y(n16) );
  NAND2X1 U18 ( .A(i_2_19_56_1), .B(i_2_19_34_0), .Y(n17) );
  NAND3X1 U19 ( .A(n18), .B(n19), .C(n20), .Y(n9) );
  AOI22X1 U20 ( .A(n5), .B(i_2_19_34_1), .C(n22), .D(n23), .Y(n21) );
  XNOR2X1 U21 ( .A(n7), .B(i_2_19_34_1), .Y(n22) );
  NAND3X1 U22 ( .A(i_2_19_34_0), .B(n4), .C(n24), .Y(n19) );
  NOR2X1 U23 ( .A(i_2_19_56_1), .B(i_2_19_56_0), .Y(n24) );
  NAND3X1 U24 ( .A(i_2_19_34_1), .B(n25), .C(i_2_19_3_1), .Y(n18) );
  XNOR2X1 U25 ( .A(i_2_19_56_1), .B(n26), .Y(n25) );
  NAND2X1 U26 ( .A(i_2_19_56_0), .B(n6), .Y(n26) );
  INVX1 U1 ( .A(n23), .Y(n5) );
  OR2X1 U3 ( .A(n6), .B(i_2_19_56_0), .Y(n23) );
  AND2X1 U4 ( .A(n7), .B(n4), .Y(n13) );
  INVX1 U5 ( .A(i_2_19_34_0), .Y(n6) );
  INVX1 U6 ( .A(i_2_19_56_1), .Y(n7) );
  INVX1 U7 ( .A(i_2_19_34_1), .Y(n4) );
  INVX1 U8 ( .A(n8), .Y(o_2_19_0_0) );
  INVX1 U9 ( .A(i_2_19_3_0), .Y(n3) );
  INVX1 U10 ( .A(i_2_19_3_1), .Y(n2) );
endmodule


module kernel_2_20_1 ( i_2_20_1_1, i_2_20_1_0, i_2_20_31_1, i_2_20_31_0, 
        i_2_20_60_1, i_2_20_60_0, o_2_20_0_1 );
  input i_2_20_1_1, i_2_20_1_0, i_2_20_31_1, i_2_20_31_0, i_2_20_60_1,
         i_2_20_60_0;
  output o_2_20_0_1;
  wire   n1;

  AOI21X1 U2 ( .A(i_2_20_31_0), .B(i_2_20_1_0), .C(n1), .Y(o_2_20_0_1) );
  OR2X1 U1 ( .A(i_2_20_31_1), .B(i_2_20_1_1), .Y(n1) );
endmodule


module kernel_2_20_0 ( i_2_20_1_1, i_2_20_1_0, i_2_20_31_1, i_2_20_31_0, 
        i_2_20_60_1, i_2_20_60_0, o_2_20_0_0 );
  input i_2_20_1_1, i_2_20_1_0, i_2_20_31_1, i_2_20_31_0, i_2_20_60_1,
         i_2_20_60_0;
  output o_2_20_0_0;
  wire   n1, n2, n3, n4, n5, n6, n7, n8;

  AOI22X1 U5 ( .A(i_2_20_31_1), .B(i_2_20_1_1), .C(n5), .D(n6), .Y(o_2_20_0_0)
         );
  NAND3X1 U6 ( .A(n1), .B(n3), .C(n7), .Y(n6) );
  AOI21X1 U7 ( .A(n2), .B(n8), .C(n4), .Y(n7) );
  NAND2X1 U8 ( .A(i_2_20_60_1), .B(i_2_20_60_0), .Y(n8) );
  NAND2X1 U9 ( .A(n2), .B(n4), .Y(n5) );
  INVX1 U1 ( .A(i_2_20_1_0), .Y(n2) );
  INVX1 U2 ( .A(i_2_20_1_1), .Y(n1) );
  INVX1 U3 ( .A(i_2_20_31_1), .Y(n3) );
  INVX1 U4 ( .A(i_2_20_31_0), .Y(n4) );
endmodule


module kernel_2_21_1 ( i_2_21_4_1, i_2_21_4_0, i_2_21_13_1, i_2_21_13_0, 
        i_2_21_38_1, i_2_21_38_0, o_2_21_0_1 );
  input i_2_21_4_1, i_2_21_4_0, i_2_21_13_1, i_2_21_13_0, i_2_21_38_1,
         i_2_21_38_0;
  output o_2_21_0_1;
  wire   n1, n2, n3, n4, n5, n6, n7, n8, n9, n10;

  NAND2X1 U4 ( .A(n3), .B(n4), .Y(o_2_21_0_1) );
  NAND3X1 U5 ( .A(n2), .B(n1), .C(i_2_21_38_1), .Y(n4) );
  NAND2X1 U6 ( .A(i_2_21_4_1), .B(n7), .Y(n3) );
  NAND3X1 U7 ( .A(n6), .B(n5), .C(n8), .Y(n7) );
  NOR2X1 U8 ( .A(i_2_21_38_1), .B(i_2_21_13_0), .Y(n8) );
  AOI21X1 U9 ( .A(n9), .B(i_2_21_38_0), .C(n10), .Y(n5) );
  XNOR2X1 U10 ( .A(i_2_21_38_0), .B(n9), .Y(n6) );
  XOR2X1 U11 ( .A(i_2_21_13_1), .B(i_2_21_4_0), .Y(n9) );
  INVX1 U1 ( .A(n6), .Y(n2) );
  INVX1 U2 ( .A(n5), .Y(n1) );
  AND2X1 U3 ( .A(i_2_21_13_1), .B(i_2_21_4_0), .Y(n10) );
endmodule


module kernel_2_21_0 ( i_2_21_4_1, i_2_21_4_0, i_2_21_13_1, i_2_21_13_0, 
        i_2_21_38_1, i_2_21_38_0, o_2_21_0_0 );
  input i_2_21_4_1, i_2_21_4_0, i_2_21_13_1, i_2_21_13_0, i_2_21_38_1,
         i_2_21_38_0;
  output o_2_21_0_0;
  wire   n1, n2, n3, n4, n5, n6, n7, n8, n9, n10, n11, n12;

  OR2X2 U1 ( .A(i_2_21_4_1), .B(n5), .Y(n8) );
  OAI21X1 U4 ( .A(i_2_21_4_0), .B(n2), .C(n3), .Y(o_2_21_0_0) );
  NAND2X1 U5 ( .A(i_2_21_4_0), .B(n4), .Y(n3) );
  OAI21X1 U6 ( .A(n5), .B(n6), .C(n7), .Y(n4) );
  AOI22X1 U7 ( .A(n6), .B(n8), .C(i_2_21_13_0), .D(n5), .Y(n7) );
  AOI21X1 U8 ( .A(n6), .B(n1), .C(n9), .Y(n2) );
  NOR3X1 U9 ( .A(n10), .B(i_2_21_13_0), .C(n6), .Y(n9) );
  NAND2X1 U10 ( .A(i_2_21_4_1), .B(n5), .Y(n10) );
  AOI21X1 U11 ( .A(n11), .B(i_2_21_38_1), .C(n12), .Y(n5) );
  XOR2X1 U12 ( .A(i_2_21_38_1), .B(n11), .Y(n6) );
  XOR2X1 U13 ( .A(i_2_21_13_1), .B(i_2_21_38_0), .Y(n11) );
  AND2X1 U2 ( .A(i_2_21_13_1), .B(i_2_21_38_0), .Y(n12) );
  INVX1 U3 ( .A(n5), .Y(n1) );
endmodule


module kernel_2_22_1 ( i_2_22_30_1, i_2_22_30_0, i_2_22_49_1, i_2_22_49_0, 
        i_2_22_61_1, i_2_22_61_0, o_2_22_0_1 );
  input i_2_22_30_1, i_2_22_30_0, i_2_22_49_1, i_2_22_49_0, i_2_22_61_1,
         i_2_22_61_0;
  output o_2_22_0_1;


  AND2X1 U1 ( .A(i_2_22_30_1), .B(i_2_22_30_0), .Y(o_2_22_0_1) );
endmodule


module kernel_2_22_0 ( i_2_22_30_1, i_2_22_30_0, i_2_22_49_1, i_2_22_49_0, 
        i_2_22_61_1, i_2_22_61_0, o_2_22_0_0 );
  input i_2_22_30_1, i_2_22_30_0, i_2_22_49_1, i_2_22_49_0, i_2_22_61_1,
         i_2_22_61_0;
  output o_2_22_0_0;
  wire   n1, n2;

  NOR2X1 U1 ( .A(n1), .B(n2), .Y(o_2_22_0_0) );
  NAND2X1 U2 ( .A(i_2_22_61_1), .B(i_2_22_61_0), .Y(n2) );
  NAND2X1 U3 ( .A(i_2_22_30_1), .B(i_2_22_30_0), .Y(n1) );
endmodule


module kernel_2_23_1 ( i_2_23_16_1, i_2_23_16_0, i_2_23_52_1, i_2_23_52_0, 
        i_2_23_56_1, i_2_23_56_0, o_2_23_0_1 );
  input i_2_23_16_1, i_2_23_16_0, i_2_23_52_1, i_2_23_52_0, i_2_23_56_1,
         i_2_23_56_0;
  output o_2_23_0_1;
  wire   n1;

  AOI21X1 U2 ( .A(i_2_23_52_0), .B(i_2_23_16_0), .C(n1), .Y(o_2_23_0_1) );
  OR2X1 U1 ( .A(i_2_23_52_1), .B(i_2_23_16_1), .Y(n1) );
endmodule


module kernel_2_23_0 ( i_2_23_16_1, i_2_23_16_0, i_2_23_52_1, i_2_23_52_0, 
        i_2_23_56_1, i_2_23_56_0, o_2_23_0_0 );
  input i_2_23_16_1, i_2_23_16_0, i_2_23_52_1, i_2_23_52_0, i_2_23_56_1,
         i_2_23_56_0;
  output o_2_23_0_0;
  wire   n1, n2, n3, n4, n5, n6, n7, n8;

  OAI21X1 U4 ( .A(i_2_23_16_1), .B(n4), .C(n5), .Y(o_2_23_0_0) );
  NAND3X1 U5 ( .A(n3), .B(n2), .C(n6), .Y(n5) );
  NAND2X1 U6 ( .A(i_2_23_16_0), .B(n7), .Y(n6) );
  NAND3X1 U7 ( .A(i_2_23_56_1), .B(i_2_23_56_0), .C(i_2_23_16_1), .Y(n7) );
  AOI22X1 U8 ( .A(n8), .B(i_2_23_52_0), .C(n1), .D(n3), .Y(n4) );
  NOR2X1 U9 ( .A(i_2_23_52_1), .B(n1), .Y(n8) );
  INVX1 U1 ( .A(i_2_23_52_0), .Y(n3) );
  INVX1 U2 ( .A(i_2_23_16_0), .Y(n1) );
  INVX1 U3 ( .A(i_2_23_52_1), .Y(n2) );
endmodule


module kernel_2_24_1 ( i_2_24_19_1, i_2_24_19_0, i_2_24_24_1, i_2_24_24_0, 
        i_2_24_50_1, i_2_24_50_0, o_2_24_0_1 );
  input i_2_24_19_1, i_2_24_19_0, i_2_24_24_1, i_2_24_24_0, i_2_24_50_1,
         i_2_24_50_0;
  output o_2_24_0_1;
  wire   n1, n2, n3, n4;

  OAI21X1 U3 ( .A(n1), .B(n2), .C(n3), .Y(o_2_24_0_1) );
  NAND3X1 U4 ( .A(i_2_24_19_0), .B(n4), .C(i_2_24_24_0), .Y(n3) );
  NAND2X1 U5 ( .A(n2), .B(n1), .Y(n4) );
  INVX1 U1 ( .A(i_2_24_19_1), .Y(n1) );
  INVX1 U2 ( .A(i_2_24_24_1), .Y(n2) );
endmodule


module kernel_2_24_0 ( i_2_24_19_1, i_2_24_19_0, i_2_24_24_1, i_2_24_24_0, 
        i_2_24_50_1, i_2_24_50_0, o_2_24_0_0 );
  input i_2_24_19_1, i_2_24_19_0, i_2_24_24_1, i_2_24_24_0, i_2_24_50_1,
         i_2_24_50_0;
  output o_2_24_0_0;
  wire   n1, n3, n4, n5, n6, n8;

  OAI21X1 U4 ( .A(n4), .B(n3), .C(n5), .Y(o_2_24_0_0) );
  NAND3X1 U5 ( .A(i_2_24_24_0), .B(i_2_24_19_1), .C(n6), .Y(n5) );
  NOR2X1 U6 ( .A(i_2_24_50_1), .B(i_2_24_19_0), .Y(n6) );
  INVX1 U1 ( .A(i_2_24_24_1), .Y(n3) );
  INVX1 U3 ( .A(i_2_24_19_1), .Y(n1) );
  OAI21X1 U2 ( .A(i_2_24_24_0), .B(i_2_24_19_0), .C(n8), .Y(n4) );
  NAND3X1 U7 ( .A(i_2_24_24_0), .B(i_2_24_19_0), .C(n1), .Y(n8) );
endmodule


module kernel_2_25_1 ( i_2_25_17_1, i_2_25_17_0, i_2_25_26_1, i_2_25_26_0, 
        i_2_25_51_1, i_2_25_51_0, o_2_25_0_1 );
  input i_2_25_17_1, i_2_25_17_0, i_2_25_26_1, i_2_25_26_0, i_2_25_51_1,
         i_2_25_51_0;
  output o_2_25_0_1;
  wire   n1, n2;

  NOR2X1 U2 ( .A(i_2_25_26_1), .B(n2), .Y(o_2_25_0_1) );
  AOI21X1 U3 ( .A(i_2_25_17_0), .B(n1), .C(i_2_25_17_1), .Y(n2) );
  INVX1 U1 ( .A(i_2_25_26_0), .Y(n1) );
endmodule


module kernel_2_25_0 ( i_2_25_17_1, i_2_25_17_0, i_2_25_26_1, i_2_25_26_0, 
        i_2_25_51_1, i_2_25_51_0, o_2_25_0_0 );
  input i_2_25_17_1, i_2_25_17_0, i_2_25_26_1, i_2_25_26_0, i_2_25_51_1,
         i_2_25_51_0;
  output o_2_25_0_0;
  wire   n1, n2, n3;

  OAI21X1 U2 ( .A(i_2_25_26_1), .B(n2), .C(n3), .Y(o_2_25_0_0) );
  NAND2X1 U3 ( .A(i_2_25_17_1), .B(n1), .Y(n3) );
  XOR2X1 U4 ( .A(i_2_25_26_0), .B(i_2_25_17_0), .Y(n2) );
  INVX1 U1 ( .A(i_2_25_26_0), .Y(n1) );
endmodule


module kernel_2_26_1 ( i_2_26_33_1, i_2_26_33_0, i_2_26_44_1, i_2_26_44_0, 
        i_2_26_47_1, i_2_26_47_0, o_2_26_0_1 );
  input i_2_26_33_1, i_2_26_33_0, i_2_26_44_1, i_2_26_44_0, i_2_26_47_1,
         i_2_26_47_0;
  output o_2_26_0_1;
  wire   n1, n2, n3, n4, n5, n6, n7, n8, n9, n10, n11, n12, n13;

  NAND2X1 U6 ( .A(n6), .B(n7), .Y(o_2_26_0_1) );
  NAND3X1 U7 ( .A(n2), .B(i_2_26_44_1), .C(n8), .Y(n7) );
  AOI21X1 U8 ( .A(n3), .B(n9), .C(i_2_26_47_0), .Y(n8) );
  NAND2X1 U9 ( .A(i_2_26_44_0), .B(n1), .Y(n9) );
  NAND3X1 U10 ( .A(n10), .B(n1), .C(n12), .Y(n6) );
  NAND3X1 U11 ( .A(n13), .B(n4), .C(n11), .Y(n12) );
  XOR2X1 U12 ( .A(i_2_26_33_0), .B(i_2_26_47_1), .Y(n11) );
  NAND2X1 U13 ( .A(i_2_26_44_0), .B(n5), .Y(n13) );
  NAND2X1 U14 ( .A(i_2_26_47_1), .B(i_2_26_33_0), .Y(n10) );
  INVX1 U1 ( .A(n11), .Y(n2) );
  INVX1 U2 ( .A(i_2_26_47_0), .Y(n5) );
  INVX1 U3 ( .A(n10), .Y(n3) );
  INVX1 U4 ( .A(i_2_26_44_1), .Y(n4) );
  INVX1 U5 ( .A(i_2_26_33_1), .Y(n1) );
endmodule


module kernel_2_26_0 ( i_2_26_33_1, i_2_26_33_0, i_2_26_44_1, i_2_26_44_0, 
        i_2_26_47_1, i_2_26_47_0, o_2_26_0_0 );
  input i_2_26_33_1, i_2_26_33_0, i_2_26_44_1, i_2_26_44_0, i_2_26_47_1,
         i_2_26_47_0;
  output o_2_26_0_0;
  wire   n1, n2, n3, n4, n5, n6, n7, n8, n9, n10, n11, n12, n13, n14, n15;

  OAI21X1 U6 ( .A(i_2_26_33_1), .B(n6), .C(n7), .Y(o_2_26_0_0) );
  OAI21X1 U7 ( .A(n8), .B(n9), .C(n4), .Y(n7) );
  AOI21X1 U8 ( .A(i_2_26_33_1), .B(n3), .C(n10), .Y(n9) );
  NAND2X1 U9 ( .A(n11), .B(n1), .Y(n10) );
  NOR3X1 U10 ( .A(n2), .B(i_2_26_47_0), .C(n3), .Y(n8) );
  AOI22X1 U11 ( .A(n12), .B(n13), .C(n14), .D(n1), .Y(n6) );
  OAI21X1 U12 ( .A(n3), .B(n11), .C(n15), .Y(n14) );
  AOI22X1 U13 ( .A(n3), .B(n5), .C(i_2_26_44_1), .D(i_2_26_44_0), .Y(n15) );
  NAND2X1 U14 ( .A(i_2_26_47_0), .B(n2), .Y(n11) );
  NAND2X1 U15 ( .A(i_2_26_47_1), .B(n2), .Y(n13) );
  XOR2X1 U16 ( .A(n5), .B(i_2_26_44_0), .Y(n12) );
  INVX1 U1 ( .A(i_2_26_44_0), .Y(n3) );
  INVX1 U2 ( .A(i_2_26_44_1), .Y(n2) );
  INVX1 U3 ( .A(i_2_26_47_0), .Y(n5) );
  INVX1 U4 ( .A(i_2_26_33_0), .Y(n1) );
  INVX1 U5 ( .A(i_2_26_47_1), .Y(n4) );
endmodule


module kernel_2_27_1 ( i_2_27_30_1, i_2_27_30_0, i_2_27_46_1, i_2_27_46_0, 
        i_2_27_54_1, i_2_27_54_0, o_2_27_0_1 );
  input i_2_27_30_1, i_2_27_30_0, i_2_27_46_1, i_2_27_46_0, i_2_27_54_1,
         i_2_27_54_0;
  output o_2_27_0_1;
  wire   n1, n2, n3, n4, n5;

  NOR3X1 U4 ( .A(n3), .B(i_2_27_30_1), .C(n4), .Y(o_2_27_0_1) );
  AOI21X1 U5 ( .A(n1), .B(n2), .C(n5), .Y(n4) );
  AOI21X1 U6 ( .A(i_2_27_46_0), .B(i_2_27_30_0), .C(i_2_27_54_0), .Y(n5) );
  OR2X1 U1 ( .A(i_2_27_54_1), .B(i_2_27_46_1), .Y(n3) );
  INVX1 U2 ( .A(i_2_27_46_0), .Y(n2) );
  INVX1 U3 ( .A(i_2_27_30_0), .Y(n1) );
endmodule


module kernel_2_27_0 ( i_2_27_30_1, i_2_27_30_0, i_2_27_46_1, i_2_27_46_0, 
        i_2_27_54_1, i_2_27_54_0, o_2_27_0_0 );
  input i_2_27_30_1, i_2_27_30_0, i_2_27_46_1, i_2_27_46_0, i_2_27_54_1,
         i_2_27_54_0;
  output o_2_27_0_0;
  wire   n1, n2, n3, n4, n5;

  NOR3X1 U3 ( .A(n3), .B(i_2_27_54_1), .C(i_2_27_46_1), .Y(o_2_27_0_0) );
  OAI21X1 U4 ( .A(n1), .B(n2), .C(n4), .Y(n3) );
  OAI21X1 U5 ( .A(i_2_27_30_0), .B(n5), .C(i_2_27_30_1), .Y(n4) );
  NAND2X1 U6 ( .A(n1), .B(n2), .Y(n5) );
  INVX1 U1 ( .A(i_2_27_54_0), .Y(n2) );
  INVX1 U2 ( .A(i_2_27_46_0), .Y(n1) );
endmodule


module kernel_2_28_1 ( i_2_28_12_1, i_2_28_12_0, i_2_28_28_1, i_2_28_28_0, 
        i_2_28_39_1, i_2_28_39_0, o_2_28_0_1 );
  input i_2_28_12_1, i_2_28_12_0, i_2_28_28_1, i_2_28_28_0, i_2_28_39_1,
         i_2_28_39_0;
  output o_2_28_0_1;
  wire   n1, n2, n3, n4, n5;

  NOR3X1 U4 ( .A(n4), .B(i_2_28_28_1), .C(i_2_28_12_1), .Y(o_2_28_0_1) );
  AOI22X1 U5 ( .A(n5), .B(n2), .C(n1), .D(n3), .Y(n4) );
  NAND3X1 U6 ( .A(i_2_28_39_1), .B(i_2_28_12_0), .C(i_2_28_39_0), .Y(n5) );
  INVX1 U1 ( .A(i_2_28_39_1), .Y(n3) );
  INVX1 U2 ( .A(i_2_28_12_0), .Y(n1) );
  INVX1 U3 ( .A(i_2_28_28_0), .Y(n2) );
endmodule


module kernel_2_28_0 ( i_2_28_12_1, i_2_28_12_0, i_2_28_28_1, i_2_28_28_0, 
        i_2_28_39_1, i_2_28_39_0, o_2_28_0_0 );
  input i_2_28_12_1, i_2_28_12_0, i_2_28_28_1, i_2_28_28_0, i_2_28_39_1,
         i_2_28_39_0;
  output o_2_28_0_0;
  wire   n1, n2, n3, n4, n5, n6, n7, n8, n9, n10, n11, n12, n13;

  OAI21X1 U7 ( .A(i_2_28_28_1), .B(n5), .C(n6), .Y(o_2_28_0_0) );
  NAND3X1 U8 ( .A(n2), .B(n1), .C(n7), .Y(n6) );
  AOI21X1 U9 ( .A(n8), .B(n1), .C(n9), .Y(n5) );
  AOI21X1 U10 ( .A(i_2_28_39_1), .B(i_2_28_39_0), .C(n10), .Y(n9) );
  NAND2X1 U11 ( .A(n2), .B(n3), .Y(n10) );
  OAI21X1 U12 ( .A(n11), .B(n4), .C(n12), .Y(n8) );
  NAND3X1 U13 ( .A(i_2_28_12_0), .B(n4), .C(i_2_28_28_0), .Y(n12) );
  AOI22X1 U14 ( .A(n13), .B(i_2_28_12_0), .C(i_2_28_28_0), .D(n2), .Y(n11) );
  AND2X1 U1 ( .A(n4), .B(n3), .Y(n7) );
  AND2X1 U2 ( .A(n3), .B(i_2_28_39_0), .Y(n13) );
  INVX1 U3 ( .A(i_2_28_12_1), .Y(n1) );
  INVX1 U4 ( .A(i_2_28_12_0), .Y(n2) );
  INVX1 U5 ( .A(i_2_28_39_1), .Y(n4) );
  INVX1 U6 ( .A(i_2_28_28_0), .Y(n3) );
endmodule


module kernel_2_29_1 ( i_2_29_21_1, i_2_29_21_0, i_2_29_25_1, i_2_29_25_0, 
        i_2_29_45_1, i_2_29_45_0, o_2_29_0_1 );
  input i_2_29_21_1, i_2_29_21_0, i_2_29_25_1, i_2_29_25_0, i_2_29_45_1,
         i_2_29_45_0;
  output o_2_29_0_1;
  wire   n1, n2, n3, n4, n5, n6, n7;

  OAI21X1 U2 ( .A(n2), .B(n1), .C(n3), .Y(o_2_29_0_1) );
  NOR2X1 U3 ( .A(i_2_29_21_1), .B(n4), .Y(n3) );
  AOI21X1 U4 ( .A(n5), .B(n2), .C(n6), .Y(n4) );
  AOI22X1 U5 ( .A(i_2_29_45_0), .B(n7), .C(i_2_29_21_0), .D(i_2_29_25_1), .Y(
        n6) );
  NOR2X1 U6 ( .A(i_2_29_45_1), .B(i_2_29_25_0), .Y(n5) );
  XNOR2X1 U7 ( .A(i_2_29_45_0), .B(n7), .Y(n2) );
  XOR2X1 U8 ( .A(i_2_29_21_0), .B(i_2_29_25_1), .Y(n7) );
  INVX1 U1 ( .A(i_2_29_45_1), .Y(n1) );
endmodule


module kernel_2_29_0 ( i_2_29_21_1, i_2_29_21_0, i_2_29_25_1, i_2_29_25_0, 
        i_2_29_45_1, i_2_29_45_0, o_2_29_0_0 );
  input i_2_29_21_1, i_2_29_21_0, i_2_29_25_1, i_2_29_25_0, i_2_29_45_1,
         i_2_29_45_0;
  output o_2_29_0_0;
  wire   n1, n2, n3, n4, n5, n6, n7, n8, n9, n10;

  NAND3X1 U5 ( .A(n4), .B(n5), .C(n6), .Y(o_2_29_0_0) );
  AOI22X1 U6 ( .A(i_2_29_45_1), .B(i_2_29_25_0), .C(n2), .D(n7), .Y(n6) );
  OAI21X1 U7 ( .A(n1), .B(n3), .C(n8), .Y(n7) );
  AOI22X1 U8 ( .A(i_2_29_25_1), .B(n9), .C(i_2_29_45_1), .D(n1), .Y(n8) );
  NAND3X1 U9 ( .A(n10), .B(n3), .C(i_2_29_21_0), .Y(n5) );
  OAI21X1 U10 ( .A(i_2_29_21_0), .B(n10), .C(i_2_29_21_1), .Y(n4) );
  XOR2X1 U11 ( .A(i_2_29_25_1), .B(i_2_29_45_0), .Y(n10) );
  INVX1 U1 ( .A(n10), .Y(n2) );
  INVX1 U2 ( .A(i_2_29_21_0), .Y(n1) );
  OR2X1 U3 ( .A(n3), .B(i_2_29_21_1), .Y(n9) );
  INVX1 U4 ( .A(i_2_29_25_0), .Y(n3) );
endmodule


module kernel_2_30_1 ( i_2_30_35_1, i_2_30_35_0, i_2_30_36_1, i_2_30_36_0, 
        i_2_30_43_1, i_2_30_43_0, o_2_30_0_1 );
  input i_2_30_35_1, i_2_30_35_0, i_2_30_36_1, i_2_30_36_0, i_2_30_43_1,
         i_2_30_43_0;
  output o_2_30_0_1;
  wire   n1, n2, n3, n4, n5, n6, n7, n8, n9, n10, n11;

  OAI21X1 U4 ( .A(i_2_30_35_1), .B(n4), .C(n5), .Y(o_2_30_0_1) );
  NAND3X1 U5 ( .A(n6), .B(n1), .C(i_2_30_43_1), .Y(n5) );
  OAI21X1 U6 ( .A(n7), .B(n3), .C(n8), .Y(n6) );
  NAND2X1 U7 ( .A(i_2_30_43_0), .B(i_2_30_36_0), .Y(n8) );
  AOI21X1 U8 ( .A(i_2_30_43_1), .B(i_2_30_36_1), .C(n9), .Y(n4) );
  OAI21X1 U9 ( .A(i_2_30_35_0), .B(n10), .C(n2), .Y(n9) );
  AOI21X1 U10 ( .A(n10), .B(i_2_30_35_0), .C(n7), .Y(n11) );
  NOR2X1 U11 ( .A(i_2_30_36_0), .B(i_2_30_43_0), .Y(n7) );
  NOR2X1 U12 ( .A(i_2_30_43_1), .B(i_2_30_36_1), .Y(n10) );
  INVX1 U1 ( .A(i_2_30_36_1), .Y(n3) );
  INVX1 U2 ( .A(n11), .Y(n2) );
  INVX1 U3 ( .A(i_2_30_35_0), .Y(n1) );
endmodule


module kernel_2_30_0 ( i_2_30_35_1, i_2_30_35_0, i_2_30_36_1, i_2_30_36_0, 
        i_2_30_43_1, i_2_30_43_0, o_2_30_0_0 );
  input i_2_30_35_1, i_2_30_35_0, i_2_30_36_1, i_2_30_36_0, i_2_30_43_1,
         i_2_30_43_0;
  output o_2_30_0_0;
  wire   n1, n2, n3, n4, n5, n6, n7, n8, n9, n10, n11, n12, n13, n14;

  NAND2X1 U7 ( .A(n6), .B(n7), .Y(o_2_30_0_0) );
  NAND2X1 U8 ( .A(i_2_30_43_1), .B(n8), .Y(n7) );
  NAND2X1 U9 ( .A(n9), .B(i_2_30_35_1), .Y(n8) );
  AOI22X1 U10 ( .A(n10), .B(i_2_30_36_1), .C(n11), .D(n4), .Y(n9) );
  AOI22X1 U11 ( .A(n12), .B(n1), .C(n10), .D(n11), .Y(n6) );
  OAI21X1 U12 ( .A(i_2_30_35_0), .B(n3), .C(i_2_30_35_1), .Y(n11) );
  OAI21X1 U13 ( .A(n13), .B(n3), .C(n14), .Y(n12) );
  NAND3X1 U14 ( .A(n4), .B(n5), .C(n2), .Y(n14) );
  AOI21X1 U15 ( .A(n4), .B(n5), .C(n2), .Y(n13) );
  INVX1 U1 ( .A(i_2_30_36_0), .Y(n4) );
  INVX1 U2 ( .A(i_2_30_35_0), .Y(n2) );
  INVX1 U3 ( .A(i_2_30_36_1), .Y(n3) );
  INVX1 U4 ( .A(i_2_30_35_1), .Y(n1) );
  AND2X1 U5 ( .A(i_2_30_43_0), .B(i_2_30_36_0), .Y(n10) );
  INVX1 U6 ( .A(i_2_30_43_0), .Y(n5) );
endmodule


module kernel_2_31_1 ( i_2_31_9_1, i_2_31_9_0, i_2_31_36_1, i_2_31_36_0, 
        i_2_31_38_1, i_2_31_38_0, o_2_31_0_1 );
  input i_2_31_9_1, i_2_31_9_0, i_2_31_36_1, i_2_31_36_0, i_2_31_38_1,
         i_2_31_38_0;
  output o_2_31_0_1;
  wire   n1, n2, n3, n4, n5, n6, n7, n8, n9, n10;

  OAI21X1 U6 ( .A(i_2_31_36_0), .B(n3), .C(n4), .Y(o_2_31_0_1) );
  AOI22X1 U7 ( .A(i_2_31_9_1), .B(n5), .C(n6), .D(n7), .Y(n4) );
  OAI21X1 U8 ( .A(i_2_31_36_0), .B(n8), .C(n3), .Y(n5) );
  AOI21X1 U9 ( .A(i_2_31_38_1), .B(n7), .C(n2), .Y(n8) );
  AOI21X1 U10 ( .A(n9), .B(i_2_31_38_1), .C(n1), .Y(n3) );
  AOI21X1 U11 ( .A(n9), .B(n2), .C(n6), .Y(n10) );
  INVX1 U1 ( .A(i_2_31_36_1), .Y(n2) );
  INVX1 U2 ( .A(n10), .Y(n1) );
  AND2X1 U3 ( .A(i_2_31_9_0), .B(i_2_31_38_0), .Y(n9) );
  OR2X1 U4 ( .A(i_2_31_38_0), .B(i_2_31_9_0), .Y(n7) );
  AND2X1 U5 ( .A(i_2_31_38_1), .B(n2), .Y(n6) );
endmodule


module kernel_2_31_0 ( i_2_31_9_1, i_2_31_9_0, i_2_31_36_1, i_2_31_36_0, 
        i_2_31_38_1, i_2_31_38_0, o_2_31_0_0 );
  input i_2_31_9_1, i_2_31_9_0, i_2_31_36_1, i_2_31_36_0, i_2_31_38_1,
         i_2_31_38_0;
  output o_2_31_0_0;
  wire   n1, n2, n3, n4, n5, n6, n7, n8, n9, n10, n11, n12, n13, n14, n15, n16,
         n17, n18, n19, n20, n21, n22;

  NAND3X1 U7 ( .A(n7), .B(n8), .C(n9), .Y(o_2_31_0_0) );
  NAND2X1 U8 ( .A(n10), .B(n4), .Y(n9) );
  NAND3X1 U9 ( .A(n11), .B(n12), .C(n13), .Y(n10) );
  NAND2X1 U10 ( .A(i_2_31_38_0), .B(n14), .Y(n13) );
  OAI21X1 U11 ( .A(i_2_31_9_0), .B(i_2_31_36_0), .C(n15), .Y(n14) );
  OAI21X1 U12 ( .A(i_2_31_38_1), .B(n3), .C(i_2_31_9_1), .Y(n15) );
  NAND3X1 U13 ( .A(n6), .B(n2), .C(n16), .Y(n12) );
  NAND3X1 U14 ( .A(i_2_31_36_0), .B(n17), .C(i_2_31_9_0), .Y(n11) );
  NAND3X1 U15 ( .A(i_2_31_38_0), .B(n16), .C(i_2_31_9_1), .Y(n8) );
  OAI21X1 U16 ( .A(i_2_31_36_0), .B(n3), .C(n18), .Y(n16) );
  NAND3X1 U17 ( .A(i_2_31_36_0), .B(n3), .C(i_2_31_38_1), .Y(n18) );
  OAI21X1 U18 ( .A(n1), .B(n19), .C(i_2_31_38_1), .Y(n7) );
  AOI21X1 U19 ( .A(n20), .B(n21), .C(n3), .Y(n19) );
  NAND3X1 U20 ( .A(n6), .B(n2), .C(n5), .Y(n21) );
  OAI21X1 U21 ( .A(i_2_31_36_0), .B(n4), .C(n17), .Y(n20) );
  NAND3X1 U22 ( .A(n17), .B(n3), .C(n5), .Y(n22) );
  XNOR2X1 U23 ( .A(i_2_31_38_0), .B(n2), .Y(n17) );
  INVX1 U1 ( .A(n22), .Y(n1) );
  INVX1 U2 ( .A(i_2_31_36_0), .Y(n5) );
  INVX1 U3 ( .A(i_2_31_36_1), .Y(n4) );
  INVX1 U4 ( .A(i_2_31_9_0), .Y(n3) );
  INVX1 U5 ( .A(i_2_31_38_0), .Y(n6) );
  INVX1 U6 ( .A(i_2_31_9_1), .Y(n2) );
endmodule


module kernel_2 ( i_2_0_1, i_2_0_0, i_2_1_1, i_2_1_0, i_2_2_1, i_2_2_0, 
        i_2_3_1, i_2_3_0, i_2_4_1, i_2_4_0, i_2_5_1, i_2_5_0, i_2_6_1, i_2_6_0, 
        i_2_7_1, i_2_7_0, i_2_8_1, i_2_8_0, i_2_9_1, i_2_9_0, i_2_10_1, 
        i_2_10_0, i_2_11_1, i_2_11_0, i_2_12_1, i_2_12_0, i_2_13_1, i_2_13_0, 
        i_2_14_1, i_2_14_0, i_2_15_1, i_2_15_0, i_2_16_1, i_2_16_0, i_2_17_1, 
        i_2_17_0, i_2_18_1, i_2_18_0, i_2_19_1, i_2_19_0, i_2_20_1, i_2_20_0, 
        i_2_21_1, i_2_21_0, i_2_22_1, i_2_22_0, i_2_23_1, i_2_23_0, i_2_24_1, 
        i_2_24_0, i_2_25_1, i_2_25_0, i_2_26_1, i_2_26_0, i_2_27_1, i_2_27_0, 
        i_2_28_1, i_2_28_0, i_2_29_1, i_2_29_0, i_2_30_1, i_2_30_0, i_2_31_1, 
        i_2_31_0, i_2_32_1, i_2_32_0, i_2_33_1, i_2_33_0, i_2_34_1, i_2_34_0, 
        i_2_35_1, i_2_35_0, i_2_36_1, i_2_36_0, i_2_37_1, i_2_37_0, i_2_38_1, 
        i_2_38_0, i_2_39_1, i_2_39_0, i_2_40_1, i_2_40_0, i_2_41_1, i_2_41_0, 
        i_2_42_1, i_2_42_0, i_2_43_1, i_2_43_0, i_2_44_1, i_2_44_0, i_2_45_1, 
        i_2_45_0, i_2_46_1, i_2_46_0, i_2_47_1, i_2_47_0, i_2_48_1, i_2_48_0, 
        i_2_49_1, i_2_49_0, i_2_50_1, i_2_50_0, i_2_51_1, i_2_51_0, i_2_52_1, 
        i_2_52_0, i_2_53_1, i_2_53_0, i_2_54_1, i_2_54_0, i_2_55_1, i_2_55_0, 
        i_2_56_1, i_2_56_0, i_2_57_1, i_2_57_0, i_2_58_1, i_2_58_0, i_2_59_1, 
        i_2_59_0, i_2_60_1, i_2_60_0, i_2_61_1, i_2_61_0, i_2_62_1, i_2_62_0, 
        i_2_63_1, i_2_63_0, o_2_0_1, o_2_0_0, o_2_1_1, o_2_1_0, o_2_2_1, 
        o_2_2_0, o_2_3_1, o_2_3_0, o_2_4_1, o_2_4_0, o_2_5_1, o_2_5_0, o_2_6_1, 
        o_2_6_0, o_2_7_1, o_2_7_0, o_2_8_1, o_2_8_0, o_2_9_1, o_2_9_0, 
        o_2_10_1, o_2_10_0, o_2_11_1, o_2_11_0, o_2_12_1, o_2_12_0, o_2_13_1, 
        o_2_13_0, o_2_14_1, o_2_14_0, o_2_15_1, o_2_15_0, o_2_16_1, o_2_16_0, 
        o_2_17_1, o_2_17_0, o_2_18_1, o_2_18_0, o_2_19_1, o_2_19_0, o_2_20_1, 
        o_2_20_0, o_2_21_1, o_2_21_0, o_2_22_1, o_2_22_0, o_2_23_1, o_2_23_0, 
        o_2_24_1, o_2_24_0, o_2_25_1, o_2_25_0, o_2_26_1, o_2_26_0, o_2_27_1, 
        o_2_27_0, o_2_28_1, o_2_28_0, o_2_29_1, o_2_29_0, o_2_30_1, o_2_30_0, 
        o_2_31_1, o_2_31_0 );
  input i_2_0_1, i_2_0_0, i_2_1_1, i_2_1_0, i_2_2_1, i_2_2_0, i_2_3_1, i_2_3_0,
         i_2_4_1, i_2_4_0, i_2_5_1, i_2_5_0, i_2_6_1, i_2_6_0, i_2_7_1,
         i_2_7_0, i_2_8_1, i_2_8_0, i_2_9_1, i_2_9_0, i_2_10_1, i_2_10_0,
         i_2_11_1, i_2_11_0, i_2_12_1, i_2_12_0, i_2_13_1, i_2_13_0, i_2_14_1,
         i_2_14_0, i_2_15_1, i_2_15_0, i_2_16_1, i_2_16_0, i_2_17_1, i_2_17_0,
         i_2_18_1, i_2_18_0, i_2_19_1, i_2_19_0, i_2_20_1, i_2_20_0, i_2_21_1,
         i_2_21_0, i_2_22_1, i_2_22_0, i_2_23_1, i_2_23_0, i_2_24_1, i_2_24_0,
         i_2_25_1, i_2_25_0, i_2_26_1, i_2_26_0, i_2_27_1, i_2_27_0, i_2_28_1,
         i_2_28_0, i_2_29_1, i_2_29_0, i_2_30_1, i_2_30_0, i_2_31_1, i_2_31_0,
         i_2_32_1, i_2_32_0, i_2_33_1, i_2_33_0, i_2_34_1, i_2_34_0, i_2_35_1,
         i_2_35_0, i_2_36_1, i_2_36_0, i_2_37_1, i_2_37_0, i_2_38_1, i_2_38_0,
         i_2_39_1, i_2_39_0, i_2_40_1, i_2_40_0, i_2_41_1, i_2_41_0, i_2_42_1,
         i_2_42_0, i_2_43_1, i_2_43_0, i_2_44_1, i_2_44_0, i_2_45_1, i_2_45_0,
         i_2_46_1, i_2_46_0, i_2_47_1, i_2_47_0, i_2_48_1, i_2_48_0, i_2_49_1,
         i_2_49_0, i_2_50_1, i_2_50_0, i_2_51_1, i_2_51_0, i_2_52_1, i_2_52_0,
         i_2_53_1, i_2_53_0, i_2_54_1, i_2_54_0, i_2_55_1, i_2_55_0, i_2_56_1,
         i_2_56_0, i_2_57_1, i_2_57_0, i_2_58_1, i_2_58_0, i_2_59_1, i_2_59_0,
         i_2_60_1, i_2_60_0, i_2_61_1, i_2_61_0, i_2_62_1, i_2_62_0, i_2_63_1,
         i_2_63_0;
  output o_2_0_1, o_2_0_0, o_2_1_1, o_2_1_0, o_2_2_1, o_2_2_0, o_2_3_1,
         o_2_3_0, o_2_4_1, o_2_4_0, o_2_5_1, o_2_5_0, o_2_6_1, o_2_6_0,
         o_2_7_1, o_2_7_0, o_2_8_1, o_2_8_0, o_2_9_1, o_2_9_0, o_2_10_1,
         o_2_10_0, o_2_11_1, o_2_11_0, o_2_12_1, o_2_12_0, o_2_13_1, o_2_13_0,
         o_2_14_1, o_2_14_0, o_2_15_1, o_2_15_0, o_2_16_1, o_2_16_0, o_2_17_1,
         o_2_17_0, o_2_18_1, o_2_18_0, o_2_19_1, o_2_19_0, o_2_20_1, o_2_20_0,
         o_2_21_1, o_2_21_0, o_2_22_1, o_2_22_0, o_2_23_1, o_2_23_0, o_2_24_1,
         o_2_24_0, o_2_25_1, o_2_25_0, o_2_26_1, o_2_26_0, o_2_27_1, o_2_27_0,
         o_2_28_1, o_2_28_0, o_2_29_1, o_2_29_0, o_2_30_1, o_2_30_0, o_2_31_1,
         o_2_31_0;


  kernel_2_0_1 k_2_0_1 ( .i_2_0_19_1(i_2_19_1), .i_2_0_19_0(i_2_19_0), 
        .i_2_0_41_1(i_2_41_1), .i_2_0_41_0(i_2_41_0), .i_2_0_48_1(i_2_48_1), 
        .i_2_0_48_0(i_2_48_0), .o_2_0_0_1(o_2_0_1) );
  kernel_2_0_0 k_2_0_0 ( .i_2_0_19_1(i_2_19_1), .i_2_0_19_0(i_2_19_0), 
        .i_2_0_41_1(i_2_41_1), .i_2_0_41_0(i_2_41_0), .i_2_0_48_1(i_2_48_1), 
        .i_2_0_48_0(i_2_48_0), .o_2_0_0_0(o_2_0_0) );
  kernel_2_1_1 k_2_1_1 ( .i_2_1_14_1(i_2_14_1), .i_2_1_14_0(i_2_14_0), 
        .i_2_1_36_1(i_2_36_1), .i_2_1_36_0(i_2_36_0), .i_2_1_60_1(i_2_60_1), 
        .i_2_1_60_0(i_2_60_0), .o_2_1_0_1(o_2_1_1) );
  kernel_2_1_0 k_2_1_0 ( .i_2_1_14_1(i_2_14_1), .i_2_1_14_0(i_2_14_0), 
        .i_2_1_36_1(i_2_36_1), .i_2_1_36_0(i_2_36_0), .i_2_1_60_1(i_2_60_1), 
        .i_2_1_60_0(i_2_60_0), .o_2_1_0_0(o_2_1_0) );
  kernel_2_2_1 k_2_2_1 ( .i_2_2_24_1(i_2_24_1), .i_2_2_24_0(i_2_24_0), 
        .i_2_2_34_1(i_2_34_1), .i_2_2_34_0(i_2_34_0), .i_2_2_57_1(i_2_57_1), 
        .i_2_2_57_0(i_2_57_0), .o_2_2_0_1(o_2_2_1) );
  kernel_2_2_0 k_2_2_0 ( .i_2_2_24_1(i_2_24_1), .i_2_2_24_0(i_2_24_0), 
        .i_2_2_34_1(i_2_34_1), .i_2_2_34_0(i_2_34_0), .i_2_2_57_1(i_2_57_1), 
        .i_2_2_57_0(i_2_57_0), .o_2_2_0_0(o_2_2_0) );
  kernel_2_4_1 k_2_4_1 ( .i_2_4_6_1(i_2_6_1), .i_2_4_6_0(i_2_6_0), 
        .i_2_4_44_1(i_2_44_1), .i_2_4_44_0(i_2_44_0), .i_2_4_59_1(i_2_59_1), 
        .i_2_4_59_0(i_2_59_0), .o_2_4_0_1(o_2_4_1) );
  kernel_2_4_0 k_2_4_0 ( .i_2_4_6_1(i_2_6_1), .i_2_4_6_0(i_2_6_0), 
        .i_2_4_44_1(i_2_44_1), .i_2_4_44_0(i_2_44_0), .i_2_4_59_1(i_2_59_1), 
        .i_2_4_59_0(i_2_59_0), .o_2_4_0_0(o_2_4_0) );
  kernel_2_5_1 k_2_5_1 ( .i_2_5_5_1(i_2_5_1), .i_2_5_5_0(i_2_5_0), 
        .i_2_5_13_1(i_2_13_1), .i_2_5_13_0(i_2_13_0), .i_2_5_42_1(i_2_42_1), 
        .i_2_5_42_0(i_2_42_0), .o_2_5_0_1(o_2_5_1) );
  kernel_2_5_0 k_2_5_0 ( .i_2_5_5_1(i_2_5_1), .i_2_5_5_0(i_2_5_0), 
        .i_2_5_13_1(i_2_13_1), .i_2_5_13_0(i_2_13_0), .i_2_5_42_1(i_2_42_1), 
        .i_2_5_42_0(i_2_42_0), .o_2_5_0_0(o_2_5_0) );
  kernel_2_6_1 k_2_6_1 ( .i_2_6_16_1(i_2_16_1), .i_2_6_16_0(i_2_16_0), 
        .i_2_6_21_1(i_2_21_1), .i_2_6_21_0(i_2_21_0), .i_2_6_43_1(i_2_43_1), 
        .i_2_6_43_0(i_2_43_0), .o_2_6_0_1(o_2_6_1) );
  kernel_2_6_0 k_2_6_0 ( .i_2_6_16_1(i_2_16_1), .i_2_6_16_0(i_2_16_0), 
        .i_2_6_21_1(i_2_21_1), .i_2_6_21_0(i_2_21_0), .i_2_6_43_1(i_2_43_1), 
        .i_2_6_43_0(i_2_43_0), .o_2_6_0_0(o_2_6_0) );
  kernel_2_7_1 k_2_7_1 ( .i_2_7_10_1(i_2_10_1), .i_2_7_10_0(i_2_10_0), 
        .i_2_7_30_1(1'b0), .i_2_7_30_0(1'b0), .i_2_7_35_1(i_2_35_1), 
        .i_2_7_35_0(i_2_35_0), .o_2_7_0_1(o_2_7_1) );
  kernel_2_7_0 k_2_7_0 ( .i_2_7_10_1(i_2_10_1), .i_2_7_10_0(i_2_10_0), 
        .i_2_7_30_1(i_2_30_1), .i_2_7_30_0(i_2_30_0), .i_2_7_35_1(i_2_35_1), 
        .i_2_7_35_0(i_2_35_0), .o_2_7_0_0(o_2_7_0) );
  kernel_2_8_1 k_2_8_1 ( .i_2_8_27_1(i_2_27_1), .i_2_8_27_0(i_2_27_0), 
        .i_2_8_31_1(i_2_31_1), .i_2_8_31_0(i_2_31_0), .i_2_8_63_1(i_2_63_1), 
        .i_2_8_63_0(i_2_63_0), .o_2_8_0_1(o_2_8_1) );
  kernel_2_8_0 k_2_8_0 ( .i_2_8_27_1(i_2_27_1), .i_2_8_27_0(i_2_27_0), 
        .i_2_8_31_1(i_2_31_1), .i_2_8_31_0(i_2_31_0), .i_2_8_63_1(i_2_63_1), 
        .i_2_8_63_0(i_2_63_0), .o_2_8_0_0(o_2_8_0) );
  kernel_2_9_1 k_2_9_1 ( .i_2_9_0_1(i_2_0_1), .i_2_9_0_0(i_2_0_0), 
        .i_2_9_34_1(i_2_34_1), .i_2_9_34_0(i_2_34_0), .i_2_9_49_1(i_2_49_1), 
        .i_2_9_49_0(i_2_49_0), .o_2_9_0_1(o_2_9_1) );
  kernel_2_9_0 k_2_9_0 ( .i_2_9_0_1(i_2_0_1), .i_2_9_0_0(i_2_0_0), 
        .i_2_9_34_1(i_2_34_1), .i_2_9_34_0(i_2_34_0), .i_2_9_49_1(i_2_49_1), 
        .i_2_9_49_0(i_2_49_0), .o_2_9_0_0(o_2_9_0) );
  kernel_2_11_1 k_2_11_1 ( .i_2_11_23_1(i_2_23_1), .i_2_11_23_0(i_2_23_0), 
        .i_2_11_24_1(i_2_24_1), .i_2_11_24_0(i_2_24_0), .i_2_11_56_1(i_2_56_1), 
        .i_2_11_56_0(i_2_56_0), .o_2_11_0_1(o_2_11_1) );
  kernel_2_11_0 k_2_11_0 ( .i_2_11_23_1(i_2_23_1), .i_2_11_23_0(i_2_23_0), 
        .i_2_11_24_1(i_2_24_1), .i_2_11_24_0(i_2_24_0), .i_2_11_56_1(i_2_56_1), 
        .i_2_11_56_0(i_2_56_0), .o_2_11_0_0(o_2_11_0) );
  kernel_2_12_1 k_2_12_1 ( .i_2_12_11_1(i_2_11_1), .i_2_12_11_0(i_2_11_0), 
        .i_2_12_46_1(i_2_46_1), .i_2_12_46_0(i_2_46_0), .i_2_12_49_1(i_2_49_1), 
        .i_2_12_49_0(i_2_49_0), .o_2_12_0_1(o_2_12_1) );
  kernel_2_12_0 k_2_12_0 ( .i_2_12_11_1(i_2_11_1), .i_2_12_11_0(i_2_11_0), 
        .i_2_12_46_1(i_2_46_1), .i_2_12_46_0(i_2_46_0), .i_2_12_49_1(i_2_49_1), 
        .i_2_12_49_0(i_2_49_0), .o_2_12_0_0(o_2_12_0) );
  kernel_2_13_1 k_2_13_1 ( .i_2_13_1_1(i_2_1_1), .i_2_13_1_0(i_2_1_0), 
        .i_2_13_7_1(i_2_7_1), .i_2_13_7_0(i_2_7_0), .i_2_13_61_1(i_2_61_1), 
        .i_2_13_61_0(i_2_61_0), .o_2_13_0_1(o_2_13_1) );
  kernel_2_13_0 k_2_13_0 ( .i_2_13_1_1(i_2_1_1), .i_2_13_1_0(i_2_1_0), 
        .i_2_13_7_1(i_2_7_1), .i_2_13_7_0(i_2_7_0), .i_2_13_61_1(i_2_61_1), 
        .i_2_13_61_0(i_2_61_0), .o_2_13_0_0(o_2_13_0) );
  kernel_2_14_1 k_2_14_1 ( .i_2_14_31_1(i_2_31_1), .i_2_14_31_0(i_2_31_0), 
        .i_2_14_52_1(i_2_52_1), .i_2_14_52_0(i_2_52_0), .i_2_14_58_1(i_2_58_1), 
        .i_2_14_58_0(i_2_58_0), .o_2_14_0_1(o_2_14_1) );
  kernel_2_14_0 k_2_14_0 ( .i_2_14_31_1(i_2_31_1), .i_2_14_31_0(i_2_31_0), 
        .i_2_14_52_1(i_2_52_1), .i_2_14_52_0(i_2_52_0), .i_2_14_58_1(i_2_58_1), 
        .i_2_14_58_0(i_2_58_0), .o_2_14_0_0(o_2_14_0) );
  kernel_2_15_1 k_2_15_1 ( .i_2_15_24_1(i_2_24_1), .i_2_15_24_0(i_2_24_0), 
        .i_2_15_30_1(i_2_30_1), .i_2_15_30_0(i_2_30_0), .i_2_15_49_1(i_2_49_1), 
        .i_2_15_49_0(i_2_49_0), .o_2_15_0_1(o_2_15_1) );
  kernel_2_15_0 k_2_15_0 ( .i_2_15_24_1(i_2_24_1), .i_2_15_24_0(i_2_24_0), 
        .i_2_15_30_1(i_2_30_1), .i_2_15_30_0(i_2_30_0), .i_2_15_49_1(i_2_49_1), 
        .i_2_15_49_0(i_2_49_0), .o_2_15_0_0(o_2_15_0) );
  kernel_2_16_1 k_2_16_1 ( .i_2_16_7_1(i_2_7_1), .i_2_16_7_0(i_2_7_0), 
        .i_2_16_10_1(i_2_10_1), .i_2_16_10_0(i_2_10_0), .i_2_16_61_1(i_2_61_1), 
        .i_2_16_61_0(i_2_61_0), .o_2_16_0_1(o_2_16_1) );
  kernel_2_16_0 k_2_16_0 ( .i_2_16_7_1(i_2_7_1), .i_2_16_7_0(i_2_7_0), 
        .i_2_16_10_1(i_2_10_1), .i_2_16_10_0(i_2_10_0), .i_2_16_61_1(i_2_61_1), 
        .i_2_16_61_0(i_2_61_0), .o_2_16_0_0(o_2_16_0) );
  kernel_2_17_1 k_2_17_1 ( .i_2_17_10_1(i_2_10_1), .i_2_17_10_0(i_2_10_0), 
        .i_2_17_30_1(i_2_30_1), .i_2_17_30_0(i_2_30_0), .i_2_17_51_1(i_2_51_1), 
        .i_2_17_51_0(i_2_51_0), .o_2_17_0_1(o_2_17_1) );
  kernel_2_17_0 k_2_17_0 ( .i_2_17_10_1(i_2_10_1), .i_2_17_10_0(i_2_10_0), 
        .i_2_17_30_1(i_2_30_1), .i_2_17_30_0(i_2_30_0), .i_2_17_51_1(i_2_51_1), 
        .i_2_17_51_0(i_2_51_0), .o_2_17_0_0(o_2_17_0) );
  kernel_2_18_1 k_2_18_1 ( .i_2_18_48_1(i_2_48_1), .i_2_18_48_0(i_2_48_0), 
        .i_2_18_54_1(i_2_54_1), .i_2_18_54_0(i_2_54_0), .i_2_18_56_1(i_2_56_1), 
        .i_2_18_56_0(i_2_56_0), .o_2_18_0_1(o_2_18_1) );
  kernel_2_18_0 k_2_18_0 ( .i_2_18_48_1(i_2_48_1), .i_2_18_48_0(i_2_48_0), 
        .i_2_18_54_1(i_2_54_1), .i_2_18_54_0(i_2_54_0), .i_2_18_56_1(i_2_56_1), 
        .i_2_18_56_0(i_2_56_0), .o_2_18_0_0(o_2_18_0) );
  kernel_2_19_1 k_2_19_1 ( .i_2_19_3_1(i_2_3_1), .i_2_19_3_0(i_2_3_0), 
        .i_2_19_34_1(i_2_34_1), .i_2_19_34_0(i_2_34_0), .i_2_19_56_1(i_2_56_1), 
        .i_2_19_56_0(i_2_56_0), .o_2_19_0_1(o_2_19_1) );
  kernel_2_19_0 k_2_19_0 ( .i_2_19_3_1(i_2_3_1), .i_2_19_3_0(i_2_3_0), 
        .i_2_19_34_1(i_2_34_1), .i_2_19_34_0(i_2_34_0), .i_2_19_56_1(i_2_56_1), 
        .i_2_19_56_0(i_2_56_0), .o_2_19_0_0(o_2_19_0) );
  kernel_2_20_1 k_2_20_1 ( .i_2_20_1_1(i_2_1_1), .i_2_20_1_0(i_2_1_0), 
        .i_2_20_31_1(i_2_31_1), .i_2_20_31_0(i_2_31_0), .i_2_20_60_1(1'b0), 
        .i_2_20_60_0(1'b0), .o_2_20_0_1(o_2_20_1) );
  kernel_2_20_0 k_2_20_0 ( .i_2_20_1_1(i_2_1_1), .i_2_20_1_0(i_2_1_0), 
        .i_2_20_31_1(i_2_31_1), .i_2_20_31_0(i_2_31_0), .i_2_20_60_1(i_2_60_1), 
        .i_2_20_60_0(i_2_60_0), .o_2_20_0_0(o_2_20_0) );
  kernel_2_21_1 k_2_21_1 ( .i_2_21_4_1(i_2_4_1), .i_2_21_4_0(i_2_4_0), 
        .i_2_21_13_1(i_2_13_1), .i_2_21_13_0(i_2_13_0), .i_2_21_38_1(i_2_38_1), 
        .i_2_21_38_0(i_2_38_0), .o_2_21_0_1(o_2_21_1) );
  kernel_2_21_0 k_2_21_0 ( .i_2_21_4_1(i_2_4_1), .i_2_21_4_0(i_2_4_0), 
        .i_2_21_13_1(i_2_13_1), .i_2_21_13_0(i_2_13_0), .i_2_21_38_1(i_2_38_1), 
        .i_2_21_38_0(i_2_38_0), .o_2_21_0_0(o_2_21_0) );
  kernel_2_22_1 k_2_22_1 ( .i_2_22_30_1(i_2_30_1), .i_2_22_30_0(i_2_30_0), 
        .i_2_22_49_1(1'b0), .i_2_22_49_0(1'b0), .i_2_22_61_1(1'b0), 
        .i_2_22_61_0(1'b0), .o_2_22_0_1(o_2_22_1) );
  kernel_2_22_0 k_2_22_0 ( .i_2_22_30_1(i_2_30_1), .i_2_22_30_0(i_2_30_0), 
        .i_2_22_49_1(1'b0), .i_2_22_49_0(1'b0), .i_2_22_61_1(i_2_61_1), 
        .i_2_22_61_0(i_2_61_0), .o_2_22_0_0(o_2_22_0) );
  kernel_2_23_1 k_2_23_1 ( .i_2_23_16_1(i_2_16_1), .i_2_23_16_0(i_2_16_0), 
        .i_2_23_52_1(i_2_52_1), .i_2_23_52_0(i_2_52_0), .i_2_23_56_1(1'b0), 
        .i_2_23_56_0(1'b0), .o_2_23_0_1(o_2_23_1) );
  kernel_2_23_0 k_2_23_0 ( .i_2_23_16_1(i_2_16_1), .i_2_23_16_0(i_2_16_0), 
        .i_2_23_52_1(i_2_52_1), .i_2_23_52_0(i_2_52_0), .i_2_23_56_1(i_2_56_1), 
        .i_2_23_56_0(i_2_56_0), .o_2_23_0_0(o_2_23_0) );
  kernel_2_24_1 k_2_24_1 ( .i_2_24_19_1(i_2_19_1), .i_2_24_19_0(i_2_19_0), 
        .i_2_24_24_1(i_2_24_1), .i_2_24_24_0(i_2_24_0), .i_2_24_50_1(1'b0), 
        .i_2_24_50_0(1'b0), .o_2_24_0_1(o_2_24_1) );
  kernel_2_24_0 k_2_24_0 ( .i_2_24_19_1(i_2_19_1), .i_2_24_19_0(i_2_19_0), 
        .i_2_24_24_1(i_2_24_1), .i_2_24_24_0(i_2_24_0), .i_2_24_50_1(i_2_50_1), 
        .i_2_24_50_0(1'b0), .o_2_24_0_0(o_2_24_0) );
  kernel_2_25_1 k_2_25_1 ( .i_2_25_17_1(i_2_17_1), .i_2_25_17_0(i_2_17_0), 
        .i_2_25_26_1(i_2_26_1), .i_2_25_26_0(i_2_26_0), .i_2_25_51_1(1'b0), 
        .i_2_25_51_0(1'b0), .o_2_25_0_1(o_2_25_1) );
  kernel_2_25_0 k_2_25_0 ( .i_2_25_17_1(i_2_17_1), .i_2_25_17_0(i_2_17_0), 
        .i_2_25_26_1(i_2_26_1), .i_2_25_26_0(i_2_26_0), .i_2_25_51_1(1'b0), 
        .i_2_25_51_0(1'b0), .o_2_25_0_0(o_2_25_0) );
  kernel_2_26_1 k_2_26_1 ( .i_2_26_33_1(i_2_33_1), .i_2_26_33_0(i_2_33_0), 
        .i_2_26_44_1(i_2_44_1), .i_2_26_44_0(i_2_44_0), .i_2_26_47_1(i_2_47_1), 
        .i_2_26_47_0(i_2_47_0), .o_2_26_0_1(o_2_26_1) );
  kernel_2_26_0 k_2_26_0 ( .i_2_26_33_1(i_2_33_1), .i_2_26_33_0(i_2_33_0), 
        .i_2_26_44_1(i_2_44_1), .i_2_26_44_0(i_2_44_0), .i_2_26_47_1(i_2_47_1), 
        .i_2_26_47_0(i_2_47_0), .o_2_26_0_0(o_2_26_0) );
  kernel_2_27_1 k_2_27_1 ( .i_2_27_30_1(i_2_30_1), .i_2_27_30_0(i_2_30_0), 
        .i_2_27_46_1(i_2_46_1), .i_2_27_46_0(i_2_46_0), .i_2_27_54_1(i_2_54_1), 
        .i_2_27_54_0(i_2_54_0), .o_2_27_0_1(o_2_27_1) );
  kernel_2_27_0 k_2_27_0 ( .i_2_27_30_1(i_2_30_1), .i_2_27_30_0(i_2_30_0), 
        .i_2_27_46_1(i_2_46_1), .i_2_27_46_0(i_2_46_0), .i_2_27_54_1(i_2_54_1), 
        .i_2_27_54_0(i_2_54_0), .o_2_27_0_0(o_2_27_0) );
  kernel_2_28_1 k_2_28_1 ( .i_2_28_12_1(i_2_12_1), .i_2_28_12_0(i_2_12_0), 
        .i_2_28_28_1(i_2_28_1), .i_2_28_28_0(i_2_28_0), .i_2_28_39_1(i_2_39_1), 
        .i_2_28_39_0(i_2_39_0), .o_2_28_0_1(o_2_28_1) );
  kernel_2_28_0 k_2_28_0 ( .i_2_28_12_1(i_2_12_1), .i_2_28_12_0(i_2_12_0), 
        .i_2_28_28_1(i_2_28_1), .i_2_28_28_0(i_2_28_0), .i_2_28_39_1(i_2_39_1), 
        .i_2_28_39_0(i_2_39_0), .o_2_28_0_0(o_2_28_0) );
  kernel_2_29_1 k_2_29_1 ( .i_2_29_21_1(i_2_21_1), .i_2_29_21_0(i_2_21_0), 
        .i_2_29_25_1(i_2_25_1), .i_2_29_25_0(i_2_25_0), .i_2_29_45_1(i_2_45_1), 
        .i_2_29_45_0(i_2_45_0), .o_2_29_0_1(o_2_29_1) );
  kernel_2_29_0 k_2_29_0 ( .i_2_29_21_1(i_2_21_1), .i_2_29_21_0(i_2_21_0), 
        .i_2_29_25_1(i_2_25_1), .i_2_29_25_0(i_2_25_0), .i_2_29_45_1(i_2_45_1), 
        .i_2_29_45_0(i_2_45_0), .o_2_29_0_0(o_2_29_0) );
  kernel_2_30_1 k_2_30_1 ( .i_2_30_35_1(i_2_35_1), .i_2_30_35_0(i_2_35_0), 
        .i_2_30_36_1(i_2_36_1), .i_2_30_36_0(i_2_36_0), .i_2_30_43_1(i_2_43_1), 
        .i_2_30_43_0(i_2_43_0), .o_2_30_0_1(o_2_30_1) );
  kernel_2_30_0 k_2_30_0 ( .i_2_30_35_1(i_2_35_1), .i_2_30_35_0(i_2_35_0), 
        .i_2_30_36_1(i_2_36_1), .i_2_30_36_0(i_2_36_0), .i_2_30_43_1(i_2_43_1), 
        .i_2_30_43_0(i_2_43_0), .o_2_30_0_0(o_2_30_0) );
  kernel_2_31_1 k_2_31_1 ( .i_2_31_9_1(i_2_9_1), .i_2_31_9_0(i_2_9_0), 
        .i_2_31_36_1(i_2_36_1), .i_2_31_36_0(i_2_36_0), .i_2_31_38_1(i_2_38_1), 
        .i_2_31_38_0(i_2_38_0), .o_2_31_0_1(o_2_31_1) );
  kernel_2_31_0 k_2_31_0 ( .i_2_31_9_1(i_2_9_1), .i_2_31_9_0(i_2_9_0), 
        .i_2_31_36_1(i_2_36_1), .i_2_31_36_0(i_2_36_0), .i_2_31_38_1(i_2_38_1), 
        .i_2_31_38_0(i_2_38_0), .o_2_31_0_0(o_2_31_0) );
endmodule


module kernel_3_0_1 ( i_3_0_2_1, i_3_0_2_0, i_3_0_15_1, i_3_0_15_0, i_3_0_24_1, 
        i_3_0_24_0, o_3_0_0_1 );
  input i_3_0_2_1, i_3_0_2_0, i_3_0_15_1, i_3_0_15_0, i_3_0_24_1, i_3_0_24_0;
  output o_3_0_0_1;
  wire   n1, n2, n3, n4, n5;

  NOR2X1 U3 ( .A(i_3_0_24_1), .B(n3), .Y(o_3_0_0_1) );
  AOI22X1 U4 ( .A(n4), .B(i_3_0_15_0), .C(i_3_0_15_1), .D(n2), .Y(n3) );
  AOI21X1 U5 ( .A(i_3_0_24_0), .B(n5), .C(i_3_0_2_1), .Y(n4) );
  NAND2X1 U6 ( .A(n1), .B(i_3_0_15_1), .Y(n5) );
  INVX1 U1 ( .A(i_3_0_2_0), .Y(n1) );
  INVX1 U2 ( .A(i_3_0_24_0), .Y(n2) );
endmodule


module kernel_3_0_0 ( i_3_0_2_1, i_3_0_2_0, i_3_0_15_1, i_3_0_15_0, i_3_0_24_1, 
        i_3_0_24_0, o_3_0_0_0 );
  input i_3_0_2_1, i_3_0_2_0, i_3_0_15_1, i_3_0_15_0, i_3_0_24_1, i_3_0_24_0;
  output o_3_0_0_0;
  wire   n1, n2, n3, n4, n5, n6, n7;

  AOI21X1 U3 ( .A(n3), .B(n4), .C(i_3_0_24_1), .Y(o_3_0_0_0) );
  NAND3X1 U4 ( .A(i_3_0_15_1), .B(i_3_0_15_0), .C(n5), .Y(n4) );
  AOI21X1 U5 ( .A(i_3_0_24_0), .B(n1), .C(i_3_0_2_1), .Y(n5) );
  NAND2X1 U6 ( .A(n6), .B(n7), .Y(n3) );
  OAI21X1 U7 ( .A(i_3_0_2_0), .B(n2), .C(i_3_0_24_0), .Y(n7) );
  XNOR2X1 U8 ( .A(i_3_0_15_0), .B(i_3_0_2_1), .Y(n6) );
  INVX1 U1 ( .A(i_3_0_15_1), .Y(n2) );
  INVX1 U2 ( .A(i_3_0_2_0), .Y(n1) );
endmodule


module kernel_3_1_1 ( i_3_1_2_1, i_3_1_2_0, i_3_1_15_1, i_3_1_15_0, i_3_1_19_1, 
        i_3_1_19_0, o_3_1_0_1 );
  input i_3_1_2_1, i_3_1_2_0, i_3_1_15_1, i_3_1_15_0, i_3_1_19_1, i_3_1_19_0;
  output o_3_1_0_1;
  wire   n1, n2, n3, n4, n5;

  NOR3X1 U3 ( .A(n3), .B(i_3_1_19_1), .C(i_3_1_15_1), .Y(o_3_1_0_1) );
  OAI21X1 U4 ( .A(n1), .B(n2), .C(n4), .Y(n3) );
  OAI21X1 U5 ( .A(i_3_1_19_0), .B(i_3_1_15_0), .C(n5), .Y(n4) );
  NOR2X1 U6 ( .A(i_3_1_2_1), .B(i_3_1_2_0), .Y(n5) );
  INVX1 U1 ( .A(i_3_1_19_0), .Y(n2) );
  INVX1 U2 ( .A(i_3_1_15_0), .Y(n1) );
endmodule


module kernel_3_1_0 ( i_3_1_2_1, i_3_1_2_0, i_3_1_15_1, i_3_1_15_0, i_3_1_19_1, 
        i_3_1_19_0, o_3_1_0_0 );
  input i_3_1_2_1, i_3_1_2_0, i_3_1_15_1, i_3_1_15_0, i_3_1_19_1, i_3_1_19_0;
  output o_3_1_0_0;
  wire   n1, n2, n3, n4, n5, n6, n7;

  OAI21X1 U3 ( .A(i_3_1_19_1), .B(n2), .C(n3), .Y(o_3_1_0_0) );
  NAND3X1 U4 ( .A(n4), .B(n1), .C(n5), .Y(n3) );
  AOI22X1 U5 ( .A(i_3_1_15_1), .B(n5), .C(n6), .D(n1), .Y(n2) );
  OAI21X1 U6 ( .A(n5), .B(n4), .C(n7), .Y(n6) );
  NAND2X1 U7 ( .A(i_3_1_19_0), .B(i_3_1_15_0), .Y(n7) );
  NOR2X1 U8 ( .A(i_3_1_19_0), .B(i_3_1_15_0), .Y(n5) );
  INVX1 U1 ( .A(i_3_1_15_1), .Y(n1) );
  OR2X1 U2 ( .A(i_3_1_2_1), .B(i_3_1_2_0), .Y(n4) );
endmodule


module kernel_3_2_1 ( i_3_2_8_1, i_3_2_8_0, i_3_2_20_1, i_3_2_20_0, i_3_2_23_1, 
        i_3_2_23_0, o_3_2_0_1 );
  input i_3_2_8_1, i_3_2_8_0, i_3_2_20_1, i_3_2_20_0, i_3_2_23_1, i_3_2_23_0;
  output o_3_2_0_1;
  wire   n1, n2, n3, n4, n5, n6, n7, n8;

  OAI21X1 U5 ( .A(n3), .B(n2), .C(n4), .Y(o_3_2_0_1) );
  AOI22X1 U6 ( .A(n5), .B(i_3_2_8_1), .C(i_3_2_23_1), .D(n6), .Y(n4) );
  NAND3X1 U7 ( .A(n7), .B(n2), .C(n3), .Y(n6) );
  NOR2X1 U8 ( .A(i_3_2_20_0), .B(i_3_2_8_0), .Y(n7) );
  NOR3X1 U9 ( .A(i_3_2_23_0), .B(i_3_2_8_1), .C(n8), .Y(n3) );
  INVX1 U1 ( .A(n7), .Y(n1) );
  AND2X1 U2 ( .A(n1), .B(i_3_2_23_0), .Y(n5) );
  INVX1 U3 ( .A(i_3_2_20_1), .Y(n2) );
  AND2X1 U4 ( .A(i_3_2_8_0), .B(i_3_2_20_0), .Y(n8) );
endmodule


module kernel_3_2_0 ( i_3_2_8_1, i_3_2_8_0, i_3_2_20_1, i_3_2_20_0, i_3_2_23_1, 
        i_3_2_23_0, o_3_2_0_0 );
  input i_3_2_8_1, i_3_2_8_0, i_3_2_20_1, i_3_2_20_0, i_3_2_23_1, i_3_2_23_0;
  output o_3_2_0_0;
  wire   n2, n3, n4, n5, n6, n7, n8, n9, n10, n11, n12, n13, n14, n15, n16,
         n17, n18, n19, n20, n21, n22, n23, n24, n25, n26, n27;

  OR2X2 U1 ( .A(n19), .B(n8), .Y(n13) );
  AOI22X1 U10 ( .A(n5), .B(n10), .C(n11), .D(n12), .Y(n9) );
  NAND3X1 U11 ( .A(n13), .B(n14), .C(n15), .Y(n11) );
  AOI22X1 U12 ( .A(i_3_2_8_1), .B(n16), .C(n4), .D(n17), .Y(n15) );
  NAND3X1 U13 ( .A(n18), .B(n19), .C(n20), .Y(n16) );
  NAND2X1 U14 ( .A(i_3_2_23_0), .B(n21), .Y(n20) );
  OAI21X1 U15 ( .A(i_3_2_20_1), .B(n4), .C(n7), .Y(n21) );
  NAND3X1 U16 ( .A(n6), .B(n8), .C(n4), .Y(n18) );
  NAND3X1 U17 ( .A(n8), .B(n3), .C(n23), .Y(n14) );
  OAI21X1 U18 ( .A(i_3_2_23_1), .B(n6), .C(n24), .Y(n23) );
  NAND3X1 U19 ( .A(i_3_2_23_1), .B(n6), .C(n22), .Y(n24) );
  NOR2X1 U20 ( .A(i_3_2_20_0), .B(i_3_2_8_0), .Y(n22) );
  NAND3X1 U21 ( .A(n25), .B(n26), .C(n2), .Y(n10) );
  OAI21X1 U22 ( .A(n8), .B(n27), .C(n19), .Y(n17) );
  NAND2X1 U23 ( .A(i_3_2_23_1), .B(i_3_2_20_1), .Y(n19) );
  XNOR2X1 U24 ( .A(n3), .B(i_3_2_20_1), .Y(n27) );
  NAND3X1 U25 ( .A(n8), .B(n7), .C(n6), .Y(n26) );
  NAND2X1 U26 ( .A(i_3_2_23_1), .B(i_3_2_8_1), .Y(n25) );
  NAND2X1 U27 ( .A(i_3_2_8_0), .B(i_3_2_20_0), .Y(n12) );
  INVX1 U2 ( .A(n22), .Y(n4) );
  INVX1 U3 ( .A(i_3_2_23_0), .Y(n8) );
  INVX1 U4 ( .A(i_3_2_8_1), .Y(n3) );
  INVX1 U5 ( .A(n17), .Y(n2) );
  INVX1 U6 ( .A(i_3_2_23_1), .Y(n7) );
  INVX1 U7 ( .A(i_3_2_20_1), .Y(n6) );
  INVX1 U8 ( .A(n9), .Y(o_3_2_0_0) );
  INVX1 U9 ( .A(n12), .Y(n5) );
endmodule


module kernel_3_3_1 ( i_3_3_20_1, i_3_3_20_0, i_3_3_23_1, i_3_3_23_0, 
        i_3_3_29_1, i_3_3_29_0, o_3_3_0_1 );
  input i_3_3_20_1, i_3_3_20_0, i_3_3_23_1, i_3_3_23_0, i_3_3_29_1, i_3_3_29_0;
  output o_3_3_0_1;
  wire   n1, n2, n3, n4, n5, n6;

  NAND2X1 U2 ( .A(n2), .B(n3), .Y(o_3_3_0_1) );
  NAND3X1 U3 ( .A(i_3_3_20_1), .B(n4), .C(i_3_3_29_0), .Y(n3) );
  OAI21X1 U4 ( .A(i_3_3_23_0), .B(n1), .C(i_3_3_23_1), .Y(n4) );
  NAND2X1 U5 ( .A(i_3_3_29_1), .B(n5), .Y(n2) );
  NAND3X1 U6 ( .A(i_3_3_23_1), .B(n1), .C(n6), .Y(n5) );
  NOR2X1 U7 ( .A(i_3_3_29_0), .B(i_3_3_20_1), .Y(n6) );
  INVX1 U1 ( .A(i_3_3_20_0), .Y(n1) );
endmodule


module kernel_3_3_0 ( i_3_3_20_1, i_3_3_20_0, i_3_3_23_1, i_3_3_23_0, 
        i_3_3_29_1, i_3_3_29_0, o_3_3_0_0 );
  input i_3_3_20_1, i_3_3_20_0, i_3_3_23_1, i_3_3_23_0, i_3_3_29_1, i_3_3_29_0;
  output o_3_3_0_0;
  wire   n1, n2, n3, n4, n5, n6, n7, n8, n9, n10, n11, n12, n13, n14, n15, n16
;

  OAI21X1 U6 ( .A(n6), .B(n5), .C(n7), .Y(o_3_3_0_0) );
  AOI21X1 U7 ( .A(n8), .B(n5), .C(n9), .Y(n7) );
  NOR3X1 U8 ( .A(n10), .B(i_3_3_23_1), .C(i_3_3_23_0), .Y(n9) );
  NAND2X1 U9 ( .A(i_3_3_29_1), .B(i_3_3_20_0), .Y(n10) );
  OAI21X1 U10 ( .A(n11), .B(n1), .C(n12), .Y(n8) );
  NAND3X1 U11 ( .A(i_3_3_23_1), .B(i_3_3_29_1), .C(n13), .Y(n12) );
  NOR2X1 U12 ( .A(i_3_3_20_1), .B(i_3_3_20_0), .Y(n13) );
  AOI21X1 U13 ( .A(i_3_3_20_0), .B(n4), .C(n3), .Y(n11) );
  AOI21X1 U14 ( .A(i_3_3_20_1), .B(i_3_3_29_1), .C(n14), .Y(n6) );
  OAI21X1 U15 ( .A(n15), .B(n3), .C(n16), .Y(n14) );
  OAI21X1 U16 ( .A(i_3_3_20_0), .B(n3), .C(n1), .Y(n16) );
  AOI22X1 U17 ( .A(i_3_3_20_1), .B(n2), .C(i_3_3_23_0), .D(i_3_3_20_0), .Y(n15) );
  INVX1 U1 ( .A(i_3_3_20_0), .Y(n2) );
  INVX1 U2 ( .A(i_3_3_23_0), .Y(n4) );
  INVX1 U3 ( .A(i_3_3_23_1), .Y(n3) );
  INVX1 U4 ( .A(i_3_3_20_1), .Y(n1) );
  INVX1 U5 ( .A(i_3_3_29_0), .Y(n5) );
endmodule


module kernel_3_4_1 ( i_3_4_4_1, i_3_4_4_0, i_3_4_12_1, i_3_4_12_0, i_3_4_27_1, 
        i_3_4_27_0, o_3_4_0_1 );
  input i_3_4_4_1, i_3_4_4_0, i_3_4_12_1, i_3_4_12_0, i_3_4_27_1, i_3_4_27_0;
  output o_3_4_0_1;


  NOR2X1 U1 ( .A(i_3_4_12_1), .B(i_3_4_12_0), .Y(o_3_4_0_1) );
endmodule


module kernel_3_4_0 ( i_3_4_4_1, i_3_4_4_0, i_3_4_12_1, i_3_4_12_0, i_3_4_27_1, 
        i_3_4_27_0, o_3_4_0_0 );
  input i_3_4_4_1, i_3_4_4_0, i_3_4_12_1, i_3_4_12_0, i_3_4_27_1, i_3_4_27_0;
  output o_3_4_0_0;
  wire   n1, n2, n3, n4, n5;

  AOI21X1 U3 ( .A(n2), .B(n3), .C(i_3_4_12_1), .Y(o_3_4_0_0) );
  NAND3X1 U4 ( .A(i_3_4_27_0), .B(n1), .C(i_3_4_27_1), .Y(n3) );
  NOR3X1 U5 ( .A(n5), .B(i_3_4_27_1), .C(i_3_4_27_0), .Y(n4) );
  NAND2X1 U6 ( .A(i_3_4_4_1), .B(i_3_4_4_0), .Y(n5) );
  OR2X1 U1 ( .A(i_3_4_12_0), .B(n4), .Y(n2) );
  INVX1 U2 ( .A(i_3_4_4_1), .Y(n1) );
endmodule


module kernel_3_5_1 ( i_3_5_13_1, i_3_5_13_0, i_3_5_25_1, i_3_5_25_0, 
        i_3_5_27_1, i_3_5_27_0, o_3_5_0_1 );
  input i_3_5_13_1, i_3_5_13_0, i_3_5_25_1, i_3_5_25_0, i_3_5_27_1, i_3_5_27_0;
  output o_3_5_0_1;
  wire   n1, n2, n3, n4, n5, n6, n7, n8, n9;

  AOI21X1 U5 ( .A(n5), .B(n6), .C(n4), .Y(o_3_5_0_1) );
  NAND3X1 U6 ( .A(i_3_5_13_0), .B(n2), .C(i_3_5_13_1), .Y(n6) );
  NAND2X1 U7 ( .A(i_3_5_27_0), .B(n7), .Y(n5) );
  NAND3X1 U8 ( .A(n8), .B(n1), .C(n9), .Y(n7) );
  NAND2X1 U9 ( .A(i_3_5_13_0), .B(n3), .Y(n9) );
  OAI21X1 U10 ( .A(i_3_5_13_0), .B(n3), .C(n2), .Y(n8) );
  INVX1 U1 ( .A(i_3_5_13_1), .Y(n1) );
  INVX1 U2 ( .A(i_3_5_25_0), .Y(n3) );
  INVX1 U3 ( .A(i_3_5_25_1), .Y(n2) );
  INVX1 U4 ( .A(i_3_5_27_1), .Y(n4) );
endmodule


module kernel_3_5_0 ( i_3_5_13_1, i_3_5_13_0, i_3_5_25_1, i_3_5_25_0, 
        i_3_5_27_1, i_3_5_27_0, o_3_5_0_0 );
  input i_3_5_13_1, i_3_5_13_0, i_3_5_25_1, i_3_5_25_0, i_3_5_27_1, i_3_5_27_0;
  output o_3_5_0_0;
  wire   n1, n2, n3, n4, n5, n6, n7, n8, n9, n10, n11, n12, n13;

  OAI21X1 U6 ( .A(n1), .B(n6), .C(n7), .Y(n5) );
  AOI21X1 U7 ( .A(i_3_5_27_0), .B(n8), .C(n9), .Y(n7) );
  NOR3X1 U8 ( .A(n10), .B(i_3_5_13_1), .C(n2), .Y(n9) );
  NAND2X1 U9 ( .A(n4), .B(n3), .Y(n10) );
  OAI21X1 U10 ( .A(n6), .B(n4), .C(n11), .Y(n8) );
  AOI21X1 U11 ( .A(i_3_5_13_1), .B(i_3_5_13_0), .C(n12), .Y(n11) );
  NOR3X1 U12 ( .A(n13), .B(i_3_5_13_0), .C(n3), .Y(n12) );
  NAND2X1 U13 ( .A(n1), .B(n4), .Y(n13) );
  XNOR2X1 U14 ( .A(n3), .B(i_3_5_13_0), .Y(n6) );
  INVX1 U1 ( .A(i_3_5_13_0), .Y(n2) );
  INVX1 U2 ( .A(i_3_5_25_1), .Y(n3) );
  AND2X1 U3 ( .A(i_3_5_27_1), .B(n5), .Y(o_3_5_0_0) );
  INVX1 U4 ( .A(i_3_5_13_1), .Y(n1) );
  INVX1 U5 ( .A(i_3_5_25_0), .Y(n4) );
endmodule


module kernel_3_6_1 ( i_3_6_15_1, i_3_6_15_0, i_3_6_16_1, i_3_6_16_0, 
        i_3_6_27_1, i_3_6_27_0, o_3_6_0_1 );
  input i_3_6_15_1, i_3_6_15_0, i_3_6_16_1, i_3_6_16_0, i_3_6_27_1, i_3_6_27_0;
  output o_3_6_0_1;
  wire   n1, n2, n3, n4, n5, n6;

  NAND3X1 U3 ( .A(n2), .B(n3), .C(n4), .Y(o_3_6_0_1) );
  AOI21X1 U4 ( .A(i_3_6_16_1), .B(n5), .C(i_3_6_27_1), .Y(n4) );
  NAND2X1 U5 ( .A(i_3_6_27_0), .B(i_3_6_15_1), .Y(n3) );
  OAI21X1 U6 ( .A(i_3_6_15_1), .B(i_3_6_27_0), .C(n1), .Y(n2) );
  AOI21X1 U7 ( .A(i_3_6_15_0), .B(i_3_6_16_0), .C(i_3_6_16_1), .Y(n6) );
  OR2X1 U1 ( .A(i_3_6_15_0), .B(i_3_6_16_0), .Y(n5) );
  INVX1 U2 ( .A(n6), .Y(n1) );
endmodule


module kernel_3_6_0 ( i_3_6_15_1, i_3_6_15_0, i_3_6_16_1, i_3_6_16_0, 
        i_3_6_27_1, i_3_6_27_0, o_3_6_0_0 );
  input i_3_6_15_1, i_3_6_15_0, i_3_6_16_1, i_3_6_16_0, i_3_6_27_1, i_3_6_27_0;
  output o_3_6_0_0;
  wire   n1, n2, n3, n4, n5, n6, n7, n8, n9, n10, n11, n12, n13, n14, n15, n16
;

  OAI21X1 U6 ( .A(n4), .B(n5), .C(n6), .Y(o_3_6_0_0) );
  OAI21X1 U7 ( .A(n7), .B(n1), .C(n4), .Y(n6) );
  AOI21X1 U8 ( .A(i_3_6_15_1), .B(i_3_6_16_1), .C(i_3_6_27_1), .Y(n8) );
  XOR2X1 U9 ( .A(n3), .B(n9), .Y(n7) );
  AOI21X1 U10 ( .A(i_3_6_27_1), .B(n9), .C(n10), .Y(n5) );
  OAI21X1 U11 ( .A(i_3_6_16_1), .B(n11), .C(n12), .Y(n10) );
  NAND2X1 U12 ( .A(i_3_6_16_1), .B(n13), .Y(n12) );
  OAI21X1 U13 ( .A(n2), .B(n3), .C(n14), .Y(n13) );
  NAND3X1 U14 ( .A(n2), .B(n3), .C(n15), .Y(n14) );
  AOI22X1 U15 ( .A(n16), .B(n2), .C(i_3_6_15_1), .D(n3), .Y(n11) );
  OAI21X1 U16 ( .A(i_3_6_27_1), .B(n15), .C(n3), .Y(n16) );
  NOR2X1 U17 ( .A(i_3_6_15_0), .B(i_3_6_16_0), .Y(n15) );
  INVX1 U1 ( .A(i_3_6_27_0), .Y(n3) );
  INVX1 U2 ( .A(i_3_6_15_1), .Y(n2) );
  OR2X1 U3 ( .A(i_3_6_16_1), .B(i_3_6_15_1), .Y(n9) );
  AND2X1 U4 ( .A(i_3_6_16_0), .B(i_3_6_15_0), .Y(n4) );
  INVX1 U5 ( .A(n8), .Y(n1) );
endmodule


module kernel_3_7_1 ( i_3_7_0_1, i_3_7_0_0, i_3_7_1_1, i_3_7_1_0, i_3_7_4_1, 
        i_3_7_4_0, o_3_7_0_1 );
  input i_3_7_0_1, i_3_7_0_0, i_3_7_1_1, i_3_7_1_0, i_3_7_4_1, i_3_7_4_0;
  output o_3_7_0_1;
  wire   n1, n2, n3, n4, n5, n6, n7, n8;

  OAI21X1 U4 ( .A(i_3_7_1_1), .B(n3), .C(n4), .Y(o_3_7_0_1) );
  AOI22X1 U5 ( .A(n5), .B(n6), .C(n7), .D(n2), .Y(n4) );
  NAND2X1 U6 ( .A(i_3_7_1_1), .B(n3), .Y(n7) );
  XNOR2X1 U7 ( .A(i_3_7_1_0), .B(i_3_7_4_0), .Y(n6) );
  AOI21X1 U8 ( .A(n1), .B(i_3_7_1_1), .C(i_3_7_0_1), .Y(n5) );
  OAI21X1 U9 ( .A(i_3_7_0_0), .B(i_3_7_4_1), .C(n3), .Y(n8) );
  INVX1 U1 ( .A(i_3_7_4_1), .Y(n2) );
  INVX1 U2 ( .A(n8), .Y(n1) );
  AND2X1 U3 ( .A(i_3_7_4_0), .B(i_3_7_1_0), .Y(n3) );
endmodule


module kernel_3_7_0 ( i_3_7_0_1, i_3_7_0_0, i_3_7_1_1, i_3_7_1_0, i_3_7_4_1, 
        i_3_7_4_0, o_3_7_0_0 );
  input i_3_7_0_1, i_3_7_0_0, i_3_7_1_1, i_3_7_1_0, i_3_7_4_1, i_3_7_4_0;
  output o_3_7_0_0;
  wire   n1, n2, n3, n4, n5, n6, n7, n8, n9, n10, n11, n12, n13, n14, n15, n16,
         n17;

  OAI21X1 U7 ( .A(i_3_7_4_1), .B(i_3_7_1_1), .C(n6), .Y(o_3_7_0_0) );
  AOI22X1 U8 ( .A(i_3_7_1_0), .B(n7), .C(n8), .D(n3), .Y(n6) );
  NAND3X1 U9 ( .A(n9), .B(n10), .C(n11), .Y(n8) );
  OAI21X1 U10 ( .A(i_3_7_0_1), .B(n4), .C(n5), .Y(n11) );
  NAND3X1 U11 ( .A(i_3_7_4_1), .B(n2), .C(n12), .Y(n10) );
  NAND2X1 U12 ( .A(n13), .B(n1), .Y(n9) );
  OAI21X1 U13 ( .A(n14), .B(n5), .C(i_3_7_1_1), .Y(n13) );
  NAND2X1 U14 ( .A(n15), .B(n16), .Y(n7) );
  NAND3X1 U15 ( .A(n1), .B(n5), .C(i_3_7_4_1), .Y(n16) );
  OAI21X1 U16 ( .A(n17), .B(n14), .C(i_3_7_4_0), .Y(n15) );
  NOR2X1 U17 ( .A(n2), .B(i_3_7_4_1), .Y(n14) );
  AOI21X1 U18 ( .A(i_3_7_1_1), .B(i_3_7_4_1), .C(n1), .Y(n17) );
  INVX1 U1 ( .A(i_3_7_0_1), .Y(n1) );
  INVX1 U2 ( .A(i_3_7_0_0), .Y(n2) );
  AND2X1 U3 ( .A(i_3_7_0_1), .B(i_3_7_1_1), .Y(n12) );
  INVX1 U4 ( .A(i_3_7_4_1), .Y(n4) );
  INVX1 U5 ( .A(i_3_7_1_0), .Y(n3) );
  INVX1 U6 ( .A(i_3_7_4_0), .Y(n5) );
endmodule


module kernel_3_8_1 ( i_3_8_18_1, i_3_8_18_0, i_3_8_24_1, i_3_8_24_0, 
        i_3_8_29_1, i_3_8_29_0, o_3_8_0_1 );
  input i_3_8_18_1, i_3_8_18_0, i_3_8_24_1, i_3_8_24_0, i_3_8_29_1, i_3_8_29_0;
  output o_3_8_0_1;
  wire   n1, n2, n3;

  NAND3X1 U2 ( .A(n2), .B(n1), .C(n3), .Y(o_3_8_0_1) );
  NOR2X1 U3 ( .A(i_3_8_29_1), .B(i_3_8_29_0), .Y(n3) );
  OAI21X1 U4 ( .A(i_3_8_24_0), .B(i_3_8_24_1), .C(i_3_8_18_0), .Y(n2) );
  INVX1 U1 ( .A(i_3_8_18_1), .Y(n1) );
endmodule


module kernel_3_8_0 ( i_3_8_18_1, i_3_8_18_0, i_3_8_24_1, i_3_8_24_0, 
        i_3_8_29_1, i_3_8_29_0, o_3_8_0_0 );
  input i_3_8_18_1, i_3_8_18_0, i_3_8_24_1, i_3_8_24_0, i_3_8_29_1, i_3_8_29_0;
  output o_3_8_0_0;
  wire   n1, n2, n3, n4, n5, n6;

  NAND3X1 U4 ( .A(n3), .B(n4), .C(n5), .Y(o_3_8_0_0) );
  AOI22X1 U5 ( .A(i_3_8_29_0), .B(n6), .C(i_3_8_24_1), .D(i_3_8_24_0), .Y(n5)
         );
  NAND3X1 U6 ( .A(n2), .B(n1), .C(i_3_8_18_0), .Y(n4) );
  NOR2X1 U7 ( .A(i_3_8_29_1), .B(i_3_8_18_1), .Y(n3) );
  INVX1 U1 ( .A(i_3_8_24_0), .Y(n2) );
  INVX1 U2 ( .A(i_3_8_24_1), .Y(n1) );
  OR2X1 U3 ( .A(i_3_8_24_1), .B(i_3_8_18_0), .Y(n6) );
endmodule


module kernel_3_9_1 ( i_3_9_16_1, i_3_9_16_0, i_3_9_26_1, i_3_9_26_0, 
        i_3_9_28_1, i_3_9_28_0, o_3_9_0_1 );
  input i_3_9_16_1, i_3_9_16_0, i_3_9_26_1, i_3_9_26_0, i_3_9_28_1, i_3_9_28_0;
  output o_3_9_0_1;
  wire   n1, n2, n3, n4, n5, n6, n7, n8, n9, n10, n11, n12, n13, n14;

  OR2X2 U1 ( .A(n11), .B(i_3_9_28_0), .Y(n10) );
  NAND3X1 U5 ( .A(n4), .B(n5), .C(n6), .Y(o_3_9_0_1) );
  NAND2X1 U6 ( .A(i_3_9_16_1), .B(n7), .Y(n6) );
  OAI21X1 U7 ( .A(i_3_9_26_1), .B(n8), .C(n9), .Y(n7) );
  AOI22X1 U8 ( .A(i_3_9_28_1), .B(n10), .C(i_3_9_16_0), .D(n2), .Y(n9) );
  NOR3X1 U9 ( .A(n3), .B(i_3_9_28_0), .C(i_3_9_16_0), .Y(n8) );
  NAND3X1 U10 ( .A(n2), .B(n1), .C(i_3_9_16_0), .Y(n5) );
  AOI21X1 U11 ( .A(n3), .B(i_3_9_28_0), .C(i_3_9_28_1), .Y(n12) );
  NAND2X1 U12 ( .A(i_3_9_28_1), .B(n13), .Y(n4) );
  OAI21X1 U13 ( .A(i_3_9_26_1), .B(i_3_9_26_0), .C(n14), .Y(n13) );
  OAI21X1 U14 ( .A(i_3_9_16_0), .B(n11), .C(i_3_9_28_0), .Y(n14) );
  NAND2X1 U15 ( .A(i_3_9_26_1), .B(i_3_9_26_0), .Y(n11) );
  INVX1 U2 ( .A(i_3_9_26_0), .Y(n3) );
  INVX1 U3 ( .A(i_3_9_26_1), .Y(n1) );
  INVX1 U4 ( .A(n12), .Y(n2) );
endmodule


module kernel_3_9_0 ( i_3_9_16_1, i_3_9_16_0, i_3_9_26_1, i_3_9_26_0, 
        i_3_9_28_1, i_3_9_28_0, o_3_9_0_0 );
  input i_3_9_16_1, i_3_9_16_0, i_3_9_26_1, i_3_9_26_0, i_3_9_28_1, i_3_9_28_0;
  output o_3_9_0_0;
  wire   n1, n2, n3, n4, n5, n6, n7, n8, n9, n10, n11, n12, n13, n14, n15, n16,
         n17, n18, n19, n20, n21, n22, n23, n24, n25, n26, n27, n28, n29, n30,
         n31, n32, n33, n34;

  OR2X2 U1 ( .A(i_3_9_26_1), .B(n24), .Y(n16) );
  OR2X2 U2 ( .A(n30), .B(n23), .Y(n29) );
  OR2X2 U3 ( .A(n32), .B(n2), .Y(n27) );
  NAND3X1 U15 ( .A(n11), .B(n12), .C(n13), .Y(o_3_9_0_0) );
  AOI22X1 U16 ( .A(n14), .B(n10), .C(i_3_9_28_0), .D(n15), .Y(n13) );
  NAND3X1 U17 ( .A(n16), .B(n17), .C(n18), .Y(n15) );
  AOI21X1 U18 ( .A(n19), .B(i_3_9_26_1), .C(n20), .Y(n18) );
  NOR3X1 U19 ( .A(n21), .B(i_3_9_16_1), .C(n4), .Y(n20) );
  NOR2X1 U20 ( .A(n22), .B(n9), .Y(n19) );
  AOI22X1 U21 ( .A(n1), .B(i_3_9_26_0), .C(i_3_9_16_1), .D(n8), .Y(n22) );
  NAND3X1 U22 ( .A(i_3_9_16_1), .B(n23), .C(i_3_9_26_0), .Y(n17) );
  AOI22X1 U23 ( .A(n25), .B(i_3_9_26_0), .C(n1), .D(n8), .Y(n24) );
  AOI21X1 U24 ( .A(i_3_9_28_1), .B(n4), .C(i_3_9_16_1), .Y(n25) );
  NAND3X1 U25 ( .A(n27), .B(n28), .C(n29), .Y(n14) );
  NAND3X1 U26 ( .A(n30), .B(n6), .C(i_3_9_28_1), .Y(n28) );
  NAND2X1 U27 ( .A(n2), .B(n31), .Y(n30) );
  AOI22X1 U28 ( .A(n33), .B(i_3_9_26_1), .C(n3), .D(n5), .Y(n32) );
  XNOR2X1 U29 ( .A(i_3_9_26_1), .B(n9), .Y(n23) );
  NAND2X1 U30 ( .A(i_3_9_26_0), .B(n4), .Y(n31) );
  AOI21X1 U31 ( .A(i_3_9_26_0), .B(i_3_9_28_1), .C(n4), .Y(n33) );
  NAND3X1 U32 ( .A(i_3_9_28_1), .B(n26), .C(n34), .Y(n12) );
  XNOR2X1 U33 ( .A(i_3_9_16_0), .B(n2), .Y(n26) );
  NAND3X1 U34 ( .A(i_3_9_16_1), .B(n4), .C(n7), .Y(n11) );
  NAND3X1 U35 ( .A(n8), .B(n9), .C(i_3_9_26_1), .Y(n21) );
  INVX1 U4 ( .A(n26), .Y(n1) );
  INVX1 U5 ( .A(n21), .Y(n7) );
  AND2X1 U6 ( .A(n6), .B(n8), .Y(n34) );
  INVX1 U7 ( .A(i_3_9_26_0), .Y(n8) );
  INVX1 U8 ( .A(i_3_9_16_0), .Y(n4) );
  INVX1 U9 ( .A(i_3_9_16_1), .Y(n2) );
  INVX1 U10 ( .A(i_3_9_26_1), .Y(n6) );
  INVX1 U11 ( .A(i_3_9_28_1), .Y(n9) );
  INVX1 U12 ( .A(i_3_9_28_0), .Y(n10) );
  INVX1 U13 ( .A(n31), .Y(n3) );
  INVX1 U14 ( .A(n23), .Y(n5) );
endmodule


module kernel_3_11_1 ( i_3_11_13_1, i_3_11_13_0, i_3_11_17_1, i_3_11_17_0, 
        i_3_11_25_1, i_3_11_25_0, o_3_11_0_1 );
  input i_3_11_13_1, i_3_11_13_0, i_3_11_17_1, i_3_11_17_0, i_3_11_25_1,
         i_3_11_25_0;
  output o_3_11_0_1;
  wire   n1, n2, n3, n4, n5, n6, n7, n8, n9, n10, n11;

  OR2X2 U1 ( .A(n1), .B(n7), .Y(n6) );
  OAI21X1 U6 ( .A(n4), .B(n3), .C(n5), .Y(o_3_11_0_1) );
  AOI22X1 U7 ( .A(i_3_11_25_1), .B(n6), .C(n7), .D(n1), .Y(n5) );
  NAND2X1 U8 ( .A(n3), .B(n8), .Y(n7) );
  NAND2X1 U9 ( .A(i_3_11_13_0), .B(n2), .Y(n8) );
  AOI21X1 U10 ( .A(n10), .B(i_3_11_25_0), .C(n11), .Y(n9) );
  XNOR2X1 U11 ( .A(i_3_11_25_0), .B(n10), .Y(n4) );
  XOR2X1 U12 ( .A(i_3_11_13_1), .B(i_3_11_17_0), .Y(n10) );
  INVX1 U2 ( .A(n4), .Y(n2) );
  INVX1 U3 ( .A(n9), .Y(n1) );
  AND2X1 U4 ( .A(i_3_11_13_1), .B(i_3_11_17_0), .Y(n11) );
  INVX1 U5 ( .A(i_3_11_17_1), .Y(n3) );
endmodule


module kernel_3_11_0 ( i_3_11_13_1, i_3_11_13_0, i_3_11_17_1, i_3_11_17_0, 
        i_3_11_25_1, i_3_11_25_0, o_3_11_0_0 );
  input i_3_11_13_1, i_3_11_13_0, i_3_11_17_1, i_3_11_17_0, i_3_11_25_1,
         i_3_11_25_0;
  output o_3_11_0_0;
  wire   n1, n2, n3, n4, n5, n6, n7, n8, n9, n10, n11, n12, n13, n14, n15, n16
;

  NAND2X1 U6 ( .A(n5), .B(n6), .Y(o_3_11_0_0) );
  NAND2X1 U7 ( .A(i_3_11_17_1), .B(n7), .Y(n6) );
  NAND3X1 U8 ( .A(n8), .B(n3), .C(n9), .Y(n7) );
  AOI22X1 U9 ( .A(i_3_11_25_0), .B(n10), .C(i_3_11_13_0), .D(n4), .Y(n9) );
  AOI22X1 U10 ( .A(i_3_11_25_0), .B(n11), .C(n12), .D(n4), .Y(n5) );
  OAI21X1 U11 ( .A(n1), .B(n8), .C(n13), .Y(n12) );
  NAND3X1 U12 ( .A(n10), .B(n1), .C(i_3_11_25_1), .Y(n13) );
  OAI21X1 U13 ( .A(i_3_11_13_0), .B(n8), .C(n14), .Y(n11) );
  AOI21X1 U14 ( .A(n15), .B(i_3_11_25_1), .C(n16), .Y(n14) );
  NOR3X1 U15 ( .A(n2), .B(i_3_11_13_1), .C(n1), .Y(n16) );
  XNOR2X1 U16 ( .A(i_3_11_13_1), .B(i_3_11_13_0), .Y(n15) );
  NAND2X1 U17 ( .A(i_3_11_13_1), .B(i_3_11_17_0), .Y(n8) );
  INVX1 U1 ( .A(i_3_11_13_0), .Y(n1) );
  INVX1 U2 ( .A(i_3_11_25_0), .Y(n4) );
  INVX1 U3 ( .A(i_3_11_25_1), .Y(n3) );
  OR2X1 U4 ( .A(i_3_11_17_0), .B(i_3_11_13_1), .Y(n10) );
  INVX1 U5 ( .A(i_3_11_17_0), .Y(n2) );
endmodule


module kernel_3_12_1 ( i_3_12_14_1, i_3_12_14_0, i_3_12_28_1, i_3_12_28_0, 
        i_3_12_30_1, i_3_12_30_0, o_3_12_0_1 );
  input i_3_12_14_1, i_3_12_14_0, i_3_12_28_1, i_3_12_28_0, i_3_12_30_1,
         i_3_12_30_0;
  output o_3_12_0_1;
  wire   n1;

  OAI21X1 U2 ( .A(i_3_12_14_0), .B(n1), .C(i_3_12_14_1), .Y(o_3_12_0_1) );
  OR2X1 U1 ( .A(i_3_12_30_1), .B(i_3_12_30_0), .Y(n1) );
endmodule


module kernel_3_12_0 ( i_3_12_14_1, i_3_12_14_0, i_3_12_28_1, i_3_12_28_0, 
        i_3_12_30_1, i_3_12_30_0, o_3_12_0_0 );
  input i_3_12_14_1, i_3_12_14_0, i_3_12_28_1, i_3_12_28_0, i_3_12_30_1,
         i_3_12_30_0;
  output o_3_12_0_0;
  wire   n1, n2, n3, n4, n5, n6, n7, n8, n9, n10;

  OR2X2 U1 ( .A(n4), .B(n5), .Y(o_3_12_0_0) );
  OAI21X1 U5 ( .A(i_3_12_30_1), .B(i_3_12_14_1), .C(n6), .Y(n5) );
  OAI21X1 U6 ( .A(n1), .B(n7), .C(n3), .Y(n6) );
  XOR2X1 U7 ( .A(i_3_12_30_1), .B(i_3_12_30_0), .Y(n7) );
  AOI22X1 U8 ( .A(n2), .B(n8), .C(i_3_12_28_1), .D(i_3_12_28_0), .Y(n4) );
  NAND3X1 U9 ( .A(i_3_12_30_0), .B(n3), .C(n9), .Y(n8) );
  NOR2X1 U10 ( .A(i_3_12_28_1), .B(i_3_12_28_0), .Y(n9) );
  NOR3X1 U11 ( .A(i_3_12_30_0), .B(i_3_12_30_1), .C(n3), .Y(n10) );
  INVX1 U2 ( .A(i_3_12_14_1), .Y(n1) );
  INVX1 U3 ( .A(i_3_12_14_0), .Y(n3) );
  INVX1 U4 ( .A(n10), .Y(n2) );
endmodule


module kernel_3_14_1 ( i_3_14_2_1, i_3_14_2_0, i_3_14_7_1, i_3_14_7_0, 
        i_3_14_27_1, i_3_14_27_0, o_3_14_0_1 );
  input i_3_14_2_1, i_3_14_2_0, i_3_14_7_1, i_3_14_7_0, i_3_14_27_1,
         i_3_14_27_0;
  output o_3_14_0_1;
  wire   n2, n3, n4;

  OAI21X1 U2 ( .A(i_3_14_2_0), .B(n3), .C(i_3_14_2_1), .Y(n2) );
  NOR3X1 U3 ( .A(n4), .B(i_3_14_27_1), .C(i_3_14_27_0), .Y(n3) );
  NAND2X1 U4 ( .A(i_3_14_7_1), .B(i_3_14_7_0), .Y(n4) );
  INVX1 U1 ( .A(n2), .Y(o_3_14_0_1) );
endmodule


module kernel_3_14_0 ( i_3_14_2_1, i_3_14_2_0, i_3_14_7_1, i_3_14_7_0, 
        i_3_14_27_1, i_3_14_27_0, o_3_14_0_0 );
  input i_3_14_2_1, i_3_14_2_0, i_3_14_7_1, i_3_14_7_0, i_3_14_27_1,
         i_3_14_27_0;
  output o_3_14_0_0;
  wire   n1, n2, n3, n4, n5, n6, n7, n8, n9;

  OAI21X1 U6 ( .A(n5), .B(n1), .C(n6), .Y(n4) );
  NAND2X1 U7 ( .A(n7), .B(n2), .Y(n6) );
  OAI21X1 U8 ( .A(i_3_14_7_0), .B(n1), .C(n8), .Y(n7) );
  AOI22X1 U9 ( .A(n9), .B(n3), .C(i_3_14_7_0), .D(i_3_14_27_0), .Y(n8) );
  AOI22X1 U10 ( .A(i_3_14_27_1), .B(n3), .C(i_3_14_7_0), .D(i_3_14_27_0), .Y(
        n5) );
  INVX1 U1 ( .A(i_3_14_27_0), .Y(n3) );
  INVX1 U2 ( .A(i_3_14_27_1), .Y(n2) );
  OR2X1 U3 ( .A(i_3_14_2_0), .B(n1), .Y(n9) );
  AND2X1 U4 ( .A(i_3_14_2_1), .B(n4), .Y(o_3_14_0_0) );
  INVX1 U5 ( .A(i_3_14_7_1), .Y(n1) );
endmodule


module kernel_3_15_1 ( i_3_15_11_1, i_3_15_11_0, i_3_15_14_1, i_3_15_14_0, 
        i_3_15_29_1, i_3_15_29_0, o_3_15_0_1 );
  input i_3_15_11_1, i_3_15_11_0, i_3_15_14_1, i_3_15_14_0, i_3_15_29_1,
         i_3_15_29_0;
  output o_3_15_0_1;
  wire   n1, n2;

  NAND3X1 U2 ( .A(i_3_15_14_0), .B(n1), .C(i_3_15_14_1), .Y(o_3_15_0_1) );
  OAI21X1 U3 ( .A(i_3_15_11_0), .B(n2), .C(i_3_15_11_1), .Y(n1) );
  OR2X1 U1 ( .A(i_3_15_29_1), .B(i_3_15_29_0), .Y(n2) );
endmodule


module kernel_3_15_0 ( i_3_15_11_1, i_3_15_11_0, i_3_15_14_1, i_3_15_14_0, 
        i_3_15_29_1, i_3_15_29_0, o_3_15_0_0 );
  input i_3_15_11_1, i_3_15_11_0, i_3_15_14_1, i_3_15_14_0, i_3_15_29_1,
         i_3_15_29_0;
  output o_3_15_0_0;
  wire   n1, n2, n3, n4, n5, n6;

  NAND2X1 U4 ( .A(n3), .B(i_3_15_14_1), .Y(o_3_15_0_0) );
  AOI22X1 U5 ( .A(n2), .B(n1), .C(i_3_15_11_1), .D(n4), .Y(n3) );
  OAI21X1 U6 ( .A(i_3_15_29_0), .B(n5), .C(i_3_15_14_0), .Y(n4) );
  AOI21X1 U7 ( .A(i_3_15_14_0), .B(i_3_15_29_0), .C(n5), .Y(n6) );
  INVX1 U1 ( .A(i_3_15_11_1), .Y(n1) );
  OR2X1 U2 ( .A(i_3_15_29_1), .B(i_3_15_11_0), .Y(n5) );
  INVX1 U3 ( .A(n6), .Y(n2) );
endmodule


module kernel_3_16_1 ( i_3_16_4_1, i_3_16_4_0, i_3_16_11_1, i_3_16_11_0, 
        i_3_16_25_1, i_3_16_25_0, o_3_16_0_1 );
  input i_3_16_4_1, i_3_16_4_0, i_3_16_11_1, i_3_16_11_0, i_3_16_25_1,
         i_3_16_25_0;
  output o_3_16_0_1;
  wire   n1, n2;

  NAND2X1 U1 ( .A(n1), .B(n2), .Y(o_3_16_0_1) );
  NOR2X1 U2 ( .A(i_3_16_25_1), .B(i_3_16_25_0), .Y(n2) );
  NOR2X1 U3 ( .A(i_3_16_11_1), .B(i_3_16_11_0), .Y(n1) );
endmodule


module kernel_3_16_0 ( i_3_16_4_1, i_3_16_4_0, i_3_16_11_1, i_3_16_11_0, 
        i_3_16_25_1, i_3_16_25_0, o_3_16_0_0 );
  input i_3_16_4_1, i_3_16_4_0, i_3_16_11_1, i_3_16_11_0, i_3_16_25_1,
         i_3_16_25_0;
  output o_3_16_0_0;
  wire   n2;

  NOR3X1 U2 ( .A(i_3_16_11_1), .B(i_3_16_25_1), .C(i_3_16_25_0), .Y(n2) );
  INVX1 U1 ( .A(n2), .Y(o_3_16_0_0) );
endmodule


module kernel_3_18_1 ( i_3_18_2_1, i_3_18_2_0, i_3_18_5_1, i_3_18_5_0, 
        i_3_18_9_1, i_3_18_9_0, o_3_18_0_1 );
  input i_3_18_2_1, i_3_18_2_0, i_3_18_5_1, i_3_18_5_0, i_3_18_9_1, i_3_18_9_0;
  output o_3_18_0_1;
  wire   n1, n2, n3, n4, n5, n6, n7;

  OAI21X1 U3 ( .A(i_3_18_9_1), .B(n2), .C(n3), .Y(o_3_18_0_1) );
  NAND2X1 U4 ( .A(n4), .B(n1), .Y(n3) );
  OAI21X1 U5 ( .A(i_3_18_9_0), .B(i_3_18_5_0), .C(n5), .Y(n4) );
  NAND3X1 U6 ( .A(i_3_18_2_0), .B(n6), .C(i_3_18_2_1), .Y(n5) );
  NAND2X1 U7 ( .A(i_3_18_9_0), .B(i_3_18_5_0), .Y(n6) );
  OAI21X1 U8 ( .A(i_3_18_5_0), .B(i_3_18_9_0), .C(i_3_18_5_1), .Y(n7) );
  INVX1 U1 ( .A(n7), .Y(n2) );
  INVX1 U2 ( .A(i_3_18_5_1), .Y(n1) );
endmodule


module kernel_3_18_0 ( i_3_18_2_1, i_3_18_2_0, i_3_18_5_1, i_3_18_5_0, 
        i_3_18_9_1, i_3_18_9_0, o_3_18_0_0 );
  input i_3_18_2_1, i_3_18_2_0, i_3_18_5_1, i_3_18_5_0, i_3_18_9_1, i_3_18_9_0;
  output o_3_18_0_0;
  wire   n1, n2, n3, n4, n5, n6, n7, n8, n9, n10, n11, n12, n13;

  OAI21X1 U4 ( .A(n4), .B(n5), .C(n6), .Y(o_3_18_0_0) );
  NAND2X1 U5 ( .A(n5), .B(n7), .Y(n6) );
  OAI21X1 U6 ( .A(n3), .B(n1), .C(n8), .Y(n7) );
  OAI21X1 U7 ( .A(i_3_18_2_1), .B(i_3_18_5_1), .C(n3), .Y(n8) );
  AOI21X1 U8 ( .A(i_3_18_2_0), .B(i_3_18_2_1), .C(i_3_18_5_1), .Y(n9) );
  XOR2X1 U9 ( .A(i_3_18_5_0), .B(i_3_18_9_0), .Y(n5) );
  AOI22X1 U10 ( .A(n2), .B(i_3_18_9_1), .C(n10), .D(n3), .Y(n4) );
  OAI21X1 U11 ( .A(i_3_18_5_1), .B(i_3_18_5_0), .C(n11), .Y(n10) );
  NAND3X1 U12 ( .A(i_3_18_5_0), .B(i_3_18_2_1), .C(i_3_18_5_1), .Y(n11) );
  OAI21X1 U13 ( .A(i_3_18_2_1), .B(i_3_18_2_0), .C(n13), .Y(n12) );
  XOR2X1 U14 ( .A(i_3_18_5_0), .B(i_3_18_5_1), .Y(n13) );
  INVX1 U1 ( .A(n9), .Y(n1) );
  INVX1 U2 ( .A(i_3_18_9_1), .Y(n3) );
  INVX1 U3 ( .A(n12), .Y(n2) );
endmodule


module kernel_3_19_1 ( i_3_19_0_1, i_3_19_0_0, i_3_19_16_1, i_3_19_16_0, 
        i_3_19_30_1, i_3_19_30_0, o_3_19_0_1 );
  input i_3_19_0_1, i_3_19_0_0, i_3_19_16_1, i_3_19_16_0, i_3_19_30_1,
         i_3_19_30_0;
  output o_3_19_0_1;
  wire   n1, n2, n3, n4, n5, n6, n7;

  NOR2X1 U4 ( .A(n4), .B(n1), .Y(o_3_19_0_1) );
  AOI22X1 U5 ( .A(n5), .B(i_3_19_30_0), .C(n2), .D(n3), .Y(n4) );
  AOI21X1 U6 ( .A(n7), .B(n6), .C(i_3_19_16_0), .Y(n5) );
  NAND2X1 U7 ( .A(i_3_19_30_1), .B(i_3_19_0_0), .Y(n6) );
  OAI21X1 U8 ( .A(i_3_19_30_1), .B(i_3_19_0_0), .C(n3), .Y(n7) );
  INVX1 U1 ( .A(i_3_19_0_1), .Y(n1) );
  INVX1 U2 ( .A(n6), .Y(n2) );
  INVX1 U3 ( .A(i_3_19_16_1), .Y(n3) );
endmodule


module kernel_3_19_0 ( i_3_19_0_1, i_3_19_0_0, i_3_19_16_1, i_3_19_16_0, 
        i_3_19_30_1, i_3_19_30_0, o_3_19_0_0 );
  input i_3_19_0_1, i_3_19_0_0, i_3_19_16_1, i_3_19_16_0, i_3_19_30_1,
         i_3_19_30_0;
  output o_3_19_0_0;
  wire   n1, n2, n3, n4, n5, n6, n7, n8, n9;

  OAI21X1 U5 ( .A(i_3_19_16_0), .B(n5), .C(n6), .Y(n4) );
  NAND3X1 U6 ( .A(i_3_19_16_0), .B(n7), .C(i_3_19_30_0), .Y(n6) );
  AOI22X1 U7 ( .A(n1), .B(n2), .C(n7), .D(n3), .Y(n5) );
  NAND2X1 U8 ( .A(n8), .B(n9), .Y(n7) );
  OAI21X1 U9 ( .A(i_3_19_30_1), .B(i_3_19_0_0), .C(n2), .Y(n8) );
  NAND2X1 U10 ( .A(i_3_19_30_1), .B(i_3_19_0_0), .Y(n9) );
  INVX1 U1 ( .A(n9), .Y(n1) );
  INVX1 U2 ( .A(i_3_19_30_0), .Y(n3) );
  INVX1 U3 ( .A(i_3_19_16_1), .Y(n2) );
  AND2X1 U4 ( .A(i_3_19_0_1), .B(n4), .Y(o_3_19_0_0) );
endmodule


module kernel_3_22_1 ( i_3_22_1_1, i_3_22_1_0, i_3_22_4_1, i_3_22_4_0, 
        i_3_22_28_1, i_3_22_28_0, o_3_22_0_1 );
  input i_3_22_1_1, i_3_22_1_0, i_3_22_4_1, i_3_22_4_0, i_3_22_28_1,
         i_3_22_28_0;
  output o_3_22_0_1;
  wire   n1, n2, n3, n4, n5, n6;

  NAND2X1 U4 ( .A(n4), .B(i_3_22_28_1), .Y(o_3_22_0_1) );
  AOI22X1 U5 ( .A(i_3_22_4_1), .B(n3), .C(n5), .D(i_3_22_4_0), .Y(n4) );
  AOI22X1 U6 ( .A(i_3_22_1_1), .B(i_3_22_1_0), .C(n2), .D(n1), .Y(n5) );
  NOR3X1 U7 ( .A(i_3_22_1_1), .B(i_3_22_28_0), .C(i_3_22_1_0), .Y(n6) );
  INVX1 U1 ( .A(i_3_22_4_1), .Y(n2) );
  INVX1 U2 ( .A(i_3_22_28_0), .Y(n3) );
  INVX1 U3 ( .A(n6), .Y(n1) );
endmodule


module kernel_3_22_0 ( i_3_22_1_1, i_3_22_1_0, i_3_22_4_1, i_3_22_4_0, 
        i_3_22_28_1, i_3_22_28_0, o_3_22_0_0 );
  input i_3_22_1_1, i_3_22_1_0, i_3_22_4_1, i_3_22_4_0, i_3_22_28_1,
         i_3_22_28_0;
  output o_3_22_0_0;
  wire   n1, n2, n3, n4, n5, n6, n7, n8, n9, n10, n11;

  NAND3X1 U4 ( .A(n4), .B(n5), .C(n6), .Y(o_3_22_0_0) );
  NAND2X1 U5 ( .A(n7), .B(n3), .Y(n6) );
  NAND3X1 U6 ( .A(i_3_22_28_1), .B(n8), .C(n9), .Y(n7) );
  XOR2X1 U7 ( .A(i_3_22_4_1), .B(i_3_22_4_0), .Y(n9) );
  OAI21X1 U8 ( .A(i_3_22_1_1), .B(i_3_22_1_0), .C(n1), .Y(n8) );
  NAND3X1 U9 ( .A(i_3_22_28_0), .B(n10), .C(i_3_22_4_1), .Y(n5) );
  NAND2X1 U10 ( .A(i_3_22_4_0), .B(n11), .Y(n10) );
  NAND3X1 U11 ( .A(n11), .B(n2), .C(i_3_22_4_0), .Y(n4) );
  NAND2X1 U12 ( .A(i_3_22_1_1), .B(i_3_22_1_0), .Y(n11) );
  INVX1 U1 ( .A(i_3_22_4_1), .Y(n1) );
  INVX1 U2 ( .A(i_3_22_28_1), .Y(n2) );
  INVX1 U3 ( .A(i_3_22_28_0), .Y(n3) );
endmodule


module kernel_3_23_1 ( i_3_23_7_1, i_3_23_7_0, i_3_23_12_1, i_3_23_12_0, 
        i_3_23_21_1, i_3_23_21_0, o_3_23_0_1 );
  input i_3_23_7_1, i_3_23_7_0, i_3_23_12_1, i_3_23_12_0, i_3_23_21_1,
         i_3_23_21_0;
  output o_3_23_0_1;
  wire   n1, n2, n3, n4, n5, n6, n7, n8, n9, n10, n11;

  NAND3X1 U4 ( .A(n4), .B(n5), .C(n6), .Y(o_3_23_0_1) );
  OAI21X1 U5 ( .A(n1), .B(n7), .C(i_3_23_7_1), .Y(n6) );
  NAND2X1 U6 ( .A(i_3_23_12_1), .B(i_3_23_12_0), .Y(n7) );
  NOR3X1 U7 ( .A(i_3_23_21_1), .B(i_3_23_7_0), .C(i_3_23_21_0), .Y(n8) );
  NAND2X1 U8 ( .A(i_3_23_21_1), .B(n9), .Y(n5) );
  OAI21X1 U9 ( .A(i_3_23_12_0), .B(n3), .C(n10), .Y(n9) );
  AOI21X1 U10 ( .A(n11), .B(n2), .C(i_3_23_7_0), .Y(n10) );
  NAND3X1 U11 ( .A(n11), .B(n2), .C(i_3_23_7_0), .Y(n4) );
  NAND2X1 U12 ( .A(i_3_23_12_0), .B(n3), .Y(n11) );
  INVX1 U1 ( .A(i_3_23_12_1), .Y(n2) );
  INVX1 U2 ( .A(i_3_23_21_0), .Y(n3) );
  INVX1 U3 ( .A(n8), .Y(n1) );
endmodule


module kernel_3_23_0 ( i_3_23_7_1, i_3_23_7_0, i_3_23_12_1, i_3_23_12_0, 
        i_3_23_21_1, i_3_23_21_0, o_3_23_0_0 );
  input i_3_23_7_1, i_3_23_7_0, i_3_23_12_1, i_3_23_12_0, i_3_23_21_1,
         i_3_23_21_0;
  output o_3_23_0_0;
  wire   n1, n2, n3, n4, n5, n6, n7, n8, n9, n10, n11, n12, n13, n14, n15, n16,
         n17, n18, n19, n20, n21, n22;

  NAND3X1 U7 ( .A(n7), .B(n8), .C(n9), .Y(o_3_23_0_0) );
  NAND2X1 U8 ( .A(i_3_23_7_0), .B(n10), .Y(n9) );
  OAI21X1 U9 ( .A(n1), .B(n6), .C(n11), .Y(n10) );
  AOI22X1 U10 ( .A(n12), .B(n3), .C(i_3_23_12_1), .D(n13), .Y(n11) );
  OAI21X1 U11 ( .A(n1), .B(n5), .C(n14), .Y(n13) );
  AOI22X1 U12 ( .A(i_3_23_21_0), .B(n15), .C(n4), .D(n5), .Y(n14) );
  OAI21X1 U13 ( .A(i_3_23_21_0), .B(n4), .C(n5), .Y(n12) );
  NAND3X1 U14 ( .A(n16), .B(n6), .C(i_3_23_7_1), .Y(n8) );
  OAI21X1 U15 ( .A(i_3_23_12_1), .B(i_3_23_12_0), .C(n17), .Y(n16) );
  NAND3X1 U16 ( .A(i_3_23_12_0), .B(n2), .C(i_3_23_12_1), .Y(n17) );
  NAND2X1 U17 ( .A(n18), .B(n2), .Y(n7) );
  OAI21X1 U18 ( .A(n19), .B(n5), .C(n20), .Y(n18) );
  NAND3X1 U19 ( .A(n15), .B(n3), .C(i_3_23_21_0), .Y(n20) );
  NAND2X1 U20 ( .A(i_3_23_21_1), .B(i_3_23_12_0), .Y(n15) );
  AOI21X1 U21 ( .A(i_3_23_12_1), .B(i_3_23_12_0), .C(n21), .Y(n19) );
  NAND2X1 U22 ( .A(n22), .B(n1), .Y(n21) );
  OAI21X1 U23 ( .A(i_3_23_12_0), .B(i_3_23_12_1), .C(n6), .Y(n22) );
  INVX1 U1 ( .A(i_3_23_12_0), .Y(n4) );
  INVX1 U2 ( .A(i_3_23_12_1), .Y(n3) );
  INVX1 U3 ( .A(i_3_23_21_0), .Y(n6) );
  INVX1 U4 ( .A(i_3_23_21_1), .Y(n5) );
  INVX1 U5 ( .A(i_3_23_7_0), .Y(n2) );
  INVX1 U6 ( .A(i_3_23_7_1), .Y(n1) );
endmodule


module kernel_3_24_1 ( i_3_24_0_1, i_3_24_0_0, i_3_24_22_1, i_3_24_22_0, 
        i_3_24_31_1, i_3_24_31_0, o_3_24_0_1 );
  input i_3_24_0_1, i_3_24_0_0, i_3_24_22_1, i_3_24_22_0, i_3_24_31_1,
         i_3_24_31_0;
  output o_3_24_0_1;
  wire   n1, n2, n3, n4, n5, n6, n7, n8, n9, n10, n11;

  OAI21X1 U5 ( .A(n4), .B(n5), .C(n6), .Y(o_3_24_0_1) );
  OAI21X1 U6 ( .A(n7), .B(n8), .C(i_3_24_31_1), .Y(n6) );
  AOI21X1 U7 ( .A(n9), .B(i_3_24_0_1), .C(i_3_24_22_1), .Y(n8) );
  AOI22X1 U8 ( .A(i_3_24_31_0), .B(n10), .C(n1), .D(n2), .Y(n9) );
  NAND2X1 U9 ( .A(i_3_24_22_0), .B(i_3_24_0_0), .Y(n10) );
  AOI21X1 U10 ( .A(n3), .B(n11), .C(i_3_24_0_1), .Y(n7) );
  NAND2X1 U11 ( .A(n1), .B(n2), .Y(n11) );
  NAND2X1 U12 ( .A(i_3_24_31_0), .B(n1), .Y(n5) );
  INVX1 U1 ( .A(i_3_24_0_0), .Y(n1) );
  OR2X1 U2 ( .A(i_3_24_0_1), .B(i_3_24_22_1), .Y(n4) );
  INVX1 U3 ( .A(i_3_24_31_0), .Y(n3) );
  INVX1 U4 ( .A(i_3_24_22_0), .Y(n2) );
endmodule


module kernel_3_24_0 ( i_3_24_0_1, i_3_24_0_0, i_3_24_22_1, i_3_24_22_0, 
        i_3_24_31_1, i_3_24_31_0, o_3_24_0_0 );
  input i_3_24_0_1, i_3_24_0_0, i_3_24_22_1, i_3_24_22_0, i_3_24_31_1,
         i_3_24_31_0;
  output o_3_24_0_0;
  wire   n1, n2, n3, n4, n5, n6, n7, n8, n9, n10, n11, n12, n13, n14, n15, n16,
         n17, n18, n19;

  NAND3X1 U7 ( .A(n7), .B(n8), .C(n9), .Y(o_3_24_0_0) );
  NAND3X1 U8 ( .A(n10), .B(n2), .C(i_3_24_31_0), .Y(n9) );
  OAI21X1 U9 ( .A(i_3_24_31_1), .B(n11), .C(n12), .Y(n10) );
  AOI22X1 U10 ( .A(n13), .B(i_3_24_22_1), .C(n14), .D(i_3_24_31_1), .Y(n12) );
  XOR2X1 U11 ( .A(n1), .B(i_3_24_22_1), .Y(n14) );
  NOR2X1 U12 ( .A(i_3_24_22_0), .B(i_3_24_0_1), .Y(n13) );
  NAND3X1 U13 ( .A(n15), .B(n3), .C(n16), .Y(n8) );
  XOR2X1 U14 ( .A(n6), .B(i_3_24_0_0), .Y(n16) );
  OAI21X1 U15 ( .A(n4), .B(n5), .C(i_3_24_0_1), .Y(n15) );
  NAND3X1 U16 ( .A(n17), .B(n6), .C(i_3_24_31_1), .Y(n7) );
  OAI21X1 U17 ( .A(n2), .B(n11), .C(n18), .Y(n17) );
  NAND3X1 U18 ( .A(n19), .B(n1), .C(i_3_24_22_1), .Y(n18) );
  NAND2X1 U19 ( .A(n4), .B(n2), .Y(n19) );
  NAND3X1 U20 ( .A(n4), .B(n3), .C(i_3_24_0_1), .Y(n11) );
  INVX1 U1 ( .A(i_3_24_0_0), .Y(n2) );
  INVX1 U2 ( .A(i_3_24_0_1), .Y(n1) );
  INVX1 U3 ( .A(i_3_24_31_1), .Y(n5) );
  INVX1 U4 ( .A(i_3_24_22_1), .Y(n3) );
  INVX1 U5 ( .A(i_3_24_31_0), .Y(n6) );
  INVX1 U6 ( .A(i_3_24_22_0), .Y(n4) );
endmodule


module kernel_3_25_1 ( i_3_25_2_1, i_3_25_2_0, i_3_25_11_1, i_3_25_11_0, 
        i_3_25_19_1, i_3_25_19_0, o_3_25_0_1 );
  input i_3_25_2_1, i_3_25_2_0, i_3_25_11_1, i_3_25_11_0, i_3_25_19_1,
         i_3_25_19_0;
  output o_3_25_0_1;
  wire   n1, n2, n3, n4, n5, n6, n7, n8;

  OAI21X1 U4 ( .A(i_3_25_19_1), .B(n2), .C(n4), .Y(o_3_25_0_1) );
  NAND3X1 U5 ( .A(n5), .B(n3), .C(n6), .Y(n4) );
  OAI21X1 U6 ( .A(i_3_25_11_1), .B(i_3_25_11_0), .C(n1), .Y(n6) );
  NOR3X1 U7 ( .A(i_3_25_2_0), .B(i_3_25_2_1), .C(i_3_25_19_1), .Y(n7) );
  NAND2X1 U8 ( .A(i_3_25_2_1), .B(i_3_25_2_0), .Y(n5) );
  OAI21X1 U9 ( .A(i_3_25_11_0), .B(i_3_25_19_0), .C(i_3_25_11_1), .Y(n8) );
  INVX1 U1 ( .A(n7), .Y(n1) );
  INVX1 U2 ( .A(n8), .Y(n2) );
  INVX1 U3 ( .A(i_3_25_19_0), .Y(n3) );
endmodule


module kernel_3_25_0 ( i_3_25_2_1, i_3_25_2_0, i_3_25_11_1, i_3_25_11_0, 
        i_3_25_19_1, i_3_25_19_0, o_3_25_0_0 );
  input i_3_25_2_1, i_3_25_2_0, i_3_25_11_1, i_3_25_11_0, i_3_25_19_1,
         i_3_25_19_0;
  output o_3_25_0_0;
  wire   n1, n2, n3, n4, n5, n6, n7, n8, n9, n10, n11, n12, n13;

  OAI21X1 U5 ( .A(i_3_25_19_1), .B(n5), .C(n6), .Y(o_3_25_0_0) );
  NAND3X1 U6 ( .A(n2), .B(n4), .C(n7), .Y(n6) );
  OAI21X1 U7 ( .A(n1), .B(n3), .C(n8), .Y(n7) );
  NAND3X1 U8 ( .A(i_3_25_2_0), .B(n3), .C(i_3_25_2_1), .Y(n8) );
  AOI21X1 U9 ( .A(n9), .B(n2), .C(n10), .Y(n5) );
  NAND2X1 U10 ( .A(n11), .B(n12), .Y(n10) );
  NAND3X1 U11 ( .A(n1), .B(n4), .C(i_3_25_11_0), .Y(n12) );
  OAI21X1 U12 ( .A(n2), .B(n13), .C(n3), .Y(n11) );
  OAI21X1 U13 ( .A(i_3_25_2_0), .B(n4), .C(i_3_25_2_1), .Y(n13) );
  NOR2X1 U14 ( .A(i_3_25_2_1), .B(i_3_25_2_0), .Y(n9) );
  INVX1 U1 ( .A(n9), .Y(n1) );
  INVX1 U2 ( .A(i_3_25_11_0), .Y(n3) );
  INVX1 U3 ( .A(i_3_25_11_1), .Y(n2) );
  INVX1 U4 ( .A(i_3_25_19_0), .Y(n4) );
endmodule


module kernel_3_29_1 ( i_3_29_3_1, i_3_29_3_0, i_3_29_6_1, i_3_29_6_0, 
        i_3_29_24_1, i_3_29_24_0, o_3_29_0_1 );
  input i_3_29_3_1, i_3_29_3_0, i_3_29_6_1, i_3_29_6_0, i_3_29_24_1,
         i_3_29_24_0;
  output o_3_29_0_1;
  wire   n1, n2, n3, n4, n5, n6;

  OAI21X1 U3 ( .A(i_3_29_6_1), .B(n3), .C(n4), .Y(o_3_29_0_1) );
  NAND3X1 U4 ( .A(i_3_29_24_1), .B(i_3_29_24_0), .C(n5), .Y(n4) );
  NOR3X1 U5 ( .A(i_3_29_3_0), .B(i_3_29_6_0), .C(i_3_29_3_1), .Y(n5) );
  AOI21X1 U6 ( .A(n6), .B(n1), .C(i_3_29_24_1), .Y(n3) );
  NAND2X1 U7 ( .A(i_3_29_3_1), .B(n2), .Y(n6) );
  INVX1 U1 ( .A(i_3_29_24_0), .Y(n2) );
  INVX1 U2 ( .A(i_3_29_6_0), .Y(n1) );
endmodule


module kernel_3_29_0 ( i_3_29_3_1, i_3_29_3_0, i_3_29_6_1, i_3_29_6_0, 
        i_3_29_24_1, i_3_29_24_0, o_3_29_0_0 );
  input i_3_29_3_1, i_3_29_3_0, i_3_29_6_1, i_3_29_6_0, i_3_29_24_1,
         i_3_29_24_0;
  output o_3_29_0_0;
  wire   n1, n2, n3, n4, n5, n6, n7, n8, n9, n10, n11, n12, n13, n14;

  NAND3X1 U7 ( .A(n6), .B(n7), .C(n8), .Y(o_3_29_0_0) );
  NAND3X1 U8 ( .A(n9), .B(n4), .C(i_3_29_24_1), .Y(n8) );
  OAI21X1 U9 ( .A(i_3_29_24_0), .B(n3), .C(n10), .Y(n9) );
  AOI22X1 U10 ( .A(n1), .B(n3), .C(i_3_29_24_0), .D(n11), .Y(n10) );
  NAND3X1 U11 ( .A(n5), .B(n3), .C(n12), .Y(n7) );
  OAI21X1 U12 ( .A(i_3_29_24_0), .B(n2), .C(n4), .Y(n12) );
  NAND3X1 U13 ( .A(i_3_29_24_0), .B(n13), .C(i_3_29_6_1), .Y(n6) );
  OAI21X1 U14 ( .A(n5), .B(n4), .C(n14), .Y(n13) );
  NAND3X1 U15 ( .A(n2), .B(n4), .C(n5), .Y(n14) );
  INVX1 U1 ( .A(n11), .Y(n1) );
  OR2X1 U2 ( .A(i_3_29_3_0), .B(i_3_29_3_1), .Y(n11) );
  INVX1 U3 ( .A(i_3_29_24_1), .Y(n5) );
  INVX1 U4 ( .A(i_3_29_6_0), .Y(n4) );
  INVX1 U5 ( .A(i_3_29_6_1), .Y(n3) );
  INVX1 U6 ( .A(i_3_29_3_1), .Y(n2) );
endmodule


module kernel_3 ( i_3_0_1, i_3_0_0, i_3_1_1, i_3_1_0, i_3_2_1, i_3_2_0, 
        i_3_3_1, i_3_3_0, i_3_4_1, i_3_4_0, i_3_5_1, i_3_5_0, i_3_6_1, i_3_6_0, 
        i_3_7_1, i_3_7_0, i_3_8_1, i_3_8_0, i_3_9_1, i_3_9_0, i_3_10_1, 
        i_3_10_0, i_3_11_1, i_3_11_0, i_3_12_1, i_3_12_0, i_3_13_1, i_3_13_0, 
        i_3_14_1, i_3_14_0, i_3_15_1, i_3_15_0, i_3_16_1, i_3_16_0, i_3_17_1, 
        i_3_17_0, i_3_18_1, i_3_18_0, i_3_19_1, i_3_19_0, i_3_20_1, i_3_20_0, 
        i_3_21_1, i_3_21_0, i_3_22_1, i_3_22_0, i_3_23_1, i_3_23_0, i_3_24_1, 
        i_3_24_0, i_3_25_1, i_3_25_0, i_3_26_1, i_3_26_0, i_3_27_1, i_3_27_0, 
        i_3_28_1, i_3_28_0, i_3_29_1, i_3_29_0, i_3_30_1, i_3_30_0, i_3_31_1, 
        i_3_31_0, o_3_0_1, o_3_0_0, o_3_1_1, o_3_1_0, o_3_2_1, o_3_2_0, 
        o_3_3_1, o_3_3_0, o_3_4_1, o_3_4_0, o_3_5_1, o_3_5_0, o_3_6_1, o_3_6_0, 
        o_3_7_1, o_3_7_0, o_3_8_1, o_3_8_0, o_3_9_1, o_3_9_0, o_3_10_1, 
        o_3_10_0, o_3_11_1, o_3_11_0, o_3_12_1, o_3_12_0, o_3_13_1, o_3_13_0, 
        o_3_14_1, o_3_14_0, o_3_15_1, o_3_15_0, o_3_16_1, o_3_16_0, o_3_17_1, 
        o_3_17_0, o_3_18_1, o_3_18_0, o_3_19_1, o_3_19_0, o_3_20_1, o_3_20_0, 
        o_3_21_1, o_3_21_0, o_3_22_1, o_3_22_0, o_3_23_1, o_3_23_0, o_3_24_1, 
        o_3_24_0, o_3_25_1, o_3_25_0, o_3_26_1, o_3_26_0, o_3_27_1, o_3_27_0, 
        o_3_28_1, o_3_28_0, o_3_29_1, o_3_29_0, o_3_30_1, o_3_30_0, o_3_31_1, 
        o_3_31_0 );
  input i_3_0_1, i_3_0_0, i_3_1_1, i_3_1_0, i_3_2_1, i_3_2_0, i_3_3_1, i_3_3_0,
         i_3_4_1, i_3_4_0, i_3_5_1, i_3_5_0, i_3_6_1, i_3_6_0, i_3_7_1,
         i_3_7_0, i_3_8_1, i_3_8_0, i_3_9_1, i_3_9_0, i_3_10_1, i_3_10_0,
         i_3_11_1, i_3_11_0, i_3_12_1, i_3_12_0, i_3_13_1, i_3_13_0, i_3_14_1,
         i_3_14_0, i_3_15_1, i_3_15_0, i_3_16_1, i_3_16_0, i_3_17_1, i_3_17_0,
         i_3_18_1, i_3_18_0, i_3_19_1, i_3_19_0, i_3_20_1, i_3_20_0, i_3_21_1,
         i_3_21_0, i_3_22_1, i_3_22_0, i_3_23_1, i_3_23_0, i_3_24_1, i_3_24_0,
         i_3_25_1, i_3_25_0, i_3_26_1, i_3_26_0, i_3_27_1, i_3_27_0, i_3_28_1,
         i_3_28_0, i_3_29_1, i_3_29_0, i_3_30_1, i_3_30_0, i_3_31_1, i_3_31_0;
  output o_3_0_1, o_3_0_0, o_3_1_1, o_3_1_0, o_3_2_1, o_3_2_0, o_3_3_1,
         o_3_3_0, o_3_4_1, o_3_4_0, o_3_5_1, o_3_5_0, o_3_6_1, o_3_6_0,
         o_3_7_1, o_3_7_0, o_3_8_1, o_3_8_0, o_3_9_1, o_3_9_0, o_3_10_1,
         o_3_10_0, o_3_11_1, o_3_11_0, o_3_12_1, o_3_12_0, o_3_13_1, o_3_13_0,
         o_3_14_1, o_3_14_0, o_3_15_1, o_3_15_0, o_3_16_1, o_3_16_0, o_3_17_1,
         o_3_17_0, o_3_18_1, o_3_18_0, o_3_19_1, o_3_19_0, o_3_20_1, o_3_20_0,
         o_3_21_1, o_3_21_0, o_3_22_1, o_3_22_0, o_3_23_1, o_3_23_0, o_3_24_1,
         o_3_24_0, o_3_25_1, o_3_25_0, o_3_26_1, o_3_26_0, o_3_27_1, o_3_27_0,
         o_3_28_1, o_3_28_0, o_3_29_1, o_3_29_0, o_3_30_1, o_3_30_0, o_3_31_1,
         o_3_31_0;


  kernel_3_0_1 k_3_0_1 ( .i_3_0_2_1(i_3_2_1), .i_3_0_2_0(i_3_2_0), 
        .i_3_0_15_1(i_3_15_1), .i_3_0_15_0(i_3_15_0), .i_3_0_24_1(i_3_24_1), 
        .i_3_0_24_0(i_3_24_0), .o_3_0_0_1(o_3_0_1) );
  kernel_3_0_0 k_3_0_0 ( .i_3_0_2_1(i_3_2_1), .i_3_0_2_0(i_3_2_0), 
        .i_3_0_15_1(i_3_15_1), .i_3_0_15_0(i_3_15_0), .i_3_0_24_1(i_3_24_1), 
        .i_3_0_24_0(i_3_24_0), .o_3_0_0_0(o_3_0_0) );
  kernel_3_1_1 k_3_1_1 ( .i_3_1_2_1(i_3_2_1), .i_3_1_2_0(i_3_2_0), 
        .i_3_1_15_1(i_3_15_1), .i_3_1_15_0(i_3_15_0), .i_3_1_19_1(i_3_19_1), 
        .i_3_1_19_0(i_3_19_0), .o_3_1_0_1(o_3_1_1) );
  kernel_3_1_0 k_3_1_0 ( .i_3_1_2_1(i_3_2_1), .i_3_1_2_0(i_3_2_0), 
        .i_3_1_15_1(i_3_15_1), .i_3_1_15_0(i_3_15_0), .i_3_1_19_1(i_3_19_1), 
        .i_3_1_19_0(i_3_19_0), .o_3_1_0_0(o_3_1_0) );
  kernel_3_2_1 k_3_2_1 ( .i_3_2_8_1(i_3_8_1), .i_3_2_8_0(i_3_8_0), 
        .i_3_2_20_1(i_3_20_1), .i_3_2_20_0(i_3_20_0), .i_3_2_23_1(i_3_23_1), 
        .i_3_2_23_0(i_3_23_0), .o_3_2_0_1(o_3_2_1) );
  kernel_3_2_0 k_3_2_0 ( .i_3_2_8_1(i_3_8_1), .i_3_2_8_0(i_3_8_0), 
        .i_3_2_20_1(i_3_20_1), .i_3_2_20_0(i_3_20_0), .i_3_2_23_1(i_3_23_1), 
        .i_3_2_23_0(i_3_23_0), .o_3_2_0_0(o_3_2_0) );
  kernel_3_3_1 k_3_3_1 ( .i_3_3_20_1(i_3_20_1), .i_3_3_20_0(i_3_20_0), 
        .i_3_3_23_1(i_3_23_1), .i_3_3_23_0(i_3_23_0), .i_3_3_29_1(i_3_29_1), 
        .i_3_3_29_0(i_3_29_0), .o_3_3_0_1(o_3_3_1) );
  kernel_3_3_0 k_3_3_0 ( .i_3_3_20_1(i_3_20_1), .i_3_3_20_0(i_3_20_0), 
        .i_3_3_23_1(i_3_23_1), .i_3_3_23_0(i_3_23_0), .i_3_3_29_1(i_3_29_1), 
        .i_3_3_29_0(i_3_29_0), .o_3_3_0_0(o_3_3_0) );
  kernel_3_4_1 k_3_4_1 ( .i_3_4_4_1(1'b0), .i_3_4_4_0(1'b0), .i_3_4_12_1(
        i_3_12_1), .i_3_4_12_0(i_3_12_0), .i_3_4_27_1(1'b0), .i_3_4_27_0(1'b0), 
        .o_3_4_0_1(o_3_4_1) );
  kernel_3_4_0 k_3_4_0 ( .i_3_4_4_1(i_3_4_1), .i_3_4_4_0(i_3_4_0), 
        .i_3_4_12_1(i_3_12_1), .i_3_4_12_0(i_3_12_0), .i_3_4_27_1(i_3_27_1), 
        .i_3_4_27_0(i_3_27_0), .o_3_4_0_0(o_3_4_0) );
  kernel_3_5_1 k_3_5_1 ( .i_3_5_13_1(i_3_13_1), .i_3_5_13_0(i_3_13_0), 
        .i_3_5_25_1(i_3_25_1), .i_3_5_25_0(i_3_25_0), .i_3_5_27_1(i_3_27_1), 
        .i_3_5_27_0(i_3_27_0), .o_3_5_0_1(o_3_5_1) );
  kernel_3_5_0 k_3_5_0 ( .i_3_5_13_1(i_3_13_1), .i_3_5_13_0(i_3_13_0), 
        .i_3_5_25_1(i_3_25_1), .i_3_5_25_0(i_3_25_0), .i_3_5_27_1(i_3_27_1), 
        .i_3_5_27_0(i_3_27_0), .o_3_5_0_0(o_3_5_0) );
  kernel_3_6_1 k_3_6_1 ( .i_3_6_15_1(i_3_15_1), .i_3_6_15_0(i_3_15_0), 
        .i_3_6_16_1(i_3_16_1), .i_3_6_16_0(i_3_16_0), .i_3_6_27_1(i_3_27_1), 
        .i_3_6_27_0(i_3_27_0), .o_3_6_0_1(o_3_6_1) );
  kernel_3_6_0 k_3_6_0 ( .i_3_6_15_1(i_3_15_1), .i_3_6_15_0(i_3_15_0), 
        .i_3_6_16_1(i_3_16_1), .i_3_6_16_0(i_3_16_0), .i_3_6_27_1(i_3_27_1), 
        .i_3_6_27_0(i_3_27_0), .o_3_6_0_0(o_3_6_0) );
  kernel_3_7_1 k_3_7_1 ( .i_3_7_0_1(i_3_0_1), .i_3_7_0_0(i_3_0_0), .i_3_7_1_1(
        i_3_1_1), .i_3_7_1_0(i_3_1_0), .i_3_7_4_1(i_3_4_1), .i_3_7_4_0(i_3_4_0), .o_3_7_0_1(o_3_7_1) );
  kernel_3_7_0 k_3_7_0 ( .i_3_7_0_1(i_3_0_1), .i_3_7_0_0(i_3_0_0), .i_3_7_1_1(
        i_3_1_1), .i_3_7_1_0(i_3_1_0), .i_3_7_4_1(i_3_4_1), .i_3_7_4_0(i_3_4_0), .o_3_7_0_0(o_3_7_0) );
  kernel_3_8_1 k_3_8_1 ( .i_3_8_18_1(i_3_18_1), .i_3_8_18_0(i_3_18_0), 
        .i_3_8_24_1(i_3_24_1), .i_3_8_24_0(i_3_24_0), .i_3_8_29_1(i_3_29_1), 
        .i_3_8_29_0(i_3_29_0), .o_3_8_0_1(o_3_8_1) );
  kernel_3_8_0 k_3_8_0 ( .i_3_8_18_1(i_3_18_1), .i_3_8_18_0(i_3_18_0), 
        .i_3_8_24_1(i_3_24_1), .i_3_8_24_0(i_3_24_0), .i_3_8_29_1(i_3_29_1), 
        .i_3_8_29_0(i_3_29_0), .o_3_8_0_0(o_3_8_0) );
  kernel_3_9_1 k_3_9_1 ( .i_3_9_16_1(i_3_16_1), .i_3_9_16_0(i_3_16_0), 
        .i_3_9_26_1(i_3_26_1), .i_3_9_26_0(i_3_26_0), .i_3_9_28_1(i_3_28_1), 
        .i_3_9_28_0(i_3_28_0), .o_3_9_0_1(o_3_9_1) );
  kernel_3_9_0 k_3_9_0 ( .i_3_9_16_1(i_3_16_1), .i_3_9_16_0(i_3_16_0), 
        .i_3_9_26_1(i_3_26_1), .i_3_9_26_0(i_3_26_0), .i_3_9_28_1(i_3_28_1), 
        .i_3_9_28_0(i_3_28_0), .o_3_9_0_0(o_3_9_0) );
  kernel_3_11_1 k_3_11_1 ( .i_3_11_13_1(i_3_13_1), .i_3_11_13_0(i_3_13_0), 
        .i_3_11_17_1(i_3_17_1), .i_3_11_17_0(i_3_17_0), .i_3_11_25_1(i_3_25_1), 
        .i_3_11_25_0(i_3_25_0), .o_3_11_0_1(o_3_11_1) );
  kernel_3_11_0 k_3_11_0 ( .i_3_11_13_1(i_3_13_1), .i_3_11_13_0(i_3_13_0), 
        .i_3_11_17_1(i_3_17_1), .i_3_11_17_0(i_3_17_0), .i_3_11_25_1(i_3_25_1), 
        .i_3_11_25_0(i_3_25_0), .o_3_11_0_0(o_3_11_0) );
  kernel_3_12_1 k_3_12_1 ( .i_3_12_14_1(i_3_14_1), .i_3_12_14_0(i_3_14_0), 
        .i_3_12_28_1(1'b0), .i_3_12_28_0(1'b0), .i_3_12_30_1(i_3_30_1), 
        .i_3_12_30_0(i_3_30_0), .o_3_12_0_1(o_3_12_1) );
  kernel_3_12_0 k_3_12_0 ( .i_3_12_14_1(i_3_14_1), .i_3_12_14_0(i_3_14_0), 
        .i_3_12_28_1(i_3_28_1), .i_3_12_28_0(i_3_28_0), .i_3_12_30_1(i_3_30_1), 
        .i_3_12_30_0(i_3_30_0), .o_3_12_0_0(o_3_12_0) );
  kernel_3_14_1 k_3_14_1 ( .i_3_14_2_1(i_3_2_1), .i_3_14_2_0(i_3_2_0), 
        .i_3_14_7_1(i_3_7_1), .i_3_14_7_0(i_3_7_0), .i_3_14_27_1(i_3_27_1), 
        .i_3_14_27_0(i_3_27_0), .o_3_14_0_1(o_3_14_1) );
  kernel_3_14_0 k_3_14_0 ( .i_3_14_2_1(i_3_2_1), .i_3_14_2_0(i_3_2_0), 
        .i_3_14_7_1(i_3_7_1), .i_3_14_7_0(i_3_7_0), .i_3_14_27_1(i_3_27_1), 
        .i_3_14_27_0(i_3_27_0), .o_3_14_0_0(o_3_14_0) );
  kernel_3_15_1 k_3_15_1 ( .i_3_15_11_1(i_3_11_1), .i_3_15_11_0(i_3_11_0), 
        .i_3_15_14_1(i_3_14_1), .i_3_15_14_0(i_3_14_0), .i_3_15_29_1(i_3_29_1), 
        .i_3_15_29_0(i_3_29_0), .o_3_15_0_1(o_3_15_1) );
  kernel_3_15_0 k_3_15_0 ( .i_3_15_11_1(i_3_11_1), .i_3_15_11_0(i_3_11_0), 
        .i_3_15_14_1(i_3_14_1), .i_3_15_14_0(i_3_14_0), .i_3_15_29_1(i_3_29_1), 
        .i_3_15_29_0(i_3_29_0), .o_3_15_0_0(o_3_15_0) );
  kernel_3_16_1 k_3_16_1 ( .i_3_16_4_1(1'b0), .i_3_16_4_0(1'b0), .i_3_16_11_1(
        i_3_11_1), .i_3_16_11_0(i_3_11_0), .i_3_16_25_1(i_3_25_1), 
        .i_3_16_25_0(i_3_25_0), .o_3_16_0_1(o_3_16_1) );
  kernel_3_16_0 k_3_16_0 ( .i_3_16_4_1(1'b0), .i_3_16_4_0(1'b0), .i_3_16_11_1(
        i_3_11_1), .i_3_16_11_0(1'b0), .i_3_16_25_1(i_3_25_1), .i_3_16_25_0(
        i_3_25_0), .o_3_16_0_0(o_3_16_0) );
  kernel_3_18_1 k_3_18_1 ( .i_3_18_2_1(i_3_2_1), .i_3_18_2_0(i_3_2_0), 
        .i_3_18_5_1(i_3_5_1), .i_3_18_5_0(i_3_5_0), .i_3_18_9_1(i_3_9_1), 
        .i_3_18_9_0(i_3_9_0), .o_3_18_0_1(o_3_18_1) );
  kernel_3_18_0 k_3_18_0 ( .i_3_18_2_1(i_3_2_1), .i_3_18_2_0(i_3_2_0), 
        .i_3_18_5_1(i_3_5_1), .i_3_18_5_0(i_3_5_0), .i_3_18_9_1(i_3_9_1), 
        .i_3_18_9_0(i_3_9_0), .o_3_18_0_0(o_3_18_0) );
  kernel_3_19_1 k_3_19_1 ( .i_3_19_0_1(i_3_0_1), .i_3_19_0_0(i_3_0_0), 
        .i_3_19_16_1(i_3_16_1), .i_3_19_16_0(i_3_16_0), .i_3_19_30_1(i_3_30_1), 
        .i_3_19_30_0(i_3_30_0), .o_3_19_0_1(o_3_19_1) );
  kernel_3_19_0 k_3_19_0 ( .i_3_19_0_1(i_3_0_1), .i_3_19_0_0(i_3_0_0), 
        .i_3_19_16_1(i_3_16_1), .i_3_19_16_0(i_3_16_0), .i_3_19_30_1(i_3_30_1), 
        .i_3_19_30_0(i_3_30_0), .o_3_19_0_0(o_3_19_0) );
  kernel_3_22_1 k_3_22_1 ( .i_3_22_1_1(i_3_1_1), .i_3_22_1_0(i_3_1_0), 
        .i_3_22_4_1(i_3_4_1), .i_3_22_4_0(i_3_4_0), .i_3_22_28_1(i_3_28_1), 
        .i_3_22_28_0(i_3_28_0), .o_3_22_0_1(o_3_22_1) );
  kernel_3_22_0 k_3_22_0 ( .i_3_22_1_1(i_3_1_1), .i_3_22_1_0(i_3_1_0), 
        .i_3_22_4_1(i_3_4_1), .i_3_22_4_0(i_3_4_0), .i_3_22_28_1(i_3_28_1), 
        .i_3_22_28_0(i_3_28_0), .o_3_22_0_0(o_3_22_0) );
  kernel_3_23_1 k_3_23_1 ( .i_3_23_7_1(i_3_7_1), .i_3_23_7_0(i_3_7_0), 
        .i_3_23_12_1(i_3_12_1), .i_3_23_12_0(i_3_12_0), .i_3_23_21_1(i_3_21_1), 
        .i_3_23_21_0(i_3_21_0), .o_3_23_0_1(o_3_23_1) );
  kernel_3_23_0 k_3_23_0 ( .i_3_23_7_1(i_3_7_1), .i_3_23_7_0(i_3_7_0), 
        .i_3_23_12_1(i_3_12_1), .i_3_23_12_0(i_3_12_0), .i_3_23_21_1(i_3_21_1), 
        .i_3_23_21_0(i_3_21_0), .o_3_23_0_0(o_3_23_0) );
  kernel_3_24_1 k_3_24_1 ( .i_3_24_0_1(i_3_0_1), .i_3_24_0_0(i_3_0_0), 
        .i_3_24_22_1(i_3_22_1), .i_3_24_22_0(i_3_22_0), .i_3_24_31_1(i_3_31_1), 
        .i_3_24_31_0(i_3_31_0), .o_3_24_0_1(o_3_24_1) );
  kernel_3_24_0 k_3_24_0 ( .i_3_24_0_1(i_3_0_1), .i_3_24_0_0(i_3_0_0), 
        .i_3_24_22_1(i_3_22_1), .i_3_24_22_0(i_3_22_0), .i_3_24_31_1(i_3_31_1), 
        .i_3_24_31_0(i_3_31_0), .o_3_24_0_0(o_3_24_0) );
  kernel_3_25_1 k_3_25_1 ( .i_3_25_2_1(i_3_2_1), .i_3_25_2_0(i_3_2_0), 
        .i_3_25_11_1(i_3_11_1), .i_3_25_11_0(i_3_11_0), .i_3_25_19_1(i_3_19_1), 
        .i_3_25_19_0(i_3_19_0), .o_3_25_0_1(o_3_25_1) );
  kernel_3_25_0 k_3_25_0 ( .i_3_25_2_1(i_3_2_1), .i_3_25_2_0(i_3_2_0), 
        .i_3_25_11_1(i_3_11_1), .i_3_25_11_0(i_3_11_0), .i_3_25_19_1(i_3_19_1), 
        .i_3_25_19_0(i_3_19_0), .o_3_25_0_0(o_3_25_0) );
  kernel_3_29_1 k_3_29_1 ( .i_3_29_3_1(i_3_3_1), .i_3_29_3_0(i_3_3_0), 
        .i_3_29_6_1(i_3_6_1), .i_3_29_6_0(i_3_6_0), .i_3_29_24_1(i_3_24_1), 
        .i_3_29_24_0(i_3_24_0), .o_3_29_0_1(o_3_29_1) );
  kernel_3_29_0 k_3_29_0 ( .i_3_29_3_1(i_3_3_1), .i_3_29_3_0(i_3_3_0), 
        .i_3_29_6_1(i_3_6_1), .i_3_29_6_0(i_3_6_0), .i_3_29_24_1(i_3_24_1), 
        .i_3_29_24_0(i_3_24_0), .o_3_29_0_0(o_3_29_0) );
endmodule


module kernel_4_1_1 ( i_4_1_0_1, i_4_1_0_0, i_4_1_4_1, i_4_1_4_0, i_4_1_25_1, 
        i_4_1_25_0, o_4_1_0_1 );
  input i_4_1_0_1, i_4_1_0_0, i_4_1_4_1, i_4_1_4_0, i_4_1_25_1, i_4_1_25_0;
  output o_4_1_0_1;
  wire   n1, n2, n3, n4, n5, n6, n7, n8;

  NAND3X1 U4 ( .A(n3), .B(n4), .C(n5), .Y(o_4_1_0_1) );
  NAND2X1 U5 ( .A(i_4_1_0_1), .B(n6), .Y(n5) );
  NAND3X1 U6 ( .A(i_4_1_25_1), .B(i_4_1_25_0), .C(n7), .Y(n4) );
  OAI21X1 U7 ( .A(i_4_1_0_1), .B(n6), .C(i_4_1_4_1), .Y(n3) );
  NAND3X1 U8 ( .A(n1), .B(n2), .C(n8), .Y(n6) );
  NAND2X1 U9 ( .A(i_4_1_25_1), .B(i_4_1_25_0), .Y(n8) );
  INVX1 U1 ( .A(i_4_1_4_0), .Y(n2) );
  INVX1 U2 ( .A(i_4_1_0_0), .Y(n1) );
  AND2X1 U3 ( .A(i_4_1_4_0), .B(i_4_1_0_0), .Y(n7) );
endmodule


module kernel_4_1_0 ( i_4_1_0_1, i_4_1_0_0, i_4_1_4_1, i_4_1_4_0, i_4_1_25_1, 
        i_4_1_25_0, o_4_1_0_0 );
  input i_4_1_0_1, i_4_1_0_0, i_4_1_4_1, i_4_1_4_0, i_4_1_25_1, i_4_1_25_0;
  output o_4_1_0_0;
  wire   n1, n2, n3, n4, n5, n6, n7, n8, n9, n10, n11;

  NAND3X1 U6 ( .A(n5), .B(n6), .C(n7), .Y(o_4_1_0_0) );
  NAND2X1 U7 ( .A(i_4_1_4_1), .B(n1), .Y(n7) );
  NAND3X1 U8 ( .A(n8), .B(n4), .C(i_4_1_25_1), .Y(n6) );
  OAI21X1 U9 ( .A(n1), .B(n9), .C(i_4_1_0_1), .Y(n5) );
  OAI21X1 U10 ( .A(i_4_1_25_1), .B(n2), .C(n3), .Y(n9) );
  AOI21X1 U11 ( .A(n2), .B(i_4_1_25_1), .C(n8), .Y(n10) );
  NOR3X1 U12 ( .A(i_4_1_0_0), .B(i_4_1_4_0), .C(n4), .Y(n11) );
  INVX1 U1 ( .A(i_4_1_4_1), .Y(n3) );
  INVX1 U2 ( .A(i_4_1_25_0), .Y(n4) );
  INVX1 U3 ( .A(n11), .Y(n2) );
  AND2X1 U4 ( .A(i_4_1_4_0), .B(i_4_1_0_0), .Y(n8) );
  INVX1 U5 ( .A(n10), .Y(n1) );
endmodule


module kernel_4_2_1 ( i_4_2_0_1, i_4_2_0_0, i_4_2_6_1, i_4_2_6_0, i_4_2_8_1, 
        i_4_2_8_0, o_4_2_0_1 );
  input i_4_2_0_1, i_4_2_0_0, i_4_2_6_1, i_4_2_6_0, i_4_2_8_1, i_4_2_8_0;
  output o_4_2_0_1;
  wire   n1, n2, n3;

  AOI21X1 U2 ( .A(i_4_2_8_1), .B(n2), .C(n1), .Y(o_4_2_0_1) );
  NAND2X1 U3 ( .A(i_4_2_0_0), .B(n3), .Y(n2) );
  NAND2X1 U4 ( .A(i_4_2_8_0), .B(i_4_2_6_1), .Y(n3) );
  INVX1 U1 ( .A(i_4_2_0_1), .Y(n1) );
endmodule


module kernel_4_2_0 ( i_4_2_0_1, i_4_2_0_0, i_4_2_6_1, i_4_2_6_0, i_4_2_8_1, 
        i_4_2_8_0, o_4_2_0_0 );
  input i_4_2_0_1, i_4_2_0_0, i_4_2_6_1, i_4_2_6_0, i_4_2_8_1, i_4_2_8_0;
  output o_4_2_0_0;
  wire   n1, n2, n3, n4, n5, n6, n7, n8;

  OAI21X1 U4 ( .A(i_4_2_8_1), .B(n1), .C(n3), .Y(o_4_2_0_0) );
  NAND2X1 U5 ( .A(i_4_2_0_1), .B(n4), .Y(n3) );
  OAI21X1 U6 ( .A(i_4_2_0_0), .B(n5), .C(n6), .Y(n4) );
  NAND3X1 U7 ( .A(i_4_2_6_1), .B(i_4_2_0_0), .C(i_4_2_8_0), .Y(n6) );
  AOI22X1 U8 ( .A(n7), .B(n8), .C(i_4_2_8_1), .D(n2), .Y(n5) );
  NOR2X1 U9 ( .A(i_4_2_6_1), .B(i_4_2_6_0), .Y(n7) );
  OR2X1 U1 ( .A(n2), .B(i_4_2_8_1), .Y(n8) );
  INVX1 U2 ( .A(i_4_2_8_0), .Y(n2) );
  INVX1 U3 ( .A(i_4_2_0_0), .Y(n1) );
endmodule


module kernel_4_6_1 ( i_4_6_1_1, i_4_6_1_0, i_4_6_6_1, i_4_6_6_0, i_4_6_18_1, 
        i_4_6_18_0, o_4_6_0_1 );
  input i_4_6_1_1, i_4_6_1_0, i_4_6_6_1, i_4_6_6_0, i_4_6_18_1, i_4_6_18_0;
  output o_4_6_0_1;
  wire   n2, n3, n5, n6, n7, n8, n9, n10, n1;

  AOI22X1 U5 ( .A(i_4_6_1_1), .B(n6), .C(n7), .D(n1), .Y(n5) );
  NAND3X1 U6 ( .A(i_4_6_18_0), .B(n2), .C(n3), .Y(n7) );
  OAI21X1 U7 ( .A(n9), .B(n10), .C(i_4_6_18_0), .Y(n6) );
  XOR2X1 U8 ( .A(i_4_6_6_1), .B(i_4_6_6_0), .Y(n10) );
  AOI21X1 U9 ( .A(i_4_6_1_0), .B(n8), .C(n1), .Y(n9) );
  NAND2X1 U10 ( .A(i_4_6_6_1), .B(i_4_6_6_0), .Y(n8) );
  INVX1 U1 ( .A(i_4_6_18_1), .Y(n1) );
  INVX1 U2 ( .A(n8), .Y(n3) );
  INVX1 U3 ( .A(n5), .Y(o_4_6_0_1) );
  INVX1 U4 ( .A(i_4_6_1_0), .Y(n2) );
endmodule


module kernel_4_6_0 ( i_4_6_1_1, i_4_6_1_0, i_4_6_6_1, i_4_6_6_0, i_4_6_18_1, 
        i_4_6_18_0, o_4_6_0_0 );
  input i_4_6_1_1, i_4_6_1_0, i_4_6_6_1, i_4_6_6_0, i_4_6_18_1, i_4_6_18_0;
  output o_4_6_0_0;
  wire   n1, n2, n3, n4, n7, n8, n9, n10, n11, n12, n13, n14, n15, n16, n5, n6
;

  OAI21X1 U7 ( .A(n7), .B(n2), .C(n8), .Y(o_4_6_0_0) );
  AOI22X1 U8 ( .A(n9), .B(n5), .C(n10), .D(n3), .Y(n8) );
  NAND2X1 U9 ( .A(n11), .B(n12), .Y(n10) );
  NAND3X1 U10 ( .A(n1), .B(n4), .C(n6), .Y(n12) );
  NAND3X1 U11 ( .A(i_4_6_18_0), .B(n2), .C(i_4_6_1_1), .Y(n11) );
  OAI21X1 U12 ( .A(n13), .B(n3), .C(i_4_6_18_0), .Y(n9) );
  AOI21X1 U13 ( .A(i_4_6_6_0), .B(n2), .C(i_4_6_1_1), .Y(n13) );
  AOI21X1 U14 ( .A(n5), .B(n3), .C(n14), .Y(n7) );
  OAI21X1 U15 ( .A(n15), .B(n1), .C(n16), .Y(n14) );
  OAI21X1 U16 ( .A(n3), .B(n1), .C(n6), .Y(n16) );
  AOI22X1 U17 ( .A(i_4_6_6_1), .B(n4), .C(i_4_6_18_0), .D(i_4_6_6_0), .Y(n15)
         );
  INVX1 U1 ( .A(i_4_6_18_1), .Y(n5) );
  INVX1 U2 ( .A(i_4_6_18_0), .Y(n6) );
  INVX1 U3 ( .A(i_4_6_6_0), .Y(n4) );
  INVX1 U4 ( .A(i_4_6_6_1), .Y(n3) );
  INVX1 U5 ( .A(i_4_6_1_1), .Y(n1) );
  INVX1 U6 ( .A(i_4_6_1_0), .Y(n2) );
endmodule


module kernel_4_8_1 ( i_4_8_5_1, i_4_8_5_0, i_4_8_19_1, i_4_8_19_0, i_4_8_22_1, 
        i_4_8_22_0, o_4_8_0_1 );
  input i_4_8_5_1, i_4_8_5_0, i_4_8_19_1, i_4_8_19_0, i_4_8_22_1, i_4_8_22_0;
  output o_4_8_0_1;
  wire   n3, n4, n5, n6, n1, n2;

  OAI21X1 U4 ( .A(n3), .B(n1), .C(n4), .Y(o_4_8_0_1) );
  AOI22X1 U5 ( .A(n5), .B(i_4_8_5_0), .C(i_4_8_5_1), .D(n6), .Y(n4) );
  NAND3X1 U6 ( .A(i_4_8_19_0), .B(n1), .C(n3), .Y(n6) );
  NOR3X1 U7 ( .A(i_4_8_22_0), .B(i_4_8_5_0), .C(n2), .Y(n3) );
  INVX1 U1 ( .A(i_4_8_19_1), .Y(n2) );
  INVX1 U2 ( .A(i_4_8_22_1), .Y(n1) );
  AND2X1 U3 ( .A(n2), .B(i_4_8_22_0), .Y(n5) );
endmodule


module kernel_4_8_0 ( i_4_8_5_1, i_4_8_5_0, i_4_8_19_1, i_4_8_19_0, i_4_8_22_1, 
        i_4_8_22_0, o_4_8_0_0 );
  input i_4_8_5_1, i_4_8_5_0, i_4_8_19_1, i_4_8_19_0, i_4_8_22_1, i_4_8_22_0;
  output o_4_8_0_0;
  wire   n1, n6, n7, n8, n9, n10, n11, n12, n13, n14, n15, n16, n17, n2, n3,
         n4, n5;

  OAI21X1 U6 ( .A(i_4_8_5_0), .B(n6), .C(n7), .Y(o_4_8_0_0) );
  NAND2X1 U7 ( .A(i_4_8_5_0), .B(n8), .Y(n7) );
  OAI21X1 U8 ( .A(n9), .B(n1), .C(n10), .Y(n8) );
  AOI22X1 U9 ( .A(n4), .B(n5), .C(i_4_8_22_0), .D(n11), .Y(n10) );
  NAND2X1 U10 ( .A(n3), .B(n4), .Y(n11) );
  NOR3X1 U11 ( .A(n4), .B(i_4_8_22_1), .C(n2), .Y(n9) );
  AOI21X1 U12 ( .A(i_4_8_5_1), .B(n12), .C(n13), .Y(n6) );
  OAI21X1 U13 ( .A(n5), .B(n14), .C(n15), .Y(n13) );
  NAND3X1 U14 ( .A(i_4_8_22_1), .B(n5), .C(i_4_8_19_1), .Y(n15) );
  OAI21X1 U15 ( .A(n2), .B(n3), .C(n4), .Y(n14) );
  NAND3X1 U16 ( .A(n16), .B(n3), .C(n17), .Y(n12) );
  NAND2X1 U17 ( .A(i_4_8_22_0), .B(n2), .Y(n17) );
  NAND3X1 U18 ( .A(i_4_8_19_0), .B(n5), .C(i_4_8_19_1), .Y(n16) );
  INVX1 U1 ( .A(i_4_8_19_0), .Y(n2) );
  INVX1 U2 ( .A(i_4_8_19_1), .Y(n4) );
  INVX1 U3 ( .A(i_4_8_22_0), .Y(n5) );
  INVX1 U4 ( .A(i_4_8_22_1), .Y(n3) );
  INVX1 U5 ( .A(i_4_8_5_1), .Y(n1) );
endmodule


module kernel_4_9_1 ( i_4_9_18_1, i_4_9_18_0, i_4_9_22_1, i_4_9_22_0, 
        i_4_9_23_1, i_4_9_23_0, o_4_9_0_1 );
  input i_4_9_18_1, i_4_9_18_0, i_4_9_22_1, i_4_9_22_0, i_4_9_23_1, i_4_9_23_0;
  output o_4_9_0_1;
  wire   n2, n3, n4, n5, n6, n7, n1;

  OAI21X1 U3 ( .A(i_4_9_23_1), .B(n3), .C(n4), .Y(o_4_9_0_1) );
  NAND2X1 U4 ( .A(i_4_9_18_1), .B(n5), .Y(n4) );
  NOR2X1 U5 ( .A(i_4_9_18_1), .B(n5), .Y(n3) );
  OAI21X1 U6 ( .A(i_4_9_23_0), .B(n1), .C(n6), .Y(n5) );
  OAI21X1 U7 ( .A(i_4_9_18_0), .B(n2), .C(n7), .Y(n6) );
  NOR2X1 U8 ( .A(i_4_9_22_1), .B(i_4_9_22_0), .Y(n7) );
  INVX1 U1 ( .A(i_4_9_18_0), .Y(n1) );
  INVX1 U2 ( .A(i_4_9_23_0), .Y(n2) );
endmodule


module kernel_4_9_0 ( i_4_9_18_1, i_4_9_18_0, i_4_9_22_1, i_4_9_22_0, 
        i_4_9_23_1, i_4_9_23_0, o_4_9_0_0 );
  input i_4_9_18_1, i_4_9_18_0, i_4_9_22_1, i_4_9_22_0, i_4_9_23_1, i_4_9_23_0;
  output o_4_9_0_0;
  wire   n2, n4, n7, n8, n9, n10, n11, n12, n13, n14, n15, n16, n17, n1, n3,
         n5;

  AOI21X1 U8 ( .A(n9), .B(i_4_9_18_1), .C(n10), .Y(n8) );
  AOI21X1 U9 ( .A(n2), .B(n11), .C(i_4_9_23_1), .Y(n10) );
  AOI21X1 U10 ( .A(i_4_9_18_0), .B(i_4_9_18_1), .C(n12), .Y(n11) );
  OAI21X1 U11 ( .A(i_4_9_22_1), .B(n14), .C(n15), .Y(n13) );
  NAND3X1 U12 ( .A(n3), .B(n7), .C(i_4_9_22_0), .Y(n15) );
  AOI21X1 U13 ( .A(i_4_9_22_0), .B(i_4_9_18_0), .C(i_4_9_18_1), .Y(n14) );
  OAI21X1 U14 ( .A(n5), .B(n16), .C(n4), .Y(n9) );
  OAI21X1 U15 ( .A(n16), .B(n1), .C(n17), .Y(n12) );
  NAND3X1 U16 ( .A(n1), .B(n7), .C(i_4_9_18_0), .Y(n17) );
  XNOR2X1 U17 ( .A(n7), .B(i_4_9_18_0), .Y(n16) );
  INVX1 U1 ( .A(n12), .Y(n4) );
  INVX1 U2 ( .A(i_4_9_22_1), .Y(n1) );
  INVX1 U3 ( .A(n13), .Y(n2) );
  INVX1 U4 ( .A(i_4_9_18_0), .Y(n3) );
  INVX1 U5 ( .A(i_4_9_22_0), .Y(n5) );
  INVX1 U6 ( .A(i_4_9_23_0), .Y(n7) );
  INVX1 U7 ( .A(n8), .Y(o_4_9_0_0) );
endmodule


module kernel_4_10_1 ( i_4_10_2_1, i_4_10_2_0, i_4_10_6_1, i_4_10_6_0, 
        i_4_10_24_1, i_4_10_24_0, o_4_10_0_1 );
  input i_4_10_2_1, i_4_10_2_0, i_4_10_6_1, i_4_10_6_0, i_4_10_24_1,
         i_4_10_24_0;
  output o_4_10_0_1;
  wire   n1, n2, n3, n4, n5, n6, n7, n8, n9, n10, n11, n12;

  OAI21X1 U5 ( .A(n1), .B(n3), .C(n4), .Y(o_4_10_0_1) );
  NOR2X1 U6 ( .A(n5), .B(n6), .Y(n4) );
  AOI21X1 U7 ( .A(n1), .B(n2), .C(i_4_10_6_1), .Y(n6) );
  AOI21X1 U8 ( .A(n8), .B(i_4_10_24_1), .C(n3), .Y(n7) );
  NOR3X1 U9 ( .A(n8), .B(i_4_10_2_1), .C(i_4_10_24_1), .Y(n5) );
  AOI21X1 U10 ( .A(n10), .B(i_4_10_24_0), .C(n11), .Y(n9) );
  OAI21X1 U11 ( .A(i_4_10_24_1), .B(n8), .C(i_4_10_2_1), .Y(n12) );
  XOR2X1 U12 ( .A(i_4_10_24_0), .B(n10), .Y(n8) );
  XOR2X1 U13 ( .A(i_4_10_2_0), .B(i_4_10_6_0), .Y(n10) );
  INVX1 U1 ( .A(n7), .Y(n2) );
  INVX1 U2 ( .A(n12), .Y(n1) );
  INVX1 U3 ( .A(n9), .Y(n3) );
  AND2X1 U4 ( .A(i_4_10_2_0), .B(i_4_10_6_0), .Y(n11) );
endmodule


module kernel_4_10_0 ( i_4_10_2_1, i_4_10_2_0, i_4_10_6_1, i_4_10_6_0, 
        i_4_10_24_1, i_4_10_24_0, o_4_10_0_0 );
  input i_4_10_2_1, i_4_10_2_0, i_4_10_6_1, i_4_10_6_0, i_4_10_24_1,
         i_4_10_24_0;
  output o_4_10_0_0;
  wire   n1, n2, n3, n4, n5, n6, n7, n8, n9, n10, n11, n12, n13, n14, n15, n16,
         n17, n18, n19, n20;

  OAI21X1 U7 ( .A(n5), .B(n6), .C(n7), .Y(o_4_10_0_0) );
  NAND2X1 U8 ( .A(n8), .B(n9), .Y(n7) );
  OAI21X1 U9 ( .A(i_4_10_24_1), .B(n10), .C(n11), .Y(n9) );
  NAND3X1 U10 ( .A(n12), .B(n2), .C(i_4_10_24_1), .Y(n11) );
  AOI22X1 U11 ( .A(n13), .B(n1), .C(i_4_10_2_0), .D(n12), .Y(n10) );
  NAND2X1 U12 ( .A(n14), .B(i_4_10_2_1), .Y(n12) );
  XOR2X1 U13 ( .A(n5), .B(n3), .Y(n14) );
  NAND2X1 U14 ( .A(n5), .B(i_4_10_6_1), .Y(n13) );
  AOI22X1 U15 ( .A(n4), .B(n15), .C(n16), .D(n3), .Y(n6) );
  OAI21X1 U16 ( .A(i_4_10_2_1), .B(i_4_10_24_1), .C(n17), .Y(n16) );
  XOR2X1 U17 ( .A(n2), .B(n18), .Y(n17) );
  NAND2X1 U18 ( .A(n8), .B(i_4_10_24_1), .Y(n18) );
  OAI21X1 U19 ( .A(i_4_10_2_0), .B(i_4_10_24_1), .C(n19), .Y(n15) );
  NAND3X1 U20 ( .A(i_4_10_24_1), .B(n1), .C(n20), .Y(n19) );
  XNOR2X1 U21 ( .A(i_4_10_24_0), .B(i_4_10_6_0), .Y(n8) );
  INVX1 U1 ( .A(n8), .Y(n4) );
  INVX1 U2 ( .A(i_4_10_2_1), .Y(n1) );
  INVX1 U3 ( .A(i_4_10_6_1), .Y(n3) );
  INVX1 U4 ( .A(i_4_10_2_0), .Y(n2) );
  AND2X1 U5 ( .A(i_4_10_6_0), .B(i_4_10_24_0), .Y(n5) );
  AND2X1 U6 ( .A(i_4_10_6_1), .B(i_4_10_2_0), .Y(n20) );
endmodule


module kernel_4_13_1 ( i_4_13_0_1, i_4_13_0_0, i_4_13_14_1, i_4_13_14_0, 
        i_4_13_25_1, i_4_13_25_0, o_4_13_0_1 );
  input i_4_13_0_1, i_4_13_0_0, i_4_13_14_1, i_4_13_14_0, i_4_13_25_1,
         i_4_13_25_0;
  output o_4_13_0_1;
  wire   n1, n2, n3, n4, n5, n6, n7, n8, n9, n10, n11;

  OR2X2 U1 ( .A(n4), .B(n5), .Y(o_4_13_0_1) );
  AOI22X1 U8 ( .A(n1), .B(n6), .C(i_4_13_14_1), .D(n3), .Y(n5) );
  AOI22X1 U9 ( .A(n1), .B(n8), .C(n7), .D(n2), .Y(n4) );
  XOR2X1 U10 ( .A(i_4_13_25_1), .B(n9), .Y(n7) );
  AOI21X1 U11 ( .A(n9), .B(i_4_13_25_1), .C(n11), .Y(n10) );
  XOR2X1 U12 ( .A(i_4_13_14_0), .B(i_4_13_25_0), .Y(n9) );
  OR2X1 U2 ( .A(n2), .B(n7), .Y(n6) );
  OR2X1 U3 ( .A(n3), .B(i_4_13_14_1), .Y(n8) );
  INVX1 U4 ( .A(i_4_13_0_0), .Y(n2) );
  INVX1 U5 ( .A(n10), .Y(n3) );
  AND2X1 U6 ( .A(i_4_13_14_0), .B(i_4_13_25_0), .Y(n11) );
  INVX1 U7 ( .A(i_4_13_0_1), .Y(n1) );
endmodule


module kernel_4_13_0 ( i_4_13_0_1, i_4_13_0_0, i_4_13_14_1, i_4_13_14_0, 
        i_4_13_25_1, i_4_13_25_0, o_4_13_0_0 );
  input i_4_13_0_1, i_4_13_0_0, i_4_13_14_1, i_4_13_14_0, i_4_13_25_1,
         i_4_13_25_0;
  output o_4_13_0_0;
  wire   n1, n2, n3, n4, n5, n6, n7, n8, n9, n10, n11, n12, n13;

  OR2X2 U1 ( .A(n6), .B(n7), .Y(o_4_13_0_0) );
  OAI21X1 U7 ( .A(n3), .B(n8), .C(n9), .Y(n7) );
  NAND3X1 U8 ( .A(n3), .B(n5), .C(n10), .Y(n9) );
  XOR2X1 U9 ( .A(n2), .B(i_4_13_14_1), .Y(n10) );
  OAI21X1 U10 ( .A(i_4_13_25_0), .B(n4), .C(n11), .Y(n8) );
  OAI21X1 U11 ( .A(i_4_13_14_1), .B(n2), .C(n1), .Y(n11) );
  AOI22X1 U12 ( .A(n13), .B(n1), .C(i_4_13_14_1), .D(n2), .Y(n6) );
  NAND3X1 U13 ( .A(n12), .B(n4), .C(i_4_13_25_0), .Y(n13) );
  XOR2X1 U14 ( .A(n4), .B(i_4_13_25_1), .Y(n12) );
  INVX1 U2 ( .A(n12), .Y(n3) );
  INVX1 U3 ( .A(i_4_13_14_0), .Y(n4) );
  INVX1 U4 ( .A(i_4_13_25_0), .Y(n5) );
  INVX1 U5 ( .A(i_4_13_0_0), .Y(n2) );
  INVX1 U6 ( .A(i_4_13_0_1), .Y(n1) );
endmodule


module kernel_4_14_1 ( i_4_14_7_1, i_4_14_7_0, i_4_14_9_1, i_4_14_9_0, 
        i_4_14_24_1, i_4_14_24_0, o_4_14_0_1 );
  input i_4_14_7_1, i_4_14_7_0, i_4_14_9_1, i_4_14_9_0, i_4_14_24_1,
         i_4_14_24_0;
  output o_4_14_0_1;
  wire   n1, n2, n4, n5, n6, n7, n8, n9, n10, n12;

  OAI21X1 U5 ( .A(i_4_14_9_1), .B(n4), .C(n5), .Y(o_4_14_0_1) );
  NAND3X1 U6 ( .A(n6), .B(n1), .C(n7), .Y(n5) );
  OAI21X1 U7 ( .A(i_4_14_24_0), .B(n8), .C(i_4_14_9_0), .Y(n7) );
  AOI22X1 U8 ( .A(n9), .B(n6), .C(n2), .D(n10), .Y(n4) );
  XOR2X1 U10 ( .A(i_4_14_24_1), .B(i_4_14_7_0), .Y(n8) );
  NAND2X1 U11 ( .A(i_4_14_7_0), .B(i_4_14_24_1), .Y(n6) );
  NAND2X1 U12 ( .A(i_4_14_7_1), .B(i_4_14_9_0), .Y(n9) );
  INVX1 U1 ( .A(n8), .Y(n2) );
  INVX1 U2 ( .A(i_4_14_7_1), .Y(n1) );
  OR2X1 U3 ( .A(n6), .B(n12), .Y(n10) );
  OAI21X1 U4 ( .A(i_4_14_9_0), .B(i_4_14_24_0), .C(i_4_14_7_1), .Y(n12) );
endmodule


module kernel_4_14_0 ( i_4_14_7_1, i_4_14_7_0, i_4_14_9_1, i_4_14_9_0, 
        i_4_14_24_1, i_4_14_24_0, o_4_14_0_0 );
  input i_4_14_7_1, i_4_14_7_0, i_4_14_9_1, i_4_14_9_0, i_4_14_24_1,
         i_4_14_24_0;
  output o_4_14_0_0;
  wire   n1, n2, n3, n4, n5, n6, n7, n8, n9, n10, n11, n12, n13, n14, n15, n16,
         n17, n18, n19, n20, n21, n22, n23;

  OAI21X1 U7 ( .A(n3), .B(n7), .C(n8), .Y(o_4_14_0_0) );
  OAI21X1 U8 ( .A(n9), .B(n10), .C(n2), .Y(n8) );
  AOI21X1 U9 ( .A(n12), .B(n13), .C(n1), .Y(n10) );
  NAND3X1 U10 ( .A(n14), .B(n5), .C(n15), .Y(n13) );
  NAND2X1 U11 ( .A(i_4_14_24_0), .B(n4), .Y(n15) );
  NAND3X1 U12 ( .A(n16), .B(n4), .C(n3), .Y(n12) );
  NAND2X1 U13 ( .A(n5), .B(n6), .Y(n16) );
  NOR3X1 U14 ( .A(n14), .B(i_4_14_7_1), .C(n17), .Y(n9) );
  AOI21X1 U15 ( .A(i_4_14_9_1), .B(n6), .C(n5), .Y(n17) );
  AOI22X1 U16 ( .A(n18), .B(n19), .C(i_4_14_9_0), .D(n20), .Y(n7) );
  OAI21X1 U17 ( .A(i_4_14_7_1), .B(n21), .C(n22), .Y(n20) );
  NAND3X1 U18 ( .A(n11), .B(n4), .C(i_4_14_7_1), .Y(n22) );
  AOI22X1 U19 ( .A(n11), .B(n6), .C(i_4_14_24_0), .D(i_4_14_9_1), .Y(n21) );
  NAND2X1 U20 ( .A(i_4_14_9_0), .B(n11), .Y(n19) );
  XOR2X1 U21 ( .A(i_4_14_24_1), .B(i_4_14_7_0), .Y(n11) );
  OAI21X1 U22 ( .A(i_4_14_9_1), .B(i_4_14_7_1), .C(n23), .Y(n18) );
  NAND3X1 U23 ( .A(i_4_14_9_1), .B(n6), .C(i_4_14_7_1), .Y(n23) );
  NAND2X1 U24 ( .A(i_4_14_7_0), .B(i_4_14_24_1), .Y(n14) );
  INVX1 U1 ( .A(n11), .Y(n2) );
  INVX1 U2 ( .A(n14), .Y(n3) );
  INVX1 U3 ( .A(i_4_14_9_0), .Y(n5) );
  INVX1 U4 ( .A(i_4_14_9_1), .Y(n4) );
  INVX1 U5 ( .A(i_4_14_24_0), .Y(n6) );
  INVX1 U6 ( .A(i_4_14_7_1), .Y(n1) );
endmodule


module kernel_4_15_1 ( i_4_15_3_1, i_4_15_3_0, i_4_15_16_1, i_4_15_16_0, 
        i_4_15_18_1, i_4_15_18_0, o_4_15_0_1 );
  input i_4_15_3_1, i_4_15_3_0, i_4_15_16_1, i_4_15_16_0, i_4_15_18_1,
         i_4_15_18_0;
  output o_4_15_0_1;
  wire   n2, n3, n4, n5, n6, n7, n8, n1;

  NAND3X1 U4 ( .A(n3), .B(n4), .C(n5), .Y(o_4_15_0_1) );
  NAND2X1 U5 ( .A(i_4_15_16_1), .B(n6), .Y(n5) );
  NAND3X1 U6 ( .A(i_4_15_18_1), .B(i_4_15_18_0), .C(n7), .Y(n4) );
  OAI21X1 U7 ( .A(i_4_15_16_1), .B(n6), .C(i_4_15_3_1), .Y(n3) );
  NAND3X1 U8 ( .A(n2), .B(n1), .C(n8), .Y(n6) );
  NAND2X1 U9 ( .A(i_4_15_18_1), .B(i_4_15_18_0), .Y(n8) );
  INVX1 U1 ( .A(i_4_15_16_0), .Y(n2) );
  INVX1 U2 ( .A(i_4_15_3_0), .Y(n1) );
  AND2X1 U3 ( .A(i_4_15_3_0), .B(i_4_15_16_0), .Y(n7) );
endmodule


module kernel_4_15_0 ( i_4_15_3_1, i_4_15_3_0, i_4_15_16_1, i_4_15_16_0, 
        i_4_15_18_1, i_4_15_18_0, o_4_15_0_0 );
  input i_4_15_3_1, i_4_15_3_0, i_4_15_16_1, i_4_15_16_0, i_4_15_18_1,
         i_4_15_18_0;
  output o_4_15_0_0;
  wire   n1, n2, n3, n4, n5, n6, n7;

  OAI21X1 U2 ( .A(n1), .B(n2), .C(n3), .Y(o_4_15_0_0) );
  AOI22X1 U3 ( .A(i_4_15_3_1), .B(i_4_15_16_1), .C(n1), .D(n4), .Y(n3) );
  OAI21X1 U4 ( .A(n5), .B(n6), .C(n7), .Y(n4) );
  OAI21X1 U5 ( .A(i_4_15_16_1), .B(i_4_15_3_1), .C(n2), .Y(n7) );
  NAND2X1 U6 ( .A(n5), .B(n6), .Y(n2) );
  NAND2X1 U7 ( .A(i_4_15_3_0), .B(i_4_15_16_0), .Y(n6) );
  XNOR2X1 U8 ( .A(i_4_15_16_0), .B(i_4_15_3_0), .Y(n1) );
  AND2X1 U1 ( .A(i_4_15_18_1), .B(i_4_15_18_0), .Y(n5) );
endmodule


module kernel_4_17_1 ( i_4_17_19_1, i_4_17_19_0, i_4_17_25_1, i_4_17_25_0, 
        i_4_17_29_1, i_4_17_29_0, o_4_17_0_1 );
  input i_4_17_19_1, i_4_17_19_0, i_4_17_25_1, i_4_17_25_0, i_4_17_29_1,
         i_4_17_29_0;
  output o_4_17_0_1;
  wire   n3, n4, n5, n6, n7, n8, n9, n1, n2;

  OAI21X1 U6 ( .A(i_4_17_29_1), .B(n6), .C(n7), .Y(o_4_17_0_1) );
  NAND3X1 U7 ( .A(n3), .B(n5), .C(n8), .Y(n7) );
  OAI21X1 U8 ( .A(i_4_17_25_0), .B(n1), .C(n2), .Y(n8) );
  NOR3X1 U9 ( .A(n9), .B(n5), .C(n4), .Y(n6) );
  NAND3X1 U10 ( .A(n1), .B(n2), .C(i_4_17_25_1), .Y(n9) );
  INVX1 U1 ( .A(i_4_17_19_0), .Y(n1) );
  INVX1 U2 ( .A(i_4_17_19_1), .Y(n2) );
  INVX1 U3 ( .A(i_4_17_25_1), .Y(n3) );
  INVX1 U4 ( .A(i_4_17_29_0), .Y(n5) );
  INVX1 U5 ( .A(i_4_17_25_0), .Y(n4) );
endmodule


module kernel_4_17_0 ( i_4_17_19_1, i_4_17_19_0, i_4_17_25_1, i_4_17_25_0, 
        i_4_17_29_1, i_4_17_29_0, o_4_17_0_0 );
  input i_4_17_19_1, i_4_17_19_0, i_4_17_25_1, i_4_17_25_0, i_4_17_29_1,
         i_4_17_29_0;
  output o_4_17_0_0;
  wire   n3, n4, n5, n6, n7, n8, n9, n10, n11, n12, n13, n14, n15, n16, n17,
         n18, n19, n20, n21, n22, n23, n1, n2;

  NAND3X1 U9 ( .A(n9), .B(n10), .C(n11), .Y(o_4_17_0_0) );
  OAI21X1 U10 ( .A(n12), .B(n13), .C(i_4_17_19_1), .Y(n11) );
  OAI21X1 U11 ( .A(n8), .B(n14), .C(n15), .Y(n13) );
  OAI21X1 U12 ( .A(n8), .B(n16), .C(n7), .Y(n15) );
  OAI21X1 U13 ( .A(n17), .B(n1), .C(n18), .Y(n12) );
  NAND3X1 U14 ( .A(n6), .B(n8), .C(i_4_17_25_1), .Y(n18) );
  AOI21X1 U15 ( .A(i_4_17_25_1), .B(n8), .C(n4), .Y(n17) );
  NAND3X1 U16 ( .A(n2), .B(n7), .C(n19), .Y(n10) );
  NAND3X1 U17 ( .A(n20), .B(n14), .C(n21), .Y(n19) );
  AOI21X1 U18 ( .A(i_4_17_19_0), .B(n5), .C(n8), .Y(n21) );
  NAND2X1 U19 ( .A(n6), .B(n5), .Y(n14) );
  NAND3X1 U20 ( .A(i_4_17_25_0), .B(n1), .C(i_4_17_25_1), .Y(n20) );
  NAND3X1 U21 ( .A(n2), .B(n8), .C(n22), .Y(n9) );
  OAI21X1 U22 ( .A(i_4_17_25_1), .B(i_4_17_19_0), .C(n3), .Y(n22) );
  OAI21X1 U23 ( .A(i_4_17_25_1), .B(n6), .C(n23), .Y(n16) );
  NAND3X1 U24 ( .A(i_4_17_25_1), .B(n6), .C(i_4_17_19_0), .Y(n23) );
  INVX1 U1 ( .A(i_4_17_19_0), .Y(n1) );
  INVX1 U2 ( .A(i_4_17_19_1), .Y(n2) );
  INVX1 U3 ( .A(i_4_17_29_0), .Y(n8) );
  INVX1 U4 ( .A(i_4_17_25_1), .Y(n5) );
  INVX1 U5 ( .A(n14), .Y(n4) );
  INVX1 U6 ( .A(i_4_17_29_1), .Y(n7) );
  INVX1 U7 ( .A(n16), .Y(n3) );
  INVX1 U8 ( .A(i_4_17_25_0), .Y(n6) );
endmodule


module kernel_4_19_1 ( i_4_19_12_1, i_4_19_12_0, i_4_19_19_1, i_4_19_19_0, 
        i_4_19_23_1, i_4_19_23_0, o_4_19_0_1 );
  input i_4_19_12_1, i_4_19_12_0, i_4_19_19_1, i_4_19_19_0, i_4_19_23_1,
         i_4_19_23_0;
  output o_4_19_0_1;
  wire   n2, n3, n4, n5, n1;

  OAI21X1 U3 ( .A(n2), .B(n3), .C(n4), .Y(o_4_19_0_1) );
  NAND2X1 U4 ( .A(i_4_19_19_1), .B(n5), .Y(n4) );
  OAI21X1 U5 ( .A(i_4_19_12_0), .B(n1), .C(i_4_19_12_1), .Y(n5) );
  AOI21X1 U6 ( .A(i_4_19_23_1), .B(i_4_19_23_0), .C(i_4_19_19_0), .Y(n2) );
  OR2X1 U1 ( .A(i_4_19_12_0), .B(i_4_19_12_1), .Y(n3) );
  INVX1 U2 ( .A(i_4_19_19_0), .Y(n1) );
endmodule


module kernel_4_19_0 ( i_4_19_12_1, i_4_19_12_0, i_4_19_19_1, i_4_19_19_0, 
        i_4_19_23_1, i_4_19_23_0, o_4_19_0_0 );
  input i_4_19_12_1, i_4_19_12_0, i_4_19_19_1, i_4_19_19_0, i_4_19_23_1,
         i_4_19_23_0;
  output o_4_19_0_0;
  wire   n1, n2, n4, n5, n6, n7, n3;

  OAI21X1 U4 ( .A(n4), .B(n5), .C(n6), .Y(o_4_19_0_0) );
  NAND3X1 U5 ( .A(n5), .B(n2), .C(i_4_19_19_0), .Y(n6) );
  XNOR2X1 U6 ( .A(n1), .B(i_4_19_19_1), .Y(n5) );
  AOI21X1 U7 ( .A(n7), .B(n3), .C(i_4_19_12_0), .Y(n4) );
  NAND3X1 U8 ( .A(i_4_19_23_0), .B(n1), .C(i_4_19_23_1), .Y(n7) );
  INVX1 U1 ( .A(i_4_19_19_0), .Y(n3) );
  INVX1 U2 ( .A(i_4_19_12_1), .Y(n1) );
  INVX1 U3 ( .A(i_4_19_12_0), .Y(n2) );
endmodule


module kernel_4_20_1 ( i_4_20_5_1, i_4_20_5_0, i_4_20_6_1, i_4_20_6_0, 
        i_4_20_11_1, i_4_20_11_0, o_4_20_0_1 );
  input i_4_20_5_1, i_4_20_5_0, i_4_20_6_1, i_4_20_6_0, i_4_20_11_1,
         i_4_20_11_0;
  output o_4_20_0_1;
  wire   i_4_20_11_1;
  assign o_4_20_0_1 = i_4_20_11_1;

endmodule


module kernel_4_20_0 ( i_4_20_5_1, i_4_20_5_0, i_4_20_6_1, i_4_20_6_0, 
        i_4_20_11_1, i_4_20_11_0, o_4_20_0_0 );
  input i_4_20_5_1, i_4_20_5_0, i_4_20_6_1, i_4_20_6_0, i_4_20_11_1,
         i_4_20_11_0;
  output o_4_20_0_0;
  wire   n3, n4, n5, n6, n7, n8, n1;

  NOR3X1 U4 ( .A(n4), .B(i_4_20_11_1), .C(n5), .Y(n3) );
  NAND3X1 U6 ( .A(n5), .B(n4), .C(i_4_20_11_1), .Y(n6) );
  AOI21X1 U7 ( .A(n7), .B(i_4_20_6_1), .C(n8), .Y(n4) );
  XNOR2X1 U8 ( .A(i_4_20_6_1), .B(n7), .Y(n5) );
  XOR2X1 U9 ( .A(i_4_20_5_1), .B(i_4_20_6_0), .Y(n7) );
  AND2X1 U1 ( .A(i_4_20_5_1), .B(i_4_20_6_0), .Y(n8) );
  OR2X1 U2 ( .A(n1), .B(n3), .Y(o_4_20_0_0) );
  AND2X1 U3 ( .A(i_4_20_11_0), .B(n6), .Y(n1) );
endmodule


module kernel_4_21_1 ( i_4_21_15_1, i_4_21_15_0, i_4_21_18_1, i_4_21_18_0, 
        i_4_21_22_1, i_4_21_22_0, o_4_21_0_1 );
  input i_4_21_15_1, i_4_21_15_0, i_4_21_18_1, i_4_21_18_0, i_4_21_22_1,
         i_4_21_22_0;
  output o_4_21_0_1;
  wire   n3, n4, n5, n6, n7, n8;

  NAND3X1 U5 ( .A(n5), .B(i_4_21_18_0), .C(n6), .Y(n4) );
  NOR2X1 U6 ( .A(i_4_21_15_1), .B(i_4_21_15_0), .Y(n6) );
  NOR2X1 U7 ( .A(n3), .B(i_4_21_22_0), .Y(n5) );
  AND2X1 U2 ( .A(i_4_21_15_1), .B(i_4_21_15_0), .Y(n3) );
  NAND3X1 U1 ( .A(i_4_21_18_1), .B(n8), .C(n7), .Y(o_4_21_0_1) );
  OR2X1 U3 ( .A(i_4_21_18_0), .B(n5), .Y(n7) );
  AOI22X1 U4 ( .A(n3), .B(i_4_21_22_0), .C(n4), .D(i_4_21_22_1), .Y(n8) );
endmodule


module kernel_4_21_0 ( i_4_21_15_1, i_4_21_15_0, i_4_21_18_1, i_4_21_18_0, 
        i_4_21_22_1, i_4_21_22_0, o_4_21_0_0 );
  input i_4_21_15_1, i_4_21_15_0, i_4_21_18_1, i_4_21_18_0, i_4_21_22_1,
         i_4_21_22_0;
  output o_4_21_0_0;
  wire   n1, n2, n3, n6, n7, n8, n9, n10, n11, n12, n13, n14, n15, n16, n17,
         n18, n19, n4, n5;

  OAI21X1 U7 ( .A(n6), .B(n1), .C(n7), .Y(o_4_21_0_0) );
  AOI22X1 U8 ( .A(n8), .B(n9), .C(n10), .D(n1), .Y(n7) );
  NAND3X1 U9 ( .A(n11), .B(n12), .C(n13), .Y(n10) );
  NAND3X1 U10 ( .A(i_4_21_18_0), .B(i_4_21_22_1), .C(n14), .Y(n13) );
  NOR2X1 U11 ( .A(i_4_21_22_0), .B(i_4_21_15_0), .Y(n14) );
  OAI21X1 U12 ( .A(i_4_21_22_1), .B(n15), .C(n16), .Y(n9) );
  NAND2X1 U13 ( .A(i_4_21_22_1), .B(i_4_21_15_0), .Y(n16) );
  AOI22X1 U14 ( .A(i_4_21_15_0), .B(n4), .C(i_4_21_18_1), .D(n1), .Y(n15) );
  AOI21X1 U15 ( .A(n8), .B(n2), .C(n17), .Y(n6) );
  OAI21X1 U16 ( .A(n5), .B(n3), .C(n11), .Y(n17) );
  NAND3X1 U17 ( .A(n18), .B(n5), .C(i_4_21_22_0), .Y(n11) );
  AOI21X1 U18 ( .A(n12), .B(n18), .C(i_4_21_22_0), .Y(n19) );
  NAND2X1 U19 ( .A(i_4_21_22_1), .B(n4), .Y(n12) );
  XOR2X1 U20 ( .A(n5), .B(i_4_21_22_0), .Y(n8) );
  INVX1 U1 ( .A(n19), .Y(n3) );
  INVX1 U2 ( .A(i_4_21_18_0), .Y(n5) );
  INVX1 U3 ( .A(i_4_21_18_1), .Y(n4) );
  OR2X1 U4 ( .A(n4), .B(i_4_21_22_1), .Y(n18) );
  INVX1 U5 ( .A(i_4_21_15_0), .Y(n2) );
  INVX1 U6 ( .A(i_4_21_15_1), .Y(n1) );
endmodule


module kernel_4 ( i_4_0_1, i_4_0_0, i_4_1_1, i_4_1_0, i_4_2_1, i_4_2_0, 
        i_4_3_1, i_4_3_0, i_4_4_1, i_4_4_0, i_4_5_1, i_4_5_0, i_4_6_1, i_4_6_0, 
        i_4_7_1, i_4_7_0, i_4_8_1, i_4_8_0, i_4_9_1, i_4_9_0, i_4_10_1, 
        i_4_10_0, i_4_11_1, i_4_11_0, i_4_12_1, i_4_12_0, i_4_13_1, i_4_13_0, 
        i_4_14_1, i_4_14_0, i_4_15_1, i_4_15_0, i_4_16_1, i_4_16_0, i_4_17_1, 
        i_4_17_0, i_4_18_1, i_4_18_0, i_4_19_1, i_4_19_0, i_4_20_1, i_4_20_0, 
        i_4_21_1, i_4_21_0, i_4_22_1, i_4_22_0, i_4_23_1, i_4_23_0, i_4_24_1, 
        i_4_24_0, i_4_25_1, i_4_25_0, i_4_26_1, i_4_26_0, i_4_27_1, i_4_27_0, 
        i_4_28_1, i_4_28_0, i_4_29_1, i_4_29_0, i_4_30_1, i_4_30_0, i_4_31_1, 
        i_4_31_0, o_4_0_1, o_4_0_0, o_4_1_1, o_4_1_0, o_4_2_1, o_4_2_0, 
        o_4_3_1, o_4_3_0, o_4_4_1, o_4_4_0, o_4_5_1, o_4_5_0, o_4_6_1, o_4_6_0, 
        o_4_7_1, o_4_7_0, o_4_8_1, o_4_8_0, o_4_9_1, o_4_9_0, o_4_10_1, 
        o_4_10_0, o_4_11_1, o_4_11_0, o_4_12_1, o_4_12_0, o_4_13_1, o_4_13_0, 
        o_4_14_1, o_4_14_0, o_4_15_1, o_4_15_0, o_4_16_1, o_4_16_0, o_4_17_1, 
        o_4_17_0, o_4_18_1, o_4_18_0, o_4_19_1, o_4_19_0, o_4_20_1, o_4_20_0, 
        o_4_21_1, o_4_21_0, o_4_22_1, o_4_22_0, o_4_23_1, o_4_23_0, o_4_24_1, 
        o_4_24_0, o_4_25_1, o_4_25_0, o_4_26_1, o_4_26_0, o_4_27_1, o_4_27_0, 
        o_4_28_1, o_4_28_0, o_4_29_1, o_4_29_0, o_4_30_1, o_4_30_0, o_4_31_1, 
        o_4_31_0 );
  input i_4_0_1, i_4_0_0, i_4_1_1, i_4_1_0, i_4_2_1, i_4_2_0, i_4_3_1, i_4_3_0,
         i_4_4_1, i_4_4_0, i_4_5_1, i_4_5_0, i_4_6_1, i_4_6_0, i_4_7_1,
         i_4_7_0, i_4_8_1, i_4_8_0, i_4_9_1, i_4_9_0, i_4_10_1, i_4_10_0,
         i_4_11_1, i_4_11_0, i_4_12_1, i_4_12_0, i_4_13_1, i_4_13_0, i_4_14_1,
         i_4_14_0, i_4_15_1, i_4_15_0, i_4_16_1, i_4_16_0, i_4_17_1, i_4_17_0,
         i_4_18_1, i_4_18_0, i_4_19_1, i_4_19_0, i_4_20_1, i_4_20_0, i_4_21_1,
         i_4_21_0, i_4_22_1, i_4_22_0, i_4_23_1, i_4_23_0, i_4_24_1, i_4_24_0,
         i_4_25_1, i_4_25_0, i_4_26_1, i_4_26_0, i_4_27_1, i_4_27_0, i_4_28_1,
         i_4_28_0, i_4_29_1, i_4_29_0, i_4_30_1, i_4_30_0, i_4_31_1, i_4_31_0;
  output o_4_0_1, o_4_0_0, o_4_1_1, o_4_1_0, o_4_2_1, o_4_2_0, o_4_3_1,
         o_4_3_0, o_4_4_1, o_4_4_0, o_4_5_1, o_4_5_0, o_4_6_1, o_4_6_0,
         o_4_7_1, o_4_7_0, o_4_8_1, o_4_8_0, o_4_9_1, o_4_9_0, o_4_10_1,
         o_4_10_0, o_4_11_1, o_4_11_0, o_4_12_1, o_4_12_0, o_4_13_1, o_4_13_0,
         o_4_14_1, o_4_14_0, o_4_15_1, o_4_15_0, o_4_16_1, o_4_16_0, o_4_17_1,
         o_4_17_0, o_4_18_1, o_4_18_0, o_4_19_1, o_4_19_0, o_4_20_1, o_4_20_0,
         o_4_21_1, o_4_21_0, o_4_22_1, o_4_22_0, o_4_23_1, o_4_23_0, o_4_24_1,
         o_4_24_0, o_4_25_1, o_4_25_0, o_4_26_1, o_4_26_0, o_4_27_1, o_4_27_0,
         o_4_28_1, o_4_28_0, o_4_29_1, o_4_29_0, o_4_30_1, o_4_30_0, o_4_31_1,
         o_4_31_0;


  kernel_4_1_1 k_4_1_1 ( .i_4_1_0_1(i_4_0_1), .i_4_1_0_0(i_4_0_0), .i_4_1_4_1(
        i_4_4_1), .i_4_1_4_0(i_4_4_0), .i_4_1_25_1(i_4_25_1), .i_4_1_25_0(
        i_4_25_0), .o_4_1_0_1(o_4_1_1) );
  kernel_4_1_0 k_4_1_0 ( .i_4_1_0_1(i_4_0_1), .i_4_1_0_0(i_4_0_0), .i_4_1_4_1(
        i_4_4_1), .i_4_1_4_0(i_4_4_0), .i_4_1_25_1(i_4_25_1), .i_4_1_25_0(
        i_4_25_0), .o_4_1_0_0(o_4_1_0) );
  kernel_4_2_1 k_4_2_1 ( .i_4_2_0_1(i_4_0_1), .i_4_2_0_0(i_4_0_0), .i_4_2_6_1(
        i_4_6_1), .i_4_2_6_0(1'b0), .i_4_2_8_1(i_4_8_1), .i_4_2_8_0(i_4_8_0), 
        .o_4_2_0_1(o_4_2_1) );
  kernel_4_2_0 k_4_2_0 ( .i_4_2_0_1(i_4_0_1), .i_4_2_0_0(i_4_0_0), .i_4_2_6_1(
        i_4_6_1), .i_4_2_6_0(i_4_6_0), .i_4_2_8_1(i_4_8_1), .i_4_2_8_0(i_4_8_0), .o_4_2_0_0(o_4_2_0) );
  kernel_4_6_1 k_4_6_1 ( .i_4_6_1_1(i_4_1_1), .i_4_6_1_0(i_4_1_0), .i_4_6_6_1(
        i_4_6_1), .i_4_6_6_0(i_4_6_0), .i_4_6_18_1(i_4_18_1), .i_4_6_18_0(
        i_4_18_0), .o_4_6_0_1(o_4_6_1) );
  kernel_4_6_0 k_4_6_0 ( .i_4_6_1_1(i_4_1_1), .i_4_6_1_0(i_4_1_0), .i_4_6_6_1(
        i_4_6_1), .i_4_6_6_0(i_4_6_0), .i_4_6_18_1(i_4_18_1), .i_4_6_18_0(
        i_4_18_0), .o_4_6_0_0(o_4_6_0) );
  kernel_4_8_1 k_4_8_1 ( .i_4_8_5_1(i_4_5_1), .i_4_8_5_0(i_4_5_0), 
        .i_4_8_19_1(i_4_19_1), .i_4_8_19_0(i_4_19_0), .i_4_8_22_1(i_4_22_1), 
        .i_4_8_22_0(i_4_22_0), .o_4_8_0_1(o_4_8_1) );
  kernel_4_8_0 k_4_8_0 ( .i_4_8_5_1(i_4_5_1), .i_4_8_5_0(i_4_5_0), 
        .i_4_8_19_1(i_4_19_1), .i_4_8_19_0(i_4_19_0), .i_4_8_22_1(i_4_22_1), 
        .i_4_8_22_0(i_4_22_0), .o_4_8_0_0(o_4_8_0) );
  kernel_4_9_1 k_4_9_1 ( .i_4_9_18_1(i_4_18_1), .i_4_9_18_0(i_4_18_0), 
        .i_4_9_22_1(i_4_22_1), .i_4_9_22_0(i_4_22_0), .i_4_9_23_1(i_4_23_1), 
        .i_4_9_23_0(i_4_23_0), .o_4_9_0_1(o_4_9_1) );
  kernel_4_9_0 k_4_9_0 ( .i_4_9_18_1(i_4_18_1), .i_4_9_18_0(i_4_18_0), 
        .i_4_9_22_1(i_4_22_1), .i_4_9_22_0(i_4_22_0), .i_4_9_23_1(i_4_23_1), 
        .i_4_9_23_0(i_4_23_0), .o_4_9_0_0(o_4_9_0) );
  kernel_4_10_1 k_4_10_1 ( .i_4_10_2_1(i_4_2_1), .i_4_10_2_0(i_4_2_0), 
        .i_4_10_6_1(i_4_6_1), .i_4_10_6_0(i_4_6_0), .i_4_10_24_1(i_4_24_1), 
        .i_4_10_24_0(i_4_24_0), .o_4_10_0_1(o_4_10_1) );
  kernel_4_10_0 k_4_10_0 ( .i_4_10_2_1(i_4_2_1), .i_4_10_2_0(i_4_2_0), 
        .i_4_10_6_1(i_4_6_1), .i_4_10_6_0(i_4_6_0), .i_4_10_24_1(i_4_24_1), 
        .i_4_10_24_0(i_4_24_0), .o_4_10_0_0(o_4_10_0) );
  kernel_4_13_1 k_4_13_1 ( .i_4_13_0_1(i_4_0_1), .i_4_13_0_0(i_4_0_0), 
        .i_4_13_14_1(i_4_14_1), .i_4_13_14_0(i_4_14_0), .i_4_13_25_1(i_4_25_1), 
        .i_4_13_25_0(i_4_25_0), .o_4_13_0_1(o_4_13_1) );
  kernel_4_13_0 k_4_13_0 ( .i_4_13_0_1(i_4_0_1), .i_4_13_0_0(i_4_0_0), 
        .i_4_13_14_1(i_4_14_1), .i_4_13_14_0(i_4_14_0), .i_4_13_25_1(i_4_25_1), 
        .i_4_13_25_0(i_4_25_0), .o_4_13_0_0(o_4_13_0) );
  kernel_4_14_1 k_4_14_1 ( .i_4_14_7_1(i_4_7_1), .i_4_14_7_0(i_4_7_0), 
        .i_4_14_9_1(i_4_9_1), .i_4_14_9_0(i_4_9_0), .i_4_14_24_1(i_4_24_1), 
        .i_4_14_24_0(i_4_24_0), .o_4_14_0_1(o_4_14_1) );
  kernel_4_14_0 k_4_14_0 ( .i_4_14_7_1(i_4_7_1), .i_4_14_7_0(i_4_7_0), 
        .i_4_14_9_1(i_4_9_1), .i_4_14_9_0(i_4_9_0), .i_4_14_24_1(i_4_24_1), 
        .i_4_14_24_0(i_4_24_0), .o_4_14_0_0(o_4_14_0) );
  kernel_4_15_1 k_4_15_1 ( .i_4_15_3_1(i_4_3_1), .i_4_15_3_0(i_4_3_0), 
        .i_4_15_16_1(i_4_16_1), .i_4_15_16_0(i_4_16_0), .i_4_15_18_1(i_4_18_1), 
        .i_4_15_18_0(i_4_18_0), .o_4_15_0_1(o_4_15_1) );
  kernel_4_15_0 k_4_15_0 ( .i_4_15_3_1(i_4_3_1), .i_4_15_3_0(i_4_3_0), 
        .i_4_15_16_1(i_4_16_1), .i_4_15_16_0(i_4_16_0), .i_4_15_18_1(i_4_18_1), 
        .i_4_15_18_0(i_4_18_0), .o_4_15_0_0(o_4_15_0) );
  kernel_4_17_1 k_4_17_1 ( .i_4_17_19_1(i_4_19_1), .i_4_17_19_0(i_4_19_0), 
        .i_4_17_25_1(i_4_25_1), .i_4_17_25_0(i_4_25_0), .i_4_17_29_1(i_4_29_1), 
        .i_4_17_29_0(i_4_29_0), .o_4_17_0_1(o_4_17_1) );
  kernel_4_17_0 k_4_17_0 ( .i_4_17_19_1(i_4_19_1), .i_4_17_19_0(i_4_19_0), 
        .i_4_17_25_1(i_4_25_1), .i_4_17_25_0(i_4_25_0), .i_4_17_29_1(i_4_29_1), 
        .i_4_17_29_0(i_4_29_0), .o_4_17_0_0(o_4_17_0) );
  kernel_4_19_1 k_4_19_1 ( .i_4_19_12_1(i_4_12_1), .i_4_19_12_0(i_4_12_0), 
        .i_4_19_19_1(i_4_19_1), .i_4_19_19_0(i_4_19_0), .i_4_19_23_1(i_4_23_1), 
        .i_4_19_23_0(i_4_23_0), .o_4_19_0_1(o_4_19_1) );
  kernel_4_19_0 k_4_19_0 ( .i_4_19_12_1(i_4_12_1), .i_4_19_12_0(i_4_12_0), 
        .i_4_19_19_1(i_4_19_1), .i_4_19_19_0(i_4_19_0), .i_4_19_23_1(i_4_23_1), 
        .i_4_19_23_0(i_4_23_0), .o_4_19_0_0(o_4_19_0) );
  kernel_4_20_1 k_4_20_1 ( .i_4_20_5_1(1'b0), .i_4_20_5_0(1'b0), .i_4_20_6_1(
        1'b0), .i_4_20_6_0(1'b0), .i_4_20_11_1(i_4_11_1), .i_4_20_11_0(1'b0), 
        .o_4_20_0_1(o_4_20_1) );
  kernel_4_20_0 k_4_20_0 ( .i_4_20_5_1(i_4_5_1), .i_4_20_5_0(1'b0), 
        .i_4_20_6_1(i_4_6_1), .i_4_20_6_0(i_4_6_0), .i_4_20_11_1(i_4_11_1), 
        .i_4_20_11_0(i_4_11_0), .o_4_20_0_0(o_4_20_0) );
  kernel_4_21_1 k_4_21_1 ( .i_4_21_15_1(i_4_15_1), .i_4_21_15_0(i_4_15_0), 
        .i_4_21_18_1(i_4_18_1), .i_4_21_18_0(i_4_18_0), .i_4_21_22_1(i_4_22_1), 
        .i_4_21_22_0(i_4_22_0), .o_4_21_0_1(o_4_21_1) );
  kernel_4_21_0 k_4_21_0 ( .i_4_21_15_1(i_4_15_1), .i_4_21_15_0(i_4_15_0), 
        .i_4_21_18_1(i_4_18_1), .i_4_21_18_0(i_4_18_0), .i_4_21_22_1(i_4_22_1), 
        .i_4_21_22_0(i_4_22_0), .o_4_21_0_0(o_4_21_0) );
endmodule


module kernel_5_0_1 ( i_5_0_10_1, i_5_0_10_0, i_5_0_14_1, i_5_0_14_0, 
        i_5_0_19_1, i_5_0_19_0, o_5_0_0_1 );
  input i_5_0_10_1, i_5_0_10_0, i_5_0_14_1, i_5_0_14_0, i_5_0_19_1, i_5_0_19_0;
  output o_5_0_0_1;
  wire   n1, n2, n3, n4, n5, n6;

  OAI21X1 U4 ( .A(n2), .B(n3), .C(n4), .Y(o_5_0_0_1) );
  NAND3X1 U5 ( .A(i_5_0_10_1), .B(n5), .C(i_5_0_14_1), .Y(n4) );
  AOI22X1 U6 ( .A(n1), .B(i_5_0_14_0), .C(i_5_0_14_1), .D(i_5_0_10_1), .Y(n2)
         );
  OAI21X1 U7 ( .A(i_5_0_14_1), .B(i_5_0_10_1), .C(i_5_0_10_0), .Y(n6) );
  AND2X1 U1 ( .A(i_5_0_19_1), .B(i_5_0_19_0), .Y(n3) );
  OR2X1 U2 ( .A(i_5_0_10_0), .B(i_5_0_14_0), .Y(n5) );
  INVX1 U3 ( .A(n6), .Y(n1) );
endmodule


module kernel_5_0_0 ( i_5_0_10_1, i_5_0_10_0, i_5_0_14_1, i_5_0_14_0, 
        i_5_0_19_1, i_5_0_19_0, o_5_0_0_0 );
  input i_5_0_10_1, i_5_0_10_0, i_5_0_14_1, i_5_0_14_0, i_5_0_19_1, i_5_0_19_0;
  output o_5_0_0_0;
  wire   n1, n2, n3, n4, n5, n6, n7, n8, n9, n10, n11, n12, n13, n14, n15, n16
;

  OAI21X1 U5 ( .A(n4), .B(n5), .C(n6), .Y(o_5_0_0_0) );
  AOI22X1 U6 ( .A(n3), .B(n7), .C(n1), .D(n8), .Y(n6) );
  OAI21X1 U7 ( .A(i_5_0_19_1), .B(n9), .C(n10), .Y(n8) );
  NAND3X1 U8 ( .A(i_5_0_19_0), .B(n9), .C(i_5_0_19_1), .Y(n10) );
  OAI21X1 U9 ( .A(n13), .B(n14), .C(n5), .Y(n12) );
  AOI21X1 U10 ( .A(n9), .B(i_5_0_19_0), .C(i_5_0_19_1), .Y(n14) );
  NOR2X1 U11 ( .A(n9), .B(i_5_0_19_0), .Y(n13) );
  NOR2X1 U12 ( .A(i_5_0_10_0), .B(i_5_0_14_0), .Y(n9) );
  NAND2X1 U13 ( .A(i_5_0_14_0), .B(i_5_0_10_0), .Y(n5) );
  AOI22X1 U14 ( .A(n15), .B(i_5_0_19_1), .C(n2), .D(n16), .Y(n4) );
  OAI21X1 U15 ( .A(i_5_0_19_1), .B(i_5_0_19_0), .C(n11), .Y(n16) );
  NAND2X1 U16 ( .A(i_5_0_10_1), .B(i_5_0_14_1), .Y(n11) );
  XOR2X1 U17 ( .A(i_5_0_10_1), .B(i_5_0_14_1), .Y(n7) );
  INVX1 U1 ( .A(n7), .Y(n2) );
  INVX1 U2 ( .A(n11), .Y(n1) );
  INVX1 U3 ( .A(n12), .Y(n3) );
  AND2X1 U4 ( .A(i_5_0_19_0), .B(n7), .Y(n15) );
endmodule


module kernel_5_1_1 ( i_5_1_10_1, i_5_1_10_0, i_5_1_15_1, i_5_1_15_0, 
        i_5_1_19_1, i_5_1_19_0, o_5_1_0_1 );
  input i_5_1_10_1, i_5_1_10_0, i_5_1_15_1, i_5_1_15_0, i_5_1_19_1, i_5_1_19_0;
  output o_5_1_0_1;
  wire   n1, n2, n3, n4, n5, n6, n7, n8, n9, n10;

  NAND2X1 U5 ( .A(n5), .B(n6), .Y(o_5_1_0_1) );
  NAND3X1 U6 ( .A(n7), .B(n3), .C(n2), .Y(n6) );
  OAI21X1 U7 ( .A(i_5_1_15_0), .B(n4), .C(n1), .Y(n7) );
  NAND2X1 U8 ( .A(n9), .B(i_5_1_10_1), .Y(n5) );
  AOI22X1 U9 ( .A(n10), .B(n8), .C(i_5_1_15_0), .D(n4), .Y(n9) );
  NAND2X1 U10 ( .A(i_5_1_19_1), .B(i_5_1_10_0), .Y(n8) );
  OAI21X1 U11 ( .A(i_5_1_19_1), .B(i_5_1_10_0), .C(n3), .Y(n10) );
  INVX1 U1 ( .A(n8), .Y(n2) );
  INVX1 U2 ( .A(i_5_1_10_1), .Y(n1) );
  INVX1 U3 ( .A(i_5_1_19_0), .Y(n4) );
  INVX1 U4 ( .A(i_5_1_15_1), .Y(n3) );
endmodule


module kernel_5_1_0 ( i_5_1_10_1, i_5_1_10_0, i_5_1_15_1, i_5_1_15_0, 
        i_5_1_19_1, i_5_1_19_0, o_5_1_0_0 );
  input i_5_1_10_1, i_5_1_10_0, i_5_1_15_1, i_5_1_15_0, i_5_1_19_1, i_5_1_19_0;
  output o_5_1_0_0;
  wire   n1, n2, n3, n4, n5, n6, n7, n8, n9, n10, n11, n12, n13, n14, n15, n16,
         n17, n18, n19;

  NAND2X1 U8 ( .A(n6), .B(n7), .Y(o_5_1_0_0) );
  NAND3X1 U9 ( .A(n8), .B(n4), .C(i_5_1_10_1), .Y(n7) );
  OAI21X1 U10 ( .A(i_5_1_15_1), .B(n9), .C(n10), .Y(n8) );
  NAND3X1 U11 ( .A(i_5_1_10_0), .B(n3), .C(n11), .Y(n10) );
  NAND2X1 U12 ( .A(i_5_1_19_1), .B(n12), .Y(n6) );
  OAI21X1 U13 ( .A(i_5_1_15_1), .B(n13), .C(n14), .Y(n12) );
  NAND3X1 U14 ( .A(n1), .B(i_5_1_15_1), .C(i_5_1_10_1), .Y(n14) );
  XOR2X1 U15 ( .A(n15), .B(n2), .Y(n9) );
  NAND2X1 U16 ( .A(i_5_1_15_0), .B(n5), .Y(n15) );
  AOI22X1 U17 ( .A(i_5_1_15_0), .B(n16), .C(n17), .D(n3), .Y(n13) );
  XNOR2X1 U18 ( .A(i_5_1_10_0), .B(n18), .Y(n17) );
  OAI21X1 U19 ( .A(n2), .B(n5), .C(n19), .Y(n16) );
  NAND3X1 U20 ( .A(n2), .B(n5), .C(i_5_1_10_1), .Y(n19) );
  INVX1 U1 ( .A(n9), .Y(n1) );
  AND2X1 U2 ( .A(i_5_1_19_0), .B(i_5_1_15_1), .Y(n11) );
  OR2X1 U3 ( .A(n5), .B(i_5_1_10_1), .Y(n18) );
  INVX1 U4 ( .A(i_5_1_19_1), .Y(n4) );
  INVX1 U5 ( .A(i_5_1_10_0), .Y(n2) );
  INVX1 U6 ( .A(i_5_1_19_0), .Y(n5) );
  INVX1 U7 ( .A(i_5_1_15_0), .Y(n3) );
endmodule


module kernel_5_2_1 ( i_5_2_1_1, i_5_2_1_0, i_5_2_20_1, i_5_2_20_0, i_5_2_21_1, 
        i_5_2_21_0, o_5_2_0_1 );
  input i_5_2_1_1, i_5_2_1_0, i_5_2_20_1, i_5_2_20_0, i_5_2_21_1, i_5_2_21_0;
  output o_5_2_0_1;
  wire   n1, n2, n3, n4, n5, n6, n7, n8, n9, n10, n11;

  NAND2X1 U3 ( .A(n3), .B(n4), .Y(o_5_2_0_1) );
  NAND3X1 U4 ( .A(n5), .B(n1), .C(n6), .Y(n4) );
  AOI21X1 U5 ( .A(i_5_2_21_1), .B(n7), .C(n2), .Y(n6) );
  NAND2X1 U6 ( .A(i_5_2_20_0), .B(n8), .Y(n7) );
  NAND3X1 U7 ( .A(n8), .B(i_5_2_20_0), .C(n9), .Y(n3) );
  AOI21X1 U8 ( .A(n10), .B(n11), .C(i_5_2_21_1), .Y(n9) );
  OAI21X1 U9 ( .A(n5), .B(n1), .C(i_5_2_20_1), .Y(n11) );
  NAND2X1 U10 ( .A(n5), .B(n1), .Y(n10) );
  NAND2X1 U11 ( .A(i_5_2_21_0), .B(i_5_2_1_0), .Y(n5) );
  XNOR2X1 U12 ( .A(i_5_2_1_0), .B(i_5_2_21_0), .Y(n8) );
  INVX1 U1 ( .A(i_5_2_20_1), .Y(n2) );
  INVX1 U2 ( .A(i_5_2_1_1), .Y(n1) );
endmodule


module kernel_5_2_0 ( i_5_2_1_1, i_5_2_1_0, i_5_2_20_1, i_5_2_20_0, i_5_2_21_1, 
        i_5_2_21_0, o_5_2_0_0 );
  input i_5_2_1_1, i_5_2_1_0, i_5_2_20_1, i_5_2_20_0, i_5_2_21_1, i_5_2_21_0;
  output o_5_2_0_0;
  wire   n1, n2, n3, n4, n5, n6, n7, n8, n9, n10, n11, n12, n13, n14, n15, n16,
         n17, n18, n19, n20, n21;

  OAI21X1 U6 ( .A(i_5_2_1_1), .B(n6), .C(n7), .Y(o_5_2_0_0) );
  NAND3X1 U7 ( .A(n8), .B(n5), .C(n9), .Y(n7) );
  OAI21X1 U8 ( .A(i_5_2_20_0), .B(n10), .C(n11), .Y(n9) );
  NAND2X1 U9 ( .A(i_5_2_20_0), .B(n12), .Y(n11) );
  OAI21X1 U10 ( .A(i_5_2_1_1), .B(n2), .C(n13), .Y(n12) );
  XNOR2X1 U11 ( .A(n14), .B(n3), .Y(n13) );
  NAND2X1 U12 ( .A(i_5_2_1_1), .B(n2), .Y(n14) );
  AOI22X1 U13 ( .A(i_5_2_20_1), .B(n2), .C(n1), .D(n3), .Y(n10) );
  AOI21X1 U14 ( .A(i_5_2_20_1), .B(n15), .C(n16), .Y(n6) );
  NOR3X1 U15 ( .A(n17), .B(n4), .C(n18), .Y(n16) );
  NAND2X1 U16 ( .A(n19), .B(n3), .Y(n17) );
  XNOR2X1 U17 ( .A(i_5_2_21_1), .B(n8), .Y(n19) );
  OAI21X1 U18 ( .A(i_5_2_20_0), .B(n20), .C(n21), .Y(n15) );
  NAND2X1 U19 ( .A(i_5_2_20_0), .B(n18), .Y(n21) );
  AOI22X1 U20 ( .A(i_5_2_21_1), .B(n8), .C(n2), .D(n5), .Y(n20) );
  XOR2X1 U21 ( .A(i_5_2_1_0), .B(i_5_2_21_0), .Y(n18) );
  NAND2X1 U22 ( .A(i_5_2_21_0), .B(i_5_2_1_0), .Y(n8) );
  INVX1 U1 ( .A(n18), .Y(n2) );
  INVX1 U2 ( .A(i_5_2_20_0), .Y(n4) );
  INVX1 U3 ( .A(i_5_2_1_1), .Y(n1) );
  INVX1 U4 ( .A(i_5_2_20_1), .Y(n3) );
  INVX1 U5 ( .A(i_5_2_21_1), .Y(n5) );
endmodule


module kernel_5_3_1 ( i_5_3_2_1, i_5_3_2_0, i_5_3_8_1, i_5_3_8_0, i_5_3_9_1, 
        i_5_3_9_0, o_5_3_0_1 );
  input i_5_3_2_1, i_5_3_2_0, i_5_3_8_1, i_5_3_8_0, i_5_3_9_1, i_5_3_9_0;
  output o_5_3_0_1;
  wire   n1, n2, n3, n4, n5, n6, n7, n8, n9;

  NAND3X1 U5 ( .A(n4), .B(n5), .C(n6), .Y(o_5_3_0_1) );
  NAND3X1 U6 ( .A(i_5_3_2_0), .B(n7), .C(i_5_3_9_0), .Y(n6) );
  OAI21X1 U7 ( .A(i_5_3_9_0), .B(i_5_3_2_0), .C(n8), .Y(n5) );
  OAI21X1 U8 ( .A(i_5_3_8_1), .B(n1), .C(n9), .Y(n7) );
  OAI21X1 U9 ( .A(i_5_3_2_1), .B(n2), .C(i_5_3_9_1), .Y(n9) );
  NAND3X1 U10 ( .A(i_5_3_9_1), .B(n2), .C(i_5_3_2_1), .Y(n4) );
  INVX1 U1 ( .A(i_5_3_2_1), .Y(n1) );
  INVX1 U2 ( .A(i_5_3_8_1), .Y(n2) );
  AND2X1 U3 ( .A(n3), .B(n7), .Y(n8) );
  INVX1 U4 ( .A(i_5_3_8_0), .Y(n3) );
endmodule


module kernel_5_3_0 ( i_5_3_2_1, i_5_3_2_0, i_5_3_8_1, i_5_3_8_0, i_5_3_9_1, 
        i_5_3_9_0, o_5_3_0_0 );
  input i_5_3_2_1, i_5_3_2_0, i_5_3_8_1, i_5_3_8_0, i_5_3_9_1, i_5_3_9_0;
  output o_5_3_0_0;
  wire   n1, n2, n3, n4, n5, n6, n7, n8, n9, n10, n11, n12, n13, n14, n15, n16,
         n17, n18, n19, n20, n21, n22, n23, n24;

  OR2X2 U1 ( .A(n16), .B(i_5_3_2_1), .Y(n13) );
  OR2X2 U2 ( .A(n23), .B(n3), .Y(n22) );
  OAI21X1 U10 ( .A(n8), .B(n6), .C(n9), .Y(o_5_3_0_0) );
  AOI22X1 U11 ( .A(n10), .B(n11), .C(n12), .D(i_5_3_2_0), .Y(n9) );
  AOI21X1 U12 ( .A(n13), .B(n14), .C(i_5_3_9_1), .Y(n12) );
  NAND3X1 U13 ( .A(i_5_3_2_1), .B(n15), .C(i_5_3_8_1), .Y(n14) );
  XNOR2X1 U14 ( .A(n6), .B(i_5_3_2_1), .Y(n11) );
  NOR2X1 U15 ( .A(i_5_3_8_1), .B(n17), .Y(n10) );
  AOI22X1 U16 ( .A(n18), .B(n1), .C(i_5_3_2_0), .D(n4), .Y(n17) );
  XNOR2X1 U17 ( .A(i_5_3_8_0), .B(i_5_3_9_0), .Y(n18) );
  AOI22X1 U18 ( .A(n19), .B(n2), .C(i_5_3_2_1), .D(n20), .Y(n8) );
  NAND3X1 U19 ( .A(n21), .B(n16), .C(n22), .Y(n20) );
  AOI22X1 U20 ( .A(n24), .B(n7), .C(i_5_3_8_0), .D(n1), .Y(n23) );
  NAND3X1 U21 ( .A(n5), .B(n3), .C(i_5_3_9_0), .Y(n16) );
  NAND3X1 U22 ( .A(n15), .B(n3), .C(i_5_3_2_0), .Y(n21) );
  NAND2X1 U23 ( .A(i_5_3_8_0), .B(n7), .Y(n15) );
  NAND2X1 U24 ( .A(i_5_3_2_0), .B(n5), .Y(n24) );
  NOR2X1 U25 ( .A(n3), .B(n7), .Y(n19) );
  INVX1 U3 ( .A(n24), .Y(n2) );
  INVX1 U4 ( .A(n15), .Y(n4) );
  INVX1 U5 ( .A(i_5_3_8_1), .Y(n3) );
  INVX1 U6 ( .A(i_5_3_2_0), .Y(n1) );
  INVX1 U7 ( .A(i_5_3_9_0), .Y(n7) );
  INVX1 U8 ( .A(i_5_3_8_0), .Y(n5) );
  INVX1 U9 ( .A(i_5_3_9_1), .Y(n6) );
endmodule


module kernel_5_4_1 ( i_5_4_6_1, i_5_4_6_0, i_5_4_13_1, i_5_4_13_0, i_5_4_17_1, 
        i_5_4_17_0, o_5_4_0_1 );
  input i_5_4_6_1, i_5_4_6_0, i_5_4_13_1, i_5_4_13_0, i_5_4_17_1, i_5_4_17_0;
  output o_5_4_0_1;
  wire   n1, n2, n3, n4, n5, n6, n7, n8, n9, n10;

  OAI21X1 U6 ( .A(n6), .B(n1), .C(n7), .Y(o_5_4_0_1) );
  NAND3X1 U7 ( .A(n4), .B(n5), .C(n8), .Y(n7) );
  AOI21X1 U8 ( .A(n9), .B(n5), .C(n2), .Y(n6) );
  AOI21X1 U9 ( .A(n4), .B(i_5_4_6_0), .C(n8), .Y(n10) );
  NOR3X1 U10 ( .A(i_5_4_13_0), .B(i_5_4_17_0), .C(n3), .Y(n8) );
  NAND3X1 U11 ( .A(i_5_4_13_1), .B(n3), .C(i_5_4_17_0), .Y(n9) );
  INVX1 U1 ( .A(i_5_4_6_1), .Y(n1) );
  INVX1 U2 ( .A(n10), .Y(n2) );
  INVX1 U3 ( .A(i_5_4_6_0), .Y(n3) );
  INVX1 U4 ( .A(i_5_4_13_1), .Y(n4) );
  INVX1 U5 ( .A(i_5_4_17_1), .Y(n5) );
endmodule


module kernel_5_4_0 ( i_5_4_6_1, i_5_4_6_0, i_5_4_13_1, i_5_4_13_0, i_5_4_17_1, 
        i_5_4_17_0, o_5_4_0_0 );
  input i_5_4_6_1, i_5_4_6_0, i_5_4_13_1, i_5_4_13_0, i_5_4_17_1, i_5_4_17_0;
  output o_5_4_0_0;
  wire   n1, n2, n3, n4, n5, n6, n7, n8, n9, n10, n11, n12, n13, n14, n15, n16,
         n17, n18;

  OAI21X1 U7 ( .A(n7), .B(n1), .C(n8), .Y(o_5_4_0_0) );
  NAND2X1 U8 ( .A(n9), .B(n5), .Y(n8) );
  OAI21X1 U9 ( .A(n10), .B(n2), .C(n11), .Y(n9) );
  NAND3X1 U10 ( .A(n4), .B(n3), .C(n12), .Y(n11) );
  NOR2X1 U11 ( .A(i_5_4_6_0), .B(i_5_4_17_0), .Y(n12) );
  AOI22X1 U12 ( .A(n13), .B(n3), .C(i_5_4_13_1), .D(n6), .Y(n10) );
  NAND3X1 U13 ( .A(n6), .B(n1), .C(n4), .Y(n13) );
  AOI22X1 U14 ( .A(n14), .B(i_5_4_6_0), .C(n15), .D(n2), .Y(n7) );
  OAI21X1 U15 ( .A(n16), .B(n5), .C(n17), .Y(n15) );
  NAND3X1 U16 ( .A(i_5_4_13_1), .B(n5), .C(i_5_4_17_0), .Y(n17) );
  AOI21X1 U17 ( .A(n4), .B(n6), .C(n3), .Y(n16) );
  NOR2X1 U18 ( .A(n18), .B(n3), .Y(n14) );
  AOI22X1 U19 ( .A(i_5_4_13_0), .B(n6), .C(i_5_4_17_1), .D(i_5_4_17_0), .Y(n18) );
  INVX1 U1 ( .A(i_5_4_17_0), .Y(n6) );
  INVX1 U2 ( .A(i_5_4_13_1), .Y(n3) );
  INVX1 U3 ( .A(i_5_4_13_0), .Y(n4) );
  INVX1 U4 ( .A(i_5_4_6_0), .Y(n2) );
  INVX1 U5 ( .A(i_5_4_17_1), .Y(n5) );
  INVX1 U6 ( .A(i_5_4_6_1), .Y(n1) );
endmodule


module kernel_5 ( i_5_0_1, i_5_0_0, i_5_1_1, i_5_1_0, i_5_2_1, i_5_2_0, 
        i_5_3_1, i_5_3_0, i_5_4_1, i_5_4_0, i_5_5_1, i_5_5_0, i_5_6_1, i_5_6_0, 
        i_5_7_1, i_5_7_0, i_5_8_1, i_5_8_0, i_5_9_1, i_5_9_0, i_5_10_1, 
        i_5_10_0, i_5_11_1, i_5_11_0, i_5_12_1, i_5_12_0, i_5_13_1, i_5_13_0, 
        i_5_14_1, i_5_14_0, i_5_15_1, i_5_15_0, i_5_16_1, i_5_16_0, i_5_17_1, 
        i_5_17_0, i_5_18_1, i_5_18_0, i_5_19_1, i_5_19_0, i_5_20_1, i_5_20_0, 
        i_5_21_1, i_5_21_0, i_5_22_1, i_5_22_0, i_5_23_1, i_5_23_0, i_5_24_1, 
        i_5_24_0, i_5_25_1, i_5_25_0, i_5_26_1, i_5_26_0, i_5_27_1, i_5_27_0, 
        i_5_28_1, i_5_28_0, i_5_29_1, i_5_29_0, i_5_30_1, i_5_30_0, i_5_31_1, 
        i_5_31_0, o_5_0_1, o_5_0_0, o_5_1_1, o_5_1_0, o_5_2_1, o_5_2_0, 
        o_5_3_1, o_5_3_0, o_5_4_1, o_5_4_0 );
  input i_5_0_1, i_5_0_0, i_5_1_1, i_5_1_0, i_5_2_1, i_5_2_0, i_5_3_1, i_5_3_0,
         i_5_4_1, i_5_4_0, i_5_5_1, i_5_5_0, i_5_6_1, i_5_6_0, i_5_7_1,
         i_5_7_0, i_5_8_1, i_5_8_0, i_5_9_1, i_5_9_0, i_5_10_1, i_5_10_0,
         i_5_11_1, i_5_11_0, i_5_12_1, i_5_12_0, i_5_13_1, i_5_13_0, i_5_14_1,
         i_5_14_0, i_5_15_1, i_5_15_0, i_5_16_1, i_5_16_0, i_5_17_1, i_5_17_0,
         i_5_18_1, i_5_18_0, i_5_19_1, i_5_19_0, i_5_20_1, i_5_20_0, i_5_21_1,
         i_5_21_0, i_5_22_1, i_5_22_0, i_5_23_1, i_5_23_0, i_5_24_1, i_5_24_0,
         i_5_25_1, i_5_25_0, i_5_26_1, i_5_26_0, i_5_27_1, i_5_27_0, i_5_28_1,
         i_5_28_0, i_5_29_1, i_5_29_0, i_5_30_1, i_5_30_0, i_5_31_1, i_5_31_0;
  output o_5_0_1, o_5_0_0, o_5_1_1, o_5_1_0, o_5_2_1, o_5_2_0, o_5_3_1,
         o_5_3_0, o_5_4_1, o_5_4_0;


  kernel_5_0_1 k_5_0_1 ( .i_5_0_10_1(i_5_10_1), .i_5_0_10_0(i_5_10_0), 
        .i_5_0_14_1(i_5_14_1), .i_5_0_14_0(i_5_14_0), .i_5_0_19_1(i_5_19_1), 
        .i_5_0_19_0(i_5_19_0), .o_5_0_0_1(o_5_0_1) );
  kernel_5_0_0 k_5_0_0 ( .i_5_0_10_1(i_5_10_1), .i_5_0_10_0(i_5_10_0), 
        .i_5_0_14_1(i_5_14_1), .i_5_0_14_0(i_5_14_0), .i_5_0_19_1(i_5_19_1), 
        .i_5_0_19_0(i_5_19_0), .o_5_0_0_0(o_5_0_0) );
  kernel_5_1_1 k_5_1_1 ( .i_5_1_10_1(i_5_10_1), .i_5_1_10_0(i_5_10_0), 
        .i_5_1_15_1(i_5_15_1), .i_5_1_15_0(i_5_15_0), .i_5_1_19_1(i_5_19_1), 
        .i_5_1_19_0(i_5_19_0), .o_5_1_0_1(o_5_1_1) );
  kernel_5_1_0 k_5_1_0 ( .i_5_1_10_1(i_5_10_1), .i_5_1_10_0(i_5_10_0), 
        .i_5_1_15_1(i_5_15_1), .i_5_1_15_0(i_5_15_0), .i_5_1_19_1(i_5_19_1), 
        .i_5_1_19_0(i_5_19_0), .o_5_1_0_0(o_5_1_0) );
  kernel_5_2_1 k_5_2_1 ( .i_5_2_1_1(i_5_1_1), .i_5_2_1_0(i_5_1_0), 
        .i_5_2_20_1(i_5_20_1), .i_5_2_20_0(i_5_20_0), .i_5_2_21_1(i_5_21_1), 
        .i_5_2_21_0(i_5_21_0), .o_5_2_0_1(o_5_2_1) );
  kernel_5_2_0 k_5_2_0 ( .i_5_2_1_1(i_5_1_1), .i_5_2_1_0(i_5_1_0), 
        .i_5_2_20_1(i_5_20_1), .i_5_2_20_0(i_5_20_0), .i_5_2_21_1(i_5_21_1), 
        .i_5_2_21_0(i_5_21_0), .o_5_2_0_0(o_5_2_0) );
  kernel_5_3_1 k_5_3_1 ( .i_5_3_2_1(i_5_2_1), .i_5_3_2_0(i_5_2_0), .i_5_3_8_1(
        i_5_8_1), .i_5_3_8_0(i_5_8_0), .i_5_3_9_1(i_5_9_1), .i_5_3_9_0(i_5_9_0), .o_5_3_0_1(o_5_3_1) );
  kernel_5_3_0 k_5_3_0 ( .i_5_3_2_1(i_5_2_1), .i_5_3_2_0(i_5_2_0), .i_5_3_8_1(
        i_5_8_1), .i_5_3_8_0(i_5_8_0), .i_5_3_9_1(i_5_9_1), .i_5_3_9_0(i_5_9_0), .o_5_3_0_0(o_5_3_0) );
  kernel_5_4_1 k_5_4_1 ( .i_5_4_6_1(i_5_6_1), .i_5_4_6_0(i_5_6_0), 
        .i_5_4_13_1(i_5_13_1), .i_5_4_13_0(i_5_13_0), .i_5_4_17_1(i_5_17_1), 
        .i_5_4_17_0(i_5_17_0), .o_5_4_0_1(o_5_4_1) );
  kernel_5_4_0 k_5_4_0 ( .i_5_4_6_1(i_5_6_1), .i_5_4_6_0(i_5_6_0), 
        .i_5_4_13_1(i_5_13_1), .i_5_4_13_0(i_5_13_0), .i_5_4_17_1(i_5_17_1), 
        .i_5_4_17_0(i_5_17_0), .o_5_4_0_0(o_5_4_0) );
endmodule


module jscS_Nulla ( in, out, clk );
  input [31:0] in;
  output [9:0] out;
  input clk;

  wire   [31:0] reg0_mem_read_data;
  wire   [127:0] reg1_write_data;
  wire   [127:0] reg1_mem_read_data;
  wire   [63:0] reg2_write_data;
  wire   [63:0] reg2_mem_read_data;
  wire   [59:0] reg3_write_data;
  wire   [59:0] reg3_mem_read_data;
  wire   [43:2] reg4_write_data;
  wire   [43:2] reg4_mem_read_data;
  wire   [9:0] reg5_write_data;

  kernel_1 kernel_1_0 ( .i_1_0_1(reg0_mem_read_data[0]), .i_1_0_0(
        reg0_mem_read_data[1]), .i_1_1_1(reg0_mem_read_data[2]), .i_1_1_0(
        reg0_mem_read_data[3]), .i_1_2_1(reg0_mem_read_data[4]), .i_1_2_0(
        reg0_mem_read_data[5]), .i_1_3_1(reg0_mem_read_data[6]), .i_1_3_0(
        reg0_mem_read_data[7]), .i_1_4_1(reg0_mem_read_data[8]), .i_1_4_0(
        reg0_mem_read_data[9]), .i_1_5_1(reg0_mem_read_data[10]), .i_1_5_0(
        reg0_mem_read_data[11]), .i_1_6_1(reg0_mem_read_data[12]), .i_1_6_0(
        reg0_mem_read_data[13]), .i_1_7_1(reg0_mem_read_data[14]), .i_1_7_0(
        reg0_mem_read_data[15]), .i_1_8_1(reg0_mem_read_data[16]), .i_1_8_0(
        reg0_mem_read_data[17]), .i_1_9_1(reg0_mem_read_data[18]), .i_1_9_0(
        reg0_mem_read_data[19]), .i_1_10_1(reg0_mem_read_data[20]), .i_1_10_0(
        reg0_mem_read_data[21]), .i_1_11_1(reg0_mem_read_data[22]), .i_1_11_0(
        reg0_mem_read_data[23]), .i_1_12_1(reg0_mem_read_data[24]), .i_1_12_0(
        reg0_mem_read_data[25]), .i_1_13_1(reg0_mem_read_data[26]), .i_1_13_0(
        reg0_mem_read_data[27]), .i_1_14_1(reg0_mem_read_data[28]), .i_1_14_0(
        reg0_mem_read_data[29]), .i_1_15_1(reg0_mem_read_data[30]), .i_1_15_0(
        reg0_mem_read_data[31]), .o_1_0_1(reg1_write_data[0]), .o_1_1_1(
        reg1_write_data[2]), .o_1_1_0(reg1_write_data[3]), .o_1_3_1(
        reg1_write_data[6]), .o_1_3_0(reg1_write_data[7]), .o_1_4_1(
        reg1_write_data[8]), .o_1_4_0(reg1_write_data[9]), .o_1_5_1(
        reg1_write_data[10]), .o_1_5_0(reg1_write_data[11]), .o_1_6_1(
        reg1_write_data[12]), .o_1_6_0(reg1_write_data[13]), .o_1_7_1(
        reg1_write_data[14]), .o_1_7_0(reg1_write_data[15]), .o_1_9_1(
        reg1_write_data[18]), .o_1_9_0(reg1_write_data[19]), .o_1_10_1(
        reg1_write_data[20]), .o_1_10_0(reg1_write_data[21]), .o_1_11_1(
        reg1_write_data[22]), .o_1_11_0(reg1_write_data[23]), .o_1_12_1(
        reg1_write_data[24]), .o_1_12_0(reg1_write_data[25]), .o_1_13_1(
        reg1_write_data[26]), .o_1_13_0(reg1_write_data[27]), .o_1_14_1(
        reg1_write_data[28]), .o_1_14_0(reg1_write_data[29]), .o_1_16_1(
        reg1_write_data[32]), .o_1_16_0(reg1_write_data[33]), .o_1_17_1(
        reg1_write_data[34]), .o_1_17_0(reg1_write_data[35]), .o_1_19_1(
        reg1_write_data[38]), .o_1_19_0(reg1_write_data[39]), .o_1_21_1(
        reg1_write_data[42]), .o_1_21_0(reg1_write_data[43]), .o_1_23_1(
        reg1_write_data[46]), .o_1_23_0(reg1_write_data[47]), .o_1_24_1(
        reg1_write_data[48]), .o_1_24_0(reg1_write_data[49]), .o_1_25_1(
        reg1_write_data[50]), .o_1_25_0(reg1_write_data[51]), .o_1_26_1(
        reg1_write_data[52]), .o_1_26_0(reg1_write_data[53]), .o_1_27_1(
        reg1_write_data[54]), .o_1_27_0(reg1_write_data[55]), .o_1_28_1(
        reg1_write_data[56]), .o_1_28_0(reg1_write_data[57]), .o_1_30_1(
        reg1_write_data[60]), .o_1_30_0(reg1_write_data[61]), .o_1_31_1(
        reg1_write_data[62]), .o_1_31_0(reg1_write_data[63]), .o_1_33_1(
        reg1_write_data[66]), .o_1_33_0(reg1_write_data[67]), .o_1_34_1(
        reg1_write_data[68]), .o_1_34_0(reg1_write_data[69]), .o_1_35_1(
        reg1_write_data[70]), .o_1_35_0(reg1_write_data[71]), .o_1_36_1(
        reg1_write_data[72]), .o_1_36_0(reg1_write_data[73]), .o_1_38_1(
        reg1_write_data[76]), .o_1_38_0(reg1_write_data[77]), .o_1_41_1(
        reg1_write_data[82]), .o_1_41_0(reg1_write_data[83]), .o_1_42_1(
        reg1_write_data[84]), .o_1_42_0(reg1_write_data[85]), .o_1_43_1(
        reg1_write_data[86]), .o_1_43_0(reg1_write_data[87]), .o_1_44_1(
        reg1_write_data[88]), .o_1_44_0(reg1_write_data[89]), .o_1_45_1(
        reg1_write_data[90]), .o_1_45_0(reg1_write_data[91]), .o_1_46_1(
        reg1_write_data[92]), .o_1_46_0(reg1_write_data[93]), .o_1_47_1(
        reg1_write_data[94]), .o_1_47_0(reg1_write_data[95]), .o_1_48_1(
        reg1_write_data[96]), .o_1_48_0(reg1_write_data[97]), .o_1_49_1(
        reg1_write_data[98]), .o_1_49_0(reg1_write_data[99]), .o_1_50_1(
        reg1_write_data[100]), .o_1_51_1(reg1_write_data[102]), .o_1_51_0(
        reg1_write_data[103]), .o_1_52_1(reg1_write_data[104]), .o_1_52_0(
        reg1_write_data[105]), .o_1_54_1(reg1_write_data[108]), .o_1_54_0(
        reg1_write_data[109]), .o_1_56_1(reg1_write_data[112]), .o_1_56_0(
        reg1_write_data[113]), .o_1_57_1(reg1_write_data[114]), .o_1_57_0(
        reg1_write_data[115]), .o_1_58_1(reg1_write_data[116]), .o_1_58_0(
        reg1_write_data[117]), .o_1_59_1(reg1_write_data[118]), .o_1_59_0(
        reg1_write_data[119]), .o_1_60_1(reg1_write_data[120]), .o_1_60_0(
        reg1_write_data[121]), .o_1_61_1(reg1_write_data[122]), .o_1_61_0(
        reg1_write_data[123]), .o_1_63_1(reg1_write_data[126]), .o_1_63_0(
        reg1_write_data[127]) );
  kernel_2 kernel_2_0 ( .i_2_0_1(reg1_mem_read_data[0]), .i_2_0_0(
        reg1_mem_read_data[1]), .i_2_1_1(reg1_mem_read_data[2]), .i_2_1_0(
        reg1_mem_read_data[3]), .i_2_2_1(1'b0), .i_2_2_0(1'b0), .i_2_3_1(
        reg1_mem_read_data[6]), .i_2_3_0(reg1_mem_read_data[7]), .i_2_4_1(
        reg1_mem_read_data[8]), .i_2_4_0(reg1_mem_read_data[9]), .i_2_5_1(
        reg1_mem_read_data[10]), .i_2_5_0(reg1_mem_read_data[11]), .i_2_6_1(
        reg1_mem_read_data[12]), .i_2_6_0(reg1_mem_read_data[13]), .i_2_7_1(
        reg1_mem_read_data[14]), .i_2_7_0(reg1_mem_read_data[15]), .i_2_8_1(
        1'b0), .i_2_8_0(1'b0), .i_2_9_1(reg1_mem_read_data[18]), .i_2_9_0(
        reg1_mem_read_data[19]), .i_2_10_1(reg1_mem_read_data[20]), .i_2_10_0(
        reg1_mem_read_data[21]), .i_2_11_1(reg1_mem_read_data[22]), .i_2_11_0(
        reg1_mem_read_data[23]), .i_2_12_1(reg1_mem_read_data[24]), .i_2_12_0(
        reg1_mem_read_data[25]), .i_2_13_1(reg1_mem_read_data[26]), .i_2_13_0(
        reg1_mem_read_data[27]), .i_2_14_1(reg1_mem_read_data[28]), .i_2_14_0(
        reg1_mem_read_data[29]), .i_2_15_1(1'b0), .i_2_15_0(1'b0), .i_2_16_1(
        reg1_mem_read_data[32]), .i_2_16_0(reg1_mem_read_data[33]), .i_2_17_1(
        reg1_mem_read_data[34]), .i_2_17_0(reg1_mem_read_data[35]), .i_2_18_1(
        1'b0), .i_2_18_0(1'b0), .i_2_19_1(reg1_mem_read_data[38]), .i_2_19_0(
        reg1_mem_read_data[39]), .i_2_20_1(1'b0), .i_2_20_0(1'b0), .i_2_21_1(
        reg1_mem_read_data[42]), .i_2_21_0(reg1_mem_read_data[43]), .i_2_22_1(
        1'b0), .i_2_22_0(1'b0), .i_2_23_1(reg1_mem_read_data[46]), .i_2_23_0(
        reg1_mem_read_data[47]), .i_2_24_1(reg1_mem_read_data[48]), .i_2_24_0(
        reg1_mem_read_data[49]), .i_2_25_1(reg1_mem_read_data[50]), .i_2_25_0(
        reg1_mem_read_data[51]), .i_2_26_1(reg1_mem_read_data[52]), .i_2_26_0(
        reg1_mem_read_data[53]), .i_2_27_1(reg1_mem_read_data[54]), .i_2_27_0(
        reg1_mem_read_data[55]), .i_2_28_1(reg1_mem_read_data[56]), .i_2_28_0(
        reg1_mem_read_data[57]), .i_2_29_1(1'b0), .i_2_29_0(1'b0), .i_2_30_1(
        reg1_mem_read_data[60]), .i_2_30_0(reg1_mem_read_data[61]), .i_2_31_1(
        reg1_mem_read_data[62]), .i_2_31_0(reg1_mem_read_data[63]), .i_2_32_1(
        1'b0), .i_2_32_0(1'b0), .i_2_33_1(reg1_mem_read_data[66]), .i_2_33_0(
        reg1_mem_read_data[67]), .i_2_34_1(reg1_mem_read_data[68]), .i_2_34_0(
        reg1_mem_read_data[69]), .i_2_35_1(reg1_mem_read_data[70]), .i_2_35_0(
        reg1_mem_read_data[71]), .i_2_36_1(reg1_mem_read_data[72]), .i_2_36_0(
        reg1_mem_read_data[73]), .i_2_37_1(1'b0), .i_2_37_0(1'b0), .i_2_38_1(
        reg1_mem_read_data[76]), .i_2_38_0(reg1_mem_read_data[77]), .i_2_39_1(
        reg1_mem_read_data[78]), .i_2_39_0(reg1_mem_read_data[79]), .i_2_40_1(
        1'b0), .i_2_40_0(1'b0), .i_2_41_1(reg1_mem_read_data[82]), .i_2_41_0(
        reg1_mem_read_data[83]), .i_2_42_1(reg1_mem_read_data[84]), .i_2_42_0(
        reg1_mem_read_data[85]), .i_2_43_1(reg1_mem_read_data[86]), .i_2_43_0(
        reg1_mem_read_data[87]), .i_2_44_1(reg1_mem_read_data[88]), .i_2_44_0(
        reg1_mem_read_data[89]), .i_2_45_1(reg1_mem_read_data[90]), .i_2_45_0(
        reg1_mem_read_data[91]), .i_2_46_1(reg1_mem_read_data[92]), .i_2_46_0(
        reg1_mem_read_data[93]), .i_2_47_1(reg1_mem_read_data[94]), .i_2_47_0(
        reg1_mem_read_data[95]), .i_2_48_1(reg1_mem_read_data[96]), .i_2_48_0(
        reg1_mem_read_data[97]), .i_2_49_1(reg1_mem_read_data[98]), .i_2_49_0(
        reg1_mem_read_data[99]), .i_2_50_1(reg1_mem_read_data[100]), 
        .i_2_50_0(1'b0), .i_2_51_1(reg1_mem_read_data[102]), .i_2_51_0(
        reg1_mem_read_data[103]), .i_2_52_1(reg1_mem_read_data[104]), 
        .i_2_52_0(reg1_mem_read_data[105]), .i_2_53_1(1'b0), .i_2_53_0(1'b0), 
        .i_2_54_1(reg1_mem_read_data[108]), .i_2_54_0(reg1_mem_read_data[109]), 
        .i_2_55_1(1'b0), .i_2_55_0(1'b0), .i_2_56_1(reg1_mem_read_data[112]), 
        .i_2_56_0(reg1_mem_read_data[113]), .i_2_57_1(reg1_mem_read_data[114]), 
        .i_2_57_0(reg1_mem_read_data[115]), .i_2_58_1(reg1_mem_read_data[116]), 
        .i_2_58_0(reg1_mem_read_data[117]), .i_2_59_1(reg1_mem_read_data[118]), 
        .i_2_59_0(reg1_mem_read_data[119]), .i_2_60_1(reg1_mem_read_data[120]), 
        .i_2_60_0(reg1_mem_read_data[121]), .i_2_61_1(reg1_mem_read_data[122]), 
        .i_2_61_0(reg1_mem_read_data[123]), .i_2_62_1(1'b0), .i_2_62_0(1'b0), 
        .i_2_63_1(reg1_mem_read_data[126]), .i_2_63_0(reg1_mem_read_data[127]), 
        .o_2_0_1(reg2_write_data[0]), .o_2_0_0(reg2_write_data[1]), .o_2_1_1(
        reg2_write_data[2]), .o_2_1_0(reg2_write_data[3]), .o_2_2_1(
        reg2_write_data[4]), .o_2_2_0(reg2_write_data[5]), .o_2_4_1(
        reg2_write_data[8]), .o_2_4_0(reg2_write_data[9]), .o_2_5_1(
        reg2_write_data[10]), .o_2_5_0(reg2_write_data[11]), .o_2_6_1(
        reg2_write_data[12]), .o_2_6_0(reg2_write_data[13]), .o_2_7_1(
        reg2_write_data[14]), .o_2_7_0(reg2_write_data[15]), .o_2_8_1(
        reg2_write_data[16]), .o_2_8_0(reg2_write_data[17]), .o_2_9_1(
        reg2_write_data[18]), .o_2_9_0(reg2_write_data[19]), .o_2_11_1(
        reg2_write_data[22]), .o_2_11_0(reg2_write_data[23]), .o_2_12_1(
        reg2_write_data[24]), .o_2_12_0(reg2_write_data[25]), .o_2_13_1(
        reg2_write_data[26]), .o_2_13_0(reg2_write_data[27]), .o_2_14_1(
        reg2_write_data[28]), .o_2_14_0(reg2_write_data[29]), .o_2_15_1(
        reg2_write_data[30]), .o_2_15_0(reg2_write_data[31]), .o_2_16_1(
        reg2_write_data[32]), .o_2_16_0(reg2_write_data[33]), .o_2_17_1(
        reg2_write_data[34]), .o_2_17_0(reg2_write_data[35]), .o_2_18_1(
        reg2_write_data[36]), .o_2_18_0(reg2_write_data[37]), .o_2_19_1(
        reg2_write_data[38]), .o_2_19_0(reg2_write_data[39]), .o_2_20_1(
        reg2_write_data[40]), .o_2_20_0(reg2_write_data[41]), .o_2_21_1(
        reg2_write_data[42]), .o_2_21_0(reg2_write_data[43]), .o_2_22_1(
        reg2_write_data[44]), .o_2_22_0(reg2_write_data[45]), .o_2_23_1(
        reg2_write_data[46]), .o_2_23_0(reg2_write_data[47]), .o_2_24_1(
        reg2_write_data[48]), .o_2_24_0(reg2_write_data[49]), .o_2_25_1(
        reg2_write_data[50]), .o_2_25_0(reg2_write_data[51]), .o_2_26_1(
        reg2_write_data[52]), .o_2_26_0(reg2_write_data[53]), .o_2_27_1(
        reg2_write_data[54]), .o_2_27_0(reg2_write_data[55]), .o_2_28_1(
        reg2_write_data[56]), .o_2_28_0(reg2_write_data[57]), .o_2_29_1(
        reg2_write_data[58]), .o_2_29_0(reg2_write_data[59]), .o_2_30_1(
        reg2_write_data[60]), .o_2_30_0(reg2_write_data[61]), .o_2_31_1(
        reg2_write_data[62]), .o_2_31_0(reg2_write_data[63]) );
  kernel_3 kernel_3_0 ( .i_3_0_1(reg2_mem_read_data[0]), .i_3_0_0(
        reg2_mem_read_data[1]), .i_3_1_1(reg2_mem_read_data[2]), .i_3_1_0(
        reg2_mem_read_data[3]), .i_3_2_1(reg2_mem_read_data[4]), .i_3_2_0(
        reg2_mem_read_data[5]), .i_3_3_1(reg2_mem_read_data[6]), .i_3_3_0(
        reg2_mem_read_data[7]), .i_3_4_1(reg2_mem_read_data[8]), .i_3_4_0(
        reg2_mem_read_data[9]), .i_3_5_1(reg2_mem_read_data[10]), .i_3_5_0(
        reg2_mem_read_data[11]), .i_3_6_1(reg2_mem_read_data[12]), .i_3_6_0(
        reg2_mem_read_data[13]), .i_3_7_1(reg2_mem_read_data[14]), .i_3_7_0(
        reg2_mem_read_data[15]), .i_3_8_1(reg2_mem_read_data[16]), .i_3_8_0(
        reg2_mem_read_data[17]), .i_3_9_1(reg2_mem_read_data[18]), .i_3_9_0(
        reg2_mem_read_data[19]), .i_3_10_1(1'b0), .i_3_10_0(1'b0), .i_3_11_1(
        reg2_mem_read_data[22]), .i_3_11_0(reg2_mem_read_data[23]), .i_3_12_1(
        reg2_mem_read_data[24]), .i_3_12_0(reg2_mem_read_data[25]), .i_3_13_1(
        reg2_mem_read_data[26]), .i_3_13_0(reg2_mem_read_data[27]), .i_3_14_1(
        reg2_mem_read_data[28]), .i_3_14_0(reg2_mem_read_data[29]), .i_3_15_1(
        reg2_mem_read_data[30]), .i_3_15_0(reg2_mem_read_data[31]), .i_3_16_1(
        reg2_mem_read_data[32]), .i_3_16_0(reg2_mem_read_data[33]), .i_3_17_1(
        reg2_mem_read_data[34]), .i_3_17_0(reg2_mem_read_data[35]), .i_3_18_1(
        reg2_mem_read_data[36]), .i_3_18_0(reg2_mem_read_data[37]), .i_3_19_1(
        reg2_mem_read_data[38]), .i_3_19_0(reg2_mem_read_data[39]), .i_3_20_1(
        reg2_mem_read_data[40]), .i_3_20_0(reg2_mem_read_data[41]), .i_3_21_1(
        reg2_mem_read_data[42]), .i_3_21_0(reg2_mem_read_data[43]), .i_3_22_1(
        reg2_mem_read_data[44]), .i_3_22_0(reg2_mem_read_data[45]), .i_3_23_1(
        reg2_mem_read_data[46]), .i_3_23_0(reg2_mem_read_data[47]), .i_3_24_1(
        reg2_mem_read_data[48]), .i_3_24_0(reg2_mem_read_data[49]), .i_3_25_1(
        reg2_mem_read_data[50]), .i_3_25_0(reg2_mem_read_data[51]), .i_3_26_1(
        reg2_mem_read_data[52]), .i_3_26_0(reg2_mem_read_data[53]), .i_3_27_1(
        reg2_mem_read_data[54]), .i_3_27_0(reg2_mem_read_data[55]), .i_3_28_1(
        reg2_mem_read_data[56]), .i_3_28_0(reg2_mem_read_data[57]), .i_3_29_1(
        reg2_mem_read_data[58]), .i_3_29_0(reg2_mem_read_data[59]), .i_3_30_1(
        reg2_mem_read_data[60]), .i_3_30_0(reg2_mem_read_data[61]), .i_3_31_1(
        reg2_mem_read_data[62]), .i_3_31_0(reg2_mem_read_data[63]), .o_3_0_1(
        reg3_write_data[0]), .o_3_0_0(reg3_write_data[1]), .o_3_1_1(
        reg3_write_data[2]), .o_3_1_0(reg3_write_data[3]), .o_3_2_1(
        reg3_write_data[4]), .o_3_2_0(reg3_write_data[5]), .o_3_3_1(
        reg3_write_data[6]), .o_3_3_0(reg3_write_data[7]), .o_3_4_1(
        reg3_write_data[8]), .o_3_4_0(reg3_write_data[9]), .o_3_5_1(
        reg3_write_data[10]), .o_3_5_0(reg3_write_data[11]), .o_3_6_1(
        reg3_write_data[12]), .o_3_6_0(reg3_write_data[13]), .o_3_7_1(
        reg3_write_data[14]), .o_3_7_0(reg3_write_data[15]), .o_3_8_1(
        reg3_write_data[16]), .o_3_8_0(reg3_write_data[17]), .o_3_9_1(
        reg3_write_data[18]), .o_3_9_0(reg3_write_data[19]), .o_3_11_1(
        reg3_write_data[22]), .o_3_11_0(reg3_write_data[23]), .o_3_12_1(
        reg3_write_data[24]), .o_3_12_0(reg3_write_data[25]), .o_3_14_1(
        reg3_write_data[28]), .o_3_14_0(reg3_write_data[29]), .o_3_15_1(
        reg3_write_data[30]), .o_3_15_0(reg3_write_data[31]), .o_3_16_1(
        reg3_write_data[32]), .o_3_16_0(reg3_write_data[33]), .o_3_18_1(
        reg3_write_data[36]), .o_3_18_0(reg3_write_data[37]), .o_3_19_1(
        reg3_write_data[38]), .o_3_19_0(reg3_write_data[39]), .o_3_22_1(
        reg3_write_data[44]), .o_3_22_0(reg3_write_data[45]), .o_3_23_1(
        reg3_write_data[46]), .o_3_23_0(reg3_write_data[47]), .o_3_24_1(
        reg3_write_data[48]), .o_3_24_0(reg3_write_data[49]), .o_3_25_1(
        reg3_write_data[50]), .o_3_25_0(reg3_write_data[51]), .o_3_29_1(
        reg3_write_data[58]), .o_3_29_0(reg3_write_data[59]) );
  kernel_4 kernel_4_0 ( .i_4_0_1(reg3_mem_read_data[0]), .i_4_0_0(
        reg3_mem_read_data[1]), .i_4_1_1(reg3_mem_read_data[2]), .i_4_1_0(
        reg3_mem_read_data[3]), .i_4_2_1(reg3_mem_read_data[4]), .i_4_2_0(
        reg3_mem_read_data[5]), .i_4_3_1(reg3_mem_read_data[6]), .i_4_3_0(
        reg3_mem_read_data[7]), .i_4_4_1(reg3_mem_read_data[8]), .i_4_4_0(
        reg3_mem_read_data[9]), .i_4_5_1(reg3_mem_read_data[10]), .i_4_5_0(
        reg3_mem_read_data[11]), .i_4_6_1(reg3_mem_read_data[12]), .i_4_6_0(
        reg3_mem_read_data[13]), .i_4_7_1(reg3_mem_read_data[14]), .i_4_7_0(
        reg3_mem_read_data[15]), .i_4_8_1(reg3_mem_read_data[16]), .i_4_8_0(
        reg3_mem_read_data[17]), .i_4_9_1(reg3_mem_read_data[18]), .i_4_9_0(
        reg3_mem_read_data[19]), .i_4_10_1(1'b0), .i_4_10_0(1'b0), .i_4_11_1(
        reg3_mem_read_data[22]), .i_4_11_0(reg3_mem_read_data[23]), .i_4_12_1(
        reg3_mem_read_data[24]), .i_4_12_0(reg3_mem_read_data[25]), .i_4_13_1(
        1'b0), .i_4_13_0(1'b0), .i_4_14_1(reg3_mem_read_data[28]), .i_4_14_0(
        reg3_mem_read_data[29]), .i_4_15_1(reg3_mem_read_data[30]), .i_4_15_0(
        reg3_mem_read_data[31]), .i_4_16_1(reg3_mem_read_data[32]), .i_4_16_0(
        reg3_mem_read_data[33]), .i_4_17_1(1'b0), .i_4_17_0(1'b0), .i_4_18_1(
        reg3_mem_read_data[36]), .i_4_18_0(reg3_mem_read_data[37]), .i_4_19_1(
        reg3_mem_read_data[38]), .i_4_19_0(reg3_mem_read_data[39]), .i_4_20_1(
        1'b0), .i_4_20_0(1'b0), .i_4_21_1(1'b0), .i_4_21_0(1'b0), .i_4_22_1(
        reg3_mem_read_data[44]), .i_4_22_0(reg3_mem_read_data[45]), .i_4_23_1(
        reg3_mem_read_data[46]), .i_4_23_0(reg3_mem_read_data[47]), .i_4_24_1(
        reg3_mem_read_data[48]), .i_4_24_0(reg3_mem_read_data[49]), .i_4_25_1(
        reg3_mem_read_data[50]), .i_4_25_0(reg3_mem_read_data[51]), .i_4_26_1(
        1'b0), .i_4_26_0(1'b0), .i_4_27_1(1'b0), .i_4_27_0(1'b0), .i_4_28_1(
        1'b0), .i_4_28_0(1'b0), .i_4_29_1(reg3_mem_read_data[58]), .i_4_29_0(
        reg3_mem_read_data[59]), .i_4_30_1(1'b0), .i_4_30_0(1'b0), .i_4_31_1(
        1'b0), .i_4_31_0(1'b0), .o_4_1_1(reg4_write_data[2]), .o_4_1_0(
        reg4_write_data[3]), .o_4_2_1(reg4_write_data[4]), .o_4_2_0(
        reg4_write_data[5]), .o_4_6_1(reg4_write_data[12]), .o_4_6_0(
        reg4_write_data[13]), .o_4_8_1(reg4_write_data[16]), .o_4_8_0(
        reg4_write_data[17]), .o_4_9_1(reg4_write_data[18]), .o_4_9_0(
        reg4_write_data[19]), .o_4_10_1(reg4_write_data[20]), .o_4_10_0(
        reg4_write_data[21]), .o_4_13_1(reg4_write_data[26]), .o_4_13_0(
        reg4_write_data[27]), .o_4_14_1(reg4_write_data[28]), .o_4_14_0(
        reg4_write_data[29]), .o_4_15_1(reg4_write_data[30]), .o_4_15_0(
        reg4_write_data[31]), .o_4_17_1(reg4_write_data[34]), .o_4_17_0(
        reg4_write_data[35]), .o_4_19_1(reg4_write_data[38]), .o_4_19_0(
        reg4_write_data[39]), .o_4_20_1(reg4_write_data[40]), .o_4_20_0(
        reg4_write_data[41]), .o_4_21_1(reg4_write_data[42]), .o_4_21_0(
        reg4_write_data[43]) );
  kernel_5 kernel_5_0 ( .i_5_0_1(1'b0), .i_5_0_0(1'b0), .i_5_1_1(
        reg4_mem_read_data[2]), .i_5_1_0(reg4_mem_read_data[3]), .i_5_2_1(
        reg4_mem_read_data[4]), .i_5_2_0(reg4_mem_read_data[5]), .i_5_3_1(1'b0), .i_5_3_0(1'b0), .i_5_4_1(1'b0), .i_5_4_0(1'b0), .i_5_5_1(1'b0), .i_5_5_0(
        1'b0), .i_5_6_1(reg4_mem_read_data[12]), .i_5_6_0(
        reg4_mem_read_data[13]), .i_5_7_1(1'b0), .i_5_7_0(1'b0), .i_5_8_1(
        reg4_mem_read_data[16]), .i_5_8_0(reg4_mem_read_data[17]), .i_5_9_1(
        reg4_mem_read_data[18]), .i_5_9_0(reg4_mem_read_data[19]), .i_5_10_1(
        reg4_mem_read_data[20]), .i_5_10_0(reg4_mem_read_data[21]), .i_5_11_1(
        1'b0), .i_5_11_0(1'b0), .i_5_12_1(1'b0), .i_5_12_0(1'b0), .i_5_13_1(
        reg4_mem_read_data[26]), .i_5_13_0(reg4_mem_read_data[27]), .i_5_14_1(
        reg4_mem_read_data[28]), .i_5_14_0(reg4_mem_read_data[29]), .i_5_15_1(
        reg4_mem_read_data[30]), .i_5_15_0(reg4_mem_read_data[31]), .i_5_16_1(
        1'b0), .i_5_16_0(1'b0), .i_5_17_1(reg4_mem_read_data[34]), .i_5_17_0(
        reg4_mem_read_data[35]), .i_5_18_1(1'b0), .i_5_18_0(1'b0), .i_5_19_1(
        reg4_mem_read_data[38]), .i_5_19_0(reg4_mem_read_data[39]), .i_5_20_1(
        reg4_mem_read_data[40]), .i_5_20_0(reg4_mem_read_data[41]), .i_5_21_1(
        reg4_mem_read_data[42]), .i_5_21_0(reg4_mem_read_data[43]), .i_5_22_1(
        1'b0), .i_5_22_0(1'b0), .i_5_23_1(1'b0), .i_5_23_0(1'b0), .i_5_24_1(
        1'b0), .i_5_24_0(1'b0), .i_5_25_1(1'b0), .i_5_25_0(1'b0), .i_5_26_1(
        1'b0), .i_5_26_0(1'b0), .i_5_27_1(1'b0), .i_5_27_0(1'b0), .i_5_28_1(
        1'b0), .i_5_28_0(1'b0), .i_5_29_1(1'b0), .i_5_29_0(1'b0), .i_5_30_1(
        1'b0), .i_5_30_0(1'b0), .i_5_31_1(1'b0), .i_5_31_0(1'b0), .o_5_0_1(
        reg5_write_data[0]), .o_5_0_0(reg5_write_data[1]), .o_5_1_1(
        reg5_write_data[2]), .o_5_1_0(reg5_write_data[3]), .o_5_2_1(
        reg5_write_data[4]), .o_5_2_0(reg5_write_data[5]), .o_5_3_1(
        reg5_write_data[6]), .o_5_3_0(reg5_write_data[7]), .o_5_4_1(
        reg5_write_data[8]), .o_5_4_0(reg5_write_data[9]) );
  DFFPOSX1 reg0_mem_read_data_reg_31_ ( .D(in[31]), .CLK(clk), .Q(
        reg0_mem_read_data[31]) );
  DFFPOSX1 reg0_mem_read_data_reg_30_ ( .D(in[30]), .CLK(clk), .Q(
        reg0_mem_read_data[30]) );
  DFFPOSX1 reg0_mem_read_data_reg_29_ ( .D(in[29]), .CLK(clk), .Q(
        reg0_mem_read_data[29]) );
  DFFPOSX1 reg0_mem_read_data_reg_28_ ( .D(in[28]), .CLK(clk), .Q(
        reg0_mem_read_data[28]) );
  DFFPOSX1 reg0_mem_read_data_reg_27_ ( .D(in[27]), .CLK(clk), .Q(
        reg0_mem_read_data[27]) );
  DFFPOSX1 reg0_mem_read_data_reg_26_ ( .D(in[26]), .CLK(clk), .Q(
        reg0_mem_read_data[26]) );
  DFFPOSX1 reg0_mem_read_data_reg_25_ ( .D(in[25]), .CLK(clk), .Q(
        reg0_mem_read_data[25]) );
  DFFPOSX1 reg0_mem_read_data_reg_24_ ( .D(in[24]), .CLK(clk), .Q(
        reg0_mem_read_data[24]) );
  DFFPOSX1 reg0_mem_read_data_reg_23_ ( .D(in[23]), .CLK(clk), .Q(
        reg0_mem_read_data[23]) );
  DFFPOSX1 reg0_mem_read_data_reg_22_ ( .D(in[22]), .CLK(clk), .Q(
        reg0_mem_read_data[22]) );
  DFFPOSX1 reg0_mem_read_data_reg_21_ ( .D(in[21]), .CLK(clk), .Q(
        reg0_mem_read_data[21]) );
  DFFPOSX1 reg0_mem_read_data_reg_20_ ( .D(in[20]), .CLK(clk), .Q(
        reg0_mem_read_data[20]) );
  DFFPOSX1 reg0_mem_read_data_reg_19_ ( .D(in[19]), .CLK(clk), .Q(
        reg0_mem_read_data[19]) );
  DFFPOSX1 reg0_mem_read_data_reg_18_ ( .D(in[18]), .CLK(clk), .Q(
        reg0_mem_read_data[18]) );
  DFFPOSX1 reg0_mem_read_data_reg_17_ ( .D(in[17]), .CLK(clk), .Q(
        reg0_mem_read_data[17]) );
  DFFPOSX1 reg0_mem_read_data_reg_16_ ( .D(in[16]), .CLK(clk), .Q(
        reg0_mem_read_data[16]) );
  DFFPOSX1 reg0_mem_read_data_reg_15_ ( .D(in[15]), .CLK(clk), .Q(
        reg0_mem_read_data[15]) );
  DFFPOSX1 reg0_mem_read_data_reg_14_ ( .D(in[14]), .CLK(clk), .Q(
        reg0_mem_read_data[14]) );
  DFFPOSX1 reg0_mem_read_data_reg_13_ ( .D(in[13]), .CLK(clk), .Q(
        reg0_mem_read_data[13]) );
  DFFPOSX1 reg0_mem_read_data_reg_12_ ( .D(in[12]), .CLK(clk), .Q(
        reg0_mem_read_data[12]) );
  DFFPOSX1 reg0_mem_read_data_reg_11_ ( .D(in[11]), .CLK(clk), .Q(
        reg0_mem_read_data[11]) );
  DFFPOSX1 reg0_mem_read_data_reg_10_ ( .D(in[10]), .CLK(clk), .Q(
        reg0_mem_read_data[10]) );
  DFFPOSX1 reg0_mem_read_data_reg_9_ ( .D(in[9]), .CLK(clk), .Q(
        reg0_mem_read_data[9]) );
  DFFPOSX1 reg0_mem_read_data_reg_8_ ( .D(in[8]), .CLK(clk), .Q(
        reg0_mem_read_data[8]) );
  DFFPOSX1 reg0_mem_read_data_reg_7_ ( .D(in[7]), .CLK(clk), .Q(
        reg0_mem_read_data[7]) );
  DFFPOSX1 reg0_mem_read_data_reg_6_ ( .D(in[6]), .CLK(clk), .Q(
        reg0_mem_read_data[6]) );
  DFFPOSX1 reg0_mem_read_data_reg_5_ ( .D(in[5]), .CLK(clk), .Q(
        reg0_mem_read_data[5]) );
  DFFPOSX1 reg0_mem_read_data_reg_4_ ( .D(in[4]), .CLK(clk), .Q(
        reg0_mem_read_data[4]) );
  DFFPOSX1 reg0_mem_read_data_reg_3_ ( .D(in[3]), .CLK(clk), .Q(
        reg0_mem_read_data[3]) );
  DFFPOSX1 reg0_mem_read_data_reg_2_ ( .D(in[2]), .CLK(clk), .Q(
        reg0_mem_read_data[2]) );
  DFFPOSX1 reg0_mem_read_data_reg_1_ ( .D(in[1]), .CLK(clk), .Q(
        reg0_mem_read_data[1]) );
  DFFPOSX1 reg0_mem_read_data_reg_0_ ( .D(in[0]), .CLK(clk), .Q(
        reg0_mem_read_data[0]) );
  DFFPOSX1 reg1_mem_read_data_reg_127_ ( .D(reg1_write_data[127]), .CLK(clk), 
        .Q(reg1_mem_read_data[127]) );
  DFFPOSX1 reg1_mem_read_data_reg_126_ ( .D(reg1_write_data[126]), .CLK(clk), 
        .Q(reg1_mem_read_data[126]) );
  DFFPOSX1 reg1_mem_read_data_reg_123_ ( .D(reg1_write_data[123]), .CLK(clk), 
        .Q(reg1_mem_read_data[123]) );
  DFFPOSX1 reg1_mem_read_data_reg_122_ ( .D(reg1_write_data[122]), .CLK(clk), 
        .Q(reg1_mem_read_data[122]) );
  DFFPOSX1 reg1_mem_read_data_reg_121_ ( .D(reg1_write_data[121]), .CLK(clk), 
        .Q(reg1_mem_read_data[121]) );
  DFFPOSX1 reg1_mem_read_data_reg_120_ ( .D(reg1_write_data[120]), .CLK(clk), 
        .Q(reg1_mem_read_data[120]) );
  DFFPOSX1 reg1_mem_read_data_reg_119_ ( .D(reg1_write_data[119]), .CLK(clk), 
        .Q(reg1_mem_read_data[119]) );
  DFFPOSX1 reg1_mem_read_data_reg_118_ ( .D(reg1_write_data[118]), .CLK(clk), 
        .Q(reg1_mem_read_data[118]) );
  DFFPOSX1 reg1_mem_read_data_reg_117_ ( .D(reg1_write_data[117]), .CLK(clk), 
        .Q(reg1_mem_read_data[117]) );
  DFFPOSX1 reg1_mem_read_data_reg_116_ ( .D(reg1_write_data[116]), .CLK(clk), 
        .Q(reg1_mem_read_data[116]) );
  DFFPOSX1 reg1_mem_read_data_reg_115_ ( .D(reg1_write_data[115]), .CLK(clk), 
        .Q(reg1_mem_read_data[115]) );
  DFFPOSX1 reg1_mem_read_data_reg_114_ ( .D(reg1_write_data[114]), .CLK(clk), 
        .Q(reg1_mem_read_data[114]) );
  DFFPOSX1 reg1_mem_read_data_reg_113_ ( .D(reg1_write_data[113]), .CLK(clk), 
        .Q(reg1_mem_read_data[113]) );
  DFFPOSX1 reg1_mem_read_data_reg_112_ ( .D(reg1_write_data[112]), .CLK(clk), 
        .Q(reg1_mem_read_data[112]) );
  DFFPOSX1 reg1_mem_read_data_reg_109_ ( .D(reg1_write_data[109]), .CLK(clk), 
        .Q(reg1_mem_read_data[109]) );
  DFFPOSX1 reg1_mem_read_data_reg_108_ ( .D(reg1_write_data[108]), .CLK(clk), 
        .Q(reg1_mem_read_data[108]) );
  DFFPOSX1 reg1_mem_read_data_reg_105_ ( .D(reg1_write_data[105]), .CLK(clk), 
        .Q(reg1_mem_read_data[105]) );
  DFFPOSX1 reg1_mem_read_data_reg_104_ ( .D(reg1_write_data[104]), .CLK(clk), 
        .Q(reg1_mem_read_data[104]) );
  DFFPOSX1 reg1_mem_read_data_reg_103_ ( .D(reg1_write_data[103]), .CLK(clk), 
        .Q(reg1_mem_read_data[103]) );
  DFFPOSX1 reg1_mem_read_data_reg_102_ ( .D(reg1_write_data[102]), .CLK(clk), 
        .Q(reg1_mem_read_data[102]) );
  DFFPOSX1 reg1_mem_read_data_reg_100_ ( .D(reg1_write_data[100]), .CLK(clk), 
        .Q(reg1_mem_read_data[100]) );
  DFFPOSX1 reg1_mem_read_data_reg_99_ ( .D(reg1_write_data[99]), .CLK(clk), 
        .Q(reg1_mem_read_data[99]) );
  DFFPOSX1 reg1_mem_read_data_reg_98_ ( .D(reg1_write_data[98]), .CLK(clk), 
        .Q(reg1_mem_read_data[98]) );
  DFFPOSX1 reg1_mem_read_data_reg_97_ ( .D(reg1_write_data[97]), .CLK(clk), 
        .Q(reg1_mem_read_data[97]) );
  DFFPOSX1 reg1_mem_read_data_reg_96_ ( .D(reg1_write_data[96]), .CLK(clk), 
        .Q(reg1_mem_read_data[96]) );
  DFFPOSX1 reg1_mem_read_data_reg_95_ ( .D(reg1_write_data[95]), .CLK(clk), 
        .Q(reg1_mem_read_data[95]) );
  DFFPOSX1 reg1_mem_read_data_reg_94_ ( .D(reg1_write_data[94]), .CLK(clk), 
        .Q(reg1_mem_read_data[94]) );
  DFFPOSX1 reg1_mem_read_data_reg_93_ ( .D(reg1_write_data[93]), .CLK(clk), 
        .Q(reg1_mem_read_data[93]) );
  DFFPOSX1 reg1_mem_read_data_reg_92_ ( .D(reg1_write_data[92]), .CLK(clk), 
        .Q(reg1_mem_read_data[92]) );
  DFFPOSX1 reg1_mem_read_data_reg_91_ ( .D(reg1_write_data[91]), .CLK(clk), 
        .Q(reg1_mem_read_data[91]) );
  DFFPOSX1 reg1_mem_read_data_reg_90_ ( .D(reg1_write_data[90]), .CLK(clk), 
        .Q(reg1_mem_read_data[90]) );
  DFFPOSX1 reg1_mem_read_data_reg_89_ ( .D(reg1_write_data[89]), .CLK(clk), 
        .Q(reg1_mem_read_data[89]) );
  DFFPOSX1 reg1_mem_read_data_reg_88_ ( .D(reg1_write_data[88]), .CLK(clk), 
        .Q(reg1_mem_read_data[88]) );
  DFFPOSX1 reg1_mem_read_data_reg_87_ ( .D(reg1_write_data[87]), .CLK(clk), 
        .Q(reg1_mem_read_data[87]) );
  DFFPOSX1 reg1_mem_read_data_reg_86_ ( .D(reg1_write_data[86]), .CLK(clk), 
        .Q(reg1_mem_read_data[86]) );
  DFFPOSX1 reg1_mem_read_data_reg_85_ ( .D(reg1_write_data[85]), .CLK(clk), 
        .Q(reg1_mem_read_data[85]) );
  DFFPOSX1 reg1_mem_read_data_reg_84_ ( .D(reg1_write_data[84]), .CLK(clk), 
        .Q(reg1_mem_read_data[84]) );
  DFFPOSX1 reg1_mem_read_data_reg_83_ ( .D(reg1_write_data[83]), .CLK(clk), 
        .Q(reg1_mem_read_data[83]) );
  DFFPOSX1 reg1_mem_read_data_reg_82_ ( .D(reg1_write_data[82]), .CLK(clk), 
        .Q(reg1_mem_read_data[82]) );
  DFFPOSX1 reg1_mem_read_data_reg_79_ ( .D(1'b0), .CLK(clk), .Q(
        reg1_mem_read_data[79]) );
  DFFPOSX1 reg1_mem_read_data_reg_78_ ( .D(1'b0), .CLK(clk), .Q(
        reg1_mem_read_data[78]) );
  DFFPOSX1 reg1_mem_read_data_reg_77_ ( .D(reg1_write_data[77]), .CLK(clk), 
        .Q(reg1_mem_read_data[77]) );
  DFFPOSX1 reg1_mem_read_data_reg_76_ ( .D(reg1_write_data[76]), .CLK(clk), 
        .Q(reg1_mem_read_data[76]) );
  DFFPOSX1 reg1_mem_read_data_reg_73_ ( .D(reg1_write_data[73]), .CLK(clk), 
        .Q(reg1_mem_read_data[73]) );
  DFFPOSX1 reg1_mem_read_data_reg_72_ ( .D(reg1_write_data[72]), .CLK(clk), 
        .Q(reg1_mem_read_data[72]) );
  DFFPOSX1 reg1_mem_read_data_reg_71_ ( .D(reg1_write_data[71]), .CLK(clk), 
        .Q(reg1_mem_read_data[71]) );
  DFFPOSX1 reg1_mem_read_data_reg_70_ ( .D(reg1_write_data[70]), .CLK(clk), 
        .Q(reg1_mem_read_data[70]) );
  DFFPOSX1 reg1_mem_read_data_reg_69_ ( .D(reg1_write_data[69]), .CLK(clk), 
        .Q(reg1_mem_read_data[69]) );
  DFFPOSX1 reg1_mem_read_data_reg_68_ ( .D(reg1_write_data[68]), .CLK(clk), 
        .Q(reg1_mem_read_data[68]) );
  DFFPOSX1 reg1_mem_read_data_reg_67_ ( .D(reg1_write_data[67]), .CLK(clk), 
        .Q(reg1_mem_read_data[67]) );
  DFFPOSX1 reg1_mem_read_data_reg_66_ ( .D(reg1_write_data[66]), .CLK(clk), 
        .Q(reg1_mem_read_data[66]) );
  DFFPOSX1 reg1_mem_read_data_reg_63_ ( .D(reg1_write_data[63]), .CLK(clk), 
        .Q(reg1_mem_read_data[63]) );
  DFFPOSX1 reg1_mem_read_data_reg_62_ ( .D(reg1_write_data[62]), .CLK(clk), 
        .Q(reg1_mem_read_data[62]) );
  DFFPOSX1 reg1_mem_read_data_reg_61_ ( .D(reg1_write_data[61]), .CLK(clk), 
        .Q(reg1_mem_read_data[61]) );
  DFFPOSX1 reg1_mem_read_data_reg_60_ ( .D(reg1_write_data[60]), .CLK(clk), 
        .Q(reg1_mem_read_data[60]) );
  DFFPOSX1 reg1_mem_read_data_reg_57_ ( .D(reg1_write_data[57]), .CLK(clk), 
        .Q(reg1_mem_read_data[57]) );
  DFFPOSX1 reg1_mem_read_data_reg_56_ ( .D(reg1_write_data[56]), .CLK(clk), 
        .Q(reg1_mem_read_data[56]) );
  DFFPOSX1 reg1_mem_read_data_reg_55_ ( .D(reg1_write_data[55]), .CLK(clk), 
        .Q(reg1_mem_read_data[55]) );
  DFFPOSX1 reg1_mem_read_data_reg_54_ ( .D(reg1_write_data[54]), .CLK(clk), 
        .Q(reg1_mem_read_data[54]) );
  DFFPOSX1 reg1_mem_read_data_reg_53_ ( .D(reg1_write_data[53]), .CLK(clk), 
        .Q(reg1_mem_read_data[53]) );
  DFFPOSX1 reg1_mem_read_data_reg_52_ ( .D(reg1_write_data[52]), .CLK(clk), 
        .Q(reg1_mem_read_data[52]) );
  DFFPOSX1 reg1_mem_read_data_reg_51_ ( .D(reg1_write_data[51]), .CLK(clk), 
        .Q(reg1_mem_read_data[51]) );
  DFFPOSX1 reg1_mem_read_data_reg_50_ ( .D(reg1_write_data[50]), .CLK(clk), 
        .Q(reg1_mem_read_data[50]) );
  DFFPOSX1 reg1_mem_read_data_reg_49_ ( .D(reg1_write_data[49]), .CLK(clk), 
        .Q(reg1_mem_read_data[49]) );
  DFFPOSX1 reg1_mem_read_data_reg_48_ ( .D(reg1_write_data[48]), .CLK(clk), 
        .Q(reg1_mem_read_data[48]) );
  DFFPOSX1 reg1_mem_read_data_reg_47_ ( .D(reg1_write_data[47]), .CLK(clk), 
        .Q(reg1_mem_read_data[47]) );
  DFFPOSX1 reg1_mem_read_data_reg_46_ ( .D(reg1_write_data[46]), .CLK(clk), 
        .Q(reg1_mem_read_data[46]) );
  DFFPOSX1 reg1_mem_read_data_reg_43_ ( .D(reg1_write_data[43]), .CLK(clk), 
        .Q(reg1_mem_read_data[43]) );
  DFFPOSX1 reg1_mem_read_data_reg_42_ ( .D(reg1_write_data[42]), .CLK(clk), 
        .Q(reg1_mem_read_data[42]) );
  DFFPOSX1 reg1_mem_read_data_reg_39_ ( .D(reg1_write_data[39]), .CLK(clk), 
        .Q(reg1_mem_read_data[39]) );
  DFFPOSX1 reg1_mem_read_data_reg_38_ ( .D(reg1_write_data[38]), .CLK(clk), 
        .Q(reg1_mem_read_data[38]) );
  DFFPOSX1 reg1_mem_read_data_reg_35_ ( .D(reg1_write_data[35]), .CLK(clk), 
        .Q(reg1_mem_read_data[35]) );
  DFFPOSX1 reg1_mem_read_data_reg_34_ ( .D(reg1_write_data[34]), .CLK(clk), 
        .Q(reg1_mem_read_data[34]) );
  DFFPOSX1 reg1_mem_read_data_reg_33_ ( .D(reg1_write_data[33]), .CLK(clk), 
        .Q(reg1_mem_read_data[33]) );
  DFFPOSX1 reg1_mem_read_data_reg_32_ ( .D(reg1_write_data[32]), .CLK(clk), 
        .Q(reg1_mem_read_data[32]) );
  DFFPOSX1 reg1_mem_read_data_reg_29_ ( .D(reg1_write_data[29]), .CLK(clk), 
        .Q(reg1_mem_read_data[29]) );
  DFFPOSX1 reg1_mem_read_data_reg_28_ ( .D(reg1_write_data[28]), .CLK(clk), 
        .Q(reg1_mem_read_data[28]) );
  DFFPOSX1 reg1_mem_read_data_reg_27_ ( .D(reg1_write_data[27]), .CLK(clk), 
        .Q(reg1_mem_read_data[27]) );
  DFFPOSX1 reg1_mem_read_data_reg_26_ ( .D(reg1_write_data[26]), .CLK(clk), 
        .Q(reg1_mem_read_data[26]) );
  DFFPOSX1 reg1_mem_read_data_reg_25_ ( .D(reg1_write_data[25]), .CLK(clk), 
        .Q(reg1_mem_read_data[25]) );
  DFFPOSX1 reg1_mem_read_data_reg_24_ ( .D(reg1_write_data[24]), .CLK(clk), 
        .Q(reg1_mem_read_data[24]) );
  DFFPOSX1 reg1_mem_read_data_reg_23_ ( .D(reg1_write_data[23]), .CLK(clk), 
        .Q(reg1_mem_read_data[23]) );
  DFFPOSX1 reg1_mem_read_data_reg_22_ ( .D(reg1_write_data[22]), .CLK(clk), 
        .Q(reg1_mem_read_data[22]) );
  DFFPOSX1 reg1_mem_read_data_reg_21_ ( .D(reg1_write_data[21]), .CLK(clk), 
        .Q(reg1_mem_read_data[21]) );
  DFFPOSX1 reg1_mem_read_data_reg_20_ ( .D(reg1_write_data[20]), .CLK(clk), 
        .Q(reg1_mem_read_data[20]) );
  DFFPOSX1 reg1_mem_read_data_reg_19_ ( .D(reg1_write_data[19]), .CLK(clk), 
        .Q(reg1_mem_read_data[19]) );
  DFFPOSX1 reg1_mem_read_data_reg_18_ ( .D(reg1_write_data[18]), .CLK(clk), 
        .Q(reg1_mem_read_data[18]) );
  DFFPOSX1 reg1_mem_read_data_reg_15_ ( .D(reg1_write_data[15]), .CLK(clk), 
        .Q(reg1_mem_read_data[15]) );
  DFFPOSX1 reg1_mem_read_data_reg_14_ ( .D(reg1_write_data[14]), .CLK(clk), 
        .Q(reg1_mem_read_data[14]) );
  DFFPOSX1 reg1_mem_read_data_reg_13_ ( .D(reg1_write_data[13]), .CLK(clk), 
        .Q(reg1_mem_read_data[13]) );
  DFFPOSX1 reg1_mem_read_data_reg_12_ ( .D(reg1_write_data[12]), .CLK(clk), 
        .Q(reg1_mem_read_data[12]) );
  DFFPOSX1 reg1_mem_read_data_reg_11_ ( .D(reg1_write_data[11]), .CLK(clk), 
        .Q(reg1_mem_read_data[11]) );
  DFFPOSX1 reg1_mem_read_data_reg_10_ ( .D(reg1_write_data[10]), .CLK(clk), 
        .Q(reg1_mem_read_data[10]) );
  DFFPOSX1 reg1_mem_read_data_reg_9_ ( .D(reg1_write_data[9]), .CLK(clk), .Q(
        reg1_mem_read_data[9]) );
  DFFPOSX1 reg1_mem_read_data_reg_8_ ( .D(reg1_write_data[8]), .CLK(clk), .Q(
        reg1_mem_read_data[8]) );
  DFFPOSX1 reg1_mem_read_data_reg_7_ ( .D(reg1_write_data[7]), .CLK(clk), .Q(
        reg1_mem_read_data[7]) );
  DFFPOSX1 reg1_mem_read_data_reg_6_ ( .D(reg1_write_data[6]), .CLK(clk), .Q(
        reg1_mem_read_data[6]) );
  DFFPOSX1 reg1_mem_read_data_reg_3_ ( .D(reg1_write_data[3]), .CLK(clk), .Q(
        reg1_mem_read_data[3]) );
  DFFPOSX1 reg1_mem_read_data_reg_2_ ( .D(reg1_write_data[2]), .CLK(clk), .Q(
        reg1_mem_read_data[2]) );
  DFFPOSX1 reg1_mem_read_data_reg_1_ ( .D(1'b0), .CLK(clk), .Q(
        reg1_mem_read_data[1]) );
  DFFPOSX1 reg1_mem_read_data_reg_0_ ( .D(reg1_write_data[0]), .CLK(clk), .Q(
        reg1_mem_read_data[0]) );
  DFFPOSX1 reg2_mem_read_data_reg_63_ ( .D(reg2_write_data[63]), .CLK(clk), 
        .Q(reg2_mem_read_data[63]) );
  DFFPOSX1 reg2_mem_read_data_reg_62_ ( .D(reg2_write_data[62]), .CLK(clk), 
        .Q(reg2_mem_read_data[62]) );
  DFFPOSX1 reg2_mem_read_data_reg_61_ ( .D(reg2_write_data[61]), .CLK(clk), 
        .Q(reg2_mem_read_data[61]) );
  DFFPOSX1 reg2_mem_read_data_reg_60_ ( .D(reg2_write_data[60]), .CLK(clk), 
        .Q(reg2_mem_read_data[60]) );
  DFFPOSX1 reg2_mem_read_data_reg_59_ ( .D(reg2_write_data[59]), .CLK(clk), 
        .Q(reg2_mem_read_data[59]) );
  DFFPOSX1 reg2_mem_read_data_reg_58_ ( .D(reg2_write_data[58]), .CLK(clk), 
        .Q(reg2_mem_read_data[58]) );
  DFFPOSX1 reg2_mem_read_data_reg_57_ ( .D(reg2_write_data[57]), .CLK(clk), 
        .Q(reg2_mem_read_data[57]) );
  DFFPOSX1 reg2_mem_read_data_reg_56_ ( .D(reg2_write_data[56]), .CLK(clk), 
        .Q(reg2_mem_read_data[56]) );
  DFFPOSX1 reg2_mem_read_data_reg_55_ ( .D(reg2_write_data[55]), .CLK(clk), 
        .Q(reg2_mem_read_data[55]) );
  DFFPOSX1 reg2_mem_read_data_reg_54_ ( .D(reg2_write_data[54]), .CLK(clk), 
        .Q(reg2_mem_read_data[54]) );
  DFFPOSX1 reg2_mem_read_data_reg_53_ ( .D(reg2_write_data[53]), .CLK(clk), 
        .Q(reg2_mem_read_data[53]) );
  DFFPOSX1 reg2_mem_read_data_reg_52_ ( .D(reg2_write_data[52]), .CLK(clk), 
        .Q(reg2_mem_read_data[52]) );
  DFFPOSX1 reg2_mem_read_data_reg_51_ ( .D(reg2_write_data[51]), .CLK(clk), 
        .Q(reg2_mem_read_data[51]) );
  DFFPOSX1 reg2_mem_read_data_reg_50_ ( .D(reg2_write_data[50]), .CLK(clk), 
        .Q(reg2_mem_read_data[50]) );
  DFFPOSX1 reg2_mem_read_data_reg_49_ ( .D(reg2_write_data[49]), .CLK(clk), 
        .Q(reg2_mem_read_data[49]) );
  DFFPOSX1 reg2_mem_read_data_reg_48_ ( .D(reg2_write_data[48]), .CLK(clk), 
        .Q(reg2_mem_read_data[48]) );
  DFFPOSX1 reg2_mem_read_data_reg_47_ ( .D(reg2_write_data[47]), .CLK(clk), 
        .Q(reg2_mem_read_data[47]) );
  DFFPOSX1 reg2_mem_read_data_reg_46_ ( .D(reg2_write_data[46]), .CLK(clk), 
        .Q(reg2_mem_read_data[46]) );
  DFFPOSX1 reg2_mem_read_data_reg_45_ ( .D(reg2_write_data[45]), .CLK(clk), 
        .Q(reg2_mem_read_data[45]) );
  DFFPOSX1 reg2_mem_read_data_reg_44_ ( .D(reg2_write_data[44]), .CLK(clk), 
        .Q(reg2_mem_read_data[44]) );
  DFFPOSX1 reg2_mem_read_data_reg_43_ ( .D(reg2_write_data[43]), .CLK(clk), 
        .Q(reg2_mem_read_data[43]) );
  DFFPOSX1 reg2_mem_read_data_reg_42_ ( .D(reg2_write_data[42]), .CLK(clk), 
        .Q(reg2_mem_read_data[42]) );
  DFFPOSX1 reg2_mem_read_data_reg_41_ ( .D(reg2_write_data[41]), .CLK(clk), 
        .Q(reg2_mem_read_data[41]) );
  DFFPOSX1 reg2_mem_read_data_reg_40_ ( .D(reg2_write_data[40]), .CLK(clk), 
        .Q(reg2_mem_read_data[40]) );
  DFFPOSX1 reg2_mem_read_data_reg_39_ ( .D(reg2_write_data[39]), .CLK(clk), 
        .Q(reg2_mem_read_data[39]) );
  DFFPOSX1 reg2_mem_read_data_reg_38_ ( .D(reg2_write_data[38]), .CLK(clk), 
        .Q(reg2_mem_read_data[38]) );
  DFFPOSX1 reg2_mem_read_data_reg_37_ ( .D(reg2_write_data[37]), .CLK(clk), 
        .Q(reg2_mem_read_data[37]) );
  DFFPOSX1 reg2_mem_read_data_reg_36_ ( .D(reg2_write_data[36]), .CLK(clk), 
        .Q(reg2_mem_read_data[36]) );
  DFFPOSX1 reg2_mem_read_data_reg_35_ ( .D(reg2_write_data[35]), .CLK(clk), 
        .Q(reg2_mem_read_data[35]) );
  DFFPOSX1 reg2_mem_read_data_reg_34_ ( .D(reg2_write_data[34]), .CLK(clk), 
        .Q(reg2_mem_read_data[34]) );
  DFFPOSX1 reg2_mem_read_data_reg_33_ ( .D(reg2_write_data[33]), .CLK(clk), 
        .Q(reg2_mem_read_data[33]) );
  DFFPOSX1 reg2_mem_read_data_reg_32_ ( .D(reg2_write_data[32]), .CLK(clk), 
        .Q(reg2_mem_read_data[32]) );
  DFFPOSX1 reg2_mem_read_data_reg_31_ ( .D(reg2_write_data[31]), .CLK(clk), 
        .Q(reg2_mem_read_data[31]) );
  DFFPOSX1 reg2_mem_read_data_reg_30_ ( .D(reg2_write_data[30]), .CLK(clk), 
        .Q(reg2_mem_read_data[30]) );
  DFFPOSX1 reg2_mem_read_data_reg_29_ ( .D(reg2_write_data[29]), .CLK(clk), 
        .Q(reg2_mem_read_data[29]) );
  DFFPOSX1 reg2_mem_read_data_reg_28_ ( .D(reg2_write_data[28]), .CLK(clk), 
        .Q(reg2_mem_read_data[28]) );
  DFFPOSX1 reg2_mem_read_data_reg_27_ ( .D(reg2_write_data[27]), .CLK(clk), 
        .Q(reg2_mem_read_data[27]) );
  DFFPOSX1 reg2_mem_read_data_reg_26_ ( .D(reg2_write_data[26]), .CLK(clk), 
        .Q(reg2_mem_read_data[26]) );
  DFFPOSX1 reg2_mem_read_data_reg_25_ ( .D(reg2_write_data[25]), .CLK(clk), 
        .Q(reg2_mem_read_data[25]) );
  DFFPOSX1 reg2_mem_read_data_reg_24_ ( .D(reg2_write_data[24]), .CLK(clk), 
        .Q(reg2_mem_read_data[24]) );
  DFFPOSX1 reg2_mem_read_data_reg_23_ ( .D(reg2_write_data[23]), .CLK(clk), 
        .Q(reg2_mem_read_data[23]) );
  DFFPOSX1 reg2_mem_read_data_reg_22_ ( .D(reg2_write_data[22]), .CLK(clk), 
        .Q(reg2_mem_read_data[22]) );
  DFFPOSX1 reg2_mem_read_data_reg_19_ ( .D(reg2_write_data[19]), .CLK(clk), 
        .Q(reg2_mem_read_data[19]) );
  DFFPOSX1 reg2_mem_read_data_reg_18_ ( .D(reg2_write_data[18]), .CLK(clk), 
        .Q(reg2_mem_read_data[18]) );
  DFFPOSX1 reg2_mem_read_data_reg_17_ ( .D(reg2_write_data[17]), .CLK(clk), 
        .Q(reg2_mem_read_data[17]) );
  DFFPOSX1 reg2_mem_read_data_reg_16_ ( .D(reg2_write_data[16]), .CLK(clk), 
        .Q(reg2_mem_read_data[16]) );
  DFFPOSX1 reg2_mem_read_data_reg_15_ ( .D(reg2_write_data[15]), .CLK(clk), 
        .Q(reg2_mem_read_data[15]) );
  DFFPOSX1 reg2_mem_read_data_reg_14_ ( .D(reg2_write_data[14]), .CLK(clk), 
        .Q(reg2_mem_read_data[14]) );
  DFFPOSX1 reg2_mem_read_data_reg_13_ ( .D(reg2_write_data[13]), .CLK(clk), 
        .Q(reg2_mem_read_data[13]) );
  DFFPOSX1 reg2_mem_read_data_reg_12_ ( .D(reg2_write_data[12]), .CLK(clk), 
        .Q(reg2_mem_read_data[12]) );
  DFFPOSX1 reg2_mem_read_data_reg_11_ ( .D(reg2_write_data[11]), .CLK(clk), 
        .Q(reg2_mem_read_data[11]) );
  DFFPOSX1 reg2_mem_read_data_reg_10_ ( .D(reg2_write_data[10]), .CLK(clk), 
        .Q(reg2_mem_read_data[10]) );
  DFFPOSX1 reg2_mem_read_data_reg_9_ ( .D(reg2_write_data[9]), .CLK(clk), .Q(
        reg2_mem_read_data[9]) );
  DFFPOSX1 reg2_mem_read_data_reg_8_ ( .D(reg2_write_data[8]), .CLK(clk), .Q(
        reg2_mem_read_data[8]) );
  DFFPOSX1 reg2_mem_read_data_reg_7_ ( .D(1'b0), .CLK(clk), .Q(
        reg2_mem_read_data[7]) );
  DFFPOSX1 reg2_mem_read_data_reg_6_ ( .D(1'b0), .CLK(clk), .Q(
        reg2_mem_read_data[6]) );
  DFFPOSX1 reg2_mem_read_data_reg_5_ ( .D(reg2_write_data[5]), .CLK(clk), .Q(
        reg2_mem_read_data[5]) );
  DFFPOSX1 reg2_mem_read_data_reg_4_ ( .D(reg2_write_data[4]), .CLK(clk), .Q(
        reg2_mem_read_data[4]) );
  DFFPOSX1 reg2_mem_read_data_reg_3_ ( .D(reg2_write_data[3]), .CLK(clk), .Q(
        reg2_mem_read_data[3]) );
  DFFPOSX1 reg2_mem_read_data_reg_2_ ( .D(reg2_write_data[2]), .CLK(clk), .Q(
        reg2_mem_read_data[2]) );
  DFFPOSX1 reg2_mem_read_data_reg_1_ ( .D(reg2_write_data[1]), .CLK(clk), .Q(
        reg2_mem_read_data[1]) );
  DFFPOSX1 reg2_mem_read_data_reg_0_ ( .D(reg2_write_data[0]), .CLK(clk), .Q(
        reg2_mem_read_data[0]) );
  DFFPOSX1 reg3_mem_read_data_reg_59_ ( .D(reg3_write_data[59]), .CLK(clk), 
        .Q(reg3_mem_read_data[59]) );
  DFFPOSX1 reg3_mem_read_data_reg_58_ ( .D(reg3_write_data[58]), .CLK(clk), 
        .Q(reg3_mem_read_data[58]) );
  DFFPOSX1 reg3_mem_read_data_reg_51_ ( .D(reg3_write_data[51]), .CLK(clk), 
        .Q(reg3_mem_read_data[51]) );
  DFFPOSX1 reg3_mem_read_data_reg_50_ ( .D(reg3_write_data[50]), .CLK(clk), 
        .Q(reg3_mem_read_data[50]) );
  DFFPOSX1 reg3_mem_read_data_reg_49_ ( .D(reg3_write_data[49]), .CLK(clk), 
        .Q(reg3_mem_read_data[49]) );
  DFFPOSX1 reg3_mem_read_data_reg_48_ ( .D(reg3_write_data[48]), .CLK(clk), 
        .Q(reg3_mem_read_data[48]) );
  DFFPOSX1 reg3_mem_read_data_reg_47_ ( .D(reg3_write_data[47]), .CLK(clk), 
        .Q(reg3_mem_read_data[47]) );
  DFFPOSX1 reg3_mem_read_data_reg_46_ ( .D(reg3_write_data[46]), .CLK(clk), 
        .Q(reg3_mem_read_data[46]) );
  DFFPOSX1 reg3_mem_read_data_reg_45_ ( .D(reg3_write_data[45]), .CLK(clk), 
        .Q(reg3_mem_read_data[45]) );
  DFFPOSX1 reg3_mem_read_data_reg_44_ ( .D(reg3_write_data[44]), .CLK(clk), 
        .Q(reg3_mem_read_data[44]) );
  DFFPOSX1 reg3_mem_read_data_reg_39_ ( .D(reg3_write_data[39]), .CLK(clk), 
        .Q(reg3_mem_read_data[39]) );
  DFFPOSX1 reg3_mem_read_data_reg_38_ ( .D(reg3_write_data[38]), .CLK(clk), 
        .Q(reg3_mem_read_data[38]) );
  DFFPOSX1 reg3_mem_read_data_reg_37_ ( .D(reg3_write_data[37]), .CLK(clk), 
        .Q(reg3_mem_read_data[37]) );
  DFFPOSX1 reg3_mem_read_data_reg_36_ ( .D(reg3_write_data[36]), .CLK(clk), 
        .Q(reg3_mem_read_data[36]) );
  DFFPOSX1 reg3_mem_read_data_reg_33_ ( .D(reg3_write_data[33]), .CLK(clk), 
        .Q(reg3_mem_read_data[33]) );
  DFFPOSX1 reg3_mem_read_data_reg_32_ ( .D(reg3_write_data[32]), .CLK(clk), 
        .Q(reg3_mem_read_data[32]) );
  DFFPOSX1 reg3_mem_read_data_reg_31_ ( .D(reg3_write_data[31]), .CLK(clk), 
        .Q(reg3_mem_read_data[31]) );
  DFFPOSX1 reg3_mem_read_data_reg_30_ ( .D(reg3_write_data[30]), .CLK(clk), 
        .Q(reg3_mem_read_data[30]) );
  DFFPOSX1 reg3_mem_read_data_reg_29_ ( .D(reg3_write_data[29]), .CLK(clk), 
        .Q(reg3_mem_read_data[29]) );
  DFFPOSX1 reg3_mem_read_data_reg_28_ ( .D(reg3_write_data[28]), .CLK(clk), 
        .Q(reg3_mem_read_data[28]) );
  DFFPOSX1 reg3_mem_read_data_reg_25_ ( .D(reg3_write_data[25]), .CLK(clk), 
        .Q(reg3_mem_read_data[25]) );
  DFFPOSX1 reg3_mem_read_data_reg_24_ ( .D(reg3_write_data[24]), .CLK(clk), 
        .Q(reg3_mem_read_data[24]) );
  DFFPOSX1 reg3_mem_read_data_reg_23_ ( .D(reg3_write_data[23]), .CLK(clk), 
        .Q(reg3_mem_read_data[23]) );
  DFFPOSX1 reg3_mem_read_data_reg_22_ ( .D(reg3_write_data[22]), .CLK(clk), 
        .Q(reg3_mem_read_data[22]) );
  DFFPOSX1 reg3_mem_read_data_reg_19_ ( .D(reg3_write_data[19]), .CLK(clk), 
        .Q(reg3_mem_read_data[19]) );
  DFFPOSX1 reg3_mem_read_data_reg_18_ ( .D(reg3_write_data[18]), .CLK(clk), 
        .Q(reg3_mem_read_data[18]) );
  DFFPOSX1 reg3_mem_read_data_reg_17_ ( .D(reg3_write_data[17]), .CLK(clk), 
        .Q(reg3_mem_read_data[17]) );
  DFFPOSX1 reg3_mem_read_data_reg_16_ ( .D(reg3_write_data[16]), .CLK(clk), 
        .Q(reg3_mem_read_data[16]) );
  DFFPOSX1 reg3_mem_read_data_reg_15_ ( .D(reg3_write_data[15]), .CLK(clk), 
        .Q(reg3_mem_read_data[15]) );
  DFFPOSX1 reg3_mem_read_data_reg_14_ ( .D(reg3_write_data[14]), .CLK(clk), 
        .Q(reg3_mem_read_data[14]) );
  DFFPOSX1 reg3_mem_read_data_reg_13_ ( .D(reg3_write_data[13]), .CLK(clk), 
        .Q(reg3_mem_read_data[13]) );
  DFFPOSX1 reg3_mem_read_data_reg_12_ ( .D(reg3_write_data[12]), .CLK(clk), 
        .Q(reg3_mem_read_data[12]) );
  DFFPOSX1 reg3_mem_read_data_reg_11_ ( .D(reg3_write_data[11]), .CLK(clk), 
        .Q(reg3_mem_read_data[11]) );
  DFFPOSX1 reg3_mem_read_data_reg_10_ ( .D(reg3_write_data[10]), .CLK(clk), 
        .Q(reg3_mem_read_data[10]) );
  DFFPOSX1 reg3_mem_read_data_reg_9_ ( .D(reg3_write_data[9]), .CLK(clk), .Q(
        reg3_mem_read_data[9]) );
  DFFPOSX1 reg3_mem_read_data_reg_8_ ( .D(reg3_write_data[8]), .CLK(clk), .Q(
        reg3_mem_read_data[8]) );
  DFFPOSX1 reg3_mem_read_data_reg_7_ ( .D(reg3_write_data[7]), .CLK(clk), .Q(
        reg3_mem_read_data[7]) );
  DFFPOSX1 reg3_mem_read_data_reg_6_ ( .D(reg3_write_data[6]), .CLK(clk), .Q(
        reg3_mem_read_data[6]) );
  DFFPOSX1 reg3_mem_read_data_reg_5_ ( .D(reg3_write_data[5]), .CLK(clk), .Q(
        reg3_mem_read_data[5]) );
  DFFPOSX1 reg3_mem_read_data_reg_4_ ( .D(reg3_write_data[4]), .CLK(clk), .Q(
        reg3_mem_read_data[4]) );
  DFFPOSX1 reg3_mem_read_data_reg_3_ ( .D(reg3_write_data[3]), .CLK(clk), .Q(
        reg3_mem_read_data[3]) );
  DFFPOSX1 reg3_mem_read_data_reg_2_ ( .D(reg3_write_data[2]), .CLK(clk), .Q(
        reg3_mem_read_data[2]) );
  DFFPOSX1 reg3_mem_read_data_reg_1_ ( .D(reg3_write_data[1]), .CLK(clk), .Q(
        reg3_mem_read_data[1]) );
  DFFPOSX1 reg3_mem_read_data_reg_0_ ( .D(reg3_write_data[0]), .CLK(clk), .Q(
        reg3_mem_read_data[0]) );
  DFFPOSX1 reg4_mem_read_data_reg_43_ ( .D(reg4_write_data[43]), .CLK(clk), 
        .Q(reg4_mem_read_data[43]) );
  DFFPOSX1 reg4_mem_read_data_reg_42_ ( .D(reg4_write_data[42]), .CLK(clk), 
        .Q(reg4_mem_read_data[42]) );
  DFFPOSX1 reg4_mem_read_data_reg_41_ ( .D(reg4_write_data[41]), .CLK(clk), 
        .Q(reg4_mem_read_data[41]) );
  DFFPOSX1 reg4_mem_read_data_reg_40_ ( .D(reg4_write_data[40]), .CLK(clk), 
        .Q(reg4_mem_read_data[40]) );
  DFFPOSX1 reg4_mem_read_data_reg_39_ ( .D(reg4_write_data[39]), .CLK(clk), 
        .Q(reg4_mem_read_data[39]) );
  DFFPOSX1 reg4_mem_read_data_reg_38_ ( .D(reg4_write_data[38]), .CLK(clk), 
        .Q(reg4_mem_read_data[38]) );
  DFFPOSX1 reg4_mem_read_data_reg_35_ ( .D(reg4_write_data[35]), .CLK(clk), 
        .Q(reg4_mem_read_data[35]) );
  DFFPOSX1 reg4_mem_read_data_reg_34_ ( .D(reg4_write_data[34]), .CLK(clk), 
        .Q(reg4_mem_read_data[34]) );
  DFFPOSX1 reg4_mem_read_data_reg_31_ ( .D(reg4_write_data[31]), .CLK(clk), 
        .Q(reg4_mem_read_data[31]) );
  DFFPOSX1 reg4_mem_read_data_reg_30_ ( .D(reg4_write_data[30]), .CLK(clk), 
        .Q(reg4_mem_read_data[30]) );
  DFFPOSX1 reg4_mem_read_data_reg_29_ ( .D(reg4_write_data[29]), .CLK(clk), 
        .Q(reg4_mem_read_data[29]) );
  DFFPOSX1 reg4_mem_read_data_reg_28_ ( .D(reg4_write_data[28]), .CLK(clk), 
        .Q(reg4_mem_read_data[28]) );
  DFFPOSX1 reg4_mem_read_data_reg_27_ ( .D(reg4_write_data[27]), .CLK(clk), 
        .Q(reg4_mem_read_data[27]) );
  DFFPOSX1 reg4_mem_read_data_reg_26_ ( .D(reg4_write_data[26]), .CLK(clk), 
        .Q(reg4_mem_read_data[26]) );
  DFFPOSX1 reg4_mem_read_data_reg_21_ ( .D(reg4_write_data[21]), .CLK(clk), 
        .Q(reg4_mem_read_data[21]) );
  DFFPOSX1 reg4_mem_read_data_reg_20_ ( .D(reg4_write_data[20]), .CLK(clk), 
        .Q(reg4_mem_read_data[20]) );
  DFFPOSX1 reg4_mem_read_data_reg_19_ ( .D(reg4_write_data[19]), .CLK(clk), 
        .Q(reg4_mem_read_data[19]) );
  DFFPOSX1 reg4_mem_read_data_reg_18_ ( .D(reg4_write_data[18]), .CLK(clk), 
        .Q(reg4_mem_read_data[18]) );
  DFFPOSX1 reg4_mem_read_data_reg_17_ ( .D(reg4_write_data[17]), .CLK(clk), 
        .Q(reg4_mem_read_data[17]) );
  DFFPOSX1 reg4_mem_read_data_reg_16_ ( .D(reg4_write_data[16]), .CLK(clk), 
        .Q(reg4_mem_read_data[16]) );
  DFFPOSX1 reg4_mem_read_data_reg_13_ ( .D(reg4_write_data[13]), .CLK(clk), 
        .Q(reg4_mem_read_data[13]) );
  DFFPOSX1 reg4_mem_read_data_reg_12_ ( .D(reg4_write_data[12]), .CLK(clk), 
        .Q(reg4_mem_read_data[12]) );
  DFFPOSX1 reg4_mem_read_data_reg_5_ ( .D(reg4_write_data[5]), .CLK(clk), .Q(
        reg4_mem_read_data[5]) );
  DFFPOSX1 reg4_mem_read_data_reg_4_ ( .D(reg4_write_data[4]), .CLK(clk), .Q(
        reg4_mem_read_data[4]) );
  DFFPOSX1 reg4_mem_read_data_reg_3_ ( .D(reg4_write_data[3]), .CLK(clk), .Q(
        reg4_mem_read_data[3]) );
  DFFPOSX1 reg4_mem_read_data_reg_2_ ( .D(reg4_write_data[2]), .CLK(clk), .Q(
        reg4_mem_read_data[2]) );
  DFFPOSX1 reg5_mem_read_data_reg_9_ ( .D(reg5_write_data[9]), .CLK(clk), .Q(
        out[9]) );
  DFFPOSX1 reg5_mem_read_data_reg_8_ ( .D(reg5_write_data[8]), .CLK(clk), .Q(
        out[8]) );
  DFFPOSX1 reg5_mem_read_data_reg_7_ ( .D(reg5_write_data[7]), .CLK(clk), .Q(
        out[7]) );
  DFFPOSX1 reg5_mem_read_data_reg_6_ ( .D(reg5_write_data[6]), .CLK(clk), .Q(
        out[6]) );
  DFFPOSX1 reg5_mem_read_data_reg_5_ ( .D(reg5_write_data[5]), .CLK(clk), .Q(
        out[5]) );
  DFFPOSX1 reg5_mem_read_data_reg_4_ ( .D(reg5_write_data[4]), .CLK(clk), .Q(
        out[4]) );
  DFFPOSX1 reg5_mem_read_data_reg_3_ ( .D(reg5_write_data[3]), .CLK(clk), .Q(
        out[3]) );
  DFFPOSX1 reg5_mem_read_data_reg_2_ ( .D(reg5_write_data[2]), .CLK(clk), .Q(
        out[2]) );
  DFFPOSX1 reg5_mem_read_data_reg_1_ ( .D(reg5_write_data[1]), .CLK(clk), .Q(
        out[1]) );
  DFFPOSX1 reg5_mem_read_data_reg_0_ ( .D(reg5_write_data[0]), .CLK(clk), .Q(
        out[0]) );
endmodule

