<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7a100tcsg324-1" LaunchTime="1476122822">
  <File Type="VDS-TIMINGSUMMARY" Name="lab1_template_wrapper_timing_summary_synth.rpt"/>
  <File Type="PA-TCL" Name="lab1_template_wrapper.tcl"/>
  <File Type="RDS-DCP" Name="lab1_template_wrapper.dcp"/>
  <File Type="RDS-UTIL-PB" Name="lab1_template_wrapper_utilization_synth.pb"/>
  <File Type="RDS-UTIL" Name="lab1_template_wrapper_utilization_synth.rpt"/>
  <File Type="RDS-PROPCONSTRS" Name="lab1_template_wrapper_drc_synth.rpt"/>
  <File Type="RDS-RDS" Name="lab1_template_wrapper.vds"/>
  <File Type="VDS-TIMING-PB" Name="lab1_template_wrapper_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/bd/lab1_template/lab1_template.bd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Lab1A/Lab1A_Project/Lab_1A_Project_Files/Lab_1A.srcs/sources_1/bd/lab1_template/lab1_template.bd"/>
        <Attr Name="ImportTime" Val="1476122649"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/bd/lab1_template/hdl/lab1_template_wrapper.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Lab1A/Lab1A_Project/Lab_1A_Project_Files/Lab_1A.srcs/sources_1/bd/lab1_template/hdl/lab1_template_wrapper.v"/>
        <Attr Name="ImportTime" Val="1475791517"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/bd/lab1_template/ip/lab1_template_mig_7series_0_0/mig_a.prj">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Lab1A/Lab1A_Project/Lab_1A_Project_Files/Lab_1A.srcs/sources_1/bd/lab1_template/ip/lab1_template_mig_7series_0_0/mig_a.prj"/>
        <Attr Name="ImportTime" Val="1475785087"/>
        <Attr Name="UsedIn" Val="synthesis"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/bd/lab1_template/ip/lab1_template_mig_7series_0_0/mig_b.prj">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Lab1A/Lab1A_Project/Lab_1A_Project_Files/Lab_1A.srcs/sources_1/bd/lab1_template/ip/lab1_template_mig_7series_0_0/mig_b.prj"/>
        <Attr Name="ImportTime" Val="1475791516"/>
        <Attr Name="UsedIn" Val="synthesis"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="lab1_template_wrapper"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/labfiles/Nexys4_master_DDR.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../Desktop/labfiles/Nexys4_master_DDR.xdc"/>
        <Attr Name="ImportTime" Val="1475791678"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TargetConstrsFile" Val="$PSRCDIR/constrs_1/imports/labfiles/Nexys4_master_DDR.xdc"/>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2016"/>
    <Step Id="synth_design"/>
  </Strategy>
</GenRun>
