TimeQuest Timing Analyzer report for rgb2vga
Sun Nov 01 23:56:26 2015
Quartus II 64-Bit Version 15.0.0 Build 145 04/22/2015 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'pll_inst|altpll_component|auto_generated|pll1|clk[1]'
 14. Slow 1200mV 85C Model Setup: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'
 15. Slow 1200mV 85C Model Setup: 'pll_svga|altpll_component|auto_generated|pll1|clk[0]'
 16. Slow 1200mV 85C Model Hold: 'pll_inst|altpll_component|auto_generated|pll1|clk[1]'
 17. Slow 1200mV 85C Model Hold: 'pll_svga|altpll_component|auto_generated|pll1|clk[0]'
 18. Slow 1200mV 85C Model Hold: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'
 19. Slow 1200mV 85C Model Recovery: 'pll_inst|altpll_component|auto_generated|pll1|clk[1]'
 20. Slow 1200mV 85C Model Removal: 'pll_inst|altpll_component|auto_generated|pll1|clk[1]'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'pll_inst|altpll_component|auto_generated|pll1|clk[1]'
 22. Slow 1200mV 85C Model Minimum Pulse Width: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'
 23. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'
 24. Slow 1200mV 85C Model Minimum Pulse Width: 'pll_svga|altpll_component|auto_generated|pll1|clk[0]'
 25. Setup Times
 26. Hold Times
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Slow 1200mV 85C Model Metastability Summary
 30. Slow 1200mV 0C Model Fmax Summary
 31. Slow 1200mV 0C Model Setup Summary
 32. Slow 1200mV 0C Model Hold Summary
 33. Slow 1200mV 0C Model Recovery Summary
 34. Slow 1200mV 0C Model Removal Summary
 35. Slow 1200mV 0C Model Minimum Pulse Width Summary
 36. Slow 1200mV 0C Model Setup: 'pll_inst|altpll_component|auto_generated|pll1|clk[1]'
 37. Slow 1200mV 0C Model Setup: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'
 38. Slow 1200mV 0C Model Setup: 'pll_svga|altpll_component|auto_generated|pll1|clk[0]'
 39. Slow 1200mV 0C Model Hold: 'pll_inst|altpll_component|auto_generated|pll1|clk[1]'
 40. Slow 1200mV 0C Model Hold: 'pll_svga|altpll_component|auto_generated|pll1|clk[0]'
 41. Slow 1200mV 0C Model Hold: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'
 42. Slow 1200mV 0C Model Recovery: 'pll_inst|altpll_component|auto_generated|pll1|clk[1]'
 43. Slow 1200mV 0C Model Removal: 'pll_inst|altpll_component|auto_generated|pll1|clk[1]'
 44. Slow 1200mV 0C Model Minimum Pulse Width: 'pll_inst|altpll_component|auto_generated|pll1|clk[1]'
 45. Slow 1200mV 0C Model Minimum Pulse Width: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'
 46. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 47. Slow 1200mV 0C Model Minimum Pulse Width: 'pll_svga|altpll_component|auto_generated|pll1|clk[0]'
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Slow 1200mV 0C Model Metastability Summary
 53. Fast 1200mV 0C Model Setup Summary
 54. Fast 1200mV 0C Model Hold Summary
 55. Fast 1200mV 0C Model Recovery Summary
 56. Fast 1200mV 0C Model Removal Summary
 57. Fast 1200mV 0C Model Minimum Pulse Width Summary
 58. Fast 1200mV 0C Model Setup: 'pll_inst|altpll_component|auto_generated|pll1|clk[1]'
 59. Fast 1200mV 0C Model Setup: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'
 60. Fast 1200mV 0C Model Setup: 'pll_svga|altpll_component|auto_generated|pll1|clk[0]'
 61. Fast 1200mV 0C Model Hold: 'pll_inst|altpll_component|auto_generated|pll1|clk[1]'
 62. Fast 1200mV 0C Model Hold: 'pll_svga|altpll_component|auto_generated|pll1|clk[0]'
 63. Fast 1200mV 0C Model Hold: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'
 64. Fast 1200mV 0C Model Recovery: 'pll_inst|altpll_component|auto_generated|pll1|clk[1]'
 65. Fast 1200mV 0C Model Removal: 'pll_inst|altpll_component|auto_generated|pll1|clk[1]'
 66. Fast 1200mV 0C Model Minimum Pulse Width: 'pll_inst|altpll_component|auto_generated|pll1|clk[1]'
 67. Fast 1200mV 0C Model Minimum Pulse Width: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'
 68. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 69. Fast 1200mV 0C Model Minimum Pulse Width: 'pll_svga|altpll_component|auto_generated|pll1|clk[0]'
 70. Setup Times
 71. Hold Times
 72. Clock to Output Times
 73. Minimum Clock to Output Times
 74. Fast 1200mV 0C Model Metastability Summary
 75. Multicorner Timing Analysis Summary
 76. Setup Times
 77. Hold Times
 78. Clock to Output Times
 79. Minimum Clock to Output Times
 80. Board Trace Model Assignments
 81. Input Transition Times
 82. Signal Integrity Metrics (Slow 1200mv 0c Model)
 83. Signal Integrity Metrics (Slow 1200mv 85c Model)
 84. Signal Integrity Metrics (Fast 1200mv 0c Model)
 85. Setup Transfers
 86. Hold Transfers
 87. Recovery Transfers
 88. Removal Transfers
 89. Report TCCS
 90. Report RSKM
 91. Unconstrained Paths
 92. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 15.0.0 Build 145 04/22/2015 SJ Web Edition ;
; Revision Name      ; rgb2vga                                            ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE22F17C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------+
; SDC File List                                       ;
+-----------------+--------+--------------------------+
; SDC File Path   ; Status ; Read at                  ;
+-----------------+--------+--------------------------+
; rgb2vga.out.sdc ; OK     ; Sun Nov 01 23:56:23 2015 ;
+-----------------+--------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                             ;
+------------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+--------------------------------------------------------+----------------------------------------------------------+
; Clock Name                                           ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                                                 ; Targets                                                  ;
+------------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+--------------------------------------------------------+----------------------------------------------------------+
; CLOCK_50                                             ; Base      ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                        ; { CLOCK_50 }                                             ;
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 8.730  ; 114.55 MHz ; 0.000 ; 4.365  ; 50.00      ; 55        ; 126         ;       ;        ;           ;            ; false    ; CLOCK_50 ; pll_inst|altpll_component|auto_generated|pll1|inclk[0] ; { pll_inst|altpll_component|auto_generated|pll1|clk[0] } ;
; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Generated ; 8.730  ; 114.55 MHz ; 1.091 ; 5.456  ; 50.00      ; 55        ; 126         ; 45.0  ;        ;           ;            ; false    ; CLOCK_50 ; pll_inst|altpll_component|auto_generated|pll1|inclk[0] ; { pll_inst|altpll_component|auto_generated|pll1|clk[1] } ;
; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 25.000 ; 40.0 MHz   ; 0.000 ; 12.500 ; 50.00      ; 5         ; 4           ;       ;        ;           ;            ; false    ; CLOCK_50 ; pll_svga|altpll_component|auto_generated|pll1|inclk[0] ; { pll_svga|altpll_component|auto_generated|pll1|clk[0] } ;
+------------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+--------------------------------------------------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                         ;
+------------+-----------------+------------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                           ; Note ;
+------------+-----------------+------------------------------------------------------+------+
; 70.52 MHz  ; 70.52 MHz       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 121.52 MHz ; 121.52 MHz      ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;      ;
; 192.86 MHz ; 192.86 MHz      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;      ;
+------------+-----------------+------------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                           ;
+------------------------------------------------------+--------+---------------+
; Clock                                                ; Slack  ; End Point TNS ;
+------------------------------------------------------+--------+---------------+
; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.501  ; 0.000         ;
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 3.545  ; 0.000         ;
; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 10.819 ; 0.000         ;
+------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                           ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.228 ; 0.000         ;
; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.356 ; 0.000         ;
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.358 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


+------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                                       ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 5.557 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


+------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                                        ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.865 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                             ;
+------------------------------------------------------+--------+---------------+
; Clock                                                ; Slack  ; End Point TNS ;
+------------------------------------------------------+--------+---------------+
; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 4.100  ; 0.000         ;
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 4.117  ; 0.000         ;
; CLOCK_50                                             ; 9.835  ; 0.000         ;
; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 12.247 ; 0.000         ;
+------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'pll_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                  ;
+-------+-----------------------------------+---------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                           ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+---------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 0.501 ; adc:inst2|pixel_adc[3]            ; genlock:inst4|pixel_d[7]_OTERM25_OTERM61_OTERM111 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.087     ; 8.137      ;
; 0.502 ; adc:inst2|pixel_adc[3]            ; genlock:inst4|pixel_d[7]_OTERM25_OTERM61_OTERM115 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.087     ; 8.136      ;
; 0.506 ; adc:inst2|pixel_adc[3]            ; genlock:inst4|pixel_d[7]_OTERM25_OTERM61_OTERM113 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.087     ; 8.132      ;
; 0.608 ; adc:inst2|pixel_adc[4]            ; genlock:inst4|pixel_d[7]_OTERM25_OTERM61_OTERM111 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.087     ; 8.030      ;
; 0.609 ; adc:inst2|pixel_adc[4]            ; genlock:inst4|pixel_d[7]_OTERM25_OTERM61_OTERM115 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.087     ; 8.029      ;
; 0.613 ; adc:inst2|pixel_adc[4]            ; genlock:inst4|pixel_d[7]_OTERM25_OTERM61_OTERM113 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.087     ; 8.025      ;
; 0.649 ; adc:inst2|pixel_adc[3]            ; genlock:inst4|pixel_d[3]_OTERM35_OTERM81_OTERM167 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.066     ; 8.010      ;
; 0.652 ; adc:inst2|pixel_adc[3]            ; genlock:inst4|pixel_d[3]_OTERM35_OTERM83_OTERM139 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.066     ; 8.007      ;
; 0.750 ; adc:inst2|pixel_adc[5]            ; genlock:inst4|pixel_d[7]_OTERM25_OTERM61_OTERM111 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.087     ; 7.888      ;
; 0.751 ; adc:inst2|pixel_adc[5]            ; genlock:inst4|pixel_d[7]_OTERM25_OTERM61_OTERM115 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.087     ; 7.887      ;
; 0.755 ; adc:inst2|pixel_adc[5]            ; genlock:inst4|pixel_d[7]_OTERM25_OTERM61_OTERM113 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.087     ; 7.883      ;
; 0.756 ; adc:inst2|pixel_adc[4]            ; genlock:inst4|pixel_d[3]_OTERM35_OTERM81_OTERM167 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.066     ; 7.903      ;
; 0.759 ; adc:inst2|pixel_adc[4]            ; genlock:inst4|pixel_d[3]_OTERM35_OTERM83_OTERM139 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.066     ; 7.900      ;
; 0.798 ; adc:inst2|pixel_adc[3]            ; genlock:inst4|pixel_d[2]_OTERM31_OTERM85_OTERM161 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.091     ; 7.836      ;
; 0.798 ; adc:inst2|pixel_adc[3]            ; genlock:inst4|pixel_d[0]_OTERM27_OTERM93_OTERM131 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.091     ; 7.836      ;
; 0.804 ; adc:inst2|pixel_adc[3]            ; genlock:inst4|pixel_d[2]_OTERM31_OTERM87_OTERM119 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.091     ; 7.830      ;
; 0.831 ; adc:inst2|pixel_adc[3]            ; genlock:inst4|pixel_d[7]_OTERM25_OTERM59          ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.087     ; 7.807      ;
; 0.832 ; adc:inst2|pixel_adc[3]            ; genlock:inst4|pixel_d[6]_OTERM43_OTERM71_OTERM177 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.087     ; 7.806      ;
; 0.898 ; adc:inst2|pixel_adc[5]            ; genlock:inst4|pixel_d[3]_OTERM35_OTERM81_OTERM167 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.066     ; 7.761      ;
; 0.900 ; genlock:inst4|aqua[8]             ; genlock:inst4|pixel_d[7]_OTERM25_OTERM61_OTERM111 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.084     ; 7.741      ;
; 0.901 ; genlock:inst4|aqua[8]             ; genlock:inst4|pixel_d[7]_OTERM25_OTERM61_OTERM115 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.084     ; 7.740      ;
; 0.901 ; adc:inst2|pixel_adc[5]            ; genlock:inst4|pixel_d[3]_OTERM35_OTERM83_OTERM139 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.066     ; 7.758      ;
; 0.905 ; genlock:inst4|aqua[8]             ; genlock:inst4|pixel_d[7]_OTERM25_OTERM61_OTERM113 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.084     ; 7.736      ;
; 0.905 ; adc:inst2|pixel_adc[4]            ; genlock:inst4|pixel_d[2]_OTERM31_OTERM85_OTERM161 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.091     ; 7.729      ;
; 0.905 ; adc:inst2|pixel_adc[4]            ; genlock:inst4|pixel_d[0]_OTERM27_OTERM93_OTERM131 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.091     ; 7.729      ;
; 0.911 ; adc:inst2|pixel_adc[4]            ; genlock:inst4|pixel_d[2]_OTERM31_OTERM87_OTERM119 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.091     ; 7.723      ;
; 0.913 ; genlock:inst4|aqua[3]             ; genlock:inst4|pixel_d[7]_OTERM25_OTERM61_OTERM111 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.088     ; 7.724      ;
; 0.914 ; genlock:inst4|aqua[3]             ; genlock:inst4|pixel_d[7]_OTERM25_OTERM61_OTERM115 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.088     ; 7.723      ;
; 0.918 ; genlock:inst4|aqua[3]             ; genlock:inst4|pixel_d[7]_OTERM25_OTERM61_OTERM113 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.088     ; 7.719      ;
; 0.938 ; adc:inst2|pixel_adc[4]            ; genlock:inst4|pixel_d[7]_OTERM25_OTERM59          ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.087     ; 7.700      ;
; 0.939 ; adc:inst2|pixel_adc[4]            ; genlock:inst4|pixel_d[6]_OTERM43_OTERM71_OTERM177 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.087     ; 7.699      ;
; 0.946 ; genlock:inst4|aqua[0]             ; genlock:inst4|pixel_d[7]_OTERM25_OTERM61_OTERM111 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.084     ; 7.695      ;
; 0.947 ; genlock:inst4|aqua[0]             ; genlock:inst4|pixel_d[7]_OTERM25_OTERM61_OTERM115 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.084     ; 7.694      ;
; 0.951 ; genlock:inst4|aqua[0]             ; genlock:inst4|pixel_d[7]_OTERM25_OTERM61_OTERM113 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.084     ; 7.690      ;
; 0.970 ; adc:inst2|pixel_adc[3]            ; genlock:inst4|pixel_d[4]_OTERM55                  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.066     ; 7.689      ;
; 1.029 ; adc:inst2|pixel_adc[3]            ; genlock:inst4|pixel_d[1]_OTERM53_OTERM105         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.089     ; 7.607      ;
; 1.031 ; adc:inst2|pixel_adc[3]            ; genlock:inst4|pixel_d[0]_OTERM27_OTERM91_OTERM157 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.089     ; 7.605      ;
; 1.047 ; adc:inst2|pixel_adc[5]            ; genlock:inst4|pixel_d[2]_OTERM31_OTERM85_OTERM161 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.091     ; 7.587      ;
; 1.047 ; adc:inst2|pixel_adc[5]            ; genlock:inst4|pixel_d[0]_OTERM27_OTERM93_OTERM131 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.091     ; 7.587      ;
; 1.048 ; genlock:inst4|aqua[8]             ; genlock:inst4|pixel_d[3]_OTERM35_OTERM81_OTERM167 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.063     ; 7.614      ;
; 1.051 ; genlock:inst4|aqua[8]             ; genlock:inst4|pixel_d[3]_OTERM35_OTERM83_OTERM139 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.063     ; 7.611      ;
; 1.053 ; adc:inst2|pixel_adc[5]            ; genlock:inst4|pixel_d[2]_OTERM31_OTERM87_OTERM119 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.091     ; 7.581      ;
; 1.061 ; genlock:inst4|aqua[3]             ; genlock:inst4|pixel_d[3]_OTERM35_OTERM81_OTERM167 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.067     ; 7.597      ;
; 1.064 ; genlock:inst4|aqua[3]             ; genlock:inst4|pixel_d[3]_OTERM35_OTERM83_OTERM139 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.067     ; 7.594      ;
; 1.068 ; genlock:inst4|\process_d:pixel[2] ; genlock:inst4|pixel_d[7]_OTERM25_OTERM61_OTERM111 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.084     ; 7.573      ;
; 1.069 ; genlock:inst4|\process_d:pixel[2] ; genlock:inst4|pixel_d[7]_OTERM25_OTERM61_OTERM115 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.084     ; 7.572      ;
; 1.073 ; genlock:inst4|\process_d:pixel[2] ; genlock:inst4|pixel_d[7]_OTERM25_OTERM61_OTERM113 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.084     ; 7.568      ;
; 1.077 ; adc:inst2|pixel_adc[4]            ; genlock:inst4|pixel_d[4]_OTERM55                  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.066     ; 7.582      ;
; 1.080 ; adc:inst2|pixel_adc[5]            ; genlock:inst4|pixel_d[7]_OTERM25_OTERM59          ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.087     ; 7.558      ;
; 1.081 ; adc:inst2|pixel_adc[5]            ; genlock:inst4|pixel_d[6]_OTERM43_OTERM71_OTERM177 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.087     ; 7.557      ;
; 1.094 ; genlock:inst4|aqua[0]             ; genlock:inst4|pixel_d[3]_OTERM35_OTERM81_OTERM167 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.063     ; 7.568      ;
; 1.097 ; genlock:inst4|aqua[0]             ; genlock:inst4|pixel_d[3]_OTERM35_OTERM83_OTERM139 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.063     ; 7.565      ;
; 1.127 ; adc:inst2|pixel_adc[3]            ; genlock:inst4|pixel_d[8]_OTERM47_OTERM67_OTERM127 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.062     ; 7.536      ;
; 1.127 ; adc:inst2|pixel_adc[3]            ; genlock:inst4|pixel_d[6]_OTERM43_OTERM73_OTERM147 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.062     ; 7.536      ;
; 1.136 ; adc:inst2|pixel_adc[4]            ; genlock:inst4|pixel_d[1]_OTERM53_OTERM105         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.089     ; 7.500      ;
; 1.138 ; adc:inst2|pixel_adc[4]            ; genlock:inst4|pixel_d[0]_OTERM27_OTERM91_OTERM157 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.089     ; 7.498      ;
; 1.164 ; adc:inst2|pixel_adc[3]            ; genlock:inst4|pixel_d[8]_OTERM47_OTERM65_OTERM181 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.062     ; 7.499      ;
; 1.197 ; genlock:inst4|aqua[8]             ; genlock:inst4|pixel_d[2]_OTERM31_OTERM85_OTERM161 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.088     ; 7.440      ;
; 1.197 ; genlock:inst4|aqua[8]             ; genlock:inst4|pixel_d[0]_OTERM27_OTERM93_OTERM131 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.088     ; 7.440      ;
; 1.203 ; genlock:inst4|aqua[8]             ; genlock:inst4|pixel_d[2]_OTERM31_OTERM87_OTERM119 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.088     ; 7.434      ;
; 1.209 ; adc:inst2|pixel_adc[3]            ; genlock:inst4|pixel_d[4]_OTERM57_OTERM97          ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.064     ; 7.452      ;
; 1.210 ; genlock:inst4|aqua[3]             ; genlock:inst4|pixel_d[2]_OTERM31_OTERM85_OTERM161 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.092     ; 7.423      ;
; 1.210 ; genlock:inst4|aqua[3]             ; genlock:inst4|pixel_d[0]_OTERM27_OTERM93_OTERM131 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.092     ; 7.423      ;
; 1.216 ; genlock:inst4|\process_d:pixel[2] ; genlock:inst4|pixel_d[3]_OTERM35_OTERM81_OTERM167 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.063     ; 7.446      ;
; 1.216 ; genlock:inst4|aqua[3]             ; genlock:inst4|pixel_d[2]_OTERM31_OTERM87_OTERM119 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.092     ; 7.417      ;
; 1.219 ; genlock:inst4|\process_d:pixel[2] ; genlock:inst4|pixel_d[3]_OTERM35_OTERM83_OTERM139 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.063     ; 7.443      ;
; 1.219 ; adc:inst2|pixel_adc[5]            ; genlock:inst4|pixel_d[4]_OTERM55                  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.066     ; 7.440      ;
; 1.230 ; genlock:inst4|aqua[8]             ; genlock:inst4|pixel_d[7]_OTERM25_OTERM59          ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.084     ; 7.411      ;
; 1.231 ; genlock:inst4|aqua[8]             ; genlock:inst4|pixel_d[6]_OTERM43_OTERM71_OTERM177 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.084     ; 7.410      ;
; 1.234 ; adc:inst2|pixel_adc[4]            ; genlock:inst4|pixel_d[8]_OTERM47_OTERM67_OTERM127 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.062     ; 7.429      ;
; 1.234 ; adc:inst2|pixel_adc[4]            ; genlock:inst4|pixel_d[6]_OTERM43_OTERM73_OTERM147 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.062     ; 7.429      ;
; 1.243 ; genlock:inst4|aqua[0]             ; genlock:inst4|pixel_d[2]_OTERM31_OTERM85_OTERM161 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.088     ; 7.394      ;
; 1.243 ; genlock:inst4|aqua[0]             ; genlock:inst4|pixel_d[0]_OTERM27_OTERM93_OTERM131 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.088     ; 7.394      ;
; 1.243 ; genlock:inst4|aqua[3]             ; genlock:inst4|pixel_d[7]_OTERM25_OTERM59          ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.088     ; 7.394      ;
; 1.244 ; genlock:inst4|aqua[3]             ; genlock:inst4|pixel_d[6]_OTERM43_OTERM71_OTERM177 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.088     ; 7.393      ;
; 1.249 ; genlock:inst4|aqua[0]             ; genlock:inst4|pixel_d[2]_OTERM31_OTERM87_OTERM119 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.088     ; 7.388      ;
; 1.271 ; adc:inst2|pixel_adc[4]            ; genlock:inst4|pixel_d[8]_OTERM47_OTERM65_OTERM181 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.062     ; 7.392      ;
; 1.276 ; genlock:inst4|aqua[0]             ; genlock:inst4|pixel_d[7]_OTERM25_OTERM59          ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.084     ; 7.365      ;
; 1.277 ; genlock:inst4|aqua[0]             ; genlock:inst4|pixel_d[6]_OTERM43_OTERM71_OTERM177 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.084     ; 7.364      ;
; 1.278 ; adc:inst2|pixel_adc[5]            ; genlock:inst4|pixel_d[1]_OTERM53_OTERM105         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.089     ; 7.358      ;
; 1.280 ; adc:inst2|pixel_adc[5]            ; genlock:inst4|pixel_d[0]_OTERM27_OTERM91_OTERM157 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.089     ; 7.356      ;
; 1.316 ; adc:inst2|pixel_adc[4]            ; genlock:inst4|pixel_d[4]_OTERM57_OTERM97          ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.064     ; 7.345      ;
; 1.365 ; genlock:inst4|\process_d:pixel[2] ; genlock:inst4|pixel_d[2]_OTERM31_OTERM85_OTERM161 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.088     ; 7.272      ;
; 1.365 ; genlock:inst4|\process_d:pixel[2] ; genlock:inst4|pixel_d[0]_OTERM27_OTERM93_OTERM131 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.088     ; 7.272      ;
; 1.371 ; genlock:inst4|\process_d:pixel[2] ; genlock:inst4|pixel_d[2]_OTERM31_OTERM87_OTERM119 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.088     ; 7.266      ;
; 1.372 ; adc:inst2|pixel_adc[3]            ; genlock:inst4|pixel_d[5]_OTERM39_OTERM77_OTERM123 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.064     ; 7.289      ;
; 1.376 ; adc:inst2|pixel_adc[5]            ; genlock:inst4|pixel_d[8]_OTERM47_OTERM67_OTERM127 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.062     ; 7.287      ;
; 1.376 ; adc:inst2|pixel_adc[5]            ; genlock:inst4|pixel_d[6]_OTERM43_OTERM73_OTERM147 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.062     ; 7.287      ;
; 1.398 ; genlock:inst4|\process_d:pixel[2] ; genlock:inst4|pixel_d[7]_OTERM25_OTERM59          ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.084     ; 7.243      ;
; 1.399 ; genlock:inst4|\process_d:pixel[2] ; genlock:inst4|pixel_d[6]_OTERM43_OTERM71_OTERM177 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.084     ; 7.242      ;
; 1.409 ; adc:inst2|pixel_adc[3]            ; genlock:inst4|pixel_d[5]_OTERM39_OTERM75_OTERM171 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.064     ; 7.252      ;
; 1.413 ; adc:inst2|pixel_adc[5]            ; genlock:inst4|pixel_d[8]_OTERM47_OTERM65_OTERM181 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.062     ; 7.250      ;
; 1.415 ; genlock:inst4|aqua[0]             ; genlock:inst4|pixel_d[4]_OTERM55                  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.063     ; 7.247      ;
; 1.417 ; genlock:inst4|\process_d:pixel[1] ; genlock:inst4|pixel_d[7]_OTERM25_OTERM61_OTERM111 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.084     ; 7.224      ;
; 1.418 ; genlock:inst4|\process_d:pixel[1] ; genlock:inst4|pixel_d[7]_OTERM25_OTERM61_OTERM115 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.084     ; 7.223      ;
; 1.422 ; genlock:inst4|\process_d:pixel[1] ; genlock:inst4|pixel_d[7]_OTERM25_OTERM61_OTERM113 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.084     ; 7.219      ;
; 1.428 ; genlock:inst4|aqua[8]             ; genlock:inst4|pixel_d[1]_OTERM53_OTERM105         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.086     ; 7.211      ;
; 1.430 ; genlock:inst4|aqua[8]             ; genlock:inst4|pixel_d[0]_OTERM27_OTERM91_OTERM157 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.086     ; 7.209      ;
; 1.441 ; genlock:inst4|aqua[3]             ; genlock:inst4|pixel_d[1]_OTERM53_OTERM105         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.090     ; 7.194      ;
; 1.443 ; genlock:inst4|aqua[3]             ; genlock:inst4|pixel_d[0]_OTERM27_OTERM91_OTERM157 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.090     ; 7.192      ;
+-------+-----------------------------------+---------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                              ;
+-------+------------------------------------------------+--------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                          ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+--------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 3.545 ; input_detect:input_detect|\horizontal:hpeak[1] ; input_detect:input_detect|\horizontal:hcount[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 5.119      ;
; 3.545 ; input_detect:input_detect|\horizontal:hpeak[1] ; input_detect:input_detect|\horizontal:hcount[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 5.119      ;
; 3.545 ; input_detect:input_detect|\horizontal:hpeak[1] ; input_detect:input_detect|\horizontal:hcount[12] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 5.119      ;
; 3.545 ; input_detect:input_detect|\horizontal:hpeak[1] ; input_detect:input_detect|\horizontal:hcount[13] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 5.119      ;
; 3.545 ; input_detect:input_detect|\horizontal:hpeak[1] ; input_detect:input_detect|\horizontal:hcount[14] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 5.119      ;
; 3.545 ; input_detect:input_detect|\horizontal:hpeak[1] ; input_detect:input_detect|\horizontal:hcount[15] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 5.119      ;
; 3.545 ; input_detect:input_detect|\horizontal:hpeak[1] ; input_detect:input_detect|\horizontal:hcount[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 5.119      ;
; 3.545 ; input_detect:input_detect|\horizontal:hpeak[1] ; input_detect:input_detect|\horizontal:hcount[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 5.119      ;
; 3.545 ; input_detect:input_detect|\horizontal:hpeak[1] ; input_detect:input_detect|\horizontal:hcount[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 5.119      ;
; 3.545 ; input_detect:input_detect|\horizontal:hpeak[1] ; input_detect:input_detect|\horizontal:hcount[19] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 5.119      ;
; 3.545 ; input_detect:input_detect|\horizontal:hpeak[1] ; input_detect:input_detect|\horizontal:hcount[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 5.119      ;
; 3.547 ; input_detect:input_detect|\horizontal:hpeak[1] ; input_detect:input_detect|\horizontal:hcount[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.063     ; 5.115      ;
; 3.547 ; input_detect:input_detect|\horizontal:hpeak[1] ; input_detect:input_detect|\horizontal:hcount[1]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.063     ; 5.115      ;
; 3.547 ; input_detect:input_detect|\horizontal:hpeak[1] ; input_detect:input_detect|\horizontal:hcount[2]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.063     ; 5.115      ;
; 3.547 ; input_detect:input_detect|\horizontal:hpeak[1] ; input_detect:input_detect|\horizontal:hcount[3]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.063     ; 5.115      ;
; 3.547 ; input_detect:input_detect|\horizontal:hpeak[1] ; input_detect:input_detect|\horizontal:hcount[4]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.063     ; 5.115      ;
; 3.547 ; input_detect:input_detect|\horizontal:hpeak[1] ; input_detect:input_detect|\horizontal:hcount[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.063     ; 5.115      ;
; 3.547 ; input_detect:input_detect|\horizontal:hpeak[1] ; input_detect:input_detect|\horizontal:hcount[6]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.063     ; 5.115      ;
; 3.547 ; input_detect:input_detect|\horizontal:hpeak[1] ; input_detect:input_detect|\horizontal:hcount[7]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.063     ; 5.115      ;
; 3.547 ; input_detect:input_detect|\horizontal:hpeak[1] ; input_detect:input_detect|\horizontal:hcount[8]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.063     ; 5.115      ;
; 3.547 ; input_detect:input_detect|\horizontal:hpeak[1] ; input_detect:input_detect|\horizontal:hcount[9]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.063     ; 5.115      ;
; 3.547 ; input_detect:input_detect|\horizontal:hpeak[1] ; input_detect:input_detect|\horizontal:hcount[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.063     ; 5.115      ;
; 3.621 ; input_detect:input_detect|\horizontal:hpeak[0] ; input_detect:input_detect|\horizontal:hcount[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 5.043      ;
; 3.621 ; input_detect:input_detect|\horizontal:hpeak[0] ; input_detect:input_detect|\horizontal:hcount[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 5.043      ;
; 3.621 ; input_detect:input_detect|\horizontal:hpeak[0] ; input_detect:input_detect|\horizontal:hcount[12] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 5.043      ;
; 3.621 ; input_detect:input_detect|\horizontal:hpeak[0] ; input_detect:input_detect|\horizontal:hcount[13] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 5.043      ;
; 3.621 ; input_detect:input_detect|\horizontal:hpeak[0] ; input_detect:input_detect|\horizontal:hcount[14] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 5.043      ;
; 3.621 ; input_detect:input_detect|\horizontal:hpeak[0] ; input_detect:input_detect|\horizontal:hcount[15] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 5.043      ;
; 3.621 ; input_detect:input_detect|\horizontal:hpeak[0] ; input_detect:input_detect|\horizontal:hcount[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 5.043      ;
; 3.621 ; input_detect:input_detect|\horizontal:hpeak[0] ; input_detect:input_detect|\horizontal:hcount[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 5.043      ;
; 3.621 ; input_detect:input_detect|\horizontal:hpeak[0] ; input_detect:input_detect|\horizontal:hcount[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 5.043      ;
; 3.621 ; input_detect:input_detect|\horizontal:hpeak[0] ; input_detect:input_detect|\horizontal:hcount[19] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 5.043      ;
; 3.621 ; input_detect:input_detect|\horizontal:hpeak[0] ; input_detect:input_detect|\horizontal:hcount[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 5.043      ;
; 3.623 ; input_detect:input_detect|\horizontal:hpeak[0] ; input_detect:input_detect|\horizontal:hcount[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.063     ; 5.039      ;
; 3.623 ; input_detect:input_detect|\horizontal:hpeak[0] ; input_detect:input_detect|\horizontal:hcount[1]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.063     ; 5.039      ;
; 3.623 ; input_detect:input_detect|\horizontal:hpeak[0] ; input_detect:input_detect|\horizontal:hcount[2]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.063     ; 5.039      ;
; 3.623 ; input_detect:input_detect|\horizontal:hpeak[0] ; input_detect:input_detect|\horizontal:hcount[3]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.063     ; 5.039      ;
; 3.623 ; input_detect:input_detect|\horizontal:hpeak[0] ; input_detect:input_detect|\horizontal:hcount[4]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.063     ; 5.039      ;
; 3.623 ; input_detect:input_detect|\horizontal:hpeak[0] ; input_detect:input_detect|\horizontal:hcount[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.063     ; 5.039      ;
; 3.623 ; input_detect:input_detect|\horizontal:hpeak[0] ; input_detect:input_detect|\horizontal:hcount[6]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.063     ; 5.039      ;
; 3.623 ; input_detect:input_detect|\horizontal:hpeak[0] ; input_detect:input_detect|\horizontal:hcount[7]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.063     ; 5.039      ;
; 3.623 ; input_detect:input_detect|\horizontal:hpeak[0] ; input_detect:input_detect|\horizontal:hcount[8]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.063     ; 5.039      ;
; 3.623 ; input_detect:input_detect|\horizontal:hpeak[0] ; input_detect:input_detect|\horizontal:hcount[9]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.063     ; 5.039      ;
; 3.623 ; input_detect:input_detect|\horizontal:hpeak[0] ; input_detect:input_detect|\horizontal:hcount[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.063     ; 5.039      ;
; 4.045 ; input_detect:input_detect|\horizontal:hpeak[2] ; input_detect:input_detect|\horizontal:hcount[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 4.619      ;
; 4.045 ; input_detect:input_detect|\horizontal:hpeak[2] ; input_detect:input_detect|\horizontal:hcount[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 4.619      ;
; 4.045 ; input_detect:input_detect|\horizontal:hpeak[2] ; input_detect:input_detect|\horizontal:hcount[12] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 4.619      ;
; 4.045 ; input_detect:input_detect|\horizontal:hpeak[2] ; input_detect:input_detect|\horizontal:hcount[13] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 4.619      ;
; 4.045 ; input_detect:input_detect|\horizontal:hpeak[2] ; input_detect:input_detect|\horizontal:hcount[14] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 4.619      ;
; 4.045 ; input_detect:input_detect|\horizontal:hpeak[2] ; input_detect:input_detect|\horizontal:hcount[15] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 4.619      ;
; 4.045 ; input_detect:input_detect|\horizontal:hpeak[2] ; input_detect:input_detect|\horizontal:hcount[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 4.619      ;
; 4.045 ; input_detect:input_detect|\horizontal:hpeak[2] ; input_detect:input_detect|\horizontal:hcount[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 4.619      ;
; 4.045 ; input_detect:input_detect|\horizontal:hpeak[2] ; input_detect:input_detect|\horizontal:hcount[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 4.619      ;
; 4.045 ; input_detect:input_detect|\horizontal:hpeak[2] ; input_detect:input_detect|\horizontal:hcount[19] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 4.619      ;
; 4.045 ; input_detect:input_detect|\horizontal:hpeak[2] ; input_detect:input_detect|\horizontal:hcount[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 4.619      ;
; 4.047 ; input_detect:input_detect|\horizontal:hpeak[2] ; input_detect:input_detect|\horizontal:hcount[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.063     ; 4.615      ;
; 4.047 ; input_detect:input_detect|\horizontal:hpeak[2] ; input_detect:input_detect|\horizontal:hcount[1]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.063     ; 4.615      ;
; 4.047 ; input_detect:input_detect|\horizontal:hpeak[2] ; input_detect:input_detect|\horizontal:hcount[2]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.063     ; 4.615      ;
; 4.047 ; input_detect:input_detect|\horizontal:hpeak[2] ; input_detect:input_detect|\horizontal:hcount[3]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.063     ; 4.615      ;
; 4.047 ; input_detect:input_detect|\horizontal:hpeak[2] ; input_detect:input_detect|\horizontal:hcount[4]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.063     ; 4.615      ;
; 4.047 ; input_detect:input_detect|\horizontal:hpeak[2] ; input_detect:input_detect|\horizontal:hcount[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.063     ; 4.615      ;
; 4.047 ; input_detect:input_detect|\horizontal:hpeak[2] ; input_detect:input_detect|\horizontal:hcount[6]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.063     ; 4.615      ;
; 4.047 ; input_detect:input_detect|\horizontal:hpeak[2] ; input_detect:input_detect|\horizontal:hcount[7]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.063     ; 4.615      ;
; 4.047 ; input_detect:input_detect|\horizontal:hpeak[2] ; input_detect:input_detect|\horizontal:hcount[8]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.063     ; 4.615      ;
; 4.047 ; input_detect:input_detect|\horizontal:hpeak[2] ; input_detect:input_detect|\horizontal:hcount[9]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.063     ; 4.615      ;
; 4.047 ; input_detect:input_detect|\horizontal:hpeak[2] ; input_detect:input_detect|\horizontal:hcount[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.063     ; 4.615      ;
; 4.084 ; FP1                                            ; input_detect:input_detect|\horizontal:hcount[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 3.262      ; 5.903      ;
; 4.084 ; FP1                                            ; input_detect:input_detect|\horizontal:hcount[1]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 3.262      ; 5.903      ;
; 4.084 ; FP1                                            ; input_detect:input_detect|\horizontal:hcount[2]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 3.262      ; 5.903      ;
; 4.084 ; FP1                                            ; input_detect:input_detect|\horizontal:hcount[3]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 3.262      ; 5.903      ;
; 4.084 ; FP1                                            ; input_detect:input_detect|\horizontal:hcount[4]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 3.262      ; 5.903      ;
; 4.084 ; FP1                                            ; input_detect:input_detect|\horizontal:hcount[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 3.262      ; 5.903      ;
; 4.084 ; FP1                                            ; input_detect:input_detect|\horizontal:hcount[6]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 3.262      ; 5.903      ;
; 4.084 ; FP1                                            ; input_detect:input_detect|\horizontal:hcount[7]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 3.262      ; 5.903      ;
; 4.084 ; FP1                                            ; input_detect:input_detect|\horizontal:hcount[8]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 3.262      ; 5.903      ;
; 4.084 ; FP1                                            ; input_detect:input_detect|\horizontal:hcount[9]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 3.262      ; 5.903      ;
; 4.084 ; FP1                                            ; input_detect:input_detect|\horizontal:hcount[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 3.262      ; 5.903      ;
; 4.093 ; FP1                                            ; input_detect:input_detect|\horizontal:hcount[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 3.264      ; 5.896      ;
; 4.093 ; FP1                                            ; input_detect:input_detect|\horizontal:hcount[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 3.264      ; 5.896      ;
; 4.093 ; FP1                                            ; input_detect:input_detect|\horizontal:hcount[12] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 3.264      ; 5.896      ;
; 4.093 ; FP1                                            ; input_detect:input_detect|\horizontal:hcount[13] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 3.264      ; 5.896      ;
; 4.093 ; FP1                                            ; input_detect:input_detect|\horizontal:hcount[14] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 3.264      ; 5.896      ;
; 4.093 ; FP1                                            ; input_detect:input_detect|\horizontal:hcount[15] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 3.264      ; 5.896      ;
; 4.093 ; FP1                                            ; input_detect:input_detect|\horizontal:hcount[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 3.264      ; 5.896      ;
; 4.093 ; FP1                                            ; input_detect:input_detect|\horizontal:hcount[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 3.264      ; 5.896      ;
; 4.093 ; FP1                                            ; input_detect:input_detect|\horizontal:hcount[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 3.264      ; 5.896      ;
; 4.093 ; FP1                                            ; input_detect:input_detect|\horizontal:hcount[19] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 3.264      ; 5.896      ;
; 4.093 ; FP1                                            ; input_detect:input_detect|\horizontal:hcount[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 3.264      ; 5.896      ;
; 4.094 ; HSYNC                                          ; input_detect:input_detect|\horizontal:hcount[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 3.262      ; 5.893      ;
; 4.094 ; HSYNC                                          ; input_detect:input_detect|\horizontal:hcount[1]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 3.262      ; 5.893      ;
; 4.094 ; HSYNC                                          ; input_detect:input_detect|\horizontal:hcount[2]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 3.262      ; 5.893      ;
; 4.094 ; HSYNC                                          ; input_detect:input_detect|\horizontal:hcount[3]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 3.262      ; 5.893      ;
; 4.094 ; HSYNC                                          ; input_detect:input_detect|\horizontal:hcount[4]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 3.262      ; 5.893      ;
; 4.094 ; HSYNC                                          ; input_detect:input_detect|\horizontal:hcount[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 3.262      ; 5.893      ;
; 4.094 ; HSYNC                                          ; input_detect:input_detect|\horizontal:hcount[6]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 3.262      ; 5.893      ;
; 4.094 ; HSYNC                                          ; input_detect:input_detect|\horizontal:hcount[7]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 3.262      ; 5.893      ;
; 4.094 ; HSYNC                                          ; input_detect:input_detect|\horizontal:hcount[8]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 3.262      ; 5.893      ;
; 4.094 ; HSYNC                                          ; input_detect:input_detect|\horizontal:hcount[9]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 3.262      ; 5.893      ;
; 4.094 ; HSYNC                                          ; input_detect:input_detect|\horizontal:hcount[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 3.262      ; 5.893      ;
; 4.099 ; HSYNC                                          ; input_detect:input_detect|\horizontal:hcount[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 3.264      ; 5.890      ;
+-------+------------------------------------------------+--------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'pll_svga|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                 ;
+--------+--------------------------+--------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 10.819 ; vgaout:inst|barcolor[2]  ; VGAB0                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -3.404     ; 8.757      ;
; 11.077 ; vgaout:inst|pixel[2]     ; VGAB0                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -3.404     ; 8.499      ;
; 13.284 ; vgaout:inst|pixel[7]     ; VGAG2                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -3.404     ; 6.292      ;
; 13.285 ; vgaout:inst|barcolor[7]  ; VGAG2                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -3.404     ; 6.291      ;
; 13.660 ; vgaout:inst|barcolor[5]  ; VGAG0                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -3.404     ; 5.916      ;
; 13.783 ; vgaout:inst|barcolor[9]  ; VGAR1                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -3.404     ; 5.793      ;
; 13.871 ; vgaout:inst|pixel[9]     ; VGAR1                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -3.404     ; 5.705      ;
; 14.024 ; vgaout:inst|barcolor[6]  ; VGAG1                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -3.404     ; 5.552      ;
; 14.088 ; vgaout:inst|pixel[5]     ; VGAG0                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -3.404     ; 5.488      ;
; 14.117 ; vgaout:inst|pixel[6]     ; VGAG1                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -3.404     ; 5.459      ;
; 14.123 ; vgaout:inst|pixel[4]     ; VGAB2                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -3.404     ; 5.453      ;
; 14.350 ; vgaout:inst|pixel[3]     ; VGAB1                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -3.404     ; 5.226      ;
; 14.361 ; vgaout:inst|pixel[8]     ; VGAR0                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -3.404     ; 5.215      ;
; 14.434 ; vgaout:inst|barcolor[3]  ; VGAB1                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -3.404     ; 5.142      ;
; 14.629 ; vgaout:inst|pixel[10]    ; VGAR2                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -3.404     ; 4.947      ;
; 14.645 ; vgaout:inst|barcolor[10] ; VGAR2                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -3.404     ; 4.931      ;
; 14.663 ; vgaout:inst|barcolor[8]  ; VGAR0                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -3.404     ; 4.913      ;
; 14.705 ; vgaout:inst|barcolor[4]  ; VGAB2                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -3.404     ; 4.871      ;
; 15.041 ; vgaout:inst|barcolor[1]  ; VGAHS                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -3.401     ; 4.538      ;
; 15.144 ; vgaout:inst|pixel[0]     ; VGAVS                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -3.408     ; 4.428      ;
; 15.381 ; vgaout:inst|hcount[4]    ; vgaout:inst|barcolor[4]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.059     ; 9.555      ;
; 15.434 ; vgaout:inst|hcount[10]   ; vgaout:inst|barcolor[4]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.059     ; 9.502      ;
; 15.494 ; vgaout:inst|hcount[4]    ; vgaout:inst|barcolor[2]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.059     ; 9.442      ;
; 15.510 ; vgaout:inst|hcount[6]    ; vgaout:inst|barcolor[4]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.059     ; 9.426      ;
; 15.520 ; vgaout:inst|hcount[9]    ; vgaout:inst|barcolor[4]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.059     ; 9.416      ;
; 15.547 ; vgaout:inst|hcount[10]   ; vgaout:inst|barcolor[2]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.059     ; 9.389      ;
; 15.613 ; vgaout:inst|hcount[5]    ; vgaout:inst|barcolor[4]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.059     ; 9.323      ;
; 15.623 ; vgaout:inst|hcount[2]    ; vgaout:inst|barcolor[4]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.059     ; 9.313      ;
; 15.623 ; vgaout:inst|hcount[6]    ; vgaout:inst|barcolor[2]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.059     ; 9.313      ;
; 15.633 ; vgaout:inst|hcount[9]    ; vgaout:inst|barcolor[2]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.059     ; 9.303      ;
; 15.645 ; vgaout:inst|hcount[1]    ; vgaout:inst|barcolor[4]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.059     ; 9.291      ;
; 15.647 ; vgaout:inst|hcount[4]    ; vgaout:inst|barcolor[3]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.060     ; 9.288      ;
; 15.657 ; vgaout:inst|hcount[11]   ; vgaout:inst|barcolor[4]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.059     ; 9.279      ;
; 15.685 ; vgaout:inst|hcount[7]    ; vgaout:inst|barcolor[4]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.059     ; 9.251      ;
; 15.694 ; vgaout:inst|hcount[3]    ; vgaout:inst|barcolor[4]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.059     ; 9.242      ;
; 15.695 ; vgaout:inst|hcount[12]   ; vgaout:inst|barcolor[4]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.059     ; 9.241      ;
; 15.700 ; vgaout:inst|hcount[10]   ; vgaout:inst|barcolor[3]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.060     ; 9.235      ;
; 15.726 ; vgaout:inst|hcount[5]    ; vgaout:inst|barcolor[2]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.059     ; 9.210      ;
; 15.736 ; vgaout:inst|hcount[2]    ; vgaout:inst|barcolor[2]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.059     ; 9.200      ;
; 15.758 ; vgaout:inst|hcount[1]    ; vgaout:inst|barcolor[2]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.059     ; 9.178      ;
; 15.770 ; vgaout:inst|hcount[11]   ; vgaout:inst|barcolor[2]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.059     ; 9.166      ;
; 15.775 ; vgaout:inst|hcount[8]    ; vgaout:inst|barcolor[4]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.059     ; 9.161      ;
; 15.776 ; vgaout:inst|hcount[6]    ; vgaout:inst|barcolor[3]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.060     ; 9.159      ;
; 15.786 ; vgaout:inst|hcount[9]    ; vgaout:inst|barcolor[3]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.060     ; 9.149      ;
; 15.798 ; vgaout:inst|hcount[7]    ; vgaout:inst|barcolor[2]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.059     ; 9.138      ;
; 15.807 ; vgaout:inst|hcount[3]    ; vgaout:inst|barcolor[2]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.059     ; 9.129      ;
; 15.808 ; vgaout:inst|hcount[12]   ; vgaout:inst|barcolor[2]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.059     ; 9.128      ;
; 15.879 ; vgaout:inst|hcount[5]    ; vgaout:inst|barcolor[3]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.060     ; 9.056      ;
; 15.888 ; vgaout:inst|hcount[8]    ; vgaout:inst|barcolor[2]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.059     ; 9.048      ;
; 15.889 ; vgaout:inst|hcount[4]    ; vgaout:inst|barcolor[8]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.059     ; 9.047      ;
; 15.889 ; vgaout:inst|hcount[2]    ; vgaout:inst|barcolor[3]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.060     ; 9.046      ;
; 15.911 ; vgaout:inst|hcount[1]    ; vgaout:inst|barcolor[3]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.060     ; 9.024      ;
; 15.923 ; vgaout:inst|hcount[11]   ; vgaout:inst|barcolor[3]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.060     ; 9.012      ;
; 15.942 ; vgaout:inst|hcount[10]   ; vgaout:inst|barcolor[8]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.059     ; 8.994      ;
; 15.951 ; vgaout:inst|hcount[7]    ; vgaout:inst|barcolor[3]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.060     ; 8.984      ;
; 15.960 ; vgaout:inst|hcount[3]    ; vgaout:inst|barcolor[3]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.060     ; 8.975      ;
; 15.961 ; vgaout:inst|hcount[12]   ; vgaout:inst|barcolor[3]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.060     ; 8.974      ;
; 15.994 ; vgaout:inst|hcount[13]   ; vgaout:inst|barcolor[4]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.059     ; 8.942      ;
; 15.998 ; vgaout:inst|hcount[0]    ; vgaout:inst|barcolor[4]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.059     ; 8.938      ;
; 16.018 ; vgaout:inst|hcount[6]    ; vgaout:inst|barcolor[8]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.059     ; 8.918      ;
; 16.028 ; vgaout:inst|hcount[9]    ; vgaout:inst|barcolor[8]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.059     ; 8.908      ;
; 16.041 ; vgaout:inst|hcount[8]    ; vgaout:inst|barcolor[3]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.060     ; 8.894      ;
; 16.107 ; vgaout:inst|hcount[13]   ; vgaout:inst|barcolor[2]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.059     ; 8.829      ;
; 16.111 ; vgaout:inst|hcount[0]    ; vgaout:inst|barcolor[2]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.059     ; 8.825      ;
; 16.121 ; vgaout:inst|hcount[5]    ; vgaout:inst|barcolor[8]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.059     ; 8.815      ;
; 16.131 ; vgaout:inst|hcount[2]    ; vgaout:inst|barcolor[8]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.059     ; 8.805      ;
; 16.153 ; vgaout:inst|hcount[1]    ; vgaout:inst|barcolor[8]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.059     ; 8.783      ;
; 16.165 ; vgaout:inst|hcount[11]   ; vgaout:inst|barcolor[8]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.059     ; 8.771      ;
; 16.193 ; vgaout:inst|hcount[7]    ; vgaout:inst|barcolor[8]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.059     ; 8.743      ;
; 16.199 ; vgaout:inst|hcount[4]    ; vgaout:inst|barcolor[10] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.059     ; 8.737      ;
; 16.202 ; vgaout:inst|hcount[3]    ; vgaout:inst|barcolor[8]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.059     ; 8.734      ;
; 16.203 ; vgaout:inst|hcount[4]    ; vgaout:inst|barcolor[5]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.059     ; 8.733      ;
; 16.203 ; vgaout:inst|hcount[12]   ; vgaout:inst|barcolor[8]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.059     ; 8.733      ;
; 16.252 ; vgaout:inst|hcount[10]   ; vgaout:inst|barcolor[10] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.059     ; 8.684      ;
; 16.256 ; vgaout:inst|hcount[10]   ; vgaout:inst|barcolor[5]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.059     ; 8.680      ;
; 16.260 ; vgaout:inst|hcount[13]   ; vgaout:inst|barcolor[3]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.060     ; 8.675      ;
; 16.264 ; vgaout:inst|hcount[0]    ; vgaout:inst|barcolor[3]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.060     ; 8.671      ;
; 16.283 ; vgaout:inst|hcount[8]    ; vgaout:inst|barcolor[8]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.059     ; 8.653      ;
; 16.322 ; vgaout:inst|hcount[4]    ; vgaout:inst|barcolor[6]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.060     ; 8.613      ;
; 16.328 ; vgaout:inst|hcount[6]    ; vgaout:inst|barcolor[10] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.059     ; 8.608      ;
; 16.332 ; vgaout:inst|hcount[6]    ; vgaout:inst|barcolor[5]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.059     ; 8.604      ;
; 16.338 ; vgaout:inst|hcount[9]    ; vgaout:inst|barcolor[10] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.059     ; 8.598      ;
; 16.342 ; vgaout:inst|hcount[9]    ; vgaout:inst|barcolor[5]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.059     ; 8.594      ;
; 16.375 ; vgaout:inst|hcount[10]   ; vgaout:inst|barcolor[6]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.060     ; 8.560      ;
; 16.431 ; vgaout:inst|hcount[5]    ; vgaout:inst|barcolor[10] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.059     ; 8.505      ;
; 16.435 ; vgaout:inst|hcount[5]    ; vgaout:inst|barcolor[5]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.059     ; 8.501      ;
; 16.441 ; vgaout:inst|hcount[2]    ; vgaout:inst|barcolor[10] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.059     ; 8.495      ;
; 16.445 ; vgaout:inst|hcount[2]    ; vgaout:inst|barcolor[5]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.059     ; 8.491      ;
; 16.451 ; vgaout:inst|hcount[6]    ; vgaout:inst|barcolor[6]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.060     ; 8.484      ;
; 16.461 ; vgaout:inst|hcount[9]    ; vgaout:inst|barcolor[6]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.060     ; 8.474      ;
; 16.463 ; vgaout:inst|hcount[1]    ; vgaout:inst|barcolor[10] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.059     ; 8.473      ;
; 16.467 ; vgaout:inst|hcount[1]    ; vgaout:inst|barcolor[5]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.059     ; 8.469      ;
; 16.475 ; vgaout:inst|hcount[11]   ; vgaout:inst|barcolor[10] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.059     ; 8.461      ;
; 16.479 ; vgaout:inst|hcount[11]   ; vgaout:inst|barcolor[5]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.059     ; 8.457      ;
; 16.502 ; vgaout:inst|hcount[13]   ; vgaout:inst|barcolor[8]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.059     ; 8.434      ;
; 16.503 ; vgaout:inst|hcount[7]    ; vgaout:inst|barcolor[10] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.059     ; 8.433      ;
; 16.506 ; vgaout:inst|hcount[0]    ; vgaout:inst|barcolor[8]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.059     ; 8.430      ;
; 16.507 ; vgaout:inst|hcount[7]    ; vgaout:inst|barcolor[5]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.059     ; 8.429      ;
; 16.512 ; vgaout:inst|hcount[3]    ; vgaout:inst|barcolor[10] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.059     ; 8.424      ;
; 16.513 ; vgaout:inst|hcount[12]   ; vgaout:inst|barcolor[10] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.059     ; 8.423      ;
+--------+--------------------------+--------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'pll_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                                                                                  ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                                  ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 0.228 ; sdram:inst1|pixelOut[5]                   ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.386      ; 0.801      ;
; 0.229 ; sdram:inst1|pixelOut[0]                   ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.386      ; 0.802      ;
; 0.300 ; genlock:inst4|col_number[1]               ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_address_reg0 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.377      ; 0.864      ;
; 0.303 ; genlock:inst4|col_number[4]               ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a7~porta_address_reg0 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.375      ; 0.865      ;
; 0.309 ; sdram:inst1|colLoadNr[0]                  ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_address_reg0 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.380      ; 0.876      ;
; 0.312 ; genlock:inst4|col_number[3]               ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a7~porta_address_reg0 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.375      ; 0.874      ;
; 0.312 ; sdram:inst1|pixelOut[7]                   ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.386      ; 0.885      ;
; 0.314 ; sdram:inst1|colLoadNr[5]                  ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_address_reg0 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.380      ; 0.881      ;
; 0.315 ; sdram:inst1|pixelOut[4]                   ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.386      ; 0.888      ;
; 0.317 ; sdram:inst1|colLoadNr[2]                  ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_address_reg0 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.380      ; 0.884      ;
; 0.321 ; sdram:inst1|colLoadNr[4]                  ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_address_reg0 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.380      ; 0.888      ;
; 0.324 ; sdram:inst1|colLoadNr[9]                  ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_address_reg0 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.380      ; 0.891      ;
; 0.326 ; sdram:inst1|pixelOut[1]                   ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.386      ; 0.899      ;
; 0.327 ; genlock:inst4|col_number[9]               ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a7~porta_address_reg0 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.375      ; 0.889      ;
; 0.327 ; sdram:inst1|colLoadNr[7]                  ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_address_reg0 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.380      ; 0.894      ;
; 0.329 ; sdram:inst1|pixelOut[6]                   ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.386      ; 0.902      ;
; 0.332 ; genlock:inst4|col_number[0]               ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a7~porta_address_reg0 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.378      ; 0.897      ;
; 0.334 ; sdram:inst1|pixelOut[2]                   ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.386      ; 0.907      ;
; 0.335 ; sdram:inst1|pixelOut[8]                   ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.386      ; 0.908      ;
; 0.336 ; genlock:inst4|col_number[0]               ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_address_reg0 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.380      ; 0.903      ;
; 0.340 ; sdram:inst1|colLoadNr[3]                  ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_address_reg0 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.380      ; 0.907      ;
; 0.341 ; genlock:inst4|col_number[9]               ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_address_reg0 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.377      ; 0.905      ;
; 0.341 ; genlock:inst4|col_number[7]               ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a7~porta_address_reg0 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.375      ; 0.903      ;
; 0.344 ; sdram:inst1|colLoadNr[6]                  ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_address_reg0 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.380      ; 0.911      ;
; 0.349 ; sdram:inst1|colLoadNr[8]                  ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_address_reg0 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.380      ; 0.916      ;
; 0.353 ; sdram:inst1|pixelOut[3]                   ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.386      ; 0.926      ;
; 0.358 ; sdram:inst1|SdrLdq                        ; sdram:inst1|SdrLdq                                                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; genlock:inst4|top_border[1]               ; genlock:inst4|top_border[1]                                                                              ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; sdram:inst1|colLoadNr[1]                  ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_address_reg0 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.380      ; 0.925      ;
; 0.358 ; sdram:inst1|SdrRoutine.SdrRoutine_Null    ; sdram:inst1|SdrRoutine.SdrRoutine_Null                                                                   ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; sdram:inst1|SdrRoutine.SdrRoutine_LoadRow ; sdram:inst1|SdrRoutine.SdrRoutine_LoadRow                                                                ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; sdram:inst1|SdrRoutine.SdrRoutine_Idle    ; sdram:inst1|SdrRoutine.SdrRoutine_Idle                                                                   ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; sdram:inst1|SdrRoutine.SdrRoutine_Init    ; sdram:inst1|SdrRoutine.SdrRoutine_Init                                                                   ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; genlock:inst4|artifact_mode               ; genlock:inst4|artifact_mode                                                                              ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; adc:inst2|\channel_green0:green_adc[1]    ; adc:inst2|\channel_green0:green_adc[1]                                                                   ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; adc:inst2|\channel_green0:green_adc[0]    ; adc:inst2|\channel_green0:green_adc[0]                                                                   ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; adc:inst2|\channel_green0:green_adc[4]    ; adc:inst2|\channel_green0:green_adc[4]                                                                   ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; adc:inst2|\channel_green0:green_adc[5]    ; adc:inst2|\channel_green0:green_adc[5]                                                                   ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; adc:inst2|\channel_green0:green_adc[2]    ; adc:inst2|\channel_green0:green_adc[2]                                                                   ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; adc:inst2|\channel_red0:red_adc[5]        ; adc:inst2|\channel_red0:red_adc[5]                                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; adc:inst2|\channel_blue0:blue_adc[4]      ; adc:inst2|\channel_blue0:blue_adc[4]                                                                     ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; adc:inst2|\channel_blue0:blue_adc[5]      ; adc:inst2|\channel_blue0:blue_adc[5]                                                                     ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.577      ;
; 0.359 ; sdram:inst1|SdrBa1                        ; sdram:inst1|SdrBa1                                                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vgaout:inst|load_req                      ; vgaout:inst|load_req                                                                                     ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; adc:inst2|\channel_green0:green_adc[3]    ; adc:inst2|\channel_green0:green_adc[3]                                                                   ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; adc:inst2|\channel_green0:green_adc[6]    ; adc:inst2|\channel_green0:green_adc[6]                                                                   ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; adc:inst2|\channel_red0:red_adc[1]        ; adc:inst2|\channel_red0:red_adc[1]                                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; adc:inst2|\channel_red0:red_adc[3]        ; adc:inst2|\channel_red0:red_adc[3]                                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; adc:inst2|\channel_red0:red_adc[6]        ; adc:inst2|\channel_red0:red_adc[6]                                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; adc:inst2|\channel_red0:red_adc[2]        ; adc:inst2|\channel_red0:red_adc[2]                                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; adc:inst2|\channel_red0:red_adc[4]        ; adc:inst2|\channel_red0:red_adc[4]                                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; adc:inst2|\channel_red0:red_adc[0]        ; adc:inst2|\channel_red0:red_adc[0]                                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; counter:inst3|\count:bitcount[1]          ; counter:inst3|\count:bitcount[1]                                                                         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; counter:inst3|\count:bitcount[2]          ; counter:inst3|\count:bitcount[2]                                                                         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; adc:inst2|\channel_blue0:blue_adc[6]      ; adc:inst2|\channel_blue0:blue_adc[6]                                                                     ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; adc:inst2|\channel_blue0:blue_adc[3]      ; adc:inst2|\channel_blue0:blue_adc[3]                                                                     ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; adc:inst2|\channel_blue0:blue_adc[1]      ; adc:inst2|\channel_blue0:blue_adc[1]                                                                     ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; adc:inst2|\channel_blue0:blue_adc[2]      ; adc:inst2|\channel_blue0:blue_adc[2]                                                                     ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; adc:inst2|\channel_blue0:blue_adc[0]      ; adc:inst2|\channel_blue0:blue_adc[0]                                                                     ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.577      ;
; 0.361 ; genlock:inst4|vcount[0]                   ; genlock:inst4|vcount[0]                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.580      ;
; 0.361 ; genlock:inst4|column[0]                   ; genlock:inst4|column[0]                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.580      ;
; 0.362 ; sdram:inst1|SdrAddress[0]                 ; sdram:inst1|SdrAddress[0]                                                                                ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.580      ;
; 0.362 ; counter:inst3|\count:bitcount[0]          ; counter:inst3|\count:bitcount[0]                                                                         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.580      ;
; 0.384 ; genlock:inst4|col_number[6]               ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_address_reg0 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.377      ; 0.948      ;
; 0.391 ; sdram:inst1|colLoadNr[9]                  ; sdram:inst1|colLoadNr[9]                                                                                 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.610      ;
; 0.392 ; sdram:inst1|colStoreNr[9]                 ; sdram:inst1|colStoreNr[9]                                                                                ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.610      ;
; 0.399 ; genlock:inst4|column[11]                  ; genlock:inst4|column[11]                                                                                 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.617      ;
; 0.402 ; sdram:inst1|colStoreNr[0]                 ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.308      ; 0.897      ;
; 0.409 ; sdram:inst1|colStoreNr[1]                 ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.308      ; 0.904      ;
; 0.423 ; sdram:inst1|colStoreNr[1]                 ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a7~portb_address_reg0 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.306      ; 0.916      ;
; 0.424 ; genlock:inst4|hcount[3]                   ; genlock:inst4|\process_d:p_pixel[2]                                                                      ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.643      ;
; 0.479 ; sdram:inst1|curRow[2]                     ; sdram:inst1|SdrAddress[11]                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.698      ;
; 0.480 ; sdram:inst1|curRow[7]                     ; sdram:inst1|SdrAddress[16]                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.699      ;
; 0.482 ; sdram:inst1|curRow[9]                     ; sdram:inst1|SdrAddress[18]                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.700      ;
; 0.492 ; counter:inst3|\count:bitcount[0]          ; counter:inst3|q[0]                                                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.710      ;
; 0.518 ; genlock:inst4|col_number[2]               ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_address_reg0 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.377      ; 1.082      ;
; 0.532 ; sdram:inst1|SdrAddress[1]                 ; sdram:inst1|SdrAdr[1]                                                                                    ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.751      ;
; 0.533 ; sdram:inst1|SdrAddress[0]                 ; sdram:inst1|SdrAdr[0]                                                                                    ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.752      ;
; 0.533 ; genlock:inst4|column[9]                   ; genlock:inst4|col_number[9]                                                                              ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.751      ;
; 0.535 ; sdram:inst1|refreshDelayCounter[23]       ; sdram:inst1|refreshDelayCounter[23]                                                                      ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.754      ;
; 0.536 ; sdram:inst1|wren_sdr                      ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_we_reg       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.382      ; 1.105      ;
; 0.543 ; genlock:inst4|col_number[6]               ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a7~porta_address_reg0 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.375      ; 1.105      ;
; 0.544 ; genlock:inst4|\process_d:pixel[1]         ; genlock:inst4|\process_d:pixel[2]                                                                        ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.763      ;
; 0.547 ; sdram:inst1|refreshDelayCounter[11]       ; sdram:inst1|refreshDelayCounter[11]                                                                      ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.766      ;
; 0.548 ; sdram:inst1|refreshDelayCounter[1]        ; sdram:inst1|refreshDelayCounter[1]                                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.767      ;
; 0.549 ; sdram:inst1|refreshDelayCounter[13]       ; sdram:inst1|refreshDelayCounter[13]                                                                      ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.768      ;
; 0.549 ; sdram:inst1|refreshDelayCounter[2]        ; sdram:inst1|refreshDelayCounter[2]                                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.768      ;
; 0.550 ; sdram:inst1|refreshDelayCounter[18]       ; sdram:inst1|refreshDelayCounter[18]                                                                      ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.769      ;
; 0.550 ; sdram:inst1|refreshDelayCounter[12]       ; sdram:inst1|refreshDelayCounter[12]                                                                      ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.769      ;
; 0.551 ; sdram:inst1|refreshDelayCounter[14]       ; sdram:inst1|refreshDelayCounter[14]                                                                      ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.770      ;
; 0.553 ; sdram:inst1|refreshDelayCounter[6]        ; sdram:inst1|refreshDelayCounter[6]                                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.772      ;
; 0.555 ; counter:inst3|\count:bitcount[1]          ; counter:inst3|\count:bitcount[2]                                                                         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.773      ;
; 0.557 ; genlock:inst4|hcount[2]                   ; genlock:inst4|hcount[2]                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.776      ;
; 0.563 ; genlock:inst4|col_number[5]               ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a7~porta_address_reg0 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.375      ; 1.125      ;
; 0.566 ; sdram:inst1|curRow[4]                     ; sdram:inst1|SdrAddress[13]                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.784      ;
; 0.567 ; counter:inst3|\count:bitcount[0]          ; counter:inst3|\count:bitcount[2]                                                                         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.785      ;
; 0.568 ; counter:inst3|\count:bitcount[0]          ; counter:inst3|\count:bitcount[1]                                                                         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.786      ;
; 0.569 ; sdram:inst1|colLoadNr[3]                  ; sdram:inst1|colLoadNr[3]                                                                                 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.788      ;
; 0.569 ; sdram:inst1|SdrRoutineSeq[1]              ; sdram:inst1|SdrRoutineSeq[1]                                                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.788      ;
; 0.570 ; genlock:inst4|column[10]                  ; genlock:inst4|column[10]                                                                                 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.788      ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'pll_svga|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                  ;
+-------+---------------------------+----------------------------------------------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                                                                                                  ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+----------------------------------------------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 0.356 ; vgaout:inst|col_number[8] ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0 ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.314      ; 0.857      ;
; 0.357 ; vgaout:inst|col_number[9] ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0 ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.314      ; 0.858      ;
; 0.358 ; vgaout:inst|\bar:posy[2]  ; vgaout:inst|\bar:posy[2]                                                                                 ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vgaout:inst|\bar:posy[1]  ; vgaout:inst|\bar:posy[1]                                                                                 ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vgaout:inst|\bar:posy[0]  ; vgaout:inst|\bar:posy[0]                                                                                 ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vgaout:inst|vcount[1]     ; vgaout:inst|vcount[1]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vgaout:inst|vcount[2]     ; vgaout:inst|vcount[2]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vgaout:inst|vcount[3]     ; vgaout:inst|vcount[3]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vgaout:inst|vcount[5]     ; vgaout:inst|vcount[5]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vgaout:inst|vcount[6]     ; vgaout:inst|vcount[6]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vgaout:inst|vcount[7]     ; vgaout:inst|vcount[7]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.359 ; vgaout:inst|\bar:posx[4]  ; vgaout:inst|\bar:posx[4]                                                                                 ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vgaout:inst|\bar:posx[0]  ; vgaout:inst|\bar:posx[0]                                                                                 ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vgaout:inst|\bar:posx[6]  ; vgaout:inst|\bar:posx[6]                                                                                 ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vgaout:inst|\bar:posx[7]  ; vgaout:inst|\bar:posx[7]                                                                                 ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vgaout:inst|\bar:posx[8]  ; vgaout:inst|\bar:posx[8]                                                                                 ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vgaout:inst|\bar:posx[9]  ; vgaout:inst|\bar:posx[9]                                                                                 ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vgaout:inst|\bar:posx[10] ; vgaout:inst|\bar:posx[10]                                                                                ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vgaout:inst|\bar:posx[1]  ; vgaout:inst|\bar:posx[1]                                                                                 ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vgaout:inst|\bar:posx[2]  ; vgaout:inst|\bar:posx[2]                                                                                 ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vgaout:inst|\bar:posx[3]  ; vgaout:inst|\bar:posx[3]                                                                                 ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vgaout:inst|vcount[0]     ; vgaout:inst|vcount[0]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vgaout:inst|vcount[4]     ; vgaout:inst|vcount[4]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vgaout:inst|vcount[8]     ; vgaout:inst|vcount[8]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vgaout:inst|vcount[9]     ; vgaout:inst|vcount[9]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vgaout:inst|\bar:posx[5]  ; vgaout:inst|\bar:posx[5]                                                                                 ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.366 ; vgaout:inst|col_number[7] ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0 ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.314      ; 0.867      ;
; 0.371 ; vgaout:inst|col_number[1] ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0 ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.314      ; 0.872      ;
; 0.389 ; vgaout:inst|hcount[13]    ; vgaout:inst|hcount[13]                                                                                   ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.608      ;
; 0.520 ; vgaout:inst|hsync         ; vgaout:inst|barcolor[1]                                                                                  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.738      ;
; 0.554 ; vgaout:inst|vcount[8]     ; vgaout:inst|row_number[7]                                                                                ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.772      ;
; 0.570 ; vgaout:inst|hcount[12]    ; vgaout:inst|hcount[12]                                                                                   ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; vgaout:inst|hcount[2]     ; vgaout:inst|hcount[2]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.789      ;
; 0.571 ; vgaout:inst|hcount[4]     ; vgaout:inst|hcount[4]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.790      ;
; 0.572 ; vgaout:inst|hcount[9]     ; vgaout:inst|hcount[9]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.791      ;
; 0.572 ; vgaout:inst|hcount[7]     ; vgaout:inst|hcount[7]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.791      ;
; 0.574 ; vgaout:inst|hcount[8]     ; vgaout:inst|hcount[8]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.793      ;
; 0.574 ; vgaout:inst|hcount[6]     ; vgaout:inst|hcount[6]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.793      ;
; 0.589 ; vgaout:inst|hcount[1]     ; vgaout:inst|hcount[1]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.808      ;
; 0.590 ; vgaout:inst|hcount[3]     ; vgaout:inst|hcount[3]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.809      ;
; 0.592 ; vgaout:inst|hcount[0]     ; vgaout:inst|hcount[0]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.811      ;
; 0.593 ; vgaout:inst|vcount[6]     ; vgaout:inst|row_number[7]                                                                                ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.812      ;
; 0.614 ; vgaout:inst|vcount[7]     ; vgaout:inst|row_number[7]                                                                                ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.833      ;
; 0.619 ; vgaout:inst|col_number[0] ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0 ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.316      ; 1.122      ;
; 0.627 ; vgaout:inst|col_number[2] ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0 ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.314      ; 1.128      ;
; 0.627 ; vgaout:inst|col_number[4] ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0 ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.314      ; 1.128      ;
; 0.635 ; vgaout:inst|col_number[5] ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0 ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.314      ; 1.136      ;
; 0.641 ; vgaout:inst|col_number[6] ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0 ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.314      ; 1.142      ;
; 0.692 ; vgaout:inst|vcount[9]     ; vgaout:inst|row_number[7]                                                                                ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.910      ;
; 0.774 ; vgaout:inst|hcount[13]    ; vgaout:inst|col_number[0]                                                                                ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.993      ;
; 0.785 ; vgaout:inst|vcount[5]     ; vgaout:inst|vsync                                                                                        ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.004      ;
; 0.786 ; vgaout:inst|hcount[0]     ; vgaout:inst|col_number[0]                                                                                ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.005      ;
; 0.829 ; vgaout:inst|hcount[8]     ; vgaout:inst|hsync                                                                                        ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.047      ;
; 0.846 ; vgaout:inst|hcount[7]     ; vgaout:inst|hcount[8]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.065      ;
; 0.846 ; vgaout:inst|hcount[5]     ; vgaout:inst|hcount[6]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.065      ;
; 0.851 ; vgaout:inst|vcount[9]     ; vgaout:inst|row_number[2]                                                                                ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.069      ;
; 0.853 ; vgaout:inst|vcount[9]     ; vgaout:inst|row_number[5]                                                                                ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.071      ;
; 0.854 ; vgaout:inst|vcount[9]     ; vgaout:inst|row_number[3]                                                                                ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.072      ;
; 0.855 ; vgaout:inst|vcount[9]     ; vgaout:inst|row_number[4]                                                                                ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.073      ;
; 0.858 ; vgaout:inst|vcount[9]     ; vgaout:inst|row_number[8]                                                                                ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.076      ;
; 0.858 ; vgaout:inst|vcount[9]     ; vgaout:inst|row_number[6]                                                                                ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.076      ;
; 0.858 ; vgaout:inst|vcount[9]     ; vgaout:inst|row_number[1]                                                                                ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.076      ;
; 0.858 ; vgaout:inst|vcount[9]     ; vgaout:inst|row_number[0]                                                                                ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.076      ;
; 0.858 ; vgaout:inst|hcount[12]    ; vgaout:inst|hcount[13]                                                                                   ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.077      ;
; 0.858 ; vgaout:inst|hcount[2]     ; vgaout:inst|hcount[3]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.077      ;
; 0.859 ; vgaout:inst|hcount[0]     ; vgaout:inst|hcount[1]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.078      ;
; 0.860 ; vgaout:inst|hcount[2]     ; vgaout:inst|hcount[4]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.079      ;
; 0.861 ; vgaout:inst|hcount[0]     ; vgaout:inst|hcount[2]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.080      ;
; 0.861 ; vgaout:inst|hcount[8]     ; vgaout:inst|hcount[9]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.080      ;
; 0.861 ; vgaout:inst|hcount[6]     ; vgaout:inst|hcount[7]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.080      ;
; 0.861 ; vgaout:inst|hcount[4]     ; vgaout:inst|hcount[6]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.080      ;
; 0.863 ; vgaout:inst|hcount[10]    ; vgaout:inst|hcount[11]                                                                                   ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.082      ;
; 0.863 ; vgaout:inst|hcount[6]     ; vgaout:inst|hcount[8]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.082      ;
; 0.863 ; vgaout:inst|hcount[1]     ; vgaout:inst|hcount[2]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.082      ;
; 0.864 ; vgaout:inst|hcount[5]     ; vgaout:inst|hcount[5]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.083      ;
; 0.864 ; vgaout:inst|hcount[3]     ; vgaout:inst|hcount[4]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.083      ;
; 0.865 ; vgaout:inst|hcount[10]    ; vgaout:inst|hcount[12]                                                                                   ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.084      ;
; 0.875 ; vgaout:inst|col_number[3] ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0 ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.314      ; 1.376      ;
; 0.893 ; vgaout:inst|vcount[2]     ; vgaout:inst|row_number[1]                                                                                ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.112      ;
; 0.914 ; vgaout:inst|hcount[9]     ; vgaout:inst|hsync                                                                                        ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.132      ;
; 0.944 ; vgaout:inst|vcount[8]     ; vgaout:inst|row_number[5]                                                                                ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.162      ;
; 0.946 ; vgaout:inst|vsync         ; vgaout:inst|pixel[0]                                                                                     ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.167      ;
; 0.946 ; vgaout:inst|vcount[8]     ; vgaout:inst|row_number[8]                                                                                ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.164      ;
; 0.948 ; vgaout:inst|vcount[8]     ; vgaout:inst|row_number[6]                                                                                ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.166      ;
; 0.956 ; vgaout:inst|hcount[7]     ; vgaout:inst|hcount[9]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.175      ;
; 0.956 ; vgaout:inst|hcount[5]     ; vgaout:inst|hcount[7]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.175      ;
; 0.956 ; vgaout:inst|hcount[9]     ; vgaout:inst|hcount[11]                                                                                   ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.175      ;
; 0.958 ; vgaout:inst|hcount[5]     ; vgaout:inst|hcount[8]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.177      ;
; 0.958 ; vgaout:inst|hcount[9]     ; vgaout:inst|hcount[12]                                                                                   ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.177      ;
; 0.961 ; vgaout:inst|hcount[11]    ; vgaout:inst|hcount[11]                                                                                   ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.180      ;
; 0.962 ; vgaout:inst|videov        ; vgaout:inst|barcolor[10]                                                                                 ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 1.179      ;
; 0.962 ; vgaout:inst|videov        ; vgaout:inst|pixel[10]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 1.179      ;
; 0.965 ; vgaout:inst|videov        ; vgaout:inst|barcolor[8]                                                                                  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 1.182      ;
; 0.966 ; vgaout:inst|videov        ; vgaout:inst|pixel[4]                                                                                     ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 1.183      ;
; 0.966 ; vgaout:inst|videov        ; vgaout:inst|pixel[7]                                                                                     ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 1.183      ;
; 0.970 ; vgaout:inst|videov        ; vgaout:inst|barcolor[5]                                                                                  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 1.187      ;
; 0.970 ; vgaout:inst|videov        ; vgaout:inst|barcolor[2]                                                                                  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 1.187      ;
; 0.971 ; vgaout:inst|hcount[0]     ; vgaout:inst|hcount[3]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.190      ;
; 0.971 ; vgaout:inst|hcount[4]     ; vgaout:inst|hcount[7]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.190      ;
; 0.972 ; vgaout:inst|hcount[2]     ; vgaout:inst|hcount[6]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.191      ;
+-------+---------------------------+----------------------------------------------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                 ;
+-------+--------------------------------------------------+--------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 0.358 ; input_detect:input_detect|video_active           ; input_detect:input_detect|video_active           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; input_detect:input_detect|\horizontal:horsync    ; input_detect:input_detect|\horizontal:horsync    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; input_detect:input_detect|\horizontal:hpeak[3]   ; input_detect:input_detect|\horizontal:hpeak[3]   ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.361 ; input_detect:input_detect|\horizontal:hpeak[0]   ; input_detect:input_detect|\horizontal:hpeak[0]   ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.580      ;
; 0.378 ; input_detect:input_detect|\horizontal:hcount[21] ; input_detect:input_detect|\horizontal:hcount[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.597      ;
; 0.549 ; input_detect:input_detect|\horizontal:hcount[1]  ; input_detect:input_detect|\horizontal:hcount[1]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.768      ;
; 0.549 ; input_detect:input_detect|\horizontal:hcount[8]  ; input_detect:input_detect|\horizontal:hcount[8]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.768      ;
; 0.549 ; input_detect:input_detect|\horizontal:hcount[10] ; input_detect:input_detect|\horizontal:hcount[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.768      ;
; 0.550 ; input_detect:input_detect|\horizontal:hcount[6]  ; input_detect:input_detect|\horizontal:hcount[6]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.769      ;
; 0.550 ; input_detect:input_detect|\horizontal:hcount[9]  ; input_detect:input_detect|\horizontal:hcount[9]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.769      ;
; 0.550 ; input_detect:input_detect|\horizontal:hcount[11] ; input_detect:input_detect|\horizontal:hcount[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.769      ;
; 0.551 ; input_detect:input_detect|\horizontal:hcount[7]  ; input_detect:input_detect|\horizontal:hcount[7]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.770      ;
; 0.551 ; input_detect:input_detect|\horizontal:hcount[13] ; input_detect:input_detect|\horizontal:hcount[13] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.770      ;
; 0.552 ; input_detect:input_detect|\horizontal:hcount[3]  ; input_detect:input_detect|\horizontal:hcount[3]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.771      ;
; 0.552 ; input_detect:input_detect|\horizontal:hcount[5]  ; input_detect:input_detect|\horizontal:hcount[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.771      ;
; 0.552 ; input_detect:input_detect|\horizontal:hcount[12] ; input_detect:input_detect|\horizontal:hcount[12] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.771      ;
; 0.554 ; input_detect:input_detect|\horizontal:hcount[2]  ; input_detect:input_detect|\horizontal:hcount[2]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.773      ;
; 0.554 ; input_detect:input_detect|\horizontal:hcount[4]  ; input_detect:input_detect|\horizontal:hcount[4]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.773      ;
; 0.557 ; input_detect:input_detect|\horizontal:hcount[14] ; input_detect:input_detect|\horizontal:hcount[14] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.776      ;
; 0.559 ; input_detect:input_detect|\horizontal:hcount[16] ; input_detect:input_detect|\horizontal:hcount[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.778      ;
; 0.560 ; input_detect:input_detect|\horizontal:hcount[15] ; input_detect:input_detect|\horizontal:hcount[15] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.779      ;
; 0.561 ; input_detect:input_detect|\horizontal:hcount[19] ; input_detect:input_detect|\horizontal:hcount[19] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.780      ;
; 0.562 ; input_detect:input_detect|\horizontal:hcount[20] ; input_detect:input_detect|\horizontal:hcount[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.781      ;
; 0.563 ; input_detect:input_detect|\horizontal:hcount[18] ; input_detect:input_detect|\horizontal:hcount[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.782      ;
; 0.568 ; input_detect:input_detect|\horizontal:hcount[0]  ; input_detect:input_detect|\horizontal:hcount[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.787      ;
; 0.570 ; input_detect:input_detect|\horizontal:hcount[17] ; input_detect:input_detect|\horizontal:hcount[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.789      ;
; 0.690 ; input_detect:input_detect|\horizontal:hcount[21] ; input_detect:input_detect|video_active           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.909      ;
; 0.814 ; input_detect:input_detect|\horizontal:hpeak[2]   ; input_detect:input_detect|\horizontal:hpeak[2]   ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.033      ;
; 0.824 ; input_detect:input_detect|\horizontal:hcount[9]  ; input_detect:input_detect|\horizontal:hcount[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.043      ;
; 0.824 ; input_detect:input_detect|\horizontal:hcount[11] ; input_detect:input_detect|\horizontal:hcount[12] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.043      ;
; 0.824 ; input_detect:input_detect|\horizontal:hcount[1]  ; input_detect:input_detect|\horizontal:hcount[2]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.043      ;
; 0.825 ; input_detect:input_detect|\horizontal:hcount[7]  ; input_detect:input_detect|\horizontal:hcount[8]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.044      ;
; 0.825 ; input_detect:input_detect|\horizontal:hcount[13] ; input_detect:input_detect|\horizontal:hcount[14] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.044      ;
; 0.826 ; input_detect:input_detect|\horizontal:hcount[5]  ; input_detect:input_detect|\horizontal:hcount[6]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.045      ;
; 0.826 ; input_detect:input_detect|\horizontal:hcount[3]  ; input_detect:input_detect|\horizontal:hcount[4]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.045      ;
; 0.834 ; input_detect:input_detect|\horizontal:hcount[15] ; input_detect:input_detect|\horizontal:hcount[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.053      ;
; 0.835 ; input_detect:input_detect|\horizontal:hcount[19] ; input_detect:input_detect|\horizontal:hcount[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.054      ;
; 0.835 ; input_detect:input_detect|\horizontal:hcount[10] ; input_detect:input_detect|\horizontal:hcount[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.056      ;
; 0.837 ; input_detect:input_detect|\horizontal:hcount[8]  ; input_detect:input_detect|\horizontal:hcount[9]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.056      ;
; 0.837 ; input_detect:input_detect|\horizontal:hcount[10] ; input_detect:input_detect|\horizontal:hcount[12] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.058      ;
; 0.838 ; input_detect:input_detect|\horizontal:hcount[0]  ; input_detect:input_detect|\horizontal:hcount[1]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.057      ;
; 0.838 ; input_detect:input_detect|\horizontal:hcount[6]  ; input_detect:input_detect|\horizontal:hcount[7]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.057      ;
; 0.839 ; input_detect:input_detect|\horizontal:hcount[12] ; input_detect:input_detect|\horizontal:hcount[13] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.058      ;
; 0.839 ; input_detect:input_detect|\horizontal:hcount[8]  ; input_detect:input_detect|\horizontal:hcount[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.058      ;
; 0.840 ; input_detect:input_detect|\horizontal:hcount[0]  ; input_detect:input_detect|\horizontal:hcount[2]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.059      ;
; 0.840 ; input_detect:input_detect|\horizontal:hcount[6]  ; input_detect:input_detect|\horizontal:hcount[8]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.059      ;
; 0.841 ; input_detect:input_detect|\horizontal:hcount[2]  ; input_detect:input_detect|\horizontal:hcount[3]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.060      ;
; 0.841 ; input_detect:input_detect|\horizontal:hcount[4]  ; input_detect:input_detect|\horizontal:hcount[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.060      ;
; 0.841 ; input_detect:input_detect|\horizontal:hcount[12] ; input_detect:input_detect|\horizontal:hcount[14] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.060      ;
; 0.843 ; input_detect:input_detect|\horizontal:hcount[4]  ; input_detect:input_detect|\horizontal:hcount[6]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.062      ;
; 0.843 ; input_detect:input_detect|\horizontal:hcount[2]  ; input_detect:input_detect|\horizontal:hcount[4]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.062      ;
; 0.845 ; input_detect:input_detect|\horizontal:hcount[17] ; input_detect:input_detect|\horizontal:hcount[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.064      ;
; 0.845 ; input_detect:input_detect|\horizontal:hcount[14] ; input_detect:input_detect|\horizontal:hcount[15] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.064      ;
; 0.847 ; input_detect:input_detect|\horizontal:hcount[16] ; input_detect:input_detect|\horizontal:hcount[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.066      ;
; 0.847 ; input_detect:input_detect|\horizontal:hcount[14] ; input_detect:input_detect|\horizontal:hcount[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.066      ;
; 0.849 ; input_detect:input_detect|\horizontal:hcount[20] ; input_detect:input_detect|\horizontal:hcount[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.068      ;
; 0.849 ; input_detect:input_detect|\horizontal:hcount[16] ; input_detect:input_detect|\horizontal:hcount[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.068      ;
; 0.850 ; input_detect:input_detect|\horizontal:hcount[18] ; input_detect:input_detect|\horizontal:hcount[19] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.069      ;
; 0.852 ; input_detect:input_detect|\horizontal:hcount[18] ; input_detect:input_detect|\horizontal:hcount[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.071      ;
; 0.932 ; input_detect:input_detect|\horizontal:hcount[9]  ; input_detect:input_detect|\horizontal:hcount[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.153      ;
; 0.934 ; input_detect:input_detect|\horizontal:hcount[9]  ; input_detect:input_detect|\horizontal:hcount[12] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.155      ;
; 0.934 ; input_detect:input_detect|\horizontal:hcount[11] ; input_detect:input_detect|\horizontal:hcount[13] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.153      ;
; 0.934 ; input_detect:input_detect|\horizontal:hcount[1]  ; input_detect:input_detect|\horizontal:hcount[3]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.153      ;
; 0.935 ; input_detect:input_detect|\horizontal:hcount[7]  ; input_detect:input_detect|\horizontal:hcount[9]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.154      ;
; 0.935 ; input_detect:input_detect|\horizontal:hcount[13] ; input_detect:input_detect|\horizontal:hcount[15] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.154      ;
; 0.936 ; input_detect:input_detect|\horizontal:hcount[5]  ; input_detect:input_detect|\horizontal:hcount[7]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.155      ;
; 0.936 ; input_detect:input_detect|\horizontal:hcount[3]  ; input_detect:input_detect|\horizontal:hcount[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.155      ;
; 0.936 ; input_detect:input_detect|\horizontal:hcount[11] ; input_detect:input_detect|\horizontal:hcount[14] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.155      ;
; 0.936 ; input_detect:input_detect|\horizontal:hcount[1]  ; input_detect:input_detect|\horizontal:hcount[4]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.155      ;
; 0.937 ; input_detect:input_detect|\horizontal:hcount[7]  ; input_detect:input_detect|\horizontal:hcount[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.156      ;
; 0.937 ; input_detect:input_detect|\horizontal:hcount[13] ; input_detect:input_detect|\horizontal:hcount[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.156      ;
; 0.938 ; input_detect:input_detect|\horizontal:hcount[5]  ; input_detect:input_detect|\horizontal:hcount[8]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.157      ;
; 0.938 ; input_detect:input_detect|\horizontal:hcount[3]  ; input_detect:input_detect|\horizontal:hcount[6]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.157      ;
; 0.944 ; input_detect:input_detect|\horizontal:hcount[15] ; input_detect:input_detect|\horizontal:hcount[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.163      ;
; 0.945 ; input_detect:input_detect|\horizontal:hcount[19] ; input_detect:input_detect|\horizontal:hcount[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.164      ;
; 0.946 ; input_detect:input_detect|\horizontal:hcount[15] ; input_detect:input_detect|\horizontal:hcount[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.165      ;
; 0.947 ; input_detect:input_detect|\horizontal:hcount[8]  ; input_detect:input_detect|\horizontal:hcount[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.168      ;
; 0.947 ; input_detect:input_detect|\horizontal:hcount[10] ; input_detect:input_detect|\horizontal:hcount[13] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.168      ;
; 0.948 ; input_detect:input_detect|\horizontal:hpeak[1]   ; input_detect:input_detect|\horizontal:hpeak[1]   ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.167      ;
; 0.949 ; input_detect:input_detect|\horizontal:hcount[8]  ; input_detect:input_detect|\horizontal:hcount[12] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.170      ;
; 0.949 ; input_detect:input_detect|\horizontal:hcount[10] ; input_detect:input_detect|\horizontal:hcount[14] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.170      ;
; 0.950 ; input_detect:input_detect|\horizontal:hcount[0]  ; input_detect:input_detect|\horizontal:hcount[3]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.169      ;
; 0.950 ; input_detect:input_detect|\horizontal:hcount[6]  ; input_detect:input_detect|\horizontal:hcount[9]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.169      ;
; 0.951 ; input_detect:input_detect|\horizontal:hcount[12] ; input_detect:input_detect|\horizontal:hcount[15] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.170      ;
; 0.952 ; input_detect:input_detect|\horizontal:hcount[0]  ; input_detect:input_detect|\horizontal:hcount[4]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.171      ;
; 0.952 ; input_detect:input_detect|\horizontal:hcount[6]  ; input_detect:input_detect|\horizontal:hcount[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.171      ;
; 0.953 ; input_detect:input_detect|\horizontal:hcount[4]  ; input_detect:input_detect|\horizontal:hcount[7]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.172      ;
; 0.953 ; input_detect:input_detect|\horizontal:hcount[2]  ; input_detect:input_detect|\horizontal:hcount[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.172      ;
; 0.953 ; input_detect:input_detect|\horizontal:hcount[12] ; input_detect:input_detect|\horizontal:hcount[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.172      ;
; 0.955 ; input_detect:input_detect|\horizontal:hcount[17] ; input_detect:input_detect|\horizontal:hcount[19] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.174      ;
; 0.955 ; input_detect:input_detect|\horizontal:hcount[4]  ; input_detect:input_detect|\horizontal:hcount[8]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.174      ;
; 0.955 ; input_detect:input_detect|\horizontal:hcount[2]  ; input_detect:input_detect|\horizontal:hcount[6]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.174      ;
; 0.957 ; input_detect:input_detect|\horizontal:hcount[17] ; input_detect:input_detect|\horizontal:hcount[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.176      ;
; 0.957 ; input_detect:input_detect|\horizontal:hcount[14] ; input_detect:input_detect|\horizontal:hcount[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.176      ;
; 0.959 ; input_detect:input_detect|\horizontal:hcount[14] ; input_detect:input_detect|\horizontal:hcount[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.178      ;
; 0.959 ; input_detect:input_detect|\horizontal:hcount[16] ; input_detect:input_detect|\horizontal:hcount[19] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.178      ;
; 0.961 ; input_detect:input_detect|\horizontal:hcount[16] ; input_detect:input_detect|\horizontal:hcount[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.180      ;
; 0.962 ; input_detect:input_detect|\horizontal:hcount[18] ; input_detect:input_detect|\horizontal:hcount[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.181      ;
; 0.977 ; HSYNC                                            ; input_detect:input_detect|hblank_out             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 3.418      ; 2.552      ;
; 0.991 ; input_detect:input_detect|\horizontal:horsync    ; input_detect:input_detect|\horizontal:hpeak[2]   ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.210      ;
+-------+--------------------------------------------------+--------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'pll_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                   ;
+-------+-------------------------+---------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                         ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+---------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 5.557 ; genlock:inst4|vblank    ; genlock:inst4|a_pixel~27_OTERM1 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.061     ; 3.107      ;
; 5.716 ; genlock:inst4|vblank    ; genlock:inst4|hcount[0]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.069     ; 2.940      ;
; 5.716 ; genlock:inst4|vblank    ; genlock:inst4|hcount[1]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.069     ; 2.940      ;
; 5.716 ; genlock:inst4|vblank    ; genlock:inst4|hcount[2]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.069     ; 2.940      ;
; 5.716 ; genlock:inst4|vblank    ; genlock:inst4|hcount[3]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.069     ; 2.940      ;
; 5.716 ; genlock:inst4|vblank    ; genlock:inst4|hcount[4]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.069     ; 2.940      ;
; 6.047 ; genlock:inst4|vblank    ; genlock:inst4|column[0]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.067     ; 2.611      ;
; 6.435 ; genlock:inst4|vblank    ; genlock:inst4|vcount[0]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.062     ; 2.228      ;
; 6.560 ; genlock:inst4|vblank    ; genlock:inst4|column[11]        ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.057     ; 2.108      ;
; 6.560 ; genlock:inst4|vblank    ; genlock:inst4|column[10]        ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.057     ; 2.108      ;
; 6.560 ; genlock:inst4|vblank    ; genlock:inst4|column[9]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.057     ; 2.108      ;
; 6.560 ; genlock:inst4|vblank    ; genlock:inst4|column[8]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.057     ; 2.108      ;
; 6.560 ; genlock:inst4|vblank    ; genlock:inst4|column[7]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.057     ; 2.108      ;
; 6.560 ; genlock:inst4|vblank    ; genlock:inst4|column[6]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.057     ; 2.108      ;
; 6.560 ; genlock:inst4|vblank    ; genlock:inst4|column[5]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.057     ; 2.108      ;
; 6.560 ; genlock:inst4|vblank    ; genlock:inst4|column[4]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.057     ; 2.108      ;
; 6.560 ; genlock:inst4|vblank    ; genlock:inst4|column[3]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.057     ; 2.108      ;
; 6.560 ; genlock:inst4|vblank    ; genlock:inst4|column[2]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.057     ; 2.108      ;
; 6.560 ; genlock:inst4|vblank    ; genlock:inst4|column[1]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.057     ; 2.108      ;
; 6.723 ; sdram:inst1|rowLoadAck  ; vgaout:inst|load_req            ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.056     ; 1.946      ;
; 7.229 ; genlock:inst4|vblank    ; genlock:inst4|vcount[8]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.060     ; 1.436      ;
; 7.229 ; genlock:inst4|vblank    ; genlock:inst4|vcount[10]        ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.060     ; 1.436      ;
; 7.229 ; genlock:inst4|vblank    ; genlock:inst4|vcount[11]        ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.060     ; 1.436      ;
; 7.229 ; genlock:inst4|vblank    ; genlock:inst4|vcount[12]        ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.060     ; 1.436      ;
; 7.229 ; genlock:inst4|vblank    ; genlock:inst4|vcount[13]        ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.060     ; 1.436      ;
; 7.229 ; genlock:inst4|vblank    ; genlock:inst4|vcount[9]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.060     ; 1.436      ;
; 7.229 ; genlock:inst4|vblank    ; genlock:inst4|vcount[7]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.060     ; 1.436      ;
; 7.229 ; genlock:inst4|vblank    ; genlock:inst4|vcount[6]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.060     ; 1.436      ;
; 7.229 ; genlock:inst4|vblank    ; genlock:inst4|vcount[5]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.060     ; 1.436      ;
; 7.229 ; genlock:inst4|vblank    ; genlock:inst4|vcount[4]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.060     ; 1.436      ;
; 7.229 ; genlock:inst4|vblank    ; genlock:inst4|vcount[3]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.060     ; 1.436      ;
; 7.229 ; genlock:inst4|vblank    ; genlock:inst4|vcount[2]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.060     ; 1.436      ;
; 7.229 ; genlock:inst4|vblank    ; genlock:inst4|vcount[1]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.060     ; 1.436      ;
; 7.443 ; sdram:inst1|rowStoreAck ; genlock:inst4|store_req         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.062     ; 1.220      ;
+-------+-------------------------+---------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'pll_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                    ;
+-------+-------------------------+---------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                         ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+---------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 0.865 ; sdram:inst1|rowStoreAck ; genlock:inst4|store_req         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.084      ;
; 1.067 ; genlock:inst4|vblank    ; genlock:inst4|vcount[8]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 1.287      ;
; 1.067 ; genlock:inst4|vblank    ; genlock:inst4|vcount[10]        ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 1.287      ;
; 1.067 ; genlock:inst4|vblank    ; genlock:inst4|vcount[11]        ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 1.287      ;
; 1.067 ; genlock:inst4|vblank    ; genlock:inst4|vcount[12]        ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 1.287      ;
; 1.067 ; genlock:inst4|vblank    ; genlock:inst4|vcount[13]        ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 1.287      ;
; 1.067 ; genlock:inst4|vblank    ; genlock:inst4|vcount[9]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 1.287      ;
; 1.067 ; genlock:inst4|vblank    ; genlock:inst4|vcount[7]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 1.287      ;
; 1.067 ; genlock:inst4|vblank    ; genlock:inst4|vcount[6]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 1.287      ;
; 1.067 ; genlock:inst4|vblank    ; genlock:inst4|vcount[5]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 1.287      ;
; 1.067 ; genlock:inst4|vblank    ; genlock:inst4|vcount[4]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 1.287      ;
; 1.067 ; genlock:inst4|vblank    ; genlock:inst4|vcount[3]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 1.287      ;
; 1.067 ; genlock:inst4|vblank    ; genlock:inst4|vcount[2]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 1.287      ;
; 1.067 ; genlock:inst4|vblank    ; genlock:inst4|vcount[1]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 1.287      ;
; 1.563 ; sdram:inst1|rowLoadAck  ; vgaout:inst|load_req            ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.066      ; 1.786      ;
; 1.769 ; genlock:inst4|vblank    ; genlock:inst4|column[11]        ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.066      ; 1.992      ;
; 1.769 ; genlock:inst4|vblank    ; genlock:inst4|column[10]        ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.066      ; 1.992      ;
; 1.769 ; genlock:inst4|vblank    ; genlock:inst4|column[9]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.066      ; 1.992      ;
; 1.769 ; genlock:inst4|vblank    ; genlock:inst4|column[8]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.066      ; 1.992      ;
; 1.769 ; genlock:inst4|vblank    ; genlock:inst4|column[7]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.066      ; 1.992      ;
; 1.769 ; genlock:inst4|vblank    ; genlock:inst4|column[6]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.066      ; 1.992      ;
; 1.769 ; genlock:inst4|vblank    ; genlock:inst4|column[5]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.066      ; 1.992      ;
; 1.769 ; genlock:inst4|vblank    ; genlock:inst4|column[4]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.066      ; 1.992      ;
; 1.769 ; genlock:inst4|vblank    ; genlock:inst4|column[3]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.066      ; 1.992      ;
; 1.769 ; genlock:inst4|vblank    ; genlock:inst4|column[2]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.066      ; 1.992      ;
; 1.769 ; genlock:inst4|vblank    ; genlock:inst4|column[1]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.066      ; 1.992      ;
; 1.834 ; genlock:inst4|vblank    ; genlock:inst4|vcount[0]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 2.053      ;
; 2.252 ; genlock:inst4|vblank    ; genlock:inst4|column[0]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 2.498      ;
; 2.576 ; genlock:inst4|vblank    ; genlock:inst4|hcount[0]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.087      ; 2.820      ;
; 2.576 ; genlock:inst4|vblank    ; genlock:inst4|hcount[1]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.087      ; 2.820      ;
; 2.576 ; genlock:inst4|vblank    ; genlock:inst4|hcount[2]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.087      ; 2.820      ;
; 2.576 ; genlock:inst4|vblank    ; genlock:inst4|hcount[3]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.087      ; 2.820      ;
; 2.576 ; genlock:inst4|vblank    ; genlock:inst4|hcount[4]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.087      ; 2.820      ;
; 2.728 ; genlock:inst4|vblank    ; genlock:inst4|a_pixel~27_OTERM1 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.095      ; 2.980      ;
+-------+-------------------------+---------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'pll_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                       ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+----------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                ; Clock Edge ; Target                                                                                                   ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+----------------------------------------------------------------------------------------------------------+
; 4.100 ; 4.330        ; 0.230          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 4.100 ; 4.330        ; 0.230          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 4.100 ; 4.330        ; 0.230          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_we_reg       ;
; 4.103 ; 4.333        ; 0.230          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a7~porta_address_reg0 ;
; 4.103 ; 4.333        ; 0.230          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a7~porta_datain_reg0  ;
; 4.103 ; 4.333        ; 0.230          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a7~porta_we_reg       ;
; 4.104 ; 4.334        ; 0.230          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 4.104 ; 4.334        ; 0.230          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 4.104 ; 4.334        ; 0.230          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_we_reg       ;
; 4.114 ; 4.344        ; 0.230          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[10]                         ;
; 4.114 ; 4.344        ; 0.230          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[11]                         ;
; 4.114 ; 4.344        ; 0.230          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[12]                         ;
; 4.114 ; 4.344        ; 0.230          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[13]                         ;
; 4.114 ; 4.344        ; 0.230          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[14]                         ;
; 4.114 ; 4.344        ; 0.230          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[15]                         ;
; 4.114 ; 4.344        ; 0.230          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[7]                          ;
; 4.114 ; 4.344        ; 0.230          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[8]                          ;
; 4.114 ; 4.344        ; 0.230          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[9]                          ;
; 4.115 ; 4.345        ; 0.230          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[0]                          ;
; 4.115 ; 4.345        ; 0.230          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[1]                          ;
; 4.115 ; 4.345        ; 0.230          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[2]                          ;
; 4.115 ; 4.345        ; 0.230          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[3]                          ;
; 4.115 ; 4.345        ; 0.230          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[4]                          ;
; 4.115 ; 4.345        ; 0.230          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[5]                          ;
; 4.115 ; 4.345        ; 0.230          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[6]                          ;
; 4.116 ; 4.346        ; 0.230          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a7~portb_address_reg0 ;
; 4.117 ; 4.347        ; 0.230          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|\channel_blue0:blue_adc[0]                                                                     ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|\channel_blue0:blue_adc[1]                                                                     ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|\channel_blue0:blue_adc[2]                                                                     ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|\channel_blue0:blue_adc[3]                                                                     ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|\channel_blue0:blue_adc[4]                                                                     ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|\channel_blue0:blue_adc[5]                                                                     ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|\channel_blue0:blue_adc[6]                                                                     ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|\channel_green0:green_adc[0]                                                                   ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|\channel_green0:green_adc[1]                                                                   ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|\channel_green0:green_adc[2]                                                                   ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|\channel_green0:green_adc[3]                                                                   ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|\channel_green0:green_adc[4]                                                                   ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|\channel_green0:green_adc[5]                                                                   ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|\channel_green0:green_adc[6]                                                                   ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|\channel_red0:red_adc[0]                                                                       ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|\channel_red0:red_adc[1]                                                                       ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|\channel_red0:red_adc[2]                                                                       ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|\channel_red0:red_adc[3]                                                                       ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|\channel_red0:red_adc[4]                                                                       ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|\channel_red0:red_adc[5]                                                                       ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|\channel_red0:red_adc[6]                                                                       ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|pixel_adc[0]                                                                                   ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|pixel_adc[1]                                                                                   ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|pixel_adc[2]                                                                                   ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|pixel_adc[3]                                                                                   ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|pixel_adc[4]                                                                                   ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|pixel_adc[5]                                                                                   ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|pixel_adc[6]                                                                                   ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|pixel_adc[7]                                                                                   ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|pixel_adc[8]                                                                                   ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; counter:inst3|\count:bitcount[0]                                                                         ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; counter:inst3|\count:bitcount[1]                                                                         ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; counter:inst3|\count:bitcount[2]                                                                         ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; counter:inst3|q[0]                                                                                       ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; counter:inst3|q[1]                                                                                       ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; counter:inst3|q[2]                                                                                       ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|\process_d:p_pixel[0]                                                                      ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|\process_d:p_pixel[1]                                                                      ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|\process_d:p_pixel[2]                                                                      ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|\process_d:p_pixel[3]                                                                      ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|\process_d:p_pixel[4]                                                                      ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|\process_d:p_pixel[5]                                                                      ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|\process_d:p_pixel[6]                                                                      ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|\process_d:p_pixel[7]                                                                      ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|\process_d:p_pixel[8]                                                                      ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|\process_d:pixel[0]                                                                        ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|\process_d:pixel[1]                                                                        ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|\process_d:pixel[2]                                                                        ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|a_pixel~27_OTERM1                                                                          ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|aqua[0]                                                                                    ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|aqua[2]                                                                                    ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|aqua[3]                                                                                    ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|aqua[5]                                                                                    ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|aqua[7]                                                                                    ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|aqua[8]                                                                                    ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|artifact_mode                                                                              ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|col_number[0]                                                                              ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|col_number[1]                                                                              ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|col_number[2]                                                                              ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|col_number[3]                                                                              ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|col_number[4]                                                                              ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|col_number[5]                                                                              ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|col_number[6]                                                                              ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|col_number[7]                                                                              ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|col_number[8]                                                                              ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|col_number[9]                                                                              ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|column[10]                                                                                 ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|column[11]                                                                                 ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|column[1]                                                                                  ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|column[2]                                                                                  ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|column[3]                                                                                  ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|column[4]                                                                                  ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|column[5]                                                                                  ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+----------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                         ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+----------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                ; Clock Edge ; Target                                                                     ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+----------------------------------------------------------------------------+
; 4.117 ; 4.333        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:horsync                              ;
; 4.117 ; 4.333        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hpeak[0]                             ;
; 4.117 ; 4.333        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hpeak[1]                             ;
; 4.117 ; 4.333        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hpeak[2]                             ;
; 4.117 ; 4.333        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hpeak[3]                             ;
; 4.117 ; 4.333        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|hblank_out                                       ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[0]                            ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[10]                           ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[11]                           ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[12]                           ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[13]                           ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[14]                           ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[15]                           ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[16]                           ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[17]                           ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[18]                           ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[19]                           ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[1]                            ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[20]                           ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[21]                           ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[2]                            ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[3]                            ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[4]                            ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[5]                            ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[6]                            ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[7]                            ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[8]                            ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[9]                            ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|video_active                                     ;
; 4.211 ; 4.395        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[0]                            ;
; 4.211 ; 4.395        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[10]                           ;
; 4.211 ; 4.395        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[1]                            ;
; 4.211 ; 4.395        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[2]                            ;
; 4.211 ; 4.395        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[3]                            ;
; 4.211 ; 4.395        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[4]                            ;
; 4.211 ; 4.395        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[5]                            ;
; 4.211 ; 4.395        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[6]                            ;
; 4.211 ; 4.395        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[7]                            ;
; 4.211 ; 4.395        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[8]                            ;
; 4.211 ; 4.395        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[9]                            ;
; 4.212 ; 4.396        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[11]                           ;
; 4.212 ; 4.396        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[12]                           ;
; 4.212 ; 4.396        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[13]                           ;
; 4.212 ; 4.396        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[14]                           ;
; 4.212 ; 4.396        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[15]                           ;
; 4.212 ; 4.396        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[16]                           ;
; 4.212 ; 4.396        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[17]                           ;
; 4.212 ; 4.396        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[18]                           ;
; 4.212 ; 4.396        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[19]                           ;
; 4.212 ; 4.396        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[20]                           ;
; 4.212 ; 4.396        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[21]                           ;
; 4.212 ; 4.396        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:horsync                              ;
; 4.212 ; 4.396        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hpeak[0]                             ;
; 4.212 ; 4.396        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hpeak[1]                             ;
; 4.212 ; 4.396        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hpeak[2]                             ;
; 4.212 ; 4.396        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hpeak[3]                             ;
; 4.212 ; 4.396        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|hblank_out                                       ;
; 4.212 ; 4.396        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|video_active                                     ;
; 4.349 ; 4.349        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pll_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 4.349 ; 4.349        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pll_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 4.356 ; 4.356        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[11]|clk                                    ;
; 4.356 ; 4.356        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[12]|clk                                    ;
; 4.356 ; 4.356        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[13]|clk                                    ;
; 4.356 ; 4.356        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[14]|clk                                    ;
; 4.356 ; 4.356        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[15]|clk                                    ;
; 4.356 ; 4.356        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[16]|clk                                    ;
; 4.356 ; 4.356        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[17]|clk                                    ;
; 4.356 ; 4.356        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[18]|clk                                    ;
; 4.356 ; 4.356        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[19]|clk                                    ;
; 4.356 ; 4.356        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[20]|clk                                    ;
; 4.356 ; 4.356        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[21]|clk                                    ;
; 4.356 ; 4.356        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:horsync|clk                                       ;
; 4.356 ; 4.356        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hpeak[0]|clk                                      ;
; 4.356 ; 4.356        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hpeak[1]|clk                                      ;
; 4.356 ; 4.356        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hpeak[2]|clk                                      ;
; 4.356 ; 4.356        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hpeak[3]|clk                                      ;
; 4.356 ; 4.356        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|hblank_out|clk                                                ;
; 4.356 ; 4.356        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|video_active|clk                                              ;
; 4.357 ; 4.357        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[0]|clk                                     ;
; 4.357 ; 4.357        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[10]|clk                                    ;
; 4.357 ; 4.357        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[1]|clk                                     ;
; 4.357 ; 4.357        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[2]|clk                                     ;
; 4.357 ; 4.357        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[3]|clk                                     ;
; 4.357 ; 4.357        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[4]|clk                                     ;
; 4.357 ; 4.357        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[5]|clk                                     ;
; 4.357 ; 4.357        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[6]|clk                                     ;
; 4.357 ; 4.357        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[7]|clk                                     ;
; 4.357 ; 4.357        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[8]|clk                                     ;
; 4.357 ; 4.357        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[9]|clk                                     ;
; 4.372 ; 4.372        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[0]|clk                                     ;
; 4.372 ; 4.372        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[10]|clk                                    ;
; 4.372 ; 4.372        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[11]|clk                                    ;
; 4.372 ; 4.372        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[12]|clk                                    ;
; 4.372 ; 4.372        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[13]|clk                                    ;
; 4.372 ; 4.372        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[14]|clk                                    ;
; 4.372 ; 4.372        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[15]|clk                                    ;
; 4.372 ; 4.372        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[16]|clk                                    ;
; 4.372 ; 4.372        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[17]|clk                                    ;
; 4.372 ; 4.372        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[18]|clk                                    ;
; 4.372 ; 4.372        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[19]|clk                                    ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+----------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'                                                                                              ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                         ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------------+
; 9.835  ; 9.835        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                               ;
; 9.839  ; 9.839        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.839  ; 9.839        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.840  ; 9.840        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.840  ; 9.840        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1]           ;
; 9.840  ; 9.840        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.859  ; 9.859        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|inclk[0]         ;
; 9.860  ; 9.860        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                               ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                               ;
; 10.139 ; 10.139       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.140 ; 10.140       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.159 ; 10.159       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.159 ; 10.159       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1]           ;
; 10.159 ; 10.159       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 10.160 ; 10.160       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.160 ; 10.160       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|observablevcoout ;
; 10.165 ; 10.165       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                               ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'pll_svga|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                        ;
+--------+--------------+----------------+------------------+------------------------------------------------------+------------+----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                ; Clock Edge ; Target                                                                                                   ;
+--------+--------------+----------------+------------------+------------------------------------------------------+------------+----------------------------------------------------------------------------------------------------------+
; 12.247 ; 12.463       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|\bar:posx[0]                                                                                 ;
; 12.247 ; 12.463       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|\bar:posx[10]                                                                                ;
; 12.247 ; 12.463       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|\bar:posx[1]                                                                                 ;
; 12.247 ; 12.463       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|\bar:posx[2]                                                                                 ;
; 12.247 ; 12.463       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|\bar:posx[3]                                                                                 ;
; 12.247 ; 12.463       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|\bar:posx[4]                                                                                 ;
; 12.247 ; 12.463       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|\bar:posx[5]                                                                                 ;
; 12.247 ; 12.463       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|\bar:posx[6]                                                                                 ;
; 12.247 ; 12.463       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|\bar:posx[7]                                                                                 ;
; 12.247 ; 12.463       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|\bar:posx[8]                                                                                 ;
; 12.247 ; 12.463       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|\bar:posx[9]                                                                                 ;
; 12.247 ; 12.463       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|\bar:posy[0]                                                                                 ;
; 12.247 ; 12.463       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|\bar:posy[1]                                                                                 ;
; 12.247 ; 12.463       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|\bar:posy[2]                                                                                 ;
; 12.247 ; 12.463       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|barcolor[10]                                                                                 ;
; 12.247 ; 12.463       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|barcolor[2]                                                                                  ;
; 12.247 ; 12.463       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|barcolor[4]                                                                                  ;
; 12.247 ; 12.463       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|barcolor[5]                                                                                  ;
; 12.247 ; 12.463       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|barcolor[7]                                                                                  ;
; 12.247 ; 12.463       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|barcolor[8]                                                                                  ;
; 12.247 ; 12.463       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|col_number[1]                                                                                ;
; 12.247 ; 12.463       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|col_number[2]                                                                                ;
; 12.247 ; 12.463       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|col_number[3]                                                                                ;
; 12.247 ; 12.463       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|col_number[4]                                                                                ;
; 12.247 ; 12.463       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|col_number[5]                                                                                ;
; 12.247 ; 12.463       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|col_number[6]                                                                                ;
; 12.247 ; 12.463       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|col_number[7]                                                                                ;
; 12.247 ; 12.463       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|col_number[8]                                                                                ;
; 12.247 ; 12.463       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|col_number[9]                                                                                ;
; 12.247 ; 12.463       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|pixel[10]                                                                                    ;
; 12.247 ; 12.463       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|pixel[2]                                                                                     ;
; 12.247 ; 12.463       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|pixel[3]                                                                                     ;
; 12.247 ; 12.463       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|pixel[4]                                                                                     ;
; 12.247 ; 12.463       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|pixel[7]                                                                                     ;
; 12.247 ; 12.463       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|pixel[8]                                                                                     ;
; 12.247 ; 12.463       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|pixel[9]                                                                                     ;
; 12.247 ; 12.463       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|vcount[0]                                                                                    ;
; 12.247 ; 12.463       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|vcount[4]                                                                                    ;
; 12.247 ; 12.463       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|vcount[8]                                                                                    ;
; 12.247 ; 12.463       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|vcount[9]                                                                                    ;
; 12.248 ; 12.464       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|barcolor[1]                                                                                  ;
; 12.248 ; 12.464       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|barcolor[3]                                                                                  ;
; 12.248 ; 12.464       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|barcolor[6]                                                                                  ;
; 12.248 ; 12.464       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|barcolor[9]                                                                                  ;
; 12.248 ; 12.464       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|col_number[0]                                                                                ;
; 12.248 ; 12.464       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|hcount[0]                                                                                    ;
; 12.248 ; 12.464       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|hcount[10]                                                                                   ;
; 12.248 ; 12.464       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|hcount[11]                                                                                   ;
; 12.248 ; 12.464       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|hcount[12]                                                                                   ;
; 12.248 ; 12.464       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|hcount[13]                                                                                   ;
; 12.248 ; 12.464       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|hcount[1]                                                                                    ;
; 12.248 ; 12.464       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|hcount[2]                                                                                    ;
; 12.248 ; 12.464       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|hcount[3]                                                                                    ;
; 12.248 ; 12.464       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|hcount[4]                                                                                    ;
; 12.248 ; 12.464       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|hcount[5]                                                                                    ;
; 12.248 ; 12.464       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|hcount[6]                                                                                    ;
; 12.248 ; 12.464       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|hcount[7]                                                                                    ;
; 12.248 ; 12.464       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|hcount[8]                                                                                    ;
; 12.248 ; 12.464       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|hcount[9]                                                                                    ;
; 12.248 ; 12.464       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|hsync                                                                                        ;
; 12.248 ; 12.464       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|pixel[0]                                                                                     ;
; 12.248 ; 12.464       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|pixel[5]                                                                                     ;
; 12.248 ; 12.464       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|pixel[6]                                                                                     ;
; 12.248 ; 12.464       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|row_number[0]                                                                                ;
; 12.248 ; 12.464       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|row_number[1]                                                                                ;
; 12.248 ; 12.464       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|row_number[2]                                                                                ;
; 12.248 ; 12.464       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|row_number[3]                                                                                ;
; 12.248 ; 12.464       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|row_number[4]                                                                                ;
; 12.248 ; 12.464       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|row_number[5]                                                                                ;
; 12.248 ; 12.464       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|row_number[6]                                                                                ;
; 12.248 ; 12.464       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|row_number[7]                                                                                ;
; 12.248 ; 12.464       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|row_number[8]                                                                                ;
; 12.248 ; 12.464       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|vcount[1]                                                                                    ;
; 12.248 ; 12.464       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|vcount[2]                                                                                    ;
; 12.248 ; 12.464       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|vcount[3]                                                                                    ;
; 12.248 ; 12.464       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|vcount[5]                                                                                    ;
; 12.248 ; 12.464       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|vcount[6]                                                                                    ;
; 12.248 ; 12.464       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|vcount[7]                                                                                    ;
; 12.248 ; 12.464       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|videoh                                                                                       ;
; 12.248 ; 12.464       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|videov                                                                                       ;
; 12.248 ; 12.464       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|vsync                                                                                        ;
; 12.255 ; 12.485       ; 0.230          ; Low Pulse Width  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[0]                          ;
; 12.255 ; 12.485       ; 0.230          ; Low Pulse Width  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[1]                          ;
; 12.255 ; 12.485       ; 0.230          ; Low Pulse Width  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[2]                          ;
; 12.255 ; 12.485       ; 0.230          ; Low Pulse Width  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[3]                          ;
; 12.255 ; 12.485       ; 0.230          ; Low Pulse Width  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[4]                          ;
; 12.255 ; 12.485       ; 0.230          ; Low Pulse Width  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[5]                          ;
; 12.255 ; 12.485       ; 0.230          ; Low Pulse Width  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[6]                          ;
; 12.255 ; 12.485       ; 0.230          ; Low Pulse Width  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[7]                          ;
; 12.255 ; 12.485       ; 0.230          ; Low Pulse Width  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[8]                          ;
; 12.257 ; 12.487       ; 0.230          ; Low Pulse Width  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 12.274 ; 12.504       ; 0.230          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 12.277 ; 12.507       ; 0.230          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[0]                          ;
; 12.277 ; 12.507       ; 0.230          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[1]                          ;
; 12.277 ; 12.507       ; 0.230          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[2]                          ;
; 12.277 ; 12.507       ; 0.230          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[3]                          ;
; 12.277 ; 12.507       ; 0.230          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[4]                          ;
; 12.277 ; 12.507       ; 0.230          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[5]                          ;
; 12.277 ; 12.507       ; 0.230          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[6]                          ;
; 12.277 ; 12.507       ; 0.230          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[7]                          ;
+--------+--------------+----------------+------------------+------------------------------------------------------+------------+----------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                      ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+
; FP1       ; CLOCK_50   ; 5.032 ; 5.527 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; HSYNC     ; CLOCK_50   ; 5.511 ; 5.517 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; BRIGHT    ; CLOCK_50   ; 4.057 ; 4.626 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; DIFFB     ; CLOCK_50   ; 4.510 ; 5.060 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; DIFFG     ; CLOCK_50   ; 5.350 ; 5.812 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; DIFFR     ; CLOCK_50   ; 4.652 ; 5.208 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; FP1       ; CLOCK_50   ; 3.355 ; 3.857 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; FP2       ; CLOCK_50   ; 2.788 ; 3.333 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; FP3       ; CLOCK_50   ; 4.037 ; 4.530 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; FP4       ; CLOCK_50   ; 4.004 ; 4.523 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; FP5       ; CLOCK_50   ; 4.748 ; 5.240 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; VSYNC     ; CLOCK_50   ; 1.542 ; 1.622 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; FP0       ; CLOCK_50   ; 6.419 ; 7.046 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-----------+------------+--------+--------+------------+------------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                      ;
+-----------+------------+--------+--------+------------+------------------------------------------------------+
; FP1       ; CLOCK_50   ; -3.082 ; -3.536 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; HSYNC     ; CLOCK_50   ; -1.612 ; -1.659 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; BRIGHT    ; CLOCK_50   ; -2.372 ; -2.875 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; DIFFB     ; CLOCK_50   ; -1.986 ; -2.316 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; DIFFG     ; CLOCK_50   ; -2.301 ; -2.650 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; DIFFR     ; CLOCK_50   ; -2.164 ; -2.545 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; FP1       ; CLOCK_50   ; -2.086 ; -2.573 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; FP2       ; CLOCK_50   ; -2.045 ; -2.585 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; FP3       ; CLOCK_50   ; -2.736 ; -3.222 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; FP4       ; CLOCK_50   ; -2.018 ; -2.531 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; FP5       ; CLOCK_50   ; -2.046 ; -2.551 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; VSYNC     ; CLOCK_50   ; -0.350 ; -0.426 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; FP0       ; CLOCK_50   ; -4.186 ; -4.748 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                      ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                      ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+
; VGAB0     ; CLOCK_50   ; 8.178 ; 9.070 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
; VGAB1     ; CLOCK_50   ; 5.475 ; 5.539 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
; VGAB2     ; CLOCK_50   ; 5.651 ; 5.766 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
; VGAG0     ; CLOCK_50   ; 6.061 ; 6.229 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
; VGAG1     ; CLOCK_50   ; 5.755 ; 5.865 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
; VGAG2     ; CLOCK_50   ; 6.456 ; 6.605 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
; VGAHS     ; CLOCK_50   ; 4.763 ; 4.848 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
; VGAR0     ; CLOCK_50   ; 5.273 ; 5.528 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
; VGAR1     ; CLOCK_50   ; 5.981 ; 6.106 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
; VGAR2     ; CLOCK_50   ; 5.005 ; 5.260 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
; VGAVS     ; CLOCK_50   ; 4.656 ; 4.745 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                              ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                      ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+
; VGAB0     ; CLOCK_50   ; 7.316 ; 8.244 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
; VGAB1     ; CLOCK_50   ; 4.812 ; 4.892 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
; VGAB2     ; CLOCK_50   ; 4.479 ; 4.605 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
; VGAG0     ; CLOCK_50   ; 5.084 ; 5.226 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
; VGAG1     ; CLOCK_50   ; 5.109 ; 5.197 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
; VGAG2     ; CLOCK_50   ; 5.838 ; 6.003 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
; VGAHS     ; CLOCK_50   ; 4.228 ; 4.313 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
; VGAR0     ; CLOCK_50   ; 4.481 ; 4.682 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
; VGAR1     ; CLOCK_50   ; 5.324 ; 5.441 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
; VGAR2     ; CLOCK_50   ; 4.404 ; 4.634 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
; VGAVS     ; CLOCK_50   ; 4.125 ; 4.213 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                          ;
+------------+-----------------+------------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                           ; Note ;
+------------+-----------------+------------------------------------------------------+------+
; 79.54 MHz  ; 79.54 MHz       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 136.11 MHz ; 136.11 MHz      ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;      ;
; 215.15 MHz ; 215.15 MHz      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;      ;
+------------+-----------------+------------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                            ;
+------------------------------------------------------+--------+---------------+
; Clock                                                ; Slack  ; End Point TNS ;
+------------------------------------------------------+--------+---------------+
; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 1.383  ; 0.000         ;
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 4.082  ; 0.000         ;
; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 12.427 ; 0.000         ;
+------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                            ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.225 ; 0.000         ;
; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.312 ; 0.000         ;
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.313 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


+------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                                        ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 5.840 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


+------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                                         ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.773 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                              ;
+------------------------------------------------------+--------+---------------+
; Clock                                                ; Slack  ; End Point TNS ;
+------------------------------------------------------+--------+---------------+
; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 4.106  ; 0.000         ;
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 4.113  ; 0.000         ;
; CLOCK_50                                             ; 9.817  ; 0.000         ;
; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 12.244 ; 0.000         ;
+------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'pll_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                   ;
+-------+-----------------------------------+---------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                           ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+---------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 1.383 ; adc:inst2|pixel_adc[3]            ; genlock:inst4|pixel_d[7]_OTERM25_OTERM61_OTERM111 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.079     ; 7.263      ;
; 1.384 ; adc:inst2|pixel_adc[3]            ; genlock:inst4|pixel_d[7]_OTERM25_OTERM61_OTERM115 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.079     ; 7.262      ;
; 1.396 ; adc:inst2|pixel_adc[3]            ; genlock:inst4|pixel_d[7]_OTERM25_OTERM61_OTERM113 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.079     ; 7.250      ;
; 1.480 ; adc:inst2|pixel_adc[4]            ; genlock:inst4|pixel_d[7]_OTERM25_OTERM61_OTERM111 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.079     ; 7.166      ;
; 1.481 ; adc:inst2|pixel_adc[4]            ; genlock:inst4|pixel_d[7]_OTERM25_OTERM61_OTERM115 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.079     ; 7.165      ;
; 1.493 ; adc:inst2|pixel_adc[4]            ; genlock:inst4|pixel_d[7]_OTERM25_OTERM61_OTERM113 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.079     ; 7.153      ;
; 1.512 ; adc:inst2|pixel_adc[3]            ; genlock:inst4|pixel_d[3]_OTERM35_OTERM81_OTERM167 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.060     ; 7.153      ;
; 1.514 ; adc:inst2|pixel_adc[3]            ; genlock:inst4|pixel_d[3]_OTERM35_OTERM83_OTERM139 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.060     ; 7.151      ;
; 1.607 ; adc:inst2|pixel_adc[5]            ; genlock:inst4|pixel_d[7]_OTERM25_OTERM61_OTERM111 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.079     ; 7.039      ;
; 1.608 ; adc:inst2|pixel_adc[5]            ; genlock:inst4|pixel_d[7]_OTERM25_OTERM61_OTERM115 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.079     ; 7.038      ;
; 1.609 ; adc:inst2|pixel_adc[4]            ; genlock:inst4|pixel_d[3]_OTERM35_OTERM81_OTERM167 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.060     ; 7.056      ;
; 1.611 ; adc:inst2|pixel_adc[4]            ; genlock:inst4|pixel_d[3]_OTERM35_OTERM83_OTERM139 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.060     ; 7.054      ;
; 1.620 ; adc:inst2|pixel_adc[5]            ; genlock:inst4|pixel_d[7]_OTERM25_OTERM61_OTERM113 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.079     ; 7.026      ;
; 1.642 ; adc:inst2|pixel_adc[3]            ; genlock:inst4|pixel_d[2]_OTERM31_OTERM85_OTERM161 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.082     ; 7.001      ;
; 1.642 ; adc:inst2|pixel_adc[3]            ; genlock:inst4|pixel_d[0]_OTERM27_OTERM93_OTERM131 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.082     ; 7.001      ;
; 1.656 ; adc:inst2|pixel_adc[3]            ; genlock:inst4|pixel_d[2]_OTERM31_OTERM87_OTERM119 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.082     ; 6.987      ;
; 1.677 ; adc:inst2|pixel_adc[3]            ; genlock:inst4|pixel_d[7]_OTERM25_OTERM59          ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.079     ; 6.969      ;
; 1.678 ; adc:inst2|pixel_adc[3]            ; genlock:inst4|pixel_d[6]_OTERM43_OTERM71_OTERM177 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.079     ; 6.968      ;
; 1.692 ; genlock:inst4|aqua[8]             ; genlock:inst4|pixel_d[7]_OTERM25_OTERM61_OTERM111 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.075     ; 6.958      ;
; 1.693 ; genlock:inst4|aqua[8]             ; genlock:inst4|pixel_d[7]_OTERM25_OTERM61_OTERM115 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.075     ; 6.957      ;
; 1.697 ; genlock:inst4|aqua[3]             ; genlock:inst4|pixel_d[7]_OTERM25_OTERM61_OTERM111 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.079     ; 6.949      ;
; 1.698 ; genlock:inst4|aqua[3]             ; genlock:inst4|pixel_d[7]_OTERM25_OTERM61_OTERM115 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.079     ; 6.948      ;
; 1.705 ; genlock:inst4|aqua[8]             ; genlock:inst4|pixel_d[7]_OTERM25_OTERM61_OTERM113 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.075     ; 6.945      ;
; 1.710 ; genlock:inst4|aqua[3]             ; genlock:inst4|pixel_d[7]_OTERM25_OTERM61_OTERM113 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.079     ; 6.936      ;
; 1.736 ; adc:inst2|pixel_adc[5]            ; genlock:inst4|pixel_d[3]_OTERM35_OTERM81_OTERM167 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.060     ; 6.929      ;
; 1.738 ; adc:inst2|pixel_adc[5]            ; genlock:inst4|pixel_d[3]_OTERM35_OTERM83_OTERM139 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.060     ; 6.927      ;
; 1.739 ; adc:inst2|pixel_adc[4]            ; genlock:inst4|pixel_d[2]_OTERM31_OTERM85_OTERM161 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.082     ; 6.904      ;
; 1.739 ; adc:inst2|pixel_adc[4]            ; genlock:inst4|pixel_d[0]_OTERM27_OTERM93_OTERM131 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.082     ; 6.904      ;
; 1.753 ; adc:inst2|pixel_adc[4]            ; genlock:inst4|pixel_d[2]_OTERM31_OTERM87_OTERM119 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.082     ; 6.890      ;
; 1.774 ; adc:inst2|pixel_adc[4]            ; genlock:inst4|pixel_d[7]_OTERM25_OTERM59          ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.079     ; 6.872      ;
; 1.775 ; adc:inst2|pixel_adc[4]            ; genlock:inst4|pixel_d[6]_OTERM43_OTERM71_OTERM177 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.079     ; 6.871      ;
; 1.796 ; genlock:inst4|aqua[0]             ; genlock:inst4|pixel_d[7]_OTERM25_OTERM61_OTERM111 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.075     ; 6.854      ;
; 1.797 ; genlock:inst4|aqua[0]             ; genlock:inst4|pixel_d[7]_OTERM25_OTERM61_OTERM115 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.075     ; 6.853      ;
; 1.809 ; genlock:inst4|aqua[0]             ; genlock:inst4|pixel_d[7]_OTERM25_OTERM61_OTERM113 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.075     ; 6.841      ;
; 1.819 ; adc:inst2|pixel_adc[3]            ; genlock:inst4|pixel_d[4]_OTERM55                  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.060     ; 6.846      ;
; 1.821 ; genlock:inst4|aqua[8]             ; genlock:inst4|pixel_d[3]_OTERM35_OTERM81_OTERM167 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.056     ; 6.848      ;
; 1.823 ; genlock:inst4|aqua[8]             ; genlock:inst4|pixel_d[3]_OTERM35_OTERM83_OTERM139 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.056     ; 6.846      ;
; 1.826 ; genlock:inst4|aqua[3]             ; genlock:inst4|pixel_d[3]_OTERM35_OTERM81_OTERM167 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.060     ; 6.839      ;
; 1.828 ; genlock:inst4|aqua[3]             ; genlock:inst4|pixel_d[3]_OTERM35_OTERM83_OTERM139 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.060     ; 6.837      ;
; 1.848 ; genlock:inst4|\process_d:pixel[2] ; genlock:inst4|pixel_d[7]_OTERM25_OTERM61_OTERM111 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.075     ; 6.802      ;
; 1.849 ; genlock:inst4|\process_d:pixel[2] ; genlock:inst4|pixel_d[7]_OTERM25_OTERM61_OTERM115 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.075     ; 6.801      ;
; 1.859 ; adc:inst2|pixel_adc[3]            ; genlock:inst4|pixel_d[1]_OTERM53_OTERM105         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.081     ; 6.785      ;
; 1.861 ; adc:inst2|pixel_adc[3]            ; genlock:inst4|pixel_d[0]_OTERM27_OTERM91_OTERM157 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.081     ; 6.783      ;
; 1.861 ; genlock:inst4|\process_d:pixel[2] ; genlock:inst4|pixel_d[7]_OTERM25_OTERM61_OTERM113 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.075     ; 6.789      ;
; 1.866 ; adc:inst2|pixel_adc[5]            ; genlock:inst4|pixel_d[2]_OTERM31_OTERM85_OTERM161 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.082     ; 6.777      ;
; 1.866 ; adc:inst2|pixel_adc[5]            ; genlock:inst4|pixel_d[0]_OTERM27_OTERM93_OTERM131 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.082     ; 6.777      ;
; 1.880 ; adc:inst2|pixel_adc[5]            ; genlock:inst4|pixel_d[2]_OTERM31_OTERM87_OTERM119 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.082     ; 6.763      ;
; 1.901 ; adc:inst2|pixel_adc[5]            ; genlock:inst4|pixel_d[7]_OTERM25_OTERM59          ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.079     ; 6.745      ;
; 1.902 ; adc:inst2|pixel_adc[5]            ; genlock:inst4|pixel_d[6]_OTERM43_OTERM71_OTERM177 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.079     ; 6.744      ;
; 1.916 ; adc:inst2|pixel_adc[4]            ; genlock:inst4|pixel_d[4]_OTERM55                  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.060     ; 6.749      ;
; 1.925 ; genlock:inst4|aqua[0]             ; genlock:inst4|pixel_d[3]_OTERM35_OTERM81_OTERM167 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.056     ; 6.744      ;
; 1.927 ; genlock:inst4|aqua[0]             ; genlock:inst4|pixel_d[3]_OTERM35_OTERM83_OTERM139 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.056     ; 6.742      ;
; 1.951 ; genlock:inst4|aqua[8]             ; genlock:inst4|pixel_d[2]_OTERM31_OTERM85_OTERM161 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.078     ; 6.696      ;
; 1.951 ; genlock:inst4|aqua[8]             ; genlock:inst4|pixel_d[0]_OTERM27_OTERM93_OTERM131 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.078     ; 6.696      ;
; 1.954 ; adc:inst2|pixel_adc[3]            ; genlock:inst4|pixel_d[8]_OTERM47_OTERM67_OTERM127 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.057     ; 6.714      ;
; 1.954 ; adc:inst2|pixel_adc[3]            ; genlock:inst4|pixel_d[6]_OTERM43_OTERM73_OTERM147 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.057     ; 6.714      ;
; 1.956 ; adc:inst2|pixel_adc[4]            ; genlock:inst4|pixel_d[1]_OTERM53_OTERM105         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.081     ; 6.688      ;
; 1.956 ; genlock:inst4|aqua[3]             ; genlock:inst4|pixel_d[2]_OTERM31_OTERM85_OTERM161 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.082     ; 6.687      ;
; 1.956 ; genlock:inst4|aqua[3]             ; genlock:inst4|pixel_d[0]_OTERM27_OTERM93_OTERM131 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.082     ; 6.687      ;
; 1.958 ; adc:inst2|pixel_adc[4]            ; genlock:inst4|pixel_d[0]_OTERM27_OTERM91_OTERM157 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.081     ; 6.686      ;
; 1.965 ; genlock:inst4|aqua[8]             ; genlock:inst4|pixel_d[2]_OTERM31_OTERM87_OTERM119 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.078     ; 6.682      ;
; 1.970 ; genlock:inst4|aqua[3]             ; genlock:inst4|pixel_d[2]_OTERM31_OTERM87_OTERM119 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.082     ; 6.673      ;
; 1.977 ; genlock:inst4|\process_d:pixel[2] ; genlock:inst4|pixel_d[3]_OTERM35_OTERM81_OTERM167 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.056     ; 6.692      ;
; 1.979 ; adc:inst2|pixel_adc[3]            ; genlock:inst4|pixel_d[8]_OTERM47_OTERM65_OTERM181 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.057     ; 6.689      ;
; 1.979 ; genlock:inst4|\process_d:pixel[2] ; genlock:inst4|pixel_d[3]_OTERM35_OTERM83_OTERM139 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.056     ; 6.690      ;
; 1.986 ; genlock:inst4|aqua[8]             ; genlock:inst4|pixel_d[7]_OTERM25_OTERM59          ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.075     ; 6.664      ;
; 1.987 ; genlock:inst4|aqua[8]             ; genlock:inst4|pixel_d[6]_OTERM43_OTERM71_OTERM177 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.075     ; 6.663      ;
; 1.991 ; genlock:inst4|aqua[3]             ; genlock:inst4|pixel_d[7]_OTERM25_OTERM59          ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.079     ; 6.655      ;
; 1.992 ; genlock:inst4|aqua[3]             ; genlock:inst4|pixel_d[6]_OTERM43_OTERM71_OTERM177 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.079     ; 6.654      ;
; 2.033 ; adc:inst2|pixel_adc[3]            ; genlock:inst4|pixel_d[4]_OTERM57_OTERM97          ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.058     ; 6.634      ;
; 2.043 ; adc:inst2|pixel_adc[5]            ; genlock:inst4|pixel_d[4]_OTERM55                  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.060     ; 6.622      ;
; 2.051 ; adc:inst2|pixel_adc[4]            ; genlock:inst4|pixel_d[8]_OTERM47_OTERM67_OTERM127 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.057     ; 6.617      ;
; 2.051 ; adc:inst2|pixel_adc[4]            ; genlock:inst4|pixel_d[6]_OTERM43_OTERM73_OTERM147 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.057     ; 6.617      ;
; 2.055 ; genlock:inst4|aqua[0]             ; genlock:inst4|pixel_d[2]_OTERM31_OTERM85_OTERM161 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.078     ; 6.592      ;
; 2.055 ; genlock:inst4|aqua[0]             ; genlock:inst4|pixel_d[0]_OTERM27_OTERM93_OTERM131 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.078     ; 6.592      ;
; 2.069 ; genlock:inst4|aqua[0]             ; genlock:inst4|pixel_d[2]_OTERM31_OTERM87_OTERM119 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.078     ; 6.578      ;
; 2.076 ; adc:inst2|pixel_adc[4]            ; genlock:inst4|pixel_d[8]_OTERM47_OTERM65_OTERM181 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.057     ; 6.592      ;
; 2.083 ; adc:inst2|pixel_adc[5]            ; genlock:inst4|pixel_d[1]_OTERM53_OTERM105         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.081     ; 6.561      ;
; 2.085 ; adc:inst2|pixel_adc[5]            ; genlock:inst4|pixel_d[0]_OTERM27_OTERM91_OTERM157 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.081     ; 6.559      ;
; 2.090 ; genlock:inst4|aqua[0]             ; genlock:inst4|pixel_d[7]_OTERM25_OTERM59          ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.075     ; 6.560      ;
; 2.091 ; genlock:inst4|aqua[0]             ; genlock:inst4|pixel_d[6]_OTERM43_OTERM71_OTERM177 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.075     ; 6.559      ;
; 2.107 ; genlock:inst4|\process_d:pixel[2] ; genlock:inst4|pixel_d[2]_OTERM31_OTERM85_OTERM161 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.078     ; 6.540      ;
; 2.107 ; genlock:inst4|\process_d:pixel[2] ; genlock:inst4|pixel_d[0]_OTERM27_OTERM93_OTERM131 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.078     ; 6.540      ;
; 2.121 ; genlock:inst4|\process_d:pixel[2] ; genlock:inst4|pixel_d[2]_OTERM31_OTERM87_OTERM119 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.078     ; 6.526      ;
; 2.130 ; adc:inst2|pixel_adc[4]            ; genlock:inst4|pixel_d[4]_OTERM57_OTERM97          ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.058     ; 6.537      ;
; 2.142 ; genlock:inst4|\process_d:pixel[2] ; genlock:inst4|pixel_d[7]_OTERM25_OTERM59          ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.075     ; 6.508      ;
; 2.143 ; genlock:inst4|\process_d:pixel[2] ; genlock:inst4|pixel_d[6]_OTERM43_OTERM71_OTERM177 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.075     ; 6.507      ;
; 2.166 ; sdram:inst1|SdrRoutineSeq[4]      ; sdram:inst1|SdrAddress[17]                        ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.070     ; 6.489      ;
; 2.166 ; sdram:inst1|SdrRoutineSeq[4]      ; sdram:inst1|SdrAddress[16]                        ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.070     ; 6.489      ;
; 2.166 ; sdram:inst1|SdrRoutineSeq[4]      ; sdram:inst1|SdrAddress[14]                        ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.070     ; 6.489      ;
; 2.166 ; sdram:inst1|SdrRoutineSeq[4]      ; sdram:inst1|SdrAddress[12]                        ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.070     ; 6.489      ;
; 2.166 ; sdram:inst1|SdrRoutineSeq[4]      ; sdram:inst1|SdrAddress[11]                        ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.070     ; 6.489      ;
; 2.168 ; genlock:inst4|aqua[8]             ; genlock:inst4|pixel_d[1]_OTERM53_OTERM105         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.077     ; 6.480      ;
; 2.170 ; genlock:inst4|aqua[8]             ; genlock:inst4|pixel_d[0]_OTERM27_OTERM91_OTERM157 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.077     ; 6.478      ;
; 2.171 ; adc:inst2|pixel_adc[3]            ; genlock:inst4|pixel_d[5]_OTERM39_OTERM77_OTERM123 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.058     ; 6.496      ;
; 2.173 ; genlock:inst4|aqua[3]             ; genlock:inst4|pixel_d[1]_OTERM53_OTERM105         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.081     ; 6.471      ;
; 2.175 ; genlock:inst4|aqua[3]             ; genlock:inst4|pixel_d[0]_OTERM27_OTERM91_OTERM157 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.081     ; 6.469      ;
; 2.178 ; adc:inst2|pixel_adc[5]            ; genlock:inst4|pixel_d[8]_OTERM47_OTERM67_OTERM127 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.057     ; 6.490      ;
; 2.178 ; adc:inst2|pixel_adc[5]            ; genlock:inst4|pixel_d[6]_OTERM43_OTERM73_OTERM147 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.057     ; 6.490      ;
; 2.195 ; adc:inst2|pixel_adc[3]            ; genlock:inst4|pixel_d[5]_OTERM39_OTERM75_OTERM171 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.058     ; 6.472      ;
+-------+-----------------------------------+---------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                               ;
+-------+------------------------------------------------+--------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                          ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+--------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 4.082 ; input_detect:input_detect|\horizontal:hpeak[1] ; input_detect:input_detect|\horizontal:hcount[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 4.588      ;
; 4.082 ; input_detect:input_detect|\horizontal:hpeak[1] ; input_detect:input_detect|\horizontal:hcount[1]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 4.588      ;
; 4.082 ; input_detect:input_detect|\horizontal:hpeak[1] ; input_detect:input_detect|\horizontal:hcount[2]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 4.588      ;
; 4.082 ; input_detect:input_detect|\horizontal:hpeak[1] ; input_detect:input_detect|\horizontal:hcount[3]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 4.588      ;
; 4.082 ; input_detect:input_detect|\horizontal:hpeak[1] ; input_detect:input_detect|\horizontal:hcount[4]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 4.588      ;
; 4.082 ; input_detect:input_detect|\horizontal:hpeak[1] ; input_detect:input_detect|\horizontal:hcount[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 4.588      ;
; 4.082 ; input_detect:input_detect|\horizontal:hpeak[1] ; input_detect:input_detect|\horizontal:hcount[6]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 4.588      ;
; 4.082 ; input_detect:input_detect|\horizontal:hpeak[1] ; input_detect:input_detect|\horizontal:hcount[7]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 4.588      ;
; 4.082 ; input_detect:input_detect|\horizontal:hpeak[1] ; input_detect:input_detect|\horizontal:hcount[8]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 4.588      ;
; 4.082 ; input_detect:input_detect|\horizontal:hpeak[1] ; input_detect:input_detect|\horizontal:hcount[9]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 4.588      ;
; 4.082 ; input_detect:input_detect|\horizontal:hpeak[1] ; input_detect:input_detect|\horizontal:hcount[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 4.588      ;
; 4.091 ; input_detect:input_detect|\horizontal:hpeak[1] ; input_detect:input_detect|\horizontal:hcount[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 4.581      ;
; 4.091 ; input_detect:input_detect|\horizontal:hpeak[1] ; input_detect:input_detect|\horizontal:hcount[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 4.581      ;
; 4.091 ; input_detect:input_detect|\horizontal:hpeak[1] ; input_detect:input_detect|\horizontal:hcount[12] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 4.581      ;
; 4.091 ; input_detect:input_detect|\horizontal:hpeak[1] ; input_detect:input_detect|\horizontal:hcount[13] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 4.581      ;
; 4.091 ; input_detect:input_detect|\horizontal:hpeak[1] ; input_detect:input_detect|\horizontal:hcount[14] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 4.581      ;
; 4.091 ; input_detect:input_detect|\horizontal:hpeak[1] ; input_detect:input_detect|\horizontal:hcount[15] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 4.581      ;
; 4.091 ; input_detect:input_detect|\horizontal:hpeak[1] ; input_detect:input_detect|\horizontal:hcount[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 4.581      ;
; 4.091 ; input_detect:input_detect|\horizontal:hpeak[1] ; input_detect:input_detect|\horizontal:hcount[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 4.581      ;
; 4.091 ; input_detect:input_detect|\horizontal:hpeak[1] ; input_detect:input_detect|\horizontal:hcount[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 4.581      ;
; 4.091 ; input_detect:input_detect|\horizontal:hpeak[1] ; input_detect:input_detect|\horizontal:hcount[19] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 4.581      ;
; 4.091 ; input_detect:input_detect|\horizontal:hpeak[1] ; input_detect:input_detect|\horizontal:hcount[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 4.581      ;
; 4.142 ; input_detect:input_detect|\horizontal:hpeak[0] ; input_detect:input_detect|\horizontal:hcount[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 4.528      ;
; 4.142 ; input_detect:input_detect|\horizontal:hpeak[0] ; input_detect:input_detect|\horizontal:hcount[1]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 4.528      ;
; 4.142 ; input_detect:input_detect|\horizontal:hpeak[0] ; input_detect:input_detect|\horizontal:hcount[2]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 4.528      ;
; 4.142 ; input_detect:input_detect|\horizontal:hpeak[0] ; input_detect:input_detect|\horizontal:hcount[3]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 4.528      ;
; 4.142 ; input_detect:input_detect|\horizontal:hpeak[0] ; input_detect:input_detect|\horizontal:hcount[4]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 4.528      ;
; 4.142 ; input_detect:input_detect|\horizontal:hpeak[0] ; input_detect:input_detect|\horizontal:hcount[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 4.528      ;
; 4.142 ; input_detect:input_detect|\horizontal:hpeak[0] ; input_detect:input_detect|\horizontal:hcount[6]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 4.528      ;
; 4.142 ; input_detect:input_detect|\horizontal:hpeak[0] ; input_detect:input_detect|\horizontal:hcount[7]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 4.528      ;
; 4.142 ; input_detect:input_detect|\horizontal:hpeak[0] ; input_detect:input_detect|\horizontal:hcount[8]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 4.528      ;
; 4.142 ; input_detect:input_detect|\horizontal:hpeak[0] ; input_detect:input_detect|\horizontal:hcount[9]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 4.528      ;
; 4.142 ; input_detect:input_detect|\horizontal:hpeak[0] ; input_detect:input_detect|\horizontal:hcount[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 4.528      ;
; 4.151 ; input_detect:input_detect|\horizontal:hpeak[0] ; input_detect:input_detect|\horizontal:hcount[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 4.521      ;
; 4.151 ; input_detect:input_detect|\horizontal:hpeak[0] ; input_detect:input_detect|\horizontal:hcount[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 4.521      ;
; 4.151 ; input_detect:input_detect|\horizontal:hpeak[0] ; input_detect:input_detect|\horizontal:hcount[12] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 4.521      ;
; 4.151 ; input_detect:input_detect|\horizontal:hpeak[0] ; input_detect:input_detect|\horizontal:hcount[13] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 4.521      ;
; 4.151 ; input_detect:input_detect|\horizontal:hpeak[0] ; input_detect:input_detect|\horizontal:hcount[14] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 4.521      ;
; 4.151 ; input_detect:input_detect|\horizontal:hpeak[0] ; input_detect:input_detect|\horizontal:hcount[15] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 4.521      ;
; 4.151 ; input_detect:input_detect|\horizontal:hpeak[0] ; input_detect:input_detect|\horizontal:hcount[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 4.521      ;
; 4.151 ; input_detect:input_detect|\horizontal:hpeak[0] ; input_detect:input_detect|\horizontal:hcount[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 4.521      ;
; 4.151 ; input_detect:input_detect|\horizontal:hpeak[0] ; input_detect:input_detect|\horizontal:hcount[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 4.521      ;
; 4.151 ; input_detect:input_detect|\horizontal:hpeak[0] ; input_detect:input_detect|\horizontal:hcount[19] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 4.521      ;
; 4.151 ; input_detect:input_detect|\horizontal:hpeak[0] ; input_detect:input_detect|\horizontal:hcount[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 4.521      ;
; 4.224 ; HSYNC                                          ; input_detect:input_detect|\horizontal:hcount[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 2.900      ; 5.401      ;
; 4.224 ; HSYNC                                          ; input_detect:input_detect|\horizontal:hcount[1]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 2.900      ; 5.401      ;
; 4.224 ; HSYNC                                          ; input_detect:input_detect|\horizontal:hcount[2]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 2.900      ; 5.401      ;
; 4.224 ; HSYNC                                          ; input_detect:input_detect|\horizontal:hcount[3]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 2.900      ; 5.401      ;
; 4.224 ; HSYNC                                          ; input_detect:input_detect|\horizontal:hcount[4]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 2.900      ; 5.401      ;
; 4.224 ; HSYNC                                          ; input_detect:input_detect|\horizontal:hcount[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 2.900      ; 5.401      ;
; 4.224 ; HSYNC                                          ; input_detect:input_detect|\horizontal:hcount[6]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 2.900      ; 5.401      ;
; 4.224 ; HSYNC                                          ; input_detect:input_detect|\horizontal:hcount[7]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 2.900      ; 5.401      ;
; 4.224 ; HSYNC                                          ; input_detect:input_detect|\horizontal:hcount[8]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 2.900      ; 5.401      ;
; 4.224 ; HSYNC                                          ; input_detect:input_detect|\horizontal:hcount[9]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 2.900      ; 5.401      ;
; 4.224 ; HSYNC                                          ; input_detect:input_detect|\horizontal:hcount[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 2.900      ; 5.401      ;
; 4.233 ; HSYNC                                          ; input_detect:input_detect|\horizontal:hcount[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 2.902      ; 5.394      ;
; 4.233 ; HSYNC                                          ; input_detect:input_detect|\horizontal:hcount[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 2.902      ; 5.394      ;
; 4.233 ; HSYNC                                          ; input_detect:input_detect|\horizontal:hcount[12] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 2.902      ; 5.394      ;
; 4.233 ; HSYNC                                          ; input_detect:input_detect|\horizontal:hcount[13] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 2.902      ; 5.394      ;
; 4.233 ; HSYNC                                          ; input_detect:input_detect|\horizontal:hcount[14] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 2.902      ; 5.394      ;
; 4.233 ; HSYNC                                          ; input_detect:input_detect|\horizontal:hcount[15] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 2.902      ; 5.394      ;
; 4.233 ; HSYNC                                          ; input_detect:input_detect|\horizontal:hcount[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 2.902      ; 5.394      ;
; 4.233 ; HSYNC                                          ; input_detect:input_detect|\horizontal:hcount[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 2.902      ; 5.394      ;
; 4.233 ; HSYNC                                          ; input_detect:input_detect|\horizontal:hcount[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 2.902      ; 5.394      ;
; 4.233 ; HSYNC                                          ; input_detect:input_detect|\horizontal:hcount[19] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 2.902      ; 5.394      ;
; 4.233 ; HSYNC                                          ; input_detect:input_detect|\horizontal:hcount[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 2.902      ; 5.394      ;
; 4.426 ; FP1                                            ; input_detect:input_detect|\horizontal:hcount[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 2.900      ; 5.199      ;
; 4.426 ; FP1                                            ; input_detect:input_detect|\horizontal:hcount[1]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 2.900      ; 5.199      ;
; 4.426 ; FP1                                            ; input_detect:input_detect|\horizontal:hcount[2]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 2.900      ; 5.199      ;
; 4.426 ; FP1                                            ; input_detect:input_detect|\horizontal:hcount[3]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 2.900      ; 5.199      ;
; 4.426 ; FP1                                            ; input_detect:input_detect|\horizontal:hcount[4]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 2.900      ; 5.199      ;
; 4.426 ; FP1                                            ; input_detect:input_detect|\horizontal:hcount[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 2.900      ; 5.199      ;
; 4.426 ; FP1                                            ; input_detect:input_detect|\horizontal:hcount[6]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 2.900      ; 5.199      ;
; 4.426 ; FP1                                            ; input_detect:input_detect|\horizontal:hcount[7]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 2.900      ; 5.199      ;
; 4.426 ; FP1                                            ; input_detect:input_detect|\horizontal:hcount[8]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 2.900      ; 5.199      ;
; 4.426 ; FP1                                            ; input_detect:input_detect|\horizontal:hcount[9]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 2.900      ; 5.199      ;
; 4.426 ; FP1                                            ; input_detect:input_detect|\horizontal:hcount[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 2.900      ; 5.199      ;
; 4.435 ; FP1                                            ; input_detect:input_detect|\horizontal:hcount[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 2.902      ; 5.192      ;
; 4.435 ; FP1                                            ; input_detect:input_detect|\horizontal:hcount[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 2.902      ; 5.192      ;
; 4.435 ; FP1                                            ; input_detect:input_detect|\horizontal:hcount[12] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 2.902      ; 5.192      ;
; 4.435 ; FP1                                            ; input_detect:input_detect|\horizontal:hcount[13] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 2.902      ; 5.192      ;
; 4.435 ; FP1                                            ; input_detect:input_detect|\horizontal:hcount[14] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 2.902      ; 5.192      ;
; 4.435 ; FP1                                            ; input_detect:input_detect|\horizontal:hcount[15] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 2.902      ; 5.192      ;
; 4.435 ; FP1                                            ; input_detect:input_detect|\horizontal:hcount[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 2.902      ; 5.192      ;
; 4.435 ; FP1                                            ; input_detect:input_detect|\horizontal:hcount[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 2.902      ; 5.192      ;
; 4.435 ; FP1                                            ; input_detect:input_detect|\horizontal:hcount[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 2.902      ; 5.192      ;
; 4.435 ; FP1                                            ; input_detect:input_detect|\horizontal:hcount[19] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 2.902      ; 5.192      ;
; 4.435 ; FP1                                            ; input_detect:input_detect|\horizontal:hcount[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 2.902      ; 5.192      ;
; 4.530 ; input_detect:input_detect|\horizontal:hpeak[2] ; input_detect:input_detect|\horizontal:hcount[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 4.140      ;
; 4.530 ; input_detect:input_detect|\horizontal:hpeak[2] ; input_detect:input_detect|\horizontal:hcount[1]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 4.140      ;
; 4.530 ; input_detect:input_detect|\horizontal:hpeak[2] ; input_detect:input_detect|\horizontal:hcount[2]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 4.140      ;
; 4.530 ; input_detect:input_detect|\horizontal:hpeak[2] ; input_detect:input_detect|\horizontal:hcount[3]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 4.140      ;
; 4.530 ; input_detect:input_detect|\horizontal:hpeak[2] ; input_detect:input_detect|\horizontal:hcount[4]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 4.140      ;
; 4.530 ; input_detect:input_detect|\horizontal:hpeak[2] ; input_detect:input_detect|\horizontal:hcount[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 4.140      ;
; 4.530 ; input_detect:input_detect|\horizontal:hpeak[2] ; input_detect:input_detect|\horizontal:hcount[6]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 4.140      ;
; 4.530 ; input_detect:input_detect|\horizontal:hpeak[2] ; input_detect:input_detect|\horizontal:hcount[7]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 4.140      ;
; 4.530 ; input_detect:input_detect|\horizontal:hpeak[2] ; input_detect:input_detect|\horizontal:hcount[8]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 4.140      ;
; 4.530 ; input_detect:input_detect|\horizontal:hpeak[2] ; input_detect:input_detect|\horizontal:hcount[9]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 4.140      ;
; 4.530 ; input_detect:input_detect|\horizontal:hpeak[2] ; input_detect:input_detect|\horizontal:hcount[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 4.140      ;
; 4.532 ; input_detect:input_detect|\horizontal:hpeak[2] ; input_detect:input_detect|\horizontal:hcount[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 4.140      ;
+-------+------------------------------------------------+--------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'pll_svga|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                  ;
+--------+--------------------------+--------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 12.427 ; vgaout:inst|barcolor[2]  ; VGAB0                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -3.026     ; 7.527      ;
; 12.662 ; vgaout:inst|pixel[2]     ; VGAB0                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -3.026     ; 7.292      ;
; 14.402 ; vgaout:inst|pixel[7]     ; VGAG2                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -3.026     ; 5.552      ;
; 14.411 ; vgaout:inst|barcolor[7]  ; VGAG2                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -3.026     ; 5.543      ;
; 14.712 ; vgaout:inst|barcolor[5]  ; VGAG0                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -3.026     ; 5.242      ;
; 14.843 ; vgaout:inst|barcolor[9]  ; VGAR1                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -3.026     ; 5.111      ;
; 14.903 ; vgaout:inst|pixel[9]     ; VGAR1                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -3.026     ; 5.051      ;
; 15.024 ; vgaout:inst|barcolor[6]  ; VGAG1                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -3.026     ; 4.930      ;
; 15.093 ; vgaout:inst|pixel[5]     ; VGAG0                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -3.026     ; 4.861      ;
; 15.100 ; vgaout:inst|pixel[6]     ; VGAG1                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -3.026     ; 4.854      ;
; 15.121 ; vgaout:inst|pixel[4]     ; VGAB2                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -3.026     ; 4.833      ;
; 15.291 ; vgaout:inst|pixel[3]     ; VGAB1                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -3.026     ; 4.663      ;
; 15.381 ; vgaout:inst|barcolor[3]  ; VGAB1                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -3.026     ; 4.573      ;
; 15.391 ; vgaout:inst|pixel[8]     ; VGAR0                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -3.026     ; 4.563      ;
; 15.639 ; vgaout:inst|pixel[10]    ; VGAR2                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -3.026     ; 4.315      ;
; 15.651 ; vgaout:inst|barcolor[10] ; VGAR2                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -3.026     ; 4.303      ;
; 15.655 ; vgaout:inst|barcolor[4]  ; VGAB2                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -3.026     ; 4.299      ;
; 15.659 ; vgaout:inst|barcolor[8]  ; VGAR0                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -3.026     ; 4.295      ;
; 15.951 ; vgaout:inst|barcolor[1]  ; VGAHS                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -3.021     ; 4.008      ;
; 16.039 ; vgaout:inst|pixel[0]     ; VGAVS                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -3.030     ; 3.911      ;
; 16.394 ; vgaout:inst|hcount[4]    ; vgaout:inst|barcolor[4]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.051     ; 8.550      ;
; 16.434 ; vgaout:inst|hcount[10]   ; vgaout:inst|barcolor[4]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.051     ; 8.510      ;
; 16.480 ; vgaout:inst|hcount[4]    ; vgaout:inst|barcolor[2]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.051     ; 8.464      ;
; 16.492 ; vgaout:inst|hcount[6]    ; vgaout:inst|barcolor[4]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.051     ; 8.452      ;
; 16.504 ; vgaout:inst|hcount[9]    ; vgaout:inst|barcolor[4]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.051     ; 8.440      ;
; 16.520 ; vgaout:inst|hcount[10]   ; vgaout:inst|barcolor[2]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.051     ; 8.424      ;
; 16.578 ; vgaout:inst|hcount[6]    ; vgaout:inst|barcolor[2]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.051     ; 8.366      ;
; 16.587 ; vgaout:inst|hcount[5]    ; vgaout:inst|barcolor[4]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.051     ; 8.357      ;
; 16.590 ; vgaout:inst|hcount[9]    ; vgaout:inst|barcolor[2]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.051     ; 8.354      ;
; 16.600 ; vgaout:inst|hcount[4]    ; vgaout:inst|barcolor[3]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.051     ; 8.344      ;
; 16.610 ; vgaout:inst|hcount[2]    ; vgaout:inst|barcolor[4]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.051     ; 8.334      ;
; 16.633 ; vgaout:inst|hcount[11]   ; vgaout:inst|barcolor[4]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.051     ; 8.311      ;
; 16.636 ; vgaout:inst|hcount[1]    ; vgaout:inst|barcolor[4]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.051     ; 8.308      ;
; 16.640 ; vgaout:inst|hcount[10]   ; vgaout:inst|barcolor[3]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.051     ; 8.304      ;
; 16.649 ; vgaout:inst|hcount[7]    ; vgaout:inst|barcolor[4]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.051     ; 8.295      ;
; 16.658 ; vgaout:inst|hcount[3]    ; vgaout:inst|barcolor[4]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.051     ; 8.286      ;
; 16.668 ; vgaout:inst|hcount[12]   ; vgaout:inst|barcolor[4]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.051     ; 8.276      ;
; 16.673 ; vgaout:inst|hcount[5]    ; vgaout:inst|barcolor[2]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.051     ; 8.271      ;
; 16.696 ; vgaout:inst|hcount[2]    ; vgaout:inst|barcolor[2]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.051     ; 8.248      ;
; 16.698 ; vgaout:inst|hcount[6]    ; vgaout:inst|barcolor[3]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.051     ; 8.246      ;
; 16.710 ; vgaout:inst|hcount[9]    ; vgaout:inst|barcolor[3]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.051     ; 8.234      ;
; 16.719 ; vgaout:inst|hcount[11]   ; vgaout:inst|barcolor[2]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.051     ; 8.225      ;
; 16.722 ; vgaout:inst|hcount[1]    ; vgaout:inst|barcolor[2]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.051     ; 8.222      ;
; 16.727 ; vgaout:inst|hcount[8]    ; vgaout:inst|barcolor[4]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.051     ; 8.217      ;
; 16.735 ; vgaout:inst|hcount[7]    ; vgaout:inst|barcolor[2]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.051     ; 8.209      ;
; 16.744 ; vgaout:inst|hcount[3]    ; vgaout:inst|barcolor[2]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.051     ; 8.200      ;
; 16.754 ; vgaout:inst|hcount[12]   ; vgaout:inst|barcolor[2]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.051     ; 8.190      ;
; 16.793 ; vgaout:inst|hcount[5]    ; vgaout:inst|barcolor[3]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.051     ; 8.151      ;
; 16.813 ; vgaout:inst|hcount[8]    ; vgaout:inst|barcolor[2]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.051     ; 8.131      ;
; 16.816 ; vgaout:inst|hcount[2]    ; vgaout:inst|barcolor[3]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.051     ; 8.128      ;
; 16.839 ; vgaout:inst|hcount[11]   ; vgaout:inst|barcolor[3]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.051     ; 8.105      ;
; 16.842 ; vgaout:inst|hcount[1]    ; vgaout:inst|barcolor[3]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.051     ; 8.102      ;
; 16.855 ; vgaout:inst|hcount[7]    ; vgaout:inst|barcolor[3]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.051     ; 8.089      ;
; 16.864 ; vgaout:inst|hcount[3]    ; vgaout:inst|barcolor[3]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.051     ; 8.080      ;
; 16.874 ; vgaout:inst|hcount[12]   ; vgaout:inst|barcolor[3]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.051     ; 8.070      ;
; 16.875 ; vgaout:inst|hcount[4]    ; vgaout:inst|barcolor[8]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.051     ; 8.069      ;
; 16.915 ; vgaout:inst|hcount[10]   ; vgaout:inst|barcolor[8]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.051     ; 8.029      ;
; 16.933 ; vgaout:inst|hcount[8]    ; vgaout:inst|barcolor[3]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.051     ; 8.011      ;
; 16.938 ; vgaout:inst|hcount[13]   ; vgaout:inst|barcolor[4]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.051     ; 8.006      ;
; 16.939 ; vgaout:inst|hcount[0]    ; vgaout:inst|barcolor[4]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.051     ; 8.005      ;
; 16.973 ; vgaout:inst|hcount[6]    ; vgaout:inst|barcolor[8]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.051     ; 7.971      ;
; 16.985 ; vgaout:inst|hcount[9]    ; vgaout:inst|barcolor[8]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.051     ; 7.959      ;
; 17.024 ; vgaout:inst|hcount[13]   ; vgaout:inst|barcolor[2]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.051     ; 7.920      ;
; 17.025 ; vgaout:inst|hcount[0]    ; vgaout:inst|barcolor[2]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.051     ; 7.919      ;
; 17.068 ; vgaout:inst|hcount[5]    ; vgaout:inst|barcolor[8]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.051     ; 7.876      ;
; 17.091 ; vgaout:inst|hcount[2]    ; vgaout:inst|barcolor[8]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.051     ; 7.853      ;
; 17.114 ; vgaout:inst|hcount[11]   ; vgaout:inst|barcolor[8]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.051     ; 7.830      ;
; 17.117 ; vgaout:inst|hcount[1]    ; vgaout:inst|barcolor[8]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.051     ; 7.827      ;
; 17.130 ; vgaout:inst|hcount[7]    ; vgaout:inst|barcolor[8]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.051     ; 7.814      ;
; 17.139 ; vgaout:inst|hcount[3]    ; vgaout:inst|barcolor[8]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.051     ; 7.805      ;
; 17.144 ; vgaout:inst|hcount[13]   ; vgaout:inst|barcolor[3]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.051     ; 7.800      ;
; 17.145 ; vgaout:inst|hcount[0]    ; vgaout:inst|barcolor[3]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.051     ; 7.799      ;
; 17.147 ; vgaout:inst|hcount[4]    ; vgaout:inst|barcolor[5]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.051     ; 7.797      ;
; 17.149 ; vgaout:inst|hcount[12]   ; vgaout:inst|barcolor[8]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.051     ; 7.795      ;
; 17.160 ; vgaout:inst|hcount[4]    ; vgaout:inst|barcolor[10] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.051     ; 7.784      ;
; 17.187 ; vgaout:inst|hcount[10]   ; vgaout:inst|barcolor[5]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.051     ; 7.757      ;
; 17.200 ; vgaout:inst|hcount[10]   ; vgaout:inst|barcolor[10] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.051     ; 7.744      ;
; 17.208 ; vgaout:inst|hcount[8]    ; vgaout:inst|barcolor[8]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.051     ; 7.736      ;
; 17.245 ; vgaout:inst|hcount[6]    ; vgaout:inst|barcolor[5]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.051     ; 7.699      ;
; 17.249 ; vgaout:inst|hcount[4]    ; vgaout:inst|barcolor[6]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.051     ; 7.695      ;
; 17.257 ; vgaout:inst|hcount[9]    ; vgaout:inst|barcolor[5]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.051     ; 7.687      ;
; 17.258 ; vgaout:inst|hcount[6]    ; vgaout:inst|barcolor[10] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.051     ; 7.686      ;
; 17.270 ; vgaout:inst|hcount[9]    ; vgaout:inst|barcolor[10] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.051     ; 7.674      ;
; 17.289 ; vgaout:inst|hcount[10]   ; vgaout:inst|barcolor[6]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.051     ; 7.655      ;
; 17.340 ; vgaout:inst|hcount[5]    ; vgaout:inst|barcolor[5]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.051     ; 7.604      ;
; 17.347 ; vgaout:inst|hcount[6]    ; vgaout:inst|barcolor[6]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.051     ; 7.597      ;
; 17.353 ; vgaout:inst|hcount[5]    ; vgaout:inst|barcolor[10] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.051     ; 7.591      ;
; 17.359 ; vgaout:inst|hcount[9]    ; vgaout:inst|barcolor[6]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.051     ; 7.585      ;
; 17.363 ; vgaout:inst|hcount[2]    ; vgaout:inst|barcolor[5]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.051     ; 7.581      ;
; 17.376 ; vgaout:inst|hcount[2]    ; vgaout:inst|barcolor[10] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.051     ; 7.568      ;
; 17.386 ; vgaout:inst|hcount[11]   ; vgaout:inst|barcolor[5]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.051     ; 7.558      ;
; 17.389 ; vgaout:inst|hcount[1]    ; vgaout:inst|barcolor[5]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.051     ; 7.555      ;
; 17.399 ; vgaout:inst|hcount[11]   ; vgaout:inst|barcolor[10] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.051     ; 7.545      ;
; 17.402 ; vgaout:inst|hcount[7]    ; vgaout:inst|barcolor[5]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.051     ; 7.542      ;
; 17.402 ; vgaout:inst|hcount[1]    ; vgaout:inst|barcolor[10] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.051     ; 7.542      ;
; 17.411 ; vgaout:inst|hcount[3]    ; vgaout:inst|barcolor[5]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.051     ; 7.533      ;
; 17.415 ; vgaout:inst|hcount[7]    ; vgaout:inst|barcolor[10] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.051     ; 7.529      ;
; 17.419 ; vgaout:inst|hcount[13]   ; vgaout:inst|barcolor[8]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.051     ; 7.525      ;
; 17.420 ; vgaout:inst|hcount[0]    ; vgaout:inst|barcolor[8]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.051     ; 7.524      ;
; 17.421 ; vgaout:inst|hcount[12]   ; vgaout:inst|barcolor[5]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.051     ; 7.523      ;
+--------+--------------------------+--------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'pll_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                                                                                   ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                                  ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 0.225 ; sdram:inst1|pixelOut[5]                   ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.345      ; 0.739      ;
; 0.227 ; sdram:inst1|pixelOut[0]                   ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.345      ; 0.741      ;
; 0.291 ; genlock:inst4|col_number[4]               ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a7~porta_address_reg0 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.336      ; 0.796      ;
; 0.295 ; genlock:inst4|col_number[1]               ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_address_reg0 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.337      ; 0.801      ;
; 0.298 ; genlock:inst4|col_number[3]               ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a7~porta_address_reg0 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.336      ; 0.803      ;
; 0.303 ; sdram:inst1|colLoadNr[0]                  ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_address_reg0 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.339      ; 0.811      ;
; 0.305 ; sdram:inst1|pixelOut[7]                   ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.345      ; 0.819      ;
; 0.306 ; sdram:inst1|colLoadNr[5]                  ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_address_reg0 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.339      ; 0.814      ;
; 0.308 ; sdram:inst1|colLoadNr[2]                  ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_address_reg0 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.339      ; 0.816      ;
; 0.310 ; sdram:inst1|pixelOut[4]                   ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.345      ; 0.824      ;
; 0.312 ; sdram:inst1|SdrLdq                        ; sdram:inst1|SdrLdq                                                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; sdram:inst1|colLoadNr[4]                  ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_address_reg0 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.339      ; 0.820      ;
; 0.312 ; sdram:inst1|SdrRoutine.SdrRoutine_Null    ; sdram:inst1|SdrRoutine.SdrRoutine_Null                                                                   ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; sdram:inst1|SdrRoutine.SdrRoutine_LoadRow ; sdram:inst1|SdrRoutine.SdrRoutine_LoadRow                                                                ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; sdram:inst1|SdrRoutine.SdrRoutine_Idle    ; sdram:inst1|SdrRoutine.SdrRoutine_Idle                                                                   ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; sdram:inst1|SdrRoutine.SdrRoutine_Init    ; sdram:inst1|SdrRoutine.SdrRoutine_Init                                                                   ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vgaout:inst|load_req                      ; vgaout:inst|load_req                                                                                     ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; adc:inst2|\channel_green0:green_adc[3]    ; adc:inst2|\channel_green0:green_adc[3]                                                                   ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; adc:inst2|\channel_green0:green_adc[6]    ; adc:inst2|\channel_green0:green_adc[6]                                                                   ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; adc:inst2|\channel_red0:red_adc[1]        ; adc:inst2|\channel_red0:red_adc[1]                                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; adc:inst2|\channel_red0:red_adc[3]        ; adc:inst2|\channel_red0:red_adc[3]                                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; adc:inst2|\channel_red0:red_adc[6]        ; adc:inst2|\channel_red0:red_adc[6]                                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; adc:inst2|\channel_red0:red_adc[2]        ; adc:inst2|\channel_red0:red_adc[2]                                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; adc:inst2|\channel_red0:red_adc[4]        ; adc:inst2|\channel_red0:red_adc[4]                                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; adc:inst2|\channel_red0:red_adc[0]        ; adc:inst2|\channel_red0:red_adc[0]                                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; counter:inst3|\count:bitcount[1]          ; counter:inst3|\count:bitcount[1]                                                                         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; counter:inst3|\count:bitcount[2]          ; counter:inst3|\count:bitcount[2]                                                                         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; adc:inst2|\channel_green0:green_adc[1]    ; adc:inst2|\channel_green0:green_adc[1]                                                                   ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; adc:inst2|\channel_green0:green_adc[0]    ; adc:inst2|\channel_green0:green_adc[0]                                                                   ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; adc:inst2|\channel_green0:green_adc[4]    ; adc:inst2|\channel_green0:green_adc[4]                                                                   ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; adc:inst2|\channel_green0:green_adc[5]    ; adc:inst2|\channel_green0:green_adc[5]                                                                   ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; adc:inst2|\channel_green0:green_adc[2]    ; adc:inst2|\channel_green0:green_adc[2]                                                                   ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; adc:inst2|\channel_red0:red_adc[5]        ; adc:inst2|\channel_red0:red_adc[5]                                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; adc:inst2|\channel_blue0:blue_adc[4]      ; adc:inst2|\channel_blue0:blue_adc[4]                                                                     ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; adc:inst2|\channel_blue0:blue_adc[5]      ; adc:inst2|\channel_blue0:blue_adc[5]                                                                     ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.511      ;
; 0.313 ; sdram:inst1|SdrBa1                        ; sdram:inst1|SdrBa1                                                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; genlock:inst4|top_border[1]               ; genlock:inst4|top_border[1]                                                                              ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; sdram:inst1|colLoadNr[9]                  ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_address_reg0 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.339      ; 0.821      ;
; 0.313 ; genlock:inst4|artifact_mode               ; genlock:inst4|artifact_mode                                                                              ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; adc:inst2|\channel_blue0:blue_adc[6]      ; adc:inst2|\channel_blue0:blue_adc[6]                                                                     ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; adc:inst2|\channel_blue0:blue_adc[3]      ; adc:inst2|\channel_blue0:blue_adc[3]                                                                     ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; adc:inst2|\channel_blue0:blue_adc[1]      ; adc:inst2|\channel_blue0:blue_adc[1]                                                                     ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; adc:inst2|\channel_blue0:blue_adc[2]      ; adc:inst2|\channel_blue0:blue_adc[2]                                                                     ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; adc:inst2|\channel_blue0:blue_adc[0]      ; adc:inst2|\channel_blue0:blue_adc[0]                                                                     ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.511      ;
; 0.314 ; genlock:inst4|col_number[9]               ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a7~porta_address_reg0 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.336      ; 0.819      ;
; 0.317 ; sdram:inst1|colLoadNr[7]                  ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_address_reg0 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.339      ; 0.825      ;
; 0.319 ; sdram:inst1|pixelOut[1]                   ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.345      ; 0.833      ;
; 0.320 ; counter:inst3|\count:bitcount[0]          ; counter:inst3|\count:bitcount[0]                                                                         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.519      ;
; 0.320 ; genlock:inst4|column[0]                   ; genlock:inst4|column[0]                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.519      ;
; 0.321 ; genlock:inst4|col_number[0]               ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a7~porta_address_reg0 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.338      ; 0.828      ;
; 0.321 ; genlock:inst4|vcount[0]                   ; genlock:inst4|vcount[0]                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.519      ;
; 0.321 ; sdram:inst1|SdrAddress[0]                 ; sdram:inst1|SdrAddress[0]                                                                                ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.519      ;
; 0.321 ; sdram:inst1|pixelOut[6]                   ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.345      ; 0.835      ;
; 0.326 ; genlock:inst4|col_number[7]               ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a7~porta_address_reg0 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.336      ; 0.831      ;
; 0.328 ; genlock:inst4|col_number[0]               ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_address_reg0 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.339      ; 0.836      ;
; 0.328 ; sdram:inst1|pixelOut[2]                   ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.345      ; 0.842      ;
; 0.328 ; sdram:inst1|pixelOut[8]                   ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.345      ; 0.842      ;
; 0.331 ; sdram:inst1|colLoadNr[3]                  ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_address_reg0 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.339      ; 0.839      ;
; 0.335 ; sdram:inst1|colLoadNr[6]                  ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_address_reg0 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.339      ; 0.843      ;
; 0.338 ; genlock:inst4|col_number[9]               ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_address_reg0 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.337      ; 0.844      ;
; 0.338 ; sdram:inst1|colLoadNr[8]                  ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_address_reg0 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.339      ; 0.846      ;
; 0.344 ; sdram:inst1|pixelOut[3]                   ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.345      ; 0.858      ;
; 0.346 ; sdram:inst1|colLoadNr[1]                  ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_address_reg0 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.339      ; 0.854      ;
; 0.349 ; sdram:inst1|colStoreNr[9]                 ; sdram:inst1|colStoreNr[9]                                                                                ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.547      ;
; 0.349 ; sdram:inst1|colLoadNr[9]                  ; sdram:inst1|colLoadNr[9]                                                                                 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.547      ;
; 0.355 ; genlock:inst4|column[11]                  ; genlock:inst4|column[11]                                                                                 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.553      ;
; 0.373 ; genlock:inst4|hcount[3]                   ; genlock:inst4|\process_d:p_pixel[2]                                                                      ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.571      ;
; 0.377 ; genlock:inst4|col_number[6]               ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_address_reg0 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.337      ; 0.883      ;
; 0.390 ; sdram:inst1|colStoreNr[0]                 ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.271      ; 0.830      ;
; 0.396 ; sdram:inst1|colStoreNr[1]                 ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.271      ; 0.836      ;
; 0.408 ; sdram:inst1|colStoreNr[1]                 ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a7~portb_address_reg0 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.270      ; 0.847      ;
; 0.432 ; sdram:inst1|curRow[2]                     ; sdram:inst1|SdrAddress[11]                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.631      ;
; 0.433 ; sdram:inst1|curRow[7]                     ; sdram:inst1|SdrAddress[16]                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.632      ;
; 0.434 ; sdram:inst1|curRow[9]                     ; sdram:inst1|SdrAddress[18]                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.633      ;
; 0.437 ; counter:inst3|\count:bitcount[0]          ; counter:inst3|q[0]                                                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.636      ;
; 0.475 ; sdram:inst1|wren_sdr                      ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_we_reg       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.341      ; 0.985      ;
; 0.482 ; sdram:inst1|refreshDelayCounter[23]       ; sdram:inst1|refreshDelayCounter[23]                                                                      ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.681      ;
; 0.485 ; sdram:inst1|SdrAddress[1]                 ; sdram:inst1|SdrAdr[1]                                                                                    ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.683      ;
; 0.486 ; sdram:inst1|SdrAddress[0]                 ; sdram:inst1|SdrAdr[0]                                                                                    ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.684      ;
; 0.487 ; genlock:inst4|column[9]                   ; genlock:inst4|col_number[9]                                                                              ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.685      ;
; 0.490 ; genlock:inst4|\process_d:pixel[1]         ; genlock:inst4|\process_d:pixel[2]                                                                        ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.688      ;
; 0.491 ; sdram:inst1|refreshDelayCounter[11]       ; sdram:inst1|refreshDelayCounter[11]                                                                      ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.690      ;
; 0.492 ; sdram:inst1|refreshDelayCounter[1]        ; sdram:inst1|refreshDelayCounter[1]                                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.691      ;
; 0.493 ; sdram:inst1|refreshDelayCounter[2]        ; sdram:inst1|refreshDelayCounter[2]                                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.692      ;
; 0.494 ; sdram:inst1|refreshDelayCounter[18]       ; sdram:inst1|refreshDelayCounter[18]                                                                      ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.693      ;
; 0.494 ; sdram:inst1|refreshDelayCounter[13]       ; sdram:inst1|refreshDelayCounter[13]                                                                      ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.693      ;
; 0.495 ; sdram:inst1|refreshDelayCounter[12]       ; sdram:inst1|refreshDelayCounter[12]                                                                      ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.694      ;
; 0.496 ; sdram:inst1|refreshDelayCounter[14]       ; sdram:inst1|refreshDelayCounter[14]                                                                      ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.695      ;
; 0.497 ; genlock:inst4|col_number[2]               ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_address_reg0 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.337      ; 1.003      ;
; 0.497 ; sdram:inst1|refreshDelayCounter[6]        ; sdram:inst1|refreshDelayCounter[6]                                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.696      ;
; 0.498 ; counter:inst3|\count:bitcount[1]          ; counter:inst3|\count:bitcount[2]                                                                         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.697      ;
; 0.501 ; genlock:inst4|hcount[2]                   ; genlock:inst4|hcount[2]                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.699      ;
; 0.507 ; counter:inst3|\count:bitcount[0]          ; counter:inst3|\count:bitcount[2]                                                                         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.706      ;
; 0.509 ; counter:inst3|\count:bitcount[0]          ; counter:inst3|\count:bitcount[1]                                                                         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.708      ;
; 0.510 ; sdram:inst1|curRow[4]                     ; sdram:inst1|SdrAddress[13]                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.709      ;
; 0.511 ; genlock:inst4|column[10]                  ; genlock:inst4|column[10]                                                                                 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.709      ;
; 0.511 ; sdram:inst1|SdrRoutineSeq[1]              ; sdram:inst1|SdrRoutineSeq[1]                                                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.710      ;
; 0.512 ; genlock:inst4|vcount[11]                  ; genlock:inst4|vcount[11]                                                                                 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; genlock:inst4|vcount[4]                   ; genlock:inst4|vcount[4]                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; sdram:inst1|colLoadNr[3]                  ; sdram:inst1|colLoadNr[3]                                                                                 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.710      ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'pll_svga|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                   ;
+-------+---------------------------+----------------------------------------------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                                                                                                  ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+----------------------------------------------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 0.312 ; vgaout:inst|\bar:posy[2]  ; vgaout:inst|\bar:posy[2]                                                                                 ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vgaout:inst|\bar:posy[1]  ; vgaout:inst|\bar:posy[1]                                                                                 ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vgaout:inst|\bar:posy[0]  ; vgaout:inst|\bar:posy[0]                                                                                 ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vgaout:inst|vcount[0]     ; vgaout:inst|vcount[0]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vgaout:inst|vcount[1]     ; vgaout:inst|vcount[1]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vgaout:inst|vcount[2]     ; vgaout:inst|vcount[2]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vgaout:inst|vcount[3]     ; vgaout:inst|vcount[3]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vgaout:inst|vcount[4]     ; vgaout:inst|vcount[4]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vgaout:inst|vcount[5]     ; vgaout:inst|vcount[5]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vgaout:inst|vcount[6]     ; vgaout:inst|vcount[6]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vgaout:inst|vcount[7]     ; vgaout:inst|vcount[7]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vgaout:inst|vcount[8]     ; vgaout:inst|vcount[8]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vgaout:inst|vcount[9]     ; vgaout:inst|vcount[9]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vgaout:inst|\bar:posx[5]  ; vgaout:inst|\bar:posx[5]                                                                                 ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.313 ; vgaout:inst|\bar:posx[4]  ; vgaout:inst|\bar:posx[4]                                                                                 ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; vgaout:inst|\bar:posx[0]  ; vgaout:inst|\bar:posx[0]                                                                                 ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; vgaout:inst|\bar:posx[6]  ; vgaout:inst|\bar:posx[6]                                                                                 ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; vgaout:inst|\bar:posx[7]  ; vgaout:inst|\bar:posx[7]                                                                                 ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; vgaout:inst|\bar:posx[8]  ; vgaout:inst|\bar:posx[8]                                                                                 ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; vgaout:inst|\bar:posx[9]  ; vgaout:inst|\bar:posx[9]                                                                                 ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; vgaout:inst|\bar:posx[10] ; vgaout:inst|\bar:posx[10]                                                                                ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; vgaout:inst|\bar:posx[1]  ; vgaout:inst|\bar:posx[1]                                                                                 ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; vgaout:inst|\bar:posx[2]  ; vgaout:inst|\bar:posx[2]                                                                                 ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; vgaout:inst|\bar:posx[3]  ; vgaout:inst|\bar:posx[3]                                                                                 ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.346 ; vgaout:inst|hcount[13]    ; vgaout:inst|hcount[13]                                                                                   ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.545      ;
; 0.352 ; vgaout:inst|col_number[8] ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0 ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.277      ; 0.798      ;
; 0.356 ; vgaout:inst|col_number[9] ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0 ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.277      ; 0.802      ;
; 0.363 ; vgaout:inst|col_number[7] ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0 ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.277      ; 0.809      ;
; 0.370 ; vgaout:inst|col_number[1] ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0 ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.277      ; 0.816      ;
; 0.469 ; vgaout:inst|hsync         ; vgaout:inst|barcolor[1]                                                                                  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.667      ;
; 0.505 ; vgaout:inst|vcount[8]     ; vgaout:inst|row_number[7]                                                                                ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.704      ;
; 0.512 ; vgaout:inst|hcount[12]    ; vgaout:inst|hcount[12]                                                                                   ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; vgaout:inst|hcount[2]     ; vgaout:inst|hcount[2]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.711      ;
; 0.513 ; vgaout:inst|hcount[4]     ; vgaout:inst|hcount[4]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.712      ;
; 0.515 ; vgaout:inst|hcount[9]     ; vgaout:inst|hcount[9]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; vgaout:inst|hcount[7]     ; vgaout:inst|hcount[7]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.714      ;
; 0.516 ; vgaout:inst|hcount[8]     ; vgaout:inst|hcount[8]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.715      ;
; 0.517 ; vgaout:inst|hcount[6]     ; vgaout:inst|hcount[6]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.716      ;
; 0.530 ; vgaout:inst|hcount[1]     ; vgaout:inst|hcount[1]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.729      ;
; 0.530 ; vgaout:inst|hcount[0]     ; vgaout:inst|hcount[0]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.729      ;
; 0.531 ; vgaout:inst|hcount[3]     ; vgaout:inst|hcount[3]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.730      ;
; 0.534 ; vgaout:inst|vcount[6]     ; vgaout:inst|row_number[7]                                                                                ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.733      ;
; 0.553 ; vgaout:inst|vcount[7]     ; vgaout:inst|row_number[7]                                                                                ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.752      ;
; 0.593 ; vgaout:inst|col_number[0] ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0 ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.281      ; 1.043      ;
; 0.601 ; vgaout:inst|col_number[2] ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0 ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.277      ; 1.047      ;
; 0.603 ; vgaout:inst|col_number[4] ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0 ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.277      ; 1.049      ;
; 0.606 ; vgaout:inst|col_number[5] ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0 ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.277      ; 1.052      ;
; 0.613 ; vgaout:inst|col_number[6] ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0 ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.277      ; 1.059      ;
; 0.634 ; vgaout:inst|vcount[9]     ; vgaout:inst|row_number[7]                                                                                ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.833      ;
; 0.705 ; vgaout:inst|hcount[13]    ; vgaout:inst|col_number[0]                                                                                ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.904      ;
; 0.716 ; vgaout:inst|vcount[5]     ; vgaout:inst|vsync                                                                                        ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.915      ;
; 0.717 ; vgaout:inst|hcount[0]     ; vgaout:inst|col_number[0]                                                                                ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.916      ;
; 0.757 ; vgaout:inst|hcount[5]     ; vgaout:inst|hcount[6]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.956      ;
; 0.760 ; vgaout:inst|hcount[8]     ; vgaout:inst|hsync                                                                                        ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.958      ;
; 0.760 ; vgaout:inst|hcount[7]     ; vgaout:inst|hcount[8]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.959      ;
; 0.761 ; vgaout:inst|hcount[12]    ; vgaout:inst|hcount[13]                                                                                   ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.960      ;
; 0.761 ; vgaout:inst|hcount[2]     ; vgaout:inst|hcount[3]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.960      ;
; 0.763 ; vgaout:inst|hcount[0]     ; vgaout:inst|hcount[1]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.962      ;
; 0.765 ; vgaout:inst|hcount[8]     ; vgaout:inst|hcount[9]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.964      ;
; 0.766 ; vgaout:inst|hcount[6]     ; vgaout:inst|hcount[7]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.965      ;
; 0.768 ; vgaout:inst|hcount[10]    ; vgaout:inst|hcount[11]                                                                                   ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.967      ;
; 0.768 ; vgaout:inst|hcount[2]     ; vgaout:inst|hcount[4]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.967      ;
; 0.769 ; vgaout:inst|hcount[4]     ; vgaout:inst|hcount[6]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.968      ;
; 0.770 ; vgaout:inst|hcount[0]     ; vgaout:inst|hcount[2]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.969      ;
; 0.773 ; vgaout:inst|hcount[6]     ; vgaout:inst|hcount[8]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.972      ;
; 0.775 ; vgaout:inst|hcount[10]    ; vgaout:inst|hcount[12]                                                                                   ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.974      ;
; 0.775 ; vgaout:inst|hcount[1]     ; vgaout:inst|hcount[2]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.974      ;
; 0.776 ; vgaout:inst|hcount[3]     ; vgaout:inst|hcount[4]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.975      ;
; 0.781 ; vgaout:inst|hcount[5]     ; vgaout:inst|hcount[5]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.980      ;
; 0.792 ; vgaout:inst|vcount[9]     ; vgaout:inst|row_number[5]                                                                                ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.991      ;
; 0.793 ; vgaout:inst|vcount[9]     ; vgaout:inst|row_number[2]                                                                                ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.992      ;
; 0.797 ; vgaout:inst|vcount[9]     ; vgaout:inst|row_number[4]                                                                                ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.996      ;
; 0.799 ; vgaout:inst|vcount[9]     ; vgaout:inst|row_number[3]                                                                                ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.998      ;
; 0.800 ; vgaout:inst|vcount[9]     ; vgaout:inst|row_number[1]                                                                                ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.999      ;
; 0.801 ; vgaout:inst|vcount[9]     ; vgaout:inst|row_number[8]                                                                                ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.000      ;
; 0.801 ; vgaout:inst|vcount[9]     ; vgaout:inst|row_number[6]                                                                                ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.000      ;
; 0.801 ; vgaout:inst|vcount[9]     ; vgaout:inst|row_number[0]                                                                                ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.000      ;
; 0.823 ; vgaout:inst|vcount[2]     ; vgaout:inst|row_number[1]                                                                                ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.022      ;
; 0.831 ; vgaout:inst|hcount[9]     ; vgaout:inst|hsync                                                                                        ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.029      ;
; 0.833 ; vgaout:inst|col_number[3] ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0 ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.277      ; 1.279      ;
; 0.846 ; vgaout:inst|hcount[5]     ; vgaout:inst|hcount[7]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.045      ;
; 0.849 ; vgaout:inst|hcount[7]     ; vgaout:inst|hcount[9]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.048      ;
; 0.849 ; vgaout:inst|hcount[9]     ; vgaout:inst|hcount[11]                                                                                   ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.048      ;
; 0.853 ; vgaout:inst|hcount[5]     ; vgaout:inst|hcount[8]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.052      ;
; 0.856 ; vgaout:inst|hcount[9]     ; vgaout:inst|hcount[12]                                                                                   ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.055      ;
; 0.858 ; vgaout:inst|hcount[4]     ; vgaout:inst|hcount[7]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.057      ;
; 0.859 ; vgaout:inst|hcount[0]     ; vgaout:inst|hcount[3]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.058      ;
; 0.861 ; vgaout:inst|vcount[8]     ; vgaout:inst|row_number[5]                                                                                ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.060      ;
; 0.861 ; vgaout:inst|hcount[8]     ; vgaout:inst|hcount[11]                                                                                   ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.060      ;
; 0.862 ; vgaout:inst|hcount[6]     ; vgaout:inst|hcount[9]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.061      ;
; 0.863 ; vgaout:inst|vcount[8]     ; vgaout:inst|row_number[8]                                                                                ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.062      ;
; 0.864 ; vgaout:inst|vsync         ; vgaout:inst|pixel[0]                                                                                     ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.065      ;
; 0.864 ; vgaout:inst|hcount[10]    ; vgaout:inst|hcount[13]                                                                                   ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.063      ;
; 0.864 ; vgaout:inst|hcount[2]     ; vgaout:inst|hcount[6]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.063      ;
; 0.864 ; vgaout:inst|hcount[1]     ; vgaout:inst|hcount[3]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.063      ;
; 0.865 ; vgaout:inst|vcount[8]     ; vgaout:inst|row_number[6]                                                                                ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.064      ;
; 0.865 ; vgaout:inst|hcount[4]     ; vgaout:inst|hcount[8]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.064      ;
; 0.866 ; vgaout:inst|hcount[0]     ; vgaout:inst|hcount[4]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.065      ;
; 0.868 ; vgaout:inst|hcount[8]     ; vgaout:inst|hcount[12]                                                                                   ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.067      ;
; 0.871 ; vgaout:inst|videov        ; vgaout:inst|barcolor[10]                                                                                 ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.053      ; 1.068      ;
+-------+---------------------------+----------------------------------------------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                  ;
+-------+--------------------------------------------------+--------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 0.313 ; input_detect:input_detect|video_active           ; input_detect:input_detect|video_active           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; input_detect:input_detect|\horizontal:horsync    ; input_detect:input_detect|\horizontal:horsync    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; input_detect:input_detect|\horizontal:hpeak[3]   ; input_detect:input_detect|\horizontal:hpeak[3]   ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.321 ; input_detect:input_detect|\horizontal:hpeak[0]   ; input_detect:input_detect|\horizontal:hpeak[0]   ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.519      ;
; 0.338 ; input_detect:input_detect|\horizontal:hcount[21] ; input_detect:input_detect|\horizontal:hcount[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.536      ;
; 0.494 ; input_detect:input_detect|\horizontal:hcount[8]  ; input_detect:input_detect|\horizontal:hcount[8]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.692      ;
; 0.494 ; input_detect:input_detect|\horizontal:hcount[10] ; input_detect:input_detect|\horizontal:hcount[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.692      ;
; 0.495 ; input_detect:input_detect|\horizontal:hcount[1]  ; input_detect:input_detect|\horizontal:hcount[1]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.693      ;
; 0.495 ; input_detect:input_detect|\horizontal:hcount[11] ; input_detect:input_detect|\horizontal:hcount[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.693      ;
; 0.496 ; input_detect:input_detect|\horizontal:hcount[6]  ; input_detect:input_detect|\horizontal:hcount[6]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.694      ;
; 0.496 ; input_detect:input_detect|\horizontal:hcount[9]  ; input_detect:input_detect|\horizontal:hcount[9]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.694      ;
; 0.497 ; input_detect:input_detect|\horizontal:hcount[7]  ; input_detect:input_detect|\horizontal:hcount[7]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.695      ;
; 0.497 ; input_detect:input_detect|\horizontal:hcount[13] ; input_detect:input_detect|\horizontal:hcount[13] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.695      ;
; 0.498 ; input_detect:input_detect|\horizontal:hcount[3]  ; input_detect:input_detect|\horizontal:hcount[3]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.696      ;
; 0.498 ; input_detect:input_detect|\horizontal:hcount[5]  ; input_detect:input_detect|\horizontal:hcount[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.696      ;
; 0.498 ; input_detect:input_detect|\horizontal:hcount[12] ; input_detect:input_detect|\horizontal:hcount[12] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.696      ;
; 0.499 ; input_detect:input_detect|\horizontal:hcount[4]  ; input_detect:input_detect|\horizontal:hcount[4]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.697      ;
; 0.500 ; input_detect:input_detect|\horizontal:hcount[2]  ; input_detect:input_detect|\horizontal:hcount[2]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.698      ;
; 0.501 ; input_detect:input_detect|\horizontal:hcount[14] ; input_detect:input_detect|\horizontal:hcount[14] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.699      ;
; 0.504 ; input_detect:input_detect|\horizontal:hcount[15] ; input_detect:input_detect|\horizontal:hcount[15] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.702      ;
; 0.504 ; input_detect:input_detect|\horizontal:hcount[16] ; input_detect:input_detect|\horizontal:hcount[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.702      ;
; 0.504 ; input_detect:input_detect|\horizontal:hcount[19] ; input_detect:input_detect|\horizontal:hcount[19] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.702      ;
; 0.507 ; input_detect:input_detect|\horizontal:hcount[18] ; input_detect:input_detect|\horizontal:hcount[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.705      ;
; 0.507 ; input_detect:input_detect|\horizontal:hcount[20] ; input_detect:input_detect|\horizontal:hcount[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.705      ;
; 0.511 ; input_detect:input_detect|\horizontal:hcount[0]  ; input_detect:input_detect|\horizontal:hcount[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.709      ;
; 0.513 ; input_detect:input_detect|\horizontal:hcount[17] ; input_detect:input_detect|\horizontal:hcount[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.711      ;
; 0.630 ; input_detect:input_detect|\horizontal:hcount[21] ; input_detect:input_detect|video_active           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.828      ;
; 0.739 ; input_detect:input_detect|\horizontal:hcount[1]  ; input_detect:input_detect|\horizontal:hcount[2]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.937      ;
; 0.740 ; input_detect:input_detect|\horizontal:hcount[11] ; input_detect:input_detect|\horizontal:hcount[12] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.938      ;
; 0.741 ; input_detect:input_detect|\horizontal:hcount[9]  ; input_detect:input_detect|\horizontal:hcount[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.939      ;
; 0.741 ; input_detect:input_detect|\horizontal:hcount[10] ; input_detect:input_detect|\horizontal:hcount[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.941      ;
; 0.742 ; input_detect:input_detect|\horizontal:hcount[7]  ; input_detect:input_detect|\horizontal:hcount[8]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.940      ;
; 0.742 ; input_detect:input_detect|\horizontal:hcount[13] ; input_detect:input_detect|\horizontal:hcount[14] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.940      ;
; 0.743 ; input_detect:input_detect|\horizontal:hcount[5]  ; input_detect:input_detect|\horizontal:hcount[6]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.941      ;
; 0.743 ; input_detect:input_detect|\horizontal:hcount[3]  ; input_detect:input_detect|\horizontal:hcount[4]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.941      ;
; 0.743 ; input_detect:input_detect|\horizontal:hcount[8]  ; input_detect:input_detect|\horizontal:hcount[9]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.941      ;
; 0.745 ; input_detect:input_detect|\horizontal:hcount[0]  ; input_detect:input_detect|\horizontal:hcount[1]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.943      ;
; 0.745 ; input_detect:input_detect|\horizontal:hcount[6]  ; input_detect:input_detect|\horizontal:hcount[7]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.943      ;
; 0.747 ; input_detect:input_detect|\horizontal:hcount[12] ; input_detect:input_detect|\horizontal:hcount[13] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.945      ;
; 0.748 ; input_detect:input_detect|\horizontal:hcount[4]  ; input_detect:input_detect|\horizontal:hcount[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.946      ;
; 0.748 ; input_detect:input_detect|\horizontal:hcount[10] ; input_detect:input_detect|\horizontal:hcount[12] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.948      ;
; 0.749 ; input_detect:input_detect|\horizontal:hcount[15] ; input_detect:input_detect|\horizontal:hcount[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.947      ;
; 0.749 ; input_detect:input_detect|\horizontal:hcount[19] ; input_detect:input_detect|\horizontal:hcount[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.947      ;
; 0.749 ; input_detect:input_detect|\horizontal:hcount[2]  ; input_detect:input_detect|\horizontal:hcount[3]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.947      ;
; 0.750 ; input_detect:input_detect|\horizontal:hcount[14] ; input_detect:input_detect|\horizontal:hcount[15] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.948      ;
; 0.750 ; input_detect:input_detect|\horizontal:hcount[8]  ; input_detect:input_detect|\horizontal:hcount[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.948      ;
; 0.752 ; input_detect:input_detect|\horizontal:hcount[0]  ; input_detect:input_detect|\horizontal:hcount[2]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.950      ;
; 0.752 ; input_detect:input_detect|\horizontal:hcount[6]  ; input_detect:input_detect|\horizontal:hcount[8]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.950      ;
; 0.753 ; input_detect:input_detect|\horizontal:hpeak[2]   ; input_detect:input_detect|\horizontal:hpeak[2]   ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.951      ;
; 0.753 ; input_detect:input_detect|\horizontal:hcount[16] ; input_detect:input_detect|\horizontal:hcount[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.951      ;
; 0.754 ; input_detect:input_detect|\horizontal:hcount[12] ; input_detect:input_detect|\horizontal:hcount[14] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.952      ;
; 0.755 ; input_detect:input_detect|\horizontal:hcount[4]  ; input_detect:input_detect|\horizontal:hcount[6]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.953      ;
; 0.756 ; input_detect:input_detect|\horizontal:hcount[20] ; input_detect:input_detect|\horizontal:hcount[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.954      ;
; 0.756 ; input_detect:input_detect|\horizontal:hcount[18] ; input_detect:input_detect|\horizontal:hcount[19] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.954      ;
; 0.756 ; input_detect:input_detect|\horizontal:hcount[2]  ; input_detect:input_detect|\horizontal:hcount[4]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.954      ;
; 0.757 ; input_detect:input_detect|\horizontal:hcount[17] ; input_detect:input_detect|\horizontal:hcount[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.955      ;
; 0.757 ; input_detect:input_detect|\horizontal:hcount[14] ; input_detect:input_detect|\horizontal:hcount[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.955      ;
; 0.760 ; input_detect:input_detect|\horizontal:hcount[16] ; input_detect:input_detect|\horizontal:hcount[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.958      ;
; 0.763 ; input_detect:input_detect|\horizontal:hcount[18] ; input_detect:input_detect|\horizontal:hcount[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.961      ;
; 0.828 ; input_detect:input_detect|\horizontal:hcount[9]  ; input_detect:input_detect|\horizontal:hcount[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.028      ;
; 0.828 ; input_detect:input_detect|\horizontal:hcount[1]  ; input_detect:input_detect|\horizontal:hcount[3]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.026      ;
; 0.829 ; input_detect:input_detect|\horizontal:hcount[11] ; input_detect:input_detect|\horizontal:hcount[13] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.027      ;
; 0.831 ; input_detect:input_detect|\horizontal:hcount[7]  ; input_detect:input_detect|\horizontal:hcount[9]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.029      ;
; 0.831 ; input_detect:input_detect|\horizontal:hcount[13] ; input_detect:input_detect|\horizontal:hcount[15] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.029      ;
; 0.832 ; input_detect:input_detect|\horizontal:hcount[5]  ; input_detect:input_detect|\horizontal:hcount[7]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.030      ;
; 0.832 ; input_detect:input_detect|\horizontal:hcount[3]  ; input_detect:input_detect|\horizontal:hcount[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.030      ;
; 0.835 ; input_detect:input_detect|\horizontal:hcount[9]  ; input_detect:input_detect|\horizontal:hcount[12] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.035      ;
; 0.835 ; input_detect:input_detect|\horizontal:hcount[1]  ; input_detect:input_detect|\horizontal:hcount[4]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.033      ;
; 0.836 ; input_detect:input_detect|\horizontal:hcount[11] ; input_detect:input_detect|\horizontal:hcount[14] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.034      ;
; 0.837 ; input_detect:input_detect|\horizontal:hcount[8]  ; input_detect:input_detect|\horizontal:hcount[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.037      ;
; 0.837 ; input_detect:input_detect|\horizontal:hcount[10] ; input_detect:input_detect|\horizontal:hcount[13] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.037      ;
; 0.838 ; input_detect:input_detect|\horizontal:hcount[7]  ; input_detect:input_detect|\horizontal:hcount[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.036      ;
; 0.838 ; input_detect:input_detect|\horizontal:hcount[15] ; input_detect:input_detect|\horizontal:hcount[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.036      ;
; 0.838 ; input_detect:input_detect|\horizontal:hcount[19] ; input_detect:input_detect|\horizontal:hcount[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.036      ;
; 0.838 ; input_detect:input_detect|\horizontal:hcount[13] ; input_detect:input_detect|\horizontal:hcount[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.036      ;
; 0.839 ; input_detect:input_detect|\horizontal:hcount[5]  ; input_detect:input_detect|\horizontal:hcount[8]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.037      ;
; 0.839 ; input_detect:input_detect|\horizontal:hcount[3]  ; input_detect:input_detect|\horizontal:hcount[6]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.037      ;
; 0.841 ; input_detect:input_detect|\horizontal:hcount[0]  ; input_detect:input_detect|\horizontal:hcount[3]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.039      ;
; 0.841 ; input_detect:input_detect|\horizontal:hcount[6]  ; input_detect:input_detect|\horizontal:hcount[9]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.039      ;
; 0.843 ; input_detect:input_detect|\horizontal:hcount[12] ; input_detect:input_detect|\horizontal:hcount[15] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.041      ;
; 0.844 ; input_detect:input_detect|\horizontal:hcount[4]  ; input_detect:input_detect|\horizontal:hcount[7]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.042      ;
; 0.844 ; input_detect:input_detect|\horizontal:hcount[8]  ; input_detect:input_detect|\horizontal:hcount[12] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.044      ;
; 0.844 ; input_detect:input_detect|\horizontal:hcount[10] ; input_detect:input_detect|\horizontal:hcount[14] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.044      ;
; 0.845 ; input_detect:input_detect|\horizontal:hcount[15] ; input_detect:input_detect|\horizontal:hcount[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.043      ;
; 0.845 ; input_detect:input_detect|\horizontal:hcount[2]  ; input_detect:input_detect|\horizontal:hcount[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.043      ;
; 0.846 ; input_detect:input_detect|\horizontal:hcount[17] ; input_detect:input_detect|\horizontal:hcount[19] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.044      ;
; 0.846 ; input_detect:input_detect|\horizontal:hcount[14] ; input_detect:input_detect|\horizontal:hcount[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.044      ;
; 0.848 ; input_detect:input_detect|\horizontal:hcount[0]  ; input_detect:input_detect|\horizontal:hcount[4]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.046      ;
; 0.848 ; input_detect:input_detect|\horizontal:hcount[6]  ; input_detect:input_detect|\horizontal:hcount[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.046      ;
; 0.849 ; input_detect:input_detect|\horizontal:hcount[16] ; input_detect:input_detect|\horizontal:hcount[19] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.047      ;
; 0.850 ; input_detect:input_detect|\horizontal:hcount[12] ; input_detect:input_detect|\horizontal:hcount[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.048      ;
; 0.851 ; input_detect:input_detect|\horizontal:hcount[4]  ; input_detect:input_detect|\horizontal:hcount[8]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.049      ;
; 0.852 ; input_detect:input_detect|\horizontal:hcount[18] ; input_detect:input_detect|\horizontal:hcount[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.050      ;
; 0.852 ; input_detect:input_detect|\horizontal:hcount[2]  ; input_detect:input_detect|\horizontal:hcount[6]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.050      ;
; 0.853 ; input_detect:input_detect|\horizontal:hcount[17] ; input_detect:input_detect|\horizontal:hcount[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.051      ;
; 0.853 ; input_detect:input_detect|\horizontal:hcount[14] ; input_detect:input_detect|\horizontal:hcount[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.051      ;
; 0.856 ; input_detect:input_detect|\horizontal:hpeak[1]   ; input_detect:input_detect|\horizontal:hpeak[1]   ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.054      ;
; 0.856 ; input_detect:input_detect|\horizontal:hcount[16] ; input_detect:input_detect|\horizontal:hcount[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.054      ;
; 0.907 ; input_detect:input_detect|\horizontal:horsync    ; input_detect:input_detect|\horizontal:hpeak[2]   ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.105      ;
; 0.924 ; input_detect:input_detect|\horizontal:hcount[9]  ; input_detect:input_detect|\horizontal:hcount[13] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.124      ;
+-------+--------------------------------------------------+--------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'pll_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                    ;
+-------+-------------------------+---------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                         ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+---------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 5.840 ; genlock:inst4|vblank    ; genlock:inst4|a_pixel~27_OTERM1 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.051     ; 2.834      ;
; 5.995 ; genlock:inst4|vblank    ; genlock:inst4|hcount[0]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.059     ; 2.671      ;
; 5.995 ; genlock:inst4|vblank    ; genlock:inst4|hcount[1]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.059     ; 2.671      ;
; 5.995 ; genlock:inst4|vblank    ; genlock:inst4|hcount[2]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.059     ; 2.671      ;
; 5.995 ; genlock:inst4|vblank    ; genlock:inst4|hcount[3]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.059     ; 2.671      ;
; 5.995 ; genlock:inst4|vblank    ; genlock:inst4|hcount[4]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.059     ; 2.671      ;
; 6.295 ; genlock:inst4|vblank    ; genlock:inst4|column[0]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.057     ; 2.373      ;
; 6.680 ; genlock:inst4|vblank    ; genlock:inst4|vcount[0]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.054     ; 1.991      ;
; 6.772 ; genlock:inst4|vblank    ; genlock:inst4|column[11]        ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.049     ; 1.904      ;
; 6.772 ; genlock:inst4|vblank    ; genlock:inst4|column[10]        ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.049     ; 1.904      ;
; 6.772 ; genlock:inst4|vblank    ; genlock:inst4|column[9]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.049     ; 1.904      ;
; 6.772 ; genlock:inst4|vblank    ; genlock:inst4|column[8]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.049     ; 1.904      ;
; 6.772 ; genlock:inst4|vblank    ; genlock:inst4|column[7]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.049     ; 1.904      ;
; 6.772 ; genlock:inst4|vblank    ; genlock:inst4|column[6]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.049     ; 1.904      ;
; 6.772 ; genlock:inst4|vblank    ; genlock:inst4|column[5]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.049     ; 1.904      ;
; 6.772 ; genlock:inst4|vblank    ; genlock:inst4|column[4]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.049     ; 1.904      ;
; 6.772 ; genlock:inst4|vblank    ; genlock:inst4|column[3]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.049     ; 1.904      ;
; 6.772 ; genlock:inst4|vblank    ; genlock:inst4|column[2]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.049     ; 1.904      ;
; 6.772 ; genlock:inst4|vblank    ; genlock:inst4|column[1]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.049     ; 1.904      ;
; 6.944 ; sdram:inst1|rowLoadAck  ; vgaout:inst|load_req            ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.050     ; 1.731      ;
; 7.392 ; genlock:inst4|vblank    ; genlock:inst4|vcount[8]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.053     ; 1.280      ;
; 7.392 ; genlock:inst4|vblank    ; genlock:inst4|vcount[10]        ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.053     ; 1.280      ;
; 7.392 ; genlock:inst4|vblank    ; genlock:inst4|vcount[11]        ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.053     ; 1.280      ;
; 7.392 ; genlock:inst4|vblank    ; genlock:inst4|vcount[12]        ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.053     ; 1.280      ;
; 7.392 ; genlock:inst4|vblank    ; genlock:inst4|vcount[13]        ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.053     ; 1.280      ;
; 7.392 ; genlock:inst4|vblank    ; genlock:inst4|vcount[9]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.053     ; 1.280      ;
; 7.392 ; genlock:inst4|vblank    ; genlock:inst4|vcount[7]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.053     ; 1.280      ;
; 7.392 ; genlock:inst4|vblank    ; genlock:inst4|vcount[6]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.053     ; 1.280      ;
; 7.392 ; genlock:inst4|vblank    ; genlock:inst4|vcount[5]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.053     ; 1.280      ;
; 7.392 ; genlock:inst4|vblank    ; genlock:inst4|vcount[4]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.053     ; 1.280      ;
; 7.392 ; genlock:inst4|vblank    ; genlock:inst4|vcount[3]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.053     ; 1.280      ;
; 7.392 ; genlock:inst4|vblank    ; genlock:inst4|vcount[2]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.053     ; 1.280      ;
; 7.392 ; genlock:inst4|vblank    ; genlock:inst4|vcount[1]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.053     ; 1.280      ;
; 7.575 ; sdram:inst1|rowStoreAck ; genlock:inst4|store_req         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.055     ; 1.095      ;
+-------+-------------------------+---------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'pll_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                     ;
+-------+-------------------------+---------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                         ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+---------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 0.773 ; sdram:inst1|rowStoreAck ; genlock:inst4|store_req         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.972      ;
; 0.972 ; genlock:inst4|vblank    ; genlock:inst4|vcount[8]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.056      ; 1.172      ;
; 0.972 ; genlock:inst4|vblank    ; genlock:inst4|vcount[10]        ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.056      ; 1.172      ;
; 0.972 ; genlock:inst4|vblank    ; genlock:inst4|vcount[11]        ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.056      ; 1.172      ;
; 0.972 ; genlock:inst4|vblank    ; genlock:inst4|vcount[12]        ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.056      ; 1.172      ;
; 0.972 ; genlock:inst4|vblank    ; genlock:inst4|vcount[13]        ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.056      ; 1.172      ;
; 0.972 ; genlock:inst4|vblank    ; genlock:inst4|vcount[9]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.056      ; 1.172      ;
; 0.972 ; genlock:inst4|vblank    ; genlock:inst4|vcount[7]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.056      ; 1.172      ;
; 0.972 ; genlock:inst4|vblank    ; genlock:inst4|vcount[6]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.056      ; 1.172      ;
; 0.972 ; genlock:inst4|vblank    ; genlock:inst4|vcount[5]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.056      ; 1.172      ;
; 0.972 ; genlock:inst4|vblank    ; genlock:inst4|vcount[4]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.056      ; 1.172      ;
; 0.972 ; genlock:inst4|vblank    ; genlock:inst4|vcount[3]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.056      ; 1.172      ;
; 0.972 ; genlock:inst4|vblank    ; genlock:inst4|vcount[2]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.056      ; 1.172      ;
; 0.972 ; genlock:inst4|vblank    ; genlock:inst4|vcount[1]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.056      ; 1.172      ;
; 1.415 ; sdram:inst1|rowLoadAck  ; vgaout:inst|load_req            ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.059      ; 1.618      ;
; 1.579 ; genlock:inst4|vblank    ; genlock:inst4|column[11]        ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.059      ; 1.782      ;
; 1.579 ; genlock:inst4|vblank    ; genlock:inst4|column[10]        ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.059      ; 1.782      ;
; 1.579 ; genlock:inst4|vblank    ; genlock:inst4|column[9]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.059      ; 1.782      ;
; 1.579 ; genlock:inst4|vblank    ; genlock:inst4|column[8]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.059      ; 1.782      ;
; 1.579 ; genlock:inst4|vblank    ; genlock:inst4|column[7]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.059      ; 1.782      ;
; 1.579 ; genlock:inst4|vblank    ; genlock:inst4|column[6]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.059      ; 1.782      ;
; 1.579 ; genlock:inst4|vblank    ; genlock:inst4|column[5]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.059      ; 1.782      ;
; 1.579 ; genlock:inst4|vblank    ; genlock:inst4|column[4]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.059      ; 1.782      ;
; 1.579 ; genlock:inst4|vblank    ; genlock:inst4|column[3]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.059      ; 1.782      ;
; 1.579 ; genlock:inst4|vblank    ; genlock:inst4|column[2]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.059      ; 1.782      ;
; 1.579 ; genlock:inst4|vblank    ; genlock:inst4|column[1]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.059      ; 1.782      ;
; 1.679 ; genlock:inst4|vblank    ; genlock:inst4|vcount[0]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.877      ;
; 2.021 ; genlock:inst4|vblank    ; genlock:inst4|column[0]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 2.245      ;
; 2.292 ; genlock:inst4|vblank    ; genlock:inst4|hcount[0]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.077      ; 2.513      ;
; 2.292 ; genlock:inst4|vblank    ; genlock:inst4|hcount[1]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.077      ; 2.513      ;
; 2.292 ; genlock:inst4|vblank    ; genlock:inst4|hcount[2]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.077      ; 2.513      ;
; 2.292 ; genlock:inst4|vblank    ; genlock:inst4|hcount[3]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.077      ; 2.513      ;
; 2.292 ; genlock:inst4|vblank    ; genlock:inst4|hcount[4]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.077      ; 2.513      ;
; 2.424 ; genlock:inst4|vblank    ; genlock:inst4|a_pixel~27_OTERM1 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.085      ; 2.653      ;
+-------+-------------------------+---------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'pll_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                        ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+----------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                ; Clock Edge ; Target                                                                                                   ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+----------------------------------------------------------------------------------------------------------+
; 4.106 ; 4.336        ; 0.230          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 4.106 ; 4.336        ; 0.230          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_we_reg       ;
; 4.108 ; 4.338        ; 0.230          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|\channel_blue0:blue_adc[0]                                                                     ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|\channel_blue0:blue_adc[1]                                                                     ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|\channel_blue0:blue_adc[2]                                                                     ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|\channel_blue0:blue_adc[3]                                                                     ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|\channel_blue0:blue_adc[6]                                                                     ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|\channel_green0:green_adc[0]                                                                   ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|\channel_green0:green_adc[1]                                                                   ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|\channel_green0:green_adc[2]                                                                   ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|\channel_green0:green_adc[5]                                                                   ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|pixel_adc[0]                                                                                   ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|pixel_adc[1]                                                                                   ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|pixel_adc[2]                                                                                   ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|pixel_adc[3]                                                                                   ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|pixel_adc[4]                                                                                   ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|pixel_adc[5]                                                                                   ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|\process_d:p_pixel[0]                                                                      ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|\process_d:p_pixel[1]                                                                      ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|\process_d:p_pixel[2]                                                                      ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|\process_d:p_pixel[3]                                                                      ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|\process_d:p_pixel[4]                                                                      ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|\process_d:p_pixel[8]                                                                      ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|\process_d:pixel[0]                                                                        ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|\process_d:pixel[1]                                                                        ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|\process_d:pixel[2]                                                                        ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|a_pixel~27_OTERM1                                                                          ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|aqua[0]                                                                                    ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|aqua[8]                                                                                    ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|hcount[0]                                                                                  ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|hcount[1]                                                                                  ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|hcount[2]                                                                                  ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|hcount[3]                                                                                  ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|hcount[4]                                                                                  ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|pixel_d[0]_OTERM27_OTERM91_OTERM155                                                        ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|pixel_d[1]_OTERM53_OTERM103_OTERM183                                                       ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|pixel_d[3]_OTERM37                                                                         ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|pixel_d[4]_OTERM57_OTERM95_OTERM191                                                        ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|pixel_d[4]_OTERM57_OTERM95_OTERM193                                                        ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|pixel_d[4]_OTERM57_OTERM95_OTERM195                                                        ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|pixel_d[4]_OTERM57_OTERM97                                                                 ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|pixel_d[5]_OTERM39_OTERM75_OTERM171                                                        ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|pixel_d[5]_OTERM39_OTERM77_OTERM123                                                        ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|pixel_d[5]_OTERM41                                                                         ;
; 4.111 ; 4.341        ; 0.230          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 4.111 ; 4.341        ; 0.230          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_we_reg       ;
; 4.111 ; 4.341        ; 0.230          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a7~porta_address_reg0 ;
; 4.111 ; 4.341        ; 0.230          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a7~porta_we_reg       ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|\channel_blue0:blue_adc[4]                                                                     ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|\channel_blue0:blue_adc[5]                                                                     ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|\channel_green0:green_adc[3]                                                                   ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|\channel_green0:green_adc[4]                                                                   ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|\channel_green0:green_adc[6]                                                                   ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|\channel_red0:red_adc[0]                                                                       ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|\channel_red0:red_adc[1]                                                                       ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|\channel_red0:red_adc[2]                                                                       ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|\channel_red0:red_adc[3]                                                                       ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|\channel_red0:red_adc[4]                                                                       ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|\channel_red0:red_adc[5]                                                                       ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|\channel_red0:red_adc[6]                                                                       ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|pixel_adc[6]                                                                                   ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|pixel_adc[7]                                                                                   ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|pixel_adc[8]                                                                                   ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; counter:inst3|\count:bitcount[0]                                                                         ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; counter:inst3|\count:bitcount[1]                                                                         ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; counter:inst3|\count:bitcount[2]                                                                         ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; counter:inst3|q[0]                                                                                       ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; counter:inst3|q[1]                                                                                       ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; counter:inst3|q[2]                                                                                       ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|\process_d:p_pixel[5]                                                                      ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|aqua[2]                                                                                    ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|aqua[3]                                                                                    ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|aqua[5]                                                                                    ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|aqua[7]                                                                                    ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|artifact_mode                                                                              ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|col_number[0]                                                                              ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|col_number[1]                                                                              ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|col_number[2]                                                                              ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|col_number[3]                                                                              ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|col_number[4]                                                                              ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|col_number[5]                                                                              ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|col_number[6]                                                                              ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|col_number[7]                                                                              ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|col_number[8]                                                                              ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|col_number[9]                                                                              ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|column[0]                                                                                  ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|column[10]                                                                                 ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|column[11]                                                                                 ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|column[1]                                                                                  ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|column[2]                                                                                  ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|column[3]                                                                                  ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|column[4]                                                                                  ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|column[5]                                                                                  ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|column[6]                                                                                  ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|column[7]                                                                                  ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|column[8]                                                                                  ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|column[9]                                                                                  ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|front_porch[1]                                                                             ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|front_porch[4]                                                                             ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+----------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                          ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+----------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                ; Clock Edge ; Target                                                                     ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+----------------------------------------------------------------------------+
; 4.113 ; 4.329        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[0]                            ;
; 4.113 ; 4.329        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[10]                           ;
; 4.113 ; 4.329        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[11]                           ;
; 4.113 ; 4.329        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[12]                           ;
; 4.113 ; 4.329        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[13]                           ;
; 4.113 ; 4.329        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[14]                           ;
; 4.113 ; 4.329        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[15]                           ;
; 4.113 ; 4.329        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[16]                           ;
; 4.113 ; 4.329        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[17]                           ;
; 4.113 ; 4.329        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[18]                           ;
; 4.113 ; 4.329        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[19]                           ;
; 4.113 ; 4.329        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[1]                            ;
; 4.113 ; 4.329        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[20]                           ;
; 4.113 ; 4.329        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[21]                           ;
; 4.113 ; 4.329        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[2]                            ;
; 4.113 ; 4.329        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[3]                            ;
; 4.113 ; 4.329        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[4]                            ;
; 4.113 ; 4.329        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[5]                            ;
; 4.113 ; 4.329        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[6]                            ;
; 4.113 ; 4.329        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[7]                            ;
; 4.113 ; 4.329        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[8]                            ;
; 4.113 ; 4.329        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[9]                            ;
; 4.113 ; 4.329        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:horsync                              ;
; 4.113 ; 4.329        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hpeak[0]                             ;
; 4.113 ; 4.329        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hpeak[1]                             ;
; 4.113 ; 4.329        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hpeak[2]                             ;
; 4.113 ; 4.329        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hpeak[3]                             ;
; 4.113 ; 4.329        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|hblank_out                                       ;
; 4.113 ; 4.329        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|video_active                                     ;
; 4.216 ; 4.400        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[0]                            ;
; 4.216 ; 4.400        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[10]                           ;
; 4.216 ; 4.400        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[1]                            ;
; 4.216 ; 4.400        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[2]                            ;
; 4.216 ; 4.400        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[3]                            ;
; 4.216 ; 4.400        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[4]                            ;
; 4.216 ; 4.400        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[5]                            ;
; 4.216 ; 4.400        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[6]                            ;
; 4.216 ; 4.400        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[7]                            ;
; 4.216 ; 4.400        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[8]                            ;
; 4.216 ; 4.400        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[9]                            ;
; 4.217 ; 4.401        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[11]                           ;
; 4.217 ; 4.401        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[12]                           ;
; 4.217 ; 4.401        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[13]                           ;
; 4.217 ; 4.401        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[14]                           ;
; 4.217 ; 4.401        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[15]                           ;
; 4.217 ; 4.401        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[16]                           ;
; 4.217 ; 4.401        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[17]                           ;
; 4.217 ; 4.401        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[18]                           ;
; 4.217 ; 4.401        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[19]                           ;
; 4.217 ; 4.401        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[20]                           ;
; 4.217 ; 4.401        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[21]                           ;
; 4.217 ; 4.401        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:horsync                              ;
; 4.217 ; 4.401        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hpeak[0]                             ;
; 4.217 ; 4.401        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hpeak[1]                             ;
; 4.217 ; 4.401        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hpeak[2]                             ;
; 4.217 ; 4.401        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hpeak[3]                             ;
; 4.217 ; 4.401        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|hblank_out                                       ;
; 4.217 ; 4.401        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|video_active                                     ;
; 4.348 ; 4.348        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pll_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 4.348 ; 4.348        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pll_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 4.353 ; 4.353        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[0]|clk                                     ;
; 4.353 ; 4.353        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[10]|clk                                    ;
; 4.353 ; 4.353        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[11]|clk                                    ;
; 4.353 ; 4.353        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[12]|clk                                    ;
; 4.353 ; 4.353        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[13]|clk                                    ;
; 4.353 ; 4.353        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[14]|clk                                    ;
; 4.353 ; 4.353        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[15]|clk                                    ;
; 4.353 ; 4.353        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[16]|clk                                    ;
; 4.353 ; 4.353        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[17]|clk                                    ;
; 4.353 ; 4.353        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[18]|clk                                    ;
; 4.353 ; 4.353        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[19]|clk                                    ;
; 4.353 ; 4.353        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[1]|clk                                     ;
; 4.353 ; 4.353        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[20]|clk                                    ;
; 4.353 ; 4.353        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[21]|clk                                    ;
; 4.353 ; 4.353        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[2]|clk                                     ;
; 4.353 ; 4.353        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[3]|clk                                     ;
; 4.353 ; 4.353        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[4]|clk                                     ;
; 4.353 ; 4.353        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[5]|clk                                     ;
; 4.353 ; 4.353        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[6]|clk                                     ;
; 4.353 ; 4.353        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[7]|clk                                     ;
; 4.353 ; 4.353        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[8]|clk                                     ;
; 4.353 ; 4.353        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[9]|clk                                     ;
; 4.353 ; 4.353        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:horsync|clk                                       ;
; 4.353 ; 4.353        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hpeak[0]|clk                                      ;
; 4.353 ; 4.353        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hpeak[1]|clk                                      ;
; 4.353 ; 4.353        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hpeak[2]|clk                                      ;
; 4.353 ; 4.353        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hpeak[3]|clk                                      ;
; 4.353 ; 4.353        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|hblank_out|clk                                                ;
; 4.353 ; 4.353        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|video_active|clk                                              ;
; 4.376 ; 4.376        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[0]|clk                                     ;
; 4.376 ; 4.376        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[10]|clk                                    ;
; 4.376 ; 4.376        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[1]|clk                                     ;
; 4.376 ; 4.376        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[2]|clk                                     ;
; 4.376 ; 4.376        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[3]|clk                                     ;
; 4.376 ; 4.376        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[4]|clk                                     ;
; 4.376 ; 4.376        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[5]|clk                                     ;
; 4.376 ; 4.376        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[6]|clk                                     ;
; 4.376 ; 4.376        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[7]|clk                                     ;
; 4.376 ; 4.376        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[8]|clk                                     ;
; 4.376 ; 4.376        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[9]|clk                                     ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+----------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                               ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                         ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------------+
; 9.817  ; 9.817        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.817  ; 9.817        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1]           ;
; 9.817  ; 9.817        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.818  ; 9.818        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.818  ; 9.818        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.856  ; 9.856        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                               ;
; 9.878  ; 9.878        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 9.879  ; 9.879        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                               ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                               ;
; 10.120 ; 10.120       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.121 ; 10.121       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.144 ; 10.144       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                               ;
; 10.179 ; 10.179       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.179 ; 10.179       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|observablevcoout ;
; 10.180 ; 10.180       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.180 ; 10.180       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1]           ;
; 10.180 ; 10.180       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'pll_svga|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                         ;
+--------+--------------+----------------+------------------+------------------------------------------------------+------------+----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                ; Clock Edge ; Target                                                                                                   ;
+--------+--------------+----------------+------------------+------------------------------------------------------+------------+----------------------------------------------------------------------------------------------------------+
; 12.244 ; 12.460       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|\bar:posy[0]                                                                                 ;
; 12.244 ; 12.460       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|\bar:posy[1]                                                                                 ;
; 12.244 ; 12.460       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|\bar:posy[2]                                                                                 ;
; 12.244 ; 12.460       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|barcolor[3]                                                                                  ;
; 12.244 ; 12.460       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|barcolor[6]                                                                                  ;
; 12.244 ; 12.460       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|barcolor[7]                                                                                  ;
; 12.244 ; 12.460       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|barcolor[9]                                                                                  ;
; 12.244 ; 12.460       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|col_number[1]                                                                                ;
; 12.244 ; 12.460       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|col_number[2]                                                                                ;
; 12.244 ; 12.460       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|col_number[3]                                                                                ;
; 12.244 ; 12.460       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|col_number[4]                                                                                ;
; 12.244 ; 12.460       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|col_number[5]                                                                                ;
; 12.244 ; 12.460       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|col_number[6]                                                                                ;
; 12.244 ; 12.460       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|col_number[7]                                                                                ;
; 12.244 ; 12.460       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|col_number[8]                                                                                ;
; 12.244 ; 12.460       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|col_number[9]                                                                                ;
; 12.244 ; 12.460       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|pixel[5]                                                                                     ;
; 12.244 ; 12.460       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|pixel[6]                                                                                     ;
; 12.245 ; 12.461       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|barcolor[10]                                                                                 ;
; 12.245 ; 12.461       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|barcolor[2]                                                                                  ;
; 12.245 ; 12.461       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|barcolor[4]                                                                                  ;
; 12.245 ; 12.461       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|barcolor[5]                                                                                  ;
; 12.245 ; 12.461       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|barcolor[8]                                                                                  ;
; 12.245 ; 12.461       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|pixel[0]                                                                                     ;
; 12.245 ; 12.461       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|pixel[10]                                                                                    ;
; 12.245 ; 12.461       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|pixel[2]                                                                                     ;
; 12.245 ; 12.461       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|pixel[3]                                                                                     ;
; 12.245 ; 12.461       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|pixel[4]                                                                                     ;
; 12.245 ; 12.461       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|pixel[7]                                                                                     ;
; 12.245 ; 12.461       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|pixel[8]                                                                                     ;
; 12.245 ; 12.461       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|pixel[9]                                                                                     ;
; 12.245 ; 12.461       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|row_number[0]                                                                                ;
; 12.245 ; 12.461       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|row_number[1]                                                                                ;
; 12.245 ; 12.461       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|row_number[2]                                                                                ;
; 12.245 ; 12.461       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|row_number[3]                                                                                ;
; 12.245 ; 12.461       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|row_number[4]                                                                                ;
; 12.245 ; 12.461       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|row_number[5]                                                                                ;
; 12.245 ; 12.461       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|row_number[6]                                                                                ;
; 12.245 ; 12.461       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|row_number[7]                                                                                ;
; 12.245 ; 12.461       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|row_number[8]                                                                                ;
; 12.245 ; 12.461       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|vcount[0]                                                                                    ;
; 12.245 ; 12.461       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|vcount[1]                                                                                    ;
; 12.245 ; 12.461       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|vcount[2]                                                                                    ;
; 12.245 ; 12.461       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|vcount[3]                                                                                    ;
; 12.245 ; 12.461       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|vcount[4]                                                                                    ;
; 12.245 ; 12.461       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|vcount[5]                                                                                    ;
; 12.245 ; 12.461       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|vcount[6]                                                                                    ;
; 12.245 ; 12.461       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|vcount[7]                                                                                    ;
; 12.245 ; 12.461       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|vcount[8]                                                                                    ;
; 12.245 ; 12.461       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|vcount[9]                                                                                    ;
; 12.245 ; 12.461       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|videov                                                                                       ;
; 12.245 ; 12.461       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|vsync                                                                                        ;
; 12.246 ; 12.462       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|\bar:posx[0]                                                                                 ;
; 12.246 ; 12.462       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|\bar:posx[10]                                                                                ;
; 12.246 ; 12.462       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|\bar:posx[1]                                                                                 ;
; 12.246 ; 12.462       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|\bar:posx[2]                                                                                 ;
; 12.246 ; 12.462       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|\bar:posx[3]                                                                                 ;
; 12.246 ; 12.462       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|\bar:posx[4]                                                                                 ;
; 12.246 ; 12.462       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|\bar:posx[5]                                                                                 ;
; 12.246 ; 12.462       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|\bar:posx[6]                                                                                 ;
; 12.246 ; 12.462       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|\bar:posx[7]                                                                                 ;
; 12.246 ; 12.462       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|\bar:posx[8]                                                                                 ;
; 12.246 ; 12.462       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|\bar:posx[9]                                                                                 ;
; 12.246 ; 12.462       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|col_number[0]                                                                                ;
; 12.246 ; 12.462       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|hcount[0]                                                                                    ;
; 12.246 ; 12.462       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|hcount[10]                                                                                   ;
; 12.246 ; 12.462       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|hcount[11]                                                                                   ;
; 12.246 ; 12.462       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|hcount[12]                                                                                   ;
; 12.246 ; 12.462       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|hcount[13]                                                                                   ;
; 12.246 ; 12.462       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|hcount[1]                                                                                    ;
; 12.246 ; 12.462       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|hcount[2]                                                                                    ;
; 12.246 ; 12.462       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|hcount[3]                                                                                    ;
; 12.246 ; 12.462       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|hcount[4]                                                                                    ;
; 12.246 ; 12.462       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|hcount[5]                                                                                    ;
; 12.246 ; 12.462       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|hcount[6]                                                                                    ;
; 12.246 ; 12.462       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|hcount[7]                                                                                    ;
; 12.246 ; 12.462       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|hcount[8]                                                                                    ;
; 12.246 ; 12.462       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|hcount[9]                                                                                    ;
; 12.247 ; 12.463       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|barcolor[1]                                                                                  ;
; 12.247 ; 12.463       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|hsync                                                                                        ;
; 12.247 ; 12.463       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|videoh                                                                                       ;
; 12.257 ; 12.487       ; 0.230          ; Low Pulse Width  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[0]                          ;
; 12.257 ; 12.487       ; 0.230          ; Low Pulse Width  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[1]                          ;
; 12.257 ; 12.487       ; 0.230          ; Low Pulse Width  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[2]                          ;
; 12.257 ; 12.487       ; 0.230          ; Low Pulse Width  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[3]                          ;
; 12.257 ; 12.487       ; 0.230          ; Low Pulse Width  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[4]                          ;
; 12.257 ; 12.487       ; 0.230          ; Low Pulse Width  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[5]                          ;
; 12.257 ; 12.487       ; 0.230          ; Low Pulse Width  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[6]                          ;
; 12.257 ; 12.487       ; 0.230          ; Low Pulse Width  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[7]                          ;
; 12.257 ; 12.487       ; 0.230          ; Low Pulse Width  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[8]                          ;
; 12.257 ; 12.487       ; 0.230          ; Low Pulse Width  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 12.281 ; 12.511       ; 0.230          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[0]                          ;
; 12.281 ; 12.511       ; 0.230          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[1]                          ;
; 12.281 ; 12.511       ; 0.230          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[2]                          ;
; 12.281 ; 12.511       ; 0.230          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[3]                          ;
; 12.281 ; 12.511       ; 0.230          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[4]                          ;
; 12.281 ; 12.511       ; 0.230          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[5]                          ;
; 12.281 ; 12.511       ; 0.230          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[6]                          ;
; 12.281 ; 12.511       ; 0.230          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[7]                          ;
; 12.281 ; 12.511       ; 0.230          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[8]                          ;
+--------+--------------+----------------+------------------+------------------------------------------------------+------------+----------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                      ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+
; FP1       ; CLOCK_50   ; 4.407 ; 4.805 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; HSYNC     ; CLOCK_50   ; 4.965 ; 5.007 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; BRIGHT    ; CLOCK_50   ; 3.451 ; 3.874 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; DIFFB     ; CLOCK_50   ; 3.819 ; 4.223 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; DIFFG     ; CLOCK_50   ; 4.611 ; 4.933 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; DIFFR     ; CLOCK_50   ; 3.951 ; 4.343 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; FP1       ; CLOCK_50   ; 2.782 ; 3.179 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; FP2       ; CLOCK_50   ; 2.282 ; 2.721 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; FP3       ; CLOCK_50   ; 3.438 ; 3.798 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; FP4       ; CLOCK_50   ; 3.360 ; 3.797 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; FP5       ; CLOCK_50   ; 4.068 ; 4.448 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; VSYNC     ; CLOCK_50   ; 1.263 ; 1.357 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; FP0       ; CLOCK_50   ; 5.701 ; 6.144 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-----------+------------+--------+--------+------------+------------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                      ;
+-----------+------------+--------+--------+------------+------------------------------------------------------+
; FP1       ; CLOCK_50   ; -2.673 ; -3.019 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; HSYNC     ; CLOCK_50   ; -1.461 ; -1.515 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; BRIGHT    ; CLOCK_50   ; -1.923 ; -2.318 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; DIFFB     ; CLOCK_50   ; -1.560 ; -1.790 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; DIFFG     ; CLOCK_50   ; -1.847 ; -2.084 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; DIFFR     ; CLOCK_50   ; -1.719 ; -1.982 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; FP1       ; CLOCK_50   ; -1.662 ; -2.031 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; FP2       ; CLOCK_50   ; -1.627 ; -2.062 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; FP3       ; CLOCK_50   ; -2.258 ; -2.601 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; FP4       ; CLOCK_50   ; -1.596 ; -2.001 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; FP5       ; CLOCK_50   ; -1.629 ; -2.016 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; VSYNC     ; CLOCK_50   ; -0.205 ; -0.282 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; FP0       ; CLOCK_50   ; -3.658 ; -4.080 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                      ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                      ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+
; VGAB0     ; CLOCK_50   ; 7.367 ; 7.872 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
; VGAB1     ; CLOCK_50   ; 5.008 ; 4.975 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
; VGAB2     ; CLOCK_50   ; 5.169 ; 5.178 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
; VGAG0     ; CLOCK_50   ; 5.532 ; 5.587 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
; VGAG1     ; CLOCK_50   ; 5.275 ; 5.262 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
; VGAG2     ; CLOCK_50   ; 5.897 ; 5.868 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
; VGAHS     ; CLOCK_50   ; 4.346 ; 4.348 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
; VGAR0     ; CLOCK_50   ; 4.793 ; 4.908 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
; VGAR1     ; CLOCK_50   ; 5.456 ; 5.426 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
; VGAR2     ; CLOCK_50   ; 4.548 ; 4.660 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
; VGAVS     ; CLOCK_50   ; 4.254 ; 4.260 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                              ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                      ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+
; VGAB0     ; CLOCK_50   ; 6.561 ; 7.120 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
; VGAB1     ; CLOCK_50   ; 4.394 ; 4.406 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
; VGAB2     ; CLOCK_50   ; 4.085 ; 4.120 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
; VGAG0     ; CLOCK_50   ; 4.645 ; 4.685 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
; VGAG1     ; CLOCK_50   ; 4.675 ; 4.654 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
; VGAG2     ; CLOCK_50   ; 5.337 ; 5.312 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
; VGAHS     ; CLOCK_50   ; 3.858 ; 3.861 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
; VGAR0     ; CLOCK_50   ; 4.075 ; 4.146 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
; VGAR1     ; CLOCK_50   ; 4.868 ; 4.834 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
; VGAR2     ; CLOCK_50   ; 3.996 ; 4.093 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
; VGAVS     ; CLOCK_50   ; 3.770 ; 3.776 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                            ;
+------------------------------------------------------+--------+---------------+
; Clock                                                ; Slack  ; End Point TNS ;
+------------------------------------------------------+--------+---------------+
; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 3.954  ; 0.000         ;
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 4.984  ; 0.000         ;
; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 15.325 ; 0.000         ;
+------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                            ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.098 ; 0.000         ;
; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.183 ; 0.000         ;
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.186 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


+------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                                        ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 6.867 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


+------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                                         ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.485 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                              ;
+------------------------------------------------------+--------+---------------+
; Clock                                                ; Slack  ; End Point TNS ;
+------------------------------------------------------+--------+---------------+
; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 4.114  ; 0.000         ;
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 4.149  ; 0.000         ;
; CLOCK_50                                             ; 9.587  ; 0.000         ;
; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 12.255 ; 0.000         ;
+------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'pll_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                                                                         ;
+-------+-----------------------------------+---------------------------------------------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                                                                                 ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+---------------------------------------------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 3.954 ; adc:inst2|pixel_adc[3]            ; genlock:inst4|pixel_d[7]_OTERM25_OTERM61_OTERM111                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.053     ; 4.710      ;
; 3.954 ; adc:inst2|pixel_adc[3]            ; genlock:inst4|pixel_d[7]_OTERM25_OTERM61_OTERM113                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.053     ; 4.710      ;
; 3.955 ; adc:inst2|pixel_adc[3]            ; genlock:inst4|pixel_d[7]_OTERM25_OTERM61_OTERM115                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.053     ; 4.709      ;
; 4.021 ; adc:inst2|pixel_adc[4]            ; genlock:inst4|pixel_d[7]_OTERM25_OTERM61_OTERM111                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.053     ; 4.643      ;
; 4.021 ; adc:inst2|pixel_adc[4]            ; genlock:inst4|pixel_d[7]_OTERM25_OTERM61_OTERM113                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.053     ; 4.643      ;
; 4.022 ; adc:inst2|pixel_adc[4]            ; genlock:inst4|pixel_d[7]_OTERM25_OTERM61_OTERM115                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.053     ; 4.642      ;
; 4.045 ; adc:inst2|pixel_adc[3]            ; genlock:inst4|pixel_d[3]_OTERM35_OTERM83_OTERM139                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.041     ; 4.631      ;
; 4.045 ; adc:inst2|pixel_adc[3]            ; genlock:inst4|pixel_d[3]_OTERM35_OTERM81_OTERM167                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.041     ; 4.631      ;
; 4.097 ; adc:inst2|pixel_adc[5]            ; genlock:inst4|pixel_d[7]_OTERM25_OTERM61_OTERM111                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.053     ; 4.567      ;
; 4.097 ; adc:inst2|pixel_adc[5]            ; genlock:inst4|pixel_d[7]_OTERM25_OTERM61_OTERM113                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.053     ; 4.567      ;
; 4.098 ; adc:inst2|pixel_adc[5]            ; genlock:inst4|pixel_d[7]_OTERM25_OTERM61_OTERM115                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.053     ; 4.566      ;
; 4.112 ; adc:inst2|pixel_adc[3]            ; genlock:inst4|pixel_d[0]_OTERM27_OTERM93_OTERM131                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.056     ; 4.549      ;
; 4.112 ; adc:inst2|pixel_adc[4]            ; genlock:inst4|pixel_d[3]_OTERM35_OTERM83_OTERM139                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.041     ; 4.564      ;
; 4.112 ; adc:inst2|pixel_adc[4]            ; genlock:inst4|pixel_d[3]_OTERM35_OTERM81_OTERM167                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.041     ; 4.564      ;
; 4.115 ; adc:inst2|pixel_adc[3]            ; genlock:inst4|pixel_d[2]_OTERM31_OTERM85_OTERM161                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.056     ; 4.546      ;
; 4.115 ; adc:inst2|pixel_adc[3]            ; genlock:inst4|pixel_d[2]_OTERM31_OTERM87_OTERM119                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.056     ; 4.546      ;
; 4.135 ; adc:inst2|pixel_adc[3]            ; genlock:inst4|pixel_d[7]_OTERM25_OTERM59                                                                ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.053     ; 4.529      ;
; 4.136 ; adc:inst2|pixel_adc[3]            ; genlock:inst4|pixel_d[6]_OTERM43_OTERM71_OTERM177                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.053     ; 4.528      ;
; 4.179 ; adc:inst2|pixel_adc[4]            ; genlock:inst4|pixel_d[0]_OTERM27_OTERM93_OTERM131                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.056     ; 4.482      ;
; 4.182 ; adc:inst2|pixel_adc[4]            ; genlock:inst4|pixel_d[2]_OTERM31_OTERM85_OTERM161                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.056     ; 4.479      ;
; 4.182 ; adc:inst2|pixel_adc[4]            ; genlock:inst4|pixel_d[2]_OTERM31_OTERM87_OTERM119                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.056     ; 4.479      ;
; 4.188 ; adc:inst2|pixel_adc[5]            ; genlock:inst4|pixel_d[3]_OTERM35_OTERM83_OTERM139                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.041     ; 4.488      ;
; 4.188 ; adc:inst2|pixel_adc[5]            ; genlock:inst4|pixel_d[3]_OTERM35_OTERM81_OTERM167                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.041     ; 4.488      ;
; 4.200 ; genlock:inst4|aqua[3]             ; genlock:inst4|pixel_d[7]_OTERM25_OTERM61_OTERM111                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.053     ; 4.464      ;
; 4.200 ; genlock:inst4|aqua[3]             ; genlock:inst4|pixel_d[7]_OTERM25_OTERM61_OTERM113                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.053     ; 4.464      ;
; 4.201 ; genlock:inst4|aqua[3]             ; genlock:inst4|pixel_d[7]_OTERM25_OTERM61_OTERM115                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.053     ; 4.463      ;
; 4.202 ; adc:inst2|pixel_adc[4]            ; genlock:inst4|pixel_d[7]_OTERM25_OTERM59                                                                ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.053     ; 4.462      ;
; 4.203 ; adc:inst2|pixel_adc[4]            ; genlock:inst4|pixel_d[6]_OTERM43_OTERM71_OTERM177                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.053     ; 4.461      ;
; 4.211 ; genlock:inst4|aqua[8]             ; genlock:inst4|pixel_d[7]_OTERM25_OTERM61_OTERM111                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.050     ; 4.456      ;
; 4.211 ; genlock:inst4|aqua[8]             ; genlock:inst4|pixel_d[7]_OTERM25_OTERM61_OTERM113                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.050     ; 4.456      ;
; 4.212 ; genlock:inst4|aqua[8]             ; genlock:inst4|pixel_d[7]_OTERM25_OTERM61_OTERM115                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.050     ; 4.455      ;
; 4.216 ; adc:inst2|pixel_adc[3]            ; genlock:inst4|pixel_d[4]_OTERM55                                                                        ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.041     ; 4.460      ;
; 4.222 ; genlock:inst4|aqua[0]             ; genlock:inst4|pixel_d[7]_OTERM25_OTERM61_OTERM111                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.050     ; 4.445      ;
; 4.222 ; genlock:inst4|aqua[0]             ; genlock:inst4|pixel_d[7]_OTERM25_OTERM61_OTERM113                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.050     ; 4.445      ;
; 4.223 ; genlock:inst4|aqua[0]             ; genlock:inst4|pixel_d[7]_OTERM25_OTERM61_OTERM115                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.050     ; 4.444      ;
; 4.255 ; adc:inst2|pixel_adc[5]            ; genlock:inst4|pixel_d[0]_OTERM27_OTERM93_OTERM131                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.056     ; 4.406      ;
; 4.258 ; adc:inst2|pixel_adc[5]            ; genlock:inst4|pixel_d[2]_OTERM31_OTERM85_OTERM161                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.056     ; 4.403      ;
; 4.258 ; adc:inst2|pixel_adc[5]            ; genlock:inst4|pixel_d[2]_OTERM31_OTERM87_OTERM119                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.056     ; 4.403      ;
; 4.276 ; genlock:inst4|\process_d:pixel[2] ; genlock:inst4|pixel_d[7]_OTERM25_OTERM61_OTERM111                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.050     ; 4.391      ;
; 4.276 ; genlock:inst4|\process_d:pixel[2] ; genlock:inst4|pixel_d[7]_OTERM25_OTERM61_OTERM113                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.050     ; 4.391      ;
; 4.277 ; genlock:inst4|\process_d:pixel[2] ; genlock:inst4|pixel_d[7]_OTERM25_OTERM61_OTERM115                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.050     ; 4.390      ;
; 4.278 ; adc:inst2|pixel_adc[5]            ; genlock:inst4|pixel_d[7]_OTERM25_OTERM59                                                                ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.053     ; 4.386      ;
; 4.279 ; adc:inst2|pixel_adc[5]            ; genlock:inst4|pixel_d[6]_OTERM43_OTERM71_OTERM177                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.053     ; 4.385      ;
; 4.283 ; adc:inst2|pixel_adc[4]            ; genlock:inst4|pixel_d[4]_OTERM55                                                                        ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.041     ; 4.393      ;
; 4.284 ; adc:inst2|pixel_adc[3]            ; genlock:inst4|pixel_d[1]_OTERM53_OTERM105                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.055     ; 4.378      ;
; 4.287 ; adc:inst2|pixel_adc[3]            ; genlock:inst4|pixel_d[0]_OTERM27_OTERM91_OTERM157                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.055     ; 4.375      ;
; 4.291 ; genlock:inst4|aqua[3]             ; genlock:inst4|pixel_d[3]_OTERM35_OTERM83_OTERM139                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.041     ; 4.385      ;
; 4.291 ; genlock:inst4|aqua[3]             ; genlock:inst4|pixel_d[3]_OTERM35_OTERM81_OTERM167                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.041     ; 4.385      ;
; 4.302 ; genlock:inst4|aqua[8]             ; genlock:inst4|pixel_d[3]_OTERM35_OTERM83_OTERM139                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.038     ; 4.377      ;
; 4.302 ; genlock:inst4|aqua[8]             ; genlock:inst4|pixel_d[3]_OTERM35_OTERM81_OTERM167                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.038     ; 4.377      ;
; 4.305 ; DIFFG                             ; adc:inst2|pixel_adc[5]                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; 1.972      ; 4.384      ;
; 4.313 ; genlock:inst4|aqua[0]             ; genlock:inst4|pixel_d[3]_OTERM35_OTERM83_OTERM139                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.038     ; 4.366      ;
; 4.313 ; genlock:inst4|aqua[0]             ; genlock:inst4|pixel_d[3]_OTERM35_OTERM81_OTERM167                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.038     ; 4.366      ;
; 4.351 ; adc:inst2|pixel_adc[3]            ; genlock:inst4|pixel_d[6]_OTERM43_OTERM73_OTERM147                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.037     ; 4.329      ;
; 4.351 ; adc:inst2|pixel_adc[4]            ; genlock:inst4|pixel_d[1]_OTERM53_OTERM105                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.055     ; 4.311      ;
; 4.352 ; adc:inst2|pixel_adc[3]            ; genlock:inst4|pixel_d[8]_OTERM47_OTERM67_OTERM127                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.037     ; 4.328      ;
; 4.354 ; adc:inst2|pixel_adc[4]            ; genlock:inst4|pixel_d[0]_OTERM27_OTERM91_OTERM157                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.055     ; 4.308      ;
; 4.358 ; genlock:inst4|aqua[3]             ; genlock:inst4|pixel_d[0]_OTERM27_OTERM93_OTERM131                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.056     ; 4.303      ;
; 4.359 ; adc:inst2|pixel_adc[5]            ; genlock:inst4|pixel_d[4]_OTERM55                                                                        ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.041     ; 4.317      ;
; 4.361 ; genlock:inst4|aqua[3]             ; genlock:inst4|pixel_d[2]_OTERM31_OTERM85_OTERM161                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.056     ; 4.300      ;
; 4.361 ; genlock:inst4|aqua[3]             ; genlock:inst4|pixel_d[2]_OTERM31_OTERM87_OTERM119                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.056     ; 4.300      ;
; 4.367 ; genlock:inst4|\process_d:pixel[2] ; genlock:inst4|pixel_d[3]_OTERM35_OTERM83_OTERM139                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.038     ; 4.312      ;
; 4.367 ; genlock:inst4|\process_d:pixel[2] ; genlock:inst4|pixel_d[3]_OTERM35_OTERM81_OTERM167                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.038     ; 4.312      ;
; 4.369 ; genlock:inst4|aqua[8]             ; genlock:inst4|pixel_d[0]_OTERM27_OTERM93_OTERM131                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.053     ; 4.295      ;
; 4.372 ; genlock:inst4|aqua[8]             ; genlock:inst4|pixel_d[2]_OTERM31_OTERM85_OTERM161                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.053     ; 4.292      ;
; 4.372 ; genlock:inst4|aqua[8]             ; genlock:inst4|pixel_d[2]_OTERM31_OTERM87_OTERM119                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.053     ; 4.292      ;
; 4.379 ; DIFFG                             ; adc:inst2|pixel_adc[4]                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; 1.972      ; 4.310      ;
; 4.379 ; adc:inst2|pixel_adc[3]            ; genlock:inst4|pixel_d[8]_OTERM47_OTERM65_OTERM181                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.037     ; 4.301      ;
; 4.380 ; genlock:inst4|aqua[0]             ; genlock:inst4|pixel_d[0]_OTERM27_OTERM93_OTERM131                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.053     ; 4.284      ;
; 4.381 ; genlock:inst4|aqua[3]             ; genlock:inst4|pixel_d[7]_OTERM25_OTERM59                                                                ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.053     ; 4.283      ;
; 4.382 ; genlock:inst4|aqua[3]             ; genlock:inst4|pixel_d[6]_OTERM43_OTERM71_OTERM177                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.053     ; 4.282      ;
; 4.383 ; genlock:inst4|aqua[0]             ; genlock:inst4|pixel_d[2]_OTERM31_OTERM85_OTERM161                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.053     ; 4.281      ;
; 4.383 ; genlock:inst4|aqua[0]             ; genlock:inst4|pixel_d[2]_OTERM31_OTERM87_OTERM119                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.053     ; 4.281      ;
; 4.391 ; FP5                               ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; 2.139      ; 4.487      ;
; 4.392 ; genlock:inst4|aqua[8]             ; genlock:inst4|pixel_d[7]_OTERM25_OTERM59                                                                ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.050     ; 4.275      ;
; 4.393 ; genlock:inst4|aqua[8]             ; genlock:inst4|pixel_d[6]_OTERM43_OTERM71_OTERM177                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.050     ; 4.274      ;
; 4.403 ; genlock:inst4|aqua[0]             ; genlock:inst4|pixel_d[7]_OTERM25_OTERM59                                                                ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.050     ; 4.264      ;
; 4.404 ; genlock:inst4|aqua[0]             ; genlock:inst4|pixel_d[6]_OTERM43_OTERM71_OTERM177                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.050     ; 4.263      ;
; 4.414 ; adc:inst2|pixel_adc[3]            ; genlock:inst4|pixel_d[4]_OTERM57_OTERM97                                                                ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.039     ; 4.264      ;
; 4.418 ; adc:inst2|pixel_adc[4]            ; genlock:inst4|pixel_d[6]_OTERM43_OTERM73_OTERM147                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.037     ; 4.262      ;
; 4.419 ; adc:inst2|pixel_adc[4]            ; genlock:inst4|pixel_d[8]_OTERM47_OTERM67_OTERM127                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.037     ; 4.261      ;
; 4.427 ; adc:inst2|pixel_adc[5]            ; genlock:inst4|pixel_d[1]_OTERM53_OTERM105                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.055     ; 4.235      ;
; 4.430 ; adc:inst2|pixel_adc[5]            ; genlock:inst4|pixel_d[0]_OTERM27_OTERM91_OTERM157                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.055     ; 4.232      ;
; 4.434 ; genlock:inst4|\process_d:pixel[2] ; genlock:inst4|pixel_d[0]_OTERM27_OTERM93_OTERM131                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.053     ; 4.230      ;
; 4.437 ; genlock:inst4|\process_d:pixel[2] ; genlock:inst4|pixel_d[2]_OTERM31_OTERM85_OTERM161                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.053     ; 4.227      ;
; 4.437 ; genlock:inst4|\process_d:pixel[2] ; genlock:inst4|pixel_d[2]_OTERM31_OTERM87_OTERM119                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.053     ; 4.227      ;
; 4.446 ; adc:inst2|pixel_adc[4]            ; genlock:inst4|pixel_d[8]_OTERM47_OTERM65_OTERM181                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.037     ; 4.234      ;
; 4.457 ; genlock:inst4|\process_d:pixel[1] ; genlock:inst4|pixel_d[7]_OTERM25_OTERM61_OTERM111                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.050     ; 4.210      ;
; 4.457 ; genlock:inst4|\process_d:pixel[1] ; genlock:inst4|pixel_d[7]_OTERM25_OTERM61_OTERM113                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.050     ; 4.210      ;
; 4.457 ; genlock:inst4|\process_d:pixel[2] ; genlock:inst4|pixel_d[7]_OTERM25_OTERM59                                                                ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.050     ; 4.210      ;
; 4.458 ; genlock:inst4|\process_d:pixel[1] ; genlock:inst4|pixel_d[7]_OTERM25_OTERM61_OTERM115                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.050     ; 4.209      ;
; 4.458 ; genlock:inst4|\process_d:pixel[2] ; genlock:inst4|pixel_d[6]_OTERM43_OTERM71_OTERM177                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.050     ; 4.209      ;
; 4.481 ; adc:inst2|pixel_adc[4]            ; genlock:inst4|pixel_d[4]_OTERM57_OTERM97                                                                ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.039     ; 4.197      ;
; 4.484 ; genlock:inst4|aqua[0]             ; genlock:inst4|pixel_d[4]_OTERM55                                                                        ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.038     ; 4.195      ;
; 4.494 ; adc:inst2|pixel_adc[5]            ; genlock:inst4|pixel_d[6]_OTERM43_OTERM73_OTERM147                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.037     ; 4.186      ;
; 4.495 ; adc:inst2|pixel_adc[5]            ; genlock:inst4|pixel_d[8]_OTERM47_OTERM67_OTERM127                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.037     ; 4.185      ;
; 4.510 ; FP5                               ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a7~porta_datain_reg0 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; 2.139      ; 4.368      ;
; 4.511 ; adc:inst2|pixel_adc[3]            ; genlock:inst4|pixel_d[5]_OTERM39_OTERM77_OTERM123                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.039     ; 4.167      ;
; 4.522 ; adc:inst2|pixel_adc[5]            ; genlock:inst4|pixel_d[8]_OTERM47_OTERM65_OTERM181                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.037     ; 4.158      ;
; 4.530 ; genlock:inst4|aqua[3]             ; genlock:inst4|pixel_d[1]_OTERM53_OTERM105                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.055     ; 4.132      ;
+-------+-----------------------------------+---------------------------------------------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                               ;
+-------+------------------------------------------------+--------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                          ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+--------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 4.984 ; FP1                                            ; input_detect:input_detect|\horizontal:hcount[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.958      ; 3.691      ;
; 4.984 ; FP1                                            ; input_detect:input_detect|\horizontal:hcount[1]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.958      ; 3.691      ;
; 4.984 ; FP1                                            ; input_detect:input_detect|\horizontal:hcount[2]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.958      ; 3.691      ;
; 4.984 ; FP1                                            ; input_detect:input_detect|\horizontal:hcount[3]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.958      ; 3.691      ;
; 4.984 ; FP1                                            ; input_detect:input_detect|\horizontal:hcount[4]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.958      ; 3.691      ;
; 4.984 ; FP1                                            ; input_detect:input_detect|\horizontal:hcount[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.958      ; 3.691      ;
; 4.984 ; FP1                                            ; input_detect:input_detect|\horizontal:hcount[6]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.958      ; 3.691      ;
; 4.984 ; FP1                                            ; input_detect:input_detect|\horizontal:hcount[7]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.958      ; 3.691      ;
; 4.984 ; FP1                                            ; input_detect:input_detect|\horizontal:hcount[8]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.958      ; 3.691      ;
; 4.984 ; FP1                                            ; input_detect:input_detect|\horizontal:hcount[9]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.958      ; 3.691      ;
; 4.984 ; FP1                                            ; input_detect:input_detect|\horizontal:hcount[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.958      ; 3.691      ;
; 5.006 ; FP1                                            ; input_detect:input_detect|\horizontal:hcount[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.960      ; 3.671      ;
; 5.006 ; FP1                                            ; input_detect:input_detect|\horizontal:hcount[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.960      ; 3.671      ;
; 5.006 ; FP1                                            ; input_detect:input_detect|\horizontal:hcount[12] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.960      ; 3.671      ;
; 5.006 ; FP1                                            ; input_detect:input_detect|\horizontal:hcount[13] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.960      ; 3.671      ;
; 5.006 ; FP1                                            ; input_detect:input_detect|\horizontal:hcount[14] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.960      ; 3.671      ;
; 5.006 ; FP1                                            ; input_detect:input_detect|\horizontal:hcount[15] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.960      ; 3.671      ;
; 5.006 ; FP1                                            ; input_detect:input_detect|\horizontal:hcount[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.960      ; 3.671      ;
; 5.006 ; FP1                                            ; input_detect:input_detect|\horizontal:hcount[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.960      ; 3.671      ;
; 5.006 ; FP1                                            ; input_detect:input_detect|\horizontal:hcount[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.960      ; 3.671      ;
; 5.006 ; FP1                                            ; input_detect:input_detect|\horizontal:hcount[19] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.960      ; 3.671      ;
; 5.006 ; FP1                                            ; input_detect:input_detect|\horizontal:hcount[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.960      ; 3.671      ;
; 5.062 ; HSYNC                                          ; input_detect:input_detect|\horizontal:hcount[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.958      ; 3.613      ;
; 5.062 ; HSYNC                                          ; input_detect:input_detect|\horizontal:hcount[1]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.958      ; 3.613      ;
; 5.062 ; HSYNC                                          ; input_detect:input_detect|\horizontal:hcount[2]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.958      ; 3.613      ;
; 5.062 ; HSYNC                                          ; input_detect:input_detect|\horizontal:hcount[3]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.958      ; 3.613      ;
; 5.062 ; HSYNC                                          ; input_detect:input_detect|\horizontal:hcount[4]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.958      ; 3.613      ;
; 5.062 ; HSYNC                                          ; input_detect:input_detect|\horizontal:hcount[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.958      ; 3.613      ;
; 5.062 ; HSYNC                                          ; input_detect:input_detect|\horizontal:hcount[6]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.958      ; 3.613      ;
; 5.062 ; HSYNC                                          ; input_detect:input_detect|\horizontal:hcount[7]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.958      ; 3.613      ;
; 5.062 ; HSYNC                                          ; input_detect:input_detect|\horizontal:hcount[8]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.958      ; 3.613      ;
; 5.062 ; HSYNC                                          ; input_detect:input_detect|\horizontal:hcount[9]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.958      ; 3.613      ;
; 5.062 ; HSYNC                                          ; input_detect:input_detect|\horizontal:hcount[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.958      ; 3.613      ;
; 5.084 ; HSYNC                                          ; input_detect:input_detect|\horizontal:hcount[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.960      ; 3.593      ;
; 5.084 ; HSYNC                                          ; input_detect:input_detect|\horizontal:hcount[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.960      ; 3.593      ;
; 5.084 ; HSYNC                                          ; input_detect:input_detect|\horizontal:hcount[12] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.960      ; 3.593      ;
; 5.084 ; HSYNC                                          ; input_detect:input_detect|\horizontal:hcount[13] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.960      ; 3.593      ;
; 5.084 ; HSYNC                                          ; input_detect:input_detect|\horizontal:hcount[14] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.960      ; 3.593      ;
; 5.084 ; HSYNC                                          ; input_detect:input_detect|\horizontal:hcount[15] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.960      ; 3.593      ;
; 5.084 ; HSYNC                                          ; input_detect:input_detect|\horizontal:hcount[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.960      ; 3.593      ;
; 5.084 ; HSYNC                                          ; input_detect:input_detect|\horizontal:hcount[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.960      ; 3.593      ;
; 5.084 ; HSYNC                                          ; input_detect:input_detect|\horizontal:hcount[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.960      ; 3.593      ;
; 5.084 ; HSYNC                                          ; input_detect:input_detect|\horizontal:hcount[19] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.960      ; 3.593      ;
; 5.084 ; HSYNC                                          ; input_detect:input_detect|\horizontal:hcount[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.960      ; 3.593      ;
; 5.654 ; FP1                                            ; input_detect:input_detect|hblank_out             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.959      ; 3.022      ;
; 5.778 ; HSYNC                                          ; input_detect:input_detect|video_active           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.960      ; 2.899      ;
; 5.808 ; input_detect:input_detect|\horizontal:hpeak[1] ; input_detect:input_detect|\horizontal:hcount[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.038     ; 2.871      ;
; 5.808 ; input_detect:input_detect|\horizontal:hpeak[1] ; input_detect:input_detect|\horizontal:hcount[1]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.038     ; 2.871      ;
; 5.808 ; input_detect:input_detect|\horizontal:hpeak[1] ; input_detect:input_detect|\horizontal:hcount[2]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.038     ; 2.871      ;
; 5.808 ; input_detect:input_detect|\horizontal:hpeak[1] ; input_detect:input_detect|\horizontal:hcount[3]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.038     ; 2.871      ;
; 5.808 ; input_detect:input_detect|\horizontal:hpeak[1] ; input_detect:input_detect|\horizontal:hcount[4]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.038     ; 2.871      ;
; 5.808 ; input_detect:input_detect|\horizontal:hpeak[1] ; input_detect:input_detect|\horizontal:hcount[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.038     ; 2.871      ;
; 5.808 ; input_detect:input_detect|\horizontal:hpeak[1] ; input_detect:input_detect|\horizontal:hcount[6]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.038     ; 2.871      ;
; 5.808 ; input_detect:input_detect|\horizontal:hpeak[1] ; input_detect:input_detect|\horizontal:hcount[7]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.038     ; 2.871      ;
; 5.808 ; input_detect:input_detect|\horizontal:hpeak[1] ; input_detect:input_detect|\horizontal:hcount[8]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.038     ; 2.871      ;
; 5.808 ; input_detect:input_detect|\horizontal:hpeak[1] ; input_detect:input_detect|\horizontal:hcount[9]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.038     ; 2.871      ;
; 5.808 ; input_detect:input_detect|\horizontal:hpeak[1] ; input_detect:input_detect|\horizontal:hcount[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.038     ; 2.871      ;
; 5.830 ; input_detect:input_detect|\horizontal:hpeak[1] ; input_detect:input_detect|\horizontal:hcount[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 2.851      ;
; 5.830 ; input_detect:input_detect|\horizontal:hpeak[1] ; input_detect:input_detect|\horizontal:hcount[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 2.851      ;
; 5.830 ; input_detect:input_detect|\horizontal:hpeak[1] ; input_detect:input_detect|\horizontal:hcount[12] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 2.851      ;
; 5.830 ; input_detect:input_detect|\horizontal:hpeak[1] ; input_detect:input_detect|\horizontal:hcount[13] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 2.851      ;
; 5.830 ; input_detect:input_detect|\horizontal:hpeak[1] ; input_detect:input_detect|\horizontal:hcount[14] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 2.851      ;
; 5.830 ; input_detect:input_detect|\horizontal:hpeak[1] ; input_detect:input_detect|\horizontal:hcount[15] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 2.851      ;
; 5.830 ; input_detect:input_detect|\horizontal:hpeak[1] ; input_detect:input_detect|\horizontal:hcount[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 2.851      ;
; 5.830 ; input_detect:input_detect|\horizontal:hpeak[1] ; input_detect:input_detect|\horizontal:hcount[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 2.851      ;
; 5.830 ; input_detect:input_detect|\horizontal:hpeak[1] ; input_detect:input_detect|\horizontal:hcount[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 2.851      ;
; 5.830 ; input_detect:input_detect|\horizontal:hpeak[1] ; input_detect:input_detect|\horizontal:hcount[19] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 2.851      ;
; 5.830 ; input_detect:input_detect|\horizontal:hpeak[1] ; input_detect:input_detect|\horizontal:hcount[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 2.851      ;
; 5.852 ; input_detect:input_detect|\horizontal:hpeak[0] ; input_detect:input_detect|\horizontal:hcount[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.038     ; 2.827      ;
; 5.852 ; input_detect:input_detect|\horizontal:hpeak[0] ; input_detect:input_detect|\horizontal:hcount[1]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.038     ; 2.827      ;
; 5.852 ; input_detect:input_detect|\horizontal:hpeak[0] ; input_detect:input_detect|\horizontal:hcount[2]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.038     ; 2.827      ;
; 5.852 ; input_detect:input_detect|\horizontal:hpeak[0] ; input_detect:input_detect|\horizontal:hcount[3]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.038     ; 2.827      ;
; 5.852 ; input_detect:input_detect|\horizontal:hpeak[0] ; input_detect:input_detect|\horizontal:hcount[4]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.038     ; 2.827      ;
; 5.852 ; input_detect:input_detect|\horizontal:hpeak[0] ; input_detect:input_detect|\horizontal:hcount[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.038     ; 2.827      ;
; 5.852 ; input_detect:input_detect|\horizontal:hpeak[0] ; input_detect:input_detect|\horizontal:hcount[6]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.038     ; 2.827      ;
; 5.852 ; input_detect:input_detect|\horizontal:hpeak[0] ; input_detect:input_detect|\horizontal:hcount[7]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.038     ; 2.827      ;
; 5.852 ; input_detect:input_detect|\horizontal:hpeak[0] ; input_detect:input_detect|\horizontal:hcount[8]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.038     ; 2.827      ;
; 5.852 ; input_detect:input_detect|\horizontal:hpeak[0] ; input_detect:input_detect|\horizontal:hcount[9]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.038     ; 2.827      ;
; 5.852 ; input_detect:input_detect|\horizontal:hpeak[0] ; input_detect:input_detect|\horizontal:hcount[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.038     ; 2.827      ;
; 5.874 ; input_detect:input_detect|\horizontal:hpeak[0] ; input_detect:input_detect|\horizontal:hcount[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 2.807      ;
; 5.874 ; input_detect:input_detect|\horizontal:hpeak[0] ; input_detect:input_detect|\horizontal:hcount[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 2.807      ;
; 5.874 ; input_detect:input_detect|\horizontal:hpeak[0] ; input_detect:input_detect|\horizontal:hcount[12] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 2.807      ;
; 5.874 ; input_detect:input_detect|\horizontal:hpeak[0] ; input_detect:input_detect|\horizontal:hcount[13] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 2.807      ;
; 5.874 ; input_detect:input_detect|\horizontal:hpeak[0] ; input_detect:input_detect|\horizontal:hcount[14] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 2.807      ;
; 5.874 ; input_detect:input_detect|\horizontal:hpeak[0] ; input_detect:input_detect|\horizontal:hcount[15] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 2.807      ;
; 5.874 ; input_detect:input_detect|\horizontal:hpeak[0] ; input_detect:input_detect|\horizontal:hcount[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 2.807      ;
; 5.874 ; input_detect:input_detect|\horizontal:hpeak[0] ; input_detect:input_detect|\horizontal:hcount[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 2.807      ;
; 5.874 ; input_detect:input_detect|\horizontal:hpeak[0] ; input_detect:input_detect|\horizontal:hcount[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 2.807      ;
; 5.874 ; input_detect:input_detect|\horizontal:hpeak[0] ; input_detect:input_detect|\horizontal:hcount[19] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 2.807      ;
; 5.874 ; input_detect:input_detect|\horizontal:hpeak[0] ; input_detect:input_detect|\horizontal:hcount[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 2.807      ;
; 6.084 ; input_detect:input_detect|\horizontal:hpeak[2] ; input_detect:input_detect|\horizontal:hcount[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.038     ; 2.595      ;
; 6.084 ; input_detect:input_detect|\horizontal:hpeak[2] ; input_detect:input_detect|\horizontal:hcount[1]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.038     ; 2.595      ;
; 6.084 ; input_detect:input_detect|\horizontal:hpeak[2] ; input_detect:input_detect|\horizontal:hcount[2]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.038     ; 2.595      ;
; 6.084 ; input_detect:input_detect|\horizontal:hpeak[2] ; input_detect:input_detect|\horizontal:hcount[3]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.038     ; 2.595      ;
; 6.084 ; input_detect:input_detect|\horizontal:hpeak[2] ; input_detect:input_detect|\horizontal:hcount[4]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.038     ; 2.595      ;
; 6.084 ; input_detect:input_detect|\horizontal:hpeak[2] ; input_detect:input_detect|\horizontal:hcount[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.038     ; 2.595      ;
; 6.084 ; input_detect:input_detect|\horizontal:hpeak[2] ; input_detect:input_detect|\horizontal:hcount[6]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.038     ; 2.595      ;
; 6.084 ; input_detect:input_detect|\horizontal:hpeak[2] ; input_detect:input_detect|\horizontal:hcount[7]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.038     ; 2.595      ;
; 6.084 ; input_detect:input_detect|\horizontal:hpeak[2] ; input_detect:input_detect|\horizontal:hcount[8]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.038     ; 2.595      ;
; 6.084 ; input_detect:input_detect|\horizontal:hpeak[2] ; input_detect:input_detect|\horizontal:hcount[9]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.038     ; 2.595      ;
+-------+------------------------------------------------+--------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'pll_svga|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                  ;
+--------+--------------------------+--------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 15.325 ; vgaout:inst|barcolor[2]  ; VGAB0                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -2.041     ; 5.614      ;
; 15.510 ; vgaout:inst|pixel[2]     ; VGAB0                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -2.041     ; 5.429      ;
; 17.062 ; vgaout:inst|pixel[7]     ; VGAG2                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -2.041     ; 3.877      ;
; 17.092 ; vgaout:inst|barcolor[7]  ; VGAG2                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -2.041     ; 3.847      ;
; 17.334 ; vgaout:inst|barcolor[5]  ; VGAG0                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -2.041     ; 3.605      ;
; 17.406 ; vgaout:inst|barcolor[9]  ; VGAR1                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -2.041     ; 3.533      ;
; 17.431 ; vgaout:inst|pixel[9]     ; VGAR1                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -2.041     ; 3.508      ;
; 17.554 ; vgaout:inst|barcolor[6]  ; VGAG1                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -2.041     ; 3.385      ;
; 17.579 ; vgaout:inst|pixel[5]     ; VGAG0                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -2.041     ; 3.360      ;
; 17.603 ; vgaout:inst|pixel[6]     ; VGAG1                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -2.041     ; 3.336      ;
; 17.629 ; vgaout:inst|pixel[4]     ; VGAB2                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -2.041     ; 3.310      ;
; 17.748 ; vgaout:inst|pixel[3]     ; VGAB1                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -2.041     ; 3.191      ;
; 17.749 ; vgaout:inst|pixel[8]     ; VGAR0                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -2.041     ; 3.190      ;
; 17.803 ; vgaout:inst|barcolor[3]  ; VGAB1                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -2.041     ; 3.136      ;
; 17.919 ; vgaout:inst|barcolor[8]  ; VGAR0                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -2.041     ; 3.020      ;
; 17.928 ; vgaout:inst|pixel[10]    ; VGAR2                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -2.041     ; 3.011      ;
; 17.939 ; vgaout:inst|barcolor[10] ; VGAR2                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -2.041     ; 3.000      ;
; 17.991 ; vgaout:inst|barcolor[4]  ; VGAB2                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -2.041     ; 2.948      ;
; 18.160 ; vgaout:inst|barcolor[1]  ; VGAHS                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -2.038     ; 2.782      ;
; 18.221 ; vgaout:inst|pixel[0]     ; VGAVS                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -2.045     ; 2.714      ;
; 19.540 ; vgaout:inst|hcount[4]    ; vgaout:inst|barcolor[4]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.033     ; 5.414      ;
; 19.560 ; vgaout:inst|hcount[4]    ; vgaout:inst|barcolor[2]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.033     ; 5.394      ;
; 19.573 ; vgaout:inst|hcount[10]   ; vgaout:inst|barcolor[4]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.033     ; 5.381      ;
; 19.593 ; vgaout:inst|hcount[10]   ; vgaout:inst|barcolor[2]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.033     ; 5.361      ;
; 19.594 ; vgaout:inst|hcount[6]    ; vgaout:inst|barcolor[4]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.033     ; 5.360      ;
; 19.604 ; vgaout:inst|hcount[9]    ; vgaout:inst|barcolor[4]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.033     ; 5.350      ;
; 19.614 ; vgaout:inst|hcount[6]    ; vgaout:inst|barcolor[2]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.033     ; 5.340      ;
; 19.624 ; vgaout:inst|hcount[9]    ; vgaout:inst|barcolor[2]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.033     ; 5.330      ;
; 19.659 ; vgaout:inst|hcount[5]    ; vgaout:inst|barcolor[4]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.033     ; 5.295      ;
; 19.660 ; vgaout:inst|hcount[4]    ; vgaout:inst|barcolor[3]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.033     ; 5.294      ;
; 19.675 ; vgaout:inst|hcount[2]    ; vgaout:inst|barcolor[4]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.033     ; 5.279      ;
; 19.679 ; vgaout:inst|hcount[5]    ; vgaout:inst|barcolor[2]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.033     ; 5.275      ;
; 19.680 ; vgaout:inst|hcount[1]    ; vgaout:inst|barcolor[4]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.033     ; 5.274      ;
; 19.684 ; vgaout:inst|hcount[11]   ; vgaout:inst|barcolor[4]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.033     ; 5.270      ;
; 19.689 ; vgaout:inst|hcount[7]    ; vgaout:inst|barcolor[4]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.033     ; 5.265      ;
; 19.693 ; vgaout:inst|hcount[10]   ; vgaout:inst|barcolor[3]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.033     ; 5.261      ;
; 19.695 ; vgaout:inst|hcount[2]    ; vgaout:inst|barcolor[2]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.033     ; 5.259      ;
; 19.700 ; vgaout:inst|hcount[1]    ; vgaout:inst|barcolor[2]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.033     ; 5.254      ;
; 19.703 ; vgaout:inst|hcount[3]    ; vgaout:inst|barcolor[4]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.033     ; 5.251      ;
; 19.704 ; vgaout:inst|hcount[12]   ; vgaout:inst|barcolor[4]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.033     ; 5.250      ;
; 19.704 ; vgaout:inst|hcount[11]   ; vgaout:inst|barcolor[2]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.033     ; 5.250      ;
; 19.709 ; vgaout:inst|hcount[7]    ; vgaout:inst|barcolor[2]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.033     ; 5.245      ;
; 19.714 ; vgaout:inst|hcount[6]    ; vgaout:inst|barcolor[3]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.033     ; 5.240      ;
; 19.723 ; vgaout:inst|hcount[3]    ; vgaout:inst|barcolor[2]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.033     ; 5.231      ;
; 19.724 ; vgaout:inst|hcount[12]   ; vgaout:inst|barcolor[2]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.033     ; 5.230      ;
; 19.724 ; vgaout:inst|hcount[9]    ; vgaout:inst|barcolor[3]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.033     ; 5.230      ;
; 19.737 ; vgaout:inst|hcount[8]    ; vgaout:inst|barcolor[4]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.033     ; 5.217      ;
; 19.757 ; vgaout:inst|hcount[8]    ; vgaout:inst|barcolor[2]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.033     ; 5.197      ;
; 19.779 ; vgaout:inst|hcount[5]    ; vgaout:inst|barcolor[3]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.033     ; 5.175      ;
; 19.795 ; vgaout:inst|hcount[2]    ; vgaout:inst|barcolor[3]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.033     ; 5.159      ;
; 19.800 ; vgaout:inst|hcount[1]    ; vgaout:inst|barcolor[3]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.033     ; 5.154      ;
; 19.804 ; vgaout:inst|hcount[11]   ; vgaout:inst|barcolor[3]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.033     ; 5.150      ;
; 19.809 ; vgaout:inst|hcount[7]    ; vgaout:inst|barcolor[3]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.033     ; 5.145      ;
; 19.823 ; vgaout:inst|hcount[3]    ; vgaout:inst|barcolor[3]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.033     ; 5.131      ;
; 19.824 ; vgaout:inst|hcount[12]   ; vgaout:inst|barcolor[3]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.033     ; 5.130      ;
; 19.857 ; vgaout:inst|hcount[8]    ; vgaout:inst|barcolor[3]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.033     ; 5.097      ;
; 19.858 ; vgaout:inst|hcount[4]    ; vgaout:inst|barcolor[8]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.033     ; 5.096      ;
; 19.858 ; vgaout:inst|hcount[13]   ; vgaout:inst|barcolor[4]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.033     ; 5.096      ;
; 19.866 ; vgaout:inst|hcount[0]    ; vgaout:inst|barcolor[4]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.033     ; 5.088      ;
; 19.878 ; vgaout:inst|hcount[13]   ; vgaout:inst|barcolor[2]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.033     ; 5.076      ;
; 19.886 ; vgaout:inst|hcount[0]    ; vgaout:inst|barcolor[2]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.033     ; 5.068      ;
; 19.891 ; vgaout:inst|hcount[10]   ; vgaout:inst|barcolor[8]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.033     ; 5.063      ;
; 19.912 ; vgaout:inst|hcount[6]    ; vgaout:inst|barcolor[8]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.033     ; 5.042      ;
; 19.922 ; vgaout:inst|hcount[9]    ; vgaout:inst|barcolor[8]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.033     ; 5.032      ;
; 19.977 ; vgaout:inst|hcount[5]    ; vgaout:inst|barcolor[8]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.033     ; 4.977      ;
; 19.978 ; vgaout:inst|hcount[13]   ; vgaout:inst|barcolor[3]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.033     ; 4.976      ;
; 19.986 ; vgaout:inst|hcount[0]    ; vgaout:inst|barcolor[3]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.033     ; 4.968      ;
; 19.993 ; vgaout:inst|hcount[2]    ; vgaout:inst|barcolor[8]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.033     ; 4.961      ;
; 19.998 ; vgaout:inst|hcount[1]    ; vgaout:inst|barcolor[8]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.033     ; 4.956      ;
; 20.002 ; vgaout:inst|hcount[11]   ; vgaout:inst|barcolor[8]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.033     ; 4.952      ;
; 20.007 ; vgaout:inst|hcount[7]    ; vgaout:inst|barcolor[8]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.033     ; 4.947      ;
; 20.016 ; vgaout:inst|hcount[4]    ; vgaout:inst|barcolor[10] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.033     ; 4.938      ;
; 20.021 ; vgaout:inst|hcount[3]    ; vgaout:inst|barcolor[8]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.033     ; 4.933      ;
; 20.022 ; vgaout:inst|hcount[12]   ; vgaout:inst|barcolor[8]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.033     ; 4.932      ;
; 20.025 ; vgaout:inst|hcount[4]    ; vgaout:inst|barcolor[5]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.033     ; 4.929      ;
; 20.049 ; vgaout:inst|hcount[10]   ; vgaout:inst|barcolor[10] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.033     ; 4.905      ;
; 20.055 ; vgaout:inst|hcount[8]    ; vgaout:inst|barcolor[8]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.033     ; 4.899      ;
; 20.058 ; vgaout:inst|hcount[10]   ; vgaout:inst|barcolor[5]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.033     ; 4.896      ;
; 20.070 ; vgaout:inst|hcount[6]    ; vgaout:inst|barcolor[10] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.033     ; 4.884      ;
; 20.079 ; vgaout:inst|hcount[6]    ; vgaout:inst|barcolor[5]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.033     ; 4.875      ;
; 20.080 ; vgaout:inst|hcount[9]    ; vgaout:inst|barcolor[10] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.033     ; 4.874      ;
; 20.089 ; vgaout:inst|hcount[9]    ; vgaout:inst|barcolor[5]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.033     ; 4.865      ;
; 20.098 ; vgaout:inst|hcount[4]    ; vgaout:inst|barcolor[6]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.033     ; 4.856      ;
; 20.131 ; vgaout:inst|hcount[10]   ; vgaout:inst|barcolor[6]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.033     ; 4.823      ;
; 20.135 ; vgaout:inst|hcount[5]    ; vgaout:inst|barcolor[10] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.033     ; 4.819      ;
; 20.144 ; vgaout:inst|hcount[5]    ; vgaout:inst|barcolor[5]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.033     ; 4.810      ;
; 20.151 ; vgaout:inst|hcount[2]    ; vgaout:inst|barcolor[10] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.033     ; 4.803      ;
; 20.152 ; vgaout:inst|hcount[6]    ; vgaout:inst|barcolor[6]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.033     ; 4.802      ;
; 20.156 ; vgaout:inst|hcount[1]    ; vgaout:inst|barcolor[10] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.033     ; 4.798      ;
; 20.160 ; vgaout:inst|hcount[2]    ; vgaout:inst|barcolor[5]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.033     ; 4.794      ;
; 20.160 ; vgaout:inst|hcount[11]   ; vgaout:inst|barcolor[10] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.033     ; 4.794      ;
; 20.162 ; vgaout:inst|hcount[9]    ; vgaout:inst|barcolor[6]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.033     ; 4.792      ;
; 20.165 ; vgaout:inst|hcount[7]    ; vgaout:inst|barcolor[10] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.033     ; 4.789      ;
; 20.165 ; vgaout:inst|hcount[1]    ; vgaout:inst|barcolor[5]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.033     ; 4.789      ;
; 20.169 ; vgaout:inst|hcount[11]   ; vgaout:inst|barcolor[5]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.033     ; 4.785      ;
; 20.174 ; vgaout:inst|hcount[7]    ; vgaout:inst|barcolor[5]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.033     ; 4.780      ;
; 20.176 ; vgaout:inst|hcount[13]   ; vgaout:inst|barcolor[8]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.033     ; 4.778      ;
; 20.179 ; vgaout:inst|hcount[3]    ; vgaout:inst|barcolor[10] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.033     ; 4.775      ;
; 20.180 ; vgaout:inst|hcount[12]   ; vgaout:inst|barcolor[10] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.033     ; 4.774      ;
; 20.184 ; vgaout:inst|hcount[0]    ; vgaout:inst|barcolor[8]  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 25.000       ; -0.033     ; 4.770      ;
+--------+--------------------------+--------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'pll_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                                                                                   ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                                  ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 0.098 ; sdram:inst1|pixelOut[5]                   ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.226      ; 0.428      ;
; 0.099 ; sdram:inst1|pixelOut[0]                   ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.226      ; 0.429      ;
; 0.147 ; genlock:inst4|col_number[1]               ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_address_reg0 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.218      ; 0.469      ;
; 0.148 ; sdram:inst1|pixelOut[4]                   ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.226      ; 0.478      ;
; 0.149 ; sdram:inst1|pixelOut[7]                   ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.226      ; 0.479      ;
; 0.150 ; genlock:inst4|col_number[4]               ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a7~porta_address_reg0 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.217      ; 0.471      ;
; 0.152 ; sdram:inst1|colLoadNr[0]                  ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_address_reg0 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.222      ; 0.478      ;
; 0.154 ; genlock:inst4|col_number[3]               ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a7~porta_address_reg0 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.217      ; 0.475      ;
; 0.154 ; sdram:inst1|pixelOut[1]                   ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.226      ; 0.484      ;
; 0.155 ; sdram:inst1|colLoadNr[5]                  ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_address_reg0 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.222      ; 0.481      ;
; 0.157 ; sdram:inst1|pixelOut[2]                   ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.226      ; 0.487      ;
; 0.157 ; sdram:inst1|colLoadNr[2]                  ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_address_reg0 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.222      ; 0.483      ;
; 0.158 ; sdram:inst1|pixelOut[6]                   ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.226      ; 0.488      ;
; 0.158 ; sdram:inst1|pixelOut[8]                   ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.226      ; 0.488      ;
; 0.158 ; sdram:inst1|colLoadNr[4]                  ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_address_reg0 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.222      ; 0.484      ;
; 0.161 ; genlock:inst4|col_number[9]               ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a7~porta_address_reg0 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.217      ; 0.482      ;
; 0.161 ; sdram:inst1|colLoadNr[9]                  ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_address_reg0 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.222      ; 0.487      ;
; 0.162 ; sdram:inst1|colLoadNr[7]                  ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_address_reg0 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.222      ; 0.488      ;
; 0.163 ; genlock:inst4|col_number[0]               ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a7~porta_address_reg0 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.220      ; 0.487      ;
; 0.164 ; genlock:inst4|col_number[0]               ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_address_reg0 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.221      ; 0.489      ;
; 0.167 ; genlock:inst4|col_number[9]               ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_address_reg0 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.218      ; 0.489      ;
; 0.167 ; sdram:inst1|colLoadNr[6]                  ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_address_reg0 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.222      ; 0.493      ;
; 0.168 ; genlock:inst4|col_number[7]               ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a7~porta_address_reg0 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.217      ; 0.489      ;
; 0.168 ; sdram:inst1|colLoadNr[3]                  ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_address_reg0 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.222      ; 0.494      ;
; 0.170 ; sdram:inst1|pixelOut[3]                   ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.226      ; 0.500      ;
; 0.174 ; sdram:inst1|colLoadNr[8]                  ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_address_reg0 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.222      ; 0.500      ;
; 0.177 ; sdram:inst1|colLoadNr[1]                  ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_address_reg0 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.222      ; 0.503      ;
; 0.186 ; adc:inst2|\channel_green0:green_adc[1]    ; adc:inst2|\channel_green0:green_adc[1]                                                                   ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; adc:inst2|\channel_green0:green_adc[0]    ; adc:inst2|\channel_green0:green_adc[0]                                                                   ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; adc:inst2|\channel_green0:green_adc[5]    ; adc:inst2|\channel_green0:green_adc[5]                                                                   ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; adc:inst2|\channel_green0:green_adc[2]    ; adc:inst2|\channel_green0:green_adc[2]                                                                   ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; sdram:inst1|SdrLdq                        ; sdram:inst1|SdrLdq                                                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sdram:inst1|SdrBa1                        ; sdram:inst1|SdrBa1                                                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sdram:inst1|SdrRoutine.SdrRoutine_Null    ; sdram:inst1|SdrRoutine.SdrRoutine_Null                                                                   ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sdram:inst1|SdrRoutine.SdrRoutine_LoadRow ; sdram:inst1|SdrRoutine.SdrRoutine_LoadRow                                                                ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sdram:inst1|SdrRoutine.SdrRoutine_Idle    ; sdram:inst1|SdrRoutine.SdrRoutine_Idle                                                                   ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sdram:inst1|SdrRoutine.SdrRoutine_Init    ; sdram:inst1|SdrRoutine.SdrRoutine_Init                                                                   ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vgaout:inst|load_req                      ; vgaout:inst|load_req                                                                                     ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; genlock:inst4|artifact_mode               ; genlock:inst4|artifact_mode                                                                              ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; adc:inst2|\channel_red0:red_adc[1]        ; adc:inst2|\channel_red0:red_adc[1]                                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; adc:inst2|\channel_red0:red_adc[2]        ; adc:inst2|\channel_red0:red_adc[2]                                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; adc:inst2|\channel_red0:red_adc[4]        ; adc:inst2|\channel_red0:red_adc[4]                                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; adc:inst2|\channel_red0:red_adc[0]        ; adc:inst2|\channel_red0:red_adc[0]                                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; adc:inst2|\channel_green0:green_adc[4]    ; adc:inst2|\channel_green0:green_adc[4]                                                                   ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; adc:inst2|\channel_red0:red_adc[5]        ; adc:inst2|\channel_red0:red_adc[5]                                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; adc:inst2|\channel_blue0:blue_adc[6]      ; adc:inst2|\channel_blue0:blue_adc[6]                                                                     ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; adc:inst2|\channel_blue0:blue_adc[3]      ; adc:inst2|\channel_blue0:blue_adc[3]                                                                     ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; adc:inst2|\channel_blue0:blue_adc[1]      ; adc:inst2|\channel_blue0:blue_adc[1]                                                                     ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; adc:inst2|\channel_blue0:blue_adc[2]      ; adc:inst2|\channel_blue0:blue_adc[2]                                                                     ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; adc:inst2|\channel_blue0:blue_adc[4]      ; adc:inst2|\channel_blue0:blue_adc[4]                                                                     ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; adc:inst2|\channel_blue0:blue_adc[5]      ; adc:inst2|\channel_blue0:blue_adc[5]                                                                     ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; adc:inst2|\channel_blue0:blue_adc[0]      ; adc:inst2|\channel_blue0:blue_adc[0]                                                                     ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.188 ; genlock:inst4|top_border[1]               ; genlock:inst4|top_border[1]                                                                              ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; adc:inst2|\channel_green0:green_adc[3]    ; adc:inst2|\channel_green0:green_adc[3]                                                                   ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; adc:inst2|\channel_green0:green_adc[6]    ; adc:inst2|\channel_green0:green_adc[6]                                                                   ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; adc:inst2|\channel_red0:red_adc[3]        ; adc:inst2|\channel_red0:red_adc[3]                                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; adc:inst2|\channel_red0:red_adc[6]        ; adc:inst2|\channel_red0:red_adc[6]                                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; counter:inst3|\count:bitcount[1]          ; counter:inst3|\count:bitcount[1]                                                                         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; counter:inst3|\count:bitcount[2]          ; counter:inst3|\count:bitcount[2]                                                                         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.307      ;
; 0.193 ; genlock:inst4|col_number[6]               ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_address_reg0 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.218      ; 0.515      ;
; 0.193 ; genlock:inst4|column[0]                   ; genlock:inst4|column[0]                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.314      ;
; 0.195 ; genlock:inst4|vcount[0]                   ; genlock:inst4|vcount[0]                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.314      ;
; 0.195 ; sdram:inst1|SdrAddress[0]                 ; sdram:inst1|SdrAddress[0]                                                                                ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.314      ;
; 0.195 ; counter:inst3|\count:bitcount[0]          ; counter:inst3|\count:bitcount[0]                                                                         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.314      ;
; 0.205 ; sdram:inst1|colStoreNr[9]                 ; sdram:inst1|colStoreNr[9]                                                                                ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.325      ;
; 0.205 ; sdram:inst1|colLoadNr[9]                  ; sdram:inst1|colLoadNr[9]                                                                                 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.325      ;
; 0.210 ; genlock:inst4|column[11]                  ; genlock:inst4|column[11]                                                                                 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.330      ;
; 0.214 ; sdram:inst1|colStoreNr[0]                 ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.176      ; 0.494      ;
; 0.219 ; sdram:inst1|colStoreNr[1]                 ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.176      ; 0.499      ;
; 0.219 ; sdram:inst1|colStoreNr[1]                 ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a7~portb_address_reg0 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.175      ; 0.498      ;
; 0.224 ; genlock:inst4|hcount[3]                   ; genlock:inst4|\process_d:p_pixel[2]                                                                      ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.344      ;
; 0.253 ; sdram:inst1|curRow[9]                     ; sdram:inst1|SdrAddress[18]                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.373      ;
; 0.254 ; sdram:inst1|curRow[7]                     ; sdram:inst1|SdrAddress[16]                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.374      ;
; 0.254 ; sdram:inst1|curRow[2]                     ; sdram:inst1|SdrAddress[11]                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.374      ;
; 0.256 ; genlock:inst4|col_number[2]               ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_address_reg0 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.218      ; 0.578      ;
; 0.267 ; counter:inst3|\count:bitcount[0]          ; counter:inst3|q[0]                                                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.386      ;
; 0.269 ; sdram:inst1|SdrAddress[1]                 ; sdram:inst1|SdrAdr[1]                                                                                    ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.389      ;
; 0.272 ; genlock:inst4|col_number[6]               ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a7~porta_address_reg0 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.217      ; 0.593      ;
; 0.272 ; sdram:inst1|SdrAddress[0]                 ; sdram:inst1|SdrAdr[0]                                                                                    ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.392      ;
; 0.278 ; genlock:inst4|column[9]                   ; genlock:inst4|col_number[9]                                                                              ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.397      ;
; 0.284 ; sdram:inst1|refreshDelayCounter[23]       ; sdram:inst1|refreshDelayCounter[23]                                                                      ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.404      ;
; 0.285 ; genlock:inst4|\process_d:pixel[1]         ; genlock:inst4|\process_d:pixel[2]                                                                        ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.405      ;
; 0.292 ; sdram:inst1|refreshDelayCounter[11]       ; sdram:inst1|refreshDelayCounter[11]                                                                      ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.411      ;
; 0.293 ; sdram:inst1|refreshDelayCounter[13]       ; sdram:inst1|refreshDelayCounter[13]                                                                      ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.413      ;
; 0.293 ; sdram:inst1|refreshDelayCounter[1]        ; sdram:inst1|refreshDelayCounter[1]                                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.412      ;
; 0.294 ; sdram:inst1|refreshDelayCounter[18]       ; sdram:inst1|refreshDelayCounter[18]                                                                      ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; sdram:inst1|refreshDelayCounter[14]       ; sdram:inst1|refreshDelayCounter[14]                                                                      ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; sdram:inst1|refreshDelayCounter[12]       ; sdram:inst1|refreshDelayCounter[12]                                                                      ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; sdram:inst1|refreshDelayCounter[2]        ; sdram:inst1|refreshDelayCounter[2]                                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.413      ;
; 0.296 ; sdram:inst1|refreshDelayCounter[6]        ; sdram:inst1|refreshDelayCounter[6]                                                                       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.415      ;
; 0.297 ; counter:inst3|\count:bitcount[1]          ; counter:inst3|\count:bitcount[2]                                                                         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.416      ;
; 0.298 ; genlock:inst4|col_number[5]               ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a7~porta_address_reg0 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.217      ; 0.619      ;
; 0.299 ; genlock:inst4|hcount[2]                   ; genlock:inst4|hcount[2]                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.419      ;
; 0.301 ; sdram:inst1|wren_sdr                      ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_we_reg       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.224      ; 0.629      ;
; 0.302 ; sdram:inst1|curRow[4]                     ; sdram:inst1|SdrAddress[13]                                                                               ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.422      ;
; 0.303 ; counter:inst3|\count:bitcount[0]          ; counter:inst3|\count:bitcount[2]                                                                         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.422      ;
; 0.304 ; genlock:inst4|column[10]                  ; genlock:inst4|column[10]                                                                                 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; sdram:inst1|colStoreNr[5]                 ; sdram:inst1|colStoreNr[5]                                                                                ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; genlock:inst4|column[2]                   ; genlock:inst4|column[2]                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; genlock:inst4|vcount[13]                  ; genlock:inst4|vcount[13]                                                                                 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.425      ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'pll_svga|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                   ;
+-------+---------------------------+----------------------------------------------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                                                                                                  ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+----------------------------------------------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 0.183 ; vgaout:inst|col_number[8] ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0 ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.177      ; 0.464      ;
; 0.183 ; vgaout:inst|col_number[9] ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0 ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.177      ; 0.464      ;
; 0.187 ; vgaout:inst|\bar:posy[2]  ; vgaout:inst|\bar:posy[2]                                                                                 ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vgaout:inst|\bar:posy[1]  ; vgaout:inst|\bar:posy[1]                                                                                 ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vgaout:inst|\bar:posy[0]  ; vgaout:inst|\bar:posy[0]                                                                                 ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vgaout:inst|\bar:posx[4]  ; vgaout:inst|\bar:posx[4]                                                                                 ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vgaout:inst|\bar:posx[0]  ; vgaout:inst|\bar:posx[0]                                                                                 ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vgaout:inst|\bar:posx[6]  ; vgaout:inst|\bar:posx[6]                                                                                 ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vgaout:inst|\bar:posx[7]  ; vgaout:inst|\bar:posx[7]                                                                                 ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vgaout:inst|\bar:posx[8]  ; vgaout:inst|\bar:posx[8]                                                                                 ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vgaout:inst|\bar:posx[9]  ; vgaout:inst|\bar:posx[9]                                                                                 ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vgaout:inst|\bar:posx[10] ; vgaout:inst|\bar:posx[10]                                                                                ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vgaout:inst|\bar:posx[1]  ; vgaout:inst|\bar:posx[1]                                                                                 ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vgaout:inst|\bar:posx[2]  ; vgaout:inst|\bar:posx[2]                                                                                 ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vgaout:inst|\bar:posx[3]  ; vgaout:inst|\bar:posx[3]                                                                                 ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vgaout:inst|vcount[0]     ; vgaout:inst|vcount[0]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vgaout:inst|vcount[1]     ; vgaout:inst|vcount[1]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vgaout:inst|vcount[2]     ; vgaout:inst|vcount[2]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vgaout:inst|vcount[3]     ; vgaout:inst|vcount[3]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vgaout:inst|vcount[4]     ; vgaout:inst|vcount[4]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vgaout:inst|vcount[5]     ; vgaout:inst|vcount[5]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vgaout:inst|vcount[6]     ; vgaout:inst|vcount[6]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vgaout:inst|vcount[7]     ; vgaout:inst|vcount[7]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vgaout:inst|vcount[8]     ; vgaout:inst|vcount[8]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vgaout:inst|vcount[9]     ; vgaout:inst|vcount[9]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vgaout:inst|\bar:posx[5]  ; vgaout:inst|\bar:posx[5]                                                                                 ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.188 ; vgaout:inst|col_number[7] ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0 ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.177      ; 0.469      ;
; 0.191 ; vgaout:inst|col_number[1] ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0 ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.177      ; 0.472      ;
; 0.204 ; vgaout:inst|hcount[13]    ; vgaout:inst|hcount[13]                                                                                   ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.324      ;
; 0.271 ; vgaout:inst|hsync         ; vgaout:inst|barcolor[1]                                                                                  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.391      ;
; 0.289 ; vgaout:inst|vcount[8]     ; vgaout:inst|row_number[7]                                                                                ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.409      ;
; 0.306 ; vgaout:inst|hcount[12]    ; vgaout:inst|hcount[12]                                                                                   ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; vgaout:inst|hcount[9]     ; vgaout:inst|hcount[9]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; vgaout:inst|hcount[7]     ; vgaout:inst|hcount[7]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; vgaout:inst|hcount[4]     ; vgaout:inst|hcount[4]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; vgaout:inst|hcount[2]     ; vgaout:inst|hcount[2]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; vgaout:inst|hcount[8]     ; vgaout:inst|hcount[8]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; vgaout:inst|hcount[6]     ; vgaout:inst|hcount[6]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.427      ;
; 0.317 ; vgaout:inst|hcount[1]     ; vgaout:inst|hcount[1]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.437      ;
; 0.317 ; vgaout:inst|hcount[0]     ; vgaout:inst|hcount[0]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.437      ;
; 0.318 ; vgaout:inst|hcount[3]     ; vgaout:inst|hcount[3]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.438      ;
; 0.318 ; vgaout:inst|vcount[6]     ; vgaout:inst|row_number[7]                                                                                ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.438      ;
; 0.326 ; vgaout:inst|col_number[4] ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0 ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.177      ; 0.607      ;
; 0.330 ; vgaout:inst|vcount[7]     ; vgaout:inst|row_number[7]                                                                                ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.450      ;
; 0.335 ; vgaout:inst|col_number[2] ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0 ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.177      ; 0.616      ;
; 0.338 ; vgaout:inst|col_number[0] ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0 ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.180      ; 0.622      ;
; 0.340 ; vgaout:inst|col_number[5] ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0 ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.177      ; 0.621      ;
; 0.345 ; vgaout:inst|col_number[6] ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0 ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.177      ; 0.626      ;
; 0.362 ; vgaout:inst|vcount[9]     ; vgaout:inst|row_number[7]                                                                                ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.482      ;
; 0.410 ; vgaout:inst|hcount[13]    ; vgaout:inst|col_number[0]                                                                                ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.530      ;
; 0.420 ; vgaout:inst|hcount[0]     ; vgaout:inst|col_number[0]                                                                                ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.540      ;
; 0.421 ; vgaout:inst|vcount[5]     ; vgaout:inst|vsync                                                                                        ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.541      ;
; 0.438 ; vgaout:inst|hcount[8]     ; vgaout:inst|hsync                                                                                        ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.558      ;
; 0.449 ; vgaout:inst|vcount[9]     ; vgaout:inst|row_number[2]                                                                                ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.569      ;
; 0.450 ; vgaout:inst|vcount[9]     ; vgaout:inst|row_number[5]                                                                                ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.570      ;
; 0.453 ; vgaout:inst|vcount[9]     ; vgaout:inst|row_number[4]                                                                                ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.573      ;
; 0.454 ; vgaout:inst|vcount[9]     ; vgaout:inst|row_number[3]                                                                                ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.574      ;
; 0.455 ; vgaout:inst|vcount[9]     ; vgaout:inst|row_number[1]                                                                                ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; vgaout:inst|hcount[7]     ; vgaout:inst|hcount[8]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.575      ;
; 0.456 ; vgaout:inst|vcount[9]     ; vgaout:inst|row_number[8]                                                                                ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.576      ;
; 0.456 ; vgaout:inst|vcount[9]     ; vgaout:inst|row_number[0]                                                                                ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.576      ;
; 0.456 ; vgaout:inst|hcount[5]     ; vgaout:inst|hcount[6]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.576      ;
; 0.457 ; vgaout:inst|vcount[9]     ; vgaout:inst|row_number[6]                                                                                ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.577      ;
; 0.461 ; vgaout:inst|hcount[5]     ; vgaout:inst|hcount[5]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.581      ;
; 0.464 ; vgaout:inst|hcount[12]    ; vgaout:inst|hcount[13]                                                                                   ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; vgaout:inst|hcount[0]     ; vgaout:inst|hcount[1]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; vgaout:inst|hcount[2]     ; vgaout:inst|hcount[3]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.584      ;
; 0.465 ; vgaout:inst|hcount[8]     ; vgaout:inst|hcount[9]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; vgaout:inst|hcount[6]     ; vgaout:inst|hcount[7]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.585      ;
; 0.466 ; vgaout:inst|hcount[1]     ; vgaout:inst|hcount[2]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.586      ;
; 0.467 ; vgaout:inst|hcount[3]     ; vgaout:inst|hcount[4]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; vgaout:inst|hcount[4]     ; vgaout:inst|hcount[6]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; vgaout:inst|hcount[0]     ; vgaout:inst|hcount[2]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; vgaout:inst|hcount[2]     ; vgaout:inst|hcount[4]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.587      ;
; 0.468 ; vgaout:inst|hcount[10]    ; vgaout:inst|hcount[11]                                                                                   ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; vgaout:inst|hcount[6]     ; vgaout:inst|hcount[8]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.588      ;
; 0.470 ; vgaout:inst|vcount[2]     ; vgaout:inst|row_number[1]                                                                                ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.590      ;
; 0.471 ; vgaout:inst|hcount[10]    ; vgaout:inst|hcount[12]                                                                                   ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.591      ;
; 0.476 ; vgaout:inst|col_number[3] ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0 ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.177      ; 0.757      ;
; 0.482 ; vgaout:inst|hcount[9]     ; vgaout:inst|hsync                                                                                        ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.602      ;
; 0.492 ; vgaout:inst|vsync         ; vgaout:inst|pixel[0]                                                                                     ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.614      ;
; 0.495 ; vgaout:inst|vcount[8]     ; vgaout:inst|row_number[5]                                                                                ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.615      ;
; 0.496 ; vgaout:inst|hcount[11]    ; vgaout:inst|hcount[11]                                                                                   ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.616      ;
; 0.501 ; vgaout:inst|vcount[8]     ; vgaout:inst|row_number[8]                                                                                ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.621      ;
; 0.501 ; vgaout:inst|vcount[8]     ; vgaout:inst|row_number[6]                                                                                ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.621      ;
; 0.518 ; vgaout:inst|hcount[7]     ; vgaout:inst|hcount[9]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.638      ;
; 0.518 ; vgaout:inst|hcount[9]     ; vgaout:inst|hcount[11]                                                                                   ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.638      ;
; 0.519 ; vgaout:inst|hcount[5]     ; vgaout:inst|hcount[7]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.639      ;
; 0.520 ; vgaout:inst|videov        ; vgaout:inst|pixel[10]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.034      ; 0.638      ;
; 0.521 ; vgaout:inst|videov        ; vgaout:inst|barcolor[10]                                                                                 ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.034      ; 0.639      ;
; 0.521 ; vgaout:inst|vcount[3]     ; vgaout:inst|row_number[2]                                                                                ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.641      ;
; 0.521 ; vgaout:inst|hcount[9]     ; vgaout:inst|hcount[12]                                                                                   ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.641      ;
; 0.522 ; vgaout:inst|videov        ; vgaout:inst|barcolor[8]                                                                                  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.034      ; 0.640      ;
; 0.522 ; vgaout:inst|hcount[5]     ; vgaout:inst|hcount[8]                                                                                    ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.642      ;
; 0.523 ; vgaout:inst|hcount[10]    ; vgaout:inst|hcount[10]                                                                                   ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.643      ;
; 0.525 ; vgaout:inst|videov        ; vgaout:inst|pixel[4]                                                                                     ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.034      ; 0.643      ;
; 0.526 ; vgaout:inst|videov        ; vgaout:inst|pixel[7]                                                                                     ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.034      ; 0.644      ;
; 0.528 ; vgaout:inst|vcount[7]     ; vgaout:inst|row_number[6]                                                                                ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.648      ;
; 0.529 ; vgaout:inst|videov        ; vgaout:inst|barcolor[2]                                                                                  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.034      ; 0.647      ;
; 0.529 ; vgaout:inst|vcount[6]     ; vgaout:inst|row_number[0]                                                                                ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.649      ;
+-------+---------------------------+----------------------------------------------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                  ;
+-------+--------------------------------------------------+--------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 0.186 ; input_detect:input_detect|video_active           ; input_detect:input_detect|video_active           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; input_detect:input_detect|\horizontal:horsync    ; input_detect:input_detect|\horizontal:horsync    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; input_detect:input_detect|\horizontal:hpeak[3]   ; input_detect:input_detect|\horizontal:hpeak[3]   ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.193 ; input_detect:input_detect|\horizontal:hpeak[0]   ; input_detect:input_detect|\horizontal:hpeak[0]   ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.314      ;
; 0.197 ; input_detect:input_detect|\horizontal:hcount[21] ; input_detect:input_detect|\horizontal:hcount[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.318      ;
; 0.292 ; input_detect:input_detect|\horizontal:hcount[1]  ; input_detect:input_detect|\horizontal:hcount[1]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.413      ;
; 0.292 ; input_detect:input_detect|\horizontal:hcount[10] ; input_detect:input_detect|\horizontal:hcount[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.413      ;
; 0.293 ; input_detect:input_detect|\horizontal:hcount[3]  ; input_detect:input_detect|\horizontal:hcount[3]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; input_detect:input_detect|\horizontal:hcount[8]  ; input_detect:input_detect|\horizontal:hcount[8]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; input_detect:input_detect|\horizontal:hcount[9]  ; input_detect:input_detect|\horizontal:hcount[9]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; input_detect:input_detect|\horizontal:hcount[11] ; input_detect:input_detect|\horizontal:hcount[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.414      ;
; 0.294 ; input_detect:input_detect|\horizontal:hcount[2]  ; input_detect:input_detect|\horizontal:hcount[2]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; input_detect:input_detect|\horizontal:hcount[5]  ; input_detect:input_detect|\horizontal:hcount[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; input_detect:input_detect|\horizontal:hcount[6]  ; input_detect:input_detect|\horizontal:hcount[6]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; input_detect:input_detect|\horizontal:hcount[7]  ; input_detect:input_detect|\horizontal:hcount[7]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; input_detect:input_detect|\horizontal:hcount[12] ; input_detect:input_detect|\horizontal:hcount[12] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; input_detect:input_detect|\horizontal:hcount[13] ; input_detect:input_detect|\horizontal:hcount[13] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.415      ;
; 0.295 ; input_detect:input_detect|\horizontal:hcount[4]  ; input_detect:input_detect|\horizontal:hcount[4]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.416      ;
; 0.297 ; input_detect:input_detect|\horizontal:hcount[14] ; input_detect:input_detect|\horizontal:hcount[14] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.418      ;
; 0.298 ; input_detect:input_detect|\horizontal:hcount[15] ; input_detect:input_detect|\horizontal:hcount[15] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.419      ;
; 0.299 ; input_detect:input_detect|\horizontal:hcount[16] ; input_detect:input_detect|\horizontal:hcount[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; input_detect:input_detect|\horizontal:hcount[19] ; input_detect:input_detect|\horizontal:hcount[19] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; input_detect:input_detect|\horizontal:hcount[20] ; input_detect:input_detect|\horizontal:hcount[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.420      ;
; 0.300 ; input_detect:input_detect|\horizontal:hcount[18] ; input_detect:input_detect|\horizontal:hcount[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.421      ;
; 0.302 ; input_detect:input_detect|\horizontal:hcount[0]  ; input_detect:input_detect|\horizontal:hcount[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.423      ;
; 0.304 ; input_detect:input_detect|\horizontal:hcount[17] ; input_detect:input_detect|\horizontal:hcount[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.360 ; input_detect:input_detect|\horizontal:hcount[21] ; input_detect:input_detect|video_active           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.481      ;
; 0.423 ; input_detect:input_detect|\horizontal:hpeak[2]   ; input_detect:input_detect|\horizontal:hpeak[2]   ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.544      ;
; 0.441 ; input_detect:input_detect|\horizontal:hcount[1]  ; input_detect:input_detect|\horizontal:hcount[2]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.562      ;
; 0.442 ; input_detect:input_detect|\horizontal:hcount[9]  ; input_detect:input_detect|\horizontal:hcount[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.563      ;
; 0.442 ; input_detect:input_detect|\horizontal:hcount[11] ; input_detect:input_detect|\horizontal:hcount[12] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.563      ;
; 0.442 ; input_detect:input_detect|\horizontal:hcount[3]  ; input_detect:input_detect|\horizontal:hcount[4]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.563      ;
; 0.443 ; input_detect:input_detect|\horizontal:hcount[7]  ; input_detect:input_detect|\horizontal:hcount[8]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.564      ;
; 0.443 ; input_detect:input_detect|\horizontal:hcount[5]  ; input_detect:input_detect|\horizontal:hcount[6]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.564      ;
; 0.443 ; input_detect:input_detect|\horizontal:hcount[13] ; input_detect:input_detect|\horizontal:hcount[14] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.564      ;
; 0.447 ; input_detect:input_detect|\horizontal:hcount[15] ; input_detect:input_detect|\horizontal:hcount[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.568      ;
; 0.448 ; input_detect:input_detect|\horizontal:hcount[10] ; input_detect:input_detect|\horizontal:hcount[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.571      ;
; 0.448 ; input_detect:input_detect|\horizontal:hcount[19] ; input_detect:input_detect|\horizontal:hcount[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.569      ;
; 0.451 ; input_detect:input_detect|\horizontal:hcount[0]  ; input_detect:input_detect|\horizontal:hcount[1]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.572      ;
; 0.451 ; input_detect:input_detect|\horizontal:hcount[8]  ; input_detect:input_detect|\horizontal:hcount[9]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.572      ;
; 0.451 ; input_detect:input_detect|\horizontal:hcount[10] ; input_detect:input_detect|\horizontal:hcount[12] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.574      ;
; 0.452 ; input_detect:input_detect|\horizontal:hcount[2]  ; input_detect:input_detect|\horizontal:hcount[3]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; input_detect:input_detect|\horizontal:hcount[6]  ; input_detect:input_detect|\horizontal:hcount[7]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; input_detect:input_detect|\horizontal:hcount[12] ; input_detect:input_detect|\horizontal:hcount[13] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.573      ;
; 0.453 ; input_detect:input_detect|\horizontal:hcount[4]  ; input_detect:input_detect|\horizontal:hcount[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; input_detect:input_detect|\horizontal:hcount[17] ; input_detect:input_detect|\horizontal:hcount[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.574      ;
; 0.454 ; input_detect:input_detect|\horizontal:hcount[0]  ; input_detect:input_detect|\horizontal:hcount[2]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.575      ;
; 0.454 ; input_detect:input_detect|\horizontal:hcount[8]  ; input_detect:input_detect|\horizontal:hcount[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.575      ;
; 0.455 ; input_detect:input_detect|\horizontal:hcount[14] ; input_detect:input_detect|\horizontal:hcount[15] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.576      ;
; 0.455 ; input_detect:input_detect|\horizontal:hcount[2]  ; input_detect:input_detect|\horizontal:hcount[4]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.576      ;
; 0.455 ; input_detect:input_detect|\horizontal:hcount[6]  ; input_detect:input_detect|\horizontal:hcount[8]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.576      ;
; 0.455 ; input_detect:input_detect|\horizontal:hcount[12] ; input_detect:input_detect|\horizontal:hcount[14] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.576      ;
; 0.456 ; input_detect:input_detect|\horizontal:hcount[4]  ; input_detect:input_detect|\horizontal:hcount[6]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.577      ;
; 0.457 ; input_detect:input_detect|\horizontal:hcount[20] ; input_detect:input_detect|\horizontal:hcount[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.578      ;
; 0.457 ; input_detect:input_detect|\horizontal:hcount[16] ; input_detect:input_detect|\horizontal:hcount[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.578      ;
; 0.458 ; input_detect:input_detect|\horizontal:hcount[18] ; input_detect:input_detect|\horizontal:hcount[19] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.579      ;
; 0.458 ; input_detect:input_detect|\horizontal:hcount[14] ; input_detect:input_detect|\horizontal:hcount[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.579      ;
; 0.460 ; input_detect:input_detect|\horizontal:hcount[16] ; input_detect:input_detect|\horizontal:hcount[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.581      ;
; 0.461 ; input_detect:input_detect|\horizontal:hcount[18] ; input_detect:input_detect|\horizontal:hcount[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.582      ;
; 0.503 ; input_detect:input_detect|\horizontal:hcount[9]  ; input_detect:input_detect|\horizontal:hcount[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.626      ;
; 0.504 ; input_detect:input_detect|\horizontal:hcount[1]  ; input_detect:input_detect|\horizontal:hcount[3]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.625      ;
; 0.505 ; input_detect:input_detect|\horizontal:hpeak[1]   ; input_detect:input_detect|\horizontal:hpeak[1]   ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.626      ;
; 0.505 ; input_detect:input_detect|\horizontal:hcount[11] ; input_detect:input_detect|\horizontal:hcount[13] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.626      ;
; 0.505 ; input_detect:input_detect|\horizontal:hcount[3]  ; input_detect:input_detect|\horizontal:hcount[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.626      ;
; 0.506 ; input_detect:input_detect|\horizontal:hcount[7]  ; input_detect:input_detect|\horizontal:hcount[9]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.627      ;
; 0.506 ; input_detect:input_detect|\horizontal:hcount[9]  ; input_detect:input_detect|\horizontal:hcount[12] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.629      ;
; 0.506 ; input_detect:input_detect|\horizontal:hcount[5]  ; input_detect:input_detect|\horizontal:hcount[7]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.627      ;
; 0.506 ; input_detect:input_detect|\horizontal:hcount[13] ; input_detect:input_detect|\horizontal:hcount[15] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.627      ;
; 0.507 ; input_detect:input_detect|\horizontal:hcount[1]  ; input_detect:input_detect|\horizontal:hcount[4]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.628      ;
; 0.508 ; input_detect:input_detect|\horizontal:hcount[11] ; input_detect:input_detect|\horizontal:hcount[14] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.629      ;
; 0.508 ; input_detect:input_detect|\horizontal:hcount[3]  ; input_detect:input_detect|\horizontal:hcount[6]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.629      ;
; 0.509 ; input_detect:input_detect|\horizontal:hcount[7]  ; input_detect:input_detect|\horizontal:hcount[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.630      ;
; 0.509 ; input_detect:input_detect|\horizontal:hcount[5]  ; input_detect:input_detect|\horizontal:hcount[8]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.630      ;
; 0.509 ; input_detect:input_detect|\horizontal:hcount[13] ; input_detect:input_detect|\horizontal:hcount[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.630      ;
; 0.510 ; input_detect:input_detect|\horizontal:hcount[15] ; input_detect:input_detect|\horizontal:hcount[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.631      ;
; 0.511 ; input_detect:input_detect|\horizontal:hcount[19] ; input_detect:input_detect|\horizontal:hcount[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.632      ;
; 0.513 ; input_detect:input_detect|\horizontal:hcount[15] ; input_detect:input_detect|\horizontal:hcount[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.634      ;
; 0.514 ; input_detect:input_detect|\horizontal:hcount[10] ; input_detect:input_detect|\horizontal:hcount[13] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.637      ;
; 0.515 ; input_detect:input_detect|\horizontal:hcount[8]  ; input_detect:input_detect|\horizontal:hcount[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.638      ;
; 0.516 ; input_detect:input_detect|\horizontal:hcount[17] ; input_detect:input_detect|\horizontal:hcount[19] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.637      ;
; 0.517 ; input_detect:input_detect|\horizontal:hcount[0]  ; input_detect:input_detect|\horizontal:hcount[3]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.638      ;
; 0.517 ; input_detect:input_detect|\horizontal:hcount[10] ; input_detect:input_detect|\horizontal:hcount[14] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.640      ;
; 0.518 ; input_detect:input_detect|\horizontal:hcount[2]  ; input_detect:input_detect|\horizontal:hcount[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.639      ;
; 0.518 ; input_detect:input_detect|\horizontal:hcount[6]  ; input_detect:input_detect|\horizontal:hcount[9]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.639      ;
; 0.518 ; input_detect:input_detect|\horizontal:hcount[8]  ; input_detect:input_detect|\horizontal:hcount[12] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.641      ;
; 0.518 ; input_detect:input_detect|\horizontal:hcount[12] ; input_detect:input_detect|\horizontal:hcount[15] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.639      ;
; 0.519 ; input_detect:input_detect|\horizontal:hcount[17] ; input_detect:input_detect|\horizontal:hcount[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.640      ;
; 0.519 ; input_detect:input_detect|\horizontal:hcount[4]  ; input_detect:input_detect|\horizontal:hcount[7]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.640      ;
; 0.520 ; input_detect:input_detect|\horizontal:hcount[0]  ; input_detect:input_detect|\horizontal:hcount[4]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.641      ;
; 0.521 ; input_detect:input_detect|\horizontal:hcount[2]  ; input_detect:input_detect|\horizontal:hcount[6]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.642      ;
; 0.521 ; input_detect:input_detect|\horizontal:hcount[6]  ; input_detect:input_detect|\horizontal:hcount[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.642      ;
; 0.521 ; input_detect:input_detect|\horizontal:hcount[12] ; input_detect:input_detect|\horizontal:hcount[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.642      ;
; 0.521 ; input_detect:input_detect|\horizontal:hcount[14] ; input_detect:input_detect|\horizontal:hcount[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.642      ;
; 0.522 ; input_detect:input_detect|\horizontal:hcount[4]  ; input_detect:input_detect|\horizontal:hcount[8]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.643      ;
; 0.523 ; input_detect:input_detect|\horizontal:horsync    ; input_detect:input_detect|\horizontal:hpeak[2]   ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.644      ;
; 0.523 ; input_detect:input_detect|\horizontal:hcount[16] ; input_detect:input_detect|\horizontal:hcount[19] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.644      ;
; 0.524 ; input_detect:input_detect|\horizontal:hcount[18] ; input_detect:input_detect|\horizontal:hcount[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.645      ;
; 0.524 ; input_detect:input_detect|\horizontal:hcount[14] ; input_detect:input_detect|\horizontal:hcount[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.645      ;
; 0.526 ; input_detect:input_detect|\horizontal:hcount[16] ; input_detect:input_detect|\horizontal:hcount[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.647      ;
; 0.569 ; input_detect:input_detect|\horizontal:hcount[9]  ; input_detect:input_detect|\horizontal:hcount[13] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.692      ;
+-------+--------------------------------------------------+--------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'pll_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                    ;
+-------+-------------------------+---------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                         ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+---------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 6.867 ; genlock:inst4|vblank    ; genlock:inst4|a_pixel~27_OTERM1 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.033     ; 1.817      ;
; 6.965 ; genlock:inst4|vblank    ; genlock:inst4|hcount[0]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.039     ; 1.713      ;
; 6.965 ; genlock:inst4|vblank    ; genlock:inst4|hcount[1]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.039     ; 1.713      ;
; 6.965 ; genlock:inst4|vblank    ; genlock:inst4|hcount[2]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.039     ; 1.713      ;
; 6.965 ; genlock:inst4|vblank    ; genlock:inst4|hcount[3]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.039     ; 1.713      ;
; 6.965 ; genlock:inst4|vblank    ; genlock:inst4|hcount[4]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.039     ; 1.713      ;
; 7.166 ; genlock:inst4|vblank    ; genlock:inst4|column[0]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.037     ; 1.514      ;
; 7.363 ; genlock:inst4|vblank    ; genlock:inst4|vcount[0]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.035     ; 1.319      ;
; 7.513 ; genlock:inst4|vblank    ; genlock:inst4|column[11]        ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.031     ; 1.173      ;
; 7.513 ; genlock:inst4|vblank    ; genlock:inst4|column[10]        ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.031     ; 1.173      ;
; 7.513 ; genlock:inst4|vblank    ; genlock:inst4|column[9]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.031     ; 1.173      ;
; 7.513 ; genlock:inst4|vblank    ; genlock:inst4|column[8]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.031     ; 1.173      ;
; 7.513 ; genlock:inst4|vblank    ; genlock:inst4|column[7]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.031     ; 1.173      ;
; 7.513 ; genlock:inst4|vblank    ; genlock:inst4|column[6]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.031     ; 1.173      ;
; 7.513 ; genlock:inst4|vblank    ; genlock:inst4|column[5]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.031     ; 1.173      ;
; 7.513 ; genlock:inst4|vblank    ; genlock:inst4|column[4]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.031     ; 1.173      ;
; 7.513 ; genlock:inst4|vblank    ; genlock:inst4|column[3]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.031     ; 1.173      ;
; 7.513 ; genlock:inst4|vblank    ; genlock:inst4|column[2]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.031     ; 1.173      ;
; 7.513 ; genlock:inst4|vblank    ; genlock:inst4|column[1]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.031     ; 1.173      ;
; 7.552 ; sdram:inst1|rowLoadAck  ; vgaout:inst|load_req            ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.031     ; 1.134      ;
; 7.866 ; genlock:inst4|vblank    ; genlock:inst4|vcount[8]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.035     ; 0.816      ;
; 7.866 ; genlock:inst4|vblank    ; genlock:inst4|vcount[10]        ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.035     ; 0.816      ;
; 7.866 ; genlock:inst4|vblank    ; genlock:inst4|vcount[11]        ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.035     ; 0.816      ;
; 7.866 ; genlock:inst4|vblank    ; genlock:inst4|vcount[12]        ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.035     ; 0.816      ;
; 7.866 ; genlock:inst4|vblank    ; genlock:inst4|vcount[13]        ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.035     ; 0.816      ;
; 7.866 ; genlock:inst4|vblank    ; genlock:inst4|vcount[9]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.035     ; 0.816      ;
; 7.866 ; genlock:inst4|vblank    ; genlock:inst4|vcount[7]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.035     ; 0.816      ;
; 7.866 ; genlock:inst4|vblank    ; genlock:inst4|vcount[6]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.035     ; 0.816      ;
; 7.866 ; genlock:inst4|vblank    ; genlock:inst4|vcount[5]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.035     ; 0.816      ;
; 7.866 ; genlock:inst4|vblank    ; genlock:inst4|vcount[4]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.035     ; 0.816      ;
; 7.866 ; genlock:inst4|vblank    ; genlock:inst4|vcount[3]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.035     ; 0.816      ;
; 7.866 ; genlock:inst4|vblank    ; genlock:inst4|vcount[2]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.035     ; 0.816      ;
; 7.866 ; genlock:inst4|vblank    ; genlock:inst4|vcount[1]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.035     ; 0.816      ;
; 8.000 ; sdram:inst1|rowStoreAck ; genlock:inst4|store_req         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.730        ; -0.036     ; 0.681      ;
+-------+-------------------------+---------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'pll_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                     ;
+-------+-------------------------+---------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                         ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+---------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 0.485 ; sdram:inst1|rowStoreAck ; genlock:inst4|store_req         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.605      ;
; 0.576 ; genlock:inst4|vblank    ; genlock:inst4|vcount[8]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.696      ;
; 0.576 ; genlock:inst4|vblank    ; genlock:inst4|vcount[10]        ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.696      ;
; 0.576 ; genlock:inst4|vblank    ; genlock:inst4|vcount[11]        ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.696      ;
; 0.576 ; genlock:inst4|vblank    ; genlock:inst4|vcount[12]        ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.696      ;
; 0.576 ; genlock:inst4|vblank    ; genlock:inst4|vcount[13]        ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.696      ;
; 0.576 ; genlock:inst4|vblank    ; genlock:inst4|vcount[9]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.696      ;
; 0.576 ; genlock:inst4|vblank    ; genlock:inst4|vcount[7]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.696      ;
; 0.576 ; genlock:inst4|vblank    ; genlock:inst4|vcount[6]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.696      ;
; 0.576 ; genlock:inst4|vblank    ; genlock:inst4|vcount[5]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.696      ;
; 0.576 ; genlock:inst4|vblank    ; genlock:inst4|vcount[4]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.696      ;
; 0.576 ; genlock:inst4|vblank    ; genlock:inst4|vcount[3]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.696      ;
; 0.576 ; genlock:inst4|vblank    ; genlock:inst4|vcount[2]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.696      ;
; 0.576 ; genlock:inst4|vblank    ; genlock:inst4|vcount[1]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.696      ;
; 0.863 ; sdram:inst1|rowLoadAck  ; vgaout:inst|load_req            ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.041      ; 0.988      ;
; 0.995 ; genlock:inst4|vblank    ; genlock:inst4|column[11]        ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.040      ; 1.119      ;
; 0.995 ; genlock:inst4|vblank    ; genlock:inst4|column[10]        ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.040      ; 1.119      ;
; 0.995 ; genlock:inst4|vblank    ; genlock:inst4|column[9]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.040      ; 1.119      ;
; 0.995 ; genlock:inst4|vblank    ; genlock:inst4|column[8]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.040      ; 1.119      ;
; 0.995 ; genlock:inst4|vblank    ; genlock:inst4|column[7]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.040      ; 1.119      ;
; 0.995 ; genlock:inst4|vblank    ; genlock:inst4|column[6]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.040      ; 1.119      ;
; 0.995 ; genlock:inst4|vblank    ; genlock:inst4|column[5]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.040      ; 1.119      ;
; 0.995 ; genlock:inst4|vblank    ; genlock:inst4|column[4]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.040      ; 1.119      ;
; 0.995 ; genlock:inst4|vblank    ; genlock:inst4|column[3]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.040      ; 1.119      ;
; 0.995 ; genlock:inst4|vblank    ; genlock:inst4|column[2]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.040      ; 1.119      ;
; 0.995 ; genlock:inst4|vblank    ; genlock:inst4|column[1]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.040      ; 1.119      ;
; 0.999 ; genlock:inst4|vblank    ; genlock:inst4|vcount[0]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.118      ;
; 1.278 ; genlock:inst4|vblank    ; genlock:inst4|column[0]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 1.417      ;
; 1.449 ; genlock:inst4|vblank    ; genlock:inst4|hcount[0]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.052      ; 1.585      ;
; 1.449 ; genlock:inst4|vblank    ; genlock:inst4|hcount[1]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.052      ; 1.585      ;
; 1.449 ; genlock:inst4|vblank    ; genlock:inst4|hcount[2]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.052      ; 1.585      ;
; 1.449 ; genlock:inst4|vblank    ; genlock:inst4|hcount[3]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.052      ; 1.585      ;
; 1.449 ; genlock:inst4|vblank    ; genlock:inst4|hcount[4]         ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.052      ; 1.585      ;
; 1.539 ; genlock:inst4|vblank    ; genlock:inst4|a_pixel~27_OTERM1 ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.058      ; 1.681      ;
+-------+-------------------------+---------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'pll_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                        ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+----------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                ; Clock Edge ; Target                                                                                                   ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+----------------------------------------------------------------------------------------------------------+
; 4.114 ; 4.344        ; 0.230          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 4.114 ; 4.344        ; 0.230          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_we_reg       ;
; 4.115 ; 4.345        ; 0.230          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 4.115 ; 4.345        ; 0.230          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_we_reg       ;
; 4.116 ; 4.346        ; 0.230          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 4.116 ; 4.346        ; 0.230          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a7~porta_address_reg0 ;
; 4.116 ; 4.346        ; 0.230          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a7~porta_we_reg       ;
; 4.117 ; 4.347        ; 0.230          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 4.118 ; 4.348        ; 0.230          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[0]                          ;
; 4.118 ; 4.348        ; 0.230          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[10]                         ;
; 4.118 ; 4.348        ; 0.230          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[11]                         ;
; 4.118 ; 4.348        ; 0.230          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[12]                         ;
; 4.118 ; 4.348        ; 0.230          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[13]                         ;
; 4.118 ; 4.348        ; 0.230          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[14]                         ;
; 4.118 ; 4.348        ; 0.230          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[15]                         ;
; 4.118 ; 4.348        ; 0.230          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[1]                          ;
; 4.118 ; 4.348        ; 0.230          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[2]                          ;
; 4.118 ; 4.348        ; 0.230          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[3]                          ;
; 4.118 ; 4.348        ; 0.230          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[4]                          ;
; 4.118 ; 4.348        ; 0.230          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[5]                          ;
; 4.118 ; 4.348        ; 0.230          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[6]                          ;
; 4.118 ; 4.348        ; 0.230          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[7]                          ;
; 4.118 ; 4.348        ; 0.230          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[8]                          ;
; 4.118 ; 4.348        ; 0.230          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[9]                          ;
; 4.118 ; 4.348        ; 0.230          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 4.118 ; 4.348        ; 0.230          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a7~porta_datain_reg0  ;
; 4.118 ; 4.348        ; 0.230          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a7~portb_address_reg0 ;
; 4.146 ; 4.376        ; 0.230          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[10]                         ;
; 4.146 ; 4.376        ; 0.230          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[11]                         ;
; 4.146 ; 4.376        ; 0.230          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[12]                         ;
; 4.146 ; 4.376        ; 0.230          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[13]                         ;
; 4.146 ; 4.376        ; 0.230          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[14]                         ;
; 4.146 ; 4.376        ; 0.230          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[15]                         ;
; 4.146 ; 4.376        ; 0.230          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[7]                          ;
; 4.146 ; 4.376        ; 0.230          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[8]                          ;
; 4.146 ; 4.376        ; 0.230          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[9]                          ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|aqua[8]                                                                                    ;
; 4.147 ; 4.377        ; 0.230          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[0]                          ;
; 4.147 ; 4.377        ; 0.230          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[1]                          ;
; 4.147 ; 4.377        ; 0.230          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[2]                          ;
; 4.147 ; 4.377        ; 0.230          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[3]                          ;
; 4.147 ; 4.377        ; 0.230          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[4]                          ;
; 4.147 ; 4.377        ; 0.230          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[5]                          ;
; 4.147 ; 4.377        ; 0.230          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[6]                          ;
; 4.147 ; 4.377        ; 0.230          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a7~portb_address_reg0 ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|\channel_blue0:blue_adc[0]                                                                     ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|\channel_blue0:blue_adc[1]                                                                     ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|\channel_blue0:blue_adc[2]                                                                     ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|\channel_blue0:blue_adc[3]                                                                     ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|\channel_blue0:blue_adc[4]                                                                     ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|\channel_blue0:blue_adc[5]                                                                     ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|\channel_blue0:blue_adc[6]                                                                     ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|\channel_green0:green_adc[0]                                                                   ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|\channel_green0:green_adc[1]                                                                   ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|\channel_green0:green_adc[2]                                                                   ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|\channel_green0:green_adc[3]                                                                   ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|\channel_green0:green_adc[4]                                                                   ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|\channel_green0:green_adc[5]                                                                   ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|\channel_green0:green_adc[6]                                                                   ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|\channel_red0:red_adc[0]                                                                       ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|\channel_red0:red_adc[1]                                                                       ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|\channel_red0:red_adc[2]                                                                       ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|\channel_red0:red_adc[3]                                                                       ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|\channel_red0:red_adc[4]                                                                       ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|\channel_red0:red_adc[5]                                                                       ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|\channel_red0:red_adc[6]                                                                       ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|pixel_adc[0]                                                                                   ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|pixel_adc[1]                                                                                   ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|pixel_adc[2]                                                                                   ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|pixel_adc[3]                                                                                   ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|pixel_adc[4]                                                                                   ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|pixel_adc[5]                                                                                   ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|pixel_adc[6]                                                                                   ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|pixel_adc[7]                                                                                   ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:inst2|pixel_adc[8]                                                                                   ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; counter:inst3|\count:bitcount[0]                                                                         ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; counter:inst3|\count:bitcount[1]                                                                         ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; counter:inst3|\count:bitcount[2]                                                                         ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; counter:inst3|q[0]                                                                                       ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; counter:inst3|q[1]                                                                                       ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; counter:inst3|q[2]                                                                                       ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|\process_d:p_pixel[0]                                                                      ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|\process_d:p_pixel[1]                                                                      ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|\process_d:p_pixel[2]                                                                      ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|\process_d:p_pixel[3]                                                                      ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|\process_d:p_pixel[4]                                                                      ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|\process_d:p_pixel[5]                                                                      ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|\process_d:p_pixel[6]                                                                      ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|\process_d:p_pixel[7]                                                                      ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|\process_d:p_pixel[8]                                                                      ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|\process_d:pixel[0]                                                                        ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|\process_d:pixel[1]                                                                        ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|\process_d:pixel[2]                                                                        ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|a_pixel~27_OTERM1                                                                          ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|aqua[0]                                                                                    ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|aqua[2]                                                                                    ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|aqua[3]                                                                                    ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|aqua[5]                                                                                    ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|artifact_mode                                                                              ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; genlock:inst4|col_number[0]                                                                              ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+----------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                          ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+----------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                ; Clock Edge ; Target                                                                     ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+----------------------------------------------------------------------------+
; 4.149 ; 4.365        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[0]                            ;
; 4.149 ; 4.365        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[10]                           ;
; 4.149 ; 4.365        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[11]                           ;
; 4.149 ; 4.365        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[12]                           ;
; 4.149 ; 4.365        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[13]                           ;
; 4.149 ; 4.365        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[14]                           ;
; 4.149 ; 4.365        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[15]                           ;
; 4.149 ; 4.365        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[16]                           ;
; 4.149 ; 4.365        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[17]                           ;
; 4.149 ; 4.365        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[18]                           ;
; 4.149 ; 4.365        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[19]                           ;
; 4.149 ; 4.365        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[1]                            ;
; 4.149 ; 4.365        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[20]                           ;
; 4.149 ; 4.365        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[21]                           ;
; 4.149 ; 4.365        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[2]                            ;
; 4.149 ; 4.365        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[3]                            ;
; 4.149 ; 4.365        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[4]                            ;
; 4.149 ; 4.365        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[5]                            ;
; 4.149 ; 4.365        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[6]                            ;
; 4.149 ; 4.365        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[7]                            ;
; 4.149 ; 4.365        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[8]                            ;
; 4.149 ; 4.365        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[9]                            ;
; 4.149 ; 4.365        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:horsync                              ;
; 4.149 ; 4.365        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hpeak[0]                             ;
; 4.149 ; 4.365        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hpeak[1]                             ;
; 4.149 ; 4.365        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hpeak[2]                             ;
; 4.149 ; 4.365        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hpeak[3]                             ;
; 4.149 ; 4.365        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|hblank_out                                       ;
; 4.149 ; 4.365        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|video_active                                     ;
; 4.178 ; 4.362        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[0]                            ;
; 4.178 ; 4.362        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[10]                           ;
; 4.178 ; 4.362        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[1]                            ;
; 4.178 ; 4.362        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[2]                            ;
; 4.178 ; 4.362        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[3]                            ;
; 4.178 ; 4.362        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[4]                            ;
; 4.178 ; 4.362        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[5]                            ;
; 4.178 ; 4.362        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[6]                            ;
; 4.178 ; 4.362        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[7]                            ;
; 4.178 ; 4.362        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[8]                            ;
; 4.178 ; 4.362        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[9]                            ;
; 4.179 ; 4.363        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[11]                           ;
; 4.179 ; 4.363        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[12]                           ;
; 4.179 ; 4.363        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[13]                           ;
; 4.179 ; 4.363        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[14]                           ;
; 4.179 ; 4.363        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[15]                           ;
; 4.179 ; 4.363        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[16]                           ;
; 4.179 ; 4.363        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[17]                           ;
; 4.179 ; 4.363        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[18]                           ;
; 4.179 ; 4.363        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[19]                           ;
; 4.179 ; 4.363        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[20]                           ;
; 4.179 ; 4.363        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hcount[21]                           ;
; 4.179 ; 4.363        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:horsync                              ;
; 4.179 ; 4.363        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hpeak[0]                             ;
; 4.179 ; 4.363        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hpeak[1]                             ;
; 4.179 ; 4.363        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hpeak[2]                             ;
; 4.179 ; 4.363        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|\horizontal:hpeak[3]                             ;
; 4.179 ; 4.363        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|hblank_out                                       ;
; 4.179 ; 4.363        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:input_detect|video_active                                     ;
; 4.358 ; 4.358        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[0]|clk                                     ;
; 4.358 ; 4.358        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[10]|clk                                    ;
; 4.358 ; 4.358        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[1]|clk                                     ;
; 4.358 ; 4.358        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[2]|clk                                     ;
; 4.358 ; 4.358        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[3]|clk                                     ;
; 4.358 ; 4.358        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[4]|clk                                     ;
; 4.358 ; 4.358        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[5]|clk                                     ;
; 4.358 ; 4.358        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[6]|clk                                     ;
; 4.358 ; 4.358        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[7]|clk                                     ;
; 4.358 ; 4.358        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[8]|clk                                     ;
; 4.358 ; 4.358        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[9]|clk                                     ;
; 4.359 ; 4.359        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[11]|clk                                    ;
; 4.359 ; 4.359        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[12]|clk                                    ;
; 4.359 ; 4.359        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[13]|clk                                    ;
; 4.359 ; 4.359        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[14]|clk                                    ;
; 4.359 ; 4.359        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[15]|clk                                    ;
; 4.359 ; 4.359        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[16]|clk                                    ;
; 4.359 ; 4.359        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[17]|clk                                    ;
; 4.359 ; 4.359        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[18]|clk                                    ;
; 4.359 ; 4.359        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[19]|clk                                    ;
; 4.359 ; 4.359        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[20]|clk                                    ;
; 4.359 ; 4.359        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[21]|clk                                    ;
; 4.359 ; 4.359        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:horsync|clk                                       ;
; 4.359 ; 4.359        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hpeak[0]|clk                                      ;
; 4.359 ; 4.359        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hpeak[1]|clk                                      ;
; 4.359 ; 4.359        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hpeak[2]|clk                                      ;
; 4.359 ; 4.359        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hpeak[3]|clk                                      ;
; 4.359 ; 4.359        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|hblank_out|clk                                                ;
; 4.359 ; 4.359        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|video_active|clk                                              ;
; 4.361 ; 4.361        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pll_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 4.361 ; 4.361        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pll_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 4.369 ; 4.369        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pll_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 4.369 ; 4.369        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pll_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 4.371 ; 4.371        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[0]|clk                                     ;
; 4.371 ; 4.371        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[10]|clk                                    ;
; 4.371 ; 4.371        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[11]|clk                                    ;
; 4.371 ; 4.371        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[12]|clk                                    ;
; 4.371 ; 4.371        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[13]|clk                                    ;
; 4.371 ; 4.371        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[14]|clk                                    ;
; 4.371 ; 4.371        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[15]|clk                                    ;
; 4.371 ; 4.371        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[16]|clk                                    ;
; 4.371 ; 4.371        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect|\horizontal:hcount[17]|clk                                    ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+----------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                               ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                         ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------------+
; 9.587  ; 9.587        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.587  ; 9.587        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.588  ; 9.588        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.588  ; 9.588        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1]           ;
; 9.588  ; 9.588        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.621  ; 9.621        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                               ;
; 9.631  ; 9.631        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|inclk[0]         ;
; 9.632  ; 9.632        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                               ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                               ;
; 10.368 ; 10.368       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.369 ; 10.369       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.379 ; 10.379       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                               ;
; 10.411 ; 10.411       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.411 ; 10.411       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1]           ;
; 10.411 ; 10.411       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 10.412 ; 10.412       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.412 ; 10.412       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'pll_svga|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                         ;
+--------+--------------+----------------+------------------+------------------------------------------------------+------------+----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                ; Clock Edge ; Target                                                                                                   ;
+--------+--------------+----------------+------------------+------------------------------------------------------+------------+----------------------------------------------------------------------------------------------------------+
; 12.255 ; 12.485       ; 0.230          ; Low Pulse Width  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[0]                          ;
; 12.255 ; 12.485       ; 0.230          ; Low Pulse Width  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[1]                          ;
; 12.255 ; 12.485       ; 0.230          ; Low Pulse Width  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[2]                          ;
; 12.255 ; 12.485       ; 0.230          ; Low Pulse Width  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[3]                          ;
; 12.255 ; 12.485       ; 0.230          ; Low Pulse Width  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[4]                          ;
; 12.255 ; 12.485       ; 0.230          ; Low Pulse Width  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[5]                          ;
; 12.255 ; 12.485       ; 0.230          ; Low Pulse Width  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[6]                          ;
; 12.255 ; 12.485       ; 0.230          ; Low Pulse Width  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[7]                          ;
; 12.255 ; 12.485       ; 0.230          ; Low Pulse Width  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[8]                          ;
; 12.255 ; 12.485       ; 0.230          ; Low Pulse Width  ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 12.281 ; 12.511       ; 0.230          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[0]                          ;
; 12.281 ; 12.511       ; 0.230          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[1]                          ;
; 12.281 ; 12.511       ; 0.230          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[2]                          ;
; 12.281 ; 12.511       ; 0.230          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[3]                          ;
; 12.281 ; 12.511       ; 0.230          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[4]                          ;
; 12.281 ; 12.511       ; 0.230          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[5]                          ;
; 12.281 ; 12.511       ; 0.230          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[6]                          ;
; 12.281 ; 12.511       ; 0.230          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[7]                          ;
; 12.281 ; 12.511       ; 0.230          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[8]                          ;
; 12.282 ; 12.512       ; 0.230          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 12.282 ; 12.498       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|\bar:posy[0]                                                                                 ;
; 12.282 ; 12.498       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|\bar:posy[1]                                                                                 ;
; 12.282 ; 12.498       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|\bar:posy[2]                                                                                 ;
; 12.282 ; 12.498       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|barcolor[10]                                                                                 ;
; 12.282 ; 12.498       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|barcolor[2]                                                                                  ;
; 12.282 ; 12.498       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|barcolor[3]                                                                                  ;
; 12.282 ; 12.498       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|barcolor[4]                                                                                  ;
; 12.282 ; 12.498       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|barcolor[5]                                                                                  ;
; 12.282 ; 12.498       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|barcolor[6]                                                                                  ;
; 12.282 ; 12.498       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|barcolor[7]                                                                                  ;
; 12.282 ; 12.498       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|barcolor[8]                                                                                  ;
; 12.282 ; 12.498       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|barcolor[9]                                                                                  ;
; 12.282 ; 12.498       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|col_number[1]                                                                                ;
; 12.282 ; 12.498       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|col_number[2]                                                                                ;
; 12.282 ; 12.498       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|col_number[3]                                                                                ;
; 12.282 ; 12.498       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|col_number[4]                                                                                ;
; 12.282 ; 12.498       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|col_number[5]                                                                                ;
; 12.282 ; 12.498       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|col_number[6]                                                                                ;
; 12.282 ; 12.498       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|col_number[7]                                                                                ;
; 12.282 ; 12.498       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|col_number[8]                                                                                ;
; 12.282 ; 12.498       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|col_number[9]                                                                                ;
; 12.282 ; 12.498       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|pixel[0]                                                                                     ;
; 12.282 ; 12.498       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|pixel[10]                                                                                    ;
; 12.282 ; 12.498       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|pixel[2]                                                                                     ;
; 12.282 ; 12.498       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|pixel[3]                                                                                     ;
; 12.282 ; 12.498       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|pixel[4]                                                                                     ;
; 12.282 ; 12.498       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|pixel[5]                                                                                     ;
; 12.282 ; 12.498       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|pixel[6]                                                                                     ;
; 12.282 ; 12.498       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|pixel[7]                                                                                     ;
; 12.282 ; 12.498       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|pixel[8]                                                                                     ;
; 12.282 ; 12.498       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|pixel[9]                                                                                     ;
; 12.282 ; 12.498       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|row_number[0]                                                                                ;
; 12.282 ; 12.498       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|row_number[1]                                                                                ;
; 12.282 ; 12.498       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|row_number[2]                                                                                ;
; 12.282 ; 12.498       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|row_number[3]                                                                                ;
; 12.282 ; 12.498       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|row_number[4]                                                                                ;
; 12.282 ; 12.498       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|row_number[5]                                                                                ;
; 12.282 ; 12.498       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|row_number[6]                                                                                ;
; 12.282 ; 12.498       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|row_number[7]                                                                                ;
; 12.282 ; 12.498       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|row_number[8]                                                                                ;
; 12.282 ; 12.498       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|vcount[0]                                                                                    ;
; 12.282 ; 12.498       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|vcount[1]                                                                                    ;
; 12.282 ; 12.498       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|vcount[2]                                                                                    ;
; 12.282 ; 12.498       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|vcount[3]                                                                                    ;
; 12.282 ; 12.498       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|vcount[4]                                                                                    ;
; 12.282 ; 12.498       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|vcount[5]                                                                                    ;
; 12.282 ; 12.498       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|vcount[6]                                                                                    ;
; 12.282 ; 12.498       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|vcount[7]                                                                                    ;
; 12.282 ; 12.498       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|vcount[8]                                                                                    ;
; 12.282 ; 12.498       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|vcount[9]                                                                                    ;
; 12.282 ; 12.498       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|videov                                                                                       ;
; 12.282 ; 12.498       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|vsync                                                                                        ;
; 12.283 ; 12.499       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|\bar:posx[0]                                                                                 ;
; 12.283 ; 12.499       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|\bar:posx[10]                                                                                ;
; 12.283 ; 12.499       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|\bar:posx[1]                                                                                 ;
; 12.283 ; 12.499       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|\bar:posx[2]                                                                                 ;
; 12.283 ; 12.499       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|\bar:posx[3]                                                                                 ;
; 12.283 ; 12.499       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|\bar:posx[4]                                                                                 ;
; 12.283 ; 12.499       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|\bar:posx[5]                                                                                 ;
; 12.283 ; 12.499       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|\bar:posx[6]                                                                                 ;
; 12.283 ; 12.499       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|\bar:posx[7]                                                                                 ;
; 12.283 ; 12.499       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|\bar:posx[8]                                                                                 ;
; 12.283 ; 12.499       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|\bar:posx[9]                                                                                 ;
; 12.283 ; 12.499       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|barcolor[1]                                                                                  ;
; 12.283 ; 12.499       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|col_number[0]                                                                                ;
; 12.283 ; 12.499       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|hcount[0]                                                                                    ;
; 12.283 ; 12.499       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|hcount[10]                                                                                   ;
; 12.283 ; 12.499       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|hcount[11]                                                                                   ;
; 12.283 ; 12.499       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|hcount[12]                                                                                   ;
; 12.283 ; 12.499       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|hcount[13]                                                                                   ;
; 12.283 ; 12.499       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|hcount[1]                                                                                    ;
; 12.283 ; 12.499       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|hcount[2]                                                                                    ;
; 12.283 ; 12.499       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|hcount[3]                                                                                    ;
; 12.283 ; 12.499       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|hcount[4]                                                                                    ;
; 12.283 ; 12.499       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|hcount[5]                                                                                    ;
; 12.283 ; 12.499       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|hcount[6]                                                                                    ;
; 12.283 ; 12.499       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|hcount[7]                                                                                    ;
; 12.283 ; 12.499       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|hcount[8]                                                                                    ;
; 12.283 ; 12.499       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|hcount[9]                                                                                    ;
; 12.283 ; 12.499       ; 0.216          ; High Pulse Width ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst|hsync                                                                                        ;
+--------+--------------+----------------+------------------+------------------------------------------------------+------------+----------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                      ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+
; FP1       ; CLOCK_50   ; 2.893 ; 3.519 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; HSYNC     ; CLOCK_50   ; 3.281 ; 3.441 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; BRIGHT    ; CLOCK_50   ; 1.823 ; 2.589 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; DIFFB     ; CLOCK_50   ; 2.226 ; 2.634 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; DIFFG     ; CLOCK_50   ; 2.659 ; 3.107 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; DIFFR     ; CLOCK_50   ; 2.297 ; 2.706 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; FP1       ; CLOCK_50   ; 1.455 ; 2.094 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; FP2       ; CLOCK_50   ; 1.175 ; 1.844 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; FP3       ; CLOCK_50   ; 1.827 ; 2.550 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; FP4       ; CLOCK_50   ; 1.843 ; 2.470 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; FP5       ; CLOCK_50   ; 2.366 ; 3.021 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; VSYNC     ; CLOCK_50   ; 0.494 ; 0.722 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; FP0       ; CLOCK_50   ; 3.676 ; 4.504 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-----------+------------+--------+--------+------------+------------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                      ;
+-----------+------------+--------+--------+------------+------------------------------------------------------+
; FP1       ; CLOCK_50   ; -1.759 ; -2.387 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; HSYNC     ; CLOCK_50   ; -1.050 ; -1.239 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; BRIGHT    ; CLOCK_50   ; -0.895 ; -1.567 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; DIFFB     ; CLOCK_50   ; -0.809 ; -1.080 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; DIFFG     ; CLOCK_50   ; -0.971 ; -1.254 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; DIFFR     ; CLOCK_50   ; -0.911 ; -1.193 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; FP1       ; CLOCK_50   ; -0.723 ; -1.362 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; FP2       ; CLOCK_50   ; -0.741 ; -1.405 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; FP3       ; CLOCK_50   ; -1.072 ; -1.745 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; FP4       ; CLOCK_50   ; -0.705 ; -1.351 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; FP5       ; CLOCK_50   ; -0.722 ; -1.369 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; VSYNC     ; CLOCK_50   ; 0.197  ; -0.044 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; FP0       ; CLOCK_50   ; -2.430 ; -3.125 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                      ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                      ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+
; VGAB0     ; CLOCK_50   ; 5.008 ; 5.737 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
; VGAB1     ; CLOCK_50   ; 3.157 ; 3.314 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
; VGAB2     ; CLOCK_50   ; 3.246 ; 3.433 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
; VGAG0     ; CLOCK_50   ; 3.495 ; 3.728 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
; VGAG1     ; CLOCK_50   ; 3.333 ; 3.508 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
; VGAG2     ; CLOCK_50   ; 3.695 ; 4.000 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
; VGAHS     ; CLOCK_50   ; 2.783 ; 2.902 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
; VGAR0     ; CLOCK_50   ; 3.048 ; 3.313 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
; VGAR1     ; CLOCK_50   ; 3.402 ; 3.656 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
; VGAR2     ; CLOCK_50   ; 2.899 ; 3.134 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
; VGAVS     ; CLOCK_50   ; 2.738 ; 2.841 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                              ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                      ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+
; VGAB0     ; CLOCK_50   ; 4.506 ; 5.208 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
; VGAB1     ; CLOCK_50   ; 2.771 ; 2.919 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
; VGAB2     ; CLOCK_50   ; 2.595 ; 2.720 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
; VGAG0     ; CLOCK_50   ; 2.944 ; 3.135 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
; VGAG1     ; CLOCK_50   ; 2.943 ; 3.112 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
; VGAG2     ; CLOCK_50   ; 3.328 ; 3.609 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
; VGAHS     ; CLOCK_50   ; 2.462 ; 2.576 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
; VGAR0     ; CLOCK_50   ; 2.584 ; 2.816 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
; VGAR1     ; CLOCK_50   ; 3.032 ; 3.284 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
; VGAR2     ; CLOCK_50   ; 2.542 ; 2.760 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
; VGAVS     ; CLOCK_50   ; 2.419 ; 2.518 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                               ;
+-------------------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                                 ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                                      ; 0.501  ; 0.098 ; 5.557    ; 0.485   ; 4.100               ;
;  CLOCK_50                                             ; N/A    ; N/A   ; N/A      ; N/A     ; 9.587               ;
;  pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 3.545  ; 0.186 ; N/A      ; N/A     ; 4.113               ;
;  pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.501  ; 0.098 ; 5.557    ; 0.485   ; 4.100               ;
;  pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 10.819 ; 0.183 ; N/A      ; N/A     ; 12.244              ;
; Design-wide TNS                                       ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLOCK_50                                             ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+-------------------------------------------------------+--------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                      ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+
; FP1       ; CLOCK_50   ; 5.032 ; 5.527 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; HSYNC     ; CLOCK_50   ; 5.511 ; 5.517 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; BRIGHT    ; CLOCK_50   ; 4.057 ; 4.626 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; DIFFB     ; CLOCK_50   ; 4.510 ; 5.060 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; DIFFG     ; CLOCK_50   ; 5.350 ; 5.812 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; DIFFR     ; CLOCK_50   ; 4.652 ; 5.208 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; FP1       ; CLOCK_50   ; 3.355 ; 3.857 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; FP2       ; CLOCK_50   ; 2.788 ; 3.333 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; FP3       ; CLOCK_50   ; 4.037 ; 4.530 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; FP4       ; CLOCK_50   ; 4.004 ; 4.523 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; FP5       ; CLOCK_50   ; 4.748 ; 5.240 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; VSYNC     ; CLOCK_50   ; 1.542 ; 1.622 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; FP0       ; CLOCK_50   ; 6.419 ; 7.046 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-----------+------------+--------+--------+------------+------------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                      ;
+-----------+------------+--------+--------+------------+------------------------------------------------------+
; FP1       ; CLOCK_50   ; -1.759 ; -2.387 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; HSYNC     ; CLOCK_50   ; -1.050 ; -1.239 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; BRIGHT    ; CLOCK_50   ; -0.895 ; -1.567 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; DIFFB     ; CLOCK_50   ; -0.809 ; -1.080 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; DIFFG     ; CLOCK_50   ; -0.971 ; -1.254 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; DIFFR     ; CLOCK_50   ; -0.911 ; -1.193 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; FP1       ; CLOCK_50   ; -0.723 ; -1.362 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; FP2       ; CLOCK_50   ; -0.741 ; -1.405 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; FP3       ; CLOCK_50   ; -1.072 ; -1.745 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; FP4       ; CLOCK_50   ; -0.705 ; -1.351 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; FP5       ; CLOCK_50   ; -0.722 ; -1.369 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; VSYNC     ; CLOCK_50   ; 0.197  ; -0.044 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; FP0       ; CLOCK_50   ; -2.430 ; -3.125 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                      ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                      ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+
; VGAB0     ; CLOCK_50   ; 8.178 ; 9.070 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
; VGAB1     ; CLOCK_50   ; 5.475 ; 5.539 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
; VGAB2     ; CLOCK_50   ; 5.651 ; 5.766 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
; VGAG0     ; CLOCK_50   ; 6.061 ; 6.229 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
; VGAG1     ; CLOCK_50   ; 5.755 ; 5.865 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
; VGAG2     ; CLOCK_50   ; 6.456 ; 6.605 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
; VGAHS     ; CLOCK_50   ; 4.763 ; 4.848 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
; VGAR0     ; CLOCK_50   ; 5.273 ; 5.528 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
; VGAR1     ; CLOCK_50   ; 5.981 ; 6.106 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
; VGAR2     ; CLOCK_50   ; 5.005 ; 5.260 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
; VGAVS     ; CLOCK_50   ; 4.656 ; 4.745 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                              ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                      ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+
; VGAB0     ; CLOCK_50   ; 4.506 ; 5.208 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
; VGAB1     ; CLOCK_50   ; 2.771 ; 2.919 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
; VGAB2     ; CLOCK_50   ; 2.595 ; 2.720 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
; VGAG0     ; CLOCK_50   ; 2.944 ; 3.135 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
; VGAG1     ; CLOCK_50   ; 2.943 ; 3.112 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
; VGAG2     ; CLOCK_50   ; 3.328 ; 3.609 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
; VGAHS     ; CLOCK_50   ; 2.462 ; 2.576 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
; VGAR0     ; CLOCK_50   ; 2.584 ; 2.816 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
; VGAR1     ; CLOCK_50   ; 3.032 ; 3.284 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
; VGAR2     ; CLOCK_50   ; 2.542 ; 2.760 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
; VGAVS     ; CLOCK_50   ; 2.419 ; 2.518 ; Rise       ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; DRAM_CLK      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_CKE      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_CS_N     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_RAS_N    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_CAS_N    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_WE_N     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D0            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D1            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D2            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAR0         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAR1         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAG0         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAG1         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAB0         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAB1         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAR2         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAG2         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAVS         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAHS         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAB2         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[12] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[11] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[10] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[9]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[8]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_BA[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_BA[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQM[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQM[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[15]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[14]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[13]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[12]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[11]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[10]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[9]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[8]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; FP6                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; FP7                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[15]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[14]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[13]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[12]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[11]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[10]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[9]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[8]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DIFFB                   ; Bus LVDS     ; 2000 ps         ; 2000 ps         ;
; DIFFBn                  ; Bus LVDS     ; 2000 ps         ; 2000 ps         ;
; DIFFG                   ; Bus LVDS     ; 2000 ps         ; 2000 ps         ;
; DIFFGn                  ; Bus LVDS     ; 2000 ps         ; 2000 ps         ;
; DIFFR                   ; Bus LVDS     ; 2000 ps         ; 2000 ps         ;
; DIFFRn                  ; Bus LVDS     ; 2000 ps         ; 2000 ps         ;
; CLOCK_50                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; FP0                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HSYNC                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; FP1                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; VSYNC                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; FP5                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; FP4                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; FP2                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BRIGHT                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; FP3                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DCLK~           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DRAM_CLK      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_CKE      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_CS_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.33 V              ; -0.00616 V          ; 0.191 V                              ; 0.099 V                              ; 2.83e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.33 V             ; -0.00616 V         ; 0.191 V                             ; 0.099 V                             ; 2.83e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; DRAM_RAS_N    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_CAS_N    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_WE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; D0            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.54e-08 V                   ; 2.36 V              ; -0.0183 V           ; 0.152 V                              ; 0.119 V                              ; 6.58e-10 s                  ; 7.86e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.54e-08 V                  ; 2.36 V             ; -0.0183 V          ; 0.152 V                             ; 0.119 V                             ; 6.58e-10 s                 ; 7.86e-10 s                 ; No                        ; Yes                       ;
; D1            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.54e-08 V                   ; 2.36 V              ; -0.0183 V           ; 0.152 V                              ; 0.119 V                              ; 6.58e-10 s                  ; 7.86e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.54e-08 V                  ; 2.36 V             ; -0.0183 V          ; 0.152 V                             ; 0.119 V                             ; 6.58e-10 s                 ; 7.86e-10 s                 ; No                        ; Yes                       ;
; D2            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.54e-08 V                   ; 2.36 V              ; -0.0183 V           ; 0.152 V                              ; 0.119 V                              ; 6.58e-10 s                  ; 7.86e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.54e-08 V                  ; 2.36 V             ; -0.0183 V          ; 0.152 V                             ; 0.119 V                             ; 6.58e-10 s                 ; 7.86e-10 s                 ; No                        ; Yes                       ;
; VGAR0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-08 V                   ; 2.35 V              ; -0.0103 V           ; 0.196 V                              ; 0.083 V                              ; 9.04e-10 s                  ; 1.06e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.08e-08 V                  ; 2.35 V             ; -0.0103 V          ; 0.196 V                             ; 0.083 V                             ; 9.04e-10 s                 ; 1.06e-09 s                 ; No                        ; Yes                       ;
; VGAR1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-08 V                   ; 2.35 V              ; -0.0103 V           ; 0.196 V                              ; 0.083 V                              ; 9.04e-10 s                  ; 1.06e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.08e-08 V                  ; 2.35 V             ; -0.0103 V          ; 0.196 V                             ; 0.083 V                             ; 9.04e-10 s                 ; 1.06e-09 s                 ; No                        ; Yes                       ;
; VGAG0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.54e-08 V                   ; 2.36 V              ; -0.0183 V           ; 0.152 V                              ; 0.119 V                              ; 6.58e-10 s                  ; 7.86e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.54e-08 V                  ; 2.36 V             ; -0.0183 V          ; 0.152 V                             ; 0.119 V                             ; 6.58e-10 s                 ; 7.86e-10 s                 ; No                        ; Yes                       ;
; VGAG1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.54e-08 V                   ; 2.36 V              ; -0.0183 V           ; 0.152 V                              ; 0.119 V                              ; 6.58e-10 s                  ; 7.86e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.54e-08 V                  ; 2.36 V             ; -0.0183 V          ; 0.152 V                             ; 0.119 V                             ; 6.58e-10 s                 ; 7.86e-10 s                 ; No                        ; Yes                       ;
; VGAB0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.54e-08 V                   ; 2.33 V              ; -0.00166 V          ; 0.209 V                              ; 0.107 V                              ; 5.19e-09 s                  ; 5.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.54e-08 V                  ; 2.33 V             ; -0.00166 V         ; 0.209 V                             ; 0.107 V                             ; 5.19e-09 s                 ; 5.87e-09 s                 ; Yes                       ; Yes                       ;
; VGAB1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.54e-08 V                   ; 2.36 V              ; -0.0183 V           ; 0.152 V                              ; 0.119 V                              ; 6.58e-10 s                  ; 7.86e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.54e-08 V                  ; 2.36 V             ; -0.0183 V          ; 0.152 V                             ; 0.119 V                             ; 6.58e-10 s                 ; 7.86e-10 s                 ; No                        ; Yes                       ;
; VGAR2         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-08 V                   ; 2.35 V              ; -0.0103 V           ; 0.196 V                              ; 0.083 V                              ; 9.04e-10 s                  ; 1.06e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.08e-08 V                  ; 2.35 V             ; -0.0103 V          ; 0.196 V                             ; 0.083 V                             ; 9.04e-10 s                 ; 1.06e-09 s                 ; No                        ; Yes                       ;
; VGAG2         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-08 V                   ; 2.35 V              ; -0.0103 V           ; 0.196 V                              ; 0.083 V                              ; 9.04e-10 s                  ; 1.06e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.08e-08 V                  ; 2.35 V             ; -0.0103 V          ; 0.196 V                             ; 0.083 V                             ; 9.04e-10 s                 ; 1.06e-09 s                 ; No                        ; Yes                       ;
; VGAVS         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.54e-08 V                   ; 2.36 V              ; -0.0183 V           ; 0.152 V                              ; 0.119 V                              ; 6.58e-10 s                  ; 7.86e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.54e-08 V                  ; 2.36 V             ; -0.0183 V          ; 0.152 V                             ; 0.119 V                             ; 6.58e-10 s                 ; 7.86e-10 s                 ; No                        ; Yes                       ;
; VGAHS         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.54e-08 V                   ; 2.36 V              ; -0.0183 V           ; 0.152 V                              ; 0.119 V                              ; 6.58e-10 s                  ; 7.86e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.54e-08 V                  ; 2.36 V             ; -0.0183 V          ; 0.152 V                             ; 0.119 V                             ; 6.58e-10 s                 ; 7.86e-10 s                 ; No                        ; Yes                       ;
; VGAB2         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.54e-08 V                   ; 2.36 V              ; -0.0183 V           ; 0.152 V                              ; 0.119 V                              ; 6.58e-10 s                  ; 7.86e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.54e-08 V                  ; 2.36 V             ; -0.0183 V          ; 0.152 V                             ; 0.119 V                             ; 6.58e-10 s                 ; 7.86e-10 s                 ; No                        ; Yes                       ;
; DRAM_ADDR[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_ADDR[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_ADDR[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_ADDR[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_ADDR[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_ADDR[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_ADDR[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_ADDR[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_BA[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_BA[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQM[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQM[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQ[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQ[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQ[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQ[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQ[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQ[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQ[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQ[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQ[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQ[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DRAM_CLK      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_CKE      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_CS_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00344 V          ; 0.134 V                              ; 0.075 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00344 V         ; 0.134 V                             ; 0.075 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; DRAM_RAS_N    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DRAM_CAS_N    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DRAM_WE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; D0            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.78e-06 V                   ; 2.34 V              ; -0.0105 V           ; 0.12 V                               ; 0.078 V                              ; 8.21e-10 s                  ; 9.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.78e-06 V                  ; 2.34 V             ; -0.0105 V          ; 0.12 V                              ; 0.078 V                             ; 8.21e-10 s                 ; 9.9e-10 s                  ; Yes                       ; Yes                       ;
; D1            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.78e-06 V                   ; 2.34 V              ; -0.0105 V           ; 0.12 V                               ; 0.078 V                              ; 8.21e-10 s                  ; 9.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.78e-06 V                  ; 2.34 V             ; -0.0105 V          ; 0.12 V                              ; 0.078 V                             ; 8.21e-10 s                 ; 9.9e-10 s                  ; Yes                       ; Yes                       ;
; D2            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.78e-06 V                   ; 2.34 V              ; -0.0105 V           ; 0.12 V                               ; 0.078 V                              ; 8.21e-10 s                  ; 9.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.78e-06 V                  ; 2.34 V             ; -0.0105 V          ; 0.12 V                              ; 0.078 V                             ; 8.21e-10 s                 ; 9.9e-10 s                  ; Yes                       ; Yes                       ;
; VGAR0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.87e-06 V                   ; 2.34 V              ; -0.00708 V          ; 0.179 V                              ; 0.08 V                               ; 1.11e-09 s                  ; 1.38e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.87e-06 V                  ; 2.34 V             ; -0.00708 V         ; 0.179 V                             ; 0.08 V                              ; 1.11e-09 s                 ; 1.38e-09 s                 ; Yes                       ; Yes                       ;
; VGAR1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.87e-06 V                   ; 2.34 V              ; -0.00708 V          ; 0.179 V                              ; 0.08 V                               ; 1.11e-09 s                  ; 1.38e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.87e-06 V                  ; 2.34 V             ; -0.00708 V         ; 0.179 V                             ; 0.08 V                              ; 1.11e-09 s                 ; 1.38e-09 s                 ; Yes                       ; Yes                       ;
; VGAG0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.78e-06 V                   ; 2.34 V              ; -0.0105 V           ; 0.12 V                               ; 0.078 V                              ; 8.21e-10 s                  ; 9.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.78e-06 V                  ; 2.34 V             ; -0.0105 V          ; 0.12 V                              ; 0.078 V                             ; 8.21e-10 s                 ; 9.9e-10 s                  ; Yes                       ; Yes                       ;
; VGAG1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.78e-06 V                   ; 2.34 V              ; -0.0105 V           ; 0.12 V                               ; 0.078 V                              ; 8.21e-10 s                  ; 9.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.78e-06 V                  ; 2.34 V             ; -0.0105 V          ; 0.12 V                              ; 0.078 V                             ; 8.21e-10 s                 ; 9.9e-10 s                  ; Yes                       ; Yes                       ;
; VGAB0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.78e-06 V                   ; 2.32 V              ; 2.78e-06 V          ; 0.135 V                              ; 0.077 V                              ; 6.17e-09 s                  ; 7.57e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.78e-06 V                  ; 2.32 V             ; 2.78e-06 V         ; 0.135 V                             ; 0.077 V                             ; 6.17e-09 s                 ; 7.57e-09 s                 ; Yes                       ; Yes                       ;
; VGAB1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.78e-06 V                   ; 2.34 V              ; -0.0105 V           ; 0.12 V                               ; 0.078 V                              ; 8.21e-10 s                  ; 9.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.78e-06 V                  ; 2.34 V             ; -0.0105 V          ; 0.12 V                              ; 0.078 V                             ; 8.21e-10 s                 ; 9.9e-10 s                  ; Yes                       ; Yes                       ;
; VGAR2         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.87e-06 V                   ; 2.34 V              ; -0.00708 V          ; 0.179 V                              ; 0.08 V                               ; 1.11e-09 s                  ; 1.38e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.87e-06 V                  ; 2.34 V             ; -0.00708 V         ; 0.179 V                             ; 0.08 V                              ; 1.11e-09 s                 ; 1.38e-09 s                 ; Yes                       ; Yes                       ;
; VGAG2         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.87e-06 V                   ; 2.34 V              ; -0.00708 V          ; 0.179 V                              ; 0.08 V                               ; 1.11e-09 s                  ; 1.38e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.87e-06 V                  ; 2.34 V             ; -0.00708 V         ; 0.179 V                             ; 0.08 V                              ; 1.11e-09 s                 ; 1.38e-09 s                 ; Yes                       ; Yes                       ;
; VGAVS         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.78e-06 V                   ; 2.34 V              ; -0.0105 V           ; 0.12 V                               ; 0.078 V                              ; 8.21e-10 s                  ; 9.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.78e-06 V                  ; 2.34 V             ; -0.0105 V          ; 0.12 V                              ; 0.078 V                             ; 8.21e-10 s                 ; 9.9e-10 s                  ; Yes                       ; Yes                       ;
; VGAHS         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.78e-06 V                   ; 2.34 V              ; -0.0105 V           ; 0.12 V                               ; 0.078 V                              ; 8.21e-10 s                  ; 9.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.78e-06 V                  ; 2.34 V             ; -0.0105 V          ; 0.12 V                              ; 0.078 V                             ; 8.21e-10 s                 ; 9.9e-10 s                  ; Yes                       ; Yes                       ;
; VGAB2         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.78e-06 V                   ; 2.34 V              ; -0.0105 V           ; 0.12 V                               ; 0.078 V                              ; 8.21e-10 s                  ; 9.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.78e-06 V                  ; 2.34 V             ; -0.0105 V          ; 0.12 V                              ; 0.078 V                             ; 8.21e-10 s                 ; 9.9e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_ADDR[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DRAM_ADDR[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DRAM_ADDR[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DRAM_ADDR[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DRAM_BA[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_BA[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQM[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQM[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DRAM_DQ[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DRAM_DQ[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DRAM_DQ[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DRAM_DQ[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DRAM_DQ[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DRAM_CLK      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_CKE      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_CS_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; DRAM_RAS_N    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DRAM_CAS_N    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DRAM_WE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D0            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 1.01e-07 V                   ; 2.68 V              ; -0.0164 V           ; 0.25 V                               ; 0.061 V                              ; 4.82e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 1.01e-07 V                  ; 2.68 V             ; -0.0164 V          ; 0.25 V                              ; 0.061 V                             ; 4.82e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; D1            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 1.01e-07 V                   ; 2.68 V              ; -0.0164 V           ; 0.25 V                               ; 0.061 V                              ; 4.82e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 1.01e-07 V                  ; 2.68 V             ; -0.0164 V          ; 0.25 V                              ; 0.061 V                             ; 4.82e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; D2            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 1.01e-07 V                   ; 2.68 V              ; -0.0164 V           ; 0.25 V                               ; 0.061 V                              ; 4.82e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 1.01e-07 V                  ; 2.68 V             ; -0.0164 V          ; 0.25 V                              ; 0.061 V                             ; 4.82e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; VGAR0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 6.82e-08 V                   ; 2.68 V              ; -0.0164 V           ; 0.263 V                              ; 0.093 V                              ; 7.03e-10 s                  ; 8.91e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 6.82e-08 V                  ; 2.68 V             ; -0.0164 V          ; 0.263 V                             ; 0.093 V                             ; 7.03e-10 s                 ; 8.91e-10 s                 ; No                        ; Yes                       ;
; VGAR1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 6.82e-08 V                   ; 2.68 V              ; -0.0164 V           ; 0.263 V                              ; 0.093 V                              ; 7.03e-10 s                  ; 8.91e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 6.82e-08 V                  ; 2.68 V             ; -0.0164 V          ; 0.263 V                             ; 0.093 V                             ; 7.03e-10 s                 ; 8.91e-10 s                 ; No                        ; Yes                       ;
; VGAG0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 1.01e-07 V                   ; 2.68 V              ; -0.0164 V           ; 0.25 V                               ; 0.061 V                              ; 4.82e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 1.01e-07 V                  ; 2.68 V             ; -0.0164 V          ; 0.25 V                              ; 0.061 V                             ; 4.82e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; VGAG1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 1.01e-07 V                   ; 2.68 V              ; -0.0164 V           ; 0.25 V                               ; 0.061 V                              ; 4.82e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 1.01e-07 V                  ; 2.68 V             ; -0.0164 V          ; 0.25 V                              ; 0.061 V                             ; 4.82e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; VGAB0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 1.01e-07 V                   ; 2.63 V              ; -0.0038 V           ; 0.24 V                               ; 0.186 V                              ; 4.3e-09 s                   ; 4.98e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 1.01e-07 V                  ; 2.63 V             ; -0.0038 V          ; 0.24 V                              ; 0.186 V                             ; 4.3e-09 s                  ; 4.98e-09 s                 ; No                        ; Yes                       ;
; VGAB1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 1.01e-07 V                   ; 2.68 V              ; -0.0164 V           ; 0.25 V                               ; 0.061 V                              ; 4.82e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 1.01e-07 V                  ; 2.68 V             ; -0.0164 V          ; 0.25 V                              ; 0.061 V                             ; 4.82e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; VGAR2         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 6.82e-08 V                   ; 2.68 V              ; -0.0164 V           ; 0.263 V                              ; 0.093 V                              ; 7.03e-10 s                  ; 8.91e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 6.82e-08 V                  ; 2.68 V             ; -0.0164 V          ; 0.263 V                             ; 0.093 V                             ; 7.03e-10 s                 ; 8.91e-10 s                 ; No                        ; Yes                       ;
; VGAG2         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 6.82e-08 V                   ; 2.68 V              ; -0.0164 V           ; 0.263 V                              ; 0.093 V                              ; 7.03e-10 s                  ; 8.91e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 6.82e-08 V                  ; 2.68 V             ; -0.0164 V          ; 0.263 V                             ; 0.093 V                             ; 7.03e-10 s                 ; 8.91e-10 s                 ; No                        ; Yes                       ;
; VGAVS         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 1.01e-07 V                   ; 2.68 V              ; -0.0164 V           ; 0.25 V                               ; 0.061 V                              ; 4.82e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 1.01e-07 V                  ; 2.68 V             ; -0.0164 V          ; 0.25 V                              ; 0.061 V                             ; 4.82e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; VGAHS         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 1.01e-07 V                   ; 2.68 V              ; -0.0164 V           ; 0.25 V                               ; 0.061 V                              ; 4.82e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 1.01e-07 V                  ; 2.68 V             ; -0.0164 V          ; 0.25 V                              ; 0.061 V                             ; 4.82e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; VGAB2         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 1.01e-07 V                   ; 2.68 V              ; -0.0164 V           ; 0.25 V                               ; 0.061 V                              ; 4.82e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 1.01e-07 V                  ; 2.68 V             ; -0.0164 V          ; 0.25 V                              ; 0.061 V                             ; 4.82e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DRAM_ADDR[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DRAM_ADDR[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DRAM_ADDR[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DRAM_BA[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_BA[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQM[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQM[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DRAM_DQ[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DRAM_DQ[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DRAM_DQ[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DRAM_DQ[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DRAM_DQ[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                             ;
+------------------------------------------------------+------------------------------------------------------+------------+------------+----------+----------+
; From Clock                                           ; To Clock                                             ; RR Paths   ; FR Paths   ; RF Paths ; FF Paths ;
+------------------------------------------------------+------------------------------------------------------+------------+------------+----------+----------+
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 1684       ; 0          ; 0        ; 0        ;
; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; false path ; false path ; 0        ; 0        ;
; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; false path ; 0          ; 0        ; 0        ;
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; false path ; 0          ; 0        ; 0        ;
; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 66637      ; 0          ; 0        ; 0        ;
; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; false path ; 0          ; 0        ; 0        ;
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; false path ; 0          ; 0        ; 0        ;
; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; false path ; 0          ; 0        ; 0        ;
; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 57583      ; 0          ; 0        ; 0        ;
+------------------------------------------------------+------------------------------------------------------+------------+------------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                              ;
+------------------------------------------------------+------------------------------------------------------+------------+------------+----------+----------+
; From Clock                                           ; To Clock                                             ; RR Paths   ; FR Paths   ; RF Paths ; FF Paths ;
+------------------------------------------------------+------------------------------------------------------+------------+------------+----------+----------+
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 1684       ; 0          ; 0        ; 0        ;
; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; false path ; false path ; 0        ; 0        ;
; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; false path ; 0          ; 0        ; 0        ;
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; false path ; 0          ; 0        ; 0        ;
; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 66637      ; 0          ; 0        ; 0        ;
; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; false path ; 0          ; 0        ; 0        ;
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; false path ; 0          ; 0        ; 0        ;
; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; false path ; 0          ; 0        ; 0        ;
; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; pll_svga|altpll_component|auto_generated|pll1|clk[0] ; 57583      ; 0          ; 0        ; 0        ;
+------------------------------------------------------+------------------------------------------------------+------------+------------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                                                        ;
+------------------------------------------------------+------------------------------------------------------+------------+----------+----------+----------+
; From Clock                                           ; To Clock                                             ; RR Paths   ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------------+------------------------------------------------------+------------+----------+----------+----------+
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; false path ; 0        ; 0        ; 0        ;
; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 34         ; 0        ; 0        ; 0        ;
+------------------------------------------------------+------------------------------------------------------+------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                                                         ;
+------------------------------------------------------+------------------------------------------------------+------------+----------+----------+----------+
; From Clock                                           ; To Clock                                             ; RR Paths   ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------------+------------------------------------------------------+------------+----------+----------+----------+
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; false path ; 0        ; 0        ; 0        ;
; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 34         ; 0        ; 0        ; 0        ;
+------------------------------------------------------+------------------------------------------------------+------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 0     ; 0    ;
; Unconstrained Output Port Paths ; 0     ; 0    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 15.0.0 Build 145 04/22/2015 SJ Web Edition
    Info: Processing started: Sun Nov 01 23:56:23 2015
Info: Command: quartus_sta rgb2vga -c rgb2vga
Info: qsta_default_script.tcl version: #11
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'rgb2vga.out.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {pll_inst|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 55 -multiply_by 126 -duty_cycle 50.00 -name {pll_inst|altpll_component|auto_generated|pll1|clk[0]} {pll_inst|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {pll_inst|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 55 -multiply_by 126 -phase 45.00 -duty_cycle 50.00 -name {pll_inst|altpll_component|auto_generated|pll1|clk[1]} {pll_inst|altpll_component|auto_generated|pll1|clk[1]}
    Info (332110): create_generated_clock -source {pll_svga|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 5 -multiply_by 4 -duty_cycle 50.00 -name {pll_svga|altpll_component|auto_generated|pll1|clk[0]} {pll_svga|altpll_component|auto_generated|pll1|clk[0]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 0.501
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.501               0.000 pll_inst|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     3.545               0.000 pll_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    10.819               0.000 pll_svga|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.228
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.228               0.000 pll_inst|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     0.356               0.000 pll_svga|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.358               0.000 pll_inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case recovery slack is 5.557
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     5.557               0.000 pll_inst|altpll_component|auto_generated|pll1|clk[1] 
Info (332146): Worst-case removal slack is 0.865
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.865               0.000 pll_inst|altpll_component|auto_generated|pll1|clk[1] 
Info (332146): Worst-case minimum pulse width slack is 4.100
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.100               0.000 pll_inst|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     4.117               0.000 pll_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.835               0.000 CLOCK_50 
    Info (332119):    12.247               0.000 pll_svga|altpll_component|auto_generated|pll1|clk[0] 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 0.501
    Info (332115): -to_clock [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[1]}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 0.501 
    Info (332115): ===================================================================
    Info (332115): From Node    : adc:inst2|pixel_adc[3]
    Info (332115): To Node      : genlock:inst4|pixel_d[7]_OTERM25_OTERM61_OTERM111
    Info (332115): Launch Clock : pll_inst|altpll_component|auto_generated|pll1|clk[1]
    Info (332115): Latch Clock  : pll_inst|altpll_component|auto_generated|pll1|clk[1]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      1.091      1.091           launch edge time
    Info (332115):      1.890      0.799  R        clock network delay
    Info (332115):      2.089      0.199     uTco  adc:inst2|pixel_adc[3]
    Info (332115):      2.089      0.000 FF  CELL  inst2|pixel_adc[3]|q
    Info (332115):      2.891      0.802 FF    IC  inst4|LessThan4~0|dataa
    Info (332115):      3.199      0.308 FF  CELL  inst4|LessThan4~0|combout
    Info (332115):      3.641      0.442 FF    IC  inst4|Mux25~1|dataa
    Info (332115):      4.008      0.367 FF  CELL  inst4|Mux25~1|combout
    Info (332115):      4.602      0.594 FF    IC  inst4|a_pixel~28|datad
    Info (332115):      4.712      0.110 FF  CELL  inst4|a_pixel~28|combout
    Info (332115):      4.956      0.244 FF    IC  inst4|a_pixel~31|dataa
    Info (332115):      5.323      0.367 FF  CELL  inst4|a_pixel~31|combout
    Info (332115):      5.950      0.627 FF    IC  inst4|a_pixel~32|datab
    Info (332115):      6.299      0.349 FF  CELL  inst4|a_pixel~32|combout
    Info (332115):      6.701      0.402 FF    IC  inst4|a_pixel~36|datab
    Info (332115):      7.050      0.349 FF  CELL  inst4|a_pixel~36|combout
    Info (332115):      7.394      0.344 FF    IC  inst4|process_d~1|datab
    Info (332115):      7.699      0.305 FF  CELL  inst4|process_d~1|combout
    Info (332115):      7.905      0.206 FF    IC  inst4|process_d~2|datac
    Info (332115):      8.147      0.242 FF  CELL  inst4|process_d~2|combout
    Info (332115):      8.354      0.207 FF    IC  inst4|process_d~3|datac
    Info (332115):      8.596      0.242 FF  CELL  inst4|process_d~3|combout
    Info (332115):      9.493      0.897 FF    IC  inst4|Mux55~6|datad
    Info (332115):      9.603      0.110 FF  CELL  inst4|Mux55~6|combout
    Info (332115):      9.824      0.221 FF    IC  inst4|Mux55~7|datad
    Info (332115):      9.953      0.129 FR  CELL  inst4|Mux55~7|combout
    Info (332115):      9.953      0.000 RR    IC  inst4|pixel_d[7]_OTERM25_OTERM61_NEW_REG110|d
    Info (332115):     10.027      0.074 RR  CELL  genlock:inst4|pixel_d[7]_OTERM25_OTERM61_OTERM111
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      9.821      9.821           latch edge time
    Info (332115):     10.190      0.369  R        clock network delay
    Info (332115):     10.533      0.343           clock pessimism removed
    Info (332115):     10.513     -0.020           clock uncertainty
    Info (332115):     10.528      0.015     uTsu  genlock:inst4|pixel_d[7]_OTERM25_OTERM61_OTERM111
    Info (332115): 
    Info (332115): Data Arrival Time  :    10.027
    Info (332115): Data Required Time :    10.528
    Info (332115): Slack              :     0.501 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 3.545
    Info (332115): -to_clock [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 3.545 
    Info (332115): ===================================================================
    Info (332115): From Node    : input_detect:input_detect|\horizontal:hpeak[1]
    Info (332115): To Node      : input_detect:input_detect|\horizontal:hcount[21]
    Info (332115): Launch Clock : pll_inst|altpll_component|auto_generated|pll1|clk[0]
    Info (332115): Latch Clock  : pll_inst|altpll_component|auto_generated|pll1|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.783      0.783  R        clock network delay
    Info (332115):      0.982      0.199     uTco  input_detect:input_detect|\horizontal:hpeak[1]
    Info (332115):      0.982      0.000 FF  CELL  input_detect|\horizontal:hpeak[1]|q
    Info (332115):      1.312      0.330 FF    IC  input_detect|Add0~2|dataa
    Info (332115):      1.748      0.436 FR  CELL  input_detect|Add0~2|cout
    Info (332115):      1.748      0.000 RR    IC  input_detect|Add0~4|cin
    Info (332115):      2.185      0.437 RF  CELL  input_detect|Add0~4|combout
    Info (332115):      2.516      0.331 FF    IC  input_detect|hpeak~0|datac
    Info (332115):      2.758      0.242 FF  CELL  input_detect|hpeak~0|combout
    Info (332115):      3.140      0.382 FF    IC  input_detect|horizontal~1|dataa
    Info (332115):      3.487      0.347 FF  CELL  input_detect|horizontal~1|combout
    Info (332115):      3.939      0.452 FF    IC  input_detect|video_active~0|dataa
    Info (332115):      4.264      0.325 FR  CELL  input_detect|video_active~0|combout
    Info (332115):      4.600      0.336 RR    IC  input_detect|\horizontal:hcount[21]~3|datad
    Info (332115):      4.720      0.120 RF  CELL  input_detect|\horizontal:hcount[21]~3|combout
    Info (332115):      5.316      0.596 FF    IC  input_detect|\horizontal:hcount[21]|ena
    Info (332115):      5.902      0.586 FF  CELL  input_detect:input_detect|\horizontal:hcount[21]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      8.730      8.730           latch edge time
    Info (332115):      9.093      0.363  R        clock network delay
    Info (332115):      9.452      0.359           clock pessimism removed
    Info (332115):      9.432     -0.020           clock uncertainty
    Info (332115):      9.447      0.015     uTsu  input_detect:input_detect|\horizontal:hcount[21]
    Info (332115): 
    Info (332115): Data Arrival Time  :     5.902
    Info (332115): Data Required Time :     9.447
    Info (332115): Slack              :     3.545 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 10.819
    Info (332115): -to_clock [get_clocks {pll_svga|altpll_component|auto_generated|pll1|clk[0]}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 10.819 
    Info (332115): ===================================================================
    Info (332115): From Node    : vgaout:inst|barcolor[2]
    Info (332115): To Node      : VGAB0
    Info (332115): Launch Clock : pll_svga|altpll_component|auto_generated|pll1|clk[0]
    Info (332115): Latch Clock  : pll_svga|altpll_component|auto_generated|pll1|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.313      0.313  R        clock network delay
    Info (332115):      0.512      0.199     uTco  vgaout:inst|barcolor[2]
    Info (332115):      0.512      0.000 FF  CELL  inst|barcolor[2]|q
    Info (332115):      1.194      0.682 FF    IC  inst|vga_out[2]~4|datad
    Info (332115):      1.304      0.110 FF  CELL  inst|vga_out[2]~4|combout
    Info (332115):      3.084      1.780 FF    IC  VGAB0~output|i
    Info (332115):      9.070      5.986 FF  CELL  VGAB0~output|o
    Info (332115):      9.070      0.000 FF  CELL  VGAB0
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     25.000     25.000           latch edge time
    Info (332115):     21.661     -3.339  R        clock network delay
    Info (332115):     21.909      0.248           clock pessimism removed
    Info (332115):     21.889     -0.020           clock uncertainty
    Info (332115):     19.889     -2.000  F  oExt  VGAB0
    Info (332115): 
    Info (332115): Data Arrival Time  :     9.070
    Info (332115): Data Required Time :    19.889
    Info (332115): Slack              :    10.819 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.228
    Info (332115): -to_clock [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[1]}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.228 
    Info (332115): ===================================================================
    Info (332115): From Node    : sdram:inst1|pixelOut[5]
    Info (332115): To Node      : ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0
    Info (332115): Launch Clock : pll_inst|altpll_component|auto_generated|pll1|clk[1]
    Info (332115): Latch Clock  : pll_inst|altpll_component|auto_generated|pll1|clk[1]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      1.091      1.091           launch edge time
    Info (332115):      1.452      0.361  R        clock network delay
    Info (332115):      1.651      0.199     uTco  sdram:inst1|pixelOut[5]
    Info (332115):      1.651      0.000 RR  CELL  inst1|pixelOut[5]|q
    Info (332115):      2.190      0.539 RR    IC  ram2|altsyncram_component|auto_generated|ram_block1a0|portadatain[5]
    Info (332115):      2.253      0.063 RR  CELL  ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      1.091      1.091           latch edge time
    Info (332115):      2.197      1.106  R        clock network delay
    Info (332115):      1.838     -0.359           clock pessimism removed
    Info (332115):      1.838      0.000           clock uncertainty
    Info (332115):      2.025      0.187      uTh  ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.253
    Info (332115): Data Required Time :     2.025
    Info (332115): Slack              :     0.228 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.356
    Info (332115): -to_clock [get_clocks {pll_svga|altpll_component|auto_generated|pll1|clk[0]}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.356 
    Info (332115): ===================================================================
    Info (332115): From Node    : vgaout:inst|col_number[8]
    Info (332115): To Node      : ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0
    Info (332115): Launch Clock : pll_svga|altpll_component|auto_generated|pll1|clk[0]
    Info (332115): Latch Clock  : pll_svga|altpll_component|auto_generated|pll1|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):     -0.089     -0.089  R        clock network delay
    Info (332115):      0.110      0.199     uTco  vgaout:inst|col_number[8]
    Info (332115):      0.110      0.000 RR  CELL  inst|col_number[8]|q
    Info (332115):      0.709      0.599 RR    IC  ram2|altsyncram_component|auto_generated|ram_block1a0|portbaddr[8]
    Info (332115):      0.768      0.059 RR  CELL  ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.565      0.565  R        clock network delay
    Info (332115):      0.225     -0.340           clock pessimism removed
    Info (332115):      0.225      0.000           clock uncertainty
    Info (332115):      0.412      0.187      uTh  ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0
    Info (332115): 
    Info (332115): Data Arrival Time  :     0.768
    Info (332115): Data Required Time :     0.412
    Info (332115): Slack              :     0.356 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.358
    Info (332115): -to_clock [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.358 
    Info (332115): ===================================================================
    Info (332115): From Node    : input_detect:input_detect|video_active
    Info (332115): To Node      : input_detect:input_detect|video_active
    Info (332115): Launch Clock : pll_inst|altpll_component|auto_generated|pll1|clk[0]
    Info (332115): Latch Clock  : pll_inst|altpll_component|auto_generated|pll1|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.363      0.363  R        clock network delay
    Info (332115):      0.562      0.199     uTco  input_detect:input_detect|video_active
    Info (332115):      0.562      0.000 RR  CELL  input_detect|video_active|q
    Info (332115):      0.562      0.000 RR    IC  input_detect|video_active~1|datac
    Info (332115):      0.881      0.319 RR  CELL  input_detect|video_active~1|combout
    Info (332115):      0.881      0.000 RR    IC  input_detect|video_active|d
    Info (332115):      0.940      0.059 RR  CELL  input_detect:input_detect|video_active
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.784      0.784  R        clock network delay
    Info (332115):      0.425     -0.359           clock pessimism removed
    Info (332115):      0.425      0.000           clock uncertainty
    Info (332115):      0.582      0.157      uTh  input_detect:input_detect|video_active
    Info (332115): 
    Info (332115): Data Arrival Time  :     0.940
    Info (332115): Data Required Time :     0.582
    Info (332115): Slack              :     0.358 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 5.557
    Info (332115): -to_clock [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[1]}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 5.557 
    Info (332115): ===================================================================
    Info (332115): From Node    : genlock:inst4|vblank
    Info (332115): To Node      : genlock:inst4|a_pixel~27_OTERM1
    Info (332115): Launch Clock : pll_inst|altpll_component|auto_generated|pll1|clk[1]
    Info (332115): Latch Clock  : pll_inst|altpll_component|auto_generated|pll1|clk[1]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      1.091      1.091           launch edge time
    Info (332115):      1.870      0.779  R        clock network delay
    Info (332115):      2.069      0.199     uTco  genlock:inst4|vblank
    Info (332115):      2.069      0.000 RR  CELL  inst4|vblank|q
    Info (332115):      2.463      0.394 RR    IC  inst4|hraster~0|datad
    Info (332115):      2.583      0.120 RF  CELL  inst4|hraster~0|combout
    Info (332115):      4.293      1.710 FF    IC  inst4|a_pixel~27_NEW_REG0|clrn
    Info (332115):      4.977      0.684 FR  CELL  genlock:inst4|a_pixel~27_OTERM1
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      9.821      9.821           latch edge time
    Info (332115):     10.196      0.375  R        clock network delay
    Info (332115):     10.539      0.343           clock pessimism removed
    Info (332115):     10.519     -0.020           clock uncertainty
    Info (332115):     10.534      0.015     uTsu  genlock:inst4|a_pixel~27_OTERM1
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.977
    Info (332115): Data Required Time :    10.534
    Info (332115): Slack              :     5.557 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.865
    Info (332115): -to_clock [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[1]}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 0.865 
    Info (332115): ===================================================================
    Info (332115): From Node    : sdram:inst1|rowStoreAck
    Info (332115): To Node      : genlock:inst4|store_req
    Info (332115): Launch Clock : pll_inst|altpll_component|auto_generated|pll1|clk[1]
    Info (332115): Latch Clock  : pll_inst|altpll_component|auto_generated|pll1|clk[1]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      1.091      1.091           launch edge time
    Info (332115):      1.470      0.379  R        clock network delay
    Info (332115):      1.669      0.199     uTco  sdram:inst1|rowStoreAck
    Info (332115):      1.669      0.000 RR  CELL  inst1|rowStoreAck|q
    Info (332115):      1.914      0.245 RR    IC  inst4|store_req|clrn
    Info (332115):      2.554      0.640 RF  CELL  genlock:inst4|store_req
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      1.091      1.091           latch edge time
    Info (332115):      1.891      0.800  R        clock network delay
    Info (332115):      1.532     -0.359           clock pessimism removed
    Info (332115):      1.532      0.000           clock uncertainty
    Info (332115):      1.689      0.157      uTh  genlock:inst4|store_req
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.554
    Info (332115): Data Required Time :     1.689
    Info (332115): Slack              :     0.865 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 4.100
    Info (332113): Targets: [get_clocks {pll_inst|altpll_component|auto_generated|pll1|c...]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 4.100 
    Info (332113): ===================================================================
    Info (332113): Node             : ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): Clock            : pll_inst|altpll_component|auto_generated|pll1|clk[1]
    Info (332113): Type             : Low Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      5.456      5.456           launch edge time
    Info (332113):      5.456      0.000           source latency
    Info (332113):      5.456      0.000           CLOCK_50
    Info (332113):      5.456      0.000 RR    IC  CLOCK_50~input|i
    Info (332113):      5.970      0.514 RR  CELL  CLOCK_50~input|o
    Info (332113):      8.304      2.334 RR    IC  pll_inst|altpll_component|auto_generated|pll1|inclk[0]
    Info (332113):      2.821     -5.483 RR  CELL  pll_inst|altpll_component|auto_generated|pll1|observablevcoout
    Info (332113):      2.821      0.000 RR  CELL  pll_inst|altpll_component|auto_generated|pll1|clk[1]
    Info (332113):      4.695      1.874 FF    IC  pll_inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0]
    Info (332113):      4.695      0.000 FF  CELL  pll_inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk
    Info (332113):      5.719      1.024 FF    IC  ram2|altsyncram_component|auto_generated|ram_block1a0|clk0
    Info (332113):      6.593      0.874 FF  CELL  ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      9.821      9.821           launch edge time
    Info (332113):      9.821      0.000           source latency
    Info (332113):      9.821      0.000           CLOCK_50
    Info (332113):      9.821      0.000 RR    IC  CLOCK_50~input|i
    Info (332113):     10.335      0.514 RR  CELL  CLOCK_50~input|o
    Info (332113):     12.576      2.241 RR    IC  pll_inst|altpll_component|auto_generated|pll1|inclk[0]
    Info (332113):      6.920     -5.656 RR  CELL  pll_inst|altpll_component|auto_generated|pll1|observablevcoout
    Info (332113):      6.920      0.000 RR  CELL  pll_inst|altpll_component|auto_generated|pll1|clk[1]
    Info (332113):      8.734      1.814 RR    IC  pll_inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0]
    Info (332113):      8.734      0.000 RR  CELL  pll_inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk
    Info (332113):      9.705      0.971 RR    IC  ram2|altsyncram_component|auto_generated|ram_block1a0|clk0
    Info (332113):     10.503      0.798 RR  CELL  ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113):     10.923      0.420           clock pessimism removed
    Info (332113): 
    Info (332113): Required Width   :     0.230
    Info (332113): Actual Width     :     4.330
    Info (332113): Slack            :     4.100
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 4.117
    Info (332113): Targets: [get_clocks {pll_inst|altpll_component|auto_generated|pll1|c...]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 4.117 
    Info (332113): ===================================================================
    Info (332113): Node             : input_detect:input_detect|\horizontal:horsync
    Info (332113): Clock            : pll_inst|altpll_component|auto_generated|pll1|clk[0]
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLOCK_50
    Info (332113):      0.000      0.000 RR    IC  CLOCK_50~input|i
    Info (332113):      0.514      0.514 RR  CELL  CLOCK_50~input|o
    Info (332113):      2.848      2.334 RR    IC  pll_inst|altpll_component|auto_generated|pll1|inclk[0]
    Info (332113):     -2.635     -5.483 RR  CELL  pll_inst|altpll_component|auto_generated|pll1|observablevcoout
    Info (332113):     -2.635      0.000 RR  CELL  pll_inst|altpll_component|auto_generated|pll1|clk[0]
    Info (332113):     -0.745      1.890 RR    IC  pll_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0]
    Info (332113):     -0.745      0.000 RR  CELL  pll_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk
    Info (332113):      0.264      1.009 RR    IC  input_detect|\horizontal:horsync|clk
    Info (332113):      0.783      0.519 RR  CELL  input_detect:input_detect|\horizontal:horsync
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      4.365      4.365           launch edge time
    Info (332113):      4.365      0.000           source latency
    Info (332113):      4.365      0.000           CLOCK_50
    Info (332113):      4.365      0.000 RR    IC  CLOCK_50~input|i
    Info (332113):      4.879      0.514 RR  CELL  CLOCK_50~input|o
    Info (332113):      7.120      2.241 RR    IC  pll_inst|altpll_component|auto_generated|pll1|inclk[0]
    Info (332113):      1.464     -5.656 RR  CELL  pll_inst|altpll_component|auto_generated|pll1|observablevcoout
    Info (332113):      1.464      0.000 RR  CELL  pll_inst|altpll_component|auto_generated|pll1|clk[0]
    Info (332113):      3.263      1.799 FF    IC  pll_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0]
    Info (332113):      3.263      0.000 FF  CELL  pll_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk
    Info (332113):      4.238      0.975 FF    IC  input_detect|\horizontal:horsync|clk
    Info (332113):      4.695      0.457 FF  CELL  input_detect:input_detect|\horizontal:horsync
    Info (332113):      5.116      0.421           clock pessimism removed
    Info (332113): 
    Info (332113): Required Width   :     0.216
    Info (332113): Actual Width     :     4.333
    Info (332113): Slack            :     4.117
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 9.835
    Info (332113): Targets: [get_clocks {CLOCK_50}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 9.835 
    Info (332113): ===================================================================
    Info (332113): Node             : CLOCK_50~input|o
    Info (332113): Clock            : CLOCK_50
    Info (332113): Type             : Low Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     10.000     10.000           launch edge time
    Info (332113):     10.000      0.000           source latency
    Info (332113):     10.000      0.000           CLOCK_50
    Info (332113):     10.000      0.000 FF    IC  CLOCK_50~input|i
    Info (332113):     10.679      0.679 FF  CELL  CLOCK_50~input|o
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     20.000     20.000           launch edge time
    Info (332113):     20.000      0.000           source latency
    Info (332113):     20.000      0.000           CLOCK_50
    Info (332113):     20.000      0.000 RR    IC  CLOCK_50~input|i
    Info (332113):     20.514      0.514 RR  CELL  CLOCK_50~input|o
    Info (332113): 
    Info (332113): Required Width   :     0.000
    Info (332113): Actual Width     :     9.835
    Info (332113): Slack            :     9.835
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 12.247
    Info (332113): Targets: [get_clocks {pll_svga|altpll_component|auto_generated|pll1|c...]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 12.247 
    Info (332113): ===================================================================
    Info (332113): Node             : vgaout:inst|\bar:posx[0]
    Info (332113): Clock            : pll_svga|altpll_component|auto_generated|pll1|clk[0]
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLOCK_50
    Info (332113):      0.000      0.000 RR    IC  CLOCK_50~input|i
    Info (332113):      0.514      0.514 RR  CELL  CLOCK_50~input|o
    Info (332113):      2.392      1.878 RR    IC  pll_svga|altpll_component|auto_generated|pll1|inclk[0]
    Info (332113):     -3.091     -5.483 RR  CELL  pll_svga|altpll_component|auto_generated|pll1|observablevcoout
    Info (332113):     -3.091      0.000 RR  CELL  pll_svga|altpll_component|auto_generated|pll1|clk[0]
    Info (332113):     -1.195      1.896 RR    IC  pll_svga|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0]
    Info (332113):     -1.195      0.000 RR  CELL  pll_svga|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk
    Info (332113):     -0.208      0.987 RR    IC  inst|\bar:posx[0]|clk
    Info (332113):      0.311      0.519 RR  CELL  vgaout:inst|\bar:posx[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     12.500     12.500           launch edge time
    Info (332113):     12.500      0.000           source latency
    Info (332113):     12.500      0.000           CLOCK_50
    Info (332113):     12.500      0.000 RR    IC  CLOCK_50~input|i
    Info (332113):     13.014      0.514 RR  CELL  CLOCK_50~input|o
    Info (332113):     14.817      1.803 RR    IC  pll_svga|altpll_component|auto_generated|pll1|inclk[0]
    Info (332113):      9.161     -5.656 RR  CELL  pll_svga|altpll_component|auto_generated|pll1|observablevcoout
    Info (332113):      9.161      0.000 RR  CELL  pll_svga|altpll_component|auto_generated|pll1|clk[0]
    Info (332113):     10.964      1.803 FF    IC  pll_svga|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0]
    Info (332113):     10.964      0.000 FF  CELL  pll_svga|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk
    Info (332113):     11.916      0.952 FF    IC  inst|\bar:posx[0]|clk
    Info (332113):     12.373      0.457 FF  CELL  vgaout:inst|\bar:posx[0]
    Info (332113):     12.774      0.401           clock pessimism removed
    Info (332113): 
    Info (332113): Required Width   :     0.216
    Info (332113): Actual Width     :    12.463
    Info (332113): Slack            :    12.247
    Info (332113): ===================================================================
    Info (332113): 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 1.383
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.383               0.000 pll_inst|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     4.082               0.000 pll_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    12.427               0.000 pll_svga|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.225
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.225               0.000 pll_inst|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     0.312               0.000 pll_svga|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.313               0.000 pll_inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case recovery slack is 5.840
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     5.840               0.000 pll_inst|altpll_component|auto_generated|pll1|clk[1] 
Info (332146): Worst-case removal slack is 0.773
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.773               0.000 pll_inst|altpll_component|auto_generated|pll1|clk[1] 
Info (332146): Worst-case minimum pulse width slack is 4.106
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.106               0.000 pll_inst|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     4.113               0.000 pll_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.817               0.000 CLOCK_50 
    Info (332119):    12.244               0.000 pll_svga|altpll_component|auto_generated|pll1|clk[0] 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 1.383
    Info (332115): -to_clock [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[1]}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 1.383 
    Info (332115): ===================================================================
    Info (332115): From Node    : adc:inst2|pixel_adc[3]
    Info (332115): To Node      : genlock:inst4|pixel_d[7]_OTERM25_OTERM61_OTERM111
    Info (332115): Launch Clock : pll_inst|altpll_component|auto_generated|pll1|clk[1]
    Info (332115): Latch Clock  : pll_inst|altpll_component|auto_generated|pll1|clk[1]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      1.091      1.091           launch edge time
    Info (332115):      1.860      0.769  R        clock network delay
    Info (332115):      2.040      0.180     uTco  adc:inst2|pixel_adc[3]
    Info (332115):      2.040      0.000 FF  CELL  inst2|pixel_adc[3]|q
    Info (332115):      2.770      0.730 FF    IC  inst4|LessThan4~0|dataa
    Info (332115):      3.039      0.269 FF  CELL  inst4|LessThan4~0|combout
    Info (332115):      3.435      0.396 FF    IC  inst4|Mux25~1|dataa
    Info (332115):      3.758      0.323 FF  CELL  inst4|Mux25~1|combout
    Info (332115):      4.289      0.531 FF    IC  inst4|a_pixel~28|datad
    Info (332115):      4.384      0.095 FF  CELL  inst4|a_pixel~28|combout
    Info (332115):      4.604      0.220 FF    IC  inst4|a_pixel~31|dataa
    Info (332115):      4.927      0.323 FF  CELL  inst4|a_pixel~31|combout
    Info (332115):      5.483      0.556 FF    IC  inst4|a_pixel~32|datab
    Info (332115):      5.790      0.307 FF  CELL  inst4|a_pixel~32|combout
    Info (332115):      6.144      0.354 FF    IC  inst4|a_pixel~36|datab
    Info (332115):      6.439      0.295 FR  CELL  inst4|a_pixel~36|combout
    Info (332115):      6.699      0.260 RR    IC  inst4|process_d~1|datab
    Info (332115):      7.027      0.328 RF  CELL  inst4|process_d~1|combout
    Info (332115):      7.214      0.187 FF    IC  inst4|process_d~2|datac
    Info (332115):      7.430      0.216 FF  CELL  inst4|process_d~2|combout
    Info (332115):      7.619      0.189 FF    IC  inst4|process_d~3|datac
    Info (332115):      7.835      0.216 FF  CELL  inst4|process_d~3|combout
    Info (332115):      8.645      0.810 FF    IC  inst4|Mux55~6|datad
    Info (332115):      8.740      0.095 FF  CELL  inst4|Mux55~6|combout
    Info (332115):      8.940      0.200 FF    IC  inst4|Mux55~7|datad
    Info (332115):      9.056      0.116 FR  CELL  inst4|Mux55~7|combout
    Info (332115):      9.056      0.000 RR    IC  inst4|pixel_d[7]_OTERM25_OTERM61_NEW_REG110|d
    Info (332115):      9.123      0.067 RR  CELL  genlock:inst4|pixel_d[7]_OTERM25_OTERM61_OTERM111
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      9.821      9.821           latch edge time
    Info (332115):     10.208      0.387  R        clock network delay
    Info (332115):     10.511      0.303           clock pessimism removed
    Info (332115):     10.491     -0.020           clock uncertainty
    Info (332115):     10.506      0.015     uTsu  genlock:inst4|pixel_d[7]_OTERM25_OTERM61_OTERM111
    Info (332115): 
    Info (332115): Data Arrival Time  :     9.123
    Info (332115): Data Required Time :    10.506
    Info (332115): Slack              :     1.383 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 4.082
    Info (332115): -to_clock [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 4.082 
    Info (332115): ===================================================================
    Info (332115): From Node    : input_detect:input_detect|\horizontal:hpeak[1]
    Info (332115): To Node      : input_detect:input_detect|\horizontal:hcount[0]
    Info (332115): Launch Clock : pll_inst|altpll_component|auto_generated|pll1|clk[0]
    Info (332115): Latch Clock  : pll_inst|altpll_component|auto_generated|pll1|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.751      0.751  R        clock network delay
    Info (332115):      0.931      0.180     uTco  input_detect:input_detect|\horizontal:hpeak[1]
    Info (332115):      0.931      0.000 FF  CELL  input_detect|\horizontal:hpeak[1]|q
    Info (332115):      1.225      0.294 FF    IC  input_detect|Add0~2|dataa
    Info (332115):      1.601      0.376 FR  CELL  input_detect|Add0~2|cout
    Info (332115):      1.601      0.000 RR    IC  input_detect|Add0~4|cin
    Info (332115):      2.009      0.408 RR  CELL  input_detect|Add0~4|combout
    Info (332115):      2.300      0.291 RR    IC  input_detect|hpeak~0|datac
    Info (332115):      2.520      0.220 RR  CELL  input_detect|hpeak~0|combout
    Info (332115):      2.846      0.326 RR    IC  input_detect|horizontal~1|dataa
    Info (332115):      3.136      0.290 RR  CELL  input_detect|horizontal~1|combout
    Info (332115):      3.528      0.392 RR    IC  input_detect|video_active~0|dataa
    Info (332115):      3.808      0.280 RF  CELL  input_detect|video_active~0|combout
    Info (332115):      4.120      0.312 FF    IC  input_detect|\horizontal:hcount[21]~3|datad
    Info (332115):      4.236      0.116 FR  CELL  input_detect|\horizontal:hcount[21]~3|combout
    Info (332115):      4.786      0.550 RR    IC  input_detect|\horizontal:hcount[0]|ena
    Info (332115):      5.339      0.553 RR  CELL  input_detect:input_detect|\horizontal:hcount[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      8.730      8.730           latch edge time
    Info (332115):      9.109      0.379  R        clock network delay
    Info (332115):      9.426      0.317           clock pessimism removed
    Info (332115):      9.406     -0.020           clock uncertainty
    Info (332115):      9.421      0.015     uTsu  input_detect:input_detect|\horizontal:hcount[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     5.339
    Info (332115): Data Required Time :     9.421
    Info (332115): Slack              :     4.082 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 12.427
    Info (332115): -to_clock [get_clocks {pll_svga|altpll_component|auto_generated|pll1|clk[0]}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 12.427 
    Info (332115): ===================================================================
    Info (332115): From Node    : vgaout:inst|barcolor[2]
    Info (332115): To Node      : VGAB0
    Info (332115): Launch Clock : pll_svga|altpll_component|auto_generated|pll1|clk[0]
    Info (332115): Latch Clock  : pll_svga|altpll_component|auto_generated|pll1|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.345      0.345  R        clock network delay
    Info (332115):      0.525      0.180     uTco  vgaout:inst|barcolor[2]
    Info (332115):      0.525      0.000 FF  CELL  inst|barcolor[2]|q
    Info (332115):      1.143      0.618 FF    IC  inst|vga_out[2]~4|datad
    Info (332115):      1.238      0.095 FF  CELL  inst|vga_out[2]~4|combout
    Info (332115):      2.835      1.597 FF    IC  VGAB0~output|i
    Info (332115):      7.872      5.037 FF  CELL  VGAB0~output|o
    Info (332115):      7.872      0.000 FF  CELL  VGAB0
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     25.000     25.000           latch edge time
    Info (332115):     22.100     -2.900  R        clock network delay
    Info (332115):     22.319      0.219           clock pessimism removed
    Info (332115):     22.299     -0.020           clock uncertainty
    Info (332115):     20.299     -2.000  F  oExt  VGAB0
    Info (332115): 
    Info (332115): Data Arrival Time  :     7.872
    Info (332115): Data Required Time :    20.299
    Info (332115): Slack              :    12.427 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.225
    Info (332115): -to_clock [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[1]}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.225 
    Info (332115): ===================================================================
    Info (332115): From Node    : sdram:inst1|pixelOut[5]
    Info (332115): To Node      : ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0
    Info (332115): Launch Clock : pll_inst|altpll_component|auto_generated|pll1|clk[1]
    Info (332115): Latch Clock  : pll_inst|altpll_component|auto_generated|pll1|clk[1]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      1.091      1.091           launch edge time
    Info (332115):      1.470      0.379  R        clock network delay
    Info (332115):      1.650      0.180     uTco  sdram:inst1|pixelOut[5]
    Info (332115):      1.650      0.000 RR  CELL  inst1|pixelOut[5]|q
    Info (332115):      2.145      0.495 RR    IC  ram2|altsyncram_component|auto_generated|ram_block1a0|portadatain[5]
    Info (332115):      2.209      0.064 RR  CELL  ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      1.091      1.091           latch edge time
    Info (332115):      2.132      1.041  R        clock network delay
    Info (332115):      1.815     -0.317           clock pessimism removed
    Info (332115):      1.815      0.000           clock uncertainty
    Info (332115):      1.984      0.169      uTh  ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.209
    Info (332115): Data Required Time :     1.984
    Info (332115): Slack              :     0.225 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.312
    Info (332115): -to_clock [get_clocks {pll_svga|altpll_component|auto_generated|pll1|clk[0]}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.312 
    Info (332115): ===================================================================
    Info (332115): From Node    : vgaout:inst|\bar:posy[2]
    Info (332115): To Node      : vgaout:inst|\bar:posy[2]
    Info (332115): Launch Clock : pll_svga|altpll_component|auto_generated|pll1|clk[0]
    Info (332115): Latch Clock  : pll_svga|altpll_component|auto_generated|pll1|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):     -0.011     -0.011  R        clock network delay
    Info (332115):      0.169      0.180     uTco  vgaout:inst|\bar:posy[2]
    Info (332115):      0.169      0.000 FF  CELL  inst|\bar:posy[2]|q
    Info (332115):      0.169      0.000 FF    IC  inst|posy~5|datac
    Info (332115):      0.443      0.274 FF  CELL  inst|posy~5|combout
    Info (332115):      0.443      0.000 FF    IC  inst|\bar:posy[2]|d
    Info (332115):      0.500      0.057 FF  CELL  vgaout:inst|\bar:posy[2]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.345      0.345  R        clock network delay
    Info (332115):      0.044     -0.301           clock pessimism removed
    Info (332115):      0.044      0.000           clock uncertainty
    Info (332115):      0.188      0.144      uTh  vgaout:inst|\bar:posy[2]
    Info (332115): 
    Info (332115): Data Arrival Time  :     0.500
    Info (332115): Data Required Time :     0.188
    Info (332115): Slack              :     0.312 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.313
    Info (332115): -to_clock [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.313 
    Info (332115): ===================================================================
    Info (332115): From Node    : input_detect:input_detect|video_active
    Info (332115): To Node      : input_detect:input_detect|video_active
    Info (332115): Launch Clock : pll_inst|altpll_component|auto_generated|pll1|clk[0]
    Info (332115): Latch Clock  : pll_inst|altpll_component|auto_generated|pll1|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.381      0.381  R        clock network delay
    Info (332115):      0.561      0.180     uTco  input_detect:input_detect|video_active
    Info (332115):      0.561      0.000 FF  CELL  input_detect|video_active|q
    Info (332115):      0.561      0.000 FF    IC  input_detect|video_active~1|datac
    Info (332115):      0.835      0.274 FF  CELL  input_detect|video_active~1|combout
    Info (332115):      0.835      0.000 FF    IC  input_detect|video_active|d
    Info (332115):      0.892      0.057 FF  CELL  input_detect:input_detect|video_active
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.752      0.752  R        clock network delay
    Info (332115):      0.435     -0.317           clock pessimism removed
    Info (332115):      0.435      0.000           clock uncertainty
    Info (332115):      0.579      0.144      uTh  input_detect:input_detect|video_active
    Info (332115): 
    Info (332115): Data Arrival Time  :     0.892
    Info (332115): Data Required Time :     0.579
    Info (332115): Slack              :     0.313 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 5.840
    Info (332115): -to_clock [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[1]}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 5.840 
    Info (332115): ===================================================================
    Info (332115): From Node    : genlock:inst4|vblank
    Info (332115): To Node      : genlock:inst4|a_pixel~27_OTERM1
    Info (332115): Launch Clock : pll_inst|altpll_component|auto_generated|pll1|clk[1]
    Info (332115): Latch Clock  : pll_inst|altpll_component|auto_generated|pll1|clk[1]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      1.091      1.091           launch edge time
    Info (332115):      1.839      0.748  R        clock network delay
    Info (332115):      2.019      0.180     uTco  genlock:inst4|vblank
    Info (332115):      2.019      0.000 FF  CELL  inst4|vblank|q
    Info (332115):      2.427      0.408 FF    IC  inst4|hraster~0|datad
    Info (332115):      2.543      0.116 FR  CELL  inst4|hraster~0|combout
    Info (332115):      4.073      1.530 RR    IC  inst4|a_pixel~27_NEW_REG0|clrn
    Info (332115):      4.673      0.600 RF  CELL  genlock:inst4|a_pixel~27_OTERM1
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      9.821      9.821           latch edge time
    Info (332115):     10.215      0.394  R        clock network delay
    Info (332115):     10.518      0.303           clock pessimism removed
    Info (332115):     10.498     -0.020           clock uncertainty
    Info (332115):     10.513      0.015     uTsu  genlock:inst4|a_pixel~27_OTERM1
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.673
    Info (332115): Data Required Time :    10.513
    Info (332115): Slack              :     5.840 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.773
    Info (332115): -to_clock [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[1]}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 0.773 
    Info (332115): ===================================================================
    Info (332115): From Node    : sdram:inst1|rowStoreAck
    Info (332115): To Node      : genlock:inst4|store_req
    Info (332115): Launch Clock : pll_inst|altpll_component|auto_generated|pll1|clk[1]
    Info (332115): Latch Clock  : pll_inst|altpll_component|auto_generated|pll1|clk[1]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      1.091      1.091           launch edge time
    Info (332115):      1.487      0.396  R        clock network delay
    Info (332115):      1.667      0.180     uTco  sdram:inst1|rowStoreAck
    Info (332115):      1.667      0.000 RR  CELL  inst1|rowStoreAck|q
    Info (332115):      1.890      0.223 RR    IC  inst4|store_req|clrn
    Info (332115):      2.459      0.569 RF  CELL  genlock:inst4|store_req
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      1.091      1.091           latch edge time
    Info (332115):      1.859      0.768  R        clock network delay
    Info (332115):      1.542     -0.317           clock pessimism removed
    Info (332115):      1.542      0.000           clock uncertainty
    Info (332115):      1.686      0.144      uTh  genlock:inst4|store_req
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.459
    Info (332115): Data Required Time :     1.686
    Info (332115): Slack              :     0.773 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 4.106
    Info (332113): Targets: [get_clocks {pll_inst|altpll_component|auto_generated|pll1|c...]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 4.106 
    Info (332113): ===================================================================
    Info (332113): Node             : ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): Clock            : pll_inst|altpll_component|auto_generated|pll1|clk[1]
    Info (332113): Type             : Low Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      5.456      5.456           launch edge time
    Info (332113):      5.456      0.000           source latency
    Info (332113):      5.456      0.000           CLOCK_50
    Info (332113):      5.456      0.000 RR    IC  CLOCK_50~input|i
    Info (332113):      5.955      0.499 RR  CELL  CLOCK_50~input|o
    Info (332113):      8.033      2.078 RR    IC  pll_inst|altpll_component|auto_generated|pll1|inclk[0]
    Info (332113):      3.170     -4.863 RR  CELL  pll_inst|altpll_component|auto_generated|pll1|observablevcoout
    Info (332113):      3.170      0.000 RR  CELL  pll_inst|altpll_component|auto_generated|pll1|clk[1]
    Info (332113):      4.838      1.668 FF    IC  pll_inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0]
    Info (332113):      4.838      0.000 FF  CELL  pll_inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk
    Info (332113):      5.732      0.894 FF    IC  ram2|altsyncram_component|auto_generated|ram_block1a0|clk0
    Info (332113):      6.519      0.787 FF  CELL  ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      9.821      9.821           launch edge time
    Info (332113):      9.821      0.000           source latency
    Info (332113):      9.821      0.000           CLOCK_50
    Info (332113):      9.821      0.000 RR    IC  CLOCK_50~input|i
    Info (332113):     10.320      0.499 RR  CELL  CLOCK_50~input|o
    Info (332113):     12.315      1.995 RR    IC  pll_inst|altpll_component|auto_generated|pll1|inclk[0]
    Info (332113):      7.300     -5.015 RR  CELL  pll_inst|altpll_component|auto_generated|pll1|observablevcoout
    Info (332113):      7.300      0.000 RR  CELL  pll_inst|altpll_component|auto_generated|pll1|clk[1]
    Info (332113):      8.918      1.618 RR    IC  pll_inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0]
    Info (332113):      8.918      0.000 RR  CELL  pll_inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk
    Info (332113):      9.768      0.850 RR    IC  ram2|altsyncram_component|auto_generated|ram_block1a0|clk0
    Info (332113):     10.481      0.713 RR  CELL  ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113):     10.855      0.374           clock pessimism removed
    Info (332113): 
    Info (332113): Required Width   :     0.230
    Info (332113): Actual Width     :     4.336
    Info (332113): Slack            :     4.106
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 4.113
    Info (332113): Targets: [get_clocks {pll_inst|altpll_component|auto_generated|pll1|c...]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 4.113 
    Info (332113): ===================================================================
    Info (332113): Node             : input_detect:input_detect|\horizontal:hcount[0]
    Info (332113): Clock            : pll_inst|altpll_component|auto_generated|pll1|clk[0]
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLOCK_50
    Info (332113):      0.000      0.000 RR    IC  CLOCK_50~input|i
    Info (332113):      0.499      0.499 RR  CELL  CLOCK_50~input|o
    Info (332113):      2.577      2.078 RR    IC  pll_inst|altpll_component|auto_generated|pll1|inclk[0]
    Info (332113):     -2.286     -4.863 RR  CELL  pll_inst|altpll_component|auto_generated|pll1|observablevcoout
    Info (332113):     -2.286      0.000 RR  CELL  pll_inst|altpll_component|auto_generated|pll1|clk[0]
    Info (332113):     -0.601      1.685 RR    IC  pll_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0]
    Info (332113):     -0.601      0.000 RR  CELL  pll_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk
    Info (332113):      0.280      0.881 RR    IC  input_detect|\horizontal:hcount[0]|clk
    Info (332113):      0.750      0.470 RR  CELL  input_detect:input_detect|\horizontal:hcount[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      4.365      4.365           launch edge time
    Info (332113):      4.365      0.000           source latency
    Info (332113):      4.365      0.000           CLOCK_50
    Info (332113):      4.365      0.000 RR    IC  CLOCK_50~input|i
    Info (332113):      4.864      0.499 RR  CELL  CLOCK_50~input|o
    Info (332113):      6.859      1.995 RR    IC  pll_inst|altpll_component|auto_generated|pll1|inclk[0]
    Info (332113):      1.844     -5.015 RR  CELL  pll_inst|altpll_component|auto_generated|pll1|observablevcoout
    Info (332113):      1.844      0.000 RR  CELL  pll_inst|altpll_component|auto_generated|pll1|clk[0]
    Info (332113):      3.445      1.601 FF    IC  pll_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0]
    Info (332113):      3.445      0.000 FF  CELL  pll_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk
    Info (332113):      4.296      0.851 FF    IC  input_detect|\horizontal:hcount[0]|clk
    Info (332113):      4.708      0.412 FF  CELL  input_detect:input_detect|\horizontal:hcount[0]
    Info (332113):      5.079      0.371           clock pessimism removed
    Info (332113): 
    Info (332113): Required Width   :     0.216
    Info (332113): Actual Width     :     4.329
    Info (332113): Slack            :     4.113
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 9.817
    Info (332113): Targets: [get_clocks {CLOCK_50}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 9.817 
    Info (332113): ===================================================================
    Info (332113): Node             : pll_inst|altpll_component|auto_generated|pll1|clk[0]
    Info (332113): Clock            : CLOCK_50
    Info (332113): Type             : Low Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     10.000     10.000           launch edge time
    Info (332113):     10.000      0.000           source latency
    Info (332113):     10.000      0.000           CLOCK_50
    Info (332113):     10.000      0.000 FF    IC  CLOCK_50~input|i
    Info (332113):     10.643      0.643 FF  CELL  CLOCK_50~input|o
    Info (332113):     12.698      2.055 FF    IC  pll_inst|altpll_component|auto_generated|pll1|inclk[0]
    Info (332113):      7.894     -4.804 FF  CELL  pll_inst|altpll_component|auto_generated|pll1|observablevcoout
    Info (332113):      7.894      0.000 FF  CELL  pll_inst|altpll_component|auto_generated|pll1|clk[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     20.000     20.000           launch edge time
    Info (332113):     20.000      0.000           source latency
    Info (332113):     20.000      0.000           CLOCK_50
    Info (332113):     20.000      0.000 RR    IC  CLOCK_50~input|i
    Info (332113):     20.499      0.499 RR  CELL  CLOCK_50~input|o
    Info (332113):     22.494      1.995 RR    IC  pll_inst|altpll_component|auto_generated|pll1|inclk[0]
    Info (332113):     17.479     -5.015 RR  CELL  pll_inst|altpll_component|auto_generated|pll1|observablevcoout
    Info (332113):     17.479      0.000 RR  CELL  pll_inst|altpll_component|auto_generated|pll1|clk[0]
    Info (332113):     17.711      0.232           clock pessimism removed
    Info (332113): 
    Info (332113): Required Width   :     0.000
    Info (332113): Actual Width     :     9.817
    Info (332113): Slack            :     9.817
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 12.244
    Info (332113): Targets: [get_clocks {pll_svga|altpll_component|auto_generated|pll1|c...]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 12.244 
    Info (332113): ===================================================================
    Info (332113): Node             : vgaout:inst|\bar:posy[0]
    Info (332113): Clock            : pll_svga|altpll_component|auto_generated|pll1|clk[0]
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLOCK_50
    Info (332113):      0.000      0.000 RR    IC  CLOCK_50~input|i
    Info (332113):      0.499      0.499 RR  CELL  CLOCK_50~input|o
    Info (332113):      2.182      1.683 RR    IC  pll_svga|altpll_component|auto_generated|pll1|inclk[0]
    Info (332113):     -2.681     -4.863 RR  CELL  pll_svga|altpll_component|auto_generated|pll1|observablevcoout
    Info (332113):     -2.681      0.000 RR  CELL  pll_svga|altpll_component|auto_generated|pll1|clk[0]
    Info (332113):     -0.991      1.690 RR    IC  pll_svga|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0]
    Info (332113):     -0.991      0.000 RR  CELL  pll_svga|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk
    Info (332113):     -0.125      0.866 RR    IC  inst|\bar:posy[0]|clk
    Info (332113):      0.345      0.470 RR  CELL  vgaout:inst|\bar:posy[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     12.500     12.500           launch edge time
    Info (332113):     12.500      0.000           source latency
    Info (332113):     12.500      0.000           CLOCK_50
    Info (332113):     12.500      0.000 RR    IC  CLOCK_50~input|i
    Info (332113):     12.999      0.499 RR  CELL  CLOCK_50~input|o
    Info (332113):     14.615      1.616 RR    IC  pll_svga|altpll_component|auto_generated|pll1|inclk[0]
    Info (332113):      9.600     -5.015 RR  CELL  pll_svga|altpll_component|auto_generated|pll1|observablevcoout
    Info (332113):      9.600      0.000 RR  CELL  pll_svga|altpll_component|auto_generated|pll1|clk[0]
    Info (332113):     11.204      1.604 FF    IC  pll_svga|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0]
    Info (332113):     11.204      0.000 FF  CELL  pll_svga|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk
    Info (332113):     12.038      0.834 FF    IC  inst|\bar:posy[0]|clk
    Info (332113):     12.450      0.412 FF  CELL  vgaout:inst|\bar:posy[0]
    Info (332113):     12.805      0.355           clock pessimism removed
    Info (332113): 
    Info (332113): Required Width   :     0.216
    Info (332113): Actual Width     :    12.460
    Info (332113): Slack            :    12.244
    Info (332113): ===================================================================
    Info (332113): 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 3.954
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.954               0.000 pll_inst|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     4.984               0.000 pll_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    15.325               0.000 pll_svga|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.098
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.098               0.000 pll_inst|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     0.183               0.000 pll_svga|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.186               0.000 pll_inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case recovery slack is 6.867
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     6.867               0.000 pll_inst|altpll_component|auto_generated|pll1|clk[1] 
Info (332146): Worst-case removal slack is 0.485
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.485               0.000 pll_inst|altpll_component|auto_generated|pll1|clk[1] 
Info (332146): Worst-case minimum pulse width slack is 4.114
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.114               0.000 pll_inst|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     4.149               0.000 pll_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.587               0.000 CLOCK_50 
    Info (332119):    12.255               0.000 pll_svga|altpll_component|auto_generated|pll1|clk[0] 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 3.954
    Info (332115): -to_clock [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[1]}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 3.954 
    Info (332115): ===================================================================
    Info (332115): From Node    : adc:inst2|pixel_adc[3]
    Info (332115): To Node      : genlock:inst4|pixel_d[7]_OTERM25_OTERM61_OTERM111
    Info (332115): Launch Clock : pll_inst|altpll_component|auto_generated|pll1|clk[1]
    Info (332115): Latch Clock  : pll_inst|altpll_component|auto_generated|pll1|clk[1]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      1.091      1.091           launch edge time
    Info (332115):      1.525      0.434  R        clock network delay
    Info (332115):      1.630      0.105     uTco  adc:inst2|pixel_adc[3]
    Info (332115):      1.630      0.000 FF  CELL  inst2|pixel_adc[3]|q
    Info (332115):      2.114      0.484 FF    IC  inst4|LessThan4~0|dataa
    Info (332115):      2.287      0.173 FF  CELL  inst4|LessThan4~0|combout
    Info (332115):      2.541      0.254 FF    IC  inst4|Mux25~1|dataa
    Info (332115):      2.745      0.204 FF  CELL  inst4|Mux25~1|combout
    Info (332115):      3.105      0.360 FF    IC  inst4|a_pixel~28|datad
    Info (332115):      3.168      0.063 FF  CELL  inst4|a_pixel~28|combout
    Info (332115):      3.302      0.134 FF    IC  inst4|a_pixel~31|dataa
    Info (332115):      3.506      0.204 FF  CELL  inst4|a_pixel~31|combout
    Info (332115):      3.885      0.379 FF    IC  inst4|a_pixel~32|datab
    Info (332115):      4.077      0.192 FF  CELL  inst4|a_pixel~32|combout
    Info (332115):      4.307      0.230 FF    IC  inst4|a_pixel~36|datab
    Info (332115):      4.500      0.193 FF  CELL  inst4|a_pixel~36|combout
    Info (332115):      4.769      0.269 FF    IC  inst4|process_d~0|datab
    Info (332115):      4.943      0.174 FF  CELL  inst4|process_d~0|combout
    Info (332115):      5.192      0.249 FF    IC  inst4|process_d~3|dataa
    Info (332115):      5.371      0.179 FF  CELL  inst4|process_d~3|combout
    Info (332115):      5.939      0.568 FF    IC  inst4|Mux55~6|datad
    Info (332115):      6.002      0.063 FF  CELL  inst4|Mux55~6|combout
    Info (332115):      6.122      0.120 FF    IC  inst4|Mux55~7|datad
    Info (332115):      6.185      0.063 FF  CELL  inst4|Mux55~7|combout
    Info (332115):      6.185      0.000 FF    IC  inst4|pixel_d[7]_OTERM25_OTERM61_NEW_REG110|d
    Info (332115):      6.235      0.050 FF  CELL  genlock:inst4|pixel_d[7]_OTERM25_OTERM61_OTERM111
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      9.821      9.821           latch edge time
    Info (332115):      9.994      0.173  R        clock network delay
    Info (332115):     10.202      0.208           clock pessimism removed
    Info (332115):     10.182     -0.020           clock uncertainty
    Info (332115):     10.189      0.007     uTsu  genlock:inst4|pixel_d[7]_OTERM25_OTERM61_OTERM111
    Info (332115): 
    Info (332115): Data Arrival Time  :     6.235
    Info (332115): Data Required Time :    10.189
    Info (332115): Slack              :     3.954 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 4.984
    Info (332115): -to_clock [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 4.984 
    Info (332115): ===================================================================
    Info (332115): From Node    : FP1
    Info (332115): To Node      : input_detect:input_detect|\horizontal:hcount[0]
    Info (332115): Launch Clock : pll_inst|altpll_component|auto_generated|pll1|clk[0]
    Info (332115): Latch Clock  : pll_inst|altpll_component|auto_generated|pll1|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):     -1.631     -1.631  R        clock network delay
    Info (332115):      0.369      2.000  F  iExt  FP1
    Info (332115):      0.369      0.000 FF    IC  FP1~input|i
    Info (332115):      0.986      0.617 FF  CELL  FP1~input|o
    Info (332115):      3.186      2.200 FF    IC  input_detect|\horizontal:hcount[21]~3|dataa
    Info (332115):      3.379      0.193 FF  CELL  input_detect|\horizontal:hcount[21]~3|combout
    Info (332115):      3.737      0.358 FF    IC  input_detect|\horizontal:hcount[0]|ena
    Info (332115):      4.060      0.323 FF  CELL  input_detect:input_detect|\horizontal:hcount[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      8.730      8.730           latch edge time
    Info (332115):      8.895      0.165  R        clock network delay
    Info (332115):      9.057      0.162           clock pessimism removed
    Info (332115):      9.037     -0.020           clock uncertainty
    Info (332115):      9.044      0.007     uTsu  input_detect:input_detect|\horizontal:hcount[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.060
    Info (332115): Data Required Time :     9.044
    Info (332115): Slack              :     4.984 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 15.325
    Info (332115): -to_clock [get_clocks {pll_svga|altpll_component|auto_generated|pll1|clk[0]}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 15.325 
    Info (332115): ===================================================================
    Info (332115): From Node    : vgaout:inst|barcolor[2]
    Info (332115): To Node      : VGAB0
    Info (332115): Launch Clock : pll_svga|altpll_component|auto_generated|pll1|clk[0]
    Info (332115): Latch Clock  : pll_svga|altpll_component|auto_generated|pll1|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.123      0.123  R        clock network delay
    Info (332115):      0.228      0.105     uTco  vgaout:inst|barcolor[2]
    Info (332115):      0.228      0.000 FF  CELL  inst|barcolor[2]|q
    Info (332115):      0.640      0.412 FF    IC  inst|vga_out[2]~4|datad
    Info (332115):      0.703      0.063 FF  CELL  inst|vga_out[2]~4|combout
    Info (332115):      1.818      1.115 FF    IC  VGAB0~output|i
    Info (332115):      5.737      3.919 FF  CELL  VGAB0~output|o
    Info (332115):      5.737      0.000 FF  CELL  VGAB0
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     25.000     25.000           latch edge time
    Info (332115):     22.931     -2.069  R        clock network delay
    Info (332115):     23.082      0.151           clock pessimism removed
    Info (332115):     23.062     -0.020           clock uncertainty
    Info (332115):     21.062     -2.000  F  oExt  VGAB0
    Info (332115): 
    Info (332115): Data Arrival Time  :     5.737
    Info (332115): Data Required Time :    21.062
    Info (332115): Slack              :    15.325 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.098
    Info (332115): -to_clock [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[1]}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.098 
    Info (332115): ===================================================================
    Info (332115): From Node    : sdram:inst1|pixelOut[5]
    Info (332115): To Node      : ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0
    Info (332115): Launch Clock : pll_inst|altpll_component|auto_generated|pll1|clk[1]
    Info (332115): Latch Clock  : pll_inst|altpll_component|auto_generated|pll1|clk[1]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      1.091      1.091           launch edge time
    Info (332115):      1.255      0.164  R        clock network delay
    Info (332115):      1.360      0.105     uTco  sdram:inst1|pixelOut[5]
    Info (332115):      1.360      0.000 RR  CELL  inst1|pixelOut[5]|q
    Info (332115):      1.647      0.287 RR    IC  ram2|altsyncram_component|auto_generated|ram_block1a0|portadatain[5]
    Info (332115):      1.683      0.036 RR  CELL  ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      1.091      1.091           latch edge time
    Info (332115):      1.699      0.608  R        clock network delay
    Info (332115):      1.481     -0.218           clock pessimism removed
    Info (332115):      1.481      0.000           clock uncertainty
    Info (332115):      1.585      0.104      uTh  ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.683
    Info (332115): Data Required Time :     1.585
    Info (332115): Slack              :     0.098 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.183
    Info (332115): -to_clock [get_clocks {pll_svga|altpll_component|auto_generated|pll1|clk[0]}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.183 
    Info (332115): ===================================================================
    Info (332115): From Node    : vgaout:inst|col_number[8]
    Info (332115): To Node      : ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0
    Info (332115): Launch Clock : pll_svga|altpll_component|auto_generated|pll1|clk[0]
    Info (332115): Latch Clock  : pll_svga|altpll_component|auto_generated|pll1|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):     -0.120     -0.120  R        clock network delay
    Info (332115):     -0.015      0.105     uTco  vgaout:inst|col_number[8]
    Info (332115):     -0.015      0.000 RR  CELL  inst|col_number[8]|q
    Info (332115):      0.306      0.321 RR    IC  ram2|altsyncram_component|auto_generated|ram_block1a0|portbaddr[8]
    Info (332115):      0.344      0.038 RR  CELL  ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.264      0.264  R        clock network delay
    Info (332115):      0.057     -0.207           clock pessimism removed
    Info (332115):      0.057      0.000           clock uncertainty
    Info (332115):      0.161      0.104      uTh  ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0
    Info (332115): 
    Info (332115): Data Arrival Time  :     0.344
    Info (332115): Data Required Time :     0.161
    Info (332115): Slack              :     0.183 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.186
    Info (332115): -to_clock [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.186 
    Info (332115): ===================================================================
    Info (332115): From Node    : input_detect:input_detect|video_active
    Info (332115): To Node      : input_detect:input_detect|video_active
    Info (332115): Launch Clock : pll_inst|altpll_component|auto_generated|pll1|clk[0]
    Info (332115): Latch Clock  : pll_inst|altpll_component|auto_generated|pll1|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.167      0.167  R        clock network delay
    Info (332115):      0.272      0.105     uTco  input_detect:input_detect|video_active
    Info (332115):      0.272      0.000 RR  CELL  input_detect|video_active|q
    Info (332115):      0.272      0.000 RR    IC  input_detect|video_active~1|datac
    Info (332115):      0.443      0.171 RR  CELL  input_detect|video_active~1|combout
    Info (332115):      0.443      0.000 RR    IC  input_detect|video_active|d
    Info (332115):      0.474      0.031 RR  CELL  input_detect:input_detect|video_active
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.421      0.421  R        clock network delay
    Info (332115):      0.204     -0.217           clock pessimism removed
    Info (332115):      0.204      0.000           clock uncertainty
    Info (332115):      0.288      0.084      uTh  input_detect:input_detect|video_active
    Info (332115): 
    Info (332115): Data Arrival Time  :     0.474
    Info (332115): Data Required Time :     0.288
    Info (332115): Slack              :     0.186 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 6.867
    Info (332115): -to_clock [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[1]}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 6.867 
    Info (332115): ===================================================================
    Info (332115): From Node    : genlock:inst4|vblank
    Info (332115): To Node      : genlock:inst4|a_pixel~27_OTERM1
    Info (332115): Launch Clock : pll_inst|altpll_component|auto_generated|pll1|clk[1]
    Info (332115): Latch Clock  : pll_inst|altpll_component|auto_generated|pll1|clk[1]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      1.091      1.091           launch edge time
    Info (332115):      1.509      0.418  R        clock network delay
    Info (332115):      1.614      0.105     uTco  genlock:inst4|vblank
    Info (332115):      1.614      0.000 RR  CELL  inst4|vblank|q
    Info (332115):      1.821      0.207 RR    IC  inst4|hraster~0|datad
    Info (332115):      1.887      0.066 RF  CELL  inst4|hraster~0|combout
    Info (332115):      2.935      1.048 FF    IC  inst4|a_pixel~27_NEW_REG0|clrn
    Info (332115):      3.326      0.391 FR  CELL  genlock:inst4|a_pixel~27_OTERM1
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      9.821      9.821           latch edge time
    Info (332115):      9.998      0.177  R        clock network delay
    Info (332115):     10.206      0.208           clock pessimism removed
    Info (332115):     10.186     -0.020           clock uncertainty
    Info (332115):     10.193      0.007     uTsu  genlock:inst4|a_pixel~27_OTERM1
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.326
    Info (332115): Data Required Time :    10.193
    Info (332115): Slack              :     6.867 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.485
    Info (332115): -to_clock [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[1]}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 0.485 
    Info (332115): ===================================================================
    Info (332115): From Node    : sdram:inst1|rowStoreAck
    Info (332115): To Node      : genlock:inst4|store_req
    Info (332115): Launch Clock : pll_inst|altpll_component|auto_generated|pll1|clk[1]
    Info (332115): Latch Clock  : pll_inst|altpll_component|auto_generated|pll1|clk[1]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      1.091      1.091           launch edge time
    Info (332115):      1.267      0.176  R        clock network delay
    Info (332115):      1.372      0.105     uTco  sdram:inst1|rowStoreAck
    Info (332115):      1.372      0.000 RR  CELL  inst1|rowStoreAck|q
    Info (332115):      1.506      0.134 RR    IC  inst4|store_req|clrn
    Info (332115):      1.872      0.366 RF  CELL  genlock:inst4|store_req
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      1.091      1.091           latch edge time
    Info (332115):      1.521      0.430  R        clock network delay
    Info (332115):      1.303     -0.218           clock pessimism removed
    Info (332115):      1.303      0.000           clock uncertainty
    Info (332115):      1.387      0.084      uTh  genlock:inst4|store_req
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.872
    Info (332115): Data Required Time :     1.387
    Info (332115): Slack              :     0.485 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 4.114
    Info (332113): Targets: [get_clocks {pll_inst|altpll_component|auto_generated|pll1|c...]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 4.114 
    Info (332113): ===================================================================
    Info (332113): Node             : ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): Clock            : pll_inst|altpll_component|auto_generated|pll1|clk[1]
    Info (332113): Type             : Low Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      5.456      5.456           launch edge time
    Info (332113):      5.456      0.000           source latency
    Info (332113):      5.456      0.000           CLOCK_50
    Info (332113):      5.456      0.000 RR    IC  CLOCK_50~input|i
    Info (332113):      5.694      0.238 RR  CELL  CLOCK_50~input|o
    Info (332113):      7.105      1.411 RR    IC  pll_inst|altpll_component|auto_generated|pll1|inclk[0]
    Info (332113):      3.825     -3.280 RR  CELL  pll_inst|altpll_component|auto_generated|pll1|observablevcoout
    Info (332113):      3.825      0.000 RR  CELL  pll_inst|altpll_component|auto_generated|pll1|clk[1]
    Info (332113):      4.958      1.133 FF    IC  pll_inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0]
    Info (332113):      4.958      0.000 FF  CELL  pll_inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk
    Info (332113):      5.591      0.633 FF    IC  ram2|altsyncram_component|auto_generated|ram_block1a0|clk0
    Info (332113):      6.079      0.488 FF  CELL  ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      9.821      9.821           launch edge time
    Info (332113):      9.821      0.000           source latency
    Info (332113):      9.821      0.000           CLOCK_50
    Info (332113):      9.821      0.000 RR    IC  CLOCK_50~input|i
    Info (332113):     10.059      0.238 RR  CELL  CLOCK_50~input|o
    Info (332113):     11.414      1.355 RR    IC  pll_inst|altpll_component|auto_generated|pll1|inclk[0]
    Info (332113):      8.028     -3.386 RR  CELL  pll_inst|altpll_component|auto_generated|pll1|observablevcoout
    Info (332113):      8.028      0.000 RR  CELL  pll_inst|altpll_component|auto_generated|pll1|clk[1]
    Info (332113):      9.120      1.092 RR    IC  pll_inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0]
    Info (332113):      9.120      0.000 RR  CELL  pll_inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk
    Info (332113):      9.717      0.597 RR    IC  ram2|altsyncram_component|auto_generated|ram_block1a0|clk0
    Info (332113):     10.165      0.448 RR  CELL  ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113):     10.423      0.258           clock pessimism removed
    Info (332113): 
    Info (332113): Required Width   :     0.230
    Info (332113): Actual Width     :     4.344
    Info (332113): Slack            :     4.114
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 4.149
    Info (332113): Targets: [get_clocks {pll_inst|altpll_component|auto_generated|pll1|c...]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 4.149 
    Info (332113): ===================================================================
    Info (332113): Node             : input_detect:input_detect|\horizontal:hcount[0]
    Info (332113): Clock            : pll_inst|altpll_component|auto_generated|pll1|clk[0]
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLOCK_50
    Info (332113):      0.000      0.000 RR    IC  CLOCK_50~input|i
    Info (332113):      0.238      0.238 RR  CELL  CLOCK_50~input|o
    Info (332113):      1.649      1.411 RR    IC  pll_inst|altpll_component|auto_generated|pll1|inclk[0]
    Info (332113):     -1.631     -3.280 RR  CELL  pll_inst|altpll_component|auto_generated|pll1|observablevcoout
    Info (332113):     -1.631      0.000 RR  CELL  pll_inst|altpll_component|auto_generated|pll1|clk[0]
    Info (332113):     -0.494      1.137 RR    IC  pll_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0]
    Info (332113):     -0.494      0.000 RR  CELL  pll_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk
    Info (332113):      0.124      0.618 RR    IC  input_detect|\horizontal:hcount[0]|clk
    Info (332113):      0.419      0.295 RR  CELL  input_detect:input_detect|\horizontal:hcount[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      4.365      4.365           launch edge time
    Info (332113):      4.365      0.000           source latency
    Info (332113):      4.365      0.000           CLOCK_50
    Info (332113):      4.365      0.000 RR    IC  CLOCK_50~input|i
    Info (332113):      4.603      0.238 RR  CELL  CLOCK_50~input|o
    Info (332113):      5.958      1.355 RR    IC  pll_inst|altpll_component|auto_generated|pll1|inclk[0]
    Info (332113):      2.572     -3.386 RR  CELL  pll_inst|altpll_component|auto_generated|pll1|observablevcoout
    Info (332113):      2.572      0.000 RR  CELL  pll_inst|altpll_component|auto_generated|pll1|clk[0]
    Info (332113):      3.660      1.088 FF    IC  pll_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0]
    Info (332113):      3.660      0.000 FF  CELL  pll_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk
    Info (332113):      4.263      0.603 FF    IC  input_detect|\horizontal:hcount[0]|clk
    Info (332113):      4.530      0.267 FF  CELL  input_detect:input_detect|\horizontal:hcount[0]
    Info (332113):      4.784      0.254           clock pessimism removed
    Info (332113): 
    Info (332113): Required Width   :     0.216
    Info (332113): Actual Width     :     4.365
    Info (332113): Slack            :     4.149
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 9.587
    Info (332113): Targets: [get_clocks {CLOCK_50}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 9.587 
    Info (332113): ===================================================================
    Info (332113): Node             : pll_svga|altpll_component|auto_generated|pll1|clk[0]
    Info (332113): Clock            : CLOCK_50
    Info (332113): Type             : Low Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     10.000     10.000           launch edge time
    Info (332113):     10.000      0.000           source latency
    Info (332113):     10.000      0.000           CLOCK_50
    Info (332113):     10.000      0.000 FF    IC  CLOCK_50~input|i
    Info (332113):     10.617      0.617 FF  CELL  CLOCK_50~input|o
    Info (332113):     11.731      1.114 FF    IC  pll_svga|altpll_component|auto_generated|pll1|inclk[0]
    Info (332113):      8.494     -3.237 FF  CELL  pll_svga|altpll_component|auto_generated|pll1|observablevcoout
    Info (332113):      8.494      0.000 FF  CELL  pll_svga|altpll_component|auto_generated|pll1|clk[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     20.000     20.000           launch edge time
    Info (332113):     20.000      0.000           source latency
    Info (332113):     20.000      0.000           CLOCK_50
    Info (332113):     20.000      0.000 RR    IC  CLOCK_50~input|i
    Info (332113):     20.238      0.238 RR  CELL  CLOCK_50~input|o
    Info (332113):     21.317      1.079 RR    IC  pll_svga|altpll_component|auto_generated|pll1|inclk[0]
    Info (332113):     17.931     -3.386 RR  CELL  pll_svga|altpll_component|auto_generated|pll1|observablevcoout
    Info (332113):     17.931      0.000 RR  CELL  pll_svga|altpll_component|auto_generated|pll1|clk[0]
    Info (332113):     18.081      0.150           clock pessimism removed
    Info (332113): 
    Info (332113): Required Width   :     0.000
    Info (332113): Actual Width     :     9.587
    Info (332113): Slack            :     9.587
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 12.255
    Info (332113): Targets: [get_clocks {pll_svga|altpll_component|auto_generated|pll1|c...]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 12.255 
    Info (332113): ===================================================================
    Info (332113): Node             : ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[0]
    Info (332113): Clock            : pll_svga|altpll_component|auto_generated|pll1|clk[0]
    Info (332113): Type             : Low Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     12.500     12.500           launch edge time
    Info (332113):     12.500      0.000           source latency
    Info (332113):     12.500      0.000           CLOCK_50
    Info (332113):     12.500      0.000 RR    IC  CLOCK_50~input|i
    Info (332113):     12.738      0.238 RR  CELL  CLOCK_50~input|o
    Info (332113):     13.862      1.124 RR    IC  pll_svga|altpll_component|auto_generated|pll1|inclk[0]
    Info (332113):     10.582     -3.280 RR  CELL  pll_svga|altpll_component|auto_generated|pll1|observablevcoout
    Info (332113):     10.582      0.000 RR  CELL  pll_svga|altpll_component|auto_generated|pll1|clk[0]
    Info (332113):     11.718      1.136 FF    IC  pll_svga|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0]
    Info (332113):     11.718      0.000 FF  CELL  pll_svga|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk
    Info (332113):     12.331      0.613 FF    IC  ram2|altsyncram_component|auto_generated|ram_block1a0|clk1
    Info (332113):     12.778      0.447 FF  CELL  ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     25.000     25.000           launch edge time
    Info (332113):     25.000      0.000           source latency
    Info (332113):     25.000      0.000           CLOCK_50
    Info (332113):     25.000      0.000 RR    IC  CLOCK_50~input|i
    Info (332113):     25.238      0.238 RR  CELL  CLOCK_50~input|o
    Info (332113):     26.317      1.079 RR    IC  pll_svga|altpll_component|auto_generated|pll1|inclk[0]
    Info (332113):     22.931     -3.386 RR  CELL  pll_svga|altpll_component|auto_generated|pll1|observablevcoout
    Info (332113):     22.931      0.000 RR  CELL  pll_svga|altpll_component|auto_generated|pll1|clk[0]
    Info (332113):     24.026      1.095 RR    IC  pll_svga|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0]
    Info (332113):     24.026      0.000 RR  CELL  pll_svga|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk
    Info (332113):     24.606      0.580 RR    IC  ram2|altsyncram_component|auto_generated|ram_block1a0|clk1
    Info (332113):     25.022      0.416 RR  CELL  ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|q_b[0]
    Info (332113):     25.263      0.241           clock pessimism removed
    Info (332113): 
    Info (332113): Required Width   :     0.230
    Info (332113): Actual Width     :    12.485
    Info (332113): Slack            :    12.255
    Info (332113): ===================================================================
    Info (332113): 
Info (332101): Design is fully constrained for setup requirements
Info (332101): Design is fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 728 megabytes
    Info: Processing ended: Sun Nov 01 23:56:26 2015
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


