{"applicate_number": "1020110081026", "title": "ＤＣ­ＤＣ 컨버터를 제한하는 전류를 위한 시스템 및 방법{SYSTEM AND METHOD FOR CURRENT LIMITING A DC-DC CONVERTER}", "abs_cont": "DC-DC 전압 컨버터는 출력 전압을 제공하도록 한쌍의 스위칭 트랜지스터들을 가지고 제어 신호들에 응답해서 동작의 부스트 모드에서 교대로 스위칭된다. 인덕터는 한쌍의 스위칭 트랜지스터에 연결되고 그것을 통해 흐르는 인덕터 전류를 가진다. 전류 센서는 입력 전류를 모니터링하고 그것에 응답해서 전류 감지 신호를 발생시킨다. 제어 회로는 전류 감지 신호, 출력 전압 및 전류 제한 신호에 응답해서 제 2 한쌍의 스위칭 트랜지스터들로 제어 신호들을 발생시키고, 전류 제한 신호가 전류 제한을 초과하는 인덕터 전류를 나타낼 때 제어 신호들이 인덕터 전류를 감소하도록 한쌍의 스위칭 트랜지스터들을 구성한다.", "claims": ["1. 전류-제한 문턱값 보다 적어지는 인덕터를 통한 전류의 크기 및 보상 신호의 크기 보다 적어지는 밸리 전류값 둘다에 응답하여 제어 신호를 발생시키도록 구성된 제어 회로; 및 상기 인덕터를 통한 상기 전류의 크기가 상기 제어 신호에 대한 응답을 증가시키도록 하는 구동 회로;를 포함하는 것을 특징으로 하는 전원 공급 제어기. ", "2. 제 1 항에 있어서, 상기 제어 회로는 상기 전류-제한 문턱값 보다 적어지는 상기 전류의 크기 및 상기 보상 신호의 크기 보다 적어지는 상기 밸리 전류값 둘다에 응답하여 제 1 논리값을 갖고, 그리고 주기적으로 제 2 논리값을 갖는 제어 신호를 생성하도록 구성되고, 그리고상기 구동 회로는 상기 인덕터를 통한 상기 전류의 크기를 상기 제 1 논리값을 갖는 상기 제어 신호에 응답하여 증가시키고, 상기 제 2 논리값을 갖는 상기 제어 신호에 응답하여 감소시키도록 구성된 것을 특징으로 하는 전원 공급 제어기. ", "3. 제 1 항에 있어서,상기 밸리 전류값이 램프 신호와 관련되어 있는 것을 특징으로 하는 전원 공급 제어기. ", "4. 제 1 항에 있어서,상기 밸리 전류값이 오프셋 신호와 관련되어 있는 것을 특징으로 하는 전원 공급 제어기.", "5. 제 1 항에 있어서,상기 밸리 전류값이 상기 전류의 크기, 램프 신호의 크기, 및 오프셋 신호의 크기의 조합과 관련되어 있는 것을 특징으로 하는 전원 공급 제어기. ", "6. 제 1 항에 있어서,상기 밸리 전류값이 상기 전류의 크기와 관련된 감지 신호, 램프 신호, 및 오프셋 신호의 조합과 관련되는 것을 특징으로 하는 전원 공급 제어기. ", "7. 제 1 항에 있어서,상기 제어 회로는: 리셋 노드와 출력 노드를 갖는 셋-리셋 플립 플롭이 상기 제어 신호를 발생하도록 구성되고; 상기 전류의 크기와 관련된 감지 신호를 받도록 구성된 제 1 입력 노드, 상기 전류-제한 문턱값과 관련된 기준 신호를 받도록 구성된 제 2 입력 노드, 및 출력 노드를 갖는 비교기; 및상기 비교기의 상기 출력 노드와 연결된 제 1 입력 노드, 상기 밸리 전류값과 관련된 신호를 받도록 구성된 제 2 입력 노드, 그리고 상기 플립 플롭의 리셋 노드와 연결된 출력 노드를 갖는 NOR 게이트;를 포함하는 것을 특징으로 하는 전원 공급 제어기. ", "8. 제 1 항에 있어서,상기 제어 회로는: 전원 공급 출력 신호의 크기 및 기준 신호의 크기 사이의 차이에 응답하는 상기 보상 신호를 발생시키도록 구성된 에러 증폭기; 오프셋 신호, 슬로프 보상 신호, 및 상기 전류의 크기와 관련된 감지 신호에 응답하여 상기 밸리 전류값을 발생시키도록 구성된 합계 회로; 및 상기 보상 신호를 받도록 구성된 제 1 입력 노드, 램프 신호를 받도록 구성된 제 2 입력 노드, 그리고 상기 밸리 전류값이 상기 보상 신호의 크기 보다 적다는 것을 나타내는 신호를 발생시키도록 비교기가 구성된 출력 노드;를 포함하는 것을 특징으로 하는 전원 공급 제어기. ", "9. 제 1 항에 있어서,상기 제어 회로는: 리셋 노드와 출력 노드를 갖는 셋-리셋 플립 플롭이 상기 제어 신호를 발생하도록 구성되고; 상기 전류의 크기와 관련된 감지 신호를 받도록 구성된 제 1 입력 노드, 상기 전류-제한 문턱값과 관련된 기준 신호를 받도록 구성된 제 2 노드, 및 출력 노드를 갖는 제 1 비교기; 상기 제 1 비교기의 상기 출력 노드와 연결된 제 1 입력 노드, 제 2 입력 노드, 및 상기 플립 플롭의 상기 리셋 노드와 연결된 출력 노드를 갖는 NOR 게이트; 전원 공급 출력 신호와 관련된 신호의 크기 및 기준 신호의 크기 사이의 차이에 응답하여 상기 보상 신호를 발생시키도록 구성된 에러 증폭기; 오프셋 신호, 슬로프 보상 신호, 그리고 상기 감지 신호에 응답하여 상기 밸리 전류값을 발생시키도록 구성된 합계 회로; 및 상기 보상 신호를 받도록 구성된 제 1 입력 노드, 상기 밸리 전류값을 받도록 구성된 제 2 입력 노드, 및 상기 NOR 게이트의 상기 제 2 입력 노드와 연결된 출력 노드를 갖는 제 2 비교기;를 포함하는 것을 특징으로 하는 전원 공급 제어기. ", "10. 제 1 항에 있어서,상기 구동 회로는, 상기 제어 신호에 대한 응답으로, 상기 인덕터를 통한 상기 전류의 크기를 증가시키도록 구성된 트랜지스터에 대한 구동 신호를 생성하도록 구성되는 것을 특징으로 하는 전원 공급 제어기. ", "11. 제 1 항에 있어서,상기 구동 회로는, 상기 제어 신호에 응답하여,상기 인덕터를 통과하는 상기 전류의 크기를 증가시키도록 구성된 제 1 트랜지스터에 대한 제 1 구동신호; 및 상기 인덕터를 전원 공급 부하에 연결하도록 구성된 제 2 트랜지스터에 대한 제 2 구동 신호;를 발생시키도록 구성되는 것을 특징으로 하는 전원 공급 제어기. ", "12. 입력 신호를 받도록 구성된 입력 노드; 조절된 출력 신호를 전달하도록 구성된 출력 노드;  크기를 갖는 전류를 전달하도록 구성된 인덕터; 상기 인덕터와 연결된 스위칭 회로; 및 전원 공급 제어기를 포함하고, 상기 전원 공급 제어기는,\t전류-제한 문턱값 보다 적어지는 전류의 크기 및 보상 신호의 크기 보다 적어지는 밸리 전류값 둘다에 응답하여 제어 신호를 발생시키도록 구성된 제어 회로; 및 \t상기 제어 신호에 대한 응답으로 상기 스위칭 회로를 구동함으로서 상기 전류의 크기가 증가하도록 구성된 구동 회로;를 포함하는 것을 특징으로 하는 전원 공급기.  ", "13. 제 12 항에 있어서, 상기 입력 신호는 입력 전압을 포함하고; 그리고상기 조절된 출력 신호는 조절된 출력 전압을 포함하는 것을 특징으로 하는 전원 공급기. ", "14. 제 12 항에 있어서, 기준 노드를 더 포함하고;상기 인덕터는 상기 출력 노드와 연결된 제 1 노드를 갖고 그리고 제 2 노드를 가지며; 그리고상기 스위칭 회로는 상기 인덕터의 제 2 노드를 상기 기준 노드로 선택적으로 연결하기 위해 구성된 스위치를 포함하는 것을 특징으로 하는 전원 공급기. ", "15. 제 12 항에 있어서, 상기 제어 회로는 상기 전류-제한 문턱값 보다 적어지는 상기 전류의 크기 및 상기 보상 신호의 크기 보다 적어지는 상기 밸리 전류값 둘다에 응답하여 제 1 논리값을 갖고, 그리고 주기적으로 제 2 논리값을 갖는 제어 신호를 생성하도록 구성되고, 그리고상기 구동 회로는 상기 제 1 논리값을 갖는 상기 제어 신호에 응답하여 상기 전류의 크기를 증가시키고, 그리고 상기 제 2 논리값을 갖는 상기 제어 신호에 응답하여 상기 전류의 크기를 감소시키기 위해 상기 스위칭 회로를 구동하도록 구성되는 것을 특징으로 하는 전원 공급기.", "16. 입력 신호를 받도록 구성된 입력 노드,조절된 출력 신호를 전달하도록 구성된 출력 노드, 크기를 갖는 전류를 전달하도록 구성된 인덕터, 상기 인덕터와 연결된 스위칭 회로, 및 전원 공급 제어기를 포함하는 전원 공급기; 및상기 출력 노드에 연결되는 부하;를 포함하고,상기 전원 공급 제어기는,전류-제한 문턱값 보다 적어지는 전류의 크기 및 보상 신호의 크기 보다 적어지는 밸리 전류값 둘다에 응답하여 제어 신호를 발생시키도록 구성된 제어 회로; 및 상기 제어 신호에 대한 응답으로 상기 스위칭 회로를 구동함으로서 상기 전류의 크기가 증가하도록 구성된 구동 회로;를 포함하는 것을 특징으로 하는 시스템. ", "17. 인덕터를 통한 전류의 크기가 전류-제한 문턱값 보다 작은지 여부 및 밸리 전류값이 보상 신호의 크기 보다 작은지 여부를 결정하는 단계; 및상기 전류의 크기가 상기 전류-제한 문턱값 보다 작은지 여부 및 상기 밸리 전류값이 상기 보상 신호의 크기 보다 작은지 여부 둘다를 결정하는 단계에 응답하여 상기 인덕터를 통한 상기 전류의 크기를 증가시키도록 하는 단계;를 포함하는 것을 특징으로 하는 방법.", "18. 제 17 항에 있어서,주기적으로 상기 전류의 크기가 증가하는 것을 막는 단계;를 더 포함하는 것을 특징으로 하는 방법. ", "19. 제 17 항에 있어서,상기 밸리 전류값을 램프 신호와 관련시키는 단계;를 더 포함하는 것을 특징으로 하는 방법.  ", "20. 제 17 항에 있어서,상기 밸리 전류값을 오프셋 신호와 관련시키는 단계;를 더 포함하는 것을 특징으로 하는 방법. ", "21. 제 17 항에 있어서,상기 밸리 전류값을 상기 전류의 크기, 램프 신호의 크기, 및 오프셋 신호의 크기의 조합에 관련시키는 단계;를 더 포함하는 것을 특징으로 하는 방법. ", "22. 제 17 항에 있어서,상기 밸리 전류값을 상기 전류의 크기와 관련된 감지 신호, 램프 신호, 및 오프셋 신호의 조합에 관련시키는 단계;를 더 포함하는 것을 특징으로 하는 방법.", "23. 제 17 항에 있어서,상기 전류에 응답하여 조절된 출력 신호를 발생시키는 단계;를 더 포함하는 것을 특징으로 하는 방법. ", "24. 제 17 항에 있어서,상기 전류에 응답하여 조절된 출력 전압을 발생시키는 단계;를 더 포함하는 것을 특징으로 하는 방법. ", "25. 제 17 항에 있어서, 상기 결정하는 단계는,전원 공급 출력 신호와 관련된 신호의 크기 및 제 1 기준 신호의 크기 사이의 차이에 응답하는 상기 보상 신호를 발생시키는 단계; 및상기 전류의 크기와 관련된 램프 신호의 크기 보다 더 큰 상기 보상 신호의 크기, 및 상기 전류의 크기와 관련된 감지 신호의 크기 보다 더 큰 상기 전류-제한 문턱값과 관련된 제 2 기준 신호의 크기에 응답하여, 상기 전류의 크기가 상기 전류-제한 문턱값 보다 작은지 여부 및 상기 밸리 전류값이 상기 보상 신호의 크기 보다 작은지 여부를 결정하는 단계;를 포함하는 것을 특징으로 하는 방법."], "technical_field": "본 출원은 SYSTEM AND METHOD FOR CURRENT LIMITING A DC-DC CONVERTER로 명명된, 2011년 03월 21일 출원된, 미국 특허 출원 제 13/052,820호로부터 우선권을 청구하고, 2010년 08월 24일 출원된, SYSTEM AND METHOD FOR CONTROLLING BUCK-BOOST CONVERTER WITH CURRENT LIMIT SIGNAL로 명명된, 가출원 제 61/376,536호로부터 우선권을 청구하고, 그것의 명세서들이 참조에 의해 여기서 병합된다.본 발명은 벅 부스트 컨버터들에 관한 것이고, 더욱 특히, 컨버터의 스위칭 주파수에 대한 변경들을 제한하기 위해 그리고 컨버터 내의 인덕터 전류 리플을 제한하기 위해 제어 스킴을 포함하는 벅 부스트 컨버터들에 관한 것이다.", "background_art": "DC-DC 벅 부스트 컨버터들은 동작들을 가능하게하고 입력 전압은 출력 전압 보다 더 크거나 또는 입력 전압이 입력 전압보다 더 적을 수 있다. 동작의 부스트 모드에서, 입력 전압은 조절된 출력 전압 레벨보다 더 낮은 레벨에 있다. 동작의 벅 모드에서, 입력 전압은 조절된 출력 전압보다 더 높은 레벨에 있다. DC-DC 벅 부스트 컨버터들의 현재 구성들 내에서 컨버터가 DC-DC 컨버터의 인덕터를 통해 피크 전류에 의해 제한될 때, 컨버터 파워 스위치들 내에 빠른 스위칭 주파수들 또는 인덕터 전류 내에 큰 인덕터 전류 리플들이 경험될 수 있다. 스위칭 주파수를 변경하지 않거나 또는 인덕터 전류 리플 조건을 제공하지 않는 DC-DC 컨버터 내에 피크 전류의 제한을 가능하게하는 제어 스킴이 매우 소망될 수 있다.", "problem": "본 발명은 스위칭 주파수를 변경하지 않거나 또는 인덕터 전류 리플 조건을 제공하지 않는 DC-DC 컨버터 내에 피크 전류의 제한을 가능하게 하는 제어 스킴을 제공하는데 그 목적이 있다.", "solution": "본 발명은, 여기서 개시되고 설명된 바와 같이, 그것의 일 측면에서, DC-DC 전압 컨버터를 포함한다. 컨버터는 출력 전압을 제공하는 한쌍의 스위칭 트랜지스터들을 포함한다. 스위칭 트랜지스터들은 제어 신호들에 응답해서 동작의 부스트 모드에서 결국 스위칭한다. 인덕터는 한쌍의 스위칭 트랜지스터들과 직렬로 연결되고 그것을 통해 흐르는 인덕터 전류를 가진다. 전류 센서는 입력 전류를 모니터링하도록 연결된다. 제어 회로는 전류 감지 신호, 출력 전압 및 전류 제한 신호에 응답해서 한쌍의 스위칭 트랜지스터들로 제어 신호들을 발생시킨다. 전류 제한 신호가 전류 제한을 초과하는 인덕터 전류를 나타낼 때, 제어 신호들은 인덕터 전류를 감소시키기 위해 한쌍의 스위칭 트랜지스터들을 구성한다.", "effects": "본 발명의 실행은 제한 값에 가까운 전류 레벨들을 전달하고, 전류 제한(히스테리시스(hysteretic) 엔트리 및 이그지트(exit) 레벨들)이 존재하는 어떠한 어려움(difficulty) 및 어떠한 듀티 사이클 디스터번스(disturbance)도 없다는 점에서 중요한 이점들을 제공한다.", "description": "도면들에 관해 이제 언급할 때, 동일한 참조 번호들은 전체에 걸쳐 동일한 요소들을 나타내도록 여기서 사용되고, 전류 제한 신호로 벅-부스트 컨버터를 제어하기 위한 시스템 및 방법의 다양한 관점들 및 실시예들이 도시되고 설명되며, 그리고 다른 가능한 실시예들이 설명된다. 도면들은 반드시 축적에 따라 그려지지 않고, 일부 예들에서 도면들은 오직 도해의 목적을 위해 곳곳에서 확대되거나 및/또는 간소화되었다. 해당기술 분야의 통상의 기술자는 가능한 실시예들의 다음의 예들에 기반한 많은 가능한 응용들 및 변형들을 이해할 것이다.DC-DC 컨버터들은 상황들에서 전압 레귤레이터의 동작을 가능하게 할 수 있고 입력 전압은 출력 전압보다 더 클 수 있고 또는 출력 전압이 입력 전압보다 더 크거나, 또는 그 둘 모두이다. 동작의 부스트 모드에서, 입력 전압은 조절된 출력 전압 레벨보다 더 낮은 레벨에 있다. 동작의 벅 모드에서, 입력 전압은 조절된 출력 전압 레벨보다 더 높은 전압 레벨에 있다. DC-DC 컨버터들에 대한 현재 구성들 내에서 컨버터가 DC-DC 컨버터의 인덕터를 통해 피크 전류를 제한할 때, 컨버터 파워 스위치들 내에 빠른 스위칭 주파수들 또는 인덕터 전류 내에 큰 인덕터 전류 리플들이 발생될 수 있다. 스위칭 주파수를 변경하지 않고 일정한(constant) 인덕터 전류 리플 조건을 제공하는, DC-DC 컨버터 내에 피크 전류의 제한을 가능하게 하는 제어 스킴이 매우 소망될 수 있다.도면들, 및 더 상세하게 도 1에 관해 이제 언급할 때, 도시된 동작의 벅 모드에서 동작하는 DC-DC 컨버터의 도식화된 다이어그램이 있다. 벅-부스트 컨버터가 도시되는 반면에, DC/DC 컨버터들의 다른 유형들이 사용될 수 있다. 입력 전압 VIN이 제 1 스위칭 트랜지스터(103)의 소스로 입력 전압 노드(102)에서 인가된다. 스위칭 트랜지스터(103)의 소스/드레인 경로가 입력 전압 노드(102)와 노드(104) 사이에 연결된다. 제 2 스위칭 트랜지스터(105)는 노드(104)와 그라운드 사이에 연결된 그것의 드레인/소스 경로를 가진다. 스위칭 트랜지스터(103)의 게이트는 제어 회로(107)로부터 HD_BUCK PWM 제어 신호를 수신하도록 연결된다. 트랜지스터(105)의 게이트는 제어 회로(107)로부터 LD_BUCK 제어 신호를 수신하도록 연결된다. 인덕터(106)는 노드(104)와 노드(108) 사이에 연결된다. 스위칭 트랜지스터(109)는 출력 전압 노드(110)와 노드(108) 사이에 연결된 그것의 소스/드레인 경로를 가진다. 스위칭 트랜지스터(111)는 노드(108)와 그라운드 사이에 연결된 그것의 드레인/소스 경로를 가진다. 벅-부스트 컨버터가 동작의 벅 모드에 있을 때, 스위칭 트랜지스터들(109, 111)의 각각의 게이트들은 그라운드에 연결된다. 출력 커패시터(112)는 노드(110)와 그라운드 사이에 연결되고 저항(114)은 노드(110)와 그라운드 사이의 커패시터(112)와 병렬로 연결된다.전류 센서(116)는 입력 전압 노드(102)에서 입력 전류를 모니터링하고 그것에 응답해서 전압 신호 ISNS를 발생시킨다. 입력 전류 감지 전압 ISNS는 합계 회로(118) 내에 슬로프 보상 신호(120) 및 벅 모드 오프셋 신호(122)와 조합된다. 슬로프 보상 신호(120)는 저조파 발진(oscillation)들을 제거하기 위해 사용된다. 벅 모드 오프셋 신호(122)는 미리설정된 값으로부터 판단된다. 합계 회로(118)는 슬로프 보상 신호(120) 및 벅 모드 오프셋 신호(122)와 감지된 전류 신호 ISNS를 조합한다. 이 조합의 결과는 PWM 비교기(124)의 비반전 입력에 제공되는 제어 신호 VSUM을 제공한다. PWM 비교기(124)의 반전 입력은 GM 증폭기(126)로부터 전압 에러 신호 VCOMP를 수신하도록 연결된다. GM 증폭기(126)는 출력 전압 노드(110)로부터 제공되는 출력 전압 VOUT를 모니터링하는 반전 입력에서 저항 디바이더 네트워크(128)에 연결된다. 저항 디바이더(128)는 출력 전압 노드(110)와 노드(131) 사이에 연결된 제 1 저항(129)을 포함한다. 저항(133)은 노드(131)와 그라운드 사이에 연결된다. GM 증폭기(126)의 비반전 입력은 저항 디바이더(128)로부터 모니터링된 출력 전압이 비교되는 기준 전압 VREF를 수신하도록 연결된다. GM 증폭기(126)의 출력은 GM 증폭기(126)의 출력과 그라운드 사이에 연결된 커패시터(135) 및 저항(137)의 직렬 연결로 구성되는 보상 회로에 연결된다.PWM 비교기(124)의 출력은 OR 게이트(130)의 제 1 입력에 VCOMPOUT 신호를 제공한다. OR 게이트(130)의 다른 입력이 전류 제한 비교기로부터 전류 제한 신호를 수신하도록 연결된다. OR 게이트(130)의 출력이 SR 래치(132)의 R 입력에 제공된다. SR 래치(132)의 S 입력이 클록 신호(CLK)에 연결된다. SR 래치의 출력 Q가 벅 모드 제어 로직 및 드라이버(134)에 제공되는 PWM_BUCK 신호를 포함한다. 벅 모드 제어 로직 및 드라이버들(134)은 스위칭 트랜지스터(103, 105)들의 게이트들에 제공되고 동작의 벅 모드 동안 그것들의 스위칭을 제어하는 HD_BUCK 및 LD_BUCK 신호들을 발생시킨다. 동작의 벅 모드에서 동작할 때, 벅-부스트 컨버터는 피크 전류 제어 스킴을 사용한다. 도 2에 대해 이제 언급할 때, 도시화된 동작의 벅 모드에서 벅-부스트 컨버터의 동작과 연관된 다양한 파형들이 있다. 피크 전류 모드 제어 스킴 내에, 시간 T1에서 전류 제한 신호(202)의 상승 에지는 스위칭 트랜지스터(103)의 \"온(on)\" 타임 및 스위칭 트랜지스터(105)의 \"오프(off)\" 타임 동안 발생한다. 시간 T1에서 전류 제한 신호 펄스에 응답해서, 스위칭 트랜지스터(103)는 턴 \"오프\" 되고(turned \"off\") 로우 사이드 스위칭 트랜지스터(105)는 턴 \"온\" 된다(turned \"on\"). 따라서, 시간 T1에서, 인덕터 전류 IL(204)은 시간 T1에 이전에 양의 슬로프로부터 시간 T1 이후에 음의 슬로프까지 변화하고, 인덕터 전류는 시간 T1에서 시간 T3까지 감소하기 시작한다. 전류 제한 신호(202)는 전류 제한 이벤트(event) 동안 SR 래치(132)의 입력에 인가되는 PWM 비교기 출력 VOUT를 대체한다. 이는 PWM 파형(206)이 시간 T1에서 논리적으로 \"로우\" 레벨로 가도록 야기한다. 전류 제한(202)은 과거(past) 시간 T1을 증가시키는 것으로부터 인덕터 전류를 제한하고 벅-부스트 컨버터를 방어하기 위해 스위칭 트랜지스터(103) \"온\" 타임을 모듈레이팅한다. 시간 T3에서 다음 클록 신호의 수신 시에, 트랜지스터(103)가 턴 \"온\" 되고 트랜지스터(105)가 턴 \"오프\" 되도록 야기하면서 PWM 파형은 시간 T3에서 논리적으로 \"하이\" 레벨로 간다. 이것은 인덕터 전류(204)가 시간 T3에서 증가하는 것을 시작하도록 야기한다. 부가적으로, 에러 증폭기 출력(208)의 출력은 증가된 인덕터 전류에 의해 야기된 출력 전압 VOUT에서의 증가에 응답해서 증가하기 시작할 것이다. PWM 비교기 출력 펄스는 이 조건에서 아무런 효과도 갖지 않는다. 그것은 전류 제한 신호에 의해 대체된다. 다음 전류 제한 펄스가 시간 T4에서 수신될 때, 인덕터 전류(204) 및 에러 증폭기 출력(208)은 시간 T4까지 증가하기를 계속한다. 프로세스는 그때 그 자체로 반복할 것이다. 이것은 전류 제어를 위한 일반적인 제어 스킴이고 주파수 또는 인덕터 전류 리플 변경들을 야기하지 않을 것이다.도 3a에 관해 이제 언급할 때, 도시된 밸리 전류 모드 제어를 사용하여 동작의 부스트 모드에서 벅-부스트 컨버터의 도식화된 다이어그램이 있다. 입력 전압 VIN은 제 1 스위칭 트랜지스터(103)의 소스로 입력 전압 노드(102)에서 인가된다. 스위칭 트랜지스터(103)의 소스/드레인 경로는 입력 전압 노드(102)와 노드(104) 사이에 연결된다. 제 2 스위칭 트랜지스터(105)는 노드(104)와 그라운드 사이에 연결된 그것의 드레인/소스 경로를 가진다. 스위칭 트랜지스터(103)의 게이트가 제어 회로(107)로부터 HD_BOOST PWM 제어 신호를 수신하도록 연결된다. 트랜지스터(105)의 게이트가 제어 회로(107)로부터 LD_BOOST 제어 신호를 수신하도록 연결된다. 인덕터(106)가 노드(104)와 노드(108) 사이에 연결된다. 스위칭 트랜지스터(109)는 출력 전압 노드(110)와 노드(108) 사이에 그것의 소스/드레인 경로를 가진다. 스위칭 트랜지스터(111)는 노드(108)와 그라운드 사이에 연결되는 그것의 드레인/소스 경로를 가진다. 벅-부스트 컨버터가 동작의 벅 모드에 있을 때, 스위칭 트랜지스터(109, 111)들의 각각의 게이트들은 그라운드에 연결된다. 출력 커패시터(112)는 노드(110)와 그라운드 사이에 연결되고, 저항(114)은 노드(110)와 그라운드 사이에 커패시터(112)와 병렬로 연결된다. 전류 센서(116)는 입력 전압 노드(102)에서 입력 전류를 모니터링하고 그것에 응답해서 전압 신호 ISNS를 발생시킨다. 입력 전류 감지 전압 ISNS는 합계 회로(118) 내에 슬로프 보상 신호(120) 및 벅 모드 오프셋 신호(122)와 조합된다. 슬로프 보상 신호(120)는 저조파 발진을 제거하기 위해 사용된다. 벅 모드 오프셋 신호(122)는 미리설정된 값으로부터 판단된다. 합계 회로(118)는 슬로프 보상 신호(120) 및 벅 모드 오프셋 신호(122)와 감지된 전류 신호 ISNS를 조합한다. 이 조합의 결과는 PWM 비교기(124)의 비반전 입력에 제공되는 제어 신호 VSUM를 제공한다. PWM 비교기(124)의 반전 입력은 GM 증폭기(126)로부터 전압 에러 신호 VCOMP를 수신하도록 연결된다. GM 증폭기(126)는 출력 전압 노드(110)로부터 제공되는 출력 전압 VOUT를 모니터링하는 반전 입력에서 저항 디바이더 네트워크(128)에 연결된다. 저항 디바이더(128)는 출력 전압 노드(110)와 노드(131) 사이에 연결된 제 1 저항(129)을 포함한다. 저항(133)은 노드(131)와 그라운드 사이에 연결된다. GM 증폭기(126)의 비반전 입력은 저항 디바이더(128)로부터 모니터링된 출력 전압이 비교되는 기준 전압 VREF를 수신하도록 연결된다. GM 증폭기(126)의 출력은 GM 증폭기(126)의 출력과 그라운드 사이에 연결되는 커패시터(135)와 저항(137)의 직렬 연결로 구성되는 보상 회로에 연결된다.PWM 비교기(124)의 출력은 인버터(306)의 입력에 VCOMPOUT 신호를 제공한다. 인버터(306)의 출력은 SR 래치(132)의 R 입력에 제공된다. SR 래치(132)의 S 입력은 OR 게이트(308)의 출력에 연결된다. SR 래치(132)의 출력 Q는 부스트 모드 제어 로직 및 드라이버(302)에 제공되는 PWM_BOOST 신호를 포함한다. 부스트 모드 제어 로직 및 드라이버들(302)은 스위칭 트랜지스터(109, 111)들의 게이트들에 제공되는 HD_BOOST 및 LD_BOOST 신호들을 발생시키고 동작의 부스트 모드 동안 스위칭을 제어한다. 부스트 모드 제어기(302)는 SR 래치(132)로부터 수신된 PWM_BOOST 신호에 응답해서 스위칭 트랜지스터(109, 111)들 각각에 HD_BOOST 및 LD_BOOST 제어 신호들을 제공한다. SR 래치(132)의 R 입력은 PWM 비교기(124)의 출력으로부터 VCOMPOUT 신호를 반전하는 인버터(306)의 출력에 연결된다. SR 래치(308)의 S 입력은 OR 게이트(308)의 출력에 연결된다. OR 게이트(308)의 제 1 입력은 클록 신호(CLK)에 연결되고 반면에 OR 게이트(308)의 제 2 입력은 전류 제한 신호를 수신하도록 연결된다. OR 게이트(308)의 입력에 제공되는 전류 제한 신호는 두개의 방법들 중 하나로 제공될 수 있다. 제 1 실시예에서, (310)에서 일반적으로 나타난 바와 같은 전류 제한 신호는 OR 게이트(308)의 입력에 직접적으로 제공된다. 제 2 실시예에서, OR 게이트(308)의 입력은 SR 래치(314)의 Q 출력에 연결된다. SR 래치(314)의 S 입력은 전류 제한 신호를 수신하도록 연결되고 반면에 SR 래치(314)의 R 입력은 클록 신호(CLK)를 수신하도록 연결된다.전류 제한을 사용하여 동작의 부스트 모드에 있을 때, 스위칭 트랜지스터(103, 105)들은 이들 트랜지스터들이 턴 오프되는 그라운드에 연결되는 그것들의 게이트들을 가진다. 스위칭 트랜지스터(109, 111)들의 게이트들은 이들 트랜지스터들 \"온\" 및 \"오프\"를 교대로 스위칭하기 위해 부스트 모드 제어 로직 및 드라이버들(302)의 출력으로부터 HD_BOOST 및 LD_BOOST 제어 신호들을 수신하도록 연결된다. 도 3에서 도시된 구성은 밸리 전류 모드 제어 스킴을 포함한다. 전류 제한 상승 에지가 인덕터 전류 상승 기간 동안 그리고 밸리 모드 전류 제어를 제공하기 위해 발생하기 때문에 밸리 전류 제어 스킴은 전류 제한 이벤트 동안 난점들을 부가하고, PWM 비교기의 출력은 오직 인덕터 전류가 강하하는 동안 효과를 가진다.도 3b에 대해 이제 언급할 때, 도시된 밸리 전류 모드 제어를 사용하여 동작의 부스트 모드에서 DC-DC 컨버터의 도식화된 다이어그램이 있다. 도 3b의 회로의 구성은 다음의 예외들을 갖는 도 3a에서 설명된 회로의 것과 유사하다. PWM 비교기(124)의 비반전 입력에 VSUM 신호를 제공하기보다, 밸리 전류 감지 신호(360)를 포함하는 신호 VRAMP가 PWM 비교기(124)에 인가된다. 전류 제한 신호가 센서(102)로부터 비교기(362)의 반전 입력에 인가되는 ILIM 기준 신호 및 비반전 입력에 제공되는 ISNS 신호의 수신에 응답해서 발생되는 비교기(362)의 출력으로부터 제공된다. ILIM 기준은 내부 전압 기준 매크로(macro)로부터이다.부가적으로, 도 3b의 회로 구성 내에, 트랜지스터(103, 105)들은 존재하지 않는다. 입력 전압 VIN은 ISNS 전류 센서(116)를 통해 노드(102)에서 인가된다. 인덕터(106) 및 ISNS 센서(116)는 노드(104)에 둘 모두 직접적으로 연결된다. 인덕터(106)의 반대 측면은 트랜지스터(109, 111)들 사이의 노드(108)에 연결된다.도 4에 대해 이제 또 언급할 때, 도시된 동작의 부스트 모드에서 도 3a 및 3b의 DC-DC 컨버터들의 동작과 연관된 다양한 파형들이 있다. 사이클이 시간 T1에서 \"하이\"로 가는 클록 신호(402)에 응답해서 시작된다. 시간 T1에서 클록 신호의 상승 에지에 응답해서, 스위칭 트랜지스터(111)는 턴 \"오프\" 되고 스위칭 트랜지스터(109)는 턴 \"온\" 된다. 이것은 인덕터 전류(404)가 시간 T1에서 시간 T2까지 감소하는 것을 시작하도록 야기한다. 인덕터 전류(404)가 시간 T1에서 시간 T2까지 감소함에 따라, 전류 감지 출력(406) 역시 시간 T1에서 시간 T2까지 감소한다. 전류 감지 출력(406)이 시간 T2에서 에러 증폭기 출력(408)과 동일한 값에 도달할 때, SR 래치(132)는 \"로우\"로 가는 PWM 비교기 출력(410)에 응답해서 설정된다. SR 래치(132)가 재설정될 때 이것은 SR 래치(132)의 출력으로부터 제공되는 PWM 파형이 시간 T2에서 \"하이\"로 가도록 야기하고, 인덕터 전류(404)는 시간 T2에서 시간 T3로 증가하는 것을 시작한다. 이것은 트랜지스터(111)가 턴 \"온\" 되도록 그리고 트랜지스터(109)가 턴 \"오프\" 되도록 야기한다. 만일 전류 제한 이벤트가 전류 제한 신호(414)에 의해 나타나는 바와 같이 발생한다면, 다음 클록 펄스가 시간 T3에서 검출될 때까지, 인덕터 전류는 시간 T2에서 시간 T3까지 증가할 것이다. 프로세스는 그때 반복하기 시작할 것이다.도 5에 대해 이제 또 언급할 때, 도시된 전류 제한(406)이 트리거링될(triggered) 때, 벅-부스트 컨버터의 밸리 전류 모드 제어 동작이 있다. 인덕터 전류(404)가 전류 제한 임계치보다 더 높을 때, 전류 제한 신호(414)는 시간 T1에서 \"하이\"로 간다. 이것은 스위칭 트랜지스터(109)가 턴 \"오프\" 되도록 그리고 스위칭 트랜지스터(111)가 턴 \"온\" 되도록 야기한다. 이것은 인덕터 전류가 시간 T1에서 시간 T2까지 감소하는 것을 시작하도록 야기한다. 앞서 설명된 바와 같이, 이 제어 스킴으로의 전류 제한 신호의 실행은 도 3과 관련해서 (310) 및 (312)에서 일반적으로 나타나는 바와 같이 두 가지 방법들 중 하나로 실행될 수 있다. 만일 전류 제한 신호가 (310)에서 일반적으로 나타나는 바와 같이 PWM 신호와 직접적으로 AND된다면, 도 5에서 도시된 바와 같은 파형들이 나타난다. 이 스킴이 갖는 문제는 PWM 파형(412)에 의해 도시된 바와 같이 스위칭 주파수가 매우 증가된다는 것이다. 도 3a 및 3b의 (312)와 연관된 구성을 사용하는 대안적인 방법에서, 전류 제한 신호는 도 3a 및 3b에서의 (312)에서 일반적으로 나타나는 바와 같이 클록 신호를 갖는 래치(314)를 사용하여 래칭된다(latched). 이 구성과 연관된 다양한 파형들이 도 6에서 도시된다. 이 구성이 도 5와 관련해서 도시된 주파수 문제들을 야기하지않는 반면에, 이 구성은 인덕터 전류 파형(404)과 관련해서 도시된 바와 같이 인덕터 리플 전류에서 드라마틱한(dramatic) 증가를 야기한다. 이것은 세가지 중요한 문제들을 야기한다. 이들은 전류 제한 값에 가장 가까운 전류 레벨들을 전달하는 것에 대한 불능(inability)을 포함한다. 전류 제한(히스테리시스 엔트리 및 이그지트 레벨들)이 존재하는 어려움 및 중요한 듀티 사이클 디스터번스 역시 스티키(sticky) 전류 제한으로 불려진다. 도 7a에 대해 이제 언급할 때, 도시된 밸리 전류 모드 제어 부스트 동작 내에 동작되는 벅-부스트 컨버터로 전류 제한 신호를 제공하는 새로운 스킴이 있다. 입력 전압 VIN이 제 1 스위칭 트랜지스터(703)의 소스로 입력 전압 노드(702)에서 인가된다. 스위칭 트랜지스터(703)의 소스/드레인 경로는 입력 전압 노드(702)와 노드(704) 사이에 연결된다. 제 2 스위칭 트랜지스터(705)는 노드(704)와 그라운드 사이에 연결된 그것의 드레인/소스 경로를 가진다. 스위칭 트랜지스터(703)의 게이트는 제어 회로(707)로부터 HD_BOOST PWM 제어 신호를 수신하도록 연결된다. 트랜지스터(705)의 게이트는 제어 회로(707)로부터 LD_BOOST PWM 제어 신호를 수신하도록 연결된다. 인덕터(706)는 노드(704)와 노드(708) 사이에 연결된다. 스위칭 트랜지스터(709)는 출력 전압 노드(710)와 노드(708) 사이에 연결된 그것의 소스/드레인 경로를 가진다. 스위칭 트랜지스터(711)는 노드(708)와 그라운드 사이에 연결된 그것의 드레인/소스 경로를 가진다. 벅-부스트 컨버터가 동작의 벅 모드에 있을 때, 스위칭 트랜지스터(709, 711)들의 각각의 게이트들은 그라운드에 연결된다. 출력 커패시터(712)는 노드(710)와 그라운드 사이에 연결되고, 저항(714)은 노드(710)와 그라운드 사이의 커패시터(712)와 병렬로 연결된다. 전류 센서(716)는 입력 전압 노드(702)에서 입력 전류를 모니터링하고 그것에 응답해서 전압 신호 ISNS를 발생시킨다. 입력 전류 감지 전압 ISNS는 합계 회로(718) 내에 슬로프 보상 신호(720) 및 부스트 모드 오프셋 신호(722)와 조합된다. 보상 신호(720)는 저조파 발진을 제거하기 위해 사용된다. 부스트 모드 오프셋 신호(722)는 미리설정된 값으로부터 판단된다. 합계 회로(718)는 슬로프 보상 신호(720) 및 부스트 모드 오프셋 신호(722)와 감지된 전류 신호 ISNS를 조합한다. 이 조합의 결과는 PWM 비교기(724)의 비반전 입력에 제공되는 제어 신호 VSUM을 제공한다. PWM 비교기(724)의 비반전 입력이 GM 증폭기(726)로부터 전압 에러 신호 VCOMP를 수신하도록 연결된다. GM 증폭기(726)는 출력 전압 노드(710)로부터 제공되는 출력 전압 VOUT를 모니터링하는 반전 입력에서 저항 디바이더 네트워크(728)에 연결된다. 저항 디바이더(728)는 출력 전압 노드(710)와 노드(731) 사이에 연결된 제 1 저항(729)을 포함한다. 저항(733)은 노드(731)와 그라운드 사이에 연결된다. GM 증폭기(726)의 비반전 입력은 저항 디바이더(728)로부터 모니터링된 출력 전압이 비교되는 기준 전압 VREF를 수신하도록 연결된다. GM 증폭기의 출력은 GM 증폭기(726)의 출력과 그라운드 사이에 연결되는 커패시터(735) 및 저항(737)의 직렬 연결로 구성되는 보상 회로에 연결된다.PWM 비교기(724)의 출력은 OR 게이트(730)의 제 1 입력에 VCOMPOUT 신호를 제공한다. OR 게이트(730)의 다른 입력은 전류 제한 비교기(미도시)로부터 전류 제한 신호를 수신하도록 연결된다. 인버터(731)는 OR 게이트(730)의 출력에 연결된 그것의 입력 및 SR 래치(732)의 R 입력에 연결된 그것의 출력을 가진다. 전류 제한 조건이 존재하는한, 전류 제한 신호는 피크 전류 부하 제어와 동일한 방법으로 PWM 비교기(724) 출력과 OR 게이트(730)에서 OR되기 때문에, 인덕터 전류는 전류 제한 조건으로부터 이그지팅할(exiting) 때까지 램프 다운 모드에서 유지될 것이다. 전류 제한 이벤트가 발생할 때, 전류 제한 신호는 밸리 전류 모드 제어의 \"오프\" 타임을 모듈레이팅하고 에러 증폭기의 출력을 대체한다. 출력 Q로부터의 SR 래치의 출력은 벅 모드 제어 로직 및 드라이버들(734)에 제공되는 PWM_BOOST 신호를 포함한다. 부스트 모드 제어 로직 및 드라이버들(734)은 스위칭 트랜지스터(703, 705)들의 게이트들에 제공되는 HD_BOOST 및 LD_BOOST 신호들을 발생시키고 동작의 벅 모드 동안 스위칭을 제어한다.도 7b에 대해 언급할 때, 도시된 동작의 밸리 전류 모드에서의 DC-DC 컨버터가 있다. 도 7b의 구성은 다음의 예외들을 갖는 도 7a에서의 것과 동일하다. VRAMP 신호는 VSUM 신호보다는 PWM 비교기(724)의 비반전 입력에 인가된다. VRAMP 신호는 밸리 전류 감지 신호(760)를 포함한다. 전류 제한 신호는 밴드-갭 전압 기준 매크로로부터 ILIM 기준에 연결된 반전 입력 및 전류 센서(701)로부터 ISNS 신호를 수신하도록 연결된 비반전 입력을 갖는 비교기(762)의 출력으로부터 발생된다. 부가적으로, 도 7b의 스키매틱(schematic) 내에, 트랜지스터(703, 705)들은 존재하지 않고 전류 센서(701)는 노드(704)에서 인덕터(706)의 일 측면에 직접적으로 연결된다. 인덕터(706)의 다른 측면이 스위칭 트랜지스터(709, 711) 사이의 노드(708)에 연결된다.도 8에 대해 이제 언급할 때, 도시된 도 7a 및 7b의 회로들의 부스트 모드 동작과 연관된 파형들이 있다. 시간 T1에서 \"하이\"로 가는 클록 신호(802)에 응답해서, SR 래치(732)로부터 제공된 PWM 파형은 \"로우\"로 간다. 이것은 턴 \"오프\" 되는 상부 스위칭 트랜지스터(709) 및 턴 \"온\" 되는 하부 스위칭 트랜지스터(711)를 야기한다. 이것은 시간 T1에서 시간 T3로 감소를 시작하는 인덕터 전류 IL(806)을 야기한다. 인덕터 전류 IL(806)이 감소를 시작함에 따라, 전류 센서(716)로부터의 전류 감지 출력 역시 시간 T1에서 시간 T3로 감소를 시작한다. 전류 센서 출력(808)이 에러 증폭기 출력(810)의 레벨 이하로 강하함에 따라, PWM 비교기(724)의 출력이 시간 T2에서 \"로우\"로 갈 것이다. 전류 제한 조건이 논리적으로 \"하이\" 레벨에 있는 전류 제한 신호(814)에 의해 나타나는 바와 같이 존재하는한 PWM 비교기 출력(812)은 \"로우\"로 남겨질 것이다. 전류 제한 신호(814)가 전류 제한 이벤트의 종료(end)를 나타내는 시간 T3에서 \"로우\"로 갈 때, 래치(732)로부터의 PWM 파형은 논리적으로 \"하이\" 레벨로 갈 것이다. 이것은 턴 \"온\" 되는 트랜지스터(709) 및 턴 \"오프\" 되는 트랜지스터(711)를 야기할 것이고, 그때 시간 T3에서 시간 T4로의 증가를 시작하는 인덕터 전류(806)를 야기할 것이다. 시간 T3에서, 전류 센서(716)에 의해 검출된 전류 감지 출력(808)이 그러하듯, PWM 비교기 출력(812) 역시 증가하는 인덕터 전류(806)에 응답해서 논리적으로 \"하이\" 레벨로 갈 것이다. 따라서, 전류 제한 이벤트가 발생할 때, 전류 제한 신호(814)는 밸리 전류 모드 제어의 \"오프\" 시간을 모듈레이팅하고 에러 증폭기의 출력을 대체할 수 있다. 다음 클록 펄스가 클록 신호(802)로부터 시간 T4에서 수신될 때까지 인덕터 전류(806)는 시간 T3에서 시간 T4까지 증가를 계속할 것이다. 따라서, 전류 제한 이벤트가 발생할 때, PWM 비교기의 출력 신호는 전류 제한 조건이 발생하지 않을(NOT) 때를 제외한 시간의 대부분이 논리적으로 하이(HIGH)인 전류 제한 비교기의 출력 신호에 의해 마스킹된다. 기본적으로, 전류 제한 이벤트가 발생할 때, 전류 제한 신호는 PWM 비교기의 출력 신호를 마스킹하고 인덕터 전류를 감소하도록 노력한다. 이것이 밸리 전류 제어이다.따라서 벅-부스트 컨버터의 부스트 모드 동안 위에서 설명된 방법을 사용하여, 스킴은 PWM 비교기의 출력과 OR되는 전류 제한 신호를 사용할 것이다. 전류 제한 신호는 밸리 전류 모드 제어의 \"오프\" 타임을 모듈레이팅한다. 이것은 벅-부스트 컨버터에 대해 일정한 인덕터 리플 전류 및 스위치 주파수 둘 모두를 유지한다. 실행은 또한 그것이 제한 값에 가까운 전류 레벨들을 전달하고, 전류 제한(히스테리시스 엔트리 및 이그지트 레벨들)이 존재하는 어떠한 어려움 및 어떠한 듀티 사이클 디스터번스도 갖지 않는다는 점에서 중요한 이점들을 제공한다.전류 제한 신호로 벅-부스트 컨버터를 제어하기 위한 본 시스템 및 방법이 스위칭 주파수 및 인덕터 리플 전류를 제한하는 동안 개선된 제어를 제공하는 것이 본 개시의 혜택을 갖는 해당 기술분야의 당업자에 의해 인정될 것이다. 여기에 도면들 및 구체화된 설명이 제한적이기보다는 설명적인 방법으로 간주되어야 하고, 개시된 예시들 및 소정 형태들로 한정되도록 의도되지 않아야 한다는 점이 이해되어야만 한다. 반대로, 해당 기술분야의 통상의 기술자들에게 명백한 임의의 또 다른 변형들, 변경들, 재배열들, 대체물들, 대안들, 설계 선택들, 및 실시예들이 다음의 청구항들에 의해 정의된 바와 같이, 본 발명의 사상 및 범위로부터 벗어남 없이 포함된다. 따라서, 다음의 청구항들이 모든 그러한 또 다른 변형들, 변경들, 재배열들, 대체물들, 대안들, 설계 선택들, 및 실시예들을 포함하는 것으로 해석되도록 의도된다.", "applicability": null}
{"applicate_number": "1020110081026", "title": "유기 발광 표시 장치, 유기 발광 표시 장치 검사 방법 및 유기 발광 표시 장치 검사 장치{Organic light emitting display apparatus, method for inspecting the organic light emitting display apparatus and apparatus for inspeting the organic light emitting display apparatus}", "abs_cont": "\t전기적 불량을 용이하게 검사하도록 본 발명은 화소 전극, 유기 발광층을 구비하는 중간층 및 대향 전극을 구비하는 복수의 화소, 상기 화소에 대응하는 스캔 라인 및 데이터 라인, 상기 화소에 연결되고 제1 방향으로 연장된 형태를 갖는 제1 전원 공급선, 상기 제1 전원 공급선에 연결되는 제2 전원 공급선 및 상기 복수의 화소에 동시에 제어 신호를 공급하고, 일 방향으로 연장된 형태를 갖는 복수의 제어 라인 및 상기 복수의 제어 라인들의 각각의 양단과 연결되는 두 개의 공통 라인을 구비하는 제어 라인부를 포함하는 유기 발광 표시 장치, 유기 발광 표시 장치 검사 방법 및 유기 발광 표시 장치 검사 장치를 제공한다.", "claims": ["1. 화소 전극, 유기 발광층을 구비하는 중간층 및 대향 전극을 구비하는 복수의 화소;상기 화소에 대응하는 스캔 라인 및 데이터 라인; 제1 방향으로 연장된 형태를 갖는 제1 배선; 상기 제1 배선에 연결되는 제2 배선; 및 일 방향으로 연장된 형태를 갖는 복수의 도전 라인 및 상기 복수의 도전 라인들의 각각의 양단과 연결되는 두 개의 공통 라인을 구비하는 도전 라인부를 포함하는 유기 발광 표시 장치를 검사하는 방법에 관한 것으로서,전류를 공급하는 전원을 준비하는 단계;상기 전원에 각각 연결된 제1 단자 및 제2 단자를 준비하는 단계;상기 제1 단자는 상기 도전 라인부에 연결하고, 상기 제2 단자는 상기 제1 배선 또는 상기 제2 배선에 연결하는 단계; 및상기 도전 라인에 전류 또는 전압을 감지하는 전기 센서를 연결하고 상기 전원으로부터 전류를 공급하는 단계를 포함하고,상기 제2 배선은 상기 제1 방향과 교차하는 제2 방향으로 연장된 형태를 갖는 것을 포함하는 유기 발광 표시 장치 검사 방법.", "2. 제1 항에 있어서,상기 복수의 도전 라인들에 순차적으로 상기 전기 센서를 연결하고 상기 전원으로부터 전류를 공급하는 것을 특징으로 하는 유기 발광 표시 장치 검사 방법.", "3. 제1 항에 있어서,상기 전기 센서가 감지한 값을 통하여 상기 도전 라인과 상기 제1 배선간의 쇼트 불량 또는 상기 도전 라인과 상기 제2 배선간의 쇼트 불량을 검사하는 유기 발광 표시 장치 검사 방법.", "4. 제1 항에 있어서,상기 전원은 정전류를 공급하도록 형성된 유기 발광 표시 장치 검사 방법.", "5. 제1 항에 있어서,상기 제1 배선은 상기 화소에 연결된 제1 전원 공급선이고, 상기 제2 배선은 제2 전원 공급선인 것을 특징으로 하는 유기 발광 표시 장치 검사 방법.", "6. 제1 항에 있어서,상기 도전 라인부는 상기 복수의 화소에 동시에 제어 신호를 공급하고, 상기 복수의 도전 라인은 복수의 화소에 연결되는 제어 라인인 것을 특징으로 하는 유기 발광 표시 장치 검사 방법.", "7. 화소 전극, 유기 발광층을 구비하는 중간층 및 대향 전극을 구비하는 복수의 화소, 상기 화소에 대응하는 스캔 라인 및 데이터 라인, 제1 방향으로 연장된 형태를 갖는 제1 배선, 상기 제1 배선에 연결되는 제2 배선 및 일 방향으로 연장된 형태를 갖는 복수의 도전 라인 및 상기 복수의 도전 라인들의 각각의 양단과 연결되는 두 개의 공통 라인을 구비하는 도전 라인부를 포함하는 유기 발광 표시 장치를 검사하는 장치에 관한 것으로서,전류를 공급하는 전원;상기 전원에 각각 연결된 제1 단자 및 제2 단자; 및전류 또는 전압을 감지하는 전기 센서를 포함하고, 상기 제1 단자는 상기 도전 라인부에 연결하고, 상기 제2 단자는 상기 제1 배선 또는 상기 배선에 연결하고,상기 전기 센서는 상기 도전 라인에 연결하고, 상기 전원은 상기 제1 단자 및 제2 단자를 통하여 전류를 공급하는 것을 특징으로 하고,상기 제2 배선은 상기 제1 방향과 교차하는 제2 방향으로 연장된 형태를 갖는 것을 포함하는 유기 발광 표시 장치 검사 장치.", "8. 제7 항에 있어서,상기 전기 센서는 상기 복수의 도전 라인들에 순차적으로 연결되도록 배치되고 상기 전원으로부터 전류를 공급하는 것을 특징으로 하는 유기 발광 표시 장치 검사 장치.", "9. 제7 항에 있어서,상기 전원은 정전류를 공급하도록 형성된 유기 발광 표시 장치 검사 장치.", "10. 제7 항에 있어서,상기 제1 배선은 상기 화소에 연결된 제1 전원 공급선이고, 상기 제2 배선은 제2 전원 공급선인 것을 특징으로 하는 유기 발광 표시 장치 검사 장치.", "11. 제7 항에 있어서,상기 도전 라인부는 상기 복수의 화소에 동시에 제어 신호를 공급하고, 상기 복수의 도전 라인은 복수의 화소에 연결되는 제어 라인인 것을 특징으로 하는 유기 발광 표시 장치 검사 장치.", "12. 화소 전극, 유기 발광층을 구비하는 중간층 및 대향 전극을 구비하는 복수의 화소;상기 화소에 대응하는 스캔 라인 및 데이터 라인; 상기 화소에 연결되고 제1 방향으로 연장된 형태를 갖는 제1 전원 공급선; 상기 제1 전원 공급선에 연결되는 제2 전원 공급선; 및 상기 복수의 화소에 동시에 제어 신호를 공급하고, 일 방향으로 연장된 형태를 갖는 복수의 제어 라인 및 상기 복수의 제어 라인들의 각각의 양단과 연결되는 두 개의 공통 라인을 구비하는 제어 라인부를 포함하고,상기 제2 전원 공급선은 상기 제1 방향과 교차하는 제2 방향으로 연장된 형태를 갖는 것을 포함하는 유기 발광 표시 장치.", "13. 삭제", "14. 제12 항에 있어서,상기 제어 라인은 상기 제1 방향으로 연장된 형태를 갖는 유기 발광 표시 장치.", "15. 제12 항에 있어서,상기 제어 라인은 상기 제1 전원 공급선 및 상기 제2 전원 공급선 중 어느 하나의 전원 공급선과 다른 층에 형성되고, 상기 제어 라인과 다른 층에 형성되는 전원 공급선은 상기 제어 라인과 교차하도록 배치된 유기 발광 표시 장치.", "16. 제12 항에 있어서,상기 제어 라인은 상기 제1 전원 공급선과 동일한 층에 형성되고,상기 제어 라인은 상기 제2 전원 공급선과 다른 층에 상기 제2 전원 공급선과 교차하도록 배치된 유기 발광 표시 장치.", "17. 제12 항에 있어서,상기 제어 라인은 상기 데이터 라인과 동일한 층에 형성되는 유기 발광 표시 장치.", "18. 제12 항에 있어서,상기 제1 전원 공급선은 상기 데이터 라인과 동일한 층에 형성되는 유기 발광 표시 장치.", "19. 제12 항에 있어서,상기 제2 전원 공급선은 상기 스캔 라인과 동일한 층에 형성되는 유기 발광 표시 장치.", "20. 제12 항에 있어서,상기 화소는 적어도 세 개의 박막 트랜지스터 및 두 개의 캐패시터를 포함하는 유기 발광 표시 장치.", "21. 제20 항에 있어서,상기 제어 라인부는 상기 박막 트랜지스터 중 어느 하나의 박막 트랜지스터의 게이트 전극과 전기적으로 연결된 유기 발광 표시 장치.", "22. 제20 항에 있어서,상기 박막 트랜지스터 중 적어도 어느 하나의 박막 트랜지스터는 활성층, 게이트 전극 제1층, 상기 게이트 전극 제1 층에 형성되는 게이트 전극 제2층, 소스 전극 및 드레인 전극을 구비하고,상기 화소 전극은 상기 게이트 전극 제1층과 동일한 층에 상기 게이트 전극 제1층과 동일한 재료로 형성되는 유기 발광 표시 장치."], "technical_field": "본 발명은 유기 발광 표시 장치 유기 발광 표시 장치 검사 방법 및 유기 발광 표시 장치 검사 장치에 관한 것으로 더 상세하게는 전기적 불량을 용이하게 검사하는 유기 발광 표시 장치 유기 발광 표시 장치 검사 방법 및 유기 발광 표시 장치 검사 장치에 관한 것이다.", "background_art": "근래에 표시 장치는 휴대가 가능한 박형의 평판 표시 장치로 대체되는 추세이다. 평판 표시 장치 중에서도 유기 발광 표시 장치는 자발광형 표시 장치로서 시야각이 넓고 콘트라스트가 우수할 뿐만 아니라 응답속도가 빠르다는 장점을 가져서 차세대 디스플레이 장치로 주목받고 있다.유기 발광 표시 장치는 중간층, 제1 전극 및 제2 전극을 구비한다. 중간층은 유기 발광층을 구비하고, 제1 전극 및 제2 전극에 전압을 가하면 유기 발광층에서 가시광선을 발생하게 된다. 한편, 유기 발광 표시 장치를 구동하기 위하여 다양한 종류의 배선들이 구비된다. 이러한 배선들 중 서로 다른 층에 서로 중첩되면서 배치되는 배선들이 존재하는데, 이러한 배선들 중 중첩된 영역에서 쇼트 불량이 발생하면 이를 리페어할 필요가 있다.그러나 이러한 중첩된 배선들의 쇼트 불량 위치를 검사하기가 용이하지 않고, 특히 배선들의 개수가 많아지고 그 형태가 복잡해짐에 따라 검사하는데 한계가 있다.", "problem": "본 발명은 전기적 불량을 용이하게 검사하는 유기 발광 표시 장치 유기 발광 표시 장치 검사 방법 및 유기 발광 표시 장치 검사 장치를 제공할 수 있다.", "solution": "\t본 발명은 화소 전극, 유기 발광층을 구비하는 중간층 및 대향 전극을 구비하는 복수의 화소, 상기 화소에 대응하는 스캔 라인 및 데이터 라인, 제1 방향으로 연장된 형태를 갖는 제1 배선, 상기 제1 배선에 연결되는 제2 배선 및 일 방향으로 연장된 형태를 갖는 복수의 도전 라인 및 상기 복수의 도전 라인들의 각각의 양단과 연결되는 두 개의 공통 라인을 구비하는 도전 라인부를 포함하는 유기 발광 표시 장치를 검사하는 방법에 관한 것으로서, 전류를 공급하는 전원을 준비하는 단계, 상기 전원에 각각 연결된 제1 단자 및 제2 단자를 준비하는 단계, 상기 제1 단자는 상기 도전 라인부에 연결하고, 상기 제2 단자는 상기 제1 배선 또는 상기 제2 배선에 연결하는 단계 및 상기 도전 라인에 전류 또는 전압을 감지하는 전기 센서를 연결하고 상기 전원으로부터 전류를 공급하는 단계를 포함하는 유기 발광 표시 장치 검사 방법을 개시한다.본 발명에 있어서 상기 복수의 도전 라인들에 순차적으로 상기 전기 센서를 연결하고 상기 전원으로부터 전류를 공급할 수 있다.본 발명에 있어서 상기 전기 센서가 감지한 값을 통하여 상기 도전 라인과 상기 제1 배선간의 쇼트 불량 또는 상기 도전 라인과 상기 제2 배선간의 쇼트 불량을 검사할 수 있다.본 발명에 있어서 상기 전원은 정전류를 공급하도록 형성될 수 있다.본 발명에 있어서 상기 제1 배선은 상기 회로에 연결된 제1 전원 공급선이고, 상기 제2 배선은 제2 전원 공급선일 수 있다.본 발명에 있어서 상기 도전 라인부는 상기 복수의 화소에 동시에 제어 신호를 공급하고, 상기 복수의 도전 라인은 복수의 화소에 연결되는 제어 라인일 수 있다.\t본 발명의 다른 측면에 따르면 화소 전극, 유기 발광층을 구비하는 중간층 및 대향 전극을 구비하는 복수의 화소, 상기 화소에 대응하는 스캔 라인 및 데이터 라인, 제1 방향으로 연장된 형태를 갖는 제1 배선, 상기 제1 배선에 연결되는 제2 배선 및 일 방향으로 연장된 형태를 갖는 복수의 도전 라인 및 상기 복수의 도전 라인들의 각각의 양단과 연결되는 두 개의 공통 라인을 구비하는 도전 라인부를 를 포함하는 유기 발광 표시 장치를 검사하는 장치에 관한 것으로서, 전류를 공급하는 전원, 상기 전원에 각각 연결된 제1 단자 및 제2 단자 및 전류 또는 전압을 감지하는 전기 센서를 포함하고, 상기 제1 단자는 상기 도전 라인부에 연결하고, 상기 제2 단자는 상기 제1 배선 또는 상기 배선에 연결하고, 상기 전기 센서는 상기 도전 라인에 연결하고, 상기 전원은 상기 제1 단자 및 제2 단자를 통하여 전류를 공급하는 것을 특징으로 하는 유기 발광 표시 장치 검사 장치를 개시한다.본 발명에 있어서 상기 전기 센서는 상기 복수의 도전 라인들에 순차적으로 연결되도록 배치되고 상기 전원으로부터 전류를 공급할 수 있다.본 발명에 있어서 상기 전원은 정전류를 공급하도록 형성될 수 있다.본 발명에 있어서 상기 제1 배선은 상기 회로에 연결된 제1 전원 공급선이고, 상기 제2 배선은 제2 전원 공급선일 수 있다.본 발명에 있어서 상기 도전 라인부는 상기 복수의 화소에 동시에 제어 신호를 공급하고, 상기 복수의 도전 라인은 복수의 화소에 연결되는 제어 라인일 수 있다.\t본 발명의 또 다른 측면에 따르면 화소 전극, 유기 발광층을 구비하는 중간층 및 대향 전극을 구비하는 복수의 화소, 상기 화소에 대응하는 스캔 라인 및 데이터 라인, 상기 화소에 연결되고 제1 방향으로 연장된 형태를 갖는 제1 전원 공급선, 상기 제1 전원 공급선에 연결되는 제2 전원 공급선 및 상기 복수의 화소에 동시에 제어 신호를 공급하고, 일 방향으로 연장된 형태를 갖는 복수의 제어 라인 및 상기 복수의 제어 라인들의 각각의 양단과 연결되는 두 개의 공통 라인을 구비하는 제어 라인부를 포함하는 유기 발광 표시 장치를 개시한다.본 발명에 있어서 상기 제2 전원 공급선은 상기 제1 방향과 교차하는 제2 방향으로 연장된 형태를 가질 수 있다.본 발명에 있어서 상기 제어 라인은 상기 제1 방향으로 연장된 형태를 가질 수 있다.본 발명에 있어서 상기 제어 라인은 상기 제1 전원 공급선 및 상기 제2 전원 공급선 중 어느 하나의 전원 공급선과 다른 층에 형성되고, 상기 제어 라인과 다른 층에 형성되는 전원 공급선은 상기 제어 라인과 교차하도록 배치될 수 있다.본 발명에 있어서 상기 제어 라인은 상기 제1 전원 공급선과 동일한 층에 형성되고, 상기 제어 라인은 상기 제2 전원 공급선과 다른 층에 상기 제2 전원 공급선과 교차하도록 배치될 수 있다.본 발명에 있어서 상기 제어 라인은 상기 데이터 라인과 동일한 층에 형성될 수 있다.본 발명에 있어서 상기 제1 전원 공급선은 상기 데이터 라인과 동일한 층에 형성될 수 있다.본 발명에 있어서 상기 제2 전원 공급선은 상기 스캔 라인과 동일한 층에 형성될 수 있다.본 발명에 있어서 상기 화소는 적어도 세 개의 박막 트랜지스터 및 두 개의 캐패시터를 포함할 수 있다.본 발명에 있어서 상기 제어 라인부는 상기 박막 트랜지스터 중 어느 하나의 박막 트랜지스터의 게이트 전극과 전기적으로 연결될 수 있다.본 발명에 있어서 상기 박막 트랜지스터 중 적어도 어느 하나의 박막 트랜지스터는 활성층, 게이트 전극 제1층, 상기 게이트 전극 제1 층에 형성되는 게이트 전극 제2층, 소스 전극 및 드레인 전극을 구비하고, 상기 화소 전극은 상기 게이트 전극 제1층과 동일한 층에 상기 제1 게이트 전극 제1층과 동일한 재료로 형성될 수 있다.", "effects": "본 발명에 관한 유기 발광 표시 장치 및 유기 발광 표시 장치 검사 방법은 전기적 불량을 용이하게 검사할 수 있다. ", "description": "이하 첨부된 도면들에 도시된 본 발명에 관한 실시예를 참조하여 본 발명의 구성 및 작용을 상세히 설명한다.도 1은 본 발명의 일 실시예에 관한 유기 발광 표시 장치를 도시한 개략적인 평면도이고, 도 2는 도 1의 Ⅱ영역의 배선 구조를 개략적으로 도시한 도면이다.도 1 및 도 2를 참조하면, 본 실시예에 관한 유기 발광 표시 장치(1)는 기판(10)상에 표시 영역(A1) 및 비표시 영역(A2)이 형성된다. 표시 영역(A1)은 영상을 표시하는 영역으로서 기판(10)의 중앙을 포함하는 영역에 형성되고, 비표시 영역(A2)은 표시 영역(A1)의 주변에 배치될 수 있다. 표시 영역(A1)에는 영상이 구현되는 복수의 화소(P)가 포함된다.각 화소(P)는 제1 방향(X)으로 연장된 스캔 라인(S)과, 제1 방향(X)에 직교하는 제2 방향(Y)으로 연장된 데이터 라인(D)으로 정의될 수 있다. 데이터 라인(D)은 비표시 영역(A2)에 구비된 데이터 구동부(미도시)가 제공하는 데이터 신호를 각 화소(P)에 인가하고, 스캔 라인(S)은 비표시 영역(A2)에 구비된 스캔 구동부(미도시)가 제공하는 스캔 신호를 각 화소(P)에 인가한다. 도 2에는 데이터 라인(D)이 제2 방향으로 연장되고, 스캔 라인(S)이 제1 방향으로 연장된 것으로 도시되어 있으나, 본 발명은 이에 한정되지 않는다. 즉, 데이터 라인(D)과 스캔 라인(S)의 연장 방향은 서로 바뀔 수도 있다.각 화소(P)는 제2 방향(Y)으로 연장된 제1 전원 공급선(V1)에 연결된다. 제1 전원 공급선(V)은 비표시 영역(A2)에 구비된 제1 전원 구동부(미도시)가 제공하는 제1 전원(ELVDD, 도 3 참조)을 각 화소(P)에 인가한다. 한편, 도 2에는 도시되어 있지 않으나, 각 화소(P)는 전원(ELVSS, 도 3 참조)을 공급받는다. 각 화소(P)는 데이터 신호에 대응하여 제1 전원(ELVDD)으로부터 유기 발광 소자(OLED)를 경유하여 전원(ELVSS)으로 공급되는 전류량을 제어한다. 그러면, 유기발광소자에서 소정 휘도의 빛이 생성된다. 한편, 제1 방향(X)으로 연장된 제2 전원 공급선(V2)이 제1 전원 공급선(V1)에 연결된다. 제1 전원 공급선(V1)은 저항으로 인하여 길이에 따른 전압 강하(IR drop)문제가 발생할 수 있는데, 제1 전원 공급선(V1)에 연결된 제2 전원 공급선(V2)이 이를 해결한다.제1 전원 공급선(V1)과 제2 전원 공급선(V2)은 다양한 방법으로 연결될 수 있는데, 구체적인 예로서 콘택홀등에 의하여 연결될 수 있다.각 화소(P)는 제어 라인부의 제어 라인(GCB)에 연결된다. 즉, 각 화소(P)는 하나의 배선에서 분기되어 제2 방향으로 연장된 제어 라인(GCB)에 연결된다. 제어 라인(GCB)을 구비하는 제어 라인부에 대하여서는 도 4를 참조하면서 후술하기로 한다.각 제어 라인(GCB)은 비표시 영역(A2)에 구비된 제어신호 구동부(미도시)가 제공하는 제어 신호들을 동시에 일괄적으로 정해진 소정의 전압 레벨로 각 화소(P)에 인가한다.도 3은 본 실시예에 따른 유기 발광 표시 장치의 하나의 화소에 대한 회로도이다.도 3을 참조하면, 화소는 유기 발광 소자(organic light emitting device, OLED)와, 유기 발광 소자(OLED)로 전류를 공급하기 위한 화소회로(C)를 구비한다.유기 발광 소자(OLED)의 화소 전극은 화소 회로(C)에 접속되고, 대향 전극은 전원(ELVSS(t))에 접속된다. 유기 발광 소자(OLED)는 화소 회로(C)로부터 공급되는 전류에 대응하여 소정 휘도의 빛을 생성한다.액티브 매트릭스 방식의 유기 발광 표시 장치는, 2개의 트랜지스터 및 1개의 캐패시터를 구비하는데, 구체적으로 데이터 신호를 전달하기 위한 스위칭 트랜지스터, 데이터 신호에 따라 유기 발광 소자를 구동시키기 위한 구동 트랜지스터 및 데이터 전압을 유지시키기 위한 하나의 캐패시터를 포함한다. 이와 같은 2개의 트랜지스터와 하나의 캐패시터로 이루어진 유기 발광 표시 장치는 소비전력이 적은 이점이 있지만, 유기 발광 소자를 구동하는 구동 트랜지스터의 게이트와 소오스 간의 전압, 즉 구동 트랜지스터의 문턱전압(threshold voltage) 편차에 따라 유기 발광 소자를 통해 흐르는 전류 세기가 변하여 표시 불균일을 초래하는 문제점이 있다. 이러한 문제점을 극복하기 위하여 복수의 3개 이상의 트랜지스터 또는 2 개 이상의 캐패시터를 포함할 수도 있다.본 실시예에 따른 유기 발광 표시 장치는 각 화소에 3개의 트랜지스터(TR1 내지 TR3) 및 2개의 캐패시터(C1, C2)를 구비할 수 있다. 제 1트랜지스터(TR1)의 게이트 전극은 스캔 라인(S)에 접속되고, 제1 전극은 데이터 라인(D)에 접속되고, 제2 전극은 제1 노드(N1)에 접속된다. 즉, 상기 제 1트랜지스터(TR1)의 게이트 전극에는 스캔신호(Scan(n))가 입력되고, 제 1 전극으로는 데이터신호(Data(t))가 입력된다. 제2 트랜지스터(TR2)의 게이트 전극은 제2 노드(N2)에 접속되고, 제2 트랜지스터의 제1 전극은 제1 전원(ELVDD(t))에 접속되며, 제2 트랜지스터의 제2 전극은 유기 발광 소자의 화소 전극에 접속된다. 여기서, 상기 제 2 트랜지스터(TR2)는 구동 트랜지스터로서의 역할을 수행한다. 상기 제1 노드(N1) 및 제2 트랜지스터(TR2)의 제1 전극 즉, 제 1전원(ELVDD(t)) 사이에 제1 캐패시터(C1)가 접속되고, 상기 제1 노드(N1) 및 제 2 노드(N2) 사이에는 제2 캐패시터(C2)가 접속된다.제3 트랜지스터(TR3)의 게이트 전극은 제어 라인부(GC)에 접속되고, 제3 트랜지스터의 제1 전극은 상기 제 2트랜지스터(TR2)의 게이트 전극과 접속되며, 제3 트랜지스터의 제 2전극은 유기 발광 소자의 화소 전극 즉, 제 2트랜지스터(TR2)의 제2 전극과 접속된다. 이에 따라 상기 제 3트랜지스터(TR3)의 게이트 전극으로는 제어신호(GC(t))가 입력된다. 한편, 도 3에는 각 화소에 3개의 트랜지스터와 하나의 캐패시터가 구비된 경우를 도시하였으나, 본 발명은 이에 한정되지 않는다. 즉, 문턱전압을 보상하기 위하여 도 3보다 더 많은 트랜지스터 및/또는 캐패시터를 구비한 구조에도 적용될 수 있다.도 4는 도 1의 유기 발광 표시 장치에 구비된 배선들 중 일부만을 개략적으로 도시한 도면이다. 즉, 설명의 편의를 위하여 제어 라인부(GC), 제1 전원 공급선(V1) 및 제2 전원 공급선(V2)이 도시되어 있다.제어 라인부(GC)는 공통 라인(GCA) 및 복수의 제어 라인(GCB)을 포함한다. 전술한 대로 제어 라인(GCB)은 제2 방향(Y)으로 연장되어 각 화소에 제어 신호를 인가한다. 제어 라인(GCB)들은 두 개의 공통 라인(GCA)에 연결된다. 즉, 제어 라인(GCB)들의 일 단부에 공통 라인(GCA)이 연결되고, 또 다른 단부에 공통 라인(GCA)이 연결된다. 예를들면 도 4에 도시된 대로 제어 라인(GCB)들의 상단 및 하단에 각각 연결되도록 두 개의 공통 라인(GCA)이 배치된다.이를 통하여 제어 라인(GCB)은 상단의 공통 라인(GCA) 또는 하단의 공통 라인(GCA)으로부터 분기된 공통의 신호를 인가 받을 수 있다. 상부의 공통 라인(GCA)또는 하부의 공통 라인(GCB) 중 어느 하나에 선택적으로 신호를 인가할 수 있으므로 유기 발광 표시 장치(1)의 배선 설계의 자유도가 향상된다. 또한 제어 라인(GCB)들에 안정적이고 균일한 신호가 인가될 수 있다.제1 전원 공급선(V1) 및 제2 전원 공급선(V2)은 서로 연결되도록 형성된다. 구체적으로 제1 전원 공급선(V1) 및 제2 전원 공급선(V2)이 서로 다른층에 형성되고, 콘택홀(미도시)등을 통하여 제1 전원 공급선(V1) 및 제2 전원 공급선(V2)이 연결될 수 있다.또한 제어 라인(GCB)은 제1 전원 공급선(V1) 및 제2 전원 공급선(V2)중 어느 하나의 전원 공급선과 서로 다른 층에 형성된다. 본 실시예에서는 제어 라인(GCB)과 제2 전원 공급선(V2)이 서로 다른 층에 형성된다. 이를 위하여 제어 라인(GCB)과 제2 전원 공급선(V2)사이에는 하나 이상의 절연층이 배치될 수 있다.유기 발광 표시 장치(1)의 제조 공정 중 원하지 않는 파티클등으로 인하여 서로 다른 층에 형성된 제어 라인(GCB)과 제2 전원 공급선(V2)이 연결될 수 있다. 특히, 제2 전원 공급선(V2)과 제어 라인부(GC)이 중첩된 영역에서 서로 연결되어 쇼트가 발생할 수 있다. 도 5에 이러한 내용이 도시되어 있다.도 5는 도 4의 Ⅴ영역을 확대한 도면이다. 도 5를 참조하면 제어 라인부(GC)의 하나의 제어 라인(GCB1)과 제2 전원 공급선(V2)의 중첩 영역에 파티클 등의 이물로 인한 쇼트(ST)불량이 발생한 것이 도시되어 있다. 유기 발광 표시 장치(100)의 화질 특성 향상을 위해서 이러한 쇼트 불량에 대한 리페어 공정을 진행한다. 한편, 이러한 리페어 공정을 진행하기 위하여서는 쇼트 불량이 발생한 위치를 검사하기 위한 공정이 선행되어야 한다. 도 6a 내지 도 6c는 본 발명의 일 실시예에 관한 유기 발광 표시 장치 검사 방법을 개략적으로 도시한 도면이다.도 6a을 참조하면 전원(220), 제1 단자(211) 및 제2 단자(222)를 준비한다. 전원(220)은 제1 단자(211) 및 제2 단자(222)를 통하여 정전류를 공급하도록 형성된다.전원(220)에 연결된 제1 단자(211)는 제어 라인부(GC)에 연결한다. 구체적으로 제1 단자(211)는 제어 라인부(GC)의 하나의 공통 라인(GCA)에 연결할 수 있다.전원(220)에 연결된 제2 단자(222)는 제1 전원 공급선(V1) 또는 제2 전원 공급선(V2)에 연결한다. 도 6a에는 제2 단자(222)가 제1 전원 공급선(V1)에 연결된 것이 도시되어 있으나 본 발명은 이에 한정되지 않고 제2 단자(222)가 제2 전원 공급선(V2)에 연결될 수 있다.그리고 나서, 도 6b를 참조하면 전류 또는 전압을 감지할 수 있는 전기 센서(132)를 준비한다. 제1 전원 공급선(V1) 및 제2 전원 공급선(V2)이 서로 연결되어 메쉬 형태를 갖게 되어 검사를 위한 전압 공급 시 전류가 제1 전원 공급선(V1) 및 제2 전원 공급선(V2)의 전체에 흐르게 되므로 불량을 확인이 용이하도록 전기 센서(132)는 제어 라인(GCB)에 연결한다. 전술한 대로 제어 라인(GCB)은 제2 전원 공급선(V2)과 다른 층에 형성된다. 또한 도 6b에 도시된 대로 제어 라인(GCB)은 제1 전원 공급선(V1)과 연결되지 않는다. 그러므로 전원(220)으로부터 제1 단자(211) 및 제2 단자(222)에 전류를 공급하여도 불량이 발생하지 않는 한 전류의 흐름은 연결되지 않고 끊기게 된다.그러나 도 6b에 도시된 대로 일 제어 라인(GCB2)와 제2 전원 공급선(V2)이 중첩되는 영역에 쇼트(ST)가 발생한 경우 전류의 흐름이 연결된다. 그러므로 전기 센서(132)를 도 6b와 같이 제어 라인(GCB4)에 연결할 경우 전기 센서(132)는 전류의 흐름으로 인한 전류 또는 전압을 감지한다. 그리고 나서 전기 센서(132)를 순차적으로 도 6b의 화살표 방향(M방향)으로 이동하면서 제어 라인들에 연결한다. 도 6c에 도시된 대로 전기 센서(132)를 제어 라인(GCB2)에 연결하게 되면 전기 센서(132)는 전류 또는 전압을 감지한다. 이 때 제어 라인(GCB2)와 제2 전원 공급선(V2)이 중첩되는 영역에 쇼트(ST)가 발생하였으므로 제어 라인(GCB2)에 연결된 전기 센서(132)에서 측정한 값은 다른 제어 라인들(GCB1, GCB3, GCB4등)에서 측정한 값과 현저한 차이가 나게 된다. 이를 통하여 쇼트가 발생한 제어 라인을 정확하게 감지할 수 있다.이러한 검사 공정을 진행하여 쇼트 불량이 발생한 제어 라인(GCB1)을 확인한 후 레이저 커팅 등의 공정을 포함하는 리페어 공정을 진행한다. 한편, 본 실시예에서는 메쉬 형태의 배선들인 제1 전원 공급선과 제2 전원 공급선을 설명하였으나, 본 발명은 이에 한정되지 않는다. 즉 메쉬 형태로 연결되는 다양한 배선에 적용이 가능하다. 즉 예를들면 제어 라인부를 메쉬 형태로 형성할 수 있고, 캐소드의 저항을 낮추는 보조 배선으로 메쉬 형태의 배선을 형성할 수 있는데 그러한 메쉬 배선에 모두 적용 가능하다.또한 이러한 메쉬 배선에 대응하는 배선으로 제어 라인부(GC)를 설명하였으나 본 발명은 이에 한정되지 않는다. 즉 복수의 도전 라인 및 이들의 각각의 양단에 연결되는 두 개의 공통 라인을 구비하는 형태는 모두 가능하다. 예를들면 전원 공급 배선을 이러한 형태로 형성할 수도 있다.이와 같이 본 실시예의 방법은 다양한 예에 적용이 가능하다.도 7은 도 1의 유기 발광 표시 장치의 화소의 일부 구성요소를 개략적으로 도시한 단면도이다. 도 7을 참조하면, 기판(10) 상에 구동용 박막트랜지스터인 제2 트랜지스터(TR2), 제1 캐패시터(C1), 및 유기발광소자(OELD)가 구비되어 있다. 전술한 바와 같이, 각 화소는 제1 트랜지스터(TR1)와 제3 트랜지스터(TR3), 제2 캐패시터(C2) 등을 더 구비하고, 스캔 라인(S), 데이터 라인(D), 전원 공급선(V1, V2) 및 제어 라인부(GC) 등과 같은 다양한 배선들을 포함하고 있으나, 도 7에서는 일부 구성요소에 대해서만 간략히 설명한다. 기판(10)은 SiO2를 주성분으로 하는 투명한 유리 재질로 이루어질 수 있다. 기판(10)은 반드시 이에 한정되는 것은 아니며 투명한 플라스틱 재로 형성할 수도 있다. 기판(10) 상에 버퍼층(11)이 더 형성될 수 있다. 버퍼층(11)은 기판(10)의 상부에 평탄한 면을 제공하고 수분 및 이물이 침투하는 것을 방지한다.버퍼층(11)상에 제2트랜지스터(TR2)의 활성층(212)이 형성된다.  활성층(212)은 아모퍼스 실리콘 또는 폴리 실리콘과 같은 무기 반도체로 형성될 수 있다. 또한 활성층(212)은 유기 반도체 또는 산화물 반도체 기타 다양한 물질로 형성될 수 있다. 활성층(212)은 소스영역(212b), 드레인영역(212a) 및 채널영역(212c)을 포함한다. 활성층(212) 상에는 게이트 절연막(13)이 형성되고, 게이트 절연막(13)상에 활성층(212)의 채널영역(212c)에 대응되는 위치에 투명도전물을 포함하는 게이트 전극 제1 층(214) 및 게이트 전극 제2 층(215)이 차례로 구비된다. 게이트 전극 제2 층(215) 상에는 층간 절연막(15)을 사이에 두고 활성층(212)의 소스영역(212b) 및 드레인영역(212a)에 각각 접속하는 소스 전극(216b) 및 드레인 전극(216a)이 형성된다. 층간 절연막(15) 상에는 소스 전극(216b) 및 드레인 전극(216a)을 덮도록 화소 정의막(18)이 구비된다. 도 7에 도시되지 않은 제1트랜지스터(TR1) 및 제3트랜지스터(TR3)도 제2트랜지스터(TR2)와 동일한 구성을 가질 수 있다. 이때, 데이터 라인(D)은 소스 전극(216b) 또는 드레인 전극(216a)과 동일한 층에 소스 전극(216b) 또는 드레인 전극(216a)과 동일한 재료를 이용하여 형성할 수 있다. 또한 제어 라인(GCB)은 데이터 라인(D)과 마찬가지로 소스 전극(216b) 또는 드레인 전극(216a)과 동일한 층에 소스 전극(216b) 또는 드레인 전극(216a)과 동일한 재료를 이용하여 형성할 수 있다. 그리고, 제1 전원 공급선(V1)도 데이터 라인(D)과 마찬가지로 소스 전극(216b) 또는 드레인 전극(216a)과 동일한 층에 소스 전극(216b) 또는 드레인 전극(216a)과 동일한 재료를 이용하여 형성할 수 있다.스캔 라인(S)은 게이트 전극 제1 층(214) 또는 게이트 전극 제2 층(215)과 동일한 층에 게이트 전극 제1 층(214) 또는 게이트 전극 제2 층(215)과 동일한 재료를 이용하여 형성할 수 있다. 또한 제2 전원 공급선(V2)은 스캔 라인(S)과 마찬가지로 게이트 전극 제1 층(214) 또는 게이트 전극 제2 층(215)과 동일한 층에 게이트 전극 제1 층(214) 또는 게이트 전극 제2 층(215)과 동일한 재료를 이용하여 형성할 수 있다. 버퍼층(11) 및 게이트 절연막(13) 상에 게이트전극 제1층(214)과 동일한 투명도전물로 형성된 화소 전극(114)이 형성된다. 투명도전물로는 인듐틴옥사이드(indium tin oxide: ITO), 인듐징크옥사이드(indium zinc oxide: IZO), 징크옥사이드(zinc oxide: ZnO), 인듐옥사이드(indium oxide: In2O3), 인듐갈륨옥사이드(indium gallium oxide: IGO), 및 알루미늄징크옥사이드(aluminum zinc oxide: AZO)을 포함하는 그룹에서 선택된 적어도 하나 이상을 포함할 수 있다.화소 전극 (114) 상에는 유기 발광층을 포함하는 중간층(119)이 형성된다. 중간층(119)의 유기발광층은 저분자 유기물 또는 고분자 유기물일 수 있다. 유기 발광층이 저분자 유기물일 경우, 유기 발광층을 중심으로 홀 수송층(hole transport layer: HTL), 홀 주입층(hole injection layer: HIL), 전자 수송층(electron transport layer: ETL) 및 전자 주입층(electron injection layer: EIL) 등이 적층될 수 있다. 이외에도 필요에 따라 다양한 층들이 적층 될 수 있다. 이때, 사용 가능한 유기 재료로 구리 프탈로시아닌(CuPc: copper phthalocyanine), N'-디(나프탈렌-1-일)-N(N'-Di(naphthalene-1-yl)-N), N'-디페닐-벤지딘(N'-diphenyl-benzidine: NPB), 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯하여 다양하게 적용 가능하다.한편, 유기 발광층이 고분자 유기물일 경우, 중간층(119)은 유기 발광층 외에 홀 수송층(HTL)이 포함될 수 있다. 홀 수송층은 폴리에틸렌 디히드록시티오펜 (PEDOT: poly-(3,4)-ethylene-dihydroxy thiophene)이나, 폴리아닐린(PANI: polyaniline) 등을 사용할 수 있다. 이때, 사용 가능한 유기 재료로 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등의 고분자 유기물을 사용할 수 있다.중간층(119) 상에는 공통 전극으로 대향 전극(20)이 형성된다. 본 실시예에 따른 유기 발광 표시 장치의 경우, 화소 전극(114)은 애노드로 사용되고, 대향 전극(20)은 캐소드로 사용된다. 물론 전극의 극성은 반대로 적용될 수 있음은 물론이다.대향 전극(20)은 반사 물질을 포함하는 반사 전극으로 구성될 수 있다. 이때 대향 전극(20)은 Al, Mg, Li, Ca, LiF/Ca, 및 LiF/Al에서 선택된 하나 이상의 물질을 포함할 수 있다. 기판(10) 및 버퍼층(11) 상에는, 박막 트랜지스터의 활성층(212)과 동일 재료로 형성된 제1 캐패시터(C1)의 하부전극(312), 화소 전극 (114)과 동일 재료로 형성된 투명도전물을 포함하는 제1 캐패시터(C1)의 상부 전극(314)이 형성되고, 하부 전극(312)과 상부 전극(314) 사이에 게이트 절연막(13)이 배치된다.도 7에 도시하지 않았으나, 기판(10)의 일 면에 대향하도록 대향전극(20)의 상부에 밀봉 부재(미도시)가 배치될 수 있다. 밀봉 부재(미도시)는 외부의 수분이나 산소 등으로부터 중간층(119)등을 보호하기 위해 형성하는 것으로 글라스 또는 플라스틱으로 형성할 수 있고, 또는 유기물과 무기물의 복수의 중첩된 구조일 수도 있다.본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.", "applicability": null}
{"applicate_number": "1020110081026", "title": "기판형 태양 전지 및 그의 제조 방법, 기판형 태양 전지의 도핑 방법 및 장치{WAFER TYPE SOLAR CELL AND METHOD FOR MANUFACTURING THEREOF, METHOD AND APPARATUS FOR DOPING OF WAFER TYPE SOLAR CELL}", "abs_cont": "본 발명은 도핑 공정을 단순화시킬 수 있도록 한 기판형 태양 전지 및 그의 제조 방법, 기판형 태양 전지의 도핑 방법 및 장치에 관한 것으로, 본 발명에 따른 기판형 태양 전지의 제조 방법은 반도체 기판을 준비하는 공정; 상기 반도체 기판의 소정 영역에 도펀트를 선택적으로 도핑시켜 상기 반도체 기판의 소정 영역과 PN 접합을 형성하는 복수의 제 1 도핑 영역을 형성하는 공정; 상기 복수의 제 1 도핑 영역을 포함하는 반도체 기판 상에 반사 방지층을 형성하는 공정; 상기 반사 방지층을 관통하여 상기 복수의 제 1 도핑 영역 각각에 접속되는 복수의 전면 전극을 형성하는 공정; 및 상기 반도체 기판에 접속되는 적어도 하나의 후면 전극을 형성하는 단계를 포함하여 이루어질 수 있다.", "claims": ["1. 반도체 기판을 준비하는 공정;상기 반도체 기판의 소정 영역에 도펀트를 선택적으로 도핑시켜 상기 반도체 기판의 소정 영역과 PN 접합을 형성하는 복수의 제 1 도핑 영역을 형성하는 공정;상기 복수의 제 1 도핑 영역을 포함하는 반도체 기판 상에 반사 방지층을 형성하는 공정;상기 반사 방지층을 관통하여 상기 복수의 제 1 도핑 영역 각각에 접속되는 복수의 전면 전극을 형성하는 공정; 및상기 반도체 기판에 접속되는 적어도 하나의 후면 전극을 형성하는 단계를 포함하여 이루어지고, 상기 복수의 제 1 도핑 영역을 형성하는 공정은 상기 반도체 기판 상에 도펀트 물질을 형성하는 공정 및 상기 도펀트 물질에 50㎛ ~ 2mm 범위의 직경을 가지는 플라즈마를 선택적으로 분사하여 상기 도펀트를 상기 반도체 기판의 소정 영역에 선택적으로 도핑시키는 공정을 포함하여 이루어지는 것을 특징으로 하는 기판형 태양 전지의 제조 방법.", "2. 제 1 항에 있어서,상기 반도체 기판 상에 도펀트 물질을 형성하는 공정은 상기 반도체 기판의 소정 영역 상에 상기 도펀트 물질을 선택적으로 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 기판형 태양 전지의 제조 방법.", "3. 제 2 항에 있어서,상기 반도체 기판의 소정 영역 상에 상기 도펀트 물질을 선택적으로 형성하는 공정은,상기 반도체 기판의 소정 영역에 중첩되는 개구부를 가지는 마스크를 상기 반도체 기판 상에 배치하는 공정; 및상기 마스크의 개구부에 중첩되는 상기 반도체 기판의 소정 영역 상에 상기 도펀트 물질을 코팅하는 공정을 포함하여 이루어지는 것을 특징으로 하는 기판형 태양 전지의 제조 방법.", "4. 제 1 항에 있어서,상기 반도체 기판 상에 도펀트 물질을 형성하는 공정은 상기 반도체 기판의 상면 전체에 상기 도펀트 물질을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 기판형 태양 전지의 제조 방법.", "5. 제 1 항에 있어서,상기 복수의 제 1 도핑 영역 각각의 폭은 10㎛ ~ 1㎜ 범위인 것을 특징으로 하는 기판형 태양 전지의 제조 방법.", "6. 삭제", "7. 삭제", "8. 제 1 항에 있어서,열처리 공정을 수행하여 상기 후면 전극의 물질을 상기 반도체 기판의 하면으로 침투시켜 제 2 도핑 영역을 형성하는 공정을 더 포함하여 이루어지며,상기 후면 전극은 상기 제 2 도핑 영역을 통해 상기 반도체 기판에 접속되는 것을 특징으로 하는 기판형 태양 전지의 제조 방법.", "9. 제 1 항에 있어서,상기 제 1 도핑 영역은 상기 반도체 기판의 상면에서부터 0.01㎛ ~ 1㎜ 범위의 깊이를 가지도록 형성된 것을 특징으로 하는 기판형 태양 전지의 제조 방법.", "10. 제 2 항, 제 3 항, 및 제 4 항 중 어느 한 항에 있어서,상기 도펀트 물질은 0.1㎛ ~ 1㎜ 범위의 두께로 형성되는 것을 특징으로 하는 기판형 태양 전지의 제조 방법.", "11. 제 1 항에 있어서,상기 도펀트 물질을 형성하는 공정 이전에 상기 반도체 기판을 소정 온도를 가열하는 공정, 또는 상기 제 1 도핑 영역을 형성하는 공정 이후에 상기 반도체 기판을 소정 온도를 가열하는 공정을 더 포함하여 이루어지거나,상기 도펀트 물질을 형성하는 공정 이전 및 제 1 도핑 영역을 형성하는 공정 이후에 상기 반도체 기판을 소정 온도를 가열하는 공정을 더 포함하여 이루어지는 것을 특징으로 하는 기판형 태양 전지의 제조 방법.", "12. 반도체 기판의 상면에 도펀트 물질을 형성하는 공정; 및상기 도펀트 물질에 50㎛ ~ 2mm 범위의 직경을 가지는 플라즈마를 선택적으로 분사하여 도펀트를 상기 반도체 기판의 소정 영역에 선택적으로 도핑시켜 복수의 도핑 영역을 형성하는 플라즈마 도핑 공정을 포함하여 이루어지는 것을 특징으로 하는 기판형 태양 전지의 도핑 방법.", "13. 제 12 항에 있어서,상기 도펀트 물질은 상기 반도체 기판의 상면에 소정 간격으로 이격되도록 형성되거나, 상기 반도체 기판의 상면 전체에 형성되는 것을 특징으로 하는 기판형 태양 전지의 도핑 방법.", "14. 제 12 항 또는 제 13 항에 있어서,상기 도펀트 물질은 0.1㎛ ~ 1㎜ 범위의 두께로 형성되는 것을 특징으로 하는 기판형 태양 전지의 도핑 방법.", "15. 삭제", "16. 제 12 항 또는 제 13 항에 있어서,상기 플라즈마 도핑 공정은 상기 도펀트 물질에 플라즈마를 라인 빔(Line Beam) 형태로 분사하여 상기 도펀트를 상기 반도체 기판의 전체 영역에 도핑시켜 도핑 영역을 형성하는 것을 특징으로 하는 기판형 태양 전지의 도핑 방법.", "17. 제 12 항 또는 제 13 항에 있어서,상기 도핑 영역은 상기 반도체 기판의 상면에서부터 0.01㎛ ~ 1㎜ 범위의 깊이를 가지도록 형성된 것을 특징으로 하는 기판형 태양 전지의 도핑 방법.", "18. 삭제", "19. 삭제", "20. 삭제", "21. 삭제", "22. 삭제", "23. 삭제", "24. 삭제", "25. 삭제", "26. 삭제", "27. 삭제", "28. 삭제", "29. 삭제", "30. 삭제", "31. 삭제", "32. 삭제"], "technical_field": "본 발명은 태양 전지에 관한 것으로, 보다 구체적으로는, 도핑 공정을 단순화시킬 수 있도록 한 기판형 태양 전지 및 그의 제조 방법, 기판형 태양 전지의 도핑 방법 및 장치에 관한 것이다.", "background_art": "태양 전지는 반도체의 성질을 이용하여 빛 에너지를 전기 에너지로 변환시키는 장치이다.태양 전지의 구조 및 원리에 대해서 간단히 설명하면, 태양 전지는 P(Positive)형 반도체와 N(Negative)형 반도체를 접합시킨 PN 접합 구조를 하고 있으며, 이러한 구조의 태양 전지에 태양광이 입사되면, 입사된 태양광이 가지고 있는 에너지에 의해 상기 반도체 내에서 정공(Hole)과 전자(Electron)가 발생하고, 이때, PN 접합에서 발생한 전기장에 의해서 상기 정공(+)는 P형 반도체 쪽으로 이동하고 상기 전자(-)는 N형 반도체 쪽으로 이동하게 되어 전위가 발생하게 됨으로써 전력을 생산할 수 있게 된다.이와 같은 태양 전지는 박막형 태양 전지와 기판형 태양 전지로 구분할 수 있다.상기 박막형 태양 전지는 유리 등과 같은 기판 상에 박막의 형태로 반도체를 형성하여 태양 전지를 제조한 것이고, 상기 기판형 태양 전지는 실리콘과 같은 반도체 물질 자체를 기판으로 이용하여 태양 전지를 제조한 것이다.상기 기판형 태양 전지는 상기 박막형 태양 전지에 비하여 두께가 두껍고 고가의 재료를 이용해야 하는 단점이 있지만, 전지 효율이 우수한 장점이 있다.이하에서는 도면을 참조로 종래의 기판형 태양 전지에 대해서 설명하기로 한다.도 1은 종래의 기판형 태양 전지의 개략적인 단면도이다.도 1에서 알 수 있듯이, 종래의 기판형 태양 전지는 P형 반도체 기판(10), N형 반도체층(20), 반사 방지층(30), P+형 반도체층(40), 전면 전극(50), 및 후면 전극(60)으로 이루어진다.상기 P형 반도체 기판(10) 및 그 상면에 형성된 N형 반도체층(20)은 태양 전지의 PN 접합 구조를 이루는 것으로서, 상기 P형 반도체 기판(10) 및 N형 반도체층(20)의 상면은 요철 구조로 형성되어 태양광이 태양 전지 내부로 최대한 흡수될 수 있도록 구성된다.상기 반사 방지층(30)은 입사광의 반사를 최소화시키는 역할을 함과 더불어 N형 반도체층(20)에서 형성된 전자가 재결합하여 소멸되는 것을 방지하는 역할을 한다.상기 P+형 반도체층(40)은 상기 P형 반도체 기판(10)의 하면에 형성되어 태양광에 의해서 형성된 전자가 재결합하여 소멸되는 것을 방지하는 역할을 한다.상기 전면 전극(50)은 상기 반사 방지층(30)의 상부에서부터 상기 N형 반도체층(20)까지 연장 형성되고, 상기 후면 전극(60)은 상기 P+형 반도체층(40)의 하면에 형성된다.도 2a 내지 도 2f는 도 1에 도시된 종래의 기판형 태양 전지의 제조 방법을 설명하기 위한 도면이다.우선, 도 2a에서 알 수 있듯이, P형 반도체 기판(10a)을 준비한 후, P형 반도체 기판(10a)의 상면을 요철 구조로 식각한다.다음, 도 2b에서 알 수 있듯이, 상기 P형 반도체 기판(10a)에 N형 도펀트를 도핑시켜 상기 P형 반도체 기판(10a)에 N형 반도체층(20a)을 형성한다.이 도핑 공정은 상기 P형 반도체 기판(10a)을 대략 800℃ 이상의 고온의 확산로에 안치시킨 상태에서 POCl3, PH3 등과 같은 N형 도펀트 가스를 공급하여 N형 도펀트를 상기 P형 반도체 기판(10a)의 표면으로 확산시키는 공정으로 이루어진다.한편, 이와 같은 고온 확산 공정은 800℃ 이상의 고온에서 수행되기 때문에 P형 반도체 기판(10a)의 표면에 PSG(Phosphor-Silicate Glass)와 같은 부산물이 형성될 수 있다.  상기 PSG는 태양 전지에서 전류를 차폐시키는 문제를 야기하기 때문에 태양 전지의 효율을 높이기 위해서 식각 용액 등을 이용하여 상기 PSG를 제거한다.다음, 도 2c에서 알 수 있듯이, 상기 P형 반도체 기판(10a)의 측부 및 하부에 형성된 N형 반도체층(20a)을 제거하여, 상기 P형 반도체 기판(10a)의 상부에만 N형 반도체층(20a)을 형성한다.  따라서, P형 반도체 기판(10) 및 그 상면에 형성된 N형 반도체층(20)으로 이루어진 PN 접합층이 형성된다.다음, 도 2d에서 알 수 있듯이, 상기 N형 반도체층(20) 상면에 반사 방지층(30)을 형성한다.다음, 도 2e에서 알 수 있듯이, 상기 반사 방지층(30) 상면에 전면 전극(50)을 형성하고, 상기 P형 반도체 기판(10)의 하면에 후면 전극(60)을 형성한다.다음, 도 2f에서 알 수 있듯이, 고온에서 열처리 공정을 수행하여 도 1과 같은 기판형 태양 전지를 완성한다.  이와 같이, 고온의 열처리 공정을 수행하면, 상기 전면 전극(50)을 구성하는 금속물질이 상기 반사 방지층(30)을 뚫고 상기 N형 반도체층(20)까지 침투하게 되어 전면 전극(50)이 N형 반도체층(20)과 전기적으로 연결되게 된다.  또한, 상기 후면 전극(60)을 구성하는 금속물질이 상기 P형 반도체 기판(10)으로 침투하게 되어 상기 P형 반도체 기판(10)의 하부에 P+형 반도체층(40)이 형성되게 된다.이상과 같은 종래의 기판형 태양 전지는 PN 접합 공정을 위해 전술한 고온 확산 공정을 이용하기 때문에 진공 및 고온 장비를 사용하므로 도핑 공정이 복잡하고 공정 시간이 길어 생산성이 저하되며, 다량의 도펀트 가스를 사용하므로 생산 비용이 증가하게 된다.", "problem": "본 발명은 전술한 문제점을 해결하기 위한 것으로서, 도핑 공정을 단순화시킬 수 있도록 한 기판형 태양 전지 및 그의 제조 방법, 기판형 태양 전지의 도핑 방법 및 장치를 제공하는 것을 기술적 과제로 한다.또한, 본 발명의 반도체 기판과 전극의 접촉 저항을 최소화하여 효율을 향상시킬 수 있도록 한 기판형 태양 전지 및 그의 제조 방법, 기판형 태양 전지의 도핑 방법 및 장치를 제공하는 것을 다른 기술적 과제로 한다.", "solution": "전술한 기술적 과제를 달성하기 위한 본 발명에 따른 기판형 태양 전지의 제조 방법은 반도체 기판을 준비하는 공정; 상기 반도체 기판의 소정 영역에 도펀트를 선택적으로 도핑시켜 상기 반도체 기판의 소정 영역과 PN 접합을 형성하는 복수의 제 1 도핑 영역을 형성하는 공정; 상기 복수의 제 1 도핑 영역을 포함하는 반도체 기판 상에 반사 방지층을 형성하는 공정; 상기 반사 방지층을 관통하여 상기 복수의 제 1 도핑 영역 각각에 접속되는 복수의 전면 전극을 형성하는 공정; 및 상기 반도체 기판에 접속되는 적어도 하나의 후면 전극을 형성하는 단계를 포함하여 이루어질 수 있다.상기 복수의 제 1 도핑 영역을 형성하는 공정은 상기 반도체 기판의 소정 영역 상에 도펀트 물질을 선택적으로 형성하는 공정; 및 상기 도펀트 물질에 플라즈마를 선택적으로 분사하여 상기 도펀트를 상기 반도체 기판의 소정 영역에 선택적으로 도핑시켜 상기 복수의 제 1 도핑 영역을 형성하는 공정을 포함하여 이루어질 수 있다.상기 반도체 기판의 소정 영역 상에 도펀트 물질을 선택적으로 형성하는 공정은 상기 반도체 기판의 소정 영역에 중첩되는 개구부를 가지는 마스크를 상기 반도체 기판 상에 배치하는 공정; 및 상기 마스크의 개구부에 중첩되는 상기 반도체 기판의 소정 영역 상에 상기 도펀트 물질을 코팅하는 공정을 포함하여 이루어질 수 있다.상기 복수의 제 1 도핑 영역을 형성하는 공정은 상기 반도체 기판의 상면 전체에 도펀트 물질을 형성하는 공정; 및 상기 도펀트 물질에 플라즈마를 선택적으로 분사하여 상기 도펀트를 상기 반도체 기판의 소정 영역에 선택적으로 도핑시켜 상기 복수의 제 1 도핑 영역을 형성하는 공정을 포함하여 이루어질 수 있다.상기 복수의 제 1 도핑 영역 각각의 폭은 10㎛ ~ 1㎜ 범위일 수 있다.전술한 기술적 과제를 달성하기 위한 본 발명에 따른 기판형 태양 전지의 제조 방법은 반도체 기판을 준비하는 공정; 상기 반도체 기판의 상면 전체에 도펀트 물질을 형성하는 공정; 상기 도펀트 물질에 플라즈마를 분사하여 도펀트를 상기 반도체 기판의 상면 전체 영역에 도핑시켜 상기 반도체 기판의 비도핑 영역과 PN 접합을 형성하는 제 1 도핑 영역을 형성하는 공정; 상기 제 1 도핑 영역 상에 반사 방지층을 형성하는 공정; 상기 반사 방지층을 관통하여 소정 간격으로 상기 제 1 도핑 영역에 접속되는 복수의 전면 전극을 형성하는 공정; 및 상기 반도체 기판에 접속되는 적어도 하나의 후면 전극을 형성하는 단계를 포함하여 이루어질 수 있다.상기 플라즈마는 점 형태 또는 라인 빔(Line Beam) 형태로 분사될 수 있다.상기 기판형 태양 전지의 제조 방법은 열처리 공정을 수행하여 상기 후면 전극의 물질을 상기 반도체 기판의 하면으로 침투시켜 제 2 도핑 영역을 형성하는 공정을 더 포함하여 이루어지며, 상기 후면 전극은 상기 제 2 도핑 영역을 통해 상기 반도체 기판에 접속된다.상기 제 1 도핑 영역은 상기 반도체 기판의 상면에서부터 0.01㎛ ~ 1㎜ 범위의 깊이를 가지도록 형성될 수 있다.  그리고, 상기 도펀트 물질은 0.1㎛ ~ 1㎜ 범위의 두께로 형성될 수 있다.전술한 기술적 과제를 달성하기 위한 본 발명에 따른 기판형 태양 전지의 도핑 방법은 반도체 기판의 상면에 도펀트 물질을 형성하는 공정(A); 및 상기 도펀트 물질에 플라즈마를 분사하여 도펀트를 상기 반도체 기판에 도핑시켜 도핑 영역을 형성하는 플라즈마 도핑 공정을 포함하여 이루어질 수 있다.상기 도펀트 물질은 상기 반도체 기판의 상면에 소정 간격으로 이격되도록 형성되거나, 상기 반도체 기판의 상면 전체에 형성될 수 있다.  이때, 상기 도펀트 물질은 0.1㎛ ~ 1㎜ 범위의 두께로 형성될 수 있다.상기 플라즈마 도핑 공정은 상기 도펀트 물질에 플라즈마를 선택적으로 분사하여 상기 도펀트를 상기 반도체 기판의 소정 영역에 선택적으로 도핑시켜 복수의 도핑 영역을 형성할 수 있다.상기 플라즈마 도핑 공정은 상기 도펀트 물질에 플라즈마를 라인 빔(Line Beam) 형태로 분사하여 상기 도펀트를 상기 반도체 기판의 전체 영역에 도핑시켜 도핑 영역을 형성할 수 있다.상기 도핑 영역은 상기 반도체 기판의 상면에서부터 0.01㎛ ~ 1㎜ 범위의 깊이를 가지도록 형성될 수 있다.전술한 기술적 과제를 달성하기 위한 본 발명에 따른 기판형 태양 전지는 반도체 기판; 상기 반도체 기판의 소정 영역마다 선택적으로 도핑되어 상기 반도체 기판의 소정 영역과 PN 접합을 형성하는 복수의 제 1 도핑 영역; 상기 복수의 제 1 도핑 영역을 포함하는 반도체 기판 상에 형성된 반사 방지층; 상기 반사 방지층 상에 형성되어 상기 반사 방지층을 관통해 상기 복수의 제 1 도핑 영역 각각에 접속된 복수의 전면 전극; 및 상기 반도체 기판의 후면에 형성되어 상기 반도체 기판에 접속되는 적어도 하나의 후면 전극을 포함하여 구성될 수 있다.상기 복수의 제 1 도핑 영역 각각은 상기 반도체 기판의 상면에서부터 0.01㎛ ~ 1㎜ 범위의 깊이를 가지도록 형성되고, 상기 복수의 제 1 도핑 영역 각각의 폭은 10㎛ ~ 1㎜ 범위일 수 있다.상기 반도체 기판의 상면은 상기 복수의 제 1 도핑 영역과 상기 복수의 제 1 도핑 영역 사이사이의 비도핑 영역으로 이루어질 수 있다.상기 기판형 태양 전지는 상기 반도체 기판의 후면에 형성된 제 2 도핑 영역을 더 포함하여 구성되고, 상기 후면 전극은 상기 제 2 도핑 영역을 통해 상기 반도체 기판에 접속될 수 있다.전술한 기술적 과제를 달성하기 위한 본 발명에 따른 기판형 태양 전지의 도핑 장치는 도펀트 물질이 형성된 반도체 기판을 지지하는 기판 지지 수단; 상기 도펀트 물질에 플라즈마를 분사하여 상기 반도체 기판의 소정 영역에 도펀트를 선택적으로 도핑시켜 상기 반도체 기판의 소정 영역에 도핑 영역을 선택적으로 형성하는 플라즈마 도핑 부재; 상기 플라즈마 도핑 부재에 불활성 가스를 공급하는 가스 공급부; 및 상기 플라즈마 도핑 부재에 플라즈마 전원을 공급하고 상기 기판 이송 수단을 접지시키는 가스 공급부를 포함하여 구성될 수 있다.상기 플라즈마 도핑 부재는 상기 가스 공급부로부터 공급되는 불활성 가스와 상기 전원 공급부로부터 공급되는 플라즈마 전원에 따라 소정의 직경을 가지는 플라즈마를 발생하여 상기 도펀트 물질의 분사하는 금속관; 및 상기 금속관의 하부를 감싸는 절연관을 포함하여 구성될 수 있다.상기 금속관은 상기 불활성 가스가 공급되는 가스 공급구와 상기 플라즈마가 분사되는 가스 배출구를 가지도록 금속 재질로 형성되어 상기 전원 공급부에 접속된 몸체를 포함하여 구성되고, 상기 가스 배출구는 상기 가스 공급구보다 상대적으로 작은 직경을 갖는다.전술한 기술적 과제를 달성하기 위한 본 발명에 따른 기판형 태양 전지의 도핑 장치는 도펀트 물질이 형성된 반도체 기판을 지지하는 기판 지지 수단; 복수의 플라즈마 분사 노즐 각각을 통해 상기 도펀트 물질에 플라즈마를 분사하여 상기 반도체 기판에 도펀트를 도핑시켜 상기 반도체 기판에 도핑 영역을 형성하는 플라즈마 도핑 모듈; 상기 플라즈마 도핑 모듈에 불활성 가스를 공급하는 가스 공급부; 및 상기 플라즈마 도핑 모듈에 플라즈마 전원을 공급하고 상기 기판 이송 수단을 접지시키는 가스 공급부를 포함하여 구성될 수 있다.상기 플라즈마 도핑 모듈은 상기 가스 공급부로부터 공급되는 불활성 가스와 상기 전원 공급부로부터 공급되는 플라즈마 전원에 따라 플라즈마를 발생하여 상기 도펀트 물질의 분사하는 상기 복수의 플라즈마 분사 노즐을 포함하는 플라즈마 전극 프레임; 상기 복수의 플라즈마 분사 노즐 각각에 연통되는 복수의 가스 공급 홀을 가지도록 형성되어 상기 플라즈마 전극 프레임 상에 설치된 절연 프레임; 및 상기 가스 공급부로부터 공급되는 불활성 가스가 공급되고, 상기 복수의 가스 공급 홀 각각에 공통적으로 연통되는 가스 분배 공간을 가지도록 형성되어 상기 절연 프레임을 덮는 가스 분배 프레임을 포함하여 구성될 수 있다.상기 플라즈마 전극 프레임은 상기 절연 프레임의 하부에 결합되어 상기 전원 공급부로부터 플라즈마 전원이 공급되고, 상기 복수의 가스 공급 홀 각각에 연통되는 복수의 플라즈마 분사 홀을 가지는 전극 플레이트; 상기 복수의 플라즈마 분사 홀 각각에 연통되도록 상기 전극 플레이트로부터 소정 높이로 돌출된 상기 복수의 플라즈마 분사 노즐; 및  상기 복수의 플라즈마 분사 노즐 각각의 하부를 감싸는 복수의 절연관을 포함하여 구성될 수 있다.상기 플라즈마는 50㎛ ~ 2mm 범위의 직경을 가지도록 상기 도펀트 물질에 분사될 수 있다.상기 플라즈마는 라인 빔(Line Beam) 형태로 분사될 수 있다.  이 경우, 상기 플라즈마 도핑 모듈은 상기 가스 공급부로부터 공급되는 불활성 가스와 상기 전원 공급부로부터 공급되는 플라즈마 전원에 따라 상기 라인 빔 형태의 플라즈마를 발생하여 상기 도펀트 물질의 분사하는 상기 복수의 플라즈마 분사 노즐을 포함하는 플라즈마 전극 프레임; 상기 복수의 플라즈마 분사 노즐 각각에 연통되는 복수의 가스 공급 슬릿을 가지도록 형성되어 상기 플라즈마 전극 프레임 상에 설치된 절연 프레임; 및 상기 가스 공급부로부터 공급되는 불활성 가스가 공급되고, 상기 복수의 가스 공급 슬릿 각각에 공통적으로 연통되는 가스 분배 공간을 가지도록 형성되어 상기 절연 프레임을 덮는 가스 분배 프레임을 포함하여 구성될 수 있다.상기 플라즈마 전극 프레임은 상기 절연 프레임의 하부에 결합되어 상기 전원 공급부로부터 플라즈마 전원이 공급되고, 상기 복수의 가스 공급 슬릿 각각에 연통되는 복수의 플라즈마 분사 슬릿을 가지는 전극 플레이트; 상기 복수의 플라즈마 분사 슬릿 각각에 연통되도록 상기 전극 플레이트로부터 소정 높이로 돌출된 상기 복수의 플라즈마 분사 노즐; 및  상기 복수의 플라즈마 분사 노즐 각각의 하부를 감싸는 복수의 절연관을 포함하여 구성될 수 있다.", "effects": "상기 과제의 해결 수단에 의하면, 본 발명에 따른 기판형 태양 전지 및 기판형 태양 전지의 도핑 장치는 반도체 기판의 소정 영역마다 선택적으로 형성되는 제 1 도핑 영역이 반도체 기판의 소정 영역과 선택적으로 PN 접합을 형성함으로써 반도체 기판과 전극 간의 접촉 저항이 최소화되고, 이로 인해 효율이 향상될 수 있다.또한, 본 발명에 따른 기판형 태양 전지의 제조 방법 및 도핑 방법은 반도체 기판에 도펀트 물질을 형성한 후, 도펀트 물질의 소정 영역에 플라즈마를 분사하여 반도체 기판에 PN 접합되는 제 1 도핑 영역을 형성함으로써 PN 접합 공정을 위한 도핑 공정의 단순화 및 공정 시간을 단축시킬 수 있고, 도핑 깊이 및 농도 등을 용이하게 제어할 수 있을 뿐만 아니라, 나아가, 반도체 기판과 전극 간의 접촉 저항을 최소화하여 태양 전지의 효율을 향상시킬 수 있다.", "description": "이하, 도면을 참조로 본 발명에 따른 바람직한 실시 예에 대해서 상세히 설명하기로 한다.도 3은 본 발명의 실시 예에 따른 기판형 태양 전지를 개략적으로 나타내는 단면도이다.도 3을 참조하면, 본 발명의 실시 예에 따른 기판형 태양 전지(100)는 반도체 기판(110), 복수의 제 1 도핑 영역(120), 반사 방지층(130), 제 2 도핑 영역(140), 복수의 전면 전극(150), 및 후면 전극(160)을 포함하여 구성된다.반도체 기판(110)은 제 1 극성(예를 들어, P형)의 실리콘 기판 또는 제 1 극성과 반대인 제 2 극성(예를 들어, N형)의 실리콘 기판이 될 수 있다.상기 실리콘 기판으로는 단결정 실리콘 또는 다결정 실리콘을 이용할 수 있는데, 단결정 실리콘은 순도가 높고 결정 결함 밀도가 낮기 때문에 태양 전지의 효율이 높으나 가격이 너무 높아 경제성이 떨어지는 단점이 있고, 다결정 실리콘은 상대적으로 효율은 떨어지지만 저가의 재료와 공정을 이용하기 때문에 생산비가 적게 들어 대량 생산에 적합하다.상기 반도체 기판(110)의 상면은 요철 구조로 형성되어 태양광이 태양 전지 내부로 최대한 흡수될 수 있도록 구성된다.  이러한 반도체 기판(110)의 상면에 형성되는 요철 구조는 식각 공정, 예를 들어 반응성 이온 에칭법(Reactive Ion Etching)에 의해 형성될 수 있다.복수의 제 1 도핑 영역(120) 각각은 반도체 기판(110)의 소정 영역마다 선택적으로 도핑되는 제 1 도펀트에 의해 형성되어 반도체 기판(100)의 소정 영역과 PN 접합을 형성한다.  예를 들어, 반도체 기판(110)이 P형 반도체로 이루어진 경우 제 1 도펀트는 인산 등의 P 원소를 함유하는 N형 도펀트가 될 수 있다.  다른 예로서, 반도체 기판(110)이 N형  반도체로 이루어진 경우 제 1 도펀트는 붕산 등의 B 원소를 함유하는 P형 도펀트가 될 수 있다.복수의 제 1 도핑 영역(120) 각각은 제 1 도펀트 물질을 반도체 기판(110)의 소정 영역에 코팅하는 코팅 공정, 및 상압 분위기에서 제 1 도펀트 물질에 플라즈마를 분사하여 제 1 도펀트를 반도체 기판(110)의 소정 영역에 소정 깊이로 도핑하는 상압 플라즈마 도핑 공정에 의해 형성될 수 있다.  이에 따라, 반도체 기판(110)의 상면은 제 1 도펀트에 의해 도핑된 복수의 제 1 도핑 영역(120)과 제 1 도펀트가 도핑되지 않는 복수의 제 1 도핑 영역(120) 사이사이(또는 주위)의 비도핑 영역으로 이루어진다.상기 복수의 제 1 도핑 영역(120) 각각은 반도체 기판(110)의 상면에서부터 0.01㎛ ~ 1㎜ 범위의 도핑 깊이로 형성될 수 있다.  이때, 상기 복수의 제 1 도핑 영역(120) 각각의 도핑 깊이가 0.01㎛ 이하일 경우에는 반도체 기판(110)과 제 1 도핑 영역(120) 간의 PN 접합이 형성되지 않을 수 있다.  또한, 복수의 제 1 도핑 영역(120) 각각의 도핑 깊이가 1mm 이상일 경우에는 제 1 도펀트 물질의 사용량이 증가하여 제조 비용이 증가할 수 있다.  이에 따라, 상기 복수의 제 1 도핑 영역(120) 각각은 PN 접합의 형성 및 제 1 도펀트 물질의 사용량을 고려하여 반도체 기판(110)의 상면에서부터 0.01㎛ ~ 1㎜ 범위의 도핑 깊이로 형성되는 것이 바람직하다.상기 복수의 제 1 도핑 영역(120) 각각의 폭(또는 크기)은 10㎛ ~ 1㎜ 범위로 형성될 수 있다.  이때, 상기 복수의 제 1 도핑 영역(120) 각각의 폭이 10㎛ 이하일 경우에는 상압 플라즈마 도핑 공정시 플라즈마 분사하는 플라즈마 분사 노즐의 제작에 어려움이 있다.  또한, 상기 복수의 제 1 도핑 영역(120) 각각의 폭이 1㎜ 이상일 경우에는 대형의 플라즈마 분사 노즐을 사용해야 하고, 플라즈마 분사를 위해 높은 플라즈마 전원을 사용해야만 한다.반사 방지층(130)은 복수의 제 1 도핑 영역(120)을 포함하는 반도체 기판(110)의 상면 전체에 형성된다.  이때, 반사 방지층(130)은 반도체 기판(110)의 상면에 형성된 요철 구조에 대응되는 요철 구조를 가지도록 형성된다.  반사 방지층(130)은 실리콘 질화물 또는 실리콘 산화물로 형성될 수 있다.  이러한 반사 방지층(130)은 입사되는 태양 광의 반사를 최소화시키는 역할을 한다.제 2 도핑 영역(140)은 반도체 기판(110)의 하면에 도핑되는 제 2 도펀트에 의해 형성된다.  즉, 제 2 도핑 영역(140)은 열처리 공정에 의해 후면 전극(160)을 형성하는 후면 전극 물질에 포함된 제 2 도펀트가 반도체 기판(110)의 하면에서부터 소정 깊이로 침투되는 것에 의해 형성된다.  예를 들어, 상기 반도체 기판(110)이 P형 반도체로 이루어진 경우, 상기 제 2 도핑 영역(140)은 P+형 반도체로 이루어지게 된다.  이러한 제 2 도핑 영역(140)은 태양 광에 의해서 형성된 전자가 재결합하여 소멸되는 것을 방지하는 역할을 한다.복수의 전면 전극(150) 각각은 복수의 제 1 도핑 영역(120)에 중첩되는 반사 방지층(130) 상에 형성되어 반사 방지층(130)을 관통해 복수의 제 1 도핑 영역(120)에 전기적으로 접속된다.  즉, 복수의 전면 전극(150) 각각은 열처리 공정에 의해 전면 전극 물질이 반사 방지층(130)을 관통해 제 1 도핑 영역(120)까지 침투함으로써 제 1 도핑 영역(120)에 전기적으로 접속된다.  이러한 상기 복수의 전면 전극(150) 각각은 Ag, Al, Ag+Al, Ag+Mg, Ag+Mn, Ag+Sb, Ag+Zn, Ag+Mo, Ag+Ni, Ag+Cu, Ag+Al+Zn와 같은 금속 물질로 이루어질 수 있다.후면 전극(160)은 반도체 기판(110)의 하면에 형성되어 제 2 도핑 영역(140)에 전기적으로 접속된다.  이러한 상기 후면 전극(160)은 제 2 도핑 영역(140)을 형성하기 위한 제 2 도펀트로 기능할 수 있는 물질을 포함하여 이루어질 수 있다.  예를 들어, 반도체 기판(110)이 P형 반도체로 이루어진 경우, 후면 전극(160)은 Al, Al+Ag, Al+Mo, Al+Ni, Al+Cu, Al+Mg, Al+Mn, Al+Zn 등과 같은 금속물질을 들 수 있다.  한편, 전술한 후면 전극(160)은 반도체 기판(110)의 하면에 일정한 간격으로 가지도록 복수 패턴으로 형성될 수도 있다.이와 같은, 본 발명의 실시 예에 따른 기판형 태양 전지는 반도체 기판(110)의 소정 영역마다 선택적으로 형성되는 제 1 도핑 영역(120)이 반도체 기판(110)의 소정 영역과 선택적으로 PN 접합을 형성함으로써 반도체 기판(110)과 전극(150) 간의 접촉 저항이 최소화되고, 이로 인해 효율이 향상될 수 있다.도 4a 내지 도 4h는 도 3에 도시된 본 발명의 기판형 태양 전지의 제조 방법을 설명하기 위한 도면이다.우선, 도 4a에서 알 수 있듯이, 반도체 기판(110)을 준비한 후, 반도체 기판(110)의 상면을 식각하여 반도체 기판(110)의 상면에 요철 구조를 형성한다.반도체 기판(110)은 제 1 극성(예를 들어, P형)의 실리콘 기판 또는 제 1 극성과 반대인 제 2 극성(예를 들어, N형)의 실리콘 기판이 될 수 있다.상기 반도체 기판(110)의 상면에 요철 구조는 반응성 이온 에칭(Reactive Ion Etching) 공정에 의해 형성될 수 있다.  상기 반응성 이온 에칭 공정을 이용할 경우에는 Cl2, SF6, NF3, HBr, 또는 이들의 2 이상의 혼합물을 주 가스로 이용하고, Ar, O2, N2, He, 또는 이들의 2 이상의 혼합물을 첨가 가스로 이용할 수 있다.이와 같이, 반응성 이온 에칭 공정을 이용하여 반도체 기판(110)의 일면을 식각하게 되면, 고압의 플라즈마로 인해서 반도체 기판(110)의 상면에 SiOx와 같은 반응 부산물(미도시)이 잔존할 수 있다.  이에 따라, 요철 구조를 형성하는 반응성 이온 에칭 공정 이후에 반도체 기판(110)의 상면에 잔존하는 반응 부산물 등을 제거하는 반응물 제거 공정을 추가로 수행할 수 있다.  상기 반응물 제거 공정은 전술한 반응성 이온 에칭 공정을 이용하되, 산소를 포함하지 않는 반응 가스를 사용할 수 있다.전술한 요철 구조를 형성하는 공정과 반응물 제거 공정은 동일한 장비 내에서 연속 공정을 수행할 수 있으며, 그에 따라, 실질적으로 공정 추가나 공정 장비 추가가 발생하지 않게 된다.  한편, 전술한 요철 구조를 형성하는 공정에서 공정 조건이 최적화되어 전술한 반응 부산물이 생성되지 않을 경우에는 전술한 반응물 제거 공정은 생략될 수 있다.다음, 도 4b에서 알 수 있듯이, 소정 간격으로 이격된 복수의 개구부(121o)를 가지는 마스크(121)를 반도체 기판(110) 상에 정렬하여 배치한다.  이때, 마스크(121)는 금속 물질 또는 유기 계열의 물질로 이루어질 수 있다.다음, 도 4c에서 알 수 있듯이, 마스크(121)의 개구부(121o) 각각에 중첩되는 반도체 기판(110)의 소정 영역 상에 제 1 도펀트 물질(123)을 코팅한다.  이때, 제 1 도펀트 물질(123)은 에어로졸(Aerosol) 코팅 공정 또는 스핀 코팅 공정에 의해 코팅될 수 있다.  한편, 제 1 도펀트 물질(123)을 코팅한 후, 코팅된 제 1 도펀트 물질(123)을 건조하는 건조 공정을 추가로 수행할 수 있다.제 1 도펀트 물질(123)은 제 1 도펀트, 예를 들어, 인산 등의 P 원소 또는 붕산 등과 같은 B 원소를 함유하는 유기(또는 무기) 계열의 액상(또는 분말) 물질로 이루어진다.  이때, 상기 제 1 도펀트 물질(123)에 함유하는 제 1 도펀트의 함유량은 0.1% ~ 90% 범위로 이루어지는 것이 바람직하다.  예를 들어, 반도체 기판(110)이 P형 반도체로 이루어진 경우, 제 1 도펀트 물질(123)은 인산 등의 P 원소를 함유하는 유기(또는 무기) 계열의 액상(또는 분말) 물질로 이루어진다.  반면, 반도체 기판(110)이 N형 반도체로 이루어진 경우, 제 1 도펀트 물질(123)은 붕산 등과 같은 B 원소 등의 제 1 도펀트를 함유하는 유기(또는 무기) 계열의 액상(또는 분말) 물질로 이루어진다.제 1 도펀트 물질(123)이 액상 물질일 경우, 제 1 도펀트 물질(123)은 전술한 에어로졸(Aerosol) 코팅 방식 또는 스핀 코팅 방식에 따라 코팅될 수 있다.  반면, 제 1 도펀트 물질(123)이 분말 물질일 경우, 제 1 도펀트 물질(123)은 유기 용액(Solution)과 함께 분사 방식으로 코팅될 수 있다.상기 제 1 도펀트 물질(123)은 0.1㎛ ~ 1㎜ 범위의 두께로 코팅될 수 있다.  즉, 제 1 도펀트 물질(123)의 코팅 두께는 반도체 기판(110)의 상면에서부터 침투되어 전술한 제 1 도펀트의 도핑 깊이에 영향을 미친다.  이에 따라, 제 1 도펀트 물질(123)이 0.1㎛ 이하의 두께로 형성될 경우에는 제 1 도펀트가 반도체 기판(110)으로 침투되지 않거나 침투 깊이가 매우 얕을 수 있다.  또한, 제 1 도펀트 물질(123)이 1mm 이상의 두께로 형성될 경우에는 제 1 도펀트 물질(123)의 사용량이 증가하여 제조 비용이 증가할 수 있다.  이에 따라, 상기 제 1 도펀트 물질(123)의 코팅 두께는 제 1 도펀트의 침투 깊이 및 제 1 도펀트 물질의 사용량을 고려하여 반도체 기판(110)의 상면에 0.1㎛ ~ 1㎜ 범위의 두께를 가지도록 코팅되는 것이 바람직하다.다음, 도 4d에서 알 수 있듯이, 반도체 기판(110) 상에 소정 간격으로 설치된 복수의 상압 플라즈마 분사 부재(125)를 이용하여 제 1 도펀트 물질(123)의 소정 영역마다 플라즈마(P)를 분사함으로써 제 1 도펀트 물질(123)의 제 1 도펀트를 반도체 기판(110)의 소정 영역에 침투시켜 복수의 제 1 도핑 영역(120)을 형성한다.  즉, 제 1 도펀트 물질(123)에 함유된 제 1 도펀트는 분사되는 플라즈마(P)의 열, 이온, 및 불활성 가스의 유속 등에 의해 반도체 기판(110)의 표면에 침투하여 반도체 기판(110)의 소정 영역에 소정 깊이로 도핑된다.  이에 따라, 상기 제 1 도핑 영역(120)은 반도체 기판(110)의 소정 영역과 PN 접합을 형성한다.상기 복수의 제 1 도핑 영역(120) 각각은 반도체 기판(110)의 상면에서부터 0.01㎛ ~ 1㎜ 범위의 도핑 깊이로 형성될 수 있다.  이때, 상기 복수의 제 1 도핑 영역(120) 각각의 도핑 깊이가 0.01㎛ 이하일 경우에는 반도체 기판(110)과 제 1 도핑 영역(120) 간의 PN 접합이 형성되지 않을 수 있다.  또한, 복수의 제 1 도핑 영역(120) 각각의 도핑 깊이가 1mm 이상일 경우에는 제 1 도펀트 물질의 사용량이 증가하여 제조 비용이 증가할 수 있다.  이에 따라, 상기 복수의 제 1 도핑 영역(120) 각각은 PN 접합의 형성 및 제 1 도펀트 물질의 사용량을 고려하여 반도체 기판(110)의 상면에서부터 0.01㎛ ~ 1㎜ 범위의 도핑 깊이로 형성되는 것이 바람직하다.상기 상압 플라즈마 분사 부재(125)는 얇은 금속관에 주입되는 불활성 가스와 플라즈마 전원에 따라 소정의 직경을 가지는 플라즈마(P)를 제 1 도펀트 물질(123)에 분사한다.  이때, 불활성 기체는 Ar, He, H2, N2 등이 될 수 있으며, 플라즈마 전원은 LF(Low Frequency) 전력, MF(Middle Frequency), 또는 HF(High Frequency) 전력이 될 수 있다.  예를 들어, LF 전력은 3㎑ ~ 300㎑ 범위의 주파수를 가지고, MF 전력은 300㎑ ~ 3㎒ 범위의 주파수를 가지며, HF 전력은 3㎒ ~ 30㎒ 범위의 주파수를 가질 수 있다.상기 상압 플라즈마 분사 부재(125)는 반도체 기판(110)에 코팅된 제 1 도펀트 물질(123)로부터 1mm ~ 10mm 범위의 거리(또는 간격)로 이격되는 것이 바람직하다.플라즈마(P)는 50㎛ ~ 2mm 범위의 직경을 가지도록 제 1 도펀트 물질(123)에 분사될 수 있다.  이때, 플라즈마(P)가 50㎛ 이하의 직경을 가지도록 분사될 경우에는 플라즈마(P)의 길이가 짧기 때문에 플라즈마(P)에 의한 제 1 도펀트 물질(123)의 도핑이 미미할 수 있고, 플라즈마(P)가 2mm 이상의 직경을 가지도록 분사될 경우에는 분사되는 플라즈마(P)의 퍼짐이 발생할 수 있다.다음, 도 4e에서 알 수 있듯이, 반도체 기판(110) 상에 배치된 마스크(121)를 제거함과 아울러, 반도체 기판(110)의 소정 영역에 잔존하는 제 1 도펀트 물질(123)을 제거한다.  이에 따라, 반도체 기판(110)의 상면에는 소정 간격을 가지도록 제 1 도펀트가 선택적으로 도핑된 복수의 제 1 도핑 영역(120), 및 복수의 제 1 도핑 영역(120) 사이사이(또는 주변)에 제 1 도펀트가 도핑되지 않는 비도핑 영역이 마련된다.다음, 도 4f에서 알 수 있듯이, 복수의 제 1 도핑 영역(120)과 복수의 제 1 도핑 영역(120) 사이사이의 비도핑 영역을 포함하는 반도체 기판(110)의 상면 전체에 반사 방지층(130)을 형성된다.상기 반사 방지층(130)은 플라즈마 화학 기상 증착 공정을 통해 실리콘 질화물 또는 실리콘 산화물로 형성될 수 있다.  이러한 반사 방지층(130)은 반도체 기판(110)의 상면에 형성된 요철 구조에 대응되는 요철 구조를 가지도록 형성된다.다음, 도 4g에서 알 수 있듯이, 복수의 제 1 도핑 영역(120)에 중첩되는 반사 방지층(130) 상에 전면 전극 물질(150a)을 소정의 패턴으로 형성하고, 상기 반도체 기판(110)의 하면에 후면 전극 물질(160a)을 형성한다.상기 전면 전극 물질(150a)을 먼저 형성한 후, 상기 후면 전극 물질(160a)을 형성할 수도 있고, 상기 후면 전극 물질(160a)을 먼저 형성한 후, 상기 전면 전극 물질(150a)을 형성할 수도 있다.상기 전면 전극 물질(150a)은 Ag, Al, Ag+Al, Ag+Mg, Ag+Mn, Ag+Sb, Ag+Zn, Ag+Mo, Ag+Ni, Ag+Cu, Ag+Al+Zn와 같은 금속 물질로 이루어질 수 있다.상기 후면 전극 물질(160a)은 제 1 도펀트의 극성과 반대되는 극성을 가지는 제 2 도펀트로 기능할 수 있는 물질을 포함하여 이루어질 수 있다.  예를 들어, 반도체 기판(110)이 P형 반도체로 이루어진 경우, 후면 전극 물질(160a)은 Al, Al+Ag, Al+Mo, Al+Ni, Al+Cu, Al+Mg, Al+Mn, Al+Zn 등과 같은 금속물질을 들 수 있다.  한편, 전술한 후면 전극 물질(160a)은 반도체 기판(110)의 하면에 일정한 간격으로 가지도록 소정의 복수 패턴으로 형성될 수도 있다.상기 전면 전극 물질(150a) 및 후면 전극 물질(160a)은 프린팅 공정 또는 마스크를 이용한 스퍼터링 공정에 의해 형성될 수 있다.  이때, 프린팅 공정의 경우 스크린 프린팅(Screen Printing), 잉크젯 프린팅(Inkjet Printing), 그라비아 프린팅(Gravure Printing) 또는 미세접촉 프린팅(Microcontact Printing) 등이 될 수 있다.다음, 도 4h에서 알 수 있듯이, 열처리 공정을 수행하여 복수의 전면 전극(150), 제 2 도핑 영역(140), 및 후면 전극(160)을 형성함으로써 기판형 태양 전지 셀을 완성한다.상기 열처리 공정, 예를 들어 850℃ 이상의 온도로 열처리 공정을 수행하면, 상기 전면 전극 물질(150a)이 상기 반사 방지층(130)을 관통해 복수의 제 1 도핑 영역(120)까지 침투하여 복수의 제 1 도핑 영역(120)에 전기적으로 접속되는 복수의 전면 전극(150)이 형성된다.또한, 850℃ 이상의 온도로 열처리 공정을 수행하면, 상기 후면 전극 물질(160a)에 포함된 제 2 도펀트가 반도체 기판(110)의 하면에서부터 소정 깊이로 침투하여 제 2 도핑 영역(130)이 형성된다.  예를 들어, 상기 반도체 기판(110)이 P형 반도체로 이루어진 경우, 상기 제 2 도핑 영역(140)은 P+형 반도체로 이루어지게 된다.  따라서, 최종적으로 후면 전극(600)은 제 2 도핑 영역(130)을 통해 반도체 기판(110)에 전기적으로 접속된다.한편, 상기 후면 전극 물질(160a)로서 제 2 도펀트로 기능할 수 없는 물질로 이루어지는 경우에는, 제 2 도펀트를 함유하는 제 2 도펀트 함유 가스를 이용한 플라즈마 이온 도핑 공정을 통해 제 2 도핑 영역(140)을 형성한 후, 제 2 도핑 영역(140)의 하면에 후면 전극(160)을 형성하게 된다.  이와 같이, 제 2 도핑 영역(140)을 먼저 형성한 후, 후면 전극(160)을 형성하는 경우에는, 상기 전면 전극(150)은 후면 전극(160)과 동시에 형성하지 않고, 후면 전극(1600)의 형성 공정 이전 또는 이후에 형성할 수 있다.이상과 같은, 본 발명의 실시 예에 따른 기판형 태양 전지의 제조 방법은 반도체 기판(110)에 도펀트 물질을 형성한 후, 도펀트 물질의 소정 영역에 플라즈마를 선택적으로 분사하여 반도체 기판(110)의 소정 영역에 선택적으로 PN 접합되는 복수의 제 1 도핑 영역(120)을 형성함으로써 PN 접합 공정을 위한 도핑 공정을 단순화할 수 있으며, 공정 시간을 단축시킬 수 있고, 제 1 도핑 영역(120)의 도핑 깊이 및 도핑 농도 등을 용이하게 제어할 수 있다.또한, 본 발명의 실시 예에 따른 기판형 태양 전지의 제조 방법은 선택적인 상압 플라즈마 도핑 공정을 이용해 반도체 기판(110)의 소정 영역마다 선택적으로 PN 접합을 형성하는 제 1 도핑 영역(120)을 선택적으로 형성함으로써 반도체 기판(110)과 전극(150) 간의 접촉 저항을 최소화하여 태양 전지의 효율을 향상시킬 수 있다.도 5a 내지 도 5j는 도 3에 도시된 본 발명의 기판형 태양 전지의 다른 제조 방법을 설명하기 위한 도면이다.우선, 도 5a에서 알 수 있듯이, 전술한 도 4a에서와 같이 반도체 기판(110)을 준비한 후, 반도체 기판(110)의 상면을 식각하여 반도체 기판(110)의 상면에 요철 구조를 형성한다.  상기 요철 구조를 형성하는 공정은 전술한 실시 예와 동일하므로, 이에 대한 반복 설명은 생략하기로 한다.다음, 도 5b에서 알 수 있듯이, 고온 열처리 공정 또는 급속 열처리 공정을 수행하여 반도체 기판(110)을 소정 온도로 예열한다.  이때, 상기 반도체 기판(110)의 예열 공정은 반도체 기판(110)의 온도를 전술한 상압 플라즈마 도핑 공정에 적합한 온도로 예열함으로써 후술될 상압 플라즈마 도핑 공정시 반도체 기판(110)의 표면으로 침투하여 도핑되는 도펀트의 원자와 반도체 기판(110)의 실리콘 원자의 재배열 및/또는 결정 재배열을 용이하게 한다.다음, 도 5c에서 알 수 있듯이, 소정 간격으로 이격된 복수의 개구부(121o)를 가지는 마스크(121)를 가열된 반도체 기판(110) 상에 정렬하여 배치한다.다음, 도 5d에서 알 수 있듯이, 마스크(121)의 개구부(121o) 각각에 중첩되는 가열된 반도체 기판(110)의 소정 영역 상에 제 1 도펀트 물질(123)을 코팅한다.  상기 제 1 도펀트 물질(123)의 코팅 공정은 전술한 실시 예와 동일하므로, 이에 대한 반복 설명은 생략하기로 한다.다음, 도 5e에서 알 수 있듯이, 반도체 기판(110) 상에 소정 간격으로 설치된 복수의 상압 플라즈마 분사 부재(125)를 이용하여 제 1 도펀트 물질(123)의 소정 영역마다 플라즈마(P)를 분사함으로써 제 1 도펀트 물질(123)의 제 1 도펀트를 반도체 기판(110)의 소정 영역에 침투시켜 복수의 제 1 도핑 영역(120)을 형성한다.  상기 제 1 도핑 영역(120)의 형성 공정은 전술한 실시 예와 동일하므로, 이에 대한 반복 설명은 생략하기로 한다.다음 도 5f에서 알 수 있듯이, 반도체 기판(110) 상에 배치된 마스크(121)를 제거한 후, 고온 열처리 공정 또는 급속 열처리 공정을 수행하여 복수의 제 1 도핑 영역(120)을 형성하는 제 1 도펀트의 원자를 재배열시킴과 아울러, 반도체 기판(110) 상에 잔존하는 제 1 도펀트 물질(123)에 함유된 제 1 도펀트를 복수의 제 1 도핑 영역(120)에 더 침투시켜 복수의 제 1 도핑 영역(120)의 도펀트 도핑 농도를 증가시킨다.다음, 도 5g에서 알 수 있듯이, 반도체 기판(110)의 상면에 잔존하는 제 1 도펀트 물질(123)을 제거한다.다음, 도 5h에서 알 수 있듯이, 전술한 도 4f에서와 같이 복수의 제 1 도핑 영역(120)과 복수의 제 1 도핑 영역(120) 사이사이의 비도핑 영역을 포함하는 반도체 기판(110)의 상면 전체에 반사 방지층(130)을 형성된다.다음, 도 5i에서 알 수 있듯이, 전술한 도 4g에서와 같이 복수의 제 1 도핑 영역(120)에 중첩되는 반사 방지층(130) 상에 전면 전극 물질(150a)을 소정의 패턴으로 형성하고, 상기 반도체 기판(110)의 하면에 후면 전극 물질(160a)을 형성한다.다음, 도 5j에서 알 수 있듯이, 전술한 도 4h에서와 같이 열처리 공정을 수행하여 복수의 전면 전극(150), 제 2 도핑 영역(140), 및 후면 전극(160)을 형성함으로써 기판형 태양 전지 셀을 완성한다.도 6a 내지 도 6g는 도 3에 도시된 본 발명의 기판형 태양 전지의 또 다른 제조 방법을 설명하기 위한 도면이다.우선, 도 6a에서 알 수 있듯이, 전술한 도 4a에서와 같이 반도체 기판(110)을 준비한 후, 반도체 기판(110)의 상면을 식각하여 반도체 기판(110)의 상면에 요철 구조를 형성한다.다음, 도 6b에서 알 수 있듯이, 상면에 요철 구조를 가지는 반도체 기판(110)의 상면 전체에 제 1 도펀트 물질(123)을 코팅한다.  상기 제 1 도펀트 물질(123)은 에어로졸(Aerosol) 코팅 공정, 슬릿 코팅 공정, 스핀 코팅 공정, 또는 프린팅 공정에 의해 코팅될 수 있다.  이때, 프린팅 공정의 경우 스크린 프린팅(Screen Printing), 잉크젯 프린팅(Inkjet Printing), 그라비아 프린팅(Gravure Printing) 또는 미세접촉 프린팅(Microcontact Printing) 등이 될 수 있다.한편, 제 1 도펀트 물질(123)의 코팅 공정 이전에, 전술한 도 5b에서와 같이 열처리 공정을 통해 반도체 기판(110)을 가열할 수도 있다.  또한, 제 1 도펀트 물질(123)을 코팅한 후, 코팅된 제 1 도펀트 물질(123)을 건조하는 건조 공정을 추가로 수행할 수 있다.다음, 도 6c에서 알 수 있듯이, 반도체 기판(110) 상에 소정 간격으로 설치된 복수의 상압 플라즈마 분사 부재(125)를 이용하여 제 1 도펀트 물질(123)의 소정 영역마다 플라즈마(P)를 분사함으로써 제 1 도펀트 물질(123)의 제 1 도펀트를 반도체 기판(110)의 소정 영역에 침투시켜 복수의 제 1 도핑 영역(120)을 형성한다.  상기 제 1 도핑 영역(120)의 형성 공정은 전술한 도 4d와 동일하므로, 이에 대한 반복 설명은 생략하기로 한다.다음, 도 6d에서 알 수 있듯이, 반도체 기판(110) 상에 잔존하는 제 1 도펀트 물질(123)을 제거한다.  이에 따라, 반도체 기판(110)의 상면에는 소정 간격을 가지도록 제 1 도펀트가 선택적으로 도핑된 복수의 제 1 도핑 영역(120), 및 복수의 제 1 도핑 영역(120) 사이사이(또는 주변)에 제 1 도펀트가 도핑되지 않는 비도핑 영역이 마련된다.다음, 도 6e에서 알 수 있듯이, 전술한 도 4f에서와 같이 복수의 제 1 도핑 영역(120)과 복수의 제 1 도핑 영역(120) 사이사이의 비도핑 영역을 포함하는 반도체 기판(110)의 상면 전체에 반사 방지층(130)을 형성된다.다음, 도 6f에서 알 수 있듯이, 전술한 도 4g에서와 같이 복수의 제 1 도핑 영역(120)에 중첩되는 반사 방지층(130) 상에 전면 전극 물질(150a)을 소정의 패턴으로 형성하고, 상기 반도체 기판(110)의 하면에 후면 전극 물질(160a)을 형성한다.다음, 도 6g에서 알 수 있듯이, 전술한 도 4h에서와 같이 열처리 공정을 수행하여 복수의 전면 전극(150), 제 2 도핑 영역(140), 및 후면 전극(160)을 형성함으로써 기판형 태양 전지 셀을 완성한다.도 7a 내지 도 7g는 본 발명의 다른 실시 예에 따른 기판형 태양 전지의 제조 방법을 설명하기 위한 도면이다.우선, 도 7a에서 알 수 있듯이, 전술한 도 4a에서와 같이 반도체 기판(110)을 준비한 후, 반도체 기판(110)의 상면을 식각하여 반도체 기판(110)의 상면에 요철 구조를 형성한다.다음, 도 7b에서 알 수 있듯이, 상면에 요철 구조를 가지는 반도체 기판(110)의 상면 전체에 제 1 도펀트 물질(123)을 코팅한다.  상기 제 1 도펀트 물질(123)은 에어로졸(Aerosol) 코팅 공정, 슬릿 코팅 공정, 스핀 코팅 공정, 또는 프린팅 공정에 의해 코팅될 수 있다.  이때, 프린팅 공정의 경우 스크린 프린팅(Screen Printing), 잉크젯 프린팅(Inkjet Printing), 그라비아 프린팅(Gravure Printing) 또는 미세접촉 프린팅(Microcontact Printing) 등이 될 수 있다.한편, 제 1 도펀트 물질(123)의 코팅 공정 이전에, 전술한 도 5b에서와 같이 열처리 공정을 통해 반도체 기판(110)을 가열할 수도 있다.  또한, 제 1 도펀트 물질(123)을 코팅한 후, 코팅된 제 1 도펀트 물질(123)을 건조하는 건조 공정을 추가로 수행할 수 있다.다음, 도 7c에서 알 수 있듯이, 소정 간격을 가지도록 지그재그 형태로 배치된 복수의 상압 플라즈마 분사 부재(125)를 가지는 상압 플라즈마 도핑 모듈(223)을 반도체 기판(110) 상에 배치한다.이어, 복수의 상압 플라즈마 분사 부재(125) 각각에서 발생되는 플라즈마(P)를 제 1 도펀트 물질(123) 상에 일정한 간격을 가지는 점 형태로 분사함으로써 제 1 도펀트 물질(123)의 제 1 도펀트를 반도체 기판(110)의 상면 전체 영역에 침투시켜 반도체 기판(110)의 상면으로부터 소정 깊이를 가지는 제 1 도핑 영역(220)을 형성한다.  즉, 제 1 도펀트 물질(123)에 함유된 제 1 도펀트는 복수의 상압 플라즈마 분사 부재(125) 각각으로부터 분사되는 플라즈마(P)의 열, 이온, 및 불활성 가스의 유속 등에 의해 반도체 기판(110)의 표면 전체에 침투하여 반도체 기판(110)의 상면 전체 영역에 걸쳐 소정 깊이로 도핑된다.  이에 따라, 상기 제 1 도핑 영역(220)은 반도체 기판(110)과 PN 접합을 형성한다.  상기 복수의 상압 플라즈마 분사 부재(125) 각각으로부터 플라즈마(P)를 분사하는 방법은 전술한 도 4d와 동일하므로, 이에 대한 반복 설명은 생략하기로 한다.다음, 도 7d에서 알 수 있듯이, 반도체 기판(110) 상에 잔존하는 제 1 도펀트 물질(123)을 제거한다.다음, 도 7e에서 알 수 있듯이, 전술한 도 4f에서와 같이 제 1 도핑 영역(220) 상에 반사 방지층(130)을 형성된다.상기 반사 방지층(130)은 플라즈마 화학 기상 증착 공정을 통해 실리콘 질화물 또는 실리콘 산화물로 형성될 수 있다.  이러한 반사 방지층(130)은 반도체 기판(110)의 상면에 형성된 요철 구조에 대응되는 요철 구조를 가지도록 형성된다.다음, 도 7f에서 알 수 있듯이, 제 1 도핑 영역(220)의 소정 영역마다 중첩되는 반사 방지층(130) 상에 전면 전극 물질(250a)을 소정의 패턴으로 형성하고, 상기 반도체 기판(110)의 하면에 후면 전극 물질(160a)을 형성한다.  상기 전면 전극 물질(250a)과 후면 전극 물질(160a) 각각의 형성 공정은 전술한 도 4g에 도시된 기판형 태양 전지의 제조 방법과 동일하게 프린팅 공정 또는 마스크를 이용한 스퍼터링 공정에 의해 형성될 수 있다.다음, 도 7g에서 알 수 있듯이, 전술한 도 4h에서와 같이 열처리 공정을 수행하여 복수의 전면 전극(250), 제 2 도핑 영역(140), 및 후면 전극(160)을 형성함으로써 기판형 태양 전지 셀을 완성한다.한편, 전술한 도 7c의 상압 플라즈마 도핑 공정에서는, 상압 플라즈마 도핑 모듈(223)은 소정 간격을 가지도록 지그재그 형태로 배치된 복수의 상압 플라즈마 분사 부재(125)를 이용하여 플라즈마(P)를 제 1 도펀트 물질(123) 상에 점 형태로 분사하는 것으로 설명하였으나, 이에 한정되지 않고, 도 8에 도시된 바와 같이, 상압 플라즈마 도핑 모듈(223)은 라인 빔(Line Beam) 형태의 플라즈마(LBP)를 분사할 수도 있다.  이를 위해, 상압 플라즈마 도핑 모듈(223)은 라인 빔 형태의 플라즈마(LBP)를 분사하기 위한 소정 길이의 플라즈마 분사 슬릿(Slit)을 가지는 적어도 하나의 상압 플라즈마 분사 부재(125)를 포함하여 구성될 수 있다.  이 경우, 플라즈마(LBP)가 라인 빔 형태로 분사됨으로써 도펀트를 반도체 기판(110)의 표면 전체에 균일한 깊이(또는 농도)로 침투시킬 수 있다.도 9는 본 발명의 제 1 실시 예에 따른 기판형 태양 전지의 도핑 장치를 개략적으로 나타내는 도면이다.도 9를 참조하면, 본 발명의 제 1 실시 예에 따른 기판형 태양 전지의 도핑 장치(300)는 기판 지지 수단(310), 상압 플라즈마 도핑 부재(320), 가스 공급부(330), 및 전원 공급부(340)를 포함하여 구성된다.기판 지지 수단(310)은 도펀트 물질(123)이 형성된 반도체 기판(110)을 지지하고, 지지된 반도체 기판(110)을 소정 방향으로 이송시킨다.  이러한 상기 기판 지지 수단(310)는 전원 공급부(340)에 전기적으로 접속됨과 아울러 전기적으로 접지 상태를 유지한다.도펀트 물질(123)은 도펀트, 예를 들어, 인산 등의 P 원소 또는 붕산 등과 같은 B 원소를 함유하는 유기(또는 무기) 계열의 액상(또는 분말) 물질로 이루어진다.  이때, 도펀트 물질(123)에 함유하는 도펀트의 함유량은 0.1% ~ 90% 범위로 이루어지는 것이 바람직하다.  예를 들어, 반도체 기판(110)이 P형 반도체로 이루어진 경우, 도펀트 물질(123)은 인산 등의 P 원소를 함유하는 유기(또는 무기) 계열의 액상(또는 분말) 물질로 이루어진다.  반면, 반도체 기판(110)이 N형 반도체로 이루어진 경우, 도펀트 물질(123)은 붕산 등과 같은 B 원소 등의 도펀트를 함유하는 유기(또는 무기) 계열의 액상(또는 분말) 물질로 이루어진다.도펀트 물질(123)이 액상 물질일 경우, 도펀트 물질(123)은 에어로졸(Aerosol) 코팅 방식 또는 스핀 코팅 방식에 따라 코팅될 수 있다.  반면, 도펀트 물질(123)이 분말 물질일 경우, 도펀트 물질(123)은 유기 용액(Solution)과 함께 분사 방식으로 코팅될 수 있다.상기 도펀트 물질(123)은 0.1㎛ ~ 1㎜ 범위의 두께로 코팅될 수 있다.  즉, 도펀트 물질(123)의 코팅 두께는 반도체 기판(110)의 상면에서부터 침투되어 전술한 도펀트의 도핑 깊이에 영향을 미친다.  이에 따라, 도펀트 물질(123)이 0.1㎛ 이하의 두께로 형성될 경우에는 도펀트가 반도체 기판(110)으로 침투되지 않거나 침투 깊이가 매우 얕을 수 있다.  또한, 도펀트 물질(123)이 1mm 이상의 두께로 형성될 경우에는 도펀트 물질(123)의 사용량이 증가하여 제조 비용이 증가할 수 있다.  이에 따라, 상기 도펀트 물질(123)의 코팅 두께는 도펀트의 침투 깊이 및 도펀트 물질의 사용량을 고려하여 반도체 기판(110)의 상면에 0.1㎛ ~ 1㎜ 범위의 두께를 가지도록 코팅되는 것이 바람직하다.상압 플라즈마 도핑 부재(320)는 가스 공급부(330)로부터 공급되는 불활성 가스와 전원 공급부(340)로부터 공급되는 플라즈마 전원에 따라 소정의 직경을 가지는 플라즈마(P)를 발생하여 도펀트 물질(123)의 소정 영역에 분사한다.  이를 위해, 상기 상압 플라즈마 분사 부재(125)는 금속관(322), 및 절연관(324)을 포함하여 구성된다.금속관(322)은 전도성 높은 금속 재질로 형성되는 것으로, 소정 직경을 가지는 몸체, 몸체의 상부에 마련된 가스 공급구, 및 몸체의 하부에 마련된 가스 배출구를 포함하여 구성된다.상기 몸체의 일측은 급전 케이블(342)을 통해 전원 공급부(340)에 전기적으로 접속된다. 상기 가스 공급구는 가스 공급관(332)에 연통되고, 가스 배출구는 절연관(324)에 삽입된다.한편, 베르누이(Bernoulli) 정리 또는 벤츄리 효과(Venturi effect)에 따라 가스 공급부(330)로부터 금속관(322)에 공급되는 불활성 가스의 역류 방지 및 불활성 가스의 유속 증가를 위하여, 가스 배출구의 직경은 가스 공급구에 비해 상대적으로 작은 직경을 가지도록 형성된다.상기의 금속관(322)은 몸체에 공급되는 플라즈마 전원과 가스 공급구로 공급되는 불활성 가스에 따라 플라즈마(P)를 형성하여 가스 배출구를 통해 반도체 기판(110) 상으로 분사한다.  이때, 상기 플라즈마(P)는 50㎛ ~ 2mm 범위의 직경을 가지도록 도펀트 물질(123)에 분사될 수 있다.  이때, 플라즈마(P)가 50㎛ 이하의 직경을 가지도록 분사될 경우에는 플라즈마(P)의 길이가 짧기 때문에 플라즈마(P)에 의한 도펀트 물질(123)의 도핑이 미미할 수 있고, 플라즈마(P)가 2mm 이상의 직경을 가지도록 분사될 경우에는 분사되는 플라즈마(P)의 퍼짐이 발생할 수 있다.절연관(324)은 금속관(322)의 하부 및 가스 배출구를 감싸도록 형성된다.  상기 절연관(324)은 세라믹 재질로 이루어진다.  이러한 절연관(324)은 금속관(324)의 가스 배출구로부터 분사되는 플라즈마(P)의 유속을 일정하게 유지시키는 역할도 수행한다.  또한, 절연관(324)은 금속관(322)을 전기적으로 절연함과 아울러 금속관(322)과 반도체 기판(110)의 통전을 방지함으로써 금속관(322)과 반도체 기판(110) 간의 아킹(Arcing)을 방지한다.  이를 위해, 절연관(324)은 반도체 기판(110)에 코팅된 도펀트 물질(123)과 0.1mm ~ 10mm 범위의 거리(또는 간격)(d)로 이격되는 것이 바람직하지만, 금속관(322)에 공급되는 불활성 가스의 유속 및/또는 플라즈마 전원의 크기에 따라 변경될 수도 있다.가스 공급부(330)는 가스 공급관(332)을 통해 상압 플라즈마 도핑 부재(320)의 금속관(322)에 연결된다.  이러한 가스 공급부(330)는 상압 플라즈마 도핑 공정에 따라 Ar, He, H2, N2 등의 불활성 가스를 상기 금속관(322)의 가스 공급구에 공급한다.한편, 가스 공급부(330)는 가스 공급관(332)에 흐르는 불활성 가스를 가열하는 가열 부재(334)를 포함하여 구성될 수 있다.가열 부재(334)는 가스 공급관(332)을 감싸도록 형성되어 가스 공급관(332)에 흐르는 불활성 가스를 상압 플라즈마 도핑 공정에 적합한 온도로 가열한다.전원 공급부(340)는 급전 케이블(342)을 통해 상압 플라즈마 도핑 부재(320)의 금속관(322)에 전기적으로 접속된다.  또한, 전원 공급부(340)는 기판 지지 수단(310)에 전기적으로 접속되어 기판 지지 수단(310)을 전기적으로 접지시킨다.  이러한 전원 공급부(340)는 상압 플라즈마 도핑 공정에 따라 플라즈마 전원을 생성하여 상기 금속관(322)의 몸체에 공급한다.상기 플라즈마 전원은 LF(Low Frequency) 전력, MF(Middle Frequency), 또는 HF(High Frequency) 전력이 될 수 있다.  예를 들어, LF 전력은 3㎑ ~ 300㎑ 범위의 주파수를 가지고, MF 전력은 300㎑ ~ 3㎒ 범위의 주파수를 가지며, HF 전력은 3㎒ ~ 30㎒ 범위의 주파수를 가질 수 있다.이와 같은, 본 발명의 제 1 실시 예에 따른 기판형 태양 전지의 도핑 장치(300)를 이용한 기판형 태양 전지의 도핑 방법을 설명하면 다음과 같다.먼저, 소정 두께의 도펀트 물질(123)이 코팅된 반도체 기판(110)을 기판 지지 수단(310)에 로딩한다.그런 다음, 반도체 기판(110)이 로딩된 기판 지지 수단(310)을 소정 방향으로 이송시키면서, 상압 플라즈마 도핑 부재(320)를 이용해 도펀트 물질(123)의 소정 영역에 플라즈마(P)를 분사한다.  즉, 상압 플라즈마 도핑 부재(320)의 금속관(322)에 불활성 가스와 플라즈마 전원을 공급함으로써 불활성 가스와 플라즈마 전원에 의해 금속관(322) 내부에 발생되는 플라즈마(P)를 도펀트 물질(123)의 소정 영역에 분사한다.  이에 따라, 상기 플라즈마(P)는 도펀트 물질(123)에 함유된 도펀트를 반도체 기판(110)의 표면으로부터 소정 깊이로 침투시킴으로써 도펀트에 의해 반도체 기판(110)의 소정 영역에 도핑된 소정의 도핑 영역(120)을 형성한다.  따라서, 상기 소정의 도핑 영역(120)과 이에 인접한 반도체 기판(110)의 소정 영역과 PN 접합을 형성한다.  즉, 상기 소정의 도핑 영역(120)은 상기 도펀트가 도핑되지 않은 반도체 기판(110)의 비도핑 영역과 PN 접합을 형성한다.한편, 본 발명의 제 1 실시 예에 따른 기판형 태양 전지의 도핑 장치(300)에서는 기판 지지 수단(310)이 소정 방향으로 이송되는 것을 설명하였으나, 이에 한정되지 않고 상압 플라즈마 도핑 부재(320)를 소정 방향으로 이송시킬 수도 있다.이와 같은, 본 발명의 제 1 실시 예에 따른 기판형 태양 전지의 도핑 장치(300)는 플라즈마(P)를 분사하는 상압 플라즈마 도핑 부재(320)를 이용하여 반도체 기판(110)의 소정 영역과 PN 접합을 형성하는 제 1 도핑 영역(120)을 선택적으로 형성함으로써 반도체 기판(110)과 전극(150) 간의 접촉 저항을 최소화하여 태양 전지의 효율을 향상시킬 수 있다.도 10 및 도 11은 본 발명의 제 2 실시 예에 따른 기판형 태양 전지의 도핑 장치를 개략적으로 나타내는 도면이고, 도 12는 도 11에 도시된 상압 플라즈마 분사 부재의 배치 구조를 설명하기 위한 도면이며, 도 13은 도 11에 도시된 절연 프레임을 나타내는 도면이다.도 10 내지 도 13을 참조하면, 본 발명의 제 2 실시 예에 따른 기판형 태양 전지의 도핑 장치(400)는 기판 지지 수단(410), 상압 플라즈마 도핑 모듈(420), 가스 공급부(430), 및 전원 공급부(440)를 포함하여 구성된다.기판 지지 수단(410)은 도펀트 물질(123)이 형성된 반도체 기판(110)을 지지하고, 지지된 반도체 기판(110)을 소정 방향으로 이송시킨다.  이러한 상기 기판 지지 수단(410)는 전원 공급부(440)에 전기적으로 접속됨과 아울러 전기적으로 접지 상태를 유지한다.상기 반도체 기판(110)에는 도펀트 물질(123)이 소정 두께로 코팅되어 있다.  상기 도펀트 물질(123)은 전술한 기판형 태양 전지의 도핑 장치와 동일하므로 이에 대한 반복 설명은 생략하기로 한다.상압 플라즈마 도핑 모듈(420)은 가스 공급부(430)로부터 공급되는 불활성 가스와 전원 공급부(440)로부터 공급되는 플라즈마 전원에 따라 소정의 직경을 가지는 플라즈마(P)를 발생하여 도펀트 물질(123) 상에 일정한 간격을 가지는 점 형태로 분사한다.  이를 위해, 상압 플라즈마 도핑 모듈(420)은 플라즈마 분사 프레임(422), 복수의 절연 프레임(424), 및 가스 분배 프레임(426)을 포함하여 구성된다.플라즈마 분사 프레임(422)은 전극 플레이트(422a), 복수의 플라즈마 분사 노즐(422b), 및 복수의 절연관(422c)을 포함하여 구성된다.전극 플레이트(422a)는 평판 형태로 형성되어 급전 케이블(442)을 통해 전원 공급부(440)에 전기적으로 접속되어 전원 공급부(440)로부터 플라즈마 전원을 공급받는다.복수의 플라즈마 분사 노즐(422b) 각각은 전극 플레이트(422a)를 관통하는 소정 직경의 플라즈마 분사 홀(422h)을 가지도록 전극 플레이트(422a)의 하면으로부터 소정 높이로 돌출된다.  상기 복수의 플라즈마 분사 노즐(422b) 각각은 절연 프레임(424)을 통해 가스 분배 프레임(426)에 연통되어 가스 분배 프레임(426)으로부터 불활성 가스를 공급받는다.  이러한 복수의 플라즈마 분사 노즐(422b) 각각은 전극 플레이트(422a)에 공급되는 플라즈마 전원과 절연 프레임(424)을 통해 공급되는 불활성 가스에 따라 플라즈마(P)를 발생하여 도펀트 물질(123) 상에 분사한다.복수의 절연관(422c) 각각은 복수의 플라즈마 분사 노즐(422b) 각각을 감싸도록 설치되어 복수의 플라즈마 분사 노즐(422b) 각각이 외부로 노출되지 않도록 한다.  상기 복수의 절연관(422c) 각각은 세라믹 재질로 이루어진다.  이러한 복수의 절연관(422c) 각각은 복수의 플라즈마 분사 노즐(422b)로부터 분사되는 플라즈마(P)의 유속을 일정하게 유지시키는 역할도 수행한다.  또한, 복수의 절연관(422c) 각각은 복수의 플라즈마 분사 노즐(422b) 각각을 전기적으로 절연함과 아울러 복수의 플라즈마 분사 노즐(422b) 각각과 반도체 기판(110)의 통전을 방지함으로써 복수의 플라즈마 분사 노즐(422b) 각각과 반도체 기판(110) 간의 아킹(Arcing)을 방지한다.  이를 위해, 복수의 절연관(422c) 각각은 반도체 기판(110)에 코팅된 도펀트 물질(123)과 0.1mm ~ 10mm 범위의 거리(또는 간격)(d)로 이격되는 것이 바람직하지만, 복수의 플라즈마 분사 노즐(422b) 각각에 공급되는 불활성 가스의 유속 및/또는 플라즈마 전원의 크기에 따라 변경될 수도 있다.복수의 절연 프레임(424) 각각은 열 방향 또는 행 방향으로 배치된 복수의 플라즈마 분사 노즐(422b)에 중첩되도록 플라즈마 분사 프레임(422) 상에 일정한 간격으로 설치되어 가스 분배 프레임(426)에 의해 분배되는 불활성 가스를 복수의 플라즈마 분사 노즐(422b) 각각의 플라즈마 분사 홀(422h)에 공급한다.  이를 위해, 복수의 절연 프레임(424) 각각은 복수의 플라즈마 분사 노즐(422b) 각각에 중첩되도록 일정한 간격으로 형성된 복수의 가스 공급 홀(424h)을 포함하여 구성된다.  이러한 복수의 절연 프레임(424) 각각은 세라믹 재질로 이루어질 수 있다.복수의 절연 프레임(424) 각각의 가스 공급 홀(424h)은 플라즈마 분사 노즐(422b)의 플라즈마 분사 홀(422h)보다 상대적으로 큰 직경을 가지도록 형성된다.  이에 따라, 복수의 플라즈마 분사 노즐(422b) 각각으로부터 분사되는 플라즈마(P)의 유속은 베르누이(Bernoulli) 정리 또는 벤츄리 효과(Venturi effect)에 따라 증가된다.전술한 복수의 절연 프레임(424) 각각은 복수의 플라즈마 분사 노즐(422b) 각각에 중첩되도록 일정한 간격으로 형성된 복수의 가스 공급 홀(424h)을 가지도록 하나의 몸체로 형성될 수도 있다.가스 분배 프레임(426)은 복수의 절연 프레임(424) 각각을 덮도록 복수의 절연 프레임(424) 각각의 상부에 설치된다.  상기 가스 분배 프레임(426)은 복수의 절연 프레임(424) 각각에 형성된 복수의 가스 공급 홀(424h) 각각에 공통적으로 연통되는 가스 분배 공간(426s)을 가지도록 형성된다.  상기 가스 분배 공간(426s)에는 가스 공급관(432)을 통해 가스 공급부(430)로부터 불활성 가스가 공급된다.상기 가스 분배 프레임(426)은 가스 분배 공간(426s)에 설치된 가스 분배 부재(426a)를 더 포함하여 구성될 수 있다.  상기 가스 분배 부재(426a)는 가스 분배 공간(426s)에 공급되는 불활성 가스를 균일하게 분배하여 복수의 절연 프레임(424) 각각에 형성된 복수의 가스 공급 홀(424h) 각각에 공급함으로써 불활성 가스가 복수의 플라즈마 분사 노즐(422b) 각각에 균일하게 공급되도록 한다.가스 공급부(430)는 가스 공급관(432)을 통해 상압 플라즈마 도핑 모듈(420)의 가스 분배 프레임(426)에 연결된다.  이러한 가스 공급부(430)는 상압 플라즈마 도핑 공정에 따라 Ar, He, H2, N2 등의 불활성 가스를 상기 가스 분배 프레임(426)에 공급한다.한편, 가스 공급부(430)는 가스 공급관(432)에 흐르는 불활성 가스를 가열하는 가열 부재(434)를 포함하여 구성될 수 있다.  상기 가열 부재(434)는 가스 공급관(432)을 감싸도록 형성되어 가스 공급관(432)에 흐르는 불활성 가스를 상압 플라즈마 도핑 공정에 적합한 온도로 가열한다.전원 공급부(440)는 급전 케이블(442)을 통해 상압 플라즈마 도핑 모듈(420)의 플라즈마 분사 프레임(422)에 전기적으로 접속된다.  또한, 전원 공급부(440)는 기판 지지 수단(410)에 전기적으로 접속되어 기판 지지 수단(410)을 전기적으로 접지시킨다.  이러한 전원 공급부(440)는 상압 플라즈마 도핑 공정에 따라 전술한 LF 전력, MF 전력, 또는 HF 전력의 플라즈마 전원을 생성하여 상기 플라즈마 분사 프레임(422)의 전극 플레이트(422a)에 공급한다.이와 같은, 본 발명의 제 2 실시 예에 따른 기판형 태양 전지의 도핑 장치(400)를 이용한 기판형 태양 전지의 도핑 방법을 설명하면 다음과 같다.먼저, 소정 두께의 도펀트 물질(123)이 코팅된 반도체 기판(110)을 기판 지지 수단(410)에 로딩한다.그런 다음, 반도체 기판(110)이 로딩된 기판 지지 수단(410)을 소정 방향으로 이송시키면서, 상압 플라즈마 도핑 모듈(420)의 각 플라즈마 분사 노즐(422b)에서 발생되는 플라즈마(P)를 도펀트 물질(123) 상에 일정한 간격을 가지는 점 형태로 분사한다.  즉, 상압 플라즈마 도핑 모듈(420)에 불활성 가스와 플라즈마 전원을 공급함으로써 불활성 가스와 플라즈마 전원에 의해 복수의 플라즈마 분사 노즐(422b) 각각에서 발생되는 플라즈마(P)를 도펀트 물질(123) 상에 일정한 간격으로 분사한다.  이에 따라, 상기 플라즈마(P)는 도펀트 물질(123)에 함유된 도펀트를 반도체 기판(110)의 표면 전체 영역에 걸쳐 소정 깊이로 침투시킴으로써 도펀트에 의해 반도체 기판(110)의 전체 영역에 걸쳐 소정 깊이로 도핑된 도핑 영역(220)을 형성한다.  따라서, 상기 도핑 영역(220)은 이에 인접한 반도체 기판(110)과 PN 접합을 형성한다.  즉, 상기 도핑 영역(220)은 상기 도펀트가 도핑되지 않은 반도체 기판(110)의 비도핑 영역과 PN 접합을 형성한다.한편, 본 발명의 제 2 실시 예에 따른 기판형 태양 전지의 도핑 장치(400)에서는 기판 지지 수단(410)이 소정 방향으로 이송되는 것을 설명하였으나, 이에 한정되지 않고 상압 플라즈마 도핑 모듈(420)을 소정 방향으로 이송시킬 수도 있다.이와 같은, 본 발명의 제 2 실시 예에 따른 기판형 태양 전지의 도핑 장치(400)는 상압 플라즈마 도핑 모듈(420)의 각 플라즈마 분사 노즐(422b)에서 발생되는 플라즈마(P)를 도펀트 물질(123) 상에 일정한 간격으로 분사해 반도체 기판(110)의 표면에 소정 깊이의 도핑층을 형성으로써 PN 접합 공정을 위한 도핑 공정을 단순화할 수 있으며, 공정 시간을 단축시킬 수 있고, 도핑 영역(220)의 도핑 깊이 및 도핑 농도 등을 용이하게 제어할 수 있다.도 14 및 도 15는 본 발명의 제 3 실시 예에 따른 기판형 태양 전지의 도핑 장치를 개략적으로 나타내는 도면이고, 도 16은 도 15에 도시된 상압 플라즈마 도핑 모듈의 플라즈마 전극 프레임과 복수의 절연 프레임을 설명하기 위한 도면이다.도 14 내지 도 15를 참조하면, 본 발명의 제 3 실시 예에 따른 기판형 태양 전지의 도핑 장치(500)는 기판 지지 수단(410), 상압 플라즈마 도핑 모듈(520), 가스 공급부(430), 및 전원 공급부(440)를 포함하여 구성된다.  이러한 구성을 가지는 기판형 태양 전지의 도핑 장치(500)에서 상압 플라즈마 도핑 모듈(520)를 제외한 나머지 구성들은 전술한 기판형 태양 전지의 도핑 장치(400)와 동일하므로, 동일한 구성들에 대한 반복 설명은 생략하기로 한다.상압 플라즈마 도핑 모듈(520)은 가스 공급부(430)로부터 공급되는 불활성 가스와 전원 공급부(440)로부터 공급되는 플라즈마 전원에 따라 라인 빔(Line Beam) 형태의 플라즈마(P)를 발생하여 도펀트 물질(123)에 일정한 간격으로 분사한다.  이를 위해, 상압 플라즈마 도핑 모듈(520)은 플라즈마 분사 프레임(522), 복수의 절연 프레임(524), 및 가스 분배 프레임(526)을 포함하여 구성된다.플라즈마 분사 프레임(522)은 전극 플레이트(522a), 복수의 플라즈마 분사 노즐(522b), 및 복수의 절연관(522c)을 포함하여 구성된다.전극 플레이트(522a)는 평판 형태로 형성되어 급전 케이블(442)을 통해 전원 공급부(440)에 전기적으로 접속되어 전원 공급부(440)로부터 플라즈마 전원을 공급받는다.복수의 플라즈마 분사 노즐(522b) 각각은 전극 플레이트(422a)를 관통하는 소정의 폭과 길이를 가지는 플라즈마 분사 슬릿(Slit)(522s)을 포함하도록 전극 플레이트(522a)의 하면으로부터 소정 높이로 돌출된다.  상기 복수의 플라즈마 분사 노즐(522b) 각각은 절연 프레임(524)을 통해 가스 분배 프레임(526)에 연통되어 가스 분배 프레임(526)으로부터 불활성 가스를 공급받는다.  이러한 복수의 플라즈마 분사 노즐(522b) 각각은 전극 플레이트(522a)에 공급되는 플라즈마 전원과 절연 프레임(524)을 통해 공급되는 불활성 가스에 따라 라인 빔 형태의 플라즈마(LBP)를 발생하여 도펀트 물질(123) 상에 분사한다.복수의 절연관(522c) 각각은 복수의 플라즈마 분사 노즐(522b) 각각을 감싸도록 설치되어 복수의 플라즈마 분사 노즐(522b) 각각이 외부로 노출되지 않도록 한다.  상기 복수의 절연관(522c) 각각은 전술한 기판형 태양 전지의 도핑 장치(400)의 절연관(422c)과 동일하므로, 이에 대한 반복 설명은 생략하기로 한다.복수의 절연 프레임(524) 각각은 복수의 플라즈마 분사 노즐(522b)에 중첩되도록 플라즈마 분사 프레임(522) 상에 일정한 간격으로 설치되어 가스 분배 프레임(526)에 의해 분배되는 불활성 가스를 복수의 플라즈마 분사 노즐(522b) 각각의 플라즈마 분사 슬릿(522s)에 공급한다.  이를 위해, 복수의 절연 프레임(524) 각각은 복수의 플라즈마 분사 노즐(522b) 각각에 중첩되도록 일정한 간격으로 형성된 복수의 가스 공급 슬릿(524s)을 포함하여 구성된다.  이러한 복수의 절연 프레임(524) 각각은 세라믹 재질로 이루어질 수 있다.복수의 절연 프레임(524) 각각의 가스 공급 슬릿(524h)은 플라즈마 분사 노즐(522b)의 플라즈마 분사 슬릿(522s)보다 상대적으로 큰 폭을 가지도록 형성된다.  이에 따라, 복수의 플라즈마 분사 노즐(522b) 각각으로부터 분사되는 라인 빔 형태의 플라즈마(LBP)의 유속은 베르누이(Bernoulli) 정리 또는 벤츄리 효과(Venturi effect)에 따라 증가된다.전술한 복수의 절연 프레임(524) 각각은 복수의 플라즈마 분사 노즐(522b) 각각에 중첩되도록 일정한 간격으로 형성된 복수의 가스 공급 슬릿(524s)을 가지도록 하나의 몸체로 형성될 수도 있다.가스 분배 프레임(526)은 복수의 절연 프레임(524) 각각을 덮도록 복수의 절연 프레임(524) 각각의 상부에 설치된다.  상기 가스 분배 프레임(526)은 복수의 절연 프레임(524) 각각에 형성된 복수의 가스 공급 슬릿(524s) 각각에 공통적으로 연통되는 가스 분배 공간(526s)을 가지도록 형성된다.  상기 가스 분배 공간(526s)에는 가스 공급관(432)을 통해 가스 공급부(430)로부터 불활성 가스가 공급된다.상기 가스 분배 프레임(526)은 가스 분배 공간(526s)에 설치된 가스 분배 부재(526a)를 더 포함하여 구성될 수 있다.  상기 가스 분배 부재(526a)는 가스 분배 공간(526s)에 공급되는 불활성 가스를 균일하게 분배하여 복수의 절연 프레임(524) 각각에 형성된 복수의 가스 공급 슬릿(524s) 각각에 공급함으로써 불활성 가스가 복수의 플라즈마 분사 노즐(522b) 각각에 균일하게 공급되도록 한다.전술한 본 발명의 제 3 실시 예에 따른 기판형 태양 전지의 도핑 장치(500)를 이용한 기판형 태양 전지의 도핑 방법은 상압 플라즈마 도핑 모듈(520)의 각 플라즈마 분사 노즐(522b)에서 발생되는 플라즈마(LBP)를 라인 빔 형태로 분사하는 것을 제외하고는 전술한 기판형 태양 전지의 도핑 장치(400)를 이용한 기판형 태양 전지의 도핑 방법과 동일하게 이루어진다.한편, 본 발명의 제 2 실시 예에 따른 기판형 태양 전지의 도핑 장치(400)에서는 기판 지지 수단(410)이 소정 방향으로 이송되는 것을 설명하였으나, 이에 한정되지 않고 상압 플라즈마 도핑 모듈(520)을 소정 방향으로 이송시킬 수도 있다.이와 같은, 본 발명의 제 3 실시 예에 따른 기판형 태양 전지의 도핑 장치(500)는 상압 플라즈마 도핑 모듈(520)의 각 플라즈마 분사 노즐(522b)에서 발생되는 라인 빔 형태의 플라즈마(LBP)를 도펀트 물질(123) 상에 일정한 간격으로 분사해 반도체 기판(110)의 표면에 소정 깊이의 도핑층을 균일하게 형성으로써 PN 접합 공정을 위한 도핑 공정을 단순화할 수 있으며, 공정 시간을 단축시킬 수 있고, 도핑 영역(220)의 도핑 깊이 및 도핑 농도 등을 용이하게 제어할 수 있다.본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.  그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.", "applicability": null}
