# GuÃ­a de ConexiÃ³n de CachÃ©s en S-MIPS

**Fecha**: 2025-12-13
**Estado**: ğŸ“‹ GuÃ­a de ImplementaciÃ³n

---

## ğŸ“Œ RESUMEN EJECUTIVO

Tu procesador **YA TIENE** las cachÃ©s implementadas en `s-mips.circ`:
- **Instruction Cache** en posiciÃ³n (510,1210)
- **Data Cache** en posiciÃ³n (940,1200)

Esta guÃ­a te explica **cÃ³mo conectarlas correctamente** con Control Unit, Data Path y Memory Control.

---

## ğŸ” COMPONENTES DE CACHÃ‰ DETECTADOS

### Instruction Cache (s-mips.circ)

**UbicaciÃ³n**: (510, 1210)
**Label**: "InstructionCache"

**Pines identificados**:
- `PC` (32 bits, entrada): DirecciÃ³n de instrucciÃ³n a buscar
- `Start` (1 bit, entrada): Solicitud de fetch desde Control Unit
- `W0`, `W2`, `W3` (32 bits cada uno, entrada): Palabras de bloque desde Memory Control
- Salidas hacia Data Path e indicadores de estado

### Data Cache (s-mips.circ)

**UbicaciÃ³n**: (940, 1200)
**Label**: "DataCache"
**Nota**: Usa el mismo componente "Instruction Cache" internamente

---

## ğŸ”Œ ESQUEMA GENERAL DE CONEXIONES

```
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚                        S-MIPS CPU                            â”‚
â”‚                                                              â”‚
â”‚  â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”                                            â”‚
â”‚  â”‚Control Unit â”‚â”€â”€â”                                         â”‚
â”‚  â”‚    (FSM)    â”‚  â”‚ SeÃ±ales de control                      â”‚
â”‚  â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜  â”‚                                         â”‚
â”‚       â†“           â†“                                         â”‚
â”‚  â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”         â”‚
â”‚  â”‚            DATA PATH                            â”‚         â”‚
â”‚  â”‚  â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”  â”Œâ”€â”€â”€â”€â”€â”  â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”          â”‚         â”‚
â”‚  â”‚  â”‚ Inst Reg â”‚  â”‚ ALU â”‚  â”‚ Reg File â”‚          â”‚         â”‚
â”‚  â”‚  â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜  â””â”€â”€â”€â”€â”€â”˜  â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜          â”‚         â”‚
â”‚  â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜         â”‚
â”‚       â”‚ PC                    â”‚ ALU_RESULT                  â”‚
â”‚       â”‚ I_FETCH_REQ           â”‚ READ_DATA_2                 â”‚
â”‚       â†“                       â†“                             â”‚
â”‚  â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”        â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”                  â”‚
â”‚  â”‚ INSTRUCTION  â”‚        â”‚  DATA CACHE  â”‚                  â”‚
â”‚  â”‚    CACHE     â”‚        â”‚              â”‚                  â”‚
â”‚  â”‚ @ (510,1210) â”‚        â”‚ @ (940,1200) â”‚                  â”‚
â”‚  â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜        â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜                  â”‚
â”‚       â”‚ MC_START_I            â”‚ MC_START_D                  â”‚
â”‚       â”‚ MC_ADDRESS_I          â”‚ MC_ADDRESS_D                â”‚
â”‚       â†“                       â†“                             â”‚
â”‚         â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”                  â”‚
â”‚         â”‚    MEMORY CONTROL              â”‚                  â”‚
â”‚         â”‚  (con multiplexor I/D)         â”‚                  â”‚
â”‚         â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜                  â”‚
â”‚                     â†“                                       â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¼â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
                      â†“
                  â”Œâ”€â”€â”€â”€â”€â”€â”€â”
                  â”‚  RAM  â”‚
                  â””â”€â”€â”€â”€â”€â”€â”€â”˜
```

---

## ğŸ“‹ PASO 1: CONEXIONES DE INSTRUCTION CACHE

### 1.1 Entradas desde Data Path / Control Unit

| SeÃ±al | Ancho | Origen | TÃºnel a crear | DescripciÃ³n |
|-------|-------|--------|---------------|-------------|
| `PC` | 32 bits | Program Counter | `PC` | DirecciÃ³n de instrucciÃ³n (ya existe) |
| `FETCH_REQ` | 1 bit | Control Unit (estado START_FETCH) | `I_FETCH_REQ` | Solicitud de fetch |
| `CLK` | 1 bit | Sistema | `CLK` | Clock global (ya existe) |
| `RESET` | 1 bit | Sistema | `CLR` | Reset global (ya existe) |

**AcciÃ³n**:
1. El tÃºnel `PC` ya debe existir en el Data Path
2. Conectar pin `PC` de Instruction Cache al tÃºnel `PC`
3. Crear nuevo tÃºnel `I_FETCH_REQ` desde Control Unit
4. Conectar pines `CLK` y `RESET` a los tÃºneles globales existentes

### 1.2 Salidas hacia Data Path / Control Unit

| SeÃ±al | Ancho | Destino | TÃºnel a crear | DescripciÃ³n |
|-------|-------|---------|---------------|-------------|
| `INSTRUCTION` | 32 bits | Instruction Register | `INST_IN` | InstrucciÃ³n leÃ­da |
| `I_CACHE_READY` | 1 bit | Control Unit | `I_READY` | Dato listo (hit o miss completado) |

**AcciÃ³n**:
1. Actualmente el Instruction Register recibe instrucciÃ³n desde Memory Control
2. **CAMBIAR**: Conectar Instruction Register al tÃºnel `INST_IN` que viene de Instruction Cache
3. Crear tÃºnel `I_READY` hacia Control Unit (nuevo estado WAIT_INST_CACHE)

### 1.3 Conexiones con Memory Control (on cache miss)

| SeÃ±al | Ancho | DirecciÃ³n | TÃºnel a crear | DescripciÃ³n |
|-------|-------|-----------|---------------|-------------|
| `MC_START` | 1 bit | I-Cache â†’ MC | `MC_START_I` | Iniciar lectura de bloque |
| `MC_ADDRESS` | 32 bits | I-Cache â†’ MC | `MC_ADDR_I` | DirecciÃ³n del bloque |
| `MC_READ_WRITE` | 1 bit | I-Cache â†’ MC | `MC_RW_I` (siempre 0) | Tipo de operaciÃ³n |
| `MC_BLOCK_DATA` | 128 bits | MC â†’ I-Cache | `MC_BLOCK` (compartido) | Bloque de 4 palabras |
| `MC_END` | 1 bit | MC â†’ I-Cache | `MC_END_I` | OperaciÃ³n completada |

**AcciÃ³n**:
1. Crear tÃºneles `MC_START_I`, `MC_ADDR_I` desde Instruction Cache
2. Estos se conectan al **multiplexor de Memory Control** (ver Paso 3)
3. Memory Control debe retornar `MC_BLOCK` (128 bits) y `MC_END_I`

---

## ğŸ“‹ PASO 2: CONEXIONES DE DATA CACHE

### 2.1 Entradas desde Data Path / Control Unit

| SeÃ±al | Ancho | Origen | TÃºnel existente/nuevo | DescripciÃ³n |
|-------|-------|--------|----------------------|-------------|
| `ADDRESS` | 32 bits | ALU RESULT | `mem_address` âœ… | DirecciÃ³n efectiva (ya existe) |
| `DATA_WRITE` | 32 bits | Register File READ_DATA_2 | `mem_write_Data` âœ… | Dato a escribir (ya existe) |
| `READ_REQ` | 1 bit | Control Unit (START_MEM_READ) | `D_READ_REQ` ğŸ†• | Solicitud LW |
| `WRITE_REQ` | 1 bit | Control Unit (START_MEM_WRITE) | `D_WRITE_REQ` ğŸ†• | Solicitud SW |
| `CLK` | 1 bit | Sistema | `CLK` âœ… | Clock |
| `RESET` | 1 bit | Sistema | `CLR` âœ… | Reset |

**AcciÃ³n**:
1. Los tÃºneles `mem_address` y `mem_write_Data` ya existen
2. Conectar Data Cache a estos tÃºneles
3. Crear tÃºneles `D_READ_REQ` y `D_WRITE_REQ` desde Control Unit

### 2.2 Salidas hacia Data Path / Control Unit

| SeÃ±al | Ancho | Destino | TÃºnel a crear | DescripciÃ³n |
|-------|-------|---------|---------------|-------------|
| `DATA_READ` | 32 bits | MUX Writeback (Data Path) | `mem_data_out` ğŸ”„ | Dato leÃ­do (reemplaza conexiÃ³n directa de MC) |
| `D_CACHE_READY` | 1 bit | Control Unit | `D_READY` ğŸ†• | OperaciÃ³n completa |

**AcciÃ³n**:
1. Actualmente MUX Writeback recibe datos desde Memory Control
2. **CAMBIAR**: MUX Writeback debe recibir desde Data Cache vÃ­a tÃºnel `mem_data_out`
3. Crear tÃºnel `D_READY` hacia Control Unit (nuevo estado WAIT_DATA_CACHE)

### 2.3 Conexiones con Memory Control

| SeÃ±al | Ancho | DirecciÃ³n | TÃºnel a crear | DescripciÃ³n |
|-------|-------|-----------|---------------|-------------|
| `MC_START` | 1 bit | D-Cache â†’ MC | `MC_START_D` | Iniciar operaciÃ³n |
| `MC_ADDRESS` | 32 bits | D-Cache â†’ MC | `MC_ADDR_D` | DirecciÃ³n del bloque |
| `MC_READ_WRITE` | 1 bit | D-Cache â†’ MC | `MC_RW_D` | 0=read, 1=write |
| `MC_DATA_WRITE` | 32 bits | D-Cache â†’ MC | `MC_DATA_WR` | Dato a escribir (word) |
| `MC_BLOCK_DATA` | 128 bits | MC â†’ D-Cache | `MC_BLOCK` (compartido con I-Cache) | Bloque leÃ­do |
| `MC_END` | 1 bit | MC â†’ D-Cache | `MC_END_D` | OperaciÃ³n completada |

---

## ğŸ“‹ PASO 3: MODIFICAR MEMORY CONTROL (MULTIPLEXOR)

Memory Control **actualmente** recibe requests directos de Control Unit. Con cachÃ©s, debe **multiplexar** entre requests de **Instruction Cache** y **Data Cache**.

### 3.1 Entradas Multiplexadas

**ANTES** (sin cachÃ©s):
```
Control Unit â†’ MC_START â†’ Memory Control
Control Unit â†’ MC_ADDRESS â†’ Memory Control
Control Unit â†’ MC_R/W â†’ Memory Control
```

**DESPUÃ‰S** (con cachÃ©s):
```
Instruction Cache â†’ MC_START_I â”€â”
                  â†’ MC_ADDRESS_I  â”œâ”€â†’ [MUX] â†’ Memory Control
Data Cache â†’ MC_START_D â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¤
           â†’ MC_ADDRESS_D         â”‚
           â†’ MC_RW_D â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
```

### 3.2 LÃ³gica de Arbitraje

```verilog
// Prioridad: Data Cache > Instruction Cache
// (datos son mÃ¡s crÃ­ticos para ejecuciÃ³n)

if (MC_START_D == 1) begin
    // Servir Data Cache
    MC_ADDRESS_selected = MC_ADDRESS_D;
    MC_RW_selected = MC_RW_D;
    MC_DATA_WRITE_selected = MC_DATA_WR;
    // Cuando termine: MC_END_D = 1, MC_END_I = 0
end
else if (MC_START_I == 1) begin
    // Servir Instruction Cache
    MC_ADDRESS_selected = MC_ADDRESS_I;
    MC_RW_selected = 0;  // Siempre lectura para instrucciones
    // Cuando termine: MC_END_I = 1, MC_END_D = 0
end
else begin
    // Idle, no hay requests
    MC_END_I = 0;
    MC_END_D = 0;
end
```

### 3.3 ImplementaciÃ³n en Logisim

**Componentes necesarios**:
1. **OR Gate** (2 entradas): `MC_START_I OR MC_START_D â†’ MC_START_internal`
2. **Multiplexor 2:1** (32 bits): Selecciona entre `MC_ADDRESS_I` y `MC_ADDRESS_D`
   - Select = `MC_START_D` (si D=1, selecciona D; si D=0, selecciona I)
3. **Multiplexor 2:1** (1 bit): Selecciona `MC_RW`
4. **Demultiplexor 1:2** (1 bit): Distribuye `MC_END` a `MC_END_I` o `MC_END_D`
   - Select = `MC_START_D`

**ConexiÃ³n**:
```
MC_START_I â”€â”€â”
             â”œâ”€â”€ OR â”€â”€â†’ MC_START (hacia lÃ³gica interna de MC)
MC_START_D â”€â”€â”˜

MC_ADDRESS_I â”€â”€â”
               â”œâ”€â”€ MUX (select=MC_START_D) â”€â”€â†’ MC_ADDRESS_internal
MC_ADDRESS_D â”€â”€â”˜

MC_RW_I (0) â”€â”€â”€â”€â”
               â”œâ”€â”€ MUX (select=MC_START_D) â”€â”€â†’ MC_RW_internal
MC_RW_D â”€â”€â”€â”€â”€â”€â”€â”€â”˜

MC_END_internal â”€â”€â†’ DEMUX (select=MC_START_D) â”€â”€â”¬â”€â”€â†’ MC_END_I
                                                â””â”€â”€â†’ MC_END_D
```

---

## ğŸ“‹ PASO 4: MODIFICAR CONTROL UNIT

### 4.1 Estados Nuevos

**ANTES** (sin cachÃ©s):
```
START_FETCH â†’ WAIT_INST_READ â†’ LOAD_INST â†’ EXECUTE
```

**DESPUÃ‰S** (con Instruction Cache):
```
START_FETCH â†’ WAIT_INST_CACHE â†’ LOAD_INST â†’ EXECUTE
```

**Para LW/SW** (antes):
```
START_MEM_READ â†’ WAIT_MEM_READ â†’ ...
```

**Para LW/SW** (despuÃ©s):
```
START_MEM_READ â†’ WAIT_DATA_CACHE â†’ ...
START_MEM_WRITE â†’ WAIT_DATA_CACHE â†’ ...
```

### 4.2 Cambios en SeÃ±ales de Control

#### Fetch de Instrucciones

**ANTES**:
```verilog
// Estado START_FETCH
START_FETCH:
    MC_START = 1;        // Request directo a Memory Control
    MC_ADDRESS = PC;
    state <= WAIT_INST_READ;

// Estado WAIT_INST_READ
WAIT_INST_READ:
    if (MC_END == 1)
        state <= LOAD_INST;
```

**DESPUÃ‰S**:
```verilog
// Estado START_FETCH
START_FETCH:
    I_FETCH_REQ = 1;     // Request a Instruction Cache
    state <= WAIT_INST_CACHE;

// Estado WAIT_INST_CACHE (nuevo)
WAIT_INST_CACHE:
    if (I_CACHE_READY == 1)  // Puede ser hit (1 ciclo) o miss (1+RT ciclos)
        state <= LOAD_INST;
```

#### Lectura de Datos (LW)

**ANTES**:
```verilog
START_MEM_READ:
    MC_START = 1;
    MC_ADDRESS = mem_address;
    MC_R/W = 0;
    state <= WAIT_MEM_READ;

WAIT_MEM_READ:
    if (MC_END == 1)
        state <= CHECK_STACK;
```

**DESPUÃ‰S**:
```verilog
START_MEM_READ:
    D_READ_REQ = 1;      // Request a Data Cache
    state <= WAIT_DATA_CACHE;

WAIT_DATA_CACHE:
    if (D_CACHE_READY == 1)
        state <= CHECK_STACK;
```

#### Escritura de Datos (SW)

**ANTES**:
```verilog
START_MEM_WRITE:
    MC_START = 1;
    MC_ADDRESS = mem_address;
    MC_R/W = 1;
    state <= WAIT_MEM_WRITE;

WAIT_MEM_WRITE:
    if (MC_END == 1)
        state <= CHECK_STACK;
```

**DESPUÃ‰S**:
```verilog
START_MEM_WRITE:
    D_WRITE_REQ = 1;     // Request a Data Cache
    state <= WAIT_DATA_CACHE;

WAIT_DATA_CACHE:  // Mismo estado que para LW
    if (D_CACHE_READY == 1)
        state <= CHECK_STACK;
```

### 4.3 Nuevas SeÃ±ales de Control Unit

**Salidas a agregar**:
- `I_FETCH_REQ` â†’ Instruction Cache
- `D_READ_REQ` â†’ Data Cache
- `D_WRITE_REQ` â†’ Data Cache

**Entradas a agregar**:
- `I_CACHE_READY` â† Instruction Cache
- `D_CACHE_READY` â† Data Cache

---

## ğŸ“‹ PASO 5: VERIFICACIÃ“N DE CONEXIONES

### Checklist de Instruction Cache

- [ ] Pin `PC` â†’ TÃºnel `PC` (desde Program Counter)
- [ ] Pin `FETCH_REQ` â†’ TÃºnel `I_FETCH_REQ` (desde Control Unit)
- [ ] Pin `CLK` â†’ TÃºnel `CLK` (global)
- [ ] Pin `RESET` â†’ TÃºnel `CLR` (global)
- [ ] Pin `INSTRUCTION` â†’ TÃºnel `INST_IN` (hacia Instruction Register)
- [ ] Pin `I_CACHE_READY` â†’ TÃºnel `I_READY` (hacia Control Unit)
- [ ] Pin `MC_START` â†’ TÃºnel `MC_START_I` (hacia Memory Control MUX)
- [ ] Pin `MC_ADDRESS` â†’ TÃºnel `MC_ADDR_I` (hacia Memory Control MUX)
- [ ] Pin `MC_BLOCK_DATA` â† TÃºnel `MC_BLOCK` (desde Memory Control)
- [ ] Pin `MC_END` â† TÃºnel `MC_END_I` (desde Memory Control DEMUX)

### Checklist de Data Cache

- [ ] Pin `ADDRESS` â†’ TÃºnel `mem_address` (desde ALU RESULT)
- [ ] Pin `DATA_WRITE` â†’ TÃºnel `mem_write_Data` (desde READ_DATA_2)
- [ ] Pin `READ_REQ` â†’ TÃºnel `D_READ_REQ` (desde Control Unit)
- [ ] Pin `WRITE_REQ` â†’ TÃºnel `D_WRITE_REQ` (desde Control Unit)
- [ ] Pin `CLK` â†’ TÃºnel `CLK` (global)
- [ ] Pin `RESET` â†’ TÃºnel `CLR` (global)
- [ ] Pin `DATA_READ` â†’ TÃºnel `mem_data_out` (hacia MUX Writeback)
- [ ] Pin `D_CACHE_READY` â†’ TÃºnel `D_READY` (hacia Control Unit)
- [ ] Pin `MC_START` â†’ TÃºnel `MC_START_D` (hacia Memory Control MUX)
- [ ] Pin `MC_ADDRESS` â†’ TÃºnel `MC_ADDR_D` (hacia Memory Control MUX)
- [ ] Pin `MC_RW` â†’ TÃºnel `MC_RW_D` (hacia Memory Control MUX)
- [ ] Pin `MC_DATA_WRITE` â†’ TÃºnel `MC_DATA_WR` (hacia Memory Control)
- [ ] Pin `MC_BLOCK_DATA` â† TÃºnel `MC_BLOCK` (desde Memory Control, compartido)
- [ ] Pin `MC_END` â† TÃºnel `MC_END_D` (desde Memory Control DEMUX)

### Checklist de Memory Control

- [ ] Entrada `MC_START_I` desde Instruction Cache
- [ ] Entrada `MC_START_D` desde Data Cache
- [ ] MUX de addresses: selecciona `MC_ADDR_I` o `MC_ADDR_D`
- [ ] MUX de R/W: selecciona 0 (I-Cache) o `MC_RW_D` (D-Cache)
- [ ] Salida `MC_BLOCK` (128 bits) compartida hacia ambas cachÃ©s
- [ ] DEMUX de END: `MC_END_I` o `MC_END_D` segÃºn cuÃ¡l se sirviÃ³
- [ ] LÃ³gica de prioridad: Data Cache > Instruction Cache

### Checklist de Control Unit

- [ ] Nueva salida `I_FETCH_REQ` conectada a Instruction Cache
- [ ] Nueva entrada `I_CACHE_READY` desde Instruction Cache
- [ ] Nueva salida `D_READ_REQ` conectada a Data Cache
- [ ] Nueva salida `D_WRITE_REQ` conectada a Data Cache
- [ ] Nueva entrada `D_CACHE_READY` desde Data Cache
- [ ] Estado `WAIT_INST_CACHE` implementado
- [ ] Estado `WAIT_DATA_CACHE` implementado
- [ ] Transiciones actualizadas para usar seÃ±ales de cachÃ©

---

## ğŸ”„ FLUJO DE DATOS COMPLETO

### Ejemplo: Fetch con HIT en Instruction Cache

```
Ciclo 1: Control Unit (START_FETCH)
         â†’ I_FETCH_REQ = 1
         â†’ State = WAIT_INST_CACHE

Ciclo 2: Instruction Cache
         â†’ Recibe PC
         â†’ Extrae Tag, Index
         â†’ Compara con cache_line[Index].tag
         â†’ HIT! Retorna instrucciÃ³n
         â†’ I_CACHE_READY = 1

Ciclo 3: Control Unit (WAIT_INST_CACHE)
         â†’ Lee I_CACHE_READY = 1
         â†’ State = LOAD_INST

Ciclo 4: Instruction Register
         â†’ Carga INST_IN desde Instruction Cache
         â†’ InstrucciÃ³n disponible para Decoder
```

**Latencia total**: 3 ciclos (vs 3+RT sin cachÃ©)

### Ejemplo: Fetch con MISS en Instruction Cache

```
Ciclo 1: Control Unit (START_FETCH)
         â†’ I_FETCH_REQ = 1

Ciclo 2: Instruction Cache
         â†’ MISS! Tag no coincide
         â†’ MC_START_I = 1
         â†’ MC_ADDRESS_I = PC
         â†’ I_CACHE_READY = 0

Ciclo 3-N: Memory Control
         â†’ Arbitraje: servir Instruction Cache
         â†’ MC_ADDRESS = MC_ADDRESS_I
         â†’ Espera RT cycles
         â†’ Lee bloque de RAM
         â†’ MC_BLOCK_DATA disponible
         â†’ MC_END_I = 1

Ciclo N+1: Instruction Cache
         â†’ Recibe MC_BLOCK_DATA
         â†’ Carga bloque en cache_line[Index]
         â†’ Extrae palabra solicitada
         â†’ I_CACHE_READY = 1

Ciclo N+2: Control Unit
         â†’ Lee I_CACHE_READY = 1
         â†’ State = LOAD_INST
```

**Latencia total**: 2 + RT ciclos (primera vez), luego hits en 1 ciclo

---

## âš ï¸ PUNTOS CRÃTICOS

### 1. TÃºneles Compartidos

**`MC_BLOCK`**: Ambas cachÃ©s reciben el mismo tÃºnel de 128 bits desde Memory Control.
**SoluciÃ³n**: No hay conflicto porque Memory Control solo sirve una cachÃ© a la vez (arbitraje secuencial).

### 2. SincronizaciÃ³n de END Signals

**Problema**: Â¿CÃ³mo sabe cada cachÃ© cuÃ¡ndo `MC_END` es para ella?

**SoluciÃ³n**: Usar seÃ±ales separadas `MC_END_I` y `MC_END_D` mediante demultiplexor controlado por cuÃ¡l cachÃ© estÃ¡ siendo servida.

### 3. Prioridad en Arbitraje

**Data Cache tiene prioridad sobre Instruction Cache** porque:
- Datos son crÃ­ticos para la instrucciÃ³n actual
- Instruction fetch puede esperar (pipeline stall es aceptable)

### 4. Write-Through Policy

Si Data Cache usa **write-through** (recomendado para simplicidad):
- En SW: Data Cache actualiza su lÃ­nea Y escribe a RAM
- `D_CACHE_READY` se activa solo despuÃ©s de que Memory Control complete la escritura
- Latencia de SW: 1 + WT cycles (igual que sin cachÃ©)

---

## ğŸ¯ RESUMEN DE IMPLEMENTACIÃ“N

1. âœ… **Componentes de cachÃ© ya existen** en el circuito
2. ğŸ”§ **Conectar Instruction Cache** siguiendo tabla de pines (Paso 1)
3. ğŸ”§ **Conectar Data Cache** siguiendo tabla de pines (Paso 2)
4. ğŸ”§ **Modificar Memory Control** para multiplexar requests (Paso 3)
5. ğŸ”§ **Modificar Control Unit** para usar seÃ±ales de cachÃ© (Paso 4)
6. âœ… **Verificar** todas las conexiones con checklists (Paso 5)

**Tiempo estimado**: 1-2 semanas de implementaciÃ³n y testing.

---

## ğŸ“š REFERENCIAS

- `CONEXIONES-CACHE-CPU.md`: EspecificaciÃ³n detallada original
- `SMIPS-Obsidian-Vault/06-Memory/Memory Control.md`: Interfaz de Memory Control
- `SMIPS-Obsidian-Vault/04-Control-Unit/Control Unit.md`: FSM de Control Unit
- Vault corregido: SeÃ±ales consistentes entre componentes

---

**Con estas conexiones, las cachÃ©s estarÃ¡n completamente integradas y funcionales en tu procesador S-MIPS.**
