Partition Merge report for DE4Gen2x8If128
Thu Jul 26 11:17:01 2018
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Partition Merge Summary
  3. Partition Merge Netlist Types Used
  4. Connections to In-System Debugging Instance "auto_signaltap_0"
  5. Partition Merge Partition Statistics
  6. Partition Merge Partition Pin Processing
  7. Partition Merge Resource Usage Summary
  8. Partition Merge RAM Summary
  9. Partition Merge Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-------------------------------------------------------------------------------------+
; Partition Merge Summary                                                             ;
+-----------------------------------+-------------------------------------------------+
; Partition Merge Status            ; Successful - Thu Jul 26 11:17:01 2018           ;
; Quartus Prime Version             ; 17.1.0 Build 590 10/25/2017 SJ Standard Edition ;
; Revision Name                     ; DE4Gen2x8If128                                  ;
; Top-level Entity Name             ; DE4Gen2x8If128                                  ;
; Family                            ; Stratix IV                                      ;
; Logic utilization                 ; 11 %                                            ;
;     Combinational ALUTs           ; 10,398 / 182,400 ( 6 % )                        ;
;     Memory ALUTs                  ; 88 / 91,200 ( < 1 % )                           ;
;     Dedicated logic registers     ; 16,913 / 182,400 ( 9 % )                        ;
; Total registers                   ; 16913                                           ;
; Total pins                        ; 48 / 888 ( 5 % )                                ;
; Total virtual pins                ; 0                                               ;
; Total block memory bits           ; 5,011,173 / 14,625,792 ( 34 % )                 ;
; DSP block 18-bit elements         ; 0 / 1,288 ( 0 % )                               ;
; Total GXB Receiver Channel PCS    ; 8 / 24 ( 33 % )                                 ;
; Total GXB Receiver Channel PMA    ; 8 / 36 ( 22 % )                                 ;
; Total GXB Transmitter Channel PCS ; 8 / 24 ( 33 % )                                 ;
; Total GXB Transmitter Channel PMA ; 8 / 36 ( 22 % )                                 ;
; Total PLLs                        ; 1 / 8 ( 13 % )                                  ;
; Total DLLs                        ; 0 / 4 ( 0 % )                                   ;
+-----------------------------------+-------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Netlist Types Used                                                                                            ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Netlist Type Requested ; Partition Contents             ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Top                            ; User-created   ; Post-Fit          ; Post-Fit               ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; Source File            ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Connections to In-System Debugging Instance "auto_signaltap_0"                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------------------------------------------------------------------------------------------------------------------------------------------+---------------+-----------+--------------------------------+-------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                              ; Type          ; Status    ; Partition Name                 ; Netlist Type Used ; Actual Connection                                                                                                                                                                          ; Details ;
+---------------------------------------------------------------------------------------------------------------------------------------------------+---------------+-----------+--------------------------------+-------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; PCIeGen2x8If128:pcie_inst|app_int_ack                                                                                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|app_int_ack                                                                            ; N/A     ;
; PCIeGen2x8If128:pcie_inst|app_int_sts                                                                                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; GND                                                                                                                                                                                        ; N/A     ;
; PCIeGen2x8If128:pcie_inst|app_msi_ack                                                                                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|app_msi_ack                                                                            ; N/A     ;
; PCIeGen2x8If128:pcie_inst|app_msi_req                                                                                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|interrupt:intr|interrupt_controller:intrCtlr|Selector0~0                                                                                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|busy_altgxb_reconfig                                                                                                    ; pre-synthesis ; connected ; Top                            ; post-fit          ; ALTGXPCIeGen2x8:altgx_inst|ALTGXPCIeGen2x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen2x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|alt_cal_busy                                            ; N/A     ;
; PCIeGen2x8If128:pcie_inst|cal_blk_clk                                                                                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; ALTPLL50I50O125O250O:ALTPLL50I50O125O250O_inst|altpll:altpll_component|ALTPLL50I50O125O250O_altpll:auto_generated|wire_pll1_clk[0]                                                         ; N/A     ;
; PCIeGen2x8If128:pcie_inst|core_clk_out                                                                                                            ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|core_clk_out                                                                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|crst                                                                                                                    ; pre-synthesis ; connected ; Top                            ; post-fit          ; rPCIRstCtr[4]~_wirecell                                                                                                                                                                    ; N/A     ;
; PCIeGen2x8If128:pcie_inst|dlup_exit                                                                                                               ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|dlup_exit                                                                              ; N/A     ;
; PCIeGen2x8If128:pcie_inst|fixedclk_serdes                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; ALTPLL50I50O125O250O:ALTPLL50I50O125O250O_inst|altpll:altpll_component|ALTPLL50I50O125O250O_altpll:auto_generated|wire_pll1_clk[1]                                                         ; N/A     ;
; PCIeGen2x8If128:pcie_inst|gxb_powerdown                                                                                                           ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIE_RESET_N~_wirecell                                                                                                                                                                     ; N/A     ;
; PCIeGen2x8If128:pcie_inst|hotrst_exit                                                                                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|hotrst_exit                                                                            ; N/A     ;
; PCIeGen2x8If128:pcie_inst|ko_cpl_spc_vc0[0]                                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; GND                                                                                                                                                                                        ; N/A     ;
; PCIeGen2x8If128:pcie_inst|ko_cpl_spc_vc0[10]                                                                                                      ; pre-synthesis ; connected ; Top                            ; post-fit          ; GND                                                                                                                                                                                        ; N/A     ;
; PCIeGen2x8If128:pcie_inst|ko_cpl_spc_vc0[11]                                                                                                      ; pre-synthesis ; connected ; Top                            ; post-fit          ; GND                                                                                                                                                                                        ; N/A     ;
; PCIeGen2x8If128:pcie_inst|ko_cpl_spc_vc0[12]                                                                                                      ; pre-synthesis ; connected ; Top                            ; post-fit          ; GND                                                                                                                                                                                        ; N/A     ;
; PCIeGen2x8If128:pcie_inst|ko_cpl_spc_vc0[13]                                                                                                      ; pre-synthesis ; connected ; Top                            ; post-fit          ; GND                                                                                                                                                                                        ; N/A     ;
; PCIeGen2x8If128:pcie_inst|ko_cpl_spc_vc0[14]                                                                                                      ; pre-synthesis ; connected ; Top                            ; post-fit          ; VCC                                                                                                                                                                                        ; N/A     ;
; PCIeGen2x8If128:pcie_inst|ko_cpl_spc_vc0[15]                                                                                                      ; pre-synthesis ; connected ; Top                            ; post-fit          ; VCC                                                                                                                                                                                        ; N/A     ;
; PCIeGen2x8If128:pcie_inst|ko_cpl_spc_vc0[16]                                                                                                      ; pre-synthesis ; connected ; Top                            ; post-fit          ; VCC                                                                                                                                                                                        ; N/A     ;
; PCIeGen2x8If128:pcie_inst|ko_cpl_spc_vc0[17]                                                                                                      ; pre-synthesis ; connected ; Top                            ; post-fit          ; GND                                                                                                                                                                                        ; N/A     ;
; PCIeGen2x8If128:pcie_inst|ko_cpl_spc_vc0[18]                                                                                                      ; pre-synthesis ; connected ; Top                            ; post-fit          ; GND                                                                                                                                                                                        ; N/A     ;
; PCIeGen2x8If128:pcie_inst|ko_cpl_spc_vc0[19]                                                                                                      ; pre-synthesis ; connected ; Top                            ; post-fit          ; GND                                                                                                                                                                                        ; N/A     ;
; PCIeGen2x8If128:pcie_inst|ko_cpl_spc_vc0[1]                                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; GND                                                                                                                                                                                        ; N/A     ;
; PCIeGen2x8If128:pcie_inst|ko_cpl_spc_vc0[2]                                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; GND                                                                                                                                                                                        ; N/A     ;
; PCIeGen2x8If128:pcie_inst|ko_cpl_spc_vc0[3]                                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; GND                                                                                                                                                                                        ; N/A     ;
; PCIeGen2x8If128:pcie_inst|ko_cpl_spc_vc0[4]                                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; VCC                                                                                                                                                                                        ; N/A     ;
; PCIeGen2x8If128:pcie_inst|ko_cpl_spc_vc0[5]                                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; VCC                                                                                                                                                                                        ; N/A     ;
; PCIeGen2x8If128:pcie_inst|ko_cpl_spc_vc0[6]                                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; VCC                                                                                                                                                                                        ; N/A     ;
; PCIeGen2x8If128:pcie_inst|ko_cpl_spc_vc0[7]                                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; GND                                                                                                                                                                                        ; N/A     ;
; PCIeGen2x8If128:pcie_inst|ko_cpl_spc_vc0[8]                                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; GND                                                                                                                                                                                        ; N/A     ;
; PCIeGen2x8If128:pcie_inst|ko_cpl_spc_vc0[9]                                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; GND                                                                                                                                                                                        ; N/A     ;
; PCIeGen2x8If128:pcie_inst|l2_exit                                                                                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|l2_exit                                                                                ; N/A     ;
; PCIeGen2x8If128:pcie_inst|lane_act[0]                                                                                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|lane_act[0]                                                                            ; N/A     ;
; PCIeGen2x8If128:pcie_inst|lane_act[1]                                                                                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|lane_act[1]                                                                            ; N/A     ;
; PCIeGen2x8If128:pcie_inst|lane_act[2]                                                                                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|lane_act[2]                                                                            ; N/A     ;
; PCIeGen2x8If128:pcie_inst|lane_act[3]                                                                                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|lane_act[3]                                                                            ; N/A     ;
; PCIeGen2x8If128:pcie_inst|ltssm[0]                                                                                                                ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|dl_ltssm[0]                                                                            ; N/A     ;
; PCIeGen2x8If128:pcie_inst|ltssm[1]                                                                                                                ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|dl_ltssm[1]                                                                            ; N/A     ;
; PCIeGen2x8If128:pcie_inst|ltssm[2]                                                                                                                ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|dl_ltssm[2]                                                                            ; N/A     ;
; PCIeGen2x8If128:pcie_inst|ltssm[3]                                                                                                                ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|dl_ltssm[3]                                                                            ; N/A     ;
; PCIeGen2x8If128:pcie_inst|ltssm[4]                                                                                                                ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|dl_ltssm[4]                                                                            ; N/A     ;
; PCIeGen2x8If128:pcie_inst|npor                                                                                                                    ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIE_RESET_N~input                                                                                                                                                                         ; N/A     ;
; PCIeGen2x8If128:pcie_inst|pld_clk                                                                                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|core_clk_out                                                                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|pll_powerdown                                                                                                           ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIE_RESET_N~_wirecell                                                                                                                                                                     ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rc_pll_locked                                                                                                           ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_serdes:serdes|PCIeGen2x8If128_serdes_alt4gxb_9uoa:PCIeGen2x8If128_serdes_alt4gxb_9uoa_component|pll_locked[0]                                    ; N/A     ;
; PCIeGen2x8If128:pcie_inst|reconfig_clk                                                                                                            ; pre-synthesis ; connected ; Top                            ; post-fit          ; ALTPLL50I50O125O250O:ALTPLL50I50O125O250O_inst|altpll:altpll_component|ALTPLL50I50O125O250O_altpll:auto_generated|wire_pll1_clk[0]                                                         ; N/A     ;
; PCIeGen2x8If128:pcie_inst|reconfig_fromgxb[0]                                                                                                     ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_serdes:serdes|PCIeGen2x8If128_serdes_alt4gxb_9uoa:PCIeGen2x8If128_serdes_alt4gxb_9uoa_component|wire_cent_unit0_dprioout                         ; N/A     ;
; PCIeGen2x8If128:pcie_inst|reconfig_fromgxb[10]                                                                                                    ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_serdes:serdes|PCIeGen2x8If128_serdes_alt4gxb_9uoa:PCIeGen2x8If128_serdes_alt4gxb_9uoa_component|wire_receive_pma2_analogtestbus[3]               ; N/A     ;
; PCIeGen2x8If128:pcie_inst|reconfig_fromgxb[11]                                                                                                    ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_serdes:serdes|PCIeGen2x8If128_serdes_alt4gxb_9uoa:PCIeGen2x8If128_serdes_alt4gxb_9uoa_component|wire_receive_pma2_analogtestbus[4]               ; N/A     ;
; PCIeGen2x8If128:pcie_inst|reconfig_fromgxb[12]                                                                                                    ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_serdes:serdes|PCIeGen2x8If128_serdes_alt4gxb_9uoa:PCIeGen2x8If128_serdes_alt4gxb_9uoa_component|wire_receive_pma2_analogtestbus[5]               ; N/A     ;
; PCIeGen2x8If128:pcie_inst|reconfig_fromgxb[13]                                                                                                    ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_serdes:serdes|PCIeGen2x8If128_serdes_alt4gxb_9uoa:PCIeGen2x8If128_serdes_alt4gxb_9uoa_component|wire_receive_pma3_analogtestbus[2]               ; N/A     ;
; PCIeGen2x8If128:pcie_inst|reconfig_fromgxb[14]                                                                                                    ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_serdes:serdes|PCIeGen2x8If128_serdes_alt4gxb_9uoa:PCIeGen2x8If128_serdes_alt4gxb_9uoa_component|wire_receive_pma3_analogtestbus[3]               ; N/A     ;
; PCIeGen2x8If128:pcie_inst|reconfig_fromgxb[15]                                                                                                    ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_serdes:serdes|PCIeGen2x8If128_serdes_alt4gxb_9uoa:PCIeGen2x8If128_serdes_alt4gxb_9uoa_component|wire_receive_pma3_analogtestbus[4]               ; N/A     ;
; PCIeGen2x8If128:pcie_inst|reconfig_fromgxb[16]                                                                                                    ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_serdes:serdes|PCIeGen2x8If128_serdes_alt4gxb_9uoa:PCIeGen2x8If128_serdes_alt4gxb_9uoa_component|wire_receive_pma3_analogtestbus[5]               ; N/A     ;
; PCIeGen2x8If128:pcie_inst|reconfig_fromgxb[17]                                                                                                    ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_serdes:serdes|PCIeGen2x8If128_serdes_alt4gxb_9uoa:PCIeGen2x8If128_serdes_alt4gxb_9uoa_component|wire_cent_unit1_dprioout                         ; N/A     ;
; PCIeGen2x8If128:pcie_inst|reconfig_fromgxb[18]                                                                                                    ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_serdes:serdes|PCIeGen2x8If128_serdes_alt4gxb_9uoa:PCIeGen2x8If128_serdes_alt4gxb_9uoa_component|wire_receive_pma4_analogtestbus[2]               ; N/A     ;
; PCIeGen2x8If128:pcie_inst|reconfig_fromgxb[19]                                                                                                    ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_serdes:serdes|PCIeGen2x8If128_serdes_alt4gxb_9uoa:PCIeGen2x8If128_serdes_alt4gxb_9uoa_component|wire_receive_pma4_analogtestbus[3]               ; N/A     ;
; PCIeGen2x8If128:pcie_inst|reconfig_fromgxb[1]                                                                                                     ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_serdes:serdes|PCIeGen2x8If128_serdes_alt4gxb_9uoa:PCIeGen2x8If128_serdes_alt4gxb_9uoa_component|wire_receive_pma0_analogtestbus[2]               ; N/A     ;
; PCIeGen2x8If128:pcie_inst|reconfig_fromgxb[20]                                                                                                    ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_serdes:serdes|PCIeGen2x8If128_serdes_alt4gxb_9uoa:PCIeGen2x8If128_serdes_alt4gxb_9uoa_component|wire_receive_pma4_analogtestbus[4]               ; N/A     ;
; PCIeGen2x8If128:pcie_inst|reconfig_fromgxb[21]                                                                                                    ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_serdes:serdes|PCIeGen2x8If128_serdes_alt4gxb_9uoa:PCIeGen2x8If128_serdes_alt4gxb_9uoa_component|wire_receive_pma4_analogtestbus[5]               ; N/A     ;
; PCIeGen2x8If128:pcie_inst|reconfig_fromgxb[22]                                                                                                    ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_serdes:serdes|PCIeGen2x8If128_serdes_alt4gxb_9uoa:PCIeGen2x8If128_serdes_alt4gxb_9uoa_component|wire_receive_pma5_analogtestbus[2]               ; N/A     ;
; PCIeGen2x8If128:pcie_inst|reconfig_fromgxb[23]                                                                                                    ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_serdes:serdes|PCIeGen2x8If128_serdes_alt4gxb_9uoa:PCIeGen2x8If128_serdes_alt4gxb_9uoa_component|wire_receive_pma5_analogtestbus[3]               ; N/A     ;
; PCIeGen2x8If128:pcie_inst|reconfig_fromgxb[24]                                                                                                    ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_serdes:serdes|PCIeGen2x8If128_serdes_alt4gxb_9uoa:PCIeGen2x8If128_serdes_alt4gxb_9uoa_component|wire_receive_pma5_analogtestbus[4]               ; N/A     ;
; PCIeGen2x8If128:pcie_inst|reconfig_fromgxb[25]                                                                                                    ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_serdes:serdes|PCIeGen2x8If128_serdes_alt4gxb_9uoa:PCIeGen2x8If128_serdes_alt4gxb_9uoa_component|wire_receive_pma5_analogtestbus[5]               ; N/A     ;
; PCIeGen2x8If128:pcie_inst|reconfig_fromgxb[26]                                                                                                    ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_serdes:serdes|PCIeGen2x8If128_serdes_alt4gxb_9uoa:PCIeGen2x8If128_serdes_alt4gxb_9uoa_component|wire_receive_pma6_analogtestbus[2]               ; N/A     ;
; PCIeGen2x8If128:pcie_inst|reconfig_fromgxb[27]                                                                                                    ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_serdes:serdes|PCIeGen2x8If128_serdes_alt4gxb_9uoa:PCIeGen2x8If128_serdes_alt4gxb_9uoa_component|wire_receive_pma6_analogtestbus[3]               ; N/A     ;
; PCIeGen2x8If128:pcie_inst|reconfig_fromgxb[28]                                                                                                    ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_serdes:serdes|PCIeGen2x8If128_serdes_alt4gxb_9uoa:PCIeGen2x8If128_serdes_alt4gxb_9uoa_component|wire_receive_pma6_analogtestbus[4]               ; N/A     ;
; PCIeGen2x8If128:pcie_inst|reconfig_fromgxb[29]                                                                                                    ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_serdes:serdes|PCIeGen2x8If128_serdes_alt4gxb_9uoa:PCIeGen2x8If128_serdes_alt4gxb_9uoa_component|wire_receive_pma6_analogtestbus[5]               ; N/A     ;
; PCIeGen2x8If128:pcie_inst|reconfig_fromgxb[2]                                                                                                     ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_serdes:serdes|PCIeGen2x8If128_serdes_alt4gxb_9uoa:PCIeGen2x8If128_serdes_alt4gxb_9uoa_component|wire_receive_pma0_analogtestbus[3]               ; N/A     ;
; PCIeGen2x8If128:pcie_inst|reconfig_fromgxb[30]                                                                                                    ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_serdes:serdes|PCIeGen2x8If128_serdes_alt4gxb_9uoa:PCIeGen2x8If128_serdes_alt4gxb_9uoa_component|wire_receive_pma7_analogtestbus[2]               ; N/A     ;
; PCIeGen2x8If128:pcie_inst|reconfig_fromgxb[31]                                                                                                    ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_serdes:serdes|PCIeGen2x8If128_serdes_alt4gxb_9uoa:PCIeGen2x8If128_serdes_alt4gxb_9uoa_component|wire_receive_pma7_analogtestbus[3]               ; N/A     ;
; PCIeGen2x8If128:pcie_inst|reconfig_fromgxb[32]                                                                                                    ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_serdes:serdes|PCIeGen2x8If128_serdes_alt4gxb_9uoa:PCIeGen2x8If128_serdes_alt4gxb_9uoa_component|wire_receive_pma7_analogtestbus[4]               ; N/A     ;
; PCIeGen2x8If128:pcie_inst|reconfig_fromgxb[33]                                                                                                    ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_serdes:serdes|PCIeGen2x8If128_serdes_alt4gxb_9uoa:PCIeGen2x8If128_serdes_alt4gxb_9uoa_component|wire_receive_pma7_analogtestbus[5]               ; N/A     ;
; PCIeGen2x8If128:pcie_inst|reconfig_fromgxb[3]                                                                                                     ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_serdes:serdes|PCIeGen2x8If128_serdes_alt4gxb_9uoa:PCIeGen2x8If128_serdes_alt4gxb_9uoa_component|wire_receive_pma0_analogtestbus[4]               ; N/A     ;
; PCIeGen2x8If128:pcie_inst|reconfig_fromgxb[4]                                                                                                     ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_serdes:serdes|PCIeGen2x8If128_serdes_alt4gxb_9uoa:PCIeGen2x8If128_serdes_alt4gxb_9uoa_component|wire_receive_pma0_analogtestbus[5]               ; N/A     ;
; PCIeGen2x8If128:pcie_inst|reconfig_fromgxb[5]                                                                                                     ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_serdes:serdes|PCIeGen2x8If128_serdes_alt4gxb_9uoa:PCIeGen2x8If128_serdes_alt4gxb_9uoa_component|wire_receive_pma1_analogtestbus[2]               ; N/A     ;
; PCIeGen2x8If128:pcie_inst|reconfig_fromgxb[6]                                                                                                     ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_serdes:serdes|PCIeGen2x8If128_serdes_alt4gxb_9uoa:PCIeGen2x8If128_serdes_alt4gxb_9uoa_component|wire_receive_pma1_analogtestbus[3]               ; N/A     ;
; PCIeGen2x8If128:pcie_inst|reconfig_fromgxb[7]                                                                                                     ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_serdes:serdes|PCIeGen2x8If128_serdes_alt4gxb_9uoa:PCIeGen2x8If128_serdes_alt4gxb_9uoa_component|wire_receive_pma1_analogtestbus[4]               ; N/A     ;
; PCIeGen2x8If128:pcie_inst|reconfig_fromgxb[8]                                                                                                     ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_serdes:serdes|PCIeGen2x8If128_serdes_alt4gxb_9uoa:PCIeGen2x8If128_serdes_alt4gxb_9uoa_component|wire_receive_pma1_analogtestbus[5]               ; N/A     ;
; PCIeGen2x8If128:pcie_inst|reconfig_fromgxb[9]                                                                                                     ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_serdes:serdes|PCIeGen2x8If128_serdes_alt4gxb_9uoa:PCIeGen2x8If128_serdes_alt4gxb_9uoa_component|wire_receive_pma2_analogtestbus[2]               ; N/A     ;
; PCIeGen2x8If128:pcie_inst|reconfig_togxb[0]                                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; ALTGXPCIeGen2x8:altgx_inst|ALTGXPCIeGen2x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen2x8_alt2gxb_reconfig_dvv_component|ALTGXPCIeGen2x8_alt_dprio_2vj:dprio|dprioin~2                               ; N/A     ;
; PCIeGen2x8If128:pcie_inst|reconfig_togxb[1]                                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; ALTGXPCIeGen2x8:altgx_inst|ALTGXPCIeGen2x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen2x8_alt2gxb_reconfig_dvv_component|ALTGXPCIeGen2x8_alt_dprio_2vj:dprio|dpriodisable~0                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|reconfig_togxb[2]                                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; ALTGXPCIeGen2x8:altgx_inst|ALTGXPCIeGen2x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen2x8_alt2gxb_reconfig_dvv_component|ALTGXPCIeGen2x8_alt_dprio_2vj:dprio|dprioload~0                             ; N/A     ;
; PCIeGen2x8If128:pcie_inst|reconfig_togxb[3]                                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; ALTGXPCIeGen2x8:altgx_inst|ALTGXPCIeGen2x8_alt2gxb_reconfig_dvv:ALTGXPCIeGen2x8_alt2gxb_reconfig_dvv_component|alt_cal:calibration|alt_cal_busy                                            ; N/A     ;
; PCIeGen2x8If128:pcie_inst|refclk                                                                                                                  ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIE_REFCLK~input                                                                                                                                                                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|reset_status                                                                                                            ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|reset_status                                                                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_bardec0[0]                                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_bardec0[0]                                                                       ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_bardec0[1]                                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_bardec0[1]                                                                       ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_bardec0[2]                                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_bardec0[2]                                                                       ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_bardec0[3]                                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_bardec0[3]                                                                       ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_bardec0[4]                                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_bardec0[4]                                                                       ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_bardec0[5]                                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_bardec0[5]                                                                       ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_bardec0[6]                                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_bardec0[6]                                                                       ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_bardec0[7]                                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_bardec0[7]                                                                       ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_be0[0]                                                                                                            ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_be0[0]                                                                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_be0[10]                                                                                                           ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_be0_p1[2]                                                                        ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_be0[11]                                                                                                           ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_be0_p1[3]                                                                        ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_be0[12]                                                                                                           ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_be0_p1[4]                                                                        ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_be0[13]                                                                                                           ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_be0_p1[5]                                                                        ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_be0[14]                                                                                                           ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_be0_p1[6]                                                                        ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_be0[15]                                                                                                           ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_be0_p1[7]                                                                        ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_be0[1]                                                                                                            ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_be0[1]                                                                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_be0[2]                                                                                                            ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_be0[2]                                                                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_be0[3]                                                                                                            ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_be0[3]                                                                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_be0[4]                                                                                                            ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_be0[4]                                                                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_be0[5]                                                                                                            ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_be0[5]                                                                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_be0[6]                                                                                                            ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_be0[6]                                                                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_be0[7]                                                                                                            ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_be0[7]                                                                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_be0[8]                                                                                                            ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_be0_p1[0]                                                                        ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_be0[9]                                                                                                            ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_be0_p1[1]                                                                        ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[0]                                                                                                          ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0[0]                                                                         ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[100]                                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0_p1[36]                                                                     ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[101]                                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0_p1[37]                                                                     ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[102]                                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0_p1[38]                                                                     ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[103]                                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0_p1[39]                                                                     ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[104]                                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0_p1[40]                                                                     ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[105]                                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0_p1[41]                                                                     ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[106]                                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0_p1[42]                                                                     ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[107]                                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0_p1[43]                                                                     ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[108]                                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0_p1[44]                                                                     ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[109]                                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0_p1[45]                                                                     ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[10]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0[10]                                                                        ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[110]                                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0_p1[46]                                                                     ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[111]                                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0_p1[47]                                                                     ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[112]                                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0_p1[48]                                                                     ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[113]                                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0_p1[49]                                                                     ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[114]                                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0_p1[50]                                                                     ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[115]                                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0_p1[51]                                                                     ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[116]                                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0_p1[52]                                                                     ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[117]                                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0_p1[53]                                                                     ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[118]                                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0_p1[54]                                                                     ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[119]                                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0_p1[55]                                                                     ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[11]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0[11]                                                                        ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[120]                                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0_p1[56]                                                                     ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[121]                                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0_p1[57]                                                                     ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[122]                                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0_p1[58]                                                                     ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[123]                                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0_p1[59]                                                                     ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[124]                                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0_p1[60]                                                                     ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[125]                                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0_p1[61]                                                                     ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[126]                                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0_p1[62]                                                                     ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[127]                                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0_p1[63]                                                                     ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[12]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0[12]                                                                        ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[13]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0[13]                                                                        ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[14]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0[14]                                                                        ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[15]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0[15]                                                                        ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[16]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0[16]                                                                        ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[17]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0[17]                                                                        ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[18]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0[18]                                                                        ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[19]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0[19]                                                                        ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[1]                                                                                                          ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0[1]                                                                         ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[20]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0[20]                                                                        ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[21]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0[21]                                                                        ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[22]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0[22]                                                                        ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[23]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0[23]                                                                        ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[24]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0[24]                                                                        ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[25]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0[25]                                                                        ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[26]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0[26]                                                                        ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[27]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0[27]                                                                        ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[28]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0[28]                                                                        ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[29]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0[29]                                                                        ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[2]                                                                                                          ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0[2]                                                                         ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[30]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0[30]                                                                        ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[31]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0[31]                                                                        ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[32]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0[32]                                                                        ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[33]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0[33]                                                                        ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[34]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0[34]                                                                        ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[35]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0[35]                                                                        ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[36]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0[36]                                                                        ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[37]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0[37]                                                                        ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[38]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0[38]                                                                        ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[39]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0[39]                                                                        ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[3]                                                                                                          ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0[3]                                                                         ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[40]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0[40]                                                                        ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[41]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0[41]                                                                        ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[42]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0[42]                                                                        ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[43]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0[43]                                                                        ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[44]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0[44]                                                                        ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[45]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0[45]                                                                        ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[46]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0[46]                                                                        ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[47]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0[47]                                                                        ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[48]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0[48]                                                                        ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[49]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0[49]                                                                        ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[4]                                                                                                          ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0[4]                                                                         ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[50]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0[50]                                                                        ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[51]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0[51]                                                                        ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[52]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0[52]                                                                        ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[53]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0[53]                                                                        ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[54]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0[54]                                                                        ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[55]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0[55]                                                                        ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[56]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0[56]                                                                        ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[57]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0[57]                                                                        ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[58]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0[58]                                                                        ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[59]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0[59]                                                                        ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[5]                                                                                                          ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0[5]                                                                         ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[60]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0[60]                                                                        ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[61]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0[61]                                                                        ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[62]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0[62]                                                                        ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[63]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0[63]                                                                        ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[64]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0_p1[0]                                                                      ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[65]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0_p1[1]                                                                      ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[66]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0_p1[2]                                                                      ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[67]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0_p1[3]                                                                      ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[68]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0_p1[4]                                                                      ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[69]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0_p1[5]                                                                      ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[6]                                                                                                          ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0[6]                                                                         ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[70]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0_p1[6]                                                                      ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[71]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0_p1[7]                                                                      ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[72]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0_p1[8]                                                                      ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[73]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0_p1[9]                                                                      ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[74]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0_p1[10]                                                                     ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[75]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0_p1[11]                                                                     ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[76]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0_p1[12]                                                                     ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[77]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0_p1[13]                                                                     ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[78]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0_p1[14]                                                                     ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[79]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0_p1[15]                                                                     ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[7]                                                                                                          ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0[7]                                                                         ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[80]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0_p1[16]                                                                     ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[81]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0_p1[17]                                                                     ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[82]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0_p1[18]                                                                     ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[83]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0_p1[19]                                                                     ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[84]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0_p1[20]                                                                     ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[85]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0_p1[21]                                                                     ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[86]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0_p1[22]                                                                     ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[87]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0_p1[23]                                                                     ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[88]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0_p1[24]                                                                     ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[89]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0_p1[25]                                                                     ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[8]                                                                                                          ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0[8]                                                                         ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[90]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0_p1[26]                                                                     ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[91]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0_p1[27]                                                                     ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[92]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0_p1[28]                                                                     ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[93]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0_p1[29]                                                                     ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[94]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0_p1[30]                                                                     ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[95]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0_p1[31]                                                                     ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[96]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0_p1[32]                                                                     ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[97]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0_p1[33]                                                                     ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[98]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0_p1[34]                                                                     ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[99]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0_p1[35]                                                                     ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_data0[9]                                                                                                          ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_data0[9]                                                                         ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_empty0                                                                                                            ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_eop0                                                                             ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_eop0                                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_eop0_p1                                                                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_err0                                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_err0                                                                             ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_ready0                                                                                                            ; pre-synthesis ; connected ; Top                            ; post-fit          ; VCC                                                                                                                                                                                        ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_sop0                                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_sop0                                                                             ; N/A     ;
; PCIeGen2x8If128:pcie_inst|rx_st_valid0                                                                                                            ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_valid0                                                                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|srst                                                                                                                    ; pre-synthesis ; connected ; Top                            ; post-fit          ; rPCIRstCtr[4]~_wirecell                                                                                                                                                                    ; N/A     ;
; PCIeGen2x8If128:pcie_inst|suc_spd_neg                                                                                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|hip_extraout[0]                                                                        ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_add[0]                                                                                                           ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_add[0]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_add[1]                                                                                                           ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_add[1]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_add[2]                                                                                                           ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_add[2]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_add[3]                                                                                                           ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_add[3]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_ctl[0]                                                                                                           ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[0]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_ctl[10]                                                                                                          ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[10]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_ctl[11]                                                                                                          ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[11]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_ctl[12]                                                                                                          ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[12]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_ctl[13]                                                                                                          ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[13]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_ctl[14]                                                                                                          ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[14]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_ctl[15]                                                                                                          ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[15]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_ctl[16]                                                                                                          ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[16]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_ctl[17]                                                                                                          ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[17]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_ctl[18]                                                                                                          ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[18]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_ctl[19]                                                                                                          ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[19]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_ctl[1]                                                                                                           ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[1]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_ctl[20]                                                                                                          ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[20]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_ctl[21]                                                                                                          ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[21]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_ctl[22]                                                                                                          ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[22]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_ctl[23]                                                                                                          ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[23]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_ctl[24]                                                                                                          ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[24]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_ctl[25]                                                                                                          ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[25]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_ctl[26]                                                                                                          ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[26]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_ctl[27]                                                                                                          ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[27]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_ctl[28]                                                                                                          ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[28]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_ctl[29]                                                                                                          ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[29]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_ctl[2]                                                                                                           ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[2]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_ctl[30]                                                                                                          ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[30]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_ctl[31]                                                                                                          ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[31]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_ctl[3]                                                                                                           ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[3]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_ctl[4]                                                                                                           ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[4]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_ctl[5]                                                                                                           ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[5]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_ctl[6]                                                                                                           ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[6]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_ctl[7]                                                                                                           ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[7]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_ctl[8]                                                                                                           ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[8]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_ctl[9]                                                                                                           ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[9]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_ctl_wr                                                                                                           ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl_wr                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_sts[0]                                                                                                           ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_sts[0]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_sts[10]                                                                                                          ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_sts[10]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_sts[11]                                                                                                          ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_sts[11]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_sts[12]                                                                                                          ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_sts[12]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_sts[13]                                                                                                          ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_sts[13]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_sts[14]                                                                                                          ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_sts[14]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_sts[15]                                                                                                          ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_sts[15]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_sts[16]                                                                                                          ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_sts[16]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_sts[17]                                                                                                          ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_sts[17]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_sts[18]                                                                                                          ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_sts[18]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_sts[19]                                                                                                          ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_sts[19]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_sts[1]                                                                                                           ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_sts[1]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_sts[20]                                                                                                          ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_sts[20]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_sts[21]                                                                                                          ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_sts[21]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_sts[22]                                                                                                          ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_sts[22]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_sts[23]                                                                                                          ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_sts[23]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_sts[24]                                                                                                          ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_sts[24]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_sts[25]                                                                                                          ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_sts[25]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_sts[26]                                                                                                          ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_sts[26]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_sts[27]                                                                                                          ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_sts[27]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_sts[28]                                                                                                          ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_sts[28]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_sts[29]                                                                                                          ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_sts[29]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_sts[2]                                                                                                           ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_sts[2]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_sts[30]                                                                                                          ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_sts[30]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_sts[31]                                                                                                          ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_sts[31]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_sts[32]                                                                                                          ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_sts[32]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_sts[33]                                                                                                          ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_sts[33]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_sts[34]                                                                                                          ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_sts[34]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_sts[35]                                                                                                          ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_sts[35]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_sts[36]                                                                                                          ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_sts[36]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_sts[37]                                                                                                          ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_sts[37]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_sts[38]                                                                                                          ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_sts[38]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_sts[39]                                                                                                          ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_sts[39]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_sts[3]                                                                                                           ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_sts[3]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_sts[40]                                                                                                          ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_sts[40]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_sts[41]                                                                                                          ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_sts[41]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_sts[42]                                                                                                          ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_sts[42]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_sts[43]                                                                                                          ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_sts[43]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_sts[44]                                                                                                          ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_sts[44]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_sts[45]                                                                                                          ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_sts[45]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_sts[46]                                                                                                          ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_sts[46]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_sts[47]                                                                                                          ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_sts[47]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_sts[48]                                                                                                          ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_sts[48]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_sts[49]                                                                                                          ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_sts[49]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_sts[4]                                                                                                           ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_sts[4]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_sts[50]                                                                                                          ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_sts[50]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_sts[51]                                                                                                          ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_sts[51]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_sts[52]                                                                                                          ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_sts[52]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_sts[5]                                                                                                           ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_sts[5]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_sts[6]                                                                                                           ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_sts[6]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_sts[7]                                                                                                           ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_sts[7]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_sts[8]                                                                                                           ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_sts[8]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_sts[9]                                                                                                           ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_sts[9]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tl_cfg_sts_wr                                                                                                           ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_sts_wr                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[0]                                                                                                          ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][6]                            ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[100]                                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][106]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[101]                                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][107]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[102]                                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][108]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[103]                                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][109]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[104]                                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][110]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[105]                                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][111]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[106]                                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][112]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[107]                                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][113]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[108]                                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][114]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[109]                                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][115]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[10]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][16]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[110]                                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][116]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[111]                                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][117]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[112]                                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][118]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[113]                                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][119]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[114]                                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][120]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[115]                                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][121]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[116]                                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][122]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[117]                                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][123]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[118]                                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][124]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[119]                                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][125]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[11]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][17]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[120]                                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][126]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[121]                                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][127]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[122]                                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][128]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[123]                                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][129]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[124]                                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][130]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[125]                                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][131]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[126]                                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][132]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[127]                                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][133]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[12]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][18]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[13]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][19]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[14]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][20]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[15]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][21]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[16]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][22]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[17]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][23]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[18]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][24]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[19]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][25]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[1]                                                                                                          ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][7]                            ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[20]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][26]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[21]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][27]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[22]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][28]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[23]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][29]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[24]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][30]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[25]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][31]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[26]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][32]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[27]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][33]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[28]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][34]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[29]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][35]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[2]                                                                                                          ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][8]                            ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[30]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][36]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[31]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][37]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[32]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][38]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[33]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][39]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[34]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][40]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[35]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][41]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[36]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][42]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[37]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][43]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[38]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][44]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[39]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][45]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[3]                                                                                                          ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][9]                            ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[40]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][46]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[41]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][47]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[42]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][48]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[43]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][49]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[44]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][50]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[45]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][51]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[46]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][52]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[47]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][53]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[48]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][54]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[49]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][55]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[4]                                                                                                          ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][10]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[50]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][56]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[51]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][57]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[52]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][58]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[53]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][59]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[54]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][60]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[55]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][61]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[56]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][62]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[57]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][63]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[58]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][64]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[59]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][65]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[5]                                                                                                          ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][11]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[60]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][66]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[61]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][67]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[62]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][68]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[63]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][69]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[64]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][70]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[65]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][71]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[66]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][72]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[67]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][73]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[68]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][74]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[69]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][75]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[6]                                                                                                          ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][12]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[70]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][76]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[71]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][77]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[72]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][78]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[73]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][79]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[74]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][80]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[75]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][81]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[76]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][82]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[77]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][83]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[78]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][84]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[79]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][85]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[7]                                                                                                          ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][13]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[80]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][86]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[81]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][87]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[82]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][88]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[83]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][89]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[84]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][90]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[85]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][91]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[86]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][92]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[87]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][93]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[88]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][94]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[89]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][95]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[8]                                                                                                          ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][14]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[90]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][96]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[91]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][97]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[92]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][98]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[93]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][99]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[94]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][100]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[95]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][101]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[96]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][102]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[97]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][103]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[98]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][104]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[99]                                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][105]                          ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_data0[9]                                                                                                          ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][15]                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_empty0                                                                                                            ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|translation_altera:trans|TX_ST_EMPTY[0]                                                                                                                            ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_eop0                                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][2]                            ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_ready0                                                                                                            ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tx_st_ready0                                                                           ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_sop0                                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|pipeline:output_reg_inst|reg_pipeline:pipeline_inst|rData[1][5]                            ; N/A     ;
; PCIeGen2x8If128:pcie_inst|tx_st_valid0                                                                                                            ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|rTxValid~0                                                                                 ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX                                                                                                ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_channel_gate:gate|cross_domain_signal:rxSig|syncff:sigAtoB|ff:metaFF|Q ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_ACK                                                                                            ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rState.01                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_CLK                                                                                            ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|core_clk_out                                                                           ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[0]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[0]                                              ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[100]                                                                                      ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[100]                                            ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[101]                                                                                      ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[101]                                            ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[102]                                                                                      ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[102]                                            ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[103]                                                                                      ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[103]                                            ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[104]                                                                                      ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[104]                                            ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[105]                                                                                      ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[105]                                            ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[106]                                                                                      ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[106]                                            ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[107]                                                                                      ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[107]                                            ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[108]                                                                                      ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[108]                                            ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[109]                                                                                      ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[109]                                            ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[10]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[10]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[110]                                                                                      ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[110]                                            ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[111]                                                                                      ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[111]                                            ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[112]                                                                                      ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[112]                                            ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[113]                                                                                      ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[113]                                            ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[114]                                                                                      ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[114]                                            ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[115]                                                                                      ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[115]                                            ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[116]                                                                                      ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[116]                                            ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[117]                                                                                      ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[117]                                            ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[118]                                                                                      ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[118]                                            ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[119]                                                                                      ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[119]                                            ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[11]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[11]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[120]                                                                                      ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[120]                                            ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[121]                                                                                      ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[121]                                            ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[122]                                                                                      ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[122]                                            ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[123]                                                                                      ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[123]                                            ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[124]                                                                                      ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[124]                                            ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[125]                                                                                      ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[125]                                            ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[126]                                                                                      ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[126]                                            ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[127]                                                                                      ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[127]                                            ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[12]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[12]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[13]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[13]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[14]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[14]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[15]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[15]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[16]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[16]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[17]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[17]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[18]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[18]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[19]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[19]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[1]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[1]                                              ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[20]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[20]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[21]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[21]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[22]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[22]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[23]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[23]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[24]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[24]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[25]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[25]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[26]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[26]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[27]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[27]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[28]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[28]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[29]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[29]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[2]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[2]                                              ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[30]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[30]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[31]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[31]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[32]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[32]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[33]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[33]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[34]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[34]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[35]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[35]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[36]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[36]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[37]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[37]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[38]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[38]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[39]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[39]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[3]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[3]                                              ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[40]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[40]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[41]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[41]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[42]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[42]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[43]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[43]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[44]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[44]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[45]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[45]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[46]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[46]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[47]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[47]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[48]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[48]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[49]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[49]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[4]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[4]                                              ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[50]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[50]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[51]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[51]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[52]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[52]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[53]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[53]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[54]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[54]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[55]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[55]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[56]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[56]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[57]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[57]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[58]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[58]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[59]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[59]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[5]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[5]                                              ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[60]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[60]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[61]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[61]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[62]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[62]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[63]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[63]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[64]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[64]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[65]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[65]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[66]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[66]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[67]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[67]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[68]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[68]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[69]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[69]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[6]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[6]                                              ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[70]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[70]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[71]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[71]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[72]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[72]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[73]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[73]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[74]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[74]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[75]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[75]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[76]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[76]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[77]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[77]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[78]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[78]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[79]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[79]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[7]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[7]                                              ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[80]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[80]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[81]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[81]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[82]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[82]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[83]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[83]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[84]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[84]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[85]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[85]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[86]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[86]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[87]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[87]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[88]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[88]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[89]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[89]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[8]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[8]                                              ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[90]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[90]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[91]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[91]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[92]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[92]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[93]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[93]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[94]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[94]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[95]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[95]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[96]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[96]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[97]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[97]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[98]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[98]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[99]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[99]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA[9]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rData[9]                                              ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA_REN                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rState.01                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_DATA_VALID                                                                                     ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|rDataValid                                            ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_LAST                                                                                           ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rOffLast[0]                                              ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_LEN[0]                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[0]                                            ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_LEN[10]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[10]                                           ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_LEN[11]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[11]                                           ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_LEN[12]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[12]                                           ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_LEN[13]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[13]                                           ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_LEN[14]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[14]                                           ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_LEN[15]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[15]                                           ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_LEN[16]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[16]                                           ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_LEN[17]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[17]                                           ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_LEN[18]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[18]                                           ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_LEN[19]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[19]                                           ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_LEN[1]                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[1]                                            ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_LEN[20]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[20]                                           ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_LEN[21]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[21]                                           ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_LEN[22]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[22]                                           ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_LEN[23]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[23]                                           ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_LEN[24]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[24]                                           ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_LEN[25]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[25]                                           ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_LEN[26]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[26]                                           ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_LEN[27]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[27]                                           ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_LEN[28]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[28]                                           ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_LEN[29]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[29]                                           ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_LEN[2]                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[2]                                            ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_LEN[30]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[30]                                           ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_LEN[31]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[31]                                           ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_LEN[3]                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[3]                                            ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_LEN[4]                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[4]                                            ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_LEN[5]                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[5]                                            ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_LEN[6]                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[6]                                            ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_LEN[7]                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[7]                                            ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_LEN[8]                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[8]                                            ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_LEN[9]                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[9]                                            ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_OFF[0]                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rOffLast[1]                                              ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_OFF[10]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rOffLast[11]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_OFF[11]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rOffLast[12]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_OFF[12]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rOffLast[13]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_OFF[13]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rOffLast[14]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_OFF[14]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rOffLast[15]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_OFF[15]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rOffLast[16]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_OFF[16]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rOffLast[17]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_OFF[17]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rOffLast[18]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_OFF[18]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rOffLast[19]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_OFF[19]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rOffLast[20]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_OFF[1]                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rOffLast[2]                                              ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_OFF[20]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rOffLast[21]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_OFF[21]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rOffLast[22]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_OFF[22]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rOffLast[23]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_OFF[23]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rOffLast[24]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_OFF[24]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rOffLast[25]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_OFF[25]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rOffLast[26]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_OFF[26]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rOffLast[27]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_OFF[27]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rOffLast[28]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_OFF[28]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rOffLast[29]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_OFF[29]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rOffLast[30]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_OFF[2]                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rOffLast[3]                                              ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_OFF[30]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rOffLast[31]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_OFF[3]                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rOffLast[4]                                              ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_OFF[4]                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rOffLast[5]                                              ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_OFF[5]                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rOffLast[6]                                              ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_OFF[6]                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rOffLast[7]                                              ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_OFF[7]                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rOffLast[8]                                              ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_OFF[8]                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rOffLast[9]                                              ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_RX_OFF[9]                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rOffLast[10]                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX                                                                                                ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX                                                                                                                                         ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_ACK                                                                                            ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|tx_port_128:txPort|tx_port_channel_gate_128:gate|rAck                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_CLK                                                                                            ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|core_clk_out                                                                           ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[0]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[0]                                                                                                                                        ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[100]                                                                                      ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[100]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[101]                                                                                      ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[101]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[102]                                                                                      ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[102]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[103]                                                                                      ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[103]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[104]                                                                                      ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[104]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[105]                                                                                      ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[105]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[106]                                                                                      ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[106]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[107]                                                                                      ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[107]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[108]                                                                                      ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[108]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[109]                                                                                      ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[109]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[10]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[10]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[110]                                                                                      ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[110]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[111]                                                                                      ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[111]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[112]                                                                                      ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[112]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[113]                                                                                      ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[113]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[114]                                                                                      ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[114]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[115]                                                                                      ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[115]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[116]                                                                                      ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[116]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[117]                                                                                      ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[117]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[118]                                                                                      ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[118]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[119]                                                                                      ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[119]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[11]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[11]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[120]                                                                                      ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[120]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[121]                                                                                      ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[121]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[122]                                                                                      ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[122]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[123]                                                                                      ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[123]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[124]                                                                                      ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[124]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[125]                                                                                      ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[125]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[126]                                                                                      ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[126]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[127]                                                                                      ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[127]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[12]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[12]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[13]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[13]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[14]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[14]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[15]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[15]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[16]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[16]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[17]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[17]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[18]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[18]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[19]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[19]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[1]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[1]                                                                                                                                        ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[20]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[20]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[21]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[21]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[22]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[22]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[23]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[23]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[24]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[24]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[25]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[25]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[26]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[26]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[27]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[27]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[28]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[28]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[29]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[29]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[2]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[2]                                                                                                                                        ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[30]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[30]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[31]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[31]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[32]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[32]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[33]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[33]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[34]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[34]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[35]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[35]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[36]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[36]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[37]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[37]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[38]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[38]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[39]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[39]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[3]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[3]                                                                                                                                        ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[40]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[40]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[41]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[41]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[42]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[42]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[43]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[43]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[44]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[44]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[45]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[45]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[46]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[46]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[47]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[47]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[48]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[48]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[49]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[49]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[4]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[4]                                                                                                                                        ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[50]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[50]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[51]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[51]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[52]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[52]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[53]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[53]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[54]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[54]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[55]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[55]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[56]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[56]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[57]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[57]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[58]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[58]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[59]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[59]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[5]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[5]                                                                                                                                        ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[60]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[60]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[61]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[61]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[62]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[62]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[63]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[63]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[64]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[64]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[65]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[65]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[66]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[66]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[67]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[67]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[68]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[68]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[69]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[69]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[6]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[6]                                                                                                                                        ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[70]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[70]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[71]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[71]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[72]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[72]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[73]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[73]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[74]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[74]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[75]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[75]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[76]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[76]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[77]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[77]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[78]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[78]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[79]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[79]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[7]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[7]                                                                                                                                        ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[80]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[80]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[81]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[81]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[82]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[82]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[83]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[83]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[84]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[84]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[85]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[85]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[86]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[86]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[87]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[87]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[88]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[88]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[89]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[89]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[8]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[8]                                                                                                                                        ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[90]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[90]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[91]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[91]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[92]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[92]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[93]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[93]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[94]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[94]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[95]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[95]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[96]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[96]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[97]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[97]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[98]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[98]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[99]                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[99]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA[9]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tData[9]                                                                                                                                        ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA_REN                                                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|tx_port_128:txPort|tx_port_channel_gate_128:gate|CHNL_TX_DATA_REN~1                               ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_DATA_VALID                                                                                     ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|altshift_taps:rValid_rtl_0|shift_taps_c3v:auto_generated|altsyncram_60a1:altsyncram4|ram_block5a0                                               ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_LAST                                                                                           ; pre-synthesis ; connected ; Top                            ; post-fit          ; VCC                                                                                                                                                                                        ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_LEN[0]                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[0]                                            ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_LEN[0]                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[0]                                            ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_LEN[10]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[10]                                           ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_LEN[10]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[10]                                           ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_LEN[11]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[11]                                           ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_LEN[11]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[11]                                           ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_LEN[12]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[12]                                           ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_LEN[12]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[12]                                           ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_LEN[13]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[13]                                           ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_LEN[13]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[13]                                           ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_LEN[14]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[14]                                           ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_LEN[14]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[14]                                           ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_LEN[15]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[15]                                           ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_LEN[15]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[15]                                           ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_LEN[16]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[16]                                           ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_LEN[16]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[16]                                           ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_LEN[17]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[17]                                           ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_LEN[17]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[17]                                           ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_LEN[18]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[18]                                           ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_LEN[18]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[18]                                           ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_LEN[19]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[19]                                           ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_LEN[19]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[19]                                           ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_LEN[1]                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[1]                                            ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_LEN[1]                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[1]                                            ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_LEN[20]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[20]                                           ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_LEN[20]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[20]                                           ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_LEN[21]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[21]                                           ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_LEN[21]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[21]                                           ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_LEN[22]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[22]                                           ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_LEN[22]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[22]                                           ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_LEN[23]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[23]                                           ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_LEN[23]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[23]                                           ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_LEN[24]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[24]                                           ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_LEN[24]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[24]                                           ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_LEN[25]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[25]                                           ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_LEN[25]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[25]                                           ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_LEN[26]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[26]                                           ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_LEN[26]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[26]                                           ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_LEN[27]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[27]                                           ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_LEN[27]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[27]                                           ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_LEN[28]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[28]                                           ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_LEN[28]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[28]                                           ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_LEN[29]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[29]                                           ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_LEN[29]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[29]                                           ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_LEN[2]                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[2]                                            ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_LEN[2]                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[2]                                            ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_LEN[30]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[30]                                           ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_LEN[30]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[30]                                           ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_LEN[31]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[31]                                           ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_LEN[31]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[31]                                           ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_LEN[3]                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[3]                                            ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_LEN[3]                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[3]                                            ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_LEN[4]                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[4]                                            ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_LEN[4]                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[4]                                            ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_LEN[5]                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[5]                                            ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_LEN[5]                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[5]                                            ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_LEN[6]                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[6]                                            ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_LEN[6]                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[6]                                            ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_LEN[7]                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[7]                                            ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_LEN[7]                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[7]                                            ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_LEN[8]                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[8]                                            ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_LEN[8]                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[8]                                            ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_LEN[9]                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[9]                                            ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_LEN[9]                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|rx_port_reader:reader|rReadWords[9]                                            ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_OFF[0]                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; GND                                                                                                                                                                                        ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_OFF[10]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; GND                                                                                                                                                                                        ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_OFF[11]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; GND                                                                                                                                                                                        ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_OFF[12]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; GND                                                                                                                                                                                        ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_OFF[13]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; GND                                                                                                                                                                                        ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_OFF[14]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; GND                                                                                                                                                                                        ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_OFF[15]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; GND                                                                                                                                                                                        ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_OFF[16]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; GND                                                                                                                                                                                        ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_OFF[17]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; GND                                                                                                                                                                                        ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_OFF[18]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; GND                                                                                                                                                                                        ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_OFF[19]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; GND                                                                                                                                                                                        ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_OFF[1]                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; GND                                                                                                                                                                                        ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_OFF[20]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; GND                                                                                                                                                                                        ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_OFF[21]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; GND                                                                                                                                                                                        ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_OFF[22]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; GND                                                                                                                                                                                        ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_OFF[23]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; GND                                                                                                                                                                                        ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_OFF[24]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; GND                                                                                                                                                                                        ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_OFF[25]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; GND                                                                                                                                                                                        ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_OFF[26]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; GND                                                                                                                                                                                        ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_OFF[27]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; GND                                                                                                                                                                                        ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_OFF[28]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; GND                                                                                                                                                                                        ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_OFF[29]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; GND                                                                                                                                                                                        ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_OFF[2]                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; GND                                                                                                                                                                                        ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_OFF[30]                                                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; GND                                                                                                                                                                                        ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_OFF[3]                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; GND                                                                                                                                                                                        ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_OFF[4]                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; GND                                                                                                                                                                                        ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_OFF[5]                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; GND                                                                                                                                                                                        ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_OFF[6]                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; GND                                                                                                                                                                                        ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_OFF[7]                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; GND                                                                                                                                                                                        ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_OFF[8]                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; GND                                                                                                                                                                                        ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CHNL_TX_OFF[9]                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; GND                                                                                                                                                                                        ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|CLK                                                                                                    ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|core_clk_out                                                                           ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|RST                                                                                                    ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|riffa:riffa_inst|reset_extender:reset_extender_inst|shiftreg:rst_shiftreg|rDataShift[3][0]                                                                         ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|TX_IN_PROGRESS                                                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|TX_IN_PROGRESS                                                                                                                                  ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rCount[0]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; GND                                                                                                                                                                                        ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rCount[10]                                                                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rCount[10]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rCount[11]                                                                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rCount[11]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rCount[12]                                                                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rCount[12]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rCount[13]                                                                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rCount[13]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rCount[14]                                                                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rCount[14]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rCount[15]                                                                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rCount[15]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rCount[16]                                                                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rCount[16]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rCount[17]                                                                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rCount[17]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rCount[18]                                                                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rCount[18]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rCount[19]                                                                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rCount[19]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rCount[1]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; GND                                                                                                                                                                                        ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rCount[20]                                                                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rCount[20]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rCount[21]                                                                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rCount[21]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rCount[22]                                                                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rCount[22]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rCount[23]                                                                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rCount[23]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rCount[24]                                                                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rCount[24]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rCount[25]                                                                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rCount[25]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rCount[26]                                                                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rCount[26]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rCount[27]                                                                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rCount[27]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rCount[28]                                                                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rCount[28]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rCount[29]                                                                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rCount[29]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rCount[2]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rCount[2]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rCount[30]                                                                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rCount[30]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rCount[31]                                                                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rCount[31]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rCount[3]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rCount[3]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rCount[4]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rCount[4]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rCount[5]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rCount[5]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rCount[6]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rCount[6]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rCount[7]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rCount[7]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rCount[8]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rCount[8]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rCount[9]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rCount[9]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[0]                                                                                               ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[0]                                                                                                                                        ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[100]                                                                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[100]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[101]                                                                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[101]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[102]                                                                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[102]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[103]                                                                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[103]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[104]                                                                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[104]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[105]                                                                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[105]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[106]                                                                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[106]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[107]                                                                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[107]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[108]                                                                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[108]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[109]                                                                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[109]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[10]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[10]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[110]                                                                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[110]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[111]                                                                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[111]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[112]                                                                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[112]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[113]                                                                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[113]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[114]                                                                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[114]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[115]                                                                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[115]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[116]                                                                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[116]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[117]                                                                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[117]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[118]                                                                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[118]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[119]                                                                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[119]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[11]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[11]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[120]                                                                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[120]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[121]                                                                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[121]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[122]                                                                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[122]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[123]                                                                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[123]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[124]                                                                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[124]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[125]                                                                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[125]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[126]                                                                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[126]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[127]                                                                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[127]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[12]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[12]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[13]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[13]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[14]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[14]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[15]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[15]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[16]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[16]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[17]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[17]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[18]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[18]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[19]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[19]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[1]                                                                                               ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[1]                                                                                                                                        ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[20]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[20]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[21]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[21]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[22]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[22]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[23]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[23]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[24]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[24]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[25]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[25]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[26]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[26]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[27]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[27]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[28]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[28]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[29]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[29]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[2]                                                                                               ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[2]                                                                                                                                        ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[30]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[30]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[31]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[31]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[32]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[32]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[33]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[33]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[34]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[34]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[35]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[35]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[36]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[36]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[37]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[37]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[38]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[38]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[39]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[39]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[3]                                                                                               ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[3]                                                                                                                                        ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[40]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[40]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[41]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[41]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[42]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[42]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[43]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[43]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[44]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[44]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[45]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[45]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[46]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[46]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[47]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[47]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[48]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[48]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[49]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[49]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[4]                                                                                               ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[4]                                                                                                                                        ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[50]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[50]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[51]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[51]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[52]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[52]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[53]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[53]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[54]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[54]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[55]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[55]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[56]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[56]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[57]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[57]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[58]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[58]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[59]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[59]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[5]                                                                                               ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[5]                                                                                                                                        ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[60]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[60]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[61]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[61]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[62]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[62]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[63]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[63]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[64]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[64]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[65]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[65]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[66]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[66]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[67]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[67]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[68]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[68]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[69]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[69]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[6]                                                                                               ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[6]                                                                                                                                        ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[70]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[70]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[71]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[71]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[72]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[72]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[73]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[73]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[74]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[74]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[75]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[75]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[76]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[76]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[77]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[77]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[78]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[78]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[79]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[79]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[7]                                                                                               ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[7]                                                                                                                                        ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[80]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[80]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[81]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[81]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[82]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[82]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[83]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[83]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[84]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[84]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[85]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[85]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[86]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[86]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[87]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[87]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[88]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[88]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[89]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[89]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[8]                                                                                               ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[8]                                                                                                                                        ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[90]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[90]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[91]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[91]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[92]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[92]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[93]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[93]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[94]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[94]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[95]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[95]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[96]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[96]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[97]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[97]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[98]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[98]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[99]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[99]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rData[9]                                                                                               ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rData[9]                                                                                                                                        ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rState.00                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rState.01~_wirecell                                                                                                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|rState.01                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|rState.01                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|tCount[0]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; GND                                                                                                                                                                                        ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|tCount[10]                                                                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tCount[10]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|tCount[11]                                                                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tCount[11]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|tCount[12]                                                                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tCount[12]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|tCount[13]                                                                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tCount[13]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|tCount[14]                                                                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tCount[14]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|tCount[15]                                                                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tCount[15]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|tCount[16]                                                                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tCount[16]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|tCount[17]                                                                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tCount[17]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|tCount[18]                                                                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tCount[18]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|tCount[19]                                                                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tCount[19]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|tCount[1]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; GND                                                                                                                                                                                        ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|tCount[20]                                                                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tCount[20]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|tCount[21]                                                                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tCount[21]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|tCount[22]                                                                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tCount[22]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|tCount[23]                                                                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tCount[23]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|tCount[24]                                                                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tCount[24]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|tCount[25]                                                                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tCount[25]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|tCount[26]                                                                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tCount[26]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|tCount[27]                                                                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tCount[27]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|tCount[28]                                                                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tCount[28]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|tCount[29]                                                                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tCount[29]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|tCount[2]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tCount[2]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|tCount[30]                                                                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tCount[30]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|tCount[31]                                                                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tCount[31]                                                                                                                                      ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|tCount[3]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tCount[3]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|tCount[4]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tCount[4]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|tCount[5]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tCount[5]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|tCount[6]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tCount[6]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|tCount[7]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tCount[7]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|tCount[8]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tCount[8]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|tCount[9]                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tCount[9]                                                                                                                                       ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|tState.00                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tState.01~_wirecell                                                                                                                             ; N/A     ;
; chnl_tester:test_channels[0].chnl_tester_i|tState.01                                                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; chnl_tester:test_channels[0].chnl_tester_i|tState.01                                                                                                                                       ; N/A     ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|rxr_engine_classic:rxr_engine_inst|RX_SR_VALID[0] ; pre-synthesis ; connected ; Top                            ; post-fit          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_valid0                                                                           ; N/A     ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|rxr_engine_classic:rxr_engine_inst|RX_SR_VALID[1] ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|shiftreg:valid_shiftreg_inst|rDataShift[0][0]                                              ; N/A     ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|rxr_engine_classic:rxr_engine_inst|RX_SR_VALID[2] ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|shiftreg:valid_shiftreg_inst|rDataShift[1][0]                                              ; N/A     ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|rxr_engine_classic:rxr_engine_inst|RX_SR_VALID[3] ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|shiftreg:valid_shiftreg_inst|rDataShift[2][0]                                              ; N/A     ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|rxr_engine_classic:rxr_engine_inst|RX_SR_VALID[4] ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|shiftreg:valid_shiftreg_inst|rDataShift[3][0]                                              ; N/A     ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|rxr_engine_classic:rxr_engine_inst|rValid         ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|rxr_engine_classic:rxr_engine_inst|rValid                                                  ; N/A     ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|rxr_engine_classic:rxr_engine_inst|wEndFlag       ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|shiftreg:eop_shiftreg_inst|rDataShift[1][0]                                                ; N/A     ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|rxr_engine_classic:rxr_engine_inst|wStartFlags[0] ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|rxr_engine_classic:rxr_engine_inst|wStartFlags[0]                                          ; N/A     ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|rxr_engine_classic:rxr_engine_inst|wStartFlags[1] ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|rxr_engine_classic:rxr_engine_inst|wStartFlags[1]                                          ; N/A     ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|rxr_engine_classic:rxr_engine_inst|wStartFlags[2] ; pre-synthesis ; connected ; Top                            ; post-fit          ; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|rxr_engine_classic:rxr_engine_inst|wStartFlags[2]                                          ; N/A     ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|rx_engine_classic:rx_engine_classic_inst|rxr_engine_classic:rxr_engine_inst|wStartFlags[3] ; pre-synthesis ; connected ; Top                            ; post-fit          ; GND                                                                                                                                                                                        ; N/A     ;
; auto_signaltap_0|gnd                                                                                                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~QUARTUS_CREATED_GND~I                                                                                                                                      ; N/A     ;
; auto_signaltap_0|gnd                                                                                                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~QUARTUS_CREATED_GND~I                                                                                                                                      ; N/A     ;
; auto_signaltap_0|gnd                                                                                                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~QUARTUS_CREATED_GND~I                                                                                                                                      ; N/A     ;
; auto_signaltap_0|gnd                                                                                                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~QUARTUS_CREATED_GND~I                                                                                                                                      ; N/A     ;
; auto_signaltap_0|gnd                                                                                                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~QUARTUS_CREATED_GND~I                                                                                                                                      ; N/A     ;
; auto_signaltap_0|gnd                                                                                                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~QUARTUS_CREATED_GND~I                                                                                                                                      ; N/A     ;
; auto_signaltap_0|gnd                                                                                                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~QUARTUS_CREATED_GND~I                                                                                                                                      ; N/A     ;
; auto_signaltap_0|gnd                                                                                                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~QUARTUS_CREATED_GND~I                                                                                                                                      ; N/A     ;
; auto_signaltap_0|gnd                                                                                                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~QUARTUS_CREATED_GND~I                                                                                                                                      ; N/A     ;
; auto_signaltap_0|gnd                                                                                                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~QUARTUS_CREATED_GND~I                                                                                                                                      ; N/A     ;
; auto_signaltap_0|gnd                                                                                                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~QUARTUS_CREATED_GND~I                                                                                                                                      ; N/A     ;
; auto_signaltap_0|gnd                                                                                                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~QUARTUS_CREATED_GND~I                                                                                                                                      ; N/A     ;
; auto_signaltap_0|gnd                                                                                                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~QUARTUS_CREATED_GND~I                                                                                                                                      ; N/A     ;
; auto_signaltap_0|vcc                                                                                                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~QUARTUS_CREATED_VCC~I                                                                                                                                      ; N/A     ;
; auto_signaltap_0|vcc                                                                                                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~QUARTUS_CREATED_VCC~I                                                                                                                                      ; N/A     ;
; auto_signaltap_0|vcc                                                                                                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~QUARTUS_CREATED_VCC~I                                                                                                                                      ; N/A     ;
; auto_signaltap_0|vcc                                                                                                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~QUARTUS_CREATED_VCC~I                                                                                                                                      ; N/A     ;
; auto_signaltap_0|vcc                                                                                                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~QUARTUS_CREATED_VCC~I                                                                                                                                      ; N/A     ;
; auto_signaltap_0|vcc                                                                                                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~QUARTUS_CREATED_VCC~I                                                                                                                                      ; N/A     ;
; auto_signaltap_0|vcc                                                                                                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~QUARTUS_CREATED_VCC~I                                                                                                                                      ; N/A     ;
; auto_signaltap_0|vcc                                                                                                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~QUARTUS_CREATED_VCC~I                                                                                                                                      ; N/A     ;
; auto_signaltap_0|vcc                                                                                                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~QUARTUS_CREATED_VCC~I                                                                                                                                      ; N/A     ;
; auto_signaltap_0|vcc                                                                                                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~QUARTUS_CREATED_VCC~I                                                                                                                                      ; N/A     ;
; auto_signaltap_0|vcc                                                                                                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~QUARTUS_CREATED_VCC~I                                                                                                                                      ; N/A     ;
; auto_signaltap_0|vcc                                                                                                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~QUARTUS_CREATED_VCC~I                                                                                                                                      ; N/A     ;
; auto_signaltap_0|vcc                                                                                                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~QUARTUS_CREATED_VCC~I                                                                                                                                      ; N/A     ;
; auto_signaltap_0|vcc                                                                                                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~QUARTUS_CREATED_VCC~I                                                                                                                                      ; N/A     ;
; auto_signaltap_0|vcc                                                                                                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~QUARTUS_CREATED_VCC~I                                                                                                                                      ; N/A     ;
; auto_signaltap_0|vcc                                                                                                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~QUARTUS_CREATED_VCC~I                                                                                                                                      ; N/A     ;
; auto_signaltap_0|vcc                                                                                                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~QUARTUS_CREATED_VCC~I                                                                                                                                      ; N/A     ;
; auto_signaltap_0|vcc                                                                                                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~QUARTUS_CREATED_VCC~I                                                                                                                                      ; N/A     ;
; auto_signaltap_0|vcc                                                                                                                              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~QUARTUS_CREATED_VCC~I                                                                                                                                      ; N/A     ;
+---------------------------------------------------------------------------------------------------------------------------------------------------+---------------+-----------+--------------------------------+-------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Statistics                                                                                                                             ;
+-----------------------------------------------+-----------------------+------------------------+--------------------------------+--------------------------------+
; Statistic                                     ; Top                   ; sld_hub:auto_hub       ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+-----------------------------------------------+-----------------------+------------------------+--------------------------------+--------------------------------+
; Estimated ALUTs Used                          ; 8903 / 182400 ( 5 % ) ; 102 / 182400 ( < 1 % ) ; 1481 / 182400 ( < 1 % )        ; 0 / 182400 ( 0 % )             ;
;     -- Combinational ALUTs                    ; 8815 / 182400 ( 5 % ) ; 102 / 182400 ( < 1 % ) ; 1481 / 182400 ( < 1 % )        ; 0 / 182400 ( 0 % )             ;
;     -- Memory ALUTs                           ; 88 / 91200 ( < 1 % )  ; 0 / 91200 ( 0 % )      ; 0 / 91200 ( 0 % )              ; 0 / 91200 ( 0 % )              ;
;     -- LUT_REGs                               ; 0 / 182400 ( 0 % )    ; 0 / 182400 ( 0 % )     ; 0 / 182400 ( 0 % )             ; 0 / 182400 ( 0 % )             ;
; Dedicated logic registers                     ; 9812 / 182400 ( 5 % ) ; 91 / 182400 ( < 1 % )  ; 7010 / 182400 ( 4 % )          ; 0 / 182400 ( 0 % )             ;
;                                               ;                       ;                        ;                                ;                                ;
; Estimated ALUTs Unavailable                   ; 239                   ; 1                      ; 14                             ; 0                              ;
;     -- Due to unpartnered combinational logic ; 227                   ; 1                      ; 14                             ; 0                              ;
;     -- Due to Memory ALUTs                    ; 12                    ; 0                      ; 0                              ; 0                              ;
;                                               ;                       ;                        ;                                ;                                ;
; Total combinational functions                 ; 8815                  ; 102                    ; 1481                           ; 0                              ;
; Combinational ALUT usage by number of inputs  ;                       ;                        ;                                ;                                ;
;     -- 7 input functions                      ; 227                   ; 1                      ; 14                             ; 0                              ;
;     -- 6 input functions                      ; 1329                  ; 20                     ; 1128                           ; 0                              ;
;     -- 5 input functions                      ; 1336                  ; 16                     ; 106                            ; 0                              ;
;     -- 4 input functions                      ; 1694                  ; 19                     ; 43                             ; 0                              ;
;     -- <=3 input functions                    ; 4229                  ; 46                     ; 190                            ; 0                              ;
;                                               ;                       ;                        ;                                ;                                ;
; Combinational ALUTs by mode                   ;                       ;                        ;                                ;                                ;
;     -- normal mode                            ; 7101                  ; 101                    ; 1366                           ; 0                              ;
;     -- extended LUT mode                      ; 227                   ; 1                      ; 14                             ; 0                              ;
;     -- arithmetic mode                        ; 1426                  ; 0                      ; 101                            ; 0                              ;
;     -- shared arithmetic mode                 ; 61                    ; 0                      ; 0                              ; 0                              ;
;                                               ;                       ;                        ;                                ;                                ;
; Estimated ALUT/register pairs used            ; 12872                 ; 129                    ; 7145                           ; 0                              ;
;                                               ;                       ;                        ;                                ;                                ;
; Total registers                               ; 9812                  ; 91                     ; 7010                           ; 0                              ;
;     -- Dedicated logic registers              ; 9812 / 182400 ( 5 % ) ; 91 / 182400 ( < 1 % )  ; 7010 / 182400 ( 4 % )          ; 0 / 182400 ( 0 % )             ;
;     -- I/O registers                          ; 0                     ; 0                      ; 0                              ; 0                              ;
;     -- LUT_REGs                               ; 0                     ; 0                      ; 0                              ; 0                              ;
;                                               ;                       ;                        ;                                ;                                ;
; Estimated ALMs:  partially or completely used ; 6453 / 91200 ( 7 % )  ; 65 / 91200 ( < 1 % )   ; 3580 / 91200 ( 4 % )           ; 0 / 91200 ( 0 % )              ;
;                                               ;                       ;                        ;                                ;                                ;
; Virtual pins                                  ; 0                     ; 0                      ; 0                              ; 0                              ;
; I/O pins                                      ; 48                    ; 0                      ; 0                              ; 0                              ;
; DSP block 9-bit elements                      ; 0 / 1288 ( 0 % )      ; 0 / 1288 ( 0 % )       ; 0 / 1288 ( 0 % )               ; 0 / 1288 ( 0 % )               ;
; Total block memory bits                       ; 612069                ; 0                      ; 4399104                        ; 0                              ;
; Total block memory implementation bits        ; 857088                ; 0                      ; 4948992                        ; 0                              ;
; JTAG                                          ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )                  ;
; PLL                                           ; 0 / 8 ( 0 % )         ; 0 / 8 ( 0 % )          ; 0 / 8 ( 0 % )                  ; 1 / 8 ( 12 % )                 ;
; GXB PLL                                       ; 0 / 38 ( 0 % )        ; 0 / 38 ( 0 % )         ; 0 / 38 ( 0 % )                 ; 9 / 38 ( 23 % )                ;
; M9K block                                     ; 93 / 1235 ( 7 % )     ; 0 / 1235 ( 0 % )       ; 537 / 1235 ( 43 % )            ; 0 / 1235 ( 0 % )               ;
; GXB Central control unit                      ; 0 / 8 ( 0 % )         ; 0 / 8 ( 0 % )          ; 0 / 8 ( 0 % )                  ; 3 / 8 ( 37 % )                 ;
; Calibration block                             ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )          ; 0 / 4 ( 0 % )                  ; 3 / 4 ( 75 % )                 ;
; GXB Receiver channel PCS                      ; 0 / 24 ( 0 % )        ; 0 / 24 ( 0 % )         ; 0 / 24 ( 0 % )                 ; 8 / 24 ( 33 % )                ;
; GXB Receiver channel PMA                      ; 0 / 36 ( 0 % )        ; 0 / 36 ( 0 % )         ; 0 / 36 ( 0 % )                 ; 8 / 36 ( 22 % )                ;
; GXB Transmitter channel PCS                   ; 0 / 24 ( 0 % )        ; 0 / 24 ( 0 % )         ; 0 / 24 ( 0 % )                 ; 8 / 24 ( 33 % )                ;
; GXB Transmitter channel PMA                   ; 0 / 36 ( 0 % )        ; 0 / 36 ( 0 % )         ; 0 / 36 ( 0 % )                 ; 8 / 36 ( 22 % )                ;
; PCI Express hard IP                           ; 0 / 2 ( 0 % )         ; 0 / 2 ( 0 % )          ; 0 / 2 ( 0 % )                  ; 1 / 2 ( 50 % )                 ;
; GXB clock divider                             ; 0 / 38 ( 0 % )        ; 0 / 38 ( 0 % )         ; 0 / 38 ( 0 % )                 ; 3 / 38 ( 7 % )                 ;
;                                               ;                       ;                        ;                                ;                                ;
; Connections                                   ;                       ;                        ;                                ;                                ;
;     -- Input Connections                      ; 10317                 ; 134                    ; 11614                          ; 210                            ;
;     -- Registered Input Connections           ; 9951                  ; 101                    ; 8144                           ; 0                              ;
;     -- Output Connections                     ; 3690                  ; 1323                   ; 34                             ; 17228                          ;
;     -- Registered Output Connections          ; 961                   ; 1322                   ; 0                              ; 0                              ;
;                                               ;                       ;                        ;                                ;                                ;
; Internal Connections                          ;                       ;                        ;                                ;                                ;
;     -- Total Connections                      ; 69254                 ; 1988                   ; 55957                          ; 42498                          ;
;     -- Registered Connections                 ; 45436                 ; 1815                   ; 45935                          ; 0                              ;
;                                               ;                       ;                        ;                                ;                                ;
; External Connections                          ;                       ;                        ;                                ;                                ;
;     -- Top                                    ; 0                     ; 123                    ; 3358                           ; 10526                          ;
;     -- sld_hub:auto_hub                       ; 123                   ; 20                     ; 1314                           ; 0                              ;
;     -- sld_signaltap:auto_signaltap_0         ; 3358                  ; 1314                   ; 64                             ; 6912                           ;
;     -- hard_block:auto_generated_inst         ; 10526                 ; 0                      ; 6912                           ; 0                              ;
;                                               ;                       ;                        ;                                ;                                ;
; Partition Interface                           ;                       ;                        ;                                ;                                ;
;     -- Input Ports                            ; 19                    ; 45                     ; 4228                           ; 210                            ;
;     -- Output Ports                           ; 1092                  ; 62                     ; 1121                           ; 338                            ;
;     -- Bidir Ports                            ; 0                     ; 0                      ; 0                              ; 0                              ;
;                                               ;                       ;                        ;                                ;                                ;
; Registered Ports                              ;                       ;                        ;                                ;                                ;
;     -- Registered Input Ports                 ; 0                     ; 4                      ; 1111                           ; 0                              ;
;     -- Registered Output Ports                ; 0                     ; 28                     ; 1107                           ; 0                              ;
;                                               ;                       ;                        ;                                ;                                ;
; Port Connectivity                             ;                       ;                        ;                                ;                                ;
;     -- Input Ports driven by GND              ; 0                     ; 0                      ; 64                             ; 0                              ;
;     -- Output Ports driven by GND             ; 0                     ; 28                     ; 2                              ; 0                              ;
;     -- Input Ports driven by VCC              ; 0                     ; 0                      ; 27                             ; 0                              ;
;     -- Output Ports driven by VCC             ; 0                     ; 0                      ; 1                              ; 0                              ;
;     -- Input Ports with no Source             ; 0                     ; 25                     ; 3057                           ; 0                              ;
;     -- Output Ports with no Source            ; 0                     ; 0                      ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout             ; 0                     ; 30                     ; 3071                           ; 56                             ;
;     -- Output Ports with no Fanout            ; 0                     ; 29                     ; 1109                           ; 0                              ;
+-----------------------------------------------+-----------------------+------------------------+--------------------------------+--------------------------------+
Note: Resource usage numbers presented for Partitions containing post-synthesis logic are estimates.  For Partitions containing post-fit logic, resource usage numbers are accurate based on previous placement information.  Actual Fitter results may vary depending on current Fitter Preservation Level assignments.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Pin Processing                                                                                                                                                ;
+------------------------------------------------------------------------------------------+-----------+---------------+--------------------+---------------------------------------------+
; Name                                                                                     ; Partition ; Type          ; Location           ; Status                                      ;
+------------------------------------------------------------------------------------------+-----------+---------------+--------------------+---------------------------------------------+
; LED[0]                                                                                   ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- LED[0]                                                                            ; Top       ; Output Pad    ; IOPAD_X0_Y62_N62   ; Preserved from Post-Fit or Imported Netlist ;
;     -- LED[0]~output                                                                     ; Top       ; Output Buffer ; IOOBUF_X0_Y62_N82  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                          ;           ;               ;                    ;                                             ;
; LED[1]                                                                                   ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- LED[1]                                                                            ; Top       ; Output Pad    ; IOPAD_X0_Y62_N31   ; Preserved from Post-Fit or Imported Netlist ;
;     -- LED[1]~output                                                                     ; Top       ; Output Buffer ; IOOBUF_X0_Y62_N51  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                          ;           ;               ;                    ;                                             ;
; LED[2]                                                                                   ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- LED[2]                                                                            ; Top       ; Output Pad    ; IOPAD_X0_Y70_N31   ; Preserved from Post-Fit or Imported Netlist ;
;     -- LED[2]~output                                                                     ; Top       ; Output Buffer ; IOOBUF_X0_Y70_N51  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                          ;           ;               ;                    ;                                             ;
; LED[3]                                                                                   ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- LED[3]                                                                            ; Top       ; Output Pad    ; IOPAD_X0_Y70_N62   ; Preserved from Post-Fit or Imported Netlist ;
;     -- LED[3]~output                                                                     ; Top       ; Output Buffer ; IOOBUF_X0_Y70_N82  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                          ;           ;               ;                    ;                                             ;
; LED[4]                                                                                   ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- LED[4]                                                                            ; Top       ; Output Pad    ; IOPAD_X0_Y78_N31   ; Preserved from Post-Fit or Imported Netlist ;
;     -- LED[4]~output                                                                     ; Top       ; Output Buffer ; IOOBUF_X0_Y78_N51  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                          ;           ;               ;                    ;                                             ;
; LED[5]                                                                                   ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- LED[5]                                                                            ; Top       ; Output Pad    ; IOPAD_X0_Y78_N62   ; Preserved from Post-Fit or Imported Netlist ;
;     -- LED[5]~output                                                                     ; Top       ; Output Buffer ; IOOBUF_X0_Y78_N82  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                          ;           ;               ;                    ;                                             ;
; LED[6]                                                                                   ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- LED[6]                                                                            ; Top       ; Output Pad    ; IOPAD_X0_Y79_N62   ; Preserved from Post-Fit or Imported Netlist ;
;     -- LED[6]~output                                                                     ; Top       ; Output Buffer ; IOOBUF_X0_Y79_N82  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                          ;           ;               ;                    ;                                             ;
; LED[7]                                                                                   ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- LED[7]                                                                            ; Top       ; Output Pad    ; IOPAD_X0_Y79_N31   ; Preserved from Post-Fit or Imported Netlist ;
;     -- LED[7]~output                                                                     ; Top       ; Output Buffer ; IOOBUF_X0_Y79_N51  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                          ;           ;               ;                    ;                                             ;
; OSC_50_BANK2                                                                             ; Top       ; Input Port    ; n/a                ;                                             ;
;     -- OSC_50_BANK2                                                                      ; Top       ; Input Pad     ; IOPAD_X0_Y44_N31   ; Preserved from Post-Fit or Imported Netlist ;
;     -- OSC_50_BANK2~input                                                                ; Top       ; Input Buffer  ; IOIBUF_X0_Y44_N32  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                          ;           ;               ;                    ;                                             ;
; OSC_50_BANK3                                                                             ; Top       ; Input Port    ; n/a                ;                                             ;
;     -- OSC_50_BANK3                                                                      ; Top       ; Input Pad     ; IOPAD_X53_Y0_N31   ; Preserved from Post-Fit or Imported Netlist ;
;     -- OSC_50_BANK3~input                                                                ; Top       ; Input Buffer  ; IOIBUF_X53_Y0_N32  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                          ;           ;               ;                    ;                                             ;
; OSC_50_BANK4                                                                             ; Top       ; Input Port    ; n/a                ;                                             ;
;     -- OSC_50_BANK4                                                                      ; Top       ; Input Pad     ; IOPAD_X66_Y0_N31   ; Preserved from Post-Fit or Imported Netlist ;
;     -- OSC_50_BANK4~input                                                                ; Top       ; Input Buffer  ; IOIBUF_X66_Y0_N32  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                          ;           ;               ;                    ;                                             ;
; OSC_50_BANK5                                                                             ; Top       ; Input Port    ; n/a                ;                                             ;
;     -- OSC_50_BANK5                                                                      ; Top       ; Input Pad     ; IOPAD_X119_Y44_N0  ; Preserved from Post-Fit or Imported Netlist ;
;     -- OSC_50_BANK5~input                                                                ; Top       ; Input Buffer  ; IOIBUF_X119_Y44_N1 ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                          ;           ;               ;                    ;                                             ;
; OSC_50_BANK6                                                                             ; Top       ; Input Port    ; n/a                ;                                             ;
;     -- OSC_50_BANK6                                                                      ; Top       ; Input Pad     ; IOPAD_X119_Y52_N0  ; Preserved from Post-Fit or Imported Netlist ;
;     -- OSC_50_BANK6~input                                                                ; Top       ; Input Buffer  ; IOIBUF_X119_Y52_N1 ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                          ;           ;               ;                    ;                                             ;
; PCIE_REFCLK                                                                              ; Top       ; Input Port    ; n/a                ;                                             ;
;     -- PCIE_REFCLK                                                                       ; Top       ; Input Pad     ; IOPAD_X0_Y10_N145  ; Preserved from Post-Fit or Imported Netlist ;
;     -- PCIE_REFCLK~input                                                                 ; Top       ; Input Buffer  ; IOIBUF_X0_Y10_N146 ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                          ;           ;               ;                    ;                                             ;
; PCIE_RESET_N                                                                             ; Top       ; Input Port    ; n/a                ;                                             ;
;     -- PCIE_RESET_N                                                                      ; Top       ; Input Pad     ; IOPAD_X0_Y55_N62   ; Preserved from Post-Fit or Imported Netlist ;
;     -- PCIE_RESET_N~input                                                                ; Top       ; Input Buffer  ; IOIBUF_X0_Y55_N63  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                          ;           ;               ;                    ;                                             ;
; PCIE_RX_IN[0]                                                                            ; Top       ; Input Port    ; n/a                ;                                             ;
;     -- PCIE_RX_IN[0]                                                                     ; Top       ; Input Pad     ; IOPAD_X0_Y4_N145   ; Preserved from Post-Fit or Imported Netlist ;
;     -- PCIE_RX_IN[0]~input                                                               ; Top       ; Input Buffer  ; IOIBUF_X0_Y4_N146  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                          ;           ;               ;                    ;                                             ;
; PCIE_RX_IN[1]                                                                            ; Top       ; Input Port    ; n/a                ;                                             ;
;     -- PCIE_RX_IN[1]                                                                     ; Top       ; Input Pad     ; IOPAD_X0_Y7_N145   ; Preserved from Post-Fit or Imported Netlist ;
;     -- PCIE_RX_IN[1]~input                                                               ; Top       ; Input Buffer  ; IOIBUF_X0_Y7_N146  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                          ;           ;               ;                    ;                                             ;
; PCIE_RX_IN[2]                                                                            ; Top       ; Input Port    ; n/a                ;                                             ;
;     -- PCIE_RX_IN[2]                                                                     ; Top       ; Input Pad     ; IOPAD_X0_Y16_N145  ; Preserved from Post-Fit or Imported Netlist ;
;     -- PCIE_RX_IN[2]~input                                                               ; Top       ; Input Buffer  ; IOIBUF_X0_Y16_N146 ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                          ;           ;               ;                    ;                                             ;
; PCIE_RX_IN[3]                                                                            ; Top       ; Input Port    ; n/a                ;                                             ;
;     -- PCIE_RX_IN[3]                                                                     ; Top       ; Input Pad     ; IOPAD_X0_Y19_N145  ; Preserved from Post-Fit or Imported Netlist ;
;     -- PCIE_RX_IN[3]~input                                                               ; Top       ; Input Buffer  ; IOIBUF_X0_Y19_N146 ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                          ;           ;               ;                    ;                                             ;
; PCIE_RX_IN[4]                                                                            ; Top       ; Input Port    ; n/a                ;                                             ;
;     -- PCIE_RX_IN[4]                                                                     ; Top       ; Input Pad     ; IOPAD_X0_Y35_N145  ; Preserved from Post-Fit or Imported Netlist ;
;     -- PCIE_RX_IN[4]~input                                                               ; Top       ; Input Buffer  ; IOIBUF_X0_Y35_N146 ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                          ;           ;               ;                    ;                                             ;
; PCIE_RX_IN[5]                                                                            ; Top       ; Input Port    ; n/a                ;                                             ;
;     -- PCIE_RX_IN[5]                                                                     ; Top       ; Input Pad     ; IOPAD_X0_Y38_N145  ; Preserved from Post-Fit or Imported Netlist ;
;     -- PCIE_RX_IN[5]~input                                                               ; Top       ; Input Buffer  ; IOIBUF_X0_Y38_N146 ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                          ;           ;               ;                    ;                                             ;
; PCIE_RX_IN[6]                                                                            ; Top       ; Input Port    ; n/a                ;                                             ;
;     -- PCIE_RX_IN[6]                                                                     ; Top       ; Input Pad     ; IOPAD_X0_Y47_N145  ; Preserved from Post-Fit or Imported Netlist ;
;     -- PCIE_RX_IN[6]~input                                                               ; Top       ; Input Buffer  ; IOIBUF_X0_Y47_N146 ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                          ;           ;               ;                    ;                                             ;
; PCIE_RX_IN[7]                                                                            ; Top       ; Input Port    ; n/a                ;                                             ;
;     -- PCIE_RX_IN[7]                                                                     ; Top       ; Input Pad     ; IOPAD_X0_Y50_N145  ; Preserved from Post-Fit or Imported Netlist ;
;     -- PCIE_RX_IN[7]~input                                                               ; Top       ; Input Buffer  ; IOIBUF_X0_Y50_N146 ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                          ;           ;               ;                    ;                                             ;
; PCIE_TX_OUT[0]                                                                           ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- PCIE_TX_OUT[0]                                                                    ; Top       ; Output Pad    ; IOPAD_X0_Y4_N141   ; Preserved from Post-Fit or Imported Netlist ;
;     -- PCIE_TX_OUT[0]~output                                                             ; Top       ; Output Buffer ; IOOBUF_X0_Y4_N142  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                          ;           ;               ;                    ;                                             ;
; PCIE_TX_OUT[1]                                                                           ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- PCIE_TX_OUT[1]                                                                    ; Top       ; Output Pad    ; IOPAD_X0_Y7_N141   ; Preserved from Post-Fit or Imported Netlist ;
;     -- PCIE_TX_OUT[1]~output                                                             ; Top       ; Output Buffer ; IOOBUF_X0_Y7_N142  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                          ;           ;               ;                    ;                                             ;
; PCIE_TX_OUT[2]                                                                           ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- PCIE_TX_OUT[2]                                                                    ; Top       ; Output Pad    ; IOPAD_X0_Y16_N141  ; Preserved from Post-Fit or Imported Netlist ;
;     -- PCIE_TX_OUT[2]~output                                                             ; Top       ; Output Buffer ; IOOBUF_X0_Y16_N142 ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                          ;           ;               ;                    ;                                             ;
; PCIE_TX_OUT[3]                                                                           ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- PCIE_TX_OUT[3]                                                                    ; Top       ; Output Pad    ; IOPAD_X0_Y19_N141  ; Preserved from Post-Fit or Imported Netlist ;
;     -- PCIE_TX_OUT[3]~output                                                             ; Top       ; Output Buffer ; IOOBUF_X0_Y19_N142 ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                          ;           ;               ;                    ;                                             ;
; PCIE_TX_OUT[4]                                                                           ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- PCIE_TX_OUT[4]                                                                    ; Top       ; Output Pad    ; IOPAD_X0_Y35_N141  ; Preserved from Post-Fit or Imported Netlist ;
;     -- PCIE_TX_OUT[4]~output                                                             ; Top       ; Output Buffer ; IOOBUF_X0_Y35_N142 ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                          ;           ;               ;                    ;                                             ;
; PCIE_TX_OUT[5]                                                                           ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- PCIE_TX_OUT[5]                                                                    ; Top       ; Output Pad    ; IOPAD_X0_Y38_N141  ; Preserved from Post-Fit or Imported Netlist ;
;     -- PCIE_TX_OUT[5]~output                                                             ; Top       ; Output Buffer ; IOOBUF_X0_Y38_N142 ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                          ;           ;               ;                    ;                                             ;
; PCIE_TX_OUT[6]                                                                           ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- PCIE_TX_OUT[6]                                                                    ; Top       ; Output Pad    ; IOPAD_X0_Y47_N141  ; Preserved from Post-Fit or Imported Netlist ;
;     -- PCIE_TX_OUT[6]~output                                                             ; Top       ; Output Buffer ; IOOBUF_X0_Y47_N142 ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                          ;           ;               ;                    ;                                             ;
; PCIE_TX_OUT[7]                                                                           ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- PCIE_TX_OUT[7]                                                                    ; Top       ; Output Pad    ; IOPAD_X0_Y50_N141  ; Preserved from Post-Fit or Imported Netlist ;
;     -- PCIE_TX_OUT[7]~output                                                             ; Top       ; Output Buffer ; IOOBUF_X0_Y50_N142 ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                          ;           ;               ;                    ;                                             ;
; altera_reserved_ntrst                                                                    ; Top       ; Input Port    ; n/a                ;                                             ;
;     -- altera_reserved_ntrst                                                             ; Top       ; Input Pad     ; Unplaced           ; Synthesized                                 ;
;     -- altera_reserved_ntrst~input                                                       ; Top       ; Input Buffer  ; Unplaced           ; Synthesized                                 ;
;                                                                                          ;           ;               ;                    ;                                             ;
; altera_reserved_tck                                                                      ; Top       ; Input Port    ; n/a                ;                                             ;
;     -- altera_reserved_tck                                                               ; Top       ; Input Pad     ; Unplaced           ; Synthesized                                 ;
;     -- altera_reserved_tck~input                                                         ; Top       ; Input Buffer  ; Unplaced           ; Synthesized                                 ;
;                                                                                          ;           ;               ;                    ;                                             ;
; altera_reserved_tdi                                                                      ; Top       ; Input Port    ; n/a                ;                                             ;
;     -- altera_reserved_tdi                                                               ; Top       ; Input Pad     ; Unplaced           ; Synthesized                                 ;
;     -- altera_reserved_tdi~input                                                         ; Top       ; Input Buffer  ; Unplaced           ; Synthesized                                 ;
;                                                                                          ;           ;               ;                    ;                                             ;
; altera_reserved_tdo                                                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- altera_reserved_tdo                                                               ; Top       ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- altera_reserved_tdo~output                                                        ; Top       ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;                                                                                          ;           ;               ;                    ;                                             ;
; altera_reserved_tms                                                                      ; Top       ; Input Port    ; n/a                ;                                             ;
;     -- altera_reserved_tms                                                               ; Top       ; Input Pad     ; Unplaced           ; Synthesized                                 ;
;     -- altera_reserved_tms~input                                                         ; Top       ; Input Buffer  ; Unplaced           ; Synthesized                                 ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_app_int_ack                                                         ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_app_int_sts                                                         ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_app_msi_ack                                                         ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_app_msi_req                                                         ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_busy_altgxb_reconfig                                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_cal_blk_clk                                                         ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_core_clk_out                                                        ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_crst                                                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_dlup_exit                                                           ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_fixedclk_serdes                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_gxb_powerdown                                                       ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_hotrst_exit                                                         ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_ko_cpl_spc_vc0_0_                                                   ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_ko_cpl_spc_vc0_10_                                                  ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_ko_cpl_spc_vc0_11_                                                  ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_ko_cpl_spc_vc0_12_                                                  ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_ko_cpl_spc_vc0_13_                                                  ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_ko_cpl_spc_vc0_14_                                                  ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_ko_cpl_spc_vc0_15_                                                  ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_ko_cpl_spc_vc0_16_                                                  ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_ko_cpl_spc_vc0_17_                                                  ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_ko_cpl_spc_vc0_18_                                                  ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_ko_cpl_spc_vc0_19_                                                  ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_ko_cpl_spc_vc0_1_                                                   ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_ko_cpl_spc_vc0_2_                                                   ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_ko_cpl_spc_vc0_3_                                                   ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_ko_cpl_spc_vc0_4_                                                   ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_ko_cpl_spc_vc0_5_                                                   ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_ko_cpl_spc_vc0_6_                                                   ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_ko_cpl_spc_vc0_7_                                                   ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_ko_cpl_spc_vc0_8_                                                   ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_ko_cpl_spc_vc0_9_                                                   ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_l2_exit                                                             ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_lane_act_0_                                                         ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_lane_act_1_                                                         ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_lane_act_2_                                                         ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_lane_act_3_                                                         ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_ltssm_0_                                                            ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_ltssm_1_                                                            ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_ltssm_2_                                                            ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_ltssm_3_                                                            ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_ltssm_4_                                                            ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_npor                                                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_pld_clk                                                             ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_pll_powerdown                                                       ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rc_pll_locked                                                       ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_reconfig_clk                                                        ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_reconfig_fromgxb_0_                                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_reconfig_fromgxb_10_                                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_reconfig_fromgxb_11_                                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_reconfig_fromgxb_12_                                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_reconfig_fromgxb_13_                                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_reconfig_fromgxb_14_                                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_reconfig_fromgxb_15_                                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_reconfig_fromgxb_16_                                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_reconfig_fromgxb_17_                                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_reconfig_fromgxb_18_                                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_reconfig_fromgxb_19_                                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_reconfig_fromgxb_1_                                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_reconfig_fromgxb_20_                                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_reconfig_fromgxb_21_                                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_reconfig_fromgxb_22_                                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_reconfig_fromgxb_23_                                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_reconfig_fromgxb_24_                                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_reconfig_fromgxb_25_                                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_reconfig_fromgxb_26_                                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_reconfig_fromgxb_27_                                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_reconfig_fromgxb_28_                                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_reconfig_fromgxb_29_                                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_reconfig_fromgxb_2_                                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_reconfig_fromgxb_30_                                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_reconfig_fromgxb_31_                                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_reconfig_fromgxb_32_                                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_reconfig_fromgxb_33_                                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_reconfig_fromgxb_3_                                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_reconfig_fromgxb_4_                                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_reconfig_fromgxb_5_                                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_reconfig_fromgxb_6_                                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_reconfig_fromgxb_7_                                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_reconfig_fromgxb_8_                                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_reconfig_fromgxb_9_                                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_reconfig_togxb_0_                                                   ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_reconfig_togxb_1_                                                   ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_reconfig_togxb_2_                                                   ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_reconfig_togxb_3_                                                   ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_refclk                                                              ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_reset_status                                                        ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_bardec0_0_                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_bardec0_1_                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_bardec0_2_                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_bardec0_3_                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_bardec0_4_                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_bardec0_5_                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_bardec0_6_                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_bardec0_7_                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_be0_0_                                                        ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_be0_10_                                                       ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_be0_11_                                                       ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_be0_12_                                                       ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_be0_13_                                                       ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_be0_14_                                                       ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_be0_15_                                                       ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_be0_1_                                                        ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_be0_2_                                                        ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_be0_3_                                                        ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_be0_4_                                                        ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_be0_5_                                                        ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_be0_6_                                                        ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_be0_7_                                                        ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_be0_8_                                                        ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_be0_9_                                                        ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_0_                                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_100_                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_101_                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_102_                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_103_                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_104_                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_105_                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_106_                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_107_                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_108_                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_109_                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_10_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_110_                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_111_                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_112_                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_113_                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_114_                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_115_                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_116_                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_117_                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_118_                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_119_                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_11_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_120_                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_121_                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_122_                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_123_                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_124_                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_125_                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_126_                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_127_                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_12_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_13_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_14_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_15_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_16_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_17_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_18_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_19_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_1_                                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_20_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_21_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_22_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_23_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_24_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_25_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_26_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_27_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_28_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_29_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_2_                                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_30_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_31_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_32_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_33_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_34_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_35_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_36_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_37_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_38_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_39_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_3_                                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_40_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_41_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_42_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_43_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_44_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_45_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_46_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_47_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_48_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_49_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_4_                                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_50_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_51_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_52_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_53_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_54_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_55_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_56_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_57_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_58_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_59_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_5_                                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_60_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_61_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_62_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_63_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_64_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_65_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_66_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_67_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_68_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_69_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_6_                                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_70_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_71_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_72_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_73_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_74_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_75_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_76_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_77_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_78_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_79_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_7_                                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_80_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_81_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_82_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_83_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_84_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_85_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_86_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_87_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_88_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_89_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_8_                                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_90_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_91_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_92_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_93_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_94_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_95_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_96_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_97_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_98_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_99_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_data0_9_                                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_empty0                                                        ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_eop0                                                          ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_err0                                                          ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_ready0                                                        ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_sop0                                                          ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_rx_st_valid0                                                        ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_srst                                                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_suc_spd_neg                                                         ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_add_0_                                                       ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_add_1_                                                       ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_add_2_                                                       ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_add_3_                                                       ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_ctl_0_                                                       ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_ctl_10_                                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_ctl_11_                                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_ctl_12_                                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_ctl_13_                                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_ctl_14_                                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_ctl_15_                                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_ctl_16_                                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_ctl_17_                                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_ctl_18_                                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_ctl_19_                                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_ctl_1_                                                       ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_ctl_20_                                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_ctl_21_                                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_ctl_22_                                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_ctl_23_                                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_ctl_24_                                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_ctl_25_                                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_ctl_26_                                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_ctl_27_                                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_ctl_28_                                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_ctl_29_                                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_ctl_2_                                                       ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_ctl_30_                                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_ctl_31_                                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_ctl_3_                                                       ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_ctl_4_                                                       ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_ctl_5_                                                       ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_ctl_6_                                                       ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_ctl_7_                                                       ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_ctl_8_                                                       ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_ctl_9_                                                       ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_ctl_wr                                                       ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_sts_0_                                                       ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_sts_10_                                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_sts_11_                                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_sts_12_                                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_sts_13_                                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_sts_14_                                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_sts_15_                                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_sts_16_                                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_sts_17_                                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_sts_18_                                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_sts_19_                                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_sts_1_                                                       ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_sts_20_                                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_sts_21_                                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_sts_22_                                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_sts_23_                                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_sts_24_                                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_sts_25_                                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_sts_26_                                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_sts_27_                                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_sts_28_                                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_sts_29_                                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_sts_2_                                                       ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_sts_30_                                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_sts_31_                                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_sts_32_                                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_sts_33_                                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_sts_34_                                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_sts_35_                                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_sts_36_                                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_sts_37_                                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_sts_38_                                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_sts_39_                                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_sts_3_                                                       ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_sts_40_                                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_sts_41_                                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_sts_42_                                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_sts_43_                                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_sts_44_                                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_sts_45_                                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_sts_46_                                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_sts_47_                                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_sts_48_                                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_sts_49_                                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_sts_4_                                                       ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_sts_50_                                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_sts_51_                                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_sts_52_                                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_sts_5_                                                       ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_sts_6_                                                       ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_sts_7_                                                       ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_sts_8_                                                       ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_sts_9_                                                       ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tl_cfg_sts_wr                                                       ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_0_                                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_100_                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_101_                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_102_                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_103_                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_104_                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_105_                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_106_                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_107_                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_108_                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_109_                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_10_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_110_                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_111_                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_112_                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_113_                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_114_                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_115_                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_116_                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_117_                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_118_                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_119_                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_11_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_120_                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_121_                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_122_                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_123_                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_124_                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_125_                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_126_                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_127_                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_12_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_13_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_14_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_15_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_16_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_17_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_18_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_19_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_1_                                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_20_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_21_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_22_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_23_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_24_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_25_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_26_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_27_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_28_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_29_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_2_                                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_30_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_31_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_32_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_33_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_34_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_35_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_36_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_37_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_38_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_39_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_3_                                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_40_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_41_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_42_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_43_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_44_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_45_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_46_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_47_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_48_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_49_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_4_                                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_50_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_51_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_52_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_53_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_54_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_55_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_56_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_57_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_58_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_59_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_5_                                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_60_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_61_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_62_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_63_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_64_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_65_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_66_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_67_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_68_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_69_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_6_                                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_70_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_71_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_72_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_73_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_74_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_75_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_76_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_77_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_78_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_79_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_7_                                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_80_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_81_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_82_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_83_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_84_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_85_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_86_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_87_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_88_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_89_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_8_                                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_90_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_91_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_92_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_93_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_94_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_95_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_96_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_97_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_98_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_99_                                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_data0_9_                                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_empty0                                                        ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_eop0                                                          ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_ready0                                                        ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_sop0                                                          ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.pcie_inst_tx_st_valid0                                                        ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.riffa_engine_layer_inst_rx_engine_classic_inst_rxr_engine_inst_RX_SR_VALID_0_ ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.riffa_engine_layer_inst_rx_engine_classic_inst_rxr_engine_inst_RX_SR_VALID_1_ ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.riffa_engine_layer_inst_rx_engine_classic_inst_rxr_engine_inst_RX_SR_VALID_2_ ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.riffa_engine_layer_inst_rx_engine_classic_inst_rxr_engine_inst_RX_SR_VALID_3_ ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.riffa_engine_layer_inst_rx_engine_classic_inst_rxr_engine_inst_RX_SR_VALID_4_ ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.riffa_engine_layer_inst_rx_engine_classic_inst_rxr_engine_inst_rValid         ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.riffa_engine_layer_inst_rx_engine_classic_inst_rxr_engine_inst_wEndFlag       ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.riffa_engine_layer_inst_rx_engine_classic_inst_rxr_engine_inst_wStartFlags_0_ ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.riffa_engine_layer_inst_rx_engine_classic_inst_rxr_engine_inst_wStartFlags_1_ ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.riffa_engine_layer_inst_rx_engine_classic_inst_rxr_engine_inst_wStartFlags_2_ ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.riffa_engine_layer_inst_rx_engine_classic_inst_rxr_engine_inst_wStartFlags_3_ ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX                                        ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_ACK                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_CLK                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_0_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_100_                              ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_101_                              ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_102_                              ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_103_                              ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_104_                              ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_105_                              ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_106_                              ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_107_                              ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_108_                              ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_109_                              ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_10_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_110_                              ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_111_                              ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_112_                              ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_113_                              ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_114_                              ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_115_                              ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_116_                              ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_117_                              ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_118_                              ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_119_                              ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_11_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_120_                              ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_121_                              ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_122_                              ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_123_                              ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_124_                              ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_125_                              ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_126_                              ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_127_                              ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_12_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_13_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_14_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_15_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_16_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_17_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_18_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_19_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_1_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_20_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_21_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_22_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_23_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_24_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_25_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_26_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_27_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_28_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_29_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_2_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_30_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_31_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_32_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_33_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_34_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_35_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_36_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_37_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_38_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_39_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_3_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_40_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_41_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_42_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_43_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_44_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_45_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_46_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_47_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_48_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_49_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_4_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_50_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_51_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_52_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_53_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_54_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_55_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_56_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_57_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_58_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_59_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_5_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_60_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_61_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_62_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_63_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_64_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_65_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_66_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_67_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_68_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_69_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_6_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_70_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_71_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_72_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_73_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_74_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_75_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_76_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_77_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_78_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_79_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_7_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_80_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_81_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_82_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_83_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_84_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_85_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_86_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_87_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_88_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_89_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_8_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_90_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_91_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_92_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_93_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_94_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_95_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_96_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_97_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_98_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_99_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_9_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_REN                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_DATA_VALID                             ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_LAST                                   ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_LEN_0_                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_LEN_10_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_LEN_11_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_LEN_12_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_LEN_13_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_LEN_14_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_LEN_15_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_LEN_16_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_LEN_17_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_LEN_18_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_LEN_19_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_LEN_1_                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_LEN_20_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_LEN_21_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_LEN_22_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_LEN_23_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_LEN_24_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_LEN_25_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_LEN_26_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_LEN_27_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_LEN_28_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_LEN_29_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_LEN_2_                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_LEN_30_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_LEN_31_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_LEN_3_                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_LEN_4_                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_LEN_5_                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_LEN_6_                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_LEN_7_                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_LEN_8_                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_LEN_9_                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_OFF_0_                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_OFF_10_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_OFF_11_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_OFF_12_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_OFF_13_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_OFF_14_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_OFF_15_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_OFF_16_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_OFF_17_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_OFF_18_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_OFF_19_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_OFF_1_                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_OFF_20_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_OFF_21_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_OFF_22_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_OFF_23_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_OFF_24_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_OFF_25_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_OFF_26_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_OFF_27_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_OFF_28_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_OFF_29_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_OFF_2_                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_OFF_30_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_OFF_3_                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_OFF_4_                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_OFF_5_                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_OFF_6_                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_OFF_7_                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_OFF_8_                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_RX_OFF_9_                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX                                        ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_ACK                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_CLK                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_0_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_100_                              ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_101_                              ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_102_                              ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_103_                              ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_104_                              ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_105_                              ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_106_                              ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_107_                              ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_108_                              ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_109_                              ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_10_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_110_                              ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_111_                              ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_112_                              ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_113_                              ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_114_                              ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_115_                              ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_116_                              ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_117_                              ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_118_                              ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_119_                              ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_11_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_120_                              ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_121_                              ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_122_                              ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_123_                              ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_124_                              ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_125_                              ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_126_                              ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_127_                              ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_12_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_13_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_14_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_15_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_16_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_17_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_18_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_19_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_1_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_20_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_21_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_22_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_23_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_24_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_25_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_26_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_27_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_28_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_29_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_2_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_30_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_31_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_32_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_33_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_34_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_35_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_36_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_37_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_38_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_39_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_3_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_40_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_41_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_42_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_43_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_44_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_45_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_46_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_47_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_48_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_49_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_4_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_50_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_51_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_52_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_53_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_54_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_55_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_56_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_57_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_58_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_59_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_5_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_60_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_61_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_62_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_63_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_64_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_65_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_66_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_67_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_68_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_69_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_6_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_70_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_71_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_72_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_73_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_74_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_75_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_76_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_77_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_78_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_79_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_7_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_80_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_81_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_82_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_83_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_84_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_85_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_86_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_87_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_88_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_89_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_8_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_90_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_91_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_92_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_93_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_94_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_95_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_96_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_97_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_98_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_99_                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_9_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_REN                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_DATA_VALID                             ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_LAST                                   ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_LEN_0_                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_LEN_10_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_LEN_11_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_LEN_12_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_LEN_13_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_LEN_14_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_LEN_15_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_LEN_16_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_LEN_17_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_LEN_18_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_LEN_19_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_LEN_1_                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_LEN_20_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_LEN_21_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_LEN_22_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_LEN_23_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_LEN_24_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_LEN_25_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_LEN_26_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_LEN_27_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_LEN_28_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_LEN_29_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_LEN_2_                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_LEN_30_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_LEN_31_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_LEN_3_                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_LEN_4_                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_LEN_5_                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_LEN_6_                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_LEN_7_                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_LEN_8_                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_LEN_9_                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_OFF_0_                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_OFF_10_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_OFF_11_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_OFF_12_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_OFF_13_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_OFF_14_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_OFF_15_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_OFF_16_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_OFF_17_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_OFF_18_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_OFF_19_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_OFF_1_                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_OFF_20_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_OFF_21_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_OFF_22_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_OFF_23_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_OFF_24_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_OFF_25_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_OFF_26_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_OFF_27_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_OFF_28_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_OFF_29_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_OFF_2_                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_OFF_30_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_OFF_3_                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_OFF_4_                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_OFF_5_                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_OFF_6_                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_OFF_7_                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_OFF_8_                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CHNL_TX_OFF_9_                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_CLK                                            ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_RST                                            ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_TX_IN_PROGRESS                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rCount_0_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rCount_10_                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rCount_11_                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rCount_12_                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rCount_13_                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rCount_14_                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rCount_15_                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rCount_16_                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rCount_17_                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rCount_18_                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rCount_19_                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rCount_1_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rCount_20_                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rCount_21_                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rCount_22_                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rCount_23_                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rCount_24_                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rCount_25_                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rCount_26_                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rCount_27_                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rCount_28_                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rCount_29_                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rCount_2_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rCount_30_                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rCount_31_                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rCount_3_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rCount_4_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rCount_5_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rCount_6_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rCount_7_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rCount_8_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rCount_9_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_0_                                       ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_100_                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_101_                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_102_                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_103_                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_104_                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_105_                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_106_                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_107_                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_108_                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_109_                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_10_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_110_                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_111_                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_112_                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_113_                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_114_                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_115_                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_116_                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_117_                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_118_                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_119_                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_11_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_120_                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_121_                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_122_                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_123_                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_124_                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_125_                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_126_                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_127_                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_12_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_13_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_14_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_15_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_16_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_17_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_18_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_19_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_1_                                       ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_20_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_21_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_22_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_23_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_24_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_25_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_26_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_27_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_28_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_29_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_2_                                       ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_30_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_31_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_32_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_33_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_34_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_35_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_36_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_37_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_38_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_39_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_3_                                       ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_40_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_41_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_42_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_43_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_44_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_45_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_46_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_47_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_48_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_49_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_4_                                       ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_50_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_51_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_52_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_53_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_54_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_55_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_56_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_57_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_58_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_59_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_5_                                       ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_60_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_61_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_62_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_63_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_64_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_65_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_66_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_67_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_68_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_69_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_6_                                       ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_70_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_71_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_72_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_73_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_74_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_75_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_76_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_77_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_78_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_79_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_7_                                       ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_80_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_81_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_82_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_83_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_84_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_85_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_86_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_87_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_88_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_89_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_8_                                       ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_90_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_91_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_92_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_93_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_94_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_95_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_96_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_97_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_98_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_99_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rData_9_                                       ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rState.00                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_rState.01                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_tCount_0_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_tCount_10_                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_tCount_11_                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_tCount_12_                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_tCount_13_                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_tCount_14_                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_tCount_15_                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_tCount_16_                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_tCount_17_                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_tCount_18_                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_tCount_19_                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_tCount_1_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_tCount_20_                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_tCount_21_                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_tCount_22_                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_tCount_23_                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_tCount_24_                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_tCount_25_                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_tCount_26_                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_tCount_27_                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_tCount_28_                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_tCount_29_                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_tCount_2_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_tCount_30_                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_tCount_31_                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_tCount_3_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_tCount_4_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_tCount_5_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_tCount_6_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_tCount_7_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_tCount_8_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_tCount_9_                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_tState.00                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; pre_syn.bp.test_channels_0_.chnl_tester_i_tState.01                                      ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
; ~QUARTUS_CREATED_GND~1                                                                   ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                                                          ;           ;               ;                    ;                                             ;
+------------------------------------------------------------------------------------------+-----------+---------------+--------------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Resource Usage Summary                                                                                                                       ;
+-----------------------------------------------+--------------------------------------------------------------------------------------------------------------+
; Resource                                      ; Usage                                                                                                        ;
+-----------------------------------------------+--------------------------------------------------------------------------------------------------------------+
; Estimated ALUTs Used                          ; 10486                                                                                                        ;
;     -- Combinational ALUTs                    ; 10398                                                                                                        ;
;     -- Memory ALUTs                           ; 88                                                                                                           ;
;     -- LUT_REGs                               ; 0                                                                                                            ;
; Dedicated logic registers                     ; 16913                                                                                                        ;
;                                               ;                                                                                                              ;
; Estimated ALUTs Unavailable                   ; 254                                                                                                          ;
;     -- Due to unpartnered combinational logic ; 242                                                                                                          ;
;     -- Due to Memory ALUTs                    ; 12                                                                                                           ;
;                                               ;                                                                                                              ;
; Total combinational functions                 ; 10398                                                                                                        ;
; Combinational ALUT usage by number of inputs  ;                                                                                                              ;
;     -- 7 input functions                      ; 242                                                                                                          ;
;     -- 6 input functions                      ; 2477                                                                                                         ;
;     -- 5 input functions                      ; 1458                                                                                                         ;
;     -- 4 input functions                      ; 1756                                                                                                         ;
;     -- <=3 input functions                    ; 4465                                                                                                         ;
;                                               ;                                                                                                              ;
; Combinational ALUTs by mode                   ;                                                                                                              ;
;     -- normal mode                            ; 8568                                                                                                         ;
;     -- extended LUT mode                      ; 242                                                                                                          ;
;     -- arithmetic mode                        ; 1527                                                                                                         ;
;     -- shared arithmetic mode                 ; 61                                                                                                           ;
;                                               ;                                                                                                              ;
; Estimated ALUT/register pairs used            ; 19336                                                                                                        ;
;                                               ;                                                                                                              ;
; Total registers                               ; 16913                                                                                                        ;
;     -- Dedicated logic registers              ; 16913                                                                                                        ;
;     -- I/O registers                          ; 0                                                                                                            ;
;     -- LUT_REGs                               ; 0                                                                                                            ;
;                                               ;                                                                                                              ;
; Memory LAB cells by mode                      ;                                                                                                              ;
;     -- 64-address deep                        ; 0                                                                                                            ;
;     -- 32-address deep                        ; 88                                                                                                           ;
;                                               ;                                                                                                              ;
; Estimated ALMs:  partially or completely used ; 9,668 / 91,200 ( 10 % )                                                                                      ;
;                                               ;                                                                                                              ;
; I/O pins                                      ; 48                                                                                                           ;
; Total MLAB memory bits                        ; 392                                                                                                          ;
; Total block memory bits                       ; 5011173                                                                                                      ;
;                                               ;                                                                                                              ;
; DSP block 18-bit elements                     ; 0                                                                                                            ;
;                                               ;                                                                                                              ;
; Total PLLs                                    ; 10                                                                                                           ;
;     -- PLLs                                   ; 1                                                                                                            ;
;     -- GXB PLLs                               ; 9                                                                                                            ;
;                                               ;                                                                                                              ;
; SERDES transmitters                           ; 0 / 88 ( 0 % )                                                                                               ;
; SERDES receivers                              ; 0 / 88 ( 0 % )                                                                                               ;
; Maximum fan-out node                          ; PCIeGen2x8If128:pcie_inst|PCIeGen2x8If128_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|dprioout ;
; Maximum fan-out                               ; 16489                                                                                                        ;
; Total fan-out                                 ; 119643                                                                                                       ;
; Average fan-out                               ; 4.03                                                                                                         ;
+-----------------------------------------------+--------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+---------+------+
; Name                                                                                                                                                                                                                                                                                                                                         ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size    ; MIF  ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+---------+------+
; PCIeGen2x8If128:pcie_inst|altpcie_rs_serdes:rs_serdes|altshift_taps:rx_signaldetect_r_rtl_0|shift_taps_sfv:auto_generated|altsyncram_0hc1:altsyncram4|ALTSYNCRAM                                                                                                                                                                             ; MLAB ; Simple Dual Port ; 4            ; 8            ; 4            ; 8            ; 32      ; None ;
; chnl_tester:test_channels[0].chnl_tester_i|altshift_taps:rValid_rtl_0|shift_taps_c3v:auto_generated|altsyncram_60a1:altsyncram4|ALTSYNCRAM                                                                                                                                                                                                   ; AUTO ; Simple Dual Port ; 3            ; 65           ; 3            ; 65           ; 195     ; None ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[0].fifo_inst_|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_ist1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 512          ; 33           ; 512          ; 33           ; 16896   ; None ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txc_engine_classic:txc_engine_inst|tx_engine:txc_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_apt1:auto_generated|ALTSYNCRAM                                                            ; AUTO ; Simple Dual Port ; 16           ; 62           ; 16           ; 62           ; 992     ; None ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[0].fifo_inst_|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_ist1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 512          ; 33           ; 512          ; 33           ; 16896   ; None ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[1].fifo_inst_|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_ist1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 512          ; 33           ; 512          ; 33           ; 16896   ; None ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[2].fifo_inst_|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_ist1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 512          ; 33           ; 512          ; 33           ; 16896   ; None ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_data_pipeline:tx_data_pipeline_inst|tx_data_fifo:txdf_inst|fifo:gen_regs_fifos[3].fifo_inst_|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_ist1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 512          ; 33           ; 512          ; 33           ; 16896   ; None ;
; riffa_wrapper_de4:riffa|engine_layer:engine_layer_inst|tx_engine_classic:tx_engine_classic_inst|txr_engine_classic:txr_engine_inst|tx_engine:txr_engine_inst|tx_hdr_fifo:txhf_inst|fifo:fifo_inst|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_6st1:auto_generated|ALTSYNCRAM                                                            ; AUTO ; Simple Dual Port ; 16           ; 123          ; 16           ; 123          ; 1968    ; None ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|async_fifo_fwft:mainFifo|async_fifo:fifo|ram_2clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_e8r1:auto_generated|ALTSYNCRAM                                                                                                      ; AUTO ; Simple Dual Port ; 1024         ; 128          ; 1024         ; 128          ; 131072  ; None ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|fifo_packer_128:mainFifoPacker|altshift_taps:rPackedFlushed_rtl_0|shift_taps_n4v:auto_generated|altsyncram_u2a1:altsyncram5|ALTSYNCRAM                                                                                           ; AUTO ; Simple Dual Port ; 5            ; 130          ; 5            ; 130          ; 650     ; None ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|sync_fifo:sgRxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_i5r1:auto_generated|ALTSYNCRAM                                                                                                                            ; AUTO ; Simple Dual Port ; 1024         ; 94           ; 1024         ; 94           ; 96256   ; None ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|rx_port_128:rxPort|sync_fifo:sgTxFifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_i5r1:auto_generated|ALTSYNCRAM                                                                                                                            ; AUTO ; Simple Dual Port ; 1024         ; 94           ; 1024         ; 94           ; 96256   ; None ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|tx_port_128:txPort|tx_port_buffer_128:buffer|sync_fifo:fifo|ram_1clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_03r1:auto_generated|ALTSYNCRAM                                                                                                      ; AUTO ; Simple Dual Port ; 512          ; 128          ; 512          ; 128          ; 65536   ; None ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|channel:channels[0].channel|channel_128:channel|tx_port_128:txPort|tx_port_channel_gate_128:gate|async_fifo:fifo|ram_2clk_1w_1r:mem|altsyncram:rRAM_rtl_0|altsyncram_mvq1:auto_generated|ALTSYNCRAM                                                                                                 ; AUTO ; Simple Dual Port ; 16           ; 129          ; 16           ; 129          ; 2064    ; None ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|ram_1clk_1w_1r:mapRam|altsyncram:rRAM_rtl_0|altsyncram_8pq1:auto_generated|ALTSYNCRAM                                                                                                                                                                                    ; AUTO ; Simple Dual Port ; 32           ; 6            ; 32           ; 6            ; 192     ; None ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|ram_1clk_1w_1r:pktRam|altsyncram:rRAM_rtl_0|altsyncram_2sq1:auto_generated|ALTSYNCRAM                                                                                                                                                                                    ; AUTO ; Simple Dual Port ; 32           ; 12           ; 32           ; 12           ; 384     ; None ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|ram_1clk_1w_1r:rams[0].ram|altsyncram:rRAM_rtl_0|altsyncram_25r1:auto_generated|ALTSYNCRAM                                                                                                                                                                               ; AUTO ; Simple Dual Port ; 1024         ; 32           ; 1024         ; 32           ; 32768   ; None ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|ram_1clk_1w_1r:rams[1].ram|altsyncram:rRAM_rtl_0|altsyncram_25r1:auto_generated|ALTSYNCRAM                                                                                                                                                                               ; AUTO ; Simple Dual Port ; 1024         ; 32           ; 1024         ; 32           ; 32768   ; None ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|ram_1clk_1w_1r:rams[2].ram|altsyncram:rRAM_rtl_0|altsyncram_25r1:auto_generated|ALTSYNCRAM                                                                                                                                                                               ; AUTO ; Simple Dual Port ; 1024         ; 32           ; 1024         ; 32           ; 32768   ; None ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|ram_1clk_1w_1r:rams[3].ram|altsyncram:rRAM_rtl_0|altsyncram_25r1:auto_generated|ALTSYNCRAM                                                                                                                                                                               ; AUTO ; Simple Dual Port ; 1024         ; 32           ; 1024         ; 32           ; 32768   ; None ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|ram_1clk_1w_1r:countRam|altsyncram:rRAM_rtl_0|altsyncram_cpq1:auto_generated|ALTSYNCRAM                                                                                                                                                   ; AUTO ; Simple Dual Port ; 32           ; 8            ; 32           ; 8            ; 256     ; None ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_input:data_input|ram_1clk_1w_1r:posRam|altsyncram:rRAM_rtl_0|altsyncram_0sq1:auto_generated|ALTSYNCRAM                                                                                                                                                     ; AUTO ; Simple Dual Port ; 32           ; 20           ; 32           ; 20           ; 640     ; None ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|reorder_queue:reorderQueue|reorder_queue_output:data_output|altshift_taps:rData_rtl_0|shift_taps_s4v:auto_generated|altsyncram_63a1:altsyncram4|ALTSYNCRAM                                                                                                                                          ; AUTO ; Simple Dual Port ; 3            ; 128          ; 3            ; 128          ; 384     ; None ;
; riffa_wrapper_de4:riffa|riffa:riffa_inst|tx_multiplexer:tx_mux_inst|fifo:req_ack_fifo|scsdpram:mem|altsyncram:rMemory_rtl_0|altsyncram_qlt1:auto_generated|ALTSYNCRAM                                                                                                                                                                        ; AUTO ; Simple Dual Port ; 32           ; 1            ; 32           ; 1            ; 32      ; None ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_3t84:auto_generated|ALTSYNCRAM                                                                                                                                        ; AUTO ; Simple Dual Port ; 4096         ; 1074         ; 4096         ; 1074         ; 4399104 ; None ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+---------+------+


+--------------------------+
; Partition Merge Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Partition Merge
    Info: Version 17.1.0 Build 590 10/25/2017 SJ Standard Edition
    Info: Processing started: Thu Jul 26 11:16:51 2018
Info: Command: quartus_cdb --read_settings_files=off --write_settings_files=off DE4Gen2x8If128 -c DE4Gen2x8If128 --merge=on
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (35006): Using previously generated Fitter netlist for partition "Top"
Info (35007): Using synthesis netlist for partition "sld_hub:auto_hub"
Info (35007): Using synthesis netlist for partition "sld_signaltap:auto_signaltap_0"
Info (35024): Successfully connected in-system debug instance "auto_signaltap_0" to all 1139 required data inputs, trigger inputs, acquisition clocks, and dynamic pins
Info (35002): Resolved and merged 3 partition(s)
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 52 node(s), including 0 DDIO, 1 PLL, 0 transceiver and 0 LCELL
Warning (15899): PLL "ALTPLL50I50O125O250O:ALTPLL50I50O125O250O_inst|altpll:altpll_component|ALTPLL50I50O125O250O_altpll:auto_generated|pll1" has parameters clk2_multiply_by and clk2_divide_by specified but port CLK[2] is not connected File: /home/phung/Documents/fpga_overlay/riffa/fpga/altera/de4/DE4Gen2x8If128/prj/db/ALTPLL50I50O125O250O_altpll.v Line: 45
Warning (21074): Design contains 4 input pin(s) that do not drive logic
    Warning (15610): No output dependent on input pin "OSC_50_BANK3" File: /home/phung/Documents/fpga_overlay/riffa/fpga/altera/de4/DE4Gen2x8If128/hdl/DE4Gen2x8If128.v Line: 61
    Warning (15610): No output dependent on input pin "OSC_50_BANK4" File: /home/phung/Documents/fpga_overlay/riffa/fpga/altera/de4/DE4Gen2x8If128/hdl/DE4Gen2x8If128.v Line: 62
    Warning (15610): No output dependent on input pin "OSC_50_BANK5" File: /home/phung/Documents/fpga_overlay/riffa/fpga/altera/de4/DE4Gen2x8If128/hdl/DE4Gen2x8If128.v Line: 63
    Warning (15610): No output dependent on input pin "OSC_50_BANK6" File: /home/phung/Documents/fpga_overlay/riffa/fpga/altera/de4/DE4Gen2x8If128/hdl/DE4Gen2x8If128.v Line: 64
Info (21057): Implemented 21533 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 28 input pins
    Info (21059): Implemented 25 output pins
    Info (21061): Implemented 20165 logic cells
    Info (21064): Implemented 1255 RAM segments
    Info (21065): Implemented 1 PLLs
Info: Quartus Prime Partition Merge was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 1632 megabytes
    Info: Processing ended: Thu Jul 26 11:17:02 2018
    Info: Elapsed time: 00:00:11
    Info: Total CPU time (on all processors): 00:00:11


