# 中央处理器

CPU的组成（2）[^1]、CPU的功能（5）[^2]、运算器组成[^3]、控制器组成[^4]、寄存器的分类（2）[^5]、指令周期（2~4）[^6]、数据流、指令执行方案（3）[^7]、CPU的组成（2）[^8]、数据通路元件（2）[^9]、数据通路的结构（3）[^10]、控制器的主要功能（3）[^11]、控制器的类别（2）[^12]、硬布线控制器信号来源（3）[^13]、微程序的结构[^14]、微命令（2）[^15]、微指令的结构（2）[^16]、微程序控制器的组成（4）[^17]、微程序控制器的工作流程（4）[^18]、微指令的编码（3）[^19]、微指令地址形成方式（5）[^20]、微指令的格式（2）[^21]、异常和中断[^22]、中断和异常的不同（2）[^23]、异常和中断的响应过程（3）[^24]、识别方式（2）[^25]、处理机的并行性（2）[^26]、指令执行的阶段（5）[^27]、指令集的要求（4）[^28]、流水线设计原则（2）[^29]、流水段寄存器[^30]、流水线冒险（3）[^31]、冒险的解决方法[^32]、流水线的性能指标（2）[^33]、增加指令级并行的策略（2）[^34]、高级流水线技术（3）[^35]、多处理器（4）[^36]、MIMD（2）[^37]、硬件多线程（3）[^38]

[^1]:运算器、控制器
[^2]:指令控制（取指、分析、执行）、操作控制、时间控制、数据加工、中断处理
[^3]:ALU、暂存寄存器、ACC、GPRs、PSW、移位寄存器、CT等
[^4]:PC、IR、ID、MAR、MDR、时序电路、微操做信号发生器等
[^5]:用户可见寄存器（GPRs、PSW、PC、ACC、移位寄存器）、用户不可见寄存器（MAR、MDR、IR、暂存寄存器）
[^6]:取指周期、间址周期、执行周期、中断周期
[^7]:单周期处理器、多周期处理器、流水线处理器
[^8]:数据通路（数据经过的路径以及部件）、控制组件
[^9]:组合逻辑元件/操作元件、时序逻辑元件/状态元件
[^10]:CPU内部单总线方式、CPU内部多总线方式、专用数据通路方式
[^11]:指令、操作、数据
[^12]:硬布线控制器/组合逻辑控制器、微程序控制器
[^13]:指令信息、周期信号和节拍信号、反馈信息
[^14]:微命令$\Longrightarrow$微指令$\Longrightarrow$微程序
[^15]:相容性微命令、互斥性微命令
[^16]:操作控制字段/微操作码字段、顺序控制字段/微地址码字段
[^17]:起始和转移地址形成部件/微地址形成部件、微指令地址寄存器、控制存储器、微指令寄存器
[^18]:取指、微地址、执行、下地址
[^19]:直接编码方式、字段直接编码、字段间接编码
[^20]:下地址、操作码、PC、标志、硬件
[^21]:水平型微指令、垂直型微指令
[^22]:异常：（硬故障中断、程序性中断）、（故障、自陷、终止）；中断：可屏蔽中断、不可屏蔽中断
[^23]:与指令的关系、检测
[^24]:关中断、保存断点和程序状态、识别异常和中断并转到相应的处理程序
[^25]:软件识别方式和硬件识别方式
[^26]:时间上的并行技术：流水线技术；空间上的并行技术：超标量处理机
[^27]:IF、ID、EX、MEM、WB
[^28]:长度、格式、LOAD/SOTRE、对齐方式
[^29]:流水段、流水短时间
[^30]:锁存处理完的数据
[^31]:结构冒险/资源冲突、数据冒险/数据相关/写后读冲突、控制冒险/控制冲突
[^32]:（延迟指令、设置多个独立的部件）、（延迟指令、转发/旁路技术）、（延迟指令、分支预测）
[^33]:吞吐率、加速比
[^34]:多发射技术、超流水线技术
[^35]:超标量流水线技术/动态多发射技术、超长指令字技术/静态多发射技术、超流水线技术

[^36]:SISD、SIMD、MISD、MIMD
[^37]:多计算机系统、多处理器系统
[^38]:细粒度多线程、粗粒度多线程、同时多线程

