标题title
一种基于逆向外推的异步突发信号定时同步方法
摘要abst
本发明公开了一种基于逆向外推的异步突发信号定时同步方法，该方法利用传统码环锁定时刻的测量结果，外推逆时间轴上的码初相与码多普勒，同时将已存储的接收数据从传统码环锁定时刻开始逆序排列，并与外推的初相、码多普勒结果一起送入另一码环，快速对齐逆时间轴上的本地码，达到解调条件后开始解调。本发明通过利用接收数据逆序和逆时间轴信息外推，解决了传统码环受限于环路收敛时间，无法对收敛前数据进行同步对齐、无法对短时信号进行同步问题,实现在猝发/突发通信体制传递相同有效信息条件下减小发射数据长度，增强系统抗截获能力，能够处理因发射/接收端高动态引入的码多普勒对逆向码环带来的影响。
权利要求书clms
1.一种基于逆向外推的异步突发信号定时同步方法，其特征在于，所述方法包括以下步骤：在接收信号捕获后，对接收信号进行载波同步，并根据载波同步结果将接收信号的载波剥离，以获得剥离数据；对所述剥离数据进行环路跟踪，直至环路锁定或数据结束，并记录环路锁定时刻或数据结束时刻为T时刻；将剥离数据从T时刻积分周期内的最后一个采样点至第一个采样点进行逆序排列，获得逆序数据；基于环路锁定时的累加相位值，确定所述逆序数据的初始相位值，并根据所述初始相位值，更新初始码频率值；利用所述初始相位值和所述初始码频率值，对所述逆序数据进行环路迭代，直至逆序数据完成同步过程。2.如权利要求1所述的基于逆向外推的异步突发信号定时同步方法，其特征在于，所述接收信号捕获步骤，具体包括：通过接收机对接收信号进行捕获，以使所述接收信号与本地扩频码的码相位误差在半个码片周期内。3.如权利要求1所述的基于逆向外推的异步突发信号定时同步方法，其特征在于，所述对所述剥离数据进行环路跟踪，直至环路锁定或数据结束步骤，具体包括：初始化传统码同步电路的环路跟踪参数，获得环路跟踪初始化参数；获取传统码同步电路中本地码NCO产生的本地超前扩频码和滞后扩频码，并将所述剥离数据分别与所述超前扩频码和所述滞后扩频码的相乘结果进行积分清零，以获得相关累加结果；基于所述相关累加结果，确定本地码与接收信号的码相位误差；利用环路滤波器对所述环路跟踪初始化参数和所述码相位误差进行处理，以更新环路跟踪参数；若环路未达到锁定状态，判断是否存在下一积分周期的接收数据，若是，返回执行获取本地码NCO产生的本地超前扩频码和滞后扩频码步骤；若否，记录当前时刻的环路跟踪参数和累加相位值，结束环路跟踪；若环路达到锁定状态，记录锁定时刻的环路跟踪参数和累加相位值，完成环路跟踪。4.如权利要求3所述的基于逆向外推的异步突发信号定时同步方法，其特征在于，所述环路跟踪初始化参数包括将上个积分周期内的鉴相误差置零以及环路滤波器输出结果置零。5.如权利要求1所述的基于逆向外推的异步突发信号定时同步方法，其特征在于，所述基于环路锁定时的累加相位值，确定所述逆序数据的初始相位值的表达式为：phInit=-phCode；式中，phInit为逆序数据的初始相位值，phCode为环路锁定时的累加相位值。6.如权利要求3所述的基于逆向外推的异步突发信号定时同步方法，其特征在于，所述环路跟踪初始化参数还包括初始码频率的初始化；所述根据所述初始相位值，更新初始码频率值步骤，具体包括：将所述逆序数据的初始相位值作为本地逆向码NCO的初始相位，并利用所述环路滤波器输出结果，更新初始码频率；其中，所述更新初始码频率的表达式为：fchip1=fNCo0+fchip0；式中，fchip1为更新后的初始码频率，fNCo0为环路滤波器输出结果，fchip0为更新前的初始码频率。7.如权利要求1所述的基于逆向外推的异步突发信号定时同步方法，其特征在于，所述利用所述初始相位值和所述初始码频率值，对所述逆序数据进行环路迭代，直至逆序数据完成同步过程步骤，具体包括：初始化逆向码同步电路的环路跟踪参数，获得环路跟踪初始化参数；获取逆向码同步电路中本地逆向码NCO根据所述初始相位值和所述初始码频率值产生的本地超前扩频码和滞后扩频码，并将所述超前扩频码和所述滞后扩频码分别与剥离数据的相乘结果进行积分清零，以获得相关累加结果；基于所述相关累加结果，确定本地码与接收信号的码相位误差；利用环路滤波器对所述码相位误差和所述环路跟踪初始化参数进行处理，以更新环路跟踪参数；判断逆序数据是否迭代完成，若否，返回执行获取逆向码同步电路中本地逆向码NCO根据所述初始相位值和所述初始码频率值产生的本地超前扩频码和滞后扩频码步骤；若是，完成同步过程。8.一种基于逆向外推的异步突发信号定时同步装置，其特征在于，所述基于逆向外推的异步突发信号定时同步装置包括：剥离模块，用于在接收信号捕获后，对接收信号进行载波同步，并根据载波同步结果将接收信号的载波剥离，以获得剥离数据；环路跟踪模块，用于对所述剥离数据进行环路跟踪，直至环路锁定或数据结束，并记录环路锁定时刻或数据结束时刻为T时刻；排列模块，用于将剥离数据从T时刻积分周期内的最后一个采样点至第一个采样点进行逆序排列，获得逆序数据；更新模块，用于基于环路锁定时的累加相位值，确定所述逆序数据的初始相位值，并根据所述初始相位值，更新初始码频率值；同步模块，用于利用所述初始相位值和所述初始码频率值，对所述逆序数据进行环路迭代，直至逆序数据完成同步过程。9.一种基于逆向外推的异步突发信号定时同步设备，其特征在于，所述基于逆向外推的异步突发信号定时同步设备包括：存储器、处理器及存储在所述存储器上并可在所述处理器上运行的基于逆向外推的异步突发信号定时同步方法程序，所述基于逆向外推的异步突发信号定时同步方法程序被所述处理器执行时实现如权利要求1至7中任一项所述的基于逆向外推的异步突发信号定时同步方法的步骤。10.一种存储介质，其特征在于，所述存储介质上存储有基于逆向外推的异步突发信号定时同步方法程序，所述基于逆向外推的异步突发信号定时同步方法程序被处理器执行时实现如权利要求1至7中任一项所述的基于逆向外推的异步突发信号定时同步方法的步骤。
说明书desc
技术领域本发明涉及通信技术领域，尤其涉及到一种基于逆向外推的异步突发信号定时同步方法、装置、设备及存储介质。背景技术扩频通信中，数据解调依赖于信号的捕获与跟踪过程，该过程是一个扩频码和载波信号的二维复现过程。对于扩频码复现而言，接收机利用伪随机码尖锐的自相关特性，将接收到的信号与本地产生的伪随机码做相关运算，形成捕获结果，但当伪码周期较长时，需要进行大量的延迟和加法运算，资源消耗大，一般来说，捕获过程只要将接收伪码序列与本地伪码的相位差在控制在0.5码片内就表示捕获成功，接收机会将捕获结果送入码环，进行码片相位的精同步。码环同样利用伪随机码尖锐的自相关特性，构造出码片相位的鉴相曲线，通过负反馈环路实现本地码相位与接收信号码相位的精确对齐。在连续波扩频通信体制下，数据长度足够长，有用信息的承载可以落在同步完成后的数据位上，并且在载波环的辅助下，码环可以实现在较低阶数条件下适应发射机/接收机高动态。在扩频突发通信体制下，其信号持续时间短，信号起始点、起始位置不确定。传统解决方法是在有用信息位前置入部分先导数据，作为接收端捕获和精同步数据段。该方法会压缩发射信号中有效信息的占比，使得通信链路传输效率降低，在需要隐蔽通信的情况下增大信号被非期望方截获的概率。一种新的解决思路是在发射端没有先导数据的情况下，存储接收到的所有信号，对该信号进行正逆序预处理后送入码同步环，利用预先存储的伪码查找表进行码同步，并恢复接收到的所有数据信息。该方法解决了信号拼接过程中的相位突变问题，但是无法适应因发射机/接收机高动态带来的码多普勒问题，适用范围有限。上述内容仅用于辅助理解本发明的技术方案，并不代表承认上述内容是现有技术。发明内容本发明的主要目的在于提供一种基于逆向外推的异步突发信号定时同步方法、装置、设备及存储介质，旨在解决目前短时猝发扩频信号码同步方法，存在的计算量大或不适用于具有较大码多普勒频偏场景的技术问题。为实现上述目的，本发明提供一种基于逆向外推的异步突发信号定时同步方法，所述方法包括以下步骤：在接收信号捕获后，对接收信号进行载波同步，并根据载波同步结果将接收信号的载波剥离，以获得剥离数据；对所述剥离数据进行环路跟踪，直至环路锁定或数据结束，并记录环路锁定时刻或数据结束时刻为T时刻；将剥离数据从T时刻积分周期内的最后一个采样点至第一个采样点进行逆序排列，获得逆序数据；基于环路锁定时的累加相位值，确定所述逆序数据的初始相位值，并根据所述初始相位值，更新初始码频率值；利用所述初始相位值和所述初始码频率值，对所述逆序数据进行环路迭代，直至逆序数据完成同步过程。可选的，所述接收信号捕获步骤，具体包括：通过接收机对接收信号进行捕获，以使所述接收信号与本地扩频码的码相位误差在半个码片周期内。可选的，所述对所述剥离数据进行环路跟踪，直至环路锁定或数据结束步骤，具体包括：初始化传统码同步电路的环路跟踪参数，获得环路跟踪初始化参数；获取传统码同步电路中本地码NCO产生的本地超前扩频码和滞后扩频码，并将所述剥离数据分别与所述超前扩频码和所述滞后扩频码的相乘结果进行积分清零，以获得相关累加结果；基于所述相关累加结果，确定本地码与接收信号的码相位误差；利用环路滤波器对所述环路跟踪初始化参数和所述码相位误差进行处理，以更新环路跟踪参数；若环路未达到锁定状态，判断是否存在下一积分周期的接收数据，若是，返回执行获取本地码NCO产生的本地超前扩频码和滞后扩频码步骤；若否，记录当前时刻的环路跟踪参数和累加相位值，结束环路跟踪；若环路达到锁定状态，记录锁定时刻的环路跟踪参数和累加相位值，完成环路跟踪。可选的，所述环路跟踪初始化参数包括将上个积分周期内的鉴相误差置零以及环路滤波器输出结果置零。可选的，所述基于环路锁定时的累加相位值，确定所述逆序数据的初始相位值的表达式为：phInit=-phCode；式中，phInit为逆序数据的初始相位值，phCode为环路锁定时的累加相位值。可选的，所述环路跟踪初始化参数还包括初始码频率的初始化；所述根据所述初始相位值，更新初始码频率值步骤，具体包括：将所述逆序数据的初始相位值作为本地逆向码NCO的初始相位，并利用所述环路滤波器输出结果，更新初始码频率；其中，所述更新初始码频率的表达式为：fchip1=fNCo0+fchip0；式中，fchip1为更新后的初始码频率，fNCo0为环路滤波器输出结果，fchip0为更新前的初始码频率。可选的，所述利用所述初始相位值和所述初始码频率值，对所述逆序数据进行环路迭代，直至逆序数据完成同步过程步骤，具体包括：初始化逆向码同步电路的环路跟踪参数，获得环路跟踪初始化参数；获取逆向码同步电路中本地逆向码NCO根据所述初始相位值和所述初始码频率值产生的本地超前扩频码和滞后扩频码，并将所述超前扩频码和所述滞后扩频码分别与剥离数据的相乘结果进行积分清零，以获得相关累加结果；基于所述相关累加结果，确定本地码与接收信号的码相位误差；利用环路滤波器对所述码相位误差和所述环路跟踪初始化参数进行处理，以更新环路跟踪参数；判断逆序数据是否迭代完成，若否，返回执行获取逆向码同步电路中本地逆向码NCO根据所述初始相位值和所述初始码频率值产生的本地超前扩频码和滞后扩频码步骤；若是，完成同步过程。此外，为了实现上述目的，本发明还提供了一种基于逆向外推的异步突发信号定时同步装置，所述基于逆向外推的异步突发信号定时同步装置包括：剥离模块，用于在接收信号捕获后，对接收信号进行载波同步，并根据载波同步结果将接收信号的载波剥离，以获得剥离数据；环路跟踪模块，用于对所述剥离数据进行环路跟踪，直至环路锁定或数据结束，并记录环路锁定时刻或数据结束时刻为T时刻；排列模块，用于将剥离数据从T时刻积分周期内的最后一个采样点至第一个采样点进行逆序排列，获得逆序数据；更新模块，用于基于环路锁定时的累加相位值，确定所述逆序数据的初始相位值，并根据所述初始相位值，更新初始码频率值；同步模块，用于利用所述初始相位值和所述初始码频率值，对所述逆序数据进行环路迭代，直至逆序数据完成同步过程。此外，为了实现上述目的，本发明还提供了一种基于逆向外推的异步突发信号定时同步设备，所述基于逆向外推的异步突发信号定时同步设备包括：存储器、处理器及存储在所述存储器上并可在所述处理器上运行的基于逆向外推的异步突发信号定时同步方法程序，所述基于逆向外推的异步突发信号定时同步方法程序被所述处理器执行时实现如上所述的基于逆向外推的异步突发信号定时同步方法的步骤。此外，为了实现上述目的，本发明还提供了一种存储介质，所述存储介质上存储有基于逆向外推的异步突发信号定时同步方法程序，所述基于逆向外推的异步突发信号定时同步方法程序被处理器执行时实现如上所述的基于逆向外推的异步突发信号定时同步方法的步骤。本发明实施例提出的一种基于逆向外推的异步突发信号定时同步方法、装置、设备及存储介质，该方法利用传统码环锁定时刻的测量结果，外推逆时间轴上的码初相与码多普勒，同时将已存储的接收数据从传统码环锁定时刻开始逆序排列，并与外推的初相、码多普勒结果一起送入另一码环，快速对齐逆时间轴上的本地码，达到解调条件后开始解调。本发明通过利用接收数据逆序和逆时间轴信息外推，解决了传统码环受限于环路收敛时间，无法对收敛前数据进行同步对齐的问题，和无法对短时信号进行同步问题，能够实现在猝发/突发通信体制下，在传递相同有效信息条件下减小发射数据长度，增强系统抗截获能力，相比现有技术手段，能够处理因发射/接收端高动态引入的码多普勒对逆向码环带来的影响。附图说明图1为本发明基于逆向外推的异步突发信号定时同步设备的结构示意图；图2为本发明基于逆向外推的异步突发信号定时同步方法的流程示意图；图3为本发明基于逆向外推的异步突发信号定时同步方法的原理示意图；图4为本发明基于逆向外推的异步突发信号定时同步方法的具体流程图；图5为本发明同步过程中的信号采样点与积分周期的关系示意图；图6为本发明同步过程中信号持续50ms时顺向跟踪的积分幅值曲线；图7为本发明同步过程中信号持续50ms时逆向精同步的积分幅值曲线；图8为本发明同步过程中信号持续25ms时顺向跟踪的积分幅值曲线；图9为本发明同步过程中信号持续25ms时逆向持续跟踪的积分幅值曲线；图10为本发明基于逆向外推的异步突发信号定时同步装置的结构框图。本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。具体实施方式应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。参照图1，图1为本发明实施例方案涉及的基于逆向外推的异步突发信号定时同步设备的结构示意图。设备可以是移动电话、智能电话、笔记本电脑、数字广播接收器、个人数字助理、平板电脑等用户设备、手持设备、车载设备、可穿戴设备、计算设备或连接到无线调制解调器的其它处理设备、移动台等。设备可能被称为用户终端、便携式终端、台式终端等。通常，基于逆向外推的异步突发信号定时同步设备包括：至少一个处理器301、存储器302以及存储在所述存储器上并可在所述处理器上运行的基于逆向外推的异步突发信号定时同步程序，所述基于逆向外推的异步突发信号定时同步程序配置为实现如前所述的基于逆向外推的异步突发信号定时同步方法的步骤。处理器301可以包括一个或多个处理核心，比如4核心处理器、8核心处理器等。处理器301可以采用DSP、FPGA、PLA中的至少一种硬件形式来实现。处理器301也可以包括主处理器和协处理器，主处理器是用于对在唤醒状态下的数据进行处理的处理器，也称CPU；协处理器是用于对在待机状态下的数据进行处理的低功耗处理器。在一些实施例中，处理器301可以在集成有GPU，GPU用于负责显示屏所需要显示的内容的渲染和绘制。处理器301还可以包括AI处理器，该AI处理器用于处理有关基于逆向外推的异步突发信号定时同步操作，使得基于逆向外推的异步突发信号定时同步模型可以自主训练学习，提高效率和准确度。存储器302可以包括一个或多个计算机可读存储介质，该计算机可读存储介质可以是非暂态的。存储器302还可包括高速随机存取存储器，以及非易失性存储器，比如一个或多个磁盘存储设备、闪存存储设备。在一些实施例中，存储器302中的非暂态的计算机可读存储介质用于存储至少一个指令，该至少一个指令用于被处理器301所执行以实现本申请中方法实施例提供的基于逆向外推的异步突发信号定时同步方法。在一些实施例中，终端还可选包括有：通信接口303和至少一个外围设备。处理器301、存储器302和通信接口303之间可以通过总线或信号线相连。各个外围设备可以通过总线、信号线或电路板与通信接口303相连。具体地，外围设备包括：射频电路304、显示屏305和电源306中的至少一种。通信接口303可被用于将I/O相关的至少一个外围设备连接到处理器301和存储器302。通信接口303通过外围设备用于接收用户上传的多个移动终端的移动轨迹以及其他数据。在一些实施例中，处理器301、存储器302和通信接口303被集成在同一芯片或电路板上；在一些其他实施例中，处理器301、存储器302和通信接口303中的任意一个或两个可以在单独的芯片或电路板上实现，本实施例对此不加以限定。射频电路304用于接收和发射RF信号，也称电磁信号。射频电路304通过电磁信号与通信网络以及其他通信设备进行通信，从而可获取多个移动终端的移动轨迹以及其他数据。射频电路304将电信号转换为电磁信号进行发送，或者，将接收到的电磁信号转换为电信号。可选地，射频电路304包括：天线系统、RF收发器、一个或多个放大器、调谐器、振荡器、数字信号处理器、编解码芯片组、用户身份模块卡等等。射频电路304可以通过至少一种无线通信协议来与其它终端进行通信。该无线通信协议包括但不限于：城域网、各代移动通信网络、无线局域网和/或WiFi网络。在一些实施例中，射频电路304还可以包括NFC有关的电路，本申请对此不加以限定。显示屏305用于显示UI。该UI可以包括图形、文本、图标、视频及其它们的任意组合。当显示屏305是触摸显示屏时，显示屏305还具有采集在显示屏305的表面或表面上方的触摸信号的能力。该触摸信号可以作为控制信号输入至处理器301进行处理。此时，显示屏305还可以用于提供虚拟按钮和/或虚拟键盘，也称软按钮和/或软键盘。在一些实施例中，显示屏305可以为一个，电子设备的前面板；在另一些实施例中，显示屏305可以为至少两个，分别设置在电子设备的不同表面或呈折叠设计；在再一些实施例中，显示屏305可以是柔性显示屏，设置在电子设备的弯曲表面上或折叠面上。甚至，显示屏305还可以设置成非矩形的不规则图形，也即异形屏。显示屏305可以采用LCD、OLED等材质制备。电源306用于为电子设备中的各个组件进行供电。电源306可以是交流电、直流电、一次性电池或可充电电池。当电源306包括可充电电池时，该可充电电池可以支持有线充电或无线充电。该可充电电池还可以用于支持快充技术。本领域技术人员可以理解，图1中示出的结构并不构成对基于逆向外推的异步突发信号定时同步设备的限定，可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件布置。本发明实施例提供了一种基于逆向外推的异步突发信号定时同步方法，参照图2，图2为本发明基于逆向外推的异步突发信号定时同步方法的流程示意图。本实施例中，所述基于逆向外推的异步突发信号定时同步方法，包括以下步骤：步骤S100，在接收信号捕获后，对接收信号进行载波同步，并根据载波同步结果将接收信号的载波剥离，以获得剥离数据。具体而言，接收信号捕获步骤，具体包括：通过接收机对接收信号进行捕获，以使所述接收信号与本地扩频码的码相位误差在半个码片周期内，以实现对接收数据的粗同步。步骤S200，对所述剥离数据进行环路跟踪，直至环路锁定或数据结束，并记录环路锁定时刻或数据结束时刻为T时刻。具体而言，在对剥离数据进行环路跟踪直至环路锁定或数据结束过程中，可以具体采用如下步骤：初始化传统码同步电路的环路跟踪参数，获得环路跟踪初始化参数；获取传统码同步电路中本地码NCO产生的本地超前扩频码和滞后扩频码，并将所述剥离数据分别与所述超前扩频码和所述滞后扩频码的相乘结果进行积分清零，以获得相关累加结果；基于所述相关累加结果，确定本地码与接收信号的码相位误差；利用环路滤波器对所述环路跟踪初始化参数和所述码相位误差进行处理，以更新环路跟踪参数。在此之后，可判断环路是否达到锁定，若环路未达到锁定状态，判断是否存在下一积分周期的接收数据，若是，返回执行获取本地码NCO产生的本地超前扩频码和滞后扩频码步骤；若否，记录当前时刻的环路跟踪参数和累加相位值，结束环路跟踪；若环路达到锁定状态，记录锁定时刻的环路跟踪参数和累加相位值，完成环路跟踪。需要说明的是，环路跟踪初始化参数包括将上个积分周期内的鉴相误差置零以及环路滤波器输出结果置零。其中，初始化化环路跟踪参数包括将上个积分周期内的鉴相误差置零以及环路滤波器输出结果置零。步骤S300，将剥离数据从T时刻积分周期内的最后一个采样点至第一个采样点进行逆序排列，获得逆序数据。需要说明的是，逆序排列应满足：将逆序操作前最后一个积分周期内的最后一个采样点作为逆序后的第1个采样点，逐个进行顺序交换，直到原采样数据中的第1个采样点为止。步骤S400，基于环路锁定时的累加相位值，确定所述逆序数据的初始相位值，并根据所述初始相位值，更新初始码频率值。具体而言，基于环路锁定时的累加相位值，确定所述逆序数据的初始相位值的表达式为：phInit=-phCode；式中，phInit为逆序数据的初始相位值，phCode为环路锁定时的累加相位值。更进一步的，环路跟踪初始化参数还包括初始码频率的初始化；所述根据所述初始相位值，更新初始码频率值步骤，具体包括：将所述逆序数据的初始相位值作为本地逆向码NCO的初始相位，并利用所述环路滤波器输出结果，更新初始码频率；其中，所述更新初始码频率的表达式为：fchip1=fNCo0+fchip0；式中，fchip1为更新后的初始码频率，fNCo0为环路滤波器输出结果，fchip0为更新前的初始码频率。步骤S500，利用所述初始相位值和所述初始码频率值，对所述逆序数据进行环路迭代，直至逆序数据完成同步过程。具体而言，对逆序数据进行环路迭代的过程中，可以采用如下步骤：初始化逆向码同步电路的环路跟踪参数，获得环路跟踪初始化参数；获取逆向码同步电路中本地逆向码NCO根据所述初始相位值和所述初始码频率值产生的本地超前扩频码和滞后扩频码，并将所述超前扩频码和所述滞后扩频码分别与剥离数据的相乘结果进行积分清零，以获得相关累加结果；基于所述相关累加结果，确定本地码与接收信号的码相位误差；利用环路滤波器对所述码相位误差和所述环路跟踪初始化参数进行处理，以更新环路跟踪参数；判断逆序数据是否迭代完成，若否，返回执行获取逆向码同步电路中本地逆向码NCO根据所述初始相位值和所述初始码频率值产生的本地超前扩频码和滞后扩频码步骤；若是，完成同步过程。本实施例提供了一种基于逆向外推的异步突发信号定时同步方法，针对适用于短时猝发扩频信号现有码同步方法，存在的计算量大或不适用于具有较大码多普勒频偏场景的问题。具体的：首先将采样数据进行本地存储；利用本地码对采样数据进行捕获，实现对接收数据的粗同步；然后进行载波同步并进行载波剥离；将载波剥离后的数据送入码同步模块，通过本地码NCO实现早迟码生成、相关运算、积分与清零、鉴相、滤波、并根据滤波结果驱动本地码NCO实现闭环跟踪；当跟踪到本地数据的最后一个积分周期若还未实现码锁定，则对接收信号和本地码进行逆序处理，同时补偿由于逆序操作引入的初始相位，并更新环路滤波参数中上一个积分周期的鉴相误差；通过正向、逆向数据的多次迭代跟踪实现环路锁定后，重复进行一次接收信号和本地码的逆序操作，同时补偿由于逆序操作引入的初始相位，将环路滤波中上一个积分周期中的鉴相误差和上一个积分周期中环路滤波输出结果置零，并同时更新本地码NCO的初始频率；进而继续进行码跟踪，实现所有接收信号码相位的精同步。进一步地，所述对接收数据的粗同步应满足：保证接收信号与本地扩频码的码相位误差在半个码片周期内。进一步地，所述环路滤波器包括一阶环路滤波器和二阶环路滤波器；进一步地，所述逆序处理应满足：将逆序操作前最后一个积分周期内的最后一个采样点作为逆序后的第1个采样点，逐个进行顺序交换，直到原采样数据中的第1个采样点为止。进一步地，所述更新环路滤波参数中上一个积分周期的鉴相误差是指，将原上一个积分周期的鉴相误差取反进行更新。进一步地，所述更新本地码NCO的初始频率，是将本地码NCO的初始频率加上环路滤波器的输出值，作为本地码NCO初始频率的更新值。可选地，环路锁定后，可以立刻进行接收信号和本地码的逆序操作和后续的精同步操作，此时可以通过增加一个环路滤波器的代价，通过正反向同时跟踪实现所有接收信号码相位的精同步；也可以在锁定后仍然将跟踪持续到接收信号的最后一个积分周期，然后再进行数据逆序和精同步操作，在以与传统同步方法硬件复杂度相当的条件下实现码同步。在本实施例中，能够实现在猝发/突发通信体制下，利用同步扩频码承载有用信息，在传递相同有效信息条件下减小发射数据长度，增强系统抗截获能力。相比现有技术手段，本发明能够处理因发射/接收端高动态引入的码多普勒对逆向码环带来的影响。也可用于在接收数据过短，数据长度不足以支撑码环入锁时的码同步问题。本实施例方法属于对传统环路闭环跟踪手段的扩展与优化，在解决现有闭环方法无法实现完整猝发信号码同步，甚至无法锁定问题的同时，保持了环路闭环跟踪方法的低计算复杂度特征。为了便于理解，本实施例提出基于逆向外推的异步突发信号定时同步方法的具体应用实例，具体如下：参阅图3，本发明由传统码环同步以及逆时间轴码同步两部分组成，其中逆时间轴码同步模块的组成部分相对于传统码同步模块增加了数据逆序、码初相计算和码初始频率计算三个子模块，逆时间轴码同步模块中的本地逆向码NCO子模块与传统码环同步中的本地码NCO模块实现方式一致，相对于传统码NCO实现功能，本发明中，本地码NCO子模块还需根据输入数据对逆向数据导致的相位突变进行补偿，同时具备正向码、逆向码个本地码，在逆向操作后，NCO子模块对两个本地码进行交替使用；传统码同步模块中的环路滤波子模块和逆时间轴码同步模块中的环路滤波子模块多一个鉴相误差取反功能。除此之外，积分清零和码鉴别器等子模块与传统码环同步部分中的相应子模块的实现方式一致。具体地，数据逆序模块将接收信号进行逆序处理，在环路未锁定时，直接逆序数据替代接收信号，并将逆序后数据送入传统码同步模块，进行跟踪处理；在环路锁定时，逆序数据直接送入逆时间轴码同步模块，对逆序数据进行精同步。具体地，传统码同步模块中环路滤波子模块的鉴相误差取反功能，是指在环路未锁定时，在数据逆序后的初始时刻，将上一个积分周期内的鉴相误差取反，作为环路滤波器中的中间参量进行滤波。具体地，码初相计算模块根据本地码的码相位和采样周期、码初始频率和码频率误差计算逆序开始时刻本地码的初始相位。在环路未锁定时，码初相送入传统码同步模块中的本地码NCO子模块；在环路锁定时码初相送入逆时间轴码同步模块中的本地码NCO子模块。可选地，上述逆时间轴码同步模块在实现上可以进行简化处理，保留数据逆序、码初相计算和码初始频率计算子模块，并复用传统码同步模块中的积分清零、码鉴别器、环路滤波和本地码NCO子模块。其代价是在锁定后仍然将跟踪持续到接收信号的最后一个积分周期，然后再进行数据逆序和精同步操作。参阅图4，本发明的具体实施步骤如下所述。步骤1、接收数据粗同步：将接收信号送入接收机捕获模块，保证接收信号与本地扩频码相位相差在半个码片周期内。步骤2、接收数据载波剥离：根据载波同步结果将接收信号的载波剥离，得到I、Q支路数据；步骤3、码环跟踪至锁定：载波剥离后的数据进行环路跟踪，直至环路锁定或数据结束，并记录环路锁定时刻或数据结束时刻为T时刻，码环跟踪至锁定或数据结束的具体实现可细分为以下子步骤。步骤3-1、环路跟踪初始化参数：上个积分周期内的鉴相误差phErr0置零，环路滤波器输出结果fNCo0置零，并初始码频率fchip。步骤3-2、本地码NCO产生本地超前、滞后扩频码，分别与步骤2中得到I、Q支路数据相乘，并将相乘结果送入积分清零模块，得到四路相关累加结果IES、ILS、QES、QLS。步骤3-3、将步骤3-2中的相关累加结果送入码鉴别器，得到本地码与接收信号的码相位误差phErr1。步骤3-4、将步骤3-3中的码相位误差phErr1、上个积分周期内的鉴相误差phErr0和上个积分周期内的环路滤波器输出结果fNCo0送入环路滤波器，然后更新上个积分周期内的鉴相误差phErr0= phErr1，和上个积分周期内的环路滤波器输出结果fNCo0= fNCo1。步骤3-5、重复步骤3-2至步骤3-4，环路不断进行迭代，直至环路达到锁定状态或数据结束，并记录环路锁定时刻或数据结束时刻为T时刻，记录锁定时刻环路滤波器输出结果fNCo0，鉴相误差phErr0，本地码NCO的累加码相位值为phCode，接收数据索引indData，同时继续进行环路跟踪，完成接收数据中锁定时刻以后数据的精同步。步骤4、接收数据逆序排列：将接收数据从T时刻积分周期内的最后一个采样点至接收初始时刻进行逆序排列，将逆序数据记为dIinv，dQinv。步骤5、逆序数据初相计算：利用步骤3-5中的锁定时刻环路滤波器输出结果fNCo0，本地码NCO的累加相位值为phCode，计算锁定时刻逆序数据的初始相位phInit：phInit=-phCode步骤6、初始化逆序环路跟踪参数：上个积分周期内的鉴相误差phErr0置零，将上个积分周期内环路滤波器输出结果fNCo0置零，将步骤5中的初始相位phInit作为本地逆向码NCO的初始相位、更新初始码频率fchip1=fNCo0+fchip0,式中，fchip1为更新后的初始码频率，fNCo0为环路滤波器输出结果，fchip0为更新前的初始码频率。步骤7、逆向数据精同步：将步骤4中的逆序数据、步骤5的逆向数据初相和步骤6计算的其他跟踪参数送入逆时间轴码同步模块进行逆序数据的精同步。码环跟踪的具体实现可细分为以下子步骤。步骤7-1、环路跟踪初始化参数：上个积分周期内的鉴相误差phErr0置零，环路滤波器输出结果fNCo0置零，并将初始码频率设置为步骤6得到的初始码频率fchip。步骤7-2、本地逆向码NCO产生本地超前、滞后扩频码，分别与步骤4中得到I、Q支路数据相乘，并将相乘结果送入积分清零模块，得到四路相关累加结果IES、ILS、QES、QLS。步骤7-3、将步骤7-2中的相关累加结果送入码鉴别器，得到本地码与接收信号的码相位误差phErr1。步骤7-4、将步骤7-3中的码相位误差phErr1、上个积分周期内的鉴相误差phErr0和上个积分周期内的环路滤波器输出结果fNCo0送入环路滤波器，然后更新上个积分周期内的鉴相误差phErr0= phErr1，和上个积分周期内的环路滤波器输出结果fNCo0= fNCo1。步骤7-5、重复步骤7-2至步骤7-4，环路不断进行迭代，直至到最后一个积分周期，完成所有接收数据的精同步。可选地，当接收数据长度不足以支撑环路滤波器进入锁定状态时，可多次对接收数据和扩频码执行步骤4所述的逆序操作，并执行步骤3-2~步骤3-5的跟踪过程，且在每次逆序时刻，均根据步骤5计算数据逆序后的初始码相位，但在逆序初始跟踪时刻环路跟踪参数的更新规则如下：上个积分周期内的鉴相误差取反，即phErr0= -phErr0；上个积分周期内环路滤波器输出结果fNCo0和初始码频率fchip均不变；将步骤5中的初始相位phInit作为NCO的初始相位。以上逆序跟踪过程一直持续到扩频码锁定时，再执行步骤4~步骤7，实现对所有接收数据的码同步。参阅图5，图中给出了采样与积分周期的关系示意，图中M、M和M分别表示积分周期n-1、积分周期n和积分周期n+1内的采样点数，t1表示积分周期n的信号结束时刻与积分周期n内最后一个采样点之间的时间间隔。假设在积分周期n时环路锁定，则逆序数据的第1个采样点应为积分周期n内的第M个采样点，逆序数据的第1个采样点应为积分周期n内的第M个采样点，以此类推，直到第1个积分周期的第1个采样点作为逆序数据的第1个采样点。积分周期n的信号结束时刻与积分周期n内最后一个采样点之间时间间隔与码速率的乘积，即t1*fchip即为步骤5所述逆序数据的初相phInit。具体实施例1：考虑A、B两节点采用扩频体制信号进行通信，系统载频为2GHz，扩频倍数1023倍，码速率fchip=10.23MHz，采样频率fs=24MHz。A节点与B节点的径向速度为v=3000m/s，加速度为0在上述条件下，码多普勒为102.3Hz。以B节点发送长度为50ms的扩频数据为例，A节点在接收并存储采样数据后，利用本发明方法进行码同步。仿真中，设置经捕获后的码相位误差为0.4码片，环路带宽设置为90Hz，初始码频率设置为fchip=10.23MHz，积分码长为L=1023。参阅图6，该图给出了信号持续50ms时，顺向跟踪时的即时码、超前码和滞后码的积分幅值曲线。图6说明，在上述条件下，环路入锁时间约为40ms，入锁后积分幅值达到最大值2400附近，且超前码和滞后码的积分曲线几乎重合。本实施例中，在顺向跟踪对所有接收数据完成跟踪后再进行逆序处理，以及初始相位计算和后续的精同步操作。在顺向跟踪最后一个积分周期结束后，环路滤波器输出结果为fNCo0=101.54，最后一个采样点的码相位为phCode=-0.13723。按照步骤6所述方法，将时间轴码同步模块中的本地码逆向码NCO的初始码频率设置为fchip1=fNCo0+fchip0=10230101.54Hz；按照步骤5所述方法，将逆时间轴码同步模块中的本地码逆向码NCO的初始码相位设置为：phInit=0.13723。逆时间轴码同步模块完成全部接收信号扩频码的精同步。参阅图7，该图给出了信号持续50ms时，逆向跟踪时的即时码、超前码和滞后码的积分幅值曲线。图7说明，在环路锁定后，逆向精跟踪阶段实现了跟踪即入锁，全部数据的积分幅值均在最大值2400附近，且超前码和滞后码的积分曲线几乎重合。具体实施例2：与实施例1相同，同样考虑A、B两节点采用扩频体制信号进行通信。系统载频为2GHz，扩频倍数1023倍，码速率fchip=10.23MHz，采样频率fs=24MHz。A节点与B节点的径向速度为v=3000m/s，加速度为0在上述条件下，码多普勒为102.3Hz。与实施例1不同，考虑B节点发送长度为25ms的扩频数据，A节点在接收并存储采样数据后，利用本发明方法进行码同步。仿真中，设置经捕获后的码相位误差为0.4码片，环路带宽设置为90Hz，初始码频率设置为fchip=10.23MHz，积分码长为L=1023。参阅图8，该图给出了信号持续25ms时，顺向跟踪时的即时码、超前码和滞后码的积分幅值曲线。图8说明，在实施例2条件下，环路未能实现入锁，即时码的积分幅值未达到最大值2400，且超前码和滞后码的积分曲线差距较大。本实施例在顺向跟踪到最后一个积分周期后，对接收数据和本地码的逆序处理。同时，将逆序接收信号送入传统码同步模块进行跟踪；对传统码同步模块中上个积分周期内的鉴相误差phErr0取反并更新，得到0.015；根据步骤5中初始相位的计算公式，计算得到初始相位phInit=0.1148，并将初始相位送入本地码NCO子模块进行相应码相位调节，进而继续进行环路跟踪。参阅图9，该图给出了信号持续25ms时，逆向持续跟踪时的即时码、超前码和滞后码的积分幅值曲线。图9说明，在逆向跟踪约15ms时环路即实现锁定，锁定后的积分曲线在2400附近，且超前码和滞后码的积分曲线几乎重合。将实施例1和实施例2的仿真结果进行对比，本发明方法可以有效对过数据过短导致单向跟踪无法实现锁定的问题进行处理，通过正反向连续同步的方式，在实现环路锁定的同时，同步时间与单向同步锁定所需时间相当。参照图10，图10为本发明基于逆向外推的异步突发信号定时同步装置的结构框图。如图10所示，本发明实施例提出的基于逆向外推的异步突发信号定时同步装置包括：剥离模块10，用于在接收信号捕获后，对接收信号进行载波同步，并根据载波同步结果将接收信号的载波剥离，以获得剥离数据；环路跟踪模块20，用于对所述剥离数据进行环路跟踪，直至环路锁定或数据结束，并记录环路锁定时刻或数据结束时刻为T时刻；排列模块30，用于将剥离数据从T时刻积分周期内的最后一个采样点至第一个采样点进行逆序排列，获得逆序数据；更新模块40，用于基于环路锁定时的累加相位值，确定所述逆序数据的初始相位值，并根据所述初始相位值，更新初始码频率值；同步模块50，用于利用所述初始相位值和所述初始码频率值，对所述逆序数据进行环路迭代，直至逆序数据完成同步过程。本发明基于逆向外推的异步突发信号定时同步装置的其他实施例或具体实现方式可参照上述各方法实施例，此处不再赘述。此外，本发明实施例还提出一种存储介质，所述存储介质上存储有基于逆向外推的异步突发信号定时同步程序，所述基于逆向外推的异步突发信号定时同步程序被处理器执行时实现如上文所述的基于逆向外推的异步突发信号定时同步方法的步骤。因此，这里将不再进行赘述。另外，对采用相同方法的有益效果描述，也不再进行赘述。对于本申请所涉及的计算机可读存储介质实施例中未披露的技术细节，请参照本申请方法实施例的描述。确定为示例，程序指令可被部署为在一个计算设备上执行，或者在位于一个地点的多个计算设备上执行，又或者，在分布在多个地点且通过通信网络互连的多个计算设备上执行。本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，上述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，上述的存储介质可为磁碟、光盘、只读存储记忆体或随机存储记忆体等。另外需说明的是，以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。另外，本发明提供的装置实施例附图中，模块之间的连接关系表示它们之间具有通信连接，具体可以实现为一条或多条通信总线或信号线。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。通过以上的实施方式的描述，所属领域的技术人员可以清楚地了解到本发明可借助软件加必需的通用硬件的方式来实现，当然也可以通过专用硬件包括专用集成电路、专用CPU、专用存储器、专用元器件等来实现。一般情况下，凡由计算机程序完成的功能都可以很容易地用相应的硬件来实现，而且，用来实现同一功能的具体硬件结构也可以是多种多样的，例如模拟电路、数字电路或专用电路等。但是，对本发明而言更多情况下软件程序实现是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在可读取的存储介质中，如计算机的软盘、U盘、移动硬盘、只读存储器、随机存取存储器、磁碟或者光盘等，包括若干指令用以使得一台计算机设备执行本发明各个实施例所述的方法。
