Fitter report for SerDes_Sys
Sat Apr  6 00:09:13 2024
Quartus Prime Version 22.1std.2 Build 922 07/20/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. I/O Assignment Warnings
 18. PLL Usage Summary
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Fitter RAM Summary
 26. Fitter DSP Block Usage Summary
 27. DSP Block Details
 28. Routing Usage Summary
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+---------------------------------+------------------------------------------------+
; Fitter Status                   ; Successful - Sat Apr  6 00:09:13 2024          ;
; Quartus Prime Version           ; 22.1std.2 Build 922 07/20/2023 SC Lite Edition ;
; Revision Name                   ; SerDes_Sys                                     ;
; Top-level Entity Name           ; SerDes_Sys                                     ;
; Family                          ; Cyclone V                                      ;
; Device                          ; 5CSEMA5F31C6                                   ;
; Timing Models                   ; Final                                          ;
; Logic utilization (in ALMs)     ; 5,958 / 32,070 ( 19 % )                        ;
; Total registers                 ; 10522                                          ;
; Total pins                      ; 27 / 457 ( 6 % )                               ;
; Total virtual pins              ; 0                                              ;
; Total block memory bits         ; 583,680 / 4,065,280 ( 14 % )                   ;
; Total RAM Blocks                ; 75 / 397 ( 19 % )                              ;
; Total DSP Blocks                ; 3 / 87 ( 3 % )                                 ;
; Total HSSI RX PCSs              ; 0                                              ;
; Total HSSI PMA RX Deserializers ; 0                                              ;
; Total HSSI TX PCSs              ; 0                                              ;
; Total HSSI PMA TX Serializers   ; 0                                              ;
; Total PLLs                      ; 1 / 6 ( 17 % )                                 ;
; Total DLLs                      ; 0 / 4 ( 0 % )                                  ;
+---------------------------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CSEMA5F31C6                          ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.28        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.5%      ;
;     Processor 3            ;   2.3%      ;
;     Processor 4            ;   2.3%      ;
;     Processor 5            ;   1.9%      ;
;     Processor 6            ;   1.9%      ;
;     Processor 7            ;   1.9%      ;
;     Processor 8            ;   1.9%      ;
;     Processor 9            ;   1.7%      ;
;     Processor 10           ;   1.7%      ;
;     Processor 11           ;   1.7%      ;
;     Processor 12           ;   1.7%      ;
;     Processor 13           ;   1.7%      ;
;     Processor 14           ;   1.7%      ;
;     Processor 15           ;   1.7%      ;
;     Processor 16           ;   1.7%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                                     ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                                   ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; pll:G100MHz|pll_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                                                                                                                                                                                                                                                             ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; KEY[0]~inputCLKENA0                                                                                                                                                                                                                                                                                                                                      ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; DFE_prl:DFE|pulse_response[1][16]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DFE_prl:DFE|Mult0~8                                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; DFE_prl:DFE|pulse_response[1][17]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DFE_prl:DFE|Mult0~8                                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; DFE_prl:DFE|pulse_response[1][18]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DFE_prl:DFE|Mult0~8                                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; DFE_prl:DFE|pulse_response[1][19]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DFE_prl:DFE|Mult0~8                                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; DFE_prl:DFE|pulse_response[1][20]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DFE_prl:DFE|Mult0~8                                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; DFE_prl:DFE|pulse_response[1][21]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DFE_prl:DFE|Mult0~8                                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; DFE_prl:DFE|pulse_response[1][22]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DFE_prl:DFE|Mult0~8                                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; DFE_prl:DFE|pulse_response[1][23]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DFE_prl:DFE|Mult0~8                                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; DFE_prl:DFE|pulse_response[1][24]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DFE_prl:DFE|Mult0~8                                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; DFE_prl:DFE|pulse_response[1][25]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DFE_prl:DFE|Mult0~8                                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; DFE_prl:DFE|pulse_response[1][26]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DFE_prl:DFE|Mult0~8                                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; DFE_prl:DFE|pulse_response[1][27]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DFE_prl:DFE|Mult0~8                                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; DFE_prl:DFE|pulse_response[1][28]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DFE_prl:DFE|Mult0~8                                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; DFE_prl:DFE|pulse_response[1][29]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DFE_prl:DFE|Mult0~8                                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; DFE_prl:DFE|pulse_response[1][30]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DFE_prl:DFE|Mult0~8                                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; DFE_prl:DFE|pulse_response[1][31]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DFE_prl:DFE|Mult0~8                                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; ISI_channel_ocm:channel|done_wait                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|done_wait~_Duplicate_1                                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; ISI_channel_ocm:channel|done_wait                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LEDR[0]~output                                                                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; ISI_channel_ocm:channel|pulse_response[0][16]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult1~mac                                                                                                                                                                                                                                                                                                                                  ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[0][17]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult1~mac                                                                                                                                                                                                                                                                                                                                  ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[0][18]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult1~mac                                                                                                                                                                                                                                                                                                                                  ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[0][19]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult1~mac                                                                                                                                                                                                                                                                                                                                  ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[0][20]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult1~mac                                                                                                                                                                                                                                                                                                                                  ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[0][21]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult1~mac                                                                                                                                                                                                                                                                                                                                  ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[0][22]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult1~mac                                                                                                                                                                                                                                                                                                                                  ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[0][23]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult1~mac                                                                                                                                                                                                                                                                                                                                  ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[0][24]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult1~mac                                                                                                                                                                                                                                                                                                                                  ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[0][25]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult1~mac                                                                                                                                                                                                                                                                                                                                  ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[0][26]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult1~mac                                                                                                                                                                                                                                                                                                                                  ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[0][27]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult1~mac                                                                                                                                                                                                                                                                                                                                  ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[0][28]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult1~mac                                                                                                                                                                                                                                                                                                                                  ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[0][29]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult1~mac                                                                                                                                                                                                                                                                                                                                  ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[0][30]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult1~mac                                                                                                                                                                                                                                                                                                                                  ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[0][31]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult1~mac                                                                                                                                                                                                                                                                                                                                  ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[1][16]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult0~8                                                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[1][17]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult0~8                                                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[1][18]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult0~8                                                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[1][19]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult0~8                                                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[1][20]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult0~8                                                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[1][21]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult0~8                                                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[1][22]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult0~8                                                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[1][23]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult0~8                                                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[1][24]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult0~8                                                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[1][25]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult0~8                                                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[1][26]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult0~8                                                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[1][27]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult0~8                                                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[1][28]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult0~8                                                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[1][29]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult0~8                                                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[1][30]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult0~8                                                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; ISI_channel_ocm:channel|pulse_response[1][31]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult0~8                                                                                                                                                                                                                                                                                                                                    ; AX               ;                       ;
; LEDR[6]~reg0                                                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LEDR[6]~output                                                                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; NIOS_UART:u0|NIOS_UART_uart_0:uart_0|NIOS_UART_uart_0_tx:the_NIOS_UART_uart_0_tx|txd                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPS_UART_TX~output                                                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; NIOS_UART:u0|NIOS_UART_uart_0:uart_0|NIOS_UART_uart_0_tx:the_NIOS_UART_uart_0_tx|txd                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing                                  ; Timing optimization        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; pam_4_encode_INT:pam_4_encode_INT|voltage_level_out[2]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult1~mac                                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; pam_4_encode_INT:pam_4_encode_INT|voltage_level_out[2]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pam_4_encode_INT:pam_4_encode_INT|voltage_level_out[2]~_Duplicate_1                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; pam_4_encode_INT:pam_4_encode_INT|voltage_level_out[2]~_Duplicate_1                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult0~8                                                                                                                                                                                                                                                                                                                                    ; AY               ;                       ;
; pam_4_encode_INT:pam_4_encode_INT|voltage_level_out[3]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult1~mac                                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; pam_4_encode_INT:pam_4_encode_INT|voltage_level_out[3]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pam_4_encode_INT:pam_4_encode_INT|voltage_level_out[3]~_Duplicate_1                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; pam_4_encode_INT:pam_4_encode_INT|voltage_level_out[3]~0                                                                                                                                                                                                                                                                                                 ; Deleted         ; Register Packing                                  ; Timing optimization        ; COMBOUT   ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; pam_4_encode_INT:pam_4_encode_INT|voltage_level_out[3]~_Duplicate_1                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult0~8                                                                                                                                                                                                                                                                                                                                    ; AY               ;                       ;
; pam_4_encode_INT:pam_4_encode_INT|voltage_level_out[4]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult1~mac                                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; pam_4_encode_INT:pam_4_encode_INT|voltage_level_out[4]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pam_4_encode_INT:pam_4_encode_INT|voltage_level_out[4]~_Duplicate_1                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; pam_4_encode_INT:pam_4_encode_INT|voltage_level_out[4]~_Duplicate_1                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult0~8                                                                                                                                                                                                                                                                                                                                    ; AY               ;                       ;
; pam_4_encode_INT:pam_4_encode_INT|voltage_level_out[5]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult1~mac                                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; pam_4_encode_INT:pam_4_encode_INT|voltage_level_out[5]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pam_4_encode_INT:pam_4_encode_INT|voltage_level_out[5]~_Duplicate_1                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; pam_4_encode_INT:pam_4_encode_INT|voltage_level_out[5]~1                                                                                                                                                                                                                                                                                                 ; Deleted         ; Register Packing                                  ; Timing optimization        ; COMBOUT   ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; pam_4_encode_INT:pam_4_encode_INT|voltage_level_out[5]~_Duplicate_1                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult0~8                                                                                                                                                                                                                                                                                                                                    ; AY               ;                       ;
; pam_4_encode_INT:pam_4_encode_INT|voltage_level_out[6]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult1~mac                                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; pam_4_encode_INT:pam_4_encode_INT|voltage_level_out[6]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pam_4_encode_INT:pam_4_encode_INT|voltage_level_out[6]~_Duplicate_1                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; pam_4_encode_INT:pam_4_encode_INT|voltage_level_out[6]~_Duplicate_1                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult0~8                                                                                                                                                                                                                                                                                                                                    ; AY               ;                       ;
; pam_4_encode_INT:pam_4_encode_INT|voltage_level_out[7]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult1~mac                                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; pam_4_encode_INT:pam_4_encode_INT|voltage_level_out[7]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pam_4_encode_INT:pam_4_encode_INT|voltage_level_out[7]~_Duplicate_1                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; pam_4_encode_INT:pam_4_encode_INT|voltage_level_out[7]~2                                                                                                                                                                                                                                                                                                 ; Deleted         ; Register Packing                                  ; Timing optimization        ; COMBOUT   ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; pam_4_encode_INT:pam_4_encode_INT|voltage_level_out[7]~_Duplicate_1                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult0~8                                                                                                                                                                                                                                                                                                                                    ; AY               ;                       ;
; pam_4_encode_INT:pam_4_encode_INT|voltage_level_out[8]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult1~mac                                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; pam_4_encode_INT:pam_4_encode_INT|voltage_level_out[8]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pam_4_encode_INT:pam_4_encode_INT|voltage_level_out[8]~_Duplicate_1                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; pam_4_encode_INT:pam_4_encode_INT|voltage_level_out[8]~3                                                                                                                                                                                                                                                                                                 ; Deleted         ; Register Packing                                  ; Timing optimization        ; COMBOUT   ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; pam_4_encode_INT:pam_4_encode_INT|voltage_level_out[8]~_Duplicate_1                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult1~mac                                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; pam_4_encode_INT:pam_4_encode_INT|voltage_level_out[8]~_Duplicate_1                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pam_4_encode_INT:pam_4_encode_INT|voltage_level_out[8]~_Duplicate_2                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; pam_4_encode_INT:pam_4_encode_INT|voltage_level_out[8]~_Duplicate_2                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult1~mac                                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; pam_4_encode_INT:pam_4_encode_INT|voltage_level_out[8]~_Duplicate_2                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pam_4_encode_INT:pam_4_encode_INT|voltage_level_out[8]~_Duplicate_3                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; pam_4_encode_INT:pam_4_encode_INT|voltage_level_out[8]~_Duplicate_3                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult1~mac                                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; pam_4_encode_INT:pam_4_encode_INT|voltage_level_out[8]~_Duplicate_3                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pam_4_encode_INT:pam_4_encode_INT|voltage_level_out[8]~_Duplicate_4                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; pam_4_encode_INT:pam_4_encode_INT|voltage_level_out[8]~_Duplicate_4                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult1~mac                                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; pam_4_encode_INT:pam_4_encode_INT|voltage_level_out[8]~_Duplicate_4                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pam_4_encode_INT:pam_4_encode_INT|voltage_level_out[8]~_Duplicate_5                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; pam_4_encode_INT:pam_4_encode_INT|voltage_level_out[8]~_Duplicate_5                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult1~mac                                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; pam_4_encode_INT:pam_4_encode_INT|voltage_level_out[8]~_Duplicate_5                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pam_4_encode_INT:pam_4_encode_INT|voltage_level_out[8]~_Duplicate_6                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; pam_4_encode_INT:pam_4_encode_INT|voltage_level_out[8]~_Duplicate_6                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult1~mac                                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; pam_4_encode_INT:pam_4_encode_INT|voltage_level_out[8]~_Duplicate_6                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pam_4_encode_INT:pam_4_encode_INT|voltage_level_out[8]~_Duplicate_7                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; pam_4_encode_INT:pam_4_encode_INT|voltage_level_out[8]~_Duplicate_7                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult1~mac                                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; pam_4_encode_INT:pam_4_encode_INT|voltage_level_out[8]~_Duplicate_7                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pam_4_encode_INT:pam_4_encode_INT|voltage_level_out[8]~_Duplicate_8                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; pam_4_encode_INT:pam_4_encode_INT|voltage_level_out[8]~_Duplicate_8                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult1~mac                                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; pam_4_encode_INT:pam_4_encode_INT|voltage_level_out[8]~_Duplicate_8                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pam_4_encode_INT:pam_4_encode_INT|voltage_level_out[8]~_Duplicate_9                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; pam_4_encode_INT:pam_4_encode_INT|voltage_level_out[8]~_Duplicate_9                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult1~mac                                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; pam_4_encode_INT:pam_4_encode_INT|voltage_level_out[8]~_Duplicate_9                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pam_4_encode_INT:pam_4_encode_INT|voltage_level_out[8]~_Duplicate_10                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; pam_4_encode_INT:pam_4_encode_INT|voltage_level_out[8]~_Duplicate_10                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult0~8                                                                                                                                                                                                                                                                                                                                    ; AY               ;                       ;
; pam_4_encode_INT:pam_4_encode_INT|voltage_level_out[8]~_Duplicate_10                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pam_4_encode_INT:pam_4_encode_INT|voltage_level_out[8]~_Duplicate_11                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; pam_4_encode_INT:pam_4_encode_INT|voltage_level_out[8]~_Duplicate_11                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult0~8                                                                                                                                                                                                                                                                                                                                    ; AY               ;                       ;
; pam_4_encode_INT:pam_4_encode_INT|voltage_level_out[8]~_Duplicate_11                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pam_4_encode_INT:pam_4_encode_INT|voltage_level_out[8]~_Duplicate_12                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; pam_4_encode_INT:pam_4_encode_INT|voltage_level_out[8]~_Duplicate_12                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult0~8                                                                                                                                                                                                                                                                                                                                    ; AY               ;                       ;
; pam_4_encode_INT:pam_4_encode_INT|voltage_level_out[8]~_Duplicate_12                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pam_4_encode_INT:pam_4_encode_INT|voltage_level_out[8]~_Duplicate_13                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; pam_4_encode_INT:pam_4_encode_INT|voltage_level_out[8]~_Duplicate_13                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult0~8                                                                                                                                                                                                                                                                                                                                    ; AY               ;                       ;
; pam_4_encode_INT:pam_4_encode_INT|voltage_level_out[8]~_Duplicate_13                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pam_4_encode_INT:pam_4_encode_INT|voltage_level_out[8]~_Duplicate_14                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; pam_4_encode_INT:pam_4_encode_INT|voltage_level_out[8]~_Duplicate_14                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult0~8                                                                                                                                                                                                                                                                                                                                    ; AY               ;                       ;
; pam_4_encode_INT:pam_4_encode_INT|voltage_level_out[8]~_Duplicate_14                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pam_4_encode_INT:pam_4_encode_INT|voltage_level_out[8]~_Duplicate_15                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; pam_4_encode_INT:pam_4_encode_INT|voltage_level_out[8]~_Duplicate_15                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult0~8                                                                                                                                                                                                                                                                                                                                    ; AY               ;                       ;
; pam_4_encode_INT:pam_4_encode_INT|voltage_level_out[8]~_Duplicate_15                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pam_4_encode_INT:pam_4_encode_INT|voltage_level_out[8]~_Duplicate_16                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; pam_4_encode_INT:pam_4_encode_INT|voltage_level_out[8]~_Duplicate_16                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult0~8                                                                                                                                                                                                                                                                                                                                    ; AY               ;                       ;
; pam_4_encode_INT:pam_4_encode_INT|voltage_level_out[8]~_Duplicate_16                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pam_4_encode_INT:pam_4_encode_INT|voltage_level_out[8]~_Duplicate_17                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; pam_4_encode_INT:pam_4_encode_INT|voltage_level_out[8]~_Duplicate_17                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult0~8                                                                                                                                                                                                                                                                                                                                    ; AY               ;                       ;
; pam_4_encode_INT:pam_4_encode_INT|voltage_level_out[8]~_Duplicate_17                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pam_4_encode_INT:pam_4_encode_INT|voltage_level_out[8]~_Duplicate_18                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; pam_4_encode_INT:pam_4_encode_INT|voltage_level_out[8]~_Duplicate_18                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult0~8                                                                                                                                                                                                                                                                                                                                    ; AY               ;                       ;
; pam_4_encode_INT:pam_4_encode_INT|voltage_level_out[8]~_Duplicate_18                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pam_4_encode_INT:pam_4_encode_INT|voltage_level_out[8]~_Duplicate_19                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; pam_4_encode_INT:pam_4_encode_INT|voltage_level_out[8]~_Duplicate_19                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult0~8                                                                                                                                                                                                                                                                                                                                    ; AY               ;                       ;
; DFE_prl:DFE|decision_maker_prl:DM|feedback_value_i[2]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DFE_prl:DFE|decision_maker_prl:DM|feedback_value_i[2]~DUPLICATE                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; DFE_prl:DFE|decision_maker_prl:DM|feedback_value_i[3]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DFE_prl:DFE|decision_maker_prl:DM|feedback_value_i[3]~DUPLICATE                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; DFE_prl:DFE|decision_maker_prl:DM|feedback_value_i[5]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DFE_prl:DFE|decision_maker_prl:DM|feedback_value_i[5]~DUPLICATE                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; DFE_prl:DFE|decision_maker_prl:DM|feedback_value_i[6]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DFE_prl:DFE|decision_maker_prl:DM|feedback_value_i[6]~DUPLICATE                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; DFE_prl:DFE|decision_maker_prl:DM|feedback_value_i[7]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DFE_prl:DFE|decision_maker_prl:DM|feedback_value_i[7]~DUPLICATE                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; DFE_prl:DFE|decision_maker_prl:DM|feedback_value_i[8]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DFE_prl:DFE|decision_maker_prl:DM|feedback_value_i[8]~DUPLICATE                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; DFE_prl:DFE|pulse_response[0][4]                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DFE_prl:DFE|pulse_response[0][4]~DUPLICATE                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; DFE_prl:DFE|pulse_response[0][5]                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DFE_prl:DFE|pulse_response[0][5]~DUPLICATE                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; DFE_prl:DFE|signal_out[6]                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DFE_prl:DFE|signal_out[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; ISI_channel_ocm:channel|pulse_response[0][0]                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ISI_channel_ocm:channel|pulse_response[0][0]~DUPLICATE                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; ISI_channel_ocm:channel|pulse_response[0][3]                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ISI_channel_ocm:channel|pulse_response[0][3]~DUPLICATE                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|NIOS_UART_mm_interconnect_0_cmd_mux:cmd_mux_001|saved_grant[0]                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|NIOS_UART_mm_interconnect_0_cmd_mux:cmd_mux_001|saved_grant[0]~DUPLICATE                                                                                                                                                                                                                                ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|NIOS_UART_mm_interconnect_0_cmd_mux:cmd_mux_002|saved_grant[0]                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|NIOS_UART_mm_interconnect_0_cmd_mux:cmd_mux_002|saved_grant[0]~DUPLICATE                                                                                                                                                                                                                                ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                 ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_0_s1_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_0_s1_agent_rsp_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                                                                                    ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_gen2_0_data_master_translator|read_accepted                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_gen2_0_data_master_translator|read_accepted~DUPLICATE                                                                                                                                                                                                             ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_gen2_0_data_master_translator|write_accepted                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_gen2_0_data_master_translator|write_accepted~DUPLICATE                                                                                                                                                                                                            ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_gen2_0_instruction_master_translator|read_accepted                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_gen2_0_instruction_master_translator|read_accepted~DUPLICATE                                                                                                                                                                                                      ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_gen2_0_debug_mem_slave_translator|av_readdata_pre[28]                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_gen2_0_debug_mem_slave_translator|av_readdata_pre[28]~DUPLICATE                                                                                                                                                                                                    ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:uart_0_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:uart_0_s1_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                                                                 ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:uart_0_s1_translator|wait_latency_counter[1]                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:uart_0_s1_translator|wait_latency_counter[1]~DUPLICATE                                                                                                                                                                                                                   ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_alu_sub                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_alu_sub~DUPLICATE                                                                                                                                                                                                                                                                ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_cnt[2]                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_cnt[2]~DUPLICATE                                                                                                                                                                                                                                                       ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[1]                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[1]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[2]                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[2]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[3]                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[3]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[4]                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[4]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[6]                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[6]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[9]                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[9]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[10]                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[10]~DUPLICATE                                                                                                                                                                                                                                                   ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[14]                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[14]~DUPLICATE                                                                                                                                                                                                                                                   ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[15]                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[15]~DUPLICATE                                                                                                                                                                                                                                                   ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[17]                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[17]~DUPLICATE                                                                                                                                                                                                                                                   ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[19]                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[19]~DUPLICATE                                                                                                                                                                                                                                                   ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[20]                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[20]~DUPLICATE                                                                                                                                                                                                                                                   ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[21]                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[21]~DUPLICATE                                                                                                                                                                                                                                                   ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[22]                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[22]~DUPLICATE                                                                                                                                                                                                                                                   ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[25]                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[25]~DUPLICATE                                                                                                                                                                                                                                                   ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[26]                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[26]~DUPLICATE                                                                                                                                                                                                                                                   ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[27]                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[27]~DUPLICATE                                                                                                                                                                                                                                                   ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[30]                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[30]~DUPLICATE                                                                                                                                                                                                                                                   ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_src1[5]                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_src1[5]~DUPLICATE                                                                                                                                                                                                                                                                ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_src1[12]                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_src1[12]~DUPLICATE                                                                                                                                                                                                                                                               ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_src1[16]                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_src1[16]~DUPLICATE                                                                                                                                                                                                                                                               ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_src1[18]                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_src1[18]~DUPLICATE                                                                                                                                                                                                                                                               ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_src1[19]                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_src1[19]~DUPLICATE                                                                                                                                                                                                                                                               ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_src2[17]                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_src2[17]~DUPLICATE                                                                                                                                                                                                                                                               ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|F_pc[5]                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|F_pc[5]~DUPLICATE                                                                                                                                                                                                                                                                  ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|F_pc[6]                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|F_pc[6]~DUPLICATE                                                                                                                                                                                                                                                                  ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|F_pc[7]                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|F_pc[7]~DUPLICATE                                                                                                                                                                                                                                                                  ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|F_pc[9]                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|F_pc[9]~DUPLICATE                                                                                                                                                                                                                                                                  ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|F_pc[10]                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|F_pc[10]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|F_pc[12]                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|F_pc[12]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|F_pc[13]                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|F_pc[13]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_nios2_avalon_reg:the_NIOS_UART_nios2_gen2_0_cpu_nios2_avalon_reg|oci_ienable[0]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_nios2_avalon_reg:the_NIOS_UART_nios2_gen2_0_cpu_nios2_avalon_reg|oci_ienable[0]~DUPLICATE                                                                                 ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|R_logic_op[1]                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|R_logic_op[1]~DUPLICATE                                                                                                                                                                                                                                                            ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|W_alu_result[2]                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|W_alu_result[2]~DUPLICATE                                                                                                                                                                                                                                                          ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|W_alu_result[3]                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|W_alu_result[3]~DUPLICATE                                                                                                                                                                                                                                                          ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|W_alu_result[6]                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|W_alu_result[6]~DUPLICATE                                                                                                                                                                                                                                                          ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|W_alu_result[9]                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|W_alu_result[9]~DUPLICATE                                                                                                                                                                                                                                                          ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|W_alu_result[11]                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|W_alu_result[11]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|W_alu_result[16]                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|W_alu_result[16]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|W_status_reg_pie                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|W_status_reg_pie~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|av_ld_byte2_data[3]                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|av_ld_byte2_data[3]~DUPLICATE                                                                                                                                                                                                                                                      ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|av_ld_byte2_data[4]                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|av_ld_byte2_data[4]~DUPLICATE                                                                                                                                                                                                                                                      ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|av_ld_byte2_data[7]                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|av_ld_byte2_data[7]~DUPLICATE                                                                                                                                                                                                                                                      ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|av_ld_byte3_data[5]                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|av_ld_byte3_data[5]~DUPLICATE                                                                                                                                                                                                                                                      ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|d_read                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|d_read~DUPLICATE                                                                                                                                                                                                                                                                   ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|d_write                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|d_write~DUPLICATE                                                                                                                                                                                                                                                                  ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|d_writedata[0]                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|d_writedata[0]~DUPLICATE                                                                                                                                                                                                                                                           ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|d_writedata[5]                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|d_writedata[5]~DUPLICATE                                                                                                                                                                                                                                                           ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|d_writedata[8]                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|d_writedata[8]~DUPLICATE                                                                                                                                                                                                                                                           ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|d_writedata[9]                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|d_writedata[9]~DUPLICATE                                                                                                                                                                                                                                                           ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|d_writedata[14]                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|d_writedata[14]~DUPLICATE                                                                                                                                                                                                                                                          ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|d_writedata[26]                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|d_writedata[26]~DUPLICATE                                                                                                                                                                                                                                                          ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|d_writedata[28]                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|d_writedata[28]~DUPLICATE                                                                                                                                                                                                                                                          ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|d_writedata[30]                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|d_writedata[30]~DUPLICATE                                                                                                                                                                                                                                                          ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|hbreak_enabled                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|hbreak_enabled~DUPLICATE                                                                                                                                                                                                                                                           ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|i_read                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|i_read~DUPLICATE                                                                                                                                                                                                                                                                   ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_lia2:auto_generated|address_reg_b[0]                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_lia2:auto_generated|address_reg_b[0]~DUPLICATE                                                                                                                                                                                                                                 ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_lia2:auto_generated|address_reg_b[1]                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_lia2:auto_generated|address_reg_b[1]~DUPLICATE                                                                                                                                                                                                                                 ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_lia2:auto_generated|address_reg_b[2]                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_lia2:auto_generated|address_reg_b[2]~DUPLICATE                                                                                                                                                                                                                                 ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_lia2:auto_generated|address_reg_b[3]                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_lia2:auto_generated|address_reg_b[3]~DUPLICATE                                                                                                                                                                                                                                 ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_uart_0:uart_0|NIOS_UART_uart_0_regs:the_NIOS_UART_uart_0_regs|tx_data[3]                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_uart_0:uart_0|NIOS_UART_uart_0_regs:the_NIOS_UART_uart_0_regs|tx_data[3]~DUPLICATE                                                                                                                                                                                                                                                          ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_uart_0:uart_0|NIOS_UART_uart_0_rx:the_NIOS_UART_uart_0_rx|baud_rate_counter[6]                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_uart_0:uart_0|NIOS_UART_uart_0_rx:the_NIOS_UART_uart_0_rx|baud_rate_counter[6]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_uart_0:uart_0|NIOS_UART_uart_0_rx:the_NIOS_UART_uart_0_rx|do_start_rx                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_uart_0:uart_0|NIOS_UART_uart_0_rx:the_NIOS_UART_uart_0_rx|do_start_rx~DUPLICATE                                                                                                                                                                                                                                                             ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_uart_0:uart_0|NIOS_UART_uart_0_rx:the_NIOS_UART_uart_0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[0]                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_uart_0:uart_0|NIOS_UART_uart_0_rx:the_NIOS_UART_uart_0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[0]~DUPLICATE                                                                                                                                                                                                                  ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_uart_0:uart_0|NIOS_UART_uart_0_rx:the_NIOS_UART_uart_0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[6]                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_uart_0:uart_0|NIOS_UART_uart_0_rx:the_NIOS_UART_uart_0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[6]~DUPLICATE                                                                                                                                                                                                                  ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_uart_0:uart_0|NIOS_UART_uart_0_tx:the_NIOS_UART_uart_0_tx|tx_ready                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_uart_0:uart_0|NIOS_UART_uart_0_tx:the_NIOS_UART_uart_0_tx|tx_ready~DUPLICATE                                                                                                                                                                                                                                                                ;                  ;                       ;
; counter_samples[1]                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; counter_samples[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; counter_samples[3]                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; counter_samples[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; counter_samples[4]                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; counter_samples[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; counter_samples[6]                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; counter_samples[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; counter_samples[11]                                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; counter_samples[11]~DUPLICATE                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; counter_samples[16]                                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; counter_samples[16]~DUPLICATE                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; counter_samples[19]                                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; counter_samples[19]~DUPLICATE                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; counter_samples[20]                                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; counter_samples[20]~DUPLICATE                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; counter_samples[21]                                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; counter_samples[21]~DUPLICATE                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; counter_samples[23]                                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; counter_samples[23]~DUPLICATE                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; counter_samples[24]                                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; counter_samples[24]~DUPLICATE                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; counter_samples[26]                                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; counter_samples[26]~DUPLICATE                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; counter_samples[31]                                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; counter_samples[31]~DUPLICATE                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; counter_samples[41]                                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; counter_samples[41]~DUPLICATE                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; counter_samples[43]                                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; counter_samples[43]~DUPLICATE                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; counter_samples[51]                                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; counter_samples[51]~DUPLICATE                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; counter_samples[69]                                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; counter_samples[69]~DUPLICATE                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; grey_decode_INT:gd|data_out_valid                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; grey_decode_INT:gd|data_out_valid~DUPLICATE                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|i[1]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|i[1]~DUPLICATE                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|i[3]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|i[3]~DUPLICATE                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[1][7]                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[1][7]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[1][9]                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[1][9]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[1][11]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[1][11]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[1][12]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[1][12]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[1][13]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[1][13]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[1][14]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[1][14]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[1][15]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[1][15]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[1][16]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[1][16]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[1][30]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[1][30]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[1][32]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[1][32]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[1][37]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[1][37]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[1][40]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[1][40]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[1][43]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[1][43]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[1][44]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[1][44]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[1][45]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[1][45]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[1][47]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[1][47]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[1][49]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[1][49]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[1][50]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[1][50]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[1][53]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[1][53]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[1][59]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[1][59]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[1][61]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[1][61]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[1][63]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[1][63]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[2][0]                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[2][0]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[2][2]                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[2][2]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[2][5]                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[2][5]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[2][12]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[2][12]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[2][15]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[2][15]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[2][16]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[2][16]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[2][17]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[2][17]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[2][18]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[2][18]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[2][20]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[2][20]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[2][23]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[2][23]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[2][25]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[2][25]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[2][32]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[2][32]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[2][36]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[2][36]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[2][38]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[2][38]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[2][41]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[2][41]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[2][50]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[2][50]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[2][51]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[2][51]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[2][63]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[2][63]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[3][0]                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[3][0]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[3][4]                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[3][4]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[3][7]                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[3][7]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[3][9]                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[3][9]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[3][11]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[3][11]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[3][12]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[3][12]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[3][14]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[3][14]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[3][17]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[3][17]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[3][18]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[3][18]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[3][29]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[3][29]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[3][30]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[3][30]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[3][43]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[3][43]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[3][45]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[3][45]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[3][47]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[3][47]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[3][49]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[3][49]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[3][50]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[3][50]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[3][53]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[3][53]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[4][2]                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[4][2]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[4][7]                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[4][7]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[4][12]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[4][12]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[4][13]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[4][13]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[4][18]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[4][18]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[4][20]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[4][20]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[4][26]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[4][26]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[4][34]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[4][34]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[4][43]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[4][43]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[4][45]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[4][45]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[4][47]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[4][47]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[4][50]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[4][50]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[4][55]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[4][55]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[4][58]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[4][58]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[4][59]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[4][59]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[4][60]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[4][60]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[4][61]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[4][61]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[4][63]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[4][63]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[5][0]                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[5][0]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[5][3]                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[5][3]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[5][5]                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[5][5]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[5][6]                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[5][6]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[5][12]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[5][12]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[5][13]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[5][13]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[5][24]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[5][24]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[5][27]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[5][27]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[5][33]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[5][33]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[5][40]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[5][40]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[5][42]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[5][42]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[5][44]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[5][44]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[5][46]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[5][46]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[5][49]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[5][49]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[5][54]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[5][54]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[5][61]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[5][61]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[5][62]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[5][62]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[6][0]                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[6][0]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[6][4]                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[6][4]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[6][6]                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[6][6]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[6][11]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[6][11]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[6][16]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[6][16]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[6][17]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[6][17]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[6][28]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[6][28]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[6][49]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[6][49]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[6][50]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[6][50]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[6][51]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[6][51]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[6][52]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[6][52]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[6][55]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[6][55]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[6][57]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[6][57]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[6][58]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[6][58]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[6][59]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|random_num[6][59]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|sel1[2]                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|sel1[2]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|sel1[3]                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|sel1[3]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|sel1[5]                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|sel1[5]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|sel1[6]                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|sel1[6]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|sel2[3]                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|sel2[3]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|sel2[4]                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|sel2[4]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|sel2[5]                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|sel2[5]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|sel2[6]                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|sel2[6]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|sel3[4]                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|sel3[4]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|sel3[5]                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|sel3[5]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|sel4[6]                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|sel4[6]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|sel5[6]                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|sel5[6]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|sel[2]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|sel[2]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|sel[3]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|sel[3]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|sel[4]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|sel[4]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|sel[5]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|sel[5]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|sel[6]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|sel[6]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[20]                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[20]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[26]                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[26]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[27]                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[27]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[31]                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[31]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[34]                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[34]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[36]                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[36]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[37]                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[37]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[39]                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[39]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[46]                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[46]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[49]                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[49]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[50]                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[50]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[53]                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[53]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[55]                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[55]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[9]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[9]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[27]                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[27]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[30]                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[30]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[31]                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[31]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[34]                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[34]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[35]                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[35]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[36]                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[36]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[37]                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[37]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[41]                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[41]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[49]                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[49]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[52]                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[52]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[12]                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[12]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[17]                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[17]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[24]                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[24]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[35]                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[35]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[37]                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[37]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[40]                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[40]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[53]                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[53]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[54]                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[54]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_out[0]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_out[0]~DUPLICATE                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_out[1]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_out[1]~DUPLICATE                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_out[2]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_out[2]~DUPLICATE                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_out[3]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_out[3]~DUPLICATE                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_out[4]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_out[4]~DUPLICATE                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_out[5]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_out[5]~DUPLICATE                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_out[6]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_out[6]~DUPLICATE                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_out[7]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_out[7]~DUPLICATE                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_out[8]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_out[8]~DUPLICATE                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[2]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[2]~DUPLICATE                         ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]~DUPLICATE                             ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[1]                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[1]~DUPLICATE                          ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[8]                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[8]~DUPLICATE                          ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]~DUPLICATE              ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]~DUPLICATE              ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3]~DUPLICATE ;                  ;                       ;
; sr[27]                                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sr[27]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; sr[30]                                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sr[30]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; total_bit_errors[1]                                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; total_bit_errors[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; total_bit_errors[3]                                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; total_bit_errors[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; total_bit_errors[4]                                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; total_bit_errors[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; total_bit_errors[9]                                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; total_bit_errors[9]~DUPLICATE                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; total_bit_errors[11]                                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; total_bit_errors[11]~DUPLICATE                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; total_bit_errors[20]                                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; total_bit_errors[20]~DUPLICATE                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; total_bit_errors[23]                                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; total_bit_errors[23]~DUPLICATE                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; total_bit_errors[24]                                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; total_bit_errors[24]~DUPLICATE                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; total_bit_errors[29]                                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; total_bit_errors[29]~DUPLICATE                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; total_bit_errors[30]                                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; total_bit_errors[30]~DUPLICATE                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; total_bit_errors[31]                                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; total_bit_errors[31]~DUPLICATE                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; wen2                                                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; wen2~DUPLICATE                                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+-------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                             ;
+------------------+----------------+--------------+-------------+---------------+----------------+
; Name             ; Ignored Entity ; Ignored From ; Ignored To  ; Ignored Value ; Ignored Source ;
+------------------+----------------+--------------+-------------+---------------+----------------+
; Location         ;                ;              ; HEX0[0]     ; PIN_AE26      ; QSF Assignment ;
; Location         ;                ;              ; HEX0[1]     ; PIN_AE27      ; QSF Assignment ;
; Location         ;                ;              ; HEX0[2]     ; PIN_AE28      ; QSF Assignment ;
; Location         ;                ;              ; HEX0[3]     ; PIN_AG27      ; QSF Assignment ;
; Location         ;                ;              ; HEX0[4]     ; PIN_AF28      ; QSF Assignment ;
; Location         ;                ;              ; HEX0[5]     ; PIN_AG28      ; QSF Assignment ;
; Location         ;                ;              ; HEX0[6]     ; PIN_AH28      ; QSF Assignment ;
; Location         ;                ;              ; HEX1[0]     ; PIN_AJ29      ; QSF Assignment ;
; Location         ;                ;              ; HEX1[1]     ; PIN_AH29      ; QSF Assignment ;
; Location         ;                ;              ; HEX1[2]     ; PIN_AH30      ; QSF Assignment ;
; Location         ;                ;              ; HEX1[3]     ; PIN_AG30      ; QSF Assignment ;
; Location         ;                ;              ; HEX1[4]     ; PIN_AF29      ; QSF Assignment ;
; Location         ;                ;              ; HEX1[5]     ; PIN_AF30      ; QSF Assignment ;
; Location         ;                ;              ; HEX1[6]     ; PIN_AD27      ; QSF Assignment ;
; Location         ;                ;              ; HEX2[0]     ; PIN_AB23      ; QSF Assignment ;
; Location         ;                ;              ; HEX2[1]     ; PIN_AE29      ; QSF Assignment ;
; Location         ;                ;              ; HEX2[2]     ; PIN_AD29      ; QSF Assignment ;
; Location         ;                ;              ; HEX2[3]     ; PIN_AC28      ; QSF Assignment ;
; Location         ;                ;              ; HEX2[4]     ; PIN_AD30      ; QSF Assignment ;
; Location         ;                ;              ; HEX2[5]     ; PIN_AC29      ; QSF Assignment ;
; Location         ;                ;              ; HEX2[6]     ; PIN_AC30      ; QSF Assignment ;
; Location         ;                ;              ; HEX3[0]     ; PIN_AD26      ; QSF Assignment ;
; Location         ;                ;              ; HEX3[1]     ; PIN_AC27      ; QSF Assignment ;
; Location         ;                ;              ; HEX3[2]     ; PIN_AD25      ; QSF Assignment ;
; Location         ;                ;              ; HEX3[3]     ; PIN_AC25      ; QSF Assignment ;
; Location         ;                ;              ; HEX3[4]     ; PIN_AB28      ; QSF Assignment ;
; Location         ;                ;              ; HEX3[5]     ; PIN_AB25      ; QSF Assignment ;
; Location         ;                ;              ; HEX3[6]     ; PIN_AB22      ; QSF Assignment ;
; Location         ;                ;              ; HEX4[0]     ; PIN_AA24      ; QSF Assignment ;
; Location         ;                ;              ; HEX4[1]     ; PIN_Y23       ; QSF Assignment ;
; Location         ;                ;              ; HEX4[2]     ; PIN_Y24       ; QSF Assignment ;
; Location         ;                ;              ; HEX4[3]     ; PIN_W22       ; QSF Assignment ;
; Location         ;                ;              ; HEX4[4]     ; PIN_W24       ; QSF Assignment ;
; Location         ;                ;              ; HEX4[5]     ; PIN_V23       ; QSF Assignment ;
; Location         ;                ;              ; HEX4[6]     ; PIN_W25       ; QSF Assignment ;
; Location         ;                ;              ; HEX5[0]     ; PIN_V25       ; QSF Assignment ;
; Location         ;                ;              ; HEX5[1]     ; PIN_AA28      ; QSF Assignment ;
; Location         ;                ;              ; HEX5[2]     ; PIN_Y27       ; QSF Assignment ;
; Location         ;                ;              ; HEX5[3]     ; PIN_AB27      ; QSF Assignment ;
; Location         ;                ;              ; HEX5[4]     ; PIN_AB26      ; QSF Assignment ;
; Location         ;                ;              ; HEX5[5]     ; PIN_AA26      ; QSF Assignment ;
; Location         ;                ;              ; HEX5[6]     ; PIN_AA25      ; QSF Assignment ;
; Location         ;                ;              ; VGA_BLANK_N ; PIN_F10       ; QSF Assignment ;
; Location         ;                ;              ; VGA_B[0]    ; PIN_B13       ; QSF Assignment ;
; Location         ;                ;              ; VGA_B[1]    ; PIN_G13       ; QSF Assignment ;
; Location         ;                ;              ; VGA_B[2]    ; PIN_H13       ; QSF Assignment ;
; Location         ;                ;              ; VGA_B[3]    ; PIN_F14       ; QSF Assignment ;
; Location         ;                ;              ; VGA_B[4]    ; PIN_H14       ; QSF Assignment ;
; Location         ;                ;              ; VGA_B[5]    ; PIN_F15       ; QSF Assignment ;
; Location         ;                ;              ; VGA_B[6]    ; PIN_G15       ; QSF Assignment ;
; Location         ;                ;              ; VGA_B[7]    ; PIN_J14       ; QSF Assignment ;
; Location         ;                ;              ; VGA_CLK     ; PIN_A11       ; QSF Assignment ;
; Location         ;                ;              ; VGA_G[0]    ; PIN_J9        ; QSF Assignment ;
; Location         ;                ;              ; VGA_G[1]    ; PIN_J10       ; QSF Assignment ;
; Location         ;                ;              ; VGA_G[2]    ; PIN_H12       ; QSF Assignment ;
; Location         ;                ;              ; VGA_G[3]    ; PIN_G10       ; QSF Assignment ;
; Location         ;                ;              ; VGA_G[4]    ; PIN_G11       ; QSF Assignment ;
; Location         ;                ;              ; VGA_G[5]    ; PIN_G12       ; QSF Assignment ;
; Location         ;                ;              ; VGA_G[6]    ; PIN_F11       ; QSF Assignment ;
; Location         ;                ;              ; VGA_G[7]    ; PIN_E11       ; QSF Assignment ;
; Location         ;                ;              ; VGA_HS      ; PIN_B11       ; QSF Assignment ;
; Location         ;                ;              ; VGA_R[0]    ; PIN_A13       ; QSF Assignment ;
; Location         ;                ;              ; VGA_R[1]    ; PIN_C13       ; QSF Assignment ;
; Location         ;                ;              ; VGA_R[2]    ; PIN_E13       ; QSF Assignment ;
; Location         ;                ;              ; VGA_R[3]    ; PIN_B12       ; QSF Assignment ;
; Location         ;                ;              ; VGA_R[4]    ; PIN_C12       ; QSF Assignment ;
; Location         ;                ;              ; VGA_R[5]    ; PIN_D12       ; QSF Assignment ;
; Location         ;                ;              ; VGA_R[6]    ; PIN_E12       ; QSF Assignment ;
; Location         ;                ;              ; VGA_R[7]    ; PIN_F13       ; QSF Assignment ;
; Location         ;                ;              ; VGA_SYNC_N  ; PIN_C10       ; QSF Assignment ;
; Location         ;                ;              ; VGA_VS      ; PIN_D11       ; QSF Assignment ;
; Current Strength ; SerDes_Sys     ;              ; HEX0        ; 16MA          ; QSF Assignment ;
; Current Strength ; SerDes_Sys     ;              ; HEX0[0]     ; 16MA          ; QSF Assignment ;
; Current Strength ; SerDes_Sys     ;              ; HEX0[1]     ; 16MA          ; QSF Assignment ;
; Current Strength ; SerDes_Sys     ;              ; HEX0[2]     ; 16MA          ; QSF Assignment ;
; Current Strength ; SerDes_Sys     ;              ; HEX0[3]     ; 16MA          ; QSF Assignment ;
; Current Strength ; SerDes_Sys     ;              ; HEX0[4]     ; 16MA          ; QSF Assignment ;
; Current Strength ; SerDes_Sys     ;              ; HEX0[5]     ; 16MA          ; QSF Assignment ;
; Current Strength ; SerDes_Sys     ;              ; HEX0[6]     ; 16MA          ; QSF Assignment ;
; Current Strength ; SerDes_Sys     ;              ; HEX1[0]     ; 16MA          ; QSF Assignment ;
; Current Strength ; SerDes_Sys     ;              ; HEX1[1]     ; 16MA          ; QSF Assignment ;
; Current Strength ; SerDes_Sys     ;              ; HEX1[2]     ; 16MA          ; QSF Assignment ;
; Current Strength ; SerDes_Sys     ;              ; HEX1[3]     ; 16MA          ; QSF Assignment ;
; Current Strength ; SerDes_Sys     ;              ; HEX1[4]     ; 16MA          ; QSF Assignment ;
; Current Strength ; SerDes_Sys     ;              ; HEX1[5]     ; 16MA          ; QSF Assignment ;
; Current Strength ; SerDes_Sys     ;              ; HEX1[6]     ; 16MA          ; QSF Assignment ;
; Current Strength ; SerDes_Sys     ;              ; HEX2        ; 16MA          ; QSF Assignment ;
; Current Strength ; SerDes_Sys     ;              ; HEX2[0]     ; 16MA          ; QSF Assignment ;
; Current Strength ; SerDes_Sys     ;              ; HEX2[1]     ; 16MA          ; QSF Assignment ;
; Current Strength ; SerDes_Sys     ;              ; HEX2[2]     ; 16MA          ; QSF Assignment ;
; Current Strength ; SerDes_Sys     ;              ; HEX2[3]     ; 16MA          ; QSF Assignment ;
; Current Strength ; SerDes_Sys     ;              ; HEX2[4]     ; 16MA          ; QSF Assignment ;
; Current Strength ; SerDes_Sys     ;              ; HEX2[5]     ; 16MA          ; QSF Assignment ;
; Current Strength ; SerDes_Sys     ;              ; HEX2[6]     ; 16MA          ; QSF Assignment ;
; Current Strength ; SerDes_Sys     ;              ; HEX3        ; 16MA          ; QSF Assignment ;
; Current Strength ; SerDes_Sys     ;              ; HEX3[0]     ; 16MA          ; QSF Assignment ;
; Current Strength ; SerDes_Sys     ;              ; HEX3[1]     ; 16MA          ; QSF Assignment ;
; Current Strength ; SerDes_Sys     ;              ; HEX3[2]     ; 16MA          ; QSF Assignment ;
; Current Strength ; SerDes_Sys     ;              ; HEX3[3]     ; 16MA          ; QSF Assignment ;
; Current Strength ; SerDes_Sys     ;              ; HEX3[4]     ; 16MA          ; QSF Assignment ;
; Current Strength ; SerDes_Sys     ;              ; HEX3[5]     ; 16MA          ; QSF Assignment ;
; Current Strength ; SerDes_Sys     ;              ; HEX3[6]     ; 16MA          ; QSF Assignment ;
; Current Strength ; SerDes_Sys     ;              ; KEY         ; 16MA          ; QSF Assignment ;
; I/O Standard     ; SerDes_Sys     ;              ; HEX0        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; SerDes_Sys     ;              ; HEX0[0]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; SerDes_Sys     ;              ; HEX0[1]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; SerDes_Sys     ;              ; HEX0[2]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; SerDes_Sys     ;              ; HEX0[3]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; SerDes_Sys     ;              ; HEX0[4]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; SerDes_Sys     ;              ; HEX0[5]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; SerDes_Sys     ;              ; HEX0[6]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; SerDes_Sys     ;              ; HEX1        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; SerDes_Sys     ;              ; HEX1[0]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; SerDes_Sys     ;              ; HEX1[1]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; SerDes_Sys     ;              ; HEX1[2]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; SerDes_Sys     ;              ; HEX1[3]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; SerDes_Sys     ;              ; HEX1[4]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; SerDes_Sys     ;              ; HEX1[4](n)  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; SerDes_Sys     ;              ; HEX1[5]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; SerDes_Sys     ;              ; HEX1[6]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; SerDes_Sys     ;              ; HEX2        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; SerDes_Sys     ;              ; HEX2[0]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; SerDes_Sys     ;              ; HEX2[1]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; SerDes_Sys     ;              ; HEX2[2]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; SerDes_Sys     ;              ; HEX2[3]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; SerDes_Sys     ;              ; HEX2[4]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; SerDes_Sys     ;              ; HEX2[5]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; SerDes_Sys     ;              ; HEX2[6]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; SerDes_Sys     ;              ; HEX3        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; SerDes_Sys     ;              ; HEX3[0]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; SerDes_Sys     ;              ; HEX3[1]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; SerDes_Sys     ;              ; HEX3[2]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; SerDes_Sys     ;              ; HEX3[3]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; SerDes_Sys     ;              ; HEX3[4]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; SerDes_Sys     ;              ; HEX3[5]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; SerDes_Sys     ;              ; HEX3[6]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; SerDes_Sys     ;              ; KEY         ; 3.3-V LVTTL   ; QSF Assignment ;
; Slew Rate        ; SerDes_Sys     ;              ; HEX0[0]     ; 1             ; QSF Assignment ;
; Slew Rate        ; SerDes_Sys     ;              ; HEX0[1]     ; 1             ; QSF Assignment ;
; Slew Rate        ; SerDes_Sys     ;              ; HEX0[2]     ; 1             ; QSF Assignment ;
; Slew Rate        ; SerDes_Sys     ;              ; HEX0[3]     ; 1             ; QSF Assignment ;
; Slew Rate        ; SerDes_Sys     ;              ; HEX0[4]     ; 1             ; QSF Assignment ;
; Slew Rate        ; SerDes_Sys     ;              ; HEX0[5]     ; 1             ; QSF Assignment ;
; Slew Rate        ; SerDes_Sys     ;              ; HEX0[6]     ; 1             ; QSF Assignment ;
; Slew Rate        ; SerDes_Sys     ;              ; HEX1[0]     ; 1             ; QSF Assignment ;
; Slew Rate        ; SerDes_Sys     ;              ; HEX1[1]     ; 1             ; QSF Assignment ;
; Slew Rate        ; SerDes_Sys     ;              ; HEX1[2]     ; 1             ; QSF Assignment ;
; Slew Rate        ; SerDes_Sys     ;              ; HEX1[3]     ; 1             ; QSF Assignment ;
; Slew Rate        ; SerDes_Sys     ;              ; HEX1[4]     ; 1             ; QSF Assignment ;
; Slew Rate        ; SerDes_Sys     ;              ; HEX1[5]     ; 1             ; QSF Assignment ;
; Slew Rate        ; SerDes_Sys     ;              ; HEX1[6]     ; 1             ; QSF Assignment ;
; Slew Rate        ; SerDes_Sys     ;              ; HEX2[0]     ; 1             ; QSF Assignment ;
; Slew Rate        ; SerDes_Sys     ;              ; HEX2[1]     ; 1             ; QSF Assignment ;
; Slew Rate        ; SerDes_Sys     ;              ; HEX2[2]     ; 1             ; QSF Assignment ;
; Slew Rate        ; SerDes_Sys     ;              ; HEX2[3]     ; 1             ; QSF Assignment ;
; Slew Rate        ; SerDes_Sys     ;              ; HEX2[4]     ; 1             ; QSF Assignment ;
; Slew Rate        ; SerDes_Sys     ;              ; HEX2[5]     ; 1             ; QSF Assignment ;
; Slew Rate        ; SerDes_Sys     ;              ; HEX2[6]     ; 1             ; QSF Assignment ;
; Slew Rate        ; SerDes_Sys     ;              ; HEX3[0]     ; 1             ; QSF Assignment ;
; Slew Rate        ; SerDes_Sys     ;              ; HEX3[1]     ; 1             ; QSF Assignment ;
; Slew Rate        ; SerDes_Sys     ;              ; HEX3[2]     ; 1             ; QSF Assignment ;
; Slew Rate        ; SerDes_Sys     ;              ; HEX3[3]     ; 1             ; QSF Assignment ;
; Slew Rate        ; SerDes_Sys     ;              ; HEX3[4]     ; 1             ; QSF Assignment ;
; Slew Rate        ; SerDes_Sys     ;              ; HEX3[5]     ; 1             ; QSF Assignment ;
; Slew Rate        ; SerDes_Sys     ;              ; HEX3[6]     ; 1             ; QSF Assignment ;
+------------------+----------------+--------------+-------------+---------------+----------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 17192 ) ; 0.00 % ( 0 / 17192 )       ; 0.00 % ( 0 / 17192 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 17192 ) ; 0.00 % ( 0 / 17192 )       ; 0.00 % ( 0 / 17192 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 17006 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 170 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 16 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_OVERFLOW_INTERGRATION/output_files/SerDes_Sys.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 5,958 / 32,070        ; 19 %  ;
; ALMs needed [=A-B+C]                                        ; 5,958                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 7,608 / 32,070        ; 24 %  ;
;         [a] ALMs used for LUT logic and registers           ; 1,800                 ;       ;
;         [b] ALMs used for LUT logic                         ; 2,731                 ;       ;
;         [c] ALMs used for registers                         ; 3,077                 ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 1,755 / 32,070        ; 5 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 105 / 32,070          ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 30                    ;       ;
;         [c] Due to LAB input limits                         ; 75                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 1,269 / 3,207         ; 40 %  ;
;     -- Logic LABs                                           ; 1,269                 ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 6,203                 ;       ;
;     -- 7 input functions                                    ; 37                    ;       ;
;     -- 6 input functions                                    ; 3,497                 ;       ;
;     -- 5 input functions                                    ; 716                   ;       ;
;     -- 4 input functions                                    ; 654                   ;       ;
;     -- <=3 input functions                                  ; 1,299                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 3,466                 ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 10,519                ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 9,754 / 64,140        ; 15 %  ;
;         -- Secondary logic registers                        ; 765 / 64,140          ; 1 %   ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 10,224                ;       ;
;         -- Routing optimization registers                   ; 295                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 27 / 457              ; 6 %   ;
;     -- Clock pins                                           ; 3 / 8                 ; 38 %  ;
;     -- Dedicated input pins                                 ; 3 / 21                ; 14 %  ;
; I/O registers                                               ; 3                     ;       ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 75 / 397              ; 19 %  ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 583,680 / 4,065,280   ; 14 %  ;
; Total block memory implementation bits                      ; 768,000 / 4,065,280   ; 19 %  ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 3 / 87                ; 3 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 1 / 6                 ; 17 %  ;
; Global signals                                              ; 3                     ;       ;
;     -- Global clocks                                        ; 2 / 16                ; 13 %  ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 1 / 1                 ; 100 % ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 9.1% / 9.0% / 9.2%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 43.6% / 43.4% / 44.3% ;       ;
; Maximum fan-out                                             ; 10545                 ;       ;
; Highest non-global fan-out                                  ; 700                   ;       ;
; Total fan-out                                               ; 70592                 ;       ;
; Average fan-out                                             ; 3.47                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                 ;
+-------------------------------------------------------------+-----------------------+----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; sld_hub:auto_hub     ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 5899 / 32070 ( 18 % ) ; 59 / 32070 ( < 1 % ) ; 0 / 32070 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 5899                  ; 59                   ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 7542 / 32070 ( 24 % ) ; 68 / 32070 ( < 1 % ) ; 0 / 32070 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 1779                  ; 22                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 2702                  ; 29                   ; 0                              ;
;         [c] ALMs used for registers                         ; 3061                  ; 17                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                    ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 1748 / 32070 ( 5 % )  ; 9 / 32070 ( < 1 % )  ; 0 / 32070 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 105 / 32070 ( < 1 % ) ; 0 / 32070 ( 0 % )    ; 0 / 32070 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                    ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 30                    ; 0                    ; 0                              ;
;         [c] Due to LAB input limits                         ; 75                    ; 0                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                  ; Low                            ;
;                                                             ;                       ;                      ;                                ;
; Total LABs:  partially or completely used                   ; 1261 / 3207 ( 39 % )  ; 11 / 3207 ( < 1 % )  ; 0 / 3207 ( 0 % )               ;
;     -- Logic LABs                                           ; 1261                  ; 11                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Combinational ALUT usage for logic                          ; 6109                  ; 94                   ; 0                              ;
;     -- 7 input functions                                    ; 36                    ; 1                    ; 0                              ;
;     -- 6 input functions                                    ; 3484                  ; 13                   ; 0                              ;
;     -- 5 input functions                                    ; 693                   ; 23                   ; 0                              ;
;     -- 4 input functions                                    ; 640                   ; 14                   ; 0                              ;
;     -- <=3 input functions                                  ; 1256                  ; 43                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 3454                  ; 12                   ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                    ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                    ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                    ; 0                              ;
;     -- By type:                                             ;                       ;                      ;                                ;
;         -- Primary logic registers                          ; 9678 / 64140 ( 15 % ) ; 76 / 64140 ( < 1 % ) ; 0 / 64140 ( 0 % )              ;
;         -- Secondary logic registers                        ; 758 / 64140 ( 1 % )   ; 7 / 64140 ( < 1 % )  ; 0 / 64140 ( 0 % )              ;
;     -- By function:                                         ;                       ;                      ;                                ;
;         -- Design implementation registers                  ; 10148                 ; 76                   ; 0                              ;
;         -- Routing optimization registers                   ; 288                   ; 7                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
;                                                             ;                       ;                      ;                                ;
; Virtual pins                                                ; 0                     ; 0                    ; 0                              ;
; I/O pins                                                    ; 26                    ; 0                    ; 1                              ;
; I/O registers                                               ; 3                     ; 0                    ; 0                              ;
; Total block memory bits                                     ; 583680                ; 0                    ; 0                              ;
; Total block memory implementation bits                      ; 768000                ; 0                    ; 0                              ;
; JTAG                                                        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )        ; 1 / 1 ( 100 % )                ;
; M10K block                                                  ; 75 / 397 ( 18 % )     ; 0 / 397 ( 0 % )      ; 0 / 397 ( 0 % )                ;
; DSP block                                                   ; 3 / 87 ( 3 % )        ; 0 / 87 ( 0 % )       ; 0 / 87 ( 0 % )                 ;
; Clock enable block                                          ; 1 / 116 ( < 1 % )     ; 0 / 116 ( 0 % )      ; 1 / 116 ( < 1 % )              ;
; Double data rate I/O output circuitry                       ; 3 / 400 ( < 1 % )     ; 0 / 400 ( 0 % )      ; 0 / 400 ( 0 % )                ;
; Fractional PLL                                              ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )        ; 1 / 6 ( 16 % )                 ;
; PLL Output Counter                                          ; 0 / 54 ( 0 % )        ; 0 / 54 ( 0 % )       ; 1 / 54 ( 1 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )        ; 1 / 6 ( 16 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )        ; 1 / 6 ( 16 % )                 ;
;                                                             ;                       ;                      ;                                ;
; Connections                                                 ;                       ;                      ;                                ;
;     -- Input Connections                                    ; 10745                 ; 119                  ; 1                              ;
;     -- Registered Input Connections                         ; 10441                 ; 91                   ; 0                              ;
;     -- Output Connections                                   ; 4                     ; 146                  ; 10715                          ;
;     -- Registered Output Connections                        ; 3                     ; 146                  ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Internal Connections                                        ;                       ;                      ;                                ;
;     -- Total Connections                                    ; 70754                 ; 766                  ; 10756                          ;
;     -- Registered Connections                               ; 34358                 ; 574                  ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; External Connections                                        ;                       ;                      ;                                ;
;     -- Top                                                  ; 0                     ; 149                  ; 10600                          ;
;     -- sld_hub:auto_hub                                     ; 149                   ; 0                    ; 116                            ;
;     -- hard_block:auto_generated_inst                       ; 10600                 ; 116                  ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Partition Interface                                         ;                       ;                      ;                                ;
;     -- Input Ports                                          ; 43                    ; 37                   ; 5                              ;
;     -- Output Ports                                         ; 15                    ; 54                   ; 10                             ;
;     -- Bidir Ports                                          ; 0                     ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Registered Ports                                            ;                       ;                      ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 3                    ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 21                   ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Port Connectivity                                           ;                       ;                      ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 1                    ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 28                   ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                    ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 25                   ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 30                   ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 42                   ; 0                              ;
+-------------------------------------------------------------+-----------------------+----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                 ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; CLOCK_50    ; AF14  ; 3B       ; 32           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; HPS_UART_RX ; Y17   ; 4A       ; 68           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[0]      ; AA14  ; 3B       ; 36           ; 0            ; 0            ; 1415                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[1]      ; AA15  ; 3B       ; 36           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[2]      ; W15   ; 3B       ; 40           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[3]      ; Y16   ; 3B       ; 40           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[0]       ; AB12  ; 3A       ; 12           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[1]       ; AC12  ; 3A       ; 16           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[2]       ; AF9   ; 3A       ; 8            ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[3]       ; AF10  ; 3A       ; 4            ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[4]       ; AD11  ; 3A       ; 2            ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[5]       ; AD12  ; 3A       ; 16           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[6]       ; AE11  ; 3A       ; 4            ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[7]       ; AC9   ; 3A       ; 4            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[8]       ; AD10  ; 3A       ; 4            ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[9]       ; AE12  ; 3A       ; 2            ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; HPS_UART_TX ; AC18  ; 4A       ; 64           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[0]     ; V16   ; 4A       ; 52           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[1]     ; W16   ; 4A       ; 52           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[2]     ; V17   ; 4A       ; 60           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[3]     ; V18   ; 4A       ; 80           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[4]     ; W17   ; 4A       ; 60           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[5]     ; W19   ; 4A       ; 80           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[6]     ; Y19   ; 4A       ; 84           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[7]     ; W20   ; 5A       ; 89           ; 6            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[8]     ; W21   ; 5A       ; 89           ; 8            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[9]     ; Y21   ; 5A       ; 89           ; 6            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; 3A       ; 10 / 32 ( 31 % ) ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 5 / 48 ( 10 % )  ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 9 / 80 ( 11 % )  ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 3 / 32 ( 9 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6B       ; 0 / 44 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 80 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A4       ; 491        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 489        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 487        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 471        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 465        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ; 463        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 382        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 90         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 122        ; 3B             ; KEY[0]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA15     ; 120        ; 3B             ; KEY[1]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ; 146        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA17     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 176        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 200        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ; 210        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA25     ; 224        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA26     ; 252        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA27     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA29     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A             ; altera_reserved_tdo             ; output ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; AB10     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A             ; SW[0]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB13     ; 88         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 225        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB23     ; 227        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB24     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB26     ; 226        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB27     ; 254        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB28     ; 249        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB29     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A             ; altera_reserved_tck             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; AC6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A             ; SW[7]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A             ; SW[1]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC15     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A             ; HPS_UART_TX                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC19     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 205        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC24     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC26     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC28     ; 245        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC29     ; 247        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC30     ; 259        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD8      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD10     ; 56         ; 3A             ; SW[8]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD11     ; 54         ; 3A             ; SW[4]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD12     ; 80         ; 3A             ; SW[5]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD15     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD20     ; 199        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 197        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD22     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD25     ; 213        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD26     ; 240        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD27     ; 222        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD28     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD30     ; 257        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE8      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A             ; SW[6]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE12     ; 52         ; 3A             ; SW[9]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE13     ; 95         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE14     ; 96         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE15     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE17     ; 135        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE18     ; 167        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE19     ; 165        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 189        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 209        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE27     ; 229        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE28     ; 231        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE29     ; 253        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE30     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 64         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 75         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 67         ; 3A             ; SW[2]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF10     ; 57         ; 3A             ; SW[3]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF11     ; 87         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ; 114        ; 3B             ; CLOCK_50                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF15     ; 112        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF16     ; 137        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ; 159        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF20     ; 175        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF21     ; 173        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ; 181        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF25     ; 206        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF26     ; 204        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF29     ; 237        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF30     ; 239        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG1      ; 71         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG2      ; 83         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG3      ; 63         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG4      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 73         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ; 68         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG8      ; 65         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG11     ; 85         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG12     ; 103        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG13     ; 101        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG16     ; 134        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG17     ; 132        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG18     ; 150        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG21     ; 143        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG22     ; 166        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG23     ; 163        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG26     ; 203        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG27     ; 212        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG28     ; 233        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG29     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 81         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 61         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 76         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH8      ; 113        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH9      ; 84         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH10     ; 118        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH13     ; 111        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH14     ; 109        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH15     ; 125        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH18     ; 145        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH19     ; 148        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH20     ; 141        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH21     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH23     ; 174        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH24     ; 161        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH25     ; 188        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH26     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH28     ; 214        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH29     ; 218        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH30     ; 241        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ1      ; 79         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ2      ; 77         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ5      ; 99         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ6      ; 102        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ7      ; 100        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ8      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ10     ; 116        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ11     ; 119        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ12     ; 124        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ15     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ17     ; 151        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ20     ; 158        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ21     ; 156        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ22     ; 172        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ23     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ25     ; 180        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ26     ; 187        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ27     ; 195        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ28     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ30     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK3      ; 89         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK4      ; 92         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK7      ; 107        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK8      ; 105        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK9      ; 108        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK12     ; 123        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK13     ; 121        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK14     ; 129        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK15     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK17     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK19     ; 153        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK20     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK22     ; 169        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK23     ; 179        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK24     ; 177        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK27     ; 193        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK28     ; 198        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK29     ; 196        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ; 509        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B2       ; 507        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B3       ; 513        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B4       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 510        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 477        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ; 481        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 464        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 459        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B26      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C3       ; 511        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 501        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 497        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 479        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 485        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 483        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 462        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C29      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C30      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ; 529        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D2       ; 515        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 499        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ; 495        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 505        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ; 472        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 470        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 496        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D28      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D30      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ; 527        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E2       ; 525        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E3       ; 523        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 519        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ; 531        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ; 503        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ; 478        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ; 494        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ; 488        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E14      ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E28      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E29      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 534        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 528        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ; 502        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F12      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 468        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 466        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F22      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F29      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F30      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G8       ; 492        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 520        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 518        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 484        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G29      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 490        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 498        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 482        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 458        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H29      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ; 530        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J11      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J30      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ; 524        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K13      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K18      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K23      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K29      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K30      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L29      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L30      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N29      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N30      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P28      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R23      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R29      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T29      ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T30      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A             ; altera_reserved_tdi             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; U9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U27      ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A             ; altera_reserved_tms             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; V10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A             ; LEDR[0]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V17      ; 154        ; 4A             ; LEDR[2]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V18      ; 194        ; 4A             ; LEDR[3]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V24      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B             ; KEY[2]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W16      ; 136        ; 4A             ; LEDR[1]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W17      ; 152        ; 4A             ; LEDR[4]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A             ; LEDR[5]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W20      ; 217        ; 5A             ; LEDR[7]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W21      ; 221        ; 5A             ; LEDR[8]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W22      ; 223        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W23      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W25      ; 244        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W30      ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B             ; KEY[3]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y17      ; 170        ; 4A             ; HPS_UART_RX                     ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y18      ; 178        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y19      ; 202        ; 4A             ; LEDR[6]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A             ; LEDR[9]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y22      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y24      ; 234        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 258        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y28      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------+
; I/O Assignment Warnings                     ;
+-------------+-------------------------------+
; Pin Name    ; Reason                        ;
+-------------+-------------------------------+
; HPS_UART_TX ; Incomplete set of assignments ;
; LEDR[0]     ; Incomplete set of assignments ;
; LEDR[6]     ; Incomplete set of assignments ;
; LEDR[1]     ; Incomplete set of assignments ;
; LEDR[2]     ; Incomplete set of assignments ;
; LEDR[3]     ; Incomplete set of assignments ;
; LEDR[4]     ; Incomplete set of assignments ;
; LEDR[5]     ; Incomplete set of assignments ;
; LEDR[7]     ; Incomplete set of assignments ;
; LEDR[8]     ; Incomplete set of assignments ;
; LEDR[9]     ; Incomplete set of assignments ;
; SW[2]       ; Incomplete set of assignments ;
; SW[3]       ; Incomplete set of assignments ;
; SW[4]       ; Incomplete set of assignments ;
; SW[5]       ; Incomplete set of assignments ;
; SW[6]       ; Incomplete set of assignments ;
; SW[7]       ; Incomplete set of assignments ;
; SW[8]       ; Incomplete set of assignments ;
; SW[9]       ; Incomplete set of assignments ;
+-------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                ;
+-----------------------------------------------------------------------------------------------------+----------------------------+
;                                                                                                     ;                            ;
+-----------------------------------------------------------------------------------------------------+----------------------------+
; pll:G100MHz|pll_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                ;                            ;
;     -- PLL Type                                                                                     ; Integer PLL                ;
;     -- PLL Location                                                                                 ; FRACTIONALPLL_X0_Y15_N0    ;
;     -- PLL Feedback clock type                                                                      ; Global Clock               ;
;     -- PLL Bandwidth                                                                                ; Auto                       ;
;         -- PLL Bandwidth Range                                                                      ; 2100000 to 1400000 Hz      ;
;     -- Reference Clock Frequency                                                                    ; 50.0 MHz                   ;
;     -- Reference Clock Sourced by                                                                   ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                                            ; 300.0 MHz                  ;
;     -- PLL Operation Mode                                                                           ; Normal                     ;
;     -- PLL Freq Min Lock                                                                            ; 50.000000 MHz              ;
;     -- PLL Freq Max Lock                                                                            ; 133.333333 MHz             ;
;     -- PLL Enable                                                                                   ; On                         ;
;     -- PLL Fractional Division                                                                      ; N/A                        ;
;     -- M Counter                                                                                    ; 12                         ;
;     -- N Counter                                                                                    ; 2                          ;
;     -- PLL Refclk Select                                                                            ;                            ;
;             -- PLL Refclk Select Location                                                           ; PLLREFCLKSELECT_X0_Y21_N0  ;
;             -- PLL Reference Clock Input 0 source                                                   ; clk_0                      ;
;             -- PLL Reference Clock Input 1 source                                                   ; ref_clk1                   ;
;             -- ADJPLLIN source                                                                      ; N/A                        ;
;             -- CORECLKIN source                                                                     ; N/A                        ;
;             -- IQTXRXCLKIN source                                                                   ; N/A                        ;
;             -- PLLIQCLKIN source                                                                    ; N/A                        ;
;             -- RXIQCLKIN source                                                                     ; N/A                        ;
;             -- CLKIN(0) source                                                                      ; CLOCK_50~input             ;
;             -- CLKIN(1) source                                                                      ; N/A                        ;
;             -- CLKIN(2) source                                                                      ; N/A                        ;
;             -- CLKIN(3) source                                                                      ; N/A                        ;
;     -- PLL Output Counter                                                                           ;                            ;
;         -- pll:G100MHz|pll_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER ;                            ;
;             -- Output Clock Frequency                                                               ; 100.0 MHz                  ;
;             -- Output Clock Location                                                                ; PLLOUTPUTCOUNTER_X0_Y20_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                               ; On                         ;
;             -- Duty Cycle                                                                           ; 50.0000                    ;
;             -- Phase Shift                                                                          ; 0.000000 degrees           ;
;             -- C Counter                                                                            ; 3                          ;
;             -- C Counter PH Mux PRST                                                                ; 0                          ;
;             -- C Counter PRST                                                                       ; 1                          ;
;                                                                                                     ;                            ;
+-----------------------------------------------------------------------------------------------------+----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                                              ; Entity Name                                       ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------+--------------+
; |SerDes_Sys                                                                                                                             ; 5957.5 (143.0)       ; 7608.2 (161.8)                   ; 1755.7 (19.3)                                     ; 105.0 (0.5)                      ; 0.0 (0.0)            ; 6203 (231)          ; 10519 (272)               ; 3 (3)         ; 583680            ; 75    ; 3          ; 27   ; 0            ; |SerDes_Sys                                                                                                                                                                                                                                                                                                                                                                                                                      ; SerDes_Sys                                        ; work         ;
;    |DFE_prl:DFE|                                                                                                                        ; 210.8 (203.0)        ; 218.5 (209.3)                    ; 7.7 (6.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 307 (294)           ; 74 (60)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |SerDes_Sys|DFE_prl:DFE                                                                                                                                                                                                                                                                                                                                                                                                          ; DFE_prl                                           ; work         ;
;       |decision_maker_prl:DM|                                                                                                           ; 7.8 (7.8)            ; 9.2 (9.2)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|DFE_prl:DFE|decision_maker_prl:DM                                                                                                                                                                                                                                                                                                                                                                                    ; decision_maker_prl                                ; work         ;
;    |ISI_channel_ocm:channel|                                                                                                            ; 53.5 (53.5)          ; 62.7 (62.7)                      ; 9.1 (9.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 66 (66)             ; 70 (70)                   ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |SerDes_Sys|ISI_channel_ocm:channel                                                                                                                                                                                                                                                                                                                                                                                              ; ISI_channel_ocm                                   ; work         ;
;    |NIOS_UART:u0|                                                                                                                       ; 1241.1 (0.0)         ; 1355.0 (0.0)                     ; 158.4 (0.0)                                       ; 44.4 (0.0)                       ; 0.0 (0.0)            ; 1798 (0)            ; 923 (0)                   ; 0 (0)         ; 583680            ; 75    ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0                                                                                                                                                                                                                                                                                                                                                                                                         ; NIOS_UART                                         ; NIOS_UART    ;
;       |NIOS_UART_mm_interconnect_0:mm_interconnect_0|                                                                                   ; 113.2 (0.0)          ; 123.9 (0.0)                      ; 10.9 (0.0)                                        ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 234 (0)             ; 100 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                                                                           ; NIOS_UART_mm_interconnect_0                       ; NIOS_UART    ;
;          |NIOS_UART_mm_interconnect_0_cmd_demux:cmd_demux|                                                                              ; 3.9 (3.9)            ; 3.9 (3.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|NIOS_UART_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                                                                                           ; NIOS_UART_mm_interconnect_0_cmd_demux             ; NIOS_UART    ;
;          |NIOS_UART_mm_interconnect_0_cmd_demux:cmd_demux_001|                                                                          ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|NIOS_UART_mm_interconnect_0_cmd_demux:cmd_demux_001                                                                                                                                                                                                                                                                                                       ; NIOS_UART_mm_interconnect_0_cmd_demux             ; NIOS_UART    ;
;          |NIOS_UART_mm_interconnect_0_cmd_mux:cmd_mux|                                                                                  ; 18.5 (16.2)          ; 18.6 (16.2)                      ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 55 (51)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|NIOS_UART_mm_interconnect_0_cmd_mux:cmd_mux                                                                                                                                                                                                                                                                                                               ; NIOS_UART_mm_interconnect_0_cmd_mux               ; NIOS_UART    ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|NIOS_UART_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                  ; altera_merlin_arbitrator                          ; NIOS_UART    ;
;          |NIOS_UART_mm_interconnect_0_cmd_mux:cmd_mux_001|                                                                              ; 25.0 (22.2)          ; 27.1 (24.3)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 59 (54)             ; 6 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|NIOS_UART_mm_interconnect_0_cmd_mux:cmd_mux_001                                                                                                                                                                                                                                                                                                           ; NIOS_UART_mm_interconnect_0_cmd_mux               ; NIOS_UART    ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 2.8 (2.8)            ; 2.8 (2.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|NIOS_UART_mm_interconnect_0_cmd_mux:cmd_mux_001|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                              ; altera_merlin_arbitrator                          ; NIOS_UART    ;
;          |NIOS_UART_mm_interconnect_0_cmd_mux:cmd_mux_002|                                                                              ; 9.8 (7.5)            ; 11.5 (9.3)                       ; 1.7 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (17)             ; 6 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|NIOS_UART_mm_interconnect_0_cmd_mux:cmd_mux_002                                                                                                                                                                                                                                                                                                           ; NIOS_UART_mm_interconnect_0_cmd_mux               ; NIOS_UART    ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|NIOS_UART_mm_interconnect_0_cmd_mux:cmd_mux_002|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                              ; altera_merlin_arbitrator                          ; NIOS_UART    ;
;          |NIOS_UART_mm_interconnect_0_router:router|                                                                                    ; 2.9 (2.9)            ; 2.9 (2.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|NIOS_UART_mm_interconnect_0_router:router                                                                                                                                                                                                                                                                                                                 ; NIOS_UART_mm_interconnect_0_router                ; NIOS_UART    ;
;          |NIOS_UART_mm_interconnect_0_router:router_001|                                                                                ; 2.7 (2.7)            ; 2.7 (2.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|NIOS_UART_mm_interconnect_0_router:router_001                                                                                                                                                                                                                                                                                                             ; NIOS_UART_mm_interconnect_0_router                ; NIOS_UART    ;
;          |NIOS_UART_mm_interconnect_0_rsp_demux:rsp_demux|                                                                              ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|NIOS_UART_mm_interconnect_0_rsp_demux:rsp_demux                                                                                                                                                                                                                                                                                                           ; NIOS_UART_mm_interconnect_0_rsp_demux             ; NIOS_UART    ;
;          |NIOS_UART_mm_interconnect_0_rsp_demux:rsp_demux_001|                                                                          ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|NIOS_UART_mm_interconnect_0_rsp_demux:rsp_demux_001                                                                                                                                                                                                                                                                                                       ; NIOS_UART_mm_interconnect_0_rsp_demux             ; NIOS_UART    ;
;          |NIOS_UART_mm_interconnect_0_rsp_demux:rsp_demux_002|                                                                          ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|NIOS_UART_mm_interconnect_0_rsp_demux:rsp_demux_002                                                                                                                                                                                                                                                                                                       ; NIOS_UART_mm_interconnect_0_rsp_demux             ; NIOS_UART    ;
;          |NIOS_UART_mm_interconnect_0_rsp_mux:rsp_mux|                                                                                  ; 7.3 (7.3)            ; 7.2 (7.2)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|NIOS_UART_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                                                                                               ; NIOS_UART_mm_interconnect_0_rsp_mux               ; NIOS_UART    ;
;          |NIOS_UART_mm_interconnect_0_rsp_mux:rsp_mux_001|                                                                              ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|NIOS_UART_mm_interconnect_0_rsp_mux:rsp_mux_001                                                                                                                                                                                                                                                                                                           ; NIOS_UART_mm_interconnect_0_rsp_mux               ; NIOS_UART    ;
;          |altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|                                                            ; 4.7 (4.7)            ; 4.7 (4.7)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                             ; NIOS_UART    ;
;          |altera_avalon_sc_fifo:on_chip_mem_s1_agent_rsp_fifo|                                                                          ; 4.3 (4.3)            ; 4.3 (4.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:on_chip_mem_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                       ; altera_avalon_sc_fifo                             ; NIOS_UART    ;
;          |altera_avalon_sc_fifo:uart_0_s1_agent_rsp_fifo|                                                                               ; 4.8 (4.8)            ; 4.8 (4.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                            ; altera_avalon_sc_fifo                             ; NIOS_UART    ;
;          |altera_merlin_master_agent:nios2_gen2_0_data_master_agent|                                                                    ; 1.0 (1.0)            ; 2.0 (2.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_gen2_0_data_master_agent                                                                                                                                                                                                                                                                                                 ; altera_merlin_master_agent                        ; NIOS_UART    ;
;          |altera_merlin_master_agent:nios2_gen2_0_instruction_master_agent|                                                             ; 0.6 (0.6)            ; 0.6 (0.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_gen2_0_instruction_master_agent                                                                                                                                                                                                                                                                                          ; altera_merlin_master_agent                        ; NIOS_UART    ;
;          |altera_merlin_master_translator:nios2_gen2_0_data_master_translator|                                                          ; 4.0 (4.0)            ; 5.4 (5.4)                        ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_gen2_0_data_master_translator                                                                                                                                                                                                                                                                                       ; altera_merlin_master_translator                   ; NIOS_UART    ;
;          |altera_merlin_master_translator:nios2_gen2_0_instruction_master_translator|                                                   ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_gen2_0_instruction_master_translator                                                                                                                                                                                                                                                                                ; altera_merlin_master_translator                   ; NIOS_UART    ;
;          |altera_merlin_slave_translator:nios2_gen2_0_debug_mem_slave_translator|                                                       ; 7.9 (7.9)            ; 12.0 (12.0)                      ; 4.2 (4.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 2 (2)               ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_gen2_0_debug_mem_slave_translator                                                                                                                                                                                                                                                                                    ; altera_merlin_slave_translator                    ; NIOS_UART    ;
;          |altera_merlin_slave_translator:on_chip_mem_s1_translator|                                                                     ; 1.5 (1.5)            ; 2.2 (2.2)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:on_chip_mem_s1_translator                                                                                                                                                                                                                                                                                                  ; altera_merlin_slave_translator                    ; NIOS_UART    ;
;          |altera_merlin_slave_translator:uart_0_s1_translator|                                                                          ; 6.8 (6.8)            ; 7.6 (7.6)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:uart_0_s1_translator                                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_translator                    ; NIOS_UART    ;
;       |NIOS_UART_nios2_gen2_0:nios2_gen2_0|                                                                                             ; 455.0 (0.0)          ; 539.5 (0.0)                      ; 87.6 (0.0)                                        ; 3.2 (0.0)                        ; 0.0 (0.0)            ; 734 (0)             ; 679 (0)                   ; 0 (0)         ; 10240             ; 3     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0                                                                                                                                                                                                                                                                                                                                                                     ; NIOS_UART_nios2_gen2_0                            ; NIOS_UART    ;
;          |NIOS_UART_nios2_gen2_0_cpu:cpu|                                                                                               ; 455.0 (298.6)        ; 539.5 (325.6)                    ; 87.6 (29.1)                                       ; 3.2 (2.2)                        ; 0.0 (0.0)            ; 734 (511)           ; 679 (364)                 ; 0 (0)         ; 10240             ; 3     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu                                                                                                                                                                                                                                                                                                                                      ; NIOS_UART_nios2_gen2_0_cpu                        ; NIOS_UART    ;
;             |NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|                                             ; 156.4 (32.8)         ; 213.9 (32.8)                     ; 58.5 (0.0)                                        ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 223 (9)             ; 315 (80)                  ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci                                                                                                                                                                                                                                                        ; NIOS_UART_nios2_gen2_0_cpu_nios2_oci              ; NIOS_UART    ;
;                |NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|                      ; 55.9 (0.0)           ; 78.9 (0.0)                       ; 23.6 (0.0)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 83 (0)              ; 98 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper                                                                                                                                                      ; NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper    ; NIOS_UART    ;
;                   |NIOS_UART_nios2_gen2_0_cpu_debug_slave_sysclk:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_sysclk|                     ; 10.0 (10.7)          ; 24.6 (22.9)                      ; 14.6 (12.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 49 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_sysclk:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_sysclk                                                      ; NIOS_UART_nios2_gen2_0_cpu_debug_slave_sysclk     ; NIOS_UART    ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer4|                                                             ; -0.5 (-0.5)          ; 0.8 (0.8)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_sysclk:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ; altera_std_synchronizer                           ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer5|                                                             ; -0.2 (-0.2)          ; 0.8 (0.8)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_sysclk:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer5 ; altera_std_synchronizer                           ; work         ;
;                   |NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|                           ; 44.5 (43.9)          ; 52.8 (50.8)                      ; 8.8 (7.4)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 73 (73)             ; 49 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck                                                            ; NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck        ; NIOS_UART    ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer2|                                                             ; 0.3 (0.3)            ; 1.0 (1.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ; altera_std_synchronizer                           ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer3|                                                             ; 0.3 (0.3)            ; 1.0 (1.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer3       ; altera_std_synchronizer                           ; work         ;
;                   |sld_virtual_jtag_basic:NIOS_UART_nios2_gen2_0_cpu_debug_slave_phy|                                                   ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:NIOS_UART_nios2_gen2_0_cpu_debug_slave_phy                                                                                    ; sld_virtual_jtag_basic                            ; work         ;
;                |NIOS_UART_nios2_gen2_0_cpu_nios2_avalon_reg:the_NIOS_UART_nios2_gen2_0_cpu_nios2_avalon_reg|                            ; 4.2 (4.2)            ; 19.7 (19.7)                      ; 15.5 (15.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_nios2_avalon_reg:the_NIOS_UART_nios2_gen2_0_cpu_nios2_avalon_reg                                                                                                                                                            ; NIOS_UART_nios2_gen2_0_cpu_nios2_avalon_reg       ; NIOS_UART    ;
;                |NIOS_UART_nios2_gen2_0_cpu_nios2_oci_break:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci_break|                              ; 3.4 (3.4)            ; 18.0 (18.0)                      ; 14.6 (14.6)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_nios2_oci_break:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci_break                                                                                                                                                              ; NIOS_UART_nios2_gen2_0_cpu_nios2_oci_break        ; NIOS_UART    ;
;                |NIOS_UART_nios2_gen2_0_cpu_nios2_oci_debug:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci_debug|                              ; 4.3 (3.8)            ; 6.4 (4.8)                        ; 2.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 11 (7)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_nios2_oci_debug:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci_debug                                                                                                                                                              ; NIOS_UART_nios2_gen2_0_cpu_nios2_oci_debug        ; NIOS_UART    ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                                                 ; 0.1 (0.1)            ; 0.6 (0.6)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_nios2_oci_debug:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                          ; altera_std_synchronizer                           ; work         ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                                                ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_nios2_oci_debug:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer1                                                                                                         ; altera_std_synchronizer                           ; work         ;
;                |NIOS_UART_nios2_gen2_0_cpu_nios2_oci_im:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci_im|                                    ; 3.8 (3.8)            ; 4.0 (4.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_nios2_oci_im:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci_im                                                                                                                                                                    ; NIOS_UART_nios2_gen2_0_cpu_nios2_oci_im           ; NIOS_UART    ;
;                |NIOS_UART_nios2_gen2_0_cpu_nios2_oci_itrace:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci_itrace|                            ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_nios2_oci_itrace:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci_itrace                                                                                                                                                            ; NIOS_UART_nios2_gen2_0_cpu_nios2_oci_itrace       ; NIOS_UART    ;
;                |NIOS_UART_nios2_gen2_0_cpu_nios2_ocimem:the_NIOS_UART_nios2_gen2_0_cpu_nios2_ocimem|                                    ; 51.3 (51.3)          ; 53.6 (53.6)                      ; 2.8 (2.8)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 76 (76)             ; 49 (49)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_nios2_ocimem:the_NIOS_UART_nios2_gen2_0_cpu_nios2_ocimem                                                                                                                                                                    ; NIOS_UART_nios2_gen2_0_cpu_nios2_ocimem           ; NIOS_UART    ;
;                   |NIOS_UART_nios2_gen2_0_cpu_ociram_sp_ram_module:NIOS_UART_nios2_gen2_0_cpu_ociram_sp_ram|                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_nios2_ocimem:the_NIOS_UART_nios2_gen2_0_cpu_nios2_ocimem|NIOS_UART_nios2_gen2_0_cpu_ociram_sp_ram_module:NIOS_UART_nios2_gen2_0_cpu_ociram_sp_ram                                                                           ; NIOS_UART_nios2_gen2_0_cpu_ociram_sp_ram_module   ; NIOS_UART    ;
;                      |altsyncram:the_altsyncram|                                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_nios2_ocimem:the_NIOS_UART_nios2_gen2_0_cpu_nios2_ocimem|NIOS_UART_nios2_gen2_0_cpu_ociram_sp_ram_module:NIOS_UART_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                 ; altsyncram                                        ; work         ;
;                         |altsyncram_qid1:auto_generated|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_nios2_ocimem:the_NIOS_UART_nios2_gen2_0_cpu_nios2_ocimem|NIOS_UART_nios2_gen2_0_cpu_ociram_sp_ram_module:NIOS_UART_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_qid1:auto_generated                  ; altsyncram_qid1                                   ; work         ;
;             |NIOS_UART_nios2_gen2_0_cpu_register_bank_a_module:NIOS_UART_nios2_gen2_0_cpu_register_bank_a|                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_register_bank_a_module:NIOS_UART_nios2_gen2_0_cpu_register_bank_a                                                                                                                                                                                                                                         ; NIOS_UART_nios2_gen2_0_cpu_register_bank_a_module ; NIOS_UART    ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_register_bank_a_module:NIOS_UART_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                               ; altsyncram                                        ; work         ;
;                   |altsyncram_msi1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_register_bank_a_module:NIOS_UART_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_msi1:auto_generated                                                                                                                                                                                ; altsyncram_msi1                                   ; work         ;
;             |NIOS_UART_nios2_gen2_0_cpu_register_bank_b_module:NIOS_UART_nios2_gen2_0_cpu_register_bank_b|                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_register_bank_b_module:NIOS_UART_nios2_gen2_0_cpu_register_bank_b                                                                                                                                                                                                                                         ; NIOS_UART_nios2_gen2_0_cpu_register_bank_b_module ; NIOS_UART    ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_register_bank_b_module:NIOS_UART_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                               ; altsyncram                                        ; work         ;
;                   |altsyncram_msi1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_register_bank_b_module:NIOS_UART_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_msi1:auto_generated                                                                                                                                                                                ; altsyncram_msi1                                   ; work         ;
;       |NIOS_UART_on_chip_mem:on_chip_mem|                                                                                               ; 606.9 (0.3)          ; 610.4 (0.5)                      ; 44.4 (0.2)                                        ; 41.0 (0.0)                       ; 0.0 (0.0)            ; 723 (1)             ; 14 (0)                    ; 0 (0)         ; 573440            ; 72    ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem                                                                                                                                                                                                                                                                                                                                                                       ; NIOS_UART_on_chip_mem                             ; NIOS_UART    ;
;          |altsyncram:the_altsyncram|                                                                                                    ; 606.6 (0.0)          ; 609.9 (0.0)                      ; 44.3 (0.0)                                        ; 41.0 (0.0)                       ; 0.0 (0.0)            ; 722 (0)             ; 14 (0)                    ; 0 (0)         ; 573440            ; 72    ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                        ; work         ;
;             |altsyncram_lia2:auto_generated|                                                                                            ; 606.6 (3.6)          ; 609.9 (4.3)                      ; 44.3 (1.1)                                        ; 41.0 (0.3)                       ; 0.0 (0.0)            ; 722 (0)             ; 14 (14)                   ; 0 (0)         ; 573440            ; 72    ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_lia2:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_lia2                                   ; work         ;
;                |decode_0na:decode2|                                                                                                     ; 13.8 (13.8)          ; 13.8 (13.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_lia2:auto_generated|decode_0na:decode2                                                                                                                                                                                                                                                                                           ; decode_0na                                        ; work         ;
;                |decode_0na:decode3|                                                                                                     ; 10.9 (10.9)          ; 10.8 (10.8)                      ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 21 (21)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_lia2:auto_generated|decode_0na:decode3                                                                                                                                                                                                                                                                                           ; decode_0na                                        ; work         ;
;                |mux_2jb:mux5|                                                                                                           ; 377.4 (377.4)        ; 382.4 (382.4)                    ; 35.7 (35.7)                                       ; 30.8 (30.8)                      ; 0.0 (0.0)            ; 451 (451)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_lia2:auto_generated|mux_2jb:mux5                                                                                                                                                                                                                                                                                                 ; mux_2jb                                           ; work         ;
;                |mux_tib:mux4|                                                                                                           ; 200.5 (200.5)        ; 198.5 (198.5)                    ; 7.8 (7.8)                                         ; 9.8 (9.8)                        ; 0.0 (0.0)            ; 226 (226)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_lia2:auto_generated|mux_tib:mux4                                                                                                                                                                                                                                                                                                 ; mux_tib                                           ; work         ;
;       |NIOS_UART_uart_0:uart_0|                                                                                                         ; 59.3 (0.0)           ; 65.0 (0.0)                       ; 5.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 92 (0)              ; 98 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_uart_0:uart_0                                                                                                                                                                                                                                                                                                                                                                                 ; NIOS_UART_uart_0                                  ; NIOS_UART    ;
;          |NIOS_UART_uart_0_regs:the_NIOS_UART_uart_0_regs|                                                                              ; 18.1 (18.1)          ; 19.4 (19.4)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (22)             ; 30 (30)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_uart_0:uart_0|NIOS_UART_uart_0_regs:the_NIOS_UART_uart_0_regs                                                                                                                                                                                                                                                                                                                                 ; NIOS_UART_uart_0_regs                             ; NIOS_UART    ;
;          |NIOS_UART_uart_0_rx:the_NIOS_UART_uart_0_rx|                                                                                  ; 25.0 (24.7)          ; 29.3 (28.5)                      ; 4.3 (3.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 46 (46)             ; 42 (40)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_uart_0:uart_0|NIOS_UART_uart_0_rx:the_NIOS_UART_uart_0_rx                                                                                                                                                                                                                                                                                                                                     ; NIOS_UART_uart_0_rx                               ; NIOS_UART    ;
;             |altera_std_synchronizer:the_altera_std_synchronizer|                                                                       ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_uart_0:uart_0|NIOS_UART_uart_0_rx:the_NIOS_UART_uart_0_rx|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                                                                                                                                                                 ; altera_std_synchronizer                           ; work         ;
;          |NIOS_UART_uart_0_tx:the_NIOS_UART_uart_0_tx|                                                                                  ; 16.2 (16.2)          ; 16.2 (16.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 26 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_uart_0:uart_0|NIOS_UART_uart_0_tx:the_NIOS_UART_uart_0_tx                                                                                                                                                                                                                                                                                                                                     ; NIOS_UART_uart_0_tx                               ; NIOS_UART    ;
;       |altera_reset_controller:rst_controller|                                                                                          ; 3.6 (3.1)            ; 8.3 (5.3)                        ; 4.7 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (6)               ; 16 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                                                                  ; altera_reset_controller                           ; NIOS_UART    ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                               ; 0.5 (0.5)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                                   ; altera_reset_synchronizer                         ; NIOS_UART    ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                       ; altera_reset_synchronizer                         ; NIOS_UART    ;
;       |altera_reset_controller:rst_controller_001|                                                                                      ; 3.0 (2.5)            ; 8.0 (5.2)                        ; 5.0 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (5)               ; 16 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                                                                                                                                              ; altera_reset_controller                           ; NIOS_UART    ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                               ; 0.5 (0.5)            ; 1.3 (1.3)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                               ; altera_reset_synchronizer                         ; NIOS_UART    ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                   ; altera_reset_synchronizer                         ; NIOS_UART    ;
;    |grey_decode_INT:gd|                                                                                                                 ; 1.8 (1.8)            ; 2.5 (2.5)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|grey_decode_INT:gd                                                                                                                                                                                                                                                                                                                                                                                                   ; grey_decode_INT                                   ; work         ;
;    |grey_encode_INT:grey_encode_INT|                                                                                                    ; 2.8 (2.8)            ; 3.5 (3.5)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|grey_encode_INT:grey_encode_INT                                                                                                                                                                                                                                                                                                                                                                                      ; grey_encode_INT                                   ; work         ;
;    |noise_128_wrapper:noise_wrapper_noise|                                                                                              ; 4228.9 (5.0)         ; 5716.3 (5.5)                     ; 1547.5 (0.5)                                      ; 60.1 (0.0)                       ; 0.0 (0.0)            ; 3666 (10)           ; 9048 (19)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|noise_128_wrapper:noise_wrapper_noise                                                                                                                                                                                                                                                                                                                                                                                ; noise_128_wrapper                                 ; work         ;
;       |noise_128:noise_128|                                                                                                             ; 4223.9 (4112.1)      ; 5710.8 (5591.0)                  ; 1547.0 (1538.2)                                   ; 60.1 (59.3)                      ; 0.0 (0.0)            ; 3656 (3441)         ; 9029 (8757)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128                                                                                                                                                                                                                                                                                                                                                            ; noise_128                                         ; work         ;
;          |urng_64:dut|                                                                                                                  ; 111.8 (111.8)        ; 119.8 (119.8)                    ; 8.8 (8.8)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 215 (215)           ; 272 (272)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut                                                                                                                                                                                                                                                                                                                                                ; urng_64                                           ; work         ;
;    |pam_4_decode_INT:pd|                                                                                                                ; 2.7 (2.7)            ; 3.0 (3.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|pam_4_decode_INT:pd                                                                                                                                                                                                                                                                                                                                                                                                  ; pam_4_decode_INT                                  ; work         ;
;    |pam_4_encode_INT:pam_4_encode_INT|                                                                                                  ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|pam_4_encode_INT:pam_4_encode_INT                                                                                                                                                                                                                                                                                                                                                                                    ; pam_4_encode_INT                                  ; work         ;
;    |pll:G100MHz|                                                                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|pll:G100MHz                                                                                                                                                                                                                                                                                                                                                                                                          ; pll                                               ; pll          ;
;       |pll_0002:pll_inst|                                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|pll:G100MHz|pll_0002:pll_inst                                                                                                                                                                                                                                                                                                                                                                                        ; pll_0002                                          ; pll          ;
;          |altera_pll:altera_pll_i|                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|pll:G100MHz|pll_0002:pll_inst|altera_pll:altera_pll_i                                                                                                                                                                                                                                                                                                                                                                ; altera_pll                                        ; work         ;
;    |prbs31:prbs31|                                                                                                                      ; 14.0 (14.0)          ; 17.5 (17.5)                      ; 3.5 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 28 (28)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|prbs31:prbs31                                                                                                                                                                                                                                                                                                                                                                                                        ; prbs31                                            ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 58.5 (0.5)           ; 67.0 (0.5)                       ; 8.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 94 (1)              ; 83 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                                                     ; sld_hub                                           ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 58.0 (0.0)           ; 66.5 (0.0)                       ; 8.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 93 (0)              ; 83 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                                                                                                     ; alt_sld_fab_with_jtag_input                       ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 58.0 (0.0)           ; 66.5 (0.0)                       ; 8.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 93 (0)              ; 83 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                                                                                                  ; alt_sld_fab                                       ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 58.0 (1.3)           ; 66.5 (2.5)                       ; 8.5 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 93 (1)              ; 83 (5)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                                                                                              ; alt_sld_fab_alt_sld_fab                           ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 56.7 (0.0)           ; 64.0 (0.0)                       ; 7.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 92 (0)              ; 78 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                                                                                                  ; alt_sld_fab_alt_sld_fab_sldfabric                 ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 56.7 (36.4)          ; 64.0 (41.9)                      ; 7.3 (5.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 92 (57)             ; 78 (49)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                                                                                     ; sld_jtag_hub                                      ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 8.6 (8.6)            ; 8.6 (8.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg                                                                             ; sld_rom_sr                                        ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 11.0 (11.0)          ; 13.5 (13.5)                      ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm                                                                           ; sld_shadow_jsm                                    ; altera_sld   ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                         ;
+-------------+----------+----+------+------+----+-------+-------+--------+------------------------+--------------------------+
; Name        ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5    ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+-------------+----------+----+------+------+----+-------+-------+--------+------------------------+--------------------------+
; HPS_UART_TX ; Output   ; -- ; --   ; --   ; -- ; (31)  ; --    ; --     ; --                     ; --                       ;
; LEDR[0]     ; Output   ; -- ; --   ; --   ; -- ; (31)  ; --    ; --     ; --                     ; --                       ;
; LEDR[6]     ; Output   ; -- ; --   ; --   ; -- ; (31)  ; --    ; --     ; --                     ; --                       ;
; KEY[1]      ; Input    ; -- ; --   ; --   ; -- ; --    ; --    ; --     ; --                     ; --                       ;
; KEY[2]      ; Input    ; -- ; --   ; --   ; -- ; --    ; --    ; --     ; --                     ; --                       ;
; KEY[3]      ; Input    ; -- ; --   ; --   ; -- ; --    ; --    ; --     ; --                     ; --                       ;
; LEDR[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; LEDR[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; LEDR[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; LEDR[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; LEDR[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; LEDR[7]     ; Output   ; -- ; --   ; --   ; -- ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; LEDR[8]     ; Output   ; -- ; --   ; --   ; -- ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; LEDR[9]     ; Output   ; -- ; --   ; --   ; -- ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; SW[0]       ; Input    ; -- ; --   ; --   ; -- ; --    ; --    ; --     ; --                     ; --                       ;
; SW[1]       ; Input    ; -- ; --   ; --   ; -- ; --    ; --    ; --     ; --                     ; --                       ;
; SW[2]       ; Input    ; -- ; --   ; --   ; -- ; --    ; --    ; --     ; --                     ; --                       ;
; SW[3]       ; Input    ; -- ; --   ; --   ; -- ; --    ; --    ; --     ; --                     ; --                       ;
; SW[4]       ; Input    ; -- ; --   ; --   ; -- ; --    ; --    ; --     ; --                     ; --                       ;
; SW[5]       ; Input    ; -- ; --   ; --   ; -- ; --    ; --    ; --     ; --                     ; --                       ;
; SW[6]       ; Input    ; -- ; --   ; --   ; -- ; --    ; --    ; --     ; --                     ; --                       ;
; SW[7]       ; Input    ; -- ; --   ; --   ; -- ; --    ; --    ; --     ; --                     ; --                       ;
; SW[8]       ; Input    ; -- ; --   ; --   ; -- ; --    ; --    ; --     ; --                     ; --                       ;
; SW[9]       ; Input    ; -- ; --   ; --   ; -- ; --    ; --    ; --     ; --                     ; --                       ;
; KEY[0]      ; Input    ; -- ; (0)  ; (0)  ; -- ; --    ; --    ; --     ; --                     ; --                       ;
; CLOCK_50    ; Input    ; -- ; (0)  ; --   ; -- ; --    ; --    ; --     ; --                     ; --                       ;
; HPS_UART_RX ; Input    ; -- ; --   ; (0)  ; -- ; --    ; --    ; --     ; --                     ; --                       ;
+-------------+----------+----+------+------+----+-------+-------+--------+------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                   ;
+----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; KEY[1]                                                                                                                                             ;                   ;         ;
; KEY[2]                                                                                                                                             ;                   ;         ;
; KEY[3]                                                                                                                                             ;                   ;         ;
; SW[0]                                                                                                                                              ;                   ;         ;
; SW[1]                                                                                                                                              ;                   ;         ;
; SW[2]                                                                                                                                              ;                   ;         ;
; SW[3]                                                                                                                                              ;                   ;         ;
; SW[4]                                                                                                                                              ;                   ;         ;
; SW[5]                                                                                                                                              ;                   ;         ;
; SW[6]                                                                                                                                              ;                   ;         ;
; SW[7]                                                                                                                                              ;                   ;         ;
; SW[8]                                                                                                                                              ;                   ;         ;
; SW[9]                                                                                                                                              ;                   ;         ;
; KEY[0]                                                                                                                                             ;                   ;         ;
;      - counter_samples[9]                                                                                                                          ; 1                 ; 0       ;
;      - counter_samples[50]                                                                                                                         ; 1                 ; 0       ;
;      - counter_samples[49]                                                                                                                         ; 1                 ; 0       ;
;      - counter_samples[48]                                                                                                                         ; 1                 ; 0       ;
;      - counter_samples[47]                                                                                                                         ; 1                 ; 0       ;
;      - counter_samples[46]                                                                                                                         ; 1                 ; 0       ;
;      - counter_samples[45]                                                                                                                         ; 1                 ; 0       ;
;      - counter_samples[44]                                                                                                                         ; 1                 ; 0       ;
;      - counter_samples[43]                                                                                                                         ; 1                 ; 0       ;
;      - counter_samples[10]                                                                                                                         ; 1                 ; 0       ;
;      - counter_samples[11]                                                                                                                         ; 1                 ; 0       ;
;      - counter_samples[12]                                                                                                                         ; 1                 ; 0       ;
;      - counter_samples[13]                                                                                                                         ; 1                 ; 0       ;
;      - counter_samples[14]                                                                                                                         ; 1                 ; 0       ;
;      - counter_samples[15]                                                                                                                         ; 1                 ; 0       ;
;      - counter_samples[16]                                                                                                                         ; 1                 ; 0       ;
;      - counter_samples[17]                                                                                                                         ; 1                 ; 0       ;
;      - counter_samples[18]                                                                                                                         ; 1                 ; 0       ;
;      - counter_samples[19]                                                                                                                         ; 1                 ; 0       ;
;      - counter_samples[20]                                                                                                                         ; 1                 ; 0       ;
;      - counter_samples[40]                                                                                                                         ; 1                 ; 0       ;
;      - counter_samples[21]                                                                                                                         ; 1                 ; 0       ;
;      - counter_samples[42]                                                                                                                         ; 1                 ; 0       ;
;      - counter_samples[22]                                                                                                                         ; 1                 ; 0       ;
;      - counter_samples[23]                                                                                                                         ; 1                 ; 0       ;
;      - counter_samples[24]                                                                                                                         ; 1                 ; 0       ;
;      - counter_samples[25]                                                                                                                         ; 1                 ; 0       ;
;      - counter_samples[26]                                                                                                                         ; 1                 ; 0       ;
;      - counter_samples[27]                                                                                                                         ; 1                 ; 0       ;
;      - counter_samples[28]                                                                                                                         ; 1                 ; 0       ;
;      - counter_samples[29]                                                                                                                         ; 1                 ; 0       ;
;      - counter_samples[30]                                                                                                                         ; 1                 ; 0       ;
;      - counter_samples[31]                                                                                                                         ; 1                 ; 0       ;
;      - counter_samples[32]                                                                                                                         ; 1                 ; 0       ;
;      - counter_samples[33]                                                                                                                         ; 1                 ; 0       ;
;      - counter_samples[34]                                                                                                                         ; 1                 ; 0       ;
;      - counter_samples[35]                                                                                                                         ; 1                 ; 0       ;
;      - counter_samples[36]                                                                                                                         ; 1                 ; 0       ;
;      - counter_samples[37]                                                                                                                         ; 1                 ; 0       ;
;      - counter_samples[38]                                                                                                                         ; 1                 ; 0       ;
;      - counter_samples[41]                                                                                                                         ; 1                 ; 0       ;
;      - counter_samples[39]                                                                                                                         ; 1                 ; 0       ;
;      - counter_samples[0]                                                                                                                          ; 1                 ; 0       ;
;      - counter_samples[1]                                                                                                                          ; 1                 ; 0       ;
;      - counter_samples[2]                                                                                                                          ; 1                 ; 0       ;
;      - counter_samples[3]                                                                                                                          ; 1                 ; 0       ;
;      - counter_samples[4]                                                                                                                          ; 1                 ; 0       ;
;      - counter_samples[5]                                                                                                                          ; 1                 ; 0       ;
;      - counter_samples[6]                                                                                                                          ; 1                 ; 0       ;
;      - counter_samples[7]                                                                                                                          ; 1                 ; 0       ;
;      - counter_samples[8]                                                                                                                          ; 1                 ; 0       ;
;      - counter_samples[51]                                                                                                                         ; 1                 ; 0       ;
;      - counter_samples[52]                                                                                                                         ; 1                 ; 0       ;
;      - counter_samples[53]                                                                                                                         ; 1                 ; 0       ;
;      - counter_samples[54]                                                                                                                         ; 1                 ; 0       ;
;      - counter_samples[55]                                                                                                                         ; 1                 ; 0       ;
;      - counter_samples[56]                                                                                                                         ; 1                 ; 0       ;
;      - counter_samples[57]                                                                                                                         ; 1                 ; 0       ;
;      - counter_samples[58]                                                                                                                         ; 1                 ; 0       ;
;      - counter_samples[59]                                                                                                                         ; 1                 ; 0       ;
;      - counter_samples[60]                                                                                                                         ; 1                 ; 0       ;
;      - counter_samples[61]                                                                                                                         ; 1                 ; 0       ;
;      - counter_samples[62]                                                                                                                         ; 1                 ; 0       ;
;      - counter_samples[63]                                                                                                                         ; 1                 ; 0       ;
;      - counter_samples[64]                                                                                                                         ; 1                 ; 0       ;
;      - counter_samples[65]                                                                                                                         ; 1                 ; 0       ;
;      - counter_samples[66]                                                                                                                         ; 1                 ; 0       ;
;      - counter_samples[67]                                                                                                                         ; 1                 ; 0       ;
;      - counter_samples[68]                                                                                                                         ; 1                 ; 0       ;
;      - counter_samples[69]                                                                                                                         ; 1                 ; 0       ;
;      - counter_samples[70]                                                                                                                         ; 1                 ; 0       ;
;      - sr[20]                                                                                                                                      ; 0                 ; 0       ;
;      - sr[26]                                                                                                                                      ; 1                 ; 0       ;
;      - sr[25]                                                                                                                                      ; 1                 ; 0       ;
;      - sr[28]                                                                                                                                      ; 1                 ; 0       ;
;      - sr[24]                                                                                                                                      ; 0                 ; 0       ;
;      - sr[22]                                                                                                                                      ; 0                 ; 0       ;
;      - sr[17]                                                                                                                                      ; 0                 ; 0       ;
;      - sr[15]                                                                                                                                      ; 0                 ; 0       ;
;      - sr[14]                                                                                                                                      ; 0                 ; 0       ;
;      - sr[12]                                                                                                                                      ; 1                 ; 0       ;
;      - sr[11]                                                                                                                                      ; 1                 ; 0       ;
;      - sr[9]                                                                                                                                       ; 1                 ; 0       ;
;      - sr[7]                                                                                                                                       ; 1                 ; 0       ;
;      - sr[6]                                                                                                                                       ; 1                 ; 0       ;
;      - sr[5]                                                                                                                                       ; 1                 ; 0       ;
;      - total_bit_errors[8]                                                                                                                         ; 1                 ; 0       ;
;      - total_bit_errors[7]                                                                                                                         ; 1                 ; 0       ;
;      - total_bit_errors[6]                                                                                                                         ; 1                 ; 0       ;
;      - total_bit_errors[5]                                                                                                                         ; 1                 ; 0       ;
;      - total_bit_errors[4]                                                                                                                         ; 1                 ; 0       ;
;      - total_bit_errors[3]                                                                                                                         ; 1                 ; 0       ;
;      - total_bit_errors[2]                                                                                                                         ; 1                 ; 0       ;
;      - total_bit_errors[0]                                                                                                                         ; 1                 ; 0       ;
;      - total_bit_errors[13]                                                                                                                        ; 1                 ; 0       ;
;      - total_bit_errors[14]                                                                                                                        ; 1                 ; 0       ;
;      - total_bit_errors[15]                                                                                                                        ; 1                 ; 0       ;
;      - total_bit_errors[16]                                                                                                                        ; 1                 ; 0       ;
;      - total_bit_errors[17]                                                                                                                        ; 1                 ; 0       ;
;      - total_bit_errors[18]                                                                                                                        ; 1                 ; 0       ;
;      - total_bit_errors[19]                                                                                                                        ; 1                 ; 0       ;
;      - total_bit_errors[20]                                                                                                                        ; 1                 ; 0       ;
;      - total_bit_errors[21]                                                                                                                        ; 1                 ; 0       ;
;      - total_bit_errors[22]                                                                                                                        ; 1                 ; 0       ;
;      - total_bit_errors[23]                                                                                                                        ; 1                 ; 0       ;
;      - total_bit_errors[24]                                                                                                                        ; 1                 ; 0       ;
;      - total_bit_errors[25]                                                                                                                        ; 1                 ; 0       ;
;      - total_bit_errors[26]                                                                                                                        ; 1                 ; 0       ;
;      - total_bit_errors[27]                                                                                                                        ; 1                 ; 0       ;
;      - total_bit_errors[28]                                                                                                                        ; 1                 ; 0       ;
;      - total_bit_errors[29]                                                                                                                        ; 1                 ; 0       ;
;      - total_bit_errors[31]                                                                                                                        ; 1                 ; 0       ;
;      - total_bit_errors[30]                                                                                                                        ; 1                 ; 0       ;
;      - total_bit_errors[1]                                                                                                                         ; 1                 ; 0       ;
;      - total_bit_errors[12]                                                                                                                        ; 1                 ; 0       ;
;      - total_bit_errors[11]                                                                                                                        ; 1                 ; 0       ;
;      - total_bit_errors[10]                                                                                                                        ; 1                 ; 0       ;
;      - total_bit_errors[9]                                                                                                                         ; 1                 ; 0       ;
;      - location_c[7]                                                                                                                               ; 1                 ; 0       ;
;      - location_c[6]                                                                                                                               ; 1                 ; 0       ;
;      - location_c[5]                                                                                                                               ; 1                 ; 0       ;
;      - location_c[3]                                                                                                                               ; 1                 ; 0       ;
;      - location_c[2]                                                                                                                               ; 1                 ; 0       ;
;      - location_c[1]                                                                                                                               ; 1                 ; 0       ;
;      - location_c[0]                                                                                                                               ; 1                 ; 0       ;
;      - location_c[4]                                                                                                                               ; 1                 ; 0       ;
;      - location_n[7]                                                                                                                               ; 1                 ; 0       ;
;      - location_n[6]                                                                                                                               ; 1                 ; 0       ;
;      - location_n[5]                                                                                                                               ; 1                 ; 0       ;
;      - location_n[4]                                                                                                                               ; 1                 ; 0       ;
;      - location_n[3]                                                                                                                               ; 1                 ; 0       ;
;      - location_n[2]                                                                                                                               ; 1                 ; 0       ;
;      - location_n[1]                                                                                                                               ; 1                 ; 0       ;
;      - location_n[0]                                                                                                                               ; 1                 ; 0       ;
;      - channel_mem_triggered                                                                                                                       ; 1                 ; 0       ;
;      - DFE_prl:DFE|signal_out_valid                                                                                                                ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|feedback_value_i[4]                                                                                       ; 1                 ; 0       ;
;      - DFE_prl:DFE|subtract_result[14]                                                                                                             ; 1                 ; 0       ;
;      - DFE_prl:DFE|subtract_result[13]                                                                                                             ; 1                 ; 0       ;
;      - DFE_prl:DFE|subtract_result[12]                                                                                                             ; 1                 ; 0       ;
;      - DFE_prl:DFE|subtract_result[11]                                                                                                             ; 1                 ; 0       ;
;      - DFE_prl:DFE|subtract_result[10]                                                                                                             ; 1                 ; 0       ;
;      - DFE_prl:DFE|subtract_result[9]                                                                                                              ; 1                 ; 0       ;
;      - DFE_prl:DFE|subtract_result[8]                                                                                                              ; 1                 ; 0       ;
;      - DFE_prl:DFE|subtract_result[7]                                                                                                              ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|feedback_value_i[6]                                                                                       ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|feedback_value_i[3]                                                                                       ; 1                 ; 0       ;
;      - LEDR[6]~reg0                                                                                                                                ; 1                 ; 0       ;
;      - load_mem_pressed                                                                                                                            ; 1                 ; 0       ;
;      - prbs_en                                                                                                                                     ; 1                 ; 0       ;
;      - wen2                                                                                                                                        ; 1                 ; 0       ;
;      - load_mem_control                                                                                                                            ; 1                 ; 0       ;
;      - prbs_en_control                                                                                                                             ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[63]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[62]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[61]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[60]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[59]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[58]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[57]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[56]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[55]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[54]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[53]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[52]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[51]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[50]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[49]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[48]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[47]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[46]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[45]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[44]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[43]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[42]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[41]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[40]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[39]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[38]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[37]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[36]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[35]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[34]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[33]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[32]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[31]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[30]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[29]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[28]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[27]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[26]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[25]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[24]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[23]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[22]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[21]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[20]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[19]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[18]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[17]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[16]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[15]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[14]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[13]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[12]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[11]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[10]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[9]                                                           ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[8]                                                           ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[7]                                                           ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[6]                                                           ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[5]                                                           ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[4]                                                           ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[3]                                                           ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[2]                                                           ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[1]                                                           ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[0]                                                           ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[46]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[43]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[48]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[38]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[49]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[11]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[50]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[48]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[47]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[53]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[39]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[41]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[46]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[37]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[36]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[19]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[35]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[29]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[18]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[34]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[17]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[33]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[16]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[32]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[26]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[15]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[31]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[25]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[14]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[30]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[24]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[13]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[29]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[23]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[12]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[28]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[22]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[27]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[21]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[26]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[20]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[9]                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[25]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[19]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[24]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[18]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[17]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[16]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[15]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[14]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[13]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[12]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[63]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[11]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[57]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[16]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[61]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[60]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[14]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[8]                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[59]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[13]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[53]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[6]                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[11]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[51]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[50]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[9]                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[49]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[48]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[47]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[46]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[45]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[44]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[43]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[42]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[41]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[40]                                                                ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[1][7]                                                                                                           ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[1][4]                                                                                                           ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[1][14]                                                                                                          ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[1][9]                                                                                                           ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[1][13]                                                                                                          ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[1][12]                                                                                                          ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[1][11]                                                                                                          ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[1][5]                                                                                                           ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[1][6]                                                                                                           ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[1][10]                                                                                                          ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[1][8]                                                                                                           ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[1][0]                                                                                                           ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[1][1]                                                                                                           ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[1][2]                                                                                                           ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[1][3]                                                                                                           ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[1][15]                                                                                                          ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[1][16]                                                                                                          ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[1][17]                                                                                                          ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[1][18]                                                                                                          ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[1][19]                                                                                                          ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[1][20]                                                                                                          ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[1][21]                                                                                                          ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[1][22]                                                                                                          ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[1][23]                                                                                                          ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[1][24]                                                                                                          ; 1                 ; 0       ;
;      - prbs31:prbs31|sr[15]                                                                                                                        ; 1                 ; 0       ;
;      - prbs31:prbs31|sr[25]                                                                                                                        ; 1                 ; 0       ;
;      - prbs31:prbs31|sr[12]                                                                                                                        ; 1                 ; 0       ;
;      - prbs31:prbs31|sr[24]                                                                                                                        ; 1                 ; 0       ;
;      - prbs31:prbs31|sr[28]                                                                                                                        ; 1                 ; 0       ;
;      - prbs31:prbs31|sr[14]                                                                                                                        ; 1                 ; 0       ;
;      - prbs31:prbs31|sr[17]                                                                                                                        ; 1                 ; 0       ;
;      - prbs31:prbs31|sr[20]                                                                                                                        ; 1                 ; 0       ;
;      - prbs31:prbs31|sr[22]                                                                                                                        ; 1                 ; 0       ;
;      - prbs31:prbs31|sr[26]                                                                                                                        ; 1                 ; 0       ;
;      - prbs31:prbs31|sr[11]                                                                                                                        ; 1                 ; 0       ;
;      - prbs31:prbs31|sr[9]                                                                                                                         ; 1                 ; 0       ;
;      - prbs31:prbs31|sr[7]                                                                                                                         ; 1                 ; 0       ;
;      - prbs31:prbs31|sr[6]                                                                                                                         ; 1                 ; 0       ;
;      - prbs31:prbs31|sr[5]                                                                                                                         ; 1                 ; 0       ;
;      - total_bit_errors[8]~0                                                                                                                       ; 1                 ; 0       ;
;      - load_mem_c                                                                                                                                  ; 1                 ; 0       ;
;      - channel_state~5                                                                                                                             ; 1                 ; 0       ;
;      - channel_state~6                                                                                                                             ; 1                 ; 0       ;
;      - noise_state~5                                                                                                                               ; 1                 ; 0       ;
;      - load_mem_n                                                                                                                                  ; 1                 ; 0       ;
;      - addr2~6                                                                                                                                     ; 1                 ; 0       ;
;      - addr2[6]~9                                                                                                                                  ; 1                 ; 0       ;
;      - addr2~12                                                                                                                                    ; 1                 ; 0       ;
;      - addr2~13                                                                                                                                    ; 1                 ; 0       ;
;      - addr2~14                                                                                                                                    ; 1                 ; 0       ;
;      - addr2~15                                                                                                                                    ; 1                 ; 0       ;
;      - writedata2[0]~0                                                                                                                             ; 1                 ; 0       ;
;      - addr2~16                                                                                                                                    ; 1                 ; 0       ;
;      - addr2~17                                                                                                                                    ; 1                 ; 0       ;
;      - addr2~18                                                                                                                                    ; 1                 ; 0       ;
;      - addr2~19                                                                                                                                    ; 1                 ; 0       ;
;      - addr2~21                                                                                                                                    ; 1                 ; 0       ;
;      - addr2~22                                                                                                                                    ; 1                 ; 0       ;
;      - addr2~23                                                                                                                                    ; 1                 ; 0       ;
;      - addr2~24                                                                                                                                    ; 1                 ; 0       ;
;      - noise_state~6                                                                                                                               ; 1                 ; 0       ;
;      - noise_state~7                                                                                                                               ; 1                 ; 0       ;
;      - sr~0                                                                                                                                        ; 1                 ; 0       ;
;      - sr[29]~1                                                                                                                                    ; 1                 ; 0       ;
;      - sr~2                                                                                                                                        ; 1                 ; 0       ;
;      - grey_decode_INT:gd|cur_symbol[0]~1                                                                                                          ; 1                 ; 0       ;
;      - NIOS_UART:u0|altera_reset_controller:rst_controller|merged_reset~0                                                                          ; 1                 ; 0       ;
;      - sr~3                                                                                                                                        ; 1                 ; 0       ;
;      - pam_4_decode_INT:pd|symbol_out[0]~0                                                                                                         ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|f_valid                                                                                                   ; 1                 ; 0       ;
;      - DFE_prl:DFE|signal_out~0                                                                                                                    ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_out_valid                                                                                       ; 1                 ; 0       ;
;      - DFE_prl:DFE|signal_out[8]~1                                                                                                                 ; 1                 ; 0       ;
;      - DFE_prl:DFE|signal_out~2                                                                                                                    ; 1                 ; 0       ;
;      - DFE_prl:DFE|signal_out~3                                                                                                                    ; 1                 ; 0       ;
;      - DFE_prl:DFE|signal_out~4                                                                                                                    ; 1                 ; 0       ;
;      - DFE_prl:DFE|signal_out~5                                                                                                                    ; 1                 ; 0       ;
;      - DFE_prl:DFE|signal_out~6                                                                                                                    ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|feedback_value_i[2]                                                                                       ; 1                 ; 0       ;
;      - DFE_prl:DFE|signal_out~7                                                                                                                    ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|f_valid~0                                                                                                 ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|feedback_value_i~6                                                                                        ; 1                 ; 0       ;
;      - DFE_prl:DFE|e_valid~0                                                                                                                       ; 1                 ; 0       ;
;      - sr~4                                                                                                                                        ; 0                 ; 0       ;
;      - DFE_prl:DFE|subtract_result~3                                                                                                               ; 1                 ; 0       ;
;      - DFE_prl:DFE|subtract_result~5                                                                                                               ; 1                 ; 0       ;
;      - DFE_prl:DFE|subtract_result~6                                                                                                               ; 1                 ; 0       ;
;      - DFE_prl:DFE|subtract_result~12                                                                                                              ; 1                 ; 0       ;
;      - DFE_prl:DFE|subtract_result[4]~14                                                                                                           ; 1                 ; 0       ;
;      - DFE_prl:DFE|subtract_result[4]~15                                                                                                           ; 1                 ; 0       ;
;      - DFE_prl:DFE|subtract_result~50                                                                                                              ; 1                 ; 0       ;
;      - DFE_prl:DFE|subtract_result~52                                                                                                              ; 1                 ; 0       ;
;      - DFE_prl:DFE|subtract_result~53                                                                                                              ; 1                 ; 0       ;
;      - DFE_prl:DFE|subtract_result~55                                                                                                              ; 1                 ; 0       ;
;      - DFE_prl:DFE|subtract_result~57                                                                                                              ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|signal_out_valid~0                                                                                                  ; 1                 ; 0       ;
;      - DFE_prl:DFE|pulse_response[1][31]~0                                                                                                         ; 1                 ; 0       ;
;      - sr~5                                                                                                                                        ; 0                 ; 0       ;
;      - location_c[7]~0                                                                                                                             ; 1                 ; 0       ;
;      - prbs31:prbs31|data_out_valid~0                                                                                                              ; 1                 ; 0       ;
;      - sr~6                                                                                                                                        ; 0                 ; 0       ;
;      - sr~7                                                                                                                                        ; 0                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[1][7]~0                                                                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[0][63]~0                                                            ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[64][63]~1                                                           ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[32][63]~2                                                           ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[96][63]~3                                                           ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[4][63]~4                                                            ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[68][63]~5                                                           ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[36][63]~6                                                           ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[100][63]~7                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[2][63]~8                                                            ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[66][63]~9                                                           ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[34][63]~10                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[98][63]~11                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[6][63]~12                                                           ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[70][63]~13                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[38][63]~14                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[102][63]~15                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[16][63]~16                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[80][63]~17                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[48][63]~18                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[112][63]~19                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[20][63]~20                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[84][63]~21                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[52][63]~22                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[116][63]~23                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[18][63]~24                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[82][63]~25                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[50][63]~26                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[114][63]~27                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[22][63]~28                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[86][63]~29                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[54][63]~30                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[118][63]~31                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[8][63]~32                                                           ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[72][63]~33                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[12][63]~34                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[76][63]~35                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[40][63]~36                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[104][63]~37                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[44][63]~38                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[108][63]~39                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[10][63]~40                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[74][63]~41                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[14][63]~42                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[78][63]~43                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[42][63]~44                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[106][63]~45                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[46][63]~46                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[110][63]~47                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[24][63]~48                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[56][63]~49                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[26][63]~50                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[58][63]~51                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[88][63]~52                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[120][63]~53                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[90][63]~54                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[122][63]~55                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[28][63]~56                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[60][63]~57                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[30][63]~58                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[62][63]~59                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[92][63]~60                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[124][63]~61                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[94][63]~62                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[126][63]~63                                                         ; 1                 ; 0       ;
;      - sr~8                                                                                                                                        ; 0                 ; 0       ;
;      - grey_encode_INT:grey_encode_INT|symbol_out[0]~3                                                                                             ; 0                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[65][63]~64                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[81][63]~65                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[97][63]~66                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[113][63]~67                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[69][63]~68                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[85][63]~69                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[101][63]~70                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[117][63]~71                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[73][63]~72                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[89][63]~73                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[105][63]~74                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[121][63]~75                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[77][63]~76                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[93][63]~77                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[109][63]~78                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[125][63]~79                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[33][63]~80                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[37][63]~81                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[41][63]~82                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[45][63]~83                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[49][63]~84                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[53][63]~85                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[57][63]~86                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[61][63]~87                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[1][63]~88                                                           ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[5][63]~89                                                           ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[9][63]~90                                                           ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[13][63]~91                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[17][63]~92                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[21][63]~93                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[25][63]~94                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[29][63]~95                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[3][63]~96                                                           ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[35][63]~97                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[67][63]~98                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[99][63]~99                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[11][63]~100                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[43][63]~101                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[75][63]~102                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[107][63]~103                                                        ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[19][63]~104                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[51][63]~105                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[83][63]~106                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[115][63]~107                                                        ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[27][63]~108                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[59][63]~109                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[91][63]~110                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[123][63]~111                                                        ; 1                 ; 0       ;
;      - location_n[7]~0                                                                                                                             ; 1                 ; 0       ;
;      - prbs31:prbs31|data_out~0                                                                                                                    ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[71][63]~112                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[87][63]~113                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[103][63]~114                                                        ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[119][63]~115                                                        ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[7][63]~116                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[23][63]~117                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[55][63]~118                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[39][63]~119                                                         ; 1                 ; 0       ;
;      - sr~9                                                                                                                                        ; 1                 ; 0       ;
;      - prbs31:prbs31|sr~0                                                                                                                          ; 1                 ; 0       ;
;      - prbs31:prbs31|sr[19]~1                                                                                                                      ; 1                 ; 0       ;
;      - prbs31:prbs31|sr~2                                                                                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[15][63]~120                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[47][63]~121                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[79][63]~122                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[111][63]~123                                                        ; 1                 ; 0       ;
;      - prbs31:prbs31|sr~3                                                                                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[31][63]~124                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[95][63]~125                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[63][63]~126                                                         ; 1                 ; 0       ;
;      - sr~10                                                                                                                                       ; 1                 ; 0       ;
;      - prbs31:prbs31|sr~4                                                                                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[49]~0                                                              ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~0                                                                  ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~1                                                                  ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3~1                                                                  ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~0                                                                  ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~1                                                                  ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3~2                                                                  ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~2                                                                  ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~2                                                                  ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~3                                                                  ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3~3                                                                  ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~3                                                                  ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~4                                                                  ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3~4                                                                  ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~4                                                                  ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~5                                                                  ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~6                                                                  ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3~5                                                                  ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~7                                                                  ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~5                                                                  ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~8                                                                  ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3~6                                                                  ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~6                                                                  ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~7                                                                  ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3~7                                                                  ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~8                                                                  ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~9                                                                  ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~10                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~11                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~9                                                                  ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3~8                                                                  ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~12                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~13                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~14                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3~9                                                                  ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~15                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~16                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3~10                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~17                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~18                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3~11                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3~12                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~19                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~20                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~21                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~22                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3~13                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~10                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~23                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~24                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3~14                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~25                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~26                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3~15                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~27                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~28                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~29                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~30                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3~16                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~11                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~31                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~32                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~12                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~33                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~34                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3~17                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~35                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3~18                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3~19                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~13                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3~20                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~14                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3~21                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~15                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~16                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~17                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3~22                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~18                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3~23                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~19                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~20                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3~24                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~21                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~22                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3~25                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~23                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~24                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~25                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~26                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~27                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~28                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~29                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~30                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3~26                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~31                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3~27                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~32                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~33                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~34                                                                 ; 1                 ; 0       ;
;      - sr~11                                                                                                                                       ; 1                 ; 0       ;
;      - prbs31:prbs31|sr~5                                                                                                                          ; 1                 ; 0       ;
;      - prbs31:prbs31|sr~6                                                                                                                          ; 1                 ; 0       ;
;      - sr~12                                                                                                                                       ; 1                 ; 0       ;
;      - prbs31:prbs31|sr~7                                                                                                                          ; 1                 ; 0       ;
;      - sr~13                                                                                                                                       ; 1                 ; 0       ;
;      - sr~14                                                                                                                                       ; 1                 ; 0       ;
;      - prbs31:prbs31|sr~8                                                                                                                          ; 1                 ; 0       ;
;      - sr~15                                                                                                                                       ; 1                 ; 0       ;
;      - sr~16                                                                                                                                       ; 1                 ; 0       ;
;      - prbs31:prbs31|sr~9                                                                                                                          ; 1                 ; 0       ;
;      - prbs31:prbs31|sr~10                                                                                                                         ; 1                 ; 0       ;
;      - prbs31:prbs31|sr~11                                                                                                                         ; 1                 ; 0       ;
;      - prbs31:prbs31|sr~12                                                                                                                         ; 1                 ; 0       ;
;      - prbs31:prbs31|sr~13                                                                                                                         ; 1                 ; 0       ;
;      - prbs31:prbs31|sr~14                                                                                                                         ; 1                 ; 0       ;
;      - prbs31:prbs31|sr~15                                                                                                                         ; 1                 ; 0       ;
;      - prbs31:prbs31|sr~16                                                                                                                         ; 1                 ; 0       ;
;      - DFE_prl:DFE|subtract_result~87                                                                                                              ; 1                 ; 0       ;
;      - DFE_prl:DFE|subtract_result~88                                                                                                              ; 1                 ; 0       ;
;      - DFE_prl:DFE|subtract_result~89                                                                                                              ; 1                 ; 0       ;
;      - DFE_prl:DFE|subtract_result~90                                                                                                              ; 1                 ; 0       ;
;      - DFE_prl:DFE|subtract_result~115                                                                                                             ; 1                 ; 0       ;
;      - KEY[0]~inputCLKENA0                                                                                                                         ; 0                 ; 0       ;
;      - counter_samples[69]~DUPLICATE                                                                                                               ; 1                 ; 0       ;
;      - counter_samples[16]~DUPLICATE                                                                                                               ; 1                 ; 0       ;
;      - counter_samples[11]~DUPLICATE                                                                                                               ; 1                 ; 0       ;
;      - counter_samples[24]~DUPLICATE                                                                                                               ; 1                 ; 0       ;
;      - counter_samples[21]~DUPLICATE                                                                                                               ; 1                 ; 0       ;
;      - counter_samples[19]~DUPLICATE                                                                                                               ; 1                 ; 0       ;
;      - counter_samples[20]~DUPLICATE                                                                                                               ; 1                 ; 0       ;
;      - counter_samples[23]~DUPLICATE                                                                                                               ; 1                 ; 0       ;
;      - counter_samples[26]~DUPLICATE                                                                                                               ; 1                 ; 0       ;
;      - counter_samples[51]~DUPLICATE                                                                                                               ; 1                 ; 0       ;
;      - counter_samples[43]~DUPLICATE                                                                                                               ; 1                 ; 0       ;
;      - counter_samples[41]~DUPLICATE                                                                                                               ; 1                 ; 0       ;
;      - counter_samples[31]~DUPLICATE                                                                                                               ; 1                 ; 0       ;
;      - wen2~DUPLICATE                                                                                                                              ; 1                 ; 0       ;
;      - counter_samples[6]~DUPLICATE                                                                                                                ; 1                 ; 0       ;
;      - counter_samples[4]~DUPLICATE                                                                                                                ; 1                 ; 0       ;
;      - counter_samples[3]~DUPLICATE                                                                                                                ; 1                 ; 0       ;
;      - counter_samples[1]~DUPLICATE                                                                                                                ; 1                 ; 0       ;
;      - total_bit_errors[4]~DUPLICATE                                                                                                               ; 1                 ; 0       ;
;      - total_bit_errors[1]~DUPLICATE                                                                                                               ; 1                 ; 0       ;
;      - total_bit_errors[3]~DUPLICATE                                                                                                               ; 1                 ; 0       ;
;      - total_bit_errors[23]~DUPLICATE                                                                                                              ; 1                 ; 0       ;
;      - total_bit_errors[24]~DUPLICATE                                                                                                              ; 1                 ; 0       ;
;      - total_bit_errors[9]~DUPLICATE                                                                                                               ; 1                 ; 0       ;
;      - total_bit_errors[11]~DUPLICATE                                                                                                              ; 1                 ; 0       ;
;      - total_bit_errors[20]~DUPLICATE                                                                                                              ; 1                 ; 0       ;
;      - total_bit_errors[29]~DUPLICATE                                                                                                              ; 1                 ; 0       ;
;      - total_bit_errors[30]~DUPLICATE                                                                                                              ; 1                 ; 0       ;
;      - total_bit_errors[31]~DUPLICATE                                                                                                              ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|feedback_value_i[6]~DUPLICATE                                                                             ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|feedback_value_i[3]~DUPLICATE                                                                             ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[35]~DUPLICATE                                                      ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[24]~DUPLICATE                                                      ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[46]~DUPLICATE                                                      ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[53]~DUPLICATE                                                      ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[49]~DUPLICATE                                                      ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[50]~DUPLICATE                                                      ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[49]~DUPLICATE                                                      ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[53]~DUPLICATE                                                      ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[37]~DUPLICATE                                                      ; 1                 ; 0       ;
;      - DFE_prl:DFE|decision_maker_prl:DM|feedback_value_i[2]~DUPLICATE                                                                             ; 1                 ; 0       ;
; CLOCK_50                                                                                                                                           ;                   ;         ;
; HPS_UART_RX                                                                                                                                        ;                   ;         ;
;      - NIOS_UART:u0|NIOS_UART_uart_0:uart_0|NIOS_UART_uart_0_rx:the_NIOS_UART_uart_0_rx|altera_std_synchronizer:the_altera_std_synchronizer|din_s1 ; 1                 ; 0       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                   ; Location                   ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; DFE_prl:DFE|Equal0~1                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X45_Y7_N48         ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DFE_prl:DFE|decision_maker_prl:DM|f_valid~0                                                                                                                                                                                                                                                                                                                                            ; LABCELL_X51_Y10_N39        ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DFE_prl:DFE|pulse_response[0][15]~1                                                                                                                                                                                                                                                                                                                                                    ; LABCELL_X42_Y7_N39         ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DFE_prl:DFE|pulse_response[1][31]~2                                                                                                                                                                                                                                                                                                                                                    ; LABCELL_X42_Y7_N45         ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DFE_prl:DFE|signal_out[8]~1                                                                                                                                                                                                                                                                                                                                                            ; LABCELL_X51_Y10_N57        ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ISI_channel_ocm:channel|isi[1][7]~0                                                                                                                                                                                                                                                                                                                                                    ; LABCELL_X53_Y11_N15        ; 25      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ISI_channel_ocm:channel|pulse_response[0][2]~1                                                                                                                                                                                                                                                                                                                                         ; LABCELL_X46_Y7_N12         ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ISI_channel_ocm:channel|pulse_response[1][16]~2                                                                                                                                                                                                                                                                                                                                        ; LABCELL_X46_Y7_N21         ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ISI_channel_ocm:channel|signal_out_valid~0                                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X52_Y11_N48       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; KEY[0]                                                                                                                                                                                                                                                                                                                                                                                 ; PIN_AA14                   ; 715     ; Async. clear                          ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; KEY[0]                                                                                                                                                                                                                                                                                                                                                                                 ; PIN_AA14                   ; 701     ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|NIOS_UART_mm_interconnect_0_cmd_mux:cmd_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                          ; MLABCELL_X21_Y7_N54        ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|NIOS_UART_mm_interconnect_0_cmd_mux:cmd_mux_001|update_grant~0                                                                                                                                                                                                                                                              ; MLABCELL_X21_Y7_N48        ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|NIOS_UART_mm_interconnect_0_cmd_mux:cmd_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                          ; LABCELL_X27_Y8_N54         ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|NIOS_UART_mm_interconnect_0_cmd_mux:cmd_mux_002|update_grant~0                                                                                                                                                                                                                                                              ; LABCELL_X27_Y8_N15         ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|NIOS_UART_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                              ; MLABCELL_X28_Y8_N42        ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|NIOS_UART_mm_interconnect_0_cmd_mux:cmd_mux|update_grant~0                                                                                                                                                                                                                                                                  ; MLABCELL_X28_Y8_N6         ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                 ; MLABCELL_X28_Y8_N39        ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:on_chip_mem_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                           ; MLABCELL_X21_Y7_N0         ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_0_s1_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                                                ; LABCELL_X24_Y8_N36         ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|D_ctrl_mem8~1                                                                                                                                                                                                                                                                                          ; LABCELL_X13_Y4_N21         ; 23      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|D_iw[2]                                                                                                                                                                                                                                                                                                ; FF_X22_Y9_N5               ; 38      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_alu_result~1                                                                                                                                                                                                                                                                                         ; LABCELL_X18_Y8_N36         ; 69      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_new_inst                                                                                                                                                                                                                                                                                             ; FF_X16_Y7_N2               ; 59      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_src1[26]~0                                                                                                                                                                                                                                                                                           ; LABCELL_X19_Y6_N6          ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_src2[13]~0                                                                                                                                                                                                                                                                                           ; LABCELL_X18_Y7_N39         ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_st_data[23]~0                                                                                                                                                                                                                                                                                        ; LABCELL_X13_Y4_N18         ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_valid_from_R                                                                                                                                                                                                                                                                                         ; FF_X21_Y8_N8               ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|F_valid~0                                                                                                                                                                                                                                                                                              ; LABCELL_X19_Y9_N36         ; 34      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_sysclk:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_sysclk|jxuir                  ; FF_X1_Y4_N13               ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_sysclk:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_a~0 ; LABCELL_X7_Y5_N30          ; 16      ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_sysclk:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_a~1 ; LABCELL_X12_Y5_N15         ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_sysclk:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_b   ; LABCELL_X7_Y5_N33          ; 35      ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_sysclk:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_sysclk|update_jdo_strobe      ; FF_X9_Y6_N32               ; 39      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[21]~24                    ; LABCELL_X4_Y4_N21          ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[21]~26                    ; MLABCELL_X3_Y2_N15         ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[3]~8                      ; MLABCELL_X3_Y2_N6          ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:NIOS_UART_nios2_gen2_0_cpu_debug_slave_phy|virtual_state_uir                                    ; MLABCELL_X3_Y4_N42         ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_nios2_avalon_reg:the_NIOS_UART_nios2_gen2_0_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                              ; MLABCELL_X15_Y6_N12        ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_nios2_avalon_reg:the_NIOS_UART_nios2_gen2_0_cpu_nios2_avalon_reg|take_action_ocireg~0                                                                                                         ; MLABCELL_X15_Y6_N18        ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_nios2_oci_break:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci_break|break_readreg[0]~0                                                                                                             ; LABCELL_X7_Y5_N45          ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_nios2_oci_break:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci_break|break_readreg[0]~1                                                                                                             ; LABCELL_X4_Y5_N27          ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_nios2_ocimem:the_NIOS_UART_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[0]~2                                                                                                                         ; LABCELL_X12_Y5_N0          ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_nios2_ocimem:the_NIOS_UART_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[17]~7                                                                                                                        ; LABCELL_X12_Y5_N3          ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_nios2_ocimem:the_NIOS_UART_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[20]~4                                                                                                                        ; LABCELL_X11_Y5_N15         ; 22      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_nios2_ocimem:the_NIOS_UART_nios2_gen2_0_cpu_nios2_ocimem|ociram_reset_req                                                                                                                     ; LABCELL_X16_Y9_N27         ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_nios2_ocimem:the_NIOS_UART_nios2_gen2_0_cpu_nios2_ocimem|ociram_wr_en~0                                                                                                                       ; LABCELL_X7_Y5_N27          ; 2       ; Read enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|address[8]                                                                                                                                                                                                               ; FF_X23_Y5_N41              ; 33      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|readdata[14]~0                                                                                                                                                                                                           ; MLABCELL_X15_Y6_N33        ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|R_ctrl_exception                                                                                                                                                                                                                                                                                       ; FF_X13_Y8_N41              ; 28      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|R_src2_hi~1                                                                                                                                                                                                                                                                                            ; LABCELL_X17_Y8_N21         ; 17      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|R_src2_use_imm                                                                                                                                                                                                                                                                                         ; FF_X12_Y8_N44              ; 28      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|W_ienable_reg_nxt~0                                                                                                                                                                                                                                                                                    ; LABCELL_X19_Y8_N54         ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|W_rf_wren                                                                                                                                                                                                                                                                                              ; LABCELL_X16_Y7_N15         ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|W_valid                                                                                                                                                                                                                                                                                                ; FF_X21_Y8_N56              ; 27      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|av_ld_aligning_data                                                                                                                                                                                                                                                                                    ; FF_X21_Y8_N47              ; 47      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|av_ld_byte0_data[4]~0                                                                                                                                                                                                                                                                                  ; MLABCELL_X21_Y8_N33        ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|av_ld_byte1_data_en~0                                                                                                                                                                                                                                                                                  ; LABCELL_X16_Y8_N42         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|av_ld_rshift8~0                                                                                                                                                                                                                                                                                        ; MLABCELL_X21_Y8_N30        ; 17      ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|hbreak_req~0                                                                                                                                                                                                                                                                                           ; LABCELL_X16_Y7_N57         ; 23      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_lia2:auto_generated|decode_0na:decode2|w_anode11728w[3]                                                                                                                                                                                                                                            ; LABCELL_X23_Y7_N0          ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_lia2:auto_generated|decode_0na:decode2|w_anode11745w[3]                                                                                                                                                                                                                                            ; LABCELL_X23_Y7_N33         ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_lia2:auto_generated|decode_0na:decode2|w_anode11755w[3]                                                                                                                                                                                                                                            ; LABCELL_X24_Y7_N27         ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_lia2:auto_generated|decode_0na:decode2|w_anode11765w[3]                                                                                                                                                                                                                                            ; LABCELL_X24_Y7_N42         ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_lia2:auto_generated|decode_0na:decode2|w_anode11775w[3]                                                                                                                                                                                                                                            ; LABCELL_X24_Y7_N33         ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_lia2:auto_generated|decode_0na:decode2|w_anode11785w[3]                                                                                                                                                                                                                                            ; LABCELL_X24_Y7_N24         ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_lia2:auto_generated|decode_0na:decode2|w_anode11795w[3]                                                                                                                                                                                                                                            ; LABCELL_X23_Y7_N39         ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_lia2:auto_generated|decode_0na:decode2|w_anode11805w[3]                                                                                                                                                                                                                                            ; LABCELL_X24_Y7_N9          ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_lia2:auto_generated|decode_0na:decode2|w_anode11826w[3]                                                                                                                                                                                                                                            ; LABCELL_X23_Y6_N48         ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_lia2:auto_generated|decode_0na:decode2|w_anode11837w[3]                                                                                                                                                                                                                                            ; LABCELL_X23_Y6_N6          ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_lia2:auto_generated|decode_0na:decode2|w_anode11847w[3]                                                                                                                                                                                                                                            ; LABCELL_X23_Y7_N27         ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_lia2:auto_generated|decode_0na:decode2|w_anode11857w[3]                                                                                                                                                                                                                                            ; LABCELL_X23_Y7_N18         ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_lia2:auto_generated|decode_0na:decode2|w_anode11867w[3]                                                                                                                                                                                                                                            ; LABCELL_X23_Y6_N51         ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_lia2:auto_generated|decode_0na:decode2|w_anode11877w[3]                                                                                                                                                                                                                                            ; LABCELL_X23_Y6_N9          ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_lia2:auto_generated|decode_0na:decode2|w_anode11887w[3]                                                                                                                                                                                                                                            ; LABCELL_X23_Y7_N3          ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_lia2:auto_generated|decode_0na:decode2|w_anode11897w[3]                                                                                                                                                                                                                                            ; LABCELL_X23_Y7_N6          ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_lia2:auto_generated|decode_0na:decode2|w_anode11917w[3]~0                                                                                                                                                                                                                                          ; LABCELL_X23_Y6_N54         ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_lia2:auto_generated|decode_0na:decode2|w_anode11928w[3]~1                                                                                                                                                                                                                                          ; LABCELL_X23_Y6_N24         ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_lia2:auto_generated|decode_0na:decode3|w_anode11728w[3]                                                                                                                                                                                                                                            ; LABCELL_X30_Y6_N9          ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_lia2:auto_generated|decode_0na:decode3|w_anode11745w[3]                                                                                                                                                                                                                                            ; LABCELL_X30_Y6_N6          ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_lia2:auto_generated|decode_0na:decode3|w_anode11755w[3]                                                                                                                                                                                                                                            ; LABCELL_X30_Y6_N36         ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_lia2:auto_generated|decode_0na:decode3|w_anode11765w[3]                                                                                                                                                                                                                                            ; LABCELL_X30_Y6_N39         ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_lia2:auto_generated|decode_0na:decode3|w_anode11775w[3]                                                                                                                                                                                                                                            ; LABCELL_X30_Y6_N18         ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_lia2:auto_generated|decode_0na:decode3|w_anode11785w[3]                                                                                                                                                                                                                                            ; LABCELL_X30_Y6_N21         ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_lia2:auto_generated|decode_0na:decode3|w_anode11795w[3]                                                                                                                                                                                                                                            ; LABCELL_X30_Y6_N12         ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_lia2:auto_generated|decode_0na:decode3|w_anode11805w[3]                                                                                                                                                                                                                                            ; LABCELL_X30_Y6_N15         ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_lia2:auto_generated|decode_0na:decode3|w_anode11826w[3]                                                                                                                                                                                                                                            ; LABCELL_X31_Y4_N30         ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_lia2:auto_generated|decode_0na:decode3|w_anode11837w[3]                                                                                                                                                                                                                                            ; LABCELL_X43_Y6_N45         ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_lia2:auto_generated|decode_0na:decode3|w_anode11847w[3]                                                                                                                                                                                                                                            ; LABCELL_X30_Y6_N48         ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_lia2:auto_generated|decode_0na:decode3|w_anode11857w[3]                                                                                                                                                                                                                                            ; LABCELL_X30_Y6_N51         ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_lia2:auto_generated|decode_0na:decode3|w_anode11867w[3]                                                                                                                                                                                                                                            ; LABCELL_X30_Y6_N45         ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_lia2:auto_generated|decode_0na:decode3|w_anode11877w[3]                                                                                                                                                                                                                                            ; LABCELL_X30_Y6_N24         ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_lia2:auto_generated|decode_0na:decode3|w_anode11887w[3]                                                                                                                                                                                                                                            ; LABCELL_X30_Y6_N42         ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_lia2:auto_generated|decode_0na:decode3|w_anode11897w[3]                                                                                                                                                                                                                                            ; LABCELL_X30_Y6_N27         ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_lia2:auto_generated|decode_0na:decode3|w_anode11917w[3]~0                                                                                                                                                                                                                                          ; LABCELL_X31_Y3_N42         ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_lia2:auto_generated|decode_0na:decode3|w_anode11928w[3]~0                                                                                                                                                                                                                                          ; LABCELL_X31_Y3_N57         ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_uart_0:uart_0|NIOS_UART_uart_0_regs:the_NIOS_UART_uart_0_regs|control_wr_strobe                                                                                                                                                                                                                                                                                 ; LABCELL_X27_Y6_N36         ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_uart_0:uart_0|NIOS_UART_uart_0_rx:the_NIOS_UART_uart_0_rx|got_new_char                                                                                                                                                                                                                                                                                          ; LABCELL_X29_Y4_N48         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_uart_0:uart_0|NIOS_UART_uart_0_rx:the_NIOS_UART_uart_0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[0]~0                                                                                                                                                                                                                                              ; MLABCELL_X28_Y4_N0         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_uart_0:uart_0|NIOS_UART_uart_0_tx:the_NIOS_UART_uart_0_tx|always4~0                                                                                                                                                                                                                                                                                             ; MLABCELL_X25_Y4_N39        ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_uart_0:uart_0|NIOS_UART_uart_0_tx:the_NIOS_UART_uart_0_tx|do_load_shifter                                                                                                                                                                                                                                                                                       ; FF_X28_Y7_N2               ; 13      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_uart_0:uart_0|NIOS_UART_uart_0_tx:the_NIOS_UART_uart_0_tx|tx_wr_strobe_onset~0                                                                                                                                                                                                                                                                                  ; LABCELL_X27_Y6_N27         ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_uart_0:uart_0|NIOS_UART_uart_0_tx:the_NIOS_UART_uart_0_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_in[0]~1                                                                                                                                                                                                                                       ; MLABCELL_X28_Y7_N36        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|altera_reset_controller:rst_controller_001|r_early_rst                                                                                                                                                                                                                                                                                                                    ; FF_X22_Y4_N2               ; 77      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                                                                                                                                                                                                                                     ; FF_X22_Y4_N53              ; 144     ; Async. clear, Async. load             ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|altera_reset_controller:rst_controller|merged_reset~0                                                                                                                                                                                                                                                                                                                     ; LABCELL_X17_Y12_N6         ; 3       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                                                         ; FF_X15_Y10_N26             ; 457     ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; addr2[6]~10                                                                                                                                                                                                                                                                                                                                                                            ; LABCELL_X30_Y4_N48         ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                                           ; JTAG_X0_Y2_N3              ; 132     ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                                           ; JTAG_X0_Y2_N3              ; 24      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; always2~1                                                                                                                                                                                                                                                                                                                                                                              ; LABCELL_X31_Y4_N27         ; 66      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; grey_decode_INT:gd|cur_symbol[0]~1                                                                                                                                                                                                                                                                                                                                                     ; LABCELL_X45_Y6_N54         ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; grey_encode_INT:grey_encode_INT|symbol_out[0]~3                                                                                                                                                                                                                                                                                                                                        ; LABCELL_X48_Y4_N36         ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; grey_encode_INT:grey_encode_INT|symbol_out_valid                                                                                                                                                                                                                                                                                                                                       ; FF_X46_Y4_N16              ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; load_mem_c                                                                                                                                                                                                                                                                                                                                                                             ; FF_X43_Y6_N56              ; 44      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; load_mem_n                                                                                                                                                                                                                                                                                                                                                                             ; FF_X43_Y6_N44              ; 155     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; location_c[7]~0                                                                                                                                                                                                                                                                                                                                                                        ; LABCELL_X43_Y6_N18         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; location_n[7]~0                                                                                                                                                                                                                                                                                                                                                                        ; MLABCELL_X47_Y6_N36        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|always0~0                                                                                                                                                                                                                                                                                                                                        ; MLABCELL_X47_Y11_N15       ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|always1~0                                                                                                                                                                                                                                                                                                                    ; LABCELL_X46_Y8_N24         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|noise_out_valid~0                                                                                                                                                                                                                                                                                                            ; LABCELL_X46_Y8_N9          ; 602     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[0][63]~0                                                                                                                                                                                                                                                                                                       ; LABCELL_X45_Y22_N0         ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[100][63]~7                                                                                                                                                                                                                                                                                                     ; LABCELL_X37_Y22_N48        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[101][63]~70                                                                                                                                                                                                                                                                                                    ; LABCELL_X55_Y14_N21        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[102][63]~15                                                                                                                                                                                                                                                                                                    ; LABCELL_X36_Y20_N54        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[103][63]~114                                                                                                                                                                                                                                                                                                   ; LABCELL_X37_Y15_N57        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[104][63]~37                                                                                                                                                                                                                                                                                                    ; LABCELL_X36_Y26_N36        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[105][63]~74                                                                                                                                                                                                                                                                                                    ; MLABCELL_X65_Y16_N54       ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[106][63]~45                                                                                                                                                                                                                                                                                                    ; LABCELL_X37_Y25_N21        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[107][63]~103                                                                                                                                                                                                                                                                                                   ; LABCELL_X30_Y19_N36        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[108][63]~39                                                                                                                                                                                                                                                                                                    ; LABCELL_X42_Y25_N42        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[109][63]~78                                                                                                                                                                                                                                                                                                    ; LABCELL_X66_Y18_N54        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[10][63]~40                                                                                                                                                                                                                                                                                                     ; LABCELL_X40_Y20_N57        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[110][63]~47                                                                                                                                                                                                                                                                                                    ; LABCELL_X48_Y28_N27        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[111][63]~123                                                                                                                                                                                                                                                                                                   ; LABCELL_X46_Y14_N18        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[112][63]~19                                                                                                                                                                                                                                                                                                    ; LABCELL_X42_Y26_N15        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[113][63]~67                                                                                                                                                                                                                                                                                                    ; LABCELL_X60_Y16_N0         ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[114][63]~27                                                                                                                                                                                                                                                                                                    ; LABCELL_X37_Y19_N33        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[115][63]~107                                                                                                                                                                                                                                                                                                   ; LABCELL_X30_Y18_N42        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[116][63]~23                                                                                                                                                                                                                                                                                                    ; LABCELL_X37_Y23_N0         ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[117][63]~71                                                                                                                                                                                                                                                                                                    ; LABCELL_X55_Y15_N12        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[118][63]~31                                                                                                                                                                                                                                                                                                    ; LABCELL_X37_Y15_N48        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[119][63]~115                                                                                                                                                                                                                                                                                                   ; MLABCELL_X34_Y16_N30       ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[11][63]~100                                                                                                                                                                                                                                                                                                    ; LABCELL_X36_Y20_N3         ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[120][63]~53                                                                                                                                                                                                                                                                                                    ; LABCELL_X36_Y26_N42        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[121][63]~75                                                                                                                                                                                                                                                                                                    ; LABCELL_X66_Y16_N18        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[122][63]~55                                                                                                                                                                                                                                                                                                    ; LABCELL_X36_Y26_N57        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[123][63]~111                                                                                                                                                                                                                                                                                                   ; LABCELL_X29_Y20_N15        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[124][63]~61                                                                                                                                                                                                                                                                                                    ; MLABCELL_X52_Y28_N18       ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[125][63]~79                                                                                                                                                                                                                                                                                                    ; LABCELL_X60_Y14_N39        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[126][63]~63                                                                                                                                                                                                                                                                                                    ; MLABCELL_X39_Y27_N30       ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[12][63]~34                                                                                                                                                                                                                                                                                                     ; LABCELL_X42_Y20_N36        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[13][63]~91                                                                                                                                                                                                                                                                                                     ; LABCELL_X64_Y12_N24        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[14][63]~42                                                                                                                                                                                                                                                                                                     ; LABCELL_X53_Y25_N39        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[15][63]~120                                                                                                                                                                                                                                                                                                    ; MLABCELL_X47_Y16_N30       ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[16][63]~16                                                                                                                                                                                                                                                                                                     ; LABCELL_X37_Y22_N24        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[17][63]~92                                                                                                                                                                                                                                                                                                     ; LABCELL_X56_Y12_N15        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[18][63]~24                                                                                                                                                                                                                                                                                                     ; LABCELL_X53_Y23_N36        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[19][63]~104                                                                                                                                                                                                                                                                                                    ; LABCELL_X29_Y18_N30        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[1][63]~88                                                                                                                                                                                                                                                                                                      ; LABCELL_X62_Y10_N30        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[20][63]~20                                                                                                                                                                                                                                                                                                     ; LABCELL_X42_Y20_N48        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[21][63]~93                                                                                                                                                                                                                                                                                                     ; LABCELL_X57_Y11_N6         ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[22][63]~28                                                                                                                                                                                                                                                                                                     ; LABCELL_X51_Y23_N12        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[23][63]~117                                                                                                                                                                                                                                                                                                    ; LABCELL_X36_Y14_N24        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[24][63]~48                                                                                                                                                                                                                                                                                                     ; LABCELL_X48_Y20_N0         ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[25][63]~94                                                                                                                                                                                                                                                                                                     ; LABCELL_X57_Y13_N54        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[26][63]~50                                                                                                                                                                                                                                                                                                     ; LABCELL_X37_Y19_N24        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[27][63]~108                                                                                                                                                                                                                                                                                                    ; LABCELL_X37_Y19_N42        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[28][63]~56                                                                                                                                                                                                                                                                                                     ; LABCELL_X36_Y20_N6         ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[29][63]~95                                                                                                                                                                                                                                                                                                     ; LABCELL_X61_Y11_N12        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[2][63]~8                                                                                                                                                                                                                                                                                                       ; LABCELL_X37_Y22_N21        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[30][63]~58                                                                                                                                                                                                                                                                                                     ; MLABCELL_X47_Y23_N24       ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[31][63]~124                                                                                                                                                                                                                                                                                                    ; LABCELL_X45_Y16_N18        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[32][63]~2                                                                                                                                                                                                                                                                                                      ; LABCELL_X46_Y23_N6         ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[33][63]~80                                                                                                                                                                                                                                                                                                     ; MLABCELL_X52_Y15_N6        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[34][63]~10                                                                                                                                                                                                                                                                                                     ; MLABCELL_X52_Y26_N0        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[35][63]~97                                                                                                                                                                                                                                                                                                     ; MLABCELL_X28_Y17_N12       ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[36][63]~6                                                                                                                                                                                                                                                                                                      ; LABCELL_X51_Y25_N39        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[37][63]~81                                                                                                                                                                                                                                                                                                     ; LABCELL_X51_Y15_N6         ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[38][63]~14                                                                                                                                                                                                                                                                                                     ; LABCELL_X50_Y24_N12        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[39][63]~119                                                                                                                                                                                                                                                                                                    ; LABCELL_X36_Y14_N12        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[3][63]~96                                                                                                                                                                                                                                                                                                      ; LABCELL_X36_Y16_N39        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[40][63]~36                                                                                                                                                                                                                                                                                                     ; LABCELL_X48_Y25_N12        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[41][63]~82                                                                                                                                                                                                                                                                                                     ; LABCELL_X51_Y14_N48        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[42][63]~44                                                                                                                                                                                                                                                                                                     ; LABCELL_X35_Y22_N33        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[43][63]~101                                                                                                                                                                                                                                                                                                    ; LABCELL_X31_Y19_N30        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[44][63]~38                                                                                                                                                                                                                                                                                                     ; LABCELL_X37_Y25_N27        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[45][63]~83                                                                                                                                                                                                                                                                                                     ; LABCELL_X53_Y13_N24        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[46][63]~46                                                                                                                                                                                                                                                                                                     ; LABCELL_X51_Y25_N0         ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[47][63]~121                                                                                                                                                                                                                                                                                                    ; LABCELL_X46_Y14_N48        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[48][63]~18                                                                                                                                                                                                                                                                                                     ; MLABCELL_X39_Y24_N9        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[49][63]~84                                                                                                                                                                                                                                                                                                     ; MLABCELL_X52_Y12_N21       ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[4][63]~4                                                                                                                                                                                                                                                                                                       ; LABCELL_X36_Y20_N15        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[50][63]~26                                                                                                                                                                                                                                                                                                     ; LABCELL_X37_Y22_N30        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[51][63]~105                                                                                                                                                                                                                                                                                                    ; LABCELL_X29_Y17_N0         ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[52][63]~22                                                                                                                                                                                                                                                                                                     ; LABCELL_X50_Y23_N24        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[53][63]~85                                                                                                                                                                                                                                                                                                     ; LABCELL_X50_Y12_N30        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[54][63]~30                                                                                                                                                                                                                                                                                                     ; LABCELL_X36_Y20_N27        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[55][63]~118                                                                                                                                                                                                                                                                                                    ; LABCELL_X42_Y16_N12        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[56][63]~49                                                                                                                                                                                                                                                                                                     ; MLABCELL_X52_Y22_N51       ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[57][63]~86                                                                                                                                                                                                                                                                                                     ; LABCELL_X51_Y14_N57        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[58][63]~51                                                                                                                                                                                                                                                                                                     ; LABCELL_X53_Y24_N57        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[59][63]~109                                                                                                                                                                                                                                                                                                    ; LABCELL_X33_Y20_N54        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[5][63]~89                                                                                                                                                                                                                                                                                                      ; LABCELL_X63_Y11_N42        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[60][63]~57                                                                                                                                                                                                                                                                                                     ; LABCELL_X36_Y20_N9         ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[61][63]~87                                                                                                                                                                                                                                                                                                     ; LABCELL_X51_Y12_N54        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[62][63]~59                                                                                                                                                                                                                                                                                                     ; LABCELL_X35_Y22_N15        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[63][63]~126                                                                                                                                                                                                                                                                                                    ; LABCELL_X48_Y18_N21        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[64][63]~1                                                                                                                                                                                                                                                                                                      ; LABCELL_X37_Y15_N42        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[65][63]~64                                                                                                                                                                                                                                                                                                     ; LABCELL_X56_Y16_N51        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[66][63]~9                                                                                                                                                                                                                                                                                                      ; LABCELL_X36_Y26_N15        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[67][63]~98                                                                                                                                                                                                                                                                                                     ; LABCELL_X35_Y17_N12        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[68][63]~5                                                                                                                                                                                                                                                                                                      ; LABCELL_X36_Y24_N54        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[69][63]~68                                                                                                                                                                                                                                                                                                     ; LABCELL_X60_Y15_N48        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[6][63]~12                                                                                                                                                                                                                                                                                                      ; MLABCELL_X39_Y21_N30       ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[70][63]~13                                                                                                                                                                                                                                                                                                     ; LABCELL_X37_Y20_N48        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[71][63]~112                                                                                                                                                                                                                                                                                                    ; LABCELL_X37_Y16_N24        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[72][63]~33                                                                                                                                                                                                                                                                                                     ; LABCELL_X37_Y25_N45        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[73][63]~72                                                                                                                                                                                                                                                                                                     ; LABCELL_X67_Y16_N42        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[74][63]~41                                                                                                                                                                                                                                                                                                     ; MLABCELL_X52_Y25_N36       ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[75][63]~102                                                                                                                                                                                                                                                                                                    ; MLABCELL_X39_Y20_N30       ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[76][63]~35                                                                                                                                                                                                                                                                                                     ; LABCELL_X46_Y25_N27        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[77][63]~76                                                                                                                                                                                                                                                                                                     ; MLABCELL_X59_Y16_N18       ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[78][63]~43                                                                                                                                                                                                                                                                                                     ; LABCELL_X53_Y25_N33        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[79][63]~122                                                                                                                                                                                                                                                                                                    ; LABCELL_X45_Y16_N3         ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[7][63]~116                                                                                                                                                                                                                                                                                                     ; LABCELL_X36_Y16_N0         ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[80][63]~17                                                                                                                                                                                                                                                                                                     ; LABCELL_X45_Y26_N24        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[81][63]~65                                                                                                                                                                                                                                                                                                     ; LABCELL_X56_Y16_N42        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[82][63]~25                                                                                                                                                                                                                                                                                                     ; LABCELL_X37_Y19_N36        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[83][63]~106                                                                                                                                                                                                                                                                                                    ; LABCELL_X36_Y18_N3         ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[84][63]~21                                                                                                                                                                                                                                                                                                     ; LABCELL_X37_Y20_N18        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[85][63]~69                                                                                                                                                                                                                                                                                                     ; MLABCELL_X52_Y15_N51       ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[86][63]~29                                                                                                                                                                                                                                                                                                     ; LABCELL_X50_Y28_N36        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[87][63]~113                                                                                                                                                                                                                                                                                                    ; LABCELL_X36_Y14_N51        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[88][63]~52                                                                                                                                                                                                                                                                                                     ; LABCELL_X45_Y26_N42        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[89][63]~73                                                                                                                                                                                                                                                                                                     ; LABCELL_X67_Y16_N48        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[8][63]~32                                                                                                                                                                                                                                                                                                      ; LABCELL_X40_Y20_N48        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[90][63]~54                                                                                                                                                                                                                                                                                                     ; LABCELL_X37_Y22_N27        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[91][63]~110                                                                                                                                                                                                                                                                                                    ; LABCELL_X35_Y17_N54        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[92][63]~60                                                                                                                                                                                                                                                                                                     ; MLABCELL_X52_Y28_N39       ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[93][63]~77                                                                                                                                                                                                                                                                                                     ; MLABCELL_X65_Y19_N48       ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[94][63]~62                                                                                                                                                                                                                                                                                                     ; MLABCELL_X47_Y28_N36       ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[95][63]~125                                                                                                                                                                                                                                                                                                    ; LABCELL_X46_Y13_N33        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[96][63]~3                                                                                                                                                                                                                                                                                                      ; LABCELL_X36_Y26_N21        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[97][63]~66                                                                                                                                                                                                                                                                                                     ; LABCELL_X55_Y14_N12        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[98][63]~11                                                                                                                                                                                                                                                                                                     ; MLABCELL_X52_Y26_N45       ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[99][63]~99                                                                                                                                                                                                                                                                                                     ; LABCELL_X29_Y18_N6         ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[9][63]~90                                                                                                                                                                                                                                                                                                      ; LABCELL_X63_Y10_N12        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[49]~0                                                                                                                                                                                                                                                                                                         ; LABCELL_X42_Y7_N57         ; 208     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pam_4_decode_INT:pd|symbol_out[0]~0                                                                                                                                                                                                                                                                                                                                                    ; LABCELL_X45_Y6_N57         ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll:G100MHz|pll_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[0]                                                                                                                                                                                                                                                                                                                   ; PLLOUTPUTCOUNTER_X0_Y20_N1 ; 10469   ; Clock                                 ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; prbs31:prbs31|data_out_valid                                                                                                                                                                                                                                                                                                                                                           ; FF_X43_Y4_N41              ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; prbs31:prbs31|sr[19]~1                                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X40_Y4_N12         ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                                               ; FF_X2_Y3_N5                ; 12      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]~3                                                  ; LABCELL_X1_Y3_N6           ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                                                    ; LABCELL_X1_Y1_N21          ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~0                                       ; LABCELL_X1_Y3_N48          ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~0                                                       ; LABCELL_X2_Y3_N15          ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~1                                                         ; LABCELL_X2_Y3_N9           ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]~1                                          ; LABCELL_X1_Y3_N57          ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]~2                                  ; LABCELL_X1_Y3_N3           ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~0                             ; LABCELL_X1_Y3_N54          ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]                                    ; FF_X1_Y4_N41               ; 17      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]                                   ; FF_X2_Y2_N38               ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                                             ; LABCELL_X1_Y4_N0           ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                   ; FF_X1_Y4_N50               ; 44      ; Async. clear, Clock enable            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                                                 ; LABCELL_X1_Y3_N15          ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sr[29]~1                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X45_Y6_N21         ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; total_bit_errors[8]~0                                                                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X34_Y4_N48        ; 43      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wen2~1                                                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X31_Y4_N24         ; 33      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; writedata2[0]~0                                                                                                                                                                                                                                                                                                                                                                        ; MLABCELL_X34_Y7_N36        ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                         ;
+------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                   ; Location                   ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; KEY[0]                                                                 ; PIN_AA14                   ; 715     ; Global Clock         ; GCLK5            ; --                        ;
; pll:G100MHz|pll_0002:pll_inst|altera_pll:altera_pll_i|fboutclk_wire[0] ; FRACTIONALPLL_X0_Y15_N0    ; 1       ; Global Clock         ; --               ; --                        ;
; pll:G100MHz|pll_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[0]   ; PLLOUTPUTCOUNTER_X0_Y20_N1 ; 10469   ; Global Clock         ; GCLK0            ; --                        ;
+------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                       ;
+-----------------------------------------------------------------------------+---------+
; Name                                                                        ; Fan-Out ;
+-----------------------------------------------------------------------------+---------+
; KEY[0]~input                                                                ; 700     ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|noise_out_valid~0 ; 602     ;
+-----------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+---------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                           ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF                                   ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs          ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+---------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+------------------------+
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_nios2_ocimem:the_NIOS_UART_nios2_gen2_0_cpu_nios2_ocimem|NIOS_UART_nios2_gen2_0_cpu_ociram_sp_ram_module:NIOS_UART_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_qid1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192   ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1           ; 0     ; None                                  ; M10K_X14_Y5_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; Don't care           ; Don't care      ; New data        ; Off      ; No                     ; No - Unsupported Depth ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_register_bank_a_module:NIOS_UART_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_msi1:auto_generated|ALTSYNCRAM                                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0     ; None                                  ; M10K_X14_Y7_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                    ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_register_bank_b_module:NIOS_UART_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_msi1:auto_generated|ALTSYNCRAM                                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0     ; None                                  ; M10K_X14_Y6_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                    ;
; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_lia2:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                             ; AUTO ; True Dual Port   ; Single Clock ; 17920        ; 32           ; 8960         ; 64           ; yes                    ; no                      ; yes                    ; no                      ; 573440 ; 17920                       ; 32                          ; 8960                        ; 64                          ; 573440              ; 72          ; 0     ; rtl/mem_prob/uart_test_1_2_sigma6.hex ; M10K_X38_Y10_N0, M10K_X38_Y9_N0, M10K_X41_Y10_N0, M10K_X38_Y11_N0, M10K_X49_Y15_N0, M10K_X49_Y16_N0, M10K_X49_Y9_N0, M10K_X49_Y12_N0, M10K_X49_Y13_N0, M10K_X49_Y10_N0, M10K_X41_Y14_N0, M10K_X49_Y14_N0, M10K_X38_Y12_N0, M10K_X41_Y13_N0, M10K_X41_Y11_N0, M10K_X41_Y12_N0, M10K_X49_Y11_N0, M10K_X41_Y9_N0, M10K_X49_Y3_N0, M10K_X49_Y7_N0, M10K_X49_Y5_N0, M10K_X49_Y4_N0, M10K_X49_Y8_N0, M10K_X49_Y6_N0, M10K_X38_Y4_N0, M10K_X38_Y5_N0, M10K_X38_Y3_N0, M10K_X38_Y7_N0, M10K_X41_Y4_N0, M10K_X41_Y5_N0, M10K_X38_Y8_N0, M10K_X38_Y6_N0, M10K_X41_Y3_N0, M10K_X41_Y6_N0, M10K_X41_Y7_N0, M10K_X41_Y8_N0, M10K_X41_Y15_N0, M10K_X38_Y15_N0, M10K_X38_Y16_N0, M10K_X38_Y17_N0, M10K_X41_Y18_N0, M10K_X38_Y19_N0, M10K_X38_Y18_N0, M10K_X41_Y16_N0, M10K_X41_Y20_N0, M10K_X41_Y19_N0, M10K_X26_Y17_N0, M10K_X41_Y17_N0, M10K_X26_Y15_N0, M10K_X26_Y12_N0, M10K_X26_Y13_N0, M10K_X26_Y14_N0, M10K_X38_Y13_N0, M10K_X38_Y14_N0, M10K_X26_Y10_N0, M10K_X26_Y9_N0, M10K_X26_Y8_N0, M10K_X26_Y11_N0, M10K_X26_Y6_N0, M10K_X26_Y7_N0, M10K_X14_Y11_N0, M10K_X14_Y14_N0, M10K_X14_Y15_N0, M10K_X14_Y12_N0, M10K_X14_Y10_N0, M10K_X14_Y9_N0, M10K_X14_Y17_N0, M10K_X14_Y13_N0, M10K_X14_Y16_N0, M10K_X14_Y18_N0, M10K_X14_Y19_N0, M10K_X14_Y20_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode  ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+---------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------+
; Fitter DSP Block Usage Summary                  ;
+-----------------------------------+-------------+
; Statistic                         ; Number Used ;
+-----------------------------------+-------------+
; Two Independent 18x18             ; 2           ;
; Independent 18x18 plus 36         ; 1           ;
; Total number of DSP blocks        ; 3           ;
;                                   ;             ;
; Fixed Point Unsigned Multiplier   ; 2           ;
; Fixed Point Mixed Sign Multiplier ; 1           ;
+-----------------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-----------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                              ; Mode                      ; Location       ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+-----------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; DFE_prl:DFE|Mult0~8               ; Two Independent 18x18     ; DSP_X54_Y10_N0 ; Mixed               ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ISI_channel_ocm:channel|Mult1~mac ; Independent 18x18 plus 36 ; DSP_X54_Y8_N0  ; Mixed               ; yes                    ; yes                    ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ISI_channel_ocm:channel|Mult0~8   ; Two Independent 18x18     ; DSP_X54_Y12_N0 ; Unsigned            ; yes                    ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
+-----------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Routing Usage Summary                                                   ;
+---------------------------------------------+---------------------------+
; Routing Resource Type                       ; Usage                     ;
+---------------------------------------------+---------------------------+
; Block interconnects                         ; 28,614 / 289,320 ( 10 % ) ;
; C12 interconnects                           ; 873 / 13,420 ( 7 % )      ;
; C2 interconnects                            ; 9,985 / 119,108 ( 8 % )   ;
; C4 interconnects                            ; 5,799 / 56,300 ( 10 % )   ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )            ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )            ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )            ;
; Direct links                                ; 1,240 / 289,320 ( < 1 % ) ;
; Global clocks                               ; 2 / 16 ( 13 % )           ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )             ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )            ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )            ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )            ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )            ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )            ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )            ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )           ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )            ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )            ;
; Local interconnects                         ; 4,280 / 84,580 ( 5 % )    ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )            ;
; R14 interconnects                           ; 1,504 / 12,676 ( 12 % )   ;
; R14/C12 interconnect drivers                ; 1,974 / 20,720 ( 10 % )   ;
; R3 interconnects                            ; 11,630 / 130,992 ( 9 % )  ;
; R6 interconnects                            ; 20,226 / 266,960 ( 8 % )  ;
; Spine clocks                                ; 22 / 360 ( 6 % )          ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )        ;
+---------------------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 13    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 15    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Pass         ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass          ; 27           ; 3            ; 27           ; 0            ; 0            ; 31        ; 27           ; 0            ; 31        ; 31        ; 8            ; 11           ; 0            ; 0            ; 0            ; 8            ; 11           ; 0            ; 0            ; 0            ; 0            ; 11           ; 19           ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 28           ; 4            ; 31           ; 31           ; 0         ; 4            ; 31           ; 0         ; 0         ; 23           ; 20           ; 31           ; 31           ; 31           ; 23           ; 20           ; 31           ; 31           ; 31           ; 31           ; 20           ; 12           ; 31           ; 31           ; 31           ; 31           ; 31           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; HPS_UART_TX         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[0]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[6]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[8]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[9]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[4]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[5]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[6]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[7]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[8]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[9]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK_50            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_UART_RX         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                         ;
+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                         ; Destination Clock(s)                                                    ; Delay Added in ns ;
+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------+
; G100MHz|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; G100MHz|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 277.9             ;
; altera_reserved_tck                                                     ; altera_reserved_tck                                                     ; 121.9             ;
; altera_reserved_tck,I/O                                                 ; altera_reserved_tck                                                     ; 10.6              ;
+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                                                                                                                                                        ; Destination Register                                                                                                                                                                                                                                                                                                                                                                                                   ; Delay Added in ns ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[33]                                                       ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[32]                                                       ; 1.011             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]                                                               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]                                                                    ; 0.992             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1]                                                               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]                                                                    ; 0.986             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3]                                                               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]                                                                    ; 0.974             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                                                                                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                                                                                    ; 0.974             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[1]                                                                                  ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[0]                                                                                  ; 0.957             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[15]                                                                   ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[2]                                                                    ; 0.955             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                   ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[12]                                                                   ; 0.950             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[2]                                                                                  ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[1]                                                                                  ; 0.948             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]                                                                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]                                                                    ; 0.948             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[1]                                                                                        ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[0]                                                                                        ; 0.946             ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[31]                                                       ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[30]                                                       ; 0.944             ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[14]                                                       ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[13]                                                       ; 0.937             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[3]                                                                                  ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[2]                                                                                  ; 0.936             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[5]                                                                    ; 0.936             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[3]                                                                                        ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[2]                                                                                        ; 0.931             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]                                                                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]                                                                    ; 0.918             ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2|dreg[0] ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[35]                                                       ; 0.918             ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[34]                                                       ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[33]                                                       ; 0.910             ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[7]                                                        ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[6]                                                        ; 0.900             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_0[3]                                                                                                                                                                    ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[6]                                                        ; 0.900             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                                                   ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[6]                                                        ; 0.900             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                    ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[6]                                                        ; 0.900             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]                                                                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                                                                                    ; 0.899             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]                                                                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                                                                                    ; 0.899             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]                                                                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                                                                                    ; 0.899             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[1]                                                                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                                                                                    ; 0.899             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]                                                                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                                                                                    ; 0.899             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[2]                                                                                       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                                                                               ; 0.899             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                                                                                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                                                                                    ; 0.888             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                                                                                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                                                                                    ; 0.888             ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[21]                                                       ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[20]                                                       ; 0.886             ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[19]                                                       ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[18]                                                       ; 0.885             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[1]                                                                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[2]                                                                    ; 0.884             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]                                                                                           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[0]                                                                                           ; 0.882             ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[12]                                                       ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[11]                                                       ; 0.881             ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[22]                                                       ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[21]                                                       ; 0.880             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[3]                                                                                                                                                                   ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                                                                                    ; 0.872             ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[10]                                                       ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[9]                                                        ; 0.872             ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[18]                                                       ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[17]                                                       ; 0.871             ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[20]                                                       ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[19]                                                       ; 0.871             ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[23]                                                       ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[22]                                                       ; 0.871             ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[27]                                                       ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[26]                                                       ; 0.868             ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[24]                                                       ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[23]                                                       ; 0.868             ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[29]                                                       ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[28]                                                       ; 0.867             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[2]                                                                                                                                                                   ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                                                                                    ; 0.864             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[1]                                                                                                                                                                   ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                                                                                    ; 0.864             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]                                                                                                                                                                   ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                                                                                    ; 0.864             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]                                                                                           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]                                                                                           ; 0.861             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]                                                               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]                                                                    ; 0.861             ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[30]                                                       ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[29]                                                       ; 0.860             ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[28]                                                       ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[27]                                                       ; 0.853             ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[26]                                                       ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[25]                                                       ; 0.853             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|reset_ena_reg                                                                                         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[2]                                                                                       ; 0.848             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[1]                                                                                       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[2]                                                                                       ; 0.848             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[0]                                                                                           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[2]                                                                                       ; 0.848             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[4]                                                                                           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[2]                                                                                       ; 0.848             ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[25]                                                       ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[24]                                                       ; 0.845             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[2]                                                                                        ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                                                                                   ; 0.840             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                                                                                           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]                                                                                           ; 0.832             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[4]                                                               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]                                                                    ; 0.831             ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[3]                                                        ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[2]                                                        ; 0.830             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[4]                                                                                        ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                                                                                   ; 0.819             ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[4]                                                        ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[3]                                                        ; 0.818             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]                                                                                         ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[8]                                                        ; 0.806             ;
; NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|mem[0][58]                                                                                                                                                                                                                                                                                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_valid_from_R                                                                                                                                                                                                                                                                                                                         ; 0.774             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[0]                                                                                        ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                                                                                   ; 0.769             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[6]                                                                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[7]                                                                    ; 0.760             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][1]                                                                                         ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[8]                                                        ; 0.758             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[8]                                                                                        ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[7]                                                                                        ; 0.748             ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2|din_s1  ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2|dreg[0] ; 0.734             ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer3|din_s1  ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer3|dreg[0] ; 0.734             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[9]                                                                                        ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[8]                                                                                        ; 0.734             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[7]                                                                                        ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[6]                                                                                        ; 0.734             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[2]                                                                         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[1]                                                                         ; 0.730             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[3]                                                                         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[2]                                                                         ; 0.725             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[1]                                                                         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]                                                                         ; 0.725             ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer3|dreg[0] ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|ir_out[0]                                                    ; 0.721             ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_nios2_oci_itrace:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci_itrace|trc_on                                                                                                                                                       ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[0]                                                        ; 0.701             ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_nios2_oci_break:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci_break|trigbrktype                                                                                                                                                    ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[0]                                                        ; 0.701             ;
; NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:uart_0_s1_translator|av_readdata_pre[4]                                                                                                                                                                                                                                                                                      ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|av_ld_byte0_data[4]                                                                                                                                                                                                                                                                                                                    ; 0.696             ;
; NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:uart_0_s1_translator|av_readdata_pre[1]                                                                                                                                                                                                                                                                                      ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|av_ld_byte0_data[1]                                                                                                                                                                                                                                                                                                                    ; 0.696             ;
; NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:uart_0_s1_translator|av_readdata_pre[5]                                                                                                                                                                                                                                                                                      ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|av_ld_byte0_data[5]                                                                                                                                                                                                                                                                                                                    ; 0.696             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[1]                                                                    ; 0.696             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[1]                                                                    ; 0.696             ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[0]                                                        ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[0]                                                        ; 0.687             ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[1]                                                        ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[0]                                                        ; 0.687             ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|DRsize[2]                                                    ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[0]                                                        ; 0.687             ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|DRsize[1]                                                    ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[0]                                                        ; 0.687             ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|DRsize[0]                                                    ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[0]                                                        ; 0.687             ;
; altera_reserved_tdi                                                                                                                                                                                                                                                                                                                                                                                                    ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[0]                                                        ; 0.687             ;
; altera_internal_jtag~FF_20                                                                                                                                                                                                                                                                                                                                                                                             ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[0]                                                        ; 0.687             ;
; altera_internal_jtag~FF_39                                                                                                                                                                                                                                                                                                                                                                                             ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[0]                                                        ; 0.687             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[9]                                                                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[10]                                                                   ; 0.675             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[5]                                                                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                    ; 0.664             ;
; NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_0_s1_agent_rsp_fifo|mem[0][58]                                                                                                                                                                                                                                                                                                   ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_valid_from_R                                                                                                                                                                                                                                                                                                                         ; 0.648             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                                                                               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[4]                                                                                           ; 0.642             ;
; altera_reserved_tms                                                                                                                                                                                                                                                                                                                                                                                                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                    ; 0.639             ;
; altera_internal_jtag~FF_17                                                                                                                                                                                                                                                                                                                                                                                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                    ; 0.639             ;
; altera_internal_jtag~FF_36                                                                                                                                                                                                                                                                                                                                                                                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                    ; 0.639             ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (119006): Selected device 5CSEMA5F31C6 for design "SerDes_Sys"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning: RST port on the PLL is not properly connected on instance pll:G100MHz|pll_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll. The reset port on the PLL should be connected. If the PLL loses lock for any reason, you might need to manually reset the PLL in order to re-establish lock to the reference clock. File: c:/intelfpga_lite/22.1std/quartus/libraries/megafunctions/altera_pll.v Line: 749
    Info: Must be connected
Warning (21300): LOCKED port on the PLL is not properly connected on instance "pll:G100MHz|pll_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll". The LOCKED port on the PLL should be connected when the FBOUTCLK port is connected. Although it is unnecessary to connect the LOCKED signal, any logic driven off of an output clock of the PLL will not know when the PLL is locked and ready.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Warning (177007): PLL(s) placed in location FRACTIONALPLL_X0_Y15_N0 do not have a PLL clock to compensate specified - the Fitter will attempt to compensate all PLL clocks
    Info (177008): PLL pll:G100MHz|pll_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL
Info (11178): Promoted 1 clock (1 global)
    Info (11162): pll:G100MHz|pll_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 11468 fanout uses global clock CLKCTRL_G0
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): KEY[0]~inputCLKENA0 with 613 fanout uses global clock CLKCTRL_G5
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
Warning (16406): 1 global input pin(s) will use non-dedicated clock routing
    Warning (16407): Source REFCLK I/O is not placed onto a dedicated REFCLK input pin for global clock driver KEY[0]~inputCLKENA0, placed at CLKCTRL_G5
        Info (179012): Refclk input I/O pad KEY[0] is placed onto PIN_AA14
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 30MHz   
        Info (332166): if { [string equal quartus_fit $::TimeQuestInfo(nameofexecutable)] } { set_max_delay -to [get_ports { altera_reserved_tdo } ] 0 }
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'qsys/NIOS_UART/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'qsys/NIOS_UART/synthesis/submodules/NIOS_UART_nios2_gen2_0_cpu.sdc'
Info (332104): Reading SDC File: 'documents/de1soc.sdc'
Warning (332174): Ignored filter at de1soc.sdc(18): VGA_CLK could not be matched with a port File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_OVERFLOW_INTERGRATION/documents/de1soc.sdc Line: 18
Warning (332049): Ignored create_clock at de1soc.sdc(18): Argument <targets> is an empty collection File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_OVERFLOW_INTERGRATION/documents/de1soc.sdc Line: 18
    Info (332050): create_clock -period "25.18 MHz" -name clk_vga [get_ports VGA_CLK] File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_OVERFLOW_INTERGRATION/documents/de1soc.sdc Line: 18
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {G100MHz|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -multiply_by 6 -duty_cycle 50.00 -name {G100MHz|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]} {G100MHz|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]}
    Info (332110): create_generated_clock -source {G100MHz|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 3 -duty_cycle 50.00 -name {G100MHz|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk} {G100MHz|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332174): Ignored filter at de1soc.sdc(65): VGA_R* could not be matched with a port File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_OVERFLOW_INTERGRATION/documents/de1soc.sdc Line: 65
Warning (332174): Ignored filter at de1soc.sdc(65): clk_vga could not be matched with a clock File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_OVERFLOW_INTERGRATION/documents/de1soc.sdc Line: 65
Warning (332049): Ignored set_output_delay at de1soc.sdc(65): Argument <targets> is an empty collection File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_OVERFLOW_INTERGRATION/documents/de1soc.sdc Line: 65
    Info (332050): set_output_delay -max -clock clk_vga 0.220 [get_ports VGA_R*] File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_OVERFLOW_INTERGRATION/documents/de1soc.sdc Line: 65
Warning (332049): Ignored set_output_delay at de1soc.sdc(65): Argument -clock is not an object ID File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_OVERFLOW_INTERGRATION/documents/de1soc.sdc Line: 65
Warning (332049): Ignored set_output_delay at de1soc.sdc(66): Argument <targets> is an empty collection File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_OVERFLOW_INTERGRATION/documents/de1soc.sdc Line: 66
    Info (332050): set_output_delay -min -clock clk_vga -1.506 [get_ports VGA_R*] File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_OVERFLOW_INTERGRATION/documents/de1soc.sdc Line: 66
Warning (332049): Ignored set_output_delay at de1soc.sdc(66): Argument -clock is not an object ID File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_OVERFLOW_INTERGRATION/documents/de1soc.sdc Line: 66
Warning (332174): Ignored filter at de1soc.sdc(67): VGA_G* could not be matched with a port File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_OVERFLOW_INTERGRATION/documents/de1soc.sdc Line: 67
Warning (332049): Ignored set_output_delay at de1soc.sdc(67): Argument <targets> is an empty collection File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_OVERFLOW_INTERGRATION/documents/de1soc.sdc Line: 67
    Info (332050): set_output_delay -max -clock clk_vga 0.212 [get_ports VGA_G*] File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_OVERFLOW_INTERGRATION/documents/de1soc.sdc Line: 67
Warning (332049): Ignored set_output_delay at de1soc.sdc(67): Argument -clock is not an object ID File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_OVERFLOW_INTERGRATION/documents/de1soc.sdc Line: 67
Warning (332049): Ignored set_output_delay at de1soc.sdc(68): Argument <targets> is an empty collection File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_OVERFLOW_INTERGRATION/documents/de1soc.sdc Line: 68
    Info (332050): set_output_delay -min -clock clk_vga -1.519 [get_ports VGA_G*] File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_OVERFLOW_INTERGRATION/documents/de1soc.sdc Line: 68
Warning (332049): Ignored set_output_delay at de1soc.sdc(68): Argument -clock is not an object ID File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_OVERFLOW_INTERGRATION/documents/de1soc.sdc Line: 68
Warning (332174): Ignored filter at de1soc.sdc(69): VGA_B[* could not be matched with a port File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_OVERFLOW_INTERGRATION/documents/de1soc.sdc Line: 69
Warning (332049): Ignored set_output_delay at de1soc.sdc(69): Argument <targets> is an empty collection File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_OVERFLOW_INTERGRATION/documents/de1soc.sdc Line: 69
    Info (332050): set_output_delay -max -clock clk_vga 0.264 [get_ports {VGA_B[*}] File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_OVERFLOW_INTERGRATION/documents/de1soc.sdc Line: 69
Warning (332049): Ignored set_output_delay at de1soc.sdc(69): Argument -clock is not an object ID File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_OVERFLOW_INTERGRATION/documents/de1soc.sdc Line: 69
Warning (332049): Ignored set_output_delay at de1soc.sdc(70): Argument <targets> is an empty collection File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_OVERFLOW_INTERGRATION/documents/de1soc.sdc Line: 70
    Info (332050): set_output_delay -min -clock clk_vga -1.519 [get_ports {VGA_B[*}] File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_OVERFLOW_INTERGRATION/documents/de1soc.sdc Line: 70
Warning (332049): Ignored set_output_delay at de1soc.sdc(70): Argument -clock is not an object ID File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_OVERFLOW_INTERGRATION/documents/de1soc.sdc Line: 70
Warning (332174): Ignored filter at de1soc.sdc(71): VGA_BLANK_N could not be matched with a port File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_OVERFLOW_INTERGRATION/documents/de1soc.sdc Line: 71
Warning (332049): Ignored set_output_delay at de1soc.sdc(71): Argument <targets> is an empty collection File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_OVERFLOW_INTERGRATION/documents/de1soc.sdc Line: 71
    Info (332050): set_output_delay -max -clock clk_vga 0.215 [get_ports VGA_BLANK_N] File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_OVERFLOW_INTERGRATION/documents/de1soc.sdc Line: 71
Warning (332049): Ignored set_output_delay at de1soc.sdc(71): Argument -clock is not an object ID File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_OVERFLOW_INTERGRATION/documents/de1soc.sdc Line: 71
Warning (332049): Ignored set_output_delay at de1soc.sdc(72): Argument <targets> is an empty collection File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_OVERFLOW_INTERGRATION/documents/de1soc.sdc Line: 72
    Info (332050): set_output_delay -min -clock clk_vga -1.485 [get_ports VGA_BLANK_N] File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_OVERFLOW_INTERGRATION/documents/de1soc.sdc Line: 72
Warning (332049): Ignored set_output_delay at de1soc.sdc(72): Argument -clock is not an object ID File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_OVERFLOW_INTERGRATION/documents/de1soc.sdc Line: 72
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: G100MHz|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: G100MHz|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: G100MHz|pll_inst|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 4 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000 actual_clock
    Info (332111):   33.333 altera_reserved_tck
    Info (332111):    3.333 G100MHz|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]
    Info (332111):   10.000 G100MHz|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 80 registers into blocks of type DSP block
    Extra Info (176218): Packed 3 registers into blocks of type I/O output buffer
    Extra Info (176220): Created 26 register duplicates
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "HEX0[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_BLANK_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_SYNC_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_VS" is assigned to location or region, but does not exist in design
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:12
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:02:30
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:17
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 8% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 40% of the available device resources in the region that extends from location X33_Y11 to location X44_Y22
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:36
Info (11888): Total time spent on timing analysis during the Fitter is 30.50 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:19
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_OVERFLOW_INTERGRATION/output_files/SerDes_Sys.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 104 warnings
    Info: Peak virtual memory: 8371 megabytes
    Info: Processing ended: Sat Apr  6 00:09:16 2024
    Info: Elapsed time: 00:08:08
    Info: Total CPU time (on all processors): 00:22:42


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_OVERFLOW_INTERGRATION/output_files/SerDes_Sys.fit.smsg.


