2017 - Atual
Desenvolvimento de Algoritmos para a Detecção de Oclusão do Escoamento de Líquidos em Bombas de Infusão através de Sensores Ópticos
Descrição: O presente projeto tem o objetivo de investigar e desenvolver algoritmos para a detecção de oclusão do escoamento de líquidos em bombas de infusão, equipamentos eletro-médicos de grande relevância para o suporte a vida em UTIs e salas cirúrgicas. A ideia principal a ser investigada é desenvolver um sistema de medição de pressão para detecção de oclusão sem o efeito de carregamento entre os estágios do transdutor sensor e a primeira hipótese a ser avaliada é a da utilização da reflexão/retroespalhamento da luz como sinal de leitura da pressão. A aplicação de sensores ópticos na leitura de pressão é uma proposta inovadora, pois permite a leitura de pressão de forma não invasiva, já que não é necessária a adição de elementos mecânicos com molas ou membranas com o elemento transdutor. Portanto essa inovação tem potencial para trazer um melhor desempenho nas bombas de infusão, ampliando sua eficiência e eficácia na administração de medicamentos. Assim, a contribuição esperada é gerar resultados capazes de ultrapassar os requisitos normativos vigentes para os critérios de conformidade exigidos na certificação das bombas de infusão, criando um novo patamar de qualidade para estes equipamentos.. Situação: Em andamento; Natureza: Pesquisa. Alunos envolvidos: Doutorado: (1) . Integrantes: Luciano Volcan Agostini - Coordenador / Adenauer Yamin - Integrante / Fabrício Neitzke Ferreira - Integrante.
2016 - Atual
SISCHIP2 - Concepção e Síntese  de Sistemas em Chip - A1: Circuitos Integrados Dedicados ao Processamento de Vídeo Digital
Projeto certificado pelo(a) coordenador(a) Ricardo Augusto da Luz Reis em 17/05/2018.
Descrição: O projeto PRONEX SISCHIP2 irá congregar cinco Universidades Federais do Estado ? a UFRGS, a UFSM, a FURG, a Unipampa e a UFPel ?, que desenvolverão conjuntamente metodologias, ferramentas e protótipos de circuitos vinculados a uma das quatro áreas de concentração.
A área A1 do projeto global, que é foco deste projeto específicos, é a de Circuitos Integrados Dedicados ao Processamento de Vídeo Digital onde novos algoritmos e arquiteturas integradas dedicadas (application-specific) para o processamento de vídeo digital serão desenvolvidos. Codecs novos e eficientes energeticamente para a codificação HEVC são o objetivo neste domínio. Novas arquiteturas de hardware dedicadas à estimativa de movimento, aos acessos eficientes à memória em codificadores paralelos para o padrão HEVC serão propostas e implementadas.. Situação: Em andamento; Natureza: Pesquisa. Integrantes: Luciano Volcan Agostini - Integrante / Ricardo Reis - Coordenador / Marcelo Schiavon Porto - Integrante / Bruno Zatt - Integrante / Guilherme Ribeiro Corrêa - Integrante / Daniel Munari Palomino - Integrante / Sergio Bampi - Integrante.Financiador(es): Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Auxílio
										financeiro.
2016 - Atual
Algoritmos Eficientes para a  Codificação de Vídeos em  Sistemas Embarcados Adaptativos
Descrição: Este projeto visa a geração de algoritmos otimizados para a área de codificação de vídeos, tirando proveito de sistemas embarcados adaptativos, para que sejam executados com maior desempenho e menor consumo energético. Como ponto de partida para as investigações propostas, os algoritmos de codificação de vídeos do padrão HEVC, estado da arte na área, serão otimizados para a execução em sistemas embarcados com unidades reconfiguráveis transparentes (para que possam ser otimizados sem modificação alguma no código).. Situação: Em andamento; Natureza: Pesquisa. Integrantes: Luciano Volcan Agostini - Coordenador / Marcelo Schiavon Porto - Integrante / Bruno Zatt - Integrante / Júlio Carlos Balzano de Matos - Integrante / Antonio Carlos Scheneider Beck Filho - Integrante / Gabriel Luca Nazar - Integrante / Mateus Beck Rutzig - Integrante.Financiador(es): Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Auxílio
										financeiro.
2011 - Atual
Heurísticas, Otimizações Algorítmicas e Projetos Arquiteturais para o Padrão HEVC de Codificação de Vídeos Digitais: Soluções Integradas no Desenvolvimento de Hardware Dedicado para Aplicativos Móveis e Sistemas Embarcados em Geral
Descrição: Este projeto está focado na geração de soluções inovadoras para a compressão de vídeos
digitais de acordo com o padrão emergente HEVC - High Efficiency Video Coding. Este padrão
é o estado da arte para aplicações que manipulam vídeos digitais. As soluções geradas no
escopo deste projeto estarão pautadas por critérios tradicionais como qualidade do vídeo
gerado, taxa de compressão e complexidade, mas também irão considerar outros critérios,
como o consumo de energia e a facilidade de exploração de paralelismo, cujo objetivo é
desenvolver soluções eficientes para a implementação em hardware, em especial, para
circuitos integrados direcionados para dispositivos móveis. Neste sentido, serão
desenvolvidas novas heurísticas, novos algoritmos otimizados e, também, arquiteturas
dedicadas, que serão direcionadas para FPGAs e standard-cells. Então a execução do projeto
será capaz de gerar impactos científicos e tecnológicos de grande interesse comercial, com
potencial de gerar patentes e publicações relevantes. As ferramentas de codificação do HEVC
que serão foco deste projeto serão a predição inter-quadros, as transformadas de tamanho
variável e os filtros. Além disso, serão desenvolvidas soluções para o controle dinâmico de
complexidade do codificador e para a redução do número de acessos à memória externa. Como
resultados esperados da execução deste projeto, além do desenvolvimento de heurísticas,
algoritmos e arquiteturas para o HEVC, espera-se a geração de quatro artigos para eventos
internacionais ou nacionais qualificados e dois artigos para periódicos qualificados. Também
espera-se que seja possível gerar pelo menos duas patentes com os resultados mais
inovadores e de maior interesse comercial do projeto. Como resultado mais amplo, pretende-se
estreitar os laços de cooperação entre os pesquisadores da UFPel com os pesquisadores da
UC (Universidade de Coimbra) e do IPL (Instituto Politécnico de Leiria), ambos em Portugal, do
KIT (Karlsruhe Institute of Technology), na Alemanha, e da UFRGS, UFSC e IFSul, contribuindo
para a geração de um pólo de desenvolvimento tecnológico em microeletrônica e codificação
de vídeo na UFPel. Também se espera que a execução deste projeto possa contribuir com a
consolidação do Programa de Pós-Graduação em Computação da UFPel.. Situação: Em andamento; Natureza: Pesquisa. Alunos envolvidos: Mestrado acadêmico: (3) Doutorado: (11) . Integrantes: Luciano Volcan Agostini - Coordenador / Roger Endrigo Carvalho Porto - Integrante / Bruno Zatt - Integrante / Guilherme Ribeiro Corrêa - Integrante / Daniel Palomino - Integrante / Luís Alberto da Silva Cruz - Integrante / Marcel Moscarelli Corrêa - Integrante / Pedro Amado Assunção - Integrante / Ruhan Conceição - Integrante / Susin, Altamiro - Integrante / PORTO, MARCELO - Integrante / Vladimir Afonso - Integrante / SANCHEZ, GUSTAVO - Integrante / José Luís Almada Güntzel - Integrante / SALDANHA, MARIO - Integrante / ISMAEL SEIDEL - Integrante / Jones Goebel - Integrante / BRAATZ, LUCIANO - Integrante / Murilo Perleberg - Integrante / Mateus Mendes Gonçalves - Integrante / Isis Duarte Bender - Integrante / Roberta de Carvalho Nobre Palau - Integrante / Robson André Domanski - Integrante.Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa / Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Bolsa / Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Auxílio
										financeiro / Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Auxílio
										financeiro / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio
										financeiro.Número de produções C, T & A: 17
2006 - 2008
Projeto de Arquiteturas para Compressão de Imagens e Vídeo Utilizando Metodologias de Reuso de Hardware
Descrição: Este projeto de pesquisa está relacionado a área de projeto de Sistemas-em-Chip (SoCs) voltados para a compressão de imagens estáticas e vídeos. Serão investigados os padrões JPEG para compressão de imagens estáticas e H.264/AVC para a compressão de vídeos. Serão selecionados, para desenvolvimento em hardware, blocos destes dois padrões e, sobre alguns dos blocos desenvolvidos será inserida uma interface de reuso seguindo o padrão OCP ou VCI. Deste modo, serão geradas arquiteturas reusáveis para a compressão de imagens estáticas e de vídeos.
Este projeto é uma ressubmissão atualizada de projeto do mesmo proponente que foi submetido para a FAPERGS em 2002, com previsão de execução para 2003 e 2004. Naquele projeto, que foi aprovado no mérito, mas não foi executado por falta de recursos, estava sendo proposta a investigação do reuso de hardware em arquiteturas direcionadas para a compressão JPEG. Mesmo sem que aquele projeto tenha sido executado, parte das atividades de pesquisa previstas no projeto original foram desenvolvidas, principalmente graças a aprovação pela FAPERGS, em 2003, de uma cota de bolsa IC para o proponente deste projeto. Este bolsista IC, mesmo com poucos recursos disponíveis, trabalhou nas atividades do projeto original. Por isso, esta nova submissão atualizou o projeto original, para aproveitar o que já foi desenvolvido e inserindo novos tópicos, como a compressão de vídeo segundo o padrão H.264/AVC. Este padrão é o mais novo padrão de compressão de vídeos e possui elevado interesse acadêmico e industrial, principalmente para implementações direcionadas para hardware.
O projeto será desenvolvido na Universidade Federal de Pelotas, junto ao Grupo de Arquiteturas e Circuitos Integrados, mas contará com o apoio de pesquisadores da Universidade Federal do Rio Grande do Sul (UFRGS) e da Universidade Federal do Rio Grande Norte (UFRN).. Situação: Concluído; Natureza: Pesquisa. Alunos envolvidos: Graduação: (5) . Integrantes: Luciano Volcan Agostini - Coordenador / Sergio Bampi - Integrante / Ivan Saraiva Silva - Integrante / José Luis Güntzel - Integrante / Leandro Zanetti Paiva da Rosa - Integrante.Financiador(es): Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Auxílio
										financeiro / Universidade Federal do Rio Grande do Norte - Cooperação / Universidade Federal do Rio Grande do Sul - Cooperação / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio
										financeiro / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.Número de produções C, T & A: 63
2004 - 2007
APISE - Desenvolvimento e Prototipação de Arquiteturas para Processamento e Imagens em Sistemas Embarcados
Descrição: O presente projeto tem como objeto de interesse o estudo, a especificação, o desenvolvimento e a prototipação de arquiteturas de hardware para o processamento digital de imagens e vídeo. Mais especificamente, pretende-se desenvolver arquiteturas para a compressão de imagens e vídeo e para o reconhecimento de padrões em imagens. Também pretende-se desenvolver ferramentas computacionais de apoio ao projeto físico destas arquiteturas. Para a compressão de imagens, o padrão JPEG 2000 será investigado e serão desenvolvidas arquiteturas para este padrão. Serão desenvolvidas arquiteturas para a transformada discreta de wavelet (DWT), para a quantização e para a codificação de entropia. Além disso, o padrão de compressão JPEG original [THE 92] também será tratado, com otimizações arquiteturais em trabalhos anteriores. Para a compressão de vídeo, serão investigados os padrões MPEG 4, e H.264. Serão desenvolvidas arquiteturas para o estimador de movimento, para o preditor intra-espacial, para a transformada discreta do cosseno (DCT) e para o Codificador de Palavra Variável Adaptativa ao Contexto (CAVLC) e o Codificador Aritmético Binário Adaptativo ao Contexto (CABAC). Serão desenvolvidas arquiteturas para o reconhecimento de padrões em imagens, baseadas em redes neurais artificiais, incluindo o desenvolvimento de operadores aritméticos (multiplicadores e somadores) integrados e de elevado desempenho. As arquiteturas para compressão de imagens e vídeo e para o reconhecimento de padrões serão implementadas, em um primeiro momento, em dispositivos reconfiguráveis do tipo FPGAs, por conta de sua grande flexibilidade de operação e facilidade para prototipação.Para a compressão de imagens, o padrão JPEG 2000 será investigado e serão desenvolvidas arquiteturas para este padrão. Serão desenvolvidas arquiteturas para a transformada discreta de wavelet (DWT), para a quantização e para a codificação de entropia. Além disso, o padrão de compressão JPEG original [THE 92] também será trat. Situação: Em andamento; Natureza: Pesquisa. Alunos envolvidos: Graduação: (8)  / Especialização: (0)  / Mestrado acadêmico: (0)  / Mestrado profissional: (0)  / Doutorado: (0) . Integrantes: Luciano Volcan Agostini - Integrante / José Luis Güntzel - Coordenador / Andre Marcelo Coelho da Silva - Integrante / Dênis Franco - Integrante / Marcelo Schiavon Porto - Integrante / Thaísa Leal da Silva - Integrante / João Alberto Vortman - Integrante.Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio
										financeiro / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa / Universidade Federal do Rio Grande - Cooperação.Número de produções C, T & A: 6
2004 - 2006
Projeto de Arquiteturas para Compressão de Imagens JPEG Utilizando Metodologias de Reuso de Blocos de Hardware
Descrição: Este projeto pretende investigar o estado da arte das metodologias de reuso de hardware, visando a sua aplicação em projetos anteriormente desenvolvidos para a compressão de imagens JPEG. Vários serão os blocos de hardware que serão desenvolvidos, de acordo com os padrões de reusabilidade industriais, como o padrão VCI e o padrão OCP. Ao final do trabalho, os módulos desenvolvidos serão disponibilizados no portal Brazil IP, que visa a divulgação dos cores IPs desenvolvidos no Brasil. 
Além da contribuição específica já mencionada, este projeto pretende auxiliar na consolidação do Grupo de Arquiteturas e Circuitos Integrados (GACI) da UFPel e contribuir com os recentes esforços do MCT e da SCT-RS que, através do Plano Nacional de Microeletrônica e do projeto CEITEC, pretendem estimular o crescimento da produção acadêmica e industrial na área de microeletrônica, apontando fortemente para necessidade de investimentos em pesquisas na área de reuso de hardware.
Para auxiliar no desenvolvimento deste projeto é solicitada uma quota de bolsista de iniciação científica. Este bolsista irá trabalhar no desenvolvimento e validação das arquiteturas propostas, se concentrando no desenvolvimento e validação das arquiteturas de interface padrão para reuso de blocos de hardware e no aperfeiçoamento, no desenvolvimento e na validação das arquiteturas direcionadas à compressão JPEG.. Situação: Concluído; Natureza: Pesquisa. Alunos envolvidos: Graduação: (1) . Integrantes: Luciano Volcan Agostini - Coordenador / Sergio Bampi - Integrante / Ivan Saraiva Silva - Integrante / José Luis Güntzel - Integrante / Leandro Zanetti Paiva da Rosa - Integrante.Financiador(es): Universidade Federal do Rio Grande do Sul - Cooperação / Universidade Federal do Rio Grande do Norte - Cooperação / Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Bolsa.
2003 - 2007
SoCMicro - Sistemas em Chip: Metodologia de Projeto de Circuitos e Micro-Sistemas
Descrição: Este projeto foca o desafio de integração de sistemas de computação em chips. Esta área engloba uma multiplicidade de técnicas e conhecimentos de engenharia de computação e de engenharia elétrica, com vistas a utilizar a capacidade tecnológica da microeletrônica para soluções de hardware originais. As contribuições do projeto estão no desenvolvimento de métodos de projeto de circuitos mistos analógico-digitais, ferramentas computacionais para sistemas-em-chip (SoC) e no desenvolvimento de circuitos integrados CMOS para aplicações específicas. Fazem parte deste projeto a UFRGS, a UFPel e a UCPel. A coordenação é do Prof. Sergio Bampi (UFRGS). A UFPel está encarregada do desenvolvimento de ferramentas para a Análise de Timing e de Metodologias para o Processamento de Imagens. OBS: Projeto aprovado no contexto da Chamada Conjunta MCT/SEPIN - FINEP - CNPq 01/2002 (Programa de Apoio à Pesquisa, Desenvolvimento e Inovação em Tecnologia da Informação - PDI-TI) Processo CNPq 552121/2002-9 Vigência: janeiro/2003 a dezembro/2006 Benefícios: R$ 669.000,00. Recursos destinados à UFPel: R$ 150.000,00 (capital e custeio), uma bolsa DTI-7G e três bolsas de ITI.. Situação: Em andamento; Natureza: Pesquisa. Alunos envolvidos: Graduação: (5) . Integrantes: Luciano Volcan Agostini - Integrante / Sergio Bampi - Coordenador / Roger Endrigo Carvalho Porto - Integrante / José Luis Güntzel - Integrante / Marcelo Schiavon Porto - Integrante / Thaísa Leal da Silva - Integrante.Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa / Universidade Federal do Rio Grande do Sul - Cooperação / Não informado / Universidade Católica de Pelotas - Cooperação / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio
										financeiro.Número de produções C, T & A: 7
2003 - 2005
SoC-Reuse: Desenvolvimento de Sistemas em Silício Baseados no Reuso de Blocos de Hardware
Descrição: Este projeto investigou o estado da arte das metodologias de reuso de hardware, focando na análise de timing de sistemas em chip (SoCs) baseados no reuso de blocos de hardware de diferentes fabricantes. Como estudo de caso para esta investigação, foram desenvolvidas arquiteturas e operadores direcionados para o processamento de imagens, tanto em nível RTL quanto em nível de leiaute. Os blocos de hardware desenvolvidos seguiram os padrões industriais de reusabilidade (OCP e/ou VCI). OBS: Projeto aprovado no contexto do Edital Universal 2003. Processo CNPq 478579/2003-9. Vigência: outubro/2003 a outubro/2005. Benefícios: R$ 20.000,00 (metade em capital e metde em custeio).. Situação: Concluído; Natureza: Pesquisa. Alunos envolvidos: Graduação: (4) . Integrantes: Luciano Volcan Agostini - Integrante / Roger Endrigo Carvalho Porto - Integrante / Rodrigo Araújo Tavares - Integrante / José Luis Güntzel - Coordenador / Marcelo Schiavon Porto - Integrante / Thaísa Leal da Silva - Integrante.Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio
										financeiro.Número de produções C, T & A: 4