Classic Timing Analyzer report for dizhifasheng
Sat Nov 13 10:05:05 2021
Quartus II Version 9.0 Build 132 02/25/2009 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clk'
  7. tsu
  8. tco
  9. tpd
 10. th
 11. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                    ;
+------------------------------+-------+---------------+----------------------------------+-------------+-------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                      ; From        ; To          ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+----------------------------------+-------------+-------------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 10.318 ns                        ; a[3]        ; counter1[7] ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 13.594 ns                        ; counter1[0] ; q[4]        ; clk        ; --       ; 0            ;
; Worst-case tpd               ; N/A   ; None          ; 18.080 ns                        ; add[0]      ; q[4]        ; --         ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; -2.859 ns                        ; e           ; counter1[0] ; --         ; clk      ; 0            ;
; Clock Setup: 'clk'           ; N/A   ; None          ; 214.45 MHz ( period = 4.663 ns ) ; counter1[5] ; counter1[7] ; clk        ; clk      ; 0            ;
; Total number of failed paths ;       ;               ;                                  ;             ;             ;            ;          ; 0            ;
+------------------------------+-------+---------------+----------------------------------+-------------+-------------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EP2C5T144C8        ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                   ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                   ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 6           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-6 processors         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                               ;
+-------+----------------------------------+-------------+-------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period)             ; From        ; To          ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-------+----------------------------------+-------------+-------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A   ; 214.45 MHz ( period = 4.663 ns ) ; counter1[5] ; counter1[1] ; clk        ; clk      ; None                        ; None                      ; 4.399 ns                ;
; N/A   ; 214.45 MHz ( period = 4.663 ns ) ; counter1[5] ; counter1[7] ; clk        ; clk      ; None                        ; None                      ; 4.399 ns                ;
; N/A   ; 214.50 MHz ( period = 4.662 ns ) ; counter1[5] ; counter1[4] ; clk        ; clk      ; None                        ; None                      ; 4.398 ns                ;
; N/A   ; 214.55 MHz ( period = 4.661 ns ) ; counter1[5] ; counter1[2] ; clk        ; clk      ; None                        ; None                      ; 4.397 ns                ;
; N/A   ; 214.55 MHz ( period = 4.661 ns ) ; counter1[5] ; counter1[3] ; clk        ; clk      ; None                        ; None                      ; 4.397 ns                ;
; N/A   ; 214.59 MHz ( period = 4.660 ns ) ; counter1[5] ; counter1[6] ; clk        ; clk      ; None                        ; None                      ; 4.396 ns                ;
; N/A   ; 216.59 MHz ( period = 4.617 ns ) ; counter1[5] ; counter1[9] ; clk        ; clk      ; None                        ; None                      ; 4.353 ns                ;
; N/A   ; 216.64 MHz ( period = 4.616 ns ) ; counter1[5] ; counter1[8] ; clk        ; clk      ; None                        ; None                      ; 4.352 ns                ;
; N/A   ; 216.68 MHz ( period = 4.615 ns ) ; counter1[5] ; counter1[5] ; clk        ; clk      ; None                        ; None                      ; 4.351 ns                ;
; N/A   ; 227.27 MHz ( period = 4.400 ns ) ; counter1[5] ; counter1[0] ; clk        ; clk      ; None                        ; None                      ; 4.136 ns                ;
; N/A   ; 231.05 MHz ( period = 4.328 ns ) ; counter1[0] ; counter1[1] ; clk        ; clk      ; None                        ; None                      ; 4.064 ns                ;
; N/A   ; 231.05 MHz ( period = 4.328 ns ) ; counter1[0] ; counter1[7] ; clk        ; clk      ; None                        ; None                      ; 4.064 ns                ;
; N/A   ; 231.11 MHz ( period = 4.327 ns ) ; counter1[0] ; counter1[4] ; clk        ; clk      ; None                        ; None                      ; 4.063 ns                ;
; N/A   ; 231.16 MHz ( period = 4.326 ns ) ; counter1[0] ; counter1[2] ; clk        ; clk      ; None                        ; None                      ; 4.062 ns                ;
; N/A   ; 231.16 MHz ( period = 4.326 ns ) ; counter1[0] ; counter1[3] ; clk        ; clk      ; None                        ; None                      ; 4.062 ns                ;
; N/A   ; 231.21 MHz ( period = 4.325 ns ) ; counter1[0] ; counter1[6] ; clk        ; clk      ; None                        ; None                      ; 4.061 ns                ;
; N/A   ; 233.05 MHz ( period = 4.291 ns ) ; counter1[8] ; counter1[1] ; clk        ; clk      ; None                        ; None                      ; 4.027 ns                ;
; N/A   ; 233.05 MHz ( period = 4.291 ns ) ; counter1[8] ; counter1[7] ; clk        ; clk      ; None                        ; None                      ; 4.027 ns                ;
; N/A   ; 233.10 MHz ( period = 4.290 ns ) ; counter1[8] ; counter1[4] ; clk        ; clk      ; None                        ; None                      ; 4.026 ns                ;
; N/A   ; 233.15 MHz ( period = 4.289 ns ) ; counter1[8] ; counter1[2] ; clk        ; clk      ; None                        ; None                      ; 4.025 ns                ;
; N/A   ; 233.15 MHz ( period = 4.289 ns ) ; counter1[8] ; counter1[3] ; clk        ; clk      ; None                        ; None                      ; 4.025 ns                ;
; N/A   ; 233.21 MHz ( period = 4.288 ns ) ; counter1[8] ; counter1[6] ; clk        ; clk      ; None                        ; None                      ; 4.024 ns                ;
; N/A   ; 233.54 MHz ( period = 4.282 ns ) ; counter1[0] ; counter1[9] ; clk        ; clk      ; None                        ; None                      ; 4.018 ns                ;
; N/A   ; 233.59 MHz ( period = 4.281 ns ) ; counter1[0] ; counter1[8] ; clk        ; clk      ; None                        ; None                      ; 4.017 ns                ;
; N/A   ; 233.64 MHz ( period = 4.280 ns ) ; counter1[0] ; counter1[5] ; clk        ; clk      ; None                        ; None                      ; 4.016 ns                ;
; N/A   ; 234.58 MHz ( period = 4.263 ns ) ; counter1[4] ; counter1[1] ; clk        ; clk      ; None                        ; None                      ; 3.999 ns                ;
; N/A   ; 234.58 MHz ( period = 4.263 ns ) ; counter1[4] ; counter1[7] ; clk        ; clk      ; None                        ; None                      ; 3.999 ns                ;
; N/A   ; 234.63 MHz ( period = 4.262 ns ) ; counter1[4] ; counter1[4] ; clk        ; clk      ; None                        ; None                      ; 3.998 ns                ;
; N/A   ; 234.69 MHz ( period = 4.261 ns ) ; counter1[4] ; counter1[2] ; clk        ; clk      ; None                        ; None                      ; 3.997 ns                ;
; N/A   ; 234.69 MHz ( period = 4.261 ns ) ; counter1[4] ; counter1[3] ; clk        ; clk      ; None                        ; None                      ; 3.997 ns                ;
; N/A   ; 234.74 MHz ( period = 4.260 ns ) ; counter1[4] ; counter1[6] ; clk        ; clk      ; None                        ; None                      ; 3.996 ns                ;
; N/A   ; 235.57 MHz ( period = 4.245 ns ) ; counter1[8] ; counter1[9] ; clk        ; clk      ; None                        ; None                      ; 3.981 ns                ;
; N/A   ; 235.63 MHz ( period = 4.244 ns ) ; counter1[8] ; counter1[8] ; clk        ; clk      ; None                        ; None                      ; 3.980 ns                ;
; N/A   ; 235.68 MHz ( period = 4.243 ns ) ; counter1[8] ; counter1[5] ; clk        ; clk      ; None                        ; None                      ; 3.979 ns                ;
; N/A   ; 237.14 MHz ( period = 4.217 ns ) ; counter1[4] ; counter1[9] ; clk        ; clk      ; None                        ; None                      ; 3.953 ns                ;
; N/A   ; 237.19 MHz ( period = 4.216 ns ) ; counter1[4] ; counter1[8] ; clk        ; clk      ; None                        ; None                      ; 3.952 ns                ;
; N/A   ; 237.25 MHz ( period = 4.215 ns ) ; counter1[4] ; counter1[5] ; clk        ; clk      ; None                        ; None                      ; 3.951 ns                ;
; N/A   ; 239.41 MHz ( period = 4.177 ns ) ; counter1[3] ; counter1[1] ; clk        ; clk      ; None                        ; None                      ; 3.913 ns                ;
; N/A   ; 239.41 MHz ( period = 4.177 ns ) ; counter1[3] ; counter1[7] ; clk        ; clk      ; None                        ; None                      ; 3.913 ns                ;
; N/A   ; 239.46 MHz ( period = 4.176 ns ) ; counter1[3] ; counter1[4] ; clk        ; clk      ; None                        ; None                      ; 3.912 ns                ;
; N/A   ; 239.52 MHz ( period = 4.175 ns ) ; counter1[3] ; counter1[2] ; clk        ; clk      ; None                        ; None                      ; 3.911 ns                ;
; N/A   ; 239.52 MHz ( period = 4.175 ns ) ; counter1[3] ; counter1[3] ; clk        ; clk      ; None                        ; None                      ; 3.911 ns                ;
; N/A   ; 239.58 MHz ( period = 4.174 ns ) ; counter1[3] ; counter1[6] ; clk        ; clk      ; None                        ; None                      ; 3.910 ns                ;
; N/A   ; 242.07 MHz ( period = 4.131 ns ) ; counter1[3] ; counter1[9] ; clk        ; clk      ; None                        ; None                      ; 3.867 ns                ;
; N/A   ; 242.13 MHz ( period = 4.130 ns ) ; counter1[3] ; counter1[8] ; clk        ; clk      ; None                        ; None                      ; 3.866 ns                ;
; N/A   ; 242.19 MHz ( period = 4.129 ns ) ; counter1[3] ; counter1[5] ; clk        ; clk      ; None                        ; None                      ; 3.865 ns                ;
; N/A   ; 243.49 MHz ( period = 4.107 ns ) ; counter1[9] ; counter1[1] ; clk        ; clk      ; None                        ; None                      ; 3.843 ns                ;
; N/A   ; 243.49 MHz ( period = 4.107 ns ) ; counter1[9] ; counter1[7] ; clk        ; clk      ; None                        ; None                      ; 3.843 ns                ;
; N/A   ; 243.55 MHz ( period = 4.106 ns ) ; counter1[9] ; counter1[4] ; clk        ; clk      ; None                        ; None                      ; 3.842 ns                ;
; N/A   ; 243.61 MHz ( period = 4.105 ns ) ; counter1[9] ; counter1[2] ; clk        ; clk      ; None                        ; None                      ; 3.841 ns                ;
; N/A   ; 243.61 MHz ( period = 4.105 ns ) ; counter1[9] ; counter1[3] ; clk        ; clk      ; None                        ; None                      ; 3.841 ns                ;
; N/A   ; 243.66 MHz ( period = 4.104 ns ) ; counter1[9] ; counter1[6] ; clk        ; clk      ; None                        ; None                      ; 3.840 ns                ;
; N/A   ; 245.70 MHz ( period = 4.070 ns ) ; counter1[6] ; counter1[1] ; clk        ; clk      ; None                        ; None                      ; 3.806 ns                ;
; N/A   ; 245.70 MHz ( period = 4.070 ns ) ; counter1[6] ; counter1[7] ; clk        ; clk      ; None                        ; None                      ; 3.806 ns                ;
; N/A   ; 245.76 MHz ( period = 4.069 ns ) ; counter1[6] ; counter1[4] ; clk        ; clk      ; None                        ; None                      ; 3.805 ns                ;
; N/A   ; 245.82 MHz ( period = 4.068 ns ) ; counter1[6] ; counter1[2] ; clk        ; clk      ; None                        ; None                      ; 3.804 ns                ;
; N/A   ; 245.82 MHz ( period = 4.068 ns ) ; counter1[6] ; counter1[3] ; clk        ; clk      ; None                        ; None                      ; 3.804 ns                ;
; N/A   ; 245.88 MHz ( period = 4.067 ns ) ; counter1[6] ; counter1[6] ; clk        ; clk      ; None                        ; None                      ; 3.803 ns                ;
; N/A   ; 246.00 MHz ( period = 4.065 ns ) ; counter1[0] ; counter1[0] ; clk        ; clk      ; None                        ; None                      ; 3.801 ns                ;
; N/A   ; 246.24 MHz ( period = 4.061 ns ) ; counter1[9] ; counter1[9] ; clk        ; clk      ; None                        ; None                      ; 3.797 ns                ;
; N/A   ; 246.31 MHz ( period = 4.060 ns ) ; counter1[9] ; counter1[8] ; clk        ; clk      ; None                        ; None                      ; 3.796 ns                ;
; N/A   ; 246.37 MHz ( period = 4.059 ns ) ; counter1[9] ; counter1[5] ; clk        ; clk      ; None                        ; None                      ; 3.795 ns                ;
; N/A   ; 248.26 MHz ( period = 4.028 ns ) ; counter1[8] ; counter1[0] ; clk        ; clk      ; None                        ; None                      ; 3.764 ns                ;
; N/A   ; 248.39 MHz ( period = 4.026 ns ) ; counter1[2] ; counter1[9] ; clk        ; clk      ; None                        ; None                      ; 3.762 ns                ;
; N/A   ; 248.51 MHz ( period = 4.024 ns ) ; counter1[6] ; counter1[9] ; clk        ; clk      ; None                        ; None                      ; 3.760 ns                ;
; N/A   ; 248.57 MHz ( period = 4.023 ns ) ; counter1[6] ; counter1[8] ; clk        ; clk      ; None                        ; None                      ; 3.759 ns                ;
; N/A   ; 248.63 MHz ( period = 4.022 ns ) ; counter1[6] ; counter1[5] ; clk        ; clk      ; None                        ; None                      ; 3.758 ns                ;
; N/A   ; 248.63 MHz ( period = 4.022 ns ) ; counter1[2] ; counter1[8] ; clk        ; clk      ; None                        ; None                      ; 3.758 ns                ;
; N/A   ; 249.19 MHz ( period = 4.013 ns ) ; counter1[2] ; counter1[1] ; clk        ; clk      ; None                        ; None                      ; 3.749 ns                ;
; N/A   ; 249.19 MHz ( period = 4.013 ns ) ; counter1[2] ; counter1[7] ; clk        ; clk      ; None                        ; None                      ; 3.749 ns                ;
; N/A   ; 249.25 MHz ( period = 4.012 ns ) ; counter1[2] ; counter1[4] ; clk        ; clk      ; None                        ; None                      ; 3.748 ns                ;
; N/A   ; 249.31 MHz ( period = 4.011 ns ) ; counter1[2] ; counter1[2] ; clk        ; clk      ; None                        ; None                      ; 3.747 ns                ;
; N/A   ; 249.31 MHz ( period = 4.011 ns ) ; counter1[2] ; counter1[3] ; clk        ; clk      ; None                        ; None                      ; 3.747 ns                ;
; N/A   ; 249.38 MHz ( period = 4.010 ns ) ; counter1[2] ; counter1[6] ; clk        ; clk      ; None                        ; None                      ; 3.746 ns                ;
; N/A   ; 250.00 MHz ( period = 4.000 ns ) ; counter1[4] ; counter1[0] ; clk        ; clk      ; None                        ; None                      ; 3.736 ns                ;
; N/A   ; 252.21 MHz ( period = 3.965 ns ) ; counter1[2] ; counter1[5] ; clk        ; clk      ; None                        ; None                      ; 3.701 ns                ;
; N/A   ; 260.15 MHz ( period = 3.844 ns ) ; counter1[9] ; counter1[0] ; clk        ; clk      ; None                        ; None                      ; 3.580 ns                ;
; N/A   ; 262.26 MHz ( period = 3.813 ns ) ; counter1[1] ; counter1[9] ; clk        ; clk      ; None                        ; None                      ; 3.549 ns                ;
; N/A   ; 262.54 MHz ( period = 3.809 ns ) ; counter1[1] ; counter1[8] ; clk        ; clk      ; None                        ; None                      ; 3.545 ns                ;
; N/A   ; 263.16 MHz ( period = 3.800 ns ) ; counter1[1] ; counter1[1] ; clk        ; clk      ; None                        ; None                      ; 3.536 ns                ;
; N/A   ; 263.16 MHz ( period = 3.800 ns ) ; counter1[1] ; counter1[7] ; clk        ; clk      ; None                        ; None                      ; 3.536 ns                ;
; N/A   ; 263.23 MHz ( period = 3.799 ns ) ; counter1[1] ; counter1[4] ; clk        ; clk      ; None                        ; None                      ; 3.535 ns                ;
; N/A   ; 263.30 MHz ( period = 3.798 ns ) ; counter1[1] ; counter1[2] ; clk        ; clk      ; None                        ; None                      ; 3.534 ns                ;
; N/A   ; 263.30 MHz ( period = 3.798 ns ) ; counter1[1] ; counter1[3] ; clk        ; clk      ; None                        ; None                      ; 3.534 ns                ;
; N/A   ; 263.37 MHz ( period = 3.797 ns ) ; counter1[1] ; counter1[6] ; clk        ; clk      ; None                        ; None                      ; 3.533 ns                ;
; N/A   ; 266.52 MHz ( period = 3.752 ns ) ; counter1[1] ; counter1[5] ; clk        ; clk      ; None                        ; None                      ; 3.488 ns                ;
; N/A   ; 267.52 MHz ( period = 3.738 ns ) ; counter1[2] ; counter1[0] ; clk        ; clk      ; None                        ; None                      ; 3.474 ns                ;
; N/A   ; 276.09 MHz ( period = 3.622 ns ) ; counter1[7] ; counter1[1] ; clk        ; clk      ; None                        ; None                      ; 3.358 ns                ;
; N/A   ; 276.09 MHz ( period = 3.622 ns ) ; counter1[7] ; counter1[7] ; clk        ; clk      ; None                        ; None                      ; 3.358 ns                ;
; N/A   ; 276.17 MHz ( period = 3.621 ns ) ; counter1[7] ; counter1[4] ; clk        ; clk      ; None                        ; None                      ; 3.357 ns                ;
; N/A   ; 276.24 MHz ( period = 3.620 ns ) ; counter1[7] ; counter1[2] ; clk        ; clk      ; None                        ; None                      ; 3.356 ns                ;
; N/A   ; 276.24 MHz ( period = 3.620 ns ) ; counter1[7] ; counter1[3] ; clk        ; clk      ; None                        ; None                      ; 3.356 ns                ;
; N/A   ; 276.32 MHz ( period = 3.619 ns ) ; counter1[7] ; counter1[6] ; clk        ; clk      ; None                        ; None                      ; 3.355 ns                ;
; N/A   ; 277.78 MHz ( period = 3.600 ns ) ; counter1[3] ; counter1[0] ; clk        ; clk      ; None                        ; None                      ; 3.336 ns                ;
; N/A   ; 279.64 MHz ( period = 3.576 ns ) ; counter1[7] ; counter1[9] ; clk        ; clk      ; None                        ; None                      ; 3.312 ns                ;
; N/A   ; 279.72 MHz ( period = 3.575 ns ) ; counter1[7] ; counter1[8] ; clk        ; clk      ; None                        ; None                      ; 3.311 ns                ;
; N/A   ; 279.80 MHz ( period = 3.574 ns ) ; counter1[7] ; counter1[5] ; clk        ; clk      ; None                        ; None                      ; 3.310 ns                ;
; N/A   ; 293.26 MHz ( period = 3.410 ns ) ; counter1[1] ; counter1[0] ; clk        ; clk      ; None                        ; None                      ; 3.146 ns                ;
; N/A   ; 297.71 MHz ( period = 3.359 ns ) ; counter1[7] ; counter1[0] ; clk        ; clk      ; None                        ; None                      ; 3.095 ns                ;
; N/A   ; 318.27 MHz ( period = 3.142 ns ) ; counter1[6] ; counter1[0] ; clk        ; clk      ; None                        ; None                      ; 2.878 ns                ;
+-------+----------------------------------+-------------+-------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+---------------------------------------------------------------------+
; tsu                                                                 ;
+-------+--------------+------------+--------+-------------+----------+
; Slack ; Required tsu ; Actual tsu ; From   ; To          ; To Clock ;
+-------+--------------+------------+--------+-------------+----------+
; N/A   ; None         ; 10.318 ns  ; a[3]   ; counter1[1] ; clk      ;
; N/A   ; None         ; 10.318 ns  ; a[3]   ; counter1[7] ; clk      ;
; N/A   ; None         ; 10.317 ns  ; a[3]   ; counter1[4] ; clk      ;
; N/A   ; None         ; 10.316 ns  ; a[3]   ; counter1[2] ; clk      ;
; N/A   ; None         ; 10.316 ns  ; a[3]   ; counter1[3] ; clk      ;
; N/A   ; None         ; 10.315 ns  ; a[3]   ; counter1[6] ; clk      ;
; N/A   ; None         ; 10.272 ns  ; a[3]   ; counter1[9] ; clk      ;
; N/A   ; None         ; 10.271 ns  ; a[3]   ; counter1[8] ; clk      ;
; N/A   ; None         ; 10.270 ns  ; a[3]   ; counter1[5] ; clk      ;
; N/A   ; None         ; 10.055 ns  ; a[3]   ; counter1[0] ; clk      ;
; N/A   ; None         ; 9.499 ns   ; a[0]   ; counter1[1] ; clk      ;
; N/A   ; None         ; 9.499 ns   ; a[0]   ; counter1[7] ; clk      ;
; N/A   ; None         ; 9.498 ns   ; a[0]   ; counter1[4] ; clk      ;
; N/A   ; None         ; 9.497 ns   ; a[0]   ; counter1[2] ; clk      ;
; N/A   ; None         ; 9.497 ns   ; a[0]   ; counter1[3] ; clk      ;
; N/A   ; None         ; 9.496 ns   ; a[0]   ; counter1[6] ; clk      ;
; N/A   ; None         ; 9.453 ns   ; a[0]   ; counter1[9] ; clk      ;
; N/A   ; None         ; 9.452 ns   ; a[0]   ; counter1[8] ; clk      ;
; N/A   ; None         ; 9.451 ns   ; a[0]   ; counter1[5] ; clk      ;
; N/A   ; None         ; 9.236 ns   ; a[0]   ; counter1[0] ; clk      ;
; N/A   ; None         ; 9.216 ns   ; a[1]   ; counter1[1] ; clk      ;
; N/A   ; None         ; 9.216 ns   ; a[1]   ; counter1[7] ; clk      ;
; N/A   ; None         ; 9.215 ns   ; a[1]   ; counter1[4] ; clk      ;
; N/A   ; None         ; 9.214 ns   ; a[1]   ; counter1[2] ; clk      ;
; N/A   ; None         ; 9.214 ns   ; a[1]   ; counter1[3] ; clk      ;
; N/A   ; None         ; 9.213 ns   ; a[1]   ; counter1[6] ; clk      ;
; N/A   ; None         ; 9.170 ns   ; a[1]   ; counter1[9] ; clk      ;
; N/A   ; None         ; 9.169 ns   ; a[1]   ; counter1[8] ; clk      ;
; N/A   ; None         ; 9.168 ns   ; a[1]   ; counter1[5] ; clk      ;
; N/A   ; None         ; 9.090 ns   ; a[2]   ; counter1[1] ; clk      ;
; N/A   ; None         ; 9.090 ns   ; a[2]   ; counter1[7] ; clk      ;
; N/A   ; None         ; 9.089 ns   ; a[2]   ; counter1[4] ; clk      ;
; N/A   ; None         ; 9.088 ns   ; a[2]   ; counter1[2] ; clk      ;
; N/A   ; None         ; 9.088 ns   ; a[2]   ; counter1[3] ; clk      ;
; N/A   ; None         ; 9.087 ns   ; a[2]   ; counter1[6] ; clk      ;
; N/A   ; None         ; 9.044 ns   ; a[2]   ; counter1[9] ; clk      ;
; N/A   ; None         ; 9.043 ns   ; a[2]   ; counter1[8] ; clk      ;
; N/A   ; None         ; 9.042 ns   ; a[2]   ; counter1[5] ; clk      ;
; N/A   ; None         ; 8.953 ns   ; a[1]   ; counter1[0] ; clk      ;
; N/A   ; None         ; 8.827 ns   ; a[2]   ; counter1[0] ; clk      ;
; N/A   ; None         ; 8.768 ns   ; add[0] ; counter1[1] ; clk      ;
; N/A   ; None         ; 8.768 ns   ; add[0] ; counter1[7] ; clk      ;
; N/A   ; None         ; 8.767 ns   ; add[0] ; counter1[4] ; clk      ;
; N/A   ; None         ; 8.766 ns   ; add[0] ; counter1[2] ; clk      ;
; N/A   ; None         ; 8.766 ns   ; add[0] ; counter1[3] ; clk      ;
; N/A   ; None         ; 8.765 ns   ; add[0] ; counter1[6] ; clk      ;
; N/A   ; None         ; 8.722 ns   ; add[0] ; counter1[9] ; clk      ;
; N/A   ; None         ; 8.721 ns   ; add[0] ; counter1[8] ; clk      ;
; N/A   ; None         ; 8.720 ns   ; add[0] ; counter1[5] ; clk      ;
; N/A   ; None         ; 8.505 ns   ; add[0] ; counter1[0] ; clk      ;
; N/A   ; None         ; 7.740 ns   ; f      ; counter1[1] ; clk      ;
; N/A   ; None         ; 7.740 ns   ; f      ; counter1[7] ; clk      ;
; N/A   ; None         ; 7.739 ns   ; f      ; counter1[4] ; clk      ;
; N/A   ; None         ; 7.738 ns   ; f      ; counter1[2] ; clk      ;
; N/A   ; None         ; 7.738 ns   ; f      ; counter1[3] ; clk      ;
; N/A   ; None         ; 7.737 ns   ; f      ; counter1[6] ; clk      ;
; N/A   ; None         ; 7.694 ns   ; f      ; counter1[9] ; clk      ;
; N/A   ; None         ; 7.693 ns   ; f      ; counter1[8] ; clk      ;
; N/A   ; None         ; 7.692 ns   ; f      ; counter1[5] ; clk      ;
; N/A   ; None         ; 7.688 ns   ; add[1] ; counter1[1] ; clk      ;
; N/A   ; None         ; 7.688 ns   ; add[1] ; counter1[7] ; clk      ;
; N/A   ; None         ; 7.687 ns   ; add[1] ; counter1[4] ; clk      ;
; N/A   ; None         ; 7.686 ns   ; add[1] ; counter1[2] ; clk      ;
; N/A   ; None         ; 7.686 ns   ; add[1] ; counter1[3] ; clk      ;
; N/A   ; None         ; 7.685 ns   ; add[1] ; counter1[6] ; clk      ;
; N/A   ; None         ; 7.642 ns   ; add[1] ; counter1[9] ; clk      ;
; N/A   ; None         ; 7.641 ns   ; add[1] ; counter1[8] ; clk      ;
; N/A   ; None         ; 7.640 ns   ; add[1] ; counter1[5] ; clk      ;
; N/A   ; None         ; 7.477 ns   ; f      ; counter1[0] ; clk      ;
; N/A   ; None         ; 7.425 ns   ; add[1] ; counter1[0] ; clk      ;
; N/A   ; None         ; 3.388 ns   ; e      ; counter1[1] ; clk      ;
; N/A   ; None         ; 3.388 ns   ; e      ; counter1[7] ; clk      ;
; N/A   ; None         ; 3.387 ns   ; e      ; counter1[4] ; clk      ;
; N/A   ; None         ; 3.386 ns   ; e      ; counter1[2] ; clk      ;
; N/A   ; None         ; 3.386 ns   ; e      ; counter1[3] ; clk      ;
; N/A   ; None         ; 3.385 ns   ; e      ; counter1[6] ; clk      ;
; N/A   ; None         ; 3.342 ns   ; e      ; counter1[9] ; clk      ;
; N/A   ; None         ; 3.341 ns   ; e      ; counter1[8] ; clk      ;
; N/A   ; None         ; 3.340 ns   ; e      ; counter1[5] ; clk      ;
; N/A   ; None         ; 3.125 ns   ; e      ; counter1[0] ; clk      ;
+-------+--------------+------------+--------+-------------+----------+


+---------------------------------------------------------------------+
; tco                                                                 ;
+-------+--------------+------------+-------------+------+------------+
; Slack ; Required tco ; Actual tco ; From        ; To   ; From Clock ;
+-------+--------------+------------+-------------+------+------------+
; N/A   ; None         ; 13.594 ns  ; counter1[0] ; q[4] ; clk        ;
; N/A   ; None         ; 13.463 ns  ; counter1[0] ; q[6] ; clk        ;
; N/A   ; None         ; 13.421 ns  ; counter1[0] ; q[9] ; clk        ;
; N/A   ; None         ; 13.287 ns  ; counter1[0] ; q[8] ; clk        ;
; N/A   ; None         ; 13.108 ns  ; counter1[0] ; q[7] ; clk        ;
; N/A   ; None         ; 13.076 ns  ; counter1[1] ; q[4] ; clk        ;
; N/A   ; None         ; 12.958 ns  ; counter1[2] ; q[4] ; clk        ;
; N/A   ; None         ; 12.949 ns  ; counter1[0] ; q[5] ; clk        ;
; N/A   ; None         ; 12.945 ns  ; counter1[1] ; q[6] ; clk        ;
; N/A   ; None         ; 12.913 ns  ; counter1[3] ; q[4] ; clk        ;
; N/A   ; None         ; 12.903 ns  ; counter1[1] ; q[9] ; clk        ;
; N/A   ; None         ; 12.882 ns  ; counter1[4] ; q[6] ; clk        ;
; N/A   ; None         ; 12.840 ns  ; counter1[4] ; q[9] ; clk        ;
; N/A   ; None         ; 12.827 ns  ; counter1[2] ; q[6] ; clk        ;
; N/A   ; None         ; 12.785 ns  ; counter1[2] ; q[9] ; clk        ;
; N/A   ; None         ; 12.782 ns  ; counter1[3] ; q[6] ; clk        ;
; N/A   ; None         ; 12.769 ns  ; counter1[1] ; q[8] ; clk        ;
; N/A   ; None         ; 12.740 ns  ; counter1[3] ; q[9] ; clk        ;
; N/A   ; None         ; 12.706 ns  ; counter1[4] ; q[8] ; clk        ;
; N/A   ; None         ; 12.672 ns  ; counter1[5] ; q[6] ; clk        ;
; N/A   ; None         ; 12.651 ns  ; counter1[2] ; q[8] ; clk        ;
; N/A   ; None         ; 12.630 ns  ; counter1[5] ; q[9] ; clk        ;
; N/A   ; None         ; 12.619 ns  ; counter1[4] ; q[4] ; clk        ;
; N/A   ; None         ; 12.606 ns  ; counter1[3] ; q[8] ; clk        ;
; N/A   ; None         ; 12.590 ns  ; counter1[1] ; q[7] ; clk        ;
; N/A   ; None         ; 12.567 ns  ; counter1[0] ; q[3] ; clk        ;
; N/A   ; None         ; 12.527 ns  ; counter1[4] ; q[7] ; clk        ;
; N/A   ; None         ; 12.496 ns  ; counter1[5] ; q[8] ; clk        ;
; N/A   ; None         ; 12.479 ns  ; counter1[0] ; q[1] ; clk        ;
; N/A   ; None         ; 12.472 ns  ; counter1[2] ; q[7] ; clk        ;
; N/A   ; None         ; 12.431 ns  ; counter1[1] ; q[5] ; clk        ;
; N/A   ; None         ; 12.427 ns  ; counter1[3] ; q[7] ; clk        ;
; N/A   ; None         ; 12.368 ns  ; counter1[4] ; q[5] ; clk        ;
; N/A   ; None         ; 12.364 ns  ; counter1[6] ; q[9] ; clk        ;
; N/A   ; None         ; 12.317 ns  ; counter1[5] ; q[7] ; clk        ;
; N/A   ; None         ; 12.313 ns  ; counter1[2] ; q[5] ; clk        ;
; N/A   ; None         ; 12.268 ns  ; counter1[3] ; q[5] ; clk        ;
; N/A   ; None         ; 12.238 ns  ; counter1[7] ; q[9] ; clk        ;
; N/A   ; None         ; 12.230 ns  ; counter1[6] ; q[8] ; clk        ;
; N/A   ; None         ; 12.184 ns  ; counter1[8] ; q[9] ; clk        ;
; N/A   ; None         ; 12.104 ns  ; counter1[7] ; q[8] ; clk        ;
; N/A   ; None         ; 12.051 ns  ; counter1[6] ; q[7] ; clk        ;
; N/A   ; None         ; 12.049 ns  ; counter1[1] ; q[3] ; clk        ;
; N/A   ; None         ; 12.015 ns  ; counter1[6] ; q[6] ; clk        ;
; N/A   ; None         ; 11.931 ns  ; counter1[2] ; q[3] ; clk        ;
; N/A   ; None         ; 11.863 ns  ; counter1[0] ; q[2] ; clk        ;
; N/A   ; None         ; 11.759 ns  ; counter1[5] ; q[5] ; clk        ;
; N/A   ; None         ; 11.659 ns  ; counter1[8] ; q[8] ; clk        ;
; N/A   ; None         ; 11.567 ns  ; counter1[1] ; q[1] ; clk        ;
; N/A   ; None         ; 11.532 ns  ; counter1[0] ; q[0] ; clk        ;
; N/A   ; None         ; 11.524 ns  ; counter1[7] ; q[7] ; clk        ;
; N/A   ; None         ; 11.492 ns  ; counter1[3] ; q[3] ; clk        ;
; N/A   ; None         ; 11.404 ns  ; counter1[9] ; q[9] ; clk        ;
; N/A   ; None         ; 11.345 ns  ; counter1[1] ; q[2] ; clk        ;
; N/A   ; None         ; 10.834 ns  ; counter1[2] ; q[2] ; clk        ;
+-------+--------------+------------+-------------+------+------------+


+-------------------------------------------------------------+
; tpd                                                         ;
+-------+-------------------+-----------------+--------+------+
; Slack ; Required P2P Time ; Actual P2P Time ; From   ; To   ;
+-------+-------------------+-----------------+--------+------+
; N/A   ; None              ; 18.080 ns       ; add[0] ; q[4] ;
; N/A   ; None              ; 17.949 ns       ; add[0] ; q[6] ;
; N/A   ; None              ; 17.907 ns       ; add[0] ; q[9] ;
; N/A   ; None              ; 17.773 ns       ; add[0] ; q[8] ;
; N/A   ; None              ; 17.594 ns       ; add[0] ; q[7] ;
; N/A   ; None              ; 17.435 ns       ; add[0] ; q[5] ;
; N/A   ; None              ; 17.330 ns       ; add[1] ; q[4] ;
; N/A   ; None              ; 17.199 ns       ; add[1] ; q[6] ;
; N/A   ; None              ; 17.157 ns       ; add[1] ; q[9] ;
; N/A   ; None              ; 17.053 ns       ; add[0] ; q[3] ;
; N/A   ; None              ; 17.023 ns       ; add[1] ; q[8] ;
; N/A   ; None              ; 16.965 ns       ; add[0] ; q[1] ;
; N/A   ; None              ; 16.844 ns       ; add[1] ; q[7] ;
; N/A   ; None              ; 16.685 ns       ; add[1] ; q[5] ;
; N/A   ; None              ; 16.349 ns       ; add[0] ; q[2] ;
; N/A   ; None              ; 16.303 ns       ; add[1] ; q[3] ;
; N/A   ; None              ; 16.215 ns       ; add[1] ; q[1] ;
; N/A   ; None              ; 16.017 ns       ; add[0] ; q[0] ;
; N/A   ; None              ; 15.599 ns       ; add[1] ; q[2] ;
; N/A   ; None              ; 15.267 ns       ; add[1] ; q[0] ;
+-------+-------------------+-----------------+--------+------+


+----------------------------------------------------------------------------+
; th                                                                         ;
+---------------+-------------+------------+--------+-------------+----------+
; Minimum Slack ; Required th ; Actual th  ; From   ; To          ; To Clock ;
+---------------+-------------+------------+--------+-------------+----------+
; N/A           ; None        ; -2.859 ns  ; e      ; counter1[0] ; clk      ;
; N/A           ; None        ; -3.074 ns  ; e      ; counter1[5] ; clk      ;
; N/A           ; None        ; -3.075 ns  ; e      ; counter1[8] ; clk      ;
; N/A           ; None        ; -3.076 ns  ; e      ; counter1[9] ; clk      ;
; N/A           ; None        ; -3.119 ns  ; e      ; counter1[6] ; clk      ;
; N/A           ; None        ; -3.120 ns  ; e      ; counter1[2] ; clk      ;
; N/A           ; None        ; -3.120 ns  ; e      ; counter1[3] ; clk      ;
; N/A           ; None        ; -3.121 ns  ; e      ; counter1[4] ; clk      ;
; N/A           ; None        ; -3.122 ns  ; e      ; counter1[1] ; clk      ;
; N/A           ; None        ; -3.122 ns  ; e      ; counter1[7] ; clk      ;
; N/A           ; None        ; -6.374 ns  ; add[1] ; counter1[5] ; clk      ;
; N/A           ; None        ; -6.375 ns  ; add[1] ; counter1[8] ; clk      ;
; N/A           ; None        ; -6.376 ns  ; add[1] ; counter1[9] ; clk      ;
; N/A           ; None        ; -6.419 ns  ; add[1] ; counter1[6] ; clk      ;
; N/A           ; None        ; -6.420 ns  ; add[1] ; counter1[2] ; clk      ;
; N/A           ; None        ; -6.420 ns  ; add[1] ; counter1[3] ; clk      ;
; N/A           ; None        ; -6.421 ns  ; add[1] ; counter1[4] ; clk      ;
; N/A           ; None        ; -6.422 ns  ; add[1] ; counter1[1] ; clk      ;
; N/A           ; None        ; -6.422 ns  ; add[1] ; counter1[7] ; clk      ;
; N/A           ; None        ; -7.159 ns  ; add[1] ; counter1[0] ; clk      ;
; N/A           ; None        ; -7.211 ns  ; f      ; counter1[0] ; clk      ;
; N/A           ; None        ; -7.215 ns  ; add[0] ; counter1[5] ; clk      ;
; N/A           ; None        ; -7.216 ns  ; add[0] ; counter1[8] ; clk      ;
; N/A           ; None        ; -7.217 ns  ; add[0] ; counter1[9] ; clk      ;
; N/A           ; None        ; -7.260 ns  ; add[0] ; counter1[6] ; clk      ;
; N/A           ; None        ; -7.261 ns  ; add[0] ; counter1[2] ; clk      ;
; N/A           ; None        ; -7.261 ns  ; add[0] ; counter1[3] ; clk      ;
; N/A           ; None        ; -7.262 ns  ; add[0] ; counter1[4] ; clk      ;
; N/A           ; None        ; -7.263 ns  ; add[0] ; counter1[1] ; clk      ;
; N/A           ; None        ; -7.263 ns  ; add[0] ; counter1[7] ; clk      ;
; N/A           ; None        ; -7.426 ns  ; f      ; counter1[5] ; clk      ;
; N/A           ; None        ; -7.427 ns  ; f      ; counter1[8] ; clk      ;
; N/A           ; None        ; -7.428 ns  ; f      ; counter1[9] ; clk      ;
; N/A           ; None        ; -7.471 ns  ; f      ; counter1[6] ; clk      ;
; N/A           ; None        ; -7.472 ns  ; f      ; counter1[2] ; clk      ;
; N/A           ; None        ; -7.472 ns  ; f      ; counter1[3] ; clk      ;
; N/A           ; None        ; -7.473 ns  ; f      ; counter1[4] ; clk      ;
; N/A           ; None        ; -7.474 ns  ; f      ; counter1[1] ; clk      ;
; N/A           ; None        ; -7.474 ns  ; f      ; counter1[7] ; clk      ;
; N/A           ; None        ; -8.239 ns  ; add[0] ; counter1[0] ; clk      ;
; N/A           ; None        ; -8.561 ns  ; a[2]   ; counter1[0] ; clk      ;
; N/A           ; None        ; -8.687 ns  ; a[1]   ; counter1[0] ; clk      ;
; N/A           ; None        ; -8.776 ns  ; a[2]   ; counter1[5] ; clk      ;
; N/A           ; None        ; -8.777 ns  ; a[2]   ; counter1[8] ; clk      ;
; N/A           ; None        ; -8.778 ns  ; a[2]   ; counter1[9] ; clk      ;
; N/A           ; None        ; -8.821 ns  ; a[2]   ; counter1[6] ; clk      ;
; N/A           ; None        ; -8.822 ns  ; a[2]   ; counter1[2] ; clk      ;
; N/A           ; None        ; -8.822 ns  ; a[2]   ; counter1[3] ; clk      ;
; N/A           ; None        ; -8.823 ns  ; a[2]   ; counter1[4] ; clk      ;
; N/A           ; None        ; -8.824 ns  ; a[2]   ; counter1[1] ; clk      ;
; N/A           ; None        ; -8.824 ns  ; a[2]   ; counter1[7] ; clk      ;
; N/A           ; None        ; -8.902 ns  ; a[1]   ; counter1[5] ; clk      ;
; N/A           ; None        ; -8.903 ns  ; a[1]   ; counter1[8] ; clk      ;
; N/A           ; None        ; -8.904 ns  ; a[1]   ; counter1[9] ; clk      ;
; N/A           ; None        ; -8.947 ns  ; a[1]   ; counter1[6] ; clk      ;
; N/A           ; None        ; -8.948 ns  ; a[1]   ; counter1[2] ; clk      ;
; N/A           ; None        ; -8.948 ns  ; a[1]   ; counter1[3] ; clk      ;
; N/A           ; None        ; -8.949 ns  ; a[1]   ; counter1[4] ; clk      ;
; N/A           ; None        ; -8.950 ns  ; a[1]   ; counter1[1] ; clk      ;
; N/A           ; None        ; -8.950 ns  ; a[1]   ; counter1[7] ; clk      ;
; N/A           ; None        ; -8.970 ns  ; a[0]   ; counter1[0] ; clk      ;
; N/A           ; None        ; -9.185 ns  ; a[0]   ; counter1[5] ; clk      ;
; N/A           ; None        ; -9.186 ns  ; a[0]   ; counter1[8] ; clk      ;
; N/A           ; None        ; -9.187 ns  ; a[0]   ; counter1[9] ; clk      ;
; N/A           ; None        ; -9.230 ns  ; a[0]   ; counter1[6] ; clk      ;
; N/A           ; None        ; -9.231 ns  ; a[0]   ; counter1[2] ; clk      ;
; N/A           ; None        ; -9.231 ns  ; a[0]   ; counter1[3] ; clk      ;
; N/A           ; None        ; -9.232 ns  ; a[0]   ; counter1[4] ; clk      ;
; N/A           ; None        ; -9.233 ns  ; a[0]   ; counter1[1] ; clk      ;
; N/A           ; None        ; -9.233 ns  ; a[0]   ; counter1[7] ; clk      ;
; N/A           ; None        ; -9.789 ns  ; a[3]   ; counter1[0] ; clk      ;
; N/A           ; None        ; -10.004 ns ; a[3]   ; counter1[5] ; clk      ;
; N/A           ; None        ; -10.005 ns ; a[3]   ; counter1[8] ; clk      ;
; N/A           ; None        ; -10.006 ns ; a[3]   ; counter1[9] ; clk      ;
; N/A           ; None        ; -10.049 ns ; a[3]   ; counter1[6] ; clk      ;
; N/A           ; None        ; -10.050 ns ; a[3]   ; counter1[2] ; clk      ;
; N/A           ; None        ; -10.050 ns ; a[3]   ; counter1[3] ; clk      ;
; N/A           ; None        ; -10.051 ns ; a[3]   ; counter1[4] ; clk      ;
; N/A           ; None        ; -10.052 ns ; a[3]   ; counter1[1] ; clk      ;
; N/A           ; None        ; -10.052 ns ; a[3]   ; counter1[7] ; clk      ;
+---------------+-------------+------------+--------+-------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.0 Build 132 02/25/2009 SJ Full Version
    Info: Processing started: Sat Nov 13 10:05:05 2021
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off dizhifasheng -c dizhifasheng --timing_analysis_only
Info: Parallel compilation is enabled and will use 4 of the 6 processors detected
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Info: Clock "clk" has Internal fmax of 214.45 MHz between source register "counter1[5]" and destination register "counter1[1]" (period= 4.663 ns)
    Info: + Longest register to register delay is 4.399 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X25_Y5_N15; Fanout = 8; REG Node = 'counter1[5]'
        Info: 2: + IC(0.697 ns) + CELL(0.370 ns) = 1.067 ns; Loc. = LCCOMB_X24_Y5_N0; Fanout = 1; COMB Node = 'process_0~18'
        Info: 3: + IC(0.360 ns) + CELL(0.206 ns) = 1.633 ns; Loc. = LCCOMB_X24_Y5_N10; Fanout = 1; COMB Node = 'process_0~19'
        Info: 4: + IC(0.668 ns) + CELL(0.370 ns) = 2.671 ns; Loc. = LCCOMB_X24_Y5_N20; Fanout = 2; COMB Node = 'counter1~71'
        Info: 5: + IC(0.394 ns) + CELL(0.370 ns) = 3.435 ns; Loc. = LCCOMB_X24_Y5_N14; Fanout = 9; COMB Node = 'counter1~80'
        Info: 6: + IC(0.650 ns) + CELL(0.206 ns) = 4.291 ns; Loc. = LCCOMB_X24_Y5_N16; Fanout = 1; COMB Node = 'counter1~81'
        Info: 7: + IC(0.000 ns) + CELL(0.108 ns) = 4.399 ns; Loc. = LCFF_X24_Y5_N17; Fanout = 7; REG Node = 'counter1[1]'
        Info: Total cell delay = 1.630 ns ( 37.05 % )
        Info: Total interconnect delay = 2.769 ns ( 62.95 % )
    Info: - Smallest clock skew is 0.000 ns
        Info: + Shortest clock path from clock "clk" to destination register is 2.748 ns
            Info: 1: + IC(0.000 ns) + CELL(1.100 ns) = 1.100 ns; Loc. = PIN_17; Fanout = 1; CLK Node = 'clk'
            Info: 2: + IC(0.143 ns) + CELL(0.000 ns) = 1.243 ns; Loc. = CLKCTRL_G2; Fanout = 10; COMB Node = 'clk~clkctrl'
            Info: 3: + IC(0.839 ns) + CELL(0.666 ns) = 2.748 ns; Loc. = LCFF_X24_Y5_N17; Fanout = 7; REG Node = 'counter1[1]'
            Info: Total cell delay = 1.766 ns ( 64.26 % )
            Info: Total interconnect delay = 0.982 ns ( 35.74 % )
        Info: - Longest clock path from clock "clk" to source register is 2.748 ns
            Info: 1: + IC(0.000 ns) + CELL(1.100 ns) = 1.100 ns; Loc. = PIN_17; Fanout = 1; CLK Node = 'clk'
            Info: 2: + IC(0.143 ns) + CELL(0.000 ns) = 1.243 ns; Loc. = CLKCTRL_G2; Fanout = 10; COMB Node = 'clk~clkctrl'
            Info: 3: + IC(0.839 ns) + CELL(0.666 ns) = 2.748 ns; Loc. = LCFF_X25_Y5_N15; Fanout = 8; REG Node = 'counter1[5]'
            Info: Total cell delay = 1.766 ns ( 64.26 % )
            Info: Total interconnect delay = 0.982 ns ( 35.74 % )
    Info: + Micro clock to output delay of source is 0.304 ns
    Info: + Micro setup delay of destination is -0.040 ns
Info: tsu for register "counter1[1]" (data pin = "a[3]", clock pin = "clk") is 10.318 ns
    Info: + Longest pin to register delay is 13.106 ns
        Info: 1: + IC(0.000 ns) + CELL(0.944 ns) = 0.944 ns; Loc. = PIN_40; Fanout = 1; PIN Node = 'a[3]'
        Info: 2: + IC(7.091 ns) + CELL(0.647 ns) = 8.682 ns; Loc. = LCCOMB_X13_Y7_N24; Fanout = 1; COMB Node = 'process_0~15'
        Info: 3: + IC(2.072 ns) + CELL(0.624 ns) = 11.378 ns; Loc. = LCCOMB_X24_Y5_N20; Fanout = 2; COMB Node = 'counter1~71'
        Info: 4: + IC(0.394 ns) + CELL(0.370 ns) = 12.142 ns; Loc. = LCCOMB_X24_Y5_N14; Fanout = 9; COMB Node = 'counter1~80'
        Info: 5: + IC(0.650 ns) + CELL(0.206 ns) = 12.998 ns; Loc. = LCCOMB_X24_Y5_N16; Fanout = 1; COMB Node = 'counter1~81'
        Info: 6: + IC(0.000 ns) + CELL(0.108 ns) = 13.106 ns; Loc. = LCFF_X24_Y5_N17; Fanout = 7; REG Node = 'counter1[1]'
        Info: Total cell delay = 2.899 ns ( 22.12 % )
        Info: Total interconnect delay = 10.207 ns ( 77.88 % )
    Info: + Micro setup delay of destination is -0.040 ns
    Info: - Shortest clock path from clock "clk" to destination register is 2.748 ns
        Info: 1: + IC(0.000 ns) + CELL(1.100 ns) = 1.100 ns; Loc. = PIN_17; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.143 ns) + CELL(0.000 ns) = 1.243 ns; Loc. = CLKCTRL_G2; Fanout = 10; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(0.839 ns) + CELL(0.666 ns) = 2.748 ns; Loc. = LCFF_X24_Y5_N17; Fanout = 7; REG Node = 'counter1[1]'
        Info: Total cell delay = 1.766 ns ( 64.26 % )
        Info: Total interconnect delay = 0.982 ns ( 35.74 % )
Info: tco from clock "clk" to destination pin "q[4]" through register "counter1[0]" is 13.594 ns
    Info: + Longest clock path from clock "clk" to source register is 2.748 ns
        Info: 1: + IC(0.000 ns) + CELL(1.100 ns) = 1.100 ns; Loc. = PIN_17; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.143 ns) + CELL(0.000 ns) = 1.243 ns; Loc. = CLKCTRL_G2; Fanout = 10; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(0.839 ns) + CELL(0.666 ns) = 2.748 ns; Loc. = LCFF_X25_Y5_N3; Fanout = 8; REG Node = 'counter1[0]'
        Info: Total cell delay = 1.766 ns ( 64.26 % )
        Info: Total interconnect delay = 0.982 ns ( 35.74 % )
    Info: + Micro clock to output delay of source is 0.304 ns
    Info: + Longest register to pin delay is 10.542 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X25_Y5_N3; Fanout = 8; REG Node = 'counter1[0]'
        Info: 2: + IC(2.719 ns) + CELL(0.621 ns) = 3.340 ns; Loc. = LCCOMB_X14_Y3_N4; Fanout = 2; COMB Node = 'Add1~1'
        Info: 3: + IC(0.000 ns) + CELL(0.086 ns) = 3.426 ns; Loc. = LCCOMB_X14_Y3_N6; Fanout = 2; COMB Node = 'Add1~3'
        Info: 4: + IC(0.000 ns) + CELL(0.086 ns) = 3.512 ns; Loc. = LCCOMB_X14_Y3_N8; Fanout = 2; COMB Node = 'Add1~5'
        Info: 5: + IC(0.000 ns) + CELL(0.086 ns) = 3.598 ns; Loc. = LCCOMB_X14_Y3_N10; Fanout = 2; COMB Node = 'Add1~7'
        Info: 6: + IC(0.000 ns) + CELL(0.506 ns) = 4.104 ns; Loc. = LCCOMB_X14_Y3_N12; Fanout = 1; COMB Node = 'Add1~8'
        Info: 7: + IC(3.372 ns) + CELL(3.066 ns) = 10.542 ns; Loc. = PIN_4; Fanout = 0; PIN Node = 'q[4]'
        Info: Total cell delay = 4.451 ns ( 42.22 % )
        Info: Total interconnect delay = 6.091 ns ( 57.78 % )
Info: Longest tpd from source pin "add[0]" to destination pin "q[4]" is 18.080 ns
    Info: 1: + IC(0.000 ns) + CELL(0.934 ns) = 0.934 ns; Loc. = PIN_57; Fanout = 8; PIN Node = 'add[0]'
    Info: 2: + IC(6.833 ns) + CELL(0.319 ns) = 8.086 ns; Loc. = LCCOMB_X25_Y5_N24; Fanout = 4; COMB Node = 'counter[8]~10'
    Info: 3: + IC(2.196 ns) + CELL(0.596 ns) = 10.878 ns; Loc. = LCCOMB_X14_Y3_N4; Fanout = 2; COMB Node = 'Add1~1'
    Info: 4: + IC(0.000 ns) + CELL(0.086 ns) = 10.964 ns; Loc. = LCCOMB_X14_Y3_N6; Fanout = 2; COMB Node = 'Add1~3'
    Info: 5: + IC(0.000 ns) + CELL(0.086 ns) = 11.050 ns; Loc. = LCCOMB_X14_Y3_N8; Fanout = 2; COMB Node = 'Add1~5'
    Info: 6: + IC(0.000 ns) + CELL(0.086 ns) = 11.136 ns; Loc. = LCCOMB_X14_Y3_N10; Fanout = 2; COMB Node = 'Add1~7'
    Info: 7: + IC(0.000 ns) + CELL(0.506 ns) = 11.642 ns; Loc. = LCCOMB_X14_Y3_N12; Fanout = 1; COMB Node = 'Add1~8'
    Info: 8: + IC(3.372 ns) + CELL(3.066 ns) = 18.080 ns; Loc. = PIN_4; Fanout = 0; PIN Node = 'q[4]'
    Info: Total cell delay = 5.679 ns ( 31.41 % )
    Info: Total interconnect delay = 12.401 ns ( 68.59 % )
Info: th for register "counter1[0]" (data pin = "e", clock pin = "clk") is -2.859 ns
    Info: + Longest clock path from clock "clk" to destination register is 2.748 ns
        Info: 1: + IC(0.000 ns) + CELL(1.100 ns) = 1.100 ns; Loc. = PIN_17; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.143 ns) + CELL(0.000 ns) = 1.243 ns; Loc. = CLKCTRL_G2; Fanout = 10; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(0.839 ns) + CELL(0.666 ns) = 2.748 ns; Loc. = LCFF_X25_Y5_N3; Fanout = 8; REG Node = 'counter1[0]'
        Info: Total cell delay = 1.766 ns ( 64.26 % )
        Info: Total interconnect delay = 0.982 ns ( 35.74 % )
    Info: + Micro hold delay of destination is 0.306 ns
    Info: - Shortest pin to register delay is 5.913 ns
        Info: 1: + IC(0.000 ns) + CELL(1.110 ns) = 1.110 ns; Loc. = PIN_88; Fanout = 1; PIN Node = 'e'
        Info: 2: + IC(1.361 ns) + CELL(0.206 ns) = 2.677 ns; Loc. = LCCOMB_X24_Y3_N0; Fanout = 1; COMB Node = 'counter1~70'
        Info: 3: + IC(1.121 ns) + CELL(0.650 ns) = 4.448 ns; Loc. = LCCOMB_X24_Y5_N20; Fanout = 2; COMB Node = 'counter1~71'
        Info: 4: + IC(0.710 ns) + CELL(0.647 ns) = 5.805 ns; Loc. = LCCOMB_X25_Y5_N2; Fanout = 1; COMB Node = 'counter1~72'
        Info: 5: + IC(0.000 ns) + CELL(0.108 ns) = 5.913 ns; Loc. = LCFF_X25_Y5_N3; Fanout = 8; REG Node = 'counter1[0]'
        Info: Total cell delay = 2.721 ns ( 46.02 % )
        Info: Total interconnect delay = 3.192 ns ( 53.98 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 191 megabytes
    Info: Processing ended: Sat Nov 13 10:05:05 2021
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


