<html>
  <head>
    <meta charset="utf-8" />
<meta name="viewport" content="width=device-width, initial-scale=1" />
<title>Verilog协议翻译（后仿真篇） | Gridea</title>
<link rel="shortcut icon" href="https://Haoyubuhaoyu.github.io/favicon.ico?v=1702192673500">
<link href="https://cdn.jsdelivr.net/npm/remixicon@2.3.0/fonts/remixicon.css" rel="stylesheet">
<link rel="stylesheet" href="https://Haoyubuhaoyu.github.io/styles/main.css">
<link rel="alternate" type="application/atom+xml" title="Verilog协议翻译（后仿真篇） | Gridea - Atom Feed" href="https://Haoyubuhaoyu.github.io/atom.xml">
<link rel="stylesheet" href="https://fonts.googleapis.com/css?family=Droid+Serif:400,700">



    <meta name="description" content="16.使用标准延迟格式(SDF)的反向注释
SDF文件包含指定路径延迟的定时值、参数值、定时检查约束和互连延迟。除了仿真计时之外，SDF文件还可以包含其他信息，但这些信息不需要涉及Verilog仿真。SDF文件中的时序值通常来自应用专用集成..." />
    <meta name="keywords" content="" />
    <link rel="stylesheet" href="https://cdnjs.cloudflare.com/ajax/libs/KaTeX/0.10.0/katex.min.css">
    <script src="//cdn.jsdelivr.net/gh/highlightjs/cdn-release@11.5.1/build/highlight.min.js"></script>
  </head>
  <body>
    <div class="main">
      <div class="main-content">
        <div class="site-header">
  <a href="https://Haoyubuhaoyu.github.io">
  <img class="avatar" src="https://Haoyubuhaoyu.github.io/images/avatar.png?v=1702192673500" alt="">
  </a>
  <h1 class="site-title">
    Gridea
  </h1>
  <p class="site-description">
    温故而知新
  </p>
  <div class="menu-container">
    
      
        <a href="/" class="menu">
          首页
        </a>
      
    
      
        <a href="/archives" class="menu">
          归档
        </a>
      
    
      
        <a href="/tags" class="menu">
          标签
        </a>
      
    
      
        <a href="/post/about" class="menu">
          关于
        </a>
      
    
  </div>
  <div class="social-container">
    
      
    
      
    
      
    
      
    
      
    
  </div>
</div>

        <div class="post-detail">
          <article class="post">
            <h2 class="post-title">
              Verilog协议翻译（后仿真篇）
            </h2>
            <div class="post-info">
              <span>
                2023-12-08
              </span>
              <span>
                4 min read
              </span>
              
            </div>
            
            <div class="post-content-wrapper">
              <div class="post-content" v-pre>
                <h1 id="16使用标准延迟格式sdf的反向注释">16.使用标准延迟格式(SDF)的反向注释</h1>
<p>SDF文件包含指定路径延迟的定时值、参数值、定时检查约束和互连延迟。除了仿真计时之外，SDF文件还可以包含其他信息，但这些信息不需要涉及Verilog仿真。SDF文件中的时序值通常来自应用专用集成电路(ASIC)延迟计算工具，这些工具利用了连接性、技术和布局几何信息。</p>
<p>Verilog backannotation是SDF文件更新的定时值指定路径延迟、参数值、定时约束值和互连延迟的过程。</p>
<h2 id="161-sdf注释器sdf-annotator">16.1 SDF注释器（SDF annotator）</h2>
<p>SDF annotator 是指能够将SDF数据反向注释到Verilog模拟器的任何工具。对于无法注释的数据，应报告警告。<br>
SDF文件可以包含许多与指定路径延迟、参数值、定时检查约束值或互连延迟无关的结构。一个例子是SDF文件的TIMINGENV部分中的任何结构。所有与Verilog计时无关的构造都将被忽略而不发出任何警告<br>
任何SDF文件未提供值的Verilog定时值，在反向注释过程中不得修改，其预反向注释值应保持不变。</p>
<h2 id="162-sdf构造到verilog的映射">16.2 SDF构造到Verilog的映射</h2>
<p>SDF计时值出现在CELL声明中，该声明可以包含DELAY、TIMINGCHECK和LABEL部分中的一个或多个。DELAY部分包含用于指定路径和互连延迟的传播延迟值。TIMINGCHECK部分包含定时检查约束值。标签（LABEL）部分包含 specparams 的新值。通过将SDF结构与相应的Verilog声明相匹配，然后将现有的Verilog计时值替换为SDF文件中的计时值，从而完成对Verilog的反向注释。</p>
<h3 id="1621-sdf延迟构造到verilog声明的映射">16.2.1 SDF延迟构造到Verilog声明的映射</h3>
<p>当注释不是互连延迟的DELAY构造时(在16.2.3中介绍)，SDF注释器查找名称和条件匹配的指定路径。在注释TIMINGCHECK构造时，SDF注释器查找名称和条件匹配的相同类型的计时检查。表16-1显示了哪些Verilog结构可以被DELAY部分中的每个SDF构造注释。<br>
<img src="https://Haoyubuhaoyu.github.io/post-images/1702046129395.png" alt="" loading="lazy"><br>
本例中，源SDF信号sel与源Verilog信号匹配，目的SDF信号zout也与目的Verilog信号匹配。因此，将1.3和1.7的上升/下降次数标注到指定路径上。<br>
SDF文件</p>
<pre><code class="language-verilog">(IOPATH sel zout (1.3) (1.7))
</code></pre>
<p>Verilog指定路径:</p>
<pre><code>(sel =&gt; zout) = 0;
</code></pre>
<p>两个端口之间有条件的IOPATH延迟只能向Verilog标注具有相同条件的两个端口之间的路径。在下面的例子中，1.3和1.7的上升/下降时间只被注释到第二个指定路径<br>
SDF文件</p>
<pre><code class="language-verilog">(COND mode (IOPATH sel zout (1.3) (1.7)))
</code></pre>
<p>Verilog指定路径:</p>
<pre><code>if (!mode) (sel =&gt; zout) = 0;
if (mode) (sel =&gt; zout) = 0;
</code></pre>
<p>两个端口之间的非条件IOPATH延迟应向所有Verilog注释相同两个端口之间的指定路径。在下面的例子中，1.3和1.7的上升/下降时间都被标注为指定路径:<br>
SDF文件</p>
<pre><code class="language-verilog">(IOPATH sel zout (1.3) (1.7)
</code></pre>
<p>Verilog指定路径:</p>
<pre><code>if (!mode) (sel =&gt; zout) = 0;
if (mode) (sel =&gt; zout) = 0;
</code></pre>
<h2 id="1622-sdf定时检查构造到verilog的映射">16.2.2 SDF定时检查构造到Verilog的映射</h2>
<p>表16-2显示了每种类型的SDF定时检查所注释的Verilog定时检查。V1是定时检查的第一个值，v2是第二个值，x表示没有注释值。</p>
<p><img src="https://Haoyubuhaoyu.github.io/post-images/1702046528871.png" alt="" loading="lazy"><br>
定时检查的参考信号和数据信号可以有逻辑条件表达式和与之相关联的边。任何信号上没有条件或边缘的SDF定时检查应与所有相应的Verilog定时检查相匹配，而不管是否存在条件。在以下示例中，SDF定时检查应注释到所有Verilog定时检查:</p>

              </div>
              <div class="toc-container">
                <ul class="markdownIt-TOC">
<li><a href="#16%E4%BD%BF%E7%94%A8%E6%A0%87%E5%87%86%E5%BB%B6%E8%BF%9F%E6%A0%BC%E5%BC%8Fsdf%E7%9A%84%E5%8F%8D%E5%90%91%E6%B3%A8%E9%87%8A">16.使用标准延迟格式(SDF)的反向注释</a>
<ul>
<li><a href="#161-sdf%E6%B3%A8%E9%87%8A%E5%99%A8sdf-annotator">16.1 SDF注释器（SDF annotator）</a></li>
<li><a href="#162-sdf%E6%9E%84%E9%80%A0%E5%88%B0verilog%E7%9A%84%E6%98%A0%E5%B0%84">16.2 SDF构造到Verilog的映射</a>
<ul>
<li><a href="#1621-sdf%E5%BB%B6%E8%BF%9F%E6%9E%84%E9%80%A0%E5%88%B0verilog%E5%A3%B0%E6%98%8E%E7%9A%84%E6%98%A0%E5%B0%84">16.2.1 SDF延迟构造到Verilog声明的映射</a></li>
</ul>
</li>
<li><a href="#1622-sdf%E5%AE%9A%E6%97%B6%E6%A3%80%E6%9F%A5%E6%9E%84%E9%80%A0%E5%88%B0verilog%E7%9A%84%E6%98%A0%E5%B0%84">16.2.2 SDF定时检查构造到Verilog的映射</a></li>
</ul>
</li>
</ul>

              </div>
            </div>
          </article>
        </div>

        
          <div class="next-post">
            <div class="next">下一篇</div>
            <a href="https://Haoyubuhaoyu.github.io/post/hello-gridea/">
              <h3 class="post-title">
                Hello Gridea
              </h3>
            </a>
          </div>
        

        

        <div class="site-footer">
  Powered by <a href="https://github.com/getgridea/gridea" target="_blank">Gridea</a>
  <a class="rss" href="https://Haoyubuhaoyu.github.io/atom.xml" target="_blank">
    <i class="ri-rss-line"></i> RSS
  </a>
</div>

      </div>
    </div>

    <script>
      hljs.initHighlightingOnLoad()

      let mainNavLinks = document.querySelectorAll(".markdownIt-TOC a");

      // This should probably be throttled.
      // Especially because it triggers during smooth scrolling.
      // https://lodash.com/docs/4.17.10#throttle
      // You could do like...
      // window.addEventListener("scroll", () => {
      //    _.throttle(doThatStuff, 100);
      // });
      // Only not doing it here to keep this Pen dependency-free.

      window.addEventListener("scroll", event => {
        let fromTop = window.scrollY;

        mainNavLinks.forEach((link, index) => {
          let section = document.getElementById(decodeURI(link.hash).substring(1));
          let nextSection = null
          if (mainNavLinks[index + 1]) {
            nextSection = document.getElementById(decodeURI(mainNavLinks[index + 1].hash).substring(1));
          }
          if (section.offsetTop <= fromTop) {
            if (nextSection) {
              if (nextSection.offsetTop > fromTop) {
                link.classList.add("current");
              } else {
                link.classList.remove("current");    
              }
            } else {
              link.classList.add("current");
            }
          } else {
            link.classList.remove("current");
          }
        });
      });

    </script>
  </body>
</html>
