---
layout: post
title:  CPU(一)
category: Chip 
---

* toc
{:toc}

# CPU

## 3D芯片

随着半导体工艺日益接近物理极限，2D芯片已经不能满足进化的需要，芯片的设计也迈向了立体发展的阶段。目前主流的3D芯片技术包括FinFET（1999）与FD-SOI（2000），他们都是胡正明团队的作品。

>胡正明，1947年生。台湾大学本科（1968）+UCB硕博（1970，1973）。台积电首席科学家，MIT教授。美国工程院院士，中科院外籍院士。

![](/images/img3/NMOS_PMOS.png)

![](/images/img4/FET.png)

单靠结构的改变，差别不大的线宽(20nm~16nm)却能推进至少6个世代，这也是为什么线宽早不像平面结构时的每两年缩小一倍，但是单位晶体管数量却能一直跟住摩尔定律的重要原因。

参考：

http://www.sohu.com/a/108777952_467791

多少年了，终于明白了FinFET与FD-SOI制程

https://mp.weixin.qq.com/s/NJBx8ndkBBedC81f3-DKOA

5nm以后的晶体管选择

https://mp.weixin.qq.com/s/YDFtuUlPtAYnJRYDuctOuA

胡正明获IEEE最高荣誉，一己之力续命摩尔定律数十年

https://zhuanlan.zhihu.com/p/260425739

FinFET的继任者：详解GAA晶体管

https://www.zhihu.com/answer/3389837693

现在ssd都可以用堆叠技术了，为什么CPU不能多堆几层呢，这样性能不就提升了吗？

https://www.zhihu.com/answer/3284871191

FinFET详解

---

![](/images/img5/IC_road_map.jpg)

nanosheet所需的highly-selective etch比EUVL推出还要晚，连ASML的EUVL都被纳入出口管制，就更别提LRCX和TEL的selective etch了，买不到设备怎么做nanosheet？

理论上什么节点都可以用GAA，但是成熟制程用传统平面工艺快速又高效，所以也不会有人犯傻将之用于低制程。

GAA用于7nm成本很高，良率会更低，但对于被限制的我国来说，这是必然的技术发展路线。

https://www.zhihu.com/question/620014852

DUV光刻机可以做GAA吗？

https://zhuanlan.zhihu.com/p/677687329

半导体制造红宝书 - 关键词100个（合集）

## 片上网络

片上网络network-on-chip（NoC）是片上系统system-on-chip（SoC）的一种新的通信方法。它是多核技术的主要组成部分。NoC方法带来了一种全新的片上通信方法，显著优于传统总线式系统（bus）的性能。

https://zhuanlan.zhihu.com/p/63683111

详说片上网络之一：片上多核系统与片上网络的发展

https://zhuanlan.zhihu.com/p/65501500

详说片上网络之二：片上多核系统的互联需求

https://zhuanlan.zhihu.com/p/68393867

详说片上网络之三：片上互联的需求与片上网络的研究意义

https://zhuanlan.zhihu.com/p/69012724

详说片上网络之四：片上网络研究的难与易

https://zhuanlan.zhihu.com/p/71775965

详说片上网络之五：网络分层模型在片上网络上的实现（上）

https://zhuanlan.zhihu.com/p/78672250

详说片上网络之六：网络分层模型在片上网络上的实现（下）

https://mp.weixin.qq.com/s/AW08yhPzBZqfys8CbOjrYg

详说片上网路（NoC）技术

https://www.zhihu.com/question/31049944

片上网络NoC为何还没有得到实际应用？

https://www.zhihu.com/question/521098765

用算力强大的SOC来控制汽车是不是能够大幅减少MCU的使用数量？

## 南北桥

北桥芯片则是整个主板的数据交换中枢，整合有内存控制器以及AGP/PCI-E控制器等重要的控制功能，CPU、GPU与内存之间的数据交换都要通过北桥芯片进行；

南桥芯片则用于扩展外围I/O接口，例如SATA和USB接口等。

## 总线

ISA -> PCI -> AGP -> PCI-E

CXL全称是Compute Express Link。是一种开放工业标准用于高带宽低延迟的设备互联。它可以用来连接CPU和Accelerator, Memory Buffer以及Smart NIC等类型的设备。用于AI Machine Learning,高性能计算等场景。

CXL基于PCIe 5.0的物理层。我们已经有了PCIe，为什么还要再搞出一个新的CXL呢？其实主要是因为PCIe不支持cache的一致性。

NIC：Network Interface Card

---

和NV Switch类似，PCIe也有PCIe Switch。价格同样不菲。

https://zhuanlan.zhihu.com/p/651836498

这颗博通芯片，涨到14万

---

PCIE插上之后，初始通信速率都是PCIE 1.0的，完成握手后，会协商跳入更高速率继续握手。

PCIe分为控制器（controller）和PHY两部分，控制器是数字电路，PHY包含PCS和PMA两部分，PMA是模拟电路。

从linux上pcie驱动代码上看，博通、高通、海思等公司都是采用的synopsys的pcie控制器。但这些大厂现在有没有自研的pcie ip我就不清楚了。。。

https://www.zhihu.com/question/618468070

pcie4.0的设备插在3.0的设备上可行吗，如果反过来又会怎样？

---

https://www.sohu.com/a/193807422_588758

PCI，AGP，PCI-E接口啥区别？

https://zhuanlan.zhihu.com/p/383878879

CXL简介

https://zhuanlan.zhihu.com/p/391094717

详解HBA、NIC与CNA的区别

https://zhuanlan.zhihu.com/p/646829255

PCIe体系结构

https://zhuanlan.zhihu.com/p/646920500

一些PCIE知识整理——带宽计算

https://mp.weixin.qq.com/s/QyPIXvwJ1yux_XxmeNI3hw

PCIe发展历程及常见插槽速度对比

https://www.zhihu.com/question/550129239

PCIe传输和DMA传输有什么区别吗？
