# lab01- sumador 
## Julián Camilo Casallas

## Informe de laboratorio 
Se debe analizar lo que está en el códígo de module sum1bcc_primitive.
En el argumento se tienen las entradas y salidas del sumador (A, B, Ci,Cout,S)

Cuando se registra las entradas se usa este códígo: 
```verilog
  input  A;
  input  B;
  input  Ci;***
```
Sin embargo el compilador no lo puede procesar debido a que una linea tiene unos caracteres que no debería estar después del punto y coma (***).












### sumador 
