<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:24:59.2459</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2025.03.26</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2025-0038480</applicationNumber><claimCount>15</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 디바이스 및 양면 브리지 다이를 갖는 ET 또는 칩렛을 제조하는 방법</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE AND METHOD OF MAKING AN ETS OR CHIPLET  WITH DOUBLE-SIDED BRIDGE DIE</inventionTitleEng><openDate>2025.10.29</openDate><openNumber>10-2025-0154930</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/538</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/065</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/00</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 반도체 디바이스는 양면 브리지 다이를 갖는다. 브리지 다이는 브리지 다이의 제1 표면상의 제1 접촉 패드 및 브리지 다이의 제2 표면상의 제2 접촉 패드를 포함한다. 브리지 다이는 캐리어 위에 배열된다. 캐리어에 제1 전도성 층이 형성된다. 제1 전도성 층과 브리지 다이 위에 제1 절연 층이 형성된다. 제1 절연 층을 통해 개구가 형성되어 제1 전도성 층이 노출된다. 제2 전도성 층이 제1 절연 층 위에 형성된다. 제2 전도성 층은 제1 전도성 층을 브리지 다이의 제1 접촉 패드에 전기적으로 결합한다. 캐리어가 제거된다. 제1 반도체 다이가 제1 전도성 층과 브리지 다이의 제2 접촉 패드에 전기적으로 결합된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 디바이스를 제조하는 방법으로서:브리지 다이의 제1 표면에 제1 접촉 패드 및 제1 표면의 반대편에 있는 브리지 다이의 제2 표면에 제2 접촉 패드를 포함하는 양면 브리지 다이를 제공하는 단계;브리지 다이를 캐리어 위에 배치하는 단계;캐리어 상에 제1 전도성 층을 형성하는 단계;제1 전도성 층 및 브리지 다이 위에 제1 절연 층을 형성하는 단계;제1 전도성 층을 노출시키기 위해 제1 절연 층을 통해 개구를 형성하는 단계;제1 절연 층 위에 제2 전도성 층을 형성하는 단계 - 제2 전도성 층은 제1 전도성 층을 브리지 다이의 제1 접촉 패드에 전기적으로 결합시킴 -;캐리어를 제거하는 단계; 및제1 전도성 층과 브리지 다이의 제2 접촉 패드에 전기적으로 결합된 제1 반도체 다이를 장착하는 단계를 포함하는 방법.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 제1 절연 층 및 제2 전도성 층 위에 제2 절연 층을 형성하는 단계를 더 포함하는 방법.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서, 제2 절연 층 위에 제3 전도성 층을 형성하는 단계를 더 포함하며, 제3 전도성 층은 제2 전도성 층과 접촉하기 위해 제2 절연 층을 통해 연장되는 전도성 비아를 포함하는 방법.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서, 캐리어는 구리 클래드 라미네이트(CCL)인 방법.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서, 캐리어를 제거하는 단계는:CCL의 코어를 CCL의 구리 층으로부터 분리하는 단계; 및코어를 구리 층으로부터 분리한 후 제1 절연 층, 제1 전도성 층 및 브리지 다이로부터 구리 층을 제거하는 단계를 포함하는 방법.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서, 제1 접촉 패드와 제2 접촉 패드를 통해 제1 반도체 다이에 전기적으로 결합된 제2 반도체 다이를 병렬로 장착하는 단계를 더 포함하는 방법.</claim></claimInfo><claimInfo><claim>7. 반도체 디바이스를 제조하는 방법으로서:브리지 다이의 제1 표면에 제1 접촉 패드 및 브리지 다이의 제2 표면에 제2 접촉 패드를 포함하는 양면 브리지 다이를 제공하는 단계;브리지 다이를 캐리어 위에 배치하는 단계;캐리어 위에 제1 전도성 층을 형성하는 단계;제2 전도성 층을 형성하는 단계 - 제2 전도성 층은 전도성 층을 브리지 다이의 제1 접촉 패드에 전기적으로 결합킴 -; 및제1 전도성 층과 브리지 다이의 제2 접촉 패드를 노출시키기 위해 캐리어를 제거하는 단계를 포함하는 방법.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서, 캐리어는 구리 클래드 라미네이트(CCL)인 방법.</claim></claimInfo><claimInfo><claim>9. 제8항에 있어서, 캐리어를 제거하는 단계는:CCL의 코어를 CCL의 구리 층으로부터 분리하는 단계; 및코어를 구리 층으로부터 분리한 후 제1 전도성 층 및 브리지 다이로부터 구리 층을 제거하는 단계를 포함하는 방법.</claim></claimInfo><claimInfo><claim>10. 제7항에 있어서, 브리지 다이를 형성하는 단계를 더 포함하고, 상기 브리지 다이는 상기 브리지 다이의 제1 표면상의 제3 접촉 패드; 제1 접촉 패드로부터 제3 접촉 패드까지 연장되는 브리지 다이의 제1 표면상의 제1 전도성 트레이스; 브리지 다이의 제2 표면상의 제4 접촉 패드; 및 제2 접촉 패드에서 제4 접촉 패드까지 연장되는 브리지 다이의 제2 표면상의 제2 전도성 트레이스를 포함하는 방법.</claim></claimInfo><claimInfo><claim>11. 반도체 디바이스로서:브리지 다이의 제1 표면상의 제1 접촉 패드 및 브리지 다이의 제2 표면상의 제2 접촉 패드를 포함하는 양면 브리지 다이;브리지 다이에 인접하여 형성된 제1 전도성 층; 제1 접촉 패드를 제1 전도성 층에 전기적으로 결합시키는 제2 전도성 층; 및브리지 다이 위에 배치되고 제1 전도성 층 및 제2 전도성 층을 통해 제1 접촉 패드에 전기적으로 결합되는 반도체 다이를 포함하는 반도체 디바이스.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서, 상기 브리지 다이 및 제1 전도층 위에 및 제2 전도층 아래에 형성되는 절연 층을 더 포함하는 반도체 디바이스.</claim></claimInfo><claimInfo><claim>13. 제11항에 있어서, 브리지 다이는 브리지 다이의 제1 표면상의 제3 접촉 패드;제1 접촉 패드에서 제3 접촉 패드까지 연장되는 브리지 다이의 제1 표면 상의 제1 전도성 트레이스;브리지 다이의 제2 표면상의 제4 접촉 패드; 및제2 접촉 패드에서 제4 접촉 패드까지 연장되는 브리지 다이의 제2 표면상의 제2 전도성 트레이스를 포함하는 반도체 디바이스.</claim></claimInfo><claimInfo><claim>14. 제13항에 있어서, 제2 전도성 층은 제3 접촉 패드를 제1 전도성 층에 전기적으로 결합시키는 반도체 디바이스.</claim></claimInfo><claimInfo><claim>15. 제14항에 있어서, 제1 반도체 다이; 및 제2 반도체 다이를 더 포함하고, 제2 반도체 다이는 제1 전도성 트레이스 및 제2 전도성 트레이스를 통해 병렬로 제1 반도체 다이에 결합되는 반도체 디바이스.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>인천광역시 중구...</address><code>120230494277</code><country>대한민국</country><engName>JCET STATS ChipPAC Korea Limited</engName><name>제이셋스태츠칩팩코리아(유)</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>대한민국, 인천, 중구...</address><code> </code><country>대한민국</country><engName>LEE, SeungHyun</engName><name>이승현</name></inventorInfo><inventorInfo><address>대한민국, 인천, 중구...</address><code> </code><country>대한민국</country><engName>YUN, Yeojun</engName><name>윤예준</name></inventorInfo><inventorInfo><address>대한민국, 인천, 중구...</address><code> </code><country>대한민국</country><engName>LEE, HeeSoo</engName><name>이희수</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 종로구 새문안로*길 ** (당주동) **층(강명구특허법률사무소)</address><code>919980000027</code><country>대한민국</country><engName>Kang, Myungkoo</engName><name>강명구</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2024.04.19</priorityApplicationDate><priorityApplicationNumber>18/641,055</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2025.03.26</receiptDate><receiptNumber>1-1-2025-0340574-26</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Submission of Priority Certificate(USPTO)</documentEngName><documentName>우선권주장증명서류제출서(USPTO)</documentName><receiptDate>2025.04.04</receiptDate><receiptNumber>9-1-2025-9004028-24</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>특허고객번호 정보변경(경정)신고서·정정신고서</documentName><receiptDate>2025.06.25</receiptDate><receiptNumber>4-1-2025-5172467-84</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020250038480.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9382e2fb3b5c49a2d44a7fcfe94ea688a1664d287ba8a1c1b8440cad3755975b6b97db46ef5232d93d2b697da43b464cc1a00d3e550cfa482c</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfd4d52feee4e6cbabc55ecbe8929caa756c027b9ae2ac0d9a0a46ebea4ae0ef5163ce4ddbfb7c882d24d79be8a4c36e78be4b6e54e1c63477</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>