{
  "module_name": "intel_tv_regs.h",
  "hash_id": "c487e3da6526d4235814e2801435edc4b92283ca9b0480b13d309a1ce666c471",
  "original_prompt": "Ingested from linux-6.6.14/drivers/gpu/drm/i915/display/intel_tv_regs.h",
  "human_readable_source": " \n \n\n#ifndef __INTEL_TV_REGS_H__\n#define __INTEL_TV_REGS_H__\n\n#include \"intel_display_reg_defs.h\"\n\n \n#define TV_CTL\t\t\t_MMIO(0x68000)\n \n# define TV_ENC_ENABLE\t\t\t(1 << 31)\n \n# define TV_ENC_PIPE_SEL_SHIFT\t\t30\n# define TV_ENC_PIPE_SEL_MASK\t\t(1 << 30)\n# define TV_ENC_PIPE_SEL(pipe)\t\t((pipe) << 30)\n \n# define TV_ENC_OUTPUT_COMPOSITE\t(0 << 28)\n \n# define TV_ENC_OUTPUT_SVIDEO\t\t(1 << 28)\n \n# define TV_ENC_OUTPUT_COMPONENT\t(2 << 28)\n \n# define TV_ENC_OUTPUT_SVIDEO_COMPOSITE\t(3 << 28)\n# define TV_TRILEVEL_SYNC\t\t(1 << 21)\n \n# define TV_SLOW_SYNC\t\t\t(1 << 20)\n \n# define TV_OVERSAMPLE_4X\t\t(0 << 18)\n \n# define TV_OVERSAMPLE_2X\t\t(1 << 18)\n \n# define TV_OVERSAMPLE_NONE\t\t(2 << 18)\n \n# define TV_OVERSAMPLE_8X\t\t(3 << 18)\n# define TV_OVERSAMPLE_MASK\t\t(3 << 18)\n \n# define TV_PROGRESSIVE\t\t\t(1 << 17)\n \n# define TV_PAL_BURST\t\t\t(1 << 16)\n \n# define TV_YC_SKEW_MASK\t\t(7 << 12)\n \n# define TV_ENC_SDP_FIX\t\t\t(1 << 11)\n \n# define TV_ENC_C0_FIX\t\t\t(1 << 10)\n \n# define TV_CTL_SAVE\t\t\t((1 << 11) | (3 << 9) | (7 << 6) | 0xf)\n# define TV_FUSE_STATE_MASK\t\t(3 << 4)\n \n# define TV_FUSE_STATE_ENABLED\t\t(0 << 4)\n \n# define TV_FUSE_STATE_NO_MACROVISION\t(1 << 4)\n \n# define TV_FUSE_STATE_DISABLED\t\t(2 << 4)\n \n# define TV_TEST_MODE_NORMAL\t\t(0 << 0)\n \n# define TV_TEST_MODE_PATTERN_1\t\t(1 << 0)\n \n# define TV_TEST_MODE_PATTERN_2\t\t(2 << 0)\n \n# define TV_TEST_MODE_PATTERN_3\t\t(3 << 0)\n \n# define TV_TEST_MODE_PATTERN_4\t\t(4 << 0)\n \n# define TV_TEST_MODE_PATTERN_5\t\t(5 << 0)\n \n# define TV_TEST_MODE_MONITOR_DETECT\t(7 << 0)\n# define TV_TEST_MODE_MASK\t\t(7 << 0)\n\n#define TV_DAC\t\t\t_MMIO(0x68004)\n# define TV_DAC_SAVE\t\t0x00ffff00\n \n# define TVDAC_STATE_CHG\t\t(1 << 31)\n# define TVDAC_SENSE_MASK\t\t(7 << 28)\n \n# define TVDAC_A_SENSE\t\t\t(1 << 30)\n \n# define TVDAC_B_SENSE\t\t\t(1 << 29)\n \n# define TVDAC_C_SENSE\t\t\t(1 << 28)\n \n# define TVDAC_STATE_CHG_EN\t\t(1 << 27)\n \n# define TVDAC_A_SENSE_CTL\t\t(1 << 26)\n \n# define TVDAC_B_SENSE_CTL\t\t(1 << 25)\n \n# define TVDAC_C_SENSE_CTL\t\t(1 << 24)\n \n# define DAC_CTL_OVERRIDE\t\t(1 << 7)\n \n# define ENC_TVDAC_SLEW_FAST\t\t(1 << 6)\n# define DAC_A_1_3_V\t\t\t(0 << 4)\n# define DAC_A_1_1_V\t\t\t(1 << 4)\n# define DAC_A_0_7_V\t\t\t(2 << 4)\n# define DAC_A_MASK\t\t\t(3 << 4)\n# define DAC_B_1_3_V\t\t\t(0 << 2)\n# define DAC_B_1_1_V\t\t\t(1 << 2)\n# define DAC_B_0_7_V\t\t\t(2 << 2)\n# define DAC_B_MASK\t\t\t(3 << 2)\n# define DAC_C_1_3_V\t\t\t(0 << 0)\n# define DAC_C_1_1_V\t\t\t(1 << 0)\n# define DAC_C_0_7_V\t\t\t(2 << 0)\n# define DAC_C_MASK\t\t\t(3 << 0)\n\n \n#define TV_CSC_Y\t\t_MMIO(0x68010)\n# define TV_RY_MASK\t\t\t0x07ff0000\n# define TV_RY_SHIFT\t\t\t16\n# define TV_GY_MASK\t\t\t0x00000fff\n# define TV_GY_SHIFT\t\t\t0\n\n#define TV_CSC_Y2\t\t_MMIO(0x68014)\n# define TV_BY_MASK\t\t\t0x07ff0000\n# define TV_BY_SHIFT\t\t\t16\n \n# define TV_AY_MASK\t\t\t0x000003ff\n# define TV_AY_SHIFT\t\t\t0\n\n#define TV_CSC_U\t\t_MMIO(0x68018)\n# define TV_RU_MASK\t\t\t0x07ff0000\n# define TV_RU_SHIFT\t\t\t16\n# define TV_GU_MASK\t\t\t0x000007ff\n# define TV_GU_SHIFT\t\t\t0\n\n#define TV_CSC_U2\t\t_MMIO(0x6801c)\n# define TV_BU_MASK\t\t\t0x07ff0000\n# define TV_BU_SHIFT\t\t\t16\n \n# define TV_AU_MASK\t\t\t0x000003ff\n# define TV_AU_SHIFT\t\t\t0\n\n#define TV_CSC_V\t\t_MMIO(0x68020)\n# define TV_RV_MASK\t\t\t0x0fff0000\n# define TV_RV_SHIFT\t\t\t16\n# define TV_GV_MASK\t\t\t0x000007ff\n# define TV_GV_SHIFT\t\t\t0\n\n#define TV_CSC_V2\t\t_MMIO(0x68024)\n# define TV_BV_MASK\t\t\t0x07ff0000\n# define TV_BV_SHIFT\t\t\t16\n \n# define TV_AV_MASK\t\t\t0x000007ff\n# define TV_AV_SHIFT\t\t\t0\n\n#define TV_CLR_KNOBS\t\t_MMIO(0x68028)\n \n# define TV_BRIGHTNESS_MASK\t\t0xff000000\n# define TV_BRIGHTNESS_SHIFT\t\t24\n \n# define TV_CONTRAST_MASK\t\t0x00ff0000\n# define TV_CONTRAST_SHIFT\t\t16\n \n# define TV_SATURATION_MASK\t\t0x0000ff00\n# define TV_SATURATION_SHIFT\t\t8\n \n# define TV_HUE_MASK\t\t\t0x000000ff\n# define TV_HUE_SHIFT\t\t\t0\n\n#define TV_CLR_LEVEL\t\t_MMIO(0x6802c)\n \n# define TV_BLACK_LEVEL_MASK\t\t0x01ff0000\n# define TV_BLACK_LEVEL_SHIFT\t\t16\n \n# define TV_BLANK_LEVEL_MASK\t\t0x000001ff\n# define TV_BLANK_LEVEL_SHIFT\t\t0\n\n#define TV_H_CTL_1\t\t_MMIO(0x68030)\n \n# define TV_HSYNC_END_MASK\t\t0x1fff0000\n# define TV_HSYNC_END_SHIFT\t\t16\n \n# define TV_HTOTAL_MASK\t\t\t0x00001fff\n# define TV_HTOTAL_SHIFT\t\t0\n\n#define TV_H_CTL_2\t\t_MMIO(0x68034)\n \n# define TV_BURST_ENA\t\t\t(1 << 31)\n \n# define TV_HBURST_START_SHIFT\t\t16\n# define TV_HBURST_START_MASK\t\t0x1fff0000\n \n# define TV_HBURST_LEN_SHIFT\t\t0\n# define TV_HBURST_LEN_MASK\t\t0x0001fff\n\n#define TV_H_CTL_3\t\t_MMIO(0x68038)\n \n# define TV_HBLANK_END_SHIFT\t\t16\n# define TV_HBLANK_END_MASK\t\t0x1fff0000\n \n# define TV_HBLANK_START_SHIFT\t\t0\n# define TV_HBLANK_START_MASK\t\t0x0001fff\n\n#define TV_V_CTL_1\t\t_MMIO(0x6803c)\n \n# define TV_NBR_END_SHIFT\t\t16\n# define TV_NBR_END_MASK\t\t0x07ff0000\n \n# define TV_VI_END_F1_SHIFT\t\t8\n# define TV_VI_END_F1_MASK\t\t0x00003f00\n \n# define TV_VI_END_F2_SHIFT\t\t0\n# define TV_VI_END_F2_MASK\t\t0x0000003f\n\n#define TV_V_CTL_2\t\t_MMIO(0x68040)\n \n# define TV_VSYNC_LEN_MASK\t\t0x07ff0000\n# define TV_VSYNC_LEN_SHIFT\t\t16\n \n# define TV_VSYNC_START_F1_MASK\t\t0x00007f00\n# define TV_VSYNC_START_F1_SHIFT\t8\n \n# define TV_VSYNC_START_F2_MASK\t\t0x0000007f\n# define TV_VSYNC_START_F2_SHIFT\t0\n\n#define TV_V_CTL_3\t\t_MMIO(0x68044)\n \n# define TV_EQUAL_ENA\t\t\t(1 << 31)\n \n# define TV_VEQ_LEN_MASK\t\t0x007f0000\n# define TV_VEQ_LEN_SHIFT\t\t16\n \n# define TV_VEQ_START_F1_MASK\t\t0x0007f00\n# define TV_VEQ_START_F1_SHIFT\t\t8\n \n# define TV_VEQ_START_F2_MASK\t\t0x000007f\n# define TV_VEQ_START_F2_SHIFT\t\t0\n\n#define TV_V_CTL_4\t\t_MMIO(0x68048)\n \n# define TV_VBURST_START_F1_MASK\t0x003f0000\n# define TV_VBURST_START_F1_SHIFT\t16\n \n# define TV_VBURST_END_F1_MASK\t\t0x000000ff\n# define TV_VBURST_END_F1_SHIFT\t\t0\n\n#define TV_V_CTL_5\t\t_MMIO(0x6804c)\n \n# define TV_VBURST_START_F2_MASK\t0x003f0000\n# define TV_VBURST_START_F2_SHIFT\t16\n \n# define TV_VBURST_END_F2_MASK\t\t0x000000ff\n# define TV_VBURST_END_F2_SHIFT\t\t0\n\n#define TV_V_CTL_6\t\t_MMIO(0x68050)\n \n# define TV_VBURST_START_F3_MASK\t0x003f0000\n# define TV_VBURST_START_F3_SHIFT\t16\n \n# define TV_VBURST_END_F3_MASK\t\t0x000000ff\n# define TV_VBURST_END_F3_SHIFT\t\t0\n\n#define TV_V_CTL_7\t\t_MMIO(0x68054)\n \n# define TV_VBURST_START_F4_MASK\t0x003f0000\n# define TV_VBURST_START_F4_SHIFT\t16\n \n# define TV_VBURST_END_F4_MASK\t\t0x000000ff\n# define TV_VBURST_END_F4_SHIFT\t\t0\n\n#define TV_SC_CTL_1\t\t_MMIO(0x68060)\n \n# define TV_SC_DDA1_EN\t\t\t(1 << 31)\n \n# define TV_SC_DDA2_EN\t\t\t(1 << 30)\n \n# define TV_SC_DDA3_EN\t\t\t(1 << 29)\n \n# define TV_SC_RESET_EVERY_2\t\t(0 << 24)\n \n# define TV_SC_RESET_EVERY_4\t\t(1 << 24)\n \n# define TV_SC_RESET_EVERY_8\t\t(2 << 24)\n \n# define TV_SC_RESET_NEVER\t\t(3 << 24)\n \n# define TV_BURST_LEVEL_MASK\t\t0x00ff0000\n# define TV_BURST_LEVEL_SHIFT\t\t16\n \n# define TV_SCDDA1_INC_MASK\t\t0x00000fff\n# define TV_SCDDA1_INC_SHIFT\t\t0\n\n#define TV_SC_CTL_2\t\t_MMIO(0x68064)\n \n# define TV_SCDDA2_SIZE_MASK\t\t0x7fff0000\n# define TV_SCDDA2_SIZE_SHIFT\t\t16\n \n# define TV_SCDDA2_INC_MASK\t\t0x00007fff\n# define TV_SCDDA2_INC_SHIFT\t\t0\n\n#define TV_SC_CTL_3\t\t_MMIO(0x68068)\n \n# define TV_SCDDA3_SIZE_MASK\t\t0x7fff0000\n# define TV_SCDDA3_SIZE_SHIFT\t\t16\n \n# define TV_SCDDA3_INC_MASK\t\t0x00007fff\n# define TV_SCDDA3_INC_SHIFT\t\t0\n\n#define TV_WIN_POS\t\t_MMIO(0x68070)\n \n# define TV_XPOS_MASK\t\t\t0x1fff0000\n# define TV_XPOS_SHIFT\t\t\t16\n \n# define TV_YPOS_MASK\t\t\t0x00000fff\n# define TV_YPOS_SHIFT\t\t\t0\n\n#define TV_WIN_SIZE\t\t_MMIO(0x68074)\n \n# define TV_XSIZE_MASK\t\t\t0x1fff0000\n# define TV_XSIZE_SHIFT\t\t\t16\n \n# define TV_YSIZE_MASK\t\t\t0x00000fff\n# define TV_YSIZE_SHIFT\t\t\t0\n\n#define TV_FILTER_CTL_1\t\t_MMIO(0x68080)\n \n# define TV_AUTO_SCALE\t\t\t(1 << 31)\n \n# define TV_V_FILTER_BYPASS\t\t(1 << 29)\n \n# define TV_VADAPT\t\t\t(1 << 28)\n# define TV_VADAPT_MODE_MASK\t\t(3 << 26)\n \n# define TV_VADAPT_MODE_LEAST\t\t(0 << 26)\n \n# define TV_VADAPT_MODE_MODERATE\t(1 << 26)\n \n# define TV_VADAPT_MODE_MOST\t\t(3 << 26)\n \n# define TV_HSCALE_FRAC_MASK\t\t0x00003fff\n# define TV_HSCALE_FRAC_SHIFT\t\t0\n\n#define TV_FILTER_CTL_2\t\t_MMIO(0x68084)\n \n# define TV_VSCALE_INT_MASK\t\t0x00038000\n# define TV_VSCALE_INT_SHIFT\t\t15\n \n# define TV_VSCALE_FRAC_MASK\t\t0x00007fff\n# define TV_VSCALE_FRAC_SHIFT\t\t0\n\n#define TV_FILTER_CTL_3\t\t_MMIO(0x68088)\n \n# define TV_VSCALE_IP_INT_MASK\t\t0x00038000\n# define TV_VSCALE_IP_INT_SHIFT\t\t15\n \n# define TV_VSCALE_IP_FRAC_MASK\t\t0x00007fff\n# define TV_VSCALE_IP_FRAC_SHIFT\t\t0\n\n#define TV_CC_CONTROL\t\t_MMIO(0x68090)\n# define TV_CC_ENABLE\t\t\t(1 << 31)\n \n# define TV_CC_FID_MASK\t\t\t(1 << 27)\n# define TV_CC_FID_SHIFT\t\t27\n \n# define TV_CC_HOFF_MASK\t\t0x03ff0000\n# define TV_CC_HOFF_SHIFT\t\t16\n \n# define TV_CC_LINE_MASK\t\t0x0000003f\n# define TV_CC_LINE_SHIFT\t\t0\n\n#define TV_CC_DATA\t\t_MMIO(0x68094)\n# define TV_CC_RDY\t\t\t(1 << 31)\n \n# define TV_CC_DATA_2_MASK\t\t0x007f0000\n# define TV_CC_DATA_2_SHIFT\t\t16\n \n# define TV_CC_DATA_1_MASK\t\t0x0000007f\n# define TV_CC_DATA_1_SHIFT\t\t0\n\n#define TV_H_LUMA(i)\t\t_MMIO(0x68100 + (i) * 4)  \n#define TV_H_CHROMA(i)\t\t_MMIO(0x68200 + (i) * 4)  \n#define TV_V_LUMA(i)\t\t_MMIO(0x68300 + (i) * 4)  \n#define TV_V_CHROMA(i)\t\t_MMIO(0x68400 + (i) * 4)  \n\n#endif  \n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}