{"posts":[{"title":"Verilog中逻辑判断","content":"主要记录在用公司原有tb文件时，理解原作者的意思是将不定态xx的数值重新赋值为ff，但实际运用时，并没有达到要求。 一、 &quot;==&quot;逻辑相等 逻辑相等判断的根据是，将两个操作数逐位进行比较，对于不定态&quot;x&quot;和高阻态&quot;z&quot;不进行识别。 4'b0011 == 4'b0011 ; // 1 4'b0011 == 4'b1010 ; // 0 4'b0x10 == 4'b0010 ; // x 4'b0x10 == 4'b1x10 ; // 0 4'b1z10 == 4'b1z10 ; // x 二、&quot;===&quot;逻辑全等 两个操作数逐位相比，对于不定态&quot;x&quot;和高阻态&quot;z&quot;也要进行比较，全部相等则为1，否则为0。 4'b01zx === 4'b01zx ; // 1 4'b01zx === 4'b00zx ; // 0 三、原程序存在的问题 在原有的程序当中 if (mem[i] == 16'hxxxx) mem[i] = 16'hffff; 作者的意思是想将mem中的不定态数据重新赋值为16'hffff，但实际结果是并未完成赋值，根据以上分析，因为&quot;==&quot;判断对不定态不会识别，所以不会执行。 正确的方法： if (mem[i] === 16'hxxxx) mem[i] = 16'hffff; 四、结论 1、&quot;===&quot; 和 &quot;!==&quot; 将x/z按照一般元素进行比较； 2、&quot;==&quot;不能识别x/z，当其他位相同时，输出x；反之，输出0； 3、&quot;!=&quot;不能识别x/z，当其他位相同时，输出x；反之，输出1； ","link":"https://alrencheng729.github.io/post/verilog-zhong-luo-ji-pan-duan/"}]}