#ifndef __MMSYS_CONFIG_H__
#define __MMSYS_CONFIG_H__

#include "mmsys_reg_base.h"

#define MMSYS_INTEN                   (MMSYS_CONFIG_BASE + 0x000)
#define MMSYS_INTSTA                  (MMSYS_CONFIG_BASE + 0x004)
#define MJC_APB_TX_CON                (MMSYS_CONFIG_BASE + 0x00c)

#define MMSYS_MOUT_RST                (MMSYS_CONFIG_BASE + 0xf00)
#define ISP_MOUT_EN                   (MMSYS_CONFIG_BASE + 0xf04)
#define MDP_RDMA0_MOUT_EN             (MMSYS_CONFIG_BASE + 0xf08)
#define MDP_RDMA1_MOUT_EN             (MMSYS_CONFIG_BASE + 0xfd4)
#define MDP_CCORR0_MOUT_EN            (MMSYS_CONFIG_BASE + 0xf0c)
#define MDP_PRZ0_MOUT_EN              (MMSYS_CONFIG_BASE + 0xf10)
#define MDP_PRZ1_MOUT_EN              (MMSYS_CONFIG_BASE + 0xf14)
#define MDP_COLOR0_MOUT_EN            (MMSYS_CONFIG_BASE + 0xf1c)
#define MDP_CCORR0_SEL_IN             (MMSYS_CONFIG_BASE + 0xf20)
#define MDP_PRZ0_SEL_IN               (MMSYS_CONFIG_BASE + 0xf24)
#define MDP_PRZ1_SEL_IN               (MMSYS_CONFIG_BASE + 0xf28)
#define MDP_TDSHP_SEL_IN              (MMSYS_CONFIG_BASE + 0xf2c)
#define MDP_COLOR0_OUT_SEL_IN         (MMSYS_CONFIG_BASE + 0xf30)
#define MDP_WROT1_SEL_IN              (MMSYS_CONFIG_BASE + 0xf34)
#define MDP_WROT0_SEL_IN              (MMSYS_CONFIG_BASE + 0xf38)
#define DISP_OVL0_MOUT_EN             (MMSYS_CONFIG_BASE + 0xf3c)
#define MMSYS_MOUT_MASK0              (MMSYS_CONFIG_BASE + 0xfa0)
#define MMSYS_MOUT_MASK1              (MMSYS_CONFIG_BASE + 0xfa4)

#define DISP_PATH0_SEL_IN             (MMSYS_CONFIG_BASE + 0xf54)
#define DSI0_SEL_IN                   (MMSYS_CONFIG_BASE + 0xf68)
#define MDP_CCORR_SEL_IN              (MMSYS_CONFIG_BASE + 0xf20)

#define MMSYS_MISC                    (MMSYS_CONFIG_BASE + 0x0f0)
#define MMSYS_CG_CON0                 (MMSYS_CONFIG_BASE + 0x100)
#define MMSYS_CG_SET0                 (MMSYS_CONFIG_BASE + 0x104)
#define MMSYS_CG_CLR0                 (MMSYS_CONFIG_BASE + 0x108)
#define MMSYS_CG_CON1                 (MMSYS_CONFIG_BASE + 0x110)
#define MMSYS_CG_SET1                 (MMSYS_CONFIG_BASE + 0x114)
#define MMSYS_CG_CLR1                 (MMSYS_CONFIG_BASE + 0x118)
#define MMSYS_HW_DCM_DIS0             (MMSYS_CONFIG_BASE + 0x120)
#define MMSYS_HW_DCM_DIS_SET0         (MMSYS_CONFIG_BASE + 0x124)
#define MMSYS_HW_DCM_DIS_CLR0         (MMSYS_CONFIG_BASE + 0x128)
#define MMSYS_HW_DCM_2ND_DIS0         (MMSYS_CONFIG_BASE + 0x130)
#define MMSYS_HW_DCM_2ND_DIS_SET1     (MMSYS_CONFIG_BASE + 0x134)
#define MMSYS_HW_DCM_2ND_DIS_CLR1     (MMSYS_CONFIG_BASE + 0x138)
#define MMSYS_HW_DCM_EVENT_CTL1       (MMSYS_CONFIG_BASE + 0x13c)
#define MMSYS_SW0_RST_B               (MMSYS_CONFIG_BASE + 0x140)
#define MMSYS_SW1_RST_B               (MMSYS_CONFIG_BASE + 0x144)
#define MMSYS_LCM_RST_B               (MMSYS_CONFIG_BASE + 0x150)
#define PROC_TRACK_EMI_BUSY_CON       (MMSYS_CONFIG_BASE + 0x190)
#define DISP_FAKE_ENG_EN              (MMSYS_CONFIG_BASE + 0x200)
#define DISP_FAKE_ENG_RST             (MMSYS_CONFIG_BASE + 0x204)
#define DISP_FAKE_ENG_CON0            (MMSYS_CONFIG_BASE + 0x208)
#define DISP_FAKE_ENG_CON1            (MMSYS_CONFIG_BASE + 0x20c)
#define DISP_FAKE_ENG_RD_ADDR         (MMSYS_CONFIG_BASE + 0x210)
#define DISP_FAKE_ENG_WR_ADDR         (MMSYS_CONFIG_BASE + 0x214)
#define DISP_FAKE_ENG_STATE           (MMSYS_CONFIG_BASE + 0x218)
#define MMSYS_MBIST_CON               (MMSYS_CONFIG_BASE + 0x800)
#define MMSYS_MBIST_DONE              (MMSYS_CONFIG_BASE + 0x804)
#define MMSYS_MBIST_HOLDB             (MMSYS_CONFIG_BASE + 0x808)
#define MMSYS_MBIST_MODE              (MMSYS_CONFIG_BASE + 0x80c)
#define MMSYS_MBIST_FAIL0             (MMSYS_CONFIG_BASE + 0x810)
#define MMSYS_MBIST_FAIL1             (MMSYS_CONFIG_BASE + 0x814)
#define MMSYS_MBIST_FAIL2             (MMSYS_CONFIG_BASE + 0x818)
#define MMSYS_MBIST_FAIL3             (MMSYS_CONFIG_BASE + 0x81c)
#define MMSYS_MBIST_DEBUG             (MMSYS_CONFIG_BASE + 0x820)
#define MMSYS_MBIST_DIAG_SCANOUT      (MMSYS_CONFIG_BASE + 0x824)
#define MMSYS_MBIST_PRE_FUSE          (MMSYS_CONFIG_BASE + 0x828)
#define MMSYS_MBIST_BSEL0             (MMSYS_CONFIG_BASE + 0x82c)
#define MMSYS_MBIST_BSEL1             (MMSYS_CONFIG_BASE + 0x830)
#define MMSYS_MBIST_BSEL2             (MMSYS_CONFIG_BASE + 0x834)
#define MMSYS_MBIST_HDEN0             (MMSYS_CONFIG_BASE + 0x840)
#define MMSYS_MBIST_HDEN1             (MMSYS_CONFIG_BASE + 0x844)

#define MMSYS_DEBUG_OUT_SEL           (MMSYS_CONFIG_BASE + 0x300)
#define MMSYS_DUMMY0                  (MMSYS_CONFIG_BASE + 0x400)
#define MMSYS_DUMMY1                  (MMSYS_CONFIG_BASE + 0x404)
#define MMSYS_DUMMY2                  (MMSYS_CONFIG_BASE + 0x408)
#define MMSYS_DUMMY3                  (MMSYS_CONFIG_BASE + 0x40c)
#define DISP_DL_VALID_0               (MMSYS_CONFIG_BASE + 0xfb0)
#define DISP_DL_VALID_1               (MMSYS_CONFIG_BASE + 0xfb4)
#define DISP_DL_VALID_2               (MMSYS_CONFIG_BASE + 0xfb8)
#define DISP_DL_READY_0               (MMSYS_CONFIG_BASE + 0xfc0)
#define DISP_DL_READY_1               (MMSYS_CONFIG_BASE + 0xfc4)
#define DISP_DL_READY_2               (MMSYS_CONFIG_BASE + 0xfc8)
#define MDP_ASYNC_CFG_WD              (MMSYS_CONFIG_BASE + 0x934)

#define MMSYS_SW0_RST_B_MASK          (0xFFFFFFFF)
#define MMSYS_SW1_RST_B_MASK          (0xFFFFFFFF)
#define MDP_ASYNC_CFG_WD_MASK         (0xFFFFFFFF)

#endif  // __MMSYS_CONFIG_H__
