Fitter report for ex14
Tue Aug 01 21:12:07 2006
Version 6.0 Build 178 04/27/2006 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Pin-Out File
  5. Fitter Resource Usage Summary
  6. Input Pins
  7. Output Pins
  8. I/O Bank Usage
  9. All Package Pins
 10. PLL Summary
 11. PLL Usage
 12. Output Pin Default Load For Reported TCO
 13. Fitter Resource Utilization by Entity
 14. Delay Chain Summary
 15. Pad To Core Delay Chain Fanout
 16. Control Signals
 17. Global & Other Fast Signals
 18. Non-Global High Fan-Out Signals
 19. Fitter RAM Summary
 20. Interconnect Usage Summary
 21. LAB Logic Elements
 22. LAB-wide Signals
 23. LAB Signals Sourced
 24. LAB Signals Sourced Out
 25. LAB Distinct Inputs
 26. Fitter Device Options
 27. Advanced Data - General
 28. Advanced Data - Placement Preparation
 29. Advanced Data - Placement
 30. Advanced Data - Routing
 31. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2006 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------+
; Fitter Summary                                                  ;
+-----------------------+-----------------------------------------+
; Fitter Status         ; Successful - Tue Aug 01 21:12:06 2006   ;
; Quartus II Version    ; 6.0 Build 178 04/27/2006 SJ Web Edition ;
; Revision Name         ; ex14                                    ;
; Top-level Entity Name ; ex14                                    ;
; Family                ; Cyclone                                 ;
; Device                ; EP1C12F256C7                            ;
; Timing Models         ; Final                                   ;
; Total logic elements  ; 2,719 / 12,060 ( 23 % )                 ;
; Total pins            ; 35 / 185 ( 19 % )                       ;
; Total virtual pins    ; 0                                       ;
; Total memory bits     ; 103,296 / 239,616 ( 43 % )              ;
; Total PLLs            ; 1 / 2 ( 50 % )                          ;
+-----------------------+-----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                      ;
+----------------------------------------------------+--------------------------------+--------------------------------+
; Option                                             ; Setting                        ; Default Value                  ;
+----------------------------------------------------+--------------------------------+--------------------------------+
; Device                                             ; EP1C12F256C7                   ;                                ;
; Use smart compilation                              ; Off                            ; Off                            ;
; Router Timing Optimization Level                   ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                        ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                           ; 1.0                            ; 1.0                            ;
; Optimize Hold Timing                               ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Fast-Corner Timing                        ; Off                            ; Off                            ;
; Optimize Timing                                    ; Normal compilation             ; Normal compilation             ;
; Optimize IOC Register Placement for Timing         ; On                             ; On                             ;
; Limit to One Fitting Attempt                       ; Off                            ; Off                            ;
; Final Placement Optimizations                      ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations        ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                      ; 1                              ; 1                              ;
; Slow Slew Rate                                     ; Off                            ; Off                            ;
; PCI I/O                                            ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                              ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                          ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                 ; Off                            ; Off                            ;
; Auto Packed Registers -- Cyclone                   ; Auto                           ; Auto                           ;
; Auto Delay Chains                                  ; On                             ; On                             ;
; Auto Merge PLLs                                    ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic ; Off                            ; Off                            ;
; Perform Register Duplication                       ; Off                            ; Off                            ;
; Perform Register Retiming                          ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining             ; Off                            ; Off                            ;
; Fitter Effort                                      ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                    ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication           ; Auto                           ; Auto                           ;
; Auto Register Duplication                          ; Auto                           ; Auto                           ;
; Auto Global Clock                                  ; On                             ; On                             ;
; Auto Global Register Control Signals               ; On                             ; On                             ;
+----------------------------------------------------+--------------------------------+--------------------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/HGB_Work/Elektor/ex14/ex14.pin.


+-------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                             ;
+---------------------------------------------+---------------------------------------------+
; Resource                                    ; Usage                                       ;
+---------------------------------------------+---------------------------------------------+
; Total logic elements                        ; 2,719 / 12,060 ( 23 % )                     ;
;     -- Combinational with no register       ; 1758                                        ;
;     -- Register only                        ; 126                                         ;
;     -- Combinational with a register        ; 835                                         ;
;                                             ;                                             ;
; Logic element usage by number of LUT inputs ;                                             ;
;     -- 4 input functions                    ; 1341                                        ;
;     -- 3 input functions                    ; 658                                         ;
;     -- 2 input functions                    ; 489                                         ;
;     -- 1 input functions                    ; 157                                         ;
;     -- 0 input functions                    ; 74                                          ;
;                                             ;                                             ;
; Logic elements by mode                      ;                                             ;
;     -- normal mode                          ; 2265                                        ;
;     -- arithmetic mode                      ; 454                                         ;
;     -- qfbk mode                            ; 191                                         ;
;     -- register cascade mode                ; 0                                           ;
;     -- synchronous clear/load mode          ; 442                                         ;
;     -- asynchronous clear/load mode         ; 682                                         ;
;                                             ;                                             ;
; Total LABs                                  ; 310 / 1,206 ( 26 % )                        ;
; Logic elements in carry chains              ; 506                                         ;
; User inserted logic elements                ; 0                                           ;
; Virtual pins                                ; 0                                           ;
; I/O pins                                    ; 35 / 185 ( 19 % )                           ;
;     -- Clock pins                           ; 1 / 2 ( 50 % )                              ;
; Global signals                              ; 8                                           ;
; M4Ks                                        ; 27 / 52 ( 52 % )                            ;
; Total memory bits                           ; 103,296 / 239,616 ( 43 % )                  ;
; Total RAM block bits                        ; 124,416 / 239,616 ( 52 % )                  ;
; PLLs                                        ; 1 / 2 ( 50 % )                              ;
; Global clocks                               ; 8 / 8 ( 100 % )                             ;
; Maximum fan-out node                        ; altpll0:inst4|altpll:altpll_component|_clk0 ;
; Maximum fan-out                             ; 709                                         ;
; Highest non-global fan-out signal           ; T8052:inst|T51:core51|Inst[1]               ;
; Highest non-global fan-out                  ; 72                                          ;
; Total fan-out                               ; 12073                                       ;
; Average fan-out                             ; 4.34                                        ;
+---------------------------------------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                         ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; DIPSWITCH[0] ; R13   ; 4        ; 50           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; DIPSWITCH[1] ; R15   ; 4        ; 52           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; DIPSWITCH[2] ; R14   ; 4        ; 50           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; DIPSWITCH[3] ; R16   ; 3        ; 53           ; 2            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; DIPSWITCH[4] ; P15   ; 3        ; 53           ; 2            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; DIPSWITCH[5] ; N14   ; 3        ; 53           ; 4            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; DIPSWITCH[6] ; P13   ; 4        ; 50           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; DIPSWITCH[7] ; N15   ; 3        ; 53           ; 2            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; SWITCH1      ; T15   ; 4        ; 52           ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; SWITCH2      ; T13   ; 4        ; 48           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; SWITCH3      ; P14   ; 3        ; 53           ; 1            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; SWITCH4      ; M14   ; 3        ; 53           ; 5            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; clk50MHz     ; G16   ; 3        ; 53           ; 15           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                               ;
+--------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ;
+--------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; DIG_1  ; F12   ; 3        ; 53           ; 23           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; DIG_2  ; E15   ; 3        ; 53           ; 22           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; DIG_3  ; D16   ; 3        ; 53           ; 22           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; DIG_4  ; D15   ; 3        ; 53           ; 23           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; DIG_A  ; C15   ; 3        ; 53           ; 25           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; DIG_B  ; B16   ; 3        ; 53           ; 25           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; DIG_C  ; C13   ; 2        ; 50           ; 27           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; DIG_D  ; B14   ; 2        ; 50           ; 27           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; DIG_E  ; C14   ; 3        ; 53           ; 26           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; DIG_F  ; A15   ; 2        ; 52           ; 27           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; DIG_G  ; D14   ; 3        ; 53           ; 24           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; LED[1] ; N13   ; 3        ; 53           ; 1            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; LED[2] ; M13   ; 3        ; 53           ; 4            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; LED[3] ; N12   ; 4        ; 44           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; LED[4] ; P12   ; 4        ; 48           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; LED[5] ; M12   ; 4        ; 46           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; LED[6] ; R12   ; 4        ; 48           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; LED[7] ; T11   ; 4        ; 32           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
+--------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 2 / 44 ( 5 % )   ; 3.3V          ; --           ;
; 2        ; 3 / 48 ( 6 % )   ; 3.3V          ; --           ;
; 3        ; 17 / 45 ( 38 % ) ; 3.3V          ; --           ;
; 4        ; 11 / 48 ( 23 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                        ;
+----------+------------+----------+-------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ; 260        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A3       ;            ; 2        ; VCCIO2                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 256        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A6       ; 245        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ;            ;          ; VCCINT                                    ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; A8       ; 240        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 224        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ;            ;          ; VCCINT                                    ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; A11      ; 220        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 206        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ;            ; 2        ; VCCIO2                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A15      ; 202        ; 2        ; DIG_F                                     ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B2       ; 261        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B3       ; 259        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 257        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 255        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 248        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 244        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 241        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 225        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 221        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 219        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 207        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 205        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 203        ; 2        ; DIG_D                                     ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 201        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 197        ; 3        ; DIG_B                                     ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C1       ;            ; 1        ; VCCIO1                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 2          ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 1          ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 258        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 254        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 249        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 243        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 234        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 228        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 222        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ; 218        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C12      ; 208        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C13      ; 204        ; 2        ; DIG_C                                     ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ; 199        ; 3        ; DIG_E                                     ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C15      ; 198        ; 3        ; DIG_A                                     ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C16      ;            ; 3        ; VCCIO3                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 12         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 10         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 6          ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D4       ; 0          ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D5       ; 251        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 250        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 242        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 235        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 227        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ; 223        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ; 213        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 212        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ; 200        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D14      ; 194        ; 3        ; DIG_G                                     ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D15      ; 190        ; 3        ; DIG_4                                     ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D16      ; 189        ; 3        ; DIG_3                                     ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 16         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 11         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 9          ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 7          ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E5       ; 253        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E6       ; 252        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E7       ; 247        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 239        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 211        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ; 231        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ; 210        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 209        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ; 193        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E14      ; 191        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E15      ; 188        ; 3        ; DIG_2                                     ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E16      ; 187        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 18         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 15         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 13         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 5          ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ; 8          ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F6       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ; 2        ; VCCIO2                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F8       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ;            ; 2        ; VCCIO2                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F12      ; 192        ; 3        ; DIG_1                                     ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F13      ; 185        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F14      ; 184        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F15      ; 186        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F16      ; 183        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 32         ; 1        ; GND+                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ; 17         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 14         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 29         ; 1        ; +~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G5       ; 4          ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ;            ; 1        ; VCCIO1                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                    ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                    ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 196        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G13      ; 181        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G14      ; 180        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G15      ; 182        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G16      ; 168        ; 3        ; clk50MHz                                  ; input  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 33         ; 1        ; GND+                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H2       ; 30         ; 1        ; ^DATA0                                    ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 31         ; 1        ; ^nCONFIG                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 34         ; 1        ; ^nCEO                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 28         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H6       ;            ;          ; VCCA_PLL1                                 ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; VCCINT                                    ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; VCCINT                                    ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCA_PLL2                                 ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; H12      ; 170        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H13      ; 195        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H14      ; 169        ; 3        ; #altera_reserved_tdi                      ; input  ; LVTTL        ;         ; --         ; Y               ; no       ; Off          ;
; H15      ; 166        ; 3        ; #altera_reserved_tdo                      ; output ; LVTTL        ;         ; --         ; Y               ; no       ; Off          ;
; H16      ; 167        ; 3        ; GND+                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J1       ; 40         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 37         ; 1        ; ^MSEL1                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ; 36         ; 1        ; ^MSEL0                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 35         ; 1        ; ^nCE                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ;            ;          ; GNDG_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; GNDA_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; VCCINT                                    ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                    ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GNDA_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; GNDG_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J13      ; 163        ; 3        ; ^nSTATUS                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J14      ; 164        ; 3        ; #altera_reserved_tck                      ; input  ; LVTTL        ;         ; --         ; Y               ; no       ; Off          ;
; J15      ; 165        ; 3        ; #altera_reserved_tms                      ; input  ; LVTTL        ;         ; --         ; Y               ; no       ; Off          ;
; J16      ; 161        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 53         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 41         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 39         ; 1        ; +~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K4       ; 38         ; 1        ; ^DCLK                                     ; bidir  ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 64         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                                    ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                    ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ; 3        ; VCCIO3                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K12      ; 137        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K13      ; 162        ; 3        ; ^CONF_DONE                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ; 138        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K15      ; 160        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K16      ; 149        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 54         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L2       ; 55         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 52         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L4       ; 65         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L5       ; 61         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L6       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ; 4        ; VCCIO4                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L8       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ; 4        ; VCCIO4                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ; 139        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L13      ; 143        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L14      ; 146        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L15      ; 147        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L16      ; 148        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M1       ; 56         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M2       ; 58         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 60         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 62         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ; 78         ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M6       ; 79         ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M7       ; 84         ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M8       ; 92         ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M9       ; 120        ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M10      ; 100        ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M11      ; 121        ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M12      ; 122        ; 4        ; LED[5]                                    ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; M13      ; 141        ; 3        ; LED[2]                                    ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M14      ; 142        ; 3        ; SWITCH4                                   ; input  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M15      ; 144        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M16      ; 145        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N1       ; 57         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 59         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 63         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N4       ; 69         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N5       ; 80         ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N6       ; 81         ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N7       ; 89         ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N8       ; 96         ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N9       ; 107        ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N10      ; 110        ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N11      ; 118        ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N12      ; 119        ; 4        ; LED[3]                                    ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N13      ; 131        ; 3        ; LED[1]                                    ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N14      ; 140        ; 3        ; DIPSWITCH[5]                              ; input  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N15      ; 135        ; 3        ; DIPSWITCH[7]                              ; input  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N16      ; 136        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ;            ; 1        ; VCCIO1                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P2       ; 67         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 68         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 73         ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P5       ; 77         ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P6       ; 82         ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P7       ; 88         ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P8       ; 97         ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 106        ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ; 111        ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P11      ; 113        ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P12      ; 123        ; 4        ; LED[4]                                    ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P13      ; 128        ; 4        ; DIPSWITCH[6]                              ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P14      ; 132        ; 3        ; SWITCH3                                   ; input  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P15      ; 133        ; 3        ; DIPSWITCH[4]                              ; input  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P16      ;            ; 3        ; VCCIO3                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R1       ; 66         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 70         ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R3       ; 72         ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R4       ; 74         ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R5       ; 76         ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R6       ; 83         ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R7       ; 87         ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R8       ; 90         ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R9       ; 103        ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ; 108        ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R11      ; 112        ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ; 124        ; 4        ; LED[6]                                    ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R13      ; 126        ; 4        ; DIPSWITCH[0]                              ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R14      ; 127        ; 4        ; DIPSWITCH[2]                              ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R15      ; 130        ; 4        ; DIPSWITCH[1]                              ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R16      ; 134        ; 3        ; DIPSWITCH[3]                              ; input  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T2       ; 71         ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T3       ;            ; 4        ; VCCIO4                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T4       ; 75         ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T5       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 86         ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T7       ;            ;          ; VCCINT                                    ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; T8       ; 91         ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ; 104        ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T10      ;            ;          ; VCCINT                                    ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; T11      ; 109        ; 4        ; LED[7]                                    ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T12      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ; 125        ; 4        ; SWITCH2                                   ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T14      ;            ; 4        ; VCCIO4                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T15      ; 129        ; 4        ; SWITCH1                                   ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T16      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+


+-------------------------------------------------------------------------+
; PLL Summary                                                             ;
+-----------------------------+-------------------------------------------+
; Name                        ; altpll0:inst4|altpll:altpll_component|pll ;
+-----------------------------+-------------------------------------------+
; PLL type                    ; -                                         ;
; Scan chain                  ; None                                      ;
; PLL mode                    ; No compensation                           ;
; Feedback source             ; --                                        ;
; Compensate clock            ; --                                        ;
; Switchover on loss of clock ; --                                        ;
; Switchover counter          ; --                                        ;
; Primary clock               ; --                                        ;
; Input frequency 0           ; 50.0 MHz                                  ;
; Input frequency 1           ; --                                        ;
; Nominal PFD frequency       ; 50.0 MHz                                  ;
; Nominal VCO frequency       ; 900.1 MHz                                 ;
; Freq min lock               ; 27.27 MHz                                 ;
; Freq max lock               ; 55.56 MHz                                 ;
; Clock Offset                ; 0 ps                                      ;
; M VCO Tap                   ; 0                                         ;
; M Initial                   ; 1                                         ;
; M value                     ; 18                                        ;
; N value                     ; 1                                         ;
; M counter delay             ; --                                        ;
; N counter delay             ; --                                        ;
; M2 value                    ; --                                        ;
; N2 value                    ; --                                        ;
; SS counter                  ; --                                        ;
; Downspread                  ; --                                        ;
; Spread frequency            ; --                                        ;
; enable0 counter             ; --                                        ;
; enable1 counter             ; --                                        ;
; Real time reconfigurable    ; --                                        ;
; Scan chain MIF file         ; --                                        ;
; Preserve counter order      ; Off                                       ;
; PLL location                ; PLL_2                                     ;
; Inclk0 signal               ; clk50MHz                                  ;
; Inclk1 signal               ; --                                        ;
; Inclk0 signal type          ; Dedicated Pin                             ;
; Inclk1 signal type          ; --                                        ;
+-----------------------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                ;
+---------------------------------------------+--------------+------+-----+------------------+-------------+-------+------------+---------+---------------+---------------+------------+---------+---------+
; Name                                        ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Delay ; Duty Cycle ; Counter ; Counter Delay ; Counter Value ; High / Low ; Initial ; VCO Tap ;
+---------------------------------------------+--------------+------+-----+------------------+-------------+-------+------------+---------+---------------+---------------+------------+---------+---------+
; altpll0:inst4|altpll:altpll_component|_clk0 ; clock0       ; 3    ; 5   ; 30.0 MHz         ; 0 (0 ps)    ; 0 ps  ; 50/50      ; G1      ; --            ; 30            ; 15/15 Even ; 1       ; 0       ;
+---------------------------------------------+--------------+------+-----+------------------+-------------+-------+------------+---------+---------------+---------------+------------+---------+---------+


+------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                         ;
+---------------------+-------+------------------------------------+
; I/O Standard        ; Load  ; Termination Resistance             ;
+---------------------+-------+------------------------------------+
; LVTTL               ; 10 pF ; Not Available                      ;
; LVCMOS              ; 10 pF ; Not Available                      ;
; 2.5 V               ; 10 pF ; Not Available                      ;
; 1.8 V               ; 10 pF ; Not Available                      ;
; 1.5 V               ; 10 pF ; Not Available                      ;
; SSTL-3 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential SSTL-2 ; 10 pF ; (See SSTL-2)                       ;
; 3.3-V PCI           ; 10 pF ; 25 Ohm (Parallel)                  ;
; LVDS                ; 4 pF  ; 100 Ohm (Differential)             ;
; RSDS                ; 10 pF ; 100 Ohm (Differential)             ;
+---------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------------------------------------------------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Compilation Hierarchy Node                                                                        ; Logic Cells ; LC Registers ; Memory Bits ; M4Ks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                                                                                                                                                                                                           ;
+---------------------------------------------------------------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |ex14                                                                                             ; 2719 (2)    ; 961          ; 103296      ; 27   ; 35   ; 0            ; 1758 (2)     ; 126 (0)           ; 835 (0)          ; 506 (0)         ; 174 (0)    ; |ex14                                                                                                                                                                                                                                                         ;
;    |T8052:inst|                                                                                   ; 2307 (28)   ; 650          ; 102400      ; 26   ; 0    ; 0            ; 1657 (4)     ; 40 (0)            ; 610 (24)         ; 454 (0)         ; 143 (1)    ; |ex14|T8052:inst                                                                                                                                                                                                                                              ;
;       |T51:core51|                                                                                ; 1626 (1030) ; 316          ; 4096        ; 2    ; 0    ; 0            ; 1310 (836)   ; 17 (2)            ; 299 (192)        ; 307 (173)       ; 128 (97)   ; |ex14|T8052:inst|T51:core51                                                                                                                                                                                                                                   ;
;          |T51_ALU:alu|                                                                            ; 569 (372)   ; 111          ; 0           ; 0    ; 0    ; 0            ; 458 (322)    ; 15 (0)            ; 96 (50)          ; 134 (60)        ; 26 (17)    ; |ex14|T8052:inst|T51:core51|T51_ALU:alu                                                                                                                                                                                                                       ;
;             |T51_MD:md|                                                                           ; 197 (96)    ; 61           ; 0           ; 0    ; 0    ; 0            ; 136 (35)     ; 15 (15)           ; 46 (46)          ; 74 (17)         ; 9 (9)      ; |ex14|T8052:inst|T51:core51|T51_ALU:alu|T51_MD:md                                                                                                                                                                                                             ;
;                |lpm_mult:Mult0|                                                                   ; 101 (0)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 101 (0)      ; 0 (0)             ; 0 (0)            ; 57 (0)          ; 0 (0)      ; |ex14|T8052:inst|T51:core51|T51_ALU:alu|T51_MD:md|lpm_mult:Mult0                                                                                                                                                                                              ;
;                   |mult_qk01:auto_generated|                                                      ; 101 (101)   ; 0            ; 0           ; 0    ; 0    ; 0            ; 101 (101)    ; 0 (0)             ; 0 (0)            ; 57 (57)         ; 0 (0)      ; |ex14|T8052:inst|T51:core51|T51_ALU:alu|T51_MD:md|lpm_mult:Mult0|mult_qk01:auto_generated                                                                                                                                                                     ;
;          |T51_RAM_Altera:\Altera_MODEL:ram|                                                       ; 27 (27)     ; 11           ; 4096        ; 2    ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 11 (11)          ; 0 (0)           ; 5 (5)      ; |ex14|T8052:inst|T51:core51|T51_RAM_Altera:\Altera_MODEL:ram                                                                                                                                                                                                  ;
;             |iram_cyclone:IRAM|                                                                   ; 0 (0)       ; 0            ; 4096        ; 2    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ex14|T8052:inst|T51:core51|T51_RAM_Altera:\Altera_MODEL:ram|iram_cyclone:IRAM                                                                                                                                                                                ;
;                |alt3pram:alt3pram_component|                                                      ; 0 (0)       ; 0            ; 4096        ; 2    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ex14|T8052:inst|T51:core51|T51_RAM_Altera:\Altera_MODEL:ram|iram_cyclone:IRAM|alt3pram:alt3pram_component                                                                                                                                                    ;
;                   |altdpram:altdpram_component1|                                                  ; 0 (0)       ; 0            ; 2048        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ex14|T8052:inst|T51:core51|T51_RAM_Altera:\Altera_MODEL:ram|iram_cyclone:IRAM|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                                                                       ;
;                      |altsyncram:ram_block|                                                       ; 0 (0)       ; 0            ; 2048        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ex14|T8052:inst|T51:core51|T51_RAM_Altera:\Altera_MODEL:ram|iram_cyclone:IRAM|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                                                                  ;
;                         |altsyncram_49p1:auto_generated|                                          ; 0 (0)       ; 0            ; 2048        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ex14|T8052:inst|T51:core51|T51_RAM_Altera:\Altera_MODEL:ram|iram_cyclone:IRAM|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_49p1:auto_generated                                                                   ;
;                   |altdpram:altdpram_component2|                                                  ; 0 (0)       ; 0            ; 2048        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ex14|T8052:inst|T51:core51|T51_RAM_Altera:\Altera_MODEL:ram|iram_cyclone:IRAM|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                                                                       ;
;                      |altsyncram:ram_block|                                                       ; 0 (0)       ; 0            ; 2048        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ex14|T8052:inst|T51:core51|T51_RAM_Altera:\Altera_MODEL:ram|iram_cyclone:IRAM|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                                                                  ;
;                         |altsyncram_49p1:auto_generated|                                          ; 0 (0)       ; 0            ; 2048        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ex14|T8052:inst|T51:core51|T51_RAM_Altera:\Altera_MODEL:ram|iram_cyclone:IRAM|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_49p1:auto_generated                                                                   ;
;       |T51_Glue:glue51|                                                                           ; 65 (65)     ; 26           ; 0           ; 0    ; 0    ; 0            ; 39 (39)      ; 1 (1)             ; 25 (25)          ; 0 (0)           ; 7 (7)      ; |ex14|T8052:inst|T51_Glue:glue51                                                                                                                                                                                                                              ;
;       |T51_Port:tp0|                                                                              ; 8 (8)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |ex14|T8052:inst|T51_Port:tp0                                                                                                                                                                                                                                 ;
;       |T51_Port:tp1|                                                                              ; 8 (8)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |ex14|T8052:inst|T51_Port:tp1                                                                                                                                                                                                                                 ;
;       |T51_Port:tp2|                                                                              ; 8 (8)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |ex14|T8052:inst|T51_Port:tp2                                                                                                                                                                                                                                 ;
;       |T51_Port:tp3|                                                                              ; 8 (8)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |ex14|T8052:inst|T51_Port:tp3                                                                                                                                                                                                                                 ;
;       |T51_TC01:tc01|                                                                             ; 203 (203)   ; 49           ; 0           ; 0    ; 0    ; 0            ; 154 (154)    ; 0 (0)             ; 49 (49)          ; 82 (82)         ; 1 (1)      ; |ex14|T8052:inst|T51_TC01:tc01                                                                                                                                                                                                                                ;
;       |T51_TC2:tc2|                                                                               ; 72 (72)     ; 46           ; 0           ; 0    ; 0    ; 0            ; 26 (26)      ; 4 (4)             ; 42 (42)          ; 16 (16)         ; 1 (1)      ; |ex14|T8052:inst|T51_TC2:tc2                                                                                                                                                                                                                                  ;
;       |T51_UART:uart|                                                                             ; 141 (141)   ; 76           ; 0           ; 0    ; 0    ; 0            ; 65 (65)      ; 14 (14)           ; 62 (62)          ; 6 (6)           ; 4 (4)      ; |ex14|T8052:inst|T51_UART:uart                                                                                                                                                                                                                                ;
;       |rom_cyclone:Altera_rom|                                                                    ; 76 (0)      ; 42           ; 65536       ; 16   ; 0    ; 0            ; 34 (0)       ; 2 (0)             ; 40 (0)           ; 22 (0)          ; 1 (0)      ; |ex14|T8052:inst|rom_cyclone:Altera_rom                                                                                                                                                                                                                       ;
;          |altsyncram:altsyncram_component|                                                        ; 76 (0)      ; 42           ; 65536       ; 16   ; 0    ; 0            ; 34 (0)       ; 2 (0)             ; 40 (0)           ; 22 (0)          ; 1 (0)      ; |ex14|T8052:inst|rom_cyclone:Altera_rom|altsyncram:altsyncram_component                                                                                                                                                                                       ;
;             |altsyncram_lak1:auto_generated|                                                      ; 76 (0)      ; 42           ; 65536       ; 16   ; 0    ; 0            ; 34 (0)       ; 2 (0)             ; 40 (0)           ; 22 (0)          ; 1 (0)      ; |ex14|T8052:inst|rom_cyclone:Altera_rom|altsyncram:altsyncram_component|altsyncram_lak1:auto_generated                                                                                                                                                        ;
;                |altsyncram_ien2:altsyncram1|                                                      ; 8 (2)       ; 2            ; 65536       ; 16   ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |ex14|T8052:inst|rom_cyclone:Altera_rom|altsyncram:altsyncram_component|altsyncram_lak1:auto_generated|altsyncram_ien2:altsyncram1                                                                                                                            ;
;                   |decode_fga:decode5|                                                            ; 2 (2)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ex14|T8052:inst|rom_cyclone:Altera_rom|altsyncram:altsyncram_component|altsyncram_lak1:auto_generated|altsyncram_ien2:altsyncram1|decode_fga:decode5                                                                                                         ;
;                   |mux_vab:mux6|                                                                  ; 4 (4)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ex14|T8052:inst|rom_cyclone:Altera_rom|altsyncram:altsyncram_component|altsyncram_lak1:auto_generated|altsyncram_ien2:altsyncram1|mux_vab:mux6                                                                                                               ;
;                |sld_mod_ram_rom:mgl_prim2|                                                        ; 68 (49)     ; 40           ; 0           ; 0    ; 0    ; 0            ; 28 (18)      ; 2 (2)             ; 38 (29)          ; 22 (17)         ; 1 (1)      ; |ex14|T8052:inst|rom_cyclone:Altera_rom|altsyncram:altsyncram_component|altsyncram_lak1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                              ;
;                   |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|                            ; 19 (19)     ; 9            ; 0           ; 0    ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 9 (9)            ; 5 (5)           ; 0 (0)      ; |ex14|T8052:inst|rom_cyclone:Altera_rom|altsyncram:altsyncram_component|altsyncram_lak1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                                                           ;
;       |xram_cyclone:Altera_ram|                                                                   ; 64 (0)      ; 39           ; 32768       ; 8    ; 0    ; 0            ; 25 (0)       ; 2 (0)             ; 37 (0)           ; 21 (0)          ; 0 (0)      ; |ex14|T8052:inst|xram_cyclone:Altera_ram                                                                                                                                                                                                                      ;
;          |altsyncram:altsyncram_component|                                                        ; 64 (0)      ; 39           ; 32768       ; 8    ; 0    ; 0            ; 25 (0)       ; 2 (0)             ; 37 (0)           ; 21 (0)          ; 0 (0)      ; |ex14|T8052:inst|xram_cyclone:Altera_ram|altsyncram:altsyncram_component                                                                                                                                                                                      ;
;             |altsyncram_ulh1:auto_generated|                                                      ; 64 (0)      ; 39           ; 32768       ; 8    ; 0    ; 0            ; 25 (0)       ; 2 (0)             ; 37 (0)           ; 21 (0)          ; 0 (0)      ; |ex14|T8052:inst|xram_cyclone:Altera_ram|altsyncram:altsyncram_component|altsyncram_ulh1:auto_generated                                                                                                                                                       ;
;                |altsyncram_ppk2:altsyncram1|                                                      ; 0 (0)       ; 0            ; 32768       ; 8    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ex14|T8052:inst|xram_cyclone:Altera_ram|altsyncram:altsyncram_component|altsyncram_ulh1:auto_generated|altsyncram_ppk2:altsyncram1                                                                                                                           ;
;                |sld_mod_ram_rom:mgl_prim2|                                                        ; 64 (42)     ; 39           ; 0           ; 0    ; 0    ; 0            ; 25 (12)      ; 2 (2)             ; 37 (28)          ; 21 (16)         ; 0 (0)      ; |ex14|T8052:inst|xram_cyclone:Altera_ram|altsyncram:altsyncram_component|altsyncram_ulh1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                             ;
;                   |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|                            ; 22 (22)     ; 9            ; 0           ; 0    ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 9 (9)            ; 5 (5)           ; 0 (0)      ; |ex14|T8052:inst|xram_cyclone:Altera_ram|altsyncram:altsyncram_component|altsyncram_ulh1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                                                          ;
;    |altpll0:inst4|                                                                                ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ex14|altpll0:inst4                                                                                                                                                                                                                                           ;
;       |altpll:altpll_component|                                                                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ex14|altpll0:inst4|altpll:altpll_component                                                                                                                                                                                                                   ;
;    |sld_hub:sld_hub_inst|                                                                         ; 146 (38)    ; 97           ; 0           ; 0    ; 0    ; 0            ; 49 (31)      ; 23 (0)            ; 74 (7)           ; 6 (0)           ; 7 (7)      ; |ex14|sld_hub:sld_hub_inst                                                                                                                                                                                                                                    ;
;       |lpm_decode:instruction_decoder|                                                            ; 5 (0)       ; 5            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (0)            ; 0 (0)           ; 0 (0)      ; |ex14|sld_hub:sld_hub_inst|lpm_decode:instruction_decoder                                                                                                                                                                                                     ;
;          |decode_ogi:auto_generated|                                                              ; 5 (5)       ; 5            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 0 (0)           ; 0 (0)      ; |ex14|sld_hub:sld_hub_inst|lpm_decode:instruction_decoder|decode_ogi:auto_generated                                                                                                                                                                           ;
;       |lpm_shiftreg:jtag_ir_register|                                                             ; 10 (10)     ; 10           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |ex14|sld_hub:sld_hub_inst|lpm_shiftreg:jtag_ir_register                                                                                                                                                                                                      ;
;       |sld_dffex:BROADCAST|                                                                       ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |ex14|sld_hub:sld_hub_inst|sld_dffex:BROADCAST                                                                                                                                                                                                                ;
;       |sld_dffex:IRF_ENA_0|                                                                       ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |ex14|sld_hub:sld_hub_inst|sld_dffex:IRF_ENA_0                                                                                                                                                                                                                ;
;       |sld_dffex:IRF_ENA|                                                                         ; 3 (3)       ; 3            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |ex14|sld_hub:sld_hub_inst|sld_dffex:IRF_ENA                                                                                                                                                                                                                  ;
;       |sld_dffex:IRSR|                                                                            ; 13 (13)     ; 10           ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 10 (10)          ; 0 (0)           ; 0 (0)      ; |ex14|sld_hub:sld_hub_inst|sld_dffex:IRSR                                                                                                                                                                                                                     ;
;       |sld_dffex:RESET|                                                                           ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |ex14|sld_hub:sld_hub_inst|sld_dffex:RESET                                                                                                                                                                                                                    ;
;       |sld_dffex:\GEN_IRF:1:IRF|                                                                  ; 5 (5)       ; 5            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 0 (0)           ; 0 (0)      ; |ex14|sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:1:IRF                                                                                                                                                                                                           ;
;       |sld_dffex:\GEN_IRF:2:IRF|                                                                  ; 5 (5)       ; 5            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 0 (0)           ; 0 (0)      ; |ex14|sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:2:IRF                                                                                                                                                                                                           ;
;       |sld_dffex:\GEN_IRF:3:IRF|                                                                  ; 5 (5)       ; 5            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 0 (0)           ; 0 (0)      ; |ex14|sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:3:IRF                                                                                                                                                                                                           ;
;       |sld_dffex:\GEN_SHADOW_IRF:1:S_IRF|                                                         ; 5 (5)       ; 5            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ex14|sld_hub:sld_hub_inst|sld_dffex:\GEN_SHADOW_IRF:1:S_IRF                                                                                                                                                                                                  ;
;       |sld_dffex:\GEN_SHADOW_IRF:2:S_IRF|                                                         ; 5 (5)       ; 5            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ex14|sld_hub:sld_hub_inst|sld_dffex:\GEN_SHADOW_IRF:2:S_IRF                                                                                                                                                                                                  ;
;       |sld_dffex:\GEN_SHADOW_IRF:3:S_IRF|                                                         ; 5 (5)       ; 5            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ex14|sld_hub:sld_hub_inst|sld_dffex:\GEN_SHADOW_IRF:3:S_IRF                                                                                                                                                                                                  ;
;       |sld_jtag_state_machine:jtag_state_machine|                                                 ; 20 (20)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; 0 (0)           ; 0 (0)      ; |ex14|sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine                                                                                                                                                                                          ;
;       |sld_rom_sr:HUB_INFO_REG|                                                                   ; 24 (24)     ; 10           ; 0           ; 0    ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 10 (10)          ; 6 (6)           ; 0 (0)      ; |ex14|sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG                                                                                                                                                                                                            ;
;    |sld_signaltap:auto_signaltap_0|                                                               ; 218 (26)    ; 182          ; 896         ; 1    ; 0    ; 0            ; 36 (4)       ; 63 (10)           ; 119 (12)         ; 30 (0)          ; 24 (1)     ; |ex14|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                          ;
;       |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                           ; 0 (0)       ; 0            ; 896         ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ex14|sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                          ;
;          |altsyncram_jji2:auto_generated|                                                         ; 0 (0)       ; 0            ; 896         ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ex14|sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_jji2:auto_generated                                                                                                                                           ;
;       |sld_acquisition_buffer:sld_acquisition_buffer_inst|                                        ; 15 (2)      ; 13           ; 0           ; 0    ; 0    ; 0            ; 2 (1)        ; 6 (0)             ; 7 (1)            ; 7 (0)           ; 0 (0)      ; |ex14|sld_signaltap:auto_signaltap_0|sld_acquisition_buffer:sld_acquisition_buffer_inst                                                                                                                                                                       ;
;          |lpm_counter:\write_address_non_zero_gen:write_pointer_counter|                          ; 7 (0)       ; 6            ; 0           ; 0    ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 6 (0)            ; 7 (0)           ; 0 (0)      ; |ex14|sld_signaltap:auto_signaltap_0|sld_acquisition_buffer:sld_acquisition_buffer_inst|lpm_counter:\write_address_non_zero_gen:write_pointer_counter                                                                                                         ;
;             |cntr_7ch:auto_generated|                                                             ; 7 (7)       ; 6            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; 7 (7)           ; 0 (0)      ; |ex14|sld_signaltap:auto_signaltap_0|sld_acquisition_buffer:sld_acquisition_buffer_inst|lpm_counter:\write_address_non_zero_gen:write_pointer_counter|cntr_7ch:auto_generated                                                                                 ;
;          |lpm_ff:\gen_non_zero_sample_depth:trigger_address_register|                             ; 6 (6)       ; 6            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ex14|sld_signaltap:auto_signaltap_0|sld_acquisition_buffer:sld_acquisition_buffer_inst|lpm_ff:\gen_non_zero_sample_depth:trigger_address_register                                                                                                            ;
;       |sld_ela_control:ela_control|                                                               ; 117 (6)     ; 102          ; 0           ; 0    ; 0    ; 0            ; 15 (5)       ; 47 (0)            ; 55 (1)           ; 12 (0)          ; 23 (3)     ; |ex14|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control                                                                                                                                                                                              ;
;          |lpm_shiftreg:trigger_config_deserialize|                                                ; 15 (15)     ; 15           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 7 (7)            ; 0 (0)           ; 0 (0)      ; |ex14|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                      ;
;          |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm| ; 65 (0)      ; 65           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 39 (0)            ; 26 (0)           ; 0 (0)           ; 14 (0)     ; |ex14|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                       ;
;             |lpm_shiftreg:trigger_condition_deserialize|                                          ; 42 (42)     ; 42           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 30 (30)           ; 12 (12)          ; 0 (0)           ; 0 (0)      ; |ex14|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                            ;
;             |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                      ; 23 (0)      ; 23           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 9 (0)             ; 14 (0)           ; 0 (0)           ; 14 (0)     ; |ex14|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                        ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                            ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |ex14|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1  ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |ex14|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1 ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |ex14|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1 ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |ex14|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1 ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |ex14|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1 ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                            ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |ex14|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1  ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                            ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |ex14|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1  ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                            ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |ex14|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1  ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                            ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |ex14|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1  ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                            ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |ex14|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1  ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                            ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |ex14|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1  ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                            ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |ex14|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1  ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                            ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |ex14|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1  ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                            ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |ex14|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1  ;
;          |sld_ela_level_seq_mgr:ela_level_seq_mgr|                                                ; 8 (8)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 2 (2)            ; 0 (0)           ; 2 (2)      ; |ex14|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_level_seq_mgr:ela_level_seq_mgr                                                                                                                                                      ;
;          |sld_ela_post_trigger_counter:\gen_non_zero_sample_depth:tc1|                            ; 7 (1)       ; 6            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (0)            ; 6 (0)           ; 0 (0)      ; |ex14|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_post_trigger_counter:\gen_non_zero_sample_depth:tc1                                                                                                                                  ;
;             |lpm_counter:post_trigger_counter|                                                    ; 6 (0)       ; 6            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (0)            ; 6 (0)           ; 0 (0)      ; |ex14|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_post_trigger_counter:\gen_non_zero_sample_depth:tc1|lpm_counter:post_trigger_counter                                                                                                 ;
;                |cntr_3ag:auto_generated|                                                          ; 6 (6)       ; 6            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 6 (6)           ; 0 (0)      ; |ex14|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_post_trigger_counter:\gen_non_zero_sample_depth:tc1|lpm_counter:post_trigger_counter|cntr_3ag:auto_generated                                                                         ;
;          |sld_ela_seg_state_machine:sm2|                                                          ; 4 (4)       ; 3            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |ex14|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_seg_state_machine:sm2                                                                                                                                                                ;
;          |sld_ela_segment_mgr:\gen_non_zero_sample_depth_segment:seg_mgr|                         ; 9 (2)       ; 7            ; 0           ; 0    ; 0    ; 0            ; 2 (1)        ; 0 (0)             ; 7 (1)            ; 6 (0)           ; 3 (0)      ; |ex14|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_segment_mgr:\gen_non_zero_sample_depth_segment:seg_mgr                                                                                                                               ;
;             |lpm_compare:\non_zero_sample_depth_gen:segment_addr_compare|                         ; 1 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 3 (0)      ; |ex14|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_segment_mgr:\gen_non_zero_sample_depth_segment:seg_mgr|lpm_compare:\non_zero_sample_depth_gen:segment_addr_compare                                                                   ;
;                |cmpr_4mh:auto_generated|                                                          ; 1 (1)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 3 (3)      ; |ex14|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_segment_mgr:\gen_non_zero_sample_depth_segment:seg_mgr|lpm_compare:\non_zero_sample_depth_gen:segment_addr_compare|cmpr_4mh:auto_generated                                           ;
;             |lpm_counter:\non_zero_sample_depth_gen:segment_addr_counter|                         ; 6 (0)       ; 6            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (0)            ; 6 (0)           ; 0 (0)      ; |ex14|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_segment_mgr:\gen_non_zero_sample_depth_segment:seg_mgr|lpm_counter:\non_zero_sample_depth_gen:segment_addr_counter                                                                   ;
;                |cntr_2jf:auto_generated|                                                          ; 6 (6)       ; 6            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 6 (6)           ; 0 (0)      ; |ex14|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_segment_mgr:\gen_non_zero_sample_depth_segment:seg_mgr|lpm_counter:\non_zero_sample_depth_gen:segment_addr_counter|cntr_2jf:auto_generated                                           ;
;          |sld_ela_state_machine:sm1|                                                              ; 3 (3)       ; 3            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 1 (1)      ; |ex14|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_state_machine:sm1                                                                                                                                                                    ;
;       |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|          ; 42 (4)      ; 37           ; 0           ; 0    ; 0    ; 0            ; 5 (4)        ; 0 (0)             ; 37 (0)           ; 11 (0)          ; 0 (0)      ; |ex14|sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                         ;
;          |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                              ; 5 (0)       ; 4            ; 0           ; 0    ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 4 (0)            ; 5 (0)           ; 0 (0)      ; |ex14|sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                               ;
;             |cntr_ahe:auto_generated|                                                             ; 5 (5)       ; 4            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; 5 (5)           ; 0 (0)      ; |ex14|sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_ahe:auto_generated                                                       ;
;          |lpm_counter:read_pointer_counter|                                                       ; 6 (0)       ; 6            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (0)            ; 6 (0)           ; 0 (0)      ; |ex14|sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                        ;
;             |cntr_t5f:auto_generated|                                                             ; 6 (6)       ; 6            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 6 (6)           ; 0 (0)      ; |ex14|sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_t5f:auto_generated                                                                                ;
;          |lpm_shiftreg:info_data_shift_out|                                                       ; 13 (13)     ; 13           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; 0 (0)           ; 0 (0)      ; |ex14|sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                        ;
;          |lpm_shiftreg:ram_data_shift_out|                                                        ; 14 (14)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |ex14|sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                         ;
;       |sld_rom_sr:crc_rom_sr|                                                                     ; 18 (18)     ; 8            ; 0           ; 0    ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |ex14|sld_signaltap:auto_signaltap_0|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                    ;
;    |wish_io:inst1|                                                                                ; 20 (20)     ; 16           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 16 (16)          ; 8 (8)           ; 0 (0)      ; |ex14|wish_io:inst1                                                                                                                                                                                                                                           ;
;    |wish_io:inst3|                                                                                ; 19 (19)     ; 16           ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; 8 (8)           ; 0 (0)      ; |ex14|wish_io:inst3                                                                                                                                                                                                                                           ;
;    |wishbone_decoder:inst8|                                                                       ; 7 (7)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ex14|wishbone_decoder:inst8                                                                                                                                                                                                                                  ;
+---------------------------------------------------------------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                   ;
+--------------+----------+---------------+---------------+-----------------------+-----+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+--------------+----------+---------------+---------------+-----------------------+-----+
; SWITCH1      ; Input    ; ON            ; ON            ; --                    ; --  ;
; DIPSWITCH[6] ; Input    ; ON            ; ON            ; --                    ; --  ;
; clk50MHz     ; Input    ; --            ; --            ; --                    ; --  ;
; DIPSWITCH[5] ; Input    ; ON            ; ON            ; --                    ; --  ;
; SWITCH4      ; Input    ; ON            ; ON            ; --                    ; --  ;
; DIPSWITCH[4] ; Input    ; ON            ; ON            ; --                    ; --  ;
; SWITCH3      ; Input    ; ON            ; ON            ; --                    ; --  ;
; DIPSWITCH[3] ; Input    ; ON            ; ON            ; --                    ; --  ;
; SWITCH2      ; Input    ; ON            ; ON            ; --                    ; --  ;
; DIPSWITCH[2] ; Input    ; ON            ; ON            ; --                    ; --  ;
; DIPSWITCH[1] ; Input    ; ON            ; ON            ; --                    ; --  ;
; DIPSWITCH[0] ; Input    ; ON            ; ON            ; --                    ; --  ;
; DIPSWITCH[7] ; Input    ; ON            ; ON            ; --                    ; --  ;
; DIG_A        ; Output   ; --            ; --            ; --                    ; --  ;
; DIG_B        ; Output   ; --            ; --            ; --                    ; --  ;
; DIG_C        ; Output   ; --            ; --            ; --                    ; --  ;
; DIG_D        ; Output   ; --            ; --            ; --                    ; --  ;
; DIG_E        ; Output   ; --            ; --            ; --                    ; --  ;
; DIG_F        ; Output   ; --            ; --            ; --                    ; --  ;
; DIG_G        ; Output   ; --            ; --            ; --                    ; --  ;
; DIG_1        ; Output   ; --            ; --            ; --                    ; --  ;
; DIG_2        ; Output   ; --            ; --            ; --                    ; --  ;
; DIG_3        ; Output   ; --            ; --            ; --                    ; --  ;
; DIG_4        ; Output   ; --            ; --            ; --                    ; --  ;
; LED[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; LED[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; LED[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; LED[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; LED[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; LED[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; LED[1]       ; Output   ; --            ; --            ; --                    ; --  ;
+--------------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                      ;
+---------------------------------------+-------------------+---------+
; Source Pin / Fanout                   ; Pad To Core Index ; Setting ;
+---------------------------------------+-------------------+---------+
; SWITCH1                               ;                   ;         ;
;      - inst5                          ; 1                 ; ON      ;
;      - T8052:inst|T51:core51|ACC~1020 ; 1                 ; ON      ;
; DIPSWITCH[6]                          ;                   ;         ;
;      - T8052:inst|T51:core51|ACC~1003 ; 1                 ; ON      ;
; clk50MHz                              ;                   ;         ;
; DIPSWITCH[5]                          ;                   ;         ;
;      - T8052:inst|T51:core51|ACC~1007 ; 1                 ; ON      ;
; SWITCH4                               ;                   ;         ;
;      - T8052:inst|T51:core51|ACC~1011 ; 0                 ; ON      ;
; DIPSWITCH[4]                          ;                   ;         ;
;      - T8052:inst|T51:core51|ACC~1012 ; 0                 ; ON      ;
; SWITCH3                               ;                   ;         ;
;      - T8052:inst|T51:core51|ACC~1016 ; 0                 ; ON      ;
; DIPSWITCH[3]                          ;                   ;         ;
;      - T8052:inst|T51:core51|ACC~1016 ; 1                 ; ON      ;
; SWITCH2                               ;                   ;         ;
;      - T8052:inst|T51:core51|ACC~1017 ; 1                 ; ON      ;
; DIPSWITCH[2]                          ;                   ;         ;
;      - T8052:inst|T51:core51|ACC~1018 ; 1                 ; ON      ;
; DIPSWITCH[1]                          ;                   ;         ;
;      - T8052:inst|T51:core51|ACC~1020 ; 1                 ; ON      ;
; DIPSWITCH[0]                          ;                   ;         ;
;      - T8052:inst|T51:core51|ACC~1021 ; 0                 ; ON      ;
; DIPSWITCH[7]                          ;                   ;         ;
;      - T8052:inst|T51:core51|ACC~1023 ; 0                 ; ON      ;
+---------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                     ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+---------+----------------------------+--------+----------------------+------------------+
; Name                                                                                                                                                                                                                     ; Location       ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+---------+----------------------------+--------+----------------------+------------------+
; T8052:inst|Ready~0                                                                                                                                                                                                       ; LC_X30_Y14_N6  ; 36      ; Clock enable               ; no     ; --                   ; --               ;
; T8052:inst|T51:core51|ACC[2]~1014                                                                                                                                                                                        ; LC_X26_Y6_N9   ; 4       ; Sync. clear                ; no     ; --                   ; --               ;
; T8052:inst|T51:core51|ACC[7]~1005                                                                                                                                                                                        ; LC_X25_Y13_N5  ; 4       ; Sync. clear                ; no     ; --                   ; --               ;
; T8052:inst|T51:core51|ACC[7]~1006                                                                                                                                                                                        ; LC_X25_Y13_N1  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:inst|T51:core51|B[5]~848                                                                                                                                                                                           ; LC_X27_Y8_N8   ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:inst|T51:core51|DPH0[5]~436                                                                                                                                                                                        ; LC_X25_Y18_N7  ; 8       ; Sync. load                 ; no     ; --                   ; --               ;
; T8052:inst|T51:core51|DPL0[6]~436                                                                                                                                                                                        ; LC_X25_Y18_N0  ; 8       ; Sync. load                 ; no     ; --                   ; --               ;
; T8052:inst|T51:core51|Equal16~131                                                                                                                                                                                        ; LC_X22_Y13_N8  ; 30      ; Clock enable               ; no     ; --                   ; --               ;
; T8052:inst|T51:core51|ICall                                                                                                                                                                                              ; LC_X25_Y18_N9  ; 38      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ;
; T8052:inst|T51:core51|Inst1[0]~284                                                                                                                                                                                       ; LC_X30_Y18_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:inst|T51:core51|Inst2[0]~286                                                                                                                                                                                       ; LC_X30_Y18_N1  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:inst|T51:core51|Inst[0]~514                                                                                                                                                                                        ; LC_X28_Y17_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:inst|T51:core51|Inst[1]                                                                                                                                                                                            ; LC_X28_Y17_N6  ; 72      ; Sync. load                 ; no     ; --                   ; --               ;
; T8052:inst|T51:core51|Int_Trig_r[1]~480                                                                                                                                                                                  ; LC_X36_Y14_N2  ; 6       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:inst|T51:core51|Mem_Wr                                                                                                                                                                                             ; LC_X26_Y16_N1  ; 4       ; Clock enable, Sync. clear  ; no     ; --                   ; --               ;
; T8052:inst|T51:core51|OPC[12]~12                                                                                                                                                                                         ; LC_X28_Y18_N5  ; 16      ; Clock enable               ; no     ; --                   ; --               ;
; T8052:inst|T51:core51|PC[15]~1105                                                                                                                                                                                        ; LC_X22_Y17_N5  ; 3       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:inst|T51:core51|ROM_Addr[12]~4887                                                                                                                                                                                  ; LC_X18_Y16_N1  ; 17      ; Clock enable               ; no     ; --                   ; --               ;
; T8052:inst|T51:core51|ROM_Addr[5]~4861                                                                                                                                                                                   ; LC_X28_Y14_N0  ; 19      ; Sync. load                 ; no     ; --                   ; --               ;
; T8052:inst|T51:core51|SP[3]~2020                                                                                                                                                                                         ; LC_X35_Y18_N9  ; 7       ; Sync. load                 ; no     ; --                   ; --               ;
; T8052:inst|T51:core51|SP[3]~2021                                                                                                                                                                                         ; LC_X31_Y19_N6  ; 7       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:inst|T51:core51|T51_ALU:alu|T51_MD:md|Div_Q[2]~1640                                                                                                                                                                ; LC_X28_Y7_N2   ; 14      ; Clock enable               ; no     ; --                   ; --               ;
; T8052:inst|T51:core51|T51_ALU:alu|T51_MD:md|Equal2~89                                                                                                                                                                    ; LC_X26_Y8_N6   ; 19      ; Sync. clear                ; no     ; --                   ; --               ;
; T8052:inst|T51:core51|T51_ALU:alu|T51_MD:md|LessThan0~111                                                                                                                                                                ; LC_X22_Y9_N7   ; 19      ; Sync. load                 ; no     ; --                   ; --               ;
; T8052:inst|T51:core51|T51_ALU:alu|T51_MD:md|Tmp1[13]~1330                                                                                                                                                                ; LC_X23_Y7_N9   ; 15      ; Clock enable               ; no     ; --                   ; --               ;
; T8052:inst|T51:core51|T51_ALU:alu|T51_MD:md|process1~0                                                                                                                                                                   ; LC_X24_Y8_N7   ; 29      ; Clock enable               ; no     ; --                   ; --               ;
; T8052:inst|T51:core51|iReady                                                                                                                                                                                             ; LC_X28_Y15_N3  ; 47      ; Clock enable               ; no     ; --                   ; --               ;
; T8052:inst|T51:core51|process10~0                                                                                                                                                                                        ; LC_X38_Y16_N9  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:inst|T51:core51|process4~6                                                                                                                                                                                         ; LC_X36_Y12_N2  ; 9       ; Sync. load                 ; no     ; --                   ; --               ;
; T8052:inst|T51:core51|process6~76                                                                                                                                                                                        ; LC_X37_Y14_N9  ; 16      ; Clock enable               ; no     ; --                   ; --               ;
; T8052:inst|T51:core51|xxx_flag~88                                                                                                                                                                                        ; LC_X36_Y12_N7  ; 9       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:inst|T51_Glue:glue51|P0_Wr                                                                                                                                                                                         ; LC_X41_Y14_N1  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:inst|T51_Glue:glue51|P1_Wr                                                                                                                                                                                         ; LC_X37_Y14_N3  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:inst|T51_Glue:glue51|P3_Wr                                                                                                                                                                                         ; LC_X37_Y14_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:inst|T51_Glue:glue51|RCAP2H_Wr                                                                                                                                                                                     ; LC_X38_Y10_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:inst|T51_Glue:glue51|RCAP2L_Wr                                                                                                                                                                                     ; LC_X38_Y10_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:inst|T51_Glue:glue51|SBUF_Wr                                                                                                                                                                                       ; LC_X36_Y12_N9  ; 10      ; Clock enable               ; no     ; --                   ; --               ;
; T8052:inst|T51_Glue:glue51|SCON_Wr                                                                                                                                                                                       ; LC_X37_Y14_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:inst|T51_Glue:glue51|T2CON_Wr                                                                                                                                                                                      ; LC_X41_Y14_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:inst|T51_Glue:glue51|TH1_Wr                                                                                                                                                                                        ; LC_X37_Y11_N9  ; 9       ; Sync. load                 ; no     ; --                   ; --               ;
; T8052:inst|T51_Glue:glue51|TH2_Wr                                                                                                                                                                                        ; LC_X38_Y10_N5  ; 8       ; Sync. load                 ; no     ; --                   ; --               ;
; T8052:inst|T51_Glue:glue51|TL1_Wr                                                                                                                                                                                        ; LC_X38_Y10_N0  ; 9       ; Sync. load                 ; no     ; --                   ; --               ;
; T8052:inst|T51_Glue:glue51|TL2_Wr                                                                                                                                                                                        ; LC_X41_Y11_N6  ; 8       ; Sync. load                 ; no     ; --                   ; --               ;
; T8052:inst|T51_Glue:glue51|TMOD_Wr                                                                                                                                                                                       ; LC_X37_Y11_N1  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:inst|T51_Glue:glue51|process0~0                                                                                                                                                                                    ; LC_X41_Y9_N7   ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:inst|T51_Glue:glue51|process0~1                                                                                                                                                                                    ; LC_X41_Y9_N6   ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:inst|T51_Glue:glue51|process0~2                                                                                                                                                                                    ; LC_X37_Y11_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:inst|T51_TC01:tc01|Cnt0[0]~3421                                                                                                                                                                                    ; LC_X44_Y10_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:inst|T51_TC01:tc01|Cnt0[12]~3427                                                                                                                                                                                   ; LC_X41_Y8_N2   ; 5       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:inst|T51_TC01:tc01|Cnt0[14]~3433                                                                                                                                                                                   ; LC_X41_Y8_N8   ; 3       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:inst|T51_TC01:tc01|Cnt1[15]~2621                                                                                                                                                                                   ; LC_X37_Y11_N4  ; 3       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:inst|T51_TC01:tc01|Cnt1[5]~2610                                                                                                                                                                                    ; LC_X37_Y10_N1  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:inst|T51_TC01:tc01|Cnt1[8]~2619                                                                                                                                                                                    ; LC_X37_Y10_N4  ; 5       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:inst|T51_TC2:tc2|Cnt[0]~1821                                                                                                                                                                                       ; LC_X41_Y11_N7  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:inst|T51_TC2:tc2|Cnt[11]~1820                                                                                                                                                                                      ; LC_X38_Y10_N3  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:inst|T51_UART:uart|Bit_Phase[0]~4                                                                                                                                                                                  ; LC_X46_Y12_N6  ; 4       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:inst|T51_UART:uart|RX_Bit_Cnt[2]~1346                                                                                                                                                                              ; LC_X47_Y12_N4  ; 4       ; Sync. load                 ; no     ; --                   ; --               ;
; T8052:inst|T51_UART:uart|RX_ShiftReg[6]~2353                                                                                                                                                                             ; LC_X45_Y12_N8  ; 7       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:inst|T51_UART:uart|SBUF[6]~1552                                                                                                                                                                                    ; LC_X46_Y11_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:inst|T51_UART:uart|TX_Bit_Cnt[0]~1949                                                                                                                                                                              ; LC_X44_Y13_N3  ; 4       ; Sync. load                 ; no     ; --                   ; --               ;
; T8052:inst|T51_UART:uart|TX_Bit_Cnt[0]~1952                                                                                                                                                                              ; LC_X43_Y13_N4  ; 8       ; Sync. load                 ; no     ; --                   ; --               ;
; T8052:inst|T51_UART:uart|TX_ShiftReg[1]~1921                                                                                                                                                                             ; LC_X44_Y13_N1  ; 7       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:inst|T51_UART:uart|process5~103                                                                                                                                                                                    ; LC_X44_Y13_N0  ; 19      ; Sync. load                 ; no     ; --                   ; --               ;
; T8052:inst|XRAM_WE                                                                                                                                                                                                       ; LC_X28_Y15_N5  ; 8       ; Write enable               ; no     ; --                   ; --               ;
; T8052:inst|rom_cyclone:Altera_rom|altsyncram:altsyncram_component|altsyncram_lak1:auto_generated|altsyncram_ien2:altsyncram1|decode_fga:decode5|eq_node[0]~22                                                            ; LC_X17_Y17_N8  ; 8       ; Write enable               ; no     ; --                   ; --               ;
; T8052:inst|rom_cyclone:Altera_rom|altsyncram:altsyncram_component|altsyncram_lak1:auto_generated|altsyncram_ien2:altsyncram1|decode_fga:decode5|eq_node[1]~23                                                            ; LC_X17_Y17_N7  ; 8       ; Write enable               ; no     ; --                   ; --               ;
; T8052:inst|rom_cyclone:Altera_rom|altsyncram:altsyncram_component|altsyncram_lak1:auto_generated|sld_mod_ram_rom:mgl_prim2|Equal1~33                                                                                     ; LC_X18_Y20_N1  ; 4       ; Sync. clear                ; no     ; --                   ; --               ;
; T8052:inst|rom_cyclone:Altera_rom|altsyncram:altsyncram_component|altsyncram_lak1:auto_generated|sld_mod_ram_rom:mgl_prim2|process0~12                                                                                   ; LC_X18_Y19_N7  ; 13      ; Sync. load                 ; no     ; --                   ; --               ;
; T8052:inst|rom_cyclone:Altera_rom|altsyncram:altsyncram_component|altsyncram_lak1:auto_generated|sld_mod_ram_rom:mgl_prim2|process4~0                                                                                    ; LC_X16_Y16_N5  ; 4       ; Async. clear               ; no     ; --                   ; --               ;
; T8052:inst|rom_cyclone:Altera_rom|altsyncram:altsyncram_component|altsyncram_lak1:auto_generated|sld_mod_ram_rom:mgl_prim2|process4~24                                                                                   ; LC_X15_Y17_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:inst|rom_cyclone:Altera_rom|altsyncram:altsyncram_component|altsyncram_lak1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[12]                                                                          ; LC_X18_Y19_N6  ; 21      ; Clock enable               ; no     ; --                   ; --               ;
; T8052:inst|rom_cyclone:Altera_rom|altsyncram:altsyncram_component|altsyncram_lak1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[4]~1494                                                                      ; LC_X17_Y18_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:inst|rom_cyclone:Altera_rom|altsyncram:altsyncram_component|altsyncram_lak1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[1]~1279                            ; LC_X13_Y18_N8  ; 4       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:inst|rom_cyclone:Altera_rom|altsyncram:altsyncram_component|altsyncram_lak1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~391                        ; LC_X13_Y18_N1  ; 5       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:inst|rom_cyclone:Altera_rom|altsyncram:altsyncram_component|altsyncram_lak1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~392                        ; LC_X14_Y19_N6  ; 5       ; Sync. clear                ; no     ; --                   ; --               ;
; T8052:inst|xram_cyclone:Altera_ram|altsyncram:altsyncram_component|altsyncram_ulh1:auto_generated|sld_mod_ram_rom:mgl_prim2|Equal1~33                                                                                    ; LC_X16_Y18_N2  ; 4       ; Sync. clear                ; no     ; --                   ; --               ;
; T8052:inst|xram_cyclone:Altera_ram|altsyncram:altsyncram_component|altsyncram_ulh1:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~11                                                                              ; LC_X16_Y17_N3  ; 8       ; Write enable               ; no     ; --                   ; --               ;
; T8052:inst|xram_cyclone:Altera_ram|altsyncram:altsyncram_component|altsyncram_ulh1:auto_generated|sld_mod_ram_rom:mgl_prim2|process0~11                                                                                  ; LC_X16_Y14_N6  ; 12      ; Sync. load                 ; no     ; --                   ; --               ;
; T8052:inst|xram_cyclone:Altera_ram|altsyncram:altsyncram_component|altsyncram_ulh1:auto_generated|sld_mod_ram_rom:mgl_prim2|process4~0                                                                                   ; LC_X16_Y15_N1  ; 4       ; Async. clear               ; no     ; --                   ; --               ;
; T8052:inst|xram_cyclone:Altera_ram|altsyncram:altsyncram_component|altsyncram_ulh1:auto_generated|sld_mod_ram_rom:mgl_prim2|process4~13                                                                                  ; LC_X16_Y14_N7  ; 4       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:inst|xram_cyclone:Altera_ram|altsyncram:altsyncram_component|altsyncram_ulh1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[4]~885                                                                      ; LC_X32_Y18_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:inst|xram_cyclone:Altera_ram|altsyncram:altsyncram_component|altsyncram_ulh1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[1]~1676                           ; LC_X11_Y18_N2  ; 4       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:inst|xram_cyclone:Altera_ram|altsyncram:altsyncram_component|altsyncram_ulh1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~418                       ; LC_X11_Y17_N8  ; 5       ; Sync. clear                ; no     ; --                   ; --               ;
; T8052:inst|xram_cyclone:Altera_ram|altsyncram:altsyncram_component|altsyncram_ulh1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~419                       ; LC_X13_Y18_N9  ; 5       ; Clock enable               ; no     ; --                   ; --               ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                             ; JTAG_X1_Y13_N1 ; 305     ; Clock                      ; yes    ; Global clock         ; GCLK3            ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                             ; JTAG_X1_Y13_N1 ; 22      ; Sync. clear                ; no     ; --                   ; --               ;
; altpll0:inst4|altpll:altpll_component|_clk0                                                                                                                                                                              ; PLL_2          ; 708     ; Clock                      ; yes    ; Global clock         ; GCLK4            ;
; clk50MHz                                                                                                                                                                                                                 ; PIN_G16        ; 1       ; Clock                      ; no     ; --                   ; --               ;
; inst5                                                                                                                                                                                                                    ; LC_X8_Y13_N6   ; 452     ; Async. clear, Clock enable ; yes    ; Global clock         ; GCLK0            ;
; sld_hub:sld_hub_inst|CLR_SIGNAL                                                                                                                                                                                          ; LC_X14_Y13_N2  ; 55      ; Async. clear               ; yes    ; Global clock         ; GCLK2            ;
; sld_hub:sld_hub_inst|GEN_SHADOW_IRF~0                                                                                                                                                                                    ; LC_X13_Y17_N7  ; 5       ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|GEN_SHADOW_IRF~1                                                                                                                                                                                    ; LC_X13_Y17_N0  ; 5       ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|GEN_SHADOW_IRF~2                                                                                                                                                                                    ; LC_X13_Y17_N2  ; 5       ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|IRF_ENABLE[1]~180                                                                                                                                                                                   ; LC_X15_Y17_N2  ; 5       ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|IRF_ENABLE[2]~181                                                                                                                                                                                   ; LC_X14_Y16_N1  ; 5       ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|IRF_ENABLE[3]~182                                                                                                                                                                                   ; LC_X14_Y16_N7  ; 5       ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|IRF_ENA_ENABLE~21                                                                                                                                                                                   ; LC_X13_Y19_N7  ; 4       ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|IRSR_ENA                                                                                                                                                                                            ; LC_X13_Y16_N1  ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|comb~77                                                                                                                                                                                             ; LC_X13_Y16_N9  ; 5       ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|jtag_debug_mode_usr1                                                                                                                                                                                ; LC_X13_Y18_N0  ; 21      ; Async. clear               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_dffex:IRSR|Q[0]~490                                                                                                                                                                             ; LC_X15_Y16_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:1:IRF|Q[0]                                                                                                                                                                       ; LC_X15_Y17_N0  ; 16      ; Async. clear, Sync. load   ; yes    ; Global clock         ; GCLK5            ;
; sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:1:IRF|Q[3]                                                                                                                                                                       ; LC_X15_Y17_N3  ; 7       ; Async. clear               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:2:IRF|Q[0]                                                                                                                                                                       ; LC_X15_Y15_N5  ; 15      ; Async. clear               ; yes    ; Global clock         ; GCLK6            ;
; sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:2:IRF|Q[3]                                                                                                                                                                       ; LC_X15_Y15_N3  ; 7       ; Async. clear               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:3:IRF|Q[1]                                                                                                                                                                       ; LC_X14_Y15_N5  ; 9       ; Async. clear               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:3:IRF|Q[4]                                                                                                                                                                       ; LC_X14_Y15_N9  ; 5       ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[0]                                                                                                                                                  ; LC_X13_Y13_N3  ; 15      ; Async. clear               ; yes    ; Global clock         ; GCLK1            ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[11]                                                                                                                                                 ; LC_X14_Y13_N6  ; 12      ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[12]                                                                                                                                                 ; LC_X13_Y13_N7  ; 5       ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[4]                                                                                                                                                  ; LC_X13_Y16_N7  ; 56      ; Sync. load                 ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[8]                                                                                                                                                  ; LC_X13_Y13_N4  ; 18      ; Async. clear               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG|WORD_SR[0]~1603                                                                                                                                                             ; LC_X13_Y16_N8  ; 4       ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG|word_counter[2]~832                                                                                                                                                         ; LC_X12_Y19_N0  ; 6       ; Sync. clear                ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG|word_counter[2]~833                                                                                                                                                         ; LC_X13_Y18_N6  ; 6       ; Clock enable               ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|comb~150                                                                                                                                                                                  ; LC_X16_Y8_N8   ; 6       ; Clock enable               ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|reset_all                                                                                                                                                                                 ; LC_X45_Y13_N2  ; 112     ; Async. clear               ; yes    ; Global clock         ; GCLK7            ;
; sld_signaltap:auto_signaltap_0|sld_acquisition_buffer:sld_acquisition_buffer_inst|trigger_write_addr_latch_ena                                                                                                           ; LC_X16_Y12_N2  ; 6       ; Clock enable               ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|buffer_write_ena_int~43                                                                                                                                       ; LC_X16_Y12_N8  ; 1       ; Clock enable               ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|gen_non_zero_sample_depth~0                                                                                                                                   ; LC_X15_Y13_N9  ; 6       ; Async. clear               ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|gen_non_zero_sample_depth~1                                                                                                                                   ; LC_X17_Y12_N8  ; 6       ; Clock enable               ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_segment_mgr:\gen_non_zero_sample_depth_segment:seg_mgr|lpm_compare:\non_zero_sample_depth_gen:segment_addr_compare|cmpr_4mh:auto_generated|aeb_int~37 ; LC_X15_Y12_N6  ; 7       ; Sync. clear                ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|trigger_setup_ena                                                                                                                                             ; LC_X15_Y14_N4  ; 57      ; Clock enable               ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal0~31                                                                                                ; LC_X14_Y14_N9  ; 6       ; Clock enable               ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                       ; LC_X17_Y12_N0  ; 6       ; Async. clear               ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_ahe:auto_generated|modulus_trigger        ; LC_X14_Y14_N4  ; 4       ; Sync. load                 ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|offload_shift_ena                                                                                        ; LC_X14_Y14_N5  ; 18      ; Async. clear               ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_rom_sr:crc_rom_sr|WORD_SR[3]~922                                                                                                                                                      ; LC_X14_Y14_N6  ; 4       ; Clock enable               ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_rom_sr:crc_rom_sr|word_counter[1]~410                                                                                                                                                 ; LC_X13_Y18_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ;
; wish_io:inst1|ACK_O~0                                                                                                                                                                                                    ; LC_X30_Y14_N2  ; 9       ; Sync. clear                ; no     ; --                   ; --               ;
; wish_io:inst1|process0~1                                                                                                                                                                                                 ; LC_X30_Y14_N4  ; 7       ; Clock enable               ; no     ; --                   ; --               ;
; wish_io:inst3|process0~1                                                                                                                                                                                                 ; LC_X30_Y14_N7  ; 7       ; Clock enable               ; no     ; --                   ; --               ;
; wishbone_decoder:inst8|S2_CYC_O                                                                                                                                                                                          ; LC_X17_Y9_N4   ; 9       ; Sync. clear                ; no     ; --                   ; --               ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+---------+----------------------------+--------+----------------------+------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                  ;
+-------------------------------------------------------------------------+----------------+---------+----------------------+------------------+
; Name                                                                    ; Location       ; Fan-Out ; Global Resource Used ; Global Line Name ;
+-------------------------------------------------------------------------+----------------+---------+----------------------+------------------+
; altera_internal_jtag~TCKUTAP                                            ; JTAG_X1_Y13_N1 ; 305     ; Global clock         ; GCLK3            ;
; altpll0:inst4|altpll:altpll_component|_clk0                             ; PLL_2          ; 708     ; Global clock         ; GCLK4            ;
; inst5                                                                   ; LC_X8_Y13_N6   ; 452     ; Global clock         ; GCLK0            ;
; sld_hub:sld_hub_inst|CLR_SIGNAL                                         ; LC_X14_Y13_N2  ; 55      ; Global clock         ; GCLK2            ;
; sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:1:IRF|Q[0]                      ; LC_X15_Y17_N0  ; 16      ; Global clock         ; GCLK5            ;
; sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:2:IRF|Q[0]                      ; LC_X15_Y15_N5  ; 15      ; Global clock         ; GCLK6            ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[0] ; LC_X13_Y13_N3  ; 15      ; Global clock         ; GCLK1            ;
; sld_signaltap:auto_signaltap_0|reset_all                                ; LC_X45_Y13_N2  ; 112     ; Global clock         ; GCLK7            ;
+-------------------------------------------------------------------------+----------------+---------+----------------------+------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                           ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                            ; Fan-Out ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; T8052:inst|T51:core51|Inst[1]                                                                                                                   ; 72      ;
; T8052:inst|T51:core51|Inst[6]                                                                                                                   ; 64      ;
; T8052:inst|T51:core51|Inst[4]                                                                                                                   ; 63      ;
; T8052:inst|T51:core51|Inst[5]                                                                                                                   ; 63      ;
; T8052:inst|T51:core51|Inst[7]                                                                                                                   ; 58      ;
; sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|trigger_setup_ena                                                                    ; 57      ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[4]                                                                         ; 56      ;
; T8052:inst|T51:core51|ACC[7]                                                                                                                    ; 52      ;
; T8052:inst|T51:core51|iReady                                                                                                                    ; 48      ;
; T8052:inst|T51:core51|Inst[0]                                                                                                                   ; 48      ;
; T8052:inst|T51:core51|Inst[2]                                                                                                                   ; 47      ;
; T8052:inst|T51:core51|ACC[1]                                                                                                                    ; 41      ;
; T8052:inst|T51:core51|ACC[3]                                                                                                                    ; 41      ;
; T8052:inst|T51:core51|ACC[4]                                                                                                                    ; 41      ;
; T8052:inst|T51:core51|ACC[5]                                                                                                                    ; 41      ;
; T8052:inst|T51:core51|ACC[2]                                                                                                                    ; 40      ;
; T8052:inst|T51:core51|ACC[6]                                                                                                                    ; 40      ;
; T8052:inst|T51:core51|ACC[0]                                                                                                                    ; 39      ;
; T8052:inst|T51:core51|ICall                                                                                                                     ; 38      ;
; T8052:inst|T51:core51|FCycle[0]                                                                                                                 ; 38      ;
; T8052:inst|T51:core51|INC_DPTR                                                                                                                  ; 38      ;
; T8052:inst|T51:core51|FCycle[1]                                                                                                                 ; 37      ;
; T8052:inst|Ready~0                                                                                                                              ; 36      ;
; T8052:inst|T51:core51|Inst[3]                                                                                                                   ; 35      ;
; T8052:inst|T51:core51|Equal16~131                                                                                                               ; 30      ;
; T8052:inst|T51:core51|T51_ALU:alu|T51_MD:md|process1~0                                                                                          ; 29      ;
; T8052:inst|T51:core51|T51_ALU:alu|IDCPBL_Q[7]~2209                                                                                              ; 28      ;
; T8052:inst|T51:core51|SP[3]~COMBOUT                                                                                                             ; 27      ;
; T8052:inst|T51_TC01:tc01|Cnt1[2]~COMBOUT                                                                                                        ; 27      ;
; T8052:inst|T51_TC01:tc01|Cnt1[1]~COMBOUT                                                                                                        ; 27      ;
; T8052:inst|T51_TC01:tc01|Cnt1[0]~COMBOUT                                                                                                        ; 27      ;
; T8052:inst|T51:core51|T51_ALU:alu|IDCPBL_Q[6]~2201                                                                                              ; 27      ;
; T8052:inst|T51:core51|T51_ALU:alu|IDCPBL_Q[5]~2193                                                                                              ; 27      ;
; T8052:inst|T51:core51|T51_ALU:alu|IDCPBL_Q[4]~2185                                                                                              ; 27      ;
; sld_hub:sld_hub_inst|sld_dffex:BROADCAST|Q[0]                                                                                                   ; 25      ;
; T8052:inst|T51:core51|Equal21~1121                                                                                                              ; 25      ;
; T8052:inst|T51:core51|Equal16~132                                                                                                               ; 25      ;
; T8052:inst|T51_UART:uart|process3~1                                                                                                             ; 23      ;
; T8052:inst|IO_Addr_r[6]                                                                                                                         ; 23      ;
; altera_internal_jtag~TMSUTAP                                                                                                                    ; 22      ;
; T8052:inst|rom_cyclone:Altera_rom|altsyncram:altsyncram_component|altsyncram_lak1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[12] ; 21      ;
; sld_hub:sld_hub_inst|jtag_debug_mode_usr1                                                                                                       ; 21      ;
; T8052:inst|T51:core51|Int_AddrA[1]~16924                                                                                                        ; 21      ;
; T8052:inst|IO_Addr_r[1]                                                                                                                         ; 21      ;
; T8052:inst|T51:core51|Int_AddrB[0]~396                                                                                                          ; 21      ;
; T8052:inst|T51:core51|T51_ALU:alu|Do_A_Imm                                                                                                      ; 20      ;
; T8052:inst|T51_UART:uart|process5~103                                                                                                           ; 19      ;
; T8052:inst|T51:core51|T51_ALU:alu|T51_MD:md|Equal2~89                                                                                           ; 19      ;
; T8052:inst|T51:core51|T51_ALU:alu|T51_MD:md|LessThan0~111                                                                                       ; 19      ;
; T8052:inst|rom_cyclone:Altera_rom|altsyncram:altsyncram_component|altsyncram_lak1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[3]  ; 19      ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                             ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF               ; Location                                                                                                                                                                                                    ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; T8052:inst|T51:core51|T51_RAM_Altera:\Altera_MODEL:ram|iram_cyclone:IRAM|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_49p1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 256          ; 8            ; 256          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 2048  ; 256                         ; 8                           ; 256                         ; 8                           ; 2048                ; 1    ; None              ; M4K_X33_Y12                                                                                                                                                                                                 ;
; T8052:inst|T51:core51|T51_RAM_Altera:\Altera_MODEL:ram|iram_cyclone:IRAM|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_49p1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 256          ; 8            ; 256          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 2048  ; 256                         ; 8                           ; 256                         ; 8                           ; 2048                ; 1    ; None              ; M4K_X33_Y14                                                                                                                                                                                                 ;
; T8052:inst|rom_cyclone:Altera_rom|altsyncram:altsyncram_component|altsyncram_lak1:auto_generated|altsyncram_ien2:altsyncram1|ALTSYNCRAM                                                          ; AUTO ; True Dual Port   ; 8192         ; 8            ; 8192         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 8192                        ; 8                           ; 8192                        ; 8                           ; 65536               ; 16   ; firmware/ex14.hex ; M4K_X19_Y14, M4K_X19_Y15, M4K_X19_Y20, M4K_X19_Y19, M4K_X19_Y16, M4K_X19_Y13, M4K_X19_Y22, M4K_X19_Y21, M4K_X19_Y9, M4K_X19_Y12, M4K_X19_Y18, M4K_X19_Y17, M4K_X19_Y7, M4K_X19_Y11, M4K_X19_Y10, M4K_X19_Y8 ;
; T8052:inst|xram_cyclone:Altera_ram|altsyncram:altsyncram_component|altsyncram_ulh1:auto_generated|altsyncram_ppk2:altsyncram1|ALTSYNCRAM                                                         ; AUTO ; True Dual Port   ; 4096         ; 8            ; 4096         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 4096                        ; 8                           ; 4096                        ; 8                           ; 32768               ; 8    ; None              ; M4K_X33_Y15, M4K_X33_Y16, M4K_X33_Y13, M4K_X33_Y11, M4K_X33_Y9, M4K_X33_Y8, M4K_X33_Y17, M4K_X33_Y10                                                                                                        ;
; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_jji2:auto_generated|ALTSYNCRAM                                                                         ; AUTO ; Simple Dual Port ; 64           ; 14           ; 64           ; 14           ; yes                    ; no                      ; yes                    ; no                      ; 896   ; 64                          ; 14                          ; 64                          ; 14                          ; 896                 ; 1    ; None              ; M4K_X19_Y6                                                                                                                                                                                                  ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Interconnect Usage Summary                           ;
+----------------------------+-------------------------+
; Interconnect Resource Type ; Usage                   ;
+----------------------------+-------------------------+
; C4s                        ; 3,763 / 30,600 ( 12 % ) ;
; Direct links               ; 339 / 43,552 ( < 1 % )  ;
; Global clocks              ; 8 / 8 ( 100 % )         ;
; LAB clocks                 ; 104 / 312 ( 33 % )      ;
; LUT chains                 ; 310 / 10,854 ( 3 % )    ;
; Local interconnects        ; 5,388 / 43,552 ( 12 % ) ;
; M4K buffers                ; 78 / 1,872 ( 4 % )      ;
; R4s                        ; 4,055 / 28,560 ( 14 % ) ;
+----------------------------+-------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+--------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 8.77) ; Number of LABs  (Total = 310) ;
+--------------------------------------------+-------------------------------+
; 1                                          ; 17                            ;
; 2                                          ; 7                             ;
; 3                                          ; 4                             ;
; 4                                          ; 1                             ;
; 5                                          ; 4                             ;
; 6                                          ; 9                             ;
; 7                                          ; 9                             ;
; 8                                          ; 20                            ;
; 9                                          ; 15                            ;
; 10                                         ; 224                           ;
+--------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.93) ; Number of LABs  (Total = 310) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 167                           ;
; 1 Clock                            ; 219                           ;
; 1 Clock enable                     ; 109                           ;
; 1 Sync. clear                      ; 14                            ;
; 1 Sync. load                       ; 36                            ;
; 2 Async. clears                    ; 5                             ;
; 2 Clock enables                    ; 33                            ;
; 2 Clocks                           ; 15                            ;
+------------------------------------+-------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+---------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 9.27) ; Number of LABs  (Total = 310) ;
+---------------------------------------------+-------------------------------+
; 0                                           ; 0                             ;
; 1                                           ; 17                            ;
; 2                                           ; 7                             ;
; 3                                           ; 4                             ;
; 4                                           ; 1                             ;
; 5                                           ; 5                             ;
; 6                                           ; 8                             ;
; 7                                           ; 5                             ;
; 8                                           ; 17                            ;
; 9                                           ; 15                            ;
; 10                                          ; 167                           ;
; 11                                          ; 28                            ;
; 12                                          ; 22                            ;
; 13                                          ; 4                             ;
; 14                                          ; 5                             ;
; 15                                          ; 1                             ;
; 16                                          ; 1                             ;
; 17                                          ; 2                             ;
; 18                                          ; 0                             ;
; 19                                          ; 0                             ;
; 20                                          ; 1                             ;
+---------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 6.20) ; Number of LABs  (Total = 310) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 25                            ;
; 2                                               ; 19                            ;
; 3                                               ; 21                            ;
; 4                                               ; 21                            ;
; 5                                               ; 36                            ;
; 6                                               ; 39                            ;
; 7                                               ; 29                            ;
; 8                                               ; 50                            ;
; 9                                               ; 31                            ;
; 10                                              ; 31                            ;
; 11                                              ; 3                             ;
; 12                                              ; 0                             ;
; 13                                              ; 3                             ;
; 14                                              ; 0                             ;
; 15                                              ; 0                             ;
; 16                                              ; 1                             ;
; 17                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 15.19) ; Number of LABs  (Total = 310) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 10                            ;
; 3                                            ; 7                             ;
; 4                                            ; 9                             ;
; 5                                            ; 5                             ;
; 6                                            ; 5                             ;
; 7                                            ; 7                             ;
; 8                                            ; 7                             ;
; 9                                            ; 5                             ;
; 10                                           ; 10                            ;
; 11                                           ; 11                            ;
; 12                                           ; 14                            ;
; 13                                           ; 15                            ;
; 14                                           ; 16                            ;
; 15                                           ; 20                            ;
; 16                                           ; 23                            ;
; 17                                           ; 7                             ;
; 18                                           ; 19                            ;
; 19                                           ; 14                            ;
; 20                                           ; 31                            ;
; 21                                           ; 25                            ;
; 22                                           ; 49                            ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+----------------------------+
; Advanced Data - General    ;
+--------------------+-------+
; Name               ; Value ;
+--------------------+-------+
; Status Code        ; 0     ;
; Desired User Slack ; 0     ;
; Fit Attempts       ; 1     ;
+--------------------+-------+


+-----------------------------------------------------------------------------------------------------------+
; Advanced Data - Placement Preparation                                                                     ;
+--------------------------------------------------------------------------------+--------------------------+
; Name                                                                           ; Value                    ;
+--------------------------------------------------------------------------------+--------------------------+
; Auto Fit Point 1 - Fit Attempt 1                                               ; ff                       ;
; Mid Wire Use - Fit Attempt 1                                                   ; 17                       ;
; Mid Slack - Fit Attempt 1                                                      ; 2155                     ;
; Internal Atom Count - Fit Attempt 1                                            ; 2719                     ;
; LE/ALM Count - Fit Attempt 1                                                   ; 2719                     ;
; LAB Count - Fit Attempt 1                                                      ; 310                      ;
; Outputs per Lab - Fit Attempt 1                                                ; 6.229                    ;
; Inputs per LAB - Fit Attempt 1                                                 ; 13.865                   ;
; Global Inputs per LAB - Fit Attempt 1                                          ; 1.352                    ;
; LAB Constraint 'non-global clock / CE pair + async load' - Fit Attempt 1       ; 0:310                    ;
; LAB Constraint 'ce + sync load' - Fit Attempt 1                                ; 0:137;1:99;2:74          ;
; LAB Constraint 'non-global controls' - Fit Attempt 1                           ; 0:128;1:94;2:80;3:8      ;
; LAB Constraint 'un-route combination' - Fit Attempt 1                          ; 0:128;1:94;2:80;3:8      ;
; LAB Constraint 'non-global with asyn_clear' - Fit Attempt 1                    ; 0:112;1:30;2:94;3:66;4:8 ;
; LAB Constraint 'un-route with async_clear' - Fit Attempt 1                     ; 0:112;1:30;2:94;3:66;4:8 ;
; LAB Constraint 'non-global async clear + sync clear' - Fit Attempt 1           ; 0:282;1:25;2:3           ;
; LAB Constraint 'global non-clock/non-asynch_clear' - Fit Attempt 1             ; 0:310                    ;
; LAB Constraint 'ygr_cl_ngclk_gclkce_sload_aload_constraint' - Fit Attempt 1    ; 0:137;1:141;2:32         ;
; LAB Constraint 'global control signals' - Fit Attempt 1                        ; 0:76;1:65;2:153;3:15;4:1 ;
; LAB Constraint 'clock / ce pair constraint' - Fit Attempt 1                    ; 0:76;1:127;2:107         ;
; LAB Constraint 'aload_aclr pair with aload used' - Fit Attempt 1               ; 0:310                    ;
; LAB Constraint 'aload_aclr pair' - Fit Attempt 1                               ; 0:76;1:191;2:43          ;
; LAB Constraint 'sload_sclear pair' - Fit Attempt 1                             ; 0:162;1:148              ;
; LAB Constraint 'invert_a constraint' - Fit Attempt 1                           ; 0:28;1:282               ;
; LAB Constraint 'has placement constraint' - Fit Attempt 1                      ; 0:272;1:38               ;
; LAB Constraint 'use of ADATA or SDATA by registers constraint' - Fit Attempt 1 ; 0:310                    ;
; LEs in Chains - Fit Attempt 1                                                  ; 506                      ;
; LEs in Long Chains - Fit Attempt 1                                             ; 284                      ;
; LABs with Chains - Fit Attempt 1                                               ; 70                       ;
; LABs with Multiple Chains - Fit Attempt 1                                      ; 1                        ;
; Time - Fit Attempt 1                                                           ; 2                        ;
; Time in tsm_tan.dll - Fit Attempt 1                                            ; 0.561                    ;
+--------------------------------------------------------------------------------+--------------------------+


+---------------------------------------------+
; Advanced Data - Placement                   ;
+-------------------------------------+-------+
; Name                                ; Value ;
+-------------------------------------+-------+
; Auto Fit Point 2 - Fit Attempt 1    ; ff    ;
; Early Wire Use - Fit Attempt 1      ; 7     ;
; Early Slack - Fit Attempt 1         ; 154   ;
; Auto Fit Point 3 - Fit Attempt 1    ; ff    ;
; Auto Fit Point 4 - Fit Attempt 1    ; ff    ;
; Mid Wire Use - Fit Attempt 1        ; 12    ;
; Mid Slack - Fit Attempt 1           ; 2180  ;
; Late Wire Use - Fit Attempt 1       ; 14    ;
; Late Slack - Fit Attempt 1          ; 2180  ;
; Auto Fit Point 5 - Fit Attempt 1    ; ff    ;
; Time - Fit Attempt 1                ; 20    ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 4.957 ;
+-------------------------------------+-------+


+----------------------------------------------+
; Advanced Data - Routing                      ;
+-------------------------------------+--------+
; Name                                ; Value  ;
+-------------------------------------+--------+
; Early Slack - Fit Attempt 1         ; 8532   ;
; Early Wire Use - Fit Attempt 1      ; 13     ;
; Peak Regional Wire - Fit Attempt 1  ; 26     ;
; Mid Slack - Fit Attempt 1           ; 6390   ;
; Late Slack - Fit Attempt 1          ; 6390   ;
; Late Slack - Fit Attempt 1          ; 6390   ;
; Late Wire Use - Fit Attempt 1       ; 15     ;
; Time - Fit Attempt 1                ; 29     ;
; Time in tsm_dat.dll - Fit Attempt 1 ; 0.030  ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 12.317 ;
+-------------------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 6.0 Build 178 04/27/2006 SJ Web Edition
    Info: Processing started: Tue Aug 01 21:10:35 2006
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off ex14 -c ex14
Info: Selected device EP1C12F256C7 for design "ex14"
Info: Implementing parameter values for PLL "altpll0:inst4|altpll:altpll_component|pll"
    Info: Implementing clock multiplication of 3, clock division of 5, and phase shift of 0 degrees (0 ps) for altpll0:inst4|altpll:altpll_component|_clk0 port
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP1C6F256C7 is compatible
    Info: Device EP1C6F256I7 is compatible
    Info: Device EP1C12F256I7 is compatible
Info: Detected fmax, tsu, tco, and/or tpd requirements -- optimizing circuit to achieve only the specified requirements
Extra Info: Performing register packing on registers with non-logic cell location assignments
Extra Info: Completed register packing on registers with non-logic cell location assignments
Info: Completed User Assigned Global Signals Promotion Operation
Info: DQS I/O pins require 0 global routing resources
Info: Promoted PLL clock signals
    Info: Promoted signal "altpll0:inst4|altpll:altpll_component|_clk0" to use global clock (user assigned)
Info: Completed PLL Placement Operation
Info: Automatically promoted signal "altera_internal_jtag~TCKUTAP" to use Global clock
Info: Automatically promoted some destinations of signal "inst5" to use Global clock
    Info: Destination "T8052:inst|T51:core51|T51_RAM_Altera:\Altera_MODEL:ram|wrdata_r[4]" may be non-global or may not use global clock
    Info: Destination "T8052:inst|T51:core51|T51_RAM_Altera:\Altera_MODEL:ram|wrdata_r[5]" may be non-global or may not use global clock
    Info: Destination "T8052:inst|T51:core51|T51_RAM_Altera:\Altera_MODEL:ram|wrdata_r[6]" may be non-global or may not use global clock
    Info: Destination "T8052:inst|T51:core51|T51_RAM_Altera:\Altera_MODEL:ram|wrdata_r[0]" may be non-global or may not use global clock
    Info: Destination "T8052:inst|T51:core51|T51_RAM_Altera:\Altera_MODEL:ram|wrdata_r[1]" may be non-global or may not use global clock
    Info: Destination "T8052:inst|T51:core51|T51_RAM_Altera:\Altera_MODEL:ram|wrdata_r[2]" may be non-global or may not use global clock
    Info: Destination "T8052:inst|T51:core51|T51_RAM_Altera:\Altera_MODEL:ram|wrdata_r[3]" may be non-global or may not use global clock
    Info: Destination "T8052:inst|T51:core51|T51_RAM_Altera:\Altera_MODEL:ram|wrdata_r[7]" may be non-global or may not use global clock
Info: Automatically promoted some destinations of signal "sld_signaltap:auto_signaltap_0|reset_all" to use Global clock
    Info: Destination "sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset" may be non-global or may not use global clock
Info: Automatically promoted some destinations of signal "sld_hub:sld_hub_inst|CLR_SIGNAL" to use Global clock
    Info: Destination "sld_signaltap:auto_signaltap_0|reset_all" may be non-global or may not use global clock
    Info: Destination "sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|gen_non_zero_sample_depth~0" may be non-global or may not use global clock
Info: Automatically promoted some destinations of signal "sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:1:IRF|Q[0]" to use Global clock
    Info: Destination "sld_hub:sld_hub_inst|hub_tdo~1671" may be non-global or may not use global clock
    Info: Destination "T8052:inst|rom_cyclone:Altera_rom|altsyncram:altsyncram_component|altsyncram_lak1:auto_generated|sld_mod_ram_rom:mgl_prim2|is_in_use_reg" may be non-global or may not use global clock
    Info: Destination "T8052:inst|rom_cyclone:Altera_rom|altsyncram:altsyncram_component|altsyncram_lak1:auto_generated|sld_mod_ram_rom:mgl_prim2|process4~0" may be non-global or may not use global clock
Info: Automatically promoted some destinations of signal "sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[0]" to use Global clock
    Info: Destination "sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[0]" may be non-global or may not use global clock
    Info: Destination "sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[1]" may be non-global or may not use global clock
Info: Automatically promoted some destinations of signal "sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:2:IRF|Q[0]" to use Global clock
    Info: Destination "sld_hub:sld_hub_inst|hub_tdo~1673" may be non-global or may not use global clock
    Info: Destination "T8052:inst|xram_cyclone:Altera_ram|altsyncram:altsyncram_component|altsyncram_ulh1:auto_generated|sld_mod_ram_rom:mgl_prim2|is_in_use_reg" may be non-global or may not use global clock
    Info: Destination "T8052:inst|xram_cyclone:Altera_ram|altsyncram:altsyncram_component|altsyncram_ulh1:auto_generated|sld_mod_ram_rom:mgl_prim2|process4~0" may be non-global or may not use global clock
Info: Completed Auto Global Promotion Operation
Info: Starting register packing
Extra Info: Started Fast Input/Output/OE register processing
Extra Info: Finished Fast Input/Output/OE register processing
Info: Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Extra Info: Moving registers into I/O cells, LUTs, and RAM blocks to improve timing and density
Info: Finished moving registers into I/O cells, LUTs, and RAM blocks
Info: Finished register packing: elapsed time is 00:00:01
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:02
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:20
Info: Estimated most critical path is memory to memory delay of 29.251 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = M4K_X33_Y12; Fanout = 1; MEM Node = 'T8052:inst|T51:core51|T51_RAM_Altera:\Altera_MODEL:ram|iram_cyclone:IRAM|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_49p1:auto_generated|ram_block1a1~portb_address_reg7'
    Info: 2: + IC(0.000 ns) + CELL(3.819 ns) = 3.819 ns; Loc. = M4K_X33_Y12; Fanout = 1; MEM Node = 'T8052:inst|T51:core51|T51_RAM_Altera:\Altera_MODEL:ram|iram_cyclone:IRAM|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_49p1:auto_generated|q_b[1]'
    Info: 3: + IC(0.729 ns) + CELL(0.390 ns) = 4.938 ns; Loc. = LAB_X30_Y12; Fanout = 3; COMB Node = 'T8052:inst|T51:core51|T51_RAM_Altera:\Altera_MODEL:ram|Mem_A[1]~100'
    Info: 4: + IC(0.188 ns) + CELL(0.390 ns) = 5.516 ns; Loc. = LAB_X30_Y12; Fanout = 19; COMB Node = 'T8052:inst|T51:core51|Op_A[1]~516'
    Info: 5: + IC(0.188 ns) + CELL(0.390 ns) = 6.094 ns; Loc. = LAB_X30_Y12; Fanout = 3; COMB Node = 'T8052:inst|T51:core51|T51_ALU:alu|B_i~711'
    Info: 6: + IC(0.947 ns) + CELL(0.499 ns) = 7.540 ns; Loc. = LAB_X30_Y11; Fanout = 2; COMB Node = 'T8052:inst|T51:core51|T51_ALU:alu|Add0~118'
    Info: 7: + IC(0.000 ns) + CELL(0.240 ns) = 7.780 ns; Loc. = LAB_X30_Y11; Fanout = 2; COMB Node = 'T8052:inst|T51:core51|T51_ALU:alu|Add0~116'
    Info: 8: + IC(0.000 ns) + CELL(0.601 ns) = 8.381 ns; Loc. = LAB_X30_Y11; Fanout = 3; COMB Node = 'T8052:inst|T51:core51|T51_ALU:alu|Add0~125'
    Info: 9: + IC(1.234 ns) + CELL(0.509 ns) = 10.124 ns; Loc. = LAB_X26_Y12; Fanout = 2; COMB Node = 'T8052:inst|T51:core51|T51_ALU:alu|Add2~102COUT1_104'
    Info: 10: + IC(0.000 ns) + CELL(0.071 ns) = 10.195 ns; Loc. = LAB_X26_Y12; Fanout = 2; COMB Node = 'T8052:inst|T51:core51|T51_ALU:alu|Add2~98COUT1'
    Info: 11: + IC(0.000 ns) + CELL(0.071 ns) = 10.266 ns; Loc. = LAB_X26_Y12; Fanout = 2; COMB Node = 'T8052:inst|T51:core51|T51_ALU:alu|Add2~96COUT1_105'
    Info: 12: + IC(0.000 ns) + CELL(0.071 ns) = 10.337 ns; Loc. = LAB_X26_Y12; Fanout = 1; COMB Node = 'T8052:inst|T51:core51|T51_ALU:alu|Add2~94COUT1_106'
    Info: 13: + IC(0.000 ns) + CELL(0.538 ns) = 10.875 ns; Loc. = LAB_X26_Y12; Fanout = 4; COMB Node = 'T8052:inst|T51:core51|T51_ALU:alu|Add2~99'
    Info: 14: + IC(0.320 ns) + CELL(0.258 ns) = 11.453 ns; Loc. = LAB_X26_Y12; Fanout = 1; COMB Node = 'T8052:inst|T51:core51|T51_ALU:alu|ACC_Q~15140'
    Info: 15: + IC(0.188 ns) + CELL(0.390 ns) = 12.031 ns; Loc. = LAB_X26_Y12; Fanout = 1; COMB Node = 'T8052:inst|T51:core51|T51_ALU:alu|ACC_Q~15142'
    Info: 16: + IC(0.188 ns) + CELL(0.390 ns) = 12.609 ns; Loc. = LAB_X26_Y12; Fanout = 1; COMB Node = 'T8052:inst|T51:core51|T51_ALU:alu|ACC_Q~15143'
    Info: 17: + IC(0.320 ns) + CELL(0.258 ns) = 13.187 ns; Loc. = LAB_X26_Y12; Fanout = 1; COMB Node = 'T8052:inst|T51:core51|T51_ALU:alu|ACC_Q~15144'
    Info: 18: + IC(0.856 ns) + CELL(0.390 ns) = 14.433 ns; Loc. = LAB_X25_Y16; Fanout = 1; COMB Node = 'T8052:inst|T51:core51|T51_ALU:alu|ACC_Q~15145'
    Info: 19: + IC(0.188 ns) + CELL(0.390 ns) = 15.011 ns; Loc. = LAB_X25_Y16; Fanout = 1; COMB Node = 'T8052:inst|T51:core51|T51_ALU:alu|ACC_Q~15146'
    Info: 20: + IC(0.320 ns) + CELL(0.258 ns) = 15.589 ns; Loc. = LAB_X25_Y16; Fanout = 1; COMB Node = 'T8052:inst|T51:core51|T51_ALU:alu|ACC_Q~15147'
    Info: 21: + IC(0.188 ns) + CELL(0.390 ns) = 16.167 ns; Loc. = LAB_X25_Y16; Fanout = 1; COMB Node = 'T8052:inst|T51:core51|T51_ALU:alu|ACC_Q~15149'
    Info: 22: + IC(0.056 ns) + CELL(0.522 ns) = 16.745 ns; Loc. = LAB_X25_Y16; Fanout = 1; COMB Node = 'T8052:inst|T51:core51|T51_ALU:alu|ACC_Q[7]~15150'
    Info: 23: + IC(0.477 ns) + CELL(0.101 ns) = 17.323 ns; Loc. = LAB_X25_Y16; Fanout = 1; COMB Node = 'T8052:inst|T51:core51|T51_ALU:alu|ACC_Q[7]~15168'
    Info: 24: + IC(0.188 ns) + CELL(0.390 ns) = 17.901 ns; Loc. = LAB_X25_Y16; Fanout = 2; COMB Node = 'T8052:inst|T51:core51|T51_ALU:alu|ACC_Q[7]~15169'
    Info: 25: + IC(0.863 ns) + CELL(0.258 ns) = 19.022 ns; Loc. = LAB_X22_Y16; Fanout = 1; COMB Node = 'T8052:inst|T51:core51|Next_ACC_Z~61'
    Info: 26: + IC(0.056 ns) + CELL(0.522 ns) = 19.600 ns; Loc. = LAB_X22_Y16; Fanout = 1; COMB Node = 'T8052:inst|T51:core51|process12~1207'
    Info: 27: + IC(0.320 ns) + CELL(0.258 ns) = 20.178 ns; Loc. = LAB_X22_Y16; Fanout = 8; COMB Node = 'T8052:inst|T51:core51|J_Skip~215'
    Info: 28: + IC(0.188 ns) + CELL(0.390 ns) = 20.756 ns; Loc. = LAB_X22_Y16; Fanout = 2; COMB Node = 'T8052:inst|T51:core51|J_Skip~216'
    Info: 29: + IC(0.320 ns) + CELL(0.258 ns) = 21.334 ns; Loc. = LAB_X22_Y16; Fanout = 5; COMB Node = 'T8052:inst|T51:core51|IStart~49'
    Info: 30: + IC(0.477 ns) + CELL(0.101 ns) = 21.912 ns; Loc. = LAB_X22_Y16; Fanout = 2; COMB Node = 'T8052:inst|T51:core51|Stall_pipe~768'
    Info: 31: + IC(1.388 ns) + CELL(0.101 ns) = 23.401 ns; Loc. = LAB_X18_Y18; Fanout = 1; COMB Node = 'T8052:inst|T51:core51|NPC~2145'
    Info: 32: + IC(0.234 ns) + CELL(0.390 ns) = 24.025 ns; Loc. = LAB_X18_Y18; Fanout = 1; COMB Node = 'T8052:inst|T51:core51|NPC~2146'
    Info: 33: + IC(0.188 ns) + CELL(0.390 ns) = 24.603 ns; Loc. = LAB_X18_Y18; Fanout = 1; COMB Node = 'T8052:inst|T51:core51|NPC~2147'
    Info: 34: + IC(0.320 ns) + CELL(0.258 ns) = 25.181 ns; Loc. = LAB_X18_Y18; Fanout = 1; COMB Node = 'T8052:inst|T51:core51|NPC~2148'
    Info: 35: + IC(0.188 ns) + CELL(0.390 ns) = 25.759 ns; Loc. = LAB_X18_Y18; Fanout = 1; COMB Node = 'T8052:inst|T51:core51|ROM_Addr[4]~4941'
    Info: 36: + IC(0.188 ns) + CELL(0.390 ns) = 26.337 ns; Loc. = LAB_X18_Y18; Fanout = 2; COMB Node = 'T8052:inst|T51:core51|ROM_Addr[4]~4942'
    Info: 37: + IC(0.234 ns) + CELL(0.390 ns) = 26.961 ns; Loc. = LAB_X18_Y18; Fanout = 16; COMB Node = 'T8052:inst|T51:core51|ROM_Addr[4]~4943'
    Info: 38: + IC(1.951 ns) + CELL(0.339 ns) = 29.251 ns; Loc. = M4K_X19_Y7; Fanout = 1; MEM Node = 'T8052:inst|rom_cyclone:Altera_rom|altsyncram:altsyncram_component|altsyncram_lak1:auto_generated|altsyncram_ien2:altsyncram1|ram_block3a0~porta_address_reg4'
    Info: Total cell delay = 15.761 ns ( 53.88 % )
    Info: Total interconnect delay = 13.490 ns ( 46.12 % )
Info: Fitter routing operations beginning
Info: Average interconnect usage is 11% of the available device resources. Peak interconnect usage is 25%
    Info: The peak interconnect region extends from location x21_y0 to location x31_y13
Info: Fitter routing operations ending: elapsed time is 00:00:29
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Completed Fixed Delay Chain Operation
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Completed Auto Delay Chain Operation
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Node sld_hub:sld_hub_inst|CLR_SIGNAL uses non-global routing resources to route signals to global destination nodes
    Info: Port clear -- assigned as a global for destination node sld_hub:sld_hub_inst|sld_dffex:IRF_ENA|Q[0] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node sld_hub:sld_hub_inst|sld_dffex:IRF_ENA|Q[2] -- routed using non-global resources
Info: Node sld_signaltap:auto_signaltap_0|reset_all uses non-global routing resources to route signals to global destination nodes
    Info: Port clear -- assigned as a global for destination node sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_segment_mgr:\gen_non_zero_sample_depth_segment:seg_mgr|segment_write_addr_adv_ena -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_segment_mgr:\gen_non_zero_sample_depth_segment:seg_mgr|lpm_counter:\non_zero_sample_depth_gen:segment_addr_counter|cntr_2jf:auto_generated|counter_cella0 -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_segment_mgr:\gen_non_zero_sample_depth_segment:seg_mgr|lpm_counter:\non_zero_sample_depth_gen:segment_addr_counter|cntr_2jf:auto_generated|counter_cella1 -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_segment_mgr:\gen_non_zero_sample_depth_segment:seg_mgr|lpm_counter:\non_zero_sample_depth_gen:segment_addr_counter|cntr_2jf:auto_generated|counter_cella2 -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_segment_mgr:\gen_non_zero_sample_depth_segment:seg_mgr|lpm_counter:\non_zero_sample_depth_gen:segment_addr_counter|cntr_2jf:auto_generated|counter_cella3 -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_segment_mgr:\gen_non_zero_sample_depth_segment:seg_mgr|lpm_counter:\non_zero_sample_depth_gen:segment_addr_counter|cntr_2jf:auto_generated|counter_cella4 -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_segment_mgr:\gen_non_zero_sample_depth_segment:seg_mgr|lpm_counter:\non_zero_sample_depth_gen:segment_addr_counter|cntr_2jf:auto_generated|counter_cella5 -- routed using non-global resources
Warning: Following 2 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info: Pin DIG_1 has VCC driving its datain port
    Info: Pin DIG_2 has VCC driving its datain port
Info: Quartus II Fitter was successful. 0 errors, 1 warning
    Info: Processing ended: Tue Aug 01 21:12:06 2006
    Info: Elapsed time: 00:01:32


