digraph "CFG for '_Z8ge_hypotiiPKfiiS0_iiPfii' function" {
	label="CFG for '_Z8ge_hypotiiPKfiiS0_iiPfii' function";

	Node0x51ed1b0 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%11:\l  %12 = tail call i32 @llvm.amdgcn.workgroup.id.x()\l  %13 = tail call align 4 dereferenceable(64) i8 addrspace(4)*\l... @llvm.amdgcn.dispatch.ptr()\l  %14 = getelementptr i8, i8 addrspace(4)* %13, i64 4\l  %15 = bitcast i8 addrspace(4)* %14 to i16 addrspace(4)*\l  %16 = load i16, i16 addrspace(4)* %15, align 4, !range !4, !invariant.load !5\l  %17 = zext i16 %16 to i32\l  %18 = mul i32 %12, %17\l  %19 = tail call i32 @llvm.amdgcn.workitem.id.x(), !range !6\l  %20 = add i32 %18, %19\l  %21 = tail call i32 @llvm.amdgcn.workgroup.id.y()\l  %22 = getelementptr i8, i8 addrspace(4)* %13, i64 6\l  %23 = bitcast i8 addrspace(4)* %22 to i16 addrspace(4)*\l  %24 = load i16, i16 addrspace(4)* %23, align 2, !range !4, !invariant.load !5\l  %25 = zext i16 %24 to i32\l  %26 = mul i32 %21, %25\l  %27 = tail call i32 @llvm.amdgcn.workitem.id.y(), !range !6\l  %28 = add i32 %26, %27\l  %29 = icmp slt i32 %20, %0\l  %30 = icmp slt i32 %28, %1\l  %31 = select i1 %29, i1 %30, i1 false\l  br i1 %31, label %32, label %64\l|{<s0>T|<s1>F}}"];
	Node0x51ed1b0:s0 -> Node0x51f17d0;
	Node0x51ed1b0:s1 -> Node0x51f1860;
	Node0x51f17d0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f59c7d70",label="{%32:\l32:                                               \l  %33 = add nsw i32 %20, %3\l  %34 = mul nsw i32 %28, %4\l  %35 = add nsw i32 %33, %34\l  %36 = sext i32 %35 to i64\l  %37 = getelementptr inbounds float, float addrspace(1)* %2, i64 %36\l  %38 = load float, float addrspace(1)* %37, align 4, !tbaa !7,\l... !amdgpu.noclobber !5\l  %39 = add nsw i32 %20, %6\l  %40 = mul nsw i32 %28, %7\l  %41 = add nsw i32 %39, %40\l  %42 = sext i32 %41 to i64\l  %43 = getelementptr inbounds float, float addrspace(1)* %5, i64 %42\l  %44 = load float, float addrspace(1)* %43, align 4, !tbaa !7,\l... !amdgpu.noclobber !5\l  %45 = tail call float @llvm.fabs.f32(float %38)\l  %46 = tail call float @llvm.fabs.f32(float %44)\l  %47 = tail call float @llvm.maxnum.f32(float %45, float %46)\l  %48 = tail call i32 @llvm.amdgcn.frexp.exp.i32.f32(float %47)\l  %49 = sub nsw i32 0, %48\l  %50 = tail call float @llvm.amdgcn.ldexp.f32(float %45, i32 %49)\l  %51 = tail call float @llvm.amdgcn.ldexp.f32(float %46, i32 %49)\l  %52 = fmul float %51, %51\l  %53 = tail call float @llvm.fmuladd.f32(float %50, float %50, float %52)\l  %54 = tail call float @llvm.sqrt.f32(float %53)\l  %55 = tail call float @llvm.amdgcn.ldexp.f32(float %54, i32 %48)\l  %56 = tail call float @llvm.fabs.f32(float %47) #3\l  %57 = fcmp oeq float %56, 0x7FF0000000000000\l  %58 = select i1 %57, float 0x7FF0000000000000, float %55\l  %59 = add nsw i32 %20, %9\l  %60 = mul nsw i32 %28, %10\l  %61 = add nsw i32 %59, %60\l  %62 = sext i32 %61 to i64\l  %63 = getelementptr inbounds float, float addrspace(1)* %8, i64 %62\l  store float %58, float addrspace(1)* %63, align 4, !tbaa !7\l  br label %64\l}"];
	Node0x51f17d0 -> Node0x51f1860;
	Node0x51f1860 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%64:\l64:                                               \l  ret void\l}"];
}
