Xilinx AXI DMA engine, it does transfers between memory and AXI4 stream
target devices. It can be configured to have one channel or two channels.
If configured as two channels, one is to transmit to the device and another
is to receive from the device.

Required properties:
- compatible: Should be "xlnx,axi-dma-1.00.a"
- #dma-cells: Should be <1>, see "dmas" property below
- reg: Should contain DMA registers location and length.
- dma-channel child node: Should have atleast one channel and can have upto
	two channels per device. This node specifies the properties of each
	DMA channel (see child node properties below).

Optional properties:
- xlnx,include-sg: Tells whether configured for Scatter-mode in
	the hardware.

Required child node properties:
- compatible: It should be either "xlnx,axi-dma-mm2s-channel" or
	"xlnx,axi-dma-s2mm-channel".
- interrupts: Should contain per channel DMA interrupts.
- xlnx,datawidth: Should contain the stream data width, take values
	{32,64...1024}.

Option child node properties:
- xlnx,include-dre: Tells whether hardware is configured for Data
	Realignment Engine.

Example:
++++++++

axi_dma_0: axidma@40400000 {
	compatible = "xlnx,axi-dma-1.00.a";
	#dma_cells = <1>;
	reg = < 0x40400000 0x10000 >;
	dma-channel@40400000 {
		compatible = "xlnx,axi-dma-mm2s-channel";
		interrupts = < 0 59 4 >;
		xlnx,datawidth = <0x40>;
	} ;
	dma-channel@40400030 {
		compatible = "xlnx,axi-dma-s2mm-channel";
		interrupts = < 0 58 4 >;
		xlnx,datawidth = <0x40>;
	} ;
} ;


* DMA client

Required properties:
- dmas: a list of <[DMA device phandle] [Channel ID]> pairs,
	where Channel ID is '0' for write/tx and '1' for read/rx
	channel.
- dma-names: a list of DMA channel names, one per "dmas" entry

Example:
++++++++

dmatest_0: dmatest@0 {
	compatible ="xlnx,axi-dma-test-1.00.a";
	dmas = <&axi_dma_0 0
		&axi_dma_0 1>;
	dma-names = "dma0", "dma1";
} ;

/*
Xilinx AXI DMA 엔진은 메모리와 AXI4 스트림 대상 Device 사이를 전송합니다. 하나의 채널 또는 두 개의 채널을 갖도록 구성 할 수 있습니다.
두 개의 채널로 구성된 경우 하나는 Device로 전송하고 다른 하나는 Device에서 수신합니다.

필수 속성 :
- 호환 : "xlnx, axi-dma-1.00.a"여야합니다.
- # dma-cells : <1>이어야하며 아래의 "dmas"속성 참조
- reg : DMA 레지스터 위치와 길이를 포함해야합니다.
- dma-channel 자식 노드 : 적어도 하나의 채널을 가져야하며 Device 당 두 개의 채널을 가질 수 있습니다. 이 노드는 각 DMA 채널의 속성을 지정합니다 (아래의 하위 노드 속성 참조).

선택적 속성 :
- xlnx, include-sg : 하드웨어에서 스 캐터 모드로 구성되었는지 여부를 확인합니다.

필수 자식 노드 등록 정보 :
- compatible : "xlnx, axi-dma-mm2s-channel"또는 "xlnx, axi-dma-s2mm-channel"중 하나 여야합니다.
- 인터럽트 : 채널 당 DMA 인터럽트를 포함해야합니다.
- xlnx, datawidth : 스트림 데이터 폭을 포함해야하며 값은 {32,64 ... 1024}입니다.

옵션 하위 노드 등록 정보 :
- xlnx, include-dre : 하드웨어가 Data Arrangement Engine 용으로 구성되었는지 여부를 확인합니다.


Example:
++++++++

axi_dma_0: axidma@40400000 {
	compatible = "xlnx,axi-dma-1.00.a";
	#dma_cells = <1>;
	reg = < 0x40400000 0x10000 >;
	dma-channel@40400000 {
		compatible = "xlnx,axi-dma-mm2s-channel";
		interrupts = < 0 59 4 >;
		xlnx,datawidth = <0x40>;
	} ;
	dma-channel@40400030 {
		compatible = "xlnx,axi-dma-s2mm-channel";
		interrupts = < 0 58 4 >;
		xlnx,datawidth = <0x40>;
	} ;
} ;

* DMA 클라이언트

필수 속성 :
- dmas : <DMA device phandle> [채널 ID]> 쌍의 목록,
여기서 채널 ID는 쓰기 / tx의 경우 '0'이고 읽기 / rx 채널의 경우 '1'입니다.
- dma-names : "dmas"항목 당 하나씩의 DMA 채널 이름 목록

Example:
++++++++

dmatest_0: dmatest@0 {
	compatible ="xlnx,axi-dma-test-1.00.a";
	dmas = <&axi_dma_0 0
		&axi_dma_0 1>;
	dma-names = "dma0", "dma1";
} ;


*/

