TimeQuest Timing Analyzer report for FPGA_Urna
Fri Nov 23 00:27:23 2018
Quartus Prime Version 17.0.0 Build 595 04/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 14. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 15. Slow 1200mV 85C Model Metastability Summary
 16. Slow 1200mV 0C Model Fmax Summary
 17. Slow 1200mV 0C Model Setup Summary
 18. Slow 1200mV 0C Model Hold Summary
 19. Slow 1200mV 0C Model Recovery Summary
 20. Slow 1200mV 0C Model Removal Summary
 21. Slow 1200mV 0C Model Minimum Pulse Width Summary
 22. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 23. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 24. Slow 1200mV 0C Model Metastability Summary
 25. Fast 1200mV 0C Model Setup Summary
 26. Fast 1200mV 0C Model Hold Summary
 27. Fast 1200mV 0C Model Recovery Summary
 28. Fast 1200mV 0C Model Removal Summary
 29. Fast 1200mV 0C Model Minimum Pulse Width Summary
 30. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 31. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 32. Fast 1200mV 0C Model Metastability Summary
 33. Multicorner Timing Analysis Summary
 34. Board Trace Model Assignments
 35. Input Transition Times
 36. Signal Integrity Metrics (Slow 1200mv 0c Model)
 37. Signal Integrity Metrics (Slow 1200mv 85c Model)
 38. Signal Integrity Metrics (Fast 1200mv 0c Model)
 39. Setup Transfers
 40. Hold Transfers
 41. Report TCCS
 42. Report RSKM
 43. Unconstrained Paths Summary
 44. Clock Status Summary
 45. Unconstrained Input Ports
 46. Unconstrained Output Ports
 47. Unconstrained Input Ports
 48. Unconstrained Output Ports
 49. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 17.0.0 Build 595 04/25/2017 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; FPGA_Urna                                           ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.2%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; FPGA_Urna.SDC ; OK     ; Fri Nov 23 00:27:21 2018 ;
+---------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets       ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+
; CLOCK2_50  ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK2_50 } ;
; CLOCK3_50  ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK3_50 } ;
; CLOCK_50   ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }  ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 177.34 MHz ; 177.34 MHz      ; CLOCK_50   ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+----------+--------+-----------------+
; Clock    ; Slack  ; End Point TNS   ;
+----------+--------+-----------------+
; CLOCK_50 ; 14.361 ; 0.000           ;
+----------+--------+-----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+----------+-------+-----------------+
; Clock    ; Slack ; End Point TNS   ;
+----------+-------+-----------------+
; CLOCK_50 ; 0.402 ; 0.000           ;
+----------+-------+-----------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-----------+--------+------------------------------+
; Clock     ; Slack  ; End Point TNS                ;
+-----------+--------+------------------------------+
; CLOCK_50  ; 9.681  ; 0.000                        ;
; CLOCK2_50 ; 16.000 ; 0.000                        ;
; CLOCK3_50 ; 16.000 ; 0.000                        ;
+-----------+--------+------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                            ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 14.361 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0101 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 5.557      ;
; 14.366 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0100 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 5.552      ;
; 14.563 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0110 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.086     ; 5.349      ;
; 14.575 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0101 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.083     ; 5.340      ;
; 14.580 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.1000 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.078     ; 5.340      ;
; 14.580 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0111 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.078     ; 5.340      ;
; 14.580 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0100 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.083     ; 5.335      ;
; 14.775 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.1000 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 5.142      ;
; 14.775 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0111 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 5.142      ;
; 14.777 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0110 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.089     ; 5.132      ;
; 14.973 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0101 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 4.945      ;
; 14.978 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0100 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 4.940      ;
; 14.999 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0000 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 4.919      ;
; 15.018 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0010 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 4.900      ;
; 15.045 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0001 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 4.873      ;
; 15.045 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0011 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 4.873      ;
; 15.154 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.1000 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.078     ; 4.766      ;
; 15.154 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0111 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.078     ; 4.766      ;
; 15.165 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0110 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.086     ; 4.747      ;
; 15.173 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0101 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 4.745      ;
; 15.178 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0100 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 4.740      ;
; 15.192 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0000 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.083     ; 4.723      ;
; 15.209 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0010 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.083     ; 4.706      ;
; 15.236 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0001 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.083     ; 4.679      ;
; 15.236 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0011 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.083     ; 4.679      ;
; 15.285 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0101 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.074     ; 4.639      ;
; 15.290 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0100 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.074     ; 4.634      ;
; 15.354 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.1000 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.078     ; 4.566      ;
; 15.354 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0111 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.078     ; 4.566      ;
; 15.365 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0110 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.086     ; 4.547      ;
; 15.487 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0110 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 4.431      ;
; 15.504 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.1000 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 4.422      ;
; 15.504 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0111 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 4.422      ;
; 15.571 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0000 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 4.347      ;
; 15.588 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0010 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 4.330      ;
; 15.615 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0001 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 4.303      ;
; 15.615 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0011 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 4.303      ;
; 15.654 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0101 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 4.264      ;
; 15.659 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0100 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 4.259      ;
; 15.771 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0000 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 4.147      ;
; 15.788 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0010 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 4.130      ;
; 15.815 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0001 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 4.103      ;
; 15.815 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0011 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 4.103      ;
; 15.825 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0101 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 4.093      ;
; 15.830 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0100 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 4.088      ;
; 15.835 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.1000 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.078     ; 4.085      ;
; 15.835 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0111 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.078     ; 4.085      ;
; 15.846 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0110 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.086     ; 4.066      ;
; 15.923 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0000 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.074     ; 4.001      ;
; 15.924 ; Urna_module:UrnaFPGA|C1[7]       ; REG_AUX[7]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.079     ; 3.995      ;
; 15.976 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0011 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.074     ; 3.948      ;
; 15.977 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0001 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.074     ; 3.947      ;
; 15.981 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0010 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.074     ; 3.943      ;
; 16.006 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.1000 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.078     ; 3.914      ;
; 16.006 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0111 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.078     ; 3.914      ;
; 16.017 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0110 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.086     ; 3.895      ;
; 16.152 ; Urna_module:UrnaFPGA|C2[0]       ; REG_AUX[0]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.773      ;
; 16.237 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0101 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.681      ;
; 16.242 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0100 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.676      ;
; 16.252 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0000 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.666      ;
; 16.269 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0010 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.649      ;
; 16.271 ; Urna_module:UrnaFPGA|C1[5]       ; REG_AUX[5]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.079     ; 3.648      ;
; 16.296 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0001 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.622      ;
; 16.296 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0011 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.622      ;
; 16.305 ; Urna_module:UrnaFPGA|C1[6]       ; REG_AUX[6]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.079     ; 3.614      ;
; 16.347 ; Urna_module:UrnaFPGA|C1[2]       ; REG_AUX[2]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.079     ; 3.572      ;
; 16.423 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0000 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.495      ;
; 16.437 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.1000 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.078     ; 3.483      ;
; 16.437 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0111 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.078     ; 3.483      ;
; 16.439 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0110 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.086     ; 3.473      ;
; 16.440 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0010 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.478      ;
; 16.454 ; Urna_module:UrnaFPGA|C4[3]       ; REG_AUX[3]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.079     ; 3.465      ;
; 16.456 ; Urna_module:UrnaFPGA|C1[3]       ; REG_AUX[3]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.079     ; 3.463      ;
; 16.467 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0001 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.451      ;
; 16.467 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0011 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.451      ;
; 16.580 ; Urna_module:UrnaFPGA|C2[4]       ; REG_AUX[4]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 3.341      ;
; 16.601 ; Urna_module:UrnaFPGA|C4[7]       ; REG_AUX[7]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.079     ; 3.318      ;
; 16.622 ; Urna_module:UrnaFPGA|C4[1]       ; REG_AUX[1]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.079     ; 3.297      ;
; 16.684 ; Urna_module:UrnaFPGA|C4[5]       ; REG_AUX[5]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.079     ; 3.235      ;
; 16.729 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Status      ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.086     ; 3.183      ;
; 16.765 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Status      ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.086     ; 3.147      ;
; 16.789 ; Urna_module:UrnaFPGA|C1[1]       ; REG_AUX[1]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.079     ; 3.130      ;
; 16.854 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0000 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.064      ;
; 16.871 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0010 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.047      ;
; 16.876 ; Urna_module:UrnaFPGA|C1[0]       ; REG_AUX[0]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.075     ; 3.047      ;
; 16.893 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Status      ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.086     ; 3.019      ;
; 16.898 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0001 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.020      ;
; 16.898 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0011 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.020      ;
; 17.033 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Status      ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.086     ; 2.879      ;
; 17.109 ; Urna_module:UrnaFPGA|C2[6]       ; REG_AUX[6]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 2.812      ;
; 17.114 ; Urna_module:UrnaFPGA|C2[2]       ; REG_AUX[2]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 2.807      ;
; 17.119 ; Urna_module:UrnaFPGA|C3[0]       ; REG_AUX[0]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 2.807      ;
; 17.231 ; Urna_module:UrnaFPGA|C3[4]       ; REG_AUX[4]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.076     ; 2.691      ;
; 17.290 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|C2[7]       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.085     ; 2.623      ;
; 17.290 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|C2[6]       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.085     ; 2.623      ;
; 17.290 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|C2[5]       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.085     ; 2.623      ;
; 17.290 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|C2[4]       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.085     ; 2.623      ;
; 17.290 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|C2[3]       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.085     ; 2.623      ;
; 17.290 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|C2[2]       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.085     ; 2.623      ;
; 17.290 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|C2[1]       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.085     ; 2.623      ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                            ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.402 ; Urna_module:UrnaFPGA|C4[0]       ; Urna_module:UrnaFPGA|C4[0]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; Urna_module:UrnaFPGA|Nulo[0]     ; Urna_module:UrnaFPGA|Nulo[0]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; Urna_module:UrnaFPGA|Estado.1000 ; Urna_module:UrnaFPGA|Estado.1000 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0111 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.669      ;
; 0.403 ; Urna_module:UrnaFPGA|C3[0]       ; Urna_module:UrnaFPGA|C3[0]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; Urna_module:UrnaFPGA|C1[0]       ; Urna_module:UrnaFPGA|C1[0]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; Urna_module:UrnaFPGA|C2[0]       ; Urna_module:UrnaFPGA|C2[0]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; Urna_module:UrnaFPGA|Status      ; Urna_module:UrnaFPGA|Status      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0110 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0001 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0011 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0100 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0101 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0010 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0000 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.426 ; Urna_module:UrnaFPGA|C4[7]       ; Urna_module:UrnaFPGA|C4[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.693      ;
; 0.427 ; Urna_module:UrnaFPGA|C2[7]       ; Urna_module:UrnaFPGA|C2[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.693      ;
; 0.437 ; Urna_module:UrnaFPGA|Nulo[3]     ; REG_AUX[3]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.704      ;
; 0.443 ; Urna_module:UrnaFPGA|C3[7]       ; Urna_module:UrnaFPGA|C3[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.709      ;
; 0.641 ; Urna_module:UrnaFPGA|C3[2]       ; Urna_module:UrnaFPGA|C3[2]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.907      ;
; 0.642 ; Urna_module:UrnaFPGA|C2[2]       ; Urna_module:UrnaFPGA|C2[2]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.908      ;
; 0.643 ; Urna_module:UrnaFPGA|Nulo[6]     ; Urna_module:UrnaFPGA|Nulo[6]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.910      ;
; 0.643 ; Urna_module:UrnaFPGA|Nulo[5]     ; Urna_module:UrnaFPGA|Nulo[5]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.910      ;
; 0.644 ; Urna_module:UrnaFPGA|C4[3]       ; Urna_module:UrnaFPGA|C4[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.911      ;
; 0.644 ; Urna_module:UrnaFPGA|Nulo[2]     ; Urna_module:UrnaFPGA|Nulo[2]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.911      ;
; 0.645 ; Urna_module:UrnaFPGA|Nulo[7]     ; REG_AUX[7]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.912      ;
; 0.645 ; Urna_module:UrnaFPGA|C2[6]       ; Urna_module:UrnaFPGA|C2[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.911      ;
; 0.645 ; Urna_module:UrnaFPGA|C4[4]       ; Urna_module:UrnaFPGA|C4[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.912      ;
; 0.645 ; Urna_module:UrnaFPGA|Nulo[4]     ; Urna_module:UrnaFPGA|Nulo[4]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.912      ;
; 0.645 ; Urna_module:UrnaFPGA|C2[3]       ; Urna_module:UrnaFPGA|C2[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.911      ;
; 0.646 ; Urna_module:UrnaFPGA|Nulo[7]     ; Urna_module:UrnaFPGA|Nulo[7]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.913      ;
; 0.646 ; Urna_module:UrnaFPGA|C3[6]       ; Urna_module:UrnaFPGA|C3[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.912      ;
; 0.646 ; Urna_module:UrnaFPGA|Nulo[5]     ; REG_AUX[5]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.913      ;
; 0.647 ; Urna_module:UrnaFPGA|Nulo[3]     ; Urna_module:UrnaFPGA|Nulo[3]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.914      ;
; 0.648 ; Urna_module:UrnaFPGA|C4[5]       ; Urna_module:UrnaFPGA|C4[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.915      ;
; 0.649 ; Urna_module:UrnaFPGA|C2[5]       ; Urna_module:UrnaFPGA|C2[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.915      ;
; 0.649 ; Urna_module:UrnaFPGA|Nulo[1]     ; REG_AUX[1]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.916      ;
; 0.650 ; Urna_module:UrnaFPGA|Nulo[4]     ; REG_AUX[4]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.917      ;
; 0.650 ; Urna_module:UrnaFPGA|Nulo[2]     ; REG_AUX[2]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.917      ;
; 0.651 ; Urna_module:UrnaFPGA|Nulo[6]     ; REG_AUX[6]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.918      ;
; 0.656 ; Urna_module:UrnaFPGA|C4[2]       ; Urna_module:UrnaFPGA|C4[2]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.923      ;
; 0.657 ; Urna_module:UrnaFPGA|C3[4]       ; Urna_module:UrnaFPGA|C3[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.923      ;
; 0.657 ; Urna_module:UrnaFPGA|C1[2]       ; Urna_module:UrnaFPGA|C1[2]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.923      ;
; 0.659 ; Urna_module:UrnaFPGA|C4[6]       ; Urna_module:UrnaFPGA|C4[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.926      ;
; 0.659 ; Urna_module:UrnaFPGA|C3[5]       ; Urna_module:UrnaFPGA|C3[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.925      ;
; 0.659 ; Urna_module:UrnaFPGA|C4[0]       ; Urna_module:UrnaFPGA|C4[1]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.926      ;
; 0.660 ; Urna_module:UrnaFPGA|C1[6]       ; Urna_module:UrnaFPGA|C1[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.926      ;
; 0.660 ; Urna_module:UrnaFPGA|C1[4]       ; Urna_module:UrnaFPGA|C1[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.926      ;
; 0.660 ; Urna_module:UrnaFPGA|C2[4]       ; Urna_module:UrnaFPGA|C2[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.926      ;
; 0.661 ; Urna_module:UrnaFPGA|C1[7]       ; Urna_module:UrnaFPGA|C1[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.927      ;
; 0.661 ; Urna_module:UrnaFPGA|C2[1]       ; Urna_module:UrnaFPGA|C2[1]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.927      ;
; 0.661 ; Urna_module:UrnaFPGA|Nulo[1]     ; Urna_module:UrnaFPGA|Nulo[1]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.928      ;
; 0.662 ; Urna_module:UrnaFPGA|C3[3]       ; Urna_module:UrnaFPGA|C3[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.928      ;
; 0.663 ; Urna_module:UrnaFPGA|C1[5]       ; Urna_module:UrnaFPGA|C1[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.929      ;
; 0.663 ; Urna_module:UrnaFPGA|C1[3]       ; Urna_module:UrnaFPGA|C1[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.929      ;
; 0.664 ; Urna_module:UrnaFPGA|Nulo[0]     ; REG_AUX[0]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.931      ;
; 0.675 ; Urna_module:UrnaFPGA|C1[0]       ; Urna_module:UrnaFPGA|C1[1]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.941      ;
; 0.676 ; Urna_module:UrnaFPGA|C1[1]       ; Urna_module:UrnaFPGA|C1[1]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.942      ;
; 0.677 ; Urna_module:UrnaFPGA|C3[0]       ; Urna_module:UrnaFPGA|C3[1]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.943      ;
; 0.701 ; Urna_module:UrnaFPGA|Estado.1000 ; Urna_module:UrnaFPGA|Nulo[0]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.968      ;
; 0.819 ; Urna_module:UrnaFPGA|C3[1]       ; Urna_module:UrnaFPGA|C3[1]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.085      ;
; 0.821 ; Urna_module:UrnaFPGA|C4[1]       ; Urna_module:UrnaFPGA|C4[1]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.088      ;
; 0.868 ; Urna_module:UrnaFPGA|C2[0]       ; Urna_module:UrnaFPGA|C2[1]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.134      ;
; 0.959 ; Urna_module:UrnaFPGA|C3[2]       ; Urna_module:UrnaFPGA|C3[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.225      ;
; 0.960 ; Urna_module:UrnaFPGA|C2[2]       ; Urna_module:UrnaFPGA|C2[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.226      ;
; 0.960 ; Urna_module:UrnaFPGA|Nulo[6]     ; Urna_module:UrnaFPGA|Nulo[7]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.227      ;
; 0.961 ; Urna_module:UrnaFPGA|Nulo[2]     ; Urna_module:UrnaFPGA|Nulo[3]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.228      ;
; 0.962 ; Urna_module:UrnaFPGA|C2[6]       ; Urna_module:UrnaFPGA|C2[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.228      ;
; 0.962 ; Urna_module:UrnaFPGA|Nulo[4]     ; Urna_module:UrnaFPGA|Nulo[5]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.229      ;
; 0.962 ; Urna_module:UrnaFPGA|C4[4]       ; Urna_module:UrnaFPGA|C4[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.229      ;
; 0.963 ; Urna_module:UrnaFPGA|C3[6]       ; Urna_module:UrnaFPGA|C3[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.229      ;
; 0.970 ; Urna_module:UrnaFPGA|Nulo[5]     ; Urna_module:UrnaFPGA|Nulo[6]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.237      ;
; 0.971 ; Urna_module:UrnaFPGA|C4[3]       ; Urna_module:UrnaFPGA|C4[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.238      ;
; 0.972 ; Urna_module:UrnaFPGA|C4[0]       ; Urna_module:UrnaFPGA|C4[2]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.239      ;
; 0.972 ; Urna_module:UrnaFPGA|C2[3]       ; Urna_module:UrnaFPGA|C2[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.238      ;
; 0.974 ; Urna_module:UrnaFPGA|C4[2]       ; Urna_module:UrnaFPGA|C4[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.241      ;
; 0.974 ; Urna_module:UrnaFPGA|C2[1]       ; Urna_module:UrnaFPGA|C2[2]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.240      ;
; 0.974 ; Urna_module:UrnaFPGA|Nulo[1]     ; Urna_module:UrnaFPGA|Nulo[2]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.241      ;
; 0.974 ; Urna_module:UrnaFPGA|Nulo[3]     ; Urna_module:UrnaFPGA|Nulo[4]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.241      ;
; 0.975 ; Urna_module:UrnaFPGA|C3[4]       ; Urna_module:UrnaFPGA|C3[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.241      ;
; 0.975 ; Urna_module:UrnaFPGA|C1[2]       ; Urna_module:UrnaFPGA|C1[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.241      ;
; 0.975 ; Urna_module:UrnaFPGA|C4[5]       ; Urna_module:UrnaFPGA|C4[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.242      ;
; 0.975 ; Urna_module:UrnaFPGA|Nulo[5]     ; Urna_module:UrnaFPGA|Nulo[7]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.242      ;
; 0.976 ; Urna_module:UrnaFPGA|C4[6]       ; Urna_module:UrnaFPGA|C4[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.243      ;
; 0.976 ; Urna_module:UrnaFPGA|C2[5]       ; Urna_module:UrnaFPGA|C2[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.242      ;
; 0.976 ; Urna_module:UrnaFPGA|C4[3]       ; Urna_module:UrnaFPGA|C4[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.243      ;
; 0.977 ; Urna_module:UrnaFPGA|C2[4]       ; Urna_module:UrnaFPGA|C2[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.243      ;
; 0.977 ; Urna_module:UrnaFPGA|C1[6]       ; Urna_module:UrnaFPGA|C1[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.243      ;
; 0.977 ; Urna_module:UrnaFPGA|C1[4]       ; Urna_module:UrnaFPGA|C1[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.243      ;
; 0.977 ; Urna_module:UrnaFPGA|C4[0]       ; Urna_module:UrnaFPGA|C4[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.244      ;
; 0.977 ; Urna_module:UrnaFPGA|C2[3]       ; Urna_module:UrnaFPGA|C2[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.243      ;
; 0.979 ; Urna_module:UrnaFPGA|C2[1]       ; Urna_module:UrnaFPGA|C2[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.245      ;
; 0.979 ; Urna_module:UrnaFPGA|Nulo[1]     ; Urna_module:UrnaFPGA|Nulo[3]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.246      ;
; 0.979 ; Urna_module:UrnaFPGA|Nulo[3]     ; Urna_module:UrnaFPGA|Nulo[5]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.246      ;
; 0.980 ; Urna_module:UrnaFPGA|C4[5]       ; Urna_module:UrnaFPGA|C4[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.247      ;
; 0.981 ; Urna_module:UrnaFPGA|C2[5]       ; Urna_module:UrnaFPGA|C2[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.247      ;
; 0.986 ; Urna_module:UrnaFPGA|C3[5]       ; Urna_module:UrnaFPGA|C3[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.252      ;
; 0.986 ; Urna_module:UrnaFPGA|C1[1]       ; Urna_module:UrnaFPGA|C1[2]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.252      ;
; 0.988 ; Urna_module:UrnaFPGA|C1[0]       ; Urna_module:UrnaFPGA|C1[2]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.254      ;
; 0.989 ; Urna_module:UrnaFPGA|C3[3]       ; Urna_module:UrnaFPGA|C3[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.255      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 195.12 MHz ; 195.12 MHz      ; CLOCK_50   ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; CLOCK_50 ; 14.875 ; 0.000          ;
+----------+--------+----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; CLOCK_50 ; 0.354 ; 0.000          ;
+----------+-------+----------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-----------+--------+-----------------------------+
; Clock     ; Slack  ; End Point TNS               ;
+-----------+--------+-----------------------------+
; CLOCK_50  ; 9.689  ; 0.000                       ;
; CLOCK2_50 ; 16.000 ; 0.000                       ;
; CLOCK3_50 ; 16.000 ; 0.000                       ;
+-----------+--------+-----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                             ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 14.875 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0101 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 5.052      ;
; 14.881 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0100 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 5.046      ;
; 15.018 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0110 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 4.904      ;
; 15.039 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.1000 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 4.889      ;
; 15.039 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0111 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 4.889      ;
; 15.060 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0101 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 4.866      ;
; 15.066 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0100 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 4.860      ;
; 15.203 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0110 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.078     ; 4.718      ;
; 15.224 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.1000 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 4.703      ;
; 15.224 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0111 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 4.703      ;
; 15.446 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0000 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 4.481      ;
; 15.466 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0010 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 4.461      ;
; 15.466 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0101 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 4.461      ;
; 15.472 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0100 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 4.455      ;
; 15.484 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0011 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 4.443      ;
; 15.485 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0001 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 4.442      ;
; 15.609 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0110 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 4.313      ;
; 15.622 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0000 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 4.304      ;
; 15.629 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0101 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 4.298      ;
; 15.630 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.1000 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 4.298      ;
; 15.630 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0111 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 4.298      ;
; 15.635 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0100 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 4.292      ;
; 15.642 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0010 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 4.284      ;
; 15.664 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0011 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 4.262      ;
; 15.665 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0001 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 4.261      ;
; 15.691 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0101 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.066     ; 4.242      ;
; 15.697 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0100 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.066     ; 4.236      ;
; 15.772 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0110 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 4.150      ;
; 15.793 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.1000 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 4.135      ;
; 15.793 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0111 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 4.135      ;
; 15.834 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0110 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 4.094      ;
; 15.855 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.1000 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.065     ; 4.079      ;
; 15.855 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0111 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.065     ; 4.079      ;
; 16.033 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0000 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.894      ;
; 16.049 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0101 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.878      ;
; 16.053 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0010 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.874      ;
; 16.055 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0100 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.872      ;
; 16.075 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0011 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.852      ;
; 16.076 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0001 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.851      ;
; 16.202 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0000 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.725      ;
; 16.205 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0110 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 3.717      ;
; 16.206 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0101 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.721      ;
; 16.212 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0100 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.715      ;
; 16.216 ; Urna_module:UrnaFPGA|C1[7]       ; REG_AUX[7]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.070     ; 3.713      ;
; 16.226 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.1000 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.702      ;
; 16.226 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0111 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.702      ;
; 16.232 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0010 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.695      ;
; 16.238 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0011 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.689      ;
; 16.239 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0001 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.688      ;
; 16.264 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0000 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.066     ; 3.669      ;
; 16.300 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0011 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.066     ; 3.633      ;
; 16.301 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0001 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.066     ; 3.632      ;
; 16.305 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0010 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.066     ; 3.628      ;
; 16.349 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0110 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 3.573      ;
; 16.370 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.1000 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.558      ;
; 16.370 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0111 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.558      ;
; 16.525 ; Urna_module:UrnaFPGA|C2[0]       ; REG_AUX[0]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.066     ; 3.408      ;
; 16.580 ; Urna_module:UrnaFPGA|C1[5]       ; REG_AUX[5]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.070     ; 3.349      ;
; 16.580 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0101 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.347      ;
; 16.586 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0100 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.341      ;
; 16.608 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0000 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.319      ;
; 16.610 ; Urna_module:UrnaFPGA|C1[6]       ; REG_AUX[6]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.070     ; 3.319      ;
; 16.628 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0010 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.299      ;
; 16.650 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0011 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.277      ;
; 16.651 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0001 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.276      ;
; 16.666 ; Urna_module:UrnaFPGA|C1[2]       ; REG_AUX[2]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.070     ; 3.263      ;
; 16.724 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0110 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 3.198      ;
; 16.745 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.1000 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.183      ;
; 16.745 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0111 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.183      ;
; 16.773 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0000 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.154      ;
; 16.778 ; Urna_module:UrnaFPGA|C1[3]       ; REG_AUX[3]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.070     ; 3.151      ;
; 16.793 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0010 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.134      ;
; 16.815 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0011 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.112      ;
; 16.816 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0001 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.111      ;
; 16.830 ; Urna_module:UrnaFPGA|C4[3]       ; REG_AUX[3]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.070     ; 3.099      ;
; 16.877 ; Urna_module:UrnaFPGA|C4[7]       ; REG_AUX[7]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.070     ; 3.052      ;
; 16.902 ; Urna_module:UrnaFPGA|C2[4]       ; REG_AUX[4]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.068     ; 3.029      ;
; 16.928 ; Urna_module:UrnaFPGA|C4[1]       ; REG_AUX[1]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.070     ; 3.001      ;
; 16.989 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Status      ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 2.933      ;
; 17.020 ; Urna_module:UrnaFPGA|C4[5]       ; REG_AUX[5]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.070     ; 2.909      ;
; 17.021 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Status      ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 2.901      ;
; 17.051 ; Urna_module:UrnaFPGA|C1[1]       ; REG_AUX[1]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.070     ; 2.878      ;
; 17.139 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0000 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 2.788      ;
; 17.159 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0010 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 2.768      ;
; 17.181 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0011 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 2.746      ;
; 17.182 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0001 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 2.745      ;
; 17.203 ; Urna_module:UrnaFPGA|C1[0]       ; REG_AUX[0]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.068     ; 2.728      ;
; 17.213 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Status      ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 2.709      ;
; 17.260 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Status      ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 2.662      ;
; 17.371 ; Urna_module:UrnaFPGA|C2[2]       ; REG_AUX[2]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.068     ; 2.560      ;
; 17.382 ; Urna_module:UrnaFPGA|C2[6]       ; REG_AUX[6]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.068     ; 2.549      ;
; 17.400 ; Urna_module:UrnaFPGA|C3[0]       ; REG_AUX[0]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.065     ; 2.534      ;
; 17.517 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|C2[7]       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 2.405      ;
; 17.517 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|C2[6]       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 2.405      ;
; 17.517 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|C2[5]       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 2.405      ;
; 17.517 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|C2[4]       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 2.405      ;
; 17.517 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|C2[3]       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 2.405      ;
; 17.517 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|C2[2]       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 2.405      ;
; 17.517 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|C2[1]       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 2.405      ;
; 17.529 ; Urna_module:UrnaFPGA|C3[4]       ; REG_AUX[4]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.067     ; 2.403      ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                             ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.354 ; Urna_module:UrnaFPGA|C4[0]       ; Urna_module:UrnaFPGA|C4[0]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; Urna_module:UrnaFPGA|C2[0]       ; Urna_module:UrnaFPGA|C2[0]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; Urna_module:UrnaFPGA|Nulo[0]     ; Urna_module:UrnaFPGA|Nulo[0]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; Urna_module:UrnaFPGA|Estado.1000 ; Urna_module:UrnaFPGA|Estado.1000 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0001 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0011 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0111 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0100 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0101 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0010 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0000 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.597      ;
; 0.355 ; Urna_module:UrnaFPGA|C3[0]       ; Urna_module:UrnaFPGA|C3[0]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; Urna_module:UrnaFPGA|C1[0]       ; Urna_module:UrnaFPGA|C1[0]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; Urna_module:UrnaFPGA|Status      ; Urna_module:UrnaFPGA|Status      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0110 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.386 ; Urna_module:UrnaFPGA|C4[7]       ; Urna_module:UrnaFPGA|C4[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.629      ;
; 0.386 ; Urna_module:UrnaFPGA|C2[7]       ; Urna_module:UrnaFPGA|C2[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.629      ;
; 0.401 ; Urna_module:UrnaFPGA|C3[7]       ; Urna_module:UrnaFPGA|C3[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.643      ;
; 0.403 ; Urna_module:UrnaFPGA|Nulo[3]     ; REG_AUX[3]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.646      ;
; 0.586 ; Urna_module:UrnaFPGA|C3[2]       ; Urna_module:UrnaFPGA|C3[2]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.828      ;
; 0.586 ; Urna_module:UrnaFPGA|C2[2]       ; Urna_module:UrnaFPGA|C2[2]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.829      ;
; 0.588 ; Urna_module:UrnaFPGA|Nulo[5]     ; Urna_module:UrnaFPGA|Nulo[5]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.831      ;
; 0.588 ; Urna_module:UrnaFPGA|C2[3]       ; Urna_module:UrnaFPGA|C2[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.831      ;
; 0.589 ; Urna_module:UrnaFPGA|Nulo[6]     ; Urna_module:UrnaFPGA|Nulo[6]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.832      ;
; 0.589 ; Urna_module:UrnaFPGA|C4[3]       ; Urna_module:UrnaFPGA|C4[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.832      ;
; 0.590 ; Urna_module:UrnaFPGA|Nulo[7]     ; REG_AUX[7]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.833      ;
; 0.590 ; Urna_module:UrnaFPGA|Nulo[7]     ; Urna_module:UrnaFPGA|Nulo[7]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.833      ;
; 0.590 ; Urna_module:UrnaFPGA|Nulo[2]     ; Urna_module:UrnaFPGA|Nulo[2]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.833      ;
; 0.591 ; Urna_module:UrnaFPGA|C2[6]       ; Urna_module:UrnaFPGA|C2[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.834      ;
; 0.591 ; Urna_module:UrnaFPGA|C4[4]       ; Urna_module:UrnaFPGA|C4[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.834      ;
; 0.591 ; Urna_module:UrnaFPGA|Nulo[4]     ; Urna_module:UrnaFPGA|Nulo[4]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.834      ;
; 0.592 ; Urna_module:UrnaFPGA|C3[6]       ; Urna_module:UrnaFPGA|C3[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.834      ;
; 0.592 ; Urna_module:UrnaFPGA|Nulo[5]     ; REG_AUX[5]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.835      ;
; 0.592 ; Urna_module:UrnaFPGA|C4[5]       ; Urna_module:UrnaFPGA|C4[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.835      ;
; 0.592 ; Urna_module:UrnaFPGA|Nulo[3]     ; Urna_module:UrnaFPGA|Nulo[3]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.835      ;
; 0.593 ; Urna_module:UrnaFPGA|C2[5]       ; Urna_module:UrnaFPGA|C2[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.836      ;
; 0.594 ; Urna_module:UrnaFPGA|Nulo[4]     ; REG_AUX[4]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.837      ;
; 0.594 ; Urna_module:UrnaFPGA|Nulo[2]     ; REG_AUX[2]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.837      ;
; 0.594 ; Urna_module:UrnaFPGA|Nulo[1]     ; REG_AUX[1]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.837      ;
; 0.596 ; Urna_module:UrnaFPGA|Nulo[6]     ; REG_AUX[6]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.839      ;
; 0.600 ; Urna_module:UrnaFPGA|C4[2]       ; Urna_module:UrnaFPGA|C4[2]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.843      ;
; 0.601 ; Urna_module:UrnaFPGA|C3[4]       ; Urna_module:UrnaFPGA|C3[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.843      ;
; 0.601 ; Urna_module:UrnaFPGA|C1[2]       ; Urna_module:UrnaFPGA|C1[2]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.843      ;
; 0.602 ; Urna_module:UrnaFPGA|C3[5]       ; Urna_module:UrnaFPGA|C3[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.844      ;
; 0.604 ; Urna_module:UrnaFPGA|C1[7]       ; Urna_module:UrnaFPGA|C1[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.846      ;
; 0.604 ; Urna_module:UrnaFPGA|C4[6]       ; Urna_module:UrnaFPGA|C4[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; Urna_module:UrnaFPGA|C2[4]       ; Urna_module:UrnaFPGA|C2[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.847      ;
; 0.605 ; Urna_module:UrnaFPGA|C1[6]       ; Urna_module:UrnaFPGA|C1[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.847      ;
; 0.605 ; Urna_module:UrnaFPGA|C1[4]       ; Urna_module:UrnaFPGA|C1[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.847      ;
; 0.605 ; Urna_module:UrnaFPGA|C4[0]       ; Urna_module:UrnaFPGA|C4[1]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.848      ;
; 0.606 ; Urna_module:UrnaFPGA|C3[3]       ; Urna_module:UrnaFPGA|C3[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.848      ;
; 0.606 ; Urna_module:UrnaFPGA|C2[1]       ; Urna_module:UrnaFPGA|C2[1]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.849      ;
; 0.607 ; Urna_module:UrnaFPGA|C1[5]       ; Urna_module:UrnaFPGA|C1[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.849      ;
; 0.607 ; Urna_module:UrnaFPGA|C1[3]       ; Urna_module:UrnaFPGA|C1[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.849      ;
; 0.607 ; Urna_module:UrnaFPGA|Nulo[1]     ; Urna_module:UrnaFPGA|Nulo[1]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.850      ;
; 0.608 ; Urna_module:UrnaFPGA|Nulo[0]     ; REG_AUX[0]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.851      ;
; 0.621 ; Urna_module:UrnaFPGA|C1[0]       ; Urna_module:UrnaFPGA|C1[1]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.863      ;
; 0.622 ; Urna_module:UrnaFPGA|C1[1]       ; Urna_module:UrnaFPGA|C1[1]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.864      ;
; 0.623 ; Urna_module:UrnaFPGA|C3[0]       ; Urna_module:UrnaFPGA|C3[1]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.865      ;
; 0.640 ; Urna_module:UrnaFPGA|Estado.1000 ; Urna_module:UrnaFPGA|Nulo[0]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.883      ;
; 0.765 ; Urna_module:UrnaFPGA|C3[1]       ; Urna_module:UrnaFPGA|C3[1]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.007      ;
; 0.766 ; Urna_module:UrnaFPGA|C4[1]       ; Urna_module:UrnaFPGA|C4[1]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.009      ;
; 0.791 ; Urna_module:UrnaFPGA|C2[0]       ; Urna_module:UrnaFPGA|C2[1]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.034      ;
; 0.872 ; Urna_module:UrnaFPGA|C2[2]       ; Urna_module:UrnaFPGA|C2[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.115      ;
; 0.872 ; Urna_module:UrnaFPGA|C3[2]       ; Urna_module:UrnaFPGA|C3[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.114      ;
; 0.876 ; Urna_module:UrnaFPGA|Nulo[6]     ; Urna_module:UrnaFPGA|Nulo[7]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.119      ;
; 0.876 ; Urna_module:UrnaFPGA|Nulo[5]     ; Urna_module:UrnaFPGA|Nulo[6]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.119      ;
; 0.876 ; Urna_module:UrnaFPGA|C2[3]       ; Urna_module:UrnaFPGA|C2[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.119      ;
; 0.877 ; Urna_module:UrnaFPGA|Nulo[2]     ; Urna_module:UrnaFPGA|Nulo[3]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.120      ;
; 0.877 ; Urna_module:UrnaFPGA|C4[3]       ; Urna_module:UrnaFPGA|C4[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.120      ;
; 0.878 ; Urna_module:UrnaFPGA|C2[6]       ; Urna_module:UrnaFPGA|C2[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.121      ;
; 0.878 ; Urna_module:UrnaFPGA|Nulo[4]     ; Urna_module:UrnaFPGA|Nulo[5]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.121      ;
; 0.878 ; Urna_module:UrnaFPGA|C4[4]       ; Urna_module:UrnaFPGA|C4[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.121      ;
; 0.878 ; Urna_module:UrnaFPGA|C4[0]       ; Urna_module:UrnaFPGA|C4[2]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.121      ;
; 0.879 ; Urna_module:UrnaFPGA|C3[6]       ; Urna_module:UrnaFPGA|C3[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.121      ;
; 0.879 ; Urna_module:UrnaFPGA|C2[1]       ; Urna_module:UrnaFPGA|C2[2]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.122      ;
; 0.880 ; Urna_module:UrnaFPGA|Nulo[1]     ; Urna_module:UrnaFPGA|Nulo[2]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.123      ;
; 0.880 ; Urna_module:UrnaFPGA|Nulo[3]     ; Urna_module:UrnaFPGA|Nulo[4]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.123      ;
; 0.880 ; Urna_module:UrnaFPGA|C4[5]       ; Urna_module:UrnaFPGA|C4[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.123      ;
; 0.881 ; Urna_module:UrnaFPGA|C2[5]       ; Urna_module:UrnaFPGA|C2[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.124      ;
; 0.886 ; Urna_module:UrnaFPGA|C4[2]       ; Urna_module:UrnaFPGA|C4[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.129      ;
; 0.887 ; Urna_module:UrnaFPGA|C2[3]       ; Urna_module:UrnaFPGA|C2[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.130      ;
; 0.887 ; Urna_module:UrnaFPGA|C3[4]       ; Urna_module:UrnaFPGA|C3[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.129      ;
; 0.887 ; Urna_module:UrnaFPGA|C1[2]       ; Urna_module:UrnaFPGA|C1[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.129      ;
; 0.887 ; Urna_module:UrnaFPGA|Nulo[5]     ; Urna_module:UrnaFPGA|Nulo[7]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.130      ;
; 0.888 ; Urna_module:UrnaFPGA|C4[3]       ; Urna_module:UrnaFPGA|C4[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.131      ;
; 0.889 ; Urna_module:UrnaFPGA|C4[0]       ; Urna_module:UrnaFPGA|C4[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.132      ;
; 0.890 ; Urna_module:UrnaFPGA|C3[5]       ; Urna_module:UrnaFPGA|C3[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.132      ;
; 0.890 ; Urna_module:UrnaFPGA|C1[1]       ; Urna_module:UrnaFPGA|C1[2]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.132      ;
; 0.890 ; Urna_module:UrnaFPGA|C2[1]       ; Urna_module:UrnaFPGA|C2[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.133      ;
; 0.891 ; Urna_module:UrnaFPGA|C4[6]       ; Urna_module:UrnaFPGA|C4[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.134      ;
; 0.891 ; Urna_module:UrnaFPGA|Nulo[1]     ; Urna_module:UrnaFPGA|Nulo[3]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.134      ;
; 0.891 ; Urna_module:UrnaFPGA|Nulo[3]     ; Urna_module:UrnaFPGA|Nulo[5]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.134      ;
; 0.891 ; Urna_module:UrnaFPGA|C2[4]       ; Urna_module:UrnaFPGA|C2[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.134      ;
; 0.891 ; Urna_module:UrnaFPGA|C4[5]       ; Urna_module:UrnaFPGA|C4[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.134      ;
; 0.892 ; Urna_module:UrnaFPGA|C1[6]       ; Urna_module:UrnaFPGA|C1[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.134      ;
; 0.892 ; Urna_module:UrnaFPGA|C1[4]       ; Urna_module:UrnaFPGA|C1[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.134      ;
; 0.892 ; Urna_module:UrnaFPGA|C2[5]       ; Urna_module:UrnaFPGA|C2[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.135      ;
; 0.894 ; Urna_module:UrnaFPGA|C3[3]       ; Urna_module:UrnaFPGA|C3[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.136      ;
; 0.894 ; Urna_module:UrnaFPGA|C1[0]       ; Urna_module:UrnaFPGA|C1[2]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.136      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; CLOCK_50 ; 17.272 ; 0.000          ;
+----------+--------+----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; CLOCK_50 ; 0.181 ; 0.000          ;
+----------+-------+----------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-----------+--------+-----------------------------+
; Clock     ; Slack  ; End Point TNS               ;
+-----------+--------+-----------------------------+
; CLOCK_50  ; 9.265  ; 0.000                       ;
; CLOCK2_50 ; 16.000 ; 0.000                       ;
; CLOCK3_50 ; 16.000 ; 0.000                       ;
+-----------+--------+-----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                             ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 17.272 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0101 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 2.674      ;
; 17.277 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0100 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 2.669      ;
; 17.332 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0110 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.048     ; 2.607      ;
; 17.339 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.1000 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 2.608      ;
; 17.339 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0111 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 2.608      ;
; 17.382 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0101 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 2.563      ;
; 17.387 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0100 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 2.558      ;
; 17.421 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0110 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.049     ; 2.517      ;
; 17.428 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.1000 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 2.518      ;
; 17.428 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0111 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 2.518      ;
; 17.552 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0101 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 2.394      ;
; 17.557 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0100 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 2.389      ;
; 17.567 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0000 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 2.379      ;
; 17.568 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0110 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.048     ; 2.371      ;
; 17.575 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.1000 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 2.372      ;
; 17.575 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0111 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 2.372      ;
; 17.580 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0010 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 2.366      ;
; 17.588 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0011 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 2.358      ;
; 17.589 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0001 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 2.357      ;
; 17.597 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0101 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 2.349      ;
; 17.602 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0100 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 2.344      ;
; 17.613 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0110 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.048     ; 2.326      ;
; 17.620 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.1000 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 2.327      ;
; 17.620 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0111 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 2.327      ;
; 17.656 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0000 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 2.289      ;
; 17.669 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0010 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 2.276      ;
; 17.677 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0011 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 2.268      ;
; 17.678 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0001 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 2.267      ;
; 17.768 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0101 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.035     ; 2.184      ;
; 17.773 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0100 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.035     ; 2.179      ;
; 17.790 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0110 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 2.155      ;
; 17.797 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.1000 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.034     ; 2.156      ;
; 17.797 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0111 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.034     ; 2.156      ;
; 17.803 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0000 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 2.143      ;
; 17.816 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0010 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 2.130      ;
; 17.824 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0011 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 2.122      ;
; 17.825 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0001 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 2.121      ;
; 17.848 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0000 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 2.098      ;
; 17.861 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0010 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 2.085      ;
; 17.869 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0011 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 2.077      ;
; 17.870 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0001 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 2.076      ;
; 17.919 ; Urna_module:UrnaFPGA|C1[7]       ; REG_AUX[7]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 2.028      ;
; 17.925 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0101 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 2.021      ;
; 17.930 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0100 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 2.016      ;
; 17.941 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0110 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.048     ; 1.998      ;
; 17.948 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.1000 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.999      ;
; 17.948 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0111 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.999      ;
; 18.001 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0101 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.945      ;
; 18.006 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0100 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.940      ;
; 18.017 ; Urna_module:UrnaFPGA|C2[0]       ; REG_AUX[0]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.034     ; 1.936      ;
; 18.017 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0110 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.048     ; 1.922      ;
; 18.024 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.1000 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.923      ;
; 18.024 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0111 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.923      ;
; 18.025 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0000 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.035     ; 1.927      ;
; 18.038 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0010 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.035     ; 1.914      ;
; 18.046 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0011 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.035     ; 1.906      ;
; 18.047 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0001 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.035     ; 1.905      ;
; 18.100 ; Urna_module:UrnaFPGA|C1[5]       ; REG_AUX[5]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.847      ;
; 18.130 ; Urna_module:UrnaFPGA|C1[6]       ; REG_AUX[6]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.817      ;
; 18.156 ; Urna_module:UrnaFPGA|C1[2]       ; REG_AUX[2]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.791      ;
; 18.176 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0000 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.770      ;
; 18.189 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0010 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.757      ;
; 18.197 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0011 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.749      ;
; 18.198 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0101 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.748      ;
; 18.198 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0001 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.748      ;
; 18.200 ; Urna_module:UrnaFPGA|C1[3]       ; REG_AUX[3]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.747      ;
; 18.203 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0100 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.743      ;
; 18.203 ; Urna_module:UrnaFPGA|C4[3]       ; REG_AUX[3]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.744      ;
; 18.249 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0110 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.048     ; 1.690      ;
; 18.252 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0000 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.694      ;
; 18.256 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.1000 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.691      ;
; 18.256 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0111 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.691      ;
; 18.263 ; Urna_module:UrnaFPGA|C4[7]       ; REG_AUX[7]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.684      ;
; 18.265 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0010 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.681      ;
; 18.269 ; Urna_module:UrnaFPGA|C2[4]       ; REG_AUX[4]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.681      ;
; 18.273 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0011 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.673      ;
; 18.274 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0001 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.672      ;
; 18.281 ; Urna_module:UrnaFPGA|C4[1]       ; REG_AUX[1]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.666      ;
; 18.316 ; Urna_module:UrnaFPGA|C4[5]       ; REG_AUX[5]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.631      ;
; 18.367 ; Urna_module:UrnaFPGA|C1[1]       ; REG_AUX[1]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.580      ;
; 18.395 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Status      ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.048     ; 1.544      ;
; 18.417 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Status      ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.048     ; 1.522      ;
; 18.433 ; Urna_module:UrnaFPGA|C1[0]       ; REG_AUX[0]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.517      ;
; 18.441 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Status      ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.048     ; 1.498      ;
; 18.484 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0000 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.462      ;
; 18.497 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0010 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.449      ;
; 18.505 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0011 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.441      ;
; 18.506 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0001 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.440      ;
; 18.529 ; Urna_module:UrnaFPGA|C3[0]       ; REG_AUX[0]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.034     ; 1.424      ;
; 18.536 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Status      ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.048     ; 1.403      ;
; 18.551 ; Urna_module:UrnaFPGA|C2[6]       ; REG_AUX[6]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.399      ;
; 18.556 ; Urna_module:UrnaFPGA|C2[2]       ; REG_AUX[2]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.394      ;
; 18.592 ; Urna_module:UrnaFPGA|C3[4]       ; REG_AUX[4]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.037     ; 1.358      ;
; 18.622 ; Urna_module:UrnaFPGA|C4[2]       ; REG_AUX[2]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.325      ;
; 18.632 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|C2[7]       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.047     ; 1.308      ;
; 18.632 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|C2[6]       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.047     ; 1.308      ;
; 18.632 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|C2[5]       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.047     ; 1.308      ;
; 18.632 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|C2[4]       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.047     ; 1.308      ;
; 18.632 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|C2[3]       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.047     ; 1.308      ;
; 18.632 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|C2[2]       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.047     ; 1.308      ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                             ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.181 ; Urna_module:UrnaFPGA|C3[0]       ; Urna_module:UrnaFPGA|C3[0]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; Urna_module:UrnaFPGA|C4[0]       ; Urna_module:UrnaFPGA|C4[0]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; Urna_module:UrnaFPGA|Status      ; Urna_module:UrnaFPGA|Status      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0110 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.182 ; Urna_module:UrnaFPGA|C1[0]       ; Urna_module:UrnaFPGA|C1[0]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; Urna_module:UrnaFPGA|C2[0]       ; Urna_module:UrnaFPGA|C2[0]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; Urna_module:UrnaFPGA|Nulo[0]     ; Urna_module:UrnaFPGA|Nulo[0]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; Urna_module:UrnaFPGA|Estado.1000 ; Urna_module:UrnaFPGA|Estado.1000 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0001 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0011 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0111 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0100 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0101 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0010 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0000 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.307      ;
; 0.191 ; Urna_module:UrnaFPGA|C4[7]       ; Urna_module:UrnaFPGA|C4[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.317      ;
; 0.192 ; Urna_module:UrnaFPGA|C2[7]       ; Urna_module:UrnaFPGA|C2[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.317      ;
; 0.193 ; Urna_module:UrnaFPGA|Nulo[3]     ; REG_AUX[3]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.319      ;
; 0.199 ; Urna_module:UrnaFPGA|C3[7]       ; Urna_module:UrnaFPGA|C3[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.325      ;
; 0.291 ; Urna_module:UrnaFPGA|C3[2]       ; Urna_module:UrnaFPGA|C3[2]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.417      ;
; 0.293 ; Urna_module:UrnaFPGA|Nulo[6]     ; Urna_module:UrnaFPGA|Nulo[6]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.419      ;
; 0.293 ; Urna_module:UrnaFPGA|C2[2]       ; Urna_module:UrnaFPGA|C2[2]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.418      ;
; 0.294 ; Urna_module:UrnaFPGA|Nulo[7]     ; REG_AUX[7]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.420      ;
; 0.294 ; Urna_module:UrnaFPGA|Nulo[7]     ; Urna_module:UrnaFPGA|Nulo[7]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.420      ;
; 0.294 ; Urna_module:UrnaFPGA|C3[6]       ; Urna_module:UrnaFPGA|C3[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.420      ;
; 0.294 ; Urna_module:UrnaFPGA|C2[6]       ; Urna_module:UrnaFPGA|C2[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; Urna_module:UrnaFPGA|Nulo[5]     ; Urna_module:UrnaFPGA|Nulo[5]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.420      ;
; 0.294 ; Urna_module:UrnaFPGA|C4[4]       ; Urna_module:UrnaFPGA|C4[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.420      ;
; 0.294 ; Urna_module:UrnaFPGA|Nulo[4]     ; Urna_module:UrnaFPGA|Nulo[4]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.420      ;
; 0.294 ; Urna_module:UrnaFPGA|C4[3]       ; Urna_module:UrnaFPGA|C4[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.420      ;
; 0.294 ; Urna_module:UrnaFPGA|C2[3]       ; Urna_module:UrnaFPGA|C2[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; Urna_module:UrnaFPGA|Nulo[3]     ; Urna_module:UrnaFPGA|Nulo[3]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.420      ;
; 0.294 ; Urna_module:UrnaFPGA|Nulo[2]     ; Urna_module:UrnaFPGA|Nulo[2]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.420      ;
; 0.295 ; Urna_module:UrnaFPGA|C4[5]       ; Urna_module:UrnaFPGA|C4[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.421      ;
; 0.295 ; Urna_module:UrnaFPGA|C2[5]       ; Urna_module:UrnaFPGA|C2[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.420      ;
; 0.295 ; Urna_module:UrnaFPGA|Nulo[4]     ; REG_AUX[4]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.421      ;
; 0.295 ; Urna_module:UrnaFPGA|Nulo[2]     ; REG_AUX[2]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.421      ;
; 0.295 ; Urna_module:UrnaFPGA|Nulo[1]     ; REG_AUX[1]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.421      ;
; 0.296 ; Urna_module:UrnaFPGA|Nulo[5]     ; REG_AUX[5]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.422      ;
; 0.297 ; Urna_module:UrnaFPGA|Nulo[6]     ; REG_AUX[6]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.423      ;
; 0.299 ; Urna_module:UrnaFPGA|C3[4]       ; Urna_module:UrnaFPGA|C3[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; Urna_module:UrnaFPGA|C4[2]       ; Urna_module:UrnaFPGA|C4[2]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; Urna_module:UrnaFPGA|C4[0]       ; Urna_module:UrnaFPGA|C4[1]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; Urna_module:UrnaFPGA|Nulo[1]     ; Urna_module:UrnaFPGA|Nulo[1]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.300 ; Urna_module:UrnaFPGA|C3[5]       ; Urna_module:UrnaFPGA|C3[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; Urna_module:UrnaFPGA|C1[2]       ; Urna_module:UrnaFPGA|C1[2]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; Urna_module:UrnaFPGA|C2[1]       ; Urna_module:UrnaFPGA|C2[1]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.425      ;
; 0.301 ; Urna_module:UrnaFPGA|C1[7]       ; Urna_module:UrnaFPGA|C1[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; Urna_module:UrnaFPGA|C4[6]       ; Urna_module:UrnaFPGA|C4[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; Urna_module:UrnaFPGA|C1[4]       ; Urna_module:UrnaFPGA|C1[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; Urna_module:UrnaFPGA|C2[4]       ; Urna_module:UrnaFPGA|C2[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.426      ;
; 0.302 ; Urna_module:UrnaFPGA|C1[6]       ; Urna_module:UrnaFPGA|C1[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; Urna_module:UrnaFPGA|C3[3]       ; Urna_module:UrnaFPGA|C3[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.428      ;
; 0.302 ; Urna_module:UrnaFPGA|C1[3]       ; Urna_module:UrnaFPGA|C1[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.427      ;
; 0.303 ; Urna_module:UrnaFPGA|C1[5]       ; Urna_module:UrnaFPGA|C1[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.428      ;
; 0.303 ; Urna_module:UrnaFPGA|Nulo[0]     ; REG_AUX[0]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.428      ;
; 0.307 ; Urna_module:UrnaFPGA|C1[1]       ; Urna_module:UrnaFPGA|C1[1]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.432      ;
; 0.308 ; Urna_module:UrnaFPGA|C3[0]       ; Urna_module:UrnaFPGA|C3[1]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.434      ;
; 0.308 ; Urna_module:UrnaFPGA|C1[0]       ; Urna_module:UrnaFPGA|C1[1]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.433      ;
; 0.323 ; Urna_module:UrnaFPGA|Estado.1000 ; Urna_module:UrnaFPGA|Nulo[0]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.448      ;
; 0.364 ; Urna_module:UrnaFPGA|C3[1]       ; Urna_module:UrnaFPGA|C3[1]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.490      ;
; 0.366 ; Urna_module:UrnaFPGA|C4[1]       ; Urna_module:UrnaFPGA|C4[1]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.492      ;
; 0.384 ; Urna_module:UrnaFPGA|C2[0]       ; Urna_module:UrnaFPGA|C2[1]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.509      ;
; 0.440 ; Urna_module:UrnaFPGA|C3[2]       ; Urna_module:UrnaFPGA|C3[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.566      ;
; 0.442 ; Urna_module:UrnaFPGA|Nulo[6]     ; Urna_module:UrnaFPGA|Nulo[7]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.568      ;
; 0.442 ; Urna_module:UrnaFPGA|C2[2]       ; Urna_module:UrnaFPGA|C2[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.567      ;
; 0.443 ; Urna_module:UrnaFPGA|C2[6]       ; Urna_module:UrnaFPGA|C2[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.568      ;
; 0.443 ; Urna_module:UrnaFPGA|C3[6]       ; Urna_module:UrnaFPGA|C3[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.569      ;
; 0.443 ; Urna_module:UrnaFPGA|Nulo[4]     ; Urna_module:UrnaFPGA|Nulo[5]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.569      ;
; 0.443 ; Urna_module:UrnaFPGA|Nulo[2]     ; Urna_module:UrnaFPGA|Nulo[3]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.569      ;
; 0.443 ; Urna_module:UrnaFPGA|C4[4]       ; Urna_module:UrnaFPGA|C4[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.569      ;
; 0.448 ; Urna_module:UrnaFPGA|C4[2]       ; Urna_module:UrnaFPGA|C4[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.574      ;
; 0.448 ; Urna_module:UrnaFPGA|C3[4]       ; Urna_module:UrnaFPGA|C3[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.574      ;
; 0.449 ; Urna_module:UrnaFPGA|C1[2]       ; Urna_module:UrnaFPGA|C1[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.574      ;
; 0.450 ; Urna_module:UrnaFPGA|C4[6]       ; Urna_module:UrnaFPGA|C4[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.576      ;
; 0.450 ; Urna_module:UrnaFPGA|C2[4]       ; Urna_module:UrnaFPGA|C2[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.575      ;
; 0.450 ; Urna_module:UrnaFPGA|C1[4]       ; Urna_module:UrnaFPGA|C1[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.575      ;
; 0.451 ; Urna_module:UrnaFPGA|C1[6]       ; Urna_module:UrnaFPGA|C1[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.576      ;
; 0.452 ; Urna_module:UrnaFPGA|Nulo[5]     ; Urna_module:UrnaFPGA|Nulo[6]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.578      ;
; 0.452 ; Urna_module:UrnaFPGA|C4[3]       ; Urna_module:UrnaFPGA|C4[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.578      ;
; 0.452 ; Urna_module:UrnaFPGA|Nulo[3]     ; Urna_module:UrnaFPGA|Nulo[4]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.578      ;
; 0.452 ; Urna_module:UrnaFPGA|Nulo[1]     ; Urna_module:UrnaFPGA|Nulo[2]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.578      ;
; 0.452 ; Urna_module:UrnaFPGA|C4[0]       ; Urna_module:UrnaFPGA|C4[2]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.578      ;
; 0.452 ; Urna_module:UrnaFPGA|C2[3]       ; Urna_module:UrnaFPGA|C2[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.577      ;
; 0.453 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|C3[0]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.579      ;
; 0.453 ; Urna_module:UrnaFPGA|C2[1]       ; Urna_module:UrnaFPGA|C2[2]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.578      ;
; 0.453 ; Urna_module:UrnaFPGA|C2[5]       ; Urna_module:UrnaFPGA|C2[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.578      ;
; 0.453 ; Urna_module:UrnaFPGA|C4[5]       ; Urna_module:UrnaFPGA|C4[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.579      ;
; 0.455 ; Urna_module:UrnaFPGA|Nulo[5]     ; Urna_module:UrnaFPGA|Nulo[7]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.581      ;
; 0.455 ; Urna_module:UrnaFPGA|Nulo[3]     ; Urna_module:UrnaFPGA|Nulo[5]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.581      ;
; 0.455 ; Urna_module:UrnaFPGA|Nulo[1]     ; Urna_module:UrnaFPGA|Nulo[3]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.581      ;
; 0.455 ; Urna_module:UrnaFPGA|C4[3]       ; Urna_module:UrnaFPGA|C4[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.581      ;
; 0.455 ; Urna_module:UrnaFPGA|C4[0]       ; Urna_module:UrnaFPGA|C4[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.581      ;
; 0.455 ; Urna_module:UrnaFPGA|C2[3]       ; Urna_module:UrnaFPGA|C2[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.580      ;
; 0.456 ; Urna_module:UrnaFPGA|C2[1]       ; Urna_module:UrnaFPGA|C2[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.581      ;
; 0.456 ; Urna_module:UrnaFPGA|C2[5]       ; Urna_module:UrnaFPGA|C2[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.581      ;
; 0.456 ; Urna_module:UrnaFPGA|C4[5]       ; Urna_module:UrnaFPGA|C4[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.582      ;
; 0.458 ; Urna_module:UrnaFPGA|C3[5]       ; Urna_module:UrnaFPGA|C3[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.584      ;
; 0.459 ; Urna_module:UrnaFPGA|C1[1]       ; Urna_module:UrnaFPGA|C1[2]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.584      ;
; 0.460 ; Urna_module:UrnaFPGA|C3[3]       ; Urna_module:UrnaFPGA|C3[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.586      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; 14.361 ; 0.181 ; N/A      ; N/A     ; 9.265               ;
;  CLOCK2_50       ; N/A    ; N/A   ; N/A      ; N/A     ; 16.000              ;
;  CLOCK3_50       ; N/A    ; N/A   ; N/A      ; N/A     ; 16.000              ;
;  CLOCK_50        ; 14.361 ; 0.181 ; N/A      ; N/A     ; 9.265               ;
; Design-wide TNS  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLOCK2_50       ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  CLOCK3_50       ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  CLOCK_50        ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+--------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LEDG[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[12]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[13]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[14]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[15]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[16]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[17]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLOCK2_50               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLOCK3_50               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[0]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[1]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[3]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[4]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[5]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[6]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[7]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[8]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[9]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[10]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[11]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[12]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[13]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLOCK_50                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[16]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[15]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[17]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[3]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[14]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[2]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[2]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[0]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[1]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[16]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[17]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.73e-09 V                   ; 3.19 V              ; -0.173 V            ; 0.149 V                              ; 0.259 V                              ; 2.79e-10 s                  ; 2.42e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.73e-09 V                  ; 3.19 V             ; -0.173 V           ; 0.149 V                             ; 0.259 V                             ; 2.79e-10 s                 ; 2.42e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[16]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[17]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.54e-07 V                   ; 3.14 V              ; -0.115 V            ; 0.146 V                              ; 0.141 V                              ; 3.07e-10 s                  ; 3.96e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 6.54e-07 V                  ; 3.14 V             ; -0.115 V           ; 0.146 V                             ; 0.141 V                             ; 3.07e-10 s                 ; 3.96e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; LEDR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; LEDR[16]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[17]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 510      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 510      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 284   ; 284  ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 10    ; 10   ;
+---------------------------------+-------+------+


+--------------------------------------------+
; Clock Status Summary                       ;
+-----------+-----------+------+-------------+
; Target    ; Clock     ; Type ; Status      ;
+-----------+-----------+------+-------------+
; CLOCK2_50 ; CLOCK2_50 ; Base ; Constrained ;
; CLOCK3_50 ; CLOCK3_50 ; Base ; Constrained ;
; CLOCK_50  ; CLOCK_50  ; Base ; Constrained ;
+-----------+-----------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; KEY[2]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; KEY[3]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[14]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[15]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[16]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[17]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDG[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[10]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[11]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[12]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[13]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[14]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[15]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[16]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[17]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; KEY[2]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; KEY[3]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[14]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[15]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[16]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[17]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDG[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[10]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[11]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[12]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[13]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[14]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[15]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[16]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[17]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 17.0.0 Build 595 04/25/2017 SJ Lite Edition
    Info: Processing started: Fri Nov 23 00:27:20 2018
Info: Command: quartus_sta FPGA_Urna -c FPGA_Urna
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info (332104): Reading SDC File: 'FPGA_Urna.SDC'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 14.361
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    14.361               0.000 CLOCK_50 
Info (332146): Worst-case hold slack is 0.402
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.402               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.681
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.681               0.000 CLOCK_50 
    Info (332119):    16.000               0.000 CLOCK2_50 
    Info (332119):    16.000               0.000 CLOCK3_50 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 14.875
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    14.875               0.000 CLOCK_50 
Info (332146): Worst-case hold slack is 0.354
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.354               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.689
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.689               0.000 CLOCK_50 
    Info (332119):    16.000               0.000 CLOCK2_50 
    Info (332119):    16.000               0.000 CLOCK3_50 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 17.272
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    17.272               0.000 CLOCK_50 
Info (332146): Worst-case hold slack is 0.181
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.181               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.265
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.265               0.000 CLOCK_50 
    Info (332119):    16.000               0.000 CLOCK2_50 
    Info (332119):    16.000               0.000 CLOCK3_50 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 695 megabytes
    Info: Processing ended: Fri Nov 23 00:27:23 2018
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


