# hustzc

实验来自头歌：https://www.educoder.net/paths/hvbz6g9i

目前完成(以下列表呈现顺序是建议食用顺序)：

> 计算机组成实验(MIPS32系统)
* 运算器实验：       
    1. 8位可控加减法电路设计
    2. 4位先行进位电路
    3. 4位快速加法器
    4. 16位快速加法器
    5. 32位快速加法器
    6. MIPS 运算器
* 存储系统实验
    1. MIPS 寄存器文件
    2. MIPS RAM
    3. 全相联/直接相联/4路and2路组相连 Cache
* 单总线 CPU
    1. 定长指令周期 3 级时序(不包含中断)的全部内容
    2. 变长指令周期 3 级时序(不包含中断)的全部内容
* 单周期 CPU
    1. 单周期 CPU(冒泡排序)
    2. 单周期 CPU(24条指令)
    3. 单周期 CPU + 单级中断

> 因为各种原因，单周期流水 MIPS CPU 不想写下去了，不过按照上述流程下来，配合寄存器锁存技术以及耐心还是可以实现的。
