Fitter report for project_system
Sun Nov 26 16:11:45 2023
Quartus Prime Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. Dual Purpose and Dedicated Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. PLL Summary
 20. PLL Usage
 21. I/O Assignment Warnings
 22. Fitter Resource Utilization by Entity
 23. Delay Chain Summary
 24. Pad To Core Delay Chain Fanout
 25. Control Signals
 26. Global & Other Fast Signals
 27. Non-Global High Fan-Out Signals
 28. Fitter RAM Summary
 29. Fitter DSP Block Usage Summary
 30. DSP Block Details
 31. Routing Usage Summary
 32. LAB Logic Elements
 33. LAB-wide Signals
 34. LAB Signals Sourced
 35. LAB Signals Sourced Out
 36. LAB Distinct Inputs
 37. I/O Rules Summary
 38. I/O Rules Details
 39. I/O Rules Matrix
 40. Fitter Device Options
 41. Operating Settings and Conditions
 42. Fitter Messages
 43. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2016  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Sun Nov 26 16:11:44 2023       ;
; Quartus Prime Version              ; 16.1.0 Build 196 10/24/2016 SJ Lite Edition ;
; Revision Name                      ; project_system                              ;
; Top-level Entity Name              ; project_system                              ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE115F29C7                               ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 10,571 / 114,480 ( 9 % )                    ;
;     Total combinational functions  ; 9,477 / 114,480 ( 8 % )                     ;
;     Dedicated logic registers      ; 6,081 / 114,480 ( 5 % )                     ;
; Total registers                    ; 6200                                        ;
; Total pins                         ; 269 / 529 ( 51 % )                          ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 73,216 / 3,981,312 ( 2 % )                  ;
; Embedded Multiplier 9-bit elements ; 8 / 532 ( 2 % )                             ;
; Total PLLs                         ; 2 / 4 ( 50 % )                              ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE115F29C7                         ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.17        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.6%      ;
;     Processor 3            ;   1.6%      ;
;     Processor 4            ;   1.6%      ;
;     Processor 5            ;   1.6%      ;
;     Processor 6            ;   1.5%      ;
;     Processor 7            ;   1.5%      ;
;     Processor 8            ;   1.5%      ;
;     Processors 9-12        ;   1.5%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                                                                                    ; Action          ; Operation        ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                                                                       ; Destination Port ; Destination Port Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[0]                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_pr92:auto_generated|q_a[0]                                                                                                                                 ; PORTADATAOUT     ;                       ;
; projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[1]                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_pr92:auto_generated|q_a[1]                                                                                                                                 ; PORTADATAOUT     ;                       ;
; projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[2]                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_pr92:auto_generated|q_a[2]                                                                                                                                 ; PORTADATAOUT     ;                       ;
; projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[3]                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_pr92:auto_generated|q_a[3]                                                                                                                                 ; PORTADATAOUT     ;                       ;
; projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[4]                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_pr92:auto_generated|q_a[4]                                                                                                                                 ; PORTADATAOUT     ;                       ;
; projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[5]                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_pr92:auto_generated|q_a[5]                                                                                                                                 ; PORTADATAOUT     ;                       ;
; projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[6]                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_pr92:auto_generated|q_a[6]                                                                                                                                 ; PORTADATAOUT     ;                       ;
; projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[7]                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_pr92:auto_generated|q_a[7]                                                                                                                                 ; PORTADATAOUT     ;                       ;
; projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[8]                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_pr92:auto_generated|q_a[8]                                                                                                                                 ; PORTADATAOUT     ;                       ;
; projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[9]                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_pr92:auto_generated|q_a[9]                                                                                                                                 ; PORTADATAOUT     ;                       ;
; projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[10]                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_pr92:auto_generated|q_a[10]                                                                                                                                ; PORTADATAOUT     ;                       ;
; projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[11]                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_pr92:auto_generated|q_a[11]                                                                                                                                ; PORTADATAOUT     ;                       ;
; projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[12]                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_pr92:auto_generated|q_a[12]                                                                                                                                ; PORTADATAOUT     ;                       ;
; projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[13]                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_pr92:auto_generated|q_a[13]                                                                                                                                ; PORTADATAOUT     ;                       ;
; projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[14]                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_pr92:auto_generated|q_a[14]                                                                                                                                ; PORTADATAOUT     ;                       ;
; projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[15]                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_pr92:auto_generated|q_a[15]                                                                                                                                ; PORTADATAOUT     ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_JTAG_UART:jtag_uart|alt_jtag_atlantic:projectSystemQsys_JTAG_UART_alt_jtag_atlantic|rdata[0]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_JTAG_UART:jtag_uart|projectSystemQsys_JTAG_UART_scfifo_w:the_projectSystemQsys_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[0]                                                                                                                                                           ; PORTBDATAOUT     ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_JTAG_UART:jtag_uart|alt_jtag_atlantic:projectSystemQsys_JTAG_UART_alt_jtag_atlantic|rdata[1]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_JTAG_UART:jtag_uart|projectSystemQsys_JTAG_UART_scfifo_w:the_projectSystemQsys_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[1]                                                                                                                                                           ; PORTBDATAOUT     ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_JTAG_UART:jtag_uart|alt_jtag_atlantic:projectSystemQsys_JTAG_UART_alt_jtag_atlantic|rdata[2]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_JTAG_UART:jtag_uart|projectSystemQsys_JTAG_UART_scfifo_w:the_projectSystemQsys_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[2]                                                                                                                                                           ; PORTBDATAOUT     ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_JTAG_UART:jtag_uart|alt_jtag_atlantic:projectSystemQsys_JTAG_UART_alt_jtag_atlantic|rdata[3]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_JTAG_UART:jtag_uart|projectSystemQsys_JTAG_UART_scfifo_w:the_projectSystemQsys_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[3]                                                                                                                                                           ; PORTBDATAOUT     ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_JTAG_UART:jtag_uart|alt_jtag_atlantic:projectSystemQsys_JTAG_UART_alt_jtag_atlantic|rdata[4]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_JTAG_UART:jtag_uart|projectSystemQsys_JTAG_UART_scfifo_w:the_projectSystemQsys_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[4]                                                                                                                                                           ; PORTBDATAOUT     ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_JTAG_UART:jtag_uart|alt_jtag_atlantic:projectSystemQsys_JTAG_UART_alt_jtag_atlantic|rdata[5]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_JTAG_UART:jtag_uart|projectSystemQsys_JTAG_UART_scfifo_w:the_projectSystemQsys_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[5]                                                                                                                                                           ; PORTBDATAOUT     ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_JTAG_UART:jtag_uart|alt_jtag_atlantic:projectSystemQsys_JTAG_UART_alt_jtag_atlantic|rdata[6]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_JTAG_UART:jtag_uart|projectSystemQsys_JTAG_UART_scfifo_w:the_projectSystemQsys_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[6]                                                                                                                                                           ; PORTBDATAOUT     ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_JTAG_UART:jtag_uart|alt_jtag_atlantic:projectSystemQsys_JTAG_UART_alt_jtag_atlantic|rdata[7]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_JTAG_UART:jtag_uart|projectSystemQsys_JTAG_UART_scfifo_w:the_projectSystemQsys_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[7]                                                                                                                                                           ; PORTBDATAOUT     ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_sc_fifo:fifo|out_payload[0]                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_0qg1:auto_generated|ram_block1a0                                                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_sc_fifo:fifo|out_payload[1]                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_0qg1:auto_generated|ram_block1a1                                                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_sc_fifo:fifo|out_payload[2]                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_0qg1:auto_generated|ram_block1a2                                                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_sc_fifo:fifo|out_payload[3]                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_0qg1:auto_generated|ram_block1a3                                                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_sc_fifo:fifo|out_payload[4]                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_0qg1:auto_generated|ram_block1a4                                                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_sc_fifo:fifo|out_payload[5]                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_0qg1:auto_generated|ram_block1a5                                                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_sc_fifo:fifo|out_payload[6]                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_0qg1:auto_generated|ram_block1a6                                                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_sc_fifo:fifo|out_payload[7]                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_0qg1:auto_generated|ram_block1a7                                                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|D_bht_data[0]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_bht_module:projectSystemQsys_Nios2_cpu_bht|altsyncram:the_altsyncram|altsyncram_97d1:auto_generated|q_b[0]                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|D_bht_data[1]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_bht_module:projectSystemQsys_Nios2_cpu_bht|altsyncram:the_altsyncram|altsyncram_97d1:auto_generated|q_b[1]                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[0]                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_udu2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[0]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_eou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[0]~_Duplicate_2                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[1]                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_udu2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[1]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_eou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[1]~_Duplicate_2                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[2]                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_udu2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[2]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_eou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[2]~_Duplicate_2                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[3]                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_udu2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[3]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_eou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[3]~_Duplicate_2                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[4]                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_udu2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[4]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_eou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[4]~_Duplicate_2                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[5]                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_udu2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[5]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_eou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[5]~_Duplicate_2                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[6]                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_udu2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[6]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_eou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[6]~_Duplicate_2                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[7]                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_udu2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[7]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_eou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[7]~_Duplicate_2                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[8]                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_udu2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[8]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_eou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[8]~_Duplicate_2                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[9]                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_udu2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[9]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_eou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[9]~_Duplicate_2                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[10]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_udu2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[10]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_eou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[10]~_Duplicate_2                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[11]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_udu2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[11]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_eou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[11]~_Duplicate_2                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[12]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_udu2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[12]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_eou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[12]~_Duplicate_2                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[13]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_udu2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[13]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_eou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[13]~_Duplicate_2                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[14]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_udu2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[14]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_eou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[14]~_Duplicate_2                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[15]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_udu2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[15]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_eou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_src1[15]~_Duplicate_2                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_udu2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_udu2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_udu2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_udu2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_udu2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_udu2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_udu2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_udu2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_udu2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_udu2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_udu2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_udu2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_udu2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_udu2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_udu2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_udu2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_udu2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_udu2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_udu2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_udu2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_udu2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_udu2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_udu2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_udu2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_udu2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_udu2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_udu2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_udu2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_udu2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_udu2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_udu2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_udu2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_udu2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[16] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_udu2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_udu2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[17] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_udu2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_udu2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[18] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_udu2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_udu2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[19] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_udu2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_udu2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[20] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_udu2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_udu2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[21] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_udu2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_udu2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[22] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_udu2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_udu2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[23] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_udu2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_udu2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[24] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_udu2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_udu2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[25] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_udu2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_udu2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[26] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_udu2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_udu2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[27] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_udu2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_udu2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[28] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_udu2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_udu2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[29] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_udu2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_udu2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[30] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_udu2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_udu2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[31] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_udu2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_eou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_eou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_eou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_eou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_eou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_eou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_eou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_eou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_eou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_eou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_eou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_eou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_eou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_eou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_eou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_eou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_eou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_eou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_eou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_eou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_eou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_eou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_eou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_eou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_eou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_eou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_eou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_eou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_eou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_eou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_eou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_eou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_eou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[16] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_eou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_eou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[17] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_eou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_eou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[18] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_eou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_eou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[19] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_eou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_eou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[20] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_eou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_eou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[21] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_eou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_eou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[22] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_eou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_eou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[23] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_eou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_eou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[24] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_eou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_eou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[25] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_eou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_eou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[26] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_eou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_eou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[27] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_eou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_eou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[28] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_eou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_eou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[29] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_eou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_eou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[30] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_eou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_eou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[31] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_eou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_dou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_dou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_dou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_dou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_dou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_dou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_dou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_dou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_dou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_dou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_dou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_dou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_dou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_dou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_dou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_dou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_dou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_dou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_dou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_dou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_dou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_dou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_dou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_dou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_dou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_dou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_dou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_dou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_dou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_dou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_dou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_dou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_dou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[16] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_dou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_dou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[17] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_dou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_dou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[18] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_dou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_dou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[19] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_dou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_dou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[20] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_dou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_dou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[21] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_dou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_dou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[22] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_dou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_dou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[23] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_dou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_dou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[24] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_dou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_dou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[25] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_dou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_dou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[26] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_dou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_dou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[27] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_dou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_dou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[28] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_dou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_dou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[29] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_dou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_dou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[30] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_dou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_dou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[31] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_dou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p4|altera_mult_add_t2v2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p4|altera_mult_add_t2v2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p4|altera_mult_add_t2v2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p4|altera_mult_add_t2v2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p4|altera_mult_add_t2v2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p4|altera_mult_add_t2v2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p4|altera_mult_add_t2v2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p4|altera_mult_add_t2v2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p4|altera_mult_add_t2v2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p4|altera_mult_add_t2v2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p4|altera_mult_add_t2v2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p4|altera_mult_add_t2v2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p4|altera_mult_add_t2v2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p4|altera_mult_add_t2v2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p4|altera_mult_add_t2v2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p4|altera_mult_add_t2v2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p4|altera_mult_add_t2v2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p4|altera_mult_add_t2v2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p4|altera_mult_add_t2v2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p4|altera_mult_add_t2v2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p4|altera_mult_add_t2v2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p4|altera_mult_add_t2v2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p4|altera_mult_add_t2v2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p4|altera_mult_add_t2v2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p4|altera_mult_add_t2v2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p4|altera_mult_add_t2v2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p4|altera_mult_add_t2v2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p4|altera_mult_add_t2v2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p4|altera_mult_add_t2v2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p4|altera_mult_add_t2v2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p4|altera_mult_add_t2v2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p4|altera_mult_add_t2v2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p4|altera_mult_add_t2v2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[16] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p4|altera_mult_add_t2v2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p4|altera_mult_add_t2v2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[17] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p4|altera_mult_add_t2v2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p4|altera_mult_add_t2v2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[18] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p4|altera_mult_add_t2v2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p4|altera_mult_add_t2v2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[19] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p4|altera_mult_add_t2v2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p4|altera_mult_add_t2v2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[20] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p4|altera_mult_add_t2v2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p4|altera_mult_add_t2v2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[21] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p4|altera_mult_add_t2v2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p4|altera_mult_add_t2v2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[22] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p4|altera_mult_add_t2v2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p4|altera_mult_add_t2v2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[23] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p4|altera_mult_add_t2v2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p4|altera_mult_add_t2v2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[24] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p4|altera_mult_add_t2v2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p4|altera_mult_add_t2v2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[25] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p4|altera_mult_add_t2v2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p4|altera_mult_add_t2v2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[26] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p4|altera_mult_add_t2v2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p4|altera_mult_add_t2v2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[27] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p4|altera_mult_add_t2v2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p4|altera_mult_add_t2v2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[28] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p4|altera_mult_add_t2v2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p4|altera_mult_add_t2v2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[29] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p4|altera_mult_add_t2v2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p4|altera_mult_add_t2v2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[30] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p4|altera_mult_add_t2v2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p4|altera_mult_add_t2v2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[31] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p4|altera_mult_add_t2v2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_addr[0]                                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[0]~output                                                                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_addr[1]                                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[1]~output                                                                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_addr[2]                                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[2]~output                                                                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_addr[3]                                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[3]~output                                                                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_addr[4]                                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[4]~output                                                                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_addr[5]                                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[5]~output                                                                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_addr[6]                                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[6]~output                                                                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_addr[7]                                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[7]~output                                                                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_addr[8]                                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[8]~output                                                                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_addr[9]                                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[9]~output                                                                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_addr[10]                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[10]~output                                                                                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_addr[11]                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[11]~output                                                                                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_addr[12]                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[12]~output                                                                                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_bank[0]                                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_BA[0]~output                                                                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_bank[1]                                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_BA[1]~output                                                                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_cmd[0]                                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_cmd[0]~_Duplicate_1                                                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_cmd[0]                                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_WE_N~output                                                                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_cmd[0]                                                                                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_cmd[1]                                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_cmd[1]~_Duplicate_1                                                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_cmd[1]                                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_CAS_N~output                                                                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_cmd[1]                                                                                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_cmd[2]                                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_cmd[2]~_Duplicate_1                                                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_cmd[2]                                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_RAS_N~output                                                                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_cmd[2]                                                                                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_cmd[3]                                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_CS_N~output                                                                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_cmd[3]                                                                                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[0]                                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[0]~_Duplicate_1                                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[0]                                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[0]~output                                                                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[1]                                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[1]~_Duplicate_1                                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[1]                                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[1]~output                                                                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[2]                                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[2]~_Duplicate_1                                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[2]                                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[2]~output                                                                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[3]                                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[3]~_Duplicate_1                                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[3]                                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[3]~output                                                                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[4]                                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[4]~_Duplicate_1                                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[4]                                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[4]~output                                                                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[5]                                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[5]~_Duplicate_1                                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[5]                                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[5]~output                                                                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[6]                                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[6]~_Duplicate_1                                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[6]                                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[6]~output                                                                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[7]                                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[7]~_Duplicate_1                                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[7]                                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[7]~output                                                                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[8]                                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[8]~_Duplicate_1                                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[8]                                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[8]~output                                                                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[9]                                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[9]~_Duplicate_1                                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[9]                                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[9]~output                                                                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[10]                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[10]~_Duplicate_1                                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[10]                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[10]~output                                                                                                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[11]                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[11]~_Duplicate_1                                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[11]                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[11]~output                                                                                                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[12]                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[12]~_Duplicate_1                                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[12]                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[12]~output                                                                                                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[13]                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[13]~_Duplicate_1                                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[13]                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[13]~output                                                                                                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[14]                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[14]~_Duplicate_1                                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[14]                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[14]~output                                                                                                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[15]                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[15]~_Duplicate_1                                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[15]                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[15]~output                                                                                                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[16]                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[16]~_Duplicate_1                                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[16]                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[16]~output                                                                                                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[17]                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[17]~_Duplicate_1                                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[17]                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[17]~output                                                                                                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[18]                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[18]~_Duplicate_1                                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[18]                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[18]~output                                                                                                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[19]                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[19]~_Duplicate_1                                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[19]                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[19]~output                                                                                                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[20]                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[20]~_Duplicate_1                                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[20]                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[20]~output                                                                                                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[21]                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[21]~_Duplicate_1                                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[21]                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[21]~output                                                                                                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[22]                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[22]~_Duplicate_1                                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[22]                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[22]~output                                                                                                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[23]                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[23]~_Duplicate_1                                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[23]                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[23]~output                                                                                                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[24]                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[24]~_Duplicate_1                                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[24]                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[24]~output                                                                                                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[25]                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[25]~_Duplicate_1                                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[25]                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[25]~output                                                                                                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[26]                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[26]~_Duplicate_1                                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[26]                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[26]~output                                                                                                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[27]                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[27]~_Duplicate_1                                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[27]                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[27]~output                                                                                                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[28]                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[28]~_Duplicate_1                                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[28]                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[28]~output                                                                                                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[29]                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[29]~_Duplicate_1                                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[29]                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[29]~output                                                                                                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[30]                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[30]~_Duplicate_1                                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[30]                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[30]~output                                                                                                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[31]                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[31]~_Duplicate_1                                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_data[31]                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[31]~output                                                                                                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_dqm[0]                                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQM[0]~output                                                                                                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_dqm[1]                                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQM[1]~output                                                                                                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_dqm[2]                                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQM[2]~output                                                                                                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_dqm[3]                                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQM[3]~output                                                                                                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe                                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe                                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[0]~output                                                                                                                                                                                                                                                                                                                                                                                      ; OE               ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe                                                                                                                                                                                                                                                                                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[1]~output                                                                                                                                                                                                                                                                                                                                                                                      ; OE               ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[2]~output                                                                                                                                                                                                                                                                                                                                                                                      ; OE               ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[3]~output                                                                                                                                                                                                                                                                                                                                                                                      ; OE               ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[4]~output                                                                                                                                                                                                                                                                                                                                                                                      ; OE               ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[5]~output                                                                                                                                                                                                                                                                                                                                                                                      ; OE               ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[6]~output                                                                                                                                                                                                                                                                                                                                                                                      ; OE               ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[7]~output                                                                                                                                                                                                                                                                                                                                                                                      ; OE               ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[8]~output                                                                                                                                                                                                                                                                                                                                                                                      ; OE               ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[9]~output                                                                                                                                                                                                                                                                                                                                                                                      ; OE               ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[10]~output                                                                                                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[11]~output                                                                                                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[12]~output                                                                                                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[13]~output                                                                                                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[14]~output                                                                                                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_16                                                                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[15]~output                                                                                                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_16                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_17                                                                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_16                                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[16]~output                                                                                                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_16                                                                                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_17                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_18                                                                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_17                                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[17]~output                                                                                                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_17                                                                                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_18                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_19                                                                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_18                                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[18]~output                                                                                                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_18                                                                                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_19                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_20                                                                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_19                                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[19]~output                                                                                                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_19                                                                                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_20                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_21                                                                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_20                                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[20]~output                                                                                                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_20                                                                                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_21                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_22                                                                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_21                                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[21]~output                                                                                                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_21                                                                                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_22                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_23                                                                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_22                                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[22]~output                                                                                                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_22                                                                                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_23                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_24                                                                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_23                                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[23]~output                                                                                                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_23                                                                                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_24                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_25                                                                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_24                                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[24]~output                                                                                                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_24                                                                                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_25                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_26                                                                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_25                                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[25]~output                                                                                                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_25                                                                                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_26                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_27                                                                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_26                                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[26]~output                                                                                                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_26                                                                                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_27                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_28                                                                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_27                                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[27]~output                                                                                                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_27                                                                                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_28                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_29                                                                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_28                                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[28]~output                                                                                                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_28                                                                                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_29                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_30                                                                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_29                                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[29]~output                                                                                                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_29                                                                                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_30                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_31                                                                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_30                                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[30]~output                                                                                                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_30                                                                                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_31                                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[31]~output                                                                                                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_31                                                                                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|za_data[0]                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[0]~input                                                                                                                                                                                                                                                                                                                                                                                       ; O                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|za_data[1]                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[1]~input                                                                                                                                                                                                                                                                                                                                                                                       ; O                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|za_data[2]                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[2]~input                                                                                                                                                                                                                                                                                                                                                                                       ; O                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|za_data[3]                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[3]~input                                                                                                                                                                                                                                                                                                                                                                                       ; O                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|za_data[4]                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[4]~input                                                                                                                                                                                                                                                                                                                                                                                       ; O                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|za_data[5]                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[5]~input                                                                                                                                                                                                                                                                                                                                                                                       ; O                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|za_data[6]                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[6]~input                                                                                                                                                                                                                                                                                                                                                                                       ; O                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|za_data[7]                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[7]~input                                                                                                                                                                                                                                                                                                                                                                                       ; O                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|za_data[8]                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[8]~input                                                                                                                                                                                                                                                                                                                                                                                       ; O                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|za_data[9]                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[9]~input                                                                                                                                                                                                                                                                                                                                                                                       ; O                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|za_data[10]                                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[10]~input                                                                                                                                                                                                                                                                                                                                                                                      ; O                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|za_data[11]                                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[11]~input                                                                                                                                                                                                                                                                                                                                                                                      ; O                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|za_data[12]                                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[12]~input                                                                                                                                                                                                                                                                                                                                                                                      ; O                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|za_data[13]                                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[13]~input                                                                                                                                                                                                                                                                                                                                                                                      ; O                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|za_data[14]                                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[14]~input                                                                                                                                                                                                                                                                                                                                                                                      ; O                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|za_data[15]                                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[15]~input                                                                                                                                                                                                                                                                                                                                                                                      ; O                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|za_data[16]                                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[16]~input                                                                                                                                                                                                                                                                                                                                                                                      ; O                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|za_data[17]                                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[17]~input                                                                                                                                                                                                                                                                                                                                                                                      ; O                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|za_data[18]                                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[18]~input                                                                                                                                                                                                                                                                                                                                                                                      ; O                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|za_data[19]                                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[19]~input                                                                                                                                                                                                                                                                                                                                                                                      ; O                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|za_data[20]                                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[20]~input                                                                                                                                                                                                                                                                                                                                                                                      ; O                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|za_data[21]                                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[21]~input                                                                                                                                                                                                                                                                                                                                                                                      ; O                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|za_data[22]                                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[22]~input                                                                                                                                                                                                                                                                                                                                                                                      ; O                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|za_data[23]                                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[23]~input                                                                                                                                                                                                                                                                                                                                                                                      ; O                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|za_data[24]                                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[24]~input                                                                                                                                                                                                                                                                                                                                                                                      ; O                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|za_data[25]                                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[25]~input                                                                                                                                                                                                                                                                                                                                                                                      ; O                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|za_data[26]                                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[26]~input                                                                                                                                                                                                                                                                                                                                                                                      ; O                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|za_data[27]                                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[27]~input                                                                                                                                                                                                                                                                                                                                                                                      ; O                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|za_data[28]                                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[28]~input                                                                                                                                                                                                                                                                                                                                                                                      ; O                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|za_data[29]                                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[29]~input                                                                                                                                                                                                                                                                                                                                                                                      ; O                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|za_data[30]                                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[30]~input                                                                                                                                                                                                                                                                                                                                                                                      ; O                ;                       ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|za_data[31]                                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[31]~input                                                                                                                                                                                                                                                                                                                                                                                      ; O                ;                       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                  ;
+-----------------------------+-------------------------+--------------+------------------+---------------+----------------------------+
; Name                        ; Ignored Entity          ; Ignored From ; Ignored To       ; Ignored Value ; Ignored Source             ;
+-----------------------------+-------------------------+--------------+------------------+---------------+----------------------------+
; Location                    ;                         ;              ; EEP_I2C_SCLK     ; PIN_D14       ; QSF Assignment             ;
; Location                    ;                         ;              ; EEP_I2C_SDAT     ; PIN_E14       ; QSF Assignment             ;
; Location                    ;                         ;              ; ENET0_GTX_CLK    ; PIN_A17       ; QSF Assignment             ;
; Location                    ;                         ;              ; ENET0_INT_N      ; PIN_A21       ; QSF Assignment             ;
; Location                    ;                         ;              ; ENET0_LINK100    ; PIN_C14       ; QSF Assignment             ;
; Location                    ;                         ;              ; ENET0_MDC        ; PIN_C20       ; QSF Assignment             ;
; Location                    ;                         ;              ; ENET0_MDIO       ; PIN_B21       ; QSF Assignment             ;
; Location                    ;                         ;              ; ENET0_RESET_N    ; PIN_C19       ; QSF Assignment             ;
; Location                    ;                         ;              ; ENET0_RX_CLK     ; PIN_A15       ; QSF Assignment             ;
; Location                    ;                         ;              ; ENET0_RX_COL     ; PIN_E15       ; QSF Assignment             ;
; Location                    ;                         ;              ; ENET0_RX_CRS     ; PIN_D15       ; QSF Assignment             ;
; Location                    ;                         ;              ; ENET0_RX_DATA[0] ; PIN_C16       ; QSF Assignment             ;
; Location                    ;                         ;              ; ENET0_RX_DATA[1] ; PIN_D16       ; QSF Assignment             ;
; Location                    ;                         ;              ; ENET0_RX_DATA[2] ; PIN_D17       ; QSF Assignment             ;
; Location                    ;                         ;              ; ENET0_RX_DATA[3] ; PIN_C15       ; QSF Assignment             ;
; Location                    ;                         ;              ; ENET0_RX_DV      ; PIN_C17       ; QSF Assignment             ;
; Location                    ;                         ;              ; ENET0_RX_ER      ; PIN_D18       ; QSF Assignment             ;
; Location                    ;                         ;              ; ENET0_TX_CLK     ; PIN_B17       ; QSF Assignment             ;
; Location                    ;                         ;              ; ENET0_TX_DATA[0] ; PIN_C18       ; QSF Assignment             ;
; Location                    ;                         ;              ; ENET0_TX_DATA[1] ; PIN_D19       ; QSF Assignment             ;
; Location                    ;                         ;              ; ENET0_TX_DATA[2] ; PIN_A19       ; QSF Assignment             ;
; Location                    ;                         ;              ; ENET0_TX_DATA[3] ; PIN_B19       ; QSF Assignment             ;
; Location                    ;                         ;              ; ENET0_TX_EN      ; PIN_A18       ; QSF Assignment             ;
; Location                    ;                         ;              ; ENET0_TX_ER      ; PIN_B18       ; QSF Assignment             ;
; Location                    ;                         ;              ; ENET1_GTX_CLK    ; PIN_C23       ; QSF Assignment             ;
; Location                    ;                         ;              ; ENET1_INT_N      ; PIN_D24       ; QSF Assignment             ;
; Location                    ;                         ;              ; ENET1_LINK100    ; PIN_D13       ; QSF Assignment             ;
; Location                    ;                         ;              ; ENET1_MDC        ; PIN_D23       ; QSF Assignment             ;
; Location                    ;                         ;              ; ENET1_MDIO       ; PIN_D25       ; QSF Assignment             ;
; Location                    ;                         ;              ; ENET1_RESET_N    ; PIN_D22       ; QSF Assignment             ;
; Location                    ;                         ;              ; ENET1_RX_CLK     ; PIN_B15       ; QSF Assignment             ;
; Location                    ;                         ;              ; ENET1_RX_COL     ; PIN_B22       ; QSF Assignment             ;
; Location                    ;                         ;              ; ENET1_RX_CRS     ; PIN_D20       ; QSF Assignment             ;
; Location                    ;                         ;              ; ENET1_RX_DATA[0] ; PIN_B23       ; QSF Assignment             ;
; Location                    ;                         ;              ; ENET1_RX_DATA[1] ; PIN_C21       ; QSF Assignment             ;
; Location                    ;                         ;              ; ENET1_RX_DATA[2] ; PIN_A23       ; QSF Assignment             ;
; Location                    ;                         ;              ; ENET1_RX_DATA[3] ; PIN_D21       ; QSF Assignment             ;
; Location                    ;                         ;              ; ENET1_RX_DV      ; PIN_A22       ; QSF Assignment             ;
; Location                    ;                         ;              ; ENET1_RX_ER      ; PIN_C24       ; QSF Assignment             ;
; Location                    ;                         ;              ; ENET1_TX_CLK     ; PIN_C22       ; QSF Assignment             ;
; Location                    ;                         ;              ; ENET1_TX_DATA[0] ; PIN_C25       ; QSF Assignment             ;
; Location                    ;                         ;              ; ENET1_TX_DATA[1] ; PIN_A26       ; QSF Assignment             ;
; Location                    ;                         ;              ; ENET1_TX_DATA[2] ; PIN_B26       ; QSF Assignment             ;
; Location                    ;                         ;              ; ENET1_TX_DATA[3] ; PIN_C26       ; QSF Assignment             ;
; Location                    ;                         ;              ; ENET1_TX_EN      ; PIN_B25       ; QSF Assignment             ;
; Location                    ;                         ;              ; ENET1_TX_ER      ; PIN_A25       ; QSF Assignment             ;
; Location                    ;                         ;              ; EXT_IO[0]        ; PIN_J10       ; QSF Assignment             ;
; Location                    ;                         ;              ; EXT_IO[1]        ; PIN_J14       ; QSF Assignment             ;
; Location                    ;                         ;              ; EXT_IO[2]        ; PIN_H13       ; QSF Assignment             ;
; Location                    ;                         ;              ; EXT_IO[3]        ; PIN_H14       ; QSF Assignment             ;
; Location                    ;                         ;              ; EXT_IO[4]        ; PIN_F14       ; QSF Assignment             ;
; Location                    ;                         ;              ; EXT_IO[5]        ; PIN_E10       ; QSF Assignment             ;
; Location                    ;                         ;              ; EXT_IO[6]        ; PIN_D9        ; QSF Assignment             ;
; Location                    ;                         ;              ; FL_ADDR[0]       ; PIN_AG12      ; QSF Assignment             ;
; Location                    ;                         ;              ; FL_ADDR[10]      ; PIN_AE9       ; QSF Assignment             ;
; Location                    ;                         ;              ; FL_ADDR[11]      ; PIN_AF9       ; QSF Assignment             ;
; Location                    ;                         ;              ; FL_ADDR[12]      ; PIN_AA10      ; QSF Assignment             ;
; Location                    ;                         ;              ; FL_ADDR[13]      ; PIN_AD8       ; QSF Assignment             ;
; Location                    ;                         ;              ; FL_ADDR[14]      ; PIN_AC8       ; QSF Assignment             ;
; Location                    ;                         ;              ; FL_ADDR[15]      ; PIN_Y10       ; QSF Assignment             ;
; Location                    ;                         ;              ; FL_ADDR[16]      ; PIN_AA8       ; QSF Assignment             ;
; Location                    ;                         ;              ; FL_ADDR[17]      ; PIN_AH12      ; QSF Assignment             ;
; Location                    ;                         ;              ; FL_ADDR[18]      ; PIN_AC12      ; QSF Assignment             ;
; Location                    ;                         ;              ; FL_ADDR[19]      ; PIN_AD12      ; QSF Assignment             ;
; Location                    ;                         ;              ; FL_ADDR[1]       ; PIN_AH7       ; QSF Assignment             ;
; Location                    ;                         ;              ; FL_ADDR[20]      ; PIN_AE10      ; QSF Assignment             ;
; Location                    ;                         ;              ; FL_ADDR[21]      ; PIN_AD10      ; QSF Assignment             ;
; Location                    ;                         ;              ; FL_ADDR[22]      ; PIN_AD11      ; QSF Assignment             ;
; Location                    ;                         ;              ; FL_ADDR[2]       ; PIN_Y13       ; QSF Assignment             ;
; Location                    ;                         ;              ; FL_ADDR[3]       ; PIN_Y14       ; QSF Assignment             ;
; Location                    ;                         ;              ; FL_ADDR[4]       ; PIN_Y12       ; QSF Assignment             ;
; Location                    ;                         ;              ; FL_ADDR[5]       ; PIN_AA13      ; QSF Assignment             ;
; Location                    ;                         ;              ; FL_ADDR[6]       ; PIN_AA12      ; QSF Assignment             ;
; Location                    ;                         ;              ; FL_ADDR[7]       ; PIN_AB13      ; QSF Assignment             ;
; Location                    ;                         ;              ; FL_ADDR[8]       ; PIN_AB12      ; QSF Assignment             ;
; Location                    ;                         ;              ; FL_ADDR[9]       ; PIN_AB10      ; QSF Assignment             ;
; Location                    ;                         ;              ; FL_CE_N          ; PIN_AG7       ; QSF Assignment             ;
; Location                    ;                         ;              ; FL_DQ[0]         ; PIN_AH8       ; QSF Assignment             ;
; Location                    ;                         ;              ; FL_DQ[1]         ; PIN_AF10      ; QSF Assignment             ;
; Location                    ;                         ;              ; FL_DQ[2]         ; PIN_AG10      ; QSF Assignment             ;
; Location                    ;                         ;              ; FL_DQ[3]         ; PIN_AH10      ; QSF Assignment             ;
; Location                    ;                         ;              ; FL_DQ[4]         ; PIN_AF11      ; QSF Assignment             ;
; Location                    ;                         ;              ; FL_DQ[5]         ; PIN_AG11      ; QSF Assignment             ;
; Location                    ;                         ;              ; FL_DQ[6]         ; PIN_AH11      ; QSF Assignment             ;
; Location                    ;                         ;              ; FL_DQ[7]         ; PIN_AF12      ; QSF Assignment             ;
; Location                    ;                         ;              ; FL_OE_N          ; PIN_AG8       ; QSF Assignment             ;
; Location                    ;                         ;              ; FL_RESET_N       ; PIN_AE11      ; QSF Assignment             ;
; Location                    ;                         ;              ; FL_RY            ; PIN_Y1        ; QSF Assignment             ;
; Location                    ;                         ;              ; FL_WE_N          ; PIN_AC10      ; QSF Assignment             ;
; Location                    ;                         ;              ; FL_WP_N          ; PIN_AE12      ; QSF Assignment             ;
; Location                    ;                         ;              ; HSMC_CLKIN0      ; PIN_AH15      ; QSF Assignment             ;
; Location                    ;                         ;              ; HSMC_CLKIN_N1    ; PIN_J28       ; QSF Assignment             ;
; Location                    ;                         ;              ; HSMC_CLKIN_N2    ; PIN_Y28       ; QSF Assignment             ;
; Location                    ;                         ;              ; HSMC_CLKIN_P1    ; PIN_J27       ; QSF Assignment             ;
; Location                    ;                         ;              ; HSMC_CLKIN_P2    ; PIN_Y27       ; QSF Assignment             ;
; Location                    ;                         ;              ; HSMC_CLKOUT0     ; PIN_AD28      ; QSF Assignment             ;
; Location                    ;                         ;              ; HSMC_CLKOUT_N1   ; PIN_G24       ; QSF Assignment             ;
; Location                    ;                         ;              ; HSMC_CLKOUT_N2   ; PIN_V24       ; QSF Assignment             ;
; Location                    ;                         ;              ; HSMC_CLKOUT_P1   ; PIN_G23       ; QSF Assignment             ;
; Location                    ;                         ;              ; HSMC_CLKOUT_P2   ; PIN_V23       ; QSF Assignment             ;
; Location                    ;                         ;              ; HSMC_D[0]        ; PIN_AE26      ; QSF Assignment             ;
; Location                    ;                         ;              ; HSMC_D[1]        ; PIN_AE28      ; QSF Assignment             ;
; Location                    ;                         ;              ; HSMC_D[2]        ; PIN_AE27      ; QSF Assignment             ;
; Location                    ;                         ;              ; HSMC_D[3]        ; PIN_AF27      ; QSF Assignment             ;
; Location                    ;                         ;              ; HSMC_RX_D_N[0]   ; PIN_F25       ; QSF Assignment             ;
; Location                    ;                         ;              ; HSMC_RX_D_N[10]  ; PIN_U26       ; QSF Assignment             ;
; Location                    ;                         ;              ; HSMC_RX_D_N[11]  ; PIN_L22       ; QSF Assignment             ;
; Location                    ;                         ;              ; HSMC_RX_D_N[12]  ; PIN_N26       ; QSF Assignment             ;
; Location                    ;                         ;              ; HSMC_RX_D_N[13]  ; PIN_P26       ; QSF Assignment             ;
; Location                    ;                         ;              ; HSMC_RX_D_N[14]  ; PIN_R21       ; QSF Assignment             ;
; Location                    ;                         ;              ; HSMC_RX_D_N[15]  ; PIN_R23       ; QSF Assignment             ;
; Location                    ;                         ;              ; HSMC_RX_D_N[16]  ; PIN_T22       ; QSF Assignment             ;
; Location                    ;                         ;              ; HSMC_RX_D_N[1]   ; PIN_C27       ; QSF Assignment             ;
; Location                    ;                         ;              ; HSMC_RX_D_N[2]   ; PIN_E26       ; QSF Assignment             ;
; Location                    ;                         ;              ; HSMC_RX_D_N[3]   ; PIN_G26       ; QSF Assignment             ;
; Location                    ;                         ;              ; HSMC_RX_D_N[4]   ; PIN_H26       ; QSF Assignment             ;
; Location                    ;                         ;              ; HSMC_RX_D_N[5]   ; PIN_K26       ; QSF Assignment             ;
; Location                    ;                         ;              ; HSMC_RX_D_N[6]   ; PIN_L24       ; QSF Assignment             ;
; Location                    ;                         ;              ; HSMC_RX_D_N[7]   ; PIN_M26       ; QSF Assignment             ;
; Location                    ;                         ;              ; HSMC_RX_D_N[8]   ; PIN_R26       ; QSF Assignment             ;
; Location                    ;                         ;              ; HSMC_RX_D_N[9]   ; PIN_T26       ; QSF Assignment             ;
; Location                    ;                         ;              ; HSMC_RX_D_P[0]   ; PIN_F24       ; QSF Assignment             ;
; Location                    ;                         ;              ; HSMC_RX_D_P[10]  ; PIN_U25       ; QSF Assignment             ;
; Location                    ;                         ;              ; HSMC_RX_D_P[11]  ; PIN_L21       ; QSF Assignment             ;
; Location                    ;                         ;              ; HSMC_RX_D_P[12]  ; PIN_N25       ; QSF Assignment             ;
; Location                    ;                         ;              ; HSMC_RX_D_P[13]  ; PIN_P25       ; QSF Assignment             ;
; Location                    ;                         ;              ; HSMC_RX_D_P[14]  ; PIN_P21       ; QSF Assignment             ;
; Location                    ;                         ;              ; HSMC_RX_D_P[15]  ; PIN_R22       ; QSF Assignment             ;
; Location                    ;                         ;              ; HSMC_RX_D_P[16]  ; PIN_T21       ; QSF Assignment             ;
; Location                    ;                         ;              ; HSMC_RX_D_P[1]   ; PIN_D26       ; QSF Assignment             ;
; Location                    ;                         ;              ; HSMC_RX_D_P[2]   ; PIN_F26       ; QSF Assignment             ;
; Location                    ;                         ;              ; HSMC_RX_D_P[3]   ; PIN_G25       ; QSF Assignment             ;
; Location                    ;                         ;              ; HSMC_RX_D_P[4]   ; PIN_H25       ; QSF Assignment             ;
; Location                    ;                         ;              ; HSMC_RX_D_P[5]   ; PIN_K25       ; QSF Assignment             ;
; Location                    ;                         ;              ; HSMC_RX_D_P[6]   ; PIN_L23       ; QSF Assignment             ;
; Location                    ;                         ;              ; HSMC_RX_D_P[7]   ; PIN_M25       ; QSF Assignment             ;
; Location                    ;                         ;              ; HSMC_RX_D_P[8]   ; PIN_R25       ; QSF Assignment             ;
; Location                    ;                         ;              ; HSMC_RX_D_P[9]   ; PIN_T25       ; QSF Assignment             ;
; Location                    ;                         ;              ; HSMC_TX_D_N[0]   ; PIN_D28       ; QSF Assignment             ;
; Location                    ;                         ;              ; HSMC_TX_D_N[10]  ; PIN_J26       ; QSF Assignment             ;
; Location                    ;                         ;              ; HSMC_TX_D_N[11]  ; PIN_L28       ; QSF Assignment             ;
; Location                    ;                         ;              ; HSMC_TX_D_N[12]  ; PIN_V26       ; QSF Assignment             ;
; Location                    ;                         ;              ; HSMC_TX_D_N[13]  ; PIN_R28       ; QSF Assignment             ;
; Location                    ;                         ;              ; HSMC_TX_D_N[14]  ; PIN_U28       ; QSF Assignment             ;
; Location                    ;                         ;              ; HSMC_TX_D_N[15]  ; PIN_V28       ; QSF Assignment             ;
; Location                    ;                         ;              ; HSMC_TX_D_N[16]  ; PIN_V22       ; QSF Assignment             ;
; Location                    ;                         ;              ; HSMC_TX_D_N[1]   ; PIN_E28       ; QSF Assignment             ;
; Location                    ;                         ;              ; HSMC_TX_D_N[2]   ; PIN_F28       ; QSF Assignment             ;
; Location                    ;                         ;              ; HSMC_TX_D_N[3]   ; PIN_G28       ; QSF Assignment             ;
; Location                    ;                         ;              ; HSMC_TX_D_N[4]   ; PIN_K28       ; QSF Assignment             ;
; Location                    ;                         ;              ; HSMC_TX_D_N[5]   ; PIN_M28       ; QSF Assignment             ;
; Location                    ;                         ;              ; HSMC_TX_D_N[6]   ; PIN_K22       ; QSF Assignment             ;
; Location                    ;                         ;              ; HSMC_TX_D_N[7]   ; PIN_H24       ; QSF Assignment             ;
; Location                    ;                         ;              ; HSMC_TX_D_N[8]   ; PIN_J24       ; QSF Assignment             ;
; Location                    ;                         ;              ; HSMC_TX_D_N[9]   ; PIN_P28       ; QSF Assignment             ;
; Location                    ;                         ;              ; HSMC_TX_D_P[0]   ; PIN_D27       ; QSF Assignment             ;
; Location                    ;                         ;              ; HSMC_TX_D_P[10]  ; PIN_J25       ; QSF Assignment             ;
; Location                    ;                         ;              ; HSMC_TX_D_P[11]  ; PIN_L27       ; QSF Assignment             ;
; Location                    ;                         ;              ; HSMC_TX_D_P[12]  ; PIN_V25       ; QSF Assignment             ;
; Location                    ;                         ;              ; HSMC_TX_D_P[13]  ; PIN_R27       ; QSF Assignment             ;
; Location                    ;                         ;              ; HSMC_TX_D_P[14]  ; PIN_U27       ; QSF Assignment             ;
; Location                    ;                         ;              ; HSMC_TX_D_P[15]  ; PIN_V27       ; QSF Assignment             ;
; Location                    ;                         ;              ; HSMC_TX_D_P[16]  ; PIN_U22       ; QSF Assignment             ;
; Location                    ;                         ;              ; HSMC_TX_D_P[1]   ; PIN_E27       ; QSF Assignment             ;
; Location                    ;                         ;              ; HSMC_TX_D_P[2]   ; PIN_F27       ; QSF Assignment             ;
; Location                    ;                         ;              ; HSMC_TX_D_P[3]   ; PIN_G27       ; QSF Assignment             ;
; Location                    ;                         ;              ; HSMC_TX_D_P[4]   ; PIN_K27       ; QSF Assignment             ;
; Location                    ;                         ;              ; HSMC_TX_D_P[5]   ; PIN_M27       ; QSF Assignment             ;
; Location                    ;                         ;              ; HSMC_TX_D_P[6]   ; PIN_K21       ; QSF Assignment             ;
; Location                    ;                         ;              ; HSMC_TX_D_P[7]   ; PIN_H23       ; QSF Assignment             ;
; Location                    ;                         ;              ; HSMC_TX_D_P[8]   ; PIN_J23       ; QSF Assignment             ;
; Location                    ;                         ;              ; HSMC_TX_D_P[9]   ; PIN_P27       ; QSF Assignment             ;
; Location                    ;                         ;              ; IRDA_RXD         ; PIN_Y15       ; QSF Assignment             ;
; Location                    ;                         ;              ; NETCLK_25        ; PIN_A14       ; QSF Assignment             ;
; Location                    ;                         ;              ; OTG_ADDR[0]      ; PIN_H7        ; QSF Assignment             ;
; Location                    ;                         ;              ; OTG_ADDR[1]      ; PIN_C3        ; QSF Assignment             ;
; Location                    ;                         ;              ; OTG_CS_N         ; PIN_A3        ; QSF Assignment             ;
; Location                    ;                         ;              ; OTG_DACK_N[0]    ; PIN_C4        ; QSF Assignment             ;
; Location                    ;                         ;              ; OTG_DACK_N[1]    ; PIN_D4        ; QSF Assignment             ;
; Location                    ;                         ;              ; OTG_DATA[0]      ; PIN_J6        ; QSF Assignment             ;
; Location                    ;                         ;              ; OTG_DATA[10]     ; PIN_G1        ; QSF Assignment             ;
; Location                    ;                         ;              ; OTG_DATA[11]     ; PIN_G2        ; QSF Assignment             ;
; Location                    ;                         ;              ; OTG_DATA[12]     ; PIN_G3        ; QSF Assignment             ;
; Location                    ;                         ;              ; OTG_DATA[13]     ; PIN_F1        ; QSF Assignment             ;
; Location                    ;                         ;              ; OTG_DATA[14]     ; PIN_F3        ; QSF Assignment             ;
; Location                    ;                         ;              ; OTG_DATA[15]     ; PIN_G4        ; QSF Assignment             ;
; Location                    ;                         ;              ; OTG_DATA[1]      ; PIN_K4        ; QSF Assignment             ;
; Location                    ;                         ;              ; OTG_DATA[2]      ; PIN_J5        ; QSF Assignment             ;
; Location                    ;                         ;              ; OTG_DATA[3]      ; PIN_K3        ; QSF Assignment             ;
; Location                    ;                         ;              ; OTG_DATA[4]      ; PIN_J4        ; QSF Assignment             ;
; Location                    ;                         ;              ; OTG_DATA[5]      ; PIN_J3        ; QSF Assignment             ;
; Location                    ;                         ;              ; OTG_DATA[6]      ; PIN_J7        ; QSF Assignment             ;
; Location                    ;                         ;              ; OTG_DATA[7]      ; PIN_H6        ; QSF Assignment             ;
; Location                    ;                         ;              ; OTG_DATA[8]      ; PIN_H3        ; QSF Assignment             ;
; Location                    ;                         ;              ; OTG_DATA[9]      ; PIN_H4        ; QSF Assignment             ;
; Location                    ;                         ;              ; OTG_DREQ[0]      ; PIN_J1        ; QSF Assignment             ;
; Location                    ;                         ;              ; OTG_DREQ[1]      ; PIN_B4        ; QSF Assignment             ;
; Location                    ;                         ;              ; OTG_FSPEED       ; PIN_C6        ; QSF Assignment             ;
; Location                    ;                         ;              ; OTG_INT[0]       ; PIN_A6        ; QSF Assignment             ;
; Location                    ;                         ;              ; OTG_INT[1]       ; PIN_D5        ; QSF Assignment             ;
; Location                    ;                         ;              ; OTG_LSPEED       ; PIN_B6        ; QSF Assignment             ;
; Location                    ;                         ;              ; OTG_OE_N         ; PIN_B3        ; QSF Assignment             ;
; Location                    ;                         ;              ; OTG_RST_N        ; PIN_C5        ; QSF Assignment             ;
; Location                    ;                         ;              ; OTG_WE_N         ; PIN_A4        ; QSF Assignment             ;
; Location                    ;                         ;              ; PS2_KBCLK        ; PIN_G6        ; QSF Assignment             ;
; Location                    ;                         ;              ; PS2_KBDAT        ; PIN_H5        ; QSF Assignment             ;
; Location                    ;                         ;              ; PS2_MSCLK        ; PIN_G5        ; QSF Assignment             ;
; Location                    ;                         ;              ; PS2_MSDAT        ; PIN_F5        ; QSF Assignment             ;
; Location                    ;                         ;              ; SD_WP_N          ; PIN_AF14      ; QSF Assignment             ;
; Location                    ;                         ;              ; SMA_CLKIN        ; PIN_AH14      ; QSF Assignment             ;
; Location                    ;                         ;              ; SMA_CLKOUT       ; PIN_AE23      ; QSF Assignment             ;
; Location                    ;                         ;              ; TD_CLK27         ; PIN_B14       ; QSF Assignment             ;
; Location                    ;                         ;              ; TD_DATA[0]       ; PIN_E8        ; QSF Assignment             ;
; Location                    ;                         ;              ; TD_DATA[1]       ; PIN_A7        ; QSF Assignment             ;
; Location                    ;                         ;              ; TD_DATA[2]       ; PIN_D8        ; QSF Assignment             ;
; Location                    ;                         ;              ; TD_DATA[3]       ; PIN_C7        ; QSF Assignment             ;
; Location                    ;                         ;              ; TD_DATA[4]       ; PIN_D7        ; QSF Assignment             ;
; Location                    ;                         ;              ; TD_DATA[5]       ; PIN_D6        ; QSF Assignment             ;
; Location                    ;                         ;              ; TD_DATA[6]       ; PIN_E7        ; QSF Assignment             ;
; Location                    ;                         ;              ; TD_DATA[7]       ; PIN_F7        ; QSF Assignment             ;
; Location                    ;                         ;              ; TD_HS            ; PIN_E5        ; QSF Assignment             ;
; Location                    ;                         ;              ; TD_RESET_N       ; PIN_G7        ; QSF Assignment             ;
; Location                    ;                         ;              ; TD_VS            ; PIN_E4        ; QSF Assignment             ;
; Location                    ;                         ;              ; UART_CTS         ; PIN_G14       ; QSF Assignment             ;
; Location                    ;                         ;              ; UART_RTS         ; PIN_J13       ; QSF Assignment             ;
; Location                    ;                         ;              ; UART_RXD         ; PIN_G12       ; QSF Assignment             ;
; Location                    ;                         ;              ; UART_TXD         ; PIN_G9        ; QSF Assignment             ;
; Location                    ;                         ;              ; VGA_BLANK_N      ; PIN_F11       ; QSF Assignment             ;
; Location                    ;                         ;              ; VGA_B[0]         ; PIN_B10       ; QSF Assignment             ;
; Location                    ;                         ;              ; VGA_B[1]         ; PIN_A10       ; QSF Assignment             ;
; Location                    ;                         ;              ; VGA_B[2]         ; PIN_C11       ; QSF Assignment             ;
; Location                    ;                         ;              ; VGA_B[3]         ; PIN_B11       ; QSF Assignment             ;
; Location                    ;                         ;              ; VGA_B[4]         ; PIN_A11       ; QSF Assignment             ;
; Location                    ;                         ;              ; VGA_B[5]         ; PIN_C12       ; QSF Assignment             ;
; Location                    ;                         ;              ; VGA_B[6]         ; PIN_D11       ; QSF Assignment             ;
; Location                    ;                         ;              ; VGA_B[7]         ; PIN_D12       ; QSF Assignment             ;
; Location                    ;                         ;              ; VGA_CLK          ; PIN_A12       ; QSF Assignment             ;
; Location                    ;                         ;              ; VGA_G[0]         ; PIN_G8        ; QSF Assignment             ;
; Location                    ;                         ;              ; VGA_G[1]         ; PIN_G11       ; QSF Assignment             ;
; Location                    ;                         ;              ; VGA_G[2]         ; PIN_F8        ; QSF Assignment             ;
; Location                    ;                         ;              ; VGA_G[3]         ; PIN_H12       ; QSF Assignment             ;
; Location                    ;                         ;              ; VGA_G[4]         ; PIN_C8        ; QSF Assignment             ;
; Location                    ;                         ;              ; VGA_G[5]         ; PIN_B8        ; QSF Assignment             ;
; Location                    ;                         ;              ; VGA_G[6]         ; PIN_F10       ; QSF Assignment             ;
; Location                    ;                         ;              ; VGA_G[7]         ; PIN_C9        ; QSF Assignment             ;
; Location                    ;                         ;              ; VGA_HS           ; PIN_G13       ; QSF Assignment             ;
; Location                    ;                         ;              ; VGA_R[0]         ; PIN_E12       ; QSF Assignment             ;
; Location                    ;                         ;              ; VGA_R[1]         ; PIN_E11       ; QSF Assignment             ;
; Location                    ;                         ;              ; VGA_R[2]         ; PIN_D10       ; QSF Assignment             ;
; Location                    ;                         ;              ; VGA_R[3]         ; PIN_F12       ; QSF Assignment             ;
; Location                    ;                         ;              ; VGA_R[4]         ; PIN_G10       ; QSF Assignment             ;
; Location                    ;                         ;              ; VGA_R[5]         ; PIN_J12       ; QSF Assignment             ;
; Location                    ;                         ;              ; VGA_R[6]         ; PIN_H8        ; QSF Assignment             ;
; Location                    ;                         ;              ; VGA_R[7]         ; PIN_H10       ; QSF Assignment             ;
; Location                    ;                         ;              ; VGA_SYNC_N       ; PIN_C10       ; QSF Assignment             ;
; Location                    ;                         ;              ; VGA_VS           ; PIN_C13       ; QSF Assignment             ;
; Fast Input Register         ; projectSystemQsys_SDRAM ;              ; za_data[0]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; projectSystemQsys_SDRAM ;              ; za_data[10]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; projectSystemQsys_SDRAM ;              ; za_data[11]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; projectSystemQsys_SDRAM ;              ; za_data[12]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; projectSystemQsys_SDRAM ;              ; za_data[13]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; projectSystemQsys_SDRAM ;              ; za_data[14]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; projectSystemQsys_SDRAM ;              ; za_data[15]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; projectSystemQsys_SDRAM ;              ; za_data[16]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; projectSystemQsys_SDRAM ;              ; za_data[17]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; projectSystemQsys_SDRAM ;              ; za_data[18]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; projectSystemQsys_SDRAM ;              ; za_data[19]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; projectSystemQsys_SDRAM ;              ; za_data[1]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; projectSystemQsys_SDRAM ;              ; za_data[20]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; projectSystemQsys_SDRAM ;              ; za_data[21]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; projectSystemQsys_SDRAM ;              ; za_data[22]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; projectSystemQsys_SDRAM ;              ; za_data[23]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; projectSystemQsys_SDRAM ;              ; za_data[24]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; projectSystemQsys_SDRAM ;              ; za_data[25]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; projectSystemQsys_SDRAM ;              ; za_data[26]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; projectSystemQsys_SDRAM ;              ; za_data[27]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; projectSystemQsys_SDRAM ;              ; za_data[28]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; projectSystemQsys_SDRAM ;              ; za_data[29]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; projectSystemQsys_SDRAM ;              ; za_data[2]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; projectSystemQsys_SDRAM ;              ; za_data[30]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; projectSystemQsys_SDRAM ;              ; za_data[31]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; projectSystemQsys_SDRAM ;              ; za_data[3]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; projectSystemQsys_SDRAM ;              ; za_data[4]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; projectSystemQsys_SDRAM ;              ; za_data[5]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; projectSystemQsys_SDRAM ;              ; za_data[6]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; projectSystemQsys_SDRAM ;              ; za_data[7]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; projectSystemQsys_SDRAM ;              ; za_data[8]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; projectSystemQsys_SDRAM ;              ; za_data[9]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; projectSystemQsys_SDRAM ;              ; m_data[0]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; projectSystemQsys_SDRAM ;              ; m_data[10]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; projectSystemQsys_SDRAM ;              ; m_data[11]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; projectSystemQsys_SDRAM ;              ; m_data[12]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; projectSystemQsys_SDRAM ;              ; m_data[13]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; projectSystemQsys_SDRAM ;              ; m_data[14]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; projectSystemQsys_SDRAM ;              ; m_data[15]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; projectSystemQsys_SDRAM ;              ; m_data[16]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; projectSystemQsys_SDRAM ;              ; m_data[17]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; projectSystemQsys_SDRAM ;              ; m_data[18]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; projectSystemQsys_SDRAM ;              ; m_data[19]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; projectSystemQsys_SDRAM ;              ; m_data[1]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; projectSystemQsys_SDRAM ;              ; m_data[20]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; projectSystemQsys_SDRAM ;              ; m_data[21]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; projectSystemQsys_SDRAM ;              ; m_data[22]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; projectSystemQsys_SDRAM ;              ; m_data[23]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; projectSystemQsys_SDRAM ;              ; m_data[24]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; projectSystemQsys_SDRAM ;              ; m_data[25]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; projectSystemQsys_SDRAM ;              ; m_data[26]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; projectSystemQsys_SDRAM ;              ; m_data[27]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; projectSystemQsys_SDRAM ;              ; m_data[28]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; projectSystemQsys_SDRAM ;              ; m_data[29]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; projectSystemQsys_SDRAM ;              ; m_data[2]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; projectSystemQsys_SDRAM ;              ; m_data[30]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; projectSystemQsys_SDRAM ;              ; m_data[31]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; projectSystemQsys_SDRAM ;              ; m_data[3]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; projectSystemQsys_SDRAM ;              ; m_data[4]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; projectSystemQsys_SDRAM ;              ; m_data[5]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; projectSystemQsys_SDRAM ;              ; m_data[6]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; projectSystemQsys_SDRAM ;              ; m_data[7]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; projectSystemQsys_SDRAM ;              ; m_data[8]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; projectSystemQsys_SDRAM ;              ; m_data[9]        ; ON            ; Compiler or HDL Assignment ;
+-----------------------------+-------------------------+--------------+------------------+---------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 16780 ) ; 0.00 % ( 0 / 16780 )       ; 0.00 % ( 0 / 16780 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 16780 ) ; 0.00 % ( 0 / 16780 )       ; 0.00 % ( 0 / 16780 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; pzdyqx:nabboc                  ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; pzdyqx:nabboc                  ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 16273 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; pzdyqx:nabboc                  ; 0.00 % ( 0 / 196 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 296 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 15 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/eclipseFiles/178project/178-project/quartus_files/output_files/project_system.pin.


+---------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                             ;
+---------------------------------------------+-----------------------------+
; Resource                                    ; Usage                       ;
+---------------------------------------------+-----------------------------+
; Total logic elements                        ; 10,571 / 114,480 ( 9 % )    ;
;     -- Combinational with no register       ; 4490                        ;
;     -- Register only                        ; 1094                        ;
;     -- Combinational with a register        ; 4987                        ;
;                                             ;                             ;
; Logic element usage by number of LUT inputs ;                             ;
;     -- 4 input functions                    ; 5491                        ;
;     -- 3 input functions                    ; 2332                        ;
;     -- <=2 input functions                  ; 1654                        ;
;     -- Register only                        ; 1094                        ;
;                                             ;                             ;
; Logic elements by mode                      ;                             ;
;     -- normal mode                          ; 8545                        ;
;     -- arithmetic mode                      ; 932                         ;
;                                             ;                             ;
; Total registers*                            ; 6,200 / 117,053 ( 5 % )     ;
;     -- Dedicated logic registers            ; 6,081 / 114,480 ( 5 % )     ;
;     -- I/O registers                        ; 119 / 2,573 ( 5 % )         ;
;                                             ;                             ;
; Total LABs:  partially or completely used   ; 853 / 7,155 ( 12 % )        ;
; Virtual pins                                ; 0                           ;
; I/O pins                                    ; 269 / 529 ( 51 % )          ;
;     -- Clock pins                           ; 3 / 7 ( 43 % )              ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )              ;
;                                             ;                             ;
; M9Ks                                        ; 18 / 432 ( 4 % )            ;
; Total block memory bits                     ; 73,216 / 3,981,312 ( 2 % )  ;
; Total block memory implementation bits      ; 165,888 / 3,981,312 ( 4 % ) ;
; Embedded Multiplier 9-bit elements          ; 8 / 532 ( 2 % )             ;
; PLLs                                        ; 2 / 4 ( 50 % )              ;
; Global signals                              ; 10                          ;
;     -- Global clocks                        ; 10 / 20 ( 50 % )            ;
; JTAGs                                       ; 1 / 1 ( 100 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )               ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )               ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )               ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )               ;
; Average interconnect usage (total/H/V)      ; 5.6% / 5.6% / 5.7%          ;
; Peak interconnect usage (total/H/V)         ; 52.5% / 50.0% / 56.1%       ;
; Maximum fan-out                             ; 5759                        ;
; Highest non-global fan-out                  ; 1055                        ;
; Total fan-out                               ; 56870                       ;
; Average fan-out                             ; 3.32                        ;
+---------------------------------------------+-----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                              ;
+----------------------------------------------+------------------------+------------------------+------------------------+--------------------------------+
; Statistic                                    ; Top                    ; pzdyqx:nabboc          ; sld_hub:auto_hub       ; hard_block:auto_generated_inst ;
+----------------------------------------------+------------------------+------------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                 ; Low                    ; Low                    ; Low                    ; Low                            ;
;                                              ;                        ;                        ;                        ;                                ;
; Total logic elements                         ; 10229 / 114480 ( 9 % ) ; 129 / 114480 ( < 1 % ) ; 213 / 114480 ( < 1 % ) ; 0 / 114480 ( 0 % )             ;
;     -- Combinational with no register        ; 4321                   ; 57                     ; 112                    ; 0                              ;
;     -- Register only                         ; 1069                   ; 7                      ; 18                     ; 0                              ;
;     -- Combinational with a register         ; 4839                   ; 65                     ; 83                     ; 0                              ;
;                                              ;                        ;                        ;                        ;                                ;
; Logic element usage by number of LUT inputs  ;                        ;                        ;                        ;                                ;
;     -- 4 input functions                     ; 5346                   ; 54                     ; 91                     ; 0                              ;
;     -- 3 input functions                     ; 2252                   ; 22                     ; 58                     ; 0                              ;
;     -- <=2 input functions                   ; 1562                   ; 46                     ; 46                     ; 0                              ;
;     -- Register only                         ; 1069                   ; 7                      ; 18                     ; 0                              ;
;                                              ;                        ;                        ;                        ;                                ;
; Logic elements by mode                       ;                        ;                        ;                        ;                                ;
;     -- normal mode                           ; 8241                   ; 118                    ; 186                    ; 0                              ;
;     -- arithmetic mode                       ; 919                    ; 4                      ; 9                      ; 0                              ;
;                                              ;                        ;                        ;                        ;                                ;
; Total registers                              ; 6027                   ; 72                     ; 101                    ; 0                              ;
;     -- Dedicated logic registers             ; 5908 / 114480 ( 5 % )  ; 72 / 114480 ( < 1 % )  ; 101 / 114480 ( < 1 % ) ; 0 / 114480 ( 0 % )             ;
;     -- I/O registers                         ; 238                    ; 0                      ; 0                      ; 0                              ;
;                                              ;                        ;                        ;                        ;                                ;
; Total LABs:  partially or completely used    ; 824 / 7155 ( 12 % )    ; 12 / 7155 ( < 1 % )    ; 20 / 7155 ( < 1 % )    ; 0 / 7155 ( 0 % )               ;
;                                              ;                        ;                        ;                        ;                                ;
; Virtual pins                                 ; 0                      ; 0                      ; 0                      ; 0                              ;
; I/O pins                                     ; 269                    ; 0                      ; 0                      ; 0                              ;
; Embedded Multiplier 9-bit elements           ; 8 / 532 ( 2 % )        ; 0 / 532 ( 0 % )        ; 0 / 532 ( 0 % )        ; 0 / 532 ( 0 % )                ;
; Total memory bits                            ; 73216                  ; 0                      ; 0                      ; 0                              ;
; Total RAM block bits                         ; 165888                 ; 0                      ; 0                      ; 0                              ;
; JTAG                                         ; 1 / 1 ( 100 % )        ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )                  ;
; PLL                                          ; 0 / 4 ( 0 % )          ; 0 / 4 ( 0 % )          ; 0 / 4 ( 0 % )          ; 2 / 4 ( 50 % )                 ;
; M9K                                          ; 18 / 432 ( 4 % )       ; 0 / 432 ( 0 % )        ; 0 / 432 ( 0 % )        ; 0 / 432 ( 0 % )                ;
; Clock control block                          ; 6 / 24 ( 25 % )        ; 2 / 24 ( 8 % )         ; 0 / 24 ( 0 % )         ; 3 / 24 ( 12 % )                ;
; Double Data Rate I/O output circuitry        ; 55 / 516 ( 10 % )      ; 0 / 516 ( 0 % )        ; 0 / 516 ( 0 % )        ; 0 / 516 ( 0 % )                ;
; Double Data Rate I/O output enable circuitry ; 32 / 516 ( 6 % )       ; 0 / 516 ( 0 % )        ; 0 / 516 ( 0 % )        ; 0 / 516 ( 0 % )                ;
;                                              ;                        ;                        ;                        ;                                ;
; Connections                                  ;                        ;                        ;                        ;                                ;
;     -- Input Connections                     ; 6485                   ; 73                     ; 157                    ; 2                              ;
;     -- Registered Input Connections          ; 6090                   ; 30                     ; 111                    ; 0                              ;
;     -- Output Connections                    ; 604                    ; 6                      ; 336                    ; 5771                           ;
;     -- Registered Output Connections         ; 6                      ; 4                      ; 336                    ; 0                              ;
;                                              ;                        ;                        ;                        ;                                ;
; Internal Connections                         ;                        ;                        ;                        ;                                ;
;     -- Total Connections                     ; 55721                  ; 572                    ; 1324                   ; 5783                           ;
;     -- Registered Connections                ; 25503                  ; 295                    ; 951                    ; 0                              ;
;                                              ;                        ;                        ;                        ;                                ;
; External Connections                         ;                        ;                        ;                        ;                                ;
;     -- Top                                   ; 842                    ; 31                     ; 443                    ; 5773                           ;
;     -- pzdyqx:nabboc                         ; 31                     ; 0                      ; 48                     ; 0                              ;
;     -- sld_hub:auto_hub                      ; 443                    ; 48                     ; 2                      ; 0                              ;
;     -- hard_block:auto_generated_inst        ; 5773                   ; 0                      ; 0                      ; 0                              ;
;                                              ;                        ;                        ;                        ;                                ;
; Partition Interface                          ;                        ;                        ;                        ;                                ;
;     -- Input Ports                           ; 103                    ; 11                     ; 116                    ; 2                              ;
;     -- Output Ports                          ; 153                    ; 4                      ; 133                    ; 4                              ;
;     -- Bidir Ports                           ; 101                    ; 0                      ; 0                      ; 0                              ;
;                                              ;                        ;                        ;                        ;                                ;
; Registered Ports                             ;                        ;                        ;                        ;                                ;
;     -- Registered Input Ports                ; 0                      ; 3                      ; 3                      ; 0                              ;
;     -- Registered Output Ports               ; 0                      ; 3                      ; 81                     ; 0                              ;
;                                              ;                        ;                        ;                        ;                                ;
; Port Connectivity                            ;                        ;                        ;                        ;                                ;
;     -- Input Ports driven by GND             ; 0                      ; 0                      ; 7                      ; 0                              ;
;     -- Output Ports driven by GND            ; 0                      ; 0                      ; 32                     ; 0                              ;
;     -- Input Ports driven by VCC             ; 0                      ; 0                      ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC            ; 0                      ; 0                      ; 0                      ; 0                              ;
;     -- Input Ports with no Source            ; 0                      ; 0                      ; 92                     ; 0                              ;
;     -- Output Ports with no Source           ; 0                      ; 0                      ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout            ; 0                      ; 2                      ; 97                     ; 0                              ;
;     -- Output Ports with no Fanout           ; 0                      ; 0                      ; 92                     ; 0                              ;
+----------------------------------------------+------------------------+------------------------+------------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                  ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; AUD_ADCDAT ; D2    ; 1        ; 0            ; 68           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; CLOCK2_50  ; AG14  ; 3        ; 58           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; CLOCK3_50  ; AG15  ; 4        ; 58           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; CLOCK_50   ; Y2    ; 2        ; 0            ; 36           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; KEY[0]     ; M23   ; 6        ; 115          ; 40           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; KEY[1]     ; M21   ; 6        ; 115          ; 53           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; KEY[2]     ; N21   ; 6        ; 115          ; 42           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; KEY[3]     ; R24   ; 5        ; 115          ; 35           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[0]      ; AB28  ; 5        ; 115          ; 17           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[10]     ; AC24  ; 5        ; 115          ; 4            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[11]     ; AB24  ; 5        ; 115          ; 5            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[12]     ; AB23  ; 5        ; 115          ; 7            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[13]     ; AA24  ; 5        ; 115          ; 9            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[14]     ; AA23  ; 5        ; 115          ; 10           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[15]     ; AA22  ; 5        ; 115          ; 6            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[16]     ; Y24   ; 5        ; 115          ; 13           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[17]     ; Y23   ; 5        ; 115          ; 14           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[1]      ; AC28  ; 5        ; 115          ; 14           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[2]      ; AC27  ; 5        ; 115          ; 15           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[3]      ; AD27  ; 5        ; 115          ; 13           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[4]      ; AB27  ; 5        ; 115          ; 18           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[5]      ; AC26  ; 5        ; 115          ; 11           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[6]      ; AD26  ; 5        ; 115          ; 10           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[7]      ; AB26  ; 5        ; 115          ; 15           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[8]      ; AC25  ; 5        ; 115          ; 4            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[9]      ; AB25  ; 5        ; 115          ; 16           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; AUD_DACDAT    ; D1    ; 1        ; 0            ; 68           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; AUD_XCK       ; E1    ; 1        ; 0            ; 61           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[0]  ; R6    ; 2        ; 0            ; 34           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[10] ; R5    ; 2        ; 0            ; 32           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[11] ; AA5   ; 2        ; 0            ; 10           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[12] ; Y7    ; 2        ; 0            ; 11           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[1]  ; V8    ; 2        ; 0            ; 15           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[2]  ; U8    ; 2        ; 0            ; 18           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[3]  ; P1    ; 1        ; 0            ; 42           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[4]  ; V5    ; 2        ; 0            ; 15           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[5]  ; W8    ; 2        ; 0            ; 11           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[6]  ; W7    ; 2        ; 0            ; 12           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[7]  ; AA7   ; 2        ; 0            ; 9            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[8]  ; Y5    ; 2        ; 0            ; 12           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[9]  ; Y6    ; 2        ; 0            ; 13           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[0]    ; U7    ; 2        ; 0            ; 18           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[1]    ; R4    ; 2        ; 0            ; 33           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CAS_N    ; V7    ; 2        ; 0            ; 14           ; 0            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CKE      ; AA6   ; 2        ; 0            ; 10           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CLK      ; AE5   ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CS_N     ; T4    ; 2        ; 0            ; 33           ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[0]   ; U2    ; 2        ; 0            ; 30           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[1]   ; W4    ; 2        ; 0            ; 14           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[2]   ; K8    ; 1        ; 0            ; 48           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[3]   ; N8    ; 1        ; 0            ; 42           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_RAS_N    ; U6    ; 2        ; 0            ; 25           ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_WE_N     ; V6    ; 2        ; 0            ; 16           ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[0]       ; G18   ; 7        ; 69           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[1]       ; F22   ; 7        ; 107          ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[2]       ; E17   ; 7        ; 67           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[3]       ; L26   ; 6        ; 115          ; 50           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[4]       ; L25   ; 6        ; 115          ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[5]       ; J22   ; 6        ; 115          ; 67           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[6]       ; H22   ; 6        ; 115          ; 69           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[0]       ; M24   ; 6        ; 115          ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[1]       ; Y22   ; 5        ; 115          ; 30           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[2]       ; W21   ; 5        ; 115          ; 25           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[3]       ; W22   ; 5        ; 115          ; 30           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[4]       ; W25   ; 5        ; 115          ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[5]       ; U23   ; 5        ; 115          ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[6]       ; U24   ; 5        ; 115          ; 28           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[0]       ; AA25  ; 5        ; 115          ; 17           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[1]       ; AA26  ; 5        ; 115          ; 16           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[2]       ; Y25   ; 5        ; 115          ; 19           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[3]       ; W26   ; 5        ; 115          ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[4]       ; Y26   ; 5        ; 115          ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[5]       ; W27   ; 5        ; 115          ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[6]       ; W28   ; 5        ; 115          ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[0]       ; V21   ; 5        ; 115          ; 25           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[1]       ; U21   ; 5        ; 115          ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[2]       ; AB20  ; 4        ; 100          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[3]       ; AA21  ; 4        ; 111          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[4]       ; AD24  ; 4        ; 105          ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[5]       ; AF23  ; 4        ; 105          ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[6]       ; Y19   ; 4        ; 105          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[0]       ; AB19  ; 4        ; 98           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[1]       ; AA19  ; 4        ; 107          ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[2]       ; AG21  ; 4        ; 74           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[3]       ; AH21  ; 4        ; 74           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[4]       ; AE19  ; 4        ; 83           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[5]       ; AF19  ; 4        ; 83           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[6]       ; AE18  ; 4        ; 79           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[0]       ; AD18  ; 4        ; 85           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[1]       ; AC18  ; 4        ; 87           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[2]       ; AB18  ; 4        ; 98           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[3]       ; AH19  ; 4        ; 72           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[4]       ; AG19  ; 4        ; 72           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[5]       ; AF18  ; 4        ; 79           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[6]       ; AH18  ; 4        ; 69           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[0]       ; AA17  ; 4        ; 89           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[1]       ; AB16  ; 4        ; 65           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[2]       ; AA16  ; 4        ; 65           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[3]       ; AB17  ; 4        ; 89           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[4]       ; AB15  ; 4        ; 67           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[5]       ; AA15  ; 4        ; 67           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[6]       ; AC17  ; 4        ; 74           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[0]       ; AD17  ; 4        ; 74           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[1]       ; AE17  ; 4        ; 67           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[2]       ; AG17  ; 4        ; 62           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[3]       ; AH17  ; 4        ; 62           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[4]       ; AF17  ; 4        ; 67           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[5]       ; AG18  ; 4        ; 69           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[6]       ; AA14  ; 3        ; 54           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; I2C_SCLK      ; B7    ; 8        ; 29           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_BLON      ; L6    ; 1        ; 0            ; 47           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_EN        ; L4    ; 1        ; 0            ; 52           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_ON        ; L5    ; 1        ; 0            ; 58           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_RS        ; M2    ; 1        ; 0            ; 44           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_RW        ; M1    ; 1        ; 0            ; 44           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[0]       ; E21   ; 7        ; 107          ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[1]       ; E22   ; 7        ; 111          ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[2]       ; E25   ; 7        ; 83           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[3]       ; E24   ; 7        ; 85           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[4]       ; H21   ; 7        ; 72           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[5]       ; G20   ; 7        ; 74           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[6]       ; G22   ; 7        ; 72           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[7]       ; G21   ; 7        ; 74           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[8]       ; F17   ; 7        ; 67           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[0]       ; G19   ; 7        ; 69           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[10]      ; J15   ; 7        ; 60           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[11]      ; H16   ; 7        ; 65           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[12]      ; J16   ; 7        ; 65           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[13]      ; H17   ; 7        ; 67           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[14]      ; F15   ; 7        ; 58           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[15]      ; G15   ; 7        ; 65           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[16]      ; G16   ; 7        ; 67           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[17]      ; H15   ; 7        ; 60           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[1]       ; F19   ; 7        ; 94           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[2]       ; E19   ; 7        ; 94           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[3]       ; F21   ; 7        ; 107          ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[4]       ; F18   ; 7        ; 87           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[5]       ; E18   ; 7        ; 87           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[6]       ; J19   ; 7        ; 72           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[7]       ; H19   ; 7        ; 72           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[8]       ; J17   ; 7        ; 69           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[9]       ; G17   ; 7        ; 83           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SD_CLK        ; AE13  ; 3        ; 42           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[0]  ; AB7   ; 3        ; 16           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[10] ; AF2   ; 2        ; 0            ; 6            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[11] ; AD3   ; 2        ; 0            ; 22           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[12] ; AB4   ; 2        ; 0            ; 8            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[13] ; AC3   ; 2        ; 0            ; 23           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[14] ; AA4   ; 2        ; 0            ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[15] ; AB11  ; 3        ; 27           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[16] ; AC11  ; 3        ; 49           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[17] ; AB9   ; 3        ; 11           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[18] ; AB8   ; 3        ; 11           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[19] ; T8    ; 2        ; 0            ; 20           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[1]  ; AD7   ; 3        ; 3            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[2]  ; AE7   ; 3        ; 20           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[3]  ; AC7   ; 3        ; 9            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[4]  ; AB6   ; 2        ; 0            ; 4            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[5]  ; AE6   ; 3        ; 1            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[6]  ; AB5   ; 2        ; 0            ; 4            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[7]  ; AC5   ; 2        ; 0            ; 5            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[8]  ; AF5   ; 3        ; 5            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[9]  ; T7    ; 2        ; 0            ; 31           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_CE_N     ; AF8   ; 3        ; 23           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_LB_N     ; AD4   ; 3        ; 1            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_OE_N     ; AD5   ; 3        ; 1            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_UB_N     ; AC4   ; 2        ; 0            ; 4            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_WE_N     ; AE8   ; 3        ; 23           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group                                                                                                                                                                    ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; AUD_ADCLRCK ; C2    ; 1        ; 0            ; 69           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                      ;
; AUD_BCLK    ; F2    ; 1        ; 0            ; 60           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                      ;
; AUD_DACLRCK ; E3    ; 1        ; 0            ; 66           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                      ;
; DRAM_DQ[0]  ; W3    ; 2        ; 0            ; 13           ; 0            ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe                                                                                                                          ;
; DRAM_DQ[10] ; AB1   ; 2        ; 0            ; 27           ; 21           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_10                                                                                                            ;
; DRAM_DQ[11] ; AA3   ; 2        ; 0            ; 19           ; 7            ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_11                                                                                                            ;
; DRAM_DQ[12] ; AB2   ; 2        ; 0            ; 27           ; 14           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_12                                                                                                            ;
; DRAM_DQ[13] ; AC1   ; 2        ; 0            ; 23           ; 14           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_13                                                                                                            ;
; DRAM_DQ[14] ; AB3   ; 2        ; 0            ; 21           ; 21           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_14                                                                                                            ;
; DRAM_DQ[15] ; AC2   ; 2        ; 0            ; 24           ; 21           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_15                                                                                                            ;
; DRAM_DQ[16] ; M8    ; 1        ; 0            ; 45           ; 14           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_16                                                                                                            ;
; DRAM_DQ[17] ; L8    ; 1        ; 0            ; 48           ; 7            ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_17                                                                                                            ;
; DRAM_DQ[18] ; P2    ; 1        ; 0            ; 43           ; 14           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_18                                                                                                            ;
; DRAM_DQ[19] ; N3    ; 1        ; 0            ; 46           ; 21           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_19                                                                                                            ;
; DRAM_DQ[1]  ; W2    ; 2        ; 0            ; 26           ; 14           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_1                                                                                                             ;
; DRAM_DQ[20] ; N4    ; 1        ; 0            ; 46           ; 14           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_20                                                                                                            ;
; DRAM_DQ[21] ; M4    ; 1        ; 0            ; 52           ; 21           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_21                                                                                                            ;
; DRAM_DQ[22] ; M7    ; 1        ; 0            ; 45           ; 21           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_22                                                                                                            ;
; DRAM_DQ[23] ; L7    ; 1        ; 0            ; 47           ; 14           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_23                                                                                                            ;
; DRAM_DQ[24] ; U5    ; 2        ; 0            ; 24           ; 0            ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_24                                                                                                            ;
; DRAM_DQ[25] ; R7    ; 2        ; 0            ; 35           ; 14           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_25                                                                                                            ;
; DRAM_DQ[26] ; R1    ; 2        ; 0            ; 35           ; 7            ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_26                                                                                                            ;
; DRAM_DQ[27] ; R2    ; 2        ; 0            ; 35           ; 0            ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_27                                                                                                            ;
; DRAM_DQ[28] ; R3    ; 2        ; 0            ; 34           ; 21           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_28                                                                                                            ;
; DRAM_DQ[29] ; T3    ; 2        ; 0            ; 32           ; 14           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_29                                                                                                            ;
; DRAM_DQ[2]  ; V4    ; 2        ; 0            ; 29           ; 14           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_2                                                                                                             ;
; DRAM_DQ[30] ; U4    ; 2        ; 0            ; 34           ; 14           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_30                                                                                                            ;
; DRAM_DQ[31] ; U1    ; 2        ; 0            ; 30           ; 7            ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_31                                                                                                            ;
; DRAM_DQ[3]  ; W1    ; 2        ; 0            ; 25           ; 14           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_3                                                                                                             ;
; DRAM_DQ[4]  ; V3    ; 2        ; 0            ; 29           ; 21           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_4                                                                                                             ;
; DRAM_DQ[5]  ; V2    ; 2        ; 0            ; 28           ; 14           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_5                                                                                                             ;
; DRAM_DQ[6]  ; V1    ; 2        ; 0            ; 28           ; 21           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_6                                                                                                             ;
; DRAM_DQ[7]  ; U3    ; 2        ; 0            ; 34           ; 7            ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_7                                                                                                             ;
; DRAM_DQ[8]  ; Y3    ; 2        ; 0            ; 24           ; 14           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_8                                                                                                             ;
; DRAM_DQ[9]  ; Y4    ; 2        ; 0            ; 24           ; 7            ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_9                                                                                                             ;
; GPIO[0]     ; AB22  ; 4        ; 107          ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                      ;
; GPIO[10]    ; AC19  ; 4        ; 94           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|data_dir[8] (inverted)                                                                                      ;
; GPIO[11]    ; AF16  ; 4        ; 65           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|data_dir[9] (inverted)                                                                                      ;
; GPIO[12]    ; AD19  ; 4        ; 94           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|data_dir[10] (inverted)                                                                                     ;
; GPIO[13]    ; AF15  ; 4        ; 60           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|data_dir[11] (inverted)                                                                                     ;
; GPIO[14]    ; AF24  ; 4        ; 83           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|data_dir[12] (inverted)                                                                                     ;
; GPIO[15]    ; AE21  ; 4        ; 85           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|data_dir[13] (inverted)                                                                                     ;
; GPIO[16]    ; AF25  ; 4        ; 83           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                      ;
; GPIO[17]    ; AC22  ; 4        ; 109          ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|data_dir[14] (inverted)                                                                                     ;
; GPIO[18]    ; AE22  ; 4        ; 96           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                      ;
; GPIO[19]    ; AF21  ; 4        ; 87           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|data_dir[15] (inverted)                                                                                     ;
; GPIO[1]     ; AC15  ; 4        ; 60           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|data_dir[0] (inverted)                                                                                      ;
; GPIO[20]    ; AF22  ; 4        ; 96           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|data_dir[16] (inverted)                                                                                     ;
; GPIO[21]    ; AD22  ; 4        ; 111          ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|data_dir[17] (inverted)                                                                                     ;
; GPIO[22]    ; AG25  ; 4        ; 91           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|data_dir[18] (inverted)                                                                                     ;
; GPIO[23]    ; AD25  ; 4        ; 100          ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|data_dir[19] (inverted)                                                                                     ;
; GPIO[24]    ; AH25  ; 4        ; 91           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|data_dir[20] (inverted)                                                                                     ;
; GPIO[25]    ; AE25  ; 4        ; 89           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|data_dir[21] (inverted)                                                                                     ;
; GPIO[26]    ; AG22  ; 4        ; 79           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|data_dir[22] (inverted)                                                                                     ;
; GPIO[27]    ; AE24  ; 4        ; 100          ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|data_dir[23] (inverted)                                                                                     ;
; GPIO[28]    ; AH22  ; 4        ; 79           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|data_dir[24] (inverted)                                                                                     ;
; GPIO[29]    ; AF26  ; 4        ; 89           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|data_dir[25] (inverted)                                                                                     ;
; GPIO[2]     ; AB21  ; 4        ; 109          ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                      ;
; GPIO[30]    ; AE20  ; 4        ; 85           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|data_dir[26] (inverted)                                                                                     ;
; GPIO[31]    ; AG23  ; 4        ; 81           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|data_dir[27] (inverted)                                                                                     ;
; GPIO[32]    ; AF20  ; 4        ; 85           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|data_dir[28] (inverted)                                                                                     ;
; GPIO[33]    ; AH26  ; 4        ; 113          ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|data_dir[29] (inverted)                                                                                     ;
; GPIO[34]    ; AH23  ; 4        ; 81           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|data_dir[30] (inverted)                                                                                     ;
; GPIO[35]    ; AG26  ; 4        ; 113          ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|data_dir[31] (inverted)                                                                                     ;
; GPIO[3]     ; Y17   ; 4        ; 96           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|data_dir[1] (inverted)                                                                                      ;
; GPIO[4]     ; AC21  ; 4        ; 102          ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|data_dir[2] (inverted)                                                                                      ;
; GPIO[5]     ; Y16   ; 4        ; 96           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|data_dir[3] (inverted)                                                                                      ;
; GPIO[6]     ; AD21  ; 4        ; 102          ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|data_dir[4] (inverted)                                                                                      ;
; GPIO[7]     ; AE16  ; 4        ; 65           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|data_dir[5] (inverted)                                                                                      ;
; GPIO[8]     ; AD15  ; 4        ; 60           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|data_dir[6] (inverted)                                                                                      ;
; GPIO[9]     ; AE15  ; 4        ; 60           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|data_dir[7] (inverted)                                                                                      ;
; I2C_SDAT    ; A8    ; 8        ; 18           ; 73           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|projectSystemQsys_AV_Config:av_config|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|serial_data~2 (inverted)                            ;
; LCD_DATA[0] ; L3    ; 1        ; 0            ; 52           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|projectSystemQsys_Char_LCD_16x2:char_lcd_16x2|altera_up_character_lcd_communication:Char_LCD_Comm|LCD_DATA~8 (inverted)                                   ;
; LCD_DATA[1] ; L1    ; 1        ; 0            ; 44           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|projectSystemQsys_Char_LCD_16x2:char_lcd_16x2|altera_up_character_lcd_communication:Char_LCD_Comm|LCD_DATA~8 (inverted)                                   ;
; LCD_DATA[2] ; L2    ; 1        ; 0            ; 44           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|projectSystemQsys_Char_LCD_16x2:char_lcd_16x2|altera_up_character_lcd_communication:Char_LCD_Comm|LCD_DATA~8 (inverted)                                   ;
; LCD_DATA[3] ; K7    ; 1        ; 0            ; 49           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|projectSystemQsys_Char_LCD_16x2:char_lcd_16x2|altera_up_character_lcd_communication:Char_LCD_Comm|LCD_DATA~8 (inverted)                                   ;
; LCD_DATA[4] ; K1    ; 1        ; 0            ; 54           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|projectSystemQsys_Char_LCD_16x2:char_lcd_16x2|altera_up_character_lcd_communication:Char_LCD_Comm|LCD_DATA~8 (inverted)                                   ;
; LCD_DATA[5] ; K2    ; 1        ; 0            ; 55           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|projectSystemQsys_Char_LCD_16x2:char_lcd_16x2|altera_up_character_lcd_communication:Char_LCD_Comm|LCD_DATA~8 (inverted)                                   ;
; LCD_DATA[6] ; M3    ; 1        ; 0            ; 51           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|projectSystemQsys_Char_LCD_16x2:char_lcd_16x2|altera_up_character_lcd_communication:Char_LCD_Comm|LCD_DATA~8 (inverted)                                   ;
; LCD_DATA[7] ; M5    ; 1        ; 0            ; 47           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|projectSystemQsys_Char_LCD_16x2:char_lcd_16x2|altera_up_character_lcd_communication:Char_LCD_Comm|LCD_DATA~8 (inverted)                                   ;
; SD_CMD      ; AD14  ; 3        ; 56           ; 0            ; 14           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|o_drive_CMD_line (inverted) ;
; SD_DAT[0]   ; AE14  ; 3        ; 49           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|o_dat_direction~0 (inverted)       ;
; SD_DAT[1]   ; AF13  ; 3        ; 42           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                      ;
; SD_DAT[2]   ; AB14  ; 3        ; 54           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                      ;
; SD_DAT[3]   ; AC14  ; 3        ; 56           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                      ;
; SRAM_DQ[0]  ; AH3   ; 3        ; 5            ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|projectSystemQsys_SRAM:sram|is_write (inverted)                                                                                                           ;
; SRAM_DQ[10] ; AE2   ; 2        ; 0            ; 17           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|projectSystemQsys_SRAM:sram|is_write (inverted)                                                                                                           ;
; SRAM_DQ[11] ; AE1   ; 2        ; 0            ; 16           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|projectSystemQsys_SRAM:sram|is_write (inverted)                                                                                                           ;
; SRAM_DQ[12] ; AE3   ; 2        ; 0            ; 7            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|projectSystemQsys_SRAM:sram|is_write (inverted)                                                                                                           ;
; SRAM_DQ[13] ; AE4   ; 3        ; 3            ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|projectSystemQsys_SRAM:sram|is_write (inverted)                                                                                                           ;
; SRAM_DQ[14] ; AF3   ; 3        ; 7            ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|projectSystemQsys_SRAM:sram|is_write (inverted)                                                                                                           ;
; SRAM_DQ[15] ; AG3   ; 3        ; 3            ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|projectSystemQsys_SRAM:sram|is_write (inverted)                                                                                                           ;
; SRAM_DQ[1]  ; AF4   ; 3        ; 1            ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|projectSystemQsys_SRAM:sram|is_write (inverted)                                                                                                           ;
; SRAM_DQ[2]  ; AG4   ; 3        ; 9            ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|projectSystemQsys_SRAM:sram|is_write (inverted)                                                                                                           ;
; SRAM_DQ[3]  ; AH4   ; 3        ; 9            ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|projectSystemQsys_SRAM:sram|is_write (inverted)                                                                                                           ;
; SRAM_DQ[4]  ; AF6   ; 3        ; 7            ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|projectSystemQsys_SRAM:sram|is_write (inverted)                                                                                                           ;
; SRAM_DQ[5]  ; AG6   ; 3        ; 11           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|projectSystemQsys_SRAM:sram|is_write (inverted)                                                                                                           ;
; SRAM_DQ[6]  ; AH6   ; 3        ; 11           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|projectSystemQsys_SRAM:sram|is_write (inverted)                                                                                                           ;
; SRAM_DQ[7]  ; AF7   ; 3        ; 20           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|projectSystemQsys_SRAM:sram|is_write (inverted)                                                                                                           ;
; SRAM_DQ[8]  ; AD1   ; 2        ; 0            ; 21           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|projectSystemQsys_SRAM:sram|is_write (inverted)                                                                                                           ;
; SRAM_DQ[9]  ; AD2   ; 2        ; 0            ; 22           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; projectSystemQsys:The_System|projectSystemQsys_SRAM:sram|is_write (inverted)                                                                                                           ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; F4       ; DIFFIO_L5n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; M6       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; P3       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; N7       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; P4       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; P7       ; TDI                         ; -                        ; altera_reserved_tdi     ; JTAG Pin                  ;
; P5       ; TCK                         ; -                        ; altera_reserved_tck     ; JTAG Pin                  ;
; P8       ; TMS                         ; -                        ; altera_reserved_tms     ; JTAG Pin                  ;
; P6       ; TDO                         ; -                        ; altera_reserved_tdo     ; JTAG Pin                  ;
; R8       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; P24      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; N22      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P23      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; M22      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P22      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P28      ; DIFFIO_R23n, nCEO           ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T18p, DATA5          ; Use as regular IO        ; I2C_SCLK                ; Dual Purpose Pin          ;
; A8       ; DIFFIO_T11n, DATA9          ; Use as regular IO        ; I2C_SDAT                ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 34 / 56 ( 61 % ) ; 2.5V          ; --           ;
; 2        ; 62 / 63 ( 98 % ) ; 2.5V          ; --           ;
; 3        ; 34 / 73 ( 47 % ) ; 2.5V          ; --           ;
; 4        ; 69 / 71 ( 97 % ) ; 2.5V          ; --           ;
; 5        ; 34 / 65 ( 52 % ) ; 2.5V          ; --           ;
; 6        ; 9 / 58 ( 16 % )  ; 2.5V          ; --           ;
; 7        ; 30 / 72 ( 42 % ) ; 2.5V          ; --           ;
; 8        ; 2 / 71 ( 3 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 535        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 532        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A6       ; 504        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 501        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 517        ; 8        ; I2C_SDAT                                                  ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A10      ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 482        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A14      ; 472        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A15      ; 470        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A17      ; 462        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A21      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A22      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A23      ; 412        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A24      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A25      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A26      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A27      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 102        ; 2        ; DRAM_DQ[11]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA4      ; 101        ; 2        ; SRAM_ADDR[14]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA5      ; 119        ; 2        ; DRAM_ADDR[11]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA6      ; 118        ; 2        ; DRAM_CKE                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA7      ; 120        ; 2        ; DRAM_ADDR[7]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA8      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA10     ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA12     ; 188        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 190        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 191        ; 3        ; HEX7[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 213        ; 4        ; HEX6[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 211        ; 4        ; HEX6[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ; 241        ; 4        ; HEX6[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA19     ; 264        ; 4        ; HEX4[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA20     ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ; 269        ; 4        ; HEX3[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA22     ; 275        ; 5        ; SW[15]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA23     ; 280        ; 5        ; SW[14]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 279        ; 5        ; SW[13]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 294        ; 5        ; HEX2[0]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA26     ; 293        ; 5        ; HEX2[1]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB1      ; 86         ; 2        ; DRAM_DQ[10]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB2      ; 85         ; 2        ; DRAM_DQ[12]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB3      ; 99         ; 2        ; DRAM_DQ[14]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB4      ; 121        ; 2        ; SRAM_ADDR[12]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB5      ; 127        ; 2        ; SRAM_ADDR[6]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB6      ; 126        ; 2        ; SRAM_ADDR[4]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB7      ; 152        ; 3        ; SRAM_ADDR[0]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB8      ; 148        ; 3        ; SRAM_ADDR[18]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ; 147        ; 3        ; SRAM_ADDR[17]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB10     ; 173        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 164        ; 3        ; SRAM_ADDR[15]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB12     ; 180        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 181        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB14     ; 192        ; 3        ; SD_DAT[2]                                                 ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB15     ; 214        ; 4        ; HEX6[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ; 212        ; 4        ; HEX6[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB17     ; 242        ; 4        ; HEX6[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB18     ; 254        ; 4        ; HEX5[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB19     ; 253        ; 4        ; HEX4[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB20     ; 257        ; 4        ; HEX3[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ; 266        ; 4        ; GPIO[2]                                                   ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB22     ; 265        ; 4        ; GPIO[0]                                                   ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB23     ; 276        ; 5        ; SW[12]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB24     ; 274        ; 5        ; SW[11]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB25     ; 292        ; 5        ; SW[9]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 291        ; 5        ; SW[7]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB27     ; 296        ; 5        ; SW[4]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB28     ; 295        ; 5        ; SW[0]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 94         ; 2        ; DRAM_DQ[13]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC2      ; 93         ; 2        ; DRAM_DQ[15]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC3      ; 95         ; 2        ; SRAM_ADDR[13]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC4      ; 125        ; 2        ; SRAM_UB_N                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC5      ; 124        ; 2        ; SRAM_ADDR[7]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 144        ; 3        ; SRAM_ADDR[3]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC8      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC10     ; 174        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC11     ; 185        ; 3        ; SRAM_ADDR[16]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC12     ; 179        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC14     ; 195        ; 3        ; SD_DAT[3]                                                 ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC15     ; 203        ; 4        ; GPIO[1]                                                   ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC17     ; 221        ; 4        ; HEX6[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC18     ; 240        ; 4        ; HEX5[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC19     ; 247        ; 4        ; GPIO[10]                                                  ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ; 258        ; 4        ; GPIO[4]                                                   ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC22     ; 267        ; 4        ; GPIO[17]                                                  ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC23     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ; 273        ; 5        ; SW[10]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC25     ; 272        ; 5        ; SW[8]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC26     ; 282        ; 5        ; SW[5]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC27     ; 290        ; 5        ; SW[2]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC28     ; 289        ; 5        ; SW[1]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ; 98         ; 2        ; SRAM_DQ[8]                                                ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD2      ; 97         ; 2        ; SRAM_DQ[9]                                                ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD3      ; 96         ; 2        ; SRAM_ADDR[11]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD4      ; 130        ; 3        ; SRAM_LB_N                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD5      ; 128        ; 3        ; SRAM_OE_N                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD7      ; 134        ; 3        ; SRAM_ADDR[1]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD8      ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD10     ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD11     ; 186        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD12     ; 182        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD14     ; 196        ; 3        ; SD_CMD                                                    ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD15     ; 204        ; 4        ; GPIO[8]                                                   ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD17     ; 222        ; 4        ; HEX7[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD18     ; 237        ; 4        ; HEX5[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD19     ; 248        ; 4        ; GPIO[12]                                                  ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD21     ; 259        ; 4        ; GPIO[6]                                                   ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD22     ; 268        ; 4        ; GPIO[21]                                                  ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD23     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD24     ; 260        ; 4        ; HEX3[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD25     ; 255        ; 4        ; GPIO[23]                                                  ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD26     ; 281        ; 5        ; SW[6]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD27     ; 286        ; 5        ; SW[3]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD28     ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE1      ; 106        ; 2        ; SRAM_DQ[11]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE2      ; 105        ; 2        ; SRAM_DQ[10]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE3      ; 122        ; 2        ; SRAM_DQ[12]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE4      ; 132        ; 3        ; SRAM_DQ[13]                                               ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE5      ; 135        ; 3        ; DRAM_CLK                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE6      ; 129        ; 3        ; SRAM_ADDR[5]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE7      ; 158        ; 3        ; SRAM_ADDR[2]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE8      ; 161        ; 3        ; SRAM_WE_N                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE9      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE10     ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE11     ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE12     ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE13     ; 177        ; 3        ; SD_CLK                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE14     ; 183        ; 3        ; SD_DAT[0]                                                 ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE15     ; 205        ; 4        ; GPIO[9]                                                   ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE16     ; 209        ; 4        ; GPIO[7]                                                   ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE17     ; 215        ; 4        ; HEX7[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE18     ; 225        ; 4        ; HEX4[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE19     ; 231        ; 4        ; HEX4[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE20     ; 235        ; 4        ; GPIO[30]                                                  ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE21     ; 238        ; 4        ; GPIO[15]                                                  ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE22     ; 251        ; 4        ; GPIO[18]                                                  ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE23     ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 256        ; 4        ; GPIO[27]                                                  ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE25     ; 243        ; 4        ; GPIO[25]                                                  ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE26     ; 278        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE27     ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE28     ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ; 123        ; 2        ; SRAM_ADDR[10]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF3      ; 138        ; 3        ; SRAM_DQ[14]                                               ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF4      ; 131        ; 3        ; SRAM_DQ[1]                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF5      ; 136        ; 3        ; SRAM_ADDR[8]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF6      ; 139        ; 3        ; SRAM_DQ[4]                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF7      ; 159        ; 3        ; SRAM_DQ[7]                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF8      ; 162        ; 3        ; SRAM_CE_N                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF9      ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF10     ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF11     ; 172        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF12     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF13     ; 178        ; 3        ; SD_DAT[1]                                                 ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF14     ; 184        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF15     ; 206        ; 4        ; GPIO[13]                                                  ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF16     ; 210        ; 4        ; GPIO[11]                                                  ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF17     ; 216        ; 4        ; HEX7[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF18     ; 226        ; 4        ; HEX5[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF19     ; 232        ; 4        ; HEX4[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF20     ; 236        ; 4        ; GPIO[32]                                                  ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF21     ; 239        ; 4        ; GPIO[19]                                                  ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF22     ; 252        ; 4        ; GPIO[20]                                                  ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF23     ; 262        ; 4        ; HEX3[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF24     ; 233        ; 4        ; GPIO[14]                                                  ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF25     ; 234        ; 4        ; GPIO[16]                                                  ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF26     ; 244        ; 4        ; GPIO[29]                                                  ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF27     ; 277        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF28     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 133        ; 3        ; SRAM_DQ[15]                                               ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG4      ; 141        ; 3        ; SRAM_DQ[2]                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG5      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG6      ; 145        ; 3        ; SRAM_DQ[5]                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG7      ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG8      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG10     ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG11     ; 175        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG12     ; 193        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG14     ; 199        ; 3        ; CLOCK2_50                                                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG15     ; 201        ; 4        ; CLOCK3_50                                                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG17     ; 207        ; 4        ; HEX7[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG18     ; 217        ; 4        ; HEX7[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG19     ; 219        ; 4        ; HEX5[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG21     ; 223        ; 4        ; HEX4[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG22     ; 227        ; 4        ; GPIO[26]                                                  ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG23     ; 229        ; 4        ; GPIO[31]                                                  ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG24     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG25     ; 245        ; 4        ; GPIO[22]                                                  ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG26     ; 270        ; 4        ; GPIO[35]                                                  ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH3      ; 137        ; 3        ; SRAM_DQ[0]                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH4      ; 142        ; 3        ; SRAM_DQ[3]                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH5      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH6      ; 146        ; 3        ; SRAM_DQ[6]                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH7      ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH8      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH10     ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH11     ; 176        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH12     ; 194        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH14     ; 200        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH15     ; 202        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH17     ; 208        ; 4        ; HEX7[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH18     ; 218        ; 4        ; HEX5[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH19     ; 220        ; 4        ; HEX5[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH21     ; 224        ; 4        ; HEX4[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH22     ; 228        ; 4        ; GPIO[28]                                                  ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH23     ; 230        ; 4        ; GPIO[34]                                                  ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH24     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH25     ; 246        ; 4        ; GPIO[24]                                                  ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH26     ; 271        ; 4        ; GPIO[33]                                                  ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH27     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 534        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 533        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 505        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 502        ; 8        ; I2C_SCLK                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 518        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 492        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B14      ; 473        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B15      ; 471        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ; 463        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B22      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B23      ; 413        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B25      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B26      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; AUD_ADCLRCK                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 543        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 539        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 538        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 536        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 521        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 519        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 510        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 508        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 468        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 460        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C21      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C22      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C23      ; 415        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C24      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C25      ; 411        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C26      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C27      ; 382        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C28      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 3          ; 1        ; AUD_DACDAT                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 2          ; 1        ; AUD_ADCDAT                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 540        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ; 537        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 524        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 522        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 520        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 511        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ; 509        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 469        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 461        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D19      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D21      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D22      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D23      ; 414        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D24      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D25      ; 410        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D26      ; 383        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D27      ; 381        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D28      ; 380        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 17         ; 1        ; AUD_XCK                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 16         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 7          ; 1        ; AUD_DACLRCK                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 541        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E5       ; 542        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E7       ; 523        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 526        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E10      ; 516        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E14      ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 467        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E17      ; 456        ; 7        ; HEX0[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E18      ; 427        ; 7        ; LEDR[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E19      ; 421        ; 7        ; LEDR[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E21      ; 407        ; 7        ; LEDG[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E22      ; 403        ; 7        ; LEDG[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E23      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E24      ; 433        ; 7        ; LEDG[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E25      ; 434        ; 7        ; LEDG[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E26      ; 378        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E27      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E28      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 19         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 18         ; 1        ; AUD_BCLK                                                  ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 10         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; F5       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 531        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 527        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ; 512        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 500        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 466        ; 7        ; LEDR[14]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F17      ; 455        ; 7        ; LEDG[8]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F18      ; 428        ; 7        ; LEDR[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F19      ; 420        ; 7        ; LEDR[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F21      ; 408        ; 7        ; LEDR[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F22      ; 409        ; 7        ; HEX0[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F24      ; 396        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F25      ; 395        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F26      ; 379        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F27      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F28      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G7       ; 530        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 528        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 525        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G10      ; 513        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 506        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 503        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G13      ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G15      ; 457        ; 7        ; LEDR[15]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G16      ; 453        ; 7        ; LEDR[16]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G17      ; 437        ; 7        ; LEDR[9]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G18      ; 452        ; 7        ; HEX0[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G19      ; 451        ; 7        ; LEDR[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G20      ; 444        ; 7        ; LEDG[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G21      ; 445        ; 7        ; LEDG[7]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G22      ; 449        ; 7        ; LEDG[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G23      ; 398        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G24      ; 397        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G25      ; 393        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G26      ; 392        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G27      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G28      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ; 529        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H9       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ; 514        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H12      ; 507        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 494        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 480        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 464        ; 7        ; LEDR[17]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H16      ; 459        ; 7        ; LEDR[11]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H17      ; 454        ; 7        ; LEDR[13]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H19      ; 446        ; 7        ; LEDR[7]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H20      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ; 448        ; 7        ; LEDG[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H22      ; 399        ; 6        ; HEX0[6]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H23      ; 391        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H24      ; 390        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H25      ; 377        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H26      ; 376        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J1       ; 64         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ; 36         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J6       ; 35         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 37         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ; 515        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J15      ; 465        ; 7        ; LEDR[10]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J16      ; 458        ; 7        ; LEDR[12]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J17      ; 450        ; 7        ; LEDR[8]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J19      ; 447        ; 7        ; LEDR[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J20      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J22      ; 394        ; 6        ; HEX0[5]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J23      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J24      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J25      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J26      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J27      ; 338        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J28      ; 337        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 28         ; 1        ; LCD_DATA[4]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 27         ; 1        ; LCD_DATA[5]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ; 30         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K4       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 38         ; 1        ; LCD_DATA[3]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K8       ; 39         ; 1        ; DRAM_DQM[2]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 389        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 388        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K25      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K26      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K27      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K28      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 49         ; 1        ; LCD_DATA[1]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 48         ; 1        ; LCD_DATA[2]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 32         ; 1        ; LCD_DATA[0]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 31         ; 1        ; LCD_EN                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L5       ; 21         ; 1        ; LCD_ON                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L6       ; 43         ; 1        ; LCD_BLON                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ; 42         ; 1        ; DRAM_DQ[23]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L8       ; 40         ; 1        ; DRAM_DQ[17]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L21      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L23      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L24      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L25      ; 369        ; 6        ; HEX0[4]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L26      ; 363        ; 6        ; HEX0[3]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L27      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L28      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 51         ; 1        ; LCD_RW                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 50         ; 1        ; LCD_RS                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 34         ; 1        ; LCD_DATA[6]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 33         ; 1        ; DRAM_DQ[21]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 41         ; 1        ; LCD_DATA[7]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M6       ; 24         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 47         ; 1        ; DRAM_DQ[22]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M8       ; 46         ; 1        ; DRAM_DQ[16]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 368        ; 6        ; KEY[1]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 342        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M23      ; 344        ; 6        ; KEY[0]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M24      ; 347        ; 6        ; HEX1[0]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M25      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M26      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M27      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M28      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 45         ; 1        ; DRAM_DQ[19]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 44         ; 1        ; DRAM_DQ[20]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 56         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; N8       ; 54         ; 1        ; DRAM_DQM[3]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 348        ; 6        ; KEY[2]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N22      ; 340        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N25      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N26      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P1       ; 53         ; 1        ; DRAM_ADDR[3]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 52         ; 1        ; DRAM_DQ[18]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 55         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; P4       ; 57         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 59         ; 1        ; altera_reserved_tck                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; P6       ; 61         ; 1        ; altera_reserved_tdo                                       ; output ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; P7       ; 58         ; 1        ; altera_reserved_tdi                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; P8       ; 60         ; 1        ; altera_reserved_tms                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 334        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 343        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P23      ; 341        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ; 339        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P25      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P26      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P27      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P28      ; 349        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 68         ; 2        ; DRAM_DQ[26]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 67         ; 2        ; DRAM_DQ[27]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 73         ; 2        ; DRAM_DQ[28]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 74         ; 2        ; DRAM_BA[1]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 77         ; 2        ; DRAM_ADDR[10]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 70         ; 2        ; DRAM_ADDR[0]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 69         ; 2        ; DRAM_DQ[25]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 62         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R21      ; 333        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 332        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R23      ; 331        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R24      ; 330        ; 5        ; KEY[3]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R25      ; 327        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R26      ; 326        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R27      ; 329        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R28      ; 328        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 76         ; 2        ; DRAM_DQ[29]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ; 75         ; 2        ; DRAM_CS_N                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T7       ; 78         ; 2        ; SRAM_ADDR[9]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T8       ; 100        ; 2        ; SRAM_ADDR[19]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 325        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 324        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T25      ; 323        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T26      ; 322        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T28      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U1       ; 80         ; 2        ; DRAM_DQ[31]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 79         ; 2        ; DRAM_DQM[0]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 71         ; 2        ; DRAM_DQ[7]                                                ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 72         ; 2        ; DRAM_DQ[30]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ; 90         ; 2        ; DRAM_DQ[24]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U6       ; 89         ; 2        ; DRAM_RAS_N                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U7       ; 103        ; 2        ; DRAM_BA[0]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U8       ; 104        ; 2        ; DRAM_ADDR[2]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ; 319        ; 5        ; HEX3[1]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U23      ; 305        ; 5        ; HEX1[5]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U24      ; 316        ; 5        ; HEX1[6]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U25      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U26      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U27      ; 318        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U28      ; 317        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 84         ; 2        ; DRAM_DQ[6]                                                ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 83         ; 2        ; DRAM_DQ[5]                                                ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 82         ; 2        ; DRAM_DQ[4]                                                ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 81         ; 2        ; DRAM_DQ[2]                                                ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ; 108        ; 2        ; DRAM_ADDR[4]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V6       ; 107        ; 2        ; DRAM_WE_N                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V7       ; 110        ; 2        ; DRAM_CAS_N                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V8       ; 109        ; 2        ; DRAM_ADDR[1]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 311        ; 5        ; HEX3[0]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V23      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V24      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V25      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V26      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V27      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V28      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 88         ; 2        ; DRAM_DQ[3]                                                ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 87         ; 2        ; DRAM_DQ[1]                                                ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 112        ; 2        ; DRAM_DQ[0]                                                ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ; 111        ; 2        ; DRAM_DQM[1]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ; 115        ; 2        ; DRAM_ADDR[6]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W8       ; 116        ; 2        ; DRAM_ADDR[5]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W21      ; 310        ; 5        ; HEX1[2]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 321        ; 5        ; HEX1[3]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W25      ; 300        ; 5        ; HEX1[4]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W26      ; 299        ; 5        ; HEX2[3]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W27      ; 301        ; 5        ; HEX2[5]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W28      ; 302        ; 5        ; HEX2[6]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 66         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y2       ; 65         ; 2        ; CLOCK_50                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 92         ; 2        ; DRAM_DQ[8]                                                ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y4       ; 91         ; 2        ; DRAM_DQ[9]                                                ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y5       ; 114        ; 2        ; DRAM_ADDR[8]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y6       ; 113        ; 2        ; DRAM_ADDR[9]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y7       ; 117        ; 2        ; DRAM_ADDR[12]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y8       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y10      ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ; 187        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y13      ; 189        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 197        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ; 198        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y16      ; 250        ; 4        ; GPIO[5]                                                   ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y17      ; 249        ; 4        ; GPIO[3]                                                   ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ; 263        ; 4        ; HEX3[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y20      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y22      ; 320        ; 5        ; HEX1[1]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y23      ; 288        ; 5        ; SW[17]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y24      ; 287        ; 5        ; SW[16]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 298        ; 5        ; HEX2[2]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y26      ; 297        ; 5        ; HEX2[4]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y27      ; 336        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y28      ; 335        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+-------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                          ; projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|projectSystemQsys_Audio_Subsystem_Audio_PLL:audio_pll|altera_up_altpll:audio_pll|altpll:PLL_for_DE_Series_Boards|altpll_dkb2:auto_generated|pll1 ; projectSystemQsys:The_System|projectSystemQsys_System_PLL:system_pll|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards|altpll_3lb2:auto_generated|pll1 ;
+-------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; SDC pin name                  ; The_System|audio_subsystem|audio_pll|audio_pll|PLL_for_DE_Series_Boards|auto_generated|pll1                                                                                                                                     ; The_System|system_pll|sys_pll|PLL_for_DE_Series_Boards|auto_generated|pll1                                                                                    ;
; PLL mode                      ; Normal                                                                                                                                                                                                                          ; Normal                                                                                                                                                        ;
; Compensate clock              ; clock0                                                                                                                                                                                                                          ; clock0                                                                                                                                                        ;
; Compensated input/output pins ; --                                                                                                                                                                                                                              ; --                                                                                                                                                            ;
; Switchover type               ; --                                                                                                                                                                                                                              ; --                                                                                                                                                            ;
; Input frequency 0             ; 50.0 MHz                                                                                                                                                                                                                        ; 50.0 MHz                                                                                                                                                      ;
; Input frequency 1             ; --                                                                                                                                                                                                                              ; --                                                                                                                                                            ;
; Nominal PFD frequency         ; 5.6 MHz                                                                                                                                                                                                                         ; 50.0 MHz                                                                                                                                                      ;
; Nominal VCO frequency         ; 405.6 MHz                                                                                                                                                                                                                       ; 500.0 MHz                                                                                                                                                     ;
; VCO post scale K counter      ; 2                                                                                                                                                                                                                               ; 2                                                                                                                                                             ;
; VCO frequency control         ; Auto                                                                                                                                                                                                                            ; Auto                                                                                                                                                          ;
; VCO phase shift step          ; 308 ps                                                                                                                                                                                                                          ; 250 ps                                                                                                                                                        ;
; VCO multiply                  ; --                                                                                                                                                                                                                              ; --                                                                                                                                                            ;
; VCO divide                    ; --                                                                                                                                                                                                                              ; --                                                                                                                                                            ;
; Freq min lock                 ; 48.6 MHz                                                                                                                                                                                                                        ; 30.0 MHz                                                                                                                                                      ;
; Freq max lock                 ; 80.17 MHz                                                                                                                                                                                                                       ; 65.02 MHz                                                                                                                                                     ;
; M VCO Tap                     ; 0                                                                                                                                                                                                                               ; 4                                                                                                                                                             ;
; M Initial                     ; 1                                                                                                                                                                                                                               ; 2                                                                                                                                                             ;
; M value                       ; 73                                                                                                                                                                                                                              ; 10                                                                                                                                                            ;
; N value                       ; 9                                                                                                                                                                                                                               ; 1                                                                                                                                                             ;
; Charge pump current           ; setting 1                                                                                                                                                                                                                       ; setting 1                                                                                                                                                     ;
; Loop filter resistance        ; setting 16                                                                                                                                                                                                                      ; setting 27                                                                                                                                                    ;
; Loop filter capacitance       ; setting 0                                                                                                                                                                                                                       ; setting 0                                                                                                                                                     ;
; Bandwidth                     ; 340 kHz to 540 kHz                                                                                                                                                                                                              ; 1.03 MHz to 1.97 MHz                                                                                                                                          ;
; Bandwidth type                ; Medium                                                                                                                                                                                                                          ; Medium                                                                                                                                                        ;
; Real time reconfigurable      ; Off                                                                                                                                                                                                                             ; Off                                                                                                                                                           ;
; Scan chain MIF file           ; --                                                                                                                                                                                                                              ; --                                                                                                                                                            ;
; Preserve PLL counter order    ; Off                                                                                                                                                                                                                             ; Off                                                                                                                                                           ;
; PLL location                  ; PLL_4                                                                                                                                                                                                                           ; PLL_1                                                                                                                                                         ;
; Inclk0 signal                 ; CLOCK3_50                                                                                                                                                                                                                       ; CLOCK_50                                                                                                                                                      ;
; Inclk1 signal                 ; --                                                                                                                                                                                                                              ; --                                                                                                                                                            ;
; Inclk0 signal type            ; Dedicated Pin                                                                                                                                                                                                                   ; Dedicated Pin                                                                                                                                                 ;
; Inclk1 signal type            ; --                                                                                                                                                                                                                              ; --                                                                                                                                                            ;
+-------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                                              ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                                                                       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------------------------------------------------------+
; projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|projectSystemQsys_Audio_Subsystem_Audio_PLL:audio_pll|altera_up_altpll:audio_pll|altpll:PLL_for_DE_Series_Boards|altpll_dkb2:auto_generated|clk[0] ; clock0       ; 73   ; 297 ; 12.29 MHz        ; 0 (0 ps)       ; 1.36 (308 ps)    ; 50/50      ; C0      ; 33            ; 17/16 Odd  ; --            ; 1       ; 0       ; The_System|audio_subsystem|audio_pll|audio_pll|PLL_for_DE_Series_Boards|auto_generated|pll1|clk[0] ;
; projectSystemQsys:The_System|projectSystemQsys_System_PLL:system_pll|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards|altpll_3lb2:auto_generated|clk[0]                                                                   ; clock0       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)       ; 4.50 (250 ps)    ; 50/50      ; C1      ; 10            ; 5/5 Even   ; --            ; 2       ; 4       ; The_System|system_pll|sys_pll|PLL_for_DE_Series_Boards|auto_generated|pll1|clk[0]                  ;
; projectSystemQsys:The_System|projectSystemQsys_System_PLL:system_pll|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards|altpll_3lb2:auto_generated|clk[1]                                                                   ; clock1       ; 1    ; 1   ; 50.0 MHz         ; -54 (-3000 ps) ; 4.50 (250 ps)    ; 50/50      ; C0      ; 10            ; 5/5 Even   ; --            ; 1       ; 0       ; The_System|system_pll|sys_pll|PLL_for_DE_Series_Boards|auto_generated|pll1|clk[1]                  ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------------------------------------------------------+


+-----------------------------------------------+
; I/O Assignment Warnings                       ;
+---------------+-------------------------------+
; Pin Name      ; Reason                        ;
+---------------+-------------------------------+
; CLOCK2_50     ; Incomplete set of assignments ;
; AUD_DACDAT    ; Incomplete set of assignments ;
; AUD_XCK       ; Incomplete set of assignments ;
; DRAM_ADDR[0]  ; Incomplete set of assignments ;
; DRAM_ADDR[1]  ; Incomplete set of assignments ;
; DRAM_ADDR[2]  ; Incomplete set of assignments ;
; DRAM_ADDR[3]  ; Incomplete set of assignments ;
; DRAM_ADDR[4]  ; Incomplete set of assignments ;
; DRAM_ADDR[5]  ; Incomplete set of assignments ;
; DRAM_ADDR[6]  ; Incomplete set of assignments ;
; DRAM_ADDR[7]  ; Incomplete set of assignments ;
; DRAM_ADDR[8]  ; Incomplete set of assignments ;
; DRAM_ADDR[9]  ; Incomplete set of assignments ;
; DRAM_ADDR[10] ; Incomplete set of assignments ;
; DRAM_ADDR[11] ; Incomplete set of assignments ;
; DRAM_ADDR[12] ; Incomplete set of assignments ;
; DRAM_BA[0]    ; Incomplete set of assignments ;
; DRAM_BA[1]    ; Incomplete set of assignments ;
; DRAM_CAS_N    ; Incomplete set of assignments ;
; DRAM_CLK      ; Incomplete set of assignments ;
; DRAM_CKE      ; Incomplete set of assignments ;
; DRAM_CS_N     ; Incomplete set of assignments ;
; DRAM_DQM[0]   ; Incomplete set of assignments ;
; DRAM_DQM[1]   ; Incomplete set of assignments ;
; DRAM_DQM[2]   ; Incomplete set of assignments ;
; DRAM_DQM[3]   ; Incomplete set of assignments ;
; DRAM_RAS_N    ; Incomplete set of assignments ;
; DRAM_WE_N     ; Incomplete set of assignments ;
; HEX0[0]       ; Incomplete set of assignments ;
; HEX0[1]       ; Incomplete set of assignments ;
; HEX0[2]       ; Incomplete set of assignments ;
; HEX0[3]       ; Incomplete set of assignments ;
; HEX0[4]       ; Incomplete set of assignments ;
; HEX0[5]       ; Incomplete set of assignments ;
; HEX0[6]       ; Incomplete set of assignments ;
; HEX1[0]       ; Incomplete set of assignments ;
; HEX1[1]       ; Incomplete set of assignments ;
; HEX1[2]       ; Incomplete set of assignments ;
; HEX1[3]       ; Incomplete set of assignments ;
; HEX1[4]       ; Incomplete set of assignments ;
; HEX1[5]       ; Incomplete set of assignments ;
; HEX1[6]       ; Incomplete set of assignments ;
; HEX2[0]       ; Incomplete set of assignments ;
; HEX2[1]       ; Incomplete set of assignments ;
; HEX2[2]       ; Incomplete set of assignments ;
; HEX2[3]       ; Incomplete set of assignments ;
; HEX2[4]       ; Incomplete set of assignments ;
; HEX2[5]       ; Incomplete set of assignments ;
; HEX2[6]       ; Incomplete set of assignments ;
; HEX3[0]       ; Incomplete set of assignments ;
; HEX3[1]       ; Incomplete set of assignments ;
; HEX3[2]       ; Incomplete set of assignments ;
; HEX3[3]       ; Incomplete set of assignments ;
; HEX3[4]       ; Incomplete set of assignments ;
; HEX3[5]       ; Incomplete set of assignments ;
; HEX3[6]       ; Incomplete set of assignments ;
; HEX4[0]       ; Incomplete set of assignments ;
; HEX4[1]       ; Incomplete set of assignments ;
; HEX4[2]       ; Incomplete set of assignments ;
; HEX4[3]       ; Incomplete set of assignments ;
; HEX4[4]       ; Incomplete set of assignments ;
; HEX4[5]       ; Incomplete set of assignments ;
; HEX4[6]       ; Incomplete set of assignments ;
; HEX5[0]       ; Incomplete set of assignments ;
; HEX5[1]       ; Incomplete set of assignments ;
; HEX5[2]       ; Incomplete set of assignments ;
; HEX5[3]       ; Incomplete set of assignments ;
; HEX5[4]       ; Incomplete set of assignments ;
; HEX5[5]       ; Incomplete set of assignments ;
; HEX5[6]       ; Incomplete set of assignments ;
; HEX6[0]       ; Incomplete set of assignments ;
; HEX6[1]       ; Incomplete set of assignments ;
; HEX6[2]       ; Incomplete set of assignments ;
; HEX6[3]       ; Incomplete set of assignments ;
; HEX6[4]       ; Incomplete set of assignments ;
; HEX6[5]       ; Incomplete set of assignments ;
; HEX6[6]       ; Incomplete set of assignments ;
; HEX7[0]       ; Incomplete set of assignments ;
; HEX7[1]       ; Incomplete set of assignments ;
; HEX7[2]       ; Incomplete set of assignments ;
; HEX7[3]       ; Incomplete set of assignments ;
; HEX7[4]       ; Incomplete set of assignments ;
; HEX7[5]       ; Incomplete set of assignments ;
; HEX7[6]       ; Incomplete set of assignments ;
; I2C_SCLK      ; Incomplete set of assignments ;
; LCD_BLON      ; Incomplete set of assignments ;
; LCD_EN        ; Incomplete set of assignments ;
; LCD_ON        ; Incomplete set of assignments ;
; LCD_RS        ; Incomplete set of assignments ;
; LCD_RW        ; Incomplete set of assignments ;
; LEDG[0]       ; Incomplete set of assignments ;
; LEDG[1]       ; Incomplete set of assignments ;
; LEDG[2]       ; Incomplete set of assignments ;
; LEDG[3]       ; Incomplete set of assignments ;
; LEDG[4]       ; Incomplete set of assignments ;
; LEDG[5]       ; Incomplete set of assignments ;
; LEDG[6]       ; Incomplete set of assignments ;
; LEDG[7]       ; Incomplete set of assignments ;
; LEDG[8]       ; Incomplete set of assignments ;
; LEDR[0]       ; Incomplete set of assignments ;
; LEDR[1]       ; Incomplete set of assignments ;
; LEDR[2]       ; Incomplete set of assignments ;
; LEDR[3]       ; Incomplete set of assignments ;
; LEDR[4]       ; Incomplete set of assignments ;
; LEDR[5]       ; Incomplete set of assignments ;
; LEDR[6]       ; Incomplete set of assignments ;
; LEDR[7]       ; Incomplete set of assignments ;
; LEDR[8]       ; Incomplete set of assignments ;
; LEDR[9]       ; Incomplete set of assignments ;
; LEDR[10]      ; Incomplete set of assignments ;
; LEDR[11]      ; Incomplete set of assignments ;
; LEDR[12]      ; Incomplete set of assignments ;
; LEDR[13]      ; Incomplete set of assignments ;
; LEDR[14]      ; Incomplete set of assignments ;
; LEDR[15]      ; Incomplete set of assignments ;
; LEDR[16]      ; Incomplete set of assignments ;
; LEDR[17]      ; Incomplete set of assignments ;
; SD_CLK        ; Incomplete set of assignments ;
; SRAM_ADDR[0]  ; Incomplete set of assignments ;
; SRAM_ADDR[1]  ; Incomplete set of assignments ;
; SRAM_ADDR[2]  ; Incomplete set of assignments ;
; SRAM_ADDR[3]  ; Incomplete set of assignments ;
; SRAM_ADDR[4]  ; Incomplete set of assignments ;
; SRAM_ADDR[5]  ; Incomplete set of assignments ;
; SRAM_ADDR[6]  ; Incomplete set of assignments ;
; SRAM_ADDR[7]  ; Incomplete set of assignments ;
; SRAM_ADDR[8]  ; Incomplete set of assignments ;
; SRAM_ADDR[9]  ; Incomplete set of assignments ;
; SRAM_ADDR[10] ; Incomplete set of assignments ;
; SRAM_ADDR[11] ; Incomplete set of assignments ;
; SRAM_ADDR[12] ; Incomplete set of assignments ;
; SRAM_ADDR[13] ; Incomplete set of assignments ;
; SRAM_ADDR[14] ; Incomplete set of assignments ;
; SRAM_ADDR[15] ; Incomplete set of assignments ;
; SRAM_ADDR[16] ; Incomplete set of assignments ;
; SRAM_ADDR[17] ; Incomplete set of assignments ;
; SRAM_ADDR[18] ; Incomplete set of assignments ;
; SRAM_ADDR[19] ; Incomplete set of assignments ;
; SRAM_CE_N     ; Incomplete set of assignments ;
; SRAM_WE_N     ; Incomplete set of assignments ;
; SRAM_OE_N     ; Incomplete set of assignments ;
; SRAM_UB_N     ; Incomplete set of assignments ;
; SRAM_LB_N     ; Incomplete set of assignments ;
; SD_DAT[1]     ; Incomplete set of assignments ;
; SD_DAT[2]     ; Incomplete set of assignments ;
; AUD_BCLK      ; Incomplete set of assignments ;
; AUD_ADCLRCK   ; Incomplete set of assignments ;
; AUD_DACLRCK   ; Incomplete set of assignments ;
; DRAM_DQ[0]    ; Incomplete set of assignments ;
; DRAM_DQ[1]    ; Incomplete set of assignments ;
; DRAM_DQ[2]    ; Incomplete set of assignments ;
; DRAM_DQ[3]    ; Incomplete set of assignments ;
; DRAM_DQ[4]    ; Incomplete set of assignments ;
; DRAM_DQ[5]    ; Incomplete set of assignments ;
; DRAM_DQ[6]    ; Incomplete set of assignments ;
; DRAM_DQ[7]    ; Incomplete set of assignments ;
; DRAM_DQ[8]    ; Incomplete set of assignments ;
; DRAM_DQ[9]    ; Incomplete set of assignments ;
; DRAM_DQ[10]   ; Incomplete set of assignments ;
; DRAM_DQ[11]   ; Incomplete set of assignments ;
; DRAM_DQ[12]   ; Incomplete set of assignments ;
; DRAM_DQ[13]   ; Incomplete set of assignments ;
; DRAM_DQ[14]   ; Incomplete set of assignments ;
; DRAM_DQ[15]   ; Incomplete set of assignments ;
; DRAM_DQ[16]   ; Incomplete set of assignments ;
; DRAM_DQ[17]   ; Incomplete set of assignments ;
; DRAM_DQ[18]   ; Incomplete set of assignments ;
; DRAM_DQ[19]   ; Incomplete set of assignments ;
; DRAM_DQ[20]   ; Incomplete set of assignments ;
; DRAM_DQ[21]   ; Incomplete set of assignments ;
; DRAM_DQ[22]   ; Incomplete set of assignments ;
; DRAM_DQ[23]   ; Incomplete set of assignments ;
; DRAM_DQ[24]   ; Incomplete set of assignments ;
; DRAM_DQ[25]   ; Incomplete set of assignments ;
; DRAM_DQ[26]   ; Incomplete set of assignments ;
; DRAM_DQ[27]   ; Incomplete set of assignments ;
; DRAM_DQ[28]   ; Incomplete set of assignments ;
; DRAM_DQ[29]   ; Incomplete set of assignments ;
; DRAM_DQ[30]   ; Incomplete set of assignments ;
; DRAM_DQ[31]   ; Incomplete set of assignments ;
; GPIO[0]       ; Incomplete set of assignments ;
; GPIO[1]       ; Incomplete set of assignments ;
; GPIO[2]       ; Incomplete set of assignments ;
; GPIO[3]       ; Incomplete set of assignments ;
; GPIO[4]       ; Incomplete set of assignments ;
; GPIO[5]       ; Incomplete set of assignments ;
; GPIO[6]       ; Incomplete set of assignments ;
; GPIO[7]       ; Incomplete set of assignments ;
; GPIO[8]       ; Incomplete set of assignments ;
; GPIO[9]       ; Incomplete set of assignments ;
; GPIO[10]      ; Incomplete set of assignments ;
; GPIO[11]      ; Incomplete set of assignments ;
; GPIO[12]      ; Incomplete set of assignments ;
; GPIO[13]      ; Incomplete set of assignments ;
; GPIO[14]      ; Incomplete set of assignments ;
; GPIO[15]      ; Incomplete set of assignments ;
; GPIO[16]      ; Incomplete set of assignments ;
; GPIO[17]      ; Incomplete set of assignments ;
; GPIO[18]      ; Incomplete set of assignments ;
; GPIO[19]      ; Incomplete set of assignments ;
; GPIO[20]      ; Incomplete set of assignments ;
; GPIO[21]      ; Incomplete set of assignments ;
; GPIO[22]      ; Incomplete set of assignments ;
; GPIO[23]      ; Incomplete set of assignments ;
; GPIO[24]      ; Incomplete set of assignments ;
; GPIO[25]      ; Incomplete set of assignments ;
; GPIO[26]      ; Incomplete set of assignments ;
; GPIO[27]      ; Incomplete set of assignments ;
; GPIO[28]      ; Incomplete set of assignments ;
; GPIO[29]      ; Incomplete set of assignments ;
; GPIO[30]      ; Incomplete set of assignments ;
; GPIO[31]      ; Incomplete set of assignments ;
; GPIO[32]      ; Incomplete set of assignments ;
; GPIO[33]      ; Incomplete set of assignments ;
; GPIO[34]      ; Incomplete set of assignments ;
; GPIO[35]      ; Incomplete set of assignments ;
; I2C_SDAT      ; Incomplete set of assignments ;
; LCD_DATA[0]   ; Incomplete set of assignments ;
; LCD_DATA[1]   ; Incomplete set of assignments ;
; LCD_DATA[2]   ; Incomplete set of assignments ;
; LCD_DATA[3]   ; Incomplete set of assignments ;
; LCD_DATA[4]   ; Incomplete set of assignments ;
; LCD_DATA[5]   ; Incomplete set of assignments ;
; LCD_DATA[6]   ; Incomplete set of assignments ;
; LCD_DATA[7]   ; Incomplete set of assignments ;
; SD_CMD        ; Incomplete set of assignments ;
; SD_DAT[0]     ; Incomplete set of assignments ;
; SD_DAT[3]     ; Incomplete set of assignments ;
; SRAM_DQ[0]    ; Incomplete set of assignments ;
; SRAM_DQ[1]    ; Incomplete set of assignments ;
; SRAM_DQ[2]    ; Incomplete set of assignments ;
; SRAM_DQ[3]    ; Incomplete set of assignments ;
; SRAM_DQ[4]    ; Incomplete set of assignments ;
; SRAM_DQ[5]    ; Incomplete set of assignments ;
; SRAM_DQ[6]    ; Incomplete set of assignments ;
; SRAM_DQ[7]    ; Incomplete set of assignments ;
; SRAM_DQ[8]    ; Incomplete set of assignments ;
; SRAM_DQ[9]    ; Incomplete set of assignments ;
; SRAM_DQ[10]   ; Incomplete set of assignments ;
; SRAM_DQ[11]   ; Incomplete set of assignments ;
; SRAM_DQ[12]   ; Incomplete set of assignments ;
; SRAM_DQ[13]   ; Incomplete set of assignments ;
; SRAM_DQ[14]   ; Incomplete set of assignments ;
; SRAM_DQ[15]   ; Incomplete set of assignments ;
; CLOCK3_50     ; Incomplete set of assignments ;
; CLOCK_50      ; Incomplete set of assignments ;
; SW[2]         ; Incomplete set of assignments ;
; KEY[2]        ; Incomplete set of assignments ;
; SW[1]         ; Incomplete set of assignments ;
; KEY[1]        ; Incomplete set of assignments ;
; SW[5]         ; Incomplete set of assignments ;
; SW[7]         ; Incomplete set of assignments ;
; SW[6]         ; Incomplete set of assignments ;
; SW[4]         ; Incomplete set of assignments ;
; SW[3]         ; Incomplete set of assignments ;
; KEY[3]        ; Incomplete set of assignments ;
; KEY[0]        ; Incomplete set of assignments ;
; SW[10]        ; Incomplete set of assignments ;
; SW[17]        ; Incomplete set of assignments ;
; SW[9]         ; Incomplete set of assignments ;
; SW[13]        ; Incomplete set of assignments ;
; SW[15]        ; Incomplete set of assignments ;
; SW[14]        ; Incomplete set of assignments ;
; SW[12]        ; Incomplete set of assignments ;
; SW[11]        ; Incomplete set of assignments ;
; SW[0]         ; Incomplete set of assignments ;
; SW[8]         ; Incomplete set of assignments ;
; SW[16]        ; Incomplete set of assignments ;
; AUD_ADCDAT    ; Incomplete set of assignments ;
+---------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+----------------------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------+-------------------+
; Compilation Hierarchy Node                                                                                                                         ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Entity Name                                                        ; Library Name      ;
+----------------------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------+-------------------+
; |project_system                                                                                                                                    ; 10571 (2)   ; 6081 (0)                  ; 119 (119)     ; 73216       ; 18   ; 8            ; 0       ; 4         ; 269  ; 0            ; 4490 (2)     ; 1094 (0)          ; 4987 (0)         ; |project_system                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; project_system                                                     ; work              ;
;    |projectSystemQsys:The_System|                                                                                                                  ; 10227 (0)   ; 5908 (0)                  ; 0 (0)         ; 73216       ; 18   ; 8            ; 0       ; 4         ; 0    ; 0            ; 4319 (0)     ; 1069 (0)          ; 4839 (0)         ; |project_system|projectSystemQsys:The_System                                                                                                                                                                                                                                                                                                                                                                                                                             ; projectSystemQsys                                                  ; projectSystemQsys ;
;       |Altera_UP_SD_Card_Avalon_Interface:sd_card|                                                                                                 ; 1392 (343)  ; 877 (136)                 ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 482 (175)    ; 218 (20)          ; 692 (255)        ; |project_system|projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card                                                                                                                                                                                                                                                                                                                                                                                  ; Altera_UP_SD_Card_Avalon_Interface                                 ; projectsystemqsys ;
;          |Altera_UP_SD_Card_Interface:SD_Card_Port|                                                                                                ; 1055 (394)  ; 741 (369)                 ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 307 (25)     ; 198 (70)          ; 550 (180)        ; |project_system|projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|Altera_UP_SD_Card_Interface:SD_Card_Port                                                                                                                                                                                                                                                                                                                                         ; Altera_UP_SD_Card_Interface                                        ; projectsystemqsys ;
;             |Altera_UP_SD_Card_48_bit_Command_Generator:command_generator|                                                                         ; 222 (215)   ; 72 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 132 (132)    ; 5 (0)             ; 85 (83)          ; |project_system|projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_48_bit_Command_Generator:command_generator                                                                                                                                                                                                                                                                            ; Altera_UP_SD_Card_48_bit_Command_Generator                         ; projectsystemqsys ;
;                |Altera_UP_SD_CRC7_Generator:CRC7_Gen|                                                                                              ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 2 (2)            ; |project_system|projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_48_bit_Command_Generator:command_generator|Altera_UP_SD_CRC7_Generator:CRC7_Gen                                                                                                                                                                                                                                       ; Altera_UP_SD_CRC7_Generator                                        ; projectsystemqsys ;
;             |Altera_UP_SD_Card_Buffer:data_line|                                                                                                   ; 135 (115)   ; 80 (64)                   ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (51)      ; 0 (0)             ; 80 (64)          ; |project_system|projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line                                                                                                                                                                                                                                                                                                      ; Altera_UP_SD_Card_Buffer                                           ; projectsystemqsys ;
;                |Altera_UP_SD_CRC16_Generator:crc16_checker|                                                                                        ; 20 (20)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 16 (16)          ; |project_system|projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_CRC16_Generator:crc16_checker                                                                                                                                                                                                                                                           ; Altera_UP_SD_CRC16_Generator                                       ; projectsystemqsys ;
;                |Altera_UP_SD_Card_Memory_Block:packet_memory|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory                                                                                                                                                                                                                                                         ; Altera_UP_SD_Card_Memory_Block                                     ; projectsystemqsys ;
;                   |altsyncram:altsyncram_component|                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component                                                                                                                                                                                                                         ; altsyncram                                                         ; work              ;
;                      |altsyncram_pr92:auto_generated|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_pr92:auto_generated                                                                                                                                                                                          ; altsyncram_pr92                                                    ; work              ;
;             |Altera_UP_SD_Card_Clock:clock_generator|                                                                                              ; 16 (16)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 8 (8)            ; |project_system|projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Clock:clock_generator                                                                                                                                                                                                                                                                                                 ; Altera_UP_SD_Card_Clock                                            ; projectsystemqsys ;
;             |Altera_UP_SD_Card_Control_FSM:control_FSM|                                                                                            ; 86 (86)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 54 (54)          ; |project_system|projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM                                                                                                                                                                                                                                                                                               ; Altera_UP_SD_Card_Control_FSM                                      ; projectsystemqsys ;
;             |Altera_UP_SD_Card_Response_Receiver:response_receiver|                                                                                ; 320 (313)   ; 159 (152)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (55)      ; 123 (122)         ; 142 (140)        ; |project_system|projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver                                                                                                                                                                                                                                                                                   ; Altera_UP_SD_Card_Response_Receiver                                ; projectsystemqsys ;
;                |Altera_UP_SD_CRC7_Generator:crc_checker|                                                                                           ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 6 (6)            ; |project_system|projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|Altera_UP_SD_CRC7_Generator:crc_checker                                                                                                                                                                                                                                           ; Altera_UP_SD_CRC7_Generator                                        ; projectsystemqsys ;
;             |Altera_UP_SD_Signal_Trigger:SD_clock_pulse_trigger|                                                                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |project_system|projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Signal_Trigger:SD_clock_pulse_trigger                                                                                                                                                                                                                                                                                      ; Altera_UP_SD_Signal_Trigger                                        ; projectsystemqsys ;
;       |altera_reset_controller:rst_controller_001|                                                                                                 ; 4 (1)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 2 (1)            ; |project_system|projectSystemQsys:The_System|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                                                                                                                                                                  ; altera_reset_controller                                            ; projectSystemQsys ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |project_system|projectSystemQsys:The_System|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                       ; altera_reset_synchronizer                                          ; projectSystemQsys ;
;       |altera_reset_controller:rst_controller|                                                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |project_system|projectSystemQsys:The_System|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                                                                                      ; altera_reset_controller                                            ; projectSystemQsys ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |project_system|projectSystemQsys:The_System|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                           ; altera_reset_synchronizer                                          ; projectSystemQsys ;
;       |projectSystemQsys_AV_Config:av_config|                                                                                                      ; 328 (90)    ; 159 (51)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 168 (38)     ; 5 (5)             ; 155 (47)         ; |project_system|projectSystemQsys:The_System|projectSystemQsys_AV_Config:av_config                                                                                                                                                                                                                                                                                                                                                                                       ; projectSystemQsys_AV_Config                                        ; projectSystemQsys ;
;          |altera_up_av_config_auto_init:AV_Config_Auto_Init|                                                                                       ; 30 (30)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 27 (27)          ; |project_system|projectSystemQsys:The_System|projectSystemQsys_AV_Config:av_config|altera_up_av_config_auto_init:AV_Config_Auto_Init                                                                                                                                                                                                                                                                                                                                     ; altera_up_av_config_auto_init                                      ; projectSystemQsys ;
;          |altera_up_av_config_auto_init_ob_de2_115:Auto_Init_OB_Devices_ROM|                                                                       ; 92 (52)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 75 (40)      ; 0 (0)             ; 17 (12)          ; |project_system|projectSystemQsys:The_System|projectSystemQsys_AV_Config:av_config|altera_up_av_config_auto_init_ob_de2_115:Auto_Init_OB_Devices_ROM                                                                                                                                                                                                                                                                                                                     ; altera_up_av_config_auto_init_ob_de2_115                           ; projectSystemQsys ;
;             |altera_up_av_config_auto_init_ob_adv7180:Auto_Init_Video_ROM|                                                                         ; 34 (34)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 0 (0)             ; 5 (5)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_AV_Config:av_config|altera_up_av_config_auto_init_ob_de2_115:Auto_Init_OB_Devices_ROM|altera_up_av_config_auto_init_ob_adv7180:Auto_Init_Video_ROM                                                                                                                                                                                                                                                        ; altera_up_av_config_auto_init_ob_adv7180                           ; projectSystemQsys ;
;             |altera_up_av_config_auto_init_ob_audio:Auto_Init_Audio_ROM|                                                                           ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_AV_Config:av_config|altera_up_av_config_auto_init_ob_de2_115:Auto_Init_OB_Devices_ROM|altera_up_av_config_auto_init_ob_audio:Auto_Init_Audio_ROM                                                                                                                                                                                                                                                          ; altera_up_av_config_auto_init_ob_audio                             ; projectSystemQsys ;
;          |altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|                                                                         ; 133 (116)   ; 81 (67)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (49)      ; 0 (0)             ; 81 (67)          ; |project_system|projectSystemQsys:The_System|projectSystemQsys_AV_Config:av_config|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller                                                                                                                                                                                                                                                                                                                       ; altera_up_av_config_serial_bus_controller                          ; projectSystemQsys ;
;             |altera_up_slow_clock_generator:Serial_Config_Clock_Generator|                                                                         ; 17 (17)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 14 (14)          ; |project_system|projectSystemQsys:The_System|projectSystemQsys_AV_Config:av_config|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|altera_up_slow_clock_generator:Serial_Config_Clock_Generator                                                                                                                                                                                                                                                          ; altera_up_slow_clock_generator                                     ; projectSystemQsys ;
;       |projectSystemQsys_Audio_Subsystem:audio_subsystem|                                                                                          ; 402 (0)     ; 286 (0)                   ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 116 (0)      ; 5 (0)             ; 281 (0)          ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem                                                                                                                                                                                                                                                                                                                                                                           ; projectSystemQsys_Audio_Subsystem                                  ; projectSystemQsys ;
;          |altera_reset_controller:rst_controller|                                                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                                    ; altera_reset_controller                                            ; projectSystemQsys ;
;             |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                         ; altera_reset_synchronizer                                          ; projectSystemQsys ;
;          |projectSystemQsys_Audio_Subsystem_Audio:audio|                                                                                           ; 399 (55)    ; 283 (41)                  ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 116 (14)     ; 3 (0)             ; 280 (41)         ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|projectSystemQsys_Audio_Subsystem_Audio:audio                                                                                                                                                                                                                                                                                                                             ; projectSystemQsys_Audio_Subsystem_Audio                            ; projectSystemQsys ;
;             |altera_up_audio_in_deserializer:Audio_In_Deserializer|                                                                                ; 173 (54)    ; 120 (48)                  ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (5)       ; 0 (0)             ; 121 (49)         ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|projectSystemQsys_Audio_Subsystem_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer                                                                                                                                                                                                                                                                       ; altera_up_audio_in_deserializer                                    ; projectSystemQsys ;
;                |altera_up_audio_bit_counter:Audio_Out_Bit_Counter|                                                                                 ; 15 (15)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 6 (6)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|projectSystemQsys_Audio_Subsystem_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_audio_bit_counter:Audio_Out_Bit_Counter                                                                                                                                                                                                                     ; altera_up_audio_bit_counter                                        ; projectSystemQsys ;
;                |altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|                                                                                    ; 52 (0)      ; 33 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 33 (0)           ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|projectSystemQsys_Audio_Subsystem_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO                                                                                                                                                                                                                        ; altera_up_sync_fifo                                                ; projectSystemQsys ;
;                   |scfifo:Sync_FIFO|                                                                                                               ; 52 (0)      ; 33 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 33 (0)           ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|projectSystemQsys_Audio_Subsystem_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO                                                                                                                                                                                                       ; scfifo                                                             ; work              ;
;                      |scfifo_n441:auto_generated|                                                                                                  ; 52 (0)      ; 33 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 33 (0)           ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|projectSystemQsys_Audio_Subsystem_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated                                                                                                                                                                            ; scfifo_n441                                                        ; work              ;
;                         |a_dpfifo_as31:dpfifo|                                                                                                     ; 52 (29)     ; 33 (13)                   ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (16)      ; 0 (0)             ; 33 (13)          ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|projectSystemQsys_Audio_Subsystem_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo                                                                                                                                                       ; a_dpfifo_as31                                                      ; work              ;
;                            |altsyncram_7tb1:FIFOram|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|projectSystemQsys_Audio_Subsystem_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo|altsyncram_7tb1:FIFOram                                                                                                                               ; altsyncram_7tb1                                                    ; work              ;
;                            |cntr_0ab:wr_ptr|                                                                                                       ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|projectSystemQsys_Audio_Subsystem_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo|cntr_0ab:wr_ptr                                                                                                                                       ; cntr_0ab                                                           ; work              ;
;                            |cntr_ca7:usedw_counter|                                                                                                ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|projectSystemQsys_Audio_Subsystem_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo|cntr_ca7:usedw_counter                                                                                                                                ; cntr_ca7                                                           ; work              ;
;                            |cntr_v9b:rd_ptr_msb|                                                                                                   ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|projectSystemQsys_Audio_Subsystem_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo|cntr_v9b:rd_ptr_msb                                                                                                                                   ; cntr_v9b                                                           ; work              ;
;                |altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|                                                                                   ; 52 (0)      ; 33 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 33 (0)           ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|projectSystemQsys_Audio_Subsystem_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO                                                                                                                                                                                                                       ; altera_up_sync_fifo                                                ; projectSystemQsys ;
;                   |scfifo:Sync_FIFO|                                                                                                               ; 52 (0)      ; 33 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 33 (0)           ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|projectSystemQsys_Audio_Subsystem_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO                                                                                                                                                                                                      ; scfifo                                                             ; work              ;
;                      |scfifo_n441:auto_generated|                                                                                                  ; 52 (0)      ; 33 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 33 (0)           ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|projectSystemQsys_Audio_Subsystem_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated                                                                                                                                                                           ; scfifo_n441                                                        ; work              ;
;                         |a_dpfifo_as31:dpfifo|                                                                                                     ; 52 (29)     ; 33 (13)                   ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (16)      ; 0 (0)             ; 33 (13)          ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|projectSystemQsys_Audio_Subsystem_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo                                                                                                                                                      ; a_dpfifo_as31                                                      ; work              ;
;                            |altsyncram_7tb1:FIFOram|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|projectSystemQsys_Audio_Subsystem_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo|altsyncram_7tb1:FIFOram                                                                                                                              ; altsyncram_7tb1                                                    ; work              ;
;                            |cntr_0ab:wr_ptr|                                                                                                       ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|projectSystemQsys_Audio_Subsystem_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo|cntr_0ab:wr_ptr                                                                                                                                      ; cntr_0ab                                                           ; work              ;
;                            |cntr_ca7:usedw_counter|                                                                                                ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|projectSystemQsys_Audio_Subsystem_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo|cntr_ca7:usedw_counter                                                                                                                               ; cntr_ca7                                                           ; work              ;
;                            |cntr_v9b:rd_ptr_msb|                                                                                                   ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|projectSystemQsys_Audio_Subsystem_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo|cntr_v9b:rd_ptr_msb                                                                                                                                  ; cntr_v9b                                                           ; work              ;
;             |altera_up_audio_out_serializer:Audio_Out_Serializer|                                                                                  ; 166 (60)    ; 116 (50)                  ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (9)       ; 0 (0)             ; 117 (51)         ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|projectSystemQsys_Audio_Subsystem_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer                                                                                                                                                                                                                                                                         ; altera_up_audio_out_serializer                                     ; projectSystemQsys ;
;                |altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|                                                                                   ; 53 (0)      ; 33 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 33 (0)           ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|projectSystemQsys_Audio_Subsystem_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO                                                                                                                                                                                                                         ; altera_up_sync_fifo                                                ; projectSystemQsys ;
;                   |scfifo:Sync_FIFO|                                                                                                               ; 53 (0)      ; 33 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 33 (0)           ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|projectSystemQsys_Audio_Subsystem_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO                                                                                                                                                                                                        ; scfifo                                                             ; work              ;
;                      |scfifo_n441:auto_generated|                                                                                                  ; 53 (0)      ; 33 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 33 (0)           ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|projectSystemQsys_Audio_Subsystem_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated                                                                                                                                                                             ; scfifo_n441                                                        ; work              ;
;                         |a_dpfifo_as31:dpfifo|                                                                                                     ; 53 (30)     ; 33 (13)                   ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (17)      ; 0 (0)             ; 33 (13)          ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|projectSystemQsys_Audio_Subsystem_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo                                                                                                                                                        ; a_dpfifo_as31                                                      ; work              ;
;                            |altsyncram_7tb1:FIFOram|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|projectSystemQsys_Audio_Subsystem_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo|altsyncram_7tb1:FIFOram                                                                                                                                ; altsyncram_7tb1                                                    ; work              ;
;                            |cntr_0ab:wr_ptr|                                                                                                       ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|projectSystemQsys_Audio_Subsystem_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo|cntr_0ab:wr_ptr                                                                                                                                        ; cntr_0ab                                                           ; work              ;
;                            |cntr_ca7:usedw_counter|                                                                                                ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|projectSystemQsys_Audio_Subsystem_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo|cntr_ca7:usedw_counter                                                                                                                                 ; cntr_ca7                                                           ; work              ;
;                            |cntr_v9b:rd_ptr_msb|                                                                                                   ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|projectSystemQsys_Audio_Subsystem_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo|cntr_v9b:rd_ptr_msb                                                                                                                                    ; cntr_v9b                                                           ; work              ;
;                |altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|                                                                                  ; 53 (0)      ; 33 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 33 (0)           ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|projectSystemQsys_Audio_Subsystem_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO                                                                                                                                                                                                                        ; altera_up_sync_fifo                                                ; projectSystemQsys ;
;                   |scfifo:Sync_FIFO|                                                                                                               ; 53 (0)      ; 33 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 33 (0)           ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|projectSystemQsys_Audio_Subsystem_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO                                                                                                                                                                                                       ; scfifo                                                             ; work              ;
;                      |scfifo_n441:auto_generated|                                                                                                  ; 53 (0)      ; 33 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 33 (0)           ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|projectSystemQsys_Audio_Subsystem_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated                                                                                                                                                                            ; scfifo_n441                                                        ; work              ;
;                         |a_dpfifo_as31:dpfifo|                                                                                                     ; 53 (30)     ; 33 (13)                   ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (17)      ; 0 (0)             ; 33 (13)          ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|projectSystemQsys_Audio_Subsystem_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo                                                                                                                                                       ; a_dpfifo_as31                                                      ; work              ;
;                            |altsyncram_7tb1:FIFOram|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|projectSystemQsys_Audio_Subsystem_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo|altsyncram_7tb1:FIFOram                                                                                                                               ; altsyncram_7tb1                                                    ; work              ;
;                            |cntr_0ab:wr_ptr|                                                                                                       ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|projectSystemQsys_Audio_Subsystem_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo|cntr_0ab:wr_ptr                                                                                                                                       ; cntr_0ab                                                           ; work              ;
;                            |cntr_ca7:usedw_counter|                                                                                                ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|projectSystemQsys_Audio_Subsystem_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo|cntr_ca7:usedw_counter                                                                                                                                ; cntr_ca7                                                           ; work              ;
;                            |cntr_v9b:rd_ptr_msb|                                                                                                   ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|projectSystemQsys_Audio_Subsystem_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo|cntr_v9b:rd_ptr_msb                                                                                                                                   ; cntr_v9b                                                           ; work              ;
;             |altera_up_clock_edge:ADC_Left_Right_Clock_Edges|                                                                                      ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|projectSystemQsys_Audio_Subsystem_Audio:audio|altera_up_clock_edge:ADC_Left_Right_Clock_Edges                                                                                                                                                                                                                                                                             ; altera_up_clock_edge                                               ; projectSystemQsys ;
;             |altera_up_clock_edge:Bit_Clock_Edges|                                                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|projectSystemQsys_Audio_Subsystem_Audio:audio|altera_up_clock_edge:Bit_Clock_Edges                                                                                                                                                                                                                                                                                        ; altera_up_clock_edge                                               ; projectSystemQsys ;
;             |altera_up_clock_edge:DAC_Left_Right_Clock_Edges|                                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|projectSystemQsys_Audio_Subsystem_Audio:audio|altera_up_clock_edge:DAC_Left_Right_Clock_Edges                                                                                                                                                                                                                                                                             ; altera_up_clock_edge                                               ; projectSystemQsys ;
;          |projectSystemQsys_Audio_Subsystem_Audio_PLL:audio_pll|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|projectSystemQsys_Audio_Subsystem_Audio_PLL:audio_pll                                                                                                                                                                                                                                                                                                                     ; projectSystemQsys_Audio_Subsystem_Audio_PLL                        ; projectSystemQsys ;
;             |altera_up_altpll:audio_pll|                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|projectSystemQsys_Audio_Subsystem_Audio_PLL:audio_pll|altera_up_altpll:audio_pll                                                                                                                                                                                                                                                                                          ; altera_up_altpll                                                   ; projectSystemQsys ;
;                |altpll:PLL_for_DE_Series_Boards|                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|projectSystemQsys_Audio_Subsystem_Audio_PLL:audio_pll|altera_up_altpll:audio_pll|altpll:PLL_for_DE_Series_Boards                                                                                                                                                                                                                                                          ; altpll                                                             ; work              ;
;                   |altpll_dkb2:auto_generated|                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|projectSystemQsys_Audio_Subsystem_Audio_PLL:audio_pll|altera_up_altpll:audio_pll|altpll:PLL_for_DE_Series_Boards|altpll_dkb2:auto_generated                                                                                                                                                                                                                               ; altpll_dkb2                                                        ; work              ;
;       |projectSystemQsys_Char_LCD_16x2:char_lcd_16x2|                                                                                              ; 173 (39)    ; 115 (18)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (21)      ; 10 (0)            ; 105 (18)         ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Char_LCD_16x2:char_lcd_16x2                                                                                                                                                                                                                                                                                                                                                                               ; projectSystemQsys_Char_LCD_16x2                                    ; projectSystemQsys ;
;          |altera_up_character_lcd_communication:Char_LCD_Comm|                                                                                     ; 62 (62)     ; 46 (46)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 10 (10)           ; 36 (36)          ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Char_LCD_16x2:char_lcd_16x2|altera_up_character_lcd_communication:Char_LCD_Comm                                                                                                                                                                                                                                                                                                                           ; altera_up_character_lcd_communication                              ; projectSystemQsys ;
;          |altera_up_character_lcd_initialization:Char_LCD_Init|                                                                                    ; 72 (72)     ; 51 (51)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 51 (51)          ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Char_LCD_16x2:char_lcd_16x2|altera_up_character_lcd_initialization:Char_LCD_Init                                                                                                                                                                                                                                                                                                                          ; altera_up_character_lcd_initialization                             ; projectSystemQsys ;
;       |projectSystemQsys_Expansion_JP5:expansion_jp5|                                                                                              ; 271 (271)   ; 224 (224)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (47)      ; 107 (107)         ; 117 (117)        ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5                                                                                                                                                                                                                                                                                                                                                                               ; projectSystemQsys_Expansion_JP5                                    ; projectSystemQsys ;
;       |projectSystemQsys_Green_LEDs:green_leds|                                                                                                    ; 21 (21)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 18 (18)          ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Green_LEDs:green_leds                                                                                                                                                                                                                                                                                                                                                                                     ; projectSystemQsys_Green_LEDs                                       ; projectSystemQsys ;
;       |projectSystemQsys_Interval_Timer:interval_timer_2|                                                                                          ; 165 (165)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (45)      ; 10 (10)           ; 110 (110)        ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Interval_Timer:interval_timer_2                                                                                                                                                                                                                                                                                                                                                                           ; projectSystemQsys_Interval_Timer                                   ; projectSystemQsys ;
;       |projectSystemQsys_Interval_Timer:interval_timer|                                                                                            ; 167 (167)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (47)      ; 11 (11)           ; 109 (109)        ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Interval_Timer:interval_timer                                                                                                                                                                                                                                                                                                                                                                             ; projectSystemQsys_Interval_Timer                                   ; projectSystemQsys ;
;       |projectSystemQsys_JTAG_UART:jtag_uart|                                                                                                      ; 165 (42)    ; 105 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (17)      ; 18 (1)            ; 98 (23)          ; |project_system|projectSystemQsys:The_System|projectSystemQsys_JTAG_UART:jtag_uart                                                                                                                                                                                                                                                                                                                                                                                       ; projectSystemQsys_JTAG_UART                                        ; projectSystemQsys ;
;          |alt_jtag_atlantic:projectSystemQsys_JTAG_UART_alt_jtag_atlantic|                                                                         ; 74 (74)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 17 (17)           ; 36 (36)          ; |project_system|projectSystemQsys:The_System|projectSystemQsys_JTAG_UART:jtag_uart|alt_jtag_atlantic:projectSystemQsys_JTAG_UART_alt_jtag_atlantic                                                                                                                                                                                                                                                                                                                       ; alt_jtag_atlantic                                                  ; work              ;
;          |projectSystemQsys_JTAG_UART_scfifo_r:the_projectSystemQsys_JTAG_UART_scfifo_r|                                                           ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |project_system|projectSystemQsys:The_System|projectSystemQsys_JTAG_UART:jtag_uart|projectSystemQsys_JTAG_UART_scfifo_r:the_projectSystemQsys_JTAG_UART_scfifo_r                                                                                                                                                                                                                                                                                                         ; projectSystemQsys_JTAG_UART_scfifo_r                               ; projectSystemQsys ;
;             |scfifo:rfifo|                                                                                                                         ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |project_system|projectSystemQsys:The_System|projectSystemQsys_JTAG_UART:jtag_uart|projectSystemQsys_JTAG_UART_scfifo_r:the_projectSystemQsys_JTAG_UART_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                                                                                            ; scfifo                                                             ; work              ;
;                |scfifo_jr21:auto_generated|                                                                                                        ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |project_system|projectSystemQsys:The_System|projectSystemQsys_JTAG_UART:jtag_uart|projectSystemQsys_JTAG_UART_scfifo_r:the_projectSystemQsys_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated                                                                                                                                                                                                                                                                 ; scfifo_jr21                                                        ; work              ;
;                   |a_dpfifo_l011:dpfifo|                                                                                                           ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |project_system|projectSystemQsys:The_System|projectSystemQsys_JTAG_UART:jtag_uart|projectSystemQsys_JTAG_UART_scfifo_r:the_projectSystemQsys_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo                                                                                                                                                                                                                                            ; a_dpfifo_l011                                                      ; work              ;
;                      |a_fefifo_7cf:fifo_state|                                                                                                     ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_JTAG_UART:jtag_uart|projectSystemQsys_JTAG_UART_scfifo_r:the_projectSystemQsys_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                                    ; a_fefifo_7cf                                                       ; work              ;
;                         |cntr_do7:count_usedw|                                                                                                     ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_JTAG_UART:jtag_uart|projectSystemQsys_JTAG_UART_scfifo_r:the_projectSystemQsys_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                                                                                                               ; cntr_do7                                                           ; work              ;
;                      |altsyncram_nio1:FIFOram|                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_JTAG_UART:jtag_uart|projectSystemQsys_JTAG_UART_scfifo_r:the_projectSystemQsys_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram                                                                                                                                                                                                                    ; altsyncram_nio1                                                    ; work              ;
;                      |cntr_1ob:rd_ptr_count|                                                                                                       ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_JTAG_UART:jtag_uart|projectSystemQsys_JTAG_UART_scfifo_r:the_projectSystemQsys_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                                                                                                                      ; cntr_1ob                                                           ; work              ;
;                      |cntr_1ob:wr_ptr|                                                                                                             ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_JTAG_UART:jtag_uart|projectSystemQsys_JTAG_UART_scfifo_r:the_projectSystemQsys_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:wr_ptr                                                                                                                                                                                                                            ; cntr_1ob                                                           ; work              ;
;          |projectSystemQsys_JTAG_UART_scfifo_w:the_projectSystemQsys_JTAG_UART_scfifo_w|                                                           ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |project_system|projectSystemQsys:The_System|projectSystemQsys_JTAG_UART:jtag_uart|projectSystemQsys_JTAG_UART_scfifo_w:the_projectSystemQsys_JTAG_UART_scfifo_w                                                                                                                                                                                                                                                                                                         ; projectSystemQsys_JTAG_UART_scfifo_w                               ; projectSystemQsys ;
;             |scfifo:wfifo|                                                                                                                         ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |project_system|projectSystemQsys:The_System|projectSystemQsys_JTAG_UART:jtag_uart|projectSystemQsys_JTAG_UART_scfifo_w:the_projectSystemQsys_JTAG_UART_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                                                                                            ; scfifo                                                             ; work              ;
;                |scfifo_jr21:auto_generated|                                                                                                        ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |project_system|projectSystemQsys:The_System|projectSystemQsys_JTAG_UART:jtag_uart|projectSystemQsys_JTAG_UART_scfifo_w:the_projectSystemQsys_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated                                                                                                                                                                                                                                                                 ; scfifo_jr21                                                        ; work              ;
;                   |a_dpfifo_l011:dpfifo|                                                                                                           ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |project_system|projectSystemQsys:The_System|projectSystemQsys_JTAG_UART:jtag_uart|projectSystemQsys_JTAG_UART_scfifo_w:the_projectSystemQsys_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo                                                                                                                                                                                                                                            ; a_dpfifo_l011                                                      ; work              ;
;                      |a_fefifo_7cf:fifo_state|                                                                                                     ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_JTAG_UART:jtag_uart|projectSystemQsys_JTAG_UART_scfifo_w:the_projectSystemQsys_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                                    ; a_fefifo_7cf                                                       ; work              ;
;                         |cntr_do7:count_usedw|                                                                                                     ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_JTAG_UART:jtag_uart|projectSystemQsys_JTAG_UART_scfifo_w:the_projectSystemQsys_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                                                                                                               ; cntr_do7                                                           ; work              ;
;                      |altsyncram_nio1:FIFOram|                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_JTAG_UART:jtag_uart|projectSystemQsys_JTAG_UART_scfifo_w:the_projectSystemQsys_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram                                                                                                                                                                                                                    ; altsyncram_nio1                                                    ; work              ;
;                      |cntr_1ob:rd_ptr_count|                                                                                                       ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_JTAG_UART:jtag_uart|projectSystemQsys_JTAG_UART_scfifo_w:the_projectSystemQsys_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                                                                                                                      ; cntr_1ob                                                           ; work              ;
;                      |cntr_1ob:wr_ptr|                                                                                                             ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_JTAG_UART:jtag_uart|projectSystemQsys_JTAG_UART_scfifo_w:the_projectSystemQsys_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:wr_ptr                                                                                                                                                                                                                            ; cntr_1ob                                                           ; work              ;
;       |projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|                                                                                  ; 895 (0)     ; 461 (0)                   ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 434 (0)      ; 121 (0)           ; 340 (0)          ; |project_system|projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge                                                                                                                                                                                                                                                                                                                                                                   ; projectSystemQsys_JTAG_to_FPGA_Bridge                              ; projectSystemQsys ;
;          |altera_avalon_packets_to_master:transacto|                                                                                               ; 346 (0)     ; 152 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 192 (0)      ; 11 (0)            ; 143 (0)          ; |project_system|projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_packets_to_master:transacto                                                                                                                                                                                                                                                                                                                         ; altera_avalon_packets_to_master                                    ; projectSystemQsys ;
;             |packets_to_master:p2m|                                                                                                                ; 346 (346)   ; 152 (152)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 192 (192)    ; 11 (11)           ; 143 (143)        ; |project_system|projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_packets_to_master:transacto|packets_to_master:p2m                                                                                                                                                                                                                                                                                                   ; packets_to_master                                                  ; projectSystemQsys ;
;          |altera_avalon_sc_fifo:fifo|                                                                                                              ; 31 (31)     ; 16 (16)                   ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 17 (17)          ; |project_system|projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_sc_fifo:fifo                                                                                                                                                                                                                                                                                                                                        ; altera_avalon_sc_fifo                                              ; projectSystemQsys ;
;             |altsyncram:mem_rtl_0|                                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                   ; altsyncram                                                         ; work              ;
;                |altsyncram_0qg1:auto_generated|                                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_0qg1:auto_generated                                                                                                                                                                                                                                                                                    ; altsyncram_0qg1                                                    ; work              ;
;          |altera_avalon_st_bytes_to_packets:b2p|                                                                                                   ; 22 (22)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 6 (6)             ; 6 (6)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_st_bytes_to_packets:b2p                                                                                                                                                                                                                                                                                                                             ; altera_avalon_st_bytes_to_packets                                  ; projectSystemQsys ;
;          |altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|                                                                        ; 466 (0)     ; 263 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 203 (0)      ; 102 (0)           ; 161 (0)          ; |project_system|projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master                                                                                                                                                                                                                                                                                                  ; altera_avalon_st_jtag_interface                                    ; projectSystemQsys ;
;             |altera_jtag_dc_streaming:normal.jtag_dc_streaming|                                                                                    ; 464 (0)     ; 263 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 201 (0)      ; 102 (0)           ; 161 (0)          ; |project_system|projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming                                                                                                                                                                                                                                                ; altera_jtag_dc_streaming                                           ; projectSystemQsys ;
;                |altera_avalon_st_clock_crosser:sink_crosser|                                                                                       ; 50 (20)     ; 47 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (2)        ; 34 (16)           ; 13 (3)           ; |project_system|projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser                                                                                                                                                                                                    ; altera_avalon_st_clock_crosser                                     ; projectSystemQsys ;
;                   |altera_avalon_st_pipeline_base:output_stage|                                                                                    ; 19 (19)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 8 (8)             ; 10 (10)          ; |project_system|projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage                                                                                                                                                        ; altera_avalon_st_pipeline_base                                     ; projectSystemQsys ;
;                   |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                               ; altera_std_synchronizer_nocut                                      ; projectSystemQsys ;
;                   |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                           ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                               ; altera_std_synchronizer_nocut                                      ; projectSystemQsys ;
;                |altera_jtag_src_crosser:source_crosser|                                                                                            ; 27 (18)     ; 27 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 24 (16)           ; 3 (2)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_src_crosser:source_crosser                                                                                                                                                                                                         ; altera_jtag_src_crosser                                            ; projectSystemQsys ;
;                   |altera_jtag_control_signal_crosser:crosser|                                                                                     ; 9 (1)       ; 9 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (1)             ; 1 (1)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_src_crosser:source_crosser|altera_jtag_control_signal_crosser:crosser                                                                                                                                                              ; altera_jtag_control_signal_crosser                                 ; projectSystemQsys ;
;                      |altera_std_synchronizer:synchronizer|                                                                                        ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 1 (1)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_src_crosser:source_crosser|altera_jtag_control_signal_crosser:crosser|altera_std_synchronizer:synchronizer                                                                                                                         ; altera_std_synchronizer                                            ; work              ;
;                |altera_jtag_streaming:jtag_streaming|                                                                                              ; 386 (357)   ; 186 (167)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 198 (190)    ; 42 (26)           ; 146 (138)        ; |project_system|projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming                                                                                                                                                                                                           ; altera_jtag_streaming                                              ; projectSystemQsys ;
;                   |altera_avalon_st_idle_inserter:idle_inserter|                                                                                   ; 7 (7)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 1 (1)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_avalon_st_idle_inserter:idle_inserter                                                                                                                                                              ; altera_avalon_st_idle_inserter                                     ; projectSystemQsys ;
;                   |altera_avalon_st_idle_remover:idle_remover|                                                                                     ; 8 (8)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_avalon_st_idle_remover:idle_remover                                                                                                                                                                ; altera_avalon_st_idle_remover                                      ; projectSystemQsys ;
;                   |altera_std_synchronizer:clock_sense_reset_n_synchronizer|                                                                       ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 1 (1)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_sense_reset_n_synchronizer                                                                                                                                                  ; altera_std_synchronizer                                            ; work              ;
;                   |altera_std_synchronizer:clock_sensor_synchronizer|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_sensor_synchronizer                                                                                                                                                         ; altera_std_synchronizer                                            ; work              ;
;                   |altera_std_synchronizer:clock_to_sample_div2_synchronizer|                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_to_sample_div2_synchronizer                                                                                                                                                 ; altera_std_synchronizer                                            ; work              ;
;                   |altera_std_synchronizer:reset_to_sample_synchronizer|                                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:reset_to_sample_synchronizer                                                                                                                                                      ; altera_std_synchronizer                                            ; work              ;
;                |altera_std_synchronizer:synchronizer|                                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_std_synchronizer:synchronizer                                                                                                                                                                                                           ; altera_std_synchronizer                                            ; work              ;
;             |altera_jtag_sld_node:node|                                                                                                            ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_sld_node:node                                                                                                                                                                                                                                                                        ; altera_jtag_sld_node                                               ; projectSystemQsys ;
;                |sld_virtual_jtag_basic:sld_virtual_jtag_component|                                                                                 ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_sld_node:node|sld_virtual_jtag_basic:sld_virtual_jtag_component                                                                                                                                                                                                                      ; sld_virtual_jtag_basic                                             ; work              ;
;          |altera_avalon_st_packets_to_bytes:p2b|                                                                                                   ; 30 (30)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 15 (15)          ; |project_system|projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_st_packets_to_bytes:p2b                                                                                                                                                                                                                                                                                                                             ; altera_avalon_st_packets_to_bytes                                  ; projectSystemQsys ;
;          |altera_reset_controller:rst_controller|                                                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                            ; altera_reset_controller                                            ; projectSystemQsys ;
;             |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                 ; altera_reset_synchronizer                                          ; projectSystemQsys ;
;       |projectSystemQsys_Nios2:nios2|                                                                                                              ; 3497 (3)    ; 2120 (3)                  ; 0 (0)         ; 51200       ; 10   ; 8            ; 0       ; 4         ; 0    ; 0            ; 1377 (0)     ; 397 (0)           ; 1723 (0)         ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2                                                                                                                                                                                                                                                                                                                                                                                               ; projectSystemQsys_Nios2                                            ; projectSystemQsys ;
;          |projectSystemQsys_Nios2_cpu:cpu|                                                                                                         ; 3497 (2458) ; 2117 (1464)               ; 0 (0)         ; 51200       ; 10   ; 8            ; 0       ; 4         ; 0    ; 0            ; 1377 (997)   ; 397 (280)         ; 1723 (1148)      ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu                                                                                                                                                                                                                                                                                                                                                               ; projectSystemQsys_Nios2_cpu                                        ; projectSystemQsys ;
;             |projectSystemQsys_Nios2_cpu_bht_module:projectSystemQsys_Nios2_cpu_bht|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_bht_module:projectSystemQsys_Nios2_cpu_bht                                                                                                                                                                                                                                                                                        ; projectSystemQsys_Nios2_cpu_bht_module                             ; projectSystemQsys ;
;                |altsyncram:the_altsyncram|                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_bht_module:projectSystemQsys_Nios2_cpu_bht|altsyncram:the_altsyncram                                                                                                                                                                                                                                                              ; altsyncram                                                         ; work              ;
;                   |altsyncram_97d1:auto_generated|                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_bht_module:projectSystemQsys_Nios2_cpu_bht|altsyncram:the_altsyncram|altsyncram_97d1:auto_generated                                                                                                                                                                                                                               ; altsyncram_97d1                                                    ; work              ;
;             |projectSystemQsys_Nios2_cpu_ic_data_module:projectSystemQsys_Nios2_cpu_ic_data|                                                       ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_ic_data_module:projectSystemQsys_Nios2_cpu_ic_data                                                                                                                                                                                                                                                                                ; projectSystemQsys_Nios2_cpu_ic_data_module                         ; projectSystemQsys ;
;                |altsyncram:the_altsyncram|                                                                                                         ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_ic_data_module:projectSystemQsys_Nios2_cpu_ic_data|altsyncram:the_altsyncram                                                                                                                                                                                                                                                      ; altsyncram                                                         ; work              ;
;                   |altsyncram_cjd1:auto_generated|                                                                                                 ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_ic_data_module:projectSystemQsys_Nios2_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated                                                                                                                                                                                                                       ; altsyncram_cjd1                                                    ; work              ;
;             |projectSystemQsys_Nios2_cpu_ic_tag_module:projectSystemQsys_Nios2_cpu_ic_tag|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_ic_tag_module:projectSystemQsys_Nios2_cpu_ic_tag                                                                                                                                                                                                                                                                                  ; projectSystemQsys_Nios2_cpu_ic_tag_module                          ; projectSystemQsys ;
;                |altsyncram:the_altsyncram|                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_ic_tag_module:projectSystemQsys_Nios2_cpu_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                                                        ; altsyncram                                                         ; work              ;
;                   |altsyncram_bad1:auto_generated|                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_ic_tag_module:projectSystemQsys_Nios2_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_bad1:auto_generated                                                                                                                                                                                                                         ; altsyncram_bad1                                                    ; work              ;
;             |projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|                                                      ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell                                                                                                                                                                                                                                                                               ; projectSystemQsys_Nios2_cpu_mult_cell                              ; projectSystemQsys ;
;                |altera_mult_add:the_altmult_add_p1|                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1                                                                                                                                                                                                                                            ; altera_mult_add                                                    ; work              ;
;                   |altera_mult_add_udu2:auto_generated|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_udu2:auto_generated                                                                                                                                                                                                        ; altera_mult_add_udu2                                               ; work              ;
;                      |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_udu2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                                               ; altera_mult_add_rtl                                                ; work              ;
;                         |ama_multiplier_function:multiplier_block|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_udu2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                                                      ; ama_multiplier_function                                            ; work              ;
;                            |lpm_mult:Mult0|                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_udu2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                                                                       ; lpm_mult                                                           ; work              ;
;                               |mult_jp01:auto_generated|                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_udu2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated                                                                              ; mult_jp01                                                          ; work              ;
;                |altera_mult_add:the_altmult_add_p2|                                                                                                ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2                                                                                                                                                                                                                                            ; altera_mult_add                                                    ; work              ;
;                   |altera_mult_add_eou2:auto_generated|                                                                                            ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_eou2:auto_generated                                                                                                                                                                                                        ; altera_mult_add_eou2                                               ; work              ;
;                      |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                                    ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_eou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                                               ; altera_mult_add_rtl                                                ; work              ;
;                         |ama_data_split_reg_ext_function:datab_split|                                                                              ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_eou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split                                                                                                                   ; ama_data_split_reg_ext_function                                    ; work              ;
;                            |ama_dynamic_signed_function:data0_signed_extension_block|                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_eou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_dynamic_signed_function:data0_signed_extension_block                                                          ; ama_dynamic_signed_function                                        ; work              ;
;                         |ama_multiplier_function:multiplier_block|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_eou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                                                      ; ama_multiplier_function                                            ; work              ;
;                            |lpm_mult:Mult0|                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_eou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                                                                       ; lpm_mult                                                           ; work              ;
;                               |mult_jp01:auto_generated|                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_eou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated                                                                              ; mult_jp01                                                          ; work              ;
;                |altera_mult_add:the_altmult_add_p3|                                                                                                ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3                                                                                                                                                                                                                                            ; altera_mult_add                                                    ; work              ;
;                   |altera_mult_add_dou2:auto_generated|                                                                                            ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_dou2:auto_generated                                                                                                                                                                                                        ; altera_mult_add_dou2                                               ; work              ;
;                      |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                                    ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_dou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                                               ; altera_mult_add_rtl                                                ; work              ;
;                         |ama_data_split_reg_ext_function:dataa_split|                                                                              ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_dou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split                                                                                                                   ; ama_data_split_reg_ext_function                                    ; work              ;
;                            |ama_dynamic_signed_function:data0_signed_extension_block|                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_dou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_dynamic_signed_function:data0_signed_extension_block                                                          ; ama_dynamic_signed_function                                        ; work              ;
;                         |ama_multiplier_function:multiplier_block|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_dou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                                                      ; ama_multiplier_function                                            ; work              ;
;                            |lpm_mult:Mult0|                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_dou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                                                                       ; lpm_mult                                                           ; work              ;
;                               |mult_jp01:auto_generated|                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_dou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated                                                                              ; mult_jp01                                                          ; work              ;
;                |altera_mult_add:the_altmult_add_p4|                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p4                                                                                                                                                                                                                                            ; altera_mult_add                                                    ; work              ;
;                   |altera_mult_add_t2v2:auto_generated|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p4|altera_mult_add_t2v2:auto_generated                                                                                                                                                                                                        ; altera_mult_add_t2v2                                               ; work              ;
;                      |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p4|altera_mult_add_t2v2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                                               ; altera_mult_add_rtl                                                ; work              ;
;                         |ama_multiplier_function:multiplier_block|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p4|altera_mult_add_t2v2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                                                      ; ama_multiplier_function                                            ; work              ;
;                            |lpm_mult:Mult0|                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p4|altera_mult_add_t2v2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                                                                       ; lpm_mult                                                           ; work              ;
;                               |mult_jp01:auto_generated|                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p4|altera_mult_add_t2v2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated                                                                              ; mult_jp01                                                          ; work              ;
;             |projectSystemQsys_Nios2_cpu_nios2_oci:the_projectSystemQsys_Nios2_cpu_nios2_oci|                                                      ; 1070 (87)   ; 652 (80)                  ; 0 (0)         ; 12800       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 377 (7)      ; 117 (7)           ; 576 (73)         ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_nios2_oci:the_projectSystemQsys_Nios2_cpu_nios2_oci                                                                                                                                                                                                                                                                               ; projectSystemQsys_Nios2_cpu_nios2_oci                              ; projectSystemQsys ;
;                |projectSystemQsys_Nios2_cpu_debug_slave_wrapper:the_projectSystemQsys_Nios2_cpu_debug_slave_wrapper|                               ; 167 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (0)       ; 46 (0)            ; 50 (0)           ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_nios2_oci:the_projectSystemQsys_Nios2_cpu_nios2_oci|projectSystemQsys_Nios2_cpu_debug_slave_wrapper:the_projectSystemQsys_Nios2_cpu_debug_slave_wrapper                                                                                                                                                                           ; projectSystemQsys_Nios2_cpu_debug_slave_wrapper                    ; projectSystemQsys ;
;                   |projectSystemQsys_Nios2_cpu_debug_slave_sysclk:the_projectSystemQsys_Nios2_cpu_debug_slave_sysclk|                              ; 56 (53)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 40 (38)           ; 9 (8)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_nios2_oci:the_projectSystemQsys_Nios2_cpu_nios2_oci|projectSystemQsys_Nios2_cpu_debug_slave_wrapper:the_projectSystemQsys_Nios2_cpu_debug_slave_wrapper|projectSystemQsys_Nios2_cpu_debug_slave_sysclk:the_projectSystemQsys_Nios2_cpu_debug_slave_sysclk                                                                         ; projectSystemQsys_Nios2_cpu_debug_slave_sysclk                     ; projectSystemQsys ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer3|                                                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_nios2_oci:the_projectSystemQsys_Nios2_cpu_nios2_oci|projectSystemQsys_Nios2_cpu_debug_slave_wrapper:the_projectSystemQsys_Nios2_cpu_debug_slave_wrapper|projectSystemQsys_Nios2_cpu_debug_slave_sysclk:the_projectSystemQsys_Nios2_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3                    ; altera_std_synchronizer                                            ; work              ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer4|                                                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_nios2_oci:the_projectSystemQsys_Nios2_cpu_nios2_oci|projectSystemQsys_Nios2_cpu_debug_slave_wrapper:the_projectSystemQsys_Nios2_cpu_debug_slave_wrapper|projectSystemQsys_Nios2_cpu_debug_slave_sysclk:the_projectSystemQsys_Nios2_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4                    ; altera_std_synchronizer                                            ; work              ;
;                   |projectSystemQsys_Nios2_cpu_debug_slave_tck:the_projectSystemQsys_Nios2_cpu_debug_slave_tck|                                    ; 109 (105)   ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (61)      ; 6 (3)             ; 42 (42)          ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_nios2_oci:the_projectSystemQsys_Nios2_cpu_nios2_oci|projectSystemQsys_Nios2_cpu_debug_slave_wrapper:the_projectSystemQsys_Nios2_cpu_debug_slave_wrapper|projectSystemQsys_Nios2_cpu_debug_slave_tck:the_projectSystemQsys_Nios2_cpu_debug_slave_tck                                                                               ; projectSystemQsys_Nios2_cpu_debug_slave_tck                        ; projectSystemQsys ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer1|                                                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_nios2_oci:the_projectSystemQsys_Nios2_cpu_nios2_oci|projectSystemQsys_Nios2_cpu_debug_slave_wrapper:the_projectSystemQsys_Nios2_cpu_debug_slave_wrapper|projectSystemQsys_Nios2_cpu_debug_slave_tck:the_projectSystemQsys_Nios2_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1                          ; altera_std_synchronizer                                            ; work              ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer2|                                                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_nios2_oci:the_projectSystemQsys_Nios2_cpu_nios2_oci|projectSystemQsys_Nios2_cpu_debug_slave_wrapper:the_projectSystemQsys_Nios2_cpu_debug_slave_wrapper|projectSystemQsys_Nios2_cpu_debug_slave_tck:the_projectSystemQsys_Nios2_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2                          ; altera_std_synchronizer                                            ; work              ;
;                   |sld_virtual_jtag_basic:projectSystemQsys_Nios2_cpu_debug_slave_phy|                                                             ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_nios2_oci:the_projectSystemQsys_Nios2_cpu_nios2_oci|projectSystemQsys_Nios2_cpu_debug_slave_wrapper:the_projectSystemQsys_Nios2_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:projectSystemQsys_Nios2_cpu_debug_slave_phy                                                                                                        ; sld_virtual_jtag_basic                                             ; work              ;
;                |projectSystemQsys_Nios2_cpu_nios2_avalon_reg:the_projectSystemQsys_Nios2_cpu_nios2_avalon_reg|                                     ; 15 (15)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 8 (8)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_nios2_oci:the_projectSystemQsys_Nios2_cpu_nios2_oci|projectSystemQsys_Nios2_cpu_nios2_avalon_reg:the_projectSystemQsys_Nios2_cpu_nios2_avalon_reg                                                                                                                                                                                 ; projectSystemQsys_Nios2_cpu_nios2_avalon_reg                       ; projectSystemQsys ;
;                |projectSystemQsys_Nios2_cpu_nios2_oci_break:the_projectSystemQsys_Nios2_cpu_nios2_oci_break|                                       ; 280 (280)   ; 257 (257)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 60 (60)           ; 201 (201)        ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_nios2_oci:the_projectSystemQsys_Nios2_cpu_nios2_oci|projectSystemQsys_Nios2_cpu_nios2_oci_break:the_projectSystemQsys_Nios2_cpu_nios2_oci_break                                                                                                                                                                                   ; projectSystemQsys_Nios2_cpu_nios2_oci_break                        ; projectSystemQsys ;
;                |projectSystemQsys_Nios2_cpu_nios2_oci_dbrk:the_projectSystemQsys_Nios2_cpu_nios2_oci_dbrk|                                         ; 238 (67)    ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 111 (21)     ; 0 (0)             ; 127 (46)         ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_nios2_oci:the_projectSystemQsys_Nios2_cpu_nios2_oci|projectSystemQsys_Nios2_cpu_nios2_oci_dbrk:the_projectSystemQsys_Nios2_cpu_nios2_oci_dbrk                                                                                                                                                                                     ; projectSystemQsys_Nios2_cpu_nios2_oci_dbrk                         ; projectSystemQsys ;
;                   |projectSystemQsys_Nios2_cpu_nios2_oci_match_paired:projectSystemQsys_Nios2_cpu_nios2_oci_dbrk_hit0_match_paired|                ; 84 (84)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (53)      ; 0 (0)             ; 31 (31)          ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_nios2_oci:the_projectSystemQsys_Nios2_cpu_nios2_oci|projectSystemQsys_Nios2_cpu_nios2_oci_dbrk:the_projectSystemQsys_Nios2_cpu_nios2_oci_dbrk|projectSystemQsys_Nios2_cpu_nios2_oci_match_paired:projectSystemQsys_Nios2_cpu_nios2_oci_dbrk_hit0_match_paired                                                                     ; projectSystemQsys_Nios2_cpu_nios2_oci_match_paired                 ; projectSystemQsys ;
;                   |projectSystemQsys_Nios2_cpu_nios2_oci_match_single:projectSystemQsys_Nios2_cpu_nios2_oci_dbrk_hit0_match_single|                ; 44 (44)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 34 (34)          ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_nios2_oci:the_projectSystemQsys_Nios2_cpu_nios2_oci|projectSystemQsys_Nios2_cpu_nios2_oci_dbrk:the_projectSystemQsys_Nios2_cpu_nios2_oci_dbrk|projectSystemQsys_Nios2_cpu_nios2_oci_match_single:projectSystemQsys_Nios2_cpu_nios2_oci_dbrk_hit0_match_single                                                                     ; projectSystemQsys_Nios2_cpu_nios2_oci_match_single                 ; projectSystemQsys ;
;                   |projectSystemQsys_Nios2_cpu_nios2_oci_match_single:projectSystemQsys_Nios2_cpu_nios2_oci_dbrk_hit1_match_single|                ; 43 (43)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 16 (16)          ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_nios2_oci:the_projectSystemQsys_Nios2_cpu_nios2_oci|projectSystemQsys_Nios2_cpu_nios2_oci_dbrk:the_projectSystemQsys_Nios2_cpu_nios2_oci_dbrk|projectSystemQsys_Nios2_cpu_nios2_oci_match_single:projectSystemQsys_Nios2_cpu_nios2_oci_dbrk_hit1_match_single                                                                     ; projectSystemQsys_Nios2_cpu_nios2_oci_match_single                 ; projectSystemQsys ;
;                |projectSystemQsys_Nios2_cpu_nios2_oci_debug:the_projectSystemQsys_Nios2_cpu_nios2_oci_debug|                                       ; 11 (9)      ; 9 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (0)             ; 8 (7)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_nios2_oci:the_projectSystemQsys_Nios2_cpu_nios2_oci|projectSystemQsys_Nios2_cpu_nios2_oci_debug:the_projectSystemQsys_Nios2_cpu_nios2_oci_debug                                                                                                                                                                                   ; projectSystemQsys_Nios2_cpu_nios2_oci_debug                        ; projectSystemQsys ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_nios2_oci:the_projectSystemQsys_Nios2_cpu_nios2_oci|projectSystemQsys_Nios2_cpu_nios2_oci_debug:the_projectSystemQsys_Nios2_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                               ; altera_std_synchronizer                                            ; work              ;
;                |projectSystemQsys_Nios2_cpu_nios2_oci_im:the_projectSystemQsys_Nios2_cpu_nios2_oci_im|                                             ; 21 (21)     ; 15 (15)                   ; 0 (0)         ; 4608        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_nios2_oci:the_projectSystemQsys_Nios2_cpu_nios2_oci|projectSystemQsys_Nios2_cpu_nios2_oci_im:the_projectSystemQsys_Nios2_cpu_nios2_oci_im                                                                                                                                                                                         ; projectSystemQsys_Nios2_cpu_nios2_oci_im                           ; projectSystemQsys ;
;                   |projectSystemQsys_Nios2_cpu_traceram_lpm_dram_sdp_component_module:projectSystemQsys_Nios2_cpu_traceram_lpm_dram_sdp_component| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4608        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_nios2_oci:the_projectSystemQsys_Nios2_cpu_nios2_oci|projectSystemQsys_Nios2_cpu_nios2_oci_im:the_projectSystemQsys_Nios2_cpu_nios2_oci_im|projectSystemQsys_Nios2_cpu_traceram_lpm_dram_sdp_component_module:projectSystemQsys_Nios2_cpu_traceram_lpm_dram_sdp_component                                                          ; projectSystemQsys_Nios2_cpu_traceram_lpm_dram_sdp_component_module ; projectSystemQsys ;
;                      |altsyncram:the_altsyncram|                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4608        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_nios2_oci:the_projectSystemQsys_Nios2_cpu_nios2_oci|projectSystemQsys_Nios2_cpu_nios2_oci_im:the_projectSystemQsys_Nios2_cpu_nios2_oci_im|projectSystemQsys_Nios2_cpu_traceram_lpm_dram_sdp_component_module:projectSystemQsys_Nios2_cpu_traceram_lpm_dram_sdp_component|altsyncram:the_altsyncram                                ; altsyncram                                                         ; work              ;
;                         |altsyncram_7mc1:auto_generated|                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4608        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_nios2_oci:the_projectSystemQsys_Nios2_cpu_nios2_oci|projectSystemQsys_Nios2_cpu_nios2_oci_im:the_projectSystemQsys_Nios2_cpu_nios2_oci_im|projectSystemQsys_Nios2_cpu_traceram_lpm_dram_sdp_component_module:projectSystemQsys_Nios2_cpu_traceram_lpm_dram_sdp_component|altsyncram:the_altsyncram|altsyncram_7mc1:auto_generated ; altsyncram_7mc1                                                    ; work              ;
;                |projectSystemQsys_Nios2_cpu_nios2_oci_itrace:the_projectSystemQsys_Nios2_cpu_nios2_oci_itrace|                                     ; 223 (223)   ; 121 (121)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (69)      ; 2 (2)             ; 152 (152)        ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_nios2_oci:the_projectSystemQsys_Nios2_cpu_nios2_oci|projectSystemQsys_Nios2_cpu_nios2_oci_itrace:the_projectSystemQsys_Nios2_cpu_nios2_oci_itrace                                                                                                                                                                                 ; projectSystemQsys_Nios2_cpu_nios2_oci_itrace                       ; projectSystemQsys ;
;                |projectSystemQsys_Nios2_cpu_nios2_oci_xbrk:the_projectSystemQsys_Nios2_cpu_nios2_oci_xbrk|                                         ; 47 (47)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 28 (28)          ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_nios2_oci:the_projectSystemQsys_Nios2_cpu_nios2_oci|projectSystemQsys_Nios2_cpu_nios2_oci_xbrk:the_projectSystemQsys_Nios2_cpu_nios2_oci_xbrk                                                                                                                                                                                     ; projectSystemQsys_Nios2_cpu_nios2_oci_xbrk                         ; projectSystemQsys ;
;                |projectSystemQsys_Nios2_cpu_nios2_ocimem:the_projectSystemQsys_Nios2_cpu_nios2_ocimem|                                             ; 116 (116)   ; 49 (49)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (66)      ; 1 (1)             ; 49 (49)          ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_nios2_oci:the_projectSystemQsys_Nios2_cpu_nios2_oci|projectSystemQsys_Nios2_cpu_nios2_ocimem:the_projectSystemQsys_Nios2_cpu_nios2_ocimem                                                                                                                                                                                         ; projectSystemQsys_Nios2_cpu_nios2_ocimem                           ; projectSystemQsys ;
;                   |projectSystemQsys_Nios2_cpu_ociram_sp_ram_module:projectSystemQsys_Nios2_cpu_ociram_sp_ram|                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_nios2_oci:the_projectSystemQsys_Nios2_cpu_nios2_oci|projectSystemQsys_Nios2_cpu_nios2_ocimem:the_projectSystemQsys_Nios2_cpu_nios2_ocimem|projectSystemQsys_Nios2_cpu_ociram_sp_ram_module:projectSystemQsys_Nios2_cpu_ociram_sp_ram                                                                                              ; projectSystemQsys_Nios2_cpu_ociram_sp_ram_module                   ; projectSystemQsys ;
;                      |altsyncram:the_altsyncram|                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_nios2_oci:the_projectSystemQsys_Nios2_cpu_nios2_oci|projectSystemQsys_Nios2_cpu_nios2_ocimem:the_projectSystemQsys_Nios2_cpu_nios2_ocimem|projectSystemQsys_Nios2_cpu_ociram_sp_ram_module:projectSystemQsys_Nios2_cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                                    ; altsyncram                                                         ; work              ;
;                         |altsyncram_ac71:auto_generated|                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_nios2_oci:the_projectSystemQsys_Nios2_cpu_nios2_oci|projectSystemQsys_Nios2_cpu_nios2_ocimem:the_projectSystemQsys_Nios2_cpu_nios2_ocimem|projectSystemQsys_Nios2_cpu_ociram_sp_ram_module:projectSystemQsys_Nios2_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_ac71:auto_generated                                     ; altsyncram_ac71                                                    ; work              ;
;             |projectSystemQsys_Nios2_cpu_register_bank_a_module:projectSystemQsys_Nios2_cpu_register_bank_a|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_register_bank_a_module:projectSystemQsys_Nios2_cpu_register_bank_a                                                                                                                                                                                                                                                                ; projectSystemQsys_Nios2_cpu_register_bank_a_module                 ; projectSystemQsys ;
;                |altsyncram:the_altsyncram|                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_register_bank_a_module:projectSystemQsys_Nios2_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                                                      ; altsyncram                                                         ; work              ;
;                   |altsyncram_fic1:auto_generated|                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_register_bank_a_module:projectSystemQsys_Nios2_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_fic1:auto_generated                                                                                                                                                                                                       ; altsyncram_fic1                                                    ; work              ;
;             |projectSystemQsys_Nios2_cpu_register_bank_b_module:projectSystemQsys_Nios2_cpu_register_bank_b|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_register_bank_b_module:projectSystemQsys_Nios2_cpu_register_bank_b                                                                                                                                                                                                                                                                ; projectSystemQsys_Nios2_cpu_register_bank_b_module                 ; projectSystemQsys ;
;                |altsyncram:the_altsyncram|                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_register_bank_b_module:projectSystemQsys_Nios2_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                                                      ; altsyncram                                                         ; work              ;
;                   |altsyncram_fic1:auto_generated|                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_register_bank_b_module:projectSystemQsys_Nios2_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_fic1:auto_generated                                                                                                                                                                                                       ; altsyncram_fic1                                                    ; work              ;
;       |projectSystemQsys_Red_LEDs:red_leds|                                                                                                        ; 39 (39)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 36 (36)          ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Red_LEDs:red_leds                                                                                                                                                                                                                                                                                                                                                                                         ; projectSystemQsys_Red_LEDs                                         ; projectSystemQsys ;
;       |projectSystemQsys_SDRAM:sdram|                                                                                                              ; 446 (278)   ; 283 (155)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 163 (157)    ; 66 (5)            ; 217 (95)         ; |project_system|projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram                                                                                                                                                                                                                                                                                                                                                                                               ; projectSystemQsys_SDRAM                                            ; projectSystemQsys ;
;          |projectSystemQsys_SDRAM_input_efifo_module:the_projectSystemQsys_SDRAM_input_efifo_module|                                               ; 193 (193)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 61 (61)           ; 126 (126)        ; |project_system|projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|projectSystemQsys_SDRAM_input_efifo_module:the_projectSystemQsys_SDRAM_input_efifo_module                                                                                                                                                                                                                                                                                                     ; projectSystemQsys_SDRAM_input_efifo_module                         ; projectSystemQsys ;
;       |projectSystemQsys_SRAM:sram|                                                                                                                ; 60 (60)     ; 60 (60)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 23 (23)           ; 37 (37)          ; |project_system|projectSystemQsys:The_System|projectSystemQsys_SRAM:sram                                                                                                                                                                                                                                                                                                                                                                                                 ; projectSystemQsys_SRAM                                             ; projectSystemQsys ;
;       |projectSystemQsys_Slider_Switches:slider_switches|                                                                                          ; 19 (19)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 18 (18)          ; |project_system|projectSystemQsys:The_System|projectSystemQsys_Slider_Switches:slider_switches                                                                                                                                                                                                                                                                                                                                                                           ; projectSystemQsys_Slider_Switches                                  ; projectSystemQsys ;
;       |projectSystemQsys_System_PLL:system_pll|                                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_System_PLL:system_pll                                                                                                                                                                                                                                                                                                                                                                                     ; projectSystemQsys_System_PLL                                       ; projectSystemQsys ;
;          |altera_up_altpll:sys_pll|                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_System_PLL:system_pll|altera_up_altpll:sys_pll                                                                                                                                                                                                                                                                                                                                                            ; altera_up_altpll                                                   ; projectSystemQsys ;
;             |altpll:PLL_for_DE_Series_Boards|                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_System_PLL:system_pll|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards                                                                                                                                                                                                                                                                                                                            ; altpll                                                             ; work              ;
;                |altpll_3lb2:auto_generated|                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_System_PLL:system_pll|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards|altpll_3lb2:auto_generated                                                                                                                                                                                                                                                                                                 ; altpll_3lb2                                                        ; work              ;
;       |projectSystemQsys_keys:keys|                                                                                                                ; 26 (26)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 20 (20)          ; |project_system|projectSystemQsys:The_System|projectSystemQsys_keys:keys                                                                                                                                                                                                                                                                                                                                                                                                 ; projectSystemQsys_keys                                             ; projectSystemQsys ;
;       |projectSystemQsys_mm_interconnect_0:mm_interconnect_0|                                                                                      ; 2579 (0)    ; 851 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1294 (0)     ; 74 (0)            ; 1211 (0)         ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                                                                                       ; projectSystemQsys_mm_interconnect_0                                ; projectSystemQsys ;
;          |altera_avalon_sc_fifo:audio_subsystem_audio_slave_agent_rsp_fifo|                                                                        ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:audio_subsystem_audio_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                      ; altera_avalon_sc_fifo                                              ; projectSystemQsys ;
;          |altera_avalon_sc_fifo:av_config_avalon_av_config_slave_agent_rsp_fifo|                                                                   ; 11 (11)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 6 (6)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:av_config_avalon_av_config_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                 ; altera_avalon_sc_fifo                                              ; projectSystemQsys ;
;          |altera_avalon_sc_fifo:char_lcd_16x2_avalon_lcd_slave_agent_rsp_fifo|                                                                     ; 20 (20)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 2 (2)             ; 12 (12)          ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:char_lcd_16x2_avalon_lcd_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                                              ; projectSystemQsys ;
;          |altera_avalon_sc_fifo:expansion_jp5_s1_agent_rsp_fifo|                                                                                   ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (2)             ; 5 (5)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:expansion_jp5_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                 ; altera_avalon_sc_fifo                                              ; projectSystemQsys ;
;          |altera_avalon_sc_fifo:green_leds_s1_agent_rsp_fifo|                                                                                      ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 6 (6)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:green_leds_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                    ; altera_avalon_sc_fifo                                              ; projectSystemQsys ;
;          |altera_avalon_sc_fifo:interval_timer_2_s1_agent_rsp_fifo|                                                                                ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 6 (6)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:interval_timer_2_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                              ; altera_avalon_sc_fifo                                              ; projectSystemQsys ;
;          |altera_avalon_sc_fifo:interval_timer_s1_agent_rsp_fifo|                                                                                  ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:interval_timer_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                ; altera_avalon_sc_fifo                                              ; projectSystemQsys ;
;          |altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|                                                                        ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                      ; altera_avalon_sc_fifo                                              ; projectSystemQsys ;
;          |altera_avalon_sc_fifo:keys_s1_agent_rsp_fifo|                                                                                            ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:keys_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                          ; altera_avalon_sc_fifo                                              ; projectSystemQsys ;
;          |altera_avalon_sc_fifo:nios2_debug_mem_slave_agent_rsp_fifo|                                                                              ; 14 (14)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 9 (9)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                            ; altera_avalon_sc_fifo                                              ; projectSystemQsys ;
;          |altera_avalon_sc_fifo:red_leds_s1_agent_rsp_fifo|                                                                                        ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:red_leds_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                      ; altera_avalon_sc_fifo                                              ; projectSystemQsys ;
;          |altera_avalon_sc_fifo:sd_card_avalon_sdcard_slave_agent_rsp_fifo|                                                                        ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sd_card_avalon_sdcard_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                      ; altera_avalon_sc_fifo                                              ; projectSystemQsys ;
;          |altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|                                                                                           ; 50 (50)     ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 4 (4)             ; 36 (36)          ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                                              ; projectSystemQsys ;
;          |altera_avalon_sc_fifo:seven_seg_0_s1_agent_rsp_fifo|                                                                                     ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:seven_seg_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                                              ; projectSystemQsys ;
;          |altera_avalon_sc_fifo:seven_seg_1_s1_agent_rsp_fifo|                                                                                     ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (2)             ; 5 (5)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:seven_seg_1_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                                              ; projectSystemQsys ;
;          |altera_avalon_sc_fifo:seven_seg_2_s1_agent_rsp_fifo|                                                                                     ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 6 (6)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:seven_seg_2_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                                              ; projectSystemQsys ;
;          |altera_avalon_sc_fifo:seven_seg_3_s1_agent_rsp_fifo|                                                                                     ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (2)             ; 5 (5)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:seven_seg_3_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                                              ; projectSystemQsys ;
;          |altera_avalon_sc_fifo:seven_seg_4_s1_agent_rsp_fifo|                                                                                     ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:seven_seg_4_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                                              ; projectSystemQsys ;
;          |altera_avalon_sc_fifo:seven_seg_5_s1_agent_rsp_fifo|                                                                                     ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (2)             ; 5 (5)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:seven_seg_5_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                                              ; projectSystemQsys ;
;          |altera_avalon_sc_fifo:seven_seg_6_s1_agent_rsp_fifo|                                                                                     ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:seven_seg_6_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                                              ; projectSystemQsys ;
;          |altera_avalon_sc_fifo:seven_seg_7_s1_agent_rsp_fifo|                                                                                     ; 10 (10)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 6 (6)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:seven_seg_7_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                                              ; projectSystemQsys ;
;          |altera_avalon_sc_fifo:slider_switches_s1_agent_rsp_fifo|                                                                                 ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:slider_switches_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                               ; altera_avalon_sc_fifo                                              ; projectSystemQsys ;
;          |altera_avalon_sc_fifo:sram_avalon_sram_slave_agent_rdata_fifo|                                                                           ; 54 (54)     ; 51 (51)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 15 (15)           ; 36 (36)          ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_avalon_sram_slave_agent_rdata_fifo                                                                                                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                                              ; projectSystemQsys ;
;          |altera_avalon_sc_fifo:sram_avalon_sram_slave_agent_rsp_fifo|                                                                             ; 34 (34)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 6 (6)             ; 21 (21)          ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_avalon_sram_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                           ; altera_avalon_sc_fifo                                              ; projectSystemQsys ;
;          |altera_merlin_master_agent:jtag_to_fpga_bridge_master_agent|                                                                             ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:jtag_to_fpga_bridge_master_agent                                                                                                                                                                                                                                                                                                           ; altera_merlin_master_agent                                         ; projectSystemQsys ;
;          |altera_merlin_master_agent:nios2_data_master_agent|                                                                                      ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_data_master_agent                                                                                                                                                                                                                                                                                                                    ; altera_merlin_master_agent                                         ; projectSystemQsys ;
;          |altera_merlin_master_translator:nios2_data_master_translator|                                                                            ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_data_master_translator                                                                                                                                                                                                                                                                                                          ; altera_merlin_master_translator                                    ; projectSystemQsys ;
;          |altera_merlin_slave_agent:av_config_avalon_av_config_slave_agent|                                                                        ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:av_config_avalon_av_config_slave_agent                                                                                                                                                                                                                                                                                                      ; altera_merlin_slave_agent                                          ; projectSystemQsys ;
;          |altera_merlin_slave_agent:char_lcd_16x2_avalon_lcd_slave_agent|                                                                          ; 18 (10)     ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (9)       ; 0 (0)             ; 5 (1)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:char_lcd_16x2_avalon_lcd_slave_agent                                                                                                                                                                                                                                                                                                        ; altera_merlin_slave_agent                                          ; projectSystemQsys ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                                        ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 4 (4)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:char_lcd_16x2_avalon_lcd_slave_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                                          ; altera_merlin_burst_uncompressor                                   ; projectSystemQsys ;
;          |altera_merlin_slave_agent:expansion_jp5_s1_agent|                                                                                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:expansion_jp5_s1_agent                                                                                                                                                                                                                                                                                                                      ; altera_merlin_slave_agent                                          ; projectSystemQsys ;
;          |altera_merlin_slave_agent:interval_timer_2_s1_agent|                                                                                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:interval_timer_2_s1_agent                                                                                                                                                                                                                                                                                                                   ; altera_merlin_slave_agent                                          ; projectSystemQsys ;
;          |altera_merlin_slave_agent:interval_timer_s1_agent|                                                                                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:interval_timer_s1_agent                                                                                                                                                                                                                                                                                                                     ; altera_merlin_slave_agent                                          ; projectSystemQsys ;
;          |altera_merlin_slave_agent:keys_s1_agent|                                                                                                 ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:keys_s1_agent                                                                                                                                                                                                                                                                                                                               ; altera_merlin_slave_agent                                          ; projectSystemQsys ;
;          |altera_merlin_slave_agent:nios2_debug_mem_slave_agent|                                                                                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:nios2_debug_mem_slave_agent                                                                                                                                                                                                                                                                                                                 ; altera_merlin_slave_agent                                          ; projectSystemQsys ;
;          |altera_merlin_slave_agent:sdram_s1_agent|                                                                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent                                                                                                                                                                                                                                                                                                                              ; altera_merlin_slave_agent                                          ; projectSystemQsys ;
;          |altera_merlin_slave_agent:seven_seg_5_s1_agent|                                                                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:seven_seg_5_s1_agent                                                                                                                                                                                                                                                                                                                        ; altera_merlin_slave_agent                                          ; projectSystemQsys ;
;          |altera_merlin_slave_agent:seven_seg_6_s1_agent|                                                                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:seven_seg_6_s1_agent                                                                                                                                                                                                                                                                                                                        ; altera_merlin_slave_agent                                          ; projectSystemQsys ;
;          |altera_merlin_slave_agent:seven_seg_7_s1_agent|                                                                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:seven_seg_7_s1_agent                                                                                                                                                                                                                                                                                                                        ; altera_merlin_slave_agent                                          ; projectSystemQsys ;
;          |altera_merlin_slave_agent:slider_switches_s1_agent|                                                                                      ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:slider_switches_s1_agent                                                                                                                                                                                                                                                                                                                    ; altera_merlin_slave_agent                                          ; projectSystemQsys ;
;          |altera_merlin_slave_agent:sram_avalon_sram_slave_agent|                                                                                  ; 16 (8)      ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (6)       ; 0 (0)             ; 5 (2)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sram_avalon_sram_slave_agent                                                                                                                                                                                                                                                                                                                ; altera_merlin_slave_agent                                          ; projectSystemQsys ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                                        ; 8 (8)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 3 (3)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sram_avalon_sram_slave_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                                                  ; altera_merlin_burst_uncompressor                                   ; projectSystemQsys ;
;          |altera_merlin_slave_translator:audio_subsystem_audio_slave_translator|                                                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:audio_subsystem_audio_slave_translator                                                                                                                                                                                                                                                                                                 ; altera_merlin_slave_translator                                     ; projectSystemQsys ;
;          |altera_merlin_slave_translator:av_config_avalon_av_config_slave_translator|                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:av_config_avalon_av_config_slave_translator                                                                                                                                                                                                                                                                                            ; altera_merlin_slave_translator                                     ; projectSystemQsys ;
;          |altera_merlin_slave_translator:char_lcd_16x2_avalon_lcd_slave_translator|                                                                ; 10 (10)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 5 (5)             ; 4 (4)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:char_lcd_16x2_avalon_lcd_slave_translator                                                                                                                                                                                                                                                                                              ; altera_merlin_slave_translator                                     ; projectSystemQsys ;
;          |altera_merlin_slave_translator:expansion_jp5_s1_translator|                                                                              ; 42 (42)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 36 (36)          ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:expansion_jp5_s1_translator                                                                                                                                                                                                                                                                                                            ; altera_merlin_slave_translator                                     ; projectSystemQsys ;
;          |altera_merlin_slave_translator:green_leds_s1_translator|                                                                                 ; 18 (18)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 12 (12)          ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:green_leds_s1_translator                                                                                                                                                                                                                                                                                                               ; altera_merlin_slave_translator                                     ; projectSystemQsys ;
;          |altera_merlin_slave_translator:interval_timer_2_s1_translator|                                                                           ; 26 (26)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 20 (20)          ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:interval_timer_2_s1_translator                                                                                                                                                                                                                                                                                                         ; altera_merlin_slave_translator                                     ; projectSystemQsys ;
;          |altera_merlin_slave_translator:interval_timer_s1_translator|                                                                             ; 26 (26)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 3 (3)             ; 16 (16)          ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:interval_timer_s1_translator                                                                                                                                                                                                                                                                                                           ; altera_merlin_slave_translator                                     ; projectSystemQsys ;
;          |altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|                                                                   ; 23 (23)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (23)          ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator                                                                                                                                                                                                                                                                                                 ; altera_merlin_slave_translator                                     ; projectSystemQsys ;
;          |altera_merlin_slave_translator:keys_s1_translator|                                                                                       ; 12 (12)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 7 (7)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:keys_s1_translator                                                                                                                                                                                                                                                                                                                     ; altera_merlin_slave_translator                                     ; projectSystemQsys ;
;          |altera_merlin_slave_translator:nios2_debug_mem_slave_translator|                                                                         ; 33 (33)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_debug_mem_slave_translator                                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_translator                                     ; projectSystemQsys ;
;          |altera_merlin_slave_translator:red_leds_s1_translator|                                                                                   ; 26 (26)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 21 (21)          ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:red_leds_s1_translator                                                                                                                                                                                                                                                                                                                 ; altera_merlin_slave_translator                                     ; projectSystemQsys ;
;          |altera_merlin_slave_translator:sd_card_avalon_sdcard_slave_translator|                                                                   ; 43 (43)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 35 (35)          ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sd_card_avalon_sdcard_slave_translator                                                                                                                                                                                                                                                                                                 ; altera_merlin_slave_translator                                     ; projectSystemQsys ;
;          |altera_merlin_slave_translator:seven_seg_0_s1_translator|                                                                                ; 16 (16)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 10 (10)          ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:seven_seg_0_s1_translator                                                                                                                                                                                                                                                                                                              ; altera_merlin_slave_translator                                     ; projectSystemQsys ;
;          |altera_merlin_slave_translator:seven_seg_1_s1_translator|                                                                                ; 15 (15)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 10 (10)          ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:seven_seg_1_s1_translator                                                                                                                                                                                                                                                                                                              ; altera_merlin_slave_translator                                     ; projectSystemQsys ;
;          |altera_merlin_slave_translator:seven_seg_2_s1_translator|                                                                                ; 17 (17)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 10 (10)          ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:seven_seg_2_s1_translator                                                                                                                                                                                                                                                                                                              ; altera_merlin_slave_translator                                     ; projectSystemQsys ;
;          |altera_merlin_slave_translator:seven_seg_3_s1_translator|                                                                                ; 16 (16)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 10 (10)          ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:seven_seg_3_s1_translator                                                                                                                                                                                                                                                                                                              ; altera_merlin_slave_translator                                     ; projectSystemQsys ;
;          |altera_merlin_slave_translator:seven_seg_4_s1_translator|                                                                                ; 16 (16)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 10 (10)          ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:seven_seg_4_s1_translator                                                                                                                                                                                                                                                                                                              ; altera_merlin_slave_translator                                     ; projectSystemQsys ;
;          |altera_merlin_slave_translator:seven_seg_5_s1_translator|                                                                                ; 16 (16)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 10 (10)          ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:seven_seg_5_s1_translator                                                                                                                                                                                                                                                                                                              ; altera_merlin_slave_translator                                     ; projectSystemQsys ;
;          |altera_merlin_slave_translator:seven_seg_6_s1_translator|                                                                                ; 18 (18)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 10 (10)          ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:seven_seg_6_s1_translator                                                                                                                                                                                                                                                                                                              ; altera_merlin_slave_translator                                     ; projectSystemQsys ;
;          |altera_merlin_slave_translator:seven_seg_7_s1_translator|                                                                                ; 14 (14)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 10 (10)          ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:seven_seg_7_s1_translator                                                                                                                                                                                                                                                                                                              ; altera_merlin_slave_translator                                     ; projectSystemQsys ;
;          |altera_merlin_slave_translator:slider_switches_s1_translator|                                                                            ; 27 (27)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 21 (21)          ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:slider_switches_s1_translator                                                                                                                                                                                                                                                                                                          ; altera_merlin_slave_translator                                     ; projectSystemQsys ;
;          |altera_merlin_traffic_limiter:jtag_to_fpga_bridge_master_limiter|                                                                        ; 44 (44)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 31 (31)          ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:jtag_to_fpga_bridge_master_limiter                                                                                                                                                                                                                                                                                                      ; altera_merlin_traffic_limiter                                      ; projectSystemQsys ;
;          |altera_merlin_traffic_limiter:nios2_instruction_master_limiter|                                                                          ; 16 (16)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 9 (9)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_instruction_master_limiter                                                                                                                                                                                                                                                                                                        ; altera_merlin_traffic_limiter                                      ; projectSystemQsys ;
;          |altera_merlin_width_adapter:char_lcd_16x2_avalon_lcd_slave_cmd_width_adapter|                                                            ; 37 (37)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 18 (18)           ; 15 (15)          ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:char_lcd_16x2_avalon_lcd_slave_cmd_width_adapter                                                                                                                                                                                                                                                                                          ; altera_merlin_width_adapter                                        ; projectSystemQsys ;
;          |altera_merlin_width_adapter:char_lcd_16x2_avalon_lcd_slave_rsp_width_adapter|                                                            ; 28 (28)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 24 (24)          ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:char_lcd_16x2_avalon_lcd_slave_rsp_width_adapter                                                                                                                                                                                                                                                                                          ; altera_merlin_width_adapter                                        ; projectSystemQsys ;
;          |altera_merlin_width_adapter:sram_avalon_sram_slave_cmd_width_adapter|                                                                    ; 66 (66)     ; 41 (41)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 61 (61)          ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sram_avalon_sram_slave_cmd_width_adapter                                                                                                                                                                                                                                                                                                  ; altera_merlin_width_adapter                                        ; projectSystemQsys ;
;          |altera_merlin_width_adapter:sram_avalon_sram_slave_rsp_width_adapter|                                                                    ; 50 (50)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 26 (26)          ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sram_avalon_sram_slave_rsp_width_adapter                                                                                                                                                                                                                                                                                                  ; altera_merlin_width_adapter                                        ; projectSystemQsys ;
;          |projectSystemQsys_mm_interconnect_0_cmd_demux:cmd_demux|                                                                                 ; 47 (47)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (46)      ; 0 (0)             ; 1 (1)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                                                                                               ; projectSystemQsys_mm_interconnect_0_cmd_demux                      ; projectSystemQsys ;
;          |projectSystemQsys_mm_interconnect_0_cmd_demux_001:cmd_demux_001|                                                                         ; 75 (75)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (68)      ; 0 (0)             ; 7 (7)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_demux_001:cmd_demux_001                                                                                                                                                                                                                                                                                                       ; projectSystemQsys_mm_interconnect_0_cmd_demux_001                  ; projectSystemQsys ;
;          |projectSystemQsys_mm_interconnect_0_cmd_demux_002:cmd_demux_002|                                                                         ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 3 (3)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_demux_002:cmd_demux_002                                                                                                                                                                                                                                                                                                       ; projectSystemQsys_mm_interconnect_0_cmd_demux_002                  ; projectSystemQsys ;
;          |projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_001|                                                                                 ; 20 (17)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (12)      ; 0 (0)             ; 7 (4)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_001                                                                                                                                                                                                                                                                                                               ; projectSystemQsys_mm_interconnect_0_cmd_mux                        ; projectSystemQsys ;
;             |altera_merlin_arbitrator:arb|                                                                                                         ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_001|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                  ; altera_merlin_arbitrator                                           ; projectSystemQsys ;
;          |projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_002|                                                                                 ; 20 (17)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (10)      ; 1 (1)             ; 8 (5)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_002                                                                                                                                                                                                                                                                                                               ; projectSystemQsys_mm_interconnect_0_cmd_mux                        ; projectSystemQsys ;
;             |altera_merlin_arbitrator:arb|                                                                                                         ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_002|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                  ; altera_merlin_arbitrator                                           ; projectSystemQsys ;
;          |projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_003|                                                                                 ; 40 (38)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 24 (20)          ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_003                                                                                                                                                                                                                                                                                                               ; projectSystemQsys_mm_interconnect_0_cmd_mux                        ; projectSystemQsys ;
;             |altera_merlin_arbitrator:arb|                                                                                                         ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_003|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                  ; altera_merlin_arbitrator                                           ; projectSystemQsys ;
;          |projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_004|                                                                                 ; 57 (54)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (19)      ; 1 (1)             ; 36 (33)          ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_004                                                                                                                                                                                                                                                                                                               ; projectSystemQsys_mm_interconnect_0_cmd_mux                        ; projectSystemQsys ;
;             |altera_merlin_arbitrator:arb|                                                                                                         ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_004|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                  ; altera_merlin_arbitrator                                           ; projectSystemQsys ;
;          |projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_006|                                                                                 ; 56 (53)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (4)        ; 1 (1)             ; 50 (47)          ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_006                                                                                                                                                                                                                                                                                                               ; projectSystemQsys_mm_interconnect_0_cmd_mux                        ; projectSystemQsys ;
;             |altera_merlin_arbitrator:arb|                                                                                                         ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_006|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                  ; altera_merlin_arbitrator                                           ; projectSystemQsys ;
;          |projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_008|                                                                                 ; 31 (29)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 23 (19)          ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_008                                                                                                                                                                                                                                                                                                               ; projectSystemQsys_mm_interconnect_0_cmd_mux                        ; projectSystemQsys ;
;             |altera_merlin_arbitrator:arb|                                                                                                         ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_008|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                  ; altera_merlin_arbitrator                                           ; projectSystemQsys ;
;          |projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_009|                                                                                 ; 24 (20)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (8)       ; 0 (0)             ; 14 (11)          ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_009                                                                                                                                                                                                                                                                                                               ; projectSystemQsys_mm_interconnect_0_cmd_mux                        ; projectSystemQsys ;
;             |altera_merlin_arbitrator:arb|                                                                                                         ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_009|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                  ; altera_merlin_arbitrator                                           ; projectSystemQsys ;
;          |projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_010|                                                                                 ; 11 (8)      ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (4)        ; 1 (1)             ; 5 (2)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_010                                                                                                                                                                                                                                                                                                               ; projectSystemQsys_mm_interconnect_0_cmd_mux                        ; projectSystemQsys ;
;             |altera_merlin_arbitrator:arb|                                                                                                         ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_010|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                  ; altera_merlin_arbitrator                                           ; projectSystemQsys ;
;          |projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_011|                                                                                 ; 17 (15)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 9 (5)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_011                                                                                                                                                                                                                                                                                                               ; projectSystemQsys_mm_interconnect_0_cmd_mux                        ; projectSystemQsys ;
;             |altera_merlin_arbitrator:arb|                                                                                                         ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_011|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                  ; altera_merlin_arbitrator                                           ; projectSystemQsys ;
;          |projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_012|                                                                                 ; 46 (43)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (30)      ; 1 (1)             ; 14 (11)          ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_012                                                                                                                                                                                                                                                                                                               ; projectSystemQsys_mm_interconnect_0_cmd_mux                        ; projectSystemQsys ;
;             |altera_merlin_arbitrator:arb|                                                                                                         ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_012|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                  ; altera_merlin_arbitrator                                           ; projectSystemQsys ;
;          |projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_013|                                                                                 ; 32 (30)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 20 (16)          ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_013                                                                                                                                                                                                                                                                                                               ; projectSystemQsys_mm_interconnect_0_cmd_mux                        ; projectSystemQsys ;
;             |altera_merlin_arbitrator:arb|                                                                                                         ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_013|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                  ; altera_merlin_arbitrator                                           ; projectSystemQsys ;
;          |projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_014|                                                                                 ; 31 (29)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 19 (15)          ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_014                                                                                                                                                                                                                                                                                                               ; projectSystemQsys_mm_interconnect_0_cmd_mux                        ; projectSystemQsys ;
;             |altera_merlin_arbitrator:arb|                                                                                                         ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_014|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                  ; altera_merlin_arbitrator                                           ; projectSystemQsys ;
;          |projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_015|                                                                                 ; 20 (17)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (7)        ; 1 (1)             ; 11 (8)           ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_015                                                                                                                                                                                                                                                                                                               ; projectSystemQsys_mm_interconnect_0_cmd_mux                        ; projectSystemQsys ;
;             |altera_merlin_arbitrator:arb|                                                                                                         ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_015|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                  ; altera_merlin_arbitrator                                           ; projectSystemQsys ;
;          |projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_016|                                                                                 ; 22 (20)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 12 (8)           ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_016                                                                                                                                                                                                                                                                                                               ; projectSystemQsys_mm_interconnect_0_cmd_mux                        ; projectSystemQsys ;
;             |altera_merlin_arbitrator:arb|                                                                                                         ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_016|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                  ; altera_merlin_arbitrator                                           ; projectSystemQsys ;
;          |projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_017|                                                                                 ; 18 (16)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 12 (8)           ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_017                                                                                                                                                                                                                                                                                                               ; projectSystemQsys_mm_interconnect_0_cmd_mux                        ; projectSystemQsys ;
;             |altera_merlin_arbitrator:arb|                                                                                                         ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_017|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                  ; altera_merlin_arbitrator                                           ; projectSystemQsys ;
;          |projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_018|                                                                                 ; 17 (14)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (4)        ; 1 (1)             ; 11 (8)           ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_018                                                                                                                                                                                                                                                                                                               ; projectSystemQsys_mm_interconnect_0_cmd_mux                        ; projectSystemQsys ;
;             |altera_merlin_arbitrator:arb|                                                                                                         ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_018|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                  ; altera_merlin_arbitrator                                           ; projectSystemQsys ;
;          |projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_019|                                                                                 ; 20 (17)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (7)        ; 0 (0)             ; 12 (9)           ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_019                                                                                                                                                                                                                                                                                                               ; projectSystemQsys_mm_interconnect_0_cmd_mux                        ; projectSystemQsys ;
;             |altera_merlin_arbitrator:arb|                                                                                                         ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_019|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                  ; altera_merlin_arbitrator                                           ; projectSystemQsys ;
;          |projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_020|                                                                                 ; 19 (16)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (6)        ; 0 (0)             ; 12 (9)           ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_020                                                                                                                                                                                                                                                                                                               ; projectSystemQsys_mm_interconnect_0_cmd_mux                        ; projectSystemQsys ;
;             |altera_merlin_arbitrator:arb|                                                                                                         ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_020|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                  ; altera_merlin_arbitrator                                           ; projectSystemQsys ;
;          |projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_021|                                                                                 ; 18 (15)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (5)        ; 0 (0)             ; 12 (9)           ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_021                                                                                                                                                                                                                                                                                                               ; projectSystemQsys_mm_interconnect_0_cmd_mux                        ; projectSystemQsys ;
;             |altera_merlin_arbitrator:arb|                                                                                                         ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_021|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                  ; altera_merlin_arbitrator                                           ; projectSystemQsys ;
;          |projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_022|                                                                                 ; 20 (18)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 12 (8)           ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_022                                                                                                                                                                                                                                                                                                               ; projectSystemQsys_mm_interconnect_0_cmd_mux                        ; projectSystemQsys ;
;             |altera_merlin_arbitrator:arb|                                                                                                         ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_022|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                  ; altera_merlin_arbitrator                                           ; projectSystemQsys ;
;          |projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux|                                                                                     ; 45 (42)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (16)      ; 1 (1)             ; 27 (24)          ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux                                                                                                                                                                                                                                                                                                                   ; projectSystemQsys_mm_interconnect_0_cmd_mux                        ; projectSystemQsys ;
;             |altera_merlin_arbitrator:arb|                                                                                                         ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                      ; altera_merlin_arbitrator                                           ; projectSystemQsys ;
;          |projectSystemQsys_mm_interconnect_0_cmd_mux_005:cmd_mux_005|                                                                             ; 90 (82)     ; 7 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (40)      ; 0 (0)             ; 45 (40)          ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux_005:cmd_mux_005                                                                                                                                                                                                                                                                                                           ; projectSystemQsys_mm_interconnect_0_cmd_mux_005                    ; projectSystemQsys ;
;             |altera_merlin_arbitrator:arb|                                                                                                         ; 10 (7)      ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (2)        ; 0 (0)             ; 5 (5)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux_005:cmd_mux_005|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                              ; altera_merlin_arbitrator                                           ; projectSystemQsys ;
;                |altera_merlin_arb_adder:adder|                                                                                                     ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux_005:cmd_mux_005|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder                                                                                                                                                                                                                                                ; altera_merlin_arb_adder                                            ; projectSystemQsys ;
;          |projectSystemQsys_mm_interconnect_0_cmd_mux_005:cmd_mux_007|                                                                             ; 100 (92)    ; 7 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (28)      ; 0 (0)             ; 67 (62)          ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux_005:cmd_mux_007                                                                                                                                                                                                                                                                                                           ; projectSystemQsys_mm_interconnect_0_cmd_mux_005                    ; projectSystemQsys ;
;             |altera_merlin_arbitrator:arb|                                                                                                         ; 10 (7)      ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (2)        ; 0 (0)             ; 5 (5)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux_005:cmd_mux_007|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                              ; altera_merlin_arbitrator                                           ; projectSystemQsys ;
;                |altera_merlin_arb_adder:adder|                                                                                                     ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux_005:cmd_mux_007|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder                                                                                                                                                                                                                                                ; altera_merlin_arb_adder                                            ; projectSystemQsys ;
;          |projectSystemQsys_mm_interconnect_0_router:router|                                                                                       ; 61 (61)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (57)      ; 0 (0)             ; 4 (4)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_router:router                                                                                                                                                                                                                                                                                                                     ; projectSystemQsys_mm_interconnect_0_router                         ; projectSystemQsys ;
;          |projectSystemQsys_mm_interconnect_0_router_001:router_001|                                                                               ; 89 (89)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (70)      ; 0 (0)             ; 19 (19)          ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_router_001:router_001                                                                                                                                                                                                                                                                                                             ; projectSystemQsys_mm_interconnect_0_router_001                     ; projectSystemQsys ;
;          |projectSystemQsys_mm_interconnect_0_router_002:router_002|                                                                               ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 2 (2)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_router_002:router_002                                                                                                                                                                                                                                                                                                             ; projectSystemQsys_mm_interconnect_0_router_002                     ; projectSystemQsys ;
;          |projectSystemQsys_mm_interconnect_0_rsp_demux:rsp_demux_001|                                                                             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_rsp_demux:rsp_demux_001                                                                                                                                                                                                                                                                                                           ; projectSystemQsys_mm_interconnect_0_rsp_demux                      ; projectSystemQsys ;
;          |projectSystemQsys_mm_interconnect_0_rsp_demux:rsp_demux_002|                                                                             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_rsp_demux:rsp_demux_002                                                                                                                                                                                                                                                                                                           ; projectSystemQsys_mm_interconnect_0_rsp_demux                      ; projectSystemQsys ;
;          |projectSystemQsys_mm_interconnect_0_rsp_demux:rsp_demux_003|                                                                             ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_rsp_demux:rsp_demux_003                                                                                                                                                                                                                                                                                                           ; projectSystemQsys_mm_interconnect_0_rsp_demux                      ; projectSystemQsys ;
;          |projectSystemQsys_mm_interconnect_0_rsp_demux:rsp_demux_004|                                                                             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_rsp_demux:rsp_demux_004                                                                                                                                                                                                                                                                                                           ; projectSystemQsys_mm_interconnect_0_rsp_demux                      ; projectSystemQsys ;
;          |projectSystemQsys_mm_interconnect_0_rsp_demux:rsp_demux_006|                                                                             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_rsp_demux:rsp_demux_006                                                                                                                                                                                                                                                                                                           ; projectSystemQsys_mm_interconnect_0_rsp_demux                      ; projectSystemQsys ;
;          |projectSystemQsys_mm_interconnect_0_rsp_demux:rsp_demux_008|                                                                             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_rsp_demux:rsp_demux_008                                                                                                                                                                                                                                                                                                           ; projectSystemQsys_mm_interconnect_0_rsp_demux                      ; projectSystemQsys ;
;          |projectSystemQsys_mm_interconnect_0_rsp_demux:rsp_demux_009|                                                                             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_rsp_demux:rsp_demux_009                                                                                                                                                                                                                                                                                                           ; projectSystemQsys_mm_interconnect_0_rsp_demux                      ; projectSystemQsys ;
;          |projectSystemQsys_mm_interconnect_0_rsp_demux:rsp_demux_010|                                                                             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_rsp_demux:rsp_demux_010                                                                                                                                                                                                                                                                                                           ; projectSystemQsys_mm_interconnect_0_rsp_demux                      ; projectSystemQsys ;
;          |projectSystemQsys_mm_interconnect_0_rsp_demux:rsp_demux_011|                                                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_rsp_demux:rsp_demux_011                                                                                                                                                                                                                                                                                                           ; projectSystemQsys_mm_interconnect_0_rsp_demux                      ; projectSystemQsys ;
;          |projectSystemQsys_mm_interconnect_0_rsp_demux:rsp_demux_012|                                                                             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_rsp_demux:rsp_demux_012                                                                                                                                                                                                                                                                                                           ; projectSystemQsys_mm_interconnect_0_rsp_demux                      ; projectSystemQsys ;
;          |projectSystemQsys_mm_interconnect_0_rsp_demux:rsp_demux_013|                                                                             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_rsp_demux:rsp_demux_013                                                                                                                                                                                                                                                                                                           ; projectSystemQsys_mm_interconnect_0_rsp_demux                      ; projectSystemQsys ;
;          |projectSystemQsys_mm_interconnect_0_rsp_demux:rsp_demux_014|                                                                             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_rsp_demux:rsp_demux_014                                                                                                                                                                                                                                                                                                           ; projectSystemQsys_mm_interconnect_0_rsp_demux                      ; projectSystemQsys ;
;          |projectSystemQsys_mm_interconnect_0_rsp_demux:rsp_demux_015|                                                                             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_rsp_demux:rsp_demux_015                                                                                                                                                                                                                                                                                                           ; projectSystemQsys_mm_interconnect_0_rsp_demux                      ; projectSystemQsys ;
;          |projectSystemQsys_mm_interconnect_0_rsp_demux:rsp_demux_016|                                                                             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_rsp_demux:rsp_demux_016                                                                                                                                                                                                                                                                                                           ; projectSystemQsys_mm_interconnect_0_rsp_demux                      ; projectSystemQsys ;
;          |projectSystemQsys_mm_interconnect_0_rsp_demux:rsp_demux_017|                                                                             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_rsp_demux:rsp_demux_017                                                                                                                                                                                                                                                                                                           ; projectSystemQsys_mm_interconnect_0_rsp_demux                      ; projectSystemQsys ;
;          |projectSystemQsys_mm_interconnect_0_rsp_demux:rsp_demux_018|                                                                             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_rsp_demux:rsp_demux_018                                                                                                                                                                                                                                                                                                           ; projectSystemQsys_mm_interconnect_0_rsp_demux                      ; projectSystemQsys ;
;          |projectSystemQsys_mm_interconnect_0_rsp_demux:rsp_demux_019|                                                                             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_rsp_demux:rsp_demux_019                                                                                                                                                                                                                                                                                                           ; projectSystemQsys_mm_interconnect_0_rsp_demux                      ; projectSystemQsys ;
;          |projectSystemQsys_mm_interconnect_0_rsp_demux:rsp_demux_020|                                                                             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_rsp_demux:rsp_demux_020                                                                                                                                                                                                                                                                                                           ; projectSystemQsys_mm_interconnect_0_rsp_demux                      ; projectSystemQsys ;
;          |projectSystemQsys_mm_interconnect_0_rsp_demux:rsp_demux_021|                                                                             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_rsp_demux:rsp_demux_021                                                                                                                                                                                                                                                                                                           ; projectSystemQsys_mm_interconnect_0_rsp_demux                      ; projectSystemQsys ;
;          |projectSystemQsys_mm_interconnect_0_rsp_demux:rsp_demux_022|                                                                             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_rsp_demux:rsp_demux_022                                                                                                                                                                                                                                                                                                           ; projectSystemQsys_mm_interconnect_0_rsp_demux                      ; projectSystemQsys ;
;          |projectSystemQsys_mm_interconnect_0_rsp_demux:rsp_demux|                                                                                 ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_rsp_demux:rsp_demux                                                                                                                                                                                                                                                                                                               ; projectSystemQsys_mm_interconnect_0_rsp_demux                      ; projectSystemQsys ;
;          |projectSystemQsys_mm_interconnect_0_rsp_demux_005:rsp_demux_005|                                                                         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_rsp_demux_005:rsp_demux_005                                                                                                                                                                                                                                                                                                       ; projectSystemQsys_mm_interconnect_0_rsp_demux_005                  ; projectSystemQsys ;
;          |projectSystemQsys_mm_interconnect_0_rsp_demux_005:rsp_demux_007|                                                                         ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_rsp_demux_005:rsp_demux_007                                                                                                                                                                                                                                                                                                       ; projectSystemQsys_mm_interconnect_0_rsp_demux_005                  ; projectSystemQsys ;
;          |projectSystemQsys_mm_interconnect_0_rsp_mux:rsp_mux|                                                                                     ; 302 (302)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 204 (204)    ; 0 (0)             ; 98 (98)          ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                                                                                                   ; projectSystemQsys_mm_interconnect_0_rsp_mux                        ; projectSystemQsys ;
;          |projectSystemQsys_mm_interconnect_0_rsp_mux_001:rsp_mux_001|                                                                             ; 280 (280)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 216 (216)    ; 0 (0)             ; 64 (64)          ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_rsp_mux_001:rsp_mux_001                                                                                                                                                                                                                                                                                                           ; projectSystemQsys_mm_interconnect_0_rsp_mux_001                    ; projectSystemQsys ;
;          |projectSystemQsys_mm_interconnect_0_rsp_mux_002:rsp_mux_002|                                                                             ; 65 (65)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 64 (64)          ; |project_system|projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_rsp_mux_002:rsp_mux_002                                                                                                                                                                                                                                                                                                           ; projectSystemQsys_mm_interconnect_0_rsp_mux_002                    ; projectSystemQsys ;
;       |projectSystemQsys_seven_seg_0:seven_seg_0|                                                                                                  ; 18 (18)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 14 (14)          ; |project_system|projectSystemQsys:The_System|projectSystemQsys_seven_seg_0:seven_seg_0                                                                                                                                                                                                                                                                                                                                                                                   ; projectSystemQsys_seven_seg_0                                      ; projectSystemQsys ;
;       |projectSystemQsys_seven_seg_0:seven_seg_1|                                                                                                  ; 18 (18)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 14 (14)          ; |project_system|projectSystemQsys:The_System|projectSystemQsys_seven_seg_0:seven_seg_1                                                                                                                                                                                                                                                                                                                                                                                   ; projectSystemQsys_seven_seg_0                                      ; projectSystemQsys ;
;       |projectSystemQsys_seven_seg_0:seven_seg_2|                                                                                                  ; 17 (17)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 14 (14)          ; |project_system|projectSystemQsys:The_System|projectSystemQsys_seven_seg_0:seven_seg_2                                                                                                                                                                                                                                                                                                                                                                                   ; projectSystemQsys_seven_seg_0                                      ; projectSystemQsys ;
;       |projectSystemQsys_seven_seg_0:seven_seg_3|                                                                                                  ; 17 (17)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 14 (14)          ; |project_system|projectSystemQsys:The_System|projectSystemQsys_seven_seg_0:seven_seg_3                                                                                                                                                                                                                                                                                                                                                                                   ; projectSystemQsys_seven_seg_0                                      ; projectSystemQsys ;
;       |projectSystemQsys_seven_seg_0:seven_seg_4|                                                                                                  ; 17 (17)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 14 (14)          ; |project_system|projectSystemQsys:The_System|projectSystemQsys_seven_seg_0:seven_seg_4                                                                                                                                                                                                                                                                                                                                                                                   ; projectSystemQsys_seven_seg_0                                      ; projectSystemQsys ;
;       |projectSystemQsys_seven_seg_0:seven_seg_5|                                                                                                  ; 18 (18)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 15 (15)          ; |project_system|projectSystemQsys:The_System|projectSystemQsys_seven_seg_0:seven_seg_5                                                                                                                                                                                                                                                                                                                                                                                   ; projectSystemQsys_seven_seg_0                                      ; projectSystemQsys ;
;       |projectSystemQsys_seven_seg_0:seven_seg_6|                                                                                                  ; 17 (17)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 14 (14)          ; |project_system|projectSystemQsys:The_System|projectSystemQsys_seven_seg_0:seven_seg_6                                                                                                                                                                                                                                                                                                                                                                                   ; projectSystemQsys_seven_seg_0                                      ; projectSystemQsys ;
;       |projectSystemQsys_seven_seg_0:seven_seg_7|                                                                                                  ; 17 (17)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 14 (14)          ; |project_system|projectSystemQsys:The_System|projectSystemQsys_seven_seg_0:seven_seg_7                                                                                                                                                                                                                                                                                                                                                                                   ; projectSystemQsys_seven_seg_0                                      ; projectSystemQsys ;
;    |pzdyqx:nabboc|                                                                                                                                 ; 129 (0)     ; 72 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (0)       ; 7 (0)             ; 65 (0)           ; |project_system|pzdyqx:nabboc                                                                                                                                                                                                                                                                                                                                                                                                                                            ; pzdyqx                                                             ; work              ;
;       |pzdyqx_impl:pzdyqx_impl_inst|                                                                                                               ; 129 (13)    ; 72 (9)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (4)       ; 7 (1)             ; 65 (8)           ; |project_system|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst                                                                                                                                                                                                                                                                                                                                                                                                               ; pzdyqx_impl                                                        ; work              ;
;          |GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|                                                                           ; 59 (29)     ; 28 (8)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (21)      ; 6 (6)             ; 22 (2)           ; |project_system|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1                                                                                                                                                                                                                                                                                                                                                 ; GHVD5181                                                           ; work              ;
;             |LQYT7093:MBPH5020|                                                                                                                    ; 30 (30)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 20 (20)          ; |project_system|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020                                                                                                                                                                                                                                                                                                                               ; LQYT7093                                                           ; work              ;
;          |KIFI3548:TPOO7242|                                                                                                                       ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |project_system|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|KIFI3548:TPOO7242                                                                                                                                                                                                                                                                                                                                                                                             ; KIFI3548                                                           ; work              ;
;          |LQYT7093:LRYQ7721|                                                                                                                       ; 22 (22)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 13 (13)          ; |project_system|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721                                                                                                                                                                                                                                                                                                                                                                                             ; LQYT7093                                                           ; work              ;
;          |PUDL0439:ESUL0435|                                                                                                                       ; 22 (22)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 9 (9)            ; |project_system|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435                                                                                                                                                                                                                                                                                                                                                                                             ; PUDL0439                                                           ; work              ;
;    |sld_hub:auto_hub|                                                                                                                              ; 213 (1)     ; 101 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 112 (1)      ; 18 (0)            ; 83 (0)           ; |project_system|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                                                                                         ; sld_hub                                                            ; altera_sld        ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|            ; 212 (0)     ; 101 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 111 (0)      ; 18 (0)            ; 83 (0)           ; |project_system|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                                                                                                                                         ; alt_sld_fab_with_jtag_input                                        ; altera_sld        ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                                      ; 212 (0)     ; 101 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 111 (0)      ; 18 (0)            ; 83 (0)           ; |project_system|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                                                                                                                                      ; alt_sld_fab                                                        ; alt_sld_fab       ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                                  ; 212 (10)    ; 101 (8)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 111 (2)      ; 18 (3)            ; 83 (0)           ; |project_system|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                                                                                                                                  ; alt_sld_fab_alt_sld_fab                                            ; alt_sld_fab       ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                                       ; 207 (0)     ; 93 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 109 (0)      ; 15 (0)            ; 83 (0)           ; |project_system|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                                                                                                                                      ; alt_sld_fab_alt_sld_fab_sldfabric                                  ; alt_sld_fab       ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                                   ; 207 (158)   ; 93 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 109 (89)     ; 15 (13)           ; 83 (57)          ; |project_system|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                                                                                                                         ; sld_jtag_hub                                                       ; work              ;
;                      |sld_rom_sr:hub_info_reg|                                                                                                     ; 28 (28)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 10 (10)          ; |project_system|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg                                                                                                                 ; sld_rom_sr                                                         ; work              ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                                   ; 21 (21)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (2)             ; 17 (17)          ; |project_system|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm                                                                                                               ; sld_shadow_jsm                                                     ; altera_sld        ;
+----------------------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------+-------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                    ;
+---------------+----------+---------------+---------------+-----------------------+----------+----------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO      ; TCOE     ;
+---------------+----------+---------------+---------------+-----------------------+----------+----------+
; CLOCK2_50     ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; AUD_DACDAT    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; AUD_XCK       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[12] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_BA[0]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_BA[1]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_CAS_N    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_CLK      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_CKE      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_CS_N     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_DQM[0]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_DQM[1]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_DQM[2]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_DQM[3]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_RAS_N    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_WE_N     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; HEX0[0]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0[1]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0[2]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0[3]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0[4]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0[5]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0[6]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1[0]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1[1]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1[2]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1[3]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1[4]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1[5]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1[6]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2[0]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2[1]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2[2]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2[3]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2[4]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2[5]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2[6]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3[0]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3[1]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3[2]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3[3]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3[4]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3[5]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3[6]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX4[0]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX4[1]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX4[2]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX4[3]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX4[4]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX4[5]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX4[6]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX5[0]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX5[1]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX5[2]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX5[3]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX5[4]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX5[5]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX5[6]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX6[0]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX6[1]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX6[2]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX6[3]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX6[4]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX6[5]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX6[6]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX7[0]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX7[1]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX7[2]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX7[3]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX7[4]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX7[5]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX7[6]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; I2C_SCLK      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LCD_BLON      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LCD_EN        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LCD_ON        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LCD_RS        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LCD_RW        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[0]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[1]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[2]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[3]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[4]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[5]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[6]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[7]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[8]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[0]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[1]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[2]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[3]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[4]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[5]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[6]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[7]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[8]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[9]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[10]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[11]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[12]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[13]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[14]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[15]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[16]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[17]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SD_CLK        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[12] ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[13] ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[14] ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[15] ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[16] ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[17] ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[18] ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[19] ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_CE_N     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_WE_N     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_OE_N     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_UB_N     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_LB_N     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SD_DAT[1]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; SD_DAT[2]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; AUD_BCLK      ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; AUD_ADCLRCK   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; AUD_DACLRCK   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; DRAM_DQ[0]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[1]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[2]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[3]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[4]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[5]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[6]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[7]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[8]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[9]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[10]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[11]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[12]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[13]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[14]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[15]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[16]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[17]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[18]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[19]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[20]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[21]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[22]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[23]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[24]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[25]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[26]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[27]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[28]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[29]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[30]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[31]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; GPIO[0]       ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[1]       ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; GPIO[2]       ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[3]       ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; GPIO[4]       ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; GPIO[5]       ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; GPIO[6]       ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; GPIO[7]       ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; GPIO[8]       ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; GPIO[9]       ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; GPIO[10]      ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; GPIO[11]      ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; GPIO[12]      ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; GPIO[13]      ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; GPIO[14]      ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; GPIO[15]      ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; GPIO[16]      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[17]      ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; GPIO[18]      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[19]      ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; GPIO[20]      ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; GPIO[21]      ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; GPIO[22]      ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; GPIO[23]      ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; GPIO[24]      ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; GPIO[25]      ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; GPIO[26]      ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; GPIO[27]      ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; GPIO[28]      ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; GPIO[29]      ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; GPIO[30]      ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; GPIO[31]      ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; GPIO[32]      ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; GPIO[33]      ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; GPIO[34]      ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; GPIO[35]      ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; I2C_SDAT      ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; LCD_DATA[0]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; LCD_DATA[1]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; LCD_DATA[2]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; LCD_DATA[3]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; LCD_DATA[4]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; LCD_DATA[5]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; LCD_DATA[6]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; LCD_DATA[7]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SD_CMD        ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; SD_DAT[0]     ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SD_DAT[3]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_DQ[0]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; SRAM_DQ[1]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SRAM_DQ[2]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SRAM_DQ[3]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; SRAM_DQ[4]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SRAM_DQ[5]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SRAM_DQ[6]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SRAM_DQ[7]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; SRAM_DQ[8]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; SRAM_DQ[9]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; SRAM_DQ[10]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SRAM_DQ[11]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SRAM_DQ[12]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SRAM_DQ[13]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; SRAM_DQ[14]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; SRAM_DQ[15]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; CLOCK3_50     ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; CLOCK_50      ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[2]         ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; KEY[2]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[1]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; KEY[1]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[5]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[7]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[6]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[4]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[3]         ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; KEY[3]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; KEY[0]        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; SW[10]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[17]        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; SW[9]         ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; SW[13]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[15]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[14]        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; SW[12]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[11]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[0]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[8]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[16]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; AUD_ADCDAT    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
+---------------+----------+---------------+---------------+-----------------------+----------+----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                               ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                            ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; CLOCK2_50                                                                                                                                                                                                      ;                   ;         ;
; SD_DAT[1]                                                                                                                                                                                                      ;                   ;         ;
; SD_DAT[2]                                                                                                                                                                                                      ;                   ;         ;
; AUD_BCLK                                                                                                                                                                                                       ;                   ;         ;
;      - projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|projectSystemQsys_Audio_Subsystem_Audio:audio|altera_up_clock_edge:Bit_Clock_Edges|cur_test_clk                          ; 0                 ; 6       ;
; AUD_ADCLRCK                                                                                                                                                                                                    ;                   ;         ;
;      - projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|projectSystemQsys_Audio_Subsystem_Audio:audio|altera_up_clock_edge:ADC_Left_Right_Clock_Edges|cur_test_clk~feeder        ; 0                 ; 6       ;
; AUD_DACLRCK                                                                                                                                                                                                    ;                   ;         ;
;      - projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|projectSystemQsys_Audio_Subsystem_Audio:audio|altera_up_clock_edge:DAC_Left_Right_Clock_Edges|cur_test_clk~feeder        ; 0                 ; 6       ;
; DRAM_DQ[0]                                                                                                                                                                                                     ;                   ;         ;
; DRAM_DQ[1]                                                                                                                                                                                                     ;                   ;         ;
; DRAM_DQ[2]                                                                                                                                                                                                     ;                   ;         ;
; DRAM_DQ[3]                                                                                                                                                                                                     ;                   ;         ;
; DRAM_DQ[4]                                                                                                                                                                                                     ;                   ;         ;
; DRAM_DQ[5]                                                                                                                                                                                                     ;                   ;         ;
; DRAM_DQ[6]                                                                                                                                                                                                     ;                   ;         ;
; DRAM_DQ[7]                                                                                                                                                                                                     ;                   ;         ;
; DRAM_DQ[8]                                                                                                                                                                                                     ;                   ;         ;
; DRAM_DQ[9]                                                                                                                                                                                                     ;                   ;         ;
; DRAM_DQ[10]                                                                                                                                                                                                    ;                   ;         ;
; DRAM_DQ[11]                                                                                                                                                                                                    ;                   ;         ;
; DRAM_DQ[12]                                                                                                                                                                                                    ;                   ;         ;
; DRAM_DQ[13]                                                                                                                                                                                                    ;                   ;         ;
; DRAM_DQ[14]                                                                                                                                                                                                    ;                   ;         ;
; DRAM_DQ[15]                                                                                                                                                                                                    ;                   ;         ;
; DRAM_DQ[16]                                                                                                                                                                                                    ;                   ;         ;
; DRAM_DQ[17]                                                                                                                                                                                                    ;                   ;         ;
; DRAM_DQ[18]                                                                                                                                                                                                    ;                   ;         ;
; DRAM_DQ[19]                                                                                                                                                                                                    ;                   ;         ;
; DRAM_DQ[20]                                                                                                                                                                                                    ;                   ;         ;
; DRAM_DQ[21]                                                                                                                                                                                                    ;                   ;         ;
; DRAM_DQ[22]                                                                                                                                                                                                    ;                   ;         ;
; DRAM_DQ[23]                                                                                                                                                                                                    ;                   ;         ;
; DRAM_DQ[24]                                                                                                                                                                                                    ;                   ;         ;
; DRAM_DQ[25]                                                                                                                                                                                                    ;                   ;         ;
; DRAM_DQ[26]                                                                                                                                                                                                    ;                   ;         ;
; DRAM_DQ[27]                                                                                                                                                                                                    ;                   ;         ;
; DRAM_DQ[28]                                                                                                                                                                                                    ;                   ;         ;
; DRAM_DQ[29]                                                                                                                                                                                                    ;                   ;         ;
; DRAM_DQ[30]                                                                                                                                                                                                    ;                   ;         ;
; DRAM_DQ[31]                                                                                                                                                                                                    ;                   ;         ;
; GPIO[0]                                                                                                                                                                                                        ;                   ;         ;
; GPIO[1]                                                                                                                                                                                                        ;                   ;         ;
;      - projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|read_mux_out[0]~57                                                                                                           ; 0                 ; 6       ;
;      - projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|d1_data_in[0]~feeder                                                                                                         ; 0                 ; 6       ;
; GPIO[2]                                                                                                                                                                                                        ;                   ;         ;
; GPIO[3]                                                                                                                                                                                                        ;                   ;         ;
;      - projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|read_mux_out[1]~3                                                                                                            ; 0                 ; 6       ;
;      - projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|d1_data_in[1]~feeder                                                                                                         ; 0                 ; 6       ;
; GPIO[4]                                                                                                                                                                                                        ;                   ;         ;
;      - projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|d1_data_in[2]                                                                                                                ; 0                 ; 6       ;
;      - projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|read_mux_out[2]~1                                                                                                            ; 0                 ; 6       ;
; GPIO[5]                                                                                                                                                                                                        ;                   ;         ;
;      - projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|read_mux_out[3]~13                                                                                                           ; 1                 ; 6       ;
;      - projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|d1_data_in[3]~feeder                                                                                                         ; 1                 ; 6       ;
; GPIO[6]                                                                                                                                                                                                        ;                   ;         ;
;      - projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|d1_data_in[4]                                                                                                                ; 0                 ; 6       ;
;      - projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|read_mux_out[4]~11                                                                                                           ; 0                 ; 6       ;
; GPIO[7]                                                                                                                                                                                                        ;                   ;         ;
;      - projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|d1_data_in[5]                                                                                                                ; 0                 ; 6       ;
;      - projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|read_mux_out[5]~5                                                                                                            ; 0                 ; 6       ;
; GPIO[8]                                                                                                                                                                                                        ;                   ;         ;
;      - projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|read_mux_out[6]~9                                                                                                            ; 0                 ; 6       ;
;      - projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|d1_data_in[6]~feeder                                                                                                         ; 0                 ; 6       ;
; GPIO[9]                                                                                                                                                                                                        ;                   ;         ;
;      - projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|d1_data_in[7]                                                                                                                ; 0                 ; 6       ;
;      - projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|read_mux_out[7]~7                                                                                                            ; 0                 ; 6       ;
; GPIO[10]                                                                                                                                                                                                       ;                   ;         ;
;      - projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|read_mux_out[8]~59                                                                                                           ; 0                 ; 6       ;
;      - projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|d1_data_in[8]~feeder                                                                                                         ; 0                 ; 6       ;
; GPIO[11]                                                                                                                                                                                                       ;                   ;         ;
;      - projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|read_mux_out[9]~23                                                                                                           ; 1                 ; 6       ;
;      - projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|d1_data_in[9]~feeder                                                                                                         ; 1                 ; 6       ;
; GPIO[12]                                                                                                                                                                                                       ;                   ;         ;
;      - projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|read_mux_out[10]~15                                                                                                          ; 1                 ; 6       ;
;      - projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|d1_data_in[10]~feeder                                                                                                        ; 1                 ; 6       ;
; GPIO[13]                                                                                                                                                                                                       ;                   ;         ;
;      - projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|read_mux_out[11]~53                                                                                                          ; 0                 ; 6       ;
;      - projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|d1_data_in[11]~feeder                                                                                                        ; 0                 ; 6       ;
; GPIO[14]                                                                                                                                                                                                       ;                   ;         ;
;      - projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|d1_data_in[12]                                                                                                               ; 0                 ; 6       ;
;      - projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|read_mux_out[12]~45                                                                                                          ; 0                 ; 6       ;
; GPIO[15]                                                                                                                                                                                                       ;                   ;         ;
;      - projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|d1_data_in[13]                                                                                                               ; 0                 ; 6       ;
;      - projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|read_mux_out[13]~29                                                                                                          ; 0                 ; 6       ;
; GPIO[16]                                                                                                                                                                                                       ;                   ;         ;
; GPIO[17]                                                                                                                                                                                                       ;                   ;         ;
;      - projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|read_mux_out[14]~39                                                                                                          ; 0                 ; 6       ;
;      - projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|d1_data_in[14]~feeder                                                                                                        ; 0                 ; 6       ;
; GPIO[18]                                                                                                                                                                                                       ;                   ;         ;
; GPIO[19]                                                                                                                                                                                                       ;                   ;         ;
;      - projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|read_mux_out[15]~35                                                                                                          ; 0                 ; 6       ;
;      - projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|d1_data_in[15]~feeder                                                                                                        ; 0                 ; 6       ;
; GPIO[20]                                                                                                                                                                                                       ;                   ;         ;
;      - projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|read_mux_out[16]~61                                                                                                          ; 0                 ; 6       ;
;      - projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|d1_data_in[16]~feeder                                                                                                        ; 0                 ; 6       ;
; GPIO[21]                                                                                                                                                                                                       ;                   ;         ;
;      - projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|d1_data_in[17]                                                                                                               ; 0                 ; 6       ;
;      - projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|read_mux_out[17]~21                                                                                                          ; 0                 ; 6       ;
; GPIO[22]                                                                                                                                                                                                       ;                   ;         ;
;      - projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|read_mux_out[18]~17                                                                                                          ; 1                 ; 6       ;
;      - projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|d1_data_in[18]~feeder                                                                                                        ; 1                 ; 6       ;
; GPIO[23]                                                                                                                                                                                                       ;                   ;         ;
;      - projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|read_mux_out[19]~51                                                                                                          ; 0                 ; 6       ;
;      - projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|d1_data_in[19]~feeder                                                                                                        ; 0                 ; 6       ;
; GPIO[24]                                                                                                                                                                                                       ;                   ;         ;
;      - projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|d1_data_in[20]                                                                                                               ; 0                 ; 6       ;
;      - projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|read_mux_out[20]~47                                                                                                          ; 0                 ; 6       ;
; GPIO[25]                                                                                                                                                                                                       ;                   ;         ;
;      - projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|read_mux_out[21]~27                                                                                                          ; 0                 ; 6       ;
;      - projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|d1_data_in[21]~feeder                                                                                                        ; 0                 ; 6       ;
; GPIO[26]                                                                                                                                                                                                       ;                   ;         ;
;      - projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|d1_data_in[22]                                                                                                               ; 0                 ; 6       ;
;      - projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|read_mux_out[22]~41                                                                                                          ; 0                 ; 6       ;
; GPIO[27]                                                                                                                                                                                                       ;                   ;         ;
;      - projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|read_mux_out[23]~33                                                                                                          ; 1                 ; 6       ;
;      - projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|d1_data_in[23]~feeder                                                                                                        ; 1                 ; 6       ;
; GPIO[28]                                                                                                                                                                                                       ;                   ;         ;
;      - projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|d1_data_in[24]                                                                                                               ; 0                 ; 6       ;
;      - projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|read_mux_out[24]~63                                                                                                          ; 0                 ; 6       ;
; GPIO[29]                                                                                                                                                                                                       ;                   ;         ;
;      - projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|d1_data_in[25]                                                                                                               ; 1                 ; 6       ;
;      - projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|read_mux_out[25]~25                                                                                                          ; 1                 ; 6       ;
; GPIO[30]                                                                                                                                                                                                       ;                   ;         ;
;      - projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|read_mux_out[26]~19                                                                                                          ; 0                 ; 6       ;
;      - projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|d1_data_in[26]~feeder                                                                                                        ; 0                 ; 6       ;
; GPIO[31]                                                                                                                                                                                                       ;                   ;         ;
;      - projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|read_mux_out[27]~55                                                                                                          ; 1                 ; 6       ;
;      - projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|d1_data_in[27]~feeder                                                                                                        ; 1                 ; 6       ;
; GPIO[32]                                                                                                                                                                                                       ;                   ;         ;
;      - projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|d1_data_in[28]                                                                                                               ; 0                 ; 6       ;
;      - projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|read_mux_out[28]~49                                                                                                          ; 0                 ; 6       ;
; GPIO[33]                                                                                                                                                                                                       ;                   ;         ;
;      - projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|read_mux_out[29]~31                                                                                                          ; 1                 ; 6       ;
;      - projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|d1_data_in[29]~feeder                                                                                                        ; 1                 ; 6       ;
; GPIO[34]                                                                                                                                                                                                       ;                   ;         ;
;      - projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|d1_data_in[30]                                                                                                               ; 1                 ; 6       ;
;      - projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|read_mux_out[30]~43                                                                                                          ; 1                 ; 6       ;
; GPIO[35]                                                                                                                                                                                                       ;                   ;         ;
;      - projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|read_mux_out[31]~37                                                                                                          ; 0                 ; 6       ;
;      - projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|d1_data_in[31]~feeder                                                                                                        ; 0                 ; 6       ;
; I2C_SDAT                                                                                                                                                                                                       ;                   ;         ;
;      - projectSystemQsys:The_System|projectSystemQsys_AV_Config:av_config|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|new_data~0                                                           ; 0                 ; 6       ;
; LCD_DATA[0]                                                                                                                                                                                                    ;                   ;         ;
;      - projectSystemQsys:The_System|projectSystemQsys_Char_LCD_16x2:char_lcd_16x2|altera_up_character_lcd_communication:Char_LCD_Comm|data_out~8                                                               ; 0                 ; 6       ;
; LCD_DATA[1]                                                                                                                                                                                                    ;                   ;         ;
;      - projectSystemQsys:The_System|projectSystemQsys_Char_LCD_16x2:char_lcd_16x2|altera_up_character_lcd_communication:Char_LCD_Comm|data_out~3                                                               ; 0                 ; 6       ;
; LCD_DATA[2]                                                                                                                                                                                                    ;                   ;         ;
;      - projectSystemQsys:The_System|projectSystemQsys_Char_LCD_16x2:char_lcd_16x2|altera_up_character_lcd_communication:Char_LCD_Comm|data_out~2                                                               ; 0                 ; 6       ;
; LCD_DATA[3]                                                                                                                                                                                                    ;                   ;         ;
;      - projectSystemQsys:The_System|projectSystemQsys_Char_LCD_16x2:char_lcd_16x2|altera_up_character_lcd_communication:Char_LCD_Comm|data_out~7                                                               ; 0                 ; 6       ;
; LCD_DATA[4]                                                                                                                                                                                                    ;                   ;         ;
;      - projectSystemQsys:The_System|projectSystemQsys_Char_LCD_16x2:char_lcd_16x2|altera_up_character_lcd_communication:Char_LCD_Comm|data_out~6                                                               ; 0                 ; 6       ;
; LCD_DATA[5]                                                                                                                                                                                                    ;                   ;         ;
;      - projectSystemQsys:The_System|projectSystemQsys_Char_LCD_16x2:char_lcd_16x2|altera_up_character_lcd_communication:Char_LCD_Comm|data_out~4                                                               ; 0                 ; 6       ;
; LCD_DATA[6]                                                                                                                                                                                                    ;                   ;         ;
;      - projectSystemQsys:The_System|projectSystemQsys_Char_LCD_16x2:char_lcd_16x2|altera_up_character_lcd_communication:Char_LCD_Comm|data_out~5                                                               ; 0                 ; 6       ;
; LCD_DATA[7]                                                                                                                                                                                                    ;                   ;         ;
;      - projectSystemQsys:The_System|projectSystemQsys_Char_LCD_16x2:char_lcd_16x2|altera_up_character_lcd_communication:Char_LCD_Comm|data_out~0                                                               ; 0                 ; 6       ;
; SD_CMD                                                                                                                                                                                                         ;                   ;         ;
;      - projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|registered_data_input[0]         ; 1                 ; 6       ;
;      - projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|start_reading_bits~0             ; 1                 ; 6       ;
;      - projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|Selector5~1                      ; 1                 ; 6       ;
;      - projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|Selector3~2                      ; 1                 ; 6       ;
;      - projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|Selector4~0                      ; 1                 ; 6       ;
; SD_DAT[0]                                                                                                                                                                                                      ;                   ;         ;
;      - projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|data_in_reg~0                                       ; 0                 ; 6       ;
; SD_DAT[3]                                                                                                                                                                                                      ;                   ;         ;
; SRAM_DQ[0]                                                                                                                                                                                                     ;                   ;         ;
;      - projectSystemQsys:The_System|projectSystemQsys_SRAM:sram|readdata[0]                                                                                                                                    ; 1                 ; 6       ;
; SRAM_DQ[1]                                                                                                                                                                                                     ;                   ;         ;
;      - projectSystemQsys:The_System|projectSystemQsys_SRAM:sram|readdata[1]                                                                                                                                    ; 0                 ; 6       ;
; SRAM_DQ[2]                                                                                                                                                                                                     ;                   ;         ;
;      - projectSystemQsys:The_System|projectSystemQsys_SRAM:sram|readdata[2]                                                                                                                                    ; 0                 ; 6       ;
; SRAM_DQ[3]                                                                                                                                                                                                     ;                   ;         ;
;      - projectSystemQsys:The_System|projectSystemQsys_SRAM:sram|readdata[3]                                                                                                                                    ; 1                 ; 6       ;
; SRAM_DQ[4]                                                                                                                                                                                                     ;                   ;         ;
;      - projectSystemQsys:The_System|projectSystemQsys_SRAM:sram|readdata[4]                                                                                                                                    ; 0                 ; 6       ;
; SRAM_DQ[5]                                                                                                                                                                                                     ;                   ;         ;
;      - projectSystemQsys:The_System|projectSystemQsys_SRAM:sram|readdata[5]                                                                                                                                    ; 0                 ; 6       ;
; SRAM_DQ[6]                                                                                                                                                                                                     ;                   ;         ;
;      - projectSystemQsys:The_System|projectSystemQsys_SRAM:sram|readdata[6]~feeder                                                                                                                             ; 0                 ; 6       ;
; SRAM_DQ[7]                                                                                                                                                                                                     ;                   ;         ;
;      - projectSystemQsys:The_System|projectSystemQsys_SRAM:sram|readdata[7]                                                                                                                                    ; 1                 ; 6       ;
; SRAM_DQ[8]                                                                                                                                                                                                     ;                   ;         ;
;      - projectSystemQsys:The_System|projectSystemQsys_SRAM:sram|readdata[8]                                                                                                                                    ; 1                 ; 6       ;
; SRAM_DQ[9]                                                                                                                                                                                                     ;                   ;         ;
;      - projectSystemQsys:The_System|projectSystemQsys_SRAM:sram|readdata[9]                                                                                                                                    ; 1                 ; 6       ;
; SRAM_DQ[10]                                                                                                                                                                                                    ;                   ;         ;
;      - projectSystemQsys:The_System|projectSystemQsys_SRAM:sram|readdata[10]~feeder                                                                                                                            ; 0                 ; 6       ;
; SRAM_DQ[11]                                                                                                                                                                                                    ;                   ;         ;
;      - projectSystemQsys:The_System|projectSystemQsys_SRAM:sram|readdata[11]                                                                                                                                   ; 0                 ; 6       ;
; SRAM_DQ[12]                                                                                                                                                                                                    ;                   ;         ;
;      - projectSystemQsys:The_System|projectSystemQsys_SRAM:sram|readdata[12]                                                                                                                                   ; 0                 ; 6       ;
; SRAM_DQ[13]                                                                                                                                                                                                    ;                   ;         ;
;      - projectSystemQsys:The_System|projectSystemQsys_SRAM:sram|readdata[13]~feeder                                                                                                                            ; 1                 ; 6       ;
; SRAM_DQ[14]                                                                                                                                                                                                    ;                   ;         ;
;      - projectSystemQsys:The_System|projectSystemQsys_SRAM:sram|readdata[14]                                                                                                                                   ; 1                 ; 6       ;
; SRAM_DQ[15]                                                                                                                                                                                                    ;                   ;         ;
;      - projectSystemQsys:The_System|projectSystemQsys_SRAM:sram|readdata[15]                                                                                                                                   ; 0                 ; 6       ;
; CLOCK3_50                                                                                                                                                                                                      ;                   ;         ;
; CLOCK_50                                                                                                                                                                                                       ;                   ;         ;
; SW[2]                                                                                                                                                                                                          ;                   ;         ;
;      - projectSystemQsys:The_System|projectSystemQsys_Slider_Switches:slider_switches|read_mux_out[2]                                                                                                          ; 1                 ; 6       ;
; KEY[2]                                                                                                                                                                                                         ;                   ;         ;
;      - projectSystemQsys:The_System|projectSystemQsys_keys:keys|readdata[2]~1                                                                                                                                  ; 0                 ; 6       ;
;      - projectSystemQsys:The_System|projectSystemQsys_keys:keys|d1_data_in[2]~3                                                                                                                                ; 0                 ; 6       ;
; SW[1]                                                                                                                                                                                                          ;                   ;         ;
;      - projectSystemQsys:The_System|projectSystemQsys_Slider_Switches:slider_switches|read_mux_out[1]                                                                                                          ; 0                 ; 6       ;
; KEY[1]                                                                                                                                                                                                         ;                   ;         ;
;      - projectSystemQsys:The_System|projectSystemQsys_keys:keys|readdata[1]~2                                                                                                                                  ; 0                 ; 6       ;
;      - projectSystemQsys:The_System|projectSystemQsys_keys:keys|d1_data_in[1]~0                                                                                                                                ; 0                 ; 6       ;
; SW[5]                                                                                                                                                                                                          ;                   ;         ;
;      - projectSystemQsys:The_System|projectSystemQsys_Slider_Switches:slider_switches|read_mux_out[5]                                                                                                          ; 0                 ; 6       ;
; SW[7]                                                                                                                                                                                                          ;                   ;         ;
;      - projectSystemQsys:The_System|projectSystemQsys_Slider_Switches:slider_switches|read_mux_out[7]                                                                                                          ; 0                 ; 6       ;
; SW[6]                                                                                                                                                                                                          ;                   ;         ;
;      - projectSystemQsys:The_System|projectSystemQsys_Slider_Switches:slider_switches|read_mux_out[6]                                                                                                          ; 0                 ; 6       ;
; SW[4]                                                                                                                                                                                                          ;                   ;         ;
;      - projectSystemQsys:The_System|projectSystemQsys_Slider_Switches:slider_switches|read_mux_out[4]                                                                                                          ; 0                 ; 6       ;
; SW[3]                                                                                                                                                                                                          ;                   ;         ;
;      - projectSystemQsys:The_System|projectSystemQsys_Slider_Switches:slider_switches|read_mux_out[3]                                                                                                          ; 1                 ; 6       ;
; KEY[3]                                                                                                                                                                                                         ;                   ;         ;
;      - projectSystemQsys:The_System|projectSystemQsys_keys:keys|readdata[3]~0                                                                                                                                  ; 0                 ; 6       ;
;      - projectSystemQsys:The_System|projectSystemQsys_keys:keys|d1_data_in[3]~2                                                                                                                                ; 0                 ; 6       ;
; KEY[0]                                                                                                                                                                                                         ;                   ;         ;
;      - projectSystemQsys:The_System|projectSystemQsys_keys:keys|readdata[0]~3                                                                                                                                  ; 1                 ; 6       ;
;      - projectSystemQsys:The_System|projectSystemQsys_keys:keys|d1_data_in[0]~1                                                                                                                                ; 1                 ; 6       ;
; SW[10]                                                                                                                                                                                                         ;                   ;         ;
;      - projectSystemQsys:The_System|projectSystemQsys_Slider_Switches:slider_switches|read_mux_out[10]                                                                                                         ; 0                 ; 6       ;
; SW[17]                                                                                                                                                                                                         ;                   ;         ;
;      - projectSystemQsys:The_System|projectSystemQsys_Slider_Switches:slider_switches|read_mux_out[17]                                                                                                         ; 1                 ; 6       ;
; SW[9]                                                                                                                                                                                                          ;                   ;         ;
;      - projectSystemQsys:The_System|projectSystemQsys_Slider_Switches:slider_switches|read_mux_out[9]                                                                                                          ; 1                 ; 6       ;
; SW[13]                                                                                                                                                                                                         ;                   ;         ;
;      - projectSystemQsys:The_System|projectSystemQsys_Slider_Switches:slider_switches|read_mux_out[13]                                                                                                         ; 0                 ; 6       ;
; SW[15]                                                                                                                                                                                                         ;                   ;         ;
;      - projectSystemQsys:The_System|projectSystemQsys_Slider_Switches:slider_switches|read_mux_out[15]                                                                                                         ; 0                 ; 6       ;
; SW[14]                                                                                                                                                                                                         ;                   ;         ;
;      - projectSystemQsys:The_System|projectSystemQsys_Slider_Switches:slider_switches|read_mux_out[14]                                                                                                         ; 1                 ; 6       ;
; SW[12]                                                                                                                                                                                                         ;                   ;         ;
;      - projectSystemQsys:The_System|projectSystemQsys_Slider_Switches:slider_switches|read_mux_out[12]                                                                                                         ; 0                 ; 6       ;
; SW[11]                                                                                                                                                                                                         ;                   ;         ;
;      - projectSystemQsys:The_System|projectSystemQsys_Slider_Switches:slider_switches|read_mux_out[11]                                                                                                         ; 0                 ; 6       ;
; SW[0]                                                                                                                                                                                                          ;                   ;         ;
;      - projectSystemQsys:The_System|projectSystemQsys_Slider_Switches:slider_switches|read_mux_out[0]                                                                                                          ; 0                 ; 6       ;
; SW[8]                                                                                                                                                                                                          ;                   ;         ;
;      - projectSystemQsys:The_System|projectSystemQsys_Slider_Switches:slider_switches|read_mux_out[8]                                                                                                          ; 0                 ; 6       ;
; SW[16]                                                                                                                                                                                                         ;                   ;         ;
;      - projectSystemQsys:The_System|projectSystemQsys_Slider_Switches:slider_switches|read_mux_out[16]                                                                                                         ; 0                 ; 6       ;
; AUD_ADCDAT                                                                                                                                                                                                     ;                   ;         ;
;      - projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|projectSystemQsys_Audio_Subsystem_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|data_in_shift_reg~13 ; 0                 ; 6       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                     ; Location              ; Fan-Out ; Usage                                              ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK3_50                                                                                                                                                                                                                                                                                                                                                                                                ; PIN_AG15              ; 1       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; CLOCK_50                                                                                                                                                                                                                                                                                                                                                                                                 ; PIN_Y2                ; 1       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                                                             ; JTAG_X1_Y37_N0        ; 432     ; Clock                                              ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                                                             ; JTAG_X1_Y37_N0        ; 23      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_48_bit_Command_Generator:command_generator|last_command_id[5]~3                                                                                                                                                                                                       ; LCCOMB_X87_Y43_N30    ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_48_bit_Command_Generator:command_generator|message_bits~121                                                                                                                                                                                                           ; LCCOMB_X87_Y43_N22    ; 48      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_48_bit_Command_Generator:command_generator|response_type_reg[2]~1                                                                                                                                                                                                     ; LCCOMB_X84_Y42_N16    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_CRC16_Generator:crc16_checker|shift_register[2]~21                                                                                                                                                                                      ; LCCOMB_X86_Y37_N14    ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|byte_counter[0]~12                                                                                                                                                                                                                                   ; LCCOMB_X81_Y36_N22    ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|current_state.s_RECEIVING_DATA                                                                                                                                                                                                                       ; FF_X85_Y39_N25        ; 6       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|local_reset~0                                                                                                                                                                                                                                        ; LCCOMB_X85_Y38_N16    ; 20      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|o_dat_direction~0                                                                                                                                                                                                                                    ; LCCOMB_X85_Y39_N8     ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|shift_register[13]~20                                                                                                                                                                                                                                ; LCCOMB_X85_Y39_N28    ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|timeout_register[9]~45                                                                                                                                                                                                                               ; LCCOMB_X86_Y37_N8     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|timeout_reg~0                                                                                                                                                                                                                                        ; LCCOMB_X85_Y39_N4     ; 17      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Clock:clock_generator|o_trigger_send~1                                                                                                                                                                                                                                ; LCCOMB_X86_Y42_N0     ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|current_state.s_AWAIT_USER_COMMAND                                                                                                                                                                                                            ; FF_X88_Y42_N3         ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|current_state.s_RESET                                                                                                                                                                                                                         ; FF_X86_Y43_N19        ; 40      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|current_state.s_WAIT_DEASSERT                                                                                                                                                                                                                 ; FF_X86_Y43_N9         ; 31      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|delay_counter[2]~15                                                                                                                                                                                                                           ; LCCOMB_X85_Y43_N30    ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|id_sequence_step_index[3]                                                                                                                                                                                                                     ; FF_X84_Y39_N7         ; 26      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|id_sequence_step_index[3]~6                                                                                                                                                                                                                   ; LCCOMB_X88_Y42_N8     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|initial_delay_counter~0                                                                                                                                                                                                                       ; LCCOMB_X85_Y43_N20    ; 8       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|o_drive_CMD_line                                                                                                                                                                                                                              ; LCCOMB_X86_Y43_N16    ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|o_generate_command~0                                                                                                                                                                                                                          ; LCCOMB_X87_Y43_N18    ; 46      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|periodic_status_check[20]~26                                                                                                                                                                                                                  ; LCCOMB_X88_Y42_N26    ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|counter[4]~16                                                                                                                                                                                                                     ; LCCOMB_X86_Y45_N24    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|enable_crc_unit                                                                                                                                                                                                                   ; LCCOMB_X86_Y45_N22    ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|registered_data_input[0]~2                                                                                                                                                                                                        ; LCCOMB_X86_Y45_N2     ; 137     ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|timeout_counter[3]~18                                                                                                                                                                                                             ; LCCOMB_X87_Y45_N26    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|timeout_counter~17                                                                                                                                                                                                                ; LCCOMB_X86_Y45_N4     ; 9       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|Altera_UP_SD_Card_Interface:SD_Card_Port|SD_REG_operating_conditions_register[5]~1                                                                                                                                                                                                                                               ; LCCOMB_X82_Y43_N28    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|Altera_UP_SD_Card_Interface:SD_Card_Port|SD_REG_response_R1~1                                                                                                                                                                                                                                                                    ; LCCOMB_X77_Y43_N10    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|Altera_UP_SD_Card_Interface:SD_Card_Port|SD_REG_status_register[7]~2                                                                                                                                                                                                                                                             ; LCCOMB_X82_Y43_N4     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|Altera_UP_SD_Card_Interface:SD_Card_Port|control_regs~0                                                                                                                                                                                                                                                                          ; LCCOMB_X86_Y44_N8     ; 128     ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|Altera_UP_SD_Card_Interface:SD_Card_Port|control_regs~1                                                                                                                                                                                                                                                                          ; LCCOMB_X86_Y44_N28    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|Altera_UP_SD_Card_Interface:SD_Card_Port|control_regs~3                                                                                                                                                                                                                                                                          ; LCCOMB_X86_Y44_N18    ; 128     ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|argument_reg[13]~1                                                                                                                                                                                                                                                                                                               ; LCCOMB_X75_Y36_N8     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|buffer_enable~1                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X74_Y35_N22    ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|buffer_write                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X74_Y35_N26    ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|command_ready~1                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X75_Y36_N14    ; 42      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|current_state.s_RECEIVE_FIRST_WORD                                                                                                                                                                                                                                                                                               ; FF_X74_Y35_N13        ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|current_state.s_RECEIVE_SECOND_WORD                                                                                                                                                                                                                                                                                              ; FF_X56_Y33_N1         ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|current_state.s_WAIT_REQUEST                                                                                                                                                                                                                                                                                                     ; FF_X74_Y35_N29        ; 61      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|send_command_ready                                                                                                                                                                                                                                                                                                               ; LCCOMB_X88_Y42_N24    ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                               ; FF_X49_Y43_N27        ; 58      ; Async. clear                                       ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; projectSystemQsys:The_System|altera_reset_controller:rst_controller_001|merged_reset~0                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X39_Y39_N10    ; 3       ; Async. clear                                       ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; projectSystemQsys:The_System|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                                   ; FF_X84_Y42_N5         ; 112     ; Clock enable, Sync. clear, Sync. load              ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                                   ; FF_X84_Y42_N5         ; 2525    ; Async. clear, Async. load                          ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_AV_Config:av_config|address_reg[3]~1                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X45_Y42_N14    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_AV_Config:av_config|altera_up_av_config_auto_init:AV_Config_Auto_Init|rom_address[3]~18                                                                                                                                                                                                                                                                   ; LCCOMB_X40_Y46_N26    ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_AV_Config:av_config|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|s_serial_protocol.STATE_1_INITIALIZE                                                                                                                                                                                                                                  ; FF_X40_Y46_N9         ; 63      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_AV_Config:av_config|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|serial_data~2                                                                                                                                                                                                                                                         ; LCCOMB_X41_Y46_N18    ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_AV_Config:av_config|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|shiftreg_mask[8]~4                                                                                                                                                                                                                                                    ; LCCOMB_X41_Y46_N10    ; 59      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_AV_Config:av_config|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|shiftreg_mask~2                                                                                                                                                                                                                                                       ; LCCOMB_X40_Y46_N6     ; 131     ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_AV_Config:av_config|control_reg[16]~1                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X47_Y42_N0     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_AV_Config:av_config|control_reg[2]~4                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X45_Y42_N24    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_AV_Config:av_config|data_reg[4]~0                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X45_Y42_N12    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_AV_Config:av_config|device_for_transfer[1]~1                                                                                                                                                                                                                                                                                                              ; LCCOMB_X46_Y46_N26    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_AV_Config:av_config|external_read_transfer~0                                                                                                                                                                                                                                                                                                              ; LCCOMB_X46_Y43_N2     ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_AV_Config:av_config|readdata[3]~9                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X46_Y43_N28    ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                 ; FF_X34_Y35_N19        ; 99      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|projectSystemQsys_Audio_Subsystem_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_audio_bit_counter:Audio_Out_Bit_Counter|Add0~20                                                                                                                                                             ; LCCOMB_X40_Y34_N10    ; 65      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|projectSystemQsys_Audio_Subsystem_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_audio_bit_counter:Audio_Out_Bit_Counter|bit_counter[0]~2                                                                                                                                                    ; LCCOMB_X40_Y34_N28    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|projectSystemQsys_Audio_Subsystem_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo|cntr_0ab:wr_ptr|_~2                                                                                   ; LCCOMB_X40_Y32_N26    ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|projectSystemQsys_Audio_Subsystem_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo|cntr_ca7:usedw_counter|_~2                                                                            ; LCCOMB_X35_Y34_N30    ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|projectSystemQsys_Audio_Subsystem_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo|cntr_v9b:rd_ptr_msb|_~2                                                                               ; LCCOMB_X35_Y34_N2     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|projectSystemQsys_Audio_Subsystem_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo|rd_ptr_lsb~1                                                                                          ; LCCOMB_X34_Y35_N28    ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|projectSystemQsys_Audio_Subsystem_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo|cntr_0ab:wr_ptr|_~2                                                                                  ; LCCOMB_X39_Y33_N14    ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|projectSystemQsys_Audio_Subsystem_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo|cntr_ca7:usedw_counter|_~2                                                                           ; LCCOMB_X39_Y33_N28    ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|projectSystemQsys_Audio_Subsystem_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo|cntr_v9b:rd_ptr_msb|_~2                                                                              ; LCCOMB_X35_Y34_N20    ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|projectSystemQsys_Audio_Subsystem_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo|rd_ptr_lsb~1                                                                                         ; LCCOMB_X39_Y33_N6     ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|projectSystemQsys_Audio_Subsystem_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|comb~0                                                                                                                                                                                                                ; LCCOMB_X39_Y34_N28    ; 17      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|projectSystemQsys_Audio_Subsystem_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|comb~3                                                                                                                                                                                                                ; LCCOMB_X39_Y34_N30    ; 17      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|projectSystemQsys_Audio_Subsystem_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|data_in_shift_reg[5]~1                                                                                                                                                                                                ; LCCOMB_X43_Y30_N28    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|projectSystemQsys_Audio_Subsystem_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo|cntr_0ab:wr_ptr|_~2                                                                                    ; LCCOMB_X50_Y25_N14    ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|projectSystemQsys_Audio_Subsystem_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo|cntr_ca7:usedw_counter|_~2                                                                             ; LCCOMB_X36_Y27_N2     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|projectSystemQsys_Audio_Subsystem_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo|cntr_v9b:rd_ptr_msb|_~2                                                                                ; LCCOMB_X43_Y30_N22    ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|projectSystemQsys_Audio_Subsystem_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo|rd_ptr_lsb~3                                                                                           ; LCCOMB_X43_Y30_N20    ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|projectSystemQsys_Audio_Subsystem_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo|cntr_0ab:wr_ptr|_~2                                                                                   ; LCCOMB_X50_Y25_N30    ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|projectSystemQsys_Audio_Subsystem_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo|cntr_ca7:usedw_counter|_~2                                                                            ; LCCOMB_X43_Y32_N28    ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|projectSystemQsys_Audio_Subsystem_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo|cntr_v9b:rd_ptr_msb|_~2                                                                               ; LCCOMB_X45_Y25_N14    ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|projectSystemQsys_Audio_Subsystem_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo|rd_ptr_lsb~3                                                                                          ; LCCOMB_X45_Y25_N28    ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|projectSystemQsys_Audio_Subsystem_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|comb~1                                                                                                                                                                                                                  ; LCCOMB_X43_Y32_N26    ; 15      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|projectSystemQsys_Audio_Subsystem_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|comb~2                                                                                                                                                                                                                  ; LCCOMB_X36_Y32_N8     ; 15      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|projectSystemQsys_Audio_Subsystem_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|data_out_shift_reg[3]~35                                                                                                                                                                                                ; LCCOMB_X50_Y26_N20    ; 31      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|projectSystemQsys_Audio_Subsystem_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|data_out_shift_reg[3]~39                                                                                                                                                                                                ; LCCOMB_X43_Y30_N12    ; 31      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|projectSystemQsys_Audio_Subsystem_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|read_left_channel                                                                                                                                                                                                       ; LCCOMB_X43_Y30_N8     ; 57      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|projectSystemQsys_Audio_Subsystem_Audio:audio|clear_read_fifos~0                                                                                                                                                                                                                                                          ; LCCOMB_X35_Y31_N8     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|projectSystemQsys_Audio_Subsystem_Audio:audio|comb~0                                                                                                                                                                                                                                                                      ; LCCOMB_X45_Y25_N2     ; 79      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|projectSystemQsys_Audio_Subsystem_Audio:audio|readdata[31]~30                                                                                                                                                                                                                                                             ; LCCOMB_X40_Y32_N2     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|projectSystemQsys_Audio_Subsystem_Audio:audio|readdata[31]~33                                                                                                                                                                                                                                                             ; LCCOMB_X38_Y33_N8     ; 26      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Char_LCD_16x2:char_lcd_16x2|altera_up_character_lcd_communication:Char_LCD_Comm|LCD_DATA~8                                                                                                                                                                                                                                                                ; LCCOMB_X8_Y44_N8      ; 8       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Char_LCD_16x2:char_lcd_16x2|altera_up_character_lcd_communication:Char_LCD_Comm|LCD_RS~1                                                                                                                                                                                                                                                                  ; LCCOMB_X30_Y43_N24    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Char_LCD_16x2:char_lcd_16x2|altera_up_character_lcd_communication:Char_LCD_Comm|data_out[5]~1                                                                                                                                                                                                                                                             ; LCCOMB_X28_Y47_N8     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Char_LCD_16x2:char_lcd_16x2|altera_up_character_lcd_communication:Char_LCD_Comm|idle_counter[1]~9                                                                                                                                                                                                                                                         ; LCCOMB_X30_Y43_N14    ; 15      ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Char_LCD_16x2:char_lcd_16x2|altera_up_character_lcd_initialization:Char_LCD_Init|command_counter[1]~12                                                                                                                                                                                                                                                    ; LCCOMB_X38_Y36_N16    ; 4       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Char_LCD_16x2:char_lcd_16x2|altera_up_character_lcd_initialization:Char_LCD_Init|command_counter[1]~13                                                                                                                                                                                                                                                    ; LCCOMB_X38_Y36_N26    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Char_LCD_16x2:char_lcd_16x2|altera_up_character_lcd_initialization:Char_LCD_Init|s_lcd_initialize~8                                                                                                                                                                                                                                                       ; LCCOMB_X27_Y46_N2     ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Char_LCD_16x2:char_lcd_16x2|altera_up_character_lcd_initialization:Char_LCD_Init|waiting_to_send[9]~52                                                                                                                                                                                                                                                    ; LCCOMB_X38_Y43_N6     ; 19      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Char_LCD_16x2:char_lcd_16x2|altera_up_character_lcd_initialization:Char_LCD_Init|waiting_to_send[9]~53                                                                                                                                                                                                                                                    ; LCCOMB_X38_Y42_N18    ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Char_LCD_16x2:char_lcd_16x2|data_to_send[0]~3                                                                                                                                                                                                                                                                                                             ; LCCOMB_X38_Y36_N20    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Char_LCD_16x2:char_lcd_16x2|rs~2                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X38_Y36_N28    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|always1~1                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X59_Y19_N28    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|always2~0                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X59_Y19_N22    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|always3~0                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X59_Y19_N30    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|data_dir[0]                                                                                                                                                                                                                                                                                                                   ; FF_X60_Y13_N9         ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|data_dir[10]                                                                                                                                                                                                                                                                                                                  ; FF_X58_Y16_N25        ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|data_dir[11]                                                                                                                                                                                                                                                                                                                  ; FF_X60_Y13_N3         ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|data_dir[12]                                                                                                                                                                                                                                                                                                                  ; FF_X61_Y16_N19        ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|data_dir[13]                                                                                                                                                                                                                                                                                                                  ; FF_X60_Y15_N5         ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|data_dir[14]                                                                                                                                                                                                                                                                                                                  ; FF_X60_Y15_N7         ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|data_dir[15]                                                                                                                                                                                                                                                                                                                  ; FF_X59_Y19_N3         ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|data_dir[16]                                                                                                                                                                                                                                                                                                                  ; FF_X58_Y19_N7         ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|data_dir[17]                                                                                                                                                                                                                                                                                                                  ; FF_X60_Y13_N1         ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|data_dir[18]                                                                                                                                                                                                                                                                                                                  ; FF_X57_Y19_N19        ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|data_dir[19]                                                                                                                                                                                                                                                                                                                  ; FF_X56_Y23_N27        ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|data_dir[1]                                                                                                                                                                                                                                                                                                                   ; FF_X66_Y11_N29        ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|data_dir[20]                                                                                                                                                                                                                                                                                                                  ; FF_X61_Y19_N3         ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|data_dir[21]                                                                                                                                                                                                                                                                                                                  ; FF_X61_Y21_N1         ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|data_dir[22]                                                                                                                                                                                                                                                                                                                  ; FF_X55_Y20_N17        ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|data_dir[23]                                                                                                                                                                                                                                                                                                                  ; FF_X55_Y20_N27        ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|data_dir[24]                                                                                                                                                                                                                                                                                                                  ; FF_X60_Y15_N29        ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|data_dir[25]                                                                                                                                                                                                                                                                                                                  ; FF_X66_Y11_N21        ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|data_dir[26]                                                                                                                                                                                                                                                                                                                  ; FF_X66_Y11_N17        ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|data_dir[27]                                                                                                                                                                                                                                                                                                                  ; FF_X66_Y11_N19        ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|data_dir[28]                                                                                                                                                                                                                                                                                                                  ; FF_X66_Y11_N31        ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|data_dir[29]                                                                                                                                                                                                                                                                                                                  ; FF_X66_Y11_N27        ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|data_dir[2]                                                                                                                                                                                                                                                                                                                   ; FF_X59_Y19_N25        ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|data_dir[30]                                                                                                                                                                                                                                                                                                                  ; FF_X65_Y19_N21        ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|data_dir[31]                                                                                                                                                                                                                                                                                                                  ; FF_X61_Y16_N25        ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|data_dir[3]                                                                                                                                                                                                                                                                                                                   ; FF_X66_Y11_N1         ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|data_dir[4]                                                                                                                                                                                                                                                                                                                   ; FF_X56_Y23_N9         ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|data_dir[5]                                                                                                                                                                                                                                                                                                                   ; FF_X57_Y19_N17        ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|data_dir[6]                                                                                                                                                                                                                                                                                                                   ; FF_X57_Y15_N17        ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|data_dir[7]                                                                                                                                                                                                                                                                                                                   ; FF_X57_Y15_N27        ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|data_dir[8]                                                                                                                                                                                                                                                                                                                   ; FF_X65_Y19_N9         ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Expansion_JP5:expansion_jp5|data_dir[9]                                                                                                                                                                                                                                                                                                                   ; FF_X65_Y19_N19        ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Green_LEDs:green_leds|always0~1                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X53_Y39_N8     ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Interval_Timer:interval_timer_2|always0~0                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X52_Y44_N8     ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Interval_Timer:interval_timer_2|always0~1                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X52_Y44_N18    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Interval_Timer:interval_timer_2|control_wr_strobe                                                                                                                                                                                                                                                                                                         ; LCCOMB_X52_Y44_N16    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Interval_Timer:interval_timer_2|period_h_wr_strobe                                                                                                                                                                                                                                                                                                        ; LCCOMB_X52_Y44_N4     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Interval_Timer:interval_timer_2|period_l_wr_strobe                                                                                                                                                                                                                                                                                                        ; LCCOMB_X52_Y44_N10    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Interval_Timer:interval_timer_2|snap_strobe~0                                                                                                                                                                                                                                                                                                             ; LCCOMB_X56_Y44_N20    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Interval_Timer:interval_timer|always0~0                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X60_Y27_N28    ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Interval_Timer:interval_timer|always0~1                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X60_Y27_N30    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Interval_Timer:interval_timer|control_wr_strobe                                                                                                                                                                                                                                                                                                           ; LCCOMB_X63_Y27_N2     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Interval_Timer:interval_timer|period_h_wr_strobe                                                                                                                                                                                                                                                                                                          ; LCCOMB_X63_Y26_N18    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Interval_Timer:interval_timer|period_l_wr_strobe                                                                                                                                                                                                                                                                                                          ; LCCOMB_X63_Y27_N28    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Interval_Timer:interval_timer|snap_strobe~0                                                                                                                                                                                                                                                                                                               ; LCCOMB_X63_Y27_N4     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_JTAG_UART:jtag_uart|alt_jtag_atlantic:projectSystemQsys_JTAG_UART_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                                                               ; LCCOMB_X38_Y35_N0     ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_JTAG_UART:jtag_uart|alt_jtag_atlantic:projectSystemQsys_JTAG_UART_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                                                                                         ; LCCOMB_X36_Y38_N8     ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_JTAG_UART:jtag_uart|alt_jtag_atlantic:projectSystemQsys_JTAG_UART_alt_jtag_atlantic|wdata[7]~3                                                                                                                                                                                                                                                            ; LCCOMB_X36_Y38_N20    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_JTAG_UART:jtag_uart|alt_jtag_atlantic:projectSystemQsys_JTAG_UART_alt_jtag_atlantic|write_stalled~3                                                                                                                                                                                                                                                       ; LCCOMB_X36_Y38_N26    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_JTAG_UART:jtag_uart|fifo_rd~2                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X41_Y35_N18    ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_JTAG_UART:jtag_uart|fifo_wr                                                                                                                                                                                                                                                                                                                               ; FF_X41_Y35_N9         ; 15      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_JTAG_UART:jtag_uart|ien_AF~0                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X41_Y35_N28    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_JTAG_UART:jtag_uart|projectSystemQsys_JTAG_UART_scfifo_r:the_projectSystemQsys_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                                                                                                ; LCCOMB_X41_Y35_N12    ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_JTAG_UART:jtag_uart|projectSystemQsys_JTAG_UART_scfifo_w:the_projectSystemQsys_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                                ; LCCOMB_X39_Y35_N8     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_JTAG_UART:jtag_uart|rd_wfifo                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X38_Y35_N2     ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_JTAG_UART:jtag_uart|read_0                                                                                                                                                                                                                                                                                                                                ; FF_X41_Y35_N3         ; 16      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_JTAG_UART:jtag_uart|wr_rfifo                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X41_Y36_N2     ; 13      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[14]~13                                                                                                                                                                                                                                    ; LCCOMB_X46_Y24_N2     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[17]~12                                                                                                                                                                                                                                    ; LCCOMB_X46_Y24_N16    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[29]~11                                                                                                                                                                                                                                    ; LCCOMB_X46_Y24_N22    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[4]~14                                                                                                                                                                                                                                     ; LCCOMB_X46_Y24_N14    ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|always1~0                                                                                                                                                                                                                                         ; LCCOMB_X45_Y26_N26    ; 26      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|counter[15]~20                                                                                                                                                                                                                                    ; LCCOMB_X52_Y25_N20    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|counter[3]~18                                                                                                                                                                                                                                     ; LCCOMB_X52_Y25_N18    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|current_byte[0]~3                                                                                                                                                                                                                                 ; LCCOMB_X49_Y24_N12    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|enable~0                                                                                                                                                                                                                                          ; LCCOMB_X39_Y26_N2     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|out_data[6]~10                                                                                                                                                                                                                                    ; LCCOMB_X49_Y24_N26    ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|out_data~3                                                                                                                                                                                                                                        ; LCCOMB_X50_Y24_N16    ; 27      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.READ_SEND_WAIT                                                                                                                                                                                                                              ; FF_X50_Y24_N23        ; 33      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.WRITE_WAIT                                                                                                                                                                                                                                  ; FF_X48_Y23_N3         ; 22      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|unshifted_byteenable[3]~0                                                                                                                                                                                                                         ; LCCOMB_X48_Y24_N22    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|writedata[0]~0                                                                                                                                                                                                                                    ; LCCOMB_X49_Y24_N16    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|writedata[16]~2                                                                                                                                                                                                                                   ; LCCOMB_X49_Y23_N30    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|writedata[30]~4                                                                                                                                                                                                                                   ; LCCOMB_X49_Y23_N24    ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|writedata[8]~1                                                                                                                                                                                                                                    ; LCCOMB_X49_Y23_N4     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_sc_fifo:fifo|internal_out_ready                                                                                                                                                                                                                                                                     ; LCCOMB_X39_Y26_N14    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_sc_fifo:fifo|write                                                                                                                                                                                                                                                                                  ; LCCOMB_X38_Y26_N8     ; 8       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_st_bytes_to_packets:b2p|out_channel[7]~0                                                                                                                                                                                                                                                            ; LCCOMB_X45_Y26_N30    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|full0                                                                                                  ; FF_X33_Y27_N19        ; 19      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|full0~0                                                                                                ; LCCOMB_X33_Y27_N0     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|take_in_data                                                                                                                                       ; LCCOMB_X40_Y25_N22    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_src_crosser:source_crosser|altera_jtag_control_signal_crosser:crosser|sync_control_signal~0                                                                                        ; LCCOMB_X36_Y26_N2     ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|Equal14~0                                                                                                                                                 ; LCCOMB_X33_Y38_N18    ; 22      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|Equal14~2                                                                                                                                                 ; LCCOMB_X33_Y38_N0     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_avalon_st_idle_remover:idle_remover|out_valid                                                                                                      ; LCCOMB_X36_Y25_N0     ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_sense_reset_n_synchronizer|dreg[6]                                                                                          ; FF_X33_Y35_N27        ; 1       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|bypass_bit_counter[0]~13                                                                                                                                  ; LCCOMB_X33_Y38_N2     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|bypass_bit_counter~12                                                                                                                                     ; LCCOMB_X31_Y38_N20    ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|clock_sense_reset_n                                                                                                                                       ; FF_X33_Y38_N27        ; 8       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_control[0]~2                                                                                                                                           ; LCCOMB_X32_Y38_N18    ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_in[1]~0                                                                                                                                           ; LCCOMB_X31_Y36_N26    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[0]~42                                                                                                                                         ; LCCOMB_X32_Y38_N28    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_debug[0]~1                                                                                                                                             ; LCCOMB_X32_Y38_N8     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_info[0]~11                                                                                                                                             ; LCCOMB_X32_Y38_N6     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_in[14]~0                                                                                                                                           ; LCCOMB_X30_Y35_N0     ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_in_bit_counter[0]~5                                                                                                                                ; LCCOMB_X30_Y37_N24    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_out_bit_counter[0]~1                                                                                                                               ; LCCOMB_X33_Y36_N12    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|idle_remover_sink_data[0]~0                                                                                                                               ; LCCOMB_X30_Y35_N18    ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|offset[7]~0                                                                                                                                               ; LCCOMB_X33_Y38_N4     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|padded_bit_counter[0]~2                                                                                                                                   ; LCCOMB_X30_Y36_N30    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_data_bit_counter[0]~1                                                                                                                                ; LCCOMB_X29_Y37_N16    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_data_length[0]~1                                                                                                                                     ; LCCOMB_X30_Y37_N8     ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_state~10                                                                                                                                             ; LCCOMB_X33_Y36_N28    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[0]~12                                                                                                                            ; LCCOMB_X30_Y37_N30    ; 19      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[0]~2                                                                                                                 ; LCCOMB_X30_Y36_N8     ; 19      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_data_bit_counter[0]~1                                                                                                                               ; LCCOMB_X30_Y37_N2     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_data_length[0]~1                                                                                                                                    ; LCCOMB_X30_Y35_N28    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_state~19                                                                                                                                            ; LCCOMB_X30_Y38_N16    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_std_synchronizer:synchronizer|dreg[1]                                                                                                                                                   ; FF_X33_Y27_N5         ; 41      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_sld_node:node|sld_virtual_jtag_basic:sld_virtual_jtag_component|virtual_state_sdr~0                                                                                                                                                  ; LCCOMB_X31_Y38_N16    ; 54      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_st_packets_to_bytes:p2b|in_ready~1                                                                                                                                                                                                                                                                  ; LCCOMB_X40_Y25_N6     ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                         ; FF_X39_Y39_N9         ; 234     ; Async. clear                                       ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|A_ctrl_div                                                                                                                                                                                                                                                                                                    ; FF_X61_Y36_N13        ; 38      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|A_exc_active_no_break                                                                                                                                                                                                                                                                                         ; LCCOMB_X56_Y39_N20    ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|A_slow_inst_result_en                                                                                                                                                                                                                                                                                         ; LCCOMB_X58_Y38_N24    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|A_stall                                                                                                                                                                                                                                                                                                       ; LCCOMB_X58_Y38_N30    ; 1055    ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|A_wr_dst_reg~0                                                                                                                                                                                                                                                                                                ; LCCOMB_X65_Y31_N10    ; 2       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|Add10~5                                                                                                                                                                                                                                                                                                       ; LCCOMB_X73_Y38_N16    ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|D_ctrl_src2_choose_imm                                                                                                                                                                                                                                                                                        ; FF_X70_Y31_N17        ; 35      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|D_ic_fill_starting                                                                                                                                                                                                                                                                                            ; LCCOMB_X63_Y31_N0     ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|D_iw[4]                                                                                                                                                                                                                                                                                                       ; FF_X67_Y29_N19        ; 23      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|D_src2[15]~1                                                                                                                                                                                                                                                                                                  ; LCCOMB_X72_Y35_N14    ; 11      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|D_src2[31]~3                                                                                                                                                                                                                                                                                                  ; LCCOMB_X72_Y35_N10    ; 16      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|D_src2[4]~2                                                                                                                                                                                                                                                                                                   ; LCCOMB_X72_Y35_N0     ; 5       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_ctrl_mem8                                                                                                                                                                                                                                                                                                   ; FF_X67_Y31_N25        ; 28      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|E_iw[0]                                                                                                                                                                                                                                                                                                       ; FF_X67_Y29_N1         ; 9       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|Equal314~1                                                                                                                                                                                                                                                                                                    ; LCCOMB_X58_Y38_N28    ; 9       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|F_stall~0                                                                                                                                                                                                                                                                                                     ; LCCOMB_X68_Y32_N8     ; 179     ; Clock enable, Read enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|M_bht_wr_en_unfiltered                                                                                                                                                                                                                                                                                        ; LCCOMB_X63_Y29_N18    ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|M_br_cond_taken_history[0]~2                                                                                                                                                                                                                                                                                  ; LCCOMB_X63_Y29_N0     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|M_exc_any~1                                                                                                                                                                                                                                                                                                   ; LCCOMB_X61_Y36_N20    ; 43      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|W_ienable_reg_irq0_nxt~0                                                                                                                                                                                                                                                                                      ; LCCOMB_X60_Y37_N28    ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|clr_break_line                                                                                                                                                                                                                                                                                                ; FF_X63_Y30_N13        ; 9       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|div_active                                                                                                                                                                                                                                                                                                    ; FF_X58_Y38_N23        ; 7       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|div_quotient_done                                                                                                                                                                                                                                                                                             ; FF_X58_Y38_N3         ; 66      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|div_remainder[2]~2                                                                                                                                                                                                                                                                                            ; LCCOMB_X58_Y38_N6     ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|hq3myc14108phmpo7y7qmhbp98hy0vq~0                                                                                                                                                                                                                                                                             ; LCCOMB_X49_Y43_N28    ; 1508    ; Async. clear                                       ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|i_readdatavalid_d1                                                                                                                                                                                                                                                                                            ; FF_X52_Y30_N1         ; 7       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|ic_fill_ap_offset[2]~0                                                                                                                                                                                                                                                                                        ; LCCOMB_X56_Y29_N10    ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|ic_fill_dp_offset_en~0                                                                                                                                                                                                                                                                                        ; LCCOMB_X66_Y29_N14    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|ic_fill_valid_bits_en                                                                                                                                                                                                                                                                                         ; LCCOMB_X65_Y29_N8     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|ic_tag_clr_valid_bits_nxt~0                                                                                                                                                                                                                                                                                   ; LCCOMB_X65_Y38_N24    ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|ic_tag_wren                                                                                                                                                                                                                                                                                                   ; LCCOMB_X65_Y29_N4     ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_ic_data_module:projectSystemQsys_Nios2_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ram_block1a0~0                                                                                                                                                        ; LCCOMB_X65_Y30_N12    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_nios2_oci:the_projectSystemQsys_Nios2_cpu_nios2_oci|address[8]                                                                                                                                                                                                                    ; FF_X48_Y36_N11        ; 36      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_nios2_oci:the_projectSystemQsys_Nios2_cpu_nios2_oci|projectSystemQsys_Nios2_cpu_debug_slave_wrapper:the_projectSystemQsys_Nios2_cpu_debug_slave_wrapper|projectSystemQsys_Nios2_cpu_debug_slave_sysclk:the_projectSystemQsys_Nios2_cpu_debug_slave_sysclk|Equal1~0                ; LCCOMB_X52_Y39_N30    ; 40      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_nios2_oci:the_projectSystemQsys_Nios2_cpu_nios2_oci|projectSystemQsys_Nios2_cpu_debug_slave_wrapper:the_projectSystemQsys_Nios2_cpu_debug_slave_wrapper|projectSystemQsys_Nios2_cpu_debug_slave_sysclk:the_projectSystemQsys_Nios2_cpu_debug_slave_sysclk|Equal1~1                ; LCCOMB_X47_Y39_N30    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_nios2_oci:the_projectSystemQsys_Nios2_cpu_nios2_oci|projectSystemQsys_Nios2_cpu_debug_slave_wrapper:the_projectSystemQsys_Nios2_cpu_debug_slave_wrapper|projectSystemQsys_Nios2_cpu_debug_slave_sysclk:the_projectSystemQsys_Nios2_cpu_debug_slave_sysclk|jxuir                   ; FF_X52_Y39_N9         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_nios2_oci:the_projectSystemQsys_Nios2_cpu_nios2_oci|projectSystemQsys_Nios2_cpu_debug_slave_wrapper:the_projectSystemQsys_Nios2_cpu_debug_slave_wrapper|projectSystemQsys_Nios2_cpu_debug_slave_sysclk:the_projectSystemQsys_Nios2_cpu_debug_slave_sysclk|take_action_ocimem_a    ; LCCOMB_X50_Y39_N8     ; 5       ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_nios2_oci:the_projectSystemQsys_Nios2_cpu_nios2_oci|projectSystemQsys_Nios2_cpu_debug_slave_wrapper:the_projectSystemQsys_Nios2_cpu_debug_slave_wrapper|projectSystemQsys_Nios2_cpu_debug_slave_sysclk:the_projectSystemQsys_Nios2_cpu_debug_slave_sysclk|take_action_ocimem_a~0  ; LCCOMB_X52_Y39_N16    ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_nios2_oci:the_projectSystemQsys_Nios2_cpu_nios2_oci|projectSystemQsys_Nios2_cpu_debug_slave_wrapper:the_projectSystemQsys_Nios2_cpu_debug_slave_wrapper|projectSystemQsys_Nios2_cpu_debug_slave_sysclk:the_projectSystemQsys_Nios2_cpu_debug_slave_sysclk|take_action_ocimem_b    ; LCCOMB_X52_Y39_N18    ; 36      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_nios2_oci:the_projectSystemQsys_Nios2_cpu_nios2_oci|projectSystemQsys_Nios2_cpu_debug_slave_wrapper:the_projectSystemQsys_Nios2_cpu_debug_slave_wrapper|projectSystemQsys_Nios2_cpu_debug_slave_sysclk:the_projectSystemQsys_Nios2_cpu_debug_slave_sysclk|take_action_tracectrl~0 ; LCCOMB_X48_Y39_N2     ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_nios2_oci:the_projectSystemQsys_Nios2_cpu_nios2_oci|projectSystemQsys_Nios2_cpu_debug_slave_wrapper:the_projectSystemQsys_Nios2_cpu_debug_slave_wrapper|projectSystemQsys_Nios2_cpu_debug_slave_sysclk:the_projectSystemQsys_Nios2_cpu_debug_slave_sysclk|take_action_tracemem_a  ; LCCOMB_X50_Y40_N20    ; 7       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_nios2_oci:the_projectSystemQsys_Nios2_cpu_nios2_oci|projectSystemQsys_Nios2_cpu_debug_slave_wrapper:the_projectSystemQsys_Nios2_cpu_debug_slave_wrapper|projectSystemQsys_Nios2_cpu_debug_slave_sysclk:the_projectSystemQsys_Nios2_cpu_debug_slave_sysclk|update_jdo_strobe       ; FF_X48_Y39_N25        ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_nios2_oci:the_projectSystemQsys_Nios2_cpu_nios2_oci|projectSystemQsys_Nios2_cpu_debug_slave_wrapper:the_projectSystemQsys_Nios2_cpu_debug_slave_wrapper|projectSystemQsys_Nios2_cpu_debug_slave_tck:the_projectSystemQsys_Nios2_cpu_debug_slave_tck|sr[2]~28                      ; LCCOMB_X45_Y41_N4     ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_nios2_oci:the_projectSystemQsys_Nios2_cpu_nios2_oci|projectSystemQsys_Nios2_cpu_debug_slave_wrapper:the_projectSystemQsys_Nios2_cpu_debug_slave_wrapper|projectSystemQsys_Nios2_cpu_debug_slave_tck:the_projectSystemQsys_Nios2_cpu_debug_slave_tck|sr[34]~110                    ; LCCOMB_X50_Y41_N18    ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_nios2_oci:the_projectSystemQsys_Nios2_cpu_nios2_oci|projectSystemQsys_Nios2_cpu_debug_slave_wrapper:the_projectSystemQsys_Nios2_cpu_debug_slave_wrapper|projectSystemQsys_Nios2_cpu_debug_slave_tck:the_projectSystemQsys_Nios2_cpu_debug_slave_tck|sr~37                         ; LCCOMB_X49_Y41_N14    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_nios2_oci:the_projectSystemQsys_Nios2_cpu_nios2_oci|projectSystemQsys_Nios2_cpu_debug_slave_wrapper:the_projectSystemQsys_Nios2_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:projectSystemQsys_Nios2_cpu_debug_slave_phy|virtual_state_sdr~0                                    ; LCCOMB_X45_Y41_N2     ; 23      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_nios2_oci:the_projectSystemQsys_Nios2_cpu_nios2_oci|projectSystemQsys_Nios2_cpu_debug_slave_wrapper:the_projectSystemQsys_Nios2_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:projectSystemQsys_Nios2_cpu_debug_slave_phy|virtual_state_uir~0                                    ; LCCOMB_X45_Y41_N6     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_nios2_oci:the_projectSystemQsys_Nios2_cpu_nios2_oci|projectSystemQsys_Nios2_cpu_nios2_avalon_reg:the_projectSystemQsys_Nios2_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                 ; LCCOMB_X52_Y35_N18    ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_nios2_oci:the_projectSystemQsys_Nios2_cpu_nios2_oci|projectSystemQsys_Nios2_cpu_nios2_oci_break:the_projectSystemQsys_Nios2_cpu_nios2_oci_break|always5~1                                                                                                                         ; LCCOMB_X52_Y38_N26    ; 28      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_nios2_oci:the_projectSystemQsys_Nios2_cpu_nios2_oci|projectSystemQsys_Nios2_cpu_nios2_oci_break:the_projectSystemQsys_Nios2_cpu_nios2_oci_break|always6~0                                                                                                                         ; LCCOMB_X52_Y38_N14    ; 28      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_nios2_oci:the_projectSystemQsys_Nios2_cpu_nios2_oci|projectSystemQsys_Nios2_cpu_nios2_oci_break:the_projectSystemQsys_Nios2_cpu_nios2_oci_break|dbrk0[31]~0                                                                                                                       ; LCCOMB_X52_Y38_N18    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_nios2_oci:the_projectSystemQsys_Nios2_cpu_nios2_oci|projectSystemQsys_Nios2_cpu_nios2_oci_break:the_projectSystemQsys_Nios2_cpu_nios2_oci_break|dbrk0[63]~1                                                                                                                       ; LCCOMB_X52_Y38_N0     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_nios2_oci:the_projectSystemQsys_Nios2_cpu_nios2_oci|projectSystemQsys_Nios2_cpu_nios2_oci_break:the_projectSystemQsys_Nios2_cpu_nios2_oci_break|dbrk0[72]~2                                                                                                                       ; LCCOMB_X52_Y38_N6     ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_nios2_oci:the_projectSystemQsys_Nios2_cpu_nios2_oci|projectSystemQsys_Nios2_cpu_nios2_oci_break:the_projectSystemQsys_Nios2_cpu_nios2_oci_break|dbrk1[31]~0                                                                                                                       ; LCCOMB_X52_Y38_N24    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_nios2_oci:the_projectSystemQsys_Nios2_cpu_nios2_oci|projectSystemQsys_Nios2_cpu_nios2_oci_break:the_projectSystemQsys_Nios2_cpu_nios2_oci_break|dbrk1[32]~1                                                                                                                       ; LCCOMB_X52_Y38_N28    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_nios2_oci:the_projectSystemQsys_Nios2_cpu_nios2_oci|projectSystemQsys_Nios2_cpu_nios2_oci_break:the_projectSystemQsys_Nios2_cpu_nios2_oci_break|dbrk1[72]~2                                                                                                                       ; LCCOMB_X52_Y38_N2     ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_nios2_oci:the_projectSystemQsys_Nios2_cpu_nios2_oci|projectSystemQsys_Nios2_cpu_nios2_oci_break:the_projectSystemQsys_Nios2_cpu_nios2_oci_break|xbrk_ctrl0[0]~1                                                                                                                   ; LCCOMB_X52_Y38_N16    ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_nios2_oci:the_projectSystemQsys_Nios2_cpu_nios2_oci|projectSystemQsys_Nios2_cpu_nios2_oci_break:the_projectSystemQsys_Nios2_cpu_nios2_oci_break|xbrk_ctrl1[0]~0                                                                                                                   ; LCCOMB_X52_Y38_N8     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_nios2_oci:the_projectSystemQsys_Nios2_cpu_nios2_oci|projectSystemQsys_Nios2_cpu_nios2_oci_im:the_projectSystemQsys_Nios2_cpu_nios2_oci_im|always1~0                                                                                                                               ; LCCOMB_X49_Y42_N20    ; 9       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_nios2_oci:the_projectSystemQsys_Nios2_cpu_nios2_oci|projectSystemQsys_Nios2_cpu_nios2_oci_im:the_projectSystemQsys_Nios2_cpu_nios2_oci_im|comb~0                                                                                                                                  ; LCCOMB_X59_Y42_N2     ; 3       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_nios2_oci:the_projectSystemQsys_Nios2_cpu_nios2_oci|projectSystemQsys_Nios2_cpu_nios2_oci_im:the_projectSystemQsys_Nios2_cpu_nios2_oci_im|trc_im_addr~9                                                                                                                           ; LCCOMB_X49_Y42_N16    ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_nios2_oci:the_projectSystemQsys_Nios2_cpu_nios2_oci|projectSystemQsys_Nios2_cpu_nios2_oci_itrace:the_projectSystemQsys_Nios2_cpu_nios2_oci_itrace|always1~0                                                                                                                       ; LCCOMB_X57_Y39_N0     ; 23      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_nios2_oci:the_projectSystemQsys_Nios2_cpu_nios2_oci|projectSystemQsys_Nios2_cpu_nios2_oci_itrace:the_projectSystemQsys_Nios2_cpu_nios2_oci_itrace|dct_buffer[21]~3                                                                                                                ; LCCOMB_X59_Y41_N18    ; 34      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_nios2_oci:the_projectSystemQsys_Nios2_cpu_nios2_oci|projectSystemQsys_Nios2_cpu_nios2_oci_itrace:the_projectSystemQsys_Nios2_cpu_nios2_oci_itrace|itm[29]~113                                                                                                                     ; LCCOMB_X59_Y39_N0     ; 4       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_nios2_oci:the_projectSystemQsys_Nios2_cpu_nios2_oci|projectSystemQsys_Nios2_cpu_nios2_oci_itrace:the_projectSystemQsys_Nios2_cpu_nios2_oci_itrace|pending_exc_addr[13]~1                                                                                                          ; LCCOMB_X58_Y42_N30    ; 31      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_nios2_oci:the_projectSystemQsys_Nios2_cpu_nios2_oci|projectSystemQsys_Nios2_cpu_nios2_oci_itrace:the_projectSystemQsys_Nios2_cpu_nios2_oci_itrace|pending_frametype~1                                                                                                             ; LCCOMB_X60_Y39_N6     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_nios2_oci:the_projectSystemQsys_Nios2_cpu_nios2_oci|projectSystemQsys_Nios2_cpu_nios2_oci_itrace:the_projectSystemQsys_Nios2_cpu_nios2_oci_itrace|sync_timer[3]~3                                                                                                                 ; LCCOMB_X57_Y39_N6     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_nios2_oci:the_projectSystemQsys_Nios2_cpu_nios2_oci|projectSystemQsys_Nios2_cpu_nios2_oci_itrace:the_projectSystemQsys_Nios2_cpu_nios2_oci_itrace|trc_clear                                                                                                                       ; FF_X59_Y42_N17        ; 113     ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_nios2_oci:the_projectSystemQsys_Nios2_cpu_nios2_oci|projectSystemQsys_Nios2_cpu_nios2_ocimem:the_projectSystemQsys_Nios2_cpu_nios2_ocimem|MonDReg[0]~13                                                                                                                           ; LCCOMB_X52_Y39_N22    ; 30      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_nios2_oci:the_projectSystemQsys_Nios2_cpu_nios2_oci|projectSystemQsys_Nios2_cpu_nios2_ocimem:the_projectSystemQsys_Nios2_cpu_nios2_ocimem|MonDReg[3]~14                                                                                                                           ; LCCOMB_X52_Y39_N4     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_nios2_oci:the_projectSystemQsys_Nios2_cpu_nios2_oci|projectSystemQsys_Nios2_cpu_nios2_ocimem:the_projectSystemQsys_Nios2_cpu_nios2_ocimem|ociram_wr_en~1                                                                                                                          ; LCCOMB_X50_Y39_N14    ; 2       ; Read enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Red_LEDs:red_leds|always0~1                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X53_Y41_N18    ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|Selector27~6                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X12_Y27_N18    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|Selector34~5                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X17_Y30_N28    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|WideOr16~0                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X13_Y31_N24    ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|active_rnw~3                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X17_Y30_N2     ; 62      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_addr[9]~2                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X12_Y27_N26    ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_state.000010000                                                                                                                                                                                                                                                                                                                             ; FF_X12_Y27_N3         ; 74      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_state.001000000                                                                                                                                                                                                                                                                                                                             ; FF_X12_Y28_N17        ; 20      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe                                                                                                                                                                                                                                                                                                                                            ; DDIOOECELL_X0_Y13_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                                               ; DDIOOECELL_X0_Y26_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X0_Y27_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X0_Y19_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X0_Y27_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X0_Y23_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X0_Y21_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X0_Y24_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_16                                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X0_Y45_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_17                                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X0_Y48_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_18                                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X0_Y43_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_19                                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X0_Y46_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                                               ; DDIOOECELL_X0_Y29_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_20                                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X0_Y46_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_21                                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X0_Y52_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_22                                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X0_Y45_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_23                                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X0_Y47_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_24                                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X0_Y24_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_25                                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X0_Y35_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_26                                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X0_Y35_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_27                                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X0_Y35_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_28                                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X0_Y34_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_29                                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X0_Y32_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                                               ; DDIOOECELL_X0_Y25_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_30                                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X0_Y34_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_31                                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X0_Y30_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                                               ; DDIOOECELL_X0_Y29_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                                               ; DDIOOECELL_X0_Y28_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                                               ; DDIOOECELL_X0_Y28_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                                               ; DDIOOECELL_X0_Y34_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                                               ; DDIOOECELL_X0_Y24_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                                               ; DDIOOECELL_X0_Y24_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|projectSystemQsys_SDRAM_input_efifo_module:the_projectSystemQsys_SDRAM_input_efifo_module|entry_0[61]~0                                                                                                                                                                                                                                       ; LCCOMB_X40_Y28_N0     ; 62      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|projectSystemQsys_SDRAM_input_efifo_module:the_projectSystemQsys_SDRAM_input_efifo_module|entry_1[61]~0                                                                                                                                                                                                                                       ; LCCOMB_X40_Y28_N22    ; 62      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_SRAM:sram|is_write                                                                                                                                                                                                                                                                                                                                        ; FF_X43_Y23_N3         ; 16      ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_System_PLL:system_pll|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards|altpll_3lb2:auto_generated|clk[0]                                                                                                                                                                                                                                          ; PLL_1                 ; 5748    ; Clock                                              ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_System_PLL:system_pll|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards|altpll_3lb2:auto_generated|locked                                                                                                                                                                                                                                          ; PLL_1                 ; 10      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_keys:keys|always1~1                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X60_Y29_N14    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:audio_subsystem_audio_slave_agent_rsp_fifo|mem_used[1]~2                                                                                                                                                                                                                                        ; LCCOMB_X47_Y31_N28    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:av_config_avalon_av_config_slave_agent_rsp_fifo|mem_used[1]~3                                                                                                                                                                                                                                   ; LCCOMB_X46_Y41_N10    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:char_lcd_16x2_avalon_lcd_slave_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                         ; LCCOMB_X48_Y31_N20    ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:char_lcd_16x2_avalon_lcd_slave_agent_rsp_fifo|mem[0][50]                                                                                                                                                                                                                                        ; FF_X49_Y31_N27        ; 29      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:expansion_jp5_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                   ; LCCOMB_X55_Y21_N6     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:green_leds_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                      ; LCCOMB_X54_Y35_N6     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:interval_timer_2_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                ; LCCOMB_X53_Y31_N22    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:interval_timer_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                  ; LCCOMB_X55_Y27_N26    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                        ; LCCOMB_X46_Y35_N22    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:keys_s1_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                                            ; LCCOMB_X53_Y29_N14    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_debug_mem_slave_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                              ; LCCOMB_X46_Y30_N2     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:red_leds_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                        ; LCCOMB_X53_Y41_N6     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sd_card_avalon_sdcard_slave_agent_rsp_fifo|mem_used[1]~2                                                                                                                                                                                                                                        ; LCCOMB_X57_Y31_N28    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                               ; LCCOMB_X39_Y30_N10    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always1~0                                                                                                                                                                                                                                                               ; LCCOMB_X39_Y30_N2     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always2~0                                                                                                                                                                                                                                                               ; LCCOMB_X39_Y30_N20    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always3~0                                                                                                                                                                                                                                                               ; LCCOMB_X39_Y30_N22    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always4~0                                                                                                                                                                                                                                                               ; LCCOMB_X39_Y30_N16    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always5~0                                                                                                                                                                                                                                                               ; LCCOMB_X40_Y30_N8     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always6~0                                                                                                                                                                                                                                                               ; LCCOMB_X39_Y30_N18    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[1]~10                                                                                                                                                                                                                                                          ; LCCOMB_X40_Y30_N2     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:seven_seg_0_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                     ; LCCOMB_X55_Y29_N14    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:seven_seg_1_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                     ; LCCOMB_X60_Y26_N20    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:seven_seg_2_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                     ; LCCOMB_X58_Y25_N12    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:seven_seg_3_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                     ; LCCOMB_X56_Y26_N22    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:seven_seg_4_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                     ; LCCOMB_X56_Y25_N28    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:seven_seg_5_s1_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                                     ; LCCOMB_X55_Y23_N14    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:seven_seg_6_s1_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                                     ; LCCOMB_X54_Y21_N24    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:seven_seg_7_s1_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                                     ; LCCOMB_X53_Y22_N12    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:slider_switches_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                 ; LCCOMB_X54_Y34_N12    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_avalon_sram_slave_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                               ; LCCOMB_X41_Y19_N26    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_avalon_sram_slave_agent_rdata_fifo|always1~0                                                                                                                                                                                                                                               ; LCCOMB_X41_Y19_N2     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_avalon_sram_slave_agent_rdata_fifo|mem_used[0]~1                                                                                                                                                                                                                                           ; LCCOMB_X40_Y19_N12    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_avalon_sram_slave_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                 ; LCCOMB_X42_Y23_N24    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_avalon_sram_slave_agent_rsp_fifo|always1~0                                                                                                                                                                                                                                                 ; LCCOMB_X45_Y23_N8     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_avalon_sram_slave_agent_rsp_fifo|mem_used[0]~2                                                                                                                                                                                                                                             ; LCCOMB_X42_Y23_N6     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:char_lcd_16x2_avalon_lcd_slave_agent|comb~0                                                                                                                                                                                                                                                 ; LCCOMB_X48_Y31_N26    ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:char_lcd_16x2_avalon_lcd_slave_agent|rp_valid                                                                                                                                                                                                                                               ; LCCOMB_X48_Y31_N4     ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sram_avalon_sram_slave_agent|comb~0                                                                                                                                                                                                                                                         ; LCCOMB_X42_Y23_N26    ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sram_avalon_sram_slave_agent|rp_valid                                                                                                                                                                                                                                                       ; LCCOMB_X42_Y23_N4     ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:jtag_to_fpga_bridge_master_limiter|pending_response_count[2]~1                                                                                                                                                                                                                          ; LCCOMB_X49_Y26_N28    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:jtag_to_fpga_bridge_master_limiter|save_dest_id~2                                                                                                                                                                                                                                       ; LCCOMB_X48_Y27_N14    ; 29      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_instruction_master_limiter|pending_response_count[2]~0                                                                                                                                                                                                                            ; LCCOMB_X56_Y29_N2     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_instruction_master_limiter|save_dest_id~2                                                                                                                                                                                                                                         ; LCCOMB_X56_Y29_N22    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:char_lcd_16x2_avalon_lcd_slave_cmd_width_adapter|count~1                                                                                                                                                                                                                                  ; LCCOMB_X46_Y31_N22    ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:char_lcd_16x2_avalon_lcd_slave_cmd_width_adapter|data_reg[15]~0                                                                                                                                                                                                                           ; LCCOMB_X42_Y34_N28    ; 28      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:char_lcd_16x2_avalon_lcd_slave_cmd_width_adapter|use_reg                                                                                                                                                                                                                                  ; FF_X46_Y31_N19        ; 48      ; Clock enable, Sync. clear, Sync. load              ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sram_avalon_sram_slave_cmd_width_adapter|address_reg~1                                                                                                                                                                                                                                    ; LCCOMB_X45_Y24_N28    ; 37      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sram_avalon_sram_slave_cmd_width_adapter|use_reg                                                                                                                                                                                                                                          ; FF_X45_Y24_N5         ; 66      ; Clock enable, Sync. clear, Sync. load              ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                            ; LCCOMB_X46_Y35_N16    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_001|update_grant~1                                                                                                                                                                                                                                                ; LCCOMB_X45_Y35_N16    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                            ; LCCOMB_X43_Y33_N16    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_002|update_grant~1                                                                                                                                                                                                                                                ; LCCOMB_X42_Y33_N12    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_003|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                            ; LCCOMB_X47_Y30_N14    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_003|update_grant~0                                                                                                                                                                                                                                                ; LCCOMB_X46_Y31_N20    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_004|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                            ; LCCOMB_X56_Y32_N14    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_004|update_grant~1                                                                                                                                                                                                                                                ; LCCOMB_X57_Y32_N22    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_006|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                            ; LCCOMB_X46_Y34_N28    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_006|update_grant~1                                                                                                                                                                                                                                                ; LCCOMB_X46_Y34_N2     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_008|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                            ; LCCOMB_X49_Y33_N28    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_008|update_grant~1                                                                                                                                                                                                                                                ; LCCOMB_X53_Y37_N10    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_009|altera_merlin_arbitrator:arb|top_priority_reg[0]~1                                                                                                                                                                                                            ; LCCOMB_X53_Y36_N14    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_009|update_grant~2                                                                                                                                                                                                                                                ; LCCOMB_X53_Y36_N4     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_010|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                            ; LCCOMB_X49_Y34_N26    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_010|update_grant~1                                                                                                                                                                                                                                                ; LCCOMB_X49_Y34_N30    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_011|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                            ; LCCOMB_X50_Y29_N16    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_011|src_data[38]                                                                                                                                                                                                                                                  ; LCCOMB_X54_Y29_N30    ; 9       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_011|update_grant~1                                                                                                                                                                                                                                                ; LCCOMB_X54_Y29_N12    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_012|altera_merlin_arbitrator:arb|top_priority_reg[0]~2                                                                                                                                                                                                            ; LCCOMB_X45_Y32_N28    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_012|update_grant~1                                                                                                                                                                                                                                                ; LCCOMB_X45_Y32_N18    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_013|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                            ; LCCOMB_X56_Y30_N10    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_013|update_grant~1                                                                                                                                                                                                                                                ; LCCOMB_X56_Y27_N6     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_014|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                            ; LCCOMB_X50_Y38_N26    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_014|update_grant~1                                                                                                                                                                                                                                                ; LCCOMB_X49_Y35_N6     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_015|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                            ; LCCOMB_X55_Y28_N16    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_015|update_grant~1                                                                                                                                                                                                                                                ; LCCOMB_X55_Y29_N8     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_016|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                            ; LCCOMB_X57_Y29_N28    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_016|update_grant~1                                                                                                                                                                                                                                                ; LCCOMB_X58_Y28_N6     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_017|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                            ; LCCOMB_X52_Y27_N0     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_017|update_grant~1                                                                                                                                                                                                                                                ; LCCOMB_X60_Y24_N16    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_018|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                            ; LCCOMB_X55_Y26_N18    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_018|update_grant~1                                                                                                                                                                                                                                                ; LCCOMB_X57_Y26_N6     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_019|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                            ; LCCOMB_X53_Y26_N30    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_019|update_grant~1                                                                                                                                                                                                                                                ; LCCOMB_X53_Y27_N24    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_020|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                            ; LCCOMB_X54_Y23_N8     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_020|update_grant~1                                                                                                                                                                                                                                                ; LCCOMB_X53_Y23_N12    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_021|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                            ; LCCOMB_X53_Y24_N28    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_021|update_grant~1                                                                                                                                                                                                                                                ; LCCOMB_X53_Y20_N0     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_022|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                            ; LCCOMB_X52_Y22_N26    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux_022|update_grant~1                                                                                                                                                                                                                                                ; LCCOMB_X53_Y22_N22    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                ; LCCOMB_X46_Y21_N28    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux|src_data[39]                                                                                                                                                                                                                                                      ; LCCOMB_X46_Y21_N8     ; 40      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux:cmd_mux|update_grant~1                                                                                                                                                                                                                                                    ; LCCOMB_X46_Y21_N26    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux_005:cmd_mux_005|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                        ; LCCOMB_X45_Y27_N20    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux_005:cmd_mux_005|update_grant~0                                                                                                                                                                                                                                            ; LCCOMB_X45_Y24_N18    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux_005:cmd_mux_007|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                        ; LCCOMB_X41_Y28_N30    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_mm_interconnect_0:mm_interconnect_0|projectSystemQsys_mm_interconnect_0_cmd_mux_005:cmd_mux_007|update_grant~0                                                                                                                                                                                                                                            ; LCCOMB_X40_Y28_N6     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_seven_seg_0:seven_seg_0|always0~2                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X57_Y29_N0     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_seven_seg_0:seven_seg_1|always0~1                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X58_Y28_N18    ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_seven_seg_0:seven_seg_2|always0~1                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X60_Y24_N6     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_seven_seg_0:seven_seg_3|always0~1                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X57_Y26_N18    ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_seven_seg_0:seven_seg_4|always0~1                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X50_Y27_N20    ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_seven_seg_0:seven_seg_5|always0~3                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X57_Y23_N18    ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_seven_seg_0:seven_seg_6|always0~1                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X53_Y20_N18    ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_seven_seg_0:seven_seg_7|always0~1                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X53_Y21_N30    ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|BITP7563_0                                                                                                                                                                                                                                                                                      ; LCCOMB_X59_Y60_N4     ; 17      ; Clock                                              ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_0                                                                                                                                                                                                                                                                                      ; FF_X94_Y21_N17        ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_1                                                                                                                                                                                                                                                                                      ; FF_X99_Y21_N19        ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_2                                                                                                                                                                                                                                                                                      ; FF_X99_Y21_N25        ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_3                                                                                                                                                                                                                                                                                      ; FF_X102_Y23_N19       ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_4                                                                                                                                                                                                                                                                                      ; FF_X102_Y23_N9        ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_5                                                                                                                                                                                                                                                                                      ; FF_X105_Y27_N19       ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_6                                                                                                                                                                                                                                                                                      ; FF_X105_Y27_N9        ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_7                                                                                                                                                                                                                                                                                      ; FF_X111_Y31_N25       ; 20      ; Clock                                              ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|BMIN0175[0]                                                                                                                                                                                                                                                                   ; FF_X59_Y60_N7         ; 19      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|\BWHK8171:13:QXXQ6833_1                                                                                                                                                                                                                                                                         ; LCCOMB_X94_Y21_N16    ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|JAQF4326~0                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X33_Y42_N22    ; 9       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[0]~1                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X33_Y42_N2     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|SQHZ7915_2                                                                                                                                                                                                                                                                                                                                                    ; FF_X34_Y42_N23        ; 2       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VKSG2550[0]                                                                                                                                                                                                                                                                                                                                                   ; FF_X33_Y42_N9         ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|comb~0                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X33_Y42_N16    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|dr_scan                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X32_Y42_N8     ; 13      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~0                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X34_Y42_N22    ; 4       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~1                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X33_Y42_N28    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                                                                 ; FF_X34_Y40_N31        ; 74      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                                                                      ; LCCOMB_X31_Y39_N30    ; 4       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                                                                        ; LCCOMB_X31_Y39_N8     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                                                                      ; LCCOMB_X36_Y41_N24    ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~1                                                         ; LCCOMB_X35_Y40_N10    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~8                                                                         ; LCCOMB_X35_Y40_N20    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][0]~12                                                                        ; LCCOMB_X36_Y40_N30    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[4][0]~15                                                                        ; LCCOMB_X36_Y40_N16    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~22                                                                          ; LCCOMB_X39_Y40_N20    ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[7]~10                                                                          ; LCCOMB_X36_Y41_N12    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]~11                                                           ; LCCOMB_X31_Y39_N16    ; 5       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]~12                                                           ; LCCOMB_X33_Y42_N0     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~4                                                                              ; LCCOMB_X33_Y42_N6     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|reset_ena_reg_proc~0                                                                    ; LCCOMB_X34_Y40_N14    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~7                                                                  ; LCCOMB_X36_Y40_N18    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][0]~11                                                                 ; LCCOMB_X36_Y40_N20    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[4][0]~14                                                                 ; LCCOMB_X36_Y40_N22    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]~20                                                   ; LCCOMB_X33_Y40_N8     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1]~15                                              ; LCCOMB_X32_Y40_N18    ; 6       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1]~24                                              ; LCCOMB_X31_Y39_N0     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                      ; FF_X34_Y40_N17        ; 15      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                     ; FF_X33_Y40_N17        ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                      ; FF_X34_Y40_N21        ; 48      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                      ; FF_X34_Y40_N11        ; 95      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                                                               ; LCCOMB_X33_Y40_N30    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                                     ; FF_X34_Y39_N9         ; 62      ; Async. clear, Clock enable                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~1                                                                                                                                                   ; LCCOMB_X35_Y40_N16    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                                                                                                   ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                              ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                      ; JTAG_X1_Y37_N0     ; 432     ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; projectSystemQsys:The_System|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                        ; FF_X49_Y43_N27     ; 58      ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; projectSystemQsys:The_System|altera_reset_controller:rst_controller_001|merged_reset~0                                                                                                                                            ; LCCOMB_X39_Y39_N10 ; 3       ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; projectSystemQsys:The_System|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                            ; FF_X84_Y42_N5      ; 2525    ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|projectSystemQsys_Audio_Subsystem_Audio_PLL:audio_pll|altera_up_altpll:audio_pll|altpll:PLL_for_DE_Series_Boards|altpll_dkb2:auto_generated|clk[0] ; PLL_4              ; 1       ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                  ; FF_X39_Y39_N9      ; 234     ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|hq3myc14108phmpo7y7qmhbp98hy0vq~0                                                                                                      ; LCCOMB_X49_Y43_N28 ; 1508    ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; projectSystemQsys:The_System|projectSystemQsys_System_PLL:system_pll|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards|altpll_3lb2:auto_generated|clk[0]                                                                   ; PLL_1              ; 5748    ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|BITP7563_0                                                                                                               ; LCCOMB_X59_Y60_N4  ; 17      ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_7                                                                                                               ; FF_X111_Y31_N25    ; 20      ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                              ;
+----------------------------------------------------------------------------------------------------+---------+
; Name                                                                                               ; Fan-Out ;
+----------------------------------------------------------------------------------------------------+---------+
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|A_stall ; 1055    ;
+----------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; projectSystemQsys:The_System|Altera_UP_SD_Card_Avalon_Interface:sd_card|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_pr92:auto_generated|ALTSYNCRAM                                                                                                                                                                                          ; AUTO ; True Dual Port   ; Single Clock ; 256          ; 16           ; 4096         ; 1            ; yes                    ; yes                     ; yes                    ; no                      ; 4096  ; 256                         ; 16                          ; 4096                        ; 1                           ; 4096                ; 1    ; None ; M9K_X78_Y35_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|projectSystemQsys_Audio_Subsystem_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo|altsyncram_7tb1:FIFOram|ALTSYNCRAM                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 4096  ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 1    ; None ; M9K_X37_Y32_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|projectSystemQsys_Audio_Subsystem_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo|altsyncram_7tb1:FIFOram|ALTSYNCRAM                                                                                                                              ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 4096  ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 1    ; None ; M9K_X37_Y33_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|projectSystemQsys_Audio_Subsystem_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo|altsyncram_7tb1:FIFOram|ALTSYNCRAM                                                                                                                                ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 4096  ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 1    ; None ; M9K_X51_Y26_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|projectSystemQsys_Audio_Subsystem_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo|altsyncram_7tb1:FIFOram|ALTSYNCRAM                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 4096  ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 1    ; None ; M9K_X51_Y25_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; projectSystemQsys:The_System|projectSystemQsys_JTAG_UART:jtag_uart|projectSystemQsys_JTAG_UART_scfifo_r:the_projectSystemQsys_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                                    ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None ; M9K_X37_Y37_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; projectSystemQsys:The_System|projectSystemQsys_JTAG_UART:jtag_uart|projectSystemQsys_JTAG_UART_scfifo_w:the_projectSystemQsys_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                                    ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None ; M9K_X37_Y35_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_0qg1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                    ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None ; M9K_X37_Y26_N0                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_bht_module:projectSystemQsys_Nios2_cpu_bht|altsyncram:the_altsyncram|altsyncram_97d1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 2            ; 256          ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 256                         ; 2                           ; 256                         ; 2                           ; 512                 ; 1    ; None ; M9K_X64_Y29_N0                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_ic_data_module:projectSystemQsys_Nios2_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None ; M9K_X64_Y32_N0, M9K_X64_Y30_N0, M9K_X64_Y34_N0, M9K_X64_Y33_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_ic_tag_module:projectSystemQsys_Nios2_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_bad1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                         ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 24           ; 128          ; 24           ; yes                    ; no                      ; yes                    ; no                      ; 3072  ; 128                         ; 24                          ; 128                         ; 24                          ; 3072                ; 1    ; None ; M9K_X64_Y31_N0                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_nios2_oci:the_projectSystemQsys_Nios2_cpu_nios2_oci|projectSystemQsys_Nios2_cpu_nios2_oci_im:the_projectSystemQsys_Nios2_cpu_nios2_oci_im|projectSystemQsys_Nios2_cpu_traceram_lpm_dram_sdp_component_module:projectSystemQsys_Nios2_cpu_traceram_lpm_dram_sdp_component|altsyncram:the_altsyncram|altsyncram_7mc1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 36           ; 128          ; 36           ; yes                    ; no                      ; yes                    ; no                      ; 4608  ; 128                         ; 36                          ; 128                         ; 36                          ; 4608                ; 1    ; None ; M9K_X51_Y40_N0                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_nios2_oci:the_projectSystemQsys_Nios2_cpu_nios2_oci|projectSystemQsys_Nios2_cpu_nios2_ocimem:the_projectSystemQsys_Nios2_cpu_nios2_ocimem|projectSystemQsys_Nios2_cpu_ociram_sp_ram_module:projectSystemQsys_Nios2_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_ac71:auto_generated|ALTSYNCRAM                                     ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192  ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; None ; M9K_X51_Y37_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_register_bank_a_module:projectSystemQsys_Nios2_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_fic1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; M9K_X64_Y37_N0                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_register_bank_b_module:projectSystemQsys_Nios2_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_fic1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; M9K_X64_Y36_N0                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 532               ;
; Simple Multipliers (18-bit)           ; 4           ; 1                   ; 266               ;
; Embedded Multiplier Blocks            ; 4           ; --                  ; 266               ;
; Embedded Multiplier 9-bit elements    ; 8           ; 2                   ; 532               ;
; Signed Embedded Multipliers           ; 4           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 0           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                   ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_udu2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y43_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_udu2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1               ;                            ; DSPMULT_X71_Y43_N0 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_eou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y42_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_eou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1               ;                            ; DSPMULT_X71_Y42_N0 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_dou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y40_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_dou2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1               ;                            ; DSPMULT_X71_Y40_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p4|altera_mult_add_t2v2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y41_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_mult_cell:the_projectSystemQsys_Nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p4|altera_mult_add_t2v2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1               ;                            ; DSPMULT_X71_Y41_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+---------------------------------------------------+
; Routing Usage Summary                             ;
+-----------------------+---------------------------+
; Routing Resource Type ; Usage                     ;
+-----------------------+---------------------------+
; Block interconnects   ; 15,974 / 342,891 ( 5 % )  ;
; C16 interconnects     ; 601 / 10,120 ( 6 % )      ;
; C4 interconnects      ; 11,181 / 209,544 ( 5 % )  ;
; Direct links          ; 1,891 / 342,891 ( < 1 % ) ;
; Global clocks         ; 10 / 20 ( 50 % )          ;
; Local interconnects   ; 5,707 / 119,088 ( 5 % )   ;
; R24 interconnects     ; 908 / 9,963 ( 9 % )       ;
; R4 interconnects      ; 13,517 / 289,782 ( 5 % )  ;
+-----------------------+---------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.39) ; Number of LABs  (Total = 853) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 78                            ;
; 2                                           ; 20                            ;
; 3                                           ; 19                            ;
; 4                                           ; 20                            ;
; 5                                           ; 12                            ;
; 6                                           ; 7                             ;
; 7                                           ; 10                            ;
; 8                                           ; 9                             ;
; 9                                           ; 9                             ;
; 10                                          ; 13                            ;
; 11                                          ; 20                            ;
; 12                                          ; 25                            ;
; 13                                          ; 53                            ;
; 14                                          ; 80                            ;
; 15                                          ; 116                           ;
; 16                                          ; 362                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.43) ; Number of LABs  (Total = 853) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 565                           ;
; 1 Clock                            ; 790                           ;
; 1 Clock enable                     ; 373                           ;
; 1 Sync. clear                      ; 43                            ;
; 1 Sync. load                       ; 65                            ;
; 2 Async. clears                    ; 39                            ;
; 2 Clock enables                    ; 186                           ;
; 2 Clocks                           ; 10                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 19.01) ; Number of LABs  (Total = 853) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 30                            ;
; 2                                            ; 55                            ;
; 3                                            ; 9                             ;
; 4                                            ; 12                            ;
; 5                                            ; 12                            ;
; 6                                            ; 13                            ;
; 7                                            ; 8                             ;
; 8                                            ; 12                            ;
; 9                                            ; 3                             ;
; 10                                           ; 11                            ;
; 11                                           ; 5                             ;
; 12                                           ; 8                             ;
; 13                                           ; 4                             ;
; 14                                           ; 11                            ;
; 15                                           ; 19                            ;
; 16                                           ; 29                            ;
; 17                                           ; 20                            ;
; 18                                           ; 33                            ;
; 19                                           ; 48                            ;
; 20                                           ; 52                            ;
; 21                                           ; 61                            ;
; 22                                           ; 49                            ;
; 23                                           ; 52                            ;
; 24                                           ; 52                            ;
; 25                                           ; 45                            ;
; 26                                           ; 44                            ;
; 27                                           ; 36                            ;
; 28                                           ; 35                            ;
; 29                                           ; 28                            ;
; 30                                           ; 19                            ;
; 31                                           ; 11                            ;
; 32                                           ; 26                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.38) ; Number of LABs  (Total = 853) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 91                            ;
; 2                                               ; 45                            ;
; 3                                               ; 42                            ;
; 4                                               ; 39                            ;
; 5                                               ; 55                            ;
; 6                                               ; 53                            ;
; 7                                               ; 65                            ;
; 8                                               ; 70                            ;
; 9                                               ; 58                            ;
; 10                                              ; 57                            ;
; 11                                              ; 39                            ;
; 12                                              ; 48                            ;
; 13                                              ; 41                            ;
; 14                                              ; 33                            ;
; 15                                              ; 31                            ;
; 16                                              ; 42                            ;
; 17                                              ; 14                            ;
; 18                                              ; 9                             ;
; 19                                              ; 7                             ;
; 20                                              ; 3                             ;
; 21                                              ; 2                             ;
; 22                                              ; 1                             ;
; 23                                              ; 1                             ;
; 24                                              ; 1                             ;
; 25                                              ; 1                             ;
; 26                                              ; 0                             ;
; 27                                              ; 1                             ;
; 28                                              ; 1                             ;
; 29                                              ; 0                             ;
; 30                                              ; 1                             ;
; 31                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 17.13) ; Number of LABs  (Total = 853) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 5                             ;
; 2                                            ; 13                            ;
; 3                                            ; 21                            ;
; 4                                            ; 48                            ;
; 5                                            ; 34                            ;
; 6                                            ; 27                            ;
; 7                                            ; 24                            ;
; 8                                            ; 29                            ;
; 9                                            ; 19                            ;
; 10                                           ; 16                            ;
; 11                                           ; 30                            ;
; 12                                           ; 29                            ;
; 13                                           ; 28                            ;
; 14                                           ; 31                            ;
; 15                                           ; 23                            ;
; 16                                           ; 30                            ;
; 17                                           ; 32                            ;
; 18                                           ; 19                            ;
; 19                                           ; 25                            ;
; 20                                           ; 34                            ;
; 21                                           ; 38                            ;
; 22                                           ; 33                            ;
; 23                                           ; 28                            ;
; 24                                           ; 34                            ;
; 25                                           ; 33                            ;
; 26                                           ; 19                            ;
; 27                                           ; 20                            ;
; 28                                           ; 21                            ;
; 29                                           ; 18                            ;
; 30                                           ; 20                            ;
; 31                                           ; 8                             ;
; 32                                           ; 8                             ;
; 33                                           ; 18                            ;
; 34                                           ; 15                            ;
; 35                                           ; 7                             ;
; 36                                           ; 5                             ;
; 37                                           ; 6                             ;
; 38                                           ; 3                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 14    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 16    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 269          ; 55           ; 269          ; 0            ; 0            ; 273       ; 269          ; 0            ; 273       ; 273       ; 0            ; 243          ; 0            ; 0            ; 127          ; 0            ; 243          ; 127          ; 0            ; 0            ; 10           ; 243          ; 0            ; 0            ; 0            ; 0            ; 0            ; 273       ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 218          ; 4            ; 273          ; 273          ; 0         ; 4            ; 273          ; 0         ; 0         ; 273          ; 30           ; 273          ; 273          ; 146          ; 273          ; 30           ; 146          ; 273          ; 273          ; 263          ; 30           ; 273          ; 273          ; 273          ; 273          ; 273          ; 0         ; 273          ; 273          ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; CLOCK2_50           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AUD_DACDAT          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AUD_XCK             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[0]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[1]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[2]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[3]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[4]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[5]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[6]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[7]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[8]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[9]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[10]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[11]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[12]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[0]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[1]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CAS_N          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CKE            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CS_N           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[0]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[1]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[2]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[3]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_RAS_N          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_WE_N           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I2C_SCLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_BLON            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_EN              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_ON              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_RS              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_RW              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[8]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[8]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[9]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[10]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[11]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[12]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[13]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[14]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[15]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[16]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[17]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SD_CLK              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[4]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[5]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[6]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[7]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[8]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[9]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[10]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[11]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[12]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[13]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[14]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[15]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[16]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[17]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[18]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[19]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_CE_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_WE_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_OE_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_UB_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_LB_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SD_DAT[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SD_DAT[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AUD_BCLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AUD_ADCLRCK         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AUD_DACLRCK         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[0]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[1]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[2]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[3]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[4]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[5]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[6]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[7]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[8]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[9]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[10]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[11]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[12]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[13]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[14]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[15]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[16]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[17]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[18]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[19]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[20]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[21]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[22]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[23]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[24]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[25]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[26]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[27]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[28]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[29]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[30]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[31]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[8]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[9]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[10]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[11]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[12]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[13]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[14]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[15]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[16]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[17]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[18]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[19]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[20]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[21]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[22]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[23]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[24]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[25]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[26]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[27]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[28]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[29]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[30]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[31]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[32]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[33]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[34]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[35]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I2C_SDAT            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[4]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[5]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[6]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[7]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SD_CMD              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SD_DAT[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SD_DAT[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[4]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[5]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[6]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[7]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[8]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[9]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[10]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[11]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[12]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[13]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[14]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[15]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK3_50           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK_50            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[5]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[7]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[6]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[4]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[10]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[17]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[9]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[13]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[15]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[14]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[12]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[11]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[8]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[16]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AUD_ADCDAT          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (119006): Selected device EP4CE115F29C7 for design "project_system"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|projectSystemQsys_Audio_Subsystem_Audio_PLL:audio_pll|altera_up_altpll:audio_pll|altpll:PLL_for_DE_Series_Boards|altpll_dkb2:auto_generated|pll1" as Cyclone IV E PLL type File: C:/eclipseFiles/178project/178-project/quartus_files/db/altpll_dkb2.tdf Line: 28
    Info (15099): Implementing clock multiplication of 73, clock division of 297, and phase shift of 0 degrees (0 ps) for projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|projectSystemQsys_Audio_Subsystem_Audio_PLL:audio_pll|altera_up_altpll:audio_pll|altpll:PLL_for_DE_Series_Boards|altpll_dkb2:auto_generated|clk[0] port File: C:/eclipseFiles/178project/178-project/quartus_files/db/altpll_dkb2.tdf Line: 28
Info (15535): Implemented PLL "projectSystemQsys:The_System|projectSystemQsys_System_PLL:system_pll|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards|altpll_3lb2:auto_generated|pll1" as Cyclone IV E PLL type File: C:/eclipseFiles/178project/178-project/quartus_files/db/altpll_3lb2.tdf Line: 28
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for projectSystemQsys:The_System|projectSystemQsys_System_PLL:system_pll|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards|altpll_3lb2:auto_generated|clk[0] port File: C:/eclipseFiles/178project/178-project/quartus_files/db/altpll_3lb2.tdf Line: 28
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of -54 degrees (-3000 ps) for projectSystemQsys:The_System|projectSystemQsys_System_PLL:system_pll|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards|altpll_3lb2:auto_generated|clk[1] port File: C:/eclipseFiles/178project/178-project/quartus_files/db/altpll_3lb2.tdf Line: 28
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE40F29C7 is compatible
    Info (176445): Device EP4CE40F29I7 is compatible
    Info (176445): Device EP4CE30F29C7 is compatible
    Info (176445): Device EP4CE30F29I7 is compatible
    Info (176445): Device EP4CE55F29C7 is compatible
    Info (176445): Device EP4CE55F29I7 is compatible
    Info (176445): Device EP4CE75F29C7 is compatible
    Info (176445): Device EP4CE75F29I7 is compatible
    Info (176445): Device EP4CE115F29I7 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location F4
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location P3
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location N7
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location P28
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity GHVD5181
        Info (332166): set_disable_timing [get_cells -hierarchical QXXQ6833_0]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_0]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_1]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_2]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_3]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_4]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_5]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_6]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_7]
        Info (332166): set_disable_timing [get_cells -hierarchical BITP7563_0]
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity pzdyqx_impl
        Info (332166): set_false_path -from [get_keepers {altera_reserved_tdi}] -to [get_keepers {pzdyqx*}]
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'projectSystemQsys/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'projectSystemQsys/synthesis/submodules/projectSystemQsys_Nios2_cpu.sdc'
Warning (332174): Ignored filter at projectSystemQsys_Nios2_cpu.sdc(65): *projectSystemQsys_Nios2_cpu:*|projectSystemQsys_Nios2_cpu_nios2_oci:the_projectSystemQsys_Nios2_cpu_nios2_oci|projectSystemQsys_Nios2_cpu_nios2_oci_im:the_projectSystemQsys_Nios2_cpu_nios2_oci_im|projectSystemQsys_Nios2_cpu_traceram_lpm_dram_bdp_component_module:projectSystemQsys_Nios2_cpu_traceram_lpm_dram_bdp_component*address* could not be matched with a keeper File: C:/eclipseFiles/178project/178-project/quartus_files/projectSystemQsys/synthesis/submodules/projectSystemQsys_Nios2_cpu.sdc Line: 65
Warning (332049): Ignored set_false_path at projectSystemQsys_Nios2_cpu.sdc(65): Argument <from> is an empty collection File: C:/eclipseFiles/178project/178-project/quartus_files/projectSystemQsys/synthesis/submodules/projectSystemQsys_Nios2_cpu.sdc Line: 65
    Info (332050): set_false_path -from [get_keepers *$projectSystemQsys_Nios2_cpu_traceram_path*address*] -to [get_keepers *$projectSystemQsys_Nios2_cpu_jtag_sr*] File: C:/eclipseFiles/178project/178-project/quartus_files/projectSystemQsys/synthesis/submodules/projectSystemQsys_Nios2_cpu.sdc Line: 65
Warning (332174): Ignored filter at projectSystemQsys_Nios2_cpu.sdc(66): *projectSystemQsys_Nios2_cpu:*|projectSystemQsys_Nios2_cpu_nios2_oci:the_projectSystemQsys_Nios2_cpu_nios2_oci|projectSystemQsys_Nios2_cpu_nios2_oci_im:the_projectSystemQsys_Nios2_cpu_nios2_oci_im|projectSystemQsys_Nios2_cpu_traceram_lpm_dram_bdp_component_module:projectSystemQsys_Nios2_cpu_traceram_lpm_dram_bdp_component*we_reg* could not be matched with a keeper File: C:/eclipseFiles/178project/178-project/quartus_files/projectSystemQsys/synthesis/submodules/projectSystemQsys_Nios2_cpu.sdc Line: 66
Warning (332049): Ignored set_false_path at projectSystemQsys_Nios2_cpu.sdc(66): Argument <from> is an empty collection File: C:/eclipseFiles/178project/178-project/quartus_files/projectSystemQsys/synthesis/submodules/projectSystemQsys_Nios2_cpu.sdc Line: 66
    Info (332050): set_false_path -from [get_keepers *$projectSystemQsys_Nios2_cpu_traceram_path*we_reg*] -to [get_keepers *$projectSystemQsys_Nios2_cpu_jtag_sr*] File: C:/eclipseFiles/178project/178-project/quartus_files/projectSystemQsys/synthesis/submodules/projectSystemQsys_Nios2_cpu.sdc Line: 66
Warning (332174): Ignored filter at projectSystemQsys_Nios2_cpu.sdc(70): *projectSystemQsys_Nios2_cpu:*|projectSystemQsys_Nios2_cpu_nios2_oci:the_projectSystemQsys_Nios2_cpu_nios2_oci|projectSystemQsys_Nios2_cpu_nios2_oci_itrace:the_projectSystemQsys_Nios2_cpu_nios2_oci_itrace|debugack could not be matched with a keeper File: C:/eclipseFiles/178project/178-project/quartus_files/projectSystemQsys/synthesis/submodules/projectSystemQsys_Nios2_cpu.sdc Line: 70
Warning (332049): Ignored set_false_path at projectSystemQsys_Nios2_cpu.sdc(70): Argument <from> is an empty collection File: C:/eclipseFiles/178project/178-project/quartus_files/projectSystemQsys/synthesis/submodules/projectSystemQsys_Nios2_cpu.sdc Line: 70
    Info (332050): set_false_path -from [get_keepers *$projectSystemQsys_Nios2_cpu_oci_itrace_path|debugack] -to [get_keepers *$projectSystemQsys_Nios2_cpu_jtag_sr*] File: C:/eclipseFiles/178project/178-project/quartus_files/projectSystemQsys/synthesis/submodules/projectSystemQsys_Nios2_cpu.sdc Line: 70
Info (332104): Reading SDC File: 'projectSystemQsys/synthesis/submodules/altera_avalon_st_jtag_interface.sdc'
Info (332104): Reading SDC File: 'c:/eclipsefiles/178project/178-project/quartus_files/db/ip/projectsystemqsys/submodules/altera_avalon_st_jtag_interface.sdc'
Info (332104): Reading SDC File: 'c:/eclipsefiles/178project/178-project/quartus_files/db/ip/projectsystemqsys/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'c:/eclipsefiles/178project/178-project/quartus_files/db/ip/projectsystemqsys/submodules/projectsystemqsys_nios2_cpu.sdc'
Warning (332049): Ignored set_false_path at projectSystemQsys_Nios2_cpu.sdc(65): Argument <from> is an empty collection File: C:/eclipseFiles/178project/178-project/quartus_files/db/ip/projectSystemQsys/submodules/projectSystemQsys_Nios2_cpu.sdc Line: 65
    Info (332050): set_false_path -from [get_keepers *$projectSystemQsys_Nios2_cpu_traceram_path*address*] -to [get_keepers *$projectSystemQsys_Nios2_cpu_jtag_sr*] File: C:/eclipseFiles/178project/178-project/quartus_files/db/ip/projectSystemQsys/submodules/projectSystemQsys_Nios2_cpu.sdc Line: 65
Warning (332049): Ignored set_false_path at projectSystemQsys_Nios2_cpu.sdc(66): Argument <from> is an empty collection File: C:/eclipseFiles/178project/178-project/quartus_files/db/ip/projectSystemQsys/submodules/projectSystemQsys_Nios2_cpu.sdc Line: 66
    Info (332050): set_false_path -from [get_keepers *$projectSystemQsys_Nios2_cpu_traceram_path*we_reg*] -to [get_keepers *$projectSystemQsys_Nios2_cpu_jtag_sr*] File: C:/eclipseFiles/178project/178-project/quartus_files/db/ip/projectSystemQsys/submodules/projectSystemQsys_Nios2_cpu.sdc Line: 66
Warning (332049): Ignored set_false_path at projectSystemQsys_Nios2_cpu.sdc(70): Argument <from> is an empty collection File: C:/eclipseFiles/178project/178-project/quartus_files/db/ip/projectSystemQsys/submodules/projectSystemQsys_Nios2_cpu.sdc Line: 70
    Info (332050): set_false_path -from [get_keepers *$projectSystemQsys_Nios2_cpu_oci_itrace_path|debugack] -to [get_keepers *$projectSystemQsys_Nios2_cpu_jtag_sr*] File: C:/eclipseFiles/178project/178-project/quartus_files/db/ip/projectSystemQsys/submodules/projectSystemQsys_Nios2_cpu.sdc Line: 70
Critical Warning (332012): Synopsys Design Constraints File file not found: 'c:/eclipsefiles/178project/178-project/quartus files 3/db/ip/projectsystemqsys/submodules/altera_avalon_st_jtag_interface.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'c:/eclipsefiles/178project/178-project/quartus files 3/db/ip/projectsystemqsys/submodules/altera_reset_controller.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'c:/eclipsefiles/178project/178-project/quartus files 3/db/ip/projectsystemqsys/submodules/projectsystemqsys_nios2_cpu.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Warning (332060): Node: CLOCK_50 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register projectSystemQsys:The_System|projectSystemQsys_SDRAM:sdram|m_addr[0] is being clocked by CLOCK_50
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: The_System|audio_subsystem|audio_pll|audio_pll|PLL_for_DE_Series_Boards|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: The_System|system_pll|sys_pll|PLL_for_DE_Series_Boards|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: The_System|system_pll|sys_pll|PLL_for_DE_Series_Boards|auto_generated|pll1|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Fall) to altera_reserved_tck (Fall) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
Info (176353): Automatically promoted node projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|projectSystemQsys_Audio_Subsystem_Audio_PLL:audio_pll|altera_up_altpll:audio_pll|altpll:PLL_for_DE_Series_Boards|altpll_dkb2:auto_generated|clk[0] (placed in counter C0 of PLL_4) File: C:/eclipseFiles/178project/178-project/quartus_files/db/altpll_dkb2.tdf Line: 33
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node projectSystemQsys:The_System|projectSystemQsys_System_PLL:system_pll|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards|altpll_3lb2:auto_generated|clk[0] (placed in counter C1 of PLL_1) File: C:/eclipseFiles/178project/178-project/quartus_files/db/altpll_3lb2.tdf Line: 33
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node projectSystemQsys:The_System|projectSystemQsys_System_PLL:system_pll|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards|altpll_3lb2:auto_generated|clk[1] (placed in counter C0 of PLL_1) File: C:/eclipseFiles/178project/178-project/quartus_files/db/altpll_3lb2.tdf Line: 33
    Info (176355): Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_PLL1E0
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_7  File: c:/intelfpga_lite/16.1/quartus/libraries/megafunctions/pzdyqx.vhd Line: 730
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_7~0 File: c:/intelfpga_lite/16.1/quartus/libraries/megafunctions/pzdyqx.vhd Line: 730
Info (176353): Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|BITP7563_0  File: c:/intelfpga_lite/16.1/quartus/libraries/megafunctions/pzdyqx.vhd Line: 829
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node projectSystemQsys:The_System|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out  File: C:/eclipseFiles/178project/178-project/quartus_files/projectSystemQsys/synthesis/submodules/altera_reset_synchronizer.v Line: 62
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node projectSystemQsys:The_System|projectSystemQsys_Char_LCD_16x2:char_lcd_16x2|altera_up_character_lcd_communication:Char_LCD_Comm|LCD_ON File: C:/eclipseFiles/178project/178-project/quartus_files/projectSystemQsys/synthesis/submodules/altera_up_character_lcd_communication.v Line: 92
        Info (176357): Destination node projectSystemQsys:The_System|projectSystemQsys_Char_LCD_16x2:char_lcd_16x2|altera_up_character_lcd_communication:Char_LCD_Comm|LCD_BLON File: C:/eclipseFiles/178project/178-project/quartus_files/projectSystemQsys/synthesis/submodules/altera_up_character_lcd_communication.v Line: 93
        Info (176357): Destination node projectSystemQsys:The_System|projectSystemQsys_Char_LCD_16x2:char_lcd_16x2|initialize_lcd_display File: C:/eclipseFiles/178project/178-project/quartus_files/projectSystemQsys/synthesis/submodules/projectSystemQsys_Char_LCD_16x2.v Line: 118
        Info (176357): Destination node projectSystemQsys:The_System|projectSystemQsys_Char_LCD_16x2:char_lcd_16x2|data_to_send[0] File: C:/eclipseFiles/178project/178-project/quartus_files/projectSystemQsys/synthesis/submodules/projectSystemQsys_Char_LCD_16x2.v Line: 215
        Info (176357): Destination node projectSystemQsys:The_System|projectSystemQsys_Char_LCD_16x2:char_lcd_16x2|data_to_send[1] File: C:/eclipseFiles/178project/178-project/quartus_files/projectSystemQsys/synthesis/submodules/projectSystemQsys_Char_LCD_16x2.v Line: 215
        Info (176357): Destination node projectSystemQsys:The_System|projectSystemQsys_Char_LCD_16x2:char_lcd_16x2|data_to_send[2] File: C:/eclipseFiles/178project/178-project/quartus_files/projectSystemQsys/synthesis/submodules/projectSystemQsys_Char_LCD_16x2.v Line: 215
        Info (176357): Destination node projectSystemQsys:The_System|projectSystemQsys_Char_LCD_16x2:char_lcd_16x2|data_to_send[3] File: C:/eclipseFiles/178project/178-project/quartus_files/projectSystemQsys/synthesis/submodules/projectSystemQsys_Char_LCD_16x2.v Line: 215
        Info (176357): Destination node projectSystemQsys:The_System|projectSystemQsys_Char_LCD_16x2:char_lcd_16x2|data_to_send[4] File: C:/eclipseFiles/178project/178-project/quartus_files/projectSystemQsys/synthesis/submodules/projectSystemQsys_Char_LCD_16x2.v Line: 215
        Info (176357): Destination node projectSystemQsys:The_System|projectSystemQsys_Char_LCD_16x2:char_lcd_16x2|data_to_send[5] File: C:/eclipseFiles/178project/178-project/quartus_files/projectSystemQsys/synthesis/submodules/projectSystemQsys_Char_LCD_16x2.v Line: 215
        Info (176357): Destination node projectSystemQsys:The_System|projectSystemQsys_Char_LCD_16x2:char_lcd_16x2|altera_up_character_lcd_initialization:Char_LCD_Init|the_command[0] File: C:/eclipseFiles/178project/178-project/quartus_files/projectSystemQsys/synthesis/submodules/altera_up_character_lcd_initialization.v Line: 175
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|hq3myc14108phmpo7y7qmhbp98hy0vq~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|projectSystemQsys_Nios2_cpu_nios2_oci:the_projectSystemQsys_Nios2_cpu_nios2_oci|projectSystemQsys_Nios2_cpu_nios2_oci_debug:the_projectSystemQsys_Nios2_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1 File: c:/intelfpga_lite/16.1/quartus/libraries/megafunctions/altera_std_synchronizer.v Line: 45
Info (176353): Automatically promoted node projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out  File: C:/eclipseFiles/178project/178-project/quartus_files/projectSystemQsys/synthesis/submodules/altera_reset_synchronizer.v Line: 62
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node projectSystemQsys:The_System|projectSystemQsys_JTAG_to_FPGA_Bridge:jtag_to_fpga_bridge|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:reset_to_sample_synchronizer|din_s1 File: c:/intelfpga_lite/16.1/quartus/libraries/megafunctions/altera_std_synchronizer.v Line: 45
Info (176353): Automatically promoted node projectSystemQsys:The_System|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out  File: C:/eclipseFiles/178project/178-project/quartus_files/projectSystemQsys/synthesis/submodules/altera_reset_synchronizer.v Line: 62
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node projectSystemQsys:The_System|projectSystemQsys_Nios2:nios2|projectSystemQsys_Nios2_cpu:cpu|hq3myc14108phmpo7y7qmhbp98hy0vq~0
Info (176353): Automatically promoted node projectSystemQsys:The_System|altera_reset_controller:rst_controller_001|merged_reset~0  File: C:/eclipseFiles/178project/178-project/quartus_files/projectSystemQsys/synthesis/submodules/altera_reset_controller.v Line: 134
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (176251): Ignoring some wildcard destinations of fast I/O register assignments
    Info (176252): Wildcard assignment "Fast Output Enable Register=ON" to "oe" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[9]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[8]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[7]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[6]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[5]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[4]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[3]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[31]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[30]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[29]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[28]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[27]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[26]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[25]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[24]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[23]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[22]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[21]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[20]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[19]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[18]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[17]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[16]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[15]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[14]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[13]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[12]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[11]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[10]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
Info (176235): Finished register packing
    Extra Info (176218): Packed 34 registers into blocks of type Block RAM
    Extra Info (176218): Packed 32 registers into blocks of type Embedded multiplier block
    Extra Info (176218): Packed 128 registers into blocks of type Embedded multiplier output
    Extra Info (176218): Packed 32 registers into blocks of type I/O Input Buffer
    Extra Info (176218): Packed 87 registers into blocks of type I/O Output Buffer
    Extra Info (176220): Created 98 register duplicates
Warning (15058): PLL "projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|projectSystemQsys_Audio_Subsystem_Audio_PLL:audio_pll|altera_up_altpll:audio_pll|altpll:PLL_for_DE_Series_Boards|altpll_dkb2:auto_generated|pll1" is in normal or source synchronous mode with output clock "compensate_clock" set to clk[0] that is not fully compensated because it feeds an output pin -- only PLLs in zero delay buffer mode can fully compensate output pins File: C:/eclipseFiles/178project/178-project/quartus_files/db/altpll_dkb2.tdf Line: 28
Warning (15064): PLL "projectSystemQsys:The_System|projectSystemQsys_Audio_Subsystem:audio_subsystem|projectSystemQsys_Audio_Subsystem_Audio_PLL:audio_pll|altera_up_altpll:audio_pll|altpll:PLL_for_DE_Series_Boards|altpll_dkb2:auto_generated|pll1" output port clk[0] feeds output pin "AUD_XCK~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance File: C:/eclipseFiles/178project/178-project/quartus_files/db/altpll_dkb2.tdf Line: 28
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "EEP_I2C_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EEP_I2C_SDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_GTX_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_INT_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_LINK100" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_MDC" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_MDIO" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RESET_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_COL" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_CRS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_DV" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_ER" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_TX_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_TX_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_TX_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_TX_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_TX_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_TX_EN" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_TX_ER" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_GTX_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_INT_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_LINK100" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_MDC" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_MDIO" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RESET_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_COL" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_CRS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_DV" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_ER" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_TX_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_TX_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_TX_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_TX_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_TX_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_TX_EN" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_TX_ER" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EXT_IO[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EXT_IO[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EXT_IO[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EXT_IO[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EXT_IO[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EXT_IO[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EXT_IO[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_CE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_OE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_RESET_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_RY" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_WP_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKIN0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKIN_N1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKIN_N2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKIN_P1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKIN_P2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKOUT0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKOUT_N1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKOUT_N2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKOUT_P1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKOUT_P2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_D[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_D[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_D[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_D[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "IRDA_RXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "NETCLK_25" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DACK_N[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DACK_N[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DREQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DREQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_FSPEED" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_INT[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_INT[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_LSPEED" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_OE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_RST_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_KBCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_KBDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_MSCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_MSDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_WP_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SMA_CLKIN" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SMA_CLKOUT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_CLK27" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_RESET_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_VS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_CTS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_RTS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_RXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_TXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_BLANK_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_SYNC_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_VS" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:09
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 5% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 47% of the available device resources in the region that extends from location X46_Y24 to location X57_Y36
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:03
Info (11888): Total time spent on timing analysis during the Fitter is 0.78 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:03
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169064): Following 10 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin SD_DAT[1] has a permanently disabled output enable File: C:/eclipseFiles/178project/178-project/quartus_files/project_system.v Line: 149
    Info (169065): Pin SD_DAT[2] has a permanently disabled output enable File: C:/eclipseFiles/178project/178-project/quartus_files/project_system.v Line: 149
    Info (169065): Pin AUD_BCLK has a permanently disabled output enable File: C:/eclipseFiles/178project/178-project/quartus_files/project_system.v Line: 95
    Info (169065): Pin AUD_ADCLRCK has a permanently disabled output enable File: C:/eclipseFiles/178project/178-project/quartus_files/project_system.v Line: 96
    Info (169065): Pin AUD_DACLRCK has a permanently disabled output enable File: C:/eclipseFiles/178project/178-project/quartus_files/project_system.v Line: 97
    Info (169065): Pin GPIO[0] has a permanently disabled output enable File: C:/eclipseFiles/178project/178-project/quartus_files/project_system.v Line: 115
    Info (169065): Pin GPIO[2] has a permanently disabled output enable File: C:/eclipseFiles/178project/178-project/quartus_files/project_system.v Line: 115
    Info (169065): Pin GPIO[16] has a permanently disabled output enable File: C:/eclipseFiles/178project/178-project/quartus_files/project_system.v Line: 115
    Info (169065): Pin GPIO[18] has a permanently disabled output enable File: C:/eclipseFiles/178project/178-project/quartus_files/project_system.v Line: 115
    Info (169065): Pin SD_DAT[3] has a permanently disabled output enable File: C:/eclipseFiles/178project/178-project/quartus_files/project_system.v Line: 149
Info (144001): Generated suppressed messages file C:/eclipseFiles/178project/178-project/quartus_files/output_files/project_system.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 287 warnings
    Info: Peak virtual memory: 6478 megabytes
    Info: Processing ended: Sun Nov 26 16:11:46 2023
    Info: Elapsed time: 00:00:29
    Info: Total CPU time (on all processors): 00:00:30


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/eclipseFiles/178project/178-project/quartus_files/output_files/project_system.fit.smsg.


