{"Source Block": ["oh/elink/hdl/etx_protocol.v@54:64@HdlIdDef", "   //################################################################\n   //# Local regs & wires\n   //################################################################\n   reg [2:0] \t  tx_state;   \n   reg [PW-1:0]   tx_packet; \n   wire \t  etx_write;\n   wire [1:0] \t  etx_datamode;\n   wire [4:0] \t  etx_ctrlmode;\n   wire [AW-1:0]  etx_dstaddr;\n   wire [DW-1:0]  etx_data;\n   wire \t  tx_write;\n"], "Clone Blocks": [["oh/elink/hdl/etx_protocol.v@53:63", "\n   //################################################################\n   //# Local regs & wires\n   //################################################################\n   reg [2:0] \t  tx_state;   \n   reg [PW-1:0]   tx_packet; \n   wire \t  etx_write;\n   wire [1:0] \t  etx_datamode;\n   wire [4:0] \t  etx_ctrlmode;\n   wire [AW-1:0]  etx_dstaddr;\n   wire [DW-1:0]  etx_data;\n"], ["oh/elink/hdl/etx_protocol.v@55:65", "   //# Local regs & wires\n   //################################################################\n   reg [2:0] \t  tx_state;   \n   reg [PW-1:0]   tx_packet; \n   wire \t  etx_write;\n   wire [1:0] \t  etx_datamode;\n   wire [4:0] \t  etx_ctrlmode;\n   wire [AW-1:0]  etx_dstaddr;\n   wire [DW-1:0]  etx_data;\n   wire \t  tx_write;\n   wire [1:0] \t  tx_datamode;\n"], ["oh/elink/hdl/etx_protocol.v@56:66", "   //################################################################\n   reg [2:0] \t  tx_state;   \n   reg [PW-1:0]   tx_packet; \n   wire \t  etx_write;\n   wire [1:0] \t  etx_datamode;\n   wire [4:0] \t  etx_ctrlmode;\n   wire [AW-1:0]  etx_dstaddr;\n   wire [DW-1:0]  etx_data;\n   wire \t  tx_write;\n   wire [1:0] \t  tx_datamode;\n   wire [4:0] \t  tx_ctrlmode;\n"], ["oh/elink/hdl/etx_protocol.v@52:62", "   input \t  tx_wr_wait; \n\n   //################################################################\n   //# Local regs & wires\n   //################################################################\n   reg [2:0] \t  tx_state;   \n   reg [PW-1:0]   tx_packet; \n   wire \t  etx_write;\n   wire [1:0] \t  etx_datamode;\n   wire [4:0] \t  etx_ctrlmode;\n   wire [AW-1:0]  etx_dstaddr;\n"]], "Diff Content": {"Delete": [[59, "   wire \t  etx_write;\n"]], "Add": [[59, "   reg \t\t  tx_burst_reg;   \n"]]}}