module ldw_RegFile(rna, rnb, d, wn, we, clk, clrn, qa, qb);
	input [4:0] rna, rnb, wn;
	input [31:0] d;					//写入的数据
	input we, clk, clrn;				//写使能 时钟 清零
	output [31:0] qa, qb;
	reg [31:0] register [1:31];
	
	
	
endmodule 