# Generated by Yosys 0.56+171 (git sha1 6fdcdd41d, g++ 11.4.0-1ubuntu1~22.04.2 -Og -fPIC)
autoidx 34
attribute \src "dut.sv:1.1-28.10"
attribute \cells_not_processed 1
module \gate
  attribute \src "dut.sv:16.19-16.25"
  wire width 32 $0\fib$func$dut.sv:16$10.$result$13
  attribute \src "dut.sv:16.19-16.25"
  wire width 32 $0\fib$func$dut.sv:16$10.k$12
  attribute \src "dut.sv:16.19-16.25"
  wire width 32 $0\fib$func$dut.sv:16$25.$result$31
  attribute \src "dut.sv:16.19-16.25"
  wire width 32 $0\fib$func$dut.sv:16$26.$result$29
  attribute \src "dut.sv:16.19-16.25"
  wire width 32 $0\fib$func$dut.sv:16$26.k$28
  attribute \src "dut.sv:16.19-16.25"
  wire width 32 $0\fib$func$dut.sv:16$9.$result$15
  attribute \src "dut.sv:25.18-25.35"
  wire width 32 $0\fib_wrap$func$dut.sv:25$2.$result$8
  attribute \src "dut.sv:25.18-25.35"
  wire width 32 $0\fib_wrap$func$dut.sv:25$3.$result$6
  attribute \src "dut.sv:25.18-25.35"
  wire width 32 $0\fib_wrap$func$dut.sv:25$3.k$5
  attribute \src "dut.sv:26.18-26.35"
  wire width 32 $0\fib_wrap$func$dut.sv:26$18.$result$24
  attribute \src "dut.sv:26.18-26.35"
  wire width 32 $0\fib_wrap$func$dut.sv:26$19.$result$22
  attribute \src "dut.sv:26.18-26.35"
  wire width 32 $0\fib_wrap$func$dut.sv:26$19.k$21
  attribute \src "dut.sv:16.19-16.25"
  wire width 32 $1\fib$func$dut.sv:16$10.$result$14
  attribute \src "dut.sv:16.19-16.25"
  wire width 32 $1\fib$func$dut.sv:16$26.$result$30
  attribute \src "dut.sv:25.18-25.35"
  wire width 32 $1\fib_wrap$func$dut.sv:25$3.$result$7
  attribute \src "dut.sv:26.18-26.35"
  wire width 32 $1\fib_wrap$func$dut.sv:26$19.$result$23
  wire width 32 $auto$expression.cpp:1698:import_operation$16
  wire width 32 $auto$expression.cpp:1698:import_operation$32
  wire width 32 $fib$func$dut.sv:16$1_result
  wire width 32 $fib$func$dut.sv:16$3_result
  wire width 32 $fib_wrap$func$dut.sv:25$0_result
  wire width 32 $fib_wrap$func$dut.sv:26$2_result
  attribute \nosync 1
  attribute \src "dut.sv:16.19-16.25"
  wire width 32 \fib$func$dut.sv:16$10.$result
  wire width 32 \fib$func$dut.sv:16$25.$result
  attribute \nosync 1
  attribute \src "dut.sv:16.19-16.25"
  wire width 32 \fib$func$dut.sv:16$26.$result
  wire width 32 \fib$func$dut.sv:16$9.$result
  attribute \src "dut.sv:2.10-2.14"
  wire width 32 output 2 signed \fib0
  attribute \src "dut.sv:2.16-2.20"
  wire width 32 output 3 signed \fib1
  wire width 32 \fib_wrap$func$dut.sv:25$2.$result
  attribute \nosync 1
  attribute \src "dut.sv:25.18-25.35"
  wire width 32 \fib_wrap$func$dut.sv:25$3.$result
  attribute \nosync 1
  attribute \src "dut.sv:25.18-25.35"
  wire width 32 \fib_wrap$func$dut.sv:25$3.o
  wire width 32 \fib_wrap$func$dut.sv:26$18.$result
  attribute \nosync 1
  attribute \src "dut.sv:26.18-26.35"
  wire width 32 \fib_wrap$func$dut.sv:26$19.$result
  attribute \nosync 1
  attribute \src "dut.sv:26.18-26.35"
  wire width 32 \fib_wrap$func$dut.sv:26$19.o
  attribute \src "dut.sv:2.5-2.8"
  wire width 32 input 1 \off
  wire width 32 \unused
  cell $add $add$dut.sv:16$17
    parameter \A_SIGNED 0
    parameter \A_WIDTH 32
    parameter \B_SIGNED 0
    parameter \B_WIDTH 32
    parameter \Y_WIDTH 32
    connect \A \off
    connect \B $fib$func$dut.sv:16$1_result
    connect \Y $auto$expression.cpp:1698:import_operation$16
  end
  cell $add $add$dut.sv:16$33
    parameter \A_SIGNED 0
    parameter \A_WIDTH 32
    parameter \B_SIGNED 0
    parameter \B_WIDTH 32
    parameter \Y_WIDTH 32
    connect \A \off
    connect \B $fib$func$dut.sv:16$3_result
    connect \Y $auto$expression.cpp:1698:import_operation$32
  end
  attribute \src "dut.sv:16.19-16.25"
  process $proc$dut.sv:16$11
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign $0\fib$func$dut.sv:16$10.k$12 $0\fib_wrap$func$dut.sv:25$3.k$5
    assign $0\fib$func$dut.sv:16$10.$result$13 $1\fib$func$dut.sv:16$10.$result$14
    assign $0\fib$func$dut.sv:16$9.$result$15 $1\fib$func$dut.sv:16$10.$result$14
    assign $1\fib$func$dut.sv:16$10.$result$14 $0\fib$func$dut.sv:16$10.k$12
    sync always
      update \fib$func$dut.sv:16$9.$result $0\fib$func$dut.sv:16$9.$result$15
      update \fib$func$dut.sv:16$10.$result 32'x
  end
  attribute \src "dut.sv:16.19-16.25"
  process $proc$dut.sv:16$27
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign $0\fib$func$dut.sv:16$26.k$28 $0\fib_wrap$func$dut.sv:26$19.k$21
    assign $0\fib$func$dut.sv:16$26.$result$29 $1\fib$func$dut.sv:16$26.$result$30
    assign $0\fib$func$dut.sv:16$25.$result$31 $1\fib$func$dut.sv:16$26.$result$30
    assign $1\fib$func$dut.sv:16$26.$result$30 $0\fib$func$dut.sv:16$26.k$28
    sync always
      update \fib$func$dut.sv:16$25.$result $0\fib$func$dut.sv:16$25.$result$31
      update \fib$func$dut.sv:16$26.$result 32'x
  end
  attribute \src "dut.sv:23.5-27.8"
  process $proc$dut.sv:23$1
    sync always
    sync init
      update \unused 0
  end
  attribute \src "dut.sv:25.18-25.35"
  process $proc$dut.sv:25$4
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign $0\fib_wrap$func$dut.sv:25$3.k$5 64'0000000000000000000000000000000000000000000000000000000000000000
    assign $0\fib_wrap$func$dut.sv:25$3.$result$6 $1\fib_wrap$func$dut.sv:25$3.$result$7
    assign $0\fib_wrap$func$dut.sv:25$2.$result$8 $1\fib_wrap$func$dut.sv:25$3.$result$7
    assign $1\fib_wrap$func$dut.sv:25$3.$result$7 0
    assign \fib0 $auto$expression.cpp:1698:import_operation$16
    sync always
      update \fib_wrap$func$dut.sv:25$2.$result $0\fib_wrap$func$dut.sv:25$2.$result$8
      update \fib_wrap$func$dut.sv:25$3.$result 32'x
      update \fib_wrap$func$dut.sv:25$3.o 32'x
  end
  attribute \src "dut.sv:26.18-26.35"
  process $proc$dut.sv:26$20
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign $0\fib_wrap$func$dut.sv:26$19.k$21 64'0000000000000000000000000000000000000000000000000000000000000001
    assign $0\fib_wrap$func$dut.sv:26$19.$result$22 $1\fib_wrap$func$dut.sv:26$19.$result$23
    assign $0\fib_wrap$func$dut.sv:26$18.$result$24 $1\fib_wrap$func$dut.sv:26$19.$result$23
    assign $1\fib_wrap$func$dut.sv:26$19.$result$23 0
    assign \fib1 $auto$expression.cpp:1698:import_operation$32
    sync always
      update \fib_wrap$func$dut.sv:26$18.$result $0\fib_wrap$func$dut.sv:26$18.$result$24
      update \fib_wrap$func$dut.sv:26$19.$result 32'x
      update \fib_wrap$func$dut.sv:26$19.o 32'x
  end
  connect $fib$func$dut.sv:16$1_result \fib$func$dut.sv:16$9.$result
  connect $fib_wrap$func$dut.sv:25$0_result \fib_wrap$func$dut.sv:25$2.$result
  connect $fib$func$dut.sv:16$3_result \fib$func$dut.sv:16$25.$result
  connect $fib_wrap$func$dut.sv:26$2_result \fib_wrap$func$dut.sv:26$18.$result
end
