TimeQuest Timing Analyzer report for Microcomputer
Wed Oct 23 15:04:51 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'cpuClock'
 12. Slow Model Setup: 'clk'
 13. Slow Model Hold: 'cpuClock'
 14. Slow Model Hold: 'clk'
 15. Slow Model Recovery: 'cpuClock'
 16. Slow Model Removal: 'cpuClock'
 17. Slow Model Minimum Pulse Width: 'clk'
 18. Slow Model Minimum Pulse Width: 'cpuClock'
 19. Setup Times
 20. Hold Times
 21. Clock to Output Times
 22. Minimum Clock to Output Times
 23. Output Enable Times
 24. Minimum Output Enable Times
 25. Output Disable Times
 26. Minimum Output Disable Times
 27. Fast Model Setup Summary
 28. Fast Model Hold Summary
 29. Fast Model Recovery Summary
 30. Fast Model Removal Summary
 31. Fast Model Minimum Pulse Width Summary
 32. Fast Model Setup: 'cpuClock'
 33. Fast Model Setup: 'clk'
 34. Fast Model Hold: 'cpuClock'
 35. Fast Model Hold: 'clk'
 36. Fast Model Recovery: 'cpuClock'
 37. Fast Model Removal: 'cpuClock'
 38. Fast Model Minimum Pulse Width: 'clk'
 39. Fast Model Minimum Pulse Width: 'cpuClock'
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Output Enable Times
 45. Minimum Output Enable Times
 46. Output Disable Times
 47. Minimum Output Disable Times
 48. Multicorner Timing Analysis Summary
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Setup Transfers
 54. Hold Transfers
 55. Recovery Transfers
 56. Removal Transfers
 57. Report TCCS
 58. Report RSKM
 59. Unconstrained Paths
 60. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Microcomputer                                                     ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }      ;
; cpuClock   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { cpuClock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 47.95 MHz ; 47.95 MHz       ; cpuClock   ;      ;
; 52.49 MHz ; 52.49 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow Model Setup Summary           ;
+----------+---------+---------------+
; Clock    ; Slack   ; End Point TNS ;
+----------+---------+---------------+
; cpuClock ; -19.123 ; -3790.001     ;
; clk      ; -18.050 ; -5972.891     ;
+----------+---------+---------------+


+-----------------------------------+
; Slow Model Hold Summary           ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; cpuClock ; -2.213 ; -6.704        ;
; clk      ; 0.338  ; 0.000         ;
+----------+--------+---------------+


+----------------------------------+
; Slow Model Recovery Summary      ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; cpuClock ; 0.778 ; 0.000         ;
+----------+-------+---------------+


+-----------------------------------+
; Slow Model Removal Summary        ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; cpuClock ; -0.044 ; -0.176        ;
+----------+--------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; clk      ; -2.567 ; -2397.469          ;
; cpuClock ; -0.742 ; -507.528           ;
+----------+--------+--------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'cpuClock'                                                                                              ;
+---------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node             ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -19.123 ; cpu09:cpu1|op_code[2] ; cpu09:cpu1|sp[14] ; cpuClock     ; cpuClock    ; 1.000        ; -1.718     ; 18.445     ;
; -18.992 ; cpu09:cpu1|op_code[2] ; cpu09:cpu1|cc[2]  ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 20.039     ;
; -18.980 ; cpu09:cpu1|op_code[3] ; cpu09:cpu1|sp[14] ; cpuClock     ; cpuClock    ; 1.000        ; -1.718     ; 18.302     ;
; -18.969 ; cpu09:cpu1|op_code[2] ; cpu09:cpu1|sp[12] ; cpuClock     ; cpuClock    ; 1.000        ; -1.718     ; 18.291     ;
; -18.969 ; cpu09:cpu1|op_code[2] ; cpu09:cpu1|cc[0]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.003     ; 20.006     ;
; -18.965 ; cpu09:cpu1|op_code[2] ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -1.719     ; 18.286     ;
; -18.935 ; cpu09:cpu1|md[0]      ; cpu09:cpu1|sp[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.838     ; 19.137     ;
; -18.904 ; cpu09:cpu1|op_code[1] ; cpu09:cpu1|sp[14] ; cpuClock     ; cpuClock    ; 1.000        ; -1.718     ; 18.226     ;
; -18.889 ; cpu09:cpu1|op_code[2] ; cpu09:cpu1|sp[15] ; cpuClock     ; cpuClock    ; 1.000        ; -1.718     ; 18.211     ;
; -18.889 ; cpu09:cpu1|op_code[2] ; cpu09:cpu1|sp[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.718     ; 18.211     ;
; -18.884 ; cpu09:cpu1|op_code[2] ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -1.719     ; 18.205     ;
; -18.879 ; cpu09:cpu1|md[5]      ; cpu09:cpu1|sp[14] ; cpuClock     ; cpuClock    ; 1.000        ; -1.708     ; 18.211     ;
; -18.874 ; cpu09:cpu1|md[6]      ; cpu09:cpu1|sp[14] ; cpuClock     ; cpuClock    ; 1.000        ; -1.728     ; 18.186     ;
; -18.849 ; cpu09:cpu1|op_code[3] ; cpu09:cpu1|cc[2]  ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 19.896     ;
; -18.826 ; cpu09:cpu1|op_code[3] ; cpu09:cpu1|sp[12] ; cpuClock     ; cpuClock    ; 1.000        ; -1.718     ; 18.148     ;
; -18.826 ; cpu09:cpu1|op_code[3] ; cpu09:cpu1|cc[0]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.003     ; 19.863     ;
; -18.822 ; cpu09:cpu1|op_code[3] ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -1.719     ; 18.143     ;
; -18.804 ; cpu09:cpu1|md[0]      ; cpu09:cpu1|cc[2]  ; cpuClock     ; cpuClock    ; 1.000        ; 0.887      ; 20.731     ;
; -18.799 ; cpu09:cpu1|op_code[0] ; cpu09:cpu1|sp[14] ; cpuClock     ; cpuClock    ; 1.000        ; -1.718     ; 18.121     ;
; -18.781 ; cpu09:cpu1|md[0]      ; cpu09:cpu1|sp[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.838     ; 18.983     ;
; -18.781 ; cpu09:cpu1|md[0]      ; cpu09:cpu1|cc[0]  ; cpuClock     ; cpuClock    ; 1.000        ; 0.877      ; 20.698     ;
; -18.777 ; cpu09:cpu1|md[0]      ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.839     ; 18.978     ;
; -18.773 ; cpu09:cpu1|op_code[1] ; cpu09:cpu1|cc[2]  ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 19.820     ;
; -18.750 ; cpu09:cpu1|op_code[1] ; cpu09:cpu1|sp[12] ; cpuClock     ; cpuClock    ; 1.000        ; -1.718     ; 18.072     ;
; -18.750 ; cpu09:cpu1|op_code[1] ; cpu09:cpu1|cc[0]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.003     ; 19.787     ;
; -18.748 ; cpu09:cpu1|md[5]      ; cpu09:cpu1|cc[2]  ; cpuClock     ; cpuClock    ; 1.000        ; 0.017      ; 19.805     ;
; -18.746 ; cpu09:cpu1|op_code[1] ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -1.719     ; 18.067     ;
; -18.746 ; cpu09:cpu1|op_code[3] ; cpu09:cpu1|sp[15] ; cpuClock     ; cpuClock    ; 1.000        ; -1.718     ; 18.068     ;
; -18.746 ; cpu09:cpu1|op_code[3] ; cpu09:cpu1|sp[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.718     ; 18.068     ;
; -18.743 ; cpu09:cpu1|md[6]      ; cpu09:cpu1|cc[2]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.003     ; 19.780     ;
; -18.741 ; cpu09:cpu1|op_code[3] ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -1.719     ; 18.062     ;
; -18.725 ; cpu09:cpu1|md[5]      ; cpu09:cpu1|sp[12] ; cpuClock     ; cpuClock    ; 1.000        ; -1.708     ; 18.057     ;
; -18.725 ; cpu09:cpu1|md[5]      ; cpu09:cpu1|cc[0]  ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 19.772     ;
; -18.721 ; cpu09:cpu1|md[5]      ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -1.709     ; 18.052     ;
; -18.720 ; cpu09:cpu1|md[6]      ; cpu09:cpu1|sp[12] ; cpuClock     ; cpuClock    ; 1.000        ; -1.728     ; 18.032     ;
; -18.720 ; cpu09:cpu1|md[6]      ; cpu09:cpu1|cc[0]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.013     ; 19.747     ;
; -18.716 ; cpu09:cpu1|md[6]      ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -1.729     ; 18.027     ;
; -18.701 ; cpu09:cpu1|md[0]      ; cpu09:cpu1|sp[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.838     ; 18.903     ;
; -18.701 ; cpu09:cpu1|md[0]      ; cpu09:cpu1|sp[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.838     ; 18.903     ;
; -18.696 ; cpu09:cpu1|md[0]      ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.839     ; 18.897     ;
; -18.685 ; cpu09:cpu1|op_code[2] ; cpu09:cpu1|sp[11] ; cpuClock     ; cpuClock    ; 1.000        ; -1.718     ; 18.007     ;
; -18.675 ; cpu09:cpu1|op_code[2] ; cpu09:cpu1|pc[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.330     ; 18.385     ;
; -18.672 ; cpu09:cpu1|op_code[2] ; cpu09:cpu1|sp[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.287     ; 18.425     ;
; -18.670 ; cpu09:cpu1|op_code[1] ; cpu09:cpu1|sp[15] ; cpuClock     ; cpuClock    ; 1.000        ; -1.718     ; 17.992     ;
; -18.670 ; cpu09:cpu1|op_code[1] ; cpu09:cpu1|sp[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.718     ; 17.992     ;
; -18.669 ; cpu09:cpu1|op_code[2] ; cpu09:cpu1|sp[10] ; cpuClock     ; cpuClock    ; 1.000        ; -1.718     ; 17.991     ;
; -18.668 ; cpu09:cpu1|op_code[0] ; cpu09:cpu1|cc[2]  ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 19.715     ;
; -18.665 ; cpu09:cpu1|op_code[1] ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -1.719     ; 17.986     ;
; -18.645 ; cpu09:cpu1|op_code[0] ; cpu09:cpu1|sp[12] ; cpuClock     ; cpuClock    ; 1.000        ; -1.718     ; 17.967     ;
; -18.645 ; cpu09:cpu1|op_code[0] ; cpu09:cpu1|cc[0]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.003     ; 19.682     ;
; -18.645 ; cpu09:cpu1|md[5]      ; cpu09:cpu1|sp[15] ; cpuClock     ; cpuClock    ; 1.000        ; -1.708     ; 17.977     ;
; -18.645 ; cpu09:cpu1|md[5]      ; cpu09:cpu1|sp[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.708     ; 17.977     ;
; -18.641 ; cpu09:cpu1|op_code[0] ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -1.719     ; 17.962     ;
; -18.640 ; cpu09:cpu1|md[5]      ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -1.709     ; 17.971     ;
; -18.640 ; cpu09:cpu1|md[6]      ; cpu09:cpu1|sp[15] ; cpuClock     ; cpuClock    ; 1.000        ; -1.728     ; 17.952     ;
; -18.640 ; cpu09:cpu1|md[6]      ; cpu09:cpu1|sp[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.728     ; 17.952     ;
; -18.635 ; cpu09:cpu1|md[6]      ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -1.729     ; 17.946     ;
; -18.585 ; cpu09:cpu1|md[4]      ; cpu09:cpu1|sp[14] ; cpuClock     ; cpuClock    ; 1.000        ; -1.728     ; 17.897     ;
; -18.584 ; cpu09:cpu1|op_code[2] ; cpu09:cpu1|ea[11] ; cpuClock     ; cpuClock    ; 1.000        ; -0.871     ; 18.753     ;
; -18.583 ; cpu09:cpu1|op_code[2] ; cpu09:cpu1|pc[11] ; cpuClock     ; cpuClock    ; 1.000        ; -0.870     ; 18.753     ;
; -18.582 ; cpu09:cpu1|op_code[4] ; cpu09:cpu1|sp[14] ; cpuClock     ; cpuClock    ; 1.000        ; -1.719     ; 17.903     ;
; -18.580 ; cpu09:cpu1|op_code[2] ; cpu09:cpu1|up[10] ; cpuClock     ; cpuClock    ; 1.000        ; -0.837     ; 18.783     ;
; -18.576 ; cpu09:cpu1|md[1]      ; cpu09:cpu1|sp[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.887     ; 18.729     ;
; -18.572 ; cpu09:cpu1|op_code[2] ; cpu09:cpu1|md[11] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 19.616     ;
; -18.565 ; cpu09:cpu1|op_code[0] ; cpu09:cpu1|sp[15] ; cpuClock     ; cpuClock    ; 1.000        ; -1.718     ; 17.887     ;
; -18.565 ; cpu09:cpu1|op_code[0] ; cpu09:cpu1|sp[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.718     ; 17.887     ;
; -18.560 ; cpu09:cpu1|op_code[0] ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -1.719     ; 17.881     ;
; -18.542 ; cpu09:cpu1|op_code[4] ; cpu09:cpu1|cc[2]  ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 19.588     ;
; -18.542 ; cpu09:cpu1|op_code[3] ; cpu09:cpu1|sp[11] ; cpuClock     ; cpuClock    ; 1.000        ; -1.718     ; 17.864     ;
; -18.532 ; cpu09:cpu1|op_code[3] ; cpu09:cpu1|pc[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.330     ; 18.242     ;
; -18.529 ; cpu09:cpu1|op_code[3] ; cpu09:cpu1|sp[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.287     ; 18.282     ;
; -18.526 ; cpu09:cpu1|op_code[3] ; cpu09:cpu1|sp[10] ; cpuClock     ; cpuClock    ; 1.000        ; -1.718     ; 17.848     ;
; -18.521 ; cpu09:cpu1|op_code[4] ; cpu09:cpu1|sp[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.719     ; 17.842     ;
; -18.497 ; cpu09:cpu1|md[0]      ; cpu09:cpu1|sp[11] ; cpuClock     ; cpuClock    ; 1.000        ; -0.838     ; 18.699     ;
; -18.487 ; cpu09:cpu1|md[0]      ; cpu09:cpu1|pc[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.450     ; 19.077     ;
; -18.484 ; cpu09:cpu1|md[0]      ; cpu09:cpu1|sp[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.407     ; 19.117     ;
; -18.483 ; cpu09:cpu1|md[2]      ; cpu09:cpu1|sp[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.887     ; 18.636     ;
; -18.481 ; cpu09:cpu1|md[0]      ; cpu09:cpu1|sp[10] ; cpuClock     ; cpuClock    ; 1.000        ; -0.838     ; 18.683     ;
; -18.469 ; cpu09:cpu1|op_code[2] ; cpu09:cpu1|sp[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.718     ; 17.791     ;
; -18.466 ; cpu09:cpu1|op_code[1] ; cpu09:cpu1|sp[11] ; cpuClock     ; cpuClock    ; 1.000        ; -1.718     ; 17.788     ;
; -18.456 ; cpu09:cpu1|op_code[1] ; cpu09:cpu1|pc[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.330     ; 18.166     ;
; -18.454 ; cpu09:cpu1|md[4]      ; cpu09:cpu1|cc[2]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.003     ; 19.491     ;
; -18.453 ; cpu09:cpu1|op_code[1] ; cpu09:cpu1|sp[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.287     ; 18.206     ;
; -18.450 ; cpu09:cpu1|op_code[1] ; cpu09:cpu1|sp[10] ; cpuClock     ; cpuClock    ; 1.000        ; -1.718     ; 17.772     ;
; -18.445 ; cpu09:cpu1|md[1]      ; cpu09:cpu1|cc[2]  ; cpuClock     ; cpuClock    ; 1.000        ; 0.838      ; 20.323     ;
; -18.441 ; cpu09:cpu1|md[5]      ; cpu09:cpu1|sp[11] ; cpuClock     ; cpuClock    ; 1.000        ; -1.708     ; 17.773     ;
; -18.441 ; cpu09:cpu1|op_code[3] ; cpu09:cpu1|ea[11] ; cpuClock     ; cpuClock    ; 1.000        ; -0.871     ; 18.610     ;
; -18.440 ; cpu09:cpu1|op_code[3] ; cpu09:cpu1|pc[11] ; cpuClock     ; cpuClock    ; 1.000        ; -0.870     ; 18.610     ;
; -18.437 ; cpu09:cpu1|op_code[3] ; cpu09:cpu1|up[10] ; cpuClock     ; cpuClock    ; 1.000        ; -0.837     ; 18.640     ;
; -18.436 ; cpu09:cpu1|md[6]      ; cpu09:cpu1|sp[11] ; cpuClock     ; cpuClock    ; 1.000        ; -1.728     ; 17.748     ;
; -18.433 ; cpu09:cpu1|op_code[4] ; cpu09:cpu1|sp[15] ; cpuClock     ; cpuClock    ; 1.000        ; -1.719     ; 17.754     ;
; -18.431 ; cpu09:cpu1|md[4]      ; cpu09:cpu1|sp[12] ; cpuClock     ; cpuClock    ; 1.000        ; -1.728     ; 17.743     ;
; -18.431 ; cpu09:cpu1|md[4]      ; cpu09:cpu1|cc[0]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.013     ; 19.458     ;
; -18.431 ; cpu09:cpu1|md[5]      ; cpu09:cpu1|pc[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.320     ; 18.151     ;
; -18.429 ; cpu09:cpu1|op_code[3] ; cpu09:cpu1|md[11] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 19.473     ;
; -18.428 ; cpu09:cpu1|op_code[4] ; cpu09:cpu1|sp[12] ; cpuClock     ; cpuClock    ; 1.000        ; -1.719     ; 17.749     ;
; -18.428 ; cpu09:cpu1|op_code[4] ; cpu09:cpu1|cc[0]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.004     ; 19.464     ;
; -18.428 ; cpu09:cpu1|md[5]      ; cpu09:cpu1|sp[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.277     ; 18.191     ;
; -18.428 ; cpu09:cpu1|op_code[4] ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -1.720     ; 17.748     ;
; -18.427 ; cpu09:cpu1|md[4]      ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -1.729     ; 17.738     ;
+---------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                                                                                                           ;
+---------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                            ; To Node                                                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -18.050 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg3   ; clk          ; clk         ; 1.000        ; 0.147      ; 19.151     ;
; -18.047 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg3 ; clk          ; clk         ; 1.000        ; 0.163      ; 19.164     ;
; -18.035 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg3   ; clk          ; clk         ; 1.000        ; 0.165      ; 19.154     ;
; -18.025 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg9 ; clk          ; clk         ; 1.000        ; 0.163      ; 19.142     ;
; -18.016 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg9   ; clk          ; clk         ; 1.000        ; 0.165      ; 19.135     ;
; -17.972 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg3   ; clk          ; clk         ; 1.000        ; 0.147      ; 19.073     ;
; -17.969 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg3 ; clk          ; clk         ; 1.000        ; 0.163      ; 19.086     ;
; -17.957 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg3   ; clk          ; clk         ; 1.000        ; 0.165      ; 19.076     ;
; -17.947 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg9 ; clk          ; clk         ; 1.000        ; 0.163      ; 19.064     ;
; -17.938 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg9   ; clk          ; clk         ; 1.000        ; 0.165      ; 19.057     ;
; -17.865 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg7   ; clk          ; clk         ; 1.000        ; 0.147      ; 18.966     ;
; -17.840 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg7 ; clk          ; clk         ; 1.000        ; 0.152      ; 18.946     ;
; -17.823 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg7 ; clk          ; clk         ; 1.000        ; 0.163      ; 18.940     ;
; -17.787 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg7   ; clk          ; clk         ; 1.000        ; 0.147      ; 18.888     ;
; -17.762 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg7 ; clk          ; clk         ; 1.000        ; 0.152      ; 18.868     ;
; -17.745 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg7 ; clk          ; clk         ; 1.000        ; 0.163      ; 18.862     ;
; -17.647 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg9   ; clk          ; clk         ; 1.000        ; 0.147      ; 18.748     ;
; -17.644 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg3 ; clk          ; clk         ; 1.000        ; 0.152      ; 18.750     ;
; -17.637 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg9 ; clk          ; clk         ; 1.000        ; 0.152      ; 18.743     ;
; -17.580 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg3   ; clk          ; clk         ; 1.000        ; 0.147      ; 18.681     ;
; -17.577 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg3 ; clk          ; clk         ; 1.000        ; 0.163      ; 18.694     ;
; -17.569 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg9   ; clk          ; clk         ; 1.000        ; 0.147      ; 18.670     ;
; -17.566 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg3 ; clk          ; clk         ; 1.000        ; 0.152      ; 18.672     ;
; -17.565 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg3   ; clk          ; clk         ; 1.000        ; 0.165      ; 18.684     ;
; -17.559 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg9 ; clk          ; clk         ; 1.000        ; 0.152      ; 18.665     ;
; -17.555 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg9 ; clk          ; clk         ; 1.000        ; 0.163      ; 18.672     ;
; -17.546 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg9   ; clk          ; clk         ; 1.000        ; 0.165      ; 18.665     ;
; -17.519 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg8   ; clk          ; clk         ; 1.000        ; 0.147      ; 18.620     ;
; -17.508 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg8 ; clk          ; clk         ; 1.000        ; 0.152      ; 18.614     ;
; -17.498 ; SBCTextDisplayRGB:io2|startAddr[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg3   ; clk          ; clk         ; 1.000        ; 0.135      ; 18.587     ;
; -17.495 ; SBCTextDisplayRGB:io2|startAddr[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg3 ; clk          ; clk         ; 1.000        ; 0.151      ; 18.600     ;
; -17.484 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg6   ; clk          ; clk         ; 1.000        ; 0.147      ; 18.585     ;
; -17.483 ; SBCTextDisplayRGB:io2|startAddr[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg3   ; clk          ; clk         ; 1.000        ; 0.153      ; 18.590     ;
; -17.473 ; SBCTextDisplayRGB:io2|startAddr[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg9 ; clk          ; clk         ; 1.000        ; 0.151      ; 18.578     ;
; -17.470 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg8   ; clk          ; clk         ; 1.000        ; 0.165      ; 18.589     ;
; -17.464 ; SBCTextDisplayRGB:io2|startAddr[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg9   ; clk          ; clk         ; 1.000        ; 0.153      ; 18.571     ;
; -17.463 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg6 ; clk          ; clk         ; 1.000        ; 0.152      ; 18.569     ;
; -17.441 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg8   ; clk          ; clk         ; 1.000        ; 0.147      ; 18.542     ;
; -17.430 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg8 ; clk          ; clk         ; 1.000        ; 0.152      ; 18.536     ;
; -17.426 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg6   ; clk          ; clk         ; 1.000        ; 0.165      ; 18.545     ;
; -17.420 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg7   ; clk          ; clk         ; 1.000        ; 0.165      ; 18.539     ;
; -17.406 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg6   ; clk          ; clk         ; 1.000        ; 0.147      ; 18.507     ;
; -17.395 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg7   ; clk          ; clk         ; 1.000        ; 0.147      ; 18.496     ;
; -17.392 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg8   ; clk          ; clk         ; 1.000        ; 0.165      ; 18.511     ;
; -17.385 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg6 ; clk          ; clk         ; 1.000        ; 0.152      ; 18.491     ;
; -17.370 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg5 ; clk          ; clk         ; 1.000        ; 0.152      ; 18.476     ;
; -17.370 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg7 ; clk          ; clk         ; 1.000        ; 0.152      ; 18.476     ;
; -17.357 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg5   ; clk          ; clk         ; 1.000        ; 0.147      ; 18.458     ;
; -17.353 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg7 ; clk          ; clk         ; 1.000        ; 0.163      ; 18.470     ;
; -17.348 ; SBCTextDisplayRGB:io2|startAddr[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg9   ; clk          ; clk         ; 1.000        ; 0.092      ; 18.394     ;
; -17.348 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg6   ; clk          ; clk         ; 1.000        ; 0.165      ; 18.467     ;
; -17.342 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg7   ; clk          ; clk         ; 1.000        ; 0.165      ; 18.461     ;
; -17.341 ; SBCTextDisplayRGB:io2|startAddr[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg2   ; clk          ; clk         ; 1.000        ; 0.092      ; 18.387     ;
; -17.327 ; SBCTextDisplayRGB:io2|startAddr[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg9 ; clk          ; clk         ; 1.000        ; 0.097      ; 18.378     ;
; -17.325 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg4   ; clk          ; clk         ; 1.000        ; 0.147      ; 18.426     ;
; -17.325 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg4 ; clk          ; clk         ; 1.000        ; 0.152      ; 18.431     ;
; -17.324 ; SBCTextDisplayRGB:io2|startAddr[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg2 ; clk          ; clk         ; 1.000        ; 0.097      ; 18.375     ;
; -17.313 ; SBCTextDisplayRGB:io2|startAddr[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg7   ; clk          ; clk         ; 1.000        ; 0.135      ; 18.402     ;
; -17.311 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg5   ; clk          ; clk         ; 1.000        ; 0.165      ; 18.430     ;
; -17.296 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg1 ; clk          ; clk         ; 1.000        ; 0.152      ; 18.402     ;
; -17.292 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg5 ; clk          ; clk         ; 1.000        ; 0.152      ; 18.398     ;
; -17.288 ; SBCTextDisplayRGB:io2|startAddr[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg7 ; clk          ; clk         ; 1.000        ; 0.140      ; 18.382     ;
; -17.284 ; SBCTextDisplayRGB:io2|cursorVert[1]  ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg3   ; clk          ; clk         ; 1.000        ; 0.137      ; 18.375     ;
; -17.281 ; SBCTextDisplayRGB:io2|cursorVert[1]  ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg3 ; clk          ; clk         ; 1.000        ; 0.153      ; 18.388     ;
; -17.280 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg4   ; clk          ; clk         ; 1.000        ; 0.165      ; 18.399     ;
; -17.279 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg5   ; clk          ; clk         ; 1.000        ; 0.147      ; 18.380     ;
; -17.271 ; SBCTextDisplayRGB:io2|startAddr[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg7 ; clk          ; clk         ; 1.000        ; 0.151      ; 18.376     ;
; -17.269 ; SBCTextDisplayRGB:io2|cursorVert[1]  ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg3   ; clk          ; clk         ; 1.000        ; 0.155      ; 18.378     ;
; -17.259 ; SBCTextDisplayRGB:io2|cursorVert[1]  ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg9 ; clk          ; clk         ; 1.000        ; 0.153      ; 18.366     ;
; -17.250 ; SBCTextDisplayRGB:io2|cursorVert[1]  ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg9   ; clk          ; clk         ; 1.000        ; 0.155      ; 18.359     ;
; -17.247 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg4   ; clk          ; clk         ; 1.000        ; 0.147      ; 18.348     ;
; -17.247 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg4 ; clk          ; clk         ; 1.000        ; 0.152      ; 18.353     ;
; -17.234 ; SBCTextDisplayRGB:io2|cursorVert[3]  ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg3   ; clk          ; clk         ; 1.000        ; 0.142      ; 18.330     ;
; -17.233 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg5   ; clk          ; clk         ; 1.000        ; 0.165      ; 18.352     ;
; -17.231 ; SBCTextDisplayRGB:io2|cursorVert[3]  ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg3 ; clk          ; clk         ; 1.000        ; 0.158      ; 18.343     ;
; -17.219 ; SBCTextDisplayRGB:io2|cursorVert[3]  ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg3   ; clk          ; clk         ; 1.000        ; 0.160      ; 18.333     ;
; -17.218 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg1 ; clk          ; clk         ; 1.000        ; 0.152      ; 18.324     ;
; -17.209 ; SBCTextDisplayRGB:io2|cursorVert[3]  ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg9 ; clk          ; clk         ; 1.000        ; 0.158      ; 18.321     ;
; -17.202 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg4   ; clk          ; clk         ; 1.000        ; 0.165      ; 18.321     ;
; -17.201 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg9   ; clk          ; clk         ; 1.000        ; 0.092      ; 18.247     ;
; -17.200 ; SBCTextDisplayRGB:io2|cursorVert[3]  ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg9   ; clk          ; clk         ; 1.000        ; 0.160      ; 18.314     ;
; -17.194 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg2   ; clk          ; clk         ; 1.000        ; 0.092      ; 18.240     ;
; -17.181 ; SBCTextDisplayRGB:io2|cursorVert[4]  ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg3   ; clk          ; clk         ; 1.000        ; 0.142      ; 18.277     ;
; -17.180 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg9 ; clk          ; clk         ; 1.000        ; 0.097      ; 18.231     ;
; -17.178 ; SBCTextDisplayRGB:io2|cursorVert[4]  ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg3 ; clk          ; clk         ; 1.000        ; 0.158      ; 18.290     ;
; -17.177 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg2 ; clk          ; clk         ; 1.000        ; 0.097      ; 18.228     ;
; -17.177 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg9   ; clk          ; clk         ; 1.000        ; 0.147      ; 18.278     ;
; -17.174 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg3 ; clk          ; clk         ; 1.000        ; 0.152      ; 18.280     ;
; -17.167 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg9 ; clk          ; clk         ; 1.000        ; 0.152      ; 18.273     ;
; -17.166 ; SBCTextDisplayRGB:io2|cursorVert[4]  ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg3   ; clk          ; clk         ; 1.000        ; 0.160      ; 18.280     ;
; -17.156 ; SBCTextDisplayRGB:io2|cursorVert[4]  ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg9 ; clk          ; clk         ; 1.000        ; 0.158      ; 18.268     ;
; -17.147 ; SBCTextDisplayRGB:io2|cursorVert[4]  ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg9   ; clk          ; clk         ; 1.000        ; 0.160      ; 18.261     ;
; -17.099 ; SBCTextDisplayRGB:io2|cursorVert[1]  ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg7   ; clk          ; clk         ; 1.000        ; 0.137      ; 18.190     ;
; -17.095 ; SBCTextDisplayRGB:io2|startAddr[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg9   ; clk          ; clk         ; 1.000        ; 0.135      ; 18.184     ;
; -17.092 ; SBCTextDisplayRGB:io2|startAddr[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg3 ; clk          ; clk         ; 1.000        ; 0.140      ; 18.186     ;
; -17.091 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg3   ; clk          ; clk         ; 1.000        ; 0.135      ; 18.180     ;
; -17.088 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg3 ; clk          ; clk         ; 1.000        ; 0.151      ; 18.193     ;
; -17.085 ; SBCTextDisplayRGB:io2|startAddr[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg9 ; clk          ; clk         ; 1.000        ; 0.140      ; 18.179     ;
; -17.077 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg8 ; clk          ; clk         ; 1.000        ; 0.163      ; 18.194     ;
; -17.076 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg3   ; clk          ; clk         ; 1.000        ; 0.153      ; 18.183     ;
+---------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'cpuClock'                                                                                                                                                ;
+--------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.213 ; SBCTextDisplayRGB:io2|dispByteSent           ; SBCTextDisplayRGB:io2|dispByteWritten        ; clk          ; cpuClock    ; 0.000        ; 3.324      ; 1.417      ;
; -0.680 ; SBCTextDisplayRGB:io2|kbBuffer~34            ; SBCTextDisplayRGB:io2|dataOut[2]             ; clk          ; cpuClock    ; -0.500       ; 3.382      ; 2.508      ;
; -0.594 ; SBCTextDisplayRGB:io2|kbBuffer~37            ; SBCTextDisplayRGB:io2|dataOut[5]             ; clk          ; cpuClock    ; -0.500       ; 3.382      ; 2.594      ;
; -0.583 ; SBCTextDisplayRGB:io2|kbBuffer~31            ; SBCTextDisplayRGB:io2|dataOut[6]             ; clk          ; cpuClock    ; -0.500       ; 3.383      ; 2.606      ;
; -0.571 ; SBCTextDisplayRGB:io2|kbBuffer~48            ; SBCTextDisplayRGB:io2|dataOut[2]             ; clk          ; cpuClock    ; -0.500       ; 3.381      ; 2.616      ;
; -0.437 ; SBCTextDisplayRGB:io2|kbBuffer~66            ; SBCTextDisplayRGB:io2|dataOut[6]             ; clk          ; cpuClock    ; -0.500       ; 3.384      ; 2.753      ;
; -0.414 ; SBCTextDisplayRGB:io2|kbBuffer~65            ; SBCTextDisplayRGB:io2|dataOut[5]             ; clk          ; cpuClock    ; -0.500       ; 3.384      ; 2.776      ;
; -0.390 ; SBCTextDisplayRGB:io2|kbBuffer~60            ; SBCTextDisplayRGB:io2|dataOut[0]             ; clk          ; cpuClock    ; -0.500       ; 3.373      ; 2.789      ;
; -0.350 ; SBCTextDisplayRGB:io2|kbBuffer~36            ; SBCTextDisplayRGB:io2|dataOut[4]             ; clk          ; cpuClock    ; -0.500       ; 3.394      ; 2.850      ;
; -0.243 ; SBCTextDisplayRGB:io2|dispByteSent           ; SBCTextDisplayRGB:io2|dataOut[1]             ; clk          ; cpuClock    ; -0.500       ; 3.351      ; 2.914      ;
; -0.219 ; cpu09:cpu1|cc[6]                             ; SBCTextDisplayRGB:io2|dispByteLatch[6]       ; cpuClock     ; cpuClock    ; 0.000        ; 2.928      ; 3.015      ;
; -0.199 ; SBCTextDisplayRGB:io2|dispByteSent           ; SBCTextDisplayRGB:io2|dispByteLatch[6]       ; clk          ; cpuClock    ; 0.000        ; 3.321      ; 3.428      ;
; -0.199 ; SBCTextDisplayRGB:io2|dispByteSent           ; SBCTextDisplayRGB:io2|dispByteLatch[5]       ; clk          ; cpuClock    ; 0.000        ; 3.321      ; 3.428      ;
; -0.199 ; SBCTextDisplayRGB:io2|dispByteSent           ; SBCTextDisplayRGB:io2|dispByteLatch[4]       ; clk          ; cpuClock    ; 0.000        ; 3.321      ; 3.428      ;
; -0.199 ; SBCTextDisplayRGB:io2|dispByteSent           ; SBCTextDisplayRGB:io2|dispByteLatch[7]       ; clk          ; cpuClock    ; 0.000        ; 3.321      ; 3.428      ;
; -0.199 ; SBCTextDisplayRGB:io2|dispByteSent           ; SBCTextDisplayRGB:io2|dispByteLatch[0]       ; clk          ; cpuClock    ; 0.000        ; 3.321      ; 3.428      ;
; -0.199 ; SBCTextDisplayRGB:io2|dispByteSent           ; SBCTextDisplayRGB:io2|dispByteLatch[3]       ; clk          ; cpuClock    ; 0.000        ; 3.321      ; 3.428      ;
; -0.199 ; SBCTextDisplayRGB:io2|dispByteSent           ; SBCTextDisplayRGB:io2|dispByteLatch[1]       ; clk          ; cpuClock    ; 0.000        ; 3.321      ; 3.428      ;
; -0.183 ; SBCTextDisplayRGB:io2|func_reset             ; SBCTextDisplayRGB:io2|dataOut[4]             ; clk          ; cpuClock    ; -0.500       ; 3.374      ; 2.997      ;
; -0.130 ; SBCTextDisplayRGB:io2|func_reset             ; SBCTextDisplayRGB:io2|dataOut[1]             ; clk          ; cpuClock    ; -0.500       ; 3.350      ; 3.026      ;
; -0.130 ; SBCTextDisplayRGB:io2|func_reset             ; SBCTextDisplayRGB:io2|dataOut[7]             ; clk          ; cpuClock    ; -0.500       ; 3.350      ; 3.026      ;
; -0.111 ; SBCTextDisplayRGB:io2|kbInPointer[2]         ; SBCTextDisplayRGB:io2|dataOut[0]             ; clk          ; cpuClock    ; -0.500       ; 3.370      ; 3.065      ;
; -0.108 ; SBCTextDisplayRGB:io2|kbBuffer~63            ; SBCTextDisplayRGB:io2|dataOut[3]             ; clk          ; cpuClock    ; -0.500       ; 3.401      ; 3.099      ;
; -0.048 ; SBCTextDisplayRGB:io2|kbBuffer~30            ; SBCTextDisplayRGB:io2|dataOut[5]             ; clk          ; cpuClock    ; -0.500       ; 3.383      ; 3.141      ;
; -0.016 ; SBCTextDisplayRGB:io2|kbBuffer~24            ; SBCTextDisplayRGB:io2|dataOut[6]             ; clk          ; cpuClock    ; -0.500       ; 3.383      ; 3.173      ;
; 0.001  ; SBCTextDisplayRGB:io2|kbBuffer~61            ; SBCTextDisplayRGB:io2|dataOut[1]             ; clk          ; cpuClock    ; -0.500       ; 3.372      ; 3.179      ;
; 0.048  ; SBCTextDisplayRGB:io2|kbBuffer~32            ; SBCTextDisplayRGB:io2|dataOut[0]             ; clk          ; cpuClock    ; -0.500       ; 3.371      ; 3.225      ;
; 0.069  ; SBCTextDisplayRGB:io2|kbBuffer~28            ; SBCTextDisplayRGB:io2|dataOut[3]             ; clk          ; cpuClock    ; -0.500       ; 3.400      ; 3.275      ;
; 0.135  ; SBCTextDisplayRGB:io2|func_reset             ; SBCTextDisplayRGB:io2|dataOut[3]             ; clk          ; cpuClock    ; -0.500       ; 3.379      ; 3.320      ;
; 0.183  ; SBCTextDisplayRGB:io2|kbBuffer~20            ; SBCTextDisplayRGB:io2|dataOut[2]             ; clk          ; cpuClock    ; -0.500       ; 3.383      ; 3.372      ;
; 0.190  ; SBCTextDisplayRGB:io2|func_reset             ; SBCTextDisplayRGB:io2|dataOut[0]             ; clk          ; cpuClock    ; -0.500       ; 3.351      ; 3.347      ;
; 0.192  ; SBCTextDisplayRGB:io2|dispByteSent           ; SBCTextDisplayRGB:io2|dispByteLatch[2]       ; clk          ; cpuClock    ; 0.000        ; 3.310      ; 3.808      ;
; 0.213  ; SBCTextDisplayRGB:io2|kbBuffer~41            ; SBCTextDisplayRGB:io2|dataOut[2]             ; clk          ; cpuClock    ; -0.500       ; 3.379      ; 3.398      ;
; 0.216  ; SBCTextDisplayRGB:io2|kbBuffer~15            ; SBCTextDisplayRGB:io2|dataOut[4]             ; clk          ; cpuClock    ; -0.500       ; 3.394      ; 3.416      ;
; 0.284  ; SBCTextDisplayRGB:io2|kbInPointer[1]         ; SBCTextDisplayRGB:io2|dataOut[0]             ; clk          ; cpuClock    ; -0.500       ; 3.370      ; 3.460      ;
; 0.327  ; SBCTextDisplayRGB:io2|kbBuffer~38            ; SBCTextDisplayRGB:io2|dataOut[6]             ; clk          ; cpuClock    ; -0.500       ; 3.382      ; 3.515      ;
; 0.345  ; cpu09:cpu1|sp[14]                            ; SBCTextDisplayRGB:io2|dispByteLatch[6]       ; cpuClock     ; cpuClock    ; 0.000        ; 4.635      ; 5.286      ;
; 0.347  ; SBCTextDisplayRGB:io2|kbBuffer~27            ; SBCTextDisplayRGB:io2|dataOut[2]             ; clk          ; cpuClock    ; -0.500       ; 3.383      ; 3.536      ;
; 0.383  ; cpu09:cpu1|cc[1]                             ; SBCTextDisplayRGB:io2|dispByteLatch[1]       ; cpuClock     ; cpuClock    ; 0.000        ; 2.927      ; 3.616      ;
; 0.389  ; cpu09:cpu1|sp[13]                            ; SBCTextDisplayRGB:io2|controlReg[5]          ; cpuClock     ; cpuClock    ; 0.000        ; 4.638      ; 5.333      ;
; 0.398  ; SBCTextDisplayRGB:io2|kbBuffer~16            ; SBCTextDisplayRGB:io2|dataOut[5]             ; clk          ; cpuClock    ; -0.500       ; 3.382      ; 3.586      ;
; 0.434  ; SBCTextDisplayRGB:io2|kbBuffer~26            ; SBCTextDisplayRGB:io2|dataOut[1]             ; clk          ; cpuClock    ; -0.500       ; 3.371      ; 3.611      ;
; 0.463  ; SBCTextDisplayRGB:io2|kbBuffer~55            ; SBCTextDisplayRGB:io2|dataOut[2]             ; clk          ; cpuClock    ; -0.500       ; 3.379      ; 3.648      ;
; 0.464  ; SBCTextDisplayRGB:io2|kbInPointer[0]         ; SBCTextDisplayRGB:io2|dataOut[0]             ; clk          ; cpuClock    ; -0.500       ; 3.370      ; 3.640      ;
; 0.499  ; cpu09:cpu1|iv[1]                             ; cpu09:cpu1|iv[1]                             ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|dispByteWritten        ; SBCTextDisplayRGB:io2|dispByteWritten        ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|controlReg[6]          ; SBCTextDisplayRGB:io2|controlReg[6]          ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|controlReg[7]          ; SBCTextDisplayRGB:io2|controlReg[7]          ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu09:cpu1|iv[0]                             ; cpu09:cpu1|iv[0]                             ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu09:cpu1|iv[2]                             ; cpu09:cpu1|iv[2]                             ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu09:cpu1|state.int_cwai_state              ; cpu09:cpu1|state.int_cwai_state              ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu09:cpu1|saved_state.jsr_state             ; cpu09:cpu1|saved_state.jsr_state             ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu09:cpu1|saved_state.lea_state             ; cpu09:cpu1|saved_state.lea_state             ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu09:cpu1|saved_state.dual_op_read16_state  ; cpu09:cpu1|saved_state.dual_op_read16_state  ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu09:cpu1|saved_state.int_swimask_state     ; cpu09:cpu1|saved_state.int_swimask_state     ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu09:cpu1|saved_state.dual_op_read8_state   ; cpu09:cpu1|saved_state.dual_op_read8_state   ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu09:cpu1|saved_state.dual_op_write8_state  ; cpu09:cpu1|saved_state.dual_op_write8_state  ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu09:cpu1|saved_state.single_op_read_state  ; cpu09:cpu1|saved_state.single_op_read_state  ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu09:cpu1|saved_state.int_cwai_state        ; cpu09:cpu1|saved_state.int_cwai_state        ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu09:cpu1|saved_state.jmp_state             ; cpu09:cpu1|saved_state.jmp_state             ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu09:cpu1|saved_state.sbranch_state         ; cpu09:cpu1|saved_state.sbranch_state         ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu09:cpu1|saved_state.single_op_exec_state  ; cpu09:cpu1|saved_state.single_op_exec_state  ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu09:cpu1|op_code[0]                        ; cpu09:cpu1|op_code[0]                        ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu09:cpu1|op_code[7]                        ; cpu09:cpu1|op_code[7]                        ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu09:cpu1|saved_state.reset_state           ; cpu09:cpu1|saved_state.reset_state           ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu09:cpu1|saved_state.vect_hi_state         ; cpu09:cpu1|saved_state.vect_hi_state         ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu09:cpu1|op_code[2]                        ; cpu09:cpu1|op_code[2]                        ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu09:cpu1|op_code[3]                        ; cpu09:cpu1|op_code[3]                        ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu09:cpu1|saved_state.fetch_state           ; cpu09:cpu1|saved_state.fetch_state           ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu09:cpu1|op_code[6]                        ; cpu09:cpu1|op_code[6]                        ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu09:cpu1|op_code[5]                        ; cpu09:cpu1|op_code[5]                        ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu09:cpu1|saved_state.dual_op_write16_state ; cpu09:cpu1|saved_state.dual_op_write16_state ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|controlReg[5]          ; SBCTextDisplayRGB:io2|controlReg[5]          ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbReadPointer[3]       ; SBCTextDisplayRGB:io2|kbReadPointer[3]       ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbReadPointer[1]       ; SBCTextDisplayRGB:io2|kbReadPointer[1]       ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbReadPointer[2]       ; SBCTextDisplayRGB:io2|kbReadPointer[2]       ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbReadPointer[0]       ; SBCTextDisplayRGB:io2|kbReadPointer[0]       ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.537  ; SBCTextDisplayRGB:io2|kbBuffer~17            ; SBCTextDisplayRGB:io2|dataOut[6]             ; clk          ; cpuClock    ; -0.500       ; 3.382      ; 3.725      ;
; 0.611  ; SBCTextDisplayRGB:io2|kbBuffer~11            ; SBCTextDisplayRGB:io2|dataOut[0]             ; clk          ; cpuClock    ; -0.500       ; 3.371      ; 3.788      ;
; 0.618  ; cpu09:cpu1|sp[6]                             ; SBCTextDisplayRGB:io2|dispByteLatch[6]       ; cpuClock     ; cpuClock    ; 0.000        ; 3.784      ; 4.708      ;
; 0.619  ; SBCTextDisplayRGB:io2|kbBuffer~29            ; SBCTextDisplayRGB:io2|dataOut[4]             ; clk          ; cpuClock    ; -0.500       ; 3.395      ; 3.820      ;
; 0.627  ; SBCTextDisplayRGB:io2|kbBuffer~21            ; SBCTextDisplayRGB:io2|dataOut[3]             ; clk          ; cpuClock    ; -0.500       ; 3.400      ; 3.833      ;
; 0.632  ; SBCTextDisplayRGB:io2|kbBuffer~50            ; SBCTextDisplayRGB:io2|dataOut[4]             ; clk          ; cpuClock    ; -0.500       ; 3.393      ; 3.831      ;
; 0.722  ; SBCTextDisplayRGB:io2|kbBuffer~13            ; SBCTextDisplayRGB:io2|dataOut[2]             ; clk          ; cpuClock    ; -0.500       ; 3.382      ; 3.910      ;
; 0.754  ; SBCTextDisplayRGB:io2|kbBuffer~64            ; SBCTextDisplayRGB:io2|dataOut[4]             ; clk          ; cpuClock    ; -0.500       ; 3.396      ; 3.956      ;
; 0.762  ; cpu09:cpu1|state.indirect_state              ; cpu09:cpu1|state.indirect2_state             ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.068      ;
; 0.767  ; cpu09:cpu1|state.puls_uph_state              ; cpu09:cpu1|state.puls_upl_state              ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.073      ;
; 0.768  ; SBCTextDisplayRGB:io2|kbBuffer~22            ; SBCTextDisplayRGB:io2|dataOut[4]             ; clk          ; cpuClock    ; -0.500       ; 3.395      ; 3.969      ;
; 0.770  ; cpu09:cpu1|state.mul0_state                  ; cpu09:cpu1|state.mul1_state                  ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.076      ;
; 0.771  ; cpu09:cpu1|state.pulu_accb_state             ; cpu09:cpu1|state.pulu_dp_state               ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.077      ;
; 0.781  ; cpu09:cpu1|state.pshs_dp_state               ; cpu09:cpu1|state.pshs_accb_state             ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.087      ;
; 0.784  ; SBCTextDisplayRGB:io2|kbBuffer~59            ; SBCTextDisplayRGB:io2|dataOut[6]             ; clk          ; cpuClock    ; -0.500       ; 3.379      ; 3.969      ;
; 0.787  ; SBCTextDisplayRGB:io2|kbBuffer~62            ; SBCTextDisplayRGB:io2|dataOut[2]             ; clk          ; cpuClock    ; -0.500       ; 3.384      ; 3.977      ;
; 0.789  ; cpu09:cpu1|state.exg_state                   ; cpu09:cpu1|state.exg1_state                  ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.095      ;
; 0.796  ; SBCTextDisplayRGB:io2|kbBuffer~57            ; SBCTextDisplayRGB:io2|dataOut[4]             ; clk          ; cpuClock    ; -0.500       ; 3.391      ; 3.993      ;
; 0.809  ; SBCTextDisplayRGB:io2|dispByteSent           ; SBCTextDisplayRGB:io2|dataOut[7]             ; clk          ; cpuClock    ; -0.500       ; 3.351      ; 3.966      ;
; 0.822  ; SBCTextDisplayRGB:io2|kbBuffer~53            ; SBCTextDisplayRGB:io2|dataOut[0]             ; clk          ; cpuClock    ; -0.500       ; 3.368      ; 3.996      ;
; 0.835  ; cpu09:cpu1|state.reset_state                 ; cpu09:cpu1|saved_state.reset_state           ; cpuClock     ; cpuClock    ; 0.000        ; 0.403      ; 1.544      ;
; 0.841  ; SBCTextDisplayRGB:io2|kbBuffer~44            ; SBCTextDisplayRGB:io2|dataOut[5]             ; clk          ; cpuClock    ; -0.500       ; 3.379      ; 4.026      ;
; 0.856  ; SBCTextDisplayRGB:io2|kbBuffer~23            ; SBCTextDisplayRGB:io2|dataOut[5]             ; clk          ; cpuClock    ; -0.500       ; 3.383      ; 4.045      ;
+--------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                              ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.338 ; cpuClock                                  ; SBCTextDisplayRGB:io2|func_reset          ; cpuClock     ; clk         ; 0.000        ; 2.743      ; 3.691      ;
; 0.499 ; SBCTextDisplayRGB:io2|kbWriteTimer[0]     ; SBCTextDisplayRGB:io2|kbWriteTimer[0]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|kbWriteTimer[1]     ; SBCTextDisplayRGB:io2|kbWriteTimer[1]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|kbWriteTimer[2]     ; SBCTextDisplayRGB:io2|kbWriteTimer[2]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|kbWriteTimer[3]     ; SBCTextDisplayRGB:io2|kbWriteTimer[3]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|kbWriteTimer[4]     ; SBCTextDisplayRGB:io2|kbWriteTimer[4]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|kbWriteTimer[6]     ; SBCTextDisplayRGB:io2|kbWriteTimer[6]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|kbWriteTimer[7]     ; SBCTextDisplayRGB:io2|kbWriteTimer[7]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|kbWriteTimer[8]     ; SBCTextDisplayRGB:io2|kbWriteTimer[8]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|kbWriteTimer[9]     ; SBCTextDisplayRGB:io2|kbWriteTimer[9]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|kbWriteTimer[10]    ; SBCTextDisplayRGB:io2|kbWriteTimer[10]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|kbWriteTimer[11]    ; SBCTextDisplayRGB:io2|kbWriteTimer[11]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|kbWriteTimer[12]    ; SBCTextDisplayRGB:io2|kbWriteTimer[12]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|kbWriteTimer[13]    ; SBCTextDisplayRGB:io2|kbWriteTimer[13]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|kbWriteTimer[14]    ; SBCTextDisplayRGB:io2|kbWriteTimer[14]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|kbWriteTimer[15]    ; SBCTextDisplayRGB:io2|kbWriteTimer[15]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|kbWriteTimer[16]    ; SBCTextDisplayRGB:io2|kbWriteTimer[16]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|kbWriteTimer[17]    ; SBCTextDisplayRGB:io2|kbWriteTimer[17]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|kbWriteTimer[18]    ; SBCTextDisplayRGB:io2|kbWriteTimer[18]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|kbWriteTimer[19]    ; SBCTextDisplayRGB:io2|kbWriteTimer[19]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|kbWriteTimer[20]    ; SBCTextDisplayRGB:io2|kbWriteTimer[20]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|kbWriteTimer[21]    ; SBCTextDisplayRGB:io2|kbWriteTimer[21]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|kbWriteTimer[22]    ; SBCTextDisplayRGB:io2|kbWriteTimer[22]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|kbWriteTimer[23]    ; SBCTextDisplayRGB:io2|kbWriteTimer[23]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|kbWriteTimer[24]    ; SBCTextDisplayRGB:io2|kbWriteTimer[24]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|kbWriteTimer[25]    ; SBCTextDisplayRGB:io2|kbWriteTimer[25]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|ps2Num              ; SBCTextDisplayRGB:io2|ps2Num              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|ps2WriteByte2[3]    ; SBCTextDisplayRGB:io2|ps2WriteByte2[3]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|ps2Caps             ; SBCTextDisplayRGB:io2|ps2Caps             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|ps2Scroll           ; SBCTextDisplayRGB:io2|ps2Scroll           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|kbWRParity          ; SBCTextDisplayRGB:io2|kbWRParity          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|ps2Shift            ; SBCTextDisplayRGB:io2|ps2Shift            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|n_kbWR              ; SBCTextDisplayRGB:io2|n_kbWR              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|ps2ClkCount[0]      ; SBCTextDisplayRGB:io2|ps2ClkCount[0]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|ps2ClkCount[3]      ; SBCTextDisplayRGB:io2|ps2ClkCount[3]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|ps2ClkCount[2]      ; SBCTextDisplayRGB:io2|ps2ClkCount[2]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|kbWriteTimer[5]     ; SBCTextDisplayRGB:io2|kbWriteTimer[5]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|ps2ClkCount[1]      ; SBCTextDisplayRGB:io2|ps2ClkCount[1]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|kbInPointer[0]      ; SBCTextDisplayRGB:io2|kbInPointer[0]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|kbInPointer[1]      ; SBCTextDisplayRGB:io2|kbInPointer[1]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|kbInPointer[2]      ; SBCTextDisplayRGB:io2|kbInPointer[2]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|ps2Ctrl             ; SBCTextDisplayRGB:io2|ps2Ctrl             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|paramCount[0]       ; SBCTextDisplayRGB:io2|paramCount[0]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|param4[0]           ; SBCTextDisplayRGB:io2|param4[0]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|param3[0]           ; SBCTextDisplayRGB:io2|param3[0]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|param2[0]           ; SBCTextDisplayRGB:io2|param2[0]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|param1[0]           ; SBCTextDisplayRGB:io2|param1[0]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|dispState.dispWrite ; SBCTextDisplayRGB:io2|dispState.dispWrite ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|hActive             ; SBCTextDisplayRGB:io2|hActive             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|vActive             ; SBCTextDisplayRGB:io2|vActive             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|pixelClockCount[0]  ; SBCTextDisplayRGB:io2|pixelClockCount[0]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|pixelClockCount[1]  ; SBCTextDisplayRGB:io2|pixelClockCount[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|pixelCount[1]       ; SBCTextDisplayRGB:io2|pixelCount[1]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|charScanLine[0]     ; SBCTextDisplayRGB:io2|charScanLine[0]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|charScanLine[1]     ; SBCTextDisplayRGB:io2|charScanLine[1]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|charScanLine[2]     ; SBCTextDisplayRGB:io2|charScanLine[2]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|charScanLine[3]     ; SBCTextDisplayRGB:io2|charScanLine[3]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|dispWR              ; SBCTextDisplayRGB:io2|dispWR              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|cursorVert[2]       ; SBCTextDisplayRGB:io2|cursorVert[2]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|cursorVert[3]       ; SBCTextDisplayRGB:io2|cursorVert[3]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|cursorVert[4]       ; SBCTextDisplayRGB:io2|cursorVert[4]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|dispState.idle      ; SBCTextDisplayRGB:io2|dispState.idle      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|paramCount[1]       ; SBCTextDisplayRGB:io2|paramCount[1]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|paramCount[2]       ; SBCTextDisplayRGB:io2|paramCount[2]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|attInverse          ; SBCTextDisplayRGB:io2|attInverse          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|attBold             ; SBCTextDisplayRGB:io2|attBold             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; serialClkCount[4]                         ; serialClkCount[4]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.749 ; serialClkCount[15]                        ; serialClkCount[15]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.055      ;
; 0.761 ; SBCTextDisplayRGB:io2|horizCount[11]      ; SBCTextDisplayRGB:io2|horizCount[11]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.067      ;
; 0.768 ; SBCTextDisplayRGB:io2|charVert[4]         ; SBCTextDisplayRGB:io2|charVert[4]         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.074      ;
; 0.768 ; SBCTextDisplayRGB:io2|cursBlinkCount[24]  ; SBCTextDisplayRGB:io2|cursorOn            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.074      ;
; 0.770 ; SBCTextDisplayRGB:io2|pixelClockCount[0]  ; SBCTextDisplayRGB:io2|pixelClockCount[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.076      ;
; 0.771 ; cpuClkCount[5]                            ; cpuClkCount[5]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.077      ;
; 0.771 ; SBCTextDisplayRGB:io2|horizCount[8]       ; SBCTextDisplayRGB:io2|hSync               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.077      ;
; 0.777 ; cpuClkCount[5]                            ; cpuClock                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.083      ;
; 0.780 ; SBCTextDisplayRGB:io2|startAddr[9]        ; SBCTextDisplayRGB:io2|startAddr[9]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.086      ;
; 0.800 ; SBCTextDisplayRGB:io2|hActive             ; SBCTextDisplayRGB:io2|pixelCount[2]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.106      ;
; 0.801 ; SBCTextDisplayRGB:io2|hActive             ; SBCTextDisplayRGB:io2|pixelClockCount[0]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.107      ;
; 0.838 ; cpuClock                                  ; SBCTextDisplayRGB:io2|func_reset          ; cpuClock     ; clk         ; -0.500       ; 2.743      ; 3.691      ;
; 0.885 ; cpuClkCount[3]                            ; cpuClock                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.191      ;
; 0.913 ; SBCTextDisplayRGB:io2|dispState.clearChar ; SBCTextDisplayRGB:io2|dispState.clearC2   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.219      ;
; 0.923 ; SBCTextDisplayRGB:io2|cursorHoriz[0]      ; SBCTextDisplayRGB:io2|savedCursorHoriz[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.229      ;
; 0.943 ; SBCTextDisplayRGB:io2|cursBlinkCount[25]  ; SBCTextDisplayRGB:io2|cursorOn            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.249      ;
; 1.086 ; SBCTextDisplayRGB:io2|ps2WriteClkCount[4] ; SBCTextDisplayRGB:io2|ps2WriteClkCount[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.392      ;
; 1.130 ; serialClkCount[5]                         ; serialClkCount[5]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.436      ;
; 1.137 ; SBCTextDisplayRGB:io2|param2[6]           ; SBCTextDisplayRGB:io2|param1[6]           ; clk          ; clk         ; 0.000        ; 0.002      ; 1.445      ;
; 1.159 ; SBCTextDisplayRGB:io2|kbInPointer[0]      ; SBCTextDisplayRGB:io2|kbInPointer[2]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.465      ;
; 1.164 ; cpuClkCount[0]                            ; cpuClkCount[0]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.470      ;
; 1.164 ; serialClkCount[10]                        ; serialClkCount[10]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.470      ;
; 1.164 ; serialClkCount[12]                        ; serialClkCount[12]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.470      ;
; 1.164 ; serialClkCount[14]                        ; serialClkCount[14]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.470      ;
; 1.165 ; serialClkCount[8]                         ; serialClkCount[8]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.471      ;
; 1.166 ; SBCTextDisplayRGB:io2|kbWatchdogTimer[13] ; SBCTextDisplayRGB:io2|kbWatchdogTimer[13] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.472      ;
; 1.166 ; SBCTextDisplayRGB:io2|charHoriz[1]        ; SBCTextDisplayRGB:io2|charHoriz[1]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.472      ;
; 1.166 ; SBCTextDisplayRGB:io2|cursBlinkCount[13]  ; SBCTextDisplayRGB:io2|cursBlinkCount[13]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.472      ;
; 1.166 ; SBCTextDisplayRGB:io2|ps2ClkCount[1]      ; SBCTextDisplayRGB:io2|ps2ClkCount[2]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.472      ;
; 1.169 ; SBCTextDisplayRGB:io2|ps2Byte[3]          ; SBCTextDisplayRGB:io2|ps2Byte[2]          ; clk          ; clk         ; 0.000        ; -0.002     ; 1.473      ;
; 1.171 ; SBCTextDisplayRGB:io2|charHoriz[2]        ; SBCTextDisplayRGB:io2|charHoriz[2]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.477      ;
; 1.172 ; SBCTextDisplayRGB:io2|param4[1]           ; SBCTextDisplayRGB:io2|param4[2]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; SBCTextDisplayRGB:io2|charHoriz[0]        ; SBCTextDisplayRGB:io2|charHoriz[0]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.478      ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'cpuClock'                                                                                                                         ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.778 ; SBCTextDisplayRGB:io2|func_reset ; SBCTextDisplayRGB:io2|kbReadPointer[3] ; clk          ; cpuClock    ; 0.500        ; 3.350      ; 3.112      ;
; 0.778 ; SBCTextDisplayRGB:io2|func_reset ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk          ; cpuClock    ; 0.500        ; 3.350      ; 3.112      ;
; 0.778 ; SBCTextDisplayRGB:io2|func_reset ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk          ; cpuClock    ; 0.500        ; 3.350      ; 3.112      ;
; 0.778 ; SBCTextDisplayRGB:io2|func_reset ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk          ; cpuClock    ; 0.500        ; 3.350      ; 3.112      ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'cpuClock'                                                                                                                           ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.044 ; SBCTextDisplayRGB:io2|func_reset ; SBCTextDisplayRGB:io2|kbReadPointer[3] ; clk          ; cpuClock    ; -0.500       ; 3.350      ; 3.112      ;
; -0.044 ; SBCTextDisplayRGB:io2|func_reset ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk          ; cpuClock    ; -0.500       ; 3.350      ; 3.112      ;
; -0.044 ; SBCTextDisplayRGB:io2|func_reset ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk          ; cpuClock    ; -0.500       ; 3.350      ; 3.112      ;
; -0.044 ; SBCTextDisplayRGB:io2|func_reset ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk          ; cpuClock    ; -0.500       ; 3.350      ; 3.112      ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg8 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg8 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg9 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg9 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg5 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg5 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg6 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg6 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg7 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg7 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg8 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg8 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg9 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg9 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_datain_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_datain_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_datain_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_datain_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_datain_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_datain_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_datain_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_datain_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_we_reg       ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_we_reg       ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a1~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a1~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a2~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a2~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a3~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a3~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg5 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg5 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg6 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg6 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg7 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg7 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg8 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg8 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg9 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg9 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_datain_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_datain_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_datain_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_datain_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_datain_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_datain_reg2  ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'cpuClock'                                                                                 ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|controlReg[5]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|controlReg[5]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|controlReg[6]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|controlReg[6]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|controlReg[7]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|controlReg[7]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[0]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[0]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[1]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[1]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[2]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[2]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[3]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[3]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[4]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[4]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[5]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[5]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[6]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[6]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[7]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[7]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[4] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[4] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[5] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[5] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[6] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[6] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[7] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[7] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteWritten  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteWritten  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|kbReadPointer[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|kbReadPointer[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|kbReadPointer[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|kbReadPointer[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|kbReadPointer[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|kbReadPointer[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|kbReadPointer[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|kbReadPointer[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[0]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[0]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[1]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[1]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[2]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[2]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[3]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[3]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[4]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[4]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[5]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[5]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[6]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[6]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[7]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[7]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[0]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[0]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[1]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[1]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[2]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[2]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[3]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[3]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[4]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[4]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[5]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[5]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[6]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[6]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[7]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[7]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[0]                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[0]                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[1]                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[1]                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[2]                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[2]                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[3]                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[3]                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[4]                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[4]                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[5]                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[5]                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[6]                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[6]                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[7]                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[7]                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|dp[0]                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|dp[0]                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|dp[1]                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|dp[1]                       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; 11.799 ; 11.799 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; 8.321  ; 8.321  ; Rise       ; clk             ;
; ps2Data      ; clk        ; 5.660  ; 5.660  ; Rise       ; clk             ;
; n_reset      ; cpuClock   ; 12.826 ; 12.826 ; Rise       ; cpuClock        ;
; sramData[*]  ; cpuClock   ; 10.606 ; 10.606 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 9.642  ; 9.642  ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 9.858  ; 9.858  ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 8.867  ; 8.867  ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 10.033 ; 10.033 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 10.606 ; 10.606 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 8.969  ; 8.969  ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 10.149 ; 10.149 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 9.444  ; 9.444  ; Rise       ; cpuClock        ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; -5.640 ; -5.640 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; -6.564 ; -6.564 ; Rise       ; clk             ;
; ps2Data      ; clk        ; -5.394 ; -5.394 ; Rise       ; clk             ;
; n_reset      ; cpuClock   ; -5.537 ; -5.537 ; Rise       ; cpuClock        ;
; sramData[*]  ; cpuClock   ; -6.706 ; -6.706 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; -7.802 ; -7.802 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; -7.258 ; -7.258 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; -6.830 ; -6.830 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; -7.749 ; -7.749 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; -8.118 ; -8.118 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; -6.706 ; -6.706 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; -7.896 ; -7.896 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; -6.959 ; -6.959 ; Rise       ; cpuClock        ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; J6_9             ; clk        ; 7.233  ; 7.233  ; Rise       ; clk             ;
; hSync            ; clk        ; 9.061  ; 9.061  ; Rise       ; clk             ;
; ps2Clk           ; clk        ; 8.867  ; 8.867  ; Rise       ; clk             ;
; ps2Data          ; clk        ; 9.363  ; 9.363  ; Rise       ; clk             ;
; vSync            ; clk        ; 8.216  ; 8.216  ; Rise       ; clk             ;
; video            ; clk        ; 8.310  ; 8.310  ; Rise       ; clk             ;
; videoB0          ; clk        ; 8.339  ; 8.339  ; Rise       ; clk             ;
; videoB1          ; clk        ; 8.462  ; 8.462  ; Rise       ; clk             ;
; videoG0          ; clk        ; 8.507  ; 8.507  ; Rise       ; clk             ;
; videoG1          ; clk        ; 8.354  ; 8.354  ; Rise       ; clk             ;
; videoR0          ; clk        ; 8.223  ; 8.223  ; Rise       ; clk             ;
; videoR1          ; clk        ; 8.717  ; 8.717  ; Rise       ; clk             ;
; videoSync        ; clk        ; 9.706  ; 9.706  ; Rise       ; clk             ;
; J6_3             ; cpuClock   ; 17.749 ; 17.749 ; Rise       ; cpuClock        ;
; J6_5             ; cpuClock   ; 17.750 ; 17.750 ; Rise       ; cpuClock        ;
; J6_7             ; cpuClock   ; 5.783  ;        ; Rise       ; cpuClock        ;
; n_sRamCS         ; cpuClock   ; 17.547 ; 17.547 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ; 14.493 ; 14.493 ; Rise       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ; 15.169 ; 15.169 ; Rise       ; cpuClock        ;
; sramAddress[*]   ; cpuClock   ; 22.629 ; 22.629 ; Rise       ; cpuClock        ;
;  sramAddress[0]  ; cpuClock   ; 16.701 ; 16.701 ; Rise       ; cpuClock        ;
;  sramAddress[1]  ; cpuClock   ; 15.057 ; 15.057 ; Rise       ; cpuClock        ;
;  sramAddress[2]  ; cpuClock   ; 16.077 ; 16.077 ; Rise       ; cpuClock        ;
;  sramAddress[3]  ; cpuClock   ; 16.240 ; 16.240 ; Rise       ; cpuClock        ;
;  sramAddress[4]  ; cpuClock   ; 18.007 ; 18.007 ; Rise       ; cpuClock        ;
;  sramAddress[5]  ; cpuClock   ; 18.667 ; 18.667 ; Rise       ; cpuClock        ;
;  sramAddress[6]  ; cpuClock   ; 16.785 ; 16.785 ; Rise       ; cpuClock        ;
;  sramAddress[7]  ; cpuClock   ; 17.881 ; 17.881 ; Rise       ; cpuClock        ;
;  sramAddress[8]  ; cpuClock   ; 17.905 ; 17.905 ; Rise       ; cpuClock        ;
;  sramAddress[9]  ; cpuClock   ; 18.823 ; 18.823 ; Rise       ; cpuClock        ;
;  sramAddress[10] ; cpuClock   ; 18.376 ; 18.376 ; Rise       ; cpuClock        ;
;  sramAddress[11] ; cpuClock   ; 18.410 ; 18.410 ; Rise       ; cpuClock        ;
;  sramAddress[12] ; cpuClock   ; 16.033 ; 16.033 ; Rise       ; cpuClock        ;
;  sramAddress[13] ; cpuClock   ; 21.955 ; 21.955 ; Rise       ; cpuClock        ;
;  sramAddress[14] ; cpuClock   ; 21.551 ; 21.551 ; Rise       ; cpuClock        ;
;  sramAddress[15] ; cpuClock   ; 22.629 ; 22.629 ; Rise       ; cpuClock        ;
; sramData[*]      ; cpuClock   ; 23.894 ; 23.894 ; Rise       ; cpuClock        ;
;  sramData[0]     ; cpuClock   ; 17.983 ; 17.983 ; Rise       ; cpuClock        ;
;  sramData[1]     ; cpuClock   ; 17.483 ; 17.483 ; Rise       ; cpuClock        ;
;  sramData[2]     ; cpuClock   ; 23.067 ; 23.067 ; Rise       ; cpuClock        ;
;  sramData[3]     ; cpuClock   ; 22.603 ; 22.603 ; Rise       ; cpuClock        ;
;  sramData[4]     ; cpuClock   ; 20.300 ; 20.300 ; Rise       ; cpuClock        ;
;  sramData[5]     ; cpuClock   ; 21.824 ; 21.824 ; Rise       ; cpuClock        ;
;  sramData[6]     ; cpuClock   ; 23.894 ; 23.894 ; Rise       ; cpuClock        ;
;  sramData[7]     ; cpuClock   ; 21.384 ; 21.384 ; Rise       ; cpuClock        ;
; J6_7             ; cpuClock   ;        ; 5.783  ; Fall       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ;        ; 7.466  ; Fall       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ;        ; 8.139  ; Fall       ; cpuClock        ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; J6_9             ; clk        ; 7.233  ; 7.233  ; Rise       ; clk             ;
; hSync            ; clk        ; 9.061  ; 9.061  ; Rise       ; clk             ;
; ps2Clk           ; clk        ; 8.867  ; 8.867  ; Rise       ; clk             ;
; ps2Data          ; clk        ; 9.363  ; 9.363  ; Rise       ; clk             ;
; vSync            ; clk        ; 8.216  ; 8.216  ; Rise       ; clk             ;
; video            ; clk        ; 8.310  ; 8.310  ; Rise       ; clk             ;
; videoB0          ; clk        ; 8.339  ; 8.339  ; Rise       ; clk             ;
; videoB1          ; clk        ; 8.462  ; 8.462  ; Rise       ; clk             ;
; videoG0          ; clk        ; 8.507  ; 8.507  ; Rise       ; clk             ;
; videoG1          ; clk        ; 8.354  ; 8.354  ; Rise       ; clk             ;
; videoR0          ; clk        ; 8.223  ; 8.223  ; Rise       ; clk             ;
; videoR1          ; clk        ; 8.717  ; 8.717  ; Rise       ; clk             ;
; videoSync        ; clk        ; 9.028  ; 9.028  ; Rise       ; clk             ;
; J6_3             ; cpuClock   ; 10.218 ; 10.218 ; Rise       ; cpuClock        ;
; J6_5             ; cpuClock   ; 10.219 ; 10.219 ; Rise       ; cpuClock        ;
; J6_7             ; cpuClock   ; 5.783  ;        ; Rise       ; cpuClock        ;
; n_sRamCS         ; cpuClock   ; 10.016 ; 10.016 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ; 7.466  ; 10.815 ; Rise       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ; 8.139  ; 11.486 ; Rise       ; cpuClock        ;
; sramAddress[*]   ; cpuClock   ; 9.058  ; 9.058  ; Rise       ; cpuClock        ;
;  sramAddress[0]  ; cpuClock   ; 12.337 ; 12.337 ; Rise       ; cpuClock        ;
;  sramAddress[1]  ; cpuClock   ; 9.926  ; 9.926  ; Rise       ; cpuClock        ;
;  sramAddress[2]  ; cpuClock   ; 10.312 ; 10.312 ; Rise       ; cpuClock        ;
;  sramAddress[3]  ; cpuClock   ; 11.176 ; 11.176 ; Rise       ; cpuClock        ;
;  sramAddress[4]  ; cpuClock   ; 10.794 ; 10.794 ; Rise       ; cpuClock        ;
;  sramAddress[5]  ; cpuClock   ; 10.263 ; 10.263 ; Rise       ; cpuClock        ;
;  sramAddress[6]  ; cpuClock   ; 9.058  ; 9.058  ; Rise       ; cpuClock        ;
;  sramAddress[7]  ; cpuClock   ; 10.579 ; 10.579 ; Rise       ; cpuClock        ;
;  sramAddress[8]  ; cpuClock   ; 10.915 ; 10.915 ; Rise       ; cpuClock        ;
;  sramAddress[9]  ; cpuClock   ; 11.518 ; 11.518 ; Rise       ; cpuClock        ;
;  sramAddress[10] ; cpuClock   ; 10.585 ; 10.585 ; Rise       ; cpuClock        ;
;  sramAddress[11] ; cpuClock   ; 10.926 ; 10.926 ; Rise       ; cpuClock        ;
;  sramAddress[12] ; cpuClock   ; 9.261  ; 9.261  ; Rise       ; cpuClock        ;
;  sramAddress[13] ; cpuClock   ; 9.872  ; 9.872  ; Rise       ; cpuClock        ;
;  sramAddress[14] ; cpuClock   ; 9.458  ; 9.458  ; Rise       ; cpuClock        ;
;  sramAddress[15] ; cpuClock   ; 10.538 ; 10.538 ; Rise       ; cpuClock        ;
; sramData[*]      ; cpuClock   ; 10.875 ; 10.875 ; Rise       ; cpuClock        ;
;  sramData[0]     ; cpuClock   ; 12.122 ; 12.122 ; Rise       ; cpuClock        ;
;  sramData[1]     ; cpuClock   ; 10.875 ; 10.875 ; Rise       ; cpuClock        ;
;  sramData[2]     ; cpuClock   ; 11.916 ; 11.916 ; Rise       ; cpuClock        ;
;  sramData[3]     ; cpuClock   ; 13.823 ; 13.823 ; Rise       ; cpuClock        ;
;  sramData[4]     ; cpuClock   ; 11.018 ; 11.018 ; Rise       ; cpuClock        ;
;  sramData[5]     ; cpuClock   ; 11.878 ; 11.878 ; Rise       ; cpuClock        ;
;  sramData[6]     ; cpuClock   ; 12.557 ; 12.557 ; Rise       ; cpuClock        ;
;  sramData[7]     ; cpuClock   ; 12.041 ; 12.041 ; Rise       ; cpuClock        ;
; J6_7             ; cpuClock   ;        ; 5.783  ; Fall       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ;        ; 7.466  ; Fall       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ;        ; 8.139  ; Fall       ; cpuClock        ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 13.116 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 13.126 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 14.179 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 14.179 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 14.179 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 14.181 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 13.116 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 13.824 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 13.824 ;      ; Rise       ; cpuClock        ;
+--------------+------------+--------+------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 9.620  ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 9.630  ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 10.683 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 10.683 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 10.683 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 10.685 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 9.620  ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 10.328 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 10.328 ;      ; Rise       ; cpuClock        ;
+--------------+------------+--------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 13.116    ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 13.126    ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 14.179    ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 14.179    ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 14.179    ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 14.181    ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 13.116    ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 13.824    ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 13.824    ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 9.620     ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 9.630     ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 10.683    ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 10.683    ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 10.683    ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 10.685    ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 9.620     ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 10.328    ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 10.328    ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------+
; Fast Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; cpuClock ; -5.542 ; -989.441      ;
; clk      ; -5.034 ; -1407.233     ;
+----------+--------+---------------+


+-----------------------------------+
; Fast Model Hold Summary           ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; cpuClock ; -0.539 ; -0.817        ;
; clk      ; -0.496 ; -0.505        ;
+----------+--------+---------------+


+----------------------------------+
; Fast Model Recovery Summary      ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; cpuClock ; 0.235 ; 0.000         ;
+----------+-------+---------------+


+----------------------------------+
; Fast Model Removal Summary       ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; cpuClock ; 0.645 ; 0.000         ;
+----------+-------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; clk      ; -2.000 ; -1643.036          ;
; cpuClock ; -0.500 ; -342.000           ;
+----------+--------+--------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'cpuClock'                                                                                              ;
+--------+------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -5.542 ; cpu09:cpu1|op_code[2]  ; cpu09:cpu1|sp[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.835     ; 5.739      ;
; -5.535 ; cpu09:cpu1|op_code[2]  ; cpu09:cpu1|sp[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.835     ; 5.732      ;
; -5.533 ; cpu09:cpu1|md[6]       ; cpu09:cpu1|sp[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.845     ; 5.720      ;
; -5.527 ; cpu09:cpu1|op_code[3]  ; cpu09:cpu1|sp[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.835     ; 5.724      ;
; -5.525 ; cpu09:cpu1|op_code[2]  ; cpu09:cpu1|sp[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.835     ; 5.722      ;
; -5.524 ; cpu09:cpu1|op_code[2]  ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.835     ; 5.721      ;
; -5.516 ; cpu09:cpu1|md[6]       ; cpu09:cpu1|sp[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.845     ; 5.703      ;
; -5.515 ; cpu09:cpu1|md[6]       ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.845     ; 5.702      ;
; -5.510 ; cpu09:cpu1|op_code[3]  ; cpu09:cpu1|sp[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.835     ; 5.707      ;
; -5.510 ; cpu09:cpu1|op_code[3]  ; cpu09:cpu1|sp[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.835     ; 5.707      ;
; -5.509 ; cpu09:cpu1|op_code[3]  ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.835     ; 5.706      ;
; -5.506 ; cpu09:cpu1|md[5]       ; cpu09:cpu1|sp[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.825     ; 5.713      ;
; -5.493 ; cpu09:cpu1|op_code[2]  ; cpu09:cpu1|sp[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.835     ; 5.690      ;
; -5.491 ; cpu09:cpu1|op_code[2]  ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.835     ; 5.688      ;
; -5.489 ; cpu09:cpu1|md[5]       ; cpu09:cpu1|sp[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.825     ; 5.696      ;
; -5.488 ; cpu09:cpu1|md[5]       ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.825     ; 5.695      ;
; -5.484 ; cpu09:cpu1|md[6]       ; cpu09:cpu1|sp[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.845     ; 5.671      ;
; -5.482 ; cpu09:cpu1|md[6]       ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.845     ; 5.669      ;
; -5.478 ; cpu09:cpu1|op_code[3]  ; cpu09:cpu1|sp[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.835     ; 5.675      ;
; -5.476 ; cpu09:cpu1|op_code[1]  ; cpu09:cpu1|sp[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.835     ; 5.673      ;
; -5.476 ; cpu09:cpu1|op_code[3]  ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.835     ; 5.673      ;
; -5.470 ; cpu09:cpu1|op_code[2]  ; cpu09:cpu1|pc[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.721     ; 5.781      ;
; -5.469 ; cpu09:cpu1|md[6]       ; cpu09:cpu1|sp[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.845     ; 5.656      ;
; -5.459 ; cpu09:cpu1|op_code[1]  ; cpu09:cpu1|sp[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.835     ; 5.656      ;
; -5.458 ; cpu09:cpu1|op_code[1]  ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.835     ; 5.655      ;
; -5.457 ; cpu09:cpu1|md[5]       ; cpu09:cpu1|sp[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.825     ; 5.664      ;
; -5.455 ; cpu09:cpu1|md[5]       ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.825     ; 5.662      ;
; -5.454 ; cpu09:cpu1|op_code[0]  ; cpu09:cpu1|sp[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.835     ; 5.651      ;
; -5.445 ; cpu09:cpu1|op_code[3]  ; cpu09:cpu1|pc[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.721     ; 5.756      ;
; -5.442 ; cpu09:cpu1|md[5]       ; cpu09:cpu1|sp[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.825     ; 5.649      ;
; -5.441 ; cpu09:cpu1|op_code[4]  ; cpu09:cpu1|sp[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.835     ; 5.638      ;
; -5.440 ; cpu09:cpu1|md[4]       ; cpu09:cpu1|sp[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.845     ; 5.627      ;
; -5.437 ; cpu09:cpu1|op_code[0]  ; cpu09:cpu1|sp[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.835     ; 5.634      ;
; -5.436 ; cpu09:cpu1|op_code[4]  ; cpu09:cpu1|sp[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.835     ; 5.633      ;
; -5.436 ; cpu09:cpu1|op_code[0]  ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.835     ; 5.633      ;
; -5.427 ; cpu09:cpu1|op_code[1]  ; cpu09:cpu1|sp[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.835     ; 5.624      ;
; -5.425 ; cpu09:cpu1|op_code[1]  ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.835     ; 5.622      ;
; -5.423 ; cpu09:cpu1|md[4]       ; cpu09:cpu1|sp[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.845     ; 5.610      ;
; -5.422 ; cpu09:cpu1|md[4]       ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.845     ; 5.609      ;
; -5.419 ; cpu09:cpu1|op_code[4]  ; cpu09:cpu1|sp[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.835     ; 5.616      ;
; -5.418 ; cpu09:cpu1|op_code[4]  ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.835     ; 5.615      ;
; -5.412 ; cpu09:cpu1|op_code[1]  ; cpu09:cpu1|sp[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.835     ; 5.609      ;
; -5.405 ; cpu09:cpu1|op_code[0]  ; cpu09:cpu1|sp[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.835     ; 5.602      ;
; -5.404 ; cpu09:cpu1|md[6]       ; cpu09:cpu1|pc[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.731     ; 5.705      ;
; -5.403 ; cpu09:cpu1|op_code[2]  ; cpu09:cpu1|sp[8]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.835     ; 5.600      ;
; -5.403 ; cpu09:cpu1|op_code[0]  ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.835     ; 5.600      ;
; -5.391 ; cpu09:cpu1|md[4]       ; cpu09:cpu1|sp[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.845     ; 5.578      ;
; -5.390 ; cpu09:cpu1|op_code[4]  ; cpu09:cpu1|sp[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.835     ; 5.587      ;
; -5.390 ; cpu09:cpu1|op_code[0]  ; cpu09:cpu1|sp[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.835     ; 5.587      ;
; -5.389 ; cpu09:cpu1|md[4]       ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.845     ; 5.576      ;
; -5.388 ; cpu09:cpu1|op_code[4]  ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.835     ; 5.585      ;
; -5.386 ; cpu09:cpu1|op_code[2]  ; cpu09:cpu1|sp[11] ; cpuClock     ; cpuClock    ; 1.000        ; -0.835     ; 5.583      ;
; -5.378 ; cpu09:cpu1|op_code[3]  ; cpu09:cpu1|sp[8]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.835     ; 5.575      ;
; -5.377 ; cpu09:cpu1|md[5]       ; cpu09:cpu1|pc[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.711     ; 5.698      ;
; -5.377 ; cpu09:cpu1|md[6]       ; cpu09:cpu1|sp[11] ; cpuClock     ; cpuClock    ; 1.000        ; -0.845     ; 5.564      ;
; -5.376 ; cpu09:cpu1|op_code[4]  ; cpu09:cpu1|pc[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.721     ; 5.687      ;
; -5.376 ; cpu09:cpu1|md[4]       ; cpu09:cpu1|sp[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.845     ; 5.563      ;
; -5.371 ; cpu09:cpu1|op_code[3]  ; cpu09:cpu1|sp[11] ; cpuClock     ; cpuClock    ; 1.000        ; -0.835     ; 5.568      ;
; -5.360 ; cpu09:cpu1|op_code[2]  ; cpu09:cpu1|sp[10] ; cpuClock     ; cpuClock    ; 1.000        ; -0.835     ; 5.557      ;
; -5.360 ; cpu09:cpu1|op_code[6]  ; cpu09:cpu1|sp[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.835     ; 5.557      ;
; -5.355 ; cpu09:cpu1|op_code[6]  ; cpu09:cpu1|sp[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.835     ; 5.552      ;
; -5.351 ; cpu09:cpu1|md[6]       ; cpu09:cpu1|sp[10] ; cpuClock     ; cpuClock    ; 1.000        ; -0.845     ; 5.538      ;
; -5.350 ; cpu09:cpu1|md[5]       ; cpu09:cpu1|sp[11] ; cpuClock     ; cpuClock    ; 1.000        ; -0.825     ; 5.557      ;
; -5.347 ; cpu09:cpu1|op_code[1]  ; cpu09:cpu1|pc[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.721     ; 5.658      ;
; -5.345 ; cpu09:cpu1|op_code[7]  ; cpu09:cpu1|sp[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.835     ; 5.542      ;
; -5.345 ; cpu09:cpu1|op_code[3]  ; cpu09:cpu1|sp[10] ; cpuClock     ; cpuClock    ; 1.000        ; -0.835     ; 5.542      ;
; -5.344 ; cpu09:cpu1|op_code[7]  ; cpu09:cpu1|sp[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.835     ; 5.541      ;
; -5.343 ; cpu09:cpu1|pre_code[7] ; cpu09:cpu1|sp[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.834     ; 5.541      ;
; -5.338 ; cpu09:cpu1|op_code[6]  ; cpu09:cpu1|sp[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.835     ; 5.535      ;
; -5.337 ; cpu09:cpu1|op_code[6]  ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.835     ; 5.534      ;
; -5.337 ; cpu09:cpu1|md[6]       ; cpu09:cpu1|sp[8]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.845     ; 5.524      ;
; -5.330 ; cpu09:cpu1|op_code[2]  ; cpu09:cpu1|pc[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.721     ; 5.641      ;
; -5.328 ; cpu09:cpu1|op_code[7]  ; cpu09:cpu1|sp[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.835     ; 5.525      ;
; -5.327 ; cpu09:cpu1|op_code[2]  ; cpu09:cpu1|pc[11] ; cpuClock     ; cpuClock    ; 1.000        ; -0.549     ; 5.810      ;
; -5.327 ; cpu09:cpu1|op_code[2]  ; cpu09:cpu1|ea[11] ; cpuClock     ; cpuClock    ; 1.000        ; -0.549     ; 5.810      ;
; -5.327 ; cpu09:cpu1|op_code[7]  ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.835     ; 5.524      ;
; -5.326 ; cpu09:cpu1|pre_code[7] ; cpu09:cpu1|sp[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.834     ; 5.524      ;
; -5.325 ; cpu09:cpu1|pre_code[7] ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.834     ; 5.523      ;
; -5.325 ; cpu09:cpu1|op_code[0]  ; cpu09:cpu1|pc[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.721     ; 5.636      ;
; -5.325 ; cpu09:cpu1|pre_code[1] ; cpu09:cpu1|sp[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.834     ; 5.523      ;
; -5.324 ; cpu09:cpu1|pre_code[1] ; cpu09:cpu1|sp[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.834     ; 5.522      ;
; -5.324 ; cpu09:cpu1|md[5]       ; cpu09:cpu1|sp[10] ; cpuClock     ; cpuClock    ; 1.000        ; -0.825     ; 5.531      ;
; -5.321 ; cpu09:cpu1|md[6]       ; cpu09:cpu1|pc[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.731     ; 5.622      ;
; -5.321 ; cpu09:cpu1|pre_code[4] ; cpu09:cpu1|sp[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.834     ; 5.519      ;
; -5.320 ; cpu09:cpu1|op_code[1]  ; cpu09:cpu1|sp[11] ; cpuClock     ; cpuClock    ; 1.000        ; -0.835     ; 5.517      ;
; -5.320 ; cpu09:cpu1|pre_code[4] ; cpu09:cpu1|sp[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.834     ; 5.518      ;
; -5.318 ; cpu09:cpu1|md[6]       ; cpu09:cpu1|pc[11] ; cpuClock     ; cpuClock    ; 1.000        ; -0.559     ; 5.791      ;
; -5.318 ; cpu09:cpu1|md[6]       ; cpu09:cpu1|ea[11] ; cpuClock     ; cpuClock    ; 1.000        ; -0.559     ; 5.791      ;
; -5.315 ; cpu09:cpu1|op_code[3]  ; cpu09:cpu1|pc[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.721     ; 5.626      ;
; -5.312 ; cpu09:cpu1|op_code[3]  ; cpu09:cpu1|pc[11] ; cpuClock     ; cpuClock    ; 1.000        ; -0.549     ; 5.795      ;
; -5.312 ; cpu09:cpu1|op_code[3]  ; cpu09:cpu1|ea[11] ; cpuClock     ; cpuClock    ; 1.000        ; -0.549     ; 5.795      ;
; -5.311 ; cpu09:cpu1|md[4]       ; cpu09:cpu1|pc[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.731     ; 5.612      ;
; -5.310 ; cpu09:cpu1|md[5]       ; cpu09:cpu1|sp[8]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.825     ; 5.517      ;
; -5.309 ; cpu09:cpu1|op_code[4]  ; cpu09:cpu1|sp[8]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.835     ; 5.506      ;
; -5.309 ; cpu09:cpu1|op_code[6]  ; cpu09:cpu1|sp[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.835     ; 5.506      ;
; -5.309 ; cpu09:cpu1|op_code[4]  ; cpu09:cpu1|sp[11] ; cpuClock     ; cpuClock    ; 1.000        ; -0.835     ; 5.506      ;
; -5.308 ; cpu09:cpu1|pre_code[1] ; cpu09:cpu1|sp[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.834     ; 5.506      ;
; -5.307 ; cpu09:cpu1|op_code[6]  ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.835     ; 5.504      ;
; -5.307 ; cpu09:cpu1|pre_code[1] ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.834     ; 5.505      ;
; -5.304 ; cpu09:cpu1|pre_code[4] ; cpu09:cpu1|sp[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.834     ; 5.502      ;
+--------+------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                                                                                                          ;
+--------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.034 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg3   ; clk          ; clk         ; 1.000        ; 0.068      ; 6.101      ;
; -5.029 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg3 ; clk          ; clk         ; 1.000        ; 0.080      ; 6.108      ;
; -5.027 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg3   ; clk          ; clk         ; 1.000        ; 0.083      ; 6.109      ;
; -5.019 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg9   ; clk          ; clk         ; 1.000        ; 0.083      ; 6.101      ;
; -5.019 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg9 ; clk          ; clk         ; 1.000        ; 0.080      ; 6.098      ;
; -5.003 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg3   ; clk          ; clk         ; 1.000        ; 0.068      ; 6.070      ;
; -4.998 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg3 ; clk          ; clk         ; 1.000        ; 0.080      ; 6.077      ;
; -4.996 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg3   ; clk          ; clk         ; 1.000        ; 0.083      ; 6.078      ;
; -4.990 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg7   ; clk          ; clk         ; 1.000        ; 0.068      ; 6.057      ;
; -4.988 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg9   ; clk          ; clk         ; 1.000        ; 0.083      ; 6.070      ;
; -4.988 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg9 ; clk          ; clk         ; 1.000        ; 0.080      ; 6.067      ;
; -4.972 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg7 ; clk          ; clk         ; 1.000        ; 0.072      ; 6.043      ;
; -4.959 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg7   ; clk          ; clk         ; 1.000        ; 0.068      ; 6.026      ;
; -4.957 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg7 ; clk          ; clk         ; 1.000        ; 0.080      ; 6.036      ;
; -4.941 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg7 ; clk          ; clk         ; 1.000        ; 0.072      ; 6.012      ;
; -4.926 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg7 ; clk          ; clk         ; 1.000        ; 0.080      ; 6.005      ;
; -4.909 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg9   ; clk          ; clk         ; 1.000        ; 0.068      ; 5.976      ;
; -4.905 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg3 ; clk          ; clk         ; 1.000        ; 0.072      ; 5.976      ;
; -4.904 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg9 ; clk          ; clk         ; 1.000        ; 0.072      ; 5.975      ;
; -4.878 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg9   ; clk          ; clk         ; 1.000        ; 0.068      ; 5.945      ;
; -4.877 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg3   ; clk          ; clk         ; 1.000        ; 0.068      ; 5.944      ;
; -4.874 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg3 ; clk          ; clk         ; 1.000        ; 0.072      ; 5.945      ;
; -4.873 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg9 ; clk          ; clk         ; 1.000        ; 0.072      ; 5.944      ;
; -4.872 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg3 ; clk          ; clk         ; 1.000        ; 0.080      ; 5.951      ;
; -4.870 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg6   ; clk          ; clk         ; 1.000        ; 0.068      ; 5.937      ;
; -4.870 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg3   ; clk          ; clk         ; 1.000        ; 0.083      ; 5.952      ;
; -4.864 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg8   ; clk          ; clk         ; 1.000        ; 0.068      ; 5.931      ;
; -4.862 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg9   ; clk          ; clk         ; 1.000        ; 0.083      ; 5.944      ;
; -4.862 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg9 ; clk          ; clk         ; 1.000        ; 0.080      ; 5.941      ;
; -4.853 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg8 ; clk          ; clk         ; 1.000        ; 0.072      ; 5.924      ;
; -4.852 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg6 ; clk          ; clk         ; 1.000        ; 0.072      ; 5.923      ;
; -4.841 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg5 ; clk          ; clk         ; 1.000        ; 0.072      ; 5.912      ;
; -4.839 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg5   ; clk          ; clk         ; 1.000        ; 0.068      ; 5.906      ;
; -4.839 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg6   ; clk          ; clk         ; 1.000        ; 0.068      ; 5.906      ;
; -4.833 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg6   ; clk          ; clk         ; 1.000        ; 0.083      ; 5.915      ;
; -4.833 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg7   ; clk          ; clk         ; 1.000        ; 0.068      ; 5.900      ;
; -4.833 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg8   ; clk          ; clk         ; 1.000        ; 0.068      ; 5.900      ;
; -4.829 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg7   ; clk          ; clk         ; 1.000        ; 0.083      ; 5.911      ;
; -4.828 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg8   ; clk          ; clk         ; 1.000        ; 0.083      ; 5.910      ;
; -4.828 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg4   ; clk          ; clk         ; 1.000        ; 0.068      ; 5.895      ;
; -4.822 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg8 ; clk          ; clk         ; 1.000        ; 0.072      ; 5.893      ;
; -4.821 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg4 ; clk          ; clk         ; 1.000        ; 0.072      ; 5.892      ;
; -4.821 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg6 ; clk          ; clk         ; 1.000        ; 0.072      ; 5.892      ;
; -4.815 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg7 ; clk          ; clk         ; 1.000        ; 0.072      ; 5.886      ;
; -4.810 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg5 ; clk          ; clk         ; 1.000        ; 0.072      ; 5.881      ;
; -4.808 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg5   ; clk          ; clk         ; 1.000        ; 0.068      ; 5.875      ;
; -4.805 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg5   ; clk          ; clk         ; 1.000        ; 0.083      ; 5.887      ;
; -4.803 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg1 ; clk          ; clk         ; 1.000        ; 0.072      ; 5.874      ;
; -4.802 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg6   ; clk          ; clk         ; 1.000        ; 0.083      ; 5.884      ;
; -4.800 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg7 ; clk          ; clk         ; 1.000        ; 0.080      ; 5.879      ;
; -4.798 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg7   ; clk          ; clk         ; 1.000        ; 0.083      ; 5.880      ;
; -4.797 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg8   ; clk          ; clk         ; 1.000        ; 0.083      ; 5.879      ;
; -4.797 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg4   ; clk          ; clk         ; 1.000        ; 0.068      ; 5.864      ;
; -4.794 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg4   ; clk          ; clk         ; 1.000        ; 0.083      ; 5.876      ;
; -4.790 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg4 ; clk          ; clk         ; 1.000        ; 0.072      ; 5.861      ;
; -4.786 ; SBCTextDisplayRGB:io2|startAddr[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg3   ; clk          ; clk         ; 1.000        ; 0.063      ; 5.848      ;
; -4.781 ; SBCTextDisplayRGB:io2|startAddr[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg3 ; clk          ; clk         ; 1.000        ; 0.075      ; 5.855      ;
; -4.779 ; SBCTextDisplayRGB:io2|startAddr[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg3   ; clk          ; clk         ; 1.000        ; 0.078      ; 5.856      ;
; -4.774 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg5   ; clk          ; clk         ; 1.000        ; 0.083      ; 5.856      ;
; -4.772 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg1 ; clk          ; clk         ; 1.000        ; 0.072      ; 5.843      ;
; -4.771 ; SBCTextDisplayRGB:io2|startAddr[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg9   ; clk          ; clk         ; 1.000        ; 0.078      ; 5.848      ;
; -4.771 ; SBCTextDisplayRGB:io2|startAddr[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg9 ; clk          ; clk         ; 1.000        ; 0.075      ; 5.845      ;
; -4.763 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg4   ; clk          ; clk         ; 1.000        ; 0.083      ; 5.845      ;
; -4.752 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg9   ; clk          ; clk         ; 1.000        ; 0.068      ; 5.819      ;
; -4.748 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg3 ; clk          ; clk         ; 1.000        ; 0.072      ; 5.819      ;
; -4.747 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg9 ; clk          ; clk         ; 1.000        ; 0.072      ; 5.818      ;
; -4.746 ; SBCTextDisplayRGB:io2|startAddr[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg2   ; clk          ; clk         ; 1.000        ; 0.059      ; 5.804      ;
; -4.742 ; SBCTextDisplayRGB:io2|startAddr[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg7   ; clk          ; clk         ; 1.000        ; 0.063      ; 5.804      ;
; -4.732 ; SBCTextDisplayRGB:io2|startAddr[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg2 ; clk          ; clk         ; 1.000        ; 0.063      ; 5.794      ;
; -4.724 ; SBCTextDisplayRGB:io2|startAddr[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg7 ; clk          ; clk         ; 1.000        ; 0.067      ; 5.790      ;
; -4.717 ; SBCTextDisplayRGB:io2|startAddr[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg9   ; clk          ; clk         ; 1.000        ; 0.059      ; 5.775      ;
; -4.714 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg2   ; clk          ; clk         ; 1.000        ; 0.068      ; 5.781      ;
; -4.713 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg6   ; clk          ; clk         ; 1.000        ; 0.068      ; 5.780      ;
; -4.709 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg8 ; clk          ; clk         ; 1.000        ; 0.080      ; 5.788      ;
; -4.709 ; SBCTextDisplayRGB:io2|startAddr[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg7 ; clk          ; clk         ; 1.000        ; 0.075      ; 5.783      ;
; -4.708 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg6 ; clk          ; clk         ; 1.000        ; 0.080      ; 5.787      ;
; -4.708 ; SBCTextDisplayRGB:io2|cursorVert[1]  ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg3   ; clk          ; clk         ; 1.000        ; 0.058      ; 5.765      ;
; -4.707 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg8   ; clk          ; clk         ; 1.000        ; 0.068      ; 5.774      ;
; -4.703 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg1   ; clk          ; clk         ; 1.000        ; 0.068      ; 5.770      ;
; -4.703 ; SBCTextDisplayRGB:io2|cursorVert[1]  ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg3 ; clk          ; clk         ; 1.000        ; 0.070      ; 5.772      ;
; -4.701 ; SBCTextDisplayRGB:io2|cursorVert[1]  ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg3   ; clk          ; clk         ; 1.000        ; 0.073      ; 5.773      ;
; -4.700 ; SBCTextDisplayRGB:io2|startAddr[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg9 ; clk          ; clk         ; 1.000        ; 0.063      ; 5.762      ;
; -4.700 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg5 ; clk          ; clk         ; 1.000        ; 0.080      ; 5.779      ;
; -4.697 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg2 ; clk          ; clk         ; 1.000        ; 0.072      ; 5.768      ;
; -4.696 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg8 ; clk          ; clk         ; 1.000        ; 0.072      ; 5.767      ;
; -4.695 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg6 ; clk          ; clk         ; 1.000        ; 0.072      ; 5.766      ;
; -4.693 ; SBCTextDisplayRGB:io2|cursorVert[1]  ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg9   ; clk          ; clk         ; 1.000        ; 0.073      ; 5.765      ;
; -4.693 ; SBCTextDisplayRGB:io2|cursorVert[1]  ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg9 ; clk          ; clk         ; 1.000        ; 0.070      ; 5.762      ;
; -4.693 ; SBCTextDisplayRGB:io2|cursorVert[3]  ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg3   ; clk          ; clk         ; 1.000        ; 0.063      ; 5.755      ;
; -4.690 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg4 ; clk          ; clk         ; 1.000        ; 0.080      ; 5.769      ;
; -4.688 ; SBCTextDisplayRGB:io2|cursorVert[3]  ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg3 ; clk          ; clk         ; 1.000        ; 0.075      ; 5.762      ;
; -4.686 ; SBCTextDisplayRGB:io2|cursorVert[3]  ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg3   ; clk          ; clk         ; 1.000        ; 0.078      ; 5.763      ;
; -4.684 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg5 ; clk          ; clk         ; 1.000        ; 0.072      ; 5.755      ;
; -4.683 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg2   ; clk          ; clk         ; 1.000        ; 0.068      ; 5.750      ;
; -4.682 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg5   ; clk          ; clk         ; 1.000        ; 0.068      ; 5.749      ;
; -4.678 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg8 ; clk          ; clk         ; 1.000        ; 0.080      ; 5.757      ;
; -4.678 ; SBCTextDisplayRGB:io2|cursorVert[3]  ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg9   ; clk          ; clk         ; 1.000        ; 0.078      ; 5.755      ;
; -4.678 ; SBCTextDisplayRGB:io2|cursorVert[3]  ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg9 ; clk          ; clk         ; 1.000        ; 0.075      ; 5.752      ;
; -4.677 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg6 ; clk          ; clk         ; 1.000        ; 0.080      ; 5.756      ;
; -4.676 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg6   ; clk          ; clk         ; 1.000        ; 0.083      ; 5.758      ;
+--------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'cpuClock'                                                                                                                                                ;
+--------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.539 ; SBCTextDisplayRGB:io2|dispByteSent           ; SBCTextDisplayRGB:io2|dispByteWritten        ; clk          ; cpuClock    ; 0.000        ; 0.892      ; 0.505      ;
; -0.188 ; cpu09:cpu1|sp[14]                            ; SBCTextDisplayRGB:io2|dispByteLatch[6]       ; cpuClock     ; cpuClock    ; 0.000        ; 1.730      ; 1.694      ;
; -0.090 ; cpu09:cpu1|sp[13]                            ; SBCTextDisplayRGB:io2|controlReg[5]          ; cpuClock     ; cpuClock    ; 0.000        ; 1.734      ; 1.796      ;
; -0.087 ; cpu09:cpu1|sp[6]                             ; SBCTextDisplayRGB:io2|dispByteLatch[6]       ; cpuClock     ; cpuClock    ; 0.000        ; 1.436      ; 1.501      ;
; -0.061 ; cpu09:cpu1|cc[6]                             ; SBCTextDisplayRGB:io2|dispByteLatch[6]       ; cpuClock     ; cpuClock    ; 0.000        ; 0.904      ; 0.995      ;
; 0.000  ; cpu09:cpu1|state.reset_state                 ; cpu09:cpu1|saved_state.reset_state           ; cpuClock     ; cpuClock    ; 0.000        ; 0.377      ; 0.529      ;
; 0.062  ; cpu09:cpu1|sp[9]                             ; SBCTextDisplayRGB:io2|dispByteLatch[1]       ; cpuClock     ; cpuClock    ; 0.000        ; 1.730      ; 1.944      ;
; 0.131  ; cpu09:cpu1|state.cwai_state                  ; cpu09:cpu1|saved_state.int_cwai_state        ; cpuClock     ; cpuClock    ; 0.000        ; 0.496      ; 0.779      ;
; 0.134  ; cpu09:cpu1|cc[1]                             ; SBCTextDisplayRGB:io2|dispByteLatch[1]       ; cpuClock     ; cpuClock    ; 0.000        ; 0.902      ; 1.188      ;
; 0.169  ; cpu09:cpu1|state.reset_state                 ; cpu09:cpu1|saved_state.lea_state             ; cpuClock     ; cpuClock    ; 0.000        ; 0.377      ; 0.698      ;
; 0.177  ; SBCTextDisplayRGB:io2|dispByteSent           ; SBCTextDisplayRGB:io2|dispByteLatch[6]       ; clk          ; cpuClock    ; 0.000        ; 0.888      ; 1.217      ;
; 0.177  ; SBCTextDisplayRGB:io2|dispByteSent           ; SBCTextDisplayRGB:io2|dispByteLatch[5]       ; clk          ; cpuClock    ; 0.000        ; 0.888      ; 1.217      ;
; 0.177  ; SBCTextDisplayRGB:io2|dispByteSent           ; SBCTextDisplayRGB:io2|dispByteLatch[4]       ; clk          ; cpuClock    ; 0.000        ; 0.888      ; 1.217      ;
; 0.177  ; SBCTextDisplayRGB:io2|dispByteSent           ; SBCTextDisplayRGB:io2|dispByteLatch[7]       ; clk          ; cpuClock    ; 0.000        ; 0.888      ; 1.217      ;
; 0.177  ; SBCTextDisplayRGB:io2|dispByteSent           ; SBCTextDisplayRGB:io2|dispByteLatch[0]       ; clk          ; cpuClock    ; 0.000        ; 0.888      ; 1.217      ;
; 0.177  ; SBCTextDisplayRGB:io2|dispByteSent           ; SBCTextDisplayRGB:io2|dispByteLatch[3]       ; clk          ; cpuClock    ; 0.000        ; 0.888      ; 1.217      ;
; 0.177  ; SBCTextDisplayRGB:io2|dispByteSent           ; SBCTextDisplayRGB:io2|dispByteLatch[1]       ; clk          ; cpuClock    ; 0.000        ; 0.888      ; 1.217      ;
; 0.182  ; cpu09:cpu1|state.puls_upl_state              ; cpu09:cpu1|up[0]                             ; cpuClock     ; cpuClock    ; 0.000        ; 0.660      ; 0.994      ;
; 0.209  ; cpu09:cpu1|up[14]                            ; SBCTextDisplayRGB:io2|dispByteLatch[6]       ; cpuClock     ; cpuClock    ; 0.000        ; 1.421      ; 1.782      ;
; 0.215  ; cpu09:cpu1|iv[1]                             ; cpu09:cpu1|iv[1]                             ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|dispByteWritten        ; SBCTextDisplayRGB:io2|dispByteWritten        ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|controlReg[6]          ; SBCTextDisplayRGB:io2|controlReg[6]          ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|controlReg[7]          ; SBCTextDisplayRGB:io2|controlReg[7]          ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu09:cpu1|iv[0]                             ; cpu09:cpu1|iv[0]                             ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu09:cpu1|iv[2]                             ; cpu09:cpu1|iv[2]                             ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu09:cpu1|state.int_cwai_state              ; cpu09:cpu1|state.int_cwai_state              ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu09:cpu1|saved_state.jsr_state             ; cpu09:cpu1|saved_state.jsr_state             ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu09:cpu1|saved_state.dual_op_read16_state  ; cpu09:cpu1|saved_state.dual_op_read16_state  ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu09:cpu1|saved_state.int_swimask_state     ; cpu09:cpu1|saved_state.int_swimask_state     ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu09:cpu1|saved_state.dual_op_read8_state   ; cpu09:cpu1|saved_state.dual_op_read8_state   ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu09:cpu1|saved_state.dual_op_write8_state  ; cpu09:cpu1|saved_state.dual_op_write8_state  ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu09:cpu1|saved_state.single_op_read_state  ; cpu09:cpu1|saved_state.single_op_read_state  ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu09:cpu1|saved_state.jmp_state             ; cpu09:cpu1|saved_state.jmp_state             ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu09:cpu1|saved_state.sbranch_state         ; cpu09:cpu1|saved_state.sbranch_state         ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu09:cpu1|saved_state.single_op_exec_state  ; cpu09:cpu1|saved_state.single_op_exec_state  ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu09:cpu1|op_code[0]                        ; cpu09:cpu1|op_code[0]                        ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu09:cpu1|op_code[7]                        ; cpu09:cpu1|op_code[7]                        ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu09:cpu1|saved_state.vect_hi_state         ; cpu09:cpu1|saved_state.vect_hi_state         ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu09:cpu1|op_code[2]                        ; cpu09:cpu1|op_code[2]                        ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu09:cpu1|op_code[3]                        ; cpu09:cpu1|op_code[3]                        ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu09:cpu1|saved_state.fetch_state           ; cpu09:cpu1|saved_state.fetch_state           ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu09:cpu1|op_code[6]                        ; cpu09:cpu1|op_code[6]                        ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu09:cpu1|op_code[5]                        ; cpu09:cpu1|op_code[5]                        ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu09:cpu1|saved_state.dual_op_write16_state ; cpu09:cpu1|saved_state.dual_op_write16_state ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|controlReg[5]          ; SBCTextDisplayRGB:io2|controlReg[5]          ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu09:cpu1|saved_state.reset_state           ; cpu09:cpu1|saved_state.reset_state           ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu09:cpu1|saved_state.int_cwai_state        ; cpu09:cpu1|saved_state.int_cwai_state        ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu09:cpu1|saved_state.lea_state             ; cpu09:cpu1|saved_state.lea_state             ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbReadPointer[3]       ; SBCTextDisplayRGB:io2|kbReadPointer[3]       ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbReadPointer[1]       ; SBCTextDisplayRGB:io2|kbReadPointer[1]       ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbReadPointer[2]       ; SBCTextDisplayRGB:io2|kbReadPointer[2]       ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbReadPointer[0]       ; SBCTextDisplayRGB:io2|kbReadPointer[0]       ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.226  ; cpu09:cpu1|sp[8]                             ; SBCTextDisplayRGB:io2|dispByteLatch[0]       ; cpuClock     ; cpuClock    ; 0.000        ; 1.730      ; 2.108      ;
; 0.237  ; cpu09:cpu1|state.rti_upl_state               ; cpu09:cpu1|up[0]                             ; cpuClock     ; cpuClock    ; 0.000        ; 0.660      ; 1.049      ;
; 0.240  ; cpu09:cpu1|state.decode1_state               ; cpu09:cpu1|saved_state.single_op_exec_state  ; cpuClock     ; cpuClock    ; 0.000        ; 0.384      ; 0.776      ;
; 0.248  ; cpu09:cpu1|sp[13]                            ; SBCTextDisplayRGB:io2|dispByteLatch[5]       ; cpuClock     ; cpuClock    ; 0.000        ; 1.730      ; 2.130      ;
; 0.251  ; cpu09:cpu1|state.pulu_accb_state             ; cpu09:cpu1|state.pulu_dp_state               ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.403      ;
; 0.251  ; cpu09:cpu1|state.puls_uph_state              ; cpu09:cpu1|state.puls_upl_state              ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.403      ;
; 0.251  ; cpu09:cpu1|state.indirect_state              ; cpu09:cpu1|state.indirect2_state             ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.403      ;
; 0.255  ; cpu09:cpu1|state.mul0_state                  ; cpu09:cpu1|state.mul1_state                  ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.407      ;
; 0.257  ; cpu09:cpu1|state.pshs_dp_state               ; cpu09:cpu1|state.pshs_accb_state             ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.409      ;
; 0.261  ; cpu09:cpu1|state.exg_state                   ; cpu09:cpu1|state.exg1_state                  ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.413      ;
; 0.266  ; cpu09:cpu1|state.int_uph_state               ; SBCTextDisplayRGB:io2|dispByteLatch[6]       ; cpuClock     ; cpuClock    ; 0.000        ; 1.737      ; 2.155      ;
; 0.287  ; cpu09:cpu1|state.reset_state                 ; cpu09:cpu1|saved_state.int_cwai_state        ; cpuClock     ; cpuClock    ; 0.000        ; 0.377      ; 0.816      ;
; 0.290  ; cpu09:cpu1|state.pshu_accb_state             ; cpu09:cpu1|state.pshu_acca_state             ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.442      ;
; 0.301  ; SBCTextDisplayRGB:io2|dispByteSent           ; SBCTextDisplayRGB:io2|dispByteLatch[2]       ; clk          ; cpuClock    ; 0.000        ; 0.876      ; 1.329      ;
; 0.310  ; SBCTextDisplayRGB:io2|kbBuffer~34            ; SBCTextDisplayRGB:io2|dataOut[2]             ; clk          ; cpuClock    ; -0.500       ; 0.925      ; 0.887      ;
; 0.318  ; SBCTextDisplayRGB:io2|kbBuffer~37            ; SBCTextDisplayRGB:io2|dataOut[5]             ; clk          ; cpuClock    ; -0.500       ; 0.925      ; 0.895      ;
; 0.322  ; cpu09:cpu1|state.rti_iyh_state               ; cpu09:cpu1|state.rti_iyl_state               ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.474      ;
; 0.324  ; cpu09:cpu1|state.int_uph_state               ; cpu09:cpu1|state.int_iyl_state               ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.476      ;
; 0.324  ; SBCTextDisplayRGB:io2|kbBuffer~31            ; SBCTextDisplayRGB:io2|dataOut[6]             ; clk          ; cpuClock    ; -0.500       ; 0.926      ; 0.902      ;
; 0.325  ; cpu09:cpu1|sp[14]                            ; SBCTextDisplayRGB:io2|controlReg[6]          ; cpuClock     ; cpuClock    ; 0.000        ; 1.734      ; 2.211      ;
; 0.325  ; SBCTextDisplayRGB:io2|kbBuffer~48            ; SBCTextDisplayRGB:io2|dataOut[2]             ; clk          ; cpuClock    ; -0.500       ; 0.923      ; 0.900      ;
; 0.326  ; cpu09:cpu1|state.int_ixl_state               ; cpu09:cpu1|state.int_ixh_state               ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.478      ;
; 0.326  ; cpu09:cpu1|state.rti_accb_state              ; cpu09:cpu1|state.rti_dp_state                ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.478      ;
; 0.326  ; cpu09:cpu1|state.rti_acca_state              ; cpu09:cpu1|state.rti_accb_state              ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.478      ;
; 0.326  ; cpu09:cpu1|state.push_return_lo_state        ; cpu09:cpu1|state.push_return_hi_state        ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.478      ;
; 0.329  ; cpu09:cpu1|state.puls_ixh_state              ; cpu09:cpu1|state.puls_ixl_state              ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.481      ;
; 0.330  ; cpu09:cpu1|state.int_pcl_state               ; cpu09:cpu1|state.int_pch_state               ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.482      ;
; 0.330  ; cpu09:cpu1|state.mul1_state                  ; cpu09:cpu1|state.mul2_state                  ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.482      ;
; 0.332  ; cpu09:cpu1|state.int_upl_state               ; cpu09:cpu1|state.int_uph_state               ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.484      ;
; 0.332  ; cpu09:cpu1|state.mul4_state                  ; cpu09:cpu1|state.mul5_state                  ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.484      ;
; 0.332  ; cpu09:cpu1|cc[0]                             ; SBCTextDisplayRGB:io2|dispByteLatch[0]       ; cpuClock     ; cpuClock    ; 0.000        ; 0.896      ; 1.380      ;
; 0.334  ; cpu09:cpu1|state.mul5_state                  ; cpu09:cpu1|state.mul6_state                  ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.486      ;
; 0.336  ; cpu09:cpu1|state.fetch_state                 ; cpu09:cpu1|pre_code[4]                       ; cpuClock     ; cpuClock    ; 0.000        ; 0.358      ; 0.846      ;
; 0.337  ; cpu09:cpu1|state.rti_uph_state               ; cpu09:cpu1|state.rti_upl_state               ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.489      ;
; 0.338  ; cpu09:cpu1|state.fetch_state                 ; cpu09:cpu1|pre_code[0]                       ; cpuClock     ; cpuClock    ; 0.000        ; 0.358      ; 0.848      ;
; 0.339  ; cpu09:cpu1|state.fetch_state                 ; cpu09:cpu1|pre_code[6]                       ; cpuClock     ; cpuClock    ; 0.000        ; 0.358      ; 0.849      ;
; 0.340  ; cpu09:cpu1|state.rti_cc_state                ; cpu09:cpu1|state.rti_entire_state            ; cpuClock     ; cpuClock    ; 0.000        ; 0.246      ; 0.738      ;
; 0.340  ; cpu09:cpu1|state.fetch_state                 ; cpu09:cpu1|pre_code[1]                       ; cpuClock     ; cpuClock    ; 0.000        ; 0.358      ; 0.850      ;
; 0.341  ; cpu09:cpu1|state.int_acca_state              ; cpu09:cpu1|state.int_cc_state                ; cpuClock     ; cpuClock    ; 0.000        ; 0.184      ; 0.677      ;
; 0.345  ; cpu09:cpu1|state.fetch_state                 ; cpu09:cpu1|pre_code[3]                       ; cpuClock     ; cpuClock    ; 0.000        ; 0.358      ; 0.855      ;
; 0.345  ; cpu09:cpu1|state.pull_return_lo_state        ; SBCTextDisplayRGB:io2|dispByteLatch[6]       ; cpuClock     ; cpuClock    ; 0.000        ; 1.547      ; 2.044      ;
; 0.355  ; cpu09:cpu1|state.int_uph_state               ; SBCTextDisplayRGB:io2|controlReg[5]          ; cpuClock     ; cpuClock    ; 0.000        ; 1.741      ; 2.248      ;
; 0.357  ; cpu09:cpu1|state.decode1_state               ; cpu09:cpu1|saved_state.jmp_state             ; cpuClock     ; cpuClock    ; 0.000        ; 0.388      ; 0.897      ;
; 0.357  ; SBCTextDisplayRGB:io2|kbBuffer~66            ; SBCTextDisplayRGB:io2|dataOut[6]             ; clk          ; cpuClock    ; -0.500       ; 0.927      ; 0.936      ;
; 0.358  ; cpu09:cpu1|state.pshu_acca_state             ; cpu09:cpu1|state.pshu_cc_state               ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.510      ;
; 0.363  ; cpu09:cpu1|state.pull_return_lo_state        ; SBCTextDisplayRGB:io2|controlReg[5]          ; cpuClock     ; cpuClock    ; 0.000        ; 1.551      ; 2.066      ;
; 0.364  ; cpu09:cpu1|up[5]                             ; SBCTextDisplayRGB:io2|controlReg[5]          ; cpuClock     ; cpuClock    ; 0.000        ; 1.548      ; 2.064      ;
; 0.366  ; cpu09:cpu1|state.int_iyh_state               ; cpu09:cpu1|state.int_ixl_state               ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.518      ;
+--------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                                              ;
+--------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.496 ; cpuClock                                  ; SBCTextDisplayRGB:io2|func_reset                                                                                         ; cpuClock     ; clk         ; 0.000        ; 1.427      ; 1.224      ;
; -0.009 ; cpu09:cpu1|state.vect_lo_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a3~porta_address_reg5  ; cpuClock     ; clk         ; 0.000        ; 0.756      ; 0.885      ;
; 0.004  ; cpuClock                                  ; SBCTextDisplayRGB:io2|func_reset                                                                                         ; cpuClock     ; clk         ; -0.500       ; 1.427      ; 1.224      ;
; 0.006  ; cpu09:cpu1|state.vect_lo_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a11~porta_address_reg4 ; cpuClock     ; clk         ; 0.000        ; 0.743      ; 0.887      ;
; 0.075  ; cpu09:cpu1|state.vect_lo_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a2~porta_address_reg6  ; cpuClock     ; clk         ; 0.000        ; 0.760      ; 0.973      ;
; 0.085  ; cpu09:cpu1|state.vect_lo_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a1~porta_address_reg6  ; cpuClock     ; clk         ; 0.000        ; 0.764      ; 0.987      ;
; 0.087  ; cpu09:cpu1|pc[12]                         ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|address_reg_a[0]                 ; cpuClock     ; clk         ; 0.000        ; 0.830      ; 1.069      ;
; 0.089  ; cpu09:cpu1|state.vect_lo_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a3~porta_address_reg6  ; cpuClock     ; clk         ; 0.000        ; 0.756      ; 0.983      ;
; 0.091  ; cpu09:cpu1|state.vect_lo_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a15~porta_address_reg6 ; cpuClock     ; clk         ; 0.000        ; 0.766      ; 0.995      ;
; 0.094  ; cpu09:cpu1|state.vect_lo_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a11~porta_address_reg6 ; cpuClock     ; clk         ; 0.000        ; 0.743      ; 0.975      ;
; 0.107  ; cpu09:cpu1|state.vect_lo_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a14~porta_address_reg6 ; cpuClock     ; clk         ; 0.000        ; 0.758      ; 1.003      ;
; 0.114  ; cpu09:cpu1|state.vect_lo_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a2~porta_address_reg5  ; cpuClock     ; clk         ; 0.000        ; 0.760      ; 1.012      ;
; 0.118  ; cpu09:cpu1|state.vect_lo_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a5~porta_address_reg6  ; cpuClock     ; clk         ; 0.000        ; 0.744      ; 1.000      ;
; 0.133  ; cpu09:cpu1|state.vect_lo_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a1~porta_address_reg5  ; cpuClock     ; clk         ; 0.000        ; 0.764      ; 1.035      ;
; 0.134  ; cpu09:cpu1|state.vect_lo_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a11~porta_address_reg5 ; cpuClock     ; clk         ; 0.000        ; 0.743      ; 1.015      ;
; 0.134  ; cpu09:cpu1|state.vect_lo_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a15~porta_address_reg5 ; cpuClock     ; clk         ; 0.000        ; 0.766      ; 1.038      ;
; 0.144  ; cpu09:cpu1|state.vect_lo_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a14~porta_address_reg5 ; cpuClock     ; clk         ; 0.000        ; 0.758      ; 1.040      ;
; 0.149  ; cpu09:cpu1|state.vect_lo_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a2~porta_address_reg8  ; cpuClock     ; clk         ; 0.000        ; 0.760      ; 1.047      ;
; 0.154  ; cpu09:cpu1|state.vect_lo_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a13~porta_address_reg5 ; cpuClock     ; clk         ; 0.000        ; 0.764      ; 1.056      ;
; 0.157  ; cpu09:cpu1|state.vect_lo_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a2~porta_address_reg9  ; cpuClock     ; clk         ; 0.000        ; 0.760      ; 1.055      ;
; 0.159  ; cpu09:cpu1|state.vect_lo_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a5~porta_address_reg4  ; cpuClock     ; clk         ; 0.000        ; 0.744      ; 1.041      ;
; 0.160  ; cpu09:cpu1|state.vect_lo_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a5~porta_address_reg5  ; cpuClock     ; clk         ; 0.000        ; 0.744      ; 1.042      ;
; 0.161  ; cpu09:cpu1|state.vect_lo_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a14~porta_address_reg4 ; cpuClock     ; clk         ; 0.000        ; 0.758      ; 1.057      ;
; 0.163  ; cpu09:cpu1|state.vect_lo_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a1~porta_address_reg4  ; cpuClock     ; clk         ; 0.000        ; 0.764      ; 1.065      ;
; 0.165  ; cpu09:cpu1|state.vect_lo_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a2~porta_address_reg7  ; cpuClock     ; clk         ; 0.000        ; 0.760      ; 1.063      ;
; 0.165  ; cpu09:cpu1|state.vect_lo_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a2~porta_address_reg4  ; cpuClock     ; clk         ; 0.000        ; 0.760      ; 1.063      ;
; 0.165  ; cpu09:cpu1|state.vect_lo_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a13~porta_address_reg4 ; cpuClock     ; clk         ; 0.000        ; 0.764      ; 1.067      ;
; 0.175  ; cpu09:cpu1|state.vect_lo_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a1~porta_address_reg7  ; cpuClock     ; clk         ; 0.000        ; 0.764      ; 1.077      ;
; 0.182  ; cpu09:cpu1|state.vect_lo_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a15~porta_address_reg7 ; cpuClock     ; clk         ; 0.000        ; 0.766      ; 1.086      ;
; 0.191  ; cpu09:cpu1|state.vect_lo_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a11~porta_address_reg7 ; cpuClock     ; clk         ; 0.000        ; 0.743      ; 1.072      ;
; 0.191  ; cpu09:cpu1|state.vect_lo_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a8~porta_address_reg6  ; cpuClock     ; clk         ; 0.000        ; 0.752      ; 1.081      ;
; 0.215  ; cpu09:cpu1|state.vect_lo_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a14~porta_address_reg7 ; cpuClock     ; clk         ; 0.000        ; 0.758      ; 1.111      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[0]     ; SBCTextDisplayRGB:io2|kbWriteTimer[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[1]     ; SBCTextDisplayRGB:io2|kbWriteTimer[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[2]     ; SBCTextDisplayRGB:io2|kbWriteTimer[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[3]     ; SBCTextDisplayRGB:io2|kbWriteTimer[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[4]     ; SBCTextDisplayRGB:io2|kbWriteTimer[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[6]     ; SBCTextDisplayRGB:io2|kbWriteTimer[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[7]     ; SBCTextDisplayRGB:io2|kbWriteTimer[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[8]     ; SBCTextDisplayRGB:io2|kbWriteTimer[8]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[9]     ; SBCTextDisplayRGB:io2|kbWriteTimer[9]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[10]    ; SBCTextDisplayRGB:io2|kbWriteTimer[10]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[11]    ; SBCTextDisplayRGB:io2|kbWriteTimer[11]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[12]    ; SBCTextDisplayRGB:io2|kbWriteTimer[12]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[13]    ; SBCTextDisplayRGB:io2|kbWriteTimer[13]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[14]    ; SBCTextDisplayRGB:io2|kbWriteTimer[14]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[15]    ; SBCTextDisplayRGB:io2|kbWriteTimer[15]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[16]    ; SBCTextDisplayRGB:io2|kbWriteTimer[16]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[17]    ; SBCTextDisplayRGB:io2|kbWriteTimer[17]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[18]    ; SBCTextDisplayRGB:io2|kbWriteTimer[18]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[19]    ; SBCTextDisplayRGB:io2|kbWriteTimer[19]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[20]    ; SBCTextDisplayRGB:io2|kbWriteTimer[20]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[21]    ; SBCTextDisplayRGB:io2|kbWriteTimer[21]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[22]    ; SBCTextDisplayRGB:io2|kbWriteTimer[22]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[23]    ; SBCTextDisplayRGB:io2|kbWriteTimer[23]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[24]    ; SBCTextDisplayRGB:io2|kbWriteTimer[24]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[25]    ; SBCTextDisplayRGB:io2|kbWriteTimer[25]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|ps2Num              ; SBCTextDisplayRGB:io2|ps2Num                                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|ps2WriteByte2[3]    ; SBCTextDisplayRGB:io2|ps2WriteByte2[3]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|ps2Caps             ; SBCTextDisplayRGB:io2|ps2Caps                                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|ps2Scroll           ; SBCTextDisplayRGB:io2|ps2Scroll                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWRParity          ; SBCTextDisplayRGB:io2|kbWRParity                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|ps2Shift            ; SBCTextDisplayRGB:io2|ps2Shift                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|n_kbWR              ; SBCTextDisplayRGB:io2|n_kbWR                                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|ps2ClkCount[0]      ; SBCTextDisplayRGB:io2|ps2ClkCount[0]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|ps2ClkCount[3]      ; SBCTextDisplayRGB:io2|ps2ClkCount[3]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|ps2ClkCount[2]      ; SBCTextDisplayRGB:io2|ps2ClkCount[2]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[5]     ; SBCTextDisplayRGB:io2|kbWriteTimer[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|ps2ClkCount[1]      ; SBCTextDisplayRGB:io2|ps2ClkCount[1]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbInPointer[0]      ; SBCTextDisplayRGB:io2|kbInPointer[0]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbInPointer[1]      ; SBCTextDisplayRGB:io2|kbInPointer[1]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbInPointer[2]      ; SBCTextDisplayRGB:io2|kbInPointer[2]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|ps2Ctrl             ; SBCTextDisplayRGB:io2|ps2Ctrl                                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|paramCount[0]       ; SBCTextDisplayRGB:io2|paramCount[0]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|param4[0]           ; SBCTextDisplayRGB:io2|param4[0]                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|param3[0]           ; SBCTextDisplayRGB:io2|param3[0]                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|param2[0]           ; SBCTextDisplayRGB:io2|param2[0]                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|param1[0]           ; SBCTextDisplayRGB:io2|param1[0]                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|dispState.dispWrite ; SBCTextDisplayRGB:io2|dispState.dispWrite                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|hActive             ; SBCTextDisplayRGB:io2|hActive                                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|vActive             ; SBCTextDisplayRGB:io2|vActive                                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|pixelClockCount[0]  ; SBCTextDisplayRGB:io2|pixelClockCount[0]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|pixelClockCount[1]  ; SBCTextDisplayRGB:io2|pixelClockCount[1]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|pixelCount[1]       ; SBCTextDisplayRGB:io2|pixelCount[1]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|charScanLine[0]     ; SBCTextDisplayRGB:io2|charScanLine[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|charScanLine[1]     ; SBCTextDisplayRGB:io2|charScanLine[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|charScanLine[2]     ; SBCTextDisplayRGB:io2|charScanLine[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|charScanLine[3]     ; SBCTextDisplayRGB:io2|charScanLine[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|dispWR              ; SBCTextDisplayRGB:io2|dispWR                                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|cursorVert[2]       ; SBCTextDisplayRGB:io2|cursorVert[2]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|cursorVert[3]       ; SBCTextDisplayRGB:io2|cursorVert[3]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|cursorVert[4]       ; SBCTextDisplayRGB:io2|cursorVert[4]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|dispState.idle      ; SBCTextDisplayRGB:io2|dispState.idle                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|paramCount[1]       ; SBCTextDisplayRGB:io2|paramCount[1]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|paramCount[2]       ; SBCTextDisplayRGB:io2|paramCount[2]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|attInverse          ; SBCTextDisplayRGB:io2|attInverse                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|attBold             ; SBCTextDisplayRGB:io2|attBold                                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; serialClkCount[4]                         ; serialClkCount[4]                                                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.216  ; cpu09:cpu1|state.vect_hi_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|address_reg_a[0]                 ; cpuClock     ; clk         ; 0.000        ; 0.554      ; 0.922      ;
; 0.221  ; cpu09:cpu1|state.vect_lo_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a13~porta_address_reg7 ; cpuClock     ; clk         ; 0.000        ; 0.764      ; 1.123      ;
+--------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'cpuClock'                                                                                                                         ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.235 ; SBCTextDisplayRGB:io2|func_reset ; SBCTextDisplayRGB:io2|kbReadPointer[3] ; clk          ; cpuClock    ; 0.500        ; 0.895      ; 1.192      ;
; 0.235 ; SBCTextDisplayRGB:io2|func_reset ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk          ; cpuClock    ; 0.500        ; 0.895      ; 1.192      ;
; 0.235 ; SBCTextDisplayRGB:io2|func_reset ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk          ; cpuClock    ; 0.500        ; 0.895      ; 1.192      ;
; 0.235 ; SBCTextDisplayRGB:io2|func_reset ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk          ; cpuClock    ; 0.500        ; 0.895      ; 1.192      ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'cpuClock'                                                                                                                          ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.645 ; SBCTextDisplayRGB:io2|func_reset ; SBCTextDisplayRGB:io2|kbReadPointer[3] ; clk          ; cpuClock    ; -0.500       ; 0.895      ; 1.192      ;
; 0.645 ; SBCTextDisplayRGB:io2|func_reset ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk          ; cpuClock    ; -0.500       ; 0.895      ; 1.192      ;
; 0.645 ; SBCTextDisplayRGB:io2|func_reset ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk          ; cpuClock    ; -0.500       ; 0.895      ; 1.192      ;
; 0.645 ; SBCTextDisplayRGB:io2|func_reset ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk          ; cpuClock    ; -0.500       ; 0.895      ; 1.192      ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a1~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a1~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a2~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a2~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a3~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a3~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_datain_reg2  ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'cpuClock'                                                                                 ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|controlReg[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|controlReg[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|controlReg[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|controlReg[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|controlReg[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|controlReg[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteWritten  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteWritten  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|kbReadPointer[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|kbReadPointer[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|kbReadPointer[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|kbReadPointer[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|kbReadPointer[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|kbReadPointer[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|kbReadPointer[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|kbReadPointer[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[5]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[5]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[6]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[6]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[7]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[7]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[5]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[5]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[6]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[6]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[7]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[7]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[0]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[0]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[1]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[1]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[2]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[2]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[3]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[3]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[4]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[4]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[5]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[5]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[6]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[6]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[7]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[7]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|dp[0]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|dp[0]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|dp[1]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|dp[1]                       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; n_reset      ; clk        ; 4.407 ; 4.407 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; 3.318 ; 3.318 ; Rise       ; clk             ;
; ps2Data      ; clk        ; 2.504 ; 2.504 ; Rise       ; clk             ;
; n_reset      ; cpuClock   ; 5.299 ; 5.299 ; Rise       ; cpuClock        ;
; sramData[*]  ; cpuClock   ; 4.437 ; 4.437 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 4.076 ; 4.076 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 4.198 ; 4.198 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 3.857 ; 3.857 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 4.162 ; 4.162 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 4.437 ; 4.437 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 3.849 ; 3.849 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 4.243 ; 4.243 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 4.026 ; 4.026 ; Rise       ; cpuClock        ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; -2.555 ; -2.555 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; -2.714 ; -2.714 ; Rise       ; clk             ;
; ps2Data      ; clk        ; -2.384 ; -2.384 ; Rise       ; clk             ;
; n_reset      ; cpuClock   ; -2.914 ; -2.914 ; Rise       ; cpuClock        ;
; sramData[*]  ; cpuClock   ; -2.803 ; -2.803 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; -3.156 ; -3.156 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; -3.033 ; -3.033 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; -2.847 ; -2.847 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; -3.172 ; -3.172 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; -3.277 ; -3.277 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; -2.803 ; -2.803 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; -3.232 ; -3.232 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; -2.947 ; -2.947 ; Rise       ; cpuClock        ;
+--------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; J6_9             ; clk        ; 3.434 ; 3.434 ; Rise       ; clk             ;
; hSync            ; clk        ; 3.992 ; 3.992 ; Rise       ; clk             ;
; ps2Clk           ; clk        ; 3.983 ; 3.983 ; Rise       ; clk             ;
; ps2Data          ; clk        ; 4.099 ; 4.099 ; Rise       ; clk             ;
; vSync            ; clk        ; 3.779 ; 3.779 ; Rise       ; clk             ;
; video            ; clk        ; 3.727 ; 3.727 ; Rise       ; clk             ;
; videoB0          ; clk        ; 3.775 ; 3.775 ; Rise       ; clk             ;
; videoB1          ; clk        ; 3.840 ; 3.840 ; Rise       ; clk             ;
; videoG0          ; clk        ; 3.838 ; 3.838 ; Rise       ; clk             ;
; videoG1          ; clk        ; 3.784 ; 3.784 ; Rise       ; clk             ;
; videoR0          ; clk        ; 3.790 ; 3.790 ; Rise       ; clk             ;
; videoR1          ; clk        ; 3.891 ; 3.891 ; Rise       ; clk             ;
; videoSync        ; clk        ; 4.144 ; 4.144 ; Rise       ; clk             ;
; J6_3             ; cpuClock   ; 6.258 ; 6.258 ; Rise       ; cpuClock        ;
; J6_5             ; cpuClock   ; 6.259 ; 6.259 ; Rise       ; cpuClock        ;
; J6_7             ; cpuClock   ; 2.467 ;       ; Rise       ; cpuClock        ;
; n_sRamCS         ; cpuClock   ; 6.240 ; 6.240 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ; 5.298 ; 5.298 ; Rise       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ; 5.441 ; 5.441 ; Rise       ; cpuClock        ;
; sramAddress[*]   ; cpuClock   ; 7.941 ; 7.941 ; Rise       ; cpuClock        ;
;  sramAddress[0]  ; cpuClock   ; 5.974 ; 5.974 ; Rise       ; cpuClock        ;
;  sramAddress[1]  ; cpuClock   ; 5.425 ; 5.425 ; Rise       ; cpuClock        ;
;  sramAddress[2]  ; cpuClock   ; 5.757 ; 5.757 ; Rise       ; cpuClock        ;
;  sramAddress[3]  ; cpuClock   ; 5.782 ; 5.782 ; Rise       ; cpuClock        ;
;  sramAddress[4]  ; cpuClock   ; 6.471 ; 6.471 ; Rise       ; cpuClock        ;
;  sramAddress[5]  ; cpuClock   ; 6.618 ; 6.618 ; Rise       ; cpuClock        ;
;  sramAddress[6]  ; cpuClock   ; 6.049 ; 6.049 ; Rise       ; cpuClock        ;
;  sramAddress[7]  ; cpuClock   ; 6.433 ; 6.433 ; Rise       ; cpuClock        ;
;  sramAddress[8]  ; cpuClock   ; 6.370 ; 6.370 ; Rise       ; cpuClock        ;
;  sramAddress[9]  ; cpuClock   ; 6.713 ; 6.713 ; Rise       ; cpuClock        ;
;  sramAddress[10] ; cpuClock   ; 6.508 ; 6.508 ; Rise       ; cpuClock        ;
;  sramAddress[11] ; cpuClock   ; 6.582 ; 6.582 ; Rise       ; cpuClock        ;
;  sramAddress[12] ; cpuClock   ; 5.752 ; 5.752 ; Rise       ; cpuClock        ;
;  sramAddress[13] ; cpuClock   ; 7.662 ; 7.662 ; Rise       ; cpuClock        ;
;  sramAddress[14] ; cpuClock   ; 7.533 ; 7.533 ; Rise       ; cpuClock        ;
;  sramAddress[15] ; cpuClock   ; 7.941 ; 7.941 ; Rise       ; cpuClock        ;
; sramData[*]      ; cpuClock   ; 8.686 ; 8.686 ; Rise       ; cpuClock        ;
;  sramData[0]     ; cpuClock   ; 6.631 ; 6.631 ; Rise       ; cpuClock        ;
;  sramData[1]     ; cpuClock   ; 6.426 ; 6.426 ; Rise       ; cpuClock        ;
;  sramData[2]     ; cpuClock   ; 8.447 ; 8.447 ; Rise       ; cpuClock        ;
;  sramData[3]     ; cpuClock   ; 8.096 ; 8.096 ; Rise       ; cpuClock        ;
;  sramData[4]     ; cpuClock   ; 7.298 ; 7.298 ; Rise       ; cpuClock        ;
;  sramData[5]     ; cpuClock   ; 7.974 ; 7.974 ; Rise       ; cpuClock        ;
;  sramData[6]     ; cpuClock   ; 8.686 ; 8.686 ; Rise       ; cpuClock        ;
;  sramData[7]     ; cpuClock   ; 7.693 ; 7.693 ; Rise       ; cpuClock        ;
; J6_7             ; cpuClock   ;       ; 2.467 ; Fall       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ;       ; 2.927 ; Fall       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ;       ; 3.062 ; Fall       ; cpuClock        ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; J6_9             ; clk        ; 3.434 ; 3.434 ; Rise       ; clk             ;
; hSync            ; clk        ; 3.992 ; 3.992 ; Rise       ; clk             ;
; ps2Clk           ; clk        ; 3.983 ; 3.983 ; Rise       ; clk             ;
; ps2Data          ; clk        ; 4.099 ; 4.099 ; Rise       ; clk             ;
; vSync            ; clk        ; 3.779 ; 3.779 ; Rise       ; clk             ;
; video            ; clk        ; 3.727 ; 3.727 ; Rise       ; clk             ;
; videoB0          ; clk        ; 3.775 ; 3.775 ; Rise       ; clk             ;
; videoB1          ; clk        ; 3.840 ; 3.840 ; Rise       ; clk             ;
; videoG0          ; clk        ; 3.838 ; 3.838 ; Rise       ; clk             ;
; videoG1          ; clk        ; 3.784 ; 3.784 ; Rise       ; clk             ;
; videoR0          ; clk        ; 3.790 ; 3.790 ; Rise       ; clk             ;
; videoR1          ; clk        ; 3.891 ; 3.891 ; Rise       ; clk             ;
; videoSync        ; clk        ; 3.951 ; 3.951 ; Rise       ; clk             ;
; J6_3             ; cpuClock   ; 3.902 ; 3.902 ; Rise       ; cpuClock        ;
; J6_5             ; cpuClock   ; 3.903 ; 3.903 ; Rise       ; cpuClock        ;
; J6_7             ; cpuClock   ; 2.467 ;       ; Rise       ; cpuClock        ;
; n_sRamCS         ; cpuClock   ; 3.884 ; 3.884 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ; 2.927 ; 4.167 ; Rise       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ; 3.062 ; 4.306 ; Rise       ; cpuClock        ;
; sramAddress[*]   ; cpuClock   ; 3.619 ; 3.619 ; Rise       ; cpuClock        ;
;  sramAddress[0]  ; cpuClock   ; 4.561 ; 4.561 ; Rise       ; cpuClock        ;
;  sramAddress[1]  ; cpuClock   ; 3.881 ; 3.881 ; Rise       ; cpuClock        ;
;  sramAddress[2]  ; cpuClock   ; 4.036 ; 4.036 ; Rise       ; cpuClock        ;
;  sramAddress[3]  ; cpuClock   ; 4.244 ; 4.244 ; Rise       ; cpuClock        ;
;  sramAddress[4]  ; cpuClock   ; 4.214 ; 4.214 ; Rise       ; cpuClock        ;
;  sramAddress[5]  ; cpuClock   ; 4.016 ; 4.016 ; Rise       ; cpuClock        ;
;  sramAddress[6]  ; cpuClock   ; 3.662 ; 3.662 ; Rise       ; cpuClock        ;
;  sramAddress[7]  ; cpuClock   ; 4.129 ; 4.129 ; Rise       ; cpuClock        ;
;  sramAddress[8]  ; cpuClock   ; 4.172 ; 4.172 ; Rise       ; cpuClock        ;
;  sramAddress[9]  ; cpuClock   ; 4.429 ; 4.429 ; Rise       ; cpuClock        ;
;  sramAddress[10] ; cpuClock   ; 4.073 ; 4.073 ; Rise       ; cpuClock        ;
;  sramAddress[11] ; cpuClock   ; 4.219 ; 4.219 ; Rise       ; cpuClock        ;
;  sramAddress[12] ; cpuClock   ; 3.619 ; 3.619 ; Rise       ; cpuClock        ;
;  sramAddress[13] ; cpuClock   ; 3.772 ; 3.772 ; Rise       ; cpuClock        ;
;  sramAddress[14] ; cpuClock   ; 3.632 ; 3.632 ; Rise       ; cpuClock        ;
;  sramAddress[15] ; cpuClock   ; 4.042 ; 4.042 ; Rise       ; cpuClock        ;
; sramData[*]      ; cpuClock   ; 4.209 ; 4.209 ; Rise       ; cpuClock        ;
;  sramData[0]     ; cpuClock   ; 4.802 ; 4.802 ; Rise       ; cpuClock        ;
;  sramData[1]     ; cpuClock   ; 4.340 ; 4.340 ; Rise       ; cpuClock        ;
;  sramData[2]     ; cpuClock   ; 4.805 ; 4.805 ; Rise       ; cpuClock        ;
;  sramData[3]     ; cpuClock   ; 5.160 ; 5.160 ; Rise       ; cpuClock        ;
;  sramData[4]     ; cpuClock   ; 4.209 ; 4.209 ; Rise       ; cpuClock        ;
;  sramData[5]     ; cpuClock   ; 4.537 ; 4.537 ; Rise       ; cpuClock        ;
;  sramData[6]     ; cpuClock   ; 4.976 ; 4.976 ; Rise       ; cpuClock        ;
;  sramData[7]     ; cpuClock   ; 4.506 ; 4.506 ; Rise       ; cpuClock        ;
; J6_7             ; cpuClock   ;       ; 2.467 ; Fall       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ;       ; 2.927 ; Fall       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ;       ; 3.062 ; Fall       ; cpuClock        ;
+------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 4.881 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 4.891 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 5.195 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 5.196 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 5.196 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 5.196 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 4.881 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 5.084 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 5.084 ;      ; Rise       ; cpuClock        ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 3.780 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 3.790 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 4.094 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 4.095 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 4.095 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 4.095 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 3.780 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 3.983 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 3.983 ;      ; Rise       ; cpuClock        ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 4.881     ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 4.891     ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 5.195     ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 5.196     ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 5.196     ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 5.196     ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 4.881     ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 5.084     ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 5.084     ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 3.780     ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 3.790     ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 4.094     ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 4.095     ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 4.095     ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 4.095     ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 3.780     ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 3.983     ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 3.983     ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+-----------+--------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack ; -19.123   ; -2.213 ; 0.235    ; -0.044  ; -2.567              ;
;  clk             ; -18.050   ; -0.496 ; N/A      ; N/A     ; -2.567              ;
;  cpuClock        ; -19.123   ; -2.213 ; 0.235    ; -0.044  ; -0.742              ;
; Design-wide TNS  ; -9762.892 ; -6.704 ; 0.0      ; -0.176  ; -2904.997           ;
;  clk             ; -5972.891 ; -0.505 ; N/A      ; N/A     ; -2397.469           ;
;  cpuClock        ; -3790.001 ; -6.704 ; 0.000    ; -0.176  ; -507.528            ;
+------------------+-----------+--------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; 11.799 ; 11.799 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; 8.321  ; 8.321  ; Rise       ; clk             ;
; ps2Data      ; clk        ; 5.660  ; 5.660  ; Rise       ; clk             ;
; n_reset      ; cpuClock   ; 12.826 ; 12.826 ; Rise       ; cpuClock        ;
; sramData[*]  ; cpuClock   ; 10.606 ; 10.606 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 9.642  ; 9.642  ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 9.858  ; 9.858  ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 8.867  ; 8.867  ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 10.033 ; 10.033 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 10.606 ; 10.606 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 8.969  ; 8.969  ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 10.149 ; 10.149 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 9.444  ; 9.444  ; Rise       ; cpuClock        ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; -2.555 ; -2.555 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; -2.714 ; -2.714 ; Rise       ; clk             ;
; ps2Data      ; clk        ; -2.384 ; -2.384 ; Rise       ; clk             ;
; n_reset      ; cpuClock   ; -2.914 ; -2.914 ; Rise       ; cpuClock        ;
; sramData[*]  ; cpuClock   ; -2.803 ; -2.803 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; -3.156 ; -3.156 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; -3.033 ; -3.033 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; -2.847 ; -2.847 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; -3.172 ; -3.172 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; -3.277 ; -3.277 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; -2.803 ; -2.803 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; -3.232 ; -3.232 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; -2.947 ; -2.947 ; Rise       ; cpuClock        ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; J6_9             ; clk        ; 7.233  ; 7.233  ; Rise       ; clk             ;
; hSync            ; clk        ; 9.061  ; 9.061  ; Rise       ; clk             ;
; ps2Clk           ; clk        ; 8.867  ; 8.867  ; Rise       ; clk             ;
; ps2Data          ; clk        ; 9.363  ; 9.363  ; Rise       ; clk             ;
; vSync            ; clk        ; 8.216  ; 8.216  ; Rise       ; clk             ;
; video            ; clk        ; 8.310  ; 8.310  ; Rise       ; clk             ;
; videoB0          ; clk        ; 8.339  ; 8.339  ; Rise       ; clk             ;
; videoB1          ; clk        ; 8.462  ; 8.462  ; Rise       ; clk             ;
; videoG0          ; clk        ; 8.507  ; 8.507  ; Rise       ; clk             ;
; videoG1          ; clk        ; 8.354  ; 8.354  ; Rise       ; clk             ;
; videoR0          ; clk        ; 8.223  ; 8.223  ; Rise       ; clk             ;
; videoR1          ; clk        ; 8.717  ; 8.717  ; Rise       ; clk             ;
; videoSync        ; clk        ; 9.706  ; 9.706  ; Rise       ; clk             ;
; J6_3             ; cpuClock   ; 17.749 ; 17.749 ; Rise       ; cpuClock        ;
; J6_5             ; cpuClock   ; 17.750 ; 17.750 ; Rise       ; cpuClock        ;
; J6_7             ; cpuClock   ; 5.783  ;        ; Rise       ; cpuClock        ;
; n_sRamCS         ; cpuClock   ; 17.547 ; 17.547 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ; 14.493 ; 14.493 ; Rise       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ; 15.169 ; 15.169 ; Rise       ; cpuClock        ;
; sramAddress[*]   ; cpuClock   ; 22.629 ; 22.629 ; Rise       ; cpuClock        ;
;  sramAddress[0]  ; cpuClock   ; 16.701 ; 16.701 ; Rise       ; cpuClock        ;
;  sramAddress[1]  ; cpuClock   ; 15.057 ; 15.057 ; Rise       ; cpuClock        ;
;  sramAddress[2]  ; cpuClock   ; 16.077 ; 16.077 ; Rise       ; cpuClock        ;
;  sramAddress[3]  ; cpuClock   ; 16.240 ; 16.240 ; Rise       ; cpuClock        ;
;  sramAddress[4]  ; cpuClock   ; 18.007 ; 18.007 ; Rise       ; cpuClock        ;
;  sramAddress[5]  ; cpuClock   ; 18.667 ; 18.667 ; Rise       ; cpuClock        ;
;  sramAddress[6]  ; cpuClock   ; 16.785 ; 16.785 ; Rise       ; cpuClock        ;
;  sramAddress[7]  ; cpuClock   ; 17.881 ; 17.881 ; Rise       ; cpuClock        ;
;  sramAddress[8]  ; cpuClock   ; 17.905 ; 17.905 ; Rise       ; cpuClock        ;
;  sramAddress[9]  ; cpuClock   ; 18.823 ; 18.823 ; Rise       ; cpuClock        ;
;  sramAddress[10] ; cpuClock   ; 18.376 ; 18.376 ; Rise       ; cpuClock        ;
;  sramAddress[11] ; cpuClock   ; 18.410 ; 18.410 ; Rise       ; cpuClock        ;
;  sramAddress[12] ; cpuClock   ; 16.033 ; 16.033 ; Rise       ; cpuClock        ;
;  sramAddress[13] ; cpuClock   ; 21.955 ; 21.955 ; Rise       ; cpuClock        ;
;  sramAddress[14] ; cpuClock   ; 21.551 ; 21.551 ; Rise       ; cpuClock        ;
;  sramAddress[15] ; cpuClock   ; 22.629 ; 22.629 ; Rise       ; cpuClock        ;
; sramData[*]      ; cpuClock   ; 23.894 ; 23.894 ; Rise       ; cpuClock        ;
;  sramData[0]     ; cpuClock   ; 17.983 ; 17.983 ; Rise       ; cpuClock        ;
;  sramData[1]     ; cpuClock   ; 17.483 ; 17.483 ; Rise       ; cpuClock        ;
;  sramData[2]     ; cpuClock   ; 23.067 ; 23.067 ; Rise       ; cpuClock        ;
;  sramData[3]     ; cpuClock   ; 22.603 ; 22.603 ; Rise       ; cpuClock        ;
;  sramData[4]     ; cpuClock   ; 20.300 ; 20.300 ; Rise       ; cpuClock        ;
;  sramData[5]     ; cpuClock   ; 21.824 ; 21.824 ; Rise       ; cpuClock        ;
;  sramData[6]     ; cpuClock   ; 23.894 ; 23.894 ; Rise       ; cpuClock        ;
;  sramData[7]     ; cpuClock   ; 21.384 ; 21.384 ; Rise       ; cpuClock        ;
; J6_7             ; cpuClock   ;        ; 5.783  ; Fall       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ;        ; 7.466  ; Fall       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ;        ; 8.139  ; Fall       ; cpuClock        ;
+------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; J6_9             ; clk        ; 3.434 ; 3.434 ; Rise       ; clk             ;
; hSync            ; clk        ; 3.992 ; 3.992 ; Rise       ; clk             ;
; ps2Clk           ; clk        ; 3.983 ; 3.983 ; Rise       ; clk             ;
; ps2Data          ; clk        ; 4.099 ; 4.099 ; Rise       ; clk             ;
; vSync            ; clk        ; 3.779 ; 3.779 ; Rise       ; clk             ;
; video            ; clk        ; 3.727 ; 3.727 ; Rise       ; clk             ;
; videoB0          ; clk        ; 3.775 ; 3.775 ; Rise       ; clk             ;
; videoB1          ; clk        ; 3.840 ; 3.840 ; Rise       ; clk             ;
; videoG0          ; clk        ; 3.838 ; 3.838 ; Rise       ; clk             ;
; videoG1          ; clk        ; 3.784 ; 3.784 ; Rise       ; clk             ;
; videoR0          ; clk        ; 3.790 ; 3.790 ; Rise       ; clk             ;
; videoR1          ; clk        ; 3.891 ; 3.891 ; Rise       ; clk             ;
; videoSync        ; clk        ; 3.951 ; 3.951 ; Rise       ; clk             ;
; J6_3             ; cpuClock   ; 3.902 ; 3.902 ; Rise       ; cpuClock        ;
; J6_5             ; cpuClock   ; 3.903 ; 3.903 ; Rise       ; cpuClock        ;
; J6_7             ; cpuClock   ; 2.467 ;       ; Rise       ; cpuClock        ;
; n_sRamCS         ; cpuClock   ; 3.884 ; 3.884 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ; 2.927 ; 4.167 ; Rise       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ; 3.062 ; 4.306 ; Rise       ; cpuClock        ;
; sramAddress[*]   ; cpuClock   ; 3.619 ; 3.619 ; Rise       ; cpuClock        ;
;  sramAddress[0]  ; cpuClock   ; 4.561 ; 4.561 ; Rise       ; cpuClock        ;
;  sramAddress[1]  ; cpuClock   ; 3.881 ; 3.881 ; Rise       ; cpuClock        ;
;  sramAddress[2]  ; cpuClock   ; 4.036 ; 4.036 ; Rise       ; cpuClock        ;
;  sramAddress[3]  ; cpuClock   ; 4.244 ; 4.244 ; Rise       ; cpuClock        ;
;  sramAddress[4]  ; cpuClock   ; 4.214 ; 4.214 ; Rise       ; cpuClock        ;
;  sramAddress[5]  ; cpuClock   ; 4.016 ; 4.016 ; Rise       ; cpuClock        ;
;  sramAddress[6]  ; cpuClock   ; 3.662 ; 3.662 ; Rise       ; cpuClock        ;
;  sramAddress[7]  ; cpuClock   ; 4.129 ; 4.129 ; Rise       ; cpuClock        ;
;  sramAddress[8]  ; cpuClock   ; 4.172 ; 4.172 ; Rise       ; cpuClock        ;
;  sramAddress[9]  ; cpuClock   ; 4.429 ; 4.429 ; Rise       ; cpuClock        ;
;  sramAddress[10] ; cpuClock   ; 4.073 ; 4.073 ; Rise       ; cpuClock        ;
;  sramAddress[11] ; cpuClock   ; 4.219 ; 4.219 ; Rise       ; cpuClock        ;
;  sramAddress[12] ; cpuClock   ; 3.619 ; 3.619 ; Rise       ; cpuClock        ;
;  sramAddress[13] ; cpuClock   ; 3.772 ; 3.772 ; Rise       ; cpuClock        ;
;  sramAddress[14] ; cpuClock   ; 3.632 ; 3.632 ; Rise       ; cpuClock        ;
;  sramAddress[15] ; cpuClock   ; 4.042 ; 4.042 ; Rise       ; cpuClock        ;
; sramData[*]      ; cpuClock   ; 4.209 ; 4.209 ; Rise       ; cpuClock        ;
;  sramData[0]     ; cpuClock   ; 4.802 ; 4.802 ; Rise       ; cpuClock        ;
;  sramData[1]     ; cpuClock   ; 4.340 ; 4.340 ; Rise       ; cpuClock        ;
;  sramData[2]     ; cpuClock   ; 4.805 ; 4.805 ; Rise       ; cpuClock        ;
;  sramData[3]     ; cpuClock   ; 5.160 ; 5.160 ; Rise       ; cpuClock        ;
;  sramData[4]     ; cpuClock   ; 4.209 ; 4.209 ; Rise       ; cpuClock        ;
;  sramData[5]     ; cpuClock   ; 4.537 ; 4.537 ; Rise       ; cpuClock        ;
;  sramData[6]     ; cpuClock   ; 4.976 ; 4.976 ; Rise       ; cpuClock        ;
;  sramData[7]     ; cpuClock   ; 4.506 ; 4.506 ; Rise       ; cpuClock        ;
; J6_7             ; cpuClock   ;       ; 2.467 ; Fall       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ;       ; 2.927 ; Fall       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ;       ; 3.062 ; Fall       ; cpuClock        ;
+------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 18853025 ; 0        ; 0        ; 0        ;
; cpuClock   ; clk      ; 125899   ; 1        ; 0        ; 0        ;
; clk        ; cpuClock ; 3889     ; 0        ; 87       ; 0        ;
; cpuClock   ; cpuClock ; 10778554 ; 152      ; 2020     ; 87       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 18853025 ; 0        ; 0        ; 0        ;
; cpuClock   ; clk      ; 125899   ; 1        ; 0        ; 0        ;
; clk        ; cpuClock ; 3889     ; 0        ; 87       ; 0        ;
; cpuClock   ; cpuClock ; 10778554 ; 152      ; 2020     ; 87       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; cpuClock ; 0        ; 0        ; 4        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; cpuClock ; 0        ; 0        ; 4        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 408   ; 408  ;
; Unconstrained Output Ports      ; 43    ; 43   ;
; Unconstrained Output Port Paths ; 3256  ; 3256 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Oct 23 15:04:48 2019
Info: Command: quartus_sta M6809_41KRAM -c Microcomputer
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Microcomputer.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name cpuClock cpuClock
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -19.123
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -19.123     -3790.001 cpuClock 
    Info (332119):   -18.050     -5972.891 clk 
Info (332146): Worst-case hold slack is -2.213
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.213        -6.704 cpuClock 
    Info (332119):     0.338         0.000 clk 
Info (332146): Worst-case recovery slack is 0.778
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.778         0.000 cpuClock 
Info (332146): Worst-case removal slack is -0.044
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.044        -0.176 cpuClock 
Info (332146): Worst-case minimum pulse width slack is -2.567
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.567     -2397.469 clk 
    Info (332119):    -0.742      -507.528 cpuClock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.542
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.542      -989.441 cpuClock 
    Info (332119):    -5.034     -1407.233 clk 
Info (332146): Worst-case hold slack is -0.539
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.539        -0.817 cpuClock 
    Info (332119):    -0.496        -0.505 clk 
Info (332146): Worst-case recovery slack is 0.235
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.235         0.000 cpuClock 
Info (332146): Worst-case removal slack is 0.645
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.645         0.000 cpuClock 
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -1643.036 clk 
    Info (332119):    -0.500      -342.000 cpuClock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4595 megabytes
    Info: Processing ended: Wed Oct 23 15:04:51 2019
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


