 2
 
中文摘要:  
具鈣鈦礦結構的鐵電薄膜(如鈦酸鍶鋇、鈦鋯酸鋇…等)在適當的材料組分之製備下，會
呈現極佳之介電、殘留極化、焦電、壓電等特性，因而在記憶元件與微感測器件上有廣泛
的應用。一般而言，此類鐵電薄膜，雖有良好之電性特徵，但其主要缺點為漏電流偏大且
電性對操作溫度之變化極敏感。為改善這些缺點，本研究除顯示應用一超薄奈米尺度之鉻
金屬夾層於鈦酸鍶鋇(BST)薄膜形成 BST/nano-Cr/BST 多層薄膜，可大幅降低漏電流與增
強電容與相應色散之熱穩定性之外，在本計劃中將針對奈米夾層於鈣鈦礦薄膜所扮演之角
色與機制做更進一步之研究。因此、本案已進行如下之工作 
1. 應用微觀分析手法研討此類奈米夾層於不同之鐵電薄膜介電層上之物性，並探討相對
應之電性機制，如漏電流、溫度電容係數。 
2. 為更進一步討論電性機制，本研究除量測本多層薄膜之低頻特性外，更進一步完成高
頻 (200M-20G Hz) 量測結構之光罩製作、薄膜製程調控與基本物性檢測等。 
3. 製備其他鐵電材特之薄膜，如同時具鐵電-鐵磁特性之 BiFeO3(BFO)鐵電薄膜，並試圖
以奈米金屬/金屬氧化物夾層來解決其高漏電流之缺點 
由實驗結果分析，此鐵電多層薄膜之電性機制將被奈米尺度之介面因素所影
響，在數個鉻原子層之差異會造成極巨大之變化，此結果將於報告簡述之。 
 
關鍵詞：鈦酸鍶鋇(BST)薄膜、BiFeO3(BFO)、漏電流, 、漏電流、溫度電容係數、
介面因素 
 
 
 
 
 
 
 
 
 4
報告內容:  
I. 簡介 
在一般工業應用上，消費性微電子元件之接面溫度會操作於 from 0 oC to 120oC 而環境
溫度為–40~85 oC 之環境條件下，因而電氣特性之熱吻定度為應用時重要的考量。鐵電薄膜
元件因具有優異的電氣特性，例如高介電常數、非揮發特性與可調變之壓電、熱電性質。
但是鐵電薄膜往往也有熱穩定性差與漏電流大的缺點 1-3)  ，其操作溫度從室溫升至 110o C
時會使偶極常數下降 20%漏電流增加 2-3 order4, 5)，所以改善其操作溫度變化時之電氣穩定
性為重要之課題。 
本研究中使用一奈米薄膜之鉻夾層(nano Cr layer)於鈦酸鍶鋇薄膜上，可大幅降低漏電
流與增加熱穩定性，這在本研究人之先前研究有初步的發現 6,7)。在本研究中持續更深入探
討此 nano Cr layer 之機制，包括介面現象、雜質滲入(impurity incorporation) 等 10-12)。而最
近亦有文獻作作類似之研究 (C. C. Ho’s studies 8,9))，雖其發現類似現象，但很有趣的是該文
所推論之機制與本實驗作微觀物性分析後所得之結論模型有相當之不同處，在此我們將實
驗結果略述於後。 
 
 6
 
Figure 4 為製備 MIM 結構之之高頻 Test Key，以測試此電容對應頻率變化
(200MHz~20GHz) 之行為特性，如介電色散與 S 參數之測試等。因本計劃至 3 月 20 日左右
才與以核定通過，故在此緊迫之執行期間下，先期除完成基本實驗環境之設置與基本
BST/Cr/BST 薄膜之特性驗證，其餘工作如下： 
1. Test Key 之光罩設計製作: 已設計完畢並交付交大半導體中心製作完成。 
2. 鐵電薄膜之蝕刻條件: 蝕刻本陶磁薄膜為本實驗之ㄧ關鍵困難點，在過去數月的實驗中
已完成鐵電薄膜之乾式與濕事蝕刻之製作配方與條件, 可成功蝕刻
2um 之 BST 薄膜 
3. 使用同步輻射光源進行奈米尺度研究: 與同步輻射中心李信義博士合作，計畫以 XAFS
進行介面分析，以了解原子尺度之奈米結構。 
4. 應用不同鈣鈦礦 (perovskite) 結構之薄膜在 Ferro/Nano-Cr/Ferro 多層膜上，Ferro 層可
為鐵電或順電相之材料。在本實驗中製備 BST 與 BFO 薄膜進行實驗。
其中 BiFeO3(BFO)鐵電薄膜電容具極佳極化特性，並具有鐵電鐵磁兩
相共存之稀有特性。Cr layer 應用於該電容以了解其是否具備與應用於
BST 電容相似之效果，並觀察該夾層是否會影響鐵電膜之極化特性。 
 
 
Figure 4 高頻 Test Key 之光罩佈局.  
Test Capacitor/Impedance Complement Unit 
Shielding Bar 
 8
  
 
 
 eliminated, so the current bypass the capacitor Cc, resulting in total impedance behaving 
temperature sensitive again.  
 
Figure 7 & 8 為 BST(200nm)/nano-scaled Cr/BST(200nm)多層薄膜電容之微觀檢測結
果，顯然 Nano-Cr 在特定後度下會行程不連續之介面，從而影響到相對應厚度之 Cr layer 之
電性表現。Figure 9 為低掠角 X-ray 反
射係數實驗但因薄膜之表面反射背景
值太大，初期未達預期之實驗效果。正
與同步輻射中心李信義博士商議如何
表面改質，以利後續實驗進行。 
 
 
Figure 7 The cross sectional 
T E M  p i c t u r e s  f o r  t h e 
s t r u c t u r e s  o f  ( a ) 
BST/Cr(2nm)/BST and (b) 
B S T / C r ( > 3 n m ) / B S T . .
(a) (b) 
(a) (b) (c) 
Figure 8 AFM micrographs of surface morphology, tested on the structures of (a) 
BST(200nm), (b) Cr(1nm)/BST(200nm) and (c) BST(20nm)/Cr(1nm)/BST(200nm), 
Figure 9 低掠角 X-ray 反射係數實驗. 
 10
2). David E. Kotecki: High dielectric materials for DRAM capacitors, Semiconductor 
International, vol. 19(12) , (Nov. 1996), p.109. 
3). C. W. Teng (Texas Instruments Inc): DRAM technology trend, International Symposium on VLSI 
Technology, Systems, and Applications, Proceedings, (1995), p 295~299,. 
4). C. S. Hwang, B. T. Lee, C. S. Kang, J. W. Kim, K. H. Lee, H. J. Cho, W. D. KimS. I. Lee 
and Y. B. Roh: A comparative study on the electrical conduction mechanisms of (Ba, 
Sr)TiO3 thin fims on Pt and IrO2 electrodes, J. Appl. Phys., vol. 83(7) , (1998), p. 3703. 
5). L. Goux, M. Gervais, F. Gervais, A. Catherinot, C. Champeaux and F. Sabary: 
Characterization of pulsed laser deposited Ba0.6Sr0.4TiO3 on Pt-coated silicon substrates, 
Materials Science in Semiconductor Processing, vol. 5, (2003), p.189. 
6). M. W. Kuo, D. C. Shye, B. S. Chiou, J. S. Chen and H. C. Cheng: Integr. Ferroelectr., 61, 
(2004), p.183. 
7). D. C. Shye, J. S. Chen, M. W. Kuo, B. C. S. Chou, C. K. Jan, M. F. Wu, B. S. Chiou and H. 
C. Cheng: Proceedings of The 2004 International Electron Devices and Materials Symposia 
(IEDMS), (Dec. 2004), p.127. 
8). C. C. Ho, B. S. Chiou and L. C. Chang, C. C. Chou, B. H. Liou and C. C. Yu: Surface and 
Coatings Technology, vol. 201, (2006), p.4163-4167  
9). C. C. Ho, B. S. Chiou and L. C. Chang: Appl. Phys. Lett, 90(13), (2007), 132906 
10). Y. Yoshiyuki, Kato Megumi, and K. Yoshinori et al., Materials Research Society Symposium 
- Proceedings, vol. 688, (2002), p. 309. 
11). A.Sato, S. Nakagawa, and M. Naoe, “Improvement of crystallinity and magnetic 
characteristics of ferromagnetic-Co77Cr20Ta3/param agnet ic- Co65Cr35 bilayered films”, 
IEEE Trans. on Magnetics, vol. 36, (2000), p. 2936. 
12). Y. C. Pao, C. Yuen, C. Madden, and R. Marsland, “Long wavelength In0.53Ga0.47As 
photodetectors on GaAs with a thin super lattice buffer”, IEDM Tech. Dig., (1993), p. 
217~220. 
13). K. N. Tu, J. W. Mayer and L. C. Feldman, “Electronic thin film science”, Macmillan 
Publishing Company, New York, (1992), p. 6~8, 127~156.  
14). S. Wolf and R. N. Tauber, “Silicon processing for the VLSI era: volume 1 - process 
technology”, Lattice Press, California, U. S, (1986), p. 124~160, 305~6.  
 
 
 
 
 
 
 12
可供推廣之研發成果資料表 
■ 可申請專利  ■ 可技術移轉                                      日期：96 年 10 月 25 日 
國科會補助計畫 
計畫名稱：奈米夾層應用於鐵電薄膜電容器以改善熱穩定性與漏電
流之研究 
計畫主持人：史德智         
計畫編號：NSC  96－2218－E －131 －001         
學門領域：微電子工程 
技術/創作名稱 Methodologies of leakage suppress and thermal stability enhancement using nano layer techniques for ferroelectric thin films  
發明人/創作人 史德智 
中文：本案提出一低漏電流與加強在操作時電氣特性穩
定之鐵電多層薄膜元件，其 製造方法，在形成上下 部
電極、與鐵電薄膜 /奈米夾層 /鐵電薄膜之三明治結構多
層膜。其中之奈米夾層可為 過渡金屬或金屬氧化物 ，
並須調控該夾層於 3-10 原子層之厚度。可藉由製程手
法改變該夾層之特性，如雷 射退火，以在局部形成 所
預期之特性，藉以調控該鐵電薄膜元件之電氣行為。
技術說明 英文： 
The low leakage and thermal stabilized device are proposed here. The 
nano-layer film can be applied onto ferroelectric thin film capacitor as 
an interlayer to suppress leakage and TCC. The nano layer has to be 
carefully controlled within 3-10 atomic layers. The electrical 
characteristic can be adjust by the processes of nano-layer fabrication, 
so we can get a process tunable ferroelectric device.  
可利用之產業 
及 
可開發之產品 
鐵電、壓電、熱電元件、記憶元件，low loss 之高頻元件與微機電
元件等 
技術特點 
製程調控之方法較其他具奈米特性之元件簡單，因其利用一定程度
之不完美介面，所以對薄膜成長之精度要求可以較有彈性。 
推廣及運用的價值 
可在記憶元件工業，尤其是 high K 與奈米尺寸之世代要求下，加
以應用。 
※ 1.每項研發成果請填寫一式二份，一份隨成果報告送繳本會，一份送 貴單位
研發成果推廣單位（如技術移轉中心）。 
※ 2.本項研發成果若尚未申請專利，請勿揭露可申請專利之主要內容。 
※ 3.本表若不敷使用，請自行影印使用。 
附件二 
 2
 
 
1. 出席會議經過 
 
本研討會(FMA2007, the 24th meeting)為日本強誘電體應用會議委員會主辦，日本物理學
會、電氣學會、奈良先端科技大學…等單位協辦，為一具長久歷史在鐵電、壓電與熱電材料領
域之重要研討會，與 ISAF(IEEE主辦) 並列為二大重要研討會。本次會議地點選在古都京都舉
辦，地點為 CO-OP INN 大學聯合會館。 
本議程自 5/24-26共四日，主要研討領域分為 1. 強誘電材料, 2. 基礎、光應用, 3. 薄膜, 4. 
壓電材料, 5. 微波應用 等五大議題，約有 100篇論文發表。大會主席塩崎忠教授首先就強誘
電體材料之最新發展趨勢作一簡介，並就日本再此領域之工業發展史作一有趣生動的回顧，隨
後由各主講人發表最新之研究成果，發表演講的單位有近半為日本之產業界或產學合作成果。
此外、韓國在這個領域亦又相當好之研究成果，主要是在記憶元件之應用上。因此、三星電子
(Samsung Elec.) 也派出很多人與會，並參加隔週舉辦之 ISAF研討會。北京大學與中國科學院
亦派人參加發表演說。台灣方面有本校、台科大、台大、師大與中研院等單位參加發表論文。 
本人的演講被安排在第二天下午 24-T-14，因太多年沒在國際學術會議發表演說，本人對
自己在本次演講之時間與內容掌控不滿意，以致超出規定時間太多，但會議主席還是很有風度
地讓我講完。在本人演講之前幾場會議密集安排三星電子的研發演說，非常精采，所以讓我覺
得有為者當如是也。會議的最後一晚安排國際大師德國的 R. Waser就 Hysteretic Resistive 
Switching of Oxide 發表演說，就其機制與現象作深入淺出的精闢分析與探討，其對研究課題
掌握的精確度令人欣賞，不愧為大師級人物。 
會議期間靜岡大學電子系系主任 Ogawa-san一直力邀大家參加十一月份舉辦之日美/日韓
電子薄膜與應用國際研討會，其中第二場次之主席為台灣科技大學之周振嘉教授，周教授在本
領域有極傑出之表現，並曾獲選為世界最重要之 1000科學家之林。如無意外，希望在七月底
能有一些新的研究數據與研究發現可以投稿，以共襄盛舉。 
 
 
2. 與會之學術心得與建議 
這是本人第二次參加 FMA研討會，第一次為 2002年 ISAF與 FMA兩會合辦，當時覺得
規模很盛大且此國際會議辦的很好，數年後再參加則有新的感觸。 
I. 日本這類的會議並非只是一時興起的大拜拜，而是有長遠規劃，我們可以從這個連續
24年的會議中看到日本在這個產業發展的脈絡，各種層面的研究與組織分工，皆是有
計畫的發展，資源長期投入的效益與走短線大不相同。 
 4
 
 
 
 6
 
 
 
 
MingChi University of Technology
Characteristics of Nano Scaled Chromium 
Layers Integrated into BST Cell Capacitors
George DC Shye
May 24, 2007
3MingChi University of Technology
BST Qualifications for Microelectronic Devices  
Qualification Requirements
 Leakage current to meet data retention spec. 
 Temperature cycle tests: JEDEC JESD-documents
 Lifetime & EFR tests
Conventional Solutions for BST’s (or ferro-) Weak PointsTa
Tj
Ambient temperature: -40~85 oC
Junction temperature: -40~125oC
 High leakage: Electrode improvements & oxygen vacancy 
compensation 
 Extra temperature compensation circuits  
 Acceptor Dopants- modify Tc points  in 
order to obtain stable dielectric constants.   
complicated structures are often needed 
make  circuit design complicated and increase chip size 
1. Suitable for high power 
device
2. Interdiffusion concerns
5MingChi University of Technology
The Capacitance v.s. Temperature at Various Cr 
Thickness
BST
Cr
BST
Sputtered (Ba0.8, Sr0.2)TiO3 thin films Sol-gel (Ba0.6, Sr0.4)TiO3 thin films
Without Cr
BST/Cr/BST
7MingChi University of Technology
1-MHz
Temperature (oC)
The Dispersion Relation  & the Tangent Loss
9MingChi University of Technology
AFM Morphologies of BST/Nano-Cr/BST Multifilms
(a) BST (200nm) (b) Cr(1nm)/BST (200nm) (c) BST(20nm)/Cr(1nm)/ 
BST (200nm)
BST BST
Cr
BST
Cr BST
Almost the same Roughness increased
11MingChi University of Technology
Any region at BST/Cr interface 
of BST/Cr(>3nm)/BST.
The EDS Results of the BST/Nano-Cr/BST 
Cross-section
Cr layer of BST/Cr(2nm)/BST
”Discontinuous region” of 
BST/Cr(2nm)/BST
13MingChi University of Technology
Possible Mechanisms
From the point views of microstructure
 Domain strain might be formed by imperfect interface, 
resulting in dielectric relaxing– less temperature sensitive.
 Need further investigations on the interfacial properties, 
such as X-ray reflectivity, absorption, depth profile 
analysis of chemical compositions… and so on.     
15MingChi University of Technology
Acknowledgements
 Formosa Group: DRAM Fab-2, Naya-Tech & Infineon
Taiwan. 
 National Instrument Technology Research Center, Taiwan
 NDL & Chiao Tung Univ. 
