<!doctype html><html lang=cn><head><meta charset=utf-8><meta http-equiv=x-ua-compatible content="IE=edge"><meta name=viewport content="width=device-width,initial-scale=1"><meta name=referrer content="no-referrer"><link rel=dns-prefetch href=https://i.geekbank.cf/><title>干货：超过3nm后的晶体管技术选择 | 极客快訊</title><meta property="og:title" content="干货：超过3nm后的晶体管技术选择 - 极客快訊"><meta property="og:type" content="article"><meta property="og:locale" content="cn"><meta property="og:image" content="https://p1.pstatp.com/large/66c800029b30ea9d3d40"><link rel=alternate hreflang=x-default href=https://geekbank.cf/tw/%e7%a7%91%e6%8a%80/9ca0ddef.html><link rel=alternate hreflang=zh-tw href=https://geekbank.cf/tw/%e7%a7%91%e6%8a%80/9ca0ddef.html><link rel=alternate hreflang=zh-cn href=https://geekbank.cf/cn/%e7%a7%91%e6%8a%80/9ca0ddef.html><link rel=alternate hreflang=zh-hk href=https://geekbank.cf/tw/%e7%a7%91%e6%8a%80/9ca0ddef.html><link rel=alternate hreflang=zh-mo href=https://geekbank.cf/tw/%e7%a7%91%e6%8a%80/9ca0ddef.html><link rel=alternate hreflang=zh-my href=https://geekbank.cf/cn/%e7%a7%91%e6%8a%80/9ca0ddef.html><link rel=alternate hreflang=zh-sg href=https://geekbank.cf/cn/%e7%a7%91%e6%8a%80/9ca0ddef.html><link rel=canonical href=https://geekbank.cf/tw/%e7%a7%91%e6%8a%80/9ca0ddef.html><meta property="article:published_time" content="2020-11-14T20:55:15+08:00"><meta property="article:modified_time" content="2020-11-14T20:55:15+08:00"><meta name=Keywords content><meta name=description content="干货：超过3nm后的晶体管技术选择"><meta name=author content="极客快訊"><meta property="og:url" content="/cn/%E7%A7%91%E6%8A%80/9ca0ddef.html"><link rel=apple-touch-icon sizes=180x180 href=../../apple-touch-icon.png><link rel=icon type=image/png sizes=32x32 href=../../favicon-32x32.png><link rel=icon type=image/png sizes=16x16 href=../../favicon-16x16.png><link rel=manifest href=../../site.webmanifest><link rel=mask-icon href=../../safari-pinned-tab.svg color=#5bbad5><meta name=msapplication-TileColor content="#ffc40d"><meta name=theme-color content="#ffffff"><link rel=stylesheet href=https://geekbank.cf/css/normalize.css><link rel=stylesheet href=https://geekbank.cf/css/style.css><script type=text/javascript src=https://cdnjs.cloudflare.com/ajax/libs/jquery/3.4.1/jquery.min.js></script><script type=text/javascript src=https://geekbank.cf/js/jqthumb.min.js></script><script data-ad-client=ca-pub-3525055026201463 async src=https://pagead2.googlesyndication.com/pagead/js/adsbygoogle.js></script></head><body><header id=header class=clearfix><div class=container><div class=col-group><div class=site-name><h1><a id=logo href>🤓 极客快讯 Geek Bank</a></h1><p class=description>为你带来最全的科技知识 🧡</p></div><div><nav id=nav-menu class=clearfix><a class=current href>猜你喜歡</a>
<a href=../../tw/categories/%E7%A7%91%E6%8A%80.html title=科技>科技</a>
<a href=../../tw/categories/%E9%81%8A%E6%88%B2.html title=遊戲>遊戲</a>
<a href=../../tw/categories/%E7%A7%91%E5%AD%B8.html title=科學>科學</a></nav></div></div></div></header><div id=body><div class=container><div class=col-group><div class=col-8 id=main><div class=res-cons><article class=post><header><h1 class=post-title>干货：超过3nm后的晶体管技术选择</h1></header><date class="post-meta meta-date">2020-11-14</date><div class=post-meta><span>|</span>
<span class=meta-category><a href=cn/categories/%E7%A7%91%E6%8A%80.html>科技</a></span></div><div class=post-content><div><p>业界在规划到一直到2030年后的复杂而昂贵的技术，但目前尚不清楚这种扩展的技术路线图实际上到底会走多远。</p><p>尽管在芯片尺寸缩小过程中成本在飙升，但业界仍在继续寻找5到10年后的新型晶体管技术 - 尤其是到2nm和1nm的工艺节点技术。</p><p>具体而言，业界正在为3nm以后的确定下一个主要工艺节点和缩小晶体管选项。根据国际半导体技术路线图（ITRS，International Technology Roadmap for Semiconductors）2.0版，这两个节点分别称为2.5nm和1.5nm，预计分别出现在2027年和2030年。另一个半导体组织Imec对时间表更加积极，认为2.5纳米左右的工艺节点将在2024年前实现。</p><p>很难预测3nm以后会发生什么。实际上，3nm可能会更远甚至可能永远不会发生，因为在该领域中存在众多未知数和挑战。到时芯片可能会最终会失去缩放的动力。</p><p>今天的技术和未来的迭代甚至有可能在5nm以上的工艺节点处就能够提供足够的性能。而当今领先的晶体管类型 - finFET-取决于节点的定义方式可能会扩展到5nm或者3nm。然后，在4纳米/ 3纳米工艺节点，正在开发一些朝向下一代的晶体管技术，称为栅绕式(gate-all-around)晶体管架构FET（gate-all-around FETs），其中finFET放置在其侧面并且栅极缠绕在其周围。</p><p>但是，在栅绕式(gate-all-around)晶体管架构之后这个行业还有一个机会可能需要新的更快的设备。在高性能计算，人工智能和机器学习的兴起的浪潮中，许多人认为需要尽可能推动晶体管技术的发展。此外自动驾驶，5G，移动服务在未来也需要更多的半导体动力支持。所以在研发方面，半导体行业正在研究2.5纳米和1.5纳米的多种工艺技术。在这些工艺节点上这个行业可能会走下面的技术发展道路：</p><p>扩展栅绕式(gate-all-around)晶体管架构FET或者开发更复杂的技术版本，如互补FET（CFET，complementary FETs）和垂直纳米线FETs（vertical nanowire FETs）。</p><p>采用现有的finFET并用新材料调整它们，创建出所谓的负电容FET（NC-FET，negative-capacitance FET）。</p><p>将器件集成到先进的封装中。</p><p><img alt=干货：超过3nm后的晶体管技术选择 onerror=errorimg.call(this); src=https://p1.pstatp.com/large/66c800029b30ea9d3d40></p><p class=pgc-img-caption>图1：下一代晶体管架构。来源：Imec / ISS</p><p>当然还有其它的选择，现在预测胜利者还为时过早。 “FinFET一直是一项成功的创新。他们至少还有一两代工艺节点。除此之外，我们还有材料变化 - 锗（germanium）或III-V半导体沟道。我们可能有栅绕式(gate-all-around)晶体管架构。目前还不清楚这些想法中哪些最终会取代finFET，“Intel高级研究员兼工艺架构与集成主管Mark Bohr说。</p><p>Bohr说：“无论我们是在谈论负电容FET，栅绕式(gate-all-around)或III-V沟道，你都必须认识到现代逻辑产品的要求非常苛刻”。 “获得高机动性很好，但你也必须具有低泄漏特性。您必须具有低亚阈值电压和低电源电压。所以现在，我不确定是否有任何技术被证明是超越当今CMOS所能做到的全面赢家。在我们选择真正的赢家之前，我们还有其他方面的挑战需要面对。“</p><h1><strong>为什么要扩展</strong></h1><p>多年来，增长引擎一直围绕着摩尔定律（Moore’s Law），这个公理使晶体管密度每18个月翻一番。遵循摩尔定律（Moore’s Law），芯片制造商每18个月推出一种新工艺，作为降低每个晶体管成本的一种手段。</p><p>摩尔定律（Moore’s Law）是可行的，但它正在发展。在每个工艺节点上，工艺制造成本和复杂性都在飞涨，所以现在完全扩展工艺节点的节奏已经从18个月延长到2.5年或者更长的时间周期。另外，只有较少的代工厂客户可以承担迁移到先进工艺节点上的费用。</p><p>并非所有人都想转向领先的工艺节点。 28纳米及以上的需求依然强劲。令人惊讶的是，200mm晶圆厂需求依然强劲。 “我们继续看到2018年8英寸的强劲需求。它来自各种应用。我们看到移动领域对RF开关，MCU，嵌入式以及显示屏的需求尤其强劲。今天最具挑战性的事情实际是管理客户，因为现在需求势不可挡，“联电联席总裁Jason Wang在最近一次电话会议上表示。</p><p>不过，还有一些应用需要最新的半导体工艺流程，例如机器学习，服务器和智能手机。</p><p>又如，D2S销售基于图形处理器的专用高端系统。该系统用于各种半导体制造应用。 “所以，我们总是处于利用可用计算能力的边缘，”D2S首席执行官Aki Fujimura说。 “我可以非常有信心地说，我们并没有接近需要使用更多计算能力来改善半导体制造技术的方式。我确信所有其他用于高性能计算的应用领域都有类似的情况。尤其是随着深度学习的兴起，我预测对更高性能计算的渴望将使工艺节点继续超过7nm。“</p><p>然后有一些应用需要成熟和先进的器件工艺，例如汽车和自动驾驶汽车。 “这是两种不同的生态系统。你有人工智能（AI）计算，然后是车内的传感器和控制器，“TEL的高级技术人员Ben Rathsack说。 “对这些较老的工艺节点技术的需求实际上正在增加。然后，你有Nvidia（英伟达）的处理器。他们可能正在做人工智能（AI）处理。当然，他们正在推动高端器件工艺的发展。“</p><p>同时，一些制造工具已经准备好用于今天的器件。但对于2.5nm和1.5nm工艺节点来说，还存在一些差距。为了实现这些工艺节点，行业将需要以下新技术：</p><ul class=list-paddingleft-2><li><p><strong>新的光刻技术。</strong> 7nm / 5nm需要极紫外（EUV，Extreme ultraviolet）光刻技术。然而，在3nm以上，可能需要称为高数值孔径（NA high-numerical aperture）EUV的下一代EUV技术。</p></li><li><p><strong>选择性工艺。</strong>芯片制造商还需要更广泛的选择性沉积和蚀刻技术，使半导体供应商能够在精确的位置存放和移除材料。</p></li><li><p><strong>新的互连解决方案。</strong>芯片中的布线方案过于拥挤，在芯片上需要新的材料。</p></li></ul><p>然后，在每个工艺节点处，缺陷变得越来越小并且难以发现。 “横向扩展，即更密集的晶体管布局，推动了检测较小缺陷的需求，并增加了对设计感知检查和审查的需求。垂直缩放驱动了检测和验证埋藏缺陷的需求，“KLA-Tencor营销与应用副总裁Mark Shirey说。</p><p>“我们的问题变得越来越困难，而且越来越复杂。但是这个行业的共同之处在于，当你面临复杂性和困难时，这通常又是一个机会，“Lam Research高级副总裁兼技术研究员David Hemker在最近的一次活动中表示。</p><p>在谈到摩尔定律（Moore’s Law）和其他议题的主题时，Hemker补充道：“我们非常看好能够在几乎任何器件摩尔定律（Moore’s Law）继续有效。我们看到有很多选择，因为我们希望达到3nm甚至更低的工艺节点。“</p><h1><strong>finFET演变</strong></h1><p>与此同时，今天，芯片制造商正在增加对10nm / 7nm finFET的投入。在finFET中，电流的控制是通过在鳍的三个侧面的每一个上实现一个栅极来完成的。</p><p><img alt=干货：超过3nm后的晶体管技术选择 onerror=errorimg.call(this); src=https://p1.pstatp.com/large/66c60003d68d7637cca1></p><p class=pgc-img-caption>图2：FinFET vs 平面架构。来源：Lam Research</p><p>根据ITRS的半导体路线图，在7nm之后，下一个工艺技术节点为5nm，3nm，2.5nm和1.5nm。但是，这些工艺节点的时序是一种移动的目标，工艺节点的名称也是随意的，并不反映晶体管的规格。</p><p>那么finFET技术可以持续多久？ “我们相信finFET可以持续到约5nm的工艺节点。当然，这取决于您如何调整栅极的距离。如果您稍稍放宽栅极间距，finFET将持续更长时间，“Imec半导体技术与系统执行副总裁An Steegen表示。 “我们看到纳米片，然后拉长的纳米线是一个很好的候选者。”</p><p>对于一些人来说，finFET的技术继任者是下一代称为横向栅绕式(gate-all-around)FET晶体管的技术。在2020年左右预计实现4纳米和/或3纳米，栅绕式(gate-all-around)是finFET的技术演进步骤。</p><p>两种主要类型的栅绕式(gate-all-around)FET晶体管是纳米线（nanowire）FET和纳米片（nanosheet）FET。在纳米线（nanowire）FET中，通道使用细线。纳米片（nanosheet）FET中通常使用片状材料沟道。</p><p><img alt=干货：超过3nm后的晶体管技术选择 onerror=errorimg.call(this); src=https://p3.pstatp.com/large/66c700037a741485b33c></p><p class=pgc-img-caption>图3：（a）finFET，（b）纳米线（nanowire）和（c）纳米片（nanosheet）</p><p>图3：（a）finFET，（b）纳米线（nanowire）和（c）纳米片（nanosheet）的模拟横截面。来源：IBM</p><p>栅绕式(gate-all-around)架构提供对栅极的更多控制，从而提高性能并减少泄漏。 “应用材料（Applied Materials）公司技术项目总经理Mike Chudzik说：”这是一种改进的栅极控制，可以让您继续缩短栅极的长度。</p><p>使用当今的晶圆厂工具和设计技术，可以开发栅绕式(gate-all-around)器件。例如，芯片制造商仍然可以利用名为协同优化的成熟设计技术。</p><p>这里的想法是在每个工艺节点的标准单元布局中减少轨道高度和单元（Cell）大小。标准单元是设计中的预定义逻辑单元。这些单元格放置在一个网格中。该轨道定义了标准单元布局的高度。例如，根据Imec的说法，7nm可能具有6轨道高度单元，这使得设计栅极间距为56nm且金属间距为36nm的器件成为可能。</p><p>然后，根据Imec的说法，4nm / 3nm涉及一个轨道高度为5.5-4.5的布局，使得栅极间距从36nm到42nm，金属间距从21nm到24nm的器件成为可能。</p><p><img alt=干货：超过3nm后的晶体管技术选择 onerror=errorimg.call(this); src=https://p1.pstatp.com/large/66c60003d7645868c0b6></p><p class=pgc-img-caption>图4：通过缩放增强器来支持单元库缩放。来源：Imec</p><p>基于半导体工艺的演进路线图，横向纳米线/纳米片FET可以从4nm / 3nm延伸到约2nm处，这意味着该技术可能仅持续一个或两个工艺节点。</p><p>在2纳米时，该行业面临一些障碍。从理论上讲，2纳米器件将由3轨高度布局构成，但至少在现在，这种类型的方案很难想象。 Imec的项目总监Diederik Verkest说：“你至少需要三条轨道才能制造出一个正常的半导体单元”。 因此“采用这种架构，它变得非常具有挑战性。”。</p><p>总而言之，这个行业可能需要一个新的解决方案。但芯片制造商不想从头开始。相反，他们倾向于采用现有的工作和制造技术然后再扩张演进发展它们。</p><p><img alt=干货：超过3nm后的晶体管技术选择 onerror=errorimg.call(this); src=https://p1.pstatp.com/large/66c40004103a7f8b565c></p><p class=pgc-img-caption>图5：Imec对晶体管路线图的看法。</p><p>Imec提出了两种工艺选择 - CFETs（complementary FETs）和垂直纳米线（vertical nanowires）。针对2.5nm以及更先进的工艺节点，CFET是一种更复杂的全栅型器件。传统的栅绕式(gate-all-around)效应晶体管器件将多条p型导线堆叠在一起。而在单独的器件中，晶体管彼此堆叠n型导线。</p><p>在CFET中，有一个想法是将nFET和pFET导线相互堆叠在一起。 CFET可以将一个nFET堆叠在pFET导线的顶部，或者将两个nFET堆叠在两个pFET导线的顶部。</p><p>由于CFET将n型和p型器件堆叠在一起，这种晶体管提供了一些优点。 “主要好处是面积”。 Verkest说，面积缩放为您带来了功耗和性能方面的一些优势。 “就静电控制而言，CFET将与通常的纳米线相同。它们都是栅绕式(gate-all-around)的体系结构。“</p><p>其他好处不太清楚。 CFET将提供面积缩放提升，但它们具有与传统栅绕式(gate-all-around)器件大致相同的晶体管规格。</p><p>CFET在制造中更难以制造，并且可能需要更高的结构。这反过来可能意味着更高的电容。</p><p>另一种解决方案是垂直纳米线FET（VFET）。横向栅绕式(gate-all-around)FET将导线水平堆叠。与之相反的是，垂直纳米线FET（VFET）垂直堆叠导线。源极，栅极和漏极堆叠在一起。这意味着这种架构能够带来面积上的收益。</p><p><img alt=干货：超过3nm后的晶体管技术选择 onerror=errorimg.call(this); src=https://p3.pstatp.com/large/66c50003ec2159895d31></p><p class=pgc-img-caption>图6：横向纳米线FET与垂直纳米线FET。 来源：Imec</p><p>垂直纳米线FETs（VFETs）有一些缺点。 VFETs是缩放SRAM的有效器件。但它不是一个缩小逻辑单元的器件。</p><p>VFETs也很难在晶圆厂制造，但该技术已在实验室中得到证明。在IEDM，Imec，Lam Research和KU Leuven提交了一篇关于垂直纳米片和III-V材料的VFET器件的论文。在该工艺中，使用电子束光刻在结构上形成图案。据报道，该表面被蚀刻，从1纳米到100纳米的阵列形成直径范围从25纳米到75纳米的垂直纳米线。</p><h1><strong>什么是NC-FET？</strong></h1><p>还有其他选项。 2008年，普渡大学的研究人员提出了所谓的负电容FET（negative-capacitance FETs）或者简称为NC-FETs的想法。</p><p>针对3nm及更先进的工艺，NC-FET不是新器件。取而代之的是，一个NC-FET采用现有的晶体管和基于氧化铪的高k /金属栅极叠层。然后，栅极叠层被修改为铁电性质，产生远低于60mV /十倍频程极限的陡峭的亚阈值斜率器件。</p><p><img alt=干货：超过3nm后的晶体管技术选择 onerror=errorimg.call(this); src=https://p9.pstatp.com/large/66c90001a341fe46d9dc></p><p class=pgc-img-caption>图7：负电容FET（ Negative capacitance FET）</p><p>图7：负电容FET（ Negative capacitance FET）。资料来源：PeterGrünberg半导体纳米电子学研究所</p><p>平面器件，finFET甚至栅绕式(gate-all-around)器件都可以使用铁电性质进行修改，只要它包含有氧化铪。 “基本上，铁电体就像电压放大器。你把一个电压放在上面。由于它以相互作用的方式，它会放大电压。这就是为什么你会得到这个增强的亚阈值斜率，“Applied Materials的Chudzik说。</p><p><img alt=干货：超过3nm后的晶体管技术选择 onerror=errorimg.call(this); src=https://p1.pstatp.com/large/66c50003ec948276ff79></p><p class=pgc-img-caption>图8：NC-FET原理图。来源：SRC，内布拉斯加大学林肯分校</p><p>NC-FET与隧道FET（TFET，tunnel FETs ）属于同一类别的半导体器件，这是一种未来陡峭的候选亚阈值晶体管。尽管与NC-FET不同，TFET将需要一个全新的结构。</p><p>NC-FET与一种称为铁电FET（FeFET）的技术有关。 NC-FET和FeFET都利用氧化铪中的铁电特性。</p><p>FeFET和NC-FET不同。 “最重要的区别是，NC-FET用于逻辑器件，而FeFET用于存储器。原则上，NC-FET是不具有非易失性存储器的逻辑器件。另一种是FeFET，是一种非易失性存储器件，“正在开发FeFET的公司Ferroelectric Memory Co.（FMC）的首席执行官StefanMüller说。</p><p>在这两种情况下，将铁电材料夹在两种其他材料之间并使用沉积技术沉积到基于铪的栅极叠层中。 “在FeFET中，希望将铁电体和硅体材料之间的缓冲区尽可能薄。这与数据保留有关。缓冲层越薄，数据保留度越好，“Müller说。 “NC-FET是不同的。原则上，NC-FET晶体管没有数据保留特性。这意味着它在铁电体和硅体之间的缓冲层上的要求是不同的。“</p><p>在一个例子中，GlobalFoundries最近发表了一篇关于实验性14nm finFET的论文，该论文在栅堆叠中结合了掺杂的哈夫尼亚铁电层。 GlobalFoundries将其称为14nm铁电finFET。它可以分类为具有负电容的finFET或者NC-FETs器件。</p><p>在一个14nm finFET的器件中，GlobalFoundries测试厚度为3nm，5nm和8nm的铁电层。他们还测试了1.5nm未掺杂层。 “我们发现8纳米厚的薄膜仍然具有功能性器件，”GlobalFoundries的高级技术人员Zoran Krivokapic说。 “铁电器件显示改善的亚阈值斜率低至54mV / dec。这是我们第一次展示带有铁电器件的环形振荡器可以在类似于常规电介质的频率下工作，而改善的亚阈值斜率降低了它们的有功功耗。“</p><p>虽然NC-FET面临一些挑战。 但是“它有很多的前景和兴趣，但还有很多未解决的问题。有了这个门，你有很多空间来放铁电材料，铁电材料很厚，50到80埃。这将弥补现代finFET的差距，“Applied Material的Chudzik说。 “该行业已经处于7纳米水平，所以他们需要缩放这种材料，但仍然表明它是一种铁电材料。可靠性是一个挑战。然后由于一些寄生效应，可能会有一些独特的器件设计限制。“</p><h1><strong>其他解决方案</strong></h1><p>IC制造商也在寻求芯片扩展的替代方案。其中一个想法是将多个器件放在一个先进的封装中，这可以以较低的成本提供与缩放器件相同的功能。</p><p>有人称这种混合缩放或者是异构集成。 “我不认为人们会说，'现在我们将停止器件扩展，并且我们将切换到混合扩展，”Imec的Steegen说。 “今天想想封装和封装中堆叠不同模具的方式。您也可以将其视为混合缩放的一种形式。你可以说它今天已经开始。但我们可以在这条道路上继续前进。“</p><p>下一步是什么？超越1.5纳米的技术路线图还不清晰。在Imec的路线图上，有几种未来的科技，如TFET和自旋波（ spin-wave）器件。 作为3D NAND的逻辑版本的3D纳米结构也是一种可能性。</p><p>这些未来派器件将需要新的工具和材料，更不用说需要大量的资金。</p><p>很显然，5纳米和超越5纳米工艺节点的问题比答案还要多。也许栅绕式(gate-all-around)是答案，或者研究人员偶然会发现一种新技术。当然还有一种可能性就是今天的技术可能会持续更长时间，推迟对这些新型晶体管的需求。</p><p>（完）</p></div></div><div class="post-meta meta-tags"><ul class=clearfix><li><a>'干货','超过','3nm'</a></li></ul></div></article></div></div><div id=secondary><section class=widget><form id=search action=//www.google.com/search method=get accept-charset=utf-8 target=_blank _lpchecked=1><input type=text name=q maxlength=20 placeholder=搜索>
<input type=hidden name=sitesearch value=geekbank.cf>
<button type=submit>🔍</button></form></section><section class=widget><h3 class=widget-title>最新文章 ⚡</h3><ul class=widget-list></ul></section><section class=widget><h3 class=widget-title>其他</h3><ul class=widget-list><li><a href=TOS.html>使用條款</a></li><li><a href=CommentPolicy.html>留言政策</a></li><li><a href=mailto:gdnews@tuta.io rel=nofollow>DMCA</a></li><li><a href=mailto:gdnews@tuta.io rel=nofollow>聯絡我們</a></li></ul></section></div></div></div></div><footer id=footer><div class=container>&copy; 2020 <a href>极客快訊</a></div></footer><script type=text/javascript>window.MathJax={tex2jax:{inlineMath:[['$','$']],processEscapes:true}};</script><script src="https://cdnjs.cloudflare.com/ajax/libs/mathjax/2.7.5/MathJax.js?config=TeX-MML-AM_CHTML" async></script><a id=rocket href=#top></a><script type=text/javascript src=https://kknews.cf/js/totop.js async></script><script type=application/javascript>var doNotTrack=false;if(!doNotTrack){window.ga=window.ga||function(){(ga.q=ga.q||[]).push(arguments)};ga.l=+new Date;ga('create','UA-146415161-2','auto');ga('send','pageview');}</script><script async src=https://www.google-analytics.com/analytics.js></script><script type=text/javascript src="//s7.addthis.com/js/300/addthis_widget.js#pubid=ra-5e508ed9e4e698bb"></script></body></html>