1. 報告內容 
1.1 前言 
近年來，有越來越多在嵌入式即時系統上的應用，例如數位相機、手機、可
攜式多媒體播放器，需要大量的運算。一般的微處理器 (General Purpose 
Microcontroller)在多媒體的處理上已經不能滿足這些應用；由於數位訊號處理器
(Digital Signal Processor)在資料的運算速度的優勢，使得它在消費性電子產品上
佔有不可抹滅的地位。 
在建構多媒體系統時，針對各種應用來而特製的硬體也許在速度有很大的優
勢，但是有不少缺點。首先，特製的硬體通常不是可重複使用；即使應用稍微變
更，特製硬體也必須重新設計。第二，硬體的設計流程非常耗時。第三，特製硬
體只適合應用在於簡單而大量的運算，在某些複雜運算的應用中，特製的硬體幾
乎不可能達成。另一建構多媒體系統的架構是結合數位訊號處理器與部份硬體加
速器。在這類的系統中，硬體加速器負責運算大量而規律的運算，而數位訊號處
理器負責其他運算以及控制硬體加速器。借由結合數位訊號處理器與硬體加速
器，可以降低硬體設計複雜度以及縮短產品上市時間。第三種建構多媒體系統的
架構是結合微處理器以及一個或數個數位訊號處理器(MCU/DSP solution)。數位
訊號處理器的架構很適合應用在運算，但在資料處理與輸入輸出方面卻不太適
合。微處理器卻剛好相反，在資料處理以及輸入輸出方面有不錯的表現。因此結
合數位訊號處理器與微處理器，可以互補缺點以及取得雙方面的優點。 
1.2 研究目的 
我們可以從以上的看出數位訊號處理器在嵌入式多媒體系統中，扮演相當重
要的角色。近年來系統晶片(SoC)在各方面的優勢，也逐漸成為系統整合的主流。
在系統晶片中，主要的核心單元是一微處理器或者數位訊號處理器，但是國內能
提供微處理器或者數位訊號處理 Soft IP 的公司幾乎沒有，而要向國外處理器大
廠的授權金又非常龐大。因此本計畫的目的是建構出屬於自己的數位訊號處理
器。 
為了使數位訊號處理器容易使用，必須要能支援除錯機制，本計畫的另一目
的就是在此數位訊號處理器上實作除錯器。 
 2
1.4.1 架構 
圖 一是本計畫的數位訊號處理器(Scream dsp16)架構圖[4]-[7]，運算單元包含
ALU, MAC, SHT，分別用來處理數學、邏輯運算、乘法運算以及位移運算；資
料位址產生器(DAG, data address generator)，用來產生記憶體位址；狀態堆疊
(Status Stack)與程式計數器堆疊(PC Stack)用來儲存程式執行時的狀態；迴圈堆疊
(Loop Stack)提供硬體所支援的迴圈；中斷控制(Interrupt Control)與及程式流程控
制(Program Sequencer Control)；周邊I/O 包含計時器(Timer)、DMA Controller、
Wishbone Master/Slave。 
 
圖 一 Scream dsp16 數位訊號處理器架構 
1.4.2 除錯機制 
本計畫所實現的除錯機制如圖 二所示[8]，Emulator會送Instruction給dsp16
執行，且會從dsp16 讀固定register的值回來，這個register的值可以透過dsp16
的instruction直接更改。 
 4
1.4.2.2 Emulator Read 
Emulator 透過這個 protocol 讀 register 的內容回來，register size = 16bit，
所以要讀兩次(Low byte first)。 
 
圖 四 Emulator Read Protocol 
表格 2為此介面協定的電子訊號特性。 
Parameter Symbol Min Max Units 
Read/Write low width tL tCK   ns 
Read/Write high width tH tCK   ns 
Write Data Setup Time tWS 1   ns 
Write Data Hold Time tWH 1   ns 
Read Data delay tRD   tCK ns 
Read Dat hold tRH 0   ns 
     
tCK = dsp16 Clock Rate     
表格 2 電子訊號特性 
1.5 結果與討論 
為了驗證本數位訊號處理器，我們也移植了音訊壓縮程式AAC Encoder[9]，
表格 3是執行AAC Encoder所須時間及記憶體。 
 
 
 6
