TimeQuest Timing Analyzer report for MSX_FPGA_Top
Mon Dec 11 10:09:30 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'A[2]'
 12. Slow Model Hold: 'A[2]'
 13. Slow Model Minimum Pulse Width: 'A[2]'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Output Enable Times
 21. Minimum Output Enable Times
 22. Output Disable Times
 23. Minimum Output Disable Times
 24. Fast Model Setup Summary
 25. Fast Model Hold Summary
 26. Fast Model Recovery Summary
 27. Fast Model Removal Summary
 28. Fast Model Minimum Pulse Width Summary
 29. Fast Model Setup: 'A[2]'
 30. Fast Model Hold: 'A[2]'
 31. Fast Model Minimum Pulse Width: 'A[2]'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Propagation Delay
 37. Minimum Propagation Delay
 38. Output Enable Times
 39. Minimum Output Enable Times
 40. Output Disable Times
 41. Minimum Output Disable Times
 42. Multicorner Timing Analysis Summary
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Progagation Delay
 48. Minimum Progagation Delay
 49. Setup Transfers
 50. Hold Transfers
 51. Report TCCS
 52. Report RSKM
 53. Unconstrained Paths
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; MSX_FPGA_Top                                                      ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 20     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                           ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets  ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; A[2]       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { A[2] } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+


+-----------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                   ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 503.02 MHz ; 405.02 MHz      ; A[2]       ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; A[2]  ; -0.988 ; -6.802        ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; A[2]  ; 0.027 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; A[2]  ; -1.469 ; -35.685               ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'A[2]'                                                                                                             ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -0.988 ; exp_slot:exp|exp_reg[5] ; exp_slot:exp|cpu_q[5]$latch ; A[2]         ; A[2]        ; 1.000        ; -0.027     ; 0.956      ;
; -0.876 ; exp_slot:exp|exp_reg[3] ; exp_slot:exp|cpu_q[3]$latch ; A[2]         ; A[2]        ; 1.000        ; 0.130      ; 0.816      ;
; -0.840 ; exp_slot:exp|exp_reg[1] ; exp_slot:exp|cpu_q[1]$latch ; A[2]         ; A[2]        ; 1.000        ; 0.118      ; 0.818      ;
; -0.837 ; exp_slot:exp|exp_reg[4] ; exp_slot:exp|cpu_q[4]$latch ; A[2]         ; A[2]        ; 1.000        ; 0.113      ; 0.802      ;
; -0.823 ; exp_slot:exp|exp_reg[2] ; exp_slot:exp|cpu_q[2]$latch ; A[2]         ; A[2]        ; 1.000        ; 0.371      ; 0.824      ;
; -0.816 ; exp_slot:exp|exp_reg[6] ; exp_slot:exp|cpu_q[6]$latch ; A[2]         ; A[2]        ; 1.000        ; 0.153      ; 0.820      ;
; -0.812 ; exp_slot:exp|exp_reg[7] ; exp_slot:exp|cpu_q[7]$latch ; A[2]         ; A[2]        ; 1.000        ; 0.153      ; 0.825      ;
; -0.810 ; exp_slot:exp|exp_reg[0] ; exp_slot:exp|cpu_q[0]$latch ; A[2]         ; A[2]        ; 1.000        ; 0.154      ; 0.824      ;
; 0.015  ; A[2]                    ; s_fe[3]                     ; A[2]         ; A[2]        ; 0.500        ; 6.199      ; 6.722      ;
; 0.016  ; A[2]                    ; s_ff[0]                     ; A[2]         ; A[2]        ; 0.500        ; 6.200      ; 6.722      ;
; 0.016  ; A[2]                    ; s_ff[3]                     ; A[2]         ; A[2]        ; 0.500        ; 6.200      ; 6.722      ;
; 0.016  ; A[2]                    ; s_ff[1]                     ; A[2]         ; A[2]        ; 0.500        ; 6.200      ; 6.722      ;
; 0.016  ; A[2]                    ; s_ff[2]                     ; A[2]         ; A[2]        ; 0.500        ; 6.200      ; 6.722      ;
; 0.016  ; A[2]                    ; s_ff[4]                     ; A[2]         ; A[2]        ; 0.500        ; 6.200      ; 6.722      ;
; 0.107  ; A[2]                    ; s_fe[1]                     ; A[2]         ; A[2]        ; 0.500        ; 6.200      ; 6.631      ;
; 0.107  ; A[2]                    ; s_fe[2]                     ; A[2]         ; A[2]        ; 0.500        ; 6.200      ; 6.631      ;
; 0.107  ; A[2]                    ; s_fe[0]                     ; A[2]         ; A[2]        ; 0.500        ; 6.200      ; 6.631      ;
; 0.107  ; A[2]                    ; s_fe[4]                     ; A[2]         ; A[2]        ; 0.500        ; 6.200      ; 6.631      ;
; 0.114  ; A[2]                    ; s_fc[3]                     ; A[2]         ; A[2]        ; 0.500        ; 6.200      ; 6.624      ;
; 0.114  ; A[2]                    ; s_fc[1]                     ; A[2]         ; A[2]        ; 0.500        ; 6.200      ; 6.624      ;
; 0.114  ; A[2]                    ; s_fc[2]                     ; A[2]         ; A[2]        ; 0.500        ; 6.200      ; 6.624      ;
; 0.114  ; A[2]                    ; s_fc[0]                     ; A[2]         ; A[2]        ; 0.500        ; 6.200      ; 6.624      ;
; 0.114  ; A[2]                    ; s_fc[4]                     ; A[2]         ; A[2]        ; 0.500        ; 6.200      ; 6.624      ;
; 0.225  ; A[2]                    ; s_fd[3]                     ; A[2]         ; A[2]        ; 0.500        ; 6.200      ; 6.513      ;
; 0.225  ; A[2]                    ; s_fd[1]                     ; A[2]         ; A[2]        ; 0.500        ; 6.200      ; 6.513      ;
; 0.225  ; A[2]                    ; s_fd[2]                     ; A[2]         ; A[2]        ; 0.500        ; 6.200      ; 6.513      ;
; 0.225  ; A[2]                    ; s_fd[4]                     ; A[2]         ; A[2]        ; 0.500        ; 6.200      ; 6.513      ;
; 0.225  ; A[2]                    ; s_fd[0]                     ; A[2]         ; A[2]        ; 0.500        ; 6.200      ; 6.513      ;
; 0.515  ; A[2]                    ; s_fe[3]                     ; A[2]         ; A[2]        ; 1.000        ; 6.199      ; 6.722      ;
; 0.516  ; A[2]                    ; s_ff[0]                     ; A[2]         ; A[2]        ; 1.000        ; 6.200      ; 6.722      ;
; 0.516  ; A[2]                    ; s_ff[3]                     ; A[2]         ; A[2]        ; 1.000        ; 6.200      ; 6.722      ;
; 0.516  ; A[2]                    ; s_ff[1]                     ; A[2]         ; A[2]        ; 1.000        ; 6.200      ; 6.722      ;
; 0.516  ; A[2]                    ; s_ff[2]                     ; A[2]         ; A[2]        ; 1.000        ; 6.200      ; 6.722      ;
; 0.516  ; A[2]                    ; s_ff[4]                     ; A[2]         ; A[2]        ; 1.000        ; 6.200      ; 6.722      ;
; 0.607  ; A[2]                    ; s_fe[1]                     ; A[2]         ; A[2]        ; 1.000        ; 6.200      ; 6.631      ;
; 0.607  ; A[2]                    ; s_fe[2]                     ; A[2]         ; A[2]        ; 1.000        ; 6.200      ; 6.631      ;
; 0.607  ; A[2]                    ; s_fe[0]                     ; A[2]         ; A[2]        ; 1.000        ; 6.200      ; 6.631      ;
; 0.607  ; A[2]                    ; s_fe[4]                     ; A[2]         ; A[2]        ; 1.000        ; 6.200      ; 6.631      ;
; 0.614  ; A[2]                    ; s_fc[3]                     ; A[2]         ; A[2]        ; 1.000        ; 6.200      ; 6.624      ;
; 0.614  ; A[2]                    ; s_fc[1]                     ; A[2]         ; A[2]        ; 1.000        ; 6.200      ; 6.624      ;
; 0.614  ; A[2]                    ; s_fc[2]                     ; A[2]         ; A[2]        ; 1.000        ; 6.200      ; 6.624      ;
; 0.614  ; A[2]                    ; s_fc[0]                     ; A[2]         ; A[2]        ; 1.000        ; 6.200      ; 6.624      ;
; 0.614  ; A[2]                    ; s_fc[4]                     ; A[2]         ; A[2]        ; 1.000        ; 6.200      ; 6.624      ;
; 0.725  ; A[2]                    ; s_fd[3]                     ; A[2]         ; A[2]        ; 1.000        ; 6.200      ; 6.513      ;
; 0.725  ; A[2]                    ; s_fd[1]                     ; A[2]         ; A[2]        ; 1.000        ; 6.200      ; 6.513      ;
; 0.725  ; A[2]                    ; s_fd[2]                     ; A[2]         ; A[2]        ; 1.000        ; 6.200      ; 6.513      ;
; 0.725  ; A[2]                    ; s_fd[4]                     ; A[2]         ; A[2]        ; 1.000        ; 6.200      ; 6.513      ;
; 0.725  ; A[2]                    ; s_fd[0]                     ; A[2]         ; A[2]        ; 1.000        ; 6.200      ; 6.513      ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'A[2]'                                                                                                             ;
+-------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.027 ; A[2]                    ; s_fd[3]                     ; A[2]         ; A[2]        ; 0.000        ; 6.200      ; 6.513      ;
; 0.027 ; A[2]                    ; s_fd[1]                     ; A[2]         ; A[2]        ; 0.000        ; 6.200      ; 6.513      ;
; 0.027 ; A[2]                    ; s_fd[2]                     ; A[2]         ; A[2]        ; 0.000        ; 6.200      ; 6.513      ;
; 0.027 ; A[2]                    ; s_fd[4]                     ; A[2]         ; A[2]        ; 0.000        ; 6.200      ; 6.513      ;
; 0.027 ; A[2]                    ; s_fd[0]                     ; A[2]         ; A[2]        ; 0.000        ; 6.200      ; 6.513      ;
; 0.138 ; A[2]                    ; s_fc[3]                     ; A[2]         ; A[2]        ; 0.000        ; 6.200      ; 6.624      ;
; 0.138 ; A[2]                    ; s_fc[1]                     ; A[2]         ; A[2]        ; 0.000        ; 6.200      ; 6.624      ;
; 0.138 ; A[2]                    ; s_fc[2]                     ; A[2]         ; A[2]        ; 0.000        ; 6.200      ; 6.624      ;
; 0.138 ; A[2]                    ; s_fc[0]                     ; A[2]         ; A[2]        ; 0.000        ; 6.200      ; 6.624      ;
; 0.138 ; A[2]                    ; s_fc[4]                     ; A[2]         ; A[2]        ; 0.000        ; 6.200      ; 6.624      ;
; 0.145 ; A[2]                    ; s_fe[1]                     ; A[2]         ; A[2]        ; 0.000        ; 6.200      ; 6.631      ;
; 0.145 ; A[2]                    ; s_fe[2]                     ; A[2]         ; A[2]        ; 0.000        ; 6.200      ; 6.631      ;
; 0.145 ; A[2]                    ; s_fe[0]                     ; A[2]         ; A[2]        ; 0.000        ; 6.200      ; 6.631      ;
; 0.145 ; A[2]                    ; s_fe[4]                     ; A[2]         ; A[2]        ; 0.000        ; 6.200      ; 6.631      ;
; 0.236 ; A[2]                    ; s_ff[0]                     ; A[2]         ; A[2]        ; 0.000        ; 6.200      ; 6.722      ;
; 0.236 ; A[2]                    ; s_ff[3]                     ; A[2]         ; A[2]        ; 0.000        ; 6.200      ; 6.722      ;
; 0.236 ; A[2]                    ; s_ff[1]                     ; A[2]         ; A[2]        ; 0.000        ; 6.200      ; 6.722      ;
; 0.236 ; A[2]                    ; s_ff[2]                     ; A[2]         ; A[2]        ; 0.000        ; 6.200      ; 6.722      ;
; 0.236 ; A[2]                    ; s_ff[4]                     ; A[2]         ; A[2]        ; 0.000        ; 6.200      ; 6.722      ;
; 0.237 ; A[2]                    ; s_fe[3]                     ; A[2]         ; A[2]        ; 0.000        ; 6.199      ; 6.722      ;
; 0.453 ; exp_slot:exp|exp_reg[2] ; exp_slot:exp|cpu_q[2]$latch ; A[2]         ; A[2]        ; 0.000        ; 0.371      ; 0.824      ;
; 0.527 ; A[2]                    ; s_fd[3]                     ; A[2]         ; A[2]        ; -0.500       ; 6.200      ; 6.513      ;
; 0.527 ; A[2]                    ; s_fd[1]                     ; A[2]         ; A[2]        ; -0.500       ; 6.200      ; 6.513      ;
; 0.527 ; A[2]                    ; s_fd[2]                     ; A[2]         ; A[2]        ; -0.500       ; 6.200      ; 6.513      ;
; 0.527 ; A[2]                    ; s_fd[4]                     ; A[2]         ; A[2]        ; -0.500       ; 6.200      ; 6.513      ;
; 0.527 ; A[2]                    ; s_fd[0]                     ; A[2]         ; A[2]        ; -0.500       ; 6.200      ; 6.513      ;
; 0.638 ; A[2]                    ; s_fc[3]                     ; A[2]         ; A[2]        ; -0.500       ; 6.200      ; 6.624      ;
; 0.638 ; A[2]                    ; s_fc[1]                     ; A[2]         ; A[2]        ; -0.500       ; 6.200      ; 6.624      ;
; 0.638 ; A[2]                    ; s_fc[2]                     ; A[2]         ; A[2]        ; -0.500       ; 6.200      ; 6.624      ;
; 0.638 ; A[2]                    ; s_fc[0]                     ; A[2]         ; A[2]        ; -0.500       ; 6.200      ; 6.624      ;
; 0.638 ; A[2]                    ; s_fc[4]                     ; A[2]         ; A[2]        ; -0.500       ; 6.200      ; 6.624      ;
; 0.645 ; A[2]                    ; s_fe[1]                     ; A[2]         ; A[2]        ; -0.500       ; 6.200      ; 6.631      ;
; 0.645 ; A[2]                    ; s_fe[2]                     ; A[2]         ; A[2]        ; -0.500       ; 6.200      ; 6.631      ;
; 0.645 ; A[2]                    ; s_fe[0]                     ; A[2]         ; A[2]        ; -0.500       ; 6.200      ; 6.631      ;
; 0.645 ; A[2]                    ; s_fe[4]                     ; A[2]         ; A[2]        ; -0.500       ; 6.200      ; 6.631      ;
; 0.667 ; exp_slot:exp|exp_reg[6] ; exp_slot:exp|cpu_q[6]$latch ; A[2]         ; A[2]        ; 0.000        ; 0.153      ; 0.820      ;
; 0.670 ; exp_slot:exp|exp_reg[0] ; exp_slot:exp|cpu_q[0]$latch ; A[2]         ; A[2]        ; 0.000        ; 0.154      ; 0.824      ;
; 0.672 ; exp_slot:exp|exp_reg[7] ; exp_slot:exp|cpu_q[7]$latch ; A[2]         ; A[2]        ; 0.000        ; 0.153      ; 0.825      ;
; 0.686 ; exp_slot:exp|exp_reg[3] ; exp_slot:exp|cpu_q[3]$latch ; A[2]         ; A[2]        ; 0.000        ; 0.130      ; 0.816      ;
; 0.689 ; exp_slot:exp|exp_reg[4] ; exp_slot:exp|cpu_q[4]$latch ; A[2]         ; A[2]        ; 0.000        ; 0.113      ; 0.802      ;
; 0.700 ; exp_slot:exp|exp_reg[1] ; exp_slot:exp|cpu_q[1]$latch ; A[2]         ; A[2]        ; 0.000        ; 0.118      ; 0.818      ;
; 0.736 ; A[2]                    ; s_ff[0]                     ; A[2]         ; A[2]        ; -0.500       ; 6.200      ; 6.722      ;
; 0.736 ; A[2]                    ; s_ff[3]                     ; A[2]         ; A[2]        ; -0.500       ; 6.200      ; 6.722      ;
; 0.736 ; A[2]                    ; s_ff[1]                     ; A[2]         ; A[2]        ; -0.500       ; 6.200      ; 6.722      ;
; 0.736 ; A[2]                    ; s_ff[2]                     ; A[2]         ; A[2]        ; -0.500       ; 6.200      ; 6.722      ;
; 0.736 ; A[2]                    ; s_ff[4]                     ; A[2]         ; A[2]        ; -0.500       ; 6.200      ; 6.722      ;
; 0.737 ; A[2]                    ; s_fe[3]                     ; A[2]         ; A[2]        ; -0.500       ; 6.199      ; 6.722      ;
; 0.983 ; exp_slot:exp|exp_reg[5] ; exp_slot:exp|cpu_q[5]$latch ; A[2]         ; A[2]        ; 0.000        ; -0.027     ; 0.956      ;
+-------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'A[2]'                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -1.469 ; 1.000        ; 2.469          ; Port Rate        ; A[2]  ; Rise       ; A[2]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[0]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[0]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[1]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[1]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[2]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[2]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[3]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[3]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[4]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[4]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[5]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[5]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[6]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[6]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[7]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[7]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[0]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[0]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[1]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[1]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[2]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[2]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[3]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[3]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[4]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[4]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[0]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[0]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[1]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[1]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[2]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[2]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[3]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[3]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[4]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[4]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[0]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[0]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[1]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[1]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[2]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[2]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[3]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[3]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[4]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[4]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[0]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[0]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[1]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[1]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[2]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[2]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[3]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[3]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[4]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[4]                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; A[2]|combout                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; A[2]|combout                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; Equal0~2|combout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; Equal0~2|combout            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; Equal0~2|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; Equal0~2|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; Equal0~4|combout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; Equal0~4|combout            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; Equal0~4|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; Equal0~4|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|cpu_q[0]$latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|cpu_q[0]$latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|cpu_q[1]$latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|cpu_q[1]$latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|cpu_q[2]$latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|cpu_q[2]$latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|cpu_q[3]$latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|cpu_q[3]$latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|cpu_q[4]$latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|cpu_q[4]$latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|cpu_q[5]$latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|cpu_q[5]$latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|cpu_q[6]$latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|cpu_q[6]$latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|cpu_q[7]$latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|cpu_q[7]$latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; exp|cpu_q[0]$latch|datac    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; exp|cpu_q[0]$latch|datac    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; exp|cpu_q[1]$latch|datac    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; exp|cpu_q[1]$latch|datac    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; exp|cpu_q[2]$latch|dataa    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; exp|cpu_q[2]$latch|dataa    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; exp|cpu_q[3]$latch|datac    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; exp|cpu_q[3]$latch|datac    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; exp|cpu_q[4]$latch|datac    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; exp|cpu_q[4]$latch|datac    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; exp|cpu_q[5]$latch|datad    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; exp|cpu_q[5]$latch|datad    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; exp|cpu_q[6]$latch|datac    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; exp|cpu_q[6]$latch|datac    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; exp|cpu_q[7]$latch|datac    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; exp|cpu_q[7]$latch|datac    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; exp|exp_rd|combout          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; A[*]      ; A[2]       ; 6.700 ; 6.700 ; Fall       ; A[2]            ;
;  A[0]     ; A[2]       ; 5.603 ; 5.603 ; Fall       ; A[2]            ;
;  A[1]     ; A[2]       ; 5.068 ; 5.068 ; Fall       ; A[2]            ;
;  A[2]     ; A[2]       ; 0.485 ; 0.485 ; Fall       ; A[2]            ;
;  A[3]     ; A[2]       ; 4.887 ; 4.887 ; Fall       ; A[2]            ;
;  A[4]     ; A[2]       ; 4.969 ; 4.969 ; Fall       ; A[2]            ;
;  A[5]     ; A[2]       ; 5.107 ; 5.107 ; Fall       ; A[2]            ;
;  A[6]     ; A[2]       ; 6.700 ; 6.700 ; Fall       ; A[2]            ;
;  A[7]     ; A[2]       ; 5.283 ; 5.283 ; Fall       ; A[2]            ;
; D[*]      ; A[2]       ; 4.293 ; 4.293 ; Fall       ; A[2]            ;
;  D[0]     ; A[2]       ; 3.439 ; 3.439 ; Fall       ; A[2]            ;
;  D[1]     ; A[2]       ; 1.107 ; 1.107 ; Fall       ; A[2]            ;
;  D[2]     ; A[2]       ; 2.375 ; 2.375 ; Fall       ; A[2]            ;
;  D[3]     ; A[2]       ; 4.293 ; 4.293 ; Fall       ; A[2]            ;
;  D[4]     ; A[2]       ; 1.213 ; 1.213 ; Fall       ; A[2]            ;
;  D[5]     ; A[2]       ; 0.193 ; 0.193 ; Fall       ; A[2]            ;
;  D[6]     ; A[2]       ; 0.530 ; 0.530 ; Fall       ; A[2]            ;
;  D[7]     ; A[2]       ; 0.114 ; 0.114 ; Fall       ; A[2]            ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; A[2]       ; -0.027 ; -0.027 ; Fall       ; A[2]            ;
;  A[0]     ; A[2]       ; -2.612 ; -2.612 ; Fall       ; A[2]            ;
;  A[1]     ; A[2]       ; -3.706 ; -3.706 ; Fall       ; A[2]            ;
;  A[2]     ; A[2]       ; -0.027 ; -0.027 ; Fall       ; A[2]            ;
;  A[3]     ; A[2]       ; -4.429 ; -4.429 ; Fall       ; A[2]            ;
;  A[4]     ; A[2]       ; -4.511 ; -4.511 ; Fall       ; A[2]            ;
;  A[5]     ; A[2]       ; -4.649 ; -4.649 ; Fall       ; A[2]            ;
;  A[6]     ; A[2]       ; -5.549 ; -5.549 ; Fall       ; A[2]            ;
;  A[7]     ; A[2]       ; -4.132 ; -4.132 ; Fall       ; A[2]            ;
; D[*]      ; A[2]       ; 0.134  ; 0.134  ; Fall       ; A[2]            ;
;  D[0]     ; A[2]       ; -1.737 ; -1.737 ; Fall       ; A[2]            ;
;  D[1]     ; A[2]       ; -0.342 ; -0.342 ; Fall       ; A[2]            ;
;  D[2]     ; A[2]       ; -1.596 ; -1.596 ; Fall       ; A[2]            ;
;  D[3]     ; A[2]       ; -3.554 ; -3.554 ; Fall       ; A[2]            ;
;  D[4]     ; A[2]       ; -0.806 ; -0.806 ; Fall       ; A[2]            ;
;  D[5]     ; A[2]       ; 0.055  ; 0.055  ; Fall       ; A[2]            ;
;  D[6]     ; A[2]       ; -0.282 ; -0.282 ; Fall       ; A[2]            ;
;  D[7]     ; A[2]       ; 0.134  ; 0.134  ; Fall       ; A[2]            ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; BUSDIR_n       ; A[2]       ; 8.210  ; 8.210  ; Rise       ; A[2]            ;
; D[*]           ; A[2]       ; 15.623 ; 15.623 ; Rise       ; A[2]            ;
;  D[0]          ; A[2]       ; 14.683 ; 14.683 ; Rise       ; A[2]            ;
;  D[1]          ; A[2]       ; 15.623 ; 15.623 ; Rise       ; A[2]            ;
;  D[2]          ; A[2]       ; 14.759 ; 14.759 ; Rise       ; A[2]            ;
;  D[3]          ; A[2]       ; 15.022 ; 15.022 ; Rise       ; A[2]            ;
;  D[4]          ; A[2]       ; 14.578 ; 14.578 ; Rise       ; A[2]            ;
;  D[5]          ; A[2]       ; 12.634 ; 12.634 ; Rise       ; A[2]            ;
;  D[6]          ; A[2]       ; 12.592 ; 12.592 ; Rise       ; A[2]            ;
;  D[7]          ; A[2]       ; 12.609 ; 12.609 ; Rise       ; A[2]            ;
; LEDG[*]        ; A[2]       ; 12.443 ; 12.443 ; Rise       ; A[2]            ;
;  LEDG[1]       ; A[2]       ; 12.443 ; 12.443 ; Rise       ; A[2]            ;
;  LEDG[2]       ; A[2]       ; 10.951 ; 10.951 ; Rise       ; A[2]            ;
;  LEDG[3]       ; A[2]       ; 11.335 ; 11.335 ; Rise       ; A[2]            ;
;  LEDG[4]       ; A[2]       ; 11.313 ; 11.313 ; Rise       ; A[2]            ;
;  LEDG[5]       ; A[2]       ; 12.094 ; 12.094 ; Rise       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]       ; 10.824 ; 10.824 ; Rise       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]       ; 10.824 ; 10.824 ; Rise       ; A[2]            ;
; SRAM_CE_N      ; A[2]       ; 11.710 ; 11.710 ; Rise       ; A[2]            ;
; U1OE_n         ; A[2]       ; 9.009  ; 9.009  ; Rise       ; A[2]            ;
; BUSDIR_n       ; A[2]       ; 8.210  ; 8.210  ; Fall       ; A[2]            ;
; D[*]           ; A[2]       ; 22.276 ; 22.276 ; Fall       ; A[2]            ;
;  D[0]          ; A[2]       ; 21.336 ; 21.336 ; Fall       ; A[2]            ;
;  D[1]          ; A[2]       ; 22.276 ; 22.276 ; Fall       ; A[2]            ;
;  D[2]          ; A[2]       ; 21.412 ; 21.412 ; Fall       ; A[2]            ;
;  D[3]          ; A[2]       ; 21.675 ; 21.675 ; Fall       ; A[2]            ;
;  D[4]          ; A[2]       ; 20.586 ; 20.586 ; Fall       ; A[2]            ;
;  D[5]          ; A[2]       ; 18.998 ; 18.998 ; Fall       ; A[2]            ;
;  D[6]          ; A[2]       ; 18.957 ; 18.957 ; Fall       ; A[2]            ;
;  D[7]          ; A[2]       ; 18.974 ; 18.974 ; Fall       ; A[2]            ;
; HEX2[*]        ; A[2]       ; 19.683 ; 19.683 ; Fall       ; A[2]            ;
;  HEX2[0]       ; A[2]       ; 19.506 ; 19.506 ; Fall       ; A[2]            ;
;  HEX2[1]       ; A[2]       ; 19.317 ; 19.317 ; Fall       ; A[2]            ;
;  HEX2[2]       ; A[2]       ; 19.359 ; 19.359 ; Fall       ; A[2]            ;
;  HEX2[3]       ; A[2]       ; 19.360 ; 19.360 ; Fall       ; A[2]            ;
;  HEX2[4]       ; A[2]       ; 19.513 ; 19.513 ; Fall       ; A[2]            ;
;  HEX2[5]       ; A[2]       ; 19.628 ; 19.628 ; Fall       ; A[2]            ;
;  HEX2[6]       ; A[2]       ; 19.683 ; 19.683 ; Fall       ; A[2]            ;
; HEX3[*]        ; A[2]       ; 20.876 ; 20.876 ; Fall       ; A[2]            ;
;  HEX3[0]       ; A[2]       ; 20.361 ; 20.361 ; Fall       ; A[2]            ;
;  HEX3[1]       ; A[2]       ; 20.876 ; 20.876 ; Fall       ; A[2]            ;
;  HEX3[2]       ; A[2]       ; 20.216 ; 20.216 ; Fall       ; A[2]            ;
;  HEX3[3]       ; A[2]       ; 20.239 ; 20.239 ; Fall       ; A[2]            ;
;  HEX3[4]       ; A[2]       ; 19.655 ; 19.655 ; Fall       ; A[2]            ;
;  HEX3[5]       ; A[2]       ; 20.274 ; 20.274 ; Fall       ; A[2]            ;
;  HEX3[6]       ; A[2]       ; 19.848 ; 19.848 ; Fall       ; A[2]            ;
; LEDG[*]        ; A[2]       ; 17.508 ; 17.508 ; Fall       ; A[2]            ;
;  LEDG[1]       ; A[2]       ; 17.508 ; 17.508 ; Fall       ; A[2]            ;
;  LEDG[2]       ; A[2]       ; 16.019 ; 16.019 ; Fall       ; A[2]            ;
;  LEDG[3]       ; A[2]       ; 16.446 ; 16.446 ; Fall       ; A[2]            ;
;  LEDG[4]       ; A[2]       ; 16.425 ; 16.425 ; Fall       ; A[2]            ;
;  LEDG[5]       ; A[2]       ; 17.159 ; 17.159 ; Fall       ; A[2]            ;
; LEDR[*]        ; A[2]       ; 12.314 ; 12.314 ; Fall       ; A[2]            ;
;  LEDR[0]       ; A[2]       ; 11.328 ; 11.328 ; Fall       ; A[2]            ;
;  LEDR[1]       ; A[2]       ; 11.404 ; 11.404 ; Fall       ; A[2]            ;
;  LEDR[2]       ; A[2]       ; 11.740 ; 11.740 ; Fall       ; A[2]            ;
;  LEDR[3]       ; A[2]       ; 12.051 ; 12.051 ; Fall       ; A[2]            ;
;  LEDR[4]       ; A[2]       ; 12.108 ; 12.108 ; Fall       ; A[2]            ;
;  LEDR[5]       ; A[2]       ; 12.088 ; 12.088 ; Fall       ; A[2]            ;
;  LEDR[6]       ; A[2]       ; 11.934 ; 11.934 ; Fall       ; A[2]            ;
;  LEDR[7]       ; A[2]       ; 12.314 ; 12.314 ; Fall       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]       ; 19.318 ; 19.318 ; Fall       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]       ; 10.824 ; 10.824 ; Fall       ; A[2]            ;
;  SRAM_ADDR[14] ; A[2]       ; 16.658 ; 16.658 ; Fall       ; A[2]            ;
;  SRAM_ADDR[15] ; A[2]       ; 18.848 ; 18.848 ; Fall       ; A[2]            ;
;  SRAM_ADDR[16] ; A[2]       ; 18.106 ; 18.106 ; Fall       ; A[2]            ;
;  SRAM_ADDR[17] ; A[2]       ; 19.318 ; 19.318 ; Fall       ; A[2]            ;
; SRAM_CE_N      ; A[2]       ; 16.775 ; 16.775 ; Fall       ; A[2]            ;
; SRAM_LB_N      ; A[2]       ; 17.432 ; 17.432 ; Fall       ; A[2]            ;
; SRAM_UB_N      ; A[2]       ; 17.421 ; 17.421 ; Fall       ; A[2]            ;
; U1OE_n         ; A[2]       ; 9.009  ; 9.009  ; Fall       ; A[2]            ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; BUSDIR_n       ; A[2]       ; 8.210  ; 8.210  ; Rise       ; A[2]            ;
; D[*]           ; A[2]       ; 10.586 ; 10.586 ; Rise       ; A[2]            ;
;  D[0]          ; A[2]       ; 12.737 ; 12.737 ; Rise       ; A[2]            ;
;  D[1]          ; A[2]       ; 13.039 ; 13.039 ; Rise       ; A[2]            ;
;  D[2]          ; A[2]       ; 12.341 ; 12.341 ; Rise       ; A[2]            ;
;  D[3]          ; A[2]       ; 11.750 ; 11.750 ; Rise       ; A[2]            ;
;  D[4]          ; A[2]       ; 11.610 ; 11.610 ; Rise       ; A[2]            ;
;  D[5]          ; A[2]       ; 10.651 ; 10.651 ; Rise       ; A[2]            ;
;  D[6]          ; A[2]       ; 10.586 ; 10.586 ; Rise       ; A[2]            ;
;  D[7]          ; A[2]       ; 10.608 ; 10.608 ; Rise       ; A[2]            ;
; LEDG[*]        ; A[2]       ; 10.951 ; 10.951 ; Rise       ; A[2]            ;
;  LEDG[1]       ; A[2]       ; 12.443 ; 12.443 ; Rise       ; A[2]            ;
;  LEDG[2]       ; A[2]       ; 10.951 ; 10.951 ; Rise       ; A[2]            ;
;  LEDG[3]       ; A[2]       ; 11.335 ; 11.335 ; Rise       ; A[2]            ;
;  LEDG[4]       ; A[2]       ; 11.313 ; 11.313 ; Rise       ; A[2]            ;
;  LEDG[5]       ; A[2]       ; 12.094 ; 12.094 ; Rise       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]       ; 10.824 ; 10.824 ; Rise       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]       ; 10.824 ; 10.824 ; Rise       ; A[2]            ;
; SRAM_CE_N      ; A[2]       ; 11.710 ; 11.710 ; Rise       ; A[2]            ;
; U1OE_n         ; A[2]       ; 8.981  ; 8.981  ; Rise       ; A[2]            ;
; BUSDIR_n       ; A[2]       ; 8.210  ; 8.210  ; Fall       ; A[2]            ;
; D[*]           ; A[2]       ; 10.586 ; 10.586 ; Fall       ; A[2]            ;
;  D[0]          ; A[2]       ; 12.737 ; 12.737 ; Fall       ; A[2]            ;
;  D[1]          ; A[2]       ; 13.039 ; 13.039 ; Fall       ; A[2]            ;
;  D[2]          ; A[2]       ; 12.341 ; 12.341 ; Fall       ; A[2]            ;
;  D[3]          ; A[2]       ; 11.750 ; 11.750 ; Fall       ; A[2]            ;
;  D[4]          ; A[2]       ; 11.610 ; 11.610 ; Fall       ; A[2]            ;
;  D[5]          ; A[2]       ; 10.651 ; 10.651 ; Fall       ; A[2]            ;
;  D[6]          ; A[2]       ; 10.586 ; 10.586 ; Fall       ; A[2]            ;
;  D[7]          ; A[2]       ; 10.608 ; 10.608 ; Fall       ; A[2]            ;
; HEX2[*]        ; A[2]       ; 16.432 ; 16.432 ; Fall       ; A[2]            ;
;  HEX2[0]       ; A[2]       ; 16.621 ; 16.621 ; Fall       ; A[2]            ;
;  HEX2[1]       ; A[2]       ; 16.432 ; 16.432 ; Fall       ; A[2]            ;
;  HEX2[2]       ; A[2]       ; 16.474 ; 16.474 ; Fall       ; A[2]            ;
;  HEX2[3]       ; A[2]       ; 16.475 ; 16.475 ; Fall       ; A[2]            ;
;  HEX2[4]       ; A[2]       ; 16.628 ; 16.628 ; Fall       ; A[2]            ;
;  HEX2[5]       ; A[2]       ; 16.743 ; 16.743 ; Fall       ; A[2]            ;
;  HEX2[6]       ; A[2]       ; 16.798 ; 16.798 ; Fall       ; A[2]            ;
; HEX3[*]        ; A[2]       ; 16.289 ; 16.289 ; Fall       ; A[2]            ;
;  HEX3[0]       ; A[2]       ; 16.982 ; 16.982 ; Fall       ; A[2]            ;
;  HEX3[1]       ; A[2]       ; 17.499 ; 17.499 ; Fall       ; A[2]            ;
;  HEX3[2]       ; A[2]       ; 16.842 ; 16.842 ; Fall       ; A[2]            ;
;  HEX3[3]       ; A[2]       ; 16.873 ; 16.873 ; Fall       ; A[2]            ;
;  HEX3[4]       ; A[2]       ; 16.289 ; 16.289 ; Fall       ; A[2]            ;
;  HEX3[5]       ; A[2]       ; 16.905 ; 16.905 ; Fall       ; A[2]            ;
;  HEX3[6]       ; A[2]       ; 16.481 ; 16.481 ; Fall       ; A[2]            ;
; LEDG[*]        ; A[2]       ; 10.951 ; 10.951 ; Fall       ; A[2]            ;
;  LEDG[1]       ; A[2]       ; 12.443 ; 12.443 ; Fall       ; A[2]            ;
;  LEDG[2]       ; A[2]       ; 10.951 ; 10.951 ; Fall       ; A[2]            ;
;  LEDG[3]       ; A[2]       ; 11.335 ; 11.335 ; Fall       ; A[2]            ;
;  LEDG[4]       ; A[2]       ; 11.313 ; 11.313 ; Fall       ; A[2]            ;
;  LEDG[5]       ; A[2]       ; 12.094 ; 12.094 ; Fall       ; A[2]            ;
; LEDR[*]        ; A[2]       ; 11.328 ; 11.328 ; Fall       ; A[2]            ;
;  LEDR[0]       ; A[2]       ; 11.328 ; 11.328 ; Fall       ; A[2]            ;
;  LEDR[1]       ; A[2]       ; 11.404 ; 11.404 ; Fall       ; A[2]            ;
;  LEDR[2]       ; A[2]       ; 11.740 ; 11.740 ; Fall       ; A[2]            ;
;  LEDR[3]       ; A[2]       ; 12.051 ; 12.051 ; Fall       ; A[2]            ;
;  LEDR[4]       ; A[2]       ; 12.108 ; 12.108 ; Fall       ; A[2]            ;
;  LEDR[5]       ; A[2]       ; 12.088 ; 12.088 ; Fall       ; A[2]            ;
;  LEDR[6]       ; A[2]       ; 11.934 ; 11.934 ; Fall       ; A[2]            ;
;  LEDR[7]       ; A[2]       ; 12.314 ; 12.314 ; Fall       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]       ; 10.824 ; 10.824 ; Fall       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]       ; 10.824 ; 10.824 ; Fall       ; A[2]            ;
;  SRAM_ADDR[14] ; A[2]       ; 15.294 ; 15.294 ; Fall       ; A[2]            ;
;  SRAM_ADDR[15] ; A[2]       ; 15.963 ; 15.963 ; Fall       ; A[2]            ;
;  SRAM_ADDR[16] ; A[2]       ; 16.280 ; 16.280 ; Fall       ; A[2]            ;
;  SRAM_ADDR[17] ; A[2]       ; 15.962 ; 15.962 ; Fall       ; A[2]            ;
; SRAM_CE_N      ; A[2]       ; 11.710 ; 11.710 ; Fall       ; A[2]            ;
; SRAM_LB_N      ; A[2]       ; 15.124 ; 15.124 ; Fall       ; A[2]            ;
; SRAM_UB_N      ; A[2]       ; 15.113 ; 15.113 ; Fall       ; A[2]            ;
; U1OE_n         ; A[2]       ; 8.981  ; 8.981  ; Fall       ; A[2]            ;
+----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+-------------+---------------+--------+--------+--------+--------+
; Input Port  ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+-------------+---------------+--------+--------+--------+--------+
; A[0]        ; D[0]          ; 19.802 ; 19.802 ; 19.802 ; 19.802 ;
; A[0]        ; D[1]          ; 20.742 ; 20.742 ; 20.742 ; 20.742 ;
; A[0]        ; D[2]          ; 19.878 ; 19.878 ; 19.878 ; 19.878 ;
; A[0]        ; D[3]          ; 20.141 ; 20.141 ; 20.141 ; 20.141 ;
; A[0]        ; D[4]          ; 19.052 ; 19.052 ; 19.052 ; 19.052 ;
; A[0]        ; D[5]          ; 17.753 ; 17.369 ; 17.369 ; 17.753 ;
; A[0]        ; D[6]          ; 17.711 ; 17.022 ; 17.022 ; 17.711 ;
; A[0]        ; D[7]          ; 17.728 ; 17.313 ; 17.313 ; 17.728 ;
; A[0]        ; LEDG[1]       ; 17.562 ;        ;        ; 17.562 ;
; A[0]        ; LEDG[2]       ; 16.070 ;        ;        ; 16.070 ;
; A[0]        ; LEDG[3]       ; 16.454 ;        ;        ; 16.454 ;
; A[0]        ; LEDG[4]       ; 16.432 ;        ;        ; 16.432 ;
; A[0]        ; LEDG[5]       ;        ; 17.213 ; 17.213 ;        ;
; A[0]        ; SRAM_ADDR[0]  ; 11.218 ;        ;        ; 11.218 ;
; A[0]        ; SRAM_CE_N     ; 16.829 ;        ;        ; 16.829 ;
; A[0]        ; SRAM_DQ[0]    ; 17.992 ; 17.992 ; 17.992 ; 17.992 ;
; A[0]        ; SRAM_DQ[1]    ; 18.002 ; 18.002 ; 18.002 ; 18.002 ;
; A[0]        ; SRAM_DQ[2]    ; 17.723 ; 17.723 ; 17.723 ; 17.723 ;
; A[0]        ; SRAM_DQ[3]    ; 17.733 ; 17.733 ; 17.733 ; 17.733 ;
; A[0]        ; SRAM_DQ[4]    ; 17.766 ; 17.766 ; 17.766 ; 17.766 ;
; A[0]        ; SRAM_DQ[5]    ; 17.811 ; 17.811 ; 17.811 ; 17.811 ;
; A[0]        ; SRAM_DQ[6]    ; 18.064 ; 18.064 ; 18.064 ; 18.064 ;
; A[0]        ; SRAM_DQ[7]    ; 18.072 ; 18.072 ; 18.072 ; 18.072 ;
; A[0]        ; SRAM_DQ[8]    ; 17.731 ; 17.731 ; 17.731 ; 17.731 ;
; A[0]        ; SRAM_DQ[9]    ; 17.731 ; 17.731 ; 17.731 ; 17.731 ;
; A[0]        ; SRAM_DQ[10]   ; 17.717 ; 17.717 ; 17.717 ; 17.717 ;
; A[0]        ; SRAM_DQ[11]   ; 17.721 ; 17.721 ; 17.721 ; 17.721 ;
; A[0]        ; SRAM_DQ[12]   ; 17.444 ; 17.444 ; 17.444 ; 17.444 ;
; A[0]        ; SRAM_DQ[13]   ; 17.727 ; 17.727 ; 17.727 ; 17.727 ;
; A[0]        ; SRAM_DQ[14]   ; 17.727 ; 17.727 ; 17.727 ; 17.727 ;
; A[0]        ; SRAM_DQ[15]   ; 17.983 ; 17.983 ; 17.983 ; 17.983 ;
; A[1]        ; D[0]          ; 19.267 ; 19.267 ; 19.267 ; 19.267 ;
; A[1]        ; D[1]          ; 20.207 ; 20.207 ; 20.207 ; 20.207 ;
; A[1]        ; D[2]          ; 19.343 ; 19.343 ; 19.343 ; 19.343 ;
; A[1]        ; D[3]          ; 19.606 ; 19.606 ; 19.606 ; 19.606 ;
; A[1]        ; D[4]          ; 18.517 ; 18.517 ; 18.517 ; 18.517 ;
; A[1]        ; D[5]          ; 17.218 ; 16.834 ; 16.834 ; 17.218 ;
; A[1]        ; D[6]          ; 17.176 ; 16.487 ; 16.487 ; 17.176 ;
; A[1]        ; D[7]          ; 17.193 ; 16.778 ; 16.778 ; 17.193 ;
; A[1]        ; LEDG[1]       ; 17.027 ;        ;        ; 17.027 ;
; A[1]        ; LEDG[2]       ; 15.535 ;        ;        ; 15.535 ;
; A[1]        ; LEDG[3]       ; 15.919 ;        ;        ; 15.919 ;
; A[1]        ; LEDG[4]       ; 15.897 ;        ;        ; 15.897 ;
; A[1]        ; LEDG[5]       ;        ; 16.678 ; 16.678 ;        ;
; A[1]        ; SRAM_ADDR[1]  ; 11.283 ;        ;        ; 11.283 ;
; A[1]        ; SRAM_CE_N     ; 16.294 ;        ;        ; 16.294 ;
; A[1]        ; SRAM_DQ[0]    ; 17.457 ; 17.457 ; 17.457 ; 17.457 ;
; A[1]        ; SRAM_DQ[1]    ; 17.467 ; 17.467 ; 17.467 ; 17.467 ;
; A[1]        ; SRAM_DQ[2]    ; 17.188 ; 17.188 ; 17.188 ; 17.188 ;
; A[1]        ; SRAM_DQ[3]    ; 17.198 ; 17.198 ; 17.198 ; 17.198 ;
; A[1]        ; SRAM_DQ[4]    ; 17.231 ; 17.231 ; 17.231 ; 17.231 ;
; A[1]        ; SRAM_DQ[5]    ; 17.276 ; 17.276 ; 17.276 ; 17.276 ;
; A[1]        ; SRAM_DQ[6]    ; 17.529 ; 17.529 ; 17.529 ; 17.529 ;
; A[1]        ; SRAM_DQ[7]    ; 17.537 ; 17.537 ; 17.537 ; 17.537 ;
; A[1]        ; SRAM_DQ[8]    ; 17.196 ; 17.196 ; 17.196 ; 17.196 ;
; A[1]        ; SRAM_DQ[9]    ; 17.196 ; 17.196 ; 17.196 ; 17.196 ;
; A[1]        ; SRAM_DQ[10]   ; 17.182 ; 17.182 ; 17.182 ; 17.182 ;
; A[1]        ; SRAM_DQ[11]   ; 17.186 ; 17.186 ; 17.186 ; 17.186 ;
; A[1]        ; SRAM_DQ[12]   ; 16.909 ; 16.909 ; 16.909 ; 16.909 ;
; A[1]        ; SRAM_DQ[13]   ; 17.192 ; 17.192 ; 17.192 ; 17.192 ;
; A[1]        ; SRAM_DQ[14]   ; 17.192 ; 17.192 ; 17.192 ; 17.192 ;
; A[1]        ; SRAM_DQ[15]   ; 17.448 ; 17.448 ; 17.448 ; 17.448 ;
; A[3]        ; BUSDIR_n      ;        ; 12.612 ; 12.612 ;        ;
; A[3]        ; D[0]          ; 19.085 ; 19.085 ; 19.085 ; 19.085 ;
; A[3]        ; D[1]          ; 20.025 ; 20.025 ; 20.025 ; 20.025 ;
; A[3]        ; D[2]          ; 19.161 ; 19.161 ; 19.161 ; 19.161 ;
; A[3]        ; D[3]          ; 19.424 ; 19.424 ; 19.424 ; 19.424 ;
; A[3]        ; D[4]          ; 18.980 ; 18.980 ; 18.980 ; 18.980 ;
; A[3]        ; D[5]          ; 17.036 ; 16.652 ; 16.652 ; 17.036 ;
; A[3]        ; D[6]          ; 16.994 ; 16.305 ; 16.305 ; 16.994 ;
; A[3]        ; D[7]          ; 17.011 ; 16.596 ; 16.596 ; 17.011 ;
; A[3]        ; LEDG[1]       ; 16.845 ;        ;        ; 16.845 ;
; A[3]        ; LEDG[2]       ; 15.353 ;        ;        ; 15.353 ;
; A[3]        ; LEDG[3]       ; 15.737 ;        ;        ; 15.737 ;
; A[3]        ; LEDG[4]       ; 15.715 ;        ;        ; 15.715 ;
; A[3]        ; LEDG[5]       ;        ; 16.496 ; 16.496 ;        ;
; A[3]        ; SRAM_ADDR[3]  ; 10.790 ;        ;        ; 10.790 ;
; A[3]        ; SRAM_CE_N     ; 16.112 ;        ;        ; 16.112 ;
; A[3]        ; SRAM_DQ[0]    ; 17.275 ; 17.275 ; 17.275 ; 17.275 ;
; A[3]        ; SRAM_DQ[1]    ; 17.285 ; 17.285 ; 17.285 ; 17.285 ;
; A[3]        ; SRAM_DQ[2]    ; 17.006 ; 17.006 ; 17.006 ; 17.006 ;
; A[3]        ; SRAM_DQ[3]    ; 17.016 ; 17.016 ; 17.016 ; 17.016 ;
; A[3]        ; SRAM_DQ[4]    ; 17.049 ; 17.049 ; 17.049 ; 17.049 ;
; A[3]        ; SRAM_DQ[5]    ; 17.094 ; 17.094 ; 17.094 ; 17.094 ;
; A[3]        ; SRAM_DQ[6]    ; 17.347 ; 17.347 ; 17.347 ; 17.347 ;
; A[3]        ; SRAM_DQ[7]    ; 17.355 ; 17.355 ; 17.355 ; 17.355 ;
; A[3]        ; SRAM_DQ[8]    ; 17.014 ; 17.014 ; 17.014 ; 17.014 ;
; A[3]        ; SRAM_DQ[9]    ; 17.014 ; 17.014 ; 17.014 ; 17.014 ;
; A[3]        ; SRAM_DQ[10]   ; 17.000 ; 17.000 ; 17.000 ; 17.000 ;
; A[3]        ; SRAM_DQ[11]   ; 17.004 ; 17.004 ; 17.004 ; 17.004 ;
; A[3]        ; SRAM_DQ[12]   ; 16.727 ; 16.727 ; 16.727 ; 16.727 ;
; A[3]        ; SRAM_DQ[13]   ; 17.010 ; 17.010 ; 17.010 ; 17.010 ;
; A[3]        ; SRAM_DQ[14]   ; 17.010 ; 17.010 ; 17.010 ; 17.010 ;
; A[3]        ; SRAM_DQ[15]   ; 17.266 ; 17.266 ; 17.266 ; 17.266 ;
; A[3]        ; U1OE_n        ;        ; 13.411 ; 13.411 ;        ;
; A[4]        ; BUSDIR_n      ;        ; 12.694 ; 12.694 ;        ;
; A[4]        ; D[0]          ; 19.167 ; 19.167 ; 19.167 ; 19.167 ;
; A[4]        ; D[1]          ; 20.107 ; 20.107 ; 20.107 ; 20.107 ;
; A[4]        ; D[2]          ; 19.243 ; 19.243 ; 19.243 ; 19.243 ;
; A[4]        ; D[3]          ; 19.506 ; 19.506 ; 19.506 ; 19.506 ;
; A[4]        ; D[4]          ; 19.062 ; 19.062 ; 19.062 ; 19.062 ;
; A[4]        ; D[5]          ; 17.118 ; 16.734 ; 16.734 ; 17.118 ;
; A[4]        ; D[6]          ; 17.076 ; 16.387 ; 16.387 ; 17.076 ;
; A[4]        ; D[7]          ; 17.093 ; 16.678 ; 16.678 ; 17.093 ;
; A[4]        ; HEX0[0]       ; 12.047 ; 12.047 ; 12.047 ; 12.047 ;
; A[4]        ; HEX0[1]       ; 12.076 ; 12.076 ; 12.076 ; 12.076 ;
; A[4]        ; HEX0[2]       ;        ; 12.305 ; 12.305 ;        ;
; A[4]        ; HEX0[3]       ; 12.417 ; 12.417 ; 12.417 ; 12.417 ;
; A[4]        ; HEX0[4]       ; 12.447 ;        ;        ; 12.447 ;
; A[4]        ; HEX0[5]       ; 12.445 ;        ;        ; 12.445 ;
; A[4]        ; HEX0[6]       ; 12.436 ; 12.436 ; 12.436 ; 12.436 ;
; A[4]        ; LEDG[1]       ; 16.927 ;        ;        ; 16.927 ;
; A[4]        ; LEDG[2]       ; 15.435 ;        ;        ; 15.435 ;
; A[4]        ; LEDG[3]       ; 15.819 ;        ;        ; 15.819 ;
; A[4]        ; LEDG[4]       ; 15.797 ;        ;        ; 15.797 ;
; A[4]        ; LEDG[5]       ;        ; 16.578 ; 16.578 ;        ;
; A[4]        ; SRAM_ADDR[4]  ; 10.516 ;        ;        ; 10.516 ;
; A[4]        ; SRAM_CE_N     ; 16.194 ;        ;        ; 16.194 ;
; A[4]        ; SRAM_DQ[0]    ; 17.357 ; 17.357 ; 17.357 ; 17.357 ;
; A[4]        ; SRAM_DQ[1]    ; 17.367 ; 17.367 ; 17.367 ; 17.367 ;
; A[4]        ; SRAM_DQ[2]    ; 17.088 ; 17.088 ; 17.088 ; 17.088 ;
; A[4]        ; SRAM_DQ[3]    ; 17.098 ; 17.098 ; 17.098 ; 17.098 ;
; A[4]        ; SRAM_DQ[4]    ; 17.131 ; 17.131 ; 17.131 ; 17.131 ;
; A[4]        ; SRAM_DQ[5]    ; 17.176 ; 17.176 ; 17.176 ; 17.176 ;
; A[4]        ; SRAM_DQ[6]    ; 17.429 ; 17.429 ; 17.429 ; 17.429 ;
; A[4]        ; SRAM_DQ[7]    ; 17.437 ; 17.437 ; 17.437 ; 17.437 ;
; A[4]        ; SRAM_DQ[8]    ; 17.096 ; 17.096 ; 17.096 ; 17.096 ;
; A[4]        ; SRAM_DQ[9]    ; 17.096 ; 17.096 ; 17.096 ; 17.096 ;
; A[4]        ; SRAM_DQ[10]   ; 17.082 ; 17.082 ; 17.082 ; 17.082 ;
; A[4]        ; SRAM_DQ[11]   ; 17.086 ; 17.086 ; 17.086 ; 17.086 ;
; A[4]        ; SRAM_DQ[12]   ; 16.809 ; 16.809 ; 16.809 ; 16.809 ;
; A[4]        ; SRAM_DQ[13]   ; 17.092 ; 17.092 ; 17.092 ; 17.092 ;
; A[4]        ; SRAM_DQ[14]   ; 17.092 ; 17.092 ; 17.092 ; 17.092 ;
; A[4]        ; SRAM_DQ[15]   ; 17.348 ; 17.348 ; 17.348 ; 17.348 ;
; A[4]        ; U1OE_n        ;        ; 13.493 ; 13.493 ;        ;
; A[5]        ; BUSDIR_n      ;        ; 12.832 ; 12.832 ;        ;
; A[5]        ; D[0]          ; 19.305 ; 19.305 ; 19.305 ; 19.305 ;
; A[5]        ; D[1]          ; 20.245 ; 20.245 ; 20.245 ; 20.245 ;
; A[5]        ; D[2]          ; 19.381 ; 19.381 ; 19.381 ; 19.381 ;
; A[5]        ; D[3]          ; 19.644 ; 19.644 ; 19.644 ; 19.644 ;
; A[5]        ; D[4]          ; 19.200 ; 19.200 ; 19.200 ; 19.200 ;
; A[5]        ; D[5]          ; 17.256 ; 16.872 ; 16.872 ; 17.256 ;
; A[5]        ; D[6]          ; 17.214 ; 16.525 ; 16.525 ; 17.214 ;
; A[5]        ; D[7]          ; 17.231 ; 16.816 ; 16.816 ; 17.231 ;
; A[5]        ; HEX0[0]       ; 11.800 ; 11.800 ; 11.800 ; 11.800 ;
; A[5]        ; HEX0[1]       ; 11.832 ; 11.832 ; 11.832 ; 11.832 ;
; A[5]        ; HEX0[2]       ; 12.062 ;        ;        ; 12.062 ;
; A[5]        ; HEX0[3]       ; 12.174 ; 12.174 ; 12.174 ; 12.174 ;
; A[5]        ; HEX0[4]       ;        ; 12.166 ; 12.166 ;        ;
; A[5]        ; HEX0[5]       ; 12.199 ; 12.199 ; 12.199 ; 12.199 ;
; A[5]        ; HEX0[6]       ; 12.193 ; 12.193 ; 12.193 ; 12.193 ;
; A[5]        ; LEDG[1]       ; 17.065 ;        ;        ; 17.065 ;
; A[5]        ; LEDG[2]       ; 15.573 ;        ;        ; 15.573 ;
; A[5]        ; LEDG[3]       ; 15.957 ;        ;        ; 15.957 ;
; A[5]        ; LEDG[4]       ; 15.935 ;        ;        ; 15.935 ;
; A[5]        ; LEDG[5]       ;        ; 16.716 ; 16.716 ;        ;
; A[5]        ; SRAM_ADDR[5]  ; 10.131 ;        ;        ; 10.131 ;
; A[5]        ; SRAM_CE_N     ; 16.332 ;        ;        ; 16.332 ;
; A[5]        ; SRAM_DQ[0]    ; 17.495 ; 17.495 ; 17.495 ; 17.495 ;
; A[5]        ; SRAM_DQ[1]    ; 17.505 ; 17.505 ; 17.505 ; 17.505 ;
; A[5]        ; SRAM_DQ[2]    ; 17.226 ; 17.226 ; 17.226 ; 17.226 ;
; A[5]        ; SRAM_DQ[3]    ; 17.236 ; 17.236 ; 17.236 ; 17.236 ;
; A[5]        ; SRAM_DQ[4]    ; 17.269 ; 17.269 ; 17.269 ; 17.269 ;
; A[5]        ; SRAM_DQ[5]    ; 17.314 ; 17.314 ; 17.314 ; 17.314 ;
; A[5]        ; SRAM_DQ[6]    ; 17.567 ; 17.567 ; 17.567 ; 17.567 ;
; A[5]        ; SRAM_DQ[7]    ; 17.575 ; 17.575 ; 17.575 ; 17.575 ;
; A[5]        ; SRAM_DQ[8]    ; 17.234 ; 17.234 ; 17.234 ; 17.234 ;
; A[5]        ; SRAM_DQ[9]    ; 17.234 ; 17.234 ; 17.234 ; 17.234 ;
; A[5]        ; SRAM_DQ[10]   ; 17.220 ; 17.220 ; 17.220 ; 17.220 ;
; A[5]        ; SRAM_DQ[11]   ; 17.224 ; 17.224 ; 17.224 ; 17.224 ;
; A[5]        ; SRAM_DQ[12]   ; 16.947 ; 16.947 ; 16.947 ; 16.947 ;
; A[5]        ; SRAM_DQ[13]   ; 17.230 ; 17.230 ; 17.230 ; 17.230 ;
; A[5]        ; SRAM_DQ[14]   ; 17.230 ; 17.230 ; 17.230 ; 17.230 ;
; A[5]        ; SRAM_DQ[15]   ; 17.486 ; 17.486 ; 17.486 ; 17.486 ;
; A[5]        ; U1OE_n        ;        ; 13.631 ; 13.631 ;        ;
; A[6]        ; BUSDIR_n      ;        ; 13.704 ; 13.704 ;        ;
; A[6]        ; D[0]          ; 20.899 ; 20.899 ; 20.899 ; 20.899 ;
; A[6]        ; D[1]          ; 21.839 ; 21.839 ; 21.839 ; 21.839 ;
; A[6]        ; D[2]          ; 20.975 ; 20.975 ; 20.975 ; 20.975 ;
; A[6]        ; D[3]          ; 21.238 ; 21.238 ; 21.238 ; 21.238 ;
; A[6]        ; D[4]          ; 20.149 ; 20.149 ; 20.149 ; 20.149 ;
; A[6]        ; D[5]          ; 18.850 ; 18.466 ; 18.466 ; 18.850 ;
; A[6]        ; D[6]          ; 18.808 ; 18.119 ; 18.119 ; 18.808 ;
; A[6]        ; D[7]          ; 18.825 ; 18.410 ; 18.410 ; 18.825 ;
; A[6]        ; HEX0[0]       ; 11.471 ; 11.471 ; 11.471 ; 11.471 ;
; A[6]        ; HEX0[1]       ; 11.506 ;        ;        ; 11.506 ;
; A[6]        ; HEX0[2]       ; 11.739 ; 11.739 ; 11.739 ; 11.739 ;
; A[6]        ; HEX0[3]       ; 11.845 ; 11.845 ; 11.845 ; 11.845 ;
; A[6]        ; HEX0[4]       ; 11.875 ; 11.875 ; 11.875 ; 11.875 ;
; A[6]        ; HEX0[5]       ; 11.842 ; 11.842 ; 11.842 ; 11.842 ;
; A[6]        ; HEX0[6]       ; 11.870 ; 11.870 ; 11.870 ; 11.870 ;
; A[6]        ; LEDG[1]       ; 18.659 ;        ;        ; 18.659 ;
; A[6]        ; LEDG[2]       ; 17.167 ;        ;        ; 17.167 ;
; A[6]        ; LEDG[3]       ; 17.551 ;        ;        ; 17.551 ;
; A[6]        ; LEDG[4]       ; 17.529 ;        ;        ; 17.529 ;
; A[6]        ; LEDG[5]       ;        ; 18.310 ; 18.310 ;        ;
; A[6]        ; SRAM_ADDR[6]  ; 10.847 ;        ;        ; 10.847 ;
; A[6]        ; SRAM_CE_N     ; 17.926 ;        ;        ; 17.926 ;
; A[6]        ; SRAM_DQ[0]    ; 19.089 ; 19.089 ; 19.089 ; 19.089 ;
; A[6]        ; SRAM_DQ[1]    ; 19.099 ; 19.099 ; 19.099 ; 19.099 ;
; A[6]        ; SRAM_DQ[2]    ; 18.820 ; 18.820 ; 18.820 ; 18.820 ;
; A[6]        ; SRAM_DQ[3]    ; 18.830 ; 18.830 ; 18.830 ; 18.830 ;
; A[6]        ; SRAM_DQ[4]    ; 18.863 ; 18.863 ; 18.863 ; 18.863 ;
; A[6]        ; SRAM_DQ[5]    ; 18.908 ; 18.908 ; 18.908 ; 18.908 ;
; A[6]        ; SRAM_DQ[6]    ; 19.161 ; 19.161 ; 19.161 ; 19.161 ;
; A[6]        ; SRAM_DQ[7]    ; 19.169 ; 19.169 ; 19.169 ; 19.169 ;
; A[6]        ; SRAM_DQ[8]    ; 18.828 ; 18.828 ; 18.828 ; 18.828 ;
; A[6]        ; SRAM_DQ[9]    ; 18.828 ; 18.828 ; 18.828 ; 18.828 ;
; A[6]        ; SRAM_DQ[10]   ; 18.814 ; 18.814 ; 18.814 ; 18.814 ;
; A[6]        ; SRAM_DQ[11]   ; 18.818 ; 18.818 ; 18.818 ; 18.818 ;
; A[6]        ; SRAM_DQ[12]   ; 18.541 ; 18.541 ; 18.541 ; 18.541 ;
; A[6]        ; SRAM_DQ[13]   ; 18.824 ; 18.824 ; 18.824 ; 18.824 ;
; A[6]        ; SRAM_DQ[14]   ; 18.824 ; 18.824 ; 18.824 ; 18.824 ;
; A[6]        ; SRAM_DQ[15]   ; 19.080 ; 19.080 ; 19.080 ; 19.080 ;
; A[6]        ; U1OE_n        ;        ; 14.849 ; 14.849 ;        ;
; A[7]        ; BUSDIR_n      ;        ; 12.078 ; 12.078 ;        ;
; A[7]        ; D[0]          ; 19.482 ; 19.482 ; 19.482 ; 19.482 ;
; A[7]        ; D[1]          ; 20.422 ; 20.422 ; 20.422 ; 20.422 ;
; A[7]        ; D[2]          ; 19.558 ; 19.558 ; 19.558 ; 19.558 ;
; A[7]        ; D[3]          ; 19.821 ; 19.821 ; 19.821 ; 19.821 ;
; A[7]        ; D[4]          ; 18.732 ; 18.732 ; 18.732 ; 18.732 ;
; A[7]        ; D[5]          ; 17.433 ; 17.049 ; 17.049 ; 17.433 ;
; A[7]        ; D[6]          ; 17.391 ; 16.702 ; 16.702 ; 17.391 ;
; A[7]        ; D[7]          ; 17.408 ; 16.993 ; 16.993 ; 17.408 ;
; A[7]        ; HEX0[0]       ; 11.514 ; 11.514 ; 11.514 ; 11.514 ;
; A[7]        ; HEX0[1]       ; 11.546 ; 11.546 ; 11.546 ; 11.546 ;
; A[7]        ; HEX0[2]       ; 11.778 ; 11.778 ; 11.778 ; 11.778 ;
; A[7]        ; HEX0[3]       ; 11.888 ; 11.888 ; 11.888 ; 11.888 ;
; A[7]        ; HEX0[4]       ;        ; 11.919 ; 11.919 ;        ;
; A[7]        ; HEX0[5]       ; 11.916 ; 11.916 ; 11.916 ; 11.916 ;
; A[7]        ; HEX0[6]       ; 11.905 ; 11.905 ; 11.905 ; 11.905 ;
; A[7]        ; LEDG[1]       ; 17.242 ;        ;        ; 17.242 ;
; A[7]        ; LEDG[2]       ; 15.750 ;        ;        ; 15.750 ;
; A[7]        ; LEDG[3]       ; 16.134 ;        ;        ; 16.134 ;
; A[7]        ; LEDG[4]       ; 16.112 ;        ;        ; 16.112 ;
; A[7]        ; LEDG[5]       ;        ; 16.893 ; 16.893 ;        ;
; A[7]        ; SRAM_ADDR[7]  ; 10.982 ;        ;        ; 10.982 ;
; A[7]        ; SRAM_CE_N     ; 16.509 ;        ;        ; 16.509 ;
; A[7]        ; SRAM_DQ[0]    ; 17.672 ; 17.672 ; 17.672 ; 17.672 ;
; A[7]        ; SRAM_DQ[1]    ; 17.682 ; 17.682 ; 17.682 ; 17.682 ;
; A[7]        ; SRAM_DQ[2]    ; 17.403 ; 17.403 ; 17.403 ; 17.403 ;
; A[7]        ; SRAM_DQ[3]    ; 17.413 ; 17.413 ; 17.413 ; 17.413 ;
; A[7]        ; SRAM_DQ[4]    ; 17.446 ; 17.446 ; 17.446 ; 17.446 ;
; A[7]        ; SRAM_DQ[5]    ; 17.491 ; 17.491 ; 17.491 ; 17.491 ;
; A[7]        ; SRAM_DQ[6]    ; 17.744 ; 17.744 ; 17.744 ; 17.744 ;
; A[7]        ; SRAM_DQ[7]    ; 17.752 ; 17.752 ; 17.752 ; 17.752 ;
; A[7]        ; SRAM_DQ[8]    ; 17.411 ; 17.411 ; 17.411 ; 17.411 ;
; A[7]        ; SRAM_DQ[9]    ; 17.411 ; 17.411 ; 17.411 ; 17.411 ;
; A[7]        ; SRAM_DQ[10]   ; 17.397 ; 17.397 ; 17.397 ; 17.397 ;
; A[7]        ; SRAM_DQ[11]   ; 17.401 ; 17.401 ; 17.401 ; 17.401 ;
; A[7]        ; SRAM_DQ[12]   ; 17.124 ; 17.124 ; 17.124 ; 17.124 ;
; A[7]        ; SRAM_DQ[13]   ; 17.407 ; 17.407 ; 17.407 ; 17.407 ;
; A[7]        ; SRAM_DQ[14]   ; 17.407 ; 17.407 ; 17.407 ; 17.407 ;
; A[7]        ; SRAM_DQ[15]   ; 17.663 ; 17.663 ; 17.663 ; 17.663 ;
; A[7]        ; U1OE_n        ;        ; 13.534 ; 13.534 ;        ;
; A[8]        ; D[0]          ; 24.339 ; 24.339 ; 24.339 ; 24.339 ;
; A[8]        ; D[1]          ; 25.279 ; 25.279 ; 25.279 ; 25.279 ;
; A[8]        ; D[2]          ; 24.415 ; 24.415 ; 24.415 ; 24.415 ;
; A[8]        ; D[3]          ; 24.678 ; 24.678 ; 24.678 ; 24.678 ;
; A[8]        ; D[4]          ; 23.589 ; 23.589 ; 23.589 ; 23.589 ;
; A[8]        ; D[5]          ; 22.290 ; 21.906 ; 21.906 ; 22.290 ;
; A[8]        ; D[6]          ; 22.248 ; 21.559 ; 21.559 ; 22.248 ;
; A[8]        ; D[7]          ; 22.265 ; 21.850 ; 21.850 ; 22.265 ;
; A[8]        ; HEX1[0]       ; 11.646 ; 11.646 ; 11.646 ; 11.646 ;
; A[8]        ; HEX1[1]       ; 11.278 ; 11.278 ; 11.278 ; 11.278 ;
; A[8]        ; HEX1[2]       ;        ; 11.273 ; 11.273 ;        ;
; A[8]        ; HEX1[3]       ; 11.282 ; 11.282 ; 11.282 ; 11.282 ;
; A[8]        ; HEX1[4]       ; 11.297 ;        ;        ; 11.297 ;
; A[8]        ; HEX1[5]       ; 11.662 ;        ;        ; 11.662 ;
; A[8]        ; HEX1[6]       ; 11.521 ; 11.521 ; 11.521 ; 11.521 ;
; A[8]        ; LEDG[1]       ; 22.099 ;        ;        ; 22.099 ;
; A[8]        ; LEDG[2]       ; 20.607 ;        ;        ; 20.607 ;
; A[8]        ; LEDG[3]       ; 20.991 ;        ;        ; 20.991 ;
; A[8]        ; LEDG[4]       ; 20.969 ;        ;        ; 20.969 ;
; A[8]        ; LEDG[5]       ;        ; 21.750 ; 21.750 ;        ;
; A[8]        ; SRAM_ADDR[8]  ; 10.494 ;        ;        ; 10.494 ;
; A[8]        ; SRAM_CE_N     ; 21.366 ;        ;        ; 21.366 ;
; A[8]        ; SRAM_DQ[0]    ; 22.529 ; 22.529 ; 22.529 ; 22.529 ;
; A[8]        ; SRAM_DQ[1]    ; 22.539 ; 22.539 ; 22.539 ; 22.539 ;
; A[8]        ; SRAM_DQ[2]    ; 22.260 ; 22.260 ; 22.260 ; 22.260 ;
; A[8]        ; SRAM_DQ[3]    ; 22.270 ; 22.270 ; 22.270 ; 22.270 ;
; A[8]        ; SRAM_DQ[4]    ; 22.303 ; 22.303 ; 22.303 ; 22.303 ;
; A[8]        ; SRAM_DQ[5]    ; 22.348 ; 22.348 ; 22.348 ; 22.348 ;
; A[8]        ; SRAM_DQ[6]    ; 22.601 ; 22.601 ; 22.601 ; 22.601 ;
; A[8]        ; SRAM_DQ[7]    ; 22.609 ; 22.609 ; 22.609 ; 22.609 ;
; A[8]        ; SRAM_DQ[8]    ; 22.268 ; 22.268 ; 22.268 ; 22.268 ;
; A[8]        ; SRAM_DQ[9]    ; 22.268 ; 22.268 ; 22.268 ; 22.268 ;
; A[8]        ; SRAM_DQ[10]   ; 22.254 ; 22.254 ; 22.254 ; 22.254 ;
; A[8]        ; SRAM_DQ[11]   ; 22.258 ; 22.258 ; 22.258 ; 22.258 ;
; A[8]        ; SRAM_DQ[12]   ; 21.981 ; 21.981 ; 21.981 ; 21.981 ;
; A[8]        ; SRAM_DQ[13]   ; 22.264 ; 22.264 ; 22.264 ; 22.264 ;
; A[8]        ; SRAM_DQ[14]   ; 22.264 ; 22.264 ; 22.264 ; 22.264 ;
; A[8]        ; SRAM_DQ[15]   ; 22.520 ; 22.520 ; 22.520 ; 22.520 ;
; A[9]        ; D[0]          ; 25.733 ; 25.733 ; 25.733 ; 25.733 ;
; A[9]        ; D[1]          ; 26.673 ; 26.673 ; 26.673 ; 26.673 ;
; A[9]        ; D[2]          ; 25.809 ; 25.809 ; 25.809 ; 25.809 ;
; A[9]        ; D[3]          ; 26.072 ; 26.072 ; 26.072 ; 26.072 ;
; A[9]        ; D[4]          ; 24.983 ; 24.983 ; 24.983 ; 24.983 ;
; A[9]        ; D[5]          ; 23.684 ; 23.300 ; 23.300 ; 23.684 ;
; A[9]        ; D[6]          ; 23.642 ; 22.953 ; 22.953 ; 23.642 ;
; A[9]        ; D[7]          ; 23.659 ; 23.244 ; 23.244 ; 23.659 ;
; A[9]        ; HEX1[0]       ; 13.071 ; 13.071 ; 13.071 ; 13.071 ;
; A[9]        ; HEX1[1]       ; 12.701 ; 12.701 ; 12.701 ; 12.701 ;
; A[9]        ; HEX1[2]       ; 12.699 ;        ;        ; 12.699 ;
; A[9]        ; HEX1[3]       ; 12.710 ; 12.710 ; 12.710 ; 12.710 ;
; A[9]        ; HEX1[4]       ;        ; 12.724 ; 12.724 ;        ;
; A[9]        ; HEX1[5]       ; 13.089 ; 13.089 ; 13.089 ; 13.089 ;
; A[9]        ; HEX1[6]       ; 12.958 ; 12.958 ; 12.958 ; 12.958 ;
; A[9]        ; LEDG[1]       ; 23.493 ;        ;        ; 23.493 ;
; A[9]        ; LEDG[2]       ; 22.001 ;        ;        ; 22.001 ;
; A[9]        ; LEDG[3]       ; 22.385 ;        ;        ; 22.385 ;
; A[9]        ; LEDG[4]       ; 22.363 ;        ;        ; 22.363 ;
; A[9]        ; LEDG[5]       ;        ; 23.144 ; 23.144 ;        ;
; A[9]        ; SRAM_ADDR[9]  ; 10.553 ;        ;        ; 10.553 ;
; A[9]        ; SRAM_CE_N     ; 22.760 ;        ;        ; 22.760 ;
; A[9]        ; SRAM_DQ[0]    ; 23.923 ; 23.923 ; 23.923 ; 23.923 ;
; A[9]        ; SRAM_DQ[1]    ; 23.933 ; 23.933 ; 23.933 ; 23.933 ;
; A[9]        ; SRAM_DQ[2]    ; 23.654 ; 23.654 ; 23.654 ; 23.654 ;
; A[9]        ; SRAM_DQ[3]    ; 23.664 ; 23.664 ; 23.664 ; 23.664 ;
; A[9]        ; SRAM_DQ[4]    ; 23.697 ; 23.697 ; 23.697 ; 23.697 ;
; A[9]        ; SRAM_DQ[5]    ; 23.742 ; 23.742 ; 23.742 ; 23.742 ;
; A[9]        ; SRAM_DQ[6]    ; 23.995 ; 23.995 ; 23.995 ; 23.995 ;
; A[9]        ; SRAM_DQ[7]    ; 24.003 ; 24.003 ; 24.003 ; 24.003 ;
; A[9]        ; SRAM_DQ[8]    ; 23.662 ; 23.662 ; 23.662 ; 23.662 ;
; A[9]        ; SRAM_DQ[9]    ; 23.662 ; 23.662 ; 23.662 ; 23.662 ;
; A[9]        ; SRAM_DQ[10]   ; 23.648 ; 23.648 ; 23.648 ; 23.648 ;
; A[9]        ; SRAM_DQ[11]   ; 23.652 ; 23.652 ; 23.652 ; 23.652 ;
; A[9]        ; SRAM_DQ[12]   ; 23.375 ; 23.375 ; 23.375 ; 23.375 ;
; A[9]        ; SRAM_DQ[13]   ; 23.658 ; 23.658 ; 23.658 ; 23.658 ;
; A[9]        ; SRAM_DQ[14]   ; 23.658 ; 23.658 ; 23.658 ; 23.658 ;
; A[9]        ; SRAM_DQ[15]   ; 23.914 ; 23.914 ; 23.914 ; 23.914 ;
; A[10]       ; D[0]          ; 24.583 ; 24.583 ; 24.583 ; 24.583 ;
; A[10]       ; D[1]          ; 25.523 ; 25.523 ; 25.523 ; 25.523 ;
; A[10]       ; D[2]          ; 24.659 ; 24.659 ; 24.659 ; 24.659 ;
; A[10]       ; D[3]          ; 24.922 ; 24.922 ; 24.922 ; 24.922 ;
; A[10]       ; D[4]          ; 23.833 ; 23.833 ; 23.833 ; 23.833 ;
; A[10]       ; D[5]          ; 22.534 ; 22.150 ; 22.150 ; 22.534 ;
; A[10]       ; D[6]          ; 22.492 ; 21.803 ; 21.803 ; 22.492 ;
; A[10]       ; D[7]          ; 22.509 ; 22.094 ; 22.094 ; 22.509 ;
; A[10]       ; HEX1[0]       ; 11.934 ; 11.934 ; 11.934 ; 11.934 ;
; A[10]       ; HEX1[1]       ; 11.555 ;        ;        ; 11.555 ;
; A[10]       ; HEX1[2]       ; 11.527 ; 11.527 ; 11.527 ; 11.527 ;
; A[10]       ; HEX1[3]       ; 11.568 ; 11.568 ; 11.568 ; 11.568 ;
; A[10]       ; HEX1[4]       ; 11.576 ; 11.576 ; 11.576 ; 11.576 ;
; A[10]       ; HEX1[5]       ; 11.936 ; 11.936 ; 11.936 ; 11.936 ;
; A[10]       ; HEX1[6]       ; 11.820 ; 11.820 ; 11.820 ; 11.820 ;
; A[10]       ; LEDG[1]       ; 22.343 ;        ;        ; 22.343 ;
; A[10]       ; LEDG[2]       ; 20.851 ;        ;        ; 20.851 ;
; A[10]       ; LEDG[3]       ; 21.235 ;        ;        ; 21.235 ;
; A[10]       ; LEDG[4]       ; 21.213 ;        ;        ; 21.213 ;
; A[10]       ; LEDG[5]       ;        ; 21.994 ; 21.994 ;        ;
; A[10]       ; SRAM_ADDR[10] ; 10.823 ;        ;        ; 10.823 ;
; A[10]       ; SRAM_CE_N     ; 21.610 ;        ;        ; 21.610 ;
; A[10]       ; SRAM_DQ[0]    ; 22.773 ; 22.773 ; 22.773 ; 22.773 ;
; A[10]       ; SRAM_DQ[1]    ; 22.783 ; 22.783 ; 22.783 ; 22.783 ;
; A[10]       ; SRAM_DQ[2]    ; 22.504 ; 22.504 ; 22.504 ; 22.504 ;
; A[10]       ; SRAM_DQ[3]    ; 22.514 ; 22.514 ; 22.514 ; 22.514 ;
; A[10]       ; SRAM_DQ[4]    ; 22.547 ; 22.547 ; 22.547 ; 22.547 ;
; A[10]       ; SRAM_DQ[5]    ; 22.592 ; 22.592 ; 22.592 ; 22.592 ;
; A[10]       ; SRAM_DQ[6]    ; 22.845 ; 22.845 ; 22.845 ; 22.845 ;
; A[10]       ; SRAM_DQ[7]    ; 22.853 ; 22.853 ; 22.853 ; 22.853 ;
; A[10]       ; SRAM_DQ[8]    ; 22.512 ; 22.512 ; 22.512 ; 22.512 ;
; A[10]       ; SRAM_DQ[9]    ; 22.512 ; 22.512 ; 22.512 ; 22.512 ;
; A[10]       ; SRAM_DQ[10]   ; 22.498 ; 22.498 ; 22.498 ; 22.498 ;
; A[10]       ; SRAM_DQ[11]   ; 22.502 ; 22.502 ; 22.502 ; 22.502 ;
; A[10]       ; SRAM_DQ[12]   ; 22.225 ; 22.225 ; 22.225 ; 22.225 ;
; A[10]       ; SRAM_DQ[13]   ; 22.508 ; 22.508 ; 22.508 ; 22.508 ;
; A[10]       ; SRAM_DQ[14]   ; 22.508 ; 22.508 ; 22.508 ; 22.508 ;
; A[10]       ; SRAM_DQ[15]   ; 22.764 ; 22.764 ; 22.764 ; 22.764 ;
; A[11]       ; D[0]          ; 24.310 ; 24.310 ; 24.310 ; 24.310 ;
; A[11]       ; D[1]          ; 25.250 ; 25.250 ; 25.250 ; 25.250 ;
; A[11]       ; D[2]          ; 24.386 ; 24.386 ; 24.386 ; 24.386 ;
; A[11]       ; D[3]          ; 24.649 ; 24.649 ; 24.649 ; 24.649 ;
; A[11]       ; D[4]          ; 23.560 ; 23.560 ; 23.560 ; 23.560 ;
; A[11]       ; D[5]          ; 22.261 ; 21.877 ; 21.877 ; 22.261 ;
; A[11]       ; D[6]          ; 22.219 ; 21.530 ; 21.530 ; 22.219 ;
; A[11]       ; D[7]          ; 22.236 ; 21.821 ; 21.821 ; 22.236 ;
; A[11]       ; HEX1[0]       ; 11.625 ; 11.625 ; 11.625 ; 11.625 ;
; A[11]       ; HEX1[1]       ; 11.248 ; 11.248 ; 11.248 ; 11.248 ;
; A[11]       ; HEX1[2]       ; 11.248 ; 11.248 ; 11.248 ; 11.248 ;
; A[11]       ; HEX1[3]       ; 11.259 ; 11.259 ; 11.259 ; 11.259 ;
; A[11]       ; HEX1[4]       ;        ; 11.268 ; 11.268 ;        ;
; A[11]       ; HEX1[5]       ; 11.632 ; 11.632 ; 11.632 ; 11.632 ;
; A[11]       ; HEX1[6]       ; 11.511 ; 11.511 ; 11.511 ; 11.511 ;
; A[11]       ; LEDG[1]       ; 22.070 ;        ;        ; 22.070 ;
; A[11]       ; LEDG[2]       ; 20.578 ;        ;        ; 20.578 ;
; A[11]       ; LEDG[3]       ; 20.962 ;        ;        ; 20.962 ;
; A[11]       ; LEDG[4]       ; 20.940 ;        ;        ; 20.940 ;
; A[11]       ; LEDG[5]       ;        ; 21.721 ; 21.721 ;        ;
; A[11]       ; SRAM_ADDR[11] ; 10.833 ;        ;        ; 10.833 ;
; A[11]       ; SRAM_CE_N     ; 21.337 ;        ;        ; 21.337 ;
; A[11]       ; SRAM_DQ[0]    ; 22.500 ; 22.500 ; 22.500 ; 22.500 ;
; A[11]       ; SRAM_DQ[1]    ; 22.510 ; 22.510 ; 22.510 ; 22.510 ;
; A[11]       ; SRAM_DQ[2]    ; 22.231 ; 22.231 ; 22.231 ; 22.231 ;
; A[11]       ; SRAM_DQ[3]    ; 22.241 ; 22.241 ; 22.241 ; 22.241 ;
; A[11]       ; SRAM_DQ[4]    ; 22.274 ; 22.274 ; 22.274 ; 22.274 ;
; A[11]       ; SRAM_DQ[5]    ; 22.319 ; 22.319 ; 22.319 ; 22.319 ;
; A[11]       ; SRAM_DQ[6]    ; 22.572 ; 22.572 ; 22.572 ; 22.572 ;
; A[11]       ; SRAM_DQ[7]    ; 22.580 ; 22.580 ; 22.580 ; 22.580 ;
; A[11]       ; SRAM_DQ[8]    ; 22.239 ; 22.239 ; 22.239 ; 22.239 ;
; A[11]       ; SRAM_DQ[9]    ; 22.239 ; 22.239 ; 22.239 ; 22.239 ;
; A[11]       ; SRAM_DQ[10]   ; 22.225 ; 22.225 ; 22.225 ; 22.225 ;
; A[11]       ; SRAM_DQ[11]   ; 22.229 ; 22.229 ; 22.229 ; 22.229 ;
; A[11]       ; SRAM_DQ[12]   ; 21.952 ; 21.952 ; 21.952 ; 21.952 ;
; A[11]       ; SRAM_DQ[13]   ; 22.235 ; 22.235 ; 22.235 ; 22.235 ;
; A[11]       ; SRAM_DQ[14]   ; 22.235 ; 22.235 ; 22.235 ; 22.235 ;
; A[11]       ; SRAM_DQ[15]   ; 22.491 ; 22.491 ; 22.491 ; 22.491 ;
; A[12]       ; D[0]          ; 22.771 ; 22.771 ; 22.771 ; 22.771 ;
; A[12]       ; D[1]          ; 23.711 ; 23.711 ; 23.711 ; 23.711 ;
; A[12]       ; D[2]          ; 22.847 ; 22.847 ; 22.847 ; 22.847 ;
; A[12]       ; D[3]          ; 23.110 ; 23.110 ; 23.110 ; 23.110 ;
; A[12]       ; D[4]          ; 22.021 ; 22.021 ; 22.021 ; 22.021 ;
; A[12]       ; D[5]          ; 20.722 ; 20.338 ; 20.338 ; 20.722 ;
; A[12]       ; D[6]          ; 20.680 ; 19.991 ; 19.991 ; 20.680 ;
; A[12]       ; D[7]          ; 20.697 ; 20.282 ; 20.282 ; 20.697 ;
; A[12]       ; HEX2[0]       ; 11.262 ; 11.262 ; 11.262 ; 11.262 ;
; A[12]       ; HEX2[1]       ; 11.038 ; 11.038 ; 11.038 ; 11.038 ;
; A[12]       ; HEX2[2]       ;        ; 11.080 ; 11.080 ;        ;
; A[12]       ; HEX2[3]       ; 11.080 ; 11.080 ; 11.080 ; 11.080 ;
; A[12]       ; HEX2[4]       ; 11.280 ;        ;        ; 11.280 ;
; A[12]       ; HEX2[5]       ; 11.384 ;        ;        ; 11.384 ;
; A[12]       ; HEX2[6]       ; 11.406 ; 11.406 ; 11.406 ; 11.406 ;
; A[12]       ; LEDG[1]       ; 20.531 ;        ;        ; 20.531 ;
; A[12]       ; LEDG[2]       ; 19.039 ;        ;        ; 19.039 ;
; A[12]       ; LEDG[3]       ; 19.423 ;        ;        ; 19.423 ;
; A[12]       ; LEDG[4]       ; 19.401 ;        ;        ; 19.401 ;
; A[12]       ; LEDG[5]       ;        ; 20.182 ; 20.182 ;        ;
; A[12]       ; SRAM_ADDR[12] ; 10.960 ;        ;        ; 10.960 ;
; A[12]       ; SRAM_CE_N     ; 19.798 ;        ;        ; 19.798 ;
; A[12]       ; SRAM_DQ[0]    ; 20.961 ; 20.961 ; 20.961 ; 20.961 ;
; A[12]       ; SRAM_DQ[1]    ; 20.971 ; 20.971 ; 20.971 ; 20.971 ;
; A[12]       ; SRAM_DQ[2]    ; 20.692 ; 20.692 ; 20.692 ; 20.692 ;
; A[12]       ; SRAM_DQ[3]    ; 20.702 ; 20.702 ; 20.702 ; 20.702 ;
; A[12]       ; SRAM_DQ[4]    ; 20.735 ; 20.735 ; 20.735 ; 20.735 ;
; A[12]       ; SRAM_DQ[5]    ; 20.780 ; 20.780 ; 20.780 ; 20.780 ;
; A[12]       ; SRAM_DQ[6]    ; 21.033 ; 21.033 ; 21.033 ; 21.033 ;
; A[12]       ; SRAM_DQ[7]    ; 21.041 ; 21.041 ; 21.041 ; 21.041 ;
; A[12]       ; SRAM_DQ[8]    ; 20.700 ; 20.700 ; 20.700 ; 20.700 ;
; A[12]       ; SRAM_DQ[9]    ; 20.700 ; 20.700 ; 20.700 ; 20.700 ;
; A[12]       ; SRAM_DQ[10]   ; 20.686 ; 20.686 ; 20.686 ; 20.686 ;
; A[12]       ; SRAM_DQ[11]   ; 20.690 ; 20.690 ; 20.690 ; 20.690 ;
; A[12]       ; SRAM_DQ[12]   ; 20.413 ; 20.413 ; 20.413 ; 20.413 ;
; A[12]       ; SRAM_DQ[13]   ; 20.696 ; 20.696 ; 20.696 ; 20.696 ;
; A[12]       ; SRAM_DQ[14]   ; 20.696 ; 20.696 ; 20.696 ; 20.696 ;
; A[12]       ; SRAM_DQ[15]   ; 20.952 ; 20.952 ; 20.952 ; 20.952 ;
; A[13]       ; D[0]          ; 21.580 ; 21.580 ; 21.580 ; 21.580 ;
; A[13]       ; D[1]          ; 22.520 ; 22.520 ; 22.520 ; 22.520 ;
; A[13]       ; D[2]          ; 21.656 ; 21.656 ; 21.656 ; 21.656 ;
; A[13]       ; D[3]          ; 21.919 ; 21.919 ; 21.919 ; 21.919 ;
; A[13]       ; D[4]          ; 20.830 ; 20.830 ; 20.830 ; 20.830 ;
; A[13]       ; D[5]          ; 19.531 ; 19.147 ; 19.147 ; 19.531 ;
; A[13]       ; D[6]          ; 19.489 ; 18.800 ; 18.800 ; 19.489 ;
; A[13]       ; D[7]          ; 19.506 ; 19.091 ; 19.091 ; 19.506 ;
; A[13]       ; HEX2[0]       ; 11.484 ; 11.484 ; 11.484 ; 11.484 ;
; A[13]       ; HEX2[1]       ; 11.258 ; 11.258 ; 11.258 ; 11.258 ;
; A[13]       ; HEX2[2]       ; 11.301 ;        ;        ; 11.301 ;
; A[13]       ; HEX2[3]       ; 11.296 ; 11.296 ; 11.296 ; 11.296 ;
; A[13]       ; HEX2[4]       ;        ; 11.464 ; 11.464 ;        ;
; A[13]       ; HEX2[5]       ; 11.604 ; 11.604 ; 11.604 ; 11.604 ;
; A[13]       ; HEX2[6]       ; 11.625 ; 11.625 ; 11.625 ; 11.625 ;
; A[13]       ; LEDG[1]       ; 19.340 ;        ;        ; 19.340 ;
; A[13]       ; LEDG[2]       ; 17.848 ;        ;        ; 17.848 ;
; A[13]       ; LEDG[3]       ; 18.232 ;        ;        ; 18.232 ;
; A[13]       ; LEDG[4]       ; 18.210 ;        ;        ; 18.210 ;
; A[13]       ; LEDG[5]       ;        ; 18.991 ; 18.991 ;        ;
; A[13]       ; SRAM_ADDR[13] ; 10.921 ;        ;        ; 10.921 ;
; A[13]       ; SRAM_CE_N     ; 18.607 ;        ;        ; 18.607 ;
; A[13]       ; SRAM_DQ[0]    ; 19.770 ; 19.770 ; 19.770 ; 19.770 ;
; A[13]       ; SRAM_DQ[1]    ; 19.780 ; 19.780 ; 19.780 ; 19.780 ;
; A[13]       ; SRAM_DQ[2]    ; 19.501 ; 19.501 ; 19.501 ; 19.501 ;
; A[13]       ; SRAM_DQ[3]    ; 19.511 ; 19.511 ; 19.511 ; 19.511 ;
; A[13]       ; SRAM_DQ[4]    ; 19.544 ; 19.544 ; 19.544 ; 19.544 ;
; A[13]       ; SRAM_DQ[5]    ; 19.589 ; 19.589 ; 19.589 ; 19.589 ;
; A[13]       ; SRAM_DQ[6]    ; 19.842 ; 19.842 ; 19.842 ; 19.842 ;
; A[13]       ; SRAM_DQ[7]    ; 19.850 ; 19.850 ; 19.850 ; 19.850 ;
; A[13]       ; SRAM_DQ[8]    ; 19.509 ; 19.509 ; 19.509 ; 19.509 ;
; A[13]       ; SRAM_DQ[9]    ; 19.509 ; 19.509 ; 19.509 ; 19.509 ;
; A[13]       ; SRAM_DQ[10]   ; 19.495 ; 19.495 ; 19.495 ; 19.495 ;
; A[13]       ; SRAM_DQ[11]   ; 19.499 ; 19.499 ; 19.499 ; 19.499 ;
; A[13]       ; SRAM_DQ[12]   ; 19.222 ; 19.222 ; 19.222 ; 19.222 ;
; A[13]       ; SRAM_DQ[13]   ; 19.505 ; 19.505 ; 19.505 ; 19.505 ;
; A[13]       ; SRAM_DQ[14]   ; 19.505 ; 19.505 ; 19.505 ; 19.505 ;
; A[13]       ; SRAM_DQ[15]   ; 19.761 ; 19.761 ; 19.761 ; 19.761 ;
; A[14]       ; D[0]          ; 21.766 ; 21.766 ; 21.766 ; 21.766 ;
; A[14]       ; D[1]          ; 22.706 ; 22.706 ; 22.706 ; 22.706 ;
; A[14]       ; D[2]          ; 21.842 ; 21.842 ; 21.842 ; 21.842 ;
; A[14]       ; D[3]          ; 22.105 ; 22.105 ; 22.105 ; 22.105 ;
; A[14]       ; D[4]          ; 21.016 ; 21.016 ; 21.016 ; 21.016 ;
; A[14]       ; D[5]          ; 19.717 ; 19.333 ; 19.333 ; 19.717 ;
; A[14]       ; D[6]          ; 19.675 ; 18.986 ; 18.986 ; 19.675 ;
; A[14]       ; D[7]          ; 19.692 ; 19.277 ; 19.277 ; 19.692 ;
; A[14]       ; HEX2[0]       ; 18.185 ; 18.185 ; 18.185 ; 18.185 ;
; A[14]       ; HEX2[1]       ; 17.996 ; 17.996 ; 17.996 ; 17.996 ;
; A[14]       ; HEX2[2]       ; 18.038 ; 18.038 ; 18.038 ; 18.038 ;
; A[14]       ; HEX2[3]       ; 18.039 ; 18.039 ; 18.039 ; 18.039 ;
; A[14]       ; HEX2[4]       ; 18.192 ; 18.192 ; 18.192 ; 18.192 ;
; A[14]       ; HEX2[5]       ; 18.307 ; 18.307 ; 18.307 ; 18.307 ;
; A[14]       ; HEX2[6]       ; 18.362 ; 18.362 ; 18.362 ; 18.362 ;
; A[14]       ; HEX3[0]       ; 19.542 ; 19.542 ; 19.542 ; 19.542 ;
; A[14]       ; HEX3[1]       ; 20.058 ; 20.058 ; 20.058 ; 20.058 ;
; A[14]       ; HEX3[2]       ; 19.371 ; 19.371 ; 19.371 ; 19.371 ;
; A[14]       ; HEX3[3]       ; 19.433 ; 19.433 ; 19.433 ; 19.433 ;
; A[14]       ; HEX3[4]       ; 18.845 ; 18.845 ; 18.845 ; 18.845 ;
; A[14]       ; HEX3[5]       ; 19.425 ; 19.425 ; 19.425 ; 19.425 ;
; A[14]       ; HEX3[6]       ; 19.042 ; 19.042 ; 19.042 ; 19.042 ;
; A[14]       ; LEDG[1]       ; 19.526 ; 16.978 ; 16.978 ; 19.526 ;
; A[14]       ; LEDG[2]       ; 18.034 ; 15.494 ; 15.494 ; 18.034 ;
; A[14]       ; LEDG[3]       ; 18.418 ; 15.875 ; 15.875 ; 18.418 ;
; A[14]       ; LEDG[4]       ; 18.396 ; 15.851 ; 15.851 ; 18.396 ;
; A[14]       ; LEDG[5]       ; 16.629 ; 19.177 ; 19.177 ; 16.629 ;
; A[14]       ; SRAM_ADDR[14] ; 16.036 ; 16.036 ; 16.036 ; 16.036 ;
; A[14]       ; SRAM_ADDR[15] ; 17.527 ; 17.527 ; 17.527 ; 17.527 ;
; A[14]       ; SRAM_ADDR[16] ; 18.068 ; 18.068 ; 18.068 ; 18.068 ;
; A[14]       ; SRAM_ADDR[17] ; 17.997 ; 17.997 ; 17.997 ; 17.997 ;
; A[14]       ; SRAM_CE_N     ; 18.793 ; 16.245 ; 16.245 ; 18.793 ;
; A[14]       ; SRAM_DQ[0]    ; 19.956 ; 19.956 ; 19.956 ; 19.956 ;
; A[14]       ; SRAM_DQ[1]    ; 19.966 ; 19.966 ; 19.966 ; 19.966 ;
; A[14]       ; SRAM_DQ[2]    ; 19.687 ; 19.687 ; 19.687 ; 19.687 ;
; A[14]       ; SRAM_DQ[3]    ; 19.697 ; 19.697 ; 19.697 ; 19.697 ;
; A[14]       ; SRAM_DQ[4]    ; 19.730 ; 19.730 ; 19.730 ; 19.730 ;
; A[14]       ; SRAM_DQ[5]    ; 19.775 ; 19.775 ; 19.775 ; 19.775 ;
; A[14]       ; SRAM_DQ[6]    ; 20.028 ; 20.028 ; 20.028 ; 20.028 ;
; A[14]       ; SRAM_DQ[7]    ; 20.036 ; 20.036 ; 20.036 ; 20.036 ;
; A[14]       ; SRAM_DQ[8]    ; 19.695 ; 19.695 ; 19.695 ; 19.695 ;
; A[14]       ; SRAM_DQ[9]    ; 19.695 ; 19.695 ; 19.695 ; 19.695 ;
; A[14]       ; SRAM_DQ[10]   ; 19.681 ; 19.681 ; 19.681 ; 19.681 ;
; A[14]       ; SRAM_DQ[11]   ; 19.685 ; 19.685 ; 19.685 ; 19.685 ;
; A[14]       ; SRAM_DQ[12]   ; 19.408 ; 19.408 ; 19.408 ; 19.408 ;
; A[14]       ; SRAM_DQ[13]   ; 19.691 ; 19.691 ; 19.691 ; 19.691 ;
; A[14]       ; SRAM_DQ[14]   ; 19.691 ; 19.691 ; 19.691 ; 19.691 ;
; A[14]       ; SRAM_DQ[15]   ; 19.947 ; 19.947 ; 19.947 ; 19.947 ;
; A[14]       ; SRAM_LB_N     ; 17.179 ; 17.179 ; 17.179 ; 17.179 ;
; A[14]       ; SRAM_UB_N     ; 17.168 ; 17.168 ; 17.168 ; 17.168 ;
; A[15]       ; D[0]          ; 21.734 ; 21.734 ; 21.734 ; 21.734 ;
; A[15]       ; D[1]          ; 22.674 ; 22.674 ; 22.674 ; 22.674 ;
; A[15]       ; D[2]          ; 21.810 ; 21.810 ; 21.810 ; 21.810 ;
; A[15]       ; D[3]          ; 22.073 ; 22.073 ; 22.073 ; 22.073 ;
; A[15]       ; D[4]          ; 20.984 ; 20.984 ; 20.984 ; 20.984 ;
; A[15]       ; D[5]          ; 19.685 ; 19.301 ; 19.301 ; 19.685 ;
; A[15]       ; D[6]          ; 19.643 ; 18.954 ; 18.954 ; 19.643 ;
; A[15]       ; D[7]          ; 19.660 ; 19.245 ; 19.245 ; 19.660 ;
; A[15]       ; HEX2[0]       ; 17.709 ; 17.709 ; 17.709 ; 17.709 ;
; A[15]       ; HEX2[1]       ; 17.520 ; 17.520 ; 17.520 ; 17.520 ;
; A[15]       ; HEX2[2]       ; 17.562 ; 17.562 ; 17.562 ; 17.562 ;
; A[15]       ; HEX2[3]       ; 17.563 ; 17.563 ; 17.563 ; 17.563 ;
; A[15]       ; HEX2[4]       ; 17.716 ; 17.716 ; 17.716 ; 17.716 ;
; A[15]       ; HEX2[5]       ; 17.831 ; 17.831 ; 17.831 ; 17.831 ;
; A[15]       ; HEX2[6]       ; 17.886 ; 17.886 ; 17.886 ; 17.886 ;
; A[15]       ; HEX3[0]       ; 18.887 ; 18.887 ; 18.887 ; 18.887 ;
; A[15]       ; HEX3[1]       ; 19.402 ; 19.402 ; 19.402 ; 19.402 ;
; A[15]       ; HEX3[2]       ; 18.742 ; 18.742 ; 18.742 ; 18.742 ;
; A[15]       ; HEX3[3]       ; 18.765 ; 18.765 ; 18.765 ; 18.765 ;
; A[15]       ; HEX3[4]       ; 18.181 ; 18.181 ; 18.181 ; 18.181 ;
; A[15]       ; HEX3[5]       ; 18.800 ; 18.800 ; 18.800 ; 18.800 ;
; A[15]       ; HEX3[6]       ; 18.374 ; 18.374 ; 18.374 ; 18.374 ;
; A[15]       ; LEDG[1]       ; 19.494 ; 16.998 ; 16.998 ; 19.494 ;
; A[15]       ; LEDG[2]       ; 18.002 ; 15.509 ; 15.509 ; 18.002 ;
; A[15]       ; LEDG[3]       ; 18.386 ; 15.936 ; 15.936 ; 18.386 ;
; A[15]       ; LEDG[4]       ; 18.364 ; 15.915 ; 15.915 ; 18.364 ;
; A[15]       ; LEDG[5]       ; 16.649 ; 19.145 ; 19.145 ; 16.649 ;
; A[15]       ; SRAM_ADDR[14] ; 14.772 ; 14.772 ; 14.772 ; 14.772 ;
; A[15]       ; SRAM_ADDR[15] ; 17.051 ; 17.051 ; 17.051 ; 17.051 ;
; A[15]       ; SRAM_ADDR[16] ; 17.297 ; 17.297 ; 17.297 ; 17.297 ;
; A[15]       ; SRAM_ADDR[17] ; 17.844 ; 17.844 ; 17.844 ; 17.844 ;
; A[15]       ; SRAM_CE_N     ; 18.761 ; 16.265 ; 16.265 ; 18.761 ;
; A[15]       ; SRAM_DQ[0]    ; 19.924 ; 19.924 ; 19.924 ; 19.924 ;
; A[15]       ; SRAM_DQ[1]    ; 19.934 ; 19.934 ; 19.934 ; 19.934 ;
; A[15]       ; SRAM_DQ[2]    ; 19.655 ; 19.655 ; 19.655 ; 19.655 ;
; A[15]       ; SRAM_DQ[3]    ; 19.665 ; 19.665 ; 19.665 ; 19.665 ;
; A[15]       ; SRAM_DQ[4]    ; 19.698 ; 19.698 ; 19.698 ; 19.698 ;
; A[15]       ; SRAM_DQ[5]    ; 19.743 ; 19.743 ; 19.743 ; 19.743 ;
; A[15]       ; SRAM_DQ[6]    ; 19.996 ; 19.996 ; 19.996 ; 19.996 ;
; A[15]       ; SRAM_DQ[7]    ; 20.004 ; 20.004 ; 20.004 ; 20.004 ;
; A[15]       ; SRAM_DQ[8]    ; 19.663 ; 19.663 ; 19.663 ; 19.663 ;
; A[15]       ; SRAM_DQ[9]    ; 19.663 ; 19.663 ; 19.663 ; 19.663 ;
; A[15]       ; SRAM_DQ[10]   ; 19.649 ; 19.649 ; 19.649 ; 19.649 ;
; A[15]       ; SRAM_DQ[11]   ; 19.653 ; 19.653 ; 19.653 ; 19.653 ;
; A[15]       ; SRAM_DQ[12]   ; 19.376 ; 19.376 ; 19.376 ; 19.376 ;
; A[15]       ; SRAM_DQ[13]   ; 19.659 ; 19.659 ; 19.659 ; 19.659 ;
; A[15]       ; SRAM_DQ[14]   ; 19.659 ; 19.659 ; 19.659 ; 19.659 ;
; A[15]       ; SRAM_DQ[15]   ; 19.915 ; 19.915 ; 19.915 ; 19.915 ;
; A[15]       ; SRAM_LB_N     ; 16.355 ; 16.355 ; 16.355 ; 16.355 ;
; A[15]       ; SRAM_UB_N     ; 16.344 ; 16.344 ; 16.344 ; 16.344 ;
; D[0]        ; SRAM_DQ[0]    ; 13.847 ;        ;        ; 13.847 ;
; D[0]        ; SRAM_DQ[8]    ; 13.821 ;        ;        ; 13.821 ;
; D[1]        ; SRAM_DQ[1]    ; 11.245 ;        ;        ; 11.245 ;
; D[1]        ; SRAM_DQ[9]    ; 11.286 ;        ;        ; 11.286 ;
; D[2]        ; SRAM_DQ[2]    ; 11.128 ;        ;        ; 11.128 ;
; D[2]        ; SRAM_DQ[10]   ; 11.098 ;        ;        ; 11.098 ;
; D[3]        ; SRAM_DQ[3]    ; 14.101 ;        ;        ; 14.101 ;
; D[3]        ; SRAM_DQ[11]   ; 14.058 ;        ;        ; 14.058 ;
; D[4]        ; SRAM_DQ[4]    ; 10.830 ;        ;        ; 10.830 ;
; D[4]        ; SRAM_DQ[12]   ; 10.614 ;        ;        ; 10.614 ;
; D[5]        ; SRAM_DQ[5]    ; 10.500 ;        ;        ; 10.500 ;
; D[5]        ; SRAM_DQ[13]   ; 10.484 ;        ;        ; 10.484 ;
; D[6]        ; SRAM_DQ[6]    ; 10.432 ;        ;        ; 10.432 ;
; D[6]        ; SRAM_DQ[14]   ; 10.437 ;        ;        ; 10.437 ;
; D[7]        ; SRAM_DQ[7]    ; 10.967 ;        ;        ; 10.967 ;
; D[7]        ; SRAM_DQ[15]   ; 10.104 ;        ;        ; 10.104 ;
; IORQ_n      ; BUSDIR_n      ; 12.551 ;        ;        ; 12.551 ;
; IORQ_n      ; D[0]          ; 17.983 ; 17.983 ; 17.983 ; 17.983 ;
; IORQ_n      ; D[1]          ; 18.042 ; 18.042 ; 18.042 ; 18.042 ;
; IORQ_n      ; D[2]          ; 16.621 ; 16.621 ; 16.621 ; 16.621 ;
; IORQ_n      ; D[3]          ; 15.666 ; 15.666 ; 15.666 ; 15.666 ;
; IORQ_n      ; D[4]          ; 18.078 ; 18.078 ; 18.078 ; 18.078 ;
; IORQ_n      ; D[5]          ; 13.921 ; 13.921 ; 13.921 ; 13.921 ;
; IORQ_n      ; D[6]          ; 13.574 ; 13.574 ; 13.574 ; 13.574 ;
; IORQ_n      ; D[7]          ; 13.865 ; 13.865 ; 13.865 ; 13.865 ;
; IORQ_n      ; U1OE_n        ; 13.659 ;        ;        ; 13.659 ;
; KEY[0]      ; LEDG[7]       ;        ; 9.601  ; 9.601  ;        ;
; M1_n        ; BUSDIR_n      ;        ; 12.521 ; 12.521 ;        ;
; M1_n        ; D[0]          ; 17.953 ; 17.953 ; 17.953 ; 17.953 ;
; M1_n        ; D[1]          ; 18.012 ; 18.012 ; 18.012 ; 18.012 ;
; M1_n        ; D[2]          ; 16.591 ; 16.591 ; 16.591 ; 16.591 ;
; M1_n        ; D[3]          ; 15.636 ; 15.636 ; 15.636 ; 15.636 ;
; M1_n        ; D[4]          ; 18.048 ; 18.048 ; 18.048 ; 18.048 ;
; M1_n        ; D[5]          ; 13.891 ; 13.891 ; 13.891 ; 13.891 ;
; M1_n        ; D[6]          ; 13.544 ; 13.544 ; 13.544 ; 13.544 ;
; M1_n        ; D[7]          ; 13.835 ; 13.835 ; 13.835 ; 13.835 ;
; M1_n        ; U1OE_n        ;        ; 13.629 ; 13.629 ;        ;
; MREQ_n      ; D[0]          ; 18.488 ; 18.488 ; 18.488 ; 18.488 ;
; MREQ_n      ; D[1]          ; 19.428 ; 19.428 ; 19.428 ; 19.428 ;
; MREQ_n      ; D[2]          ; 18.564 ; 18.564 ; 18.564 ; 18.564 ;
; MREQ_n      ; D[3]          ; 18.827 ; 18.827 ; 18.827 ; 18.827 ;
; MREQ_n      ; D[4]          ; 17.738 ; 17.738 ; 17.738 ; 17.738 ;
; MREQ_n      ; D[5]          ; 16.439 ; 16.055 ; 16.055 ; 16.439 ;
; MREQ_n      ; D[6]          ; 16.397 ; 15.708 ; 15.708 ; 16.397 ;
; MREQ_n      ; D[7]          ; 16.414 ; 15.999 ; 15.999 ; 16.414 ;
; RD_n        ; BUSDIR_n      ; 12.783 ;        ;        ; 12.783 ;
; RD_n        ; D[0]          ; 19.581 ; 19.581 ; 19.581 ; 19.581 ;
; RD_n        ; D[1]          ; 20.521 ; 20.521 ; 20.521 ; 20.521 ;
; RD_n        ; D[2]          ; 19.657 ; 19.657 ; 19.657 ; 19.657 ;
; RD_n        ; D[3]          ; 19.920 ; 19.920 ; 19.920 ; 19.920 ;
; RD_n        ; D[4]          ; 18.831 ; 18.831 ; 18.831 ; 18.831 ;
; RD_n        ; D[5]          ; 17.532 ; 17.148 ; 17.148 ; 17.532 ;
; RD_n        ; D[6]          ; 17.490 ; 16.801 ; 16.801 ; 17.490 ;
; RD_n        ; D[7]          ; 17.507 ; 17.092 ; 17.092 ; 17.507 ;
; RD_n        ; U1OE_n        ; 13.554 ;        ;        ; 13.554 ;
; RESET_n     ; LEDG[7]       ;        ; 11.130 ; 11.130 ;        ;
; SLTSL_n     ; D[0]          ; 18.110 ; 18.110 ; 18.110 ; 18.110 ;
; SLTSL_n     ; D[1]          ; 19.050 ; 19.050 ; 19.050 ; 19.050 ;
; SLTSL_n     ; D[2]          ; 18.186 ; 18.186 ; 18.186 ; 18.186 ;
; SLTSL_n     ; D[3]          ; 18.449 ; 18.449 ; 18.449 ; 18.449 ;
; SLTSL_n     ; D[4]          ; 17.360 ; 17.360 ; 17.360 ; 17.360 ;
; SLTSL_n     ; D[5]          ; 16.061 ; 15.677 ; 15.677 ; 16.061 ;
; SLTSL_n     ; D[6]          ; 16.019 ; 15.330 ; 15.330 ; 16.019 ;
; SLTSL_n     ; D[7]          ; 16.036 ; 15.621 ; 15.621 ; 16.036 ;
; SLTSL_n     ; LEDG[1]       ; 15.870 ;        ;        ; 15.870 ;
; SLTSL_n     ; LEDG[2]       ; 14.378 ;        ;        ; 14.378 ;
; SLTSL_n     ; LEDG[3]       ; 14.762 ;        ;        ; 14.762 ;
; SLTSL_n     ; LEDG[4]       ; 14.740 ;        ;        ; 14.740 ;
; SLTSL_n     ; LEDG[5]       ;        ; 15.521 ; 15.521 ;        ;
; SLTSL_n     ; LEDG[6]       ;        ; 11.730 ; 11.730 ;        ;
; SLTSL_n     ; SRAM_CE_N     ; 15.137 ;        ;        ; 15.137 ;
; SLTSL_n     ; SRAM_DQ[0]    ; 16.300 ; 16.300 ; 16.300 ; 16.300 ;
; SLTSL_n     ; SRAM_DQ[1]    ; 16.310 ; 16.310 ; 16.310 ; 16.310 ;
; SLTSL_n     ; SRAM_DQ[2]    ; 16.031 ; 16.031 ; 16.031 ; 16.031 ;
; SLTSL_n     ; SRAM_DQ[3]    ; 16.041 ; 16.041 ; 16.041 ; 16.041 ;
; SLTSL_n     ; SRAM_DQ[4]    ; 16.074 ; 16.074 ; 16.074 ; 16.074 ;
; SLTSL_n     ; SRAM_DQ[5]    ; 16.119 ; 16.119 ; 16.119 ; 16.119 ;
; SLTSL_n     ; SRAM_DQ[6]    ; 16.372 ; 16.372 ; 16.372 ; 16.372 ;
; SLTSL_n     ; SRAM_DQ[7]    ; 16.380 ; 16.380 ; 16.380 ; 16.380 ;
; SLTSL_n     ; SRAM_DQ[8]    ; 16.039 ; 16.039 ; 16.039 ; 16.039 ;
; SLTSL_n     ; SRAM_DQ[9]    ; 16.039 ; 16.039 ; 16.039 ; 16.039 ;
; SLTSL_n     ; SRAM_DQ[10]   ; 16.025 ; 16.025 ; 16.025 ; 16.025 ;
; SLTSL_n     ; SRAM_DQ[11]   ; 16.029 ; 16.029 ; 16.029 ; 16.029 ;
; SLTSL_n     ; SRAM_DQ[12]   ; 15.752 ; 15.752 ; 15.752 ; 15.752 ;
; SLTSL_n     ; SRAM_DQ[13]   ; 16.035 ; 16.035 ; 16.035 ; 16.035 ;
; SLTSL_n     ; SRAM_DQ[14]   ; 16.035 ; 16.035 ; 16.035 ; 16.035 ;
; SLTSL_n     ; SRAM_DQ[15]   ; 16.291 ; 16.291 ; 16.291 ; 16.291 ;
; SLTSL_n     ; U1OE_n        ; 12.197 ;        ;        ; 12.197 ;
; SRAM_DQ[0]  ; D[0]          ; 13.732 ; 13.732 ; 13.732 ; 13.732 ;
; SRAM_DQ[1]  ; D[1]          ; 14.853 ; 14.853 ; 14.853 ; 14.853 ;
; SRAM_DQ[2]  ; D[2]          ; 13.446 ; 13.446 ; 13.446 ; 13.446 ;
; SRAM_DQ[3]  ; D[3]          ; 13.752 ; 13.752 ; 13.752 ; 13.752 ;
; SRAM_DQ[4]  ; D[4]          ; 13.530 ; 13.530 ; 13.530 ; 13.530 ;
; SRAM_DQ[5]  ; D[5]          ; 13.674 ;        ;        ; 13.674 ;
; SRAM_DQ[6]  ; D[6]          ; 13.276 ;        ;        ; 13.276 ;
; SRAM_DQ[7]  ; D[7]          ; 13.553 ;        ;        ; 13.553 ;
; SRAM_DQ[8]  ; D[0]          ; 13.252 ;        ;        ; 13.252 ;
; SRAM_DQ[9]  ; D[1]          ; 13.599 ;        ;        ; 13.599 ;
; SRAM_DQ[10] ; D[2]          ; 13.265 ;        ;        ; 13.265 ;
; SRAM_DQ[11] ; D[3]          ; 12.657 ;        ;        ; 12.657 ;
; SRAM_DQ[12] ; D[4]          ; 13.030 ;        ;        ; 13.030 ;
; SRAM_DQ[13] ; D[5]          ; 13.407 ;        ;        ; 13.407 ;
; SRAM_DQ[14] ; D[6]          ; 13.726 ;        ;        ; 13.726 ;
; SRAM_DQ[15] ; D[7]          ; 13.269 ;        ;        ; 13.269 ;
; SW[9]       ; D[0]          ; 14.165 ; 14.165 ; 14.165 ; 14.165 ;
; SW[9]       ; D[1]          ; 15.105 ; 15.105 ; 15.105 ; 15.105 ;
; SW[9]       ; D[2]          ; 14.241 ; 14.241 ; 14.241 ; 14.241 ;
; SW[9]       ; D[3]          ; 14.504 ; 14.504 ; 14.504 ; 14.504 ;
; SW[9]       ; D[4]          ; 13.415 ; 13.415 ; 13.415 ; 13.415 ;
; SW[9]       ; D[5]          ; 11.732 ; 12.116 ; 12.116 ; 11.732 ;
; SW[9]       ; D[6]          ; 11.385 ; 12.074 ; 12.074 ; 11.385 ;
; SW[9]       ; D[7]          ; 11.676 ; 12.091 ; 12.091 ; 11.676 ;
; SW[9]       ; LEDG[1]       ;        ; 11.925 ; 11.925 ;        ;
; SW[9]       ; LEDG[2]       ;        ; 10.433 ; 10.433 ;        ;
; SW[9]       ; LEDG[3]       ;        ; 10.817 ; 10.817 ;        ;
; SW[9]       ; LEDG[4]       ;        ; 10.795 ; 10.795 ;        ;
; SW[9]       ; LEDG[5]       ; 11.576 ;        ;        ; 11.576 ;
; SW[9]       ; LEDG[6]       ; 8.083  ;        ;        ; 8.083  ;
; SW[9]       ; SRAM_CE_N     ;        ; 11.192 ; 11.192 ;        ;
; SW[9]       ; SRAM_DQ[0]    ; 12.355 ; 12.355 ; 12.355 ; 12.355 ;
; SW[9]       ; SRAM_DQ[1]    ; 12.365 ; 12.365 ; 12.365 ; 12.365 ;
; SW[9]       ; SRAM_DQ[2]    ; 12.086 ; 12.086 ; 12.086 ; 12.086 ;
; SW[9]       ; SRAM_DQ[3]    ; 12.096 ; 12.096 ; 12.096 ; 12.096 ;
; SW[9]       ; SRAM_DQ[4]    ; 12.129 ; 12.129 ; 12.129 ; 12.129 ;
; SW[9]       ; SRAM_DQ[5]    ; 12.174 ; 12.174 ; 12.174 ; 12.174 ;
; SW[9]       ; SRAM_DQ[6]    ; 12.427 ; 12.427 ; 12.427 ; 12.427 ;
; SW[9]       ; SRAM_DQ[7]    ; 12.435 ; 12.435 ; 12.435 ; 12.435 ;
; SW[9]       ; SRAM_DQ[8]    ; 12.094 ; 12.094 ; 12.094 ; 12.094 ;
; SW[9]       ; SRAM_DQ[9]    ; 12.094 ; 12.094 ; 12.094 ; 12.094 ;
; SW[9]       ; SRAM_DQ[10]   ; 12.080 ; 12.080 ; 12.080 ; 12.080 ;
; SW[9]       ; SRAM_DQ[11]   ; 12.084 ; 12.084 ; 12.084 ; 12.084 ;
; SW[9]       ; SRAM_DQ[12]   ; 11.807 ; 11.807 ; 11.807 ; 11.807 ;
; SW[9]       ; SRAM_DQ[13]   ; 12.090 ; 12.090 ; 12.090 ; 12.090 ;
; SW[9]       ; SRAM_DQ[14]   ; 12.090 ; 12.090 ; 12.090 ; 12.090 ;
; SW[9]       ; SRAM_DQ[15]   ; 12.346 ; 12.346 ; 12.346 ; 12.346 ;
; SW[9]       ; U1OE_n        ;        ; 8.167  ; 8.167  ;        ;
; WR_n        ; SRAM_DQ[0]    ; 12.233 ; 12.233 ; 12.233 ; 12.233 ;
; WR_n        ; SRAM_DQ[1]    ; 12.243 ; 12.243 ; 12.243 ; 12.243 ;
; WR_n        ; SRAM_DQ[2]    ; 11.964 ; 11.964 ; 11.964 ; 11.964 ;
; WR_n        ; SRAM_DQ[3]    ; 11.974 ; 11.974 ; 11.974 ; 11.974 ;
; WR_n        ; SRAM_DQ[4]    ; 12.007 ; 12.007 ; 12.007 ; 12.007 ;
; WR_n        ; SRAM_DQ[5]    ; 12.052 ; 12.052 ; 12.052 ; 12.052 ;
; WR_n        ; SRAM_DQ[6]    ; 12.305 ; 12.305 ; 12.305 ; 12.305 ;
; WR_n        ; SRAM_DQ[7]    ; 12.313 ; 12.313 ; 12.313 ; 12.313 ;
; WR_n        ; SRAM_DQ[8]    ; 11.971 ; 11.971 ; 11.971 ; 11.971 ;
; WR_n        ; SRAM_DQ[9]    ; 11.971 ; 11.971 ; 11.971 ; 11.971 ;
; WR_n        ; SRAM_DQ[10]   ; 11.957 ; 11.957 ; 11.957 ; 11.957 ;
; WR_n        ; SRAM_DQ[11]   ; 11.961 ; 11.961 ; 11.961 ; 11.961 ;
; WR_n        ; SRAM_DQ[12]   ; 11.684 ; 11.684 ; 11.684 ; 11.684 ;
; WR_n        ; SRAM_DQ[13]   ; 11.967 ; 11.967 ; 11.967 ; 11.967 ;
; WR_n        ; SRAM_DQ[14]   ; 11.967 ; 11.967 ; 11.967 ; 11.967 ;
; WR_n        ; SRAM_DQ[15]   ; 12.223 ; 12.223 ; 12.223 ; 12.223 ;
; WR_n        ; SRAM_WE_N     ; 10.659 ;        ;        ; 10.659 ;
; WR_n        ; U1OE_n        ; 13.636 ;        ;        ; 13.636 ;
+-------------+---------------+--------+--------+--------+--------+


+-----------------------------------------------------------------+
; Minimum Propagation Delay                                       ;
+-------------+---------------+--------+--------+--------+--------+
; Input Port  ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+-------------+---------------+--------+--------+--------+--------+
; A[0]        ; D[0]          ; 15.378 ; 15.378 ; 15.378 ; 15.378 ;
; A[0]        ; D[1]          ; 14.992 ; 14.992 ; 14.992 ; 14.992 ;
; A[0]        ; D[2]          ; 15.369 ; 15.369 ; 15.369 ; 15.369 ;
; A[0]        ; D[3]          ; 15.719 ; 15.719 ; 15.719 ; 15.719 ;
; A[0]        ; D[4]          ; 15.719 ; 15.719 ; 15.719 ; 15.719 ;
; A[0]        ; D[5]          ; 14.849 ; 14.849 ; 14.849 ; 14.849 ;
; A[0]        ; D[6]          ; 14.502 ; 14.502 ; 14.502 ; 14.502 ;
; A[0]        ; D[7]          ; 14.793 ; 14.793 ; 14.793 ; 14.793 ;
; A[0]        ; LEDG[1]       ; 17.562 ;        ;        ; 17.562 ;
; A[0]        ; LEDG[2]       ; 16.070 ;        ;        ; 16.070 ;
; A[0]        ; LEDG[3]       ; 16.454 ;        ;        ; 16.454 ;
; A[0]        ; LEDG[4]       ; 16.432 ;        ;        ; 16.432 ;
; A[0]        ; LEDG[5]       ;        ; 17.213 ; 17.213 ;        ;
; A[0]        ; SRAM_ADDR[0]  ; 11.218 ;        ;        ; 11.218 ;
; A[0]        ; SRAM_CE_N     ; 16.829 ;        ;        ; 16.829 ;
; A[0]        ; SRAM_DQ[0]    ; 17.992 ; 17.992 ; 17.992 ; 17.992 ;
; A[0]        ; SRAM_DQ[1]    ; 18.002 ; 18.002 ; 18.002 ; 18.002 ;
; A[0]        ; SRAM_DQ[2]    ; 17.723 ; 17.723 ; 17.723 ; 17.723 ;
; A[0]        ; SRAM_DQ[3]    ; 17.733 ; 17.733 ; 17.733 ; 17.733 ;
; A[0]        ; SRAM_DQ[4]    ; 17.766 ; 17.766 ; 17.766 ; 17.766 ;
; A[0]        ; SRAM_DQ[5]    ; 17.811 ; 17.811 ; 17.811 ; 17.811 ;
; A[0]        ; SRAM_DQ[6]    ; 18.064 ; 18.064 ; 18.064 ; 18.064 ;
; A[0]        ; SRAM_DQ[7]    ; 18.072 ; 18.072 ; 18.072 ; 18.072 ;
; A[0]        ; SRAM_DQ[8]    ; 17.731 ; 17.731 ; 17.731 ; 17.731 ;
; A[0]        ; SRAM_DQ[9]    ; 17.731 ; 17.731 ; 17.731 ; 17.731 ;
; A[0]        ; SRAM_DQ[10]   ; 17.717 ; 17.717 ; 17.717 ; 17.717 ;
; A[0]        ; SRAM_DQ[11]   ; 17.721 ; 17.721 ; 17.721 ; 17.721 ;
; A[0]        ; SRAM_DQ[12]   ; 17.444 ; 17.444 ; 17.444 ; 17.444 ;
; A[0]        ; SRAM_DQ[13]   ; 17.727 ; 17.727 ; 17.727 ; 17.727 ;
; A[0]        ; SRAM_DQ[14]   ; 17.727 ; 17.727 ; 17.727 ; 17.727 ;
; A[0]        ; SRAM_DQ[15]   ; 17.983 ; 17.983 ; 17.983 ; 17.983 ;
; A[1]        ; D[0]          ; 14.843 ; 14.843 ; 14.843 ; 14.843 ;
; A[1]        ; D[1]          ; 14.457 ; 14.457 ; 14.457 ; 14.457 ;
; A[1]        ; D[2]          ; 14.834 ; 14.834 ; 14.834 ; 14.834 ;
; A[1]        ; D[3]          ; 14.865 ; 14.865 ; 14.865 ; 14.865 ;
; A[1]        ; D[4]          ; 15.184 ; 15.184 ; 15.184 ; 15.184 ;
; A[1]        ; D[5]          ; 14.314 ; 14.314 ; 14.314 ; 14.314 ;
; A[1]        ; D[6]          ; 13.967 ; 13.967 ; 13.967 ; 13.967 ;
; A[1]        ; D[7]          ; 14.258 ; 14.258 ; 14.258 ; 14.258 ;
; A[1]        ; LEDG[1]       ; 17.027 ;        ;        ; 17.027 ;
; A[1]        ; LEDG[2]       ; 15.535 ;        ;        ; 15.535 ;
; A[1]        ; LEDG[3]       ; 15.919 ;        ;        ; 15.919 ;
; A[1]        ; LEDG[4]       ; 15.897 ;        ;        ; 15.897 ;
; A[1]        ; LEDG[5]       ;        ; 16.678 ; 16.678 ;        ;
; A[1]        ; SRAM_ADDR[1]  ; 11.283 ;        ;        ; 11.283 ;
; A[1]        ; SRAM_CE_N     ; 16.294 ;        ;        ; 16.294 ;
; A[1]        ; SRAM_DQ[0]    ; 17.457 ; 17.457 ; 17.457 ; 17.457 ;
; A[1]        ; SRAM_DQ[1]    ; 17.467 ; 17.467 ; 17.467 ; 17.467 ;
; A[1]        ; SRAM_DQ[2]    ; 17.188 ; 17.188 ; 17.188 ; 17.188 ;
; A[1]        ; SRAM_DQ[3]    ; 17.198 ; 17.198 ; 17.198 ; 17.198 ;
; A[1]        ; SRAM_DQ[4]    ; 17.231 ; 17.231 ; 17.231 ; 17.231 ;
; A[1]        ; SRAM_DQ[5]    ; 17.276 ; 17.276 ; 17.276 ; 17.276 ;
; A[1]        ; SRAM_DQ[6]    ; 17.529 ; 17.529 ; 17.529 ; 17.529 ;
; A[1]        ; SRAM_DQ[7]    ; 17.537 ; 17.537 ; 17.537 ; 17.537 ;
; A[1]        ; SRAM_DQ[8]    ; 17.196 ; 17.196 ; 17.196 ; 17.196 ;
; A[1]        ; SRAM_DQ[9]    ; 17.196 ; 17.196 ; 17.196 ; 17.196 ;
; A[1]        ; SRAM_DQ[10]   ; 17.182 ; 17.182 ; 17.182 ; 17.182 ;
; A[1]        ; SRAM_DQ[11]   ; 17.186 ; 17.186 ; 17.186 ; 17.186 ;
; A[1]        ; SRAM_DQ[12]   ; 16.909 ; 16.909 ; 16.909 ; 16.909 ;
; A[1]        ; SRAM_DQ[13]   ; 17.192 ; 17.192 ; 17.192 ; 17.192 ;
; A[1]        ; SRAM_DQ[14]   ; 17.192 ; 17.192 ; 17.192 ; 17.192 ;
; A[1]        ; SRAM_DQ[15]   ; 17.448 ; 17.448 ; 17.448 ; 17.448 ;
; A[3]        ; BUSDIR_n      ;        ; 12.612 ; 12.612 ;        ;
; A[3]        ; D[0]          ; 14.511 ; 14.511 ; 14.511 ; 14.511 ;
; A[3]        ; D[1]          ; 14.125 ; 14.125 ; 14.125 ; 14.125 ;
; A[3]        ; D[2]          ; 14.502 ; 14.502 ; 14.502 ; 14.502 ;
; A[3]        ; D[3]          ; 14.852 ; 14.852 ; 14.852 ; 14.852 ;
; A[3]        ; D[4]          ; 14.852 ; 14.852 ; 14.852 ; 14.852 ;
; A[3]        ; D[5]          ; 13.982 ; 13.982 ; 13.982 ; 13.982 ;
; A[3]        ; D[6]          ; 13.635 ; 13.635 ; 13.635 ; 13.635 ;
; A[3]        ; D[7]          ; 13.926 ; 13.926 ; 13.926 ; 13.926 ;
; A[3]        ; LEDG[1]       ; 16.845 ;        ;        ; 16.845 ;
; A[3]        ; LEDG[2]       ; 15.353 ;        ;        ; 15.353 ;
; A[3]        ; LEDG[3]       ; 15.737 ;        ;        ; 15.737 ;
; A[3]        ; LEDG[4]       ; 15.715 ;        ;        ; 15.715 ;
; A[3]        ; LEDG[5]       ;        ; 16.496 ; 16.496 ;        ;
; A[3]        ; SRAM_ADDR[3]  ; 10.790 ;        ;        ; 10.790 ;
; A[3]        ; SRAM_CE_N     ; 16.112 ;        ;        ; 16.112 ;
; A[3]        ; SRAM_DQ[0]    ; 17.275 ; 17.275 ; 17.275 ; 17.275 ;
; A[3]        ; SRAM_DQ[1]    ; 17.285 ; 17.285 ; 17.285 ; 17.285 ;
; A[3]        ; SRAM_DQ[2]    ; 17.006 ; 17.006 ; 17.006 ; 17.006 ;
; A[3]        ; SRAM_DQ[3]    ; 17.016 ; 17.016 ; 17.016 ; 17.016 ;
; A[3]        ; SRAM_DQ[4]    ; 17.049 ; 17.049 ; 17.049 ; 17.049 ;
; A[3]        ; SRAM_DQ[5]    ; 17.094 ; 17.094 ; 17.094 ; 17.094 ;
; A[3]        ; SRAM_DQ[6]    ; 17.347 ; 17.347 ; 17.347 ; 17.347 ;
; A[3]        ; SRAM_DQ[7]    ; 17.355 ; 17.355 ; 17.355 ; 17.355 ;
; A[3]        ; SRAM_DQ[8]    ; 17.014 ; 17.014 ; 17.014 ; 17.014 ;
; A[3]        ; SRAM_DQ[9]    ; 17.014 ; 17.014 ; 17.014 ; 17.014 ;
; A[3]        ; SRAM_DQ[10]   ; 17.000 ; 17.000 ; 17.000 ; 17.000 ;
; A[3]        ; SRAM_DQ[11]   ; 17.004 ; 17.004 ; 17.004 ; 17.004 ;
; A[3]        ; SRAM_DQ[12]   ; 16.727 ; 16.727 ; 16.727 ; 16.727 ;
; A[3]        ; SRAM_DQ[13]   ; 17.010 ; 17.010 ; 17.010 ; 17.010 ;
; A[3]        ; SRAM_DQ[14]   ; 17.010 ; 17.010 ; 17.010 ; 17.010 ;
; A[3]        ; SRAM_DQ[15]   ; 17.266 ; 17.266 ; 17.266 ; 17.266 ;
; A[3]        ; U1OE_n        ;        ; 13.383 ; 13.383 ;        ;
; A[4]        ; BUSDIR_n      ;        ; 12.694 ; 12.694 ;        ;
; A[4]        ; D[0]          ; 14.593 ; 14.593 ; 14.593 ; 14.593 ;
; A[4]        ; D[1]          ; 14.207 ; 14.207 ; 14.207 ; 14.207 ;
; A[4]        ; D[2]          ; 14.584 ; 14.584 ; 14.584 ; 14.584 ;
; A[4]        ; D[3]          ; 14.934 ; 14.934 ; 14.934 ; 14.934 ;
; A[4]        ; D[4]          ; 14.934 ; 14.934 ; 14.934 ; 14.934 ;
; A[4]        ; D[5]          ; 14.064 ; 14.064 ; 14.064 ; 14.064 ;
; A[4]        ; D[6]          ; 13.717 ; 13.717 ; 13.717 ; 13.717 ;
; A[4]        ; D[7]          ; 14.008 ; 14.008 ; 14.008 ; 14.008 ;
; A[4]        ; HEX0[0]       ; 12.047 ; 12.047 ; 12.047 ; 12.047 ;
; A[4]        ; HEX0[1]       ; 12.076 ; 12.076 ; 12.076 ; 12.076 ;
; A[4]        ; HEX0[2]       ;        ; 12.305 ; 12.305 ;        ;
; A[4]        ; HEX0[3]       ; 12.417 ; 12.417 ; 12.417 ; 12.417 ;
; A[4]        ; HEX0[4]       ; 12.447 ;        ;        ; 12.447 ;
; A[4]        ; HEX0[5]       ; 12.445 ;        ;        ; 12.445 ;
; A[4]        ; HEX0[6]       ; 12.436 ; 12.436 ; 12.436 ; 12.436 ;
; A[4]        ; LEDG[1]       ; 16.927 ;        ;        ; 16.927 ;
; A[4]        ; LEDG[2]       ; 15.435 ;        ;        ; 15.435 ;
; A[4]        ; LEDG[3]       ; 15.819 ;        ;        ; 15.819 ;
; A[4]        ; LEDG[4]       ; 15.797 ;        ;        ; 15.797 ;
; A[4]        ; LEDG[5]       ;        ; 16.578 ; 16.578 ;        ;
; A[4]        ; SRAM_ADDR[4]  ; 10.516 ;        ;        ; 10.516 ;
; A[4]        ; SRAM_CE_N     ; 16.194 ;        ;        ; 16.194 ;
; A[4]        ; SRAM_DQ[0]    ; 17.357 ; 17.357 ; 17.357 ; 17.357 ;
; A[4]        ; SRAM_DQ[1]    ; 17.367 ; 17.367 ; 17.367 ; 17.367 ;
; A[4]        ; SRAM_DQ[2]    ; 17.088 ; 17.088 ; 17.088 ; 17.088 ;
; A[4]        ; SRAM_DQ[3]    ; 17.098 ; 17.098 ; 17.098 ; 17.098 ;
; A[4]        ; SRAM_DQ[4]    ; 17.131 ; 17.131 ; 17.131 ; 17.131 ;
; A[4]        ; SRAM_DQ[5]    ; 17.176 ; 17.176 ; 17.176 ; 17.176 ;
; A[4]        ; SRAM_DQ[6]    ; 17.429 ; 17.429 ; 17.429 ; 17.429 ;
; A[4]        ; SRAM_DQ[7]    ; 17.437 ; 17.437 ; 17.437 ; 17.437 ;
; A[4]        ; SRAM_DQ[8]    ; 17.096 ; 17.096 ; 17.096 ; 17.096 ;
; A[4]        ; SRAM_DQ[9]    ; 17.096 ; 17.096 ; 17.096 ; 17.096 ;
; A[4]        ; SRAM_DQ[10]   ; 17.082 ; 17.082 ; 17.082 ; 17.082 ;
; A[4]        ; SRAM_DQ[11]   ; 17.086 ; 17.086 ; 17.086 ; 17.086 ;
; A[4]        ; SRAM_DQ[12]   ; 16.809 ; 16.809 ; 16.809 ; 16.809 ;
; A[4]        ; SRAM_DQ[13]   ; 17.092 ; 17.092 ; 17.092 ; 17.092 ;
; A[4]        ; SRAM_DQ[14]   ; 17.092 ; 17.092 ; 17.092 ; 17.092 ;
; A[4]        ; SRAM_DQ[15]   ; 17.348 ; 17.348 ; 17.348 ; 17.348 ;
; A[4]        ; U1OE_n        ;        ; 13.465 ; 13.465 ;        ;
; A[5]        ; BUSDIR_n      ;        ; 12.832 ; 12.832 ;        ;
; A[5]        ; D[0]          ; 14.731 ; 14.731 ; 14.731 ; 14.731 ;
; A[5]        ; D[1]          ; 14.345 ; 14.345 ; 14.345 ; 14.345 ;
; A[5]        ; D[2]          ; 14.722 ; 14.722 ; 14.722 ; 14.722 ;
; A[5]        ; D[3]          ; 15.072 ; 15.072 ; 15.072 ; 15.072 ;
; A[5]        ; D[4]          ; 15.072 ; 15.072 ; 15.072 ; 15.072 ;
; A[5]        ; D[5]          ; 14.202 ; 14.202 ; 14.202 ; 14.202 ;
; A[5]        ; D[6]          ; 13.855 ; 13.855 ; 13.855 ; 13.855 ;
; A[5]        ; D[7]          ; 14.146 ; 14.146 ; 14.146 ; 14.146 ;
; A[5]        ; HEX0[0]       ; 11.800 ; 11.800 ; 11.800 ; 11.800 ;
; A[5]        ; HEX0[1]       ; 11.832 ; 11.832 ; 11.832 ; 11.832 ;
; A[5]        ; HEX0[2]       ; 12.062 ;        ;        ; 12.062 ;
; A[5]        ; HEX0[3]       ; 12.174 ; 12.174 ; 12.174 ; 12.174 ;
; A[5]        ; HEX0[4]       ;        ; 12.166 ; 12.166 ;        ;
; A[5]        ; HEX0[5]       ; 12.199 ; 12.199 ; 12.199 ; 12.199 ;
; A[5]        ; HEX0[6]       ; 12.193 ; 12.193 ; 12.193 ; 12.193 ;
; A[5]        ; LEDG[1]       ; 17.065 ;        ;        ; 17.065 ;
; A[5]        ; LEDG[2]       ; 15.573 ;        ;        ; 15.573 ;
; A[5]        ; LEDG[3]       ; 15.957 ;        ;        ; 15.957 ;
; A[5]        ; LEDG[4]       ; 15.935 ;        ;        ; 15.935 ;
; A[5]        ; LEDG[5]       ;        ; 16.716 ; 16.716 ;        ;
; A[5]        ; SRAM_ADDR[5]  ; 10.131 ;        ;        ; 10.131 ;
; A[5]        ; SRAM_CE_N     ; 16.332 ;        ;        ; 16.332 ;
; A[5]        ; SRAM_DQ[0]    ; 17.495 ; 17.495 ; 17.495 ; 17.495 ;
; A[5]        ; SRAM_DQ[1]    ; 17.505 ; 17.505 ; 17.505 ; 17.505 ;
; A[5]        ; SRAM_DQ[2]    ; 17.226 ; 17.226 ; 17.226 ; 17.226 ;
; A[5]        ; SRAM_DQ[3]    ; 17.236 ; 17.236 ; 17.236 ; 17.236 ;
; A[5]        ; SRAM_DQ[4]    ; 17.269 ; 17.269 ; 17.269 ; 17.269 ;
; A[5]        ; SRAM_DQ[5]    ; 17.314 ; 17.314 ; 17.314 ; 17.314 ;
; A[5]        ; SRAM_DQ[6]    ; 17.567 ; 17.567 ; 17.567 ; 17.567 ;
; A[5]        ; SRAM_DQ[7]    ; 17.575 ; 17.575 ; 17.575 ; 17.575 ;
; A[5]        ; SRAM_DQ[8]    ; 17.234 ; 17.234 ; 17.234 ; 17.234 ;
; A[5]        ; SRAM_DQ[9]    ; 17.234 ; 17.234 ; 17.234 ; 17.234 ;
; A[5]        ; SRAM_DQ[10]   ; 17.220 ; 17.220 ; 17.220 ; 17.220 ;
; A[5]        ; SRAM_DQ[11]   ; 17.224 ; 17.224 ; 17.224 ; 17.224 ;
; A[5]        ; SRAM_DQ[12]   ; 16.947 ; 16.947 ; 16.947 ; 16.947 ;
; A[5]        ; SRAM_DQ[13]   ; 17.230 ; 17.230 ; 17.230 ; 17.230 ;
; A[5]        ; SRAM_DQ[14]   ; 17.230 ; 17.230 ; 17.230 ; 17.230 ;
; A[5]        ; SRAM_DQ[15]   ; 17.486 ; 17.486 ; 17.486 ; 17.486 ;
; A[5]        ; U1OE_n        ;        ; 13.603 ; 13.603 ;        ;
; A[6]        ; BUSDIR_n      ;        ; 13.704 ; 13.704 ;        ;
; A[6]        ; D[0]          ; 15.603 ; 15.603 ; 15.603 ; 15.603 ;
; A[6]        ; D[1]          ; 15.217 ; 15.217 ; 15.217 ; 15.217 ;
; A[6]        ; D[2]          ; 15.594 ; 15.594 ; 15.594 ; 15.594 ;
; A[6]        ; D[3]          ; 15.944 ; 15.944 ; 15.944 ; 15.944 ;
; A[6]        ; D[4]          ; 15.944 ; 15.944 ; 15.944 ; 15.944 ;
; A[6]        ; D[5]          ; 15.074 ; 15.074 ; 15.074 ; 15.074 ;
; A[6]        ; D[6]          ; 14.727 ; 14.727 ; 14.727 ; 14.727 ;
; A[6]        ; D[7]          ; 15.018 ; 15.018 ; 15.018 ; 15.018 ;
; A[6]        ; HEX0[0]       ; 11.471 ; 11.471 ; 11.471 ; 11.471 ;
; A[6]        ; HEX0[1]       ; 11.506 ;        ;        ; 11.506 ;
; A[6]        ; HEX0[2]       ; 11.739 ; 11.739 ; 11.739 ; 11.739 ;
; A[6]        ; HEX0[3]       ; 11.845 ; 11.845 ; 11.845 ; 11.845 ;
; A[6]        ; HEX0[4]       ; 11.875 ; 11.875 ; 11.875 ; 11.875 ;
; A[6]        ; HEX0[5]       ; 11.842 ; 11.842 ; 11.842 ; 11.842 ;
; A[6]        ; HEX0[6]       ; 11.870 ; 11.870 ; 11.870 ; 11.870 ;
; A[6]        ; LEDG[1]       ; 18.659 ;        ;        ; 18.659 ;
; A[6]        ; LEDG[2]       ; 17.167 ;        ;        ; 17.167 ;
; A[6]        ; LEDG[3]       ; 17.551 ;        ;        ; 17.551 ;
; A[6]        ; LEDG[4]       ; 17.529 ;        ;        ; 17.529 ;
; A[6]        ; LEDG[5]       ;        ; 18.310 ; 18.310 ;        ;
; A[6]        ; SRAM_ADDR[6]  ; 10.847 ;        ;        ; 10.847 ;
; A[6]        ; SRAM_CE_N     ; 17.926 ;        ;        ; 17.926 ;
; A[6]        ; SRAM_DQ[0]    ; 19.089 ; 19.089 ; 19.089 ; 19.089 ;
; A[6]        ; SRAM_DQ[1]    ; 19.099 ; 19.099 ; 19.099 ; 19.099 ;
; A[6]        ; SRAM_DQ[2]    ; 18.820 ; 18.820 ; 18.820 ; 18.820 ;
; A[6]        ; SRAM_DQ[3]    ; 18.830 ; 18.830 ; 18.830 ; 18.830 ;
; A[6]        ; SRAM_DQ[4]    ; 18.863 ; 18.863 ; 18.863 ; 18.863 ;
; A[6]        ; SRAM_DQ[5]    ; 18.908 ; 18.908 ; 18.908 ; 18.908 ;
; A[6]        ; SRAM_DQ[6]    ; 19.161 ; 19.161 ; 19.161 ; 19.161 ;
; A[6]        ; SRAM_DQ[7]    ; 19.169 ; 19.169 ; 19.169 ; 19.169 ;
; A[6]        ; SRAM_DQ[8]    ; 18.828 ; 18.828 ; 18.828 ; 18.828 ;
; A[6]        ; SRAM_DQ[9]    ; 18.828 ; 18.828 ; 18.828 ; 18.828 ;
; A[6]        ; SRAM_DQ[10]   ; 18.814 ; 18.814 ; 18.814 ; 18.814 ;
; A[6]        ; SRAM_DQ[11]   ; 18.818 ; 18.818 ; 18.818 ; 18.818 ;
; A[6]        ; SRAM_DQ[12]   ; 18.541 ; 18.541 ; 18.541 ; 18.541 ;
; A[6]        ; SRAM_DQ[13]   ; 18.824 ; 18.824 ; 18.824 ; 18.824 ;
; A[6]        ; SRAM_DQ[14]   ; 18.824 ; 18.824 ; 18.824 ; 18.824 ;
; A[6]        ; SRAM_DQ[15]   ; 19.080 ; 19.080 ; 19.080 ; 19.080 ;
; A[6]        ; U1OE_n        ;        ; 14.475 ; 14.475 ;        ;
; A[7]        ; BUSDIR_n      ;        ; 12.078 ; 12.078 ;        ;
; A[7]        ; D[0]          ; 13.977 ; 13.977 ; 13.977 ; 13.977 ;
; A[7]        ; D[1]          ; 13.591 ; 13.591 ; 13.591 ; 13.591 ;
; A[7]        ; D[2]          ; 13.968 ; 13.968 ; 13.968 ; 13.968 ;
; A[7]        ; D[3]          ; 14.318 ; 14.318 ; 14.318 ; 14.318 ;
; A[7]        ; D[4]          ; 14.318 ; 14.318 ; 14.318 ; 14.318 ;
; A[7]        ; D[5]          ; 13.448 ; 13.448 ; 13.448 ; 13.448 ;
; A[7]        ; D[6]          ; 13.101 ; 13.101 ; 13.101 ; 13.101 ;
; A[7]        ; D[7]          ; 13.392 ; 13.392 ; 13.392 ; 13.392 ;
; A[7]        ; HEX0[0]       ; 11.514 ; 11.514 ; 11.514 ; 11.514 ;
; A[7]        ; HEX0[1]       ; 11.546 ; 11.546 ; 11.546 ; 11.546 ;
; A[7]        ; HEX0[2]       ; 11.778 ; 11.778 ; 11.778 ; 11.778 ;
; A[7]        ; HEX0[3]       ; 11.888 ; 11.888 ; 11.888 ; 11.888 ;
; A[7]        ; HEX0[4]       ;        ; 11.919 ; 11.919 ;        ;
; A[7]        ; HEX0[5]       ; 11.916 ; 11.916 ; 11.916 ; 11.916 ;
; A[7]        ; HEX0[6]       ; 11.905 ; 11.905 ; 11.905 ; 11.905 ;
; A[7]        ; LEDG[1]       ; 17.242 ;        ;        ; 17.242 ;
; A[7]        ; LEDG[2]       ; 15.750 ;        ;        ; 15.750 ;
; A[7]        ; LEDG[3]       ; 16.134 ;        ;        ; 16.134 ;
; A[7]        ; LEDG[4]       ; 16.112 ;        ;        ; 16.112 ;
; A[7]        ; LEDG[5]       ;        ; 16.893 ; 16.893 ;        ;
; A[7]        ; SRAM_ADDR[7]  ; 10.982 ;        ;        ; 10.982 ;
; A[7]        ; SRAM_CE_N     ; 16.509 ;        ;        ; 16.509 ;
; A[7]        ; SRAM_DQ[0]    ; 17.672 ; 17.672 ; 17.672 ; 17.672 ;
; A[7]        ; SRAM_DQ[1]    ; 17.682 ; 17.682 ; 17.682 ; 17.682 ;
; A[7]        ; SRAM_DQ[2]    ; 17.403 ; 17.403 ; 17.403 ; 17.403 ;
; A[7]        ; SRAM_DQ[3]    ; 17.413 ; 17.413 ; 17.413 ; 17.413 ;
; A[7]        ; SRAM_DQ[4]    ; 17.446 ; 17.446 ; 17.446 ; 17.446 ;
; A[7]        ; SRAM_DQ[5]    ; 17.491 ; 17.491 ; 17.491 ; 17.491 ;
; A[7]        ; SRAM_DQ[6]    ; 17.744 ; 17.744 ; 17.744 ; 17.744 ;
; A[7]        ; SRAM_DQ[7]    ; 17.752 ; 17.752 ; 17.752 ; 17.752 ;
; A[7]        ; SRAM_DQ[8]    ; 17.411 ; 17.411 ; 17.411 ; 17.411 ;
; A[7]        ; SRAM_DQ[9]    ; 17.411 ; 17.411 ; 17.411 ; 17.411 ;
; A[7]        ; SRAM_DQ[10]   ; 17.397 ; 17.397 ; 17.397 ; 17.397 ;
; A[7]        ; SRAM_DQ[11]   ; 17.401 ; 17.401 ; 17.401 ; 17.401 ;
; A[7]        ; SRAM_DQ[12]   ; 17.124 ; 17.124 ; 17.124 ; 17.124 ;
; A[7]        ; SRAM_DQ[13]   ; 17.407 ; 17.407 ; 17.407 ; 17.407 ;
; A[7]        ; SRAM_DQ[14]   ; 17.407 ; 17.407 ; 17.407 ; 17.407 ;
; A[7]        ; SRAM_DQ[15]   ; 17.663 ; 17.663 ; 17.663 ; 17.663 ;
; A[7]        ; U1OE_n        ;        ; 12.849 ; 12.849 ;        ;
; A[8]        ; D[0]          ; 19.876 ; 19.876 ; 19.876 ; 19.876 ;
; A[8]        ; D[1]          ; 19.490 ; 19.490 ; 19.490 ; 19.490 ;
; A[8]        ; D[2]          ; 19.867 ; 19.867 ; 19.867 ; 19.867 ;
; A[8]        ; D[3]          ; 20.217 ; 20.217 ; 20.217 ; 20.217 ;
; A[8]        ; D[4]          ; 20.217 ; 20.217 ; 20.217 ; 20.217 ;
; A[8]        ; D[5]          ; 19.347 ; 19.347 ; 19.347 ; 19.347 ;
; A[8]        ; D[6]          ; 19.000 ; 19.000 ; 19.000 ; 19.000 ;
; A[8]        ; D[7]          ; 19.291 ; 19.291 ; 19.291 ; 19.291 ;
; A[8]        ; HEX1[0]       ; 11.646 ; 11.646 ; 11.646 ; 11.646 ;
; A[8]        ; HEX1[1]       ; 11.278 ; 11.278 ; 11.278 ; 11.278 ;
; A[8]        ; HEX1[2]       ;        ; 11.273 ; 11.273 ;        ;
; A[8]        ; HEX1[3]       ; 11.282 ; 11.282 ; 11.282 ; 11.282 ;
; A[8]        ; HEX1[4]       ; 11.297 ;        ;        ; 11.297 ;
; A[8]        ; HEX1[5]       ; 11.662 ;        ;        ; 11.662 ;
; A[8]        ; HEX1[6]       ; 11.521 ; 11.521 ; 11.521 ; 11.521 ;
; A[8]        ; LEDG[1]       ; 22.099 ;        ;        ; 22.099 ;
; A[8]        ; LEDG[2]       ; 20.607 ;        ;        ; 20.607 ;
; A[8]        ; LEDG[3]       ; 20.991 ;        ;        ; 20.991 ;
; A[8]        ; LEDG[4]       ; 20.969 ;        ;        ; 20.969 ;
; A[8]        ; LEDG[5]       ;        ; 21.750 ; 21.750 ;        ;
; A[8]        ; SRAM_ADDR[8]  ; 10.494 ;        ;        ; 10.494 ;
; A[8]        ; SRAM_CE_N     ; 21.366 ;        ;        ; 21.366 ;
; A[8]        ; SRAM_DQ[0]    ; 22.529 ; 22.529 ; 22.529 ; 22.529 ;
; A[8]        ; SRAM_DQ[1]    ; 22.539 ; 22.539 ; 22.539 ; 22.539 ;
; A[8]        ; SRAM_DQ[2]    ; 22.260 ; 22.260 ; 22.260 ; 22.260 ;
; A[8]        ; SRAM_DQ[3]    ; 22.270 ; 22.270 ; 22.270 ; 22.270 ;
; A[8]        ; SRAM_DQ[4]    ; 22.303 ; 22.303 ; 22.303 ; 22.303 ;
; A[8]        ; SRAM_DQ[5]    ; 22.348 ; 22.348 ; 22.348 ; 22.348 ;
; A[8]        ; SRAM_DQ[6]    ; 22.601 ; 22.601 ; 22.601 ; 22.601 ;
; A[8]        ; SRAM_DQ[7]    ; 22.609 ; 22.609 ; 22.609 ; 22.609 ;
; A[8]        ; SRAM_DQ[8]    ; 22.268 ; 22.268 ; 22.268 ; 22.268 ;
; A[8]        ; SRAM_DQ[9]    ; 22.268 ; 22.268 ; 22.268 ; 22.268 ;
; A[8]        ; SRAM_DQ[10]   ; 22.254 ; 22.254 ; 22.254 ; 22.254 ;
; A[8]        ; SRAM_DQ[11]   ; 22.258 ; 22.258 ; 22.258 ; 22.258 ;
; A[8]        ; SRAM_DQ[12]   ; 21.981 ; 21.981 ; 21.981 ; 21.981 ;
; A[8]        ; SRAM_DQ[13]   ; 22.264 ; 22.264 ; 22.264 ; 22.264 ;
; A[8]        ; SRAM_DQ[14]   ; 22.264 ; 22.264 ; 22.264 ; 22.264 ;
; A[8]        ; SRAM_DQ[15]   ; 22.520 ; 22.520 ; 22.520 ; 22.520 ;
; A[9]        ; D[0]          ; 21.270 ; 21.270 ; 21.270 ; 21.270 ;
; A[9]        ; D[1]          ; 20.884 ; 20.884 ; 20.884 ; 20.884 ;
; A[9]        ; D[2]          ; 21.261 ; 21.261 ; 21.261 ; 21.261 ;
; A[9]        ; D[3]          ; 21.611 ; 21.611 ; 21.611 ; 21.611 ;
; A[9]        ; D[4]          ; 21.611 ; 21.611 ; 21.611 ; 21.611 ;
; A[9]        ; D[5]          ; 20.741 ; 20.741 ; 20.741 ; 20.741 ;
; A[9]        ; D[6]          ; 20.394 ; 20.394 ; 20.394 ; 20.394 ;
; A[9]        ; D[7]          ; 20.685 ; 20.685 ; 20.685 ; 20.685 ;
; A[9]        ; HEX1[0]       ; 13.071 ; 13.071 ; 13.071 ; 13.071 ;
; A[9]        ; HEX1[1]       ; 12.701 ; 12.701 ; 12.701 ; 12.701 ;
; A[9]        ; HEX1[2]       ; 12.699 ;        ;        ; 12.699 ;
; A[9]        ; HEX1[3]       ; 12.710 ; 12.710 ; 12.710 ; 12.710 ;
; A[9]        ; HEX1[4]       ;        ; 12.724 ; 12.724 ;        ;
; A[9]        ; HEX1[5]       ; 13.089 ; 13.089 ; 13.089 ; 13.089 ;
; A[9]        ; HEX1[6]       ; 12.958 ; 12.958 ; 12.958 ; 12.958 ;
; A[9]        ; LEDG[1]       ; 23.493 ;        ;        ; 23.493 ;
; A[9]        ; LEDG[2]       ; 22.001 ;        ;        ; 22.001 ;
; A[9]        ; LEDG[3]       ; 22.385 ;        ;        ; 22.385 ;
; A[9]        ; LEDG[4]       ; 22.363 ;        ;        ; 22.363 ;
; A[9]        ; LEDG[5]       ;        ; 23.144 ; 23.144 ;        ;
; A[9]        ; SRAM_ADDR[9]  ; 10.553 ;        ;        ; 10.553 ;
; A[9]        ; SRAM_CE_N     ; 22.760 ;        ;        ; 22.760 ;
; A[9]        ; SRAM_DQ[0]    ; 23.923 ; 23.923 ; 23.923 ; 23.923 ;
; A[9]        ; SRAM_DQ[1]    ; 23.933 ; 23.933 ; 23.933 ; 23.933 ;
; A[9]        ; SRAM_DQ[2]    ; 23.654 ; 23.654 ; 23.654 ; 23.654 ;
; A[9]        ; SRAM_DQ[3]    ; 23.664 ; 23.664 ; 23.664 ; 23.664 ;
; A[9]        ; SRAM_DQ[4]    ; 23.697 ; 23.697 ; 23.697 ; 23.697 ;
; A[9]        ; SRAM_DQ[5]    ; 23.742 ; 23.742 ; 23.742 ; 23.742 ;
; A[9]        ; SRAM_DQ[6]    ; 23.995 ; 23.995 ; 23.995 ; 23.995 ;
; A[9]        ; SRAM_DQ[7]    ; 24.003 ; 24.003 ; 24.003 ; 24.003 ;
; A[9]        ; SRAM_DQ[8]    ; 23.662 ; 23.662 ; 23.662 ; 23.662 ;
; A[9]        ; SRAM_DQ[9]    ; 23.662 ; 23.662 ; 23.662 ; 23.662 ;
; A[9]        ; SRAM_DQ[10]   ; 23.648 ; 23.648 ; 23.648 ; 23.648 ;
; A[9]        ; SRAM_DQ[11]   ; 23.652 ; 23.652 ; 23.652 ; 23.652 ;
; A[9]        ; SRAM_DQ[12]   ; 23.375 ; 23.375 ; 23.375 ; 23.375 ;
; A[9]        ; SRAM_DQ[13]   ; 23.658 ; 23.658 ; 23.658 ; 23.658 ;
; A[9]        ; SRAM_DQ[14]   ; 23.658 ; 23.658 ; 23.658 ; 23.658 ;
; A[9]        ; SRAM_DQ[15]   ; 23.914 ; 23.914 ; 23.914 ; 23.914 ;
; A[10]       ; D[0]          ; 20.120 ; 20.120 ; 20.120 ; 20.120 ;
; A[10]       ; D[1]          ; 19.734 ; 19.734 ; 19.734 ; 19.734 ;
; A[10]       ; D[2]          ; 20.111 ; 20.111 ; 20.111 ; 20.111 ;
; A[10]       ; D[3]          ; 20.461 ; 20.461 ; 20.461 ; 20.461 ;
; A[10]       ; D[4]          ; 20.461 ; 20.461 ; 20.461 ; 20.461 ;
; A[10]       ; D[5]          ; 19.591 ; 19.591 ; 19.591 ; 19.591 ;
; A[10]       ; D[6]          ; 19.244 ; 19.244 ; 19.244 ; 19.244 ;
; A[10]       ; D[7]          ; 19.535 ; 19.535 ; 19.535 ; 19.535 ;
; A[10]       ; HEX1[0]       ; 11.934 ; 11.934 ; 11.934 ; 11.934 ;
; A[10]       ; HEX1[1]       ; 11.555 ;        ;        ; 11.555 ;
; A[10]       ; HEX1[2]       ; 11.527 ; 11.527 ; 11.527 ; 11.527 ;
; A[10]       ; HEX1[3]       ; 11.568 ; 11.568 ; 11.568 ; 11.568 ;
; A[10]       ; HEX1[4]       ; 11.576 ; 11.576 ; 11.576 ; 11.576 ;
; A[10]       ; HEX1[5]       ; 11.936 ; 11.936 ; 11.936 ; 11.936 ;
; A[10]       ; HEX1[6]       ; 11.820 ; 11.820 ; 11.820 ; 11.820 ;
; A[10]       ; LEDG[1]       ; 22.343 ;        ;        ; 22.343 ;
; A[10]       ; LEDG[2]       ; 20.851 ;        ;        ; 20.851 ;
; A[10]       ; LEDG[3]       ; 21.235 ;        ;        ; 21.235 ;
; A[10]       ; LEDG[4]       ; 21.213 ;        ;        ; 21.213 ;
; A[10]       ; LEDG[5]       ;        ; 21.994 ; 21.994 ;        ;
; A[10]       ; SRAM_ADDR[10] ; 10.823 ;        ;        ; 10.823 ;
; A[10]       ; SRAM_CE_N     ; 21.610 ;        ;        ; 21.610 ;
; A[10]       ; SRAM_DQ[0]    ; 22.773 ; 22.773 ; 22.773 ; 22.773 ;
; A[10]       ; SRAM_DQ[1]    ; 22.783 ; 22.783 ; 22.783 ; 22.783 ;
; A[10]       ; SRAM_DQ[2]    ; 22.504 ; 22.504 ; 22.504 ; 22.504 ;
; A[10]       ; SRAM_DQ[3]    ; 22.514 ; 22.514 ; 22.514 ; 22.514 ;
; A[10]       ; SRAM_DQ[4]    ; 22.547 ; 22.547 ; 22.547 ; 22.547 ;
; A[10]       ; SRAM_DQ[5]    ; 22.592 ; 22.592 ; 22.592 ; 22.592 ;
; A[10]       ; SRAM_DQ[6]    ; 22.845 ; 22.845 ; 22.845 ; 22.845 ;
; A[10]       ; SRAM_DQ[7]    ; 22.853 ; 22.853 ; 22.853 ; 22.853 ;
; A[10]       ; SRAM_DQ[8]    ; 22.512 ; 22.512 ; 22.512 ; 22.512 ;
; A[10]       ; SRAM_DQ[9]    ; 22.512 ; 22.512 ; 22.512 ; 22.512 ;
; A[10]       ; SRAM_DQ[10]   ; 22.498 ; 22.498 ; 22.498 ; 22.498 ;
; A[10]       ; SRAM_DQ[11]   ; 22.502 ; 22.502 ; 22.502 ; 22.502 ;
; A[10]       ; SRAM_DQ[12]   ; 22.225 ; 22.225 ; 22.225 ; 22.225 ;
; A[10]       ; SRAM_DQ[13]   ; 22.508 ; 22.508 ; 22.508 ; 22.508 ;
; A[10]       ; SRAM_DQ[14]   ; 22.508 ; 22.508 ; 22.508 ; 22.508 ;
; A[10]       ; SRAM_DQ[15]   ; 22.764 ; 22.764 ; 22.764 ; 22.764 ;
; A[11]       ; D[0]          ; 19.847 ; 19.847 ; 19.847 ; 19.847 ;
; A[11]       ; D[1]          ; 19.461 ; 19.461 ; 19.461 ; 19.461 ;
; A[11]       ; D[2]          ; 19.838 ; 19.838 ; 19.838 ; 19.838 ;
; A[11]       ; D[3]          ; 20.188 ; 20.188 ; 20.188 ; 20.188 ;
; A[11]       ; D[4]          ; 20.188 ; 20.188 ; 20.188 ; 20.188 ;
; A[11]       ; D[5]          ; 19.318 ; 19.318 ; 19.318 ; 19.318 ;
; A[11]       ; D[6]          ; 18.971 ; 18.971 ; 18.971 ; 18.971 ;
; A[11]       ; D[7]          ; 19.262 ; 19.262 ; 19.262 ; 19.262 ;
; A[11]       ; HEX1[0]       ; 11.625 ; 11.625 ; 11.625 ; 11.625 ;
; A[11]       ; HEX1[1]       ; 11.248 ; 11.248 ; 11.248 ; 11.248 ;
; A[11]       ; HEX1[2]       ; 11.248 ; 11.248 ; 11.248 ; 11.248 ;
; A[11]       ; HEX1[3]       ; 11.259 ; 11.259 ; 11.259 ; 11.259 ;
; A[11]       ; HEX1[4]       ;        ; 11.268 ; 11.268 ;        ;
; A[11]       ; HEX1[5]       ; 11.632 ; 11.632 ; 11.632 ; 11.632 ;
; A[11]       ; HEX1[6]       ; 11.511 ; 11.511 ; 11.511 ; 11.511 ;
; A[11]       ; LEDG[1]       ; 22.070 ;        ;        ; 22.070 ;
; A[11]       ; LEDG[2]       ; 20.578 ;        ;        ; 20.578 ;
; A[11]       ; LEDG[3]       ; 20.962 ;        ;        ; 20.962 ;
; A[11]       ; LEDG[4]       ; 20.940 ;        ;        ; 20.940 ;
; A[11]       ; LEDG[5]       ;        ; 21.721 ; 21.721 ;        ;
; A[11]       ; SRAM_ADDR[11] ; 10.833 ;        ;        ; 10.833 ;
; A[11]       ; SRAM_CE_N     ; 21.337 ;        ;        ; 21.337 ;
; A[11]       ; SRAM_DQ[0]    ; 22.500 ; 22.500 ; 22.500 ; 22.500 ;
; A[11]       ; SRAM_DQ[1]    ; 22.510 ; 22.510 ; 22.510 ; 22.510 ;
; A[11]       ; SRAM_DQ[2]    ; 22.231 ; 22.231 ; 22.231 ; 22.231 ;
; A[11]       ; SRAM_DQ[3]    ; 22.241 ; 22.241 ; 22.241 ; 22.241 ;
; A[11]       ; SRAM_DQ[4]    ; 22.274 ; 22.274 ; 22.274 ; 22.274 ;
; A[11]       ; SRAM_DQ[5]    ; 22.319 ; 22.319 ; 22.319 ; 22.319 ;
; A[11]       ; SRAM_DQ[6]    ; 22.572 ; 22.572 ; 22.572 ; 22.572 ;
; A[11]       ; SRAM_DQ[7]    ; 22.580 ; 22.580 ; 22.580 ; 22.580 ;
; A[11]       ; SRAM_DQ[8]    ; 22.239 ; 22.239 ; 22.239 ; 22.239 ;
; A[11]       ; SRAM_DQ[9]    ; 22.239 ; 22.239 ; 22.239 ; 22.239 ;
; A[11]       ; SRAM_DQ[10]   ; 22.225 ; 22.225 ; 22.225 ; 22.225 ;
; A[11]       ; SRAM_DQ[11]   ; 22.229 ; 22.229 ; 22.229 ; 22.229 ;
; A[11]       ; SRAM_DQ[12]   ; 21.952 ; 21.952 ; 21.952 ; 21.952 ;
; A[11]       ; SRAM_DQ[13]   ; 22.235 ; 22.235 ; 22.235 ; 22.235 ;
; A[11]       ; SRAM_DQ[14]   ; 22.235 ; 22.235 ; 22.235 ; 22.235 ;
; A[11]       ; SRAM_DQ[15]   ; 22.491 ; 22.491 ; 22.491 ; 22.491 ;
; A[12]       ; D[0]          ; 18.308 ; 18.308 ; 18.308 ; 18.308 ;
; A[12]       ; D[1]          ; 17.922 ; 17.922 ; 17.922 ; 17.922 ;
; A[12]       ; D[2]          ; 18.299 ; 18.299 ; 18.299 ; 18.299 ;
; A[12]       ; D[3]          ; 18.649 ; 18.649 ; 18.649 ; 18.649 ;
; A[12]       ; D[4]          ; 18.649 ; 18.649 ; 18.649 ; 18.649 ;
; A[12]       ; D[5]          ; 17.779 ; 17.779 ; 17.779 ; 17.779 ;
; A[12]       ; D[6]          ; 17.432 ; 17.432 ; 17.432 ; 17.432 ;
; A[12]       ; D[7]          ; 17.723 ; 17.723 ; 17.723 ; 17.723 ;
; A[12]       ; HEX2[0]       ; 11.262 ; 11.262 ; 11.262 ; 11.262 ;
; A[12]       ; HEX2[1]       ; 11.038 ; 11.038 ; 11.038 ; 11.038 ;
; A[12]       ; HEX2[2]       ;        ; 11.080 ; 11.080 ;        ;
; A[12]       ; HEX2[3]       ; 11.080 ; 11.080 ; 11.080 ; 11.080 ;
; A[12]       ; HEX2[4]       ; 11.280 ;        ;        ; 11.280 ;
; A[12]       ; HEX2[5]       ; 11.384 ;        ;        ; 11.384 ;
; A[12]       ; HEX2[6]       ; 11.406 ; 11.406 ; 11.406 ; 11.406 ;
; A[12]       ; LEDG[1]       ; 20.531 ;        ;        ; 20.531 ;
; A[12]       ; LEDG[2]       ; 19.039 ;        ;        ; 19.039 ;
; A[12]       ; LEDG[3]       ; 19.423 ;        ;        ; 19.423 ;
; A[12]       ; LEDG[4]       ; 19.401 ;        ;        ; 19.401 ;
; A[12]       ; LEDG[5]       ;        ; 20.182 ; 20.182 ;        ;
; A[12]       ; SRAM_ADDR[12] ; 10.960 ;        ;        ; 10.960 ;
; A[12]       ; SRAM_CE_N     ; 19.798 ;        ;        ; 19.798 ;
; A[12]       ; SRAM_DQ[0]    ; 20.961 ; 20.961 ; 20.961 ; 20.961 ;
; A[12]       ; SRAM_DQ[1]    ; 20.971 ; 20.971 ; 20.971 ; 20.971 ;
; A[12]       ; SRAM_DQ[2]    ; 20.692 ; 20.692 ; 20.692 ; 20.692 ;
; A[12]       ; SRAM_DQ[3]    ; 20.702 ; 20.702 ; 20.702 ; 20.702 ;
; A[12]       ; SRAM_DQ[4]    ; 20.735 ; 20.735 ; 20.735 ; 20.735 ;
; A[12]       ; SRAM_DQ[5]    ; 20.780 ; 20.780 ; 20.780 ; 20.780 ;
; A[12]       ; SRAM_DQ[6]    ; 21.033 ; 21.033 ; 21.033 ; 21.033 ;
; A[12]       ; SRAM_DQ[7]    ; 21.041 ; 21.041 ; 21.041 ; 21.041 ;
; A[12]       ; SRAM_DQ[8]    ; 20.700 ; 20.700 ; 20.700 ; 20.700 ;
; A[12]       ; SRAM_DQ[9]    ; 20.700 ; 20.700 ; 20.700 ; 20.700 ;
; A[12]       ; SRAM_DQ[10]   ; 20.686 ; 20.686 ; 20.686 ; 20.686 ;
; A[12]       ; SRAM_DQ[11]   ; 20.690 ; 20.690 ; 20.690 ; 20.690 ;
; A[12]       ; SRAM_DQ[12]   ; 20.413 ; 20.413 ; 20.413 ; 20.413 ;
; A[12]       ; SRAM_DQ[13]   ; 20.696 ; 20.696 ; 20.696 ; 20.696 ;
; A[12]       ; SRAM_DQ[14]   ; 20.696 ; 20.696 ; 20.696 ; 20.696 ;
; A[12]       ; SRAM_DQ[15]   ; 20.952 ; 20.952 ; 20.952 ; 20.952 ;
; A[13]       ; D[0]          ; 17.117 ; 17.117 ; 17.117 ; 17.117 ;
; A[13]       ; D[1]          ; 16.731 ; 16.731 ; 16.731 ; 16.731 ;
; A[13]       ; D[2]          ; 17.108 ; 17.108 ; 17.108 ; 17.108 ;
; A[13]       ; D[3]          ; 17.458 ; 17.458 ; 17.458 ; 17.458 ;
; A[13]       ; D[4]          ; 17.458 ; 17.458 ; 17.458 ; 17.458 ;
; A[13]       ; D[5]          ; 16.588 ; 16.588 ; 16.588 ; 16.588 ;
; A[13]       ; D[6]          ; 16.241 ; 16.241 ; 16.241 ; 16.241 ;
; A[13]       ; D[7]          ; 16.532 ; 16.532 ; 16.532 ; 16.532 ;
; A[13]       ; HEX2[0]       ; 11.484 ; 11.484 ; 11.484 ; 11.484 ;
; A[13]       ; HEX2[1]       ; 11.258 ; 11.258 ; 11.258 ; 11.258 ;
; A[13]       ; HEX2[2]       ; 11.301 ;        ;        ; 11.301 ;
; A[13]       ; HEX2[3]       ; 11.296 ; 11.296 ; 11.296 ; 11.296 ;
; A[13]       ; HEX2[4]       ;        ; 11.464 ; 11.464 ;        ;
; A[13]       ; HEX2[5]       ; 11.604 ; 11.604 ; 11.604 ; 11.604 ;
; A[13]       ; HEX2[6]       ; 11.625 ; 11.625 ; 11.625 ; 11.625 ;
; A[13]       ; LEDG[1]       ; 19.340 ;        ;        ; 19.340 ;
; A[13]       ; LEDG[2]       ; 17.848 ;        ;        ; 17.848 ;
; A[13]       ; LEDG[3]       ; 18.232 ;        ;        ; 18.232 ;
; A[13]       ; LEDG[4]       ; 18.210 ;        ;        ; 18.210 ;
; A[13]       ; LEDG[5]       ;        ; 18.991 ; 18.991 ;        ;
; A[13]       ; SRAM_ADDR[13] ; 10.921 ;        ;        ; 10.921 ;
; A[13]       ; SRAM_CE_N     ; 18.607 ;        ;        ; 18.607 ;
; A[13]       ; SRAM_DQ[0]    ; 19.770 ; 19.770 ; 19.770 ; 19.770 ;
; A[13]       ; SRAM_DQ[1]    ; 19.780 ; 19.780 ; 19.780 ; 19.780 ;
; A[13]       ; SRAM_DQ[2]    ; 19.501 ; 19.501 ; 19.501 ; 19.501 ;
; A[13]       ; SRAM_DQ[3]    ; 19.511 ; 19.511 ; 19.511 ; 19.511 ;
; A[13]       ; SRAM_DQ[4]    ; 19.544 ; 19.544 ; 19.544 ; 19.544 ;
; A[13]       ; SRAM_DQ[5]    ; 19.589 ; 19.589 ; 19.589 ; 19.589 ;
; A[13]       ; SRAM_DQ[6]    ; 19.842 ; 19.842 ; 19.842 ; 19.842 ;
; A[13]       ; SRAM_DQ[7]    ; 19.850 ; 19.850 ; 19.850 ; 19.850 ;
; A[13]       ; SRAM_DQ[8]    ; 19.509 ; 19.509 ; 19.509 ; 19.509 ;
; A[13]       ; SRAM_DQ[9]    ; 19.509 ; 19.509 ; 19.509 ; 19.509 ;
; A[13]       ; SRAM_DQ[10]   ; 19.495 ; 19.495 ; 19.495 ; 19.495 ;
; A[13]       ; SRAM_DQ[11]   ; 19.499 ; 19.499 ; 19.499 ; 19.499 ;
; A[13]       ; SRAM_DQ[12]   ; 19.222 ; 19.222 ; 19.222 ; 19.222 ;
; A[13]       ; SRAM_DQ[13]   ; 19.505 ; 19.505 ; 19.505 ; 19.505 ;
; A[13]       ; SRAM_DQ[14]   ; 19.505 ; 19.505 ; 19.505 ; 19.505 ;
; A[13]       ; SRAM_DQ[15]   ; 19.761 ; 19.761 ; 19.761 ; 19.761 ;
; A[14]       ; D[0]          ; 15.619 ; 15.619 ; 15.619 ; 15.619 ;
; A[14]       ; D[1]          ; 15.233 ; 15.233 ; 15.233 ; 15.233 ;
; A[14]       ; D[2]          ; 15.610 ; 15.610 ; 15.610 ; 15.610 ;
; A[14]       ; D[3]          ; 15.809 ; 15.809 ; 15.809 ; 15.809 ;
; A[14]       ; D[4]          ; 14.816 ; 14.816 ; 14.816 ; 14.816 ;
; A[14]       ; D[5]          ; 14.320 ; 14.320 ; 14.320 ; 14.320 ;
; A[14]       ; D[6]          ; 14.279 ; 14.279 ; 14.279 ; 14.279 ;
; A[14]       ; D[7]          ; 14.296 ; 14.296 ; 14.296 ; 14.296 ;
; A[14]       ; HEX2[0]       ; 15.034 ; 15.034 ; 15.034 ; 15.034 ;
; A[14]       ; HEX2[1]       ; 14.810 ; 14.810 ; 14.810 ; 14.810 ;
; A[14]       ; HEX2[2]       ; 14.851 ; 14.851 ; 14.851 ; 14.851 ;
; A[14]       ; HEX2[3]       ; 14.852 ; 14.852 ; 14.852 ; 14.852 ;
; A[14]       ; HEX2[4]       ; 15.051 ; 15.051 ; 15.051 ; 15.051 ;
; A[14]       ; HEX2[5]       ; 15.156 ; 15.156 ; 15.156 ; 15.156 ;
; A[14]       ; HEX2[6]       ; 15.177 ; 15.177 ; 15.177 ; 15.177 ;
; A[14]       ; HEX3[0]       ; 14.612 ; 14.612 ; 14.612 ; 14.612 ;
; A[14]       ; HEX3[1]       ; 15.129 ; 15.129 ; 15.129 ; 15.129 ;
; A[14]       ; HEX3[2]       ; 14.472 ; 14.472 ; 14.472 ; 14.472 ;
; A[14]       ; HEX3[3]       ; 14.503 ; 14.503 ; 14.503 ; 14.503 ;
; A[14]       ; HEX3[4]       ; 13.919 ; 13.919 ; 13.919 ; 13.919 ;
; A[14]       ; HEX3[5]       ; 14.535 ; 14.535 ; 14.535 ; 14.535 ;
; A[14]       ; HEX3[6]       ; 14.111 ; 14.111 ; 14.111 ; 14.111 ;
; A[14]       ; LEDG[1]       ; 16.012 ; 16.012 ; 16.012 ; 16.012 ;
; A[14]       ; LEDG[2]       ; 14.528 ; 14.528 ; 14.528 ; 14.528 ;
; A[14]       ; LEDG[3]       ; 14.909 ; 14.909 ; 14.909 ; 14.909 ;
; A[14]       ; LEDG[4]       ; 14.885 ; 14.885 ; 14.885 ; 14.885 ;
; A[14]       ; LEDG[5]       ; 15.663 ; 15.663 ; 15.663 ; 15.663 ;
; A[14]       ; SRAM_ADDR[14] ; 13.098 ; 13.098 ; 13.098 ; 13.098 ;
; A[14]       ; SRAM_ADDR[15] ; 15.182 ; 15.182 ; 15.182 ; 15.182 ;
; A[14]       ; SRAM_ADDR[16] ; 13.884 ; 13.884 ; 13.884 ; 13.884 ;
; A[14]       ; SRAM_ADDR[17] ; 15.268 ; 15.268 ; 15.268 ; 15.268 ;
; A[14]       ; SRAM_CE_N     ; 15.279 ; 15.279 ; 15.279 ; 15.279 ;
; A[14]       ; SRAM_DQ[0]    ; 14.538 ; 14.538 ; 14.538 ; 14.538 ;
; A[14]       ; SRAM_DQ[1]    ; 14.548 ; 14.548 ; 14.548 ; 14.548 ;
; A[14]       ; SRAM_DQ[2]    ; 14.269 ; 14.269 ; 14.269 ; 14.269 ;
; A[14]       ; SRAM_DQ[3]    ; 14.279 ; 14.279 ; 14.279 ; 14.279 ;
; A[14]       ; SRAM_DQ[4]    ; 14.312 ; 14.312 ; 14.312 ; 14.312 ;
; A[14]       ; SRAM_DQ[5]    ; 14.357 ; 14.357 ; 14.357 ; 14.357 ;
; A[14]       ; SRAM_DQ[6]    ; 14.610 ; 14.610 ; 14.610 ; 14.610 ;
; A[14]       ; SRAM_DQ[7]    ; 14.618 ; 14.618 ; 14.618 ; 14.618 ;
; A[14]       ; SRAM_DQ[8]    ; 14.363 ; 14.363 ; 14.363 ; 14.363 ;
; A[14]       ; SRAM_DQ[9]    ; 14.363 ; 14.363 ; 14.363 ; 14.363 ;
; A[14]       ; SRAM_DQ[10]   ; 14.349 ; 14.349 ; 14.349 ; 14.349 ;
; A[14]       ; SRAM_DQ[11]   ; 14.353 ; 14.353 ; 14.353 ; 14.353 ;
; A[14]       ; SRAM_DQ[12]   ; 14.076 ; 14.076 ; 14.076 ; 14.076 ;
; A[14]       ; SRAM_DQ[13]   ; 14.359 ; 14.359 ; 14.359 ; 14.359 ;
; A[14]       ; SRAM_DQ[14]   ; 14.359 ; 14.359 ; 14.359 ; 14.359 ;
; A[14]       ; SRAM_DQ[15]   ; 14.615 ; 14.615 ; 14.615 ; 14.615 ;
; A[14]       ; SRAM_LB_N     ; 12.754 ; 12.754 ; 12.754 ; 12.754 ;
; A[14]       ; SRAM_UB_N     ; 12.743 ; 12.743 ; 12.743 ; 12.743 ;
; A[15]       ; D[0]          ; 15.731 ; 15.731 ; 15.731 ; 15.731 ;
; A[15]       ; D[1]          ; 15.345 ; 15.345 ; 15.345 ; 15.345 ;
; A[15]       ; D[2]          ; 15.722 ; 15.722 ; 15.722 ; 15.722 ;
; A[15]       ; D[3]          ; 16.072 ; 16.072 ; 16.072 ; 16.072 ;
; A[15]       ; D[4]          ; 15.793 ; 15.793 ; 15.793 ; 15.793 ;
; A[15]       ; D[5]          ; 15.202 ; 15.202 ; 15.202 ; 15.202 ;
; A[15]       ; D[6]          ; 14.855 ; 14.855 ; 14.855 ; 14.855 ;
; A[15]       ; D[7]          ; 15.146 ; 15.146 ; 15.146 ; 15.146 ;
; A[15]       ; HEX2[0]       ; 14.984 ; 14.984 ; 14.984 ; 14.984 ;
; A[15]       ; HEX2[1]       ; 14.795 ; 14.795 ; 14.795 ; 14.795 ;
; A[15]       ; HEX2[2]       ; 14.837 ; 14.837 ; 14.837 ; 14.837 ;
; A[15]       ; HEX2[3]       ; 14.838 ; 14.838 ; 14.838 ; 14.838 ;
; A[15]       ; HEX2[4]       ; 14.991 ; 14.991 ; 14.991 ; 14.991 ;
; A[15]       ; HEX2[5]       ; 15.106 ; 15.106 ; 15.106 ; 15.106 ;
; A[15]       ; HEX2[6]       ; 15.161 ; 15.161 ; 15.161 ; 15.161 ;
; A[15]       ; HEX3[0]       ; 15.424 ; 15.424 ; 15.424 ; 15.424 ;
; A[15]       ; HEX3[1]       ; 15.939 ; 15.939 ; 15.939 ; 15.939 ;
; A[15]       ; HEX3[2]       ; 15.277 ; 15.277 ; 15.277 ; 15.277 ;
; A[15]       ; HEX3[3]       ; 15.302 ; 15.302 ; 15.302 ; 15.302 ;
; A[15]       ; HEX3[4]       ; 14.718 ; 14.718 ; 14.718 ; 14.718 ;
; A[15]       ; HEX3[5]       ; 15.331 ; 15.331 ; 15.331 ; 15.331 ;
; A[15]       ; HEX3[6]       ; 14.911 ; 14.911 ; 14.911 ; 14.911 ;
; A[15]       ; LEDG[1]       ; 15.695 ; 15.695 ; 15.695 ; 15.695 ;
; A[15]       ; LEDG[2]       ; 14.206 ; 14.206 ; 14.206 ; 14.206 ;
; A[15]       ; LEDG[3]       ; 14.633 ; 14.633 ; 14.633 ; 14.633 ;
; A[15]       ; LEDG[4]       ; 14.612 ; 14.612 ; 14.612 ; 14.612 ;
; A[15]       ; LEDG[5]       ; 15.346 ; 15.346 ; 15.346 ; 15.346 ;
; A[15]       ; SRAM_ADDR[14] ; 14.772 ; 14.772 ; 14.772 ; 14.772 ;
; A[15]       ; SRAM_ADDR[15] ; 14.326 ; 14.326 ; 14.326 ; 14.326 ;
; A[15]       ; SRAM_ADDR[16] ; 15.513 ; 15.513 ; 15.513 ; 15.513 ;
; A[15]       ; SRAM_ADDR[17] ; 14.381 ; 14.381 ; 14.381 ; 14.381 ;
; A[15]       ; SRAM_CE_N     ; 14.962 ; 14.962 ; 14.962 ; 14.962 ;
; A[15]       ; SRAM_DQ[0]    ; 16.008 ; 16.008 ; 16.008 ; 16.008 ;
; A[15]       ; SRAM_DQ[1]    ; 16.018 ; 16.018 ; 16.018 ; 16.018 ;
; A[15]       ; SRAM_DQ[2]    ; 15.739 ; 15.739 ; 15.739 ; 15.739 ;
; A[15]       ; SRAM_DQ[3]    ; 15.749 ; 15.749 ; 15.749 ; 15.749 ;
; A[15]       ; SRAM_DQ[4]    ; 15.782 ; 15.782 ; 15.782 ; 15.782 ;
; A[15]       ; SRAM_DQ[5]    ; 15.827 ; 15.827 ; 15.827 ; 15.827 ;
; A[15]       ; SRAM_DQ[6]    ; 16.080 ; 16.080 ; 16.080 ; 16.080 ;
; A[15]       ; SRAM_DQ[7]    ; 16.088 ; 16.088 ; 16.088 ; 16.088 ;
; A[15]       ; SRAM_DQ[8]    ; 15.833 ; 15.833 ; 15.833 ; 15.833 ;
; A[15]       ; SRAM_DQ[9]    ; 15.833 ; 15.833 ; 15.833 ; 15.833 ;
; A[15]       ; SRAM_DQ[10]   ; 15.819 ; 15.819 ; 15.819 ; 15.819 ;
; A[15]       ; SRAM_DQ[11]   ; 15.823 ; 15.823 ; 15.823 ; 15.823 ;
; A[15]       ; SRAM_DQ[12]   ; 15.546 ; 15.546 ; 15.546 ; 15.546 ;
; A[15]       ; SRAM_DQ[13]   ; 15.829 ; 15.829 ; 15.829 ; 15.829 ;
; A[15]       ; SRAM_DQ[14]   ; 15.829 ; 15.829 ; 15.829 ; 15.829 ;
; A[15]       ; SRAM_DQ[15]   ; 16.085 ; 16.085 ; 16.085 ; 16.085 ;
; A[15]       ; SRAM_LB_N     ; 14.224 ; 14.224 ; 14.224 ; 14.224 ;
; A[15]       ; SRAM_UB_N     ; 14.213 ; 14.213 ; 14.213 ; 14.213 ;
; D[0]        ; SRAM_DQ[0]    ; 13.847 ;        ;        ; 13.847 ;
; D[0]        ; SRAM_DQ[8]    ; 13.821 ;        ;        ; 13.821 ;
; D[1]        ; SRAM_DQ[1]    ; 11.245 ;        ;        ; 11.245 ;
; D[1]        ; SRAM_DQ[9]    ; 11.286 ;        ;        ; 11.286 ;
; D[2]        ; SRAM_DQ[2]    ; 11.128 ;        ;        ; 11.128 ;
; D[2]        ; SRAM_DQ[10]   ; 11.098 ;        ;        ; 11.098 ;
; D[3]        ; SRAM_DQ[3]    ; 14.101 ;        ;        ; 14.101 ;
; D[3]        ; SRAM_DQ[11]   ; 14.058 ;        ;        ; 14.058 ;
; D[4]        ; SRAM_DQ[4]    ; 10.830 ;        ;        ; 10.830 ;
; D[4]        ; SRAM_DQ[12]   ; 10.614 ;        ;        ; 10.614 ;
; D[5]        ; SRAM_DQ[5]    ; 10.500 ;        ;        ; 10.500 ;
; D[5]        ; SRAM_DQ[13]   ; 10.484 ;        ;        ; 10.484 ;
; D[6]        ; SRAM_DQ[6]    ; 10.432 ;        ;        ; 10.432 ;
; D[6]        ; SRAM_DQ[14]   ; 10.437 ;        ;        ; 10.437 ;
; D[7]        ; SRAM_DQ[7]    ; 10.967 ;        ;        ; 10.967 ;
; D[7]        ; SRAM_DQ[15]   ; 10.104 ;        ;        ; 10.104 ;
; IORQ_n      ; BUSDIR_n      ; 12.551 ;        ;        ; 12.551 ;
; IORQ_n      ; D[0]          ; 14.450 ; 14.450 ; 14.450 ; 14.450 ;
; IORQ_n      ; D[1]          ; 14.064 ; 14.064 ; 14.064 ; 14.064 ;
; IORQ_n      ; D[2]          ; 14.441 ; 14.441 ; 14.441 ; 14.441 ;
; IORQ_n      ; D[3]          ; 14.791 ; 14.791 ; 14.791 ; 14.791 ;
; IORQ_n      ; D[4]          ; 14.791 ; 14.791 ; 14.791 ; 14.791 ;
; IORQ_n      ; D[5]          ; 13.921 ; 13.921 ; 13.921 ; 13.921 ;
; IORQ_n      ; D[6]          ; 13.574 ; 13.574 ; 13.574 ; 13.574 ;
; IORQ_n      ; D[7]          ; 13.865 ; 13.865 ; 13.865 ; 13.865 ;
; IORQ_n      ; U1OE_n        ; 13.322 ;        ;        ; 13.322 ;
; KEY[0]      ; LEDG[7]       ;        ; 9.601  ; 9.601  ;        ;
; M1_n        ; BUSDIR_n      ;        ; 12.521 ; 12.521 ;        ;
; M1_n        ; D[0]          ; 14.420 ; 14.420 ; 14.420 ; 14.420 ;
; M1_n        ; D[1]          ; 14.034 ; 14.034 ; 14.034 ; 14.034 ;
; M1_n        ; D[2]          ; 14.411 ; 14.411 ; 14.411 ; 14.411 ;
; M1_n        ; D[3]          ; 14.761 ; 14.761 ; 14.761 ; 14.761 ;
; M1_n        ; D[4]          ; 14.761 ; 14.761 ; 14.761 ; 14.761 ;
; M1_n        ; D[5]          ; 13.891 ; 13.891 ; 13.891 ; 13.891 ;
; M1_n        ; D[6]          ; 13.544 ; 13.544 ; 13.544 ; 13.544 ;
; M1_n        ; D[7]          ; 13.835 ; 13.835 ; 13.835 ; 13.835 ;
; M1_n        ; U1OE_n        ;        ; 13.292 ; 13.292 ;        ;
; MREQ_n      ; D[0]          ; 16.584 ; 16.584 ; 16.584 ; 16.584 ;
; MREQ_n      ; D[1]          ; 16.198 ; 16.198 ; 16.198 ; 16.198 ;
; MREQ_n      ; D[2]          ; 16.575 ; 16.575 ; 16.575 ; 16.575 ;
; MREQ_n      ; D[3]          ; 16.925 ; 16.925 ; 16.925 ; 16.925 ;
; MREQ_n      ; D[4]          ; 16.646 ; 16.646 ; 16.646 ; 16.646 ;
; MREQ_n      ; D[5]          ; 16.055 ; 16.055 ; 16.055 ; 16.055 ;
; MREQ_n      ; D[6]          ; 15.708 ; 15.708 ; 15.708 ; 15.708 ;
; MREQ_n      ; D[7]          ; 15.999 ; 15.999 ; 15.999 ; 15.999 ;
; RD_n        ; BUSDIR_n      ; 12.783 ;        ;        ; 12.783 ;
; RD_n        ; D[0]          ; 13.869 ; 13.869 ; 13.869 ; 13.869 ;
; RD_n        ; D[1]          ; 13.483 ; 13.483 ; 13.483 ; 13.483 ;
; RD_n        ; D[2]          ; 13.860 ; 13.860 ; 13.860 ; 13.860 ;
; RD_n        ; D[3]          ; 14.210 ; 14.210 ; 14.210 ; 14.210 ;
; RD_n        ; D[4]          ; 14.210 ; 14.210 ; 14.210 ; 14.210 ;
; RD_n        ; D[5]          ; 13.340 ; 13.340 ; 13.340 ; 13.340 ;
; RD_n        ; D[6]          ; 12.993 ; 12.993 ; 12.993 ; 12.993 ;
; RD_n        ; D[7]          ; 13.284 ; 13.284 ; 13.284 ; 13.284 ;
; RD_n        ; U1OE_n        ; 13.554 ;        ;        ; 13.554 ;
; RESET_n     ; LEDG[7]       ;        ; 11.130 ; 11.130 ;        ;
; SLTSL_n     ; D[0]          ; 13.675 ; 13.675 ; 13.675 ; 13.675 ;
; SLTSL_n     ; D[1]          ; 13.289 ; 13.289 ; 13.289 ; 13.289 ;
; SLTSL_n     ; D[2]          ; 13.666 ; 13.666 ; 13.666 ; 13.666 ;
; SLTSL_n     ; D[3]          ; 14.016 ; 14.016 ; 14.016 ; 14.016 ;
; SLTSL_n     ; D[4]          ; 14.016 ; 14.016 ; 14.016 ; 14.016 ;
; SLTSL_n     ; D[5]          ; 13.146 ; 13.146 ; 13.146 ; 13.146 ;
; SLTSL_n     ; D[6]          ; 12.799 ; 12.799 ; 12.799 ; 12.799 ;
; SLTSL_n     ; D[7]          ; 13.090 ; 13.090 ; 13.090 ; 13.090 ;
; SLTSL_n     ; LEDG[1]       ; 15.870 ;        ;        ; 15.870 ;
; SLTSL_n     ; LEDG[2]       ; 14.378 ;        ;        ; 14.378 ;
; SLTSL_n     ; LEDG[3]       ; 14.762 ;        ;        ; 14.762 ;
; SLTSL_n     ; LEDG[4]       ; 14.740 ;        ;        ; 14.740 ;
; SLTSL_n     ; LEDG[5]       ;        ; 15.521 ; 15.521 ;        ;
; SLTSL_n     ; LEDG[6]       ;        ; 11.730 ; 11.730 ;        ;
; SLTSL_n     ; SRAM_CE_N     ; 15.137 ;        ;        ; 15.137 ;
; SLTSL_n     ; SRAM_DQ[0]    ; 16.300 ; 16.300 ; 16.300 ; 16.300 ;
; SLTSL_n     ; SRAM_DQ[1]    ; 16.310 ; 16.310 ; 16.310 ; 16.310 ;
; SLTSL_n     ; SRAM_DQ[2]    ; 16.031 ; 16.031 ; 16.031 ; 16.031 ;
; SLTSL_n     ; SRAM_DQ[3]    ; 16.041 ; 16.041 ; 16.041 ; 16.041 ;
; SLTSL_n     ; SRAM_DQ[4]    ; 16.074 ; 16.074 ; 16.074 ; 16.074 ;
; SLTSL_n     ; SRAM_DQ[5]    ; 16.119 ; 16.119 ; 16.119 ; 16.119 ;
; SLTSL_n     ; SRAM_DQ[6]    ; 16.372 ; 16.372 ; 16.372 ; 16.372 ;
; SLTSL_n     ; SRAM_DQ[7]    ; 16.380 ; 16.380 ; 16.380 ; 16.380 ;
; SLTSL_n     ; SRAM_DQ[8]    ; 16.039 ; 16.039 ; 16.039 ; 16.039 ;
; SLTSL_n     ; SRAM_DQ[9]    ; 16.039 ; 16.039 ; 16.039 ; 16.039 ;
; SLTSL_n     ; SRAM_DQ[10]   ; 16.025 ; 16.025 ; 16.025 ; 16.025 ;
; SLTSL_n     ; SRAM_DQ[11]   ; 16.029 ; 16.029 ; 16.029 ; 16.029 ;
; SLTSL_n     ; SRAM_DQ[12]   ; 15.752 ; 15.752 ; 15.752 ; 15.752 ;
; SLTSL_n     ; SRAM_DQ[13]   ; 16.035 ; 16.035 ; 16.035 ; 16.035 ;
; SLTSL_n     ; SRAM_DQ[14]   ; 16.035 ; 16.035 ; 16.035 ; 16.035 ;
; SLTSL_n     ; SRAM_DQ[15]   ; 16.291 ; 16.291 ; 16.291 ; 16.291 ;
; SLTSL_n     ; U1OE_n        ; 12.197 ;        ;        ; 12.197 ;
; SRAM_DQ[0]  ; D[0]          ; 13.732 ; 13.732 ; 13.732 ; 13.732 ;
; SRAM_DQ[1]  ; D[1]          ; 14.853 ; 14.853 ; 14.853 ; 14.853 ;
; SRAM_DQ[2]  ; D[2]          ; 13.446 ; 13.446 ; 13.446 ; 13.446 ;
; SRAM_DQ[3]  ; D[3]          ; 13.752 ; 13.752 ; 13.752 ; 13.752 ;
; SRAM_DQ[4]  ; D[4]          ; 13.530 ; 13.530 ; 13.530 ; 13.530 ;
; SRAM_DQ[5]  ; D[5]          ; 13.674 ;        ;        ; 13.674 ;
; SRAM_DQ[6]  ; D[6]          ; 13.276 ;        ;        ; 13.276 ;
; SRAM_DQ[7]  ; D[7]          ; 13.553 ;        ;        ; 13.553 ;
; SRAM_DQ[8]  ; D[0]          ; 13.252 ;        ;        ; 13.252 ;
; SRAM_DQ[9]  ; D[1]          ; 13.599 ;        ;        ; 13.599 ;
; SRAM_DQ[10] ; D[2]          ; 13.265 ;        ;        ; 13.265 ;
; SRAM_DQ[11] ; D[3]          ; 12.657 ;        ;        ; 12.657 ;
; SRAM_DQ[12] ; D[4]          ; 13.030 ;        ;        ; 13.030 ;
; SRAM_DQ[13] ; D[5]          ; 13.407 ;        ;        ; 13.407 ;
; SRAM_DQ[14] ; D[6]          ; 13.726 ;        ;        ; 13.726 ;
; SRAM_DQ[15] ; D[7]          ; 13.269 ;        ;        ; 13.269 ;
; SW[9]       ; D[0]          ; 12.261 ; 12.261 ; 12.261 ; 12.261 ;
; SW[9]       ; D[1]          ; 11.875 ; 11.875 ; 11.875 ; 11.875 ;
; SW[9]       ; D[2]          ; 12.252 ; 12.252 ; 12.252 ; 12.252 ;
; SW[9]       ; D[3]          ; 12.602 ; 12.602 ; 12.602 ; 12.602 ;
; SW[9]       ; D[4]          ; 12.323 ; 12.323 ; 12.323 ; 12.323 ;
; SW[9]       ; D[5]          ; 11.732 ; 11.732 ; 11.732 ; 11.732 ;
; SW[9]       ; D[6]          ; 11.385 ; 11.385 ; 11.385 ; 11.385 ;
; SW[9]       ; D[7]          ; 11.676 ; 11.676 ; 11.676 ; 11.676 ;
; SW[9]       ; LEDG[1]       ;        ; 11.925 ; 11.925 ;        ;
; SW[9]       ; LEDG[2]       ;        ; 10.433 ; 10.433 ;        ;
; SW[9]       ; LEDG[3]       ;        ; 10.817 ; 10.817 ;        ;
; SW[9]       ; LEDG[4]       ;        ; 10.795 ; 10.795 ;        ;
; SW[9]       ; LEDG[5]       ; 11.576 ;        ;        ; 11.576 ;
; SW[9]       ; LEDG[6]       ; 8.083  ;        ;        ; 8.083  ;
; SW[9]       ; SRAM_CE_N     ;        ; 11.192 ; 11.192 ;        ;
; SW[9]       ; SRAM_DQ[0]    ; 12.355 ; 12.355 ; 12.355 ; 12.355 ;
; SW[9]       ; SRAM_DQ[1]    ; 12.365 ; 12.365 ; 12.365 ; 12.365 ;
; SW[9]       ; SRAM_DQ[2]    ; 12.086 ; 12.086 ; 12.086 ; 12.086 ;
; SW[9]       ; SRAM_DQ[3]    ; 12.096 ; 12.096 ; 12.096 ; 12.096 ;
; SW[9]       ; SRAM_DQ[4]    ; 12.129 ; 12.129 ; 12.129 ; 12.129 ;
; SW[9]       ; SRAM_DQ[5]    ; 12.174 ; 12.174 ; 12.174 ; 12.174 ;
; SW[9]       ; SRAM_DQ[6]    ; 12.427 ; 12.427 ; 12.427 ; 12.427 ;
; SW[9]       ; SRAM_DQ[7]    ; 12.435 ; 12.435 ; 12.435 ; 12.435 ;
; SW[9]       ; SRAM_DQ[8]    ; 12.094 ; 12.094 ; 12.094 ; 12.094 ;
; SW[9]       ; SRAM_DQ[9]    ; 12.094 ; 12.094 ; 12.094 ; 12.094 ;
; SW[9]       ; SRAM_DQ[10]   ; 12.080 ; 12.080 ; 12.080 ; 12.080 ;
; SW[9]       ; SRAM_DQ[11]   ; 12.084 ; 12.084 ; 12.084 ; 12.084 ;
; SW[9]       ; SRAM_DQ[12]   ; 11.807 ; 11.807 ; 11.807 ; 11.807 ;
; SW[9]       ; SRAM_DQ[13]   ; 12.090 ; 12.090 ; 12.090 ; 12.090 ;
; SW[9]       ; SRAM_DQ[14]   ; 12.090 ; 12.090 ; 12.090 ; 12.090 ;
; SW[9]       ; SRAM_DQ[15]   ; 12.346 ; 12.346 ; 12.346 ; 12.346 ;
; SW[9]       ; U1OE_n        ;        ; 8.167  ; 8.167  ;        ;
; WR_n        ; SRAM_DQ[0]    ; 12.233 ; 12.233 ; 12.233 ; 12.233 ;
; WR_n        ; SRAM_DQ[1]    ; 12.243 ; 12.243 ; 12.243 ; 12.243 ;
; WR_n        ; SRAM_DQ[2]    ; 11.964 ; 11.964 ; 11.964 ; 11.964 ;
; WR_n        ; SRAM_DQ[3]    ; 11.974 ; 11.974 ; 11.974 ; 11.974 ;
; WR_n        ; SRAM_DQ[4]    ; 12.007 ; 12.007 ; 12.007 ; 12.007 ;
; WR_n        ; SRAM_DQ[5]    ; 12.052 ; 12.052 ; 12.052 ; 12.052 ;
; WR_n        ; SRAM_DQ[6]    ; 12.305 ; 12.305 ; 12.305 ; 12.305 ;
; WR_n        ; SRAM_DQ[7]    ; 12.313 ; 12.313 ; 12.313 ; 12.313 ;
; WR_n        ; SRAM_DQ[8]    ; 11.971 ; 11.971 ; 11.971 ; 11.971 ;
; WR_n        ; SRAM_DQ[9]    ; 11.971 ; 11.971 ; 11.971 ; 11.971 ;
; WR_n        ; SRAM_DQ[10]   ; 11.957 ; 11.957 ; 11.957 ; 11.957 ;
; WR_n        ; SRAM_DQ[11]   ; 11.961 ; 11.961 ; 11.961 ; 11.961 ;
; WR_n        ; SRAM_DQ[12]   ; 11.684 ; 11.684 ; 11.684 ; 11.684 ;
; WR_n        ; SRAM_DQ[13]   ; 11.967 ; 11.967 ; 11.967 ; 11.967 ;
; WR_n        ; SRAM_DQ[14]   ; 11.967 ; 11.967 ; 11.967 ; 11.967 ;
; WR_n        ; SRAM_DQ[15]   ; 12.223 ; 12.223 ; 12.223 ; 12.223 ;
; WR_n        ; SRAM_WE_N     ; 10.659 ;        ;        ; 10.659 ;
; WR_n        ; U1OE_n        ; 13.636 ;        ;        ; 13.636 ;
+-------------+---------------+--------+--------+--------+--------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; D[*]         ; A[2]       ; 11.903 ;      ; Rise       ; A[2]            ;
;  D[0]        ; A[2]       ; 12.779 ;      ; Rise       ; A[2]            ;
;  D[1]        ; A[2]       ; 12.393 ;      ; Rise       ; A[2]            ;
;  D[2]        ; A[2]       ; 12.770 ;      ; Rise       ; A[2]            ;
;  D[3]        ; A[2]       ; 13.120 ;      ; Rise       ; A[2]            ;
;  D[4]        ; A[2]       ; 13.120 ;      ; Rise       ; A[2]            ;
;  D[5]        ; A[2]       ; 12.250 ;      ; Rise       ; A[2]            ;
;  D[6]        ; A[2]       ; 11.903 ;      ; Rise       ; A[2]            ;
;  D[7]        ; A[2]       ; 12.194 ;      ; Rise       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 12.325 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 12.873 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 12.883 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 12.604 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 12.614 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 12.647 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 12.692 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 12.945 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 12.953 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 12.612 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 12.612 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 12.598 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 12.602 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 12.325 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 12.608 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 12.608 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 12.864 ;      ; Rise       ; A[2]            ;
; D[*]         ; A[2]       ; 16.668 ;      ; Fall       ; A[2]            ;
;  D[0]        ; A[2]       ; 17.544 ;      ; Fall       ; A[2]            ;
;  D[1]        ; A[2]       ; 17.158 ;      ; Fall       ; A[2]            ;
;  D[2]        ; A[2]       ; 17.535 ;      ; Fall       ; A[2]            ;
;  D[3]        ; A[2]       ; 17.885 ;      ; Fall       ; A[2]            ;
;  D[4]        ; A[2]       ; 17.885 ;      ; Fall       ; A[2]            ;
;  D[5]        ; A[2]       ; 17.015 ;      ; Fall       ; A[2]            ;
;  D[6]        ; A[2]       ; 16.668 ;      ; Fall       ; A[2]            ;
;  D[7]        ; A[2]       ; 16.959 ;      ; Fall       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 18.754 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 19.216 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 19.226 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 18.947 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 18.957 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 18.990 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 19.035 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 19.288 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 19.296 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 19.041 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 19.041 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 19.027 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 19.031 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 18.754 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 19.037 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 19.037 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 19.293 ;      ; Fall       ; A[2]            ;
+--------------+------------+--------+------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; D[*]         ; A[2]       ; 9.233  ;      ; Rise       ; A[2]            ;
;  D[0]        ; A[2]       ; 10.109 ;      ; Rise       ; A[2]            ;
;  D[1]        ; A[2]       ; 9.723  ;      ; Rise       ; A[2]            ;
;  D[2]        ; A[2]       ; 10.100 ;      ; Rise       ; A[2]            ;
;  D[3]        ; A[2]       ; 10.450 ;      ; Rise       ; A[2]            ;
;  D[4]        ; A[2]       ; 10.450 ;      ; Rise       ; A[2]            ;
;  D[5]        ; A[2]       ; 9.580  ;      ; Rise       ; A[2]            ;
;  D[6]        ; A[2]       ; 9.233  ;      ; Rise       ; A[2]            ;
;  D[7]        ; A[2]       ; 9.524  ;      ; Rise       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 12.325 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 12.873 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 12.883 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 12.604 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 12.614 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 12.647 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 12.692 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 12.945 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 12.953 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 12.612 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 12.612 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 12.598 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 12.602 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 12.325 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 12.608 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 12.608 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 12.864 ;      ; Rise       ; A[2]            ;
; D[*]         ; A[2]       ; 9.233  ;      ; Fall       ; A[2]            ;
;  D[0]        ; A[2]       ; 10.109 ;      ; Fall       ; A[2]            ;
;  D[1]        ; A[2]       ; 9.723  ;      ; Fall       ; A[2]            ;
;  D[2]        ; A[2]       ; 10.100 ;      ; Fall       ; A[2]            ;
;  D[3]        ; A[2]       ; 10.450 ;      ; Fall       ; A[2]            ;
;  D[4]        ; A[2]       ; 10.450 ;      ; Fall       ; A[2]            ;
;  D[5]        ; A[2]       ; 9.580  ;      ; Fall       ; A[2]            ;
;  D[6]        ; A[2]       ; 9.233  ;      ; Fall       ; A[2]            ;
;  D[7]        ; A[2]       ; 9.524  ;      ; Fall       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 12.325 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 12.873 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 12.883 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 12.604 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 12.614 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 12.647 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 12.692 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 12.945 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 12.953 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 12.612 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 12.612 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 12.598 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 12.602 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 12.325 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 12.608 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 12.608 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 12.864 ;      ; Fall       ; A[2]            ;
+--------------+------------+--------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; D[*]         ; A[2]       ; 11.903    ;           ; Rise       ; A[2]            ;
;  D[0]        ; A[2]       ; 12.779    ;           ; Rise       ; A[2]            ;
;  D[1]        ; A[2]       ; 12.393    ;           ; Rise       ; A[2]            ;
;  D[2]        ; A[2]       ; 12.770    ;           ; Rise       ; A[2]            ;
;  D[3]        ; A[2]       ; 13.120    ;           ; Rise       ; A[2]            ;
;  D[4]        ; A[2]       ; 13.120    ;           ; Rise       ; A[2]            ;
;  D[5]        ; A[2]       ; 12.250    ;           ; Rise       ; A[2]            ;
;  D[6]        ; A[2]       ; 11.903    ;           ; Rise       ; A[2]            ;
;  D[7]        ; A[2]       ; 12.194    ;           ; Rise       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 12.325    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 12.873    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 12.883    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 12.604    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 12.614    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 12.647    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 12.692    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 12.945    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 12.953    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 12.612    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 12.612    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 12.598    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 12.602    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 12.325    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 12.608    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 12.608    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 12.864    ;           ; Rise       ; A[2]            ;
; D[*]         ; A[2]       ; 16.668    ;           ; Fall       ; A[2]            ;
;  D[0]        ; A[2]       ; 17.544    ;           ; Fall       ; A[2]            ;
;  D[1]        ; A[2]       ; 17.158    ;           ; Fall       ; A[2]            ;
;  D[2]        ; A[2]       ; 17.535    ;           ; Fall       ; A[2]            ;
;  D[3]        ; A[2]       ; 17.885    ;           ; Fall       ; A[2]            ;
;  D[4]        ; A[2]       ; 17.885    ;           ; Fall       ; A[2]            ;
;  D[5]        ; A[2]       ; 17.015    ;           ; Fall       ; A[2]            ;
;  D[6]        ; A[2]       ; 16.668    ;           ; Fall       ; A[2]            ;
;  D[7]        ; A[2]       ; 16.959    ;           ; Fall       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 18.754    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 19.216    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 19.226    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 18.947    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 18.957    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 18.990    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 19.035    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 19.288    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 19.296    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 19.041    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 19.041    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 19.027    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 19.031    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 18.754    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 19.037    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 19.037    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 19.293    ;           ; Fall       ; A[2]            ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; D[*]         ; A[2]       ; 9.233     ;           ; Rise       ; A[2]            ;
;  D[0]        ; A[2]       ; 10.109    ;           ; Rise       ; A[2]            ;
;  D[1]        ; A[2]       ; 9.723     ;           ; Rise       ; A[2]            ;
;  D[2]        ; A[2]       ; 10.100    ;           ; Rise       ; A[2]            ;
;  D[3]        ; A[2]       ; 10.450    ;           ; Rise       ; A[2]            ;
;  D[4]        ; A[2]       ; 10.450    ;           ; Rise       ; A[2]            ;
;  D[5]        ; A[2]       ; 9.580     ;           ; Rise       ; A[2]            ;
;  D[6]        ; A[2]       ; 9.233     ;           ; Rise       ; A[2]            ;
;  D[7]        ; A[2]       ; 9.524     ;           ; Rise       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 12.325    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 12.873    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 12.883    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 12.604    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 12.614    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 12.647    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 12.692    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 12.945    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 12.953    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 12.612    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 12.612    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 12.598    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 12.602    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 12.325    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 12.608    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 12.608    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 12.864    ;           ; Rise       ; A[2]            ;
; D[*]         ; A[2]       ; 9.233     ;           ; Fall       ; A[2]            ;
;  D[0]        ; A[2]       ; 10.109    ;           ; Fall       ; A[2]            ;
;  D[1]        ; A[2]       ; 9.723     ;           ; Fall       ; A[2]            ;
;  D[2]        ; A[2]       ; 10.100    ;           ; Fall       ; A[2]            ;
;  D[3]        ; A[2]       ; 10.450    ;           ; Fall       ; A[2]            ;
;  D[4]        ; A[2]       ; 10.450    ;           ; Fall       ; A[2]            ;
;  D[5]        ; A[2]       ; 9.580     ;           ; Fall       ; A[2]            ;
;  D[6]        ; A[2]       ; 9.233     ;           ; Fall       ; A[2]            ;
;  D[7]        ; A[2]       ; 9.524     ;           ; Fall       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 12.325    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 12.873    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 12.883    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 12.604    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 12.614    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 12.647    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 12.692    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 12.945    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 12.953    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 12.612    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 12.612    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 12.598    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 12.602    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 12.325    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 12.608    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 12.608    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 12.864    ;           ; Fall       ; A[2]            ;
+--------------+------------+-----------+-----------+------------+-----------------+


+-------------------------------+
; Fast Model Setup Summary      ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; A[2]  ; 0.142 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; A[2]  ; -0.552 ; -9.534        ;
+-------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; A[2]  ; -1.222 ; -29.222               ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'A[2]'                                                                                                            ;
+-------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.142 ; exp_slot:exp|exp_reg[5] ; exp_slot:exp|cpu_q[5]$latch ; A[2]         ; A[2]        ; 1.000        ; -0.116     ; 0.398      ;
; 0.176 ; exp_slot:exp|exp_reg[3] ; exp_slot:exp|cpu_q[3]$latch ; A[2]         ; A[2]        ; 1.000        ; -0.061     ; 0.351      ;
; 0.186 ; exp_slot:exp|exp_reg[1] ; exp_slot:exp|cpu_q[1]$latch ; A[2]         ; A[2]        ; 1.000        ; -0.067     ; 0.353      ;
; 0.187 ; exp_slot:exp|exp_reg[4] ; exp_slot:exp|cpu_q[4]$latch ; A[2]         ; A[2]        ; 1.000        ; -0.071     ; 0.346      ;
; 0.192 ; exp_slot:exp|exp_reg[2] ; exp_slot:exp|cpu_q[2]$latch ; A[2]         ; A[2]        ; 1.000        ; 0.020      ; 0.356      ;
; 0.200 ; exp_slot:exp|exp_reg[7] ; exp_slot:exp|cpu_q[7]$latch ; A[2]         ; A[2]        ; 1.000        ; -0.047     ; 0.360      ;
; 0.200 ; exp_slot:exp|exp_reg[6] ; exp_slot:exp|cpu_q[6]$latch ; A[2]         ; A[2]        ; 1.000        ; -0.047     ; 0.356      ;
; 0.205 ; exp_slot:exp|exp_reg[0] ; exp_slot:exp|cpu_q[0]$latch ; A[2]         ; A[2]        ; 1.000        ; -0.046     ; 0.358      ;
; 0.733 ; A[2]                    ; s_ff[0]                     ; A[2]         ; A[2]        ; 0.500        ; 3.151      ; 2.950      ;
; 0.733 ; A[2]                    ; s_ff[3]                     ; A[2]         ; A[2]        ; 0.500        ; 3.151      ; 2.950      ;
; 0.733 ; A[2]                    ; s_ff[1]                     ; A[2]         ; A[2]        ; 0.500        ; 3.151      ; 2.950      ;
; 0.733 ; A[2]                    ; s_ff[2]                     ; A[2]         ; A[2]        ; 0.500        ; 3.151      ; 2.950      ;
; 0.733 ; A[2]                    ; s_ff[4]                     ; A[2]         ; A[2]        ; 0.500        ; 3.151      ; 2.950      ;
; 0.830 ; A[2]                    ; s_fe[3]                     ; A[2]         ; A[2]        ; 0.500        ; 3.150      ; 2.852      ;
; 0.886 ; A[2]                    ; s_fe[1]                     ; A[2]         ; A[2]        ; 0.500        ; 3.151      ; 2.797      ;
; 0.886 ; A[2]                    ; s_fe[2]                     ; A[2]         ; A[2]        ; 0.500        ; 3.151      ; 2.797      ;
; 0.886 ; A[2]                    ; s_fe[0]                     ; A[2]         ; A[2]        ; 0.500        ; 3.151      ; 2.797      ;
; 0.886 ; A[2]                    ; s_fe[4]                     ; A[2]         ; A[2]        ; 0.500        ; 3.151      ; 2.797      ;
; 0.887 ; A[2]                    ; s_fc[3]                     ; A[2]         ; A[2]        ; 0.500        ; 3.151      ; 2.796      ;
; 0.887 ; A[2]                    ; s_fc[1]                     ; A[2]         ; A[2]        ; 0.500        ; 3.151      ; 2.796      ;
; 0.887 ; A[2]                    ; s_fc[2]                     ; A[2]         ; A[2]        ; 0.500        ; 3.151      ; 2.796      ;
; 0.887 ; A[2]                    ; s_fc[0]                     ; A[2]         ; A[2]        ; 0.500        ; 3.151      ; 2.796      ;
; 0.887 ; A[2]                    ; s_fc[4]                     ; A[2]         ; A[2]        ; 0.500        ; 3.151      ; 2.796      ;
; 0.932 ; A[2]                    ; s_fd[3]                     ; A[2]         ; A[2]        ; 0.500        ; 3.151      ; 2.751      ;
; 0.932 ; A[2]                    ; s_fd[1]                     ; A[2]         ; A[2]        ; 0.500        ; 3.151      ; 2.751      ;
; 0.932 ; A[2]                    ; s_fd[2]                     ; A[2]         ; A[2]        ; 0.500        ; 3.151      ; 2.751      ;
; 0.932 ; A[2]                    ; s_fd[4]                     ; A[2]         ; A[2]        ; 0.500        ; 3.151      ; 2.751      ;
; 0.932 ; A[2]                    ; s_fd[0]                     ; A[2]         ; A[2]        ; 0.500        ; 3.151      ; 2.751      ;
; 1.233 ; A[2]                    ; s_ff[0]                     ; A[2]         ; A[2]        ; 1.000        ; 3.151      ; 2.950      ;
; 1.233 ; A[2]                    ; s_ff[3]                     ; A[2]         ; A[2]        ; 1.000        ; 3.151      ; 2.950      ;
; 1.233 ; A[2]                    ; s_ff[1]                     ; A[2]         ; A[2]        ; 1.000        ; 3.151      ; 2.950      ;
; 1.233 ; A[2]                    ; s_ff[2]                     ; A[2]         ; A[2]        ; 1.000        ; 3.151      ; 2.950      ;
; 1.233 ; A[2]                    ; s_ff[4]                     ; A[2]         ; A[2]        ; 1.000        ; 3.151      ; 2.950      ;
; 1.330 ; A[2]                    ; s_fe[3]                     ; A[2]         ; A[2]        ; 1.000        ; 3.150      ; 2.852      ;
; 1.386 ; A[2]                    ; s_fe[1]                     ; A[2]         ; A[2]        ; 1.000        ; 3.151      ; 2.797      ;
; 1.386 ; A[2]                    ; s_fe[2]                     ; A[2]         ; A[2]        ; 1.000        ; 3.151      ; 2.797      ;
; 1.386 ; A[2]                    ; s_fe[0]                     ; A[2]         ; A[2]        ; 1.000        ; 3.151      ; 2.797      ;
; 1.386 ; A[2]                    ; s_fe[4]                     ; A[2]         ; A[2]        ; 1.000        ; 3.151      ; 2.797      ;
; 1.387 ; A[2]                    ; s_fc[3]                     ; A[2]         ; A[2]        ; 1.000        ; 3.151      ; 2.796      ;
; 1.387 ; A[2]                    ; s_fc[1]                     ; A[2]         ; A[2]        ; 1.000        ; 3.151      ; 2.796      ;
; 1.387 ; A[2]                    ; s_fc[2]                     ; A[2]         ; A[2]        ; 1.000        ; 3.151      ; 2.796      ;
; 1.387 ; A[2]                    ; s_fc[0]                     ; A[2]         ; A[2]        ; 1.000        ; 3.151      ; 2.796      ;
; 1.387 ; A[2]                    ; s_fc[4]                     ; A[2]         ; A[2]        ; 1.000        ; 3.151      ; 2.796      ;
; 1.432 ; A[2]                    ; s_fd[3]                     ; A[2]         ; A[2]        ; 1.000        ; 3.151      ; 2.751      ;
; 1.432 ; A[2]                    ; s_fd[1]                     ; A[2]         ; A[2]        ; 1.000        ; 3.151      ; 2.751      ;
; 1.432 ; A[2]                    ; s_fd[2]                     ; A[2]         ; A[2]        ; 1.000        ; 3.151      ; 2.751      ;
; 1.432 ; A[2]                    ; s_fd[4]                     ; A[2]         ; A[2]        ; 1.000        ; 3.151      ; 2.751      ;
; 1.432 ; A[2]                    ; s_fd[0]                     ; A[2]         ; A[2]        ; 1.000        ; 3.151      ; 2.751      ;
+-------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'A[2]'                                                                                                              ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -0.552 ; A[2]                    ; s_fd[3]                     ; A[2]         ; A[2]        ; 0.000        ; 3.151      ; 2.751      ;
; -0.552 ; A[2]                    ; s_fd[1]                     ; A[2]         ; A[2]        ; 0.000        ; 3.151      ; 2.751      ;
; -0.552 ; A[2]                    ; s_fd[2]                     ; A[2]         ; A[2]        ; 0.000        ; 3.151      ; 2.751      ;
; -0.552 ; A[2]                    ; s_fd[4]                     ; A[2]         ; A[2]        ; 0.000        ; 3.151      ; 2.751      ;
; -0.552 ; A[2]                    ; s_fd[0]                     ; A[2]         ; A[2]        ; 0.000        ; 3.151      ; 2.751      ;
; -0.507 ; A[2]                    ; s_fc[3]                     ; A[2]         ; A[2]        ; 0.000        ; 3.151      ; 2.796      ;
; -0.507 ; A[2]                    ; s_fc[1]                     ; A[2]         ; A[2]        ; 0.000        ; 3.151      ; 2.796      ;
; -0.507 ; A[2]                    ; s_fc[2]                     ; A[2]         ; A[2]        ; 0.000        ; 3.151      ; 2.796      ;
; -0.507 ; A[2]                    ; s_fc[0]                     ; A[2]         ; A[2]        ; 0.000        ; 3.151      ; 2.796      ;
; -0.507 ; A[2]                    ; s_fc[4]                     ; A[2]         ; A[2]        ; 0.000        ; 3.151      ; 2.796      ;
; -0.506 ; A[2]                    ; s_fe[1]                     ; A[2]         ; A[2]        ; 0.000        ; 3.151      ; 2.797      ;
; -0.506 ; A[2]                    ; s_fe[2]                     ; A[2]         ; A[2]        ; 0.000        ; 3.151      ; 2.797      ;
; -0.506 ; A[2]                    ; s_fe[0]                     ; A[2]         ; A[2]        ; 0.000        ; 3.151      ; 2.797      ;
; -0.506 ; A[2]                    ; s_fe[4]                     ; A[2]         ; A[2]        ; 0.000        ; 3.151      ; 2.797      ;
; -0.450 ; A[2]                    ; s_fe[3]                     ; A[2]         ; A[2]        ; 0.000        ; 3.150      ; 2.852      ;
; -0.353 ; A[2]                    ; s_ff[0]                     ; A[2]         ; A[2]        ; 0.000        ; 3.151      ; 2.950      ;
; -0.353 ; A[2]                    ; s_ff[3]                     ; A[2]         ; A[2]        ; 0.000        ; 3.151      ; 2.950      ;
; -0.353 ; A[2]                    ; s_ff[1]                     ; A[2]         ; A[2]        ; 0.000        ; 3.151      ; 2.950      ;
; -0.353 ; A[2]                    ; s_ff[2]                     ; A[2]         ; A[2]        ; 0.000        ; 3.151      ; 2.950      ;
; -0.353 ; A[2]                    ; s_ff[4]                     ; A[2]         ; A[2]        ; 0.000        ; 3.151      ; 2.950      ;
; -0.052 ; A[2]                    ; s_fd[3]                     ; A[2]         ; A[2]        ; -0.500       ; 3.151      ; 2.751      ;
; -0.052 ; A[2]                    ; s_fd[1]                     ; A[2]         ; A[2]        ; -0.500       ; 3.151      ; 2.751      ;
; -0.052 ; A[2]                    ; s_fd[2]                     ; A[2]         ; A[2]        ; -0.500       ; 3.151      ; 2.751      ;
; -0.052 ; A[2]                    ; s_fd[4]                     ; A[2]         ; A[2]        ; -0.500       ; 3.151      ; 2.751      ;
; -0.052 ; A[2]                    ; s_fd[0]                     ; A[2]         ; A[2]        ; -0.500       ; 3.151      ; 2.751      ;
; -0.007 ; A[2]                    ; s_fc[3]                     ; A[2]         ; A[2]        ; -0.500       ; 3.151      ; 2.796      ;
; -0.007 ; A[2]                    ; s_fc[1]                     ; A[2]         ; A[2]        ; -0.500       ; 3.151      ; 2.796      ;
; -0.007 ; A[2]                    ; s_fc[2]                     ; A[2]         ; A[2]        ; -0.500       ; 3.151      ; 2.796      ;
; -0.007 ; A[2]                    ; s_fc[0]                     ; A[2]         ; A[2]        ; -0.500       ; 3.151      ; 2.796      ;
; -0.007 ; A[2]                    ; s_fc[4]                     ; A[2]         ; A[2]        ; -0.500       ; 3.151      ; 2.796      ;
; -0.006 ; A[2]                    ; s_fe[1]                     ; A[2]         ; A[2]        ; -0.500       ; 3.151      ; 2.797      ;
; -0.006 ; A[2]                    ; s_fe[2]                     ; A[2]         ; A[2]        ; -0.500       ; 3.151      ; 2.797      ;
; -0.006 ; A[2]                    ; s_fe[0]                     ; A[2]         ; A[2]        ; -0.500       ; 3.151      ; 2.797      ;
; -0.006 ; A[2]                    ; s_fe[4]                     ; A[2]         ; A[2]        ; -0.500       ; 3.151      ; 2.797      ;
; 0.050  ; A[2]                    ; s_fe[3]                     ; A[2]         ; A[2]        ; -0.500       ; 3.150      ; 2.852      ;
; 0.147  ; A[2]                    ; s_ff[0]                     ; A[2]         ; A[2]        ; -0.500       ; 3.151      ; 2.950      ;
; 0.147  ; A[2]                    ; s_ff[3]                     ; A[2]         ; A[2]        ; -0.500       ; 3.151      ; 2.950      ;
; 0.147  ; A[2]                    ; s_ff[1]                     ; A[2]         ; A[2]        ; -0.500       ; 3.151      ; 2.950      ;
; 0.147  ; A[2]                    ; s_ff[2]                     ; A[2]         ; A[2]        ; -0.500       ; 3.151      ; 2.950      ;
; 0.147  ; A[2]                    ; s_ff[4]                     ; A[2]         ; A[2]        ; -0.500       ; 3.151      ; 2.950      ;
; 0.336  ; exp_slot:exp|exp_reg[2] ; exp_slot:exp|cpu_q[2]$latch ; A[2]         ; A[2]        ; 0.000        ; 0.020      ; 0.356      ;
; 0.403  ; exp_slot:exp|exp_reg[6] ; exp_slot:exp|cpu_q[6]$latch ; A[2]         ; A[2]        ; 0.000        ; -0.047     ; 0.356      ;
; 0.404  ; exp_slot:exp|exp_reg[0] ; exp_slot:exp|cpu_q[0]$latch ; A[2]         ; A[2]        ; 0.000        ; -0.046     ; 0.358      ;
; 0.407  ; exp_slot:exp|exp_reg[7] ; exp_slot:exp|cpu_q[7]$latch ; A[2]         ; A[2]        ; 0.000        ; -0.047     ; 0.360      ;
; 0.412  ; exp_slot:exp|exp_reg[3] ; exp_slot:exp|cpu_q[3]$latch ; A[2]         ; A[2]        ; 0.000        ; -0.061     ; 0.351      ;
; 0.417  ; exp_slot:exp|exp_reg[4] ; exp_slot:exp|cpu_q[4]$latch ; A[2]         ; A[2]        ; 0.000        ; -0.071     ; 0.346      ;
; 0.420  ; exp_slot:exp|exp_reg[1] ; exp_slot:exp|cpu_q[1]$latch ; A[2]         ; A[2]        ; 0.000        ; -0.067     ; 0.353      ;
; 0.514  ; exp_slot:exp|exp_reg[5] ; exp_slot:exp|cpu_q[5]$latch ; A[2]         ; A[2]        ; 0.000        ; -0.116     ; 0.398      ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'A[2]'                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; A[2]  ; Rise       ; A[2]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[4]                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; A[2]|combout                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; A[2]|combout                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; Equal0~2|combout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; Equal0~2|combout            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; Equal0~2|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; Equal0~2|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; Equal0~4|combout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; Equal0~4|combout            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; Equal0~4|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; Equal0~4|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|cpu_q[0]$latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|cpu_q[0]$latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|cpu_q[1]$latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|cpu_q[1]$latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|cpu_q[2]$latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|cpu_q[2]$latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|cpu_q[3]$latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|cpu_q[3]$latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|cpu_q[4]$latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|cpu_q[4]$latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|cpu_q[5]$latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|cpu_q[5]$latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|cpu_q[6]$latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|cpu_q[6]$latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|cpu_q[7]$latch ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|cpu_q[7]$latch ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; exp|cpu_q[0]$latch|datac    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; exp|cpu_q[0]$latch|datac    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; exp|cpu_q[1]$latch|datac    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; exp|cpu_q[1]$latch|datac    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; exp|cpu_q[2]$latch|dataa    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; exp|cpu_q[2]$latch|dataa    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; exp|cpu_q[3]$latch|datac    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; exp|cpu_q[3]$latch|datac    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; exp|cpu_q[4]$latch|datac    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; exp|cpu_q[4]$latch|datac    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; exp|cpu_q[5]$latch|datad    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; exp|cpu_q[5]$latch|datad    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; exp|cpu_q[6]$latch|datac    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; exp|cpu_q[6]$latch|datac    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; exp|cpu_q[7]$latch|datac    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; exp|cpu_q[7]$latch|datac    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; exp|exp_rd|combout          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; A[2]       ; 3.177  ; 3.177  ; Fall       ; A[2]            ;
;  A[0]     ; A[2]       ; 2.615  ; 2.615  ; Fall       ; A[2]            ;
;  A[1]     ; A[2]       ; 2.364  ; 2.364  ; Fall       ; A[2]            ;
;  A[2]     ; A[2]       ; -0.233 ; -0.233 ; Fall       ; A[2]            ;
;  A[3]     ; A[2]       ; 2.271  ; 2.271  ; Fall       ; A[2]            ;
;  A[4]     ; A[2]       ; 2.308  ; 2.308  ; Fall       ; A[2]            ;
;  A[5]     ; A[2]       ; 2.387  ; 2.387  ; Fall       ; A[2]            ;
;  A[6]     ; A[2]       ; 3.177  ; 3.177  ; Fall       ; A[2]            ;
;  A[7]     ; A[2]       ; 2.499  ; 2.499  ; Fall       ; A[2]            ;
; D[*]      ; A[2]       ; 2.009  ; 2.009  ; Fall       ; A[2]            ;
;  D[0]     ; A[2]       ; 1.581  ; 1.581  ; Fall       ; A[2]            ;
;  D[1]     ; A[2]       ; 0.721  ; 0.721  ; Fall       ; A[2]            ;
;  D[2]     ; A[2]       ; 1.309  ; 1.309  ; Fall       ; A[2]            ;
;  D[3]     ; A[2]       ; 2.009  ; 2.009  ; Fall       ; A[2]            ;
;  D[4]     ; A[2]       ; 0.798  ; 0.798  ; Fall       ; A[2]            ;
;  D[5]     ; A[2]       ; 0.350  ; 0.350  ; Fall       ; A[2]            ;
;  D[6]     ; A[2]       ; 0.468  ; 0.468  ; Fall       ; A[2]            ;
;  D[7]     ; A[2]       ; 0.288  ; 0.288  ; Fall       ; A[2]            ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; A[2]       ; 0.552  ; 0.552  ; Fall       ; A[2]            ;
;  A[0]     ; A[2]       ; -1.327 ; -1.327 ; Fall       ; A[2]            ;
;  A[1]     ; A[2]       ; -1.783 ; -1.783 ; Fall       ; A[2]            ;
;  A[2]     ; A[2]       ; 0.552  ; 0.552  ; Fall       ; A[2]            ;
;  A[3]     ; A[2]       ; -1.952 ; -1.952 ; Fall       ; A[2]            ;
;  A[4]     ; A[2]       ; -1.989 ; -1.989 ; Fall       ; A[2]            ;
;  A[5]     ; A[2]       ; -2.068 ; -2.068 ; Fall       ; A[2]            ;
;  A[6]     ; A[2]       ; -2.617 ; -2.617 ; Fall       ; A[2]            ;
;  A[7]     ; A[2]       ; -1.939 ; -1.939 ; Fall       ; A[2]            ;
; D[*]      ; A[2]       ; -0.168 ; -0.168 ; Fall       ; A[2]            ;
;  D[0]     ; A[2]       ; -0.864 ; -0.864 ; Fall       ; A[2]            ;
;  D[1]     ; A[2]       ; -0.393 ; -0.393 ; Fall       ; A[2]            ;
;  D[2]     ; A[2]       ; -1.012 ; -1.012 ; Fall       ; A[2]            ;
;  D[3]     ; A[2]       ; -1.713 ; -1.713 ; Fall       ; A[2]            ;
;  D[4]     ; A[2]       ; -0.546 ; -0.546 ; Fall       ; A[2]            ;
;  D[5]     ; A[2]       ; -0.230 ; -0.230 ; Fall       ; A[2]            ;
;  D[6]     ; A[2]       ; -0.348 ; -0.348 ; Fall       ; A[2]            ;
;  D[7]     ; A[2]       ; -0.168 ; -0.168 ; Fall       ; A[2]            ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; BUSDIR_n       ; A[2]       ; 3.734 ; 3.734 ; Rise       ; A[2]            ;
; D[*]           ; A[2]       ; 6.453 ; 6.453 ; Rise       ; A[2]            ;
;  D[0]          ; A[2]       ; 6.109 ; 6.109 ; Rise       ; A[2]            ;
;  D[1]          ; A[2]       ; 6.453 ; 6.453 ; Rise       ; A[2]            ;
;  D[2]          ; A[2]       ; 6.120 ; 6.120 ; Rise       ; A[2]            ;
;  D[3]          ; A[2]       ; 6.197 ; 6.197 ; Rise       ; A[2]            ;
;  D[4]          ; A[2]       ; 6.006 ; 6.006 ; Rise       ; A[2]            ;
;  D[5]          ; A[2]       ; 5.259 ; 5.259 ; Rise       ; A[2]            ;
;  D[6]          ; A[2]       ; 5.232 ; 5.232 ; Rise       ; A[2]            ;
;  D[7]          ; A[2]       ; 5.272 ; 5.272 ; Rise       ; A[2]            ;
; LEDG[*]        ; A[2]       ; 5.507 ; 5.507 ; Rise       ; A[2]            ;
;  LEDG[1]       ; A[2]       ; 5.507 ; 5.507 ; Rise       ; A[2]            ;
;  LEDG[2]       ; A[2]       ; 4.742 ; 4.742 ; Rise       ; A[2]            ;
;  LEDG[3]       ; A[2]       ; 4.867 ; 4.867 ; Rise       ; A[2]            ;
;  LEDG[4]       ; A[2]       ; 4.866 ; 4.866 ; Rise       ; A[2]            ;
;  LEDG[5]       ; A[2]       ; 5.371 ; 5.371 ; Rise       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]       ; 5.690 ; 5.690 ; Rise       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]       ; 5.690 ; 5.690 ; Rise       ; A[2]            ;
; SRAM_CE_N      ; A[2]       ; 5.120 ; 5.120 ; Rise       ; A[2]            ;
; U1OE_n         ; A[2]       ; 4.106 ; 4.106 ; Rise       ; A[2]            ;
; BUSDIR_n       ; A[2]       ; 3.734 ; 3.734 ; Fall       ; A[2]            ;
; D[*]           ; A[2]       ; 9.576 ; 9.576 ; Fall       ; A[2]            ;
;  D[0]          ; A[2]       ; 9.232 ; 9.232 ; Fall       ; A[2]            ;
;  D[1]          ; A[2]       ; 9.576 ; 9.576 ; Fall       ; A[2]            ;
;  D[2]          ; A[2]       ; 9.243 ; 9.243 ; Fall       ; A[2]            ;
;  D[3]          ; A[2]       ; 9.320 ; 9.320 ; Fall       ; A[2]            ;
;  D[4]          ; A[2]       ; 8.890 ; 8.890 ; Fall       ; A[2]            ;
;  D[5]          ; A[2]       ; 8.294 ; 8.294 ; Fall       ; A[2]            ;
;  D[6]          ; A[2]       ; 8.268 ; 8.268 ; Fall       ; A[2]            ;
;  D[7]          ; A[2]       ; 8.309 ; 8.309 ; Fall       ; A[2]            ;
; HEX2[*]        ; A[2]       ; 8.659 ; 8.659 ; Fall       ; A[2]            ;
;  HEX2[0]       ; A[2]       ; 8.583 ; 8.583 ; Fall       ; A[2]            ;
;  HEX2[1]       ; A[2]       ; 8.505 ; 8.505 ; Fall       ; A[2]            ;
;  HEX2[2]       ; A[2]       ; 8.552 ; 8.552 ; Fall       ; A[2]            ;
;  HEX2[3]       ; A[2]       ; 8.547 ; 8.547 ; Fall       ; A[2]            ;
;  HEX2[4]       ; A[2]       ; 8.598 ; 8.598 ; Fall       ; A[2]            ;
;  HEX2[5]       ; A[2]       ; 8.640 ; 8.640 ; Fall       ; A[2]            ;
;  HEX2[6]       ; A[2]       ; 8.659 ; 8.659 ; Fall       ; A[2]            ;
; HEX3[*]        ; A[2]       ; 9.169 ; 9.169 ; Fall       ; A[2]            ;
;  HEX3[0]       ; A[2]       ; 8.879 ; 8.879 ; Fall       ; A[2]            ;
;  HEX3[1]       ; A[2]       ; 9.169 ; 9.169 ; Fall       ; A[2]            ;
;  HEX3[2]       ; A[2]       ; 8.931 ; 8.931 ; Fall       ; A[2]            ;
;  HEX3[3]       ; A[2]       ; 8.806 ; 8.806 ; Fall       ; A[2]            ;
;  HEX3[4]       ; A[2]       ; 8.625 ; 8.625 ; Fall       ; A[2]            ;
;  HEX3[5]       ; A[2]       ; 8.868 ; 8.868 ; Fall       ; A[2]            ;
;  HEX3[6]       ; A[2]       ; 8.746 ; 8.746 ; Fall       ; A[2]            ;
; LEDG[*]        ; A[2]       ; 8.019 ; 8.019 ; Fall       ; A[2]            ;
;  LEDG[1]       ; A[2]       ; 8.019 ; 8.019 ; Fall       ; A[2]            ;
;  LEDG[2]       ; A[2]       ; 7.253 ; 7.253 ; Fall       ; A[2]            ;
;  LEDG[3]       ; A[2]       ; 7.378 ; 7.378 ; Fall       ; A[2]            ;
;  LEDG[4]       ; A[2]       ; 7.377 ; 7.377 ; Fall       ; A[2]            ;
;  LEDG[5]       ; A[2]       ; 7.883 ; 7.883 ; Fall       ; A[2]            ;
; LEDR[*]        ; A[2]       ; 5.951 ; 5.951 ; Fall       ; A[2]            ;
;  LEDR[0]       ; A[2]       ; 5.493 ; 5.493 ; Fall       ; A[2]            ;
;  LEDR[1]       ; A[2]       ; 5.537 ; 5.537 ; Fall       ; A[2]            ;
;  LEDR[2]       ; A[2]       ; 5.674 ; 5.674 ; Fall       ; A[2]            ;
;  LEDR[3]       ; A[2]       ; 5.800 ; 5.800 ; Fall       ; A[2]            ;
;  LEDR[4]       ; A[2]       ; 5.908 ; 5.908 ; Fall       ; A[2]            ;
;  LEDR[5]       ; A[2]       ; 5.820 ; 5.820 ; Fall       ; A[2]            ;
;  LEDR[6]       ; A[2]       ; 5.770 ; 5.770 ; Fall       ; A[2]            ;
;  LEDR[7]       ; A[2]       ; 5.951 ; 5.951 ; Fall       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]       ; 8.531 ; 8.531 ; Fall       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]       ; 5.690 ; 5.690 ; Fall       ; A[2]            ;
;  SRAM_ADDR[14] ; A[2]       ; 7.567 ; 7.567 ; Fall       ; A[2]            ;
;  SRAM_ADDR[15] ; A[2]       ; 8.469 ; 8.469 ; Fall       ; A[2]            ;
;  SRAM_ADDR[16] ; A[2]       ; 8.148 ; 8.148 ; Fall       ; A[2]            ;
;  SRAM_ADDR[17] ; A[2]       ; 8.531 ; 8.531 ; Fall       ; A[2]            ;
; SRAM_CE_N      ; A[2]       ; 7.632 ; 7.632 ; Fall       ; A[2]            ;
; SRAM_LB_N      ; A[2]       ; 7.885 ; 7.885 ; Fall       ; A[2]            ;
; SRAM_UB_N      ; A[2]       ; 7.874 ; 7.874 ; Fall       ; A[2]            ;
; U1OE_n         ; A[2]       ; 4.106 ; 4.106 ; Fall       ; A[2]            ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; BUSDIR_n       ; A[2]       ; 3.734 ; 3.734 ; Rise       ; A[2]            ;
; D[*]           ; A[2]       ; 4.527 ; 4.527 ; Rise       ; A[2]            ;
;  D[0]          ; A[2]       ; 5.396 ; 5.396 ; Rise       ; A[2]            ;
;  D[1]          ; A[2]       ; 5.506 ; 5.506 ; Rise       ; A[2]            ;
;  D[2]          ; A[2]       ; 5.212 ; 5.212 ; Rise       ; A[2]            ;
;  D[3]          ; A[2]       ; 4.987 ; 4.987 ; Rise       ; A[2]            ;
;  D[4]          ; A[2]       ; 4.956 ; 4.956 ; Rise       ; A[2]            ;
;  D[5]          ; A[2]       ; 4.572 ; 4.572 ; Rise       ; A[2]            ;
;  D[6]          ; A[2]       ; 4.527 ; 4.527 ; Rise       ; A[2]            ;
;  D[7]          ; A[2]       ; 4.575 ; 4.575 ; Rise       ; A[2]            ;
; LEDG[*]        ; A[2]       ; 4.742 ; 4.742 ; Rise       ; A[2]            ;
;  LEDG[1]       ; A[2]       ; 5.507 ; 5.507 ; Rise       ; A[2]            ;
;  LEDG[2]       ; A[2]       ; 4.742 ; 4.742 ; Rise       ; A[2]            ;
;  LEDG[3]       ; A[2]       ; 4.867 ; 4.867 ; Rise       ; A[2]            ;
;  LEDG[4]       ; A[2]       ; 4.866 ; 4.866 ; Rise       ; A[2]            ;
;  LEDG[5]       ; A[2]       ; 5.371 ; 5.371 ; Rise       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]       ; 5.690 ; 5.690 ; Rise       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]       ; 5.690 ; 5.690 ; Rise       ; A[2]            ;
; SRAM_CE_N      ; A[2]       ; 5.120 ; 5.120 ; Rise       ; A[2]            ;
; U1OE_n         ; A[2]       ; 4.088 ; 4.088 ; Rise       ; A[2]            ;
; BUSDIR_n       ; A[2]       ; 3.734 ; 3.734 ; Fall       ; A[2]            ;
; D[*]           ; A[2]       ; 4.527 ; 4.527 ; Fall       ; A[2]            ;
;  D[0]          ; A[2]       ; 5.396 ; 5.396 ; Fall       ; A[2]            ;
;  D[1]          ; A[2]       ; 5.506 ; 5.506 ; Fall       ; A[2]            ;
;  D[2]          ; A[2]       ; 5.212 ; 5.212 ; Fall       ; A[2]            ;
;  D[3]          ; A[2]       ; 4.987 ; 4.987 ; Fall       ; A[2]            ;
;  D[4]          ; A[2]       ; 4.956 ; 4.956 ; Fall       ; A[2]            ;
;  D[5]          ; A[2]       ; 4.572 ; 4.572 ; Fall       ; A[2]            ;
;  D[6]          ; A[2]       ; 4.527 ; 4.527 ; Fall       ; A[2]            ;
;  D[7]          ; A[2]       ; 4.575 ; 4.575 ; Fall       ; A[2]            ;
; HEX2[*]        ; A[2]       ; 7.421 ; 7.421 ; Fall       ; A[2]            ;
;  HEX2[0]       ; A[2]       ; 7.499 ; 7.499 ; Fall       ; A[2]            ;
;  HEX2[1]       ; A[2]       ; 7.421 ; 7.421 ; Fall       ; A[2]            ;
;  HEX2[2]       ; A[2]       ; 7.468 ; 7.468 ; Fall       ; A[2]            ;
;  HEX2[3]       ; A[2]       ; 7.463 ; 7.463 ; Fall       ; A[2]            ;
;  HEX2[4]       ; A[2]       ; 7.514 ; 7.514 ; Fall       ; A[2]            ;
;  HEX2[5]       ; A[2]       ; 7.556 ; 7.556 ; Fall       ; A[2]            ;
;  HEX2[6]       ; A[2]       ; 7.575 ; 7.575 ; Fall       ; A[2]            ;
; HEX3[*]        ; A[2]       ; 7.366 ; 7.366 ; Fall       ; A[2]            ;
;  HEX3[0]       ; A[2]       ; 7.619 ; 7.619 ; Fall       ; A[2]            ;
;  HEX3[1]       ; A[2]       ; 7.910 ; 7.910 ; Fall       ; A[2]            ;
;  HEX3[2]       ; A[2]       ; 7.665 ; 7.665 ; Fall       ; A[2]            ;
;  HEX3[3]       ; A[2]       ; 7.547 ; 7.547 ; Fall       ; A[2]            ;
;  HEX3[4]       ; A[2]       ; 7.366 ; 7.366 ; Fall       ; A[2]            ;
;  HEX3[5]       ; A[2]       ; 7.608 ; 7.608 ; Fall       ; A[2]            ;
;  HEX3[6]       ; A[2]       ; 7.486 ; 7.486 ; Fall       ; A[2]            ;
; LEDG[*]        ; A[2]       ; 4.742 ; 4.742 ; Fall       ; A[2]            ;
;  LEDG[1]       ; A[2]       ; 5.507 ; 5.507 ; Fall       ; A[2]            ;
;  LEDG[2]       ; A[2]       ; 4.742 ; 4.742 ; Fall       ; A[2]            ;
;  LEDG[3]       ; A[2]       ; 4.867 ; 4.867 ; Fall       ; A[2]            ;
;  LEDG[4]       ; A[2]       ; 4.866 ; 4.866 ; Fall       ; A[2]            ;
;  LEDG[5]       ; A[2]       ; 5.371 ; 5.371 ; Fall       ; A[2]            ;
; LEDR[*]        ; A[2]       ; 5.493 ; 5.493 ; Fall       ; A[2]            ;
;  LEDR[0]       ; A[2]       ; 5.493 ; 5.493 ; Fall       ; A[2]            ;
;  LEDR[1]       ; A[2]       ; 5.537 ; 5.537 ; Fall       ; A[2]            ;
;  LEDR[2]       ; A[2]       ; 5.674 ; 5.674 ; Fall       ; A[2]            ;
;  LEDR[3]       ; A[2]       ; 5.800 ; 5.800 ; Fall       ; A[2]            ;
;  LEDR[4]       ; A[2]       ; 5.908 ; 5.908 ; Fall       ; A[2]            ;
;  LEDR[5]       ; A[2]       ; 5.820 ; 5.820 ; Fall       ; A[2]            ;
;  LEDR[6]       ; A[2]       ; 5.770 ; 5.770 ; Fall       ; A[2]            ;
;  LEDR[7]       ; A[2]       ; 5.951 ; 5.951 ; Fall       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]       ; 5.690 ; 5.690 ; Fall       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]       ; 5.690 ; 5.690 ; Fall       ; A[2]            ;
;  SRAM_ADDR[14] ; A[2]       ; 7.047 ; 7.047 ; Fall       ; A[2]            ;
;  SRAM_ADDR[15] ; A[2]       ; 7.385 ; 7.385 ; Fall       ; A[2]            ;
;  SRAM_ADDR[16] ; A[2]       ; 7.472 ; 7.472 ; Fall       ; A[2]            ;
;  SRAM_ADDR[17] ; A[2]       ; 7.329 ; 7.329 ; Fall       ; A[2]            ;
; SRAM_CE_N      ; A[2]       ; 5.120 ; 5.120 ; Fall       ; A[2]            ;
; SRAM_LB_N      ; A[2]       ; 6.995 ; 6.995 ; Fall       ; A[2]            ;
; SRAM_UB_N      ; A[2]       ; 6.984 ; 6.984 ; Fall       ; A[2]            ;
; U1OE_n         ; A[2]       ; 4.088 ; 4.088 ; Fall       ; A[2]            ;
+----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+-------------+---------------+--------+--------+--------+--------+
; Input Port  ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+-------------+---------------+--------+--------+--------+--------+
; A[0]        ; D[0]          ; 8.957  ; 8.957  ; 8.957  ; 8.957  ;
; A[0]        ; D[1]          ; 9.301  ; 9.301  ; 9.301  ; 9.301  ;
; A[0]        ; D[2]          ; 8.968  ; 8.968  ; 8.968  ; 8.968  ;
; A[0]        ; D[3]          ; 9.045  ; 9.045  ; 9.045  ; 9.045  ;
; A[0]        ; D[4]          ; 8.615  ; 8.615  ; 8.615  ; 8.615  ;
; A[0]        ; D[5]          ; 8.107  ; 7.991  ; 7.991  ; 8.107  ;
; A[0]        ; D[6]          ; 8.080  ; 7.856  ; 7.856  ; 8.080  ;
; A[0]        ; D[7]          ; 8.120  ; 7.950  ; 7.950  ; 8.120  ;
; A[0]        ; LEDG[1]       ; 8.355  ;        ;        ; 8.355  ;
; A[0]        ; LEDG[2]       ; 7.590  ;        ;        ; 7.590  ;
; A[0]        ; LEDG[3]       ; 7.715  ;        ;        ; 7.715  ;
; A[0]        ; LEDG[4]       ; 7.714  ;        ;        ; 7.714  ;
; A[0]        ; LEDG[5]       ;        ; 8.219  ; 8.219  ;        ;
; A[0]        ; SRAM_ADDR[0]  ; 5.855  ;        ;        ; 5.855  ;
; A[0]        ; SRAM_CE_N     ; 7.968  ;        ;        ; 7.968  ;
; A[0]        ; SRAM_DQ[0]    ; 8.328  ; 8.328  ; 8.328  ; 8.328  ;
; A[0]        ; SRAM_DQ[1]    ; 8.338  ; 8.338  ; 8.338  ; 8.338  ;
; A[0]        ; SRAM_DQ[2]    ; 8.229  ; 8.229  ; 8.229  ; 8.229  ;
; A[0]        ; SRAM_DQ[3]    ; 8.239  ; 8.239  ; 8.239  ; 8.239  ;
; A[0]        ; SRAM_DQ[4]    ; 8.255  ; 8.255  ; 8.255  ; 8.255  ;
; A[0]        ; SRAM_DQ[5]    ; 8.276  ; 8.276  ; 8.276  ; 8.276  ;
; A[0]        ; SRAM_DQ[6]    ; 8.370  ; 8.370  ; 8.370  ; 8.370  ;
; A[0]        ; SRAM_DQ[7]    ; 8.379  ; 8.379  ; 8.379  ; 8.379  ;
; A[0]        ; SRAM_DQ[8]    ; 8.222  ; 8.222  ; 8.222  ; 8.222  ;
; A[0]        ; SRAM_DQ[9]    ; 8.222  ; 8.222  ; 8.222  ; 8.222  ;
; A[0]        ; SRAM_DQ[10]   ; 8.213  ; 8.213  ; 8.213  ; 8.213  ;
; A[0]        ; SRAM_DQ[11]   ; 8.212  ; 8.212  ; 8.212  ; 8.212  ;
; A[0]        ; SRAM_DQ[12]   ; 8.120  ; 8.120  ; 8.120  ; 8.120  ;
; A[0]        ; SRAM_DQ[13]   ; 8.223  ; 8.223  ; 8.223  ; 8.223  ;
; A[0]        ; SRAM_DQ[14]   ; 8.224  ; 8.224  ; 8.224  ; 8.224  ;
; A[0]        ; SRAM_DQ[15]   ; 8.311  ; 8.311  ; 8.311  ; 8.311  ;
; A[1]        ; D[0]          ; 8.706  ; 8.706  ; 8.706  ; 8.706  ;
; A[1]        ; D[1]          ; 9.050  ; 9.050  ; 9.050  ; 9.050  ;
; A[1]        ; D[2]          ; 8.717  ; 8.717  ; 8.717  ; 8.717  ;
; A[1]        ; D[3]          ; 8.794  ; 8.794  ; 8.794  ; 8.794  ;
; A[1]        ; D[4]          ; 8.364  ; 8.364  ; 8.364  ; 8.364  ;
; A[1]        ; D[5]          ; 7.856  ; 7.740  ; 7.740  ; 7.856  ;
; A[1]        ; D[6]          ; 7.829  ; 7.605  ; 7.605  ; 7.829  ;
; A[1]        ; D[7]          ; 7.869  ; 7.699  ; 7.699  ; 7.869  ;
; A[1]        ; LEDG[1]       ; 8.104  ;        ;        ; 8.104  ;
; A[1]        ; LEDG[2]       ; 7.339  ;        ;        ; 7.339  ;
; A[1]        ; LEDG[3]       ; 7.464  ;        ;        ; 7.464  ;
; A[1]        ; LEDG[4]       ; 7.463  ;        ;        ; 7.463  ;
; A[1]        ; LEDG[5]       ;        ; 7.968  ; 7.968  ;        ;
; A[1]        ; SRAM_ADDR[1]  ; 5.874  ;        ;        ; 5.874  ;
; A[1]        ; SRAM_CE_N     ; 7.717  ;        ;        ; 7.717  ;
; A[1]        ; SRAM_DQ[0]    ; 8.077  ; 8.077  ; 8.077  ; 8.077  ;
; A[1]        ; SRAM_DQ[1]    ; 8.087  ; 8.087  ; 8.087  ; 8.087  ;
; A[1]        ; SRAM_DQ[2]    ; 7.978  ; 7.978  ; 7.978  ; 7.978  ;
; A[1]        ; SRAM_DQ[3]    ; 7.988  ; 7.988  ; 7.988  ; 7.988  ;
; A[1]        ; SRAM_DQ[4]    ; 8.004  ; 8.004  ; 8.004  ; 8.004  ;
; A[1]        ; SRAM_DQ[5]    ; 8.025  ; 8.025  ; 8.025  ; 8.025  ;
; A[1]        ; SRAM_DQ[6]    ; 8.119  ; 8.119  ; 8.119  ; 8.119  ;
; A[1]        ; SRAM_DQ[7]    ; 8.128  ; 8.128  ; 8.128  ; 8.128  ;
; A[1]        ; SRAM_DQ[8]    ; 7.971  ; 7.971  ; 7.971  ; 7.971  ;
; A[1]        ; SRAM_DQ[9]    ; 7.971  ; 7.971  ; 7.971  ; 7.971  ;
; A[1]        ; SRAM_DQ[10]   ; 7.962  ; 7.962  ; 7.962  ; 7.962  ;
; A[1]        ; SRAM_DQ[11]   ; 7.961  ; 7.961  ; 7.961  ; 7.961  ;
; A[1]        ; SRAM_DQ[12]   ; 7.869  ; 7.869  ; 7.869  ; 7.869  ;
; A[1]        ; SRAM_DQ[13]   ; 7.972  ; 7.972  ; 7.972  ; 7.972  ;
; A[1]        ; SRAM_DQ[14]   ; 7.973  ; 7.973  ; 7.973  ; 7.973  ;
; A[1]        ; SRAM_DQ[15]   ; 8.060  ; 8.060  ; 8.060  ; 8.060  ;
; A[3]        ; BUSDIR_n      ;        ; 6.238  ; 6.238  ;        ;
; A[3]        ; D[0]          ; 8.613  ; 8.613  ; 8.613  ; 8.613  ;
; A[3]        ; D[1]          ; 8.957  ; 8.957  ; 8.957  ; 8.957  ;
; A[3]        ; D[2]          ; 8.624  ; 8.624  ; 8.624  ; 8.624  ;
; A[3]        ; D[3]          ; 8.701  ; 8.701  ; 8.701  ; 8.701  ;
; A[3]        ; D[4]          ; 8.510  ; 8.510  ; 8.510  ; 8.510  ;
; A[3]        ; D[5]          ; 7.763  ; 7.647  ; 7.647  ; 7.763  ;
; A[3]        ; D[6]          ; 7.736  ; 7.512  ; 7.512  ; 7.736  ;
; A[3]        ; D[7]          ; 7.776  ; 7.606  ; 7.606  ; 7.776  ;
; A[3]        ; LEDG[1]       ; 8.011  ;        ;        ; 8.011  ;
; A[3]        ; LEDG[2]       ; 7.246  ;        ;        ; 7.246  ;
; A[3]        ; LEDG[3]       ; 7.371  ;        ;        ; 7.371  ;
; A[3]        ; LEDG[4]       ; 7.370  ;        ;        ; 7.370  ;
; A[3]        ; LEDG[5]       ;        ; 7.875  ; 7.875  ;        ;
; A[3]        ; SRAM_ADDR[3]  ; 5.665  ;        ;        ; 5.665  ;
; A[3]        ; SRAM_CE_N     ; 7.624  ;        ;        ; 7.624  ;
; A[3]        ; SRAM_DQ[0]    ; 7.984  ; 7.984  ; 7.984  ; 7.984  ;
; A[3]        ; SRAM_DQ[1]    ; 7.994  ; 7.994  ; 7.994  ; 7.994  ;
; A[3]        ; SRAM_DQ[2]    ; 7.885  ; 7.885  ; 7.885  ; 7.885  ;
; A[3]        ; SRAM_DQ[3]    ; 7.895  ; 7.895  ; 7.895  ; 7.895  ;
; A[3]        ; SRAM_DQ[4]    ; 7.911  ; 7.911  ; 7.911  ; 7.911  ;
; A[3]        ; SRAM_DQ[5]    ; 7.932  ; 7.932  ; 7.932  ; 7.932  ;
; A[3]        ; SRAM_DQ[6]    ; 8.026  ; 8.026  ; 8.026  ; 8.026  ;
; A[3]        ; SRAM_DQ[7]    ; 8.035  ; 8.035  ; 8.035  ; 8.035  ;
; A[3]        ; SRAM_DQ[8]    ; 7.878  ; 7.878  ; 7.878  ; 7.878  ;
; A[3]        ; SRAM_DQ[9]    ; 7.878  ; 7.878  ; 7.878  ; 7.878  ;
; A[3]        ; SRAM_DQ[10]   ; 7.869  ; 7.869  ; 7.869  ; 7.869  ;
; A[3]        ; SRAM_DQ[11]   ; 7.868  ; 7.868  ; 7.868  ; 7.868  ;
; A[3]        ; SRAM_DQ[12]   ; 7.776  ; 7.776  ; 7.776  ; 7.776  ;
; A[3]        ; SRAM_DQ[13]   ; 7.879  ; 7.879  ; 7.879  ; 7.879  ;
; A[3]        ; SRAM_DQ[14]   ; 7.880  ; 7.880  ; 7.880  ; 7.880  ;
; A[3]        ; SRAM_DQ[15]   ; 7.967  ; 7.967  ; 7.967  ; 7.967  ;
; A[3]        ; U1OE_n        ;        ; 6.610  ; 6.610  ;        ;
; A[4]        ; BUSDIR_n      ;        ; 6.275  ; 6.275  ;        ;
; A[4]        ; D[0]          ; 8.650  ; 8.650  ; 8.650  ; 8.650  ;
; A[4]        ; D[1]          ; 8.994  ; 8.994  ; 8.994  ; 8.994  ;
; A[4]        ; D[2]          ; 8.661  ; 8.661  ; 8.661  ; 8.661  ;
; A[4]        ; D[3]          ; 8.738  ; 8.738  ; 8.738  ; 8.738  ;
; A[4]        ; D[4]          ; 8.547  ; 8.547  ; 8.547  ; 8.547  ;
; A[4]        ; D[5]          ; 7.800  ; 7.684  ; 7.684  ; 7.800  ;
; A[4]        ; D[6]          ; 7.773  ; 7.549  ; 7.549  ; 7.773  ;
; A[4]        ; D[7]          ; 7.813  ; 7.643  ; 7.643  ; 7.813  ;
; A[4]        ; HEX0[0]       ; 6.132  ; 6.132  ; 6.132  ; 6.132  ;
; A[4]        ; HEX0[1]       ; 6.161  ; 6.161  ; 6.161  ; 6.161  ;
; A[4]        ; HEX0[2]       ;        ; 6.240  ; 6.240  ;        ;
; A[4]        ; HEX0[3]       ; 6.289  ; 6.289  ; 6.289  ; 6.289  ;
; A[4]        ; HEX0[4]       ; 6.317  ;        ;        ; 6.317  ;
; A[4]        ; HEX0[5]       ; 6.315  ;        ;        ; 6.315  ;
; A[4]        ; HEX0[6]       ; 6.307  ; 6.307  ; 6.307  ; 6.307  ;
; A[4]        ; LEDG[1]       ; 8.048  ;        ;        ; 8.048  ;
; A[4]        ; LEDG[2]       ; 7.283  ;        ;        ; 7.283  ;
; A[4]        ; LEDG[3]       ; 7.408  ;        ;        ; 7.408  ;
; A[4]        ; LEDG[4]       ; 7.407  ;        ;        ; 7.407  ;
; A[4]        ; LEDG[5]       ;        ; 7.912  ; 7.912  ;        ;
; A[4]        ; SRAM_ADDR[4]  ; 5.555  ;        ;        ; 5.555  ;
; A[4]        ; SRAM_CE_N     ; 7.661  ;        ;        ; 7.661  ;
; A[4]        ; SRAM_DQ[0]    ; 8.021  ; 8.021  ; 8.021  ; 8.021  ;
; A[4]        ; SRAM_DQ[1]    ; 8.031  ; 8.031  ; 8.031  ; 8.031  ;
; A[4]        ; SRAM_DQ[2]    ; 7.922  ; 7.922  ; 7.922  ; 7.922  ;
; A[4]        ; SRAM_DQ[3]    ; 7.932  ; 7.932  ; 7.932  ; 7.932  ;
; A[4]        ; SRAM_DQ[4]    ; 7.948  ; 7.948  ; 7.948  ; 7.948  ;
; A[4]        ; SRAM_DQ[5]    ; 7.969  ; 7.969  ; 7.969  ; 7.969  ;
; A[4]        ; SRAM_DQ[6]    ; 8.063  ; 8.063  ; 8.063  ; 8.063  ;
; A[4]        ; SRAM_DQ[7]    ; 8.072  ; 8.072  ; 8.072  ; 8.072  ;
; A[4]        ; SRAM_DQ[8]    ; 7.915  ; 7.915  ; 7.915  ; 7.915  ;
; A[4]        ; SRAM_DQ[9]    ; 7.915  ; 7.915  ; 7.915  ; 7.915  ;
; A[4]        ; SRAM_DQ[10]   ; 7.906  ; 7.906  ; 7.906  ; 7.906  ;
; A[4]        ; SRAM_DQ[11]   ; 7.905  ; 7.905  ; 7.905  ; 7.905  ;
; A[4]        ; SRAM_DQ[12]   ; 7.813  ; 7.813  ; 7.813  ; 7.813  ;
; A[4]        ; SRAM_DQ[13]   ; 7.916  ; 7.916  ; 7.916  ; 7.916  ;
; A[4]        ; SRAM_DQ[14]   ; 7.917  ; 7.917  ; 7.917  ; 7.917  ;
; A[4]        ; SRAM_DQ[15]   ; 8.004  ; 8.004  ; 8.004  ; 8.004  ;
; A[4]        ; U1OE_n        ;        ; 6.647  ; 6.647  ;        ;
; A[5]        ; BUSDIR_n      ;        ; 6.354  ; 6.354  ;        ;
; A[5]        ; D[0]          ; 8.729  ; 8.729  ; 8.729  ; 8.729  ;
; A[5]        ; D[1]          ; 9.073  ; 9.073  ; 9.073  ; 9.073  ;
; A[5]        ; D[2]          ; 8.740  ; 8.740  ; 8.740  ; 8.740  ;
; A[5]        ; D[3]          ; 8.817  ; 8.817  ; 8.817  ; 8.817  ;
; A[5]        ; D[4]          ; 8.626  ; 8.626  ; 8.626  ; 8.626  ;
; A[5]        ; D[5]          ; 7.879  ; 7.763  ; 7.763  ; 7.879  ;
; A[5]        ; D[6]          ; 7.852  ; 7.628  ; 7.628  ; 7.852  ;
; A[5]        ; D[7]          ; 7.892  ; 7.722  ; 7.722  ; 7.892  ;
; A[5]        ; HEX0[0]       ; 5.954  ; 5.954  ; 5.954  ; 5.954  ;
; A[5]        ; HEX0[1]       ; 5.983  ; 5.983  ; 5.983  ; 5.983  ;
; A[5]        ; HEX0[2]       ; 6.069  ;        ;        ; 6.069  ;
; A[5]        ; HEX0[3]       ; 6.111  ; 6.111  ; 6.111  ; 6.111  ;
; A[5]        ; HEX0[4]       ;        ; 6.139  ; 6.139  ;        ;
; A[5]        ; HEX0[5]       ; 6.137  ; 6.137  ; 6.137  ; 6.137  ;
; A[5]        ; HEX0[6]       ; 6.129  ; 6.129  ; 6.129  ; 6.129  ;
; A[5]        ; LEDG[1]       ; 8.127  ;        ;        ; 8.127  ;
; A[5]        ; LEDG[2]       ; 7.362  ;        ;        ; 7.362  ;
; A[5]        ; LEDG[3]       ; 7.487  ;        ;        ; 7.487  ;
; A[5]        ; LEDG[4]       ; 7.486  ;        ;        ; 7.486  ;
; A[5]        ; LEDG[5]       ;        ; 7.991  ; 7.991  ;        ;
; A[5]        ; SRAM_ADDR[5]  ; 5.332  ;        ;        ; 5.332  ;
; A[5]        ; SRAM_CE_N     ; 7.740  ;        ;        ; 7.740  ;
; A[5]        ; SRAM_DQ[0]    ; 8.100  ; 8.100  ; 8.100  ; 8.100  ;
; A[5]        ; SRAM_DQ[1]    ; 8.110  ; 8.110  ; 8.110  ; 8.110  ;
; A[5]        ; SRAM_DQ[2]    ; 8.001  ; 8.001  ; 8.001  ; 8.001  ;
; A[5]        ; SRAM_DQ[3]    ; 8.011  ; 8.011  ; 8.011  ; 8.011  ;
; A[5]        ; SRAM_DQ[4]    ; 8.027  ; 8.027  ; 8.027  ; 8.027  ;
; A[5]        ; SRAM_DQ[5]    ; 8.048  ; 8.048  ; 8.048  ; 8.048  ;
; A[5]        ; SRAM_DQ[6]    ; 8.142  ; 8.142  ; 8.142  ; 8.142  ;
; A[5]        ; SRAM_DQ[7]    ; 8.151  ; 8.151  ; 8.151  ; 8.151  ;
; A[5]        ; SRAM_DQ[8]    ; 7.994  ; 7.994  ; 7.994  ; 7.994  ;
; A[5]        ; SRAM_DQ[9]    ; 7.994  ; 7.994  ; 7.994  ; 7.994  ;
; A[5]        ; SRAM_DQ[10]   ; 7.985  ; 7.985  ; 7.985  ; 7.985  ;
; A[5]        ; SRAM_DQ[11]   ; 7.984  ; 7.984  ; 7.984  ; 7.984  ;
; A[5]        ; SRAM_DQ[12]   ; 7.892  ; 7.892  ; 7.892  ; 7.892  ;
; A[5]        ; SRAM_DQ[13]   ; 7.995  ; 7.995  ; 7.995  ; 7.995  ;
; A[5]        ; SRAM_DQ[14]   ; 7.996  ; 7.996  ; 7.996  ; 7.996  ;
; A[5]        ; SRAM_DQ[15]   ; 8.083  ; 8.083  ; 8.083  ; 8.083  ;
; A[5]        ; U1OE_n        ;        ; 6.726  ; 6.726  ;        ;
; A[6]        ; BUSDIR_n      ;        ; 6.851  ; 6.851  ;        ;
; A[6]        ; D[0]          ; 9.519  ; 9.519  ; 9.519  ; 9.519  ;
; A[6]        ; D[1]          ; 9.863  ; 9.863  ; 9.863  ; 9.863  ;
; A[6]        ; D[2]          ; 9.530  ; 9.530  ; 9.530  ; 9.530  ;
; A[6]        ; D[3]          ; 9.607  ; 9.607  ; 9.607  ; 9.607  ;
; A[6]        ; D[4]          ; 9.177  ; 9.177  ; 9.177  ; 9.177  ;
; A[6]        ; D[5]          ; 8.669  ; 8.553  ; 8.553  ; 8.669  ;
; A[6]        ; D[6]          ; 8.642  ; 8.418  ; 8.418  ; 8.642  ;
; A[6]        ; D[7]          ; 8.682  ; 8.512  ; 8.512  ; 8.682  ;
; A[6]        ; HEX0[0]       ; 5.761  ; 5.761  ; 5.761  ; 5.761  ;
; A[6]        ; HEX0[1]       ; 5.797  ;        ;        ; 5.797  ;
; A[6]        ; HEX0[2]       ; 5.882  ; 5.882  ; 5.882  ; 5.882  ;
; A[6]        ; HEX0[3]       ; 5.925  ; 5.925  ; 5.925  ; 5.925  ;
; A[6]        ; HEX0[4]       ; 5.953  ; 5.953  ; 5.953  ; 5.953  ;
; A[6]        ; HEX0[5]       ; 5.951  ; 5.951  ; 5.951  ; 5.951  ;
; A[6]        ; HEX0[6]       ; 5.944  ; 5.944  ; 5.944  ; 5.944  ;
; A[6]        ; LEDG[1]       ; 8.917  ;        ;        ; 8.917  ;
; A[6]        ; LEDG[2]       ; 8.152  ;        ;        ; 8.152  ;
; A[6]        ; LEDG[3]       ; 8.277  ;        ;        ; 8.277  ;
; A[6]        ; LEDG[4]       ; 8.276  ;        ;        ; 8.276  ;
; A[6]        ; LEDG[5]       ;        ; 8.781  ; 8.781  ;        ;
; A[6]        ; SRAM_ADDR[6]  ; 5.749  ;        ;        ; 5.749  ;
; A[6]        ; SRAM_CE_N     ; 8.530  ;        ;        ; 8.530  ;
; A[6]        ; SRAM_DQ[0]    ; 8.890  ; 8.890  ; 8.890  ; 8.890  ;
; A[6]        ; SRAM_DQ[1]    ; 8.900  ; 8.900  ; 8.900  ; 8.900  ;
; A[6]        ; SRAM_DQ[2]    ; 8.791  ; 8.791  ; 8.791  ; 8.791  ;
; A[6]        ; SRAM_DQ[3]    ; 8.801  ; 8.801  ; 8.801  ; 8.801  ;
; A[6]        ; SRAM_DQ[4]    ; 8.817  ; 8.817  ; 8.817  ; 8.817  ;
; A[6]        ; SRAM_DQ[5]    ; 8.838  ; 8.838  ; 8.838  ; 8.838  ;
; A[6]        ; SRAM_DQ[6]    ; 8.932  ; 8.932  ; 8.932  ; 8.932  ;
; A[6]        ; SRAM_DQ[7]    ; 8.941  ; 8.941  ; 8.941  ; 8.941  ;
; A[6]        ; SRAM_DQ[8]    ; 8.784  ; 8.784  ; 8.784  ; 8.784  ;
; A[6]        ; SRAM_DQ[9]    ; 8.784  ; 8.784  ; 8.784  ; 8.784  ;
; A[6]        ; SRAM_DQ[10]   ; 8.775  ; 8.775  ; 8.775  ; 8.775  ;
; A[6]        ; SRAM_DQ[11]   ; 8.774  ; 8.774  ; 8.774  ; 8.774  ;
; A[6]        ; SRAM_DQ[12]   ; 8.682  ; 8.682  ; 8.682  ; 8.682  ;
; A[6]        ; SRAM_DQ[13]   ; 8.785  ; 8.785  ; 8.785  ; 8.785  ;
; A[6]        ; SRAM_DQ[14]   ; 8.786  ; 8.786  ; 8.786  ; 8.786  ;
; A[6]        ; SRAM_DQ[15]   ; 8.873  ; 8.873  ; 8.873  ; 8.873  ;
; A[6]        ; U1OE_n        ;        ; 7.315  ; 7.315  ;        ;
; A[7]        ; BUSDIR_n      ;        ; 6.112  ; 6.112  ;        ;
; A[7]        ; D[0]          ; 8.841  ; 8.841  ; 8.841  ; 8.841  ;
; A[7]        ; D[1]          ; 9.185  ; 9.185  ; 9.185  ; 9.185  ;
; A[7]        ; D[2]          ; 8.852  ; 8.852  ; 8.852  ; 8.852  ;
; A[7]        ; D[3]          ; 8.929  ; 8.929  ; 8.929  ; 8.929  ;
; A[7]        ; D[4]          ; 8.499  ; 8.499  ; 8.499  ; 8.499  ;
; A[7]        ; D[5]          ; 7.991  ; 7.875  ; 7.875  ; 7.991  ;
; A[7]        ; D[6]          ; 7.964  ; 7.740  ; 7.740  ; 7.964  ;
; A[7]        ; D[7]          ; 8.004  ; 7.834  ; 7.834  ; 8.004  ;
; A[7]        ; HEX0[0]       ; 5.826  ; 5.826  ; 5.826  ; 5.826  ;
; A[7]        ; HEX0[1]       ; 5.858  ; 5.858  ; 5.858  ; 5.858  ;
; A[7]        ; HEX0[2]       ; 5.942  ; 5.942  ; 5.942  ; 5.942  ;
; A[7]        ; HEX0[3]       ; 5.987  ; 5.987  ; 5.987  ; 5.987  ;
; A[7]        ; HEX0[4]       ;        ; 6.015  ; 6.015  ;        ;
; A[7]        ; HEX0[5]       ; 6.014  ; 6.014  ; 6.014  ; 6.014  ;
; A[7]        ; HEX0[6]       ; 6.006  ; 6.006  ; 6.006  ; 6.006  ;
; A[7]        ; LEDG[1]       ; 8.239  ;        ;        ; 8.239  ;
; A[7]        ; LEDG[2]       ; 7.474  ;        ;        ; 7.474  ;
; A[7]        ; LEDG[3]       ; 7.599  ;        ;        ; 7.599  ;
; A[7]        ; LEDG[4]       ; 7.598  ;        ;        ; 7.598  ;
; A[7]        ; LEDG[5]       ;        ; 8.103  ; 8.103  ;        ;
; A[7]        ; SRAM_ADDR[7]  ; 5.747  ;        ;        ; 5.747  ;
; A[7]        ; SRAM_CE_N     ; 7.852  ;        ;        ; 7.852  ;
; A[7]        ; SRAM_DQ[0]    ; 8.212  ; 8.212  ; 8.212  ; 8.212  ;
; A[7]        ; SRAM_DQ[1]    ; 8.222  ; 8.222  ; 8.222  ; 8.222  ;
; A[7]        ; SRAM_DQ[2]    ; 8.113  ; 8.113  ; 8.113  ; 8.113  ;
; A[7]        ; SRAM_DQ[3]    ; 8.123  ; 8.123  ; 8.123  ; 8.123  ;
; A[7]        ; SRAM_DQ[4]    ; 8.139  ; 8.139  ; 8.139  ; 8.139  ;
; A[7]        ; SRAM_DQ[5]    ; 8.160  ; 8.160  ; 8.160  ; 8.160  ;
; A[7]        ; SRAM_DQ[6]    ; 8.254  ; 8.254  ; 8.254  ; 8.254  ;
; A[7]        ; SRAM_DQ[7]    ; 8.263  ; 8.263  ; 8.263  ; 8.263  ;
; A[7]        ; SRAM_DQ[8]    ; 8.106  ; 8.106  ; 8.106  ; 8.106  ;
; A[7]        ; SRAM_DQ[9]    ; 8.106  ; 8.106  ; 8.106  ; 8.106  ;
; A[7]        ; SRAM_DQ[10]   ; 8.097  ; 8.097  ; 8.097  ; 8.097  ;
; A[7]        ; SRAM_DQ[11]   ; 8.096  ; 8.096  ; 8.096  ; 8.096  ;
; A[7]        ; SRAM_DQ[12]   ; 8.004  ; 8.004  ; 8.004  ; 8.004  ;
; A[7]        ; SRAM_DQ[13]   ; 8.107  ; 8.107  ; 8.107  ; 8.107  ;
; A[7]        ; SRAM_DQ[14]   ; 8.108  ; 8.108  ; 8.108  ; 8.108  ;
; A[7]        ; SRAM_DQ[15]   ; 8.195  ; 8.195  ; 8.195  ; 8.195  ;
; A[7]        ; U1OE_n        ;        ; 6.701  ; 6.701  ;        ;
; A[8]        ; D[0]          ; 10.662 ; 10.662 ; 10.662 ; 10.662 ;
; A[8]        ; D[1]          ; 11.006 ; 11.006 ; 11.006 ; 11.006 ;
; A[8]        ; D[2]          ; 10.673 ; 10.673 ; 10.673 ; 10.673 ;
; A[8]        ; D[3]          ; 10.750 ; 10.750 ; 10.750 ; 10.750 ;
; A[8]        ; D[4]          ; 10.320 ; 10.320 ; 10.320 ; 10.320 ;
; A[8]        ; D[5]          ; 9.812  ; 9.696  ; 9.696  ; 9.812  ;
; A[8]        ; D[6]          ; 9.785  ; 9.561  ; 9.561  ; 9.785  ;
; A[8]        ; D[7]          ; 9.825  ; 9.655  ; 9.655  ; 9.825  ;
; A[8]        ; HEX1[0]       ; 5.866  ; 5.866  ; 5.866  ; 5.866  ;
; A[8]        ; HEX1[1]       ; 5.706  ; 5.706  ; 5.706  ; 5.706  ;
; A[8]        ; HEX1[2]       ;        ; 5.702  ; 5.702  ;        ;
; A[8]        ; HEX1[3]       ; 5.710  ; 5.710  ; 5.710  ; 5.710  ;
; A[8]        ; HEX1[4]       ; 5.727  ;        ;        ; 5.727  ;
; A[8]        ; HEX1[5]       ; 5.878  ;        ;        ; 5.878  ;
; A[8]        ; HEX1[6]       ; 5.809  ; 5.809  ; 5.809  ; 5.809  ;
; A[8]        ; LEDG[1]       ; 10.060 ;        ;        ; 10.060 ;
; A[8]        ; LEDG[2]       ; 9.295  ;        ;        ; 9.295  ;
; A[8]        ; LEDG[3]       ; 9.420  ;        ;        ; 9.420  ;
; A[8]        ; LEDG[4]       ; 9.419  ;        ;        ; 9.419  ;
; A[8]        ; LEDG[5]       ;        ; 9.924  ; 9.924  ;        ;
; A[8]        ; SRAM_ADDR[8]  ; 5.491  ;        ;        ; 5.491  ;
; A[8]        ; SRAM_CE_N     ; 9.673  ;        ;        ; 9.673  ;
; A[8]        ; SRAM_DQ[0]    ; 10.033 ; 10.033 ; 10.033 ; 10.033 ;
; A[8]        ; SRAM_DQ[1]    ; 10.043 ; 10.043 ; 10.043 ; 10.043 ;
; A[8]        ; SRAM_DQ[2]    ; 9.934  ; 9.934  ; 9.934  ; 9.934  ;
; A[8]        ; SRAM_DQ[3]    ; 9.944  ; 9.944  ; 9.944  ; 9.944  ;
; A[8]        ; SRAM_DQ[4]    ; 9.960  ; 9.960  ; 9.960  ; 9.960  ;
; A[8]        ; SRAM_DQ[5]    ; 9.981  ; 9.981  ; 9.981  ; 9.981  ;
; A[8]        ; SRAM_DQ[6]    ; 10.075 ; 10.075 ; 10.075 ; 10.075 ;
; A[8]        ; SRAM_DQ[7]    ; 10.084 ; 10.084 ; 10.084 ; 10.084 ;
; A[8]        ; SRAM_DQ[8]    ; 9.927  ; 9.927  ; 9.927  ; 9.927  ;
; A[8]        ; SRAM_DQ[9]    ; 9.927  ; 9.927  ; 9.927  ; 9.927  ;
; A[8]        ; SRAM_DQ[10]   ; 9.918  ; 9.918  ; 9.918  ; 9.918  ;
; A[8]        ; SRAM_DQ[11]   ; 9.917  ; 9.917  ; 9.917  ; 9.917  ;
; A[8]        ; SRAM_DQ[12]   ; 9.825  ; 9.825  ; 9.825  ; 9.825  ;
; A[8]        ; SRAM_DQ[13]   ; 9.928  ; 9.928  ; 9.928  ; 9.928  ;
; A[8]        ; SRAM_DQ[14]   ; 9.929  ; 9.929  ; 9.929  ; 9.929  ;
; A[8]        ; SRAM_DQ[15]   ; 10.016 ; 10.016 ; 10.016 ; 10.016 ;
; A[9]        ; D[0]          ; 11.300 ; 11.300 ; 11.300 ; 11.300 ;
; A[9]        ; D[1]          ; 11.644 ; 11.644 ; 11.644 ; 11.644 ;
; A[9]        ; D[2]          ; 11.311 ; 11.311 ; 11.311 ; 11.311 ;
; A[9]        ; D[3]          ; 11.388 ; 11.388 ; 11.388 ; 11.388 ;
; A[9]        ; D[4]          ; 10.958 ; 10.958 ; 10.958 ; 10.958 ;
; A[9]        ; D[5]          ; 10.450 ; 10.334 ; 10.334 ; 10.450 ;
; A[9]        ; D[6]          ; 10.423 ; 10.199 ; 10.199 ; 10.423 ;
; A[9]        ; D[7]          ; 10.463 ; 10.293 ; 10.293 ; 10.463 ;
; A[9]        ; HEX1[0]       ; 6.523  ; 6.523  ; 6.523  ; 6.523  ;
; A[9]        ; HEX1[1]       ; 6.362  ; 6.362  ; 6.362  ; 6.362  ;
; A[9]        ; HEX1[2]       ; 6.360  ;        ;        ; 6.360  ;
; A[9]        ; HEX1[3]       ; 6.370  ; 6.370  ; 6.370  ; 6.370  ;
; A[9]        ; HEX1[4]       ;        ; 6.383  ; 6.383  ;        ;
; A[9]        ; HEX1[5]       ; 6.533  ; 6.533  ; 6.533  ; 6.533  ;
; A[9]        ; HEX1[6]       ; 6.471  ; 6.471  ; 6.471  ; 6.471  ;
; A[9]        ; LEDG[1]       ; 10.698 ;        ;        ; 10.698 ;
; A[9]        ; LEDG[2]       ; 9.933  ;        ;        ; 9.933  ;
; A[9]        ; LEDG[3]       ; 10.058 ;        ;        ; 10.058 ;
; A[9]        ; LEDG[4]       ; 10.057 ;        ;        ; 10.057 ;
; A[9]        ; LEDG[5]       ;        ; 10.562 ; 10.562 ;        ;
; A[9]        ; SRAM_ADDR[9]  ; 5.537  ;        ;        ; 5.537  ;
; A[9]        ; SRAM_CE_N     ; 10.311 ;        ;        ; 10.311 ;
; A[9]        ; SRAM_DQ[0]    ; 10.671 ; 10.671 ; 10.671 ; 10.671 ;
; A[9]        ; SRAM_DQ[1]    ; 10.681 ; 10.681 ; 10.681 ; 10.681 ;
; A[9]        ; SRAM_DQ[2]    ; 10.572 ; 10.572 ; 10.572 ; 10.572 ;
; A[9]        ; SRAM_DQ[3]    ; 10.582 ; 10.582 ; 10.582 ; 10.582 ;
; A[9]        ; SRAM_DQ[4]    ; 10.598 ; 10.598 ; 10.598 ; 10.598 ;
; A[9]        ; SRAM_DQ[5]    ; 10.619 ; 10.619 ; 10.619 ; 10.619 ;
; A[9]        ; SRAM_DQ[6]    ; 10.713 ; 10.713 ; 10.713 ; 10.713 ;
; A[9]        ; SRAM_DQ[7]    ; 10.722 ; 10.722 ; 10.722 ; 10.722 ;
; A[9]        ; SRAM_DQ[8]    ; 10.565 ; 10.565 ; 10.565 ; 10.565 ;
; A[9]        ; SRAM_DQ[9]    ; 10.565 ; 10.565 ; 10.565 ; 10.565 ;
; A[9]        ; SRAM_DQ[10]   ; 10.556 ; 10.556 ; 10.556 ; 10.556 ;
; A[9]        ; SRAM_DQ[11]   ; 10.555 ; 10.555 ; 10.555 ; 10.555 ;
; A[9]        ; SRAM_DQ[12]   ; 10.463 ; 10.463 ; 10.463 ; 10.463 ;
; A[9]        ; SRAM_DQ[13]   ; 10.566 ; 10.566 ; 10.566 ; 10.566 ;
; A[9]        ; SRAM_DQ[14]   ; 10.567 ; 10.567 ; 10.567 ; 10.567 ;
; A[9]        ; SRAM_DQ[15]   ; 10.654 ; 10.654 ; 10.654 ; 10.654 ;
; A[10]       ; D[0]          ; 10.750 ; 10.750 ; 10.750 ; 10.750 ;
; A[10]       ; D[1]          ; 11.094 ; 11.094 ; 11.094 ; 11.094 ;
; A[10]       ; D[2]          ; 10.761 ; 10.761 ; 10.761 ; 10.761 ;
; A[10]       ; D[3]          ; 10.838 ; 10.838 ; 10.838 ; 10.838 ;
; A[10]       ; D[4]          ; 10.408 ; 10.408 ; 10.408 ; 10.408 ;
; A[10]       ; D[5]          ; 9.900  ; 9.784  ; 9.784  ; 9.900  ;
; A[10]       ; D[6]          ; 9.873  ; 9.649  ; 9.649  ; 9.873  ;
; A[10]       ; D[7]          ; 9.913  ; 9.743  ; 9.743  ; 9.913  ;
; A[10]       ; HEX1[0]       ; 5.986  ; 5.986  ; 5.986  ; 5.986  ;
; A[10]       ; HEX1[1]       ; 5.820  ;        ;        ; 5.820  ;
; A[10]       ; HEX1[2]       ; 5.824  ; 5.824  ; 5.824  ; 5.824  ;
; A[10]       ; HEX1[3]       ; 5.829  ; 5.829  ; 5.829  ; 5.829  ;
; A[10]       ; HEX1[4]       ; 5.837  ; 5.837  ; 5.837  ; 5.837  ;
; A[10]       ; HEX1[5]       ; 5.990  ; 5.990  ; 5.990  ; 5.990  ;
; A[10]       ; HEX1[6]       ; 5.935  ; 5.935  ; 5.935  ; 5.935  ;
; A[10]       ; LEDG[1]       ; 10.148 ;        ;        ; 10.148 ;
; A[10]       ; LEDG[2]       ; 9.383  ;        ;        ; 9.383  ;
; A[10]       ; LEDG[3]       ; 9.508  ;        ;        ; 9.508  ;
; A[10]       ; LEDG[4]       ; 9.507  ;        ;        ; 9.507  ;
; A[10]       ; LEDG[5]       ;        ; 10.012 ; 10.012 ;        ;
; A[10]       ; SRAM_ADDR[10] ; 5.636  ;        ;        ; 5.636  ;
; A[10]       ; SRAM_CE_N     ; 9.761  ;        ;        ; 9.761  ;
; A[10]       ; SRAM_DQ[0]    ; 10.121 ; 10.121 ; 10.121 ; 10.121 ;
; A[10]       ; SRAM_DQ[1]    ; 10.131 ; 10.131 ; 10.131 ; 10.131 ;
; A[10]       ; SRAM_DQ[2]    ; 10.022 ; 10.022 ; 10.022 ; 10.022 ;
; A[10]       ; SRAM_DQ[3]    ; 10.032 ; 10.032 ; 10.032 ; 10.032 ;
; A[10]       ; SRAM_DQ[4]    ; 10.048 ; 10.048 ; 10.048 ; 10.048 ;
; A[10]       ; SRAM_DQ[5]    ; 10.069 ; 10.069 ; 10.069 ; 10.069 ;
; A[10]       ; SRAM_DQ[6]    ; 10.163 ; 10.163 ; 10.163 ; 10.163 ;
; A[10]       ; SRAM_DQ[7]    ; 10.172 ; 10.172 ; 10.172 ; 10.172 ;
; A[10]       ; SRAM_DQ[8]    ; 10.015 ; 10.015 ; 10.015 ; 10.015 ;
; A[10]       ; SRAM_DQ[9]    ; 10.015 ; 10.015 ; 10.015 ; 10.015 ;
; A[10]       ; SRAM_DQ[10]   ; 10.006 ; 10.006 ; 10.006 ; 10.006 ;
; A[10]       ; SRAM_DQ[11]   ; 10.005 ; 10.005 ; 10.005 ; 10.005 ;
; A[10]       ; SRAM_DQ[12]   ; 9.913  ; 9.913  ; 9.913  ; 9.913  ;
; A[10]       ; SRAM_DQ[13]   ; 10.016 ; 10.016 ; 10.016 ; 10.016 ;
; A[10]       ; SRAM_DQ[14]   ; 10.017 ; 10.017 ; 10.017 ; 10.017 ;
; A[10]       ; SRAM_DQ[15]   ; 10.104 ; 10.104 ; 10.104 ; 10.104 ;
; A[11]       ; D[0]          ; 10.670 ; 10.670 ; 10.670 ; 10.670 ;
; A[11]       ; D[1]          ; 11.014 ; 11.014 ; 11.014 ; 11.014 ;
; A[11]       ; D[2]          ; 10.681 ; 10.681 ; 10.681 ; 10.681 ;
; A[11]       ; D[3]          ; 10.758 ; 10.758 ; 10.758 ; 10.758 ;
; A[11]       ; D[4]          ; 10.328 ; 10.328 ; 10.328 ; 10.328 ;
; A[11]       ; D[5]          ; 9.820  ; 9.704  ; 9.704  ; 9.820  ;
; A[11]       ; D[6]          ; 9.793  ; 9.569  ; 9.569  ; 9.793  ;
; A[11]       ; D[7]          ; 9.833  ; 9.663  ; 9.663  ; 9.833  ;
; A[11]       ; HEX1[0]       ; 5.904  ; 5.904  ; 5.904  ; 5.904  ;
; A[11]       ; HEX1[1]       ; 5.739  ; 5.739  ; 5.739  ; 5.739  ;
; A[11]       ; HEX1[2]       ; 5.739  ; 5.739  ; 5.739  ; 5.739  ;
; A[11]       ; HEX1[3]       ; 5.750  ; 5.750  ; 5.750  ; 5.750  ;
; A[11]       ; HEX1[4]       ;        ; 5.759  ; 5.759  ;        ;
; A[11]       ; HEX1[5]       ; 5.909  ; 5.909  ; 5.909  ; 5.909  ;
; A[11]       ; HEX1[6]       ; 5.855  ; 5.855  ; 5.855  ; 5.855  ;
; A[11]       ; LEDG[1]       ; 10.068 ;        ;        ; 10.068 ;
; A[11]       ; LEDG[2]       ; 9.303  ;        ;        ; 9.303  ;
; A[11]       ; LEDG[3]       ; 9.428  ;        ;        ; 9.428  ;
; A[11]       ; LEDG[4]       ; 9.427  ;        ;        ; 9.427  ;
; A[11]       ; LEDG[5]       ;        ; 9.932  ; 9.932  ;        ;
; A[11]       ; SRAM_ADDR[11] ; 5.647  ;        ;        ; 5.647  ;
; A[11]       ; SRAM_CE_N     ; 9.681  ;        ;        ; 9.681  ;
; A[11]       ; SRAM_DQ[0]    ; 10.041 ; 10.041 ; 10.041 ; 10.041 ;
; A[11]       ; SRAM_DQ[1]    ; 10.051 ; 10.051 ; 10.051 ; 10.051 ;
; A[11]       ; SRAM_DQ[2]    ; 9.942  ; 9.942  ; 9.942  ; 9.942  ;
; A[11]       ; SRAM_DQ[3]    ; 9.952  ; 9.952  ; 9.952  ; 9.952  ;
; A[11]       ; SRAM_DQ[4]    ; 9.968  ; 9.968  ; 9.968  ; 9.968  ;
; A[11]       ; SRAM_DQ[5]    ; 9.989  ; 9.989  ; 9.989  ; 9.989  ;
; A[11]       ; SRAM_DQ[6]    ; 10.083 ; 10.083 ; 10.083 ; 10.083 ;
; A[11]       ; SRAM_DQ[7]    ; 10.092 ; 10.092 ; 10.092 ; 10.092 ;
; A[11]       ; SRAM_DQ[8]    ; 9.935  ; 9.935  ; 9.935  ; 9.935  ;
; A[11]       ; SRAM_DQ[9]    ; 9.935  ; 9.935  ; 9.935  ; 9.935  ;
; A[11]       ; SRAM_DQ[10]   ; 9.926  ; 9.926  ; 9.926  ; 9.926  ;
; A[11]       ; SRAM_DQ[11]   ; 9.925  ; 9.925  ; 9.925  ; 9.925  ;
; A[11]       ; SRAM_DQ[12]   ; 9.833  ; 9.833  ; 9.833  ; 9.833  ;
; A[11]       ; SRAM_DQ[13]   ; 9.936  ; 9.936  ; 9.936  ; 9.936  ;
; A[11]       ; SRAM_DQ[14]   ; 9.937  ; 9.937  ; 9.937  ; 9.937  ;
; A[11]       ; SRAM_DQ[15]   ; 10.024 ; 10.024 ; 10.024 ; 10.024 ;
; A[12]       ; D[0]          ; 10.158 ; 10.158 ; 10.158 ; 10.158 ;
; A[12]       ; D[1]          ; 10.502 ; 10.502 ; 10.502 ; 10.502 ;
; A[12]       ; D[2]          ; 10.169 ; 10.169 ; 10.169 ; 10.169 ;
; A[12]       ; D[3]          ; 10.246 ; 10.246 ; 10.246 ; 10.246 ;
; A[12]       ; D[4]          ; 9.816  ; 9.816  ; 9.816  ; 9.816  ;
; A[12]       ; D[5]          ; 9.308  ; 9.192  ; 9.192  ; 9.308  ;
; A[12]       ; D[6]          ; 9.281  ; 9.057  ; 9.057  ; 9.281  ;
; A[12]       ; D[7]          ; 9.321  ; 9.151  ; 9.151  ; 9.321  ;
; A[12]       ; HEX2[0]       ; 5.728  ; 5.728  ; 5.728  ; 5.728  ;
; A[12]       ; HEX2[1]       ; 5.650  ; 5.650  ; 5.650  ; 5.650  ;
; A[12]       ; HEX2[2]       ;        ; 5.692  ; 5.692  ;        ;
; A[12]       ; HEX2[3]       ; 5.692  ; 5.692  ; 5.692  ; 5.692  ;
; A[12]       ; HEX2[4]       ; 5.745  ;        ;        ; 5.745  ;
; A[12]       ; HEX2[5]       ; 5.786  ;        ;        ; 5.786  ;
; A[12]       ; HEX2[6]       ; 5.806  ; 5.806  ; 5.806  ; 5.806  ;
; A[12]       ; LEDG[1]       ; 9.556  ;        ;        ; 9.556  ;
; A[12]       ; LEDG[2]       ; 8.791  ;        ;        ; 8.791  ;
; A[12]       ; LEDG[3]       ; 8.916  ;        ;        ; 8.916  ;
; A[12]       ; LEDG[4]       ; 8.915  ;        ;        ; 8.915  ;
; A[12]       ; LEDG[5]       ;        ; 9.420  ; 9.420  ;        ;
; A[12]       ; SRAM_ADDR[12] ; 5.748  ;        ;        ; 5.748  ;
; A[12]       ; SRAM_CE_N     ; 9.169  ;        ;        ; 9.169  ;
; A[12]       ; SRAM_DQ[0]    ; 9.529  ; 9.529  ; 9.529  ; 9.529  ;
; A[12]       ; SRAM_DQ[1]    ; 9.539  ; 9.539  ; 9.539  ; 9.539  ;
; A[12]       ; SRAM_DQ[2]    ; 9.430  ; 9.430  ; 9.430  ; 9.430  ;
; A[12]       ; SRAM_DQ[3]    ; 9.440  ; 9.440  ; 9.440  ; 9.440  ;
; A[12]       ; SRAM_DQ[4]    ; 9.456  ; 9.456  ; 9.456  ; 9.456  ;
; A[12]       ; SRAM_DQ[5]    ; 9.477  ; 9.477  ; 9.477  ; 9.477  ;
; A[12]       ; SRAM_DQ[6]    ; 9.571  ; 9.571  ; 9.571  ; 9.571  ;
; A[12]       ; SRAM_DQ[7]    ; 9.580  ; 9.580  ; 9.580  ; 9.580  ;
; A[12]       ; SRAM_DQ[8]    ; 9.423  ; 9.423  ; 9.423  ; 9.423  ;
; A[12]       ; SRAM_DQ[9]    ; 9.423  ; 9.423  ; 9.423  ; 9.423  ;
; A[12]       ; SRAM_DQ[10]   ; 9.414  ; 9.414  ; 9.414  ; 9.414  ;
; A[12]       ; SRAM_DQ[11]   ; 9.413  ; 9.413  ; 9.413  ; 9.413  ;
; A[12]       ; SRAM_DQ[12]   ; 9.321  ; 9.321  ; 9.321  ; 9.321  ;
; A[12]       ; SRAM_DQ[13]   ; 9.424  ; 9.424  ; 9.424  ; 9.424  ;
; A[12]       ; SRAM_DQ[14]   ; 9.425  ; 9.425  ; 9.425  ; 9.425  ;
; A[12]       ; SRAM_DQ[15]   ; 9.512  ; 9.512  ; 9.512  ; 9.512  ;
; A[13]       ; D[0]          ; 9.604  ; 9.604  ; 9.604  ; 9.604  ;
; A[13]       ; D[1]          ; 9.948  ; 9.948  ; 9.948  ; 9.948  ;
; A[13]       ; D[2]          ; 9.615  ; 9.615  ; 9.615  ; 9.615  ;
; A[13]       ; D[3]          ; 9.692  ; 9.692  ; 9.692  ; 9.692  ;
; A[13]       ; D[4]          ; 9.262  ; 9.262  ; 9.262  ; 9.262  ;
; A[13]       ; D[5]          ; 8.754  ; 8.638  ; 8.638  ; 8.754  ;
; A[13]       ; D[6]          ; 8.727  ; 8.503  ; 8.503  ; 8.727  ;
; A[13]       ; D[7]          ; 8.767  ; 8.597  ; 8.597  ; 8.767  ;
; A[13]       ; HEX2[0]       ; 5.765  ; 5.765  ; 5.765  ; 5.765  ;
; A[13]       ; HEX2[1]       ; 5.686  ; 5.686  ; 5.686  ; 5.686  ;
; A[13]       ; HEX2[2]       ; 5.736  ;        ;        ; 5.736  ;
; A[13]       ; HEX2[3]       ; 5.729  ; 5.729  ; 5.729  ; 5.729  ;
; A[13]       ; HEX2[4]       ;        ; 5.777  ; 5.777  ;        ;
; A[13]       ; HEX2[5]       ; 5.824  ; 5.824  ; 5.824  ; 5.824  ;
; A[13]       ; HEX2[6]       ; 5.837  ; 5.837  ; 5.837  ; 5.837  ;
; A[13]       ; LEDG[1]       ; 9.002  ;        ;        ; 9.002  ;
; A[13]       ; LEDG[2]       ; 8.237  ;        ;        ; 8.237  ;
; A[13]       ; LEDG[3]       ; 8.362  ;        ;        ; 8.362  ;
; A[13]       ; LEDG[4]       ; 8.361  ;        ;        ; 8.361  ;
; A[13]       ; LEDG[5]       ;        ; 8.866  ; 8.866  ;        ;
; A[13]       ; SRAM_ADDR[13] ; 5.728  ;        ;        ; 5.728  ;
; A[13]       ; SRAM_CE_N     ; 8.615  ;        ;        ; 8.615  ;
; A[13]       ; SRAM_DQ[0]    ; 8.975  ; 8.975  ; 8.975  ; 8.975  ;
; A[13]       ; SRAM_DQ[1]    ; 8.985  ; 8.985  ; 8.985  ; 8.985  ;
; A[13]       ; SRAM_DQ[2]    ; 8.876  ; 8.876  ; 8.876  ; 8.876  ;
; A[13]       ; SRAM_DQ[3]    ; 8.886  ; 8.886  ; 8.886  ; 8.886  ;
; A[13]       ; SRAM_DQ[4]    ; 8.902  ; 8.902  ; 8.902  ; 8.902  ;
; A[13]       ; SRAM_DQ[5]    ; 8.923  ; 8.923  ; 8.923  ; 8.923  ;
; A[13]       ; SRAM_DQ[6]    ; 9.017  ; 9.017  ; 9.017  ; 9.017  ;
; A[13]       ; SRAM_DQ[7]    ; 9.026  ; 9.026  ; 9.026  ; 9.026  ;
; A[13]       ; SRAM_DQ[8]    ; 8.869  ; 8.869  ; 8.869  ; 8.869  ;
; A[13]       ; SRAM_DQ[9]    ; 8.869  ; 8.869  ; 8.869  ; 8.869  ;
; A[13]       ; SRAM_DQ[10]   ; 8.860  ; 8.860  ; 8.860  ; 8.860  ;
; A[13]       ; SRAM_DQ[11]   ; 8.859  ; 8.859  ; 8.859  ; 8.859  ;
; A[13]       ; SRAM_DQ[12]   ; 8.767  ; 8.767  ; 8.767  ; 8.767  ;
; A[13]       ; SRAM_DQ[13]   ; 8.870  ; 8.870  ; 8.870  ; 8.870  ;
; A[13]       ; SRAM_DQ[14]   ; 8.871  ; 8.871  ; 8.871  ; 8.871  ;
; A[13]       ; SRAM_DQ[15]   ; 8.958  ; 8.958  ; 8.958  ; 8.958  ;
; A[14]       ; D[0]          ; 9.693  ; 9.693  ; 9.693  ; 9.693  ;
; A[14]       ; D[1]          ; 10.037 ; 10.037 ; 10.037 ; 10.037 ;
; A[14]       ; D[2]          ; 9.704  ; 9.704  ; 9.704  ; 9.704  ;
; A[14]       ; D[3]          ; 9.781  ; 9.781  ; 9.781  ; 9.781  ;
; A[14]       ; D[4]          ; 9.351  ; 9.351  ; 9.351  ; 9.351  ;
; A[14]       ; D[5]          ; 8.843  ; 8.727  ; 8.727  ; 8.843  ;
; A[14]       ; D[6]          ; 8.816  ; 8.592  ; 8.592  ; 8.816  ;
; A[14]       ; D[7]          ; 8.856  ; 8.686  ; 8.686  ; 8.856  ;
; A[14]       ; HEX2[0]       ; 8.340  ; 8.340  ; 8.340  ; 8.340  ;
; A[14]       ; HEX2[1]       ; 8.262  ; 8.262  ; 8.262  ; 8.262  ;
; A[14]       ; HEX2[2]       ; 8.309  ; 8.309  ; 8.309  ; 8.309  ;
; A[14]       ; HEX2[3]       ; 8.304  ; 8.304  ; 8.304  ; 8.304  ;
; A[14]       ; HEX2[4]       ; 8.355  ; 8.355  ; 8.355  ; 8.355  ;
; A[14]       ; HEX2[5]       ; 8.397  ; 8.397  ; 8.397  ; 8.397  ;
; A[14]       ; HEX2[6]       ; 8.416  ; 8.416  ; 8.416  ; 8.416  ;
; A[14]       ; HEX3[0]       ; 8.818  ; 8.818  ; 8.818  ; 8.818  ;
; A[14]       ; HEX3[1]       ; 9.108  ; 9.108  ; 9.108  ; 9.108  ;
; A[14]       ; HEX3[2]       ; 8.870  ; 8.870  ; 8.870  ; 8.870  ;
; A[14]       ; HEX3[3]       ; 8.745  ; 8.745  ; 8.745  ; 8.745  ;
; A[14]       ; HEX3[4]       ; 8.564  ; 8.564  ; 8.564  ; 8.564  ;
; A[14]       ; HEX3[5]       ; 8.807  ; 8.807  ; 8.807  ; 8.807  ;
; A[14]       ; HEX3[6]       ; 8.685  ; 8.685  ; 8.685  ; 8.685  ;
; A[14]       ; LEDG[1]       ; 9.091  ; 8.077  ; 8.077  ; 9.091  ;
; A[14]       ; LEDG[2]       ; 8.326  ; 7.321  ; 7.321  ; 8.326  ;
; A[14]       ; LEDG[3]       ; 8.451  ; 7.445  ; 7.445  ; 8.451  ;
; A[14]       ; LEDG[4]       ; 8.450  ; 7.435  ; 7.435  ; 8.450  ;
; A[14]       ; LEDG[5]       ; 7.941  ; 8.955  ; 8.955  ; 7.941  ;
; A[14]       ; SRAM_ADDR[14] ; 7.560  ; 7.560  ; 7.560  ; 7.560  ;
; A[14]       ; SRAM_ADDR[15] ; 8.226  ; 8.226  ; 8.226  ; 8.226  ;
; A[14]       ; SRAM_ADDR[16] ; 8.349  ; 8.349  ; 8.349  ; 8.349  ;
; A[14]       ; SRAM_ADDR[17] ; 8.288  ; 8.288  ; 8.288  ; 8.288  ;
; A[14]       ; SRAM_CE_N     ; 8.704  ; 7.690  ; 7.690  ; 8.704  ;
; A[14]       ; SRAM_DQ[0]    ; 9.064  ; 9.064  ; 9.064  ; 9.064  ;
; A[14]       ; SRAM_DQ[1]    ; 9.074  ; 9.074  ; 9.074  ; 9.074  ;
; A[14]       ; SRAM_DQ[2]    ; 8.965  ; 8.965  ; 8.965  ; 8.965  ;
; A[14]       ; SRAM_DQ[3]    ; 8.975  ; 8.975  ; 8.975  ; 8.975  ;
; A[14]       ; SRAM_DQ[4]    ; 8.991  ; 8.991  ; 8.991  ; 8.991  ;
; A[14]       ; SRAM_DQ[5]    ; 9.012  ; 9.012  ; 9.012  ; 9.012  ;
; A[14]       ; SRAM_DQ[6]    ; 9.106  ; 9.106  ; 9.106  ; 9.106  ;
; A[14]       ; SRAM_DQ[7]    ; 9.115  ; 9.115  ; 9.115  ; 9.115  ;
; A[14]       ; SRAM_DQ[8]    ; 8.958  ; 8.958  ; 8.958  ; 8.958  ;
; A[14]       ; SRAM_DQ[9]    ; 8.958  ; 8.958  ; 8.958  ; 8.958  ;
; A[14]       ; SRAM_DQ[10]   ; 8.949  ; 8.949  ; 8.949  ; 8.949  ;
; A[14]       ; SRAM_DQ[11]   ; 8.948  ; 8.948  ; 8.948  ; 8.948  ;
; A[14]       ; SRAM_DQ[12]   ; 8.856  ; 8.856  ; 8.856  ; 8.856  ;
; A[14]       ; SRAM_DQ[13]   ; 8.959  ; 8.959  ; 8.959  ; 8.959  ;
; A[14]       ; SRAM_DQ[14]   ; 8.960  ; 8.960  ; 8.960  ; 8.960  ;
; A[14]       ; SRAM_DQ[15]   ; 9.047  ; 9.047  ; 9.047  ; 9.047  ;
; A[14]       ; SRAM_LB_N     ; 7.964  ; 7.964  ; 7.964  ; 7.964  ;
; A[14]       ; SRAM_UB_N     ; 7.953  ; 7.953  ; 7.953  ; 7.953  ;
; A[15]       ; D[0]          ; 9.616  ; 9.616  ; 9.616  ; 9.616  ;
; A[15]       ; D[1]          ; 9.960  ; 9.960  ; 9.960  ; 9.960  ;
; A[15]       ; D[2]          ; 9.627  ; 9.627  ; 9.627  ; 9.627  ;
; A[15]       ; D[3]          ; 9.704  ; 9.704  ; 9.704  ; 9.704  ;
; A[15]       ; D[4]          ; 9.274  ; 9.274  ; 9.274  ; 9.274  ;
; A[15]       ; D[5]          ; 8.766  ; 8.650  ; 8.650  ; 8.766  ;
; A[15]       ; D[6]          ; 8.739  ; 8.515  ; 8.515  ; 8.739  ;
; A[15]       ; D[7]          ; 8.779  ; 8.609  ; 8.609  ; 8.779  ;
; A[15]       ; HEX2[0]       ; 8.104  ; 8.104  ; 8.104  ; 8.104  ;
; A[15]       ; HEX2[1]       ; 8.026  ; 8.026  ; 8.026  ; 8.026  ;
; A[15]       ; HEX2[2]       ; 8.073  ; 8.073  ; 8.073  ; 8.073  ;
; A[15]       ; HEX2[3]       ; 8.068  ; 8.068  ; 8.068  ; 8.068  ;
; A[15]       ; HEX2[4]       ; 8.119  ; 8.119  ; 8.119  ; 8.119  ;
; A[15]       ; HEX2[5]       ; 8.161  ; 8.161  ; 8.161  ; 8.161  ;
; A[15]       ; HEX2[6]       ; 8.180  ; 8.180  ; 8.180  ; 8.180  ;
; A[15]       ; HEX3[0]       ; 8.488  ; 8.488  ; 8.488  ; 8.488  ;
; A[15]       ; HEX3[1]       ; 8.778  ; 8.778  ; 8.778  ; 8.778  ;
; A[15]       ; HEX3[2]       ; 8.540  ; 8.540  ; 8.540  ; 8.540  ;
; A[15]       ; HEX3[3]       ; 8.415  ; 8.415  ; 8.415  ; 8.415  ;
; A[15]       ; HEX3[4]       ; 8.234  ; 8.234  ; 8.234  ; 8.234  ;
; A[15]       ; HEX3[5]       ; 8.477  ; 8.477  ; 8.477  ; 8.477  ;
; A[15]       ; HEX3[6]       ; 8.355  ; 8.355  ; 8.355  ; 8.355  ;
; A[15]       ; LEDG[1]       ; 9.014  ; 8.054  ; 8.054  ; 9.014  ;
; A[15]       ; LEDG[2]       ; 8.249  ; 7.288  ; 7.288  ; 8.249  ;
; A[15]       ; LEDG[3]       ; 8.374  ; 7.413  ; 7.413  ; 8.374  ;
; A[15]       ; LEDG[4]       ; 8.373  ; 7.412  ; 7.412  ; 8.373  ;
; A[15]       ; LEDG[5]       ; 7.918  ; 8.878  ; 8.878  ; 7.918  ;
; A[15]       ; SRAM_ADDR[14] ; 7.082  ; 7.082  ; 7.082  ; 7.082  ;
; A[15]       ; SRAM_ADDR[15] ; 7.990  ; 7.990  ; 7.990  ; 7.990  ;
; A[15]       ; SRAM_ADDR[16] ; 8.025  ; 8.025  ; 8.025  ; 8.025  ;
; A[15]       ; SRAM_ADDR[17] ; 8.140  ; 8.140  ; 8.140  ; 8.140  ;
; A[15]       ; SRAM_CE_N     ; 8.627  ; 7.667  ; 7.667  ; 8.627  ;
; A[15]       ; SRAM_DQ[0]    ; 8.987  ; 8.987  ; 8.987  ; 8.987  ;
; A[15]       ; SRAM_DQ[1]    ; 8.997  ; 8.997  ; 8.997  ; 8.997  ;
; A[15]       ; SRAM_DQ[2]    ; 8.888  ; 8.888  ; 8.888  ; 8.888  ;
; A[15]       ; SRAM_DQ[3]    ; 8.898  ; 8.898  ; 8.898  ; 8.898  ;
; A[15]       ; SRAM_DQ[4]    ; 8.914  ; 8.914  ; 8.914  ; 8.914  ;
; A[15]       ; SRAM_DQ[5]    ; 8.935  ; 8.935  ; 8.935  ; 8.935  ;
; A[15]       ; SRAM_DQ[6]    ; 9.029  ; 9.029  ; 9.029  ; 9.029  ;
; A[15]       ; SRAM_DQ[7]    ; 9.038  ; 9.038  ; 9.038  ; 9.038  ;
; A[15]       ; SRAM_DQ[8]    ; 8.881  ; 8.881  ; 8.881  ; 8.881  ;
; A[15]       ; SRAM_DQ[9]    ; 8.881  ; 8.881  ; 8.881  ; 8.881  ;
; A[15]       ; SRAM_DQ[10]   ; 8.872  ; 8.872  ; 8.872  ; 8.872  ;
; A[15]       ; SRAM_DQ[11]   ; 8.871  ; 8.871  ; 8.871  ; 8.871  ;
; A[15]       ; SRAM_DQ[12]   ; 8.779  ; 8.779  ; 8.779  ; 8.779  ;
; A[15]       ; SRAM_DQ[13]   ; 8.882  ; 8.882  ; 8.882  ; 8.882  ;
; A[15]       ; SRAM_DQ[14]   ; 8.883  ; 8.883  ; 8.883  ; 8.883  ;
; A[15]       ; SRAM_DQ[15]   ; 8.970  ; 8.970  ; 8.970  ; 8.970  ;
; A[15]       ; SRAM_LB_N     ; 7.576  ; 7.576  ; 7.576  ; 7.576  ;
; A[15]       ; SRAM_UB_N     ; 7.565  ; 7.565  ; 7.565  ; 7.565  ;
; D[0]        ; SRAM_DQ[0]    ; 6.740  ;        ;        ; 6.740  ;
; D[0]        ; SRAM_DQ[8]    ; 6.715  ;        ;        ; 6.715  ;
; D[1]        ; SRAM_DQ[1]    ; 5.861  ;        ;        ; 5.861  ;
; D[1]        ; SRAM_DQ[9]    ; 5.871  ;        ;        ; 5.871  ;
; D[2]        ; SRAM_DQ[2]    ; 5.791  ;        ;        ; 5.791  ;
; D[2]        ; SRAM_DQ[10]   ; 5.761  ;        ;        ; 5.761  ;
; D[3]        ; SRAM_DQ[3]    ; 7.027  ;        ;        ; 7.027  ;
; D[3]        ; SRAM_DQ[11]   ; 6.985  ;        ;        ; 6.985  ;
; D[4]        ; SRAM_DQ[4]    ; 5.679  ;        ;        ; 5.679  ;
; D[4]        ; SRAM_DQ[12]   ; 5.620  ;        ;        ; 5.620  ;
; D[5]        ; SRAM_DQ[5]    ; 5.543  ;        ;        ; 5.543  ;
; D[5]        ; SRAM_DQ[13]   ; 5.527  ;        ;        ; 5.527  ;
; D[6]        ; SRAM_DQ[6]    ; 5.485  ;        ;        ; 5.485  ;
; D[6]        ; SRAM_DQ[14]   ; 5.489  ;        ;        ; 5.489  ;
; D[7]        ; SRAM_DQ[7]    ; 5.736  ;        ;        ; 5.736  ;
; D[7]        ; SRAM_DQ[15]   ; 5.353  ;        ;        ; 5.353  ;
; IORQ_n      ; BUSDIR_n      ; 6.194  ;        ;        ; 6.194  ;
; IORQ_n      ; D[0]          ; 8.181  ; 8.181  ; 8.181  ; 8.181  ;
; IORQ_n      ; D[1]          ; 8.201  ; 8.201  ; 8.201  ; 8.201  ;
; IORQ_n      ; D[2]          ; 7.619  ; 7.619  ; 7.619  ; 7.619  ;
; IORQ_n      ; D[3]          ; 7.302  ; 7.302  ; 7.302  ; 7.302  ;
; IORQ_n      ; D[4]          ; 8.166  ; 8.166  ; 8.166  ; 8.166  ;
; IORQ_n      ; D[5]          ; 6.604  ; 6.604  ; 6.604  ; 6.604  ;
; IORQ_n      ; D[6]          ; 6.469  ; 6.469  ; 6.469  ; 6.469  ;
; IORQ_n      ; D[7]          ; 6.563  ; 6.563  ; 6.563  ; 6.563  ;
; IORQ_n      ; U1OE_n        ; 6.638  ;        ;        ; 6.638  ;
; KEY[0]      ; LEDG[7]       ;        ; 5.030  ; 5.030  ;        ;
; M1_n        ; BUSDIR_n      ;        ; 6.188  ; 6.188  ;        ;
; M1_n        ; D[0]          ; 8.175  ; 8.175  ; 8.175  ; 8.175  ;
; M1_n        ; D[1]          ; 8.195  ; 8.195  ; 8.195  ; 8.195  ;
; M1_n        ; D[2]          ; 7.613  ; 7.613  ; 7.613  ; 7.613  ;
; M1_n        ; D[3]          ; 7.296  ; 7.296  ; 7.296  ; 7.296  ;
; M1_n        ; D[4]          ; 8.160  ; 8.160  ; 8.160  ; 8.160  ;
; M1_n        ; D[5]          ; 6.598  ; 6.598  ; 6.598  ; 6.598  ;
; M1_n        ; D[6]          ; 6.463  ; 6.463  ; 6.463  ; 6.463  ;
; M1_n        ; D[7]          ; 6.557  ; 6.557  ; 6.557  ; 6.557  ;
; M1_n        ; U1OE_n        ;        ; 6.633  ; 6.633  ;        ;
; MREQ_n      ; D[0]          ; 8.361  ; 8.361  ; 8.361  ; 8.361  ;
; MREQ_n      ; D[1]          ; 8.705  ; 8.705  ; 8.705  ; 8.705  ;
; MREQ_n      ; D[2]          ; 8.372  ; 8.372  ; 8.372  ; 8.372  ;
; MREQ_n      ; D[3]          ; 8.449  ; 8.449  ; 8.449  ; 8.449  ;
; MREQ_n      ; D[4]          ; 8.019  ; 8.019  ; 8.019  ; 8.019  ;
; MREQ_n      ; D[5]          ; 7.511  ; 7.395  ; 7.395  ; 7.511  ;
; MREQ_n      ; D[6]          ; 7.484  ; 7.260  ; 7.260  ; 7.484  ;
; MREQ_n      ; D[7]          ; 7.524  ; 7.354  ; 7.354  ; 7.524  ;
; RD_n        ; BUSDIR_n      ; 6.336  ;        ;        ; 6.336  ;
; RD_n        ; D[0]          ; 8.876  ; 8.876  ; 8.876  ; 8.876  ;
; RD_n        ; D[1]          ; 9.220  ; 9.220  ; 9.220  ; 9.220  ;
; RD_n        ; D[2]          ; 8.887  ; 8.887  ; 8.887  ; 8.887  ;
; RD_n        ; D[3]          ; 8.964  ; 8.964  ; 8.964  ; 8.964  ;
; RD_n        ; D[4]          ; 8.534  ; 8.534  ; 8.534  ; 8.534  ;
; RD_n        ; D[5]          ; 8.026  ; 7.910  ; 7.910  ; 8.026  ;
; RD_n        ; D[6]          ; 7.999  ; 7.775  ; 7.775  ; 7.999  ;
; RD_n        ; D[7]          ; 8.039  ; 7.869  ; 7.869  ; 8.039  ;
; RD_n        ; U1OE_n        ; 6.690  ;        ;        ; 6.690  ;
; RESET_n     ; LEDG[7]       ;        ; 5.663  ; 5.663  ;        ;
; SLTSL_n     ; D[0]          ; 8.256  ; 8.256  ; 8.256  ; 8.256  ;
; SLTSL_n     ; D[1]          ; 8.600  ; 8.600  ; 8.600  ; 8.600  ;
; SLTSL_n     ; D[2]          ; 8.267  ; 8.267  ; 8.267  ; 8.267  ;
; SLTSL_n     ; D[3]          ; 8.344  ; 8.344  ; 8.344  ; 8.344  ;
; SLTSL_n     ; D[4]          ; 7.914  ; 7.914  ; 7.914  ; 7.914  ;
; SLTSL_n     ; D[5]          ; 7.406  ; 7.290  ; 7.290  ; 7.406  ;
; SLTSL_n     ; D[6]          ; 7.379  ; 7.155  ; 7.155  ; 7.379  ;
; SLTSL_n     ; D[7]          ; 7.419  ; 7.249  ; 7.249  ; 7.419  ;
; SLTSL_n     ; LEDG[1]       ; 7.654  ;        ;        ; 7.654  ;
; SLTSL_n     ; LEDG[2]       ; 6.889  ;        ;        ; 6.889  ;
; SLTSL_n     ; LEDG[3]       ; 7.014  ;        ;        ; 7.014  ;
; SLTSL_n     ; LEDG[4]       ; 7.013  ;        ;        ; 7.013  ;
; SLTSL_n     ; LEDG[5]       ;        ; 7.518  ; 7.518  ;        ;
; SLTSL_n     ; LEDG[6]       ;        ; 5.863  ; 5.863  ;        ;
; SLTSL_n     ; SRAM_CE_N     ; 7.267  ;        ;        ; 7.267  ;
; SLTSL_n     ; SRAM_DQ[0]    ; 7.627  ; 7.627  ; 7.627  ; 7.627  ;
; SLTSL_n     ; SRAM_DQ[1]    ; 7.637  ; 7.637  ; 7.637  ; 7.637  ;
; SLTSL_n     ; SRAM_DQ[2]    ; 7.528  ; 7.528  ; 7.528  ; 7.528  ;
; SLTSL_n     ; SRAM_DQ[3]    ; 7.538  ; 7.538  ; 7.538  ; 7.538  ;
; SLTSL_n     ; SRAM_DQ[4]    ; 7.554  ; 7.554  ; 7.554  ; 7.554  ;
; SLTSL_n     ; SRAM_DQ[5]    ; 7.575  ; 7.575  ; 7.575  ; 7.575  ;
; SLTSL_n     ; SRAM_DQ[6]    ; 7.669  ; 7.669  ; 7.669  ; 7.669  ;
; SLTSL_n     ; SRAM_DQ[7]    ; 7.678  ; 7.678  ; 7.678  ; 7.678  ;
; SLTSL_n     ; SRAM_DQ[8]    ; 7.521  ; 7.521  ; 7.521  ; 7.521  ;
; SLTSL_n     ; SRAM_DQ[9]    ; 7.521  ; 7.521  ; 7.521  ; 7.521  ;
; SLTSL_n     ; SRAM_DQ[10]   ; 7.512  ; 7.512  ; 7.512  ; 7.512  ;
; SLTSL_n     ; SRAM_DQ[11]   ; 7.511  ; 7.511  ; 7.511  ; 7.511  ;
; SLTSL_n     ; SRAM_DQ[12]   ; 7.419  ; 7.419  ; 7.419  ; 7.419  ;
; SLTSL_n     ; SRAM_DQ[13]   ; 7.522  ; 7.522  ; 7.522  ; 7.522  ;
; SLTSL_n     ; SRAM_DQ[14]   ; 7.523  ; 7.523  ; 7.523  ; 7.523  ;
; SLTSL_n     ; SRAM_DQ[15]   ; 7.610  ; 7.610  ; 7.610  ; 7.610  ;
; SLTSL_n     ; U1OE_n        ; 6.122  ;        ;        ; 6.122  ;
; SRAM_DQ[0]  ; D[0]          ; 6.694  ; 6.694  ; 6.694  ; 6.694  ;
; SRAM_DQ[1]  ; D[1]          ; 7.109  ; 7.109  ; 7.109  ; 7.109  ;
; SRAM_DQ[2]  ; D[2]          ; 6.598  ; 6.598  ; 6.598  ; 6.598  ;
; SRAM_DQ[3]  ; D[3]          ; 6.657  ; 6.657  ; 6.657  ; 6.657  ;
; SRAM_DQ[4]  ; D[4]          ; 6.550  ; 6.550  ; 6.550  ; 6.550  ;
; SRAM_DQ[5]  ; D[5]          ; 6.590  ;        ;        ; 6.590  ;
; SRAM_DQ[6]  ; D[6]          ; 6.365  ;        ;        ; 6.365  ;
; SRAM_DQ[7]  ; D[7]          ; 6.542  ;        ;        ; 6.542  ;
; SRAM_DQ[8]  ; D[0]          ; 6.512  ;        ;        ; 6.512  ;
; SRAM_DQ[9]  ; D[1]          ; 6.639  ;        ;        ; 6.639  ;
; SRAM_DQ[10] ; D[2]          ; 6.488  ;        ;        ; 6.488  ;
; SRAM_DQ[11] ; D[3]          ; 6.218  ;        ;        ; 6.218  ;
; SRAM_DQ[12] ; D[4]          ; 6.384  ;        ;        ; 6.384  ;
; SRAM_DQ[13] ; D[5]          ; 6.485  ;        ;        ; 6.485  ;
; SRAM_DQ[14] ; D[6]          ; 6.607  ;        ;        ; 6.607  ;
; SRAM_DQ[15] ; D[7]          ; 6.426  ;        ;        ; 6.426  ;
; SW[9]       ; D[0]          ; 5.981  ; 5.981  ; 5.981  ; 5.981  ;
; SW[9]       ; D[1]          ; 6.325  ; 6.325  ; 6.325  ; 6.325  ;
; SW[9]       ; D[2]          ; 5.992  ; 5.992  ; 5.992  ; 5.992  ;
; SW[9]       ; D[3]          ; 6.069  ; 6.069  ; 6.069  ; 6.069  ;
; SW[9]       ; D[4]          ; 5.639  ; 5.639  ; 5.639  ; 5.639  ;
; SW[9]       ; D[5]          ; 5.015  ; 5.131  ; 5.131  ; 5.015  ;
; SW[9]       ; D[6]          ; 4.880  ; 5.104  ; 5.104  ; 4.880  ;
; SW[9]       ; D[7]          ; 4.974  ; 5.144  ; 5.144  ; 4.974  ;
; SW[9]       ; LEDG[1]       ;        ; 5.379  ; 5.379  ;        ;
; SW[9]       ; LEDG[2]       ;        ; 4.614  ; 4.614  ;        ;
; SW[9]       ; LEDG[3]       ;        ; 4.739  ; 4.739  ;        ;
; SW[9]       ; LEDG[4]       ;        ; 4.738  ; 4.738  ;        ;
; SW[9]       ; LEDG[5]       ; 5.243  ;        ;        ; 5.243  ;
; SW[9]       ; LEDG[6]       ; 3.714  ;        ;        ; 3.714  ;
; SW[9]       ; SRAM_CE_N     ;        ; 4.992  ; 4.992  ;        ;
; SW[9]       ; SRAM_DQ[0]    ; 5.352  ; 5.352  ; 5.352  ; 5.352  ;
; SW[9]       ; SRAM_DQ[1]    ; 5.362  ; 5.362  ; 5.362  ; 5.362  ;
; SW[9]       ; SRAM_DQ[2]    ; 5.253  ; 5.253  ; 5.253  ; 5.253  ;
; SW[9]       ; SRAM_DQ[3]    ; 5.263  ; 5.263  ; 5.263  ; 5.263  ;
; SW[9]       ; SRAM_DQ[4]    ; 5.279  ; 5.279  ; 5.279  ; 5.279  ;
; SW[9]       ; SRAM_DQ[5]    ; 5.300  ; 5.300  ; 5.300  ; 5.300  ;
; SW[9]       ; SRAM_DQ[6]    ; 5.394  ; 5.394  ; 5.394  ; 5.394  ;
; SW[9]       ; SRAM_DQ[7]    ; 5.403  ; 5.403  ; 5.403  ; 5.403  ;
; SW[9]       ; SRAM_DQ[8]    ; 5.246  ; 5.246  ; 5.246  ; 5.246  ;
; SW[9]       ; SRAM_DQ[9]    ; 5.246  ; 5.246  ; 5.246  ; 5.246  ;
; SW[9]       ; SRAM_DQ[10]   ; 5.237  ; 5.237  ; 5.237  ; 5.237  ;
; SW[9]       ; SRAM_DQ[11]   ; 5.236  ; 5.236  ; 5.236  ; 5.236  ;
; SW[9]       ; SRAM_DQ[12]   ; 5.144  ; 5.144  ; 5.144  ; 5.144  ;
; SW[9]       ; SRAM_DQ[13]   ; 5.247  ; 5.247  ; 5.247  ; 5.247  ;
; SW[9]       ; SRAM_DQ[14]   ; 5.248  ; 5.248  ; 5.248  ; 5.248  ;
; SW[9]       ; SRAM_DQ[15]   ; 5.335  ; 5.335  ; 5.335  ; 5.335  ;
; SW[9]       ; U1OE_n        ;        ; 3.827  ; 3.827  ;        ;
; WR_n        ; SRAM_DQ[0]    ; 6.193  ; 6.193  ; 6.193  ; 6.193  ;
; WR_n        ; SRAM_DQ[1]    ; 6.203  ; 6.203  ; 6.203  ; 6.203  ;
; WR_n        ; SRAM_DQ[2]    ; 6.094  ; 6.094  ; 6.094  ; 6.094  ;
; WR_n        ; SRAM_DQ[3]    ; 6.104  ; 6.104  ; 6.104  ; 6.104  ;
; WR_n        ; SRAM_DQ[4]    ; 6.120  ; 6.120  ; 6.120  ; 6.120  ;
; WR_n        ; SRAM_DQ[5]    ; 6.141  ; 6.141  ; 6.141  ; 6.141  ;
; WR_n        ; SRAM_DQ[6]    ; 6.235  ; 6.235  ; 6.235  ; 6.235  ;
; WR_n        ; SRAM_DQ[7]    ; 6.244  ; 6.244  ; 6.244  ; 6.244  ;
; WR_n        ; SRAM_DQ[8]    ; 6.086  ; 6.086  ; 6.086  ; 6.086  ;
; WR_n        ; SRAM_DQ[9]    ; 6.086  ; 6.086  ; 6.086  ; 6.086  ;
; WR_n        ; SRAM_DQ[10]   ; 6.077  ; 6.077  ; 6.077  ; 6.077  ;
; WR_n        ; SRAM_DQ[11]   ; 6.076  ; 6.076  ; 6.076  ; 6.076  ;
; WR_n        ; SRAM_DQ[12]   ; 5.984  ; 5.984  ; 5.984  ; 5.984  ;
; WR_n        ; SRAM_DQ[13]   ; 6.087  ; 6.087  ; 6.087  ; 6.087  ;
; WR_n        ; SRAM_DQ[14]   ; 6.088  ; 6.088  ; 6.088  ; 6.088  ;
; WR_n        ; SRAM_DQ[15]   ; 6.175  ; 6.175  ; 6.175  ; 6.175  ;
; WR_n        ; SRAM_WE_N     ; 5.618  ;        ;        ; 5.618  ;
; WR_n        ; U1OE_n        ; 6.705  ;        ;        ; 6.705  ;
+-------------+---------------+--------+--------+--------+--------+


+-----------------------------------------------------------------+
; Minimum Propagation Delay                                       ;
+-------------+---------------+--------+--------+--------+--------+
; Input Port  ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+-------------+---------------+--------+--------+--------+--------+
; A[0]        ; D[0]          ; 7.307  ; 7.307  ; 7.307  ; 7.307  ;
; A[0]        ; D[1]          ; 7.139  ; 7.139  ; 7.139  ; 7.139  ;
; A[0]        ; D[2]          ; 7.295  ; 7.295  ; 7.295  ; 7.295  ;
; A[0]        ; D[3]          ; 7.432  ; 7.432  ; 7.432  ; 7.432  ;
; A[0]        ; D[4]          ; 7.435  ; 7.435  ; 7.435  ; 7.435  ;
; A[0]        ; D[5]          ; 7.047  ; 7.047  ; 7.047  ; 7.047  ;
; A[0]        ; D[6]          ; 6.912  ; 6.912  ; 6.912  ; 6.912  ;
; A[0]        ; D[7]          ; 7.006  ; 7.006  ; 7.006  ; 7.006  ;
; A[0]        ; LEDG[1]       ; 8.355  ;        ;        ; 8.355  ;
; A[0]        ; LEDG[2]       ; 7.590  ;        ;        ; 7.590  ;
; A[0]        ; LEDG[3]       ; 7.715  ;        ;        ; 7.715  ;
; A[0]        ; LEDG[4]       ; 7.714  ;        ;        ; 7.714  ;
; A[0]        ; LEDG[5]       ;        ; 8.219  ; 8.219  ;        ;
; A[0]        ; SRAM_ADDR[0]  ; 5.855  ;        ;        ; 5.855  ;
; A[0]        ; SRAM_CE_N     ; 7.968  ;        ;        ; 7.968  ;
; A[0]        ; SRAM_DQ[0]    ; 8.328  ; 8.328  ; 8.328  ; 8.328  ;
; A[0]        ; SRAM_DQ[1]    ; 8.338  ; 8.338  ; 8.338  ; 8.338  ;
; A[0]        ; SRAM_DQ[2]    ; 8.229  ; 8.229  ; 8.229  ; 8.229  ;
; A[0]        ; SRAM_DQ[3]    ; 8.239  ; 8.239  ; 8.239  ; 8.239  ;
; A[0]        ; SRAM_DQ[4]    ; 8.255  ; 8.255  ; 8.255  ; 8.255  ;
; A[0]        ; SRAM_DQ[5]    ; 8.276  ; 8.276  ; 8.276  ; 8.276  ;
; A[0]        ; SRAM_DQ[6]    ; 8.370  ; 8.370  ; 8.370  ; 8.370  ;
; A[0]        ; SRAM_DQ[7]    ; 8.379  ; 8.379  ; 8.379  ; 8.379  ;
; A[0]        ; SRAM_DQ[8]    ; 8.222  ; 8.222  ; 8.222  ; 8.222  ;
; A[0]        ; SRAM_DQ[9]    ; 8.222  ; 8.222  ; 8.222  ; 8.222  ;
; A[0]        ; SRAM_DQ[10]   ; 8.213  ; 8.213  ; 8.213  ; 8.213  ;
; A[0]        ; SRAM_DQ[11]   ; 8.212  ; 8.212  ; 8.212  ; 8.212  ;
; A[0]        ; SRAM_DQ[12]   ; 8.120  ; 8.120  ; 8.120  ; 8.120  ;
; A[0]        ; SRAM_DQ[13]   ; 8.223  ; 8.223  ; 8.223  ; 8.223  ;
; A[0]        ; SRAM_DQ[14]   ; 8.224  ; 8.224  ; 8.224  ; 8.224  ;
; A[0]        ; SRAM_DQ[15]   ; 8.311  ; 8.311  ; 8.311  ; 8.311  ;
; A[1]        ; D[0]          ; 7.056  ; 7.056  ; 7.056  ; 7.056  ;
; A[1]        ; D[1]          ; 6.888  ; 6.888  ; 6.888  ; 6.888  ;
; A[1]        ; D[2]          ; 7.044  ; 7.044  ; 7.044  ; 7.044  ;
; A[1]        ; D[3]          ; 7.045  ; 7.045  ; 7.045  ; 7.045  ;
; A[1]        ; D[4]          ; 7.184  ; 7.184  ; 7.184  ; 7.184  ;
; A[1]        ; D[5]          ; 6.796  ; 6.796  ; 6.796  ; 6.796  ;
; A[1]        ; D[6]          ; 6.661  ; 6.661  ; 6.661  ; 6.661  ;
; A[1]        ; D[7]          ; 6.755  ; 6.755  ; 6.755  ; 6.755  ;
; A[1]        ; LEDG[1]       ; 8.104  ;        ;        ; 8.104  ;
; A[1]        ; LEDG[2]       ; 7.339  ;        ;        ; 7.339  ;
; A[1]        ; LEDG[3]       ; 7.464  ;        ;        ; 7.464  ;
; A[1]        ; LEDG[4]       ; 7.463  ;        ;        ; 7.463  ;
; A[1]        ; LEDG[5]       ;        ; 7.968  ; 7.968  ;        ;
; A[1]        ; SRAM_ADDR[1]  ; 5.874  ;        ;        ; 5.874  ;
; A[1]        ; SRAM_CE_N     ; 7.717  ;        ;        ; 7.717  ;
; A[1]        ; SRAM_DQ[0]    ; 8.077  ; 8.077  ; 8.077  ; 8.077  ;
; A[1]        ; SRAM_DQ[1]    ; 8.087  ; 8.087  ; 8.087  ; 8.087  ;
; A[1]        ; SRAM_DQ[2]    ; 7.978  ; 7.978  ; 7.978  ; 7.978  ;
; A[1]        ; SRAM_DQ[3]    ; 7.988  ; 7.988  ; 7.988  ; 7.988  ;
; A[1]        ; SRAM_DQ[4]    ; 8.004  ; 8.004  ; 8.004  ; 8.004  ;
; A[1]        ; SRAM_DQ[5]    ; 8.025  ; 8.025  ; 8.025  ; 8.025  ;
; A[1]        ; SRAM_DQ[6]    ; 8.119  ; 8.119  ; 8.119  ; 8.119  ;
; A[1]        ; SRAM_DQ[7]    ; 8.128  ; 8.128  ; 8.128  ; 8.128  ;
; A[1]        ; SRAM_DQ[8]    ; 7.971  ; 7.971  ; 7.971  ; 7.971  ;
; A[1]        ; SRAM_DQ[9]    ; 7.971  ; 7.971  ; 7.971  ; 7.971  ;
; A[1]        ; SRAM_DQ[10]   ; 7.962  ; 7.962  ; 7.962  ; 7.962  ;
; A[1]        ; SRAM_DQ[11]   ; 7.961  ; 7.961  ; 7.961  ; 7.961  ;
; A[1]        ; SRAM_DQ[12]   ; 7.869  ; 7.869  ; 7.869  ; 7.869  ;
; A[1]        ; SRAM_DQ[13]   ; 7.972  ; 7.972  ; 7.972  ; 7.972  ;
; A[1]        ; SRAM_DQ[14]   ; 7.973  ; 7.973  ; 7.973  ; 7.973  ;
; A[1]        ; SRAM_DQ[15]   ; 8.060  ; 8.060  ; 8.060  ; 8.060  ;
; A[3]        ; BUSDIR_n      ;        ; 6.238  ; 6.238  ;        ;
; A[3]        ; D[0]          ; 6.908  ; 6.908  ; 6.908  ; 6.908  ;
; A[3]        ; D[1]          ; 6.740  ; 6.740  ; 6.740  ; 6.740  ;
; A[3]        ; D[2]          ; 6.896  ; 6.896  ; 6.896  ; 6.896  ;
; A[3]        ; D[3]          ; 7.036  ; 7.036  ; 7.036  ; 7.036  ;
; A[3]        ; D[4]          ; 7.036  ; 7.036  ; 7.036  ; 7.036  ;
; A[3]        ; D[5]          ; 6.648  ; 6.648  ; 6.648  ; 6.648  ;
; A[3]        ; D[6]          ; 6.513  ; 6.513  ; 6.513  ; 6.513  ;
; A[3]        ; D[7]          ; 6.607  ; 6.607  ; 6.607  ; 6.607  ;
; A[3]        ; LEDG[1]       ; 8.011  ;        ;        ; 8.011  ;
; A[3]        ; LEDG[2]       ; 7.246  ;        ;        ; 7.246  ;
; A[3]        ; LEDG[3]       ; 7.371  ;        ;        ; 7.371  ;
; A[3]        ; LEDG[4]       ; 7.370  ;        ;        ; 7.370  ;
; A[3]        ; LEDG[5]       ;        ; 7.875  ; 7.875  ;        ;
; A[3]        ; SRAM_ADDR[3]  ; 5.665  ;        ;        ; 5.665  ;
; A[3]        ; SRAM_CE_N     ; 7.624  ;        ;        ; 7.624  ;
; A[3]        ; SRAM_DQ[0]    ; 7.984  ; 7.984  ; 7.984  ; 7.984  ;
; A[3]        ; SRAM_DQ[1]    ; 7.994  ; 7.994  ; 7.994  ; 7.994  ;
; A[3]        ; SRAM_DQ[2]    ; 7.885  ; 7.885  ; 7.885  ; 7.885  ;
; A[3]        ; SRAM_DQ[3]    ; 7.895  ; 7.895  ; 7.895  ; 7.895  ;
; A[3]        ; SRAM_DQ[4]    ; 7.911  ; 7.911  ; 7.911  ; 7.911  ;
; A[3]        ; SRAM_DQ[5]    ; 7.932  ; 7.932  ; 7.932  ; 7.932  ;
; A[3]        ; SRAM_DQ[6]    ; 8.026  ; 8.026  ; 8.026  ; 8.026  ;
; A[3]        ; SRAM_DQ[7]    ; 8.035  ; 8.035  ; 8.035  ; 8.035  ;
; A[3]        ; SRAM_DQ[8]    ; 7.878  ; 7.878  ; 7.878  ; 7.878  ;
; A[3]        ; SRAM_DQ[9]    ; 7.878  ; 7.878  ; 7.878  ; 7.878  ;
; A[3]        ; SRAM_DQ[10]   ; 7.869  ; 7.869  ; 7.869  ; 7.869  ;
; A[3]        ; SRAM_DQ[11]   ; 7.868  ; 7.868  ; 7.868  ; 7.868  ;
; A[3]        ; SRAM_DQ[12]   ; 7.776  ; 7.776  ; 7.776  ; 7.776  ;
; A[3]        ; SRAM_DQ[13]   ; 7.879  ; 7.879  ; 7.879  ; 7.879  ;
; A[3]        ; SRAM_DQ[14]   ; 7.880  ; 7.880  ; 7.880  ; 7.880  ;
; A[3]        ; SRAM_DQ[15]   ; 7.967  ; 7.967  ; 7.967  ; 7.967  ;
; A[3]        ; U1OE_n        ;        ; 6.592  ; 6.592  ;        ;
; A[4]        ; BUSDIR_n      ;        ; 6.275  ; 6.275  ;        ;
; A[4]        ; D[0]          ; 6.945  ; 6.945  ; 6.945  ; 6.945  ;
; A[4]        ; D[1]          ; 6.777  ; 6.777  ; 6.777  ; 6.777  ;
; A[4]        ; D[2]          ; 6.933  ; 6.933  ; 6.933  ; 6.933  ;
; A[4]        ; D[3]          ; 7.073  ; 7.073  ; 7.073  ; 7.073  ;
; A[4]        ; D[4]          ; 7.073  ; 7.073  ; 7.073  ; 7.073  ;
; A[4]        ; D[5]          ; 6.685  ; 6.685  ; 6.685  ; 6.685  ;
; A[4]        ; D[6]          ; 6.550  ; 6.550  ; 6.550  ; 6.550  ;
; A[4]        ; D[7]          ; 6.644  ; 6.644  ; 6.644  ; 6.644  ;
; A[4]        ; HEX0[0]       ; 6.132  ; 6.132  ; 6.132  ; 6.132  ;
; A[4]        ; HEX0[1]       ; 6.161  ; 6.161  ; 6.161  ; 6.161  ;
; A[4]        ; HEX0[2]       ;        ; 6.240  ; 6.240  ;        ;
; A[4]        ; HEX0[3]       ; 6.289  ; 6.289  ; 6.289  ; 6.289  ;
; A[4]        ; HEX0[4]       ; 6.317  ;        ;        ; 6.317  ;
; A[4]        ; HEX0[5]       ; 6.315  ;        ;        ; 6.315  ;
; A[4]        ; HEX0[6]       ; 6.307  ; 6.307  ; 6.307  ; 6.307  ;
; A[4]        ; LEDG[1]       ; 8.048  ;        ;        ; 8.048  ;
; A[4]        ; LEDG[2]       ; 7.283  ;        ;        ; 7.283  ;
; A[4]        ; LEDG[3]       ; 7.408  ;        ;        ; 7.408  ;
; A[4]        ; LEDG[4]       ; 7.407  ;        ;        ; 7.407  ;
; A[4]        ; LEDG[5]       ;        ; 7.912  ; 7.912  ;        ;
; A[4]        ; SRAM_ADDR[4]  ; 5.555  ;        ;        ; 5.555  ;
; A[4]        ; SRAM_CE_N     ; 7.661  ;        ;        ; 7.661  ;
; A[4]        ; SRAM_DQ[0]    ; 8.021  ; 8.021  ; 8.021  ; 8.021  ;
; A[4]        ; SRAM_DQ[1]    ; 8.031  ; 8.031  ; 8.031  ; 8.031  ;
; A[4]        ; SRAM_DQ[2]    ; 7.922  ; 7.922  ; 7.922  ; 7.922  ;
; A[4]        ; SRAM_DQ[3]    ; 7.932  ; 7.932  ; 7.932  ; 7.932  ;
; A[4]        ; SRAM_DQ[4]    ; 7.948  ; 7.948  ; 7.948  ; 7.948  ;
; A[4]        ; SRAM_DQ[5]    ; 7.969  ; 7.969  ; 7.969  ; 7.969  ;
; A[4]        ; SRAM_DQ[6]    ; 8.063  ; 8.063  ; 8.063  ; 8.063  ;
; A[4]        ; SRAM_DQ[7]    ; 8.072  ; 8.072  ; 8.072  ; 8.072  ;
; A[4]        ; SRAM_DQ[8]    ; 7.915  ; 7.915  ; 7.915  ; 7.915  ;
; A[4]        ; SRAM_DQ[9]    ; 7.915  ; 7.915  ; 7.915  ; 7.915  ;
; A[4]        ; SRAM_DQ[10]   ; 7.906  ; 7.906  ; 7.906  ; 7.906  ;
; A[4]        ; SRAM_DQ[11]   ; 7.905  ; 7.905  ; 7.905  ; 7.905  ;
; A[4]        ; SRAM_DQ[12]   ; 7.813  ; 7.813  ; 7.813  ; 7.813  ;
; A[4]        ; SRAM_DQ[13]   ; 7.916  ; 7.916  ; 7.916  ; 7.916  ;
; A[4]        ; SRAM_DQ[14]   ; 7.917  ; 7.917  ; 7.917  ; 7.917  ;
; A[4]        ; SRAM_DQ[15]   ; 8.004  ; 8.004  ; 8.004  ; 8.004  ;
; A[4]        ; U1OE_n        ;        ; 6.629  ; 6.629  ;        ;
; A[5]        ; BUSDIR_n      ;        ; 6.354  ; 6.354  ;        ;
; A[5]        ; D[0]          ; 7.024  ; 7.024  ; 7.024  ; 7.024  ;
; A[5]        ; D[1]          ; 6.856  ; 6.856  ; 6.856  ; 6.856  ;
; A[5]        ; D[2]          ; 7.012  ; 7.012  ; 7.012  ; 7.012  ;
; A[5]        ; D[3]          ; 7.152  ; 7.152  ; 7.152  ; 7.152  ;
; A[5]        ; D[4]          ; 7.152  ; 7.152  ; 7.152  ; 7.152  ;
; A[5]        ; D[5]          ; 6.764  ; 6.764  ; 6.764  ; 6.764  ;
; A[5]        ; D[6]          ; 6.629  ; 6.629  ; 6.629  ; 6.629  ;
; A[5]        ; D[7]          ; 6.723  ; 6.723  ; 6.723  ; 6.723  ;
; A[5]        ; HEX0[0]       ; 5.954  ; 5.954  ; 5.954  ; 5.954  ;
; A[5]        ; HEX0[1]       ; 5.983  ; 5.983  ; 5.983  ; 5.983  ;
; A[5]        ; HEX0[2]       ; 6.069  ;        ;        ; 6.069  ;
; A[5]        ; HEX0[3]       ; 6.111  ; 6.111  ; 6.111  ; 6.111  ;
; A[5]        ; HEX0[4]       ;        ; 6.139  ; 6.139  ;        ;
; A[5]        ; HEX0[5]       ; 6.137  ; 6.137  ; 6.137  ; 6.137  ;
; A[5]        ; HEX0[6]       ; 6.129  ; 6.129  ; 6.129  ; 6.129  ;
; A[5]        ; LEDG[1]       ; 8.127  ;        ;        ; 8.127  ;
; A[5]        ; LEDG[2]       ; 7.362  ;        ;        ; 7.362  ;
; A[5]        ; LEDG[3]       ; 7.487  ;        ;        ; 7.487  ;
; A[5]        ; LEDG[4]       ; 7.486  ;        ;        ; 7.486  ;
; A[5]        ; LEDG[5]       ;        ; 7.991  ; 7.991  ;        ;
; A[5]        ; SRAM_ADDR[5]  ; 5.332  ;        ;        ; 5.332  ;
; A[5]        ; SRAM_CE_N     ; 7.740  ;        ;        ; 7.740  ;
; A[5]        ; SRAM_DQ[0]    ; 8.100  ; 8.100  ; 8.100  ; 8.100  ;
; A[5]        ; SRAM_DQ[1]    ; 8.110  ; 8.110  ; 8.110  ; 8.110  ;
; A[5]        ; SRAM_DQ[2]    ; 8.001  ; 8.001  ; 8.001  ; 8.001  ;
; A[5]        ; SRAM_DQ[3]    ; 8.011  ; 8.011  ; 8.011  ; 8.011  ;
; A[5]        ; SRAM_DQ[4]    ; 8.027  ; 8.027  ; 8.027  ; 8.027  ;
; A[5]        ; SRAM_DQ[5]    ; 8.048  ; 8.048  ; 8.048  ; 8.048  ;
; A[5]        ; SRAM_DQ[6]    ; 8.142  ; 8.142  ; 8.142  ; 8.142  ;
; A[5]        ; SRAM_DQ[7]    ; 8.151  ; 8.151  ; 8.151  ; 8.151  ;
; A[5]        ; SRAM_DQ[8]    ; 7.994  ; 7.994  ; 7.994  ; 7.994  ;
; A[5]        ; SRAM_DQ[9]    ; 7.994  ; 7.994  ; 7.994  ; 7.994  ;
; A[5]        ; SRAM_DQ[10]   ; 7.985  ; 7.985  ; 7.985  ; 7.985  ;
; A[5]        ; SRAM_DQ[11]   ; 7.984  ; 7.984  ; 7.984  ; 7.984  ;
; A[5]        ; SRAM_DQ[12]   ; 7.892  ; 7.892  ; 7.892  ; 7.892  ;
; A[5]        ; SRAM_DQ[13]   ; 7.995  ; 7.995  ; 7.995  ; 7.995  ;
; A[5]        ; SRAM_DQ[14]   ; 7.996  ; 7.996  ; 7.996  ; 7.996  ;
; A[5]        ; SRAM_DQ[15]   ; 8.083  ; 8.083  ; 8.083  ; 8.083  ;
; A[5]        ; U1OE_n        ;        ; 6.708  ; 6.708  ;        ;
; A[6]        ; BUSDIR_n      ;        ; 6.851  ; 6.851  ;        ;
; A[6]        ; D[0]          ; 7.521  ; 7.521  ; 7.521  ; 7.521  ;
; A[6]        ; D[1]          ; 7.353  ; 7.353  ; 7.353  ; 7.353  ;
; A[6]        ; D[2]          ; 7.509  ; 7.509  ; 7.509  ; 7.509  ;
; A[6]        ; D[3]          ; 7.649  ; 7.649  ; 7.649  ; 7.649  ;
; A[6]        ; D[4]          ; 7.649  ; 7.649  ; 7.649  ; 7.649  ;
; A[6]        ; D[5]          ; 7.261  ; 7.261  ; 7.261  ; 7.261  ;
; A[6]        ; D[6]          ; 7.126  ; 7.126  ; 7.126  ; 7.126  ;
; A[6]        ; D[7]          ; 7.220  ; 7.220  ; 7.220  ; 7.220  ;
; A[6]        ; HEX0[0]       ; 5.761  ; 5.761  ; 5.761  ; 5.761  ;
; A[6]        ; HEX0[1]       ; 5.797  ;        ;        ; 5.797  ;
; A[6]        ; HEX0[2]       ; 5.882  ; 5.882  ; 5.882  ; 5.882  ;
; A[6]        ; HEX0[3]       ; 5.925  ; 5.925  ; 5.925  ; 5.925  ;
; A[6]        ; HEX0[4]       ; 5.953  ; 5.953  ; 5.953  ; 5.953  ;
; A[6]        ; HEX0[5]       ; 5.951  ; 5.951  ; 5.951  ; 5.951  ;
; A[6]        ; HEX0[6]       ; 5.944  ; 5.944  ; 5.944  ; 5.944  ;
; A[6]        ; LEDG[1]       ; 8.917  ;        ;        ; 8.917  ;
; A[6]        ; LEDG[2]       ; 8.152  ;        ;        ; 8.152  ;
; A[6]        ; LEDG[3]       ; 8.277  ;        ;        ; 8.277  ;
; A[6]        ; LEDG[4]       ; 8.276  ;        ;        ; 8.276  ;
; A[6]        ; LEDG[5]       ;        ; 8.781  ; 8.781  ;        ;
; A[6]        ; SRAM_ADDR[6]  ; 5.749  ;        ;        ; 5.749  ;
; A[6]        ; SRAM_CE_N     ; 8.530  ;        ;        ; 8.530  ;
; A[6]        ; SRAM_DQ[0]    ; 8.890  ; 8.890  ; 8.890  ; 8.890  ;
; A[6]        ; SRAM_DQ[1]    ; 8.900  ; 8.900  ; 8.900  ; 8.900  ;
; A[6]        ; SRAM_DQ[2]    ; 8.791  ; 8.791  ; 8.791  ; 8.791  ;
; A[6]        ; SRAM_DQ[3]    ; 8.801  ; 8.801  ; 8.801  ; 8.801  ;
; A[6]        ; SRAM_DQ[4]    ; 8.817  ; 8.817  ; 8.817  ; 8.817  ;
; A[6]        ; SRAM_DQ[5]    ; 8.838  ; 8.838  ; 8.838  ; 8.838  ;
; A[6]        ; SRAM_DQ[6]    ; 8.932  ; 8.932  ; 8.932  ; 8.932  ;
; A[6]        ; SRAM_DQ[7]    ; 8.941  ; 8.941  ; 8.941  ; 8.941  ;
; A[6]        ; SRAM_DQ[8]    ; 8.784  ; 8.784  ; 8.784  ; 8.784  ;
; A[6]        ; SRAM_DQ[9]    ; 8.784  ; 8.784  ; 8.784  ; 8.784  ;
; A[6]        ; SRAM_DQ[10]   ; 8.775  ; 8.775  ; 8.775  ; 8.775  ;
; A[6]        ; SRAM_DQ[11]   ; 8.774  ; 8.774  ; 8.774  ; 8.774  ;
; A[6]        ; SRAM_DQ[12]   ; 8.682  ; 8.682  ; 8.682  ; 8.682  ;
; A[6]        ; SRAM_DQ[13]   ; 8.785  ; 8.785  ; 8.785  ; 8.785  ;
; A[6]        ; SRAM_DQ[14]   ; 8.786  ; 8.786  ; 8.786  ; 8.786  ;
; A[6]        ; SRAM_DQ[15]   ; 8.873  ; 8.873  ; 8.873  ; 8.873  ;
; A[6]        ; U1OE_n        ;        ; 7.205  ; 7.205  ;        ;
; A[7]        ; BUSDIR_n      ;        ; 6.112  ; 6.112  ;        ;
; A[7]        ; D[0]          ; 6.782  ; 6.782  ; 6.782  ; 6.782  ;
; A[7]        ; D[1]          ; 6.614  ; 6.614  ; 6.614  ; 6.614  ;
; A[7]        ; D[2]          ; 6.770  ; 6.770  ; 6.770  ; 6.770  ;
; A[7]        ; D[3]          ; 6.910  ; 6.910  ; 6.910  ; 6.910  ;
; A[7]        ; D[4]          ; 6.910  ; 6.910  ; 6.910  ; 6.910  ;
; A[7]        ; D[5]          ; 6.522  ; 6.522  ; 6.522  ; 6.522  ;
; A[7]        ; D[6]          ; 6.387  ; 6.387  ; 6.387  ; 6.387  ;
; A[7]        ; D[7]          ; 6.481  ; 6.481  ; 6.481  ; 6.481  ;
; A[7]        ; HEX0[0]       ; 5.826  ; 5.826  ; 5.826  ; 5.826  ;
; A[7]        ; HEX0[1]       ; 5.858  ; 5.858  ; 5.858  ; 5.858  ;
; A[7]        ; HEX0[2]       ; 5.942  ; 5.942  ; 5.942  ; 5.942  ;
; A[7]        ; HEX0[3]       ; 5.987  ; 5.987  ; 5.987  ; 5.987  ;
; A[7]        ; HEX0[4]       ;        ; 6.015  ; 6.015  ;        ;
; A[7]        ; HEX0[5]       ; 6.014  ; 6.014  ; 6.014  ; 6.014  ;
; A[7]        ; HEX0[6]       ; 6.006  ; 6.006  ; 6.006  ; 6.006  ;
; A[7]        ; LEDG[1]       ; 8.239  ;        ;        ; 8.239  ;
; A[7]        ; LEDG[2]       ; 7.474  ;        ;        ; 7.474  ;
; A[7]        ; LEDG[3]       ; 7.599  ;        ;        ; 7.599  ;
; A[7]        ; LEDG[4]       ; 7.598  ;        ;        ; 7.598  ;
; A[7]        ; LEDG[5]       ;        ; 8.103  ; 8.103  ;        ;
; A[7]        ; SRAM_ADDR[7]  ; 5.747  ;        ;        ; 5.747  ;
; A[7]        ; SRAM_CE_N     ; 7.852  ;        ;        ; 7.852  ;
; A[7]        ; SRAM_DQ[0]    ; 8.212  ; 8.212  ; 8.212  ; 8.212  ;
; A[7]        ; SRAM_DQ[1]    ; 8.222  ; 8.222  ; 8.222  ; 8.222  ;
; A[7]        ; SRAM_DQ[2]    ; 8.113  ; 8.113  ; 8.113  ; 8.113  ;
; A[7]        ; SRAM_DQ[3]    ; 8.123  ; 8.123  ; 8.123  ; 8.123  ;
; A[7]        ; SRAM_DQ[4]    ; 8.139  ; 8.139  ; 8.139  ; 8.139  ;
; A[7]        ; SRAM_DQ[5]    ; 8.160  ; 8.160  ; 8.160  ; 8.160  ;
; A[7]        ; SRAM_DQ[6]    ; 8.254  ; 8.254  ; 8.254  ; 8.254  ;
; A[7]        ; SRAM_DQ[7]    ; 8.263  ; 8.263  ; 8.263  ; 8.263  ;
; A[7]        ; SRAM_DQ[8]    ; 8.106  ; 8.106  ; 8.106  ; 8.106  ;
; A[7]        ; SRAM_DQ[9]    ; 8.106  ; 8.106  ; 8.106  ; 8.106  ;
; A[7]        ; SRAM_DQ[10]   ; 8.097  ; 8.097  ; 8.097  ; 8.097  ;
; A[7]        ; SRAM_DQ[11]   ; 8.096  ; 8.096  ; 8.096  ; 8.096  ;
; A[7]        ; SRAM_DQ[12]   ; 8.004  ; 8.004  ; 8.004  ; 8.004  ;
; A[7]        ; SRAM_DQ[13]   ; 8.107  ; 8.107  ; 8.107  ; 8.107  ;
; A[7]        ; SRAM_DQ[14]   ; 8.108  ; 8.108  ; 8.108  ; 8.108  ;
; A[7]        ; SRAM_DQ[15]   ; 8.195  ; 8.195  ; 8.195  ; 8.195  ;
; A[7]        ; U1OE_n        ;        ; 6.466  ; 6.466  ;        ;
; A[8]        ; D[0]          ; 9.018  ; 9.018  ; 9.018  ; 9.018  ;
; A[8]        ; D[1]          ; 8.850  ; 8.850  ; 8.850  ; 8.850  ;
; A[8]        ; D[2]          ; 9.006  ; 9.006  ; 9.006  ; 9.006  ;
; A[8]        ; D[3]          ; 9.146  ; 9.146  ; 9.146  ; 9.146  ;
; A[8]        ; D[4]          ; 9.146  ; 9.146  ; 9.146  ; 9.146  ;
; A[8]        ; D[5]          ; 8.758  ; 8.758  ; 8.758  ; 8.758  ;
; A[8]        ; D[6]          ; 8.623  ; 8.623  ; 8.623  ; 8.623  ;
; A[8]        ; D[7]          ; 8.717  ; 8.717  ; 8.717  ; 8.717  ;
; A[8]        ; HEX1[0]       ; 5.866  ; 5.866  ; 5.866  ; 5.866  ;
; A[8]        ; HEX1[1]       ; 5.706  ; 5.706  ; 5.706  ; 5.706  ;
; A[8]        ; HEX1[2]       ;        ; 5.702  ; 5.702  ;        ;
; A[8]        ; HEX1[3]       ; 5.710  ; 5.710  ; 5.710  ; 5.710  ;
; A[8]        ; HEX1[4]       ; 5.727  ;        ;        ; 5.727  ;
; A[8]        ; HEX1[5]       ; 5.878  ;        ;        ; 5.878  ;
; A[8]        ; HEX1[6]       ; 5.809  ; 5.809  ; 5.809  ; 5.809  ;
; A[8]        ; LEDG[1]       ; 10.060 ;        ;        ; 10.060 ;
; A[8]        ; LEDG[2]       ; 9.295  ;        ;        ; 9.295  ;
; A[8]        ; LEDG[3]       ; 9.420  ;        ;        ; 9.420  ;
; A[8]        ; LEDG[4]       ; 9.419  ;        ;        ; 9.419  ;
; A[8]        ; LEDG[5]       ;        ; 9.924  ; 9.924  ;        ;
; A[8]        ; SRAM_ADDR[8]  ; 5.491  ;        ;        ; 5.491  ;
; A[8]        ; SRAM_CE_N     ; 9.673  ;        ;        ; 9.673  ;
; A[8]        ; SRAM_DQ[0]    ; 10.033 ; 10.033 ; 10.033 ; 10.033 ;
; A[8]        ; SRAM_DQ[1]    ; 10.043 ; 10.043 ; 10.043 ; 10.043 ;
; A[8]        ; SRAM_DQ[2]    ; 9.934  ; 9.934  ; 9.934  ; 9.934  ;
; A[8]        ; SRAM_DQ[3]    ; 9.944  ; 9.944  ; 9.944  ; 9.944  ;
; A[8]        ; SRAM_DQ[4]    ; 9.960  ; 9.960  ; 9.960  ; 9.960  ;
; A[8]        ; SRAM_DQ[5]    ; 9.981  ; 9.981  ; 9.981  ; 9.981  ;
; A[8]        ; SRAM_DQ[6]    ; 10.075 ; 10.075 ; 10.075 ; 10.075 ;
; A[8]        ; SRAM_DQ[7]    ; 10.084 ; 10.084 ; 10.084 ; 10.084 ;
; A[8]        ; SRAM_DQ[8]    ; 9.927  ; 9.927  ; 9.927  ; 9.927  ;
; A[8]        ; SRAM_DQ[9]    ; 9.927  ; 9.927  ; 9.927  ; 9.927  ;
; A[8]        ; SRAM_DQ[10]   ; 9.918  ; 9.918  ; 9.918  ; 9.918  ;
; A[8]        ; SRAM_DQ[11]   ; 9.917  ; 9.917  ; 9.917  ; 9.917  ;
; A[8]        ; SRAM_DQ[12]   ; 9.825  ; 9.825  ; 9.825  ; 9.825  ;
; A[8]        ; SRAM_DQ[13]   ; 9.928  ; 9.928  ; 9.928  ; 9.928  ;
; A[8]        ; SRAM_DQ[14]   ; 9.929  ; 9.929  ; 9.929  ; 9.929  ;
; A[8]        ; SRAM_DQ[15]   ; 10.016 ; 10.016 ; 10.016 ; 10.016 ;
; A[9]        ; D[0]          ; 9.656  ; 9.656  ; 9.656  ; 9.656  ;
; A[9]        ; D[1]          ; 9.488  ; 9.488  ; 9.488  ; 9.488  ;
; A[9]        ; D[2]          ; 9.644  ; 9.644  ; 9.644  ; 9.644  ;
; A[9]        ; D[3]          ; 9.784  ; 9.784  ; 9.784  ; 9.784  ;
; A[9]        ; D[4]          ; 9.784  ; 9.784  ; 9.784  ; 9.784  ;
; A[9]        ; D[5]          ; 9.396  ; 9.396  ; 9.396  ; 9.396  ;
; A[9]        ; D[6]          ; 9.261  ; 9.261  ; 9.261  ; 9.261  ;
; A[9]        ; D[7]          ; 9.355  ; 9.355  ; 9.355  ; 9.355  ;
; A[9]        ; HEX1[0]       ; 6.523  ; 6.523  ; 6.523  ; 6.523  ;
; A[9]        ; HEX1[1]       ; 6.362  ; 6.362  ; 6.362  ; 6.362  ;
; A[9]        ; HEX1[2]       ; 6.360  ;        ;        ; 6.360  ;
; A[9]        ; HEX1[3]       ; 6.370  ; 6.370  ; 6.370  ; 6.370  ;
; A[9]        ; HEX1[4]       ;        ; 6.383  ; 6.383  ;        ;
; A[9]        ; HEX1[5]       ; 6.533  ; 6.533  ; 6.533  ; 6.533  ;
; A[9]        ; HEX1[6]       ; 6.471  ; 6.471  ; 6.471  ; 6.471  ;
; A[9]        ; LEDG[1]       ; 10.698 ;        ;        ; 10.698 ;
; A[9]        ; LEDG[2]       ; 9.933  ;        ;        ; 9.933  ;
; A[9]        ; LEDG[3]       ; 10.058 ;        ;        ; 10.058 ;
; A[9]        ; LEDG[4]       ; 10.057 ;        ;        ; 10.057 ;
; A[9]        ; LEDG[5]       ;        ; 10.562 ; 10.562 ;        ;
; A[9]        ; SRAM_ADDR[9]  ; 5.537  ;        ;        ; 5.537  ;
; A[9]        ; SRAM_CE_N     ; 10.311 ;        ;        ; 10.311 ;
; A[9]        ; SRAM_DQ[0]    ; 10.671 ; 10.671 ; 10.671 ; 10.671 ;
; A[9]        ; SRAM_DQ[1]    ; 10.681 ; 10.681 ; 10.681 ; 10.681 ;
; A[9]        ; SRAM_DQ[2]    ; 10.572 ; 10.572 ; 10.572 ; 10.572 ;
; A[9]        ; SRAM_DQ[3]    ; 10.582 ; 10.582 ; 10.582 ; 10.582 ;
; A[9]        ; SRAM_DQ[4]    ; 10.598 ; 10.598 ; 10.598 ; 10.598 ;
; A[9]        ; SRAM_DQ[5]    ; 10.619 ; 10.619 ; 10.619 ; 10.619 ;
; A[9]        ; SRAM_DQ[6]    ; 10.713 ; 10.713 ; 10.713 ; 10.713 ;
; A[9]        ; SRAM_DQ[7]    ; 10.722 ; 10.722 ; 10.722 ; 10.722 ;
; A[9]        ; SRAM_DQ[8]    ; 10.565 ; 10.565 ; 10.565 ; 10.565 ;
; A[9]        ; SRAM_DQ[9]    ; 10.565 ; 10.565 ; 10.565 ; 10.565 ;
; A[9]        ; SRAM_DQ[10]   ; 10.556 ; 10.556 ; 10.556 ; 10.556 ;
; A[9]        ; SRAM_DQ[11]   ; 10.555 ; 10.555 ; 10.555 ; 10.555 ;
; A[9]        ; SRAM_DQ[12]   ; 10.463 ; 10.463 ; 10.463 ; 10.463 ;
; A[9]        ; SRAM_DQ[13]   ; 10.566 ; 10.566 ; 10.566 ; 10.566 ;
; A[9]        ; SRAM_DQ[14]   ; 10.567 ; 10.567 ; 10.567 ; 10.567 ;
; A[9]        ; SRAM_DQ[15]   ; 10.654 ; 10.654 ; 10.654 ; 10.654 ;
; A[10]       ; D[0]          ; 9.106  ; 9.106  ; 9.106  ; 9.106  ;
; A[10]       ; D[1]          ; 8.938  ; 8.938  ; 8.938  ; 8.938  ;
; A[10]       ; D[2]          ; 9.094  ; 9.094  ; 9.094  ; 9.094  ;
; A[10]       ; D[3]          ; 9.234  ; 9.234  ; 9.234  ; 9.234  ;
; A[10]       ; D[4]          ; 9.234  ; 9.234  ; 9.234  ; 9.234  ;
; A[10]       ; D[5]          ; 8.846  ; 8.846  ; 8.846  ; 8.846  ;
; A[10]       ; D[6]          ; 8.711  ; 8.711  ; 8.711  ; 8.711  ;
; A[10]       ; D[7]          ; 8.805  ; 8.805  ; 8.805  ; 8.805  ;
; A[10]       ; HEX1[0]       ; 5.986  ; 5.986  ; 5.986  ; 5.986  ;
; A[10]       ; HEX1[1]       ; 5.820  ;        ;        ; 5.820  ;
; A[10]       ; HEX1[2]       ; 5.824  ; 5.824  ; 5.824  ; 5.824  ;
; A[10]       ; HEX1[3]       ; 5.829  ; 5.829  ; 5.829  ; 5.829  ;
; A[10]       ; HEX1[4]       ; 5.837  ; 5.837  ; 5.837  ; 5.837  ;
; A[10]       ; HEX1[5]       ; 5.990  ; 5.990  ; 5.990  ; 5.990  ;
; A[10]       ; HEX1[6]       ; 5.935  ; 5.935  ; 5.935  ; 5.935  ;
; A[10]       ; LEDG[1]       ; 10.148 ;        ;        ; 10.148 ;
; A[10]       ; LEDG[2]       ; 9.383  ;        ;        ; 9.383  ;
; A[10]       ; LEDG[3]       ; 9.508  ;        ;        ; 9.508  ;
; A[10]       ; LEDG[4]       ; 9.507  ;        ;        ; 9.507  ;
; A[10]       ; LEDG[5]       ;        ; 10.012 ; 10.012 ;        ;
; A[10]       ; SRAM_ADDR[10] ; 5.636  ;        ;        ; 5.636  ;
; A[10]       ; SRAM_CE_N     ; 9.761  ;        ;        ; 9.761  ;
; A[10]       ; SRAM_DQ[0]    ; 10.121 ; 10.121 ; 10.121 ; 10.121 ;
; A[10]       ; SRAM_DQ[1]    ; 10.131 ; 10.131 ; 10.131 ; 10.131 ;
; A[10]       ; SRAM_DQ[2]    ; 10.022 ; 10.022 ; 10.022 ; 10.022 ;
; A[10]       ; SRAM_DQ[3]    ; 10.032 ; 10.032 ; 10.032 ; 10.032 ;
; A[10]       ; SRAM_DQ[4]    ; 10.048 ; 10.048 ; 10.048 ; 10.048 ;
; A[10]       ; SRAM_DQ[5]    ; 10.069 ; 10.069 ; 10.069 ; 10.069 ;
; A[10]       ; SRAM_DQ[6]    ; 10.163 ; 10.163 ; 10.163 ; 10.163 ;
; A[10]       ; SRAM_DQ[7]    ; 10.172 ; 10.172 ; 10.172 ; 10.172 ;
; A[10]       ; SRAM_DQ[8]    ; 10.015 ; 10.015 ; 10.015 ; 10.015 ;
; A[10]       ; SRAM_DQ[9]    ; 10.015 ; 10.015 ; 10.015 ; 10.015 ;
; A[10]       ; SRAM_DQ[10]   ; 10.006 ; 10.006 ; 10.006 ; 10.006 ;
; A[10]       ; SRAM_DQ[11]   ; 10.005 ; 10.005 ; 10.005 ; 10.005 ;
; A[10]       ; SRAM_DQ[12]   ; 9.913  ; 9.913  ; 9.913  ; 9.913  ;
; A[10]       ; SRAM_DQ[13]   ; 10.016 ; 10.016 ; 10.016 ; 10.016 ;
; A[10]       ; SRAM_DQ[14]   ; 10.017 ; 10.017 ; 10.017 ; 10.017 ;
; A[10]       ; SRAM_DQ[15]   ; 10.104 ; 10.104 ; 10.104 ; 10.104 ;
; A[11]       ; D[0]          ; 9.026  ; 9.026  ; 9.026  ; 9.026  ;
; A[11]       ; D[1]          ; 8.858  ; 8.858  ; 8.858  ; 8.858  ;
; A[11]       ; D[2]          ; 9.014  ; 9.014  ; 9.014  ; 9.014  ;
; A[11]       ; D[3]          ; 9.154  ; 9.154  ; 9.154  ; 9.154  ;
; A[11]       ; D[4]          ; 9.154  ; 9.154  ; 9.154  ; 9.154  ;
; A[11]       ; D[5]          ; 8.766  ; 8.766  ; 8.766  ; 8.766  ;
; A[11]       ; D[6]          ; 8.631  ; 8.631  ; 8.631  ; 8.631  ;
; A[11]       ; D[7]          ; 8.725  ; 8.725  ; 8.725  ; 8.725  ;
; A[11]       ; HEX1[0]       ; 5.904  ; 5.904  ; 5.904  ; 5.904  ;
; A[11]       ; HEX1[1]       ; 5.739  ; 5.739  ; 5.739  ; 5.739  ;
; A[11]       ; HEX1[2]       ; 5.739  ; 5.739  ; 5.739  ; 5.739  ;
; A[11]       ; HEX1[3]       ; 5.750  ; 5.750  ; 5.750  ; 5.750  ;
; A[11]       ; HEX1[4]       ;        ; 5.759  ; 5.759  ;        ;
; A[11]       ; HEX1[5]       ; 5.909  ; 5.909  ; 5.909  ; 5.909  ;
; A[11]       ; HEX1[6]       ; 5.855  ; 5.855  ; 5.855  ; 5.855  ;
; A[11]       ; LEDG[1]       ; 10.068 ;        ;        ; 10.068 ;
; A[11]       ; LEDG[2]       ; 9.303  ;        ;        ; 9.303  ;
; A[11]       ; LEDG[3]       ; 9.428  ;        ;        ; 9.428  ;
; A[11]       ; LEDG[4]       ; 9.427  ;        ;        ; 9.427  ;
; A[11]       ; LEDG[5]       ;        ; 9.932  ; 9.932  ;        ;
; A[11]       ; SRAM_ADDR[11] ; 5.647  ;        ;        ; 5.647  ;
; A[11]       ; SRAM_CE_N     ; 9.681  ;        ;        ; 9.681  ;
; A[11]       ; SRAM_DQ[0]    ; 10.041 ; 10.041 ; 10.041 ; 10.041 ;
; A[11]       ; SRAM_DQ[1]    ; 10.051 ; 10.051 ; 10.051 ; 10.051 ;
; A[11]       ; SRAM_DQ[2]    ; 9.942  ; 9.942  ; 9.942  ; 9.942  ;
; A[11]       ; SRAM_DQ[3]    ; 9.952  ; 9.952  ; 9.952  ; 9.952  ;
; A[11]       ; SRAM_DQ[4]    ; 9.968  ; 9.968  ; 9.968  ; 9.968  ;
; A[11]       ; SRAM_DQ[5]    ; 9.989  ; 9.989  ; 9.989  ; 9.989  ;
; A[11]       ; SRAM_DQ[6]    ; 10.083 ; 10.083 ; 10.083 ; 10.083 ;
; A[11]       ; SRAM_DQ[7]    ; 10.092 ; 10.092 ; 10.092 ; 10.092 ;
; A[11]       ; SRAM_DQ[8]    ; 9.935  ; 9.935  ; 9.935  ; 9.935  ;
; A[11]       ; SRAM_DQ[9]    ; 9.935  ; 9.935  ; 9.935  ; 9.935  ;
; A[11]       ; SRAM_DQ[10]   ; 9.926  ; 9.926  ; 9.926  ; 9.926  ;
; A[11]       ; SRAM_DQ[11]   ; 9.925  ; 9.925  ; 9.925  ; 9.925  ;
; A[11]       ; SRAM_DQ[12]   ; 9.833  ; 9.833  ; 9.833  ; 9.833  ;
; A[11]       ; SRAM_DQ[13]   ; 9.936  ; 9.936  ; 9.936  ; 9.936  ;
; A[11]       ; SRAM_DQ[14]   ; 9.937  ; 9.937  ; 9.937  ; 9.937  ;
; A[11]       ; SRAM_DQ[15]   ; 10.024 ; 10.024 ; 10.024 ; 10.024 ;
; A[12]       ; D[0]          ; 8.514  ; 8.514  ; 8.514  ; 8.514  ;
; A[12]       ; D[1]          ; 8.346  ; 8.346  ; 8.346  ; 8.346  ;
; A[12]       ; D[2]          ; 8.502  ; 8.502  ; 8.502  ; 8.502  ;
; A[12]       ; D[3]          ; 8.642  ; 8.642  ; 8.642  ; 8.642  ;
; A[12]       ; D[4]          ; 8.642  ; 8.642  ; 8.642  ; 8.642  ;
; A[12]       ; D[5]          ; 8.254  ; 8.254  ; 8.254  ; 8.254  ;
; A[12]       ; D[6]          ; 8.119  ; 8.119  ; 8.119  ; 8.119  ;
; A[12]       ; D[7]          ; 8.213  ; 8.213  ; 8.213  ; 8.213  ;
; A[12]       ; HEX2[0]       ; 5.728  ; 5.728  ; 5.728  ; 5.728  ;
; A[12]       ; HEX2[1]       ; 5.650  ; 5.650  ; 5.650  ; 5.650  ;
; A[12]       ; HEX2[2]       ;        ; 5.692  ; 5.692  ;        ;
; A[12]       ; HEX2[3]       ; 5.692  ; 5.692  ; 5.692  ; 5.692  ;
; A[12]       ; HEX2[4]       ; 5.745  ;        ;        ; 5.745  ;
; A[12]       ; HEX2[5]       ; 5.786  ;        ;        ; 5.786  ;
; A[12]       ; HEX2[6]       ; 5.806  ; 5.806  ; 5.806  ; 5.806  ;
; A[12]       ; LEDG[1]       ; 9.556  ;        ;        ; 9.556  ;
; A[12]       ; LEDG[2]       ; 8.791  ;        ;        ; 8.791  ;
; A[12]       ; LEDG[3]       ; 8.916  ;        ;        ; 8.916  ;
; A[12]       ; LEDG[4]       ; 8.915  ;        ;        ; 8.915  ;
; A[12]       ; LEDG[5]       ;        ; 9.420  ; 9.420  ;        ;
; A[12]       ; SRAM_ADDR[12] ; 5.748  ;        ;        ; 5.748  ;
; A[12]       ; SRAM_CE_N     ; 9.169  ;        ;        ; 9.169  ;
; A[12]       ; SRAM_DQ[0]    ; 9.529  ; 9.529  ; 9.529  ; 9.529  ;
; A[12]       ; SRAM_DQ[1]    ; 9.539  ; 9.539  ; 9.539  ; 9.539  ;
; A[12]       ; SRAM_DQ[2]    ; 9.430  ; 9.430  ; 9.430  ; 9.430  ;
; A[12]       ; SRAM_DQ[3]    ; 9.440  ; 9.440  ; 9.440  ; 9.440  ;
; A[12]       ; SRAM_DQ[4]    ; 9.456  ; 9.456  ; 9.456  ; 9.456  ;
; A[12]       ; SRAM_DQ[5]    ; 9.477  ; 9.477  ; 9.477  ; 9.477  ;
; A[12]       ; SRAM_DQ[6]    ; 9.571  ; 9.571  ; 9.571  ; 9.571  ;
; A[12]       ; SRAM_DQ[7]    ; 9.580  ; 9.580  ; 9.580  ; 9.580  ;
; A[12]       ; SRAM_DQ[8]    ; 9.423  ; 9.423  ; 9.423  ; 9.423  ;
; A[12]       ; SRAM_DQ[9]    ; 9.423  ; 9.423  ; 9.423  ; 9.423  ;
; A[12]       ; SRAM_DQ[10]   ; 9.414  ; 9.414  ; 9.414  ; 9.414  ;
; A[12]       ; SRAM_DQ[11]   ; 9.413  ; 9.413  ; 9.413  ; 9.413  ;
; A[12]       ; SRAM_DQ[12]   ; 9.321  ; 9.321  ; 9.321  ; 9.321  ;
; A[12]       ; SRAM_DQ[13]   ; 9.424  ; 9.424  ; 9.424  ; 9.424  ;
; A[12]       ; SRAM_DQ[14]   ; 9.425  ; 9.425  ; 9.425  ; 9.425  ;
; A[12]       ; SRAM_DQ[15]   ; 9.512  ; 9.512  ; 9.512  ; 9.512  ;
; A[13]       ; D[0]          ; 7.960  ; 7.960  ; 7.960  ; 7.960  ;
; A[13]       ; D[1]          ; 7.792  ; 7.792  ; 7.792  ; 7.792  ;
; A[13]       ; D[2]          ; 7.948  ; 7.948  ; 7.948  ; 7.948  ;
; A[13]       ; D[3]          ; 8.088  ; 8.088  ; 8.088  ; 8.088  ;
; A[13]       ; D[4]          ; 8.088  ; 8.088  ; 8.088  ; 8.088  ;
; A[13]       ; D[5]          ; 7.700  ; 7.700  ; 7.700  ; 7.700  ;
; A[13]       ; D[6]          ; 7.565  ; 7.565  ; 7.565  ; 7.565  ;
; A[13]       ; D[7]          ; 7.659  ; 7.659  ; 7.659  ; 7.659  ;
; A[13]       ; HEX2[0]       ; 5.765  ; 5.765  ; 5.765  ; 5.765  ;
; A[13]       ; HEX2[1]       ; 5.686  ; 5.686  ; 5.686  ; 5.686  ;
; A[13]       ; HEX2[2]       ; 5.736  ;        ;        ; 5.736  ;
; A[13]       ; HEX2[3]       ; 5.729  ; 5.729  ; 5.729  ; 5.729  ;
; A[13]       ; HEX2[4]       ;        ; 5.777  ; 5.777  ;        ;
; A[13]       ; HEX2[5]       ; 5.824  ; 5.824  ; 5.824  ; 5.824  ;
; A[13]       ; HEX2[6]       ; 5.837  ; 5.837  ; 5.837  ; 5.837  ;
; A[13]       ; LEDG[1]       ; 9.002  ;        ;        ; 9.002  ;
; A[13]       ; LEDG[2]       ; 8.237  ;        ;        ; 8.237  ;
; A[13]       ; LEDG[3]       ; 8.362  ;        ;        ; 8.362  ;
; A[13]       ; LEDG[4]       ; 8.361  ;        ;        ; 8.361  ;
; A[13]       ; LEDG[5]       ;        ; 8.866  ; 8.866  ;        ;
; A[13]       ; SRAM_ADDR[13] ; 5.728  ;        ;        ; 5.728  ;
; A[13]       ; SRAM_CE_N     ; 8.615  ;        ;        ; 8.615  ;
; A[13]       ; SRAM_DQ[0]    ; 8.975  ; 8.975  ; 8.975  ; 8.975  ;
; A[13]       ; SRAM_DQ[1]    ; 8.985  ; 8.985  ; 8.985  ; 8.985  ;
; A[13]       ; SRAM_DQ[2]    ; 8.876  ; 8.876  ; 8.876  ; 8.876  ;
; A[13]       ; SRAM_DQ[3]    ; 8.886  ; 8.886  ; 8.886  ; 8.886  ;
; A[13]       ; SRAM_DQ[4]    ; 8.902  ; 8.902  ; 8.902  ; 8.902  ;
; A[13]       ; SRAM_DQ[5]    ; 8.923  ; 8.923  ; 8.923  ; 8.923  ;
; A[13]       ; SRAM_DQ[6]    ; 9.017  ; 9.017  ; 9.017  ; 9.017  ;
; A[13]       ; SRAM_DQ[7]    ; 9.026  ; 9.026  ; 9.026  ; 9.026  ;
; A[13]       ; SRAM_DQ[8]    ; 8.869  ; 8.869  ; 8.869  ; 8.869  ;
; A[13]       ; SRAM_DQ[9]    ; 8.869  ; 8.869  ; 8.869  ; 8.869  ;
; A[13]       ; SRAM_DQ[10]   ; 8.860  ; 8.860  ; 8.860  ; 8.860  ;
; A[13]       ; SRAM_DQ[11]   ; 8.859  ; 8.859  ; 8.859  ; 8.859  ;
; A[13]       ; SRAM_DQ[12]   ; 8.767  ; 8.767  ; 8.767  ; 8.767  ;
; A[13]       ; SRAM_DQ[13]   ; 8.870  ; 8.870  ; 8.870  ; 8.870  ;
; A[13]       ; SRAM_DQ[14]   ; 8.871  ; 8.871  ; 8.871  ; 8.871  ;
; A[13]       ; SRAM_DQ[15]   ; 8.958  ; 8.958  ; 8.958  ; 8.958  ;
; A[14]       ; D[0]          ; 7.406  ; 7.406  ; 7.406  ; 7.406  ;
; A[14]       ; D[1]          ; 7.238  ; 7.238  ; 7.238  ; 7.238  ;
; A[14]       ; D[2]          ; 7.394  ; 7.394  ; 7.394  ; 7.394  ;
; A[14]       ; D[3]          ; 7.476  ; 7.476  ; 7.476  ; 7.476  ;
; A[14]       ; D[4]          ; 7.096  ; 7.096  ; 7.096  ; 7.096  ;
; A[14]       ; D[5]          ; 6.871  ; 6.871  ; 6.871  ; 6.871  ;
; A[14]       ; D[6]          ; 6.845  ; 6.845  ; 6.845  ; 6.845  ;
; A[14]       ; D[7]          ; 6.886  ; 6.886  ; 6.886  ; 6.886  ;
; A[14]       ; HEX2[0]       ; 7.213  ; 7.213  ; 7.213  ; 7.213  ;
; A[14]       ; HEX2[1]       ; 7.136  ; 7.136  ; 7.136  ; 7.136  ;
; A[14]       ; HEX2[2]       ; 7.180  ; 7.180  ; 7.180  ; 7.180  ;
; A[14]       ; HEX2[3]       ; 7.178  ; 7.178  ; 7.178  ; 7.178  ;
; A[14]       ; HEX2[4]       ; 7.229  ; 7.229  ; 7.229  ; 7.229  ;
; A[14]       ; HEX2[5]       ; 7.272  ; 7.272  ; 7.272  ; 7.272  ;
; A[14]       ; HEX2[6]       ; 7.290  ; 7.290  ; 7.290  ; 7.290  ;
; A[14]       ; HEX3[0]       ; 7.086  ; 7.086  ; 7.086  ; 7.086  ;
; A[14]       ; HEX3[1]       ; 7.377  ; 7.377  ; 7.377  ; 7.377  ;
; A[14]       ; HEX3[2]       ; 7.132  ; 7.132  ; 7.132  ; 7.132  ;
; A[14]       ; HEX3[3]       ; 7.014  ; 7.014  ; 7.014  ; 7.014  ;
; A[14]       ; HEX3[4]       ; 6.833  ; 6.833  ; 6.833  ; 6.833  ;
; A[14]       ; HEX3[5]       ; 7.075  ; 7.075  ; 7.075  ; 7.075  ;
; A[14]       ; HEX3[6]       ; 6.953  ; 6.953  ; 6.953  ; 6.953  ;
; A[14]       ; LEDG[1]       ; 7.738  ; 7.738  ; 7.738  ; 7.738  ;
; A[14]       ; LEDG[2]       ; 6.982  ; 6.982  ; 6.982  ; 6.982  ;
; A[14]       ; LEDG[3]       ; 7.106  ; 7.106  ; 7.106  ; 7.106  ;
; A[14]       ; LEDG[4]       ; 7.096  ; 7.096  ; 7.096  ; 7.096  ;
; A[14]       ; LEDG[5]       ; 7.602  ; 7.602  ; 7.602  ; 7.602  ;
; A[14]       ; SRAM_ADDR[14] ; 6.560  ; 6.560  ; 6.560  ; 6.560  ;
; A[14]       ; SRAM_ADDR[15] ; 7.411  ; 7.411  ; 7.411  ; 7.411  ;
; A[14]       ; SRAM_ADDR[16] ; 6.930  ; 6.930  ; 6.930  ; 6.930  ;
; A[14]       ; SRAM_ADDR[17] ; 7.346  ; 7.346  ; 7.346  ; 7.346  ;
; A[14]       ; SRAM_CE_N     ; 7.351  ; 7.351  ; 7.351  ; 7.351  ;
; A[14]       ; SRAM_DQ[0]    ; 7.112  ; 7.112  ; 7.112  ; 7.112  ;
; A[14]       ; SRAM_DQ[1]    ; 7.122  ; 7.122  ; 7.122  ; 7.122  ;
; A[14]       ; SRAM_DQ[2]    ; 7.013  ; 7.013  ; 7.013  ; 7.013  ;
; A[14]       ; SRAM_DQ[3]    ; 7.023  ; 7.023  ; 7.023  ; 7.023  ;
; A[14]       ; SRAM_DQ[4]    ; 7.039  ; 7.039  ; 7.039  ; 7.039  ;
; A[14]       ; SRAM_DQ[5]    ; 7.060  ; 7.060  ; 7.060  ; 7.060  ;
; A[14]       ; SRAM_DQ[6]    ; 7.154  ; 7.154  ; 7.154  ; 7.154  ;
; A[14]       ; SRAM_DQ[7]    ; 7.163  ; 7.163  ; 7.163  ; 7.163  ;
; A[14]       ; SRAM_DQ[8]    ; 7.006  ; 7.006  ; 7.006  ; 7.006  ;
; A[14]       ; SRAM_DQ[9]    ; 7.006  ; 7.006  ; 7.006  ; 7.006  ;
; A[14]       ; SRAM_DQ[10]   ; 6.997  ; 6.997  ; 6.997  ; 6.997  ;
; A[14]       ; SRAM_DQ[11]   ; 6.996  ; 6.996  ; 6.996  ; 6.996  ;
; A[14]       ; SRAM_DQ[12]   ; 6.904  ; 6.904  ; 6.904  ; 6.904  ;
; A[14]       ; SRAM_DQ[13]   ; 7.007  ; 7.007  ; 7.007  ; 7.007  ;
; A[14]       ; SRAM_DQ[14]   ; 7.008  ; 7.008  ; 7.008  ; 7.008  ;
; A[14]       ; SRAM_DQ[15]   ; 7.095  ; 7.095  ; 7.095  ; 7.095  ;
; A[14]       ; SRAM_LB_N     ; 6.462  ; 6.462  ; 6.462  ; 6.462  ;
; A[14]       ; SRAM_UB_N     ; 6.451  ; 6.451  ; 6.451  ; 6.451  ;
; A[15]       ; D[0]          ; 7.367  ; 7.367  ; 7.367  ; 7.367  ;
; A[15]       ; D[1]          ; 7.199  ; 7.199  ; 7.199  ; 7.199  ;
; A[15]       ; D[2]          ; 7.355  ; 7.355  ; 7.355  ; 7.355  ;
; A[15]       ; D[3]          ; 7.495  ; 7.495  ; 7.495  ; 7.495  ;
; A[15]       ; D[4]          ; 7.357  ; 7.357  ; 7.357  ; 7.357  ;
; A[15]       ; D[5]          ; 7.107  ; 7.107  ; 7.107  ; 7.107  ;
; A[15]       ; D[6]          ; 6.972  ; 6.972  ; 6.972  ; 6.972  ;
; A[15]       ; D[7]          ; 7.066  ; 7.066  ; 7.066  ; 7.066  ;
; A[15]       ; HEX2[0]       ; 7.155  ; 7.155  ; 7.155  ; 7.155  ;
; A[15]       ; HEX2[1]       ; 7.077  ; 7.077  ; 7.077  ; 7.077  ;
; A[15]       ; HEX2[2]       ; 7.124  ; 7.124  ; 7.124  ; 7.124  ;
; A[15]       ; HEX2[3]       ; 7.119  ; 7.119  ; 7.119  ; 7.119  ;
; A[15]       ; HEX2[4]       ; 7.170  ; 7.170  ; 7.170  ; 7.170  ;
; A[15]       ; HEX2[5]       ; 7.212  ; 7.212  ; 7.212  ; 7.212  ;
; A[15]       ; HEX2[6]       ; 7.231  ; 7.231  ; 7.231  ; 7.231  ;
; A[15]       ; HEX3[0]       ; 7.289  ; 7.289  ; 7.289  ; 7.289  ;
; A[15]       ; HEX3[1]       ; 7.579  ; 7.579  ; 7.579  ; 7.579  ;
; A[15]       ; HEX3[2]       ; 7.330  ; 7.330  ; 7.330  ; 7.330  ;
; A[15]       ; HEX3[3]       ; 7.206  ; 7.206  ; 7.206  ; 7.206  ;
; A[15]       ; HEX3[4]       ; 7.025  ; 7.025  ; 7.025  ; 7.025  ;
; A[15]       ; HEX3[5]       ; 7.270  ; 7.270  ; 7.270  ; 7.270  ;
; A[15]       ; HEX3[6]       ; 7.145  ; 7.145  ; 7.145  ; 7.145  ;
; A[15]       ; LEDG[1]       ; 7.571  ; 7.571  ; 7.571  ; 7.571  ;
; A[15]       ; LEDG[2]       ; 6.805  ; 6.805  ; 6.805  ; 6.805  ;
; A[15]       ; LEDG[3]       ; 6.930  ; 6.930  ; 6.930  ; 6.930  ;
; A[15]       ; LEDG[4]       ; 6.929  ; 6.929  ; 6.929  ; 6.929  ;
; A[15]       ; LEDG[5]       ; 7.435  ; 7.435  ; 7.435  ; 7.435  ;
; A[15]       ; SRAM_ADDR[14] ; 7.082  ; 7.082  ; 7.082  ; 7.082  ;
; A[15]       ; SRAM_ADDR[15] ; 7.041  ; 7.041  ; 7.041  ; 7.041  ;
; A[15]       ; SRAM_ADDR[16] ; 7.443  ; 7.443  ; 7.443  ; 7.443  ;
; A[15]       ; SRAM_ADDR[17] ; 6.971  ; 6.971  ; 6.971  ; 6.971  ;
; A[15]       ; SRAM_CE_N     ; 7.184  ; 7.184  ; 7.184  ; 7.184  ;
; A[15]       ; SRAM_DQ[0]    ; 7.544  ; 7.544  ; 7.544  ; 7.544  ;
; A[15]       ; SRAM_DQ[1]    ; 7.554  ; 7.554  ; 7.554  ; 7.554  ;
; A[15]       ; SRAM_DQ[2]    ; 7.445  ; 7.445  ; 7.445  ; 7.445  ;
; A[15]       ; SRAM_DQ[3]    ; 7.455  ; 7.455  ; 7.455  ; 7.455  ;
; A[15]       ; SRAM_DQ[4]    ; 7.471  ; 7.471  ; 7.471  ; 7.471  ;
; A[15]       ; SRAM_DQ[5]    ; 7.492  ; 7.492  ; 7.492  ; 7.492  ;
; A[15]       ; SRAM_DQ[6]    ; 7.586  ; 7.586  ; 7.586  ; 7.586  ;
; A[15]       ; SRAM_DQ[7]    ; 7.595  ; 7.595  ; 7.595  ; 7.595  ;
; A[15]       ; SRAM_DQ[8]    ; 7.438  ; 7.438  ; 7.438  ; 7.438  ;
; A[15]       ; SRAM_DQ[9]    ; 7.438  ; 7.438  ; 7.438  ; 7.438  ;
; A[15]       ; SRAM_DQ[10]   ; 7.429  ; 7.429  ; 7.429  ; 7.429  ;
; A[15]       ; SRAM_DQ[11]   ; 7.428  ; 7.428  ; 7.428  ; 7.428  ;
; A[15]       ; SRAM_DQ[12]   ; 7.336  ; 7.336  ; 7.336  ; 7.336  ;
; A[15]       ; SRAM_DQ[13]   ; 7.439  ; 7.439  ; 7.439  ; 7.439  ;
; A[15]       ; SRAM_DQ[14]   ; 7.440  ; 7.440  ; 7.440  ; 7.440  ;
; A[15]       ; SRAM_DQ[15]   ; 7.527  ; 7.527  ; 7.527  ; 7.527  ;
; A[15]       ; SRAM_LB_N     ; 6.907  ; 6.907  ; 6.907  ; 6.907  ;
; A[15]       ; SRAM_UB_N     ; 6.896  ; 6.896  ; 6.896  ; 6.896  ;
; D[0]        ; SRAM_DQ[0]    ; 6.740  ;        ;        ; 6.740  ;
; D[0]        ; SRAM_DQ[8]    ; 6.715  ;        ;        ; 6.715  ;
; D[1]        ; SRAM_DQ[1]    ; 5.861  ;        ;        ; 5.861  ;
; D[1]        ; SRAM_DQ[9]    ; 5.871  ;        ;        ; 5.871  ;
; D[2]        ; SRAM_DQ[2]    ; 5.791  ;        ;        ; 5.791  ;
; D[2]        ; SRAM_DQ[10]   ; 5.761  ;        ;        ; 5.761  ;
; D[3]        ; SRAM_DQ[3]    ; 7.027  ;        ;        ; 7.027  ;
; D[3]        ; SRAM_DQ[11]   ; 6.985  ;        ;        ; 6.985  ;
; D[4]        ; SRAM_DQ[4]    ; 5.679  ;        ;        ; 5.679  ;
; D[4]        ; SRAM_DQ[12]   ; 5.620  ;        ;        ; 5.620  ;
; D[5]        ; SRAM_DQ[5]    ; 5.543  ;        ;        ; 5.543  ;
; D[5]        ; SRAM_DQ[13]   ; 5.527  ;        ;        ; 5.527  ;
; D[6]        ; SRAM_DQ[6]    ; 5.485  ;        ;        ; 5.485  ;
; D[6]        ; SRAM_DQ[14]   ; 5.489  ;        ;        ; 5.489  ;
; D[7]        ; SRAM_DQ[7]    ; 5.736  ;        ;        ; 5.736  ;
; D[7]        ; SRAM_DQ[15]   ; 5.353  ;        ;        ; 5.353  ;
; IORQ_n      ; BUSDIR_n      ; 6.194  ;        ;        ; 6.194  ;
; IORQ_n      ; D[0]          ; 6.864  ; 6.864  ; 6.864  ; 6.864  ;
; IORQ_n      ; D[1]          ; 6.696  ; 6.696  ; 6.696  ; 6.696  ;
; IORQ_n      ; D[2]          ; 6.852  ; 6.852  ; 6.852  ; 6.852  ;
; IORQ_n      ; D[3]          ; 6.992  ; 6.992  ; 6.992  ; 6.992  ;
; IORQ_n      ; D[4]          ; 6.992  ; 6.992  ; 6.992  ; 6.992  ;
; IORQ_n      ; D[5]          ; 6.604  ; 6.604  ; 6.604  ; 6.604  ;
; IORQ_n      ; D[6]          ; 6.469  ; 6.469  ; 6.469  ; 6.469  ;
; IORQ_n      ; D[7]          ; 6.563  ; 6.563  ; 6.563  ; 6.563  ;
; IORQ_n      ; U1OE_n        ; 6.548  ;        ;        ; 6.548  ;
; KEY[0]      ; LEDG[7]       ;        ; 5.030  ; 5.030  ;        ;
; M1_n        ; BUSDIR_n      ;        ; 6.188  ; 6.188  ;        ;
; M1_n        ; D[0]          ; 6.858  ; 6.858  ; 6.858  ; 6.858  ;
; M1_n        ; D[1]          ; 6.690  ; 6.690  ; 6.690  ; 6.690  ;
; M1_n        ; D[2]          ; 6.846  ; 6.846  ; 6.846  ; 6.846  ;
; M1_n        ; D[3]          ; 6.986  ; 6.986  ; 6.986  ; 6.986  ;
; M1_n        ; D[4]          ; 6.986  ; 6.986  ; 6.986  ; 6.986  ;
; M1_n        ; D[5]          ; 6.598  ; 6.598  ; 6.598  ; 6.598  ;
; M1_n        ; D[6]          ; 6.463  ; 6.463  ; 6.463  ; 6.463  ;
; M1_n        ; D[7]          ; 6.557  ; 6.557  ; 6.557  ; 6.557  ;
; M1_n        ; U1OE_n        ;        ; 6.542  ; 6.542  ;        ;
; MREQ_n      ; D[0]          ; 7.655  ; 7.655  ; 7.655  ; 7.655  ;
; MREQ_n      ; D[1]          ; 7.487  ; 7.487  ; 7.487  ; 7.487  ;
; MREQ_n      ; D[2]          ; 7.643  ; 7.643  ; 7.643  ; 7.643  ;
; MREQ_n      ; D[3]          ; 7.783  ; 7.783  ; 7.783  ; 7.783  ;
; MREQ_n      ; D[4]          ; 7.645  ; 7.645  ; 7.645  ; 7.645  ;
; MREQ_n      ; D[5]          ; 7.395  ; 7.395  ; 7.395  ; 7.395  ;
; MREQ_n      ; D[6]          ; 7.260  ; 7.260  ; 7.260  ; 7.260  ;
; MREQ_n      ; D[7]          ; 7.354  ; 7.354  ; 7.354  ; 7.354  ;
; RD_n        ; BUSDIR_n      ; 6.336  ;        ;        ; 6.336  ;
; RD_n        ; D[0]          ; 6.678  ; 6.678  ; 6.678  ; 6.678  ;
; RD_n        ; D[1]          ; 6.510  ; 6.510  ; 6.510  ; 6.510  ;
; RD_n        ; D[2]          ; 6.666  ; 6.666  ; 6.666  ; 6.666  ;
; RD_n        ; D[3]          ; 6.806  ; 6.806  ; 6.806  ; 6.806  ;
; RD_n        ; D[4]          ; 6.806  ; 6.806  ; 6.806  ; 6.806  ;
; RD_n        ; D[5]          ; 6.418  ; 6.418  ; 6.418  ; 6.418  ;
; RD_n        ; D[6]          ; 6.283  ; 6.283  ; 6.283  ; 6.283  ;
; RD_n        ; D[7]          ; 6.377  ; 6.377  ; 6.377  ; 6.377  ;
; RD_n        ; U1OE_n        ; 6.690  ;        ;        ; 6.690  ;
; RESET_n     ; LEDG[7]       ;        ; 5.663  ; 5.663  ;        ;
; SLTSL_n     ; D[0]          ; 6.604  ; 6.604  ; 6.604  ; 6.604  ;
; SLTSL_n     ; D[1]          ; 6.436  ; 6.436  ; 6.436  ; 6.436  ;
; SLTSL_n     ; D[2]          ; 6.592  ; 6.592  ; 6.592  ; 6.592  ;
; SLTSL_n     ; D[3]          ; 6.732  ; 6.732  ; 6.732  ; 6.732  ;
; SLTSL_n     ; D[4]          ; 6.732  ; 6.732  ; 6.732  ; 6.732  ;
; SLTSL_n     ; D[5]          ; 6.344  ; 6.344  ; 6.344  ; 6.344  ;
; SLTSL_n     ; D[6]          ; 6.209  ; 6.209  ; 6.209  ; 6.209  ;
; SLTSL_n     ; D[7]          ; 6.303  ; 6.303  ; 6.303  ; 6.303  ;
; SLTSL_n     ; LEDG[1]       ; 7.654  ;        ;        ; 7.654  ;
; SLTSL_n     ; LEDG[2]       ; 6.889  ;        ;        ; 6.889  ;
; SLTSL_n     ; LEDG[3]       ; 7.014  ;        ;        ; 7.014  ;
; SLTSL_n     ; LEDG[4]       ; 7.013  ;        ;        ; 7.013  ;
; SLTSL_n     ; LEDG[5]       ;        ; 7.518  ; 7.518  ;        ;
; SLTSL_n     ; LEDG[6]       ;        ; 5.863  ; 5.863  ;        ;
; SLTSL_n     ; SRAM_CE_N     ; 7.267  ;        ;        ; 7.267  ;
; SLTSL_n     ; SRAM_DQ[0]    ; 7.627  ; 7.627  ; 7.627  ; 7.627  ;
; SLTSL_n     ; SRAM_DQ[1]    ; 7.637  ; 7.637  ; 7.637  ; 7.637  ;
; SLTSL_n     ; SRAM_DQ[2]    ; 7.528  ; 7.528  ; 7.528  ; 7.528  ;
; SLTSL_n     ; SRAM_DQ[3]    ; 7.538  ; 7.538  ; 7.538  ; 7.538  ;
; SLTSL_n     ; SRAM_DQ[4]    ; 7.554  ; 7.554  ; 7.554  ; 7.554  ;
; SLTSL_n     ; SRAM_DQ[5]    ; 7.575  ; 7.575  ; 7.575  ; 7.575  ;
; SLTSL_n     ; SRAM_DQ[6]    ; 7.669  ; 7.669  ; 7.669  ; 7.669  ;
; SLTSL_n     ; SRAM_DQ[7]    ; 7.678  ; 7.678  ; 7.678  ; 7.678  ;
; SLTSL_n     ; SRAM_DQ[8]    ; 7.521  ; 7.521  ; 7.521  ; 7.521  ;
; SLTSL_n     ; SRAM_DQ[9]    ; 7.521  ; 7.521  ; 7.521  ; 7.521  ;
; SLTSL_n     ; SRAM_DQ[10]   ; 7.512  ; 7.512  ; 7.512  ; 7.512  ;
; SLTSL_n     ; SRAM_DQ[11]   ; 7.511  ; 7.511  ; 7.511  ; 7.511  ;
; SLTSL_n     ; SRAM_DQ[12]   ; 7.419  ; 7.419  ; 7.419  ; 7.419  ;
; SLTSL_n     ; SRAM_DQ[13]   ; 7.522  ; 7.522  ; 7.522  ; 7.522  ;
; SLTSL_n     ; SRAM_DQ[14]   ; 7.523  ; 7.523  ; 7.523  ; 7.523  ;
; SLTSL_n     ; SRAM_DQ[15]   ; 7.610  ; 7.610  ; 7.610  ; 7.610  ;
; SLTSL_n     ; U1OE_n        ; 6.122  ;        ;        ; 6.122  ;
; SRAM_DQ[0]  ; D[0]          ; 6.694  ; 6.694  ; 6.694  ; 6.694  ;
; SRAM_DQ[1]  ; D[1]          ; 7.109  ; 7.109  ; 7.109  ; 7.109  ;
; SRAM_DQ[2]  ; D[2]          ; 6.598  ; 6.598  ; 6.598  ; 6.598  ;
; SRAM_DQ[3]  ; D[3]          ; 6.657  ; 6.657  ; 6.657  ; 6.657  ;
; SRAM_DQ[4]  ; D[4]          ; 6.550  ; 6.550  ; 6.550  ; 6.550  ;
; SRAM_DQ[5]  ; D[5]          ; 6.590  ;        ;        ; 6.590  ;
; SRAM_DQ[6]  ; D[6]          ; 6.365  ;        ;        ; 6.365  ;
; SRAM_DQ[7]  ; D[7]          ; 6.542  ;        ;        ; 6.542  ;
; SRAM_DQ[8]  ; D[0]          ; 6.512  ;        ;        ; 6.512  ;
; SRAM_DQ[9]  ; D[1]          ; 6.639  ;        ;        ; 6.639  ;
; SRAM_DQ[10] ; D[2]          ; 6.488  ;        ;        ; 6.488  ;
; SRAM_DQ[11] ; D[3]          ; 6.218  ;        ;        ; 6.218  ;
; SRAM_DQ[12] ; D[4]          ; 6.384  ;        ;        ; 6.384  ;
; SRAM_DQ[13] ; D[5]          ; 6.485  ;        ;        ; 6.485  ;
; SRAM_DQ[14] ; D[6]          ; 6.607  ;        ;        ; 6.607  ;
; SRAM_DQ[15] ; D[7]          ; 6.426  ;        ;        ; 6.426  ;
; SW[9]       ; D[0]          ; 5.275  ; 5.275  ; 5.275  ; 5.275  ;
; SW[9]       ; D[1]          ; 5.107  ; 5.107  ; 5.107  ; 5.107  ;
; SW[9]       ; D[2]          ; 5.263  ; 5.263  ; 5.263  ; 5.263  ;
; SW[9]       ; D[3]          ; 5.403  ; 5.403  ; 5.403  ; 5.403  ;
; SW[9]       ; D[4]          ; 5.265  ; 5.265  ; 5.265  ; 5.265  ;
; SW[9]       ; D[5]          ; 5.015  ; 5.015  ; 5.015  ; 5.015  ;
; SW[9]       ; D[6]          ; 4.880  ; 4.880  ; 4.880  ; 4.880  ;
; SW[9]       ; D[7]          ; 4.974  ; 4.974  ; 4.974  ; 4.974  ;
; SW[9]       ; LEDG[1]       ;        ; 5.379  ; 5.379  ;        ;
; SW[9]       ; LEDG[2]       ;        ; 4.614  ; 4.614  ;        ;
; SW[9]       ; LEDG[3]       ;        ; 4.739  ; 4.739  ;        ;
; SW[9]       ; LEDG[4]       ;        ; 4.738  ; 4.738  ;        ;
; SW[9]       ; LEDG[5]       ; 5.243  ;        ;        ; 5.243  ;
; SW[9]       ; LEDG[6]       ; 3.714  ;        ;        ; 3.714  ;
; SW[9]       ; SRAM_CE_N     ;        ; 4.992  ; 4.992  ;        ;
; SW[9]       ; SRAM_DQ[0]    ; 5.352  ; 5.352  ; 5.352  ; 5.352  ;
; SW[9]       ; SRAM_DQ[1]    ; 5.362  ; 5.362  ; 5.362  ; 5.362  ;
; SW[9]       ; SRAM_DQ[2]    ; 5.253  ; 5.253  ; 5.253  ; 5.253  ;
; SW[9]       ; SRAM_DQ[3]    ; 5.263  ; 5.263  ; 5.263  ; 5.263  ;
; SW[9]       ; SRAM_DQ[4]    ; 5.279  ; 5.279  ; 5.279  ; 5.279  ;
; SW[9]       ; SRAM_DQ[5]    ; 5.300  ; 5.300  ; 5.300  ; 5.300  ;
; SW[9]       ; SRAM_DQ[6]    ; 5.394  ; 5.394  ; 5.394  ; 5.394  ;
; SW[9]       ; SRAM_DQ[7]    ; 5.403  ; 5.403  ; 5.403  ; 5.403  ;
; SW[9]       ; SRAM_DQ[8]    ; 5.246  ; 5.246  ; 5.246  ; 5.246  ;
; SW[9]       ; SRAM_DQ[9]    ; 5.246  ; 5.246  ; 5.246  ; 5.246  ;
; SW[9]       ; SRAM_DQ[10]   ; 5.237  ; 5.237  ; 5.237  ; 5.237  ;
; SW[9]       ; SRAM_DQ[11]   ; 5.236  ; 5.236  ; 5.236  ; 5.236  ;
; SW[9]       ; SRAM_DQ[12]   ; 5.144  ; 5.144  ; 5.144  ; 5.144  ;
; SW[9]       ; SRAM_DQ[13]   ; 5.247  ; 5.247  ; 5.247  ; 5.247  ;
; SW[9]       ; SRAM_DQ[14]   ; 5.248  ; 5.248  ; 5.248  ; 5.248  ;
; SW[9]       ; SRAM_DQ[15]   ; 5.335  ; 5.335  ; 5.335  ; 5.335  ;
; SW[9]       ; U1OE_n        ;        ; 3.827  ; 3.827  ;        ;
; WR_n        ; SRAM_DQ[0]    ; 6.193  ; 6.193  ; 6.193  ; 6.193  ;
; WR_n        ; SRAM_DQ[1]    ; 6.203  ; 6.203  ; 6.203  ; 6.203  ;
; WR_n        ; SRAM_DQ[2]    ; 6.094  ; 6.094  ; 6.094  ; 6.094  ;
; WR_n        ; SRAM_DQ[3]    ; 6.104  ; 6.104  ; 6.104  ; 6.104  ;
; WR_n        ; SRAM_DQ[4]    ; 6.120  ; 6.120  ; 6.120  ; 6.120  ;
; WR_n        ; SRAM_DQ[5]    ; 6.141  ; 6.141  ; 6.141  ; 6.141  ;
; WR_n        ; SRAM_DQ[6]    ; 6.235  ; 6.235  ; 6.235  ; 6.235  ;
; WR_n        ; SRAM_DQ[7]    ; 6.244  ; 6.244  ; 6.244  ; 6.244  ;
; WR_n        ; SRAM_DQ[8]    ; 6.086  ; 6.086  ; 6.086  ; 6.086  ;
; WR_n        ; SRAM_DQ[9]    ; 6.086  ; 6.086  ; 6.086  ; 6.086  ;
; WR_n        ; SRAM_DQ[10]   ; 6.077  ; 6.077  ; 6.077  ; 6.077  ;
; WR_n        ; SRAM_DQ[11]   ; 6.076  ; 6.076  ; 6.076  ; 6.076  ;
; WR_n        ; SRAM_DQ[12]   ; 5.984  ; 5.984  ; 5.984  ; 5.984  ;
; WR_n        ; SRAM_DQ[13]   ; 6.087  ; 6.087  ; 6.087  ; 6.087  ;
; WR_n        ; SRAM_DQ[14]   ; 6.088  ; 6.088  ; 6.088  ; 6.088  ;
; WR_n        ; SRAM_DQ[15]   ; 6.175  ; 6.175  ; 6.175  ; 6.175  ;
; WR_n        ; SRAM_WE_N     ; 5.618  ;        ;        ; 5.618  ;
; WR_n        ; U1OE_n        ; 6.705  ;        ;        ; 6.705  ;
+-------------+---------------+--------+--------+--------+--------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; D[*]         ; A[2]       ; 5.008 ;      ; Rise       ; A[2]            ;
;  D[0]        ; A[2]       ; 5.403 ;      ; Rise       ; A[2]            ;
;  D[1]        ; A[2]       ; 5.235 ;      ; Rise       ; A[2]            ;
;  D[2]        ; A[2]       ; 5.391 ;      ; Rise       ; A[2]            ;
;  D[3]        ; A[2]       ; 5.531 ;      ; Rise       ; A[2]            ;
;  D[4]        ; A[2]       ; 5.531 ;      ; Rise       ; A[2]            ;
;  D[5]        ; A[2]       ; 5.143 ;      ; Rise       ; A[2]            ;
;  D[6]        ; A[2]       ; 5.008 ;      ; Rise       ; A[2]            ;
;  D[7]        ; A[2]       ; 5.102 ;      ; Rise       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 5.272 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 5.480 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 5.490 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 5.381 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 5.391 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 5.407 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 5.428 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 5.522 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 5.531 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 5.374 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 5.374 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 5.365 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 5.364 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 5.272 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 5.375 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 5.376 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 5.463 ;      ; Rise       ; A[2]            ;
; D[*]         ; A[2]       ; 7.420 ;      ; Fall       ; A[2]            ;
;  D[0]        ; A[2]       ; 7.815 ;      ; Fall       ; A[2]            ;
;  D[1]        ; A[2]       ; 7.647 ;      ; Fall       ; A[2]            ;
;  D[2]        ; A[2]       ; 7.803 ;      ; Fall       ; A[2]            ;
;  D[3]        ; A[2]       ; 7.943 ;      ; Fall       ; A[2]            ;
;  D[4]        ; A[2]       ; 7.943 ;      ; Fall       ; A[2]            ;
;  D[5]        ; A[2]       ; 7.555 ;      ; Fall       ; A[2]            ;
;  D[6]        ; A[2]       ; 7.420 ;      ; Fall       ; A[2]            ;
;  D[7]        ; A[2]       ; 7.514 ;      ; Fall       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 8.327 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 8.535 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 8.545 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 8.436 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 8.446 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 8.462 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 8.483 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 8.577 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 8.586 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 8.429 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 8.429 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 8.420 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 8.419 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 8.327 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 8.430 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 8.431 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 8.518 ;      ; Fall       ; A[2]            ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; D[*]         ; A[2]       ; 4.009 ;      ; Rise       ; A[2]            ;
;  D[0]        ; A[2]       ; 4.404 ;      ; Rise       ; A[2]            ;
;  D[1]        ; A[2]       ; 4.236 ;      ; Rise       ; A[2]            ;
;  D[2]        ; A[2]       ; 4.392 ;      ; Rise       ; A[2]            ;
;  D[3]        ; A[2]       ; 4.532 ;      ; Rise       ; A[2]            ;
;  D[4]        ; A[2]       ; 4.532 ;      ; Rise       ; A[2]            ;
;  D[5]        ; A[2]       ; 4.144 ;      ; Rise       ; A[2]            ;
;  D[6]        ; A[2]       ; 4.009 ;      ; Rise       ; A[2]            ;
;  D[7]        ; A[2]       ; 4.103 ;      ; Rise       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 5.272 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 5.480 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 5.490 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 5.381 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 5.391 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 5.407 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 5.428 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 5.522 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 5.531 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 5.374 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 5.374 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 5.365 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 5.364 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 5.272 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 5.375 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 5.376 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 5.463 ;      ; Rise       ; A[2]            ;
; D[*]         ; A[2]       ; 4.009 ;      ; Fall       ; A[2]            ;
;  D[0]        ; A[2]       ; 4.404 ;      ; Fall       ; A[2]            ;
;  D[1]        ; A[2]       ; 4.236 ;      ; Fall       ; A[2]            ;
;  D[2]        ; A[2]       ; 4.392 ;      ; Fall       ; A[2]            ;
;  D[3]        ; A[2]       ; 4.532 ;      ; Fall       ; A[2]            ;
;  D[4]        ; A[2]       ; 4.532 ;      ; Fall       ; A[2]            ;
;  D[5]        ; A[2]       ; 4.144 ;      ; Fall       ; A[2]            ;
;  D[6]        ; A[2]       ; 4.009 ;      ; Fall       ; A[2]            ;
;  D[7]        ; A[2]       ; 4.103 ;      ; Fall       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 5.272 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 5.480 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 5.490 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 5.381 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 5.391 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 5.407 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 5.428 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 5.522 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 5.531 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 5.374 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 5.374 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 5.365 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 5.364 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 5.272 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 5.375 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 5.376 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 5.463 ;      ; Fall       ; A[2]            ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; D[*]         ; A[2]       ; 5.008     ;           ; Rise       ; A[2]            ;
;  D[0]        ; A[2]       ; 5.403     ;           ; Rise       ; A[2]            ;
;  D[1]        ; A[2]       ; 5.235     ;           ; Rise       ; A[2]            ;
;  D[2]        ; A[2]       ; 5.391     ;           ; Rise       ; A[2]            ;
;  D[3]        ; A[2]       ; 5.531     ;           ; Rise       ; A[2]            ;
;  D[4]        ; A[2]       ; 5.531     ;           ; Rise       ; A[2]            ;
;  D[5]        ; A[2]       ; 5.143     ;           ; Rise       ; A[2]            ;
;  D[6]        ; A[2]       ; 5.008     ;           ; Rise       ; A[2]            ;
;  D[7]        ; A[2]       ; 5.102     ;           ; Rise       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 5.272     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 5.480     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 5.490     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 5.381     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 5.391     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 5.407     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 5.428     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 5.522     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 5.531     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 5.374     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 5.374     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 5.365     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 5.364     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 5.272     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 5.375     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 5.376     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 5.463     ;           ; Rise       ; A[2]            ;
; D[*]         ; A[2]       ; 7.420     ;           ; Fall       ; A[2]            ;
;  D[0]        ; A[2]       ; 7.815     ;           ; Fall       ; A[2]            ;
;  D[1]        ; A[2]       ; 7.647     ;           ; Fall       ; A[2]            ;
;  D[2]        ; A[2]       ; 7.803     ;           ; Fall       ; A[2]            ;
;  D[3]        ; A[2]       ; 7.943     ;           ; Fall       ; A[2]            ;
;  D[4]        ; A[2]       ; 7.943     ;           ; Fall       ; A[2]            ;
;  D[5]        ; A[2]       ; 7.555     ;           ; Fall       ; A[2]            ;
;  D[6]        ; A[2]       ; 7.420     ;           ; Fall       ; A[2]            ;
;  D[7]        ; A[2]       ; 7.514     ;           ; Fall       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 8.327     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 8.535     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 8.545     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 8.436     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 8.446     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 8.462     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 8.483     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 8.577     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 8.586     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 8.429     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 8.429     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 8.420     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 8.419     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 8.327     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 8.430     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 8.431     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 8.518     ;           ; Fall       ; A[2]            ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; D[*]         ; A[2]       ; 4.009     ;           ; Rise       ; A[2]            ;
;  D[0]        ; A[2]       ; 4.404     ;           ; Rise       ; A[2]            ;
;  D[1]        ; A[2]       ; 4.236     ;           ; Rise       ; A[2]            ;
;  D[2]        ; A[2]       ; 4.392     ;           ; Rise       ; A[2]            ;
;  D[3]        ; A[2]       ; 4.532     ;           ; Rise       ; A[2]            ;
;  D[4]        ; A[2]       ; 4.532     ;           ; Rise       ; A[2]            ;
;  D[5]        ; A[2]       ; 4.144     ;           ; Rise       ; A[2]            ;
;  D[6]        ; A[2]       ; 4.009     ;           ; Rise       ; A[2]            ;
;  D[7]        ; A[2]       ; 4.103     ;           ; Rise       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 5.272     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 5.480     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 5.490     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 5.381     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 5.391     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 5.407     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 5.428     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 5.522     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 5.531     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 5.374     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 5.374     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 5.365     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 5.364     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 5.272     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 5.375     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 5.376     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 5.463     ;           ; Rise       ; A[2]            ;
; D[*]         ; A[2]       ; 4.009     ;           ; Fall       ; A[2]            ;
;  D[0]        ; A[2]       ; 4.404     ;           ; Fall       ; A[2]            ;
;  D[1]        ; A[2]       ; 4.236     ;           ; Fall       ; A[2]            ;
;  D[2]        ; A[2]       ; 4.392     ;           ; Fall       ; A[2]            ;
;  D[3]        ; A[2]       ; 4.532     ;           ; Fall       ; A[2]            ;
;  D[4]        ; A[2]       ; 4.532     ;           ; Fall       ; A[2]            ;
;  D[5]        ; A[2]       ; 4.144     ;           ; Fall       ; A[2]            ;
;  D[6]        ; A[2]       ; 4.009     ;           ; Fall       ; A[2]            ;
;  D[7]        ; A[2]       ; 4.103     ;           ; Fall       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 5.272     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 5.480     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 5.490     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 5.381     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 5.391     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 5.407     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 5.428     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 5.522     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 5.531     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 5.374     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 5.374     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 5.365     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 5.364     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 5.272     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 5.375     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 5.376     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 5.463     ;           ; Fall       ; A[2]            ;
+--------------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+--------+--------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+--------+----------+---------+---------------------+
; Worst-case Slack ; -0.988 ; -0.552 ; N/A      ; N/A     ; -1.469              ;
;  A[2]            ; -0.988 ; -0.552 ; N/A      ; N/A     ; -1.469              ;
; Design-wide TNS  ; -6.802 ; -9.534 ; 0.0      ; 0.0     ; -35.685             ;
;  A[2]            ; -6.802 ; -9.534 ; N/A      ; N/A     ; -35.685             ;
+------------------+--------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; A[*]      ; A[2]       ; 6.700 ; 6.700 ; Fall       ; A[2]            ;
;  A[0]     ; A[2]       ; 5.603 ; 5.603 ; Fall       ; A[2]            ;
;  A[1]     ; A[2]       ; 5.068 ; 5.068 ; Fall       ; A[2]            ;
;  A[2]     ; A[2]       ; 0.485 ; 0.485 ; Fall       ; A[2]            ;
;  A[3]     ; A[2]       ; 4.887 ; 4.887 ; Fall       ; A[2]            ;
;  A[4]     ; A[2]       ; 4.969 ; 4.969 ; Fall       ; A[2]            ;
;  A[5]     ; A[2]       ; 5.107 ; 5.107 ; Fall       ; A[2]            ;
;  A[6]     ; A[2]       ; 6.700 ; 6.700 ; Fall       ; A[2]            ;
;  A[7]     ; A[2]       ; 5.283 ; 5.283 ; Fall       ; A[2]            ;
; D[*]      ; A[2]       ; 4.293 ; 4.293 ; Fall       ; A[2]            ;
;  D[0]     ; A[2]       ; 3.439 ; 3.439 ; Fall       ; A[2]            ;
;  D[1]     ; A[2]       ; 1.107 ; 1.107 ; Fall       ; A[2]            ;
;  D[2]     ; A[2]       ; 2.375 ; 2.375 ; Fall       ; A[2]            ;
;  D[3]     ; A[2]       ; 4.293 ; 4.293 ; Fall       ; A[2]            ;
;  D[4]     ; A[2]       ; 1.213 ; 1.213 ; Fall       ; A[2]            ;
;  D[5]     ; A[2]       ; 0.350 ; 0.350 ; Fall       ; A[2]            ;
;  D[6]     ; A[2]       ; 0.530 ; 0.530 ; Fall       ; A[2]            ;
;  D[7]     ; A[2]       ; 0.288 ; 0.288 ; Fall       ; A[2]            ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; A[2]       ; 0.552  ; 0.552  ; Fall       ; A[2]            ;
;  A[0]     ; A[2]       ; -1.327 ; -1.327 ; Fall       ; A[2]            ;
;  A[1]     ; A[2]       ; -1.783 ; -1.783 ; Fall       ; A[2]            ;
;  A[2]     ; A[2]       ; 0.552  ; 0.552  ; Fall       ; A[2]            ;
;  A[3]     ; A[2]       ; -1.952 ; -1.952 ; Fall       ; A[2]            ;
;  A[4]     ; A[2]       ; -1.989 ; -1.989 ; Fall       ; A[2]            ;
;  A[5]     ; A[2]       ; -2.068 ; -2.068 ; Fall       ; A[2]            ;
;  A[6]     ; A[2]       ; -2.617 ; -2.617 ; Fall       ; A[2]            ;
;  A[7]     ; A[2]       ; -1.939 ; -1.939 ; Fall       ; A[2]            ;
; D[*]      ; A[2]       ; 0.134  ; 0.134  ; Fall       ; A[2]            ;
;  D[0]     ; A[2]       ; -0.864 ; -0.864 ; Fall       ; A[2]            ;
;  D[1]     ; A[2]       ; -0.342 ; -0.342 ; Fall       ; A[2]            ;
;  D[2]     ; A[2]       ; -1.012 ; -1.012 ; Fall       ; A[2]            ;
;  D[3]     ; A[2]       ; -1.713 ; -1.713 ; Fall       ; A[2]            ;
;  D[4]     ; A[2]       ; -0.546 ; -0.546 ; Fall       ; A[2]            ;
;  D[5]     ; A[2]       ; 0.055  ; 0.055  ; Fall       ; A[2]            ;
;  D[6]     ; A[2]       ; -0.282 ; -0.282 ; Fall       ; A[2]            ;
;  D[7]     ; A[2]       ; 0.134  ; 0.134  ; Fall       ; A[2]            ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; BUSDIR_n       ; A[2]       ; 8.210  ; 8.210  ; Rise       ; A[2]            ;
; D[*]           ; A[2]       ; 15.623 ; 15.623 ; Rise       ; A[2]            ;
;  D[0]          ; A[2]       ; 14.683 ; 14.683 ; Rise       ; A[2]            ;
;  D[1]          ; A[2]       ; 15.623 ; 15.623 ; Rise       ; A[2]            ;
;  D[2]          ; A[2]       ; 14.759 ; 14.759 ; Rise       ; A[2]            ;
;  D[3]          ; A[2]       ; 15.022 ; 15.022 ; Rise       ; A[2]            ;
;  D[4]          ; A[2]       ; 14.578 ; 14.578 ; Rise       ; A[2]            ;
;  D[5]          ; A[2]       ; 12.634 ; 12.634 ; Rise       ; A[2]            ;
;  D[6]          ; A[2]       ; 12.592 ; 12.592 ; Rise       ; A[2]            ;
;  D[7]          ; A[2]       ; 12.609 ; 12.609 ; Rise       ; A[2]            ;
; LEDG[*]        ; A[2]       ; 12.443 ; 12.443 ; Rise       ; A[2]            ;
;  LEDG[1]       ; A[2]       ; 12.443 ; 12.443 ; Rise       ; A[2]            ;
;  LEDG[2]       ; A[2]       ; 10.951 ; 10.951 ; Rise       ; A[2]            ;
;  LEDG[3]       ; A[2]       ; 11.335 ; 11.335 ; Rise       ; A[2]            ;
;  LEDG[4]       ; A[2]       ; 11.313 ; 11.313 ; Rise       ; A[2]            ;
;  LEDG[5]       ; A[2]       ; 12.094 ; 12.094 ; Rise       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]       ; 10.824 ; 10.824 ; Rise       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]       ; 10.824 ; 10.824 ; Rise       ; A[2]            ;
; SRAM_CE_N      ; A[2]       ; 11.710 ; 11.710 ; Rise       ; A[2]            ;
; U1OE_n         ; A[2]       ; 9.009  ; 9.009  ; Rise       ; A[2]            ;
; BUSDIR_n       ; A[2]       ; 8.210  ; 8.210  ; Fall       ; A[2]            ;
; D[*]           ; A[2]       ; 22.276 ; 22.276 ; Fall       ; A[2]            ;
;  D[0]          ; A[2]       ; 21.336 ; 21.336 ; Fall       ; A[2]            ;
;  D[1]          ; A[2]       ; 22.276 ; 22.276 ; Fall       ; A[2]            ;
;  D[2]          ; A[2]       ; 21.412 ; 21.412 ; Fall       ; A[2]            ;
;  D[3]          ; A[2]       ; 21.675 ; 21.675 ; Fall       ; A[2]            ;
;  D[4]          ; A[2]       ; 20.586 ; 20.586 ; Fall       ; A[2]            ;
;  D[5]          ; A[2]       ; 18.998 ; 18.998 ; Fall       ; A[2]            ;
;  D[6]          ; A[2]       ; 18.957 ; 18.957 ; Fall       ; A[2]            ;
;  D[7]          ; A[2]       ; 18.974 ; 18.974 ; Fall       ; A[2]            ;
; HEX2[*]        ; A[2]       ; 19.683 ; 19.683 ; Fall       ; A[2]            ;
;  HEX2[0]       ; A[2]       ; 19.506 ; 19.506 ; Fall       ; A[2]            ;
;  HEX2[1]       ; A[2]       ; 19.317 ; 19.317 ; Fall       ; A[2]            ;
;  HEX2[2]       ; A[2]       ; 19.359 ; 19.359 ; Fall       ; A[2]            ;
;  HEX2[3]       ; A[2]       ; 19.360 ; 19.360 ; Fall       ; A[2]            ;
;  HEX2[4]       ; A[2]       ; 19.513 ; 19.513 ; Fall       ; A[2]            ;
;  HEX2[5]       ; A[2]       ; 19.628 ; 19.628 ; Fall       ; A[2]            ;
;  HEX2[6]       ; A[2]       ; 19.683 ; 19.683 ; Fall       ; A[2]            ;
; HEX3[*]        ; A[2]       ; 20.876 ; 20.876 ; Fall       ; A[2]            ;
;  HEX3[0]       ; A[2]       ; 20.361 ; 20.361 ; Fall       ; A[2]            ;
;  HEX3[1]       ; A[2]       ; 20.876 ; 20.876 ; Fall       ; A[2]            ;
;  HEX3[2]       ; A[2]       ; 20.216 ; 20.216 ; Fall       ; A[2]            ;
;  HEX3[3]       ; A[2]       ; 20.239 ; 20.239 ; Fall       ; A[2]            ;
;  HEX3[4]       ; A[2]       ; 19.655 ; 19.655 ; Fall       ; A[2]            ;
;  HEX3[5]       ; A[2]       ; 20.274 ; 20.274 ; Fall       ; A[2]            ;
;  HEX3[6]       ; A[2]       ; 19.848 ; 19.848 ; Fall       ; A[2]            ;
; LEDG[*]        ; A[2]       ; 17.508 ; 17.508 ; Fall       ; A[2]            ;
;  LEDG[1]       ; A[2]       ; 17.508 ; 17.508 ; Fall       ; A[2]            ;
;  LEDG[2]       ; A[2]       ; 16.019 ; 16.019 ; Fall       ; A[2]            ;
;  LEDG[3]       ; A[2]       ; 16.446 ; 16.446 ; Fall       ; A[2]            ;
;  LEDG[4]       ; A[2]       ; 16.425 ; 16.425 ; Fall       ; A[2]            ;
;  LEDG[5]       ; A[2]       ; 17.159 ; 17.159 ; Fall       ; A[2]            ;
; LEDR[*]        ; A[2]       ; 12.314 ; 12.314 ; Fall       ; A[2]            ;
;  LEDR[0]       ; A[2]       ; 11.328 ; 11.328 ; Fall       ; A[2]            ;
;  LEDR[1]       ; A[2]       ; 11.404 ; 11.404 ; Fall       ; A[2]            ;
;  LEDR[2]       ; A[2]       ; 11.740 ; 11.740 ; Fall       ; A[2]            ;
;  LEDR[3]       ; A[2]       ; 12.051 ; 12.051 ; Fall       ; A[2]            ;
;  LEDR[4]       ; A[2]       ; 12.108 ; 12.108 ; Fall       ; A[2]            ;
;  LEDR[5]       ; A[2]       ; 12.088 ; 12.088 ; Fall       ; A[2]            ;
;  LEDR[6]       ; A[2]       ; 11.934 ; 11.934 ; Fall       ; A[2]            ;
;  LEDR[7]       ; A[2]       ; 12.314 ; 12.314 ; Fall       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]       ; 19.318 ; 19.318 ; Fall       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]       ; 10.824 ; 10.824 ; Fall       ; A[2]            ;
;  SRAM_ADDR[14] ; A[2]       ; 16.658 ; 16.658 ; Fall       ; A[2]            ;
;  SRAM_ADDR[15] ; A[2]       ; 18.848 ; 18.848 ; Fall       ; A[2]            ;
;  SRAM_ADDR[16] ; A[2]       ; 18.106 ; 18.106 ; Fall       ; A[2]            ;
;  SRAM_ADDR[17] ; A[2]       ; 19.318 ; 19.318 ; Fall       ; A[2]            ;
; SRAM_CE_N      ; A[2]       ; 16.775 ; 16.775 ; Fall       ; A[2]            ;
; SRAM_LB_N      ; A[2]       ; 17.432 ; 17.432 ; Fall       ; A[2]            ;
; SRAM_UB_N      ; A[2]       ; 17.421 ; 17.421 ; Fall       ; A[2]            ;
; U1OE_n         ; A[2]       ; 9.009  ; 9.009  ; Fall       ; A[2]            ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; BUSDIR_n       ; A[2]       ; 3.734 ; 3.734 ; Rise       ; A[2]            ;
; D[*]           ; A[2]       ; 4.527 ; 4.527 ; Rise       ; A[2]            ;
;  D[0]          ; A[2]       ; 5.396 ; 5.396 ; Rise       ; A[2]            ;
;  D[1]          ; A[2]       ; 5.506 ; 5.506 ; Rise       ; A[2]            ;
;  D[2]          ; A[2]       ; 5.212 ; 5.212 ; Rise       ; A[2]            ;
;  D[3]          ; A[2]       ; 4.987 ; 4.987 ; Rise       ; A[2]            ;
;  D[4]          ; A[2]       ; 4.956 ; 4.956 ; Rise       ; A[2]            ;
;  D[5]          ; A[2]       ; 4.572 ; 4.572 ; Rise       ; A[2]            ;
;  D[6]          ; A[2]       ; 4.527 ; 4.527 ; Rise       ; A[2]            ;
;  D[7]          ; A[2]       ; 4.575 ; 4.575 ; Rise       ; A[2]            ;
; LEDG[*]        ; A[2]       ; 4.742 ; 4.742 ; Rise       ; A[2]            ;
;  LEDG[1]       ; A[2]       ; 5.507 ; 5.507 ; Rise       ; A[2]            ;
;  LEDG[2]       ; A[2]       ; 4.742 ; 4.742 ; Rise       ; A[2]            ;
;  LEDG[3]       ; A[2]       ; 4.867 ; 4.867 ; Rise       ; A[2]            ;
;  LEDG[4]       ; A[2]       ; 4.866 ; 4.866 ; Rise       ; A[2]            ;
;  LEDG[5]       ; A[2]       ; 5.371 ; 5.371 ; Rise       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]       ; 5.690 ; 5.690 ; Rise       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]       ; 5.690 ; 5.690 ; Rise       ; A[2]            ;
; SRAM_CE_N      ; A[2]       ; 5.120 ; 5.120 ; Rise       ; A[2]            ;
; U1OE_n         ; A[2]       ; 4.088 ; 4.088 ; Rise       ; A[2]            ;
; BUSDIR_n       ; A[2]       ; 3.734 ; 3.734 ; Fall       ; A[2]            ;
; D[*]           ; A[2]       ; 4.527 ; 4.527 ; Fall       ; A[2]            ;
;  D[0]          ; A[2]       ; 5.396 ; 5.396 ; Fall       ; A[2]            ;
;  D[1]          ; A[2]       ; 5.506 ; 5.506 ; Fall       ; A[2]            ;
;  D[2]          ; A[2]       ; 5.212 ; 5.212 ; Fall       ; A[2]            ;
;  D[3]          ; A[2]       ; 4.987 ; 4.987 ; Fall       ; A[2]            ;
;  D[4]          ; A[2]       ; 4.956 ; 4.956 ; Fall       ; A[2]            ;
;  D[5]          ; A[2]       ; 4.572 ; 4.572 ; Fall       ; A[2]            ;
;  D[6]          ; A[2]       ; 4.527 ; 4.527 ; Fall       ; A[2]            ;
;  D[7]          ; A[2]       ; 4.575 ; 4.575 ; Fall       ; A[2]            ;
; HEX2[*]        ; A[2]       ; 7.421 ; 7.421 ; Fall       ; A[2]            ;
;  HEX2[0]       ; A[2]       ; 7.499 ; 7.499 ; Fall       ; A[2]            ;
;  HEX2[1]       ; A[2]       ; 7.421 ; 7.421 ; Fall       ; A[2]            ;
;  HEX2[2]       ; A[2]       ; 7.468 ; 7.468 ; Fall       ; A[2]            ;
;  HEX2[3]       ; A[2]       ; 7.463 ; 7.463 ; Fall       ; A[2]            ;
;  HEX2[4]       ; A[2]       ; 7.514 ; 7.514 ; Fall       ; A[2]            ;
;  HEX2[5]       ; A[2]       ; 7.556 ; 7.556 ; Fall       ; A[2]            ;
;  HEX2[6]       ; A[2]       ; 7.575 ; 7.575 ; Fall       ; A[2]            ;
; HEX3[*]        ; A[2]       ; 7.366 ; 7.366 ; Fall       ; A[2]            ;
;  HEX3[0]       ; A[2]       ; 7.619 ; 7.619 ; Fall       ; A[2]            ;
;  HEX3[1]       ; A[2]       ; 7.910 ; 7.910 ; Fall       ; A[2]            ;
;  HEX3[2]       ; A[2]       ; 7.665 ; 7.665 ; Fall       ; A[2]            ;
;  HEX3[3]       ; A[2]       ; 7.547 ; 7.547 ; Fall       ; A[2]            ;
;  HEX3[4]       ; A[2]       ; 7.366 ; 7.366 ; Fall       ; A[2]            ;
;  HEX3[5]       ; A[2]       ; 7.608 ; 7.608 ; Fall       ; A[2]            ;
;  HEX3[6]       ; A[2]       ; 7.486 ; 7.486 ; Fall       ; A[2]            ;
; LEDG[*]        ; A[2]       ; 4.742 ; 4.742 ; Fall       ; A[2]            ;
;  LEDG[1]       ; A[2]       ; 5.507 ; 5.507 ; Fall       ; A[2]            ;
;  LEDG[2]       ; A[2]       ; 4.742 ; 4.742 ; Fall       ; A[2]            ;
;  LEDG[3]       ; A[2]       ; 4.867 ; 4.867 ; Fall       ; A[2]            ;
;  LEDG[4]       ; A[2]       ; 4.866 ; 4.866 ; Fall       ; A[2]            ;
;  LEDG[5]       ; A[2]       ; 5.371 ; 5.371 ; Fall       ; A[2]            ;
; LEDR[*]        ; A[2]       ; 5.493 ; 5.493 ; Fall       ; A[2]            ;
;  LEDR[0]       ; A[2]       ; 5.493 ; 5.493 ; Fall       ; A[2]            ;
;  LEDR[1]       ; A[2]       ; 5.537 ; 5.537 ; Fall       ; A[2]            ;
;  LEDR[2]       ; A[2]       ; 5.674 ; 5.674 ; Fall       ; A[2]            ;
;  LEDR[3]       ; A[2]       ; 5.800 ; 5.800 ; Fall       ; A[2]            ;
;  LEDR[4]       ; A[2]       ; 5.908 ; 5.908 ; Fall       ; A[2]            ;
;  LEDR[5]       ; A[2]       ; 5.820 ; 5.820 ; Fall       ; A[2]            ;
;  LEDR[6]       ; A[2]       ; 5.770 ; 5.770 ; Fall       ; A[2]            ;
;  LEDR[7]       ; A[2]       ; 5.951 ; 5.951 ; Fall       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]       ; 5.690 ; 5.690 ; Fall       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]       ; 5.690 ; 5.690 ; Fall       ; A[2]            ;
;  SRAM_ADDR[14] ; A[2]       ; 7.047 ; 7.047 ; Fall       ; A[2]            ;
;  SRAM_ADDR[15] ; A[2]       ; 7.385 ; 7.385 ; Fall       ; A[2]            ;
;  SRAM_ADDR[16] ; A[2]       ; 7.472 ; 7.472 ; Fall       ; A[2]            ;
;  SRAM_ADDR[17] ; A[2]       ; 7.329 ; 7.329 ; Fall       ; A[2]            ;
; SRAM_CE_N      ; A[2]       ; 5.120 ; 5.120 ; Fall       ; A[2]            ;
; SRAM_LB_N      ; A[2]       ; 6.995 ; 6.995 ; Fall       ; A[2]            ;
; SRAM_UB_N      ; A[2]       ; 6.984 ; 6.984 ; Fall       ; A[2]            ;
; U1OE_n         ; A[2]       ; 4.088 ; 4.088 ; Fall       ; A[2]            ;
+----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------+
; Progagation Delay                                               ;
+-------------+---------------+--------+--------+--------+--------+
; Input Port  ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+-------------+---------------+--------+--------+--------+--------+
; A[0]        ; D[0]          ; 19.802 ; 19.802 ; 19.802 ; 19.802 ;
; A[0]        ; D[1]          ; 20.742 ; 20.742 ; 20.742 ; 20.742 ;
; A[0]        ; D[2]          ; 19.878 ; 19.878 ; 19.878 ; 19.878 ;
; A[0]        ; D[3]          ; 20.141 ; 20.141 ; 20.141 ; 20.141 ;
; A[0]        ; D[4]          ; 19.052 ; 19.052 ; 19.052 ; 19.052 ;
; A[0]        ; D[5]          ; 17.753 ; 17.369 ; 17.369 ; 17.753 ;
; A[0]        ; D[6]          ; 17.711 ; 17.022 ; 17.022 ; 17.711 ;
; A[0]        ; D[7]          ; 17.728 ; 17.313 ; 17.313 ; 17.728 ;
; A[0]        ; LEDG[1]       ; 17.562 ;        ;        ; 17.562 ;
; A[0]        ; LEDG[2]       ; 16.070 ;        ;        ; 16.070 ;
; A[0]        ; LEDG[3]       ; 16.454 ;        ;        ; 16.454 ;
; A[0]        ; LEDG[4]       ; 16.432 ;        ;        ; 16.432 ;
; A[0]        ; LEDG[5]       ;        ; 17.213 ; 17.213 ;        ;
; A[0]        ; SRAM_ADDR[0]  ; 11.218 ;        ;        ; 11.218 ;
; A[0]        ; SRAM_CE_N     ; 16.829 ;        ;        ; 16.829 ;
; A[0]        ; SRAM_DQ[0]    ; 17.992 ; 17.992 ; 17.992 ; 17.992 ;
; A[0]        ; SRAM_DQ[1]    ; 18.002 ; 18.002 ; 18.002 ; 18.002 ;
; A[0]        ; SRAM_DQ[2]    ; 17.723 ; 17.723 ; 17.723 ; 17.723 ;
; A[0]        ; SRAM_DQ[3]    ; 17.733 ; 17.733 ; 17.733 ; 17.733 ;
; A[0]        ; SRAM_DQ[4]    ; 17.766 ; 17.766 ; 17.766 ; 17.766 ;
; A[0]        ; SRAM_DQ[5]    ; 17.811 ; 17.811 ; 17.811 ; 17.811 ;
; A[0]        ; SRAM_DQ[6]    ; 18.064 ; 18.064 ; 18.064 ; 18.064 ;
; A[0]        ; SRAM_DQ[7]    ; 18.072 ; 18.072 ; 18.072 ; 18.072 ;
; A[0]        ; SRAM_DQ[8]    ; 17.731 ; 17.731 ; 17.731 ; 17.731 ;
; A[0]        ; SRAM_DQ[9]    ; 17.731 ; 17.731 ; 17.731 ; 17.731 ;
; A[0]        ; SRAM_DQ[10]   ; 17.717 ; 17.717 ; 17.717 ; 17.717 ;
; A[0]        ; SRAM_DQ[11]   ; 17.721 ; 17.721 ; 17.721 ; 17.721 ;
; A[0]        ; SRAM_DQ[12]   ; 17.444 ; 17.444 ; 17.444 ; 17.444 ;
; A[0]        ; SRAM_DQ[13]   ; 17.727 ; 17.727 ; 17.727 ; 17.727 ;
; A[0]        ; SRAM_DQ[14]   ; 17.727 ; 17.727 ; 17.727 ; 17.727 ;
; A[0]        ; SRAM_DQ[15]   ; 17.983 ; 17.983 ; 17.983 ; 17.983 ;
; A[1]        ; D[0]          ; 19.267 ; 19.267 ; 19.267 ; 19.267 ;
; A[1]        ; D[1]          ; 20.207 ; 20.207 ; 20.207 ; 20.207 ;
; A[1]        ; D[2]          ; 19.343 ; 19.343 ; 19.343 ; 19.343 ;
; A[1]        ; D[3]          ; 19.606 ; 19.606 ; 19.606 ; 19.606 ;
; A[1]        ; D[4]          ; 18.517 ; 18.517 ; 18.517 ; 18.517 ;
; A[1]        ; D[5]          ; 17.218 ; 16.834 ; 16.834 ; 17.218 ;
; A[1]        ; D[6]          ; 17.176 ; 16.487 ; 16.487 ; 17.176 ;
; A[1]        ; D[7]          ; 17.193 ; 16.778 ; 16.778 ; 17.193 ;
; A[1]        ; LEDG[1]       ; 17.027 ;        ;        ; 17.027 ;
; A[1]        ; LEDG[2]       ; 15.535 ;        ;        ; 15.535 ;
; A[1]        ; LEDG[3]       ; 15.919 ;        ;        ; 15.919 ;
; A[1]        ; LEDG[4]       ; 15.897 ;        ;        ; 15.897 ;
; A[1]        ; LEDG[5]       ;        ; 16.678 ; 16.678 ;        ;
; A[1]        ; SRAM_ADDR[1]  ; 11.283 ;        ;        ; 11.283 ;
; A[1]        ; SRAM_CE_N     ; 16.294 ;        ;        ; 16.294 ;
; A[1]        ; SRAM_DQ[0]    ; 17.457 ; 17.457 ; 17.457 ; 17.457 ;
; A[1]        ; SRAM_DQ[1]    ; 17.467 ; 17.467 ; 17.467 ; 17.467 ;
; A[1]        ; SRAM_DQ[2]    ; 17.188 ; 17.188 ; 17.188 ; 17.188 ;
; A[1]        ; SRAM_DQ[3]    ; 17.198 ; 17.198 ; 17.198 ; 17.198 ;
; A[1]        ; SRAM_DQ[4]    ; 17.231 ; 17.231 ; 17.231 ; 17.231 ;
; A[1]        ; SRAM_DQ[5]    ; 17.276 ; 17.276 ; 17.276 ; 17.276 ;
; A[1]        ; SRAM_DQ[6]    ; 17.529 ; 17.529 ; 17.529 ; 17.529 ;
; A[1]        ; SRAM_DQ[7]    ; 17.537 ; 17.537 ; 17.537 ; 17.537 ;
; A[1]        ; SRAM_DQ[8]    ; 17.196 ; 17.196 ; 17.196 ; 17.196 ;
; A[1]        ; SRAM_DQ[9]    ; 17.196 ; 17.196 ; 17.196 ; 17.196 ;
; A[1]        ; SRAM_DQ[10]   ; 17.182 ; 17.182 ; 17.182 ; 17.182 ;
; A[1]        ; SRAM_DQ[11]   ; 17.186 ; 17.186 ; 17.186 ; 17.186 ;
; A[1]        ; SRAM_DQ[12]   ; 16.909 ; 16.909 ; 16.909 ; 16.909 ;
; A[1]        ; SRAM_DQ[13]   ; 17.192 ; 17.192 ; 17.192 ; 17.192 ;
; A[1]        ; SRAM_DQ[14]   ; 17.192 ; 17.192 ; 17.192 ; 17.192 ;
; A[1]        ; SRAM_DQ[15]   ; 17.448 ; 17.448 ; 17.448 ; 17.448 ;
; A[3]        ; BUSDIR_n      ;        ; 12.612 ; 12.612 ;        ;
; A[3]        ; D[0]          ; 19.085 ; 19.085 ; 19.085 ; 19.085 ;
; A[3]        ; D[1]          ; 20.025 ; 20.025 ; 20.025 ; 20.025 ;
; A[3]        ; D[2]          ; 19.161 ; 19.161 ; 19.161 ; 19.161 ;
; A[3]        ; D[3]          ; 19.424 ; 19.424 ; 19.424 ; 19.424 ;
; A[3]        ; D[4]          ; 18.980 ; 18.980 ; 18.980 ; 18.980 ;
; A[3]        ; D[5]          ; 17.036 ; 16.652 ; 16.652 ; 17.036 ;
; A[3]        ; D[6]          ; 16.994 ; 16.305 ; 16.305 ; 16.994 ;
; A[3]        ; D[7]          ; 17.011 ; 16.596 ; 16.596 ; 17.011 ;
; A[3]        ; LEDG[1]       ; 16.845 ;        ;        ; 16.845 ;
; A[3]        ; LEDG[2]       ; 15.353 ;        ;        ; 15.353 ;
; A[3]        ; LEDG[3]       ; 15.737 ;        ;        ; 15.737 ;
; A[3]        ; LEDG[4]       ; 15.715 ;        ;        ; 15.715 ;
; A[3]        ; LEDG[5]       ;        ; 16.496 ; 16.496 ;        ;
; A[3]        ; SRAM_ADDR[3]  ; 10.790 ;        ;        ; 10.790 ;
; A[3]        ; SRAM_CE_N     ; 16.112 ;        ;        ; 16.112 ;
; A[3]        ; SRAM_DQ[0]    ; 17.275 ; 17.275 ; 17.275 ; 17.275 ;
; A[3]        ; SRAM_DQ[1]    ; 17.285 ; 17.285 ; 17.285 ; 17.285 ;
; A[3]        ; SRAM_DQ[2]    ; 17.006 ; 17.006 ; 17.006 ; 17.006 ;
; A[3]        ; SRAM_DQ[3]    ; 17.016 ; 17.016 ; 17.016 ; 17.016 ;
; A[3]        ; SRAM_DQ[4]    ; 17.049 ; 17.049 ; 17.049 ; 17.049 ;
; A[3]        ; SRAM_DQ[5]    ; 17.094 ; 17.094 ; 17.094 ; 17.094 ;
; A[3]        ; SRAM_DQ[6]    ; 17.347 ; 17.347 ; 17.347 ; 17.347 ;
; A[3]        ; SRAM_DQ[7]    ; 17.355 ; 17.355 ; 17.355 ; 17.355 ;
; A[3]        ; SRAM_DQ[8]    ; 17.014 ; 17.014 ; 17.014 ; 17.014 ;
; A[3]        ; SRAM_DQ[9]    ; 17.014 ; 17.014 ; 17.014 ; 17.014 ;
; A[3]        ; SRAM_DQ[10]   ; 17.000 ; 17.000 ; 17.000 ; 17.000 ;
; A[3]        ; SRAM_DQ[11]   ; 17.004 ; 17.004 ; 17.004 ; 17.004 ;
; A[3]        ; SRAM_DQ[12]   ; 16.727 ; 16.727 ; 16.727 ; 16.727 ;
; A[3]        ; SRAM_DQ[13]   ; 17.010 ; 17.010 ; 17.010 ; 17.010 ;
; A[3]        ; SRAM_DQ[14]   ; 17.010 ; 17.010 ; 17.010 ; 17.010 ;
; A[3]        ; SRAM_DQ[15]   ; 17.266 ; 17.266 ; 17.266 ; 17.266 ;
; A[3]        ; U1OE_n        ;        ; 13.411 ; 13.411 ;        ;
; A[4]        ; BUSDIR_n      ;        ; 12.694 ; 12.694 ;        ;
; A[4]        ; D[0]          ; 19.167 ; 19.167 ; 19.167 ; 19.167 ;
; A[4]        ; D[1]          ; 20.107 ; 20.107 ; 20.107 ; 20.107 ;
; A[4]        ; D[2]          ; 19.243 ; 19.243 ; 19.243 ; 19.243 ;
; A[4]        ; D[3]          ; 19.506 ; 19.506 ; 19.506 ; 19.506 ;
; A[4]        ; D[4]          ; 19.062 ; 19.062 ; 19.062 ; 19.062 ;
; A[4]        ; D[5]          ; 17.118 ; 16.734 ; 16.734 ; 17.118 ;
; A[4]        ; D[6]          ; 17.076 ; 16.387 ; 16.387 ; 17.076 ;
; A[4]        ; D[7]          ; 17.093 ; 16.678 ; 16.678 ; 17.093 ;
; A[4]        ; HEX0[0]       ; 12.047 ; 12.047 ; 12.047 ; 12.047 ;
; A[4]        ; HEX0[1]       ; 12.076 ; 12.076 ; 12.076 ; 12.076 ;
; A[4]        ; HEX0[2]       ;        ; 12.305 ; 12.305 ;        ;
; A[4]        ; HEX0[3]       ; 12.417 ; 12.417 ; 12.417 ; 12.417 ;
; A[4]        ; HEX0[4]       ; 12.447 ;        ;        ; 12.447 ;
; A[4]        ; HEX0[5]       ; 12.445 ;        ;        ; 12.445 ;
; A[4]        ; HEX0[6]       ; 12.436 ; 12.436 ; 12.436 ; 12.436 ;
; A[4]        ; LEDG[1]       ; 16.927 ;        ;        ; 16.927 ;
; A[4]        ; LEDG[2]       ; 15.435 ;        ;        ; 15.435 ;
; A[4]        ; LEDG[3]       ; 15.819 ;        ;        ; 15.819 ;
; A[4]        ; LEDG[4]       ; 15.797 ;        ;        ; 15.797 ;
; A[4]        ; LEDG[5]       ;        ; 16.578 ; 16.578 ;        ;
; A[4]        ; SRAM_ADDR[4]  ; 10.516 ;        ;        ; 10.516 ;
; A[4]        ; SRAM_CE_N     ; 16.194 ;        ;        ; 16.194 ;
; A[4]        ; SRAM_DQ[0]    ; 17.357 ; 17.357 ; 17.357 ; 17.357 ;
; A[4]        ; SRAM_DQ[1]    ; 17.367 ; 17.367 ; 17.367 ; 17.367 ;
; A[4]        ; SRAM_DQ[2]    ; 17.088 ; 17.088 ; 17.088 ; 17.088 ;
; A[4]        ; SRAM_DQ[3]    ; 17.098 ; 17.098 ; 17.098 ; 17.098 ;
; A[4]        ; SRAM_DQ[4]    ; 17.131 ; 17.131 ; 17.131 ; 17.131 ;
; A[4]        ; SRAM_DQ[5]    ; 17.176 ; 17.176 ; 17.176 ; 17.176 ;
; A[4]        ; SRAM_DQ[6]    ; 17.429 ; 17.429 ; 17.429 ; 17.429 ;
; A[4]        ; SRAM_DQ[7]    ; 17.437 ; 17.437 ; 17.437 ; 17.437 ;
; A[4]        ; SRAM_DQ[8]    ; 17.096 ; 17.096 ; 17.096 ; 17.096 ;
; A[4]        ; SRAM_DQ[9]    ; 17.096 ; 17.096 ; 17.096 ; 17.096 ;
; A[4]        ; SRAM_DQ[10]   ; 17.082 ; 17.082 ; 17.082 ; 17.082 ;
; A[4]        ; SRAM_DQ[11]   ; 17.086 ; 17.086 ; 17.086 ; 17.086 ;
; A[4]        ; SRAM_DQ[12]   ; 16.809 ; 16.809 ; 16.809 ; 16.809 ;
; A[4]        ; SRAM_DQ[13]   ; 17.092 ; 17.092 ; 17.092 ; 17.092 ;
; A[4]        ; SRAM_DQ[14]   ; 17.092 ; 17.092 ; 17.092 ; 17.092 ;
; A[4]        ; SRAM_DQ[15]   ; 17.348 ; 17.348 ; 17.348 ; 17.348 ;
; A[4]        ; U1OE_n        ;        ; 13.493 ; 13.493 ;        ;
; A[5]        ; BUSDIR_n      ;        ; 12.832 ; 12.832 ;        ;
; A[5]        ; D[0]          ; 19.305 ; 19.305 ; 19.305 ; 19.305 ;
; A[5]        ; D[1]          ; 20.245 ; 20.245 ; 20.245 ; 20.245 ;
; A[5]        ; D[2]          ; 19.381 ; 19.381 ; 19.381 ; 19.381 ;
; A[5]        ; D[3]          ; 19.644 ; 19.644 ; 19.644 ; 19.644 ;
; A[5]        ; D[4]          ; 19.200 ; 19.200 ; 19.200 ; 19.200 ;
; A[5]        ; D[5]          ; 17.256 ; 16.872 ; 16.872 ; 17.256 ;
; A[5]        ; D[6]          ; 17.214 ; 16.525 ; 16.525 ; 17.214 ;
; A[5]        ; D[7]          ; 17.231 ; 16.816 ; 16.816 ; 17.231 ;
; A[5]        ; HEX0[0]       ; 11.800 ; 11.800 ; 11.800 ; 11.800 ;
; A[5]        ; HEX0[1]       ; 11.832 ; 11.832 ; 11.832 ; 11.832 ;
; A[5]        ; HEX0[2]       ; 12.062 ;        ;        ; 12.062 ;
; A[5]        ; HEX0[3]       ; 12.174 ; 12.174 ; 12.174 ; 12.174 ;
; A[5]        ; HEX0[4]       ;        ; 12.166 ; 12.166 ;        ;
; A[5]        ; HEX0[5]       ; 12.199 ; 12.199 ; 12.199 ; 12.199 ;
; A[5]        ; HEX0[6]       ; 12.193 ; 12.193 ; 12.193 ; 12.193 ;
; A[5]        ; LEDG[1]       ; 17.065 ;        ;        ; 17.065 ;
; A[5]        ; LEDG[2]       ; 15.573 ;        ;        ; 15.573 ;
; A[5]        ; LEDG[3]       ; 15.957 ;        ;        ; 15.957 ;
; A[5]        ; LEDG[4]       ; 15.935 ;        ;        ; 15.935 ;
; A[5]        ; LEDG[5]       ;        ; 16.716 ; 16.716 ;        ;
; A[5]        ; SRAM_ADDR[5]  ; 10.131 ;        ;        ; 10.131 ;
; A[5]        ; SRAM_CE_N     ; 16.332 ;        ;        ; 16.332 ;
; A[5]        ; SRAM_DQ[0]    ; 17.495 ; 17.495 ; 17.495 ; 17.495 ;
; A[5]        ; SRAM_DQ[1]    ; 17.505 ; 17.505 ; 17.505 ; 17.505 ;
; A[5]        ; SRAM_DQ[2]    ; 17.226 ; 17.226 ; 17.226 ; 17.226 ;
; A[5]        ; SRAM_DQ[3]    ; 17.236 ; 17.236 ; 17.236 ; 17.236 ;
; A[5]        ; SRAM_DQ[4]    ; 17.269 ; 17.269 ; 17.269 ; 17.269 ;
; A[5]        ; SRAM_DQ[5]    ; 17.314 ; 17.314 ; 17.314 ; 17.314 ;
; A[5]        ; SRAM_DQ[6]    ; 17.567 ; 17.567 ; 17.567 ; 17.567 ;
; A[5]        ; SRAM_DQ[7]    ; 17.575 ; 17.575 ; 17.575 ; 17.575 ;
; A[5]        ; SRAM_DQ[8]    ; 17.234 ; 17.234 ; 17.234 ; 17.234 ;
; A[5]        ; SRAM_DQ[9]    ; 17.234 ; 17.234 ; 17.234 ; 17.234 ;
; A[5]        ; SRAM_DQ[10]   ; 17.220 ; 17.220 ; 17.220 ; 17.220 ;
; A[5]        ; SRAM_DQ[11]   ; 17.224 ; 17.224 ; 17.224 ; 17.224 ;
; A[5]        ; SRAM_DQ[12]   ; 16.947 ; 16.947 ; 16.947 ; 16.947 ;
; A[5]        ; SRAM_DQ[13]   ; 17.230 ; 17.230 ; 17.230 ; 17.230 ;
; A[5]        ; SRAM_DQ[14]   ; 17.230 ; 17.230 ; 17.230 ; 17.230 ;
; A[5]        ; SRAM_DQ[15]   ; 17.486 ; 17.486 ; 17.486 ; 17.486 ;
; A[5]        ; U1OE_n        ;        ; 13.631 ; 13.631 ;        ;
; A[6]        ; BUSDIR_n      ;        ; 13.704 ; 13.704 ;        ;
; A[6]        ; D[0]          ; 20.899 ; 20.899 ; 20.899 ; 20.899 ;
; A[6]        ; D[1]          ; 21.839 ; 21.839 ; 21.839 ; 21.839 ;
; A[6]        ; D[2]          ; 20.975 ; 20.975 ; 20.975 ; 20.975 ;
; A[6]        ; D[3]          ; 21.238 ; 21.238 ; 21.238 ; 21.238 ;
; A[6]        ; D[4]          ; 20.149 ; 20.149 ; 20.149 ; 20.149 ;
; A[6]        ; D[5]          ; 18.850 ; 18.466 ; 18.466 ; 18.850 ;
; A[6]        ; D[6]          ; 18.808 ; 18.119 ; 18.119 ; 18.808 ;
; A[6]        ; D[7]          ; 18.825 ; 18.410 ; 18.410 ; 18.825 ;
; A[6]        ; HEX0[0]       ; 11.471 ; 11.471 ; 11.471 ; 11.471 ;
; A[6]        ; HEX0[1]       ; 11.506 ;        ;        ; 11.506 ;
; A[6]        ; HEX0[2]       ; 11.739 ; 11.739 ; 11.739 ; 11.739 ;
; A[6]        ; HEX0[3]       ; 11.845 ; 11.845 ; 11.845 ; 11.845 ;
; A[6]        ; HEX0[4]       ; 11.875 ; 11.875 ; 11.875 ; 11.875 ;
; A[6]        ; HEX0[5]       ; 11.842 ; 11.842 ; 11.842 ; 11.842 ;
; A[6]        ; HEX0[6]       ; 11.870 ; 11.870 ; 11.870 ; 11.870 ;
; A[6]        ; LEDG[1]       ; 18.659 ;        ;        ; 18.659 ;
; A[6]        ; LEDG[2]       ; 17.167 ;        ;        ; 17.167 ;
; A[6]        ; LEDG[3]       ; 17.551 ;        ;        ; 17.551 ;
; A[6]        ; LEDG[4]       ; 17.529 ;        ;        ; 17.529 ;
; A[6]        ; LEDG[5]       ;        ; 18.310 ; 18.310 ;        ;
; A[6]        ; SRAM_ADDR[6]  ; 10.847 ;        ;        ; 10.847 ;
; A[6]        ; SRAM_CE_N     ; 17.926 ;        ;        ; 17.926 ;
; A[6]        ; SRAM_DQ[0]    ; 19.089 ; 19.089 ; 19.089 ; 19.089 ;
; A[6]        ; SRAM_DQ[1]    ; 19.099 ; 19.099 ; 19.099 ; 19.099 ;
; A[6]        ; SRAM_DQ[2]    ; 18.820 ; 18.820 ; 18.820 ; 18.820 ;
; A[6]        ; SRAM_DQ[3]    ; 18.830 ; 18.830 ; 18.830 ; 18.830 ;
; A[6]        ; SRAM_DQ[4]    ; 18.863 ; 18.863 ; 18.863 ; 18.863 ;
; A[6]        ; SRAM_DQ[5]    ; 18.908 ; 18.908 ; 18.908 ; 18.908 ;
; A[6]        ; SRAM_DQ[6]    ; 19.161 ; 19.161 ; 19.161 ; 19.161 ;
; A[6]        ; SRAM_DQ[7]    ; 19.169 ; 19.169 ; 19.169 ; 19.169 ;
; A[6]        ; SRAM_DQ[8]    ; 18.828 ; 18.828 ; 18.828 ; 18.828 ;
; A[6]        ; SRAM_DQ[9]    ; 18.828 ; 18.828 ; 18.828 ; 18.828 ;
; A[6]        ; SRAM_DQ[10]   ; 18.814 ; 18.814 ; 18.814 ; 18.814 ;
; A[6]        ; SRAM_DQ[11]   ; 18.818 ; 18.818 ; 18.818 ; 18.818 ;
; A[6]        ; SRAM_DQ[12]   ; 18.541 ; 18.541 ; 18.541 ; 18.541 ;
; A[6]        ; SRAM_DQ[13]   ; 18.824 ; 18.824 ; 18.824 ; 18.824 ;
; A[6]        ; SRAM_DQ[14]   ; 18.824 ; 18.824 ; 18.824 ; 18.824 ;
; A[6]        ; SRAM_DQ[15]   ; 19.080 ; 19.080 ; 19.080 ; 19.080 ;
; A[6]        ; U1OE_n        ;        ; 14.849 ; 14.849 ;        ;
; A[7]        ; BUSDIR_n      ;        ; 12.078 ; 12.078 ;        ;
; A[7]        ; D[0]          ; 19.482 ; 19.482 ; 19.482 ; 19.482 ;
; A[7]        ; D[1]          ; 20.422 ; 20.422 ; 20.422 ; 20.422 ;
; A[7]        ; D[2]          ; 19.558 ; 19.558 ; 19.558 ; 19.558 ;
; A[7]        ; D[3]          ; 19.821 ; 19.821 ; 19.821 ; 19.821 ;
; A[7]        ; D[4]          ; 18.732 ; 18.732 ; 18.732 ; 18.732 ;
; A[7]        ; D[5]          ; 17.433 ; 17.049 ; 17.049 ; 17.433 ;
; A[7]        ; D[6]          ; 17.391 ; 16.702 ; 16.702 ; 17.391 ;
; A[7]        ; D[7]          ; 17.408 ; 16.993 ; 16.993 ; 17.408 ;
; A[7]        ; HEX0[0]       ; 11.514 ; 11.514 ; 11.514 ; 11.514 ;
; A[7]        ; HEX0[1]       ; 11.546 ; 11.546 ; 11.546 ; 11.546 ;
; A[7]        ; HEX0[2]       ; 11.778 ; 11.778 ; 11.778 ; 11.778 ;
; A[7]        ; HEX0[3]       ; 11.888 ; 11.888 ; 11.888 ; 11.888 ;
; A[7]        ; HEX0[4]       ;        ; 11.919 ; 11.919 ;        ;
; A[7]        ; HEX0[5]       ; 11.916 ; 11.916 ; 11.916 ; 11.916 ;
; A[7]        ; HEX0[6]       ; 11.905 ; 11.905 ; 11.905 ; 11.905 ;
; A[7]        ; LEDG[1]       ; 17.242 ;        ;        ; 17.242 ;
; A[7]        ; LEDG[2]       ; 15.750 ;        ;        ; 15.750 ;
; A[7]        ; LEDG[3]       ; 16.134 ;        ;        ; 16.134 ;
; A[7]        ; LEDG[4]       ; 16.112 ;        ;        ; 16.112 ;
; A[7]        ; LEDG[5]       ;        ; 16.893 ; 16.893 ;        ;
; A[7]        ; SRAM_ADDR[7]  ; 10.982 ;        ;        ; 10.982 ;
; A[7]        ; SRAM_CE_N     ; 16.509 ;        ;        ; 16.509 ;
; A[7]        ; SRAM_DQ[0]    ; 17.672 ; 17.672 ; 17.672 ; 17.672 ;
; A[7]        ; SRAM_DQ[1]    ; 17.682 ; 17.682 ; 17.682 ; 17.682 ;
; A[7]        ; SRAM_DQ[2]    ; 17.403 ; 17.403 ; 17.403 ; 17.403 ;
; A[7]        ; SRAM_DQ[3]    ; 17.413 ; 17.413 ; 17.413 ; 17.413 ;
; A[7]        ; SRAM_DQ[4]    ; 17.446 ; 17.446 ; 17.446 ; 17.446 ;
; A[7]        ; SRAM_DQ[5]    ; 17.491 ; 17.491 ; 17.491 ; 17.491 ;
; A[7]        ; SRAM_DQ[6]    ; 17.744 ; 17.744 ; 17.744 ; 17.744 ;
; A[7]        ; SRAM_DQ[7]    ; 17.752 ; 17.752 ; 17.752 ; 17.752 ;
; A[7]        ; SRAM_DQ[8]    ; 17.411 ; 17.411 ; 17.411 ; 17.411 ;
; A[7]        ; SRAM_DQ[9]    ; 17.411 ; 17.411 ; 17.411 ; 17.411 ;
; A[7]        ; SRAM_DQ[10]   ; 17.397 ; 17.397 ; 17.397 ; 17.397 ;
; A[7]        ; SRAM_DQ[11]   ; 17.401 ; 17.401 ; 17.401 ; 17.401 ;
; A[7]        ; SRAM_DQ[12]   ; 17.124 ; 17.124 ; 17.124 ; 17.124 ;
; A[7]        ; SRAM_DQ[13]   ; 17.407 ; 17.407 ; 17.407 ; 17.407 ;
; A[7]        ; SRAM_DQ[14]   ; 17.407 ; 17.407 ; 17.407 ; 17.407 ;
; A[7]        ; SRAM_DQ[15]   ; 17.663 ; 17.663 ; 17.663 ; 17.663 ;
; A[7]        ; U1OE_n        ;        ; 13.534 ; 13.534 ;        ;
; A[8]        ; D[0]          ; 24.339 ; 24.339 ; 24.339 ; 24.339 ;
; A[8]        ; D[1]          ; 25.279 ; 25.279 ; 25.279 ; 25.279 ;
; A[8]        ; D[2]          ; 24.415 ; 24.415 ; 24.415 ; 24.415 ;
; A[8]        ; D[3]          ; 24.678 ; 24.678 ; 24.678 ; 24.678 ;
; A[8]        ; D[4]          ; 23.589 ; 23.589 ; 23.589 ; 23.589 ;
; A[8]        ; D[5]          ; 22.290 ; 21.906 ; 21.906 ; 22.290 ;
; A[8]        ; D[6]          ; 22.248 ; 21.559 ; 21.559 ; 22.248 ;
; A[8]        ; D[7]          ; 22.265 ; 21.850 ; 21.850 ; 22.265 ;
; A[8]        ; HEX1[0]       ; 11.646 ; 11.646 ; 11.646 ; 11.646 ;
; A[8]        ; HEX1[1]       ; 11.278 ; 11.278 ; 11.278 ; 11.278 ;
; A[8]        ; HEX1[2]       ;        ; 11.273 ; 11.273 ;        ;
; A[8]        ; HEX1[3]       ; 11.282 ; 11.282 ; 11.282 ; 11.282 ;
; A[8]        ; HEX1[4]       ; 11.297 ;        ;        ; 11.297 ;
; A[8]        ; HEX1[5]       ; 11.662 ;        ;        ; 11.662 ;
; A[8]        ; HEX1[6]       ; 11.521 ; 11.521 ; 11.521 ; 11.521 ;
; A[8]        ; LEDG[1]       ; 22.099 ;        ;        ; 22.099 ;
; A[8]        ; LEDG[2]       ; 20.607 ;        ;        ; 20.607 ;
; A[8]        ; LEDG[3]       ; 20.991 ;        ;        ; 20.991 ;
; A[8]        ; LEDG[4]       ; 20.969 ;        ;        ; 20.969 ;
; A[8]        ; LEDG[5]       ;        ; 21.750 ; 21.750 ;        ;
; A[8]        ; SRAM_ADDR[8]  ; 10.494 ;        ;        ; 10.494 ;
; A[8]        ; SRAM_CE_N     ; 21.366 ;        ;        ; 21.366 ;
; A[8]        ; SRAM_DQ[0]    ; 22.529 ; 22.529 ; 22.529 ; 22.529 ;
; A[8]        ; SRAM_DQ[1]    ; 22.539 ; 22.539 ; 22.539 ; 22.539 ;
; A[8]        ; SRAM_DQ[2]    ; 22.260 ; 22.260 ; 22.260 ; 22.260 ;
; A[8]        ; SRAM_DQ[3]    ; 22.270 ; 22.270 ; 22.270 ; 22.270 ;
; A[8]        ; SRAM_DQ[4]    ; 22.303 ; 22.303 ; 22.303 ; 22.303 ;
; A[8]        ; SRAM_DQ[5]    ; 22.348 ; 22.348 ; 22.348 ; 22.348 ;
; A[8]        ; SRAM_DQ[6]    ; 22.601 ; 22.601 ; 22.601 ; 22.601 ;
; A[8]        ; SRAM_DQ[7]    ; 22.609 ; 22.609 ; 22.609 ; 22.609 ;
; A[8]        ; SRAM_DQ[8]    ; 22.268 ; 22.268 ; 22.268 ; 22.268 ;
; A[8]        ; SRAM_DQ[9]    ; 22.268 ; 22.268 ; 22.268 ; 22.268 ;
; A[8]        ; SRAM_DQ[10]   ; 22.254 ; 22.254 ; 22.254 ; 22.254 ;
; A[8]        ; SRAM_DQ[11]   ; 22.258 ; 22.258 ; 22.258 ; 22.258 ;
; A[8]        ; SRAM_DQ[12]   ; 21.981 ; 21.981 ; 21.981 ; 21.981 ;
; A[8]        ; SRAM_DQ[13]   ; 22.264 ; 22.264 ; 22.264 ; 22.264 ;
; A[8]        ; SRAM_DQ[14]   ; 22.264 ; 22.264 ; 22.264 ; 22.264 ;
; A[8]        ; SRAM_DQ[15]   ; 22.520 ; 22.520 ; 22.520 ; 22.520 ;
; A[9]        ; D[0]          ; 25.733 ; 25.733 ; 25.733 ; 25.733 ;
; A[9]        ; D[1]          ; 26.673 ; 26.673 ; 26.673 ; 26.673 ;
; A[9]        ; D[2]          ; 25.809 ; 25.809 ; 25.809 ; 25.809 ;
; A[9]        ; D[3]          ; 26.072 ; 26.072 ; 26.072 ; 26.072 ;
; A[9]        ; D[4]          ; 24.983 ; 24.983 ; 24.983 ; 24.983 ;
; A[9]        ; D[5]          ; 23.684 ; 23.300 ; 23.300 ; 23.684 ;
; A[9]        ; D[6]          ; 23.642 ; 22.953 ; 22.953 ; 23.642 ;
; A[9]        ; D[7]          ; 23.659 ; 23.244 ; 23.244 ; 23.659 ;
; A[9]        ; HEX1[0]       ; 13.071 ; 13.071 ; 13.071 ; 13.071 ;
; A[9]        ; HEX1[1]       ; 12.701 ; 12.701 ; 12.701 ; 12.701 ;
; A[9]        ; HEX1[2]       ; 12.699 ;        ;        ; 12.699 ;
; A[9]        ; HEX1[3]       ; 12.710 ; 12.710 ; 12.710 ; 12.710 ;
; A[9]        ; HEX1[4]       ;        ; 12.724 ; 12.724 ;        ;
; A[9]        ; HEX1[5]       ; 13.089 ; 13.089 ; 13.089 ; 13.089 ;
; A[9]        ; HEX1[6]       ; 12.958 ; 12.958 ; 12.958 ; 12.958 ;
; A[9]        ; LEDG[1]       ; 23.493 ;        ;        ; 23.493 ;
; A[9]        ; LEDG[2]       ; 22.001 ;        ;        ; 22.001 ;
; A[9]        ; LEDG[3]       ; 22.385 ;        ;        ; 22.385 ;
; A[9]        ; LEDG[4]       ; 22.363 ;        ;        ; 22.363 ;
; A[9]        ; LEDG[5]       ;        ; 23.144 ; 23.144 ;        ;
; A[9]        ; SRAM_ADDR[9]  ; 10.553 ;        ;        ; 10.553 ;
; A[9]        ; SRAM_CE_N     ; 22.760 ;        ;        ; 22.760 ;
; A[9]        ; SRAM_DQ[0]    ; 23.923 ; 23.923 ; 23.923 ; 23.923 ;
; A[9]        ; SRAM_DQ[1]    ; 23.933 ; 23.933 ; 23.933 ; 23.933 ;
; A[9]        ; SRAM_DQ[2]    ; 23.654 ; 23.654 ; 23.654 ; 23.654 ;
; A[9]        ; SRAM_DQ[3]    ; 23.664 ; 23.664 ; 23.664 ; 23.664 ;
; A[9]        ; SRAM_DQ[4]    ; 23.697 ; 23.697 ; 23.697 ; 23.697 ;
; A[9]        ; SRAM_DQ[5]    ; 23.742 ; 23.742 ; 23.742 ; 23.742 ;
; A[9]        ; SRAM_DQ[6]    ; 23.995 ; 23.995 ; 23.995 ; 23.995 ;
; A[9]        ; SRAM_DQ[7]    ; 24.003 ; 24.003 ; 24.003 ; 24.003 ;
; A[9]        ; SRAM_DQ[8]    ; 23.662 ; 23.662 ; 23.662 ; 23.662 ;
; A[9]        ; SRAM_DQ[9]    ; 23.662 ; 23.662 ; 23.662 ; 23.662 ;
; A[9]        ; SRAM_DQ[10]   ; 23.648 ; 23.648 ; 23.648 ; 23.648 ;
; A[9]        ; SRAM_DQ[11]   ; 23.652 ; 23.652 ; 23.652 ; 23.652 ;
; A[9]        ; SRAM_DQ[12]   ; 23.375 ; 23.375 ; 23.375 ; 23.375 ;
; A[9]        ; SRAM_DQ[13]   ; 23.658 ; 23.658 ; 23.658 ; 23.658 ;
; A[9]        ; SRAM_DQ[14]   ; 23.658 ; 23.658 ; 23.658 ; 23.658 ;
; A[9]        ; SRAM_DQ[15]   ; 23.914 ; 23.914 ; 23.914 ; 23.914 ;
; A[10]       ; D[0]          ; 24.583 ; 24.583 ; 24.583 ; 24.583 ;
; A[10]       ; D[1]          ; 25.523 ; 25.523 ; 25.523 ; 25.523 ;
; A[10]       ; D[2]          ; 24.659 ; 24.659 ; 24.659 ; 24.659 ;
; A[10]       ; D[3]          ; 24.922 ; 24.922 ; 24.922 ; 24.922 ;
; A[10]       ; D[4]          ; 23.833 ; 23.833 ; 23.833 ; 23.833 ;
; A[10]       ; D[5]          ; 22.534 ; 22.150 ; 22.150 ; 22.534 ;
; A[10]       ; D[6]          ; 22.492 ; 21.803 ; 21.803 ; 22.492 ;
; A[10]       ; D[7]          ; 22.509 ; 22.094 ; 22.094 ; 22.509 ;
; A[10]       ; HEX1[0]       ; 11.934 ; 11.934 ; 11.934 ; 11.934 ;
; A[10]       ; HEX1[1]       ; 11.555 ;        ;        ; 11.555 ;
; A[10]       ; HEX1[2]       ; 11.527 ; 11.527 ; 11.527 ; 11.527 ;
; A[10]       ; HEX1[3]       ; 11.568 ; 11.568 ; 11.568 ; 11.568 ;
; A[10]       ; HEX1[4]       ; 11.576 ; 11.576 ; 11.576 ; 11.576 ;
; A[10]       ; HEX1[5]       ; 11.936 ; 11.936 ; 11.936 ; 11.936 ;
; A[10]       ; HEX1[6]       ; 11.820 ; 11.820 ; 11.820 ; 11.820 ;
; A[10]       ; LEDG[1]       ; 22.343 ;        ;        ; 22.343 ;
; A[10]       ; LEDG[2]       ; 20.851 ;        ;        ; 20.851 ;
; A[10]       ; LEDG[3]       ; 21.235 ;        ;        ; 21.235 ;
; A[10]       ; LEDG[4]       ; 21.213 ;        ;        ; 21.213 ;
; A[10]       ; LEDG[5]       ;        ; 21.994 ; 21.994 ;        ;
; A[10]       ; SRAM_ADDR[10] ; 10.823 ;        ;        ; 10.823 ;
; A[10]       ; SRAM_CE_N     ; 21.610 ;        ;        ; 21.610 ;
; A[10]       ; SRAM_DQ[0]    ; 22.773 ; 22.773 ; 22.773 ; 22.773 ;
; A[10]       ; SRAM_DQ[1]    ; 22.783 ; 22.783 ; 22.783 ; 22.783 ;
; A[10]       ; SRAM_DQ[2]    ; 22.504 ; 22.504 ; 22.504 ; 22.504 ;
; A[10]       ; SRAM_DQ[3]    ; 22.514 ; 22.514 ; 22.514 ; 22.514 ;
; A[10]       ; SRAM_DQ[4]    ; 22.547 ; 22.547 ; 22.547 ; 22.547 ;
; A[10]       ; SRAM_DQ[5]    ; 22.592 ; 22.592 ; 22.592 ; 22.592 ;
; A[10]       ; SRAM_DQ[6]    ; 22.845 ; 22.845 ; 22.845 ; 22.845 ;
; A[10]       ; SRAM_DQ[7]    ; 22.853 ; 22.853 ; 22.853 ; 22.853 ;
; A[10]       ; SRAM_DQ[8]    ; 22.512 ; 22.512 ; 22.512 ; 22.512 ;
; A[10]       ; SRAM_DQ[9]    ; 22.512 ; 22.512 ; 22.512 ; 22.512 ;
; A[10]       ; SRAM_DQ[10]   ; 22.498 ; 22.498 ; 22.498 ; 22.498 ;
; A[10]       ; SRAM_DQ[11]   ; 22.502 ; 22.502 ; 22.502 ; 22.502 ;
; A[10]       ; SRAM_DQ[12]   ; 22.225 ; 22.225 ; 22.225 ; 22.225 ;
; A[10]       ; SRAM_DQ[13]   ; 22.508 ; 22.508 ; 22.508 ; 22.508 ;
; A[10]       ; SRAM_DQ[14]   ; 22.508 ; 22.508 ; 22.508 ; 22.508 ;
; A[10]       ; SRAM_DQ[15]   ; 22.764 ; 22.764 ; 22.764 ; 22.764 ;
; A[11]       ; D[0]          ; 24.310 ; 24.310 ; 24.310 ; 24.310 ;
; A[11]       ; D[1]          ; 25.250 ; 25.250 ; 25.250 ; 25.250 ;
; A[11]       ; D[2]          ; 24.386 ; 24.386 ; 24.386 ; 24.386 ;
; A[11]       ; D[3]          ; 24.649 ; 24.649 ; 24.649 ; 24.649 ;
; A[11]       ; D[4]          ; 23.560 ; 23.560 ; 23.560 ; 23.560 ;
; A[11]       ; D[5]          ; 22.261 ; 21.877 ; 21.877 ; 22.261 ;
; A[11]       ; D[6]          ; 22.219 ; 21.530 ; 21.530 ; 22.219 ;
; A[11]       ; D[7]          ; 22.236 ; 21.821 ; 21.821 ; 22.236 ;
; A[11]       ; HEX1[0]       ; 11.625 ; 11.625 ; 11.625 ; 11.625 ;
; A[11]       ; HEX1[1]       ; 11.248 ; 11.248 ; 11.248 ; 11.248 ;
; A[11]       ; HEX1[2]       ; 11.248 ; 11.248 ; 11.248 ; 11.248 ;
; A[11]       ; HEX1[3]       ; 11.259 ; 11.259 ; 11.259 ; 11.259 ;
; A[11]       ; HEX1[4]       ;        ; 11.268 ; 11.268 ;        ;
; A[11]       ; HEX1[5]       ; 11.632 ; 11.632 ; 11.632 ; 11.632 ;
; A[11]       ; HEX1[6]       ; 11.511 ; 11.511 ; 11.511 ; 11.511 ;
; A[11]       ; LEDG[1]       ; 22.070 ;        ;        ; 22.070 ;
; A[11]       ; LEDG[2]       ; 20.578 ;        ;        ; 20.578 ;
; A[11]       ; LEDG[3]       ; 20.962 ;        ;        ; 20.962 ;
; A[11]       ; LEDG[4]       ; 20.940 ;        ;        ; 20.940 ;
; A[11]       ; LEDG[5]       ;        ; 21.721 ; 21.721 ;        ;
; A[11]       ; SRAM_ADDR[11] ; 10.833 ;        ;        ; 10.833 ;
; A[11]       ; SRAM_CE_N     ; 21.337 ;        ;        ; 21.337 ;
; A[11]       ; SRAM_DQ[0]    ; 22.500 ; 22.500 ; 22.500 ; 22.500 ;
; A[11]       ; SRAM_DQ[1]    ; 22.510 ; 22.510 ; 22.510 ; 22.510 ;
; A[11]       ; SRAM_DQ[2]    ; 22.231 ; 22.231 ; 22.231 ; 22.231 ;
; A[11]       ; SRAM_DQ[3]    ; 22.241 ; 22.241 ; 22.241 ; 22.241 ;
; A[11]       ; SRAM_DQ[4]    ; 22.274 ; 22.274 ; 22.274 ; 22.274 ;
; A[11]       ; SRAM_DQ[5]    ; 22.319 ; 22.319 ; 22.319 ; 22.319 ;
; A[11]       ; SRAM_DQ[6]    ; 22.572 ; 22.572 ; 22.572 ; 22.572 ;
; A[11]       ; SRAM_DQ[7]    ; 22.580 ; 22.580 ; 22.580 ; 22.580 ;
; A[11]       ; SRAM_DQ[8]    ; 22.239 ; 22.239 ; 22.239 ; 22.239 ;
; A[11]       ; SRAM_DQ[9]    ; 22.239 ; 22.239 ; 22.239 ; 22.239 ;
; A[11]       ; SRAM_DQ[10]   ; 22.225 ; 22.225 ; 22.225 ; 22.225 ;
; A[11]       ; SRAM_DQ[11]   ; 22.229 ; 22.229 ; 22.229 ; 22.229 ;
; A[11]       ; SRAM_DQ[12]   ; 21.952 ; 21.952 ; 21.952 ; 21.952 ;
; A[11]       ; SRAM_DQ[13]   ; 22.235 ; 22.235 ; 22.235 ; 22.235 ;
; A[11]       ; SRAM_DQ[14]   ; 22.235 ; 22.235 ; 22.235 ; 22.235 ;
; A[11]       ; SRAM_DQ[15]   ; 22.491 ; 22.491 ; 22.491 ; 22.491 ;
; A[12]       ; D[0]          ; 22.771 ; 22.771 ; 22.771 ; 22.771 ;
; A[12]       ; D[1]          ; 23.711 ; 23.711 ; 23.711 ; 23.711 ;
; A[12]       ; D[2]          ; 22.847 ; 22.847 ; 22.847 ; 22.847 ;
; A[12]       ; D[3]          ; 23.110 ; 23.110 ; 23.110 ; 23.110 ;
; A[12]       ; D[4]          ; 22.021 ; 22.021 ; 22.021 ; 22.021 ;
; A[12]       ; D[5]          ; 20.722 ; 20.338 ; 20.338 ; 20.722 ;
; A[12]       ; D[6]          ; 20.680 ; 19.991 ; 19.991 ; 20.680 ;
; A[12]       ; D[7]          ; 20.697 ; 20.282 ; 20.282 ; 20.697 ;
; A[12]       ; HEX2[0]       ; 11.262 ; 11.262 ; 11.262 ; 11.262 ;
; A[12]       ; HEX2[1]       ; 11.038 ; 11.038 ; 11.038 ; 11.038 ;
; A[12]       ; HEX2[2]       ;        ; 11.080 ; 11.080 ;        ;
; A[12]       ; HEX2[3]       ; 11.080 ; 11.080 ; 11.080 ; 11.080 ;
; A[12]       ; HEX2[4]       ; 11.280 ;        ;        ; 11.280 ;
; A[12]       ; HEX2[5]       ; 11.384 ;        ;        ; 11.384 ;
; A[12]       ; HEX2[6]       ; 11.406 ; 11.406 ; 11.406 ; 11.406 ;
; A[12]       ; LEDG[1]       ; 20.531 ;        ;        ; 20.531 ;
; A[12]       ; LEDG[2]       ; 19.039 ;        ;        ; 19.039 ;
; A[12]       ; LEDG[3]       ; 19.423 ;        ;        ; 19.423 ;
; A[12]       ; LEDG[4]       ; 19.401 ;        ;        ; 19.401 ;
; A[12]       ; LEDG[5]       ;        ; 20.182 ; 20.182 ;        ;
; A[12]       ; SRAM_ADDR[12] ; 10.960 ;        ;        ; 10.960 ;
; A[12]       ; SRAM_CE_N     ; 19.798 ;        ;        ; 19.798 ;
; A[12]       ; SRAM_DQ[0]    ; 20.961 ; 20.961 ; 20.961 ; 20.961 ;
; A[12]       ; SRAM_DQ[1]    ; 20.971 ; 20.971 ; 20.971 ; 20.971 ;
; A[12]       ; SRAM_DQ[2]    ; 20.692 ; 20.692 ; 20.692 ; 20.692 ;
; A[12]       ; SRAM_DQ[3]    ; 20.702 ; 20.702 ; 20.702 ; 20.702 ;
; A[12]       ; SRAM_DQ[4]    ; 20.735 ; 20.735 ; 20.735 ; 20.735 ;
; A[12]       ; SRAM_DQ[5]    ; 20.780 ; 20.780 ; 20.780 ; 20.780 ;
; A[12]       ; SRAM_DQ[6]    ; 21.033 ; 21.033 ; 21.033 ; 21.033 ;
; A[12]       ; SRAM_DQ[7]    ; 21.041 ; 21.041 ; 21.041 ; 21.041 ;
; A[12]       ; SRAM_DQ[8]    ; 20.700 ; 20.700 ; 20.700 ; 20.700 ;
; A[12]       ; SRAM_DQ[9]    ; 20.700 ; 20.700 ; 20.700 ; 20.700 ;
; A[12]       ; SRAM_DQ[10]   ; 20.686 ; 20.686 ; 20.686 ; 20.686 ;
; A[12]       ; SRAM_DQ[11]   ; 20.690 ; 20.690 ; 20.690 ; 20.690 ;
; A[12]       ; SRAM_DQ[12]   ; 20.413 ; 20.413 ; 20.413 ; 20.413 ;
; A[12]       ; SRAM_DQ[13]   ; 20.696 ; 20.696 ; 20.696 ; 20.696 ;
; A[12]       ; SRAM_DQ[14]   ; 20.696 ; 20.696 ; 20.696 ; 20.696 ;
; A[12]       ; SRAM_DQ[15]   ; 20.952 ; 20.952 ; 20.952 ; 20.952 ;
; A[13]       ; D[0]          ; 21.580 ; 21.580 ; 21.580 ; 21.580 ;
; A[13]       ; D[1]          ; 22.520 ; 22.520 ; 22.520 ; 22.520 ;
; A[13]       ; D[2]          ; 21.656 ; 21.656 ; 21.656 ; 21.656 ;
; A[13]       ; D[3]          ; 21.919 ; 21.919 ; 21.919 ; 21.919 ;
; A[13]       ; D[4]          ; 20.830 ; 20.830 ; 20.830 ; 20.830 ;
; A[13]       ; D[5]          ; 19.531 ; 19.147 ; 19.147 ; 19.531 ;
; A[13]       ; D[6]          ; 19.489 ; 18.800 ; 18.800 ; 19.489 ;
; A[13]       ; D[7]          ; 19.506 ; 19.091 ; 19.091 ; 19.506 ;
; A[13]       ; HEX2[0]       ; 11.484 ; 11.484 ; 11.484 ; 11.484 ;
; A[13]       ; HEX2[1]       ; 11.258 ; 11.258 ; 11.258 ; 11.258 ;
; A[13]       ; HEX2[2]       ; 11.301 ;        ;        ; 11.301 ;
; A[13]       ; HEX2[3]       ; 11.296 ; 11.296 ; 11.296 ; 11.296 ;
; A[13]       ; HEX2[4]       ;        ; 11.464 ; 11.464 ;        ;
; A[13]       ; HEX2[5]       ; 11.604 ; 11.604 ; 11.604 ; 11.604 ;
; A[13]       ; HEX2[6]       ; 11.625 ; 11.625 ; 11.625 ; 11.625 ;
; A[13]       ; LEDG[1]       ; 19.340 ;        ;        ; 19.340 ;
; A[13]       ; LEDG[2]       ; 17.848 ;        ;        ; 17.848 ;
; A[13]       ; LEDG[3]       ; 18.232 ;        ;        ; 18.232 ;
; A[13]       ; LEDG[4]       ; 18.210 ;        ;        ; 18.210 ;
; A[13]       ; LEDG[5]       ;        ; 18.991 ; 18.991 ;        ;
; A[13]       ; SRAM_ADDR[13] ; 10.921 ;        ;        ; 10.921 ;
; A[13]       ; SRAM_CE_N     ; 18.607 ;        ;        ; 18.607 ;
; A[13]       ; SRAM_DQ[0]    ; 19.770 ; 19.770 ; 19.770 ; 19.770 ;
; A[13]       ; SRAM_DQ[1]    ; 19.780 ; 19.780 ; 19.780 ; 19.780 ;
; A[13]       ; SRAM_DQ[2]    ; 19.501 ; 19.501 ; 19.501 ; 19.501 ;
; A[13]       ; SRAM_DQ[3]    ; 19.511 ; 19.511 ; 19.511 ; 19.511 ;
; A[13]       ; SRAM_DQ[4]    ; 19.544 ; 19.544 ; 19.544 ; 19.544 ;
; A[13]       ; SRAM_DQ[5]    ; 19.589 ; 19.589 ; 19.589 ; 19.589 ;
; A[13]       ; SRAM_DQ[6]    ; 19.842 ; 19.842 ; 19.842 ; 19.842 ;
; A[13]       ; SRAM_DQ[7]    ; 19.850 ; 19.850 ; 19.850 ; 19.850 ;
; A[13]       ; SRAM_DQ[8]    ; 19.509 ; 19.509 ; 19.509 ; 19.509 ;
; A[13]       ; SRAM_DQ[9]    ; 19.509 ; 19.509 ; 19.509 ; 19.509 ;
; A[13]       ; SRAM_DQ[10]   ; 19.495 ; 19.495 ; 19.495 ; 19.495 ;
; A[13]       ; SRAM_DQ[11]   ; 19.499 ; 19.499 ; 19.499 ; 19.499 ;
; A[13]       ; SRAM_DQ[12]   ; 19.222 ; 19.222 ; 19.222 ; 19.222 ;
; A[13]       ; SRAM_DQ[13]   ; 19.505 ; 19.505 ; 19.505 ; 19.505 ;
; A[13]       ; SRAM_DQ[14]   ; 19.505 ; 19.505 ; 19.505 ; 19.505 ;
; A[13]       ; SRAM_DQ[15]   ; 19.761 ; 19.761 ; 19.761 ; 19.761 ;
; A[14]       ; D[0]          ; 21.766 ; 21.766 ; 21.766 ; 21.766 ;
; A[14]       ; D[1]          ; 22.706 ; 22.706 ; 22.706 ; 22.706 ;
; A[14]       ; D[2]          ; 21.842 ; 21.842 ; 21.842 ; 21.842 ;
; A[14]       ; D[3]          ; 22.105 ; 22.105 ; 22.105 ; 22.105 ;
; A[14]       ; D[4]          ; 21.016 ; 21.016 ; 21.016 ; 21.016 ;
; A[14]       ; D[5]          ; 19.717 ; 19.333 ; 19.333 ; 19.717 ;
; A[14]       ; D[6]          ; 19.675 ; 18.986 ; 18.986 ; 19.675 ;
; A[14]       ; D[7]          ; 19.692 ; 19.277 ; 19.277 ; 19.692 ;
; A[14]       ; HEX2[0]       ; 18.185 ; 18.185 ; 18.185 ; 18.185 ;
; A[14]       ; HEX2[1]       ; 17.996 ; 17.996 ; 17.996 ; 17.996 ;
; A[14]       ; HEX2[2]       ; 18.038 ; 18.038 ; 18.038 ; 18.038 ;
; A[14]       ; HEX2[3]       ; 18.039 ; 18.039 ; 18.039 ; 18.039 ;
; A[14]       ; HEX2[4]       ; 18.192 ; 18.192 ; 18.192 ; 18.192 ;
; A[14]       ; HEX2[5]       ; 18.307 ; 18.307 ; 18.307 ; 18.307 ;
; A[14]       ; HEX2[6]       ; 18.362 ; 18.362 ; 18.362 ; 18.362 ;
; A[14]       ; HEX3[0]       ; 19.542 ; 19.542 ; 19.542 ; 19.542 ;
; A[14]       ; HEX3[1]       ; 20.058 ; 20.058 ; 20.058 ; 20.058 ;
; A[14]       ; HEX3[2]       ; 19.371 ; 19.371 ; 19.371 ; 19.371 ;
; A[14]       ; HEX3[3]       ; 19.433 ; 19.433 ; 19.433 ; 19.433 ;
; A[14]       ; HEX3[4]       ; 18.845 ; 18.845 ; 18.845 ; 18.845 ;
; A[14]       ; HEX3[5]       ; 19.425 ; 19.425 ; 19.425 ; 19.425 ;
; A[14]       ; HEX3[6]       ; 19.042 ; 19.042 ; 19.042 ; 19.042 ;
; A[14]       ; LEDG[1]       ; 19.526 ; 16.978 ; 16.978 ; 19.526 ;
; A[14]       ; LEDG[2]       ; 18.034 ; 15.494 ; 15.494 ; 18.034 ;
; A[14]       ; LEDG[3]       ; 18.418 ; 15.875 ; 15.875 ; 18.418 ;
; A[14]       ; LEDG[4]       ; 18.396 ; 15.851 ; 15.851 ; 18.396 ;
; A[14]       ; LEDG[5]       ; 16.629 ; 19.177 ; 19.177 ; 16.629 ;
; A[14]       ; SRAM_ADDR[14] ; 16.036 ; 16.036 ; 16.036 ; 16.036 ;
; A[14]       ; SRAM_ADDR[15] ; 17.527 ; 17.527 ; 17.527 ; 17.527 ;
; A[14]       ; SRAM_ADDR[16] ; 18.068 ; 18.068 ; 18.068 ; 18.068 ;
; A[14]       ; SRAM_ADDR[17] ; 17.997 ; 17.997 ; 17.997 ; 17.997 ;
; A[14]       ; SRAM_CE_N     ; 18.793 ; 16.245 ; 16.245 ; 18.793 ;
; A[14]       ; SRAM_DQ[0]    ; 19.956 ; 19.956 ; 19.956 ; 19.956 ;
; A[14]       ; SRAM_DQ[1]    ; 19.966 ; 19.966 ; 19.966 ; 19.966 ;
; A[14]       ; SRAM_DQ[2]    ; 19.687 ; 19.687 ; 19.687 ; 19.687 ;
; A[14]       ; SRAM_DQ[3]    ; 19.697 ; 19.697 ; 19.697 ; 19.697 ;
; A[14]       ; SRAM_DQ[4]    ; 19.730 ; 19.730 ; 19.730 ; 19.730 ;
; A[14]       ; SRAM_DQ[5]    ; 19.775 ; 19.775 ; 19.775 ; 19.775 ;
; A[14]       ; SRAM_DQ[6]    ; 20.028 ; 20.028 ; 20.028 ; 20.028 ;
; A[14]       ; SRAM_DQ[7]    ; 20.036 ; 20.036 ; 20.036 ; 20.036 ;
; A[14]       ; SRAM_DQ[8]    ; 19.695 ; 19.695 ; 19.695 ; 19.695 ;
; A[14]       ; SRAM_DQ[9]    ; 19.695 ; 19.695 ; 19.695 ; 19.695 ;
; A[14]       ; SRAM_DQ[10]   ; 19.681 ; 19.681 ; 19.681 ; 19.681 ;
; A[14]       ; SRAM_DQ[11]   ; 19.685 ; 19.685 ; 19.685 ; 19.685 ;
; A[14]       ; SRAM_DQ[12]   ; 19.408 ; 19.408 ; 19.408 ; 19.408 ;
; A[14]       ; SRAM_DQ[13]   ; 19.691 ; 19.691 ; 19.691 ; 19.691 ;
; A[14]       ; SRAM_DQ[14]   ; 19.691 ; 19.691 ; 19.691 ; 19.691 ;
; A[14]       ; SRAM_DQ[15]   ; 19.947 ; 19.947 ; 19.947 ; 19.947 ;
; A[14]       ; SRAM_LB_N     ; 17.179 ; 17.179 ; 17.179 ; 17.179 ;
; A[14]       ; SRAM_UB_N     ; 17.168 ; 17.168 ; 17.168 ; 17.168 ;
; A[15]       ; D[0]          ; 21.734 ; 21.734 ; 21.734 ; 21.734 ;
; A[15]       ; D[1]          ; 22.674 ; 22.674 ; 22.674 ; 22.674 ;
; A[15]       ; D[2]          ; 21.810 ; 21.810 ; 21.810 ; 21.810 ;
; A[15]       ; D[3]          ; 22.073 ; 22.073 ; 22.073 ; 22.073 ;
; A[15]       ; D[4]          ; 20.984 ; 20.984 ; 20.984 ; 20.984 ;
; A[15]       ; D[5]          ; 19.685 ; 19.301 ; 19.301 ; 19.685 ;
; A[15]       ; D[6]          ; 19.643 ; 18.954 ; 18.954 ; 19.643 ;
; A[15]       ; D[7]          ; 19.660 ; 19.245 ; 19.245 ; 19.660 ;
; A[15]       ; HEX2[0]       ; 17.709 ; 17.709 ; 17.709 ; 17.709 ;
; A[15]       ; HEX2[1]       ; 17.520 ; 17.520 ; 17.520 ; 17.520 ;
; A[15]       ; HEX2[2]       ; 17.562 ; 17.562 ; 17.562 ; 17.562 ;
; A[15]       ; HEX2[3]       ; 17.563 ; 17.563 ; 17.563 ; 17.563 ;
; A[15]       ; HEX2[4]       ; 17.716 ; 17.716 ; 17.716 ; 17.716 ;
; A[15]       ; HEX2[5]       ; 17.831 ; 17.831 ; 17.831 ; 17.831 ;
; A[15]       ; HEX2[6]       ; 17.886 ; 17.886 ; 17.886 ; 17.886 ;
; A[15]       ; HEX3[0]       ; 18.887 ; 18.887 ; 18.887 ; 18.887 ;
; A[15]       ; HEX3[1]       ; 19.402 ; 19.402 ; 19.402 ; 19.402 ;
; A[15]       ; HEX3[2]       ; 18.742 ; 18.742 ; 18.742 ; 18.742 ;
; A[15]       ; HEX3[3]       ; 18.765 ; 18.765 ; 18.765 ; 18.765 ;
; A[15]       ; HEX3[4]       ; 18.181 ; 18.181 ; 18.181 ; 18.181 ;
; A[15]       ; HEX3[5]       ; 18.800 ; 18.800 ; 18.800 ; 18.800 ;
; A[15]       ; HEX3[6]       ; 18.374 ; 18.374 ; 18.374 ; 18.374 ;
; A[15]       ; LEDG[1]       ; 19.494 ; 16.998 ; 16.998 ; 19.494 ;
; A[15]       ; LEDG[2]       ; 18.002 ; 15.509 ; 15.509 ; 18.002 ;
; A[15]       ; LEDG[3]       ; 18.386 ; 15.936 ; 15.936 ; 18.386 ;
; A[15]       ; LEDG[4]       ; 18.364 ; 15.915 ; 15.915 ; 18.364 ;
; A[15]       ; LEDG[5]       ; 16.649 ; 19.145 ; 19.145 ; 16.649 ;
; A[15]       ; SRAM_ADDR[14] ; 14.772 ; 14.772 ; 14.772 ; 14.772 ;
; A[15]       ; SRAM_ADDR[15] ; 17.051 ; 17.051 ; 17.051 ; 17.051 ;
; A[15]       ; SRAM_ADDR[16] ; 17.297 ; 17.297 ; 17.297 ; 17.297 ;
; A[15]       ; SRAM_ADDR[17] ; 17.844 ; 17.844 ; 17.844 ; 17.844 ;
; A[15]       ; SRAM_CE_N     ; 18.761 ; 16.265 ; 16.265 ; 18.761 ;
; A[15]       ; SRAM_DQ[0]    ; 19.924 ; 19.924 ; 19.924 ; 19.924 ;
; A[15]       ; SRAM_DQ[1]    ; 19.934 ; 19.934 ; 19.934 ; 19.934 ;
; A[15]       ; SRAM_DQ[2]    ; 19.655 ; 19.655 ; 19.655 ; 19.655 ;
; A[15]       ; SRAM_DQ[3]    ; 19.665 ; 19.665 ; 19.665 ; 19.665 ;
; A[15]       ; SRAM_DQ[4]    ; 19.698 ; 19.698 ; 19.698 ; 19.698 ;
; A[15]       ; SRAM_DQ[5]    ; 19.743 ; 19.743 ; 19.743 ; 19.743 ;
; A[15]       ; SRAM_DQ[6]    ; 19.996 ; 19.996 ; 19.996 ; 19.996 ;
; A[15]       ; SRAM_DQ[7]    ; 20.004 ; 20.004 ; 20.004 ; 20.004 ;
; A[15]       ; SRAM_DQ[8]    ; 19.663 ; 19.663 ; 19.663 ; 19.663 ;
; A[15]       ; SRAM_DQ[9]    ; 19.663 ; 19.663 ; 19.663 ; 19.663 ;
; A[15]       ; SRAM_DQ[10]   ; 19.649 ; 19.649 ; 19.649 ; 19.649 ;
; A[15]       ; SRAM_DQ[11]   ; 19.653 ; 19.653 ; 19.653 ; 19.653 ;
; A[15]       ; SRAM_DQ[12]   ; 19.376 ; 19.376 ; 19.376 ; 19.376 ;
; A[15]       ; SRAM_DQ[13]   ; 19.659 ; 19.659 ; 19.659 ; 19.659 ;
; A[15]       ; SRAM_DQ[14]   ; 19.659 ; 19.659 ; 19.659 ; 19.659 ;
; A[15]       ; SRAM_DQ[15]   ; 19.915 ; 19.915 ; 19.915 ; 19.915 ;
; A[15]       ; SRAM_LB_N     ; 16.355 ; 16.355 ; 16.355 ; 16.355 ;
; A[15]       ; SRAM_UB_N     ; 16.344 ; 16.344 ; 16.344 ; 16.344 ;
; D[0]        ; SRAM_DQ[0]    ; 13.847 ;        ;        ; 13.847 ;
; D[0]        ; SRAM_DQ[8]    ; 13.821 ;        ;        ; 13.821 ;
; D[1]        ; SRAM_DQ[1]    ; 11.245 ;        ;        ; 11.245 ;
; D[1]        ; SRAM_DQ[9]    ; 11.286 ;        ;        ; 11.286 ;
; D[2]        ; SRAM_DQ[2]    ; 11.128 ;        ;        ; 11.128 ;
; D[2]        ; SRAM_DQ[10]   ; 11.098 ;        ;        ; 11.098 ;
; D[3]        ; SRAM_DQ[3]    ; 14.101 ;        ;        ; 14.101 ;
; D[3]        ; SRAM_DQ[11]   ; 14.058 ;        ;        ; 14.058 ;
; D[4]        ; SRAM_DQ[4]    ; 10.830 ;        ;        ; 10.830 ;
; D[4]        ; SRAM_DQ[12]   ; 10.614 ;        ;        ; 10.614 ;
; D[5]        ; SRAM_DQ[5]    ; 10.500 ;        ;        ; 10.500 ;
; D[5]        ; SRAM_DQ[13]   ; 10.484 ;        ;        ; 10.484 ;
; D[6]        ; SRAM_DQ[6]    ; 10.432 ;        ;        ; 10.432 ;
; D[6]        ; SRAM_DQ[14]   ; 10.437 ;        ;        ; 10.437 ;
; D[7]        ; SRAM_DQ[7]    ; 10.967 ;        ;        ; 10.967 ;
; D[7]        ; SRAM_DQ[15]   ; 10.104 ;        ;        ; 10.104 ;
; IORQ_n      ; BUSDIR_n      ; 12.551 ;        ;        ; 12.551 ;
; IORQ_n      ; D[0]          ; 17.983 ; 17.983 ; 17.983 ; 17.983 ;
; IORQ_n      ; D[1]          ; 18.042 ; 18.042 ; 18.042 ; 18.042 ;
; IORQ_n      ; D[2]          ; 16.621 ; 16.621 ; 16.621 ; 16.621 ;
; IORQ_n      ; D[3]          ; 15.666 ; 15.666 ; 15.666 ; 15.666 ;
; IORQ_n      ; D[4]          ; 18.078 ; 18.078 ; 18.078 ; 18.078 ;
; IORQ_n      ; D[5]          ; 13.921 ; 13.921 ; 13.921 ; 13.921 ;
; IORQ_n      ; D[6]          ; 13.574 ; 13.574 ; 13.574 ; 13.574 ;
; IORQ_n      ; D[7]          ; 13.865 ; 13.865 ; 13.865 ; 13.865 ;
; IORQ_n      ; U1OE_n        ; 13.659 ;        ;        ; 13.659 ;
; KEY[0]      ; LEDG[7]       ;        ; 9.601  ; 9.601  ;        ;
; M1_n        ; BUSDIR_n      ;        ; 12.521 ; 12.521 ;        ;
; M1_n        ; D[0]          ; 17.953 ; 17.953 ; 17.953 ; 17.953 ;
; M1_n        ; D[1]          ; 18.012 ; 18.012 ; 18.012 ; 18.012 ;
; M1_n        ; D[2]          ; 16.591 ; 16.591 ; 16.591 ; 16.591 ;
; M1_n        ; D[3]          ; 15.636 ; 15.636 ; 15.636 ; 15.636 ;
; M1_n        ; D[4]          ; 18.048 ; 18.048 ; 18.048 ; 18.048 ;
; M1_n        ; D[5]          ; 13.891 ; 13.891 ; 13.891 ; 13.891 ;
; M1_n        ; D[6]          ; 13.544 ; 13.544 ; 13.544 ; 13.544 ;
; M1_n        ; D[7]          ; 13.835 ; 13.835 ; 13.835 ; 13.835 ;
; M1_n        ; U1OE_n        ;        ; 13.629 ; 13.629 ;        ;
; MREQ_n      ; D[0]          ; 18.488 ; 18.488 ; 18.488 ; 18.488 ;
; MREQ_n      ; D[1]          ; 19.428 ; 19.428 ; 19.428 ; 19.428 ;
; MREQ_n      ; D[2]          ; 18.564 ; 18.564 ; 18.564 ; 18.564 ;
; MREQ_n      ; D[3]          ; 18.827 ; 18.827 ; 18.827 ; 18.827 ;
; MREQ_n      ; D[4]          ; 17.738 ; 17.738 ; 17.738 ; 17.738 ;
; MREQ_n      ; D[5]          ; 16.439 ; 16.055 ; 16.055 ; 16.439 ;
; MREQ_n      ; D[6]          ; 16.397 ; 15.708 ; 15.708 ; 16.397 ;
; MREQ_n      ; D[7]          ; 16.414 ; 15.999 ; 15.999 ; 16.414 ;
; RD_n        ; BUSDIR_n      ; 12.783 ;        ;        ; 12.783 ;
; RD_n        ; D[0]          ; 19.581 ; 19.581 ; 19.581 ; 19.581 ;
; RD_n        ; D[1]          ; 20.521 ; 20.521 ; 20.521 ; 20.521 ;
; RD_n        ; D[2]          ; 19.657 ; 19.657 ; 19.657 ; 19.657 ;
; RD_n        ; D[3]          ; 19.920 ; 19.920 ; 19.920 ; 19.920 ;
; RD_n        ; D[4]          ; 18.831 ; 18.831 ; 18.831 ; 18.831 ;
; RD_n        ; D[5]          ; 17.532 ; 17.148 ; 17.148 ; 17.532 ;
; RD_n        ; D[6]          ; 17.490 ; 16.801 ; 16.801 ; 17.490 ;
; RD_n        ; D[7]          ; 17.507 ; 17.092 ; 17.092 ; 17.507 ;
; RD_n        ; U1OE_n        ; 13.554 ;        ;        ; 13.554 ;
; RESET_n     ; LEDG[7]       ;        ; 11.130 ; 11.130 ;        ;
; SLTSL_n     ; D[0]          ; 18.110 ; 18.110 ; 18.110 ; 18.110 ;
; SLTSL_n     ; D[1]          ; 19.050 ; 19.050 ; 19.050 ; 19.050 ;
; SLTSL_n     ; D[2]          ; 18.186 ; 18.186 ; 18.186 ; 18.186 ;
; SLTSL_n     ; D[3]          ; 18.449 ; 18.449 ; 18.449 ; 18.449 ;
; SLTSL_n     ; D[4]          ; 17.360 ; 17.360 ; 17.360 ; 17.360 ;
; SLTSL_n     ; D[5]          ; 16.061 ; 15.677 ; 15.677 ; 16.061 ;
; SLTSL_n     ; D[6]          ; 16.019 ; 15.330 ; 15.330 ; 16.019 ;
; SLTSL_n     ; D[7]          ; 16.036 ; 15.621 ; 15.621 ; 16.036 ;
; SLTSL_n     ; LEDG[1]       ; 15.870 ;        ;        ; 15.870 ;
; SLTSL_n     ; LEDG[2]       ; 14.378 ;        ;        ; 14.378 ;
; SLTSL_n     ; LEDG[3]       ; 14.762 ;        ;        ; 14.762 ;
; SLTSL_n     ; LEDG[4]       ; 14.740 ;        ;        ; 14.740 ;
; SLTSL_n     ; LEDG[5]       ;        ; 15.521 ; 15.521 ;        ;
; SLTSL_n     ; LEDG[6]       ;        ; 11.730 ; 11.730 ;        ;
; SLTSL_n     ; SRAM_CE_N     ; 15.137 ;        ;        ; 15.137 ;
; SLTSL_n     ; SRAM_DQ[0]    ; 16.300 ; 16.300 ; 16.300 ; 16.300 ;
; SLTSL_n     ; SRAM_DQ[1]    ; 16.310 ; 16.310 ; 16.310 ; 16.310 ;
; SLTSL_n     ; SRAM_DQ[2]    ; 16.031 ; 16.031 ; 16.031 ; 16.031 ;
; SLTSL_n     ; SRAM_DQ[3]    ; 16.041 ; 16.041 ; 16.041 ; 16.041 ;
; SLTSL_n     ; SRAM_DQ[4]    ; 16.074 ; 16.074 ; 16.074 ; 16.074 ;
; SLTSL_n     ; SRAM_DQ[5]    ; 16.119 ; 16.119 ; 16.119 ; 16.119 ;
; SLTSL_n     ; SRAM_DQ[6]    ; 16.372 ; 16.372 ; 16.372 ; 16.372 ;
; SLTSL_n     ; SRAM_DQ[7]    ; 16.380 ; 16.380 ; 16.380 ; 16.380 ;
; SLTSL_n     ; SRAM_DQ[8]    ; 16.039 ; 16.039 ; 16.039 ; 16.039 ;
; SLTSL_n     ; SRAM_DQ[9]    ; 16.039 ; 16.039 ; 16.039 ; 16.039 ;
; SLTSL_n     ; SRAM_DQ[10]   ; 16.025 ; 16.025 ; 16.025 ; 16.025 ;
; SLTSL_n     ; SRAM_DQ[11]   ; 16.029 ; 16.029 ; 16.029 ; 16.029 ;
; SLTSL_n     ; SRAM_DQ[12]   ; 15.752 ; 15.752 ; 15.752 ; 15.752 ;
; SLTSL_n     ; SRAM_DQ[13]   ; 16.035 ; 16.035 ; 16.035 ; 16.035 ;
; SLTSL_n     ; SRAM_DQ[14]   ; 16.035 ; 16.035 ; 16.035 ; 16.035 ;
; SLTSL_n     ; SRAM_DQ[15]   ; 16.291 ; 16.291 ; 16.291 ; 16.291 ;
; SLTSL_n     ; U1OE_n        ; 12.197 ;        ;        ; 12.197 ;
; SRAM_DQ[0]  ; D[0]          ; 13.732 ; 13.732 ; 13.732 ; 13.732 ;
; SRAM_DQ[1]  ; D[1]          ; 14.853 ; 14.853 ; 14.853 ; 14.853 ;
; SRAM_DQ[2]  ; D[2]          ; 13.446 ; 13.446 ; 13.446 ; 13.446 ;
; SRAM_DQ[3]  ; D[3]          ; 13.752 ; 13.752 ; 13.752 ; 13.752 ;
; SRAM_DQ[4]  ; D[4]          ; 13.530 ; 13.530 ; 13.530 ; 13.530 ;
; SRAM_DQ[5]  ; D[5]          ; 13.674 ;        ;        ; 13.674 ;
; SRAM_DQ[6]  ; D[6]          ; 13.276 ;        ;        ; 13.276 ;
; SRAM_DQ[7]  ; D[7]          ; 13.553 ;        ;        ; 13.553 ;
; SRAM_DQ[8]  ; D[0]          ; 13.252 ;        ;        ; 13.252 ;
; SRAM_DQ[9]  ; D[1]          ; 13.599 ;        ;        ; 13.599 ;
; SRAM_DQ[10] ; D[2]          ; 13.265 ;        ;        ; 13.265 ;
; SRAM_DQ[11] ; D[3]          ; 12.657 ;        ;        ; 12.657 ;
; SRAM_DQ[12] ; D[4]          ; 13.030 ;        ;        ; 13.030 ;
; SRAM_DQ[13] ; D[5]          ; 13.407 ;        ;        ; 13.407 ;
; SRAM_DQ[14] ; D[6]          ; 13.726 ;        ;        ; 13.726 ;
; SRAM_DQ[15] ; D[7]          ; 13.269 ;        ;        ; 13.269 ;
; SW[9]       ; D[0]          ; 14.165 ; 14.165 ; 14.165 ; 14.165 ;
; SW[9]       ; D[1]          ; 15.105 ; 15.105 ; 15.105 ; 15.105 ;
; SW[9]       ; D[2]          ; 14.241 ; 14.241 ; 14.241 ; 14.241 ;
; SW[9]       ; D[3]          ; 14.504 ; 14.504 ; 14.504 ; 14.504 ;
; SW[9]       ; D[4]          ; 13.415 ; 13.415 ; 13.415 ; 13.415 ;
; SW[9]       ; D[5]          ; 11.732 ; 12.116 ; 12.116 ; 11.732 ;
; SW[9]       ; D[6]          ; 11.385 ; 12.074 ; 12.074 ; 11.385 ;
; SW[9]       ; D[7]          ; 11.676 ; 12.091 ; 12.091 ; 11.676 ;
; SW[9]       ; LEDG[1]       ;        ; 11.925 ; 11.925 ;        ;
; SW[9]       ; LEDG[2]       ;        ; 10.433 ; 10.433 ;        ;
; SW[9]       ; LEDG[3]       ;        ; 10.817 ; 10.817 ;        ;
; SW[9]       ; LEDG[4]       ;        ; 10.795 ; 10.795 ;        ;
; SW[9]       ; LEDG[5]       ; 11.576 ;        ;        ; 11.576 ;
; SW[9]       ; LEDG[6]       ; 8.083  ;        ;        ; 8.083  ;
; SW[9]       ; SRAM_CE_N     ;        ; 11.192 ; 11.192 ;        ;
; SW[9]       ; SRAM_DQ[0]    ; 12.355 ; 12.355 ; 12.355 ; 12.355 ;
; SW[9]       ; SRAM_DQ[1]    ; 12.365 ; 12.365 ; 12.365 ; 12.365 ;
; SW[9]       ; SRAM_DQ[2]    ; 12.086 ; 12.086 ; 12.086 ; 12.086 ;
; SW[9]       ; SRAM_DQ[3]    ; 12.096 ; 12.096 ; 12.096 ; 12.096 ;
; SW[9]       ; SRAM_DQ[4]    ; 12.129 ; 12.129 ; 12.129 ; 12.129 ;
; SW[9]       ; SRAM_DQ[5]    ; 12.174 ; 12.174 ; 12.174 ; 12.174 ;
; SW[9]       ; SRAM_DQ[6]    ; 12.427 ; 12.427 ; 12.427 ; 12.427 ;
; SW[9]       ; SRAM_DQ[7]    ; 12.435 ; 12.435 ; 12.435 ; 12.435 ;
; SW[9]       ; SRAM_DQ[8]    ; 12.094 ; 12.094 ; 12.094 ; 12.094 ;
; SW[9]       ; SRAM_DQ[9]    ; 12.094 ; 12.094 ; 12.094 ; 12.094 ;
; SW[9]       ; SRAM_DQ[10]   ; 12.080 ; 12.080 ; 12.080 ; 12.080 ;
; SW[9]       ; SRAM_DQ[11]   ; 12.084 ; 12.084 ; 12.084 ; 12.084 ;
; SW[9]       ; SRAM_DQ[12]   ; 11.807 ; 11.807 ; 11.807 ; 11.807 ;
; SW[9]       ; SRAM_DQ[13]   ; 12.090 ; 12.090 ; 12.090 ; 12.090 ;
; SW[9]       ; SRAM_DQ[14]   ; 12.090 ; 12.090 ; 12.090 ; 12.090 ;
; SW[9]       ; SRAM_DQ[15]   ; 12.346 ; 12.346 ; 12.346 ; 12.346 ;
; SW[9]       ; U1OE_n        ;        ; 8.167  ; 8.167  ;        ;
; WR_n        ; SRAM_DQ[0]    ; 12.233 ; 12.233 ; 12.233 ; 12.233 ;
; WR_n        ; SRAM_DQ[1]    ; 12.243 ; 12.243 ; 12.243 ; 12.243 ;
; WR_n        ; SRAM_DQ[2]    ; 11.964 ; 11.964 ; 11.964 ; 11.964 ;
; WR_n        ; SRAM_DQ[3]    ; 11.974 ; 11.974 ; 11.974 ; 11.974 ;
; WR_n        ; SRAM_DQ[4]    ; 12.007 ; 12.007 ; 12.007 ; 12.007 ;
; WR_n        ; SRAM_DQ[5]    ; 12.052 ; 12.052 ; 12.052 ; 12.052 ;
; WR_n        ; SRAM_DQ[6]    ; 12.305 ; 12.305 ; 12.305 ; 12.305 ;
; WR_n        ; SRAM_DQ[7]    ; 12.313 ; 12.313 ; 12.313 ; 12.313 ;
; WR_n        ; SRAM_DQ[8]    ; 11.971 ; 11.971 ; 11.971 ; 11.971 ;
; WR_n        ; SRAM_DQ[9]    ; 11.971 ; 11.971 ; 11.971 ; 11.971 ;
; WR_n        ; SRAM_DQ[10]   ; 11.957 ; 11.957 ; 11.957 ; 11.957 ;
; WR_n        ; SRAM_DQ[11]   ; 11.961 ; 11.961 ; 11.961 ; 11.961 ;
; WR_n        ; SRAM_DQ[12]   ; 11.684 ; 11.684 ; 11.684 ; 11.684 ;
; WR_n        ; SRAM_DQ[13]   ; 11.967 ; 11.967 ; 11.967 ; 11.967 ;
; WR_n        ; SRAM_DQ[14]   ; 11.967 ; 11.967 ; 11.967 ; 11.967 ;
; WR_n        ; SRAM_DQ[15]   ; 12.223 ; 12.223 ; 12.223 ; 12.223 ;
; WR_n        ; SRAM_WE_N     ; 10.659 ;        ;        ; 10.659 ;
; WR_n        ; U1OE_n        ; 13.636 ;        ;        ; 13.636 ;
+-------------+---------------+--------+--------+--------+--------+


+-----------------------------------------------------------------+
; Minimum Progagation Delay                                       ;
+-------------+---------------+--------+--------+--------+--------+
; Input Port  ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+-------------+---------------+--------+--------+--------+--------+
; A[0]        ; D[0]          ; 7.307  ; 7.307  ; 7.307  ; 7.307  ;
; A[0]        ; D[1]          ; 7.139  ; 7.139  ; 7.139  ; 7.139  ;
; A[0]        ; D[2]          ; 7.295  ; 7.295  ; 7.295  ; 7.295  ;
; A[0]        ; D[3]          ; 7.432  ; 7.432  ; 7.432  ; 7.432  ;
; A[0]        ; D[4]          ; 7.435  ; 7.435  ; 7.435  ; 7.435  ;
; A[0]        ; D[5]          ; 7.047  ; 7.047  ; 7.047  ; 7.047  ;
; A[0]        ; D[6]          ; 6.912  ; 6.912  ; 6.912  ; 6.912  ;
; A[0]        ; D[7]          ; 7.006  ; 7.006  ; 7.006  ; 7.006  ;
; A[0]        ; LEDG[1]       ; 8.355  ;        ;        ; 8.355  ;
; A[0]        ; LEDG[2]       ; 7.590  ;        ;        ; 7.590  ;
; A[0]        ; LEDG[3]       ; 7.715  ;        ;        ; 7.715  ;
; A[0]        ; LEDG[4]       ; 7.714  ;        ;        ; 7.714  ;
; A[0]        ; LEDG[5]       ;        ; 8.219  ; 8.219  ;        ;
; A[0]        ; SRAM_ADDR[0]  ; 5.855  ;        ;        ; 5.855  ;
; A[0]        ; SRAM_CE_N     ; 7.968  ;        ;        ; 7.968  ;
; A[0]        ; SRAM_DQ[0]    ; 8.328  ; 8.328  ; 8.328  ; 8.328  ;
; A[0]        ; SRAM_DQ[1]    ; 8.338  ; 8.338  ; 8.338  ; 8.338  ;
; A[0]        ; SRAM_DQ[2]    ; 8.229  ; 8.229  ; 8.229  ; 8.229  ;
; A[0]        ; SRAM_DQ[3]    ; 8.239  ; 8.239  ; 8.239  ; 8.239  ;
; A[0]        ; SRAM_DQ[4]    ; 8.255  ; 8.255  ; 8.255  ; 8.255  ;
; A[0]        ; SRAM_DQ[5]    ; 8.276  ; 8.276  ; 8.276  ; 8.276  ;
; A[0]        ; SRAM_DQ[6]    ; 8.370  ; 8.370  ; 8.370  ; 8.370  ;
; A[0]        ; SRAM_DQ[7]    ; 8.379  ; 8.379  ; 8.379  ; 8.379  ;
; A[0]        ; SRAM_DQ[8]    ; 8.222  ; 8.222  ; 8.222  ; 8.222  ;
; A[0]        ; SRAM_DQ[9]    ; 8.222  ; 8.222  ; 8.222  ; 8.222  ;
; A[0]        ; SRAM_DQ[10]   ; 8.213  ; 8.213  ; 8.213  ; 8.213  ;
; A[0]        ; SRAM_DQ[11]   ; 8.212  ; 8.212  ; 8.212  ; 8.212  ;
; A[0]        ; SRAM_DQ[12]   ; 8.120  ; 8.120  ; 8.120  ; 8.120  ;
; A[0]        ; SRAM_DQ[13]   ; 8.223  ; 8.223  ; 8.223  ; 8.223  ;
; A[0]        ; SRAM_DQ[14]   ; 8.224  ; 8.224  ; 8.224  ; 8.224  ;
; A[0]        ; SRAM_DQ[15]   ; 8.311  ; 8.311  ; 8.311  ; 8.311  ;
; A[1]        ; D[0]          ; 7.056  ; 7.056  ; 7.056  ; 7.056  ;
; A[1]        ; D[1]          ; 6.888  ; 6.888  ; 6.888  ; 6.888  ;
; A[1]        ; D[2]          ; 7.044  ; 7.044  ; 7.044  ; 7.044  ;
; A[1]        ; D[3]          ; 7.045  ; 7.045  ; 7.045  ; 7.045  ;
; A[1]        ; D[4]          ; 7.184  ; 7.184  ; 7.184  ; 7.184  ;
; A[1]        ; D[5]          ; 6.796  ; 6.796  ; 6.796  ; 6.796  ;
; A[1]        ; D[6]          ; 6.661  ; 6.661  ; 6.661  ; 6.661  ;
; A[1]        ; D[7]          ; 6.755  ; 6.755  ; 6.755  ; 6.755  ;
; A[1]        ; LEDG[1]       ; 8.104  ;        ;        ; 8.104  ;
; A[1]        ; LEDG[2]       ; 7.339  ;        ;        ; 7.339  ;
; A[1]        ; LEDG[3]       ; 7.464  ;        ;        ; 7.464  ;
; A[1]        ; LEDG[4]       ; 7.463  ;        ;        ; 7.463  ;
; A[1]        ; LEDG[5]       ;        ; 7.968  ; 7.968  ;        ;
; A[1]        ; SRAM_ADDR[1]  ; 5.874  ;        ;        ; 5.874  ;
; A[1]        ; SRAM_CE_N     ; 7.717  ;        ;        ; 7.717  ;
; A[1]        ; SRAM_DQ[0]    ; 8.077  ; 8.077  ; 8.077  ; 8.077  ;
; A[1]        ; SRAM_DQ[1]    ; 8.087  ; 8.087  ; 8.087  ; 8.087  ;
; A[1]        ; SRAM_DQ[2]    ; 7.978  ; 7.978  ; 7.978  ; 7.978  ;
; A[1]        ; SRAM_DQ[3]    ; 7.988  ; 7.988  ; 7.988  ; 7.988  ;
; A[1]        ; SRAM_DQ[4]    ; 8.004  ; 8.004  ; 8.004  ; 8.004  ;
; A[1]        ; SRAM_DQ[5]    ; 8.025  ; 8.025  ; 8.025  ; 8.025  ;
; A[1]        ; SRAM_DQ[6]    ; 8.119  ; 8.119  ; 8.119  ; 8.119  ;
; A[1]        ; SRAM_DQ[7]    ; 8.128  ; 8.128  ; 8.128  ; 8.128  ;
; A[1]        ; SRAM_DQ[8]    ; 7.971  ; 7.971  ; 7.971  ; 7.971  ;
; A[1]        ; SRAM_DQ[9]    ; 7.971  ; 7.971  ; 7.971  ; 7.971  ;
; A[1]        ; SRAM_DQ[10]   ; 7.962  ; 7.962  ; 7.962  ; 7.962  ;
; A[1]        ; SRAM_DQ[11]   ; 7.961  ; 7.961  ; 7.961  ; 7.961  ;
; A[1]        ; SRAM_DQ[12]   ; 7.869  ; 7.869  ; 7.869  ; 7.869  ;
; A[1]        ; SRAM_DQ[13]   ; 7.972  ; 7.972  ; 7.972  ; 7.972  ;
; A[1]        ; SRAM_DQ[14]   ; 7.973  ; 7.973  ; 7.973  ; 7.973  ;
; A[1]        ; SRAM_DQ[15]   ; 8.060  ; 8.060  ; 8.060  ; 8.060  ;
; A[3]        ; BUSDIR_n      ;        ; 6.238  ; 6.238  ;        ;
; A[3]        ; D[0]          ; 6.908  ; 6.908  ; 6.908  ; 6.908  ;
; A[3]        ; D[1]          ; 6.740  ; 6.740  ; 6.740  ; 6.740  ;
; A[3]        ; D[2]          ; 6.896  ; 6.896  ; 6.896  ; 6.896  ;
; A[3]        ; D[3]          ; 7.036  ; 7.036  ; 7.036  ; 7.036  ;
; A[3]        ; D[4]          ; 7.036  ; 7.036  ; 7.036  ; 7.036  ;
; A[3]        ; D[5]          ; 6.648  ; 6.648  ; 6.648  ; 6.648  ;
; A[3]        ; D[6]          ; 6.513  ; 6.513  ; 6.513  ; 6.513  ;
; A[3]        ; D[7]          ; 6.607  ; 6.607  ; 6.607  ; 6.607  ;
; A[3]        ; LEDG[1]       ; 8.011  ;        ;        ; 8.011  ;
; A[3]        ; LEDG[2]       ; 7.246  ;        ;        ; 7.246  ;
; A[3]        ; LEDG[3]       ; 7.371  ;        ;        ; 7.371  ;
; A[3]        ; LEDG[4]       ; 7.370  ;        ;        ; 7.370  ;
; A[3]        ; LEDG[5]       ;        ; 7.875  ; 7.875  ;        ;
; A[3]        ; SRAM_ADDR[3]  ; 5.665  ;        ;        ; 5.665  ;
; A[3]        ; SRAM_CE_N     ; 7.624  ;        ;        ; 7.624  ;
; A[3]        ; SRAM_DQ[0]    ; 7.984  ; 7.984  ; 7.984  ; 7.984  ;
; A[3]        ; SRAM_DQ[1]    ; 7.994  ; 7.994  ; 7.994  ; 7.994  ;
; A[3]        ; SRAM_DQ[2]    ; 7.885  ; 7.885  ; 7.885  ; 7.885  ;
; A[3]        ; SRAM_DQ[3]    ; 7.895  ; 7.895  ; 7.895  ; 7.895  ;
; A[3]        ; SRAM_DQ[4]    ; 7.911  ; 7.911  ; 7.911  ; 7.911  ;
; A[3]        ; SRAM_DQ[5]    ; 7.932  ; 7.932  ; 7.932  ; 7.932  ;
; A[3]        ; SRAM_DQ[6]    ; 8.026  ; 8.026  ; 8.026  ; 8.026  ;
; A[3]        ; SRAM_DQ[7]    ; 8.035  ; 8.035  ; 8.035  ; 8.035  ;
; A[3]        ; SRAM_DQ[8]    ; 7.878  ; 7.878  ; 7.878  ; 7.878  ;
; A[3]        ; SRAM_DQ[9]    ; 7.878  ; 7.878  ; 7.878  ; 7.878  ;
; A[3]        ; SRAM_DQ[10]   ; 7.869  ; 7.869  ; 7.869  ; 7.869  ;
; A[3]        ; SRAM_DQ[11]   ; 7.868  ; 7.868  ; 7.868  ; 7.868  ;
; A[3]        ; SRAM_DQ[12]   ; 7.776  ; 7.776  ; 7.776  ; 7.776  ;
; A[3]        ; SRAM_DQ[13]   ; 7.879  ; 7.879  ; 7.879  ; 7.879  ;
; A[3]        ; SRAM_DQ[14]   ; 7.880  ; 7.880  ; 7.880  ; 7.880  ;
; A[3]        ; SRAM_DQ[15]   ; 7.967  ; 7.967  ; 7.967  ; 7.967  ;
; A[3]        ; U1OE_n        ;        ; 6.592  ; 6.592  ;        ;
; A[4]        ; BUSDIR_n      ;        ; 6.275  ; 6.275  ;        ;
; A[4]        ; D[0]          ; 6.945  ; 6.945  ; 6.945  ; 6.945  ;
; A[4]        ; D[1]          ; 6.777  ; 6.777  ; 6.777  ; 6.777  ;
; A[4]        ; D[2]          ; 6.933  ; 6.933  ; 6.933  ; 6.933  ;
; A[4]        ; D[3]          ; 7.073  ; 7.073  ; 7.073  ; 7.073  ;
; A[4]        ; D[4]          ; 7.073  ; 7.073  ; 7.073  ; 7.073  ;
; A[4]        ; D[5]          ; 6.685  ; 6.685  ; 6.685  ; 6.685  ;
; A[4]        ; D[6]          ; 6.550  ; 6.550  ; 6.550  ; 6.550  ;
; A[4]        ; D[7]          ; 6.644  ; 6.644  ; 6.644  ; 6.644  ;
; A[4]        ; HEX0[0]       ; 6.132  ; 6.132  ; 6.132  ; 6.132  ;
; A[4]        ; HEX0[1]       ; 6.161  ; 6.161  ; 6.161  ; 6.161  ;
; A[4]        ; HEX0[2]       ;        ; 6.240  ; 6.240  ;        ;
; A[4]        ; HEX0[3]       ; 6.289  ; 6.289  ; 6.289  ; 6.289  ;
; A[4]        ; HEX0[4]       ; 6.317  ;        ;        ; 6.317  ;
; A[4]        ; HEX0[5]       ; 6.315  ;        ;        ; 6.315  ;
; A[4]        ; HEX0[6]       ; 6.307  ; 6.307  ; 6.307  ; 6.307  ;
; A[4]        ; LEDG[1]       ; 8.048  ;        ;        ; 8.048  ;
; A[4]        ; LEDG[2]       ; 7.283  ;        ;        ; 7.283  ;
; A[4]        ; LEDG[3]       ; 7.408  ;        ;        ; 7.408  ;
; A[4]        ; LEDG[4]       ; 7.407  ;        ;        ; 7.407  ;
; A[4]        ; LEDG[5]       ;        ; 7.912  ; 7.912  ;        ;
; A[4]        ; SRAM_ADDR[4]  ; 5.555  ;        ;        ; 5.555  ;
; A[4]        ; SRAM_CE_N     ; 7.661  ;        ;        ; 7.661  ;
; A[4]        ; SRAM_DQ[0]    ; 8.021  ; 8.021  ; 8.021  ; 8.021  ;
; A[4]        ; SRAM_DQ[1]    ; 8.031  ; 8.031  ; 8.031  ; 8.031  ;
; A[4]        ; SRAM_DQ[2]    ; 7.922  ; 7.922  ; 7.922  ; 7.922  ;
; A[4]        ; SRAM_DQ[3]    ; 7.932  ; 7.932  ; 7.932  ; 7.932  ;
; A[4]        ; SRAM_DQ[4]    ; 7.948  ; 7.948  ; 7.948  ; 7.948  ;
; A[4]        ; SRAM_DQ[5]    ; 7.969  ; 7.969  ; 7.969  ; 7.969  ;
; A[4]        ; SRAM_DQ[6]    ; 8.063  ; 8.063  ; 8.063  ; 8.063  ;
; A[4]        ; SRAM_DQ[7]    ; 8.072  ; 8.072  ; 8.072  ; 8.072  ;
; A[4]        ; SRAM_DQ[8]    ; 7.915  ; 7.915  ; 7.915  ; 7.915  ;
; A[4]        ; SRAM_DQ[9]    ; 7.915  ; 7.915  ; 7.915  ; 7.915  ;
; A[4]        ; SRAM_DQ[10]   ; 7.906  ; 7.906  ; 7.906  ; 7.906  ;
; A[4]        ; SRAM_DQ[11]   ; 7.905  ; 7.905  ; 7.905  ; 7.905  ;
; A[4]        ; SRAM_DQ[12]   ; 7.813  ; 7.813  ; 7.813  ; 7.813  ;
; A[4]        ; SRAM_DQ[13]   ; 7.916  ; 7.916  ; 7.916  ; 7.916  ;
; A[4]        ; SRAM_DQ[14]   ; 7.917  ; 7.917  ; 7.917  ; 7.917  ;
; A[4]        ; SRAM_DQ[15]   ; 8.004  ; 8.004  ; 8.004  ; 8.004  ;
; A[4]        ; U1OE_n        ;        ; 6.629  ; 6.629  ;        ;
; A[5]        ; BUSDIR_n      ;        ; 6.354  ; 6.354  ;        ;
; A[5]        ; D[0]          ; 7.024  ; 7.024  ; 7.024  ; 7.024  ;
; A[5]        ; D[1]          ; 6.856  ; 6.856  ; 6.856  ; 6.856  ;
; A[5]        ; D[2]          ; 7.012  ; 7.012  ; 7.012  ; 7.012  ;
; A[5]        ; D[3]          ; 7.152  ; 7.152  ; 7.152  ; 7.152  ;
; A[5]        ; D[4]          ; 7.152  ; 7.152  ; 7.152  ; 7.152  ;
; A[5]        ; D[5]          ; 6.764  ; 6.764  ; 6.764  ; 6.764  ;
; A[5]        ; D[6]          ; 6.629  ; 6.629  ; 6.629  ; 6.629  ;
; A[5]        ; D[7]          ; 6.723  ; 6.723  ; 6.723  ; 6.723  ;
; A[5]        ; HEX0[0]       ; 5.954  ; 5.954  ; 5.954  ; 5.954  ;
; A[5]        ; HEX0[1]       ; 5.983  ; 5.983  ; 5.983  ; 5.983  ;
; A[5]        ; HEX0[2]       ; 6.069  ;        ;        ; 6.069  ;
; A[5]        ; HEX0[3]       ; 6.111  ; 6.111  ; 6.111  ; 6.111  ;
; A[5]        ; HEX0[4]       ;        ; 6.139  ; 6.139  ;        ;
; A[5]        ; HEX0[5]       ; 6.137  ; 6.137  ; 6.137  ; 6.137  ;
; A[5]        ; HEX0[6]       ; 6.129  ; 6.129  ; 6.129  ; 6.129  ;
; A[5]        ; LEDG[1]       ; 8.127  ;        ;        ; 8.127  ;
; A[5]        ; LEDG[2]       ; 7.362  ;        ;        ; 7.362  ;
; A[5]        ; LEDG[3]       ; 7.487  ;        ;        ; 7.487  ;
; A[5]        ; LEDG[4]       ; 7.486  ;        ;        ; 7.486  ;
; A[5]        ; LEDG[5]       ;        ; 7.991  ; 7.991  ;        ;
; A[5]        ; SRAM_ADDR[5]  ; 5.332  ;        ;        ; 5.332  ;
; A[5]        ; SRAM_CE_N     ; 7.740  ;        ;        ; 7.740  ;
; A[5]        ; SRAM_DQ[0]    ; 8.100  ; 8.100  ; 8.100  ; 8.100  ;
; A[5]        ; SRAM_DQ[1]    ; 8.110  ; 8.110  ; 8.110  ; 8.110  ;
; A[5]        ; SRAM_DQ[2]    ; 8.001  ; 8.001  ; 8.001  ; 8.001  ;
; A[5]        ; SRAM_DQ[3]    ; 8.011  ; 8.011  ; 8.011  ; 8.011  ;
; A[5]        ; SRAM_DQ[4]    ; 8.027  ; 8.027  ; 8.027  ; 8.027  ;
; A[5]        ; SRAM_DQ[5]    ; 8.048  ; 8.048  ; 8.048  ; 8.048  ;
; A[5]        ; SRAM_DQ[6]    ; 8.142  ; 8.142  ; 8.142  ; 8.142  ;
; A[5]        ; SRAM_DQ[7]    ; 8.151  ; 8.151  ; 8.151  ; 8.151  ;
; A[5]        ; SRAM_DQ[8]    ; 7.994  ; 7.994  ; 7.994  ; 7.994  ;
; A[5]        ; SRAM_DQ[9]    ; 7.994  ; 7.994  ; 7.994  ; 7.994  ;
; A[5]        ; SRAM_DQ[10]   ; 7.985  ; 7.985  ; 7.985  ; 7.985  ;
; A[5]        ; SRAM_DQ[11]   ; 7.984  ; 7.984  ; 7.984  ; 7.984  ;
; A[5]        ; SRAM_DQ[12]   ; 7.892  ; 7.892  ; 7.892  ; 7.892  ;
; A[5]        ; SRAM_DQ[13]   ; 7.995  ; 7.995  ; 7.995  ; 7.995  ;
; A[5]        ; SRAM_DQ[14]   ; 7.996  ; 7.996  ; 7.996  ; 7.996  ;
; A[5]        ; SRAM_DQ[15]   ; 8.083  ; 8.083  ; 8.083  ; 8.083  ;
; A[5]        ; U1OE_n        ;        ; 6.708  ; 6.708  ;        ;
; A[6]        ; BUSDIR_n      ;        ; 6.851  ; 6.851  ;        ;
; A[6]        ; D[0]          ; 7.521  ; 7.521  ; 7.521  ; 7.521  ;
; A[6]        ; D[1]          ; 7.353  ; 7.353  ; 7.353  ; 7.353  ;
; A[6]        ; D[2]          ; 7.509  ; 7.509  ; 7.509  ; 7.509  ;
; A[6]        ; D[3]          ; 7.649  ; 7.649  ; 7.649  ; 7.649  ;
; A[6]        ; D[4]          ; 7.649  ; 7.649  ; 7.649  ; 7.649  ;
; A[6]        ; D[5]          ; 7.261  ; 7.261  ; 7.261  ; 7.261  ;
; A[6]        ; D[6]          ; 7.126  ; 7.126  ; 7.126  ; 7.126  ;
; A[6]        ; D[7]          ; 7.220  ; 7.220  ; 7.220  ; 7.220  ;
; A[6]        ; HEX0[0]       ; 5.761  ; 5.761  ; 5.761  ; 5.761  ;
; A[6]        ; HEX0[1]       ; 5.797  ;        ;        ; 5.797  ;
; A[6]        ; HEX0[2]       ; 5.882  ; 5.882  ; 5.882  ; 5.882  ;
; A[6]        ; HEX0[3]       ; 5.925  ; 5.925  ; 5.925  ; 5.925  ;
; A[6]        ; HEX0[4]       ; 5.953  ; 5.953  ; 5.953  ; 5.953  ;
; A[6]        ; HEX0[5]       ; 5.951  ; 5.951  ; 5.951  ; 5.951  ;
; A[6]        ; HEX0[6]       ; 5.944  ; 5.944  ; 5.944  ; 5.944  ;
; A[6]        ; LEDG[1]       ; 8.917  ;        ;        ; 8.917  ;
; A[6]        ; LEDG[2]       ; 8.152  ;        ;        ; 8.152  ;
; A[6]        ; LEDG[3]       ; 8.277  ;        ;        ; 8.277  ;
; A[6]        ; LEDG[4]       ; 8.276  ;        ;        ; 8.276  ;
; A[6]        ; LEDG[5]       ;        ; 8.781  ; 8.781  ;        ;
; A[6]        ; SRAM_ADDR[6]  ; 5.749  ;        ;        ; 5.749  ;
; A[6]        ; SRAM_CE_N     ; 8.530  ;        ;        ; 8.530  ;
; A[6]        ; SRAM_DQ[0]    ; 8.890  ; 8.890  ; 8.890  ; 8.890  ;
; A[6]        ; SRAM_DQ[1]    ; 8.900  ; 8.900  ; 8.900  ; 8.900  ;
; A[6]        ; SRAM_DQ[2]    ; 8.791  ; 8.791  ; 8.791  ; 8.791  ;
; A[6]        ; SRAM_DQ[3]    ; 8.801  ; 8.801  ; 8.801  ; 8.801  ;
; A[6]        ; SRAM_DQ[4]    ; 8.817  ; 8.817  ; 8.817  ; 8.817  ;
; A[6]        ; SRAM_DQ[5]    ; 8.838  ; 8.838  ; 8.838  ; 8.838  ;
; A[6]        ; SRAM_DQ[6]    ; 8.932  ; 8.932  ; 8.932  ; 8.932  ;
; A[6]        ; SRAM_DQ[7]    ; 8.941  ; 8.941  ; 8.941  ; 8.941  ;
; A[6]        ; SRAM_DQ[8]    ; 8.784  ; 8.784  ; 8.784  ; 8.784  ;
; A[6]        ; SRAM_DQ[9]    ; 8.784  ; 8.784  ; 8.784  ; 8.784  ;
; A[6]        ; SRAM_DQ[10]   ; 8.775  ; 8.775  ; 8.775  ; 8.775  ;
; A[6]        ; SRAM_DQ[11]   ; 8.774  ; 8.774  ; 8.774  ; 8.774  ;
; A[6]        ; SRAM_DQ[12]   ; 8.682  ; 8.682  ; 8.682  ; 8.682  ;
; A[6]        ; SRAM_DQ[13]   ; 8.785  ; 8.785  ; 8.785  ; 8.785  ;
; A[6]        ; SRAM_DQ[14]   ; 8.786  ; 8.786  ; 8.786  ; 8.786  ;
; A[6]        ; SRAM_DQ[15]   ; 8.873  ; 8.873  ; 8.873  ; 8.873  ;
; A[6]        ; U1OE_n        ;        ; 7.205  ; 7.205  ;        ;
; A[7]        ; BUSDIR_n      ;        ; 6.112  ; 6.112  ;        ;
; A[7]        ; D[0]          ; 6.782  ; 6.782  ; 6.782  ; 6.782  ;
; A[7]        ; D[1]          ; 6.614  ; 6.614  ; 6.614  ; 6.614  ;
; A[7]        ; D[2]          ; 6.770  ; 6.770  ; 6.770  ; 6.770  ;
; A[7]        ; D[3]          ; 6.910  ; 6.910  ; 6.910  ; 6.910  ;
; A[7]        ; D[4]          ; 6.910  ; 6.910  ; 6.910  ; 6.910  ;
; A[7]        ; D[5]          ; 6.522  ; 6.522  ; 6.522  ; 6.522  ;
; A[7]        ; D[6]          ; 6.387  ; 6.387  ; 6.387  ; 6.387  ;
; A[7]        ; D[7]          ; 6.481  ; 6.481  ; 6.481  ; 6.481  ;
; A[7]        ; HEX0[0]       ; 5.826  ; 5.826  ; 5.826  ; 5.826  ;
; A[7]        ; HEX0[1]       ; 5.858  ; 5.858  ; 5.858  ; 5.858  ;
; A[7]        ; HEX0[2]       ; 5.942  ; 5.942  ; 5.942  ; 5.942  ;
; A[7]        ; HEX0[3]       ; 5.987  ; 5.987  ; 5.987  ; 5.987  ;
; A[7]        ; HEX0[4]       ;        ; 6.015  ; 6.015  ;        ;
; A[7]        ; HEX0[5]       ; 6.014  ; 6.014  ; 6.014  ; 6.014  ;
; A[7]        ; HEX0[6]       ; 6.006  ; 6.006  ; 6.006  ; 6.006  ;
; A[7]        ; LEDG[1]       ; 8.239  ;        ;        ; 8.239  ;
; A[7]        ; LEDG[2]       ; 7.474  ;        ;        ; 7.474  ;
; A[7]        ; LEDG[3]       ; 7.599  ;        ;        ; 7.599  ;
; A[7]        ; LEDG[4]       ; 7.598  ;        ;        ; 7.598  ;
; A[7]        ; LEDG[5]       ;        ; 8.103  ; 8.103  ;        ;
; A[7]        ; SRAM_ADDR[7]  ; 5.747  ;        ;        ; 5.747  ;
; A[7]        ; SRAM_CE_N     ; 7.852  ;        ;        ; 7.852  ;
; A[7]        ; SRAM_DQ[0]    ; 8.212  ; 8.212  ; 8.212  ; 8.212  ;
; A[7]        ; SRAM_DQ[1]    ; 8.222  ; 8.222  ; 8.222  ; 8.222  ;
; A[7]        ; SRAM_DQ[2]    ; 8.113  ; 8.113  ; 8.113  ; 8.113  ;
; A[7]        ; SRAM_DQ[3]    ; 8.123  ; 8.123  ; 8.123  ; 8.123  ;
; A[7]        ; SRAM_DQ[4]    ; 8.139  ; 8.139  ; 8.139  ; 8.139  ;
; A[7]        ; SRAM_DQ[5]    ; 8.160  ; 8.160  ; 8.160  ; 8.160  ;
; A[7]        ; SRAM_DQ[6]    ; 8.254  ; 8.254  ; 8.254  ; 8.254  ;
; A[7]        ; SRAM_DQ[7]    ; 8.263  ; 8.263  ; 8.263  ; 8.263  ;
; A[7]        ; SRAM_DQ[8]    ; 8.106  ; 8.106  ; 8.106  ; 8.106  ;
; A[7]        ; SRAM_DQ[9]    ; 8.106  ; 8.106  ; 8.106  ; 8.106  ;
; A[7]        ; SRAM_DQ[10]   ; 8.097  ; 8.097  ; 8.097  ; 8.097  ;
; A[7]        ; SRAM_DQ[11]   ; 8.096  ; 8.096  ; 8.096  ; 8.096  ;
; A[7]        ; SRAM_DQ[12]   ; 8.004  ; 8.004  ; 8.004  ; 8.004  ;
; A[7]        ; SRAM_DQ[13]   ; 8.107  ; 8.107  ; 8.107  ; 8.107  ;
; A[7]        ; SRAM_DQ[14]   ; 8.108  ; 8.108  ; 8.108  ; 8.108  ;
; A[7]        ; SRAM_DQ[15]   ; 8.195  ; 8.195  ; 8.195  ; 8.195  ;
; A[7]        ; U1OE_n        ;        ; 6.466  ; 6.466  ;        ;
; A[8]        ; D[0]          ; 9.018  ; 9.018  ; 9.018  ; 9.018  ;
; A[8]        ; D[1]          ; 8.850  ; 8.850  ; 8.850  ; 8.850  ;
; A[8]        ; D[2]          ; 9.006  ; 9.006  ; 9.006  ; 9.006  ;
; A[8]        ; D[3]          ; 9.146  ; 9.146  ; 9.146  ; 9.146  ;
; A[8]        ; D[4]          ; 9.146  ; 9.146  ; 9.146  ; 9.146  ;
; A[8]        ; D[5]          ; 8.758  ; 8.758  ; 8.758  ; 8.758  ;
; A[8]        ; D[6]          ; 8.623  ; 8.623  ; 8.623  ; 8.623  ;
; A[8]        ; D[7]          ; 8.717  ; 8.717  ; 8.717  ; 8.717  ;
; A[8]        ; HEX1[0]       ; 5.866  ; 5.866  ; 5.866  ; 5.866  ;
; A[8]        ; HEX1[1]       ; 5.706  ; 5.706  ; 5.706  ; 5.706  ;
; A[8]        ; HEX1[2]       ;        ; 5.702  ; 5.702  ;        ;
; A[8]        ; HEX1[3]       ; 5.710  ; 5.710  ; 5.710  ; 5.710  ;
; A[8]        ; HEX1[4]       ; 5.727  ;        ;        ; 5.727  ;
; A[8]        ; HEX1[5]       ; 5.878  ;        ;        ; 5.878  ;
; A[8]        ; HEX1[6]       ; 5.809  ; 5.809  ; 5.809  ; 5.809  ;
; A[8]        ; LEDG[1]       ; 10.060 ;        ;        ; 10.060 ;
; A[8]        ; LEDG[2]       ; 9.295  ;        ;        ; 9.295  ;
; A[8]        ; LEDG[3]       ; 9.420  ;        ;        ; 9.420  ;
; A[8]        ; LEDG[4]       ; 9.419  ;        ;        ; 9.419  ;
; A[8]        ; LEDG[5]       ;        ; 9.924  ; 9.924  ;        ;
; A[8]        ; SRAM_ADDR[8]  ; 5.491  ;        ;        ; 5.491  ;
; A[8]        ; SRAM_CE_N     ; 9.673  ;        ;        ; 9.673  ;
; A[8]        ; SRAM_DQ[0]    ; 10.033 ; 10.033 ; 10.033 ; 10.033 ;
; A[8]        ; SRAM_DQ[1]    ; 10.043 ; 10.043 ; 10.043 ; 10.043 ;
; A[8]        ; SRAM_DQ[2]    ; 9.934  ; 9.934  ; 9.934  ; 9.934  ;
; A[8]        ; SRAM_DQ[3]    ; 9.944  ; 9.944  ; 9.944  ; 9.944  ;
; A[8]        ; SRAM_DQ[4]    ; 9.960  ; 9.960  ; 9.960  ; 9.960  ;
; A[8]        ; SRAM_DQ[5]    ; 9.981  ; 9.981  ; 9.981  ; 9.981  ;
; A[8]        ; SRAM_DQ[6]    ; 10.075 ; 10.075 ; 10.075 ; 10.075 ;
; A[8]        ; SRAM_DQ[7]    ; 10.084 ; 10.084 ; 10.084 ; 10.084 ;
; A[8]        ; SRAM_DQ[8]    ; 9.927  ; 9.927  ; 9.927  ; 9.927  ;
; A[8]        ; SRAM_DQ[9]    ; 9.927  ; 9.927  ; 9.927  ; 9.927  ;
; A[8]        ; SRAM_DQ[10]   ; 9.918  ; 9.918  ; 9.918  ; 9.918  ;
; A[8]        ; SRAM_DQ[11]   ; 9.917  ; 9.917  ; 9.917  ; 9.917  ;
; A[8]        ; SRAM_DQ[12]   ; 9.825  ; 9.825  ; 9.825  ; 9.825  ;
; A[8]        ; SRAM_DQ[13]   ; 9.928  ; 9.928  ; 9.928  ; 9.928  ;
; A[8]        ; SRAM_DQ[14]   ; 9.929  ; 9.929  ; 9.929  ; 9.929  ;
; A[8]        ; SRAM_DQ[15]   ; 10.016 ; 10.016 ; 10.016 ; 10.016 ;
; A[9]        ; D[0]          ; 9.656  ; 9.656  ; 9.656  ; 9.656  ;
; A[9]        ; D[1]          ; 9.488  ; 9.488  ; 9.488  ; 9.488  ;
; A[9]        ; D[2]          ; 9.644  ; 9.644  ; 9.644  ; 9.644  ;
; A[9]        ; D[3]          ; 9.784  ; 9.784  ; 9.784  ; 9.784  ;
; A[9]        ; D[4]          ; 9.784  ; 9.784  ; 9.784  ; 9.784  ;
; A[9]        ; D[5]          ; 9.396  ; 9.396  ; 9.396  ; 9.396  ;
; A[9]        ; D[6]          ; 9.261  ; 9.261  ; 9.261  ; 9.261  ;
; A[9]        ; D[7]          ; 9.355  ; 9.355  ; 9.355  ; 9.355  ;
; A[9]        ; HEX1[0]       ; 6.523  ; 6.523  ; 6.523  ; 6.523  ;
; A[9]        ; HEX1[1]       ; 6.362  ; 6.362  ; 6.362  ; 6.362  ;
; A[9]        ; HEX1[2]       ; 6.360  ;        ;        ; 6.360  ;
; A[9]        ; HEX1[3]       ; 6.370  ; 6.370  ; 6.370  ; 6.370  ;
; A[9]        ; HEX1[4]       ;        ; 6.383  ; 6.383  ;        ;
; A[9]        ; HEX1[5]       ; 6.533  ; 6.533  ; 6.533  ; 6.533  ;
; A[9]        ; HEX1[6]       ; 6.471  ; 6.471  ; 6.471  ; 6.471  ;
; A[9]        ; LEDG[1]       ; 10.698 ;        ;        ; 10.698 ;
; A[9]        ; LEDG[2]       ; 9.933  ;        ;        ; 9.933  ;
; A[9]        ; LEDG[3]       ; 10.058 ;        ;        ; 10.058 ;
; A[9]        ; LEDG[4]       ; 10.057 ;        ;        ; 10.057 ;
; A[9]        ; LEDG[5]       ;        ; 10.562 ; 10.562 ;        ;
; A[9]        ; SRAM_ADDR[9]  ; 5.537  ;        ;        ; 5.537  ;
; A[9]        ; SRAM_CE_N     ; 10.311 ;        ;        ; 10.311 ;
; A[9]        ; SRAM_DQ[0]    ; 10.671 ; 10.671 ; 10.671 ; 10.671 ;
; A[9]        ; SRAM_DQ[1]    ; 10.681 ; 10.681 ; 10.681 ; 10.681 ;
; A[9]        ; SRAM_DQ[2]    ; 10.572 ; 10.572 ; 10.572 ; 10.572 ;
; A[9]        ; SRAM_DQ[3]    ; 10.582 ; 10.582 ; 10.582 ; 10.582 ;
; A[9]        ; SRAM_DQ[4]    ; 10.598 ; 10.598 ; 10.598 ; 10.598 ;
; A[9]        ; SRAM_DQ[5]    ; 10.619 ; 10.619 ; 10.619 ; 10.619 ;
; A[9]        ; SRAM_DQ[6]    ; 10.713 ; 10.713 ; 10.713 ; 10.713 ;
; A[9]        ; SRAM_DQ[7]    ; 10.722 ; 10.722 ; 10.722 ; 10.722 ;
; A[9]        ; SRAM_DQ[8]    ; 10.565 ; 10.565 ; 10.565 ; 10.565 ;
; A[9]        ; SRAM_DQ[9]    ; 10.565 ; 10.565 ; 10.565 ; 10.565 ;
; A[9]        ; SRAM_DQ[10]   ; 10.556 ; 10.556 ; 10.556 ; 10.556 ;
; A[9]        ; SRAM_DQ[11]   ; 10.555 ; 10.555 ; 10.555 ; 10.555 ;
; A[9]        ; SRAM_DQ[12]   ; 10.463 ; 10.463 ; 10.463 ; 10.463 ;
; A[9]        ; SRAM_DQ[13]   ; 10.566 ; 10.566 ; 10.566 ; 10.566 ;
; A[9]        ; SRAM_DQ[14]   ; 10.567 ; 10.567 ; 10.567 ; 10.567 ;
; A[9]        ; SRAM_DQ[15]   ; 10.654 ; 10.654 ; 10.654 ; 10.654 ;
; A[10]       ; D[0]          ; 9.106  ; 9.106  ; 9.106  ; 9.106  ;
; A[10]       ; D[1]          ; 8.938  ; 8.938  ; 8.938  ; 8.938  ;
; A[10]       ; D[2]          ; 9.094  ; 9.094  ; 9.094  ; 9.094  ;
; A[10]       ; D[3]          ; 9.234  ; 9.234  ; 9.234  ; 9.234  ;
; A[10]       ; D[4]          ; 9.234  ; 9.234  ; 9.234  ; 9.234  ;
; A[10]       ; D[5]          ; 8.846  ; 8.846  ; 8.846  ; 8.846  ;
; A[10]       ; D[6]          ; 8.711  ; 8.711  ; 8.711  ; 8.711  ;
; A[10]       ; D[7]          ; 8.805  ; 8.805  ; 8.805  ; 8.805  ;
; A[10]       ; HEX1[0]       ; 5.986  ; 5.986  ; 5.986  ; 5.986  ;
; A[10]       ; HEX1[1]       ; 5.820  ;        ;        ; 5.820  ;
; A[10]       ; HEX1[2]       ; 5.824  ; 5.824  ; 5.824  ; 5.824  ;
; A[10]       ; HEX1[3]       ; 5.829  ; 5.829  ; 5.829  ; 5.829  ;
; A[10]       ; HEX1[4]       ; 5.837  ; 5.837  ; 5.837  ; 5.837  ;
; A[10]       ; HEX1[5]       ; 5.990  ; 5.990  ; 5.990  ; 5.990  ;
; A[10]       ; HEX1[6]       ; 5.935  ; 5.935  ; 5.935  ; 5.935  ;
; A[10]       ; LEDG[1]       ; 10.148 ;        ;        ; 10.148 ;
; A[10]       ; LEDG[2]       ; 9.383  ;        ;        ; 9.383  ;
; A[10]       ; LEDG[3]       ; 9.508  ;        ;        ; 9.508  ;
; A[10]       ; LEDG[4]       ; 9.507  ;        ;        ; 9.507  ;
; A[10]       ; LEDG[5]       ;        ; 10.012 ; 10.012 ;        ;
; A[10]       ; SRAM_ADDR[10] ; 5.636  ;        ;        ; 5.636  ;
; A[10]       ; SRAM_CE_N     ; 9.761  ;        ;        ; 9.761  ;
; A[10]       ; SRAM_DQ[0]    ; 10.121 ; 10.121 ; 10.121 ; 10.121 ;
; A[10]       ; SRAM_DQ[1]    ; 10.131 ; 10.131 ; 10.131 ; 10.131 ;
; A[10]       ; SRAM_DQ[2]    ; 10.022 ; 10.022 ; 10.022 ; 10.022 ;
; A[10]       ; SRAM_DQ[3]    ; 10.032 ; 10.032 ; 10.032 ; 10.032 ;
; A[10]       ; SRAM_DQ[4]    ; 10.048 ; 10.048 ; 10.048 ; 10.048 ;
; A[10]       ; SRAM_DQ[5]    ; 10.069 ; 10.069 ; 10.069 ; 10.069 ;
; A[10]       ; SRAM_DQ[6]    ; 10.163 ; 10.163 ; 10.163 ; 10.163 ;
; A[10]       ; SRAM_DQ[7]    ; 10.172 ; 10.172 ; 10.172 ; 10.172 ;
; A[10]       ; SRAM_DQ[8]    ; 10.015 ; 10.015 ; 10.015 ; 10.015 ;
; A[10]       ; SRAM_DQ[9]    ; 10.015 ; 10.015 ; 10.015 ; 10.015 ;
; A[10]       ; SRAM_DQ[10]   ; 10.006 ; 10.006 ; 10.006 ; 10.006 ;
; A[10]       ; SRAM_DQ[11]   ; 10.005 ; 10.005 ; 10.005 ; 10.005 ;
; A[10]       ; SRAM_DQ[12]   ; 9.913  ; 9.913  ; 9.913  ; 9.913  ;
; A[10]       ; SRAM_DQ[13]   ; 10.016 ; 10.016 ; 10.016 ; 10.016 ;
; A[10]       ; SRAM_DQ[14]   ; 10.017 ; 10.017 ; 10.017 ; 10.017 ;
; A[10]       ; SRAM_DQ[15]   ; 10.104 ; 10.104 ; 10.104 ; 10.104 ;
; A[11]       ; D[0]          ; 9.026  ; 9.026  ; 9.026  ; 9.026  ;
; A[11]       ; D[1]          ; 8.858  ; 8.858  ; 8.858  ; 8.858  ;
; A[11]       ; D[2]          ; 9.014  ; 9.014  ; 9.014  ; 9.014  ;
; A[11]       ; D[3]          ; 9.154  ; 9.154  ; 9.154  ; 9.154  ;
; A[11]       ; D[4]          ; 9.154  ; 9.154  ; 9.154  ; 9.154  ;
; A[11]       ; D[5]          ; 8.766  ; 8.766  ; 8.766  ; 8.766  ;
; A[11]       ; D[6]          ; 8.631  ; 8.631  ; 8.631  ; 8.631  ;
; A[11]       ; D[7]          ; 8.725  ; 8.725  ; 8.725  ; 8.725  ;
; A[11]       ; HEX1[0]       ; 5.904  ; 5.904  ; 5.904  ; 5.904  ;
; A[11]       ; HEX1[1]       ; 5.739  ; 5.739  ; 5.739  ; 5.739  ;
; A[11]       ; HEX1[2]       ; 5.739  ; 5.739  ; 5.739  ; 5.739  ;
; A[11]       ; HEX1[3]       ; 5.750  ; 5.750  ; 5.750  ; 5.750  ;
; A[11]       ; HEX1[4]       ;        ; 5.759  ; 5.759  ;        ;
; A[11]       ; HEX1[5]       ; 5.909  ; 5.909  ; 5.909  ; 5.909  ;
; A[11]       ; HEX1[6]       ; 5.855  ; 5.855  ; 5.855  ; 5.855  ;
; A[11]       ; LEDG[1]       ; 10.068 ;        ;        ; 10.068 ;
; A[11]       ; LEDG[2]       ; 9.303  ;        ;        ; 9.303  ;
; A[11]       ; LEDG[3]       ; 9.428  ;        ;        ; 9.428  ;
; A[11]       ; LEDG[4]       ; 9.427  ;        ;        ; 9.427  ;
; A[11]       ; LEDG[5]       ;        ; 9.932  ; 9.932  ;        ;
; A[11]       ; SRAM_ADDR[11] ; 5.647  ;        ;        ; 5.647  ;
; A[11]       ; SRAM_CE_N     ; 9.681  ;        ;        ; 9.681  ;
; A[11]       ; SRAM_DQ[0]    ; 10.041 ; 10.041 ; 10.041 ; 10.041 ;
; A[11]       ; SRAM_DQ[1]    ; 10.051 ; 10.051 ; 10.051 ; 10.051 ;
; A[11]       ; SRAM_DQ[2]    ; 9.942  ; 9.942  ; 9.942  ; 9.942  ;
; A[11]       ; SRAM_DQ[3]    ; 9.952  ; 9.952  ; 9.952  ; 9.952  ;
; A[11]       ; SRAM_DQ[4]    ; 9.968  ; 9.968  ; 9.968  ; 9.968  ;
; A[11]       ; SRAM_DQ[5]    ; 9.989  ; 9.989  ; 9.989  ; 9.989  ;
; A[11]       ; SRAM_DQ[6]    ; 10.083 ; 10.083 ; 10.083 ; 10.083 ;
; A[11]       ; SRAM_DQ[7]    ; 10.092 ; 10.092 ; 10.092 ; 10.092 ;
; A[11]       ; SRAM_DQ[8]    ; 9.935  ; 9.935  ; 9.935  ; 9.935  ;
; A[11]       ; SRAM_DQ[9]    ; 9.935  ; 9.935  ; 9.935  ; 9.935  ;
; A[11]       ; SRAM_DQ[10]   ; 9.926  ; 9.926  ; 9.926  ; 9.926  ;
; A[11]       ; SRAM_DQ[11]   ; 9.925  ; 9.925  ; 9.925  ; 9.925  ;
; A[11]       ; SRAM_DQ[12]   ; 9.833  ; 9.833  ; 9.833  ; 9.833  ;
; A[11]       ; SRAM_DQ[13]   ; 9.936  ; 9.936  ; 9.936  ; 9.936  ;
; A[11]       ; SRAM_DQ[14]   ; 9.937  ; 9.937  ; 9.937  ; 9.937  ;
; A[11]       ; SRAM_DQ[15]   ; 10.024 ; 10.024 ; 10.024 ; 10.024 ;
; A[12]       ; D[0]          ; 8.514  ; 8.514  ; 8.514  ; 8.514  ;
; A[12]       ; D[1]          ; 8.346  ; 8.346  ; 8.346  ; 8.346  ;
; A[12]       ; D[2]          ; 8.502  ; 8.502  ; 8.502  ; 8.502  ;
; A[12]       ; D[3]          ; 8.642  ; 8.642  ; 8.642  ; 8.642  ;
; A[12]       ; D[4]          ; 8.642  ; 8.642  ; 8.642  ; 8.642  ;
; A[12]       ; D[5]          ; 8.254  ; 8.254  ; 8.254  ; 8.254  ;
; A[12]       ; D[6]          ; 8.119  ; 8.119  ; 8.119  ; 8.119  ;
; A[12]       ; D[7]          ; 8.213  ; 8.213  ; 8.213  ; 8.213  ;
; A[12]       ; HEX2[0]       ; 5.728  ; 5.728  ; 5.728  ; 5.728  ;
; A[12]       ; HEX2[1]       ; 5.650  ; 5.650  ; 5.650  ; 5.650  ;
; A[12]       ; HEX2[2]       ;        ; 5.692  ; 5.692  ;        ;
; A[12]       ; HEX2[3]       ; 5.692  ; 5.692  ; 5.692  ; 5.692  ;
; A[12]       ; HEX2[4]       ; 5.745  ;        ;        ; 5.745  ;
; A[12]       ; HEX2[5]       ; 5.786  ;        ;        ; 5.786  ;
; A[12]       ; HEX2[6]       ; 5.806  ; 5.806  ; 5.806  ; 5.806  ;
; A[12]       ; LEDG[1]       ; 9.556  ;        ;        ; 9.556  ;
; A[12]       ; LEDG[2]       ; 8.791  ;        ;        ; 8.791  ;
; A[12]       ; LEDG[3]       ; 8.916  ;        ;        ; 8.916  ;
; A[12]       ; LEDG[4]       ; 8.915  ;        ;        ; 8.915  ;
; A[12]       ; LEDG[5]       ;        ; 9.420  ; 9.420  ;        ;
; A[12]       ; SRAM_ADDR[12] ; 5.748  ;        ;        ; 5.748  ;
; A[12]       ; SRAM_CE_N     ; 9.169  ;        ;        ; 9.169  ;
; A[12]       ; SRAM_DQ[0]    ; 9.529  ; 9.529  ; 9.529  ; 9.529  ;
; A[12]       ; SRAM_DQ[1]    ; 9.539  ; 9.539  ; 9.539  ; 9.539  ;
; A[12]       ; SRAM_DQ[2]    ; 9.430  ; 9.430  ; 9.430  ; 9.430  ;
; A[12]       ; SRAM_DQ[3]    ; 9.440  ; 9.440  ; 9.440  ; 9.440  ;
; A[12]       ; SRAM_DQ[4]    ; 9.456  ; 9.456  ; 9.456  ; 9.456  ;
; A[12]       ; SRAM_DQ[5]    ; 9.477  ; 9.477  ; 9.477  ; 9.477  ;
; A[12]       ; SRAM_DQ[6]    ; 9.571  ; 9.571  ; 9.571  ; 9.571  ;
; A[12]       ; SRAM_DQ[7]    ; 9.580  ; 9.580  ; 9.580  ; 9.580  ;
; A[12]       ; SRAM_DQ[8]    ; 9.423  ; 9.423  ; 9.423  ; 9.423  ;
; A[12]       ; SRAM_DQ[9]    ; 9.423  ; 9.423  ; 9.423  ; 9.423  ;
; A[12]       ; SRAM_DQ[10]   ; 9.414  ; 9.414  ; 9.414  ; 9.414  ;
; A[12]       ; SRAM_DQ[11]   ; 9.413  ; 9.413  ; 9.413  ; 9.413  ;
; A[12]       ; SRAM_DQ[12]   ; 9.321  ; 9.321  ; 9.321  ; 9.321  ;
; A[12]       ; SRAM_DQ[13]   ; 9.424  ; 9.424  ; 9.424  ; 9.424  ;
; A[12]       ; SRAM_DQ[14]   ; 9.425  ; 9.425  ; 9.425  ; 9.425  ;
; A[12]       ; SRAM_DQ[15]   ; 9.512  ; 9.512  ; 9.512  ; 9.512  ;
; A[13]       ; D[0]          ; 7.960  ; 7.960  ; 7.960  ; 7.960  ;
; A[13]       ; D[1]          ; 7.792  ; 7.792  ; 7.792  ; 7.792  ;
; A[13]       ; D[2]          ; 7.948  ; 7.948  ; 7.948  ; 7.948  ;
; A[13]       ; D[3]          ; 8.088  ; 8.088  ; 8.088  ; 8.088  ;
; A[13]       ; D[4]          ; 8.088  ; 8.088  ; 8.088  ; 8.088  ;
; A[13]       ; D[5]          ; 7.700  ; 7.700  ; 7.700  ; 7.700  ;
; A[13]       ; D[6]          ; 7.565  ; 7.565  ; 7.565  ; 7.565  ;
; A[13]       ; D[7]          ; 7.659  ; 7.659  ; 7.659  ; 7.659  ;
; A[13]       ; HEX2[0]       ; 5.765  ; 5.765  ; 5.765  ; 5.765  ;
; A[13]       ; HEX2[1]       ; 5.686  ; 5.686  ; 5.686  ; 5.686  ;
; A[13]       ; HEX2[2]       ; 5.736  ;        ;        ; 5.736  ;
; A[13]       ; HEX2[3]       ; 5.729  ; 5.729  ; 5.729  ; 5.729  ;
; A[13]       ; HEX2[4]       ;        ; 5.777  ; 5.777  ;        ;
; A[13]       ; HEX2[5]       ; 5.824  ; 5.824  ; 5.824  ; 5.824  ;
; A[13]       ; HEX2[6]       ; 5.837  ; 5.837  ; 5.837  ; 5.837  ;
; A[13]       ; LEDG[1]       ; 9.002  ;        ;        ; 9.002  ;
; A[13]       ; LEDG[2]       ; 8.237  ;        ;        ; 8.237  ;
; A[13]       ; LEDG[3]       ; 8.362  ;        ;        ; 8.362  ;
; A[13]       ; LEDG[4]       ; 8.361  ;        ;        ; 8.361  ;
; A[13]       ; LEDG[5]       ;        ; 8.866  ; 8.866  ;        ;
; A[13]       ; SRAM_ADDR[13] ; 5.728  ;        ;        ; 5.728  ;
; A[13]       ; SRAM_CE_N     ; 8.615  ;        ;        ; 8.615  ;
; A[13]       ; SRAM_DQ[0]    ; 8.975  ; 8.975  ; 8.975  ; 8.975  ;
; A[13]       ; SRAM_DQ[1]    ; 8.985  ; 8.985  ; 8.985  ; 8.985  ;
; A[13]       ; SRAM_DQ[2]    ; 8.876  ; 8.876  ; 8.876  ; 8.876  ;
; A[13]       ; SRAM_DQ[3]    ; 8.886  ; 8.886  ; 8.886  ; 8.886  ;
; A[13]       ; SRAM_DQ[4]    ; 8.902  ; 8.902  ; 8.902  ; 8.902  ;
; A[13]       ; SRAM_DQ[5]    ; 8.923  ; 8.923  ; 8.923  ; 8.923  ;
; A[13]       ; SRAM_DQ[6]    ; 9.017  ; 9.017  ; 9.017  ; 9.017  ;
; A[13]       ; SRAM_DQ[7]    ; 9.026  ; 9.026  ; 9.026  ; 9.026  ;
; A[13]       ; SRAM_DQ[8]    ; 8.869  ; 8.869  ; 8.869  ; 8.869  ;
; A[13]       ; SRAM_DQ[9]    ; 8.869  ; 8.869  ; 8.869  ; 8.869  ;
; A[13]       ; SRAM_DQ[10]   ; 8.860  ; 8.860  ; 8.860  ; 8.860  ;
; A[13]       ; SRAM_DQ[11]   ; 8.859  ; 8.859  ; 8.859  ; 8.859  ;
; A[13]       ; SRAM_DQ[12]   ; 8.767  ; 8.767  ; 8.767  ; 8.767  ;
; A[13]       ; SRAM_DQ[13]   ; 8.870  ; 8.870  ; 8.870  ; 8.870  ;
; A[13]       ; SRAM_DQ[14]   ; 8.871  ; 8.871  ; 8.871  ; 8.871  ;
; A[13]       ; SRAM_DQ[15]   ; 8.958  ; 8.958  ; 8.958  ; 8.958  ;
; A[14]       ; D[0]          ; 7.406  ; 7.406  ; 7.406  ; 7.406  ;
; A[14]       ; D[1]          ; 7.238  ; 7.238  ; 7.238  ; 7.238  ;
; A[14]       ; D[2]          ; 7.394  ; 7.394  ; 7.394  ; 7.394  ;
; A[14]       ; D[3]          ; 7.476  ; 7.476  ; 7.476  ; 7.476  ;
; A[14]       ; D[4]          ; 7.096  ; 7.096  ; 7.096  ; 7.096  ;
; A[14]       ; D[5]          ; 6.871  ; 6.871  ; 6.871  ; 6.871  ;
; A[14]       ; D[6]          ; 6.845  ; 6.845  ; 6.845  ; 6.845  ;
; A[14]       ; D[7]          ; 6.886  ; 6.886  ; 6.886  ; 6.886  ;
; A[14]       ; HEX2[0]       ; 7.213  ; 7.213  ; 7.213  ; 7.213  ;
; A[14]       ; HEX2[1]       ; 7.136  ; 7.136  ; 7.136  ; 7.136  ;
; A[14]       ; HEX2[2]       ; 7.180  ; 7.180  ; 7.180  ; 7.180  ;
; A[14]       ; HEX2[3]       ; 7.178  ; 7.178  ; 7.178  ; 7.178  ;
; A[14]       ; HEX2[4]       ; 7.229  ; 7.229  ; 7.229  ; 7.229  ;
; A[14]       ; HEX2[5]       ; 7.272  ; 7.272  ; 7.272  ; 7.272  ;
; A[14]       ; HEX2[6]       ; 7.290  ; 7.290  ; 7.290  ; 7.290  ;
; A[14]       ; HEX3[0]       ; 7.086  ; 7.086  ; 7.086  ; 7.086  ;
; A[14]       ; HEX3[1]       ; 7.377  ; 7.377  ; 7.377  ; 7.377  ;
; A[14]       ; HEX3[2]       ; 7.132  ; 7.132  ; 7.132  ; 7.132  ;
; A[14]       ; HEX3[3]       ; 7.014  ; 7.014  ; 7.014  ; 7.014  ;
; A[14]       ; HEX3[4]       ; 6.833  ; 6.833  ; 6.833  ; 6.833  ;
; A[14]       ; HEX3[5]       ; 7.075  ; 7.075  ; 7.075  ; 7.075  ;
; A[14]       ; HEX3[6]       ; 6.953  ; 6.953  ; 6.953  ; 6.953  ;
; A[14]       ; LEDG[1]       ; 7.738  ; 7.738  ; 7.738  ; 7.738  ;
; A[14]       ; LEDG[2]       ; 6.982  ; 6.982  ; 6.982  ; 6.982  ;
; A[14]       ; LEDG[3]       ; 7.106  ; 7.106  ; 7.106  ; 7.106  ;
; A[14]       ; LEDG[4]       ; 7.096  ; 7.096  ; 7.096  ; 7.096  ;
; A[14]       ; LEDG[5]       ; 7.602  ; 7.602  ; 7.602  ; 7.602  ;
; A[14]       ; SRAM_ADDR[14] ; 6.560  ; 6.560  ; 6.560  ; 6.560  ;
; A[14]       ; SRAM_ADDR[15] ; 7.411  ; 7.411  ; 7.411  ; 7.411  ;
; A[14]       ; SRAM_ADDR[16] ; 6.930  ; 6.930  ; 6.930  ; 6.930  ;
; A[14]       ; SRAM_ADDR[17] ; 7.346  ; 7.346  ; 7.346  ; 7.346  ;
; A[14]       ; SRAM_CE_N     ; 7.351  ; 7.351  ; 7.351  ; 7.351  ;
; A[14]       ; SRAM_DQ[0]    ; 7.112  ; 7.112  ; 7.112  ; 7.112  ;
; A[14]       ; SRAM_DQ[1]    ; 7.122  ; 7.122  ; 7.122  ; 7.122  ;
; A[14]       ; SRAM_DQ[2]    ; 7.013  ; 7.013  ; 7.013  ; 7.013  ;
; A[14]       ; SRAM_DQ[3]    ; 7.023  ; 7.023  ; 7.023  ; 7.023  ;
; A[14]       ; SRAM_DQ[4]    ; 7.039  ; 7.039  ; 7.039  ; 7.039  ;
; A[14]       ; SRAM_DQ[5]    ; 7.060  ; 7.060  ; 7.060  ; 7.060  ;
; A[14]       ; SRAM_DQ[6]    ; 7.154  ; 7.154  ; 7.154  ; 7.154  ;
; A[14]       ; SRAM_DQ[7]    ; 7.163  ; 7.163  ; 7.163  ; 7.163  ;
; A[14]       ; SRAM_DQ[8]    ; 7.006  ; 7.006  ; 7.006  ; 7.006  ;
; A[14]       ; SRAM_DQ[9]    ; 7.006  ; 7.006  ; 7.006  ; 7.006  ;
; A[14]       ; SRAM_DQ[10]   ; 6.997  ; 6.997  ; 6.997  ; 6.997  ;
; A[14]       ; SRAM_DQ[11]   ; 6.996  ; 6.996  ; 6.996  ; 6.996  ;
; A[14]       ; SRAM_DQ[12]   ; 6.904  ; 6.904  ; 6.904  ; 6.904  ;
; A[14]       ; SRAM_DQ[13]   ; 7.007  ; 7.007  ; 7.007  ; 7.007  ;
; A[14]       ; SRAM_DQ[14]   ; 7.008  ; 7.008  ; 7.008  ; 7.008  ;
; A[14]       ; SRAM_DQ[15]   ; 7.095  ; 7.095  ; 7.095  ; 7.095  ;
; A[14]       ; SRAM_LB_N     ; 6.462  ; 6.462  ; 6.462  ; 6.462  ;
; A[14]       ; SRAM_UB_N     ; 6.451  ; 6.451  ; 6.451  ; 6.451  ;
; A[15]       ; D[0]          ; 7.367  ; 7.367  ; 7.367  ; 7.367  ;
; A[15]       ; D[1]          ; 7.199  ; 7.199  ; 7.199  ; 7.199  ;
; A[15]       ; D[2]          ; 7.355  ; 7.355  ; 7.355  ; 7.355  ;
; A[15]       ; D[3]          ; 7.495  ; 7.495  ; 7.495  ; 7.495  ;
; A[15]       ; D[4]          ; 7.357  ; 7.357  ; 7.357  ; 7.357  ;
; A[15]       ; D[5]          ; 7.107  ; 7.107  ; 7.107  ; 7.107  ;
; A[15]       ; D[6]          ; 6.972  ; 6.972  ; 6.972  ; 6.972  ;
; A[15]       ; D[7]          ; 7.066  ; 7.066  ; 7.066  ; 7.066  ;
; A[15]       ; HEX2[0]       ; 7.155  ; 7.155  ; 7.155  ; 7.155  ;
; A[15]       ; HEX2[1]       ; 7.077  ; 7.077  ; 7.077  ; 7.077  ;
; A[15]       ; HEX2[2]       ; 7.124  ; 7.124  ; 7.124  ; 7.124  ;
; A[15]       ; HEX2[3]       ; 7.119  ; 7.119  ; 7.119  ; 7.119  ;
; A[15]       ; HEX2[4]       ; 7.170  ; 7.170  ; 7.170  ; 7.170  ;
; A[15]       ; HEX2[5]       ; 7.212  ; 7.212  ; 7.212  ; 7.212  ;
; A[15]       ; HEX2[6]       ; 7.231  ; 7.231  ; 7.231  ; 7.231  ;
; A[15]       ; HEX3[0]       ; 7.289  ; 7.289  ; 7.289  ; 7.289  ;
; A[15]       ; HEX3[1]       ; 7.579  ; 7.579  ; 7.579  ; 7.579  ;
; A[15]       ; HEX3[2]       ; 7.330  ; 7.330  ; 7.330  ; 7.330  ;
; A[15]       ; HEX3[3]       ; 7.206  ; 7.206  ; 7.206  ; 7.206  ;
; A[15]       ; HEX3[4]       ; 7.025  ; 7.025  ; 7.025  ; 7.025  ;
; A[15]       ; HEX3[5]       ; 7.270  ; 7.270  ; 7.270  ; 7.270  ;
; A[15]       ; HEX3[6]       ; 7.145  ; 7.145  ; 7.145  ; 7.145  ;
; A[15]       ; LEDG[1]       ; 7.571  ; 7.571  ; 7.571  ; 7.571  ;
; A[15]       ; LEDG[2]       ; 6.805  ; 6.805  ; 6.805  ; 6.805  ;
; A[15]       ; LEDG[3]       ; 6.930  ; 6.930  ; 6.930  ; 6.930  ;
; A[15]       ; LEDG[4]       ; 6.929  ; 6.929  ; 6.929  ; 6.929  ;
; A[15]       ; LEDG[5]       ; 7.435  ; 7.435  ; 7.435  ; 7.435  ;
; A[15]       ; SRAM_ADDR[14] ; 7.082  ; 7.082  ; 7.082  ; 7.082  ;
; A[15]       ; SRAM_ADDR[15] ; 7.041  ; 7.041  ; 7.041  ; 7.041  ;
; A[15]       ; SRAM_ADDR[16] ; 7.443  ; 7.443  ; 7.443  ; 7.443  ;
; A[15]       ; SRAM_ADDR[17] ; 6.971  ; 6.971  ; 6.971  ; 6.971  ;
; A[15]       ; SRAM_CE_N     ; 7.184  ; 7.184  ; 7.184  ; 7.184  ;
; A[15]       ; SRAM_DQ[0]    ; 7.544  ; 7.544  ; 7.544  ; 7.544  ;
; A[15]       ; SRAM_DQ[1]    ; 7.554  ; 7.554  ; 7.554  ; 7.554  ;
; A[15]       ; SRAM_DQ[2]    ; 7.445  ; 7.445  ; 7.445  ; 7.445  ;
; A[15]       ; SRAM_DQ[3]    ; 7.455  ; 7.455  ; 7.455  ; 7.455  ;
; A[15]       ; SRAM_DQ[4]    ; 7.471  ; 7.471  ; 7.471  ; 7.471  ;
; A[15]       ; SRAM_DQ[5]    ; 7.492  ; 7.492  ; 7.492  ; 7.492  ;
; A[15]       ; SRAM_DQ[6]    ; 7.586  ; 7.586  ; 7.586  ; 7.586  ;
; A[15]       ; SRAM_DQ[7]    ; 7.595  ; 7.595  ; 7.595  ; 7.595  ;
; A[15]       ; SRAM_DQ[8]    ; 7.438  ; 7.438  ; 7.438  ; 7.438  ;
; A[15]       ; SRAM_DQ[9]    ; 7.438  ; 7.438  ; 7.438  ; 7.438  ;
; A[15]       ; SRAM_DQ[10]   ; 7.429  ; 7.429  ; 7.429  ; 7.429  ;
; A[15]       ; SRAM_DQ[11]   ; 7.428  ; 7.428  ; 7.428  ; 7.428  ;
; A[15]       ; SRAM_DQ[12]   ; 7.336  ; 7.336  ; 7.336  ; 7.336  ;
; A[15]       ; SRAM_DQ[13]   ; 7.439  ; 7.439  ; 7.439  ; 7.439  ;
; A[15]       ; SRAM_DQ[14]   ; 7.440  ; 7.440  ; 7.440  ; 7.440  ;
; A[15]       ; SRAM_DQ[15]   ; 7.527  ; 7.527  ; 7.527  ; 7.527  ;
; A[15]       ; SRAM_LB_N     ; 6.907  ; 6.907  ; 6.907  ; 6.907  ;
; A[15]       ; SRAM_UB_N     ; 6.896  ; 6.896  ; 6.896  ; 6.896  ;
; D[0]        ; SRAM_DQ[0]    ; 6.740  ;        ;        ; 6.740  ;
; D[0]        ; SRAM_DQ[8]    ; 6.715  ;        ;        ; 6.715  ;
; D[1]        ; SRAM_DQ[1]    ; 5.861  ;        ;        ; 5.861  ;
; D[1]        ; SRAM_DQ[9]    ; 5.871  ;        ;        ; 5.871  ;
; D[2]        ; SRAM_DQ[2]    ; 5.791  ;        ;        ; 5.791  ;
; D[2]        ; SRAM_DQ[10]   ; 5.761  ;        ;        ; 5.761  ;
; D[3]        ; SRAM_DQ[3]    ; 7.027  ;        ;        ; 7.027  ;
; D[3]        ; SRAM_DQ[11]   ; 6.985  ;        ;        ; 6.985  ;
; D[4]        ; SRAM_DQ[4]    ; 5.679  ;        ;        ; 5.679  ;
; D[4]        ; SRAM_DQ[12]   ; 5.620  ;        ;        ; 5.620  ;
; D[5]        ; SRAM_DQ[5]    ; 5.543  ;        ;        ; 5.543  ;
; D[5]        ; SRAM_DQ[13]   ; 5.527  ;        ;        ; 5.527  ;
; D[6]        ; SRAM_DQ[6]    ; 5.485  ;        ;        ; 5.485  ;
; D[6]        ; SRAM_DQ[14]   ; 5.489  ;        ;        ; 5.489  ;
; D[7]        ; SRAM_DQ[7]    ; 5.736  ;        ;        ; 5.736  ;
; D[7]        ; SRAM_DQ[15]   ; 5.353  ;        ;        ; 5.353  ;
; IORQ_n      ; BUSDIR_n      ; 6.194  ;        ;        ; 6.194  ;
; IORQ_n      ; D[0]          ; 6.864  ; 6.864  ; 6.864  ; 6.864  ;
; IORQ_n      ; D[1]          ; 6.696  ; 6.696  ; 6.696  ; 6.696  ;
; IORQ_n      ; D[2]          ; 6.852  ; 6.852  ; 6.852  ; 6.852  ;
; IORQ_n      ; D[3]          ; 6.992  ; 6.992  ; 6.992  ; 6.992  ;
; IORQ_n      ; D[4]          ; 6.992  ; 6.992  ; 6.992  ; 6.992  ;
; IORQ_n      ; D[5]          ; 6.604  ; 6.604  ; 6.604  ; 6.604  ;
; IORQ_n      ; D[6]          ; 6.469  ; 6.469  ; 6.469  ; 6.469  ;
; IORQ_n      ; D[7]          ; 6.563  ; 6.563  ; 6.563  ; 6.563  ;
; IORQ_n      ; U1OE_n        ; 6.548  ;        ;        ; 6.548  ;
; KEY[0]      ; LEDG[7]       ;        ; 5.030  ; 5.030  ;        ;
; M1_n        ; BUSDIR_n      ;        ; 6.188  ; 6.188  ;        ;
; M1_n        ; D[0]          ; 6.858  ; 6.858  ; 6.858  ; 6.858  ;
; M1_n        ; D[1]          ; 6.690  ; 6.690  ; 6.690  ; 6.690  ;
; M1_n        ; D[2]          ; 6.846  ; 6.846  ; 6.846  ; 6.846  ;
; M1_n        ; D[3]          ; 6.986  ; 6.986  ; 6.986  ; 6.986  ;
; M1_n        ; D[4]          ; 6.986  ; 6.986  ; 6.986  ; 6.986  ;
; M1_n        ; D[5]          ; 6.598  ; 6.598  ; 6.598  ; 6.598  ;
; M1_n        ; D[6]          ; 6.463  ; 6.463  ; 6.463  ; 6.463  ;
; M1_n        ; D[7]          ; 6.557  ; 6.557  ; 6.557  ; 6.557  ;
; M1_n        ; U1OE_n        ;        ; 6.542  ; 6.542  ;        ;
; MREQ_n      ; D[0]          ; 7.655  ; 7.655  ; 7.655  ; 7.655  ;
; MREQ_n      ; D[1]          ; 7.487  ; 7.487  ; 7.487  ; 7.487  ;
; MREQ_n      ; D[2]          ; 7.643  ; 7.643  ; 7.643  ; 7.643  ;
; MREQ_n      ; D[3]          ; 7.783  ; 7.783  ; 7.783  ; 7.783  ;
; MREQ_n      ; D[4]          ; 7.645  ; 7.645  ; 7.645  ; 7.645  ;
; MREQ_n      ; D[5]          ; 7.395  ; 7.395  ; 7.395  ; 7.395  ;
; MREQ_n      ; D[6]          ; 7.260  ; 7.260  ; 7.260  ; 7.260  ;
; MREQ_n      ; D[7]          ; 7.354  ; 7.354  ; 7.354  ; 7.354  ;
; RD_n        ; BUSDIR_n      ; 6.336  ;        ;        ; 6.336  ;
; RD_n        ; D[0]          ; 6.678  ; 6.678  ; 6.678  ; 6.678  ;
; RD_n        ; D[1]          ; 6.510  ; 6.510  ; 6.510  ; 6.510  ;
; RD_n        ; D[2]          ; 6.666  ; 6.666  ; 6.666  ; 6.666  ;
; RD_n        ; D[3]          ; 6.806  ; 6.806  ; 6.806  ; 6.806  ;
; RD_n        ; D[4]          ; 6.806  ; 6.806  ; 6.806  ; 6.806  ;
; RD_n        ; D[5]          ; 6.418  ; 6.418  ; 6.418  ; 6.418  ;
; RD_n        ; D[6]          ; 6.283  ; 6.283  ; 6.283  ; 6.283  ;
; RD_n        ; D[7]          ; 6.377  ; 6.377  ; 6.377  ; 6.377  ;
; RD_n        ; U1OE_n        ; 6.690  ;        ;        ; 6.690  ;
; RESET_n     ; LEDG[7]       ;        ; 5.663  ; 5.663  ;        ;
; SLTSL_n     ; D[0]          ; 6.604  ; 6.604  ; 6.604  ; 6.604  ;
; SLTSL_n     ; D[1]          ; 6.436  ; 6.436  ; 6.436  ; 6.436  ;
; SLTSL_n     ; D[2]          ; 6.592  ; 6.592  ; 6.592  ; 6.592  ;
; SLTSL_n     ; D[3]          ; 6.732  ; 6.732  ; 6.732  ; 6.732  ;
; SLTSL_n     ; D[4]          ; 6.732  ; 6.732  ; 6.732  ; 6.732  ;
; SLTSL_n     ; D[5]          ; 6.344  ; 6.344  ; 6.344  ; 6.344  ;
; SLTSL_n     ; D[6]          ; 6.209  ; 6.209  ; 6.209  ; 6.209  ;
; SLTSL_n     ; D[7]          ; 6.303  ; 6.303  ; 6.303  ; 6.303  ;
; SLTSL_n     ; LEDG[1]       ; 7.654  ;        ;        ; 7.654  ;
; SLTSL_n     ; LEDG[2]       ; 6.889  ;        ;        ; 6.889  ;
; SLTSL_n     ; LEDG[3]       ; 7.014  ;        ;        ; 7.014  ;
; SLTSL_n     ; LEDG[4]       ; 7.013  ;        ;        ; 7.013  ;
; SLTSL_n     ; LEDG[5]       ;        ; 7.518  ; 7.518  ;        ;
; SLTSL_n     ; LEDG[6]       ;        ; 5.863  ; 5.863  ;        ;
; SLTSL_n     ; SRAM_CE_N     ; 7.267  ;        ;        ; 7.267  ;
; SLTSL_n     ; SRAM_DQ[0]    ; 7.627  ; 7.627  ; 7.627  ; 7.627  ;
; SLTSL_n     ; SRAM_DQ[1]    ; 7.637  ; 7.637  ; 7.637  ; 7.637  ;
; SLTSL_n     ; SRAM_DQ[2]    ; 7.528  ; 7.528  ; 7.528  ; 7.528  ;
; SLTSL_n     ; SRAM_DQ[3]    ; 7.538  ; 7.538  ; 7.538  ; 7.538  ;
; SLTSL_n     ; SRAM_DQ[4]    ; 7.554  ; 7.554  ; 7.554  ; 7.554  ;
; SLTSL_n     ; SRAM_DQ[5]    ; 7.575  ; 7.575  ; 7.575  ; 7.575  ;
; SLTSL_n     ; SRAM_DQ[6]    ; 7.669  ; 7.669  ; 7.669  ; 7.669  ;
; SLTSL_n     ; SRAM_DQ[7]    ; 7.678  ; 7.678  ; 7.678  ; 7.678  ;
; SLTSL_n     ; SRAM_DQ[8]    ; 7.521  ; 7.521  ; 7.521  ; 7.521  ;
; SLTSL_n     ; SRAM_DQ[9]    ; 7.521  ; 7.521  ; 7.521  ; 7.521  ;
; SLTSL_n     ; SRAM_DQ[10]   ; 7.512  ; 7.512  ; 7.512  ; 7.512  ;
; SLTSL_n     ; SRAM_DQ[11]   ; 7.511  ; 7.511  ; 7.511  ; 7.511  ;
; SLTSL_n     ; SRAM_DQ[12]   ; 7.419  ; 7.419  ; 7.419  ; 7.419  ;
; SLTSL_n     ; SRAM_DQ[13]   ; 7.522  ; 7.522  ; 7.522  ; 7.522  ;
; SLTSL_n     ; SRAM_DQ[14]   ; 7.523  ; 7.523  ; 7.523  ; 7.523  ;
; SLTSL_n     ; SRAM_DQ[15]   ; 7.610  ; 7.610  ; 7.610  ; 7.610  ;
; SLTSL_n     ; U1OE_n        ; 6.122  ;        ;        ; 6.122  ;
; SRAM_DQ[0]  ; D[0]          ; 6.694  ; 6.694  ; 6.694  ; 6.694  ;
; SRAM_DQ[1]  ; D[1]          ; 7.109  ; 7.109  ; 7.109  ; 7.109  ;
; SRAM_DQ[2]  ; D[2]          ; 6.598  ; 6.598  ; 6.598  ; 6.598  ;
; SRAM_DQ[3]  ; D[3]          ; 6.657  ; 6.657  ; 6.657  ; 6.657  ;
; SRAM_DQ[4]  ; D[4]          ; 6.550  ; 6.550  ; 6.550  ; 6.550  ;
; SRAM_DQ[5]  ; D[5]          ; 6.590  ;        ;        ; 6.590  ;
; SRAM_DQ[6]  ; D[6]          ; 6.365  ;        ;        ; 6.365  ;
; SRAM_DQ[7]  ; D[7]          ; 6.542  ;        ;        ; 6.542  ;
; SRAM_DQ[8]  ; D[0]          ; 6.512  ;        ;        ; 6.512  ;
; SRAM_DQ[9]  ; D[1]          ; 6.639  ;        ;        ; 6.639  ;
; SRAM_DQ[10] ; D[2]          ; 6.488  ;        ;        ; 6.488  ;
; SRAM_DQ[11] ; D[3]          ; 6.218  ;        ;        ; 6.218  ;
; SRAM_DQ[12] ; D[4]          ; 6.384  ;        ;        ; 6.384  ;
; SRAM_DQ[13] ; D[5]          ; 6.485  ;        ;        ; 6.485  ;
; SRAM_DQ[14] ; D[6]          ; 6.607  ;        ;        ; 6.607  ;
; SRAM_DQ[15] ; D[7]          ; 6.426  ;        ;        ; 6.426  ;
; SW[9]       ; D[0]          ; 5.275  ; 5.275  ; 5.275  ; 5.275  ;
; SW[9]       ; D[1]          ; 5.107  ; 5.107  ; 5.107  ; 5.107  ;
; SW[9]       ; D[2]          ; 5.263  ; 5.263  ; 5.263  ; 5.263  ;
; SW[9]       ; D[3]          ; 5.403  ; 5.403  ; 5.403  ; 5.403  ;
; SW[9]       ; D[4]          ; 5.265  ; 5.265  ; 5.265  ; 5.265  ;
; SW[9]       ; D[5]          ; 5.015  ; 5.015  ; 5.015  ; 5.015  ;
; SW[9]       ; D[6]          ; 4.880  ; 4.880  ; 4.880  ; 4.880  ;
; SW[9]       ; D[7]          ; 4.974  ; 4.974  ; 4.974  ; 4.974  ;
; SW[9]       ; LEDG[1]       ;        ; 5.379  ; 5.379  ;        ;
; SW[9]       ; LEDG[2]       ;        ; 4.614  ; 4.614  ;        ;
; SW[9]       ; LEDG[3]       ;        ; 4.739  ; 4.739  ;        ;
; SW[9]       ; LEDG[4]       ;        ; 4.738  ; 4.738  ;        ;
; SW[9]       ; LEDG[5]       ; 5.243  ;        ;        ; 5.243  ;
; SW[9]       ; LEDG[6]       ; 3.714  ;        ;        ; 3.714  ;
; SW[9]       ; SRAM_CE_N     ;        ; 4.992  ; 4.992  ;        ;
; SW[9]       ; SRAM_DQ[0]    ; 5.352  ; 5.352  ; 5.352  ; 5.352  ;
; SW[9]       ; SRAM_DQ[1]    ; 5.362  ; 5.362  ; 5.362  ; 5.362  ;
; SW[9]       ; SRAM_DQ[2]    ; 5.253  ; 5.253  ; 5.253  ; 5.253  ;
; SW[9]       ; SRAM_DQ[3]    ; 5.263  ; 5.263  ; 5.263  ; 5.263  ;
; SW[9]       ; SRAM_DQ[4]    ; 5.279  ; 5.279  ; 5.279  ; 5.279  ;
; SW[9]       ; SRAM_DQ[5]    ; 5.300  ; 5.300  ; 5.300  ; 5.300  ;
; SW[9]       ; SRAM_DQ[6]    ; 5.394  ; 5.394  ; 5.394  ; 5.394  ;
; SW[9]       ; SRAM_DQ[7]    ; 5.403  ; 5.403  ; 5.403  ; 5.403  ;
; SW[9]       ; SRAM_DQ[8]    ; 5.246  ; 5.246  ; 5.246  ; 5.246  ;
; SW[9]       ; SRAM_DQ[9]    ; 5.246  ; 5.246  ; 5.246  ; 5.246  ;
; SW[9]       ; SRAM_DQ[10]   ; 5.237  ; 5.237  ; 5.237  ; 5.237  ;
; SW[9]       ; SRAM_DQ[11]   ; 5.236  ; 5.236  ; 5.236  ; 5.236  ;
; SW[9]       ; SRAM_DQ[12]   ; 5.144  ; 5.144  ; 5.144  ; 5.144  ;
; SW[9]       ; SRAM_DQ[13]   ; 5.247  ; 5.247  ; 5.247  ; 5.247  ;
; SW[9]       ; SRAM_DQ[14]   ; 5.248  ; 5.248  ; 5.248  ; 5.248  ;
; SW[9]       ; SRAM_DQ[15]   ; 5.335  ; 5.335  ; 5.335  ; 5.335  ;
; SW[9]       ; U1OE_n        ;        ; 3.827  ; 3.827  ;        ;
; WR_n        ; SRAM_DQ[0]    ; 6.193  ; 6.193  ; 6.193  ; 6.193  ;
; WR_n        ; SRAM_DQ[1]    ; 6.203  ; 6.203  ; 6.203  ; 6.203  ;
; WR_n        ; SRAM_DQ[2]    ; 6.094  ; 6.094  ; 6.094  ; 6.094  ;
; WR_n        ; SRAM_DQ[3]    ; 6.104  ; 6.104  ; 6.104  ; 6.104  ;
; WR_n        ; SRAM_DQ[4]    ; 6.120  ; 6.120  ; 6.120  ; 6.120  ;
; WR_n        ; SRAM_DQ[5]    ; 6.141  ; 6.141  ; 6.141  ; 6.141  ;
; WR_n        ; SRAM_DQ[6]    ; 6.235  ; 6.235  ; 6.235  ; 6.235  ;
; WR_n        ; SRAM_DQ[7]    ; 6.244  ; 6.244  ; 6.244  ; 6.244  ;
; WR_n        ; SRAM_DQ[8]    ; 6.086  ; 6.086  ; 6.086  ; 6.086  ;
; WR_n        ; SRAM_DQ[9]    ; 6.086  ; 6.086  ; 6.086  ; 6.086  ;
; WR_n        ; SRAM_DQ[10]   ; 6.077  ; 6.077  ; 6.077  ; 6.077  ;
; WR_n        ; SRAM_DQ[11]   ; 6.076  ; 6.076  ; 6.076  ; 6.076  ;
; WR_n        ; SRAM_DQ[12]   ; 5.984  ; 5.984  ; 5.984  ; 5.984  ;
; WR_n        ; SRAM_DQ[13]   ; 6.087  ; 6.087  ; 6.087  ; 6.087  ;
; WR_n        ; SRAM_DQ[14]   ; 6.088  ; 6.088  ; 6.088  ; 6.088  ;
; WR_n        ; SRAM_DQ[15]   ; 6.175  ; 6.175  ; 6.175  ; 6.175  ;
; WR_n        ; SRAM_WE_N     ; 5.618  ;        ;        ; 5.618  ;
; WR_n        ; U1OE_n        ; 6.705  ;        ;        ; 6.705  ;
+-------------+---------------+--------+--------+--------+--------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; A[2]       ; A[2]     ; 0        ; 0        ; 20       ; 28       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; A[2]       ; A[2]     ; 0        ; 0        ; 20       ; 28       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 49    ; 49   ;
; Unconstrained Input Port Paths  ; 994   ; 994  ;
; Unconstrained Output Ports      ; 91    ; 91   ;
; Unconstrained Output Port Paths ; 1782  ; 1782 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Dec 11 10:09:29 2023
Info: Command: quartus_sta MSX_FPGA_Top -c MSX_FPGA_Top
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 8 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MSX_FPGA_Top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name A[2] A[2]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.988
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.988        -6.802 A[2] 
Info (332146): Worst-case hold slack is 0.027
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.027         0.000 A[2] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.469
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.469       -35.685 A[2] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 0.142
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.142         0.000 A[2] 
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case hold slack is -0.552
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.552        -9.534 A[2] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222       -29.222 A[2] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4551 megabytes
    Info: Processing ended: Mon Dec 11 10:09:30 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


