[Inputs]
i_tx_busy
i_inst_valid
clk
rst
=i_inst[0:0]=
[Outputs]
o_tx_valid
=o_tx_data[0:0]=
[BiDir]
[ATTRIBUTES]
VeriModel seq

