
#Circuit Summary:
#---------------
#number of inputs = 36
#number of outputs = 7
#number of gates = 245
#number of wires = 281
#atpg: cputime for reading in circuit ../sample_circuits/c432.ckt: 0.0s 0.0s
#atpg: cputime for levelling circuit ../sample_circuits/c432.ckt: 0.0s 0.0s
#atpg: cputime for rearranging gate inputs ../sample_circuits/c432.ckt: 0.0s 0.0s
#atpg: cputime for creating dummy nodes ../sample_circuits/c432.ckt: 0.0s 0.0s
#atpg: cputime for generating fault list ../sample_circuits/c432.ckt: 0.0s 0.0s

#FAULT COVERAGE RESULTS :
#number of test vectors = 173
#total number of gate faults (uncollapsed) = 1110
#total number of detected faults = 129
#total gate fault coverage = 11.62%
#number of equivalent gate faults (collapsed) = 1034
#number of equivalent detected faults = 129
#equivalent gate fault coverage = 12.48%

T'111110111010111111101110101111101001 0'
T'111111101110111111101111101011101101 0'
T'111111111110101111101010101010110101 1'
T'111010111110101110101110111011100101 1'
T'111010111111101011111010101001111000 1'
T'111011101110111011101010110111101011 1'
T'101110111011111110101111011011101000 1'
T'111011101110101110111111011010101111 1'
T'111011101010101111111101101111101000 1'
T'101011101011101111101101111010111000 1'
T'101111111011111010100111101011101011 1'
T'111010101110111011100111111011111111 1'
T'111111111111111111011111111111111110 1'
T'111111111111111111011111111111111111 1'
T'101111101011101001111011111111111101 1'
T'101110101110100111111011111110111000 1'
T'111110111111011011101010111110111011 1'
T'101011111001101011101110111110111010 1'
T'111111111101111011101011111010101101 1'
T'111110011110101110111010101010101110 1'
T'111101111111101110111111101011101110 1'
T'100110111010111011111110101010111110 1'
T'110111101011101011111110101011111100 1'
T'011010101111111010111110111011101110 1'
T'111111011111111111111111111111111111 1'
T'111111111111110111111111111111111110 1'
T'101111111111111111111111111111011111 1'
T'111111111111111111111111110111111110 1'
T'111110111011101010111111111010111101 0'
T'011011101111101011111011101111111100 1'
T'101011110111111111101110111010111101 1'
T'101111111110101111100111111110101100 1'
T'111011101010111011101111111011111101 0'
T'100110111010111010111110101110111110 1'
T'101010011010101110111110111110101110 1'
T'111011101101101110101110111010111110 1'
T'111111111111110111111111111111111111 1'
T'111010101111111110011010111111101101 1'
T'111111111011111010111101111110101001 1'
T'111011101010101111101111100111101001 1'
T'101010111111101111111111111111011101 1'
T'101111101010111111111111101011100111 1'
T'111110111111101010111010101110100100 1'
T'101111111011111010101110111011011100 1'
T'111111111111111111111111111111011110 1'
T'111011101010101010101011101101101000 1'
T'111111111011111011111110101101101100 1'
T'101111101010101111111011100111101010 1'
T'101010101011101011101111100110101101 1'
T'111010101111101110111110011011101101 1'
T'101110111011101010101111011010101100 1'
T'111111101111101011101001101011111110 1'
T'101010111111111011101101111010101101 1'
T'111011111111111011110110111110101111 1'
T'101110111010101010100111101110111110 1'
T'101010111111101010011010101010101010 1'
T'101011111011101110011110111010111101 1'
T'111111101111111101101111101110101001 1'
T'111010111011101110111110101010101100 1'
T'111011111010101001111011111110111010 1'
T'111111101110110110101011101011111110 1'
T'101010111011100110111111111011111111 1'
T'111111101011011111111111101011101111 1'
T'111111111111011111111111111111111110 1'
T'101010101101101111101011101011101011 1'
T'101011111101101011101011101011111000 1'
T'101111110111101011111110111011101100 1'
T'101110110111111011111111101011101010 1'
T'111010011010111111101010101010111001 1'
T'101111011010101011111110111111101011 1'
T'101001101010111111111010111010111101 1'
T'101101111010111110101010111110101001 1'
T'100110111011101010111111111110101011 1'
T'100110111010111110111010111111101010 1'
T'011110101111111110101110111011101000 1'
T'011011101010111011101111111010101001 1'
T'111011111011101110111110111010111000 1'
T'111010111110111110111010111011101001 0'
T'101111111011111010101110111111101011 1'
T'111101111111111111111111111111111110 1'
T'111111110111111111111111111111111110 1'
T'111111111111111101111111111111111111 1'
T'111111111111111111111111111111111110 0'
T'111011111111111111111111111101111110 1'
T'111111111111011111111111111111111111 1'
T'111111111111111111111111111111111111 0'
T'111111111111111111111111111101111111 1'
T'111111111111111111111111111111011111 1'
T'011011111011111010101110111110101110 1'
T'011111111011111110111010111011111001 1'
T'101101101111101010111111101011111010 1'
T'101101111010111110111111101011111000 1'
T'101111100110111111111110111110111101 1'
T'101110110110111011101011101011111010 1'
T'101111101010011010101011111010111111 1'
T'111111111110011010111110111010101000 1'
T'101011111110101101101110101011101111 1'
T'111011101010111001101110111110101111 1'
T'101111111111101110010111101110101110 1'
T'111011101110111010100110101111111100 1'
T'111111111111111111111111011111111110 1'
T'101111111011111110111011011010101101 1'
T'111110111110101110111011111101101101 1'
T'111111111111111111111111111111110111 1'
T'111111111111111111111111111111110110 1'
T'100110101111111011111111101111101010 1'
T'111011011110101010111010111111101001 1'
T'111111101001101111101011111011111010 1'
T'111110101010100111111111101110101011 1'
T'111111101010111110011011111111111000 1'
T'111111111111111111111101111111111110 1'
T'111110111011111111101010110111101011 1'
T'111010111011111110111111101010011011 1'
T'111110111111101010111110111110100101 1'
T'101011111010111010101110111011110111 1'
T'101110101110101111101111101010011101 1'
T'101010111010111011111010101110011110 1'
T'111011101011111010111110111101111110 1'
T'111111111111111111111111111101111110 1'
T'111111111111111111111111110111111111 1'
T'101111111010111110101111110111101001 1'
T'111111111111111111111111011111111111 1'
T'101111101010111011111010011010101101 1'
T'111111111111111111111101111111111111 1'
T'111110101010111111111001111011101100 1'
T'111111111111111111110111111111111111 1'
T'111111111111111111110111111111111110 1'
T'111111101010111011011010111110111001 1'
T'111011101110101011011111101111111100 1'
T'111111111111111101111111111111111110 1'
T'101110111111101110101010101011101000 1'
T'101111101010101101111010111011101111 1'
T'111010101010100111101110111111111000 1'
T'101010101010100111111010111011101000 1'
T'101111111111011110111010111111101100 1'
T'101111101111011010111011111010111001 1'
T'111110101010111111101110101010111101 1'
T'101010101101111111111011101010101101 1'
T'111011101110111010111010111010111001 1'
T'101010111101111011101011111011111100 1'
T'111010101111111011101011111111111010 1'
T'101010100111111011111110101010101110 1'
T'101010101110101110111110101011111100 1'
T'101010110110111011101011111010111011 1'
T'101011101111101011101110111111111000 1'
T'101010011110111111101111111110111010 1'
T'111010111110111111111010111011101100 1'
T'101010011010111010111011101011111010 1'
T'111110101010101110101111101111101101 1'
T'101101101111101010111110101110111101 1'
T'111101111111111111111111111111111111 1'
T'101011101111101011111111101010101111 1'
T'110111101011101010111111111110101101 1'
T'101011111110101011101011101011101010 1'
T'110111111111111111111111111111111110 1'
T'101010101011111011101010101010101111 1'
T'011111111111111111111111111111111111 1'
T'101111101011111111111111111011101001 1'
T'011111111111111111111111111111111110 1'
T'101111101010101111101010101110111001 1'
T'111111111011101010101111111110111001 0'
T'101110101110111010111010111010111000 1'

#FAULT COVERAGE RESULTS :
#number of test vectors = 162
#total number of gate faults (uncollapsed) = 1110
#total number of detected faults = 129
#total gate fault coverage = 11.62%
#number of equivalent gate faults (collapsed) = 1034
#number of equivalent detected faults = 129
#equivalent gate fault coverage = 12.48%

#atpg: cputime for test pattern generation ../sample_circuits/c432.ckt: 0.6s 0.6s
