# verilog-task-base
Crossbar base version +1 доп. задание, +2 доп. задание

4 master, 4 slave + roundrobin

crossbar.v - код самого кроссбара

simulation/modelsim/crossbar.vt - тестбенч для него

simulation/modelsim/run.do - добавление проводов в мультисим

simulation/modelsim/*.bmp - скрины симуляции

RTL.pdf - синтезированная схема

По сравнению с предыдущей версией, вся логика переведена в сторону 
использования комбинационных схем, а не регистров.

В тестбенч в качестве слейва добавлен модуль с памятью и
возможностью выставлять произвольные задержки.

Скоро доделаю возможность выставлять тестовые вектора с файла в тестбенч
