Fitter report for DE0_Default
Tue Nov 08 20:53:29 2011
Quartus II Version 9.1 Build 222 10/21/2009 Service Pack 0.08 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Summary
 18. PLL Usage
 19. Output Pin Default Load For Reported TCO
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|rom_1:u4|altsyncram:altsyncram_component|altsyncram_cfa1:auto_generated|ALTSYNCRAM
 28. |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|rom_4:u7|altsyncram:altsyncram_component|altsyncram_bhc1:auto_generated|ALTSYNCRAM
 29. |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|rom_3:u6|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ALTSYNCRAM
 30. |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|rom_2:u5|altsyncram:altsyncram_component|altsyncram_ric1:auto_generated|ALTSYNCRAM
 31. Interconnect Usage Summary
 32. LAB Logic Elements
 33. LAB-wide Signals
 34. LAB Signals Sourced
 35. LAB Signals Sourced Out
 36. LAB Distinct Inputs
 37. I/O Rules Summary
 38. I/O Rules Details
 39. I/O Rules Matrix
 40. Fitter Device Options
 41. Operating Settings and Conditions
 42. Estimated Delay Added for Hold Timing
 43. Fitter Messages
 44. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; Fitter Summary                                                                        ;
+------------------------------------+--------------------------------------------------+
; Fitter Status                      ; Successful - Tue Nov 08 20:53:29 2011            ;
; Quartus II Version                 ; 9.1 Build 222 10/21/2009 SP 0.08 SJ Full Version ;
; Revision Name                      ; DE0_Default                                      ;
; Top-level Entity Name              ; Block1                                           ;
; Family                             ; Cyclone III                                      ;
; Device                             ; EP3C16F484C6                                     ;
; Timing Models                      ; Final                                            ;
; Total logic elements               ; 1,486 / 15,408 ( 10 % )                          ;
;     Total combinational functions  ; 1,192 / 15,408 ( 8 % )                           ;
;     Dedicated logic registers      ; 928 / 15,408 ( 6 % )                             ;
; Total registers                    ; 1021                                             ;
; Total pins                         ; 196 / 347 ( 56 % )                               ;
; Total virtual pins                 ; 0                                                ;
; Total memory bits                  ; 263,312 / 516,096 ( 51 % )                       ;
; Embedded Multiplier 9-bit elements ; 0 / 112 ( 0 % )                                  ;
; Total PLLs                         ; 3 / 4 ( 75 % )                                   ;
+------------------------------------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C16F484C6                          ;                                       ;
; Use TimeQuest Timing Analyzer                                              ; Off                                   ; On                                    ;
; Placement Effort Multiplier                                                ; 4                                     ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 4                                     ; 1.0                                   ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; IO Paths and Minimum TPD Paths        ;
; Optimize Multi-Corner Timing                                               ; On                                    ; Off                                   ;
; PowerPlay Power Optimization                                               ; Extra effort                          ; Normal compilation                    ;
; SSN Optimization                                                           ; Extra effort                          ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; On                                    ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; On                                    ; Off                                   ;
; Perform Register Duplication for Performance                               ; On                                    ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; On                                    ; Off                                   ;
; Perform Register Retiming for Performance                                  ; On                                    ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; On                                    ; Off                                   ;
; Fitter Effort                                                              ; Standard Fit                          ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Extra                                 ; Normal                                ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; On                                    ; On                                    ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Stop After Congestion Map Generation                                       ; Off                                   ; Off                                   ;
; Save Intermediate Fitting Results                                          ; Off                                   ; Off                                   ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; Off                                   ; Off                                   ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Use Best Effort Settings for Compilation                                   ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 2.34        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;  18.0%      ;
;     3 processors           ;  17.6%      ;
;     4 processors           ;  16.1%      ;
+----------------------------+-------------+


+-------------------------------------------------------+
; I/O Assignment Warnings                               ;
+-----------------------+-------------------------------+
; Pin Name              ; Reason                        ;
+-----------------------+-------------------------------+
; ENOUT                 ; Incomplete set of assignments ;
; OutCLK                ; Incomplete set of assignments ;
; ENWFIFO               ; Incomplete set of assignments ;
; aclr                  ; Incomplete set of assignments ;
; SOUT[31]              ; Incomplete set of assignments ;
; SOUT[30]              ; Incomplete set of assignments ;
; SOUT[29]              ; Incomplete set of assignments ;
; SOUT[28]              ; Incomplete set of assignments ;
; SOUT[27]              ; Incomplete set of assignments ;
; SOUT[26]              ; Incomplete set of assignments ;
; SOUT[25]              ; Incomplete set of assignments ;
; SOUT[24]              ; Incomplete set of assignments ;
; SOUT[23]              ; Incomplete set of assignments ;
; SOUT[22]              ; Incomplete set of assignments ;
; SOUT[21]              ; Incomplete set of assignments ;
; SOUT[20]              ; Incomplete set of assignments ;
; SOUT[19]              ; Incomplete set of assignments ;
; SOUT[18]              ; Incomplete set of assignments ;
; SOUT[17]              ; Incomplete set of assignments ;
; SOUT[16]              ; Incomplete set of assignments ;
; SOUT[15]              ; Incomplete set of assignments ;
; SOUT[14]              ; Incomplete set of assignments ;
; SOUT[13]              ; Incomplete set of assignments ;
; SOUT[12]              ; Incomplete set of assignments ;
; SOUT[11]              ; Incomplete set of assignments ;
; SOUT[10]              ; Incomplete set of assignments ;
; SOUT[9]               ; Incomplete set of assignments ;
; SOUT[8]               ; Incomplete set of assignments ;
; SOUT[7]               ; Incomplete set of assignments ;
; SOUT[6]               ; Incomplete set of assignments ;
; SOUT[5]               ; Incomplete set of assignments ;
; SOUT[4]               ; Incomplete set of assignments ;
; SOUT[3]               ; Incomplete set of assignments ;
; SOUT[2]               ; Incomplete set of assignments ;
; SOUT[1]               ; Incomplete set of assignments ;
; SOUT[0]               ; Incomplete set of assignments ;
; Wrusedw0[10]          ; Incomplete set of assignments ;
; Wrusedw0[9]           ; Incomplete set of assignments ;
; Wrusedw0[8]           ; Incomplete set of assignments ;
; Wrusedw0[7]           ; Incomplete set of assignments ;
; Wrusedw0[6]           ; Incomplete set of assignments ;
; Wrusedw0[5]           ; Incomplete set of assignments ;
; Wrusedw0[4]           ; Incomplete set of assignments ;
; Wrusedw0[3]           ; Incomplete set of assignments ;
; Wrusedw0[2]           ; Incomplete set of assignments ;
; Wrusedw0[1]           ; Incomplete set of assignments ;
; Wrusedw0[0]           ; Incomplete set of assignments ;
; addEN                 ; Incomplete set of assignments ;
; ENTrig                ; Incomplete set of assignments ;
; TrigEN_CMD            ; Incomplete set of assignments ;
; SetInit               ; Incomplete set of assignments ;
; SetTrigTime           ; Incomplete set of assignments ;
; state[3]              ; Incomplete set of assignments ;
; state[2]              ; Incomplete set of assignments ;
; state[1]              ; Incomplete set of assignments ;
; state[0]              ; Incomplete set of assignments ;
; EN_FIFO               ; Incomplete set of assignments ;
; ResTri                ; Incomplete set of assignments ;
; HEX0_DP               ; Incomplete set of assignments ;
; HEX1_DP               ; Incomplete set of assignments ;
; HEX2_DP               ; Incomplete set of assignments ;
; HEX3_DP               ; Incomplete set of assignments ;
; CLKUN                 ; Incomplete set of assignments ;
; PLLbusy               ; Incomplete set of assignments ;
; TxOut                 ; Incomplete set of assignments ;
; OPC_RD                ; Incomplete set of assignments ;
; OPC_FinishRD          ; Incomplete set of assignments ;
; HEX0_D[6]             ; Incomplete set of assignments ;
; HEX0_D[5]             ; Incomplete set of assignments ;
; HEX0_D[4]             ; Incomplete set of assignments ;
; HEX0_D[3]             ; Incomplete set of assignments ;
; HEX0_D[2]             ; Incomplete set of assignments ;
; HEX0_D[1]             ; Incomplete set of assignments ;
; HEX0_D[0]             ; Incomplete set of assignments ;
; HEX1_D[6]             ; Incomplete set of assignments ;
; HEX1_D[5]             ; Incomplete set of assignments ;
; HEX1_D[4]             ; Incomplete set of assignments ;
; HEX1_D[3]             ; Incomplete set of assignments ;
; HEX1_D[2]             ; Incomplete set of assignments ;
; HEX1_D[1]             ; Incomplete set of assignments ;
; HEX1_D[0]             ; Incomplete set of assignments ;
; HEX2_D[6]             ; Incomplete set of assignments ;
; HEX2_D[5]             ; Incomplete set of assignments ;
; HEX2_D[4]             ; Incomplete set of assignments ;
; HEX2_D[3]             ; Incomplete set of assignments ;
; HEX2_D[2]             ; Incomplete set of assignments ;
; HEX2_D[1]             ; Incomplete set of assignments ;
; HEX2_D[0]             ; Incomplete set of assignments ;
; HEX3_D[6]             ; Incomplete set of assignments ;
; HEX3_D[5]             ; Incomplete set of assignments ;
; HEX3_D[4]             ; Incomplete set of assignments ;
; HEX3_D[3]             ; Incomplete set of assignments ;
; HEX3_D[2]             ; Incomplete set of assignments ;
; HEX3_D[1]             ; Incomplete set of assignments ;
; HEX3_D[0]             ; Incomplete set of assignments ;
; LED[9]                ; Incomplete set of assignments ;
; LED[8]                ; Incomplete set of assignments ;
; LED[7]                ; Incomplete set of assignments ;
; LED[6]                ; Incomplete set of assignments ;
; LED[5]                ; Incomplete set of assignments ;
; LED[4]                ; Incomplete set of assignments ;
; LED[3]                ; Incomplete set of assignments ;
; LED[2]                ; Incomplete set of assignments ;
; LED[1]                ; Incomplete set of assignments ;
; LED[0]                ; Incomplete set of assignments ;
; OPC_Data_For_TXOUT[7] ; Incomplete set of assignments ;
; OPC_Data_For_TXOUT[6] ; Incomplete set of assignments ;
; OPC_Data_For_TXOUT[5] ; Incomplete set of assignments ;
; OPC_Data_For_TXOUT[4] ; Incomplete set of assignments ;
; OPC_Data_For_TXOUT[3] ; Incomplete set of assignments ;
; OPC_Data_For_TXOUT[2] ; Incomplete set of assignments ;
; OPC_Data_For_TXOUT[1] ; Incomplete set of assignments ;
; OPC_Data_For_TXOUT[0] ; Incomplete set of assignments ;
; OPC_TDataOut[31]      ; Incomplete set of assignments ;
; OPC_TDataOut[30]      ; Incomplete set of assignments ;
; OPC_TDataOut[29]      ; Incomplete set of assignments ;
; OPC_TDataOut[28]      ; Incomplete set of assignments ;
; OPC_TDataOut[27]      ; Incomplete set of assignments ;
; OPC_TDataOut[26]      ; Incomplete set of assignments ;
; OPC_TDataOut[25]      ; Incomplete set of assignments ;
; OPC_TDataOut[24]      ; Incomplete set of assignments ;
; OPC_TDataOut[23]      ; Incomplete set of assignments ;
; OPC_TDataOut[22]      ; Incomplete set of assignments ;
; OPC_TDataOut[21]      ; Incomplete set of assignments ;
; OPC_TDataOut[20]      ; Incomplete set of assignments ;
; OPC_TDataOut[19]      ; Incomplete set of assignments ;
; OPC_TDataOut[18]      ; Incomplete set of assignments ;
; OPC_TDataOut[17]      ; Incomplete set of assignments ;
; OPC_TDataOut[16]      ; Incomplete set of assignments ;
; OPC_TDataOut[15]      ; Incomplete set of assignments ;
; OPC_TDataOut[14]      ; Incomplete set of assignments ;
; OPC_TDataOut[13]      ; Incomplete set of assignments ;
; OPC_TDataOut[12]      ; Incomplete set of assignments ;
; OPC_TDataOut[11]      ; Incomplete set of assignments ;
; OPC_TDataOut[10]      ; Incomplete set of assignments ;
; OPC_TDataOut[9]       ; Incomplete set of assignments ;
; OPC_TDataOut[8]       ; Incomplete set of assignments ;
; OPC_TDataOut[7]       ; Incomplete set of assignments ;
; OPC_TDataOut[6]       ; Incomplete set of assignments ;
; OPC_TDataOut[5]       ; Incomplete set of assignments ;
; OPC_TDataOut[4]       ; Incomplete set of assignments ;
; OPC_TDataOut[3]       ; Incomplete set of assignments ;
; OPC_TDataOut[2]       ; Incomplete set of assignments ;
; OPC_TDataOut[1]       ; Incomplete set of assignments ;
; OPC_TDataOut[0]       ; Incomplete set of assignments ;
; OPC_tIndex[4]         ; Incomplete set of assignments ;
; OPC_tIndex[3]         ; Incomplete set of assignments ;
; OPC_tIndex[2]         ; Incomplete set of assignments ;
; OPC_tIndex[1]         ; Incomplete set of assignments ;
; OPC_tIndex[0]         ; Incomplete set of assignments ;
; TestOut[15]           ; Incomplete set of assignments ;
; TestOut[14]           ; Incomplete set of assignments ;
; TestOut[13]           ; Incomplete set of assignments ;
; TestOut[12]           ; Incomplete set of assignments ;
; TestOut[11]           ; Incomplete set of assignments ;
; TestOut[10]           ; Incomplete set of assignments ;
; TestOut[9]            ; Incomplete set of assignments ;
; TestOut[8]            ; Incomplete set of assignments ;
; TestOut[7]            ; Incomplete set of assignments ;
; TestOut[6]            ; Incomplete set of assignments ;
; TestOut[5]            ; Incomplete set of assignments ;
; TestOut[4]            ; Incomplete set of assignments ;
; TestOut[3]            ; Incomplete set of assignments ;
; TestOut[2]            ; Incomplete set of assignments ;
; TestOut[1]            ; Incomplete set of assignments ;
; TestOut[0]            ; Incomplete set of assignments ;
; TX_DATAOUT[7]         ; Incomplete set of assignments ;
; TX_DATAOUT[6]         ; Incomplete set of assignments ;
; TX_DATAOUT[5]         ; Incomplete set of assignments ;
; TX_DATAOUT[4]         ; Incomplete set of assignments ;
; TX_DATAOUT[3]         ; Incomplete set of assignments ;
; TX_DATAOUT[2]         ; Incomplete set of assignments ;
; TX_DATAOUT[1]         ; Incomplete set of assignments ;
; TX_DATAOUT[0]         ; Incomplete set of assignments ;
; CLKIN                 ; Incomplete set of assignments ;
; Reload2               ; Incomplete set of assignments ;
; Reload1               ; Incomplete set of assignments ;
; TrigEN_SW             ; Incomplete set of assignments ;
; CLKIN2                ; Incomplete set of assignments ;
; Xin[3]                ; Incomplete set of assignments ;
; Xin[1]                ; Incomplete set of assignments ;
; Xin[2]                ; Incomplete set of assignments ;
; Xin[0]                ; Incomplete set of assignments ;
; Xin[5]                ; Incomplete set of assignments ;
; Xin[4]                ; Incomplete set of assignments ;
; Xin[7]                ; Incomplete set of assignments ;
; Xin[6]                ; Incomplete set of assignments ;
; Xin[9]                ; Incomplete set of assignments ;
; Xin[8]                ; Incomplete set of assignments ;
; Xin[10]               ; Incomplete set of assignments ;
; Xin[11]               ; Incomplete set of assignments ;
; Xin[13]               ; Incomplete set of assignments ;
; Xin[12]               ; Incomplete set of assignments ;
; Xin[15]               ; Incomplete set of assignments ;
; Xin[14]               ; Incomplete set of assignments ;
; Rx                    ; Incomplete set of assignments ;
+-----------------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+--------------------+---------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                          ; Action           ; Operation          ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                             ; Destination Port ; Destination Port Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+--------------------+---------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|ram_block1a31~RAM_ENABLE_AND                  ; Created          ; Placement          ; Power reduction     ; COMBOUT   ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|ram_block1a159~RAM_ENABLE_AND                 ; Created          ; Placement          ; Power reduction     ; COMBOUT   ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|ram_block1a287~RAM_ENABLE_AND                 ; Created          ; Placement          ; Power reduction     ; COMBOUT   ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|ram_block1a415~RAM_ENABLE_AND                 ; Created          ; Placement          ; Power reduction     ; COMBOUT   ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|rom_2:u5|altsyncram:altsyncram_component|altsyncram_ric1:auto_generated|ram_block1a0~RAM_ENABLE_DFF                                                                            ; Created          ; Placement          ; Power reduction     ; Q         ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|rom_2:u5|altsyncram:altsyncram_component|altsyncram_ric1:auto_generated|ram_block1a0~RAM_ENABLE_DUAL                                                                           ; Created          ; Placement          ; Power reduction     ; COMBOUT   ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[0]                                                                                    ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[0]~_Duplicate_1                                                                      ; Q                ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[0]                                                                                    ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; Wrusedw0[0]~output                                                                                                                                                                                                           ; I                ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[1]                                                                                    ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[1]~_Duplicate_1                                                                      ; Q                ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[1]                                                                                    ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; Wrusedw0[1]~output                                                                                                                                                                                                           ; I                ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[2]                                                                                    ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[2]~_Duplicate_1                                                                      ; Q                ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[2]                                                                                    ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; Wrusedw0[2]~output                                                                                                                                                                                                           ; I                ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[3]                                                                                    ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[3]~_Duplicate_1                                                                      ; Q                ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[3]                                                                                    ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; Wrusedw0[3]~output                                                                                                                                                                                                           ; I                ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[4]                                                                                    ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[4]~_Duplicate_1                                                                      ; Q                ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[4]                                                                                    ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; Wrusedw0[4]~output                                                                                                                                                                                                           ; I                ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[5]                                                                                    ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[5]~_Duplicate_1                                                                      ; Q                ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[5]                                                                                    ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; Wrusedw0[5]~output                                                                                                                                                                                                           ; I                ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[6]                                                                                    ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[6]~_Duplicate_1                                                                      ; Q                ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[6]                                                                                    ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; Wrusedw0[6]~output                                                                                                                                                                                                           ; I                ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[7]                                                                                    ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[7]~_Duplicate_1                                                                      ; Q                ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[7]                                                                                    ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; Wrusedw0[7]~output                                                                                                                                                                                                           ; I                ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[8]                                                                                    ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[8]~_Duplicate_1                                                                      ; Q                ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[8]                                                                                    ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; Wrusedw0[8]~output                                                                                                                                                                                                           ; I                ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[9]                                                                                    ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[9]~_Duplicate_1                                                                      ; Q                ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[9]                                                                                    ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; Wrusedw0[9]~output                                                                                                                                                                                                           ; I                ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[10]                                                                                   ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[10]~_Duplicate_1                                                                     ; Q                ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[10]                                                                                   ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; Wrusedw0[10]~output                                                                                                                                                                                                          ; I                ;                       ;
; AllStore:inst2|QSignal:inst3|ASignal:inst5|ShiftReg:inst1|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                                                                                                         ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; Xin[0]~input                                                                                                                                                                                                                 ; O                ;                       ;
; AllStore:inst2|QSignal:inst3|ASignal:inst6|ShiftReg:inst1|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                                                                                                         ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; Xin[1]~input                                                                                                                                                                                                                 ; O                ;                       ;
; AllStore:inst2|QSignal:inst3|ASignal:inst7|ShiftReg:inst1|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                                                                                                         ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; Xin[2]~input                                                                                                                                                                                                                 ; O                ;                       ;
; AllStore:inst2|QSignal:inst3|ASignal:inst8|ShiftReg:inst1|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                                                                                                         ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; Xin[3]~input                                                                                                                                                                                                                 ; O                ;                       ;
; AllStore:inst2|QSignal:inst4|ASignal:inst5|ShiftReg:inst1|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                                                                                                         ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; Xin[4]~input                                                                                                                                                                                                                 ; O                ;                       ;
; AllStore:inst2|QSignal:inst4|ASignal:inst6|ShiftReg:inst1|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                                                                                                         ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; Xin[5]~input                                                                                                                                                                                                                 ; O                ;                       ;
; AllStore:inst2|QSignal:inst4|ASignal:inst7|ShiftReg:inst1|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                                                                                                         ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; Xin[6]~input                                                                                                                                                                                                                 ; O                ;                       ;
; AllStore:inst2|QSignal:inst4|ASignal:inst8|ShiftReg:inst1|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                                                                                                         ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; Xin[7]~input                                                                                                                                                                                                                 ; O                ;                       ;
; AllStore:inst2|QSignal:inst5|ASignal:inst5|ShiftReg:inst1|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                                                                                                         ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; Xin[8]~input                                                                                                                                                                                                                 ; O                ;                       ;
; AllStore:inst2|QSignal:inst5|ASignal:inst6|ShiftReg:inst1|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                                                                                                         ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; Xin[9]~input                                                                                                                                                                                                                 ; O                ;                       ;
; AllStore:inst2|QSignal:inst5|ASignal:inst7|ShiftReg:inst1|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                                                                                                         ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; Xin[10]~input                                                                                                                                                                                                                ; O                ;                       ;
; AllStore:inst2|QSignal:inst5|ASignal:inst8|ShiftReg:inst1|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                                                                                                         ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; Xin[11]~input                                                                                                                                                                                                                ; O                ;                       ;
; AllStore:inst2|QSignal:inst6|ASignal:inst5|ShiftReg:inst1|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                                                                                                         ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; Xin[12]~input                                                                                                                                                                                                                ; O                ;                       ;
; AllStore:inst2|QSignal:inst6|ASignal:inst6|ShiftReg:inst1|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                                                                                                         ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; Xin[13]~input                                                                                                                                                                                                                ; O                ;                       ;
; AllStore:inst2|QSignal:inst6|ASignal:inst7|ShiftReg:inst1|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                                                                                                         ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; Xin[14]~input                                                                                                                                                                                                                ; O                ;                       ;
; AllStore:inst2|QSignal:inst6|ASignal:inst8|ShiftReg:inst1|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                                                                                                         ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; Xin[15]~input                                                                                                                                                                                                                ; O                ;                       ;
; CLKD16:inst23|CLKout                                                                                                                                                                                                          ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; CLKD16:inst23|CLKout~_Duplicate_1                                                                                                                                                                                            ; Q                ;                       ;
; CLKD16:inst23|CLKout                                                                                                                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; LED[2]~output                                                                                                                                                                                                                ; I                ;                       ;
; Decode:inst3|TrigEN                                                                                                                                                                                                           ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; Decode:inst3|TrigEN~_Duplicate_1                                                                                                                                                                                             ; Q                ;                       ;
; Decode:inst3|TrigEN                                                                                                                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; TrigEN_CMD~output                                                                                                                                                                                                            ; I                ;                       ;
; Decode:inst3|TrigEN                                                                                                                                                                                                           ; Inverted         ; Register Packing   ; Timing optimization ; Q         ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; Decode:inst3|adden                                                                                                                                                                                                            ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; Decode:inst3|adden~_Duplicate_1                                                                                                                                                                                              ; Q                ;                       ;
; Decode:inst3|adden                                                                                                                                                                                                            ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; addEN~output                                                                                                                                                                                                                 ; I                ;                       ;
; MyRx:inst1|DataOut[0]                                                                                                                                                                                                         ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; MyRx:inst1|DataOut[0]~_Duplicate_1                                                                                                                                                                                           ; Q                ;                       ;
; MyRx:inst1|DataOut[0]                                                                                                                                                                                                         ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; TX_DATAOUT[0]~output                                                                                                                                                                                                         ; I                ;                       ;
; MyRx:inst1|DataOut[1]                                                                                                                                                                                                         ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; MyRx:inst1|DataOut[1]~_Duplicate_1                                                                                                                                                                                           ; Q                ;                       ;
; MyRx:inst1|DataOut[1]                                                                                                                                                                                                         ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; TX_DATAOUT[1]~output                                                                                                                                                                                                         ; I                ;                       ;
; MyRx:inst1|DataOut[2]                                                                                                                                                                                                         ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; MyRx:inst1|DataOut[2]~_Duplicate_1                                                                                                                                                                                           ; Q                ;                       ;
; MyRx:inst1|DataOut[2]                                                                                                                                                                                                         ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; TX_DATAOUT[2]~output                                                                                                                                                                                                         ; I                ;                       ;
; MyRx:inst1|DataOut[3]                                                                                                                                                                                                         ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; MyRx:inst1|DataOut[3]~_Duplicate_1                                                                                                                                                                                           ; Q                ;                       ;
; MyRx:inst1|DataOut[3]                                                                                                                                                                                                         ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; TX_DATAOUT[3]~output                                                                                                                                                                                                         ; I                ;                       ;
; MyRx:inst1|DataOut[4]                                                                                                                                                                                                         ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; MyRx:inst1|DataOut[4]~_Duplicate_1                                                                                                                                                                                           ; Q                ;                       ;
; MyRx:inst1|DataOut[4]                                                                                                                                                                                                         ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; TX_DATAOUT[4]~output                                                                                                                                                                                                         ; I                ;                       ;
; MyRx:inst1|DataOut[5]                                                                                                                                                                                                         ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; MyRx:inst1|DataOut[5]~_Duplicate_1                                                                                                                                                                                           ; Q                ;                       ;
; MyRx:inst1|DataOut[5]                                                                                                                                                                                                         ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; TX_DATAOUT[5]~output                                                                                                                                                                                                         ; I                ;                       ;
; MyRx:inst1|DataOut[6]                                                                                                                                                                                                         ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; MyRx:inst1|DataOut[6]~_Duplicate_1                                                                                                                                                                                           ; Q                ;                       ;
; MyRx:inst1|DataOut[6]                                                                                                                                                                                                         ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; TX_DATAOUT[6]~output                                                                                                                                                                                                         ; I                ;                       ;
; MyRx:inst1|DataOut[7]                                                                                                                                                                                                         ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; MyRx:inst1|DataOut[7]~_Duplicate_1                                                                                                                                                                                           ; Q                ;                       ;
; MyRx:inst1|DataOut[7]                                                                                                                                                                                                         ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; TX_DATAOUT[7]~output                                                                                                                                                                                                         ; I                ;                       ;
; MyUart:inst15|Tx                                                                                                                                                                                                              ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; MyUart:inst15|Tx~_Duplicate_1                                                                                                                                                                                                ; Q                ;                       ;
; MyUart:inst15|Tx                                                                                                                                                                                                              ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; TxOut~output                                                                                                                                                                                                                 ; I                ;                       ;
; MyUart:inst15|Tx                                                                                                                                                                                                              ; Inverted         ; Register Packing   ; Timing optimization ; Q         ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|DataOut[0]                                                                                                                                                                                            ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; OutputController:inst13|DataOut[0]~_Duplicate_1                                                                                                                                                                              ; Q                ;                       ;
; OutputController:inst13|DataOut[0]                                                                                                                                                                                            ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; OPC_Data_For_TXOUT[0]~output                                                                                                                                                                                                 ; I                ;                       ;
; OutputController:inst13|DataOut[1]                                                                                                                                                                                            ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; OutputController:inst13|DataOut[1]~_Duplicate_1                                                                                                                                                                              ; Q                ;                       ;
; OutputController:inst13|DataOut[1]                                                                                                                                                                                            ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; OPC_Data_For_TXOUT[1]~output                                                                                                                                                                                                 ; I                ;                       ;
; OutputController:inst13|DataOut[2]                                                                                                                                                                                            ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; OutputController:inst13|DataOut[2]~_Duplicate_1                                                                                                                                                                              ; Q                ;                       ;
; OutputController:inst13|DataOut[2]                                                                                                                                                                                            ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; OPC_Data_For_TXOUT[2]~output                                                                                                                                                                                                 ; I                ;                       ;
; OutputController:inst13|DataOut[3]                                                                                                                                                                                            ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; OutputController:inst13|DataOut[3]~_Duplicate_1                                                                                                                                                                              ; Q                ;                       ;
; OutputController:inst13|DataOut[3]                                                                                                                                                                                            ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; OPC_Data_For_TXOUT[3]~output                                                                                                                                                                                                 ; I                ;                       ;
; OutputController:inst13|DataOut[4]                                                                                                                                                                                            ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; OutputController:inst13|DataOut[4]~_Duplicate_1                                                                                                                                                                              ; Q                ;                       ;
; OutputController:inst13|DataOut[4]                                                                                                                                                                                            ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; OPC_Data_For_TXOUT[4]~output                                                                                                                                                                                                 ; I                ;                       ;
; OutputController:inst13|DataOut[5]                                                                                                                                                                                            ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; OutputController:inst13|DataOut[5]~_Duplicate_1                                                                                                                                                                              ; Q                ;                       ;
; OutputController:inst13|DataOut[5]                                                                                                                                                                                            ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; OPC_Data_For_TXOUT[5]~output                                                                                                                                                                                                 ; I                ;                       ;
; OutputController:inst13|DataOut[6]                                                                                                                                                                                            ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; OutputController:inst13|DataOut[6]~_Duplicate_1                                                                                                                                                                              ; Q                ;                       ;
; OutputController:inst13|DataOut[6]                                                                                                                                                                                            ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; OPC_Data_For_TXOUT[6]~output                                                                                                                                                                                                 ; I                ;                       ;
; OutputController:inst13|DataOut[7]                                                                                                                                                                                            ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; OutputController:inst13|DataOut[7]~_Duplicate_1                                                                                                                                                                              ; Q                ;                       ;
; OutputController:inst13|DataOut[7]                                                                                                                                                                                            ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; OPC_Data_For_TXOUT[7]~output                                                                                                                                                                                                 ; I                ;                       ;
; OutputController:inst13|tDataIn[0]                                                                                                                                                                                            ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; OutputController:inst13|tDataIn[0]~_Duplicate_1                                                                                                                                                                              ; Q                ;                       ;
; OutputController:inst13|tDataIn[0]                                                                                                                                                                                            ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; OPC_TDataOut[0]~output                                                                                                                                                                                                       ; I                ;                       ;
; OutputController:inst13|tDataIn[0]                                                                                                                                                                                            ; Inverted         ; Register Packing   ; Timing optimization ; Q         ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[1]                                                                                                                                                                                            ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; OutputController:inst13|tDataIn[1]~_Duplicate_1                                                                                                                                                                              ; Q                ;                       ;
; OutputController:inst13|tDataIn[1]                                                                                                                                                                                            ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; OPC_TDataOut[1]~output                                                                                                                                                                                                       ; I                ;                       ;
; OutputController:inst13|tDataIn[1]                                                                                                                                                                                            ; Inverted         ; Register Packing   ; Timing optimization ; Q         ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[2]                                                                                                                                                                                            ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; OutputController:inst13|tDataIn[2]~_Duplicate_1                                                                                                                                                                              ; Q                ;                       ;
; OutputController:inst13|tDataIn[2]                                                                                                                                                                                            ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; OPC_TDataOut[2]~output                                                                                                                                                                                                       ; I                ;                       ;
; OutputController:inst13|tDataIn[3]                                                                                                                                                                                            ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; OutputController:inst13|tDataIn[3]~_Duplicate_1                                                                                                                                                                              ; Q                ;                       ;
; OutputController:inst13|tDataIn[3]                                                                                                                                                                                            ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; OPC_TDataOut[3]~output                                                                                                                                                                                                       ; I                ;                       ;
; OutputController:inst13|tDataIn[3]                                                                                                                                                                                            ; Inverted         ; Register Packing   ; Timing optimization ; Q         ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[4]                                                                                                                                                                                            ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; OutputController:inst13|tDataIn[4]~_Duplicate_1                                                                                                                                                                              ; Q                ;                       ;
; OutputController:inst13|tDataIn[4]                                                                                                                                                                                            ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; OPC_TDataOut[4]~output                                                                                                                                                                                                       ; I                ;                       ;
; OutputController:inst13|tDataIn[4]                                                                                                                                                                                            ; Inverted         ; Register Packing   ; Timing optimization ; Q         ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[5]                                                                                                                                                                                            ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; OutputController:inst13|tDataIn[5]~_Duplicate_1                                                                                                                                                                              ; Q                ;                       ;
; OutputController:inst13|tDataIn[5]                                                                                                                                                                                            ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; OPC_TDataOut[5]~output                                                                                                                                                                                                       ; I                ;                       ;
; OutputController:inst13|tDataIn[6]                                                                                                                                                                                            ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; OutputController:inst13|tDataIn[6]~_Duplicate_1                                                                                                                                                                              ; Q                ;                       ;
; OutputController:inst13|tDataIn[6]                                                                                                                                                                                            ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; OPC_TDataOut[6]~output                                                                                                                                                                                                       ; I                ;                       ;
; OutputController:inst13|tDataIn[6]                                                                                                                                                                                            ; Inverted         ; Register Packing   ; Timing optimization ; Q         ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[7]                                                                                                                                                                                            ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; OutputController:inst13|tDataIn[7]~_Duplicate_1                                                                                                                                                                              ; Q                ;                       ;
; OutputController:inst13|tDataIn[7]                                                                                                                                                                                            ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; OPC_TDataOut[7]~output                                                                                                                                                                                                       ; I                ;                       ;
; OutputController:inst13|tDataIn[8]                                                                                                                                                                                            ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; OutputController:inst13|tDataIn[8]~_Duplicate_1                                                                                                                                                                              ; Q                ;                       ;
; OutputController:inst13|tDataIn[8]                                                                                                                                                                                            ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; OPC_TDataOut[8]~output                                                                                                                                                                                                       ; I                ;                       ;
; OutputController:inst13|tDataIn[8]                                                                                                                                                                                            ; Inverted         ; Register Packing   ; Timing optimization ; Q         ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[9]                                                                                                                                                                                            ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; OutputController:inst13|tDataIn[9]~_Duplicate_1                                                                                                                                                                              ; Q                ;                       ;
; OutputController:inst13|tDataIn[9]                                                                                                                                                                                            ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; OPC_TDataOut[9]~output                                                                                                                                                                                                       ; I                ;                       ;
; OutputController:inst13|tDataIn[9]                                                                                                                                                                                            ; Inverted         ; Register Packing   ; Timing optimization ; Q         ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[10]                                                                                                                                                                                           ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; OutputController:inst13|tDataIn[10]~_Duplicate_1                                                                                                                                                                             ; Q                ;                       ;
; OutputController:inst13|tDataIn[10]                                                                                                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; OPC_TDataOut[10]~output                                                                                                                                                                                                      ; I                ;                       ;
; OutputController:inst13|tDataIn[11]                                                                                                                                                                                           ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; OutputController:inst13|tDataIn[11]~_Duplicate_1                                                                                                                                                                             ; Q                ;                       ;
; OutputController:inst13|tDataIn[11]                                                                                                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; OPC_TDataOut[11]~output                                                                                                                                                                                                      ; I                ;                       ;
; OutputController:inst13|tDataIn[11]                                                                                                                                                                                           ; Inverted         ; Register Packing   ; Timing optimization ; Q         ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[12]                                                                                                                                                                                           ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; OutputController:inst13|tDataIn[12]~_Duplicate_1                                                                                                                                                                             ; Q                ;                       ;
; OutputController:inst13|tDataIn[12]                                                                                                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; OPC_TDataOut[12]~output                                                                                                                                                                                                      ; I                ;                       ;
; OutputController:inst13|tDataIn[12]                                                                                                                                                                                           ; Inverted         ; Register Packing   ; Timing optimization ; Q         ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[13]                                                                                                                                                                                           ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; OutputController:inst13|tDataIn[13]~_Duplicate_1                                                                                                                                                                             ; Q                ;                       ;
; OutputController:inst13|tDataIn[13]                                                                                                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; OPC_TDataOut[13]~output                                                                                                                                                                                                      ; I                ;                       ;
; OutputController:inst13|tDataIn[14]                                                                                                                                                                                           ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; OutputController:inst13|tDataIn[14]~_Duplicate_1                                                                                                                                                                             ; Q                ;                       ;
; OutputController:inst13|tDataIn[14]                                                                                                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; OPC_TDataOut[14]~output                                                                                                                                                                                                      ; I                ;                       ;
; OutputController:inst13|tDataIn[14]                                                                                                                                                                                           ; Inverted         ; Register Packing   ; Timing optimization ; Q         ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[15]                                                                                                                                                                                           ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; OutputController:inst13|tDataIn[15]~_Duplicate_1                                                                                                                                                                             ; Q                ;                       ;
; OutputController:inst13|tDataIn[15]                                                                                                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; OPC_TDataOut[15]~output                                                                                                                                                                                                      ; I                ;                       ;
; OutputController:inst13|tDataIn[16]                                                                                                                                                                                           ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; OutputController:inst13|tDataIn[16]~_Duplicate_1                                                                                                                                                                             ; Q                ;                       ;
; OutputController:inst13|tDataIn[16]                                                                                                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; OPC_TDataOut[16]~output                                                                                                                                                                                                      ; I                ;                       ;
; OutputController:inst13|tDataIn[16]                                                                                                                                                                                           ; Inverted         ; Register Packing   ; Timing optimization ; Q         ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[17]                                                                                                                                                                                           ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; OutputController:inst13|tDataIn[17]~_Duplicate_1                                                                                                                                                                             ; Q                ;                       ;
; OutputController:inst13|tDataIn[17]                                                                                                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; OPC_TDataOut[17]~output                                                                                                                                                                                                      ; I                ;                       ;
; OutputController:inst13|tDataIn[17]                                                                                                                                                                                           ; Inverted         ; Register Packing   ; Timing optimization ; Q         ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[18]                                                                                                                                                                                           ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; OutputController:inst13|tDataIn[18]~_Duplicate_1                                                                                                                                                                             ; Q                ;                       ;
; OutputController:inst13|tDataIn[18]                                                                                                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; OPC_TDataOut[18]~output                                                                                                                                                                                                      ; I                ;                       ;
; OutputController:inst13|tDataIn[19]                                                                                                                                                                                           ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; OutputController:inst13|tDataIn[19]~_Duplicate_1                                                                                                                                                                             ; Q                ;                       ;
; OutputController:inst13|tDataIn[19]                                                                                                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; OPC_TDataOut[19]~output                                                                                                                                                                                                      ; I                ;                       ;
; OutputController:inst13|tDataIn[19]                                                                                                                                                                                           ; Inverted         ; Register Packing   ; Timing optimization ; Q         ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[20]                                                                                                                                                                                           ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; OutputController:inst13|tDataIn[20]~_Duplicate_1                                                                                                                                                                             ; Q                ;                       ;
; OutputController:inst13|tDataIn[20]                                                                                                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; OPC_TDataOut[20]~output                                                                                                                                                                                                      ; I                ;                       ;
; OutputController:inst13|tDataIn[20]                                                                                                                                                                                           ; Inverted         ; Register Packing   ; Timing optimization ; Q         ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[21]                                                                                                                                                                                           ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; OutputController:inst13|tDataIn[21]~_Duplicate_1                                                                                                                                                                             ; Q                ;                       ;
; OutputController:inst13|tDataIn[21]                                                                                                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; OPC_TDataOut[21]~output                                                                                                                                                                                                      ; I                ;                       ;
; OutputController:inst13|tDataIn[22]                                                                                                                                                                                           ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; OutputController:inst13|tDataIn[22]~_Duplicate_1                                                                                                                                                                             ; Q                ;                       ;
; OutputController:inst13|tDataIn[22]                                                                                                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; OPC_TDataOut[22]~output                                                                                                                                                                                                      ; I                ;                       ;
; OutputController:inst13|tDataIn[22]                                                                                                                                                                                           ; Inverted         ; Register Packing   ; Timing optimization ; Q         ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[23]                                                                                                                                                                                           ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; OutputController:inst13|tDataIn[23]~_Duplicate_1                                                                                                                                                                             ; Q                ;                       ;
; OutputController:inst13|tDataIn[23]                                                                                                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; OPC_TDataOut[23]~output                                                                                                                                                                                                      ; I                ;                       ;
; OutputController:inst13|tDataIn[24]                                                                                                                                                                                           ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; OutputController:inst13|tDataIn[24]~_Duplicate_1                                                                                                                                                                             ; Q                ;                       ;
; OutputController:inst13|tDataIn[24]                                                                                                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; OPC_TDataOut[24]~output                                                                                                                                                                                                      ; I                ;                       ;
; OutputController:inst13|tDataIn[24]                                                                                                                                                                                           ; Inverted         ; Register Packing   ; Timing optimization ; Q         ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[25]                                                                                                                                                                                           ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; OutputController:inst13|tDataIn[25]~_Duplicate_1                                                                                                                                                                             ; Q                ;                       ;
; OutputController:inst13|tDataIn[25]                                                                                                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; OPC_TDataOut[25]~output                                                                                                                                                                                                      ; I                ;                       ;
; OutputController:inst13|tDataIn[25]                                                                                                                                                                                           ; Inverted         ; Register Packing   ; Timing optimization ; Q         ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[26]                                                                                                                                                                                           ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; OutputController:inst13|tDataIn[26]~_Duplicate_1                                                                                                                                                                             ; Q                ;                       ;
; OutputController:inst13|tDataIn[26]                                                                                                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; OPC_TDataOut[26]~output                                                                                                                                                                                                      ; I                ;                       ;
; OutputController:inst13|tDataIn[27]                                                                                                                                                                                           ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; OutputController:inst13|tDataIn[27]~_Duplicate_1                                                                                                                                                                             ; Q                ;                       ;
; OutputController:inst13|tDataIn[27]                                                                                                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; OPC_TDataOut[27]~output                                                                                                                                                                                                      ; I                ;                       ;
; OutputController:inst13|tDataIn[27]                                                                                                                                                                                           ; Inverted         ; Register Packing   ; Timing optimization ; Q         ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[28]                                                                                                                                                                                           ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; OutputController:inst13|tDataIn[28]~_Duplicate_1                                                                                                                                                                             ; Q                ;                       ;
; OutputController:inst13|tDataIn[28]                                                                                                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; OPC_TDataOut[28]~output                                                                                                                                                                                                      ; I                ;                       ;
; OutputController:inst13|tDataIn[28]                                                                                                                                                                                           ; Inverted         ; Register Packing   ; Timing optimization ; Q         ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[29]                                                                                                                                                                                           ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; OutputController:inst13|tDataIn[29]~_Duplicate_1                                                                                                                                                                             ; Q                ;                       ;
; OutputController:inst13|tDataIn[29]                                                                                                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; OPC_TDataOut[29]~output                                                                                                                                                                                                      ; I                ;                       ;
; OutputController:inst13|tDataIn[30]                                                                                                                                                                                           ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; OutputController:inst13|tDataIn[30]~_Duplicate_1                                                                                                                                                                             ; Q                ;                       ;
; OutputController:inst13|tDataIn[30]                                                                                                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; OPC_TDataOut[30]~output                                                                                                                                                                                                      ; I                ;                       ;
; OutputController:inst13|tDataIn[30]                                                                                                                                                                                           ; Inverted         ; Register Packing   ; Timing optimization ; Q         ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[31]                                                                                                                                                                                           ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; OutputController:inst13|tDataIn[31]~_Duplicate_1                                                                                                                                                                             ; Q                ;                       ;
; OutputController:inst13|tDataIn[31]                                                                                                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; OPC_TDataOut[31]~output                                                                                                                                                                                                      ; I                ;                       ;
; OutputController:inst13|tIndex[0]                                                                                                                                                                                             ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; OutputController:inst13|tIndex[0]~_Duplicate_1                                                                                                                                                                               ; Q                ;                       ;
; OutputController:inst13|tIndex[0]                                                                                                                                                                                             ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; OPC_tIndex[0]~output                                                                                                                                                                                                         ; I                ;                       ;
; OutputController:inst13|tIndex[0]                                                                                                                                                                                             ; Inverted         ; Register Packing   ; Timing optimization ; Q         ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tIndex[1]                                                                                                                                                                                             ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; OutputController:inst13|tIndex[1]~_Duplicate_1                                                                                                                                                                               ; Q                ;                       ;
; OutputController:inst13|tIndex[1]                                                                                                                                                                                             ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; OPC_tIndex[1]~output                                                                                                                                                                                                         ; I                ;                       ;
; OutputController:inst13|tIndex[2]                                                                                                                                                                                             ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; OutputController:inst13|tIndex[2]~_Duplicate_1                                                                                                                                                                               ; Q                ;                       ;
; OutputController:inst13|tIndex[2]                                                                                                                                                                                             ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; OPC_tIndex[2]~output                                                                                                                                                                                                         ; I                ;                       ;
; OutputController:inst13|tIndex[3]                                                                                                                                                                                             ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; OutputController:inst13|tIndex[3]~_Duplicate_1                                                                                                                                                                               ; Q                ;                       ;
; OutputController:inst13|tIndex[3]                                                                                                                                                                                             ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; OPC_tIndex[3]~output                                                                                                                                                                                                         ; I                ;                       ;
; OutputController:inst13|tIndex[4]                                                                                                                                                                                             ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; OutputController:inst13|tIndex[4]~_Duplicate_1                                                                                                                                                                               ; Q                ;                       ;
; OutputController:inst13|tIndex[4]                                                                                                                                                                                             ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; OPC_tIndex[4]~output                                                                                                                                                                                                         ; I                ;                       ;
; core:inst14|ClrFIFO                                                                                                                                                                                                           ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; core:inst14|ClrFIFO~_Duplicate_1                                                                                                                                                                                             ; Q                ;                       ;
; core:inst14|ClrFIFO                                                                                                                                                                                                           ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; aclr~output                                                                                                                                                                                                                  ; I                ;                       ;
; core:inst14|ENOUT                                                                                                                                                                                                             ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; core:inst14|ENOUT~_Duplicate_1                                                                                                                                                                                               ; Q                ;                       ;
; core:inst14|ENOUT                                                                                                                                                                                                             ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; ENOUT~output                                                                                                                                                                                                                 ; I                ;                       ;
; core:inst14|ENTrig                                                                                                                                                                                                            ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; core:inst14|ENTrig~_Duplicate_1                                                                                                                                                                                              ; Q                ;                       ;
; core:inst14|ENTrig                                                                                                                                                                                                            ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; ENTrig~output                                                                                                                                                                                                                ; I                ;                       ;
; core:inst14|state[1]                                                                                                                                                                                                          ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; core:inst14|state[1]~_Duplicate_1                                                                                                                                                                                            ; Q                ;                       ;
; core:inst14|state[1]                                                                                                                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; state[1]~output                                                                                                                                                                                                              ; I                ;                       ;
; core:inst14|state[1]~_Duplicate_1                                                                                                                                                                                             ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; core:inst14|state[1]~_Duplicate_2                                                                                                                                                                                            ; Q                ;                       ;
; core:inst14|state[1]~_Duplicate_1                                                                                                                                                                                             ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; HEX1_DP~output                                                                                                                                                                                                               ; I                ;                       ;
; core:inst14|state[2]                                                                                                                                                                                                          ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; core:inst14|state[2]~_Duplicate_1                                                                                                                                                                                            ; Q                ;                       ;
; core:inst14|state[2]                                                                                                                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; state[2]~output                                                                                                                                                                                                              ; I                ;                       ;
; core:inst14|state[2]~_Duplicate_1                                                                                                                                                                                             ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; core:inst14|state[2]~_Duplicate_2                                                                                                                                                                                            ; Q                ;                       ;
; core:inst14|state[2]~_Duplicate_1                                                                                                                                                                                             ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; HEX2_DP~output                                                                                                                                                                                                               ; I                ;                       ;
; core:inst14|state[3]                                                                                                                                                                                                          ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; core:inst14|state[3]~_Duplicate_1                                                                                                                                                                                            ; Q                ;                       ;
; core:inst14|state[3]                                                                                                                                                                                                          ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; state[3]~output                                                                                                                                                                                                              ; I                ;                       ;
; core:inst14|state[3]                                                                                                                                                                                                          ; Inverted         ; Register Packing   ; Timing optimization ; Q         ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; core:inst14|state[3]~_Duplicate_1                                                                                                                                                                                             ; Duplicated       ; Register Packing   ; Timing optimization ; Q         ;                ; core:inst14|state[3]~_Duplicate_2                                                                                                                                                                                            ; Q                ;                       ;
; core:inst14|state[3]~_Duplicate_1                                                                                                                                                                                             ; Packed Register  ; Register Packing   ; Timing optimization ; Q         ;                ; HEX3_DP~output                                                                                                                                                                                                               ; I                ;                       ;
; core:inst14|state[3]~_Duplicate_1                                                                                                                                                                                             ; Inverted         ; Register Packing   ; Timing optimization ; Q         ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; 16Trig:inst4|QTrig:inst10|Decode24:inst4|lpm_decode:lpm_decode_component|decode_cdi:auto_generated|dffe1a[0]                                                                                                                  ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; 16Trig:inst4|QTrig:inst10|Decode24:inst4|lpm_decode:lpm_decode_component|decode_cdi:auto_generated|dffe1a[0]_OTERM93                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; 16Trig:inst4|QTrig:inst10|Decode24:inst4|lpm_decode:lpm_decode_component|decode_cdi:auto_generated|dffe1a[0]_OTERM95                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; 16Trig:inst4|QTrig:inst10|Decode24:inst4|lpm_decode:lpm_decode_component|decode_cdi:auto_generated|dffe1a[0]_OTERM97                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|_~0                                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|_~0_OTERM89                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|_~0_RTM091                                                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|_~0_RTM091                                                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|_~1                                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|_~1_OTERM85                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|_~1_RTM087                                                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|_~1_RTM087                                                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|_~3                                                                                                                          ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|mux_0pb:mux3|result_node[1]~61_RTM01044       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|mux_0pb:mux3|result_node[1]~61_RTM01044       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|mux_0pb:mux3|result_node[2]~59_Duplicate_137  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|mux_0pb:mux3|result_node[5]~53_Duplicate_138  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|mux_0pb:mux3|result_node[7]~49_Duplicate_139  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|mux_0pb:mux3|result_node[9]~45_RTM01039       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|mux_0pb:mux3|result_node[9]~45_RTM01039       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|mux_0pb:mux3|result_node[10]~43_Duplicate_140 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|mux_0pb:mux3|result_node[13]~37_Duplicate_141 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|mux_0pb:mux3|result_node[15]~33_Duplicate_142 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|mux_0pb:mux3|result_node[17]~29_RTM01034      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|mux_0pb:mux3|result_node[17]~29_RTM01034      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|mux_0pb:mux3|result_node[18]~27_Duplicate_143 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|mux_0pb:mux3|result_node[21]~21_Duplicate_144 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|mux_0pb:mux3|result_node[23]~17_Duplicate_145 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|mux_0pb:mux3|result_node[25]~13_RTM01026      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|mux_0pb:mux3|result_node[25]~13_RTM01026      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|mux_0pb:mux3|result_node[26]~11_Duplicate_146 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|mux_0pb:mux3|result_node[29]~5_Duplicate_147  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|mux_0pb:mux3|result_node[31]~1_Duplicate_148  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|out_address_reg_b[0]_OTERM301                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|out_address_reg_b[1]_OTERM299                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|ram_block1a31~RAM_ENABLE_AND                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|ram_block1a159~RAM_ENABLE_AND                 ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|ram_block1a287~RAM_ENABLE_AND                 ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|ram_block1a415~RAM_ENABLE_AND                 ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_3ob:rd_ptr_msb|counter_comb_bita0~COUT                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_3ob:rd_ptr_msb|counter_reg_bit[0]_OTERM117                                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_3ob:rd_ptr_msb|counter_reg_bit[1]_OTERM115                                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_3ob:rd_ptr_msb|counter_reg_bit[2]_OTERM113                                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_3ob:rd_ptr_msb|counter_reg_bit[3]_OTERM111                                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_3ob:rd_ptr_msb|counter_reg_bit[4]_OTERM109                                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_3ob:rd_ptr_msb|counter_reg_bit[5]_OTERM107                                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_3ob:rd_ptr_msb|counter_reg_bit[6]_OTERM105                                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_3ob:rd_ptr_msb|counter_reg_bit[7]_OTERM103                                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_3ob:rd_ptr_msb|counter_reg_bit[8]_OTERM101                                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_3ob:rd_ptr_msb|counter_reg_bit[9]_OTERM99                                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_4ob:wr_ptr|counter_comb_bita0_NEW_REG552_RTM0554                                                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_4ob:wr_ptr|counter_comb_bita0_NEW_REG552_RTM0554                                                                        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_4ob:wr_ptr|counter_comb_bita0_OTERM553                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_4ob:wr_ptr|counter_comb_bita0_RTM0555                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_4ob:wr_ptr|counter_comb_bita0_RTM0555                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_4ob:wr_ptr|counter_comb_bita0~COUT                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_4ob:wr_ptr|counter_comb_bita1_OTERM551                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_4ob:wr_ptr|counter_comb_bita2_OTERM549                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_4ob:wr_ptr|counter_comb_bita3_OTERM547                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_4ob:wr_ptr|counter_comb_bita4_OTERM545                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_4ob:wr_ptr|counter_comb_bita5_OTERM543                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_4ob:wr_ptr|counter_comb_bita6_OTERM541                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_4ob:wr_ptr|counter_comb_bita7_OTERM539                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_4ob:wr_ptr|counter_comb_bita8_OTERM537                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_4ob:wr_ptr|counter_comb_bita9_OTERM535                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_4ob:wr_ptr|counter_comb_bita10_OTERM533                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_comb_bita0                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[0]~_Duplicate_1_OTERM761                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[1]~_Duplicate_1_OTERM763                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[2]~_Duplicate_1_OTERM757                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[3]~_Duplicate_1_OTERM765                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[4]~_Duplicate_1_OTERM767                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[5]~_Duplicate_1_OTERM769                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[6]~_Duplicate_1_OTERM771                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|pulse_ram_output~0_OTERM491                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|rd_ptr_lsb_OTERM119                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|rd_ptr_lsb~0                                                                                                                 ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|usedw_is_0_dff_OTERM759                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|usedw_is_1_dff_OTERM407                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|DataOut[1]~_Duplicate_1                                                                                                                                                                               ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|DataOut[1]~_Duplicate_1_OTERM399                                                                                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|DataOut[1]~_Duplicate_1_OTERM513                                                                                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|DataOut[1]~_Duplicate_1_OTERM515                                                                                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|DataOut[1]~_Duplicate_1_OTERM517                                                                                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|DataOut[1]~_Duplicate_1_OTERM519                                                                                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|DataOut[3]~_Duplicate_1                                                                                                                                                                               ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|DataOut[3]~_Duplicate_1_OTERM401                                                                                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|DataOut[3]~_Duplicate_1_OTERM521                                                                                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|DataOut[3]~_Duplicate_1_OTERM523                                                                                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|DataOut[4]~_Duplicate_1                                                                                                                                                                               ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|DataOut[4]~_Duplicate_1_OTERM403                                                                                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|DataOut[4]~_Duplicate_1_OTERM525                                                                                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|DataOut[4]~_Duplicate_1_OTERM527                                                                                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|DataOut[6]~_Duplicate_1                                                                                                                                                                               ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|DataOut[6]~_Duplicate_1_OTERM405                                                                                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|DataOut[6]~_Duplicate_1_OTERM529                                                                                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|DataOut[6]~_Duplicate_1_OTERM531                                                                                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|LessThan1~0                                                                                                                                                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|LessThan1~0_RTM086                                                                                                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|LessThan1~0_RTM090                                                                                                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|always2~0_RTM01030                                                                                                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|always2~0_RTM01030                                                                                                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|always2~2                                                                                                                                                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[0]~_Duplicate_1                                                                                                                                                                               ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[0]~_Duplicate_1_OTERM241                                                                                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[0]~_Duplicate_1_OTERM427                                                                                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[0]~_Duplicate_1_OTERM429_OTERM1080                                                                                                                                                            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[1]~_Duplicate_1                                                                                                                                                                               ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[1]~_Duplicate_1_OTERM243                                                                                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[1]~_Duplicate_1_OTERM409                                                                                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[1]~_Duplicate_1_OTERM411                                                                                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[1]~_Duplicate_1_OTERM413_OTERM1043                                                                                                                                                            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[2]~_Duplicate_1                                                                                                                                                                               ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[2]~_Duplicate_1_OTERM375                                                                                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[2]~_Duplicate_1_OTERM973                                                                                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[2]~_Duplicate_1_OTERM975                                                                                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[3]~_Duplicate_1                                                                                                                                                                               ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[3]~_Duplicate_1_OTERM245                                                                                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[3]~_Duplicate_1_OTERM431                                                                                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[3]~_Duplicate_1_OTERM433_OTERM1078                                                                                                                                                            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[4]~_Duplicate_1                                                                                                                                                                               ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[4]~_Duplicate_1_OTERM247                                                                                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[4]~_Duplicate_1_OTERM435                                                                                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[4]~_Duplicate_1_OTERM437_OTERM1076                                                                                                                                                            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[5]~_Duplicate_1                                                                                                                                                                               ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[5]~_Duplicate_1_OTERM377                                                                                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[5]~_Duplicate_1_OTERM977                                                                                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[5]~_Duplicate_1_OTERM979                                                                                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[6]~_Duplicate_1                                                                                                                                                                               ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[6]~_Duplicate_1_OTERM249                                                                                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[6]~_Duplicate_1_OTERM439                                                                                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[6]~_Duplicate_1_OTERM441_OTERM1074                                                                                                                                                            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[7]~_Duplicate_1                                                                                                                                                                               ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[7]~_Duplicate_1_OTERM379                                                                                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[7]~_Duplicate_1_OTERM981                                                                                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[7]~_Duplicate_1_OTERM983                                                                                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[8]~_Duplicate_1                                                                                                                                                                               ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[8]~_Duplicate_1_OTERM251                                                                                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[8]~_Duplicate_1_OTERM443                                                                                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[8]~_Duplicate_1_OTERM445_OTERM1072                                                                                                                                                            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[9]~_Duplicate_1                                                                                                                                                                               ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[9]~_Duplicate_1_OTERM253                                                                                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[9]~_Duplicate_1_OTERM415                                                                                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[9]~_Duplicate_1_OTERM417_OTERM1038                                                                                                                                                            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[10]~_Duplicate_1                                                                                                                                                                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[10]~_Duplicate_1_OTERM381                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[10]~_Duplicate_1_OTERM985                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[10]~_Duplicate_1_OTERM987                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[11]~_Duplicate_1                                                                                                                                                                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[11]~_Duplicate_1_OTERM255                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[11]~_Duplicate_1_OTERM447                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[11]~_Duplicate_1_OTERM449_OTERM1070                                                                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[12]~_Duplicate_1                                                                                                                                                                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[12]~_Duplicate_1_OTERM257                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[12]~_Duplicate_1_OTERM451                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[12]~_Duplicate_1_OTERM453_OTERM1068                                                                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[13]~_Duplicate_1                                                                                                                                                                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[13]~_Duplicate_1_OTERM383                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[13]~_Duplicate_1_OTERM989                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[13]~_Duplicate_1_OTERM991                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[14]~_Duplicate_1                                                                                                                                                                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[14]~_Duplicate_1_OTERM259                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[14]~_Duplicate_1_OTERM455                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[14]~_Duplicate_1_OTERM457_OTERM1066                                                                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[15]~_Duplicate_1                                                                                                                                                                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[15]~_Duplicate_1_OTERM385                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[15]~_Duplicate_1_OTERM993                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[15]~_Duplicate_1_OTERM995                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[16]~_Duplicate_1                                                                                                                                                                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[16]~_Duplicate_1_OTERM261                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[16]~_Duplicate_1_OTERM459                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[16]~_Duplicate_1_OTERM461_OTERM1064                                                                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[17]~_Duplicate_1                                                                                                                                                                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[17]~_Duplicate_1_OTERM263                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[17]~_Duplicate_1_OTERM419                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[17]~_Duplicate_1_OTERM421_OTERM1033                                                                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[18]~_Duplicate_1                                                                                                                                                                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[18]~_Duplicate_1_OTERM387                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[18]~_Duplicate_1_OTERM997                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[18]~_Duplicate_1_OTERM999                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[19]~_Duplicate_1                                                                                                                                                                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[19]~_Duplicate_1_OTERM265                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[19]~_Duplicate_1_OTERM463                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[19]~_Duplicate_1_OTERM465_OTERM1062                                                                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[20]~_Duplicate_1                                                                                                                                                                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[20]~_Duplicate_1_OTERM267                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[20]~_Duplicate_1_OTERM467                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[20]~_Duplicate_1_OTERM469_OTERM1060                                                                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[21]~_Duplicate_1                                                                                                                                                                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[21]~_Duplicate_1_OTERM389                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[21]~_Duplicate_1_OTERM1001                                                                                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[21]~_Duplicate_1_OTERM1003                                                                                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[22]~_Duplicate_1                                                                                                                                                                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[22]~_Duplicate_1_OTERM269                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[22]~_Duplicate_1_OTERM471                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[22]~_Duplicate_1_OTERM473_OTERM1058                                                                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[23]~_Duplicate_1                                                                                                                                                                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[23]~_Duplicate_1_OTERM391                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[23]~_Duplicate_1_OTERM1005                                                                                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[23]~_Duplicate_1_OTERM1007                                                                                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[24]~_Duplicate_1                                                                                                                                                                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[24]~_Duplicate_1_OTERM271                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[24]~_Duplicate_1_OTERM475                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[24]~_Duplicate_1_OTERM477_OTERM1056                                                                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[25]~_Duplicate_1                                                                                                                                                                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[25]~_Duplicate_1_OTERM273                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[25]~_Duplicate_1_OTERM423                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[25]~_Duplicate_1_OTERM425_OTERM1021                                                                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[25]~_Duplicate_1_OTERM425_OTERM1023                                                                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[25]~_Duplicate_1_OTERM425_OTERM1025                                                                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[25]~_Duplicate_1_OTERM425_OTERM1029                                                                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[26]~_Duplicate_1                                                                                                                                                                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[26]~_Duplicate_1_OTERM393                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[26]~_Duplicate_1_OTERM1009                                                                                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[26]~_Duplicate_1_OTERM1011                                                                                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[27]~_Duplicate_1                                                                                                                                                                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[27]~_Duplicate_1_OTERM275                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[27]~_Duplicate_1_OTERM479                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[27]~_Duplicate_1_OTERM481_OTERM1054                                                                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[28]~_Duplicate_1                                                                                                                                                                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[28]~_Duplicate_1_OTERM277                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[28]~_Duplicate_1_OTERM483                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[28]~_Duplicate_1_OTERM485_OTERM1052                                                                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[29]~_Duplicate_1                                                                                                                                                                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[29]~_Duplicate_1_OTERM395                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[29]~_Duplicate_1_OTERM1013                                                                                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[29]~_Duplicate_1_OTERM1015                                                                                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[30]~_Duplicate_1                                                                                                                                                                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[30]~_Duplicate_1_OTERM279                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[30]~_Duplicate_1_OTERM487                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[30]~_Duplicate_1_OTERM489_OTERM1048                                                                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[30]~_Duplicate_1_OTERM489_OTERM1050                                                                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[31]~_Duplicate_1                                                                                                                                                                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[31]~_Duplicate_1_OTERM397                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[31]~_Duplicate_1_OTERM1017                                                                                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[31]~_Duplicate_1_OTERM1019                                                                                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[32]                                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[32]_OTERM129                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[32]_OTERM581                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[32]_OTERM583                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[33]                                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[33]_OTERM163                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[33]_OTERM819                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[33]_OTERM821                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[34]                                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[34]_OTERM313                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[34]_OTERM849                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[34]_OTERM851                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[35]                                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[35]_OTERM179                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[35]_OTERM633                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[35]_OTERM635                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[36]                                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[36]_OTERM201                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[36]_OTERM677                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[36]_OTERM679                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[37]                                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[37]_OTERM345                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[37]_OTERM913                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[37]_OTERM915                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[38]                                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[38]_OTERM227                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[38]_OTERM729                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[38]_OTERM731                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[39]                                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[39]_OTERM361                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[39]_OTERM945                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[39]_OTERM947                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[40]                                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[40]_OTERM143                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[40]_OTERM609                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[40]_OTERM611                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[41]                                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[41]_OTERM165                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[41]_OTERM823                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[41]_OTERM825                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[42]                                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[42]_OTERM317                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[42]_OTERM857                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[42]_OTERM859                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[43]                                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[43]_OTERM183                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[43]_OTERM641                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[43]_OTERM643                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[44]                                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[44]_OTERM215                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[44]_OTERM705                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[44]_OTERM707                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[45]                                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[45]_OTERM347                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[45]_OTERM917                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[45]_OTERM919                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[46]                                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[46]_OTERM231                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[46]_OTERM737                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[46]_OTERM739                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[47]                                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[47]_OTERM365                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[47]_OTERM953                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[47]_OTERM955                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[48]                                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[48]_OTERM135                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[48]_OTERM593                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[48]_OTERM595                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[49]                                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[49]_OTERM167                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[49]_OTERM803                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[49]_OTERM805                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[50]                                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[50]_OTERM325                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[50]_OTERM873                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[50]_OTERM875                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[51]                                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[51]_OTERM181                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[51]_OTERM637                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[51]_OTERM639                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[52]                                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[52]_OTERM207                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[52]_OTERM689                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[52]_OTERM691                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[53]                                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[53]_OTERM349                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[53]_OTERM921                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[53]_OTERM923                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[54]                                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[54]_OTERM239                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[54]_OTERM753                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[54]_OTERM755                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[55]                                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[55]_OTERM363                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[55]_OTERM949                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[55]_OTERM951                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[56]                                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[56]_OTERM125                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[56]_OTERM573                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[56]_OTERM575                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[57]                                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[57]_OTERM161                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[57]_OTERM799                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[57]_OTERM801                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[58]                                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[58]_OTERM305                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[58]_OTERM833                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[58]_OTERM835                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[59]                                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[59]_OTERM177                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[59]_OTERM629                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[59]_OTERM631                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[60]                                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[60]_OTERM197                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[60]_OTERM669                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[60]_OTERM671                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[61]                                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[61]_OTERM343                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[61]_OTERM909                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[61]_OTERM911                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[62]                                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[62]_OTERM219                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[62]_OTERM713                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[62]_OTERM715                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[63]                                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[63]_OTERM359                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[63]_OTERM941                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[63]_OTERM943                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[64]                                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[64]_OTERM131                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[64]_OTERM585                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[64]_OTERM587                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[65]                                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[65]_OTERM155                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[65]_OTERM807                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[65]_OTERM809                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[66]                                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[66]_OTERM311                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[66]_OTERM845                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[66]_OTERM847                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[67]                                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[67]_OTERM187                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[67]_OTERM649                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[67]_OTERM651                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[68]                                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[68]_OTERM203                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[68]_OTERM681                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[68]_OTERM683                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[69]                                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[69]_OTERM337                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[69]_OTERM897                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[69]_OTERM899                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[70]                                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[70]_OTERM225                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[70]_OTERM725                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[70]_OTERM727                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[71]                                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[71]_OTERM369                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[71]_OTERM961                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[71]_OTERM963                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[72]                                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[72]_OTERM141                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[72]_OTERM605                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[72]_OTERM607                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[73]                                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[73]_OTERM159                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[73]_OTERM815                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[73]_OTERM817                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[74]                                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[74]_OTERM319                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[74]_OTERM861                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[74]_OTERM863                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[75]                                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[75]_OTERM189                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[75]_OTERM653                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[75]_OTERM655                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[76]                                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[76]_OTERM213                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[76]_OTERM701                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[76]_OTERM703                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[77]                                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[77]_OTERM341                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[77]_OTERM905                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[77]_OTERM907                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[78]                                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[78]_OTERM233                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[78]_OTERM741                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[78]_OTERM743                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[79]                                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[79]_OTERM371                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[79]_OTERM965                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[79]_OTERM967                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[80]                                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[80]_OTERM137                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[80]_OTERM597                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[80]_OTERM599                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[81]                                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[81]_OTERM157                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[81]_OTERM811                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[81]_OTERM813                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[82]                                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[82]_OTERM323                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[82]_OTERM869                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[82]_OTERM871                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[83]                                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[83]_OTERM191                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[83]_OTERM657                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[83]_OTERM659                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[84]                                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[84]_OTERM209                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[84]_OTERM693                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[84]_OTERM695                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[85]                                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[85]_OTERM339                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[85]_OTERM901                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[85]_OTERM903                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[86]                                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[86]_OTERM237                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[86]_OTERM749                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[86]_OTERM751                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[87]                                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[87]_OTERM373                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[87]_OTERM969                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[87]_OTERM971                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[88]                                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[88]_OTERM123                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[88]_OTERM569                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[88]_OTERM571                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[89]                                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[89]_OTERM153                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[89]_OTERM795                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[89]_OTERM797                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[90]                                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[90]_OTERM307                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[90]_OTERM837                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[90]_OTERM839                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[91]                                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[91]_OTERM185                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[91]_OTERM645                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[91]_OTERM647                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[92]                                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[92]_OTERM195                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[92]_OTERM665                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[92]_OTERM667                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[93]                                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[93]_OTERM335                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[93]_OTERM893                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[93]_OTERM895                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[94]                                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[94]_OTERM221                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[94]_OTERM717                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[94]_OTERM719                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[95]                                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[95]_OTERM367                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[95]_OTERM957                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[95]_OTERM959                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[96]                                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[96]_OTERM127                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[96]_OTERM577                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[96]_OTERM579                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[97]                                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[97]_OTERM147                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[97]_OTERM783                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[97]_OTERM785                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[98]                                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[98]_OTERM309                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[98]_OTERM841                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[98]_OTERM843                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[99]                                                                                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[99]_OTERM171                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[99]_OTERM617                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[99]_OTERM619                                                                                                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[100]                                                                                                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[100]_OTERM199                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[100]_OTERM673                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[100]_OTERM675                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[101]                                                                                                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[101]_OTERM329                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[101]_OTERM881                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[101]_OTERM883                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[102]                                                                                                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[102]_OTERM223                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[102]_OTERM721                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[102]_OTERM723                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[103]                                                                                                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[103]_OTERM353                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[103]_OTERM929                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[103]_OTERM931                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[104]                                                                                                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[104]_OTERM139                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[104]_OTERM601                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[104]_OTERM603                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[105]                                                                                                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[105]_OTERM149                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[105]_OTERM787                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[105]_OTERM789                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[106]                                                                                                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[106]_OTERM315                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[106]_OTERM853                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[106]_OTERM855                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[107]                                                                                                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[107]_OTERM175                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[107]_OTERM625                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[107]_OTERM627                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[108]                                                                                                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[108]_OTERM211                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[108]_OTERM697                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[108]_OTERM699                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[109]                                                                                                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[109]_OTERM331                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[109]_OTERM885                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[109]_OTERM887                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[110]                                                                                                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[110]_OTERM229                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[110]_OTERM733                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[110]_OTERM735                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[111]                                                                                                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[111]_OTERM357                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[111]_OTERM937                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[111]_OTERM939                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[112]                                                                                                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[112]_OTERM133                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[112]_OTERM589                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[112]_OTERM591                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[113]                                                                                                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[113]_OTERM151                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[113]_OTERM791                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[113]_OTERM793                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[114]                                                                                                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[114]_OTERM321                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[114]_OTERM865                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[114]_OTERM867                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[115]                                                                                                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[115]_OTERM173                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[115]_OTERM621                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[115]_OTERM623                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[116]                                                                                                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[116]_OTERM205                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[116]_OTERM685                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[116]_OTERM687                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[117]                                                                                                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[117]_OTERM333                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[117]_OTERM889                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[117]_OTERM891                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[118]                                                                                                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[118]_OTERM235                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[118]_OTERM745                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[118]_OTERM747                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[119]                                                                                                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[119]_OTERM355                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[119]_OTERM933                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[119]_OTERM935                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[120]                                                                                                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[120]_OTERM121                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[120]_OTERM565                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[120]_OTERM567                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[121]                                                                                                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[121]_OTERM145                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[121]_OTERM779                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[121]_OTERM781                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[122]                                                                                                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[122]_OTERM303                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[122]_OTERM827                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[122]_OTERM829                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[122]_OTERM831                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[123]                                                                                                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[123]_OTERM169                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[123]_OTERM613                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[123]_OTERM615                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[124]                                                                                                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[124]_OTERM193                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[124]_OTERM661                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[124]_OTERM663                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[125]                                                                                                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[125]_OTERM327                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[125]_OTERM877                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[125]_OTERM879                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[126]                                                                                                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[126]_OTERM217                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[126]_OTERM709                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[126]_OTERM711                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[127]                                                                                                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[127]_OTERM351                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[127]_OTERM925                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn[127]_OTERM927                                                                                                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn~1_Duplicate_422                                                                                                                                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn~2_Duplicate_423                                                                                                                                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn~3_Duplicate_424                                                                                                                                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn~4                                                                                                                                                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn~4_Duplicate_418                                                                                                                                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn~4_RTM01027                                                                                                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn~4_RTM01031                                                                                                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn~5_Duplicate_425                                                                                                                                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn~6_Duplicate_426                                                                                                                                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn~7_Duplicate_427                                                                                                                                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn~8_Duplicate_428                                                                                                                                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn~9                                                                                                                                                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn~9_Duplicate_419                                                                                                                                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn~9_RTM01035                                                                                                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn~9_RTM01036                                                                                                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn~10_Duplicate_429                                                                                                                                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn~11_Duplicate_430                                                                                                                                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn~12_Duplicate_431                                                                                                                                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn~13_Duplicate_432                                                                                                                                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn~14                                                                                                                                                                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn~14_Duplicate_420                                                                                                                                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn~14_RTM01040                                                                                                                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn~14_RTM01041                                                                                                                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn~15_Duplicate_433                                                                                                                                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn~16_Duplicate_434                                                                                                                                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn~17_Duplicate_435                                                                                                                                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn~18_Duplicate_436                                                                                                                                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn~19                                                                                                                                                                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn~19_Duplicate_421                                                                                                                                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn~19_RTM01045                                                                                                                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn~19_RTM01046                                                                                                                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn~20_Duplicate_437                                                                                                                                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tIndex[0]~_Duplicate_1_OTERM289                                                                                                                                                                       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tIndex[1]~_Duplicate_1_OTERM291                                                                                                                                                                       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tIndex[2]~_Duplicate_1_OTERM293                                                                                                                                                                       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tIndex[3]~_Duplicate_1_OTERM295                                                                                                                                                                       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tIndex[4]~_Duplicate_1_OTERM297                                                                                                                                                                       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; SEG7_LUT:inst28|WideOr0~0_OTERM57                                                                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; SEG7_LUT:inst28|WideOr1~0_OTERM59                                                                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; SEG7_LUT:inst28|WideOr2~0_OTERM61                                                                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; SEG7_LUT:inst28|WideOr3~0_OTERM63                                                                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; SEG7_LUT:inst28|WideOr4~0_OTERM65                                                                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; SEG7_LUT:inst28|WideOr5~0_OTERM67                                                                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; SEG7_LUT:inst28|WideOr6~0_OTERM69                                                                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; SEG7_LUT:inst29|WideOr0~0_OTERM29                                                                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; SEG7_LUT:inst29|WideOr1~0_OTERM31                                                                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; SEG7_LUT:inst29|WideOr2~0_OTERM33                                                                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; SEG7_LUT:inst29|WideOr3~0_OTERM35                                                                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; SEG7_LUT:inst29|WideOr4~0_OTERM37                                                                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; SEG7_LUT:inst29|WideOr5~0_OTERM39                                                                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; SEG7_LUT:inst29|WideOr6~0_OTERM41                                                                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; SEG7_LUT:inst42|WideOr0~0_OTERM15                                                                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; SEG7_LUT:inst42|WideOr0~0_OTERM71                                                                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; SEG7_LUT:inst42|WideOr1~0_OTERM17                                                                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; SEG7_LUT:inst42|WideOr1~0_OTERM73                                                                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; SEG7_LUT:inst42|WideOr2~0_OTERM19                                                                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; SEG7_LUT:inst42|WideOr2~0_OTERM75                                                                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; SEG7_LUT:inst42|WideOr3~0_OTERM21                                                                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; SEG7_LUT:inst42|WideOr3~0_OTERM77                                                                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; SEG7_LUT:inst42|WideOr4~0_OTERM23                                                                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; SEG7_LUT:inst42|WideOr4~0_OTERM79                                                                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; SEG7_LUT:inst42|WideOr5~0_OTERM25                                                                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; SEG7_LUT:inst42|WideOr5~0_OTERM81                                                                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; SEG7_LUT:inst42|WideOr6~0_OTERM27                                                                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; SEG7_LUT:inst42|WideOr6~0_OTERM83                                                                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; SEG7_LUT:inst43|WideOr0~0_OTERM1                                                                                                                                                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; SEG7_LUT:inst43|WideOr0~0_OTERM43                                                                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; SEG7_LUT:inst43|WideOr1~0_OTERM3                                                                                                                                                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; SEG7_LUT:inst43|WideOr1~0_OTERM45                                                                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; SEG7_LUT:inst43|WideOr2~0_OTERM5                                                                                                                                                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; SEG7_LUT:inst43|WideOr2~0_OTERM47                                                                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; SEG7_LUT:inst43|WideOr3~0_OTERM7                                                                                                                                                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; SEG7_LUT:inst43|WideOr3~0_OTERM49                                                                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; SEG7_LUT:inst43|WideOr4~0_OTERM9                                                                                                                                                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; SEG7_LUT:inst43|WideOr4~0_OTERM51                                                                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; SEG7_LUT:inst43|WideOr5~0_OTERM11                                                                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; SEG7_LUT:inst43|WideOr5~0_OTERM53                                                                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; SEG7_LUT:inst43|WideOr6~0_OTERM13                                                                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; SEG7_LUT:inst43|WideOr6~0_OTERM55                                                                                                                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; core:inst14|Mux0~0                                                                                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; core:inst14|Mux3~0                                                                                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; core:inst14|state[1]~4_Duplicate_31                                                                                                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; core:inst14|state[1]~_Duplicate_2                                                                                                                                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; core:inst14|state[1]~_Duplicate_2_OTERM557                                                                                                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; core:inst14|state[1]~_Duplicate_2_OTERM559                                                                                                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; core:inst14|state[1]~_Duplicate_2_OTERM561                                                                                                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; core:inst14|state[1]~_Duplicate_2_OTERM563                                                                                                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; core:inst14|state[2]~2                                                                                                                                                                                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; core:inst14|state[2]~2_Duplicate_33                                                                                                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; core:inst14|state[2]~3_Duplicate_32                                                                                                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; core:inst14|state[2]~5                                                                                                                                                                                                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; core:inst14|state[2]~6                                                                                                                                                                                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; core:inst14|state[2]~6_RESYN1083_BDD1084                                                                                                                                                                                      ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; core:inst14|state[2]~_Duplicate_2                                                                                                                                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; core:inst14|timecalc[0]                                                                                                                                                                                                       ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; core:inst14|timecalc[0]_OTERM281                                                                                                                                                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; core:inst14|timecalc[0]_OTERM509                                                                                                                                                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; core:inst14|timecalc[0]_OTERM511                                                                                                                                                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; core:inst14|timecalc[1]                                                                                                                                                                                                       ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; core:inst14|timecalc[1]_OTERM283                                                                                                                                                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; core:inst14|timecalc[1]_OTERM505                                                                                                                                                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; core:inst14|timecalc[1]_OTERM507                                                                                                                                                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; core:inst14|timecalc[2]                                                                                                                                                                                                       ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; core:inst14|timecalc[2]_OTERM285                                                                                                                                                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; core:inst14|timecalc[2]_OTERM501                                                                                                                                                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; core:inst14|timecalc[2]_OTERM503                                                                                                                                                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; core:inst14|timecalc[3]                                                                                                                                                                                                       ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; core:inst14|timecalc[3]_OTERM287                                                                                                                                                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; core:inst14|timecalc[3]_OTERM493                                                                                                                                                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; core:inst14|timecalc[3]_OTERM495                                                                                                                                                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; core:inst14|timecalc[3]_OTERM497                                                                                                                                                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; core:inst14|timecalc[3]_OTERM499_OTERM773                                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; core:inst14|timecalc[3]_OTERM499_OTERM775                                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; core:inst14|timecalc[3]_OTERM499_OTERM777                                                                                                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; inst7~0                                                                                                                                                                                                                       ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; inst7~1                                                                                                                                                                                                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; inst7~1_RESYN1081_BDD1082                                                                                                                                                                                                     ; Created          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; 16Trig:inst4|QTrig:inst7|Decode24:inst4|lpm_decode:lpm_decode_component|decode_cdi:auto_generated|dffe1a[1]                                                                                                                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; 16Trig:inst4|QTrig:inst7|Decode24:inst4|lpm_decode:lpm_decode_component|decode_cdi:auto_generated|dffe1a[1]_OTERM1118                                                                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; 16Trig:inst4|QTrig:inst7|Decode24:inst4|lpm_decode:lpm_decode_component|decode_cdi:auto_generated|w_anode14w[2]                                                                                                               ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; 16Trig:inst4|QTrig:inst7|Decode24:inst4|lpm_decode:lpm_decode_component|decode_cdi:auto_generated|w_anode14w[2]~_Duplicate_1                                                                                                 ; COMBOUT          ;                       ;
; 16Trig:inst4|QTrig:inst7|Decode24:inst4|lpm_decode:lpm_decode_component|decode_cdi:auto_generated|w_anode14w[2]                                                                                                               ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; 16Trig:inst4|QTrig:inst7|Decode24:inst4|lpm_decode:lpm_decode_component|decode_cdi:auto_generated|w_anode14w[2]~_Duplicate_3                                                                                                 ; COMBOUT          ;                       ;
; 16Trig:inst4|QTrig:inst7|Decode24:inst4|lpm_decode:lpm_decode_component|decode_cdi:auto_generated|w_anode14w[2]                                                                                                               ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; 16Trig:inst4|QTrig:inst7|trig:inst2|CMD[0]_OTERM1178                                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; 16Trig:inst4|QTrig:inst7|trig:inst2|CMD[1]_OTERM1180                                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; 16Trig:inst4|QTrig:inst7|trig:inst2|CMD[3]_OTERM1176                                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; 16Trig:inst4|QTrig:inst7|trig:inst3|CMD[0]_OTERM1184                                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; 16Trig:inst4|QTrig:inst7|trig:inst3|CMD[3]_OTERM1182                                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; 16Trig:inst4|QTrig:inst7|trig:inst|CMD[0]_OTERM1188                                                                                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; 16Trig:inst4|QTrig:inst7|trig:inst|CMD[3]_OTERM1186                                                                                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; 16Trig:inst4|QTrig:inst8|Decode24:inst4|lpm_decode:lpm_decode_component|decode_cdi:auto_generated|dffe1a[0]                                                                                                                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; 16Trig:inst4|QTrig:inst8|Decode24:inst4|lpm_decode:lpm_decode_component|decode_cdi:auto_generated|dffe1a[1]                                                                                                                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; 16Trig:inst4|QTrig:inst8|Decode24:inst4|lpm_decode:lpm_decode_component|decode_cdi:auto_generated|dffe1a[2]                                                                                                                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; 16Trig:inst4|QTrig:inst8|Decode24:inst4|lpm_decode:lpm_decode_component|decode_cdi:auto_generated|dffe1a[3]                                                                                                                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; 16Trig:inst4|QTrig:inst8|Decode24:inst4|lpm_decode:lpm_decode_component|decode_cdi:auto_generated|dffe1a[3]_OTERM1120                                                                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; 16Trig:inst4|QTrig:inst8|Decode24:inst4|lpm_decode:lpm_decode_component|decode_cdi:auto_generated|w_anode14w[2]                                                                                                               ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; 16Trig:inst4|QTrig:inst8|Decode24:inst4|lpm_decode:lpm_decode_component|decode_cdi:auto_generated|w_anode14w[2]~_Duplicate_1                                                                                                 ; COMBOUT          ;                       ;
; 16Trig:inst4|QTrig:inst8|trig:inst1|CMD[1]_OTERM1196                                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; 16Trig:inst4|QTrig:inst8|trig:inst1|CMD[3]_OTERM1194                                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; 16Trig:inst4|QTrig:inst8|trig:inst2|CMD[0]_OTERM1170                                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; 16Trig:inst4|QTrig:inst8|trig:inst2|CMD[1]_OTERM1172                                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; 16Trig:inst4|QTrig:inst8|trig:inst2|CMD[3]_OTERM1168                                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; 16Trig:inst4|QTrig:inst8|trig:inst3|CMD[0]_OTERM1174                                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; 16Trig:inst4|QTrig:inst8|trig:inst|CMD[1]_OTERM1206                                                                                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; 16Trig:inst4|QTrig:inst8|trig:inst|CMD[3]_OTERM1204                                                                                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; 16Trig:inst4|QTrig:inst9|Decode24:inst4|lpm_decode:lpm_decode_component|decode_cdi:auto_generated|dffe1a[0]                                                                                                                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; 16Trig:inst4|QTrig:inst9|Decode24:inst4|lpm_decode:lpm_decode_component|decode_cdi:auto_generated|dffe1a[0]_OTERM1114                                                                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; 16Trig:inst4|QTrig:inst9|Decode24:inst4|lpm_decode:lpm_decode_component|decode_cdi:auto_generated|dffe1a[1]                                                                                                                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; 16Trig:inst4|QTrig:inst9|Decode24:inst4|lpm_decode:lpm_decode_component|decode_cdi:auto_generated|dffe1a[2]                                                                                                                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; 16Trig:inst4|QTrig:inst9|Decode24:inst4|lpm_decode:lpm_decode_component|decode_cdi:auto_generated|dffe1a[3]                                                                                                                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; 16Trig:inst4|QTrig:inst9|Decode24:inst4|lpm_decode:lpm_decode_component|decode_cdi:auto_generated|w_anode22w[2]                                                                                                               ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; 16Trig:inst4|QTrig:inst9|Decode24:inst4|lpm_decode:lpm_decode_component|decode_cdi:auto_generated|w_anode22w[2]~_Duplicate_1                                                                                                 ; COMBOUT          ;                       ;
; 16Trig:inst4|QTrig:inst9|Decode24:inst4|lpm_decode:lpm_decode_component|decode_cdi:auto_generated|w_anode30w[2]                                                                                                               ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; 16Trig:inst4|QTrig:inst9|Decode24:inst4|lpm_decode:lpm_decode_component|decode_cdi:auto_generated|w_anode30w[2]~_Duplicate_1                                                                                                 ; COMBOUT          ;                       ;
; 16Trig:inst4|QTrig:inst9|trig:inst1|CMD[0]_OTERM1200                                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; 16Trig:inst4|QTrig:inst9|trig:inst1|CMD[1]_OTERM1202                                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; 16Trig:inst4|QTrig:inst9|trig:inst1|CMD[3]_OTERM1198                                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; 16Trig:inst4|QTrig:inst9|trig:inst2|CMD[0]_OTERM1166                                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; 16Trig:inst4|QTrig:inst9|trig:inst2|CMD[3]_OTERM1164                                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; 16Trig:inst4|QTrig:inst9|trig:inst3|CMD[0]_OTERM1162                                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; 16Trig:inst4|QTrig:inst10|Decode24:inst4|lpm_decode:lpm_decode_component|decode_cdi:auto_generated|dffe1a[1]                                                                                                                  ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; 16Trig:inst4|QTrig:inst10|Decode24:inst4|lpm_decode:lpm_decode_component|decode_cdi:auto_generated|dffe1a[2]                                                                                                                  ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; 16Trig:inst4|QTrig:inst10|Decode24:inst4|lpm_decode:lpm_decode_component|decode_cdi:auto_generated|dffe1a[3]                                                                                                                  ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; 16Trig:inst4|QTrig:inst10|trig:inst1|CMD[0]_OTERM1158                                                                                                                                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; 16Trig:inst4|QTrig:inst10|trig:inst1|CMD[1]_OTERM1160                                                                                                                                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; 16Trig:inst4|QTrig:inst10|trig:inst1|CMD[3]_OTERM1156                                                                                                                                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; 16Trig:inst4|QTrig:inst10|trig:inst3|CMD[0]_OTERM1152                                                                                                                                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; 16Trig:inst4|QTrig:inst10|trig:inst3|CMD[1]_OTERM1154                                                                                                                                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; 16Trig:inst4|QTrig:inst10|trig:inst3|CMD[3]_OTERM1150                                                                                                                                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; 16Trig:inst4|QTrig:inst10|trig:inst|CMD[0]_OTERM1146                                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; 16Trig:inst4|QTrig:inst10|trig:inst|CMD[1]_OTERM1148                                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; 16Trig:inst4|QTrig:inst10|trig:inst|CMD[3]_OTERM1144                                                                                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|_~0_NEW_REG88_OTERM1190                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|_~0_OTERM89                                                                                                                  ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|_~0_OTERM89_Duplicate                                                                                                       ; Q                ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|_~1_NEW_REG84_OTERM1192                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|_~1_NEW_REG84_OTERM1192                                                                                                      ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|_~1_NEW_REG84_OTERM1192_Duplicate                                                                                           ; COMBOUT          ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|_~1_OTERM85                                                                                                                  ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|_~1_OTERM85_Duplicate                                                                                                       ; Q                ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|_~3                                                                                                                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|_~3_Duplicate_9                                                                                                             ; COMBOUT          ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|_~3                                                                                                                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|_~3_Duplicate_11                                                                                                            ; COMBOUT          ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|_~3                                                                                                                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|_~3_Duplicate_13                                                                                                            ; COMBOUT          ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|_~3                                                                                                                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|_~3_Duplicate_15                                                                                                            ; COMBOUT          ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|_~3                                                                                                                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|_~3_Duplicate_17                                                                                                            ; COMBOUT          ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|_~3                                                                                                                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|_~3_Duplicate_19                                                                                                            ; COMBOUT          ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|_~3                                                                                                                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|_~3_Duplicate_21                                                                                                            ; COMBOUT          ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|_~3                                                                                                                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|_~3_Duplicate_23                                                                                                            ; COMBOUT          ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|_~3_Duplicate_11                                                                                                             ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|_~3_Duplicate_11_Duplicate                                                                                                  ; COMBOUT          ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|_~3_Duplicate_11_Duplicate                                                                                                   ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|_~3_Duplicate_11_Duplicate_Duplicate                                                                                        ; COMBOUT          ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|_~3_Duplicate_11_Duplicate                                                                                                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|_~3_Duplicate_17                                                                                                             ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|_~3_Duplicate_17_Duplicate                                                                                                  ; COMBOUT          ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|_~3_Duplicate_17                                                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|_~3_Duplicate_19                                                                                                             ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|_~3_Duplicate_19_Duplicate                                                                                                  ; COMBOUT          ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|_~3_Duplicate_19                                                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|_~4_OTERM1116                                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|mux_0pb:mux3|result_node[30]~2                ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|mux_0pb:mux3|result_node[30]~2_Duplicate_149 ; COMBOUT          ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|mux_0pb:mux3|result_node[30]~2                ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|out_address_reg_b[0]                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|out_address_reg_b[0]~_Duplicate_2            ; Q                ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|out_address_reg_b[0]                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|out_address_reg_b[0]~_Duplicate_6            ; Q                ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|out_address_reg_b[0]                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|out_address_reg_b[0]~_Duplicate_10           ; Q                ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|out_address_reg_b[0]                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|out_address_reg_b[0]~_Duplicate_14           ; Q                ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|out_address_reg_b[0]                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|out_address_reg_b[0]~_Duplicate_18           ; Q                ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|out_address_reg_b[0]                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|out_address_reg_b[0]~_Duplicate_22           ; Q                ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|out_address_reg_b[0]                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|out_address_reg_b[0]~_Duplicate_26           ; Q                ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|out_address_reg_b[0]                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|out_address_reg_b[0]~_Duplicate_30           ; Q                ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|out_address_reg_b[0]                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|out_address_reg_b[0]~_Duplicate_34           ; Q                ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|out_address_reg_b[0]                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|out_address_reg_b[0]~_Duplicate_38           ; Q                ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|out_address_reg_b[0]                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|out_address_reg_b[0]~_Duplicate_42           ; Q                ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|out_address_reg_b[0]                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|out_address_reg_b[0]~_Duplicate_46           ; Q                ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|out_address_reg_b[0]                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|out_address_reg_b[0]~_Duplicate_50           ; Q                ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|out_address_reg_b[1]                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|out_address_reg_b[1]~_Duplicate_1            ; Q                ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|out_address_reg_b[1]                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|out_address_reg_b[1]~_Duplicate_4            ; Q                ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|out_address_reg_b[1]                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|out_address_reg_b[1]~_Duplicate_8            ; Q                ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|out_address_reg_b[1]                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|out_address_reg_b[1]~_Duplicate_12           ; Q                ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|out_address_reg_b[1]                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|out_address_reg_b[1]~_Duplicate_16           ; Q                ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|out_address_reg_b[1]                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|out_address_reg_b[1]~_Duplicate_20           ; Q                ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|out_address_reg_b[1]                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|out_address_reg_b[1]~_Duplicate_24           ; Q                ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|out_address_reg_b[1]                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|out_address_reg_b[1]~_Duplicate_28           ; Q                ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|out_address_reg_b[1]                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|out_address_reg_b[1]~_Duplicate_32           ; Q                ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|out_address_reg_b[1]                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|out_address_reg_b[1]~_Duplicate_36           ; Q                ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|out_address_reg_b[1]                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|out_address_reg_b[1]~_Duplicate_40           ; Q                ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|out_address_reg_b[1]                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|out_address_reg_b[1]~_Duplicate_44           ; Q                ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|out_address_reg_b[1]                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|out_address_reg_b[1]~_Duplicate_48           ; Q                ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[0]~_Duplicate_1                                                                       ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[0]~_Duplicate_1_Duplicate_34                                                         ; Q                ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[0]~_Duplicate_1                                                                       ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[0]~_Duplicate_1_Duplicate_44                                                         ; Q                ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[1]~_Duplicate_1                                                                       ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[1]~_Duplicate_1_Duplicate_40                                                         ; Q                ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[2]~_Duplicate_1                                                                       ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[2]~_Duplicate_1_Duplicate_39                                                         ; Q                ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[2]~_Duplicate_1                                                                       ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[2]~_Duplicate_1_Duplicate_42                                                         ; Q                ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[2]~_Duplicate_1                                                                       ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[2]~_Duplicate_1_Duplicate_46                                                         ; Q                ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[3]~_Duplicate_1                                                                       ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[3]~_Duplicate_1_Duplicate_35                                                         ; Q                ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[3]~_Duplicate_1_Duplicate_35                                                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[3]~_Duplicate_1_Duplicate_35_Duplicate                                               ; Q                ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[3]~_Duplicate_1_Duplicate_35                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[3]~_Duplicate_1_OTERM765                                                              ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[3]~_Duplicate_1_OTERM765_Duplicate                                                   ; COMBOUT          ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[4]~_Duplicate_1                                                                       ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[4]~_Duplicate_1_Duplicate_36                                                         ; Q                ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[4]~_Duplicate_1_Duplicate_36                                                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[4]~_Duplicate_1_Duplicate_36_Duplicate                                               ; Q                ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[4]~_Duplicate_1_Duplicate_36                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[4]~_Duplicate_1_OTERM767                                                              ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[4]~_Duplicate_1_OTERM767_Duplicate                                                   ; COMBOUT          ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[5]~_Duplicate_1                                                                       ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[5]~_Duplicate_1_Duplicate_37                                                         ; Q                ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[5]~_Duplicate_1_OTERM769                                                              ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[5]~_Duplicate_1_OTERM769_Duplicate                                                   ; COMBOUT          ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[5]~_Duplicate_1_OTERM769_Duplicate                                                    ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[5]~_Duplicate_1_OTERM769_Duplicate_Duplicate                                         ; COMBOUT          ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[5]~_Duplicate_1_OTERM769_Duplicate                                                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[6]~_Duplicate_1                                                                       ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[6]~_Duplicate_1_Duplicate_38                                                         ; Q                ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[6]~_Duplicate_1_Duplicate_38                                                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[6]~_Duplicate_1_Duplicate_38_Duplicate                                               ; Q                ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[6]~_Duplicate_1_Duplicate_38                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[6]~_Duplicate_1_OTERM771                                                              ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[6]~_Duplicate_1_OTERM771_Duplicate                                                   ; COMBOUT          ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[7]~_Duplicate_1                                                                       ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[7]~_Duplicate_1_Duplicate_47                                                         ; Q                ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[8]~_Duplicate_1                                                                       ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[8]~_Duplicate_1_Duplicate_48                                                         ; Q                ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[10]~_Duplicate_1                                                                      ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[10]~_Duplicate_1_Duplicate_49                                                        ; Q                ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|ram_read_address[7]~7                                                                                                        ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|ram_read_address[7]~7_Duplicate_12                                                                                          ; COMBOUT          ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|ram_read_address[7]~7                                                                                                        ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|ram_read_address[7]~7_Duplicate_14                                                                                          ; COMBOUT          ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|ram_read_address[7]~7                                                                                                        ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|ram_read_address[7]~7_Duplicate_16                                                                                          ; COMBOUT          ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|ram_read_address[7]~7                                                                                                        ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|ram_read_address[7]~7_Duplicate_18                                                                                          ; COMBOUT          ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|dffe_af                                                                                                                                           ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|dffe_af~_Duplicate_6                                                                                                                             ; Q                ;                       ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|dffe_af                                                                                                                                           ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|dffe_af~_Duplicate_8                                                                                                                             ; Q                ;                       ;
; Decode:inst3|Data[0]                                                                                                                                                                                                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[0]~_Duplicate_2                                                                                                                                                                                            ; Q                ;                       ;
; Decode:inst3|Data[0]                                                                                                                                                                                                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[0]~_Duplicate_5                                                                                                                                                                                            ; Q                ;                       ;
; Decode:inst3|Data[0]                                                                                                                                                                                                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[0]~_Duplicate_7                                                                                                                                                                                            ; Q                ;                       ;
; Decode:inst3|Data[0]                                                                                                                                                                                                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[0]~_Duplicate_33                                                                                                                                                                                           ; Q                ;                       ;
; Decode:inst3|Data[0]                                                                                                                                                                                                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[0]~_Duplicate_35                                                                                                                                                                                           ; Q                ;                       ;
; Decode:inst3|Data[0]                                                                                                                                                                                                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[0]~_Duplicate_39                                                                                                                                                                                           ; Q                ;                       ;
; Decode:inst3|Data[0]                                                                                                                                                                                                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[0]~_Duplicate_47                                                                                                                                                                                           ; Q                ;                       ;
; Decode:inst3|Data[0]                                                                                                                                                                                                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[0]~_Duplicate_49                                                                                                                                                                                           ; Q                ;                       ;
; Decode:inst3|Data[0]                                                                                                                                                                                                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[0]~_Duplicate_51                                                                                                                                                                                           ; Q                ;                       ;
; Decode:inst3|Data[0]~_Duplicate_5                                                                                                                                                                                             ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[0]~_Duplicate_5_Duplicate                                                                                                                                                                                  ; Q                ;                       ;
; Decode:inst3|Data[0]~_Duplicate_5                                                                                                                                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; Decode:inst3|Data[0]~_Duplicate_7                                                                                                                                                                                             ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[0]~_Duplicate_7_Duplicate                                                                                                                                                                                  ; Q                ;                       ;
; Decode:inst3|Data[0]~_Duplicate_7                                                                                                                                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; Decode:inst3|Data[1]                                                                                                                                                                                                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[1]~_Duplicate_1                                                                                                                                                                                            ; Q                ;                       ;
; Decode:inst3|Data[1]                                                                                                                                                                                                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[1]~_Duplicate_11                                                                                                                                                                                           ; Q                ;                       ;
; Decode:inst3|Data[1]                                                                                                                                                                                                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[1]~_Duplicate_15                                                                                                                                                                                           ; Q                ;                       ;
; Decode:inst3|Data[1]                                                                                                                                                                                                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[1]~_Duplicate_17                                                                                                                                                                                           ; Q                ;                       ;
; Decode:inst3|Data[1]                                                                                                                                                                                                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[1]~_Duplicate_19                                                                                                                                                                                           ; Q                ;                       ;
; Decode:inst3|Data[1]                                                                                                                                                                                                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[1]~_Duplicate_23                                                                                                                                                                                           ; Q                ;                       ;
; Decode:inst3|Data[1]                                                                                                                                                                                                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[1]~_Duplicate_25                                                                                                                                                                                           ; Q                ;                       ;
; Decode:inst3|Data[1]                                                                                                                                                                                                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[1]~_Duplicate_31                                                                                                                                                                                           ; Q                ;                       ;
; Decode:inst3|Data[1]                                                                                                                                                                                                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[1]~_Duplicate_43                                                                                                                                                                                           ; Q                ;                       ;
; Decode:inst3|Data[1]~_Duplicate_11                                                                                                                                                                                            ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[1]~_Duplicate_11_Duplicate                                                                                                                                                                                 ; Q                ;                       ;
; Decode:inst3|Data[1]~_Duplicate_11                                                                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; Decode:inst3|Data[1]~_Duplicate_17                                                                                                                                                                                            ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[1]~_Duplicate_17_Duplicate                                                                                                                                                                                 ; Q                ;                       ;
; Decode:inst3|Data[1]~_Duplicate_17                                                                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; Decode:inst3|Data[1]~_Duplicate_17_Duplicate                                                                                                                                                                                  ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[1]~_Duplicate_17_Duplicate_Duplicate                                                                                                                                                                       ; Q                ;                       ;
; Decode:inst3|Data[1]~_Duplicate_17_Duplicate                                                                                                                                                                                  ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; Decode:inst3|Data[1]~_Duplicate_19                                                                                                                                                                                            ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[1]~_Duplicate_19_Duplicate                                                                                                                                                                                 ; Q                ;                       ;
; Decode:inst3|Data[1]~_Duplicate_23                                                                                                                                                                                            ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[1]~_Duplicate_23_Duplicate                                                                                                                                                                                 ; Q                ;                       ;
; Decode:inst3|Data[3]                                                                                                                                                                                                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[3]~_Duplicate_3                                                                                                                                                                                            ; Q                ;                       ;
; Decode:inst3|Data[3]                                                                                                                                                                                                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[3]~_Duplicate_9                                                                                                                                                                                            ; Q                ;                       ;
; Decode:inst3|Data[3]                                                                                                                                                                                                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[3]~_Duplicate_13                                                                                                                                                                                           ; Q                ;                       ;
; Decode:inst3|Data[3]                                                                                                                                                                                                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[3]~_Duplicate_21                                                                                                                                                                                           ; Q                ;                       ;
; Decode:inst3|Data[3]                                                                                                                                                                                                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[3]~_Duplicate_27                                                                                                                                                                                           ; Q                ;                       ;
; Decode:inst3|Data[3]                                                                                                                                                                                                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[3]~_Duplicate_29                                                                                                                                                                                           ; Q                ;                       ;
; Decode:inst3|Data[3]                                                                                                                                                                                                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[3]~_Duplicate_37                                                                                                                                                                                           ; Q                ;                       ;
; Decode:inst3|Data[3]                                                                                                                                                                                                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[3]~_Duplicate_41                                                                                                                                                                                           ; Q                ;                       ;
; Decode:inst3|Data[3]                                                                                                                                                                                                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[3]~_Duplicate_45                                                                                                                                                                                           ; Q                ;                       ;
; Decode:inst3|Data[3]~_Duplicate_3                                                                                                                                                                                             ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[3]~_Duplicate_3_Duplicate                                                                                                                                                                                  ; Q                ;                       ;
; Decode:inst3|Data[3]~_Duplicate_27                                                                                                                                                                                            ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[3]~_Duplicate_27_Duplicate                                                                                                                                                                                 ; Q                ;                       ;
; Decode:inst3|Data[3]~_Duplicate_27                                                                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; Decode:inst3|Data[3]~_Duplicate_27_Duplicate                                                                                                                                                                                  ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Data[3]~_Duplicate_27_Duplicate_Duplicate                                                                                                                                                                       ; Q                ;                       ;
; Decode:inst3|Data[3]~_Duplicate_27_Duplicate                                                                                                                                                                                  ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; Decode:inst3|Order[0]                                                                                                                                                                                                         ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Order[0]~_Duplicate_2                                                                                                                                                                                           ; Q                ;                       ;
; Decode:inst3|Order[0]                                                                                                                                                                                                         ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Order[0]~_Duplicate_5                                                                                                                                                                                           ; Q                ;                       ;
; Decode:inst3|Order[0]                                                                                                                                                                                                         ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; Decode:inst3|Order[1]                                                                                                                                                                                                         ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|Order[1]~_Duplicate_3                                                                                                                                                                                           ; Q                ;                       ;
; Decode:inst3|SerPLL                                                                                                                                                                                                           ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|SerPLL~_Duplicate_3                                                                                                                                                                                             ; Q                ;                       ;
; Decode:inst3|SerPLL~_Duplicate_3                                                                                                                                                                                              ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|SerPLL~_Duplicate_3_Duplicate                                                                                                                                                                                   ; Q                ;                       ;
; Decode:inst3|SerPLL~_Duplicate_3                                                                                                                                                                                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; Decode:inst3|adden~_Duplicate_1                                                                                                                                                                                               ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|adden~_Duplicate_1_Duplicate_6                                                                                                                                                                                  ; Q                ;                       ;
; Decode:inst3|adden~_Duplicate_1_Duplicate_6                                                                                                                                                                                   ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|adden~_Duplicate_1_Duplicate_6_Duplicate                                                                                                                                                                        ; Q                ;                       ;
; Decode:inst3|adden~_Duplicate_1_Duplicate_6                                                                                                                                                                                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; Decode:inst3|adden~_Duplicate_1_Duplicate_6_Duplicate                                                                                                                                                                         ; Duplicated       ; Physical Synthesis ; Timing optimization ; Q         ;                ; Decode:inst3|adden~_Duplicate_1_Duplicate_6_Duplicate_Duplicate                                                                                                                                                              ; Q                ;                       ;
; Decode:inst3|adden~_Duplicate_1_Duplicate_6_Duplicate                                                                                                                                                                         ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|LessThan1~0_Duplicate_2                                                                                                                                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|LessThan1~0_Duplicate_2                                                                                                                                                                               ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; OutputController:inst13|LessThan1~0_Duplicate_2_Duplicate                                                                                                                                                                    ; COMBOUT          ;                       ;
; OutputController:inst13|tDataIn~1_Duplicate_422                                                                                                                                                                               ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; OutputController:inst13|tDataIn~1_Duplicate_422_Duplicate                                                                                                                                                                    ; COMBOUT          ;                       ;
; OutputController:inst13|tDataIn~1_Duplicate_422                                                                                                                                                                               ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn~2_Duplicate_423                                                                                                                                                                               ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; OutputController:inst13|tDataIn~2_Duplicate_423_Duplicate                                                                                                                                                                    ; COMBOUT          ;                       ;
; OutputController:inst13|tDataIn~2_Duplicate_423                                                                                                                                                                               ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn~2_Duplicate_423_Duplicate                                                                                                                                                                     ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; OutputController:inst13|tDataIn~2_Duplicate_423_Duplicate_Duplicate                                                                                                                                                          ; COMBOUT          ;                       ;
; OutputController:inst13|tDataIn~2_Duplicate_423_Duplicate                                                                                                                                                                     ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn~3_Duplicate_424                                                                                                                                                                               ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; OutputController:inst13|tDataIn~3_Duplicate_424_Duplicate                                                                                                                                                                    ; COMBOUT          ;                       ;
; OutputController:inst13|tDataIn~3_Duplicate_424                                                                                                                                                                               ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn~9_Duplicate_419                                                                                                                                                                               ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; OutputController:inst13|tDataIn~9_Duplicate_419_Duplicate                                                                                                                                                                    ; COMBOUT          ;                       ;
; OutputController:inst13|tDataIn~9_Duplicate_419                                                                                                                                                                               ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn~14_Duplicate_420                                                                                                                                                                              ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; OutputController:inst13|tDataIn~14_Duplicate_420_Duplicate                                                                                                                                                                   ; COMBOUT          ;                       ;
; OutputController:inst13|tDataIn~14_Duplicate_420                                                                                                                                                                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn~18_Duplicate_436                                                                                                                                                                              ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; OutputController:inst13|tDataIn~18_Duplicate_436_Duplicate                                                                                                                                                                   ; COMBOUT          ;                       ;
; OutputController:inst13|tDataIn~18_Duplicate_436                                                                                                                                                                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn~18_Duplicate_436_Duplicate                                                                                                                                                                    ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; OutputController:inst13|tDataIn~18_Duplicate_436_Duplicate_Duplicate                                                                                                                                                         ; COMBOUT          ;                       ;
; OutputController:inst13|tDataIn~18_Duplicate_436_Duplicate                                                                                                                                                                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn~19_Duplicate_421                                                                                                                                                                              ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; OutputController:inst13|tDataIn~19_Duplicate_421_Duplicate                                                                                                                                                                   ; COMBOUT          ;                       ;
; OutputController:inst13|tDataIn~19_Duplicate_421                                                                                                                                                                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tDataIn~19_Duplicate_421_Duplicate                                                                                                                                                                    ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; OutputController:inst13|tDataIn~19_Duplicate_421_Duplicate_Duplicate                                                                                                                                                         ; COMBOUT          ;                       ;
; OutputController:inst13|tDataIn~19_Duplicate_421_Duplicate                                                                                                                                                                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tIndex[0]~_Duplicate_1                                                                                                                                                                                ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tIndex[0]~_Duplicate_1_OTERM1122_OTERM1208                                                                                                                                                            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tIndex[0]~_Duplicate_1_OTERM1122_OTERM1210                                                                                                                                                            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tIndex[0]~_Duplicate_1_OTERM1122_OTERM1212                                                                                                                                                            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tIndex[0]~_Duplicate_1_OTERM1122_OTERM1214                                                                                                                                                            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tIndex[0]~_Duplicate_1_OTERM1124                                                                                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tIndex[0]~_Duplicate_1_OTERM1126                                                                                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tIndex[1]~_Duplicate_1                                                                                                                                                                                ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tIndex[1]~_Duplicate_1_OTERM1128                                                                                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tIndex[1]~_Duplicate_1_OTERM1130                                                                                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tIndex[2]~_Duplicate_1                                                                                                                                                                                ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tIndex[2]~_Duplicate_1_OTERM1132                                                                                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tIndex[2]~_Duplicate_1_OTERM1134                                                                                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tIndex[3]~_Duplicate_1                                                                                                                                                                                ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tIndex[3]~_Duplicate_1_OTERM1136                                                                                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tIndex[3]~_Duplicate_1_OTERM1138                                                                                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tIndex[4]~_Duplicate_1                                                                                                                                                                                ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tIndex[4]~_Duplicate_1_OTERM1140                                                                                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; OutputController:inst13|tIndex[4]~_Duplicate_1_OTERM1142                                                                                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; core:inst14|Mux4~2                                                                                                                                                                                                            ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; core:inst14|Mux4~2_Duplicate_4                                                                                                                                                                                               ; COMBOUT          ;                       ;
; core:inst14|Mux4~2                                                                                                                                                                                                            ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; core:inst14|Mux4~2_Duplicate_6                                                                                                                                                                                               ; COMBOUT          ;                       ;
; core:inst14|Mux4~2_Duplicate_4                                                                                                                                                                                                ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; core:inst14|Mux4~2_Duplicate_4_Duplicate                                                                                                                                                                                     ; COMBOUT          ;                       ;
; core:inst14|Mux4~2_Duplicate_4                                                                                                                                                                                                ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; core:inst14|Mux4~2_Duplicate_6                                                                                                                                                                                                ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; core:inst14|Mux4~2_Duplicate_6_Duplicate                                                                                                                                                                                     ; COMBOUT          ;                       ;
; core:inst14|Mux4~2_Duplicate_6                                                                                                                                                                                                ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; inst7~1                                                                                                                                                                                                                       ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; inst7~1_Duplicate_3                                                                                                                                                                                                          ; COMBOUT          ;                       ;
; inst7~1                                                                                                                                                                                                                       ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; inst7~1_Duplicate_5                                                                                                                                                                                                          ; COMBOUT          ;                       ;
; inst7~1                                                                                                                                                                                                                       ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; inst7~1_Duplicate_7                                                                                                                                                                                                          ; COMBOUT          ;                       ;
; inst7~1                                                                                                                                                                                                                       ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; inst7~1_Duplicate_9                                                                                                                                                                                                          ; COMBOUT          ;                       ;
; inst7~1                                                                                                                                                                                                                       ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; inst7~1_Duplicate_11                                                                                                                                                                                                         ; COMBOUT          ;                       ;
; inst7~1                                                                                                                                                                                                                       ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; inst7~1_Duplicate_13                                                                                                                                                                                                         ; COMBOUT          ;                       ;
; inst7~1                                                                                                                                                                                                                       ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; inst7~1_Duplicate_13                                                                                                                                                                                                          ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; inst7~1_Duplicate_13_Duplicate                                                                                                                                                                                               ; COMBOUT          ;                       ;
; inst7~1_Duplicate_13                                                                                                                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; mux:inst30|lpm_mux:$00001|mux_rrc:auto_generated|_~10                                                                                                                                                                         ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; mux:inst30|lpm_mux:$00001|mux_rrc:auto_generated|_~10_Duplicate_33                                                                                                                                                           ; COMBOUT          ;                       ;
; mux:inst30|lpm_mux:$00001|mux_rrc:auto_generated|_~10                                                                                                                                                                         ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; mux:inst30|lpm_mux:$00001|mux_rrc:auto_generated|_~10_Duplicate_33                                                                                                                                                            ; Duplicated       ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; mux:inst30|lpm_mux:$00001|mux_rrc:auto_generated|_~10_Duplicate_33_Duplicate                                                                                                                                                 ; COMBOUT          ;                       ;
; mux:inst30|lpm_mux:$00001|mux_rrc:auto_generated|_~10_Duplicate_33                                                                                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+--------------------+---------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+-----------------------------------------------+
; Incremental Compilation Preservation Summary  ;
+-------------------------+---------------------+
; Type                    ; Value               ;
+-------------------------+---------------------+
; Netlist                 ;                     ;
;     -- Requested        ; 0 / 0 ( 0.00 % )    ;
;     -- Achieved         ; 0 / 0 ( 0.00 % )    ;
;                         ;                     ;
; Placement               ;                     ;
;     -- Requested        ; 0 / 2521 ( 0.00 % ) ;
;     -- Achieved         ; 0 / 2521 ( 0.00 % ) ;
;                         ;                     ;
; Routing (by Connection) ;                     ;
;     -- Requested        ; 0 / 0 ( 0.00 % )    ;
;     -- Achieved         ; 0 / 0 ( 0.00 % )    ;
+-------------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                       ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+
; Partition Name ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+
; Top            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;          ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+


+--------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                             ;
+----------------+---------+-------------------+-------------------------+-------------------+
; Partition Name ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+----------------+---------+-------------------+-------------------------+-------------------+
; Top            ; 2521    ; 0                 ; N/A                     ; Source File       ;
+----------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in Z:/FCD-3009-1.1/DE0/LogicAnalyzer/FPGA_LE/DE0_Default.pin.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                                                                                                                                                      ;
+---------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                                                                                                                                                ;
+---------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total logic elements                        ; 1,486 / 15,408 ( 10 % )                                                                                                                                                                              ;
;     -- Combinational with no register       ; 558                                                                                                                                                                                                  ;
;     -- Register only                        ; 294                                                                                                                                                                                                  ;
;     -- Combinational with a register        ; 634                                                                                                                                                                                                  ;
;                                             ;                                                                                                                                                                                                      ;
; Logic element usage by number of LUT inputs ;                                                                                                                                                                                                      ;
;     -- 4 input functions                    ; 782                                                                                                                                                                                                  ;
;     -- 3 input functions                    ; 262                                                                                                                                                                                                  ;
;     -- <=2 input functions                  ; 148                                                                                                                                                                                                  ;
;     -- Register only                        ; 294                                                                                                                                                                                                  ;
;                                             ;                                                                                                                                                                                                      ;
; Logic elements by mode                      ;                                                                                                                                                                                                      ;
;     -- normal mode                          ; 1116                                                                                                                                                                                                 ;
;     -- arithmetic mode                      ; 76                                                                                                                                                                                                   ;
;                                             ;                                                                                                                                                                                                      ;
; Total registers*                            ; 1,021 / 17,068 ( 6 % )                                                                                                                                                                               ;
;     -- Dedicated logic registers            ; 928 / 15,408 ( 6 % )                                                                                                                                                                                 ;
;     -- I/O registers                        ; 93 / 1,660 ( 6 % )                                                                                                                                                                                   ;
;                                             ;                                                                                                                                                                                                      ;
; Total LABs:  partially or completely used   ; 168 / 963 ( 17 % )                                                                                                                                                                                   ;
; User inserted logic elements                ; 0                                                                                                                                                                                                    ;
; Virtual pins                                ; 0                                                                                                                                                                                                    ;
; I/O pins                                    ; 196 / 347 ( 56 % )                                                                                                                                                                                   ;
;     -- Clock pins                           ; 2 / 8 ( 25 % )                                                                                                                                                                                       ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )                                                                                                                                                                                        ;
; Global signals                              ; 20                                                                                                                                                                                                   ;
; M9Ks                                        ; 34 / 56 ( 61 % )                                                                                                                                                                                     ;
; Total block memory bits                     ; 263,312 / 516,096 ( 51 % )                                                                                                                                                                           ;
; Total block memory implementation bits      ; 313,344 / 516,096 ( 61 % )                                                                                                                                                                           ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )                                                                                                                                                                                      ;
; PLLs                                        ; 3 / 4 ( 75 % )                                                                                                                                                                                       ;
; Global clocks                               ; 20 / 20 ( 100 % )                                                                                                                                                                                    ;
; JTAGs                                       ; 0 / 1 ( 0 % )                                                                                                                                                                                        ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                                                                                                                                                                        ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                                                                                                                                                                                        ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                                                                                                                                                                                        ;
; Average interconnect usage (total/H/V)      ; 9% / 9% / 10%                                                                                                                                                                                        ;
; Peak interconnect usage (total/H/V)         ; 26% / 25% / 28%                                                                                                                                                                                      ;
; Maximum fan-out node                        ; MyUart:inst15|RdCLK~clkctrl                                                                                                                                                                          ;
; Maximum fan-out                             ; 335                                                                                                                                                                                                  ;
; Highest non-global fan-out signal           ; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|out_address_reg_b[0] ;
; Highest non-global fan-out                  ; 177                                                                                                                                                                                                  ;
; Total fan-out                               ; 8921                                                                                                                                                                                                 ;
; Average fan-out                             ; 3.08                                                                                                                                                                                                 ;
+---------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                     ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; CLKIN     ; G2    ; 1        ; 0            ; 14           ; 0            ; 139                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; CLKIN2    ; A12   ; 7        ; 19           ; 29           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Reload1   ; T14   ; 4        ; 32           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Reload2   ; W14   ; 4        ; 30           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Rx        ; R17   ; 5        ; 41           ; 6            ; 0            ; 10                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; TrigEN_SW ; AB17  ; 4        ; 28           ; 0            ; 0            ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Xin[0]    ; N20   ; 5        ; 41           ; 12           ; 14           ; 1                     ; 5                  ; no     ; yes            ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Xin[10]   ; M7    ; 2        ; 0            ; 8            ; 21           ; 1                     ; 5                  ; no     ; yes            ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Xin[11]   ; R18   ; 5        ; 41           ; 9            ; 21           ; 1                     ; 5                  ; no     ; yes            ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Xin[12]   ; U22   ; 5        ; 41           ; 8            ; 7            ; 1                     ; 5                  ; no     ; yes            ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Xin[13]   ; N6    ; 2        ; 0            ; 8            ; 14           ; 1                     ; 5                  ; no     ; yes            ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Xin[14]   ; P5    ; 2        ; 0            ; 8            ; 7            ; 1                     ; 5                  ; no     ; yes            ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Xin[15]   ; V21   ; 5        ; 41           ; 8            ; 21           ; 1                     ; 5                  ; no     ; yes            ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Xin[1]    ; N17   ; 5        ; 41           ; 12           ; 0            ; 1                     ; 5                  ; no     ; yes            ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Xin[2]    ; P21   ; 5        ; 41           ; 12           ; 21           ; 1                     ; 5                  ; no     ; yes            ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Xin[3]    ; N19   ; 5        ; 41           ; 12           ; 7            ; 1                     ; 5                  ; no     ; yes            ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Xin[4]    ; R1    ; 2        ; 0            ; 10           ; 7            ; 1                     ; 5                  ; no     ; yes            ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Xin[5]    ; N5    ; 2        ; 0            ; 10           ; 14           ; 1                     ; 5                  ; no     ; yes            ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Xin[6]    ; U21   ; 5        ; 41           ; 8            ; 0            ; 1                     ; 5                  ; no     ; yes            ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Xin[7]    ; P20   ; 5        ; 41           ; 10           ; 0            ; 1                     ; 5                  ; no     ; yes            ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Xin[8]    ; R19   ; 5        ; 41           ; 9            ; 14           ; 1                     ; 5                  ; no     ; yes            ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Xin[9]    ; R20   ; 5        ; 41           ; 8            ; 14           ; 1                     ; 5                  ; no     ; yes            ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-----------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; Name                  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-----------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; CLKUN                 ; AA3   ; 3        ; 5            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; ENOUT                 ; W8    ; 3        ; 11           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; ENTrig                ; AA17  ; 4        ; 28           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; ENWFIFO               ; A9    ; 8        ; 16           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; EN_FIFO               ; AA9   ; 3        ; 16           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX0_DP               ; F19   ; 6        ; 41           ; 25           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX0_D[0]             ; Y22   ; 5        ; 41           ; 3            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX0_D[1]             ; T18   ; 5        ; 41           ; 3            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX0_D[2]             ; W19   ; 5        ; 41           ; 3            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX0_D[3]             ; Y21   ; 5        ; 41           ; 4            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX0_D[4]             ; W21   ; 5        ; 41           ; 5            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX0_D[5]             ; W20   ; 5        ; 41           ; 3            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX0_D[6]             ; U15   ; 4        ; 39           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX1_DP               ; U13   ; 4        ; 30           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX1_D[0]             ; P16   ; 5        ; 41           ; 6            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX1_D[1]             ; P17   ; 5        ; 41           ; 7            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX1_D[2]             ; P15   ; 5        ; 41           ; 6            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX1_D[3]             ; Y13   ; 4        ; 26           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX1_D[4]             ; AA16  ; 4        ; 28           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX1_D[5]             ; AB15  ; 4        ; 26           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX1_D[6]             ; T12   ; 4        ; 28           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX2_DP               ; W15   ; 4        ; 32           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX2_D[0]             ; AA22  ; 5        ; 41           ; 2            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX2_D[1]             ; N14   ; 5        ; 41           ; 5            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX2_D[2]             ; P14   ; 5        ; 41           ; 2            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX2_D[3]             ; AA21  ; 5        ; 41           ; 2            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX2_D[4]             ; T17   ; 5        ; 41           ; 2            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX2_D[5]             ; U20   ; 5        ; 41           ; 4            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX2_D[6]             ; P4    ; 2        ; 0            ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX3_DP               ; R13   ; 4        ; 30           ; 0            ; 28           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX3_D[0]             ; W13   ; 4        ; 26           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX3_D[1]             ; B18   ; 7        ; 32           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX3_D[2]             ; R22   ; 5        ; 41           ; 10           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX3_D[3]             ; N16   ; 5        ; 41           ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX3_D[4]             ; R2    ; 2        ; 0            ; 10           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX3_D[5]             ; U19   ; 5        ; 41           ; 5            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX3_D[6]             ; R21   ; 5        ; 41           ; 10           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; LED[0]                ; R7    ; 2        ; 0            ; 2            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; LED[1]                ; K19   ; 6        ; 41           ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; LED[2]                ; W17   ; 4        ; 35           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; LED[3]                ; G15   ; 7        ; 39           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; LED[4]                ; V16   ; 4        ; 37           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; LED[5]                ; AA19  ; 4        ; 35           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; LED[6]                ; A20   ; 7        ; 35           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; LED[7]                ; J3    ; 1        ; 0            ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; LED[8]                ; G9    ; 8        ; 9            ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; LED[9]                ; K16   ; 6        ; 41           ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; OPC_Data_For_TXOUT[0] ; T11   ; 3        ; 16           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; OPC_Data_For_TXOUT[1] ; AB9   ; 3        ; 16           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; OPC_Data_For_TXOUT[2] ; U11   ; 3        ; 19           ; 0            ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; OPC_Data_For_TXOUT[3] ; W10   ; 3        ; 19           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; OPC_Data_For_TXOUT[4] ; Y10   ; 3        ; 19           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; OPC_Data_For_TXOUT[5] ; AA8   ; 3        ; 16           ; 0            ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; OPC_Data_For_TXOUT[6] ; AB8   ; 3        ; 16           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; OPC_Data_For_TXOUT[7] ; V11   ; 3        ; 19           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; OPC_FinishRD          ; AB7   ; 3        ; 11           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; OPC_RD                ; N2    ; 2        ; 0            ; 12           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; OPC_TDataOut[0]       ; A14   ; 7        ; 23           ; 29           ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; OPC_TDataOut[10]      ; F11   ; 7        ; 21           ; 29           ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; OPC_TDataOut[11]      ; G12   ; 7        ; 26           ; 29           ; 7            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; OPC_TDataOut[12]      ; B14   ; 7        ; 23           ; 29           ; 28           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; OPC_TDataOut[13]      ; N21   ; 5        ; 41           ; 13           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; OPC_TDataOut[14]      ; H12   ; 7        ; 26           ; 29           ; 0            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; OPC_TDataOut[15]      ; H13   ; 7        ; 28           ; 29           ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; OPC_TDataOut[16]      ; M2    ; 2        ; 0            ; 13           ; 14           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; OPC_TDataOut[17]      ; M1    ; 2        ; 0            ; 13           ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; OPC_TDataOut[18]      ; E11   ; 7        ; 21           ; 29           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; OPC_TDataOut[19]      ; M21   ; 5        ; 41           ; 14           ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; OPC_TDataOut[1]       ; T10   ; 3        ; 14           ; 0            ; 7            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; OPC_TDataOut[20]      ; M3    ; 2        ; 0            ; 12           ; 7            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; OPC_TDataOut[21]      ; E14   ; 7        ; 28           ; 29           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; OPC_TDataOut[22]      ; AA13  ; 4        ; 23           ; 0            ; 28           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; OPC_TDataOut[23]      ; B15   ; 7        ; 26           ; 29           ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; OPC_TDataOut[24]      ; P22   ; 5        ; 41           ; 11           ; 0            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; OPC_TDataOut[25]      ; M16   ; 5        ; 41           ; 14           ; 0            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; OPC_TDataOut[26]      ; B16   ; 7        ; 28           ; 29           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; OPC_TDataOut[27]      ; M6    ; 2        ; 0            ; 13           ; 7            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; OPC_TDataOut[28]      ; A6    ; 8        ; 11           ; 29           ; 14           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; OPC_TDataOut[29]      ; D15   ; 7        ; 32           ; 29           ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; OPC_TDataOut[2]       ; J15   ; 6        ; 41           ; 19           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; OPC_TDataOut[30]      ; AA10  ; 3        ; 19           ; 0            ; 0            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; OPC_TDataOut[31]      ; F12   ; 7        ; 28           ; 29           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; OPC_TDataOut[3]       ; K21   ; 6        ; 41           ; 19           ; 7            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; OPC_TDataOut[4]       ; H11   ; 8        ; 19           ; 29           ; 28           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; OPC_TDataOut[5]       ; A15   ; 7        ; 26           ; 29           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; OPC_TDataOut[6]       ; L6    ; 2        ; 0            ; 13           ; 0            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; OPC_TDataOut[7]       ; B13   ; 7        ; 21           ; 29           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; OPC_TDataOut[8]       ; F13   ; 7        ; 26           ; 29           ; 14           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; OPC_TDataOut[9]       ; B7    ; 8        ; 11           ; 29           ; 7            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; OPC_tIndex[0]         ; V10   ; 3        ; 14           ; 0            ; 14           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; OPC_tIndex[1]         ; Y8    ; 3        ; 11           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; OPC_tIndex[2]         ; V8    ; 3        ; 11           ; 0            ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; OPC_tIndex[3]         ; AA7   ; 3        ; 11           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; OPC_tIndex[4]         ; U10   ; 3        ; 14           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; OutCLK                ; AB10  ; 3        ; 21           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; PLLbusy               ; R8    ; 2        ; 0            ; 2            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; ResTri                ; V13   ; 4        ; 30           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; SOUT[0]               ; K15   ; 6        ; 41           ; 18           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; SOUT[10]              ; D13   ; 7        ; 23           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; SOUT[11]              ; L21   ; 6        ; 41           ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; SOUT[12]              ; E13   ; 7        ; 23           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; SOUT[13]              ; M22   ; 5        ; 41           ; 13           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; SOUT[14]              ; C13   ; 7        ; 23           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; SOUT[15]              ; A18   ; 7        ; 32           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; SOUT[16]              ; J21   ; 6        ; 41           ; 20           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; SOUT[17]              ; N22   ; 5        ; 41           ; 13           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; SOUT[18]              ; A13   ; 7        ; 21           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; SOUT[19]              ; V12   ; 4        ; 23           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; SOUT[1]               ; J16   ; 6        ; 41           ; 20           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; SOUT[20]              ; AA15  ; 4        ; 26           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; SOUT[21]              ; A16   ; 7        ; 30           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; SOUT[22]              ; M20   ; 5        ; 41           ; 14           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; SOUT[23]              ; A17   ; 7        ; 30           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; SOUT[24]              ; AB14  ; 4        ; 23           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; SOUT[25]              ; M19   ; 5        ; 41           ; 14           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; SOUT[26]              ; B17   ; 7        ; 30           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; SOUT[27]              ; N18   ; 5        ; 41           ; 13           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; SOUT[28]              ; M4    ; 2        ; 0            ; 12           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; SOUT[29]              ; E15   ; 7        ; 30           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; SOUT[2]               ; J22   ; 6        ; 41           ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; SOUT[30]              ; AA14  ; 4        ; 23           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; SOUT[31]              ; B19   ; 7        ; 32           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; SOUT[3]               ; AB13  ; 4        ; 23           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; SOUT[4]               ; L15   ; 6        ; 41           ; 17           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; SOUT[5]               ; G13   ; 7        ; 30           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; SOUT[6]               ; L16   ; 6        ; 41           ; 17           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; SOUT[7]               ; E12   ; 7        ; 21           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; SOUT[8]               ; L22   ; 6        ; 41           ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; SOUT[9]               ; H22   ; 6        ; 41           ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; SetInit               ; AB16  ; 4        ; 28           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; SetTrigTime           ; U12   ; 4        ; 26           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; TX_DATAOUT[0]         ; R16   ; 4        ; 37           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; TX_DATAOUT[1]         ; U14   ; 4        ; 39           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; TX_DATAOUT[2]         ; R14   ; 4        ; 39           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; TX_DATAOUT[3]         ; R15   ; 4        ; 39           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; TX_DATAOUT[4]         ; Y17   ; 4        ; 35           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; TX_DATAOUT[5]         ; AA18  ; 4        ; 35           ; 0            ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; TX_DATAOUT[6]         ; AB19  ; 4        ; 35           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; TX_DATAOUT[7]         ; AB20  ; 4        ; 37           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; TestOut[0]            ; U7    ; 3        ; 3            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; TestOut[10]           ; C7    ; 8        ; 9            ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; TestOut[11]           ; G7    ; 8        ; 1            ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; TestOut[12]           ; P7    ; 2        ; 0            ; 5            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; TestOut[13]           ; AA1   ; 2        ; 0            ; 5            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; TestOut[14]           ; AA2   ; 2        ; 0            ; 5            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; TestOut[15]           ; V4    ; 2        ; 0            ; 5            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; TestOut[1]            ; AA5   ; 3        ; 9            ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; TestOut[2]            ; U9    ; 3        ; 9            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; TestOut[3]            ; E5    ; 8        ; 1            ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; TestOut[4]            ; R9    ; 3        ; 1            ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; TestOut[5]            ; V5    ; 3        ; 3            ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; TestOut[6]            ; Y3    ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; TestOut[7]            ; V6    ; 3        ; 1            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; TestOut[8]            ; B3    ; 8        ; 3            ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; TestOut[9]            ; C3    ; 8        ; 3            ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; TrigEN_CMD            ; AB18  ; 4        ; 32           ; 0            ; 0            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; TxOut                 ; N1    ; 2        ; 0            ; 12           ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; Wrusedw0[0]           ; A8    ; 8        ; 14           ; 29           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; Wrusedw0[10]          ; D10   ; 8        ; 16           ; 29           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; Wrusedw0[1]           ; B8    ; 8        ; 14           ; 29           ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; Wrusedw0[2]           ; G10   ; 8        ; 9            ; 29           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; Wrusedw0[3]           ; B10   ; 8        ; 16           ; 29           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; Wrusedw0[4]           ; A7    ; 8        ; 11           ; 29           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; Wrusedw0[5]           ; A10   ; 8        ; 16           ; 29           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; Wrusedw0[6]           ; E10   ; 8        ; 16           ; 29           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; Wrusedw0[7]           ; G11   ; 8        ; 14           ; 29           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; Wrusedw0[8]           ; B9    ; 8        ; 14           ; 29           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; Wrusedw0[9]           ; C10   ; 8        ; 14           ; 29           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; aclr                  ; Y7    ; 3        ; 9            ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; addEN                 ; V3    ; 2        ; 0            ; 4            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; state[0]              ; B5    ; 8        ; 7            ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; state[1]              ; V14   ; 4        ; 30           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; state[2]              ; V15   ; 4        ; 32           ; 0            ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; state[3]              ; T15   ; 4        ; 32           ; 0            ; 7            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
+-----------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                       ;
+----------+------------------------------------------+---------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As               ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+---------------------------+-------------------------+---------------------------+
; D1       ; DIFFIO_L4n, DATA1, ASDO                  ; As input tri-stated       ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L6p, FLASH_nCE, nCSO              ; As input tri-stated       ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                                  ; -                         ; -                       ; Dedicated Programming Pin ;
; K2       ; DCLK                                     ; As output driving ground  ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; K1       ; DATA0                                    ; As input tri-stated       ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                                  ; -                         ; -                       ; Dedicated Programming Pin ;
; L3       ; nCE                                      ; -                         ; -                       ; Dedicated Programming Pin ;
; N22      ; DIFFIO_R21n, DEV_OE                      ; Use as general purpose IO ; SOUT[17]                ; Dual Purpose Pin          ;
; N21      ; DIFFIO_R21p, DEV_CLRn                    ; Use as general purpose IO ; OPC_TDataOut[13]        ; Dual Purpose Pin          ;
; M18      ; CONF_DONE                                ; -                         ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                                    ; -                         ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                                    ; -                         ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                                    ; -                         ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                                    ; -                         ; -                       ; Dedicated Programming Pin ;
; L22      ; DIFFIO_R17n, INIT_DONE                   ; Use as general purpose IO ; SOUT[8]                 ; Dual Purpose Pin          ;
; L21      ; DIFFIO_R17p, CRC_ERROR                   ; Use as general purpose IO ; SOUT[11]                ; Dual Purpose Pin          ;
; K22      ; DIFFIO_R16n, nCEO                        ; Use as programming pin    ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; K21      ; DIFFIO_R16p, CLKUSR                      ; Use as general purpose IO ; OPC_TDataOut[3]         ; Dual Purpose Pin          ;
; F19      ; DIFFIO_R16p, CLKUSR                      ; -                         ; HEX0_DP                 ; Dual Purpose Pin          ;
; B18      ; DIFFIO_T27p, PADD0                       ; Use as regular IO         ; HEX3_D[1]               ; Dual Purpose Pin          ;
; A17      ; DIFFIO_T25n, PADD1                       ; Use as regular IO         ; SOUT[23]                ; Dual Purpose Pin          ;
; B17      ; DIFFIO_T25p, PADD2                       ; Use as regular IO         ; SOUT[26]                ; Dual Purpose Pin          ;
; E14      ; DIFFIO_T23n, PADD3                       ; Use as regular IO         ; OPC_TDataOut[21]        ; Dual Purpose Pin          ;
; F13      ; DIFFIO_T21p, PADD4, DQS2T/CQ3T,DPCLK8    ; Use as regular IO         ; OPC_TDataOut[8]         ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T20n, PADD5                       ; Use as regular IO         ; OPC_TDataOut[5]         ; Dual Purpose Pin          ;
; B15      ; DIFFIO_T20p, PADD6                       ; Use as regular IO         ; OPC_TDataOut[23]        ; Dual Purpose Pin          ;
; C13      ; DIFFIO_T19n, PADD7                       ; Use as regular IO         ; SOUT[14]                ; Dual Purpose Pin          ;
; D13      ; DIFFIO_T19p, PADD8                       ; Use as regular IO         ; SOUT[10]                ; Dual Purpose Pin          ;
; A14      ; DIFFIO_T18n, PADD9                       ; Use as regular IO         ; OPC_TDataOut[0]         ; Dual Purpose Pin          ;
; B14      ; DIFFIO_T18p, PADD10                      ; Use as regular IO         ; OPC_TDataOut[12]        ; Dual Purpose Pin          ;
; A13      ; DIFFIO_T17n, PADD11                      ; Use as regular IO         ; SOUT[18]                ; Dual Purpose Pin          ;
; B13      ; DIFFIO_T17p, PADD12, DQS4T/CQ5T,DPCLK9   ; Use as regular IO         ; OPC_TDataOut[7]         ; Dual Purpose Pin          ;
; E11      ; DIFFIO_T16n, PADD13                      ; Use as regular IO         ; OPC_TDataOut[18]        ; Dual Purpose Pin          ;
; F11      ; DIFFIO_T16p, PADD14                      ; Use as regular IO         ; OPC_TDataOut[10]        ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T14p, PADD15                      ; Use as regular IO         ; Wrusedw0[3]             ; Dual Purpose Pin          ;
; A9       ; DIFFIO_T13n, PADD16                      ; Use as regular IO         ; ENWFIFO                 ; Dual Purpose Pin          ;
; B9       ; DIFFIO_T13p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO         ; Wrusedw0[8]             ; Dual Purpose Pin          ;
; A8       ; DIFFIO_T12n, DATA2                       ; Use as regular IO         ; Wrusedw0[0]             ; Dual Purpose Pin          ;
; B8       ; DIFFIO_T12p, DATA3                       ; Use as regular IO         ; Wrusedw0[1]             ; Dual Purpose Pin          ;
; A7       ; DIFFIO_T11n, PADD18                      ; Use as regular IO         ; Wrusedw0[4]             ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T11p, DATA4                       ; Use as regular IO         ; OPC_TDataOut[9]         ; Dual Purpose Pin          ;
; A6       ; DIFFIO_T10n, PADD19                      ; Use as regular IO         ; OPC_TDataOut[28]        ; Dual Purpose Pin          ;
; C7       ; DIFFIO_T9p, DATA13                       ; Use as regular IO         ; TestOut[10]             ; Dual Purpose Pin          ;
; B3       ; DIFFIO_T3p, DATA11                       ; Use as regular IO         ; TestOut[8]              ; Dual Purpose Pin          ;
+----------+------------------------------------------+---------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 6 / 33 ( 18 % )  ; 2.5V          ; --           ;
; 2        ; 22 / 48 ( 46 % ) ; 2.5V          ; --           ;
; 3        ; 28 / 46 ( 61 % ) ; 2.5V          ; --           ;
; 4        ; 37 / 41 ( 90 % ) ; 2.5V          ; --           ;
; 5        ; 40 / 46 ( 87 % ) ; 2.5V          ; --           ;
; 6        ; 15 / 43 ( 35 % ) ; 2.5V          ; --           ;
; 7        ; 31 / 47 ( 66 % ) ; 2.5V          ; --           ;
; 8        ; 22 / 43 ( 51 % ) ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 354        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 350        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 345        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 336        ; 8        ; OPC_TDataOut[28]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A7       ; 334        ; 8        ; Wrusedw0[4]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 332        ; 8        ; Wrusedw0[0]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 328        ; 8        ; ENWFIFO                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 326        ; 8        ; Wrusedw0[5]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 321        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 319        ; 7        ; CLKIN2                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A13      ; 314        ; 7        ; SOUT[18]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A14      ; 312        ; 7        ; OPC_TDataOut[0]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ; 307        ; 7        ; OPC_TDataOut[5]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A16      ; 298        ; 7        ; SOUT[21]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A17      ; 296        ; 7        ; SOUT[23]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A18      ; 291        ; 7        ; SOUT[15]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A19      ; 290        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 284        ; 7        ; LED[6]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 76         ; 2        ; TestOut[13]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AA2      ; 75         ; 2        ; TestOut[14]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AA3      ; 102        ; 3        ; CLKUN                                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA4      ; 106        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA5      ; 108        ; 3        ; TestOut[1]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA7      ; 115        ; 3        ; OPC_tIndex[3]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA8      ; 123        ; 3        ; OPC_Data_For_TXOUT[5]                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA9      ; 126        ; 3        ; EN_FIFO                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA10     ; 132        ; 3        ; OPC_TDataOut[30]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA11     ; 134        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 136        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 138        ; 4        ; OPC_TDataOut[22]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA14     ; 140        ; 4        ; SOUT[30]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA15     ; 145        ; 4        ; SOUT[20]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA16     ; 149        ; 4        ; HEX1_D[4]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA17     ; 151        ; 4        ; ENTrig                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA18     ; 163        ; 4        ; TX_DATAOUT[5]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA19     ; 164        ; 4        ; LED[5]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA20     ; 169        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 179        ; 5        ; HEX2_D[3]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AA22     ; 178        ; 5        ; HEX2_D[0]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB3      ; 103        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 107        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 109        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 116        ; 3        ; OPC_FinishRD                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB8      ; 124        ; 3        ; OPC_Data_For_TXOUT[6]                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB9      ; 127        ; 3        ; OPC_Data_For_TXOUT[1]                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB10     ; 133        ; 3        ; OutCLK                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB11     ; 135        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 137        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 139        ; 4        ; SOUT[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB14     ; 141        ; 4        ; SOUT[24]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB15     ; 146        ; 4        ; HEX1_D[5]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB16     ; 150        ; 4        ; SetInit                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB17     ; 152        ; 4        ; TrigEN_SW                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB18     ; 162        ; 4        ; TrigEN_CMD                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB19     ; 165        ; 4        ; TX_DATAOUT[6]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB20     ; 170        ; 4        ; TX_DATAOUT[7]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B3       ; 355        ; 8        ; TestOut[8]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B4       ; 351        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 346        ; 8        ; state[0]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B6       ; 337        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 335        ; 8        ; OPC_TDataOut[9]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ; 333        ; 8        ; Wrusedw0[1]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B9       ; 329        ; 8        ; Wrusedw0[8]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 327        ; 8        ; Wrusedw0[3]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 322        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 320        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 315        ; 7        ; OPC_TDataOut[7]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B14      ; 313        ; 7        ; OPC_TDataOut[12]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B15      ; 308        ; 7        ; OPC_TDataOut[23]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B16      ; 299        ; 7        ; OPC_TDataOut[26]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B17      ; 297        ; 7        ; SOUT[26]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B18      ; 292        ; 7        ; HEX3_D[1]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B19      ; 289        ; 7        ; SOUT[31]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B20      ; 285        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B21      ; 269        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 268        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 358        ; 8        ; TestOut[9]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C4       ; 359        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 349        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 340        ; 8        ; TestOut[10]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C8       ; 339        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 330        ; 8        ; Wrusedw0[9]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 309        ; 7        ; SOUT[14]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 300        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 286        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 282        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 270        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 267        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 266        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 9          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ; 356        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D10      ; 324        ; 8        ; Wrusedw0[10]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D13      ; 310        ; 7        ; SOUT[10]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D15      ; 293        ; 7        ; OPC_TDataOut[29]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D17      ; 281        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D19      ; 283        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 271        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D21      ; 261        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D22      ; 260        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 13         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ; 363        ; 8        ; TestOut[3]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E6       ; 362        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 357        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E9       ; 338        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 325        ; 8        ; Wrusedw0[6]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ; 317        ; 7        ; OPC_TDataOut[18]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E12      ; 316        ; 7        ; SOUT[7]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E13      ; 311        ; 7        ; SOUT[12]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E14      ; 301        ; 7        ; OPC_TDataOut[21]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E15      ; 294        ; 7        ; SOUT[29]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E16      ; 275        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 256        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 255        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 360        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 352        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 347        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 348        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 318        ; 7        ; OPC_TDataOut[10]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F12      ; 302        ; 7        ; OPC_TDataOut[31]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F13      ; 306        ; 7        ; OPC_TDataOut[8]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F14      ; 279        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 276        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 274        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 272        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 263        ; 6        ; HEX0_DP                                                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F20      ; 262        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 251        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 250        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 39         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ; 38         ; 1        ; CLKIN                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 361        ; 8        ; TestOut[11]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G8       ; 353        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 342        ; 8        ; LED[8]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G10      ; 341        ; 8        ; Wrusedw0[2]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G11      ; 331        ; 8        ; Wrusedw0[7]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G12      ; 305        ; 7        ; OPC_TDataOut[11]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G13      ; 295        ; 7        ; SOUT[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G14      ; 280        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 278        ; 7        ; LED[3]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G16      ; 277        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 273        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 264        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 226        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G22      ; 225        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H5       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ; 344        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H10      ; 343        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ; 323        ; 8        ; OPC_TDataOut[4]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H12      ; 304        ; 7        ; OPC_TDataOut[14]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H13      ; 303        ; 7        ; OPC_TDataOut[15]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H14      ; 288        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 287        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 259        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 265        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 257        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H19      ; 254        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 253        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 246        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 245        ; 6        ; SOUT[9]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J1       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 27         ; 1        ; LED[7]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J4       ; 24         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ; 238        ; 6        ; OPC_TDataOut[2]                                           ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J16      ; 243        ; 6        ; SOUT[1]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J17      ; 258        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J18      ; 249        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J21      ; 242        ; 6        ; SOUT[16]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J22      ; 241        ; 6        ; SOUT[2]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K1       ; 31         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 30         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 32         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 19         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ; 236        ; 6        ; SOUT[0]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K16      ; 244        ; 6        ; LED[9]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K17      ; 247        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K18      ; 248        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 237        ; 6        ; LED[1]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K20      ; 231        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 240        ; 6        ; OPC_TDataOut[3]                                           ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K22      ; 239        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 35         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 34         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 37         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 33         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 42         ; 2        ; OPC_TDataOut[6]                                           ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L7       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ; 233        ; 6        ; SOUT[4]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L16      ; 232        ; 6        ; SOUT[6]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L17      ; 230        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 229        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 235        ; 6        ; SOUT[11]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L22      ; 234        ; 6        ; SOUT[8]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M1       ; 45         ; 2        ; OPC_TDataOut[17]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M2       ; 44         ; 2        ; OPC_TDataOut[16]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M3       ; 47         ; 2        ; OPC_TDataOut[20]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M4       ; 46         ; 2        ; SOUT[28]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M5       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M6       ; 43         ; 2        ; OPC_TDataOut[27]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M7       ; 65         ; 2        ; Xin[10]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M8       ; 66         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ; 195        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ; 222        ; 5        ; OPC_TDataOut[25]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M17      ; 228        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 227        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 221        ; 5        ; SOUT[25]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M20      ; 220        ; 5        ; SOUT[22]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M21      ; 219        ; 5        ; OPC_TDataOut[19]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M22      ; 218        ; 5        ; SOUT[13]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N1       ; 49         ; 2        ; TxOut                                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N2       ; 48         ; 2        ; OPC_RD                                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ; 56         ; 2        ; Xin[5]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N6       ; 64         ; 2        ; Xin[13]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N7       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N8       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ; 189        ; 5        ; HEX2_D[1]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N15      ; 196        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 205        ; 5        ; HEX3_D[3]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N17      ; 214        ; 5        ; Xin[1]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N18      ; 215        ; 5        ; SOUT[27]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N19      ; 213        ; 5        ; Xin[3]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N20      ; 212        ; 5        ; Xin[0]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N21      ; 217        ; 5        ; OPC_TDataOut[13]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N22      ; 216        ; 5        ; SOUT[17]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P1       ; 53         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 52         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; HEX2_D[6]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P5       ; 63         ; 2        ; Xin[14]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P6       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P7       ; 74         ; 2        ; TestOut[12]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P8       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ; 180        ; 5        ; HEX2_D[2]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P15      ; 192        ; 5        ; HEX1_D[2]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P16      ; 193        ; 5        ; HEX1_D[0]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P17      ; 197        ; 5        ; HEX1_D[1]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 208        ; 5        ; Xin[7]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P21      ; 211        ; 5        ; Xin[2]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P22      ; 210        ; 5        ; OPC_TDataOut[24]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 55         ; 2        ; Xin[4]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R2       ; 54         ; 2        ; HEX3_D[4]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R5       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 84         ; 2        ; LED[0]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R8       ; 87         ; 2        ; PLLbusy                                                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R9       ; 88         ; 3        ; TestOut[4]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R10      ; 90         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 97         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 98         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 153        ; 4        ; HEX3_DP                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R14      ; 175        ; 4        ; TX_DATAOUT[2]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R15      ; 176        ; 4        ; TX_DATAOUT[3]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R16      ; 172        ; 4        ; TX_DATAOUT[0]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R17      ; 194        ; 5        ; Rx                                                        ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R18      ; 203        ; 5        ; Xin[11]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R19      ; 204        ; 5        ; Xin[8]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R20      ; 200        ; 5        ; Xin[9]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R21      ; 207        ; 5        ; HEX3_D[6]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R22      ; 206        ; 5        ; HEX3_D[2]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T1       ; 41         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 40         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T8       ; 89         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 91         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 121        ; 3        ; OPC_TDataOut[1]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T11      ; 125        ; 3        ; OPC_Data_For_TXOUT[0]                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T12      ; 148        ; 4        ; HEX1_D[6]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ; 160        ; 4        ; Reload1                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T15      ; 161        ; 4        ; state[3]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T16      ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 181        ; 5        ; HEX2_D[4]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T18      ; 182        ; 5        ; HEX0_D[1]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 224        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 223        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 60         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 94         ; 3        ; TestOut[0]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U8       ; 95         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U9       ; 112        ; 3        ; TestOut[2]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U10      ; 122        ; 3        ; OPC_tIndex[4]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U11      ; 128        ; 3        ; OPC_Data_For_TXOUT[2]                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U12      ; 147        ; 4        ; SetTrigTime                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U13      ; 156        ; 4        ; HEX1_DP                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U14      ; 174        ; 4        ; TX_DATAOUT[1]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U15      ; 173        ; 4        ; HEX0_D[6]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 188        ; 5        ; HEX3_D[5]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; U20      ; 187        ; 5        ; HEX2_D[5]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; U21      ; 202        ; 5        ; Xin[6]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; U22      ; 201        ; 5        ; Xin[12]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; V1       ; 62         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 61         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 78         ; 2        ; addEN                                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; V4       ; 77         ; 2        ; TestOut[15]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; V5       ; 93         ; 3        ; TestOut[5]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V6       ; 92         ; 3        ; TestOut[7]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V7       ; 105        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 113        ; 3        ; OPC_tIndex[2]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V9       ; 119        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V10      ; 120        ; 3        ; OPC_tIndex[0]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V11      ; 129        ; 3        ; OPC_Data_For_TXOUT[7]                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V12      ; 142        ; 4        ; SOUT[19]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V13      ; 154        ; 4        ; ResTri                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V14      ; 157        ; 4        ; state[1]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V15      ; 158        ; 4        ; state[2]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V16      ; 168        ; 4        ; LED[4]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 199        ; 5        ; Xin[15]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; V22      ; 198        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 110        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 114        ; 3        ; ENOUT                                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W10      ; 130        ; 3        ; OPC_Data_For_TXOUT[3]                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W13      ; 143        ; 4        ; HEX3_D[0]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W14      ; 155        ; 4        ; Reload2                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W15      ; 159        ; 4        ; HEX2_DP                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W17      ; 166        ; 4        ; LED[2]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W19      ; 184        ; 5        ; HEX0_D[2]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; W20      ; 183        ; 5        ; HEX0_D[5]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; W21      ; 191        ; 5        ; HEX0_D[4]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; W22      ; 190        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y2       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y3       ; 99         ; 3        ; TestOut[6]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y4       ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 101        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 111        ; 3        ; aclr                                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y8       ; 117        ; 3        ; OPC_tIndex[1]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 131        ; 3        ; OPC_Data_For_TXOUT[4]                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 144        ; 4        ; HEX1_D[3]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y14      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 167        ; 4        ; TX_DATAOUT[4]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 186        ; 5        ; HEX0_D[3]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y22      ; 185        ; 5        ; HEX0_D[0]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                                                                                                                                                                                      ;
+-------------------------------+---------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+
; Name                          ; UartPLL:inst19|altpll:altpll_component|UartPLL_altpll:auto_generated|pll1 ; PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|pll1 ; RandomSeq:inst8|RandomPLLs:inst|altpll:altpll_component|RandomPLLs_altpll:auto_generated|pll1 ;
+-------------------------------+---------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+
; SDC pin name                  ; inst19|altpll_component|auto_generated|pll1                               ; inst|inst|u1|altpll_component|auto_generated|pll1                                                                    ; inst8|inst|altpll_component|auto_generated|pll1                                               ;
; PLL mode                      ; Normal                                                                    ; Zero Delay Buffer                                                                                                    ; Source Synchronous                                                                            ;
; Compensate clock              ; clock0                                                                    ; clock4                                                                                                               ; clock0                                                                                        ;
; Compensated input/output pins ; --                                                                        ; CLKUN                                                                                                                ; --                                                                                            ;
; Switchover type               ; --                                                                        ; --                                                                                                                   ; --                                                                                            ;
; Input frequency 0             ; 50.0 MHz                                                                  ; 50.0 MHz                                                                                                             ; 50.0 MHz                                                                                      ;
; Input frequency 1             ; --                                                                        ; --                                                                                                                   ; --                                                                                            ;
; Nominal PFD frequency         ; 10.0 MHz                                                                  ; 50.0 MHz                                                                                                             ; 10.0 MHz                                                                                      ;
; Nominal VCO frequency         ; 639.8 MHz                                                                 ; 500.0 MHz                                                                                                            ; 490.0 MHz                                                                                     ;
; VCO post scale                ; 2                                                                         ; 2                                                                                                                    ; 2                                                                                             ;
; VCO frequency control         ; Auto                                                                      ; Auto                                                                                                                 ; Auto                                                                                          ;
; VCO phase shift step          ; 195 ps                                                                    ; 250 ps                                                                                                               ; 255 ps                                                                                        ;
; VCO multiply                  ; --                                                                        ; --                                                                                                                   ; --                                                                                            ;
; VCO divide                    ; --                                                                        ; --                                                                                                                   ; --                                                                                            ;
; Freq min lock                 ; 27.0 MHz                                                                  ; 30.0 MHz                                                                                                             ; 30.62 MHz                                                                                     ;
; Freq max lock                 ; 50.8 MHz                                                                  ; 65.02 MHz                                                                                                            ; 66.35 MHz                                                                                     ;
; M VCO Tap                     ; 0                                                                         ; 0                                                                                                                    ; 0                                                                                             ;
; M Initial                     ; 1                                                                         ; 1                                                                                                                    ; 1                                                                                             ;
; M value                       ; 64                                                                        ; 10                                                                                                                   ; 49                                                                                            ;
; N value                       ; 5                                                                         ; 1                                                                                                                    ; 5                                                                                             ;
; Charge pump current           ; setting 1                                                                 ; setting 1                                                                                                            ; setting 1                                                                                     ;
; Loop filter resistance        ; setting 16                                                                ; setting 27                                                                                                           ; setting 19                                                                                    ;
; Loop filter capacitance       ; setting 0                                                                 ; setting 0                                                                                                            ; setting 0                                                                                     ;
; Bandwidth                     ; 340 kHz to 540 kHz                                                        ; 1.03 MHz to 1.97 MHz                                                                                                 ; 450 kHz to 560 kHz                                                                            ;
; Real time reconfigurable      ; Off                                                                       ; On                                                                                                                   ; Off                                                                                           ;
; Scan chain MIF file           ; --                                                                        ; MainPLL_500MBPS.mif                                                                                                  ; --                                                                                            ;
; Preserve PLL counter order    ; Off                                                                       ; Off                                                                                                                  ; Off                                                                                           ;
; PLL location                  ; PLL_4                                                                     ; PLL_1                                                                                                                ; PLL_3                                                                                         ;
; Inclk0 signal                 ; CLKIN                                                                     ; CLKIN                                                                                                                ; CLKIN2                                                                                        ;
; Inclk1 signal                 ; --                                                                        ; --                                                                                                                   ; --                                                                                            ;
; Inclk0 signal type            ; Global Clock                                                              ; Dedicated Pin                                                                                                        ; Dedicated Pin                                                                                 ;
; Inclk1 signal type            ; --                                                                        ; --                                                                                                                   ; --                                                                                            ;
+-------------------------------+---------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                                                                   ;
+----------------------------------------------------------------------------------------------------------------------------------+--------------+------+-------+------------------+-----------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+----------------------------------------------------------+
; Name                                                                                                                             ; Output Clock ; Mult ; Div   ; Output Frequency ; Phase Shift     ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low   ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                             ;
+----------------------------------------------------------------------------------------------------------------------------------+--------------+------+-------+------------------+-----------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+----------------------------------------------------------+
; UartPLL:inst19|altpll:altpll_component|UartPLL_altpll:auto_generated|wire_pll1_clk[0]                                            ; clock0       ; 16   ; 3125  ; 0.26 MHz         ; 0 (0 ps)        ; 0.09 (195 ps)    ; 50/50      ; C1      ; 500           ; 250/250 Even ; C0            ; 1       ; 0       ; inst19|altpll_component|auto_generated|pll1|clk[0]       ;
; UartPLL:inst19|altpll:altpll_component|UartPLL_altpll:auto_generated|wire_pll1_clk[1]                                            ; clock1       ; 64   ; 3125  ; 1.02 MHz         ; 0 (0 ps)        ; 0.36 (195 ps)    ; 50/50      ; C3      ; 125           ; 63/62 Odd    ; C2            ; 1       ; 0       ; inst19|altpll_component|auto_generated|pll1|clk[1]       ;
; UartPLL:inst19|altpll:altpll_component|UartPLL_altpll:auto_generated|wire_pll1_clk[1]~cascade_in                                 ; --           ; --   ; --    ; --               ; --              ; --               ; --         ; C2      ; 5             ; 2/3 Odd      ; --            ; 1       ; 0       ;                                                          ;
; UartPLL:inst19|altpll:altpll_component|UartPLL_altpll:auto_generated|wire_pll1_clk[0]~cascade_in                                 ; --           ; --   ; --    ; --               ; --              ; --               ; --         ; C0      ; 5             ; 2/3 Odd      ; --            ; 1       ; 0       ;                                                          ;
; PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 10   ; 1     ; 500.0 MHz        ; 0 (0 ps)        ; 45.00 (250 ps)   ; 50/50      ; C2      ; Bypass        ; --           ; --            ; 1       ; 0       ; inst|inst|u1|altpll_component|auto_generated|pll1|clk[0] ;
; PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|wire_pll1_clk[1] ; clock1       ; 10   ; 1     ; 500.0 MHz        ; 180 (1000 ps)   ; 45.00 (250 ps)   ; 50/50      ; C4      ; Bypass        ; --           ; --            ; 1       ; 4       ; inst|inst|u1|altpll_component|auto_generated|pll1|clk[1] ;
; PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|wire_pll1_clk[2] ; clock2       ; 5    ; 2     ; 125.0 MHz        ; 0 (0 ps)        ; 11.25 (250 ps)   ; 50/50      ; C1      ; 4             ; 2/2 Even     ; --            ; 1       ; 0       ; inst|inst|u1|altpll_component|auto_generated|pll1|clk[2] ;
; PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|wire_pll1_clk[3] ; clock3       ; 5    ; 2     ; 125.0 MHz        ; 180 (4000 ps)   ; 11.25 (250 ps)   ; 50/50      ; C3      ; 4             ; 2/2 Even     ; --            ; 3       ; 0       ; inst|inst|u1|altpll_component|auto_generated|pll1|clk[3] ;
; PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|wire_pll1_clk[4] ; clock4       ; 5    ; 1     ; 250.0 MHz        ; 0 (0 ps)        ; 22.50 (250 ps)   ; 50/50      ; C0      ; 2             ; 1/1 Even     ; --            ; 1       ; 0       ; inst|inst|u1|altpll_component|auto_generated|pll1|clk[4] ;
; RandomSeq:inst8|RandomPLLs:inst|altpll:altpll_component|RandomPLLs_altpll:auto_generated|wire_pll1_clk[0]                        ; clock0       ; 49   ; 100   ; 24.5 MHz         ; 0 (0 ps)        ; 2.25 (255 ps)    ; 50/50      ; C0      ; 20            ; 10/10 Even   ; --            ; 1       ; 0       ; inst8|inst|altpll_component|auto_generated|pll1|clk[0]   ;
; RandomSeq:inst8|RandomPLLs:inst|altpll:altpll_component|RandomPLLs_altpll:auto_generated|wire_pll1_clk[1]                        ; clock1       ; 1    ; 25    ; 2.0 MHz          ; 180 (250000 ps) ; 0.18 (255 ps)    ; 50/50      ; C1      ; 245           ; 123/122 Odd  ; --            ; 123     ; 4       ; inst8|inst|altpll_component|auto_generated|pll1|clk[1]   ;
; RandomSeq:inst8|RandomPLLs:inst|altpll:altpll_component|RandomPLLs_altpll:auto_generated|wire_pll1_clk[2]                        ; clock2       ; 1    ; 20000 ; 0.0 MHz          ; 0 (0 ps)        ; 0.09 (255 ps)    ; 50/50      ; C3      ; 500           ; 250/250 Even ; C2            ; 1       ; 0       ; inst8|inst|altpll_component|auto_generated|pll1|clk[2]   ;
; RandomSeq:inst8|RandomPLLs:inst|altpll:altpll_component|RandomPLLs_altpll:auto_generated|wire_pll1_clk[2]~cascade_in             ; --           ; --   ; --    ; --               ; --              ; --               ; --         ; C2      ; 392           ; 196/196 Even ; --            ; 1       ; 0       ;                                                          ;
+----------------------------------------------------------------------------------------------------------------------------------+--------------+------+-------+------------------+-----------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+----------------------------------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.0-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.0-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.0-V PCI                        ; 10 pF ; Not Available                      ;
; 3.0-V PCI-X                      ; 10 pF ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 1.2 V                            ; 0 pF  ; Not Available                      ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class I  ; 0 pF  ; (See SSTL-2)                       ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; 1.2-V HSTL Class I               ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class I  ; 0 pF  ; Not Available                      ;
; 1.2-V HSTL Class II              ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class II ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS_E_3R                        ; 0 pF  ; Not Available                      ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS_E_1R                        ; 0 pF  ; Not Available                      ;
; RSDS_E_3R                        ; 0 pF  ; Not Available                      ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS_E_3R                   ; 0 pF  ; Not Available                      ;
; PPDS                             ; 0 pF  ; Not Available                      ;
; PPDS_E_3R                        ; 0 pF  ; Not Available                      ;
; Bus LVDS                         ; 0 pF  ; Not Available                      ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                  ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                ; Library Name ;
+---------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |Block1                                                                                     ; 1486 (11)   ; 928 (1)                   ; 93 (93)       ; 263312      ; 34   ; 0            ; 0       ; 0         ; 196  ; 0            ; 558 (10)     ; 294 (0)           ; 634 (1)          ; |Block1                                                                                                                                                                                                            ; work         ;
;    |16Trig:inst4|                                                                           ; 119 (8)     ; 93 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (7)       ; 38 (0)            ; 56 (3)           ; |Block1|16Trig:inst4                                                                                                                                                                                               ;              ;
;       |Decode24:inst5|                                                                      ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; |Block1|16Trig:inst4|Decode24:inst5                                                                                                                                                                                ;              ;
;          |lpm_decode:lpm_decode_component|                                                  ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; |Block1|16Trig:inst4|Decode24:inst5|lpm_decode:lpm_decode_component                                                                                                                                                ;              ;
;             |decode_cdi:auto_generated|                                                     ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |Block1|16Trig:inst4|Decode24:inst5|lpm_decode:lpm_decode_component|decode_cdi:auto_generated                                                                                                                      ;              ;
;       |QTrig:inst10|                                                                        ; 28 (0)      ; 23 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 10 (0)            ; 14 (0)           ; |Block1|16Trig:inst4|QTrig:inst10                                                                                                                                                                                  ;              ;
;          |Decode24:inst4|                                                                   ; 5 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 4 (0)            ; |Block1|16Trig:inst4|QTrig:inst10|Decode24:inst4                                                                                                                                                                   ;              ;
;             |lpm_decode:lpm_decode_component|                                               ; 5 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 4 (0)            ; |Block1|16Trig:inst4|QTrig:inst10|Decode24:inst4|lpm_decode:lpm_decode_component                                                                                                                                   ;              ;
;                |decode_cdi:auto_generated|                                                  ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |Block1|16Trig:inst4|QTrig:inst10|Decode24:inst4|lpm_decode:lpm_decode_component|decode_cdi:auto_generated                                                                                                         ;              ;
;          |trig:inst1|                                                                       ; 6 (6)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 3 (3)            ; |Block1|16Trig:inst4|QTrig:inst10|trig:inst1                                                                                                                                                                       ;              ;
;          |trig:inst2|                                                                       ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 1 (1)            ; |Block1|16Trig:inst4|QTrig:inst10|trig:inst2                                                                                                                                                                       ;              ;
;          |trig:inst3|                                                                       ; 6 (6)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 3 (3)            ; |Block1|16Trig:inst4|QTrig:inst10|trig:inst3                                                                                                                                                                       ;              ;
;          |trig:inst|                                                                        ; 6 (6)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 3 (3)            ; |Block1|16Trig:inst4|QTrig:inst10|trig:inst                                                                                                                                                                        ;              ;
;       |QTrig:inst7|                                                                         ; 26 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 10 (0)            ; 14 (0)           ; |Block1|16Trig:inst4|QTrig:inst7                                                                                                                                                                                   ;              ;
;          |Decode24:inst4|                                                                   ; 6 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 1 (0)             ; 4 (0)            ; |Block1|16Trig:inst4|QTrig:inst7|Decode24:inst4                                                                                                                                                                    ;              ;
;             |lpm_decode:lpm_decode_component|                                               ; 6 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 1 (0)             ; 4 (0)            ; |Block1|16Trig:inst4|QTrig:inst7|Decode24:inst4|lpm_decode:lpm_decode_component                                                                                                                                    ;              ;
;                |decode_cdi:auto_generated|                                                  ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 4 (4)            ; |Block1|16Trig:inst4|QTrig:inst7|Decode24:inst4|lpm_decode:lpm_decode_component|decode_cdi:auto_generated                                                                                                          ;              ;
;          |trig:inst1|                                                                       ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 2 (2)            ; |Block1|16Trig:inst4|QTrig:inst7|trig:inst1                                                                                                                                                                        ;              ;
;          |trig:inst2|                                                                       ; 6 (6)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 3 (3)            ; |Block1|16Trig:inst4|QTrig:inst7|trig:inst2                                                                                                                                                                        ;              ;
;          |trig:inst3|                                                                       ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 3 (3)            ; |Block1|16Trig:inst4|QTrig:inst7|trig:inst3                                                                                                                                                                        ;              ;
;          |trig:inst|                                                                        ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 3 (3)            ; |Block1|16Trig:inst4|QTrig:inst7|trig:inst                                                                                                                                                                         ;              ;
;       |QTrig:inst8|                                                                         ; 26 (0)      ; 21 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 8 (0)             ; 14 (0)           ; |Block1|16Trig:inst4|QTrig:inst8                                                                                                                                                                                   ;              ;
;          |Decode24:inst4|                                                                   ; 5 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 2 (0)            ; |Block1|16Trig:inst4|QTrig:inst8|Decode24:inst4                                                                                                                                                                    ;              ;
;             |lpm_decode:lpm_decode_component|                                               ; 5 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 2 (0)            ; |Block1|16Trig:inst4|QTrig:inst8|Decode24:inst4|lpm_decode:lpm_decode_component                                                                                                                                    ;              ;
;                |decode_cdi:auto_generated|                                                  ; 5 (5)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |Block1|16Trig:inst4|QTrig:inst8|Decode24:inst4|lpm_decode:lpm_decode_component|decode_cdi:auto_generated                                                                                                          ;              ;
;          |trig:inst1|                                                                       ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 3 (3)            ; |Block1|16Trig:inst4|QTrig:inst8|trig:inst1                                                                                                                                                                        ;              ;
;          |trig:inst2|                                                                       ; 6 (6)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 3 (3)            ; |Block1|16Trig:inst4|QTrig:inst8|trig:inst2                                                                                                                                                                        ;              ;
;          |trig:inst3|                                                                       ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 3 (3)            ; |Block1|16Trig:inst4|QTrig:inst8|trig:inst3                                                                                                                                                                        ;              ;
;          |trig:inst|                                                                        ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 3 (3)            ; |Block1|16Trig:inst4|QTrig:inst8|trig:inst                                                                                                                                                                         ;              ;
;       |QTrig:inst9|                                                                         ; 29 (0)      ; 21 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 10 (0)            ; 11 (0)           ; |Block1|16Trig:inst4|QTrig:inst9                                                                                                                                                                                   ;              ;
;          |Decode24:inst4|                                                                   ; 7 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 2 (0)            ; |Block1|16Trig:inst4|QTrig:inst9|Decode24:inst4                                                                                                                                                                    ;              ;
;             |lpm_decode:lpm_decode_component|                                               ; 7 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 2 (0)            ; |Block1|16Trig:inst4|QTrig:inst9|Decode24:inst4|lpm_decode:lpm_decode_component                                                                                                                                    ;              ;
;                |decode_cdi:auto_generated|                                                  ; 7 (7)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 2 (2)            ; |Block1|16Trig:inst4|QTrig:inst9|Decode24:inst4|lpm_decode:lpm_decode_component|decode_cdi:auto_generated                                                                                                          ;              ;
;          |trig:inst1|                                                                       ; 6 (6)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 3 (3)            ; |Block1|16Trig:inst4|QTrig:inst9|trig:inst1                                                                                                                                                                        ;              ;
;          |trig:inst2|                                                                       ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (2)             ; 3 (3)            ; |Block1|16Trig:inst4|QTrig:inst9|trig:inst2                                                                                                                                                                        ;              ;
;          |trig:inst3|                                                                       ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 3 (3)            ; |Block1|16Trig:inst4|QTrig:inst9|trig:inst3                                                                                                                                                                        ;              ;
;          |trig:inst|                                                                        ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 1 (1)            ; |Block1|16Trig:inst4|QTrig:inst9|trig:inst                                                                                                                                                                         ;              ;
;    |ADD_LATCH:inst31|                                                                       ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 3 (0)            ; |Block1|ADD_LATCH:inst31                                                                                                                                                                                           ;              ;
;       |lpm_latch:lpm_latch_component|                                                       ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; |Block1|ADD_LATCH:inst31|lpm_latch:lpm_latch_component                                                                                                                                                             ;              ;
;    |AllStore:inst2|                                                                         ; 387 (1)     ; 192 (0)                   ; 0 (0)         ; 262144      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 126 (1)      ; 115 (0)           ; 146 (0)          ; |Block1|AllStore:inst2                                                                                                                                                                                             ;              ;
;       |21mux:inst16|                                                                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|21mux:inst16                                                                                                                                                                                ;              ;
;       |FIFO:inst|                                                                           ; 305 (0)     ; 112 (0)                   ; 0 (0)         ; 262144      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 124 (0)      ; 35 (0)            ; 146 (0)          ; |Block1|AllStore:inst2|FIFO:inst                                                                                                                                                                                   ;              ;
;          |scfifo:scfifo_component|                                                          ; 305 (0)     ; 112 (0)                   ; 0 (0)         ; 262144      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 124 (0)      ; 35 (0)            ; 146 (0)          ; |Block1|AllStore:inst2|FIFO:inst|scfifo:scfifo_component                                                                                                                                                           ;              ;
;             |scfifo_k0c1:auto_generated|                                                    ; 305 (8)     ; 112 (3)                   ; 0 (0)         ; 262144      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 124 (3)      ; 35 (2)            ; 146 (2)          ; |Block1|AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated                                                                                                                                ;              ;
;                |a_dpfifo_ku81:dpfifo|                                                       ; 300 (46)    ; 109 (23)                  ; 0 (0)         ; 262144      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 121 (20)     ; 33 (4)            ; 146 (23)         ; |Block1|AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo                                                                                                           ;              ;
;                   |altsyncram_t1g1:FIFOram|                                                 ; 180 (0)     ; 30 (0)                    ; 0 (0)         ; 262144      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (0)       ; 13 (0)            ; 85 (0)           ; |Block1|AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram                                                                                   ;              ;
;                      |altsyncram:ram_block1a0|                                              ; 180 (0)     ; 30 (0)                    ; 0 (0)         ; 262144      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (0)       ; 13 (0)            ; 85 (0)           ; |Block1|AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0                                                           ;              ;
;                         |altsyncram_sch3:auto_generated|                                    ; 180 (24)    ; 30 (30)                   ; 0 (0)         ; 262144      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (4)       ; 13 (13)           ; 85 (7)           ; |Block1|AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated                            ;              ;
;                            |decode_dra:decode2|                                             ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|decode_dra:decode2         ;              ;
;                            |mux_0pb:mux3|                                                   ; 152 (152)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 74 (74)      ; 0 (0)             ; 78 (78)          ; |Block1|AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|mux_0pb:mux3               ;              ;
;                   |cntr_3ob:rd_ptr_msb|                                                     ; 20 (20)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 10 (10)          ; |Block1|AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_3ob:rd_ptr_msb                                                                                       ;              ;
;                   |cntr_4ob:wr_ptr|                                                         ; 23 (23)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 10 (10)           ; 12 (12)          ; |Block1|AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_4ob:wr_ptr                                                                                           ;              ;
;                   |cntr_go7:usedw_counter|                                                  ; 33 (33)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 6 (6)             ; 19 (19)          ; |Block1|AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter                                                                                    ;              ;
;       |QSignal:inst3|                                                                       ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 20 (0)            ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst3                                                                                                                                                                               ;              ;
;          |ASignal:inst5|                                                                    ; 5 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst3|ASignal:inst5                                                                                                                                                                 ;              ;
;             |ShiftReg:inst1|                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst3|ASignal:inst5|ShiftReg:inst1                                                                                                                                                  ;              ;
;                |lpm_shiftreg:lpm_shiftreg_component|                                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst3|ASignal:inst5|ShiftReg:inst1|lpm_shiftreg:lpm_shiftreg_component                                                                                                              ;              ;
;             |ShiftReg:inst|                                                                 ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst3|ASignal:inst5|ShiftReg:inst                                                                                                                                                   ;              ;
;                |lpm_shiftreg:lpm_shiftreg_component|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst3|ASignal:inst5|ShiftReg:inst|lpm_shiftreg:lpm_shiftreg_component                                                                                                               ;              ;
;          |ASignal:inst6|                                                                    ; 5 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst3|ASignal:inst6                                                                                                                                                                 ;              ;
;             |ShiftReg:inst1|                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst3|ASignal:inst6|ShiftReg:inst1                                                                                                                                                  ;              ;
;                |lpm_shiftreg:lpm_shiftreg_component|                                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst3|ASignal:inst6|ShiftReg:inst1|lpm_shiftreg:lpm_shiftreg_component                                                                                                              ;              ;
;             |ShiftReg:inst|                                                                 ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst3|ASignal:inst6|ShiftReg:inst                                                                                                                                                   ;              ;
;                |lpm_shiftreg:lpm_shiftreg_component|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst3|ASignal:inst6|ShiftReg:inst|lpm_shiftreg:lpm_shiftreg_component                                                                                                               ;              ;
;          |ASignal:inst7|                                                                    ; 5 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst3|ASignal:inst7                                                                                                                                                                 ;              ;
;             |ShiftReg:inst1|                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst3|ASignal:inst7|ShiftReg:inst1                                                                                                                                                  ;              ;
;                |lpm_shiftreg:lpm_shiftreg_component|                                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst3|ASignal:inst7|ShiftReg:inst1|lpm_shiftreg:lpm_shiftreg_component                                                                                                              ;              ;
;             |ShiftReg:inst|                                                                 ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst3|ASignal:inst7|ShiftReg:inst                                                                                                                                                   ;              ;
;                |lpm_shiftreg:lpm_shiftreg_component|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst3|ASignal:inst7|ShiftReg:inst|lpm_shiftreg:lpm_shiftreg_component                                                                                                               ;              ;
;          |ASignal:inst8|                                                                    ; 5 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst3|ASignal:inst8                                                                                                                                                                 ;              ;
;             |ShiftReg:inst1|                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst3|ASignal:inst8|ShiftReg:inst1                                                                                                                                                  ;              ;
;                |lpm_shiftreg:lpm_shiftreg_component|                                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst3|ASignal:inst8|ShiftReg:inst1|lpm_shiftreg:lpm_shiftreg_component                                                                                                              ;              ;
;             |ShiftReg:inst|                                                                 ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst3|ASignal:inst8|ShiftReg:inst                                                                                                                                                   ;              ;
;                |lpm_shiftreg:lpm_shiftreg_component|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst3|ASignal:inst8|ShiftReg:inst|lpm_shiftreg:lpm_shiftreg_component                                                                                                               ;              ;
;       |QSignal:inst4|                                                                       ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 20 (0)            ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst4                                                                                                                                                                               ;              ;
;          |ASignal:inst5|                                                                    ; 5 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst4|ASignal:inst5                                                                                                                                                                 ;              ;
;             |ShiftReg:inst1|                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst4|ASignal:inst5|ShiftReg:inst1                                                                                                                                                  ;              ;
;                |lpm_shiftreg:lpm_shiftreg_component|                                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst4|ASignal:inst5|ShiftReg:inst1|lpm_shiftreg:lpm_shiftreg_component                                                                                                              ;              ;
;             |ShiftReg:inst|                                                                 ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst4|ASignal:inst5|ShiftReg:inst                                                                                                                                                   ;              ;
;                |lpm_shiftreg:lpm_shiftreg_component|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst4|ASignal:inst5|ShiftReg:inst|lpm_shiftreg:lpm_shiftreg_component                                                                                                               ;              ;
;          |ASignal:inst6|                                                                    ; 5 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst4|ASignal:inst6                                                                                                                                                                 ;              ;
;             |ShiftReg:inst1|                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst4|ASignal:inst6|ShiftReg:inst1                                                                                                                                                  ;              ;
;                |lpm_shiftreg:lpm_shiftreg_component|                                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst4|ASignal:inst6|ShiftReg:inst1|lpm_shiftreg:lpm_shiftreg_component                                                                                                              ;              ;
;             |ShiftReg:inst|                                                                 ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst4|ASignal:inst6|ShiftReg:inst                                                                                                                                                   ;              ;
;                |lpm_shiftreg:lpm_shiftreg_component|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst4|ASignal:inst6|ShiftReg:inst|lpm_shiftreg:lpm_shiftreg_component                                                                                                               ;              ;
;          |ASignal:inst7|                                                                    ; 5 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst4|ASignal:inst7                                                                                                                                                                 ;              ;
;             |ShiftReg:inst1|                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst4|ASignal:inst7|ShiftReg:inst1                                                                                                                                                  ;              ;
;                |lpm_shiftreg:lpm_shiftreg_component|                                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst4|ASignal:inst7|ShiftReg:inst1|lpm_shiftreg:lpm_shiftreg_component                                                                                                              ;              ;
;             |ShiftReg:inst|                                                                 ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst4|ASignal:inst7|ShiftReg:inst                                                                                                                                                   ;              ;
;                |lpm_shiftreg:lpm_shiftreg_component|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst4|ASignal:inst7|ShiftReg:inst|lpm_shiftreg:lpm_shiftreg_component                                                                                                               ;              ;
;          |ASignal:inst8|                                                                    ; 5 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst4|ASignal:inst8                                                                                                                                                                 ;              ;
;             |ShiftReg:inst1|                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst4|ASignal:inst8|ShiftReg:inst1                                                                                                                                                  ;              ;
;                |lpm_shiftreg:lpm_shiftreg_component|                                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst4|ASignal:inst8|ShiftReg:inst1|lpm_shiftreg:lpm_shiftreg_component                                                                                                              ;              ;
;             |ShiftReg:inst|                                                                 ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst4|ASignal:inst8|ShiftReg:inst                                                                                                                                                   ;              ;
;                |lpm_shiftreg:lpm_shiftreg_component|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst4|ASignal:inst8|ShiftReg:inst|lpm_shiftreg:lpm_shiftreg_component                                                                                                               ;              ;
;       |QSignal:inst5|                                                                       ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 20 (0)            ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst5                                                                                                                                                                               ;              ;
;          |ASignal:inst5|                                                                    ; 5 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst5|ASignal:inst5                                                                                                                                                                 ;              ;
;             |ShiftReg:inst1|                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst5|ASignal:inst5|ShiftReg:inst1                                                                                                                                                  ;              ;
;                |lpm_shiftreg:lpm_shiftreg_component|                                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst5|ASignal:inst5|ShiftReg:inst1|lpm_shiftreg:lpm_shiftreg_component                                                                                                              ;              ;
;             |ShiftReg:inst|                                                                 ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst5|ASignal:inst5|ShiftReg:inst                                                                                                                                                   ;              ;
;                |lpm_shiftreg:lpm_shiftreg_component|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst5|ASignal:inst5|ShiftReg:inst|lpm_shiftreg:lpm_shiftreg_component                                                                                                               ;              ;
;          |ASignal:inst6|                                                                    ; 5 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst5|ASignal:inst6                                                                                                                                                                 ;              ;
;             |ShiftReg:inst1|                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst5|ASignal:inst6|ShiftReg:inst1                                                                                                                                                  ;              ;
;                |lpm_shiftreg:lpm_shiftreg_component|                                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst5|ASignal:inst6|ShiftReg:inst1|lpm_shiftreg:lpm_shiftreg_component                                                                                                              ;              ;
;             |ShiftReg:inst|                                                                 ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst5|ASignal:inst6|ShiftReg:inst                                                                                                                                                   ;              ;
;                |lpm_shiftreg:lpm_shiftreg_component|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst5|ASignal:inst6|ShiftReg:inst|lpm_shiftreg:lpm_shiftreg_component                                                                                                               ;              ;
;          |ASignal:inst7|                                                                    ; 5 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst5|ASignal:inst7                                                                                                                                                                 ;              ;
;             |ShiftReg:inst1|                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst5|ASignal:inst7|ShiftReg:inst1                                                                                                                                                  ;              ;
;                |lpm_shiftreg:lpm_shiftreg_component|                                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst5|ASignal:inst7|ShiftReg:inst1|lpm_shiftreg:lpm_shiftreg_component                                                                                                              ;              ;
;             |ShiftReg:inst|                                                                 ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst5|ASignal:inst7|ShiftReg:inst                                                                                                                                                   ;              ;
;                |lpm_shiftreg:lpm_shiftreg_component|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst5|ASignal:inst7|ShiftReg:inst|lpm_shiftreg:lpm_shiftreg_component                                                                                                               ;              ;
;          |ASignal:inst8|                                                                    ; 5 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst5|ASignal:inst8                                                                                                                                                                 ;              ;
;             |ShiftReg:inst1|                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst5|ASignal:inst8|ShiftReg:inst1                                                                                                                                                  ;              ;
;                |lpm_shiftreg:lpm_shiftreg_component|                                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst5|ASignal:inst8|ShiftReg:inst1|lpm_shiftreg:lpm_shiftreg_component                                                                                                              ;              ;
;             |ShiftReg:inst|                                                                 ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst5|ASignal:inst8|ShiftReg:inst                                                                                                                                                   ;              ;
;                |lpm_shiftreg:lpm_shiftreg_component|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst5|ASignal:inst8|ShiftReg:inst|lpm_shiftreg:lpm_shiftreg_component                                                                                                               ;              ;
;       |QSignal:inst6|                                                                       ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 20 (0)            ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst6                                                                                                                                                                               ;              ;
;          |ASignal:inst5|                                                                    ; 5 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst6|ASignal:inst5                                                                                                                                                                 ;              ;
;             |ShiftReg:inst1|                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst6|ASignal:inst5|ShiftReg:inst1                                                                                                                                                  ;              ;
;                |lpm_shiftreg:lpm_shiftreg_component|                                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst6|ASignal:inst5|ShiftReg:inst1|lpm_shiftreg:lpm_shiftreg_component                                                                                                              ;              ;
;             |ShiftReg:inst|                                                                 ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst6|ASignal:inst5|ShiftReg:inst                                                                                                                                                   ;              ;
;                |lpm_shiftreg:lpm_shiftreg_component|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst6|ASignal:inst5|ShiftReg:inst|lpm_shiftreg:lpm_shiftreg_component                                                                                                               ;              ;
;          |ASignal:inst6|                                                                    ; 5 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst6|ASignal:inst6                                                                                                                                                                 ;              ;
;             |ShiftReg:inst1|                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst6|ASignal:inst6|ShiftReg:inst1                                                                                                                                                  ;              ;
;                |lpm_shiftreg:lpm_shiftreg_component|                                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst6|ASignal:inst6|ShiftReg:inst1|lpm_shiftreg:lpm_shiftreg_component                                                                                                              ;              ;
;             |ShiftReg:inst|                                                                 ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst6|ASignal:inst6|ShiftReg:inst                                                                                                                                                   ;              ;
;                |lpm_shiftreg:lpm_shiftreg_component|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst6|ASignal:inst6|ShiftReg:inst|lpm_shiftreg:lpm_shiftreg_component                                                                                                               ;              ;
;          |ASignal:inst7|                                                                    ; 5 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst6|ASignal:inst7                                                                                                                                                                 ;              ;
;             |ShiftReg:inst1|                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst6|ASignal:inst7|ShiftReg:inst1                                                                                                                                                  ;              ;
;                |lpm_shiftreg:lpm_shiftreg_component|                                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst6|ASignal:inst7|ShiftReg:inst1|lpm_shiftreg:lpm_shiftreg_component                                                                                                              ;              ;
;             |ShiftReg:inst|                                                                 ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst6|ASignal:inst7|ShiftReg:inst                                                                                                                                                   ;              ;
;                |lpm_shiftreg:lpm_shiftreg_component|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst6|ASignal:inst7|ShiftReg:inst|lpm_shiftreg:lpm_shiftreg_component                                                                                                               ;              ;
;          |ASignal:inst8|                                                                    ; 5 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst6|ASignal:inst8                                                                                                                                                                 ;              ;
;             |ShiftReg:inst1|                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst6|ASignal:inst8|ShiftReg:inst1                                                                                                                                                  ;              ;
;                |lpm_shiftreg:lpm_shiftreg_component|                                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst6|ASignal:inst8|ShiftReg:inst1|lpm_shiftreg:lpm_shiftreg_component                                                                                                              ;              ;
;             |ShiftReg:inst|                                                                 ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst6|ASignal:inst8|ShiftReg:inst                                                                                                                                                   ;              ;
;                |lpm_shiftreg:lpm_shiftreg_component|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |Block1|AllStore:inst2|QSignal:inst6|ASignal:inst8|ShiftReg:inst|lpm_shiftreg:lpm_shiftreg_component                                                                                                               ;              ;
;    |CLKD16:inst10|                                                                          ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |Block1|CLKD16:inst10                                                                                                                                                                                              ;              ;
;    |CLKD16:inst12|                                                                          ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |Block1|CLKD16:inst12                                                                                                                                                                                              ;              ;
;    |CLKD16:inst21|                                                                          ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 3 (3)            ; |Block1|CLKD16:inst21                                                                                                                                                                                              ;              ;
;    |CLKD16:inst22|                                                                          ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |Block1|CLKD16:inst22                                                                                                                                                                                              ;              ;
;    |CLKD16:inst23|                                                                          ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |Block1|CLKD16:inst23                                                                                                                                                                                              ;              ;
;    |CLKD16:inst5|                                                                           ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |Block1|CLKD16:inst5                                                                                                                                                                                               ;              ;
;    |Decode:inst3|                                                                           ; 68 (68)     ; 56 (56)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 49 (49)           ; 7 (7)            ; |Block1|Decode:inst3                                                                                                                                                                                               ; work         ;
;    |MyRx:inst1|                                                                             ; 46 (46)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 9 (9)             ; 19 (19)          ; |Block1|MyRx:inst1                                                                                                                                                                                                 ; work         ;
;    |MyUart:inst15|                                                                          ; 29 (29)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 1 (1)             ; 14 (14)          ; |Block1|MyUart:inst15                                                                                                                                                                                              ;              ;
;    |OutputController:inst13|                                                                ; 538 (538)   ; 291 (291)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 242 (242)    ; 12 (12)           ; 284 (284)        ; |Block1|OutputController:inst13                                                                                                                                                                                    ;              ;
;    |PLL_Reconfig_TOP:inst|                                                                  ; 172 (0)     ; 101 (0)                   ; 0 (0)         ; 1168        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (0)       ; 16 (0)            ; 85 (0)           ; |Block1|PLL_Reconfig_TOP:inst                                                                                                                                                                                      ;              ;
;       |altpll_reconfig_rom:inst|                                                            ; 172 (0)     ; 101 (0)                   ; 0 (0)         ; 1168        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (0)       ; 16 (0)            ; 85 (0)           ; |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst                                                                                                                                                             ;              ;
;          |control_sm:u12|                                                                   ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 8 (8)            ; |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|control_sm:u12                                                                                                                                              ;              ;
;          |pll_reconfig_circuit:u2|                                                          ; 159 (0)     ; 89 (0)                    ; 0 (0)         ; 144         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (0)       ; 15 (0)            ; 74 (0)           ; |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|pll_reconfig_circuit:u2                                                                                                                                     ;              ;
;             |pll_reconfig_circuit_pllrcfg_go91:pll_reconfig_circuit_pllrcfg_go91_component| ; 159 (102)   ; 89 (46)                   ; 0 (0)         ; 144         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (56)      ; 15 (15)           ; 74 (31)          ; |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|pll_reconfig_circuit:u2|pll_reconfig_circuit_pllrcfg_go91:pll_reconfig_circuit_pllrcfg_go91_component                                                       ;              ;
;                |altsyncram:altsyncram4|                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 144         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|pll_reconfig_circuit:u2|pll_reconfig_circuit_pllrcfg_go91:pll_reconfig_circuit_pllrcfg_go91_component|altsyncram:altsyncram4                                ;              ;
;                   |altsyncram_fv01:auto_generated|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 144         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|pll_reconfig_circuit:u2|pll_reconfig_circuit_pllrcfg_go91:pll_reconfig_circuit_pllrcfg_go91_component|altsyncram:altsyncram4|altsyncram_fv01:auto_generated ;              ;
;                |lpm_counter:cntr12|                                                         ; 10 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 8 (0)            ; |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|pll_reconfig_circuit:u2|pll_reconfig_circuit_pllrcfg_go91:pll_reconfig_circuit_pllrcfg_go91_component|lpm_counter:cntr12                                    ;              ;
;                   |cntr_30l:auto_generated|                                                 ; 10 (10)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 8 (8)            ; |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|pll_reconfig_circuit:u2|pll_reconfig_circuit_pllrcfg_go91:pll_reconfig_circuit_pllrcfg_go91_component|lpm_counter:cntr12|cntr_30l:auto_generated            ;              ;
;                |lpm_counter:cntr13|                                                         ; 7 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 6 (0)            ; |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|pll_reconfig_circuit:u2|pll_reconfig_circuit_pllrcfg_go91:pll_reconfig_circuit_pllrcfg_go91_component|lpm_counter:cntr13                                    ;              ;
;                   |cntr_qij:auto_generated|                                                 ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|pll_reconfig_circuit:u2|pll_reconfig_circuit_pllrcfg_go91:pll_reconfig_circuit_pllrcfg_go91_component|lpm_counter:cntr13|cntr_qij:auto_generated            ;              ;
;                |lpm_counter:cntr14|                                                         ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|pll_reconfig_circuit:u2|pll_reconfig_circuit_pllrcfg_go91:pll_reconfig_circuit_pllrcfg_go91_component|lpm_counter:cntr14                                    ;              ;
;                   |cntr_sij:auto_generated|                                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|pll_reconfig_circuit:u2|pll_reconfig_circuit_pllrcfg_go91:pll_reconfig_circuit_pllrcfg_go91_component|lpm_counter:cntr14|cntr_sij:auto_generated            ;              ;
;                |lpm_counter:cntr15|                                                         ; 5 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (0)            ; |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|pll_reconfig_circuit:u2|pll_reconfig_circuit_pllrcfg_go91:pll_reconfig_circuit_pllrcfg_go91_component|lpm_counter:cntr15                                    ;              ;
;                   |cntr_pij:auto_generated|                                                 ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|pll_reconfig_circuit:u2|pll_reconfig_circuit_pllrcfg_go91:pll_reconfig_circuit_pllrcfg_go91_component|lpm_counter:cntr15|cntr_pij:auto_generated            ;              ;
;                |lpm_counter:cntr16|                                                         ; 18 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 8 (0)            ; |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|pll_reconfig_circuit:u2|pll_reconfig_circuit_pllrcfg_go91:pll_reconfig_circuit_pllrcfg_go91_component|lpm_counter:cntr16                                    ;              ;
;                   |cntr_30l:auto_generated|                                                 ; 18 (18)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 8 (8)            ; |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|pll_reconfig_circuit:u2|pll_reconfig_circuit_pllrcfg_go91:pll_reconfig_circuit_pllrcfg_go91_component|lpm_counter:cntr16|cntr_30l:auto_generated            ;              ;
;                |lpm_counter:cntr2|                                                          ; 9 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 8 (0)            ; |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|pll_reconfig_circuit:u2|pll_reconfig_circuit_pllrcfg_go91:pll_reconfig_circuit_pllrcfg_go91_component|lpm_counter:cntr2                                     ;              ;
;                   |cntr_9cj:auto_generated|                                                 ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|pll_reconfig_circuit:u2|pll_reconfig_circuit_pllrcfg_go91:pll_reconfig_circuit_pllrcfg_go91_component|lpm_counter:cntr2|cntr_9cj:auto_generated             ;              ;
;          |rom_1:u4|                                                                         ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|rom_1:u4                                                                                                                                                    ;              ;
;             |altsyncram:altsyncram_component|                                               ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|rom_1:u4|altsyncram:altsyncram_component                                                                                                                    ;              ;
;                |altsyncram_cfa1:auto_generated|                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|rom_1:u4|altsyncram:altsyncram_component|altsyncram_cfa1:auto_generated                                                                                     ;              ;
;          |rom_2:u5|                                                                         ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 256         ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|rom_2:u5                                                                                                                                                    ;              ;
;             |altsyncram:altsyncram_component|                                               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 256         ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|rom_2:u5|altsyncram:altsyncram_component                                                                                                                    ;              ;
;                |altsyncram_ric1:auto_generated|                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 256         ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|rom_2:u5|altsyncram:altsyncram_component|altsyncram_ric1:auto_generated                                                                                     ;              ;
;          |rom_3:u6|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|rom_3:u6                                                                                                                                                    ;              ;
;             |altsyncram:altsyncram_component|                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|rom_3:u6|altsyncram:altsyncram_component                                                                                                                    ;              ;
;                |altsyncram_fhc1:auto_generated|                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|rom_3:u6|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated                                                                                     ;              ;
;          |rom_4:u7|                                                                         ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 256         ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|rom_4:u7                                                                                                                                                    ;              ;
;             |altsyncram:altsyncram_component|                                               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 256         ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|rom_4:u7|altsyncram:altsyncram_component                                                                                                                    ;              ;
;                |altsyncram_bhc1:auto_generated|                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 256         ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|rom_4:u7|altsyncram:altsyncram_component|altsyncram_bhc1:auto_generated                                                                                     ;              ;
;          |rom_muxer:u3|                                                                     ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|rom_muxer:u3                                                                                                                                                ;              ;
;             |lpm_mux:lpm_mux_component|                                                     ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|rom_muxer:u3|lpm_mux:lpm_mux_component                                                                                                                      ;              ;
;                |mux_1qc:auto_generated|                                                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|rom_muxer:u3|lpm_mux:lpm_mux_component|mux_1qc:auto_generated                                                                                               ;              ;
;          |the_pll:u1|                                                                       ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1                                                                                                                                                  ;              ;
;             |altpll:altpll_component|                                                       ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component                                                                                                                          ;              ;
;                |the_pll_altpll:auto_generated|                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated                                                                                            ;              ;
;    |RandomSeq:inst8|                                                                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |Block1|RandomSeq:inst8                                                                                                                                                                                            ;              ;
;       |RandomPLLs:inst|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Block1|RandomSeq:inst8|RandomPLLs:inst                                                                                                                                                                            ;              ;
;          |altpll:altpll_component|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Block1|RandomSeq:inst8|RandomPLLs:inst|altpll:altpll_component                                                                                                                                                    ;              ;
;             |RandomPLLs_altpll:auto_generated|                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Block1|RandomSeq:inst8|RandomPLLs:inst|altpll:altpll_component|RandomPLLs_altpll:auto_generated                                                                                                                   ;              ;
;       |TestOutput:inst4|                                                                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Block1|RandomSeq:inst8|TestOutput:inst4                                                                                                                                                                           ;              ;
;    |SEG7_LUT:inst28|                                                                        ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |Block1|SEG7_LUT:inst28                                                                                                                                                                                            ;              ;
;    |SEG7_LUT:inst29|                                                                        ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |Block1|SEG7_LUT:inst29                                                                                                                                                                                            ;              ;
;    |SEG7_LUT:inst42|                                                                        ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 7 (7)            ; |Block1|SEG7_LUT:inst42                                                                                                                                                                                            ;              ;
;    |SEG7_LUT:inst43|                                                                        ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 7 (7)            ; |Block1|SEG7_LUT:inst43                                                                                                                                                                                            ;              ;
;    |TrigReg:inst6|                                                                          ; 64 (0)      ; 64 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 31 (0)            ; 33 (0)           ; |Block1|TrigReg:inst6                                                                                                                                                                                              ; work         ;
;       |lpm_shiftreg:lpm_shiftreg_component|                                                 ; 64 (64)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 31 (31)           ; 33 (33)          ; |Block1|TrigReg:inst6|lpm_shiftreg:lpm_shiftreg_component                                                                                                                                                          ; work         ;
;    |UartPLL:inst19|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Block1|UartPLL:inst19                                                                                                                                                                                             ;              ;
;       |altpll:altpll_component|                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Block1|UartPLL:inst19|altpll:altpll_component                                                                                                                                                                     ;              ;
;          |UartPLL_altpll:auto_generated|                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Block1|UartPLL:inst19|altpll:altpll_component|UartPLL_altpll:auto_generated                                                                                                                                       ;              ;
;    |core:inst14|                                                                            ; 38 (38)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 8 (8)             ; 13 (13)          ; |Block1|core:inst14                                                                                                                                                                                                ;              ;
;    |mux:inst30|                                                                             ; 50 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 32 (0)           ; |Block1|mux:inst30                                                                                                                                                                                                 ; work         ;
;       |lpm_mux:$00001|                                                                      ; 50 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 32 (0)           ; |Block1|mux:inst30|lpm_mux:$00001                                                                                                                                                                                  ; work         ;
;          |mux_rrc:auto_generated|                                                           ; 50 (50)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 32 (32)          ; |Block1|mux:inst30|lpm_mux:$00001|mux_rrc:auto_generated                                                                                                                                                           ; work         ;
+---------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                        ;
+-----------------------+----------+---------------+---------------+-----------------------+----------+------+
; Name                  ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO      ; TCOE ;
+-----------------------+----------+---------------+---------------+-----------------------+----------+------+
; ENOUT                 ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; OutCLK                ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; ENWFIFO               ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; aclr                  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; SOUT[31]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SOUT[30]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SOUT[29]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SOUT[28]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SOUT[27]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SOUT[26]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SOUT[25]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SOUT[24]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SOUT[23]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SOUT[22]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SOUT[21]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SOUT[20]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SOUT[19]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SOUT[18]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SOUT[17]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SOUT[16]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SOUT[15]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SOUT[14]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SOUT[13]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SOUT[12]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SOUT[11]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SOUT[10]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SOUT[9]               ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SOUT[8]               ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SOUT[7]               ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SOUT[6]               ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SOUT[5]               ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SOUT[4]               ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SOUT[3]               ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SOUT[2]               ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SOUT[1]               ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SOUT[0]               ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; Wrusedw0[10]          ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; Wrusedw0[9]           ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; Wrusedw0[8]           ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; Wrusedw0[7]           ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; Wrusedw0[6]           ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; Wrusedw0[5]           ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; Wrusedw0[4]           ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; Wrusedw0[3]           ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; Wrusedw0[2]           ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; Wrusedw0[1]           ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; Wrusedw0[0]           ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; addEN                 ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; ENTrig                ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; TrigEN_CMD            ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; SetInit               ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SetTrigTime           ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; state[3]              ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; state[2]              ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; state[1]              ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; state[0]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; EN_FIFO               ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; ResTri                ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX0_DP               ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX1_DP               ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; HEX2_DP               ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; HEX3_DP               ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; CLKUN                 ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; PLLbusy               ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; TxOut                 ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; OPC_RD                ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; OPC_FinishRD          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX0_D[6]             ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX0_D[5]             ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX0_D[4]             ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX0_D[3]             ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX0_D[2]             ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX0_D[1]             ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX0_D[0]             ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX1_D[6]             ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX1_D[5]             ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX1_D[4]             ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX1_D[3]             ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX1_D[2]             ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX1_D[1]             ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX1_D[0]             ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX2_D[6]             ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX2_D[5]             ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX2_D[4]             ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX2_D[3]             ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX2_D[2]             ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX2_D[1]             ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX2_D[0]             ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX3_D[6]             ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX3_D[5]             ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX3_D[4]             ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX3_D[3]             ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX3_D[2]             ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX3_D[1]             ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX3_D[0]             ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LED[9]                ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LED[8]                ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LED[7]                ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LED[6]                ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LED[5]                ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LED[4]                ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LED[3]                ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LED[2]                ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; LED[1]                ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LED[0]                ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; OPC_Data_For_TXOUT[7] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; OPC_Data_For_TXOUT[6] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; OPC_Data_For_TXOUT[5] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; OPC_Data_For_TXOUT[4] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; OPC_Data_For_TXOUT[3] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; OPC_Data_For_TXOUT[2] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; OPC_Data_For_TXOUT[1] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; OPC_Data_For_TXOUT[0] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; OPC_TDataOut[31]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; OPC_TDataOut[30]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; OPC_TDataOut[29]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; OPC_TDataOut[28]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; OPC_TDataOut[27]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; OPC_TDataOut[26]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; OPC_TDataOut[25]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; OPC_TDataOut[24]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; OPC_TDataOut[23]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; OPC_TDataOut[22]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; OPC_TDataOut[21]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; OPC_TDataOut[20]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; OPC_TDataOut[19]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; OPC_TDataOut[18]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; OPC_TDataOut[17]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; OPC_TDataOut[16]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; OPC_TDataOut[15]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; OPC_TDataOut[14]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; OPC_TDataOut[13]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; OPC_TDataOut[12]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; OPC_TDataOut[11]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; OPC_TDataOut[10]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; OPC_TDataOut[9]       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; OPC_TDataOut[8]       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; OPC_TDataOut[7]       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; OPC_TDataOut[6]       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; OPC_TDataOut[5]       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; OPC_TDataOut[4]       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; OPC_TDataOut[3]       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; OPC_TDataOut[2]       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; OPC_TDataOut[1]       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; OPC_TDataOut[0]       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; OPC_tIndex[4]         ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; OPC_tIndex[3]         ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; OPC_tIndex[2]         ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; OPC_tIndex[1]         ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; OPC_tIndex[0]         ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; TestOut[15]           ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; TestOut[14]           ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; TestOut[13]           ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; TestOut[12]           ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; TestOut[11]           ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; TestOut[10]           ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; TestOut[9]            ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; TestOut[8]            ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; TestOut[7]            ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; TestOut[6]            ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; TestOut[5]            ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; TestOut[4]            ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; TestOut[3]            ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; TestOut[2]            ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; TestOut[1]            ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; TestOut[0]            ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; TX_DATAOUT[7]         ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; TX_DATAOUT[6]         ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; TX_DATAOUT[5]         ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; TX_DATAOUT[4]         ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; TX_DATAOUT[3]         ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; TX_DATAOUT[2]         ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; TX_DATAOUT[1]         ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; TX_DATAOUT[0]         ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; CLKIN                 ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; Reload2               ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; Reload1               ; Input    ; --            ; (0) 0 ps      ; --                    ; --       ; --   ;
; TrigEN_SW             ; Input    ; --            ; (0) 0 ps      ; --                    ; --       ; --   ;
; CLKIN2                ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; Xin[3]                ; Input    ; --            ; (0) 0 ps      ; (0) 0 ps              ; --       ; --   ;
; Xin[1]                ; Input    ; --            ; (0) 0 ps      ; (0) 0 ps              ; --       ; --   ;
; Xin[2]                ; Input    ; --            ; (0) 0 ps      ; (0) 0 ps              ; --       ; --   ;
; Xin[0]                ; Input    ; --            ; (0) 0 ps      ; (0) 0 ps              ; --       ; --   ;
; Xin[5]                ; Input    ; --            ; (0) 0 ps      ; (0) 0 ps              ; --       ; --   ;
; Xin[4]                ; Input    ; --            ; (0) 0 ps      ; (0) 0 ps              ; --       ; --   ;
; Xin[7]                ; Input    ; --            ; (0) 0 ps      ; (0) 0 ps              ; --       ; --   ;
; Xin[6]                ; Input    ; --            ; (0) 0 ps      ; (0) 0 ps              ; --       ; --   ;
; Xin[9]                ; Input    ; --            ; (0) 0 ps      ; (0) 0 ps              ; --       ; --   ;
; Xin[8]                ; Input    ; --            ; (0) 0 ps      ; (0) 0 ps              ; --       ; --   ;
; Xin[10]               ; Input    ; --            ; (0) 0 ps      ; (0) 0 ps              ; --       ; --   ;
; Xin[11]               ; Input    ; --            ; (0) 0 ps      ; (0) 0 ps              ; --       ; --   ;
; Xin[13]               ; Input    ; --            ; (0) 0 ps      ; (0) 0 ps              ; --       ; --   ;
; Xin[12]               ; Input    ; --            ; (0) 0 ps      ; (0) 0 ps              ; --       ; --   ;
; Xin[15]               ; Input    ; --            ; (0) 0 ps      ; (0) 0 ps              ; --       ; --   ;
; Xin[14]               ; Input    ; --            ; (0) 0 ps      ; (0) 0 ps              ; --       ; --   ;
; Rx                    ; Input    ; --            ; (0) 0 ps      ; --                    ; --       ; --   ;
+-----------------------+----------+---------------+---------------+-----------------------+----------+------+


+--------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                             ;
+--------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                          ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------+-------------------+---------+
; CLKIN                                                        ;                   ;         ;
; Reload2                                                      ;                   ;         ;
;      - inst54~0                                              ; 0                 ; 0       ;
;      - core:inst14|Add0~1                                    ; 0                 ; 0       ;
; Reload1                                                      ;                   ;         ;
;      - inst54~0                                              ; 1                 ; 0       ;
;      - core:inst14|Add0~1                                    ; 1                 ; 0       ;
; TrigEN_SW                                                    ;                   ;         ;
;      - inst7~1_Duplicate                                     ; 1                 ; 0       ;
;      - inst7~1_Duplicate_4                                   ; 1                 ; 0       ;
;      - inst7~1_Duplicate_6                                   ; 1                 ; 0       ;
;      - inst7~1_Duplicate_8                                   ; 1                 ; 0       ;
;      - inst7~1_Duplicate_10                                  ; 1                 ; 0       ;
;      - inst7~1_Duplicate_12_Duplicate                        ; 1                 ; 0       ;
; CLKIN2                                                       ;                   ;         ;
; Xin[3]                                                       ;                   ;         ;
;      - 16Trig:inst4|QTrig:inst7|trig:inst3|XinReg[0]~feeder  ; 1                 ; 0       ;
; Xin[1]                                                       ;                   ;         ;
;      - 16Trig:inst4|QTrig:inst7|trig:inst1|XinReg[0]~feeder  ; 1                 ; 0       ;
; Xin[2]                                                       ;                   ;         ;
;      - 16Trig:inst4|QTrig:inst7|trig:inst2|XinReg[0]~feeder  ; 1                 ; 0       ;
; Xin[0]                                                       ;                   ;         ;
;      - 16Trig:inst4|QTrig:inst7|trig:inst|XinReg[0]~feeder   ; 1                 ; 0       ;
; Xin[5]                                                       ;                   ;         ;
;      - 16Trig:inst4|QTrig:inst8|trig:inst1|XinReg[0]~feeder  ; 1                 ; 0       ;
; Xin[4]                                                       ;                   ;         ;
;      - 16Trig:inst4|QTrig:inst8|trig:inst|XinReg[0]~feeder   ; 1                 ; 0       ;
; Xin[7]                                                       ;                   ;         ;
;      - 16Trig:inst4|QTrig:inst8|trig:inst3|XinReg[0]~feeder  ; 1                 ; 0       ;
; Xin[6]                                                       ;                   ;         ;
;      - 16Trig:inst4|QTrig:inst8|trig:inst2|XinReg[0]~feeder  ; 1                 ; 0       ;
; Xin[9]                                                       ;                   ;         ;
;      - 16Trig:inst4|QTrig:inst9|trig:inst1|XinReg[0]~feeder  ; 1                 ; 0       ;
; Xin[8]                                                       ;                   ;         ;
;      - 16Trig:inst4|QTrig:inst9|trig:inst|XinReg[0]~feeder   ; 1                 ; 0       ;
; Xin[10]                                                      ;                   ;         ;
;      - 16Trig:inst4|QTrig:inst9|trig:inst2|XinReg[0]~feeder  ; 1                 ; 0       ;
; Xin[11]                                                      ;                   ;         ;
;      - 16Trig:inst4|QTrig:inst9|trig:inst3|XinReg[0]~feeder  ; 1                 ; 0       ;
; Xin[13]                                                      ;                   ;         ;
;      - 16Trig:inst4|QTrig:inst10|trig:inst1|XinReg[0]~feeder ; 1                 ; 0       ;
; Xin[12]                                                      ;                   ;         ;
;      - 16Trig:inst4|QTrig:inst10|trig:inst|XinReg[0]~feeder  ; 1                 ; 0       ;
; Xin[15]                                                      ;                   ;         ;
;      - 16Trig:inst4|QTrig:inst10|trig:inst3|XinReg[0]~feeder ; 1                 ; 0       ;
; Xin[14]                                                      ;                   ;         ;
;      - 16Trig:inst4|QTrig:inst10|trig:inst2|XinReg[0]~feeder ; 1                 ; 0       ;
; Rx                                                           ;                   ;         ;
;      - MyRx:inst1|Data[3]~0                                  ; 1                 ; 0       ;
;      - MyRx:inst1|num[3]~0                                   ; 1                 ; 0       ;
;      - MyRx:inst1|Mux2~0                                     ; 1                 ; 0       ;
;      - MyRx:inst1|Data[4]~1                                  ; 1                 ; 0       ;
;      - MyRx:inst1|Data[5]~2                                  ; 1                 ; 0       ;
;      - MyRx:inst1|Data[6]~3                                  ; 1                 ; 0       ;
;      - MyRx:inst1|Data[7]~4                                  ; 1                 ; 0       ;
;      - MyRx:inst1|Data[8]~5                                  ; 1                 ; 0       ;
;      - MyRx:inst1|Data[9]~6                                  ; 1                 ; 0       ;
;      - MyRx:inst1|Data[10]~7                                 ; 1                 ; 0       ;
+--------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                 ; Location           ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; 16Trig:inst4|QTrig:inst10|Decode24:inst4|lpm_decode:lpm_decode_component|decode_cdi:auto_generated|w_anode22w[2]                                                                                                     ; LCCOMB_X30_Y10_N2  ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; 16Trig:inst4|QTrig:inst7|Decode24:inst4|lpm_decode:lpm_decode_component|decode_cdi:auto_generated|dffe1a[0]                                                                                                          ; FF_X27_Y10_N29     ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; 16Trig:inst4|QTrig:inst7|Decode24:inst4|lpm_decode:lpm_decode_component|decode_cdi:auto_generated|dffe1a[3]                                                                                                          ; FF_X29_Y10_N13     ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; 16Trig:inst4|QTrig:inst7|Decode24:inst4|lpm_decode:lpm_decode_component|decode_cdi:auto_generated|w_anode14w[2]~_Duplicate_1                                                                                         ; LCCOMB_X28_Y11_N24 ; 1       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; 16Trig:inst4|QTrig:inst7|Decode24:inst4|lpm_decode:lpm_decode_component|decode_cdi:auto_generated|w_anode14w[2]~_Duplicate_3                                                                                         ; LCCOMB_X28_Y10_N10 ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; 16Trig:inst4|QTrig:inst8|Decode24:inst4|lpm_decode:lpm_decode_component|decode_cdi:auto_generated|w_anode14w[2]~_Duplicate_1                                                                                         ; LCCOMB_X27_Y10_N10 ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; 16Trig:inst4|QTrig:inst8|Decode24:inst4|lpm_decode:lpm_decode_component|decode_cdi:auto_generated|w_anode1w[2]                                                                                                       ; LCCOMB_X27_Y10_N14 ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; 16Trig:inst4|QTrig:inst8|Decode24:inst4|lpm_decode:lpm_decode_component|decode_cdi:auto_generated|w_anode30w[2]                                                                                                      ; LCCOMB_X27_Y10_N4  ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; 16Trig:inst4|QTrig:inst9|Decode24:inst4|lpm_decode:lpm_decode_component|decode_cdi:auto_generated|w_anode1w[2]                                                                                                       ; LCCOMB_X27_Y10_N16 ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; 16Trig:inst4|QTrig:inst9|Decode24:inst4|lpm_decode:lpm_decode_component|decode_cdi:auto_generated|w_anode22w[2]~_Duplicate_1                                                                                         ; LCCOMB_X27_Y9_N22  ; 1       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; 16Trig:inst4|QTrig:inst9|Decode24:inst4|lpm_decode:lpm_decode_component|decode_cdi:auto_generated|w_anode30w[2]                                                                                                      ; LCCOMB_X27_Y7_N22  ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; 16Trig:inst4|QTrig:inst9|Decode24:inst4|lpm_decode:lpm_decode_component|decode_cdi:auto_generated|w_anode30w[2]~_Duplicate_1                                                                                         ; LCCOMB_X28_Y8_N24  ; 1       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; AllStore:inst2|21mux:inst16|5                                                                                                                                                                                        ; LCCOMB_X19_Y12_N28 ; 155     ; Clock                     ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|_~2                                                                                                                 ; LCCOMB_X20_Y15_N0  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|decode_dra:decode2|w_anode4250w[2]~0 ; LCCOMB_X11_Y16_N10 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|decode_dra:decode2|w_anode4263w[2]~0 ; LCCOMB_X11_Y16_N2  ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|decode_dra:decode2|w_anode4271w[2]~0 ; LCCOMB_X11_Y16_N24 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|decode_dra:decode2|w_anode4279w[2]~0 ; LCCOMB_X11_Y16_N4  ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|ram_block1a159~RAM_ENABLE_AND        ; LCCOMB_X11_Y16_N26 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|ram_block1a287~RAM_ENABLE_AND        ; LCCOMB_X11_Y16_N28 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|ram_block1a31~RAM_ENABLE_AND         ; LCCOMB_X11_Y16_N22 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|ram_block1a415~RAM_ENABLE_AND        ; LCCOMB_X11_Y16_N0  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|pulse_ram_output~1                                                                                                  ; LCCOMB_X20_Y15_N10 ; 51      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; AllStore:inst2|inst2~0                                                                                                                                                                                               ; LCCOMB_X17_Y12_N10 ; 39      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; CLKD16:inst10|CLKout                                                                                                                                                                                                 ; FF_X39_Y15_N3      ; 3       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; CLKD16:inst10|CLKout                                                                                                                                                                                                 ; FF_X39_Y15_N3      ; 3       ; Clock                     ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; CLKD16:inst12|CLKout                                                                                                                                                                                                 ; FF_X40_Y15_N17     ; 3       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; CLKD16:inst12|CLKout                                                                                                                                                                                                 ; FF_X40_Y15_N17     ; 3       ; Clock                     ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; CLKD16:inst21|CLKout                                                                                                                                                                                                 ; FF_X40_Y18_N17     ; 4       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; CLKD16:inst21|CLKout                                                                                                                                                                                                 ; FF_X40_Y18_N17     ; 3       ; Clock                     ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; CLKD16:inst22|CLKout                                                                                                                                                                                                 ; FF_X40_Y18_N29     ; 5       ; Clock                     ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; CLKD16:inst5|CLKout                                                                                                                                                                                                  ; FF_X38_Y15_N7      ; 67      ; Clock                     ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; CLKD16:inst5|CLKout                                                                                                                                                                                                  ; FF_X38_Y15_N7      ; 3       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; CLKIN                                                                                                                                                                                                                ; PIN_G2             ; 137     ; Clock                     ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; CLKIN                                                                                                                                                                                                                ; PIN_G2             ; 3       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; CLKIN2                                                                                                                                                                                                               ; PIN_A12            ; 1       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; Decode:inst3|Order[0]~0                                                                                                                                                                                              ; LCCOMB_X40_Y2_N24  ; 25      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Decode:inst3|SerPLL~_Duplicate_3_Duplicate                                                                                                                                                                           ; FF_X27_Y5_N13      ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Decode:inst3|SetTrigTime                                                                                                                                                                                             ; FF_X28_Y4_N31      ; 6       ; Latch enable              ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; Decode:inst3|SoftReload                                                                                                                                                                                              ; FF_X28_Y4_N25      ; 2       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; Decode:inst3|state~0                                                                                                                                                                                                 ; LCCOMB_X40_Y2_N26  ; 37      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; MyRx:inst1|DataOut[0]~0                                                                                                                                                                                              ; LCCOMB_X38_Y6_N2   ; 44      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; MyRx:inst1|DataReady                                                                                                                                                                                                 ; FF_X28_Y4_N9       ; 3       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; MyRx:inst1|DataReady                                                                                                                                                                                                 ; FF_X28_Y4_N9       ; 70      ; Clock                     ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; MyRx:inst1|num[3]~0                                                                                                                                                                                                  ; LCCOMB_X38_Y6_N14  ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; MyUart:inst15|RdCLK                                                                                                                                                                                                  ; FF_X20_Y4_N25      ; 3       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; MyUart:inst15|RdCLK                                                                                                                                                                                                  ; FF_X20_Y4_N25      ; 335     ; Clock                     ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; MyUart:inst15|always0~1                                                                                                                                                                                              ; LCCOMB_X20_Y11_N6  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; MyUart:inst15|index~10                                                                                                                                                                                               ; LCCOMB_X20_Y11_N22 ; 5       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; OutputController:inst13|DataOut[3]~10                                                                                                                                                                                ; LCCOMB_X19_Y2_N4   ; 13      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; OutputController:inst13|LessThan1~0_Duplicate_2                                                                                                                                                                      ; LCCOMB_X27_Y15_N6  ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; OutputController:inst13|always2~1                                                                                                                                                                                    ; LCCOMB_X20_Y13_N6  ; 13      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; OutputController:inst13|tDataIn[71]~0                                                                                                                                                                                ; LCCOMB_X20_Y13_N28 ; 33      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; OutputController:inst13|tIndex[4]~_Duplicate_1_OTERM297                                                                                                                                                              ; LCCOMB_X15_Y6_N2   ; 21      ; Sync. clear, Sync. load   ; no     ; --                   ; --               ; --                        ;
; PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|pll_reconfig_circuit:u2|pll_reconfig_circuit_pllrcfg_go91:pll_reconfig_circuit_pllrcfg_go91_component|lpm_counter:cntr12|cntr_30l:auto_generated|counter_reg_bit[7]~0 ; LCCOMB_X10_Y1_N2   ; 8       ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|pll_reconfig_circuit:u2|pll_reconfig_circuit_pllrcfg_go91:pll_reconfig_circuit_pllrcfg_go91_component|lpm_counter:cntr13|cntr_qij:auto_generated|_~0                  ; LCCOMB_X10_Y1_N0   ; 14      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|pll_reconfig_circuit:u2|pll_reconfig_circuit_pllrcfg_go91:pll_reconfig_circuit_pllrcfg_go91_component|lpm_counter:cntr16|cntr_30l:auto_generated|counter_reg_bit[7]~0 ; LCCOMB_X8_Y1_N28   ; 8       ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|pll_reconfig_circuit:u2|pll_reconfig_circuit_pllrcfg_go91:pll_reconfig_circuit_pllrcfg_go91_component|lpm_counter:cntr2|cntr_9cj:auto_generated|_~0                   ; LCCOMB_X12_Y1_N22  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|pll_reconfig_circuit:u2|pll_reconfig_circuit_pllrcfg_go91:pll_reconfig_circuit_pllrcfg_go91_component|pll_areset~0                                                    ; LCCOMB_X1_Y1_N14   ; 2       ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|pll_reconfig_circuit:u2|pll_reconfig_circuit_pllrcfg_go91:pll_reconfig_circuit_pllrcfg_go91_component|power_up~0                                                      ; LCCOMB_X2_Y1_N0    ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|pll_reconfig_circuit:u2|pll_reconfig_circuit_pllrcfg_go91:pll_reconfig_circuit_pllrcfg_go91_component|reconfig_counter_state~0                                        ; LCCOMB_X6_Y1_N0    ; 11      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|pll_reconfig_circuit:u2|pll_reconfig_circuit_pllrcfg_go91:pll_reconfig_circuit_pllrcfg_go91_component|reconfig_counter_state~2                                        ; LCCOMB_X8_Y1_N12   ; 13      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|pll_reconfig_circuit:u2|pll_reconfig_circuit_pllrcfg_go91:pll_reconfig_circuit_pllrcfg_go91_component|reconfig_seq_ena_state                                          ; FF_X8_Y1_N1        ; 13      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|pll_reconfig_circuit:u2|pll_reconfig_circuit_pllrcfg_go91:pll_reconfig_circuit_pllrcfg_go91_component|rom_init_state                                                  ; FF_X1_Y1_N7        ; 19      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|pll_reconfig_circuit:u2|pll_reconfig_circuit_pllrcfg_go91:pll_reconfig_circuit_pllrcfg_go91_component|scan_cache_write_enable~0                                       ; LCCOMB_X2_Y1_N6    ; 10      ; Write enable              ; no     ; --                   ; --               ; --                        ;
; PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|pll_reconfig_circuit:u2|pll_reconfig_circuit_pllrcfg_go91:pll_reconfig_circuit_pllrcfg_go91_component|write_rom_ena                                                   ; LCCOMB_X1_Y1_N18   ; 4       ; Read enable               ; no     ; --                   ; --               ; --                        ;
; PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|rom_2:u5|altsyncram:altsyncram_component|altsyncram_ric1:auto_generated|ram_block1a0~RAM_ENABLE_DUAL                                                                  ; LCCOMB_X1_Y2_N24   ; 1       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|wire_pll1_clk[0]                                                                                     ; PLL_1              ; 121     ; Clock                     ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|wire_pll1_clk[1]                                                                                     ; PLL_1              ; 64      ; Clock                     ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|wire_pll1_clk[3]                                                                                     ; PLL_1              ; 4       ; Clock                     ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|wire_pll1_locked                                                                                     ; PLL_1              ; 8       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; UartPLL:inst19|altpll:altpll_component|UartPLL_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                                ; PLL_4              ; 16      ; Clock                     ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; UartPLL:inst19|altpll:altpll_component|UartPLL_altpll:auto_generated|wire_pll1_clk[1]                                                                                                                                ; PLL_4              ; 64      ; Clock                     ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; core:inst14|ClrFIFO~_Duplicate_1                                                                                                                                                                                     ; FF_X15_Y12_N13     ; 93      ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; core:inst14|ENOUT~_Duplicate_1                                                                                                                                                                                       ; FF_X20_Y12_N21     ; 313     ; Async. clear, Async. load ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; core:inst14|state[3]~_Duplicate_2                                                                                                                                                                                    ; FF_X31_Y4_N13      ; 16      ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; inst20~0                                                                                                                                                                                                             ; LCCOMB_X29_Y4_N12  ; 31      ; Async. clear, Async. load ; no     ; --                   ; --               ; --                        ;
; inst7~1_Duplicate_11                                                                                                                                                                                                 ; LCCOMB_X27_Y4_N10  ; 1       ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; inst7~1_Duplicate_13_Duplicate                                                                                                                                                                                       ; LCCOMB_X27_Y4_N20  ; 8       ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; inst7~1_Duplicate_3                                                                                                                                                                                                  ; LCCOMB_X27_Y4_N6   ; 14      ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; inst7~1_Duplicate_5                                                                                                                                                                                                  ; LCCOMB_X27_Y4_N24  ; 14      ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; inst7~1_Duplicate_7                                                                                                                                                                                                  ; LCCOMB_X28_Y4_N10  ; 12      ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; inst7~1_Duplicate_9                                                                                                                                                                                                  ; LCCOMB_X28_Y4_N6   ; 15      ; Async. clear              ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                  ;
+----------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                             ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; AllStore:inst2|21mux:inst16|5                                                                                                    ; LCCOMB_X19_Y12_N28 ; 155     ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; CLKD16:inst10|CLKout                                                                                                             ; FF_X39_Y15_N3      ; 3       ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; CLKD16:inst12|CLKout                                                                                                             ; FF_X40_Y15_N17     ; 3       ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; CLKD16:inst21|CLKout                                                                                                             ; FF_X40_Y18_N17     ; 3       ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; CLKD16:inst22|CLKout                                                                                                             ; FF_X40_Y18_N29     ; 5       ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; CLKD16:inst5|CLKout                                                                                                              ; FF_X38_Y15_N7      ; 67      ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; CLKIN                                                                                                                            ; PIN_G2             ; 137     ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; Decode:inst3|SetTrigTime                                                                                                         ; FF_X28_Y4_N31      ; 6       ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; MyRx:inst1|DataReady                                                                                                             ; FF_X28_Y4_N9       ; 70      ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; MyUart:inst15|RdCLK                                                                                                              ; FF_X20_Y4_N25      ; 335     ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
; PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1              ; 121     ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|wire_pll1_clk[1] ; PLL_1              ; 64      ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|wire_pll1_clk[2] ; PLL_1              ; 1       ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|wire_pll1_clk[3] ; PLL_1              ; 4       ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; RandomSeq:inst8|RandomPLLs:inst|altpll:altpll_component|RandomPLLs_altpll:auto_generated|wire_pll1_clk[0]                        ; PLL_3              ; 4       ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; RandomSeq:inst8|RandomPLLs:inst|altpll:altpll_component|RandomPLLs_altpll:auto_generated|wire_pll1_clk[1]                        ; PLL_3              ; 5       ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; RandomSeq:inst8|RandomPLLs:inst|altpll:altpll_component|RandomPLLs_altpll:auto_generated|wire_pll1_clk[2]                        ; PLL_3              ; 5       ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; UartPLL:inst19|altpll:altpll_component|UartPLL_altpll:auto_generated|wire_pll1_clk[0]                                            ; PLL_4              ; 16      ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; UartPLL:inst19|altpll:altpll_component|UartPLL_altpll:auto_generated|wire_pll1_clk[1]                                            ; PLL_4              ; 64      ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; core:inst14|ENOUT~_Duplicate_1                                                                                                   ; FF_X20_Y12_N21     ; 313     ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
+----------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                 ; Fan-Out ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|out_address_reg_b[0] ; 177     ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|out_address_reg_b[1] ; 144     ;
; OutputController:inst13|tDataIn[1]~_Duplicate_1_OTERM411                                                                                                                                             ; 128     ;
; core:inst14|ClrFIFO~_Duplicate_1                                                                                                                                                                     ; 93      ;
; OutputController:inst13|always2~0                                                                                                                                                                    ; 84      ;
; OutputController:inst13|always2~2                                                                                                                                                                    ; 60      ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|pulse_ram_output~1                                                                                  ; 51      ;
; OutputController:inst13|tDataIn[122]_OTERM829                                                                                                                                                        ; 48      ;
; MyRx:inst1|DataOut[0]~0                                                                                                                                                                              ; 44      ;
; AllStore:inst2|inst2~0                                                                                                                                                                               ; 39      ;
; Decode:inst3|state~0                                                                                                                                                                                 ; 37      ;
; OutputController:inst13|tIndex[3]~_Duplicate_1_OTERM295                                                                                                                                              ; 33      ;
; OutputController:inst13|tIndex[2]~_Duplicate_1_OTERM293                                                                                                                                              ; 33      ;
; OutputController:inst13|tIndex[1]~_Duplicate_1_OTERM291                                                                                                                                              ; 33      ;
; OutputController:inst13|tIndex[0]~_Duplicate_1_OTERM289                                                                                                                                              ; 33      ;
; OutputController:inst13|tDataIn[71]~0                                                                                                                                                                ; 33      ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|ram_read_address[8]~8                                                                               ; 33      ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|ram_read_address[6]~6                                                                               ; 33      ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|ram_read_address[5]~5                                                                               ; 33      ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|ram_read_address[4]~4                                                                               ; 33      ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|ram_read_address[3]~3                                                                               ; 33      ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|ram_read_address[2]~2                                                                               ; 33      ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|ram_read_address[1]~1                                                                               ; 33      ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|ram_read_address[0]~0                                                                               ; 33      ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|_~2                                                                                                 ; 32      ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_4ob:wr_ptr|counter_reg_bit[8]                                                                  ; 32      ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_4ob:wr_ptr|counter_reg_bit[7]                                                                  ; 32      ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_4ob:wr_ptr|counter_reg_bit[6]                                                                  ; 32      ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_4ob:wr_ptr|counter_reg_bit[5]                                                                  ; 32      ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_4ob:wr_ptr|counter_reg_bit[4]                                                                  ; 32      ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_4ob:wr_ptr|counter_reg_bit[3]                                                                  ; 32      ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_4ob:wr_ptr|counter_reg_bit[2]                                                                  ; 32      ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_4ob:wr_ptr|counter_reg_bit[1]                                                                  ; 32      ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_4ob:wr_ptr|counter_reg_bit[0]                                                                  ; 32      ;
; inst20~0                                                                                                                                                                                             ; 31      ;
; ADD_LATCH:inst31|lpm_latch:lpm_latch_component|latches[1]                                                                                                                                            ; 29      ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|ram_read_address[7]~7                                                                               ; 29      ;
; Decode:inst3|Order[0]~0                                                                                                                                                                              ; 25      ;
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|_~4_OTERM1116                                                                                       ; 24      ;
; ADD_LATCH:inst31|lpm_latch:lpm_latch_component|latches[0]                                                                                                                                            ; 22      ;
; OutputController:inst13|tIndex[4]~_Duplicate_1_OTERM297                                                                                                                                              ; 21      ;
; OutputController:inst13|tDataIn[25]~_Duplicate_1_OTERM425_OTERM1023                                                                                                                                  ; 20      ;
; OutputController:inst13|tDataIn[25]~_Duplicate_1_OTERM425_OTERM1021                                                                                                                                  ; 20      ;
; ~GND                                                                                                                                                                                                 ; 20      ;
; PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|pll_reconfig_circuit:u2|pll_reconfig_circuit_pllrcfg_go91:pll_reconfig_circuit_pllrcfg_go91_component|rom_init_state                                  ; 19      ;
; 16Trig:inst4|QTrig:inst10|Decode24:inst4|lpm_decode:lpm_decode_component|decode_cdi:auto_generated|dffe1a[0]_OTERM95                                                                                 ; 17      ;
; 16Trig:inst4|QTrig:inst10|Decode24:inst4|lpm_decode:lpm_decode_component|decode_cdi:auto_generated|dffe1a[0]_OTERM93                                                                                 ; 17      ;
; PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|pll_reconfig_circuit:u2|pll_reconfig_circuit_pllrcfg_go91:pll_reconfig_circuit_pllrcfg_go91_component|reconfig_seq_ena_state                          ; 17      ;
; MyRx:inst1|Data[10]                                                                                                                                                                                  ; 17      ;
; MyRx:inst1|Data[9]                                                                                                                                                                                   ; 17      ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                                  ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                                       ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|altsyncram_t1g1:FIFOram|altsyncram:ram_block1a0|altsyncram_sch3:auto_generated|ALTSYNCRAM                            ; M9K  ; Simple Dual Port ; Dual Clocks  ; 2048         ; 128          ; 2048         ; 128          ; yes                    ; no                      ; yes                    ; yes                     ; 262144 ; 2048                        ; 128                         ; 2048                        ; 128                         ; 262144              ; 32   ; None                                      ; M9K_X25_Y13_N0, M9K_X25_Y16_N0, M9K_X25_Y15_N0, M9K_X25_Y14_N0, M9K_X25_Y20_N0, M9K_X25_Y17_N0, M9K_X25_Y19_N0, M9K_X25_Y18_N0, M9K_X13_Y9_N0, M9K_X13_Y10_N0, M9K_X13_Y12_N0, M9K_X13_Y11_N0, M9K_X13_Y6_N0, M9K_X13_Y8_N0, M9K_X13_Y5_N0, M9K_X13_Y7_N0, M9K_X25_Y10_N0, M9K_X25_Y11_N0, M9K_X25_Y9_N0, M9K_X25_Y12_N0, M9K_X13_Y15_N0, M9K_X13_Y16_N0, M9K_X13_Y14_N0, M9K_X13_Y13_N0, M9K_X25_Y8_N0, M9K_X25_Y7_N0, M9K_X25_Y5_N0, M9K_X25_Y6_N0, M9K_X13_Y19_N0, M9K_X13_Y17_N0, M9K_X13_Y18_N0, M9K_X13_Y20_N0 ;
; PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|pll_reconfig_circuit:u2|pll_reconfig_circuit_pllrcfg_go91:pll_reconfig_circuit_pllrcfg_go91_component|altsyncram:altsyncram4|altsyncram_fv01:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 144          ; 1            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 144    ; 144                         ; 1                           ; --                          ; --                          ; 144                 ; 1    ; None                                      ; M9K_X13_Y1_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
; PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|rom_1:u4|altsyncram:altsyncram_component|altsyncram_cfa1:auto_generated|ALTSYNCRAM                                                                                     ; AUTO ; ROM              ; Single Clock ; 256          ; 1            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 256    ; 256                         ; 1                           ; --                          ; --                          ; 256                 ; 1    ; MainPLL_500MBPS.mif                       ; M9K_X13_Y2_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
; PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|rom_2:u5|altsyncram:altsyncram_component|altsyncram_ric1:auto_generated|ALTSYNCRAM                                                                                     ; AUTO ; ROM              ; Single Clock ; 256          ; 1            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 256    ; 256                         ; 1                           ; --                          ; --                          ; 256                 ; 1    ; ./altpll_reconfig_TOP/MainPLL_100MBPS.mif ; M9K_X13_Y2_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
; PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|rom_3:u6|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ALTSYNCRAM                                                                                     ; AUTO ; ROM              ; Single Clock ; 256          ; 1            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 256    ; 256                         ; 1                           ; --                          ; --                          ; 256                 ; 1    ; ./altpll_reconfig_TOP/MainPLL_50MBPS.mif  ; M9K_X13_Y2_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
; PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|rom_4:u7|altsyncram:altsyncram_component|altsyncram_bhc1:auto_generated|ALTSYNCRAM                                                                                     ; AUTO ; ROM              ; Single Clock ; 256          ; 1            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 256    ; 256                         ; 1                           ; --                          ; --                          ; 256                 ; 1    ; ./altpll_reconfig_TOP/MainPLL_10MBPS.mif  ; M9K_X13_Y2_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|rom_1:u4|altsyncram:altsyncram_component|altsyncram_cfa1:auto_generated|ALTSYNCRAM                                                                                                                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;
;8;(1) (1) (1) (01)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;16;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;24;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;32;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;40;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;48;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;56;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;64;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;72;(1) (1) (1) (01)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;80;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;88;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;96;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;104;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;112;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;120;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;128;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;136;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;
;144;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;152;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;160;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;168;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;176;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;184;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;192;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;200;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;208;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;216;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;224;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;232;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;240;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;248;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;




RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|rom_4:u7|altsyncram:altsyncram_component|altsyncram_bhc1:auto_generated|ALTSYNCRAM                                                                                                                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;
;8;(1) (1) (1) (01)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;16;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;24;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;32;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;40;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;48;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;56;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;64;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;72;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;80;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;88;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;96;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;104;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;112;(1) (1) (1) (01)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;120;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;128;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;136;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;144;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;152;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;160;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;168;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;176;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;184;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;192;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;200;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;208;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;216;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;224;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;232;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;240;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;248;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;




RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|rom_3:u6|altsyncram:altsyncram_component|altsyncram_fhc1:auto_generated|ALTSYNCRAM                                                                                                                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;
;8;(1) (1) (1) (01)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;16;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;24;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;32;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;40;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;48;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;56;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;64;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;72;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;80;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;88;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;96;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;104;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;
;112;(1) (1) (1) (01)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;120;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;128;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;136;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;144;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;152;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;160;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;168;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;176;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;184;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;192;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;200;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;208;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;216;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;224;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;232;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;240;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;248;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;




RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|rom_2:u5|altsyncram:altsyncram_component|altsyncram_ric1:auto_generated|ALTSYNCRAM                                                                                                                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;
;8;(1) (1) (1) (01)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;16;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;24;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;32;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;40;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;48;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;56;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;64;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;72;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;80;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;
;88;(1) (1) (1) (01)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;96;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;
;104;(1) (1) (1) (01)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;112;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;120;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;128;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;136;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;144;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;152;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;160;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;168;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;176;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;184;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;192;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;200;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;208;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;216;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;224;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;232;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;240;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;248;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;




+------------------------------------------------------+
; Interconnect Usage Summary                           ;
+----------------------------+-------------------------+
; Interconnect Resource Type ; Usage                   ;
+----------------------------+-------------------------+
; Block interconnects        ; 3,403 / 47,787 ( 7 % )  ;
; C16 interconnects          ; 113 / 1,804 ( 6 % )     ;
; C4 interconnects           ; 3,131 / 31,272 ( 10 % ) ;
; Direct links               ; 333 / 47,787 ( < 1 % )  ;
; Global clocks              ; 20 / 20 ( 100 % )       ;
; Local interconnects        ; 803 / 15,408 ( 5 % )    ;
; R24 interconnects          ; 154 / 1,775 ( 9 % )     ;
; R4 interconnects           ; 3,604 / 41,310 ( 9 % )  ;
+----------------------------+-------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+--------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 8.85) ; Number of LABs  (Total = 168) ;
+--------------------------------------------+-------------------------------+
; 1                                          ; 14                            ;
; 2                                          ; 13                            ;
; 3                                          ; 14                            ;
; 4                                          ; 19                            ;
; 5                                          ; 7                             ;
; 6                                          ; 6                             ;
; 7                                          ; 6                             ;
; 8                                          ; 9                             ;
; 9                                          ; 3                             ;
; 10                                         ; 5                             ;
; 11                                         ; 6                             ;
; 12                                         ; 4                             ;
; 13                                         ; 5                             ;
; 14                                         ; 9                             ;
; 15                                         ; 7                             ;
; 16                                         ; 41                            ;
+--------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.70) ; Number of LABs  (Total = 168) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 74                            ;
; 1 Clock                            ; 105                           ;
; 1 Clock enable                     ; 35                            ;
; 1 Sync. load                       ; 4                             ;
; 2 Async. clears                    ; 3                             ;
; 2 Clock enables                    ; 10                            ;
; 2 Clocks                           ; 54                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 13.92) ; Number of LABs  (Total = 168) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 7                             ;
; 2                                            ; 11                            ;
; 3                                            ; 2                             ;
; 4                                            ; 11                            ;
; 5                                            ; 5                             ;
; 6                                            ; 9                             ;
; 7                                            ; 11                            ;
; 8                                            ; 12                            ;
; 9                                            ; 3                             ;
; 10                                           ; 3                             ;
; 11                                           ; 5                             ;
; 12                                           ; 5                             ;
; 13                                           ; 2                             ;
; 14                                           ; 5                             ;
; 15                                           ; 4                             ;
; 16                                           ; 4                             ;
; 17                                           ; 1                             ;
; 18                                           ; 2                             ;
; 19                                           ; 4                             ;
; 20                                           ; 4                             ;
; 21                                           ; 8                             ;
; 22                                           ; 12                            ;
; 23                                           ; 9                             ;
; 24                                           ; 7                             ;
; 25                                           ; 5                             ;
; 26                                           ; 4                             ;
; 27                                           ; 2                             ;
; 28                                           ; 5                             ;
; 29                                           ; 4                             ;
; 30                                           ; 1                             ;
; 31                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 5.27) ; Number of LABs  (Total = 168) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 34                            ;
; 2                                               ; 23                            ;
; 3                                               ; 21                            ;
; 4                                               ; 11                            ;
; 5                                               ; 14                            ;
; 6                                               ; 13                            ;
; 7                                               ; 6                             ;
; 8                                               ; 13                            ;
; 9                                               ; 7                             ;
; 10                                              ; 4                             ;
; 11                                              ; 7                             ;
; 12                                              ; 2                             ;
; 13                                              ; 0                             ;
; 14                                              ; 4                             ;
; 15                                              ; 4                             ;
; 16                                              ; 3                             ;
; 17                                              ; 0                             ;
; 18                                              ; 1                             ;
; 19                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 11.80) ; Number of LABs  (Total = 168) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 3                             ;
; 2                                            ; 7                             ;
; 3                                            ; 10                            ;
; 4                                            ; 9                             ;
; 5                                            ; 7                             ;
; 6                                            ; 19                            ;
; 7                                            ; 8                             ;
; 8                                            ; 14                            ;
; 9                                            ; 14                            ;
; 10                                           ; 6                             ;
; 11                                           ; 9                             ;
; 12                                           ; 8                             ;
; 13                                           ; 3                             ;
; 14                                           ; 4                             ;
; 15                                           ; 1                             ;
; 16                                           ; 6                             ;
; 17                                           ; 1                             ;
; 18                                           ; 4                             ;
; 19                                           ; 0                             ;
; 20                                           ; 3                             ;
; 21                                           ; 3                             ;
; 22                                           ; 4                             ;
; 23                                           ; 0                             ;
; 24                                           ; 3                             ;
; 25                                           ; 0                             ;
; 26                                           ; 4                             ;
; 27                                           ; 5                             ;
; 28                                           ; 7                             ;
; 29                                           ; 0                             ;
; 30                                           ; 2                             ;
; 31                                           ; 1                             ;
; 32                                           ; 2                             ;
; 33                                           ; 0                             ;
; 34                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 10    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 20    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-----------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules             ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+-----------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass            ; 0            ; 93           ; 0            ; 0            ; 0            ; 196       ; 0            ; 0            ; 196       ; 196       ; 0            ; 174          ; 0            ; 0            ; 22           ; 0            ; 174          ; 22           ; 0            ; 0            ; 0            ; 174          ; 0            ; 0            ; 0            ; 0            ; 0            ; 196       ; 0            ; 0            ;
; Total Unchecked       ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable    ; 196          ; 103          ; 196          ; 196          ; 196          ; 0         ; 196          ; 196          ; 0         ; 0         ; 196          ; 22           ; 196          ; 196          ; 174          ; 196          ; 22           ; 174          ; 196          ; 196          ; 196          ; 22           ; 196          ; 196          ; 196          ; 196          ; 196          ; 0         ; 196          ; 196          ;
; Total Fail            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; ENOUT                 ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OutCLK                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENWFIFO               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; aclr                  ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SOUT[31]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SOUT[30]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SOUT[29]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SOUT[28]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SOUT[27]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SOUT[26]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SOUT[25]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SOUT[24]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SOUT[23]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SOUT[22]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SOUT[21]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SOUT[20]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SOUT[19]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SOUT[18]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SOUT[17]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SOUT[16]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SOUT[15]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SOUT[14]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SOUT[13]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SOUT[12]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SOUT[11]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SOUT[10]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SOUT[9]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SOUT[8]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SOUT[7]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SOUT[6]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SOUT[5]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SOUT[4]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SOUT[3]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SOUT[2]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SOUT[1]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SOUT[0]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wrusedw0[10]          ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wrusedw0[9]           ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wrusedw0[8]           ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wrusedw0[7]           ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wrusedw0[6]           ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wrusedw0[5]           ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wrusedw0[4]           ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wrusedw0[3]           ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wrusedw0[2]           ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wrusedw0[1]           ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wrusedw0[0]           ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; addEN                 ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENTrig                ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TrigEN_CMD            ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SetInit               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SetTrigTime           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; state[3]              ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; state[2]              ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; state[1]              ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; state[0]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EN_FIFO               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ResTri                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_DP               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_DP               ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2_DP               ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3_DP               ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLKUN                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PLLbusy               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TxOut                 ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OPC_RD                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OPC_FinishRD          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_D[6]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_D[5]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_D[4]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_D[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_D[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_D[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_D[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_D[6]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_D[5]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_D[4]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_D[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_D[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_D[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_D[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2_D[6]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2_D[5]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2_D[4]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2_D[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2_D[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2_D[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2_D[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3_D[6]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3_D[5]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3_D[4]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3_D[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3_D[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3_D[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3_D[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[9]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[8]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[7]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[6]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[5]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[4]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[3]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[2]                ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[1]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[0]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OPC_Data_For_TXOUT[7] ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OPC_Data_For_TXOUT[6] ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OPC_Data_For_TXOUT[5] ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OPC_Data_For_TXOUT[4] ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OPC_Data_For_TXOUT[3] ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OPC_Data_For_TXOUT[2] ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OPC_Data_For_TXOUT[1] ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OPC_Data_For_TXOUT[0] ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OPC_TDataOut[31]      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OPC_TDataOut[30]      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OPC_TDataOut[29]      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OPC_TDataOut[28]      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OPC_TDataOut[27]      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OPC_TDataOut[26]      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OPC_TDataOut[25]      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OPC_TDataOut[24]      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OPC_TDataOut[23]      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OPC_TDataOut[22]      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OPC_TDataOut[21]      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OPC_TDataOut[20]      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OPC_TDataOut[19]      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OPC_TDataOut[18]      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OPC_TDataOut[17]      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OPC_TDataOut[16]      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OPC_TDataOut[15]      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OPC_TDataOut[14]      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OPC_TDataOut[13]      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OPC_TDataOut[12]      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OPC_TDataOut[11]      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OPC_TDataOut[10]      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OPC_TDataOut[9]       ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OPC_TDataOut[8]       ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OPC_TDataOut[7]       ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OPC_TDataOut[6]       ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OPC_TDataOut[5]       ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OPC_TDataOut[4]       ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OPC_TDataOut[3]       ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OPC_TDataOut[2]       ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OPC_TDataOut[1]       ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OPC_TDataOut[0]       ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OPC_tIndex[4]         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OPC_tIndex[3]         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OPC_tIndex[2]         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OPC_tIndex[1]         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OPC_tIndex[0]         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TestOut[15]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TestOut[14]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TestOut[13]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TestOut[12]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TestOut[11]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TestOut[10]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TestOut[9]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TestOut[8]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TestOut[7]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TestOut[6]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TestOut[5]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TestOut[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TestOut[3]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TestOut[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TestOut[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TestOut[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TX_DATAOUT[7]         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TX_DATAOUT[6]         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TX_DATAOUT[5]         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TX_DATAOUT[4]         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TX_DATAOUT[3]         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TX_DATAOUT[2]         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TX_DATAOUT[1]         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TX_DATAOUT[0]         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLKIN                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Reload2               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Reload1               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TrigEN_SW             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLKIN2                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Xin[3]                ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Xin[1]                ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Xin[2]                ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Xin[0]                ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Xin[5]                ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Xin[4]                ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Xin[7]                ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Xin[6]                ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Xin[9]                ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Xin[8]                ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Xin[10]               ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Xin[11]               ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Xin[13]               ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Xin[12]               ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Xin[15]               ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Xin[14]               ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Rx                    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+-----------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; Enable Open Drain on CRC Error pin           ; Off                      ;
; Configuration Voltage Level                  ; Auto                     ;
; Force Configuration Voltage Level            ; Off                      ;
; nCEO                                         ; As output driving ground ;
; Data[0]                                      ; As input tri-stated      ;
; Data[1]/ASDO                                 ; As input tri-stated      ;
; Data[7..2]                                   ; Unreserved               ;
; FLASH_nCE/nCSO                               ; As input tri-stated      ;
; Other Active Parallel pins                   ; Unreserved               ;
; DCLK                                         ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing                                                                                                                                                                                                                                                                                                                                               ;
+----------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                                                                  ; Destination Clock(s)                                                                                                                                                                                                         ; Delay Added in ns ;
+----------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|wire_pll1_clk[0] ; UartPLL:inst19|altpll:altpll_component|UartPLL_altpll:auto_generated|wire_pll1_clk[0],PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|wire_pll1_clk[2],CLKIN ; 875.236           ;
; PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|wire_pll1_clk[1] ; UartPLL:inst19|altpll:altpll_component|UartPLL_altpll:auto_generated|wire_pll1_clk[0],PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|wire_pll1_clk[2],CLKIN ; 648.306           ;
; UartPLL:inst19|altpll:altpll_component|UartPLL_altpll:auto_generated|wire_pll1_clk[0]                                            ; UartPLL:inst19|altpll:altpll_component|UartPLL_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                                        ; 231.081           ;
+----------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.1 Build 222 10/21/2009 Service Pack 0.08 SJ Full Version
    Info: Processing started: Tue Nov 08 20:46:52 2011
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off DE0_Default -c DE0_Default
Info: Parallel compilation is enabled and will use 4 of the 4 processors detected
Info: Selected device EP3C16F484C6 for design "DE0_Default"
Info: high junction temperature operating condition is not set. Assuming a default value of '85'.
Info: low junction temperature operating condition is not set. Assuming a default value of '0'.
Info: Implemented PLL "UartPLL:inst19|altpll:altpll_component|UartPLL_altpll:auto_generated|pll1" as Cyclone III PLL type
    Info: Implementing clock multiplication of 16, clock division of 3125, and phase shift of 0 degrees (0 ps) for UartPLL:inst19|altpll:altpll_component|UartPLL_altpll:auto_generated|wire_pll1_clk[0] port
    Info: Implementing clock multiplication of 64, clock division of 3125, and phase shift of 0 degrees (0 ps) for UartPLL:inst19|altpll:altpll_component|UartPLL_altpll:auto_generated|wire_pll1_clk[1] port
Info: Compensating output pin "CLKUN", which is fed by CLK[4] port of PLL "PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|pll1"
Info: Implemented PLL "PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|pll1" as Cyclone III PLL type
    Info: Implementing clock multiplication of 10, clock division of 1, and phase shift of 0 degrees (0 ps) for PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|wire_pll1_clk[0] port
    Info: Implementing clock multiplication of 10, clock division of 1, and phase shift of 180 degrees (1000 ps) for PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|wire_pll1_clk[1] port
    Info: Implementing clock multiplication of 5, clock division of 2, and phase shift of 0 degrees (0 ps) for PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|wire_pll1_clk[2] port
    Info: Implementing clock multiplication of 5, clock division of 2, and phase shift of 180 degrees (4000 ps) for PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|wire_pll1_clk[3] port
    Info: Implementing clock multiplication of 5, clock division of 1, and phase shift of 0 degrees (0 ps) for PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|wire_pll1_clk[4] port
Warning: Scan chain Memory Initialization File Z:/FCD-3009-1.1/DE0/LogicAnalyzer/FPGA_LE/MainPLL_500MBPS.mif for PLL "PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|pll1" not found
Warning: Compensate clock of PLL "RandomSeq:inst8|RandomPLLs:inst|altpll:altpll_component|RandomPLLs_altpll:auto_generated|pll1" has been set to clock0
Info: Implemented PLL "RandomSeq:inst8|RandomPLLs:inst|altpll:altpll_component|RandomPLLs_altpll:auto_generated|pll1" as Cyclone III PLL type
    Info: Implementing clock multiplication of 49, clock division of 100, and phase shift of 0 degrees (0 ps) for RandomSeq:inst8|RandomPLLs:inst|altpll:altpll_component|RandomPLLs_altpll:auto_generated|wire_pll1_clk[0] port
    Info: Implementing clock multiplication of 1, clock division of 25, and phase shift of 180 degrees (250000 ps) for RandomSeq:inst8|RandomPLLs:inst|altpll:altpll_component|RandomPLLs_altpll:auto_generated|wire_pll1_clk[1] port
    Info: Implementing clock multiplication of 1, clock division of 20000, and phase shift of 0 degrees (0 ps) for RandomSeq:inst8|RandomPLLs:inst|altpll:altpll_component|RandomPLLs_altpll:auto_generated|wire_pll1_clk[2] port
Info: Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP3C40F484C6 is compatible
    Info: Device EP3C55F484C6 is compatible
    Info: Device EP3C80F484C6 is compatible
Info: Fitter converted 5 user pins into dedicated programming pins
    Info: Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info: Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info: Pin ~ALTERA_DCLK~ is reserved at location K2
    Info: Pin ~ALTERA_DATA0~ is reserved at location K1
    Info: Pin ~ALTERA_nCEO~ is reserved at location K22
Warning: Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning: No exact pin location assignment(s) for 196 pins of 196 total pins
    Info: Pin ENOUT not assigned to an exact location on the device
    Info: Pin OutCLK not assigned to an exact location on the device
    Info: Pin ENWFIFO not assigned to an exact location on the device
    Info: Pin aclr not assigned to an exact location on the device
    Info: Pin SOUT[31] not assigned to an exact location on the device
    Info: Pin SOUT[30] not assigned to an exact location on the device
    Info: Pin SOUT[29] not assigned to an exact location on the device
    Info: Pin SOUT[28] not assigned to an exact location on the device
    Info: Pin SOUT[27] not assigned to an exact location on the device
    Info: Pin SOUT[26] not assigned to an exact location on the device
    Info: Pin SOUT[25] not assigned to an exact location on the device
    Info: Pin SOUT[24] not assigned to an exact location on the device
    Info: Pin SOUT[23] not assigned to an exact location on the device
    Info: Pin SOUT[22] not assigned to an exact location on the device
    Info: Pin SOUT[21] not assigned to an exact location on the device
    Info: Pin SOUT[20] not assigned to an exact location on the device
    Info: Pin SOUT[19] not assigned to an exact location on the device
    Info: Pin SOUT[18] not assigned to an exact location on the device
    Info: Pin SOUT[17] not assigned to an exact location on the device
    Info: Pin SOUT[16] not assigned to an exact location on the device
    Info: Pin SOUT[15] not assigned to an exact location on the device
    Info: Pin SOUT[14] not assigned to an exact location on the device
    Info: Pin SOUT[13] not assigned to an exact location on the device
    Info: Pin SOUT[12] not assigned to an exact location on the device
    Info: Pin SOUT[11] not assigned to an exact location on the device
    Info: Pin SOUT[10] not assigned to an exact location on the device
    Info: Pin SOUT[9] not assigned to an exact location on the device
    Info: Pin SOUT[8] not assigned to an exact location on the device
    Info: Pin SOUT[7] not assigned to an exact location on the device
    Info: Pin SOUT[6] not assigned to an exact location on the device
    Info: Pin SOUT[5] not assigned to an exact location on the device
    Info: Pin SOUT[4] not assigned to an exact location on the device
    Info: Pin SOUT[3] not assigned to an exact location on the device
    Info: Pin SOUT[2] not assigned to an exact location on the device
    Info: Pin SOUT[1] not assigned to an exact location on the device
    Info: Pin SOUT[0] not assigned to an exact location on the device
    Info: Pin Wrusedw0[10] not assigned to an exact location on the device
    Info: Pin Wrusedw0[9] not assigned to an exact location on the device
    Info: Pin Wrusedw0[8] not assigned to an exact location on the device
    Info: Pin Wrusedw0[7] not assigned to an exact location on the device
    Info: Pin Wrusedw0[6] not assigned to an exact location on the device
    Info: Pin Wrusedw0[5] not assigned to an exact location on the device
    Info: Pin Wrusedw0[4] not assigned to an exact location on the device
    Info: Pin Wrusedw0[3] not assigned to an exact location on the device
    Info: Pin Wrusedw0[2] not assigned to an exact location on the device
    Info: Pin Wrusedw0[1] not assigned to an exact location on the device
    Info: Pin Wrusedw0[0] not assigned to an exact location on the device
    Info: Pin addEN not assigned to an exact location on the device
    Info: Pin ENTrig not assigned to an exact location on the device
    Info: Pin TrigEN_CMD not assigned to an exact location on the device
    Info: Pin SetInit not assigned to an exact location on the device
    Info: Pin SetTrigTime not assigned to an exact location on the device
    Info: Pin state[3] not assigned to an exact location on the device
    Info: Pin state[2] not assigned to an exact location on the device
    Info: Pin state[1] not assigned to an exact location on the device
    Info: Pin state[0] not assigned to an exact location on the device
    Info: Pin EN_FIFO not assigned to an exact location on the device
    Info: Pin ResTri not assigned to an exact location on the device
    Info: Pin HEX0_DP not assigned to an exact location on the device
    Info: Pin HEX1_DP not assigned to an exact location on the device
    Info: Pin HEX2_DP not assigned to an exact location on the device
    Info: Pin HEX3_DP not assigned to an exact location on the device
    Info: Pin CLKUN not assigned to an exact location on the device
    Info: Pin PLLbusy not assigned to an exact location on the device
    Info: Pin TxOut not assigned to an exact location on the device
    Info: Pin OPC_RD not assigned to an exact location on the device
    Info: Pin OPC_FinishRD not assigned to an exact location on the device
    Info: Pin HEX0_D[6] not assigned to an exact location on the device
    Info: Pin HEX0_D[5] not assigned to an exact location on the device
    Info: Pin HEX0_D[4] not assigned to an exact location on the device
    Info: Pin HEX0_D[3] not assigned to an exact location on the device
    Info: Pin HEX0_D[2] not assigned to an exact location on the device
    Info: Pin HEX0_D[1] not assigned to an exact location on the device
    Info: Pin HEX0_D[0] not assigned to an exact location on the device
    Info: Pin HEX1_D[6] not assigned to an exact location on the device
    Info: Pin HEX1_D[5] not assigned to an exact location on the device
    Info: Pin HEX1_D[4] not assigned to an exact location on the device
    Info: Pin HEX1_D[3] not assigned to an exact location on the device
    Info: Pin HEX1_D[2] not assigned to an exact location on the device
    Info: Pin HEX1_D[1] not assigned to an exact location on the device
    Info: Pin HEX1_D[0] not assigned to an exact location on the device
    Info: Pin HEX2_D[6] not assigned to an exact location on the device
    Info: Pin HEX2_D[5] not assigned to an exact location on the device
    Info: Pin HEX2_D[4] not assigned to an exact location on the device
    Info: Pin HEX2_D[3] not assigned to an exact location on the device
    Info: Pin HEX2_D[2] not assigned to an exact location on the device
    Info: Pin HEX2_D[1] not assigned to an exact location on the device
    Info: Pin HEX2_D[0] not assigned to an exact location on the device
    Info: Pin HEX3_D[6] not assigned to an exact location on the device
    Info: Pin HEX3_D[5] not assigned to an exact location on the device
    Info: Pin HEX3_D[4] not assigned to an exact location on the device
    Info: Pin HEX3_D[3] not assigned to an exact location on the device
    Info: Pin HEX3_D[2] not assigned to an exact location on the device
    Info: Pin HEX3_D[1] not assigned to an exact location on the device
    Info: Pin HEX3_D[0] not assigned to an exact location on the device
    Info: Pin LED[9] not assigned to an exact location on the device
    Info: Pin LED[8] not assigned to an exact location on the device
    Info: Pin LED[7] not assigned to an exact location on the device
    Info: Pin LED[6] not assigned to an exact location on the device
    Info: Pin LED[5] not assigned to an exact location on the device
    Info: Pin LED[4] not assigned to an exact location on the device
    Info: Pin LED[3] not assigned to an exact location on the device
    Info: Pin LED[2] not assigned to an exact location on the device
    Info: Pin LED[1] not assigned to an exact location on the device
    Info: Pin LED[0] not assigned to an exact location on the device
    Info: Pin OPC_Data_For_TXOUT[7] not assigned to an exact location on the device
    Info: Pin OPC_Data_For_TXOUT[6] not assigned to an exact location on the device
    Info: Pin OPC_Data_For_TXOUT[5] not assigned to an exact location on the device
    Info: Pin OPC_Data_For_TXOUT[4] not assigned to an exact location on the device
    Info: Pin OPC_Data_For_TXOUT[3] not assigned to an exact location on the device
    Info: Pin OPC_Data_For_TXOUT[2] not assigned to an exact location on the device
    Info: Pin OPC_Data_For_TXOUT[1] not assigned to an exact location on the device
    Info: Pin OPC_Data_For_TXOUT[0] not assigned to an exact location on the device
    Info: Pin OPC_TDataOut[31] not assigned to an exact location on the device
    Info: Pin OPC_TDataOut[30] not assigned to an exact location on the device
    Info: Pin OPC_TDataOut[29] not assigned to an exact location on the device
    Info: Pin OPC_TDataOut[28] not assigned to an exact location on the device
    Info: Pin OPC_TDataOut[27] not assigned to an exact location on the device
    Info: Pin OPC_TDataOut[26] not assigned to an exact location on the device
    Info: Pin OPC_TDataOut[25] not assigned to an exact location on the device
    Info: Pin OPC_TDataOut[24] not assigned to an exact location on the device
    Info: Pin OPC_TDataOut[23] not assigned to an exact location on the device
    Info: Pin OPC_TDataOut[22] not assigned to an exact location on the device
    Info: Pin OPC_TDataOut[21] not assigned to an exact location on the device
    Info: Pin OPC_TDataOut[20] not assigned to an exact location on the device
    Info: Pin OPC_TDataOut[19] not assigned to an exact location on the device
    Info: Pin OPC_TDataOut[18] not assigned to an exact location on the device
    Info: Pin OPC_TDataOut[17] not assigned to an exact location on the device
    Info: Pin OPC_TDataOut[16] not assigned to an exact location on the device
    Info: Pin OPC_TDataOut[15] not assigned to an exact location on the device
    Info: Pin OPC_TDataOut[14] not assigned to an exact location on the device
    Info: Pin OPC_TDataOut[13] not assigned to an exact location on the device
    Info: Pin OPC_TDataOut[12] not assigned to an exact location on the device
    Info: Pin OPC_TDataOut[11] not assigned to an exact location on the device
    Info: Pin OPC_TDataOut[10] not assigned to an exact location on the device
    Info: Pin OPC_TDataOut[9] not assigned to an exact location on the device
    Info: Pin OPC_TDataOut[8] not assigned to an exact location on the device
    Info: Pin OPC_TDataOut[7] not assigned to an exact location on the device
    Info: Pin OPC_TDataOut[6] not assigned to an exact location on the device
    Info: Pin OPC_TDataOut[5] not assigned to an exact location on the device
    Info: Pin OPC_TDataOut[4] not assigned to an exact location on the device
    Info: Pin OPC_TDataOut[3] not assigned to an exact location on the device
    Info: Pin OPC_TDataOut[2] not assigned to an exact location on the device
    Info: Pin OPC_TDataOut[1] not assigned to an exact location on the device
    Info: Pin OPC_TDataOut[0] not assigned to an exact location on the device
    Info: Pin OPC_tIndex[4] not assigned to an exact location on the device
    Info: Pin OPC_tIndex[3] not assigned to an exact location on the device
    Info: Pin OPC_tIndex[2] not assigned to an exact location on the device
    Info: Pin OPC_tIndex[1] not assigned to an exact location on the device
    Info: Pin OPC_tIndex[0] not assigned to an exact location on the device
    Info: Pin TestOut[15] not assigned to an exact location on the device
    Info: Pin TestOut[14] not assigned to an exact location on the device
    Info: Pin TestOut[13] not assigned to an exact location on the device
    Info: Pin TestOut[12] not assigned to an exact location on the device
    Info: Pin TestOut[11] not assigned to an exact location on the device
    Info: Pin TestOut[10] not assigned to an exact location on the device
    Info: Pin TestOut[9] not assigned to an exact location on the device
    Info: Pin TestOut[8] not assigned to an exact location on the device
    Info: Pin TestOut[7] not assigned to an exact location on the device
    Info: Pin TestOut[6] not assigned to an exact location on the device
    Info: Pin TestOut[5] not assigned to an exact location on the device
    Info: Pin TestOut[4] not assigned to an exact location on the device
    Info: Pin TestOut[3] not assigned to an exact location on the device
    Info: Pin TestOut[2] not assigned to an exact location on the device
    Info: Pin TestOut[1] not assigned to an exact location on the device
    Info: Pin TestOut[0] not assigned to an exact location on the device
    Info: Pin TX_DATAOUT[7] not assigned to an exact location on the device
    Info: Pin TX_DATAOUT[6] not assigned to an exact location on the device
    Info: Pin TX_DATAOUT[5] not assigned to an exact location on the device
    Info: Pin TX_DATAOUT[4] not assigned to an exact location on the device
    Info: Pin TX_DATAOUT[3] not assigned to an exact location on the device
    Info: Pin TX_DATAOUT[2] not assigned to an exact location on the device
    Info: Pin TX_DATAOUT[1] not assigned to an exact location on the device
    Info: Pin TX_DATAOUT[0] not assigned to an exact location on the device
    Info: Pin CLKIN not assigned to an exact location on the device
    Info: Pin Reload2 not assigned to an exact location on the device
    Info: Pin Reload1 not assigned to an exact location on the device
    Info: Pin TrigEN_SW not assigned to an exact location on the device
    Info: Pin CLKIN2 not assigned to an exact location on the device
    Info: Pin Xin[3] not assigned to an exact location on the device
    Info: Pin Xin[1] not assigned to an exact location on the device
    Info: Pin Xin[2] not assigned to an exact location on the device
    Info: Pin Xin[0] not assigned to an exact location on the device
    Info: Pin Xin[5] not assigned to an exact location on the device
    Info: Pin Xin[4] not assigned to an exact location on the device
    Info: Pin Xin[7] not assigned to an exact location on the device
    Info: Pin Xin[6] not assigned to an exact location on the device
    Info: Pin Xin[9] not assigned to an exact location on the device
    Info: Pin Xin[8] not assigned to an exact location on the device
    Info: Pin Xin[10] not assigned to an exact location on the device
    Info: Pin Xin[11] not assigned to an exact location on the device
    Info: Pin Xin[13] not assigned to an exact location on the device
    Info: Pin Xin[12] not assigned to an exact location on the device
    Info: Pin Xin[15] not assigned to an exact location on the device
    Info: Pin Xin[14] not assigned to an exact location on the device
    Info: Pin Rx not assigned to an exact location on the device
Warning: The input ports of the PLL PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|pll1 and the PLL UartPLL:inst19|altpll:altpll_component|UartPLL_altpll:auto_generated|pll1 are mismatched, preventing the PLLs to be merged
    Warning: PLL PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|pll1 and PLL UartPLL:inst19|altpll:altpll_component|UartPLL_altpll:auto_generated|pll1 have different input signals for input port ARESET
    Warning: PLL PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|pll1 and PLL UartPLL:inst19|altpll:altpll_component|UartPLL_altpll:auto_generated|pll1 have different input signals for input port FBIN
    Warning: PLL PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|pll1 and PLL UartPLL:inst19|altpll:altpll_component|UartPLL_altpll:auto_generated|pll1 have different input signals for input port SCANDATA
    Warning: PLL PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|pll1 and PLL UartPLL:inst19|altpll:altpll_component|UartPLL_altpll:auto_generated|pll1 have different input signals for input port SCANCLK
    Warning: PLL PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|pll1 and PLL UartPLL:inst19|altpll:altpll_component|UartPLL_altpll:auto_generated|pll1 have different input signals for input port SCANCLKENA
    Warning: PLL PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|pll1 and PLL UartPLL:inst19|altpll:altpll_component|UartPLL_altpll:auto_generated|pll1 have different input signals for input port CONFIGUPDATE
Critical Warning: Output pin "TestOut[11]" (external output clock of PLL "RandomSeq:inst8|RandomPLLs:inst|altpll:altpll_component|RandomPLLs_altpll:auto_generated|pll1") uses I/O standard 2.5 V, has current strength 8mA, output load 0pF, and output clock frequency of -0 MHz, but target device can support only maximum output clock frequency of 250 MHz for this combination of I/O standard, current strength and load
Critical Warning: Output pin "TestOut[10]" (external output clock of PLL "RandomSeq:inst8|RandomPLLs:inst|altpll:altpll_component|RandomPLLs_altpll:auto_generated|pll1") uses I/O standard 2.5 V, has current strength 8mA, output load 0pF, and output clock frequency of -0 MHz, but target device can support only maximum output clock frequency of 250 MHz for this combination of I/O standard, current strength and load
Critical Warning: Output pin "TestOut[9]" (external output clock of PLL "RandomSeq:inst8|RandomPLLs:inst|altpll:altpll_component|RandomPLLs_altpll:auto_generated|pll1") uses I/O standard 2.5 V, has current strength 8mA, output load 0pF, and output clock frequency of -0 MHz, but target device can support only maximum output clock frequency of 250 MHz for this combination of I/O standard, current strength and load
Critical Warning: Output pin "TestOut[8]" (external output clock of PLL "RandomSeq:inst8|RandomPLLs:inst|altpll:altpll_component|RandomPLLs_altpll:auto_generated|pll1") uses I/O standard 2.5 V, has current strength 8mA, output load 0pF, and output clock frequency of -0 MHz, but target device can support only maximum output clock frequency of 250 MHz for this combination of I/O standard, current strength and load
Critical Warning: Input pin "CLKIN" feeds inclk port of PLL "UartPLL:inst19|altpll:altpll_component|UartPLL_altpll:auto_generated|pll1" by global clock - I/O timing will be affected
Info: Timing-driven compilation is using the Classic Timing Analyzer
Info: Detected fmax, tsu, tco, and/or tpd requirements -- optimizing circuit to achieve only the specified requirements
Info: Automatically promoted node CLKIN~input (placed in PIN G2 (CLK0, DIFFCLK_0p))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G0
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node core:inst14|ENWFIFO
Info: Automatically promoted node PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C2 of PLL_1)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info: Automatically promoted node PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C4 of PLL_1)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info: Automatically promoted node PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|wire_pll1_clk[2] (placed in counter C1 of PLL_1)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
Info: Automatically promoted node PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|wire_pll1_clk[3] (placed in counter C3 of PLL_1)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info: Automatically promoted node PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|wire_pll1_clk[4] (placed in counter C0 of PLL_1)
    Info: Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_PLL1E0
Info: Automatically promoted node RandomSeq:inst8|RandomPLLs:inst|altpll:altpll_component|RandomPLLs_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_3)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G13
    Info: Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_PLL3E0
Info: Automatically promoted node RandomSeq:inst8|RandomPLLs:inst|altpll:altpll_component|RandomPLLs_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C1 of PLL_3)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G14
Info: Automatically promoted node RandomSeq:inst8|RandomPLLs:inst|altpll:altpll_component|RandomPLLs_altpll:auto_generated|wire_pll1_clk[2] (placed in counter C3 of PLL_3)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G11
Info: Automatically promoted node UartPLL:inst19|altpll:altpll_component|UartPLL_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C1 of PLL_4)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info: Automatically promoted node UartPLL:inst19|altpll:altpll_component|UartPLL_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C3 of PLL_4)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info: Automatically promoted node AllStore:inst2|21mux:inst16|5 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node MyUart:inst15|RdCLK 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node OutputController:inst13|RD
        Info: Destination node OutCLK~output
Info: Automatically promoted node CLKD16:inst5|CLKout 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node CLKD16:inst5|CLKout~0
        Info: Destination node CLKD16:inst10|CLKout
Info: Automatically promoted node MyRx:inst1|DataReady 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node Decode:inst3|SetTrigTime
        Info: Destination node Decode:inst3|SoftReload
Info: Automatically promoted node Decode:inst3|SetTrigTime 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node Decode:inst3|SetTrigTime~0
        Info: Destination node SetTrigTime~output
Info: Automatically promoted node CLKD16:inst22|CLKout 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node CLKD16:inst22|CLKout~0
Info: Automatically promoted node CLKD16:inst10|CLKout 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node CLKD16:inst12|CLKout
        Info: Destination node CLKD16:inst10|CLKout~0
Info: Automatically promoted node CLKD16:inst12|CLKout 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node CLKD16:inst21|CLKout
        Info: Destination node CLKD16:inst12|CLKout~0
Info: Automatically promoted node CLKD16:inst21|CLKout 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node CLKD16:inst22|CLKout
        Info: Destination node CLKD16:inst21|CLKout~0
        Info: Destination node LED[1]~output
Info: Automatically promoted node core:inst14|ENOUT 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node MyUart:inst15|Tx~2
        Info: Destination node OutputController:inst13|DataOut[3]~10
        Info: Destination node MyUart:inst15|index~10
        Info: Destination node MyUart:inst15|always0~1
        Info: Destination node MyUart:inst15|Tx~3
        Info: Destination node ENOUT~output
Info: Starting register packing
Info: Finished register packing
    Extra Info: Packed 16 registers into blocks of type I/O Input Buffer
    Extra Info: Packed 77 registers into blocks of type I/O Output Buffer
    Extra Info: Created 77 register duplicates
Info: Starting Vectorless Power Activity Estimation
Info: Completed Vectorless Power Activity Estimation
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 192 (unused VREF, 2.5V VCCIO, 20 input, 172 output, 0 bidirectional)
        Info: I/O standards used: 2.5 V.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 5 total pin(s) used --  28 pins available
        Info: I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  48 pins available
        Info: I/O bank number 3 does not use VREF pins and has 2.5V VCCIO pins. 1 total pin(s) used --  45 pins available
        Info: I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  41 pins available
        Info: I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  46 pins available
        Info: I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  42 pins available
        Info: I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  46 pins available
        Info: I/O bank number 8 does not use VREF pins and has 2.5V VCCIO pins. 1 total pin(s) used --  42 pins available
Warning: PLL "UartPLL:inst19|altpll:altpll_component|UartPLL_altpll:auto_generated|pll1" input clock inclk[0] is not fully compensated and may have reduced jitter performance because it is fed by a non-dedicated input
    Info: Input port INCLK[0] of node "UartPLL:inst19|altpll:altpll_component|UartPLL_altpll:auto_generated|pll1" is driven by CLKIN~inputclkctrl which is OUTCLK output port of Clock control block type node CLKIN~inputclkctrl
Critical Warning: PLL clock output PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|wire_pll1_clk[0] feeding the core has illegal output frequency of 500.0 MHz that must be less than 472.6 MHz
Critical Warning: PLL clock output PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|wire_pll1_clk[1] feeding the core has illegal output frequency of 500.0 MHz that must be less than 472.6 MHz
Warning: PLL "RandomSeq:inst8|RandomPLLs:inst|altpll:altpll_component|RandomPLLs_altpll:auto_generated|pll1" in Source Synchronous mode with compensated output clock set to clk[0] is not fully compensated because it does not feed an I/O input register
Warning: PLL "RandomSeq:inst8|RandomPLLs:inst|altpll:altpll_component|RandomPLLs_altpll:auto_generated|pll1" output port clk[0] feeds output pin "TestOut[2]~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning: PLL "RandomSeq:inst8|RandomPLLs:inst|altpll:altpll_component|RandomPLLs_altpll:auto_generated|pll1" output port clk[0] feeds output pin "TestOut[1]~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning: PLL "RandomSeq:inst8|RandomPLLs:inst|altpll:altpll_component|RandomPLLs_altpll:auto_generated|pll1" output port clk[0] feeds output pin "TestOut[0]~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning: PLL "RandomSeq:inst8|RandomPLLs:inst|altpll:altpll_component|RandomPLLs_altpll:auto_generated|pll1" output port clk[1] feeds output pin "TestOut[7]~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning: PLL "RandomSeq:inst8|RandomPLLs:inst|altpll:altpll_component|RandomPLLs_altpll:auto_generated|pll1" output port clk[1] feeds output pin "TestOut[6]~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning: PLL "RandomSeq:inst8|RandomPLLs:inst|altpll:altpll_component|RandomPLLs_altpll:auto_generated|pll1" output port clk[1] feeds output pin "TestOut[5]~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning: PLL "RandomSeq:inst8|RandomPLLs:inst|altpll:altpll_component|RandomPLLs_altpll:auto_generated|pll1" output port clk[1] feeds output pin "TestOut[4]~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning: PLL "RandomSeq:inst8|RandomPLLs:inst|altpll:altpll_component|RandomPLLs_altpll:auto_generated|pll1" output port clk[2] feeds output pin "TestOut[11]~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning: PLL "RandomSeq:inst8|RandomPLLs:inst|altpll:altpll_component|RandomPLLs_altpll:auto_generated|pll1" output port clk[2] feeds output pin "TestOut[10]~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning: PLL "RandomSeq:inst8|RandomPLLs:inst|altpll:altpll_component|RandomPLLs_altpll:auto_generated|pll1" output port clk[2] feeds output pin "TestOut[9]~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning: PLL "RandomSeq:inst8|RandomPLLs:inst|altpll:altpll_component|RandomPLLs_altpll:auto_generated|pll1" output port clk[2] feeds output pin "TestOut[8]~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Info: Starting physical synthesis optimizations for speed
Info: Starting physical synthesis algorithm automatic asynchronous signal pipelining
Info: Automatic asynchronous signal pipelining - Evaluation Phase
    Info: Asynchronous signal |Block1|core:inst14|ENOUT~clkctrl
        Info: Signal is critical
        Info: Signal fans out to non asynchronous inputs at node |Block1|MyUart:inst15|Tx~2. No action will be taken
    Info: Asynchronous signal |Block1|core:inst14|ClrFIFO~_Duplicate_1
        Info: Signal not critical. No action is required
    Info: Asynchronous signal |Block1|PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|pll_reconfig_circuit:u2|pll_reconfig_circuit_pllrcfg_go91:pll_reconfig_circuit_pllrcfg_go91_component|pll_areset~0
        Info: Signal not critical. No action is required
    Info: Asynchronous signal |Block1|inst20~0
        Info: Signal not critical. No action is required
    Info: Asynchronous signal |Block1|inst7~1
        Info: Signal is critical
        Info: No synchronization register generates this signal. No action will be taken.
    Info: Asynchronous signal |Block1|core:inst14|state[3]~_Duplicate_2
        Info: Signal is critical
        Info: Signal fans out to non asynchronous inputs at node |Block1|core:inst14|always2~0. No action will be taken
    Info: Found 6 asynchronous signals of which 0 will be pipelined
Info: Physical synthesis algorithm automatic asynchronous signal pipelining complete
Info: Starting physical synthesis algorithm register retiming
Info: Physical synthesis algorithm register retiming complete: estimated slack improvement of 1900 ps
Info: Starting physical synthesis algorithm combinational resynthesis using boolean division
Info: Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 712 ps
Info: Starting physical synthesis algorithm register retiming
Info: Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info: Physical synthesis optimizations for speed complete: elapsed CPU time is 00:01:50
Critical Warning: PLL clock output PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|wire_pll1_clk[0] feeding the core has illegal output frequency of 500.0 MHz that must be less than 472.6 MHz
Critical Warning: PLL clock output PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|wire_pll1_clk[1] feeding the core has illegal output frequency of 500.0 MHz that must be less than 472.6 MHz
Info: Fitter preparation operations ending: elapsed time is 00:02:02
Info: Fitter placement preparation operations beginning
Info: Starting Vectorless Power Activity Estimation
Info: Completed Vectorless Power Activity Estimation
Info: Fitter placement preparation operations ending: elapsed time is 00:00:04
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:01:25
Info: Starting physical synthesis optimizations for speed
Info: Starting physical synthesis algorithm automatic asynchronous signal pipelining
Info: Automatic asynchronous signal pipelining - Execution Phase
Info: Physical synthesis algorithm automatic asynchronous signal pipelining complete
Info: Starting physical synthesis algorithm register retiming
Info: Starting Vectorless Power Activity Estimation
Info: Completed Vectorless Power Activity Estimation
Info: Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm combinational resynthesis using boolean division
Info: Starting Vectorless Power Activity Estimation
Info: Completed Vectorless Power Activity Estimation
Info: Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm logic and register replication
Info: Starting Vectorless Power Activity Estimation
Info: Completed Vectorless Power Activity Estimation
Info: Physical synthesis algorithm logic and register replication complete: estimated slack improvement of 2544 ps
Info: Physical synthesis optimizations for speed complete: elapsed CPU time is 00:02:51
Info: Estimated most critical path is register to register delay of 3.125 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X19_Y15_N0; Fanout = 2; REG Node = 'AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[0]~_Duplicate_1_Duplicate_34'
    Info: 2: + IC(0.216 ns) + CELL(0.436 ns) = 0.652 ns; Loc. = LAB_X19_Y15_N0; Fanout = 2; COMB Node = 'AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_comb_bita0~COUT'
    Info: 3: + IC(0.000 ns) + CELL(0.058 ns) = 0.710 ns; Loc. = LAB_X19_Y15_N0; Fanout = 2; COMB Node = 'AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_comb_bita1~COUT'
    Info: 4: + IC(0.000 ns) + CELL(0.058 ns) = 0.768 ns; Loc. = LAB_X19_Y15_N0; Fanout = 2; COMB Node = 'AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_comb_bita2~COUT'
    Info: 5: + IC(0.000 ns) + CELL(0.058 ns) = 0.826 ns; Loc. = LAB_X19_Y15_N0; Fanout = 2; COMB Node = 'AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_comb_bita3~COUT'
    Info: 6: + IC(0.000 ns) + CELL(0.058 ns) = 0.884 ns; Loc. = LAB_X19_Y15_N0; Fanout = 2; COMB Node = 'AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_comb_bita4~COUT'
    Info: 7: + IC(0.000 ns) + CELL(0.058 ns) = 0.942 ns; Loc. = LAB_X19_Y15_N0; Fanout = 2; COMB Node = 'AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_comb_bita5~COUT'
    Info: 8: + IC(0.000 ns) + CELL(0.058 ns) = 1.000 ns; Loc. = LAB_X19_Y15_N0; Fanout = 2; COMB Node = 'AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_comb_bita6~COUT'
    Info: 9: + IC(0.000 ns) + CELL(0.058 ns) = 1.058 ns; Loc. = LAB_X19_Y15_N0; Fanout = 2; COMB Node = 'AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_comb_bita7~COUT'
    Info: 10: + IC(0.000 ns) + CELL(0.058 ns) = 1.116 ns; Loc. = LAB_X19_Y15_N0; Fanout = 2; COMB Node = 'AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_comb_bita8~COUT'
    Info: 11: + IC(0.000 ns) + CELL(0.058 ns) = 1.174 ns; Loc. = LAB_X19_Y15_N0; Fanout = 1; COMB Node = 'AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_comb_bita9~COUT'
    Info: 12: + IC(0.000 ns) + CELL(0.455 ns) = 1.629 ns; Loc. = LAB_X19_Y15_N0; Fanout = 4; COMB Node = 'AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_comb_bita10'
    Info: 13: + IC(1.088 ns) + CELL(0.408 ns) = 3.125 ns; Loc. = DDIOOUTCELL_X16_Y29_N4; Fanout = 1; REG Node = 'AllStore:inst2|FIFO:inst|scfifo:scfifo_component|scfifo_k0c1:auto_generated|a_dpfifo_ku81:dpfifo|cntr_go7:usedw_counter|counter_reg_bit[10]'
    Info: Total cell delay = 1.821 ns ( 58.27 % )
    Info: Total interconnect delay = 1.304 ns ( 41.73 % )
Info: Fitter routing operations beginning
Info: Starting Vectorless Power Activity Estimation
Info: Completed Vectorless Power Activity Estimation
Info: 8 (of 6282) connections in the design require a large routing delay to satisfy hold requirements. Refer to the Fitter report for a summary of the relevant clock transfers. Also, check the circuit's timing constraints and clocking methodology, especially multicycles and gated clocks.
Info: Average interconnect usage is 8% of the available device resources
    Info: Peak interconnect usage is 22% of the available device resources in the region that extends from location X21_Y10 to location X30_Y19
Info: Fitter routing operations ending: elapsed time is 00:00:52
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Critical Warning: PLL clock output PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|wire_pll1_clk[0] feeding the core has illegal output frequency of 500.0 MHz that must be less than 472.6 MHz
Critical Warning: PLL clock output PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|wire_pll1_clk[1] feeding the core has illegal output frequency of 500.0 MHz that must be less than 472.6 MHz
Critical Warning: PLL clock output PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|wire_pll1_clk[0] feeding the core has illegal output frequency of 500.0 MHz that must be less than 472.6 MHz
Critical Warning: PLL clock output PLL_Reconfig_TOP:inst|altpll_reconfig_rom:inst|the_pll:u1|altpll:altpll_component|the_pll_altpll:auto_generated|wire_pll1_clk[1] feeding the core has illegal output frequency of 500.0 MHz that must be less than 472.6 MHz
Info: Generated suppressed messages file Z:/FCD-3009-1.1/DE0/LogicAnalyzer/FPGA_LE/DE0_Default.fit.smsg
Info: Quartus II Fitter was successful. 0 errors, 37 warnings
    Info: Peak virtual memory: 379 megabytes
    Info: Processing ended: Tue Nov 08 20:53:31 2011
    Info: Elapsed time: 00:06:39
    Info: Total CPU time (on all processors): 00:07:58


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in Z:/FCD-3009-1.1/DE0/LogicAnalyzer/FPGA_LE/DE0_Default.fit.smsg.


