[Inputs]
clk
rst
tx_end
[Outputs]
tx_req
[BiDir]
