# 6章 CDECvの制御部の構成

制御部の役割は、5章でみてきた命令サイクルの各ステップの処理をデータパス部において実現できるよう、適切な制御信号を適切なタイミングで生成することです。
CDECvの制御部は、データパス部より命令コードI[7:0]とフラグ信号SZCy[2:0]を入力として受け取り、制御信号(xsrc[2:0], xdst[2:0], aluop[3:0], Rwe, FLGwe, MEMwe)を出力する有限状態機械(Finite State Machine)として実現できます。

## 制御部の構成

![CDECvの制御部の構造](./assets/control_unit_fsm.png "CDECvの制御部の構造")

<図6.1 CDECvの制御部の構造>
