<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>üîá üë®üèø‚Äçüé§ üßóüèø Composants mat√©riels du MPS embarqu√© du chasseur d'attaque unifi√© F-35 üôâ ü§∂ üë®üèΩ‚Äç‚öïÔ∏è</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="Les priorit√©s de l'aviation militaire moderne sont ax√©es sur la connaissance de la situation de haute qualit√©, de sorte que le chasseur moderne est un...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>Composants mat√©riels du MPS embarqu√© du chasseur d'attaque unifi√© F-35</h1><div class="post__body post__body_full"><div class="post__text post__text-html" id="post-content-body" data-io-article-url="https://habr.com/ru/post/453538/"><p> Les priorit√©s de l'aviation militaire moderne sont ax√©es sur la connaissance de la situation de haute qualit√©, de sorte que le chasseur moderne est un essaim volant de capteurs de haute technologie.  Les informations de ces capteurs sont collect√©es, trait√©es et pr√©sent√©es √† l'utilisateur par un syst√®me de microprocesseur embarqu√© (MPS).  Hier, des hybrides HPEC (y compris CPU, GPU et FPGA) ont √©t√© utilis√©s pour l'impl√©menter.  Aujourd'hui, pour sa mise en ≈ìuvre, des syst√®mes SoC monopuce sont utilis√©s, qui, en plus d'assembler tous les composants sur un m√™me chipset, organisent √©galement un r√©seau intra-puce (NoC) comme alternative au r√©seau de transmission de donn√©es traditionnel.  Demain, lorsque les syst√®mes SoC deviendront encore plus matures, l'arriv√©e de la nano√©lectronique polymorphe est attendue, ce qui entra√Ænera une augmentation significative de la productivit√© et r√©duira le taux d'obsolescence. </p><br><p><img src="https://habrastorage.org/webt/ta/s5/kp/tas5kpr3zp5rfqyobt6jftnfmac.jpeg"></p><a name="habracut"></a><br><h2 id="vvedenie">  Pr√©sentation </h2><br><p>  Si, √† l'√®re des chasseurs de 4e g√©n√©ration, les indicateurs de sup√©riorit√© au combat √©taient la vitesse √©lev√©e et la consommation d'√©nergie √©conomique, alors √† l'√®re des combattants de 5e g√©n√©ration, la sup√©riorit√© au combat est mesur√©e, tout d'abord, par la qualit√© de la conscience de la situation.  [6] Par cons√©quent, un chasseur moderne est un essaim volant de toutes sortes de capteurs de haute technologie, offrant un total de ¬´conscience situationnelle √† 360 degr√©s¬ª.  [5] La collecte d'informations √† partir de ces capteurs, son traitement et les performances digestibles pour le pilote n√©cessitent une puissance de calcul consid√©rable. </p><br><p>  Tous ces calculs doivent √™tre effectu√©s √† bord, car l'intensit√© totale du flux de donn√©es d'entr√©e provenant de l'ensemble des capteurs (cam√©ras vid√©o, radars, capteurs ultraviolets et infrarouges, lidar, sonar, etc.) d√©passe la bande passante des canaux de communication externes √† <em>grande vitesse</em> d'au moins 1000 fois.  [2] Le traitement du signal √† bord est √©galement int√©ressant car il permet au pilote de recevoir des informations pertinentes en temps r√©el. </p><br><p>  Par ¬´digestibilit√© de la pr√©sentation¬ª, on entend que toutes les informations, aussi h√©t√©rog√®nes soient-elles, doivent √™tre synth√©tis√©es en un seul ¬´tableau th√©√¢tral des hostilit√©s¬ª [9], dont l'interpr√©tation ne doit pas se transformer en une t√¢che analytique d√©routante (comme c'√©tait le cas dans l'ancien mod√®les de chasseurs, o√π le pilote devait surveiller simultan√©ment une dizaine d‚Äô√©crans). </p><br><p><img src="https://habrastorage.org/webt/rq/xs/i-/rqxsi-lsxfmne0ezskgy8vftidy.jpeg"></p><br><h2 id="vysokoproizvoditelnaya-integrirovannaya-sistema">  Syst√®me int√©gr√© haute performance </h2><br><p>  La responsabilit√© de cette production th√©√¢trale, ou, pour le dire plus formellement, la responsabilit√© de r√©soudre cette t√¢che complexe et complexe incombe au MPS embarqu√©, qui, en plus des performances √©lev√©es, devrait √©galement fournir un niveau suffisamment faible de SWaP (taille, poids et consommation d'√©nergie), qui est en soi un ¬´probl√®me persistant¬ª ".  [8] Aujourd'hui, une solution populaire (mais pas la plus avanc√©e) √† cet √©gard est l'utilisation de trois processeurs diff√©rents situ√©s dans un seul bo√Ætier: CPU, GPU et FPGA.  Le nom √©tabli pour cet hybride est HPEC (High Performance Integrated System).  [2] La cl√©, hybride, d'une mise en ≈ìuvre r√©ussie est l'architecture r√©fl√©chie du MPS, qui prend les meilleures caract√©ristiques de chaque processeur et contourne leurs faiblesses.  Le but de l'architecture HPEC est d'obtenir l'effet de synergie - lorsque les performances du syst√®me hybride final d√©passent consid√©rablement les performances totales de ses composants.  T.O.  L'architecture hybride combine plusieurs types de processeurs diff√©rents dans un seul package.  L'id√©e est que si vous utilisez les points forts de chaque composant individuel, vous pouvez construire un syst√®me HPEC avanc√© qui se traduira par des performances √©tonnantes, et leur b√©b√© sera un b√©b√©-SWaP.  [10] Examinons plus en d√©tail chacun des trois composants de l'architecture HPEC. </p><br><p><img src="https://habrastorage.org/webt/3u/yp/mt/3uypmt1jusk3wfuohmp_ajhfm0q.jpeg">  <em>Exemple hybride HPEC</em> </p><br><div class="spoiler">  <b class="spoiler_title">Barre lat√©rale: un exemple en direct d'un hybride HPEC</b> <div class="spoiler_text"><p>  Comme illustration en direct de l'hybride HPEC, vous pouvez utiliser la cam√©ra portable AdLink NEON-1040 x86 (4 m√©gapixels, 60 images par seconde), con√ßue pour les environnements difficiles.  Il est √©quip√© de FPGA et de GPU qui fournissent des technologies de traitement d'image avanc√©es, ainsi que d'un processeur quadric≈ìur (Intel Atom, 1,9 GHz), de sorte que les algorithmes de traitement peuvent √™tre mis en ≈ìuvre en tant que programmes compatibles x86.  En outre, la cam√©ra dispose de 32 Go d'espace disque √† bord, o√π vous pouvez stocker des vid√©os, des programmes et des donn√©es d'archives.  [13] <img src="https://habrastorage.org/webt/m_/2l/rf/m_2lrfpbbsxc5rc-5ywaprign0g.jpeg">  <em>Cam√©ra AdLink</em> </p></div></div><br><p>  L'avantage du FPGA est que les algorithmes y sont impl√©ment√©s dans le mat√©riel, et une telle impl√©mentation, comme vous le savez, est toujours plus rapide.  De plus, fonctionnant √† des vitesses d'horloge relativement faibles de l'ordre de centaines de MHz, les FPGA peuvent effectuer des dizaines de milliers de calculs par cycle d'horloge et consomment encore beaucoup moins d'√©nergie que les GPU.  Le FPGA est √©galement difficile √† concurrencer en temps de r√©ponse (des centaines de nanosecondes contre une douzaine de microsecondes que le GPU peut fournir).  Il convient √©galement de noter que les FPGA modernes ont la capacit√© de se reconfigurer dynamiquement: ils peuvent √™tre reprogramm√©s √† la vol√©e (sans red√©marrage ni arr√™t) - pour adapter les algorithmes aux conditions de fonctionnement changeantes.  Par cons√©quent, FPGA (par exemple, Xilinx) est bon pour le traitement primaire des donn√©es re√ßues des capteurs.  Il filtre les informations brutes provenant des capteurs et transmet un flux utile plus compress√©.  Le FPGA est indispensable ici, car un flux de donn√©es homog√®ne, dont le traitement est √©galement facile √† parall√©liser, est exactement la t√¢che o√π FPGA est le leader du genre. </p><br><div class="spoiler">  <b class="spoiler_title">Encadr√©: Conception d'un DSP sur FPGA</b> <div class="spoiler_text"><p>  Traditionnellement, les FPGA sont programm√©s dans le langage VHDL de bas niveau.  Cependant, Xilinx a pu int√©grer le processus de d√©veloppement √† un environnement d'outils aussi puissant que MathWorks Simulink.  L'une des fonctionnalit√©s int√©ressantes de Simulink est son int√©gration avec MatLab, qui est √† son tour l'outil de mod√©lisation d'algorithme le plus populaire pour le traitement du signal militaire et commercial;  quant √† la conception des composants DSP, ici MatLab est g√©n√©ralement la norme de facto.  Une telle int√©gration permet au d√©veloppeur d'utiliser des codes logiciels et des utilitaires d√©velopp√©s dans MatLab.  Ce qui √† son tour facilite et acc√©l√®re le cycle de conception.  En particulier parce que l'essentiel du test du syst√®me final se d√©place vers l'environnement MatLab, o√π il est beaucoup plus pratique de le faire que lorsque vous travaillez avec des outils FPGA traditionnels.  [1] </p></div></div><br><p>  <strong>Les FPGA</strong> sont actuellement au c≈ìur des sous-syst√®mes les plus critiques des MPS embarqu√©s de l'aviation militaire: un ordinateur de commande embarqu√©, un syst√®me de navigation, des affichages de cabine, des syst√®mes de freinage, des r√©gulateurs de temp√©rature et de pression de cabine, des dispositifs d'√©clairage et des unit√©s de commande de moteur d'avion.  [14] Les FPGA sont √©galement au c≈ìur des communications de r√©seau embarqu√©es, des syst√®mes de guidage √©lectro-optiques et d'autres types de calcul intensif gourmand en ressources pour les ¬´modules avioniques int√©gr√©s¬ª (IMA) √† bord d'un ¬´chasseur unifi√©¬ª (JSF), comme le F-35.  [5] </p><br><p>  <strong>GPU</strong> (par exemple, Nvidia Tesla) - bon pour le traitement parall√®le d'algorithmes avec math√©matiques intensives et virgule flottante.  Il le fait mieux que FPGA et CPU.  La conception parall√®le massive du GPU - compos√© de plusieurs centaines de c≈ìurs - vous permet de traiter des algorithmes parall√®les beaucoup plus rapidement que le CPU.  Le FPGA est √©galement bon pour le traitement parall√®le, bien s√ªr, mais pas pour les op√©rations en virgule flottante.  Le FPGA seul ne sait pas comment les faire, tandis que le GPU moderne fournit un billion d'op√©rations en virgule flottante par seconde - ce qui, par exemple, est tr√®s utile pour des t√¢ches telles que l'assemblage de plusieurs flux vid√©o gigapixels. </p><br><p>  <strong>Un processeur multic≈ìur</strong> (par exemple Intel Core i7) est bon pour le traitement cognitif. </p><br><p>  Ainsi, en prenant les meilleures caract√©ristiques de tous les processeurs et en contournant leurs faiblesses, vous pouvez obtenir une puissance de calcul extraordinaire.  De plus, d'autres processeurs sp√©cialis√©s peuvent √™tre inclus dans HPEC pour atteindre des performances encore plus √©lev√©es.  Par exemple, pour r√©soudre les probl√®mes d'un syst√®me de navigation embarqu√©, PPU (Physics Processing Unit) peut √™tre utilis√© - un acc√©l√©rateur mat√©riel de calculs physiques optimis√© pour travailler avec la dynamique des solides, des liquides et des corps mous, pour la d√©tection de collision, pour l'analyse par √©l√©ments finis, pour l'analyse des d√©fauts d'objets et etc.  [11] D'autres exemples de processeurs sp√©cialis√©s sont un acc√©l√©rateur mat√©riel pour le traitement des signaux radar [1] et un acc√©l√©rateur mat√©riel pour l'analyse des graphes, [12] qui seront indispensables pour le traitement des "big data".  Dans un avenir pr√©visible - en raison de la r√©duction du co√ªt du mat√©riel et de la simplification du processus de d√©veloppement - on s'attend √† l'apparition d'une grande vari√©t√© d'acc√©l√©rateurs mat√©riels, qui reconstitueront le &lt;&lt; syst√®me p√©riodique d'√©l√©ments primaires de calcul &gt;&gt; [10], gr√¢ce auquel le processus alchimique de conception technique deviendra encore plus efficace. </p><br><div class="spoiler">  <b class="spoiler_title">Barre lat√©rale: HPEC sur un seul chipset</b> <div class="spoiler_text"><p>  Les d√©veloppeurs des √©l√©ments hautes performances de l'industrie militaire (HPEC) utilisent souvent un duo d'un processeur haut de gamme d'Intel et FPGA d'Altera.  R√©pondant aux besoins des d√©veloppeurs, Intel int√®gre <em>aujourd'hui</em> les FPGA Altera (qui ont r√©cemment fait partie d'Intel) dans ses processeurs haut de gamme.  <em>Demain,</em> Intel pr√©voit de fournir aux d√©veloppeurs la possibilit√© de personnaliser les processeurs - avec leurs propres composants ASIC, pour lesquels il collabore avec eASIC.  [4] L'int√©r√™t pour les composants ASIC est d√ª au fait que, quelle que soit la rapidit√© et l'efficacit√© √©nerg√©tique des composants FPGA, les fournisseurs d'ASIC promettent un doublement des performances avec une r√©duction de 80% de la consommation d'√©nergie.  [3] </p></div></div><br><h2 id="usadka-mps-na-odin-chipset">  R√©tr√©cir MPS sur un chipset </h2><br><p>  Nous avons donc examin√© l'architecture HPEC, qui est capable de fournir des performances √©lev√©es avec un niveau de SWaP assez faible.  Cependant, √† cet √©gard, il existe une solution plus avanc√©e: le concept SoC, dont l'essence est de <em>placer l'ensemble du syst√®me de microprocesseur - sur un m√™me chipset</em> .  SoC combine la programmabilit√© du processeur avec la configurabilit√© mat√©rielle du FPGA, offrant un niveau in√©gal√© de performances, de flexibilit√© et d'√©volutivit√© du syst√®me. </p><br><p>  Un changement significatif √† cet √©gard vers le composant logiciel permet de cr√©er des syst√®mes multifonctionnels avec des capacit√©s toujours croissantes et une taille et un co√ªt toujours d√©croissants.  L'utilisation de composants reprogrammables permet √©galement des mises √† jour moins ch√®res et plus rapides des syst√®mes h√©rit√©s - sans avoir besoin de mises √† jour mat√©rielles avec chaque am√©lioration incr√©mentielle de leur architecture, ce qui est particuli√®rement important pour l'industrie militaire. </p><br><p><img src="https://habrastorage.org/webt/qz/qa/ty/qzqatytbp3f9_aerpdve-gs1lqy.jpeg"></p><br><p>  Un syst√®me SoC typique comprend: </p><br><ul><li>  microcontr√¥leur, processeur multic≈ìur ou c≈ìur DSP; </li><li>  blocs de m√©moire, avec un choix de: ROM, RAM, EEPROM et flash; </li><li>  minuteries, - y compris les g√©n√©rateurs et les boucles √† verrouillage de phase; </li><li>  les p√©riph√©riques, y compris les contre-temporisateurs, les temporisateurs en temps r√©el, les g√©n√©rateurs de marche et de r√©initialisation; </li><li>  interfaces externes, y compris les interfaces courantes: USB, FireWire, Ethernet, USART et SPI; </li><li>  interfaces analogiques, y compris les blocs DAC et ADC; </li><li>  r√©gulateurs de tension et circuits de gestion de l'alimentation; </li><li>  des bus de transmission de donn√©es √† travers lesquels tous les blocs ci-dessus √©changent des informations; </li><li>  Contr√¥leurs DMA situ√©s entre les interfaces externes et la m√©moire, qui vous permettent d'√©changer des donn√©es en contournant le c≈ìur du processeur, augmentant ainsi le d√©bit du SoC. </li></ul><br><p>  La nouvelle tendance d'une int√©gration SoC √† si grande √©chelle, dont la derni√®re goutte pour l'√©mergence a √©t√© la popularit√© croissante des processeurs √† huit c≈ìurs, est le ¬´r√©seau intra-puce¬ª (NoC).  Ce concept sugg√®re d' <em>abandonner les bus de transfert de donn√©es traditionnels et de les remplacer par un r√©seau intra-puce</em> .  Par exemple, Arteris Inc utilise le concept NoC pour g√©rer le trafic intra-puce et √©changer des signaux de contr√¥le, ce qui entra√Æne une augmentation significative du d√©bit.  [7] </p><br><p><img src="https://habrastorage.org/webt/we/f-/h-/wef-h-upv8tjyyvczkgzgvfdgjq.jpeg">  <em>Architecture du syst√®me SoC par Arteris Inc</em> </p><br><div class="spoiler">  <b class="spoiler_title">Encadr√©: un exemple en direct d'un syst√®me SoC</b> <div class="spoiler_text"><p>  Un exemple vivant d'un syst√®me SoC est Zynq Ultrascale + MPSoC de Xilinx.  Il s'agit d'un v√©ritable SoC tout compris.  Sur sa carte se trouvent: 1) logique programmable, 2) syst√®mes de processeur ARM A53 √† quatre c≈ìurs 64 bits, 3) m√©moire, 4) fonctions de s√©curit√©, 5) quatre r√©cepteurs gigabits.  Et tout cela sur un seul chipset!  L'architecture SoC promet aux utilisateurs finaux de nombreux avantages: des performances beaucoup plus √©lev√©es, un d√©veloppement et un lancement sur le march√© plus rapides, la possibilit√© d'utiliser l'exp√©rience de nombreuses ann√©es de d√©veloppement de solutions algorithmiques logicielles dans la conception de composants mat√©riels.  [7] <img src="https://habrastorage.org/webt/ed/gp/_q/edgp_q8fynuuksjvhrp7bu_lywc.jpeg">  <em>Xilinx 'Zynq Ultrascale + MPSoC</em> </p></div></div><br><h2 id="zaklyuchenie">  Conclusion </h2><br><p>  En r√©sumant l'examen des syst√®mes haute performance en g√©n√©ral, et SoC en particulier, en tant que leur repr√©sentant le plus populaire aujourd'hui, nous pouvons dire que l'√©volution du petit facteur de forme des syst√®mes informatiques embarqu√©s a eu lieu si rapidement, et son impact sur l'architecture et les capacit√©s du syst√®me est si vaste qu'il faudra peut-√™tre des ann√©es aux ing√©nieurs d'√©tudes pour int√©grer ce concept de pointe √† puce unique dans leurs solutions.  De plus, comme les efforts pour d√©velopper des syst√®mes SoC visent en grande partie √† rendre le mat√©riel obsol√®te aussi lentement que possible, ils tendent √† dominer les composants reprogrammables.  Par cons√©quent, il y a des raisons de croire que la nano√©lectronique de demain aura la capacit√© de se personnaliser enti√®rement, ce qui entra√Ænera la suppression totale de la fronti√®re entre la conception mat√©rielle et logicielle.  [7] En fait, un tel √©v√©nement marquera le d√©but d'une nouvelle √®re - la nano√©lectronique polymorphe, qui combine des caract√©ristiques conflictuelles telles que la flexibilit√© au niveau logiciel et l'acc√©l√©ration mat√©rielle haute performance.  Cela permettra aux d√©veloppeurs de tirer de leurs architectures logicielles et mat√©rielles existantes uniquement leurs meilleures caract√©ristiques, et leurs faiblesses ne sont pas quelque chose √† ignorer (comme cela se fait lors de la conception d'une architecture HPEC), et en principe ne pas √™tre inclus dans la conception finale de l'appareil.  Dans le m√™me temps, la probabilit√© d'atteindre l'effet de synergie (qui a √©t√© discut√© dans la discussion de l'architecture HPEC) est consid√©rablement augment√©e.  Cela jouera sans aucun doute un r√¥le cl√© dans l'am√©lioration de la qualit√© de la connaissance de la situation qui, comme cela a √©t√© dit au d√©but de l'article, est aujourd'hui la cl√© de la sup√©riorit√© militaire.  Non seulement dans l'espace a√©rien, mais dans le reste du ¬´th√©√¢tre d'op√©rations¬ª. </p><br><p><img src="https://habrastorage.org/webt/fp/fb/fg/fpfbfgmcrkug9eau31yknuo8ufs.jpeg"></p><br><div class="spoiler">  <b class="spoiler_title">Bibliographie</b> <div class="spoiler_text"><ol><li>  <em>David Leas.</em>  Prototypage rapide du traitement du signal radar // Bord d'attaque: capteurs.  7 (2), 2012. pp.  76-79. </li><li>  <em>Courtney E. Howard.</em>  HPEC permet le traitement de donn√©es embarqu√© pour une surveillance persistante // √âlectronique militaire et a√©rospatiale: informatique embarqu√©e hautes performances.  27 (7), 2016. pp.  16-21. </li><li>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">Chemin de migration ASIC bas√© sur les cellules</a> . </li><li>  <em>John Keller</em>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">Intel renforcera ses offres de microprocesseurs et FPGA int√©gr√©s avec l'acquisition d'Altera</a> . </li><li>  <em>Courtney E. Howard.</em>  Traitement vid√©o et image √† la pointe // Electronique militaire et a√©rospatiale: avionique progressive.  22 (8), 2011. </li><li>  <em>St√©phanie Anne Fraioli.</em>  Prise en charge du renseignement pour le F-35A Lightning II // Air &amp; Space Power Journal.  30 (2), 2016. pp.  106-109. </li><li>  <em>JR Wilson.</em>  R√©duction des cartes dans les syst√®mes sur puce // √âlectronique militaire et a√©rospatiale: Guide de l'acheteur.  27 (3), 2016. pp.  19-25. </li><li>  <em>Courtney Howard</em>  Donn√©es demand√©es: r√©pondre √† l'appel √† communications // Electronique militaire et a√©rospatiale: Wearable Electronics.  27 (9), 2016. </li><li>  <em>Prelipcean G., Boscoianu M., Moisescu F.Nouvelles</em> id√©es sur le soutien de l'intelligence artificielle dans les applications militaires, dans R√©centes avanc√©es en intelligence artificielle, ing√©nierie des connaissances et bases de donn√©es, AIKED'10, 2010. <br>  10. <em>John Keller.</em>  Les architectures de processeurs hybrides r√©pondent aux demandes de SWaP // Electronique militaire et a√©rospatiale: mises √† niveau avioniques.  26 (2), 2015. pp.  18-24. </li><li>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">ASUS PhysX P1 (bas√© sur PPU Ageia PhysX)</a> . </li><li>  Annonce g√©n√©rale de l'agence: Hi√©rarchical Identify Verify Exploit (HIVE) Microsystems Technology Office DARPA-BAA-16-52 10 ao√ªt 2016. </li><li>  Cam√©ra intelligente robuste pour les environnements industriels pr√©sent√©e par ADLINK // √âlectronique militaire et a√©rospatiale: informatique embarqu√©e haute performance.  27 (7), 2016.p.  27. </li><li>  <em>Courtney Howard</em>  Avionique: une longueur d'avance // Electronique militaire et a√©rospatiale: innovations en avionique.  24 (6), 2013. pp.  10-17. </li></ol><br><p>  <strong>PS.</strong>  L'article a √©t√© initialement publi√© dans <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">Components and Technologies</a> . </p></div></div></div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/fr453538/">https://habr.com/ru/post/fr453538/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../fr453526/index.html">ITSM - qu'est-ce que c'est et o√π commencer la mise en ≈ìuvre</a></li>
<li><a href="../fr453528/index.html">Psion SIBO - PDA qui n'ont m√™me pas besoin d'√™tre √©mul√©s</a></li>
<li><a href="../fr453532/index.html">Documents sur l'API Xamarin: source ouverte et disponibles maintenant</a></li>
<li><a href="../fr453534/index.html">Un professeur de physique conquiert le Big Data en √âcosse</a></li>
<li><a href="../fr453536/index.html">Suivi des examens: ExamCookie</a></li>
<li><a href="../fr453540/index.html">Comment la 5G changera notre approche du shopping et des r√©seaux sociaux</a></li>
<li><a href="../fr453542/index.html">Le robot √† quatre pattes a pu remorquer un avion pesant 3,3 tonnes</a></li>
<li><a href="../fr453544/index.html">D√©codeur √† sept segments utilisant √† la fois les sorties directes et inverses d'un compteur BCD</a></li>
<li><a href="../fr453546/index.html">Besoin d'un petit clavier - faites-le vous-m√™me</a></li>
<li><a href="../fr453548/index.html">Nous ravivons le freinage du Samsung Galaxy TAB 2 WiFi</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>