# intelight
Intelligent Traffic Light Control System for FPGA

## Arsitektur Sistem dan Diagram Blok Sub-Sistam
Arsitektur sistem dan diagram blok setiap sub-sistem dapat dilihat dengan membukan file intelight.drawio dengan menggunakan software online dengan alamat draw.io

## Verilog File
Verilog file dari proyek ini dapat diakses melalui [link ini](https://github.com/zulfikarna/intelight/tree/main/intelight.srcs/sources_1/new).
