<?xml version="1.0" encoding="utf-8" standalone="yes"?>
<rss version="2.0" xmlns:atom="http://www.w3.org/2005/Atom">
  <channel>
    <title>Set_output_delay on LANIAKEA</title>
    <link>https://e-laniakea.github.io/tags/set_output_delay/</link>
    <description>Recent content in Set_output_delay on LANIAKEA</description>
    <generator>Hugo -- gohugo.io</generator>
    <language>en</language>
    <managingEditor>nuno@n9o.xyz (LANIAKEA)</managingEditor>
    <webMaster>nuno@n9o.xyz (LANIAKEA)</webMaster>
    <copyright>© 2025 LANIAKEA</copyright>
    <lastBuildDate>Thu, 13 Nov 2025 00:00:00 +0000</lastBuildDate><atom:link href="https://e-laniakea.github.io/tags/set_output_delay/index.xml" rel="self" type="application/rss+xml" />
    
    <item>
      <title>FPGA 接口时序约束</title>
      <link>https://e-laniakea.github.io/docs/timing/</link>
      <pubDate>Thu, 13 Nov 2025 00:00:00 +0000</pubDate>
      <author>nuno@n9o.xyz (LANIAKEA)</author>
      <guid>https://e-laniakea.github.io/docs/timing/</guid>
      <description>&lt;h1 class=&#34;relative group&#34;&gt;FPGA 接口时序约束：set_input_delay / set_output_delay 详解
    &lt;div id=&#34;fpga-接口时序约束set_input_delay--set_output_delay-详解&#34; class=&#34;anchor&#34;&gt;&lt;/div&gt;
    
    &lt;span
        class=&#34;absolute top-0 w-6 transition-opacity opacity-0 -start-6 not-prose group-hover:opacity-100 select-none&#34;&gt;
        &lt;a class=&#34;text-primary-300 dark:text-neutral-700 !no-underline&#34; href=&#34;#fpga-%e6%8e%a5%e5%8f%a3%e6%97%b6%e5%ba%8f%e7%ba%a6%e6%9d%9fset_input_delay--set_output_delay-%e8%af%a6%e8%a7%a3&#34; aria-label=&#34;Anchor&#34;&gt;#&lt;/a&gt;
    &lt;/span&gt;
    
&lt;/h1&gt;
&lt;p&gt;在 FPGA 设计中，静态时序分析（STA）默认只知道 &lt;strong&gt;芯片内部&lt;/strong&gt; 的寄存器与逻辑延时。  而对于与 &lt;strong&gt;外部器件&lt;/strong&gt; 之间的接口（DDR、以太网、ADC/DAC、各种并行总线等），如果不告诉工具「数据和时钟在 PCB 上的真实关系」，  那么工具根本不知道什么时候数据会到达 FPGA 引脚，也就无法真正判断时序是否满足。&lt;code&gt;set_input_delay&lt;/code&gt; / &lt;code&gt;set_output_delay&lt;/code&gt; 就是用来把 &lt;strong&gt;外部器件 + PCB 走线&lt;/strong&gt; 的时序关系抽象成一个简单的「延时窗口」，让 STA 能够把整个链路的 &lt;strong&gt;setup / hold 裕量(slack)&lt;/strong&gt; 算出来。&lt;/p&gt;</description>
      
    </item>
    
  </channel>
</rss>
