<module name="PCIE1_DAT0" acronym="" XML_version="1.0" HW_revision="n/a" description="">
	<register id="CORE__CORE_DAT_SLV__PCIE_DAT0_pcie_data_mem" acronym="CORE__CORE_DAT_SLV__PCIE_DAT0_pcie_data_mem" offset="0x0" width="32" description="">
		<bitfield id="PCIE_DATA" width="32" begin="31" end="0" resetval="0x0" description="PCIE data region0" range="31 - 0" rwaccess="R/W"/>
	</register>
</module>