# SRAM芯片与DRAM芯片

- Dynamic Random Access Memory, 即动态RAM
- Static Random Access Memory, 即静态RAM

> DRAM用于主存、SRAM用于Cache; 现在的主存通常采用SDRAM芯片

## 对比

- DRAM芯片: 使用**栅极电容**存储信息
- SRAM芯片: 使用**双稳态触发器(六晶体管MOS)**存储信息

| 类型特点             | SRAM(静态RAM)        | DRAM(动态RAM)        |
| -------------------- | -------------------- | -------------------- |
| 存储信息             | 双稳态触发器         | 电容                 |
| 破坏性读出           | 否                   | 是                   |
| 读出后需要重写(再生) | 不用                 | 需要                 |
| 运行速度             | 快                   | 慢                   |
| 集成度               | 低                   | 高                   |
| 发热量               | 大                   | 小                   |
| 存储成本             | 高                   | 低                   |
| 易失/非易失性存储器  | 易失(断电后信息消失) | 易失(断电后信息消失) |
| 需要"刷新"?          | 不需要               | 需要                 |
| 送行列地址           | 同时送               | 分两次送             |

## DRAM的刷新

> "刷新"由存储器独立完成, 不需要CPU控制

- 分散刷新
- 集中刷新
- 异步刷新

1. 多久需要刷新一次? 刷新周期:一般为2ms
2. 每次刷新多少存储单元? 以行为单位, 每次刷新一行存储单元.
   - 为什么要用行列地址? 存储单元排列成 $2^{\frac{n}{2}} \times 2^{\frac{n}{2}}$的矩阵, 拆分为行列地址(DRAM行、列地址等长)
3. 如何刷新? 有硬件支持, 读出一行的信息后重新写入, 占用1个读/写周期
4. 在什么时刻刷新? 假设DRAM内部结构排列成128×128的形式, 读/写周期0.5us, 2ms共 2ms/0.5us = 4000 个周期.

![[Pasted image 20250819113227.png]]

## DRAM的地址线复用技术

> 导致地址线、地址引脚减半.

![[Pasted image 20250819113541.png]]

行、列地址分两次送, 可使地址线更少, 芯片引脚更少.
