TimeQuest Timing Analyzer report for adda_top
Tue Sep 29 17:23:24 2020
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'sys_clk'
 14. Slow 1200mV 85C Model Hold: 'sys_clk'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'sys_clk'
 16. Slow 1200mV 85C Model Datasheet Report
 17. Slow 1200mV 85C Model Metastability Report
 18. Slow 1200mV 0C Model Fmax Summary
 19. Slow 1200mV 0C Model Setup Summary
 20. Slow 1200mV 0C Model Hold Summary
 21. Slow 1200mV 0C Model Recovery Summary
 22. Slow 1200mV 0C Model Removal Summary
 23. Slow 1200mV 0C Model Minimum Pulse Width Summary
 24. Slow 1200mV 0C Model Setup: 'sys_clk'
 25. Slow 1200mV 0C Model Hold: 'sys_clk'
 26. Slow 1200mV 0C Model Minimum Pulse Width: 'sys_clk'
 27. Slow 1200mV 0C Model Datasheet Report
 28. Slow 1200mV 0C Model Metastability Report
 29. Fast 1200mV 0C Model Setup Summary
 30. Fast 1200mV 0C Model Hold Summary
 31. Fast 1200mV 0C Model Recovery Summary
 32. Fast 1200mV 0C Model Removal Summary
 33. Fast 1200mV 0C Model Minimum Pulse Width Summary
 34. Fast 1200mV 0C Model Setup: 'sys_clk'
 35. Fast 1200mV 0C Model Hold: 'sys_clk'
 36. Fast 1200mV 0C Model Minimum Pulse Width: 'sys_clk'
 37. Fast 1200mV 0C Model Datasheet Report
 38. Fast 1200mV 0C Model Metastability Report
 39. Multicorner Timing Analysis Summary
 40. Board Trace Model Assignments
 41. Input Transition Times
 42. Signal Integrity Metrics (Slow 1200mv 0c Model)
 43. Signal Integrity Metrics (Slow 1200mv 85c Model)
 44. Signal Integrity Metrics (Fast 1200mv 0c Model)
 45. Setup Transfers
 46. Hold Transfers
 47. Report TCCS
 48. Report RSKM
 49. Unconstrained Paths
 50. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name      ; adda_top                                            ;
; Device Family      ; Cyclone IV E                                        ;
; Device Name        ; EP4CE10F17C8                                        ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; adda_top.sdc  ; OK     ; Tue Sep 29 17:23:21 2020 ;
+---------------+--------+--------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; sys_clk    ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sys_clk } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 321.75 MHz ; 250.0 MHz       ; sys_clk    ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+---------+--------+------------------+
; Clock   ; Slack  ; End Point TNS    ;
+---------+--------+------------------+
; sys_clk ; 16.892 ; 0.000            ;
+---------+--------+------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+---------+-------+------------------+
; Clock   ; Slack ; End Point TNS    ;
+---------+-------+------------------+
; sys_clk ; 0.453 ; 0.000            ;
+---------+-------+------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+---------+-------+---------------------------------+
; Clock   ; Slack ; End Point TNS                   ;
+---------+-------+---------------------------------+
; sys_clk ; 9.706 ; 0.000                           ;
+---------+-------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'sys_clk'                                                                                                     ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 16.892 ; i2c_dri:u_i2c_dri|clk_cnt[9] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 20.000       ; -0.615     ; 2.494      ;
; 16.992 ; i2c_dri:u_i2c_dri|clk_cnt[9] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 2.928      ;
; 17.070 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 20.000       ; -0.615     ; 2.316      ;
; 17.114 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 20.000       ; -0.615     ; 2.272      ;
; 17.170 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 2.750      ;
; 17.187 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 20.000       ; -0.615     ; 2.199      ;
; 17.209 ; i2c_dri:u_i2c_dri|clk_cnt[9] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 2.711      ;
; 17.239 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 2.681      ;
; 17.270 ; i2c_dri:u_i2c_dri|clk_cnt[8] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 20.000       ; -0.615     ; 2.116      ;
; 17.324 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 20.000       ; -0.615     ; 2.062      ;
; 17.325 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 2.595      ;
; 17.370 ; i2c_dri:u_i2c_dri|clk_cnt[8] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 2.550      ;
; 17.389 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 2.531      ;
; 17.395 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 2.525      ;
; 17.404 ; i2c_dri:u_i2c_dri|clk_cnt[7] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 20.000       ; -0.615     ; 1.982      ;
; 17.427 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 2.493      ;
; 17.461 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 20.000       ; -0.615     ; 1.925      ;
; 17.475 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 2.445      ;
; 17.496 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 2.424      ;
; 17.504 ; i2c_dri:u_i2c_dri|clk_cnt[7] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 2.416      ;
; 17.514 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 2.406      ;
; 17.544 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 2.376      ;
; 17.553 ; seg_led:u_seg_led|clk_cnt[1] ; seg_led:u_seg_led|dri_clk    ; sys_clk      ; sys_clk     ; 20.000       ; -0.824     ; 1.624      ;
; 17.557 ; seg_led:u_seg_led|clk_cnt[3] ; seg_led:u_seg_led|dri_clk    ; sys_clk      ; sys_clk     ; 20.000       ; -0.824     ; 1.620      ;
; 17.585 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 2.335      ;
; 17.589 ; i2c_dri:u_i2c_dri|clk_cnt[8] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 2.331      ;
; 17.600 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 2.320      ;
; 17.621 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 2.299      ;
; 17.634 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 2.286      ;
; 17.646 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 2.274      ;
; 17.649 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 2.271      ;
; 17.657 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 20.000       ; -0.615     ; 1.729      ;
; 17.660 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 2.260      ;
; 17.670 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 2.250      ;
; 17.690 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 2.230      ;
; 17.693 ; seg_led:u_seg_led|clk_cnt[0] ; seg_led:u_seg_led|dri_clk    ; sys_clk      ; sys_clk     ; 20.000       ; -0.824     ; 1.484      ;
; 17.700 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 2.220      ;
; 17.712 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 2.208      ;
; 17.721 ; i2c_dri:u_i2c_dri|clk_cnt[9] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 2.199      ;
; 17.723 ; i2c_dri:u_i2c_dri|clk_cnt[7] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 2.197      ;
; 17.746 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 2.174      ;
; 17.762 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 2.158      ;
; 17.767 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 2.153      ;
; 17.774 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 2.146      ;
; 17.795 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 2.125      ;
; 17.795 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 2.125      ;
; 17.816 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 2.104      ;
; 17.820 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 2.100      ;
; 17.825 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 2.095      ;
; 17.836 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 2.084      ;
; 17.838 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 20.000       ; -0.615     ; 1.548      ;
; 17.839 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 2.081      ;
; 17.846 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 2.074      ;
; 17.849 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 2.071      ;
; 17.850 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 2.070      ;
; 17.865 ; seg_led:u_seg_led|clk_cnt[2] ; seg_led:u_seg_led|dri_clk    ; sys_clk      ; sys_clk     ; 20.000       ; -0.824     ; 1.312      ;
; 17.908 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 2.012      ;
; 17.908 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 2.012      ;
; 17.926 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 1.994      ;
; 17.938 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 1.982      ;
; 17.941 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 1.979      ;
; 17.941 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 1.979      ;
; 17.952 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[2] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 1.968      ;
; 17.966 ; i2c_dri:u_i2c_dri|clk_cnt[7] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 1.954      ;
; 17.966 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 1.954      ;
; 17.992 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 1.928      ;
; 17.993 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 1.927      ;
; 17.996 ; i2c_dri:u_i2c_dri|clk_cnt[7] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 1.924      ;
; 17.996 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 1.924      ;
; 18.038 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[2] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 1.882      ;
; 18.054 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 1.866      ;
; 18.059 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[1] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 1.861      ;
; 18.061 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 1.859      ;
; 18.084 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 1.836      ;
; 18.087 ; i2c_dri:u_i2c_dri|clk_cnt[8] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 1.833      ;
; 18.087 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 1.833      ;
; 18.126 ; i2c_dri:u_i2c_dri|clk_cnt[8] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 1.794      ;
; 18.222 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 1.698      ;
; 18.258 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 1.662      ;
; 18.260 ; i2c_dri:u_i2c_dri|clk_cnt[7] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 1.660      ;
; 18.395 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 1.525      ;
; 18.522 ; seg_led:u_seg_led|clk_cnt[0] ; seg_led:u_seg_led|clk_cnt[3] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 1.398      ;
; 18.569 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 1.351      ;
; 18.619 ; seg_led:u_seg_led|clk_cnt[0] ; seg_led:u_seg_led|clk_cnt[1] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 1.301      ;
; 18.638 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[2] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 1.282      ;
; 18.640 ; i2c_dri:u_i2c_dri|clk_cnt[8] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 1.280      ;
; 18.646 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 1.274      ;
; 18.651 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[1] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 1.269      ;
; 18.665 ; i2c_dri:u_i2c_dri|clk_cnt[7] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 1.255      ;
; 18.665 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 1.255      ;
; 18.671 ; seg_led:u_seg_led|clk_cnt[1] ; seg_led:u_seg_led|clk_cnt[3] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 1.249      ;
; 18.673 ; seg_led:u_seg_led|clk_cnt[1] ; seg_led:u_seg_led|clk_cnt[2] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 1.247      ;
; 18.678 ; seg_led:u_seg_led|clk_cnt[3] ; seg_led:u_seg_led|clk_cnt[2] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 1.242      ;
; 18.718 ; seg_led:u_seg_led|clk_cnt[1] ; seg_led:u_seg_led|clk_cnt[0] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 1.202      ;
; 18.721 ; seg_led:u_seg_led|clk_cnt[3] ; seg_led:u_seg_led|clk_cnt[0] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 1.199      ;
; 18.828 ; seg_led:u_seg_led|clk_cnt[0] ; seg_led:u_seg_led|clk_cnt[2] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 1.092      ;
; 19.000 ; i2c_dri:u_i2c_dri|clk_cnt[9] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 0.920      ;
; 19.003 ; seg_led:u_seg_led|clk_cnt[2] ; seg_led:u_seg_led|clk_cnt[3] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 0.917      ;
; 19.003 ; seg_led:u_seg_led|clk_cnt[2] ; seg_led:u_seg_led|clk_cnt[0] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 0.917      ;
; 19.062 ; seg_led:u_seg_led|clk_cnt[3] ; seg_led:u_seg_led|clk_cnt[3] ; sys_clk      ; sys_clk     ; 20.000       ; -0.081     ; 0.858      ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'sys_clk'                                                                                                     ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.453 ; seg_led:u_seg_led|clk_cnt[2] ; seg_led:u_seg_led|clk_cnt[2] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; seg_led:u_seg_led|clk_cnt[3] ; seg_led:u_seg_led|clk_cnt[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; seg_led:u_seg_led|clk_cnt[1] ; seg_led:u_seg_led|clk_cnt[1] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.465 ; seg_led:u_seg_led|clk_cnt[0] ; seg_led:u_seg_led|clk_cnt[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.758      ;
; 0.485 ; i2c_dri:u_i2c_dri|dri_clk    ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; seg_led:u_seg_led|dri_clk    ; seg_led:u_seg_led|dri_clk    ; sys_clk      ; sys_clk     ; 0.000        ; 0.049      ; 0.746      ;
; 0.499 ; seg_led:u_seg_led|clk_cnt[2] ; seg_led:u_seg_led|clk_cnt[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.792      ;
; 0.500 ; seg_led:u_seg_led|clk_cnt[2] ; seg_led:u_seg_led|clk_cnt[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.793      ;
; 0.509 ; i2c_dri:u_i2c_dri|clk_cnt[9] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.802      ;
; 0.716 ; seg_led:u_seg_led|clk_cnt[0] ; seg_led:u_seg_led|clk_cnt[2] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.009      ;
; 0.747 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; i2c_dri:u_i2c_dri|clk_cnt[7] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; i2c_dri:u_i2c_dri|clk_cnt[8] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[2] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.040      ;
; 0.749 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.042      ;
; 0.763 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[1] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; seg_led:u_seg_led|clk_cnt[1] ; seg_led:u_seg_led|clk_cnt[2] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.056      ;
; 0.765 ; seg_led:u_seg_led|clk_cnt[1] ; seg_led:u_seg_led|clk_cnt[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.058      ;
; 0.774 ; seg_led:u_seg_led|clk_cnt[0] ; seg_led:u_seg_led|clk_cnt[1] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.067      ;
; 0.777 ; seg_led:u_seg_led|clk_cnt[3] ; seg_led:u_seg_led|clk_cnt[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.070      ;
; 0.784 ; seg_led:u_seg_led|clk_cnt[1] ; seg_led:u_seg_led|clk_cnt[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.077      ;
; 0.824 ; seg_led:u_seg_led|clk_cnt[3] ; seg_led:u_seg_led|clk_cnt[2] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.117      ;
; 0.930 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.223      ;
; 0.972 ; seg_led:u_seg_led|clk_cnt[0] ; seg_led:u_seg_led|clk_cnt[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.265      ;
; 1.067 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.360      ;
; 1.101 ; i2c_dri:u_i2c_dri|clk_cnt[7] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.394      ;
; 1.101 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.394      ;
; 1.108 ; i2c_dri:u_i2c_dri|clk_cnt[8] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.401      ;
; 1.109 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.402      ;
; 1.110 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.403      ;
; 1.117 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[2] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.410      ;
; 1.118 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.411      ;
; 1.119 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.412      ;
; 1.133 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[1] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.426      ;
; 1.142 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[2] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.435      ;
; 1.147 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.440      ;
; 1.204 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.497      ;
; 1.229 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.522      ;
; 1.232 ; i2c_dri:u_i2c_dri|clk_cnt[7] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.525      ;
; 1.232 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.525      ;
; 1.232 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.525      ;
; 1.234 ; i2c_dri:u_i2c_dri|clk_cnt[7] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.527      ;
; 1.241 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.534      ;
; 1.241 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.534      ;
; 1.248 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.541      ;
; 1.249 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.542      ;
; 1.250 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.543      ;
; 1.257 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.550      ;
; 1.258 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.551      ;
; 1.283 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.576      ;
; 1.288 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.581      ;
; 1.345 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.638      ;
; 1.372 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.665      ;
; 1.372 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.665      ;
; 1.374 ; i2c_dri:u_i2c_dri|clk_cnt[8] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.667      ;
; 1.381 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.674      ;
; 1.388 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.681      ;
; 1.388 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.681      ;
; 1.389 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.682      ;
; 1.397 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.690      ;
; 1.397 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.690      ;
; 1.413 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.706      ;
; 1.422 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.715      ;
; 1.443 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.736      ;
; 1.453 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.746      ;
; 1.489 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.782      ;
; 1.512 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.805      ;
; 1.528 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.821      ;
; 1.528 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.821      ;
; 1.537 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.830      ;
; 1.551 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.844      ;
; 1.553 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.846      ;
; 1.562 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.855      ;
; 1.592 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.885      ;
; 1.594 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.887      ;
; 1.620 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.913      ;
; 1.641 ; seg_led:u_seg_led|clk_cnt[2] ; seg_led:u_seg_led|dri_clk    ; sys_clk      ; sys_clk     ; 0.000        ; -0.662     ; 1.191      ;
; 1.641 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.934      ;
; 1.657 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.950      ;
; 1.668 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.961      ;
; 1.672 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 0.000        ; -0.444     ; 1.440      ;
; 1.684 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.977      ;
; 1.692 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.985      ;
; 1.693 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.986      ;
; 1.725 ; i2c_dri:u_i2c_dri|clk_cnt[7] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 2.018      ;
; 1.776 ; i2c_dri:u_i2c_dri|clk_cnt[9] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 2.069      ;
; 1.783 ; seg_led:u_seg_led|clk_cnt[0] ; seg_led:u_seg_led|dri_clk    ; sys_clk      ; sys_clk     ; 0.000        ; -0.662     ; 1.333      ;
; 1.854 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 0.000        ; -0.444     ; 1.622      ;
; 1.865 ; i2c_dri:u_i2c_dri|clk_cnt[8] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 2.158      ;
; 1.866 ; i2c_dri:u_i2c_dri|clk_cnt[7] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 2.159      ;
; 1.906 ; seg_led:u_seg_led|clk_cnt[3] ; seg_led:u_seg_led|dri_clk    ; sys_clk      ; sys_clk     ; 0.000        ; -0.662     ; 1.456      ;
; 1.914 ; seg_led:u_seg_led|clk_cnt[1] ; seg_led:u_seg_led|dri_clk    ; sys_clk      ; sys_clk     ; 0.000        ; -0.662     ; 1.464      ;
; 1.945 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 0.000        ; -0.444     ; 1.713      ;
; 1.975 ; i2c_dri:u_i2c_dri|clk_cnt[7] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 0.000        ; -0.444     ; 1.743      ;
; 2.006 ; i2c_dri:u_i2c_dri|clk_cnt[8] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 2.299      ;
; 2.083 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 2.376      ;
; 2.108 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 0.000        ; -0.444     ; 1.876      ;
; 2.115 ; i2c_dri:u_i2c_dri|clk_cnt[8] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 0.000        ; -0.444     ; 1.883      ;
; 2.224 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 2.517      ;
; 2.270 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 0.000        ; -0.444     ; 2.038      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'sys_clk'                                                             ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+
; 9.706  ; 9.894        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|dri_clk     ;
; 9.761  ; 9.949        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; seg_led:u_seg_led|dri_clk     ;
; 9.785  ; 10.005       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[0]  ;
; 9.785  ; 10.005       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[1]  ;
; 9.785  ; 10.005       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[2]  ;
; 9.785  ; 10.005       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[3]  ;
; 9.785  ; 10.005       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[4]  ;
; 9.785  ; 10.005       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[5]  ;
; 9.785  ; 10.005       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[6]  ;
; 9.785  ; 10.005       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[7]  ;
; 9.785  ; 10.005       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[8]  ;
; 9.785  ; 10.005       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[9]  ;
; 9.785  ; 10.005       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[0]  ;
; 9.785  ; 10.005       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[1]  ;
; 9.785  ; 10.005       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[2]  ;
; 9.785  ; 10.005       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[3]  ;
; 9.806  ; 9.994        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[0]  ;
; 9.806  ; 9.994        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[1]  ;
; 9.806  ; 9.994        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[2]  ;
; 9.806  ; 9.994        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[3]  ;
; 9.807  ; 9.995        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[0]  ;
; 9.807  ; 9.995        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[1]  ;
; 9.807  ; 9.995        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[2]  ;
; 9.807  ; 9.995        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[3]  ;
; 9.807  ; 9.995        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[4]  ;
; 9.807  ; 9.995        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[5]  ;
; 9.807  ; 9.995        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[6]  ;
; 9.807  ; 9.995        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[7]  ;
; 9.807  ; 9.995        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[8]  ;
; 9.807  ; 9.995        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[9]  ;
; 9.830  ; 10.050       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; seg_led:u_seg_led|dri_clk     ;
; 9.845  ; 9.845        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_i2c_dri|dri_clk|clk         ;
; 9.883  ; 10.103       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|dri_clk     ;
; 9.900  ; 9.900        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_seg_led|dri_clk|clk         ;
; 9.946  ; 9.946        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[0]|clk      ;
; 9.946  ; 9.946        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[1]|clk      ;
; 9.946  ; 9.946        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[2]|clk      ;
; 9.946  ; 9.946        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[3]|clk      ;
; 9.946  ; 9.946        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[4]|clk      ;
; 9.946  ; 9.946        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[5]|clk      ;
; 9.946  ; 9.946        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[6]|clk      ;
; 9.946  ; 9.946        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[7]|clk      ;
; 9.946  ; 9.946        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[8]|clk      ;
; 9.946  ; 9.946        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[9]|clk      ;
; 9.946  ; 9.946        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_seg_led|clk_cnt[0]|clk      ;
; 9.946  ; 9.946        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_seg_led|clk_cnt[1]|clk      ;
; 9.946  ; 9.946        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_seg_led|clk_cnt[2]|clk      ;
; 9.946  ; 9.946        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_seg_led|clk_cnt[3]|clk      ;
; 9.954  ; 9.954        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~input|o               ;
; 9.967  ; 9.967        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~inputclkctrl|inclk[0] ;
; 9.967  ; 9.967        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~inputclkctrl|outclk   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; sys_clk~input|i               ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~input|i               ;
; 10.032 ; 10.032       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; sys_clk~inputclkctrl|inclk[0] ;
; 10.032 ; 10.032       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; sys_clk~inputclkctrl|outclk   ;
; 10.046 ; 10.046       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; sys_clk~input|o               ;
; 10.053 ; 10.053       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[0]|clk      ;
; 10.053 ; 10.053       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[1]|clk      ;
; 10.053 ; 10.053       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[2]|clk      ;
; 10.053 ; 10.053       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[3]|clk      ;
; 10.053 ; 10.053       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[4]|clk      ;
; 10.053 ; 10.053       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[5]|clk      ;
; 10.053 ; 10.053       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[6]|clk      ;
; 10.053 ; 10.053       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[7]|clk      ;
; 10.053 ; 10.053       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[8]|clk      ;
; 10.053 ; 10.053       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[9]|clk      ;
; 10.054 ; 10.054       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_seg_led|clk_cnt[0]|clk      ;
; 10.054 ; 10.054       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_seg_led|clk_cnt[1]|clk      ;
; 10.054 ; 10.054       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_seg_led|clk_cnt[2]|clk      ;
; 10.054 ; 10.054       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_seg_led|clk_cnt[3]|clk      ;
; 10.098 ; 10.098       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_seg_led|dri_clk|clk         ;
; 10.151 ; 10.151       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_i2c_dri|dri_clk|clk         ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; sys_clk ; Rise       ; sys_clk                       ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[0]  ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[1]  ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[2]  ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[3]  ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[4]  ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[5]  ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[6]  ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[7]  ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[8]  ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[9]  ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|dri_clk     ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[0]  ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[1]  ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[2]  ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[3]  ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; seg_led:u_seg_led|dri_clk     ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+


------------------------------------------
; Slow 1200mV 85C Model Datasheet Report ;
------------------------------------------
Nothing to report.


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 352.11 MHz ; 250.0 MHz       ; sys_clk    ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; sys_clk ; 17.160 ; 0.000           ;
+---------+--------+-----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; sys_clk ; 0.401 ; 0.000           ;
+---------+-------+-----------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+-------+--------------------------------+
; Clock   ; Slack ; End Point TNS                  ;
+---------+-------+--------------------------------+
; sys_clk ; 9.681 ; 0.000                          ;
+---------+-------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'sys_clk'                                                                                                      ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 17.160 ; i2c_dri:u_i2c_dri|clk_cnt[9] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 20.000       ; -0.545     ; 2.297      ;
; 17.240 ; i2c_dri:u_i2c_dri|clk_cnt[9] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 2.689      ;
; 17.314 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 20.000       ; -0.545     ; 2.143      ;
; 17.357 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 20.000       ; -0.545     ; 2.100      ;
; 17.395 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 2.534      ;
; 17.411 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 20.000       ; -0.545     ; 2.046      ;
; 17.425 ; i2c_dri:u_i2c_dri|clk_cnt[9] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 2.504      ;
; 17.481 ; i2c_dri:u_i2c_dri|clk_cnt[8] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 20.000       ; -0.545     ; 1.976      ;
; 17.501 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 2.428      ;
; 17.562 ; i2c_dri:u_i2c_dri|clk_cnt[8] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 2.367      ;
; 17.571 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 20.000       ; -0.545     ; 1.886      ;
; 17.581 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 2.348      ;
; 17.601 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 2.328      ;
; 17.609 ; i2c_dri:u_i2c_dri|clk_cnt[7] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 20.000       ; -0.545     ; 1.848      ;
; 17.633 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 2.296      ;
; 17.636 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 2.293      ;
; 17.668 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 20.000       ; -0.545     ; 1.789      ;
; 17.690 ; i2c_dri:u_i2c_dri|clk_cnt[7] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 2.239      ;
; 17.709 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 2.220      ;
; 17.727 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 2.202      ;
; 17.768 ; i2c_dri:u_i2c_dri|clk_cnt[8] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 2.161      ;
; 17.781 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 2.148      ;
; 17.790 ; seg_led:u_seg_led|clk_cnt[1] ; seg_led:u_seg_led|dri_clk    ; sys_clk      ; sys_clk     ; 20.000       ; -0.730     ; 1.482      ;
; 17.792 ; seg_led:u_seg_led|clk_cnt[3] ; seg_led:u_seg_led|dri_clk    ; sys_clk      ; sys_clk     ; 20.000       ; -0.730     ; 1.480      ;
; 17.820 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 2.109      ;
; 17.836 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 2.093      ;
; 17.839 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 2.090      ;
; 17.840 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 20.000       ; -0.545     ; 1.617      ;
; 17.847 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 2.082      ;
; 17.853 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 2.076      ;
; 17.861 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 2.068      ;
; 17.876 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 2.053      ;
; 17.893 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 2.036      ;
; 17.896 ; i2c_dri:u_i2c_dri|clk_cnt[7] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 2.033      ;
; 17.898 ; i2c_dri:u_i2c_dri|clk_cnt[9] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 2.031      ;
; 17.905 ; seg_led:u_seg_led|clk_cnt[0] ; seg_led:u_seg_led|dri_clk    ; sys_clk      ; sys_clk     ; 20.000       ; -0.730     ; 1.367      ;
; 17.907 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 2.022      ;
; 17.916 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 2.013      ;
; 17.935 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.994      ;
; 17.944 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.985      ;
; 17.946 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.983      ;
; 17.955 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.974      ;
; 17.979 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.950      ;
; 17.987 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.942      ;
; 17.994 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 20.000       ; -0.545     ; 1.463      ;
; 17.998 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.931      ;
; 18.002 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.927      ;
; 18.003 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.926      ;
; 18.042 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.887      ;
; 18.044 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.885      ;
; 18.047 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.882      ;
; 18.051 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.878      ;
; 18.072 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.857      ;
; 18.081 ; seg_led:u_seg_led|clk_cnt[2] ; seg_led:u_seg_led|dri_clk    ; sys_clk      ; sys_clk     ; 20.000       ; -0.730     ; 1.191      ;
; 18.081 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.848      ;
; 18.083 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.846      ;
; 18.113 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.816      ;
; 18.124 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.805      ;
; 18.124 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.805      ;
; 18.126 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.803      ;
; 18.128 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.801      ;
; 18.129 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.800      ;
; 18.150 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.779      ;
; 18.159 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[2] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.770      ;
; 18.170 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.759      ;
; 18.171 ; i2c_dri:u_i2c_dri|clk_cnt[7] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.758      ;
; 18.207 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.722      ;
; 18.209 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.720      ;
; 18.210 ; i2c_dri:u_i2c_dri|clk_cnt[7] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.719      ;
; 18.231 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[1] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.698      ;
; 18.239 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[2] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.690      ;
; 18.250 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.679      ;
; 18.252 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.677      ;
; 18.255 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.674      ;
; 18.256 ; i2c_dri:u_i2c_dri|clk_cnt[8] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.673      ;
; 18.259 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.670      ;
; 18.280 ; i2c_dri:u_i2c_dri|clk_cnt[8] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.649      ;
; 18.383 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.546      ;
; 18.408 ; i2c_dri:u_i2c_dri|clk_cnt[7] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.521      ;
; 18.423 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.506      ;
; 18.543 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.386      ;
; 18.635 ; seg_led:u_seg_led|clk_cnt[0] ; seg_led:u_seg_led|clk_cnt[3] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.294      ;
; 18.694 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.235      ;
; 18.755 ; seg_led:u_seg_led|clk_cnt[0] ; seg_led:u_seg_led|clk_cnt[1] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.174      ;
; 18.770 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[2] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.159      ;
; 18.773 ; i2c_dri:u_i2c_dri|clk_cnt[8] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.156      ;
; 18.779 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.150      ;
; 18.782 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[1] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.147      ;
; 18.793 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.136      ;
; 18.794 ; i2c_dri:u_i2c_dri|clk_cnt[7] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.135      ;
; 18.806 ; seg_led:u_seg_led|clk_cnt[1] ; seg_led:u_seg_led|clk_cnt[3] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.123      ;
; 18.807 ; seg_led:u_seg_led|clk_cnt[1] ; seg_led:u_seg_led|clk_cnt[2] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.122      ;
; 18.808 ; seg_led:u_seg_led|clk_cnt[3] ; seg_led:u_seg_led|clk_cnt[2] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.121      ;
; 18.849 ; seg_led:u_seg_led|clk_cnt[3] ; seg_led:u_seg_led|clk_cnt[0] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.080      ;
; 18.849 ; seg_led:u_seg_led|clk_cnt[1] ; seg_led:u_seg_led|clk_cnt[0] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.080      ;
; 18.914 ; seg_led:u_seg_led|clk_cnt[0] ; seg_led:u_seg_led|clk_cnt[2] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 1.015      ;
; 19.093 ; i2c_dri:u_i2c_dri|clk_cnt[9] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 0.836      ;
; 19.095 ; seg_led:u_seg_led|clk_cnt[2] ; seg_led:u_seg_led|clk_cnt[3] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 0.834      ;
; 19.095 ; seg_led:u_seg_led|clk_cnt[2] ; seg_led:u_seg_led|clk_cnt[0] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 0.834      ;
; 19.159 ; seg_led:u_seg_led|clk_cnt[3] ; seg_led:u_seg_led|clk_cnt[3] ; sys_clk      ; sys_clk     ; 20.000       ; -0.073     ; 0.770      ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'sys_clk'                                                                                                      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.401 ; seg_led:u_seg_led|clk_cnt[2] ; seg_led:u_seg_led|clk_cnt[2] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; seg_led:u_seg_led|clk_cnt[3] ; seg_led:u_seg_led|clk_cnt[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; seg_led:u_seg_led|clk_cnt[1] ; seg_led:u_seg_led|clk_cnt[1] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.669      ;
; 0.416 ; seg_led:u_seg_led|clk_cnt[0] ; seg_led:u_seg_led|clk_cnt[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.684      ;
; 0.430 ; i2c_dri:u_i2c_dri|dri_clk    ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; seg_led:u_seg_led|dri_clk    ; seg_led:u_seg_led|dri_clk    ; sys_clk      ; sys_clk     ; 0.000        ; 0.044      ; 0.669      ;
; 0.461 ; seg_led:u_seg_led|clk_cnt[2] ; seg_led:u_seg_led|clk_cnt[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.729      ;
; 0.461 ; seg_led:u_seg_led|clk_cnt[2] ; seg_led:u_seg_led|clk_cnt[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.729      ;
; 0.469 ; i2c_dri:u_i2c_dri|clk_cnt[9] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.737      ;
; 0.647 ; seg_led:u_seg_led|clk_cnt[0] ; seg_led:u_seg_led|clk_cnt[2] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.915      ;
; 0.694 ; i2c_dri:u_i2c_dri|clk_cnt[7] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.962      ;
; 0.694 ; i2c_dri:u_i2c_dri|clk_cnt[8] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.962      ;
; 0.695 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.963      ;
; 0.695 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[2] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.963      ;
; 0.699 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.967      ;
; 0.708 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[1] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.976      ;
; 0.713 ; seg_led:u_seg_led|clk_cnt[1] ; seg_led:u_seg_led|clk_cnt[2] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.981      ;
; 0.715 ; seg_led:u_seg_led|clk_cnt[1] ; seg_led:u_seg_led|clk_cnt[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.983      ;
; 0.718 ; seg_led:u_seg_led|clk_cnt[0] ; seg_led:u_seg_led|clk_cnt[1] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.986      ;
; 0.730 ; seg_led:u_seg_led|clk_cnt[3] ; seg_led:u_seg_led|clk_cnt[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.998      ;
; 0.736 ; seg_led:u_seg_led|clk_cnt[1] ; seg_led:u_seg_led|clk_cnt[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.004      ;
; 0.773 ; seg_led:u_seg_led|clk_cnt[3] ; seg_led:u_seg_led|clk_cnt[2] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.041      ;
; 0.854 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.122      ;
; 0.912 ; seg_led:u_seg_led|clk_cnt[0] ; seg_led:u_seg_led|clk_cnt[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.180      ;
; 0.994 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.262      ;
; 1.013 ; i2c_dri:u_i2c_dri|clk_cnt[8] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.281      ;
; 1.014 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.282      ;
; 1.018 ; i2c_dri:u_i2c_dri|clk_cnt[7] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.286      ;
; 1.018 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.286      ;
; 1.019 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.287      ;
; 1.029 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.297      ;
; 1.032 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[2] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.300      ;
; 1.033 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.301      ;
; 1.036 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[1] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.304      ;
; 1.051 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[2] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.319      ;
; 1.066 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.334      ;
; 1.111 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.379      ;
; 1.115 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.383      ;
; 1.115 ; i2c_dri:u_i2c_dri|clk_cnt[7] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.383      ;
; 1.117 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.385      ;
; 1.119 ; i2c_dri:u_i2c_dri|clk_cnt[7] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.387      ;
; 1.136 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.404      ;
; 1.136 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.404      ;
; 1.140 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.408      ;
; 1.141 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.409      ;
; 1.142 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.410      ;
; 1.148 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.416      ;
; 1.151 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.419      ;
; 1.151 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.419      ;
; 1.185 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.453      ;
; 1.203 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.471      ;
; 1.226 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.494      ;
; 1.237 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.505      ;
; 1.239 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.507      ;
; 1.248 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.516      ;
; 1.250 ; i2c_dri:u_i2c_dri|clk_cnt[8] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.518      ;
; 1.258 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.526      ;
; 1.258 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.526      ;
; 1.264 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.532      ;
; 1.273 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.541      ;
; 1.276 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.544      ;
; 1.280 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.548      ;
; 1.295 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.563      ;
; 1.321 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.589      ;
; 1.331 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.599      ;
; 1.357 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.625      ;
; 1.361 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.629      ;
; 1.370 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.638      ;
; 1.380 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.648      ;
; 1.398 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.666      ;
; 1.402 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.670      ;
; 1.417 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.685      ;
; 1.425 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.693      ;
; 1.446 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.714      ;
; 1.456 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.724      ;
; 1.488 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 0.000        ; -0.392     ; 1.291      ;
; 1.492 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.760      ;
; 1.498 ; seg_led:u_seg_led|clk_cnt[2] ; seg_led:u_seg_led|dri_clk    ; sys_clk      ; sys_clk     ; 0.000        ; -0.585     ; 1.108      ;
; 1.504 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.772      ;
; 1.518 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.786      ;
; 1.524 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.792      ;
; 1.528 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.796      ;
; 1.537 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.805      ;
; 1.553 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.821      ;
; 1.574 ; i2c_dri:u_i2c_dri|clk_cnt[7] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.842      ;
; 1.608 ; i2c_dri:u_i2c_dri|clk_cnt[9] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.876      ;
; 1.610 ; seg_led:u_seg_led|clk_cnt[0] ; seg_led:u_seg_led|dri_clk    ; sys_clk      ; sys_clk     ; 0.000        ; -0.585     ; 1.220      ;
; 1.661 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 0.000        ; -0.392     ; 1.464      ;
; 1.689 ; i2c_dri:u_i2c_dri|clk_cnt[7] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.957      ;
; 1.705 ; i2c_dri:u_i2c_dri|clk_cnt[8] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.973      ;
; 1.733 ; seg_led:u_seg_led|clk_cnt[3] ; seg_led:u_seg_led|dri_clk    ; sys_clk      ; sys_clk     ; 0.000        ; -0.585     ; 1.343      ;
; 1.740 ; seg_led:u_seg_led|clk_cnt[1] ; seg_led:u_seg_led|dri_clk    ; sys_clk      ; sys_clk     ; 0.000        ; -0.585     ; 1.350      ;
; 1.753 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 0.000        ; -0.392     ; 1.556      ;
; 1.777 ; i2c_dri:u_i2c_dri|clk_cnt[7] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 0.000        ; -0.392     ; 1.580      ;
; 1.820 ; i2c_dri:u_i2c_dri|clk_cnt[8] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 2.088      ;
; 1.908 ; i2c_dri:u_i2c_dri|clk_cnt[8] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 0.000        ; -0.392     ; 1.711      ;
; 1.911 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 2.179      ;
; 1.954 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 0.000        ; -0.392     ; 1.757      ;
; 2.026 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 2.294      ;
; 2.070 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 0.000        ; -0.392     ; 1.873      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'sys_clk'                                                              ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+
; 9.681  ; 9.865        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|dri_clk     ;
; 9.750  ; 9.934        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; seg_led:u_seg_led|dri_clk     ;
; 9.773  ; 9.989        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[0]  ;
; 9.773  ; 9.989        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[1]  ;
; 9.773  ; 9.989        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[2]  ;
; 9.773  ; 9.989        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[3]  ;
; 9.773  ; 9.989        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[4]  ;
; 9.773  ; 9.989        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[5]  ;
; 9.773  ; 9.989        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[6]  ;
; 9.773  ; 9.989        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[7]  ;
; 9.773  ; 9.989        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[8]  ;
; 9.773  ; 9.989        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[9]  ;
; 9.773  ; 9.989        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[0]  ;
; 9.773  ; 9.989        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[1]  ;
; 9.773  ; 9.989        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[2]  ;
; 9.773  ; 9.989        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[3]  ;
; 9.811  ; 9.811        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_i2c_dri|dri_clk|clk         ;
; 9.825  ; 10.009       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[0]  ;
; 9.825  ; 10.009       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[1]  ;
; 9.825  ; 10.009       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[2]  ;
; 9.825  ; 10.009       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[3]  ;
; 9.825  ; 10.009       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[4]  ;
; 9.825  ; 10.009       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[5]  ;
; 9.825  ; 10.009       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[6]  ;
; 9.825  ; 10.009       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[7]  ;
; 9.825  ; 10.009       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[8]  ;
; 9.825  ; 10.009       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[9]  ;
; 9.825  ; 10.009       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[0]  ;
; 9.825  ; 10.009       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[1]  ;
; 9.825  ; 10.009       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[2]  ;
; 9.825  ; 10.009       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[3]  ;
; 9.849  ; 10.065       ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; seg_led:u_seg_led|dri_clk     ;
; 9.880  ; 9.880        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_seg_led|dri_clk|clk         ;
; 9.916  ; 10.132       ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|dri_clk     ;
; 9.957  ; 9.957        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[0]|clk      ;
; 9.957  ; 9.957        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[1]|clk      ;
; 9.957  ; 9.957        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[2]|clk      ;
; 9.957  ; 9.957        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[3]|clk      ;
; 9.957  ; 9.957        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[4]|clk      ;
; 9.957  ; 9.957        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[5]|clk      ;
; 9.957  ; 9.957        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[6]|clk      ;
; 9.957  ; 9.957        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[7]|clk      ;
; 9.957  ; 9.957        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[8]|clk      ;
; 9.957  ; 9.957        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[9]|clk      ;
; 9.957  ; 9.957        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_seg_led|clk_cnt[0]|clk      ;
; 9.957  ; 9.957        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_seg_led|clk_cnt[1]|clk      ;
; 9.957  ; 9.957        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_seg_led|clk_cnt[2]|clk      ;
; 9.957  ; 9.957        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_seg_led|clk_cnt[3]|clk      ;
; 9.975  ; 9.975        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~input|o               ;
; 9.979  ; 9.979        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~inputclkctrl|inclk[0] ;
; 9.979  ; 9.979        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~inputclkctrl|outclk   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; sys_clk~input|i               ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~input|i               ;
; 10.021 ; 10.021       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; sys_clk~inputclkctrl|inclk[0] ;
; 10.021 ; 10.021       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; sys_clk~inputclkctrl|outclk   ;
; 10.025 ; 10.025       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; sys_clk~input|o               ;
; 10.042 ; 10.042       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[0]|clk      ;
; 10.042 ; 10.042       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[1]|clk      ;
; 10.042 ; 10.042       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[2]|clk      ;
; 10.042 ; 10.042       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[3]|clk      ;
; 10.042 ; 10.042       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[4]|clk      ;
; 10.042 ; 10.042       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[5]|clk      ;
; 10.042 ; 10.042       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[6]|clk      ;
; 10.042 ; 10.042       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[7]|clk      ;
; 10.042 ; 10.042       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[8]|clk      ;
; 10.042 ; 10.042       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[9]|clk      ;
; 10.042 ; 10.042       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_seg_led|clk_cnt[0]|clk      ;
; 10.042 ; 10.042       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_seg_led|clk_cnt[1]|clk      ;
; 10.042 ; 10.042       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_seg_led|clk_cnt[2]|clk      ;
; 10.042 ; 10.042       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_seg_led|clk_cnt[3]|clk      ;
; 10.116 ; 10.116       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_seg_led|dri_clk|clk         ;
; 10.183 ; 10.183       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_i2c_dri|dri_clk|clk         ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; sys_clk ; Rise       ; sys_clk                       ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[0]  ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[1]  ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[2]  ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[3]  ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[4]  ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[5]  ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[6]  ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[7]  ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[8]  ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[9]  ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|dri_clk     ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[0]  ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[1]  ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[2]  ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[3]  ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; seg_led:u_seg_led|dri_clk     ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+


-----------------------------------------
; Slow 1200mV 0C Model Datasheet Report ;
-----------------------------------------
Nothing to report.


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; sys_clk ; 18.651 ; 0.000           ;
+---------+--------+-----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; sys_clk ; 0.186 ; 0.000           ;
+---------+-------+-----------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+-------+--------------------------------+
; Clock   ; Slack ; End Point TNS                  ;
+---------+-------+--------------------------------+
; sys_clk ; 9.435 ; 0.000                          ;
+---------+-------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'sys_clk'                                                                                                      ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 18.651 ; i2c_dri:u_i2c_dri|clk_cnt[9] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 20.000       ; -0.303     ; 1.033      ;
; 18.722 ; i2c_dri:u_i2c_dri|clk_cnt[9] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 1.229      ;
; 18.727 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 20.000       ; -0.303     ; 0.957      ;
; 18.738 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 20.000       ; -0.303     ; 0.946      ;
; 18.742 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 20.000       ; -0.303     ; 0.942      ;
; 18.792 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 20.000       ; -0.303     ; 0.892      ;
; 18.801 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 1.150      ;
; 18.809 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 1.142      ;
; 18.815 ; i2c_dri:u_i2c_dri|clk_cnt[9] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 1.136      ;
; 18.834 ; i2c_dri:u_i2c_dri|clk_cnt[8] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 20.000       ; -0.303     ; 0.850      ;
; 18.842 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 1.109      ;
; 18.870 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 1.081      ;
; 18.886 ; i2c_dri:u_i2c_dri|clk_cnt[7] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 20.000       ; -0.303     ; 0.798      ;
; 18.900 ; i2c_dri:u_i2c_dri|clk_cnt[8] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 1.051      ;
; 18.902 ; seg_led:u_seg_led|clk_cnt[1] ; seg_led:u_seg_led|dri_clk    ; sys_clk      ; sys_clk     ; 20.000       ; -0.405     ; 0.680      ;
; 18.902 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 1.049      ;
; 18.903 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 20.000       ; -0.303     ; 0.781      ;
; 18.903 ; seg_led:u_seg_led|clk_cnt[3] ; seg_led:u_seg_led|dri_clk    ; sys_clk      ; sys_clk     ; 20.000       ; -0.405     ; 0.679      ;
; 18.907 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 1.044      ;
; 18.910 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 1.041      ;
; 18.911 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 1.040      ;
; 18.917 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 1.034      ;
; 18.938 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 1.013      ;
; 18.943 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 20.000       ; -0.303     ; 0.741      ;
; 18.948 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 1.003      ;
; 18.952 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 0.999      ;
; 18.957 ; i2c_dri:u_i2c_dri|clk_cnt[7] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 0.994      ;
; 18.967 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 0.984      ;
; 18.975 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 0.976      ;
; 18.975 ; seg_led:u_seg_led|clk_cnt[0] ; seg_led:u_seg_led|dri_clk    ; sys_clk      ; sys_clk     ; 20.000       ; -0.405     ; 0.607      ;
; 18.976 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 0.975      ;
; 18.979 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 0.972      ;
; 18.980 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 0.971      ;
; 18.985 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 0.966      ;
; 18.995 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 0.956      ;
; 18.998 ; i2c_dri:u_i2c_dri|clk_cnt[8] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 0.953      ;
; 19.003 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 0.948      ;
; 19.012 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 0.939      ;
; 19.020 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 0.931      ;
; 19.025 ; seg_led:u_seg_led|clk_cnt[2] ; seg_led:u_seg_led|dri_clk    ; sys_clk      ; sys_clk     ; 20.000       ; -0.405     ; 0.557      ;
; 19.025 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 20.000       ; -0.303     ; 0.659      ;
; 19.028 ; i2c_dri:u_i2c_dri|clk_cnt[9] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 0.923      ;
; 19.032 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 0.919      ;
; 19.043 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 0.908      ;
; 19.044 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 0.907      ;
; 19.048 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 0.903      ;
; 19.049 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 0.902      ;
; 19.050 ; i2c_dri:u_i2c_dri|clk_cnt[7] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 0.901      ;
; 19.050 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 0.901      ;
; 19.052 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 0.899      ;
; 19.053 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 0.898      ;
; 19.053 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 0.898      ;
; 19.063 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 0.888      ;
; 19.063 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 0.888      ;
; 19.071 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 0.880      ;
; 19.077 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 0.874      ;
; 19.097 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 0.854      ;
; 19.100 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 0.851      ;
; 19.112 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 0.839      ;
; 19.115 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[2] ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 0.836      ;
; 19.115 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 0.836      ;
; 19.117 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 0.834      ;
; 19.118 ; i2c_dri:u_i2c_dri|clk_cnt[7] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 0.833      ;
; 19.121 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 0.830      ;
; 19.122 ; i2c_dri:u_i2c_dri|clk_cnt[7] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 0.829      ;
; 19.131 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 0.820      ;
; 19.131 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 0.820      ;
; 19.132 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 0.819      ;
; 19.156 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[2] ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 0.795      ;
; 19.164 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 0.787      ;
; 19.165 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 0.786      ;
; 19.168 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 0.783      ;
; 19.189 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[1] ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 0.762      ;
; 19.199 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 0.752      ;
; 19.200 ; i2c_dri:u_i2c_dri|clk_cnt[8] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 0.751      ;
; 19.200 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 0.751      ;
; 19.211 ; i2c_dri:u_i2c_dri|clk_cnt[8] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 0.740      ;
; 19.229 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 0.722      ;
; 19.245 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 0.706      ;
; 19.263 ; i2c_dri:u_i2c_dri|clk_cnt[7] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 0.688      ;
; 19.310 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 0.641      ;
; 19.345 ; seg_led:u_seg_led|clk_cnt[0] ; seg_led:u_seg_led|clk_cnt[3] ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 0.605      ;
; 19.390 ; seg_led:u_seg_led|clk_cnt[0] ; seg_led:u_seg_led|clk_cnt[1] ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 0.560      ;
; 19.390 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 0.561      ;
; 19.403 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[2] ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 0.548      ;
; 19.404 ; i2c_dri:u_i2c_dri|clk_cnt[8] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 0.547      ;
; 19.404 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 0.547      ;
; 19.408 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[1] ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 0.543      ;
; 19.414 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 0.537      ;
; 19.415 ; i2c_dri:u_i2c_dri|clk_cnt[7] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 0.536      ;
; 19.417 ; seg_led:u_seg_led|clk_cnt[1] ; seg_led:u_seg_led|clk_cnt[3] ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 0.533      ;
; 19.418 ; seg_led:u_seg_led|clk_cnt[3] ; seg_led:u_seg_led|clk_cnt[2] ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 0.532      ;
; 19.419 ; seg_led:u_seg_led|clk_cnt[1] ; seg_led:u_seg_led|clk_cnt[2] ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 0.531      ;
; 19.437 ; seg_led:u_seg_led|clk_cnt[1] ; seg_led:u_seg_led|clk_cnt[0] ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 0.513      ;
; 19.439 ; seg_led:u_seg_led|clk_cnt[3] ; seg_led:u_seg_led|clk_cnt[0] ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 0.511      ;
; 19.482 ; seg_led:u_seg_led|clk_cnt[0] ; seg_led:u_seg_led|clk_cnt[2] ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 0.468      ;
; 19.564 ; seg_led:u_seg_led|clk_cnt[2] ; seg_led:u_seg_led|clk_cnt[3] ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 0.386      ;
; 19.567 ; i2c_dri:u_i2c_dri|clk_cnt[9] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 20.000       ; -0.036     ; 0.384      ;
; 19.570 ; seg_led:u_seg_led|clk_cnt[2] ; seg_led:u_seg_led|clk_cnt[0] ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 0.380      ;
; 19.591 ; seg_led:u_seg_led|clk_cnt[3] ; seg_led:u_seg_led|clk_cnt[3] ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 0.359      ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'sys_clk'                                                                                                      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; seg_led:u_seg_led|clk_cnt[2] ; seg_led:u_seg_led|clk_cnt[2] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; seg_led:u_seg_led|clk_cnt[3] ; seg_led:u_seg_led|clk_cnt[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; seg_led:u_seg_led|clk_cnt[1] ; seg_led:u_seg_led|clk_cnt[1] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.193 ; seg_led:u_seg_led|clk_cnt[0] ; seg_led:u_seg_led|clk_cnt[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.314      ;
; 0.201 ; i2c_dri:u_i2c_dri|dri_clk    ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; seg_led:u_seg_led|dri_clk    ; seg_led:u_seg_led|dri_clk    ; sys_clk      ; sys_clk     ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; seg_led:u_seg_led|clk_cnt[2] ; seg_led:u_seg_led|clk_cnt[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.322      ;
; 0.204 ; seg_led:u_seg_led|clk_cnt[2] ; seg_led:u_seg_led|clk_cnt[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.325      ;
; 0.205 ; i2c_dri:u_i2c_dri|clk_cnt[9] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.325      ;
; 0.275 ; seg_led:u_seg_led|clk_cnt[0] ; seg_led:u_seg_led|clk_cnt[2] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.396      ;
; 0.299 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; i2c_dri:u_i2c_dri|clk_cnt[7] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; i2c_dri:u_i2c_dri|clk_cnt[8] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[2] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.420      ;
; 0.301 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.421      ;
; 0.306 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[1] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.426      ;
; 0.308 ; seg_led:u_seg_led|clk_cnt[1] ; seg_led:u_seg_led|clk_cnt[2] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.429      ;
; 0.309 ; seg_led:u_seg_led|clk_cnt[1] ; seg_led:u_seg_led|clk_cnt[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.430      ;
; 0.310 ; seg_led:u_seg_led|clk_cnt[0] ; seg_led:u_seg_led|clk_cnt[1] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.431      ;
; 0.311 ; seg_led:u_seg_led|clk_cnt[3] ; seg_led:u_seg_led|clk_cnt[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.432      ;
; 0.315 ; seg_led:u_seg_led|clk_cnt[1] ; seg_led:u_seg_led|clk_cnt[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.436      ;
; 0.333 ; seg_led:u_seg_led|clk_cnt[3] ; seg_led:u_seg_led|clk_cnt[2] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.454      ;
; 0.375 ; seg_led:u_seg_led|clk_cnt[0] ; seg_led:u_seg_led|clk_cnt[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.496      ;
; 0.387 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.507      ;
; 0.432 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.552      ;
; 0.448 ; i2c_dri:u_i2c_dri|clk_cnt[7] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.568      ;
; 0.448 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.568      ;
; 0.455 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[2] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.575      ;
; 0.456 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.576      ;
; 0.457 ; i2c_dri:u_i2c_dri|clk_cnt[8] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.577      ;
; 0.459 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.579      ;
; 0.459 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.579      ;
; 0.462 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.582      ;
; 0.462 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.582      ;
; 0.469 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[1] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.589      ;
; 0.472 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[2] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.592      ;
; 0.494 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.614      ;
; 0.501 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.621      ;
; 0.511 ; i2c_dri:u_i2c_dri|clk_cnt[7] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.631      ;
; 0.511 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.631      ;
; 0.513 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.633      ;
; 0.514 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.634      ;
; 0.514 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.634      ;
; 0.517 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.637      ;
; 0.524 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.644      ;
; 0.525 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.645      ;
; 0.525 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.645      ;
; 0.527 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.647      ;
; 0.528 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.648      ;
; 0.529 ; i2c_dri:u_i2c_dri|clk_cnt[7] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.649      ;
; 0.530 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.650      ;
; 0.569 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.689      ;
; 0.577 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.697      ;
; 0.580 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.700      ;
; 0.580 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.700      ;
; 0.582 ; i2c_dri:u_i2c_dri|clk_cnt[8] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.702      ;
; 0.583 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.703      ;
; 0.584 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.704      ;
; 0.587 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.707      ;
; 0.590 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.710      ;
; 0.591 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.711      ;
; 0.593 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.713      ;
; 0.601 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.721      ;
; 0.604 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.724      ;
; 0.611 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.731      ;
; 0.612 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.732      ;
; 0.622 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.742      ;
; 0.646 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.766      ;
; 0.646 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.766      ;
; 0.647 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.767      ;
; 0.650 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.770      ;
; 0.653 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.773      ;
; 0.656 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.776      ;
; 0.663 ; i2c_dri:u_i2c_dri|clk_cnt[3] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.783      ;
; 0.667 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.787      ;
; 0.668 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.788      ;
; 0.670 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.790      ;
; 0.673 ; i2c_dri:u_i2c_dri|clk_cnt[2] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.793      ;
; 0.678 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.798      ;
; 0.697 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.817      ;
; 0.707 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 0.000        ; -0.225     ; 0.566      ;
; 0.716 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.836      ;
; 0.720 ; seg_led:u_seg_led|clk_cnt[2] ; seg_led:u_seg_led|dri_clk    ; sys_clk      ; sys_clk     ; 0.000        ; -0.330     ; 0.474      ;
; 0.728 ; i2c_dri:u_i2c_dri|clk_cnt[7] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.848      ;
; 0.733 ; i2c_dri:u_i2c_dri|clk_cnt[0] ; i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.853      ;
; 0.743 ; i2c_dri:u_i2c_dri|clk_cnt[9] ; i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.863      ;
; 0.773 ; i2c_dri:u_i2c_dri|clk_cnt[1] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 0.000        ; -0.225     ; 0.632      ;
; 0.783 ; i2c_dri:u_i2c_dri|clk_cnt[8] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.903      ;
; 0.788 ; i2c_dri:u_i2c_dri|clk_cnt[7] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.908      ;
; 0.800 ; seg_led:u_seg_led|clk_cnt[0] ; seg_led:u_seg_led|dri_clk    ; sys_clk      ; sys_clk     ; 0.000        ; -0.330     ; 0.554      ;
; 0.838 ; i2c_dri:u_i2c_dri|clk_cnt[8] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.958      ;
; 0.848 ; seg_led:u_seg_led|clk_cnt[3] ; seg_led:u_seg_led|dri_clk    ; sys_clk      ; sys_clk     ; 0.000        ; -0.330     ; 0.602      ;
; 0.853 ; seg_led:u_seg_led|clk_cnt[1] ; seg_led:u_seg_led|dri_clk    ; sys_clk      ; sys_clk     ; 0.000        ; -0.330     ; 0.607      ;
; 0.865 ; i2c_dri:u_i2c_dri|clk_cnt[5] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 0.000        ; -0.225     ; 0.724      ;
; 0.867 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.987      ;
; 0.879 ; i2c_dri:u_i2c_dri|clk_cnt[7] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 0.000        ; -0.225     ; 0.738      ;
; 0.885 ; i2c_dri:u_i2c_dri|clk_cnt[4] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 0.000        ; -0.225     ; 0.744      ;
; 0.929 ; i2c_dri:u_i2c_dri|clk_cnt[8] ; i2c_dri:u_i2c_dri|dri_clk    ; sys_clk      ; sys_clk     ; 0.000        ; -0.225     ; 0.788      ;
; 0.931 ; i2c_dri:u_i2c_dri|clk_cnt[6] ; i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 1.051      ;
; 0.942 ; i2c_dri:u_i2c_dri|clk_cnt[9] ; i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 1.062      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'sys_clk'                                                              ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+
; 9.435  ; 9.619        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[0]  ;
; 9.435  ; 9.619        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[1]  ;
; 9.435  ; 9.619        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[2]  ;
; 9.435  ; 9.619        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[3]  ;
; 9.435  ; 9.619        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[4]  ;
; 9.435  ; 9.619        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[5]  ;
; 9.435  ; 9.619        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[6]  ;
; 9.435  ; 9.619        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[7]  ;
; 9.435  ; 9.619        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[8]  ;
; 9.435  ; 9.619        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[9]  ;
; 9.436  ; 9.620        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[0]  ;
; 9.436  ; 9.620        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[1]  ;
; 9.436  ; 9.620        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[2]  ;
; 9.436  ; 9.620        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[3]  ;
; 9.453  ; 9.637        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; seg_led:u_seg_led|dri_clk     ;
; 9.457  ; 9.641        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|dri_clk     ;
; 9.615  ; 9.615        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[0]|clk      ;
; 9.615  ; 9.615        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[1]|clk      ;
; 9.615  ; 9.615        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[2]|clk      ;
; 9.615  ; 9.615        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[3]|clk      ;
; 9.615  ; 9.615        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[4]|clk      ;
; 9.615  ; 9.615        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[5]|clk      ;
; 9.615  ; 9.615        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[6]|clk      ;
; 9.615  ; 9.615        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[7]|clk      ;
; 9.615  ; 9.615        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[8]|clk      ;
; 9.615  ; 9.615        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[9]|clk      ;
; 9.616  ; 9.616        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_seg_led|clk_cnt[0]|clk      ;
; 9.616  ; 9.616        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_seg_led|clk_cnt[1]|clk      ;
; 9.616  ; 9.616        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_seg_led|clk_cnt[2]|clk      ;
; 9.616  ; 9.616        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_seg_led|clk_cnt[3]|clk      ;
; 9.620  ; 9.620        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~input|o               ;
; 9.633  ; 9.633        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_seg_led|dri_clk|clk         ;
; 9.637  ; 9.637        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_i2c_dri|dri_clk|clk         ;
; 9.639  ; 9.639        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~inputclkctrl|inclk[0] ;
; 9.639  ; 9.639        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~inputclkctrl|outclk   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; sys_clk~input|i               ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~input|i               ;
; 10.141 ; 10.357       ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|dri_clk     ;
; 10.145 ; 10.361       ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; seg_led:u_seg_led|dri_clk     ;
; 10.161 ; 10.377       ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[0]  ;
; 10.161 ; 10.377       ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[1]  ;
; 10.161 ; 10.377       ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[2]  ;
; 10.161 ; 10.377       ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[3]  ;
; 10.161 ; 10.377       ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[4]  ;
; 10.161 ; 10.377       ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[5]  ;
; 10.161 ; 10.377       ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[6]  ;
; 10.161 ; 10.377       ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[7]  ;
; 10.161 ; 10.377       ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[8]  ;
; 10.161 ; 10.377       ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[9]  ;
; 10.162 ; 10.378       ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[0]  ;
; 10.162 ; 10.378       ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[1]  ;
; 10.162 ; 10.378       ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[2]  ;
; 10.162 ; 10.378       ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[3]  ;
; 10.361 ; 10.361       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; sys_clk~inputclkctrl|inclk[0] ;
; 10.361 ; 10.361       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; sys_clk~inputclkctrl|outclk   ;
; 10.363 ; 10.363       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_i2c_dri|dri_clk|clk         ;
; 10.367 ; 10.367       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_seg_led|dri_clk|clk         ;
; 10.380 ; 10.380       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; sys_clk~input|o               ;
; 10.383 ; 10.383       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[0]|clk      ;
; 10.383 ; 10.383       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[1]|clk      ;
; 10.383 ; 10.383       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[2]|clk      ;
; 10.383 ; 10.383       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[3]|clk      ;
; 10.383 ; 10.383       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[4]|clk      ;
; 10.383 ; 10.383       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[5]|clk      ;
; 10.383 ; 10.383       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[6]|clk      ;
; 10.383 ; 10.383       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[7]|clk      ;
; 10.383 ; 10.383       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[8]|clk      ;
; 10.383 ; 10.383       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_i2c_dri|clk_cnt[9]|clk      ;
; 10.384 ; 10.384       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_seg_led|clk_cnt[0]|clk      ;
; 10.384 ; 10.384       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_seg_led|clk_cnt[1]|clk      ;
; 10.384 ; 10.384       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_seg_led|clk_cnt[2]|clk      ;
; 10.384 ; 10.384       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_seg_led|clk_cnt[3]|clk      ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; sys_clk ; Rise       ; sys_clk                       ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[0]  ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[1]  ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[2]  ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[3]  ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[4]  ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[5]  ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[6]  ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[7]  ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[8]  ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|clk_cnt[9]  ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; sys_clk ; Rise       ; i2c_dri:u_i2c_dri|dri_clk     ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[0]  ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[1]  ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[2]  ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; sys_clk ; Rise       ; seg_led:u_seg_led|clk_cnt[3]  ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; sys_clk ; Rise       ; seg_led:u_seg_led|dri_clk     ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+


-----------------------------------------
; Fast 1200mV 0C Model Datasheet Report ;
-----------------------------------------
Nothing to report.


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; 16.892 ; 0.186 ; N/A      ; N/A     ; 9.435               ;
;  sys_clk         ; 16.892 ; 0.186 ; N/A      ; N/A     ; 9.435               ;
; Design-wide TNS  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  sys_clk         ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+--------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; scl           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_led[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_led[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_led[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_led[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_led[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_led[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_led[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_led[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sda           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; sda                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sys_rst_n               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sys_clk                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; scl           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sel[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; sel[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; sel[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; sel[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; sel[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; sel[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg_led[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg_led[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg_led[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg_led[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; seg_led[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg_led[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg_led[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; seg_led[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sda           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; scl           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sel[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; sel[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; sel[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; sel[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; sel[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; sel[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg_led[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg_led[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg_led[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg_led[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; seg_led[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg_led[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg_led[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; seg_led[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sda           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; scl           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sel[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; sel[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; sel[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; sel[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; sel[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; sel[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg_led[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg_led[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg_led[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg_led[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; seg_led[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg_led[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg_led[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; seg_led[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sda           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; sys_clk    ; sys_clk  ; 115      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; sys_clk    ; sys_clk  ; 115      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 2     ; 2    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 182   ; 182  ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 17    ; 17   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Full Version
    Info: Processing started: Tue Sep 29 17:23:20 2020
Info: Command: quartus_sta adda_top -c adda_top
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'adda_top.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332060): Node: i2c_dri:u_i2c_dri|dri_clk was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: seg_led:u_seg_led|dri_clk was determined to be a clock but was found without an associated clock assignment.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 16.892
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    16.892               0.000 sys_clk 
Info (332146): Worst-case hold slack is 0.453
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.453               0.000 sys_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.706
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.706               0.000 sys_clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (332060): Node: i2c_dri:u_i2c_dri|dri_clk was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: seg_led:u_seg_led|dri_clk was determined to be a clock but was found without an associated clock assignment.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 17.160
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    17.160               0.000 sys_clk 
Info (332146): Worst-case hold slack is 0.401
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.401               0.000 sys_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.681
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.681               0.000 sys_clk 
Info: Analyzing Fast 1200mV 0C Model
Warning (332060): Node: i2c_dri:u_i2c_dri|dri_clk was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: seg_led:u_seg_led|dri_clk was determined to be a clock but was found without an associated clock assignment.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 18.651
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    18.651               0.000 sys_clk 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 sys_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.435
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.435               0.000 sys_clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4679 megabytes
    Info: Processing ended: Tue Sep 29 17:23:24 2020
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


