clk 1 bit bool
rst 1 bit sc_logic
vec_rsc_radr 14 bit_vector sc_lv
vec_rsc_q 32 bit_vector sc_lv
vec_rsc_triosy_lz 1 bit sc_logic
p_rsc_dat 32 bit_vector sc_lv
p_rsc_triosy_lz 1 bit sc_logic
r_rsc_dat 32 bit_vector sc_lv
r_rsc_triosy_lz 1 bit sc_logic
twiddle_rsc_radr 14 bit_vector sc_lv
twiddle_rsc_q 32 bit_vector sc_lv
twiddle_rsc_triosy_lz 1 bit sc_logic
twiddle_h_rsc_radr 14 bit_vector sc_lv
twiddle_h_rsc_q 32 bit_vector sc_lv
twiddle_h_rsc_triosy_lz 1 bit sc_logic
result_rsc_wadr 18 bit_vector sc_lv
result_rsc_d 32 bit_vector sc_lv
result_rsc_we 1 bit sc_logic
result_rsc_radr 18 bit_vector sc_lv
result_rsc_q 32 bit_vector sc_lv
result_rsc_triosy_lz 1 bit sc_logic
