# ‚è≤Ô∏è Lab 05: Timer & System Tick (Systick) - HAL Gen√©rica

## üéØ 1. T√≠tulo y Objetivos
- **T√≠tulo:** Implementaci√≥n de HAL Gen√©rica para Timers y Base de Tiempo No Bloqueante.
- **Objetivos:** * üèóÔ∏è Implementar una **Capa 1 (HAL)** param√©trica que soporte Timer0, Timer1 y Timer2.
    * ‚è±Ô∏è Crear un **Systick** unificado de 1ms independiente del hardware seleccionado.
    * ‚ö° Lograr **Multitarea Cooperativa** mediante el uso de marcas de tiempo (Timestamps).

---

## üìñ 2. Teor√≠a de Operaci√≥n

### Recursos de Temporizaci√≥n del ATmega328P
Este microcontrolador cuenta con tres temporizadores independientes. Nuestra HAL los unifica para que puedan cumplir la misma funci√≥n de Systick:

| Timer | Resoluci√≥n | Caracter√≠sticas Clave | Uso Com√∫n |
| :--- | :--- | :--- | :--- |
| **Timer 0** | 8 bits | 2 canales de comparaci√≥n. | **Systick (Base de Tiempo)**. |
| **Timer 1** | 16 bits | Alta precisi√≥n, 16 bits reales. | Servomotores, medidas de frecuencia. |
| **Timer 2** | 8 bits | Capacidad as√≠ncrona. | RTC, Low Power Modes. |

### ‚öôÔ∏è Configuraci√≥n del Modo CTC (Clear Timer on Compare Match)

Utilizamos el modo **CTC** para establecer la base de tiempo. A diferencia del modo normal (*Overflow*), donde el contador debe llegar a su valor m√°ximo ($255$ o $65,535$) para reiniciar, el hardware resetea el contador a cero autom√°ticamente en el instante exacto en que alcanza el valor del registro de comparaci√≥n (**`OCRnx`**).

Esto elimina el **error acumulado (*drift*)** que ocurrir√≠a si tuvi√©ramos que resetear el contador manualmente por software dentro de una interrupci√≥n, garantizando un determinismo absoluto en el tiempo.

### üßÆ Matem√°tica del Timer (Modo CTC) y Selecci√≥n de Prescaler

Para obtener una base de tiempo precisa, nos basamos en la f√≥rmula oficial del datasheet del ATmega328P para el modo **CTC**:

$$f_{OCnx} = \frac{f_{clk\_I/O}}{2 \cdot N \cdot (1 + OCRnx)}$$

Donde:
* $f_{clk\_I/O}$: Frecuencia del cristal (16 MHz).
* $N$: Factor del Prescaler.
* $OCRnx$: Valor del registro de comparaci√≥n.

#### 1. ¬øPor qu√© seleccionar un Prescaler ($N$) de 64?
El prescaler es necesario para que el contador de 8 bits (Timer 0) no se desborde antes de alcanzar el milisegundo deseado.
* Si $N=1$: El timer contar√≠a a 16 MHz. Un registro de 8 bits (m√°x 255) se desbordar√≠a cada $15.9 \mu s$. Imposible llegar a 1 ms.
* Si $N=64$: La frecuencia del timer baja a $250,000 \text{ Hz}$. 
    * Tiempo por cada tick del timer: $1 / 250,000 = 4 \mu s$.
    * Pasos para 1 ms: $1ms / 4 \mu s = 250$ pasos.
    * Como 250 es menor a 255, **cabe perfectamente en un registro de 8 bits**, optimizando la resoluci√≥n sin saturar el perif√©rico.

#### 2. C√°lculo del Valor Final de Comparaci√≥n (`OCRnx`)
Reorganizando la f√≥rmula para obtener los "pasos" necesarios ($1 + OCRnx$) para una frecuencia de interrupci√≥n de $1,000 \text{ Hz}$ ($1 \text{ ms}$):

$$\text{Pasos} = \frac{f_{clk\_I/O}}{N \cdot f_{target}} = \frac{16,000,000 \text{ Hz}}{64 \cdot 1,000 \text{ Hz}} = 250$$

Dado que el hardware comienza a contar desde $0$, el valor que debemos cargar en el registro es $\text{Pasos} - 1$:

$$OCRnx = 250 - 1 = \mathbf{249}$$


#### üïπÔ∏è Mecanismo de Registros:
* **`WGM` (Waveform Generation Mode):** Configura el modo de operaci√≥n.
    * **Timer 0/2:** Bit `WGM01` (o `WGM21`) en `1` activa el modo CTC.
    * **Timer 1:** Bit `WGM12` en `1` activa el modo CTC.
* **`CSnx` (Clock Select):** Define el prescaler $N$. Para $N=64$:
    * **Timer 0/1:** `CSn1=1` y `CSn0=1`.
    * **Timer 2:** `CS22=1` (Nota: Timer 2 tiene un mapeo de bits distinto para el mismo valor de prescaler).
* **`OCRnx`:** Registro de comparaci√≥n. El hardware resetea `TCNTn` a $0$ de forma **at√≥mica** inmediatamente despu√©s de alcanzar este valor.

---

## üèóÔ∏è 3. Arquitectura del Software (HAL Gen√©rica)

Hemos evolucionado hacia una **HAL Param√©trica**. El usuario decide qu√© instancia usar mediante la enumeraci√≥n `timer_instance_t`, mientras que la l√≥gica de aplicaci√≥n permanece agn√≥stica al hardware.

**Estructura de la HAL:**
- **`TIMER_Init(instance)`:** Configura los registros espec√≠ficos del timer elegido (manejando las sutiles diferencias de bits de prescaler entre el Timer 0/1 y el Timer 2).
- **`get_tick()`:** Retorna el conteo global de milisegundos de forma at√≥mica.
- **`delay_ms_tick()`:** Retardo preciso basado en hardware (bloqueante pero preciso).

---

## üõ†Ô∏è 3.1. Detalle de Registros y Escalabilidad

El driver gestiona las variaciones de hardware de forma interna. A continuaci√≥n se detallan los registros clave configurados en la HAL:

### ‚öôÔ∏è Configuraci√≥n por Instancia
* **Timer 0 / 2 (8-bit):** Se configuran `TCCRnxA/B` para modo CTC y prescaler de 64. 
* **Timer 1 (16-bit):** Se configura `TCCR1B` activando el bit `WGM12`. Al ser un registro de 16 bits, `OCR1A` permite una precisi√≥n mucho mayor si fuera necesaria.

### üîÑ Flexibilidad de Migraci√≥n
Si el **Timer 0** es requerido para PWM, la migraci√≥n es tan simple como cambiar una l√≠nea en el `main.c`:
`TIMER_Init(TIMER_1);` o `TIMER_Init(TIMER_2);`. 
La HAL se encarga de redireccionar las ISR correspondientes (`TIMER0_COMPA_vect`, `TIMER1_COMPA_vect`, `TIMER2_COMPA_vect`) al mismo contador de sistema.

---

## üõ°Ô∏è 4. Detalles de Robustez

- **üß¨ Secciones Cr√≠ticas (SREG):** Al leer una variable de 32 bits (`uint32_t`) en un micro de 8 bits, existe el riesgo de que una interrupci√≥n ocurra entre la lectura del primer y √∫ltimo byte. El driver respalda el registro `SREG`, deshabilita interrupciones (`cli`) y restaura el estado original para garantizar una lectura at√≥mica.
- **üíé Palabra Clave `volatile`:** La variable `ms_ticks` se marca como `static volatile`, forzando al compilador a leer siempre el valor real de la RAM, evitando optimizaciones que ignorar√≠an los cambios realizados por las ISR.
- **‚ö° Multitarea No Bloqueante:** Se implementa l√≥gica de comparaci√≥n de tiempos en el `main.c`. Esto permite que el LED de Heartbeat y la detecci√≥n de flanco con debounce del pulsador operen en "paralelo" sin detener el flujo del CPU.

---

## üó∫Ô∏è 5. Mapeo de Hardware

| Perif√©rico | Pin AVR | Funci√≥n | Configuraci√≥n | Driver Service |
| :--- | :--- | :--- | :--- | :--- |
| üî¥ **LED 1** | PB0 | Heartbeat (500ms) | Salida Digital | `GPIO_TogglePin` |
| üîµ **LED 2** | PB3 | Respuesta Bot√≥n | Salida Digital | `GPIO_TogglePin` |
| üîò **Bot√≥n** | PD2 | Entrada Interactiva | Pull-up Interna | `GPIO_ReadPin` |

---

## üèÅ 6. Conclusi√≥n
Este laboratorio consolida una arquitectura profesional. Al unificar los tres timers en una √∫nica interfaz gen√©rica, el sistema gana portabilidad y robustez. Hemos pasado de un firmware secuencial a un sistema multitarea cooperativo basado en Ticks de hardware, sentando las bases cr√≠ticas para el manejo de perif√©ricos externos como el **LCD 16x2**.

---

## üìö 7. Referencias
* **ATmega328P Datasheet:** Secciones 14, 15, 16 y 17 (Timers 0, 1 y 2).
* **Doxygen Documentation Standard:** [Manual de Estilo](https://www.doxygen.nl/manual/docblocks.html).