<stg><name>tensor_slice_wrapper</name>


<trans_list>
</trans_list>



<state_list>
</state_list>


<ports>
<port id="1" name="a_data" dir="0" iftype="0">
<core>NULL</core><StgValue><ssdm name="a_data"/></StgValue>
</port>
<port id="2" name="b_data" dir="0" iftype="0">
<core>NULL</core><StgValue><ssdm name="b_data"/></StgValue>
</port>
<port id="3" name="c_data_out" dir="1" iftype="0">
<core>NULL</core><StgValue><ssdm name="c_data_out"/></StgValue>
</port>
</ports>


<dataflows>
</dataflows>


</stg>
