<?xml version="1.0" encoding="UTF-8"?><!DOCTYPE PatentDocumentAndRelated  SYSTEM '/DTDS/ExternalStandards/ipphdb-entities.dtd' []><business:PatentDocumentAndRelated xmlns:base="http://www.sipo.gov.cn/XMLSchema/base" xmlns:business="http://www.sipo.gov.cn/XMLSchema/business" xmlns:m="http://www.w3.org/1998/Math/MathML" xmlns:tbl="http://oasis-open.org/specs/soextblx" xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" xsi:schemaLocation="http://www.sipo.gov.cn/XMLSchema/business /DTDS/PatentDocument/Elements/OtherElements.xsd" xsdVersion="V2.2.1" file="JP102015000204246JP00020161272640AFULJA20160711JP008.XML" dateProduced="20160812" status="C" lang="ja" country="JP" docNumber="2016127264" kind="A" datePublication="20160711">
  <business:BibliographicData lang="ja" country="JP">
    <business:PublicationReference dataFormat="standard" sequence="1">
      <base:DocumentID>
        <base:WIPOST3Code>JP</base:WIPOST3Code>
        <base:DocNumber>2016127264</base:DocNumber>
        <base:Kind>A</base:Kind>
        <base:Date>20160711</base:Date>
      </base:DocumentID>
    </business:PublicationReference>
    <business:PublicationReference dataFormat="original" sourceDB="JP" sequence="1">
      <base:DocumentID>
        <base:WIPOST3Code>JP</base:WIPOST3Code>
        <base:DocNumber>2016127264</base:DocNumber>
        <base:Kind>A</base:Kind>
        <base:Date>20160711</base:Date>
      </base:DocumentID>
    </business:PublicationReference>
    <business:PlainLanguageDesignation lang="ja">公開特許公報(A)</business:PlainLanguageDesignation>
    <business:ApplicationReference applType="10" dataFormat="standard" sequence="1">
      <base:DocumentID>
        <base:WIPOST3Code>JP</base:WIPOST3Code>
        <base:DocNumber>102015000204246</base:DocNumber>
        <base:Date>20151016</base:Date>
      </base:DocumentID>
    </business:ApplicationReference>
    <business:ApplicationReference applType="10" dataFormat="original" sequence="1" sourceDB="JP">
      <base:DocumentID>
        <base:WIPOST3Code>JP</base:WIPOST3Code>
        <base:DocNumber>2015204246</base:DocNumber>
        <base:Date>20151016</base:Date>
      </base:DocumentID>
    </business:ApplicationReference>
    <business:PriorityDetails>
      <business:Priority kind="national" dataFormat="standard" sequence="1">
        <base:WIPOST3Code>JP</base:WIPOST3Code>
        <base:DocNumber>002014000264288</base:DocNumber>
        <base:Date>20141226</base:Date>
      </business:Priority>
      <business:Priority kind="national" dataFormat="original" sourceDB="JP" sequence="1">
        <base:WIPOST3Code>JP</base:WIPOST3Code>
        <base:DocNumber>2014264288</base:DocNumber>
        <base:Date>20141226</base:Date>
      </business:Priority>
    </business:PriorityDetails>
    <business:ClassificationIPCRDetails>
      <business:ClassificationIPCR sequence="1">
        <business:IPCVersionDate>20060101</business:IPCVersionDate>
        <business:ClassificationLevel>A</business:ClassificationLevel>
        <business:Section>H</business:Section>
        <business:MainClass>01</business:MainClass>
        <business:Subclass>L</business:Subclass>
        <business:MainGroup>27</business:MainGroup>
        <business:Subgroup>146</business:Subgroup>
        <business:SymbolPosition>F</business:SymbolPosition>
        <business:ClassificationValue>I</business:ClassificationValue>
        <base:ActionDate>
          <base:Date>20160613</base:Date>
        </base:ActionDate>
        <business:GeneratingOffice>
          <base:WIPOST3Code>JP</base:WIPOST3Code>
        </business:GeneratingOffice>
        <business:ClassificationStatus>B</business:ClassificationStatus>
        <business:ClassificationDataSource>H</business:ClassificationDataSource>
        <base:Text>H01L  27/146       20060101AFI20160613BHJP        </base:Text>
      </business:ClassificationIPCR>
      <business:ClassificationIPCR sequence="2">
        <business:IPCVersionDate>20110101</business:IPCVersionDate>
        <business:ClassificationLevel>A</business:ClassificationLevel>
        <business:Section>H</business:Section>
        <business:MainClass>04</business:MainClass>
        <business:Subclass>N</business:Subclass>
        <business:MainGroup>5</business:MainGroup>
        <business:Subgroup>369</business:Subgroup>
        <business:SymbolPosition>L</business:SymbolPosition>
        <business:ClassificationValue>I</business:ClassificationValue>
        <base:ActionDate>
          <base:Date>20160613</base:Date>
        </base:ActionDate>
        <business:GeneratingOffice>
          <base:WIPOST3Code>JP</base:WIPOST3Code>
        </business:GeneratingOffice>
        <business:ClassificationStatus>B</business:ClassificationStatus>
        <business:ClassificationDataSource>H</business:ClassificationDataSource>
        <base:Text>H04N   5/369       20110101ALI20160613BHJP        </base:Text>
      </business:ClassificationIPCR>
      <business:ClassificationIPCR sequence="3">
        <business:IPCVersionDate>20110101</business:IPCVersionDate>
        <business:ClassificationLevel>A</business:ClassificationLevel>
        <business:Section>H</business:Section>
        <business:MainClass>04</business:MainClass>
        <business:Subclass>N</business:Subclass>
        <business:MainGroup>5</business:MainGroup>
        <business:Subgroup>357</business:Subgroup>
        <business:SymbolPosition>L</business:SymbolPosition>
        <business:ClassificationValue>I</business:ClassificationValue>
        <base:ActionDate>
          <base:Date>20160613</base:Date>
        </base:ActionDate>
        <business:GeneratingOffice>
          <base:WIPOST3Code>JP</base:WIPOST3Code>
        </business:GeneratingOffice>
        <business:ClassificationStatus>B</business:ClassificationStatus>
        <business:ClassificationDataSource>H</business:ClassificationDataSource>
        <base:Text>H04N   5/357       20110101ALI20160613BHJP        </base:Text>
      </business:ClassificationIPCR>
    </business:ClassificationIPCRDetails>
    <business:JPClassification>
      <business:FI type="main">H01L27/14 E</business:FI>
      <business:FI type="secondary">H04N5/335 690</business:FI>
      <business:FI type="secondary">H04N5/335 570</business:FI>
      <business:FClass>
        <business:FTerm>4M118AA05</business:FTerm>
      </business:FClass>
      <business:FClass>
        <business:FTerm>4M118AB01</business:FTerm>
      </business:FClass>
      <business:FClass>
        <business:FTerm>4M118BA07</business:FTerm>
      </business:FClass>
      <business:FClass>
        <business:FTerm>4M118BA14</business:FTerm>
      </business:FClass>
      <business:FClass>
        <business:FTerm>4M118CA03</business:FTerm>
      </business:FClass>
      <business:FClass>
        <business:FTerm>4M118CA14</business:FTerm>
      </business:FClass>
      <business:FClass>
        <business:FTerm>4M118CA24</business:FTerm>
      </business:FClass>
      <business:FClass>
        <business:FTerm>4M118CB02</business:FTerm>
      </business:FClass>
      <business:FClass>
        <business:FTerm>4M118CB05</business:FTerm>
      </business:FClass>
      <business:FClass>
        <business:FTerm>4M118CB06</business:FTerm>
      </business:FClass>
      <business:FClass>
        <business:FTerm>4M118CB14</business:FTerm>
      </business:FClass>
      <business:FClass>
        <business:FTerm>4M118CB20</business:FTerm>
      </business:FClass>
      <business:FClass>
        <business:FTerm>4M118DD04</business:FTerm>
      </business:FClass>
      <business:FClass>
        <business:FTerm>4M118EA14</business:FTerm>
      </business:FClass>
      <business:FClass>
        <business:FTerm>4M118FA06</business:FTerm>
      </business:FClass>
      <business:FClass>
        <business:FTerm>4M118FB23</business:FTerm>
      </business:FClass>
      <business:FClass>
        <business:FTerm>4M118GA02</business:FTerm>
      </business:FClass>
      <business:FClass>
        <business:FTerm>4M118GC08</business:FTerm>
      </business:FClass>
      <business:FClass>
        <business:FTerm>4M118GD04</business:FTerm>
      </business:FClass>
      <business:FClass>
        <business:FTerm>5C024CX03</business:FTerm>
      </business:FClass>
      <business:FClass>
        <business:FTerm>5C024CX11</business:FTerm>
      </business:FClass>
      <business:FClass>
        <business:FTerm>5C024CY47</business:FTerm>
      </business:FClass>
      <business:FClass>
        <business:FTerm>5C024GX01</business:FTerm>
      </business:FClass>
      <business:FClass>
        <business:FTerm>5C024GX05</business:FTerm>
      </business:FClass>
      <business:FClass>
        <business:FTerm>5C024GY31</business:FTerm>
      </business:FClass>
      <business:FClass>
        <business:Theme>4M118</business:Theme>
      </business:FClass>
      <business:FClass>
        <business:Theme>5C024</business:Theme>
      </business:FClass>
    </business:JPClassification>
    <business:InventionTitle lang="ja" dataFormat="original" sourceDB="JP">固态成像元件、其制造方法和电子设备</business:InventionTitle>
    <business:Parties>
      <business:ApplicantDetails>
        <business:Applicant sequence="1" dataFormat="original" sourceDB="JP">
          <base:AddressBook lang="ja">
            <base:Name>ソニー株式会社</base:Name>
            <base:RegisteredNumber>000002185</base:RegisteredNumber>
            <base:Address>
              <base:AddressLine>0</base:AddressLine>
              <base:AddressMailCode>0</base:AddressMailCode>
              <base:PostBox>0</base:PostBox>
              <base:AddressRoom>0</base:AddressRoom>
              <base:AddressFloor>0</base:AddressFloor>
              <base:AddressBuilding>0</base:AddressBuilding>
              <base:Street>0</base:Street>
              <base:AddressCity>0</base:AddressCity>
              <base:County>0</base:County>
              <base:City>0</base:City>
              <base:Province>0</base:Province>
              <base:PostCode>0</base:PostCode>
              <base:WIPOST3Code>XP</base:WIPOST3Code>
              <base:Text>東京都港区港南1丁目7番1号</base:Text>
            </base:Address>
          </base:AddressBook>
          <business:OrganizationCode createDate="00000000" creator="00">0000000000</business:OrganizationCode>
        </business:Applicant>
      </business:ApplicantDetails>
      <business:InventorDetails>
        <business:Inventor sequence="1" dataFormat="original" sourceDB="JP">
          <base:AddressBook lang="ja">
            <base:Name>福岡  慎平</base:Name>
            <base:Address>
              <base:AddressLine>0</base:AddressLine>
              <base:AddressMailCode>0</base:AddressMailCode>
              <base:PostBox>0</base:PostBox>
              <base:AddressRoom>0</base:AddressRoom>
              <base:AddressFloor>0</base:AddressFloor>
              <base:AddressBuilding>0</base:AddressBuilding>
              <base:Street>0</base:Street>
              <base:AddressCity>0</base:AddressCity>
              <base:County>0</base:County>
              <base:City>0</base:City>
              <base:Province>0</base:Province>
              <base:PostCode>0</base:PostCode>
              <base:WIPOST3Code>XP</base:WIPOST3Code>
              <base:Text>東京都港区港南1丁目7番1号  ソニー株式会社内</base:Text>
            </base:Address>
          </base:AddressBook>
        </business:Inventor>
        <business:Inventor sequence="2" dataFormat="original" sourceDB="JP">
          <base:AddressBook lang="ja">
            <base:Name>萬田  周治</base:Name>
            <base:Address>
              <base:AddressLine>0</base:AddressLine>
              <base:AddressMailCode>0</base:AddressMailCode>
              <base:PostBox>0</base:PostBox>
              <base:AddressRoom>0</base:AddressRoom>
              <base:AddressFloor>0</base:AddressFloor>
              <base:AddressBuilding>0</base:AddressBuilding>
              <base:Street>0</base:Street>
              <base:AddressCity>0</base:AddressCity>
              <base:County>0</base:County>
              <base:City>0</base:City>
              <base:Province>0</base:Province>
              <base:PostCode>0</base:PostCode>
              <base:WIPOST3Code>XP</base:WIPOST3Code>
              <base:Text>東京都港区港南1丁目7番1号  ソニー株式会社内</base:Text>
            </base:Address>
          </base:AddressBook>
        </business:Inventor>
        <business:Inventor sequence="3" dataFormat="original" sourceDB="JP">
          <base:AddressBook lang="ja">
            <base:Name>平田  晋太郎</base:Name>
            <base:Address>
              <base:AddressLine>0</base:AddressLine>
              <base:AddressMailCode>0</base:AddressMailCode>
              <base:PostBox>0</base:PostBox>
              <base:AddressRoom>0</base:AddressRoom>
              <base:AddressFloor>0</base:AddressFloor>
              <base:AddressBuilding>0</base:AddressBuilding>
              <base:Street>0</base:Street>
              <base:AddressCity>0</base:AddressCity>
              <base:County>0</base:County>
              <base:City>0</base:City>
              <base:Province>0</base:Province>
              <base:PostCode>0</base:PostCode>
              <base:WIPOST3Code>XP</base:WIPOST3Code>
              <base:Text>東京都港区港南1丁目7番1号  ソニー株式会社内</base:Text>
            </base:Address>
          </base:AddressBook>
        </business:Inventor>
        <business:Inventor sequence="4" dataFormat="original" sourceDB="JP">
          <base:AddressBook lang="ja">
            <base:Name>山口  哲司</base:Name>
            <base:Address>
              <base:AddressLine>0</base:AddressLine>
              <base:AddressMailCode>0</base:AddressMailCode>
              <base:PostBox>0</base:PostBox>
              <base:AddressRoom>0</base:AddressRoom>
              <base:AddressFloor>0</base:AddressFloor>
              <base:AddressBuilding>0</base:AddressBuilding>
              <base:Street>0</base:Street>
              <base:AddressCity>0</base:AddressCity>
              <base:County>0</base:County>
              <base:City>0</base:City>
              <base:Province>0</base:Province>
              <base:PostCode>0</base:PostCode>
              <base:WIPOST3Code>XP</base:WIPOST3Code>
              <base:Text>東京都港区港南1丁目7番1号  ソニー株式会社内</base:Text>
            </base:Address>
          </base:AddressBook>
        </business:Inventor>
        <business:Inventor sequence="5" dataFormat="original" sourceDB="JP">
          <base:AddressBook lang="ja">
            <base:Name>古閑  史彦</base:Name>
            <base:Address>
              <base:AddressLine>0</base:AddressLine>
              <base:AddressMailCode>0</base:AddressMailCode>
              <base:PostBox>0</base:PostBox>
              <base:AddressRoom>0</base:AddressRoom>
              <base:AddressFloor>0</base:AddressFloor>
              <base:AddressBuilding>0</base:AddressBuilding>
              <base:Street>0</base:Street>
              <base:AddressCity>0</base:AddressCity>
              <base:County>0</base:County>
              <base:City>0</base:City>
              <base:Province>0</base:Province>
              <base:PostCode>0</base:PostCode>
              <base:WIPOST3Code>XP</base:WIPOST3Code>
              <base:Text>東京都港区港南1丁目7番1号  ソニー株式会社内</base:Text>
            </base:Address>
          </base:AddressBook>
        </business:Inventor>
      </business:InventorDetails>
      <business:AgentDetails>
        <business:CustomerNumber>00000</business:CustomerNumber>
        <business:Agent sequence="1" dataFormat="original" sourceDB="JP" repType="agent">
          <base:AddressBook lang="ja">
            <base:Name>西川  孝</base:Name>
            <base:RegisteredNumber>100121131</base:RegisteredNumber>
          </base:AddressBook>
        </business:Agent>
        <business:Agent sequence="2" dataFormat="original" sourceDB="JP" repType="agent">
          <base:AddressBook lang="ja">
            <base:Name>稲本  義雄</base:Name>
            <base:RegisteredNumber>100082131</base:RegisteredNumber>
          </base:AddressBook>
        </business:Agent>
      </business:AgentDetails>
    </business:Parties>
    <business:SpecificBibliographicData>
      <business:OriginalKindCode>A</business:OriginalKindCode>
    </business:SpecificBibliographicData>
    <business:StatisticalInformation>
      <business:ClaimsCount>20</business:ClaimsCount>
      <base:TotalPageCount>31</base:TotalPageCount>
    </business:StatisticalInformation>
  </business:BibliographicData>
  <business:Abstract dataFormat="original" lang="ja" sourceDB="JP">
    <base:Paragraphs>通过与相邻像素的电容耦合可以减少信号混合。 在固态成像元件中,像素2A、2B和2C彼此相邻地布置。 每个像素包括对入射光进行光电转换的光电转换膜52和布置在光电转换膜52下方的下电极51。 在各像素的下部电极间具备与下部电极不同的像素间电极54。 图2</base:Paragraphs>
    <business:AbstractFigure>
      <base:Figure num="0001">
        <base:Image id="000002" he="96" wi="58" file="2016127264_000002.TIF" imgFormat="TIFF" imgContent="drawing"/>
      </base:Figure>
    </business:AbstractFigure>
  </business:Abstract>
  <business:Description dataFormat="original" sourceDB="JP">
    <business:TechnicalField>
      <base:Paragraphs num="0001">本发明涉及固态摄像元件、其制造方法和电子设备,并且更具体地,涉及能够减少由于与相邻像素的电容耦合而引起的信号混合的固态摄像元件、其制造方法和电子设备。</base:Paragraphs>
    </business:TechnicalField>
    <business:BackgroundArt>
      <base:Paragraphs num="0002">近年来,已经开发了使用有机半导体或无机化合物半导体作为光电转换膜的图像传感器。 它们通常由光电转换膜和上下夹持该光电转换膜的电极构成,形成上下的电极中的至少一方的电极按每个像素分离的元件结构（例如,参照专利文献1）。</base:Paragraphs>
      <base:Paragraphs num="0003">由光电转换膜产生的电荷累积在与分离的电极连接的硅中的电荷累积部中。 然后,通过MOS电路等信号读出部将与所蓄积的电荷对应的信号读出到外部。</base:Paragraphs>
    </business:BackgroundArt>
    <business:CitationList>
      <business:PatentDocumentation>
        <base:Paragraphs num="0004">           <business:ApplicationCitation num="0001">
            <base:Text>特開2011－244010号公報</base:Text>
          </business:ApplicationCitation> </base:Paragraphs>
      </business:PatentDocumentation>
    </business:CitationList>
    <business:InventionSummary>
      <business:TechnicalProblem>
        <base:Paragraphs num="0005">各像素的电荷蓄积部成为与蓄积于此的电荷对应的电位,但在与周边像素的电荷蓄积部之间存在大的电位差的情况下,通过电性电容耦合而发生信号混合。 基于电容耦合的信号混合导致分辨率的降低、混色。</base:Paragraphs>
        <base:Paragraphs num="0006">本发明是鉴于上述情况而做出的,并且本发明的目的是减少由于与相邻像素的电容耦合而引起的信号混合。</base:Paragraphs>
      </business:TechnicalProblem>
      <business:TechnicalSolution>
        <base:Paragraphs num="0007">在根据本公开的第一方面的固态成像元件中,第一像素和第二像素彼此相邻地布置,所述第一像素和所述第二像素中的每一个包括用于对入射光进行光电转换的光电转换膜和布置在所述光电转换膜下方的下部电极,并且在所述第一像素和所述第二像素的下部电极之间包括与所述下部电极不同的另一个电极。</base:Paragraphs>
        <base:Paragraphs num="0008">根据本公开的第二方面的固态摄像元件的制造方法包括：形成用于对入射光进行光电转换的光电转换膜和布置在光电转换膜下方的下部电极作为相邻布置的第一像素和第二像素的一部分,并且在第一像素和第二像素的下部电极之间形成与下部电极不同的另一电极。</base:Paragraphs>
        <base:Paragraphs num="0009">在根据本公开的第三方面的电子设备中,第一像素和第二像素彼此相邻地布置,所述第一像素和所述第二像素中的每一个包括固态成像元件,所述固态成像元件包括用于对入射光进行光电转换的光电转换膜和布置在所述光电转换膜下方的下部电极,并且在所述第一像素和所述第二像素的下部电极之间包括与所述下部电极不同的另一电极。</base:Paragraphs>
        <base:Paragraphs num="0010">在本公开的第一至第三方面中,第一像素和第二像素彼此相邻地布置,第一像素和第二像素中的每一个包括用于对入射光进行光电转换的光电转换膜和布置在光电转换膜下方的下部电极,并且在第一像素和第二像素的下部电极之间设置有与下部电极不同的另一电极。</base:Paragraphs>
        <base:Paragraphs num="0011">在根据本公开的第四方面的固态成像元件中,第一像素和第二像素彼此相邻地布置,所述第一像素和所述第二像素中的每一个包括对入射光进行光电转换的光电转换膜和缓冲层以及布置在所述光电转换膜和所述缓冲层下方的下部电极,并且所述固态成像元件包括在与所述缓冲层相同的层中的所述第一像素和所述第二像素的下部电极之间的具有绝缘性的阻挡层。</base:Paragraphs>
        <base:Paragraphs num="0012">在本公开的第四方面中,第一像素和第二像素彼此相邻地布置,所述第一像素和所述第二像素中的每一个包括对入射光进行光电转换的光电转换膜和缓冲层以及布置在所述光电转换膜和所述缓冲层下方的下部电极,并且在与所述缓冲层相同的层中的所述第一像素和所述第二像素的下部电极之间设置有具有绝缘性的阻挡层。</base:Paragraphs>
        <base:Paragraphs num="0013">固态成像元件和电子设备可以是独立的装置,或者可以是结合到另一装置中的模块。</base:Paragraphs>
      </business:TechnicalSolution>
      <business:AdvantageousEffects>
        <base:Paragraphs num="0014">根据本发明的第一至第四方面,可以减少由于与相邻像素的电容耦合而引起的信号混合。</base:Paragraphs>
        <base:Paragraphs num="0015">注意,这里描述的效果不一定是限制性的,并且可以是本公开中描述的任何效果。</base:Paragraphs>
      </business:AdvantageousEffects>
    </business:InventionSummary>
    <business:DrawingsDescription>
      <base:Paragraphs num="0016">
        <base:FigureReference num="0001">图0001是示出了根据本发明的固态成像元件的示意性构造的图。</base:FigureReference>
        <base:FigureReference num="0002">图0002是第一实施例中的像素的断面结构图。</base:FigureReference>
        <base:FigureReference num="0003">图0003是示出下部电极和像素间电极的平面布局的图。</base:FigureReference>
        <base:FigureReference num="0004">图0004是示出与光电转换膜相关的电路结构的图。</base:FigureReference>
        <base:FigureReference num="0005">图0005是图示第一实施例中的像素的效果的图。</base:FigureReference>
        <base:FigureReference num="0006">图0006是示出像素间电极的另一布局示例的图。</base:FigureReference>
        <base:FigureReference num="0007">图0007是示出像素间电极的另一布局示例的图。</base:FigureReference>
        <base:FigureReference num="0008">图0008是第二实施例中的像素的截面构造图。</base:FigureReference>
        <base:FigureReference num="0009">图0009是第三实施例中的像素的截面构造图。</base:FigureReference>
        <base:FigureReference num="0010">图0010是图示布线层和接触通孔的平面布局的图。</base:FigureReference>
        <base:FigureReference num="0011">图0011是第四实施例中的像素的截面构造图。</base:FigureReference>
        <base:FigureReference num="0012">图0012是第五实施例中的像素的截面构造图。</base:FigureReference>
        <base:FigureReference num="0013">图0013是第六实施例中的像素的截面构造图。</base:FigureReference>
        <base:FigureReference num="0014">图0014是示出下电极和像素间电极的平面布局的图。</base:FigureReference>
        <base:FigureReference num="0015">图0015是第七实施例中的像素的截面构造图。</base:FigureReference>
        <base:FigureReference num="0016">图0016是图示第一实施例的制造方法的图。</base:FigureReference>
        <base:FigureReference num="0017">图0017是图示第一实施例的制造方法的图。</base:FigureReference>
        <base:FigureReference num="0018">图0018是图示第一实施例的制造方法的图。</base:FigureReference>
        <base:FigureReference num="0019">图0019是第八实施例中的像素的截面构造图。</base:FigureReference>
        <base:FigureReference num="0020">图0020是第九实施例中的像素的截面构造图。</base:FigureReference>
        <base:FigureReference num="0021">图0021是示出根据第九实施例的像素间电极的布局示例的图。</base:FigureReference>
        <base:FigureReference num="0022">图0022是示出根据第九实施例的像素间电极的另一布局示例的图。</base:FigureReference>
        <base:FigureReference num="0023">图0023是示出根据第九实施例的像素间电极的另一布局示例的图。</base:FigureReference>
        <base:FigureReference num="0024">图0024是第十实施例中的像素的截面构造图。</base:FigureReference>
        <base:FigureReference num="0025">图0025是示出根据第十实施例的像素间电极的布局示例的图。</base:FigureReference>
        <base:FigureReference num="0026">图0026是示出根据第十实施例的像素间电极的另一布局示例的图。</base:FigureReference>
        <base:FigureReference num="0027">图0027是示出根据第十实施例的像素间电极的另一布局示例的图。</base:FigureReference>
        <base:FigureReference num="0028">图0028是第十一实施例中的像素的截面构造图。</base:FigureReference>
        <base:FigureReference num="0029">图0029是第十二实施例中的像素的截面构造图。</base:FigureReference>
        <base:FigureReference num="0030">图0030是第十三实施例中的像素的截面构造图。</base:FigureReference>
        <base:FigureReference num="0031">图0031是图示第十三实施例的制造方法的图。</base:FigureReference>
        <base:FigureReference num="0032">图0032是示出作为根据本发明的电子设备的成像装置的构造示例的框图。</base:FigureReference>
      </base:Paragraphs>
    </business:DrawingsDescription>
    <business:EmbodimentsDescription>
      <base:Paragraphs num="0017">以下,对用于实施本公开的方式（以下,称为实施方式）进行说明。 注意,将按以下顺序进行描述。 1.固态成像装置的示意性构造示例2.像素的第一实施例（包括像素间电极的构造） 
3.像素的第二实施例（其中像素间电极连接到GND区域的配置） 
4.像素的第三实施例（其中像素间电极连接到像素中的配线层的构造） 
5.像素的第四实施例（绝缘膜未被平坦化的构造） 
6.像素的第五实施例（像素间电极和光电转换膜彼此不接触的构造） 
7.像素的第六实施例（累积像素间电极的电荷的构造） 
8.像素的第七实施例（光电转换膜对所有波长的光进行光电转换的构造） 
9.根据第一实施例的制造方法10.第八实施例的像素（背照式构造） 
11.像素的第九实施例（像素间电极形成在下部电极的下层中的第一构造例） 
12.像素的第十实施例（像素间电极形成在下部电极的下层中的第二构造示例） 
13.像素的第十一实施例（其中像素间电极形成在下部电极的下层中的第三构造示例） 
14.像素的第十二实施例（其中像素间电极形成在下部电极的下层中的第四构造例） 
15.像素的第十三实施例（光电转换部中包括缓冲层和阻挡层的构造示例） 
16.电子设备的应用例 </base:Paragraphs>
      <base:Paragraphs num="0018">&lt;1.固态成像元件的示意性构造示例&gt; 
图1示出了根据本发明的固态成像元件的示意性构造。 </base:Paragraphs>
      <base:Paragraphs num="0019">图1的固态图像传感器1包括像素阵列单元3和位于像素阵列单元3周围的外围电路单元,在像素阵列单元3中,像素2以矩阵形式二维地布置在例如使用硅（Si）作为半导体的半导体基板12上。 外围电路部包括垂直驱动电路4、列信号处理电路5、水平驱动电路6、输出电路7、控制电路8等。</base:Paragraphs>
      <base:Paragraphs num="0020">像素2包括光电转换元件和多个像素晶体管。 例如,多个像素晶体管包括三个MOS晶体管,即选择晶体管、复位晶体管和输出晶体管（放大晶体管）。</base:Paragraphs>
      <base:Paragraphs num="0021">垂直驱动电路4包括例如移位寄存器,选择像素驱动配线10,将用于驱动像素2的脉冲提供给所选择的像素驱动配线10,并且以行为单位驱动像素2。 即,垂直驱动电路4在垂直方向上以行为单位依次选择性地扫描像素阵列部3的各像素2,并且通过垂直信号线9将基于根据各像素2的光电转换部中接收的光量而生成的电荷（信号电荷）的像素信号提供给列信号处理电路5。</base:Paragraphs>
      <base:Paragraphs num="0022">列信号处理电路5是针对像素2的各列布置的,并且针对各像素列对从一行的像素2输出的信号执行诸如噪声去除等信号处理。 例如,列信号处理电路5执行诸如用于去除像素特有的固定模式噪声的相关双采样(CDS)和AD转换的信号处理。</base:Paragraphs>
      <base:Paragraphs num="0023">水平驱动电路6例如由移位寄存器构成,通过顺序地输出水平扫描脉冲来顺序地选择各个列信号处理电路5,并且将像素信号从各个列信号处理电路5输出到水平信号线11。</base:Paragraphs>
      <base:Paragraphs num="0024">输出电路7对通过水平信号线11从列信号处理电路5依次提供的信号执行预定的信号处理,并经由输出端子13输出该信号。 例如,输出电路7可以仅执行缓冲,或者可以执行各种类型的数字信号处理,诸如黑电平调整和列变化校正。</base:Paragraphs>
      <base:Paragraphs num="0025">控制电路8接收输入时钟和指示操作模式等的数据,并且输出诸如固态成像元件1的内部信息的数据。 即,控制电路8基于垂直同步信号、水平同步信号和主时钟生成时钟信号和控制信号,该时钟信号和控制信号用作垂直驱动电路4、列信号处理电路5、水平驱动电路6等的操作的基准。 然后,控制电路8将所生成的时钟信号和控制信号输出到垂直驱动电路4、列信号处理电路5、水平驱动电路6等。</base:Paragraphs>
      <base:Paragraphs num="0026">如上所述构造的固态成像元件1是被称为列AD系统的CMOS图像传感器,其中,执行CDS处理和AD转换处理的列信号处理电路5针对每个像素列布置。</base:Paragraphs>
      <base:Paragraphs num="0027">&lt;2.像素的第一实施例&gt; 
&lt;像素的截面结构图&gt; 
将参照图2说明图1的固态成像元件1的像素2的第一实施方案。 </base:Paragraphs>
      <base:Paragraphs num="0028">图2是示出第一实施例中的像素2的截面构造的图。</base:Paragraphs>
      <base:Paragraphs num="0029">注意,在图2中,三个像素2在水平方向上并排布置,并且为了方便起见,这三个像素2从附图的左侧起被描述为像素2A、像素2B和像素2C。</base:Paragraphs>
      <base:Paragraphs num="0030">通过在半导体基板12的第一导电类型（例如,P型）的半导体区域41中在深度方向上堆叠和形成第二导电类型（例如,N型）的半导体区域42和43,在深度方向上形成具有PN结的光电二极管PD1和PD2。 具有半导体区域42作为电荷蓄积区域的光电二极管PD1是接收蓝光并进行光电转换的无机光电转换部,并且具有半导体区域43作为电荷蓄积区域的光电二极管PD2是接收红光并进行光电转换的无机光电转换部。</base:Paragraphs>
      <base:Paragraphs num="0031">包括多个布线层和层间绝缘膜的多层布线层44形成在半导体基板12的前表面侧（图中的上侧）上。 多层布线层44的层间绝缘膜例如由氧化铪（HfO2）膜、氧化硅膜、氮化硅膜等透明的绝缘膜构成。</base:Paragraphs>
      <base:Paragraphs num="0032">在多层配线层44的上侧,光电转换膜52以夹在其下侧的下部电极51和上侧的上部电极53之间的形式配置。 在形成有光电转换膜52的区域中,夹在下部电极51和上部电极53之间的区域是对入射光进行光电转换的区域,并且下部电极51、光电转换膜52和上部电极53构成光电转换单元61。 光电转换膜52作为对绿色波长光进行光电转换的膜,例如由包含罗丹明系色素、部花青系色素、喹吖啶酮等的有机光电转换材料形成。 下部电极51和上部电极53例如由氧化铟锡(ITO)膜、氧化铟锌膜等形成。</base:Paragraphs>
      <base:Paragraphs num="0033">此外,在光电转换膜52是对红色波长光进行光电转换的膜的情况下,例如,可以使用包含酞菁系染料的有机光电转换材料。 另外,在形成对蓝色波长光进行光电转换的膜的情况下,可以使用包含香豆素系色素、三-8-羟基喹啉Al（Alq3）、部花青系色素等的有机光电转换材料。</base:Paragraphs>
      <base:Paragraphs num="0034">上部电极53针对所有像素形成在整个表面上,而下部电极51针对每个像素形成。 而且,在针对每个像素而分离的下部电极51之间,形成有作为与下部电极51不同的其他电极的像素间电极54。 在此,若将上部电极53设为第1电极,将下部电极51设为第2电极,则像素间电极54是第3电极。</base:Paragraphs>
      <base:Paragraphs num="0035">在本实施方式中,像素间电极54由与下部电极51相同的材料形成,但也能够由钨(W)、铝（Al）、铜（Cu）等金属材料形成。</base:Paragraphs>
      <base:Paragraphs num="0036">图3是示出像素阵列部3内的下部电极51和像素间电极54的平面布局的图。</base:Paragraphs>
      <base:Paragraphs num="0037">如图3所示,以像素为单位形成的矩形下部电极51与像素2的布置对应地二维布置。</base:Paragraphs>
      <base:Paragraphs num="0038">另一方面,像素间电极54在各像素2的边界上且相邻的下部电极51之间以规定的图案宽度形成为格子状。</base:Paragraphs>
      <base:Paragraphs num="0039">像素间电极54与像素阵列部3的周边的配线层（未图示）连接,经由该配线层向像素间电极54供给规定的电压V3。 在图2中,例如,用虚线表示垂直驱动电路4或控制电路8经由像素阵列部3周边的配线层向像素间电极54供给电压V3的状态。</base:Paragraphs>
      <base:Paragraphs num="0040">返回图2,从像素阵列部3周边的配线层向像素间电极54供给规定的电压V3,从像素阵列部3周边的配线层向作为第一电极的上部电极53供给规定的电压V1。 此时,在光电转换部61中根据入射光生成的信号电荷为空穴的情况下,电压V1与电压V3的关系为V1&gt;V3,在所生成的信号电荷为电子的情况下,电压V1与电压V3的关系为V1&lt;V3。</base:Paragraphs>
      <base:Paragraphs num="0041">下部电极51通过形成在多层配线层44中的金属配线45连接到输出晶体管46的栅极电极46G和半导体基板12中的FD部（浮动扩散部）47。 输出晶体管（放大晶体管）46是将由光电转换部61生成的电荷作为像素信号向像素外输出的输出晶体管。 FD部47是暂时保持由光电转换膜52产生的电荷直到电荷被读出的区域。 FD部47例如由第二导电类型（例如,N型）的半导体区域形成。</base:Paragraphs>
      <base:Paragraphs num="0042">此外,在多层配线层44和半导体基板12的半导体区域41中,当然还形成有用于读取由光电二极管PD1和PD2生成的电荷等的多个像素晶体管、FD部等,但是省略了图示。</base:Paragraphs>
      <base:Paragraphs num="0043">在上部电极53的上表面,由氮化硅膜（SiN）、氮氧化硅膜（SiON）、碳化硅（SiC）等无机膜形成有高折射率层56。 片上透镜57形成在高折射率层56上。 作为片上透镜57的材料,例如,使用氮化硅膜（SiN）或诸如苯乙烯系树脂、丙烯酸系树脂、苯乙烯-丙烯酸共聚物系树脂或硅氧烷系树脂等树脂系材料。 高折射率层56具有增大折射角、提高聚光效率的效果。</base:Paragraphs>
      <base:Paragraphs num="0044">具有上述像素结构的固态成像元件1是纵向分光型固态成像元件,其通过形成在半导体基板（硅层）12上方的光电转换膜52对绿色光进行光电转换,并且通过半导体基板12中的光电二极管PD1和PD2对蓝色光和红色光进行光电转换。</base:Paragraphs>
      <base:Paragraphs num="0045">此外,固态成像元件1是表面照射型CMOS固态成像元件,其中光从形成有多层配线层44的半导体基板12的表面侧入射。</base:Paragraphs>
      <base:Paragraphs num="0046">&lt;关于光电转换膜的电路构成例&gt; 
图4示出了像素2中的输出由光电转换膜52光电转换的电荷的部分的电路构造示例。 </base:Paragraphs>
      <base:Paragraphs num="0047">像素2包括输出晶体管46、FD部47、光电转换器61、复位晶体管62和选择晶体管63。</base:Paragraphs>
      <base:Paragraphs num="0048">光电转换器61包括参照图2描述的下部电极51、光电转换膜52和上部电极53,并且根据接收的光量生成并累积电荷（信号电荷）。 如图2所示,作为光电转换器61的一部分的下电极51连接到FD部47和输出晶体管46的栅电极46G。 因此,由光电转换膜52生成的电荷被保持在下部电极51、FD部47和输出晶体管46的整个栅电极46G中。 在下文中,下电极51、FD部47和输出晶体管46的栅电极46G也被称为电荷累积部。</base:Paragraphs>
      <base:Paragraphs num="0049">FD部47累积由光电转换器61生成的电荷。 当复位晶体管62通过复位信号RST导通时,存储在FD部47中的电荷被排出到源极（例如,GND）,从而复位FD部47的电位。</base:Paragraphs>
      <base:Paragraphs num="0050">输出晶体管46输出与FD部47的电位对应的像素信号。 即,输出晶体管46与经由垂直信号线9连接的作为恒流源的负载MOS（未示出）一起构成源极跟随器电路,并且表示与FD部47等中累积的电荷对应的电平的像素信号经由选择晶体管63从输出晶体管46输出到列信号处理电路5（图1）。</base:Paragraphs>
      <base:Paragraphs num="0051">当通过选择信号SEL选择像素2时,选择晶体管63导通,并且将像素2的像素信号经由垂直信号线9输出到列信号处理电路5。 传输选择信号SEL和复位信号RST的信号线对应于图1的像素驱动线10。</base:Paragraphs>
      <base:Paragraphs num="0052">如上所述,在通过光电转换膜52进行光电转换的情况下,在下电极51、FD部47和输出晶体管46的整个栅电极46G中累积所生成的电荷,因此不需要传输晶体管。 此外,如果可以仅通过下电极51和输出晶体管46的栅电极46G累积所生成的电荷,则也可以省略FD部47。</base:Paragraphs>
      <base:Paragraphs num="0053">除了上述构造之外,像素2还包括光电二极管PD1和PD2及其读取电路。</base:Paragraphs>
      <base:Paragraphs num="0054">接下来,将再次参照图2说明固态成像元件1的每个像素2的操作。</base:Paragraphs>
      <base:Paragraphs num="0055">各像素2的电荷蓄积部成为与根据入射到该像素的光量而生成的电荷对应的电位。 这里,在不同光量的光入射到像素2A和像素2B的情况下,在像素2A的电荷累积部的电压V<base:Sub>A</base:Sub>和相邻像素2B的电荷累积部的电压V<base:Sub>B</base:Sub>之间产生大的电位差。 假设在未设置像素间电极54的情况下,由于像素2A的电荷蓄积部与像素2B的电荷蓄积部的电性电容耦合而发生信号混合。</base:Paragraphs>
      <base:Paragraphs num="0056">相反,在本实施例中,像素间电极54设置在像素2A的下部电极51和像素2B的下部电极51之间,并且电压V3施加到像素间电极54,因此像素2A和像素2B之间的像素间电极54用于屏蔽像素2A和像素2B的电荷累积单元之间的电容耦合。 因此,像素2A的电荷存储单元的电压V<base:Sub>A</base:Sub>和像素2B的电荷存储单元的电压V<base:Sub>B</base:Sub>分别被保持,并且可以获得具有优异的空间分辨率和优异的颜色分离性能的成像信号。</base:Paragraphs>
      <base:Paragraphs num="0057">接下来,将描述光电转换长时间持续的情况或者强光量的光入射到像素2A和像素2B上的情况。</base:Paragraphs>
      <base:Paragraphs num="0058">当光电转换膜52的开路电压是V<base:Sub>OC</base:Sub>时,在长时间持续光电转换的情况下,或者在强光量的光入射到像素2A和像素2B的情况下,假设没有设置像素间电极54,则像素2A的电荷累积部的电位V<base:Sub>A</base:Sub>和像素2B的电荷累积部的电位V<base:Sub>B</base:Sub>是通过将开路电压V<base:Sub>OC</base:Sub>与施加到上部电极53的电压V3相加而获得的值Vmax=V1+V<base:Sub>OC</base:Sub>。 由此,输出晶体管46的栅极电极46G也被施加电位Vmax。 为了提高光电转换膜52的特性,通常的方法是增大施加于上部电极53的电压V1,但若增大电压V1,则Vmax的值也上升,因此对电荷蓄积部、输出晶体管46的栅极绝缘膜施加强电场,引起可靠性问题、白点增加。</base:Paragraphs>
      <base:Paragraphs num="0059">另一方面,在像素间电极54设置在像素2A的下部电极51与像素2B的下部电极51之间的情况下,如在本像素结构中,当像素2A的电荷累积部的电位V<base:Sub>A</base:Sub>与像素间电极54的电压V3之间的电压差|V<base:Sub>A</base:Sub>-V3|变得等于或大于预定值时,漏电流从下部电极51流到像素间电极54。 结果,能够将像素2A中的电荷存储单元的电位V<base:Sub>A</base:Sub>抑制为低于Vmax的值。 由此,能够无限制地增大施加至上部电极53的电压V1,能够实现光电转换膜52的特性提高。</base:Paragraphs>
      <base:Paragraphs num="0060">另外,根据本像素结构,能够通过像素间电极54的施加电压V3来控制由像素2A的下部电极51捕获的电荷的数量（载流子数）N<base:Sub>1</base:Sub>与由像素间电极54捕获的电荷的数量（载流子数）N<base:Sub>3</base:Sub>的载流子比M=N<base:Sub>1</base:Sub>/N<base:Sub>3</base:Sub>。 具体而言,相对于像素2A的电荷蓄积部的电压V<base:Sub>A</base:Sub>,若以V1-V<base:Sub>A</base:Sub>&gt;V3-V<base:Sub>A</base:Sub>的方式设定像素间电极54的施加电压V3,则能够增大上述的比M,若以V1-V<base:Sub>A</base:Sub>&lt;V3-V<base:Sub>A</base:Sub>的方式设定像素间电极54的施加电压V3,则能够减小上述的载流子比M。 这意味着通过根据光量控制像素间电极54的施加电压V3,能够控制像素2A的灵敏度。</base:Paragraphs>
      <base:Paragraphs num="0061">图5示出了光电转换膜52的区域,其中,夹在下部电极51和上部电极53之间的区域81和没有下部电极51的区域82被分开。 即使在未配置像素间电极54的情况下,也在区域82中稍微产生电荷。 此时,没有下部电极51的区域82的电场强度比具有下部电极51的区域81的电场强度弱,因此在区域82中产生的电荷作为延迟的电荷发挥作用而成为残影,例如,在拍摄运动被摄体时成为问题。</base:Paragraphs>
      <base:Paragraphs num="0062">与此相对,如本像素结构那样,在相邻的像素2的下部电极51之间设置有像素间电极54的情况下,能够将在没有下部电极51的区域82产生的电荷作为不需要的电荷从像素间电极54抽出,因此能够抑制残像。</base:Paragraphs>
      <base:Paragraphs num="0063">此外,根据本像素结构,还具有如下优点：通过控制上部电极53的施加电压V1,能够使像素2A的电荷蓄积部的电压V<base:Sub>A</base:Sub>复位。</base:Paragraphs>
      <base:Paragraphs num="0064">即,为了使像素2A的电荷蓄积部的电压V<base:Sub>A</base:Sub>复位,一般如参照图4说明的那样设置复位晶体管62,但通过控制施加至上部电极53的电压V1而发生泄漏,能够将像素2A的电荷蓄积部的电压V<base:Sub>A</base:Sub>复位为像素间电极54的施加电压V3。</base:Paragraphs>
      <base:Paragraphs num="0065">具体而言,例如,在信号电荷为空穴的情况下,向上部电极53施加电压V1,向像素间电极54施加电压V3（V1&gt;V3）。 在此,例如,当垂直驱动电路4将向上部电极53供给的电压V1设定为规定的电压以下时,在下部电极51与像素间电极54之间发生泄漏,像素2A的电荷蓄积部的电压V<base:Sub>A</base:Sub>被复位为像素间电极54的施加电压V3。 在像素间电极54的施加电压V3为GND的情况下,能够复位为GND。 在这种情况下,可以省略复位晶体管62。</base:Paragraphs>
      <base:Paragraphs num="0066">如上所述,根据固态成像器件1的第一实施方案的像素结构,可以减少由于与相邻像素的电容耦合而引起的信号混合,并且可以提高可靠性和光电转换特性。</base:Paragraphs>
      <base:Paragraphs num="0067">&lt;像素间电极的其他布局示例&gt; 
图6和图7示出了像素间电极54的其他布局例。 </base:Paragraphs>
      <base:Paragraphs num="0068">在图3所示的像素间电极54的布局中,像素间电极54在水平方向以及垂直方向上无缝隙地形成。</base:Paragraphs>
      <base:Paragraphs num="0069">然而,例如,如图6所示,像素间电极54也可以形成为在水平方向上在规定的位置分离。 在图6的例子中,以一个像素列为单位进行分离,但也可以以多个像素列为单位进行分离。 另外,虽然省略了图示,但也可以形成为在垂直方向的规定的位置以一个像素列以上的单位分离。</base:Paragraphs>
      <base:Paragraphs num="0070">或者,如图7所示,通过省略格子状的像素间电极54的交叉部分,也可以是像素间电极54的图案在像素阵列部3内被分离成多个的形状。 在图7的例子中,在水平以及垂直方向上,以2个像素间隔省略了格子状的像素间电极54的交叉部分,但也可以是3个像素以上的间隔,还可以是1个像素间隔。</base:Paragraphs>
      <base:Paragraphs num="0071">&lt;3.像素的第二实施例&gt; 
&lt;像素的截面结构图&gt; 
接下来,将参照图8说明图1的固态成像元件1的像素2的第二实施方案。 </base:Paragraphs>
      <base:Paragraphs num="0072">图8是示出第二实施例中的像素2的截面构造的图。</base:Paragraphs>
      <base:Paragraphs num="0073">此外,在第二实施方式中,对与上述的第一实施方式对应的部分标注相同的附图标记,并省略该部分的说明。 对于后述的其他实施方式也是同样的。</base:Paragraphs>
      <base:Paragraphs num="0074">第二实施例与第一实施例的不同之处在于,像素间电极54通过形成在多层配线层44中的金属配线91连接到半导体区域41中的GND区域92。</base:Paragraphs>
      <base:Paragraphs num="0075">即使在这种情况下,固态成像元件1也具有与上述第一实施方案类似的效果。 此外,第一实施方式中的规定的电压V3也可以是GND。</base:Paragraphs>
      <base:Paragraphs num="0076">&lt;4.像素的第三实施例&gt; 
&lt;像素的截面结构图&gt; 
将参照图9和图10说明图1的固态成像元件1的像素2的第三实施方案。 </base:Paragraphs>
      <base:Paragraphs num="0077">图9是示出第三实施例中的像素2的截面构造的图。</base:Paragraphs>
      <base:Paragraphs num="0078">在第三实施方式中,在像素间电极54的下侧（半导体基板12侧）形成有配线层101,像素间电极54经由接触通路102与配线层101连接。</base:Paragraphs>
      <base:Paragraphs num="0079">与第1实施方式同样地,经由布线层101和接触通路孔102向像素间电极54供给规定的电压V3。</base:Paragraphs>
      <base:Paragraphs num="0080">图10是在下部电极51和像素间电极54的布局上重叠有布线层101和接触通路孔102的俯视图。 此外,接触通路孔102实际上配置于比像素间电极54靠下侧（布线层101侧）的位置,但在图10中,为了容易理解位置,在像素间电极54的上侧示出。</base:Paragraphs>
      <base:Paragraphs num="0081">在图10中,布线层101仅在格子状的像素间电极54的列方向上呈条纹状配置,接触通路孔102形成于格子状的像素间电极54的交叉部分。</base:Paragraphs>
      <base:Paragraphs num="0082">以这种方式,可以从像素中的配线层101而不是像素阵列单元3周围的配线层向像素间电极54供应电压V3。 在像素间电极54例如由氧化铟锡(ITO)膜等与下部电极51同种的电阻高的膜形成的情况下,通过利用像素内的配线层101进行衬里,能够降低电阻值。</base:Paragraphs>
      <base:Paragraphs num="0083">此外,在图10的例子中,将布线层101形成为列方向的条纹状,但也可以形成为仅在行方向上形成的条纹状。 另外,也可以与像素间电极54同样地设为格子状。 进而,接触通路孔102的配置、即布线层101与像素间电极54的连接点也不限定于像素间电极54的交叉部分,也可以设为除此以外的部位。</base:Paragraphs>
      <base:Paragraphs num="0084">&lt;5.像素的第四实施例&gt; 
&lt;像素的截面结构图&gt; 
图11是示出第四实施例中的像素2的截面构造的图。 </base:Paragraphs>
      <base:Paragraphs num="0085">当将第四实施例的结构与图2所示的第一实施例进行比较时,多层布线层44的最上表面的形状在第四实施例和第一实施例之间不同。</base:Paragraphs>
      <base:Paragraphs num="0086">即,在图2所示的第1实施方式中,多层配线层44的最上表面的位置与下部电极51和像素间电极54的最上表面的位置一致地被平坦化,而在第4实施方式中,下部电极51与像素间电极54之间的多层配线层44的位置形成为比下部电极51和像素间电极54的最上表面的位置高。</base:Paragraphs>
      <base:Paragraphs num="0087">在图2所示的第一实施例的结构中,如稍后参照图17所述,执行使形成在下电极51和像素间电极54的上表面上的多层配线层44的绝缘膜平坦化的处理。 另一方面,在根据第四实施例的结构中,可以省略使多层布线层44的绝缘膜平坦化的处理,因此可以减少步骤的数量。</base:Paragraphs>
      <base:Paragraphs num="0088">&lt;6.像素的第五实施例&gt; 
&lt;像素的截面结构图&gt; 
图12是示出了第五实施例中的像素2的截面构造的图。 </base:Paragraphs>
      <base:Paragraphs num="0089">第五实施例的结构与图2所示的第一实施例的结构相比,第五实施例的多层配线层44的最上表面的形状也与第一实施例的多层配线层44的最上表面的形状不同。</base:Paragraphs>
      <base:Paragraphs num="0090">即,在图2所示的第一实施例中,多层配线层44的最上表面的位置被平坦化以匹配下电极51和像素间电极54的最上表面的位置,而在第五实施例中,相邻的下电极51之间的多层配线层44的位置被形成为高于下电极51和像素间电极54的最上表面的位置。</base:Paragraphs>
      <base:Paragraphs num="0091">此外,第五实施例的结构与图11所示的第四实施例的结构相比,在第四实施例中,像素间电极54与光电转换膜52接触,而在第五实施例中,多层配线层44的绝缘膜插入在像素间电极54与光电转换膜52之间。 多层布线层44的绝缘膜是不具有光电转换功能的膜。 像素间电极54与光电转换膜52之间的多层配线层44的绝缘膜的厚度被设定为在比施加于像素间电极54的电压V3低的电压下流过隧道电流的厚度。</base:Paragraphs>
      <base:Paragraphs num="0092">&lt;7.像素的第六实施例&gt; 
&lt;像素的截面结构图&gt; 
图13是示出第六实施例中的像素2的截面构造的图。 </base:Paragraphs>
      <base:Paragraphs num="0093">当将第六实施例的结构与图2所示的第一实施例进行比较时,第六实施例的像素间电极54的连接目标与第一实施例的像素间电极54的连接目标不同。</base:Paragraphs>
      <base:Paragraphs num="0094">即,在图2所示的第一实施例中,像素间电极54连接到像素阵列单元3周围的配线层,并且预定电压V3被提供给像素间电极54。</base:Paragraphs>
      <base:Paragraphs num="0095">另一方面,在第六实施例中,像素间电极54通过形成在多层配线层44中的金属配线143连接到专用于像素间电极54而设置的输出晶体管141的栅电极141G和FD部142。 另外,虽然省略了图示,但也与光电变换部61同样地设置有将由像素间电极54捕获的电荷复位的复位晶体管和选择晶体管。</base:Paragraphs>
      <base:Paragraphs num="0096">图14是示出第六实施例中的下部电极51和像素间电极54的平面布局的图。</base:Paragraphs>
      <base:Paragraphs num="0097">第六实施例的像素间电极54的布置具有图7所示的平面布局。 即,通过省略格子状的像素间电极54的交叉部分的一部分而图案分离的像素间电极54在由2×2构成的4个像素的下部电极51之间以成为十字的形状的方式配置。</base:Paragraphs>
      <base:Paragraphs num="0098">在固态摄像器件1包括像素相加模式作为操作模式的情况下,在该像素相加模式中,将包括2×2像素的四个像素的像素信号相加并输出相加信号,固态摄像器件1还从输出晶体管141输出由虚线中的像素间电极54捕获的电荷的信号作为像素信号的一部分,输出单位是由图7中的虚线围绕的四个像素。 由此,成为输出单位的虚线内的4个像素中的像素信号成为将由各像素的下部电极51捕获的电荷的信号与由虚线内的像素间电极54捕获的电荷的信号相加而得到的信号,能够对在4个像素的区域内接收的光无损失地进行光电转换并作为像素信号输出。 对于不包含在由虚线包围的输出单位中的像素间电极54,通过使复位晶体管导通而使电荷排出,从而与上述的其他实施方式同样地发挥屏蔽功能。</base:Paragraphs>
      <base:Paragraphs num="0099">此外,在通过接通复位晶体管来排出由所有像素间电极54捕获的电荷的情况下,与上述第一至第五实施例类似的屏蔽功能起作用。</base:Paragraphs>
      <base:Paragraphs num="0100">&lt;8.像素的第七实施例&gt; 
&lt;像素的截面结构图&gt; 
图15是示出第七实施例中的像素2的截面构造的图。 </base:Paragraphs>
      <base:Paragraphs num="0101">在上述第一至第六实施例中,各像素2通过光电转换单元61以及光电二极管PD1和PD2接收红色(R)、绿色(G)和蓝色(B)的所有波长的光,而第七实施例的不同之处在于,各像素2仅接收红色(R)、绿色(G)和蓝色(B)中的任一波长的光。</base:Paragraphs>
      <base:Paragraphs num="0102">将图15中的第七实施例的结构与图2中所示的第一实施例的结构进行比较,在第七实施例和第一实施例中,图2中的对绿色波长光进行光电转换的光电转换膜52被图15中的对红色(R)、绿色(G)和蓝色(B)的所有波长光进行光电转换的光电转换膜161代替。 此外,在半导体基板12中没有设置用于接收蓝光的光电二极管PD1和用于接收红光的光电二极管PD2。</base:Paragraphs>
      <base:Paragraphs num="0103">此外,在图15中,使红色(R)、绿色(G)或蓝色(B)波长的光通过的滤色器162新设置在高折射率层56与片上透镜57之间。 彩色滤光片162的红色(R)、绿色(G)或蓝色(B)的各颜色例如以拜耳阵列配置。</base:Paragraphs>
      <base:Paragraphs num="0104">因此,由于仅通过滤色器162的红色(R)、绿色(G)和蓝色(B)中的一种波长的光到达光电转换膜161,所以每个像素2仅接收红色(R)、绿色(G)和蓝色(B)中的一种波长的光。</base:Paragraphs>
      <base:Paragraphs num="0105">在以上说明的第2实施方式至第7实施方式中,也能够得到在第1实施方式中说明的通过具备像素间电极54而实现的上述效果。</base:Paragraphs>
      <base:Paragraphs num="0106">&lt;9.根据第一实施例的制造方法&gt; 
接下来,将参照图16至图18说明根据图2所示的第一实施例的像素2的制造方法。 </base:Paragraphs>
      <base:Paragraphs num="0107">首先,如图16的A所示,光电二极管PD1和PD2形成在半导体基板12的半导体区域41中,并且包括多个配线层和层间绝缘膜的多层配线层44形成在半导体基板12的前表面侧（图中的上侧）。 在半导体基板12的前表面侧界面上形成有多个像素晶体管等,所述多个像素晶体管等读取累积在输出晶体管46、FD部47、光电二极管PD1和PD2中的电荷等。</base:Paragraphs>
      <base:Paragraphs num="0108">然后,如图16的B所示,例如,在多层配线层44的上表面上形成具有预定膜厚度的氧化铟锡(ITO)膜201。</base:Paragraphs>
      <base:Paragraphs num="0109">接下来,如图16的C所示,通过光刻使形成在多层配线层44的整个表面上的ITO膜201中的预定区域图案化,从而形成下部电极51和像素间电极54。</base:Paragraphs>
      <base:Paragraphs num="0110">然后,如图17的A所示,透明绝缘膜202层叠在下电极51和像素间电极54的上侧。 此后,如图17的B所示,通过例如CMP（化学机械抛光）去除透明绝缘膜202并使其平坦化,直到透明绝缘膜202具有与下部电极51和像素间电极54的膜厚度相同的膜厚度。</base:Paragraphs>
      <base:Paragraphs num="0111">随后,如图17的C所示,依次形成光电转换膜52、上电极53和高折射率层56。</base:Paragraphs>
      <base:Paragraphs num="0112">接下来,如图18的A所示,在高折射率层56的上表面上进一步形成作为片上透镜57的材料的树脂类材料203之后,以透镜形状形成光致抗蚀剂211。 然后,通过基于透镜形状的光致抗蚀剂211进行回蚀,如图18的B所示,在每个像素2的最上部形成片上透镜57。</base:Paragraphs>
      <base:Paragraphs num="0113">如上所述,可以制造图2所示的第一实施例的像素2。</base:Paragraphs>
      <base:Paragraphs num="0114">&lt;10.像素的第八实施例&gt; 
&lt;像素的截面结构图&gt; 
图19是示出了第八实施例中的像素2的截面构造的图。 </base:Paragraphs>
      <base:Paragraphs num="0115">尽管上述第一至第七实施例是所谓的前表面照射型CMOS固态图像传感器,其中半导体基板12的形成有多层配线层44的前表面侧是光接收表面侧,但是也可以采用后表面照射型配置。</base:Paragraphs>
      <base:Paragraphs num="0116">图19示出了在固态成像元件1是背面照射型的情况下的像素2的截面构造。</base:Paragraphs>
      <base:Paragraphs num="0117">具体地,多层配线层44形成在图19中的半导体基板12的下侧的半导体基板12的前表面侧上,并且光电转换单元61、像素间电极54、高折射率层56和片上透镜57经由透明绝缘膜231形成在半导体基板12的相对侧的后表面侧上。 透明绝缘膜231例如由氧化铪（HfO2）膜和氧化硅膜的2层或3层的膜构成。</base:Paragraphs>
      <base:Paragraphs num="0118">包括上述FD部47和输出晶体管46的多个像素晶体管形成在前表面侧的多层布线层44中。 FD单元47和输出晶体管46的栅极电极46G通过形成在多层配线层44中的金属配线241、形成为穿透半导体基板12的半导体区域41的导电插塞242以及穿透透明绝缘膜231的金属配线243连接到光电转换单元61的下部电极51。 金属配线241例如由钨(W)、铝（Al）、铜（Cu）等金属材料形成。 此外,导电插塞242的外周由诸如SiO2或SiN的绝缘膜绝缘。</base:Paragraphs>
      <base:Paragraphs num="0119">在这种背面照射型像素结构中,通过在下部电极51之间设置像素间电极54,也可以获得第一实施例中描述的效果。</base:Paragraphs>
      <base:Paragraphs num="0120">注意,虽然图19示出了将根据图2所示的第一实施例的像素结构应用于背面照射型的结构,但是根据第二至第七实施例的其他像素结构当然也可以是背面照射型。</base:Paragraphs>
      <base:Paragraphs num="0121">&lt;11.像素的第九实施例&gt; 
&lt;像素的截面结构图&gt; 
图20是示出了第九实施例中的像素2的截面构造的图。 </base:Paragraphs>
      <base:Paragraphs num="0122">在第九实施例中,像素间电极54不是形成在与针对每个像素分离的下部电极51相同的层中,而是形成在形成有下部电极51的层的下层中。 换言之,在上述的第1至第8实施方式和第9实施方式中,形成像素间电极54的深度方向的位置不同。</base:Paragraphs>
      <base:Paragraphs num="0123">多层配线层44的绝缘膜设置在上述第一至第八实施例中设置有像素间电极54的相邻的下部电极51之间,并且绝缘膜和下部电极51的上表面平坦化为同一平面。</base:Paragraphs>
      <base:Paragraphs num="0124">另一方面,例如,如图20所示,形成有像素间电极54的层是与多层布线层44中的预定布线层401相同的层。 像素间电极54可以由与下部电极51相同的材料形成,但也可以由钨(W)、铝（Al）、铜（Cu）等金属材料形成。 在使用与配线层401的材料相同的金属材料作为像素间电极54的材料的情况下,能够以与配线层401相同的制造方法与配线层401同时形成,像素间电极54具备遮光性。 此外,像素间电极54也可以形成于与多层布线层44中的各布线层401均不同的层。</base:Paragraphs>
      <base:Paragraphs num="0125">如图20所示,通过将像素间电极54配置在与下部电极51不同的层,能够进一步缩小像素间的空间,因此能够进一步减小像素尺寸。 或者,在不缩小像素之间的空间的情况下,可以将下部电极51的平面尺寸形成得较大。</base:Paragraphs>
      <base:Paragraphs num="0126">图21是表示将像素间电极54配置于与下部电极51不同的层的情况下的像素间电极54和下部电极51的平面布局的例子的图。</base:Paragraphs>
      <base:Paragraphs num="0127">像素间电极54基本上与图3相同,能够在各像素2的边界上且相邻的下部电极51之间以规定的图案宽度形成为格子状。</base:Paragraphs>
      <base:Paragraphs num="0128">像素间电极54与像素阵列部3的周边的配线层（未图示）连接,经由该配线层向像素间电极54供给规定的电压V3。 此外,向像素间电极54供给的规定的电压V3可以是固定（恒定）的电压值,也可以是随着时间经过而变动的电压值。</base:Paragraphs>
      <base:Paragraphs num="0129">图22和图23是示出像素间电极54和下部电极51的平面布局的另一例的图。</base:Paragraphs>
      <base:Paragraphs num="0130">如图22所示,像素间电极54可以在行方向（水平方向）上相邻的像素之间相对于整个像素阵列单元3形成为线状（在图22中为纵向条纹状）,并且在列方向（垂直方向）上相邻的像素之间仅形成图21的格子状的像素间电极54的交叉部分。</base:Paragraphs>
      <base:Paragraphs num="0131">可选地,如图23所示,像素间电极54可以仅在行方向上相邻的像素之间相对于整个像素阵列单元3形成为线状（垂直条纹状）,或者可以仅在列方向上相邻的像素之间相对于整个像素阵列单元3形成为线状（水平条纹状）,尽管未示出。</base:Paragraphs>
      <base:Paragraphs num="0132">&lt;12.像素的第十实施例&gt; 
&lt;像素的截面结构图&gt; 
图24是示出了第十实施例中的像素2的截面构造的图。 </base:Paragraphs>
      <base:Paragraphs num="0133">第10实施方式的像素间电极54由平面电极部402A和突出电极部402B构成,平面电极部402A是与图20所示的第9实施方式的像素间电极54相同的部分,在平面方向上扩展,突出电极部402B在平面电极部402A的剖视中央部分向上方延伸至与下部电极51的下表面相同的平面。 通过以这种方式将像素间电极54的截面形状形成为由平面电极部402A和突出电极部402B构成的倒T字状,与图20所示的第九实施例的情况相比,从像素间电极54到下部电极51的距离变短,因此可以进一步增强由施加到像素间电极54的电压V3产生的屏蔽作用。</base:Paragraphs>
      <base:Paragraphs num="0134">图25至图27是示出了根据第十实施例的像素间电极54和下部电极51的平面布局的示例的图。</base:Paragraphs>
      <base:Paragraphs num="0135">在图25所示的平面布局中,构成像素间电极54的平面电极部402A和突出电极部402B均在各像素2的边界上且在相邻的下部电极51之间以预定的图案宽度形成为格子状。</base:Paragraphs>
      <base:Paragraphs num="0136">另一方面,在图26所示的平面布局中,平面电极部402A在相邻的下部电极51之间以预定的图案宽度形成为格子状,而突出电极部402B沿着格子状的平面电极部402A以预定的间隔形成为岛形状。</base:Paragraphs>
      <base:Paragraphs num="0137">另外,在图27所示的平面布局中,平面电极部402A在相邻的下部电极51之间以规定的图案宽度形成为格子状,但突出电极部402B仅在形成为格子状的平面电极部402A的交叉部分形成为岛形状。</base:Paragraphs>
      <base:Paragraphs num="0138">作为像素间电极54的平面布局,能够采用图25至图27所示的任一配置。</base:Paragraphs>
      <base:Paragraphs num="0139">&lt;13.像素的第十一实施例&gt; 
&lt;像素的截面结构图&gt; 
图28是示出了第十一实施例中的像素2的截面构造的图。 </base:Paragraphs>
      <base:Paragraphs num="0140">第十一实施例的像素间电极54与图24所示的第十实施例的像素间电极54的共同之处在于,像素间电极54包括平面电极部402A和突出电极部402B。</base:Paragraphs>
      <base:Paragraphs num="0141">另一方面,第11实施方式的像素间电极54与图24所示的第10实施方式的不同之处在于,平面电极部402A的宽度形成为比相邻的下部电极51间的宽度宽。 换言之,在平面区域中,成为下部电极51的周边部与平面电极部402A的周边部局部重叠的配置。 这样,通过将平面电极部402A的宽度形成为比相邻的下部电极51间的宽度宽,能够使由像素间电极54进行的电位的调制更均匀地作用于相邻的下部电极51的空间。</base:Paragraphs>
      <base:Paragraphs num="0142">&lt;14.像素的第十二实施例&gt; 
&lt;像素的截面结构图&gt; 
图29是示出了第十二实施例中的像素2的截面构造的图。 </base:Paragraphs>
      <base:Paragraphs num="0143">第十二实施例是将图24所示的倒T形像素间电极54应用于背照式固态成像元件的构造。 在第十二实施方式中,像素间电极54与参照图24说明的第十实施方式相同,其他结构与参照图19说明的第八实施方式相同。</base:Paragraphs>
      <base:Paragraphs num="0144">此外,尽管未示出,但是第九实施例或第十一实施例的像素间电极54可以应用于背照式固态成像元件。</base:Paragraphs>
      <base:Paragraphs num="0145">根据上述第九至第十二实施例,通过将像素间电极54形成在形成有下部电极51的层的下层中,可以进一步减小像素尺寸。 另外,在采用不缩小像素间的结构的情况下,能够将下部电极54的平面尺寸形成得较大。</base:Paragraphs>
      <base:Paragraphs num="0146">&lt;15.像素的第十三实施例&gt; 
&lt;像素的截面结构图&gt; 
图30是示出了第十三实施例中的像素2的截面构造的图。 </base:Paragraphs>
      <base:Paragraphs num="0147">与上述第一至第十二实施例不同,第十三实施例是不使用像素间电极54的像素的形式。</base:Paragraphs>
      <base:Paragraphs num="0148">在上述第一至第十二实施例中,光电转换单元61包括下部电极51、光电转换膜52和上部电极53,但是在第十三实施例中,缓冲层421形成在下部电极51和光电转换膜52之间。 用于阻挡相邻的下部电极51之间的泄漏的阻挡层422形成在与缓冲层421相同的层中并且未形成下部电极51的像素边界部分中。</base:Paragraphs>
      <base:Paragraphs num="0149">缓冲层421包括有机材料,并且具有促进作为信号电荷的空穴从光电转换膜52传输到下电极51并防止电子流入的功能。</base:Paragraphs>
      <base:Paragraphs num="0150">另一方面,由于缓冲层421具有配光性并且具有增加光电转换膜52的导电率的作用,因此如果缓冲层421形成在还包括像素之间的边界部分的像素阵列单元3的整个表面上,则缓冲层421用作泄漏路径,并且在相邻的下部电极51之间发生泄漏。 由于下部电极51之间的泄漏而产生的电流作为暗电流输出。 因此,在第十三实施例中,如图30所示,在相邻的缓冲层421之间的区域中形成具有绝缘特性并且阻挡下部电极51之间的泄漏的阻挡层422。</base:Paragraphs>
      <base:Paragraphs num="0151">参照图31说明根据第十三实施例的制造像素2的方法。</base:Paragraphs>
      <base:Paragraphs num="0152">直到形成光电转换器61和高折射率层56的制造方法与参照图16和图17说明的根据第一实施方案的像素2的制造方法类似。 然而,在第十三实施例中,如图31的A所示,构成光电转换单元61的一部分的缓冲层421还形成在下部电极51与光电转换膜52之间。</base:Paragraphs>
      <base:Paragraphs num="0153">接下来,在高折射率层56的上表面上形成抗蚀剂掩模441,使得形成有阻挡层422的区域（具体地,如图31的B所示,除了形成有下部电极51的平面区域之外的区域）开口,并且通过将诸如氮(N)和硼(B)之类的轻元素离子注入到缓冲层421中来形成阻挡层422。 设定离子注入深度,使得杂质浓度分布（掺杂剂分布）在缓冲层421中达到峰值,如图31的B所示。 通过将进行离子注入的杂质设为氮(N)、硼(B)等轻元素,能够尽可能减少对高折射率层56的表面的损伤。</base:Paragraphs>
      <base:Paragraphs num="0154">在形成阻挡层422之后,去除抗蚀剂掩模441,形成片上透镜57,并且完成图30所示的像素2。</base:Paragraphs>
      <base:Paragraphs num="0155">根据上述第十三实施例,在包括光电转换器61的像素2中,光电转换器61包括具有增加光电转换膜52的电导率的功能的缓冲层421,当预定电压施加到光电转换器61时,可以通过阻挡层422抑制在相邻的下电极51之间产生的漏电流,并且可以抑制暗电流的产生。</base:Paragraphs>
      <base:Paragraphs num="0156">&lt;16.电子设备的应用例&gt; 
本发明的技术不限于应用于固态成像元件。 即,本公开的技术可以应用于在图像捕获单元（光电转换单元）中使用固态成像元件的所有电子设备,例如,诸如数码相机和摄像机的成像装置、具有成像功能的移动终端装置、以及在图像读取单元中使用固态成像元件的复印机。 固态成像元件可以是形成为单芯片的形式,或者可以是具有成像功能的模块形式,其中成像单元和信号处理单元或光学系统被封装在一起。 </base:Paragraphs>
      <base:Paragraphs num="0157">图32是示出作为根据本发明的电子设备的成像装置的配置示例的框图。</base:Paragraphs>
      <base:Paragraphs num="0158">图32中的成像装置300包括由透镜组等构成的光学单元301、采用图1中的固态成像元件1的构造的固态成像元件（成像装置）302、以及作为相机信号处理电路的数字信号处理器(DSP)电路303。 此外,成像装置300还包括帧存储器304、显示单元305、记录单元306、操作单元307和电源单元308。 DSP电路303、帧存储器304、显示单元305、记录单元306、操作单元307和电源单元308经由总线309彼此连接。</base:Paragraphs>
      <base:Paragraphs num="0159">光学部301获取来自被摄体的入射光（图像光）,并在固态摄像元件302的摄像面上形成图像。 固体摄像元件302将通过光学部301在摄像面上成像的入射光的光量以像素为单位转换为电信号,并作为像素信号输出。 作为固态摄像元件302,可以使用图1的固态摄像元件1,即,具有在针对每个像素分离的下部电极51之间具有像素间电极54的像素结构或者具有缓冲层421和阻挡层422的像素结构的固态摄像元件。</base:Paragraphs>
      <base:Paragraphs num="0160">显示单元305包括诸如液晶面板或有机电致发光(EL)面板的面板型显示装置,并且显示由固态摄像元件302拍摄的运动图像或静止图像。 记录单元306将由固态摄像元件302拍摄的运动图像或静止图像记录在诸如硬盘或半导体存储器等记录介质上。</base:Paragraphs>
      <base:Paragraphs num="0161">操作单元307在用户的操作下发出关于成像装置300的各种功能的操作命令。 电源单元308适当地将作为DSP电路303、帧存储器304、显示单元305、记录单元306和操作单元307的操作电源的各种电源供给到这些供给目标。</base:Paragraphs>
      <base:Paragraphs num="0162">如上所述,通过采用包括根据上述各实施例的像素2的固态摄像器件1作为固态摄像器件302,可以减少由于与相邻像素的电容耦合而引起的信号混合,并且可以提高可靠性和光电转换特性。 因此,在诸如摄像机、数字静态相机或用于诸如移动电话的移动设备的相机模块的成像装置300中,也可以提高捕获图像的图像质量。</base:Paragraphs>
      <base:Paragraphs num="0163">本公开的实施例不限于上述实施例,并且可以在不脱离本公开的范围的情况下进行各种修改。</base:Paragraphs>
      <base:Paragraphs num="0164">在上述第一至第六实施例中,已经说明了在半导体基板12的上层中具有一层光电转换层（光电转换膜52）并且在半导体基板12中具有两个无机光电转换层（光电二极管PD1和PD2）的纵向分光型固态摄像元件。</base:Paragraphs>
      <base:Paragraphs num="0165">然而,本发明的技术也可以类似地应用于在半导体基板12的上层中具有两层光电转换层并且在半导体基板12中具有一个无机光电转换层的纵向分光型固态摄像元件。</base:Paragraphs>
      <base:Paragraphs num="0166">此外,在上述各实施例中,已经说明了使用有机光电转换材料作为形成在半导体基板12上方的光电转换部61的光电转换膜52,但是也可以采用无机光电转换材料。 无机光电转换材料的示例包括结晶硅、非晶硅、CIGS（Cu、In、Ga、Se化合物）、CIS（Cu、In、Se化合物）、黄铜矿结构半导体和诸如GaAs的化合物半导体。</base:Paragraphs>
      <base:Paragraphs num="0167">在上述实施例中的每一个中,构成光电转换器61的上部电极53针对所有像素形成在整个表面上,并且下部电极51针对每个像素形成,但是上部电极53可以针对每个像素形成,并且下部电极51可以针对所有像素形成在整个表面上。 另外,也可以以像素为单位形成下部电极51和上部电极53这两者。</base:Paragraphs>
      <base:Paragraphs num="0168">在上述示例中,主要说明了使用空穴作为信号电荷的固态成像元件,但是本发明当然也可以应用于使用电子作为信号电荷的固态成像元件。 另外,将半导体基板12的第1导电型设为P型,将第2导电型设为N型而进行了说明,但也能够将第1导电型设为N型,将第2导电型设为P型而构成。</base:Paragraphs>
      <base:Paragraphs num="0169">此外,本公开的技术不限于应用于检测可见光的入射光量的分布并将其拍摄为图像的固态成像元件,并且还可以应用于诸如将红外线、X射线、粒子等的入射量的分布拍摄为图像的固态成像元件以及在广义上检测诸如压力和静电电容的其他物理量的分布并将其拍摄为图像的指纹检测传感器等的所有固态成像元件（物理量分布检测装置）。</base:Paragraphs>
      <base:Paragraphs num="0170">本公开的实施例不限于上述实施例,并且可以在不脱离本公开的范围的情况下进行各种修改。</base:Paragraphs>
      <base:Paragraphs num="0171">例如,可以采用上述多个实施例的全部或一部分的组合。</base:Paragraphs>
      <base:Paragraphs num="0172">注意,本说明书中描述的效果仅仅是示例性的而不是限制性的,并且可以提供除了本说明书中描述的效果之外的效果。</base:Paragraphs>
      <base:Paragraphs num="0173">应注意,本公开还可以具有以下配置。 （1） 
第1像素和第2像素相邻配置,所述第1像素和第2像素分别具有对入射的光进行光电转换的光电转换膜和配置在其下方的下部电极,在所述第1像素和第2像素的下部电极之间具备与所述下部电极不同的其他电极。 （2） 
所述下部电极与输出由所述光电转换膜产生的电荷的输出晶体管的栅极电极连接。 （3） 
根据（1）或（2）所述的固态成像元件,还包括电压控制单元,所述电压控制单元将预定电压施加到所述另一电极。 （4） 
所述电压控制单元通过控制施加到所述另一电极的电压来控制由所述下电极捕获的电荷的数量。 （5） 
通过控制施加到设置在所述光电转换膜上方的上部电极的电压,将所述下部电极的电压重置为所述其他电极的电压。 （6） 
所述另一电极连接到像素中的配线层。 （7） 
所述另一电极连接到形成在半导体基板中的GND区域。 （8） 
所述另一电极与所述光电转换膜接触。 （9） 
根据（1）至（7）中任一项所述的固态成像元件,还包括在所述另一电极和所述光电转换膜之间的绝缘膜。 （10） 
根据（9）所述的固态成像元件,其中,所述绝缘膜是不具有光电转换功能的膜。 （11） 
所述另一电极连接到输出晶体管的栅电极,所述输出晶体管输出由所述另一电极上方的光电转换膜生成的电荷。 （12） 
根据（3）、（9）或（10）中任一项所述的固态摄像元件,其中,所述另一电极形成在所述下部电极的下层。 （13） 
所述另一个电极包括平面电极部和突出电极部,所述平面电极部形成在所述下电极下方并且在平面方向上延伸,所述突出电极部向上延伸到与所述下电极的下表面相同的平面。 （14） 
所述另一电极形成在所述下部电极的下层中,并且所述另一电极的宽度大于相邻的所述下部电极之间的宽度。 （15） 
所述第一像素和所述第二像素中的每一个还包括在半导体基板中的无机光电转换部,并且所述无机光电转换部对未被所述光电转换膜光电转换的波长光进行光电转换。 （16） 
根据（1）～（15）中任一项所述的固态成像元件,其中,所述光电转换膜由有机材料制成。 （17） 
根据（1）～（16）中任一项所述的固态摄像元件,其中,所述固态摄像元件是背面照射型。 （18） 
作为相邻配置的第1像素和第2像素的一部分,形成对入射的光进行光电转换的光电转换膜和配置在其下方的下部电极,并且在所述第1像素和第2像素的下部电极之间形成与所述下部电极不同的其他电极。 （19） 
第1像素和第2像素相邻配置,所述第1像素和第2像素分别具有对入射的光进行光电转换的光电转换膜和配置在其下方的下部电极,在所述第1像素和第2像素的下部电极之间具备与所述下部电极不同的其他电极。 （20） 
第1像素和第2像素相邻配置,所述第1像素和第2像素分别具有对入射的光进行光电转换的光电转换膜和缓冲层、以及配置在其下方的下部电极,在与所述缓冲层同一层的所述第1像素和第2像素的下部电极之间具备具有绝缘性的遮断层。 </base:Paragraphs>
    </business:EmbodimentsDescription>
    <business:ReferenceSignsList>
      <base:Paragraphs num="0174">1固体摄像元件,2像素,3像素阵列部,4垂直驱动电路,12半导体基板,44多层配线层,46输出晶体管,47FD部,51下部电极,52光电转换膜,53上部电极,54像素间电极,61光电转换膜,62复位晶体管,PD1、PD2光电二极管,91金属配线,92GND区域,101配线层,102接触通孔,141输出晶体管,142FD部,161光电转换膜,162滤色器,300摄像装置,302固体摄像元件,402A平面电极部,402B突出电极部,421缓冲层,422遮断层。</base:Paragraphs>
    </business:ReferenceSignsList>
  </business:Description>
  <business:Drawings lang="ja" sourceDB="JP">
    <base:Figure num="0001">
      <base:Image id="000003" he="99" wi="74" file="2016127264_000003.TIF" imgContent="drawing" imgFormat="TIFF"/>
    </base:Figure>
    <base:Figure num="0002">
      <base:Image id="000004" he="112" wi="67" file="2016127264_000004.TIF" imgContent="drawing" imgFormat="TIFF"/>
    </base:Figure>
    <base:Figure num="0003">
      <base:Image id="000005" he="110" wi="73" file="2016127264_000005.TIF" imgContent="drawing" imgFormat="TIFF"/>
    </base:Figure>
    <base:Figure num="0004">
      <base:Image id="000006" he="52" wi="61" file="2016127264_000006.TIF" imgContent="drawing" imgFormat="TIFF"/>
    </base:Figure>
    <base:Figure num="0005">
      <base:Image id="000007" he="112" wi="67" file="2016127264_000007.TIF" imgContent="drawing" imgFormat="TIFF"/>
    </base:Figure>
    <base:Figure num="0006">
      <base:Image id="000008" he="110" wi="73" file="2016127264_000008.TIF" imgContent="drawing" imgFormat="TIFF"/>
    </base:Figure>
    <base:Figure num="0007">
      <base:Image id="000009" he="112" wi="69" file="2016127264_000009.TIF" imgContent="drawing" imgFormat="TIFF"/>
    </base:Figure>
    <base:Figure num="0008">
      <base:Image id="000010" he="112" wi="69" file="2016127264_000010.TIF" imgContent="drawing" imgFormat="TIFF"/>
    </base:Figure>
    <base:Figure num="0009">
      <base:Image id="000011" he="112" wi="66" file="2016127264_000011.TIF" imgContent="drawing" imgFormat="TIFF"/>
    </base:Figure>
    <base:Figure num="0010">
      <base:Image id="000012" he="111" wi="73" file="2016127264_000012.TIF" imgContent="drawing" imgFormat="TIFF"/>
    </base:Figure>
    <base:Figure num="0011">
      <base:Image id="000013" he="112" wi="66" file="2016127264_000013.TIF" imgContent="drawing" imgFormat="TIFF"/>
    </base:Figure>
    <base:Figure num="0012">
      <base:Image id="000014" he="112" wi="66" file="2016127264_000014.TIF" imgContent="drawing" imgFormat="TIFF"/>
    </base:Figure>
    <base:Figure num="0013">
      <base:Image id="000015" he="112" wi="74" file="2016127264_000015.TIF" imgContent="drawing" imgFormat="TIFF"/>
    </base:Figure>
    <base:Figure num="0014">
      <base:Image id="000016" he="112" wi="69" file="2016127264_000016.TIF" imgContent="drawing" imgFormat="TIFF"/>
    </base:Figure>
    <base:Figure num="0015">
      <base:Image id="000017" he="113" wi="63" file="2016127264_000017.TIF" imgContent="drawing" imgFormat="TIFF"/>
    </base:Figure>
    <base:Figure num="0016">
      <base:Image id="000018" he="116" wi="75" file="2016127264_000018.TIF" imgContent="drawing" imgFormat="TIFF"/>
    </base:Figure>
    <base:Figure num="0017">
      <base:Image id="000019" he="116" wi="75" file="2016127264_000019.TIF" imgContent="drawing" imgFormat="TIFF"/>
    </base:Figure>
    <base:Figure num="0018">
      <base:Image id="000020" he="114" wi="74" file="2016127264_000020.TIF" imgContent="drawing" imgFormat="TIFF"/>
    </base:Figure>
    <base:Figure num="0019">
      <base:Image id="000021" he="116" wi="66" file="2016127264_000021.TIF" imgContent="drawing" imgFormat="TIFF"/>
    </base:Figure>
    <base:Figure num="0020">
      <base:Image id="000022" he="115" wi="67" file="2016127264_000022.TIF" imgContent="drawing" imgFormat="TIFF"/>
    </base:Figure>
    <base:Figure num="0021">
      <base:Image id="000023" he="92" wi="74" file="2016127264_000023.TIF" imgContent="drawing" imgFormat="TIFF"/>
    </base:Figure>
    <base:Figure num="0022">
      <base:Image id="000024" he="88" wi="74" file="2016127264_000024.TIF" imgContent="drawing" imgFormat="TIFF"/>
    </base:Figure>
    <base:Figure num="0023">
      <base:Image id="000025" he="93" wi="70" file="2016127264_000025.TIF" imgContent="drawing" imgFormat="TIFF"/>
    </base:Figure>
    <base:Figure num="0024">
      <base:Image id="000026" he="115" wi="67" file="2016127264_000026.TIF" imgContent="drawing" imgFormat="TIFF"/>
    </base:Figure>
    <base:Figure num="0025">
      <base:Image id="000027" he="105" wi="70" file="2016127264_000027.TIF" imgContent="drawing" imgFormat="TIFF"/>
    </base:Figure>
    <base:Figure num="0026">
      <base:Image id="000028" he="105" wi="70" file="2016127264_000028.TIF" imgContent="drawing" imgFormat="TIFF"/>
    </base:Figure>
    <base:Figure num="0027">
      <base:Image id="000029" he="105" wi="70" file="2016127264_000029.TIF" imgContent="drawing" imgFormat="TIFF"/>
    </base:Figure>
    <base:Figure num="0028">
      <base:Image id="000030" he="115" wi="67" file="2016127264_000030.TIF" imgContent="drawing" imgFormat="TIFF"/>
    </base:Figure>
    <base:Figure num="0029">
      <base:Image id="000031" he="116" wi="67" file="2016127264_000031.TIF" imgContent="drawing" imgFormat="TIFF"/>
    </base:Figure>
    <base:Figure num="0030">
      <base:Image id="000032" he="116" wi="67" file="2016127264_000032.TIF" imgContent="drawing" imgFormat="TIFF"/>
    </base:Figure>
    <base:Figure num="0031">
      <base:Image id="000033" he="116" wi="75" file="2016127264_000033.TIF" imgContent="drawing" imgFormat="TIFF"/>
    </base:Figure>
    <base:Figure num="0032">
      <base:Image id="000034" he="108" wi="65" file="2016127264_000034.TIF" imgContent="drawing" imgFormat="TIFF"/>
    </base:Figure>
  </business:Drawings>
  <business:Claims lang="ja" dataFormat="original" sourceDB="JP">
    <business:Claim num="0001">
      <business:ClaimText>第1像素和第2像素相邻配置,所述第1像素和第2像素分别具有对入射的光进行光电转换的光电转换膜和配置在其下方的下部电极,在所述第1像素和第2像素的下部电极之间具备与所述下部电极不同的其他电极。</business:ClaimText>
    </business:Claim>
    <business:Claim num="0002">
      <business:ClaimText>根据权利要求1所述的固态成像元件,其中,所述下部电极与输出由所述光电转换膜产生的电荷的输出晶体管的栅极电极连接。</business:ClaimText>
    </business:Claim>
    <business:Claim num="0003">
      <business:ClaimText>根据权利要求1所述的固态成像元件,还包括电压控制单元,所述电压控制单元将预定电压施加到所述另一电极。</business:ClaimText>
    </business:Claim>
    <business:Claim num="0004">
      <business:ClaimText>根据权利要求3所述的固态成像元件,其中,所述电压控制单元通过控制要施加到所述另一电极的电压来控制要被所述下电极捕获的电荷的数量。</business:ClaimText>
    </business:Claim>
    <business:Claim num="0005">
      <business:ClaimText>根据权利要求1所述的固态成像元件,其中,通过控制施加到设置在所述光电转换膜上方的上部电极的电压,将所述下部电极的电压重置为所述另一个电极的电压。</business:ClaimText>
    </business:Claim>
    <business:Claim num="0006">
      <business:ClaimText>根据权利要求1所述的固态成像元件,其中,所述另一电极连接到像素中的配线层。</business:ClaimText>
    </business:Claim>
    <business:Claim num="0007">
      <business:ClaimText>根据权利要求1所述的固态成像元件,其中,所述另一电极连接到形成在半导体基板中的GND区域。</business:ClaimText>
    </business:Claim>
    <business:Claim num="0008">
      <business:ClaimText>根据权利要求1所述的固态成像元件,其中,所述另一电极与所述光电转换膜接触。</business:ClaimText>
    </business:Claim>
    <business:Claim num="0009">
      <business:ClaimText>根据权利要求1所述的固态成像元件,还包括在所述另一电极和所述光电转换膜之间的绝缘膜。</business:ClaimText>
    </business:Claim>
    <business:Claim num="0010">
      <business:ClaimText>根据权利要求9所述的固态成像元件,其中,所述绝缘膜是不具有光电转换功能的膜。</business:ClaimText>
    </business:Claim>
    <business:Claim num="0011">
      <business:ClaimText>根据权利要求1所述的固态成像元件,其中,所述另一电极连接到输出晶体管的栅电极,所述输出晶体管输出由所述另一电极上方的光电转换膜产生的电荷。</business:ClaimText>
    </business:Claim>
    <business:Claim num="0012">
      <business:ClaimText>根据权利要求1所述的固态成像元件,其中,所述另一电极形成在所述下电极下方。</business:ClaimText>
    </business:Claim>
    <business:Claim num="0013">
      <business:ClaimText>根据权利要求1所述的固态成像元件,其中,所述另一电极包括平面电极部和突出电极部,所述平面电极部形成在所述下电极的下方并且在平面方向上延伸,所述突出电极部向上延伸到与所述下电极的下表面相同的平面。</business:ClaimText>
    </business:Claim>
    <business:Claim num="0014">
      <business:ClaimText>根据权利要求1所述的固态成像元件,其中,所述另一电极形成在所述下部电极的下层中,并且所述另一电极的宽度大于相邻的所述下部电极之间的宽度。</business:ClaimText>
    </business:Claim>
    <business:Claim num="0015">
      <business:ClaimText>根据权利要求1所述的固态成像器件,其中,所述第一像素和所述第二像素中的每一个还包括在半导体基板中的无机光电转换部,并且所述无机光电转换部对未被所述光电转换膜光电转换的波长光进行光电转换。</business:ClaimText>
    </business:Claim>
    <business:Claim num="0016">
      <business:ClaimText>根据权利要求1所述的固态成像元件,其中,所述光电转换膜由有机材料制成。</business:ClaimText>
    </business:Claim>
    <business:Claim num="0017">
      <business:ClaimText>根据权利要求1所述的固态成像元件,其是背面照射型。</business:ClaimText>
    </business:Claim>
    <business:Claim num="0018">
      <business:ClaimText>作为相邻配置的第1像素和第2像素的一部分,形成对入射的光进行光电转换的光电转换膜和配置在其下方的下部电极,并且在所述第1像素和第2像素的下部电极之间形成与所述下部电极不同的其他电极。</business:ClaimText>
    </business:Claim>
    <business:Claim num="0019">
      <business:ClaimText>第1像素和第2像素相邻配置,所述第1像素和第2像素分别具有对入射的光进行光电转换的光电转换膜和配置在其下方的下部电极,在所述第1像素和第2像素的下部电极之间具备与所述下部电极不同的其他电极。</business:ClaimText>
    </business:Claim>
    <business:Claim num="0020">
      <business:ClaimText>第1像素和第2像素相邻配置,所述第1像素和第2像素分别具有对入射的光进行光电转换的光电转换膜和缓冲层、以及配置在其下方的下部电极,在与所述缓冲层同一层的所述第1像素和第2像素的下部电极之间具备具有绝缘性的遮断层。</business:ClaimText>
    </business:Claim>
  </business:Claims>
</business:PatentDocumentAndRelated>