
project_environment.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000014  00800100  000007c8  0000083c  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         000007c8  00000000  00000000  00000074  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .comment      00000030  00000000  00000000  00000850  2**0
                  CONTENTS, READONLY
  3 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  00000880  2**2
                  CONTENTS, READONLY
  4 .debug_aranges 00000060  00000000  00000000  000008c0  2**0
                  CONTENTS, READONLY, DEBUGGING
  5 .debug_info   00000d59  00000000  00000000  00000920  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_abbrev 000008cb  00000000  00000000  00001679  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_line   000005b1  00000000  00000000  00001f44  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_frame  000000b4  00000000  00000000  000024f8  2**2
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_str    00000477  00000000  00000000  000025ac  2**0
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_loc    00000404  00000000  00000000  00002a23  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_ranges 00000040  00000000  00000000  00002e27  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 34 00 	jmp	0x68	; 0x68 <__ctors_end>
   4:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
   8:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
   c:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
  10:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
  14:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
  18:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
  1c:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
  20:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
  24:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
  28:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
  2c:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
  30:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
  34:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
  38:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
  3c:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
  40:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
  44:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
  48:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
  4c:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
  50:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
  54:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
  58:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
  5c:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
  60:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
  64:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>

00000068 <__ctors_end>:
  68:	11 24       	eor	r1, r1
  6a:	1f be       	out	0x3f, r1	; 63
  6c:	cf ef       	ldi	r28, 0xFF	; 255
  6e:	d8 e0       	ldi	r29, 0x08	; 8
  70:	de bf       	out	0x3e, r29	; 62
  72:	cd bf       	out	0x3d, r28	; 61

00000074 <__do_copy_data>:
  74:	11 e0       	ldi	r17, 0x01	; 1
  76:	a0 e0       	ldi	r26, 0x00	; 0
  78:	b1 e0       	ldi	r27, 0x01	; 1
  7a:	e8 ec       	ldi	r30, 0xC8	; 200
  7c:	f7 e0       	ldi	r31, 0x07	; 7
  7e:	02 c0       	rjmp	.+4      	; 0x84 <__do_copy_data+0x10>
  80:	05 90       	lpm	r0, Z+
  82:	0d 92       	st	X+, r0
  84:	a4 31       	cpi	r26, 0x14	; 20
  86:	b1 07       	cpc	r27, r17
  88:	d9 f7       	brne	.-10     	; 0x80 <__do_copy_data+0xc>
  8a:	0e 94 4b 00 	call	0x96	; 0x96 <main>
  8e:	0c 94 e2 03 	jmp	0x7c4	; 0x7c4 <_exit>

00000092 <__bad_interrupt>:
  92:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

00000096 <main>:
	float var1, var2, temperature;
	int32_t t_fine;
	int32_t adc_temp=52000;
	

	UART_Init();
  96:	0e 94 54 01 	call	0x2a8	; 0x2a8 <UART_Init>

	DDRB |= (1 << PB3) | (1 << PB5) | (1 << PB2); // MOSI, SCK, SS outputs
  9a:	84 b1       	in	r24, 0x04	; 4
  9c:	8c 62       	ori	r24, 0x2C	; 44
  9e:	84 b9       	out	0x04, r24	; 4
	DDRB &= ~(1 << PB4);                           // MISO input
  a0:	84 b1       	in	r24, 0x04	; 4
  a2:	8f 7e       	andi	r24, 0xEF	; 239
  a4:	84 b9       	out	0x04, r24	; 4
	PORTB |= (1 << PB2);                           // SS high initially
  a6:	85 b1       	in	r24, 0x05	; 5
  a8:	84 60       	ori	r24, 0x04	; 4
  aa:	85 b9       	out	0x05, r24	; 5

	DDRD |= (1 << PD3);
  ac:	8a b1       	in	r24, 0x0a	; 10
  ae:	88 60       	ori	r24, 0x08	; 8
  b0:	8a b9       	out	0x0a, r24	; 10

	SPCR = (1 << SPE) | (1 << MSTR) | (1 << SPR0); // Enable SPI Master, fosc/16
  b2:	81 e5       	ldi	r24, 0x51	; 81
  b4:	8c bd       	out	0x2c, r24	; 44
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
  b6:	2f ef       	ldi	r18, 0xFF	; 255
  b8:	81 ee       	ldi	r24, 0xE1	; 225
  ba:	94 e0       	ldi	r25, 0x04	; 4
  bc:	21 50       	subi	r18, 0x01	; 1
  be:	80 40       	sbci	r24, 0x00	; 0
  c0:	90 40       	sbci	r25, 0x00	; 0
  c2:	e1 f7       	brne	.-8      	; 0xbc <main+0x26>
  c4:	00 c0       	rjmp	.+0      	; 0xc6 <main+0x30>
  c6:	00 00       	nop

	_delay_ms(100); // allow BMP280 to power up

	PORTB &= ~(1 << PB2);           // SS low to start transaction
  c8:	85 b1       	in	r24, 0x05	; 5
  ca:	8b 7f       	andi	r24, 0xFB	; 251
  cc:	85 b9       	out	0x05, r24	; 5
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
  ce:	25 e0       	ldi	r18, 0x05	; 5
  d0:	2a 95       	dec	r18
  d2:	f1 f7       	brne	.-4      	; 0xd0 <main+0x3a>
  d4:	00 00       	nop
	_delay_us(1);

	SPDR = 0x88 | 0x80;             // send register address with read bit
  d6:	88 e8       	ldi	r24, 0x88	; 136
  d8:	8e bd       	out	0x2e, r24	; 46
	while (!(SPSR & (1 << SPIF)));  // wait for transfer complete
  da:	0d b4       	in	r0, 0x2d	; 45
  dc:	07 fe       	sbrs	r0, 7
  de:	fd cf       	rjmp	.-6      	; 0xda <main+0x44>
	(void)SPDR;                     // discard received byte (dummy)
  e0:	8e b5       	in	r24, 0x2e	; 46

	SPDR = 0x00;                    // clock out LSB
  e2:	1e bc       	out	0x2e, r1	; 46
	while (!(SPSR & (1 << SPIF)));
  e4:	0d b4       	in	r0, 0x2d	; 45
  e6:	07 fe       	sbrs	r0, 7
  e8:	fd cf       	rjmp	.-6      	; 0xe4 <main+0x4e>
	lsb = SPDR;                     // read LSB (0x88)
  ea:	9e b5       	in	r25, 0x2e	; 46

	SPDR = 0x00;                    // clock out MSB
  ec:	1e bc       	out	0x2e, r1	; 46
	while (!(SPSR & (1 << SPIF)));
  ee:	0d b4       	in	r0, 0x2d	; 45
  f0:	07 fe       	sbrs	r0, 7
  f2:	fd cf       	rjmp	.-6      	; 0xee <main+0x58>
	msb = SPDR;                     // read MSB (0x89)
  f4:	6e b5       	in	r22, 0x2e	; 46
  f6:	85 e0       	ldi	r24, 0x05	; 5
  f8:	8a 95       	dec	r24
  fa:	f1 f7       	brne	.-4      	; 0xf8 <main+0x62>
  fc:	00 00       	nop

	_delay_us(1);
	PORTB |= (1 << PB2);            // SS high to end transaction
  fe:	85 b1       	in	r24, 0x05	; 5
 100:	84 60       	ori	r24, 0x04	; 4
 102:	85 b9       	out	0x05, r24	; 5

	dig_T1 = (uint16_t)msb << 8 | lsb;
 104:	70 e0       	ldi	r23, 0x00	; 0
 106:	76 2f       	mov	r23, r22
 108:	66 27       	eor	r22, r22
 10a:	69 2b       	or	r22, r25
	
	
	
	// dig _2
	
	PORTB &= ~(1 << PB2); 
 10c:	85 b1       	in	r24, 0x05	; 5
 10e:	8b 7f       	andi	r24, 0xFB	; 251
 110:	85 b9       	out	0x05, r24	; 5
	SPDR = 0x8A | 0x80;             // send register address with read bit
 112:	8a e8       	ldi	r24, 0x8A	; 138
 114:	8e bd       	out	0x2e, r24	; 46
	while (!(SPSR & (1 << SPIF)));  // wait for transfer complete
 116:	0d b4       	in	r0, 0x2d	; 45
 118:	07 fe       	sbrs	r0, 7
 11a:	fd cf       	rjmp	.-6      	; 0x116 <main+0x80>
	(void)SPDR;                     // discard received byte (dummy)
 11c:	8e b5       	in	r24, 0x2e	; 46

	SPDR = 0x00;                    // clock out LSB
 11e:	1e bc       	out	0x2e, r1	; 46
	while (!(SPSR & (1 << SPIF)));
 120:	0d b4       	in	r0, 0x2d	; 45
 122:	07 fe       	sbrs	r0, 7
 124:	fd cf       	rjmp	.-6      	; 0x120 <main+0x8a>
	lsb = SPDR;                     // read LSB (0x88)
 126:	2e b5       	in	r18, 0x2e	; 46

	SPDR = 0x00;                    // clock out MSB
 128:	1e bc       	out	0x2e, r1	; 46
	while (!(SPSR & (1 << SPIF)));
 12a:	0d b4       	in	r0, 0x2d	; 45
 12c:	07 fe       	sbrs	r0, 7
 12e:	fd cf       	rjmp	.-6      	; 0x12a <main+0x94>
	msb = SPDR;
 130:	8e b5       	in	r24, 0x2e	; 46
 132:	95 e0       	ldi	r25, 0x05	; 5
 134:	9a 95       	dec	r25
 136:	f1 f7       	brne	.-4      	; 0x134 <main+0x9e>
 138:	00 00       	nop
	_delay_us(1);
	PORTB |= (1 << PB2);
 13a:	95 b1       	in	r25, 0x05	; 5
 13c:	94 60       	ori	r25, 0x04	; 4
 13e:	95 b9       	out	0x05, r25	; 5
	
	dig_T2 = (uint16_t)msb << 8 | lsb;
 140:	90 e0       	ldi	r25, 0x00	; 0
 142:	98 2f       	mov	r25, r24
 144:	88 27       	eor	r24, r24
 146:	6c 01       	movw	r12, r24
 148:	c2 2a       	or	r12, r18
	
	
	//dig_3
	PORTB &= ~(1 << PB2);
 14a:	85 b1       	in	r24, 0x05	; 5
 14c:	8b 7f       	andi	r24, 0xFB	; 251
 14e:	85 b9       	out	0x05, r24	; 5
	SPDR = 0x8C| 0x80;             // send register address with read bit
 150:	8c e8       	ldi	r24, 0x8C	; 140
 152:	8e bd       	out	0x2e, r24	; 46
	while (!(SPSR & (1 << SPIF)));  // wait for transfer complete
 154:	0d b4       	in	r0, 0x2d	; 45
 156:	07 fe       	sbrs	r0, 7
 158:	fd cf       	rjmp	.-6      	; 0x154 <main+0xbe>
	(void)SPDR;                     // discard received byte (dummy)
 15a:	8e b5       	in	r24, 0x2e	; 46

	SPDR = 0x00;                    // clock out LSB
 15c:	1e bc       	out	0x2e, r1	; 46
	while (!(SPSR & (1 << SPIF)));
 15e:	0d b4       	in	r0, 0x2d	; 45
 160:	07 fe       	sbrs	r0, 7
 162:	fd cf       	rjmp	.-6      	; 0x15e <main+0xc8>
	lsb = SPDR;                     // read LSB (0x88)
 164:	2e b5       	in	r18, 0x2e	; 46

	SPDR = 0x00;                    // clock out MSB
 166:	1e bc       	out	0x2e, r1	; 46
	while (!(SPSR & (1 << SPIF)));
 168:	0d b4       	in	r0, 0x2d	; 45
 16a:	07 fe       	sbrs	r0, 7
 16c:	fd cf       	rjmp	.-6      	; 0x168 <main+0xd2>
	msb = SPDR;
 16e:	8e b5       	in	r24, 0x2e	; 46
 170:	95 e0       	ldi	r25, 0x05	; 5
 172:	9a 95       	dec	r25
 174:	f1 f7       	brne	.-4      	; 0x172 <main+0xdc>
 176:	00 00       	nop
	_delay_us(1);
	PORTB |= (1 << PB2);
 178:	95 b1       	in	r25, 0x05	; 5
 17a:	94 60       	ori	r25, 0x04	; 4
 17c:	95 b9       	out	0x05, r25	; 5
	
	dig_T3 = (uint16_t)msb << 8 | lsb;
 17e:	90 e0       	ldi	r25, 0x00	; 0
 180:	98 2f       	mov	r25, r24
 182:	88 27       	eor	r24, r24
 184:	7c 01       	movw	r14, r24
 186:	e2 2a       	or	r14, r18
 




var1 = (((float)adc_temp / 16384.0) - ((float)dig_T1 / 1024.0)) * (float)dig_T2;
 188:	80 e0       	ldi	r24, 0x00	; 0
 18a:	90 e0       	ldi	r25, 0x00	; 0
 18c:	0e 94 a6 02 	call	0x54c	; 0x54c <__floatunsisf>
 190:	4b 01       	movw	r8, r22
 192:	5c 01       	movw	r10, r24
 194:	20 e0       	ldi	r18, 0x00	; 0
 196:	30 e0       	ldi	r19, 0x00	; 0
 198:	40 e8       	ldi	r20, 0x80	; 128
 19a:	5a e3       	ldi	r21, 0x3A	; 58
 19c:	0e 94 34 03 	call	0x668	; 0x668 <__mulsf3>
 1a0:	9b 01       	movw	r18, r22
 1a2:	ac 01       	movw	r20, r24
 1a4:	60 e0       	ldi	r22, 0x00	; 0
 1a6:	70 e2       	ldi	r23, 0x20	; 32
 1a8:	8b e4       	ldi	r24, 0x4B	; 75
 1aa:	90 e4       	ldi	r25, 0x40	; 64
 1ac:	0e 94 91 01 	call	0x322	; 0x322 <__subsf3>
 1b0:	2b 01       	movw	r4, r22
 1b2:	3c 01       	movw	r6, r24
 1b4:	b6 01       	movw	r22, r12
 1b6:	80 e0       	ldi	r24, 0x00	; 0
 1b8:	90 e0       	ldi	r25, 0x00	; 0
 1ba:	0e 94 a6 02 	call	0x54c	; 0x54c <__floatunsisf>
 1be:	9b 01       	movw	r18, r22
 1c0:	ac 01       	movw	r20, r24
 1c2:	c3 01       	movw	r24, r6
 1c4:	b2 01       	movw	r22, r4
 1c6:	0e 94 34 03 	call	0x668	; 0x668 <__mulsf3>
 1ca:	2b 01       	movw	r4, r22
 1cc:	3c 01       	movw	r6, r24
var2 = ((((float)adc_temp / 131072.0) - ((float)dig_T1 / 8192.0)) *
 1ce:	20 e0       	ldi	r18, 0x00	; 0
 1d0:	30 e0       	ldi	r19, 0x00	; 0
 1d2:	40 e0       	ldi	r20, 0x00	; 0
 1d4:	59 e3       	ldi	r21, 0x39	; 57
 1d6:	c5 01       	movw	r24, r10
 1d8:	b4 01       	movw	r22, r8
 1da:	0e 94 34 03 	call	0x668	; 0x668 <__mulsf3>
 1de:	9b 01       	movw	r18, r22
 1e0:	ac 01       	movw	r20, r24
(((float)adc_temp / 131072.0) - ((float)dig_T1 / 8192.0))) * (float)dig_T3;
 1e2:	60 e0       	ldi	r22, 0x00	; 0
 1e4:	70 e2       	ldi	r23, 0x20	; 32
 1e6:	8b ec       	ldi	r24, 0xCB	; 203
 1e8:	9e e3       	ldi	r25, 0x3E	; 62
 1ea:	0e 94 91 01 	call	0x322	; 0x322 <__subsf3>




var1 = (((float)adc_temp / 16384.0) - ((float)dig_T1 / 1024.0)) * (float)dig_T2;
var2 = ((((float)adc_temp / 131072.0) - ((float)dig_T1 / 8192.0)) *
 1ee:	9b 01       	movw	r18, r22
 1f0:	ac 01       	movw	r20, r24
 1f2:	0e 94 34 03 	call	0x668	; 0x668 <__mulsf3>
 1f6:	4b 01       	movw	r8, r22
 1f8:	5c 01       	movw	r10, r24
(((float)adc_temp / 131072.0) - ((float)dig_T1 / 8192.0))) * (float)dig_T3;
 1fa:	b7 01       	movw	r22, r14
 1fc:	ff 0c       	add	r15, r15
 1fe:	88 0b       	sbc	r24, r24
 200:	99 0b       	sbc	r25, r25
 202:	0e 94 a8 02 	call	0x550	; 0x550 <__floatsisf>
 206:	9b 01       	movw	r18, r22
 208:	ac 01       	movw	r20, r24




var1 = (((float)adc_temp / 16384.0) - ((float)dig_T1 / 1024.0)) * (float)dig_T2;
var2 = ((((float)adc_temp / 131072.0) - ((float)dig_T1 / 8192.0)) *
 20a:	c5 01       	movw	r24, r10
 20c:	b4 01       	movw	r22, r8
 20e:	0e 94 34 03 	call	0x668	; 0x668 <__mulsf3>
 212:	9b 01       	movw	r18, r22
 214:	ac 01       	movw	r20, r24
(((float)adc_temp / 131072.0) - ((float)dig_T1 / 8192.0))) * (float)dig_T3;

t_fine = (int32_t)(var1 + var2);
 216:	c3 01       	movw	r24, r6
 218:	b2 01       	movw	r22, r4
 21a:	0e 94 92 01 	call	0x324	; 0x324 <__addsf3>
 21e:	0e 94 70 02 	call	0x4e0	; 0x4e0 <__fixsfsi>
 222:	6b 01       	movw	r12, r22
 224:	7c 01       	movw	r14, r24
temperature = t_fine / 5120.0;   // in °C
 226:	0e 94 a8 02 	call	0x550	; 0x550 <__floatsisf>
 22a:	20 e0       	ldi	r18, 0x00	; 0
 22c:	30 e0       	ldi	r19, 0x00	; 0
 22e:	40 ea       	ldi	r20, 0xA0	; 160
 230:	55 e4       	ldi	r21, 0x45	; 69
 232:	0e 94 fe 01 	call	0x3fc	; 0x3fc <__divsf3>
 236:	4b 01       	movw	r8, r22
 238:	5c 01       	movw	r10, r24

	while (1) {

	UART_TxString("t_fine");
 23a:	80 e0       	ldi	r24, 0x00	; 0
 23c:	91 e0       	ldi	r25, 0x01	; 1
 23e:	0e 94 67 01 	call	0x2ce	; 0x2ce <UART_TxString>
	 UART_TxChar('\n');
 242:	8a e0       	ldi	r24, 0x0A	; 10
 244:	0e 94 60 01 	call	0x2c0	; 0x2c0 <UART_TxChar>
	UART_TxNumber(t_fine);
 248:	c7 01       	movw	r24, r14
 24a:	b6 01       	movw	r22, r12
 24c:	0e 94 74 01 	call	0x2e8	; 0x2e8 <UART_TxNumber>
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
 250:	2f ef       	ldi	r18, 0xFF	; 255
 252:	83 ed       	ldi	r24, 0xD3	; 211
 254:	90 e3       	ldi	r25, 0x30	; 48
 256:	21 50       	subi	r18, 0x01	; 1
 258:	80 40       	sbci	r24, 0x00	; 0
 25a:	90 40       	sbci	r25, 0x00	; 0
 25c:	e1 f7       	brne	.-8      	; 0x256 <main+0x1c0>
 25e:	00 c0       	rjmp	.+0      	; 0x260 <main+0x1ca>
 260:	00 00       	nop
	_delay_ms(1000)  ;
	UART_TxChar('\n');
 262:	8a e0       	ldi	r24, 0x0A	; 10
 264:	0e 94 60 01 	call	0x2c0	; 0x2c0 <UART_TxChar>
 268:	2f ef       	ldi	r18, 0xFF	; 255
 26a:	83 ed       	ldi	r24, 0xD3	; 211
 26c:	90 e3       	ldi	r25, 0x30	; 48
 26e:	21 50       	subi	r18, 0x01	; 1
 270:	80 40       	sbci	r24, 0x00	; 0
 272:	90 40       	sbci	r25, 0x00	; 0
 274:	e1 f7       	brne	.-8      	; 0x26e <main+0x1d8>
 276:	00 c0       	rjmp	.+0      	; 0x278 <main+0x1e2>
 278:	00 00       	nop
	_delay_ms(1000)  ;
	UART_TxString("temperature");
 27a:	87 e0       	ldi	r24, 0x07	; 7
 27c:	91 e0       	ldi	r25, 0x01	; 1
 27e:	0e 94 67 01 	call	0x2ce	; 0x2ce <UART_TxString>
	UART_TxChar('\n');
 282:	8a e0       	ldi	r24, 0x0A	; 10
 284:	0e 94 60 01 	call	0x2c0	; 0x2c0 <UART_TxChar>
	UART_TxNumber(temperature);
 288:	c5 01       	movw	r24, r10
 28a:	b4 01       	movw	r22, r8
 28c:	0e 94 77 02 	call	0x4ee	; 0x4ee <__fixunssfsi>
 290:	0e 94 74 01 	call	0x2e8	; 0x2e8 <UART_TxNumber>
 294:	2f ef       	ldi	r18, 0xFF	; 255
 296:	83 ed       	ldi	r24, 0xD3	; 211
 298:	90 e3       	ldi	r25, 0x30	; 48
 29a:	21 50       	subi	r18, 0x01	; 1
 29c:	80 40       	sbci	r24, 0x00	; 0
 29e:	90 40       	sbci	r25, 0x00	; 0
 2a0:	e1 f7       	brne	.-8      	; 0x29a <main+0x204>
 2a2:	00 c0       	rjmp	.+0      	; 0x2a4 <main+0x20e>
 2a4:	00 00       	nop
 2a6:	c9 cf       	rjmp	.-110    	; 0x23a <main+0x1a4>

000002a8 <UART_Init>:
	hex[2] = '\r';
	hex[3] = '\n';
	hex[4] = '\0';
	UART_TxString("0x");
	UART_TxString(hex);
}
 2a8:	10 92 c5 00 	sts	0x00C5, r1	; 0x8000c5 <__TEXT_REGION_LENGTH__+0x7f80c5>
 2ac:	87 e6       	ldi	r24, 0x67	; 103
 2ae:	80 93 c4 00 	sts	0x00C4, r24	; 0x8000c4 <__TEXT_REGION_LENGTH__+0x7f80c4>
 2b2:	88 e0       	ldi	r24, 0x08	; 8
 2b4:	80 93 c1 00 	sts	0x00C1, r24	; 0x8000c1 <__TEXT_REGION_LENGTH__+0x7f80c1>
 2b8:	86 e0       	ldi	r24, 0x06	; 6
 2ba:	80 93 c2 00 	sts	0x00C2, r24	; 0x8000c2 <__TEXT_REGION_LENGTH__+0x7f80c2>
 2be:	08 95       	ret

000002c0 <UART_TxChar>:
 2c0:	90 91 c0 00 	lds	r25, 0x00C0	; 0x8000c0 <__TEXT_REGION_LENGTH__+0x7f80c0>
 2c4:	95 ff       	sbrs	r25, 5
 2c6:	fc cf       	rjmp	.-8      	; 0x2c0 <UART_TxChar>
 2c8:	80 93 c6 00 	sts	0x00C6, r24	; 0x8000c6 <__TEXT_REGION_LENGTH__+0x7f80c6>
 2cc:	08 95       	ret

000002ce <UART_TxString>:
 2ce:	cf 93       	push	r28
 2d0:	df 93       	push	r29
 2d2:	ec 01       	movw	r28, r24
 2d4:	03 c0       	rjmp	.+6      	; 0x2dc <UART_TxString+0xe>
 2d6:	21 96       	adiw	r28, 0x01	; 1
 2d8:	0e 94 60 01 	call	0x2c0	; 0x2c0 <UART_TxChar>
 2dc:	88 81       	ld	r24, Y
 2de:	81 11       	cpse	r24, r1
 2e0:	fa cf       	rjmp	.-12     	; 0x2d6 <UART_TxString+0x8>
 2e2:	df 91       	pop	r29
 2e4:	cf 91       	pop	r28
 2e6:	08 95       	ret

000002e8 <UART_TxNumber>:
void UART_TxNumber(uint32_t num)
{
 2e8:	cf 93       	push	r28
 2ea:	df 93       	push	r29
 2ec:	cd b7       	in	r28, 0x3d	; 61
 2ee:	de b7       	in	r29, 0x3e	; 62
 2f0:	2c 97       	sbiw	r28, 0x0c	; 12
 2f2:	0f b6       	in	r0, 0x3f	; 63
 2f4:	f8 94       	cli
 2f6:	de bf       	out	0x3e, r29	; 62
 2f8:	0f be       	out	0x3f, r0	; 63
 2fa:	cd bf       	out	0x3d, r28	; 61
    } else if (__radix < 2 || __radix > 36) {
	*__s = 0;
	return __s;
    } else {
	extern char *__ltoa_ncheck (long, char *, unsigned char);
	return __ltoa_ncheck (__val, __s, __radix);
 2fc:	2a e0       	ldi	r18, 0x0A	; 10
 2fe:	ae 01       	movw	r20, r28
 300:	4f 5f       	subi	r20, 0xFF	; 255
 302:	5f 4f       	sbci	r21, 0xFF	; 255
 304:	0e 94 a1 03 	call	0x742	; 0x742 <__ltoa_ncheck>
    char buffer[12];
    ltoa(num, buffer, 10);   // convert to string (long to ASCII)
    UART_TxString(buffer);
 308:	ce 01       	movw	r24, r28
 30a:	01 96       	adiw	r24, 0x01	; 1
 30c:	0e 94 67 01 	call	0x2ce	; 0x2ce <UART_TxString>
}
 310:	2c 96       	adiw	r28, 0x0c	; 12
 312:	0f b6       	in	r0, 0x3f	; 63
 314:	f8 94       	cli
 316:	de bf       	out	0x3e, r29	; 62
 318:	0f be       	out	0x3f, r0	; 63
 31a:	cd bf       	out	0x3d, r28	; 61
 31c:	df 91       	pop	r29
 31e:	cf 91       	pop	r28
 320:	08 95       	ret

00000322 <__subsf3>:
 322:	50 58       	subi	r21, 0x80	; 128

00000324 <__addsf3>:
 324:	bb 27       	eor	r27, r27
 326:	aa 27       	eor	r26, r26
 328:	0e 94 a9 01 	call	0x352	; 0x352 <__addsf3x>
 32c:	0c 94 fa 02 	jmp	0x5f4	; 0x5f4 <__fp_round>
 330:	0e 94 ec 02 	call	0x5d8	; 0x5d8 <__fp_pscA>
 334:	38 f0       	brcs	.+14     	; 0x344 <__addsf3+0x20>
 336:	0e 94 f3 02 	call	0x5e6	; 0x5e6 <__fp_pscB>
 33a:	20 f0       	brcs	.+8      	; 0x344 <__addsf3+0x20>
 33c:	39 f4       	brne	.+14     	; 0x34c <__addsf3+0x28>
 33e:	9f 3f       	cpi	r25, 0xFF	; 255
 340:	19 f4       	brne	.+6      	; 0x348 <__addsf3+0x24>
 342:	26 f4       	brtc	.+8      	; 0x34c <__addsf3+0x28>
 344:	0c 94 e9 02 	jmp	0x5d2	; 0x5d2 <__fp_nan>
 348:	0e f4       	brtc	.+2      	; 0x34c <__addsf3+0x28>
 34a:	e0 95       	com	r30
 34c:	e7 fb       	bst	r30, 7
 34e:	0c 94 e3 02 	jmp	0x5c6	; 0x5c6 <__fp_inf>

00000352 <__addsf3x>:
 352:	e9 2f       	mov	r30, r25
 354:	0e 94 0b 03 	call	0x616	; 0x616 <__fp_split3>
 358:	58 f3       	brcs	.-42     	; 0x330 <__addsf3+0xc>
 35a:	ba 17       	cp	r27, r26
 35c:	62 07       	cpc	r22, r18
 35e:	73 07       	cpc	r23, r19
 360:	84 07       	cpc	r24, r20
 362:	95 07       	cpc	r25, r21
 364:	20 f0       	brcs	.+8      	; 0x36e <__addsf3x+0x1c>
 366:	79 f4       	brne	.+30     	; 0x386 <__addsf3x+0x34>
 368:	a6 f5       	brtc	.+104    	; 0x3d2 <__addsf3x+0x80>
 36a:	0c 94 2d 03 	jmp	0x65a	; 0x65a <__fp_zero>
 36e:	0e f4       	brtc	.+2      	; 0x372 <__addsf3x+0x20>
 370:	e0 95       	com	r30
 372:	0b 2e       	mov	r0, r27
 374:	ba 2f       	mov	r27, r26
 376:	a0 2d       	mov	r26, r0
 378:	0b 01       	movw	r0, r22
 37a:	b9 01       	movw	r22, r18
 37c:	90 01       	movw	r18, r0
 37e:	0c 01       	movw	r0, r24
 380:	ca 01       	movw	r24, r20
 382:	a0 01       	movw	r20, r0
 384:	11 24       	eor	r1, r1
 386:	ff 27       	eor	r31, r31
 388:	59 1b       	sub	r21, r25
 38a:	99 f0       	breq	.+38     	; 0x3b2 <__addsf3x+0x60>
 38c:	59 3f       	cpi	r21, 0xF9	; 249
 38e:	50 f4       	brcc	.+20     	; 0x3a4 <__addsf3x+0x52>
 390:	50 3e       	cpi	r21, 0xE0	; 224
 392:	68 f1       	brcs	.+90     	; 0x3ee <__addsf3x+0x9c>
 394:	1a 16       	cp	r1, r26
 396:	f0 40       	sbci	r31, 0x00	; 0
 398:	a2 2f       	mov	r26, r18
 39a:	23 2f       	mov	r18, r19
 39c:	34 2f       	mov	r19, r20
 39e:	44 27       	eor	r20, r20
 3a0:	58 5f       	subi	r21, 0xF8	; 248
 3a2:	f3 cf       	rjmp	.-26     	; 0x38a <__addsf3x+0x38>
 3a4:	46 95       	lsr	r20
 3a6:	37 95       	ror	r19
 3a8:	27 95       	ror	r18
 3aa:	a7 95       	ror	r26
 3ac:	f0 40       	sbci	r31, 0x00	; 0
 3ae:	53 95       	inc	r21
 3b0:	c9 f7       	brne	.-14     	; 0x3a4 <__addsf3x+0x52>
 3b2:	7e f4       	brtc	.+30     	; 0x3d2 <__addsf3x+0x80>
 3b4:	1f 16       	cp	r1, r31
 3b6:	ba 0b       	sbc	r27, r26
 3b8:	62 0b       	sbc	r22, r18
 3ba:	73 0b       	sbc	r23, r19
 3bc:	84 0b       	sbc	r24, r20
 3be:	ba f0       	brmi	.+46     	; 0x3ee <__addsf3x+0x9c>
 3c0:	91 50       	subi	r25, 0x01	; 1
 3c2:	a1 f0       	breq	.+40     	; 0x3ec <__addsf3x+0x9a>
 3c4:	ff 0f       	add	r31, r31
 3c6:	bb 1f       	adc	r27, r27
 3c8:	66 1f       	adc	r22, r22
 3ca:	77 1f       	adc	r23, r23
 3cc:	88 1f       	adc	r24, r24
 3ce:	c2 f7       	brpl	.-16     	; 0x3c0 <__addsf3x+0x6e>
 3d0:	0e c0       	rjmp	.+28     	; 0x3ee <__addsf3x+0x9c>
 3d2:	ba 0f       	add	r27, r26
 3d4:	62 1f       	adc	r22, r18
 3d6:	73 1f       	adc	r23, r19
 3d8:	84 1f       	adc	r24, r20
 3da:	48 f4       	brcc	.+18     	; 0x3ee <__addsf3x+0x9c>
 3dc:	87 95       	ror	r24
 3de:	77 95       	ror	r23
 3e0:	67 95       	ror	r22
 3e2:	b7 95       	ror	r27
 3e4:	f7 95       	ror	r31
 3e6:	9e 3f       	cpi	r25, 0xFE	; 254
 3e8:	08 f0       	brcs	.+2      	; 0x3ec <__addsf3x+0x9a>
 3ea:	b0 cf       	rjmp	.-160    	; 0x34c <__addsf3+0x28>
 3ec:	93 95       	inc	r25
 3ee:	88 0f       	add	r24, r24
 3f0:	08 f0       	brcs	.+2      	; 0x3f4 <__addsf3x+0xa2>
 3f2:	99 27       	eor	r25, r25
 3f4:	ee 0f       	add	r30, r30
 3f6:	97 95       	ror	r25
 3f8:	87 95       	ror	r24
 3fa:	08 95       	ret

000003fc <__divsf3>:
 3fc:	0e 94 12 02 	call	0x424	; 0x424 <__divsf3x>
 400:	0c 94 fa 02 	jmp	0x5f4	; 0x5f4 <__fp_round>
 404:	0e 94 f3 02 	call	0x5e6	; 0x5e6 <__fp_pscB>
 408:	58 f0       	brcs	.+22     	; 0x420 <__EEPROM_REGION_LENGTH__+0x20>
 40a:	0e 94 ec 02 	call	0x5d8	; 0x5d8 <__fp_pscA>
 40e:	40 f0       	brcs	.+16     	; 0x420 <__EEPROM_REGION_LENGTH__+0x20>
 410:	29 f4       	brne	.+10     	; 0x41c <__EEPROM_REGION_LENGTH__+0x1c>
 412:	5f 3f       	cpi	r21, 0xFF	; 255
 414:	29 f0       	breq	.+10     	; 0x420 <__EEPROM_REGION_LENGTH__+0x20>
 416:	0c 94 e3 02 	jmp	0x5c6	; 0x5c6 <__fp_inf>
 41a:	51 11       	cpse	r21, r1
 41c:	0c 94 2e 03 	jmp	0x65c	; 0x65c <__fp_szero>
 420:	0c 94 e9 02 	jmp	0x5d2	; 0x5d2 <__fp_nan>

00000424 <__divsf3x>:
 424:	0e 94 0b 03 	call	0x616	; 0x616 <__fp_split3>
 428:	68 f3       	brcs	.-38     	; 0x404 <__EEPROM_REGION_LENGTH__+0x4>

0000042a <__divsf3_pse>:
 42a:	99 23       	and	r25, r25
 42c:	b1 f3       	breq	.-20     	; 0x41a <__EEPROM_REGION_LENGTH__+0x1a>
 42e:	55 23       	and	r21, r21
 430:	91 f3       	breq	.-28     	; 0x416 <__EEPROM_REGION_LENGTH__+0x16>
 432:	95 1b       	sub	r25, r21
 434:	55 0b       	sbc	r21, r21
 436:	bb 27       	eor	r27, r27
 438:	aa 27       	eor	r26, r26
 43a:	62 17       	cp	r22, r18
 43c:	73 07       	cpc	r23, r19
 43e:	84 07       	cpc	r24, r20
 440:	38 f0       	brcs	.+14     	; 0x450 <__divsf3_pse+0x26>
 442:	9f 5f       	subi	r25, 0xFF	; 255
 444:	5f 4f       	sbci	r21, 0xFF	; 255
 446:	22 0f       	add	r18, r18
 448:	33 1f       	adc	r19, r19
 44a:	44 1f       	adc	r20, r20
 44c:	aa 1f       	adc	r26, r26
 44e:	a9 f3       	breq	.-22     	; 0x43a <__divsf3_pse+0x10>
 450:	35 d0       	rcall	.+106    	; 0x4bc <__divsf3_pse+0x92>
 452:	0e 2e       	mov	r0, r30
 454:	3a f0       	brmi	.+14     	; 0x464 <__divsf3_pse+0x3a>
 456:	e0 e8       	ldi	r30, 0x80	; 128
 458:	32 d0       	rcall	.+100    	; 0x4be <__divsf3_pse+0x94>
 45a:	91 50       	subi	r25, 0x01	; 1
 45c:	50 40       	sbci	r21, 0x00	; 0
 45e:	e6 95       	lsr	r30
 460:	00 1c       	adc	r0, r0
 462:	ca f7       	brpl	.-14     	; 0x456 <__divsf3_pse+0x2c>
 464:	2b d0       	rcall	.+86     	; 0x4bc <__divsf3_pse+0x92>
 466:	fe 2f       	mov	r31, r30
 468:	29 d0       	rcall	.+82     	; 0x4bc <__divsf3_pse+0x92>
 46a:	66 0f       	add	r22, r22
 46c:	77 1f       	adc	r23, r23
 46e:	88 1f       	adc	r24, r24
 470:	bb 1f       	adc	r27, r27
 472:	26 17       	cp	r18, r22
 474:	37 07       	cpc	r19, r23
 476:	48 07       	cpc	r20, r24
 478:	ab 07       	cpc	r26, r27
 47a:	b0 e8       	ldi	r27, 0x80	; 128
 47c:	09 f0       	breq	.+2      	; 0x480 <__divsf3_pse+0x56>
 47e:	bb 0b       	sbc	r27, r27
 480:	80 2d       	mov	r24, r0
 482:	bf 01       	movw	r22, r30
 484:	ff 27       	eor	r31, r31
 486:	93 58       	subi	r25, 0x83	; 131
 488:	5f 4f       	sbci	r21, 0xFF	; 255
 48a:	3a f0       	brmi	.+14     	; 0x49a <__divsf3_pse+0x70>
 48c:	9e 3f       	cpi	r25, 0xFE	; 254
 48e:	51 05       	cpc	r21, r1
 490:	78 f0       	brcs	.+30     	; 0x4b0 <__divsf3_pse+0x86>
 492:	0c 94 e3 02 	jmp	0x5c6	; 0x5c6 <__fp_inf>
 496:	0c 94 2e 03 	jmp	0x65c	; 0x65c <__fp_szero>
 49a:	5f 3f       	cpi	r21, 0xFF	; 255
 49c:	e4 f3       	brlt	.-8      	; 0x496 <__divsf3_pse+0x6c>
 49e:	98 3e       	cpi	r25, 0xE8	; 232
 4a0:	d4 f3       	brlt	.-12     	; 0x496 <__divsf3_pse+0x6c>
 4a2:	86 95       	lsr	r24
 4a4:	77 95       	ror	r23
 4a6:	67 95       	ror	r22
 4a8:	b7 95       	ror	r27
 4aa:	f7 95       	ror	r31
 4ac:	9f 5f       	subi	r25, 0xFF	; 255
 4ae:	c9 f7       	brne	.-14     	; 0x4a2 <__divsf3_pse+0x78>
 4b0:	88 0f       	add	r24, r24
 4b2:	91 1d       	adc	r25, r1
 4b4:	96 95       	lsr	r25
 4b6:	87 95       	ror	r24
 4b8:	97 f9       	bld	r25, 7
 4ba:	08 95       	ret
 4bc:	e1 e0       	ldi	r30, 0x01	; 1
 4be:	66 0f       	add	r22, r22
 4c0:	77 1f       	adc	r23, r23
 4c2:	88 1f       	adc	r24, r24
 4c4:	bb 1f       	adc	r27, r27
 4c6:	62 17       	cp	r22, r18
 4c8:	73 07       	cpc	r23, r19
 4ca:	84 07       	cpc	r24, r20
 4cc:	ba 07       	cpc	r27, r26
 4ce:	20 f0       	brcs	.+8      	; 0x4d8 <__divsf3_pse+0xae>
 4d0:	62 1b       	sub	r22, r18
 4d2:	73 0b       	sbc	r23, r19
 4d4:	84 0b       	sbc	r24, r20
 4d6:	ba 0b       	sbc	r27, r26
 4d8:	ee 1f       	adc	r30, r30
 4da:	88 f7       	brcc	.-30     	; 0x4be <__divsf3_pse+0x94>
 4dc:	e0 95       	com	r30
 4de:	08 95       	ret

000004e0 <__fixsfsi>:
 4e0:	0e 94 77 02 	call	0x4ee	; 0x4ee <__fixunssfsi>
 4e4:	68 94       	set
 4e6:	b1 11       	cpse	r27, r1
 4e8:	0c 94 2e 03 	jmp	0x65c	; 0x65c <__fp_szero>
 4ec:	08 95       	ret

000004ee <__fixunssfsi>:
 4ee:	0e 94 13 03 	call	0x626	; 0x626 <__fp_splitA>
 4f2:	88 f0       	brcs	.+34     	; 0x516 <__fixunssfsi+0x28>
 4f4:	9f 57       	subi	r25, 0x7F	; 127
 4f6:	98 f0       	brcs	.+38     	; 0x51e <__fixunssfsi+0x30>
 4f8:	b9 2f       	mov	r27, r25
 4fa:	99 27       	eor	r25, r25
 4fc:	b7 51       	subi	r27, 0x17	; 23
 4fe:	b0 f0       	brcs	.+44     	; 0x52c <__fixunssfsi+0x3e>
 500:	e1 f0       	breq	.+56     	; 0x53a <__fixunssfsi+0x4c>
 502:	66 0f       	add	r22, r22
 504:	77 1f       	adc	r23, r23
 506:	88 1f       	adc	r24, r24
 508:	99 1f       	adc	r25, r25
 50a:	1a f0       	brmi	.+6      	; 0x512 <__fixunssfsi+0x24>
 50c:	ba 95       	dec	r27
 50e:	c9 f7       	brne	.-14     	; 0x502 <__fixunssfsi+0x14>
 510:	14 c0       	rjmp	.+40     	; 0x53a <__fixunssfsi+0x4c>
 512:	b1 30       	cpi	r27, 0x01	; 1
 514:	91 f0       	breq	.+36     	; 0x53a <__fixunssfsi+0x4c>
 516:	0e 94 2d 03 	call	0x65a	; 0x65a <__fp_zero>
 51a:	b1 e0       	ldi	r27, 0x01	; 1
 51c:	08 95       	ret
 51e:	0c 94 2d 03 	jmp	0x65a	; 0x65a <__fp_zero>
 522:	67 2f       	mov	r22, r23
 524:	78 2f       	mov	r23, r24
 526:	88 27       	eor	r24, r24
 528:	b8 5f       	subi	r27, 0xF8	; 248
 52a:	39 f0       	breq	.+14     	; 0x53a <__fixunssfsi+0x4c>
 52c:	b9 3f       	cpi	r27, 0xF9	; 249
 52e:	cc f3       	brlt	.-14     	; 0x522 <__fixunssfsi+0x34>
 530:	86 95       	lsr	r24
 532:	77 95       	ror	r23
 534:	67 95       	ror	r22
 536:	b3 95       	inc	r27
 538:	d9 f7       	brne	.-10     	; 0x530 <__fixunssfsi+0x42>
 53a:	3e f4       	brtc	.+14     	; 0x54a <__fixunssfsi+0x5c>
 53c:	90 95       	com	r25
 53e:	80 95       	com	r24
 540:	70 95       	com	r23
 542:	61 95       	neg	r22
 544:	7f 4f       	sbci	r23, 0xFF	; 255
 546:	8f 4f       	sbci	r24, 0xFF	; 255
 548:	9f 4f       	sbci	r25, 0xFF	; 255
 54a:	08 95       	ret

0000054c <__floatunsisf>:
 54c:	e8 94       	clt
 54e:	09 c0       	rjmp	.+18     	; 0x562 <__floatsisf+0x12>

00000550 <__floatsisf>:
 550:	97 fb       	bst	r25, 7
 552:	3e f4       	brtc	.+14     	; 0x562 <__floatsisf+0x12>
 554:	90 95       	com	r25
 556:	80 95       	com	r24
 558:	70 95       	com	r23
 55a:	61 95       	neg	r22
 55c:	7f 4f       	sbci	r23, 0xFF	; 255
 55e:	8f 4f       	sbci	r24, 0xFF	; 255
 560:	9f 4f       	sbci	r25, 0xFF	; 255
 562:	99 23       	and	r25, r25
 564:	a9 f0       	breq	.+42     	; 0x590 <__floatsisf+0x40>
 566:	f9 2f       	mov	r31, r25
 568:	96 e9       	ldi	r25, 0x96	; 150
 56a:	bb 27       	eor	r27, r27
 56c:	93 95       	inc	r25
 56e:	f6 95       	lsr	r31
 570:	87 95       	ror	r24
 572:	77 95       	ror	r23
 574:	67 95       	ror	r22
 576:	b7 95       	ror	r27
 578:	f1 11       	cpse	r31, r1
 57a:	f8 cf       	rjmp	.-16     	; 0x56c <__floatsisf+0x1c>
 57c:	fa f4       	brpl	.+62     	; 0x5bc <__floatsisf+0x6c>
 57e:	bb 0f       	add	r27, r27
 580:	11 f4       	brne	.+4      	; 0x586 <__floatsisf+0x36>
 582:	60 ff       	sbrs	r22, 0
 584:	1b c0       	rjmp	.+54     	; 0x5bc <__floatsisf+0x6c>
 586:	6f 5f       	subi	r22, 0xFF	; 255
 588:	7f 4f       	sbci	r23, 0xFF	; 255
 58a:	8f 4f       	sbci	r24, 0xFF	; 255
 58c:	9f 4f       	sbci	r25, 0xFF	; 255
 58e:	16 c0       	rjmp	.+44     	; 0x5bc <__floatsisf+0x6c>
 590:	88 23       	and	r24, r24
 592:	11 f0       	breq	.+4      	; 0x598 <__floatsisf+0x48>
 594:	96 e9       	ldi	r25, 0x96	; 150
 596:	11 c0       	rjmp	.+34     	; 0x5ba <__floatsisf+0x6a>
 598:	77 23       	and	r23, r23
 59a:	21 f0       	breq	.+8      	; 0x5a4 <__floatsisf+0x54>
 59c:	9e e8       	ldi	r25, 0x8E	; 142
 59e:	87 2f       	mov	r24, r23
 5a0:	76 2f       	mov	r23, r22
 5a2:	05 c0       	rjmp	.+10     	; 0x5ae <__floatsisf+0x5e>
 5a4:	66 23       	and	r22, r22
 5a6:	71 f0       	breq	.+28     	; 0x5c4 <__floatsisf+0x74>
 5a8:	96 e8       	ldi	r25, 0x86	; 134
 5aa:	86 2f       	mov	r24, r22
 5ac:	70 e0       	ldi	r23, 0x00	; 0
 5ae:	60 e0       	ldi	r22, 0x00	; 0
 5b0:	2a f0       	brmi	.+10     	; 0x5bc <__floatsisf+0x6c>
 5b2:	9a 95       	dec	r25
 5b4:	66 0f       	add	r22, r22
 5b6:	77 1f       	adc	r23, r23
 5b8:	88 1f       	adc	r24, r24
 5ba:	da f7       	brpl	.-10     	; 0x5b2 <__floatsisf+0x62>
 5bc:	88 0f       	add	r24, r24
 5be:	96 95       	lsr	r25
 5c0:	87 95       	ror	r24
 5c2:	97 f9       	bld	r25, 7
 5c4:	08 95       	ret

000005c6 <__fp_inf>:
 5c6:	97 f9       	bld	r25, 7
 5c8:	9f 67       	ori	r25, 0x7F	; 127
 5ca:	80 e8       	ldi	r24, 0x80	; 128
 5cc:	70 e0       	ldi	r23, 0x00	; 0
 5ce:	60 e0       	ldi	r22, 0x00	; 0
 5d0:	08 95       	ret

000005d2 <__fp_nan>:
 5d2:	9f ef       	ldi	r25, 0xFF	; 255
 5d4:	80 ec       	ldi	r24, 0xC0	; 192
 5d6:	08 95       	ret

000005d8 <__fp_pscA>:
 5d8:	00 24       	eor	r0, r0
 5da:	0a 94       	dec	r0
 5dc:	16 16       	cp	r1, r22
 5de:	17 06       	cpc	r1, r23
 5e0:	18 06       	cpc	r1, r24
 5e2:	09 06       	cpc	r0, r25
 5e4:	08 95       	ret

000005e6 <__fp_pscB>:
 5e6:	00 24       	eor	r0, r0
 5e8:	0a 94       	dec	r0
 5ea:	12 16       	cp	r1, r18
 5ec:	13 06       	cpc	r1, r19
 5ee:	14 06       	cpc	r1, r20
 5f0:	05 06       	cpc	r0, r21
 5f2:	08 95       	ret

000005f4 <__fp_round>:
 5f4:	09 2e       	mov	r0, r25
 5f6:	03 94       	inc	r0
 5f8:	00 0c       	add	r0, r0
 5fa:	11 f4       	brne	.+4      	; 0x600 <__fp_round+0xc>
 5fc:	88 23       	and	r24, r24
 5fe:	52 f0       	brmi	.+20     	; 0x614 <__fp_round+0x20>
 600:	bb 0f       	add	r27, r27
 602:	40 f4       	brcc	.+16     	; 0x614 <__fp_round+0x20>
 604:	bf 2b       	or	r27, r31
 606:	11 f4       	brne	.+4      	; 0x60c <__fp_round+0x18>
 608:	60 ff       	sbrs	r22, 0
 60a:	04 c0       	rjmp	.+8      	; 0x614 <__fp_round+0x20>
 60c:	6f 5f       	subi	r22, 0xFF	; 255
 60e:	7f 4f       	sbci	r23, 0xFF	; 255
 610:	8f 4f       	sbci	r24, 0xFF	; 255
 612:	9f 4f       	sbci	r25, 0xFF	; 255
 614:	08 95       	ret

00000616 <__fp_split3>:
 616:	57 fd       	sbrc	r21, 7
 618:	90 58       	subi	r25, 0x80	; 128
 61a:	44 0f       	add	r20, r20
 61c:	55 1f       	adc	r21, r21
 61e:	59 f0       	breq	.+22     	; 0x636 <__fp_splitA+0x10>
 620:	5f 3f       	cpi	r21, 0xFF	; 255
 622:	71 f0       	breq	.+28     	; 0x640 <__fp_splitA+0x1a>
 624:	47 95       	ror	r20

00000626 <__fp_splitA>:
 626:	88 0f       	add	r24, r24
 628:	97 fb       	bst	r25, 7
 62a:	99 1f       	adc	r25, r25
 62c:	61 f0       	breq	.+24     	; 0x646 <__fp_splitA+0x20>
 62e:	9f 3f       	cpi	r25, 0xFF	; 255
 630:	79 f0       	breq	.+30     	; 0x650 <__fp_splitA+0x2a>
 632:	87 95       	ror	r24
 634:	08 95       	ret
 636:	12 16       	cp	r1, r18
 638:	13 06       	cpc	r1, r19
 63a:	14 06       	cpc	r1, r20
 63c:	55 1f       	adc	r21, r21
 63e:	f2 cf       	rjmp	.-28     	; 0x624 <__fp_split3+0xe>
 640:	46 95       	lsr	r20
 642:	f1 df       	rcall	.-30     	; 0x626 <__fp_splitA>
 644:	08 c0       	rjmp	.+16     	; 0x656 <__fp_splitA+0x30>
 646:	16 16       	cp	r1, r22
 648:	17 06       	cpc	r1, r23
 64a:	18 06       	cpc	r1, r24
 64c:	99 1f       	adc	r25, r25
 64e:	f1 cf       	rjmp	.-30     	; 0x632 <__fp_splitA+0xc>
 650:	86 95       	lsr	r24
 652:	71 05       	cpc	r23, r1
 654:	61 05       	cpc	r22, r1
 656:	08 94       	sec
 658:	08 95       	ret

0000065a <__fp_zero>:
 65a:	e8 94       	clt

0000065c <__fp_szero>:
 65c:	bb 27       	eor	r27, r27
 65e:	66 27       	eor	r22, r22
 660:	77 27       	eor	r23, r23
 662:	cb 01       	movw	r24, r22
 664:	97 f9       	bld	r25, 7
 666:	08 95       	ret

00000668 <__mulsf3>:
 668:	0e 94 47 03 	call	0x68e	; 0x68e <__mulsf3x>
 66c:	0c 94 fa 02 	jmp	0x5f4	; 0x5f4 <__fp_round>
 670:	0e 94 ec 02 	call	0x5d8	; 0x5d8 <__fp_pscA>
 674:	38 f0       	brcs	.+14     	; 0x684 <__mulsf3+0x1c>
 676:	0e 94 f3 02 	call	0x5e6	; 0x5e6 <__fp_pscB>
 67a:	20 f0       	brcs	.+8      	; 0x684 <__mulsf3+0x1c>
 67c:	95 23       	and	r25, r21
 67e:	11 f0       	breq	.+4      	; 0x684 <__mulsf3+0x1c>
 680:	0c 94 e3 02 	jmp	0x5c6	; 0x5c6 <__fp_inf>
 684:	0c 94 e9 02 	jmp	0x5d2	; 0x5d2 <__fp_nan>
 688:	11 24       	eor	r1, r1
 68a:	0c 94 2e 03 	jmp	0x65c	; 0x65c <__fp_szero>

0000068e <__mulsf3x>:
 68e:	0e 94 0b 03 	call	0x616	; 0x616 <__fp_split3>
 692:	70 f3       	brcs	.-36     	; 0x670 <__mulsf3+0x8>

00000694 <__mulsf3_pse>:
 694:	95 9f       	mul	r25, r21
 696:	c1 f3       	breq	.-16     	; 0x688 <__mulsf3+0x20>
 698:	95 0f       	add	r25, r21
 69a:	50 e0       	ldi	r21, 0x00	; 0
 69c:	55 1f       	adc	r21, r21
 69e:	62 9f       	mul	r22, r18
 6a0:	f0 01       	movw	r30, r0
 6a2:	72 9f       	mul	r23, r18
 6a4:	bb 27       	eor	r27, r27
 6a6:	f0 0d       	add	r31, r0
 6a8:	b1 1d       	adc	r27, r1
 6aa:	63 9f       	mul	r22, r19
 6ac:	aa 27       	eor	r26, r26
 6ae:	f0 0d       	add	r31, r0
 6b0:	b1 1d       	adc	r27, r1
 6b2:	aa 1f       	adc	r26, r26
 6b4:	64 9f       	mul	r22, r20
 6b6:	66 27       	eor	r22, r22
 6b8:	b0 0d       	add	r27, r0
 6ba:	a1 1d       	adc	r26, r1
 6bc:	66 1f       	adc	r22, r22
 6be:	82 9f       	mul	r24, r18
 6c0:	22 27       	eor	r18, r18
 6c2:	b0 0d       	add	r27, r0
 6c4:	a1 1d       	adc	r26, r1
 6c6:	62 1f       	adc	r22, r18
 6c8:	73 9f       	mul	r23, r19
 6ca:	b0 0d       	add	r27, r0
 6cc:	a1 1d       	adc	r26, r1
 6ce:	62 1f       	adc	r22, r18
 6d0:	83 9f       	mul	r24, r19
 6d2:	a0 0d       	add	r26, r0
 6d4:	61 1d       	adc	r22, r1
 6d6:	22 1f       	adc	r18, r18
 6d8:	74 9f       	mul	r23, r20
 6da:	33 27       	eor	r19, r19
 6dc:	a0 0d       	add	r26, r0
 6de:	61 1d       	adc	r22, r1
 6e0:	23 1f       	adc	r18, r19
 6e2:	84 9f       	mul	r24, r20
 6e4:	60 0d       	add	r22, r0
 6e6:	21 1d       	adc	r18, r1
 6e8:	82 2f       	mov	r24, r18
 6ea:	76 2f       	mov	r23, r22
 6ec:	6a 2f       	mov	r22, r26
 6ee:	11 24       	eor	r1, r1
 6f0:	9f 57       	subi	r25, 0x7F	; 127
 6f2:	50 40       	sbci	r21, 0x00	; 0
 6f4:	9a f0       	brmi	.+38     	; 0x71c <__mulsf3_pse+0x88>
 6f6:	f1 f0       	breq	.+60     	; 0x734 <__mulsf3_pse+0xa0>
 6f8:	88 23       	and	r24, r24
 6fa:	4a f0       	brmi	.+18     	; 0x70e <__mulsf3_pse+0x7a>
 6fc:	ee 0f       	add	r30, r30
 6fe:	ff 1f       	adc	r31, r31
 700:	bb 1f       	adc	r27, r27
 702:	66 1f       	adc	r22, r22
 704:	77 1f       	adc	r23, r23
 706:	88 1f       	adc	r24, r24
 708:	91 50       	subi	r25, 0x01	; 1
 70a:	50 40       	sbci	r21, 0x00	; 0
 70c:	a9 f7       	brne	.-22     	; 0x6f8 <__mulsf3_pse+0x64>
 70e:	9e 3f       	cpi	r25, 0xFE	; 254
 710:	51 05       	cpc	r21, r1
 712:	80 f0       	brcs	.+32     	; 0x734 <__mulsf3_pse+0xa0>
 714:	0c 94 e3 02 	jmp	0x5c6	; 0x5c6 <__fp_inf>
 718:	0c 94 2e 03 	jmp	0x65c	; 0x65c <__fp_szero>
 71c:	5f 3f       	cpi	r21, 0xFF	; 255
 71e:	e4 f3       	brlt	.-8      	; 0x718 <__mulsf3_pse+0x84>
 720:	98 3e       	cpi	r25, 0xE8	; 232
 722:	d4 f3       	brlt	.-12     	; 0x718 <__mulsf3_pse+0x84>
 724:	86 95       	lsr	r24
 726:	77 95       	ror	r23
 728:	67 95       	ror	r22
 72a:	b7 95       	ror	r27
 72c:	f7 95       	ror	r31
 72e:	e7 95       	ror	r30
 730:	9f 5f       	subi	r25, 0xFF	; 255
 732:	c1 f7       	brne	.-16     	; 0x724 <__mulsf3_pse+0x90>
 734:	fe 2b       	or	r31, r30
 736:	88 0f       	add	r24, r24
 738:	91 1d       	adc	r25, r1
 73a:	96 95       	lsr	r25
 73c:	87 95       	ror	r24
 73e:	97 f9       	bld	r25, 7
 740:	08 95       	ret

00000742 <__ltoa_ncheck>:
 742:	bb 27       	eor	r27, r27
 744:	2a 30       	cpi	r18, 0x0A	; 10
 746:	51 f4       	brne	.+20     	; 0x75c <__ltoa_ncheck+0x1a>
 748:	99 23       	and	r25, r25
 74a:	42 f4       	brpl	.+16     	; 0x75c <__ltoa_ncheck+0x1a>
 74c:	bd e2       	ldi	r27, 0x2D	; 45
 74e:	90 95       	com	r25
 750:	80 95       	com	r24
 752:	70 95       	com	r23
 754:	61 95       	neg	r22
 756:	7f 4f       	sbci	r23, 0xFF	; 255
 758:	8f 4f       	sbci	r24, 0xFF	; 255
 75a:	9f 4f       	sbci	r25, 0xFF	; 255
 75c:	0c 94 b1 03 	jmp	0x762	; 0x762 <__ultoa_common>

00000760 <__ultoa_ncheck>:
 760:	bb 27       	eor	r27, r27

00000762 <__ultoa_common>:
 762:	fa 01       	movw	r30, r20
 764:	a6 2f       	mov	r26, r22
 766:	62 17       	cp	r22, r18
 768:	71 05       	cpc	r23, r1
 76a:	81 05       	cpc	r24, r1
 76c:	91 05       	cpc	r25, r1
 76e:	33 0b       	sbc	r19, r19
 770:	30 fb       	bst	r19, 0
 772:	66 f0       	brts	.+24     	; 0x78c <__ultoa_common+0x2a>
 774:	aa 27       	eor	r26, r26
 776:	66 0f       	add	r22, r22
 778:	77 1f       	adc	r23, r23
 77a:	88 1f       	adc	r24, r24
 77c:	99 1f       	adc	r25, r25
 77e:	aa 1f       	adc	r26, r26
 780:	a2 17       	cp	r26, r18
 782:	10 f0       	brcs	.+4      	; 0x788 <__ultoa_common+0x26>
 784:	a2 1b       	sub	r26, r18
 786:	63 95       	inc	r22
 788:	38 50       	subi	r19, 0x08	; 8
 78a:	a9 f7       	brne	.-22     	; 0x776 <__ultoa_common+0x14>
 78c:	a0 5d       	subi	r26, 0xD0	; 208
 78e:	aa 33       	cpi	r26, 0x3A	; 58
 790:	08 f0       	brcs	.+2      	; 0x794 <__ultoa_common+0x32>
 792:	a9 5d       	subi	r26, 0xD9	; 217
 794:	a1 93       	st	Z+, r26
 796:	36 f7       	brtc	.-52     	; 0x764 <__ultoa_common+0x2>
 798:	b1 11       	cpse	r27, r1
 79a:	b1 93       	st	Z+, r27
 79c:	10 82       	st	Z, r1
 79e:	ca 01       	movw	r24, r20
 7a0:	0c 94 d2 03 	jmp	0x7a4	; 0x7a4 <strrev>

000007a4 <strrev>:
 7a4:	dc 01       	movw	r26, r24
 7a6:	fc 01       	movw	r30, r24
 7a8:	67 2f       	mov	r22, r23
 7aa:	71 91       	ld	r23, Z+
 7ac:	77 23       	and	r23, r23
 7ae:	e1 f7       	brne	.-8      	; 0x7a8 <strrev+0x4>
 7b0:	32 97       	sbiw	r30, 0x02	; 2
 7b2:	04 c0       	rjmp	.+8      	; 0x7bc <strrev+0x18>
 7b4:	7c 91       	ld	r23, X
 7b6:	6d 93       	st	X+, r22
 7b8:	70 83       	st	Z, r23
 7ba:	62 91       	ld	r22, -Z
 7bc:	ae 17       	cp	r26, r30
 7be:	bf 07       	cpc	r27, r31
 7c0:	c8 f3       	brcs	.-14     	; 0x7b4 <strrev+0x10>
 7c2:	08 95       	ret

000007c4 <_exit>:
 7c4:	f8 94       	cli

000007c6 <__stop_program>:
 7c6:	ff cf       	rjmp	.-2      	; 0x7c6 <__stop_program>
