#exec s1_clock_on s1_clock_off s1_delay s2_clock_on s2_clock_off s2_delay s3_clock_on s3_clock_off s3_delay controller (s1c-s2c)_prec (s1c-s3c)_prec (s2c-s3c)_prec (s1nc-s2nc)_prec (s1nc-s3nc)_prec (s2nc-s3nc)_prec (s1d-s2d)_prec (s1d-s3d)_prec (s2d-s3d)_prec (s1c-s2c)_accur (s1c-s3c)_accur (s2c-s3c)_accur (s1nc-s2nc)_accur (s1nc-s3nc)_accur (s2nc-s3nc)_accur (s1d-s2d)_accur (s1d-s3d)_accur (s2d-s3d)_accur
#1 726 472 726 726 354 726 726 590 724 732
#2 732 472 732 732 472 732 732 236 724 732
#3 732 590 732 732 118 732 732 354 724 732
#4 732 354 732 732 472 732 732 118 724 732
#5 732 354 732 732 590 732 732 590 724 732
#6 726 236 732 726 472 732 726 590 724 732
#7 732 595 732 732 476 732 732 595 724 732
#8 732 118 732 732 236 732 732 118 726 732
#9 732 472 732 732 472 732 732 472 724 732
#10 732 118 732 732 236 732 732 118 729 732
#11 732 354 732 732 118 732 732 354 729 732
#12 732 357 732 732 357 732 732 357 724 732
#13 726 472 732 726 118 732 726 472 700 642
#14 732 354 726 732 118 726 732 590 726 732
#15 732 590 732 732 118 732 732 472 724 732
#16 732 472 732 732 118 732 732 236 724 732
#17 732 595 732 732 357 732 732 238 731 732
#18 732 354 732 732 354 732 732 118 729 732
#19 732 472 726 732 590 726 732 118 729 732
#20 732 354 732 732 354 732 732 590 724 732
#21 732 472 732 732 354 732 732 590 724 732
#22 732 236 732 732 590 732 732 472 724 732
#23 732 354 726 732 354 726 732 590 724 732
#24 726 590 732 726 472 732 726 354 726 732
#25 732 354 732 732 236 732 732 472 726 732
#26 732 118 732 732 472 732 732 236 726 732
#27 732 354 732 732 472 732 732 472 726 732
#28 726 590 726 726 590 726 726 236 724 732
#29 732 472 726 732 118 726 732 472 724 732
#30 732 472 732 732 354 732 732 472 724 732
30 707.419 392.484 707.226 707.419 339.097 707.226 707.419 377.161 701.129 705.484 0 0 0 53.3871 15.3226 38.0645 0 6.09677 6.09677 1.93548 1.93548 1.93548 313 366.387 328.323 1.74194 1.74194 4.35484 20 20