# 五级流水Y86-64verilog实现

## 注意

- **`D_`表示源值，以表示信号来自于流水线寄存器D。**
- **`d_`表示结果值，表示信号在译码阶段产生。**

## fetch

![image-20221019223715303](C:\Users\xiadong\Desktop\my86_pipe\record\mk.assets\image-20221019223715303.png)





## decode

## execute

## memory

## write back