<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:06:51.651</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.08.30</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-0109060</applicationNumber><claimCount>29</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>표시 장치</inventionTitle><inventionTitleEng>DISPLAY APPARATUS</inventionTitleEng><openDate>2024.03.07</openDate><openNumber>10-2024-0030272</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.05.12</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 50/80</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 명세서의 실시예에 따른 표시 장치는 표시 영역 및 표시 영역 주변에 배치되는 비표시 영역을 포함하는 기판, 비표시 영역에 있는 구동 회로부 및 댐부와 표시 영역에 배치되며 제1 반도체층, 제1 게이트 전극, 제1 소스 전극 및 제1 드레인 전극을 포함하는 제1 트랜지스터와 구동 회로부에 배치되며 제2 반도체층, 제2 게이트 전극, 제2 소스 전극 및 제2 드레인 전극을 포함하는 제2 트랜지스터와, 제2 게이트 전극과, 제2 소스 전극 및 제2 드레인 전극 사이에 배치되는 제1 절연막, 제1 드레인 전극과 전기적으로 연결되는 애노드 전극, 및 제1 반도체층과 중첩되는 차광층을 포함하고, 차광층은 제1 절연막 상에 있으며, 제2 소스 전극 및 제2 드레인 전극과 동일 층에 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 표시 영역 및 상기 표시 영역 주변에 배치되는 비표시 영역을 포함하는 기판;상기 비표시 영역에 있는 구동 회로부 및 댐부;상기 표시 영역에 배치되며 제1 반도체층, 제1 게이트 전극, 제1 소스 전극 및 제1 드레인 전극을 포함하는 제1 트랜지스터;상기 구동 회로부에 배치되며 제2 반도체층, 제2 게이트 전극, 제2 소스 전극 및 제2 드레인 전극을 포함하는 제2 트랜지스터; 및상기 제2 게이트 전극과, 상기 제2 소스 전극 및 상기 제2 드레인 전극 사이에 배치되는 제1 절연막;상기 제1 드레인 전극과 전기적으로 연결되는 애노드 전극; 및상기 제1 반도체층과 중첩되는 차광층을 포함하고;상기 차광층은 상기 제1 절연막 상에 있으며 상기 제2 소스 전극 및 상기 제2 드레인 전극과 동일 층에 있는, 표시장치.</claim></claimInfo><claimInfo><claim>2. 제1 항에 있어서,상기 제1 절연막은 제1 오목부를 포함하며, 상기 차광층은 상기 제1 오목부 내에 배치되는, 표시장치</claim></claimInfo><claimInfo><claim>3. 제2 항에 있어서,상기 차광층 및 상기 제1 반도체층 사이에 있으며, 제2 오목부를 포함하는 제2 절연막을 더 포함하며,상기 제2 오목부는 상기 제1 오목부와 상하방향으로 중첩되는, 표시 장치.</claim></claimInfo><claimInfo><claim>4. 제3 항에 있어서,상기 제1 반도체층은 상기 제2 오목부 내에 배치되는 표시장치.</claim></claimInfo><claimInfo><claim>5. 제1 항에 있어서,상기 제1 드레인 전극은 상기 제1 반도체층 및 상기 차광층과 연결되는, 표시 장치.</claim></claimInfo><claimInfo><claim>6. 제3 항에 있어서,상기 표시 영역에 배치되는 제3 트랜지스터를 더 포함하고,상기 제3 트랜지스터는 제3 반도체층, 제3 게이트 전극, 제3 소스 전극 및 제3 드레인 전극을 포함하는, 표시장치.</claim></claimInfo><claimInfo><claim>7. 제6 항에 있어서,상기 제3 반도체층은 상기 제1 절연막 위에 있는, 표시장치 </claim></claimInfo><claimInfo><claim>8. 제6 항에 있어서,상기 제3 반도체층과 중첩되는 상기 제1 절연막의 두께는 상기 제1 반도체층과 중첩되는 상기 제1 절연막의 두께보다 두꺼운, 표시장치.</claim></claimInfo><claimInfo><claim>9. 제6 항에 있어서,상기 제3 반도체층은 상기 기판을 기준으로 상기 제1 반도체층보다 위에 배치되는, 표시장치</claim></claimInfo><claimInfo><claim>10. 제6 항에 있어서,상기 제1 반도체층 및 상기 제3 반도체층은 산화물 반도체이고, 상기 제2 반도체층은 다결정 실리콘 반도체인, 표시장치. </claim></claimInfo><claimInfo><claim>11. 제1 항에 있어서,상기 표시 영역에 배치되는 스토리지 캐패시터를 더 포함하고,상기 스토리지 캐패시터는 제1 캐패시터 전극 및 제2 캐패시터 전극으로 이루어지는, 표시장치</claim></claimInfo><claimInfo><claim>12. 제11 항에 있어서,상기 제2 게이트 전극과 상기 제1 절연막 사이에 제1 층간 절연막이 배치되고,상기 제1 캐패시터 전극은 상기 제1 층간 절연막 상에 있는, 표시 장치.</claim></claimInfo><claimInfo><claim>13. 제12 항에 있어서,상기 제2 캐패시터 전극은 상기 제1 게이트 전극과 동일 물질로 이루어지고, 동일 층에 있는, 표시장치.</claim></claimInfo><claimInfo><claim>14. 제1 항에 있어서,상기 애노드 전극 상에 있는 발광층 및 캐소드 전극을 더 포함하는, 표시장치.</claim></claimInfo><claimInfo><claim>15. 제14 항에 있어서,상기 제2 트랜지스터 상부에 있는 제1 연결배선을 포함하고, 상기 제1 연결배선은 상기 댐부에서 상기 캐소드 전극과 전기적으로 연결되는, 표시장치.</claim></claimInfo><claimInfo><claim>16. 표시 영역 및 상기 표시 영역 주변에 배치되는 비표시 영역을 포함하는 기판;상기 기판 위에 있는 제1 절연막;상기 표시 영역에 배치되며, 상기 제1 절연막 위에 있는 제1 반도체층, 제1 게이트 전극, 제1 소스 전극 및 제1 드레인 전극을 포함하는 제1 트랜지스터;상기 제1 드레인 전극과 전기적으로 연결되는 애노드 전극;상기 애노드 전극 상에 있는 발광층 및 캐소드 전극; 및상기 제1 절연막 상에 있는 차광층을 포함하고;상기 제1 절연막은 제1 오목부를 포함하고, 상기 차광층은 상기 제1 오목부 내에 배치되는, 표시장치.</claim></claimInfo><claimInfo><claim>17. 제16 항에 있어서,상기 차광층 및 상기 제1 반도체층 사이에 있으며, 제2 오목부를 포함하는 제2 절연막을 더 포함하며,상기 제2 오목부는 상기 제1 오목부와 상하방향으로 중첩되는, 표시 장치.</claim></claimInfo><claimInfo><claim>18. 제17 항에 있어서,상기 제1 반도체층은 상기 제2 오목부 내에 배치되는, 표시장치.</claim></claimInfo><claimInfo><claim>19. 제16 항에 있어서,상기 제1 드레인 전극은 상기 제1 반도체층 및 상기 차광층과 연결되는, 표시 장치.</claim></claimInfo><claimInfo><claim>20. 제17 항에 있어서,상기 표시 영역에 배치되는 제2 트랜지스터를 더 포함하고,상기 제2 트랜지스터는 제2 반도체층, 제2 게이트 전극, 제2 소스 전극 및 제2 드레인 전극을 포함하는, 표시장치.</claim></claimInfo><claimInfo><claim>21. 제20 항에 있어서,상기 제2 반도체층은 상기 제2 절연막 위에 있는, 표시장치.</claim></claimInfo><claimInfo><claim>22. 제20항에 있어서,상기 제2 반도체층과 중첩되는 상기 제1 절연막의 두께는 상기 제1 반도체층과 중첩되는 상기 제1 절연막의 두께보다 두꺼운, 표시장치.</claim></claimInfo><claimInfo><claim>23. 제20 항에 있어서,상기 제2 반도체층은 상기 기판을 기준으로 상기 제1 반도체층보다 위에 배치되는, 표시장치</claim></claimInfo><claimInfo><claim>24. 제20항에 있어서,상기 비표시 영역에 구동회로부 및 댐부를 더 포함하고,상기 구동회로부에 있으며, 제3 반도체층, 제3 게이트 전극, 제3 소스 전극 및 제3 드레인 전극을 포함하는 제3 트랜지스터를 갖는, 표시장치. </claim></claimInfo><claimInfo><claim>25. 제24 항에 있어서,상기 제1 반도체층 및 상기 제2 반도체층은 산화물 반도체이고, 상기 제3 반도체층은 다결정 실리콘 반도체인, 표시장치.</claim></claimInfo><claimInfo><claim>26. 제24 항에 있어서,상기 표시 영역에 배치되는 스토리지 캐패시터를 더 포함하고,상기 스토리지 캐패시터는 제1 캐패시터 전극 및 제2 캐패시터 전극으로 이루어지는, 표시장치</claim></claimInfo><claimInfo><claim>27. 제26 항에 있어서,상기 제3 게이트 전극과 상기 제1 절연막 사이의 제1 층간 절연막이 배치되고, 상기 제1 캐패시터 전극은 상기 제1 층간 절연막 상에 있는, 표시 장치.</claim></claimInfo><claimInfo><claim>28. 제26 항에 있어서,상기 제2 캐패시터 전극은 상기 제3 게이트 전극과 동일 층으로 이루어지는, 표시장치.</claim></claimInfo><claimInfo><claim>29. 제24항에 있어서,상기 제3 트랜지스터 상부에 있는 제1 연결배선을 포함하고, 상기 제1 연결배선은 상기 댐부에서 상기 캐소드 전극과 전기적으로 연결되는, 표시장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 영등포구...</address><code>119981018655</code><country>대한민국</country><engName>LG Display Co.,Ltd.</engName><name>엘지디스플레이 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 파주시 ...</address><code> </code><country> </country><engName>Sun-Young CHOI</engName><name>최선영</name></inventorInfo><inventorInfo><address>경기도 파주시 ...</address><code> </code><country> </country><engName>Sang-Soon NOH</engName><name>노상순</name></inventorInfo><inventorInfo><address>경기도 파주시 ...</address><code> </code><country> </country><engName>Dong-Chae SHIN</engName><name>신동채</name></inventorInfo><inventorInfo><address>경기도 파주시 ...</address><code> </code><country> </country><engName>Moon-Ho PARK</engName><name>박문호</name></inventorInfo><inventorInfo><address>경기도 파주시 ...</address><code> </code><country> </country><engName>Mi-Jin JEONG</engName><name>정미진</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 역삼로 ***, 한양빌딩*층(역삼동)</address><code>920091001018</code><country>대한민국</country><engName>DAE-A Intellectual Property Consulting</engName><name>특허법인(유한)대아</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2022.08.30</receiptDate><receiptNumber>1-1-2022-0910027-29</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.05.12</receiptDate><receiptNumber>1-1-2025-0524280-79</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Request for Prior Art Search</documentEngName><documentName>선행기술조사의뢰서</documentName><receiptDate>2025.08.28</receiptDate><receiptNumber>9-1-9999-9999999-89</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020220109060.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c937f60d2d3ea56994564b1c4e7209f64b013a1fdc62fbc594d3007f4a55acb05d37fd46516f5c42048051b332059f34cff4ba0de5c25f7f544</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf38c564fa27b2e9bdec9ac955654e3cdbfadcbf48fa69489191c7b52f11705fa363ef6d163a20f7aa25fcc87d495bb5205f07a632b773e13e</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>