<html>
<head>
<title>Организация ЭВМ. Память ЭВМ</title>
<!-- Meta http equivalent was here                                     -->
<meta name="keywords" content="динамическая память, синхронная, асинхронная, DRAM, ОЗУ, EDO, BEDO, FPM, CAS, RAS, RAC, RCD, частота системной шины, цикл чтения, цикл записи, строб адреса, пакетный цикл, оперативные ЗУ">

<style type="text/css">
<!--
.txt1 {
	font-family: Helvetica;
	font-size: 12pt;
	font-style: normal;
	line-height: normal;
	font-weight: normal;
	font-variant: normal;
	text-transform: none;
	color: #000000;
	text-indent: 12mm;
	text-align: justify;
}
-->
</style>
<style type="text/css">
<!--
.small1 {
	font-family: Helvetica;
	font-size: 10pt;
	font-style: normal;
	font-weight: normal;
	font-variant: normal;
	text-indent: 12mm;
}
-->
</style>
<style type="text/css">
<!--
.hd1 {
	font-family: Helvetica;
	font-size: 16pt;
	font-style: normal;
	font-weight: bold;
}
.hd2 {
	font-family: Helvetica;
	font-size: 14pt;
	font-style: normal;
	font-weight: bold;
}
-->
</style>
<style type="text/css">
<!--
.txt1c {
	font-family: Helvetica;
	font-size: 12pt;
	text-align: center;
}
-->
</style>
<style type="text/css">
<!--
.txtSQL {
	font-family: Helvetica;
	font-size: 12pt;
	left: 10%;
	position: relative;
	text-align: left;
}
-->
</style>
</head>

<body bgcolor="#FFFFFF">
<p class="hd2"> <a name="up"></a> 2.3. Динамические полупроводниковые ЗУ с произвольным доступом</p>

<a href="#231" >2.3.1. Асинхронная динамическая память DRAM</a><br>
<a href="p232.html">2.3.2. Синхронная динамическая память SDRAM</a><br>
<a href="p233.html">2.3.3. Синхронная динамическая память DDR SDRAM</a><br>
<a href="p234.html">2.3.4. Регенерация информации в динамических ЗУ</a><br>
<a href="p235.html">2.3.5. Динамическая память RDRAM</a><br>
<a href="p236.html">2.3.6. Модули динамических оперативных ЗУ</a><br>
<p class="txt1">Как отмечалось выше, в качестве оперативных ЗУ в настоящее время 
  чаще используются динамические ЗУ с произвольным доступом (DRAM). Такое положение 
  обусловлено тем, что недостатки, связанные с необходимостью регенерации информации 
  в таких ЗУ и относительно невысоким их быстродействием, с лихвой компенсируются 
  другими показателями: малыми размерами элементов памяти и, следовательно, большим 
  объемом микросхем этих ЗУ, а также низкой их стоимостью.</p>
<p class="txt1"> Широкое распространение ЗУ этого типа проявилось также и в разработке 
  многих его разновидностей: асинхронной, синхронной, RAMBUS и других. Основные 
  из них рассматриваются далее.</p>
  
<p ><i> <font color="#003399"><a name="231" ></a>2.3.1. Асинхронная динамическая память DRAM</font></i></p>

<p class="txt1"> В процессе совершенствования технологии производства изменялась 
  и логика функционирования динамических ОЗУ.</p>
<p class="txt1"> Первые такие ЗУ, которые впоследствии стали называть асинхронными 
  динамическими ОЗУ, выполняли операции чтения и записи, получив лишь запускающий 
  сигнал (обычно, сигнал строба адреса) независимо от каких-либо внешних синхронизирующих 
  сигналов. Диаграмма простых (не пакетных) циклов чтения и записи для таких ЗУ 
  представлена на рис. 15, <em>а</em>) и 15, <em>б</em>) соответственно. Любой цикл (чтения или 
  записи) начинается по спаду (фронту “1” &#8594;“0”) сигнала <em><strong>RAS</strong></em>#.</p>
  
<p class="txt1c"><img src="pctr/Draw_15.gif" width="420" height="270" alt="Draw_15: AsyncDRAM_ timings"> </p>
<p class="txt1"> Как видно из диаграмм, адрес на шины адреса поступает двумя частями: 
  адрес строки (обозначенный как <em>R</em><sub>1</sub> или <em>R</em><sub>2</sub>) и адрес
  столбца (<em>C</em><sub>1</sub> и <em>C</em><sub>2</sub>). В момент, 
  когда на адресной шине установилось требуемое значение части адреса, соответствующий 
  сигнал строба (<em><strong>RAS</strong></em># или <em><strong>CAS</strong></em>#) переводится в активное (нулевое) состояние.</p>
<p class="txt1"> В цикле чтения (сигнал <em><strong>WE</strong></em># во время 
  этого цикла удерживается в единичном состоянии) после подачи адреса строки и 
  перевода сигнала <em><strong>CAS</strong></em># в нулевое состояние начинается 
  извлечение данных из адресованных элементов памяти, что показано на диаграмме 
  сигнала <em><strong>DATA</strong></em> как заштрихованная часть. По истечении 
  времени доступа <em>T<sub>RAC</sub></em> (<em>RAS Access Time</em> – задержка 
  появления данных на выходе <em><strong>DATA</strong></em> по отношению к моменту 
  спада сигнала <em><strong>RAS</strong></em>#) на шине данных устанавливаются 
  считанные из памяти данные. Теперь после удержания данных на шине в течение 
  времени, достаточного для их фиксации, сигналы <em><strong>RAS</strong></em># 
  и <em><strong>CAS</strong></em># переводятся в единичное состояние, что указывает 
  на окончание цикла обращения к памяти.</p>
<p class="txt1">Цикл записи начинается так же, как и цикл чтения, по спаду сигнала 
  <strong> <em>RAS</em></strong># после подачи адреса строки. Записываемые данные 
  выставляются на шину данных одновременно с подачей адреса столбца, а сигнал 
  разрешения записи <strong><em>WE</em></strong># при этом переводится в нулевое 
  состояние (известен и несколько иной цикл “задержанной” записи). По истечении 
  времени, достаточного для записи данных в элементы памяти, сигналы данных, <strong><em>WE</em></strong>#, 
  <strong> <em>RAS</em></strong># и <strong><em>CAS</em></strong># снимаются, 
  что говорит об окончании цикла записи.</p>
<p class="txt1"> Помимо названного параметра <em>T<sub>RAC</sub></em> – времени 
  доступа по отношению к сигналу <strong><em>RAS</em></strong># (его значение 
  для микросхем второй половины 90-х годов XX столетия составляло от 40 нс до 
  80 нс), - на диаграмме на рис.15 указаны еще несколько времен:
   
<ul>
  <li><em>T<sub>RCD</sub></em> – минимальное время задержки между подачей сигналов 
    <em><strong>RAS</strong></em># и <em><strong>CAS</strong></em># (<em>RAS-to-CAS 
    Delay</em>); </li>
  <li><em>T<sub>RAS</sub></em> и <em>T<sub>CAS</sub></em> – длительности (активного 
    уровня) сигналов <em><strong>RAS</strong></em># и <em><strong>CAS</strong></em>#; 
  </li>
  <li><em>T<sub>RC</sub></em> и <em>T<sub>WC</sub></em> – длительности циклов 
    чтения и записи соответственно; </li>
  <li><em>T<sub>RP</sub></em> и <em><sub>TCP</sub></em> – времена подзаряда строки 
    и столбца соответственно (время подзаряда определяет минимальную задержку, 
    необходимую перед подачей очередного сигнала <em><strong>RAS</strong></em># 
    или <em><strong>CAS</strong></em># после снятия (подъема в “1”) текущего).</li>
</ul></p>
<p  class="small1">Значения времен <em>T<sub>RC</sub></em> и <em>T<sub>WC</sub></em> для памяти (90-х 
  годов) составляли порядка 50 – 100 нс, так что на одно (полное) обращение уходило 
  от 5 до 7 циклов системной шины в зависимости от ее частоты, особенностей используемого 
  чипсета и, собственно, быстродействия памяти. Так, для системной шины с частотой 
  66 Мгц длительность цикла составляет порядка 15 нс, что для 5 – 7 циклов дает 
  диапазон 75 – 100 нс, если же частота системной шины составляла 100 Мгц, то 
  5 циклов занимают 50 нс.</p>
<p class="txt1">Подача адреса двумя частями удлиняет цикл обращения к памяти. 
  Вместе с тем большинство обращений непосредственно к оперативной памяти производится 
  по последовательным адресам.</p>
<p class="small1">Действительно, как отмечалось выше, до 90 и более процентов 
  обращений процессора к памяти удовлетворяются кэш-памятью. Те обращения, которые 
  не могут быть удовлетворены кэшем, вызывают обмен информацией между ОП и кэшем. 
  При этом передачи выполняются блоками, по 32 байта (4 цикла по 8 байт, в процессорах 
  Intel 486 это были строки по 16 байт – 4 цикла по 4 байта), расположенными в 
  последовательных адресах и называемыми строками кэша (см. “Организация кэш памяти”). 
  Обмен информацией между оперативной памятью и внешними устройствами обычно 
  выполняется целыми блоками, что также предполагает обращения по последовательным 
  адресам.</p>
<p class="txt1">Поскольку адрес строки является старшей частью адреса, то для 
  последовательных адресов памяти адрес строки одинаков (исключение составляет 
  переход через границу строки). Это позволяет в (пакетном) цикле обращений по 
  таким адресам задать адрес строки только для обращения по первому адресу, а 
  для всех последующих задавать только адрес столбца. Такой способ получил название 
  FPM (<em>Fast Page Mode</em> – быстрый страничный режим) и мог реализовываться 
  обычными микросхемами памяти при поддержке контроллера памяти чипсета, обеспечивая 
  сокращение времени обращения к памяти для всех циклов пакета, кроме первого. 
  Получающаяся при этом временная диаграмма пакетного цикла чтения представлена 
  на рис. 16.</p>
<p class="txt1c"><img src="pctr/DRAM_FPM.gif" width="470" height="180" alt="Draw_16: DRAM_FPM_timings"></p>
<p class="txt1"> Как видно из рисунка, цикл чтения первого слова пакета выполняется 
  так же, как и одиночное обращение. Второй и последующие циклы чтения оказываются 
  короче первого из-за отсутствия фазы подачи адреса строки, и их длительность 
  определяется минимально допустимым периодом следования импульсов <em><strong>CAS</strong></em># 
  – <em>T<sub>PC</sub></em> (<em>Page CAS Time</em>). Соотношение длительностей 
  первого и последующих циклов при частоте системной шины может достигать 5 : 
  3, откуда и обозначение 5-3-3-3, используемое как характеристика памяти (и чипсета) 
  и указывающее, что первый из циклов пакета занимает по времени 5 циклов системной 
  шины, а последующие – по 3 цикла. </p>
<p class="txt1">Длительность (низкого уровня) импульса <em><strong>CAS</strong></em># 
  определяется не только временем извлечения данных из памяти, но и временем удержания 
  их на выходе микросхемы памяти. Последнее необходимо для фиксации прочитанных 
  данных (контроллером памяти), так как данные присутствуют на выходе только до 
  подъема сигнала <em><strong>CAS</strong></em>#. Поэтому следующей модификацией 
  асинхронной динамической памяти стала память EDO (<em>Extended Data Output</em> 
  – растянутый выход данных). В микросхеме EDO памяти на выходе был установлен 
  буфер-защелка, фиксирующий данные после их извлечения из матрицы памяти при 
  подъеме сигнала <em><strong>CAS</strong></em># и удерживающий их на выходе до 
  следующего его спада. Это позволило сократить длительность сигнала <em><strong>CAS</strong></em># 
  и соответственно цикла памяти, доведя пакетный цикл до соотношения с циклами 
  системной шины 5-2-2-2 (т.е. сократить длительность второго и последующих циклов 
  в 1,5 раза только за счет выходного регистра-буфера). Временная диаграмма для 
  режима EDO показана на рис. 17, а сам этот режим иногда называют гиперстраничным 
  (<em>Hyper Page Mode</em>).</p>
<p class="txt1c"><img src="pctr/DRAM_EDO.gif" width="470" height="180" alt="Draw_17: DRAM_EDO_timings"></p>
<p class="txt1"> Впоследствии появилась и еще одна (последняя) модификация асинхронной 
  DRAM – BEDO (<em>Burst EDO</em> – пакетная EDO память), в которой не только 
  адрес строки, но и адрес столбца подавался лишь в первом цикле пакета, а в последующих 
  циклах адреса столбцов формировались с помощью внутреннего счетчика. Это позволило 
  еще повысить производительность памяти и получить для пакетного цикла соотношение 
  5-1-1-1.</p>
<p class="txt1"> Однако у отечественных поставщиков этот тип памяти не получил 
  широкого распространения, так как на смену асинхронной памяти пришла синхронная 
  – SDRAM.<br>
</p>
<p></p>
<p class="txt1">[<a href="p22.html"> Назад</a>&nbsp <a href="#up"> Начало раздела</a>&nbsp; 
  <a href="p232.html"> Далее</a>&nbsp; <a href="index.html"> Содержание</a>] </p>
 
</body>
</html>
