Instructions: |-
call main
halt
gcd:
addI t0 zero 0
jel a0 t0 _l0
mod t2 a1 a0
add t3 a0 zero
swm t0 sp 0
subI sp sp 4
swm t1 sp 0
subI sp sp 4
swm t2 sp 0
subI sp sp 4
swm t3 sp 0
subI sp sp 4
swm a1 sp 0
subI sp sp 4
add a0 t2 zero
add a1 t3 zero
call gcd
addI sp sp 4
lwm a1 sp 0
addI sp sp 4
lwm t3 sp 0
addI sp sp 4
lwm t2 sp 0
addI sp sp 4
lwm t1 sp 0
addI sp sp 4
lwm t0 sp 0
add a2 a0 zero
swm t0 sp 0
subI sp sp 4
swm t1 sp 0
subI sp sp 4
swm t2 sp 0
subI sp sp 4
swm a2 sp 0
subI sp sp 4
swm t3 sp 0
subI sp sp 4
swm a1 sp 0
subI sp sp 4
add a0 a2 zero
call id
addI sp sp 4
lwm a1 sp 0
addI sp sp 4
lwm t3 sp 0
addI sp sp 4
lwm a2 sp 0
addI sp sp 4
lwm t2 sp 0
addI sp sp 4
lwm t1 sp 0
addI sp sp 4
lwm t0 sp 0
add t1 a0 zero
jumpl _l1
_l0:
add t2 a0 zero
swm t0 sp 0
subI sp sp 4
swm t1 sp 0
subI sp sp 4
swm t2 sp 0
subI sp sp 4
swm a1 sp 0
subI sp sp 4
add a0 a1 zero
call id
addI sp sp 4
lwm a1 sp 0
addI sp sp 4
lwm t2 sp 0
addI sp sp 4
lwm t1 sp 0
addI sp sp 4
lwm t0 sp 0
add t1 a0 zero
_l1:
add a0 t1 zero
addI pc ra 4
lcm:
mul t0 a0 a1
add t1 a0 zero
swm t0 sp 0
subI sp sp 4
swm t1 sp 0
subI sp sp 4
swm a1 sp 0
subI sp sp 4
add a0 t1 zero
add a1 a1 zero
call gcd
addI sp sp 4
lwm a1 sp 0
addI sp sp 4
lwm t1 sp 0
addI sp sp 4
lwm t0 sp 0
div t2 t0 a0
add a0 t2 zero
addI pc ra 4
findDiv:
jel a1 a2 _l2
add t1 a0 zero
swm t0 sp 0
subI sp sp 4
swm t1 sp 0
subI sp sp 4
swm a1 sp 0
subI sp sp 4
swm a2 sp 0
subI sp sp 4
add a0 t1 zero
add a1 a1 zero
call lcm
addI sp sp 4
lwm a2 sp 0
addI sp sp 4
lwm a1 sp 0
addI sp sp 4
lwm t1 sp 0
addI sp sp 4
lwm t0 sp 0
addI t2 zero 1
add t3 a1 t2
add s0 a0 zero
swm t2 sp 0
subI sp sp 4
swm t3 sp 0
subI sp sp 4
swm t0 sp 0
subI sp sp 4
swm t1 sp 0
subI sp sp 4
swm a1 sp 0
subI sp sp 4
swm a2 sp 0
subI sp sp 4
add a0 s0 zero
add a1 t3 zero
add a2 a2 zero
call findDiv
addI sp sp 4
lwm a2 sp 0
addI sp sp 4
lwm a1 sp 0
addI sp sp 4
lwm t1 sp 0
addI sp sp 4
lwm t0 sp 0
addI sp sp 4
lwm t3 sp 0
addI sp sp 4
lwm t2 sp 0
add s1 a0 zero
swm t2 sp 0
subI sp sp 4
swm t3 sp 0
subI sp sp 4
swm t0 sp 0
subI sp sp 4
swm t1 sp 0
subI sp sp 4
swm a1 sp 0
subI sp sp 4
swm a2 sp 0
subI sp sp 4
add a0 s1 zero
call id
addI sp sp 4
lwm a2 sp 0
addI sp sp 4
lwm a1 sp 0
addI sp sp 4
lwm t1 sp 0
addI sp sp 4
lwm t0 sp 0
addI sp sp 4
lwm t3 sp 0
addI sp sp 4
lwm t2 sp 0
add t0 a0 zero
jumpl _l3
_l2:
add t1 a0 zero
swm t0 sp 0
subI sp sp 4
swm t1 sp 0
subI sp sp 4
swm a1 sp 0
subI sp sp 4
swm a2 sp 0
subI sp sp 4
add a0 t1 zero
call id
addI sp sp 4
lwm a2 sp 0
addI sp sp 4
lwm a1 sp 0
addI sp sp 4
lwm t1 sp 0
addI sp sp 4
lwm t0 sp 0
add t0 a0 zero
_l3:
add a0 t0 zero
addI pc ra 4
main:
addI t0 zero 1
addI t1 zero 1
addI t2 zero 21
add t3 a0 zero
swm t0 sp 0
subI sp sp 4
swm t1 sp 0
subI sp sp 4
swm t2 sp 0
subI sp sp 4
add a0 t0 zero
add a1 t1 zero
add a2 t2 zero
call findDiv
addI sp sp 4
lwm t2 sp 0
addI sp sp 4
lwm t1 sp 0
addI sp sp 4
lwm t0 sp 0
add t3 a0 zero
swm t0 sp 0
subI sp sp 4
swm t1 sp 0
subI sp sp 4
swm t2 sp 0
subI sp sp 4
swm t3 sp 0
subI sp sp 4
add a0 t3 zero
call outputInt
addI sp sp 4
lwm t3 sp 0
addI sp sp 4
lwm t2 sp 0
addI sp sp 4
lwm t1 sp 0
addI sp sp 4
lwm t0 sp 0
add a0 a0 zero
addI pc ra 4
input:
mulI a0 a0 4
swm a0 dr 0
add a1 dr zero
_loop:
jel a0 zero _end
addI dr dr 4
lwi dr rin 0
addI rin rin 4
subI a0 a0 4
jumpl _loop
_end:
add a0 a1 zero
addI dr dr 4
addI pc ra 4
output:
lwm t0 a0 0
_loop:
jel t0 zero _end
addI a0 a0 4
swo a0 rout 0
addI rout rout 4
subI t0 t0 4
jumpl _loop
_end:
addI dr dr 4
addI pc ra 4
addLists:
add t3 dr zero
lwm t0 a0 0
lwm t1 a1 0
add t2 t0 t1
swm t2 dr 0
_loop1:
jel t0 zero _loop2
addI dr dr 4
addI a0 a0 4
lwm tr a0 0
swm tr dr 0
subI t0 t0 4
jumpl _loop1
_loop2:
jel t1 zero _end
addI dr dr 4
addI a1 a1 4
lwm tr a1 0
swm tr dr 0
subI t1 t1 4
jumpl _loop2
_end:
add a0 t3 zero
addI dr dr 4
addI pc ra 4
head:
lwm a0 a0 4
addI pc ra 4
tail:
add t3 dr zero
lwm t0 a0 0
addI a0 a0 4
subI t0 t0 4
swm t0 dr 0
_loop:
jel t0 zero _end
addI a0 a0 4
addI dr dr 4
lwm tr a0 0
swm tr dr 0
subI t0 t0 4
jumpl _loop
_end:
add a0 t3 zero
addI dr dr 4
addI pc ra 4
outputChar:
swm a0 dr 0
swo dr rout 0
addI rout rout 4
addI pc ra 4
outputInt:
jel a0 zero _output0
jll a0 zero _wsign
call outputPositiveInt
addI pc ra 4
_wsign:
add s0 a0 zero
addI a0 zero 45
call outputChar
sub a0 zero s0
jumpl outputPositiveInt
_output0:
addI a0 zero 48
call outputChar
addI pc ra 4
outputPositiveInt:
jel a0 zero _end
swm a0 sp 0
subI sp sp 4
divI a0 a0 10
call outputPositiveInt
addI sp sp 4
lwm a0 sp 0
modI a0 a0 10
addI a0 a0 48
call outputChar
_end:
addI pc ra 4
id:
addI pc ra 4

Stdin: |-

Ticks: |-
CPU{regs: [(t0,0),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,0),(ra,0),(rin,0),(rout,0),(sp,4092),(tr,0)]}
CPU{regs: [(t0,0),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,4),(ra,0),(rin,0),(rout,0),(sp,4092),(tr,0)]}
CPU{regs: [(t0,0),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,8),(ra,0),(rin,0),(rout,0),(sp,4088),(tr,0)]}
CPU{regs: [(t0,0),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,12),(ra,8),(rin,0),(rout,0),(sp,4088),(tr,0)]}
CPU{regs: [(t0,0),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,1020),(ra,8),(rin,0),(rout,0),(sp,4088),(tr,0)]}
CPU{regs: [(t0,0),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,1024),(ra,8),(rin,0),(rout,0),(sp,4088),(tr,0)]}
CPU{regs: [(t0,1),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,1028),(ra,8),(rin,0),(rout,0),(sp,4088),(tr,0)]}
CPU{regs: [(t0,1),(t1,1),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,1032),(ra,8),(rin,0),(rout,0),(sp,4088),(tr,0)]}
CPU{regs: [(t0,1),(t1,1),(t2,21),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,1036),(ra,8),(rin,0),(rout,0),(sp,4088),(tr,0)]}
CPU{regs: [(t0,1),(t1,1),(t2,21),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,1040),(ra,8),(rin,0),(rout,0),(sp,4088),(tr,0)]}
CPU{regs: [(t0,1),(t1,1),(t2,21),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,1044),(ra,8),(rin,0),(rout,0),(sp,4088),(tr,0)]}
CPU{regs: [(t0,1),(t1,1),(t2,21),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,1048),(ra,8),(rin,0),(rout,0),(sp,4084),(tr,0)]}
CPU{regs: [(t0,1),(t1,1),(t2,21),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,1052),(ra,8),(rin,0),(rout,0),(sp,4084),(tr,0)]}
CPU{regs: [(t0,1),(t1,1),(t2,21),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,1056),(ra,8),(rin,0),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,1),(t1,1),(t2,21),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,1060),(ra,8),(rin,0),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,1),(t1,1),(t2,21),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,1064),(ra,8),(rin,0),(rout,0),(sp,4076),(tr,0)]}
CPU{regs: [(t0,1),(t1,1),(t2,21),(t3,0),(a0,1),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,1068),(ra,8),(rin,0),(rout,0),(sp,4076),(tr,0)]}
CPU{regs: [(t0,1),(t1,1),(t2,21),(t3,0),(a0,1),(a1,1),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,1072),(ra,8),(rin,0),(rout,0),(sp,4076),(tr,0)]}
CPU{regs: [(t0,1),(t1,1),(t2,21),(t3,0),(a0,1),(a1,1),(a2,21),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,1076),(ra,8),(rin,0),(rout,0),(sp,4076),(tr,0)]}
CPU{regs: [(t0,1),(t1,1),(t2,21),(t3,0),(a0,1),(a1,1),(a2,21),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,1080),(ra,8),(rin,0),(rout,0),(sp,4076),(tr,0)]}
CPU{regs: [(t0,1),(t1,1),(t2,21),(t3,0),(a0,1),(a1,1),(a2,21),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,1084),(ra,8),(rin,0),(rout,0),(sp,4072),(tr,0)]}
CPU{regs: [(t0,1),(t1,1),(t2,21),(t3,0),(a0,1),(a1,1),(a2,21),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,1088),(ra,1084),(rin,0),(rout,0),(sp,4072),(tr,0)]}
CPU{regs: [(t0,1),(t1,1),(t2,21),(t3,0),(a0,1),(a1,1),(a2,21),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,516),(ra,1084),(rin,0),(rout,0),(sp,4072),(tr,0)]}
CPU{regs: [(t0,1),(t1,1),(t2,21),(t3,0),(a0,1),(a1,1),(a2,21),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,520),(ra,1084),(rin,0),(rout,0),(sp,4072),(tr,0)]}
CPU{regs: [(t0,1),(t1,1),(t2,21),(t3,0),(a0,1),(a1,1),(a2,21),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,524),(ra,1084),(rin,0),(rout,0),(sp,4072),(tr,0)]}
CPU{regs: [(t0,1),(t1,1),(t2,21),(t3,0),(a0,1),(a1,1),(a2,21),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,528),(ra,1084),(rin,0),(rout,0),(sp,4072),(tr,0)]}
CPU{regs: [(t0,1),(t1,1),(t2,21),(t3,0),(a0,1),(a1,1),(a2,21),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,532),(ra,1084),(rin,0),(rout,0),(sp,4072),(tr,0)]}
CPU{regs: [(t0,1),(t1,1),(t2,21),(t3,0),(a0,1),(a1,1),(a2,21),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,536),(ra,1084),(rin,0),(rout,0),(sp,4068),(tr,0)]}
CPU{regs: [(t0,1),(t1,1),(t2,21),(t3,0),(a0,1),(a1,1),(a2,21),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,540),(ra,1084),(rin,0),(rout,0),(sp,4068),(tr,0)]}
CPU{regs: [(t0,1),(t1,1),(t2,21),(t3,0),(a0,1),(a1,1),(a2,21),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,544),(ra,1084),(rin,0),(rout,0),(sp,4064),(tr,0)]}
CPU{regs: [(t0,1),(t1,1),(t2,21),(t3,0),(a0,1),(a1,1),(a2,21),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,548),(ra,1084),(rin,0),(rout,0),(sp,4064),(tr,0)]}
CPU{regs: [(t0,1),(t1,1),(t2,21),(t3,0),(a0,1),(a1,1),(a2,21),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,552),(ra,1084),(rin,0),(rout,0),(sp,4060),(tr,0)]}
CPU{regs: [(t0,1),(t1,1),(t2,21),(t3,0),(a0,1),(a1,1),(a2,21),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,556),(ra,1084),(rin,0),(rout,0),(sp,4060),(tr,0)]}
CPU{regs: [(t0,1),(t1,1),(t2,21),(t3,0),(a0,1),(a1,1),(a2,21),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,560),(ra,1084),(rin,0),(rout,0),(sp,4056),(tr,0)]}
CPU{regs: [(t0,1),(t1,1),(t2,21),(t3,0),(a0,1),(a1,1),(a2,21),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,564),(ra,1084),(rin,0),(rout,0),(sp,4056),(tr,0)]}
CPU{regs: [(t0,1),(t1,1),(t2,21),(t3,0),(a0,1),(a1,1),(a2,21),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,568),(ra,1084),(rin,0),(rout,0),(sp,4056),(tr,0)]}
CPU{regs: [(t0,1),(t1,1),(t2,21),(t3,0),(a0,1),(a1,1),(a2,21),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,572),(ra,1084),(rin,0),(rout,0),(sp,4056),(tr,0)]}
CPU{regs: [(t0,1),(t1,1),(t2,21),(t3,0),(a0,1),(a1,1),(a2,21),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,576),(ra,1084),(rin,0),(rout,0),(sp,4052),(tr,0)]}
CPU{regs: [(t0,1),(t1,1),(t2,21),(t3,0),(a0,1),(a1,1),(a2,21),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,580),(ra,576),(rin,0),(rout,0),(sp,4052),(tr,0)]}
CPU{regs: [(t0,1),(t1,1),(t2,21),(t3,0),(a0,1),(a1,1),(a2,21),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,412),(ra,576),(rin,0),(rout,0),(sp,4052),(tr,0)]}
CPU{regs: [(t0,1),(t1,1),(t2,21),(t3,0),(a0,1),(a1,1),(a2,21),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,416),(ra,576),(rin,0),(rout,0),(sp,4052),(tr,0)]}
CPU{regs: [(t0,1),(t1,1),(t2,21),(t3,0),(a0,1),(a1,1),(a2,21),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,420),(ra,576),(rin,0),(rout,0),(sp,4052),(tr,0)]}
CPU{regs: [(t0,1),(t1,1),(t2,21),(t3,0),(a0,1),(a1,1),(a2,21),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,424),(ra,576),(rin,0),(rout,0),(sp,4052),(tr,0)]}
CPU{regs: [(t0,1),(t1,1),(t2,21),(t3,0),(a0,1),(a1,1),(a2,21),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,428),(ra,576),(rin,0),(rout,0),(sp,4052),(tr,0)]}
CPU{regs: [(t0,1),(t1,1),(t2,21),(t3,0),(a0,1),(a1,1),(a2,21),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,432),(ra,576),(rin,0),(rout,0),(sp,4048),(tr,0)]}
CPU{regs: [(t0,1),(t1,1),(t2,21),(t3,0),(a0,1),(a1,1),(a2,21),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,436),(ra,576),(rin,0),(rout,0),(sp,4048),(tr,0)]}
CPU{regs: [(t0,1),(t1,1),(t2,21),(t3,0),(a0,1),(a1,1),(a2,21),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,440),(ra,576),(rin,0),(rout,0),(sp,4044),(tr,0)]}
CPU{regs: [(t0,1),(t1,1),(t2,21),(t3,0),(a0,1),(a1,1),(a2,21),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,444),(ra,576),(rin,0),(rout,0),(sp,4044),(tr,0)]}
CPU{regs: [(t0,1),(t1,1),(t2,21),(t3,0),(a0,1),(a1,1),(a2,21),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,448),(ra,576),(rin,0),(rout,0),(sp,4040),(tr,0)]}
CPU{regs: [(t0,1),(t1,1),(t2,21),(t3,0),(a0,1),(a1,1),(a2,21),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,452),(ra,576),(rin,0),(rout,0),(sp,4040),(tr,0)]}
CPU{regs: [(t0,1),(t1,1),(t2,21),(t3,0),(a0,1),(a1,1),(a2,21),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,456),(ra,576),(rin,0),(rout,0),(sp,4040),(tr,0)]}
CPU{regs: [(t0,1),(t1,1),(t2,21),(t3,0),(a0,1),(a1,1),(a2,21),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,460),(ra,576),(rin,0),(rout,0),(sp,4040),(tr,0)]}
CPU{regs: [(t0,1),(t1,1),(t2,21),(t3,0),(a0,1),(a1,1),(a2,21),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,464),(ra,576),(rin,0),(rout,0),(sp,4036),(tr,0)]}
CPU{regs: [(t0,1),(t1,1),(t2,21),(t3,0),(a0,1),(a1,1),(a2,21),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,468),(ra,464),(rin,0),(rout,0),(sp,4036),(tr,0)]}
CPU{regs: [(t0,1),(t1,1),(t2,21),(t3,0),(a0,1),(a1,1),(a2,21),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,28),(ra,464),(rin,0),(rout,0),(sp,4036),(tr,0)]}
CPU{regs: [(t0,1),(t1,1),(t2,21),(t3,0),(a0,1),(a1,1),(a2,21),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,32),(ra,464),(rin,0),(rout,0),(sp,4036),(tr,0)]}
CPU{regs: [(t0,0),(t1,1),(t2,21),(t3,0),(a0,1),(a1,1),(a2,21),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,36),(ra,464),(rin,0),(rout,0),(sp,4036),(tr,0)]}
CPU{regs: [(t0,0),(t1,1),(t2,21),(t3,0),(a0,1),(a1,1),(a2,21),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,40),(ra,464),(rin,0),(rout,0),(sp,4036),(tr,0)]}
CPU{regs: [(t0,0),(t1,1),(t2,0),(t3,0),(a0,1),(a1,1),(a2,21),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,44),(ra,464),(rin,0),(rout,0),(sp,4036),(tr,0)]}
CPU{regs: [(t0,0),(t1,1),(t2,0),(t3,1),(a0,1),(a1,1),(a2,21),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,48),(ra,464),(rin,0),(rout,0),(sp,4036),(tr,0)]}
CPU{regs: [(t0,0),(t1,1),(t2,0),(t3,1),(a0,1),(a1,1),(a2,21),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,52),(ra,464),(rin,0),(rout,0),(sp,4036),(tr,0)]}
CPU{regs: [(t0,0),(t1,1),(t2,0),(t3,1),(a0,1),(a1,1),(a2,21),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,56),(ra,464),(rin,0),(rout,0),(sp,4032),(tr,0)]}
CPU{regs: [(t0,0),(t1,1),(t2,0),(t3,1),(a0,1),(a1,1),(a2,21),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,60),(ra,464),(rin,0),(rout,0),(sp,4032),(tr,0)]}
CPU{regs: [(t0,0),(t1,1),(t2,0),(t3,1),(a0,1),(a1,1),(a2,21),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,64),(ra,464),(rin,0),(rout,0),(sp,4028),(tr,0)]}
CPU{regs: [(t0,0),(t1,1),(t2,0),(t3,1),(a0,1),(a1,1),(a2,21),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,68),(ra,464),(rin,0),(rout,0),(sp,4028),(tr,0)]}
CPU{regs: [(t0,0),(t1,1),(t2,0),(t3,1),(a0,1),(a1,1),(a2,21),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,72),(ra,464),(rin,0),(rout,0),(sp,4024),(tr,0)]}
CPU{regs: [(t0,0),(t1,1),(t2,0),(t3,1),(a0,1),(a1,1),(a2,21),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,76),(ra,464),(rin,0),(rout,0),(sp,4024),(tr,0)]}
CPU{regs: [(t0,0),(t1,1),(t2,0),(t3,1),(a0,1),(a1,1),(a2,21),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,80),(ra,464),(rin,0),(rout,0),(sp,4020),(tr,0)]}
CPU{regs: [(t0,0),(t1,1),(t2,0),(t3,1),(a0,1),(a1,1),(a2,21),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,84),(ra,464),(rin,0),(rout,0),(sp,4020),(tr,0)]}
CPU{regs: [(t0,0),(t1,1),(t2,0),(t3,1),(a0,1),(a1,1),(a2,21),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,88),(ra,464),(rin,0),(rout,0),(sp,4016),(tr,0)]}
CPU{regs: [(t0,0),(t1,1),(t2,0),(t3,1),(a0,0),(a1,1),(a2,21),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,92),(ra,464),(rin,0),(rout,0),(sp,4016),(tr,0)]}
CPU{regs: [(t0,0),(t1,1),(t2,0),(t3,1),(a0,0),(a1,1),(a2,21),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,96),(ra,464),(rin,0),(rout,0),(sp,4016),(tr,0)]}
CPU{regs: [(t0,0),(t1,1),(t2,0),(t3,1),(a0,0),(a1,1),(a2,21),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,100),(ra,464),(rin,0),(rout,0),(sp,4016),(tr,0)]}
CPU{regs: [(t0,0),(t1,1),(t2,0),(t3,1),(a0,0),(a1,1),(a2,21),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,104),(ra,464),(rin,0),(rout,0),(sp,4012),(tr,0)]}
CPU{regs: [(t0,0),(t1,1),(t2,0),(t3,1),(a0,0),(a1,1),(a2,21),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,108),(ra,104),(rin,0),(rout,0),(sp,4012),(tr,0)]}
CPU{regs: [(t0,0),(t1,1),(t2,0),(t3,1),(a0,0),(a1,1),(a2,21),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,28),(ra,104),(rin,0),(rout,0),(sp,4012),(tr,0)]}
CPU{regs: [(t0,0),(t1,1),(t2,0),(t3,1),(a0,0),(a1,1),(a2,21),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,32),(ra,104),(rin,0),(rout,0),(sp,4012),(tr,0)]}
CPU{regs: [(t0,0),(t1,1),(t2,0),(t3,1),(a0,0),(a1,1),(a2,21),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,36),(ra,104),(rin,0),(rout,0),(sp,4012),(tr,0)]}
CPU{regs: [(t0,0),(t1,1),(t2,0),(t3,1),(a0,0),(a1,1),(a2,21),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,296),(ra,104),(rin,0),(rout,0),(sp,4012),(tr,0)]}
CPU{regs: [(t0,0),(t1,1),(t2,0),(t3,1),(a0,0),(a1,1),(a2,21),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,300),(ra,104),(rin,0),(rout,0),(sp,4012),(tr,0)]}
CPU{regs: [(t0,0),(t1,1),(t2,0),(t3,1),(a0,0),(a1,1),(a2,21),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,304),(ra,104),(rin,0),(rout,0),(sp,4012),(tr,0)]}
CPU{regs: [(t0,0),(t1,1),(t2,0),(t3,1),(a0,0),(a1,1),(a2,21),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,308),(ra,104),(rin,0),(rout,0),(sp,4012),(tr,0)]}
CPU{regs: [(t0,0),(t1,1),(t2,0),(t3,1),(a0,0),(a1,1),(a2,21),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,312),(ra,104),(rin,0),(rout,0),(sp,4008),(tr,0)]}
CPU{regs: [(t0,0),(t1,1),(t2,0),(t3,1),(a0,0),(a1,1),(a2,21),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,316),(ra,104),(rin,0),(rout,0),(sp,4008),(tr,0)]}
CPU{regs: [(t0,0),(t1,1),(t2,0),(t3,1),(a0,0),(a1,1),(a2,21),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,320),(ra,104),(rin,0),(rout,0),(sp,4004),(tr,0)]}
CPU{regs: [(t0,0),(t1,1),(t2,0),(t3,1),(a0,0),(a1,1),(a2,21),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,324),(ra,104),(rin,0),(rout,0),(sp,4004),(tr,0)]}
CPU{regs: [(t0,0),(t1,1),(t2,0),(t3,1),(a0,0),(a1,1),(a2,21),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,328),(ra,104),(rin,0),(rout,0),(sp,4000),(tr,0)]}
CPU{regs: [(t0,0),(t1,1),(t2,0),(t3,1),(a0,0),(a1,1),(a2,21),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,332),(ra,104),(rin,0),(rout,0),(sp,4000),(tr,0)]}
CPU{regs: [(t0,0),(t1,1),(t2,0),(t3,1),(a0,0),(a1,1),(a2,21),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,336),(ra,104),(rin,0),(rout,0),(sp,3996),(tr,0)]}
CPU{regs: [(t0,0),(t1,1),(t2,0),(t3,1),(a0,1),(a1,1),(a2,21),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,340),(ra,104),(rin,0),(rout,0),(sp,3996),(tr,0)]}
CPU{regs: [(t0,0),(t1,1),(t2,0),(t3,1),(a0,1),(a1,1),(a2,21),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,344),(ra,104),(rin,0),(rout,0),(sp,3996),(tr,0)]}
CPU{regs: [(t0,0),(t1,1),(t2,0),(t3,1),(a0,1),(a1,1),(a2,21),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,348),(ra,104),(rin,0),(rout,0),(sp,3992),(tr,0)]}
CPU{regs: [(t0,0),(t1,1),(t2,0),(t3,1),(a0,1),(a1,1),(a2,21),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,352),(ra,348),(rin,0),(rout,0),(sp,3992),(tr,0)]}
CPU{regs: [(t0,0),(t1,1),(t2,0),(t3,1),(a0,1),(a1,1),(a2,21),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,1756),(ra,348),(rin,0),(rout,0),(sp,3992),(tr,0)]}
CPU{regs: [(t0,0),(t1,1),(t2,0),(t3,1),(a0,1),(a1,1),(a2,21),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,1760),(ra,348),(rin,0),(rout,0),(sp,3992),(tr,0)]}
CPU{regs: [(t0,0),(t1,1),(t2,0),(t3,1),(a0,1),(a1,1),(a2,21),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,356),(ra,348),(rin,0),(rout,0),(sp,3992),(tr,0)]}
CPU{regs: [(t0,0),(t1,1),(t2,0),(t3,1),(a0,1),(a1,1),(a2,21),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,360),(ra,348),(rin,0),(rout,0),(sp,3996),(tr,0)]}
CPU{regs: [(t0,0),(t1,1),(t2,0),(t3,1),(a0,1),(a1,1),(a2,21),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,364),(ra,104),(rin,0),(rout,0),(sp,3996),(tr,0)]}
CPU{regs: [(t0,0),(t1,1),(t2,0),(t3,1),(a0,1),(a1,1),(a2,21),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,368),(ra,104),(rin,0),(rout,0),(sp,4000),(tr,0)]}
CPU{regs: [(t0,0),(t1,1),(t2,0),(t3,1),(a0,1),(a1,1),(a2,21),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(ca0,0),(dr,0),(pc,372),(ra,104),(rin,0),(rout,0),(sp,4000),(tr,0)]}

Stdout: |-
232792560
Total: |-
7702 instructions executed
