/* Copyright (C) 2021, Esperanto Technologies Inc.                         */
/* The copyright to the computer program(s) herein is the                  */
/* property of Esperanto Technologies, Inc. All Rights Reserved.           */
/* The program(s) may be used and/or copied only with                      */
/* the written permission of Esperanto Technologies and                    */
/* in accordance with the terms and conditions stipulated in the           */
/* agreement/contract under which the program(s) have been supplied.       */
/*                                                                         */
/*                                                                         */
/* Generated by Semifore, Inc. csrCompile                                  */
/*    C Header output                                                      */

#ifndef _PCIE_APB_SUBSYS_H_
#define _PCIE_APB_SUBSYS_H_



/* ####################################################################### */
/*        ADDRESS MACROS                                                   */
/* ####################################################################### */

/* Address Space for Addressmap: DWC_pcie_subsystem_custom_APB_Slave       */
/* Group: DWC_pcie_subsystem_custom_APB_Slave.subsystem                    */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_ADDRESS 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_BYTE_ADDRESS 0x0u
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PE0_GEN_CTRL_1  */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_ADDRESS 0x50u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_BYTE_ADDRESS 0x50u
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PE0_GEN_CTRL_2  */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_ADDRESS 0x54u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_BYTE_ADDRESS 0x54u
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PE0_GEN_CTRL_3  */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_ADDRESS 0x58u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_BYTE_ADDRESS 0x58u
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PE0_GEN_CTRL_4  */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_ADDRESS 0x5cu
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_BYTE_ADDRESS 0x5cu
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PE0_PM_CTRL     */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_ADDRESS 0x60u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_BYTE_ADDRESS 0x60u
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PE0_PM_STS      */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_ADDRESS 0x64u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_BYTE_ADDRESS 0x64u
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PE0_TX_MSG_HDR_1 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_ADDRESS 0x70u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_BYTE_ADDRESS 0x70u
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PE0_TX_MSG_HDR_2 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_2_ADDRESS 0x74u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_2_BYTE_ADDRESS 0x74u
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PE0_TX_MSG_HDR_3 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_3_ADDRESS 0x78u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_3_BYTE_ADDRESS 0x78u
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PE0_TX_MSG_HDR_4 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_4_ADDRESS 0x7cu
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_4_BYTE_ADDRESS 0x7cu
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PE0_TX_MSG_REQ  */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_ADDRESS 0x80u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_BYTE_ADDRESS 0x80u
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PE0_RX_MSG_DATA_1 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_1_ADDRESS 0x88u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_1_BYTE_ADDRESS 0x88u
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PE0_RX_MSG_DATA_2 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_2_ADDRESS 0x8cu
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_2_BYTE_ADDRESS 0x8cu
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PE0_RX_MSG_HDR_1 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_1_ADDRESS 0x90u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_1_BYTE_ADDRESS 0x90u
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PE0_RX_MSG_HDR_2 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_2_ADDRESS 0x94u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_2_BYTE_ADDRESS 0x94u
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PE0_RX_MSG_HDR_3 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_3_ADDRESS 0x98u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_3_BYTE_ADDRESS 0x98u
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PE0_RX_MSG_HDR_4 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_4_ADDRESS 0x9cu
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_4_BYTE_ADDRESS 0x9cu
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PE0_RX_MSG_STS  */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_ADDRESS 0xa0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_BYTE_ADDRESS 0xa0u
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PE0_RX_MSG_CAP_CTRL */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_CAP_CTRL_ADDRESS 0xa4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_CAP_CTRL_BYTE_ADDRESS 0xa4u
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PE0_RX_MSG_INT_CTRL */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_ADDRESS 0xa8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_BYTE_ADDRESS 0xa8u
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PE0_LINK_DBG_1  */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_1_ADDRESS 0xb0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_1_BYTE_ADDRESS 0xb0u
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PE0_LINK_DBG_2  */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_ADDRESS 0xb4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_BYTE_ADDRESS 0xb4u
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PE0_ERR_STS     */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_ADDRESS 0xe0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_BYTE_ADDRESS 0xe0u
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PE0_ERR_INT_CTRL */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_ADDRESS 0xe4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_BYTE_ADDRESS 0xe4u
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PE0_INT_STS     */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_ADDRESS 0xe8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_BYTE_ADDRESS 0xe8u
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PE0_MSI_GEN_CTRL */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_MSI_GEN_CTRL_ADDRESS 0xecu
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_MSI_GEN_CTRL_BYTE_ADDRESS 0xecu
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PE0_FSM_TRACK_1 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_ADDRESS 0xf0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_BYTE_ADDRESS 0xf0u
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PE0_FSM_TRACK_2 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_ADDRESS 0xf4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_BYTE_ADDRESS 0xf4u
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PE0_FSM_TRACK_3 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_ADDRESS 0xf8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_BYTE_ADDRESS 0xf8u
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PE1_GEN_CTRL_1  */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_ADDRESS 0x250u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_BYTE_ADDRESS 0x250u
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PE1_GEN_CTRL_2  */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_ADDRESS 0x254u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_BYTE_ADDRESS 0x254u
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PE1_GEN_CTRL_3  */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_ADDRESS 0x258u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_BYTE_ADDRESS 0x258u
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PE1_GEN_CTRL_4  */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_ADDRESS 0x25cu
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_BYTE_ADDRESS 0x25cu
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PE1_PM_CTRL     */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_ADDRESS 0x260u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_BYTE_ADDRESS 0x260u
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PE1_PM_STS      */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_ADDRESS 0x264u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_BYTE_ADDRESS 0x264u
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PE1_TX_MSG_HDR_1 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_ADDRESS 0x270u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_BYTE_ADDRESS 0x270u
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PE1_TX_MSG_HDR_2 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_2_ADDRESS 0x274u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_2_BYTE_ADDRESS 0x274u
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PE1_TX_MSG_HDR_3 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_3_ADDRESS 0x278u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_3_BYTE_ADDRESS 0x278u
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PE1_TX_MSG_HDR_4 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_4_ADDRESS 0x27cu
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_4_BYTE_ADDRESS 0x27cu
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PE1_TX_MSG_REQ  */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_ADDRESS 0x280u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_BYTE_ADDRESS 0x280u
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PE1_RX_MSG_DATA_1 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_1_ADDRESS 0x288u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_1_BYTE_ADDRESS 0x288u
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PE1_RX_MSG_DATA_2 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_2_ADDRESS 0x28cu
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_2_BYTE_ADDRESS 0x28cu
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PE1_RX_MSG_HDR_1 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_1_ADDRESS 0x290u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_1_BYTE_ADDRESS 0x290u
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PE1_RX_MSG_HDR_2 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_2_ADDRESS 0x294u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_2_BYTE_ADDRESS 0x294u
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PE1_RX_MSG_HDR_3 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_3_ADDRESS 0x298u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_3_BYTE_ADDRESS 0x298u
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PE1_RX_MSG_HDR_4 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_4_ADDRESS 0x29cu
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_4_BYTE_ADDRESS 0x29cu
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PE1_RX_MSG_STS  */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_ADDRESS 0x2a0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_BYTE_ADDRESS 0x2a0u
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PE1_RX_MSG_CAP_CTRL */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_CAP_CTRL_ADDRESS 0x2a4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_CAP_CTRL_BYTE_ADDRESS 0x2a4u
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PE1_RX_MSG_INT_CTRL */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_ADDRESS 0x2a8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_BYTE_ADDRESS 0x2a8u
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PE1_LINK_DBG_1  */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_1_ADDRESS 0x2b0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_1_BYTE_ADDRESS 0x2b0u
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PE1_LINK_DBG_2  */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_ADDRESS 0x2b4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_BYTE_ADDRESS 0x2b4u
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PE1_ERR_STS     */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_ADDRESS 0x2e0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_BYTE_ADDRESS 0x2e0u
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PE1_ERR_INT_CTRL */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_ADDRESS 0x2e4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_BYTE_ADDRESS 0x2e4u
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PE1_INT_STS     */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_ADDRESS 0x2e8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_BYTE_ADDRESS 0x2e8u
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PE1_MSI_GEN_CTRL */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_MSI_GEN_CTRL_ADDRESS 0x2ecu
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_MSI_GEN_CTRL_BYTE_ADDRESS 0x2ecu
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PE1_FSM_TRACK_1 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_ADDRESS 0x2f0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_BYTE_ADDRESS 0x2f0u
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PE1_FSM_TRACK_2 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_ADDRESS 0x2f4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_BYTE_ADDRESS 0x2f4u
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PE1_FSM_TRACK_3 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_ADDRESS 0x2f8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_BYTE_ADDRESS 0x2f8u
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PCIE_SUBSYSTEM_VERSION */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_SUBSYSTEM_VERSION_ADDRESS 0xe00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_SUBSYSTEM_VERSION_BYTE_ADDRESS 0xe00u
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.APB_CLKFREQ_TIMEOUT */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_ADDRESS 0xe04u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_BYTE_ADDRESS 0xe04u
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.SS_RST_CTRL_1   */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_ADDRESS 0xe4cu
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_BYTE_ADDRESS 0xe4cu
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PCIE_PHY_COMMON_CTRL */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_ADDRESS 0x1000u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_BYTE_ADDRESS 0x1000u
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PCIE_PHY0_GEN_CTRL_1 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_ADDRESS 0x1010u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_BYTE_ADDRESS 0x1010u
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PCIE_PHY0_GEN_CTRL_2 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_ADDRESS 0x1014u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_BYTE_ADDRESS 0x1014u
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PCIE_PHY0_MPLLA_CTRL */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_ADDRESS 0x1018u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_BYTE_ADDRESS 0x1018u
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PCIE_PHY0_MPLLB_CTRL */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_ADDRESS 0x101cu
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_BYTE_ADDRESS 0x101cu
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PCIE_PHY1_GEN_CTRL_1 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_ADDRESS 0x1020u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_BYTE_ADDRESS 0x1020u
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PCIE_PHY1_GEN_CTRL_2 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_ADDRESS 0x1024u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_BYTE_ADDRESS 0x1024u
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PCIE_PHY1_MPLLA_CTRL */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_ADDRESS 0x1028u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_BYTE_ADDRESS 0x1028u
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PCIE_PHY1_MPLLB_CTRL */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_ADDRESS 0x102cu
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_BYTE_ADDRESS 0x102cu
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PCIE_PHY_MPLLA_CTRL_1 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_ADDRESS 0x1090u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_BYTE_ADDRESS 0x1090u
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PCIE_PHY_MPLLA_CTRL_2 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_2_ADDRESS 0x1094u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_2_BYTE_ADDRESS 0x1094u
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PCIE_PHY_MPLLA_CTRL_3 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_3_ADDRESS 0x1098u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_3_BYTE_ADDRESS 0x1098u
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PCIE_PHY_MPLLA_CTRL_4 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_4_ADDRESS 0x109cu
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_4_BYTE_ADDRESS 0x109cu
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PCIE_PHY_MPLLA_CTRL_5 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_5_ADDRESS 0x10a0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_5_BYTE_ADDRESS 0x10a0u
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PCIE_PHY_MPLLA_CTRL_6 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_6_ADDRESS 0x10a4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_6_BYTE_ADDRESS 0x10a4u
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PCIE_PHY_MPLLA_CTRL_7 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_7_ADDRESS 0x10a8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_7_BYTE_ADDRESS 0x10a8u
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PCIE_PHY_MPLLB_CTRL_1 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_ADDRESS 0x10b0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_BYTE_ADDRESS 0x10b0u
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PCIE_PHY_MPLLB_CTRL_2 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_2_ADDRESS 0x10b4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_2_BYTE_ADDRESS 0x10b4u
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PCIE_PHY_MPLLB_CTRL_3 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_3_ADDRESS 0x10b8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_3_BYTE_ADDRESS 0x10b8u
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PCIE_PHY_MPLLB_CTRL_4 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_4_ADDRESS 0x10bcu
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_4_BYTE_ADDRESS 0x10bcu
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PCIE_PHY_MPLLB_CTRL_5 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_5_ADDRESS 0x10c0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_5_BYTE_ADDRESS 0x10c0u
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PCIE_PHY_MPLLB_CTRL_6 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_6_ADDRESS 0x10c4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_6_BYTE_ADDRESS 0x10c4u
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PCIE_PHY_MPLLB_CTRL_7 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_7_ADDRESS 0x10c8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_7_BYTE_ADDRESS 0x10c8u
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PCIE_PHY_EXT_GEN_CTRL_1 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_ADDRESS 0x10d0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_BYTE_ADDRESS 0x10d0u
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PCIE_PHY_EXT_GEN_CTRL_2 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_ADDRESS 0x10d4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_BYTE_ADDRESS 0x10d4u
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PCIE_PHY1_MODE1_LANE_CTRL */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_ADDRESS 0x10d8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_BYTE_ADDRESS 0x10d8u
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN1_1 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_ADDRESS 0x10e0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_BYTE_ADDRESS 0x10e0u
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN1_2 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_ADDRESS 0x10e4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_BYTE_ADDRESS 0x10e4u
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN1_4 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_ADDRESS 0x10ecu
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_BYTE_ADDRESS 0x10ecu
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN2_1 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_ADDRESS 0x10f0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_BYTE_ADDRESS 0x10f0u
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN2_2 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_ADDRESS 0x10f4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_BYTE_ADDRESS 0x10f4u
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN2_3 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_ADDRESS 0x10f8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_BYTE_ADDRESS 0x10f8u
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN2_4 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_ADDRESS 0x10fcu
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_BYTE_ADDRESS 0x10fcu
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN3_1 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_ADDRESS 0x1100u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_BYTE_ADDRESS 0x1100u
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN3_2 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_ADDRESS 0x1104u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_BYTE_ADDRESS 0x1104u
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN3_3 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_ADDRESS 0x1108u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_BYTE_ADDRESS 0x1108u
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN3_4 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_ADDRESS 0x110cu
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_BYTE_ADDRESS 0x110cu
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN4_1 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_ADDRESS 0x1110u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_BYTE_ADDRESS 0x1110u
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN4_2 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_ADDRESS 0x1114u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_BYTE_ADDRESS 0x1114u
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN4_3 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_ADDRESS 0x1118u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_BYTE_ADDRESS 0x1118u
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN4_4 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_ADDRESS 0x111cu
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_BYTE_ADDRESS 0x111cu
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN1_5 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_5_ADDRESS 0x1120u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_5_BYTE_ADDRESS 0x1120u
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN2_5 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_5_ADDRESS 0x1124u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_5_BYTE_ADDRESS 0x1124u
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN3_5 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_5_ADDRESS 0x1128u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_5_BYTE_ADDRESS 0x1128u
/* Register: DWC_pcie_subsystem_custom_APB_Slave.subsystem.PCIE_PHY_EXT_RX_CTRL_GEN4_5 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_5_ADDRESS 0x112cu
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_5_BYTE_ADDRESS 0x112cu


/* ####################################################################### */
/*        TEMPLATE MACROS                                                  */
/* ####################################################################### */

/* Addressmap type: DWC_pcie_subsystem_custom_APB_Slave                    */
/* Addressmap template: DWC_pcie_subsystem_custom_APB_Slave                */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SIZE 0x1200u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_BYTE_SIZE 0x1200u
/* Group member: DWC_pcie_subsystem_custom_APB_Slave.subsystem             */
/* Group type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem   */
/* Group template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_OFFSET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_BYTE_OFFSET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_WRITE_ACCESS 1u

/* Group type: DWC_pcie_subsystem_custom_APB_Slave::subsystem              */
/* Group template: DWC_pcie_subsystem_custom_APB_Slave::subsystem          */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SIZE 0x1200u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_BYTE_SIZE 0x1200u
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PE0_GEN_CTRL_1 */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_GEN_CTRL_1 */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_GEN_CTRL_1 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_OFFSET 0x50u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_BYTE_OFFSET 0x50u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RESET_VALUE 0x00000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_WRITE_MASK 0x40400100ul
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PE0_GEN_CTRL_2 */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_GEN_CTRL_2 */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_GEN_CTRL_2 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_OFFSET 0x54u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_BYTE_OFFSET 0x54u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_RESET_VALUE 0x00000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_WRITE_MASK 0x0003ff00ul
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PE0_GEN_CTRL_3 */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_GEN_CTRL_3 */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_GEN_CTRL_3 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_OFFSET 0x58u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_BYTE_OFFSET 0x58u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RESET_VALUE 0x00000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_READ_MASK 0xfffffffbul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_WRITE_MASK 0x3300f0fful
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PE0_GEN_CTRL_4 */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_GEN_CTRL_4 */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_GEN_CTRL_4 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_OFFSET 0x5cu
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_BYTE_OFFSET 0x5cu
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_RESET_VALUE 0x00000200ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_READ_MASK 0xcffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_WRITE_MASK 0xfc0007fful
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PE0_PM_CTRL */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_PM_CTRL */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_PM_CTRL */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_OFFSET 0x60u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_BYTE_OFFSET 0x60u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_RESET_VALUE 0x00280000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_READ_MASK 0xfffefffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_WRITE_MASK 0x807f001ful
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PE0_PM_STS */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_PM_STS */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_PM_STS */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_OFFSET 0x64u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_BYTE_OFFSET 0x64u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_RESET_VALUE 0x00000004ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_WRITE_MASK 0x80000000ul
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PE0_TX_MSG_HDR_1 */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_TX_MSG_HDR_1 */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_TX_MSG_HDR_1 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_OFFSET 0x70u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_BYTE_OFFSET 0x70u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RESET_VALUE 0x00000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_WRITE_MASK 0x7f70f000ul
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PE0_TX_MSG_HDR_2 */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_TX_MSG_HDR_2 */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_TX_MSG_HDR_2 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_2_OFFSET 0x74u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_2_BYTE_OFFSET 0x74u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_2_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_2_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_2_RESET_VALUE 0x00000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_2_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_2_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_2_WRITE_MASK 0xfffffffful
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PE0_TX_MSG_HDR_3 */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_TX_MSG_HDR_3 */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_TX_MSG_HDR_3 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_3_OFFSET 0x78u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_3_BYTE_OFFSET 0x78u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_3_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_3_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_3_RESET_VALUE 0x00000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_3_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_3_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_3_WRITE_MASK 0xfffffffful
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PE0_TX_MSG_HDR_4 */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_TX_MSG_HDR_4 */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_TX_MSG_HDR_4 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_4_OFFSET 0x7cu
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_4_BYTE_OFFSET 0x7cu
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_4_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_4_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_4_RESET_VALUE 0x00000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_4_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_4_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_4_WRITE_MASK 0xfffffffful
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PE0_TX_MSG_REQ */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_TX_MSG_REQ */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_TX_MSG_REQ */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_OFFSET 0x80u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_BYTE_OFFSET 0x80u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RESET_VALUE 0x00000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_READ_MASK 0xffe7fffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_WRITE_MASK 0x001b001ful
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PE0_RX_MSG_DATA_1 */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_RX_MSG_DATA_1 */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_RX_MSG_DATA_1 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_1_OFFSET 0x88u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_1_BYTE_OFFSET 0x88u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_1_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_1_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_1_RESET_VALUE 0x00000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_1_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_1_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_1_WRITE_MASK 0x00000000ul
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PE0_RX_MSG_DATA_2 */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_RX_MSG_DATA_2 */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_RX_MSG_DATA_2 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_2_OFFSET 0x8cu
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_2_BYTE_OFFSET 0x8cu
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_2_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_2_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_2_RESET_VALUE 0x00000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_2_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_2_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_2_WRITE_MASK 0x00000000ul
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PE0_RX_MSG_HDR_1 */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_RX_MSG_HDR_1 */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_RX_MSG_HDR_1 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_1_OFFSET 0x90u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_1_BYTE_OFFSET 0x90u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_1_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_1_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_1_RESET_VALUE 0x00000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_1_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_1_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_1_WRITE_MASK 0x00000000ul
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PE0_RX_MSG_HDR_2 */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_RX_MSG_HDR_2 */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_RX_MSG_HDR_2 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_2_OFFSET 0x94u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_2_BYTE_OFFSET 0x94u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_2_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_2_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_2_RESET_VALUE 0x00000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_2_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_2_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_2_WRITE_MASK 0x00000000ul
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PE0_RX_MSG_HDR_3 */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_RX_MSG_HDR_3 */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_RX_MSG_HDR_3 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_3_OFFSET 0x98u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_3_BYTE_OFFSET 0x98u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_3_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_3_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_3_RESET_VALUE 0x00000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_3_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_3_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_3_WRITE_MASK 0x00000000ul
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PE0_RX_MSG_HDR_4 */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_RX_MSG_HDR_4 */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_RX_MSG_HDR_4 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_4_OFFSET 0x9cu
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_4_BYTE_OFFSET 0x9cu
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_4_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_4_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_4_RESET_VALUE 0x00000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_4_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_4_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_4_WRITE_MASK 0x00000000ul
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PE0_RX_MSG_STS */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_RX_MSG_STS */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_RX_MSG_STS */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_OFFSET 0xa0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_BYTE_OFFSET 0xa0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RESET_VALUE 0x00000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_WRITE_MASK 0x001d1800ul
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PE0_RX_MSG_CAP_CTRL */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_RX_MSG_CAP_CTRL */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_RX_MSG_CAP_CTRL */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_CAP_CTRL_OFFSET 0xa4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_CAP_CTRL_BYTE_OFFSET 0xa4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_CAP_CTRL_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_CAP_CTRL_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_CAP_CTRL_RESET_VALUE 0x00000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_CAP_CTRL_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_CAP_CTRL_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_CAP_CTRL_WRITE_MASK 0x00000000ul
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PE0_RX_MSG_INT_CTRL */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_RX_MSG_INT_CTRL */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_RX_MSG_INT_CTRL */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_OFFSET 0xa8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_BYTE_OFFSET 0xa8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RESET_VALUE 0x00000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_WRITE_MASK 0x001d1800ul
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PE0_LINK_DBG_1 */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_LINK_DBG_1 */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_LINK_DBG_1 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_1_OFFSET 0xb0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_1_BYTE_OFFSET 0xb0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_1_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_1_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_1_RESET_VALUE 0x00000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_1_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_1_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_1_WRITE_MASK 0x00000000ul
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PE0_LINK_DBG_2 */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_LINK_DBG_2 */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_LINK_DBG_2 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_OFFSET 0xb4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_BYTE_OFFSET 0xb4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RESET_VALUE 0x01000800ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_WRITE_MASK 0x00000000ul
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PE0_ERR_STS */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_ERR_STS */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_ERR_STS */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_OFFSET 0xe0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_BYTE_OFFSET 0xe0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_RESET_VALUE 0x00000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_WRITE_MASK 0xe0ff00e0ul
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PE0_ERR_INT_CTRL */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_ERR_INT_CTRL */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_ERR_INT_CTRL */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_OFFSET 0xe4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_BYTE_OFFSET 0xe4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_RESET_VALUE 0x00000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_WRITE_MASK 0xe00f00e0ul
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PE0_INT_STS */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_INT_STS */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_INT_STS */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_OFFSET 0xe8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_BYTE_OFFSET 0xe8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_RESET_VALUE 0x00000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_WRITE_MASK 0x000007f0ul
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PE0_MSI_GEN_CTRL */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_MSI_GEN_CTRL */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_MSI_GEN_CTRL */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_MSI_GEN_CTRL_OFFSET 0xecu
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_MSI_GEN_CTRL_BYTE_OFFSET 0xecu
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_MSI_GEN_CTRL_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_MSI_GEN_CTRL_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_MSI_GEN_CTRL_RESET_VALUE 0x00000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_MSI_GEN_CTRL_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_MSI_GEN_CTRL_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_MSI_GEN_CTRL_WRITE_MASK 0xfffffffful
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PE0_FSM_TRACK_1 */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_FSM_TRACK_1 */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_FSM_TRACK_1 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_OFFSET 0xf0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_BYTE_OFFSET 0xf0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_RESET_VALUE 0x00000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_WRITE_MASK 0x000000fful
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PE0_FSM_TRACK_2 */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_FSM_TRACK_2 */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_FSM_TRACK_2 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_OFFSET 0xf4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_BYTE_OFFSET 0xf4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_RESET_VALUE 0x00000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_WRITE_MASK 0x00000000ul
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PE0_FSM_TRACK_3 */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_FSM_TRACK_3 */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_FSM_TRACK_3 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_OFFSET 0xf8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_BYTE_OFFSET 0xf8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_RESET_VALUE 0x00000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_WRITE_MASK 0x00000000ul
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PE1_GEN_CTRL_1 */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_GEN_CTRL_1 */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_GEN_CTRL_1 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_OFFSET 0x250u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_BYTE_OFFSET 0x250u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RESET_VALUE 0x00000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_WRITE_MASK 0x40400100ul
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PE1_GEN_CTRL_2 */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_GEN_CTRL_2 */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_GEN_CTRL_2 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_OFFSET 0x254u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_BYTE_OFFSET 0x254u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_RESET_VALUE 0x00000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_WRITE_MASK 0x0003ff00ul
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PE1_GEN_CTRL_3 */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_GEN_CTRL_3 */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_GEN_CTRL_3 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_OFFSET 0x258u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_BYTE_OFFSET 0x258u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RESET_VALUE 0x00000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_READ_MASK 0xfffffffbul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_WRITE_MASK 0x3300f0fful
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PE1_GEN_CTRL_4 */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_GEN_CTRL_4 */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_GEN_CTRL_4 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_OFFSET 0x25cu
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_BYTE_OFFSET 0x25cu
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_RESET_VALUE 0x00000200ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_READ_MASK 0xcffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_WRITE_MASK 0xfc0007fful
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PE1_PM_CTRL */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_PM_CTRL */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_PM_CTRL */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_OFFSET 0x260u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_BYTE_OFFSET 0x260u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_RESET_VALUE 0x00280000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_READ_MASK 0xfffefffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_WRITE_MASK 0x807f001ful
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PE1_PM_STS */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_PM_STS */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_PM_STS */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_OFFSET 0x264u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_BYTE_OFFSET 0x264u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_RESET_VALUE 0x00000004ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_WRITE_MASK 0x80000000ul
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PE1_TX_MSG_HDR_1 */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_TX_MSG_HDR_1 */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_TX_MSG_HDR_1 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_OFFSET 0x270u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_BYTE_OFFSET 0x270u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RESET_VALUE 0x00000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_WRITE_MASK 0x7f70f000ul
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PE1_TX_MSG_HDR_2 */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_TX_MSG_HDR_2 */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_TX_MSG_HDR_2 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_2_OFFSET 0x274u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_2_BYTE_OFFSET 0x274u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_2_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_2_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_2_RESET_VALUE 0x00000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_2_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_2_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_2_WRITE_MASK 0xfffffffful
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PE1_TX_MSG_HDR_3 */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_TX_MSG_HDR_3 */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_TX_MSG_HDR_3 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_3_OFFSET 0x278u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_3_BYTE_OFFSET 0x278u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_3_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_3_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_3_RESET_VALUE 0x00000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_3_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_3_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_3_WRITE_MASK 0xfffffffful
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PE1_TX_MSG_HDR_4 */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_TX_MSG_HDR_4 */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_TX_MSG_HDR_4 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_4_OFFSET 0x27cu
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_4_BYTE_OFFSET 0x27cu
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_4_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_4_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_4_RESET_VALUE 0x00000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_4_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_4_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_4_WRITE_MASK 0xfffffffful
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PE1_TX_MSG_REQ */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_TX_MSG_REQ */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_TX_MSG_REQ */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_OFFSET 0x280u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_BYTE_OFFSET 0x280u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RESET_VALUE 0x00000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_READ_MASK 0xffe7fffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_WRITE_MASK 0x001b001ful
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PE1_RX_MSG_DATA_1 */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_RX_MSG_DATA_1 */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_RX_MSG_DATA_1 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_1_OFFSET 0x288u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_1_BYTE_OFFSET 0x288u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_1_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_1_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_1_RESET_VALUE 0x00000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_1_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_1_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_1_WRITE_MASK 0x00000000ul
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PE1_RX_MSG_DATA_2 */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_RX_MSG_DATA_2 */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_RX_MSG_DATA_2 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_2_OFFSET 0x28cu
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_2_BYTE_OFFSET 0x28cu
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_2_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_2_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_2_RESET_VALUE 0x00000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_2_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_2_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_2_WRITE_MASK 0x00000000ul
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PE1_RX_MSG_HDR_1 */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_RX_MSG_HDR_1 */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_RX_MSG_HDR_1 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_1_OFFSET 0x290u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_1_BYTE_OFFSET 0x290u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_1_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_1_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_1_RESET_VALUE 0x00000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_1_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_1_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_1_WRITE_MASK 0x00000000ul
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PE1_RX_MSG_HDR_2 */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_RX_MSG_HDR_2 */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_RX_MSG_HDR_2 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_2_OFFSET 0x294u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_2_BYTE_OFFSET 0x294u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_2_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_2_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_2_RESET_VALUE 0x00000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_2_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_2_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_2_WRITE_MASK 0x00000000ul
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PE1_RX_MSG_HDR_3 */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_RX_MSG_HDR_3 */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_RX_MSG_HDR_3 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_3_OFFSET 0x298u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_3_BYTE_OFFSET 0x298u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_3_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_3_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_3_RESET_VALUE 0x00000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_3_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_3_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_3_WRITE_MASK 0x00000000ul
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PE1_RX_MSG_HDR_4 */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_RX_MSG_HDR_4 */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_RX_MSG_HDR_4 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_4_OFFSET 0x29cu
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_4_BYTE_OFFSET 0x29cu
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_4_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_4_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_4_RESET_VALUE 0x00000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_4_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_4_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_4_WRITE_MASK 0x00000000ul
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PE1_RX_MSG_STS */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_RX_MSG_STS */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_RX_MSG_STS */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_OFFSET 0x2a0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_BYTE_OFFSET 0x2a0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RESET_VALUE 0x00000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_WRITE_MASK 0x001d1800ul
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PE1_RX_MSG_CAP_CTRL */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_RX_MSG_CAP_CTRL */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_RX_MSG_CAP_CTRL */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_CAP_CTRL_OFFSET 0x2a4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_CAP_CTRL_BYTE_OFFSET 0x2a4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_CAP_CTRL_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_CAP_CTRL_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_CAP_CTRL_RESET_VALUE 0x00000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_CAP_CTRL_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_CAP_CTRL_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_CAP_CTRL_WRITE_MASK 0x00000000ul
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PE1_RX_MSG_INT_CTRL */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_RX_MSG_INT_CTRL */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_RX_MSG_INT_CTRL */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_OFFSET 0x2a8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_BYTE_OFFSET 0x2a8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RESET_VALUE 0x00000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_WRITE_MASK 0x001d1800ul
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PE1_LINK_DBG_1 */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_LINK_DBG_1 */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_LINK_DBG_1 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_1_OFFSET 0x2b0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_1_BYTE_OFFSET 0x2b0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_1_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_1_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_1_RESET_VALUE 0x00000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_1_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_1_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_1_WRITE_MASK 0x00000000ul
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PE1_LINK_DBG_2 */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_LINK_DBG_2 */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_LINK_DBG_2 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_OFFSET 0x2b4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_BYTE_OFFSET 0x2b4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RESET_VALUE 0x01000800ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_WRITE_MASK 0x00000000ul
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PE1_ERR_STS */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_ERR_STS */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_ERR_STS */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_OFFSET 0x2e0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_BYTE_OFFSET 0x2e0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_RESET_VALUE 0x00000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_WRITE_MASK 0xe0ff00e0ul
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PE1_ERR_INT_CTRL */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_ERR_INT_CTRL */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_ERR_INT_CTRL */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_OFFSET 0x2e4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_BYTE_OFFSET 0x2e4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_RESET_VALUE 0x00000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_WRITE_MASK 0xe00f00e0ul
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PE1_INT_STS */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_INT_STS */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_INT_STS */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_OFFSET 0x2e8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_BYTE_OFFSET 0x2e8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_RESET_VALUE 0x00000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_WRITE_MASK 0x000007f0ul
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PE1_MSI_GEN_CTRL */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_MSI_GEN_CTRL */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_MSI_GEN_CTRL */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_MSI_GEN_CTRL_OFFSET 0x2ecu
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_MSI_GEN_CTRL_BYTE_OFFSET 0x2ecu
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_MSI_GEN_CTRL_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_MSI_GEN_CTRL_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_MSI_GEN_CTRL_RESET_VALUE 0x00000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_MSI_GEN_CTRL_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_MSI_GEN_CTRL_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_MSI_GEN_CTRL_WRITE_MASK 0xfffffffful
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PE1_FSM_TRACK_1 */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_FSM_TRACK_1 */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_FSM_TRACK_1 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_OFFSET 0x2f0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_BYTE_OFFSET 0x2f0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_RESET_VALUE 0x00000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_WRITE_MASK 0x000000fful
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PE1_FSM_TRACK_2 */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_FSM_TRACK_2 */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_FSM_TRACK_2 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_OFFSET 0x2f4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_BYTE_OFFSET 0x2f4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_RESET_VALUE 0x00000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_WRITE_MASK 0x00000000ul
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PE1_FSM_TRACK_3 */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_FSM_TRACK_3 */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_FSM_TRACK_3 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_OFFSET 0x2f8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_BYTE_OFFSET 0x2f8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_RESET_VALUE 0x00000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_WRITE_MASK 0x00000000ul
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PCIE_SUBSYSTEM_VERSION */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_SUBSYSTEM_VERSION */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_SUBSYSTEM_VERSION */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_SUBSYSTEM_VERSION_OFFSET 0xe00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_SUBSYSTEM_VERSION_BYTE_OFFSET 0xe00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_SUBSYSTEM_VERSION_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_SUBSYSTEM_VERSION_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_SUBSYSTEM_VERSION_RESET_VALUE 0x530a0000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_SUBSYSTEM_VERSION_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_SUBSYSTEM_VERSION_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_SUBSYSTEM_VERSION_WRITE_MASK 0x00000000ul
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.APB_CLKFREQ_TIMEOUT */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::APB_CLKFREQ_TIMEOUT */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::APB_CLKFREQ_TIMEOUT */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_OFFSET 0xe04u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_BYTE_OFFSET 0xe04u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_RESET_VALUE 0x006420fful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_WRITE_MASK 0xfffff7fful
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.SS_RST_CTRL_1 */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::SS_RST_CTRL_1 */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::SS_RST_CTRL_1 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_OFFSET 0xe4cu
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_BYTE_OFFSET 0xe4cu
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_RESET_VALUE 0x00000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_WRITE_MASK 0x00000707ul
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PCIE_PHY_COMMON_CTRL */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_COMMON_CTRL */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_COMMON_CTRL */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_OFFSET 0x1000u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_BYTE_OFFSET 0x1000u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_RESET_VALUE 0x00000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_WRITE_MASK 0x00000007ul
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PCIE_PHY0_GEN_CTRL_1 */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY0_GEN_CTRL_1 */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY0_GEN_CTRL_1 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_OFFSET 0x1010u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_BYTE_OFFSET 0x1010u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_RESET_VALUE 0x00000460ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_WRITE_MASK 0x00001f43ul
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PCIE_PHY0_GEN_CTRL_2 */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY0_GEN_CTRL_2 */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY0_GEN_CTRL_2 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_OFFSET 0x1014u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_BYTE_OFFSET 0x1014u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_RESET_VALUE 0x0f800000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_WRITE_MASK 0x0ffffffful
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PCIE_PHY0_MPLLA_CTRL */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY0_MPLLA_CTRL */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY0_MPLLA_CTRL */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_OFFSET 0x1018u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_BYTE_OFFSET 0x1018u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_RESET_VALUE 0x00000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_WRITE_MASK 0x0000001ful
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PCIE_PHY0_MPLLB_CTRL */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY0_MPLLB_CTRL */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY0_MPLLB_CTRL */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_OFFSET 0x101cu
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_BYTE_OFFSET 0x101cu
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_RESET_VALUE 0x00000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_WRITE_MASK 0x0000001ful
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PCIE_PHY1_GEN_CTRL_1 */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY1_GEN_CTRL_1 */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY1_GEN_CTRL_1 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_OFFSET 0x1020u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_BYTE_OFFSET 0x1020u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_RESET_VALUE 0x00000441ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_WRITE_MASK 0x00001f43ul
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PCIE_PHY1_GEN_CTRL_2 */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY1_GEN_CTRL_2 */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY1_GEN_CTRL_2 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_OFFSET 0x1024u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_BYTE_OFFSET 0x1024u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_RESET_VALUE 0x0f800000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_WRITE_MASK 0x0ffffffful
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PCIE_PHY1_MPLLA_CTRL */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY1_MPLLA_CTRL */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY1_MPLLA_CTRL */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_OFFSET 0x1028u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_BYTE_OFFSET 0x1028u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_RESET_VALUE 0x00000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_WRITE_MASK 0x0000001ful
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PCIE_PHY1_MPLLB_CTRL */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY1_MPLLB_CTRL */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY1_MPLLB_CTRL */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_OFFSET 0x102cu
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_BYTE_OFFSET 0x102cu
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_RESET_VALUE 0x00000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_WRITE_MASK 0x0000001ful
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PCIE_PHY_MPLLA_CTRL_1 */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLA_CTRL_1 */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLA_CTRL_1 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_OFFSET 0x1090u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_BYTE_OFFSET 0x1090u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RESET_VALUE 0x21000040ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_WRITE_MASK 0x370700f7ul
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PCIE_PHY_MPLLA_CTRL_2 */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLA_CTRL_2 */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLA_CTRL_2 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_2_OFFSET 0x1094u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_2_BYTE_OFFSET 0x1094u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_2_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_2_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_2_RESET_VALUE 0x00250025ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_2_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_2_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_2_WRITE_MASK 0xfffffffful
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PCIE_PHY_MPLLA_CTRL_3 */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLA_CTRL_3 */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLA_CTRL_3 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_3_OFFSET 0x1098u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_3_BYTE_OFFSET 0x1098u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_3_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_3_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_3_RESET_VALUE 0x000800a0ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_3_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_3_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_3_WRITE_MASK 0x00ff0ffful
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PCIE_PHY_MPLLA_CTRL_4 */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLA_CTRL_4 */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLA_CTRL_4 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_4_OFFSET 0x109cu
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_4_BYTE_OFFSET 0x109cu
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_4_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_4_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_4_RESET_VALUE 0x00000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_4_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_4_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_4_WRITE_MASK 0xfffffffful
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PCIE_PHY_MPLLA_CTRL_5 */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLA_CTRL_5 */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLA_CTRL_5 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_5_OFFSET 0x10a0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_5_BYTE_OFFSET 0x10a0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_5_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_5_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_5_RESET_VALUE 0x00000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_5_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_5_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_5_WRITE_MASK 0x0000fffful
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PCIE_PHY_MPLLA_CTRL_6 */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLA_CTRL_6 */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLA_CTRL_6 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_6_OFFSET 0x10a4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_6_BYTE_OFFSET 0x10a4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_6_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_6_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_6_RESET_VALUE 0x00006666ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_6_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_6_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_6_WRITE_MASK 0x000ffffful
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PCIE_PHY_MPLLA_CTRL_7 */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLA_CTRL_7 */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLA_CTRL_7 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_7_OFFSET 0x10a8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_7_BYTE_OFFSET 0x10a8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_7_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_7_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_7_RESET_VALUE 0x00002108ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_7_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_7_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_7_WRITE_MASK 0x001ffffful
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PCIE_PHY_MPLLB_CTRL_1 */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLB_CTRL_1 */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLB_CTRL_1 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_OFFSET 0x10b0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_BYTE_OFFSET 0x10b0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RESET_VALUE 0x150400c0ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_WRITE_MASK 0x370700f7ul
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PCIE_PHY_MPLLB_CTRL_2 */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLB_CTRL_2 */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLB_CTRL_2 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_2_OFFSET 0x10b4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_2_BYTE_OFFSET 0x10b4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_2_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_2_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_2_RESET_VALUE 0x00250025ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_2_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_2_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_2_WRITE_MASK 0xfffffffful
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PCIE_PHY_MPLLB_CTRL_3 */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLB_CTRL_3 */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLB_CTRL_3 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_3_OFFSET 0x10b8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_3_BYTE_OFFSET 0x10b8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_3_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_3_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_3_RESET_VALUE 0x0019007dul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_3_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_3_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_3_WRITE_MASK 0x00ff0ffful
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PCIE_PHY_MPLLB_CTRL_4 */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLB_CTRL_4 */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLB_CTRL_4 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_4_OFFSET 0x10bcu
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_4_BYTE_OFFSET 0x10bcu
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_4_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_4_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_4_RESET_VALUE 0x00000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_4_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_4_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_4_WRITE_MASK 0xfffffffful
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PCIE_PHY_MPLLB_CTRL_5 */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLB_CTRL_5 */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLB_CTRL_5 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_5_OFFSET 0x10c0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_5_BYTE_OFFSET 0x10c0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_5_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_5_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_5_RESET_VALUE 0x00000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_5_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_5_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_5_WRITE_MASK 0x0000fffful
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PCIE_PHY_MPLLB_CTRL_6 */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLB_CTRL_6 */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLB_CTRL_6 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_6_OFFSET 0x10c4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_6_BYTE_OFFSET 0x10c4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_6_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_6_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_6_RESET_VALUE 0x00005000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_6_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_6_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_6_WRITE_MASK 0x000ffffful
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PCIE_PHY_MPLLB_CTRL_7 */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLB_CTRL_7 */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLB_CTRL_7 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_7_OFFSET 0x10c8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_7_BYTE_OFFSET 0x10c8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_7_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_7_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_7_RESET_VALUE 0x000019ceul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_7_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_7_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_7_WRITE_MASK 0x001ffffful
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PCIE_PHY_EXT_GEN_CTRL_1 */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_GEN_CTRL_1 */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_GEN_CTRL_1 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_OFFSET 0x10d0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_BYTE_OFFSET 0x10d0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RESET_VALUE 0x06000b01ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_WRITE_MASK 0x0f771f11ul
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PCIE_PHY_EXT_GEN_CTRL_2 */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_GEN_CTRL_2 */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_GEN_CTRL_2 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_OFFSET 0x10d4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_BYTE_OFFSET 0x10d4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_RESET_VALUE 0x7f050000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_WRITE_MASK 0xff1f07fful
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PCIE_PHY1_MODE1_LANE_CTRL */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY1_MODE1_LANE_CTRL */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY1_MODE1_LANE_CTRL */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_OFFSET 0x10d8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_BYTE_OFFSET 0x10d8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_RESET_VALUE 0xffff4444ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_WRITE_MASK 0xfffffffful
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PCIE_PHY_EXT_RX_CTRL_GEN1_1 */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN1_1 */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN1_1 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_OFFSET 0x10e0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_BYTE_OFFSET 0x10e0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RESET_VALUE 0x0f078098ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_WRITE_MASK 0x7f3ff8fful
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PCIE_PHY_EXT_RX_CTRL_GEN1_2 */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN1_2 */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN1_2 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_OFFSET 0x10e4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_BYTE_OFFSET 0x10e4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RESET_VALUE 0x0e002400ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_WRITE_MASK 0x7fff3ffful
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PCIE_PHY_EXT_RX_CTRL_GEN1_4 */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN1_4 */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN1_4 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_OFFSET 0x10ecu
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_BYTE_OFFSET 0x10ecu
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_RESET_VALUE 0x00041400ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_WRITE_MASK 0x1f1fbffful
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PCIE_PHY_EXT_RX_CTRL_GEN2_1 */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN2_1 */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN2_1 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_OFFSET 0x10f0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_BYTE_OFFSET 0x10f0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RESET_VALUE 0x14068098ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_WRITE_MASK 0x7f3ff8fful
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PCIE_PHY_EXT_RX_CTRL_GEN2_2 */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN2_2 */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN2_2 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_OFFSET 0x10f4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_BYTE_OFFSET 0x10f4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RESET_VALUE 0x0e003f00ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_WRITE_MASK 0x7fff3ffful
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PCIE_PHY_EXT_RX_CTRL_GEN2_3 */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN2_3 */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN2_3 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_OFFSET 0x10f8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_BYTE_OFFSET 0x10f8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RESET_VALUE 0x00057801ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_WRITE_MASK 0xff1fff0ful
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PCIE_PHY_EXT_RX_CTRL_GEN2_4 */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN2_4 */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN2_4 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_OFFSET 0x10fcu
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_BYTE_OFFSET 0x10fcu
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_RESET_VALUE 0x00041400ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_WRITE_MASK 0x1f1fbffful
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PCIE_PHY_EXT_RX_CTRL_GEN3_1 */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN3_1 */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN3_1 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_OFFSET 0x1100u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_BYTE_OFFSET 0x1100u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RESET_VALUE 0x34052891ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_WRITE_MASK 0x7f3ff8fful
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PCIE_PHY_EXT_RX_CTRL_GEN3_2 */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN3_2 */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN3_2 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_OFFSET 0x1104u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_BYTE_OFFSET 0x1104u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RESET_VALUE 0x1100360ful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_WRITE_MASK 0x7fff3ffful
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PCIE_PHY_EXT_RX_CTRL_GEN3_3 */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN3_3 */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN3_3 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_OFFSET 0x1108u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_BYTE_OFFSET 0x1108u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RESET_VALUE 0x00055001ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_WRITE_MASK 0xff1fff0ful
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PCIE_PHY_EXT_RX_CTRL_GEN3_4 */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN3_4 */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN3_4 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_OFFSET 0x110cu
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_BYTE_OFFSET 0x110cu
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_RESET_VALUE 0x00041400ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_WRITE_MASK 0x1f1fbffful
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PCIE_PHY_EXT_RX_CTRL_GEN4_1 */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN4_1 */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN4_1 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_OFFSET 0x1110u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_BYTE_OFFSET 0x1110u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RESET_VALUE 0x4b033094ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_WRITE_MASK 0x7f3ff8fful
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PCIE_PHY_EXT_RX_CTRL_GEN4_2 */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN4_2 */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN4_2 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_OFFSET 0x1114u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_BYTE_OFFSET 0x1114u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RESET_VALUE 0x11003f14ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_WRITE_MASK 0x7fff3ffful
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PCIE_PHY_EXT_RX_CTRL_GEN4_3 */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN4_3 */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN4_3 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_OFFSET 0x1118u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_BYTE_OFFSET 0x1118u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RESET_VALUE 0x00055001ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_WRITE_MASK 0xff1fff0ful
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PCIE_PHY_EXT_RX_CTRL_GEN4_4 */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN4_4 */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN4_4 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_OFFSET 0x111cu
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_BYTE_OFFSET 0x111cu
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_RESET_VALUE 0x00041400ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_WRITE_MASK 0x1f1fbffful
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PCIE_PHY_EXT_RX_CTRL_GEN1_5 */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN1_5 */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN1_5 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_5_OFFSET 0x1120u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_5_BYTE_OFFSET 0x1120u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_5_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_5_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_5_RESET_VALUE 0x00000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_5_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_5_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_5_WRITE_MASK 0x00000ffful
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PCIE_PHY_EXT_RX_CTRL_GEN2_5 */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN2_5 */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN2_5 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_5_OFFSET 0x1124u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_5_BYTE_OFFSET 0x1124u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_5_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_5_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_5_RESET_VALUE 0x00000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_5_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_5_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_5_WRITE_MASK 0x00000ffful
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PCIE_PHY_EXT_RX_CTRL_GEN3_5 */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN3_5 */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN3_5 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_5_OFFSET 0x1128u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_5_BYTE_OFFSET 0x1128u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_5_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_5_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_5_RESET_VALUE 0x00000003ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_5_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_5_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_5_WRITE_MASK 0x00000ffful
/* Register member: DWC_pcie_subsystem_custom_APB_Slave::subsystem.PCIE_PHY_EXT_RX_CTRL_GEN4_5 */
/* Register type referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN4_5 */
/* Register template referenced: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN4_5 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_5_OFFSET 0x112cu
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_5_BYTE_OFFSET 0x112cu
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_5_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_5_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_5_RESET_VALUE 0x00000003ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_5_RESET_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_5_READ_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_5_WRITE_MASK 0x00000ffful

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_GEN_CTRL_1 */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_GEN_CTRL_1 */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_GEN_CTRL_1.RSVDP_31 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_31_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_31_LSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_31_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_31_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_31_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_31_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_31_FIELD_MASK 0x80000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_31_GET(x) \
   (((x) & 0x80000000ul) >> 31)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_31_SET(x) \
   (((x) << 31) & 0x80000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_31_MODIFY(r, x) \
   ((((x) << 31) & 0x80000000ul) | ((r) & 0x7ffffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_GEN_CTRL_1.TX_LANE_FLIP_EN */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_TX_LANE_FLIP_EN_MSB 30u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_TX_LANE_FLIP_EN_LSB 30u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_TX_LANE_FLIP_EN_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_TX_LANE_FLIP_EN_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_TX_LANE_FLIP_EN_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_TX_LANE_FLIP_EN_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_TX_LANE_FLIP_EN_FIELD_MASK 0x40000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_TX_LANE_FLIP_EN_GET(x) \
   (((x) & 0x40000000ul) >> 30)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_TX_LANE_FLIP_EN_SET(x) \
   (((x) << 30) & 0x40000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_TX_LANE_FLIP_EN_MODIFY(r, x) \
   ((((x) << 30) & 0x40000000ul) | ((r) & 0xbffffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_GEN_CTRL_1.RSVDP_29 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_29_MSB 29u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_29_LSB 24u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_29_WIDTH 6u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_29_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_29_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_29_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_29_FIELD_MASK 0x3f000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_29_GET(x) \
   (((x) & 0x3f000000ul) >> 24)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_29_SET(x) \
   (((x) << 24) & 0x3f000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_29_MODIFY(r, x) \
   ((((x) << 24) & 0x3f000000ul) | ((r) & 0xc0fffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_GEN_CTRL_1.RSVDP_23 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_23_MSB 23u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_23_LSB 23u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_23_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_23_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_23_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_23_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_23_FIELD_MASK 0x00800000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_23_GET(x) \
   (((x) & 0x00800000ul) >> 23)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_23_SET(x) \
   (((x) << 23) & 0x00800000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_23_MODIFY(r, x) \
   ((((x) << 23) & 0x00800000ul) | ((r) & 0xff7ffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_GEN_CTRL_1.RX_LANE_FLIP_EN */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RX_LANE_FLIP_EN_MSB 22u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RX_LANE_FLIP_EN_LSB 22u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RX_LANE_FLIP_EN_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RX_LANE_FLIP_EN_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RX_LANE_FLIP_EN_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RX_LANE_FLIP_EN_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RX_LANE_FLIP_EN_FIELD_MASK 0x00400000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RX_LANE_FLIP_EN_GET(x) \
   (((x) & 0x00400000ul) >> 22)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RX_LANE_FLIP_EN_SET(x) \
   (((x) << 22) & 0x00400000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RX_LANE_FLIP_EN_MODIFY(r, x) \
   ((((x) << 22) & 0x00400000ul) | ((r) & 0xffbffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_GEN_CTRL_1.RSVDP_21 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_21_MSB 21u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_21_LSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_21_WIDTH 6u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_21_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_21_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_21_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_21_FIELD_MASK 0x003f0000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_21_GET(x) \
   (((x) & 0x003f0000ul) >> 16)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_21_SET(x) \
   (((x) << 16) & 0x003f0000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_21_MODIFY(r, x) \
   ((((x) << 16) & 0x003f0000ul) | ((r) & 0xffc0fffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_GEN_CTRL_1.RSVDP_15 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_15_MSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_15_LSB 9u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_15_WIDTH 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_15_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_15_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_15_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_15_FIELD_MASK 0x0000fe00ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_15_GET(x) \
   (((x) & 0x0000fe00ul) >> 9)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_15_SET(x) \
   (((x) << 9) & 0x0000fe00ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_15_MODIFY(r, x) \
   ((((x) << 9) & 0x0000fe00ul) | ((r) & 0xffff01fful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_GEN_CTRL_1.SRIS_MODE */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_SRIS_MODE_MSB 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_SRIS_MODE_LSB 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_SRIS_MODE_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_SRIS_MODE_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_SRIS_MODE_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_SRIS_MODE_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_SRIS_MODE_FIELD_MASK 0x00000100ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_SRIS_MODE_GET(x) \
   (((x) & 0x00000100ul) >> 8)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_SRIS_MODE_SET(x) \
   (((x) << 8) & 0x00000100ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_SRIS_MODE_MODIFY(r, x) \
   ((((x) << 8) & 0x00000100ul) | ((r) & 0xfffffefful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_GEN_CTRL_1.RSVDP_7 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_7_MSB 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_7_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_7_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_7_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_7_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_7_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_7_FIELD_MASK 0x000000fful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_7_GET(x) \
   ((x) & 0x000000fful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_7_SET(x) \
   ((x) & 0x000000fful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_1_RSVDP_7_MODIFY(r, x) \
   (((x) & 0x000000fful) | ((r) & 0xffffff00ul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_GEN_CTRL_2 */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_GEN_CTRL_2 */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_GEN_CTRL_2.RSVDP_31 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_RSVDP_31_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_RSVDP_31_LSB 18u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_RSVDP_31_WIDTH 14u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_RSVDP_31_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_RSVDP_31_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_RSVDP_31_RESET 0x0000u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_RSVDP_31_FIELD_MASK 0xfffc0000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_RSVDP_31_GET(x) \
   (((x) & 0xfffc0000ul) >> 18)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_RSVDP_31_SET(x) \
   (((x) << 18) & 0xfffc0000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_RSVDP_31_MODIFY(r, x) \
   ((((x) << 18) & 0xfffc0000ul) | ((r) & 0x0003fffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_GEN_CTRL_2.SLV_AW_ATU_BYPASS */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AW_ATU_BYPASS_MSB 17u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AW_ATU_BYPASS_LSB 17u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AW_ATU_BYPASS_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AW_ATU_BYPASS_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AW_ATU_BYPASS_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AW_ATU_BYPASS_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AW_ATU_BYPASS_FIELD_MASK 0x00020000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AW_ATU_BYPASS_GET(x) \
   (((x) & 0x00020000ul) >> 17)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AW_ATU_BYPASS_SET(x) \
   (((x) << 17) & 0x00020000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AW_ATU_BYPASS_MODIFY(r, x) \
   ((((x) << 17) & 0x00020000ul) | ((r) & 0xfffdfffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_GEN_CTRL_2.SLV_AR_ATU_BYPASS */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AR_ATU_BYPASS_MSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AR_ATU_BYPASS_LSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AR_ATU_BYPASS_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AR_ATU_BYPASS_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AR_ATU_BYPASS_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AR_ATU_BYPASS_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AR_ATU_BYPASS_FIELD_MASK 0x00010000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AR_ATU_BYPASS_GET(x) \
   (((x) & 0x00010000ul) >> 16)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AR_ATU_BYPASS_SET(x) \
   (((x) << 16) & 0x00010000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AR_ATU_BYPASS_MODIFY(r, x) \
   ((((x) << 16) & 0x00010000ul) | ((r) & 0xfffefffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_GEN_CTRL_2.SLV_AW_RO */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AW_RO_MSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AW_RO_LSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AW_RO_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AW_RO_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AW_RO_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AW_RO_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AW_RO_FIELD_MASK 0x00008000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AW_RO_GET(x) \
   (((x) & 0x00008000ul) >> 15)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AW_RO_SET(x) \
   (((x) << 15) & 0x00008000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AW_RO_MODIFY(r, x) \
   ((((x) << 15) & 0x00008000ul) | ((r) & 0xffff7ffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_GEN_CTRL_2.SLV_AR_RO */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AR_RO_MSB 14u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AR_RO_LSB 14u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AR_RO_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AR_RO_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AR_RO_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AR_RO_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AR_RO_FIELD_MASK 0x00004000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AR_RO_GET(x) \
   (((x) & 0x00004000ul) >> 14)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AR_RO_SET(x) \
   (((x) << 14) & 0x00004000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AR_RO_MODIFY(r, x) \
   ((((x) << 14) & 0x00004000ul) | ((r) & 0xffffbffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_GEN_CTRL_2.SLV_AW_NS */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AW_NS_MSB 13u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AW_NS_LSB 13u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AW_NS_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AW_NS_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AW_NS_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AW_NS_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AW_NS_FIELD_MASK 0x00002000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AW_NS_GET(x) \
   (((x) & 0x00002000ul) >> 13)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AW_NS_SET(x) \
   (((x) << 13) & 0x00002000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AW_NS_MODIFY(r, x) \
   ((((x) << 13) & 0x00002000ul) | ((r) & 0xffffdffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_GEN_CTRL_2.SLV_AR_NS */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AR_NS_MSB 12u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AR_NS_LSB 12u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AR_NS_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AR_NS_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AR_NS_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AR_NS_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AR_NS_FIELD_MASK 0x00001000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AR_NS_GET(x) \
   (((x) & 0x00001000ul) >> 12)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AR_NS_SET(x) \
   (((x) << 12) & 0x00001000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_AR_NS_MODIFY(r, x) \
   ((((x) << 12) & 0x00001000ul) | ((r) & 0xffffeffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_GEN_CTRL_2.PCIE0_MISC_OVERRIDE */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_PCIE0_MISC_OVERRIDE_MSB 11u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_PCIE0_MISC_OVERRIDE_LSB 11u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_PCIE0_MISC_OVERRIDE_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_PCIE0_MISC_OVERRIDE_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_PCIE0_MISC_OVERRIDE_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_PCIE0_MISC_OVERRIDE_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_PCIE0_MISC_OVERRIDE_FIELD_MASK 0x00000800ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_PCIE0_MISC_OVERRIDE_GET(x) \
   (((x) & 0x00000800ul) >> 11)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_PCIE0_MISC_OVERRIDE_SET(x) \
   (((x) << 11) & 0x00000800ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_PCIE0_MISC_OVERRIDE_MODIFY(r, x) \
   ((((x) << 11) & 0x00000800ul) | ((r) & 0xfffff7fful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_GEN_CTRL_2.DBI_ACLK_UNGATE */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_DBI_ACLK_UNGATE_MSB 10u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_DBI_ACLK_UNGATE_LSB 10u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_DBI_ACLK_UNGATE_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_DBI_ACLK_UNGATE_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_DBI_ACLK_UNGATE_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_DBI_ACLK_UNGATE_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_DBI_ACLK_UNGATE_FIELD_MASK 0x00000400ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_DBI_ACLK_UNGATE_GET(x) \
   (((x) & 0x00000400ul) >> 10)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_DBI_ACLK_UNGATE_SET(x) \
   (((x) << 10) & 0x00000400ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_DBI_ACLK_UNGATE_MODIFY(r, x) \
   ((((x) << 10) & 0x00000400ul) | ((r) & 0xfffffbfful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_GEN_CTRL_2.SLV_ACLK_UNGATE */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_ACLK_UNGATE_MSB 9u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_ACLK_UNGATE_LSB 9u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_ACLK_UNGATE_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_ACLK_UNGATE_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_ACLK_UNGATE_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_ACLK_UNGATE_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_ACLK_UNGATE_FIELD_MASK 0x00000200ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_ACLK_UNGATE_GET(x) \
   (((x) & 0x00000200ul) >> 9)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_ACLK_UNGATE_SET(x) \
   (((x) << 9) & 0x00000200ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_SLV_ACLK_UNGATE_MODIFY(r, x) \
   ((((x) << 9) & 0x00000200ul) | ((r) & 0xfffffdfful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_GEN_CTRL_2.MSTR_ACLK_UNGATE */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_MSTR_ACLK_UNGATE_MSB 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_MSTR_ACLK_UNGATE_LSB 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_MSTR_ACLK_UNGATE_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_MSTR_ACLK_UNGATE_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_MSTR_ACLK_UNGATE_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_MSTR_ACLK_UNGATE_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_MSTR_ACLK_UNGATE_FIELD_MASK 0x00000100ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_MSTR_ACLK_UNGATE_GET(x) \
   (((x) & 0x00000100ul) >> 8)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_MSTR_ACLK_UNGATE_SET(x) \
   (((x) << 8) & 0x00000100ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_MSTR_ACLK_UNGATE_MODIFY(r, x) \
   ((((x) << 8) & 0x00000100ul) | ((r) & 0xfffffefful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_GEN_CTRL_2.RSVDP_7 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_RSVDP_7_MSB 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_RSVDP_7_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_RSVDP_7_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_RSVDP_7_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_RSVDP_7_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_RSVDP_7_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_RSVDP_7_FIELD_MASK 0x000000fful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_RSVDP_7_GET(x) \
   ((x) & 0x000000fful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_RSVDP_7_SET(x) \
   ((x) & 0x000000fful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_2_RSVDP_7_MODIFY(r, x) \
   (((x) & 0x000000fful) | ((r) & 0xffffff00ul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_GEN_CTRL_3 */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_GEN_CTRL_3 */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_GEN_CTRL_3.RSVDP_31 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RSVDP_31_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RSVDP_31_LSB 30u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RSVDP_31_WIDTH 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RSVDP_31_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RSVDP_31_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RSVDP_31_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RSVDP_31_FIELD_MASK 0xc0000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RSVDP_31_GET(x) \
   (((x) & 0xc0000000ul) >> 30)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RSVDP_31_SET(x) \
   (((x) << 30) & 0xc0000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RSVDP_31_MODIFY(r, x) \
   ((((x) << 30) & 0xc0000000ul) | ((r) & 0x3ffffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_GEN_CTRL_3.DBG_SEL_PHY_LANE */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBG_SEL_PHY_LANE_MSB 29u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBG_SEL_PHY_LANE_LSB 28u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBG_SEL_PHY_LANE_WIDTH 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBG_SEL_PHY_LANE_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBG_SEL_PHY_LANE_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBG_SEL_PHY_LANE_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBG_SEL_PHY_LANE_FIELD_MASK 0x30000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBG_SEL_PHY_LANE_GET(x) \
   (((x) & 0x30000000ul) >> 28)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBG_SEL_PHY_LANE_SET(x) \
   (((x) << 28) & 0x30000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBG_SEL_PHY_LANE_MODIFY(r, x) \
   ((((x) << 28) & 0x30000000ul) | ((r) & 0xcffffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_GEN_CTRL_3.RSVDP_24 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RSVDP_24_MSB 27u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RSVDP_24_LSB 26u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RSVDP_24_WIDTH 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RSVDP_24_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RSVDP_24_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RSVDP_24_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RSVDP_24_FIELD_MASK 0x0c000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RSVDP_24_GET(x) \
   (((x) & 0x0c000000ul) >> 26)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RSVDP_24_SET(x) \
   (((x) << 26) & 0x0c000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RSVDP_24_MODIFY(r, x) \
   ((((x) << 26) & 0x0c000000ul) | ((r) & 0xf3fffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_GEN_CTRL_3.DBG_SEL_GROUP */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBG_SEL_GROUP_MSB 25u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBG_SEL_GROUP_LSB 24u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBG_SEL_GROUP_WIDTH 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBG_SEL_GROUP_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBG_SEL_GROUP_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBG_SEL_GROUP_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBG_SEL_GROUP_FIELD_MASK 0x03000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBG_SEL_GROUP_GET(x) \
   (((x) & 0x03000000ul) >> 24)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBG_SEL_GROUP_SET(x) \
   (((x) << 24) & 0x03000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBG_SEL_GROUP_MODIFY(r, x) \
   ((((x) << 24) & 0x03000000ul) | ((r) & 0xfcfffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_GEN_CTRL_3.RSVDP_23 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RSVDP_23_MSB 23u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RSVDP_23_LSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RSVDP_23_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RSVDP_23_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RSVDP_23_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RSVDP_23_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RSVDP_23_FIELD_MASK 0x00ff0000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RSVDP_23_GET(x) \
   (((x) & 0x00ff0000ul) >> 16)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RSVDP_23_SET(x) \
   (((x) << 16) & 0x00ff0000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RSVDP_23_MODIFY(r, x) \
   ((((x) << 16) & 0x00ff0000ul) | ((r) & 0xff00fffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_GEN_CTRL_3.DIAG_CTRL_BUS */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DIAG_CTRL_BUS_MSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DIAG_CTRL_BUS_LSB 13u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DIAG_CTRL_BUS_WIDTH 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DIAG_CTRL_BUS_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DIAG_CTRL_BUS_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DIAG_CTRL_BUS_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DIAG_CTRL_BUS_FIELD_MASK 0x0000e000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DIAG_CTRL_BUS_GET(x) \
   (((x) & 0x0000e000ul) >> 13)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DIAG_CTRL_BUS_SET(x) \
   (((x) << 13) & 0x0000e000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DIAG_CTRL_BUS_MODIFY(r, x) \
   ((((x) << 13) & 0x0000e000ul) | ((r) & 0xffff1ffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_GEN_CTRL_3.DBI_RO_WR_DISABLE */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBI_RO_WR_DISABLE_MSB 12u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBI_RO_WR_DISABLE_LSB 12u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBI_RO_WR_DISABLE_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBI_RO_WR_DISABLE_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBI_RO_WR_DISABLE_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBI_RO_WR_DISABLE_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBI_RO_WR_DISABLE_FIELD_MASK 0x00001000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBI_RO_WR_DISABLE_GET(x) \
   (((x) & 0x00001000ul) >> 12)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBI_RO_WR_DISABLE_SET(x) \
   (((x) << 12) & 0x00001000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBI_RO_WR_DISABLE_MODIFY(r, x) \
   ((((x) << 12) & 0x00001000ul) | ((r) & 0xffffeffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_GEN_CTRL_3.RSVDP_11 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RSVDP_11_MSB 11u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RSVDP_11_LSB 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RSVDP_11_WIDTH 4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RSVDP_11_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RSVDP_11_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RSVDP_11_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RSVDP_11_FIELD_MASK 0x00000f00ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RSVDP_11_GET(x) \
   (((x) & 0x00000f00ul) >> 8)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RSVDP_11_SET(x) \
   (((x) << 8) & 0x00000f00ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RSVDP_11_MODIFY(r, x) \
   ((((x) << 8) & 0x00000f00ul) | ((r) & 0xfffff0fful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_GEN_CTRL_3.DBG_SEL_DWORD */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBG_SEL_DWORD_MSB 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBG_SEL_DWORD_LSB 6u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBG_SEL_DWORD_WIDTH 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBG_SEL_DWORD_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBG_SEL_DWORD_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBG_SEL_DWORD_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBG_SEL_DWORD_FIELD_MASK 0x000000c0ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBG_SEL_DWORD_GET(x) \
   (((x) & 0x000000c0ul) >> 6)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBG_SEL_DWORD_SET(x) \
   (((x) << 6) & 0x000000c0ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBG_SEL_DWORD_MODIFY(r, x) \
   ((((x) << 6) & 0x000000c0ul) | ((r) & 0xffffff3ful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_GEN_CTRL_3.DBG_SEL_BYTE */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBG_SEL_BYTE_MSB 5u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBG_SEL_BYTE_LSB 4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBG_SEL_BYTE_WIDTH 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBG_SEL_BYTE_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBG_SEL_BYTE_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBG_SEL_BYTE_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBG_SEL_BYTE_FIELD_MASK 0x00000030ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBG_SEL_BYTE_GET(x) \
   (((x) & 0x00000030ul) >> 4)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBG_SEL_BYTE_SET(x) \
   (((x) << 4) & 0x00000030ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_DBG_SEL_BYTE_MODIFY(r, x) \
   ((((x) << 4) & 0x00000030ul) | ((r) & 0xffffffcful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_GEN_CTRL_3.RAS_DES_SD_HOLD_LTSSM */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RAS_DES_SD_HOLD_LTSSM_MSB 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RAS_DES_SD_HOLD_LTSSM_LSB 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RAS_DES_SD_HOLD_LTSSM_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RAS_DES_SD_HOLD_LTSSM_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RAS_DES_SD_HOLD_LTSSM_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RAS_DES_SD_HOLD_LTSSM_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RAS_DES_SD_HOLD_LTSSM_FIELD_MASK 0x00000008ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RAS_DES_SD_HOLD_LTSSM_GET(x) \
   (((x) & 0x00000008ul) >> 3)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RAS_DES_SD_HOLD_LTSSM_SET(x) \
   (((x) << 3) & 0x00000008ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_RAS_DES_SD_HOLD_LTSSM_MODIFY(r, x) \
   ((((x) << 3) & 0x00000008ul) | ((r) & 0xfffffff7ul))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_GEN_CTRL_3.HOT_RESET */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_HOT_RESET_MSB 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_HOT_RESET_LSB 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_HOT_RESET_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_HOT_RESET_READ_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_HOT_RESET_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_HOT_RESET_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_HOT_RESET_FIELD_MASK 0x00000004ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_HOT_RESET_GET(x) \
   (((x) & 0x00000004ul) >> 2)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_HOT_RESET_SET(x) \
   (((x) << 2) & 0x00000004ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_HOT_RESET_MODIFY(r, x) \
   ((((x) << 2) & 0x00000004ul) | ((r) & 0xfffffffbul))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_GEN_CTRL_3.CRS_EN */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_CRS_EN_MSB 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_CRS_EN_LSB 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_CRS_EN_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_CRS_EN_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_CRS_EN_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_CRS_EN_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_CRS_EN_FIELD_MASK 0x00000002ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_CRS_EN_GET(x) \
   (((x) & 0x00000002ul) >> 1)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_CRS_EN_SET(x) \
   (((x) << 1) & 0x00000002ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_CRS_EN_MODIFY(r, x) \
   ((((x) << 1) & 0x00000002ul) | ((r) & 0xfffffffdul))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_GEN_CTRL_3.LTSSM_EN */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_LTSSM_EN_MSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_LTSSM_EN_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_LTSSM_EN_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_LTSSM_EN_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_LTSSM_EN_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_LTSSM_EN_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_LTSSM_EN_FIELD_MASK 0x00000001ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_LTSSM_EN_GET(x) \
   ((x) & 0x00000001ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_LTSSM_EN_SET(x) \
   ((x) & 0x00000001ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_3_LTSSM_EN_MODIFY(r, x) \
   (((x) & 0x00000001ul) | ((r) & 0xfffffffeul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_GEN_CTRL_4 */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_GEN_CTRL_4 */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_GEN_CTRL_4.CRS_EN_CLR_MASK */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_CRS_EN_CLR_MASK_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_CRS_EN_CLR_MASK_LSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_CRS_EN_CLR_MASK_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_CRS_EN_CLR_MASK_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_CRS_EN_CLR_MASK_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_CRS_EN_CLR_MASK_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_CRS_EN_CLR_MASK_FIELD_MASK 0x80000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_CRS_EN_CLR_MASK_GET(x) \
   (((x) & 0x80000000ul) >> 31)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_CRS_EN_CLR_MASK_SET(x) \
   (((x) << 31) & 0x80000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_CRS_EN_CLR_MASK_MODIFY(r, x) \
   ((((x) << 31) & 0x80000000ul) | ((r) & 0x7ffffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_GEN_CTRL_4.LTSSM_EN_CLR_MASK */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_LTSSM_EN_CLR_MASK_MSB 30u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_LTSSM_EN_CLR_MASK_LSB 30u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_LTSSM_EN_CLR_MASK_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_LTSSM_EN_CLR_MASK_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_LTSSM_EN_CLR_MASK_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_LTSSM_EN_CLR_MASK_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_LTSSM_EN_CLR_MASK_FIELD_MASK 0x40000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_LTSSM_EN_CLR_MASK_GET(x) \
   (((x) & 0x40000000ul) >> 30)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_LTSSM_EN_CLR_MASK_SET(x) \
   (((x) << 30) & 0x40000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_LTSSM_EN_CLR_MASK_MODIFY(r, x) \
   ((((x) << 30) & 0x40000000ul) | ((r) & 0xbffffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_GEN_CTRL_4.RAS_DES_TBA_CTRL */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_RAS_DES_TBA_CTRL_MSB 29u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_RAS_DES_TBA_CTRL_LSB 28u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_RAS_DES_TBA_CTRL_WIDTH 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_RAS_DES_TBA_CTRL_READ_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_RAS_DES_TBA_CTRL_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_RAS_DES_TBA_CTRL_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_RAS_DES_TBA_CTRL_FIELD_MASK 0x30000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_RAS_DES_TBA_CTRL_GET(x) \
   (((x) & 0x30000000ul) >> 28)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_RAS_DES_TBA_CTRL_SET(x) \
   (((x) << 28) & 0x30000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_RAS_DES_TBA_CTRL_MODIFY(r, x) \
   ((((x) << 28) & 0x30000000ul) | ((r) & 0xcffffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_GEN_CTRL_4.DBG_PBA */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_DBG_PBA_MSB 27u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_DBG_PBA_LSB 27u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_DBG_PBA_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_DBG_PBA_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_DBG_PBA_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_DBG_PBA_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_DBG_PBA_FIELD_MASK 0x08000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_DBG_PBA_GET(x) \
   (((x) & 0x08000000ul) >> 27)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_DBG_PBA_SET(x) \
   (((x) << 27) & 0x08000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_DBG_PBA_MODIFY(r, x) \
   ((((x) << 27) & 0x08000000ul) | ((r) & 0xf7fffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_GEN_CTRL_4.DBG_TABLE */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_DBG_TABLE_MSB 26u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_DBG_TABLE_LSB 26u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_DBG_TABLE_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_DBG_TABLE_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_DBG_TABLE_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_DBG_TABLE_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_DBG_TABLE_FIELD_MASK 0x04000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_DBG_TABLE_GET(x) \
   (((x) & 0x04000000ul) >> 26)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_DBG_TABLE_SET(x) \
   (((x) << 26) & 0x04000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_DBG_TABLE_MODIFY(r, x) \
   ((((x) << 26) & 0x04000000ul) | ((r) & 0xfbfffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_GEN_CTRL_4.RSVDP_25 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_RSVDP_25_MSB 25u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_RSVDP_25_LSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_RSVDP_25_WIDTH 10u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_RSVDP_25_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_RSVDP_25_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_RSVDP_25_RESET 0x000u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_RSVDP_25_FIELD_MASK 0x03ff0000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_RSVDP_25_GET(x) \
   (((x) & 0x03ff0000ul) >> 16)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_RSVDP_25_SET(x) \
   (((x) << 16) & 0x03ff0000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_RSVDP_25_MODIFY(r, x) \
   ((((x) << 16) & 0x03ff0000ul) | ((r) & 0xfc00fffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_GEN_CTRL_4.RSVDP_15 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_RSVDP_15_MSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_RSVDP_15_LSB 11u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_RSVDP_15_WIDTH 5u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_RSVDP_15_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_RSVDP_15_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_RSVDP_15_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_RSVDP_15_FIELD_MASK 0x0000f800ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_RSVDP_15_GET(x) \
   (((x) & 0x0000f800ul) >> 11)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_RSVDP_15_SET(x) \
   (((x) << 11) & 0x0000f800ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_RSVDP_15_MODIFY(r, x) \
   ((((x) << 11) & 0x0000f800ul) | ((r) & 0xffff07fful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_GEN_CTRL_4.APP_MARGINING_SOFTWARE_READY */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_APP_MARGINING_SOFTWARE_READY_MSB 10u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_APP_MARGINING_SOFTWARE_READY_LSB 10u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_APP_MARGINING_SOFTWARE_READY_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_APP_MARGINING_SOFTWARE_READY_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_APP_MARGINING_SOFTWARE_READY_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_APP_MARGINING_SOFTWARE_READY_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_APP_MARGINING_SOFTWARE_READY_FIELD_MASK 0x00000400ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_APP_MARGINING_SOFTWARE_READY_GET(x) \
   (((x) & 0x00000400ul) >> 10)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_APP_MARGINING_SOFTWARE_READY_SET(x) \
   (((x) << 10) & 0x00000400ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_APP_MARGINING_SOFTWARE_READY_MODIFY(r, x) \
   ((((x) << 10) & 0x00000400ul) | ((r) & 0xfffffbfful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_GEN_CTRL_4.APP_MARGINING_READY */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_APP_MARGINING_READY_MSB 9u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_APP_MARGINING_READY_LSB 9u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_APP_MARGINING_READY_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_APP_MARGINING_READY_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_APP_MARGINING_READY_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_APP_MARGINING_READY_RESET 0x1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_APP_MARGINING_READY_FIELD_MASK 0x00000200ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_APP_MARGINING_READY_GET(x) \
   (((x) & 0x00000200ul) >> 9)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_APP_MARGINING_READY_SET(x) \
   (((x) << 9) & 0x00000200ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_APP_MARGINING_READY_MODIFY(r, x) \
   ((((x) << 9) & 0x00000200ul) | ((r) & 0xfffffdfful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_GEN_CTRL_4.APP_DRS_READY */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_APP_DRS_READY_MSB 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_APP_DRS_READY_LSB 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_APP_DRS_READY_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_APP_DRS_READY_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_APP_DRS_READY_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_APP_DRS_READY_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_APP_DRS_READY_FIELD_MASK 0x00000100ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_APP_DRS_READY_GET(x) \
   (((x) & 0x00000100ul) >> 8)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_APP_DRS_READY_SET(x) \
   (((x) << 8) & 0x00000100ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_APP_DRS_READY_MODIFY(r, x) \
   ((((x) << 8) & 0x00000100ul) | ((r) & 0xfffffefful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_GEN_CTRL_4.APP_PF_FRS_READY */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_APP_PF_FRS_READY_MSB 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_APP_PF_FRS_READY_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_APP_PF_FRS_READY_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_APP_PF_FRS_READY_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_APP_PF_FRS_READY_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_APP_PF_FRS_READY_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_APP_PF_FRS_READY_FIELD_MASK 0x000000fful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_APP_PF_FRS_READY_GET(x) \
   ((x) & 0x000000fful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_APP_PF_FRS_READY_SET(x) \
   ((x) & 0x000000fful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_GEN_CTRL_4_APP_PF_FRS_READY_MODIFY(r, x) \
   (((x) & 0x000000fful) | ((r) & 0xffffff00ul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_PM_CTRL */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_PM_CTRL */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_PM_CTRL.BEACON_INT_EN */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_BEACON_INT_EN_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_BEACON_INT_EN_LSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_BEACON_INT_EN_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_BEACON_INT_EN_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_BEACON_INT_EN_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_BEACON_INT_EN_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_BEACON_INT_EN_FIELD_MASK 0x80000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_BEACON_INT_EN_GET(x) \
   (((x) & 0x80000000ul) >> 31)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_BEACON_INT_EN_SET(x) \
   (((x) << 31) & 0x80000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_BEACON_INT_EN_MODIFY(r, x) \
   ((((x) << 31) & 0x80000000ul) | ((r) & 0x7ffffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_PM_CTRL.RSVDP_30 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_RSVDP_30_MSB 30u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_RSVDP_30_LSB 23u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_RSVDP_30_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_RSVDP_30_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_RSVDP_30_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_RSVDP_30_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_RSVDP_30_FIELD_MASK 0x7f800000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_RSVDP_30_GET(x) \
   (((x) & 0x7f800000ul) >> 23)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_RSVDP_30_SET(x) \
   (((x) << 23) & 0x7f800000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_RSVDP_30_MODIFY(r, x) \
   ((((x) << 23) & 0x7f800000ul) | ((r) & 0x807ffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_PM_CTRL.APP_L1SUB_DISABLE */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_APP_L1SUB_DISABLE_MSB 22u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_APP_L1SUB_DISABLE_LSB 22u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_APP_L1SUB_DISABLE_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_APP_L1SUB_DISABLE_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_APP_L1SUB_DISABLE_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_APP_L1SUB_DISABLE_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_APP_L1SUB_DISABLE_FIELD_MASK 0x00400000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_APP_L1SUB_DISABLE_GET(x) \
   (((x) & 0x00400000ul) >> 22)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_APP_L1SUB_DISABLE_SET(x) \
   (((x) << 22) & 0x00400000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_APP_L1SUB_DISABLE_MODIFY(r, x) \
   ((((x) << 22) & 0x00400000ul) | ((r) & 0xffbffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_PM_CTRL.APP_CLK_PM_EN */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_APP_CLK_PM_EN_MSB 21u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_APP_CLK_PM_EN_LSB 21u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_APP_CLK_PM_EN_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_APP_CLK_PM_EN_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_APP_CLK_PM_EN_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_APP_CLK_PM_EN_RESET 0x1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_APP_CLK_PM_EN_FIELD_MASK 0x00200000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_APP_CLK_PM_EN_GET(x) \
   (((x) & 0x00200000ul) >> 21)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_APP_CLK_PM_EN_SET(x) \
   (((x) << 21) & 0x00200000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_APP_CLK_PM_EN_MODIFY(r, x) \
   ((((x) << 21) & 0x00200000ul) | ((r) & 0xffdffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_PM_CTRL.APP_CLK_REQ */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_APP_CLK_REQ_MSB 20u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_APP_CLK_REQ_LSB 20u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_APP_CLK_REQ_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_APP_CLK_REQ_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_APP_CLK_REQ_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_APP_CLK_REQ_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_APP_CLK_REQ_FIELD_MASK 0x00100000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_APP_CLK_REQ_GET(x) \
   (((x) & 0x00100000ul) >> 20)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_APP_CLK_REQ_SET(x) \
   (((x) << 20) & 0x00100000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_APP_CLK_REQ_MODIFY(r, x) \
   ((((x) << 20) & 0x00100000ul) | ((r) & 0xffeffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_PM_CTRL.READY_ENTER_L23 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_READY_ENTER_L23_MSB 19u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_READY_ENTER_L23_LSB 19u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_READY_ENTER_L23_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_READY_ENTER_L23_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_READY_ENTER_L23_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_READY_ENTER_L23_RESET 0x1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_READY_ENTER_L23_FIELD_MASK 0x00080000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_READY_ENTER_L23_GET(x) \
   (((x) & 0x00080000ul) >> 19)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_READY_ENTER_L23_SET(x) \
   (((x) << 19) & 0x00080000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_READY_ENTER_L23_MODIFY(r, x) \
   ((((x) << 19) & 0x00080000ul) | ((r) & 0xfff7fffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_PM_CTRL.EXIT_ASPM_L1 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_EXIT_ASPM_L1_MSB 18u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_EXIT_ASPM_L1_LSB 18u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_EXIT_ASPM_L1_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_EXIT_ASPM_L1_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_EXIT_ASPM_L1_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_EXIT_ASPM_L1_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_EXIT_ASPM_L1_FIELD_MASK 0x00040000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_EXIT_ASPM_L1_GET(x) \
   (((x) & 0x00040000ul) >> 18)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_EXIT_ASPM_L1_SET(x) \
   (((x) << 18) & 0x00040000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_EXIT_ASPM_L1_MODIFY(r, x) \
   ((((x) << 18) & 0x00040000ul) | ((r) & 0xfffbfffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_PM_CTRL.ENTER_ASPM_L1 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_ENTER_ASPM_L1_MSB 17u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_ENTER_ASPM_L1_LSB 17u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_ENTER_ASPM_L1_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_ENTER_ASPM_L1_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_ENTER_ASPM_L1_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_ENTER_ASPM_L1_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_ENTER_ASPM_L1_FIELD_MASK 0x00020000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_ENTER_ASPM_L1_GET(x) \
   (((x) & 0x00020000ul) >> 17)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_ENTER_ASPM_L1_SET(x) \
   (((x) << 17) & 0x00020000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_ENTER_ASPM_L1_MODIFY(r, x) \
   ((((x) << 17) & 0x00020000ul) | ((r) & 0xfffdfffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_PM_CTRL.PM_PME_REQ */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_PM_PME_REQ_MSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_PM_PME_REQ_LSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_PM_PME_REQ_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_PM_PME_REQ_READ_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_PM_PME_REQ_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_PM_PME_REQ_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_PM_PME_REQ_FIELD_MASK 0x00010000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_PM_PME_REQ_GET(x) \
   (((x) & 0x00010000ul) >> 16)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_PM_PME_REQ_SET(x) \
   (((x) << 16) & 0x00010000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_PM_PME_REQ_MODIFY(r, x) \
   ((((x) << 16) & 0x00010000ul) | ((r) & 0xfffefffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_PM_CTRL.RSVDP_15 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_RSVDP_15_MSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_RSVDP_15_LSB 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_RSVDP_15_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_RSVDP_15_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_RSVDP_15_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_RSVDP_15_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_RSVDP_15_FIELD_MASK 0x0000ff00ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_RSVDP_15_GET(x) \
   (((x) & 0x0000ff00ul) >> 8)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_RSVDP_15_SET(x) \
   (((x) << 8) & 0x0000ff00ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_RSVDP_15_MODIFY(r, x) \
   ((((x) << 8) & 0x0000ff00ul) | ((r) & 0xffff00fful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_PM_CTRL.RSVDP_7 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_RSVDP_7_MSB 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_RSVDP_7_LSB 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_RSVDP_7_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_RSVDP_7_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_RSVDP_7_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_RSVDP_7_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_RSVDP_7_FIELD_MASK 0x00000080ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_RSVDP_7_GET(x) \
   (((x) & 0x00000080ul) >> 7)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_RSVDP_7_SET(x) \
   (((x) << 7) & 0x00000080ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_RSVDP_7_MODIFY(r, x) \
   ((((x) << 7) & 0x00000080ul) | ((r) & 0xffffff7ful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_PM_CTRL.RSVDP_6 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_RSVDP_6_MSB 6u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_RSVDP_6_LSB 5u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_RSVDP_6_WIDTH 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_RSVDP_6_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_RSVDP_6_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_RSVDP_6_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_RSVDP_6_FIELD_MASK 0x00000060ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_RSVDP_6_GET(x) \
   (((x) & 0x00000060ul) >> 5)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_RSVDP_6_SET(x) \
   (((x) << 5) & 0x00000060ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_RSVDP_6_MODIFY(r, x) \
   ((((x) << 5) & 0x00000060ul) | ((r) & 0xffffff9ful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_PM_CTRL.PME_PF_INDEX */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_PME_PF_INDEX_MSB 4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_PME_PF_INDEX_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_PME_PF_INDEX_WIDTH 5u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_PME_PF_INDEX_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_PME_PF_INDEX_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_PME_PF_INDEX_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_PME_PF_INDEX_FIELD_MASK 0x0000001ful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_PME_PF_INDEX_GET(x) \
   ((x) & 0x0000001ful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_PME_PF_INDEX_SET(x) \
   ((x) & 0x0000001ful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_CTRL_PME_PF_INDEX_MODIFY(r, x) \
   (((x) & 0x0000001ful) | ((r) & 0xffffffe0ul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_PM_STS */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_PM_STS */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_PM_STS.BEACON_INT_STS */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_BEACON_INT_STS_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_BEACON_INT_STS_LSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_BEACON_INT_STS_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_BEACON_INT_STS_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_BEACON_INT_STS_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_BEACON_INT_STS_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_BEACON_INT_STS_FIELD_MASK 0x80000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_BEACON_INT_STS_GET(x) \
   (((x) & 0x80000000ul) >> 31)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_BEACON_INT_STS_SET(x) \
   (((x) << 31) & 0x80000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_BEACON_INT_STS_MODIFY(r, x) \
   ((((x) << 31) & 0x80000000ul) | ((r) & 0x7ffffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_PM_STS.PM_MASTER_STATE */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_MASTER_STATE_MSB 30u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_MASTER_STATE_LSB 26u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_MASTER_STATE_WIDTH 5u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_MASTER_STATE_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_MASTER_STATE_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_MASTER_STATE_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_MASTER_STATE_FIELD_MASK 0x7c000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_MASTER_STATE_GET(x) \
   (((x) & 0x7c000000ul) >> 26)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_MASTER_STATE_SET(x) \
   (((x) << 26) & 0x7c000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_MASTER_STATE_MODIFY(r, x) \
   ((((x) << 26) & 0x7c000000ul) | ((r) & 0x83fffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_PM_STS.PM_SLAVE_STATE */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_SLAVE_STATE_MSB 25u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_SLAVE_STATE_LSB 21u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_SLAVE_STATE_WIDTH 5u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_SLAVE_STATE_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_SLAVE_STATE_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_SLAVE_STATE_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_SLAVE_STATE_FIELD_MASK 0x03e00000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_SLAVE_STATE_GET(x) \
   (((x) & 0x03e00000ul) >> 21)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_SLAVE_STATE_SET(x) \
   (((x) << 21) & 0x03e00000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_SLAVE_STATE_MODIFY(r, x) \
   ((((x) << 21) & 0x03e00000ul) | ((r) & 0xfc1ffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_PM_STS.TXCOMMONMODE_DIS */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_TXCOMMONMODE_DIS_MSB 20u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_TXCOMMONMODE_DIS_LSB 20u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_TXCOMMONMODE_DIS_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_TXCOMMONMODE_DIS_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_TXCOMMONMODE_DIS_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_TXCOMMONMODE_DIS_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_TXCOMMONMODE_DIS_FIELD_MASK 0x00100000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_TXCOMMONMODE_DIS_GET(x) \
   (((x) & 0x00100000ul) >> 20)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_TXCOMMONMODE_DIS_SET(x) \
   (((x) << 20) & 0x00100000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_TXCOMMONMODE_DIS_MODIFY(r, x) \
   ((((x) << 20) & 0x00100000ul) | ((r) & 0xffeffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_PM_STS.RXELECIDLE_DIS */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_RXELECIDLE_DIS_MSB 19u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_RXELECIDLE_DIS_LSB 19u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_RXELECIDLE_DIS_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_RXELECIDLE_DIS_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_RXELECIDLE_DIS_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_RXELECIDLE_DIS_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_RXELECIDLE_DIS_FIELD_MASK 0x00080000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_RXELECIDLE_DIS_GET(x) \
   (((x) & 0x00080000ul) >> 19)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_RXELECIDLE_DIS_SET(x) \
   (((x) << 19) & 0x00080000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_RXELECIDLE_DIS_MODIFY(r, x) \
   ((((x) << 19) & 0x00080000ul) | ((r) & 0xfff7fffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_PM_STS.PCLKACK_N */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PCLKACK_N_MSB 18u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PCLKACK_N_LSB 18u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PCLKACK_N_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PCLKACK_N_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PCLKACK_N_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PCLKACK_N_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PCLKACK_N_FIELD_MASK 0x00040000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PCLKACK_N_GET(x) \
   (((x) & 0x00040000ul) >> 18)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PCLKACK_N_SET(x) \
   (((x) << 18) & 0x00040000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PCLKACK_N_MODIFY(r, x) \
   ((((x) << 18) & 0x00040000ul) | ((r) & 0xfffbfffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_PM_STS.PCLKREQ_N */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PCLKREQ_N_MSB 17u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PCLKREQ_N_LSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PCLKREQ_N_WIDTH 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PCLKREQ_N_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PCLKREQ_N_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PCLKREQ_N_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PCLKREQ_N_FIELD_MASK 0x00030000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PCLKREQ_N_GET(x) \
   (((x) & 0x00030000ul) >> 16)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PCLKREQ_N_SET(x) \
   (((x) << 16) & 0x00030000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PCLKREQ_N_MODIFY(r, x) \
   ((((x) << 16) & 0x00030000ul) | ((r) & 0xfffcfffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_PM_STS.PM_LINKST_L2_EXIT */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_L2_EXIT_MSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_L2_EXIT_LSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_L2_EXIT_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_L2_EXIT_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_L2_EXIT_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_L2_EXIT_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_L2_EXIT_FIELD_MASK 0x00008000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_L2_EXIT_GET(x) \
   (((x) & 0x00008000ul) >> 15)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_L2_EXIT_SET(x) \
   (((x) << 15) & 0x00008000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_L2_EXIT_MODIFY(r, x) \
   ((((x) << 15) & 0x00008000ul) | ((r) & 0xffff7ffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_PM_STS.PM_LINKST_IN_L2 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_IN_L2_MSB 14u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_IN_L2_LSB 14u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_IN_L2_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_IN_L2_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_IN_L2_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_IN_L2_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_IN_L2_FIELD_MASK 0x00004000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_IN_L2_GET(x) \
   (((x) & 0x00004000ul) >> 14)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_IN_L2_SET(x) \
   (((x) << 14) & 0x00004000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_IN_L2_MODIFY(r, x) \
   ((((x) << 14) & 0x00004000ul) | ((r) & 0xffffbffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_PM_STS.PM_LINKST_IN_L1SUB */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_IN_L1SUB_MSB 13u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_IN_L1SUB_LSB 13u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_IN_L1SUB_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_IN_L1SUB_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_IN_L1SUB_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_IN_L1SUB_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_IN_L1SUB_FIELD_MASK 0x00002000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_IN_L1SUB_GET(x) \
   (((x) & 0x00002000ul) >> 13)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_IN_L1SUB_SET(x) \
   (((x) << 13) & 0x00002000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_IN_L1SUB_MODIFY(r, x) \
   ((((x) << 13) & 0x00002000ul) | ((r) & 0xffffdffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_PM_STS.PM_LINKST_IN_L1 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_IN_L1_MSB 12u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_IN_L1_LSB 12u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_IN_L1_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_IN_L1_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_IN_L1_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_IN_L1_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_IN_L1_FIELD_MASK 0x00001000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_IN_L1_GET(x) \
   (((x) & 0x00001000ul) >> 12)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_IN_L1_SET(x) \
   (((x) << 12) & 0x00001000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_IN_L1_MODIFY(r, x) \
   ((((x) << 12) & 0x00001000ul) | ((r) & 0xffffeffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_PM_STS.PM_LINKST_IN_L0S */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_IN_L0S_MSB 11u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_IN_L0S_LSB 11u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_IN_L0S_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_IN_L0S_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_IN_L0S_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_IN_L0S_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_IN_L0S_FIELD_MASK 0x00000800ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_IN_L0S_GET(x) \
   (((x) & 0x00000800ul) >> 11)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_IN_L0S_SET(x) \
   (((x) << 11) & 0x00000800ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_LINKST_IN_L0S_MODIFY(r, x) \
   ((((x) << 11) & 0x00000800ul) | ((r) & 0xfffff7fful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_PM_STS.PM_CURNT_STATE */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_CURNT_STATE_MSB 10u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_CURNT_STATE_LSB 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_CURNT_STATE_WIDTH 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_CURNT_STATE_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_CURNT_STATE_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_CURNT_STATE_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_CURNT_STATE_FIELD_MASK 0x00000700ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_CURNT_STATE_GET(x) \
   (((x) & 0x00000700ul) >> 8)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_CURNT_STATE_SET(x) \
   (((x) << 8) & 0x00000700ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_CURNT_STATE_MODIFY(r, x) \
   ((((x) << 8) & 0x00000700ul) | ((r) & 0xfffff8fful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_PM_STS.PM_L1SUB_STATE */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_L1SUB_STATE_MSB 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_L1SUB_STATE_LSB 5u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_L1SUB_STATE_WIDTH 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_L1SUB_STATE_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_L1SUB_STATE_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_L1SUB_STATE_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_L1SUB_STATE_FIELD_MASK 0x000000e0ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_L1SUB_STATE_GET(x) \
   (((x) & 0x000000e0ul) >> 5)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_L1SUB_STATE_SET(x) \
   (((x) << 5) & 0x000000e0ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_L1SUB_STATE_MODIFY(r, x) \
   ((((x) << 5) & 0x000000e0ul) | ((r) & 0xffffff1ful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_PM_STS.PM_STATUS */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_STATUS_MSB 4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_STATUS_LSB 4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_STATUS_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_STATUS_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_STATUS_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_STATUS_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_STATUS_FIELD_MASK 0x00000010ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_STATUS_GET(x) \
   (((x) & 0x00000010ul) >> 4)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_STATUS_SET(x) \
   (((x) << 4) & 0x00000010ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_STATUS_MODIFY(r, x) \
   ((((x) << 4) & 0x00000010ul) | ((r) & 0xffffffeful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_PM_STS.PM_PME_EN */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_PME_EN_MSB 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_PME_EN_LSB 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_PME_EN_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_PME_EN_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_PME_EN_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_PME_EN_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_PME_EN_FIELD_MASK 0x00000008ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_PME_EN_GET(x) \
   (((x) & 0x00000008ul) >> 3)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_PME_EN_SET(x) \
   (((x) << 3) & 0x00000008ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_PME_EN_MODIFY(r, x) \
   ((((x) << 3) & 0x00000008ul) | ((r) & 0xfffffff7ul))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_PM_STS.PM_DSTATE */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_DSTATE_MSB 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_DSTATE_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_DSTATE_WIDTH 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_DSTATE_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_DSTATE_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_DSTATE_RESET 0x4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_DSTATE_FIELD_MASK 0x00000007ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_DSTATE_GET(x) \
   ((x) & 0x00000007ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_DSTATE_SET(x) \
   ((x) & 0x00000007ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_PM_STS_PM_DSTATE_MODIFY(r, x) \
   (((x) & 0x00000007ul) | ((r) & 0xfffffff8ul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_TX_MSG_HDR_1 */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_TX_MSG_HDR_1 */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_TX_MSG_HDR_1.RSVDP_31 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_31_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_31_LSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_31_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_31_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_31_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_31_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_31_FIELD_MASK 0x80000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_31_GET(x) \
   (((x) & 0x80000000ul) >> 31)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_31_SET(x) \
   (((x) << 31) & 0x80000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_31_MODIFY(r, x) \
   ((((x) << 31) & 0x80000000ul) | ((r) & 0x7ffffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_TX_MSG_HDR_1.MSG_HDR_FM */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_FM_MSB 30u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_FM_LSB 29u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_FM_WIDTH 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_FM_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_FM_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_FM_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_FM_FIELD_MASK 0x60000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_FM_GET(x) \
   (((x) & 0x60000000ul) >> 29)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_FM_SET(x) \
   (((x) << 29) & 0x60000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_FM_MODIFY(r, x) \
   ((((x) << 29) & 0x60000000ul) | ((r) & 0x9ffffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_TX_MSG_HDR_1.MSG_HDR_TYPE */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_TYPE_MSB 28u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_TYPE_LSB 24u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_TYPE_WIDTH 5u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_TYPE_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_TYPE_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_TYPE_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_TYPE_FIELD_MASK 0x1f000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_TYPE_GET(x) \
   (((x) & 0x1f000000ul) >> 24)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_TYPE_SET(x) \
   (((x) << 24) & 0x1f000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_TYPE_MODIFY(r, x) \
   ((((x) << 24) & 0x1f000000ul) | ((r) & 0xe0fffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_TX_MSG_HDR_1.RSVDP_23 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_23_MSB 23u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_23_LSB 23u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_23_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_23_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_23_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_23_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_23_FIELD_MASK 0x00800000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_23_GET(x) \
   (((x) & 0x00800000ul) >> 23)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_23_SET(x) \
   (((x) << 23) & 0x00800000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_23_MODIFY(r, x) \
   ((((x) << 23) & 0x00800000ul) | ((r) & 0xff7ffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_TX_MSG_HDR_1.MSG_HDR_TC */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_TC_MSB 22u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_TC_LSB 20u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_TC_WIDTH 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_TC_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_TC_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_TC_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_TC_FIELD_MASK 0x00700000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_TC_GET(x) \
   (((x) & 0x00700000ul) >> 20)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_TC_SET(x) \
   (((x) << 20) & 0x00700000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_TC_MODIFY(r, x) \
   ((((x) << 20) & 0x00700000ul) | ((r) & 0xff8ffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_TX_MSG_HDR_1.RSVDP_19 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_19_MSB 19u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_19_LSB 19u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_19_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_19_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_19_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_19_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_19_FIELD_MASK 0x00080000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_19_GET(x) \
   (((x) & 0x00080000ul) >> 19)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_19_SET(x) \
   (((x) << 19) & 0x00080000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_19_MODIFY(r, x) \
   ((((x) << 19) & 0x00080000ul) | ((r) & 0xfff7fffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_TX_MSG_HDR_1.RSVDP_18 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_18_MSB 18u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_18_LSB 18u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_18_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_18_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_18_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_18_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_18_FIELD_MASK 0x00040000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_18_GET(x) \
   (((x) & 0x00040000ul) >> 18)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_18_SET(x) \
   (((x) << 18) & 0x00040000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_18_MODIFY(r, x) \
   ((((x) << 18) & 0x00040000ul) | ((r) & 0xfffbfffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_TX_MSG_HDR_1.RSVDP_17 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_17_MSB 17u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_17_LSB 17u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_17_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_17_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_17_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_17_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_17_FIELD_MASK 0x00020000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_17_GET(x) \
   (((x) & 0x00020000ul) >> 17)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_17_SET(x) \
   (((x) << 17) & 0x00020000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_17_MODIFY(r, x) \
   ((((x) << 17) & 0x00020000ul) | ((r) & 0xfffdfffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_TX_MSG_HDR_1.RSVDP_16 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_16_MSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_16_LSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_16_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_16_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_16_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_16_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_16_FIELD_MASK 0x00010000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_16_GET(x) \
   (((x) & 0x00010000ul) >> 16)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_16_SET(x) \
   (((x) << 16) & 0x00010000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_16_MODIFY(r, x) \
   ((((x) << 16) & 0x00010000ul) | ((r) & 0xfffefffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_TX_MSG_HDR_1.MSG_HDR_TD */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_TD_MSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_TD_LSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_TD_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_TD_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_TD_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_TD_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_TD_FIELD_MASK 0x00008000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_TD_GET(x) \
   (((x) & 0x00008000ul) >> 15)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_TD_SET(x) \
   (((x) << 15) & 0x00008000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_TD_MODIFY(r, x) \
   ((((x) << 15) & 0x00008000ul) | ((r) & 0xffff7ffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_TX_MSG_HDR_1.MSG_HDR_EP */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_EP_MSB 14u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_EP_LSB 14u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_EP_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_EP_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_EP_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_EP_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_EP_FIELD_MASK 0x00004000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_EP_GET(x) \
   (((x) & 0x00004000ul) >> 14)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_EP_SET(x) \
   (((x) << 14) & 0x00004000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_EP_MODIFY(r, x) \
   ((((x) << 14) & 0x00004000ul) | ((r) & 0xffffbffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_TX_MSG_HDR_1.MSG_HDR_ATTR */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_ATTR_MSB 13u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_ATTR_LSB 12u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_ATTR_WIDTH 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_ATTR_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_ATTR_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_ATTR_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_ATTR_FIELD_MASK 0x00003000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_ATTR_GET(x) \
   (((x) & 0x00003000ul) >> 12)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_ATTR_SET(x) \
   (((x) << 12) & 0x00003000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_ATTR_MODIFY(r, x) \
   ((((x) << 12) & 0x00003000ul) | ((r) & 0xffffcffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_TX_MSG_HDR_1.RSVDP_10 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_10_MSB 11u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_10_LSB 10u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_10_WIDTH 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_10_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_10_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_10_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_10_FIELD_MASK 0x00000c00ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_10_GET(x) \
   (((x) & 0x00000c00ul) >> 10)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_10_SET(x) \
   (((x) << 10) & 0x00000c00ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_RSVDP_10_MODIFY(r, x) \
   ((((x) << 10) & 0x00000c00ul) | ((r) & 0xfffff3fful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_TX_MSG_HDR_1.MSG_HDR_LENGTH */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_LENGTH_MSB 9u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_LENGTH_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_LENGTH_WIDTH 10u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_LENGTH_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_LENGTH_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_LENGTH_RESET 0x000u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_LENGTH_FIELD_MASK 0x000003fful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_LENGTH_GET(x) \
   ((x) & 0x000003fful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_LENGTH_SET(x) \
   ((x) & 0x000003fful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_1_MSG_HDR_LENGTH_MODIFY(r, x) \
   (((x) & 0x000003fful) | ((r) & 0xfffffc00ul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_TX_MSG_HDR_2 */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_TX_MSG_HDR_2 */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_TX_MSG_HDR_2.MSG_HDR_BYTE4 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_2_MSG_HDR_BYTE4_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_2_MSG_HDR_BYTE4_LSB 24u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_2_MSG_HDR_BYTE4_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_2_MSG_HDR_BYTE4_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_2_MSG_HDR_BYTE4_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_2_MSG_HDR_BYTE4_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_2_MSG_HDR_BYTE4_FIELD_MASK 0xff000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_2_MSG_HDR_BYTE4_GET(x) \
   (((x) & 0xff000000ul) >> 24)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_2_MSG_HDR_BYTE4_SET(x) \
   (((x) << 24) & 0xff000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_2_MSG_HDR_BYTE4_MODIFY(r, x) \
   ((((x) << 24) & 0xff000000ul) | ((r) & 0x00fffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_TX_MSG_HDR_2.MSG_HDR_BYTE5 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_2_MSG_HDR_BYTE5_MSB 23u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_2_MSG_HDR_BYTE5_LSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_2_MSG_HDR_BYTE5_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_2_MSG_HDR_BYTE5_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_2_MSG_HDR_BYTE5_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_2_MSG_HDR_BYTE5_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_2_MSG_HDR_BYTE5_FIELD_MASK 0x00ff0000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_2_MSG_HDR_BYTE5_GET(x) \
   (((x) & 0x00ff0000ul) >> 16)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_2_MSG_HDR_BYTE5_SET(x) \
   (((x) << 16) & 0x00ff0000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_2_MSG_HDR_BYTE5_MODIFY(r, x) \
   ((((x) << 16) & 0x00ff0000ul) | ((r) & 0xff00fffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_TX_MSG_HDR_2.MSG_HDR_BYTE6 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_2_MSG_HDR_BYTE6_MSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_2_MSG_HDR_BYTE6_LSB 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_2_MSG_HDR_BYTE6_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_2_MSG_HDR_BYTE6_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_2_MSG_HDR_BYTE6_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_2_MSG_HDR_BYTE6_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_2_MSG_HDR_BYTE6_FIELD_MASK 0x0000ff00ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_2_MSG_HDR_BYTE6_GET(x) \
   (((x) & 0x0000ff00ul) >> 8)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_2_MSG_HDR_BYTE6_SET(x) \
   (((x) << 8) & 0x0000ff00ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_2_MSG_HDR_BYTE6_MODIFY(r, x) \
   ((((x) << 8) & 0x0000ff00ul) | ((r) & 0xffff00fful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_TX_MSG_HDR_2.MSG_HDR_BYTE7 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_2_MSG_HDR_BYTE7_MSB 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_2_MSG_HDR_BYTE7_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_2_MSG_HDR_BYTE7_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_2_MSG_HDR_BYTE7_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_2_MSG_HDR_BYTE7_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_2_MSG_HDR_BYTE7_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_2_MSG_HDR_BYTE7_FIELD_MASK 0x000000fful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_2_MSG_HDR_BYTE7_GET(x) \
   ((x) & 0x000000fful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_2_MSG_HDR_BYTE7_SET(x) \
   ((x) & 0x000000fful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_2_MSG_HDR_BYTE7_MODIFY(r, x) \
   (((x) & 0x000000fful) | ((r) & 0xffffff00ul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_TX_MSG_HDR_3 */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_TX_MSG_HDR_3 */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_TX_MSG_HDR_3.MSG_HDR_BYTE8 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_3_MSG_HDR_BYTE8_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_3_MSG_HDR_BYTE8_LSB 24u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_3_MSG_HDR_BYTE8_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_3_MSG_HDR_BYTE8_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_3_MSG_HDR_BYTE8_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_3_MSG_HDR_BYTE8_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_3_MSG_HDR_BYTE8_FIELD_MASK 0xff000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_3_MSG_HDR_BYTE8_GET(x) \
   (((x) & 0xff000000ul) >> 24)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_3_MSG_HDR_BYTE8_SET(x) \
   (((x) << 24) & 0xff000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_3_MSG_HDR_BYTE8_MODIFY(r, x) \
   ((((x) << 24) & 0xff000000ul) | ((r) & 0x00fffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_TX_MSG_HDR_3.MSG_HDR_BYTE9 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_3_MSG_HDR_BYTE9_MSB 23u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_3_MSG_HDR_BYTE9_LSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_3_MSG_HDR_BYTE9_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_3_MSG_HDR_BYTE9_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_3_MSG_HDR_BYTE9_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_3_MSG_HDR_BYTE9_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_3_MSG_HDR_BYTE9_FIELD_MASK 0x00ff0000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_3_MSG_HDR_BYTE9_GET(x) \
   (((x) & 0x00ff0000ul) >> 16)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_3_MSG_HDR_BYTE9_SET(x) \
   (((x) << 16) & 0x00ff0000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_3_MSG_HDR_BYTE9_MODIFY(r, x) \
   ((((x) << 16) & 0x00ff0000ul) | ((r) & 0xff00fffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_TX_MSG_HDR_3.MSG_HDR_BYTE10 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_3_MSG_HDR_BYTE10_MSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_3_MSG_HDR_BYTE10_LSB 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_3_MSG_HDR_BYTE10_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_3_MSG_HDR_BYTE10_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_3_MSG_HDR_BYTE10_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_3_MSG_HDR_BYTE10_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_3_MSG_HDR_BYTE10_FIELD_MASK 0x0000ff00ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_3_MSG_HDR_BYTE10_GET(x) \
   (((x) & 0x0000ff00ul) >> 8)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_3_MSG_HDR_BYTE10_SET(x) \
   (((x) << 8) & 0x0000ff00ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_3_MSG_HDR_BYTE10_MODIFY(r, x) \
   ((((x) << 8) & 0x0000ff00ul) | ((r) & 0xffff00fful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_TX_MSG_HDR_3.MSG_HDR_BYTE11 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_3_MSG_HDR_BYTE11_MSB 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_3_MSG_HDR_BYTE11_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_3_MSG_HDR_BYTE11_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_3_MSG_HDR_BYTE11_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_3_MSG_HDR_BYTE11_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_3_MSG_HDR_BYTE11_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_3_MSG_HDR_BYTE11_FIELD_MASK 0x000000fful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_3_MSG_HDR_BYTE11_GET(x) \
   ((x) & 0x000000fful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_3_MSG_HDR_BYTE11_SET(x) \
   ((x) & 0x000000fful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_3_MSG_HDR_BYTE11_MODIFY(r, x) \
   (((x) & 0x000000fful) | ((r) & 0xffffff00ul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_TX_MSG_HDR_4 */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_TX_MSG_HDR_4 */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_TX_MSG_HDR_4.MSG_HDR_BYTE12 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_4_MSG_HDR_BYTE12_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_4_MSG_HDR_BYTE12_LSB 24u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_4_MSG_HDR_BYTE12_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_4_MSG_HDR_BYTE12_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_4_MSG_HDR_BYTE12_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_4_MSG_HDR_BYTE12_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_4_MSG_HDR_BYTE12_FIELD_MASK 0xff000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_4_MSG_HDR_BYTE12_GET(x) \
   (((x) & 0xff000000ul) >> 24)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_4_MSG_HDR_BYTE12_SET(x) \
   (((x) << 24) & 0xff000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_4_MSG_HDR_BYTE12_MODIFY(r, x) \
   ((((x) << 24) & 0xff000000ul) | ((r) & 0x00fffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_TX_MSG_HDR_4.MSG_HDR_BYTE13 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_4_MSG_HDR_BYTE13_MSB 23u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_4_MSG_HDR_BYTE13_LSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_4_MSG_HDR_BYTE13_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_4_MSG_HDR_BYTE13_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_4_MSG_HDR_BYTE13_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_4_MSG_HDR_BYTE13_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_4_MSG_HDR_BYTE13_FIELD_MASK 0x00ff0000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_4_MSG_HDR_BYTE13_GET(x) \
   (((x) & 0x00ff0000ul) >> 16)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_4_MSG_HDR_BYTE13_SET(x) \
   (((x) << 16) & 0x00ff0000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_4_MSG_HDR_BYTE13_MODIFY(r, x) \
   ((((x) << 16) & 0x00ff0000ul) | ((r) & 0xff00fffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_TX_MSG_HDR_4.MSG_HDR_BYTE14 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_4_MSG_HDR_BYTE14_MSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_4_MSG_HDR_BYTE14_LSB 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_4_MSG_HDR_BYTE14_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_4_MSG_HDR_BYTE14_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_4_MSG_HDR_BYTE14_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_4_MSG_HDR_BYTE14_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_4_MSG_HDR_BYTE14_FIELD_MASK 0x0000ff00ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_4_MSG_HDR_BYTE14_GET(x) \
   (((x) & 0x0000ff00ul) >> 8)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_4_MSG_HDR_BYTE14_SET(x) \
   (((x) << 8) & 0x0000ff00ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_4_MSG_HDR_BYTE14_MODIFY(r, x) \
   ((((x) << 8) & 0x0000ff00ul) | ((r) & 0xffff00fful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_TX_MSG_HDR_4.MSG_HDR_BYTE15 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_4_MSG_HDR_BYTE15_MSB 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_4_MSG_HDR_BYTE15_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_4_MSG_HDR_BYTE15_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_4_MSG_HDR_BYTE15_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_4_MSG_HDR_BYTE15_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_4_MSG_HDR_BYTE15_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_4_MSG_HDR_BYTE15_FIELD_MASK 0x000000fful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_4_MSG_HDR_BYTE15_GET(x) \
   ((x) & 0x000000fful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_4_MSG_HDR_BYTE15_SET(x) \
   ((x) & 0x000000fful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_HDR_4_MSG_HDR_BYTE15_MODIFY(r, x) \
   (((x) & 0x000000fful) | ((r) & 0xffffff00ul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_TX_MSG_REQ */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_TX_MSG_REQ */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_TX_MSG_REQ.RSVDP_31 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_31_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_31_LSB 24u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_31_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_31_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_31_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_31_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_31_FIELD_MASK 0xff000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_31_GET(x) \
   (((x) & 0xff000000ul) >> 24)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_31_SET(x) \
   (((x) << 24) & 0xff000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_31_MODIFY(r, x) \
   ((((x) << 24) & 0xff000000ul) | ((r) & 0x00fffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_TX_MSG_REQ.RSVDP_23 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_23_MSB 23u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_23_LSB 23u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_23_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_23_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_23_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_23_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_23_FIELD_MASK 0x00800000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_23_GET(x) \
   (((x) & 0x00800000ul) >> 23)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_23_SET(x) \
   (((x) << 23) & 0x00800000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_23_MODIFY(r, x) \
   ((((x) << 23) & 0x00800000ul) | ((r) & 0xff7ffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_TX_MSG_REQ.RSVDP_22 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_22_MSB 22u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_22_LSB 22u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_22_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_22_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_22_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_22_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_22_FIELD_MASK 0x00400000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_22_GET(x) \
   (((x) & 0x00400000ul) >> 22)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_22_SET(x) \
   (((x) << 22) & 0x00400000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_22_MODIFY(r, x) \
   ((((x) << 22) & 0x00400000ul) | ((r) & 0xffbffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_TX_MSG_REQ.RSVDP_21 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_21_MSB 21u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_21_LSB 21u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_21_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_21_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_21_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_21_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_21_FIELD_MASK 0x00200000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_21_GET(x) \
   (((x) & 0x00200000ul) >> 21)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_21_SET(x) \
   (((x) << 21) & 0x00200000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_21_MODIFY(r, x) \
   ((((x) << 21) & 0x00200000ul) | ((r) & 0xffdffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_TX_MSG_REQ.UNLOCK_REQ */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_UNLOCK_REQ_MSB 20u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_UNLOCK_REQ_LSB 20u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_UNLOCK_REQ_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_UNLOCK_REQ_READ_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_UNLOCK_REQ_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_UNLOCK_REQ_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_UNLOCK_REQ_FIELD_MASK 0x00100000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_UNLOCK_REQ_GET(x) \
   (((x) & 0x00100000ul) >> 20)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_UNLOCK_REQ_SET(x) \
   (((x) << 20) & 0x00100000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_UNLOCK_REQ_MODIFY(r, x) \
   ((((x) << 20) & 0x00100000ul) | ((r) & 0xffeffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_TX_MSG_REQ.PME_TURN_OFF_REQ */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_PME_TURN_OFF_REQ_MSB 19u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_PME_TURN_OFF_REQ_LSB 19u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_PME_TURN_OFF_REQ_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_PME_TURN_OFF_REQ_READ_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_PME_TURN_OFF_REQ_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_PME_TURN_OFF_REQ_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_PME_TURN_OFF_REQ_FIELD_MASK 0x00080000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_PME_TURN_OFF_REQ_GET(x) \
   (((x) & 0x00080000ul) >> 19)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_PME_TURN_OFF_REQ_SET(x) \
   (((x) << 19) & 0x00080000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_PME_TURN_OFF_REQ_MODIFY(r, x) \
   ((((x) << 19) & 0x00080000ul) | ((r) & 0xfff7fffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_TX_MSG_REQ.RSVDP_18 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_18_MSB 18u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_18_LSB 18u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_18_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_18_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_18_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_18_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_18_FIELD_MASK 0x00040000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_18_GET(x) \
   (((x) & 0x00040000ul) >> 18)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_18_SET(x) \
   (((x) << 18) & 0x00040000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_18_MODIFY(r, x) \
   ((((x) << 18) & 0x00040000ul) | ((r) & 0xfffbfffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_TX_MSG_REQ.VEN_MSG_REQ */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_VEN_MSG_REQ_MSB 17u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_VEN_MSG_REQ_LSB 17u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_VEN_MSG_REQ_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_VEN_MSG_REQ_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_VEN_MSG_REQ_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_VEN_MSG_REQ_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_VEN_MSG_REQ_FIELD_MASK 0x00020000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_VEN_MSG_REQ_GET(x) \
   (((x) & 0x00020000ul) >> 17)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_VEN_MSG_REQ_SET(x) \
   (((x) << 17) & 0x00020000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_VEN_MSG_REQ_MODIFY(r, x) \
   ((((x) << 17) & 0x00020000ul) | ((r) & 0xfffdfffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_TX_MSG_REQ.LTR_REQ */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_LTR_REQ_MSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_LTR_REQ_LSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_LTR_REQ_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_LTR_REQ_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_LTR_REQ_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_LTR_REQ_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_LTR_REQ_FIELD_MASK 0x00010000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_LTR_REQ_GET(x) \
   (((x) & 0x00010000ul) >> 16)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_LTR_REQ_SET(x) \
   (((x) << 16) & 0x00010000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_LTR_REQ_MODIFY(r, x) \
   ((((x) << 16) & 0x00010000ul) | ((r) & 0xfffefffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_TX_MSG_REQ.RSVDP_15 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_15_MSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_15_LSB 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_15_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_15_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_15_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_15_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_15_FIELD_MASK 0x0000ff00ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_15_GET(x) \
   (((x) & 0x0000ff00ul) >> 8)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_15_SET(x) \
   (((x) << 8) & 0x0000ff00ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_15_MODIFY(r, x) \
   ((((x) << 8) & 0x0000ff00ul) | ((r) & 0xffff00fful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_TX_MSG_REQ.RSVDP_7 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_7_MSB 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_7_LSB 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_7_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_7_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_7_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_7_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_7_FIELD_MASK 0x00000080ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_7_GET(x) \
   (((x) & 0x00000080ul) >> 7)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_7_SET(x) \
   (((x) << 7) & 0x00000080ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_7_MODIFY(r, x) \
   ((((x) << 7) & 0x00000080ul) | ((r) & 0xffffff7ful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_TX_MSG_REQ.RSVDP_6 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_6_MSB 6u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_6_LSB 5u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_6_WIDTH 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_6_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_6_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_6_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_6_FIELD_MASK 0x00000060ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_6_GET(x) \
   (((x) & 0x00000060ul) >> 5)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_6_SET(x) \
   (((x) << 5) & 0x00000060ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_RSVDP_6_MODIFY(r, x) \
   ((((x) << 5) & 0x00000060ul) | ((r) & 0xffffff9ful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_TX_MSG_REQ.TX_MSG_PF_NUM */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_TX_MSG_PF_NUM_MSB 4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_TX_MSG_PF_NUM_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_TX_MSG_PF_NUM_WIDTH 5u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_TX_MSG_PF_NUM_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_TX_MSG_PF_NUM_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_TX_MSG_PF_NUM_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_TX_MSG_PF_NUM_FIELD_MASK 0x0000001ful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_TX_MSG_PF_NUM_GET(x) \
   ((x) & 0x0000001ful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_TX_MSG_PF_NUM_SET(x) \
   ((x) & 0x0000001ful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_TX_MSG_REQ_TX_MSG_PF_NUM_MODIFY(r, x) \
   (((x) & 0x0000001ful) | ((r) & 0xffffffe0ul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_RX_MSG_DATA_1 */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_RX_MSG_DATA_1 */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_RX_MSG_DATA_1.MSG_DATA_BYTE0 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_1_MSG_DATA_BYTE0_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_1_MSG_DATA_BYTE0_LSB 24u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_1_MSG_DATA_BYTE0_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_1_MSG_DATA_BYTE0_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_1_MSG_DATA_BYTE0_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_1_MSG_DATA_BYTE0_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_1_MSG_DATA_BYTE0_FIELD_MASK 0xff000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_1_MSG_DATA_BYTE0_GET(x) \
   (((x) & 0xff000000ul) >> 24)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_1_MSG_DATA_BYTE0_SET(x) \
   (((x) << 24) & 0xff000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_1_MSG_DATA_BYTE0_MODIFY(r, x) \
   ((((x) << 24) & 0xff000000ul) | ((r) & 0x00fffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_RX_MSG_DATA_1.MSG_DATA_BYTE1 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_1_MSG_DATA_BYTE1_MSB 23u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_1_MSG_DATA_BYTE1_LSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_1_MSG_DATA_BYTE1_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_1_MSG_DATA_BYTE1_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_1_MSG_DATA_BYTE1_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_1_MSG_DATA_BYTE1_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_1_MSG_DATA_BYTE1_FIELD_MASK 0x00ff0000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_1_MSG_DATA_BYTE1_GET(x) \
   (((x) & 0x00ff0000ul) >> 16)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_1_MSG_DATA_BYTE1_SET(x) \
   (((x) << 16) & 0x00ff0000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_1_MSG_DATA_BYTE1_MODIFY(r, x) \
   ((((x) << 16) & 0x00ff0000ul) | ((r) & 0xff00fffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_RX_MSG_DATA_1.MSG_DATA_BYTE2 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_1_MSG_DATA_BYTE2_MSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_1_MSG_DATA_BYTE2_LSB 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_1_MSG_DATA_BYTE2_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_1_MSG_DATA_BYTE2_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_1_MSG_DATA_BYTE2_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_1_MSG_DATA_BYTE2_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_1_MSG_DATA_BYTE2_FIELD_MASK 0x0000ff00ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_1_MSG_DATA_BYTE2_GET(x) \
   (((x) & 0x0000ff00ul) >> 8)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_1_MSG_DATA_BYTE2_SET(x) \
   (((x) << 8) & 0x0000ff00ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_1_MSG_DATA_BYTE2_MODIFY(r, x) \
   ((((x) << 8) & 0x0000ff00ul) | ((r) & 0xffff00fful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_RX_MSG_DATA_1.MSG_DATA_BYTE3 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_1_MSG_DATA_BYTE3_MSB 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_1_MSG_DATA_BYTE3_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_1_MSG_DATA_BYTE3_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_1_MSG_DATA_BYTE3_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_1_MSG_DATA_BYTE3_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_1_MSG_DATA_BYTE3_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_1_MSG_DATA_BYTE3_FIELD_MASK 0x000000fful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_1_MSG_DATA_BYTE3_GET(x) \
   ((x) & 0x000000fful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_1_MSG_DATA_BYTE3_SET(x) \
   ((x) & 0x000000fful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_1_MSG_DATA_BYTE3_MODIFY(r, x) \
   (((x) & 0x000000fful) | ((r) & 0xffffff00ul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_RX_MSG_DATA_2 */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_RX_MSG_DATA_2 */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_RX_MSG_DATA_2.MSG_DATA_BYTE4 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_2_MSG_DATA_BYTE4_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_2_MSG_DATA_BYTE4_LSB 24u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_2_MSG_DATA_BYTE4_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_2_MSG_DATA_BYTE4_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_2_MSG_DATA_BYTE4_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_2_MSG_DATA_BYTE4_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_2_MSG_DATA_BYTE4_FIELD_MASK 0xff000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_2_MSG_DATA_BYTE4_GET(x) \
   (((x) & 0xff000000ul) >> 24)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_2_MSG_DATA_BYTE4_SET(x) \
   (((x) << 24) & 0xff000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_2_MSG_DATA_BYTE4_MODIFY(r, x) \
   ((((x) << 24) & 0xff000000ul) | ((r) & 0x00fffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_RX_MSG_DATA_2.MSG_DATA_BYTE5 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_2_MSG_DATA_BYTE5_MSB 23u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_2_MSG_DATA_BYTE5_LSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_2_MSG_DATA_BYTE5_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_2_MSG_DATA_BYTE5_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_2_MSG_DATA_BYTE5_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_2_MSG_DATA_BYTE5_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_2_MSG_DATA_BYTE5_FIELD_MASK 0x00ff0000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_2_MSG_DATA_BYTE5_GET(x) \
   (((x) & 0x00ff0000ul) >> 16)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_2_MSG_DATA_BYTE5_SET(x) \
   (((x) << 16) & 0x00ff0000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_2_MSG_DATA_BYTE5_MODIFY(r, x) \
   ((((x) << 16) & 0x00ff0000ul) | ((r) & 0xff00fffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_RX_MSG_DATA_2.MSG_DATA_BYTE6 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_2_MSG_DATA_BYTE6_MSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_2_MSG_DATA_BYTE6_LSB 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_2_MSG_DATA_BYTE6_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_2_MSG_DATA_BYTE6_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_2_MSG_DATA_BYTE6_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_2_MSG_DATA_BYTE6_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_2_MSG_DATA_BYTE6_FIELD_MASK 0x0000ff00ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_2_MSG_DATA_BYTE6_GET(x) \
   (((x) & 0x0000ff00ul) >> 8)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_2_MSG_DATA_BYTE6_SET(x) \
   (((x) << 8) & 0x0000ff00ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_2_MSG_DATA_BYTE6_MODIFY(r, x) \
   ((((x) << 8) & 0x0000ff00ul) | ((r) & 0xffff00fful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_RX_MSG_DATA_2.MSG_DATA_BYTE7 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_2_MSG_DATA_BYTE7_MSB 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_2_MSG_DATA_BYTE7_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_2_MSG_DATA_BYTE7_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_2_MSG_DATA_BYTE7_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_2_MSG_DATA_BYTE7_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_2_MSG_DATA_BYTE7_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_2_MSG_DATA_BYTE7_FIELD_MASK 0x000000fful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_2_MSG_DATA_BYTE7_GET(x) \
   ((x) & 0x000000fful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_2_MSG_DATA_BYTE7_SET(x) \
   ((x) & 0x000000fful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_DATA_2_MSG_DATA_BYTE7_MODIFY(r, x) \
   (((x) & 0x000000fful) | ((r) & 0xffffff00ul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_RX_MSG_HDR_1 */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_RX_MSG_HDR_1 */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_RX_MSG_HDR_1.MSG_HDR_BYTE0 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_1_MSG_HDR_BYTE0_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_1_MSG_HDR_BYTE0_LSB 24u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_1_MSG_HDR_BYTE0_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_1_MSG_HDR_BYTE0_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_1_MSG_HDR_BYTE0_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_1_MSG_HDR_BYTE0_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_1_MSG_HDR_BYTE0_FIELD_MASK 0xff000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_1_MSG_HDR_BYTE0_GET(x) \
   (((x) & 0xff000000ul) >> 24)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_1_MSG_HDR_BYTE0_SET(x) \
   (((x) << 24) & 0xff000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_1_MSG_HDR_BYTE0_MODIFY(r, x) \
   ((((x) << 24) & 0xff000000ul) | ((r) & 0x00fffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_RX_MSG_HDR_1.MSG_HDR_BYTE1 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_1_MSG_HDR_BYTE1_MSB 23u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_1_MSG_HDR_BYTE1_LSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_1_MSG_HDR_BYTE1_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_1_MSG_HDR_BYTE1_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_1_MSG_HDR_BYTE1_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_1_MSG_HDR_BYTE1_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_1_MSG_HDR_BYTE1_FIELD_MASK 0x00ff0000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_1_MSG_HDR_BYTE1_GET(x) \
   (((x) & 0x00ff0000ul) >> 16)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_1_MSG_HDR_BYTE1_SET(x) \
   (((x) << 16) & 0x00ff0000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_1_MSG_HDR_BYTE1_MODIFY(r, x) \
   ((((x) << 16) & 0x00ff0000ul) | ((r) & 0xff00fffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_RX_MSG_HDR_1.MSG_HDR_BYTE2 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_1_MSG_HDR_BYTE2_MSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_1_MSG_HDR_BYTE2_LSB 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_1_MSG_HDR_BYTE2_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_1_MSG_HDR_BYTE2_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_1_MSG_HDR_BYTE2_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_1_MSG_HDR_BYTE2_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_1_MSG_HDR_BYTE2_FIELD_MASK 0x0000ff00ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_1_MSG_HDR_BYTE2_GET(x) \
   (((x) & 0x0000ff00ul) >> 8)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_1_MSG_HDR_BYTE2_SET(x) \
   (((x) << 8) & 0x0000ff00ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_1_MSG_HDR_BYTE2_MODIFY(r, x) \
   ((((x) << 8) & 0x0000ff00ul) | ((r) & 0xffff00fful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_RX_MSG_HDR_1.MSG_HDR_BYTE3 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_1_MSG_HDR_BYTE3_MSB 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_1_MSG_HDR_BYTE3_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_1_MSG_HDR_BYTE3_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_1_MSG_HDR_BYTE3_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_1_MSG_HDR_BYTE3_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_1_MSG_HDR_BYTE3_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_1_MSG_HDR_BYTE3_FIELD_MASK 0x000000fful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_1_MSG_HDR_BYTE3_GET(x) \
   ((x) & 0x000000fful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_1_MSG_HDR_BYTE3_SET(x) \
   ((x) & 0x000000fful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_1_MSG_HDR_BYTE3_MODIFY(r, x) \
   (((x) & 0x000000fful) | ((r) & 0xffffff00ul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_RX_MSG_HDR_2 */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_RX_MSG_HDR_2 */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_RX_MSG_HDR_2.MSG_HDR_BYTE4 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_2_MSG_HDR_BYTE4_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_2_MSG_HDR_BYTE4_LSB 24u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_2_MSG_HDR_BYTE4_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_2_MSG_HDR_BYTE4_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_2_MSG_HDR_BYTE4_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_2_MSG_HDR_BYTE4_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_2_MSG_HDR_BYTE4_FIELD_MASK 0xff000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_2_MSG_HDR_BYTE4_GET(x) \
   (((x) & 0xff000000ul) >> 24)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_2_MSG_HDR_BYTE4_SET(x) \
   (((x) << 24) & 0xff000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_2_MSG_HDR_BYTE4_MODIFY(r, x) \
   ((((x) << 24) & 0xff000000ul) | ((r) & 0x00fffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_RX_MSG_HDR_2.MSG_HDR_BYTE5 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_2_MSG_HDR_BYTE5_MSB 23u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_2_MSG_HDR_BYTE5_LSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_2_MSG_HDR_BYTE5_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_2_MSG_HDR_BYTE5_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_2_MSG_HDR_BYTE5_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_2_MSG_HDR_BYTE5_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_2_MSG_HDR_BYTE5_FIELD_MASK 0x00ff0000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_2_MSG_HDR_BYTE5_GET(x) \
   (((x) & 0x00ff0000ul) >> 16)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_2_MSG_HDR_BYTE5_SET(x) \
   (((x) << 16) & 0x00ff0000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_2_MSG_HDR_BYTE5_MODIFY(r, x) \
   ((((x) << 16) & 0x00ff0000ul) | ((r) & 0xff00fffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_RX_MSG_HDR_2.MSG_HDR_BYTE6 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_2_MSG_HDR_BYTE6_MSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_2_MSG_HDR_BYTE6_LSB 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_2_MSG_HDR_BYTE6_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_2_MSG_HDR_BYTE6_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_2_MSG_HDR_BYTE6_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_2_MSG_HDR_BYTE6_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_2_MSG_HDR_BYTE6_FIELD_MASK 0x0000ff00ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_2_MSG_HDR_BYTE6_GET(x) \
   (((x) & 0x0000ff00ul) >> 8)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_2_MSG_HDR_BYTE6_SET(x) \
   (((x) << 8) & 0x0000ff00ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_2_MSG_HDR_BYTE6_MODIFY(r, x) \
   ((((x) << 8) & 0x0000ff00ul) | ((r) & 0xffff00fful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_RX_MSG_HDR_2.MSG_HDR_BYTE7 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_2_MSG_HDR_BYTE7_MSB 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_2_MSG_HDR_BYTE7_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_2_MSG_HDR_BYTE7_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_2_MSG_HDR_BYTE7_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_2_MSG_HDR_BYTE7_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_2_MSG_HDR_BYTE7_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_2_MSG_HDR_BYTE7_FIELD_MASK 0x000000fful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_2_MSG_HDR_BYTE7_GET(x) \
   ((x) & 0x000000fful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_2_MSG_HDR_BYTE7_SET(x) \
   ((x) & 0x000000fful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_2_MSG_HDR_BYTE7_MODIFY(r, x) \
   (((x) & 0x000000fful) | ((r) & 0xffffff00ul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_RX_MSG_HDR_3 */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_RX_MSG_HDR_3 */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_RX_MSG_HDR_3.MSG_HDR_BYTE8 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_3_MSG_HDR_BYTE8_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_3_MSG_HDR_BYTE8_LSB 24u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_3_MSG_HDR_BYTE8_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_3_MSG_HDR_BYTE8_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_3_MSG_HDR_BYTE8_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_3_MSG_HDR_BYTE8_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_3_MSG_HDR_BYTE8_FIELD_MASK 0xff000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_3_MSG_HDR_BYTE8_GET(x) \
   (((x) & 0xff000000ul) >> 24)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_3_MSG_HDR_BYTE8_SET(x) \
   (((x) << 24) & 0xff000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_3_MSG_HDR_BYTE8_MODIFY(r, x) \
   ((((x) << 24) & 0xff000000ul) | ((r) & 0x00fffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_RX_MSG_HDR_3.MSG_HDR_BYTE9 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_3_MSG_HDR_BYTE9_MSB 23u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_3_MSG_HDR_BYTE9_LSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_3_MSG_HDR_BYTE9_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_3_MSG_HDR_BYTE9_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_3_MSG_HDR_BYTE9_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_3_MSG_HDR_BYTE9_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_3_MSG_HDR_BYTE9_FIELD_MASK 0x00ff0000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_3_MSG_HDR_BYTE9_GET(x) \
   (((x) & 0x00ff0000ul) >> 16)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_3_MSG_HDR_BYTE9_SET(x) \
   (((x) << 16) & 0x00ff0000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_3_MSG_HDR_BYTE9_MODIFY(r, x) \
   ((((x) << 16) & 0x00ff0000ul) | ((r) & 0xff00fffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_RX_MSG_HDR_3.MSG_HDR_BYTE10 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_3_MSG_HDR_BYTE10_MSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_3_MSG_HDR_BYTE10_LSB 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_3_MSG_HDR_BYTE10_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_3_MSG_HDR_BYTE10_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_3_MSG_HDR_BYTE10_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_3_MSG_HDR_BYTE10_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_3_MSG_HDR_BYTE10_FIELD_MASK 0x0000ff00ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_3_MSG_HDR_BYTE10_GET(x) \
   (((x) & 0x0000ff00ul) >> 8)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_3_MSG_HDR_BYTE10_SET(x) \
   (((x) << 8) & 0x0000ff00ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_3_MSG_HDR_BYTE10_MODIFY(r, x) \
   ((((x) << 8) & 0x0000ff00ul) | ((r) & 0xffff00fful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_RX_MSG_HDR_3.MSG_HDR_BYTE11 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_3_MSG_HDR_BYTE11_MSB 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_3_MSG_HDR_BYTE11_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_3_MSG_HDR_BYTE11_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_3_MSG_HDR_BYTE11_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_3_MSG_HDR_BYTE11_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_3_MSG_HDR_BYTE11_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_3_MSG_HDR_BYTE11_FIELD_MASK 0x000000fful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_3_MSG_HDR_BYTE11_GET(x) \
   ((x) & 0x000000fful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_3_MSG_HDR_BYTE11_SET(x) \
   ((x) & 0x000000fful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_3_MSG_HDR_BYTE11_MODIFY(r, x) \
   (((x) & 0x000000fful) | ((r) & 0xffffff00ul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_RX_MSG_HDR_4 */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_RX_MSG_HDR_4 */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_RX_MSG_HDR_4.MSG_HDR_BYTE12 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_4_MSG_HDR_BYTE12_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_4_MSG_HDR_BYTE12_LSB 24u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_4_MSG_HDR_BYTE12_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_4_MSG_HDR_BYTE12_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_4_MSG_HDR_BYTE12_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_4_MSG_HDR_BYTE12_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_4_MSG_HDR_BYTE12_FIELD_MASK 0xff000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_4_MSG_HDR_BYTE12_GET(x) \
   (((x) & 0xff000000ul) >> 24)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_4_MSG_HDR_BYTE12_SET(x) \
   (((x) << 24) & 0xff000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_4_MSG_HDR_BYTE12_MODIFY(r, x) \
   ((((x) << 24) & 0xff000000ul) | ((r) & 0x00fffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_RX_MSG_HDR_4.MSG_HDR_BYTE13 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_4_MSG_HDR_BYTE13_MSB 23u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_4_MSG_HDR_BYTE13_LSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_4_MSG_HDR_BYTE13_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_4_MSG_HDR_BYTE13_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_4_MSG_HDR_BYTE13_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_4_MSG_HDR_BYTE13_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_4_MSG_HDR_BYTE13_FIELD_MASK 0x00ff0000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_4_MSG_HDR_BYTE13_GET(x) \
   (((x) & 0x00ff0000ul) >> 16)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_4_MSG_HDR_BYTE13_SET(x) \
   (((x) << 16) & 0x00ff0000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_4_MSG_HDR_BYTE13_MODIFY(r, x) \
   ((((x) << 16) & 0x00ff0000ul) | ((r) & 0xff00fffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_RX_MSG_HDR_4.MSG_HDR_BYTE14 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_4_MSG_HDR_BYTE14_MSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_4_MSG_HDR_BYTE14_LSB 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_4_MSG_HDR_BYTE14_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_4_MSG_HDR_BYTE14_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_4_MSG_HDR_BYTE14_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_4_MSG_HDR_BYTE14_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_4_MSG_HDR_BYTE14_FIELD_MASK 0x0000ff00ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_4_MSG_HDR_BYTE14_GET(x) \
   (((x) & 0x0000ff00ul) >> 8)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_4_MSG_HDR_BYTE14_SET(x) \
   (((x) << 8) & 0x0000ff00ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_4_MSG_HDR_BYTE14_MODIFY(r, x) \
   ((((x) << 8) & 0x0000ff00ul) | ((r) & 0xffff00fful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_RX_MSG_HDR_4.MSG_HDR_BYTE15 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_4_MSG_HDR_BYTE15_MSB 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_4_MSG_HDR_BYTE15_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_4_MSG_HDR_BYTE15_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_4_MSG_HDR_BYTE15_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_4_MSG_HDR_BYTE15_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_4_MSG_HDR_BYTE15_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_4_MSG_HDR_BYTE15_FIELD_MASK 0x000000fful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_4_MSG_HDR_BYTE15_GET(x) \
   ((x) & 0x000000fful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_4_MSG_HDR_BYTE15_SET(x) \
   ((x) & 0x000000fful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_HDR_4_MSG_HDR_BYTE15_MODIFY(r, x) \
   (((x) & 0x000000fful) | ((r) & 0xffffff00ul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_RX_MSG_STS */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_RX_MSG_STS */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_RX_MSG_STS.RSVDP_31 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_31_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_31_LSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_31_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_31_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_31_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_31_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_31_FIELD_MASK 0x80000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_31_GET(x) \
   (((x) & 0x80000000ul) >> 31)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_31_SET(x) \
   (((x) << 31) & 0x80000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_31_MODIFY(r, x) \
   ((((x) << 31) & 0x80000000ul) | ((r) & 0x7ffffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_RX_MSG_STS.RSVDP_30 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_30_MSB 30u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_30_LSB 24u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_30_WIDTH 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_30_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_30_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_30_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_30_FIELD_MASK 0x7f000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_30_GET(x) \
   (((x) & 0x7f000000ul) >> 24)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_30_SET(x) \
   (((x) << 24) & 0x7f000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_30_MODIFY(r, x) \
   ((((x) << 24) & 0x7f000000ul) | ((r) & 0x80fffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_RX_MSG_STS.RSVDP_23 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_23_MSB 23u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_23_LSB 23u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_23_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_23_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_23_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_23_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_23_FIELD_MASK 0x00800000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_23_GET(x) \
   (((x) & 0x00800000ul) >> 23)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_23_SET(x) \
   (((x) << 23) & 0x00800000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_23_MODIFY(r, x) \
   ((((x) << 23) & 0x00800000ul) | ((r) & 0xff7ffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_RX_MSG_STS.RSVDP_22 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_22_MSB 22u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_22_LSB 22u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_22_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_22_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_22_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_22_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_22_FIELD_MASK 0x00400000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_22_GET(x) \
   (((x) & 0x00400000ul) >> 22)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_22_SET(x) \
   (((x) << 22) & 0x00400000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_22_MODIFY(r, x) \
   ((((x) << 22) & 0x00400000ul) | ((r) & 0xffbffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_RX_MSG_STS.RSVDP_21 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_21_MSB 21u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_21_LSB 21u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_21_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_21_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_21_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_21_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_21_FIELD_MASK 0x00200000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_21_GET(x) \
   (((x) & 0x00200000ul) >> 21)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_21_SET(x) \
   (((x) << 21) & 0x00200000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_21_MODIFY(r, x) \
   ((((x) << 21) & 0x00200000ul) | ((r) & 0xffdffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_RX_MSG_STS.UNLOCK_STS */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_UNLOCK_STS_MSB 20u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_UNLOCK_STS_LSB 20u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_UNLOCK_STS_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_UNLOCK_STS_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_UNLOCK_STS_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_UNLOCK_STS_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_UNLOCK_STS_FIELD_MASK 0x00100000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_UNLOCK_STS_GET(x) \
   (((x) & 0x00100000ul) >> 20)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_UNLOCK_STS_SET(x) \
   (((x) << 20) & 0x00100000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_UNLOCK_STS_MODIFY(r, x) \
   ((((x) << 20) & 0x00100000ul) | ((r) & 0xffeffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_RX_MSG_STS.PME_TURN_OFF_STS */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_PME_TURN_OFF_STS_MSB 19u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_PME_TURN_OFF_STS_LSB 19u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_PME_TURN_OFF_STS_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_PME_TURN_OFF_STS_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_PME_TURN_OFF_STS_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_PME_TURN_OFF_STS_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_PME_TURN_OFF_STS_FIELD_MASK 0x00080000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_PME_TURN_OFF_STS_GET(x) \
   (((x) & 0x00080000ul) >> 19)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_PME_TURN_OFF_STS_SET(x) \
   (((x) << 19) & 0x00080000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_PME_TURN_OFF_STS_MODIFY(r, x) \
   ((((x) << 19) & 0x00080000ul) | ((r) & 0xfff7fffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_RX_MSG_STS.VDM_TYPE1_STS */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_VDM_TYPE1_STS_MSB 18u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_VDM_TYPE1_STS_LSB 18u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_VDM_TYPE1_STS_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_VDM_TYPE1_STS_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_VDM_TYPE1_STS_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_VDM_TYPE1_STS_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_VDM_TYPE1_STS_FIELD_MASK 0x00040000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_VDM_TYPE1_STS_GET(x) \
   (((x) & 0x00040000ul) >> 18)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_VDM_TYPE1_STS_SET(x) \
   (((x) << 18) & 0x00040000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_VDM_TYPE1_STS_MODIFY(r, x) \
   ((((x) << 18) & 0x00040000ul) | ((r) & 0xfffbfffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_RX_MSG_STS.RSVDP_17 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_17_MSB 17u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_17_LSB 17u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_17_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_17_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_17_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_17_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_17_FIELD_MASK 0x00020000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_17_GET(x) \
   (((x) & 0x00020000ul) >> 17)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_17_SET(x) \
   (((x) << 17) & 0x00020000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_17_MODIFY(r, x) \
   ((((x) << 17) & 0x00020000ul) | ((r) & 0xfffdfffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_RX_MSG_STS.LTR_STS */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_LTR_STS_MSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_LTR_STS_LSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_LTR_STS_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_LTR_STS_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_LTR_STS_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_LTR_STS_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_LTR_STS_FIELD_MASK 0x00010000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_LTR_STS_GET(x) \
   (((x) & 0x00010000ul) >> 16)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_LTR_STS_SET(x) \
   (((x) << 16) & 0x00010000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_LTR_STS_MODIFY(r, x) \
   ((((x) << 16) & 0x00010000ul) | ((r) & 0xfffefffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_RX_MSG_STS.RSVDP_15 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_15_MSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_15_LSB 13u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_15_WIDTH 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_15_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_15_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_15_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_15_FIELD_MASK 0x0000e000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_15_GET(x) \
   (((x) & 0x0000e000ul) >> 13)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_15_SET(x) \
   (((x) << 13) & 0x0000e000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_15_MODIFY(r, x) \
   ((((x) << 13) & 0x0000e000ul) | ((r) & 0xffff1ffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_RX_MSG_STS.PM_PME_STS */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_PM_PME_STS_MSB 12u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_PM_PME_STS_LSB 12u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_PM_PME_STS_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_PM_PME_STS_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_PM_PME_STS_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_PM_PME_STS_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_PM_PME_STS_FIELD_MASK 0x00001000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_PM_PME_STS_GET(x) \
   (((x) & 0x00001000ul) >> 12)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_PM_PME_STS_SET(x) \
   (((x) << 12) & 0x00001000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_PM_PME_STS_MODIFY(r, x) \
   ((((x) << 12) & 0x00001000ul) | ((r) & 0xffffeffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_RX_MSG_STS.PME_TO_ACK_STS */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_PME_TO_ACK_STS_MSB 11u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_PME_TO_ACK_STS_LSB 11u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_PME_TO_ACK_STS_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_PME_TO_ACK_STS_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_PME_TO_ACK_STS_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_PME_TO_ACK_STS_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_PME_TO_ACK_STS_FIELD_MASK 0x00000800ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_PME_TO_ACK_STS_GET(x) \
   (((x) & 0x00000800ul) >> 11)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_PME_TO_ACK_STS_SET(x) \
   (((x) << 11) & 0x00000800ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_PME_TO_ACK_STS_MODIFY(r, x) \
   ((((x) << 11) & 0x00000800ul) | ((r) & 0xfffff7fful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_RX_MSG_STS.RSVDP_10 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_10_MSB 10u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_10_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_10_WIDTH 11u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_10_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_10_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_10_RESET 0x000u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_10_FIELD_MASK 0x000007fful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_10_GET(x) \
   ((x) & 0x000007fful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_10_SET(x) \
   ((x) & 0x000007fful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_STS_RSVDP_10_MODIFY(r, x) \
   (((x) & 0x000007fful) | ((r) & 0xfffff800ul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_RX_MSG_CAP_CTRL */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_RX_MSG_CAP_CTRL */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_RX_MSG_CAP_CTRL.RSVDP_31 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_CAP_CTRL_RSVDP_31_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_CAP_CTRL_RSVDP_31_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_CAP_CTRL_RSVDP_31_WIDTH 32u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_CAP_CTRL_RSVDP_31_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_CAP_CTRL_RSVDP_31_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_CAP_CTRL_RSVDP_31_RESET 0x00000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_CAP_CTRL_RSVDP_31_FIELD_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_CAP_CTRL_RSVDP_31_GET(x) \
   ((x) & 0xfffffffful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_CAP_CTRL_RSVDP_31_SET(x) \
   ((x) & 0xfffffffful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_CAP_CTRL_RSVDP_31_MODIFY(r, x) \
   ((x) & 0xfffffffful)

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_RX_MSG_INT_CTRL */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_RX_MSG_INT_CTRL */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_RX_MSG_INT_CTRL.RSVDP_31 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_31_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_31_LSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_31_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_31_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_31_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_31_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_31_FIELD_MASK 0x80000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_31_GET(x) \
   (((x) & 0x80000000ul) >> 31)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_31_SET(x) \
   (((x) << 31) & 0x80000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_31_MODIFY(r, x) \
   ((((x) << 31) & 0x80000000ul) | ((r) & 0x7ffffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_RX_MSG_INT_CTRL.RSVDP_30 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_30_MSB 30u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_30_LSB 24u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_30_WIDTH 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_30_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_30_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_30_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_30_FIELD_MASK 0x7f000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_30_GET(x) \
   (((x) & 0x7f000000ul) >> 24)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_30_SET(x) \
   (((x) << 24) & 0x7f000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_30_MODIFY(r, x) \
   ((((x) << 24) & 0x7f000000ul) | ((r) & 0x80fffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_RX_MSG_INT_CTRL.RSVDP_23 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_23_MSB 23u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_23_LSB 23u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_23_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_23_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_23_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_23_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_23_FIELD_MASK 0x00800000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_23_GET(x) \
   (((x) & 0x00800000ul) >> 23)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_23_SET(x) \
   (((x) << 23) & 0x00800000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_23_MODIFY(r, x) \
   ((((x) << 23) & 0x00800000ul) | ((r) & 0xff7ffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_RX_MSG_INT_CTRL.RSVDP_22 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_22_MSB 22u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_22_LSB 22u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_22_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_22_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_22_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_22_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_22_FIELD_MASK 0x00400000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_22_GET(x) \
   (((x) & 0x00400000ul) >> 22)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_22_SET(x) \
   (((x) << 22) & 0x00400000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_22_MODIFY(r, x) \
   ((((x) << 22) & 0x00400000ul) | ((r) & 0xffbffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_RX_MSG_INT_CTRL.RSVDP_21 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_21_MSB 21u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_21_LSB 21u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_21_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_21_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_21_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_21_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_21_FIELD_MASK 0x00200000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_21_GET(x) \
   (((x) & 0x00200000ul) >> 21)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_21_SET(x) \
   (((x) << 21) & 0x00200000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_21_MODIFY(r, x) \
   ((((x) << 21) & 0x00200000ul) | ((r) & 0xffdffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_RX_MSG_INT_CTRL.UNLOCK_INT_EN */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_UNLOCK_INT_EN_MSB 20u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_UNLOCK_INT_EN_LSB 20u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_UNLOCK_INT_EN_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_UNLOCK_INT_EN_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_UNLOCK_INT_EN_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_UNLOCK_INT_EN_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_UNLOCK_INT_EN_FIELD_MASK 0x00100000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_UNLOCK_INT_EN_GET(x) \
   (((x) & 0x00100000ul) >> 20)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_UNLOCK_INT_EN_SET(x) \
   (((x) << 20) & 0x00100000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_UNLOCK_INT_EN_MODIFY(r, x) \
   ((((x) << 20) & 0x00100000ul) | ((r) & 0xffeffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_RX_MSG_INT_CTRL.PME_TURN_OFF_INT_EN */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_PME_TURN_OFF_INT_EN_MSB 19u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_PME_TURN_OFF_INT_EN_LSB 19u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_PME_TURN_OFF_INT_EN_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_PME_TURN_OFF_INT_EN_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_PME_TURN_OFF_INT_EN_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_PME_TURN_OFF_INT_EN_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_PME_TURN_OFF_INT_EN_FIELD_MASK 0x00080000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_PME_TURN_OFF_INT_EN_GET(x) \
   (((x) & 0x00080000ul) >> 19)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_PME_TURN_OFF_INT_EN_SET(x) \
   (((x) << 19) & 0x00080000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_PME_TURN_OFF_INT_EN_MODIFY(r, x) \
   ((((x) << 19) & 0x00080000ul) | ((r) & 0xfff7fffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_RX_MSG_INT_CTRL.VDM_TYPE1_INT_EN */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_VDM_TYPE1_INT_EN_MSB 18u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_VDM_TYPE1_INT_EN_LSB 18u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_VDM_TYPE1_INT_EN_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_VDM_TYPE1_INT_EN_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_VDM_TYPE1_INT_EN_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_VDM_TYPE1_INT_EN_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_VDM_TYPE1_INT_EN_FIELD_MASK 0x00040000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_VDM_TYPE1_INT_EN_GET(x) \
   (((x) & 0x00040000ul) >> 18)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_VDM_TYPE1_INT_EN_SET(x) \
   (((x) << 18) & 0x00040000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_VDM_TYPE1_INT_EN_MODIFY(r, x) \
   ((((x) << 18) & 0x00040000ul) | ((r) & 0xfffbfffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_RX_MSG_INT_CTRL.RSVDP_17 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_17_MSB 17u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_17_LSB 17u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_17_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_17_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_17_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_17_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_17_FIELD_MASK 0x00020000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_17_GET(x) \
   (((x) & 0x00020000ul) >> 17)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_17_SET(x) \
   (((x) << 17) & 0x00020000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_17_MODIFY(r, x) \
   ((((x) << 17) & 0x00020000ul) | ((r) & 0xfffdfffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_RX_MSG_INT_CTRL.LTR_INT_EN */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_LTR_INT_EN_MSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_LTR_INT_EN_LSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_LTR_INT_EN_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_LTR_INT_EN_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_LTR_INT_EN_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_LTR_INT_EN_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_LTR_INT_EN_FIELD_MASK 0x00010000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_LTR_INT_EN_GET(x) \
   (((x) & 0x00010000ul) >> 16)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_LTR_INT_EN_SET(x) \
   (((x) << 16) & 0x00010000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_LTR_INT_EN_MODIFY(r, x) \
   ((((x) << 16) & 0x00010000ul) | ((r) & 0xfffefffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_RX_MSG_INT_CTRL.RSVDP_15 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_15_MSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_15_LSB 13u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_15_WIDTH 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_15_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_15_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_15_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_15_FIELD_MASK 0x0000e000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_15_GET(x) \
   (((x) & 0x0000e000ul) >> 13)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_15_SET(x) \
   (((x) << 13) & 0x0000e000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_15_MODIFY(r, x) \
   ((((x) << 13) & 0x0000e000ul) | ((r) & 0xffff1ffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_RX_MSG_INT_CTRL.PM_PME_INT_EN */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_PM_PME_INT_EN_MSB 12u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_PM_PME_INT_EN_LSB 12u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_PM_PME_INT_EN_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_PM_PME_INT_EN_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_PM_PME_INT_EN_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_PM_PME_INT_EN_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_PM_PME_INT_EN_FIELD_MASK 0x00001000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_PM_PME_INT_EN_GET(x) \
   (((x) & 0x00001000ul) >> 12)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_PM_PME_INT_EN_SET(x) \
   (((x) << 12) & 0x00001000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_PM_PME_INT_EN_MODIFY(r, x) \
   ((((x) << 12) & 0x00001000ul) | ((r) & 0xffffeffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_RX_MSG_INT_CTRL.PME_TO_ACK_INT_EN */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_PME_TO_ACK_INT_EN_MSB 11u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_PME_TO_ACK_INT_EN_LSB 11u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_PME_TO_ACK_INT_EN_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_PME_TO_ACK_INT_EN_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_PME_TO_ACK_INT_EN_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_PME_TO_ACK_INT_EN_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_PME_TO_ACK_INT_EN_FIELD_MASK 0x00000800ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_PME_TO_ACK_INT_EN_GET(x) \
   (((x) & 0x00000800ul) >> 11)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_PME_TO_ACK_INT_EN_SET(x) \
   (((x) << 11) & 0x00000800ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_PME_TO_ACK_INT_EN_MODIFY(r, x) \
   ((((x) << 11) & 0x00000800ul) | ((r) & 0xfffff7fful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_RX_MSG_INT_CTRL.RSVDP_10 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_10_MSB 10u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_10_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_10_WIDTH 11u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_10_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_10_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_10_RESET 0x000u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_10_FIELD_MASK 0x000007fful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_10_GET(x) \
   ((x) & 0x000007fful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_10_SET(x) \
   ((x) & 0x000007fful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_RX_MSG_INT_CTRL_RSVDP_10_MODIFY(r, x) \
   (((x) & 0x000007fful) | ((r) & 0xfffff800ul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_LINK_DBG_1 */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_LINK_DBG_1 */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_LINK_DBG_1.RSVDP_31 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_1_RSVDP_31_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_1_RSVDP_31_LSB 24u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_1_RSVDP_31_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_1_RSVDP_31_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_1_RSVDP_31_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_1_RSVDP_31_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_1_RSVDP_31_FIELD_MASK 0xff000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_1_RSVDP_31_GET(x) \
   (((x) & 0xff000000ul) >> 24)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_1_RSVDP_31_SET(x) \
   (((x) << 24) & 0xff000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_1_RSVDP_31_MODIFY(r, x) \
   ((((x) << 24) & 0xff000000ul) | ((r) & 0x00fffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_LINK_DBG_1.SYMBOL_LOCK */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_1_SYMBOL_LOCK_MSB 23u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_1_SYMBOL_LOCK_LSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_1_SYMBOL_LOCK_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_1_SYMBOL_LOCK_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_1_SYMBOL_LOCK_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_1_SYMBOL_LOCK_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_1_SYMBOL_LOCK_FIELD_MASK 0x00ff0000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_1_SYMBOL_LOCK_GET(x) \
   (((x) & 0x00ff0000ul) >> 16)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_1_SYMBOL_LOCK_SET(x) \
   (((x) << 16) & 0x00ff0000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_1_SYMBOL_LOCK_MODIFY(r, x) \
   ((((x) << 16) & 0x00ff0000ul) | ((r) & 0xff00fffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_LINK_DBG_1.RSVDP_15 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_1_RSVDP_15_MSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_1_RSVDP_15_LSB 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_1_RSVDP_15_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_1_RSVDP_15_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_1_RSVDP_15_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_1_RSVDP_15_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_1_RSVDP_15_FIELD_MASK 0x0000ff00ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_1_RSVDP_15_GET(x) \
   (((x) & 0x0000ff00ul) >> 8)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_1_RSVDP_15_SET(x) \
   (((x) << 8) & 0x0000ff00ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_1_RSVDP_15_MODIFY(r, x) \
   ((((x) << 8) & 0x0000ff00ul) | ((r) & 0xffff00fful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_LINK_DBG_1.RECEIVER_DETECTED */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_1_RECEIVER_DETECTED_MSB 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_1_RECEIVER_DETECTED_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_1_RECEIVER_DETECTED_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_1_RECEIVER_DETECTED_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_1_RECEIVER_DETECTED_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_1_RECEIVER_DETECTED_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_1_RECEIVER_DETECTED_FIELD_MASK 0x000000fful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_1_RECEIVER_DETECTED_GET(x) \
   ((x) & 0x000000fful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_1_RECEIVER_DETECTED_SET(x) \
   ((x) & 0x000000fful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_1_RECEIVER_DETECTED_MODIFY(r, x) \
   (((x) & 0x000000fful) | ((r) & 0xffffff00ul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_LINK_DBG_2 */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_LINK_DBG_2 */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_LINK_DBG_2.RSVDP_31 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RSVDP_31_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RSVDP_31_LSB 25u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RSVDP_31_WIDTH 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RSVDP_31_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RSVDP_31_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RSVDP_31_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RSVDP_31_FIELD_MASK 0xfe000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RSVDP_31_GET(x) \
   (((x) & 0xfe000000ul) >> 25)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RSVDP_31_SET(x) \
   (((x) << 25) & 0xfe000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RSVDP_31_MODIFY(r, x) \
   ((((x) << 25) & 0xfe000000ul) | ((r) & 0x01fffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_LINK_DBG_2.CDM_IN_RESET */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_CDM_IN_RESET_MSB 24u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_CDM_IN_RESET_LSB 24u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_CDM_IN_RESET_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_CDM_IN_RESET_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_CDM_IN_RESET_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_CDM_IN_RESET_RESET 0x1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_CDM_IN_RESET_FIELD_MASK 0x01000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_CDM_IN_RESET_GET(x) \
   (((x) & 0x01000000ul) >> 24)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_CDM_IN_RESET_SET(x) \
   (((x) << 24) & 0x01000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_CDM_IN_RESET_MODIFY(r, x) \
   ((((x) << 24) & 0x01000000ul) | ((r) & 0xfefffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_LINK_DBG_2.BRDG_SLV_XFER_PENDING */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_BRDG_SLV_XFER_PENDING_MSB 23u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_BRDG_SLV_XFER_PENDING_LSB 23u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_BRDG_SLV_XFER_PENDING_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_BRDG_SLV_XFER_PENDING_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_BRDG_SLV_XFER_PENDING_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_BRDG_SLV_XFER_PENDING_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_BRDG_SLV_XFER_PENDING_FIELD_MASK 0x00800000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_BRDG_SLV_XFER_PENDING_GET(x) \
   (((x) & 0x00800000ul) >> 23)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_BRDG_SLV_XFER_PENDING_SET(x) \
   (((x) << 23) & 0x00800000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_BRDG_SLV_XFER_PENDING_MODIFY(r, x) \
   ((((x) << 23) & 0x00800000ul) | ((r) & 0xff7ffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_LINK_DBG_2.BRDG_DBI_XFER_PENDING */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_BRDG_DBI_XFER_PENDING_MSB 22u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_BRDG_DBI_XFER_PENDING_LSB 22u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_BRDG_DBI_XFER_PENDING_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_BRDG_DBI_XFER_PENDING_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_BRDG_DBI_XFER_PENDING_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_BRDG_DBI_XFER_PENDING_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_BRDG_DBI_XFER_PENDING_FIELD_MASK 0x00400000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_BRDG_DBI_XFER_PENDING_GET(x) \
   (((x) & 0x00400000ul) >> 22)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_BRDG_DBI_XFER_PENDING_SET(x) \
   (((x) << 22) & 0x00400000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_BRDG_DBI_XFER_PENDING_MODIFY(r, x) \
   ((((x) << 22) & 0x00400000ul) | ((r) & 0xffbffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_LINK_DBG_2.EDMA_XFER_PENDING */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_EDMA_XFER_PENDING_MSB 21u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_EDMA_XFER_PENDING_LSB 21u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_EDMA_XFER_PENDING_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_EDMA_XFER_PENDING_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_EDMA_XFER_PENDING_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_EDMA_XFER_PENDING_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_EDMA_XFER_PENDING_FIELD_MASK 0x00200000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_EDMA_XFER_PENDING_GET(x) \
   (((x) & 0x00200000ul) >> 21)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_EDMA_XFER_PENDING_SET(x) \
   (((x) << 21) & 0x00200000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_EDMA_XFER_PENDING_MODIFY(r, x) \
   ((((x) << 21) & 0x00200000ul) | ((r) & 0xffdffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_LINK_DBG_2.RADM_XFER_PENDING */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RADM_XFER_PENDING_MSB 20u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RADM_XFER_PENDING_LSB 20u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RADM_XFER_PENDING_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RADM_XFER_PENDING_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RADM_XFER_PENDING_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RADM_XFER_PENDING_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RADM_XFER_PENDING_FIELD_MASK 0x00100000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RADM_XFER_PENDING_GET(x) \
   (((x) & 0x00100000ul) >> 20)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RADM_XFER_PENDING_SET(x) \
   (((x) << 20) & 0x00100000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RADM_XFER_PENDING_MODIFY(r, x) \
   ((((x) << 20) & 0x00100000ul) | ((r) & 0xffeffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_LINK_DBG_2.VCN_Q_NOT_EMPTY */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_VCN_Q_NOT_EMPTY_MSB 19u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_VCN_Q_NOT_EMPTY_LSB 19u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_VCN_Q_NOT_EMPTY_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_VCN_Q_NOT_EMPTY_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_VCN_Q_NOT_EMPTY_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_VCN_Q_NOT_EMPTY_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_VCN_Q_NOT_EMPTY_FIELD_MASK 0x00080000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_VCN_Q_NOT_EMPTY_GET(x) \
   (((x) & 0x00080000ul) >> 19)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_VCN_Q_NOT_EMPTY_SET(x) \
   (((x) << 19) & 0x00080000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_VCN_Q_NOT_EMPTY_MODIFY(r, x) \
   ((((x) << 19) & 0x00080000ul) | ((r) & 0xfff7fffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_LINK_DBG_2.VC2_Q_NOT_EMPTY */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_VC2_Q_NOT_EMPTY_MSB 18u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_VC2_Q_NOT_EMPTY_LSB 18u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_VC2_Q_NOT_EMPTY_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_VC2_Q_NOT_EMPTY_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_VC2_Q_NOT_EMPTY_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_VC2_Q_NOT_EMPTY_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_VC2_Q_NOT_EMPTY_FIELD_MASK 0x00040000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_VC2_Q_NOT_EMPTY_GET(x) \
   (((x) & 0x00040000ul) >> 18)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_VC2_Q_NOT_EMPTY_SET(x) \
   (((x) << 18) & 0x00040000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_VC2_Q_NOT_EMPTY_MODIFY(r, x) \
   ((((x) << 18) & 0x00040000ul) | ((r) & 0xfffbfffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_LINK_DBG_2.VC1_Q_NOT_EMPTY */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_VC1_Q_NOT_EMPTY_MSB 17u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_VC1_Q_NOT_EMPTY_LSB 17u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_VC1_Q_NOT_EMPTY_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_VC1_Q_NOT_EMPTY_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_VC1_Q_NOT_EMPTY_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_VC1_Q_NOT_EMPTY_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_VC1_Q_NOT_EMPTY_FIELD_MASK 0x00020000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_VC1_Q_NOT_EMPTY_GET(x) \
   (((x) & 0x00020000ul) >> 17)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_VC1_Q_NOT_EMPTY_SET(x) \
   (((x) << 17) & 0x00020000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_VC1_Q_NOT_EMPTY_MODIFY(r, x) \
   ((((x) << 17) & 0x00020000ul) | ((r) & 0xfffdfffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_LINK_DBG_2.VC0_Q_NOT_EMPTY */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_VC0_Q_NOT_EMPTY_MSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_VC0_Q_NOT_EMPTY_LSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_VC0_Q_NOT_EMPTY_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_VC0_Q_NOT_EMPTY_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_VC0_Q_NOT_EMPTY_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_VC0_Q_NOT_EMPTY_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_VC0_Q_NOT_EMPTY_FIELD_MASK 0x00010000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_VC0_Q_NOT_EMPTY_GET(x) \
   (((x) & 0x00010000ul) >> 16)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_VC0_Q_NOT_EMPTY_SET(x) \
   (((x) << 16) & 0x00010000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_VC0_Q_NOT_EMPTY_MODIFY(r, x) \
   ((((x) << 16) & 0x00010000ul) | ((r) & 0xfffefffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_LINK_DBG_2.RSVDP_15 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RSVDP_15_MSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RSVDP_15_LSB 13u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RSVDP_15_WIDTH 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RSVDP_15_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RSVDP_15_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RSVDP_15_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RSVDP_15_FIELD_MASK 0x0000e000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RSVDP_15_GET(x) \
   (((x) & 0x0000e000ul) >> 13)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RSVDP_15_SET(x) \
   (((x) << 13) & 0x0000e000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RSVDP_15_MODIFY(r, x) \
   ((((x) << 13) & 0x0000e000ul) | ((r) & 0xffff1ffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_LINK_DBG_2.PHY_POWRDOWN */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_PHY_POWRDOWN_MSB 12u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_PHY_POWRDOWN_LSB 10u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_PHY_POWRDOWN_WIDTH 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_PHY_POWRDOWN_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_PHY_POWRDOWN_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_PHY_POWRDOWN_RESET 0x2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_PHY_POWRDOWN_FIELD_MASK 0x00001c00ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_PHY_POWRDOWN_GET(x) \
   (((x) & 0x00001c00ul) >> 10)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_PHY_POWRDOWN_SET(x) \
   (((x) << 10) & 0x00001c00ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_PHY_POWRDOWN_MODIFY(r, x) \
   ((((x) << 10) & 0x00001c00ul) | ((r) & 0xffffe3fful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_LINK_DBG_2.RATE */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RATE_MSB 9u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RATE_LSB 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RATE_WIDTH 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RATE_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RATE_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RATE_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RATE_FIELD_MASK 0x00000300ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RATE_GET(x) \
   (((x) & 0x00000300ul) >> 8)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RATE_SET(x) \
   (((x) << 8) & 0x00000300ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RATE_MODIFY(r, x) \
   ((((x) << 8) & 0x00000300ul) | ((r) & 0xfffffcfful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_LINK_DBG_2.RDLH_LINK_UP */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RDLH_LINK_UP_MSB 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RDLH_LINK_UP_LSB 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RDLH_LINK_UP_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RDLH_LINK_UP_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RDLH_LINK_UP_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RDLH_LINK_UP_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RDLH_LINK_UP_FIELD_MASK 0x00000080ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RDLH_LINK_UP_GET(x) \
   (((x) & 0x00000080ul) >> 7)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RDLH_LINK_UP_SET(x) \
   (((x) << 7) & 0x00000080ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_RDLH_LINK_UP_MODIFY(r, x) \
   ((((x) << 7) & 0x00000080ul) | ((r) & 0xffffff7ful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_LINK_DBG_2.SMLH_LINK_UP */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_SMLH_LINK_UP_MSB 6u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_SMLH_LINK_UP_LSB 6u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_SMLH_LINK_UP_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_SMLH_LINK_UP_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_SMLH_LINK_UP_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_SMLH_LINK_UP_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_SMLH_LINK_UP_FIELD_MASK 0x00000040ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_SMLH_LINK_UP_GET(x) \
   (((x) & 0x00000040ul) >> 6)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_SMLH_LINK_UP_SET(x) \
   (((x) << 6) & 0x00000040ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_SMLH_LINK_UP_MODIFY(r, x) \
   ((((x) << 6) & 0x00000040ul) | ((r) & 0xffffffbful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_LINK_DBG_2.SMLH_LTSSM_STATE */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_SMLH_LTSSM_STATE_MSB 5u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_SMLH_LTSSM_STATE_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_SMLH_LTSSM_STATE_WIDTH 6u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_SMLH_LTSSM_STATE_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_SMLH_LTSSM_STATE_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_SMLH_LTSSM_STATE_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_SMLH_LTSSM_STATE_FIELD_MASK 0x0000003ful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_SMLH_LTSSM_STATE_GET(x) \
   ((x) & 0x0000003ful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_SMLH_LTSSM_STATE_SET(x) \
   ((x) & 0x0000003ful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_LINK_DBG_2_SMLH_LTSSM_STATE_MODIFY(r, x) \
   (((x) & 0x0000003ful) | ((r) & 0xffffffc0ul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_ERR_STS */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_ERR_STS */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_ERR_STS.APBSLV_TIMEOUT_STS */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_APBSLV_TIMEOUT_STS_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_APBSLV_TIMEOUT_STS_LSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_APBSLV_TIMEOUT_STS_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_APBSLV_TIMEOUT_STS_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_APBSLV_TIMEOUT_STS_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_APBSLV_TIMEOUT_STS_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_APBSLV_TIMEOUT_STS_FIELD_MASK 0x80000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_APBSLV_TIMEOUT_STS_GET(x) \
   (((x) & 0x80000000ul) >> 31)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_APBSLV_TIMEOUT_STS_SET(x) \
   (((x) << 31) & 0x80000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_APBSLV_TIMEOUT_STS_MODIFY(r, x) \
   ((((x) << 31) & 0x80000000ul) | ((r) & 0x7ffffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_ERR_STS.LINK_DOWN_STS */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_LINK_DOWN_STS_MSB 30u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_LINK_DOWN_STS_LSB 30u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_LINK_DOWN_STS_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_LINK_DOWN_STS_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_LINK_DOWN_STS_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_LINK_DOWN_STS_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_LINK_DOWN_STS_FIELD_MASK 0x40000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_LINK_DOWN_STS_GET(x) \
   (((x) & 0x40000000ul) >> 30)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_LINK_DOWN_STS_SET(x) \
   (((x) << 30) & 0x40000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_LINK_DOWN_STS_MODIFY(r, x) \
   ((((x) << 30) & 0x40000000ul) | ((r) & 0xbffffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_ERR_STS.SURPRISE_DOWN_ERR_STS */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_SURPRISE_DOWN_ERR_STS_MSB 29u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_SURPRISE_DOWN_ERR_STS_LSB 29u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_SURPRISE_DOWN_ERR_STS_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_SURPRISE_DOWN_ERR_STS_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_SURPRISE_DOWN_ERR_STS_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_SURPRISE_DOWN_ERR_STS_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_SURPRISE_DOWN_ERR_STS_FIELD_MASK 0x20000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_SURPRISE_DOWN_ERR_STS_GET(x) \
   (((x) & 0x20000000ul) >> 29)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_SURPRISE_DOWN_ERR_STS_SET(x) \
   (((x) << 29) & 0x20000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_SURPRISE_DOWN_ERR_STS_MODIFY(r, x) \
   ((((x) << 29) & 0x20000000ul) | ((r) & 0xdffffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_ERR_STS.RSVDP_28 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_RSVDP_28_MSB 28u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_RSVDP_28_LSB 24u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_RSVDP_28_WIDTH 5u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_RSVDP_28_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_RSVDP_28_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_RSVDP_28_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_RSVDP_28_FIELD_MASK 0x1f000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_RSVDP_28_GET(x) \
   (((x) & 0x1f000000ul) >> 24)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_RSVDP_28_SET(x) \
   (((x) << 24) & 0x1f000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_RSVDP_28_MODIFY(r, x) \
   ((((x) << 24) & 0x1f000000ul) | ((r) & 0xe0fffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_ERR_STS.VC_QOVERFLOW */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_VC_QOVERFLOW_MSB 23u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_VC_QOVERFLOW_LSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_VC_QOVERFLOW_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_VC_QOVERFLOW_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_VC_QOVERFLOW_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_VC_QOVERFLOW_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_VC_QOVERFLOW_FIELD_MASK 0x00ff0000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_VC_QOVERFLOW_GET(x) \
   (((x) & 0x00ff0000ul) >> 16)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_VC_QOVERFLOW_SET(x) \
   (((x) << 16) & 0x00ff0000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_VC_QOVERFLOW_MODIFY(r, x) \
   ((((x) << 16) & 0x00ff0000ul) | ((r) & 0xff00fffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_ERR_STS.RSVDP_15 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_RSVDP_15_MSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_RSVDP_15_LSB 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_RSVDP_15_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_RSVDP_15_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_RSVDP_15_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_RSVDP_15_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_RSVDP_15_FIELD_MASK 0x0000ff00ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_RSVDP_15_GET(x) \
   (((x) & 0x0000ff00ul) >> 8)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_RSVDP_15_SET(x) \
   (((x) << 8) & 0x0000ff00ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_RSVDP_15_MODIFY(r, x) \
   ((((x) << 8) & 0x0000ff00ul) | ((r) & 0xffff00fful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_ERR_STS.RXDATA_PERR */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_RXDATA_PERR_MSB 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_RXDATA_PERR_LSB 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_RXDATA_PERR_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_RXDATA_PERR_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_RXDATA_PERR_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_RXDATA_PERR_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_RXDATA_PERR_FIELD_MASK 0x00000080ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_RXDATA_PERR_GET(x) \
   (((x) & 0x00000080ul) >> 7)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_RXDATA_PERR_SET(x) \
   (((x) << 7) & 0x00000080ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_RXDATA_PERR_MODIFY(r, x) \
   ((((x) << 7) & 0x00000080ul) | ((r) & 0xffffff7ful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_ERR_STS.TXDATA_PERR_BACK */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_TXDATA_PERR_BACK_MSB 6u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_TXDATA_PERR_BACK_LSB 6u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_TXDATA_PERR_BACK_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_TXDATA_PERR_BACK_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_TXDATA_PERR_BACK_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_TXDATA_PERR_BACK_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_TXDATA_PERR_BACK_FIELD_MASK 0x00000040ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_TXDATA_PERR_BACK_GET(x) \
   (((x) & 0x00000040ul) >> 6)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_TXDATA_PERR_BACK_SET(x) \
   (((x) << 6) & 0x00000040ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_TXDATA_PERR_BACK_MODIFY(r, x) \
   ((((x) << 6) & 0x00000040ul) | ((r) & 0xffffffbful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_ERR_STS.TXDATA_PERR_FRONT */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_TXDATA_PERR_FRONT_MSB 5u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_TXDATA_PERR_FRONT_LSB 5u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_TXDATA_PERR_FRONT_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_TXDATA_PERR_FRONT_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_TXDATA_PERR_FRONT_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_TXDATA_PERR_FRONT_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_TXDATA_PERR_FRONT_FIELD_MASK 0x00000020ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_TXDATA_PERR_FRONT_GET(x) \
   (((x) & 0x00000020ul) >> 5)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_TXDATA_PERR_FRONT_SET(x) \
   (((x) << 5) & 0x00000020ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_TXDATA_PERR_FRONT_MODIFY(r, x) \
   ((((x) << 5) & 0x00000020ul) | ((r) & 0xffffffdful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_ERR_STS.RSVDP_4 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_RSVDP_4_MSB 4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_RSVDP_4_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_RSVDP_4_WIDTH 5u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_RSVDP_4_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_RSVDP_4_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_RSVDP_4_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_RSVDP_4_FIELD_MASK 0x0000001ful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_RSVDP_4_GET(x) \
   ((x) & 0x0000001ful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_RSVDP_4_SET(x) \
   ((x) & 0x0000001ful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_STS_RSVDP_4_MODIFY(r, x) \
   (((x) & 0x0000001ful) | ((r) & 0xffffffe0ul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_ERR_INT_CTRL */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_ERR_INT_CTRL */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_ERR_INT_CTRL.APBSLV_TIMEOUT_INT_EN */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_APBSLV_TIMEOUT_INT_EN_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_APBSLV_TIMEOUT_INT_EN_LSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_APBSLV_TIMEOUT_INT_EN_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_APBSLV_TIMEOUT_INT_EN_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_APBSLV_TIMEOUT_INT_EN_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_APBSLV_TIMEOUT_INT_EN_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_APBSLV_TIMEOUT_INT_EN_FIELD_MASK 0x80000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_APBSLV_TIMEOUT_INT_EN_GET(x) \
   (((x) & 0x80000000ul) >> 31)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_APBSLV_TIMEOUT_INT_EN_SET(x) \
   (((x) << 31) & 0x80000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_APBSLV_TIMEOUT_INT_EN_MODIFY(r, x) \
   ((((x) << 31) & 0x80000000ul) | ((r) & 0x7ffffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_ERR_INT_CTRL.LINK_DOWN_INT_EN */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_LINK_DOWN_INT_EN_MSB 30u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_LINK_DOWN_INT_EN_LSB 30u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_LINK_DOWN_INT_EN_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_LINK_DOWN_INT_EN_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_LINK_DOWN_INT_EN_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_LINK_DOWN_INT_EN_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_LINK_DOWN_INT_EN_FIELD_MASK 0x40000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_LINK_DOWN_INT_EN_GET(x) \
   (((x) & 0x40000000ul) >> 30)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_LINK_DOWN_INT_EN_SET(x) \
   (((x) << 30) & 0x40000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_LINK_DOWN_INT_EN_MODIFY(r, x) \
   ((((x) << 30) & 0x40000000ul) | ((r) & 0xbffffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_ERR_INT_CTRL.SURPRISE_DOWN_ERR_INT_EN */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_SURPRISE_DOWN_ERR_INT_EN_MSB 29u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_SURPRISE_DOWN_ERR_INT_EN_LSB 29u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_SURPRISE_DOWN_ERR_INT_EN_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_SURPRISE_DOWN_ERR_INT_EN_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_SURPRISE_DOWN_ERR_INT_EN_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_SURPRISE_DOWN_ERR_INT_EN_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_SURPRISE_DOWN_ERR_INT_EN_FIELD_MASK 0x20000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_SURPRISE_DOWN_ERR_INT_EN_GET(x) \
   (((x) & 0x20000000ul) >> 29)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_SURPRISE_DOWN_ERR_INT_EN_SET(x) \
   (((x) << 29) & 0x20000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_SURPRISE_DOWN_ERR_INT_EN_MODIFY(r, x) \
   ((((x) << 29) & 0x20000000ul) | ((r) & 0xdffffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_ERR_INT_CTRL.RSVDP_28 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_RSVDP_28_MSB 28u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_RSVDP_28_LSB 20u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_RSVDP_28_WIDTH 9u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_RSVDP_28_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_RSVDP_28_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_RSVDP_28_RESET 0x000u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_RSVDP_28_FIELD_MASK 0x1ff00000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_RSVDP_28_GET(x) \
   (((x) & 0x1ff00000ul) >> 20)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_RSVDP_28_SET(x) \
   (((x) << 20) & 0x1ff00000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_RSVDP_28_MODIFY(r, x) \
   ((((x) << 20) & 0x1ff00000ul) | ((r) & 0xe00ffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_ERR_INT_CTRL.VC_QOVERFLOW_INT_EN */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_VC_QOVERFLOW_INT_EN_MSB 19u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_VC_QOVERFLOW_INT_EN_LSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_VC_QOVERFLOW_INT_EN_WIDTH 4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_VC_QOVERFLOW_INT_EN_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_VC_QOVERFLOW_INT_EN_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_VC_QOVERFLOW_INT_EN_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_VC_QOVERFLOW_INT_EN_FIELD_MASK 0x000f0000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_VC_QOVERFLOW_INT_EN_GET(x) \
   (((x) & 0x000f0000ul) >> 16)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_VC_QOVERFLOW_INT_EN_SET(x) \
   (((x) << 16) & 0x000f0000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_VC_QOVERFLOW_INT_EN_MODIFY(r, x) \
   ((((x) << 16) & 0x000f0000ul) | ((r) & 0xfff0fffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_ERR_INT_CTRL.RSVDP_15 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_RSVDP_15_MSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_RSVDP_15_LSB 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_RSVDP_15_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_RSVDP_15_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_RSVDP_15_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_RSVDP_15_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_RSVDP_15_FIELD_MASK 0x0000ff00ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_RSVDP_15_GET(x) \
   (((x) & 0x0000ff00ul) >> 8)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_RSVDP_15_SET(x) \
   (((x) << 8) & 0x0000ff00ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_RSVDP_15_MODIFY(r, x) \
   ((((x) << 8) & 0x0000ff00ul) | ((r) & 0xffff00fful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_ERR_INT_CTRL.RXDATA_PERR_INT_EN */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_RXDATA_PERR_INT_EN_MSB 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_RXDATA_PERR_INT_EN_LSB 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_RXDATA_PERR_INT_EN_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_RXDATA_PERR_INT_EN_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_RXDATA_PERR_INT_EN_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_RXDATA_PERR_INT_EN_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_RXDATA_PERR_INT_EN_FIELD_MASK 0x00000080ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_RXDATA_PERR_INT_EN_GET(x) \
   (((x) & 0x00000080ul) >> 7)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_RXDATA_PERR_INT_EN_SET(x) \
   (((x) << 7) & 0x00000080ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_RXDATA_PERR_INT_EN_MODIFY(r, x) \
   ((((x) << 7) & 0x00000080ul) | ((r) & 0xffffff7ful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_ERR_INT_CTRL.TXDATA_PERR_BACK_INT_EN */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_TXDATA_PERR_BACK_INT_EN_MSB 6u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_TXDATA_PERR_BACK_INT_EN_LSB 6u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_TXDATA_PERR_BACK_INT_EN_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_TXDATA_PERR_BACK_INT_EN_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_TXDATA_PERR_BACK_INT_EN_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_TXDATA_PERR_BACK_INT_EN_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_TXDATA_PERR_BACK_INT_EN_FIELD_MASK 0x00000040ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_TXDATA_PERR_BACK_INT_EN_GET(x) \
   (((x) & 0x00000040ul) >> 6)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_TXDATA_PERR_BACK_INT_EN_SET(x) \
   (((x) << 6) & 0x00000040ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_TXDATA_PERR_BACK_INT_EN_MODIFY(r, x) \
   ((((x) << 6) & 0x00000040ul) | ((r) & 0xffffffbful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_ERR_INT_CTRL.TXDATA_PERR_FRONT_INT_EN */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_TXDATA_PERR_FRONT_INT_EN_MSB 5u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_TXDATA_PERR_FRONT_INT_EN_LSB 5u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_TXDATA_PERR_FRONT_INT_EN_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_TXDATA_PERR_FRONT_INT_EN_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_TXDATA_PERR_FRONT_INT_EN_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_TXDATA_PERR_FRONT_INT_EN_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_TXDATA_PERR_FRONT_INT_EN_FIELD_MASK 0x00000020ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_TXDATA_PERR_FRONT_INT_EN_GET(x) \
   (((x) & 0x00000020ul) >> 5)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_TXDATA_PERR_FRONT_INT_EN_SET(x) \
   (((x) << 5) & 0x00000020ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_TXDATA_PERR_FRONT_INT_EN_MODIFY(r, x) \
   ((((x) << 5) & 0x00000020ul) | ((r) & 0xffffffdful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_ERR_INT_CTRL.RSVDP_4 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_RSVDP_4_MSB 4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_RSVDP_4_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_RSVDP_4_WIDTH 5u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_RSVDP_4_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_RSVDP_4_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_RSVDP_4_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_RSVDP_4_FIELD_MASK 0x0000001ful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_RSVDP_4_GET(x) \
   ((x) & 0x0000001ful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_RSVDP_4_SET(x) \
   ((x) & 0x0000001ful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_ERR_INT_CTRL_RSVDP_4_MODIFY(r, x) \
   (((x) & 0x0000001ful) | ((r) & 0xffffffe0ul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_INT_STS */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_INT_STS */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_INT_STS.RSVDP_31 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_RSVDP_31_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_RSVDP_31_LSB 12u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_RSVDP_31_WIDTH 20u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_RSVDP_31_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_RSVDP_31_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_RSVDP_31_RESET 0x00000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_RSVDP_31_FIELD_MASK 0xfffff000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_RSVDP_31_GET(x) \
   (((x) & 0xfffff000ul) >> 12)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_RSVDP_31_SET(x) \
   (((x) << 12) & 0xfffff000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_RSVDP_31_MODIFY(r, x) \
   ((((x) << 12) & 0xfffff000ul) | ((r) & 0x00000ffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_INT_STS.RSVDP_11 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_RSVDP_11_MSB 11u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_RSVDP_11_LSB 11u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_RSVDP_11_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_RSVDP_11_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_RSVDP_11_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_RSVDP_11_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_RSVDP_11_FIELD_MASK 0x00000800ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_RSVDP_11_GET(x) \
   (((x) & 0x00000800ul) >> 11)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_RSVDP_11_SET(x) \
   (((x) << 11) & 0x00000800ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_RSVDP_11_MODIFY(r, x) \
   ((((x) << 11) & 0x00000800ul) | ((r) & 0xfffff7fful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_INT_STS.LINK_EQ_REQ_INT_STS */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_LINK_EQ_REQ_INT_STS_MSB 10u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_LINK_EQ_REQ_INT_STS_LSB 10u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_LINK_EQ_REQ_INT_STS_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_LINK_EQ_REQ_INT_STS_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_LINK_EQ_REQ_INT_STS_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_LINK_EQ_REQ_INT_STS_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_LINK_EQ_REQ_INT_STS_FIELD_MASK 0x00000400ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_LINK_EQ_REQ_INT_STS_GET(x) \
   (((x) & 0x00000400ul) >> 10)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_LINK_EQ_REQ_INT_STS_SET(x) \
   (((x) << 10) & 0x00000400ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_LINK_EQ_REQ_INT_STS_MODIFY(r, x) \
   ((((x) << 10) & 0x00000400ul) | ((r) & 0xfffffbfful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_INT_STS.BW_MGT_INT_STS */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_BW_MGT_INT_STS_MSB 9u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_BW_MGT_INT_STS_LSB 9u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_BW_MGT_INT_STS_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_BW_MGT_INT_STS_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_BW_MGT_INT_STS_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_BW_MGT_INT_STS_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_BW_MGT_INT_STS_FIELD_MASK 0x00000200ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_BW_MGT_INT_STS_GET(x) \
   (((x) & 0x00000200ul) >> 9)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_BW_MGT_INT_STS_SET(x) \
   (((x) << 9) & 0x00000200ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_BW_MGT_INT_STS_MODIFY(r, x) \
   ((((x) << 9) & 0x00000200ul) | ((r) & 0xfffffdfful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_INT_STS.LINK_AUTO_BW_INT_STS */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_LINK_AUTO_BW_INT_STS_MSB 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_LINK_AUTO_BW_INT_STS_LSB 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_LINK_AUTO_BW_INT_STS_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_LINK_AUTO_BW_INT_STS_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_LINK_AUTO_BW_INT_STS_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_LINK_AUTO_BW_INT_STS_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_LINK_AUTO_BW_INT_STS_FIELD_MASK 0x00000100ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_LINK_AUTO_BW_INT_STS_GET(x) \
   (((x) & 0x00000100ul) >> 8)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_LINK_AUTO_BW_INT_STS_SET(x) \
   (((x) << 8) & 0x00000100ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_LINK_AUTO_BW_INT_STS_MODIFY(r, x) \
   ((((x) << 8) & 0x00000100ul) | ((r) & 0xfffffefful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_INT_STS.SYS_ERR_RC_STS */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_SYS_ERR_RC_STS_MSB 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_SYS_ERR_RC_STS_LSB 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_SYS_ERR_RC_STS_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_SYS_ERR_RC_STS_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_SYS_ERR_RC_STS_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_SYS_ERR_RC_STS_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_SYS_ERR_RC_STS_FIELD_MASK 0x00000080ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_SYS_ERR_RC_STS_GET(x) \
   (((x) & 0x00000080ul) >> 7)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_SYS_ERR_RC_STS_SET(x) \
   (((x) << 7) & 0x00000080ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_SYS_ERR_RC_STS_MODIFY(r, x) \
   ((((x) << 7) & 0x00000080ul) | ((r) & 0xffffff7ful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_INT_STS.HP_INT_STS */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_HP_INT_STS_MSB 6u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_HP_INT_STS_LSB 6u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_HP_INT_STS_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_HP_INT_STS_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_HP_INT_STS_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_HP_INT_STS_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_HP_INT_STS_FIELD_MASK 0x00000040ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_HP_INT_STS_GET(x) \
   (((x) & 0x00000040ul) >> 6)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_HP_INT_STS_SET(x) \
   (((x) << 6) & 0x00000040ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_HP_INT_STS_MODIFY(r, x) \
   ((((x) << 6) & 0x00000040ul) | ((r) & 0xffffffbful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_INT_STS.PME_INT_STS */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_PME_INT_STS_MSB 5u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_PME_INT_STS_LSB 5u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_PME_INT_STS_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_PME_INT_STS_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_PME_INT_STS_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_PME_INT_STS_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_PME_INT_STS_FIELD_MASK 0x00000020ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_PME_INT_STS_GET(x) \
   (((x) & 0x00000020ul) >> 5)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_PME_INT_STS_SET(x) \
   (((x) << 5) & 0x00000020ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_PME_INT_STS_MODIFY(r, x) \
   ((((x) << 5) & 0x00000020ul) | ((r) & 0xffffffdful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_INT_STS.AER_RC_ERR_INT_STS */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_AER_RC_ERR_INT_STS_MSB 4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_AER_RC_ERR_INT_STS_LSB 4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_AER_RC_ERR_INT_STS_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_AER_RC_ERR_INT_STS_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_AER_RC_ERR_INT_STS_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_AER_RC_ERR_INT_STS_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_AER_RC_ERR_INT_STS_FIELD_MASK 0x00000010ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_AER_RC_ERR_INT_STS_GET(x) \
   (((x) & 0x00000010ul) >> 4)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_AER_RC_ERR_INT_STS_SET(x) \
   (((x) << 4) & 0x00000010ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_AER_RC_ERR_INT_STS_MODIFY(r, x) \
   ((((x) << 4) & 0x00000010ul) | ((r) & 0xffffffeful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_INT_STS.RSVDP_3 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_RSVDP_3_MSB 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_RSVDP_3_LSB 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_RSVDP_3_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_RSVDP_3_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_RSVDP_3_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_RSVDP_3_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_RSVDP_3_FIELD_MASK 0x00000008ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_RSVDP_3_GET(x) \
   (((x) & 0x00000008ul) >> 3)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_RSVDP_3_SET(x) \
   (((x) << 3) & 0x00000008ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_RSVDP_3_MODIFY(r, x) \
   ((((x) << 3) & 0x00000008ul) | ((r) & 0xfffffff7ul))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_INT_STS.ERR_INT_STS */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_ERR_INT_STS_MSB 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_ERR_INT_STS_LSB 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_ERR_INT_STS_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_ERR_INT_STS_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_ERR_INT_STS_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_ERR_INT_STS_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_ERR_INT_STS_FIELD_MASK 0x00000004ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_ERR_INT_STS_GET(x) \
   (((x) & 0x00000004ul) >> 2)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_ERR_INT_STS_SET(x) \
   (((x) << 2) & 0x00000004ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_ERR_INT_STS_MODIFY(r, x) \
   ((((x) << 2) & 0x00000004ul) | ((r) & 0xfffffffbul))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_INT_STS.RX_MSG_INT_STS */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_RX_MSG_INT_STS_MSB 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_RX_MSG_INT_STS_LSB 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_RX_MSG_INT_STS_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_RX_MSG_INT_STS_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_RX_MSG_INT_STS_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_RX_MSG_INT_STS_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_RX_MSG_INT_STS_FIELD_MASK 0x00000002ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_RX_MSG_INT_STS_GET(x) \
   (((x) & 0x00000002ul) >> 1)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_RX_MSG_INT_STS_SET(x) \
   (((x) << 1) & 0x00000002ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_RX_MSG_INT_STS_MODIFY(r, x) \
   ((((x) << 1) & 0x00000002ul) | ((r) & 0xfffffffdul))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_INT_STS.BEACON_INT_STS */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_BEACON_INT_STS_MSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_BEACON_INT_STS_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_BEACON_INT_STS_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_BEACON_INT_STS_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_BEACON_INT_STS_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_BEACON_INT_STS_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_BEACON_INT_STS_FIELD_MASK 0x00000001ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_BEACON_INT_STS_GET(x) \
   ((x) & 0x00000001ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_BEACON_INT_STS_SET(x) \
   ((x) & 0x00000001ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_INT_STS_BEACON_INT_STS_MODIFY(r, x) \
   (((x) & 0x00000001ul) | ((r) & 0xfffffffeul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_MSI_GEN_CTRL */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_MSI_GEN_CTRL */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_MSI_GEN_CTRL.MSI_INT */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_MSI_GEN_CTRL_MSI_INT_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_MSI_GEN_CTRL_MSI_INT_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_MSI_GEN_CTRL_MSI_INT_WIDTH 32u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_MSI_GEN_CTRL_MSI_INT_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_MSI_GEN_CTRL_MSI_INT_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_MSI_GEN_CTRL_MSI_INT_RESET 0x00000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_MSI_GEN_CTRL_MSI_INT_FIELD_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_MSI_GEN_CTRL_MSI_INT_GET(x) \
   ((x) & 0xfffffffful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_MSI_GEN_CTRL_MSI_INT_SET(x) \
   ((x) & 0xfffffffful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_MSI_GEN_CTRL_MSI_INT_MODIFY(r, x) \
   ((x) & 0xfffffffful)

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_FSM_TRACK_1 */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_FSM_TRACK_1 */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_FSM_TRACK_1.EVENT_B_3 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_B_3_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_B_3_LSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_B_3_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_B_3_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_B_3_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_B_3_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_B_3_FIELD_MASK 0x80000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_B_3_GET(x) \
   (((x) & 0x80000000ul) >> 31)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_B_3_SET(x) \
   (((x) << 31) & 0x80000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_B_3_MODIFY(r, x) \
   ((((x) << 31) & 0x80000000ul) | ((r) & 0x7ffffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_FSM_TRACK_1.EVENT_A_3 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_A_3_MSB 30u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_A_3_LSB 30u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_A_3_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_A_3_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_A_3_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_A_3_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_A_3_FIELD_MASK 0x40000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_A_3_GET(x) \
   (((x) & 0x40000000ul) >> 30)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_A_3_SET(x) \
   (((x) << 30) & 0x40000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_A_3_MODIFY(r, x) \
   ((((x) << 30) & 0x40000000ul) | ((r) & 0xbffffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_FSM_TRACK_1.FSM_3 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_3_MSB 29u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_3_LSB 24u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_3_WIDTH 6u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_3_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_3_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_3_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_3_FIELD_MASK 0x3f000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_3_GET(x) \
   (((x) & 0x3f000000ul) >> 24)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_3_SET(x) \
   (((x) << 24) & 0x3f000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_3_MODIFY(r, x) \
   ((((x) << 24) & 0x3f000000ul) | ((r) & 0xc0fffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_FSM_TRACK_1.EVENT_B_2 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_B_2_MSB 23u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_B_2_LSB 23u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_B_2_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_B_2_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_B_2_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_B_2_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_B_2_FIELD_MASK 0x00800000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_B_2_GET(x) \
   (((x) & 0x00800000ul) >> 23)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_B_2_SET(x) \
   (((x) << 23) & 0x00800000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_B_2_MODIFY(r, x) \
   ((((x) << 23) & 0x00800000ul) | ((r) & 0xff7ffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_FSM_TRACK_1.EVENT_A_2 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_A_2_MSB 22u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_A_2_LSB 22u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_A_2_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_A_2_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_A_2_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_A_2_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_A_2_FIELD_MASK 0x00400000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_A_2_GET(x) \
   (((x) & 0x00400000ul) >> 22)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_A_2_SET(x) \
   (((x) << 22) & 0x00400000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_A_2_MODIFY(r, x) \
   ((((x) << 22) & 0x00400000ul) | ((r) & 0xffbffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_FSM_TRACK_1.FSM_2 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_2_MSB 21u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_2_LSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_2_WIDTH 6u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_2_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_2_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_2_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_2_FIELD_MASK 0x003f0000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_2_GET(x) \
   (((x) & 0x003f0000ul) >> 16)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_2_SET(x) \
   (((x) << 16) & 0x003f0000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_2_MODIFY(r, x) \
   ((((x) << 16) & 0x003f0000ul) | ((r) & 0xffc0fffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_FSM_TRACK_1.EVENT_B_1 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_B_1_MSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_B_1_LSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_B_1_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_B_1_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_B_1_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_B_1_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_B_1_FIELD_MASK 0x00008000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_B_1_GET(x) \
   (((x) & 0x00008000ul) >> 15)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_B_1_SET(x) \
   (((x) << 15) & 0x00008000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_B_1_MODIFY(r, x) \
   ((((x) << 15) & 0x00008000ul) | ((r) & 0xffff7ffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_FSM_TRACK_1.EVENT_A_1 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_A_1_MSB 14u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_A_1_LSB 14u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_A_1_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_A_1_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_A_1_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_A_1_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_A_1_FIELD_MASK 0x00004000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_A_1_GET(x) \
   (((x) & 0x00004000ul) >> 14)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_A_1_SET(x) \
   (((x) << 14) & 0x00004000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_EVENT_A_1_MODIFY(r, x) \
   ((((x) << 14) & 0x00004000ul) | ((r) & 0xffffbffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_FSM_TRACK_1.FSM_1 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_1_MSB 13u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_1_LSB 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_1_WIDTH 6u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_1_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_1_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_1_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_1_FIELD_MASK 0x00003f00ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_1_GET(x) \
   (((x) & 0x00003f00ul) >> 8)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_1_SET(x) \
   (((x) << 8) & 0x00003f00ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_1_MODIFY(r, x) \
   ((((x) << 8) & 0x00003f00ul) | ((r) & 0xffffc0fful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_FSM_TRACK_1.FSM_MON_EN */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_MON_EN_MSB 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_MON_EN_LSB 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_MON_EN_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_MON_EN_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_MON_EN_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_MON_EN_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_MON_EN_FIELD_MASK 0x00000080ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_MON_EN_GET(x) \
   (((x) & 0x00000080ul) >> 7)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_MON_EN_SET(x) \
   (((x) << 7) & 0x00000080ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_MON_EN_MODIFY(r, x) \
   ((((x) << 7) & 0x00000080ul) | ((r) & 0xffffff7ful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_FSM_TRACK_1.FSM_SEL */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_SEL_MSB 6u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_SEL_LSB 6u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_SEL_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_SEL_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_SEL_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_SEL_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_SEL_FIELD_MASK 0x00000040ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_SEL_GET(x) \
   (((x) & 0x00000040ul) >> 6)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_SEL_SET(x) \
   (((x) << 6) & 0x00000040ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_SEL_MODIFY(r, x) \
   ((((x) << 6) & 0x00000040ul) | ((r) & 0xffffffbful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_FSM_TRACK_1.FSM_TRIG */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_TRIG_MSB 5u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_TRIG_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_TRIG_WIDTH 6u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_TRIG_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_TRIG_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_TRIG_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_TRIG_FIELD_MASK 0x0000003ful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_TRIG_GET(x) \
   ((x) & 0x0000003ful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_TRIG_SET(x) \
   ((x) & 0x0000003ful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_1_FSM_TRIG_MODIFY(r, x) \
   (((x) & 0x0000003ful) | ((r) & 0xffffffc0ul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_FSM_TRACK_2 */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_FSM_TRACK_2 */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_FSM_TRACK_2.EVENT_B_7 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_B_7_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_B_7_LSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_B_7_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_B_7_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_B_7_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_B_7_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_B_7_FIELD_MASK 0x80000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_B_7_GET(x) \
   (((x) & 0x80000000ul) >> 31)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_B_7_SET(x) \
   (((x) << 31) & 0x80000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_B_7_MODIFY(r, x) \
   ((((x) << 31) & 0x80000000ul) | ((r) & 0x7ffffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_FSM_TRACK_2.EVENT_A_7 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_A_7_MSB 30u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_A_7_LSB 30u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_A_7_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_A_7_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_A_7_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_A_7_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_A_7_FIELD_MASK 0x40000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_A_7_GET(x) \
   (((x) & 0x40000000ul) >> 30)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_A_7_SET(x) \
   (((x) << 30) & 0x40000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_A_7_MODIFY(r, x) \
   ((((x) << 30) & 0x40000000ul) | ((r) & 0xbffffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_FSM_TRACK_2.FSM_7 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_FSM_7_MSB 29u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_FSM_7_LSB 24u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_FSM_7_WIDTH 6u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_FSM_7_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_FSM_7_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_FSM_7_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_FSM_7_FIELD_MASK 0x3f000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_FSM_7_GET(x) \
   (((x) & 0x3f000000ul) >> 24)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_FSM_7_SET(x) \
   (((x) << 24) & 0x3f000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_FSM_7_MODIFY(r, x) \
   ((((x) << 24) & 0x3f000000ul) | ((r) & 0xc0fffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_FSM_TRACK_2.EVENT_B_6 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_B_6_MSB 23u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_B_6_LSB 23u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_B_6_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_B_6_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_B_6_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_B_6_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_B_6_FIELD_MASK 0x00800000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_B_6_GET(x) \
   (((x) & 0x00800000ul) >> 23)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_B_6_SET(x) \
   (((x) << 23) & 0x00800000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_B_6_MODIFY(r, x) \
   ((((x) << 23) & 0x00800000ul) | ((r) & 0xff7ffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_FSM_TRACK_2.EVENT_A_6 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_A_6_MSB 22u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_A_6_LSB 22u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_A_6_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_A_6_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_A_6_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_A_6_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_A_6_FIELD_MASK 0x00400000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_A_6_GET(x) \
   (((x) & 0x00400000ul) >> 22)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_A_6_SET(x) \
   (((x) << 22) & 0x00400000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_A_6_MODIFY(r, x) \
   ((((x) << 22) & 0x00400000ul) | ((r) & 0xffbffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_FSM_TRACK_2.FSM_6 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_FSM_6_MSB 21u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_FSM_6_LSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_FSM_6_WIDTH 6u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_FSM_6_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_FSM_6_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_FSM_6_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_FSM_6_FIELD_MASK 0x003f0000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_FSM_6_GET(x) \
   (((x) & 0x003f0000ul) >> 16)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_FSM_6_SET(x) \
   (((x) << 16) & 0x003f0000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_FSM_6_MODIFY(r, x) \
   ((((x) << 16) & 0x003f0000ul) | ((r) & 0xffc0fffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_FSM_TRACK_2.EVENT_B_5 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_B_5_MSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_B_5_LSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_B_5_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_B_5_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_B_5_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_B_5_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_B_5_FIELD_MASK 0x00008000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_B_5_GET(x) \
   (((x) & 0x00008000ul) >> 15)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_B_5_SET(x) \
   (((x) << 15) & 0x00008000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_B_5_MODIFY(r, x) \
   ((((x) << 15) & 0x00008000ul) | ((r) & 0xffff7ffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_FSM_TRACK_2.EVENT_A_5 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_A_5_MSB 14u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_A_5_LSB 14u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_A_5_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_A_5_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_A_5_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_A_5_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_A_5_FIELD_MASK 0x00004000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_A_5_GET(x) \
   (((x) & 0x00004000ul) >> 14)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_A_5_SET(x) \
   (((x) << 14) & 0x00004000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_A_5_MODIFY(r, x) \
   ((((x) << 14) & 0x00004000ul) | ((r) & 0xffffbffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_FSM_TRACK_2.FSM_5 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_FSM_5_MSB 13u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_FSM_5_LSB 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_FSM_5_WIDTH 6u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_FSM_5_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_FSM_5_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_FSM_5_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_FSM_5_FIELD_MASK 0x00003f00ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_FSM_5_GET(x) \
   (((x) & 0x00003f00ul) >> 8)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_FSM_5_SET(x) \
   (((x) << 8) & 0x00003f00ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_FSM_5_MODIFY(r, x) \
   ((((x) << 8) & 0x00003f00ul) | ((r) & 0xffffc0fful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_FSM_TRACK_2.EVENT_B_4 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_B_4_MSB 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_B_4_LSB 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_B_4_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_B_4_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_B_4_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_B_4_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_B_4_FIELD_MASK 0x00000080ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_B_4_GET(x) \
   (((x) & 0x00000080ul) >> 7)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_B_4_SET(x) \
   (((x) << 7) & 0x00000080ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_B_4_MODIFY(r, x) \
   ((((x) << 7) & 0x00000080ul) | ((r) & 0xffffff7ful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_FSM_TRACK_2.EVENT_A_4 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_A_4_MSB 6u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_A_4_LSB 6u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_A_4_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_A_4_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_A_4_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_A_4_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_A_4_FIELD_MASK 0x00000040ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_A_4_GET(x) \
   (((x) & 0x00000040ul) >> 6)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_A_4_SET(x) \
   (((x) << 6) & 0x00000040ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_EVENT_A_4_MODIFY(r, x) \
   ((((x) << 6) & 0x00000040ul) | ((r) & 0xffffffbful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_FSM_TRACK_2.FSM_4 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_FSM_4_MSB 5u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_FSM_4_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_FSM_4_WIDTH 6u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_FSM_4_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_FSM_4_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_FSM_4_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_FSM_4_FIELD_MASK 0x0000003ful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_FSM_4_GET(x) \
   ((x) & 0x0000003ful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_FSM_4_SET(x) \
   ((x) & 0x0000003ful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_2_FSM_4_MODIFY(r, x) \
   (((x) & 0x0000003ful) | ((r) & 0xffffffc0ul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_FSM_TRACK_3 */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_FSM_TRACK_3 */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_FSM_TRACK_3.EVENT_B_11 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_B_11_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_B_11_LSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_B_11_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_B_11_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_B_11_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_B_11_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_B_11_FIELD_MASK 0x80000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_B_11_GET(x) \
   (((x) & 0x80000000ul) >> 31)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_B_11_SET(x) \
   (((x) << 31) & 0x80000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_B_11_MODIFY(r, x) \
   ((((x) << 31) & 0x80000000ul) | ((r) & 0x7ffffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_FSM_TRACK_3.EVENT_A_11 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_A_11_MSB 30u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_A_11_LSB 30u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_A_11_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_A_11_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_A_11_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_A_11_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_A_11_FIELD_MASK 0x40000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_A_11_GET(x) \
   (((x) & 0x40000000ul) >> 30)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_A_11_SET(x) \
   (((x) << 30) & 0x40000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_A_11_MODIFY(r, x) \
   ((((x) << 30) & 0x40000000ul) | ((r) & 0xbffffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_FSM_TRACK_3.FSM_11 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_FSM_11_MSB 29u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_FSM_11_LSB 24u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_FSM_11_WIDTH 6u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_FSM_11_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_FSM_11_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_FSM_11_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_FSM_11_FIELD_MASK 0x3f000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_FSM_11_GET(x) \
   (((x) & 0x3f000000ul) >> 24)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_FSM_11_SET(x) \
   (((x) << 24) & 0x3f000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_FSM_11_MODIFY(r, x) \
   ((((x) << 24) & 0x3f000000ul) | ((r) & 0xc0fffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_FSM_TRACK_3.EVENT_B_10 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_B_10_MSB 23u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_B_10_LSB 23u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_B_10_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_B_10_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_B_10_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_B_10_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_B_10_FIELD_MASK 0x00800000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_B_10_GET(x) \
   (((x) & 0x00800000ul) >> 23)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_B_10_SET(x) \
   (((x) << 23) & 0x00800000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_B_10_MODIFY(r, x) \
   ((((x) << 23) & 0x00800000ul) | ((r) & 0xff7ffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_FSM_TRACK_3.EVENT_A_10 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_A_10_MSB 22u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_A_10_LSB 22u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_A_10_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_A_10_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_A_10_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_A_10_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_A_10_FIELD_MASK 0x00400000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_A_10_GET(x) \
   (((x) & 0x00400000ul) >> 22)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_A_10_SET(x) \
   (((x) << 22) & 0x00400000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_A_10_MODIFY(r, x) \
   ((((x) << 22) & 0x00400000ul) | ((r) & 0xffbffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_FSM_TRACK_3.FSM_10 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_FSM_10_MSB 21u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_FSM_10_LSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_FSM_10_WIDTH 6u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_FSM_10_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_FSM_10_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_FSM_10_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_FSM_10_FIELD_MASK 0x003f0000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_FSM_10_GET(x) \
   (((x) & 0x003f0000ul) >> 16)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_FSM_10_SET(x) \
   (((x) << 16) & 0x003f0000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_FSM_10_MODIFY(r, x) \
   ((((x) << 16) & 0x003f0000ul) | ((r) & 0xffc0fffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_FSM_TRACK_3.EVENT_B_9 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_B_9_MSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_B_9_LSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_B_9_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_B_9_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_B_9_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_B_9_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_B_9_FIELD_MASK 0x00008000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_B_9_GET(x) \
   (((x) & 0x00008000ul) >> 15)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_B_9_SET(x) \
   (((x) << 15) & 0x00008000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_B_9_MODIFY(r, x) \
   ((((x) << 15) & 0x00008000ul) | ((r) & 0xffff7ffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_FSM_TRACK_3.EVENT_A_9 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_A_9_MSB 14u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_A_9_LSB 14u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_A_9_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_A_9_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_A_9_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_A_9_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_A_9_FIELD_MASK 0x00004000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_A_9_GET(x) \
   (((x) & 0x00004000ul) >> 14)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_A_9_SET(x) \
   (((x) << 14) & 0x00004000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_A_9_MODIFY(r, x) \
   ((((x) << 14) & 0x00004000ul) | ((r) & 0xffffbffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_FSM_TRACK_3.FSM_9 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_FSM_9_MSB 13u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_FSM_9_LSB 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_FSM_9_WIDTH 6u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_FSM_9_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_FSM_9_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_FSM_9_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_FSM_9_FIELD_MASK 0x00003f00ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_FSM_9_GET(x) \
   (((x) & 0x00003f00ul) >> 8)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_FSM_9_SET(x) \
   (((x) << 8) & 0x00003f00ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_FSM_9_MODIFY(r, x) \
   ((((x) << 8) & 0x00003f00ul) | ((r) & 0xffffc0fful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_FSM_TRACK_3.EVENT_B_8 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_B_8_MSB 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_B_8_LSB 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_B_8_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_B_8_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_B_8_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_B_8_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_B_8_FIELD_MASK 0x00000080ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_B_8_GET(x) \
   (((x) & 0x00000080ul) >> 7)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_B_8_SET(x) \
   (((x) << 7) & 0x00000080ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_B_8_MODIFY(r, x) \
   ((((x) << 7) & 0x00000080ul) | ((r) & 0xffffff7ful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_FSM_TRACK_3.EVENT_A_8 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_A_8_MSB 6u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_A_8_LSB 6u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_A_8_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_A_8_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_A_8_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_A_8_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_A_8_FIELD_MASK 0x00000040ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_A_8_GET(x) \
   (((x) & 0x00000040ul) >> 6)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_A_8_SET(x) \
   (((x) << 6) & 0x00000040ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_EVENT_A_8_MODIFY(r, x) \
   ((((x) << 6) & 0x00000040ul) | ((r) & 0xffffffbful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE0_FSM_TRACK_3.FSM_8 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_FSM_8_MSB 5u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_FSM_8_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_FSM_8_WIDTH 6u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_FSM_8_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_FSM_8_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_FSM_8_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_FSM_8_FIELD_MASK 0x0000003ful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_FSM_8_GET(x) \
   ((x) & 0x0000003ful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_FSM_8_SET(x) \
   ((x) & 0x0000003ful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE0_FSM_TRACK_3_FSM_8_MODIFY(r, x) \
   (((x) & 0x0000003ful) | ((r) & 0xffffffc0ul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_GEN_CTRL_1 */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_GEN_CTRL_1 */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_GEN_CTRL_1.RSVDP_31 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_31_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_31_LSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_31_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_31_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_31_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_31_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_31_FIELD_MASK 0x80000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_31_GET(x) \
   (((x) & 0x80000000ul) >> 31)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_31_SET(x) \
   (((x) << 31) & 0x80000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_31_MODIFY(r, x) \
   ((((x) << 31) & 0x80000000ul) | ((r) & 0x7ffffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_GEN_CTRL_1.TX_LANE_FLIP_EN */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_TX_LANE_FLIP_EN_MSB 30u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_TX_LANE_FLIP_EN_LSB 30u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_TX_LANE_FLIP_EN_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_TX_LANE_FLIP_EN_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_TX_LANE_FLIP_EN_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_TX_LANE_FLIP_EN_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_TX_LANE_FLIP_EN_FIELD_MASK 0x40000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_TX_LANE_FLIP_EN_GET(x) \
   (((x) & 0x40000000ul) >> 30)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_TX_LANE_FLIP_EN_SET(x) \
   (((x) << 30) & 0x40000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_TX_LANE_FLIP_EN_MODIFY(r, x) \
   ((((x) << 30) & 0x40000000ul) | ((r) & 0xbffffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_GEN_CTRL_1.RSVDP_29 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_29_MSB 29u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_29_LSB 24u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_29_WIDTH 6u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_29_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_29_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_29_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_29_FIELD_MASK 0x3f000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_29_GET(x) \
   (((x) & 0x3f000000ul) >> 24)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_29_SET(x) \
   (((x) << 24) & 0x3f000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_29_MODIFY(r, x) \
   ((((x) << 24) & 0x3f000000ul) | ((r) & 0xc0fffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_GEN_CTRL_1.RSVDP_23 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_23_MSB 23u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_23_LSB 23u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_23_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_23_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_23_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_23_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_23_FIELD_MASK 0x00800000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_23_GET(x) \
   (((x) & 0x00800000ul) >> 23)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_23_SET(x) \
   (((x) << 23) & 0x00800000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_23_MODIFY(r, x) \
   ((((x) << 23) & 0x00800000ul) | ((r) & 0xff7ffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_GEN_CTRL_1.RX_LANE_FLIP_EN */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RX_LANE_FLIP_EN_MSB 22u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RX_LANE_FLIP_EN_LSB 22u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RX_LANE_FLIP_EN_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RX_LANE_FLIP_EN_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RX_LANE_FLIP_EN_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RX_LANE_FLIP_EN_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RX_LANE_FLIP_EN_FIELD_MASK 0x00400000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RX_LANE_FLIP_EN_GET(x) \
   (((x) & 0x00400000ul) >> 22)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RX_LANE_FLIP_EN_SET(x) \
   (((x) << 22) & 0x00400000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RX_LANE_FLIP_EN_MODIFY(r, x) \
   ((((x) << 22) & 0x00400000ul) | ((r) & 0xffbffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_GEN_CTRL_1.RSVDP_21 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_21_MSB 21u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_21_LSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_21_WIDTH 6u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_21_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_21_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_21_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_21_FIELD_MASK 0x003f0000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_21_GET(x) \
   (((x) & 0x003f0000ul) >> 16)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_21_SET(x) \
   (((x) << 16) & 0x003f0000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_21_MODIFY(r, x) \
   ((((x) << 16) & 0x003f0000ul) | ((r) & 0xffc0fffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_GEN_CTRL_1.RSVDP_15 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_15_MSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_15_LSB 9u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_15_WIDTH 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_15_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_15_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_15_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_15_FIELD_MASK 0x0000fe00ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_15_GET(x) \
   (((x) & 0x0000fe00ul) >> 9)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_15_SET(x) \
   (((x) << 9) & 0x0000fe00ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_15_MODIFY(r, x) \
   ((((x) << 9) & 0x0000fe00ul) | ((r) & 0xffff01fful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_GEN_CTRL_1.SRIS_MODE */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_SRIS_MODE_MSB 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_SRIS_MODE_LSB 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_SRIS_MODE_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_SRIS_MODE_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_SRIS_MODE_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_SRIS_MODE_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_SRIS_MODE_FIELD_MASK 0x00000100ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_SRIS_MODE_GET(x) \
   (((x) & 0x00000100ul) >> 8)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_SRIS_MODE_SET(x) \
   (((x) << 8) & 0x00000100ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_SRIS_MODE_MODIFY(r, x) \
   ((((x) << 8) & 0x00000100ul) | ((r) & 0xfffffefful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_GEN_CTRL_1.RSVDP_7 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_7_MSB 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_7_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_7_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_7_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_7_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_7_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_7_FIELD_MASK 0x000000fful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_7_GET(x) \
   ((x) & 0x000000fful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_7_SET(x) \
   ((x) & 0x000000fful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_1_RSVDP_7_MODIFY(r, x) \
   (((x) & 0x000000fful) | ((r) & 0xffffff00ul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_GEN_CTRL_2 */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_GEN_CTRL_2 */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_GEN_CTRL_2.RSVDP_31 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_RSVDP_31_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_RSVDP_31_LSB 18u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_RSVDP_31_WIDTH 14u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_RSVDP_31_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_RSVDP_31_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_RSVDP_31_RESET 0x0000u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_RSVDP_31_FIELD_MASK 0xfffc0000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_RSVDP_31_GET(x) \
   (((x) & 0xfffc0000ul) >> 18)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_RSVDP_31_SET(x) \
   (((x) << 18) & 0xfffc0000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_RSVDP_31_MODIFY(r, x) \
   ((((x) << 18) & 0xfffc0000ul) | ((r) & 0x0003fffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_GEN_CTRL_2.SLV_AW_ATU_BYPASS */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AW_ATU_BYPASS_MSB 17u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AW_ATU_BYPASS_LSB 17u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AW_ATU_BYPASS_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AW_ATU_BYPASS_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AW_ATU_BYPASS_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AW_ATU_BYPASS_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AW_ATU_BYPASS_FIELD_MASK 0x00020000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AW_ATU_BYPASS_GET(x) \
   (((x) & 0x00020000ul) >> 17)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AW_ATU_BYPASS_SET(x) \
   (((x) << 17) & 0x00020000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AW_ATU_BYPASS_MODIFY(r, x) \
   ((((x) << 17) & 0x00020000ul) | ((r) & 0xfffdfffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_GEN_CTRL_2.SLV_AR_ATU_BYPASS */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AR_ATU_BYPASS_MSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AR_ATU_BYPASS_LSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AR_ATU_BYPASS_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AR_ATU_BYPASS_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AR_ATU_BYPASS_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AR_ATU_BYPASS_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AR_ATU_BYPASS_FIELD_MASK 0x00010000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AR_ATU_BYPASS_GET(x) \
   (((x) & 0x00010000ul) >> 16)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AR_ATU_BYPASS_SET(x) \
   (((x) << 16) & 0x00010000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AR_ATU_BYPASS_MODIFY(r, x) \
   ((((x) << 16) & 0x00010000ul) | ((r) & 0xfffefffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_GEN_CTRL_2.SLV_AW_RO */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AW_RO_MSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AW_RO_LSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AW_RO_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AW_RO_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AW_RO_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AW_RO_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AW_RO_FIELD_MASK 0x00008000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AW_RO_GET(x) \
   (((x) & 0x00008000ul) >> 15)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AW_RO_SET(x) \
   (((x) << 15) & 0x00008000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AW_RO_MODIFY(r, x) \
   ((((x) << 15) & 0x00008000ul) | ((r) & 0xffff7ffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_GEN_CTRL_2.SLV_AR_RO */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AR_RO_MSB 14u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AR_RO_LSB 14u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AR_RO_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AR_RO_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AR_RO_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AR_RO_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AR_RO_FIELD_MASK 0x00004000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AR_RO_GET(x) \
   (((x) & 0x00004000ul) >> 14)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AR_RO_SET(x) \
   (((x) << 14) & 0x00004000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AR_RO_MODIFY(r, x) \
   ((((x) << 14) & 0x00004000ul) | ((r) & 0xffffbffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_GEN_CTRL_2.SLV_AW_NS */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AW_NS_MSB 13u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AW_NS_LSB 13u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AW_NS_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AW_NS_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AW_NS_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AW_NS_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AW_NS_FIELD_MASK 0x00002000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AW_NS_GET(x) \
   (((x) & 0x00002000ul) >> 13)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AW_NS_SET(x) \
   (((x) << 13) & 0x00002000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AW_NS_MODIFY(r, x) \
   ((((x) << 13) & 0x00002000ul) | ((r) & 0xffffdffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_GEN_CTRL_2.SLV_AR_NS */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AR_NS_MSB 12u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AR_NS_LSB 12u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AR_NS_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AR_NS_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AR_NS_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AR_NS_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AR_NS_FIELD_MASK 0x00001000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AR_NS_GET(x) \
   (((x) & 0x00001000ul) >> 12)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AR_NS_SET(x) \
   (((x) << 12) & 0x00001000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_AR_NS_MODIFY(r, x) \
   ((((x) << 12) & 0x00001000ul) | ((r) & 0xffffeffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_GEN_CTRL_2.PCIE1_MISC_OVERRIDE */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_PCIE1_MISC_OVERRIDE_MSB 11u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_PCIE1_MISC_OVERRIDE_LSB 11u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_PCIE1_MISC_OVERRIDE_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_PCIE1_MISC_OVERRIDE_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_PCIE1_MISC_OVERRIDE_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_PCIE1_MISC_OVERRIDE_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_PCIE1_MISC_OVERRIDE_FIELD_MASK 0x00000800ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_PCIE1_MISC_OVERRIDE_GET(x) \
   (((x) & 0x00000800ul) >> 11)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_PCIE1_MISC_OVERRIDE_SET(x) \
   (((x) << 11) & 0x00000800ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_PCIE1_MISC_OVERRIDE_MODIFY(r, x) \
   ((((x) << 11) & 0x00000800ul) | ((r) & 0xfffff7fful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_GEN_CTRL_2.DBI_ACLK_UNGATE */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_DBI_ACLK_UNGATE_MSB 10u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_DBI_ACLK_UNGATE_LSB 10u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_DBI_ACLK_UNGATE_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_DBI_ACLK_UNGATE_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_DBI_ACLK_UNGATE_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_DBI_ACLK_UNGATE_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_DBI_ACLK_UNGATE_FIELD_MASK 0x00000400ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_DBI_ACLK_UNGATE_GET(x) \
   (((x) & 0x00000400ul) >> 10)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_DBI_ACLK_UNGATE_SET(x) \
   (((x) << 10) & 0x00000400ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_DBI_ACLK_UNGATE_MODIFY(r, x) \
   ((((x) << 10) & 0x00000400ul) | ((r) & 0xfffffbfful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_GEN_CTRL_2.SLV_ACLK_UNGATE */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_ACLK_UNGATE_MSB 9u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_ACLK_UNGATE_LSB 9u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_ACLK_UNGATE_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_ACLK_UNGATE_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_ACLK_UNGATE_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_ACLK_UNGATE_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_ACLK_UNGATE_FIELD_MASK 0x00000200ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_ACLK_UNGATE_GET(x) \
   (((x) & 0x00000200ul) >> 9)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_ACLK_UNGATE_SET(x) \
   (((x) << 9) & 0x00000200ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_SLV_ACLK_UNGATE_MODIFY(r, x) \
   ((((x) << 9) & 0x00000200ul) | ((r) & 0xfffffdfful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_GEN_CTRL_2.MSTR_ACLK_UNGATE */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_MSTR_ACLK_UNGATE_MSB 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_MSTR_ACLK_UNGATE_LSB 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_MSTR_ACLK_UNGATE_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_MSTR_ACLK_UNGATE_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_MSTR_ACLK_UNGATE_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_MSTR_ACLK_UNGATE_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_MSTR_ACLK_UNGATE_FIELD_MASK 0x00000100ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_MSTR_ACLK_UNGATE_GET(x) \
   (((x) & 0x00000100ul) >> 8)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_MSTR_ACLK_UNGATE_SET(x) \
   (((x) << 8) & 0x00000100ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_MSTR_ACLK_UNGATE_MODIFY(r, x) \
   ((((x) << 8) & 0x00000100ul) | ((r) & 0xfffffefful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_GEN_CTRL_2.RSVDP_7 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_RSVDP_7_MSB 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_RSVDP_7_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_RSVDP_7_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_RSVDP_7_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_RSVDP_7_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_RSVDP_7_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_RSVDP_7_FIELD_MASK 0x000000fful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_RSVDP_7_GET(x) \
   ((x) & 0x000000fful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_RSVDP_7_SET(x) \
   ((x) & 0x000000fful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_2_RSVDP_7_MODIFY(r, x) \
   (((x) & 0x000000fful) | ((r) & 0xffffff00ul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_GEN_CTRL_3 */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_GEN_CTRL_3 */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_GEN_CTRL_3.RSVDP_31 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RSVDP_31_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RSVDP_31_LSB 30u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RSVDP_31_WIDTH 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RSVDP_31_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RSVDP_31_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RSVDP_31_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RSVDP_31_FIELD_MASK 0xc0000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RSVDP_31_GET(x) \
   (((x) & 0xc0000000ul) >> 30)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RSVDP_31_SET(x) \
   (((x) << 30) & 0xc0000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RSVDP_31_MODIFY(r, x) \
   ((((x) << 30) & 0xc0000000ul) | ((r) & 0x3ffffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_GEN_CTRL_3.DBG_SEL_PHY_LANE */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBG_SEL_PHY_LANE_MSB 29u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBG_SEL_PHY_LANE_LSB 28u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBG_SEL_PHY_LANE_WIDTH 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBG_SEL_PHY_LANE_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBG_SEL_PHY_LANE_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBG_SEL_PHY_LANE_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBG_SEL_PHY_LANE_FIELD_MASK 0x30000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBG_SEL_PHY_LANE_GET(x) \
   (((x) & 0x30000000ul) >> 28)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBG_SEL_PHY_LANE_SET(x) \
   (((x) << 28) & 0x30000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBG_SEL_PHY_LANE_MODIFY(r, x) \
   ((((x) << 28) & 0x30000000ul) | ((r) & 0xcffffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_GEN_CTRL_3.RSVDP_24 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RSVDP_24_MSB 27u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RSVDP_24_LSB 26u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RSVDP_24_WIDTH 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RSVDP_24_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RSVDP_24_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RSVDP_24_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RSVDP_24_FIELD_MASK 0x0c000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RSVDP_24_GET(x) \
   (((x) & 0x0c000000ul) >> 26)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RSVDP_24_SET(x) \
   (((x) << 26) & 0x0c000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RSVDP_24_MODIFY(r, x) \
   ((((x) << 26) & 0x0c000000ul) | ((r) & 0xf3fffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_GEN_CTRL_3.DBG_SEL_GROUP */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBG_SEL_GROUP_MSB 25u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBG_SEL_GROUP_LSB 24u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBG_SEL_GROUP_WIDTH 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBG_SEL_GROUP_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBG_SEL_GROUP_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBG_SEL_GROUP_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBG_SEL_GROUP_FIELD_MASK 0x03000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBG_SEL_GROUP_GET(x) \
   (((x) & 0x03000000ul) >> 24)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBG_SEL_GROUP_SET(x) \
   (((x) << 24) & 0x03000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBG_SEL_GROUP_MODIFY(r, x) \
   ((((x) << 24) & 0x03000000ul) | ((r) & 0xfcfffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_GEN_CTRL_3.RSVDP_23 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RSVDP_23_MSB 23u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RSVDP_23_LSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RSVDP_23_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RSVDP_23_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RSVDP_23_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RSVDP_23_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RSVDP_23_FIELD_MASK 0x00ff0000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RSVDP_23_GET(x) \
   (((x) & 0x00ff0000ul) >> 16)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RSVDP_23_SET(x) \
   (((x) << 16) & 0x00ff0000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RSVDP_23_MODIFY(r, x) \
   ((((x) << 16) & 0x00ff0000ul) | ((r) & 0xff00fffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_GEN_CTRL_3.DIAG_CTRL_BUS */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DIAG_CTRL_BUS_MSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DIAG_CTRL_BUS_LSB 13u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DIAG_CTRL_BUS_WIDTH 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DIAG_CTRL_BUS_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DIAG_CTRL_BUS_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DIAG_CTRL_BUS_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DIAG_CTRL_BUS_FIELD_MASK 0x0000e000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DIAG_CTRL_BUS_GET(x) \
   (((x) & 0x0000e000ul) >> 13)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DIAG_CTRL_BUS_SET(x) \
   (((x) << 13) & 0x0000e000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DIAG_CTRL_BUS_MODIFY(r, x) \
   ((((x) << 13) & 0x0000e000ul) | ((r) & 0xffff1ffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_GEN_CTRL_3.DBI_RO_WR_DISABLE */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBI_RO_WR_DISABLE_MSB 12u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBI_RO_WR_DISABLE_LSB 12u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBI_RO_WR_DISABLE_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBI_RO_WR_DISABLE_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBI_RO_WR_DISABLE_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBI_RO_WR_DISABLE_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBI_RO_WR_DISABLE_FIELD_MASK 0x00001000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBI_RO_WR_DISABLE_GET(x) \
   (((x) & 0x00001000ul) >> 12)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBI_RO_WR_DISABLE_SET(x) \
   (((x) << 12) & 0x00001000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBI_RO_WR_DISABLE_MODIFY(r, x) \
   ((((x) << 12) & 0x00001000ul) | ((r) & 0xffffeffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_GEN_CTRL_3.RSVDP_11 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RSVDP_11_MSB 11u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RSVDP_11_LSB 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RSVDP_11_WIDTH 4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RSVDP_11_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RSVDP_11_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RSVDP_11_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RSVDP_11_FIELD_MASK 0x00000f00ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RSVDP_11_GET(x) \
   (((x) & 0x00000f00ul) >> 8)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RSVDP_11_SET(x) \
   (((x) << 8) & 0x00000f00ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RSVDP_11_MODIFY(r, x) \
   ((((x) << 8) & 0x00000f00ul) | ((r) & 0xfffff0fful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_GEN_CTRL_3.DBG_SEL_DWORD */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBG_SEL_DWORD_MSB 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBG_SEL_DWORD_LSB 6u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBG_SEL_DWORD_WIDTH 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBG_SEL_DWORD_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBG_SEL_DWORD_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBG_SEL_DWORD_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBG_SEL_DWORD_FIELD_MASK 0x000000c0ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBG_SEL_DWORD_GET(x) \
   (((x) & 0x000000c0ul) >> 6)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBG_SEL_DWORD_SET(x) \
   (((x) << 6) & 0x000000c0ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBG_SEL_DWORD_MODIFY(r, x) \
   ((((x) << 6) & 0x000000c0ul) | ((r) & 0xffffff3ful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_GEN_CTRL_3.DBG_SEL_BYTE */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBG_SEL_BYTE_MSB 5u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBG_SEL_BYTE_LSB 4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBG_SEL_BYTE_WIDTH 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBG_SEL_BYTE_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBG_SEL_BYTE_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBG_SEL_BYTE_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBG_SEL_BYTE_FIELD_MASK 0x00000030ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBG_SEL_BYTE_GET(x) \
   (((x) & 0x00000030ul) >> 4)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBG_SEL_BYTE_SET(x) \
   (((x) << 4) & 0x00000030ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_DBG_SEL_BYTE_MODIFY(r, x) \
   ((((x) << 4) & 0x00000030ul) | ((r) & 0xffffffcful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_GEN_CTRL_3.RAS_DES_SD_HOLD_LTSSM */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RAS_DES_SD_HOLD_LTSSM_MSB 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RAS_DES_SD_HOLD_LTSSM_LSB 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RAS_DES_SD_HOLD_LTSSM_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RAS_DES_SD_HOLD_LTSSM_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RAS_DES_SD_HOLD_LTSSM_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RAS_DES_SD_HOLD_LTSSM_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RAS_DES_SD_HOLD_LTSSM_FIELD_MASK 0x00000008ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RAS_DES_SD_HOLD_LTSSM_GET(x) \
   (((x) & 0x00000008ul) >> 3)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RAS_DES_SD_HOLD_LTSSM_SET(x) \
   (((x) << 3) & 0x00000008ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_RAS_DES_SD_HOLD_LTSSM_MODIFY(r, x) \
   ((((x) << 3) & 0x00000008ul) | ((r) & 0xfffffff7ul))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_GEN_CTRL_3.HOT_RESET */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_HOT_RESET_MSB 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_HOT_RESET_LSB 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_HOT_RESET_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_HOT_RESET_READ_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_HOT_RESET_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_HOT_RESET_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_HOT_RESET_FIELD_MASK 0x00000004ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_HOT_RESET_GET(x) \
   (((x) & 0x00000004ul) >> 2)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_HOT_RESET_SET(x) \
   (((x) << 2) & 0x00000004ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_HOT_RESET_MODIFY(r, x) \
   ((((x) << 2) & 0x00000004ul) | ((r) & 0xfffffffbul))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_GEN_CTRL_3.CRS_EN */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_CRS_EN_MSB 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_CRS_EN_LSB 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_CRS_EN_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_CRS_EN_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_CRS_EN_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_CRS_EN_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_CRS_EN_FIELD_MASK 0x00000002ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_CRS_EN_GET(x) \
   (((x) & 0x00000002ul) >> 1)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_CRS_EN_SET(x) \
   (((x) << 1) & 0x00000002ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_CRS_EN_MODIFY(r, x) \
   ((((x) << 1) & 0x00000002ul) | ((r) & 0xfffffffdul))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_GEN_CTRL_3.LTSSM_EN */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_LTSSM_EN_MSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_LTSSM_EN_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_LTSSM_EN_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_LTSSM_EN_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_LTSSM_EN_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_LTSSM_EN_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_LTSSM_EN_FIELD_MASK 0x00000001ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_LTSSM_EN_GET(x) \
   ((x) & 0x00000001ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_LTSSM_EN_SET(x) \
   ((x) & 0x00000001ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_3_LTSSM_EN_MODIFY(r, x) \
   (((x) & 0x00000001ul) | ((r) & 0xfffffffeul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_GEN_CTRL_4 */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_GEN_CTRL_4 */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_GEN_CTRL_4.CRS_EN_CLR_MASK */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_CRS_EN_CLR_MASK_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_CRS_EN_CLR_MASK_LSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_CRS_EN_CLR_MASK_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_CRS_EN_CLR_MASK_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_CRS_EN_CLR_MASK_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_CRS_EN_CLR_MASK_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_CRS_EN_CLR_MASK_FIELD_MASK 0x80000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_CRS_EN_CLR_MASK_GET(x) \
   (((x) & 0x80000000ul) >> 31)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_CRS_EN_CLR_MASK_SET(x) \
   (((x) << 31) & 0x80000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_CRS_EN_CLR_MASK_MODIFY(r, x) \
   ((((x) << 31) & 0x80000000ul) | ((r) & 0x7ffffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_GEN_CTRL_4.LTSSM_EN_CLR_MASK */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_LTSSM_EN_CLR_MASK_MSB 30u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_LTSSM_EN_CLR_MASK_LSB 30u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_LTSSM_EN_CLR_MASK_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_LTSSM_EN_CLR_MASK_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_LTSSM_EN_CLR_MASK_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_LTSSM_EN_CLR_MASK_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_LTSSM_EN_CLR_MASK_FIELD_MASK 0x40000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_LTSSM_EN_CLR_MASK_GET(x) \
   (((x) & 0x40000000ul) >> 30)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_LTSSM_EN_CLR_MASK_SET(x) \
   (((x) << 30) & 0x40000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_LTSSM_EN_CLR_MASK_MODIFY(r, x) \
   ((((x) << 30) & 0x40000000ul) | ((r) & 0xbffffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_GEN_CTRL_4.RAS_DES_TBA_CTRL */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_RAS_DES_TBA_CTRL_MSB 29u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_RAS_DES_TBA_CTRL_LSB 28u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_RAS_DES_TBA_CTRL_WIDTH 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_RAS_DES_TBA_CTRL_READ_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_RAS_DES_TBA_CTRL_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_RAS_DES_TBA_CTRL_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_RAS_DES_TBA_CTRL_FIELD_MASK 0x30000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_RAS_DES_TBA_CTRL_GET(x) \
   (((x) & 0x30000000ul) >> 28)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_RAS_DES_TBA_CTRL_SET(x) \
   (((x) << 28) & 0x30000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_RAS_DES_TBA_CTRL_MODIFY(r, x) \
   ((((x) << 28) & 0x30000000ul) | ((r) & 0xcffffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_GEN_CTRL_4.DBG_PBA */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_DBG_PBA_MSB 27u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_DBG_PBA_LSB 27u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_DBG_PBA_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_DBG_PBA_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_DBG_PBA_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_DBG_PBA_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_DBG_PBA_FIELD_MASK 0x08000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_DBG_PBA_GET(x) \
   (((x) & 0x08000000ul) >> 27)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_DBG_PBA_SET(x) \
   (((x) << 27) & 0x08000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_DBG_PBA_MODIFY(r, x) \
   ((((x) << 27) & 0x08000000ul) | ((r) & 0xf7fffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_GEN_CTRL_4.DBG_TABLE */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_DBG_TABLE_MSB 26u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_DBG_TABLE_LSB 26u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_DBG_TABLE_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_DBG_TABLE_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_DBG_TABLE_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_DBG_TABLE_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_DBG_TABLE_FIELD_MASK 0x04000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_DBG_TABLE_GET(x) \
   (((x) & 0x04000000ul) >> 26)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_DBG_TABLE_SET(x) \
   (((x) << 26) & 0x04000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_DBG_TABLE_MODIFY(r, x) \
   ((((x) << 26) & 0x04000000ul) | ((r) & 0xfbfffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_GEN_CTRL_4.RSVDP_25 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_RSVDP_25_MSB 25u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_RSVDP_25_LSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_RSVDP_25_WIDTH 10u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_RSVDP_25_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_RSVDP_25_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_RSVDP_25_RESET 0x000u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_RSVDP_25_FIELD_MASK 0x03ff0000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_RSVDP_25_GET(x) \
   (((x) & 0x03ff0000ul) >> 16)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_RSVDP_25_SET(x) \
   (((x) << 16) & 0x03ff0000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_RSVDP_25_MODIFY(r, x) \
   ((((x) << 16) & 0x03ff0000ul) | ((r) & 0xfc00fffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_GEN_CTRL_4.RSVDP_15 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_RSVDP_15_MSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_RSVDP_15_LSB 11u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_RSVDP_15_WIDTH 5u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_RSVDP_15_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_RSVDP_15_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_RSVDP_15_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_RSVDP_15_FIELD_MASK 0x0000f800ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_RSVDP_15_GET(x) \
   (((x) & 0x0000f800ul) >> 11)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_RSVDP_15_SET(x) \
   (((x) << 11) & 0x0000f800ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_RSVDP_15_MODIFY(r, x) \
   ((((x) << 11) & 0x0000f800ul) | ((r) & 0xffff07fful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_GEN_CTRL_4.APP_MARGINING_SOFTWARE_READY */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_APP_MARGINING_SOFTWARE_READY_MSB 10u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_APP_MARGINING_SOFTWARE_READY_LSB 10u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_APP_MARGINING_SOFTWARE_READY_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_APP_MARGINING_SOFTWARE_READY_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_APP_MARGINING_SOFTWARE_READY_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_APP_MARGINING_SOFTWARE_READY_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_APP_MARGINING_SOFTWARE_READY_FIELD_MASK 0x00000400ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_APP_MARGINING_SOFTWARE_READY_GET(x) \
   (((x) & 0x00000400ul) >> 10)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_APP_MARGINING_SOFTWARE_READY_SET(x) \
   (((x) << 10) & 0x00000400ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_APP_MARGINING_SOFTWARE_READY_MODIFY(r, x) \
   ((((x) << 10) & 0x00000400ul) | ((r) & 0xfffffbfful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_GEN_CTRL_4.APP_MARGINING_READY */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_APP_MARGINING_READY_MSB 9u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_APP_MARGINING_READY_LSB 9u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_APP_MARGINING_READY_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_APP_MARGINING_READY_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_APP_MARGINING_READY_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_APP_MARGINING_READY_RESET 0x1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_APP_MARGINING_READY_FIELD_MASK 0x00000200ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_APP_MARGINING_READY_GET(x) \
   (((x) & 0x00000200ul) >> 9)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_APP_MARGINING_READY_SET(x) \
   (((x) << 9) & 0x00000200ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_APP_MARGINING_READY_MODIFY(r, x) \
   ((((x) << 9) & 0x00000200ul) | ((r) & 0xfffffdfful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_GEN_CTRL_4.APP_DRS_READY */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_APP_DRS_READY_MSB 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_APP_DRS_READY_LSB 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_APP_DRS_READY_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_APP_DRS_READY_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_APP_DRS_READY_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_APP_DRS_READY_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_APP_DRS_READY_FIELD_MASK 0x00000100ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_APP_DRS_READY_GET(x) \
   (((x) & 0x00000100ul) >> 8)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_APP_DRS_READY_SET(x) \
   (((x) << 8) & 0x00000100ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_APP_DRS_READY_MODIFY(r, x) \
   ((((x) << 8) & 0x00000100ul) | ((r) & 0xfffffefful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_GEN_CTRL_4.APP_PF_FRS_READY */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_APP_PF_FRS_READY_MSB 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_APP_PF_FRS_READY_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_APP_PF_FRS_READY_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_APP_PF_FRS_READY_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_APP_PF_FRS_READY_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_APP_PF_FRS_READY_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_APP_PF_FRS_READY_FIELD_MASK 0x000000fful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_APP_PF_FRS_READY_GET(x) \
   ((x) & 0x000000fful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_APP_PF_FRS_READY_SET(x) \
   ((x) & 0x000000fful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_GEN_CTRL_4_APP_PF_FRS_READY_MODIFY(r, x) \
   (((x) & 0x000000fful) | ((r) & 0xffffff00ul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_PM_CTRL */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_PM_CTRL */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_PM_CTRL.BEACON_INT_EN */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_BEACON_INT_EN_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_BEACON_INT_EN_LSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_BEACON_INT_EN_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_BEACON_INT_EN_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_BEACON_INT_EN_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_BEACON_INT_EN_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_BEACON_INT_EN_FIELD_MASK 0x80000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_BEACON_INT_EN_GET(x) \
   (((x) & 0x80000000ul) >> 31)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_BEACON_INT_EN_SET(x) \
   (((x) << 31) & 0x80000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_BEACON_INT_EN_MODIFY(r, x) \
   ((((x) << 31) & 0x80000000ul) | ((r) & 0x7ffffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_PM_CTRL.RSVDP_30 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_RSVDP_30_MSB 30u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_RSVDP_30_LSB 23u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_RSVDP_30_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_RSVDP_30_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_RSVDP_30_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_RSVDP_30_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_RSVDP_30_FIELD_MASK 0x7f800000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_RSVDP_30_GET(x) \
   (((x) & 0x7f800000ul) >> 23)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_RSVDP_30_SET(x) \
   (((x) << 23) & 0x7f800000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_RSVDP_30_MODIFY(r, x) \
   ((((x) << 23) & 0x7f800000ul) | ((r) & 0x807ffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_PM_CTRL.APP_L1SUB_DISABLE */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_APP_L1SUB_DISABLE_MSB 22u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_APP_L1SUB_DISABLE_LSB 22u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_APP_L1SUB_DISABLE_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_APP_L1SUB_DISABLE_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_APP_L1SUB_DISABLE_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_APP_L1SUB_DISABLE_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_APP_L1SUB_DISABLE_FIELD_MASK 0x00400000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_APP_L1SUB_DISABLE_GET(x) \
   (((x) & 0x00400000ul) >> 22)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_APP_L1SUB_DISABLE_SET(x) \
   (((x) << 22) & 0x00400000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_APP_L1SUB_DISABLE_MODIFY(r, x) \
   ((((x) << 22) & 0x00400000ul) | ((r) & 0xffbffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_PM_CTRL.APP_CLK_PM_EN */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_APP_CLK_PM_EN_MSB 21u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_APP_CLK_PM_EN_LSB 21u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_APP_CLK_PM_EN_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_APP_CLK_PM_EN_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_APP_CLK_PM_EN_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_APP_CLK_PM_EN_RESET 0x1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_APP_CLK_PM_EN_FIELD_MASK 0x00200000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_APP_CLK_PM_EN_GET(x) \
   (((x) & 0x00200000ul) >> 21)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_APP_CLK_PM_EN_SET(x) \
   (((x) << 21) & 0x00200000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_APP_CLK_PM_EN_MODIFY(r, x) \
   ((((x) << 21) & 0x00200000ul) | ((r) & 0xffdffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_PM_CTRL.APP_CLK_REQ */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_APP_CLK_REQ_MSB 20u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_APP_CLK_REQ_LSB 20u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_APP_CLK_REQ_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_APP_CLK_REQ_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_APP_CLK_REQ_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_APP_CLK_REQ_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_APP_CLK_REQ_FIELD_MASK 0x00100000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_APP_CLK_REQ_GET(x) \
   (((x) & 0x00100000ul) >> 20)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_APP_CLK_REQ_SET(x) \
   (((x) << 20) & 0x00100000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_APP_CLK_REQ_MODIFY(r, x) \
   ((((x) << 20) & 0x00100000ul) | ((r) & 0xffeffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_PM_CTRL.READY_ENTER_L23 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_READY_ENTER_L23_MSB 19u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_READY_ENTER_L23_LSB 19u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_READY_ENTER_L23_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_READY_ENTER_L23_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_READY_ENTER_L23_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_READY_ENTER_L23_RESET 0x1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_READY_ENTER_L23_FIELD_MASK 0x00080000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_READY_ENTER_L23_GET(x) \
   (((x) & 0x00080000ul) >> 19)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_READY_ENTER_L23_SET(x) \
   (((x) << 19) & 0x00080000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_READY_ENTER_L23_MODIFY(r, x) \
   ((((x) << 19) & 0x00080000ul) | ((r) & 0xfff7fffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_PM_CTRL.EXIT_ASPM_L1 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_EXIT_ASPM_L1_MSB 18u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_EXIT_ASPM_L1_LSB 18u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_EXIT_ASPM_L1_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_EXIT_ASPM_L1_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_EXIT_ASPM_L1_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_EXIT_ASPM_L1_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_EXIT_ASPM_L1_FIELD_MASK 0x00040000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_EXIT_ASPM_L1_GET(x) \
   (((x) & 0x00040000ul) >> 18)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_EXIT_ASPM_L1_SET(x) \
   (((x) << 18) & 0x00040000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_EXIT_ASPM_L1_MODIFY(r, x) \
   ((((x) << 18) & 0x00040000ul) | ((r) & 0xfffbfffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_PM_CTRL.ENTER_ASPM_L1 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_ENTER_ASPM_L1_MSB 17u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_ENTER_ASPM_L1_LSB 17u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_ENTER_ASPM_L1_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_ENTER_ASPM_L1_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_ENTER_ASPM_L1_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_ENTER_ASPM_L1_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_ENTER_ASPM_L1_FIELD_MASK 0x00020000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_ENTER_ASPM_L1_GET(x) \
   (((x) & 0x00020000ul) >> 17)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_ENTER_ASPM_L1_SET(x) \
   (((x) << 17) & 0x00020000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_ENTER_ASPM_L1_MODIFY(r, x) \
   ((((x) << 17) & 0x00020000ul) | ((r) & 0xfffdfffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_PM_CTRL.PM_PME_REQ */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_PM_PME_REQ_MSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_PM_PME_REQ_LSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_PM_PME_REQ_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_PM_PME_REQ_READ_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_PM_PME_REQ_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_PM_PME_REQ_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_PM_PME_REQ_FIELD_MASK 0x00010000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_PM_PME_REQ_GET(x) \
   (((x) & 0x00010000ul) >> 16)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_PM_PME_REQ_SET(x) \
   (((x) << 16) & 0x00010000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_PM_PME_REQ_MODIFY(r, x) \
   ((((x) << 16) & 0x00010000ul) | ((r) & 0xfffefffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_PM_CTRL.RSVDP_15 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_RSVDP_15_MSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_RSVDP_15_LSB 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_RSVDP_15_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_RSVDP_15_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_RSVDP_15_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_RSVDP_15_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_RSVDP_15_FIELD_MASK 0x0000ff00ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_RSVDP_15_GET(x) \
   (((x) & 0x0000ff00ul) >> 8)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_RSVDP_15_SET(x) \
   (((x) << 8) & 0x0000ff00ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_RSVDP_15_MODIFY(r, x) \
   ((((x) << 8) & 0x0000ff00ul) | ((r) & 0xffff00fful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_PM_CTRL.RSVDP_7 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_RSVDP_7_MSB 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_RSVDP_7_LSB 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_RSVDP_7_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_RSVDP_7_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_RSVDP_7_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_RSVDP_7_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_RSVDP_7_FIELD_MASK 0x00000080ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_RSVDP_7_GET(x) \
   (((x) & 0x00000080ul) >> 7)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_RSVDP_7_SET(x) \
   (((x) << 7) & 0x00000080ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_RSVDP_7_MODIFY(r, x) \
   ((((x) << 7) & 0x00000080ul) | ((r) & 0xffffff7ful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_PM_CTRL.RSVDP_6 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_RSVDP_6_MSB 6u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_RSVDP_6_LSB 5u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_RSVDP_6_WIDTH 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_RSVDP_6_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_RSVDP_6_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_RSVDP_6_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_RSVDP_6_FIELD_MASK 0x00000060ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_RSVDP_6_GET(x) \
   (((x) & 0x00000060ul) >> 5)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_RSVDP_6_SET(x) \
   (((x) << 5) & 0x00000060ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_RSVDP_6_MODIFY(r, x) \
   ((((x) << 5) & 0x00000060ul) | ((r) & 0xffffff9ful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_PM_CTRL.PME_PF_INDEX */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_PME_PF_INDEX_MSB 4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_PME_PF_INDEX_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_PME_PF_INDEX_WIDTH 5u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_PME_PF_INDEX_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_PME_PF_INDEX_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_PME_PF_INDEX_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_PME_PF_INDEX_FIELD_MASK 0x0000001ful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_PME_PF_INDEX_GET(x) \
   ((x) & 0x0000001ful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_PME_PF_INDEX_SET(x) \
   ((x) & 0x0000001ful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_CTRL_PME_PF_INDEX_MODIFY(r, x) \
   (((x) & 0x0000001ful) | ((r) & 0xffffffe0ul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_PM_STS */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_PM_STS */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_PM_STS.BEACON_INT_STS */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_BEACON_INT_STS_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_BEACON_INT_STS_LSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_BEACON_INT_STS_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_BEACON_INT_STS_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_BEACON_INT_STS_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_BEACON_INT_STS_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_BEACON_INT_STS_FIELD_MASK 0x80000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_BEACON_INT_STS_GET(x) \
   (((x) & 0x80000000ul) >> 31)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_BEACON_INT_STS_SET(x) \
   (((x) << 31) & 0x80000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_BEACON_INT_STS_MODIFY(r, x) \
   ((((x) << 31) & 0x80000000ul) | ((r) & 0x7ffffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_PM_STS.PM_MASTER_STATE */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_MASTER_STATE_MSB 30u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_MASTER_STATE_LSB 26u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_MASTER_STATE_WIDTH 5u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_MASTER_STATE_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_MASTER_STATE_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_MASTER_STATE_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_MASTER_STATE_FIELD_MASK 0x7c000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_MASTER_STATE_GET(x) \
   (((x) & 0x7c000000ul) >> 26)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_MASTER_STATE_SET(x) \
   (((x) << 26) & 0x7c000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_MASTER_STATE_MODIFY(r, x) \
   ((((x) << 26) & 0x7c000000ul) | ((r) & 0x83fffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_PM_STS.PM_SLAVE_STATE */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_SLAVE_STATE_MSB 25u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_SLAVE_STATE_LSB 21u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_SLAVE_STATE_WIDTH 5u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_SLAVE_STATE_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_SLAVE_STATE_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_SLAVE_STATE_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_SLAVE_STATE_FIELD_MASK 0x03e00000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_SLAVE_STATE_GET(x) \
   (((x) & 0x03e00000ul) >> 21)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_SLAVE_STATE_SET(x) \
   (((x) << 21) & 0x03e00000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_SLAVE_STATE_MODIFY(r, x) \
   ((((x) << 21) & 0x03e00000ul) | ((r) & 0xfc1ffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_PM_STS.TXCOMMONMODE_DIS */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_TXCOMMONMODE_DIS_MSB 20u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_TXCOMMONMODE_DIS_LSB 20u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_TXCOMMONMODE_DIS_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_TXCOMMONMODE_DIS_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_TXCOMMONMODE_DIS_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_TXCOMMONMODE_DIS_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_TXCOMMONMODE_DIS_FIELD_MASK 0x00100000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_TXCOMMONMODE_DIS_GET(x) \
   (((x) & 0x00100000ul) >> 20)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_TXCOMMONMODE_DIS_SET(x) \
   (((x) << 20) & 0x00100000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_TXCOMMONMODE_DIS_MODIFY(r, x) \
   ((((x) << 20) & 0x00100000ul) | ((r) & 0xffeffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_PM_STS.RXELECIDLE_DIS */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_RXELECIDLE_DIS_MSB 19u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_RXELECIDLE_DIS_LSB 19u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_RXELECIDLE_DIS_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_RXELECIDLE_DIS_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_RXELECIDLE_DIS_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_RXELECIDLE_DIS_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_RXELECIDLE_DIS_FIELD_MASK 0x00080000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_RXELECIDLE_DIS_GET(x) \
   (((x) & 0x00080000ul) >> 19)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_RXELECIDLE_DIS_SET(x) \
   (((x) << 19) & 0x00080000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_RXELECIDLE_DIS_MODIFY(r, x) \
   ((((x) << 19) & 0x00080000ul) | ((r) & 0xfff7fffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_PM_STS.PCLKACK_N */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PCLKACK_N_MSB 18u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PCLKACK_N_LSB 18u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PCLKACK_N_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PCLKACK_N_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PCLKACK_N_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PCLKACK_N_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PCLKACK_N_FIELD_MASK 0x00040000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PCLKACK_N_GET(x) \
   (((x) & 0x00040000ul) >> 18)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PCLKACK_N_SET(x) \
   (((x) << 18) & 0x00040000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PCLKACK_N_MODIFY(r, x) \
   ((((x) << 18) & 0x00040000ul) | ((r) & 0xfffbfffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_PM_STS.PCLKREQ_N */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PCLKREQ_N_MSB 17u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PCLKREQ_N_LSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PCLKREQ_N_WIDTH 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PCLKREQ_N_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PCLKREQ_N_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PCLKREQ_N_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PCLKREQ_N_FIELD_MASK 0x00030000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PCLKREQ_N_GET(x) \
   (((x) & 0x00030000ul) >> 16)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PCLKREQ_N_SET(x) \
   (((x) << 16) & 0x00030000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PCLKREQ_N_MODIFY(r, x) \
   ((((x) << 16) & 0x00030000ul) | ((r) & 0xfffcfffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_PM_STS.PM_LINKST_L2_EXIT */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_L2_EXIT_MSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_L2_EXIT_LSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_L2_EXIT_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_L2_EXIT_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_L2_EXIT_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_L2_EXIT_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_L2_EXIT_FIELD_MASK 0x00008000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_L2_EXIT_GET(x) \
   (((x) & 0x00008000ul) >> 15)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_L2_EXIT_SET(x) \
   (((x) << 15) & 0x00008000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_L2_EXIT_MODIFY(r, x) \
   ((((x) << 15) & 0x00008000ul) | ((r) & 0xffff7ffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_PM_STS.PM_LINKST_IN_L2 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_IN_L2_MSB 14u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_IN_L2_LSB 14u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_IN_L2_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_IN_L2_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_IN_L2_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_IN_L2_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_IN_L2_FIELD_MASK 0x00004000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_IN_L2_GET(x) \
   (((x) & 0x00004000ul) >> 14)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_IN_L2_SET(x) \
   (((x) << 14) & 0x00004000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_IN_L2_MODIFY(r, x) \
   ((((x) << 14) & 0x00004000ul) | ((r) & 0xffffbffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_PM_STS.PM_LINKST_IN_L1SUB */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_IN_L1SUB_MSB 13u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_IN_L1SUB_LSB 13u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_IN_L1SUB_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_IN_L1SUB_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_IN_L1SUB_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_IN_L1SUB_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_IN_L1SUB_FIELD_MASK 0x00002000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_IN_L1SUB_GET(x) \
   (((x) & 0x00002000ul) >> 13)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_IN_L1SUB_SET(x) \
   (((x) << 13) & 0x00002000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_IN_L1SUB_MODIFY(r, x) \
   ((((x) << 13) & 0x00002000ul) | ((r) & 0xffffdffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_PM_STS.PM_LINKST_IN_L1 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_IN_L1_MSB 12u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_IN_L1_LSB 12u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_IN_L1_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_IN_L1_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_IN_L1_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_IN_L1_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_IN_L1_FIELD_MASK 0x00001000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_IN_L1_GET(x) \
   (((x) & 0x00001000ul) >> 12)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_IN_L1_SET(x) \
   (((x) << 12) & 0x00001000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_IN_L1_MODIFY(r, x) \
   ((((x) << 12) & 0x00001000ul) | ((r) & 0xffffeffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_PM_STS.PM_LINKST_IN_L0S */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_IN_L0S_MSB 11u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_IN_L0S_LSB 11u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_IN_L0S_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_IN_L0S_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_IN_L0S_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_IN_L0S_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_IN_L0S_FIELD_MASK 0x00000800ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_IN_L0S_GET(x) \
   (((x) & 0x00000800ul) >> 11)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_IN_L0S_SET(x) \
   (((x) << 11) & 0x00000800ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_LINKST_IN_L0S_MODIFY(r, x) \
   ((((x) << 11) & 0x00000800ul) | ((r) & 0xfffff7fful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_PM_STS.PM_CURNT_STATE */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_CURNT_STATE_MSB 10u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_CURNT_STATE_LSB 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_CURNT_STATE_WIDTH 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_CURNT_STATE_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_CURNT_STATE_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_CURNT_STATE_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_CURNT_STATE_FIELD_MASK 0x00000700ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_CURNT_STATE_GET(x) \
   (((x) & 0x00000700ul) >> 8)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_CURNT_STATE_SET(x) \
   (((x) << 8) & 0x00000700ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_CURNT_STATE_MODIFY(r, x) \
   ((((x) << 8) & 0x00000700ul) | ((r) & 0xfffff8fful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_PM_STS.PM_L1SUB_STATE */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_L1SUB_STATE_MSB 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_L1SUB_STATE_LSB 5u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_L1SUB_STATE_WIDTH 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_L1SUB_STATE_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_L1SUB_STATE_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_L1SUB_STATE_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_L1SUB_STATE_FIELD_MASK 0x000000e0ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_L1SUB_STATE_GET(x) \
   (((x) & 0x000000e0ul) >> 5)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_L1SUB_STATE_SET(x) \
   (((x) << 5) & 0x000000e0ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_L1SUB_STATE_MODIFY(r, x) \
   ((((x) << 5) & 0x000000e0ul) | ((r) & 0xffffff1ful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_PM_STS.PM_STATUS */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_STATUS_MSB 4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_STATUS_LSB 4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_STATUS_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_STATUS_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_STATUS_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_STATUS_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_STATUS_FIELD_MASK 0x00000010ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_STATUS_GET(x) \
   (((x) & 0x00000010ul) >> 4)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_STATUS_SET(x) \
   (((x) << 4) & 0x00000010ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_STATUS_MODIFY(r, x) \
   ((((x) << 4) & 0x00000010ul) | ((r) & 0xffffffeful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_PM_STS.PM_PME_EN */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_PME_EN_MSB 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_PME_EN_LSB 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_PME_EN_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_PME_EN_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_PME_EN_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_PME_EN_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_PME_EN_FIELD_MASK 0x00000008ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_PME_EN_GET(x) \
   (((x) & 0x00000008ul) >> 3)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_PME_EN_SET(x) \
   (((x) << 3) & 0x00000008ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_PME_EN_MODIFY(r, x) \
   ((((x) << 3) & 0x00000008ul) | ((r) & 0xfffffff7ul))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_PM_STS.PM_DSTATE */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_DSTATE_MSB 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_DSTATE_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_DSTATE_WIDTH 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_DSTATE_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_DSTATE_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_DSTATE_RESET 0x4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_DSTATE_FIELD_MASK 0x00000007ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_DSTATE_GET(x) \
   ((x) & 0x00000007ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_DSTATE_SET(x) \
   ((x) & 0x00000007ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_PM_STS_PM_DSTATE_MODIFY(r, x) \
   (((x) & 0x00000007ul) | ((r) & 0xfffffff8ul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_TX_MSG_HDR_1 */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_TX_MSG_HDR_1 */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_TX_MSG_HDR_1.RSVDP_31 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_31_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_31_LSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_31_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_31_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_31_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_31_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_31_FIELD_MASK 0x80000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_31_GET(x) \
   (((x) & 0x80000000ul) >> 31)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_31_SET(x) \
   (((x) << 31) & 0x80000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_31_MODIFY(r, x) \
   ((((x) << 31) & 0x80000000ul) | ((r) & 0x7ffffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_TX_MSG_HDR_1.MSG_HDR_FM */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_FM_MSB 30u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_FM_LSB 29u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_FM_WIDTH 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_FM_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_FM_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_FM_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_FM_FIELD_MASK 0x60000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_FM_GET(x) \
   (((x) & 0x60000000ul) >> 29)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_FM_SET(x) \
   (((x) << 29) & 0x60000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_FM_MODIFY(r, x) \
   ((((x) << 29) & 0x60000000ul) | ((r) & 0x9ffffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_TX_MSG_HDR_1.MSG_HDR_TYPE */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_TYPE_MSB 28u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_TYPE_LSB 24u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_TYPE_WIDTH 5u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_TYPE_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_TYPE_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_TYPE_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_TYPE_FIELD_MASK 0x1f000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_TYPE_GET(x) \
   (((x) & 0x1f000000ul) >> 24)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_TYPE_SET(x) \
   (((x) << 24) & 0x1f000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_TYPE_MODIFY(r, x) \
   ((((x) << 24) & 0x1f000000ul) | ((r) & 0xe0fffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_TX_MSG_HDR_1.RSVDP_23 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_23_MSB 23u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_23_LSB 23u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_23_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_23_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_23_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_23_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_23_FIELD_MASK 0x00800000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_23_GET(x) \
   (((x) & 0x00800000ul) >> 23)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_23_SET(x) \
   (((x) << 23) & 0x00800000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_23_MODIFY(r, x) \
   ((((x) << 23) & 0x00800000ul) | ((r) & 0xff7ffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_TX_MSG_HDR_1.MSG_HDR_TC */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_TC_MSB 22u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_TC_LSB 20u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_TC_WIDTH 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_TC_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_TC_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_TC_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_TC_FIELD_MASK 0x00700000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_TC_GET(x) \
   (((x) & 0x00700000ul) >> 20)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_TC_SET(x) \
   (((x) << 20) & 0x00700000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_TC_MODIFY(r, x) \
   ((((x) << 20) & 0x00700000ul) | ((r) & 0xff8ffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_TX_MSG_HDR_1.RSVDP_19 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_19_MSB 19u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_19_LSB 19u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_19_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_19_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_19_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_19_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_19_FIELD_MASK 0x00080000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_19_GET(x) \
   (((x) & 0x00080000ul) >> 19)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_19_SET(x) \
   (((x) << 19) & 0x00080000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_19_MODIFY(r, x) \
   ((((x) << 19) & 0x00080000ul) | ((r) & 0xfff7fffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_TX_MSG_HDR_1.RSVDP_18 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_18_MSB 18u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_18_LSB 18u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_18_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_18_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_18_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_18_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_18_FIELD_MASK 0x00040000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_18_GET(x) \
   (((x) & 0x00040000ul) >> 18)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_18_SET(x) \
   (((x) << 18) & 0x00040000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_18_MODIFY(r, x) \
   ((((x) << 18) & 0x00040000ul) | ((r) & 0xfffbfffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_TX_MSG_HDR_1.RSVDP_17 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_17_MSB 17u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_17_LSB 17u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_17_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_17_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_17_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_17_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_17_FIELD_MASK 0x00020000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_17_GET(x) \
   (((x) & 0x00020000ul) >> 17)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_17_SET(x) \
   (((x) << 17) & 0x00020000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_17_MODIFY(r, x) \
   ((((x) << 17) & 0x00020000ul) | ((r) & 0xfffdfffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_TX_MSG_HDR_1.RSVDP_16 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_16_MSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_16_LSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_16_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_16_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_16_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_16_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_16_FIELD_MASK 0x00010000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_16_GET(x) \
   (((x) & 0x00010000ul) >> 16)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_16_SET(x) \
   (((x) << 16) & 0x00010000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_16_MODIFY(r, x) \
   ((((x) << 16) & 0x00010000ul) | ((r) & 0xfffefffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_TX_MSG_HDR_1.MSG_HDR_TD */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_TD_MSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_TD_LSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_TD_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_TD_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_TD_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_TD_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_TD_FIELD_MASK 0x00008000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_TD_GET(x) \
   (((x) & 0x00008000ul) >> 15)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_TD_SET(x) \
   (((x) << 15) & 0x00008000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_TD_MODIFY(r, x) \
   ((((x) << 15) & 0x00008000ul) | ((r) & 0xffff7ffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_TX_MSG_HDR_1.MSG_HDR_EP */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_EP_MSB 14u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_EP_LSB 14u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_EP_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_EP_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_EP_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_EP_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_EP_FIELD_MASK 0x00004000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_EP_GET(x) \
   (((x) & 0x00004000ul) >> 14)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_EP_SET(x) \
   (((x) << 14) & 0x00004000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_EP_MODIFY(r, x) \
   ((((x) << 14) & 0x00004000ul) | ((r) & 0xffffbffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_TX_MSG_HDR_1.MSG_HDR_ATTR */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_ATTR_MSB 13u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_ATTR_LSB 12u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_ATTR_WIDTH 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_ATTR_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_ATTR_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_ATTR_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_ATTR_FIELD_MASK 0x00003000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_ATTR_GET(x) \
   (((x) & 0x00003000ul) >> 12)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_ATTR_SET(x) \
   (((x) << 12) & 0x00003000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_ATTR_MODIFY(r, x) \
   ((((x) << 12) & 0x00003000ul) | ((r) & 0xffffcffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_TX_MSG_HDR_1.RSVDP_10 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_10_MSB 11u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_10_LSB 10u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_10_WIDTH 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_10_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_10_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_10_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_10_FIELD_MASK 0x00000c00ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_10_GET(x) \
   (((x) & 0x00000c00ul) >> 10)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_10_SET(x) \
   (((x) << 10) & 0x00000c00ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_RSVDP_10_MODIFY(r, x) \
   ((((x) << 10) & 0x00000c00ul) | ((r) & 0xfffff3fful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_TX_MSG_HDR_1.MSG_HDR_LENGTH */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_LENGTH_MSB 9u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_LENGTH_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_LENGTH_WIDTH 10u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_LENGTH_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_LENGTH_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_LENGTH_RESET 0x000u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_LENGTH_FIELD_MASK 0x000003fful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_LENGTH_GET(x) \
   ((x) & 0x000003fful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_LENGTH_SET(x) \
   ((x) & 0x000003fful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_1_MSG_HDR_LENGTH_MODIFY(r, x) \
   (((x) & 0x000003fful) | ((r) & 0xfffffc00ul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_TX_MSG_HDR_2 */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_TX_MSG_HDR_2 */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_TX_MSG_HDR_2.MSG_HDR_BYTE4 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_2_MSG_HDR_BYTE4_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_2_MSG_HDR_BYTE4_LSB 24u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_2_MSG_HDR_BYTE4_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_2_MSG_HDR_BYTE4_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_2_MSG_HDR_BYTE4_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_2_MSG_HDR_BYTE4_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_2_MSG_HDR_BYTE4_FIELD_MASK 0xff000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_2_MSG_HDR_BYTE4_GET(x) \
   (((x) & 0xff000000ul) >> 24)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_2_MSG_HDR_BYTE4_SET(x) \
   (((x) << 24) & 0xff000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_2_MSG_HDR_BYTE4_MODIFY(r, x) \
   ((((x) << 24) & 0xff000000ul) | ((r) & 0x00fffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_TX_MSG_HDR_2.MSG_HDR_BYTE5 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_2_MSG_HDR_BYTE5_MSB 23u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_2_MSG_HDR_BYTE5_LSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_2_MSG_HDR_BYTE5_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_2_MSG_HDR_BYTE5_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_2_MSG_HDR_BYTE5_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_2_MSG_HDR_BYTE5_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_2_MSG_HDR_BYTE5_FIELD_MASK 0x00ff0000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_2_MSG_HDR_BYTE5_GET(x) \
   (((x) & 0x00ff0000ul) >> 16)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_2_MSG_HDR_BYTE5_SET(x) \
   (((x) << 16) & 0x00ff0000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_2_MSG_HDR_BYTE5_MODIFY(r, x) \
   ((((x) << 16) & 0x00ff0000ul) | ((r) & 0xff00fffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_TX_MSG_HDR_2.MSG_HDR_BYTE6 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_2_MSG_HDR_BYTE6_MSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_2_MSG_HDR_BYTE6_LSB 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_2_MSG_HDR_BYTE6_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_2_MSG_HDR_BYTE6_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_2_MSG_HDR_BYTE6_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_2_MSG_HDR_BYTE6_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_2_MSG_HDR_BYTE6_FIELD_MASK 0x0000ff00ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_2_MSG_HDR_BYTE6_GET(x) \
   (((x) & 0x0000ff00ul) >> 8)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_2_MSG_HDR_BYTE6_SET(x) \
   (((x) << 8) & 0x0000ff00ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_2_MSG_HDR_BYTE6_MODIFY(r, x) \
   ((((x) << 8) & 0x0000ff00ul) | ((r) & 0xffff00fful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_TX_MSG_HDR_2.MSG_HDR_BYTE7 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_2_MSG_HDR_BYTE7_MSB 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_2_MSG_HDR_BYTE7_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_2_MSG_HDR_BYTE7_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_2_MSG_HDR_BYTE7_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_2_MSG_HDR_BYTE7_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_2_MSG_HDR_BYTE7_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_2_MSG_HDR_BYTE7_FIELD_MASK 0x000000fful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_2_MSG_HDR_BYTE7_GET(x) \
   ((x) & 0x000000fful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_2_MSG_HDR_BYTE7_SET(x) \
   ((x) & 0x000000fful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_2_MSG_HDR_BYTE7_MODIFY(r, x) \
   (((x) & 0x000000fful) | ((r) & 0xffffff00ul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_TX_MSG_HDR_3 */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_TX_MSG_HDR_3 */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_TX_MSG_HDR_3.MSG_HDR_BYTE8 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_3_MSG_HDR_BYTE8_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_3_MSG_HDR_BYTE8_LSB 24u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_3_MSG_HDR_BYTE8_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_3_MSG_HDR_BYTE8_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_3_MSG_HDR_BYTE8_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_3_MSG_HDR_BYTE8_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_3_MSG_HDR_BYTE8_FIELD_MASK 0xff000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_3_MSG_HDR_BYTE8_GET(x) \
   (((x) & 0xff000000ul) >> 24)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_3_MSG_HDR_BYTE8_SET(x) \
   (((x) << 24) & 0xff000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_3_MSG_HDR_BYTE8_MODIFY(r, x) \
   ((((x) << 24) & 0xff000000ul) | ((r) & 0x00fffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_TX_MSG_HDR_3.MSG_HDR_BYTE9 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_3_MSG_HDR_BYTE9_MSB 23u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_3_MSG_HDR_BYTE9_LSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_3_MSG_HDR_BYTE9_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_3_MSG_HDR_BYTE9_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_3_MSG_HDR_BYTE9_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_3_MSG_HDR_BYTE9_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_3_MSG_HDR_BYTE9_FIELD_MASK 0x00ff0000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_3_MSG_HDR_BYTE9_GET(x) \
   (((x) & 0x00ff0000ul) >> 16)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_3_MSG_HDR_BYTE9_SET(x) \
   (((x) << 16) & 0x00ff0000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_3_MSG_HDR_BYTE9_MODIFY(r, x) \
   ((((x) << 16) & 0x00ff0000ul) | ((r) & 0xff00fffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_TX_MSG_HDR_3.MSG_HDR_BYTE10 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_3_MSG_HDR_BYTE10_MSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_3_MSG_HDR_BYTE10_LSB 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_3_MSG_HDR_BYTE10_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_3_MSG_HDR_BYTE10_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_3_MSG_HDR_BYTE10_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_3_MSG_HDR_BYTE10_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_3_MSG_HDR_BYTE10_FIELD_MASK 0x0000ff00ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_3_MSG_HDR_BYTE10_GET(x) \
   (((x) & 0x0000ff00ul) >> 8)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_3_MSG_HDR_BYTE10_SET(x) \
   (((x) << 8) & 0x0000ff00ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_3_MSG_HDR_BYTE10_MODIFY(r, x) \
   ((((x) << 8) & 0x0000ff00ul) | ((r) & 0xffff00fful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_TX_MSG_HDR_3.MSG_HDR_BYTE11 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_3_MSG_HDR_BYTE11_MSB 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_3_MSG_HDR_BYTE11_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_3_MSG_HDR_BYTE11_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_3_MSG_HDR_BYTE11_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_3_MSG_HDR_BYTE11_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_3_MSG_HDR_BYTE11_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_3_MSG_HDR_BYTE11_FIELD_MASK 0x000000fful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_3_MSG_HDR_BYTE11_GET(x) \
   ((x) & 0x000000fful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_3_MSG_HDR_BYTE11_SET(x) \
   ((x) & 0x000000fful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_3_MSG_HDR_BYTE11_MODIFY(r, x) \
   (((x) & 0x000000fful) | ((r) & 0xffffff00ul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_TX_MSG_HDR_4 */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_TX_MSG_HDR_4 */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_TX_MSG_HDR_4.MSG_HDR_BYTE12 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_4_MSG_HDR_BYTE12_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_4_MSG_HDR_BYTE12_LSB 24u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_4_MSG_HDR_BYTE12_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_4_MSG_HDR_BYTE12_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_4_MSG_HDR_BYTE12_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_4_MSG_HDR_BYTE12_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_4_MSG_HDR_BYTE12_FIELD_MASK 0xff000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_4_MSG_HDR_BYTE12_GET(x) \
   (((x) & 0xff000000ul) >> 24)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_4_MSG_HDR_BYTE12_SET(x) \
   (((x) << 24) & 0xff000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_4_MSG_HDR_BYTE12_MODIFY(r, x) \
   ((((x) << 24) & 0xff000000ul) | ((r) & 0x00fffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_TX_MSG_HDR_4.MSG_HDR_BYTE13 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_4_MSG_HDR_BYTE13_MSB 23u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_4_MSG_HDR_BYTE13_LSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_4_MSG_HDR_BYTE13_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_4_MSG_HDR_BYTE13_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_4_MSG_HDR_BYTE13_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_4_MSG_HDR_BYTE13_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_4_MSG_HDR_BYTE13_FIELD_MASK 0x00ff0000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_4_MSG_HDR_BYTE13_GET(x) \
   (((x) & 0x00ff0000ul) >> 16)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_4_MSG_HDR_BYTE13_SET(x) \
   (((x) << 16) & 0x00ff0000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_4_MSG_HDR_BYTE13_MODIFY(r, x) \
   ((((x) << 16) & 0x00ff0000ul) | ((r) & 0xff00fffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_TX_MSG_HDR_4.MSG_HDR_BYTE14 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_4_MSG_HDR_BYTE14_MSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_4_MSG_HDR_BYTE14_LSB 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_4_MSG_HDR_BYTE14_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_4_MSG_HDR_BYTE14_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_4_MSG_HDR_BYTE14_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_4_MSG_HDR_BYTE14_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_4_MSG_HDR_BYTE14_FIELD_MASK 0x0000ff00ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_4_MSG_HDR_BYTE14_GET(x) \
   (((x) & 0x0000ff00ul) >> 8)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_4_MSG_HDR_BYTE14_SET(x) \
   (((x) << 8) & 0x0000ff00ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_4_MSG_HDR_BYTE14_MODIFY(r, x) \
   ((((x) << 8) & 0x0000ff00ul) | ((r) & 0xffff00fful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_TX_MSG_HDR_4.MSG_HDR_BYTE15 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_4_MSG_HDR_BYTE15_MSB 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_4_MSG_HDR_BYTE15_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_4_MSG_HDR_BYTE15_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_4_MSG_HDR_BYTE15_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_4_MSG_HDR_BYTE15_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_4_MSG_HDR_BYTE15_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_4_MSG_HDR_BYTE15_FIELD_MASK 0x000000fful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_4_MSG_HDR_BYTE15_GET(x) \
   ((x) & 0x000000fful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_4_MSG_HDR_BYTE15_SET(x) \
   ((x) & 0x000000fful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_HDR_4_MSG_HDR_BYTE15_MODIFY(r, x) \
   (((x) & 0x000000fful) | ((r) & 0xffffff00ul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_TX_MSG_REQ */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_TX_MSG_REQ */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_TX_MSG_REQ.RSVDP_31 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_31_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_31_LSB 24u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_31_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_31_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_31_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_31_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_31_FIELD_MASK 0xff000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_31_GET(x) \
   (((x) & 0xff000000ul) >> 24)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_31_SET(x) \
   (((x) << 24) & 0xff000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_31_MODIFY(r, x) \
   ((((x) << 24) & 0xff000000ul) | ((r) & 0x00fffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_TX_MSG_REQ.RSVDP_23 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_23_MSB 23u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_23_LSB 23u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_23_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_23_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_23_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_23_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_23_FIELD_MASK 0x00800000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_23_GET(x) \
   (((x) & 0x00800000ul) >> 23)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_23_SET(x) \
   (((x) << 23) & 0x00800000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_23_MODIFY(r, x) \
   ((((x) << 23) & 0x00800000ul) | ((r) & 0xff7ffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_TX_MSG_REQ.RSVDP_22 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_22_MSB 22u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_22_LSB 22u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_22_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_22_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_22_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_22_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_22_FIELD_MASK 0x00400000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_22_GET(x) \
   (((x) & 0x00400000ul) >> 22)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_22_SET(x) \
   (((x) << 22) & 0x00400000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_22_MODIFY(r, x) \
   ((((x) << 22) & 0x00400000ul) | ((r) & 0xffbffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_TX_MSG_REQ.RSVDP_21 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_21_MSB 21u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_21_LSB 21u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_21_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_21_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_21_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_21_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_21_FIELD_MASK 0x00200000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_21_GET(x) \
   (((x) & 0x00200000ul) >> 21)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_21_SET(x) \
   (((x) << 21) & 0x00200000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_21_MODIFY(r, x) \
   ((((x) << 21) & 0x00200000ul) | ((r) & 0xffdffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_TX_MSG_REQ.UNLOCK_REQ */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_UNLOCK_REQ_MSB 20u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_UNLOCK_REQ_LSB 20u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_UNLOCK_REQ_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_UNLOCK_REQ_READ_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_UNLOCK_REQ_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_UNLOCK_REQ_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_UNLOCK_REQ_FIELD_MASK 0x00100000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_UNLOCK_REQ_GET(x) \
   (((x) & 0x00100000ul) >> 20)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_UNLOCK_REQ_SET(x) \
   (((x) << 20) & 0x00100000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_UNLOCK_REQ_MODIFY(r, x) \
   ((((x) << 20) & 0x00100000ul) | ((r) & 0xffeffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_TX_MSG_REQ.PME_TURN_OFF_REQ */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_PME_TURN_OFF_REQ_MSB 19u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_PME_TURN_OFF_REQ_LSB 19u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_PME_TURN_OFF_REQ_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_PME_TURN_OFF_REQ_READ_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_PME_TURN_OFF_REQ_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_PME_TURN_OFF_REQ_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_PME_TURN_OFF_REQ_FIELD_MASK 0x00080000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_PME_TURN_OFF_REQ_GET(x) \
   (((x) & 0x00080000ul) >> 19)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_PME_TURN_OFF_REQ_SET(x) \
   (((x) << 19) & 0x00080000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_PME_TURN_OFF_REQ_MODIFY(r, x) \
   ((((x) << 19) & 0x00080000ul) | ((r) & 0xfff7fffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_TX_MSG_REQ.RSVDP_18 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_18_MSB 18u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_18_LSB 18u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_18_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_18_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_18_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_18_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_18_FIELD_MASK 0x00040000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_18_GET(x) \
   (((x) & 0x00040000ul) >> 18)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_18_SET(x) \
   (((x) << 18) & 0x00040000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_18_MODIFY(r, x) \
   ((((x) << 18) & 0x00040000ul) | ((r) & 0xfffbfffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_TX_MSG_REQ.VEN_MSG_REQ */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_VEN_MSG_REQ_MSB 17u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_VEN_MSG_REQ_LSB 17u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_VEN_MSG_REQ_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_VEN_MSG_REQ_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_VEN_MSG_REQ_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_VEN_MSG_REQ_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_VEN_MSG_REQ_FIELD_MASK 0x00020000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_VEN_MSG_REQ_GET(x) \
   (((x) & 0x00020000ul) >> 17)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_VEN_MSG_REQ_SET(x) \
   (((x) << 17) & 0x00020000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_VEN_MSG_REQ_MODIFY(r, x) \
   ((((x) << 17) & 0x00020000ul) | ((r) & 0xfffdfffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_TX_MSG_REQ.LTR_REQ */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_LTR_REQ_MSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_LTR_REQ_LSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_LTR_REQ_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_LTR_REQ_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_LTR_REQ_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_LTR_REQ_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_LTR_REQ_FIELD_MASK 0x00010000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_LTR_REQ_GET(x) \
   (((x) & 0x00010000ul) >> 16)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_LTR_REQ_SET(x) \
   (((x) << 16) & 0x00010000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_LTR_REQ_MODIFY(r, x) \
   ((((x) << 16) & 0x00010000ul) | ((r) & 0xfffefffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_TX_MSG_REQ.RSVDP_15 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_15_MSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_15_LSB 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_15_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_15_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_15_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_15_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_15_FIELD_MASK 0x0000ff00ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_15_GET(x) \
   (((x) & 0x0000ff00ul) >> 8)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_15_SET(x) \
   (((x) << 8) & 0x0000ff00ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_15_MODIFY(r, x) \
   ((((x) << 8) & 0x0000ff00ul) | ((r) & 0xffff00fful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_TX_MSG_REQ.RSVDP_7 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_7_MSB 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_7_LSB 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_7_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_7_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_7_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_7_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_7_FIELD_MASK 0x00000080ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_7_GET(x) \
   (((x) & 0x00000080ul) >> 7)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_7_SET(x) \
   (((x) << 7) & 0x00000080ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_7_MODIFY(r, x) \
   ((((x) << 7) & 0x00000080ul) | ((r) & 0xffffff7ful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_TX_MSG_REQ.RSVDP_6 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_6_MSB 6u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_6_LSB 5u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_6_WIDTH 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_6_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_6_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_6_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_6_FIELD_MASK 0x00000060ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_6_GET(x) \
   (((x) & 0x00000060ul) >> 5)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_6_SET(x) \
   (((x) << 5) & 0x00000060ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_RSVDP_6_MODIFY(r, x) \
   ((((x) << 5) & 0x00000060ul) | ((r) & 0xffffff9ful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_TX_MSG_REQ.TX_MSG_PF_NUM */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_TX_MSG_PF_NUM_MSB 4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_TX_MSG_PF_NUM_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_TX_MSG_PF_NUM_WIDTH 5u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_TX_MSG_PF_NUM_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_TX_MSG_PF_NUM_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_TX_MSG_PF_NUM_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_TX_MSG_PF_NUM_FIELD_MASK 0x0000001ful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_TX_MSG_PF_NUM_GET(x) \
   ((x) & 0x0000001ful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_TX_MSG_PF_NUM_SET(x) \
   ((x) & 0x0000001ful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_TX_MSG_REQ_TX_MSG_PF_NUM_MODIFY(r, x) \
   (((x) & 0x0000001ful) | ((r) & 0xffffffe0ul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_RX_MSG_DATA_1 */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_RX_MSG_DATA_1 */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_RX_MSG_DATA_1.MSG_DATA_BYTE0 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_1_MSG_DATA_BYTE0_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_1_MSG_DATA_BYTE0_LSB 24u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_1_MSG_DATA_BYTE0_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_1_MSG_DATA_BYTE0_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_1_MSG_DATA_BYTE0_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_1_MSG_DATA_BYTE0_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_1_MSG_DATA_BYTE0_FIELD_MASK 0xff000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_1_MSG_DATA_BYTE0_GET(x) \
   (((x) & 0xff000000ul) >> 24)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_1_MSG_DATA_BYTE0_SET(x) \
   (((x) << 24) & 0xff000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_1_MSG_DATA_BYTE0_MODIFY(r, x) \
   ((((x) << 24) & 0xff000000ul) | ((r) & 0x00fffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_RX_MSG_DATA_1.MSG_DATA_BYTE1 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_1_MSG_DATA_BYTE1_MSB 23u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_1_MSG_DATA_BYTE1_LSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_1_MSG_DATA_BYTE1_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_1_MSG_DATA_BYTE1_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_1_MSG_DATA_BYTE1_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_1_MSG_DATA_BYTE1_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_1_MSG_DATA_BYTE1_FIELD_MASK 0x00ff0000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_1_MSG_DATA_BYTE1_GET(x) \
   (((x) & 0x00ff0000ul) >> 16)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_1_MSG_DATA_BYTE1_SET(x) \
   (((x) << 16) & 0x00ff0000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_1_MSG_DATA_BYTE1_MODIFY(r, x) \
   ((((x) << 16) & 0x00ff0000ul) | ((r) & 0xff00fffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_RX_MSG_DATA_1.MSG_DATA_BYTE2 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_1_MSG_DATA_BYTE2_MSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_1_MSG_DATA_BYTE2_LSB 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_1_MSG_DATA_BYTE2_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_1_MSG_DATA_BYTE2_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_1_MSG_DATA_BYTE2_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_1_MSG_DATA_BYTE2_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_1_MSG_DATA_BYTE2_FIELD_MASK 0x0000ff00ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_1_MSG_DATA_BYTE2_GET(x) \
   (((x) & 0x0000ff00ul) >> 8)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_1_MSG_DATA_BYTE2_SET(x) \
   (((x) << 8) & 0x0000ff00ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_1_MSG_DATA_BYTE2_MODIFY(r, x) \
   ((((x) << 8) & 0x0000ff00ul) | ((r) & 0xffff00fful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_RX_MSG_DATA_1.MSG_DATA_BYTE3 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_1_MSG_DATA_BYTE3_MSB 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_1_MSG_DATA_BYTE3_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_1_MSG_DATA_BYTE3_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_1_MSG_DATA_BYTE3_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_1_MSG_DATA_BYTE3_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_1_MSG_DATA_BYTE3_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_1_MSG_DATA_BYTE3_FIELD_MASK 0x000000fful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_1_MSG_DATA_BYTE3_GET(x) \
   ((x) & 0x000000fful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_1_MSG_DATA_BYTE3_SET(x) \
   ((x) & 0x000000fful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_1_MSG_DATA_BYTE3_MODIFY(r, x) \
   (((x) & 0x000000fful) | ((r) & 0xffffff00ul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_RX_MSG_DATA_2 */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_RX_MSG_DATA_2 */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_RX_MSG_DATA_2.MSG_DATA_BYTE4 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_2_MSG_DATA_BYTE4_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_2_MSG_DATA_BYTE4_LSB 24u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_2_MSG_DATA_BYTE4_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_2_MSG_DATA_BYTE4_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_2_MSG_DATA_BYTE4_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_2_MSG_DATA_BYTE4_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_2_MSG_DATA_BYTE4_FIELD_MASK 0xff000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_2_MSG_DATA_BYTE4_GET(x) \
   (((x) & 0xff000000ul) >> 24)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_2_MSG_DATA_BYTE4_SET(x) \
   (((x) << 24) & 0xff000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_2_MSG_DATA_BYTE4_MODIFY(r, x) \
   ((((x) << 24) & 0xff000000ul) | ((r) & 0x00fffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_RX_MSG_DATA_2.MSG_DATA_BYTE5 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_2_MSG_DATA_BYTE5_MSB 23u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_2_MSG_DATA_BYTE5_LSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_2_MSG_DATA_BYTE5_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_2_MSG_DATA_BYTE5_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_2_MSG_DATA_BYTE5_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_2_MSG_DATA_BYTE5_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_2_MSG_DATA_BYTE5_FIELD_MASK 0x00ff0000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_2_MSG_DATA_BYTE5_GET(x) \
   (((x) & 0x00ff0000ul) >> 16)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_2_MSG_DATA_BYTE5_SET(x) \
   (((x) << 16) & 0x00ff0000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_2_MSG_DATA_BYTE5_MODIFY(r, x) \
   ((((x) << 16) & 0x00ff0000ul) | ((r) & 0xff00fffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_RX_MSG_DATA_2.MSG_DATA_BYTE6 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_2_MSG_DATA_BYTE6_MSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_2_MSG_DATA_BYTE6_LSB 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_2_MSG_DATA_BYTE6_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_2_MSG_DATA_BYTE6_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_2_MSG_DATA_BYTE6_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_2_MSG_DATA_BYTE6_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_2_MSG_DATA_BYTE6_FIELD_MASK 0x0000ff00ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_2_MSG_DATA_BYTE6_GET(x) \
   (((x) & 0x0000ff00ul) >> 8)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_2_MSG_DATA_BYTE6_SET(x) \
   (((x) << 8) & 0x0000ff00ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_2_MSG_DATA_BYTE6_MODIFY(r, x) \
   ((((x) << 8) & 0x0000ff00ul) | ((r) & 0xffff00fful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_RX_MSG_DATA_2.MSG_DATA_BYTE7 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_2_MSG_DATA_BYTE7_MSB 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_2_MSG_DATA_BYTE7_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_2_MSG_DATA_BYTE7_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_2_MSG_DATA_BYTE7_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_2_MSG_DATA_BYTE7_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_2_MSG_DATA_BYTE7_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_2_MSG_DATA_BYTE7_FIELD_MASK 0x000000fful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_2_MSG_DATA_BYTE7_GET(x) \
   ((x) & 0x000000fful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_2_MSG_DATA_BYTE7_SET(x) \
   ((x) & 0x000000fful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_DATA_2_MSG_DATA_BYTE7_MODIFY(r, x) \
   (((x) & 0x000000fful) | ((r) & 0xffffff00ul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_RX_MSG_HDR_1 */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_RX_MSG_HDR_1 */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_RX_MSG_HDR_1.MSG_HDR_BYTE0 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_1_MSG_HDR_BYTE0_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_1_MSG_HDR_BYTE0_LSB 24u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_1_MSG_HDR_BYTE0_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_1_MSG_HDR_BYTE0_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_1_MSG_HDR_BYTE0_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_1_MSG_HDR_BYTE0_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_1_MSG_HDR_BYTE0_FIELD_MASK 0xff000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_1_MSG_HDR_BYTE0_GET(x) \
   (((x) & 0xff000000ul) >> 24)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_1_MSG_HDR_BYTE0_SET(x) \
   (((x) << 24) & 0xff000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_1_MSG_HDR_BYTE0_MODIFY(r, x) \
   ((((x) << 24) & 0xff000000ul) | ((r) & 0x00fffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_RX_MSG_HDR_1.MSG_HDR_BYTE1 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_1_MSG_HDR_BYTE1_MSB 23u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_1_MSG_HDR_BYTE1_LSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_1_MSG_HDR_BYTE1_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_1_MSG_HDR_BYTE1_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_1_MSG_HDR_BYTE1_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_1_MSG_HDR_BYTE1_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_1_MSG_HDR_BYTE1_FIELD_MASK 0x00ff0000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_1_MSG_HDR_BYTE1_GET(x) \
   (((x) & 0x00ff0000ul) >> 16)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_1_MSG_HDR_BYTE1_SET(x) \
   (((x) << 16) & 0x00ff0000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_1_MSG_HDR_BYTE1_MODIFY(r, x) \
   ((((x) << 16) & 0x00ff0000ul) | ((r) & 0xff00fffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_RX_MSG_HDR_1.MSG_HDR_BYTE2 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_1_MSG_HDR_BYTE2_MSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_1_MSG_HDR_BYTE2_LSB 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_1_MSG_HDR_BYTE2_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_1_MSG_HDR_BYTE2_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_1_MSG_HDR_BYTE2_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_1_MSG_HDR_BYTE2_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_1_MSG_HDR_BYTE2_FIELD_MASK 0x0000ff00ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_1_MSG_HDR_BYTE2_GET(x) \
   (((x) & 0x0000ff00ul) >> 8)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_1_MSG_HDR_BYTE2_SET(x) \
   (((x) << 8) & 0x0000ff00ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_1_MSG_HDR_BYTE2_MODIFY(r, x) \
   ((((x) << 8) & 0x0000ff00ul) | ((r) & 0xffff00fful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_RX_MSG_HDR_1.MSG_HDR_BYTE3 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_1_MSG_HDR_BYTE3_MSB 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_1_MSG_HDR_BYTE3_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_1_MSG_HDR_BYTE3_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_1_MSG_HDR_BYTE3_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_1_MSG_HDR_BYTE3_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_1_MSG_HDR_BYTE3_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_1_MSG_HDR_BYTE3_FIELD_MASK 0x000000fful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_1_MSG_HDR_BYTE3_GET(x) \
   ((x) & 0x000000fful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_1_MSG_HDR_BYTE3_SET(x) \
   ((x) & 0x000000fful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_1_MSG_HDR_BYTE3_MODIFY(r, x) \
   (((x) & 0x000000fful) | ((r) & 0xffffff00ul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_RX_MSG_HDR_2 */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_RX_MSG_HDR_2 */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_RX_MSG_HDR_2.MSG_HDR_BYTE4 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_2_MSG_HDR_BYTE4_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_2_MSG_HDR_BYTE4_LSB 24u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_2_MSG_HDR_BYTE4_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_2_MSG_HDR_BYTE4_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_2_MSG_HDR_BYTE4_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_2_MSG_HDR_BYTE4_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_2_MSG_HDR_BYTE4_FIELD_MASK 0xff000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_2_MSG_HDR_BYTE4_GET(x) \
   (((x) & 0xff000000ul) >> 24)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_2_MSG_HDR_BYTE4_SET(x) \
   (((x) << 24) & 0xff000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_2_MSG_HDR_BYTE4_MODIFY(r, x) \
   ((((x) << 24) & 0xff000000ul) | ((r) & 0x00fffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_RX_MSG_HDR_2.MSG_HDR_BYTE5 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_2_MSG_HDR_BYTE5_MSB 23u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_2_MSG_HDR_BYTE5_LSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_2_MSG_HDR_BYTE5_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_2_MSG_HDR_BYTE5_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_2_MSG_HDR_BYTE5_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_2_MSG_HDR_BYTE5_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_2_MSG_HDR_BYTE5_FIELD_MASK 0x00ff0000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_2_MSG_HDR_BYTE5_GET(x) \
   (((x) & 0x00ff0000ul) >> 16)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_2_MSG_HDR_BYTE5_SET(x) \
   (((x) << 16) & 0x00ff0000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_2_MSG_HDR_BYTE5_MODIFY(r, x) \
   ((((x) << 16) & 0x00ff0000ul) | ((r) & 0xff00fffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_RX_MSG_HDR_2.MSG_HDR_BYTE6 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_2_MSG_HDR_BYTE6_MSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_2_MSG_HDR_BYTE6_LSB 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_2_MSG_HDR_BYTE6_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_2_MSG_HDR_BYTE6_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_2_MSG_HDR_BYTE6_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_2_MSG_HDR_BYTE6_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_2_MSG_HDR_BYTE6_FIELD_MASK 0x0000ff00ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_2_MSG_HDR_BYTE6_GET(x) \
   (((x) & 0x0000ff00ul) >> 8)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_2_MSG_HDR_BYTE6_SET(x) \
   (((x) << 8) & 0x0000ff00ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_2_MSG_HDR_BYTE6_MODIFY(r, x) \
   ((((x) << 8) & 0x0000ff00ul) | ((r) & 0xffff00fful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_RX_MSG_HDR_2.MSG_HDR_BYTE7 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_2_MSG_HDR_BYTE7_MSB 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_2_MSG_HDR_BYTE7_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_2_MSG_HDR_BYTE7_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_2_MSG_HDR_BYTE7_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_2_MSG_HDR_BYTE7_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_2_MSG_HDR_BYTE7_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_2_MSG_HDR_BYTE7_FIELD_MASK 0x000000fful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_2_MSG_HDR_BYTE7_GET(x) \
   ((x) & 0x000000fful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_2_MSG_HDR_BYTE7_SET(x) \
   ((x) & 0x000000fful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_2_MSG_HDR_BYTE7_MODIFY(r, x) \
   (((x) & 0x000000fful) | ((r) & 0xffffff00ul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_RX_MSG_HDR_3 */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_RX_MSG_HDR_3 */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_RX_MSG_HDR_3.MSG_HDR_BYTE8 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_3_MSG_HDR_BYTE8_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_3_MSG_HDR_BYTE8_LSB 24u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_3_MSG_HDR_BYTE8_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_3_MSG_HDR_BYTE8_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_3_MSG_HDR_BYTE8_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_3_MSG_HDR_BYTE8_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_3_MSG_HDR_BYTE8_FIELD_MASK 0xff000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_3_MSG_HDR_BYTE8_GET(x) \
   (((x) & 0xff000000ul) >> 24)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_3_MSG_HDR_BYTE8_SET(x) \
   (((x) << 24) & 0xff000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_3_MSG_HDR_BYTE8_MODIFY(r, x) \
   ((((x) << 24) & 0xff000000ul) | ((r) & 0x00fffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_RX_MSG_HDR_3.MSG_HDR_BYTE9 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_3_MSG_HDR_BYTE9_MSB 23u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_3_MSG_HDR_BYTE9_LSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_3_MSG_HDR_BYTE9_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_3_MSG_HDR_BYTE9_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_3_MSG_HDR_BYTE9_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_3_MSG_HDR_BYTE9_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_3_MSG_HDR_BYTE9_FIELD_MASK 0x00ff0000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_3_MSG_HDR_BYTE9_GET(x) \
   (((x) & 0x00ff0000ul) >> 16)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_3_MSG_HDR_BYTE9_SET(x) \
   (((x) << 16) & 0x00ff0000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_3_MSG_HDR_BYTE9_MODIFY(r, x) \
   ((((x) << 16) & 0x00ff0000ul) | ((r) & 0xff00fffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_RX_MSG_HDR_3.MSG_HDR_BYTE10 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_3_MSG_HDR_BYTE10_MSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_3_MSG_HDR_BYTE10_LSB 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_3_MSG_HDR_BYTE10_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_3_MSG_HDR_BYTE10_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_3_MSG_HDR_BYTE10_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_3_MSG_HDR_BYTE10_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_3_MSG_HDR_BYTE10_FIELD_MASK 0x0000ff00ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_3_MSG_HDR_BYTE10_GET(x) \
   (((x) & 0x0000ff00ul) >> 8)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_3_MSG_HDR_BYTE10_SET(x) \
   (((x) << 8) & 0x0000ff00ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_3_MSG_HDR_BYTE10_MODIFY(r, x) \
   ((((x) << 8) & 0x0000ff00ul) | ((r) & 0xffff00fful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_RX_MSG_HDR_3.MSG_HDR_BYTE11 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_3_MSG_HDR_BYTE11_MSB 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_3_MSG_HDR_BYTE11_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_3_MSG_HDR_BYTE11_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_3_MSG_HDR_BYTE11_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_3_MSG_HDR_BYTE11_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_3_MSG_HDR_BYTE11_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_3_MSG_HDR_BYTE11_FIELD_MASK 0x000000fful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_3_MSG_HDR_BYTE11_GET(x) \
   ((x) & 0x000000fful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_3_MSG_HDR_BYTE11_SET(x) \
   ((x) & 0x000000fful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_3_MSG_HDR_BYTE11_MODIFY(r, x) \
   (((x) & 0x000000fful) | ((r) & 0xffffff00ul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_RX_MSG_HDR_4 */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_RX_MSG_HDR_4 */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_RX_MSG_HDR_4.MSG_HDR_BYTE12 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_4_MSG_HDR_BYTE12_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_4_MSG_HDR_BYTE12_LSB 24u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_4_MSG_HDR_BYTE12_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_4_MSG_HDR_BYTE12_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_4_MSG_HDR_BYTE12_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_4_MSG_HDR_BYTE12_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_4_MSG_HDR_BYTE12_FIELD_MASK 0xff000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_4_MSG_HDR_BYTE12_GET(x) \
   (((x) & 0xff000000ul) >> 24)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_4_MSG_HDR_BYTE12_SET(x) \
   (((x) << 24) & 0xff000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_4_MSG_HDR_BYTE12_MODIFY(r, x) \
   ((((x) << 24) & 0xff000000ul) | ((r) & 0x00fffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_RX_MSG_HDR_4.MSG_HDR_BYTE13 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_4_MSG_HDR_BYTE13_MSB 23u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_4_MSG_HDR_BYTE13_LSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_4_MSG_HDR_BYTE13_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_4_MSG_HDR_BYTE13_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_4_MSG_HDR_BYTE13_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_4_MSG_HDR_BYTE13_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_4_MSG_HDR_BYTE13_FIELD_MASK 0x00ff0000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_4_MSG_HDR_BYTE13_GET(x) \
   (((x) & 0x00ff0000ul) >> 16)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_4_MSG_HDR_BYTE13_SET(x) \
   (((x) << 16) & 0x00ff0000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_4_MSG_HDR_BYTE13_MODIFY(r, x) \
   ((((x) << 16) & 0x00ff0000ul) | ((r) & 0xff00fffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_RX_MSG_HDR_4.MSG_HDR_BYTE14 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_4_MSG_HDR_BYTE14_MSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_4_MSG_HDR_BYTE14_LSB 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_4_MSG_HDR_BYTE14_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_4_MSG_HDR_BYTE14_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_4_MSG_HDR_BYTE14_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_4_MSG_HDR_BYTE14_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_4_MSG_HDR_BYTE14_FIELD_MASK 0x0000ff00ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_4_MSG_HDR_BYTE14_GET(x) \
   (((x) & 0x0000ff00ul) >> 8)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_4_MSG_HDR_BYTE14_SET(x) \
   (((x) << 8) & 0x0000ff00ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_4_MSG_HDR_BYTE14_MODIFY(r, x) \
   ((((x) << 8) & 0x0000ff00ul) | ((r) & 0xffff00fful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_RX_MSG_HDR_4.MSG_HDR_BYTE15 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_4_MSG_HDR_BYTE15_MSB 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_4_MSG_HDR_BYTE15_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_4_MSG_HDR_BYTE15_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_4_MSG_HDR_BYTE15_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_4_MSG_HDR_BYTE15_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_4_MSG_HDR_BYTE15_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_4_MSG_HDR_BYTE15_FIELD_MASK 0x000000fful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_4_MSG_HDR_BYTE15_GET(x) \
   ((x) & 0x000000fful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_4_MSG_HDR_BYTE15_SET(x) \
   ((x) & 0x000000fful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_HDR_4_MSG_HDR_BYTE15_MODIFY(r, x) \
   (((x) & 0x000000fful) | ((r) & 0xffffff00ul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_RX_MSG_STS */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_RX_MSG_STS */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_RX_MSG_STS.RSVDP_31 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_31_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_31_LSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_31_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_31_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_31_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_31_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_31_FIELD_MASK 0x80000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_31_GET(x) \
   (((x) & 0x80000000ul) >> 31)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_31_SET(x) \
   (((x) << 31) & 0x80000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_31_MODIFY(r, x) \
   ((((x) << 31) & 0x80000000ul) | ((r) & 0x7ffffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_RX_MSG_STS.RSVDP_30 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_30_MSB 30u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_30_LSB 24u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_30_WIDTH 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_30_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_30_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_30_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_30_FIELD_MASK 0x7f000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_30_GET(x) \
   (((x) & 0x7f000000ul) >> 24)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_30_SET(x) \
   (((x) << 24) & 0x7f000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_30_MODIFY(r, x) \
   ((((x) << 24) & 0x7f000000ul) | ((r) & 0x80fffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_RX_MSG_STS.RSVDP_23 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_23_MSB 23u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_23_LSB 23u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_23_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_23_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_23_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_23_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_23_FIELD_MASK 0x00800000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_23_GET(x) \
   (((x) & 0x00800000ul) >> 23)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_23_SET(x) \
   (((x) << 23) & 0x00800000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_23_MODIFY(r, x) \
   ((((x) << 23) & 0x00800000ul) | ((r) & 0xff7ffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_RX_MSG_STS.RSVDP_22 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_22_MSB 22u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_22_LSB 22u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_22_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_22_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_22_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_22_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_22_FIELD_MASK 0x00400000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_22_GET(x) \
   (((x) & 0x00400000ul) >> 22)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_22_SET(x) \
   (((x) << 22) & 0x00400000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_22_MODIFY(r, x) \
   ((((x) << 22) & 0x00400000ul) | ((r) & 0xffbffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_RX_MSG_STS.RSVDP_21 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_21_MSB 21u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_21_LSB 21u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_21_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_21_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_21_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_21_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_21_FIELD_MASK 0x00200000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_21_GET(x) \
   (((x) & 0x00200000ul) >> 21)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_21_SET(x) \
   (((x) << 21) & 0x00200000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_21_MODIFY(r, x) \
   ((((x) << 21) & 0x00200000ul) | ((r) & 0xffdffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_RX_MSG_STS.UNLOCK_STS */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_UNLOCK_STS_MSB 20u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_UNLOCK_STS_LSB 20u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_UNLOCK_STS_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_UNLOCK_STS_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_UNLOCK_STS_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_UNLOCK_STS_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_UNLOCK_STS_FIELD_MASK 0x00100000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_UNLOCK_STS_GET(x) \
   (((x) & 0x00100000ul) >> 20)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_UNLOCK_STS_SET(x) \
   (((x) << 20) & 0x00100000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_UNLOCK_STS_MODIFY(r, x) \
   ((((x) << 20) & 0x00100000ul) | ((r) & 0xffeffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_RX_MSG_STS.PME_TURN_OFF_STS */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_PME_TURN_OFF_STS_MSB 19u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_PME_TURN_OFF_STS_LSB 19u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_PME_TURN_OFF_STS_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_PME_TURN_OFF_STS_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_PME_TURN_OFF_STS_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_PME_TURN_OFF_STS_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_PME_TURN_OFF_STS_FIELD_MASK 0x00080000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_PME_TURN_OFF_STS_GET(x) \
   (((x) & 0x00080000ul) >> 19)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_PME_TURN_OFF_STS_SET(x) \
   (((x) << 19) & 0x00080000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_PME_TURN_OFF_STS_MODIFY(r, x) \
   ((((x) << 19) & 0x00080000ul) | ((r) & 0xfff7fffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_RX_MSG_STS.VDM_TYPE1_STS */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_VDM_TYPE1_STS_MSB 18u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_VDM_TYPE1_STS_LSB 18u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_VDM_TYPE1_STS_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_VDM_TYPE1_STS_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_VDM_TYPE1_STS_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_VDM_TYPE1_STS_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_VDM_TYPE1_STS_FIELD_MASK 0x00040000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_VDM_TYPE1_STS_GET(x) \
   (((x) & 0x00040000ul) >> 18)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_VDM_TYPE1_STS_SET(x) \
   (((x) << 18) & 0x00040000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_VDM_TYPE1_STS_MODIFY(r, x) \
   ((((x) << 18) & 0x00040000ul) | ((r) & 0xfffbfffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_RX_MSG_STS.RSVDP_17 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_17_MSB 17u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_17_LSB 17u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_17_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_17_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_17_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_17_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_17_FIELD_MASK 0x00020000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_17_GET(x) \
   (((x) & 0x00020000ul) >> 17)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_17_SET(x) \
   (((x) << 17) & 0x00020000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_17_MODIFY(r, x) \
   ((((x) << 17) & 0x00020000ul) | ((r) & 0xfffdfffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_RX_MSG_STS.LTR_STS */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_LTR_STS_MSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_LTR_STS_LSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_LTR_STS_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_LTR_STS_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_LTR_STS_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_LTR_STS_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_LTR_STS_FIELD_MASK 0x00010000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_LTR_STS_GET(x) \
   (((x) & 0x00010000ul) >> 16)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_LTR_STS_SET(x) \
   (((x) << 16) & 0x00010000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_LTR_STS_MODIFY(r, x) \
   ((((x) << 16) & 0x00010000ul) | ((r) & 0xfffefffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_RX_MSG_STS.RSVDP_15 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_15_MSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_15_LSB 13u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_15_WIDTH 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_15_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_15_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_15_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_15_FIELD_MASK 0x0000e000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_15_GET(x) \
   (((x) & 0x0000e000ul) >> 13)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_15_SET(x) \
   (((x) << 13) & 0x0000e000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_15_MODIFY(r, x) \
   ((((x) << 13) & 0x0000e000ul) | ((r) & 0xffff1ffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_RX_MSG_STS.PM_PME_STS */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_PM_PME_STS_MSB 12u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_PM_PME_STS_LSB 12u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_PM_PME_STS_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_PM_PME_STS_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_PM_PME_STS_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_PM_PME_STS_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_PM_PME_STS_FIELD_MASK 0x00001000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_PM_PME_STS_GET(x) \
   (((x) & 0x00001000ul) >> 12)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_PM_PME_STS_SET(x) \
   (((x) << 12) & 0x00001000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_PM_PME_STS_MODIFY(r, x) \
   ((((x) << 12) & 0x00001000ul) | ((r) & 0xffffeffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_RX_MSG_STS.PME_TO_ACK_STS */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_PME_TO_ACK_STS_MSB 11u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_PME_TO_ACK_STS_LSB 11u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_PME_TO_ACK_STS_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_PME_TO_ACK_STS_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_PME_TO_ACK_STS_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_PME_TO_ACK_STS_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_PME_TO_ACK_STS_FIELD_MASK 0x00000800ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_PME_TO_ACK_STS_GET(x) \
   (((x) & 0x00000800ul) >> 11)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_PME_TO_ACK_STS_SET(x) \
   (((x) << 11) & 0x00000800ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_PME_TO_ACK_STS_MODIFY(r, x) \
   ((((x) << 11) & 0x00000800ul) | ((r) & 0xfffff7fful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_RX_MSG_STS.RSVDP_10 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_10_MSB 10u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_10_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_10_WIDTH 11u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_10_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_10_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_10_RESET 0x000u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_10_FIELD_MASK 0x000007fful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_10_GET(x) \
   ((x) & 0x000007fful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_10_SET(x) \
   ((x) & 0x000007fful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_STS_RSVDP_10_MODIFY(r, x) \
   (((x) & 0x000007fful) | ((r) & 0xfffff800ul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_RX_MSG_CAP_CTRL */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_RX_MSG_CAP_CTRL */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_RX_MSG_CAP_CTRL.RSVDP_31 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_CAP_CTRL_RSVDP_31_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_CAP_CTRL_RSVDP_31_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_CAP_CTRL_RSVDP_31_WIDTH 32u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_CAP_CTRL_RSVDP_31_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_CAP_CTRL_RSVDP_31_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_CAP_CTRL_RSVDP_31_RESET 0x00000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_CAP_CTRL_RSVDP_31_FIELD_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_CAP_CTRL_RSVDP_31_GET(x) \
   ((x) & 0xfffffffful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_CAP_CTRL_RSVDP_31_SET(x) \
   ((x) & 0xfffffffful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_CAP_CTRL_RSVDP_31_MODIFY(r, x) \
   ((x) & 0xfffffffful)

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_RX_MSG_INT_CTRL */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_RX_MSG_INT_CTRL */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_RX_MSG_INT_CTRL.RSVDP_31 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_31_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_31_LSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_31_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_31_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_31_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_31_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_31_FIELD_MASK 0x80000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_31_GET(x) \
   (((x) & 0x80000000ul) >> 31)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_31_SET(x) \
   (((x) << 31) & 0x80000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_31_MODIFY(r, x) \
   ((((x) << 31) & 0x80000000ul) | ((r) & 0x7ffffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_RX_MSG_INT_CTRL.RSVDP_30 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_30_MSB 30u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_30_LSB 24u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_30_WIDTH 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_30_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_30_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_30_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_30_FIELD_MASK 0x7f000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_30_GET(x) \
   (((x) & 0x7f000000ul) >> 24)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_30_SET(x) \
   (((x) << 24) & 0x7f000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_30_MODIFY(r, x) \
   ((((x) << 24) & 0x7f000000ul) | ((r) & 0x80fffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_RX_MSG_INT_CTRL.RSVDP_23 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_23_MSB 23u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_23_LSB 23u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_23_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_23_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_23_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_23_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_23_FIELD_MASK 0x00800000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_23_GET(x) \
   (((x) & 0x00800000ul) >> 23)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_23_SET(x) \
   (((x) << 23) & 0x00800000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_23_MODIFY(r, x) \
   ((((x) << 23) & 0x00800000ul) | ((r) & 0xff7ffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_RX_MSG_INT_CTRL.RSVDP_22 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_22_MSB 22u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_22_LSB 22u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_22_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_22_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_22_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_22_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_22_FIELD_MASK 0x00400000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_22_GET(x) \
   (((x) & 0x00400000ul) >> 22)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_22_SET(x) \
   (((x) << 22) & 0x00400000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_22_MODIFY(r, x) \
   ((((x) << 22) & 0x00400000ul) | ((r) & 0xffbffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_RX_MSG_INT_CTRL.RSVDP_21 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_21_MSB 21u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_21_LSB 21u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_21_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_21_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_21_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_21_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_21_FIELD_MASK 0x00200000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_21_GET(x) \
   (((x) & 0x00200000ul) >> 21)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_21_SET(x) \
   (((x) << 21) & 0x00200000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_21_MODIFY(r, x) \
   ((((x) << 21) & 0x00200000ul) | ((r) & 0xffdffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_RX_MSG_INT_CTRL.UNLOCK_INT_EN */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_UNLOCK_INT_EN_MSB 20u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_UNLOCK_INT_EN_LSB 20u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_UNLOCK_INT_EN_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_UNLOCK_INT_EN_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_UNLOCK_INT_EN_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_UNLOCK_INT_EN_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_UNLOCK_INT_EN_FIELD_MASK 0x00100000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_UNLOCK_INT_EN_GET(x) \
   (((x) & 0x00100000ul) >> 20)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_UNLOCK_INT_EN_SET(x) \
   (((x) << 20) & 0x00100000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_UNLOCK_INT_EN_MODIFY(r, x) \
   ((((x) << 20) & 0x00100000ul) | ((r) & 0xffeffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_RX_MSG_INT_CTRL.PME_TURN_OFF_INT_EN */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_PME_TURN_OFF_INT_EN_MSB 19u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_PME_TURN_OFF_INT_EN_LSB 19u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_PME_TURN_OFF_INT_EN_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_PME_TURN_OFF_INT_EN_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_PME_TURN_OFF_INT_EN_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_PME_TURN_OFF_INT_EN_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_PME_TURN_OFF_INT_EN_FIELD_MASK 0x00080000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_PME_TURN_OFF_INT_EN_GET(x) \
   (((x) & 0x00080000ul) >> 19)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_PME_TURN_OFF_INT_EN_SET(x) \
   (((x) << 19) & 0x00080000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_PME_TURN_OFF_INT_EN_MODIFY(r, x) \
   ((((x) << 19) & 0x00080000ul) | ((r) & 0xfff7fffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_RX_MSG_INT_CTRL.VDM_TYPE1_INT_EN */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_VDM_TYPE1_INT_EN_MSB 18u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_VDM_TYPE1_INT_EN_LSB 18u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_VDM_TYPE1_INT_EN_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_VDM_TYPE1_INT_EN_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_VDM_TYPE1_INT_EN_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_VDM_TYPE1_INT_EN_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_VDM_TYPE1_INT_EN_FIELD_MASK 0x00040000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_VDM_TYPE1_INT_EN_GET(x) \
   (((x) & 0x00040000ul) >> 18)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_VDM_TYPE1_INT_EN_SET(x) \
   (((x) << 18) & 0x00040000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_VDM_TYPE1_INT_EN_MODIFY(r, x) \
   ((((x) << 18) & 0x00040000ul) | ((r) & 0xfffbfffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_RX_MSG_INT_CTRL.RSVDP_17 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_17_MSB 17u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_17_LSB 17u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_17_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_17_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_17_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_17_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_17_FIELD_MASK 0x00020000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_17_GET(x) \
   (((x) & 0x00020000ul) >> 17)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_17_SET(x) \
   (((x) << 17) & 0x00020000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_17_MODIFY(r, x) \
   ((((x) << 17) & 0x00020000ul) | ((r) & 0xfffdfffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_RX_MSG_INT_CTRL.LTR_INT_EN */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_LTR_INT_EN_MSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_LTR_INT_EN_LSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_LTR_INT_EN_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_LTR_INT_EN_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_LTR_INT_EN_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_LTR_INT_EN_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_LTR_INT_EN_FIELD_MASK 0x00010000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_LTR_INT_EN_GET(x) \
   (((x) & 0x00010000ul) >> 16)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_LTR_INT_EN_SET(x) \
   (((x) << 16) & 0x00010000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_LTR_INT_EN_MODIFY(r, x) \
   ((((x) << 16) & 0x00010000ul) | ((r) & 0xfffefffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_RX_MSG_INT_CTRL.RSVDP_15 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_15_MSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_15_LSB 13u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_15_WIDTH 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_15_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_15_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_15_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_15_FIELD_MASK 0x0000e000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_15_GET(x) \
   (((x) & 0x0000e000ul) >> 13)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_15_SET(x) \
   (((x) << 13) & 0x0000e000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_15_MODIFY(r, x) \
   ((((x) << 13) & 0x0000e000ul) | ((r) & 0xffff1ffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_RX_MSG_INT_CTRL.PM_PME_INT_EN */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_PM_PME_INT_EN_MSB 12u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_PM_PME_INT_EN_LSB 12u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_PM_PME_INT_EN_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_PM_PME_INT_EN_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_PM_PME_INT_EN_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_PM_PME_INT_EN_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_PM_PME_INT_EN_FIELD_MASK 0x00001000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_PM_PME_INT_EN_GET(x) \
   (((x) & 0x00001000ul) >> 12)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_PM_PME_INT_EN_SET(x) \
   (((x) << 12) & 0x00001000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_PM_PME_INT_EN_MODIFY(r, x) \
   ((((x) << 12) & 0x00001000ul) | ((r) & 0xffffeffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_RX_MSG_INT_CTRL.PME_TO_ACK_INT_EN */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_PME_TO_ACK_INT_EN_MSB 11u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_PME_TO_ACK_INT_EN_LSB 11u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_PME_TO_ACK_INT_EN_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_PME_TO_ACK_INT_EN_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_PME_TO_ACK_INT_EN_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_PME_TO_ACK_INT_EN_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_PME_TO_ACK_INT_EN_FIELD_MASK 0x00000800ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_PME_TO_ACK_INT_EN_GET(x) \
   (((x) & 0x00000800ul) >> 11)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_PME_TO_ACK_INT_EN_SET(x) \
   (((x) << 11) & 0x00000800ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_PME_TO_ACK_INT_EN_MODIFY(r, x) \
   ((((x) << 11) & 0x00000800ul) | ((r) & 0xfffff7fful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_RX_MSG_INT_CTRL.RSVDP_10 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_10_MSB 10u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_10_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_10_WIDTH 11u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_10_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_10_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_10_RESET 0x000u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_10_FIELD_MASK 0x000007fful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_10_GET(x) \
   ((x) & 0x000007fful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_10_SET(x) \
   ((x) & 0x000007fful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_RX_MSG_INT_CTRL_RSVDP_10_MODIFY(r, x) \
   (((x) & 0x000007fful) | ((r) & 0xfffff800ul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_LINK_DBG_1 */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_LINK_DBG_1 */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_LINK_DBG_1.RSVDP_31 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_1_RSVDP_31_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_1_RSVDP_31_LSB 20u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_1_RSVDP_31_WIDTH 12u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_1_RSVDP_31_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_1_RSVDP_31_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_1_RSVDP_31_RESET 0x000u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_1_RSVDP_31_FIELD_MASK 0xfff00000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_1_RSVDP_31_GET(x) \
   (((x) & 0xfff00000ul) >> 20)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_1_RSVDP_31_SET(x) \
   (((x) << 20) & 0xfff00000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_1_RSVDP_31_MODIFY(r, x) \
   ((((x) << 20) & 0xfff00000ul) | ((r) & 0x000ffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_LINK_DBG_1.SYMBOL_LOCK */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_1_SYMBOL_LOCK_MSB 19u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_1_SYMBOL_LOCK_LSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_1_SYMBOL_LOCK_WIDTH 4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_1_SYMBOL_LOCK_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_1_SYMBOL_LOCK_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_1_SYMBOL_LOCK_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_1_SYMBOL_LOCK_FIELD_MASK 0x000f0000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_1_SYMBOL_LOCK_GET(x) \
   (((x) & 0x000f0000ul) >> 16)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_1_SYMBOL_LOCK_SET(x) \
   (((x) << 16) & 0x000f0000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_1_SYMBOL_LOCK_MODIFY(r, x) \
   ((((x) << 16) & 0x000f0000ul) | ((r) & 0xfff0fffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_LINK_DBG_1.RSVDP_15 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_1_RSVDP_15_MSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_1_RSVDP_15_LSB 4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_1_RSVDP_15_WIDTH 12u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_1_RSVDP_15_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_1_RSVDP_15_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_1_RSVDP_15_RESET 0x000u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_1_RSVDP_15_FIELD_MASK 0x0000fff0ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_1_RSVDP_15_GET(x) \
   (((x) & 0x0000fff0ul) >> 4)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_1_RSVDP_15_SET(x) \
   (((x) << 4) & 0x0000fff0ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_1_RSVDP_15_MODIFY(r, x) \
   ((((x) << 4) & 0x0000fff0ul) | ((r) & 0xffff000ful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_LINK_DBG_1.RECEIVER_DETECTED */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_1_RECEIVER_DETECTED_MSB 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_1_RECEIVER_DETECTED_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_1_RECEIVER_DETECTED_WIDTH 4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_1_RECEIVER_DETECTED_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_1_RECEIVER_DETECTED_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_1_RECEIVER_DETECTED_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_1_RECEIVER_DETECTED_FIELD_MASK 0x0000000ful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_1_RECEIVER_DETECTED_GET(x) \
   ((x) & 0x0000000ful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_1_RECEIVER_DETECTED_SET(x) \
   ((x) & 0x0000000ful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_1_RECEIVER_DETECTED_MODIFY(r, x) \
   (((x) & 0x0000000ful) | ((r) & 0xfffffff0ul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_LINK_DBG_2 */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_LINK_DBG_2 */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_LINK_DBG_2.RSVDP_31 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RSVDP_31_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RSVDP_31_LSB 25u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RSVDP_31_WIDTH 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RSVDP_31_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RSVDP_31_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RSVDP_31_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RSVDP_31_FIELD_MASK 0xfe000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RSVDP_31_GET(x) \
   (((x) & 0xfe000000ul) >> 25)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RSVDP_31_SET(x) \
   (((x) << 25) & 0xfe000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RSVDP_31_MODIFY(r, x) \
   ((((x) << 25) & 0xfe000000ul) | ((r) & 0x01fffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_LINK_DBG_2.CDM_IN_RESET */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_CDM_IN_RESET_MSB 24u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_CDM_IN_RESET_LSB 24u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_CDM_IN_RESET_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_CDM_IN_RESET_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_CDM_IN_RESET_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_CDM_IN_RESET_RESET 0x1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_CDM_IN_RESET_FIELD_MASK 0x01000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_CDM_IN_RESET_GET(x) \
   (((x) & 0x01000000ul) >> 24)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_CDM_IN_RESET_SET(x) \
   (((x) << 24) & 0x01000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_CDM_IN_RESET_MODIFY(r, x) \
   ((((x) << 24) & 0x01000000ul) | ((r) & 0xfefffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_LINK_DBG_2.BRDG_SLV_XFER_PENDING */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_BRDG_SLV_XFER_PENDING_MSB 23u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_BRDG_SLV_XFER_PENDING_LSB 23u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_BRDG_SLV_XFER_PENDING_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_BRDG_SLV_XFER_PENDING_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_BRDG_SLV_XFER_PENDING_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_BRDG_SLV_XFER_PENDING_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_BRDG_SLV_XFER_PENDING_FIELD_MASK 0x00800000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_BRDG_SLV_XFER_PENDING_GET(x) \
   (((x) & 0x00800000ul) >> 23)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_BRDG_SLV_XFER_PENDING_SET(x) \
   (((x) << 23) & 0x00800000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_BRDG_SLV_XFER_PENDING_MODIFY(r, x) \
   ((((x) << 23) & 0x00800000ul) | ((r) & 0xff7ffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_LINK_DBG_2.BRDG_DBI_XFER_PENDING */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_BRDG_DBI_XFER_PENDING_MSB 22u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_BRDG_DBI_XFER_PENDING_LSB 22u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_BRDG_DBI_XFER_PENDING_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_BRDG_DBI_XFER_PENDING_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_BRDG_DBI_XFER_PENDING_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_BRDG_DBI_XFER_PENDING_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_BRDG_DBI_XFER_PENDING_FIELD_MASK 0x00400000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_BRDG_DBI_XFER_PENDING_GET(x) \
   (((x) & 0x00400000ul) >> 22)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_BRDG_DBI_XFER_PENDING_SET(x) \
   (((x) << 22) & 0x00400000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_BRDG_DBI_XFER_PENDING_MODIFY(r, x) \
   ((((x) << 22) & 0x00400000ul) | ((r) & 0xffbffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_LINK_DBG_2.EDMA_XFER_PENDING */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_EDMA_XFER_PENDING_MSB 21u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_EDMA_XFER_PENDING_LSB 21u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_EDMA_XFER_PENDING_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_EDMA_XFER_PENDING_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_EDMA_XFER_PENDING_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_EDMA_XFER_PENDING_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_EDMA_XFER_PENDING_FIELD_MASK 0x00200000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_EDMA_XFER_PENDING_GET(x) \
   (((x) & 0x00200000ul) >> 21)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_EDMA_XFER_PENDING_SET(x) \
   (((x) << 21) & 0x00200000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_EDMA_XFER_PENDING_MODIFY(r, x) \
   ((((x) << 21) & 0x00200000ul) | ((r) & 0xffdffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_LINK_DBG_2.RADM_XFER_PENDING */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RADM_XFER_PENDING_MSB 20u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RADM_XFER_PENDING_LSB 20u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RADM_XFER_PENDING_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RADM_XFER_PENDING_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RADM_XFER_PENDING_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RADM_XFER_PENDING_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RADM_XFER_PENDING_FIELD_MASK 0x00100000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RADM_XFER_PENDING_GET(x) \
   (((x) & 0x00100000ul) >> 20)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RADM_XFER_PENDING_SET(x) \
   (((x) << 20) & 0x00100000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RADM_XFER_PENDING_MODIFY(r, x) \
   ((((x) << 20) & 0x00100000ul) | ((r) & 0xffeffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_LINK_DBG_2.VCN_Q_NOT_EMPTY */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_VCN_Q_NOT_EMPTY_MSB 19u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_VCN_Q_NOT_EMPTY_LSB 19u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_VCN_Q_NOT_EMPTY_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_VCN_Q_NOT_EMPTY_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_VCN_Q_NOT_EMPTY_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_VCN_Q_NOT_EMPTY_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_VCN_Q_NOT_EMPTY_FIELD_MASK 0x00080000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_VCN_Q_NOT_EMPTY_GET(x) \
   (((x) & 0x00080000ul) >> 19)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_VCN_Q_NOT_EMPTY_SET(x) \
   (((x) << 19) & 0x00080000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_VCN_Q_NOT_EMPTY_MODIFY(r, x) \
   ((((x) << 19) & 0x00080000ul) | ((r) & 0xfff7fffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_LINK_DBG_2.VC2_Q_NOT_EMPTY */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_VC2_Q_NOT_EMPTY_MSB 18u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_VC2_Q_NOT_EMPTY_LSB 18u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_VC2_Q_NOT_EMPTY_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_VC2_Q_NOT_EMPTY_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_VC2_Q_NOT_EMPTY_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_VC2_Q_NOT_EMPTY_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_VC2_Q_NOT_EMPTY_FIELD_MASK 0x00040000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_VC2_Q_NOT_EMPTY_GET(x) \
   (((x) & 0x00040000ul) >> 18)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_VC2_Q_NOT_EMPTY_SET(x) \
   (((x) << 18) & 0x00040000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_VC2_Q_NOT_EMPTY_MODIFY(r, x) \
   ((((x) << 18) & 0x00040000ul) | ((r) & 0xfffbfffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_LINK_DBG_2.VC1_Q_NOT_EMPTY */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_VC1_Q_NOT_EMPTY_MSB 17u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_VC1_Q_NOT_EMPTY_LSB 17u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_VC1_Q_NOT_EMPTY_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_VC1_Q_NOT_EMPTY_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_VC1_Q_NOT_EMPTY_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_VC1_Q_NOT_EMPTY_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_VC1_Q_NOT_EMPTY_FIELD_MASK 0x00020000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_VC1_Q_NOT_EMPTY_GET(x) \
   (((x) & 0x00020000ul) >> 17)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_VC1_Q_NOT_EMPTY_SET(x) \
   (((x) << 17) & 0x00020000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_VC1_Q_NOT_EMPTY_MODIFY(r, x) \
   ((((x) << 17) & 0x00020000ul) | ((r) & 0xfffdfffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_LINK_DBG_2.VC0_Q_NOT_EMPTY */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_VC0_Q_NOT_EMPTY_MSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_VC0_Q_NOT_EMPTY_LSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_VC0_Q_NOT_EMPTY_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_VC0_Q_NOT_EMPTY_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_VC0_Q_NOT_EMPTY_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_VC0_Q_NOT_EMPTY_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_VC0_Q_NOT_EMPTY_FIELD_MASK 0x00010000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_VC0_Q_NOT_EMPTY_GET(x) \
   (((x) & 0x00010000ul) >> 16)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_VC0_Q_NOT_EMPTY_SET(x) \
   (((x) << 16) & 0x00010000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_VC0_Q_NOT_EMPTY_MODIFY(r, x) \
   ((((x) << 16) & 0x00010000ul) | ((r) & 0xfffefffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_LINK_DBG_2.RSVDP_15 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RSVDP_15_MSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RSVDP_15_LSB 13u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RSVDP_15_WIDTH 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RSVDP_15_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RSVDP_15_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RSVDP_15_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RSVDP_15_FIELD_MASK 0x0000e000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RSVDP_15_GET(x) \
   (((x) & 0x0000e000ul) >> 13)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RSVDP_15_SET(x) \
   (((x) << 13) & 0x0000e000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RSVDP_15_MODIFY(r, x) \
   ((((x) << 13) & 0x0000e000ul) | ((r) & 0xffff1ffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_LINK_DBG_2.PHY_POWRDOWN */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_PHY_POWRDOWN_MSB 12u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_PHY_POWRDOWN_LSB 10u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_PHY_POWRDOWN_WIDTH 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_PHY_POWRDOWN_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_PHY_POWRDOWN_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_PHY_POWRDOWN_RESET 0x2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_PHY_POWRDOWN_FIELD_MASK 0x00001c00ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_PHY_POWRDOWN_GET(x) \
   (((x) & 0x00001c00ul) >> 10)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_PHY_POWRDOWN_SET(x) \
   (((x) << 10) & 0x00001c00ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_PHY_POWRDOWN_MODIFY(r, x) \
   ((((x) << 10) & 0x00001c00ul) | ((r) & 0xffffe3fful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_LINK_DBG_2.RATE */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RATE_MSB 9u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RATE_LSB 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RATE_WIDTH 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RATE_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RATE_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RATE_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RATE_FIELD_MASK 0x00000300ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RATE_GET(x) \
   (((x) & 0x00000300ul) >> 8)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RATE_SET(x) \
   (((x) << 8) & 0x00000300ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RATE_MODIFY(r, x) \
   ((((x) << 8) & 0x00000300ul) | ((r) & 0xfffffcfful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_LINK_DBG_2.RDLH_LINK_UP */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RDLH_LINK_UP_MSB 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RDLH_LINK_UP_LSB 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RDLH_LINK_UP_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RDLH_LINK_UP_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RDLH_LINK_UP_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RDLH_LINK_UP_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RDLH_LINK_UP_FIELD_MASK 0x00000080ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RDLH_LINK_UP_GET(x) \
   (((x) & 0x00000080ul) >> 7)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RDLH_LINK_UP_SET(x) \
   (((x) << 7) & 0x00000080ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_RDLH_LINK_UP_MODIFY(r, x) \
   ((((x) << 7) & 0x00000080ul) | ((r) & 0xffffff7ful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_LINK_DBG_2.SMLH_LINK_UP */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_SMLH_LINK_UP_MSB 6u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_SMLH_LINK_UP_LSB 6u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_SMLH_LINK_UP_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_SMLH_LINK_UP_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_SMLH_LINK_UP_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_SMLH_LINK_UP_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_SMLH_LINK_UP_FIELD_MASK 0x00000040ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_SMLH_LINK_UP_GET(x) \
   (((x) & 0x00000040ul) >> 6)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_SMLH_LINK_UP_SET(x) \
   (((x) << 6) & 0x00000040ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_SMLH_LINK_UP_MODIFY(r, x) \
   ((((x) << 6) & 0x00000040ul) | ((r) & 0xffffffbful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_LINK_DBG_2.SMLH_LTSSM_STATE */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_SMLH_LTSSM_STATE_MSB 5u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_SMLH_LTSSM_STATE_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_SMLH_LTSSM_STATE_WIDTH 6u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_SMLH_LTSSM_STATE_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_SMLH_LTSSM_STATE_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_SMLH_LTSSM_STATE_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_SMLH_LTSSM_STATE_FIELD_MASK 0x0000003ful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_SMLH_LTSSM_STATE_GET(x) \
   ((x) & 0x0000003ful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_SMLH_LTSSM_STATE_SET(x) \
   ((x) & 0x0000003ful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_LINK_DBG_2_SMLH_LTSSM_STATE_MODIFY(r, x) \
   (((x) & 0x0000003ful) | ((r) & 0xffffffc0ul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_ERR_STS */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_ERR_STS */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_ERR_STS.APBSLV_TIMEOUT_STS */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_APBSLV_TIMEOUT_STS_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_APBSLV_TIMEOUT_STS_LSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_APBSLV_TIMEOUT_STS_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_APBSLV_TIMEOUT_STS_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_APBSLV_TIMEOUT_STS_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_APBSLV_TIMEOUT_STS_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_APBSLV_TIMEOUT_STS_FIELD_MASK 0x80000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_APBSLV_TIMEOUT_STS_GET(x) \
   (((x) & 0x80000000ul) >> 31)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_APBSLV_TIMEOUT_STS_SET(x) \
   (((x) << 31) & 0x80000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_APBSLV_TIMEOUT_STS_MODIFY(r, x) \
   ((((x) << 31) & 0x80000000ul) | ((r) & 0x7ffffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_ERR_STS.LINK_DOWN_STS */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_LINK_DOWN_STS_MSB 30u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_LINK_DOWN_STS_LSB 30u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_LINK_DOWN_STS_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_LINK_DOWN_STS_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_LINK_DOWN_STS_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_LINK_DOWN_STS_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_LINK_DOWN_STS_FIELD_MASK 0x40000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_LINK_DOWN_STS_GET(x) \
   (((x) & 0x40000000ul) >> 30)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_LINK_DOWN_STS_SET(x) \
   (((x) << 30) & 0x40000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_LINK_DOWN_STS_MODIFY(r, x) \
   ((((x) << 30) & 0x40000000ul) | ((r) & 0xbffffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_ERR_STS.SURPRISE_DOWN_ERR_STS */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_SURPRISE_DOWN_ERR_STS_MSB 29u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_SURPRISE_DOWN_ERR_STS_LSB 29u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_SURPRISE_DOWN_ERR_STS_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_SURPRISE_DOWN_ERR_STS_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_SURPRISE_DOWN_ERR_STS_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_SURPRISE_DOWN_ERR_STS_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_SURPRISE_DOWN_ERR_STS_FIELD_MASK 0x20000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_SURPRISE_DOWN_ERR_STS_GET(x) \
   (((x) & 0x20000000ul) >> 29)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_SURPRISE_DOWN_ERR_STS_SET(x) \
   (((x) << 29) & 0x20000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_SURPRISE_DOWN_ERR_STS_MODIFY(r, x) \
   ((((x) << 29) & 0x20000000ul) | ((r) & 0xdffffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_ERR_STS.RSVDP_28 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_RSVDP_28_MSB 28u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_RSVDP_28_LSB 24u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_RSVDP_28_WIDTH 5u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_RSVDP_28_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_RSVDP_28_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_RSVDP_28_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_RSVDP_28_FIELD_MASK 0x1f000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_RSVDP_28_GET(x) \
   (((x) & 0x1f000000ul) >> 24)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_RSVDP_28_SET(x) \
   (((x) << 24) & 0x1f000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_RSVDP_28_MODIFY(r, x) \
   ((((x) << 24) & 0x1f000000ul) | ((r) & 0xe0fffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_ERR_STS.VC_QOVERFLOW */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_VC_QOVERFLOW_MSB 23u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_VC_QOVERFLOW_LSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_VC_QOVERFLOW_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_VC_QOVERFLOW_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_VC_QOVERFLOW_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_VC_QOVERFLOW_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_VC_QOVERFLOW_FIELD_MASK 0x00ff0000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_VC_QOVERFLOW_GET(x) \
   (((x) & 0x00ff0000ul) >> 16)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_VC_QOVERFLOW_SET(x) \
   (((x) << 16) & 0x00ff0000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_VC_QOVERFLOW_MODIFY(r, x) \
   ((((x) << 16) & 0x00ff0000ul) | ((r) & 0xff00fffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_ERR_STS.RSVDP_15 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_RSVDP_15_MSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_RSVDP_15_LSB 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_RSVDP_15_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_RSVDP_15_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_RSVDP_15_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_RSVDP_15_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_RSVDP_15_FIELD_MASK 0x0000ff00ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_RSVDP_15_GET(x) \
   (((x) & 0x0000ff00ul) >> 8)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_RSVDP_15_SET(x) \
   (((x) << 8) & 0x0000ff00ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_RSVDP_15_MODIFY(r, x) \
   ((((x) << 8) & 0x0000ff00ul) | ((r) & 0xffff00fful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_ERR_STS.RXDATA_PERR */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_RXDATA_PERR_MSB 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_RXDATA_PERR_LSB 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_RXDATA_PERR_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_RXDATA_PERR_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_RXDATA_PERR_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_RXDATA_PERR_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_RXDATA_PERR_FIELD_MASK 0x00000080ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_RXDATA_PERR_GET(x) \
   (((x) & 0x00000080ul) >> 7)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_RXDATA_PERR_SET(x) \
   (((x) << 7) & 0x00000080ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_RXDATA_PERR_MODIFY(r, x) \
   ((((x) << 7) & 0x00000080ul) | ((r) & 0xffffff7ful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_ERR_STS.TXDATA_PERR_BACK */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_TXDATA_PERR_BACK_MSB 6u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_TXDATA_PERR_BACK_LSB 6u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_TXDATA_PERR_BACK_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_TXDATA_PERR_BACK_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_TXDATA_PERR_BACK_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_TXDATA_PERR_BACK_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_TXDATA_PERR_BACK_FIELD_MASK 0x00000040ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_TXDATA_PERR_BACK_GET(x) \
   (((x) & 0x00000040ul) >> 6)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_TXDATA_PERR_BACK_SET(x) \
   (((x) << 6) & 0x00000040ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_TXDATA_PERR_BACK_MODIFY(r, x) \
   ((((x) << 6) & 0x00000040ul) | ((r) & 0xffffffbful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_ERR_STS.TXDATA_PERR_FRONT */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_TXDATA_PERR_FRONT_MSB 5u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_TXDATA_PERR_FRONT_LSB 5u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_TXDATA_PERR_FRONT_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_TXDATA_PERR_FRONT_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_TXDATA_PERR_FRONT_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_TXDATA_PERR_FRONT_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_TXDATA_PERR_FRONT_FIELD_MASK 0x00000020ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_TXDATA_PERR_FRONT_GET(x) \
   (((x) & 0x00000020ul) >> 5)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_TXDATA_PERR_FRONT_SET(x) \
   (((x) << 5) & 0x00000020ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_TXDATA_PERR_FRONT_MODIFY(r, x) \
   ((((x) << 5) & 0x00000020ul) | ((r) & 0xffffffdful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_ERR_STS.RSVDP_4 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_RSVDP_4_MSB 4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_RSVDP_4_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_RSVDP_4_WIDTH 5u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_RSVDP_4_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_RSVDP_4_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_RSVDP_4_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_RSVDP_4_FIELD_MASK 0x0000001ful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_RSVDP_4_GET(x) \
   ((x) & 0x0000001ful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_RSVDP_4_SET(x) \
   ((x) & 0x0000001ful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_STS_RSVDP_4_MODIFY(r, x) \
   (((x) & 0x0000001ful) | ((r) & 0xffffffe0ul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_ERR_INT_CTRL */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_ERR_INT_CTRL */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_ERR_INT_CTRL.APBSLV_TIMEOUT_INT_EN */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_APBSLV_TIMEOUT_INT_EN_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_APBSLV_TIMEOUT_INT_EN_LSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_APBSLV_TIMEOUT_INT_EN_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_APBSLV_TIMEOUT_INT_EN_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_APBSLV_TIMEOUT_INT_EN_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_APBSLV_TIMEOUT_INT_EN_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_APBSLV_TIMEOUT_INT_EN_FIELD_MASK 0x80000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_APBSLV_TIMEOUT_INT_EN_GET(x) \
   (((x) & 0x80000000ul) >> 31)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_APBSLV_TIMEOUT_INT_EN_SET(x) \
   (((x) << 31) & 0x80000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_APBSLV_TIMEOUT_INT_EN_MODIFY(r, x) \
   ((((x) << 31) & 0x80000000ul) | ((r) & 0x7ffffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_ERR_INT_CTRL.LINK_DOWN_INT_EN */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_LINK_DOWN_INT_EN_MSB 30u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_LINK_DOWN_INT_EN_LSB 30u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_LINK_DOWN_INT_EN_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_LINK_DOWN_INT_EN_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_LINK_DOWN_INT_EN_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_LINK_DOWN_INT_EN_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_LINK_DOWN_INT_EN_FIELD_MASK 0x40000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_LINK_DOWN_INT_EN_GET(x) \
   (((x) & 0x40000000ul) >> 30)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_LINK_DOWN_INT_EN_SET(x) \
   (((x) << 30) & 0x40000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_LINK_DOWN_INT_EN_MODIFY(r, x) \
   ((((x) << 30) & 0x40000000ul) | ((r) & 0xbffffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_ERR_INT_CTRL.SURPRISE_DOWN_ERR_INT_EN */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_SURPRISE_DOWN_ERR_INT_EN_MSB 29u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_SURPRISE_DOWN_ERR_INT_EN_LSB 29u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_SURPRISE_DOWN_ERR_INT_EN_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_SURPRISE_DOWN_ERR_INT_EN_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_SURPRISE_DOWN_ERR_INT_EN_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_SURPRISE_DOWN_ERR_INT_EN_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_SURPRISE_DOWN_ERR_INT_EN_FIELD_MASK 0x20000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_SURPRISE_DOWN_ERR_INT_EN_GET(x) \
   (((x) & 0x20000000ul) >> 29)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_SURPRISE_DOWN_ERR_INT_EN_SET(x) \
   (((x) << 29) & 0x20000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_SURPRISE_DOWN_ERR_INT_EN_MODIFY(r, x) \
   ((((x) << 29) & 0x20000000ul) | ((r) & 0xdffffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_ERR_INT_CTRL.RSVDP_28 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_RSVDP_28_MSB 28u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_RSVDP_28_LSB 20u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_RSVDP_28_WIDTH 9u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_RSVDP_28_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_RSVDP_28_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_RSVDP_28_RESET 0x000u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_RSVDP_28_FIELD_MASK 0x1ff00000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_RSVDP_28_GET(x) \
   (((x) & 0x1ff00000ul) >> 20)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_RSVDP_28_SET(x) \
   (((x) << 20) & 0x1ff00000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_RSVDP_28_MODIFY(r, x) \
   ((((x) << 20) & 0x1ff00000ul) | ((r) & 0xe00ffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_ERR_INT_CTRL.VC_QOVERFLOW_INT_EN */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_VC_QOVERFLOW_INT_EN_MSB 19u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_VC_QOVERFLOW_INT_EN_LSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_VC_QOVERFLOW_INT_EN_WIDTH 4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_VC_QOVERFLOW_INT_EN_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_VC_QOVERFLOW_INT_EN_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_VC_QOVERFLOW_INT_EN_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_VC_QOVERFLOW_INT_EN_FIELD_MASK 0x000f0000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_VC_QOVERFLOW_INT_EN_GET(x) \
   (((x) & 0x000f0000ul) >> 16)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_VC_QOVERFLOW_INT_EN_SET(x) \
   (((x) << 16) & 0x000f0000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_VC_QOVERFLOW_INT_EN_MODIFY(r, x) \
   ((((x) << 16) & 0x000f0000ul) | ((r) & 0xfff0fffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_ERR_INT_CTRL.RSVDP_15 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_RSVDP_15_MSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_RSVDP_15_LSB 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_RSVDP_15_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_RSVDP_15_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_RSVDP_15_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_RSVDP_15_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_RSVDP_15_FIELD_MASK 0x0000ff00ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_RSVDP_15_GET(x) \
   (((x) & 0x0000ff00ul) >> 8)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_RSVDP_15_SET(x) \
   (((x) << 8) & 0x0000ff00ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_RSVDP_15_MODIFY(r, x) \
   ((((x) << 8) & 0x0000ff00ul) | ((r) & 0xffff00fful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_ERR_INT_CTRL.RXDATA_PERR_INT_EN */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_RXDATA_PERR_INT_EN_MSB 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_RXDATA_PERR_INT_EN_LSB 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_RXDATA_PERR_INT_EN_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_RXDATA_PERR_INT_EN_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_RXDATA_PERR_INT_EN_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_RXDATA_PERR_INT_EN_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_RXDATA_PERR_INT_EN_FIELD_MASK 0x00000080ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_RXDATA_PERR_INT_EN_GET(x) \
   (((x) & 0x00000080ul) >> 7)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_RXDATA_PERR_INT_EN_SET(x) \
   (((x) << 7) & 0x00000080ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_RXDATA_PERR_INT_EN_MODIFY(r, x) \
   ((((x) << 7) & 0x00000080ul) | ((r) & 0xffffff7ful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_ERR_INT_CTRL.TXDATA_PERR_BACK_INT_EN */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_TXDATA_PERR_BACK_INT_EN_MSB 6u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_TXDATA_PERR_BACK_INT_EN_LSB 6u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_TXDATA_PERR_BACK_INT_EN_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_TXDATA_PERR_BACK_INT_EN_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_TXDATA_PERR_BACK_INT_EN_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_TXDATA_PERR_BACK_INT_EN_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_TXDATA_PERR_BACK_INT_EN_FIELD_MASK 0x00000040ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_TXDATA_PERR_BACK_INT_EN_GET(x) \
   (((x) & 0x00000040ul) >> 6)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_TXDATA_PERR_BACK_INT_EN_SET(x) \
   (((x) << 6) & 0x00000040ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_TXDATA_PERR_BACK_INT_EN_MODIFY(r, x) \
   ((((x) << 6) & 0x00000040ul) | ((r) & 0xffffffbful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_ERR_INT_CTRL.TXDATA_PERR_FRONT_INT_EN */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_TXDATA_PERR_FRONT_INT_EN_MSB 5u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_TXDATA_PERR_FRONT_INT_EN_LSB 5u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_TXDATA_PERR_FRONT_INT_EN_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_TXDATA_PERR_FRONT_INT_EN_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_TXDATA_PERR_FRONT_INT_EN_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_TXDATA_PERR_FRONT_INT_EN_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_TXDATA_PERR_FRONT_INT_EN_FIELD_MASK 0x00000020ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_TXDATA_PERR_FRONT_INT_EN_GET(x) \
   (((x) & 0x00000020ul) >> 5)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_TXDATA_PERR_FRONT_INT_EN_SET(x) \
   (((x) << 5) & 0x00000020ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_TXDATA_PERR_FRONT_INT_EN_MODIFY(r, x) \
   ((((x) << 5) & 0x00000020ul) | ((r) & 0xffffffdful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_ERR_INT_CTRL.RSVDP_4 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_RSVDP_4_MSB 4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_RSVDP_4_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_RSVDP_4_WIDTH 5u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_RSVDP_4_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_RSVDP_4_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_RSVDP_4_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_RSVDP_4_FIELD_MASK 0x0000001ful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_RSVDP_4_GET(x) \
   ((x) & 0x0000001ful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_RSVDP_4_SET(x) \
   ((x) & 0x0000001ful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_ERR_INT_CTRL_RSVDP_4_MODIFY(r, x) \
   (((x) & 0x0000001ful) | ((r) & 0xffffffe0ul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_INT_STS */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_INT_STS */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_INT_STS.RSVDP_31 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_RSVDP_31_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_RSVDP_31_LSB 12u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_RSVDP_31_WIDTH 20u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_RSVDP_31_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_RSVDP_31_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_RSVDP_31_RESET 0x00000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_RSVDP_31_FIELD_MASK 0xfffff000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_RSVDP_31_GET(x) \
   (((x) & 0xfffff000ul) >> 12)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_RSVDP_31_SET(x) \
   (((x) << 12) & 0xfffff000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_RSVDP_31_MODIFY(r, x) \
   ((((x) << 12) & 0xfffff000ul) | ((r) & 0x00000ffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_INT_STS.RSVDP_11 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_RSVDP_11_MSB 11u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_RSVDP_11_LSB 11u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_RSVDP_11_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_RSVDP_11_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_RSVDP_11_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_RSVDP_11_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_RSVDP_11_FIELD_MASK 0x00000800ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_RSVDP_11_GET(x) \
   (((x) & 0x00000800ul) >> 11)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_RSVDP_11_SET(x) \
   (((x) << 11) & 0x00000800ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_RSVDP_11_MODIFY(r, x) \
   ((((x) << 11) & 0x00000800ul) | ((r) & 0xfffff7fful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_INT_STS.LINK_EQ_REQ_INT_STS */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_LINK_EQ_REQ_INT_STS_MSB 10u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_LINK_EQ_REQ_INT_STS_LSB 10u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_LINK_EQ_REQ_INT_STS_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_LINK_EQ_REQ_INT_STS_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_LINK_EQ_REQ_INT_STS_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_LINK_EQ_REQ_INT_STS_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_LINK_EQ_REQ_INT_STS_FIELD_MASK 0x00000400ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_LINK_EQ_REQ_INT_STS_GET(x) \
   (((x) & 0x00000400ul) >> 10)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_LINK_EQ_REQ_INT_STS_SET(x) \
   (((x) << 10) & 0x00000400ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_LINK_EQ_REQ_INT_STS_MODIFY(r, x) \
   ((((x) << 10) & 0x00000400ul) | ((r) & 0xfffffbfful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_INT_STS.BW_MGT_INT_STS */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_BW_MGT_INT_STS_MSB 9u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_BW_MGT_INT_STS_LSB 9u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_BW_MGT_INT_STS_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_BW_MGT_INT_STS_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_BW_MGT_INT_STS_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_BW_MGT_INT_STS_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_BW_MGT_INT_STS_FIELD_MASK 0x00000200ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_BW_MGT_INT_STS_GET(x) \
   (((x) & 0x00000200ul) >> 9)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_BW_MGT_INT_STS_SET(x) \
   (((x) << 9) & 0x00000200ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_BW_MGT_INT_STS_MODIFY(r, x) \
   ((((x) << 9) & 0x00000200ul) | ((r) & 0xfffffdfful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_INT_STS.LINK_AUTO_BW_INT_STS */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_LINK_AUTO_BW_INT_STS_MSB 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_LINK_AUTO_BW_INT_STS_LSB 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_LINK_AUTO_BW_INT_STS_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_LINK_AUTO_BW_INT_STS_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_LINK_AUTO_BW_INT_STS_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_LINK_AUTO_BW_INT_STS_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_LINK_AUTO_BW_INT_STS_FIELD_MASK 0x00000100ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_LINK_AUTO_BW_INT_STS_GET(x) \
   (((x) & 0x00000100ul) >> 8)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_LINK_AUTO_BW_INT_STS_SET(x) \
   (((x) << 8) & 0x00000100ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_LINK_AUTO_BW_INT_STS_MODIFY(r, x) \
   ((((x) << 8) & 0x00000100ul) | ((r) & 0xfffffefful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_INT_STS.SYS_ERR_RC_STS */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_SYS_ERR_RC_STS_MSB 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_SYS_ERR_RC_STS_LSB 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_SYS_ERR_RC_STS_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_SYS_ERR_RC_STS_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_SYS_ERR_RC_STS_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_SYS_ERR_RC_STS_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_SYS_ERR_RC_STS_FIELD_MASK 0x00000080ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_SYS_ERR_RC_STS_GET(x) \
   (((x) & 0x00000080ul) >> 7)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_SYS_ERR_RC_STS_SET(x) \
   (((x) << 7) & 0x00000080ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_SYS_ERR_RC_STS_MODIFY(r, x) \
   ((((x) << 7) & 0x00000080ul) | ((r) & 0xffffff7ful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_INT_STS.HP_INT_STS */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_HP_INT_STS_MSB 6u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_HP_INT_STS_LSB 6u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_HP_INT_STS_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_HP_INT_STS_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_HP_INT_STS_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_HP_INT_STS_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_HP_INT_STS_FIELD_MASK 0x00000040ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_HP_INT_STS_GET(x) \
   (((x) & 0x00000040ul) >> 6)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_HP_INT_STS_SET(x) \
   (((x) << 6) & 0x00000040ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_HP_INT_STS_MODIFY(r, x) \
   ((((x) << 6) & 0x00000040ul) | ((r) & 0xffffffbful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_INT_STS.PME_INT_STS */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_PME_INT_STS_MSB 5u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_PME_INT_STS_LSB 5u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_PME_INT_STS_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_PME_INT_STS_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_PME_INT_STS_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_PME_INT_STS_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_PME_INT_STS_FIELD_MASK 0x00000020ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_PME_INT_STS_GET(x) \
   (((x) & 0x00000020ul) >> 5)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_PME_INT_STS_SET(x) \
   (((x) << 5) & 0x00000020ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_PME_INT_STS_MODIFY(r, x) \
   ((((x) << 5) & 0x00000020ul) | ((r) & 0xffffffdful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_INT_STS.AER_RC_ERR_INT_STS */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_AER_RC_ERR_INT_STS_MSB 4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_AER_RC_ERR_INT_STS_LSB 4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_AER_RC_ERR_INT_STS_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_AER_RC_ERR_INT_STS_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_AER_RC_ERR_INT_STS_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_AER_RC_ERR_INT_STS_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_AER_RC_ERR_INT_STS_FIELD_MASK 0x00000010ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_AER_RC_ERR_INT_STS_GET(x) \
   (((x) & 0x00000010ul) >> 4)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_AER_RC_ERR_INT_STS_SET(x) \
   (((x) << 4) & 0x00000010ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_AER_RC_ERR_INT_STS_MODIFY(r, x) \
   ((((x) << 4) & 0x00000010ul) | ((r) & 0xffffffeful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_INT_STS.RSVDP_3 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_RSVDP_3_MSB 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_RSVDP_3_LSB 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_RSVDP_3_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_RSVDP_3_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_RSVDP_3_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_RSVDP_3_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_RSVDP_3_FIELD_MASK 0x00000008ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_RSVDP_3_GET(x) \
   (((x) & 0x00000008ul) >> 3)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_RSVDP_3_SET(x) \
   (((x) << 3) & 0x00000008ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_RSVDP_3_MODIFY(r, x) \
   ((((x) << 3) & 0x00000008ul) | ((r) & 0xfffffff7ul))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_INT_STS.ERR_INT_STS */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_ERR_INT_STS_MSB 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_ERR_INT_STS_LSB 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_ERR_INT_STS_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_ERR_INT_STS_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_ERR_INT_STS_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_ERR_INT_STS_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_ERR_INT_STS_FIELD_MASK 0x00000004ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_ERR_INT_STS_GET(x) \
   (((x) & 0x00000004ul) >> 2)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_ERR_INT_STS_SET(x) \
   (((x) << 2) & 0x00000004ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_ERR_INT_STS_MODIFY(r, x) \
   ((((x) << 2) & 0x00000004ul) | ((r) & 0xfffffffbul))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_INT_STS.RX_MSG_INT_STS */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_RX_MSG_INT_STS_MSB 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_RX_MSG_INT_STS_LSB 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_RX_MSG_INT_STS_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_RX_MSG_INT_STS_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_RX_MSG_INT_STS_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_RX_MSG_INT_STS_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_RX_MSG_INT_STS_FIELD_MASK 0x00000002ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_RX_MSG_INT_STS_GET(x) \
   (((x) & 0x00000002ul) >> 1)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_RX_MSG_INT_STS_SET(x) \
   (((x) << 1) & 0x00000002ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_RX_MSG_INT_STS_MODIFY(r, x) \
   ((((x) << 1) & 0x00000002ul) | ((r) & 0xfffffffdul))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_INT_STS.BEACON_INT_STS */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_BEACON_INT_STS_MSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_BEACON_INT_STS_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_BEACON_INT_STS_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_BEACON_INT_STS_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_BEACON_INT_STS_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_BEACON_INT_STS_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_BEACON_INT_STS_FIELD_MASK 0x00000001ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_BEACON_INT_STS_GET(x) \
   ((x) & 0x00000001ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_BEACON_INT_STS_SET(x) \
   ((x) & 0x00000001ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_INT_STS_BEACON_INT_STS_MODIFY(r, x) \
   (((x) & 0x00000001ul) | ((r) & 0xfffffffeul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_MSI_GEN_CTRL */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_MSI_GEN_CTRL */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_MSI_GEN_CTRL.MSI_INT */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_MSI_GEN_CTRL_MSI_INT_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_MSI_GEN_CTRL_MSI_INT_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_MSI_GEN_CTRL_MSI_INT_WIDTH 32u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_MSI_GEN_CTRL_MSI_INT_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_MSI_GEN_CTRL_MSI_INT_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_MSI_GEN_CTRL_MSI_INT_RESET 0x00000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_MSI_GEN_CTRL_MSI_INT_FIELD_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_MSI_GEN_CTRL_MSI_INT_GET(x) \
   ((x) & 0xfffffffful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_MSI_GEN_CTRL_MSI_INT_SET(x) \
   ((x) & 0xfffffffful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_MSI_GEN_CTRL_MSI_INT_MODIFY(r, x) \
   ((x) & 0xfffffffful)

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_FSM_TRACK_1 */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_FSM_TRACK_1 */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_FSM_TRACK_1.EVENT_B_3 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_B_3_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_B_3_LSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_B_3_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_B_3_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_B_3_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_B_3_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_B_3_FIELD_MASK 0x80000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_B_3_GET(x) \
   (((x) & 0x80000000ul) >> 31)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_B_3_SET(x) \
   (((x) << 31) & 0x80000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_B_3_MODIFY(r, x) \
   ((((x) << 31) & 0x80000000ul) | ((r) & 0x7ffffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_FSM_TRACK_1.EVENT_A_3 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_A_3_MSB 30u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_A_3_LSB 30u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_A_3_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_A_3_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_A_3_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_A_3_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_A_3_FIELD_MASK 0x40000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_A_3_GET(x) \
   (((x) & 0x40000000ul) >> 30)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_A_3_SET(x) \
   (((x) << 30) & 0x40000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_A_3_MODIFY(r, x) \
   ((((x) << 30) & 0x40000000ul) | ((r) & 0xbffffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_FSM_TRACK_1.FSM_3 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_3_MSB 29u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_3_LSB 24u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_3_WIDTH 6u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_3_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_3_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_3_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_3_FIELD_MASK 0x3f000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_3_GET(x) \
   (((x) & 0x3f000000ul) >> 24)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_3_SET(x) \
   (((x) << 24) & 0x3f000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_3_MODIFY(r, x) \
   ((((x) << 24) & 0x3f000000ul) | ((r) & 0xc0fffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_FSM_TRACK_1.EVENT_B_2 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_B_2_MSB 23u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_B_2_LSB 23u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_B_2_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_B_2_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_B_2_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_B_2_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_B_2_FIELD_MASK 0x00800000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_B_2_GET(x) \
   (((x) & 0x00800000ul) >> 23)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_B_2_SET(x) \
   (((x) << 23) & 0x00800000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_B_2_MODIFY(r, x) \
   ((((x) << 23) & 0x00800000ul) | ((r) & 0xff7ffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_FSM_TRACK_1.EVENT_A_2 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_A_2_MSB 22u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_A_2_LSB 22u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_A_2_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_A_2_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_A_2_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_A_2_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_A_2_FIELD_MASK 0x00400000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_A_2_GET(x) \
   (((x) & 0x00400000ul) >> 22)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_A_2_SET(x) \
   (((x) << 22) & 0x00400000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_A_2_MODIFY(r, x) \
   ((((x) << 22) & 0x00400000ul) | ((r) & 0xffbffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_FSM_TRACK_1.FSM_2 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_2_MSB 21u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_2_LSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_2_WIDTH 6u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_2_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_2_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_2_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_2_FIELD_MASK 0x003f0000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_2_GET(x) \
   (((x) & 0x003f0000ul) >> 16)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_2_SET(x) \
   (((x) << 16) & 0x003f0000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_2_MODIFY(r, x) \
   ((((x) << 16) & 0x003f0000ul) | ((r) & 0xffc0fffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_FSM_TRACK_1.EVENT_B_1 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_B_1_MSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_B_1_LSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_B_1_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_B_1_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_B_1_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_B_1_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_B_1_FIELD_MASK 0x00008000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_B_1_GET(x) \
   (((x) & 0x00008000ul) >> 15)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_B_1_SET(x) \
   (((x) << 15) & 0x00008000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_B_1_MODIFY(r, x) \
   ((((x) << 15) & 0x00008000ul) | ((r) & 0xffff7ffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_FSM_TRACK_1.EVENT_A_1 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_A_1_MSB 14u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_A_1_LSB 14u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_A_1_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_A_1_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_A_1_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_A_1_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_A_1_FIELD_MASK 0x00004000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_A_1_GET(x) \
   (((x) & 0x00004000ul) >> 14)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_A_1_SET(x) \
   (((x) << 14) & 0x00004000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_EVENT_A_1_MODIFY(r, x) \
   ((((x) << 14) & 0x00004000ul) | ((r) & 0xffffbffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_FSM_TRACK_1.FSM_1 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_1_MSB 13u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_1_LSB 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_1_WIDTH 6u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_1_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_1_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_1_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_1_FIELD_MASK 0x00003f00ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_1_GET(x) \
   (((x) & 0x00003f00ul) >> 8)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_1_SET(x) \
   (((x) << 8) & 0x00003f00ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_1_MODIFY(r, x) \
   ((((x) << 8) & 0x00003f00ul) | ((r) & 0xffffc0fful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_FSM_TRACK_1.FSM_MON_EN */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_MON_EN_MSB 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_MON_EN_LSB 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_MON_EN_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_MON_EN_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_MON_EN_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_MON_EN_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_MON_EN_FIELD_MASK 0x00000080ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_MON_EN_GET(x) \
   (((x) & 0x00000080ul) >> 7)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_MON_EN_SET(x) \
   (((x) << 7) & 0x00000080ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_MON_EN_MODIFY(r, x) \
   ((((x) << 7) & 0x00000080ul) | ((r) & 0xffffff7ful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_FSM_TRACK_1.FSM_SEL */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_SEL_MSB 6u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_SEL_LSB 6u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_SEL_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_SEL_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_SEL_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_SEL_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_SEL_FIELD_MASK 0x00000040ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_SEL_GET(x) \
   (((x) & 0x00000040ul) >> 6)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_SEL_SET(x) \
   (((x) << 6) & 0x00000040ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_SEL_MODIFY(r, x) \
   ((((x) << 6) & 0x00000040ul) | ((r) & 0xffffffbful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_FSM_TRACK_1.FSM_TRIG */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_TRIG_MSB 5u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_TRIG_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_TRIG_WIDTH 6u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_TRIG_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_TRIG_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_TRIG_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_TRIG_FIELD_MASK 0x0000003ful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_TRIG_GET(x) \
   ((x) & 0x0000003ful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_TRIG_SET(x) \
   ((x) & 0x0000003ful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_1_FSM_TRIG_MODIFY(r, x) \
   (((x) & 0x0000003ful) | ((r) & 0xffffffc0ul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_FSM_TRACK_2 */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_FSM_TRACK_2 */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_FSM_TRACK_2.EVENT_B_7 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_B_7_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_B_7_LSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_B_7_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_B_7_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_B_7_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_B_7_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_B_7_FIELD_MASK 0x80000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_B_7_GET(x) \
   (((x) & 0x80000000ul) >> 31)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_B_7_SET(x) \
   (((x) << 31) & 0x80000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_B_7_MODIFY(r, x) \
   ((((x) << 31) & 0x80000000ul) | ((r) & 0x7ffffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_FSM_TRACK_2.EVENT_A_7 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_A_7_MSB 30u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_A_7_LSB 30u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_A_7_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_A_7_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_A_7_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_A_7_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_A_7_FIELD_MASK 0x40000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_A_7_GET(x) \
   (((x) & 0x40000000ul) >> 30)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_A_7_SET(x) \
   (((x) << 30) & 0x40000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_A_7_MODIFY(r, x) \
   ((((x) << 30) & 0x40000000ul) | ((r) & 0xbffffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_FSM_TRACK_2.FSM_7 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_FSM_7_MSB 29u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_FSM_7_LSB 24u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_FSM_7_WIDTH 6u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_FSM_7_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_FSM_7_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_FSM_7_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_FSM_7_FIELD_MASK 0x3f000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_FSM_7_GET(x) \
   (((x) & 0x3f000000ul) >> 24)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_FSM_7_SET(x) \
   (((x) << 24) & 0x3f000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_FSM_7_MODIFY(r, x) \
   ((((x) << 24) & 0x3f000000ul) | ((r) & 0xc0fffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_FSM_TRACK_2.EVENT_B_6 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_B_6_MSB 23u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_B_6_LSB 23u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_B_6_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_B_6_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_B_6_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_B_6_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_B_6_FIELD_MASK 0x00800000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_B_6_GET(x) \
   (((x) & 0x00800000ul) >> 23)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_B_6_SET(x) \
   (((x) << 23) & 0x00800000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_B_6_MODIFY(r, x) \
   ((((x) << 23) & 0x00800000ul) | ((r) & 0xff7ffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_FSM_TRACK_2.EVENT_A_6 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_A_6_MSB 22u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_A_6_LSB 22u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_A_6_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_A_6_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_A_6_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_A_6_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_A_6_FIELD_MASK 0x00400000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_A_6_GET(x) \
   (((x) & 0x00400000ul) >> 22)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_A_6_SET(x) \
   (((x) << 22) & 0x00400000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_A_6_MODIFY(r, x) \
   ((((x) << 22) & 0x00400000ul) | ((r) & 0xffbffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_FSM_TRACK_2.FSM_6 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_FSM_6_MSB 21u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_FSM_6_LSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_FSM_6_WIDTH 6u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_FSM_6_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_FSM_6_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_FSM_6_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_FSM_6_FIELD_MASK 0x003f0000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_FSM_6_GET(x) \
   (((x) & 0x003f0000ul) >> 16)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_FSM_6_SET(x) \
   (((x) << 16) & 0x003f0000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_FSM_6_MODIFY(r, x) \
   ((((x) << 16) & 0x003f0000ul) | ((r) & 0xffc0fffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_FSM_TRACK_2.EVENT_B_5 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_B_5_MSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_B_5_LSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_B_5_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_B_5_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_B_5_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_B_5_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_B_5_FIELD_MASK 0x00008000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_B_5_GET(x) \
   (((x) & 0x00008000ul) >> 15)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_B_5_SET(x) \
   (((x) << 15) & 0x00008000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_B_5_MODIFY(r, x) \
   ((((x) << 15) & 0x00008000ul) | ((r) & 0xffff7ffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_FSM_TRACK_2.EVENT_A_5 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_A_5_MSB 14u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_A_5_LSB 14u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_A_5_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_A_5_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_A_5_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_A_5_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_A_5_FIELD_MASK 0x00004000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_A_5_GET(x) \
   (((x) & 0x00004000ul) >> 14)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_A_5_SET(x) \
   (((x) << 14) & 0x00004000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_A_5_MODIFY(r, x) \
   ((((x) << 14) & 0x00004000ul) | ((r) & 0xffffbffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_FSM_TRACK_2.FSM_5 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_FSM_5_MSB 13u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_FSM_5_LSB 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_FSM_5_WIDTH 6u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_FSM_5_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_FSM_5_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_FSM_5_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_FSM_5_FIELD_MASK 0x00003f00ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_FSM_5_GET(x) \
   (((x) & 0x00003f00ul) >> 8)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_FSM_5_SET(x) \
   (((x) << 8) & 0x00003f00ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_FSM_5_MODIFY(r, x) \
   ((((x) << 8) & 0x00003f00ul) | ((r) & 0xffffc0fful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_FSM_TRACK_2.EVENT_B_4 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_B_4_MSB 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_B_4_LSB 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_B_4_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_B_4_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_B_4_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_B_4_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_B_4_FIELD_MASK 0x00000080ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_B_4_GET(x) \
   (((x) & 0x00000080ul) >> 7)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_B_4_SET(x) \
   (((x) << 7) & 0x00000080ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_B_4_MODIFY(r, x) \
   ((((x) << 7) & 0x00000080ul) | ((r) & 0xffffff7ful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_FSM_TRACK_2.EVENT_A_4 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_A_4_MSB 6u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_A_4_LSB 6u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_A_4_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_A_4_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_A_4_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_A_4_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_A_4_FIELD_MASK 0x00000040ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_A_4_GET(x) \
   (((x) & 0x00000040ul) >> 6)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_A_4_SET(x) \
   (((x) << 6) & 0x00000040ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_EVENT_A_4_MODIFY(r, x) \
   ((((x) << 6) & 0x00000040ul) | ((r) & 0xffffffbful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_FSM_TRACK_2.FSM_4 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_FSM_4_MSB 5u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_FSM_4_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_FSM_4_WIDTH 6u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_FSM_4_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_FSM_4_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_FSM_4_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_FSM_4_FIELD_MASK 0x0000003ful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_FSM_4_GET(x) \
   ((x) & 0x0000003ful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_FSM_4_SET(x) \
   ((x) & 0x0000003ful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_2_FSM_4_MODIFY(r, x) \
   (((x) & 0x0000003ful) | ((r) & 0xffffffc0ul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_FSM_TRACK_3 */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_FSM_TRACK_3 */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_FSM_TRACK_3.EVENT_B_11 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_B_11_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_B_11_LSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_B_11_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_B_11_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_B_11_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_B_11_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_B_11_FIELD_MASK 0x80000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_B_11_GET(x) \
   (((x) & 0x80000000ul) >> 31)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_B_11_SET(x) \
   (((x) << 31) & 0x80000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_B_11_MODIFY(r, x) \
   ((((x) << 31) & 0x80000000ul) | ((r) & 0x7ffffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_FSM_TRACK_3.EVENT_A_11 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_A_11_MSB 30u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_A_11_LSB 30u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_A_11_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_A_11_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_A_11_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_A_11_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_A_11_FIELD_MASK 0x40000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_A_11_GET(x) \
   (((x) & 0x40000000ul) >> 30)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_A_11_SET(x) \
   (((x) << 30) & 0x40000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_A_11_MODIFY(r, x) \
   ((((x) << 30) & 0x40000000ul) | ((r) & 0xbffffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_FSM_TRACK_3.FSM_11 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_FSM_11_MSB 29u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_FSM_11_LSB 24u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_FSM_11_WIDTH 6u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_FSM_11_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_FSM_11_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_FSM_11_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_FSM_11_FIELD_MASK 0x3f000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_FSM_11_GET(x) \
   (((x) & 0x3f000000ul) >> 24)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_FSM_11_SET(x) \
   (((x) << 24) & 0x3f000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_FSM_11_MODIFY(r, x) \
   ((((x) << 24) & 0x3f000000ul) | ((r) & 0xc0fffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_FSM_TRACK_3.EVENT_B_10 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_B_10_MSB 23u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_B_10_LSB 23u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_B_10_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_B_10_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_B_10_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_B_10_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_B_10_FIELD_MASK 0x00800000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_B_10_GET(x) \
   (((x) & 0x00800000ul) >> 23)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_B_10_SET(x) \
   (((x) << 23) & 0x00800000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_B_10_MODIFY(r, x) \
   ((((x) << 23) & 0x00800000ul) | ((r) & 0xff7ffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_FSM_TRACK_3.EVENT_A_10 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_A_10_MSB 22u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_A_10_LSB 22u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_A_10_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_A_10_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_A_10_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_A_10_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_A_10_FIELD_MASK 0x00400000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_A_10_GET(x) \
   (((x) & 0x00400000ul) >> 22)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_A_10_SET(x) \
   (((x) << 22) & 0x00400000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_A_10_MODIFY(r, x) \
   ((((x) << 22) & 0x00400000ul) | ((r) & 0xffbffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_FSM_TRACK_3.FSM_10 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_FSM_10_MSB 21u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_FSM_10_LSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_FSM_10_WIDTH 6u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_FSM_10_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_FSM_10_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_FSM_10_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_FSM_10_FIELD_MASK 0x003f0000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_FSM_10_GET(x) \
   (((x) & 0x003f0000ul) >> 16)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_FSM_10_SET(x) \
   (((x) << 16) & 0x003f0000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_FSM_10_MODIFY(r, x) \
   ((((x) << 16) & 0x003f0000ul) | ((r) & 0xffc0fffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_FSM_TRACK_3.EVENT_B_9 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_B_9_MSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_B_9_LSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_B_9_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_B_9_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_B_9_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_B_9_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_B_9_FIELD_MASK 0x00008000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_B_9_GET(x) \
   (((x) & 0x00008000ul) >> 15)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_B_9_SET(x) \
   (((x) << 15) & 0x00008000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_B_9_MODIFY(r, x) \
   ((((x) << 15) & 0x00008000ul) | ((r) & 0xffff7ffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_FSM_TRACK_3.EVENT_A_9 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_A_9_MSB 14u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_A_9_LSB 14u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_A_9_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_A_9_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_A_9_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_A_9_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_A_9_FIELD_MASK 0x00004000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_A_9_GET(x) \
   (((x) & 0x00004000ul) >> 14)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_A_9_SET(x) \
   (((x) << 14) & 0x00004000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_A_9_MODIFY(r, x) \
   ((((x) << 14) & 0x00004000ul) | ((r) & 0xffffbffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_FSM_TRACK_3.FSM_9 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_FSM_9_MSB 13u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_FSM_9_LSB 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_FSM_9_WIDTH 6u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_FSM_9_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_FSM_9_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_FSM_9_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_FSM_9_FIELD_MASK 0x00003f00ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_FSM_9_GET(x) \
   (((x) & 0x00003f00ul) >> 8)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_FSM_9_SET(x) \
   (((x) << 8) & 0x00003f00ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_FSM_9_MODIFY(r, x) \
   ((((x) << 8) & 0x00003f00ul) | ((r) & 0xffffc0fful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_FSM_TRACK_3.EVENT_B_8 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_B_8_MSB 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_B_8_LSB 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_B_8_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_B_8_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_B_8_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_B_8_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_B_8_FIELD_MASK 0x00000080ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_B_8_GET(x) \
   (((x) & 0x00000080ul) >> 7)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_B_8_SET(x) \
   (((x) << 7) & 0x00000080ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_B_8_MODIFY(r, x) \
   ((((x) << 7) & 0x00000080ul) | ((r) & 0xffffff7ful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_FSM_TRACK_3.EVENT_A_8 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_A_8_MSB 6u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_A_8_LSB 6u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_A_8_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_A_8_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_A_8_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_A_8_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_A_8_FIELD_MASK 0x00000040ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_A_8_GET(x) \
   (((x) & 0x00000040ul) >> 6)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_A_8_SET(x) \
   (((x) << 6) & 0x00000040ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_EVENT_A_8_MODIFY(r, x) \
   ((((x) << 6) & 0x00000040ul) | ((r) & 0xffffffbful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PE1_FSM_TRACK_3.FSM_8 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_FSM_8_MSB 5u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_FSM_8_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_FSM_8_WIDTH 6u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_FSM_8_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_FSM_8_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_FSM_8_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_FSM_8_FIELD_MASK 0x0000003ful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_FSM_8_GET(x) \
   ((x) & 0x0000003ful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_FSM_8_SET(x) \
   ((x) & 0x0000003ful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PE1_FSM_TRACK_3_FSM_8_MODIFY(r, x) \
   (((x) & 0x0000003ful) | ((r) & 0xffffffc0ul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_SUBSYSTEM_VERSION */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_SUBSYSTEM_VERSION */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_SUBSYSTEM_VERSION.PCIE_SUBSYSTEM_VERSION */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_SUBSYSTEM_VERSION_PCIE_SUBSYSTEM_VERSION_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_SUBSYSTEM_VERSION_PCIE_SUBSYSTEM_VERSION_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_SUBSYSTEM_VERSION_PCIE_SUBSYSTEM_VERSION_WIDTH 32u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_SUBSYSTEM_VERSION_PCIE_SUBSYSTEM_VERSION_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_SUBSYSTEM_VERSION_PCIE_SUBSYSTEM_VERSION_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_SUBSYSTEM_VERSION_PCIE_SUBSYSTEM_VERSION_RESET 0x530a0000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_SUBSYSTEM_VERSION_PCIE_SUBSYSTEM_VERSION_FIELD_MASK 0xfffffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_SUBSYSTEM_VERSION_PCIE_SUBSYSTEM_VERSION_GET(x) \
   ((x) & 0xfffffffful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_SUBSYSTEM_VERSION_PCIE_SUBSYSTEM_VERSION_SET(x) \
   ((x) & 0xfffffffful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_SUBSYSTEM_VERSION_PCIE_SUBSYSTEM_VERSION_MODIFY(r, x) \
   ((x) & 0xfffffffful)

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::APB_CLKFREQ_TIMEOUT */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::APB_CLKFREQ_TIMEOUT */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::APB_CLKFREQ_TIMEOUT.APB_TIMER_LIMIT */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_APB_TIMER_LIMIT_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_APB_TIMER_LIMIT_LSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_APB_TIMER_LIMIT_WIDTH 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_APB_TIMER_LIMIT_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_APB_TIMER_LIMIT_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_APB_TIMER_LIMIT_RESET 0x0064u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_APB_TIMER_LIMIT_FIELD_MASK 0xffff0000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_APB_TIMER_LIMIT_GET(x) \
   (((x) & 0xffff0000ul) >> 16)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_APB_TIMER_LIMIT_SET(x) \
   (((x) << 16) & 0xffff0000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_APB_TIMER_LIMIT_MODIFY(r, x) \
   ((((x) << 16) & 0xffff0000ul) | ((r) & 0x0000fffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::APB_CLKFREQ_TIMEOUT.PHY_CR_CLK_DIV */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_PHY_CR_CLK_DIV_MSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_PHY_CR_CLK_DIV_LSB 12u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_PHY_CR_CLK_DIV_WIDTH 4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_PHY_CR_CLK_DIV_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_PHY_CR_CLK_DIV_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_PHY_CR_CLK_DIV_RESET 0x2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_PHY_CR_CLK_DIV_FIELD_MASK 0x0000f000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_PHY_CR_CLK_DIV_GET(x) \
   (((x) & 0x0000f000ul) >> 12)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_PHY_CR_CLK_DIV_SET(x) \
   (((x) << 12) & 0x0000f000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_PHY_CR_CLK_DIV_MODIFY(r, x) \
   ((((x) << 12) & 0x0000f000ul) | ((r) & 0xffff0ffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::APB_CLKFREQ_TIMEOUT.RSVDP_11 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_RSVDP_11_MSB 11u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_RSVDP_11_LSB 11u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_RSVDP_11_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_RSVDP_11_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_RSVDP_11_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_RSVDP_11_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_RSVDP_11_FIELD_MASK 0x00000800ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_RSVDP_11_GET(x) \
   (((x) & 0x00000800ul) >> 11)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_RSVDP_11_SET(x) \
   (((x) << 11) & 0x00000800ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_RSVDP_11_MODIFY(r, x) \
   ((((x) << 11) & 0x00000800ul) | ((r) & 0xfffff7fful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::APB_CLKFREQ_TIMEOUT.APB_TIMER_DIS */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_APB_TIMER_DIS_MSB 10u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_APB_TIMER_DIS_LSB 10u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_APB_TIMER_DIS_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_APB_TIMER_DIS_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_APB_TIMER_DIS_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_APB_TIMER_DIS_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_APB_TIMER_DIS_FIELD_MASK 0x00000400ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_APB_TIMER_DIS_GET(x) \
   (((x) & 0x00000400ul) >> 10)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_APB_TIMER_DIS_SET(x) \
   (((x) << 10) & 0x00000400ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_APB_TIMER_DIS_MODIFY(r, x) \
   ((((x) << 10) & 0x00000400ul) | ((r) & 0xfffffbfful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::APB_CLKFREQ_TIMEOUT.APB_CLKFREQ */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_APB_CLKFREQ_MSB 9u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_APB_CLKFREQ_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_APB_CLKFREQ_WIDTH 10u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_APB_CLKFREQ_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_APB_CLKFREQ_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_APB_CLKFREQ_RESET 0x0ffu
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_APB_CLKFREQ_FIELD_MASK 0x000003fful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_APB_CLKFREQ_GET(x) \
   ((x) & 0x000003fful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_APB_CLKFREQ_SET(x) \
   ((x) & 0x000003fful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_APB_CLKFREQ_TIMEOUT_APB_CLKFREQ_MODIFY(r, x) \
   (((x) & 0x000003fful) | ((r) & 0xfffffc00ul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::SS_RST_CTRL_1 */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::SS_RST_CTRL_1 */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::SS_RST_CTRL_1.RSVDP_31 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_RSVDP_31_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_RSVDP_31_LSB 11u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_RSVDP_31_WIDTH 21u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_RSVDP_31_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_RSVDP_31_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_RSVDP_31_RESET 0x000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_RSVDP_31_FIELD_MASK 0xfffff800ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_RSVDP_31_GET(x) \
   (((x) & 0xfffff800ul) >> 11)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_RSVDP_31_SET(x) \
   (((x) << 11) & 0xfffff800ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_RSVDP_31_MODIFY(r, x) \
   ((((x) << 11) & 0xfffff800ul) | ((r) & 0x000007fful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::SS_RST_CTRL_1.SOFT_PHY_RESET_1 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_PHY_RESET_1_MSB 10u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_PHY_RESET_1_LSB 10u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_PHY_RESET_1_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_PHY_RESET_1_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_PHY_RESET_1_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_PHY_RESET_1_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_PHY_RESET_1_FIELD_MASK 0x00000400ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_PHY_RESET_1_GET(x) \
   (((x) & 0x00000400ul) >> 10)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_PHY_RESET_1_SET(x) \
   (((x) << 10) & 0x00000400ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_PHY_RESET_1_MODIFY(r, x) \
   ((((x) << 10) & 0x00000400ul) | ((r) & 0xfffffbfful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::SS_RST_CTRL_1.SOFT_WARM_RESET_1 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_WARM_RESET_1_MSB 9u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_WARM_RESET_1_LSB 9u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_WARM_RESET_1_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_WARM_RESET_1_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_WARM_RESET_1_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_WARM_RESET_1_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_WARM_RESET_1_FIELD_MASK 0x00000200ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_WARM_RESET_1_GET(x) \
   (((x) & 0x00000200ul) >> 9)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_WARM_RESET_1_SET(x) \
   (((x) << 9) & 0x00000200ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_WARM_RESET_1_MODIFY(r, x) \
   ((((x) << 9) & 0x00000200ul) | ((r) & 0xfffffdfful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::SS_RST_CTRL_1.SOFT_COLD_RESET_1 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_COLD_RESET_1_MSB 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_COLD_RESET_1_LSB 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_COLD_RESET_1_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_COLD_RESET_1_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_COLD_RESET_1_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_COLD_RESET_1_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_COLD_RESET_1_FIELD_MASK 0x00000100ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_COLD_RESET_1_GET(x) \
   (((x) & 0x00000100ul) >> 8)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_COLD_RESET_1_SET(x) \
   (((x) << 8) & 0x00000100ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_COLD_RESET_1_MODIFY(r, x) \
   ((((x) << 8) & 0x00000100ul) | ((r) & 0xfffffefful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::SS_RST_CTRL_1.RSVDP_7 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_RSVDP_7_MSB 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_RSVDP_7_LSB 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_RSVDP_7_WIDTH 5u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_RSVDP_7_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_RSVDP_7_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_RSVDP_7_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_RSVDP_7_FIELD_MASK 0x000000f8ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_RSVDP_7_GET(x) \
   (((x) & 0x000000f8ul) >> 3)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_RSVDP_7_SET(x) \
   (((x) << 3) & 0x000000f8ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_RSVDP_7_MODIFY(r, x) \
   ((((x) << 3) & 0x000000f8ul) | ((r) & 0xffffff07ul))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::SS_RST_CTRL_1.SOFT_PHY_RESET_0 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_PHY_RESET_0_MSB 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_PHY_RESET_0_LSB 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_PHY_RESET_0_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_PHY_RESET_0_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_PHY_RESET_0_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_PHY_RESET_0_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_PHY_RESET_0_FIELD_MASK 0x00000004ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_PHY_RESET_0_GET(x) \
   (((x) & 0x00000004ul) >> 2)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_PHY_RESET_0_SET(x) \
   (((x) << 2) & 0x00000004ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_PHY_RESET_0_MODIFY(r, x) \
   ((((x) << 2) & 0x00000004ul) | ((r) & 0xfffffffbul))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::SS_RST_CTRL_1.SOFT_WARM_RESET_0 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_WARM_RESET_0_MSB 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_WARM_RESET_0_LSB 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_WARM_RESET_0_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_WARM_RESET_0_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_WARM_RESET_0_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_WARM_RESET_0_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_WARM_RESET_0_FIELD_MASK 0x00000002ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_WARM_RESET_0_GET(x) \
   (((x) & 0x00000002ul) >> 1)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_WARM_RESET_0_SET(x) \
   (((x) << 1) & 0x00000002ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_WARM_RESET_0_MODIFY(r, x) \
   ((((x) << 1) & 0x00000002ul) | ((r) & 0xfffffffdul))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::SS_RST_CTRL_1.SOFT_COLD_RESET_0 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_COLD_RESET_0_MSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_COLD_RESET_0_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_COLD_RESET_0_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_COLD_RESET_0_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_COLD_RESET_0_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_COLD_RESET_0_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_COLD_RESET_0_FIELD_MASK 0x00000001ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_COLD_RESET_0_GET(x) \
   ((x) & 0x00000001ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_COLD_RESET_0_SET(x) \
   ((x) & 0x00000001ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_SS_RST_CTRL_1_SOFT_COLD_RESET_0_MODIFY(r, x) \
   (((x) & 0x00000001ul) | ((r) & 0xfffffffeul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_COMMON_CTRL */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_COMMON_CTRL */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_COMMON_CTRL.RSVDP_31 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_RSVDP_31_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_RSVDP_31_LSB 4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_RSVDP_31_WIDTH 28u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_RSVDP_31_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_RSVDP_31_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_RSVDP_31_RESET 0x0000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_RSVDP_31_FIELD_MASK 0xfffffff0ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_RSVDP_31_GET(x) \
   (((x) & 0xfffffff0ul) >> 4)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_RSVDP_31_SET(x) \
   (((x) << 4) & 0xfffffff0ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_RSVDP_31_MODIFY(r, x) \
   ((((x) << 4) & 0xfffffff0ul) | ((r) & 0x0000000ful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_COMMON_CTRL.PHY_RTUNE_STS */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_PHY_RTUNE_STS_MSB 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_PHY_RTUNE_STS_LSB 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_PHY_RTUNE_STS_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_PHY_RTUNE_STS_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_PHY_RTUNE_STS_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_PHY_RTUNE_STS_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_PHY_RTUNE_STS_FIELD_MASK 0x00000008ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_PHY_RTUNE_STS_GET(x) \
   (((x) & 0x00000008ul) >> 3)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_PHY_RTUNE_STS_SET(x) \
   (((x) << 3) & 0x00000008ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_PHY_RTUNE_STS_MODIFY(r, x) \
   ((((x) << 3) & 0x00000008ul) | ((r) & 0xfffffff7ul))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_COMMON_CTRL.EXT_PCLK_REQ */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_EXT_PCLK_REQ_MSB 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_EXT_PCLK_REQ_LSB 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_EXT_PCLK_REQ_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_EXT_PCLK_REQ_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_EXT_PCLK_REQ_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_EXT_PCLK_REQ_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_EXT_PCLK_REQ_FIELD_MASK 0x00000004ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_EXT_PCLK_REQ_GET(x) \
   (((x) & 0x00000004ul) >> 2)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_EXT_PCLK_REQ_SET(x) \
   (((x) << 2) & 0x00000004ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_EXT_PCLK_REQ_MODIFY(r, x) \
   ((((x) << 2) & 0x00000004ul) | ((r) & 0xfffffffbul))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_COMMON_CTRL.PHY_EXT_CTRL_SEL */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_PHY_EXT_CTRL_SEL_MSB 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_PHY_EXT_CTRL_SEL_LSB 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_PHY_EXT_CTRL_SEL_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_PHY_EXT_CTRL_SEL_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_PHY_EXT_CTRL_SEL_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_PHY_EXT_CTRL_SEL_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_PHY_EXT_CTRL_SEL_FIELD_MASK 0x00000002ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_PHY_EXT_CTRL_SEL_GET(x) \
   (((x) & 0x00000002ul) >> 1)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_PHY_EXT_CTRL_SEL_SET(x) \
   (((x) << 1) & 0x00000002ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_PHY_EXT_CTRL_SEL_MODIFY(r, x) \
   ((((x) << 1) & 0x00000002ul) | ((r) & 0xfffffffdul))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_COMMON_CTRL.PHY_RTUNE_REQ */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_PHY_RTUNE_REQ_MSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_PHY_RTUNE_REQ_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_PHY_RTUNE_REQ_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_PHY_RTUNE_REQ_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_PHY_RTUNE_REQ_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_PHY_RTUNE_REQ_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_PHY_RTUNE_REQ_FIELD_MASK 0x00000001ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_PHY_RTUNE_REQ_GET(x) \
   ((x) & 0x00000001ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_PHY_RTUNE_REQ_SET(x) \
   ((x) & 0x00000001ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_COMMON_CTRL_PHY_RTUNE_REQ_MODIFY(r, x) \
   (((x) & 0x00000001ul) | ((r) & 0xfffffffeul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY0_GEN_CTRL_1 */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY0_GEN_CTRL_1 */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY0_GEN_CTRL_1.PHY0_SRAM_INIT_DONE */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_SRAM_INIT_DONE_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_SRAM_INIT_DONE_LSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_SRAM_INIT_DONE_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_SRAM_INIT_DONE_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_SRAM_INIT_DONE_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_SRAM_INIT_DONE_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_SRAM_INIT_DONE_FIELD_MASK 0x80000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_SRAM_INIT_DONE_GET(x) \
   (((x) & 0x80000000ul) >> 31)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_SRAM_INIT_DONE_SET(x) \
   (((x) << 31) & 0x80000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_SRAM_INIT_DONE_MODIFY(r, x) \
   ((((x) << 31) & 0x80000000ul) | ((r) & 0x7ffffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY0_GEN_CTRL_1.RSVDP_30 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_RSVDP_30_MSB 30u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_RSVDP_30_LSB 30u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_RSVDP_30_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_RSVDP_30_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_RSVDP_30_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_RSVDP_30_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_RSVDP_30_FIELD_MASK 0x40000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_RSVDP_30_GET(x) \
   (((x) & 0x40000000ul) >> 30)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_RSVDP_30_SET(x) \
   (((x) << 30) & 0x40000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_RSVDP_30_MODIFY(r, x) \
   ((((x) << 30) & 0x40000000ul) | ((r) & 0xbffffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY0_GEN_CTRL_1.PHY0_REF_CLKDET_RESULT */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_REF_CLKDET_RESULT_MSB 29u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_REF_CLKDET_RESULT_LSB 29u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_REF_CLKDET_RESULT_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_REF_CLKDET_RESULT_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_REF_CLKDET_RESULT_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_REF_CLKDET_RESULT_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_REF_CLKDET_RESULT_FIELD_MASK 0x20000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_REF_CLKDET_RESULT_GET(x) \
   (((x) & 0x20000000ul) >> 29)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_REF_CLKDET_RESULT_SET(x) \
   (((x) << 29) & 0x20000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_REF_CLKDET_RESULT_MODIFY(r, x) \
   ((((x) << 29) & 0x20000000ul) | ((r) & 0xdffffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY0_GEN_CTRL_1.RSVDP_28 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_RSVDP_28_MSB 28u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_RSVDP_28_LSB 13u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_RSVDP_28_WIDTH 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_RSVDP_28_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_RSVDP_28_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_RSVDP_28_RESET 0x0000u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_RSVDP_28_FIELD_MASK 0x1fffe000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_RSVDP_28_GET(x) \
   (((x) & 0x1fffe000ul) >> 13)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_RSVDP_28_SET(x) \
   (((x) << 13) & 0x1fffe000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_RSVDP_28_MODIFY(r, x) \
   ((((x) << 13) & 0x1fffe000ul) | ((r) & 0xe0001ffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY0_GEN_CTRL_1.PHY0_SRAM_BOOTLOAD_BYPASS */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_SRAM_BOOTLOAD_BYPASS_MSB 12u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_SRAM_BOOTLOAD_BYPASS_LSB 12u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_SRAM_BOOTLOAD_BYPASS_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_SRAM_BOOTLOAD_BYPASS_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_SRAM_BOOTLOAD_BYPASS_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_SRAM_BOOTLOAD_BYPASS_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_SRAM_BOOTLOAD_BYPASS_FIELD_MASK 0x00001000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_SRAM_BOOTLOAD_BYPASS_GET(x) \
   (((x) & 0x00001000ul) >> 12)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_SRAM_BOOTLOAD_BYPASS_SET(x) \
   (((x) << 12) & 0x00001000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_SRAM_BOOTLOAD_BYPASS_MODIFY(r, x) \
   ((((x) << 12) & 0x00001000ul) | ((r) & 0xffffeffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY0_GEN_CTRL_1.PHY0_SRAM_EXT_LD_DONE */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_SRAM_EXT_LD_DONE_MSB 11u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_SRAM_EXT_LD_DONE_LSB 11u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_SRAM_EXT_LD_DONE_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_SRAM_EXT_LD_DONE_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_SRAM_EXT_LD_DONE_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_SRAM_EXT_LD_DONE_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_SRAM_EXT_LD_DONE_FIELD_MASK 0x00000800ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_SRAM_EXT_LD_DONE_GET(x) \
   (((x) & 0x00000800ul) >> 11)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_SRAM_EXT_LD_DONE_SET(x) \
   (((x) << 11) & 0x00000800ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_SRAM_EXT_LD_DONE_MODIFY(r, x) \
   ((((x) << 11) & 0x00000800ul) | ((r) & 0xfffff7fful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY0_GEN_CTRL_1.PHY0_SRAM_BYPASS */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_SRAM_BYPASS_MSB 10u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_SRAM_BYPASS_LSB 10u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_SRAM_BYPASS_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_SRAM_BYPASS_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_SRAM_BYPASS_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_SRAM_BYPASS_RESET 0x1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_SRAM_BYPASS_FIELD_MASK 0x00000400ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_SRAM_BYPASS_GET(x) \
   (((x) & 0x00000400ul) >> 10)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_SRAM_BYPASS_SET(x) \
   (((x) << 10) & 0x00000400ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_SRAM_BYPASS_MODIFY(r, x) \
   ((((x) << 10) & 0x00000400ul) | ((r) & 0xfffffbfful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY0_GEN_CTRL_1.PHY0_LANE_RX2TX_PAR_LB_EN */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_LANE_RX2TX_PAR_LB_EN_MSB 9u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_LANE_RX2TX_PAR_LB_EN_LSB 9u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_LANE_RX2TX_PAR_LB_EN_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_LANE_RX2TX_PAR_LB_EN_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_LANE_RX2TX_PAR_LB_EN_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_LANE_RX2TX_PAR_LB_EN_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_LANE_RX2TX_PAR_LB_EN_FIELD_MASK 0x00000200ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_LANE_RX2TX_PAR_LB_EN_GET(x) \
   (((x) & 0x00000200ul) >> 9)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_LANE_RX2TX_PAR_LB_EN_SET(x) \
   (((x) << 9) & 0x00000200ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_LANE_RX2TX_PAR_LB_EN_MODIFY(r, x) \
   ((((x) << 9) & 0x00000200ul) | ((r) & 0xfffffdfful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY0_GEN_CTRL_1.PHY0_LANE_TX2RX_LOOPBK */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_LANE_TX2RX_LOOPBK_MSB 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_LANE_TX2RX_LOOPBK_LSB 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_LANE_TX2RX_LOOPBK_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_LANE_TX2RX_LOOPBK_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_LANE_TX2RX_LOOPBK_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_LANE_TX2RX_LOOPBK_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_LANE_TX2RX_LOOPBK_FIELD_MASK 0x00000100ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_LANE_TX2RX_LOOPBK_GET(x) \
   (((x) & 0x00000100ul) >> 8)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_LANE_TX2RX_LOOPBK_SET(x) \
   (((x) << 8) & 0x00000100ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_LANE_TX2RX_LOOPBK_MODIFY(r, x) \
   ((((x) << 8) & 0x00000100ul) | ((r) & 0xfffffefful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY0_GEN_CTRL_1.RSVDP_7 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_RSVDP_7_MSB 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_RSVDP_7_LSB 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_RSVDP_7_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_RSVDP_7_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_RSVDP_7_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_RSVDP_7_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_RSVDP_7_FIELD_MASK 0x00000080ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_RSVDP_7_GET(x) \
   (((x) & 0x00000080ul) >> 7)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_RSVDP_7_SET(x) \
   (((x) << 7) & 0x00000080ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_RSVDP_7_MODIFY(r, x) \
   ((((x) << 7) & 0x00000080ul) | ((r) & 0xffffff7ful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY0_GEN_CTRL_1.PHY0_REF_CLKDET_EN */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_REF_CLKDET_EN_MSB 6u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_REF_CLKDET_EN_LSB 6u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_REF_CLKDET_EN_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_REF_CLKDET_EN_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_REF_CLKDET_EN_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_REF_CLKDET_EN_RESET 0x1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_REF_CLKDET_EN_FIELD_MASK 0x00000040ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_REF_CLKDET_EN_GET(x) \
   (((x) & 0x00000040ul) >> 6)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_REF_CLKDET_EN_SET(x) \
   (((x) << 6) & 0x00000040ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_REF_CLKDET_EN_MODIFY(r, x) \
   ((((x) << 6) & 0x00000040ul) | ((r) & 0xffffffbful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY0_GEN_CTRL_1.PHY0_REF_USE_PAD */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_REF_USE_PAD_MSB 5u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_REF_USE_PAD_LSB 5u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_REF_USE_PAD_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_REF_USE_PAD_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_REF_USE_PAD_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_REF_USE_PAD_RESET 0x1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_REF_USE_PAD_FIELD_MASK 0x00000020ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_REF_USE_PAD_GET(x) \
   (((x) & 0x00000020ul) >> 5)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_REF_USE_PAD_SET(x) \
   (((x) << 5) & 0x00000020ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_REF_USE_PAD_MODIFY(r, x) \
   ((((x) << 5) & 0x00000020ul) | ((r) & 0xffffffdful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY0_GEN_CTRL_1.PHY0_REF_REPEAT_CLK_EN */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_REF_REPEAT_CLK_EN_MSB 4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_REF_REPEAT_CLK_EN_LSB 4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_REF_REPEAT_CLK_EN_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_REF_REPEAT_CLK_EN_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_REF_REPEAT_CLK_EN_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_REF_REPEAT_CLK_EN_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_REF_REPEAT_CLK_EN_FIELD_MASK 0x00000010ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_REF_REPEAT_CLK_EN_GET(x) \
   (((x) & 0x00000010ul) >> 4)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_REF_REPEAT_CLK_EN_SET(x) \
   (((x) << 4) & 0x00000010ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_REF_REPEAT_CLK_EN_MODIFY(r, x) \
   ((((x) << 4) & 0x00000010ul) | ((r) & 0xffffffeful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY0_GEN_CTRL_1.RSVDP_3 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_RSVDP_3_MSB 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_RSVDP_3_LSB 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_RSVDP_3_WIDTH 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_RSVDP_3_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_RSVDP_3_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_RSVDP_3_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_RSVDP_3_FIELD_MASK 0x0000000cul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_RSVDP_3_GET(x) \
   (((x) & 0x0000000cul) >> 2)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_RSVDP_3_SET(x) \
   (((x) << 2) & 0x0000000cul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_RSVDP_3_MODIFY(r, x) \
   ((((x) << 2) & 0x0000000cul) | ((r) & 0xfffffff3ul))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY0_GEN_CTRL_1.PHY0_LANE_SRC_SEL */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_LANE_SRC_SEL_MSB 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_LANE_SRC_SEL_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_LANE_SRC_SEL_WIDTH 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_LANE_SRC_SEL_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_LANE_SRC_SEL_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_LANE_SRC_SEL_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_LANE_SRC_SEL_FIELD_MASK 0x00000003ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_LANE_SRC_SEL_GET(x) \
   ((x) & 0x00000003ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_LANE_SRC_SEL_SET(x) \
   ((x) & 0x00000003ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_1_PHY0_LANE_SRC_SEL_MODIFY(r, x) \
   (((x) & 0x00000003ul) | ((r) & 0xfffffffcul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY0_GEN_CTRL_2 */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY0_GEN_CTRL_2 */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY0_GEN_CTRL_2.RSVDP_31 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_RSVDP_31_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_RSVDP_31_LSB 28u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_RSVDP_31_WIDTH 4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_RSVDP_31_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_RSVDP_31_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_RSVDP_31_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_RSVDP_31_FIELD_MASK 0xf0000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_RSVDP_31_GET(x) \
   (((x) & 0xf0000000ul) >> 28)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_RSVDP_31_SET(x) \
   (((x) << 28) & 0xf0000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_RSVDP_31_MODIFY(r, x) \
   ((((x) << 28) & 0xf0000000ul) | ((r) & 0x0ffffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY0_GEN_CTRL_2.PHY0_NOMINAL_VP_SEL */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_NOMINAL_VP_SEL_MSB 27u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_NOMINAL_VP_SEL_LSB 26u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_NOMINAL_VP_SEL_WIDTH 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_NOMINAL_VP_SEL_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_NOMINAL_VP_SEL_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_NOMINAL_VP_SEL_RESET 0x3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_NOMINAL_VP_SEL_FIELD_MASK 0x0c000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_NOMINAL_VP_SEL_GET(x) \
   (((x) & 0x0c000000ul) >> 26)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_NOMINAL_VP_SEL_SET(x) \
   (((x) << 26) & 0x0c000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_NOMINAL_VP_SEL_MODIFY(r, x) \
   ((((x) << 26) & 0x0c000000ul) | ((r) & 0xf3fffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY0_GEN_CTRL_2.PHY0_NOMINAL_VPH_SEL */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_NOMINAL_VPH_SEL_MSB 25u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_NOMINAL_VPH_SEL_LSB 24u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_NOMINAL_VPH_SEL_WIDTH 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_NOMINAL_VPH_SEL_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_NOMINAL_VPH_SEL_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_NOMINAL_VPH_SEL_RESET 0x3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_NOMINAL_VPH_SEL_FIELD_MASK 0x03000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_NOMINAL_VPH_SEL_GET(x) \
   (((x) & 0x03000000ul) >> 24)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_NOMINAL_VPH_SEL_SET(x) \
   (((x) << 24) & 0x03000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_NOMINAL_VPH_SEL_MODIFY(r, x) \
   ((((x) << 24) & 0x03000000ul) | ((r) & 0xfcfffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY0_GEN_CTRL_2.PHY0_RX_TERM_ACDC */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_RX_TERM_ACDC_MSB 23u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_RX_TERM_ACDC_LSB 23u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_RX_TERM_ACDC_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_RX_TERM_ACDC_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_RX_TERM_ACDC_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_RX_TERM_ACDC_RESET 0x1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_RX_TERM_ACDC_FIELD_MASK 0x00800000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_RX_TERM_ACDC_GET(x) \
   (((x) & 0x00800000ul) >> 23)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_RX_TERM_ACDC_SET(x) \
   (((x) << 23) & 0x00800000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_RX_TERM_ACDC_MODIFY(r, x) \
   ((((x) << 23) & 0x00800000ul) | ((r) & 0xff7ffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY0_GEN_CTRL_2.PHY0_RX_TERM_OFFSET */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_RX_TERM_OFFSET_MSB 22u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_RX_TERM_OFFSET_LSB 18u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_RX_TERM_OFFSET_WIDTH 5u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_RX_TERM_OFFSET_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_RX_TERM_OFFSET_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_RX_TERM_OFFSET_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_RX_TERM_OFFSET_FIELD_MASK 0x007c0000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_RX_TERM_OFFSET_GET(x) \
   (((x) & 0x007c0000ul) >> 18)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_RX_TERM_OFFSET_SET(x) \
   (((x) << 18) & 0x007c0000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_RX_TERM_OFFSET_MODIFY(r, x) \
   ((((x) << 18) & 0x007c0000ul) | ((r) & 0xff83fffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY0_GEN_CTRL_2.PHY0_TXUP_TERM_OFFSET */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_TXUP_TERM_OFFSET_MSB 17u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_TXUP_TERM_OFFSET_LSB 9u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_TXUP_TERM_OFFSET_WIDTH 9u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_TXUP_TERM_OFFSET_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_TXUP_TERM_OFFSET_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_TXUP_TERM_OFFSET_RESET 0x000u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_TXUP_TERM_OFFSET_FIELD_MASK 0x0003fe00ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_TXUP_TERM_OFFSET_GET(x) \
   (((x) & 0x0003fe00ul) >> 9)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_TXUP_TERM_OFFSET_SET(x) \
   (((x) << 9) & 0x0003fe00ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_TXUP_TERM_OFFSET_MODIFY(r, x) \
   ((((x) << 9) & 0x0003fe00ul) | ((r) & 0xfffc01fful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY0_GEN_CTRL_2.PHY0_TXDN_TERM_OFFSET */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_TXDN_TERM_OFFSET_MSB 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_TXDN_TERM_OFFSET_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_TXDN_TERM_OFFSET_WIDTH 9u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_TXDN_TERM_OFFSET_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_TXDN_TERM_OFFSET_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_TXDN_TERM_OFFSET_RESET 0x000u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_TXDN_TERM_OFFSET_FIELD_MASK 0x000001fful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_TXDN_TERM_OFFSET_GET(x) \
   ((x) & 0x000001fful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_TXDN_TERM_OFFSET_SET(x) \
   ((x) & 0x000001fful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_GEN_CTRL_2_PHY0_TXDN_TERM_OFFSET_MODIFY(r, x) \
   (((x) & 0x000001fful) | ((r) & 0xfffffe00ul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY0_MPLLA_CTRL */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY0_MPLLA_CTRL */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY0_MPLLA_CTRL.RSVDP_31 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_RSVDP_31_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_RSVDP_31_LSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_RSVDP_31_WIDTH 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_RSVDP_31_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_RSVDP_31_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_RSVDP_31_RESET 0x0000u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_RSVDP_31_FIELD_MASK 0xffff0000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_RSVDP_31_GET(x) \
   (((x) & 0xffff0000ul) >> 16)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_RSVDP_31_SET(x) \
   (((x) << 16) & 0xffff0000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_RSVDP_31_MODIFY(r, x) \
   ((((x) << 16) & 0xffff0000ul) | ((r) & 0x0000fffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY0_MPLLA_CTRL.MPLLA_STATE_SYNC */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_STATE_SYNC_MSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_STATE_SYNC_LSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_STATE_SYNC_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_STATE_SYNC_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_STATE_SYNC_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_STATE_SYNC_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_STATE_SYNC_FIELD_MASK 0x00008000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_STATE_SYNC_GET(x) \
   (((x) & 0x00008000ul) >> 15)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_STATE_SYNC_SET(x) \
   (((x) << 15) & 0x00008000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_STATE_SYNC_MODIFY(r, x) \
   ((((x) << 15) & 0x00008000ul) | ((r) & 0xffff7ffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY0_MPLLA_CTRL.MPLL_STATE */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLL_STATE_MSB 14u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLL_STATE_LSB 14u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLL_STATE_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLL_STATE_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLL_STATE_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLL_STATE_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLL_STATE_FIELD_MASK 0x00004000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLL_STATE_GET(x) \
   (((x) & 0x00004000ul) >> 14)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLL_STATE_SET(x) \
   (((x) << 14) & 0x00004000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLL_STATE_MODIFY(r, x) \
   ((((x) << 14) & 0x00004000ul) | ((r) & 0xffffbffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY0_MPLLA_CTRL.RSVDP_13 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_RSVDP_13_MSB 13u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_RSVDP_13_LSB 13u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_RSVDP_13_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_RSVDP_13_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_RSVDP_13_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_RSVDP_13_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_RSVDP_13_FIELD_MASK 0x00002000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_RSVDP_13_GET(x) \
   (((x) & 0x00002000ul) >> 13)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_RSVDP_13_SET(x) \
   (((x) << 13) & 0x00002000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_RSVDP_13_MODIFY(r, x) \
   ((((x) << 13) & 0x00002000ul) | ((r) & 0xffffdffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY0_MPLLA_CTRL.RSVDP_12 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_RSVDP_12_MSB 12u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_RSVDP_12_LSB 5u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_RSVDP_12_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_RSVDP_12_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_RSVDP_12_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_RSVDP_12_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_RSVDP_12_FIELD_MASK 0x00001fe0ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_RSVDP_12_GET(x) \
   (((x) & 0x00001fe0ul) >> 5)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_RSVDP_12_SET(x) \
   (((x) << 5) & 0x00001fe0ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_RSVDP_12_MODIFY(r, x) \
   ((((x) << 5) & 0x00001fe0ul) | ((r) & 0xffffe01ful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY0_MPLLA_CTRL.MPLLA_SHORT_LOCK_EN */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_SHORT_LOCK_EN_MSB 4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_SHORT_LOCK_EN_LSB 4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_SHORT_LOCK_EN_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_SHORT_LOCK_EN_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_SHORT_LOCK_EN_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_SHORT_LOCK_EN_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_SHORT_LOCK_EN_FIELD_MASK 0x00000010ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_SHORT_LOCK_EN_GET(x) \
   (((x) & 0x00000010ul) >> 4)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_SHORT_LOCK_EN_SET(x) \
   (((x) << 4) & 0x00000010ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_SHORT_LOCK_EN_MODIFY(r, x) \
   ((((x) << 4) & 0x00000010ul) | ((r) & 0xffffffeful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY0_MPLLA_CTRL.MPLLA_RECAL_BANK_SEL */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_RECAL_BANK_SEL_MSB 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_RECAL_BANK_SEL_LSB 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_RECAL_BANK_SEL_WIDTH 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_RECAL_BANK_SEL_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_RECAL_BANK_SEL_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_RECAL_BANK_SEL_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_RECAL_BANK_SEL_FIELD_MASK 0x0000000cul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_RECAL_BANK_SEL_GET(x) \
   (((x) & 0x0000000cul) >> 2)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_RECAL_BANK_SEL_SET(x) \
   (((x) << 2) & 0x0000000cul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_RECAL_BANK_SEL_MODIFY(r, x) \
   ((((x) << 2) & 0x0000000cul) | ((r) & 0xfffffff3ul))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY0_MPLLA_CTRL.MPLLA_SSC_EN */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_SSC_EN_MSB 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_SSC_EN_LSB 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_SSC_EN_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_SSC_EN_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_SSC_EN_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_SSC_EN_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_SSC_EN_FIELD_MASK 0x00000002ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_SSC_EN_GET(x) \
   (((x) & 0x00000002ul) >> 1)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_SSC_EN_SET(x) \
   (((x) << 1) & 0x00000002ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_SSC_EN_MODIFY(r, x) \
   ((((x) << 1) & 0x00000002ul) | ((r) & 0xfffffffdul))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY0_MPLLA_CTRL.MPLLA_FORCE_EN */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_FORCE_EN_MSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_FORCE_EN_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_FORCE_EN_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_FORCE_EN_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_FORCE_EN_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_FORCE_EN_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_FORCE_EN_FIELD_MASK 0x00000001ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_FORCE_EN_GET(x) \
   ((x) & 0x00000001ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_FORCE_EN_SET(x) \
   ((x) & 0x00000001ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLA_CTRL_MPLLA_FORCE_EN_MODIFY(r, x) \
   (((x) & 0x00000001ul) | ((r) & 0xfffffffeul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY0_MPLLB_CTRL */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY0_MPLLB_CTRL */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY0_MPLLB_CTRL.RSVDP_31 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_RSVDP_31_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_RSVDP_31_LSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_RSVDP_31_WIDTH 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_RSVDP_31_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_RSVDP_31_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_RSVDP_31_RESET 0x0000u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_RSVDP_31_FIELD_MASK 0xffff0000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_RSVDP_31_GET(x) \
   (((x) & 0xffff0000ul) >> 16)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_RSVDP_31_SET(x) \
   (((x) << 16) & 0xffff0000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_RSVDP_31_MODIFY(r, x) \
   ((((x) << 16) & 0xffff0000ul) | ((r) & 0x0000fffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY0_MPLLB_CTRL.MPLLB_STATE_SYNC */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_STATE_SYNC_MSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_STATE_SYNC_LSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_STATE_SYNC_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_STATE_SYNC_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_STATE_SYNC_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_STATE_SYNC_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_STATE_SYNC_FIELD_MASK 0x00008000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_STATE_SYNC_GET(x) \
   (((x) & 0x00008000ul) >> 15)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_STATE_SYNC_SET(x) \
   (((x) << 15) & 0x00008000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_STATE_SYNC_MODIFY(r, x) \
   ((((x) << 15) & 0x00008000ul) | ((r) & 0xffff7ffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY0_MPLLB_CTRL.MPLL_STATE */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLL_STATE_MSB 14u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLL_STATE_LSB 14u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLL_STATE_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLL_STATE_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLL_STATE_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLL_STATE_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLL_STATE_FIELD_MASK 0x00004000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLL_STATE_GET(x) \
   (((x) & 0x00004000ul) >> 14)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLL_STATE_SET(x) \
   (((x) << 14) & 0x00004000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLL_STATE_MODIFY(r, x) \
   ((((x) << 14) & 0x00004000ul) | ((r) & 0xffffbffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY0_MPLLB_CTRL.MPLLB_FORCE_ACK */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_FORCE_ACK_MSB 13u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_FORCE_ACK_LSB 13u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_FORCE_ACK_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_FORCE_ACK_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_FORCE_ACK_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_FORCE_ACK_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_FORCE_ACK_FIELD_MASK 0x00002000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_FORCE_ACK_GET(x) \
   (((x) & 0x00002000ul) >> 13)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_FORCE_ACK_SET(x) \
   (((x) << 13) & 0x00002000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_FORCE_ACK_MODIFY(r, x) \
   ((((x) << 13) & 0x00002000ul) | ((r) & 0xffffdffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY0_MPLLB_CTRL.RSVDP_12 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_RSVDP_12_MSB 12u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_RSVDP_12_LSB 5u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_RSVDP_12_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_RSVDP_12_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_RSVDP_12_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_RSVDP_12_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_RSVDP_12_FIELD_MASK 0x00001fe0ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_RSVDP_12_GET(x) \
   (((x) & 0x00001fe0ul) >> 5)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_RSVDP_12_SET(x) \
   (((x) << 5) & 0x00001fe0ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_RSVDP_12_MODIFY(r, x) \
   ((((x) << 5) & 0x00001fe0ul) | ((r) & 0xffffe01ful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY0_MPLLB_CTRL.MPLLB_SHORT_LOCK_EN */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_SHORT_LOCK_EN_MSB 4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_SHORT_LOCK_EN_LSB 4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_SHORT_LOCK_EN_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_SHORT_LOCK_EN_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_SHORT_LOCK_EN_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_SHORT_LOCK_EN_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_SHORT_LOCK_EN_FIELD_MASK 0x00000010ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_SHORT_LOCK_EN_GET(x) \
   (((x) & 0x00000010ul) >> 4)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_SHORT_LOCK_EN_SET(x) \
   (((x) << 4) & 0x00000010ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_SHORT_LOCK_EN_MODIFY(r, x) \
   ((((x) << 4) & 0x00000010ul) | ((r) & 0xffffffeful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY0_MPLLB_CTRL.MPLLB_RECAL_BANK_SEL */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_RECAL_BANK_SEL_MSB 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_RECAL_BANK_SEL_LSB 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_RECAL_BANK_SEL_WIDTH 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_RECAL_BANK_SEL_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_RECAL_BANK_SEL_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_RECAL_BANK_SEL_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_RECAL_BANK_SEL_FIELD_MASK 0x0000000cul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_RECAL_BANK_SEL_GET(x) \
   (((x) & 0x0000000cul) >> 2)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_RECAL_BANK_SEL_SET(x) \
   (((x) << 2) & 0x0000000cul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_RECAL_BANK_SEL_MODIFY(r, x) \
   ((((x) << 2) & 0x0000000cul) | ((r) & 0xfffffff3ul))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY0_MPLLB_CTRL.MPLLB_SSC_EN */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_SSC_EN_MSB 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_SSC_EN_LSB 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_SSC_EN_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_SSC_EN_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_SSC_EN_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_SSC_EN_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_SSC_EN_FIELD_MASK 0x00000002ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_SSC_EN_GET(x) \
   (((x) & 0x00000002ul) >> 1)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_SSC_EN_SET(x) \
   (((x) << 1) & 0x00000002ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_SSC_EN_MODIFY(r, x) \
   ((((x) << 1) & 0x00000002ul) | ((r) & 0xfffffffdul))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY0_MPLLB_CTRL.MPLLB_FORCE_EN */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_FORCE_EN_MSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_FORCE_EN_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_FORCE_EN_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_FORCE_EN_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_FORCE_EN_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_FORCE_EN_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_FORCE_EN_FIELD_MASK 0x00000001ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_FORCE_EN_GET(x) \
   ((x) & 0x00000001ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_FORCE_EN_SET(x) \
   ((x) & 0x00000001ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY0_MPLLB_CTRL_MPLLB_FORCE_EN_MODIFY(r, x) \
   (((x) & 0x00000001ul) | ((r) & 0xfffffffeul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY1_GEN_CTRL_1 */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY1_GEN_CTRL_1 */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY1_GEN_CTRL_1.PHY1_SRAM_INIT_DONE */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_SRAM_INIT_DONE_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_SRAM_INIT_DONE_LSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_SRAM_INIT_DONE_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_SRAM_INIT_DONE_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_SRAM_INIT_DONE_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_SRAM_INIT_DONE_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_SRAM_INIT_DONE_FIELD_MASK 0x80000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_SRAM_INIT_DONE_GET(x) \
   (((x) & 0x80000000ul) >> 31)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_SRAM_INIT_DONE_SET(x) \
   (((x) << 31) & 0x80000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_SRAM_INIT_DONE_MODIFY(r, x) \
   ((((x) << 31) & 0x80000000ul) | ((r) & 0x7ffffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY1_GEN_CTRL_1.RSVDP_30 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_RSVDP_30_MSB 30u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_RSVDP_30_LSB 30u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_RSVDP_30_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_RSVDP_30_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_RSVDP_30_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_RSVDP_30_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_RSVDP_30_FIELD_MASK 0x40000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_RSVDP_30_GET(x) \
   (((x) & 0x40000000ul) >> 30)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_RSVDP_30_SET(x) \
   (((x) << 30) & 0x40000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_RSVDP_30_MODIFY(r, x) \
   ((((x) << 30) & 0x40000000ul) | ((r) & 0xbffffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY1_GEN_CTRL_1.PHY1_REF_CLKDET_RESULT */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_REF_CLKDET_RESULT_MSB 29u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_REF_CLKDET_RESULT_LSB 29u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_REF_CLKDET_RESULT_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_REF_CLKDET_RESULT_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_REF_CLKDET_RESULT_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_REF_CLKDET_RESULT_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_REF_CLKDET_RESULT_FIELD_MASK 0x20000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_REF_CLKDET_RESULT_GET(x) \
   (((x) & 0x20000000ul) >> 29)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_REF_CLKDET_RESULT_SET(x) \
   (((x) << 29) & 0x20000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_REF_CLKDET_RESULT_MODIFY(r, x) \
   ((((x) << 29) & 0x20000000ul) | ((r) & 0xdffffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY1_GEN_CTRL_1.RSVDP_28 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_RSVDP_28_MSB 28u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_RSVDP_28_LSB 13u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_RSVDP_28_WIDTH 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_RSVDP_28_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_RSVDP_28_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_RSVDP_28_RESET 0x0000u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_RSVDP_28_FIELD_MASK 0x1fffe000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_RSVDP_28_GET(x) \
   (((x) & 0x1fffe000ul) >> 13)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_RSVDP_28_SET(x) \
   (((x) << 13) & 0x1fffe000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_RSVDP_28_MODIFY(r, x) \
   ((((x) << 13) & 0x1fffe000ul) | ((r) & 0xe0001ffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY1_GEN_CTRL_1.PHY1_SRAM_BOOTLOAD_BYPASS */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_SRAM_BOOTLOAD_BYPASS_MSB 12u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_SRAM_BOOTLOAD_BYPASS_LSB 12u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_SRAM_BOOTLOAD_BYPASS_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_SRAM_BOOTLOAD_BYPASS_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_SRAM_BOOTLOAD_BYPASS_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_SRAM_BOOTLOAD_BYPASS_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_SRAM_BOOTLOAD_BYPASS_FIELD_MASK 0x00001000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_SRAM_BOOTLOAD_BYPASS_GET(x) \
   (((x) & 0x00001000ul) >> 12)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_SRAM_BOOTLOAD_BYPASS_SET(x) \
   (((x) << 12) & 0x00001000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_SRAM_BOOTLOAD_BYPASS_MODIFY(r, x) \
   ((((x) << 12) & 0x00001000ul) | ((r) & 0xffffeffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY1_GEN_CTRL_1.PHY1_SRAM_EXT_LD_DONE */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_SRAM_EXT_LD_DONE_MSB 11u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_SRAM_EXT_LD_DONE_LSB 11u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_SRAM_EXT_LD_DONE_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_SRAM_EXT_LD_DONE_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_SRAM_EXT_LD_DONE_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_SRAM_EXT_LD_DONE_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_SRAM_EXT_LD_DONE_FIELD_MASK 0x00000800ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_SRAM_EXT_LD_DONE_GET(x) \
   (((x) & 0x00000800ul) >> 11)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_SRAM_EXT_LD_DONE_SET(x) \
   (((x) << 11) & 0x00000800ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_SRAM_EXT_LD_DONE_MODIFY(r, x) \
   ((((x) << 11) & 0x00000800ul) | ((r) & 0xfffff7fful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY1_GEN_CTRL_1.PHY1_SRAM_BYPASS */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_SRAM_BYPASS_MSB 10u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_SRAM_BYPASS_LSB 10u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_SRAM_BYPASS_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_SRAM_BYPASS_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_SRAM_BYPASS_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_SRAM_BYPASS_RESET 0x1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_SRAM_BYPASS_FIELD_MASK 0x00000400ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_SRAM_BYPASS_GET(x) \
   (((x) & 0x00000400ul) >> 10)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_SRAM_BYPASS_SET(x) \
   (((x) << 10) & 0x00000400ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_SRAM_BYPASS_MODIFY(r, x) \
   ((((x) << 10) & 0x00000400ul) | ((r) & 0xfffffbfful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY1_GEN_CTRL_1.PHY1_LANE_RX2TX_PAR_LB_EN */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_LANE_RX2TX_PAR_LB_EN_MSB 9u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_LANE_RX2TX_PAR_LB_EN_LSB 9u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_LANE_RX2TX_PAR_LB_EN_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_LANE_RX2TX_PAR_LB_EN_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_LANE_RX2TX_PAR_LB_EN_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_LANE_RX2TX_PAR_LB_EN_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_LANE_RX2TX_PAR_LB_EN_FIELD_MASK 0x00000200ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_LANE_RX2TX_PAR_LB_EN_GET(x) \
   (((x) & 0x00000200ul) >> 9)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_LANE_RX2TX_PAR_LB_EN_SET(x) \
   (((x) << 9) & 0x00000200ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_LANE_RX2TX_PAR_LB_EN_MODIFY(r, x) \
   ((((x) << 9) & 0x00000200ul) | ((r) & 0xfffffdfful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY1_GEN_CTRL_1.PHY1_LANE_TX2RX_LOOPBK */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_LANE_TX2RX_LOOPBK_MSB 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_LANE_TX2RX_LOOPBK_LSB 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_LANE_TX2RX_LOOPBK_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_LANE_TX2RX_LOOPBK_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_LANE_TX2RX_LOOPBK_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_LANE_TX2RX_LOOPBK_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_LANE_TX2RX_LOOPBK_FIELD_MASK 0x00000100ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_LANE_TX2RX_LOOPBK_GET(x) \
   (((x) & 0x00000100ul) >> 8)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_LANE_TX2RX_LOOPBK_SET(x) \
   (((x) << 8) & 0x00000100ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_LANE_TX2RX_LOOPBK_MODIFY(r, x) \
   ((((x) << 8) & 0x00000100ul) | ((r) & 0xfffffefful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY1_GEN_CTRL_1.RSVDP_7 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_RSVDP_7_MSB 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_RSVDP_7_LSB 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_RSVDP_7_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_RSVDP_7_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_RSVDP_7_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_RSVDP_7_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_RSVDP_7_FIELD_MASK 0x00000080ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_RSVDP_7_GET(x) \
   (((x) & 0x00000080ul) >> 7)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_RSVDP_7_SET(x) \
   (((x) << 7) & 0x00000080ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_RSVDP_7_MODIFY(r, x) \
   ((((x) << 7) & 0x00000080ul) | ((r) & 0xffffff7ful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY1_GEN_CTRL_1.PHY1_REF_CLKDET_EN */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_REF_CLKDET_EN_MSB 6u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_REF_CLKDET_EN_LSB 6u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_REF_CLKDET_EN_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_REF_CLKDET_EN_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_REF_CLKDET_EN_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_REF_CLKDET_EN_RESET 0x1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_REF_CLKDET_EN_FIELD_MASK 0x00000040ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_REF_CLKDET_EN_GET(x) \
   (((x) & 0x00000040ul) >> 6)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_REF_CLKDET_EN_SET(x) \
   (((x) << 6) & 0x00000040ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_REF_CLKDET_EN_MODIFY(r, x) \
   ((((x) << 6) & 0x00000040ul) | ((r) & 0xffffffbful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY1_GEN_CTRL_1.PHY1_REF_USE_PAD */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_REF_USE_PAD_MSB 5u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_REF_USE_PAD_LSB 5u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_REF_USE_PAD_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_REF_USE_PAD_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_REF_USE_PAD_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_REF_USE_PAD_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_REF_USE_PAD_FIELD_MASK 0x00000020ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_REF_USE_PAD_GET(x) \
   (((x) & 0x00000020ul) >> 5)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_REF_USE_PAD_SET(x) \
   (((x) << 5) & 0x00000020ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_REF_USE_PAD_MODIFY(r, x) \
   ((((x) << 5) & 0x00000020ul) | ((r) & 0xffffffdful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY1_GEN_CTRL_1.PHY1_REF_REPEAT_CLK_EN */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_REF_REPEAT_CLK_EN_MSB 4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_REF_REPEAT_CLK_EN_LSB 4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_REF_REPEAT_CLK_EN_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_REF_REPEAT_CLK_EN_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_REF_REPEAT_CLK_EN_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_REF_REPEAT_CLK_EN_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_REF_REPEAT_CLK_EN_FIELD_MASK 0x00000010ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_REF_REPEAT_CLK_EN_GET(x) \
   (((x) & 0x00000010ul) >> 4)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_REF_REPEAT_CLK_EN_SET(x) \
   (((x) << 4) & 0x00000010ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_REF_REPEAT_CLK_EN_MODIFY(r, x) \
   ((((x) << 4) & 0x00000010ul) | ((r) & 0xffffffeful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY1_GEN_CTRL_1.RSVDP_3 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_RSVDP_3_MSB 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_RSVDP_3_LSB 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_RSVDP_3_WIDTH 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_RSVDP_3_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_RSVDP_3_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_RSVDP_3_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_RSVDP_3_FIELD_MASK 0x0000000cul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_RSVDP_3_GET(x) \
   (((x) & 0x0000000cul) >> 2)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_RSVDP_3_SET(x) \
   (((x) << 2) & 0x0000000cul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_RSVDP_3_MODIFY(r, x) \
   ((((x) << 2) & 0x0000000cul) | ((r) & 0xfffffff3ul))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY1_GEN_CTRL_1.PHY1_LANE_SRC_SEL */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_LANE_SRC_SEL_MSB 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_LANE_SRC_SEL_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_LANE_SRC_SEL_WIDTH 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_LANE_SRC_SEL_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_LANE_SRC_SEL_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_LANE_SRC_SEL_RESET 0x1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_LANE_SRC_SEL_FIELD_MASK 0x00000003ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_LANE_SRC_SEL_GET(x) \
   ((x) & 0x00000003ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_LANE_SRC_SEL_SET(x) \
   ((x) & 0x00000003ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_1_PHY1_LANE_SRC_SEL_MODIFY(r, x) \
   (((x) & 0x00000003ul) | ((r) & 0xfffffffcul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY1_GEN_CTRL_2 */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY1_GEN_CTRL_2 */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY1_GEN_CTRL_2.RSVDP_31 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_RSVDP_31_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_RSVDP_31_LSB 28u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_RSVDP_31_WIDTH 4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_RSVDP_31_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_RSVDP_31_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_RSVDP_31_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_RSVDP_31_FIELD_MASK 0xf0000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_RSVDP_31_GET(x) \
   (((x) & 0xf0000000ul) >> 28)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_RSVDP_31_SET(x) \
   (((x) << 28) & 0xf0000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_RSVDP_31_MODIFY(r, x) \
   ((((x) << 28) & 0xf0000000ul) | ((r) & 0x0ffffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY1_GEN_CTRL_2.PHY1_NOMINAL_VP_SEL */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_NOMINAL_VP_SEL_MSB 27u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_NOMINAL_VP_SEL_LSB 26u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_NOMINAL_VP_SEL_WIDTH 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_NOMINAL_VP_SEL_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_NOMINAL_VP_SEL_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_NOMINAL_VP_SEL_RESET 0x3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_NOMINAL_VP_SEL_FIELD_MASK 0x0c000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_NOMINAL_VP_SEL_GET(x) \
   (((x) & 0x0c000000ul) >> 26)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_NOMINAL_VP_SEL_SET(x) \
   (((x) << 26) & 0x0c000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_NOMINAL_VP_SEL_MODIFY(r, x) \
   ((((x) << 26) & 0x0c000000ul) | ((r) & 0xf3fffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY1_GEN_CTRL_2.PHY1_NOMINAL_VPH_SEL */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_NOMINAL_VPH_SEL_MSB 25u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_NOMINAL_VPH_SEL_LSB 24u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_NOMINAL_VPH_SEL_WIDTH 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_NOMINAL_VPH_SEL_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_NOMINAL_VPH_SEL_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_NOMINAL_VPH_SEL_RESET 0x3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_NOMINAL_VPH_SEL_FIELD_MASK 0x03000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_NOMINAL_VPH_SEL_GET(x) \
   (((x) & 0x03000000ul) >> 24)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_NOMINAL_VPH_SEL_SET(x) \
   (((x) << 24) & 0x03000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_NOMINAL_VPH_SEL_MODIFY(r, x) \
   ((((x) << 24) & 0x03000000ul) | ((r) & 0xfcfffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY1_GEN_CTRL_2.PHY1_RX_TERM_ACDC */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_RX_TERM_ACDC_MSB 23u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_RX_TERM_ACDC_LSB 23u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_RX_TERM_ACDC_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_RX_TERM_ACDC_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_RX_TERM_ACDC_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_RX_TERM_ACDC_RESET 0x1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_RX_TERM_ACDC_FIELD_MASK 0x00800000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_RX_TERM_ACDC_GET(x) \
   (((x) & 0x00800000ul) >> 23)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_RX_TERM_ACDC_SET(x) \
   (((x) << 23) & 0x00800000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_RX_TERM_ACDC_MODIFY(r, x) \
   ((((x) << 23) & 0x00800000ul) | ((r) & 0xff7ffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY1_GEN_CTRL_2.PHY1_RX_TERM_OFFSET */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_RX_TERM_OFFSET_MSB 22u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_RX_TERM_OFFSET_LSB 18u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_RX_TERM_OFFSET_WIDTH 5u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_RX_TERM_OFFSET_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_RX_TERM_OFFSET_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_RX_TERM_OFFSET_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_RX_TERM_OFFSET_FIELD_MASK 0x007c0000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_RX_TERM_OFFSET_GET(x) \
   (((x) & 0x007c0000ul) >> 18)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_RX_TERM_OFFSET_SET(x) \
   (((x) << 18) & 0x007c0000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_RX_TERM_OFFSET_MODIFY(r, x) \
   ((((x) << 18) & 0x007c0000ul) | ((r) & 0xff83fffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY1_GEN_CTRL_2.PHY1_TXUP_TERM_OFFSET */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_TXUP_TERM_OFFSET_MSB 17u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_TXUP_TERM_OFFSET_LSB 9u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_TXUP_TERM_OFFSET_WIDTH 9u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_TXUP_TERM_OFFSET_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_TXUP_TERM_OFFSET_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_TXUP_TERM_OFFSET_RESET 0x000u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_TXUP_TERM_OFFSET_FIELD_MASK 0x0003fe00ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_TXUP_TERM_OFFSET_GET(x) \
   (((x) & 0x0003fe00ul) >> 9)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_TXUP_TERM_OFFSET_SET(x) \
   (((x) << 9) & 0x0003fe00ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_TXUP_TERM_OFFSET_MODIFY(r, x) \
   ((((x) << 9) & 0x0003fe00ul) | ((r) & 0xfffc01fful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY1_GEN_CTRL_2.PHY1_TXDN_TERM_OFFSET */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_TXDN_TERM_OFFSET_MSB 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_TXDN_TERM_OFFSET_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_TXDN_TERM_OFFSET_WIDTH 9u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_TXDN_TERM_OFFSET_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_TXDN_TERM_OFFSET_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_TXDN_TERM_OFFSET_RESET 0x000u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_TXDN_TERM_OFFSET_FIELD_MASK 0x000001fful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_TXDN_TERM_OFFSET_GET(x) \
   ((x) & 0x000001fful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_TXDN_TERM_OFFSET_SET(x) \
   ((x) & 0x000001fful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_GEN_CTRL_2_PHY1_TXDN_TERM_OFFSET_MODIFY(r, x) \
   (((x) & 0x000001fful) | ((r) & 0xfffffe00ul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY1_MPLLA_CTRL */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY1_MPLLA_CTRL */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY1_MPLLA_CTRL.RSVDP_31 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_RSVDP_31_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_RSVDP_31_LSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_RSVDP_31_WIDTH 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_RSVDP_31_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_RSVDP_31_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_RSVDP_31_RESET 0x0000u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_RSVDP_31_FIELD_MASK 0xffff0000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_RSVDP_31_GET(x) \
   (((x) & 0xffff0000ul) >> 16)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_RSVDP_31_SET(x) \
   (((x) << 16) & 0xffff0000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_RSVDP_31_MODIFY(r, x) \
   ((((x) << 16) & 0xffff0000ul) | ((r) & 0x0000fffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY1_MPLLA_CTRL.MPLLA_STATE_SYNC */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_STATE_SYNC_MSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_STATE_SYNC_LSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_STATE_SYNC_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_STATE_SYNC_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_STATE_SYNC_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_STATE_SYNC_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_STATE_SYNC_FIELD_MASK 0x00008000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_STATE_SYNC_GET(x) \
   (((x) & 0x00008000ul) >> 15)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_STATE_SYNC_SET(x) \
   (((x) << 15) & 0x00008000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_STATE_SYNC_MODIFY(r, x) \
   ((((x) << 15) & 0x00008000ul) | ((r) & 0xffff7ffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY1_MPLLA_CTRL.MPLL_STATE */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLL_STATE_MSB 14u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLL_STATE_LSB 14u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLL_STATE_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLL_STATE_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLL_STATE_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLL_STATE_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLL_STATE_FIELD_MASK 0x00004000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLL_STATE_GET(x) \
   (((x) & 0x00004000ul) >> 14)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLL_STATE_SET(x) \
   (((x) << 14) & 0x00004000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLL_STATE_MODIFY(r, x) \
   ((((x) << 14) & 0x00004000ul) | ((r) & 0xffffbffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY1_MPLLA_CTRL.RSVDP_13 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_RSVDP_13_MSB 13u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_RSVDP_13_LSB 13u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_RSVDP_13_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_RSVDP_13_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_RSVDP_13_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_RSVDP_13_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_RSVDP_13_FIELD_MASK 0x00002000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_RSVDP_13_GET(x) \
   (((x) & 0x00002000ul) >> 13)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_RSVDP_13_SET(x) \
   (((x) << 13) & 0x00002000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_RSVDP_13_MODIFY(r, x) \
   ((((x) << 13) & 0x00002000ul) | ((r) & 0xffffdffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY1_MPLLA_CTRL.RSVDP_12 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_RSVDP_12_MSB 12u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_RSVDP_12_LSB 5u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_RSVDP_12_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_RSVDP_12_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_RSVDP_12_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_RSVDP_12_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_RSVDP_12_FIELD_MASK 0x00001fe0ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_RSVDP_12_GET(x) \
   (((x) & 0x00001fe0ul) >> 5)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_RSVDP_12_SET(x) \
   (((x) << 5) & 0x00001fe0ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_RSVDP_12_MODIFY(r, x) \
   ((((x) << 5) & 0x00001fe0ul) | ((r) & 0xffffe01ful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY1_MPLLA_CTRL.MPLLA_SHORT_LOCK_EN */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_SHORT_LOCK_EN_MSB 4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_SHORT_LOCK_EN_LSB 4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_SHORT_LOCK_EN_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_SHORT_LOCK_EN_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_SHORT_LOCK_EN_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_SHORT_LOCK_EN_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_SHORT_LOCK_EN_FIELD_MASK 0x00000010ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_SHORT_LOCK_EN_GET(x) \
   (((x) & 0x00000010ul) >> 4)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_SHORT_LOCK_EN_SET(x) \
   (((x) << 4) & 0x00000010ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_SHORT_LOCK_EN_MODIFY(r, x) \
   ((((x) << 4) & 0x00000010ul) | ((r) & 0xffffffeful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY1_MPLLA_CTRL.MPLLA_RECAL_BANK_SEL */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_RECAL_BANK_SEL_MSB 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_RECAL_BANK_SEL_LSB 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_RECAL_BANK_SEL_WIDTH 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_RECAL_BANK_SEL_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_RECAL_BANK_SEL_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_RECAL_BANK_SEL_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_RECAL_BANK_SEL_FIELD_MASK 0x0000000cul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_RECAL_BANK_SEL_GET(x) \
   (((x) & 0x0000000cul) >> 2)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_RECAL_BANK_SEL_SET(x) \
   (((x) << 2) & 0x0000000cul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_RECAL_BANK_SEL_MODIFY(r, x) \
   ((((x) << 2) & 0x0000000cul) | ((r) & 0xfffffff3ul))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY1_MPLLA_CTRL.MPLLA_SSC_EN */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_SSC_EN_MSB 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_SSC_EN_LSB 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_SSC_EN_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_SSC_EN_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_SSC_EN_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_SSC_EN_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_SSC_EN_FIELD_MASK 0x00000002ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_SSC_EN_GET(x) \
   (((x) & 0x00000002ul) >> 1)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_SSC_EN_SET(x) \
   (((x) << 1) & 0x00000002ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_SSC_EN_MODIFY(r, x) \
   ((((x) << 1) & 0x00000002ul) | ((r) & 0xfffffffdul))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY1_MPLLA_CTRL.MPLLA_FORCE_EN */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_FORCE_EN_MSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_FORCE_EN_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_FORCE_EN_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_FORCE_EN_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_FORCE_EN_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_FORCE_EN_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_FORCE_EN_FIELD_MASK 0x00000001ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_FORCE_EN_GET(x) \
   ((x) & 0x00000001ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_FORCE_EN_SET(x) \
   ((x) & 0x00000001ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLA_CTRL_MPLLA_FORCE_EN_MODIFY(r, x) \
   (((x) & 0x00000001ul) | ((r) & 0xfffffffeul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY1_MPLLB_CTRL */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY1_MPLLB_CTRL */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY1_MPLLB_CTRL.RSVDP_31 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_RSVDP_31_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_RSVDP_31_LSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_RSVDP_31_WIDTH 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_RSVDP_31_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_RSVDP_31_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_RSVDP_31_RESET 0x0000u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_RSVDP_31_FIELD_MASK 0xffff0000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_RSVDP_31_GET(x) \
   (((x) & 0xffff0000ul) >> 16)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_RSVDP_31_SET(x) \
   (((x) << 16) & 0xffff0000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_RSVDP_31_MODIFY(r, x) \
   ((((x) << 16) & 0xffff0000ul) | ((r) & 0x0000fffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY1_MPLLB_CTRL.MPLLB_STATE_SYNC */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_STATE_SYNC_MSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_STATE_SYNC_LSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_STATE_SYNC_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_STATE_SYNC_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_STATE_SYNC_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_STATE_SYNC_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_STATE_SYNC_FIELD_MASK 0x00008000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_STATE_SYNC_GET(x) \
   (((x) & 0x00008000ul) >> 15)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_STATE_SYNC_SET(x) \
   (((x) << 15) & 0x00008000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_STATE_SYNC_MODIFY(r, x) \
   ((((x) << 15) & 0x00008000ul) | ((r) & 0xffff7ffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY1_MPLLB_CTRL.MPLL_STATE */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLL_STATE_MSB 14u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLL_STATE_LSB 14u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLL_STATE_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLL_STATE_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLL_STATE_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLL_STATE_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLL_STATE_FIELD_MASK 0x00004000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLL_STATE_GET(x) \
   (((x) & 0x00004000ul) >> 14)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLL_STATE_SET(x) \
   (((x) << 14) & 0x00004000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLL_STATE_MODIFY(r, x) \
   ((((x) << 14) & 0x00004000ul) | ((r) & 0xffffbffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY1_MPLLB_CTRL.MPLLB_FORCE_ACK */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_FORCE_ACK_MSB 13u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_FORCE_ACK_LSB 13u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_FORCE_ACK_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_FORCE_ACK_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_FORCE_ACK_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_FORCE_ACK_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_FORCE_ACK_FIELD_MASK 0x00002000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_FORCE_ACK_GET(x) \
   (((x) & 0x00002000ul) >> 13)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_FORCE_ACK_SET(x) \
   (((x) << 13) & 0x00002000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_FORCE_ACK_MODIFY(r, x) \
   ((((x) << 13) & 0x00002000ul) | ((r) & 0xffffdffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY1_MPLLB_CTRL.RSVDP_12 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_RSVDP_12_MSB 12u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_RSVDP_12_LSB 5u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_RSVDP_12_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_RSVDP_12_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_RSVDP_12_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_RSVDP_12_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_RSVDP_12_FIELD_MASK 0x00001fe0ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_RSVDP_12_GET(x) \
   (((x) & 0x00001fe0ul) >> 5)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_RSVDP_12_SET(x) \
   (((x) << 5) & 0x00001fe0ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_RSVDP_12_MODIFY(r, x) \
   ((((x) << 5) & 0x00001fe0ul) | ((r) & 0xffffe01ful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY1_MPLLB_CTRL.MPLLB_SHORT_LOCK_EN */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_SHORT_LOCK_EN_MSB 4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_SHORT_LOCK_EN_LSB 4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_SHORT_LOCK_EN_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_SHORT_LOCK_EN_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_SHORT_LOCK_EN_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_SHORT_LOCK_EN_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_SHORT_LOCK_EN_FIELD_MASK 0x00000010ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_SHORT_LOCK_EN_GET(x) \
   (((x) & 0x00000010ul) >> 4)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_SHORT_LOCK_EN_SET(x) \
   (((x) << 4) & 0x00000010ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_SHORT_LOCK_EN_MODIFY(r, x) \
   ((((x) << 4) & 0x00000010ul) | ((r) & 0xffffffeful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY1_MPLLB_CTRL.MPLLB_RECAL_BANK_SEL */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_RECAL_BANK_SEL_MSB 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_RECAL_BANK_SEL_LSB 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_RECAL_BANK_SEL_WIDTH 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_RECAL_BANK_SEL_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_RECAL_BANK_SEL_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_RECAL_BANK_SEL_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_RECAL_BANK_SEL_FIELD_MASK 0x0000000cul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_RECAL_BANK_SEL_GET(x) \
   (((x) & 0x0000000cul) >> 2)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_RECAL_BANK_SEL_SET(x) \
   (((x) << 2) & 0x0000000cul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_RECAL_BANK_SEL_MODIFY(r, x) \
   ((((x) << 2) & 0x0000000cul) | ((r) & 0xfffffff3ul))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY1_MPLLB_CTRL.MPLLB_SSC_EN */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_SSC_EN_MSB 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_SSC_EN_LSB 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_SSC_EN_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_SSC_EN_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_SSC_EN_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_SSC_EN_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_SSC_EN_FIELD_MASK 0x00000002ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_SSC_EN_GET(x) \
   (((x) & 0x00000002ul) >> 1)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_SSC_EN_SET(x) \
   (((x) << 1) & 0x00000002ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_SSC_EN_MODIFY(r, x) \
   ((((x) << 1) & 0x00000002ul) | ((r) & 0xfffffffdul))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY1_MPLLB_CTRL.MPLLB_FORCE_EN */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_FORCE_EN_MSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_FORCE_EN_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_FORCE_EN_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_FORCE_EN_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_FORCE_EN_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_FORCE_EN_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_FORCE_EN_FIELD_MASK 0x00000001ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_FORCE_EN_GET(x) \
   ((x) & 0x00000001ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_FORCE_EN_SET(x) \
   ((x) & 0x00000001ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MPLLB_CTRL_MPLLB_FORCE_EN_MODIFY(r, x) \
   (((x) & 0x00000001ul) | ((r) & 0xfffffffeul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLA_CTRL_1 */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLA_CTRL_1 */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLA_CTRL_1.RSVDP_31 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_31_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_31_LSB 30u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_31_WIDTH 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_31_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_31_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_31_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_31_FIELD_MASK 0xc0000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_31_GET(x) \
   (((x) & 0xc0000000ul) >> 30)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_31_SET(x) \
   (((x) << 30) & 0xc0000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_31_MODIFY(r, x) \
   ((((x) << 30) & 0xc0000000ul) | ((r) & 0x3ffffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLA_CTRL_1.MPLLA_WORD_CLK_DIV */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_WORD_CLK_DIV_MSB 29u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_WORD_CLK_DIV_LSB 28u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_WORD_CLK_DIV_WIDTH 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_WORD_CLK_DIV_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_WORD_CLK_DIV_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_WORD_CLK_DIV_RESET 0x2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_WORD_CLK_DIV_FIELD_MASK 0x30000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_WORD_CLK_DIV_GET(x) \
   (((x) & 0x30000000ul) >> 28)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_WORD_CLK_DIV_SET(x) \
   (((x) << 28) & 0x30000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_WORD_CLK_DIV_MODIFY(r, x) \
   ((((x) << 28) & 0x30000000ul) | ((r) & 0xcffffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLA_CTRL_1.RSVDP_27 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_27_MSB 27u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_27_LSB 27u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_27_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_27_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_27_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_27_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_27_FIELD_MASK 0x08000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_27_GET(x) \
   (((x) & 0x08000000ul) >> 27)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_27_SET(x) \
   (((x) << 27) & 0x08000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_27_MODIFY(r, x) \
   ((((x) << 27) & 0x08000000ul) | ((r) & 0xf7fffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLA_CTRL_1.MPLLA_TX_CLK_DIV */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_TX_CLK_DIV_MSB 26u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_TX_CLK_DIV_LSB 24u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_TX_CLK_DIV_WIDTH 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_TX_CLK_DIV_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_TX_CLK_DIV_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_TX_CLK_DIV_RESET 0x1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_TX_CLK_DIV_FIELD_MASK 0x07000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_TX_CLK_DIV_GET(x) \
   (((x) & 0x07000000ul) >> 24)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_TX_CLK_DIV_SET(x) \
   (((x) << 24) & 0x07000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_TX_CLK_DIV_MODIFY(r, x) \
   ((((x) << 24) & 0x07000000ul) | ((r) & 0xf8fffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLA_CTRL_1.RSVDP_23 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_23_MSB 23u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_23_LSB 19u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_23_WIDTH 5u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_23_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_23_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_23_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_23_FIELD_MASK 0x00f80000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_23_GET(x) \
   (((x) & 0x00f80000ul) >> 19)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_23_SET(x) \
   (((x) << 19) & 0x00f80000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_23_MODIFY(r, x) \
   ((((x) << 19) & 0x00f80000ul) | ((r) & 0xff07fffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLA_CTRL_1.MPLLA_FB_CLK_DIV4_EN */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_FB_CLK_DIV4_EN_MSB 18u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_FB_CLK_DIV4_EN_LSB 18u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_FB_CLK_DIV4_EN_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_FB_CLK_DIV4_EN_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_FB_CLK_DIV4_EN_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_FB_CLK_DIV4_EN_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_FB_CLK_DIV4_EN_FIELD_MASK 0x00040000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_FB_CLK_DIV4_EN_GET(x) \
   (((x) & 0x00040000ul) >> 18)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_FB_CLK_DIV4_EN_SET(x) \
   (((x) << 18) & 0x00040000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_FB_CLK_DIV4_EN_MODIFY(r, x) \
   ((((x) << 18) & 0x00040000ul) | ((r) & 0xfffbfffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLA_CTRL_1.MPLLA_DIV_CLK_EN */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_DIV_CLK_EN_MSB 17u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_DIV_CLK_EN_LSB 17u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_DIV_CLK_EN_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_DIV_CLK_EN_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_DIV_CLK_EN_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_DIV_CLK_EN_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_DIV_CLK_EN_FIELD_MASK 0x00020000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_DIV_CLK_EN_GET(x) \
   (((x) & 0x00020000ul) >> 17)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_DIV_CLK_EN_SET(x) \
   (((x) << 17) & 0x00020000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_DIV_CLK_EN_MODIFY(r, x) \
   ((((x) << 17) & 0x00020000ul) | ((r) & 0xfffdfffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLA_CTRL_1.MPLLA_DIV16P5_CLK_EN */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_DIV16P5_CLK_EN_MSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_DIV16P5_CLK_EN_LSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_DIV16P5_CLK_EN_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_DIV16P5_CLK_EN_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_DIV16P5_CLK_EN_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_DIV16P5_CLK_EN_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_DIV16P5_CLK_EN_FIELD_MASK 0x00010000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_DIV16P5_CLK_EN_GET(x) \
   (((x) & 0x00010000ul) >> 16)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_DIV16P5_CLK_EN_SET(x) \
   (((x) << 16) & 0x00010000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_DIV16P5_CLK_EN_MODIFY(r, x) \
   ((((x) << 16) & 0x00010000ul) | ((r) & 0xfffefffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLA_CTRL_1.RSVDP_15 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_15_MSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_15_LSB 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_15_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_15_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_15_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_15_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_15_FIELD_MASK 0x0000ff00ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_15_GET(x) \
   (((x) & 0x0000ff00ul) >> 8)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_15_SET(x) \
   (((x) << 8) & 0x0000ff00ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_15_MODIFY(r, x) \
   ((((x) << 8) & 0x0000ff00ul) | ((r) & 0xffff00fful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLA_CTRL_1.MPLLA_BW_THRESHOLD */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_BW_THRESHOLD_MSB 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_BW_THRESHOLD_LSB 6u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_BW_THRESHOLD_WIDTH 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_BW_THRESHOLD_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_BW_THRESHOLD_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_BW_THRESHOLD_RESET 0x1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_BW_THRESHOLD_FIELD_MASK 0x000000c0ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_BW_THRESHOLD_GET(x) \
   (((x) & 0x000000c0ul) >> 6)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_BW_THRESHOLD_SET(x) \
   (((x) << 6) & 0x000000c0ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_BW_THRESHOLD_MODIFY(r, x) \
   ((((x) << 6) & 0x000000c0ul) | ((r) & 0xffffff3ful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLA_CTRL_1.MPLLA_SSC_UP_SPREAD */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_SSC_UP_SPREAD_MSB 5u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_SSC_UP_SPREAD_LSB 5u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_SSC_UP_SPREAD_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_SSC_UP_SPREAD_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_SSC_UP_SPREAD_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_SSC_UP_SPREAD_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_SSC_UP_SPREAD_FIELD_MASK 0x00000020ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_SSC_UP_SPREAD_GET(x) \
   (((x) & 0x00000020ul) >> 5)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_SSC_UP_SPREAD_SET(x) \
   (((x) << 5) & 0x00000020ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_SSC_UP_SPREAD_MODIFY(r, x) \
   ((((x) << 5) & 0x00000020ul) | ((r) & 0xffffffdful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLA_CTRL_1.MPLLA_FRAC_EN */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_FRAC_EN_MSB 4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_FRAC_EN_LSB 4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_FRAC_EN_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_FRAC_EN_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_FRAC_EN_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_FRAC_EN_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_FRAC_EN_FIELD_MASK 0x00000010ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_FRAC_EN_GET(x) \
   (((x) & 0x00000010ul) >> 4)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_FRAC_EN_SET(x) \
   (((x) << 4) & 0x00000010ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_FRAC_EN_MODIFY(r, x) \
   ((((x) << 4) & 0x00000010ul) | ((r) & 0xffffffeful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLA_CTRL_1.RSVDP_3 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_3_MSB 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_3_LSB 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_3_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_3_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_3_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_3_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_3_FIELD_MASK 0x00000008ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_3_GET(x) \
   (((x) & 0x00000008ul) >> 3)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_3_SET(x) \
   (((x) << 3) & 0x00000008ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_RSVDP_3_MODIFY(r, x) \
   ((((x) << 3) & 0x00000008ul) | ((r) & 0xfffffff7ul))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLA_CTRL_1.MPLLA_RECAL_BANK_SEL_OVER_EN */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_RECAL_BANK_SEL_OVER_EN_MSB 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_RECAL_BANK_SEL_OVER_EN_LSB 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_RECAL_BANK_SEL_OVER_EN_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_RECAL_BANK_SEL_OVER_EN_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_RECAL_BANK_SEL_OVER_EN_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_RECAL_BANK_SEL_OVER_EN_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_RECAL_BANK_SEL_OVER_EN_FIELD_MASK 0x00000004ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_RECAL_BANK_SEL_OVER_EN_GET(x) \
   (((x) & 0x00000004ul) >> 2)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_RECAL_BANK_SEL_OVER_EN_SET(x) \
   (((x) << 2) & 0x00000004ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_RECAL_BANK_SEL_OVER_EN_MODIFY(r, x) \
   ((((x) << 2) & 0x00000004ul) | ((r) & 0xfffffffbul))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLA_CTRL_1.MPLLA_RECAL_BANK_SEL */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_RECAL_BANK_SEL_MSB 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_RECAL_BANK_SEL_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_RECAL_BANK_SEL_WIDTH 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_RECAL_BANK_SEL_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_RECAL_BANK_SEL_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_RECAL_BANK_SEL_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_RECAL_BANK_SEL_FIELD_MASK 0x00000003ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_RECAL_BANK_SEL_GET(x) \
   ((x) & 0x00000003ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_RECAL_BANK_SEL_SET(x) \
   ((x) & 0x00000003ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_1_MPLLA_RECAL_BANK_SEL_MODIFY(r, x) \
   (((x) & 0x00000003ul) | ((r) & 0xfffffffcul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLA_CTRL_2 */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLA_CTRL_2 */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLA_CTRL_2.MPLLA_BW_HIGH */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_2_MPLLA_BW_HIGH_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_2_MPLLA_BW_HIGH_LSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_2_MPLLA_BW_HIGH_WIDTH 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_2_MPLLA_BW_HIGH_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_2_MPLLA_BW_HIGH_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_2_MPLLA_BW_HIGH_RESET 0x0025u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_2_MPLLA_BW_HIGH_FIELD_MASK 0xffff0000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_2_MPLLA_BW_HIGH_GET(x) \
   (((x) & 0xffff0000ul) >> 16)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_2_MPLLA_BW_HIGH_SET(x) \
   (((x) << 16) & 0xffff0000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_2_MPLLA_BW_HIGH_MODIFY(r, x) \
   ((((x) << 16) & 0xffff0000ul) | ((r) & 0x0000fffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLA_CTRL_2.MPLLA_BW_LOW */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_2_MPLLA_BW_LOW_MSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_2_MPLLA_BW_LOW_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_2_MPLLA_BW_LOW_WIDTH 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_2_MPLLA_BW_LOW_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_2_MPLLA_BW_LOW_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_2_MPLLA_BW_LOW_RESET 0x0025u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_2_MPLLA_BW_LOW_FIELD_MASK 0x0000fffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_2_MPLLA_BW_LOW_GET(x) \
   ((x) & 0x0000fffful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_2_MPLLA_BW_LOW_SET(x) \
   ((x) & 0x0000fffful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_2_MPLLA_BW_LOW_MODIFY(r, x) \
   (((x) & 0x0000fffful) | ((r) & 0xffff0000ul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLA_CTRL_3 */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLA_CTRL_3 */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLA_CTRL_3.RSVDP_31 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_3_RSVDP_31_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_3_RSVDP_31_LSB 24u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_3_RSVDP_31_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_3_RSVDP_31_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_3_RSVDP_31_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_3_RSVDP_31_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_3_RSVDP_31_FIELD_MASK 0xff000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_3_RSVDP_31_GET(x) \
   (((x) & 0xff000000ul) >> 24)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_3_RSVDP_31_SET(x) \
   (((x) << 24) & 0xff000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_3_RSVDP_31_MODIFY(r, x) \
   ((((x) << 24) & 0xff000000ul) | ((r) & 0x00fffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLA_CTRL_3.MPLLA_DIV_MULTIPLIER */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_3_MPLLA_DIV_MULTIPLIER_MSB 23u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_3_MPLLA_DIV_MULTIPLIER_LSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_3_MPLLA_DIV_MULTIPLIER_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_3_MPLLA_DIV_MULTIPLIER_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_3_MPLLA_DIV_MULTIPLIER_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_3_MPLLA_DIV_MULTIPLIER_RESET 0x08u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_3_MPLLA_DIV_MULTIPLIER_FIELD_MASK 0x00ff0000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_3_MPLLA_DIV_MULTIPLIER_GET(x) \
   (((x) & 0x00ff0000ul) >> 16)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_3_MPLLA_DIV_MULTIPLIER_SET(x) \
   (((x) << 16) & 0x00ff0000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_3_MPLLA_DIV_MULTIPLIER_MODIFY(r, x) \
   ((((x) << 16) & 0x00ff0000ul) | ((r) & 0xff00fffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLA_CTRL_3.RSVDP_15 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_3_RSVDP_15_MSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_3_RSVDP_15_LSB 12u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_3_RSVDP_15_WIDTH 4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_3_RSVDP_15_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_3_RSVDP_15_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_3_RSVDP_15_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_3_RSVDP_15_FIELD_MASK 0x0000f000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_3_RSVDP_15_GET(x) \
   (((x) & 0x0000f000ul) >> 12)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_3_RSVDP_15_SET(x) \
   (((x) << 12) & 0x0000f000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_3_RSVDP_15_MODIFY(r, x) \
   ((((x) << 12) & 0x0000f000ul) | ((r) & 0xffff0ffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLA_CTRL_3.MPLLA_MULTIPLIER */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_3_MPLLA_MULTIPLIER_MSB 11u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_3_MPLLA_MULTIPLIER_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_3_MPLLA_MULTIPLIER_WIDTH 12u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_3_MPLLA_MULTIPLIER_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_3_MPLLA_MULTIPLIER_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_3_MPLLA_MULTIPLIER_RESET 0x0a0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_3_MPLLA_MULTIPLIER_FIELD_MASK 0x00000ffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_3_MPLLA_MULTIPLIER_GET(x) \
   ((x) & 0x00000ffful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_3_MPLLA_MULTIPLIER_SET(x) \
   ((x) & 0x00000ffful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_3_MPLLA_MULTIPLIER_MODIFY(r, x) \
   (((x) & 0x00000ffful) | ((r) & 0xfffff000ul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLA_CTRL_4 */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLA_CTRL_4 */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLA_CTRL_4.MPLLA_FRAC_QUOT */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_4_MPLLA_FRAC_QUOT_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_4_MPLLA_FRAC_QUOT_LSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_4_MPLLA_FRAC_QUOT_WIDTH 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_4_MPLLA_FRAC_QUOT_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_4_MPLLA_FRAC_QUOT_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_4_MPLLA_FRAC_QUOT_RESET 0x0000u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_4_MPLLA_FRAC_QUOT_FIELD_MASK 0xffff0000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_4_MPLLA_FRAC_QUOT_GET(x) \
   (((x) & 0xffff0000ul) >> 16)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_4_MPLLA_FRAC_QUOT_SET(x) \
   (((x) << 16) & 0xffff0000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_4_MPLLA_FRAC_QUOT_MODIFY(r, x) \
   ((((x) << 16) & 0xffff0000ul) | ((r) & 0x0000fffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLA_CTRL_4.MPLLA_FRAC_DEN */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_4_MPLLA_FRAC_DEN_MSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_4_MPLLA_FRAC_DEN_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_4_MPLLA_FRAC_DEN_WIDTH 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_4_MPLLA_FRAC_DEN_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_4_MPLLA_FRAC_DEN_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_4_MPLLA_FRAC_DEN_RESET 0x0000u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_4_MPLLA_FRAC_DEN_FIELD_MASK 0x0000fffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_4_MPLLA_FRAC_DEN_GET(x) \
   ((x) & 0x0000fffful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_4_MPLLA_FRAC_DEN_SET(x) \
   ((x) & 0x0000fffful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_4_MPLLA_FRAC_DEN_MODIFY(r, x) \
   (((x) & 0x0000fffful) | ((r) & 0xffff0000ul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLA_CTRL_5 */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLA_CTRL_5 */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLA_CTRL_5.RSVDP_31 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_5_RSVDP_31_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_5_RSVDP_31_LSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_5_RSVDP_31_WIDTH 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_5_RSVDP_31_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_5_RSVDP_31_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_5_RSVDP_31_RESET 0x0000u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_5_RSVDP_31_FIELD_MASK 0xffff0000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_5_RSVDP_31_GET(x) \
   (((x) & 0xffff0000ul) >> 16)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_5_RSVDP_31_SET(x) \
   (((x) << 16) & 0xffff0000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_5_RSVDP_31_MODIFY(r, x) \
   ((((x) << 16) & 0xffff0000ul) | ((r) & 0x0000fffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLA_CTRL_5.MPLLA_FRAC_REM */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_5_MPLLA_FRAC_REM_MSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_5_MPLLA_FRAC_REM_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_5_MPLLA_FRAC_REM_WIDTH 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_5_MPLLA_FRAC_REM_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_5_MPLLA_FRAC_REM_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_5_MPLLA_FRAC_REM_RESET 0x0000u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_5_MPLLA_FRAC_REM_FIELD_MASK 0x0000fffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_5_MPLLA_FRAC_REM_GET(x) \
   ((x) & 0x0000fffful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_5_MPLLA_FRAC_REM_SET(x) \
   ((x) & 0x0000fffful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_5_MPLLA_FRAC_REM_MODIFY(r, x) \
   (((x) & 0x0000fffful) | ((r) & 0xffff0000ul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLA_CTRL_6 */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLA_CTRL_6 */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLA_CTRL_6.RSVDP_31 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_6_RSVDP_31_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_6_RSVDP_31_LSB 20u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_6_RSVDP_31_WIDTH 12u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_6_RSVDP_31_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_6_RSVDP_31_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_6_RSVDP_31_RESET 0x000u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_6_RSVDP_31_FIELD_MASK 0xfff00000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_6_RSVDP_31_GET(x) \
   (((x) & 0xfff00000ul) >> 20)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_6_RSVDP_31_SET(x) \
   (((x) << 20) & 0xfff00000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_6_RSVDP_31_MODIFY(r, x) \
   ((((x) << 20) & 0xfff00000ul) | ((r) & 0x000ffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLA_CTRL_6.MPLLA_SSC_PEAK */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_6_MPLLA_SSC_PEAK_MSB 19u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_6_MPLLA_SSC_PEAK_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_6_MPLLA_SSC_PEAK_WIDTH 20u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_6_MPLLA_SSC_PEAK_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_6_MPLLA_SSC_PEAK_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_6_MPLLA_SSC_PEAK_RESET 0x06666ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_6_MPLLA_SSC_PEAK_FIELD_MASK 0x000ffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_6_MPLLA_SSC_PEAK_GET(x) \
   ((x) & 0x000ffffful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_6_MPLLA_SSC_PEAK_SET(x) \
   ((x) & 0x000ffffful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_6_MPLLA_SSC_PEAK_MODIFY(r, x) \
   (((x) & 0x000ffffful) | ((r) & 0xfff00000ul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLA_CTRL_7 */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLA_CTRL_7 */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLA_CTRL_7.RSVDP_31 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_7_RSVDP_31_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_7_RSVDP_31_LSB 21u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_7_RSVDP_31_WIDTH 11u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_7_RSVDP_31_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_7_RSVDP_31_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_7_RSVDP_31_RESET 0x000u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_7_RSVDP_31_FIELD_MASK 0xffe00000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_7_RSVDP_31_GET(x) \
   (((x) & 0xffe00000ul) >> 21)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_7_RSVDP_31_SET(x) \
   (((x) << 21) & 0xffe00000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_7_RSVDP_31_MODIFY(r, x) \
   ((((x) << 21) & 0xffe00000ul) | ((r) & 0x001ffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLA_CTRL_7.MPLLA_SSC_STEP_SIZE */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_7_MPLLA_SSC_STEP_SIZE_MSB 20u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_7_MPLLA_SSC_STEP_SIZE_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_7_MPLLA_SSC_STEP_SIZE_WIDTH 21u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_7_MPLLA_SSC_STEP_SIZE_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_7_MPLLA_SSC_STEP_SIZE_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_7_MPLLA_SSC_STEP_SIZE_RESET 0x002108ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_7_MPLLA_SSC_STEP_SIZE_FIELD_MASK 0x001ffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_7_MPLLA_SSC_STEP_SIZE_GET(x) \
   ((x) & 0x001ffffful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_7_MPLLA_SSC_STEP_SIZE_SET(x) \
   ((x) & 0x001ffffful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLA_CTRL_7_MPLLA_SSC_STEP_SIZE_MODIFY(r, x) \
   (((x) & 0x001ffffful) | ((r) & 0xffe00000ul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLB_CTRL_1 */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLB_CTRL_1 */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLB_CTRL_1.RSVDP_31 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_31_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_31_LSB 30u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_31_WIDTH 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_31_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_31_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_31_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_31_FIELD_MASK 0xc0000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_31_GET(x) \
   (((x) & 0xc0000000ul) >> 30)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_31_SET(x) \
   (((x) << 30) & 0xc0000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_31_MODIFY(r, x) \
   ((((x) << 30) & 0xc0000000ul) | ((r) & 0x3ffffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLB_CTRL_1.MPLLB_WORD_CLK_DIV */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_WORD_CLK_DIV_MSB 29u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_WORD_CLK_DIV_LSB 28u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_WORD_CLK_DIV_WIDTH 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_WORD_CLK_DIV_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_WORD_CLK_DIV_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_WORD_CLK_DIV_RESET 0x1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_WORD_CLK_DIV_FIELD_MASK 0x30000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_WORD_CLK_DIV_GET(x) \
   (((x) & 0x30000000ul) >> 28)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_WORD_CLK_DIV_SET(x) \
   (((x) << 28) & 0x30000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_WORD_CLK_DIV_MODIFY(r, x) \
   ((((x) << 28) & 0x30000000ul) | ((r) & 0xcffffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLB_CTRL_1.RSVDP_27 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_27_MSB 27u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_27_LSB 27u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_27_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_27_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_27_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_27_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_27_FIELD_MASK 0x08000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_27_GET(x) \
   (((x) & 0x08000000ul) >> 27)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_27_SET(x) \
   (((x) << 27) & 0x08000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_27_MODIFY(r, x) \
   ((((x) << 27) & 0x08000000ul) | ((r) & 0xf7fffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLB_CTRL_1.MPLLB_TX_CLK_DIV */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_TX_CLK_DIV_MSB 26u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_TX_CLK_DIV_LSB 24u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_TX_CLK_DIV_WIDTH 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_TX_CLK_DIV_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_TX_CLK_DIV_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_TX_CLK_DIV_RESET 0x5u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_TX_CLK_DIV_FIELD_MASK 0x07000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_TX_CLK_DIV_GET(x) \
   (((x) & 0x07000000ul) >> 24)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_TX_CLK_DIV_SET(x) \
   (((x) << 24) & 0x07000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_TX_CLK_DIV_MODIFY(r, x) \
   ((((x) << 24) & 0x07000000ul) | ((r) & 0xf8fffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLB_CTRL_1.RSVDP_23 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_23_MSB 23u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_23_LSB 19u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_23_WIDTH 5u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_23_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_23_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_23_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_23_FIELD_MASK 0x00f80000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_23_GET(x) \
   (((x) & 0x00f80000ul) >> 19)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_23_SET(x) \
   (((x) << 19) & 0x00f80000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_23_MODIFY(r, x) \
   ((((x) << 19) & 0x00f80000ul) | ((r) & 0xff07fffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLB_CTRL_1.MPLLB_FB_CLK_DIV4_EN */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_FB_CLK_DIV4_EN_MSB 18u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_FB_CLK_DIV4_EN_LSB 18u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_FB_CLK_DIV4_EN_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_FB_CLK_DIV4_EN_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_FB_CLK_DIV4_EN_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_FB_CLK_DIV4_EN_RESET 0x1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_FB_CLK_DIV4_EN_FIELD_MASK 0x00040000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_FB_CLK_DIV4_EN_GET(x) \
   (((x) & 0x00040000ul) >> 18)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_FB_CLK_DIV4_EN_SET(x) \
   (((x) << 18) & 0x00040000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_FB_CLK_DIV4_EN_MODIFY(r, x) \
   ((((x) << 18) & 0x00040000ul) | ((r) & 0xfffbfffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLB_CTRL_1.MPLLB_DIV_CLK_EN */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_DIV_CLK_EN_MSB 17u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_DIV_CLK_EN_LSB 17u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_DIV_CLK_EN_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_DIV_CLK_EN_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_DIV_CLK_EN_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_DIV_CLK_EN_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_DIV_CLK_EN_FIELD_MASK 0x00020000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_DIV_CLK_EN_GET(x) \
   (((x) & 0x00020000ul) >> 17)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_DIV_CLK_EN_SET(x) \
   (((x) << 17) & 0x00020000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_DIV_CLK_EN_MODIFY(r, x) \
   ((((x) << 17) & 0x00020000ul) | ((r) & 0xfffdfffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLB_CTRL_1.MPLLB_DIV16P5_CLK_EN */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_DIV16P5_CLK_EN_MSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_DIV16P5_CLK_EN_LSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_DIV16P5_CLK_EN_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_DIV16P5_CLK_EN_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_DIV16P5_CLK_EN_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_DIV16P5_CLK_EN_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_DIV16P5_CLK_EN_FIELD_MASK 0x00010000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_DIV16P5_CLK_EN_GET(x) \
   (((x) & 0x00010000ul) >> 16)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_DIV16P5_CLK_EN_SET(x) \
   (((x) << 16) & 0x00010000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_DIV16P5_CLK_EN_MODIFY(r, x) \
   ((((x) << 16) & 0x00010000ul) | ((r) & 0xfffefffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLB_CTRL_1.RSVDP_15 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_15_MSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_15_LSB 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_15_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_15_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_15_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_15_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_15_FIELD_MASK 0x0000ff00ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_15_GET(x) \
   (((x) & 0x0000ff00ul) >> 8)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_15_SET(x) \
   (((x) << 8) & 0x0000ff00ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_15_MODIFY(r, x) \
   ((((x) << 8) & 0x0000ff00ul) | ((r) & 0xffff00fful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLB_CTRL_1.MPLLB_BW_THRESHOLD */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_BW_THRESHOLD_MSB 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_BW_THRESHOLD_LSB 6u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_BW_THRESHOLD_WIDTH 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_BW_THRESHOLD_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_BW_THRESHOLD_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_BW_THRESHOLD_RESET 0x3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_BW_THRESHOLD_FIELD_MASK 0x000000c0ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_BW_THRESHOLD_GET(x) \
   (((x) & 0x000000c0ul) >> 6)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_BW_THRESHOLD_SET(x) \
   (((x) << 6) & 0x000000c0ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_BW_THRESHOLD_MODIFY(r, x) \
   ((((x) << 6) & 0x000000c0ul) | ((r) & 0xffffff3ful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLB_CTRL_1.MPLLB_SSC_UP_SPREAD */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_SSC_UP_SPREAD_MSB 5u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_SSC_UP_SPREAD_LSB 5u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_SSC_UP_SPREAD_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_SSC_UP_SPREAD_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_SSC_UP_SPREAD_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_SSC_UP_SPREAD_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_SSC_UP_SPREAD_FIELD_MASK 0x00000020ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_SSC_UP_SPREAD_GET(x) \
   (((x) & 0x00000020ul) >> 5)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_SSC_UP_SPREAD_SET(x) \
   (((x) << 5) & 0x00000020ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_SSC_UP_SPREAD_MODIFY(r, x) \
   ((((x) << 5) & 0x00000020ul) | ((r) & 0xffffffdful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLB_CTRL_1.MPLLB_FRAC_EN */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_FRAC_EN_MSB 4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_FRAC_EN_LSB 4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_FRAC_EN_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_FRAC_EN_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_FRAC_EN_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_FRAC_EN_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_FRAC_EN_FIELD_MASK 0x00000010ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_FRAC_EN_GET(x) \
   (((x) & 0x00000010ul) >> 4)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_FRAC_EN_SET(x) \
   (((x) << 4) & 0x00000010ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_FRAC_EN_MODIFY(r, x) \
   ((((x) << 4) & 0x00000010ul) | ((r) & 0xffffffeful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLB_CTRL_1.RSVDP_3 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_3_MSB 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_3_LSB 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_3_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_3_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_3_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_3_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_3_FIELD_MASK 0x00000008ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_3_GET(x) \
   (((x) & 0x00000008ul) >> 3)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_3_SET(x) \
   (((x) << 3) & 0x00000008ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_RSVDP_3_MODIFY(r, x) \
   ((((x) << 3) & 0x00000008ul) | ((r) & 0xfffffff7ul))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLB_CTRL_1.MPLLB_RECAL_BANK_SEL_OVER_EN */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_RECAL_BANK_SEL_OVER_EN_MSB 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_RECAL_BANK_SEL_OVER_EN_LSB 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_RECAL_BANK_SEL_OVER_EN_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_RECAL_BANK_SEL_OVER_EN_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_RECAL_BANK_SEL_OVER_EN_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_RECAL_BANK_SEL_OVER_EN_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_RECAL_BANK_SEL_OVER_EN_FIELD_MASK 0x00000004ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_RECAL_BANK_SEL_OVER_EN_GET(x) \
   (((x) & 0x00000004ul) >> 2)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_RECAL_BANK_SEL_OVER_EN_SET(x) \
   (((x) << 2) & 0x00000004ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_RECAL_BANK_SEL_OVER_EN_MODIFY(r, x) \
   ((((x) << 2) & 0x00000004ul) | ((r) & 0xfffffffbul))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLB_CTRL_1.MPLLB_RECAL_BANK_SEL */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_RECAL_BANK_SEL_MSB 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_RECAL_BANK_SEL_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_RECAL_BANK_SEL_WIDTH 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_RECAL_BANK_SEL_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_RECAL_BANK_SEL_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_RECAL_BANK_SEL_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_RECAL_BANK_SEL_FIELD_MASK 0x00000003ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_RECAL_BANK_SEL_GET(x) \
   ((x) & 0x00000003ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_RECAL_BANK_SEL_SET(x) \
   ((x) & 0x00000003ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_1_MPLLB_RECAL_BANK_SEL_MODIFY(r, x) \
   (((x) & 0x00000003ul) | ((r) & 0xfffffffcul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLB_CTRL_2 */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLB_CTRL_2 */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLB_CTRL_2.MPLLB_BW_HIGH */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_2_MPLLB_BW_HIGH_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_2_MPLLB_BW_HIGH_LSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_2_MPLLB_BW_HIGH_WIDTH 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_2_MPLLB_BW_HIGH_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_2_MPLLB_BW_HIGH_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_2_MPLLB_BW_HIGH_RESET 0x0025u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_2_MPLLB_BW_HIGH_FIELD_MASK 0xffff0000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_2_MPLLB_BW_HIGH_GET(x) \
   (((x) & 0xffff0000ul) >> 16)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_2_MPLLB_BW_HIGH_SET(x) \
   (((x) << 16) & 0xffff0000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_2_MPLLB_BW_HIGH_MODIFY(r, x) \
   ((((x) << 16) & 0xffff0000ul) | ((r) & 0x0000fffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLB_CTRL_2.MPLLB_BW_LOW */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_2_MPLLB_BW_LOW_MSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_2_MPLLB_BW_LOW_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_2_MPLLB_BW_LOW_WIDTH 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_2_MPLLB_BW_LOW_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_2_MPLLB_BW_LOW_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_2_MPLLB_BW_LOW_RESET 0x0025u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_2_MPLLB_BW_LOW_FIELD_MASK 0x0000fffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_2_MPLLB_BW_LOW_GET(x) \
   ((x) & 0x0000fffful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_2_MPLLB_BW_LOW_SET(x) \
   ((x) & 0x0000fffful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_2_MPLLB_BW_LOW_MODIFY(r, x) \
   (((x) & 0x0000fffful) | ((r) & 0xffff0000ul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLB_CTRL_3 */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLB_CTRL_3 */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLB_CTRL_3.RSVDP_31 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_3_RSVDP_31_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_3_RSVDP_31_LSB 24u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_3_RSVDP_31_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_3_RSVDP_31_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_3_RSVDP_31_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_3_RSVDP_31_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_3_RSVDP_31_FIELD_MASK 0xff000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_3_RSVDP_31_GET(x) \
   (((x) & 0xff000000ul) >> 24)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_3_RSVDP_31_SET(x) \
   (((x) << 24) & 0xff000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_3_RSVDP_31_MODIFY(r, x) \
   ((((x) << 24) & 0xff000000ul) | ((r) & 0x00fffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLB_CTRL_3.MPLLB_DIV_MULTIPLIER */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_3_MPLLB_DIV_MULTIPLIER_MSB 23u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_3_MPLLB_DIV_MULTIPLIER_LSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_3_MPLLB_DIV_MULTIPLIER_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_3_MPLLB_DIV_MULTIPLIER_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_3_MPLLB_DIV_MULTIPLIER_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_3_MPLLB_DIV_MULTIPLIER_RESET 0x19u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_3_MPLLB_DIV_MULTIPLIER_FIELD_MASK 0x00ff0000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_3_MPLLB_DIV_MULTIPLIER_GET(x) \
   (((x) & 0x00ff0000ul) >> 16)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_3_MPLLB_DIV_MULTIPLIER_SET(x) \
   (((x) << 16) & 0x00ff0000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_3_MPLLB_DIV_MULTIPLIER_MODIFY(r, x) \
   ((((x) << 16) & 0x00ff0000ul) | ((r) & 0xff00fffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLB_CTRL_3.RSVDP_15 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_3_RSVDP_15_MSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_3_RSVDP_15_LSB 12u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_3_RSVDP_15_WIDTH 4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_3_RSVDP_15_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_3_RSVDP_15_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_3_RSVDP_15_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_3_RSVDP_15_FIELD_MASK 0x0000f000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_3_RSVDP_15_GET(x) \
   (((x) & 0x0000f000ul) >> 12)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_3_RSVDP_15_SET(x) \
   (((x) << 12) & 0x0000f000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_3_RSVDP_15_MODIFY(r, x) \
   ((((x) << 12) & 0x0000f000ul) | ((r) & 0xffff0ffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLB_CTRL_3.MPLLB_MULTIPLIER */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_3_MPLLB_MULTIPLIER_MSB 11u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_3_MPLLB_MULTIPLIER_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_3_MPLLB_MULTIPLIER_WIDTH 12u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_3_MPLLB_MULTIPLIER_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_3_MPLLB_MULTIPLIER_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_3_MPLLB_MULTIPLIER_RESET 0x07du
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_3_MPLLB_MULTIPLIER_FIELD_MASK 0x00000ffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_3_MPLLB_MULTIPLIER_GET(x) \
   ((x) & 0x00000ffful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_3_MPLLB_MULTIPLIER_SET(x) \
   ((x) & 0x00000ffful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_3_MPLLB_MULTIPLIER_MODIFY(r, x) \
   (((x) & 0x00000ffful) | ((r) & 0xfffff000ul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLB_CTRL_4 */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLB_CTRL_4 */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLB_CTRL_4.MPLLB_FRAC_QUOT */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_4_MPLLB_FRAC_QUOT_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_4_MPLLB_FRAC_QUOT_LSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_4_MPLLB_FRAC_QUOT_WIDTH 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_4_MPLLB_FRAC_QUOT_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_4_MPLLB_FRAC_QUOT_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_4_MPLLB_FRAC_QUOT_RESET 0x0000u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_4_MPLLB_FRAC_QUOT_FIELD_MASK 0xffff0000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_4_MPLLB_FRAC_QUOT_GET(x) \
   (((x) & 0xffff0000ul) >> 16)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_4_MPLLB_FRAC_QUOT_SET(x) \
   (((x) << 16) & 0xffff0000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_4_MPLLB_FRAC_QUOT_MODIFY(r, x) \
   ((((x) << 16) & 0xffff0000ul) | ((r) & 0x0000fffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLB_CTRL_4.MPLLB_FRAC_DEN */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_4_MPLLB_FRAC_DEN_MSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_4_MPLLB_FRAC_DEN_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_4_MPLLB_FRAC_DEN_WIDTH 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_4_MPLLB_FRAC_DEN_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_4_MPLLB_FRAC_DEN_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_4_MPLLB_FRAC_DEN_RESET 0x0000u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_4_MPLLB_FRAC_DEN_FIELD_MASK 0x0000fffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_4_MPLLB_FRAC_DEN_GET(x) \
   ((x) & 0x0000fffful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_4_MPLLB_FRAC_DEN_SET(x) \
   ((x) & 0x0000fffful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_4_MPLLB_FRAC_DEN_MODIFY(r, x) \
   (((x) & 0x0000fffful) | ((r) & 0xffff0000ul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLB_CTRL_5 */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLB_CTRL_5 */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLB_CTRL_5.RSVDP_31 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_5_RSVDP_31_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_5_RSVDP_31_LSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_5_RSVDP_31_WIDTH 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_5_RSVDP_31_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_5_RSVDP_31_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_5_RSVDP_31_RESET 0x0000u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_5_RSVDP_31_FIELD_MASK 0xffff0000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_5_RSVDP_31_GET(x) \
   (((x) & 0xffff0000ul) >> 16)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_5_RSVDP_31_SET(x) \
   (((x) << 16) & 0xffff0000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_5_RSVDP_31_MODIFY(r, x) \
   ((((x) << 16) & 0xffff0000ul) | ((r) & 0x0000fffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLB_CTRL_5.MPLLB_FRAC_REM */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_5_MPLLB_FRAC_REM_MSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_5_MPLLB_FRAC_REM_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_5_MPLLB_FRAC_REM_WIDTH 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_5_MPLLB_FRAC_REM_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_5_MPLLB_FRAC_REM_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_5_MPLLB_FRAC_REM_RESET 0x0000u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_5_MPLLB_FRAC_REM_FIELD_MASK 0x0000fffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_5_MPLLB_FRAC_REM_GET(x) \
   ((x) & 0x0000fffful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_5_MPLLB_FRAC_REM_SET(x) \
   ((x) & 0x0000fffful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_5_MPLLB_FRAC_REM_MODIFY(r, x) \
   (((x) & 0x0000fffful) | ((r) & 0xffff0000ul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLB_CTRL_6 */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLB_CTRL_6 */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLB_CTRL_6.RSVDP_31 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_6_RSVDP_31_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_6_RSVDP_31_LSB 20u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_6_RSVDP_31_WIDTH 12u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_6_RSVDP_31_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_6_RSVDP_31_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_6_RSVDP_31_RESET 0x000u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_6_RSVDP_31_FIELD_MASK 0xfff00000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_6_RSVDP_31_GET(x) \
   (((x) & 0xfff00000ul) >> 20)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_6_RSVDP_31_SET(x) \
   (((x) << 20) & 0xfff00000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_6_RSVDP_31_MODIFY(r, x) \
   ((((x) << 20) & 0xfff00000ul) | ((r) & 0x000ffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLB_CTRL_6.MPLLB_SSC_PEAK */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_6_MPLLB_SSC_PEAK_MSB 19u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_6_MPLLB_SSC_PEAK_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_6_MPLLB_SSC_PEAK_WIDTH 20u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_6_MPLLB_SSC_PEAK_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_6_MPLLB_SSC_PEAK_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_6_MPLLB_SSC_PEAK_RESET 0x05000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_6_MPLLB_SSC_PEAK_FIELD_MASK 0x000ffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_6_MPLLB_SSC_PEAK_GET(x) \
   ((x) & 0x000ffffful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_6_MPLLB_SSC_PEAK_SET(x) \
   ((x) & 0x000ffffful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_6_MPLLB_SSC_PEAK_MODIFY(r, x) \
   (((x) & 0x000ffffful) | ((r) & 0xfff00000ul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLB_CTRL_7 */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLB_CTRL_7 */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLB_CTRL_7.RSVDP_31 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_7_RSVDP_31_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_7_RSVDP_31_LSB 21u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_7_RSVDP_31_WIDTH 11u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_7_RSVDP_31_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_7_RSVDP_31_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_7_RSVDP_31_RESET 0x000u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_7_RSVDP_31_FIELD_MASK 0xffe00000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_7_RSVDP_31_GET(x) \
   (((x) & 0xffe00000ul) >> 21)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_7_RSVDP_31_SET(x) \
   (((x) << 21) & 0xffe00000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_7_RSVDP_31_MODIFY(r, x) \
   ((((x) << 21) & 0xffe00000ul) | ((r) & 0x001ffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_MPLLB_CTRL_7.MPLLB_SSC_STEP_SIZE */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_7_MPLLB_SSC_STEP_SIZE_MSB 20u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_7_MPLLB_SSC_STEP_SIZE_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_7_MPLLB_SSC_STEP_SIZE_WIDTH 21u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_7_MPLLB_SSC_STEP_SIZE_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_7_MPLLB_SSC_STEP_SIZE_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_7_MPLLB_SSC_STEP_SIZE_RESET 0x0019ceul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_7_MPLLB_SSC_STEP_SIZE_FIELD_MASK 0x001ffffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_7_MPLLB_SSC_STEP_SIZE_GET(x) \
   ((x) & 0x001ffffful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_7_MPLLB_SSC_STEP_SIZE_SET(x) \
   ((x) & 0x001ffffful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_MPLLB_CTRL_7_MPLLB_SSC_STEP_SIZE_MODIFY(r, x) \
   (((x) & 0x001ffffful) | ((r) & 0xffe00000ul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_GEN_CTRL_1 */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_GEN_CTRL_1 */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_GEN_CTRL_1.RSVDP_31 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_31_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_31_LSB 28u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_31_WIDTH 4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_31_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_31_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_31_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_31_FIELD_MASK 0xf0000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_31_GET(x) \
   (((x) & 0xf0000000ul) >> 28)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_31_SET(x) \
   (((x) << 28) & 0xf0000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_31_MODIFY(r, x) \
   ((((x) << 28) & 0xf0000000ul) | ((r) & 0x0ffffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_GEN_CTRL_1.REF_RANGE */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_REF_RANGE_MSB 27u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_REF_RANGE_LSB 25u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_REF_RANGE_WIDTH 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_REF_RANGE_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_REF_RANGE_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_REF_RANGE_RESET 0x3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_REF_RANGE_FIELD_MASK 0x0e000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_REF_RANGE_GET(x) \
   (((x) & 0x0e000000ul) >> 25)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_REF_RANGE_SET(x) \
   (((x) << 25) & 0x0e000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_REF_RANGE_MODIFY(r, x) \
   ((((x) << 25) & 0x0e000000ul) | ((r) & 0xf1fffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_GEN_CTRL_1.REF_CLK_DIV2_EN */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_REF_CLK_DIV2_EN_MSB 24u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_REF_CLK_DIV2_EN_LSB 24u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_REF_CLK_DIV2_EN_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_REF_CLK_DIV2_EN_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_REF_CLK_DIV2_EN_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_REF_CLK_DIV2_EN_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_REF_CLK_DIV2_EN_FIELD_MASK 0x01000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_REF_CLK_DIV2_EN_GET(x) \
   (((x) & 0x01000000ul) >> 24)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_REF_CLK_DIV2_EN_SET(x) \
   (((x) << 24) & 0x01000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_REF_CLK_DIV2_EN_MODIFY(r, x) \
   ((((x) << 24) & 0x01000000ul) | ((r) & 0xfefffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_GEN_CTRL_1.RSVDP_22 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_22_MSB 23u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_22_LSB 23u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_22_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_22_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_22_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_22_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_22_FIELD_MASK 0x00800000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_22_GET(x) \
   (((x) & 0x00800000ul) >> 23)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_22_SET(x) \
   (((x) << 23) & 0x00800000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_22_MODIFY(r, x) \
   ((((x) << 23) & 0x00800000ul) | ((r) & 0xff7ffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_GEN_CTRL_1.REF_CLK_MPLLB_DIV */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_REF_CLK_MPLLB_DIV_MSB 22u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_REF_CLK_MPLLB_DIV_LSB 20u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_REF_CLK_MPLLB_DIV_WIDTH 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_REF_CLK_MPLLB_DIV_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_REF_CLK_MPLLB_DIV_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_REF_CLK_MPLLB_DIV_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_REF_CLK_MPLLB_DIV_FIELD_MASK 0x00700000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_REF_CLK_MPLLB_DIV_GET(x) \
   (((x) & 0x00700000ul) >> 20)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_REF_CLK_MPLLB_DIV_SET(x) \
   (((x) << 20) & 0x00700000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_REF_CLK_MPLLB_DIV_MODIFY(r, x) \
   ((((x) << 20) & 0x00700000ul) | ((r) & 0xff8ffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_GEN_CTRL_1.RSVDP_18 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_18_MSB 19u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_18_LSB 19u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_18_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_18_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_18_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_18_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_18_FIELD_MASK 0x00080000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_18_GET(x) \
   (((x) & 0x00080000ul) >> 19)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_18_SET(x) \
   (((x) << 19) & 0x00080000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_18_MODIFY(r, x) \
   ((((x) << 19) & 0x00080000ul) | ((r) & 0xfff7fffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_GEN_CTRL_1.REF_CLK_MPLLA_DIV */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_REF_CLK_MPLLA_DIV_MSB 18u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_REF_CLK_MPLLA_DIV_LSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_REF_CLK_MPLLA_DIV_WIDTH 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_REF_CLK_MPLLA_DIV_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_REF_CLK_MPLLA_DIV_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_REF_CLK_MPLLA_DIV_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_REF_CLK_MPLLA_DIV_FIELD_MASK 0x00070000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_REF_CLK_MPLLA_DIV_GET(x) \
   (((x) & 0x00070000ul) >> 16)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_REF_CLK_MPLLA_DIV_SET(x) \
   (((x) << 16) & 0x00070000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_REF_CLK_MPLLA_DIV_MODIFY(r, x) \
   ((((x) << 16) & 0x00070000ul) | ((r) & 0xfff8fffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_GEN_CTRL_1.RSVDP_15 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_15_MSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_15_LSB 13u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_15_WIDTH 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_15_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_15_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_15_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_15_FIELD_MASK 0x0000e000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_15_GET(x) \
   (((x) & 0x0000e000ul) >> 13)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_15_SET(x) \
   (((x) << 13) & 0x0000e000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_15_MODIFY(r, x) \
   ((((x) << 13) & 0x0000e000ul) | ((r) & 0xffff1ffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_GEN_CTRL_1.BS_RX_LEVEL */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_BS_RX_LEVEL_MSB 12u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_BS_RX_LEVEL_LSB 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_BS_RX_LEVEL_WIDTH 5u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_BS_RX_LEVEL_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_BS_RX_LEVEL_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_BS_RX_LEVEL_RESET 0x0bu
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_BS_RX_LEVEL_FIELD_MASK 0x00001f00ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_BS_RX_LEVEL_GET(x) \
   (((x) & 0x00001f00ul) >> 8)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_BS_RX_LEVEL_SET(x) \
   (((x) << 8) & 0x00001f00ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_BS_RX_LEVEL_MODIFY(r, x) \
   ((((x) << 8) & 0x00001f00ul) | ((r) & 0xffffe0fful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_GEN_CTRL_1.RSVDP_7 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_7_MSB 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_7_LSB 5u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_7_WIDTH 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_7_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_7_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_7_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_7_FIELD_MASK 0x000000e0ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_7_GET(x) \
   (((x) & 0x000000e0ul) >> 5)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_7_SET(x) \
   (((x) << 5) & 0x000000e0ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_7_MODIFY(r, x) \
   ((((x) << 5) & 0x000000e0ul) | ((r) & 0xffffff1ful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_GEN_CTRL_1.BS_TX_LOWSWING */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_BS_TX_LOWSWING_MSB 4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_BS_TX_LOWSWING_LSB 4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_BS_TX_LOWSWING_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_BS_TX_LOWSWING_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_BS_TX_LOWSWING_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_BS_TX_LOWSWING_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_BS_TX_LOWSWING_FIELD_MASK 0x00000010ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_BS_TX_LOWSWING_GET(x) \
   (((x) & 0x00000010ul) >> 4)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_BS_TX_LOWSWING_SET(x) \
   (((x) << 4) & 0x00000010ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_BS_TX_LOWSWING_MODIFY(r, x) \
   ((((x) << 4) & 0x00000010ul) | ((r) & 0xffffffeful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_GEN_CTRL_1.RSVDP_3 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_3_MSB 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_3_LSB 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_3_WIDTH 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_3_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_3_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_3_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_3_FIELD_MASK 0x0000000eul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_3_GET(x) \
   (((x) & 0x0000000eul) >> 1)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_3_SET(x) \
   (((x) << 1) & 0x0000000eul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_RSVDP_3_MODIFY(r, x) \
   ((((x) << 1) & 0x0000000eul) | ((r) & 0xfffffff1ul))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_GEN_CTRL_1.BS_RX_BIGSWING */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_BS_RX_BIGSWING_MSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_BS_RX_BIGSWING_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_BS_RX_BIGSWING_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_BS_RX_BIGSWING_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_BS_RX_BIGSWING_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_BS_RX_BIGSWING_RESET 0x1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_BS_RX_BIGSWING_FIELD_MASK 0x00000001ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_BS_RX_BIGSWING_GET(x) \
   ((x) & 0x00000001ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_BS_RX_BIGSWING_SET(x) \
   ((x) & 0x00000001ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_1_BS_RX_BIGSWING_MODIFY(r, x) \
   (((x) & 0x00000001ul) | ((r) & 0xfffffffeul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_GEN_CTRL_2 */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_GEN_CTRL_2 */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_GEN_CTRL_2.SUP_MISC_OVRD_EN */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_SUP_MISC_OVRD_EN_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_SUP_MISC_OVRD_EN_LSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_SUP_MISC_OVRD_EN_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_SUP_MISC_OVRD_EN_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_SUP_MISC_OVRD_EN_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_SUP_MISC_OVRD_EN_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_SUP_MISC_OVRD_EN_FIELD_MASK 0x80000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_SUP_MISC_OVRD_EN_GET(x) \
   (((x) & 0x80000000ul) >> 31)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_SUP_MISC_OVRD_EN_SET(x) \
   (((x) << 31) & 0x80000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_SUP_MISC_OVRD_EN_MODIFY(r, x) \
   ((((x) << 31) & 0x80000000ul) | ((r) & 0x7ffffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_GEN_CTRL_2.TX_VBOOST_LVL */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_TX_VBOOST_LVL_MSB 30u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_TX_VBOOST_LVL_LSB 28u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_TX_VBOOST_LVL_WIDTH 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_TX_VBOOST_LVL_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_TX_VBOOST_LVL_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_TX_VBOOST_LVL_RESET 0x7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_TX_VBOOST_LVL_FIELD_MASK 0x70000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_TX_VBOOST_LVL_GET(x) \
   (((x) & 0x70000000ul) >> 28)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_TX_VBOOST_LVL_SET(x) \
   (((x) << 28) & 0x70000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_TX_VBOOST_LVL_MODIFY(r, x) \
   ((((x) << 28) & 0x70000000ul) | ((r) & 0x8ffffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_GEN_CTRL_2.TX_IBOOST_LVL */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_TX_IBOOST_LVL_MSB 27u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_TX_IBOOST_LVL_LSB 24u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_TX_IBOOST_LVL_WIDTH 4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_TX_IBOOST_LVL_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_TX_IBOOST_LVL_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_TX_IBOOST_LVL_RESET 0xfu
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_TX_IBOOST_LVL_FIELD_MASK 0x0f000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_TX_IBOOST_LVL_GET(x) \
   (((x) & 0x0f000000ul) >> 24)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_TX_IBOOST_LVL_SET(x) \
   (((x) << 24) & 0x0f000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_TX_IBOOST_LVL_MODIFY(r, x) \
   ((((x) << 24) & 0x0f000000ul) | ((r) & 0xf0fffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_GEN_CTRL_2.RSVDP_23 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_RSVDP_23_MSB 23u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_RSVDP_23_LSB 21u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_RSVDP_23_WIDTH 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_RSVDP_23_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_RSVDP_23_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_RSVDP_23_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_RSVDP_23_FIELD_MASK 0x00e00000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_RSVDP_23_GET(x) \
   (((x) & 0x00e00000ul) >> 21)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_RSVDP_23_SET(x) \
   (((x) << 21) & 0x00e00000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_RSVDP_23_MODIFY(r, x) \
   ((((x) << 21) & 0x00e00000ul) | ((r) & 0xff1ffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_GEN_CTRL_2.RX_VREF_CTRL */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_RX_VREF_CTRL_MSB 20u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_RX_VREF_CTRL_LSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_RX_VREF_CTRL_WIDTH 5u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_RX_VREF_CTRL_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_RX_VREF_CTRL_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_RX_VREF_CTRL_RESET 0x05u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_RX_VREF_CTRL_FIELD_MASK 0x001f0000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_RX_VREF_CTRL_GET(x) \
   (((x) & 0x001f0000ul) >> 16)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_RX_VREF_CTRL_SET(x) \
   (((x) << 16) & 0x001f0000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_RX_VREF_CTRL_MODIFY(r, x) \
   ((((x) << 16) & 0x001f0000ul) | ((r) & 0xffe0fffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_GEN_CTRL_2.RSVDP_15 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_RSVDP_15_MSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_RSVDP_15_LSB 11u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_RSVDP_15_WIDTH 5u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_RSVDP_15_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_RSVDP_15_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_RSVDP_15_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_RSVDP_15_FIELD_MASK 0x0000f800ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_RSVDP_15_GET(x) \
   (((x) & 0x0000f800ul) >> 11)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_RSVDP_15_SET(x) \
   (((x) << 11) & 0x0000f800ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_RSVDP_15_MODIFY(r, x) \
   ((((x) << 11) & 0x0000f800ul) | ((r) & 0xffff07fful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_GEN_CTRL_2.RX_LOS_PWR_UP_CNT */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_RX_LOS_PWR_UP_CNT_MSB 10u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_RX_LOS_PWR_UP_CNT_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_RX_LOS_PWR_UP_CNT_WIDTH 11u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_RX_LOS_PWR_UP_CNT_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_RX_LOS_PWR_UP_CNT_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_RX_LOS_PWR_UP_CNT_RESET 0x000u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_RX_LOS_PWR_UP_CNT_FIELD_MASK 0x000007fful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_RX_LOS_PWR_UP_CNT_GET(x) \
   ((x) & 0x000007fful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_RX_LOS_PWR_UP_CNT_SET(x) \
   ((x) & 0x000007fful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_GEN_CTRL_2_RX_LOS_PWR_UP_CNT_MODIFY(r, x) \
   (((x) & 0x000007fful) | ((r) & 0xfffff800ul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY1_MODE1_LANE_CTRL */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY1_MODE1_LANE_CTRL */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY1_MODE1_LANE_CTRL.PHY1_PIPE_TXX_COMPLIANCE */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_TXX_COMPLIANCE_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_TXX_COMPLIANCE_LSB 28u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_TXX_COMPLIANCE_WIDTH 4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_TXX_COMPLIANCE_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_TXX_COMPLIANCE_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_TXX_COMPLIANCE_RESET 0xfu
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_TXX_COMPLIANCE_FIELD_MASK 0xf0000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_TXX_COMPLIANCE_GET(x) \
   (((x) & 0xf0000000ul) >> 28)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_TXX_COMPLIANCE_SET(x) \
   (((x) << 28) & 0xf0000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_TXX_COMPLIANCE_MODIFY(r, x) \
   ((((x) << 28) & 0xf0000000ul) | ((r) & 0x0ffffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY1_MODE1_LANE_CTRL.PHY1_PIPE_TXX_ELECIDLE */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_TXX_ELECIDLE_MSB 27u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_TXX_ELECIDLE_LSB 24u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_TXX_ELECIDLE_WIDTH 4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_TXX_ELECIDLE_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_TXX_ELECIDLE_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_TXX_ELECIDLE_RESET 0xfu
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_TXX_ELECIDLE_FIELD_MASK 0x0f000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_TXX_ELECIDLE_GET(x) \
   (((x) & 0x0f000000ul) >> 24)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_TXX_ELECIDLE_SET(x) \
   (((x) << 24) & 0x0f000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_TXX_ELECIDLE_MODIFY(r, x) \
   ((((x) << 24) & 0x0f000000ul) | ((r) & 0xf0fffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY1_MODE1_LANE_CTRL.PHY1_PIPE_RXX_DISABLE */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_RXX_DISABLE_MSB 23u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_RXX_DISABLE_LSB 20u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_RXX_DISABLE_WIDTH 4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_RXX_DISABLE_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_RXX_DISABLE_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_RXX_DISABLE_RESET 0xfu
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_RXX_DISABLE_FIELD_MASK 0x00f00000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_RXX_DISABLE_GET(x) \
   (((x) & 0x00f00000ul) >> 20)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_RXX_DISABLE_SET(x) \
   (((x) << 20) & 0x00f00000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_RXX_DISABLE_MODIFY(r, x) \
   ((((x) << 20) & 0x00f00000ul) | ((r) & 0xff0ffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY1_MODE1_LANE_CTRL.PHY1_PIPE_TXX_DISABLE */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_TXX_DISABLE_MSB 19u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_TXX_DISABLE_LSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_TXX_DISABLE_WIDTH 4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_TXX_DISABLE_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_TXX_DISABLE_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_TXX_DISABLE_RESET 0xfu
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_TXX_DISABLE_FIELD_MASK 0x000f0000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_TXX_DISABLE_GET(x) \
   (((x) & 0x000f0000ul) >> 16)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_TXX_DISABLE_SET(x) \
   (((x) << 16) & 0x000f0000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_TXX_DISABLE_MODIFY(r, x) \
   ((((x) << 16) & 0x000f0000ul) | ((r) & 0xfff0fffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY1_MODE1_LANE_CTRL.PHY1_PIPE_LANEX_POWERDOWN */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_LANEX_POWERDOWN_MSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_LANEX_POWERDOWN_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_LANEX_POWERDOWN_WIDTH 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_LANEX_POWERDOWN_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_LANEX_POWERDOWN_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_LANEX_POWERDOWN_RESET 0x4444u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_LANEX_POWERDOWN_FIELD_MASK 0x0000fffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_LANEX_POWERDOWN_GET(x) \
   ((x) & 0x0000fffful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_LANEX_POWERDOWN_SET(x) \
   ((x) & 0x0000fffful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY1_MODE1_LANE_CTRL_PHY1_PIPE_LANEX_POWERDOWN_MODIFY(r, x) \
   (((x) & 0x0000fffful) | ((r) & 0xffff0000ul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN1_1 */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN1_1 */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN1_1.RSVDP_31 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RSVDP_31_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RSVDP_31_LSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RSVDP_31_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RSVDP_31_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RSVDP_31_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RSVDP_31_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RSVDP_31_FIELD_MASK 0x80000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RSVDP_31_GET(x) \
   (((x) & 0x80000000ul) >> 31)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RSVDP_31_SET(x) \
   (((x) << 31) & 0x80000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RSVDP_31_MODIFY(r, x) \
   ((((x) << 31) & 0x80000000ul) | ((r) & 0x7ffffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN1_1.RX_EQ_CTLE_POLE_G1 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_EQ_CTLE_POLE_G1_MSB 30u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_EQ_CTLE_POLE_G1_LSB 29u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_EQ_CTLE_POLE_G1_WIDTH 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_EQ_CTLE_POLE_G1_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_EQ_CTLE_POLE_G1_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_EQ_CTLE_POLE_G1_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_EQ_CTLE_POLE_G1_FIELD_MASK 0x60000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_EQ_CTLE_POLE_G1_GET(x) \
   (((x) & 0x60000000ul) >> 29)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_EQ_CTLE_POLE_G1_SET(x) \
   (((x) << 29) & 0x60000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_EQ_CTLE_POLE_G1_MODIFY(r, x) \
   ((((x) << 29) & 0x60000000ul) | ((r) & 0x9ffffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN1_1.RX_EQ_CTLE_BOOT_G1 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_EQ_CTLE_BOOT_G1_MSB 28u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_EQ_CTLE_BOOT_G1_LSB 24u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_EQ_CTLE_BOOT_G1_WIDTH 5u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_EQ_CTLE_BOOT_G1_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_EQ_CTLE_BOOT_G1_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_EQ_CTLE_BOOT_G1_RESET 0x0fu
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_EQ_CTLE_BOOT_G1_FIELD_MASK 0x1f000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_EQ_CTLE_BOOT_G1_GET(x) \
   (((x) & 0x1f000000ul) >> 24)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_EQ_CTLE_BOOT_G1_SET(x) \
   (((x) << 24) & 0x1f000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_EQ_CTLE_BOOT_G1_MODIFY(r, x) \
   ((((x) << 24) & 0x1f000000ul) | ((r) & 0xe0fffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN1_1.RSVDP_23 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RSVDP_23_MSB 23u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RSVDP_23_LSB 22u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RSVDP_23_WIDTH 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RSVDP_23_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RSVDP_23_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RSVDP_23_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RSVDP_23_FIELD_MASK 0x00c00000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RSVDP_23_GET(x) \
   (((x) & 0x00c00000ul) >> 22)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RSVDP_23_SET(x) \
   (((x) << 22) & 0x00c00000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RSVDP_23_MODIFY(r, x) \
   ((((x) << 22) & 0x00c00000ul) | ((r) & 0xff3ffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN1_1.RX_EQ_ATT_LVL_G1 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_EQ_ATT_LVL_G1_MSB 21u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_EQ_ATT_LVL_G1_LSB 19u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_EQ_ATT_LVL_G1_WIDTH 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_EQ_ATT_LVL_G1_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_EQ_ATT_LVL_G1_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_EQ_ATT_LVL_G1_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_EQ_ATT_LVL_G1_FIELD_MASK 0x00380000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_EQ_ATT_LVL_G1_GET(x) \
   (((x) & 0x00380000ul) >> 19)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_EQ_ATT_LVL_G1_SET(x) \
   (((x) << 19) & 0x00380000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_EQ_ATT_LVL_G1_MODIFY(r, x) \
   ((((x) << 19) & 0x00380000ul) | ((r) & 0xffc7fffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN1_1.RX_EQ_AFE_RATE_G1 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_EQ_AFE_RATE_G1_MSB 18u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_EQ_AFE_RATE_G1_LSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_EQ_AFE_RATE_G1_WIDTH 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_EQ_AFE_RATE_G1_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_EQ_AFE_RATE_G1_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_EQ_AFE_RATE_G1_RESET 0x7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_EQ_AFE_RATE_G1_FIELD_MASK 0x00070000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_EQ_AFE_RATE_G1_GET(x) \
   (((x) & 0x00070000ul) >> 16)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_EQ_AFE_RATE_G1_SET(x) \
   (((x) << 16) & 0x00070000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_EQ_AFE_RATE_G1_MODIFY(r, x) \
   ((((x) << 16) & 0x00070000ul) | ((r) & 0xfff8fffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN1_1.RX_DFE_BYPASS_G1 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_DFE_BYPASS_G1_MSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_DFE_BYPASS_G1_LSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_DFE_BYPASS_G1_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_DFE_BYPASS_G1_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_DFE_BYPASS_G1_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_DFE_BYPASS_G1_RESET 0x1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_DFE_BYPASS_G1_FIELD_MASK 0x00008000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_DFE_BYPASS_G1_GET(x) \
   (((x) & 0x00008000ul) >> 15)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_DFE_BYPASS_G1_SET(x) \
   (((x) << 15) & 0x00008000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_DFE_BYPASS_G1_MODIFY(r, x) \
   ((((x) << 15) & 0x00008000ul) | ((r) & 0xffff7ffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN1_1.RX_DELTA_IQ_G1 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_DELTA_IQ_G1_MSB 14u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_DELTA_IQ_G1_LSB 11u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_DELTA_IQ_G1_WIDTH 4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_DELTA_IQ_G1_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_DELTA_IQ_G1_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_DELTA_IQ_G1_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_DELTA_IQ_G1_FIELD_MASK 0x00007800ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_DELTA_IQ_G1_GET(x) \
   (((x) & 0x00007800ul) >> 11)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_DELTA_IQ_G1_SET(x) \
   (((x) << 11) & 0x00007800ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_DELTA_IQ_G1_MODIFY(r, x) \
   ((((x) << 11) & 0x00007800ul) | ((r) & 0xffff87fful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN1_1.RSVDP_10 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RSVDP_10_MSB 10u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RSVDP_10_LSB 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RSVDP_10_WIDTH 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RSVDP_10_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RSVDP_10_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RSVDP_10_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RSVDP_10_FIELD_MASK 0x00000700ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RSVDP_10_GET(x) \
   (((x) & 0x00000700ul) >> 8)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RSVDP_10_SET(x) \
   (((x) << 8) & 0x00000700ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RSVDP_10_MODIFY(r, x) \
   ((((x) << 8) & 0x00000700ul) | ((r) & 0xfffff8fful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN1_1.RX_CDR_PPM_MAX_G1 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_CDR_PPM_MAX_G1_MSB 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_CDR_PPM_MAX_G1_LSB 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_CDR_PPM_MAX_G1_WIDTH 5u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_CDR_PPM_MAX_G1_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_CDR_PPM_MAX_G1_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_CDR_PPM_MAX_G1_RESET 0x13u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_CDR_PPM_MAX_G1_FIELD_MASK 0x000000f8ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_CDR_PPM_MAX_G1_GET(x) \
   (((x) & 0x000000f8ul) >> 3)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_CDR_PPM_MAX_G1_SET(x) \
   (((x) << 3) & 0x000000f8ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_CDR_PPM_MAX_G1_MODIFY(r, x) \
   ((((x) << 3) & 0x000000f8ul) | ((r) & 0xffffff07ul))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN1_1.RX_ADAPT_SEL_G1 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_ADAPT_SEL_G1_MSB 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_ADAPT_SEL_G1_LSB 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_ADAPT_SEL_G1_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_ADAPT_SEL_G1_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_ADAPT_SEL_G1_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_ADAPT_SEL_G1_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_ADAPT_SEL_G1_FIELD_MASK 0x00000004ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_ADAPT_SEL_G1_GET(x) \
   (((x) & 0x00000004ul) >> 2)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_ADAPT_SEL_G1_SET(x) \
   (((x) << 2) & 0x00000004ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_ADAPT_SEL_G1_MODIFY(r, x) \
   ((((x) << 2) & 0x00000004ul) | ((r) & 0xfffffffbul))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN1_1.RX_ADAPT_MODE_G1 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_ADAPT_MODE_G1_MSB 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_ADAPT_MODE_G1_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_ADAPT_MODE_G1_WIDTH 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_ADAPT_MODE_G1_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_ADAPT_MODE_G1_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_ADAPT_MODE_G1_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_ADAPT_MODE_G1_FIELD_MASK 0x00000003ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_ADAPT_MODE_G1_GET(x) \
   ((x) & 0x00000003ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_ADAPT_MODE_G1_SET(x) \
   ((x) & 0x00000003ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_1_RX_ADAPT_MODE_G1_MODIFY(r, x) \
   (((x) & 0x00000003ul) | ((r) & 0xfffffffcul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN1_2 */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN1_2 */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN1_2.RSVDP_31 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RSVDP_31_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RSVDP_31_LSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RSVDP_31_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RSVDP_31_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RSVDP_31_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RSVDP_31_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RSVDP_31_FIELD_MASK 0x80000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RSVDP_31_GET(x) \
   (((x) & 0x80000000ul) >> 31)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RSVDP_31_SET(x) \
   (((x) << 31) & 0x80000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RSVDP_31_MODIFY(r, x) \
   ((((x) << 31) & 0x80000000ul) | ((r) & 0x7ffffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN1_2.RX_REF_LD_VAL_G1 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_REF_LD_VAL_G1_MSB 30u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_REF_LD_VAL_G1_LSB 24u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_REF_LD_VAL_G1_WIDTH 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_REF_LD_VAL_G1_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_REF_LD_VAL_G1_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_REF_LD_VAL_G1_RESET 0x0eu
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_REF_LD_VAL_G1_FIELD_MASK 0x7f000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_REF_LD_VAL_G1_GET(x) \
   (((x) & 0x7f000000ul) >> 24)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_REF_LD_VAL_G1_SET(x) \
   (((x) << 24) & 0x7f000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_REF_LD_VAL_G1_MODIFY(r, x) \
   ((((x) << 24) & 0x7f000000ul) | ((r) & 0x80fffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN1_2.RX_MISC_G1 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_MISC_G1_MSB 23u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_MISC_G1_LSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_MISC_G1_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_MISC_G1_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_MISC_G1_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_MISC_G1_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_MISC_G1_FIELD_MASK 0x00ff0000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_MISC_G1_GET(x) \
   (((x) & 0x00ff0000ul) >> 16)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_MISC_G1_SET(x) \
   (((x) << 16) & 0x00ff0000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_MISC_G1_MODIFY(r, x) \
   ((((x) << 16) & 0x00ff0000ul) | ((r) & 0xff00fffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN1_2.RSVDP_15 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RSVDP_15_MSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RSVDP_15_LSB 14u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RSVDP_15_WIDTH 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RSVDP_15_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RSVDP_15_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RSVDP_15_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RSVDP_15_FIELD_MASK 0x0000c000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RSVDP_15_GET(x) \
   (((x) & 0x0000c000ul) >> 14)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RSVDP_15_SET(x) \
   (((x) << 14) & 0x0000c000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RSVDP_15_MODIFY(r, x) \
   ((((x) << 14) & 0x0000c000ul) | ((r) & 0xffff3ffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN1_2.RX_EQ_VGA2_GAIN_G1 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_EQ_VGA2_GAIN_G1_MSB 13u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_EQ_VGA2_GAIN_G1_LSB 11u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_EQ_VGA2_GAIN_G1_WIDTH 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_EQ_VGA2_GAIN_G1_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_EQ_VGA2_GAIN_G1_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_EQ_VGA2_GAIN_G1_RESET 0x4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_EQ_VGA2_GAIN_G1_FIELD_MASK 0x00003800ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_EQ_VGA2_GAIN_G1_GET(x) \
   (((x) & 0x00003800ul) >> 11)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_EQ_VGA2_GAIN_G1_SET(x) \
   (((x) << 11) & 0x00003800ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_EQ_VGA2_GAIN_G1_MODIFY(r, x) \
   ((((x) << 11) & 0x00003800ul) | ((r) & 0xffffc7fful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN1_2.RX_EQ_VGA1_GAIN_G1 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_EQ_VGA1_GAIN_G1_MSB 10u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_EQ_VGA1_GAIN_G1_LSB 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_EQ_VGA1_GAIN_G1_WIDTH 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_EQ_VGA1_GAIN_G1_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_EQ_VGA1_GAIN_G1_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_EQ_VGA1_GAIN_G1_RESET 0x4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_EQ_VGA1_GAIN_G1_FIELD_MASK 0x00000700ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_EQ_VGA1_GAIN_G1_GET(x) \
   (((x) & 0x00000700ul) >> 8)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_EQ_VGA1_GAIN_G1_SET(x) \
   (((x) << 8) & 0x00000700ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_EQ_VGA1_GAIN_G1_MODIFY(r, x) \
   ((((x) << 8) & 0x00000700ul) | ((r) & 0xfffff8fful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN1_2.RX_EQ_DFE_TAP1_G1 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_EQ_DFE_TAP1_G1_MSB 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_EQ_DFE_TAP1_G1_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_EQ_DFE_TAP1_G1_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_EQ_DFE_TAP1_G1_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_EQ_DFE_TAP1_G1_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_EQ_DFE_TAP1_G1_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_EQ_DFE_TAP1_G1_FIELD_MASK 0x000000fful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_EQ_DFE_TAP1_G1_GET(x) \
   ((x) & 0x000000fful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_EQ_DFE_TAP1_G1_SET(x) \
   ((x) & 0x000000fful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_2_RX_EQ_DFE_TAP1_G1_MODIFY(r, x) \
   (((x) & 0x000000fful) | ((r) & 0xffffff00ul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN1_4 */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN1_4 */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN1_4.RSVDP_31 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_RSVDP_31_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_RSVDP_31_LSB 29u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_RSVDP_31_WIDTH 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_RSVDP_31_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_RSVDP_31_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_RSVDP_31_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_RSVDP_31_FIELD_MASK 0xe0000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_RSVDP_31_GET(x) \
   (((x) & 0xe0000000ul) >> 29)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_RSVDP_31_SET(x) \
   (((x) << 29) & 0xe0000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_RSVDP_31_MODIFY(r, x) \
   ((((x) << 29) & 0xe0000000ul) | ((r) & 0x1ffffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN1_4.TX_EQ_PRE_G1 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_EQ_PRE_G1_MSB 28u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_EQ_PRE_G1_LSB 24u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_EQ_PRE_G1_WIDTH 5u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_EQ_PRE_G1_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_EQ_PRE_G1_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_EQ_PRE_G1_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_EQ_PRE_G1_FIELD_MASK 0x1f000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_EQ_PRE_G1_GET(x) \
   (((x) & 0x1f000000ul) >> 24)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_EQ_PRE_G1_SET(x) \
   (((x) << 24) & 0x1f000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_EQ_PRE_G1_MODIFY(r, x) \
   ((((x) << 24) & 0x1f000000ul) | ((r) & 0xe0fffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN1_4.RSVDP_23 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_RSVDP_23_MSB 23u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_RSVDP_23_LSB 21u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_RSVDP_23_WIDTH 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_RSVDP_23_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_RSVDP_23_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_RSVDP_23_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_RSVDP_23_FIELD_MASK 0x00e00000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_RSVDP_23_GET(x) \
   (((x) & 0x00e00000ul) >> 21)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_RSVDP_23_SET(x) \
   (((x) << 21) & 0x00e00000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_RSVDP_23_MODIFY(r, x) \
   ((((x) << 21) & 0x00e00000ul) | ((r) & 0xff1ffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN1_4.TX_EQ_POST_G1 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_EQ_POST_G1_MSB 20u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_EQ_POST_G1_LSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_EQ_POST_G1_WIDTH 5u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_EQ_POST_G1_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_EQ_POST_G1_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_EQ_POST_G1_RESET 0x04u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_EQ_POST_G1_FIELD_MASK 0x001f0000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_EQ_POST_G1_GET(x) \
   (((x) & 0x001f0000ul) >> 16)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_EQ_POST_G1_SET(x) \
   (((x) << 16) & 0x001f0000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_EQ_POST_G1_MODIFY(r, x) \
   ((((x) << 16) & 0x001f0000ul) | ((r) & 0xffe0fffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN1_4.TX_EQ_OVER_G1 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_EQ_OVER_G1_MSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_EQ_OVER_G1_LSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_EQ_OVER_G1_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_EQ_OVER_G1_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_EQ_OVER_G1_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_EQ_OVER_G1_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_EQ_OVER_G1_FIELD_MASK 0x00008000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_EQ_OVER_G1_GET(x) \
   (((x) & 0x00008000ul) >> 15)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_EQ_OVER_G1_SET(x) \
   (((x) << 15) & 0x00008000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_EQ_OVER_G1_MODIFY(r, x) \
   ((((x) << 15) & 0x00008000ul) | ((r) & 0xffff7ffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN1_4.RSVDP_14 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_RSVDP_14_MSB 14u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_RSVDP_14_LSB 14u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_RSVDP_14_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_RSVDP_14_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_RSVDP_14_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_RSVDP_14_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_RSVDP_14_FIELD_MASK 0x00004000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_RSVDP_14_GET(x) \
   (((x) & 0x00004000ul) >> 14)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_RSVDP_14_SET(x) \
   (((x) << 14) & 0x00004000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_RSVDP_14_MODIFY(r, x) \
   ((((x) << 14) & 0x00004000ul) | ((r) & 0xffffbffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN1_4.TX_EQ_MAIN_G1 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_EQ_MAIN_G1_MSB 13u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_EQ_MAIN_G1_LSB 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_EQ_MAIN_G1_WIDTH 6u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_EQ_MAIN_G1_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_EQ_MAIN_G1_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_EQ_MAIN_G1_RESET 0x14u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_EQ_MAIN_G1_FIELD_MASK 0x00003f00ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_EQ_MAIN_G1_GET(x) \
   (((x) & 0x00003f00ul) >> 8)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_EQ_MAIN_G1_SET(x) \
   (((x) << 8) & 0x00003f00ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_EQ_MAIN_G1_MODIFY(r, x) \
   ((((x) << 8) & 0x00003f00ul) | ((r) & 0xffffc0fful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN1_4.TX_MISC_G1 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_MISC_G1_MSB 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_MISC_G1_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_MISC_G1_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_MISC_G1_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_MISC_G1_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_MISC_G1_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_MISC_G1_FIELD_MASK 0x000000fful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_MISC_G1_GET(x) \
   ((x) & 0x000000fful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_MISC_G1_SET(x) \
   ((x) & 0x000000fful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_4_TX_MISC_G1_MODIFY(r, x) \
   (((x) & 0x000000fful) | ((r) & 0xffffff00ul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN2_1 */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN2_1 */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN2_1.RSVDP_31 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RSVDP_31_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RSVDP_31_LSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RSVDP_31_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RSVDP_31_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RSVDP_31_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RSVDP_31_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RSVDP_31_FIELD_MASK 0x80000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RSVDP_31_GET(x) \
   (((x) & 0x80000000ul) >> 31)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RSVDP_31_SET(x) \
   (((x) << 31) & 0x80000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RSVDP_31_MODIFY(r, x) \
   ((((x) << 31) & 0x80000000ul) | ((r) & 0x7ffffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN2_1.RX_EQ_CTLE_POLE_G2 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_EQ_CTLE_POLE_G2_MSB 30u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_EQ_CTLE_POLE_G2_LSB 29u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_EQ_CTLE_POLE_G2_WIDTH 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_EQ_CTLE_POLE_G2_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_EQ_CTLE_POLE_G2_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_EQ_CTLE_POLE_G2_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_EQ_CTLE_POLE_G2_FIELD_MASK 0x60000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_EQ_CTLE_POLE_G2_GET(x) \
   (((x) & 0x60000000ul) >> 29)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_EQ_CTLE_POLE_G2_SET(x) \
   (((x) << 29) & 0x60000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_EQ_CTLE_POLE_G2_MODIFY(r, x) \
   ((((x) << 29) & 0x60000000ul) | ((r) & 0x9ffffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN2_1.RX_EQ_CTLE_BOOT_G2 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_EQ_CTLE_BOOT_G2_MSB 28u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_EQ_CTLE_BOOT_G2_LSB 24u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_EQ_CTLE_BOOT_G2_WIDTH 5u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_EQ_CTLE_BOOT_G2_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_EQ_CTLE_BOOT_G2_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_EQ_CTLE_BOOT_G2_RESET 0x14u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_EQ_CTLE_BOOT_G2_FIELD_MASK 0x1f000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_EQ_CTLE_BOOT_G2_GET(x) \
   (((x) & 0x1f000000ul) >> 24)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_EQ_CTLE_BOOT_G2_SET(x) \
   (((x) << 24) & 0x1f000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_EQ_CTLE_BOOT_G2_MODIFY(r, x) \
   ((((x) << 24) & 0x1f000000ul) | ((r) & 0xe0fffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN2_1.RSVDP_23 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RSVDP_23_MSB 23u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RSVDP_23_LSB 22u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RSVDP_23_WIDTH 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RSVDP_23_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RSVDP_23_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RSVDP_23_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RSVDP_23_FIELD_MASK 0x00c00000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RSVDP_23_GET(x) \
   (((x) & 0x00c00000ul) >> 22)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RSVDP_23_SET(x) \
   (((x) << 22) & 0x00c00000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RSVDP_23_MODIFY(r, x) \
   ((((x) << 22) & 0x00c00000ul) | ((r) & 0xff3ffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN2_1.RX_EQ_ATT_LVL_G2 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_EQ_ATT_LVL_G2_MSB 21u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_EQ_ATT_LVL_G2_LSB 19u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_EQ_ATT_LVL_G2_WIDTH 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_EQ_ATT_LVL_G2_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_EQ_ATT_LVL_G2_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_EQ_ATT_LVL_G2_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_EQ_ATT_LVL_G2_FIELD_MASK 0x00380000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_EQ_ATT_LVL_G2_GET(x) \
   (((x) & 0x00380000ul) >> 19)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_EQ_ATT_LVL_G2_SET(x) \
   (((x) << 19) & 0x00380000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_EQ_ATT_LVL_G2_MODIFY(r, x) \
   ((((x) << 19) & 0x00380000ul) | ((r) & 0xffc7fffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN2_1.RX_EQ_AFE_RATE_G2 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_EQ_AFE_RATE_G2_MSB 18u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_EQ_AFE_RATE_G2_LSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_EQ_AFE_RATE_G2_WIDTH 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_EQ_AFE_RATE_G2_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_EQ_AFE_RATE_G2_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_EQ_AFE_RATE_G2_RESET 0x6u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_EQ_AFE_RATE_G2_FIELD_MASK 0x00070000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_EQ_AFE_RATE_G2_GET(x) \
   (((x) & 0x00070000ul) >> 16)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_EQ_AFE_RATE_G2_SET(x) \
   (((x) << 16) & 0x00070000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_EQ_AFE_RATE_G2_MODIFY(r, x) \
   ((((x) << 16) & 0x00070000ul) | ((r) & 0xfff8fffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN2_1.RX_DFE_BYPASS_G2 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_DFE_BYPASS_G2_MSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_DFE_BYPASS_G2_LSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_DFE_BYPASS_G2_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_DFE_BYPASS_G2_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_DFE_BYPASS_G2_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_DFE_BYPASS_G2_RESET 0x1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_DFE_BYPASS_G2_FIELD_MASK 0x00008000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_DFE_BYPASS_G2_GET(x) \
   (((x) & 0x00008000ul) >> 15)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_DFE_BYPASS_G2_SET(x) \
   (((x) << 15) & 0x00008000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_DFE_BYPASS_G2_MODIFY(r, x) \
   ((((x) << 15) & 0x00008000ul) | ((r) & 0xffff7ffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN2_1.RX_DELTA_IQ_G2 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_DELTA_IQ_G2_MSB 14u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_DELTA_IQ_G2_LSB 11u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_DELTA_IQ_G2_WIDTH 4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_DELTA_IQ_G2_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_DELTA_IQ_G2_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_DELTA_IQ_G2_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_DELTA_IQ_G2_FIELD_MASK 0x00007800ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_DELTA_IQ_G2_GET(x) \
   (((x) & 0x00007800ul) >> 11)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_DELTA_IQ_G2_SET(x) \
   (((x) << 11) & 0x00007800ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_DELTA_IQ_G2_MODIFY(r, x) \
   ((((x) << 11) & 0x00007800ul) | ((r) & 0xffff87fful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN2_1.RSVDP_10 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RSVDP_10_MSB 10u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RSVDP_10_LSB 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RSVDP_10_WIDTH 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RSVDP_10_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RSVDP_10_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RSVDP_10_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RSVDP_10_FIELD_MASK 0x00000700ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RSVDP_10_GET(x) \
   (((x) & 0x00000700ul) >> 8)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RSVDP_10_SET(x) \
   (((x) << 8) & 0x00000700ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RSVDP_10_MODIFY(r, x) \
   ((((x) << 8) & 0x00000700ul) | ((r) & 0xfffff8fful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN2_1.RX_CDR_PPM_MAX_G2 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_CDR_PPM_MAX_G2_MSB 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_CDR_PPM_MAX_G2_LSB 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_CDR_PPM_MAX_G2_WIDTH 5u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_CDR_PPM_MAX_G2_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_CDR_PPM_MAX_G2_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_CDR_PPM_MAX_G2_RESET 0x13u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_CDR_PPM_MAX_G2_FIELD_MASK 0x000000f8ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_CDR_PPM_MAX_G2_GET(x) \
   (((x) & 0x000000f8ul) >> 3)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_CDR_PPM_MAX_G2_SET(x) \
   (((x) << 3) & 0x000000f8ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_CDR_PPM_MAX_G2_MODIFY(r, x) \
   ((((x) << 3) & 0x000000f8ul) | ((r) & 0xffffff07ul))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN2_1.RX_ADAPT_SEL_G2 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_ADAPT_SEL_G2_MSB 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_ADAPT_SEL_G2_LSB 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_ADAPT_SEL_G2_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_ADAPT_SEL_G2_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_ADAPT_SEL_G2_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_ADAPT_SEL_G2_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_ADAPT_SEL_G2_FIELD_MASK 0x00000004ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_ADAPT_SEL_G2_GET(x) \
   (((x) & 0x00000004ul) >> 2)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_ADAPT_SEL_G2_SET(x) \
   (((x) << 2) & 0x00000004ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_ADAPT_SEL_G2_MODIFY(r, x) \
   ((((x) << 2) & 0x00000004ul) | ((r) & 0xfffffffbul))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN2_1.RX_ADAPT_MODE_G2 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_ADAPT_MODE_G2_MSB 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_ADAPT_MODE_G2_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_ADAPT_MODE_G2_WIDTH 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_ADAPT_MODE_G2_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_ADAPT_MODE_G2_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_ADAPT_MODE_G2_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_ADAPT_MODE_G2_FIELD_MASK 0x00000003ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_ADAPT_MODE_G2_GET(x) \
   ((x) & 0x00000003ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_ADAPT_MODE_G2_SET(x) \
   ((x) & 0x00000003ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_1_RX_ADAPT_MODE_G2_MODIFY(r, x) \
   (((x) & 0x00000003ul) | ((r) & 0xfffffffcul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN2_2 */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN2_2 */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN2_2.RSVDP_31 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RSVDP_31_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RSVDP_31_LSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RSVDP_31_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RSVDP_31_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RSVDP_31_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RSVDP_31_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RSVDP_31_FIELD_MASK 0x80000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RSVDP_31_GET(x) \
   (((x) & 0x80000000ul) >> 31)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RSVDP_31_SET(x) \
   (((x) << 31) & 0x80000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RSVDP_31_MODIFY(r, x) \
   ((((x) << 31) & 0x80000000ul) | ((r) & 0x7ffffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN2_2.RX_REF_LD_VAL_G2 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_REF_LD_VAL_G2_MSB 30u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_REF_LD_VAL_G2_LSB 24u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_REF_LD_VAL_G2_WIDTH 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_REF_LD_VAL_G2_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_REF_LD_VAL_G2_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_REF_LD_VAL_G2_RESET 0x0eu
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_REF_LD_VAL_G2_FIELD_MASK 0x7f000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_REF_LD_VAL_G2_GET(x) \
   (((x) & 0x7f000000ul) >> 24)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_REF_LD_VAL_G2_SET(x) \
   (((x) << 24) & 0x7f000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_REF_LD_VAL_G2_MODIFY(r, x) \
   ((((x) << 24) & 0x7f000000ul) | ((r) & 0x80fffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN2_2.RX_MISC_G2 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_MISC_G2_MSB 23u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_MISC_G2_LSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_MISC_G2_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_MISC_G2_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_MISC_G2_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_MISC_G2_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_MISC_G2_FIELD_MASK 0x00ff0000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_MISC_G2_GET(x) \
   (((x) & 0x00ff0000ul) >> 16)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_MISC_G2_SET(x) \
   (((x) << 16) & 0x00ff0000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_MISC_G2_MODIFY(r, x) \
   ((((x) << 16) & 0x00ff0000ul) | ((r) & 0xff00fffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN2_2.RSVDP_15 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RSVDP_15_MSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RSVDP_15_LSB 14u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RSVDP_15_WIDTH 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RSVDP_15_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RSVDP_15_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RSVDP_15_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RSVDP_15_FIELD_MASK 0x0000c000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RSVDP_15_GET(x) \
   (((x) & 0x0000c000ul) >> 14)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RSVDP_15_SET(x) \
   (((x) << 14) & 0x0000c000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RSVDP_15_MODIFY(r, x) \
   ((((x) << 14) & 0x0000c000ul) | ((r) & 0xffff3ffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN2_2.RX_EQ_VGA2_GAIN_G2 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_EQ_VGA2_GAIN_G2_MSB 13u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_EQ_VGA2_GAIN_G2_LSB 11u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_EQ_VGA2_GAIN_G2_WIDTH 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_EQ_VGA2_GAIN_G2_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_EQ_VGA2_GAIN_G2_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_EQ_VGA2_GAIN_G2_RESET 0x7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_EQ_VGA2_GAIN_G2_FIELD_MASK 0x00003800ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_EQ_VGA2_GAIN_G2_GET(x) \
   (((x) & 0x00003800ul) >> 11)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_EQ_VGA2_GAIN_G2_SET(x) \
   (((x) << 11) & 0x00003800ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_EQ_VGA2_GAIN_G2_MODIFY(r, x) \
   ((((x) << 11) & 0x00003800ul) | ((r) & 0xffffc7fful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN2_2.RX_EQ_VGA1_GAIN_G2 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_EQ_VGA1_GAIN_G2_MSB 10u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_EQ_VGA1_GAIN_G2_LSB 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_EQ_VGA1_GAIN_G2_WIDTH 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_EQ_VGA1_GAIN_G2_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_EQ_VGA1_GAIN_G2_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_EQ_VGA1_GAIN_G2_RESET 0x7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_EQ_VGA1_GAIN_G2_FIELD_MASK 0x00000700ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_EQ_VGA1_GAIN_G2_GET(x) \
   (((x) & 0x00000700ul) >> 8)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_EQ_VGA1_GAIN_G2_SET(x) \
   (((x) << 8) & 0x00000700ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_EQ_VGA1_GAIN_G2_MODIFY(r, x) \
   ((((x) << 8) & 0x00000700ul) | ((r) & 0xfffff8fful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN2_2.RX_EQ_DFE_TAP1_G2 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_EQ_DFE_TAP1_G2_MSB 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_EQ_DFE_TAP1_G2_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_EQ_DFE_TAP1_G2_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_EQ_DFE_TAP1_G2_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_EQ_DFE_TAP1_G2_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_EQ_DFE_TAP1_G2_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_EQ_DFE_TAP1_G2_FIELD_MASK 0x000000fful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_EQ_DFE_TAP1_G2_GET(x) \
   ((x) & 0x000000fful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_EQ_DFE_TAP1_G2_SET(x) \
   ((x) & 0x000000fful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_2_RX_EQ_DFE_TAP1_G2_MODIFY(r, x) \
   (((x) & 0x000000fful) | ((r) & 0xffffff00ul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN2_3 */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN2_3 */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN2_3.EXT_SUP_MISC_G2 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_EXT_SUP_MISC_G2_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_EXT_SUP_MISC_G2_LSB 24u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_EXT_SUP_MISC_G2_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_EXT_SUP_MISC_G2_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_EXT_SUP_MISC_G2_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_EXT_SUP_MISC_G2_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_EXT_SUP_MISC_G2_FIELD_MASK 0xff000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_EXT_SUP_MISC_G2_GET(x) \
   (((x) & 0xff000000ul) >> 24)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_EXT_SUP_MISC_G2_SET(x) \
   (((x) << 24) & 0xff000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_EXT_SUP_MISC_G2_MODIFY(r, x) \
   ((((x) << 24) & 0xff000000ul) | ((r) & 0x00fffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN2_3.RSVDP_23 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RSVDP_23_MSB 23u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RSVDP_23_LSB 21u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RSVDP_23_WIDTH 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RSVDP_23_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RSVDP_23_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RSVDP_23_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RSVDP_23_FIELD_MASK 0x00e00000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RSVDP_23_GET(x) \
   (((x) & 0x00e00000ul) >> 21)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RSVDP_23_SET(x) \
   (((x) << 21) & 0x00e00000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RSVDP_23_MODIFY(r, x) \
   ((((x) << 21) & 0x00e00000ul) | ((r) & 0xff1ffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN2_3.RX_VCO_LD_VAL_G2 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RX_VCO_LD_VAL_G2_MSB 20u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RX_VCO_LD_VAL_G2_LSB 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RX_VCO_LD_VAL_G2_WIDTH 13u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RX_VCO_LD_VAL_G2_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RX_VCO_LD_VAL_G2_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RX_VCO_LD_VAL_G2_RESET 0x0578u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RX_VCO_LD_VAL_G2_FIELD_MASK 0x001fff00ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RX_VCO_LD_VAL_G2_GET(x) \
   (((x) & 0x001fff00ul) >> 8)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RX_VCO_LD_VAL_G2_SET(x) \
   (((x) << 8) & 0x001fff00ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RX_VCO_LD_VAL_G2_MODIFY(r, x) \
   ((((x) << 8) & 0x001fff00ul) | ((r) & 0xffe000fful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN2_3.RSVDP_7 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RSVDP_7_MSB 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RSVDP_7_LSB 4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RSVDP_7_WIDTH 4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RSVDP_7_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RSVDP_7_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RSVDP_7_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RSVDP_7_FIELD_MASK 0x000000f0ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RSVDP_7_GET(x) \
   (((x) & 0x000000f0ul) >> 4)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RSVDP_7_SET(x) \
   (((x) << 4) & 0x000000f0ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RSVDP_7_MODIFY(r, x) \
   ((((x) << 4) & 0x000000f0ul) | ((r) & 0xffffff0ful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN2_3.RX_SIGDET_LFPS_FILTER_EN_G2 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RX_SIGDET_LFPS_FILTER_EN_G2_MSB 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RX_SIGDET_LFPS_FILTER_EN_G2_LSB 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RX_SIGDET_LFPS_FILTER_EN_G2_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RX_SIGDET_LFPS_FILTER_EN_G2_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RX_SIGDET_LFPS_FILTER_EN_G2_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RX_SIGDET_LFPS_FILTER_EN_G2_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RX_SIGDET_LFPS_FILTER_EN_G2_FIELD_MASK 0x00000008ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RX_SIGDET_LFPS_FILTER_EN_G2_GET(x) \
   (((x) & 0x00000008ul) >> 3)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RX_SIGDET_LFPS_FILTER_EN_G2_SET(x) \
   (((x) << 3) & 0x00000008ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RX_SIGDET_LFPS_FILTER_EN_G2_MODIFY(r, x) \
   ((((x) << 3) & 0x00000008ul) | ((r) & 0xfffffff7ul))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN2_3.RX_SIGDET_LF_THRESHOLD_G2 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RX_SIGDET_LF_THRESHOLD_G2_MSB 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RX_SIGDET_LF_THRESHOLD_G2_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RX_SIGDET_LF_THRESHOLD_G2_WIDTH 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RX_SIGDET_LF_THRESHOLD_G2_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RX_SIGDET_LF_THRESHOLD_G2_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RX_SIGDET_LF_THRESHOLD_G2_RESET 0x1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RX_SIGDET_LF_THRESHOLD_G2_FIELD_MASK 0x00000007ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RX_SIGDET_LF_THRESHOLD_G2_GET(x) \
   ((x) & 0x00000007ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RX_SIGDET_LF_THRESHOLD_G2_SET(x) \
   ((x) & 0x00000007ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_3_RX_SIGDET_LF_THRESHOLD_G2_MODIFY(r, x) \
   (((x) & 0x00000007ul) | ((r) & 0xfffffff8ul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN2_4 */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN2_4 */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN2_4.RSVDP_31 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_RSVDP_31_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_RSVDP_31_LSB 29u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_RSVDP_31_WIDTH 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_RSVDP_31_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_RSVDP_31_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_RSVDP_31_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_RSVDP_31_FIELD_MASK 0xe0000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_RSVDP_31_GET(x) \
   (((x) & 0xe0000000ul) >> 29)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_RSVDP_31_SET(x) \
   (((x) << 29) & 0xe0000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_RSVDP_31_MODIFY(r, x) \
   ((((x) << 29) & 0xe0000000ul) | ((r) & 0x1ffffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN2_4.TX_EQ_PRE_G2 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_EQ_PRE_G2_MSB 28u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_EQ_PRE_G2_LSB 24u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_EQ_PRE_G2_WIDTH 5u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_EQ_PRE_G2_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_EQ_PRE_G2_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_EQ_PRE_G2_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_EQ_PRE_G2_FIELD_MASK 0x1f000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_EQ_PRE_G2_GET(x) \
   (((x) & 0x1f000000ul) >> 24)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_EQ_PRE_G2_SET(x) \
   (((x) << 24) & 0x1f000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_EQ_PRE_G2_MODIFY(r, x) \
   ((((x) << 24) & 0x1f000000ul) | ((r) & 0xe0fffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN2_4.RSVDP_23 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_RSVDP_23_MSB 23u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_RSVDP_23_LSB 21u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_RSVDP_23_WIDTH 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_RSVDP_23_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_RSVDP_23_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_RSVDP_23_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_RSVDP_23_FIELD_MASK 0x00e00000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_RSVDP_23_GET(x) \
   (((x) & 0x00e00000ul) >> 21)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_RSVDP_23_SET(x) \
   (((x) << 21) & 0x00e00000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_RSVDP_23_MODIFY(r, x) \
   ((((x) << 21) & 0x00e00000ul) | ((r) & 0xff1ffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN2_4.TX_EQ_POST_G2 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_EQ_POST_G2_MSB 20u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_EQ_POST_G2_LSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_EQ_POST_G2_WIDTH 5u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_EQ_POST_G2_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_EQ_POST_G2_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_EQ_POST_G2_RESET 0x04u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_EQ_POST_G2_FIELD_MASK 0x001f0000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_EQ_POST_G2_GET(x) \
   (((x) & 0x001f0000ul) >> 16)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_EQ_POST_G2_SET(x) \
   (((x) << 16) & 0x001f0000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_EQ_POST_G2_MODIFY(r, x) \
   ((((x) << 16) & 0x001f0000ul) | ((r) & 0xffe0fffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN2_4.TX_EQ_OVER_G2 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_EQ_OVER_G2_MSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_EQ_OVER_G2_LSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_EQ_OVER_G2_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_EQ_OVER_G2_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_EQ_OVER_G2_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_EQ_OVER_G2_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_EQ_OVER_G2_FIELD_MASK 0x00008000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_EQ_OVER_G2_GET(x) \
   (((x) & 0x00008000ul) >> 15)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_EQ_OVER_G2_SET(x) \
   (((x) << 15) & 0x00008000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_EQ_OVER_G2_MODIFY(r, x) \
   ((((x) << 15) & 0x00008000ul) | ((r) & 0xffff7ffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN2_4.RSVDP_14 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_RSVDP_14_MSB 14u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_RSVDP_14_LSB 14u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_RSVDP_14_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_RSVDP_14_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_RSVDP_14_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_RSVDP_14_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_RSVDP_14_FIELD_MASK 0x00004000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_RSVDP_14_GET(x) \
   (((x) & 0x00004000ul) >> 14)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_RSVDP_14_SET(x) \
   (((x) << 14) & 0x00004000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_RSVDP_14_MODIFY(r, x) \
   ((((x) << 14) & 0x00004000ul) | ((r) & 0xffffbffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN2_4.TX_EQ_MAIN_G2 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_EQ_MAIN_G2_MSB 13u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_EQ_MAIN_G2_LSB 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_EQ_MAIN_G2_WIDTH 6u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_EQ_MAIN_G2_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_EQ_MAIN_G2_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_EQ_MAIN_G2_RESET 0x14u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_EQ_MAIN_G2_FIELD_MASK 0x00003f00ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_EQ_MAIN_G2_GET(x) \
   (((x) & 0x00003f00ul) >> 8)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_EQ_MAIN_G2_SET(x) \
   (((x) << 8) & 0x00003f00ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_EQ_MAIN_G2_MODIFY(r, x) \
   ((((x) << 8) & 0x00003f00ul) | ((r) & 0xffffc0fful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN2_4.TX_MISC_G2 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_MISC_G2_MSB 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_MISC_G2_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_MISC_G2_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_MISC_G2_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_MISC_G2_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_MISC_G2_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_MISC_G2_FIELD_MASK 0x000000fful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_MISC_G2_GET(x) \
   ((x) & 0x000000fful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_MISC_G2_SET(x) \
   ((x) & 0x000000fful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_4_TX_MISC_G2_MODIFY(r, x) \
   (((x) & 0x000000fful) | ((r) & 0xffffff00ul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN3_1 */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN3_1 */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN3_1.RSVDP_31 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RSVDP_31_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RSVDP_31_LSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RSVDP_31_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RSVDP_31_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RSVDP_31_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RSVDP_31_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RSVDP_31_FIELD_MASK 0x80000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RSVDP_31_GET(x) \
   (((x) & 0x80000000ul) >> 31)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RSVDP_31_SET(x) \
   (((x) << 31) & 0x80000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RSVDP_31_MODIFY(r, x) \
   ((((x) << 31) & 0x80000000ul) | ((r) & 0x7ffffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN3_1.RX_EQ_CTLE_POLE_G3 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_EQ_CTLE_POLE_G3_MSB 30u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_EQ_CTLE_POLE_G3_LSB 29u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_EQ_CTLE_POLE_G3_WIDTH 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_EQ_CTLE_POLE_G3_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_EQ_CTLE_POLE_G3_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_EQ_CTLE_POLE_G3_RESET 0x1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_EQ_CTLE_POLE_G3_FIELD_MASK 0x60000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_EQ_CTLE_POLE_G3_GET(x) \
   (((x) & 0x60000000ul) >> 29)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_EQ_CTLE_POLE_G3_SET(x) \
   (((x) << 29) & 0x60000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_EQ_CTLE_POLE_G3_MODIFY(r, x) \
   ((((x) << 29) & 0x60000000ul) | ((r) & 0x9ffffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN3_1.RX_EQ_CTLE_BOOT_G3 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_EQ_CTLE_BOOT_G3_MSB 28u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_EQ_CTLE_BOOT_G3_LSB 24u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_EQ_CTLE_BOOT_G3_WIDTH 5u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_EQ_CTLE_BOOT_G3_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_EQ_CTLE_BOOT_G3_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_EQ_CTLE_BOOT_G3_RESET 0x14u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_EQ_CTLE_BOOT_G3_FIELD_MASK 0x1f000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_EQ_CTLE_BOOT_G3_GET(x) \
   (((x) & 0x1f000000ul) >> 24)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_EQ_CTLE_BOOT_G3_SET(x) \
   (((x) << 24) & 0x1f000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_EQ_CTLE_BOOT_G3_MODIFY(r, x) \
   ((((x) << 24) & 0x1f000000ul) | ((r) & 0xe0fffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN3_1.RSVDP_23 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RSVDP_23_MSB 23u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RSVDP_23_LSB 22u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RSVDP_23_WIDTH 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RSVDP_23_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RSVDP_23_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RSVDP_23_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RSVDP_23_FIELD_MASK 0x00c00000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RSVDP_23_GET(x) \
   (((x) & 0x00c00000ul) >> 22)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RSVDP_23_SET(x) \
   (((x) << 22) & 0x00c00000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RSVDP_23_MODIFY(r, x) \
   ((((x) << 22) & 0x00c00000ul) | ((r) & 0xff3ffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN3_1.RX_EQ_ATT_LVL_G3 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_EQ_ATT_LVL_G3_MSB 21u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_EQ_ATT_LVL_G3_LSB 19u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_EQ_ATT_LVL_G3_WIDTH 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_EQ_ATT_LVL_G3_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_EQ_ATT_LVL_G3_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_EQ_ATT_LVL_G3_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_EQ_ATT_LVL_G3_FIELD_MASK 0x00380000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_EQ_ATT_LVL_G3_GET(x) \
   (((x) & 0x00380000ul) >> 19)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_EQ_ATT_LVL_G3_SET(x) \
   (((x) << 19) & 0x00380000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_EQ_ATT_LVL_G3_MODIFY(r, x) \
   ((((x) << 19) & 0x00380000ul) | ((r) & 0xffc7fffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN3_1.RX_EQ_AFE_RATE_G3 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_EQ_AFE_RATE_G3_MSB 18u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_EQ_AFE_RATE_G3_LSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_EQ_AFE_RATE_G3_WIDTH 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_EQ_AFE_RATE_G3_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_EQ_AFE_RATE_G3_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_EQ_AFE_RATE_G3_RESET 0x5u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_EQ_AFE_RATE_G3_FIELD_MASK 0x00070000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_EQ_AFE_RATE_G3_GET(x) \
   (((x) & 0x00070000ul) >> 16)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_EQ_AFE_RATE_G3_SET(x) \
   (((x) << 16) & 0x00070000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_EQ_AFE_RATE_G3_MODIFY(r, x) \
   ((((x) << 16) & 0x00070000ul) | ((r) & 0xfff8fffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN3_1.RX_DFE_BYPASS_G3 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_DFE_BYPASS_G3_MSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_DFE_BYPASS_G3_LSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_DFE_BYPASS_G3_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_DFE_BYPASS_G3_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_DFE_BYPASS_G3_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_DFE_BYPASS_G3_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_DFE_BYPASS_G3_FIELD_MASK 0x00008000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_DFE_BYPASS_G3_GET(x) \
   (((x) & 0x00008000ul) >> 15)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_DFE_BYPASS_G3_SET(x) \
   (((x) << 15) & 0x00008000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_DFE_BYPASS_G3_MODIFY(r, x) \
   ((((x) << 15) & 0x00008000ul) | ((r) & 0xffff7ffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN3_1.RX_DELTA_IQ_G3 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_DELTA_IQ_G3_MSB 14u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_DELTA_IQ_G3_LSB 11u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_DELTA_IQ_G3_WIDTH 4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_DELTA_IQ_G3_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_DELTA_IQ_G3_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_DELTA_IQ_G3_RESET 0x5u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_DELTA_IQ_G3_FIELD_MASK 0x00007800ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_DELTA_IQ_G3_GET(x) \
   (((x) & 0x00007800ul) >> 11)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_DELTA_IQ_G3_SET(x) \
   (((x) << 11) & 0x00007800ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_DELTA_IQ_G3_MODIFY(r, x) \
   ((((x) << 11) & 0x00007800ul) | ((r) & 0xffff87fful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN3_1.RSVDP_10 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RSVDP_10_MSB 10u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RSVDP_10_LSB 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RSVDP_10_WIDTH 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RSVDP_10_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RSVDP_10_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RSVDP_10_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RSVDP_10_FIELD_MASK 0x00000700ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RSVDP_10_GET(x) \
   (((x) & 0x00000700ul) >> 8)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RSVDP_10_SET(x) \
   (((x) << 8) & 0x00000700ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RSVDP_10_MODIFY(r, x) \
   ((((x) << 8) & 0x00000700ul) | ((r) & 0xfffff8fful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN3_1.RX_CDR_PPM_MAX_G3 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_CDR_PPM_MAX_G3_MSB 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_CDR_PPM_MAX_G3_LSB 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_CDR_PPM_MAX_G3_WIDTH 5u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_CDR_PPM_MAX_G3_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_CDR_PPM_MAX_G3_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_CDR_PPM_MAX_G3_RESET 0x12u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_CDR_PPM_MAX_G3_FIELD_MASK 0x000000f8ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_CDR_PPM_MAX_G3_GET(x) \
   (((x) & 0x000000f8ul) >> 3)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_CDR_PPM_MAX_G3_SET(x) \
   (((x) << 3) & 0x000000f8ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_CDR_PPM_MAX_G3_MODIFY(r, x) \
   ((((x) << 3) & 0x000000f8ul) | ((r) & 0xffffff07ul))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN3_1.RX_ADAPT_SEL_G3 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_ADAPT_SEL_G3_MSB 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_ADAPT_SEL_G3_LSB 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_ADAPT_SEL_G3_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_ADAPT_SEL_G3_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_ADAPT_SEL_G3_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_ADAPT_SEL_G3_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_ADAPT_SEL_G3_FIELD_MASK 0x00000004ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_ADAPT_SEL_G3_GET(x) \
   (((x) & 0x00000004ul) >> 2)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_ADAPT_SEL_G3_SET(x) \
   (((x) << 2) & 0x00000004ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_ADAPT_SEL_G3_MODIFY(r, x) \
   ((((x) << 2) & 0x00000004ul) | ((r) & 0xfffffffbul))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN3_1.RX_ADAPT_MODE_G3 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_ADAPT_MODE_G3_MSB 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_ADAPT_MODE_G3_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_ADAPT_MODE_G3_WIDTH 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_ADAPT_MODE_G3_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_ADAPT_MODE_G3_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_ADAPT_MODE_G3_RESET 0x1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_ADAPT_MODE_G3_FIELD_MASK 0x00000003ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_ADAPT_MODE_G3_GET(x) \
   ((x) & 0x00000003ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_ADAPT_MODE_G3_SET(x) \
   ((x) & 0x00000003ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_1_RX_ADAPT_MODE_G3_MODIFY(r, x) \
   (((x) & 0x00000003ul) | ((r) & 0xfffffffcul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN3_2 */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN3_2 */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN3_2.RSVDP_31 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RSVDP_31_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RSVDP_31_LSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RSVDP_31_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RSVDP_31_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RSVDP_31_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RSVDP_31_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RSVDP_31_FIELD_MASK 0x80000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RSVDP_31_GET(x) \
   (((x) & 0x80000000ul) >> 31)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RSVDP_31_SET(x) \
   (((x) << 31) & 0x80000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RSVDP_31_MODIFY(r, x) \
   ((((x) << 31) & 0x80000000ul) | ((r) & 0x7ffffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN3_2.RX_REF_LD_VAL_G3 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_REF_LD_VAL_G3_MSB 30u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_REF_LD_VAL_G3_LSB 24u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_REF_LD_VAL_G3_WIDTH 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_REF_LD_VAL_G3_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_REF_LD_VAL_G3_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_REF_LD_VAL_G3_RESET 0x11u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_REF_LD_VAL_G3_FIELD_MASK 0x7f000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_REF_LD_VAL_G3_GET(x) \
   (((x) & 0x7f000000ul) >> 24)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_REF_LD_VAL_G3_SET(x) \
   (((x) << 24) & 0x7f000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_REF_LD_VAL_G3_MODIFY(r, x) \
   ((((x) << 24) & 0x7f000000ul) | ((r) & 0x80fffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN3_2.RX_MISC_G3 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_MISC_G3_MSB 23u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_MISC_G3_LSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_MISC_G3_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_MISC_G3_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_MISC_G3_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_MISC_G3_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_MISC_G3_FIELD_MASK 0x00ff0000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_MISC_G3_GET(x) \
   (((x) & 0x00ff0000ul) >> 16)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_MISC_G3_SET(x) \
   (((x) << 16) & 0x00ff0000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_MISC_G3_MODIFY(r, x) \
   ((((x) << 16) & 0x00ff0000ul) | ((r) & 0xff00fffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN3_2.RSVDP_15 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RSVDP_15_MSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RSVDP_15_LSB 14u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RSVDP_15_WIDTH 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RSVDP_15_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RSVDP_15_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RSVDP_15_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RSVDP_15_FIELD_MASK 0x0000c000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RSVDP_15_GET(x) \
   (((x) & 0x0000c000ul) >> 14)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RSVDP_15_SET(x) \
   (((x) << 14) & 0x0000c000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RSVDP_15_MODIFY(r, x) \
   ((((x) << 14) & 0x0000c000ul) | ((r) & 0xffff3ffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN3_2.RX_EQ_VGA2_GAIN_G3 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_EQ_VGA2_GAIN_G3_MSB 13u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_EQ_VGA2_GAIN_G3_LSB 11u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_EQ_VGA2_GAIN_G3_WIDTH 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_EQ_VGA2_GAIN_G3_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_EQ_VGA2_GAIN_G3_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_EQ_VGA2_GAIN_G3_RESET 0x6u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_EQ_VGA2_GAIN_G3_FIELD_MASK 0x00003800ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_EQ_VGA2_GAIN_G3_GET(x) \
   (((x) & 0x00003800ul) >> 11)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_EQ_VGA2_GAIN_G3_SET(x) \
   (((x) << 11) & 0x00003800ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_EQ_VGA2_GAIN_G3_MODIFY(r, x) \
   ((((x) << 11) & 0x00003800ul) | ((r) & 0xffffc7fful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN3_2.RX_EQ_VGA1_GAIN_G3 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_EQ_VGA1_GAIN_G3_MSB 10u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_EQ_VGA1_GAIN_G3_LSB 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_EQ_VGA1_GAIN_G3_WIDTH 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_EQ_VGA1_GAIN_G3_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_EQ_VGA1_GAIN_G3_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_EQ_VGA1_GAIN_G3_RESET 0x6u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_EQ_VGA1_GAIN_G3_FIELD_MASK 0x00000700ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_EQ_VGA1_GAIN_G3_GET(x) \
   (((x) & 0x00000700ul) >> 8)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_EQ_VGA1_GAIN_G3_SET(x) \
   (((x) << 8) & 0x00000700ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_EQ_VGA1_GAIN_G3_MODIFY(r, x) \
   ((((x) << 8) & 0x00000700ul) | ((r) & 0xfffff8fful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN3_2.RX_EQ_DFE_TAP1_G3 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_EQ_DFE_TAP1_G3_MSB 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_EQ_DFE_TAP1_G3_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_EQ_DFE_TAP1_G3_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_EQ_DFE_TAP1_G3_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_EQ_DFE_TAP1_G3_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_EQ_DFE_TAP1_G3_RESET 0x0fu
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_EQ_DFE_TAP1_G3_FIELD_MASK 0x000000fful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_EQ_DFE_TAP1_G3_GET(x) \
   ((x) & 0x000000fful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_EQ_DFE_TAP1_G3_SET(x) \
   ((x) & 0x000000fful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_2_RX_EQ_DFE_TAP1_G3_MODIFY(r, x) \
   (((x) & 0x000000fful) | ((r) & 0xffffff00ul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN3_3 */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN3_3 */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN3_3.EXT_SUP_MISC_G3 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_EXT_SUP_MISC_G3_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_EXT_SUP_MISC_G3_LSB 24u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_EXT_SUP_MISC_G3_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_EXT_SUP_MISC_G3_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_EXT_SUP_MISC_G3_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_EXT_SUP_MISC_G3_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_EXT_SUP_MISC_G3_FIELD_MASK 0xff000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_EXT_SUP_MISC_G3_GET(x) \
   (((x) & 0xff000000ul) >> 24)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_EXT_SUP_MISC_G3_SET(x) \
   (((x) << 24) & 0xff000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_EXT_SUP_MISC_G3_MODIFY(r, x) \
   ((((x) << 24) & 0xff000000ul) | ((r) & 0x00fffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN3_3.RSVDP_23 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RSVDP_23_MSB 23u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RSVDP_23_LSB 21u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RSVDP_23_WIDTH 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RSVDP_23_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RSVDP_23_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RSVDP_23_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RSVDP_23_FIELD_MASK 0x00e00000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RSVDP_23_GET(x) \
   (((x) & 0x00e00000ul) >> 21)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RSVDP_23_SET(x) \
   (((x) << 21) & 0x00e00000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RSVDP_23_MODIFY(r, x) \
   ((((x) << 21) & 0x00e00000ul) | ((r) & 0xff1ffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN3_3.RX_VCO_LD_VAL_G3 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RX_VCO_LD_VAL_G3_MSB 20u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RX_VCO_LD_VAL_G3_LSB 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RX_VCO_LD_VAL_G3_WIDTH 13u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RX_VCO_LD_VAL_G3_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RX_VCO_LD_VAL_G3_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RX_VCO_LD_VAL_G3_RESET 0x0550u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RX_VCO_LD_VAL_G3_FIELD_MASK 0x001fff00ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RX_VCO_LD_VAL_G3_GET(x) \
   (((x) & 0x001fff00ul) >> 8)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RX_VCO_LD_VAL_G3_SET(x) \
   (((x) << 8) & 0x001fff00ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RX_VCO_LD_VAL_G3_MODIFY(r, x) \
   ((((x) << 8) & 0x001fff00ul) | ((r) & 0xffe000fful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN3_3.RSVDP_7 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RSVDP_7_MSB 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RSVDP_7_LSB 4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RSVDP_7_WIDTH 4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RSVDP_7_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RSVDP_7_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RSVDP_7_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RSVDP_7_FIELD_MASK 0x000000f0ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RSVDP_7_GET(x) \
   (((x) & 0x000000f0ul) >> 4)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RSVDP_7_SET(x) \
   (((x) << 4) & 0x000000f0ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RSVDP_7_MODIFY(r, x) \
   ((((x) << 4) & 0x000000f0ul) | ((r) & 0xffffff0ful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN3_3.RX_SIGDET_LFPS_FILTER_EN_G3 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RX_SIGDET_LFPS_FILTER_EN_G3_MSB 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RX_SIGDET_LFPS_FILTER_EN_G3_LSB 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RX_SIGDET_LFPS_FILTER_EN_G3_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RX_SIGDET_LFPS_FILTER_EN_G3_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RX_SIGDET_LFPS_FILTER_EN_G3_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RX_SIGDET_LFPS_FILTER_EN_G3_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RX_SIGDET_LFPS_FILTER_EN_G3_FIELD_MASK 0x00000008ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RX_SIGDET_LFPS_FILTER_EN_G3_GET(x) \
   (((x) & 0x00000008ul) >> 3)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RX_SIGDET_LFPS_FILTER_EN_G3_SET(x) \
   (((x) << 3) & 0x00000008ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RX_SIGDET_LFPS_FILTER_EN_G3_MODIFY(r, x) \
   ((((x) << 3) & 0x00000008ul) | ((r) & 0xfffffff7ul))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN3_3.RX_SIGDET_LF_THRESHOLD_G3 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RX_SIGDET_LF_THRESHOLD_G3_MSB 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RX_SIGDET_LF_THRESHOLD_G3_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RX_SIGDET_LF_THRESHOLD_G3_WIDTH 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RX_SIGDET_LF_THRESHOLD_G3_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RX_SIGDET_LF_THRESHOLD_G3_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RX_SIGDET_LF_THRESHOLD_G3_RESET 0x1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RX_SIGDET_LF_THRESHOLD_G3_FIELD_MASK 0x00000007ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RX_SIGDET_LF_THRESHOLD_G3_GET(x) \
   ((x) & 0x00000007ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RX_SIGDET_LF_THRESHOLD_G3_SET(x) \
   ((x) & 0x00000007ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_3_RX_SIGDET_LF_THRESHOLD_G3_MODIFY(r, x) \
   (((x) & 0x00000007ul) | ((r) & 0xfffffff8ul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN3_4 */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN3_4 */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN3_4.RSVDP_31 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_RSVDP_31_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_RSVDP_31_LSB 29u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_RSVDP_31_WIDTH 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_RSVDP_31_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_RSVDP_31_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_RSVDP_31_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_RSVDP_31_FIELD_MASK 0xe0000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_RSVDP_31_GET(x) \
   (((x) & 0xe0000000ul) >> 29)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_RSVDP_31_SET(x) \
   (((x) << 29) & 0xe0000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_RSVDP_31_MODIFY(r, x) \
   ((((x) << 29) & 0xe0000000ul) | ((r) & 0x1ffffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN3_4.TX_EQ_PRE_G3 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_EQ_PRE_G3_MSB 28u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_EQ_PRE_G3_LSB 24u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_EQ_PRE_G3_WIDTH 5u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_EQ_PRE_G3_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_EQ_PRE_G3_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_EQ_PRE_G3_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_EQ_PRE_G3_FIELD_MASK 0x1f000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_EQ_PRE_G3_GET(x) \
   (((x) & 0x1f000000ul) >> 24)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_EQ_PRE_G3_SET(x) \
   (((x) << 24) & 0x1f000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_EQ_PRE_G3_MODIFY(r, x) \
   ((((x) << 24) & 0x1f000000ul) | ((r) & 0xe0fffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN3_4.RSVDP_23 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_RSVDP_23_MSB 23u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_RSVDP_23_LSB 21u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_RSVDP_23_WIDTH 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_RSVDP_23_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_RSVDP_23_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_RSVDP_23_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_RSVDP_23_FIELD_MASK 0x00e00000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_RSVDP_23_GET(x) \
   (((x) & 0x00e00000ul) >> 21)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_RSVDP_23_SET(x) \
   (((x) << 21) & 0x00e00000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_RSVDP_23_MODIFY(r, x) \
   ((((x) << 21) & 0x00e00000ul) | ((r) & 0xff1ffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN3_4.TX_EQ_POST_G3 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_EQ_POST_G3_MSB 20u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_EQ_POST_G3_LSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_EQ_POST_G3_WIDTH 5u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_EQ_POST_G3_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_EQ_POST_G3_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_EQ_POST_G3_RESET 0x04u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_EQ_POST_G3_FIELD_MASK 0x001f0000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_EQ_POST_G3_GET(x) \
   (((x) & 0x001f0000ul) >> 16)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_EQ_POST_G3_SET(x) \
   (((x) << 16) & 0x001f0000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_EQ_POST_G3_MODIFY(r, x) \
   ((((x) << 16) & 0x001f0000ul) | ((r) & 0xffe0fffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN3_4.TX_EQ_OVER_G3 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_EQ_OVER_G3_MSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_EQ_OVER_G3_LSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_EQ_OVER_G3_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_EQ_OVER_G3_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_EQ_OVER_G3_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_EQ_OVER_G3_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_EQ_OVER_G3_FIELD_MASK 0x00008000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_EQ_OVER_G3_GET(x) \
   (((x) & 0x00008000ul) >> 15)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_EQ_OVER_G3_SET(x) \
   (((x) << 15) & 0x00008000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_EQ_OVER_G3_MODIFY(r, x) \
   ((((x) << 15) & 0x00008000ul) | ((r) & 0xffff7ffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN3_4.RSVDP_14 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_RSVDP_14_MSB 14u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_RSVDP_14_LSB 14u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_RSVDP_14_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_RSVDP_14_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_RSVDP_14_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_RSVDP_14_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_RSVDP_14_FIELD_MASK 0x00004000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_RSVDP_14_GET(x) \
   (((x) & 0x00004000ul) >> 14)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_RSVDP_14_SET(x) \
   (((x) << 14) & 0x00004000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_RSVDP_14_MODIFY(r, x) \
   ((((x) << 14) & 0x00004000ul) | ((r) & 0xffffbffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN3_4.TX_EQ_MAIN_G3 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_EQ_MAIN_G3_MSB 13u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_EQ_MAIN_G3_LSB 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_EQ_MAIN_G3_WIDTH 6u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_EQ_MAIN_G3_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_EQ_MAIN_G3_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_EQ_MAIN_G3_RESET 0x14u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_EQ_MAIN_G3_FIELD_MASK 0x00003f00ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_EQ_MAIN_G3_GET(x) \
   (((x) & 0x00003f00ul) >> 8)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_EQ_MAIN_G3_SET(x) \
   (((x) << 8) & 0x00003f00ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_EQ_MAIN_G3_MODIFY(r, x) \
   ((((x) << 8) & 0x00003f00ul) | ((r) & 0xffffc0fful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN3_4.TX_MISC_G3 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_MISC_G3_MSB 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_MISC_G3_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_MISC_G3_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_MISC_G3_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_MISC_G3_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_MISC_G3_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_MISC_G3_FIELD_MASK 0x000000fful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_MISC_G3_GET(x) \
   ((x) & 0x000000fful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_MISC_G3_SET(x) \
   ((x) & 0x000000fful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_4_TX_MISC_G3_MODIFY(r, x) \
   (((x) & 0x000000fful) | ((r) & 0xffffff00ul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN4_1 */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN4_1 */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN4_1.RSVDP_31 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RSVDP_31_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RSVDP_31_LSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RSVDP_31_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RSVDP_31_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RSVDP_31_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RSVDP_31_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RSVDP_31_FIELD_MASK 0x80000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RSVDP_31_GET(x) \
   (((x) & 0x80000000ul) >> 31)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RSVDP_31_SET(x) \
   (((x) << 31) & 0x80000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RSVDP_31_MODIFY(r, x) \
   ((((x) << 31) & 0x80000000ul) | ((r) & 0x7ffffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN4_1.RX_EQ_CTLE_POLE_G4 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_EQ_CTLE_POLE_G4_MSB 30u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_EQ_CTLE_POLE_G4_LSB 29u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_EQ_CTLE_POLE_G4_WIDTH 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_EQ_CTLE_POLE_G4_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_EQ_CTLE_POLE_G4_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_EQ_CTLE_POLE_G4_RESET 0x2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_EQ_CTLE_POLE_G4_FIELD_MASK 0x60000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_EQ_CTLE_POLE_G4_GET(x) \
   (((x) & 0x60000000ul) >> 29)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_EQ_CTLE_POLE_G4_SET(x) \
   (((x) << 29) & 0x60000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_EQ_CTLE_POLE_G4_MODIFY(r, x) \
   ((((x) << 29) & 0x60000000ul) | ((r) & 0x9ffffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN4_1.RX_EQ_CTLE_BOOT_G4 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_EQ_CTLE_BOOT_G4_MSB 28u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_EQ_CTLE_BOOT_G4_LSB 24u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_EQ_CTLE_BOOT_G4_WIDTH 5u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_EQ_CTLE_BOOT_G4_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_EQ_CTLE_BOOT_G4_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_EQ_CTLE_BOOT_G4_RESET 0x0bu
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_EQ_CTLE_BOOT_G4_FIELD_MASK 0x1f000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_EQ_CTLE_BOOT_G4_GET(x) \
   (((x) & 0x1f000000ul) >> 24)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_EQ_CTLE_BOOT_G4_SET(x) \
   (((x) << 24) & 0x1f000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_EQ_CTLE_BOOT_G4_MODIFY(r, x) \
   ((((x) << 24) & 0x1f000000ul) | ((r) & 0xe0fffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN4_1.RSVDP_23 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RSVDP_23_MSB 23u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RSVDP_23_LSB 22u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RSVDP_23_WIDTH 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RSVDP_23_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RSVDP_23_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RSVDP_23_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RSVDP_23_FIELD_MASK 0x00c00000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RSVDP_23_GET(x) \
   (((x) & 0x00c00000ul) >> 22)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RSVDP_23_SET(x) \
   (((x) << 22) & 0x00c00000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RSVDP_23_MODIFY(r, x) \
   ((((x) << 22) & 0x00c00000ul) | ((r) & 0xff3ffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN4_1.RX_EQ_ATT_LVL_G4 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_EQ_ATT_LVL_G4_MSB 21u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_EQ_ATT_LVL_G4_LSB 19u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_EQ_ATT_LVL_G4_WIDTH 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_EQ_ATT_LVL_G4_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_EQ_ATT_LVL_G4_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_EQ_ATT_LVL_G4_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_EQ_ATT_LVL_G4_FIELD_MASK 0x00380000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_EQ_ATT_LVL_G4_GET(x) \
   (((x) & 0x00380000ul) >> 19)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_EQ_ATT_LVL_G4_SET(x) \
   (((x) << 19) & 0x00380000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_EQ_ATT_LVL_G4_MODIFY(r, x) \
   ((((x) << 19) & 0x00380000ul) | ((r) & 0xffc7fffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN4_1.RX_EQ_AFE_RATE_G4 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_EQ_AFE_RATE_G4_MSB 18u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_EQ_AFE_RATE_G4_LSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_EQ_AFE_RATE_G4_WIDTH 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_EQ_AFE_RATE_G4_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_EQ_AFE_RATE_G4_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_EQ_AFE_RATE_G4_RESET 0x3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_EQ_AFE_RATE_G4_FIELD_MASK 0x00070000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_EQ_AFE_RATE_G4_GET(x) \
   (((x) & 0x00070000ul) >> 16)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_EQ_AFE_RATE_G4_SET(x) \
   (((x) << 16) & 0x00070000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_EQ_AFE_RATE_G4_MODIFY(r, x) \
   ((((x) << 16) & 0x00070000ul) | ((r) & 0xfff8fffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN4_1.RX_DFE_BYPASS_G4 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_DFE_BYPASS_G4_MSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_DFE_BYPASS_G4_LSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_DFE_BYPASS_G4_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_DFE_BYPASS_G4_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_DFE_BYPASS_G4_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_DFE_BYPASS_G4_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_DFE_BYPASS_G4_FIELD_MASK 0x00008000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_DFE_BYPASS_G4_GET(x) \
   (((x) & 0x00008000ul) >> 15)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_DFE_BYPASS_G4_SET(x) \
   (((x) << 15) & 0x00008000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_DFE_BYPASS_G4_MODIFY(r, x) \
   ((((x) << 15) & 0x00008000ul) | ((r) & 0xffff7ffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN4_1.RX_DELTA_IQ_G4 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_DELTA_IQ_G4_MSB 14u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_DELTA_IQ_G4_LSB 11u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_DELTA_IQ_G4_WIDTH 4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_DELTA_IQ_G4_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_DELTA_IQ_G4_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_DELTA_IQ_G4_RESET 0x6u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_DELTA_IQ_G4_FIELD_MASK 0x00007800ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_DELTA_IQ_G4_GET(x) \
   (((x) & 0x00007800ul) >> 11)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_DELTA_IQ_G4_SET(x) \
   (((x) << 11) & 0x00007800ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_DELTA_IQ_G4_MODIFY(r, x) \
   ((((x) << 11) & 0x00007800ul) | ((r) & 0xffff87fful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN4_1.RSVDP_10 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RSVDP_10_MSB 10u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RSVDP_10_LSB 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RSVDP_10_WIDTH 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RSVDP_10_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RSVDP_10_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RSVDP_10_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RSVDP_10_FIELD_MASK 0x00000700ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RSVDP_10_GET(x) \
   (((x) & 0x00000700ul) >> 8)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RSVDP_10_SET(x) \
   (((x) << 8) & 0x00000700ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RSVDP_10_MODIFY(r, x) \
   ((((x) << 8) & 0x00000700ul) | ((r) & 0xfffff8fful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN4_1.RX_CDR_PPM_MAX_G4 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_CDR_PPM_MAX_G4_MSB 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_CDR_PPM_MAX_G4_LSB 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_CDR_PPM_MAX_G4_WIDTH 5u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_CDR_PPM_MAX_G4_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_CDR_PPM_MAX_G4_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_CDR_PPM_MAX_G4_RESET 0x12u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_CDR_PPM_MAX_G4_FIELD_MASK 0x000000f8ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_CDR_PPM_MAX_G4_GET(x) \
   (((x) & 0x000000f8ul) >> 3)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_CDR_PPM_MAX_G4_SET(x) \
   (((x) << 3) & 0x000000f8ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_CDR_PPM_MAX_G4_MODIFY(r, x) \
   ((((x) << 3) & 0x000000f8ul) | ((r) & 0xffffff07ul))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN4_1.RX_ADAPT_SEL_G4 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_ADAPT_SEL_G4_MSB 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_ADAPT_SEL_G4_LSB 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_ADAPT_SEL_G4_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_ADAPT_SEL_G4_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_ADAPT_SEL_G4_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_ADAPT_SEL_G4_RESET 0x1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_ADAPT_SEL_G4_FIELD_MASK 0x00000004ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_ADAPT_SEL_G4_GET(x) \
   (((x) & 0x00000004ul) >> 2)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_ADAPT_SEL_G4_SET(x) \
   (((x) << 2) & 0x00000004ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_ADAPT_SEL_G4_MODIFY(r, x) \
   ((((x) << 2) & 0x00000004ul) | ((r) & 0xfffffffbul))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN4_1.RX_ADAPT_MODE_G4 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_ADAPT_MODE_G4_MSB 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_ADAPT_MODE_G4_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_ADAPT_MODE_G4_WIDTH 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_ADAPT_MODE_G4_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_ADAPT_MODE_G4_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_ADAPT_MODE_G4_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_ADAPT_MODE_G4_FIELD_MASK 0x00000003ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_ADAPT_MODE_G4_GET(x) \
   ((x) & 0x00000003ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_ADAPT_MODE_G4_SET(x) \
   ((x) & 0x00000003ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_1_RX_ADAPT_MODE_G4_MODIFY(r, x) \
   (((x) & 0x00000003ul) | ((r) & 0xfffffffcul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN4_2 */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN4_2 */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN4_2.RSVDP_31 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RSVDP_31_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RSVDP_31_LSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RSVDP_31_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RSVDP_31_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RSVDP_31_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RSVDP_31_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RSVDP_31_FIELD_MASK 0x80000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RSVDP_31_GET(x) \
   (((x) & 0x80000000ul) >> 31)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RSVDP_31_SET(x) \
   (((x) << 31) & 0x80000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RSVDP_31_MODIFY(r, x) \
   ((((x) << 31) & 0x80000000ul) | ((r) & 0x7ffffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN4_2.RX_REF_LD_VAL_G4 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_REF_LD_VAL_G4_MSB 30u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_REF_LD_VAL_G4_LSB 24u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_REF_LD_VAL_G4_WIDTH 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_REF_LD_VAL_G4_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_REF_LD_VAL_G4_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_REF_LD_VAL_G4_RESET 0x11u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_REF_LD_VAL_G4_FIELD_MASK 0x7f000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_REF_LD_VAL_G4_GET(x) \
   (((x) & 0x7f000000ul) >> 24)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_REF_LD_VAL_G4_SET(x) \
   (((x) << 24) & 0x7f000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_REF_LD_VAL_G4_MODIFY(r, x) \
   ((((x) << 24) & 0x7f000000ul) | ((r) & 0x80fffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN4_2.RX_MISC_G4 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_MISC_G4_MSB 23u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_MISC_G4_LSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_MISC_G4_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_MISC_G4_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_MISC_G4_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_MISC_G4_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_MISC_G4_FIELD_MASK 0x00ff0000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_MISC_G4_GET(x) \
   (((x) & 0x00ff0000ul) >> 16)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_MISC_G4_SET(x) \
   (((x) << 16) & 0x00ff0000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_MISC_G4_MODIFY(r, x) \
   ((((x) << 16) & 0x00ff0000ul) | ((r) & 0xff00fffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN4_2.RSVDP_15 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RSVDP_15_MSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RSVDP_15_LSB 14u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RSVDP_15_WIDTH 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RSVDP_15_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RSVDP_15_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RSVDP_15_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RSVDP_15_FIELD_MASK 0x0000c000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RSVDP_15_GET(x) \
   (((x) & 0x0000c000ul) >> 14)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RSVDP_15_SET(x) \
   (((x) << 14) & 0x0000c000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RSVDP_15_MODIFY(r, x) \
   ((((x) << 14) & 0x0000c000ul) | ((r) & 0xffff3ffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN4_2.RX_EQ_VGA2_GAIN_G4 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_EQ_VGA2_GAIN_G4_MSB 13u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_EQ_VGA2_GAIN_G4_LSB 11u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_EQ_VGA2_GAIN_G4_WIDTH 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_EQ_VGA2_GAIN_G4_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_EQ_VGA2_GAIN_G4_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_EQ_VGA2_GAIN_G4_RESET 0x7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_EQ_VGA2_GAIN_G4_FIELD_MASK 0x00003800ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_EQ_VGA2_GAIN_G4_GET(x) \
   (((x) & 0x00003800ul) >> 11)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_EQ_VGA2_GAIN_G4_SET(x) \
   (((x) << 11) & 0x00003800ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_EQ_VGA2_GAIN_G4_MODIFY(r, x) \
   ((((x) << 11) & 0x00003800ul) | ((r) & 0xffffc7fful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN4_2.RX_EQ_VGA1_GAIN_G4 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_EQ_VGA1_GAIN_G4_MSB 10u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_EQ_VGA1_GAIN_G4_LSB 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_EQ_VGA1_GAIN_G4_WIDTH 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_EQ_VGA1_GAIN_G4_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_EQ_VGA1_GAIN_G4_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_EQ_VGA1_GAIN_G4_RESET 0x7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_EQ_VGA1_GAIN_G4_FIELD_MASK 0x00000700ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_EQ_VGA1_GAIN_G4_GET(x) \
   (((x) & 0x00000700ul) >> 8)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_EQ_VGA1_GAIN_G4_SET(x) \
   (((x) << 8) & 0x00000700ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_EQ_VGA1_GAIN_G4_MODIFY(r, x) \
   ((((x) << 8) & 0x00000700ul) | ((r) & 0xfffff8fful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN4_2.RX_EQ_DFE_TAP1_G4 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_EQ_DFE_TAP1_G4_MSB 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_EQ_DFE_TAP1_G4_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_EQ_DFE_TAP1_G4_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_EQ_DFE_TAP1_G4_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_EQ_DFE_TAP1_G4_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_EQ_DFE_TAP1_G4_RESET 0x14u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_EQ_DFE_TAP1_G4_FIELD_MASK 0x000000fful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_EQ_DFE_TAP1_G4_GET(x) \
   ((x) & 0x000000fful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_EQ_DFE_TAP1_G4_SET(x) \
   ((x) & 0x000000fful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_2_RX_EQ_DFE_TAP1_G4_MODIFY(r, x) \
   (((x) & 0x000000fful) | ((r) & 0xffffff00ul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN4_3 */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN4_3 */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN4_3.EXT_SUP_MISC_G4 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_EXT_SUP_MISC_G4_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_EXT_SUP_MISC_G4_LSB 24u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_EXT_SUP_MISC_G4_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_EXT_SUP_MISC_G4_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_EXT_SUP_MISC_G4_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_EXT_SUP_MISC_G4_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_EXT_SUP_MISC_G4_FIELD_MASK 0xff000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_EXT_SUP_MISC_G4_GET(x) \
   (((x) & 0xff000000ul) >> 24)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_EXT_SUP_MISC_G4_SET(x) \
   (((x) << 24) & 0xff000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_EXT_SUP_MISC_G4_MODIFY(r, x) \
   ((((x) << 24) & 0xff000000ul) | ((r) & 0x00fffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN4_3.RSVDP_23 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RSVDP_23_MSB 23u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RSVDP_23_LSB 21u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RSVDP_23_WIDTH 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RSVDP_23_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RSVDP_23_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RSVDP_23_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RSVDP_23_FIELD_MASK 0x00e00000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RSVDP_23_GET(x) \
   (((x) & 0x00e00000ul) >> 21)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RSVDP_23_SET(x) \
   (((x) << 21) & 0x00e00000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RSVDP_23_MODIFY(r, x) \
   ((((x) << 21) & 0x00e00000ul) | ((r) & 0xff1ffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN4_3.RX_VCO_LD_VAL_G4 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RX_VCO_LD_VAL_G4_MSB 20u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RX_VCO_LD_VAL_G4_LSB 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RX_VCO_LD_VAL_G4_WIDTH 13u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RX_VCO_LD_VAL_G4_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RX_VCO_LD_VAL_G4_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RX_VCO_LD_VAL_G4_RESET 0x0550u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RX_VCO_LD_VAL_G4_FIELD_MASK 0x001fff00ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RX_VCO_LD_VAL_G4_GET(x) \
   (((x) & 0x001fff00ul) >> 8)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RX_VCO_LD_VAL_G4_SET(x) \
   (((x) << 8) & 0x001fff00ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RX_VCO_LD_VAL_G4_MODIFY(r, x) \
   ((((x) << 8) & 0x001fff00ul) | ((r) & 0xffe000fful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN4_3.RSVDP_7 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RSVDP_7_MSB 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RSVDP_7_LSB 4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RSVDP_7_WIDTH 4u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RSVDP_7_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RSVDP_7_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RSVDP_7_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RSVDP_7_FIELD_MASK 0x000000f0ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RSVDP_7_GET(x) \
   (((x) & 0x000000f0ul) >> 4)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RSVDP_7_SET(x) \
   (((x) << 4) & 0x000000f0ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RSVDP_7_MODIFY(r, x) \
   ((((x) << 4) & 0x000000f0ul) | ((r) & 0xffffff0ful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN4_3.RX_SIGDET_LFPS_FILTER_EN_G4 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RX_SIGDET_LFPS_FILTER_EN_G4_MSB 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RX_SIGDET_LFPS_FILTER_EN_G4_LSB 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RX_SIGDET_LFPS_FILTER_EN_G4_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RX_SIGDET_LFPS_FILTER_EN_G4_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RX_SIGDET_LFPS_FILTER_EN_G4_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RX_SIGDET_LFPS_FILTER_EN_G4_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RX_SIGDET_LFPS_FILTER_EN_G4_FIELD_MASK 0x00000008ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RX_SIGDET_LFPS_FILTER_EN_G4_GET(x) \
   (((x) & 0x00000008ul) >> 3)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RX_SIGDET_LFPS_FILTER_EN_G4_SET(x) \
   (((x) << 3) & 0x00000008ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RX_SIGDET_LFPS_FILTER_EN_G4_MODIFY(r, x) \
   ((((x) << 3) & 0x00000008ul) | ((r) & 0xfffffff7ul))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN4_3.RX_SIGDET_LF_THRESHOLD_G4 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RX_SIGDET_LF_THRESHOLD_G4_MSB 2u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RX_SIGDET_LF_THRESHOLD_G4_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RX_SIGDET_LF_THRESHOLD_G4_WIDTH 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RX_SIGDET_LF_THRESHOLD_G4_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RX_SIGDET_LF_THRESHOLD_G4_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RX_SIGDET_LF_THRESHOLD_G4_RESET 0x1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RX_SIGDET_LF_THRESHOLD_G4_FIELD_MASK 0x00000007ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RX_SIGDET_LF_THRESHOLD_G4_GET(x) \
   ((x) & 0x00000007ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RX_SIGDET_LF_THRESHOLD_G4_SET(x) \
   ((x) & 0x00000007ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_3_RX_SIGDET_LF_THRESHOLD_G4_MODIFY(r, x) \
   (((x) & 0x00000007ul) | ((r) & 0xfffffff8ul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN4_4 */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN4_4 */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN4_4.RSVDP_31 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_RSVDP_31_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_RSVDP_31_LSB 29u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_RSVDP_31_WIDTH 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_RSVDP_31_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_RSVDP_31_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_RSVDP_31_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_RSVDP_31_FIELD_MASK 0xe0000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_RSVDP_31_GET(x) \
   (((x) & 0xe0000000ul) >> 29)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_RSVDP_31_SET(x) \
   (((x) << 29) & 0xe0000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_RSVDP_31_MODIFY(r, x) \
   ((((x) << 29) & 0xe0000000ul) | ((r) & 0x1ffffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN4_4.TX_EQ_PRE_G4 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_EQ_PRE_G4_MSB 28u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_EQ_PRE_G4_LSB 24u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_EQ_PRE_G4_WIDTH 5u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_EQ_PRE_G4_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_EQ_PRE_G4_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_EQ_PRE_G4_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_EQ_PRE_G4_FIELD_MASK 0x1f000000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_EQ_PRE_G4_GET(x) \
   (((x) & 0x1f000000ul) >> 24)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_EQ_PRE_G4_SET(x) \
   (((x) << 24) & 0x1f000000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_EQ_PRE_G4_MODIFY(r, x) \
   ((((x) << 24) & 0x1f000000ul) | ((r) & 0xe0fffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN4_4.RSVDP_23 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_RSVDP_23_MSB 23u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_RSVDP_23_LSB 21u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_RSVDP_23_WIDTH 3u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_RSVDP_23_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_RSVDP_23_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_RSVDP_23_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_RSVDP_23_FIELD_MASK 0x00e00000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_RSVDP_23_GET(x) \
   (((x) & 0x00e00000ul) >> 21)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_RSVDP_23_SET(x) \
   (((x) << 21) & 0x00e00000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_RSVDP_23_MODIFY(r, x) \
   ((((x) << 21) & 0x00e00000ul) | ((r) & 0xff1ffffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN4_4.TX_EQ_POST_G4 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_EQ_POST_G4_MSB 20u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_EQ_POST_G4_LSB 16u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_EQ_POST_G4_WIDTH 5u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_EQ_POST_G4_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_EQ_POST_G4_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_EQ_POST_G4_RESET 0x04u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_EQ_POST_G4_FIELD_MASK 0x001f0000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_EQ_POST_G4_GET(x) \
   (((x) & 0x001f0000ul) >> 16)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_EQ_POST_G4_SET(x) \
   (((x) << 16) & 0x001f0000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_EQ_POST_G4_MODIFY(r, x) \
   ((((x) << 16) & 0x001f0000ul) | ((r) & 0xffe0fffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN4_4.TX_EQ_OVER_G4 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_EQ_OVER_G4_MSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_EQ_OVER_G4_LSB 15u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_EQ_OVER_G4_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_EQ_OVER_G4_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_EQ_OVER_G4_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_EQ_OVER_G4_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_EQ_OVER_G4_FIELD_MASK 0x00008000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_EQ_OVER_G4_GET(x) \
   (((x) & 0x00008000ul) >> 15)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_EQ_OVER_G4_SET(x) \
   (((x) << 15) & 0x00008000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_EQ_OVER_G4_MODIFY(r, x) \
   ((((x) << 15) & 0x00008000ul) | ((r) & 0xffff7ffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN4_4.RSVDP_14 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_RSVDP_14_MSB 14u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_RSVDP_14_LSB 14u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_RSVDP_14_WIDTH 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_RSVDP_14_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_RSVDP_14_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_RSVDP_14_RESET 0x0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_RSVDP_14_FIELD_MASK 0x00004000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_RSVDP_14_GET(x) \
   (((x) & 0x00004000ul) >> 14)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_RSVDP_14_SET(x) \
   (((x) << 14) & 0x00004000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_RSVDP_14_MODIFY(r, x) \
   ((((x) << 14) & 0x00004000ul) | ((r) & 0xffffbffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN4_4.TX_EQ_MAIN_G4 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_EQ_MAIN_G4_MSB 13u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_EQ_MAIN_G4_LSB 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_EQ_MAIN_G4_WIDTH 6u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_EQ_MAIN_G4_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_EQ_MAIN_G4_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_EQ_MAIN_G4_RESET 0x14u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_EQ_MAIN_G4_FIELD_MASK 0x00003f00ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_EQ_MAIN_G4_GET(x) \
   (((x) & 0x00003f00ul) >> 8)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_EQ_MAIN_G4_SET(x) \
   (((x) << 8) & 0x00003f00ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_EQ_MAIN_G4_MODIFY(r, x) \
   ((((x) << 8) & 0x00003f00ul) | ((r) & 0xffffc0fful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN4_4.TX_MISC_G4 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_MISC_G4_MSB 7u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_MISC_G4_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_MISC_G4_WIDTH 8u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_MISC_G4_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_MISC_G4_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_MISC_G4_RESET 0x00u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_MISC_G4_FIELD_MASK 0x000000fful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_MISC_G4_GET(x) \
   ((x) & 0x000000fful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_MISC_G4_SET(x) \
   ((x) & 0x000000fful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_4_TX_MISC_G4_MODIFY(r, x) \
   (((x) & 0x000000fful) | ((r) & 0xffffff00ul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN1_5 */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN1_5 */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN1_5.RSVDP_31 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_5_RSVDP_31_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_5_RSVDP_31_LSB 12u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_5_RSVDP_31_WIDTH 20u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_5_RSVDP_31_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_5_RSVDP_31_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_5_RSVDP_31_RESET 0x00000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_5_RSVDP_31_FIELD_MASK 0xfffff000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_5_RSVDP_31_GET(x) \
   (((x) & 0xfffff000ul) >> 12)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_5_RSVDP_31_SET(x) \
   (((x) << 12) & 0xfffff000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_5_RSVDP_31_MODIFY(r, x) \
   ((((x) << 12) & 0xfffff000ul) | ((r) & 0x00000ffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN1_5.RX_CDR_VCO_CONFIG_G1 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_5_RX_CDR_VCO_CONFIG_G1_MSB 11u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_5_RX_CDR_VCO_CONFIG_G1_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_5_RX_CDR_VCO_CONFIG_G1_WIDTH 12u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_5_RX_CDR_VCO_CONFIG_G1_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_5_RX_CDR_VCO_CONFIG_G1_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_5_RX_CDR_VCO_CONFIG_G1_RESET 0x000u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_5_RX_CDR_VCO_CONFIG_G1_FIELD_MASK 0x00000ffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_5_RX_CDR_VCO_CONFIG_G1_GET(x) \
   ((x) & 0x00000ffful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_5_RX_CDR_VCO_CONFIG_G1_SET(x) \
   ((x) & 0x00000ffful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN1_5_RX_CDR_VCO_CONFIG_G1_MODIFY(r, x) \
   (((x) & 0x00000ffful) | ((r) & 0xfffff000ul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN2_5 */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN2_5 */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN2_5.RSVDP_31 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_5_RSVDP_31_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_5_RSVDP_31_LSB 12u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_5_RSVDP_31_WIDTH 20u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_5_RSVDP_31_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_5_RSVDP_31_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_5_RSVDP_31_RESET 0x00000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_5_RSVDP_31_FIELD_MASK 0xfffff000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_5_RSVDP_31_GET(x) \
   (((x) & 0xfffff000ul) >> 12)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_5_RSVDP_31_SET(x) \
   (((x) << 12) & 0xfffff000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_5_RSVDP_31_MODIFY(r, x) \
   ((((x) << 12) & 0xfffff000ul) | ((r) & 0x00000ffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN2_5.RX_CDR_VCO_CONFIG_G2 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_5_RX_CDR_VCO_CONFIG_G2_MSB 11u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_5_RX_CDR_VCO_CONFIG_G2_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_5_RX_CDR_VCO_CONFIG_G2_WIDTH 12u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_5_RX_CDR_VCO_CONFIG_G2_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_5_RX_CDR_VCO_CONFIG_G2_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_5_RX_CDR_VCO_CONFIG_G2_RESET 0x000u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_5_RX_CDR_VCO_CONFIG_G2_FIELD_MASK 0x00000ffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_5_RX_CDR_VCO_CONFIG_G2_GET(x) \
   ((x) & 0x00000ffful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_5_RX_CDR_VCO_CONFIG_G2_SET(x) \
   ((x) & 0x00000ffful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN2_5_RX_CDR_VCO_CONFIG_G2_MODIFY(r, x) \
   (((x) & 0x00000ffful) | ((r) & 0xfffff000ul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN3_5 */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN3_5 */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN3_5.RSVDP_31 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_5_RSVDP_31_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_5_RSVDP_31_LSB 12u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_5_RSVDP_31_WIDTH 20u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_5_RSVDP_31_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_5_RSVDP_31_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_5_RSVDP_31_RESET 0x00000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_5_RSVDP_31_FIELD_MASK 0xfffff000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_5_RSVDP_31_GET(x) \
   (((x) & 0xfffff000ul) >> 12)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_5_RSVDP_31_SET(x) \
   (((x) << 12) & 0xfffff000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_5_RSVDP_31_MODIFY(r, x) \
   ((((x) << 12) & 0xfffff000ul) | ((r) & 0x00000ffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN3_5.RX_CDR_VCO_CONFIG_G3 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_5_RX_CDR_VCO_CONFIG_G3_MSB 11u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_5_RX_CDR_VCO_CONFIG_G3_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_5_RX_CDR_VCO_CONFIG_G3_WIDTH 12u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_5_RX_CDR_VCO_CONFIG_G3_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_5_RX_CDR_VCO_CONFIG_G3_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_5_RX_CDR_VCO_CONFIG_G3_RESET 0x003u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_5_RX_CDR_VCO_CONFIG_G3_FIELD_MASK 0x00000ffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_5_RX_CDR_VCO_CONFIG_G3_GET(x) \
   ((x) & 0x00000ffful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_5_RX_CDR_VCO_CONFIG_G3_SET(x) \
   ((x) & 0x00000ffful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN3_5_RX_CDR_VCO_CONFIG_G3_MODIFY(r, x) \
   (((x) & 0x00000ffful) | ((r) & 0xfffff000ul))

/* Register type: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN4_5 */
/* Register template: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN4_5 */
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN4_5.RSVDP_31 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_5_RSVDP_31_MSB 31u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_5_RSVDP_31_LSB 12u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_5_RSVDP_31_WIDTH 20u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_5_RSVDP_31_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_5_RSVDP_31_WRITE_ACCESS 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_5_RSVDP_31_RESET 0x00000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_5_RSVDP_31_FIELD_MASK 0xfffff000ul
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_5_RSVDP_31_GET(x) \
   (((x) & 0xfffff000ul) >> 12)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_5_RSVDP_31_SET(x) \
   (((x) << 12) & 0xfffff000ul)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_5_RSVDP_31_MODIFY(r, x) \
   ((((x) << 12) & 0xfffff000ul) | ((r) & 0x00000ffful))
/* Field member: DWC_pcie_subsystem_custom_APB_Slave::subsystem::PCIE_PHY_EXT_RX_CTRL_GEN4_5.RX_CDR_VCO_CONFIG_G4 */
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_5_RX_CDR_VCO_CONFIG_G4_MSB 11u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_5_RX_CDR_VCO_CONFIG_G4_LSB 0u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_5_RX_CDR_VCO_CONFIG_G4_WIDTH 12u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_5_RX_CDR_VCO_CONFIG_G4_READ_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_5_RX_CDR_VCO_CONFIG_G4_WRITE_ACCESS 1u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_5_RX_CDR_VCO_CONFIG_G4_RESET 0x003u
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_5_RX_CDR_VCO_CONFIG_G4_FIELD_MASK 0x00000ffful
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_5_RX_CDR_VCO_CONFIG_G4_GET(x) \
   ((x) & 0x00000ffful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_5_RX_CDR_VCO_CONFIG_G4_SET(x) \
   ((x) & 0x00000ffful)
#define DWC_PCIE_SUBSYSTEM_CUSTOM_APB_SLAVE_SUBSYSTEM_PCIE_PHY_EXT_RX_CTRL_GEN4_5_RX_CDR_VCO_CONFIG_G4_MODIFY(r, x) \
   (((x) & 0x00000ffful) | ((r) & 0xfffff000ul))

/* ####################################################################### */
/*        TYPE DEFINITIONS                                                 */
/* ####################################################################### */

/* Typedef for Group: DWC_pcie_subsystem_custom_APB_Slave::subsystem       */
typedef struct {
   uint8_t _pad0[0x50];
   volatile uint32_t PE0_GEN_CTRL_1; /**< Offset 0x50 (R/W) */
   volatile uint32_t PE0_GEN_CTRL_2; /**< Offset 0x54 (R/W) */
   volatile uint32_t PE0_GEN_CTRL_3; /**< Offset 0x58 (R/W) */
   volatile uint32_t PE0_GEN_CTRL_4; /**< Offset 0x5c (R/W) */
   volatile uint32_t PE0_PM_CTRL; /**< Offset 0x60 (R/W) */
   volatile uint32_t PE0_PM_STS; /**< Offset 0x64 (R/W) */
   uint8_t _pad1[0x8];
   volatile uint32_t PE0_TX_MSG_HDR_1; /**< Offset 0x70 (R/W) */
   volatile uint32_t PE0_TX_MSG_HDR_2; /**< Offset 0x74 (R/W) */
   volatile uint32_t PE0_TX_MSG_HDR_3; /**< Offset 0x78 (R/W) */
   volatile uint32_t PE0_TX_MSG_HDR_4; /**< Offset 0x7c (R/W) */
   volatile uint32_t PE0_TX_MSG_REQ; /**< Offset 0x80 (R/W) */
   uint8_t _pad2[0x4];
   uint32_t PE0_RX_MSG_DATA_1; /**< Offset 0x88 (R) */
   uint32_t PE0_RX_MSG_DATA_2; /**< Offset 0x8c (R) */
   uint32_t PE0_RX_MSG_HDR_1; /**< Offset 0x90 (R) */
   uint32_t PE0_RX_MSG_HDR_2; /**< Offset 0x94 (R) */
   uint32_t PE0_RX_MSG_HDR_3; /**< Offset 0x98 (R) */
   uint32_t PE0_RX_MSG_HDR_4; /**< Offset 0x9c (R) */
   volatile uint32_t PE0_RX_MSG_STS; /**< Offset 0xa0 (R/W) */
   uint32_t PE0_RX_MSG_CAP_CTRL; /**< Offset 0xa4 (R) */
   volatile uint32_t PE0_RX_MSG_INT_CTRL; /**< Offset 0xa8 (R/W) */
   uint8_t _pad3[0x4];
   uint32_t PE0_LINK_DBG_1; /**< Offset 0xb0 (R) */
   uint32_t PE0_LINK_DBG_2; /**< Offset 0xb4 (R) */
   uint8_t _pad4[0x28];
   volatile uint32_t PE0_ERR_STS; /**< Offset 0xe0 (R/W) */
   volatile uint32_t PE0_ERR_INT_CTRL; /**< Offset 0xe4 (R/W) */
   volatile uint32_t PE0_INT_STS; /**< Offset 0xe8 (R/W) */
   volatile uint32_t PE0_MSI_GEN_CTRL; /**< Offset 0xec (R/W) */
   volatile uint32_t PE0_FSM_TRACK_1; /**< Offset 0xf0 (R/W) */
   uint32_t PE0_FSM_TRACK_2; /**< Offset 0xf4 (R) */
   uint32_t PE0_FSM_TRACK_3; /**< Offset 0xf8 (R) */
   uint8_t _pad5[0x154];
   volatile uint32_t PE1_GEN_CTRL_1; /**< Offset 0x250 (R/W) */
   volatile uint32_t PE1_GEN_CTRL_2; /**< Offset 0x254 (R/W) */
   volatile uint32_t PE1_GEN_CTRL_3; /**< Offset 0x258 (R/W) */
   volatile uint32_t PE1_GEN_CTRL_4; /**< Offset 0x25c (R/W) */
   volatile uint32_t PE1_PM_CTRL; /**< Offset 0x260 (R/W) */
   volatile uint32_t PE1_PM_STS; /**< Offset 0x264 (R/W) */
   uint8_t _pad6[0x8];
   volatile uint32_t PE1_TX_MSG_HDR_1; /**< Offset 0x270 (R/W) */
   volatile uint32_t PE1_TX_MSG_HDR_2; /**< Offset 0x274 (R/W) */
   volatile uint32_t PE1_TX_MSG_HDR_3; /**< Offset 0x278 (R/W) */
   volatile uint32_t PE1_TX_MSG_HDR_4; /**< Offset 0x27c (R/W) */
   volatile uint32_t PE1_TX_MSG_REQ; /**< Offset 0x280 (R/W) */
   uint8_t _pad7[0x4];
   uint32_t PE1_RX_MSG_DATA_1; /**< Offset 0x288 (R) */
   uint32_t PE1_RX_MSG_DATA_2; /**< Offset 0x28c (R) */
   uint32_t PE1_RX_MSG_HDR_1; /**< Offset 0x290 (R) */
   uint32_t PE1_RX_MSG_HDR_2; /**< Offset 0x294 (R) */
   uint32_t PE1_RX_MSG_HDR_3; /**< Offset 0x298 (R) */
   uint32_t PE1_RX_MSG_HDR_4; /**< Offset 0x29c (R) */
   volatile uint32_t PE1_RX_MSG_STS; /**< Offset 0x2a0 (R/W) */
   uint32_t PE1_RX_MSG_CAP_CTRL; /**< Offset 0x2a4 (R) */
   volatile uint32_t PE1_RX_MSG_INT_CTRL; /**< Offset 0x2a8 (R/W) */
   uint8_t _pad8[0x4];
   uint32_t PE1_LINK_DBG_1; /**< Offset 0x2b0 (R) */
   uint32_t PE1_LINK_DBG_2; /**< Offset 0x2b4 (R) */
   uint8_t _pad9[0x28];
   volatile uint32_t PE1_ERR_STS; /**< Offset 0x2e0 (R/W) */
   volatile uint32_t PE1_ERR_INT_CTRL; /**< Offset 0x2e4 (R/W) */
   volatile uint32_t PE1_INT_STS; /**< Offset 0x2e8 (R/W) */
   volatile uint32_t PE1_MSI_GEN_CTRL; /**< Offset 0x2ec (R/W) */
   volatile uint32_t PE1_FSM_TRACK_1; /**< Offset 0x2f0 (R/W) */
   uint32_t PE1_FSM_TRACK_2; /**< Offset 0x2f4 (R) */
   uint32_t PE1_FSM_TRACK_3; /**< Offset 0x2f8 (R) */
   uint8_t _pad10[0xb04];
   uint32_t PCIE_SUBSYSTEM_VERSION; /**< Offset 0xe00 (R) */
   volatile uint32_t APB_CLKFREQ_TIMEOUT; /**< Offset 0xe04 (R/W) */
   uint8_t _pad11[0x44];
   volatile uint32_t SS_RST_CTRL_1; /**< Offset 0xe4c (R/W) */
   uint8_t _pad12[0x1b0];
   volatile uint32_t PCIE_PHY_COMMON_CTRL; /**< Offset 0x1000 (R/W) */
   uint8_t _pad13[0xc];
   volatile uint32_t PCIE_PHY0_GEN_CTRL_1; /**< Offset 0x1010 (R/W) */
   volatile uint32_t PCIE_PHY0_GEN_CTRL_2; /**< Offset 0x1014 (R/W) */
   volatile uint32_t PCIE_PHY0_MPLLA_CTRL; /**< Offset 0x1018 (R/W) */
   volatile uint32_t PCIE_PHY0_MPLLB_CTRL; /**< Offset 0x101c (R/W) */
   volatile uint32_t PCIE_PHY1_GEN_CTRL_1; /**< Offset 0x1020 (R/W) */
   volatile uint32_t PCIE_PHY1_GEN_CTRL_2; /**< Offset 0x1024 (R/W) */
   volatile uint32_t PCIE_PHY1_MPLLA_CTRL; /**< Offset 0x1028 (R/W) */
   volatile uint32_t PCIE_PHY1_MPLLB_CTRL; /**< Offset 0x102c (R/W) */
   uint8_t _pad14[0x60];
   volatile uint32_t PCIE_PHY_MPLLA_CTRL_1; /**< Offset 0x1090 (R/W) */
   volatile uint32_t PCIE_PHY_MPLLA_CTRL_2; /**< Offset 0x1094 (R/W) */
   volatile uint32_t PCIE_PHY_MPLLA_CTRL_3; /**< Offset 0x1098 (R/W) */
   volatile uint32_t PCIE_PHY_MPLLA_CTRL_4; /**< Offset 0x109c (R/W) */
   volatile uint32_t PCIE_PHY_MPLLA_CTRL_5; /**< Offset 0x10a0 (R/W) */
   volatile uint32_t PCIE_PHY_MPLLA_CTRL_6; /**< Offset 0x10a4 (R/W) */
   volatile uint32_t PCIE_PHY_MPLLA_CTRL_7; /**< Offset 0x10a8 (R/W) */
   uint8_t _pad15[0x4];
   volatile uint32_t PCIE_PHY_MPLLB_CTRL_1; /**< Offset 0x10b0 (R/W) */
   volatile uint32_t PCIE_PHY_MPLLB_CTRL_2; /**< Offset 0x10b4 (R/W) */
   volatile uint32_t PCIE_PHY_MPLLB_CTRL_3; /**< Offset 0x10b8 (R/W) */
   volatile uint32_t PCIE_PHY_MPLLB_CTRL_4; /**< Offset 0x10bc (R/W) */
   volatile uint32_t PCIE_PHY_MPLLB_CTRL_5; /**< Offset 0x10c0 (R/W) */
   volatile uint32_t PCIE_PHY_MPLLB_CTRL_6; /**< Offset 0x10c4 (R/W) */
   volatile uint32_t PCIE_PHY_MPLLB_CTRL_7; /**< Offset 0x10c8 (R/W) */
   uint8_t _pad16[0x4];
   volatile uint32_t PCIE_PHY_EXT_GEN_CTRL_1; /**< Offset 0x10d0 (R/W) */
   volatile uint32_t PCIE_PHY_EXT_GEN_CTRL_2; /**< Offset 0x10d4 (R/W) */
   volatile uint32_t PCIE_PHY1_MODE1_LANE_CTRL; /**< Offset 0x10d8 (R/W) */
   uint8_t _pad17[0x4];
   volatile uint32_t PCIE_PHY_EXT_RX_CTRL_GEN1_1; /**< Offset 0x10e0 (R/W) */
   volatile uint32_t PCIE_PHY_EXT_RX_CTRL_GEN1_2; /**< Offset 0x10e4 (R/W) */
   uint8_t _pad18[0x4];
   volatile uint32_t PCIE_PHY_EXT_RX_CTRL_GEN1_4; /**< Offset 0x10ec (R/W) */
   volatile uint32_t PCIE_PHY_EXT_RX_CTRL_GEN2_1; /**< Offset 0x10f0 (R/W) */
   volatile uint32_t PCIE_PHY_EXT_RX_CTRL_GEN2_2; /**< Offset 0x10f4 (R/W) */
   volatile uint32_t PCIE_PHY_EXT_RX_CTRL_GEN2_3; /**< Offset 0x10f8 (R/W) */
   volatile uint32_t PCIE_PHY_EXT_RX_CTRL_GEN2_4; /**< Offset 0x10fc (R/W) */
   volatile uint32_t PCIE_PHY_EXT_RX_CTRL_GEN3_1; /**< Offset 0x1100 (R/W) */
   volatile uint32_t PCIE_PHY_EXT_RX_CTRL_GEN3_2; /**< Offset 0x1104 (R/W) */
   volatile uint32_t PCIE_PHY_EXT_RX_CTRL_GEN3_3; /**< Offset 0x1108 (R/W) */
   volatile uint32_t PCIE_PHY_EXT_RX_CTRL_GEN3_4; /**< Offset 0x110c (R/W) */
   volatile uint32_t PCIE_PHY_EXT_RX_CTRL_GEN4_1; /**< Offset 0x1110 (R/W) */
   volatile uint32_t PCIE_PHY_EXT_RX_CTRL_GEN4_2; /**< Offset 0x1114 (R/W) */
   volatile uint32_t PCIE_PHY_EXT_RX_CTRL_GEN4_3; /**< Offset 0x1118 (R/W) */
   volatile uint32_t PCIE_PHY_EXT_RX_CTRL_GEN4_4; /**< Offset 0x111c (R/W) */
   volatile uint32_t PCIE_PHY_EXT_RX_CTRL_GEN1_5; /**< Offset 0x1120 (R/W) */
   volatile uint32_t PCIE_PHY_EXT_RX_CTRL_GEN2_5; /**< Offset 0x1124 (R/W) */
   volatile uint32_t PCIE_PHY_EXT_RX_CTRL_GEN3_5; /**< Offset 0x1128 (R/W) */
   volatile uint32_t PCIE_PHY_EXT_RX_CTRL_GEN4_5; /**< Offset 0x112c (R/W) */
   uint8_t _pad19[0xd0];
} DWC_pcie_subsystem_custom_APB_Slave_subsystem,
  *PTR_DWC_pcie_subsystem_custom_APB_Slave_subsystem;

/* Typedef for Addressmap: DWC_pcie_subsystem_custom_APB_Slave             */
typedef struct {
   DWC_pcie_subsystem_custom_APB_Slave_subsystem subsystem; /**< Offset 0x0 (R/W) */
} DWC_pcie_subsystem_custom_APB_Slave, *PTR_DWC_pcie_subsystem_custom_APB_Slave;

#endif
