+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                 ;
+---------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                             ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+---------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; bcd_to_7seg_inst                                                                                                                      ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|bcd_decenas                                                                                                                ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|bcd_unidades                                                                                                               ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|decenas_counter|load_mux                                                                                                   ; 9     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|decenas_counter|enable_mux                                                                                                 ; 9     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|decenas_counter|borrow_mux                                                                                                 ; 9     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|decenas_counter|decrementer|FULL_ADDER_ARRAY[3].full_adder_inst                                                            ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|decenas_counter|decrementer|FULL_ADDER_ARRAY[2].full_adder_inst                                                            ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|decenas_counter|decrementer|FULL_ADDER_ARRAY[1].full_adder_inst                                                            ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|decenas_counter|decrementer|FULL_ADDER_ARRAY[0].full_adder_inst                                                            ; 3     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|decenas_counter|decrementer                                                                                                ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|decenas_counter|borrow_comparator                                                                                          ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|decenas_counter|contador_reg|DFF_ARRAY[3].dff_cell                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|decenas_counter|contador_reg|DFF_ARRAY[2].dff_cell                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|decenas_counter|contador_reg|DFF_ARRAY[1].dff_cell                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|decenas_counter|contador_reg|DFF_ARRAY[0].dff_cell                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|decenas_counter|contador_reg                                                                                               ; 6     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|decenas_counter                                                                                                            ; 8     ; 4              ; 0            ; 4              ; 9      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|unidades_counter|load_mux                                                                                                  ; 9     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|unidades_counter|enable_mux                                                                                                ; 9     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|unidades_counter|borrow_mux                                                                                                ; 9     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|unidades_counter|decrementer|FULL_ADDER_ARRAY[3].full_adder_inst                                                           ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|unidades_counter|decrementer|FULL_ADDER_ARRAY[2].full_adder_inst                                                           ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|unidades_counter|decrementer|FULL_ADDER_ARRAY[1].full_adder_inst                                                           ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|unidades_counter|decrementer|FULL_ADDER_ARRAY[0].full_adder_inst                                                           ; 3     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|unidades_counter|decrementer                                                                                               ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|unidades_counter|borrow_comparator                                                                                         ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|unidades_counter|contador_reg|DFF_ARRAY[3].dff_cell                                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|unidades_counter|contador_reg|DFF_ARRAY[2].dff_cell                                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|unidades_counter|contador_reg|DFF_ARRAY[1].dff_cell                                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|unidades_counter|contador_reg|DFF_ARRAY[0].dff_cell                                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|unidades_counter|contador_reg                                                                                              ; 6     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|unidades_counter                                                                                                           ; 8     ; 4              ; 0            ; 4              ; 9      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|decenas_zero_comparator                                                                                                    ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|unidades_zero_comparator                                                                                                   ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|terminal_count_mux                                                                                            ; 53    ; 26             ; 0            ; 26             ; 26     ; 26              ; 26            ; 26              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|enable_mux                                                                                                    ; 53    ; 0              ; 0            ; 0              ; 26     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|incrementer|FULL_ADDER_ARRAY[25].full_adder_inst                                                              ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|incrementer|FULL_ADDER_ARRAY[24].full_adder_inst                                                              ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|incrementer|FULL_ADDER_ARRAY[23].full_adder_inst                                                              ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|incrementer|FULL_ADDER_ARRAY[22].full_adder_inst                                                              ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|incrementer|FULL_ADDER_ARRAY[21].full_adder_inst                                                              ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|incrementer|FULL_ADDER_ARRAY[20].full_adder_inst                                                              ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|incrementer|FULL_ADDER_ARRAY[19].full_adder_inst                                                              ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|incrementer|FULL_ADDER_ARRAY[18].full_adder_inst                                                              ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|incrementer|FULL_ADDER_ARRAY[17].full_adder_inst                                                              ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|incrementer|FULL_ADDER_ARRAY[16].full_adder_inst                                                              ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|incrementer|FULL_ADDER_ARRAY[15].full_adder_inst                                                              ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|incrementer|FULL_ADDER_ARRAY[14].full_adder_inst                                                              ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|incrementer|FULL_ADDER_ARRAY[13].full_adder_inst                                                              ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|incrementer|FULL_ADDER_ARRAY[12].full_adder_inst                                                              ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|incrementer|FULL_ADDER_ARRAY[11].full_adder_inst                                                              ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|incrementer|FULL_ADDER_ARRAY[10].full_adder_inst                                                              ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|incrementer|FULL_ADDER_ARRAY[9].full_adder_inst                                                               ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|incrementer|FULL_ADDER_ARRAY[8].full_adder_inst                                                               ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|incrementer|FULL_ADDER_ARRAY[7].full_adder_inst                                                               ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|incrementer|FULL_ADDER_ARRAY[6].full_adder_inst                                                               ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|incrementer|FULL_ADDER_ARRAY[5].full_adder_inst                                                               ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|incrementer|FULL_ADDER_ARRAY[4].full_adder_inst                                                               ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|incrementer|FULL_ADDER_ARRAY[3].full_adder_inst                                                               ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|incrementer|FULL_ADDER_ARRAY[2].full_adder_inst                                                               ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|incrementer|FULL_ADDER_ARRAY[1].full_adder_inst                                                               ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|incrementer|FULL_ADDER_ARRAY[0].full_adder_inst                                                               ; 3     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|incrementer                                                                                                   ; 52    ; 26             ; 0            ; 26             ; 26     ; 26              ; 26            ; 26              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|terminal_count_comparator                                                                                     ; 52    ; 26             ; 0            ; 26             ; 1      ; 26              ; 26            ; 26              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|contador_reg|DFF_ARRAY[25].dff_cell                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|contador_reg|DFF_ARRAY[24].dff_cell                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|contador_reg|DFF_ARRAY[23].dff_cell                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|contador_reg|DFF_ARRAY[22].dff_cell                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|contador_reg|DFF_ARRAY[21].dff_cell                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|contador_reg|DFF_ARRAY[20].dff_cell                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|contador_reg|DFF_ARRAY[19].dff_cell                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|contador_reg|DFF_ARRAY[18].dff_cell                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|contador_reg|DFF_ARRAY[17].dff_cell                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|contador_reg|DFF_ARRAY[16].dff_cell                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|contador_reg|DFF_ARRAY[15].dff_cell                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|contador_reg|DFF_ARRAY[14].dff_cell                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|contador_reg|DFF_ARRAY[13].dff_cell                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|contador_reg|DFF_ARRAY[12].dff_cell                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|contador_reg|DFF_ARRAY[11].dff_cell                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|contador_reg|DFF_ARRAY[10].dff_cell                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|contador_reg|DFF_ARRAY[9].dff_cell                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|contador_reg|DFF_ARRAY[8].dff_cell                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|contador_reg|DFF_ARRAY[7].dff_cell                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|contador_reg|DFF_ARRAY[6].dff_cell                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|contador_reg|DFF_ARRAY[5].dff_cell                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|contador_reg|DFF_ARRAY[4].dff_cell                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|contador_reg|DFF_ARRAY[3].dff_cell                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|contador_reg|DFF_ARRAY[2].dff_cell                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|contador_reg|DFF_ARRAY[1].dff_cell                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|contador_reg|DFF_ARRAY[0].dff_cell                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|contador_reg                                                                                                  ; 28    ; 0              ; 0            ; 0              ; 26     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz                                                                                                               ; 3     ; 1              ; 0            ; 1              ; 53     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst                                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_serial_mux                                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; leds_mux                                                                                                                              ; 17    ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|handshake_code_mux2                                                                                                    ; 17    ; 16             ; 0            ; 16             ; 8      ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|handshake_code_mux1                                                                                                    ; 17    ; 20             ; 0            ; 20             ; 8      ; 20              ; 20            ; 20              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|handshake_active_ff|DFF_ARRAY[0].dff_cell                                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|handshake_active_ff                                                                                                    ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|handshake_fail_ff|DFF_ARRAY[0].dff_cell                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|handshake_fail_ff                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|handshake_successful_ff|DFF_ARRAY[0].dff_cell                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|handshake_successful_ff                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|handshake_done_ff|DFF_ARRAY[0].dff_cell                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|handshake_done_ff                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|tx_data_ff|DFF_ARRAY[7].dff_cell                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|tx_data_ff|DFF_ARRAY[6].dff_cell                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|tx_data_ff|DFF_ARRAY[5].dff_cell                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|tx_data_ff|DFF_ARRAY[4].dff_cell                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|tx_data_ff|DFF_ARRAY[3].dff_cell                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|tx_data_ff|DFF_ARRAY[2].dff_cell                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|tx_data_ff|DFF_ARRAY[1].dff_cell                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|tx_data_ff|DFF_ARRAY[0].dff_cell                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|tx_data_ff                                                                                                             ; 10    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|tx_start_ff|DFF_ARRAY[0].dff_cell                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|tx_start_ff                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|state_ff|DFF_ARRAY[2].dff_cell                                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|state_ff|DFF_ARRAY[1].dff_cell                                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|state_ff|DFF_ARRAY[0].dff_cell                                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|state_ff                                                                                                               ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|next_handshake_active_mux|mux_final                                                                                    ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|next_handshake_active_mux|mux_high|mux_final                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|next_handshake_active_mux|mux_high|mux_high                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|next_handshake_active_mux|mux_high|mux_low                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|next_handshake_active_mux|mux_high                                                                                     ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|next_handshake_active_mux|mux_low|mux_final                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|next_handshake_active_mux|mux_low|mux_high                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|next_handshake_active_mux|mux_low|mux_low                                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|next_handshake_active_mux|mux_low                                                                                      ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|next_handshake_active_mux                                                                                              ; 11    ; 7              ; 0            ; 7              ; 1      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|next_handshake_fail_mux                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|next_handshake_successful_mux                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|rx_data_comp                                                                                                           ; 16    ; 8              ; 0            ; 8              ; 1      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|next_handshake_done_mux                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|next_tx_data_mux                                                                                                       ; 17    ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|next_state_mux|mux_final                                                                                               ; 7     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|next_state_mux|mux_high|mux_final                                                                                      ; 7     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|next_state_mux|mux_high|mux_high                                                                                       ; 7     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|next_state_mux|mux_high|mux_low                                                                                        ; 7     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|next_state_mux|mux_high                                                                                                ; 14    ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|next_state_mux|mux_low|mux_final                                                                                       ; 7     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|next_state_mux|mux_low|mux_high                                                                                        ; 7     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|next_state_mux|mux_low|mux_low                                                                                         ; 7     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|next_state_mux|mux_low                                                                                                 ; 14    ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|next_state_mux                                                                                                         ; 27    ; 12             ; 0            ; 12             ; 3      ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|mux_wait_rx_next_state                                                                                                 ; 7     ; 6              ; 0            ; 6              ; 3      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|mux_wait_tx_next_state                                                                                                 ; 7     ; 6              ; 0            ; 6              ; 3      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|mux_done_next_state                                                                                                    ; 7     ; 6              ; 0            ; 6              ; 3      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|mux_idle_next_state                                                                                                    ; 7     ; 6              ; 0            ; 6              ; 3      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|cmp_done                                                                                                               ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|cmp_wait_rx                                                                                                            ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|cmp_wait_tx                                                                                                            ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|cmp_init                                                                                                               ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|cmp_idle                                                                                                               ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_mux_1_inst                                                                                        ; 17    ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|rx_dv_ff|DFF_ARRAY[0].dff_cell                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|rx_dv_ff                                                                                 ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|rx_byte_ff|DFF_ARRAY[7].dff_cell                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|rx_byte_ff|DFF_ARRAY[6].dff_cell                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|rx_byte_ff|DFF_ARRAY[5].dff_cell                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|rx_byte_ff|DFF_ARRAY[4].dff_cell                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|rx_byte_ff|DFF_ARRAY[3].dff_cell                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|rx_byte_ff|DFF_ARRAY[2].dff_cell                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|rx_byte_ff|DFF_ARRAY[1].dff_cell                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|rx_byte_ff|DFF_ARRAY[0].dff_cell                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|rx_byte_ff                                                                               ; 10    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|bit_index_ff|DFF_ARRAY[2].dff_cell                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|bit_index_ff|DFF_ARRAY[1].dff_cell                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|bit_index_ff|DFF_ARRAY[0].dff_cell                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|bit_index_ff                                                                             ; 5     ; 1              ; 0            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|clock_count_ff|DFF_ARRAY[15].dff_cell                                                    ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|clock_count_ff|DFF_ARRAY[14].dff_cell                                                    ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|clock_count_ff|DFF_ARRAY[13].dff_cell                                                    ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|clock_count_ff|DFF_ARRAY[12].dff_cell                                                    ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|clock_count_ff|DFF_ARRAY[11].dff_cell                                                    ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|clock_count_ff|DFF_ARRAY[10].dff_cell                                                    ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|clock_count_ff|DFF_ARRAY[9].dff_cell                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|clock_count_ff|DFF_ARRAY[8].dff_cell                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|clock_count_ff|DFF_ARRAY[7].dff_cell                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|clock_count_ff|DFF_ARRAY[6].dff_cell                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|clock_count_ff|DFF_ARRAY[5].dff_cell                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|clock_count_ff|DFF_ARRAY[4].dff_cell                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|clock_count_ff|DFF_ARRAY[3].dff_cell                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|clock_count_ff|DFF_ARRAY[2].dff_cell                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|clock_count_ff|DFF_ARRAY[1].dff_cell                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|clock_count_ff|DFF_ARRAY[0].dff_cell                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|clock_count_ff                                                                           ; 18    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_ff|DFF_ARRAY[2].dff_cell                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_ff|DFF_ARRAY[1].dff_cell                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_ff|DFF_ARRAY[0].dff_cell                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_ff                                                                                 ; 5     ; 1              ; 0            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|rx_dv_reset_mux                                                                          ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|rx_byte_reset_mux                                                                        ; 17    ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|bit_index_reset_mux                                                                      ; 7     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|clock_count_reset_mux                                                                    ; 33    ; 16             ; 0            ; 16             ; 16     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_reset_mux                                                                          ; 7     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|rx_dv_mux|mux_final                                                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|rx_dv_mux|mux_high|mux_final                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|rx_dv_mux|mux_high|mux_high                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|rx_dv_mux|mux_high|mux_low                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|rx_dv_mux|mux_high                                                    ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|rx_dv_mux|mux_low|mux_final                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|rx_dv_mux|mux_low|mux_high                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|rx_dv_mux|mux_low|mux_low                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|rx_dv_mux|mux_low                                                     ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|rx_dv_mux                                                             ; 11    ; 7              ; 0            ; 7              ; 1      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|rx_byte_mux|mux_final                                                 ; 17    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|rx_byte_mux|mux_high|mux_final                                        ; 17    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|rx_byte_mux|mux_high|mux_high                                         ; 17    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|rx_byte_mux|mux_high|mux_low                                          ; 17    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|rx_byte_mux|mux_high                                                  ; 34    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|rx_byte_mux|mux_low|mux_final                                         ; 17    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|rx_byte_mux|mux_low|mux_high                                          ; 17    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|rx_byte_mux|mux_low|mux_low                                           ; 17    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|rx_byte_mux|mux_low                                                   ; 34    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|rx_byte_mux                                                           ; 67    ; 32             ; 0            ; 32             ; 8      ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|bit_index_mux|mux_final                                               ; 7     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|bit_index_mux|mux_high|mux_final                                      ; 7     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|bit_index_mux|mux_high|mux_high                                       ; 7     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|bit_index_mux|mux_high|mux_low                                        ; 7     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|bit_index_mux|mux_high                                                ; 14    ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|bit_index_mux|mux_low|mux_final                                       ; 7     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|bit_index_mux|mux_low|mux_high                                        ; 7     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|bit_index_mux|mux_low|mux_low                                         ; 7     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|bit_index_mux|mux_low                                                 ; 14    ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|bit_index_mux                                                         ; 27    ; 12             ; 0            ; 12             ; 3      ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|clock_count_mux|mux_final                                             ; 33    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|clock_count_mux|mux_high|mux_final                                    ; 33    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|clock_count_mux|mux_high|mux_high                                     ; 33    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|clock_count_mux|mux_high|mux_low                                      ; 33    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|clock_count_mux|mux_high                                              ; 66    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|clock_count_mux|mux_low|mux_final                                     ; 33    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|clock_count_mux|mux_low|mux_high                                      ; 33    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|clock_count_mux|mux_low|mux_low                                       ; 33    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|clock_count_mux|mux_low                                               ; 66    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|clock_count_mux                                                       ; 131   ; 64             ; 0            ; 64             ; 16     ; 64              ; 64            ; 64              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|sm_main_mux|mux_final                                                 ; 7     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|sm_main_mux|mux_high|mux_final                                        ; 7     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|sm_main_mux|mux_high|mux_high                                         ; 7     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|sm_main_mux|mux_high|mux_low                                          ; 7     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|sm_main_mux|mux_high                                                  ; 14    ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|sm_main_mux|mux_low|mux_final                                         ; 7     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|sm_main_mux|mux_low|mux_high                                          ; 7     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|sm_main_mux|mux_low|mux_low                                           ; 7     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|sm_main_mux|mux_low                                                   ; 14    ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|sm_main_mux                                                           ; 27    ; 9              ; 0            ; 9              ; 3      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|dv_handler|clock_count_comparator                                     ; 32    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|dv_handler|sm_main_comparator                                         ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|dv_handler                                                            ; 52    ; 32             ; 0            ; 32             ; 1      ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|byte_handler|byte_selector                                            ; 17    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|byte_handler|bit_decoder|mask_selector|mux_final                      ; 17    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|byte_handler|bit_decoder|mask_selector|mux_high|mux_final             ; 17    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|byte_handler|bit_decoder|mask_selector|mux_high|mux_high              ; 17    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|byte_handler|bit_decoder|mask_selector|mux_high|mux_low               ; 17    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|byte_handler|bit_decoder|mask_selector|mux_high                       ; 34    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|byte_handler|bit_decoder|mask_selector|mux_low|mux_final              ; 17    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|byte_handler|bit_decoder|mask_selector|mux_low|mux_high               ; 17    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|byte_handler|bit_decoder|mask_selector|mux_low|mux_low                ; 17    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|byte_handler|bit_decoder|mask_selector|mux_low                        ; 34    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|byte_handler|bit_decoder|mask_selector                                ; 67    ; 64             ; 0            ; 64             ; 8      ; 64              ; 64            ; 64              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|byte_handler|bit_decoder                                              ; 3     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|byte_handler|clock_count_comparator                                   ; 32    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|byte_handler|sm_main_comparator                                       ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|byte_handler                                                          ; 63    ; 32             ; 0            ; 32             ; 8      ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|bit_handler|final_selector                                            ; 7     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|bit_handler|index_selector                                            ; 7     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|bit_handler|bit_index_incrementer|FULL_ADDER_ARRAY[2].full_adder_inst ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|bit_handler|bit_index_incrementer|FULL_ADDER_ARRAY[1].full_adder_inst ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|bit_handler|bit_index_incrementer|FULL_ADDER_ARRAY[0].full_adder_inst ; 3     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|bit_handler|bit_index_incrementer                                     ; 6     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|bit_handler|bit_index_comparator                                      ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|bit_handler|clock_count_comparator                                    ; 32    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|bit_handler|sm_comparator                                             ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|bit_handler                                                           ; 54    ; 32             ; 0            ; 32             ; 3      ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|counter|next_count_mux                                                ; 33    ; 16             ; 0            ; 16             ; 16     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|counter|increment_adder|FULL_ADDER_ARRAY[15].full_adder_inst          ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|counter|increment_adder|FULL_ADDER_ARRAY[14].full_adder_inst          ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|counter|increment_adder|FULL_ADDER_ARRAY[13].full_adder_inst          ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|counter|increment_adder|FULL_ADDER_ARRAY[12].full_adder_inst          ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|counter|increment_adder|FULL_ADDER_ARRAY[11].full_adder_inst          ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|counter|increment_adder|FULL_ADDER_ARRAY[10].full_adder_inst          ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|counter|increment_adder|FULL_ADDER_ARRAY[9].full_adder_inst           ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|counter|increment_adder|FULL_ADDER_ARRAY[8].full_adder_inst           ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|counter|increment_adder|FULL_ADDER_ARRAY[7].full_adder_inst           ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|counter|increment_adder|FULL_ADDER_ARRAY[6].full_adder_inst           ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|counter|increment_adder|FULL_ADDER_ARRAY[5].full_adder_inst           ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|counter|increment_adder|FULL_ADDER_ARRAY[4].full_adder_inst           ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|counter|increment_adder|FULL_ADDER_ARRAY[3].full_adder_inst           ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|counter|increment_adder|FULL_ADDER_ARRAY[2].full_adder_inst           ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|counter|increment_adder|FULL_ADDER_ARRAY[1].full_adder_inst           ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|counter|increment_adder|FULL_ADDER_ARRAY[0].full_adder_inst           ; 3     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|counter|increment_adder                                               ; 32    ; 16             ; 0            ; 16             ; 16     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|counter                                                               ; 51    ; 32             ; 0            ; 32             ; 16     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|state_handler|mux_final|mux_final                                     ; 7     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|state_handler|mux_final|mux_0123                                      ; 7     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|state_handler|mux_final|mux_23                                        ; 7     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|state_handler|mux_final|mux_01                                        ; 7     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|state_handler|mux_final                                               ; 18    ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|state_handler|mux_011                                                 ; 7     ; 6              ; 0            ; 6              ; 3      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|state_handler|mux_010                                                 ; 7     ; 6              ; 0            ; 6              ; 3      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|state_handler|mux_001                                                 ; 7     ; 5              ; 0            ; 5              ; 3      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|state_handler|mux_000                                                 ; 7     ; 6              ; 0            ; 6              ; 3      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|state_handler                                                         ; 55    ; 32             ; 0            ; 32             ; 3      ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|full_bit_comparator                                                   ; 32    ; 16             ; 0            ; 16             ; 1      ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|half_bit_comparator                                                   ; 32    ; 16             ; 0            ; 16             ; 1      ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst|state_machine_inst                                                                       ; 33    ; 0              ; 2            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_fsm_inst                                                                                          ; 3     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_sync_inst|dff2                                                                                    ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_sync_inst|dff1                                                                                    ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst|uart_rx_sync_inst                                                                                         ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|dff_current_state|DFF_ARRAY[2].dff_cell                                                                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|dff_current_state|DFF_ARRAY[1].dff_cell                                                                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|dff_current_state|DFF_ARRAY[0].dff_cell                                                                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|dff_current_state                                                                                         ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|mux_current_state_mux|mux_inst                                                                            ; 7     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|mux_current_state_mux                                                                                     ; 7     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|mux3|cmp_TX_STOP_BIT                                                                                      ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|mux3|cmp_TX_DATA_BITS                                                                                     ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|mux3|cmp_TX_START_BIT                                                                                     ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|mux3                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|mux2|cmp_CLEANUP                                                                                          ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|mux2                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|mux1|cmp_CLEANUP                                                                                          ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|mux1|cmp_TX_STOP_BIT                                                                                      ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|mux1|cmp_TX_DATA_BITS                                                                                     ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|mux1|cmp_TX_START_BIT                                                                                     ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|mux1|cmp_IDLE                                                                                             ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|mux1                                                                                                      ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|bit_idx|dff_bit_index_enable|DFF_ARRAY[0].dff_cell                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|bit_idx|dff_bit_index_enable                                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|bit_idx|dff_bit_index|DFF_ARRAY[2].dff_cell                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|bit_idx|dff_bit_index|DFF_ARRAY[1].dff_cell                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|bit_idx|dff_bit_index|DFF_ARRAY[0].dff_cell                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|bit_idx|dff_bit_index                                                                                     ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|bit_idx|mux_bit_enable                                                                                    ; 3     ; 2              ; 0            ; 2              ; 1      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|bit_idx|mux_bit_next_mux3                                                                                 ; 7     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|bit_idx|mux_bit_next_mux2                                                                                 ; 7     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|bit_idx|mux_bit_inc                                                                                       ; 7     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|bit_idx|adder_bit_index|FULL_ADDER_ARRAY[2].full_adder_inst                                               ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|bit_idx|adder_bit_index|FULL_ADDER_ARRAY[1].full_adder_inst                                               ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|bit_idx|adder_bit_index|FULL_ADDER_ARRAY[0].full_adder_inst                                               ; 3     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|bit_idx|adder_bit_index                                                                                   ; 6     ; 3              ; 0            ; 3              ; 4      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|bit_idx|cmp_clock_count_eq                                                                                ; 32    ; 16             ; 0            ; 16             ; 1      ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|bit_idx|cmp_CLEANUP                                                                                       ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|bit_idx|cmp_TX_DATA_BITS                                                                                  ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|bit_idx|cmp_IDLE                                                                                          ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|bit_idx                                                                                                   ; 21    ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|dff_clk_enable|DFF_ARRAY[0].dff_cell                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|dff_clk_enable                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|dff_clock_count|DFF_ARRAY[15].dff_cell                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|dff_clock_count|DFF_ARRAY[14].dff_cell                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|dff_clock_count|DFF_ARRAY[13].dff_cell                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|dff_clock_count|DFF_ARRAY[12].dff_cell                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|dff_clock_count|DFF_ARRAY[11].dff_cell                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|dff_clock_count|DFF_ARRAY[10].dff_cell                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|dff_clock_count|DFF_ARRAY[9].dff_cell                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|dff_clock_count|DFF_ARRAY[8].dff_cell                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|dff_clock_count|DFF_ARRAY[7].dff_cell                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|dff_clock_count|DFF_ARRAY[6].dff_cell                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|dff_clock_count|DFF_ARRAY[5].dff_cell                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|dff_clock_count|DFF_ARRAY[4].dff_cell                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|dff_clock_count|DFF_ARRAY[3].dff_cell                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|dff_clock_count|DFF_ARRAY[2].dff_cell                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|dff_clock_count|DFF_ARRAY[1].dff_cell                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|dff_clock_count|DFF_ARRAY[0].dff_cell                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|dff_clock_count                                                                               ; 18    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|mux_clk_enable|mux_inst                                                                       ; 7     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|mux_clk_enable                                                                                ; 7     ; 8              ; 0            ; 8              ; 3      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|mux_clock_count                                                                               ; 33    ; 16             ; 0            ; 16             ; 16     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|adder|FULL_ADDER_ARRAY[15].full_adder_inst                                                    ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|adder|FULL_ADDER_ARRAY[14].full_adder_inst                                                    ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|adder|FULL_ADDER_ARRAY[13].full_adder_inst                                                    ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|adder|FULL_ADDER_ARRAY[12].full_adder_inst                                                    ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|adder|FULL_ADDER_ARRAY[11].full_adder_inst                                                    ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|adder|FULL_ADDER_ARRAY[10].full_adder_inst                                                    ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|adder|FULL_ADDER_ARRAY[9].full_adder_inst                                                     ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|adder|FULL_ADDER_ARRAY[8].full_adder_inst                                                     ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|adder|FULL_ADDER_ARRAY[7].full_adder_inst                                                     ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|adder|FULL_ADDER_ARRAY[6].full_adder_inst                                                     ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|adder|FULL_ADDER_ARRAY[5].full_adder_inst                                                     ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|adder|FULL_ADDER_ARRAY[4].full_adder_inst                                                     ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|adder|FULL_ADDER_ARRAY[3].full_adder_inst                                                     ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|adder|FULL_ADDER_ARRAY[2].full_adder_inst                                                     ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|adder|FULL_ADDER_ARRAY[1].full_adder_inst                                                     ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|adder|FULL_ADDER_ARRAY[0].full_adder_inst                                                     ; 3     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|adder                                                                                         ; 32    ; 16             ; 0            ; 16             ; 17     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|cmp_count_less                                                                                ; 32    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|cmp_CLEANUP                                                                                   ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|cmp_TX_STOP_BIT                                                                               ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|cmp_TX_DATA_BITS                                                                              ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|cmp_TX_START_BIT                                                                              ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|cmp_IDLE                                                                                      ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter                                                                                               ; 5     ; 1              ; 0            ; 1              ; 17     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|fsm|cmp_CLEANUP                                                                                           ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|fsm|cmp_TX_STOP_BIT                                                                                       ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|fsm|cmp_TX_DATA_BITS                                                                                      ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|fsm|cmp_TX_START_BIT                                                                                      ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|fsm|cmp_IDLE                                                                                              ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|fsm                                                                                                       ; 25    ; 0              ; 2            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst                                                                                                           ; 11    ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst                                                                                                                        ; 4     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_mux_1_inst                                                                                                       ; 17    ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|rx_dv_ff|DFF_ARRAY[0].dff_cell                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|rx_dv_ff                                                                                                ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|rx_byte_ff|DFF_ARRAY[7].dff_cell                                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|rx_byte_ff|DFF_ARRAY[6].dff_cell                                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|rx_byte_ff|DFF_ARRAY[5].dff_cell                                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|rx_byte_ff|DFF_ARRAY[4].dff_cell                                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|rx_byte_ff|DFF_ARRAY[3].dff_cell                                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|rx_byte_ff|DFF_ARRAY[2].dff_cell                                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|rx_byte_ff|DFF_ARRAY[1].dff_cell                                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|rx_byte_ff|DFF_ARRAY[0].dff_cell                                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|rx_byte_ff                                                                                              ; 10    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|bit_index_ff|DFF_ARRAY[2].dff_cell                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|bit_index_ff|DFF_ARRAY[1].dff_cell                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|bit_index_ff|DFF_ARRAY[0].dff_cell                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|bit_index_ff                                                                                            ; 5     ; 1              ; 0            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|clock_count_ff|DFF_ARRAY[15].dff_cell                                                                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|clock_count_ff|DFF_ARRAY[14].dff_cell                                                                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|clock_count_ff|DFF_ARRAY[13].dff_cell                                                                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|clock_count_ff|DFF_ARRAY[12].dff_cell                                                                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|clock_count_ff|DFF_ARRAY[11].dff_cell                                                                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|clock_count_ff|DFF_ARRAY[10].dff_cell                                                                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|clock_count_ff|DFF_ARRAY[9].dff_cell                                                                    ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|clock_count_ff|DFF_ARRAY[8].dff_cell                                                                    ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|clock_count_ff|DFF_ARRAY[7].dff_cell                                                                    ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|clock_count_ff|DFF_ARRAY[6].dff_cell                                                                    ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|clock_count_ff|DFF_ARRAY[5].dff_cell                                                                    ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|clock_count_ff|DFF_ARRAY[4].dff_cell                                                                    ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|clock_count_ff|DFF_ARRAY[3].dff_cell                                                                    ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|clock_count_ff|DFF_ARRAY[2].dff_cell                                                                    ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|clock_count_ff|DFF_ARRAY[1].dff_cell                                                                    ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|clock_count_ff|DFF_ARRAY[0].dff_cell                                                                    ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|clock_count_ff                                                                                          ; 18    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_ff|DFF_ARRAY[2].dff_cell                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_ff|DFF_ARRAY[1].dff_cell                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_ff|DFF_ARRAY[0].dff_cell                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_ff                                                                                                ; 5     ; 1              ; 0            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|rx_dv_reset_mux                                                                                         ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|rx_byte_reset_mux                                                                                       ; 17    ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|bit_index_reset_mux                                                                                     ; 7     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|clock_count_reset_mux                                                                                   ; 33    ; 16             ; 0            ; 16             ; 16     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_reset_mux                                                                                         ; 7     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|rx_dv_mux|mux_final                                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|rx_dv_mux|mux_high|mux_final                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|rx_dv_mux|mux_high|mux_high                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|rx_dv_mux|mux_high|mux_low                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|rx_dv_mux|mux_high                                                                   ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|rx_dv_mux|mux_low|mux_final                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|rx_dv_mux|mux_low|mux_high                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|rx_dv_mux|mux_low|mux_low                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|rx_dv_mux|mux_low                                                                    ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|rx_dv_mux                                                                            ; 11    ; 7              ; 0            ; 7              ; 1      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|rx_byte_mux|mux_final                                                                ; 17    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|rx_byte_mux|mux_high|mux_final                                                       ; 17    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|rx_byte_mux|mux_high|mux_high                                                        ; 17    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|rx_byte_mux|mux_high|mux_low                                                         ; 17    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|rx_byte_mux|mux_high                                                                 ; 34    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|rx_byte_mux|mux_low|mux_final                                                        ; 17    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|rx_byte_mux|mux_low|mux_high                                                         ; 17    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|rx_byte_mux|mux_low|mux_low                                                          ; 17    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|rx_byte_mux|mux_low                                                                  ; 34    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|rx_byte_mux                                                                          ; 67    ; 32             ; 0            ; 32             ; 8      ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|bit_index_mux|mux_final                                                              ; 7     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|bit_index_mux|mux_high|mux_final                                                     ; 7     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|bit_index_mux|mux_high|mux_high                                                      ; 7     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|bit_index_mux|mux_high|mux_low                                                       ; 7     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|bit_index_mux|mux_high                                                               ; 14    ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|bit_index_mux|mux_low|mux_final                                                      ; 7     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|bit_index_mux|mux_low|mux_high                                                       ; 7     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|bit_index_mux|mux_low|mux_low                                                        ; 7     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|bit_index_mux|mux_low                                                                ; 14    ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|bit_index_mux                                                                        ; 27    ; 12             ; 0            ; 12             ; 3      ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|clock_count_mux|mux_final                                                            ; 33    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|clock_count_mux|mux_high|mux_final                                                   ; 33    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|clock_count_mux|mux_high|mux_high                                                    ; 33    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|clock_count_mux|mux_high|mux_low                                                     ; 33    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|clock_count_mux|mux_high                                                             ; 66    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|clock_count_mux|mux_low|mux_final                                                    ; 33    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|clock_count_mux|mux_low|mux_high                                                     ; 33    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|clock_count_mux|mux_low|mux_low                                                      ; 33    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|clock_count_mux|mux_low                                                              ; 66    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|clock_count_mux                                                                      ; 131   ; 64             ; 0            ; 64             ; 16     ; 64              ; 64            ; 64              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|sm_main_mux|mux_final                                                                ; 7     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|sm_main_mux|mux_high|mux_final                                                       ; 7     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|sm_main_mux|mux_high|mux_high                                                        ; 7     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|sm_main_mux|mux_high|mux_low                                                         ; 7     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|sm_main_mux|mux_high                                                                 ; 14    ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|sm_main_mux|mux_low|mux_final                                                        ; 7     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|sm_main_mux|mux_low|mux_high                                                         ; 7     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|sm_main_mux|mux_low|mux_low                                                          ; 7     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|sm_main_mux|mux_low                                                                  ; 14    ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|sm_main_mux                                                                          ; 27    ; 9              ; 0            ; 9              ; 3      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|dv_handler|clock_count_comparator                                                    ; 32    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|dv_handler|sm_main_comparator                                                        ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|dv_handler                                                                           ; 52    ; 32             ; 0            ; 32             ; 1      ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|byte_handler|byte_selector                                                           ; 17    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|byte_handler|bit_decoder|mask_selector|mux_final                                     ; 17    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|byte_handler|bit_decoder|mask_selector|mux_high|mux_final                            ; 17    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|byte_handler|bit_decoder|mask_selector|mux_high|mux_high                             ; 17    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|byte_handler|bit_decoder|mask_selector|mux_high|mux_low                              ; 17    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|byte_handler|bit_decoder|mask_selector|mux_high                                      ; 34    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|byte_handler|bit_decoder|mask_selector|mux_low|mux_final                             ; 17    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|byte_handler|bit_decoder|mask_selector|mux_low|mux_high                              ; 17    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|byte_handler|bit_decoder|mask_selector|mux_low|mux_low                               ; 17    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|byte_handler|bit_decoder|mask_selector|mux_low                                       ; 34    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|byte_handler|bit_decoder|mask_selector                                               ; 67    ; 64             ; 0            ; 64             ; 8      ; 64              ; 64            ; 64              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|byte_handler|bit_decoder                                                             ; 3     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|byte_handler|clock_count_comparator                                                  ; 32    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|byte_handler|sm_main_comparator                                                      ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|byte_handler                                                                         ; 63    ; 32             ; 0            ; 32             ; 8      ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|bit_handler|final_selector                                                           ; 7     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|bit_handler|index_selector                                                           ; 7     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|bit_handler|bit_index_incrementer|FULL_ADDER_ARRAY[2].full_adder_inst                ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|bit_handler|bit_index_incrementer|FULL_ADDER_ARRAY[1].full_adder_inst                ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|bit_handler|bit_index_incrementer|FULL_ADDER_ARRAY[0].full_adder_inst                ; 3     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|bit_handler|bit_index_incrementer                                                    ; 6     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|bit_handler|bit_index_comparator                                                     ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|bit_handler|clock_count_comparator                                                   ; 32    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|bit_handler|sm_comparator                                                            ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|bit_handler                                                                          ; 54    ; 32             ; 0            ; 32             ; 3      ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|counter|next_count_mux                                                               ; 33    ; 16             ; 0            ; 16             ; 16     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|counter|increment_adder|FULL_ADDER_ARRAY[15].full_adder_inst                         ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|counter|increment_adder|FULL_ADDER_ARRAY[14].full_adder_inst                         ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|counter|increment_adder|FULL_ADDER_ARRAY[13].full_adder_inst                         ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|counter|increment_adder|FULL_ADDER_ARRAY[12].full_adder_inst                         ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|counter|increment_adder|FULL_ADDER_ARRAY[11].full_adder_inst                         ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|counter|increment_adder|FULL_ADDER_ARRAY[10].full_adder_inst                         ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|counter|increment_adder|FULL_ADDER_ARRAY[9].full_adder_inst                          ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|counter|increment_adder|FULL_ADDER_ARRAY[8].full_adder_inst                          ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|counter|increment_adder|FULL_ADDER_ARRAY[7].full_adder_inst                          ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|counter|increment_adder|FULL_ADDER_ARRAY[6].full_adder_inst                          ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|counter|increment_adder|FULL_ADDER_ARRAY[5].full_adder_inst                          ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|counter|increment_adder|FULL_ADDER_ARRAY[4].full_adder_inst                          ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|counter|increment_adder|FULL_ADDER_ARRAY[3].full_adder_inst                          ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|counter|increment_adder|FULL_ADDER_ARRAY[2].full_adder_inst                          ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|counter|increment_adder|FULL_ADDER_ARRAY[1].full_adder_inst                          ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|counter|increment_adder|FULL_ADDER_ARRAY[0].full_adder_inst                          ; 3     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|counter|increment_adder                                                              ; 32    ; 16             ; 0            ; 16             ; 16     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|counter                                                                              ; 51    ; 32             ; 0            ; 32             ; 16     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|state_handler|mux_final|mux_final                                                    ; 7     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|state_handler|mux_final|mux_0123                                                     ; 7     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|state_handler|mux_final|mux_23                                                       ; 7     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|state_handler|mux_final|mux_01                                                       ; 7     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|state_handler|mux_final                                                              ; 18    ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|state_handler|mux_011                                                                ; 7     ; 6              ; 0            ; 6              ; 3      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|state_handler|mux_010                                                                ; 7     ; 6              ; 0            ; 6              ; 3      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|state_handler|mux_001                                                                ; 7     ; 5              ; 0            ; 5              ; 3      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|state_handler|mux_000                                                                ; 7     ; 6              ; 0            ; 6              ; 3      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|state_handler                                                                        ; 55    ; 32             ; 0            ; 32             ; 3      ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|full_bit_comparator                                                                  ; 32    ; 16             ; 0            ; 16             ; 1      ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst|half_bit_comparator                                                                  ; 32    ; 16             ; 0            ; 16             ; 1      ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst|state_machine_inst                                                                                      ; 33    ; 0              ; 2            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_fsm_inst                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_sync_inst|dff2                                                                                                   ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_sync_inst|dff1                                                                                                   ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst|uart_rx_sync_inst                                                                                                        ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|dff_current_state|DFF_ARRAY[2].dff_cell                                                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|dff_current_state|DFF_ARRAY[1].dff_cell                                                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|dff_current_state|DFF_ARRAY[0].dff_cell                                                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|dff_current_state                                                                                                        ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|mux_current_state_mux|mux_inst                                                                                           ; 7     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|mux_current_state_mux                                                                                                    ; 7     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|mux3|cmp_TX_STOP_BIT                                                                                                     ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|mux3|cmp_TX_DATA_BITS                                                                                                    ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|mux3|cmp_TX_START_BIT                                                                                                    ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|mux3                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|mux2|cmp_CLEANUP                                                                                                         ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|mux2                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|mux1|cmp_CLEANUP                                                                                                         ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|mux1|cmp_TX_STOP_BIT                                                                                                     ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|mux1|cmp_TX_DATA_BITS                                                                                                    ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|mux1|cmp_TX_START_BIT                                                                                                    ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|mux1|cmp_IDLE                                                                                                            ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|mux1                                                                                                                     ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|bit_idx|dff_bit_index_enable|DFF_ARRAY[0].dff_cell                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|bit_idx|dff_bit_index_enable                                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|bit_idx|dff_bit_index|DFF_ARRAY[2].dff_cell                                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|bit_idx|dff_bit_index|DFF_ARRAY[1].dff_cell                                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|bit_idx|dff_bit_index|DFF_ARRAY[0].dff_cell                                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|bit_idx|dff_bit_index                                                                                                    ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|bit_idx|mux_bit_enable                                                                                                   ; 3     ; 2              ; 0            ; 2              ; 1      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|bit_idx|mux_bit_next_mux3                                                                                                ; 7     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|bit_idx|mux_bit_next_mux2                                                                                                ; 7     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|bit_idx|mux_bit_inc                                                                                                      ; 7     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|bit_idx|adder_bit_index|FULL_ADDER_ARRAY[2].full_adder_inst                                                              ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|bit_idx|adder_bit_index|FULL_ADDER_ARRAY[1].full_adder_inst                                                              ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|bit_idx|adder_bit_index|FULL_ADDER_ARRAY[0].full_adder_inst                                                              ; 3     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|bit_idx|adder_bit_index                                                                                                  ; 6     ; 3              ; 0            ; 3              ; 4      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|bit_idx|cmp_clock_count_eq                                                                                               ; 32    ; 16             ; 0            ; 16             ; 1      ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|bit_idx|cmp_CLEANUP                                                                                                      ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|bit_idx|cmp_TX_DATA_BITS                                                                                                 ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|bit_idx|cmp_IDLE                                                                                                         ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|bit_idx                                                                                                                  ; 21    ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|dff_clk_enable|DFF_ARRAY[0].dff_cell                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|dff_clk_enable                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|dff_clock_count|DFF_ARRAY[15].dff_cell                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|dff_clock_count|DFF_ARRAY[14].dff_cell                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|dff_clock_count|DFF_ARRAY[13].dff_cell                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|dff_clock_count|DFF_ARRAY[12].dff_cell                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|dff_clock_count|DFF_ARRAY[11].dff_cell                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|dff_clock_count|DFF_ARRAY[10].dff_cell                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|dff_clock_count|DFF_ARRAY[9].dff_cell                                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|dff_clock_count|DFF_ARRAY[8].dff_cell                                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|dff_clock_count|DFF_ARRAY[7].dff_cell                                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|dff_clock_count|DFF_ARRAY[6].dff_cell                                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|dff_clock_count|DFF_ARRAY[5].dff_cell                                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|dff_clock_count|DFF_ARRAY[4].dff_cell                                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|dff_clock_count|DFF_ARRAY[3].dff_cell                                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|dff_clock_count|DFF_ARRAY[2].dff_cell                                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|dff_clock_count|DFF_ARRAY[1].dff_cell                                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|dff_clock_count|DFF_ARRAY[0].dff_cell                                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|dff_clock_count                                                                                              ; 18    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|mux_clk_enable|mux_inst                                                                                      ; 7     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|mux_clk_enable                                                                                               ; 7     ; 8              ; 0            ; 8              ; 3      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|mux_clock_count                                                                                              ; 33    ; 16             ; 0            ; 16             ; 16     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|adder|FULL_ADDER_ARRAY[15].full_adder_inst                                                                   ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|adder|FULL_ADDER_ARRAY[14].full_adder_inst                                                                   ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|adder|FULL_ADDER_ARRAY[13].full_adder_inst                                                                   ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|adder|FULL_ADDER_ARRAY[12].full_adder_inst                                                                   ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|adder|FULL_ADDER_ARRAY[11].full_adder_inst                                                                   ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|adder|FULL_ADDER_ARRAY[10].full_adder_inst                                                                   ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|adder|FULL_ADDER_ARRAY[9].full_adder_inst                                                                    ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|adder|FULL_ADDER_ARRAY[8].full_adder_inst                                                                    ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|adder|FULL_ADDER_ARRAY[7].full_adder_inst                                                                    ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|adder|FULL_ADDER_ARRAY[6].full_adder_inst                                                                    ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|adder|FULL_ADDER_ARRAY[5].full_adder_inst                                                                    ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|adder|FULL_ADDER_ARRAY[4].full_adder_inst                                                                    ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|adder|FULL_ADDER_ARRAY[3].full_adder_inst                                                                    ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|adder|FULL_ADDER_ARRAY[2].full_adder_inst                                                                    ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|adder|FULL_ADDER_ARRAY[1].full_adder_inst                                                                    ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|adder|FULL_ADDER_ARRAY[0].full_adder_inst                                                                    ; 3     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|adder                                                                                                        ; 32    ; 16             ; 0            ; 16             ; 17     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|cmp_count_less                                                                                               ; 32    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|cmp_CLEANUP                                                                                                  ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|cmp_TX_STOP_BIT                                                                                              ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|cmp_TX_DATA_BITS                                                                                             ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|cmp_TX_START_BIT                                                                                             ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|cmp_IDLE                                                                                                     ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter                                                                                                              ; 5     ; 1              ; 0            ; 1              ; 17     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|fsm|cmp_CLEANUP                                                                                                          ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|fsm|cmp_TX_STOP_BIT                                                                                                      ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|fsm|cmp_TX_DATA_BITS                                                                                                     ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|fsm|cmp_TX_START_BIT                                                                                                     ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|fsm|cmp_IDLE                                                                                                             ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|fsm                                                                                                                      ; 25    ; 0              ; 2            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst                                                                                                                          ; 11    ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; received_data_ff|DFF_ARRAY[7].dff_cell                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; received_data_ff|DFF_ARRAY[6].dff_cell                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; received_data_ff|DFF_ARRAY[5].dff_cell                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; received_data_ff|DFF_ARRAY[4].dff_cell                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; received_data_ff|DFF_ARRAY[3].dff_cell                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; received_data_ff|DFF_ARRAY[2].dff_cell                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; received_data_ff|DFF_ARRAY[1].dff_cell                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; received_data_ff|DFF_ARRAY[0].dff_cell                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; received_data_ff                                                                                                                      ; 10    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_data_ff|DFF_ARRAY[7].dff_cell                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_data_ff|DFF_ARRAY[6].dff_cell                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_data_ff|DFF_ARRAY[5].dff_cell                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_data_ff|DFF_ARRAY[4].dff_cell                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_data_ff|DFF_ARRAY[3].dff_cell                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_data_ff|DFF_ARRAY[2].dff_cell                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_data_ff|DFF_ARRAY[1].dff_cell                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_data_ff|DFF_ARRAY[0].dff_cell                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_data_ff                                                                                                                            ; 10    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_start_ff|DFF_ARRAY[0].dff_cell                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_start_ff                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; received_data_mux                                                                                                                     ; 17    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_data_mux                                                                                                                           ; 17    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_start_mux                                                                                                                          ; 3     ; 2              ; 0            ; 2              ; 1      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; button_prev_ff|DFF_ARRAY[0].dff_cell                                                                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; button_prev_ff                                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; button_sync1_ff|DFF_ARRAY[0].dff_cell                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; button_sync1_ff                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; button_sync0_ff|DFF_ARRAY[0].dff_cell                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; button_sync0_ff                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+---------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
