 -a -ls -r  -mg mega_x86_64 8 mega.elb mega.dbg mega.itf mega.cli mega.rep mega.ext mega.tms -lc "/remote/nas/ahome/matre/PCI/BFM_QDR/FPGA/library.cfg" -w unimacro_ver -b unimacro_ver  -O2 -o "/remote/nas/ahome/matre/PCI/BFM_QDR/lib/unimacro_ver/" -p "/remote/nas/ahome/matre/PCI/BFM_QDR/lib/unimacro_ver/" -tmp "/tmp/25035_864571524"  "/edatools/Xilinx/Vivado/2022.1/data/verilog/src/unimacro/BRAM_TDP_MACRO.v" "/edatools/Xilinx/Vivado/2022.1/data/verilog/src/unimacro/COUNTER_LOAD_MACRO.v" "/edatools/Xilinx/Vivado/2022.1/data/verilog/src/unimacro/BRAM_SDP_MACRO.v" "/edatools/Xilinx/Vivado/2022.1/data/verilog/src/unimacro/ADDSUB_MACRO.v" "/edatools/Xilinx/Vivado/2022.1/data/verilog/src/unimacro/EQ_COMPARE_MACRO.v" "/edatools/Xilinx/Vivado/2022.1/data/verilog/src/unimacro/FIFO_DUALCLOCK_MACRO.v" "/edatools/Xilinx/Vivado/2022.1/data/verilog/src/unimacro/COUNTER_TC_MACRO.v" "/edatools/Xilinx/Vivado/2022.1/data/verilog/src/unimacro/FIFO_SYNC_MACRO.v" "/edatools/Xilinx/Vivado/2022.1/data/verilog/src/unimacro/MULT_MACRO.v" "/edatools/Xilinx/Vivado/2022.1/data/verilog/src/unimacro/BRAM_SINGLE_MACRO.v" "/edatools/Xilinx/Vivado/2022.1/data/verilog/src/unimacro/ADDMACC_MACRO.v" "/edatools/Xilinx/Vivado/2022.1/data/verilog/src/unimacro/MACC_MACRO.v"  -v2k5  -u "/remote/nas/edatools/Aldec/Riviera-PRO-2022.10-x64/bin/Linux64/systf"  