Esta versión contiene solo un sistema de adquisición implementando modulo de trigger, Memoria FIFO circular usando el DMA teniendo como fuente señales sintetizadas y diseñadas internamente en diferentes modulos HDL.

Por defecto se implementa un conjunto de 3 señales multiplexadas con una resolución de 8 bits
