{"patent_id": "10-2023-0097816", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2025-0017042", "출원번호": "10-2023-0097816", "발명의 명칭": "방열 블록을 갖는 전극, 이를 포함하는 반도체용 방열기판, 및 그 제조 방법", "출원인": "아이엠에이치", "발명자": "이종은"}}
{"patent_id": "10-2023-0097816", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "동일한 전극 금속판 소재로 형성되고, 전극 금속판의 일부가 삭제되어 형성된 패턴 스페이스에 의해 서로 전기적으로 절연된 다수의 전극;상기 다수의 전극 중 반도체 소자가 접합되는 영역에 배치되고, 상기 전극의 표면으로부터 상기 전극의 두께보다 작거나 같은 깊이로 형성된 홈 또는 구멍이 상기 전극 금속판 소재와 다른 소재로 채워진 형태의 방열 블록;및상기 다수의 전극과 전기적으로 절연되고 상기 다수의 전극의 하부를 지지하며 열을 흡수 및 발산하는 절연베이스; 를 포함하는,방열 블록을 갖는 반도체용 방열기판."}
{"patent_id": "10-2023-0097816", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서,상기 방열 블록은, 상기 전극 금속판 소재 이상의 열전도도를 갖는 금속으로 이루어진 표층부 및 금속 매질 내에 비금속 입자가 분산되어 상기 전극 금속판 소재보다 낮은 선팽창계수를 갖는 심층부를 포함하는 복합 방열소재로 이루어진, 방열 블록을 갖는 반도체용 방열기판."}
{"patent_id": "10-2023-0097816", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제1항에 있어서,상기 절연베이스는 금속 베이스를 포함하고, 상기 다수의 전극은 상기 금속 베이스와 상기 다수의 전극 사이에 배치된 절연층 및 상기 절연층과 일체로 형성되고 상기 패턴 스페이스의 적어도 일부를 채우는 절연체 충전부에 의해 서로 전기적으로 절연되도록 구성된,방열 블록을 갖는 반도체용 방열기판."}
{"patent_id": "10-2023-0097816", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제1항에 있어서,상기 절연베이스는 세라믹 베이스를 포함하고,상기 다수의 전극은 각각 상기 세라믹 베이스에 직접 접합되고 상기 패턴 스페이스에 의해 서로 이격되도록 구성된,방열 블록을 갖는 반도체용 방열기판."}
{"patent_id": "10-2023-0097816", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "동일한 전극 금속판 소재로 형성되고, 전극 금속판의 일부가 삭제되어 형성된 패턴 스페이스에 의해 서로 전기적으로 절연된 다수의 전극을 포함하는 반도체용 방열기판의 제조방법에 있어서,상기 전극 금속판의 제1면으로부터 상기 전극 금속판의 두께보다 얕은 깊이로 가공하고 상기 제1면의 반대편인제2면 측에 잔여부를 남기며 상기 패턴 스페이스에 대응되는 패턴 홈 및 반도체 소자 접합 위치에 대응되는 방열 블록용 홈을 형성하고,방열 블록을 상기 방열 블록용 홈에 채워 넣고,상기 제1면이 절연베이스과 마주보도록 상기 전극 금속판과 절연베이스를 접합하고,공개특허 10-2025-0017042-3-상기 전극 금속판의 상기 제2면으로부터 상기 잔여부를 삭제하여, 상기 방열 블록이 상기 제2면 측으로 노출되고, 상기 다수의 전극이 서로 분리되도록 하는,방열 블록을 갖는 반도체용 방열기판의 제조방법."}
{"patent_id": "10-2023-0097816", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제5항에 있어서,상기 잔여부 삭제 시에 상기 패턴 홈의 잔여부 및 상기 방열 블록용 홈의 잔여부를 선택적으로 삭제하는,방열 블록을 갖는 반도체용 방열기판의 제조방법."}
{"patent_id": "10-2023-0097816", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제5항에 있어서,상기 잔여부 삭제 시에 상기 패턴 홈의 잔여부 및 상기 방열 블록용 홈의 잔여부를 포함하는 상기 제2면 측 소정의 두께를 전체적으로 삭제하는,방열 블록을 갖는 반도체용 방열기판의 제조방법."}
{"patent_id": "10-2023-0097816", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제5항에 있어서,상기 전극 금속판과 상기 절연베이스 접합 시에 절연성 수지를 상기 전극 금속판의 상기 제1면 또는 금속 베이스의 표면에 도포하고, 상기 절연성 수지를 매개로 상기 전극 금속판과 상기 금속 베이스를 서로 접합하는,방열 블록을 갖는 반도체용 방열기판의 제조방법."}
{"patent_id": "10-2023-0097816", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제5항에 있어서,상기 전극 금속판과 상기 절연베이스 접합 시에 상기 전극 금속판의 제1면을 세라믹 베이스의 상면에 직접 접합하는,방열 블록을 갖는 반도체용 방열기판의 제조방법."}
{"patent_id": "10-2023-0097816", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "동일한 전극 금속판 소재로 형성되고, 전극 금속판의 일부가 삭제되어 형성된 패턴 스페이스에 의해 서로 전기적으로 절연된 다수의 전극을 포함하는 반도체용 방열기판의 제조방법에 있어서,상기 전극 금속판의 제1면으로부터 상기 전극 금속판의 두께보다 얕은 깊이로 가공하고 상기 제1면의 반대편인제2면 측에 잔여부를 남기며 상기 패턴 스페이스에 대응되는 패턴 홈을 형성하고,상기 전극 금속판의 상기 제1면 또는 상기 제2면으로부터 반도체 소자 접합 위치에 대응하여 상기 전극 금속판의 두께보다 얕은 깊이로 가공된 방열 블록용 홈 또는 상기 전극 금속판을 관통하도록 가공된 방열 블록용 구멍을 형성하고,방열 블록을 상기 방열 블록용 홈 또는 상기 방열 블록용 구멍에 채워 넣고,상기 제1면이 절연베이스과 마주보도록 상기 전극 금속판과 절연베이스를 접합하고,상기 전극 금속판의 상기 제2면으로부터 상기 잔여부를 삭제하여, 상기 방열 블록이 상기 제2면 측으로 노출되고, 상기 다수의 전극이 서로 분리되도록 하는,방열 블록을 갖는 반도체용 방열기판의 제조방법."}
{"patent_id": "10-2023-0097816", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 발명에 따르면, 반도체 소자 접합 부위의 국소적 방열 성능을 향상시키고, 접합 부위의 선팽창을 억제함으로 써 반도체 소자와 전극 사이의 선팽창율의 차이에 따른 스트레스를 경감시킬 수 있도록 방열 블록을 갖는 전극과 이를 포함하는 반도체용 방열기판, 및 그 제조 방법이 제공된다. 본 발명에 따른 방열 블록을 갖는 반도체용 방 열기판은, 동일한 전극 금속판 소재로 형성되고, 전극 금속판의 일부가 삭제되어 형성된 패턴 스페이스에 의해 서로 전기적으로 절연된 다수의 전극; 상기 다수의 전극 중 반도체 소자가 접합되는 영역에 배치되고, 상기 전극 의 표면으로부터 상기 전극의 두께보다 작거나 같은 깊이로 형성된 홈 또는 구멍이 상기 전극 금속판 소재와 다 른 소재로 채워진 형태의 방열 블록; 및 상기 다수의 전극과 전기적으로 절연되고 상기 다수의 전극의 하부를 지 지하며 열을 흡수 및 발산하는 절연베이스; 을 포함하여 구성된다."}
{"patent_id": "10-2023-0097816", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 반도체 소자 실장용 전극, 방열기판 및 그 제조방법에 관한 것이다. 좀 더 구체적으로, 본 발명은 발 열량이 많은 반도체 소자 실장용의 회로 기판에 적용되는 전극의 구조와, 이를 포함하는 방열기판, 및 이를 제 조하는 방법에 관한 것이다."}
{"patent_id": "10-2023-0097816", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "최근 전력 산업 분야에서는 태양광 발전이나 풍력 발전 등의 신재생 에너지 설비에 관한 연구개발을 비롯하여, 전기 자동차, 로봇 등 전기를 동력원으로 하여 작동되는 장치들의 효율 향상을 위한 연구개발이 적극적으로 이 루어지고 있다. 여기에 사용되는 핵심 부품은 파워 디바이스를 활용한 파워 모듈, 즉 전력 반도체 모듈이다. 조 명 분야에서도 자동차 전조등, 가로등, 스마트팜용 식물 생장등과 같이 높은 출력이 필요한 LED 광원에 대해 효 율성과 수명을 향상시키기 기술의 연구개발이 이루어지고 있다. 이들 파워 디바이스는, 사용되는 전류는 수십~수백 암페어(Ampere)에 이르고, 또한 전압도 수십~수천 볼트 (Volt)에 이르는 등, 고전력(High-power)을 다루기 때문에 디바이스 모듈에서 발생하는 열이 많다. 그 열에 의 해 디바이스의 오동작과 신뢰성 문제가 발생하기 쉽다. 이러한 불량 또는 효율 저하를 방지하기 위해서 반도체 소자에서 발생한 열을 어떻게 신속히 방출시킬 것인가가 관건이다. 고출력 LED 광원 모듈의 경우에도 방열은 장 치의 수명과 효율에 직결되는 결정적인 요소이다. 인공지능 또는 클라우드 컴퓨팅을 위한 연산장치에 있어서도 방열은 매우 중요한 요소이다. 일반적인 인쇄회로기판은 동박으로 이루어진 전극층에 에칭 또는 도금 공정에 의해 전극 패턴이 형성된 것으로, 동박의 두께가 얇으면 전기 저항이 커서 앞서 언급된 고전력 반도체 디바이스에 적합하지 않고, 동박의 두께가 두꺼우면 에칭 또는 도금 공정의 한계에 부딪치게 된다. 충분한 두께의 전극 패턴 확보라는 기술적 과제의 해결 을 위해, 출원인은 등록특허 제10-2055587호, 제10-2283906호, 제10-2120785호를 통해 전극 금속층의 두께 중 전부 또는 일부를 절삭 가공하여 반도체용 방열기판의 성능, 내구성 및 생산성을 향상시키고, 오염 물질 배출을 감소시킬 수 있는 구성 및 제조방법을 제시해 오고 있다. 한편, 전극 패턴을 이루는 전극 금속층은 통상 구리, 은 등의 금속으로 이루어지고, 고전력 반도체 소자는 상기 전극 패턴의 표면에 솔더링(Soldering) 또는 신터링(Sintering) 공정을 통해 접합된다. 그런데, 반도체 소자의 발열과 냉각으로 인해 전극 금속층의 온도가 변화될 때, 전극 금속층의 선팽창계수가 반도체 소자의 선팽창계수 와 다르다는 점이 접합 부위에 스트레스로 작용하게 된다. 이러한 스트레스에 반복적으로 노출되면 접합 부위에 균열이 생겨 열전도 특성이 악화되거나, 반도체 소자의 탈락으로까지 이어질 수 있다는 문제가 있다. 선행기술문헌 특허문헌 (특허문헌 0001) 등록특허 제10-2055587호 (특허문헌 0002) 등록특허 제10-2120785호 (특허문헌 0003) 등록특허 제10-2283906호 비특허문헌 (비특허문헌 0001) 고전력 반도체 모듈 적용을 위한 마이크로 입자 구리 소결 접합부의 미세조직 및 기계적 강 도에 미치는 소결 접합 조건의 영향 (이병석, 백종훈, 윤정원, Journal of Welding and Joining, Vol. 37, No. 2, 2019)"}
{"patent_id": "10-2023-0097816", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명은 반도체 소자 실장용 전극, 방열기판 및 그 제조방법에 관한 것으로, 반도체 소자 접합 부위의 국소적 방열 성능을 향상시키고, 접합 부위의 선팽창을 억제함으로써 반도체 소자와 전극 사이의 선팽창율의 차이에 따른 스트레스를 경감시킬 수 있도록 방열 블록을 갖는 전극과 이를 포함하는 반도체용 방열기판, 및 그 제조 방 법을 제공하는 데에 그 목적이 있다."}
{"patent_id": "10-2023-0097816", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "전술한 과제의 해결을 위하여, 본 발명에 따른 방열 블록을 갖는 반도체용 방열기판은, 동일한 전극 금속판 소 재로 형성되고, 전극 금속판의 일부가 삭제되어 형성된 패턴 스페이스에 의해 서로 전기적으로 절연된 다수의 전극; 상기 다수의 전극 중 반도체 소자가 접합되는 영역에 배치되고, 상기 전극의 표면으로부터 상기 전극의 두께보다 작거나 같은 깊이로 형성된 홈 또는 구멍이 상기 전극 금속판 소재와 다른 소재로 채워진 형태의 방열 블록; 및 상기 다수의 전극과 전기적으로 절연되고 상기 다수의 전극의 하부를 지지하며 열을 흡수 및 발산하는 절연베이스; 를 포함하여 구성된다. 상기 방열 블록은, 상기 전극 금속판 소재 이상의 열전도도를 갖는 금속으로 이루어진 표층부 및 금속 매질 내 에 비금속 입자가 분산되어 상기 전극 금속판 소재보다 낮은 선팽창계수를 갖는 심층부를 포함하는 복합 방열소 재로 이루어질 수 있다. 상기 절연베이스는 금속 베이스를 포함하고, 상기 다수의 전극은 상기 금속 베이스와 상기 다수의 전극 사이에 배치된 절연층 및 상기 절연층과 일체로 형성되고 상기 패턴 스페이스의 적어도 일부를 채우는 절연체 충전부에 의해 서로 전기적으로 절연되도록 구성될 수 있다. 또한, 상기 절연베이스는 세라믹 베이스를 포함하고, 상기 다수의 전극은 각각 상기 세라믹 베이스에 직접 접합 되고 상기 패턴 스페이스에 의해 서로 이격되도록 구성될 수도 있다. 한편, 전술한 과제의 해결을 위하여 본 발명에 따른 방열 블록을 갖는 반도체용 방열기판의 제조방법은, 동일한 전극 금속판 소재로 형성되고, 전극 금속판의 일부가 삭제되어 형성된 패턴 스페이스에 의해 서로 전기적으로 절연된 다수의 전극을 포함하는 반도체용 방열기판의 제조방법에 있어서, 상기 전극 금속판의 제1면으로부터 상 기 전극 금속판의 두께보다 얕은 깊이로 가공하고 상기 제1면의 반대편인 제2면 측에 잔여부를 남기며 상기 패 턴 스페이스에 대응되는 패턴 홈 및 반도체 소자 접합 위치에 대응되는 방열 블록용 홈을 형성하고, 방열 블록 을 상기 방열 블록용 홈에 채워 넣고, 상기 제1면이 절연베이스과 마주보도록 상기 전극 금속판과 절연베이스를 접합하고, 상기 전극 금속판의 상기 제2면으로부터 상기 잔여부를 삭제하여, 상기 방열 블록이 상기 제2면 측으 로 노출되고, 상기 다수의 전극이 서로 분리되도록 하는 과정을 포함하여 구성될 수 있다. 상기 잔여부 삭제 시에 상기 패턴 홈의 잔여부 및 상기 방열 블록용 홈의 잔여부를 선택적으로 삭제할 수 있다. 또한, 상기 잔여부 삭제 시에 상기 패턴 홈의 잔여부 및 상기 방열 블록용 홈의 잔여부를 포함하는 상기 제2면 측 소정의 두께를 전체적으로 삭제할 수도 있다. 상기 전극 금속판과 상기 절연베이스 접합 시에 절연성 수지를 상기 전극 금속판의 상기 제1면 또는 금속 베이 스의 표면에 도포하고, 상기 절연성 수지를 매개로 상기 전극 금속판과 상기 금속 베이스를 서로 접합할 수 있 다. 이와 달리, 상기 전극 금속판과 상기 절연베이스 접합 시에 상기 전극 금속판의 제1면을 세라믹 베이스의 상면 에 직접 접합할 수도 있다. 본 발명의 한 측면에 따른 방열 블록을 갖는 반도체용 방열기판의 제조방법은, 동일한 전극 금속판 소재로 형성 되고, 전극 금속판의 일부가 삭제되어 형성된 패턴 스페이스에 의해 서로 전기적으로 절연된 다수의 전극을 포 함하는 반도체용 방열기판의 제조방법에 있어서, 상기 전극 금속판의 제1면으로부터 상기 전극 금속판의 두께보 다 얕은 깊이로 가공하고 상기 제1면의 반대편인 제2면 측에 잔여부를 남기며 상기 패턴 스페이스에 대응되는 패턴 홈을 형성하고, 상기 전극 금속판의 상기 제1면 또는 상기 제2면으로부터 반도체 소자 접합 위치에 대응하 여 상기 전극 금속판의 두께보다 얕은 깊이로 가공된 방열 블록용 홈 또는 상기 전극 금속판을 관통하도록 가공 된 방열 블록용 구멍을 형성하고, 방열 블록을 상기 방열 블록용 홈 또는 상기 방열 블록용 구멍에 채워 넣고, 상기 제1면이 절연베이스과 마주보도록 상기 전극 금속판과 절연베이스를 접합하고, 상기 전극 금속판의 상기 제2면으로부터 상기 잔여부를 삭제하여, 상기 방열 블록이 상기 제2면 측으로 노출되고, 상기 다수의 전극이 서 로 분리되도록 하는 과정을 포함하여 구성될 수 있다."}
{"patent_id": "10-2023-0097816", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 발명에 따르면, 반도체 소자 접합 부위의 국소적 방열 성능을 향상시키고, 접합 부위의 선팽창을 억제함으로 써 반도체 소자와 전극 사이의 선팽창율의 차이에 따른 스트레스를 경감시킬 수 있도록 방열 블록을 갖는 전극 과 이를 포함하는 반도체용 방열기판이 제공된다. 또한, 이러한 방열 블록 일체형 전극을 갖는 반도체용 방열기 판을 효율적으로 제조할 수 있는 방법이 제공된다."}
{"patent_id": "10-2023-0097816", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하에서는 도면을 참조하여 본 발명의 다양한 실시예를 설명한다. 실시예를 통해 본 발명의 기술적 사상이 좀 더 명확하게 이해될 수 있을 것이다. 또한, 본 발명은 이하에 설명된 실시예에 한정되는 것이 아니라 본 발명이 속한 기술적 사상의 범위 내에서 다양한 형태로 변형될 수 있다. 본 명세서에서 위, 아래, 상면, 저면 등의 방 향은 별도의 언급이 있는 경우를 제외하고는 참조된 도면에 도시된 방향을 기준으로 한다. 도 1은 본 발명의 한 실시예에 따른 반도체용 방열기판의 상면을 보인다. 본 발명에 따른 반도체용 방열기판은 소정의 회로 패턴을 이루는 다수의 전극을 포함한다. 상기 다수 의 전극은 인접한 전극들 사이에 배치된 패턴 스페이스에 의해 서로 분리되고 전기적으로 절연된다. 상기 패턴 스페이스는 그 깊이 중 전부 또는 일부가 절연체로 채워질 수도 있고, 빈 공간으로 이 루어질 수도 있다. 상기 다수의 전극 중 발열이 많은 반도체 소자가 접합되는 영역에는 적어도 하나의 방열 블록이 상기 다수의 전극을 이루는 전극 금속판에 전부 또는 일부가 매립되고 그 상면이 노출된 형태로 배치된다. 상기 방열 블록은 상기 전극 금속판의 소재에 준하는 수준의 열전도도를 가지면서도, 상기 전극 금속판보다 작은 선팽창계수를 가질 수 있다. 더 바람직하게는, 상기 방열 블록은 상기 반도체 소자에 준하 는 수준의 선팽창계수를 가질 수 있다. 상기 방열 블록으로는 위와 같은 열전도도 및 선팽창계수 조건을 충족하는 복합 방열소재가 적용될 수 있는 데, 예컨대 구리, 금, 은 등의 금속 매질 속에 공업용 다이아몬드 또는 흑연 입자가 분산된 복합소재가 적용될 수 있다. 복합 방열소재의 구체적인 예에 관해서는 뒤에서 좀 저 자세히 설명하기로 한다. 한편, 상기 방열 블록은 앞서 언급된 것으로 한정되지 않으며, 통상의 전극 재료보다 선팽창계수가 낮은 텅스텐(W), 몰리브덴 (Mo), 스테인레스스틸, 또는 이들 중 일부를 포함하는 복합 소재로 이루어질 수도 있다. 또한, 상기 방열 블록 은 반도체 소자 접합 영역의 형태 및 크기에 따라, 상면에서 볼 때의 형상이 정사각형, 직사각형, 원형 등 다양한 형태로 형성될 수 있다. 도 2a는 본 발명의 한 실시예에 따른 반도체용 방열기판의 단면을 보인다. 본 도면은 본 실시예에 따른 반도체 용 방열기판에 대하여 상기 도 1의 Ⅱ-Ⅱ’라인에 대응되는 단면을 도시한 것이다. 본 실시예에 따른 반도체용 방열기판은 상기 다수의 전극(31a)과 전기적으로 절연되고 상기 다수의 전극 (31a)의 하부를 지지하며 열을 흡수 및 발산하는 절연베이스의 일 예로서, 히트 싱크 역할을 하는 금속 베이스 와, 상기 금속 베이스 상에 배치되고 절연성 수지로 형성된 절연층을 포함하여 구성된다. 상기 다 수의 전극(31a)은 상기 절연층 상에 다수의 섬 형태로 배치된다. 상기 다수의 전극(31a)에는 반도체 소자가 접합될 접합 영역에 대응되는 적어도 하나의 방열 블록(33a)이 구비된다. 상기 다수의 전극(31a)은 상기 절연층을 이루는 절연성 수지를 매개로 하여 상기 금속 베이스 와 접합되고, 상기 다수의 전극(31a) 중 인접한 둘 사이의 패턴 스페이스는 상기 전극(31a)의 두께에 해당하는 그 깊이의 적어도 일부분이 상기 절연성 수지로 채워진 절연체 충전부로 이루어질 수 있다. 본 실시예에 따르면, 상기 방열 블록(33a)은 상기 전극(31a)의 두께와 동일한 두께를 가지고, 상기 전극(31a)의 일부 영역을 관통하여, 그 바닥이 상기 절연층에 접하고 그 상면이 상기 전극(31a)의 상면 측으로 노출되도 록 매립될 수 있다. 다만, 상기 방열 블록(33a)의 높이에 관한 사항은 다양하게 변형될 수 있다. 예를 들어, 상 기 방열 블록은 상기 전극(31a)의 표면보다 높거나 낮게 형성될 수도 있다. 이 점은 이하의 실시예에 대해서도 마찬가지이다. 도 2b는 본 발명의 한 실시예에 따른 반도체용 방열기판의 단면을 보인다. 본 도면은 본 실시예에 따른 반도체 용 방열기판에 대하여 상기 도 1의 Ⅱ-Ⅱ’라인에 대응되는 단면을 도시한 것이다. 여기서는 전술한 도 2a의 실 시예와 같은 점은 생략하고 다른 점 위주로 살펴보기로 한다. 본 실시예에 따른 반도체용 방열기판에서, 방열 블록(33b)의 두께는 전극(31b)의 두께보다 얇고, 상기 전 극(31b)의 일부 영역에 형성된 홈에 상기 방열 블록(33b)이 매립되어, 그 바닥은 상기 전극(31b)에 형성된 홈의 바닥에 접하고 그 상면은 상기 전극(31b)의 상면 측으로 노출되도록 구성될 수 있다. 도 2c는 본 발명의 한 실시예에 따른 반도체용 방열기판의 단면을 보인다. 본 도면은 본 실시예에 따른 반도체 용 방열기판에 대하여 상기 도 1의 Ⅱ-Ⅱ’라인에 대응되는 단면을 도시한 것이다. 여기서는 전술한 도 2a의 실 시예와 같은 점은 생략하고 다른 점 위주로 살펴보기로 한다. 본 실시예에 따른 반도체용 방열기판에서, 방열 블록(33c)은 그 단면 형상이 철(凸)자 형상을 이루도록 형 성될 수 있다. 다시 말해서, 가운데 부분이 그 주변 부분에 대해 단차를 이루며 볼록한 형태로 형성될 수 있다. 상기 방열 블록(33c)의 상기 가운데 부분은 전극(31c)의 상면 측으로 노출되고, 그 바닥은 상기 절연층과 접하도록 배치될 수 있다. 도 2d는 본 발명의 한 실시예에 따른 반도체용 방열기판의 단면을 보인다. 본 도면은 본 실시예에 따른 반도체 용 방열기판에 대하여 상기 도 1의 Ⅱ-Ⅱ’라인에 대응되는 단면을 도시한 것이다. 여기서는 전술한 도 2a의 실 시예와 같은 점은 생략하고 다른 점 위주로 살펴보기로 한다. 본 실시예에 따른 반도체용 방열기판에서, 방열 블록(33d)은 그 단면 형상이 철(凸)자의 상하를 뒤집어 놓 은 형상을 이루도록 형성될 수 있다. 다시 말해서, 가운데 부분이 그 주변 부분에 대해 단차를 이루며 볼록한 형태로 형성될 수 있으며, 상기 가운데 부분은 전극(31d)의 바닥 측으로 노출되어 상기 절연층과 접하고, 반대쪽의 넓은 면이 상기 전극(31d)의 상면측으로 노출도록 배치될 수 있다. 도 3a는 본 발명의 한 실시예에 따른 반도체용 방열기판의 단면을 보인다. 본 도면은 본 실시예에 따른 반도체 용 방열기판에 대하여 상기 도 1의 Ⅱ-Ⅱ’라인에 대응되는 단면을 도시한 것이다. 본 실시예에 따른 반도체용 방열기판은 이른바, DCB(Direct Copper Bonding, 구리 직접 접합) 타입의 세라 믹 방열기판에 해당하는 것으로, 세라믹 베이스와 상기 세라믹 베이스의 상면에 섬 형태로 배치되며 직 접 접합된 다수의 전극(31a)을 포함하여 구성된다. 상기 다수의 전극(31a)과 전기적으로 절연되고 상기 다수의 전극(31a)의 하부를 지지하며 열을 흡수 및 발산하는 절연베이스의 일 예로서, 상기 세라믹 베이스가 적용된 것이다. 상기 다수의 전극(31a)은 전술한 도 2a의 실시예와 동일하고, 다만 상기 세라믹 베이스 자체가 전기적으로 절연성을 띄므로, 상기 다수의 전극(31a) 중 인접한 둘 사이의 패턴 스페이스는 빈 공간으로 이루어질 수 있다는 점에 차이가 있다. 도 3b는 본 발명의 한 실시예에 따른 반도체용 방열기판의 단면을 보인다. 본 도면은 본 실시예에 따른 반도체 용 방열기판에 대하여 상기 도 1의 Ⅱ-Ⅱ’라인에 대응되는 단면을 도시한 것이다. 본 실시예에 따른 반도체용 방열기판은 DCB 타입의 세라믹 방열기판인 점에서는 상기 도 3a의 실시예와 공 통되고, 다수의 전극(31b) 및 적어도 하나의 방열 블록(33b)에 관한 사항은 전술한 도 2b의 실시예와 공통된다. 도 3c는 본 발명의 한 실시예에 따른 반도체용 방열기판의 단면을 보인다. 본 도면은 본 실시예에 따른 반도체 용 방열기판에 대하여 상기 도 1의 Ⅱ-Ⅱ’라인에 대응되는 단면을 도시한 것이다. 본 실시예에 따른 반도체용 방열기판 역시 DCB 타입 세라믹 방열기판으로서 세라믹 베이스를 갖는 점 은 전술한 도 3a의 실시예와 공통되고, 다수의 전극(31c) 및 적어도 하나의 방열 블록(33c)에 관한 사항은 전술 한 도 2c의 실시예와 공통된다. 도 3d는 본 발명의 한 실시예에 따른 반도체용 방열기판의 단면을 보인다. 본 도면은 본 실시예에 따른 반도체 용 방열기판에 대하여 상기 도 1의 Ⅱ-Ⅱ’라인에 대응되는 단면을 도시한 것이다. 본 실시예에 따른 반도체용 방열기판 역시 DCB 타입 세라믹 방열기판으로서 세라믹 베이스를 갖는 점 은 전술한 도 3a의 실시예와 공통되고, 다수의 전극(31d) 및 적어도 하나의 방열 블록(33d)에 관한 사항은 전술 한 도 2d의 실시예와 공통된다. 도 4는 본 발명의 한 실시예에 따른 반도체용 방열기판의 제조방법을 보인다. 본 실시예는 전술한 도 2a의 실시 예에 따른 반도체용 방열기판의 제조방법이다. 먼저, (a)에 도시된 바와 같이, 전극 금속판(300a)의 제1면에 전술한 패턴 스페이스에 대응되는 패턴 홈 을 형성하고, 반도체 소자 접합 영역에 상기 전극 금속판(300a)을 관통하는 방열 블록용 구멍(330a)을 형 성한다. (b)는 상기 (a)의 B-B'라인에 대응되는 단면을 나타낸 것인데, 도시된 것처럼 전술한 패턴 홈 및 방열 블록용 구멍(330a)은 일 예로, CNC 절삭기계(M)를 이용하여 가공될 수 있다. 레이저 가공, 또는 프레스 가 공 등을 통해 형성될 수도 있다. 여기서는 금속 소재의 일부분에 소정의 형상을 형성하는 절삭 가공, 레이저 가 공 및 프레스 가공을 통틀어 가공이라 부르기로 한다. 이때, 상기 전극 금속판(300a)의 두께가 t1 이라 할 때, 상기 패턴 홈의 깊이는 상기 t1 보다 얕게 가공하 여 t1 보다 작은 값인 t2의 두께를 갖는 잔여부를 남기는 것이 바람직하다. 이렇게 하면, 반도체 소자 접 합 영역은 상기 방열 블록용 구멍(330a)에 의해 관통되었더라도 상기 전극 금속판(300a)은 다수의 전극 영역 이 상기 잔여부를 통해 서로서로 연결되어 있어 하나의 판 형태를 유지하므로, 이후의 공정에서 작업 능률이 향상될 수 있다. 그 다음은 (c)에 도시된 바와 같이, 상기 방열 블록용 구멍(330a)에 각각 대응되는 방열 블록(33a)을 채워 넣는 다. 정해진 칫수에 맞게 별도로 준비된 방열 블록(33a)을 상기 방열 블록용 구멍(330a)에 억지끼워맞춤 방식으 로 삽입할 수 있다. 다음으로 (d)에 도시된 바와 같이, 상기 전극 금속판(300a)의 제1면에 절연성 수지를 도포하고, 상기 제1면이 금속 베이스의 상면이 서로 마주보도록 하여 접합한다. 이때, 진공 핫 프레스 공정을 통해 상 기 전극 금속판(300a)과 상기 금속 베이스를 상기 절연성 수지를 매개로 하여 접합할 수 있다. 상기 절연성 수지가 경화되면, (e)에 도시된 것처럼 상기 패턴 홈이 상기 절연성 소재로 채워진 절연체 충 전부가 형성된다. 상기 제1면의 반대쪽 면은 전술한 잔여부에 의해 막혀 있으므로, 상기 절연성 수지가 누출되어 상기 다수의 전극 영역의 상면을 오염시킬 염려가 없다. 다음으로 (f)에 도시된 바와 같이, 전술한 잔여부를 선택적으로 삭제하여 패턴 스페이스를 형성하고, 다수의 전극(31a)이 서로 분리되도록 한다. 이때 상기 잔여부를 선택적으로 삭제하기 위해, 상기 패턴 스 페이스에 대응되는 부분을 선택적으로 노출시키는 에치 마스크를 이용한 에칭(etching) 공정을 진행할 수 있다. 다만, 선택적 삭제 방법은 이것으로 한정되지 않는다. 상기 잔여부를 선택적으로 절삭하여 전술 한 절연체 충전부를 노출시키는 방법도 가능하다. 이와 같이 (a)~(f)의 과정을 거쳐 전술한 도 2a의 실시예에 따른 반도체용 방열기판이 제조될 수 있다. 도 5는 상기 도 4의 (c)에 적용된 방열 블록의 일 예로 복합 방열소재 블록의 단면을 보인다. 앞서 언급된 바와 같이, 상기 방열 블록으로서 복합 방열소재 블록이 적용될 수 있다. 일예로 상기 복합 방 열소재 블록은 표층부는 금(Au), 구리(Cu), 니켈(Ni) 등의 열전도도가 높은 금속 소재로 이루어지고, 심층 부는 구리(Cu) 매질 내에 카본(C) 입자가 분산된 복합재료 층으로 이루어질 수 있다. 카본 입자로는 공업 용 다이아몬드 또는 흑연 입자가 적용될 수 있다. 이와 같은 복합 방열소재 블록의 구체적인 예로서, 더굿시스 템(TGS, THE GOODSYSTEM CORP)사의 arCuDia 또는 SbS-Dia 와 같은 제품이 적용될 수 있다. 이러한 복합 방열소 재 블록은 열전도도가 우수하여 수직 및 수평 방향의 열전도를 통한 신속한 방열에 유리함은 물론, 수평 방향의 선팽창계수가 전술한 전극의 선팽창계수보다 작아 반도체 소자 접합부에 미치는 스트레스를 감소시키는 데에도 유리하다. 도 6은 상기 도 4의 (b)의 전극 금속판 가공에 대한 변형예를 보인다. 본 실시예는 전술한 도 2c 또는 도 3c의 실시예에 따른 반도체용 방열기판(103,107)에 적용 가능한 전극 금속판 (300c)의 가공 방법에 관한 것이다. 도시된 것처럼, 전극 금속판(300c)의 제1면으로부터 전술한 패턴 홈 을 가공하고, 이와 동일하게 상기 제1면으로부터 단차를 갖는 형태의 방열 블록용 구멍(330c)을 가공 할 수 있다. 이때, 방열 블록용 구멍(330c)의 가운데 부분에 해당하는 부분은 상기 전극 금속판(300c)의 두께 전부를, 상기 가운데 부분보다 넓은 주변부는 더 얕게 가공하는 방식으로 방열 블록용 구멍(330c)을 가공할 수 있다. 도 7은 상기 도 4의 (b)의 전극 금속판 가공에 대한 다른 변형예를 보인다. 본 실시예는 전술한 도 2d 또는 도 3d의 실시예에 따른 반도체용 방열기판(104,108)에 적용 가능한 전극 금소판 (300d)의 가공 방법에 관한 것이다. 도시된 것처럼, 전극 금속판(300d)의 제1면으로부터 전술한 패턴 홈 을 가공하고, 상기 제1면의 반대편에 위치한 제2면으로부터 단차를 갖는 형태의 방열 블록용 구 멍(330d)을 가공할 수 있다. 이때, 단차를 갖는 방열 블록용 구멍(330d)을 가공하는 방법 자체는 전술한 도 6의 실시예와 동일하다. 도 8은 본 발명의 한 실시예에 따른 반도체용 방열기판의 제조방법을 보인다. 먼저, (a)에 도시된 바와 같이, 전극 금속판(300b)의 제1면에 전술한 패턴 스페이스에 대응되는 패턴 홈 을 형성하고, 반도체 소자 접합 영역에 상기 패턴 홈과 같은 방식으로 방열 블록용 홈(330b)을 형성 한다. 이때, 상기 패턴 홈과 상기 방열 블록용 홈(330b)은 동일한 깊이로 형성될 수 있다. 상기 전극 금속 판(300b)의 두께가 t1 이라 할 때, 상기 패턴 홈 및 상기 방열 블록용 홈(330b)의 깊이는 상기 t1 보다 얕 게 가공하여 t1 보다 작은 값인 t2의 두께를 갖는 잔여부(321, 322)를 남기는 것이 바람직하다. 이렇게 하면, 상기 전극 금속판(300b)은 상기 잔여부(321, 322)를 통해 전체적으로 연결되어 있어 하나의 판 형태를 유지하므 로, 이후의 공정에서 작업 능률이 향상될 수 있다. 그 다음은 (b)에 도시된 바와 같이, 상기 방열 블록용 홈(330b)에 각각 대응되는 방열 블록을 채워 넣는다. 정해진 칫수에 맞게 별도로 준비된 방열 블록을 상기 방열 블록용 홈(330b)에 억지끼워맞춤 방식으로 삽입 할 수 있다. 다음으로 (c)에 도시된 바와 같이, 상기 전극 금속판(300b)에서 상기 패턴 홈 및 상기 방열 블록이 배 치된 면에 도포된 절연성 수지를 매개로 하여 상기 금속 베이스의 상면과 서로 마주보도록 접합한다. 이때, 진공 핫 프레스 공정을 이용할 수 있다. 상기 절연성 수지가 경화되면, 상기 전극 금속판(300b)과 상기 금속 베 이스 사이의 절연층과 함께 상기 패턴 홈이 절연성 소재로 채워진 절연체 충전부가 형성된다. 이때 상기 전극 금속판(300b)의 반대쪽 면은 전술한 잔여부에 의해 막혀 있으므로, 상기 절연성 수지(20 0)가 누출되어 상기 다수의 전극 영역의 상면을 오염시킬 염려가 없다. 다음으로 (d)에 도시된 바와 같이, 전술한 (c) 단계에서 상기 전극 금속판(300b)의 상면, 즉 상기 잔여부(321, 322)를 포함하는 상면을 전체적으로 삭제하여 상기 절연체 충전부를 노출시킴으로써 패턴 스페이스를 형성 하고, 다수의 전극이 서로 분리되도록 한다. 이때 상기 상면을 전술한 t2의 두께 이상 전체적으로 삭제하기 위 해, 에치 마스크 없이 전면적인 에칭(etching) 공정을 진행할 수 있다. 다만, 전극 금속판(300b)의 일부 두께 (t2)를 삭제하는 방법은 이것으로 한정되지 않는다. 전면적인 절삭 가공을 통해 전술한 절연체 충전부 및 상기 방열 블록의 상면을 노출시키는 방법도 가능하다. 전술한 바와 같이, 상기 방열 블록의 표층부는상기 전극 금속판(300b)과 동일한 구리 등의 금속으로 이루어질 수 있으므로, 에칭 또는 절삭 공정 진행 중에 상기 방열 블록이 노출되고 해당 공정이 좀 더 이어지더라도 제작 중인 제품이나 생산 설비에도 문제를 일 으킬 위험이 없다. 이와 같이 (a)~(d)의 과정을 거쳐 전술한 도 2a의 실시예에 따른 반도체용 방열기판에 비해 부분 변형된 반도체용 방열기판(101b)이 제조될 수 있다. 전술한 도 2a의 실시예와 다른 점은 다수의 전극(31a)의 높이가 상 기 절연체 충전부의 높이와 같아진다는 점이다. 도 9는 본 발명의 한 실시예에 따른 반도체용 방열기판의 제조방법 일부를 보인다. 상기 도 9의 (a)를 참조하면, 본 실시예에 따른 방법은 전술한 도 8의 실시예와 비교하여 도 8의 (a) 내지 (c) 까지의 과정은 동일하고, 그 다음의 과정에서 전극 금속판(300b)의 상면에 대한 전체적인 에칭이 아니라 방열 블록 상부의 잔여부 및 절연체 충전부 상부의 잔여부에 대한 선택적인 에칭을 수행한다는 점 에 차이가 있다. 이러한 선택적 에칭은 상기 전극 금속판(300b)의 상면에서 상기 방열 블록 및 상기 절연체 충전부에 대응되는 부분만 노출시키는 에치 마스크를 활용함으로써 수행될 수 있다. 그 결과, (b)에 도시된 바와 같이, 상기 다수의 전극의 두께가 t1일 때, 상기 절연체 충전부 및 상기 방열 블록의 상부는 상기 t1 보다 작은 t2 만큼 상기 다수의 전극보다 높이가 낮은 단차부가 형성될 수 있다. 이 경우 반도체 소자는 상기 방열 블록 상부의 낮은 단의 공간에 수용될 수 있다. 이러한 실시예에 따른 제조방법을 통해서, 전술한 도 2a의 실시예에 따른 반도체용 방열기판에 비해 부분 변형된 반도체용 방열기판(101c)이 제조될 수 있다. 도 10은 상기 도 9와 같은 제조방법으로 제조된 반도체용 방열기판의 다른 예를 보인다. 본 실시예는 전술한 도 9의 (b)에 도시된 반도체용 방열기판(101c)과 비교하여 평판 형상이 아니라 저면에 다수 의 방열핀이 구비된 금속 베이스(10a)가 적용된 점에 차이가 있다. 상기 다수의 방열핀은 금속 베이스 (10a)의 저면에 일체로 형성된 것일 수 있다. 한편, 이와 같이 다수의 방열핀이 일체화된 금속 베이스(10a)는 전술한 도 2a 내지 도 2d의 실시예 뿐만 아 니라, 도 8의 (d) 및 도 9의 (b), 등 금속 베이스를 포함하는 다른 실시예에도 적용될 수 있다. 도 11은 본 발명의 한 실시예에 따른 방열 블록 일체형 전극의 제조방법을 보인다. 본 실시예에 따르면, 다수의 전극 위치에 대응되는 다수의 전극 영역과 반도체 소자의 위치에 대응되는 적 어도 하나의 방열 블록(33c)을 포함하는 전극 금속판(300e)이 제조된다. 먼저, (a)에 도시된 것처럼 전극 금속 판(300e)의 제1면로부터 전술한 패턴 스페이스에 대응되는 패턴 홈과 방열 블록의 위치에 대응되는 방열 블록용 홈(330c)을 가공한다. 그리고, 상기 제1면의 반대편에는 잔여부(321, 322)를 남긴다. 이들 잔 여부(321, 322)의 두께는 동일하게 남겨질 수 있다. 그런 다음, (b)에 도시된 것처럼 별도로 준비된 방열 블록 (33c)을 전술한 방열 블록용 홈(330c)에 억지끼워맞춤 방식으로 끼워 넣음으로써 방열 블록(33c)을 갖는 전극 금속판(300e)을 완성한다. 여기서, 상기 방열 블록(33c) 및 상기 방열 블록용 홈(330c)의 형상은 전술한 도 2c의 실시예에 적용된 방열 블 록(33c) 및 전술한 도 6의 방열 블록용 홈(330c)과 동일하므로 형상에 관한 설명은 생략하기로 한다. 이와 같은 방법으로 제조된 방열 블록(33c)을 갖는 전극 금속판(300e)은 전술한 도 2c와 같이 금속 베이스 와 절연성 수지로 이루어진 절연층을 갖는 반도체용 방열기판 뿐만 아니라, 도 3c와 같이 세라믹 베이 스를 갖는 반도체용 방열기판에도 적용될 수 있다. 도 12는 상기 도 11의 제조방법으로 제조된 전극을 이용한 반도체용 방열기판 제조방법의 일 예를 보인다. 본 실시예에 따르면, (a)에 도시된 것처럼, 세라믹 베이스 상에 전술한 전극 금속판(300e, 도 11의 (b) 참 조)의 제1면을 DCB(Direct Copper Bonding) 기법에 의해 접합한다. 이때 상기 전극 금속판(300e)의 상면 은 패턴 홈에 대응되는 잔여부 및 상기 방열 블록(33c)에 대응되는 잔여부, 그리고 다수의 전극 영역 의 상면측 일부분으로 구성된다. 그런 다음, (b)에 도시된 것처럼, 세라믹 베이스 상에 접합된 상기 전극 금속판(300e)의 상면을 도 8의 (d)를 참조하여 설명한 것과 같은 방식으로 전면적으로 식각하는 등의 방식으로 삭제하여, 전술한 잔여부(321, 322) 및 다수의 전극 영역의 상면측 두께 방향 일부를 삭제할 수 있다. 이를 통해 상기 방열 블록(33c)의상면이 노출되고, 상기 패턴 스페이스가 형성되고, 다수의 전극이 서로서로 분리되도록 할 수 있다. 그 결과 전술한 도 3b의 실시예와 같은 반도체용 방열기판이 제공될 수 있다 . 도 13은 상기 도 11의 제조방법으로 제조된 전극을 이용한 반도체용 방열기판 제조방법의 다른 예를 보인다. 본 실시예에 따르면, (a)에 도시된 것처럼, 상기 세라믹 베이스 상에 전술한 전극 금속판(300e, 도 11의 (b) 참조)을 상기 제1면이 상면을 이루도록 배치하고, 상기 제1면의 반대쪽 면인 제2면을 DCB 기법에 의해 상기 세라믹 베이스의 상면에 접합한다. 이렇게 하면, 상기 방열 블록(33c)의 넓은 쪽 면과 패 턴 홈의 입구 부분이 상면으로 노출되고, 상기 패턴 홈에 인접한 잔여부와 상기 방열 블록(33 c)에 인접한 잔여부를 포함하는 면이 평면을 이루며 상기 세라믹 베이스의 상면에 접합되게 된다. 그런 다음, (b)에 도시된 것처럼, 에치 마스크를 이용하여 상기 패턴 홈에 인접한 상기 잔여부를 선택적으로 식각한다. 그 결과 세라믹 베이스와 함께 방열 블록(33c)을 갖는 반도체용 방열기판(108b)이 제 공된다. 본 실시예에 따라 제조된 반도체용 방열기판(108b)은 상기 세라믹 베이스에 접합되는 상기 전극 금 속판(300e)의 계면에 방열 블록(33c)이 노출되지 않으므로 DCB 기법에 따른 접합면이 좀 더 안정적으로 확보될 수 있다는 장점이 있다."}
{"patent_id": "10-2023-0097816", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 본 발명의 한 실시예에 따른 반도체용 방열기판의 상면을 보인다. 도 2a는 본 발명의 한 실시예에 따른 반도체용 방열기판의 단면을 보인다. 도 2b는 본 발명의 한 실시예에 따른 반도체용 방열기판의 단면을 보인다. 도 2c는 본 발명의 한 실시예에 따른 반도체용 방열기판의 단면을 보인다. 도 2d는 본 발명의 한 실시예에 따른 반도체용 방열기판의 단면을 보인다. 도 3a는 본 발명의 한 실시예에 따른 반도체용 방열기판의 단면을 보인다. 도 3b는 본 발명의 한 실시예에 따른 반도체용 방열기판의 단면을 보인다. 도 3c는 본 발명의 한 실시예에 따른 반도체용 방열기판의 단면을 보인다. 도 3d는 본 발명의 한 실시예에 따른 반도체용 방열기판의 단면을 보인다. 도 4는 본 발명의 한 실시예에 따른 반도체용 방열기판의 제조방법을 보인다. 도 5는 상기 도 4의 (c)에 적용된 방열 블록의 일 예로 복합 방열소재 블록의 단면을 보인다. 도 6은 상기 도 4의 (b)의 전극 금속판 가공에 대한 변형예를 보인다. 도 7은 상기 도 4의 (b)의 전극 금속판 가공에 대한 다른 변형예를 보인다. 도 8은 본 발명의 한 실시예에 따른 반도체용 방열기판의 제조방법을 보인다. 도 9는 본 발명의 한 실시예에 따른 반도체용 방열기판의 제조방법 일부를 보인다. 도 10은 상기 도 9와 같은 제조방법으로 제조된 반도체용 방열기판의 다른 예를 보인다. 도 11은 본 발명의 한 실시예에 따른 방열 블록 일체형 전극의 제조방법을 보인다. 도 12는 상기 도 11의 제조방법으로 제조된 전극을 이용한 반도체용 방열기판 제조방법의 일 예를 보인다. 도 13은 상기 도 11의 제조방법으로 제조된 전극을 이용한 반도체용 방열기판 제조방법의 다른 예를 보인다."}
