TimeQuest Timing Analyzer report for Security_System
Mon Aug 06 21:20:08 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLK_Divider:DUT1|T_CLK'
 12. Slow Model Setup: 'CodecConfigurator:DUT6|I2CMaster:i2cm1|ready'
 13. Slow Model Setup: 'CLK'
 14. Slow Model Setup: 'CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready'
 15. Slow Model Hold: 'CLK_Divider:DUT1|T_CLK'
 16. Slow Model Hold: 'CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready'
 17. Slow Model Hold: 'CLK'
 18. Slow Model Hold: 'CodecConfigurator:DUT6|I2CMaster:i2cm1|ready'
 19. Slow Model Minimum Pulse Width: 'CLK'
 20. Slow Model Minimum Pulse Width: 'CLK_Divider:DUT1|T_CLK'
 21. Slow Model Minimum Pulse Width: 'CodecConfigurator:DUT6|I2CMaster:i2cm1|ready'
 22. Slow Model Minimum Pulse Width: 'CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready'
 23. Setup Times
 24. Hold Times
 25. Clock to Output Times
 26. Minimum Clock to Output Times
 27. Output Enable Times
 28. Minimum Output Enable Times
 29. Output Disable Times
 30. Minimum Output Disable Times
 31. Fast Model Setup Summary
 32. Fast Model Hold Summary
 33. Fast Model Recovery Summary
 34. Fast Model Removal Summary
 35. Fast Model Minimum Pulse Width Summary
 36. Fast Model Setup: 'CLK_Divider:DUT1|T_CLK'
 37. Fast Model Setup: 'CodecConfigurator:DUT6|I2CMaster:i2cm1|ready'
 38. Fast Model Setup: 'CLK'
 39. Fast Model Setup: 'CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready'
 40. Fast Model Hold: 'CLK_Divider:DUT1|T_CLK'
 41. Fast Model Hold: 'CLK'
 42. Fast Model Hold: 'CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready'
 43. Fast Model Hold: 'CodecConfigurator:DUT6|I2CMaster:i2cm1|ready'
 44. Fast Model Minimum Pulse Width: 'CLK'
 45. Fast Model Minimum Pulse Width: 'CLK_Divider:DUT1|T_CLK'
 46. Fast Model Minimum Pulse Width: 'CodecConfigurator:DUT6|I2CMaster:i2cm1|ready'
 47. Fast Model Minimum Pulse Width: 'CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready'
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Output Enable Times
 53. Minimum Output Enable Times
 54. Output Disable Times
 55. Minimum Output Disable Times
 56. Multicorner Timing Analysis Summary
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Setup Transfers
 62. Hold Transfers
 63. Report TCCS
 64. Report RSKM
 65. Unconstrained Paths
 66. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Security_System                                                   ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                           ;
+-----------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------------------+
; Clock Name                                                      ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                             ;
+-----------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------------------+
; CLK                                                             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }                                                             ;
; CLK_Divider:DUT1|T_CLK                                          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK_Divider:DUT1|T_CLK }                                          ;
; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready } ;
; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CodecConfigurator:DUT6|I2CMaster:i2cm1|ready }                    ;
+-----------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                                                ;
+------------+-----------------+-----------------------------------------------------------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                                      ; Note                                                  ;
+------------+-----------------+-----------------------------------------------------------------+-------------------------------------------------------+
; 16.15 MHz  ; 16.15 MHz       ; CLK_Divider:DUT1|T_CLK                                          ;                                                       ;
; 320.2 MHz  ; 320.2 MHz       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ;                                                       ;
; 342.94 MHz ; 342.94 MHz      ; CLK                                                             ;                                                       ;
; 504.8 MHz  ; 450.05 MHz      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+-----------------------------------------------------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------------------------------------+
; Slow Model Setup Summary                                                                  ;
+-----------------------------------------------------------------+---------+---------------+
; Clock                                                           ; Slack   ; End Point TNS ;
+-----------------------------------------------------------------+---------+---------------+
; CLK_Divider:DUT1|T_CLK                                          ; -60.905 ; -542.642      ;
; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; -2.123  ; -19.607       ;
; CLK                                                             ; -1.916  ; -39.216       ;
; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; -0.981  ; -3.142        ;
+-----------------------------------------------------------------+---------+---------------+


+------------------------------------------------------------------------------------------+
; Slow Model Hold Summary                                                                  ;
+-----------------------------------------------------------------+--------+---------------+
; Clock                                                           ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------+--------+---------------+
; CLK_Divider:DUT1|T_CLK                                          ; -5.522 ; -9.653        ;
; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; -2.917 ; -2.917        ;
; CLK                                                             ; -2.680 ; -2.680        ;
; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; 0.445  ; 0.000         ;
+-----------------------------------------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                                   ;
+-----------------------------------------------------------------+--------+---------------+
; Clock                                                           ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------+--------+---------------+
; CLK                                                             ; -1.631 ; -33.403       ;
; CLK_Divider:DUT1|T_CLK                                          ; -0.611 ; -46.436       ;
; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; -0.611 ; -18.330       ;
; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; -0.611 ; -6.110        ;
+-----------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK_Divider:DUT1|T_CLK'                                                                                                                                   ;
+---------+------------------------------------+------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack   ; From Node                          ; To Node                            ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------+------------------------------------+------------------------+------------------------+--------------+------------+------------+
; -60.905 ; Sensor_Controller:DUT2|Counter[1]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.025      ; 61.968     ;
; -60.812 ; Sensor_Controller:DUT2|Counter[2]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.025      ; 61.875     ;
; -60.765 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.025      ; 61.828     ;
; -60.725 ; Sensor_Controller:DUT2|Counter[5]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.025      ; 61.788     ;
; -60.710 ; Sensor_Controller:DUT2|Counter[3]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.025      ; 61.773     ;
; -60.552 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.016      ; 61.606     ;
; -60.517 ; Sensor_Controller:DUT2|Counter[4]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.025      ; 61.580     ;
; -60.437 ; Sensor_Controller:DUT2|Counter[6]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.025      ; 61.500     ;
; -60.355 ; Sensor_Controller:DUT2|Counter[9]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.025      ; 61.418     ;
; -60.281 ; Sensor_Controller:DUT2|Counter[10] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.016      ; 61.335     ;
; -60.269 ; Sensor_Controller:DUT2|Counter[7]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.025      ; 61.332     ;
; -60.240 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.025      ; 61.303     ;
; -60.068 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.016      ; 61.122     ;
; -59.761 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.016      ; 60.815     ;
; -59.637 ; Sensor_Controller:DUT2|Counter[14] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.016      ; 60.691     ;
; -59.629 ; Sensor_Controller:DUT2|Counter[15] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.016      ; 60.683     ;
; -59.528 ; Sensor_Controller:DUT2|Counter[17] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.016      ; 60.582     ;
; -59.520 ; Sensor_Controller:DUT2|Counter[16] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.016      ; 60.574     ;
; -59.339 ; Sensor_Controller:DUT2|Counter[18] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.016      ; 60.393     ;
; -59.263 ; Sensor_Controller:DUT2|Counter[19] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.016      ; 60.317     ;
; -58.646 ; Sensor_Controller:DUT2|Counter[1]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.026      ; 59.710     ;
; -58.553 ; Sensor_Controller:DUT2|Counter[2]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.026      ; 59.617     ;
; -58.506 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.026      ; 59.570     ;
; -58.504 ; Sensor_Controller:DUT2|Counter[1]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.744     ; 56.798     ;
; -58.466 ; Sensor_Controller:DUT2|Counter[5]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.026      ; 59.530     ;
; -58.451 ; Sensor_Controller:DUT2|Counter[3]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.026      ; 59.515     ;
; -58.411 ; Sensor_Controller:DUT2|Counter[2]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.744     ; 56.705     ;
; -58.364 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.744     ; 56.658     ;
; -58.324 ; Sensor_Controller:DUT2|Counter[5]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.744     ; 56.618     ;
; -58.309 ; Sensor_Controller:DUT2|Counter[3]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.744     ; 56.603     ;
; -58.293 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.017      ; 59.348     ;
; -58.258 ; Sensor_Controller:DUT2|Counter[4]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.026      ; 59.322     ;
; -58.178 ; Sensor_Controller:DUT2|Counter[6]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.026      ; 59.242     ;
; -58.151 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.753     ; 56.436     ;
; -58.116 ; Sensor_Controller:DUT2|Counter[4]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.744     ; 56.410     ;
; -58.096 ; Sensor_Controller:DUT2|Counter[9]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.026      ; 59.160     ;
; -58.036 ; Sensor_Controller:DUT2|Counter[6]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.744     ; 56.330     ;
; -58.022 ; Sensor_Controller:DUT2|Counter[10] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.017      ; 59.077     ;
; -58.010 ; Sensor_Controller:DUT2|Counter[7]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.026      ; 59.074     ;
; -57.981 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.026      ; 59.045     ;
; -57.954 ; Sensor_Controller:DUT2|Counter[9]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.744     ; 56.248     ;
; -57.880 ; Sensor_Controller:DUT2|Counter[10] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.753     ; 56.165     ;
; -57.868 ; Sensor_Controller:DUT2|Counter[7]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.744     ; 56.162     ;
; -57.839 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.744     ; 56.133     ;
; -57.809 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.017      ; 58.864     ;
; -57.667 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.753     ; 55.952     ;
; -57.502 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.017      ; 58.557     ;
; -57.378 ; Sensor_Controller:DUT2|Counter[14] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.017      ; 58.433     ;
; -57.370 ; Sensor_Controller:DUT2|Counter[15] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.017      ; 58.425     ;
; -57.360 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.753     ; 55.645     ;
; -57.269 ; Sensor_Controller:DUT2|Counter[17] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.017      ; 58.324     ;
; -57.261 ; Sensor_Controller:DUT2|Counter[16] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.017      ; 58.316     ;
; -57.236 ; Sensor_Controller:DUT2|Counter[14] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.753     ; 55.521     ;
; -57.228 ; Sensor_Controller:DUT2|Counter[15] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.753     ; 55.513     ;
; -57.127 ; Sensor_Controller:DUT2|Counter[17] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.753     ; 55.412     ;
; -57.119 ; Sensor_Controller:DUT2|Counter[16] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.753     ; 55.404     ;
; -57.080 ; Sensor_Controller:DUT2|Counter[18] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.017      ; 58.135     ;
; -57.004 ; Sensor_Controller:DUT2|Counter[19] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.017      ; 58.059     ;
; -56.938 ; Sensor_Controller:DUT2|Counter[18] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.753     ; 55.223     ;
; -56.862 ; Sensor_Controller:DUT2|Counter[19] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.753     ; 55.147     ;
; -54.990 ; Sensor_Controller:DUT2|Counter[1]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.744     ; 53.284     ;
; -54.897 ; Sensor_Controller:DUT2|Counter[2]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.744     ; 53.191     ;
; -54.850 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.744     ; 53.144     ;
; -54.810 ; Sensor_Controller:DUT2|Counter[5]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.744     ; 53.104     ;
; -54.795 ; Sensor_Controller:DUT2|Counter[3]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.744     ; 53.089     ;
; -54.637 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.753     ; 52.922     ;
; -54.602 ; Sensor_Controller:DUT2|Counter[4]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.744     ; 52.896     ;
; -54.522 ; Sensor_Controller:DUT2|Counter[6]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.744     ; 52.816     ;
; -54.440 ; Sensor_Controller:DUT2|Counter[9]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.744     ; 52.734     ;
; -54.366 ; Sensor_Controller:DUT2|Counter[10] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.753     ; 52.651     ;
; -54.354 ; Sensor_Controller:DUT2|Counter[7]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.744     ; 52.648     ;
; -54.325 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.744     ; 52.619     ;
; -54.153 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.753     ; 52.438     ;
; -53.846 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.753     ; 52.131     ;
; -53.722 ; Sensor_Controller:DUT2|Counter[14] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.753     ; 52.007     ;
; -53.714 ; Sensor_Controller:DUT2|Counter[15] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.753     ; 51.999     ;
; -53.613 ; Sensor_Controller:DUT2|Counter[17] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.753     ; 51.898     ;
; -53.605 ; Sensor_Controller:DUT2|Counter[16] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.753     ; 51.890     ;
; -53.424 ; Sensor_Controller:DUT2|Counter[18] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.753     ; 51.709     ;
; -53.348 ; Sensor_Controller:DUT2|Counter[19] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.753     ; 51.633     ;
; -51.532 ; Sensor_Controller:DUT2|Counter[1]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.744     ; 49.826     ;
; -51.439 ; Sensor_Controller:DUT2|Counter[2]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.744     ; 49.733     ;
; -51.392 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.744     ; 49.686     ;
; -51.352 ; Sensor_Controller:DUT2|Counter[5]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.744     ; 49.646     ;
; -51.337 ; Sensor_Controller:DUT2|Counter[3]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.744     ; 49.631     ;
; -51.179 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.753     ; 49.464     ;
; -51.144 ; Sensor_Controller:DUT2|Counter[4]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.744     ; 49.438     ;
; -51.064 ; Sensor_Controller:DUT2|Counter[6]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.744     ; 49.358     ;
; -50.982 ; Sensor_Controller:DUT2|Counter[9]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.744     ; 49.276     ;
; -50.908 ; Sensor_Controller:DUT2|Counter[10] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.753     ; 49.193     ;
; -50.896 ; Sensor_Controller:DUT2|Counter[7]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.744     ; 49.190     ;
; -50.867 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.744     ; 49.161     ;
; -50.695 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.753     ; 48.980     ;
; -50.388 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.753     ; 48.673     ;
; -50.264 ; Sensor_Controller:DUT2|Counter[14] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.753     ; 48.549     ;
; -50.256 ; Sensor_Controller:DUT2|Counter[15] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.753     ; 48.541     ;
; -50.155 ; Sensor_Controller:DUT2|Counter[17] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.753     ; 48.440     ;
; -50.147 ; Sensor_Controller:DUT2|Counter[16] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.753     ; 48.432     ;
; -49.966 ; Sensor_Controller:DUT2|Counter[18] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.753     ; 48.251     ;
; -49.890 ; Sensor_Controller:DUT2|Counter[19] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.753     ; 48.175     ;
+---------+------------------------------------+------------------------------------+------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CodecConfigurator:DUT6|I2CMaster:i2cm1|ready'                                                                                                                                                                ;
+--------+----------------------------------------+----------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock                                 ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; -2.123 ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|i2cClockDisable ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; -1.627     ; 1.534      ;
; -1.854 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|i2cClockDisable ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; -1.627     ; 1.265      ;
; -1.539 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|i2cClockDisable ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; -1.627     ; 0.950      ;
; -1.472 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|data[4]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.008      ; 2.518      ;
; -1.472 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|data[3]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.008      ; 2.518      ;
; -1.472 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|data[12]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.008      ; 2.518      ;
; -1.472 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|data[6]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.008      ; 2.518      ;
; -1.472 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|data[21]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.008      ; 2.518      ;
; -1.472 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|data[10]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.008      ; 2.518      ;
; -1.472 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|data[2]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.008      ; 2.518      ;
; -1.472 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|data[11]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.008      ; 2.518      ;
; -1.472 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|data[9]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.008      ; 2.518      ;
; -1.472 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|data[1]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.008      ; 2.518      ;
; -1.388 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|data[4]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.008      ; 2.434      ;
; -1.388 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|data[3]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.008      ; 2.434      ;
; -1.388 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|data[12]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.008      ; 2.434      ;
; -1.388 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|data[6]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.008      ; 2.434      ;
; -1.388 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|data[21]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.008      ; 2.434      ;
; -1.388 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|data[10]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.008      ; 2.434      ;
; -1.388 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|data[2]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.008      ; 2.434      ;
; -1.388 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|data[11]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.008      ; 2.434      ;
; -1.388 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|data[9]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.008      ; 2.434      ;
; -1.388 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|data[1]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.008      ; 2.434      ;
; -0.944 ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|data[3]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.008      ; 1.990      ;
; -0.944 ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|data[10]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.008      ; 1.990      ;
; -0.943 ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|data[1]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.008      ; 1.989      ;
; -0.942 ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|data[11]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.008      ; 1.988      ;
; -0.942 ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|data[9]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.008      ; 1.988      ;
; -0.939 ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|data[12]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.008      ; 1.985      ;
; -0.939 ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|data[6]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.008      ; 1.985      ;
; -0.939 ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|data[2]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.008      ; 1.985      ;
; -0.938 ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|data[4]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.008      ; 1.984      ;
; -0.832 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|data[0]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.008      ; 1.878      ;
; -0.801 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 1.839      ;
; -0.789 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|data[0]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.008      ; 1.835      ;
; -0.736 ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 1.774      ;
; -0.395 ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 1.433      ;
; 0.081  ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 0.957      ;
; 0.082  ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 0.956      ;
; 0.307  ; CodecConfigurator:DUT6|i2cClockDisable ; CodecConfigurator:DUT6|i2cClockDisable ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; CodecConfigurator:DUT6|data[0]         ; CodecConfigurator:DUT6|data[0]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 0.731      ;
+--------+----------------------------------------+----------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK'                                                                                                                           ;
+--------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.916 ; CLK_Divider:DUT1|Counter[6]     ; CLK_Divider:DUT1|Counter[0]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.954      ;
; -1.916 ; CLK_Divider:DUT1|Counter[6]     ; CLK_Divider:DUT1|Counter[1]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.954      ;
; -1.916 ; CLK_Divider:DUT1|Counter[6]     ; CLK_Divider:DUT1|Counter[2]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.954      ;
; -1.916 ; CLK_Divider:DUT1|Counter[6]     ; CLK_Divider:DUT1|Counter[3]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.954      ;
; -1.916 ; CLK_Divider:DUT1|Counter[6]     ; CLK_Divider:DUT1|Counter[4]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.954      ;
; -1.916 ; CLK_Divider:DUT1|Counter[6]     ; CLK_Divider:DUT1|Counter[5]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.954      ;
; -1.916 ; CLK_Divider:DUT1|Counter[6]     ; CLK_Divider:DUT1|Counter[6]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.954      ;
; -1.916 ; CLK_Divider:DUT1|Counter[6]     ; CLK_Divider:DUT1|Counter[7]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.954      ;
; -1.916 ; CLK_Divider:DUT1|Counter[6]     ; CLK_Divider:DUT1|Counter[8]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.954      ;
; -1.916 ; CLK_Divider:DUT1|Counter[6]     ; CLK_Divider:DUT1|Counter[9]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.954      ;
; -1.916 ; CLK_Divider:DUT1|Counter[6]     ; CLK_Divider:DUT1|Counter[10]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.954      ;
; -1.916 ; CLK_Divider:DUT1|Counter[6]     ; CLK_Divider:DUT1|Counter[11]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.954      ;
; -1.873 ; CLK_Divider:DUT1|Counter[7]     ; CLK_Divider:DUT1|Counter[0]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.911      ;
; -1.873 ; CLK_Divider:DUT1|Counter[7]     ; CLK_Divider:DUT1|Counter[1]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.911      ;
; -1.873 ; CLK_Divider:DUT1|Counter[7]     ; CLK_Divider:DUT1|Counter[2]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.911      ;
; -1.873 ; CLK_Divider:DUT1|Counter[7]     ; CLK_Divider:DUT1|Counter[3]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.911      ;
; -1.873 ; CLK_Divider:DUT1|Counter[7]     ; CLK_Divider:DUT1|Counter[4]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.911      ;
; -1.873 ; CLK_Divider:DUT1|Counter[7]     ; CLK_Divider:DUT1|Counter[5]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.911      ;
; -1.873 ; CLK_Divider:DUT1|Counter[7]     ; CLK_Divider:DUT1|Counter[6]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.911      ;
; -1.873 ; CLK_Divider:DUT1|Counter[7]     ; CLK_Divider:DUT1|Counter[7]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.911      ;
; -1.873 ; CLK_Divider:DUT1|Counter[7]     ; CLK_Divider:DUT1|Counter[8]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.911      ;
; -1.873 ; CLK_Divider:DUT1|Counter[7]     ; CLK_Divider:DUT1|Counter[9]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.911      ;
; -1.873 ; CLK_Divider:DUT1|Counter[7]     ; CLK_Divider:DUT1|Counter[10]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.911      ;
; -1.873 ; CLK_Divider:DUT1|Counter[7]     ; CLK_Divider:DUT1|Counter[11]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.911      ;
; -1.730 ; CLK_Divider:DUT1|Counter[10]    ; CLK_Divider:DUT1|Counter[0]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.768      ;
; -1.730 ; CLK_Divider:DUT1|Counter[10]    ; CLK_Divider:DUT1|Counter[1]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.768      ;
; -1.730 ; CLK_Divider:DUT1|Counter[10]    ; CLK_Divider:DUT1|Counter[2]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.768      ;
; -1.730 ; CLK_Divider:DUT1|Counter[10]    ; CLK_Divider:DUT1|Counter[3]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.768      ;
; -1.730 ; CLK_Divider:DUT1|Counter[10]    ; CLK_Divider:DUT1|Counter[4]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.768      ;
; -1.730 ; CLK_Divider:DUT1|Counter[10]    ; CLK_Divider:DUT1|Counter[5]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.768      ;
; -1.730 ; CLK_Divider:DUT1|Counter[10]    ; CLK_Divider:DUT1|Counter[6]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.768      ;
; -1.730 ; CLK_Divider:DUT1|Counter[10]    ; CLK_Divider:DUT1|Counter[7]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.768      ;
; -1.730 ; CLK_Divider:DUT1|Counter[10]    ; CLK_Divider:DUT1|Counter[8]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.768      ;
; -1.730 ; CLK_Divider:DUT1|Counter[10]    ; CLK_Divider:DUT1|Counter[9]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.768      ;
; -1.730 ; CLK_Divider:DUT1|Counter[10]    ; CLK_Divider:DUT1|Counter[10]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.768      ;
; -1.730 ; CLK_Divider:DUT1|Counter[10]    ; CLK_Divider:DUT1|Counter[11]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.768      ;
; -1.678 ; CLK_Divider:DUT1|Counter[4]     ; CLK_Divider:DUT1|Counter[0]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.716      ;
; -1.678 ; CLK_Divider:DUT1|Counter[4]     ; CLK_Divider:DUT1|Counter[1]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.716      ;
; -1.678 ; CLK_Divider:DUT1|Counter[4]     ; CLK_Divider:DUT1|Counter[2]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.716      ;
; -1.678 ; CLK_Divider:DUT1|Counter[4]     ; CLK_Divider:DUT1|Counter[3]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.716      ;
; -1.678 ; CLK_Divider:DUT1|Counter[4]     ; CLK_Divider:DUT1|Counter[4]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.716      ;
; -1.678 ; CLK_Divider:DUT1|Counter[4]     ; CLK_Divider:DUT1|Counter[5]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.716      ;
; -1.678 ; CLK_Divider:DUT1|Counter[4]     ; CLK_Divider:DUT1|Counter[6]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.716      ;
; -1.678 ; CLK_Divider:DUT1|Counter[4]     ; CLK_Divider:DUT1|Counter[7]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.716      ;
; -1.678 ; CLK_Divider:DUT1|Counter[4]     ; CLK_Divider:DUT1|Counter[8]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.716      ;
; -1.678 ; CLK_Divider:DUT1|Counter[4]     ; CLK_Divider:DUT1|Counter[9]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.716      ;
; -1.678 ; CLK_Divider:DUT1|Counter[4]     ; CLK_Divider:DUT1|Counter[10]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.716      ;
; -1.678 ; CLK_Divider:DUT1|Counter[4]     ; CLK_Divider:DUT1|Counter[11]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.716      ;
; -1.675 ; CLK_Divider:DUT1|Counter[1]     ; CLK_Divider:DUT1|Counter[0]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.713      ;
; -1.675 ; CLK_Divider:DUT1|Counter[1]     ; CLK_Divider:DUT1|Counter[1]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.713      ;
; -1.675 ; CLK_Divider:DUT1|Counter[1]     ; CLK_Divider:DUT1|Counter[2]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.713      ;
; -1.675 ; CLK_Divider:DUT1|Counter[1]     ; CLK_Divider:DUT1|Counter[3]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.713      ;
; -1.675 ; CLK_Divider:DUT1|Counter[1]     ; CLK_Divider:DUT1|Counter[4]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.713      ;
; -1.675 ; CLK_Divider:DUT1|Counter[1]     ; CLK_Divider:DUT1|Counter[5]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.713      ;
; -1.675 ; CLK_Divider:DUT1|Counter[1]     ; CLK_Divider:DUT1|Counter[6]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.713      ;
; -1.675 ; CLK_Divider:DUT1|Counter[1]     ; CLK_Divider:DUT1|Counter[7]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.713      ;
; -1.675 ; CLK_Divider:DUT1|Counter[1]     ; CLK_Divider:DUT1|Counter[8]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.713      ;
; -1.675 ; CLK_Divider:DUT1|Counter[1]     ; CLK_Divider:DUT1|Counter[9]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.713      ;
; -1.675 ; CLK_Divider:DUT1|Counter[1]     ; CLK_Divider:DUT1|Counter[10]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.713      ;
; -1.675 ; CLK_Divider:DUT1|Counter[1]     ; CLK_Divider:DUT1|Counter[11]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.713      ;
; -1.665 ; CLK_Divider:DUT1|Counter[1]     ; CLK_Divider:DUT1|T_CLK           ; CLK          ; CLK         ; 1.000        ; 0.005      ; 2.708      ;
; -1.663 ; Sound_Generator:DUT5|Counter[0] ; Sound_Generator:DUT5|Counter[12] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.701      ;
; -1.633 ; CLK_Divider:DUT1|Counter[0]     ; CLK_Divider:DUT1|Counter[0]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.671      ;
; -1.633 ; CLK_Divider:DUT1|Counter[0]     ; CLK_Divider:DUT1|Counter[1]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.671      ;
; -1.633 ; CLK_Divider:DUT1|Counter[0]     ; CLK_Divider:DUT1|Counter[2]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.671      ;
; -1.633 ; CLK_Divider:DUT1|Counter[0]     ; CLK_Divider:DUT1|Counter[3]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.671      ;
; -1.633 ; CLK_Divider:DUT1|Counter[0]     ; CLK_Divider:DUT1|Counter[4]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.671      ;
; -1.633 ; CLK_Divider:DUT1|Counter[0]     ; CLK_Divider:DUT1|Counter[5]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.671      ;
; -1.633 ; CLK_Divider:DUT1|Counter[0]     ; CLK_Divider:DUT1|Counter[6]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.671      ;
; -1.633 ; CLK_Divider:DUT1|Counter[0]     ; CLK_Divider:DUT1|Counter[7]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.671      ;
; -1.633 ; CLK_Divider:DUT1|Counter[0]     ; CLK_Divider:DUT1|Counter[8]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.671      ;
; -1.633 ; CLK_Divider:DUT1|Counter[0]     ; CLK_Divider:DUT1|Counter[9]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.671      ;
; -1.633 ; CLK_Divider:DUT1|Counter[0]     ; CLK_Divider:DUT1|Counter[10]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.671      ;
; -1.633 ; CLK_Divider:DUT1|Counter[0]     ; CLK_Divider:DUT1|Counter[11]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.671      ;
; -1.626 ; CLK_Divider:DUT1|Counter[6]     ; CLK_Divider:DUT1|T_CLK           ; CLK          ; CLK         ; 1.000        ; 0.005      ; 2.669      ;
; -1.623 ; CLK_Divider:DUT1|Counter[0]     ; CLK_Divider:DUT1|T_CLK           ; CLK          ; CLK         ; 1.000        ; 0.005      ; 2.666      ;
; -1.583 ; Sound_Generator:DUT5|Counter[0] ; Sound_Generator:DUT5|Counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.621      ;
; -1.583 ; CLK_Divider:DUT1|Counter[7]     ; CLK_Divider:DUT1|T_CLK           ; CLK          ; CLK         ; 1.000        ; 0.005      ; 2.626      ;
; -1.546 ; Sound_Generator:DUT5|Counter[1] ; Sound_Generator:DUT5|Counter[12] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.584      ;
; -1.527 ; CLK_Divider:DUT1|Counter[5]     ; CLK_Divider:DUT1|Counter[0]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.565      ;
; -1.527 ; CLK_Divider:DUT1|Counter[5]     ; CLK_Divider:DUT1|Counter[1]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.565      ;
; -1.527 ; CLK_Divider:DUT1|Counter[5]     ; CLK_Divider:DUT1|Counter[2]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.565      ;
; -1.527 ; CLK_Divider:DUT1|Counter[5]     ; CLK_Divider:DUT1|Counter[3]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.565      ;
; -1.527 ; CLK_Divider:DUT1|Counter[5]     ; CLK_Divider:DUT1|Counter[4]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.565      ;
; -1.527 ; CLK_Divider:DUT1|Counter[5]     ; CLK_Divider:DUT1|Counter[5]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.565      ;
; -1.527 ; CLK_Divider:DUT1|Counter[5]     ; CLK_Divider:DUT1|Counter[6]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.565      ;
; -1.527 ; CLK_Divider:DUT1|Counter[5]     ; CLK_Divider:DUT1|Counter[7]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.565      ;
; -1.527 ; CLK_Divider:DUT1|Counter[5]     ; CLK_Divider:DUT1|Counter[8]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.565      ;
; -1.527 ; CLK_Divider:DUT1|Counter[5]     ; CLK_Divider:DUT1|Counter[9]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.565      ;
; -1.527 ; CLK_Divider:DUT1|Counter[5]     ; CLK_Divider:DUT1|Counter[10]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.565      ;
; -1.527 ; CLK_Divider:DUT1|Counter[5]     ; CLK_Divider:DUT1|Counter[11]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.565      ;
; -1.503 ; Sound_Generator:DUT5|Counter[0] ; Sound_Generator:DUT5|Counter[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.541      ;
; -1.503 ; Sound_Generator:DUT5|Counter[2] ; Sound_Generator:DUT5|Counter[12] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.541      ;
; -1.498 ; CLK_Divider:DUT1|Counter[10]    ; CLK_Divider:DUT1|T_CLK           ; CLK          ; CLK         ; 1.000        ; 0.005      ; 2.541      ;
; -1.466 ; Sound_Generator:DUT5|Counter[1] ; Sound_Generator:DUT5|Counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.504      ;
; -1.460 ; CLK_Divider:DUT1|Counter[11]    ; CLK_Divider:DUT1|Counter[0]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.498      ;
; -1.460 ; CLK_Divider:DUT1|Counter[11]    ; CLK_Divider:DUT1|Counter[1]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.498      ;
; -1.460 ; CLK_Divider:DUT1|Counter[11]    ; CLK_Divider:DUT1|Counter[2]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.498      ;
; -1.460 ; CLK_Divider:DUT1|Counter[11]    ; CLK_Divider:DUT1|Counter[3]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.498      ;
; -1.460 ; CLK_Divider:DUT1|Counter[11]    ; CLK_Divider:DUT1|Counter[4]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.498      ;
+--------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready'                                                                                                                                                                                                                   ;
+--------+--------------------------------------------------------+--------------------------------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                              ; To Node                                                ; Launch Clock                                                    ; Latch Clock                                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------+--------------------------------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+
; -0.981 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 2.019      ;
; -0.848 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 1.886      ;
; -0.566 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 1.604      ;
; -0.563 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 1.601      ;
; -0.562 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 1.600      ;
; -0.470 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 1.508      ;
; -0.246 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 1.284      ;
; -0.245 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 1.283      ;
; -0.240 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 1.278      ;
; 0.085  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 0.953      ;
; 0.087  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 0.951      ;
; 0.090  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 0.948      ;
; 0.122  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 0.916      ;
; 0.123  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 0.915      ;
; 0.307  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 0.731      ;
; 3.169  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.500        ; 3.085      ; 0.731      ;
; 3.669  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 3.085      ; 0.731      ;
+--------+--------------------------------------------------------+--------------------------------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK_Divider:DUT1|T_CLK'                                                                                                                                                                                                                                                  ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                               ; Launch Clock                                                    ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------+------------------------+--------------+------------+------------+
; -5.522 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 5.690      ; 0.731      ;
; -5.022 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; -0.500       ; 5.690      ; 0.731      ;
; -1.115 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]                     ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 2.604      ; 1.775      ;
; -1.096 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]                     ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 2.605      ; 1.795      ;
; -1.088 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]                     ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 2.605      ; 1.803      ;
; -0.885 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]                     ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 2.605      ; 2.006      ;
; -0.616 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]                     ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sclPullDown ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 2.605      ; 2.275      ;
; -0.463 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]                     ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 2.605      ; 2.428      ;
; -0.462 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]                     ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sclPullDown ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 2.605      ; 2.429      ;
; -0.442 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]                     ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 2.605      ; 2.449      ;
; -0.442 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]                     ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 2.605      ; 2.449      ;
; -0.407 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]                     ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 2.595      ; 2.474      ;
; -0.274 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]                     ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 2.595      ; 2.607      ;
; -0.261 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]                     ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 2.605      ; 2.630      ;
; -0.141 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]                     ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 2.604      ; 2.749      ;
; 0.013  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]                     ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 2.604      ; 2.903      ;
; 0.309  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]                     ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 2.604      ; 3.199      ;
; 0.445  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[0] ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sclPullDown ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sclPullDown ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.463  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[1]                ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 2.604      ; 3.353      ;
; 0.508  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[0]                ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 2.604      ; 3.398      ;
; 0.530  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]                     ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 2.604      ; 3.420      ;
; 0.530  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]                     ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 2.604      ; 3.420      ;
; 0.633  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]                     ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 2.605      ; 3.524      ;
; 0.828  ; CodecConfigurator:DUT6|data[21]                                       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 2.600      ; 3.714      ;
; 1.102  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.388      ;
; 1.165  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.001      ; 1.452      ;
; 1.200  ; CodecConfigurator:DUT6|data[4]                                        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 2.600      ; 4.086      ;
; 1.258  ; CodecConfigurator:DUT6|data[9]                                        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 2.600      ; 4.144      ;
; 1.263  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.549      ;
; 1.312  ; CodecConfigurator:DUT6|data[1]                                        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 2.600      ; 4.198      ;
; 1.498  ; Sensor_Controller:DUT2|Counter[16]                                    ; Sensor_Controller:DUT2|Trigger                                        ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.009     ; 1.775      ;
; 1.537  ; CodecConfigurator:DUT6|data[6]                                        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 2.600      ; 4.423      ;
; 1.543  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.010      ; 1.839      ;
; 1.548  ; CodecConfigurator:DUT6|data[3]                                        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 2.600      ; 4.434      ;
; 1.564  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.001      ; 1.851      ;
; 1.626  ; CodecConfigurator:DUT6|data[2]                                        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 2.600      ; 4.512      ;
; 1.684  ; CodecConfigurator:DUT6|data[12]                                       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 2.600      ; 4.570      ;
; 1.690  ; CodecConfigurator:DUT6|data[0]                                        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 2.600      ; 4.576      ;
; 1.702  ; Sensor_Controller:DUT2|Counter[18]                                    ; Sensor_Controller:DUT2|Trigger                                        ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.009     ; 1.979      ;
; 1.725  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sclPullDown ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.011      ;
; 1.738  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.024      ;
; 1.907  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sclPullDown ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.001      ; 2.194      ;
; 1.955  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.001      ; 2.242      ;
; 1.979  ; CodecConfigurator:DUT6|data[11]                                       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 2.600      ; 4.865      ;
; 2.019  ; Sensor_Controller:DUT2|Counter[8]                                     ; Sensor_Controller:DUT2|Trigger                                        ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.305      ;
; 2.020  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.001      ; 2.307      ;
; 2.032  ; Sensor_Controller:DUT2|Counter[17]                                    ; Sensor_Controller:DUT2|Trigger                                        ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.009     ; 2.309      ;
; 2.049  ; CodecConfigurator:DUT6|data[10]                                       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 2.600      ; 4.935      ;
; 2.055  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.341      ;
; 2.055  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.341      ;
; 2.072  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.001      ; 2.359      ;
; 2.075  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.361      ;
; 2.099  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sclPullDown ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.010      ; 2.395      ;
; 2.173  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.459      ;
; 2.192  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sclPullDown ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.478      ;
; 2.220  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.506      ;
; 2.232  ; Sensor_Controller:DUT2|Counter[2]                                     ; Sensor_Controller:DUT2|Trigger                                        ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.518      ;
; 2.302  ; Sensor_Controller:DUT2|Counter[4]                                     ; Sensor_Controller:DUT2|Trigger                                        ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.588      ;
; 2.355  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sclPullDown ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.001      ; 2.642      ;
; 2.406  ; Sensor_Controller:DUT2|Counter[19]                                    ; Sensor_Controller:DUT2|Counter[19]                                    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.692      ;
; 2.437  ; Sensor_Controller:DUT2|Counter[3]                                     ; Sensor_Controller:DUT2|Trigger                                        ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.723      ;
; 2.464  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.750      ;
; 2.467  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.010      ; 2.763      ;
; 2.467  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.010      ; 2.763      ;
; 2.469  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.755      ;
; 2.490  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.010      ; 2.786      ;
; 2.494  ; Sensor_Controller:DUT2|Counter[16]                                    ; Sensor_Controller:DUT2|Counter[1]                                     ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.009     ; 2.771      ;
; 2.494  ; Sensor_Controller:DUT2|Counter[16]                                    ; Sensor_Controller:DUT2|Counter[2]                                     ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.009     ; 2.771      ;
; 2.494  ; Sensor_Controller:DUT2|Counter[16]                                    ; Sensor_Controller:DUT2|Counter[3]                                     ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.009     ; 2.771      ;
; 2.494  ; Sensor_Controller:DUT2|Counter[16]                                    ; Sensor_Controller:DUT2|Counter[4]                                     ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.009     ; 2.771      ;
; 2.494  ; Sensor_Controller:DUT2|Counter[16]                                    ; Sensor_Controller:DUT2|Counter[5]                                     ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.009     ; 2.771      ;
; 2.494  ; Sensor_Controller:DUT2|Counter[16]                                    ; Sensor_Controller:DUT2|Counter[6]                                     ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.009     ; 2.771      ;
; 2.494  ; Sensor_Controller:DUT2|Counter[16]                                    ; Sensor_Controller:DUT2|Counter[7]                                     ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.009     ; 2.771      ;
; 2.494  ; Sensor_Controller:DUT2|Counter[16]                                    ; Sensor_Controller:DUT2|Counter[8]                                     ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.009     ; 2.771      ;
; 2.494  ; Sensor_Controller:DUT2|Counter[16]                                    ; Sensor_Controller:DUT2|Counter[9]                                     ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.009     ; 2.771      ;
; 2.494  ; Sensor_Controller:DUT2|Counter[16]                                    ; Sensor_Controller:DUT2|Counter[0]                                     ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.009     ; 2.771      ;
; 2.504  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sclPullDown ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.790      ;
; 2.551  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.001     ; 2.836      ;
; 2.585  ; Sensor_Controller:DUT2|Counter[19]                                    ; Sensor_Controller:DUT2|Trigger                                        ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.009     ; 2.862      ;
; 2.587  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.873      ;
; 2.601  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.887      ;
; 2.689  ; Sensor_Controller:DUT2|Counter[2]                                     ; Sensor_Controller:DUT2|Counter[2]                                     ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.975      ;
; 2.698  ; Sensor_Controller:DUT2|Counter[18]                                    ; Sensor_Controller:DUT2|Counter[1]                                     ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.009     ; 2.975      ;
; 2.698  ; Sensor_Controller:DUT2|Counter[18]                                    ; Sensor_Controller:DUT2|Counter[2]                                     ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.009     ; 2.975      ;
; 2.698  ; Sensor_Controller:DUT2|Counter[18]                                    ; Sensor_Controller:DUT2|Counter[3]                                     ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.009     ; 2.975      ;
; 2.698  ; Sensor_Controller:DUT2|Counter[18]                                    ; Sensor_Controller:DUT2|Counter[4]                                     ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.009     ; 2.975      ;
; 2.698  ; Sensor_Controller:DUT2|Counter[18]                                    ; Sensor_Controller:DUT2|Counter[5]                                     ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.009     ; 2.975      ;
; 2.698  ; Sensor_Controller:DUT2|Counter[18]                                    ; Sensor_Controller:DUT2|Counter[6]                                     ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.009     ; 2.975      ;
; 2.698  ; Sensor_Controller:DUT2|Counter[18]                                    ; Sensor_Controller:DUT2|Counter[7]                                     ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.009     ; 2.975      ;
; 2.698  ; Sensor_Controller:DUT2|Counter[18]                                    ; Sensor_Controller:DUT2|Counter[8]                                     ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.009     ; 2.975      ;
; 2.698  ; Sensor_Controller:DUT2|Counter[18]                                    ; Sensor_Controller:DUT2|Counter[9]                                     ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.009     ; 2.975      ;
; 2.698  ; Sensor_Controller:DUT2|Counter[18]                                    ; Sensor_Controller:DUT2|Counter[0]                                     ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.009     ; 2.975      ;
; 2.716  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.001     ; 3.001      ;
; 2.739  ; Sensor_Controller:DUT2|Counter[8]                                     ; Sensor_Controller:DUT2|Counter[8]                                     ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 3.025      ;
; 2.745  ; Sensor_Controller:DUT2|Counter[3]                                     ; Sensor_Controller:DUT2|Counter[3]                                     ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 3.031      ;
; 2.746  ; Sensor_Controller:DUT2|Counter[18]                                    ; Sensor_Controller:DUT2|Counter[18]                                    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 3.032      ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------+------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready'                                                                                                                                                                                                                    ;
+--------+--------------------------------------------------------+--------------------------------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                              ; To Node                                                ; Launch Clock                                                    ; Latch Clock                                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------+--------------------------------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+
; -2.917 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 3.085      ; 0.731      ;
; -2.417 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; -0.500       ; 3.085      ; 0.731      ;
; 0.445  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 0.731      ;
; 0.629  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 0.915      ;
; 0.630  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 0.916      ;
; 0.662  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 0.948      ;
; 0.665  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 0.951      ;
; 0.667  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 0.953      ;
; 0.992  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 1.278      ;
; 0.997  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 1.283      ;
; 0.998  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 1.284      ;
; 1.222  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 1.508      ;
; 1.314  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 1.600      ;
; 1.315  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 1.601      ;
; 1.318  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 1.604      ;
; 1.600  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 1.886      ;
; 1.733  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 2.019      ;
+--------+--------------------------------------------------------+--------------------------------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK'                                                                                                                                       ;
+--------+----------------------------------+----------------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+------------------------+-------------+--------------+------------+------------+
; -2.680 ; CLK_Divider:DUT1|T_CLK           ; CLK_Divider:DUT1|T_CLK           ; CLK_Divider:DUT1|T_CLK ; CLK         ; 0.000        ; 2.848      ; 0.731      ;
; -2.180 ; CLK_Divider:DUT1|T_CLK           ; CLK_Divider:DUT1|T_CLK           ; CLK_Divider:DUT1|T_CLK ; CLK         ; -0.500       ; 2.848      ; 0.731      ;
; 0.624  ; CLK_Divider:DUT1|Counter[11]     ; CLK_Divider:DUT1|Counter[11]     ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.910      ;
; 0.629  ; Sound_Generator:DUT5|Counter[12] ; Sound_Generator:DUT5|Counter[12] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.915      ;
; 0.964  ; Sound_Generator:DUT5|Counter[4]  ; Sound_Generator:DUT5|Counter[4]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.250      ;
; 0.964  ; Sound_Generator:DUT5|Counter[6]  ; Sound_Generator:DUT5|Counter[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.250      ;
; 0.969  ; Sound_Generator:DUT5|Counter[10] ; Sound_Generator:DUT5|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.255      ;
; 0.969  ; Sound_Generator:DUT5|Counter[11] ; Sound_Generator:DUT5|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.255      ;
; 0.972  ; Sound_Generator:DUT5|Counter[1]  ; Sound_Generator:DUT5|Counter[1]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.258      ;
; 0.972  ; Sound_Generator:DUT5|Counter[8]  ; Sound_Generator:DUT5|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.258      ;
; 0.979  ; CLK_Divider:DUT1|Counter[5]      ; CLK_Divider:DUT1|Counter[5]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.265      ;
; 0.980  ; CLK_Divider:DUT1|Counter[0]      ; CLK_Divider:DUT1|Counter[0]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.266      ;
; 0.980  ; CLK_Divider:DUT1|Counter[7]      ; CLK_Divider:DUT1|Counter[7]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.266      ;
; 0.981  ; CLK_Divider:DUT1|Counter[3]      ; CLK_Divider:DUT1|Counter[3]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.267      ;
; 1.007  ; Sound_Generator:DUT5|Counter[5]  ; Sound_Generator:DUT5|Counter[5]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.293      ;
; 1.008  ; Sound_Generator:DUT5|Counter[2]  ; Sound_Generator:DUT5|Counter[2]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.294      ;
; 1.008  ; Sound_Generator:DUT5|Counter[7]  ; Sound_Generator:DUT5|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.294      ;
; 1.008  ; Sound_Generator:DUT5|Counter[9]  ; Sound_Generator:DUT5|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.294      ;
; 1.011  ; Sound_Generator:DUT5|Counter[0]  ; Sound_Generator:DUT5|Counter[0]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.297      ;
; 1.016  ; Sound_Generator:DUT5|Counter[3]  ; Sound_Generator:DUT5|Counter[3]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.302      ;
; 1.017  ; CLK_Divider:DUT1|Counter[4]      ; CLK_Divider:DUT1|Counter[4]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.303      ;
; 1.018  ; CLK_Divider:DUT1|Counter[6]      ; CLK_Divider:DUT1|Counter[6]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.304      ;
; 1.019  ; CLK_Divider:DUT1|Counter[1]      ; CLK_Divider:DUT1|Counter[1]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.305      ;
; 1.019  ; CLK_Divider:DUT1|Counter[2]      ; CLK_Divider:DUT1|Counter[2]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.305      ;
; 1.195  ; CLK_Divider:DUT1|Counter[8]      ; CLK_Divider:DUT1|Counter[8]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.481      ;
; 1.231  ; CLK_Divider:DUT1|Counter[9]      ; CLK_Divider:DUT1|Counter[9]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.517      ;
; 1.238  ; CLK_Divider:DUT1|Counter[10]     ; CLK_Divider:DUT1|Counter[10]     ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.524      ;
; 1.396  ; Sound_Generator:DUT5|Counter[6]  ; Sound_Generator:DUT5|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.682      ;
; 1.401  ; Sound_Generator:DUT5|Counter[11] ; Sound_Generator:DUT5|Counter[12] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.687      ;
; 1.401  ; Sound_Generator:DUT5|Counter[10] ; Sound_Generator:DUT5|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.687      ;
; 1.404  ; Sound_Generator:DUT5|Counter[1]  ; Sound_Generator:DUT5|Counter[2]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.690      ;
; 1.404  ; Sound_Generator:DUT5|Counter[8]  ; Sound_Generator:DUT5|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.690      ;
; 1.411  ; CLK_Divider:DUT1|Counter[5]      ; CLK_Divider:DUT1|Counter[6]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.697      ;
; 1.412  ; CLK_Divider:DUT1|Counter[0]      ; CLK_Divider:DUT1|Counter[1]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.698      ;
; 1.412  ; CLK_Divider:DUT1|Counter[7]      ; CLK_Divider:DUT1|Counter[8]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.698      ;
; 1.440  ; Sound_Generator:DUT5|Counter[5]  ; Sound_Generator:DUT5|Counter[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.726      ;
; 1.441  ; Sound_Generator:DUT5|Counter[9]  ; Sound_Generator:DUT5|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.727      ;
; 1.441  ; Sound_Generator:DUT5|Counter[0]  ; Sound_Generator:DUT5|Counter[1]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.727      ;
; 1.441  ; Sound_Generator:DUT5|Counter[7]  ; Sound_Generator:DUT5|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.727      ;
; 1.441  ; Sound_Generator:DUT5|Counter[2]  ; Sound_Generator:DUT5|Counter[3]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.727      ;
; 1.449  ; Sound_Generator:DUT5|Counter[3]  ; Sound_Generator:DUT5|Counter[4]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.735      ;
; 1.450  ; CLK_Divider:DUT1|Counter[4]      ; CLK_Divider:DUT1|Counter[5]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.736      ;
; 1.451  ; CLK_Divider:DUT1|Counter[6]      ; CLK_Divider:DUT1|Counter[7]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.737      ;
; 1.452  ; CLK_Divider:DUT1|Counter[2]      ; CLK_Divider:DUT1|Counter[3]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.738      ;
; 1.452  ; CLK_Divider:DUT1|Counter[1]      ; CLK_Divider:DUT1|Counter[2]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.738      ;
; 1.476  ; Sound_Generator:DUT5|Counter[6]  ; Sound_Generator:DUT5|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.762      ;
; 1.481  ; Sound_Generator:DUT5|Counter[10] ; Sound_Generator:DUT5|Counter[12] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.767      ;
; 1.484  ; Sound_Generator:DUT5|Counter[8]  ; Sound_Generator:DUT5|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.770      ;
; 1.484  ; Sound_Generator:DUT5|Counter[1]  ; Sound_Generator:DUT5|Counter[3]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.770      ;
; 1.491  ; CLK_Divider:DUT1|Counter[5]      ; CLK_Divider:DUT1|Counter[7]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.777      ;
; 1.492  ; CLK_Divider:DUT1|Counter[7]      ; CLK_Divider:DUT1|Counter[9]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.778      ;
; 1.492  ; CLK_Divider:DUT1|Counter[0]      ; CLK_Divider:DUT1|Counter[2]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.778      ;
; 1.497  ; Sound_Generator:DUT5|Counter[4]  ; Sound_Generator:DUT5|Counter[5]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.783      ;
; 1.514  ; CLK_Divider:DUT1|Counter[3]      ; CLK_Divider:DUT1|Counter[4]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.800      ;
; 1.520  ; Sound_Generator:DUT5|Counter[5]  ; Sound_Generator:DUT5|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.806      ;
; 1.521  ; Sound_Generator:DUT5|Counter[9]  ; Sound_Generator:DUT5|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.807      ;
; 1.521  ; Sound_Generator:DUT5|Counter[0]  ; Sound_Generator:DUT5|Counter[2]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.807      ;
; 1.521  ; Sound_Generator:DUT5|Counter[7]  ; Sound_Generator:DUT5|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.807      ;
; 1.521  ; Sound_Generator:DUT5|Counter[2]  ; Sound_Generator:DUT5|Counter[4]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.807      ;
; 1.530  ; CLK_Divider:DUT1|Counter[4]      ; CLK_Divider:DUT1|Counter[6]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.816      ;
; 1.531  ; CLK_Divider:DUT1|Counter[6]      ; CLK_Divider:DUT1|Counter[8]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.817      ;
; 1.532  ; CLK_Divider:DUT1|Counter[1]      ; CLK_Divider:DUT1|Counter[3]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.818      ;
; 1.556  ; Sound_Generator:DUT5|Counter[6]  ; Sound_Generator:DUT5|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.842      ;
; 1.564  ; Sound_Generator:DUT5|Counter[8]  ; Sound_Generator:DUT5|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.850      ;
; 1.564  ; Sound_Generator:DUT5|Counter[1]  ; Sound_Generator:DUT5|Counter[4]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.850      ;
; 1.571  ; CLK_Divider:DUT1|Counter[5]      ; CLK_Divider:DUT1|Counter[8]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.857      ;
; 1.572  ; CLK_Divider:DUT1|Counter[7]      ; CLK_Divider:DUT1|Counter[10]     ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.858      ;
; 1.572  ; CLK_Divider:DUT1|Counter[0]      ; CLK_Divider:DUT1|Counter[3]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.858      ;
; 1.577  ; Sound_Generator:DUT5|Counter[4]  ; Sound_Generator:DUT5|Counter[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.863      ;
; 1.594  ; CLK_Divider:DUT1|Counter[3]      ; CLK_Divider:DUT1|Counter[5]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.880      ;
; 1.600  ; Sound_Generator:DUT5|Counter[5]  ; Sound_Generator:DUT5|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.886      ;
; 1.601  ; Sound_Generator:DUT5|Counter[9]  ; Sound_Generator:DUT5|Counter[12] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.887      ;
; 1.601  ; Sound_Generator:DUT5|Counter[7]  ; Sound_Generator:DUT5|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.887      ;
; 1.601  ; Sound_Generator:DUT5|Counter[0]  ; Sound_Generator:DUT5|Counter[3]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.887      ;
; 1.610  ; CLK_Divider:DUT1|Counter[4]      ; CLK_Divider:DUT1|Counter[7]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.896      ;
; 1.611  ; CLK_Divider:DUT1|Counter[6]      ; CLK_Divider:DUT1|Counter[9]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.897      ;
; 1.623  ; Sound_Generator:DUT5|Counter[3]  ; Sound_Generator:DUT5|Counter[5]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.909      ;
; 1.626  ; CLK_Divider:DUT1|Counter[2]      ; CLK_Divider:DUT1|Counter[4]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.912      ;
; 1.627  ; CLK_Divider:DUT1|Counter[8]      ; CLK_Divider:DUT1|Counter[9]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.913      ;
; 1.636  ; Sound_Generator:DUT5|Counter[6]  ; Sound_Generator:DUT5|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.922      ;
; 1.638  ; CLK_Divider:DUT1|Counter[9]      ; CLK_Divider:DUT1|T_CLK           ; CLK                    ; CLK         ; 0.000        ; 0.005      ; 1.929      ;
; 1.644  ; Sound_Generator:DUT5|Counter[8]  ; Sound_Generator:DUT5|Counter[12] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.930      ;
; 1.651  ; CLK_Divider:DUT1|Counter[5]      ; CLK_Divider:DUT1|Counter[9]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.937      ;
; 1.652  ; CLK_Divider:DUT1|Counter[7]      ; CLK_Divider:DUT1|Counter[11]     ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.938      ;
; 1.657  ; Sound_Generator:DUT5|Counter[4]  ; Sound_Generator:DUT5|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.943      ;
; 1.664  ; CLK_Divider:DUT1|Counter[9]      ; CLK_Divider:DUT1|Counter[10]     ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.950      ;
; 1.671  ; CLK_Divider:DUT1|Counter[10]     ; CLK_Divider:DUT1|Counter[11]     ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.957      ;
; 1.674  ; CLK_Divider:DUT1|Counter[3]      ; CLK_Divider:DUT1|Counter[6]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.960      ;
; 1.680  ; Sound_Generator:DUT5|Counter[5]  ; Sound_Generator:DUT5|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.966      ;
; 1.681  ; Sound_Generator:DUT5|Counter[7]  ; Sound_Generator:DUT5|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.967      ;
; 1.681  ; Sound_Generator:DUT5|Counter[0]  ; Sound_Generator:DUT5|Counter[4]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.967      ;
; 1.690  ; CLK_Divider:DUT1|Counter[4]      ; CLK_Divider:DUT1|Counter[8]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.976      ;
; 1.691  ; CLK_Divider:DUT1|Counter[6]      ; CLK_Divider:DUT1|Counter[10]     ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.977      ;
; 1.695  ; Sound_Generator:DUT5|Counter[2]  ; Sound_Generator:DUT5|Counter[5]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.981      ;
; 1.703  ; Sound_Generator:DUT5|Counter[3]  ; Sound_Generator:DUT5|Counter[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.989      ;
; 1.706  ; CLK_Divider:DUT1|Counter[2]      ; CLK_Divider:DUT1|Counter[5]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.992      ;
; 1.706  ; CLK_Divider:DUT1|Counter[1]      ; CLK_Divider:DUT1|Counter[4]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.992      ;
; 1.707  ; CLK_Divider:DUT1|Counter[8]      ; CLK_Divider:DUT1|Counter[10]     ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.993      ;
; 1.716  ; Sound_Generator:DUT5|Counter[6]  ; Sound_Generator:DUT5|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.002      ;
; 1.731  ; CLK_Divider:DUT1|Counter[5]      ; CLK_Divider:DUT1|Counter[10]     ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.017      ;
+--------+----------------------------------+----------------------------------+------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CodecConfigurator:DUT6|I2CMaster:i2cm1|ready'                                                                                                                                                                ;
+-------+----------------------------------------+----------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock                                 ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; 0.445 ; CodecConfigurator:DUT6|i2cClockDisable ; CodecConfigurator:DUT6|i2cClockDisable ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CodecConfigurator:DUT6|data[0]         ; CodecConfigurator:DUT6|data[0]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 0.731      ;
; 0.670 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 0.956      ;
; 0.671 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 0.957      ;
; 1.147 ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 1.433      ;
; 1.488 ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 1.774      ;
; 1.522 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|data[6]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.008      ; 1.816      ;
; 1.534 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|data[1]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.008      ; 1.828      ;
; 1.535 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|data[11]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.008      ; 1.829      ;
; 1.537 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|data[12]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.008      ; 1.831      ;
; 1.537 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|data[10]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.008      ; 1.831      ;
; 1.537 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|data[2]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.008      ; 1.831      ;
; 1.537 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|data[6]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.008      ; 1.831      ;
; 1.539 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|data[4]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.008      ; 1.833      ;
; 1.539 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|data[3]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.008      ; 1.833      ;
; 1.539 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|data[2]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.008      ; 1.833      ;
; 1.540 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|data[9]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.008      ; 1.834      ;
; 1.541 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|data[0]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.008      ; 1.835      ;
; 1.541 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|data[1]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.008      ; 1.835      ;
; 1.553 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 1.839      ;
; 1.564 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|data[9]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.008      ; 1.858      ;
; 1.581 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|data[12]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.008      ; 1.875      ;
; 1.581 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|data[4]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.008      ; 1.875      ;
; 1.582 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|data[11]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.008      ; 1.876      ;
; 1.584 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|data[0]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.008      ; 1.878      ;
; 1.584 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|data[3]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.008      ; 1.878      ;
; 1.690 ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|data[4]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.008      ; 1.984      ;
; 1.691 ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|data[6]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.008      ; 1.985      ;
; 1.691 ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|data[12]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.008      ; 1.985      ;
; 1.691 ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|data[2]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.008      ; 1.985      ;
; 1.694 ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|data[11]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.008      ; 1.988      ;
; 1.694 ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|data[9]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.008      ; 1.988      ;
; 1.695 ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|data[1]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.008      ; 1.989      ;
; 1.696 ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|data[10]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.008      ; 1.990      ;
; 1.696 ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|data[3]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.008      ; 1.990      ;
; 2.140 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|data[21]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.008      ; 2.434      ;
; 2.140 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|data[10]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.008      ; 2.434      ;
; 2.224 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|data[21]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.008      ; 2.518      ;
; 2.291 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|i2cClockDisable ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; -1.627     ; 0.950      ;
; 2.606 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|i2cClockDisable ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; -1.627     ; 1.265      ;
; 2.875 ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|i2cClockDisable ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; -1.627     ; 1.534      ;
+-------+----------------------------------------+----------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK'                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; CLK   ; Rise       ; CLK                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[0]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[0]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[10]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[10]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[11]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[11]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[1]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[1]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[2]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[2]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[3]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[3]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[4]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[4]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[5]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[5]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[6]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[6]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[7]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[7]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[8]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[8]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[9]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[9]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|T_CLK           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|T_CLK           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[0]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[0]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[10] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[10] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[11] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[11] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[12] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[12] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[1]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[1]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[2]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[2]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[3]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[3]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[4]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[4]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[5]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[5]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[6]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[6]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[7]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[7]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[8]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[8]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[9]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[10]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[10]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[11]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[11]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[6]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[6]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[7]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[7]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[8]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[8]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[9]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[9]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|T_CLK|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|T_CLK|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT5|Counter[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT5|Counter[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT5|Counter[10]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT5|Counter[10]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT5|Counter[11]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT5|Counter[11]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT5|Counter[12]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT5|Counter[12]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT5|Counter[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT5|Counter[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT5|Counter[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT5|Counter[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT5|Counter[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT5|Counter[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT5|Counter[4]|clk              ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK_Divider:DUT1|T_CLK'                                                                                                                ;
+--------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sclPullDown ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sclPullDown ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[0]                                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[0]                                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[10]                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[10]                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[11]                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[11]                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[12]                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[12]                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[13]                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[13]                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[14]                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[14]                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[15]                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[15]                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[16]                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[16]                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[17]                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[17]                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[18]                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[18]                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[19]                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[19]                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[1]                                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[1]                                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[2]                                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[2]                                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[3]                                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[3]                                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[4]                                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[4]                                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[5]                                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[5]                                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[6]                                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[6]                                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[7]                                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[7]                                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[8]                                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[8]                                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[9]                                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[9]                                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[0]                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[0]                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[1]                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[1]                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[2]                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[2]                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[3]                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[3]                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[4]                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[4]                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[5]                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[5]                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[6]                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[6]                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[7]                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[7]                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Trigger                                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Trigger                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT1|T_CLK|regout                                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT1|T_CLK|regout                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT1|T_CLK~clkctrl|inclk[0]                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT1|T_CLK~clkctrl|inclk[0]                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT1|T_CLK~clkctrl|outclk                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT1|T_CLK~clkctrl|outclk                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[0]|clk                                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[0]|clk                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[10]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[10]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[11]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[11]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[12]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[12]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[13]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[13]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[14]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[14]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[15]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[15]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[16]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[16]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[17]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[17]|clk                                                  ;
+--------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CodecConfigurator:DUT6|I2CMaster:i2cm1|ready'                                                                                 ;
+--------+--------------+----------------+------------------+----------------------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                        ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+----------------------------------------------+------------+----------------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|data[0]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|data[0]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|data[10]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|data[10]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|data[11]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|data[11]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|data[12]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|data[12]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|data[1]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|data[1]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|data[21]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|data[21]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|data[2]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|data[2]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|data[3]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|data[3]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|data[4]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|data[4]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|data[6]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|data[6]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|data[9]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|data[9]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|i2cClockDisable ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|i2cClockDisable ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|state[0]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|state[0]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|state[1]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|state[1]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|state[2]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|state[2]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|data[0]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|data[0]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|data[10]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|data[10]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|data[11]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|data[11]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|data[12]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|data[12]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|data[1]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|data[1]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|data[21]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|data[21]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|data[2]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|data[2]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|data[3]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|data[3]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|data[4]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|data[4]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|data[6]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|data[6]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|data[9]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|data[9]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|i2cClockDisable|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|i2cClockDisable|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|i2cm1|ready|regout                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|i2cm1|ready|regout                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|i2cm1|ready~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|i2cm1|ready~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|i2cm1|ready~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|i2cm1|ready~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|state[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|state[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|state[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|state[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|state[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|state[2]|clk                      ;
+--------+--------------+----------------+------------------+----------------------------------------------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready'                                                                                                 ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------+------------+--------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                           ; Clock Edge ; Target                                                 ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------+------------+--------------------------------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT6|i2cm1|bytesCounter[0]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT6|i2cm1|bytesCounter[0]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT6|i2cm1|bytesCounter[1]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT6|i2cm1|bytesCounter[1]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT6|i2cm1|ready|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT6|i2cm1|ready|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT6|i2cm1|txLogic|ready|regout                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT6|i2cm1|txLogic|ready|regout                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT6|i2cm1|txLogic|ready~clkctrl|inclk[0]              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT6|i2cm1|txLogic|ready~clkctrl|inclk[0]              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT6|i2cm1|txLogic|ready~clkctrl|outclk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT6|i2cm1|txLogic|ready~clkctrl|outclk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT6|i2cm1|txState[0]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT6|i2cm1|txState[0]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT6|i2cm1|txState[1]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT6|i2cm1|txState[1]|clk                              ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------+------------+--------------------------------------------------------+


+------------------------------------------------------------------------------------------+
; Setup Times                                                                              ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; RST       ; CLK                    ; 6.122 ; 6.122 ; Rise       ; CLK                    ;
; Echo_Sig  ; CLK_Divider:DUT1|T_CLK ; 8.085 ; 8.085 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; RST       ; CLK_Divider:DUT1|T_CLK ; 9.992 ; 9.992 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
+-----------+------------------------+-------+-------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; RST       ; CLK                    ; -5.061 ; -5.061 ; Rise       ; CLK                    ;
; Echo_Sig  ; CLK_Divider:DUT1|T_CLK ; -4.148 ; -4.148 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; RST       ; CLK_Divider:DUT1|T_CLK ; -4.760 ; -4.760 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
+-----------+------------------------+--------+--------+------------+------------------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+---------------+------------------------+--------+--------+------------+------------------------+
; Data Port     ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+---------------+------------------------+--------+--------+------------+------------------------+
; BCLK          ; CLK                    ; 6.990  ; 6.990  ; Rise       ; CLK                    ;
; DACLRCK       ; CLK                    ; 6.982  ; 6.982  ; Rise       ; CLK                    ;
; Sound_Data    ; CLK                    ; 6.986  ; 6.986  ; Rise       ; CLK                    ;
; XCLK          ; CLK                    ; 6.987  ; 6.987  ; Rise       ; CLK                    ;
; Distance[*]   ; CLK_Divider:DUT1|T_CLK ; 44.713 ; 44.713 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[0]  ; CLK_Divider:DUT1|T_CLK ; 21.244 ; 21.244 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[1]  ; CLK_Divider:DUT1|T_CLK ; 21.615 ; 21.615 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[2]  ; CLK_Divider:DUT1|T_CLK ; 21.305 ; 21.305 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[3]  ; CLK_Divider:DUT1|T_CLK ; 21.292 ; 21.292 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[4]  ; CLK_Divider:DUT1|T_CLK ; 21.278 ; 21.278 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[5]  ; CLK_Divider:DUT1|T_CLK ; 21.649 ; 21.649 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[6]  ; CLK_Divider:DUT1|T_CLK ; 21.654 ; 21.654 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[7]  ; CLK_Divider:DUT1|T_CLK ; 44.277 ; 44.277 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[8]  ; CLK_Divider:DUT1|T_CLK ; 44.533 ; 44.533 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[9]  ; CLK_Divider:DUT1|T_CLK ; 44.533 ; 44.533 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[10] ; CLK_Divider:DUT1|T_CLK ; 44.707 ; 44.707 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[11] ; CLK_Divider:DUT1|T_CLK ; 44.713 ; 44.713 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[12] ; CLK_Divider:DUT1|T_CLK ; 44.498 ; 44.498 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[13] ; CLK_Divider:DUT1|T_CLK ; 44.594 ; 44.594 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; I2C_Clock     ; CLK_Divider:DUT1|T_CLK ; 11.562 ; 11.562 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; I2C_Data      ; CLK_Divider:DUT1|T_CLK ; 11.511 ; 11.511 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; Trigger_Sig   ; CLK_Divider:DUT1|T_CLK ; 8.116  ; 8.116  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
+---------------+------------------------+--------+--------+------------+------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                  ;
+---------------+------------------------+--------+--------+------------+------------------------+
; Data Port     ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+---------------+------------------------+--------+--------+------------+------------------------+
; BCLK          ; CLK                    ; 6.990  ; 6.990  ; Rise       ; CLK                    ;
; DACLRCK       ; CLK                    ; 6.982  ; 6.982  ; Rise       ; CLK                    ;
; Sound_Data    ; CLK                    ; 6.986  ; 6.986  ; Rise       ; CLK                    ;
; XCLK          ; CLK                    ; 6.987  ; 6.987  ; Rise       ; CLK                    ;
; Distance[*]   ; CLK_Divider:DUT1|T_CLK ; 7.948  ; 7.948  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[0]  ; CLK_Divider:DUT1|T_CLK ; 8.760  ; 8.760  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[1]  ; CLK_Divider:DUT1|T_CLK ; 9.091  ; 9.091  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[2]  ; CLK_Divider:DUT1|T_CLK ; 8.781  ; 8.781  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[3]  ; CLK_Divider:DUT1|T_CLK ; 8.777  ; 8.777  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[4]  ; CLK_Divider:DUT1|T_CLK ; 8.793  ; 8.793  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[5]  ; CLK_Divider:DUT1|T_CLK ; 9.131  ; 9.131  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[6]  ; CLK_Divider:DUT1|T_CLK ; 9.134  ; 9.134  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[7]  ; CLK_Divider:DUT1|T_CLK ; 7.948  ; 7.948  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[8]  ; CLK_Divider:DUT1|T_CLK ; 8.202  ; 8.202  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[9]  ; CLK_Divider:DUT1|T_CLK ; 8.202  ; 8.202  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[10] ; CLK_Divider:DUT1|T_CLK ; 8.378  ; 8.378  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[11] ; CLK_Divider:DUT1|T_CLK ; 8.593  ; 8.593  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[12] ; CLK_Divider:DUT1|T_CLK ; 8.166  ; 8.166  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[13] ; CLK_Divider:DUT1|T_CLK ; 8.265  ; 8.265  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; I2C_Clock     ; CLK_Divider:DUT1|T_CLK ; 11.562 ; 11.562 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; I2C_Data      ; CLK_Divider:DUT1|T_CLK ; 11.511 ; 11.511 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; Trigger_Sig   ; CLK_Divider:DUT1|T_CLK ; 8.116  ; 8.116  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
+---------------+------------------------+--------+--------+------------+------------------------+


+------------------------------------------------------------------------------------------+
; Output Enable Times                                                                      ;
+------------+------------------------+-------+------+------------+------------------------+
; Data Port  ; Clock Port             ; Rise  ; Fall ; Clock Edge ; Clock Reference        ;
+------------+------------------------+-------+------+------------+------------------------+
; Sound_Data ; CLK_Divider:DUT1|T_CLK ; 8.951 ;      ; Rise       ; CLK_Divider:DUT1|T_CLK ;
+------------+------------------------+-------+------+------------+------------------------+


+------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                              ;
+------------+------------------------+-------+------+------------+------------------------+
; Data Port  ; Clock Port             ; Rise  ; Fall ; Clock Edge ; Clock Reference        ;
+------------+------------------------+-------+------+------------+------------------------+
; Sound_Data ; CLK_Divider:DUT1|T_CLK ; 8.423 ;      ; Rise       ; CLK_Divider:DUT1|T_CLK ;
+------------+------------------------+-------+------+------------+------------------------+


+---------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                              ;
+------------+------------------------+-----------+-----------+------------+------------------------+
; Data Port  ; Clock Port             ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference        ;
+------------+------------------------+-----------+-----------+------------+------------------------+
; Sound_Data ; CLK_Divider:DUT1|T_CLK ; 8.951     ;           ; Rise       ; CLK_Divider:DUT1|T_CLK ;
+------------+------------------------+-----------+-----------+------------+------------------------+


+---------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                      ;
+------------+------------------------+-----------+-----------+------------+------------------------+
; Data Port  ; Clock Port             ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference        ;
+------------+------------------------+-----------+-----------+------------+------------------------+
; Sound_Data ; CLK_Divider:DUT1|T_CLK ; 8.423     ;           ; Rise       ; CLK_Divider:DUT1|T_CLK ;
+------------+------------------------+-----------+-----------+------------+------------------------+


+-------------------------------------------------------------------------------------------+
; Fast Model Setup Summary                                                                  ;
+-----------------------------------------------------------------+---------+---------------+
; Clock                                                           ; Slack   ; End Point TNS ;
+-----------------------------------------------------------------+---------+---------------+
; CLK_Divider:DUT1|T_CLK                                          ; -21.925 ; -184.216      ;
; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; -0.660  ; -1.110        ;
; CLK                                                             ; -0.156  ; -1.986        ;
; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.117   ; 0.000         ;
+-----------------------------------------------------------------+---------+---------------+


+------------------------------------------------------------------------------------------+
; Fast Model Hold Summary                                                                  ;
+-----------------------------------------------------------------+--------+---------------+
; Clock                                                           ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------+--------+---------------+
; CLK_Divider:DUT1|T_CLK                                          ; -2.671 ; -4.171        ;
; CLK                                                             ; -1.711 ; -1.711        ;
; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; -1.683 ; -1.683        ;
; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; 0.215  ; 0.000         ;
+-----------------------------------------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                                   ;
+-----------------------------------------------------------------+--------+---------------+
; Clock                                                           ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------+--------+---------------+
; CLK                                                             ; -1.380 ; -27.380       ;
; CLK_Divider:DUT1|T_CLK                                          ; -0.500 ; -38.000       ;
; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; -0.500 ; -15.000       ;
; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; -0.500 ; -5.000        ;
+-----------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK_Divider:DUT1|T_CLK'                                                                                                                                   ;
+---------+------------------------------------+------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack   ; From Node                          ; To Node                            ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------+------------------------------------+------------------------+------------------------+--------------+------------+------------+
; -21.925 ; Sensor_Controller:DUT2|Counter[1]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.023      ; 22.980     ;
; -21.897 ; Sensor_Controller:DUT2|Counter[2]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.023      ; 22.952     ;
; -21.879 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.023      ; 22.934     ;
; -21.852 ; Sensor_Controller:DUT2|Counter[3]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.023      ; 22.907     ;
; -21.827 ; Sensor_Controller:DUT2|Counter[5]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.023      ; 22.882     ;
; -21.755 ; Sensor_Controller:DUT2|Counter[4]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.023      ; 22.810     ;
; -21.719 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.017      ; 22.768     ;
; -21.700 ; Sensor_Controller:DUT2|Counter[1]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.615     ; 21.117     ;
; -21.700 ; Sensor_Controller:DUT2|Counter[6]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.023      ; 22.755     ;
; -21.681 ; Sensor_Controller:DUT2|Counter[9]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.023      ; 22.736     ;
; -21.672 ; Sensor_Controller:DUT2|Counter[2]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.615     ; 21.089     ;
; -21.654 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.615     ; 21.071     ;
; -21.645 ; Sensor_Controller:DUT2|Counter[7]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.023      ; 22.700     ;
; -21.635 ; Sensor_Controller:DUT2|Counter[10] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.017      ; 22.684     ;
; -21.630 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.023      ; 22.685     ;
; -21.627 ; Sensor_Controller:DUT2|Counter[3]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.615     ; 21.044     ;
; -21.602 ; Sensor_Controller:DUT2|Counter[5]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.615     ; 21.019     ;
; -21.530 ; Sensor_Controller:DUT2|Counter[4]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.615     ; 20.947     ;
; -21.521 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.017      ; 22.570     ;
; -21.494 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.621     ; 20.905     ;
; -21.475 ; Sensor_Controller:DUT2|Counter[6]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.615     ; 20.892     ;
; -21.456 ; Sensor_Controller:DUT2|Counter[9]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.615     ; 20.873     ;
; -21.420 ; Sensor_Controller:DUT2|Counter[7]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.615     ; 20.837     ;
; -21.410 ; Sensor_Controller:DUT2|Counter[10] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.621     ; 20.821     ;
; -21.405 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.615     ; 20.822     ;
; -21.404 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.017      ; 22.453     ;
; -21.353 ; Sensor_Controller:DUT2|Counter[14] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.017      ; 22.402     ;
; -21.344 ; Sensor_Controller:DUT2|Counter[15] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.017      ; 22.393     ;
; -21.299 ; Sensor_Controller:DUT2|Counter[16] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.017      ; 22.348     ;
; -21.296 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.621     ; 20.707     ;
; -21.277 ; Sensor_Controller:DUT2|Counter[17] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.017      ; 22.326     ;
; -21.226 ; Sensor_Controller:DUT2|Counter[18] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.017      ; 22.275     ;
; -21.185 ; Sensor_Controller:DUT2|Counter[19] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.017      ; 22.234     ;
; -21.179 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.621     ; 20.590     ;
; -21.128 ; Sensor_Controller:DUT2|Counter[14] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.621     ; 20.539     ;
; -21.121 ; Sensor_Controller:DUT2|Counter[1]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.024      ; 22.177     ;
; -21.119 ; Sensor_Controller:DUT2|Counter[15] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.621     ; 20.530     ;
; -21.093 ; Sensor_Controller:DUT2|Counter[2]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.024      ; 22.149     ;
; -21.075 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.024      ; 22.131     ;
; -21.074 ; Sensor_Controller:DUT2|Counter[16] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.621     ; 20.485     ;
; -21.052 ; Sensor_Controller:DUT2|Counter[17] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.621     ; 20.463     ;
; -21.048 ; Sensor_Controller:DUT2|Counter[3]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.024      ; 22.104     ;
; -21.023 ; Sensor_Controller:DUT2|Counter[5]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.024      ; 22.079     ;
; -21.001 ; Sensor_Controller:DUT2|Counter[18] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.621     ; 20.412     ;
; -20.960 ; Sensor_Controller:DUT2|Counter[19] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.621     ; 20.371     ;
; -20.951 ; Sensor_Controller:DUT2|Counter[4]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.024      ; 22.007     ;
; -20.915 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.018      ; 21.965     ;
; -20.896 ; Sensor_Controller:DUT2|Counter[6]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.024      ; 21.952     ;
; -20.877 ; Sensor_Controller:DUT2|Counter[9]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.024      ; 21.933     ;
; -20.841 ; Sensor_Controller:DUT2|Counter[7]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.024      ; 21.897     ;
; -20.831 ; Sensor_Controller:DUT2|Counter[10] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.018      ; 21.881     ;
; -20.826 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.024      ; 21.882     ;
; -20.717 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.018      ; 21.767     ;
; -20.600 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.018      ; 21.650     ;
; -20.549 ; Sensor_Controller:DUT2|Counter[14] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.018      ; 21.599     ;
; -20.540 ; Sensor_Controller:DUT2|Counter[15] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.018      ; 21.590     ;
; -20.495 ; Sensor_Controller:DUT2|Counter[16] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.018      ; 21.545     ;
; -20.473 ; Sensor_Controller:DUT2|Counter[17] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.018      ; 21.523     ;
; -20.422 ; Sensor_Controller:DUT2|Counter[18] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.018      ; 21.472     ;
; -20.381 ; Sensor_Controller:DUT2|Counter[19] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.018      ; 21.431     ;
; -20.353 ; Sensor_Controller:DUT2|Counter[1]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.615     ; 19.770     ;
; -20.325 ; Sensor_Controller:DUT2|Counter[2]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.615     ; 19.742     ;
; -20.307 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.615     ; 19.724     ;
; -20.280 ; Sensor_Controller:DUT2|Counter[3]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.615     ; 19.697     ;
; -20.255 ; Sensor_Controller:DUT2|Counter[5]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.615     ; 19.672     ;
; -20.183 ; Sensor_Controller:DUT2|Counter[4]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.615     ; 19.600     ;
; -20.147 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.621     ; 19.558     ;
; -20.128 ; Sensor_Controller:DUT2|Counter[6]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.615     ; 19.545     ;
; -20.109 ; Sensor_Controller:DUT2|Counter[9]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.615     ; 19.526     ;
; -20.073 ; Sensor_Controller:DUT2|Counter[7]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.615     ; 19.490     ;
; -20.063 ; Sensor_Controller:DUT2|Counter[10] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.621     ; 19.474     ;
; -20.058 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.615     ; 19.475     ;
; -19.949 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.621     ; 19.360     ;
; -19.832 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.621     ; 19.243     ;
; -19.781 ; Sensor_Controller:DUT2|Counter[14] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.621     ; 19.192     ;
; -19.772 ; Sensor_Controller:DUT2|Counter[15] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.621     ; 19.183     ;
; -19.727 ; Sensor_Controller:DUT2|Counter[16] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.621     ; 19.138     ;
; -19.705 ; Sensor_Controller:DUT2|Counter[17] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.621     ; 19.116     ;
; -19.654 ; Sensor_Controller:DUT2|Counter[18] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.621     ; 19.065     ;
; -19.613 ; Sensor_Controller:DUT2|Counter[19] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.621     ; 19.024     ;
; -19.110 ; Sensor_Controller:DUT2|Counter[1]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.615     ; 18.527     ;
; -19.082 ; Sensor_Controller:DUT2|Counter[2]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.615     ; 18.499     ;
; -19.064 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.615     ; 18.481     ;
; -19.037 ; Sensor_Controller:DUT2|Counter[3]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.615     ; 18.454     ;
; -19.012 ; Sensor_Controller:DUT2|Counter[5]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.615     ; 18.429     ;
; -18.940 ; Sensor_Controller:DUT2|Counter[4]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.615     ; 18.357     ;
; -18.904 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.621     ; 18.315     ;
; -18.885 ; Sensor_Controller:DUT2|Counter[6]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.615     ; 18.302     ;
; -18.866 ; Sensor_Controller:DUT2|Counter[9]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.615     ; 18.283     ;
; -18.830 ; Sensor_Controller:DUT2|Counter[7]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.615     ; 18.247     ;
; -18.820 ; Sensor_Controller:DUT2|Counter[10] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.621     ; 18.231     ;
; -18.815 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.615     ; 18.232     ;
; -18.706 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.621     ; 18.117     ;
; -18.589 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.621     ; 18.000     ;
; -18.538 ; Sensor_Controller:DUT2|Counter[14] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.621     ; 17.949     ;
; -18.529 ; Sensor_Controller:DUT2|Counter[15] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.621     ; 17.940     ;
; -18.484 ; Sensor_Controller:DUT2|Counter[16] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.621     ; 17.895     ;
; -18.462 ; Sensor_Controller:DUT2|Counter[17] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.621     ; 17.873     ;
; -18.411 ; Sensor_Controller:DUT2|Counter[18] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.621     ; 17.822     ;
; -18.370 ; Sensor_Controller:DUT2|Counter[19] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.621     ; 17.781     ;
+---------+------------------------------------+------------------------------------+------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CodecConfigurator:DUT6|I2CMaster:i2cm1|ready'                                                                                                                                                                ;
+--------+----------------------------------------+----------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock                                 ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; -0.660 ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|i2cClockDisable ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; -1.083     ; 0.609      ;
; -0.564 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|i2cClockDisable ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; -1.083     ; 0.513      ;
; -0.464 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|i2cClockDisable ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; -1.083     ; 0.413      ;
; -0.045 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|data[4]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.006      ; 1.083      ;
; -0.045 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|data[3]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.006      ; 1.083      ;
; -0.045 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|data[12]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.006      ; 1.083      ;
; -0.045 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|data[6]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.006      ; 1.083      ;
; -0.045 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|data[21]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.006      ; 1.083      ;
; -0.045 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|data[10]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.006      ; 1.083      ;
; -0.045 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|data[2]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.006      ; 1.083      ;
; -0.045 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|data[11]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.006      ; 1.083      ;
; -0.045 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|data[9]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.006      ; 1.083      ;
; -0.045 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|data[1]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.006      ; 1.083      ;
; -0.032 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|data[4]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.006      ; 1.070      ;
; -0.032 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|data[3]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.006      ; 1.070      ;
; -0.032 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|data[12]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.006      ; 1.070      ;
; -0.032 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|data[6]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.006      ; 1.070      ;
; -0.032 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|data[21]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.006      ; 1.070      ;
; -0.032 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|data[10]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.006      ; 1.070      ;
; -0.032 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|data[2]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.006      ; 1.070      ;
; -0.032 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|data[11]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.006      ; 1.070      ;
; -0.032 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|data[9]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.006      ; 1.070      ;
; -0.032 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|data[1]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.006      ; 1.070      ;
; 0.203  ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|data[3]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.006      ; 0.835      ;
; 0.204  ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|data[10]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.006      ; 0.834      ;
; 0.205  ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|data[6]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.006      ; 0.833      ;
; 0.228  ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|data[9]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.006      ; 0.810      ;
; 0.230  ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|data[11]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.006      ; 0.808      ;
; 0.230  ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|data[1]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.006      ; 0.808      ;
; 0.231  ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|data[12]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.006      ; 0.807      ;
; 0.234  ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|data[4]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.006      ; 0.804      ;
; 0.234  ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|data[2]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.006      ; 0.804      ;
; 0.269  ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|data[0]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.006      ; 0.769      ;
; 0.289  ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|data[0]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.006      ; 0.749      ;
; 0.310  ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 0.722      ;
; 0.334  ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 0.698      ;
; 0.447  ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 0.585      ;
; 0.612  ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 0.420      ;
; 0.613  ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 0.419      ;
; 0.665  ; CodecConfigurator:DUT6|i2cClockDisable ; CodecConfigurator:DUT6|i2cClockDisable ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; CodecConfigurator:DUT6|data[0]         ; CodecConfigurator:DUT6|data[0]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 0.367      ;
+--------+----------------------------------------+----------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK'                                                                                                                           ;
+--------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.156 ; CLK_Divider:DUT1|Counter[6]     ; CLK_Divider:DUT1|Counter[0]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.188      ;
; -0.156 ; CLK_Divider:DUT1|Counter[6]     ; CLK_Divider:DUT1|Counter[1]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.188      ;
; -0.156 ; CLK_Divider:DUT1|Counter[6]     ; CLK_Divider:DUT1|Counter[2]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.188      ;
; -0.156 ; CLK_Divider:DUT1|Counter[6]     ; CLK_Divider:DUT1|Counter[3]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.188      ;
; -0.156 ; CLK_Divider:DUT1|Counter[6]     ; CLK_Divider:DUT1|Counter[4]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.188      ;
; -0.156 ; CLK_Divider:DUT1|Counter[6]     ; CLK_Divider:DUT1|Counter[5]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.188      ;
; -0.156 ; CLK_Divider:DUT1|Counter[6]     ; CLK_Divider:DUT1|Counter[6]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.188      ;
; -0.156 ; CLK_Divider:DUT1|Counter[6]     ; CLK_Divider:DUT1|Counter[7]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.188      ;
; -0.156 ; CLK_Divider:DUT1|Counter[6]     ; CLK_Divider:DUT1|Counter[8]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.188      ;
; -0.156 ; CLK_Divider:DUT1|Counter[6]     ; CLK_Divider:DUT1|Counter[9]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.188      ;
; -0.156 ; CLK_Divider:DUT1|Counter[6]     ; CLK_Divider:DUT1|Counter[10]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.188      ;
; -0.156 ; CLK_Divider:DUT1|Counter[6]     ; CLK_Divider:DUT1|Counter[11]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.188      ;
; -0.144 ; CLK_Divider:DUT1|Counter[7]     ; CLK_Divider:DUT1|Counter[0]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.176      ;
; -0.144 ; CLK_Divider:DUT1|Counter[7]     ; CLK_Divider:DUT1|Counter[1]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.176      ;
; -0.144 ; CLK_Divider:DUT1|Counter[7]     ; CLK_Divider:DUT1|Counter[2]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.176      ;
; -0.144 ; CLK_Divider:DUT1|Counter[7]     ; CLK_Divider:DUT1|Counter[3]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.176      ;
; -0.144 ; CLK_Divider:DUT1|Counter[7]     ; CLK_Divider:DUT1|Counter[4]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.176      ;
; -0.144 ; CLK_Divider:DUT1|Counter[7]     ; CLK_Divider:DUT1|Counter[5]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.176      ;
; -0.144 ; CLK_Divider:DUT1|Counter[7]     ; CLK_Divider:DUT1|Counter[6]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.176      ;
; -0.144 ; CLK_Divider:DUT1|Counter[7]     ; CLK_Divider:DUT1|Counter[7]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.176      ;
; -0.144 ; CLK_Divider:DUT1|Counter[7]     ; CLK_Divider:DUT1|Counter[8]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.176      ;
; -0.144 ; CLK_Divider:DUT1|Counter[7]     ; CLK_Divider:DUT1|Counter[9]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.176      ;
; -0.144 ; CLK_Divider:DUT1|Counter[7]     ; CLK_Divider:DUT1|Counter[10]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.176      ;
; -0.144 ; CLK_Divider:DUT1|Counter[7]     ; CLK_Divider:DUT1|Counter[11]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.176      ;
; -0.094 ; CLK_Divider:DUT1|Counter[10]    ; CLK_Divider:DUT1|Counter[0]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.126      ;
; -0.094 ; CLK_Divider:DUT1|Counter[10]    ; CLK_Divider:DUT1|Counter[1]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.126      ;
; -0.094 ; CLK_Divider:DUT1|Counter[10]    ; CLK_Divider:DUT1|Counter[2]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.126      ;
; -0.094 ; CLK_Divider:DUT1|Counter[10]    ; CLK_Divider:DUT1|Counter[3]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.126      ;
; -0.094 ; CLK_Divider:DUT1|Counter[10]    ; CLK_Divider:DUT1|Counter[4]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.126      ;
; -0.094 ; CLK_Divider:DUT1|Counter[10]    ; CLK_Divider:DUT1|Counter[5]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.126      ;
; -0.094 ; CLK_Divider:DUT1|Counter[10]    ; CLK_Divider:DUT1|Counter[6]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.126      ;
; -0.094 ; CLK_Divider:DUT1|Counter[10]    ; CLK_Divider:DUT1|Counter[7]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.126      ;
; -0.094 ; CLK_Divider:DUT1|Counter[10]    ; CLK_Divider:DUT1|Counter[8]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.126      ;
; -0.094 ; CLK_Divider:DUT1|Counter[10]    ; CLK_Divider:DUT1|Counter[9]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.126      ;
; -0.094 ; CLK_Divider:DUT1|Counter[10]    ; CLK_Divider:DUT1|Counter[10]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.126      ;
; -0.094 ; CLK_Divider:DUT1|Counter[10]    ; CLK_Divider:DUT1|Counter[11]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.126      ;
; -0.078 ; CLK_Divider:DUT1|Counter[4]     ; CLK_Divider:DUT1|Counter[0]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.110      ;
; -0.078 ; CLK_Divider:DUT1|Counter[4]     ; CLK_Divider:DUT1|Counter[1]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.110      ;
; -0.078 ; CLK_Divider:DUT1|Counter[4]     ; CLK_Divider:DUT1|Counter[2]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.110      ;
; -0.078 ; CLK_Divider:DUT1|Counter[4]     ; CLK_Divider:DUT1|Counter[3]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.110      ;
; -0.078 ; CLK_Divider:DUT1|Counter[4]     ; CLK_Divider:DUT1|Counter[4]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.110      ;
; -0.078 ; CLK_Divider:DUT1|Counter[4]     ; CLK_Divider:DUT1|Counter[5]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.110      ;
; -0.078 ; CLK_Divider:DUT1|Counter[4]     ; CLK_Divider:DUT1|Counter[6]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.110      ;
; -0.078 ; CLK_Divider:DUT1|Counter[4]     ; CLK_Divider:DUT1|Counter[7]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.110      ;
; -0.078 ; CLK_Divider:DUT1|Counter[4]     ; CLK_Divider:DUT1|Counter[8]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.110      ;
; -0.078 ; CLK_Divider:DUT1|Counter[4]     ; CLK_Divider:DUT1|Counter[9]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.110      ;
; -0.078 ; CLK_Divider:DUT1|Counter[4]     ; CLK_Divider:DUT1|Counter[10]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.110      ;
; -0.078 ; CLK_Divider:DUT1|Counter[4]     ; CLK_Divider:DUT1|Counter[11]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.110      ;
; -0.074 ; CLK_Divider:DUT1|Counter[1]     ; CLK_Divider:DUT1|Counter[0]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.106      ;
; -0.074 ; CLK_Divider:DUT1|Counter[1]     ; CLK_Divider:DUT1|Counter[1]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.106      ;
; -0.074 ; CLK_Divider:DUT1|Counter[1]     ; CLK_Divider:DUT1|Counter[2]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.106      ;
; -0.074 ; CLK_Divider:DUT1|Counter[1]     ; CLK_Divider:DUT1|Counter[3]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.106      ;
; -0.074 ; CLK_Divider:DUT1|Counter[1]     ; CLK_Divider:DUT1|Counter[4]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.106      ;
; -0.074 ; CLK_Divider:DUT1|Counter[1]     ; CLK_Divider:DUT1|Counter[5]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.106      ;
; -0.074 ; CLK_Divider:DUT1|Counter[1]     ; CLK_Divider:DUT1|Counter[6]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.106      ;
; -0.074 ; CLK_Divider:DUT1|Counter[1]     ; CLK_Divider:DUT1|Counter[7]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.106      ;
; -0.074 ; CLK_Divider:DUT1|Counter[1]     ; CLK_Divider:DUT1|Counter[8]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.106      ;
; -0.074 ; CLK_Divider:DUT1|Counter[1]     ; CLK_Divider:DUT1|Counter[9]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.106      ;
; -0.074 ; CLK_Divider:DUT1|Counter[1]     ; CLK_Divider:DUT1|Counter[10]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.106      ;
; -0.074 ; CLK_Divider:DUT1|Counter[1]     ; CLK_Divider:DUT1|Counter[11]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.106      ;
; -0.073 ; Sound_Generator:DUT5|Counter[0] ; Sound_Generator:DUT5|Counter[12] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.105      ;
; -0.063 ; CLK_Divider:DUT1|Counter[0]     ; CLK_Divider:DUT1|Counter[0]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.095      ;
; -0.063 ; CLK_Divider:DUT1|Counter[0]     ; CLK_Divider:DUT1|Counter[1]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.095      ;
; -0.063 ; CLK_Divider:DUT1|Counter[0]     ; CLK_Divider:DUT1|Counter[2]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.095      ;
; -0.063 ; CLK_Divider:DUT1|Counter[0]     ; CLK_Divider:DUT1|Counter[3]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.095      ;
; -0.063 ; CLK_Divider:DUT1|Counter[0]     ; CLK_Divider:DUT1|Counter[4]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.095      ;
; -0.063 ; CLK_Divider:DUT1|Counter[0]     ; CLK_Divider:DUT1|Counter[5]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.095      ;
; -0.063 ; CLK_Divider:DUT1|Counter[0]     ; CLK_Divider:DUT1|Counter[6]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.095      ;
; -0.063 ; CLK_Divider:DUT1|Counter[0]     ; CLK_Divider:DUT1|Counter[7]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.095      ;
; -0.063 ; CLK_Divider:DUT1|Counter[0]     ; CLK_Divider:DUT1|Counter[8]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.095      ;
; -0.063 ; CLK_Divider:DUT1|Counter[0]     ; CLK_Divider:DUT1|Counter[9]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.095      ;
; -0.063 ; CLK_Divider:DUT1|Counter[0]     ; CLK_Divider:DUT1|Counter[10]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.095      ;
; -0.063 ; CLK_Divider:DUT1|Counter[0]     ; CLK_Divider:DUT1|Counter[11]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.095      ;
; -0.047 ; CLK_Divider:DUT1|Counter[5]     ; CLK_Divider:DUT1|Counter[0]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.079      ;
; -0.047 ; CLK_Divider:DUT1|Counter[5]     ; CLK_Divider:DUT1|Counter[1]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.079      ;
; -0.047 ; CLK_Divider:DUT1|Counter[5]     ; CLK_Divider:DUT1|Counter[2]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.079      ;
; -0.047 ; CLK_Divider:DUT1|Counter[5]     ; CLK_Divider:DUT1|Counter[3]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.079      ;
; -0.047 ; CLK_Divider:DUT1|Counter[5]     ; CLK_Divider:DUT1|Counter[4]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.079      ;
; -0.047 ; CLK_Divider:DUT1|Counter[5]     ; CLK_Divider:DUT1|Counter[5]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.079      ;
; -0.047 ; CLK_Divider:DUT1|Counter[5]     ; CLK_Divider:DUT1|Counter[6]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.079      ;
; -0.047 ; CLK_Divider:DUT1|Counter[5]     ; CLK_Divider:DUT1|Counter[7]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.079      ;
; -0.047 ; CLK_Divider:DUT1|Counter[5]     ; CLK_Divider:DUT1|Counter[8]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.079      ;
; -0.047 ; CLK_Divider:DUT1|Counter[5]     ; CLK_Divider:DUT1|Counter[9]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.079      ;
; -0.047 ; CLK_Divider:DUT1|Counter[5]     ; CLK_Divider:DUT1|Counter[10]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.079      ;
; -0.047 ; CLK_Divider:DUT1|Counter[5]     ; CLK_Divider:DUT1|Counter[11]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.079      ;
; -0.038 ; Sound_Generator:DUT5|Counter[0] ; Sound_Generator:DUT5|Counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.070      ;
; -0.025 ; Sound_Generator:DUT5|Counter[1] ; Sound_Generator:DUT5|Counter[12] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.057      ;
; -0.004 ; Sound_Generator:DUT5|Counter[2] ; Sound_Generator:DUT5|Counter[12] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.036      ;
; -0.003 ; Sound_Generator:DUT5|Counter[0] ; Sound_Generator:DUT5|Counter[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.035      ;
; -0.002 ; CLK_Divider:DUT1|Counter[11]    ; CLK_Divider:DUT1|Counter[0]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.034      ;
; -0.002 ; CLK_Divider:DUT1|Counter[11]    ; CLK_Divider:DUT1|Counter[1]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.034      ;
; -0.002 ; CLK_Divider:DUT1|Counter[11]    ; CLK_Divider:DUT1|Counter[2]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.034      ;
; -0.002 ; CLK_Divider:DUT1|Counter[11]    ; CLK_Divider:DUT1|Counter[3]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.034      ;
; -0.002 ; CLK_Divider:DUT1|Counter[11]    ; CLK_Divider:DUT1|Counter[4]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.034      ;
; -0.002 ; CLK_Divider:DUT1|Counter[11]    ; CLK_Divider:DUT1|Counter[5]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.034      ;
; -0.002 ; CLK_Divider:DUT1|Counter[11]    ; CLK_Divider:DUT1|Counter[6]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.034      ;
; -0.002 ; CLK_Divider:DUT1|Counter[11]    ; CLK_Divider:DUT1|Counter[7]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.034      ;
; -0.002 ; CLK_Divider:DUT1|Counter[11]    ; CLK_Divider:DUT1|Counter[8]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.034      ;
; -0.002 ; CLK_Divider:DUT1|Counter[11]    ; CLK_Divider:DUT1|Counter[9]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.034      ;
; -0.002 ; CLK_Divider:DUT1|Counter[11]    ; CLK_Divider:DUT1|Counter[10]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.034      ;
+--------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready'                                                                                                                                                                                                                  ;
+-------+--------------------------------------------------------+--------------------------------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                                ; Launch Clock                                                    ; Latch Clock                                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+--------------------------------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+
; 0.117 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 0.915      ;
; 0.182 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 0.850      ;
; 0.382 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 0.650      ;
; 0.386 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 0.646      ;
; 0.390 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 0.642      ;
; 0.418 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 0.614      ;
; 0.506 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 0.526      ;
; 0.510 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 0.522      ;
; 0.510 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 0.522      ;
; 0.615 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 0.417      ;
; 0.617 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 0.415      ;
; 0.619 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 0.413      ;
; 0.636 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 0.396      ;
; 0.637 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 0.395      ;
; 0.665 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 0.367      ;
; 2.063 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.500        ; 1.757      ; 0.367      ;
; 2.563 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 1.757      ; 0.367      ;
+-------+--------------------------------------------------------+--------------------------------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK_Divider:DUT1|T_CLK'                                                                                                                                                                                                                                                  ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                               ; Launch Clock                                                    ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------+------------------------+--------------+------------+------------+
; -2.671 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 2.745      ; 0.367      ;
; -2.171 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; -0.500       ; 2.745      ; 0.367      ;
; -0.444 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]                     ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.987      ; 0.695      ;
; -0.431 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]                     ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.988      ; 0.709      ;
; -0.429 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]                     ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.988      ; 0.711      ;
; -0.316 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]                     ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.988      ; 0.824      ;
; -0.262 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]                     ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sclPullDown ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.988      ; 0.878      ;
; -0.176 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]                     ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.988      ; 0.964      ;
; -0.167 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]                     ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sclPullDown ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.988      ; 0.973      ;
; -0.125 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]                     ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.988      ; 1.015      ;
; -0.093 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]                     ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.988      ; 1.047      ;
; -0.093 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]                     ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.988      ; 1.047      ;
; -0.064 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]                     ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.982      ; 1.070      ;
; -0.061 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]                     ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.987      ; 1.078      ;
; 0.001  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]                     ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.982      ; 1.135      ;
; 0.006  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]                     ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.987      ; 1.145      ;
; 0.118  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]                     ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.987      ; 1.257      ;
; 0.123  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[1]                ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.987      ; 1.262      ;
; 0.150  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[0]                ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.987      ; 1.289      ;
; 0.215  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[0] ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sclPullDown ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sclPullDown ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]                     ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.988      ; 1.355      ;
; 0.247  ; CodecConfigurator:DUT6|data[21]                                       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.984      ; 1.383      ;
; 0.273  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]                     ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.987      ; 1.412      ;
; 0.273  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]                     ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.987      ; 1.412      ;
; 0.389  ; CodecConfigurator:DUT6|data[9]                                        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.984      ; 1.525      ;
; 0.391  ; CodecConfigurator:DUT6|data[4]                                        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.984      ; 1.527      ;
; 0.400  ; CodecConfigurator:DUT6|data[1]                                        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.984      ; 1.536      ;
; 0.409  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.561      ;
; 0.443  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.001      ; 0.596      ;
; 0.466  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.618      ;
; 0.505  ; CodecConfigurator:DUT6|data[6]                                        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.984      ; 1.641      ;
; 0.511  ; CodecConfigurator:DUT6|data[3]                                        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.984      ; 1.647      ;
; 0.513  ; CodecConfigurator:DUT6|data[2]                                        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.984      ; 1.649      ;
; 0.546  ; CodecConfigurator:DUT6|data[0]                                        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.984      ; 1.682      ;
; 0.564  ; CodecConfigurator:DUT6|data[12]                                       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.984      ; 1.700      ;
; 0.578  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.001      ; 0.731      ;
; 0.579  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.006      ; 0.737      ;
; 0.596  ; Sensor_Controller:DUT2|Counter[16]                                    ; Sensor_Controller:DUT2|Trigger                                        ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.006     ; 0.742      ;
; 0.630  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sclPullDown ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.782      ;
; 0.634  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.786      ;
; 0.635  ; Sensor_Controller:DUT2|Counter[18]                                    ; Sensor_Controller:DUT2|Trigger                                        ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.006     ; 0.781      ;
; 0.643  ; CodecConfigurator:DUT6|data[11]                                       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.984      ; 1.779      ;
; 0.685  ; CodecConfigurator:DUT6|data[10]                                       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.984      ; 1.821      ;
; 0.701  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sclPullDown ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.001      ; 0.854      ;
; 0.709  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.001      ; 0.862      ;
; 0.735  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.001      ; 0.888      ;
; 0.743  ; Sensor_Controller:DUT2|Counter[17]                                    ; Sensor_Controller:DUT2|Trigger                                        ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.006     ; 0.889      ;
; 0.756  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.908      ;
; 0.762  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.001      ; 0.915      ;
; 0.784  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sclPullDown ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.006      ; 0.942      ;
; 0.804  ; Sensor_Controller:DUT2|Counter[8]                                     ; Sensor_Controller:DUT2|Trigger                                        ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.956      ;
; 0.806  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.958      ;
; 0.830  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sclPullDown ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.982      ;
; 0.840  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.992      ;
; 0.859  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.011      ;
; 0.859  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.011      ;
; 0.874  ; Sensor_Controller:DUT2|Counter[2]                                     ; Sensor_Controller:DUT2|Trigger                                        ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.026      ;
; 0.882  ; Sensor_Controller:DUT2|Counter[4]                                     ; Sensor_Controller:DUT2|Trigger                                        ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.034      ;
; 0.894  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.046      ;
; 0.897  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sclPullDown ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.001      ; 1.050      ;
; 0.913  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.006      ; 1.071      ;
; 0.916  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.001     ; 1.067      ;
; 0.935  ; Sensor_Controller:DUT2|Counter[3]                                     ; Sensor_Controller:DUT2|Trigger                                        ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.087      ;
; 0.937  ; Sensor_Controller:DUT2|Counter[19]                                    ; Sensor_Controller:DUT2|Counter[19]                                    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.089      ;
; 0.940  ; Sensor_Controller:DUT2|Counter[19]                                    ; Sensor_Controller:DUT2|Trigger                                        ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.006     ; 1.086      ;
; 0.943  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.095      ;
; 0.946  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.098      ;
; 0.949  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sclPullDown ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.101      ;
; 0.996  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.001      ; 1.149      ;
; 1.000  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.152      ;
; 1.020  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.006      ; 1.178      ;
; 1.020  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.006      ; 1.178      ;
; 1.024  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.001     ; 1.175      ;
; 1.032  ; Sensor_Controller:DUT2|Counter[16]                                    ; Sensor_Controller:DUT2|Counter[1]                                     ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.006     ; 1.178      ;
; 1.032  ; Sensor_Controller:DUT2|Counter[16]                                    ; Sensor_Controller:DUT2|Counter[2]                                     ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.006     ; 1.178      ;
; 1.032  ; Sensor_Controller:DUT2|Counter[16]                                    ; Sensor_Controller:DUT2|Counter[3]                                     ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.006     ; 1.178      ;
; 1.032  ; Sensor_Controller:DUT2|Counter[16]                                    ; Sensor_Controller:DUT2|Counter[4]                                     ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.006     ; 1.178      ;
; 1.032  ; Sensor_Controller:DUT2|Counter[16]                                    ; Sensor_Controller:DUT2|Counter[5]                                     ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.006     ; 1.178      ;
; 1.032  ; Sensor_Controller:DUT2|Counter[16]                                    ; Sensor_Controller:DUT2|Counter[6]                                     ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.006     ; 1.178      ;
; 1.032  ; Sensor_Controller:DUT2|Counter[16]                                    ; Sensor_Controller:DUT2|Counter[7]                                     ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.006     ; 1.178      ;
; 1.032  ; Sensor_Controller:DUT2|Counter[16]                                    ; Sensor_Controller:DUT2|Counter[8]                                     ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.006     ; 1.178      ;
; 1.032  ; Sensor_Controller:DUT2|Counter[16]                                    ; Sensor_Controller:DUT2|Counter[9]                                     ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.006     ; 1.178      ;
; 1.032  ; Sensor_Controller:DUT2|Counter[16]                                    ; Sensor_Controller:DUT2|Counter[0]                                     ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.006     ; 1.178      ;
; 1.040  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.001     ; 1.191      ;
; 1.045  ; Sensor_Controller:DUT2|Counter[8]                                     ; Sensor_Controller:DUT2|Counter[8]                                     ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.197      ;
; 1.048  ; Sensor_Controller:DUT2|Counter[2]                                     ; Sensor_Controller:DUT2|Counter[2]                                     ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.200      ;
; 1.048  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.001     ; 1.199      ;
; 1.050  ; Sensor_Controller:DUT2|Counter[14]                                    ; Sensor_Controller:DUT2|Counter[14]                                    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.202      ;
; 1.051  ; Sensor_Controller:DUT2|Counter[11]                                    ; Sensor_Controller:DUT2|Trigger                                        ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.006     ; 1.197      ;
; 1.053  ; Sensor_Controller:DUT2|Counter[3]                                     ; Sensor_Controller:DUT2|Counter[3]                                     ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.205      ;
; 1.053  ; Sensor_Controller:DUT2|Counter[18]                                    ; Sensor_Controller:DUT2|Counter[18]                                    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.205      ;
; 1.056  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.208      ;
; 1.057  ; Sensor_Controller:DUT2|Counter[10]                                    ; Sensor_Controller:DUT2|Counter[10]                                    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.209      ;
; 1.060  ; Sensor_Controller:DUT2|Counter[16]                                    ; Sensor_Controller:DUT2|Counter[16]                                    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.212      ;
; 1.066  ; Sensor_Controller:DUT2|Counter[17]                                    ; Sensor_Controller:DUT2|Counter[17]                                    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.218      ;
; 1.071  ; Sensor_Controller:DUT2|Counter[18]                                    ; Sensor_Controller:DUT2|Counter[1]                                     ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.006     ; 1.217      ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK'                                                                                                                                       ;
+--------+----------------------------------+----------------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+------------------------+-------------+--------------+------------+------------+
; -1.711 ; CLK_Divider:DUT1|T_CLK           ; CLK_Divider:DUT1|T_CLK           ; CLK_Divider:DUT1|T_CLK ; CLK         ; 0.000        ; 1.785      ; 0.367      ;
; -1.211 ; CLK_Divider:DUT1|T_CLK           ; CLK_Divider:DUT1|T_CLK           ; CLK_Divider:DUT1|T_CLK ; CLK         ; -0.500       ; 1.785      ; 0.367      ;
; 0.242  ; CLK_Divider:DUT1|Counter[11]     ; CLK_Divider:DUT1|Counter[11]     ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.394      ;
; 0.243  ; Sound_Generator:DUT5|Counter[12] ; Sound_Generator:DUT5|Counter[12] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.395      ;
; 0.356  ; Sound_Generator:DUT5|Counter[4]  ; Sound_Generator:DUT5|Counter[4]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.508      ;
; 0.356  ; Sound_Generator:DUT5|Counter[6]  ; Sound_Generator:DUT5|Counter[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.508      ;
; 0.358  ; Sound_Generator:DUT5|Counter[1]  ; Sound_Generator:DUT5|Counter[1]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; Sound_Generator:DUT5|Counter[8]  ; Sound_Generator:DUT5|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.510      ;
; 0.359  ; Sound_Generator:DUT5|Counter[10] ; Sound_Generator:DUT5|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; Sound_Generator:DUT5|Counter[11] ; Sound_Generator:DUT5|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.511      ;
; 0.364  ; CLK_Divider:DUT1|Counter[5]      ; CLK_Divider:DUT1|Counter[5]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.516      ;
; 0.364  ; CLK_Divider:DUT1|Counter[7]      ; CLK_Divider:DUT1|Counter[7]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.516      ;
; 0.365  ; CLK_Divider:DUT1|Counter[0]      ; CLK_Divider:DUT1|Counter[0]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.517      ;
; 0.366  ; CLK_Divider:DUT1|Counter[3]      ; CLK_Divider:DUT1|Counter[3]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.518      ;
; 0.369  ; Sound_Generator:DUT5|Counter[0]  ; Sound_Generator:DUT5|Counter[0]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; Sound_Generator:DUT5|Counter[5]  ; Sound_Generator:DUT5|Counter[5]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; Sound_Generator:DUT5|Counter[7]  ; Sound_Generator:DUT5|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.521      ;
; 0.370  ; Sound_Generator:DUT5|Counter[2]  ; Sound_Generator:DUT5|Counter[2]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.522      ;
; 0.370  ; Sound_Generator:DUT5|Counter[9]  ; Sound_Generator:DUT5|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.522      ;
; 0.372  ; Sound_Generator:DUT5|Counter[3]  ; Sound_Generator:DUT5|Counter[3]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.524      ;
; 0.374  ; CLK_Divider:DUT1|Counter[4]      ; CLK_Divider:DUT1|Counter[4]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.526      ;
; 0.375  ; CLK_Divider:DUT1|Counter[6]      ; CLK_Divider:DUT1|Counter[6]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.527      ;
; 0.376  ; CLK_Divider:DUT1|Counter[1]      ; CLK_Divider:DUT1|Counter[1]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.528      ;
; 0.376  ; CLK_Divider:DUT1|Counter[2]      ; CLK_Divider:DUT1|Counter[2]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.528      ;
; 0.437  ; CLK_Divider:DUT1|Counter[8]      ; CLK_Divider:DUT1|Counter[8]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.589      ;
; 0.448  ; CLK_Divider:DUT1|Counter[9]      ; CLK_Divider:DUT1|Counter[9]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.600      ;
; 0.453  ; CLK_Divider:DUT1|Counter[10]     ; CLK_Divider:DUT1|Counter[10]     ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.605      ;
; 0.494  ; Sound_Generator:DUT5|Counter[6]  ; Sound_Generator:DUT5|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.646      ;
; 0.496  ; Sound_Generator:DUT5|Counter[1]  ; Sound_Generator:DUT5|Counter[2]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; Sound_Generator:DUT5|Counter[8]  ; Sound_Generator:DUT5|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.648      ;
; 0.497  ; Sound_Generator:DUT5|Counter[11] ; Sound_Generator:DUT5|Counter[12] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.649      ;
; 0.497  ; Sound_Generator:DUT5|Counter[10] ; Sound_Generator:DUT5|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.649      ;
; 0.502  ; CLK_Divider:DUT1|Counter[5]      ; CLK_Divider:DUT1|Counter[6]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.654      ;
; 0.502  ; CLK_Divider:DUT1|Counter[7]      ; CLK_Divider:DUT1|Counter[8]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.654      ;
; 0.503  ; CLK_Divider:DUT1|Counter[0]      ; CLK_Divider:DUT1|Counter[1]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.655      ;
; 0.509  ; Sound_Generator:DUT5|Counter[5]  ; Sound_Generator:DUT5|Counter[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; Sound_Generator:DUT5|Counter[0]  ; Sound_Generator:DUT5|Counter[1]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; Sound_Generator:DUT5|Counter[7]  ; Sound_Generator:DUT5|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.661      ;
; 0.510  ; Sound_Generator:DUT5|Counter[9]  ; Sound_Generator:DUT5|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.662      ;
; 0.510  ; Sound_Generator:DUT5|Counter[2]  ; Sound_Generator:DUT5|Counter[3]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.662      ;
; 0.512  ; Sound_Generator:DUT5|Counter[3]  ; Sound_Generator:DUT5|Counter[4]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.664      ;
; 0.514  ; CLK_Divider:DUT1|Counter[4]      ; CLK_Divider:DUT1|Counter[5]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.666      ;
; 0.515  ; CLK_Divider:DUT1|Counter[6]      ; CLK_Divider:DUT1|Counter[7]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.667      ;
; 0.516  ; CLK_Divider:DUT1|Counter[2]      ; CLK_Divider:DUT1|Counter[3]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.668      ;
; 0.516  ; CLK_Divider:DUT1|Counter[1]      ; CLK_Divider:DUT1|Counter[2]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.668      ;
; 0.529  ; Sound_Generator:DUT5|Counter[6]  ; Sound_Generator:DUT5|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.681      ;
; 0.531  ; Sound_Generator:DUT5|Counter[8]  ; Sound_Generator:DUT5|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.683      ;
; 0.531  ; Sound_Generator:DUT5|Counter[1]  ; Sound_Generator:DUT5|Counter[3]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.683      ;
; 0.532  ; Sound_Generator:DUT5|Counter[10] ; Sound_Generator:DUT5|Counter[12] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.684      ;
; 0.537  ; CLK_Divider:DUT1|Counter[7]      ; CLK_Divider:DUT1|Counter[9]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.689      ;
; 0.537  ; CLK_Divider:DUT1|Counter[5]      ; CLK_Divider:DUT1|Counter[7]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.689      ;
; 0.538  ; CLK_Divider:DUT1|Counter[0]      ; CLK_Divider:DUT1|Counter[2]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.690      ;
; 0.544  ; Sound_Generator:DUT5|Counter[5]  ; Sound_Generator:DUT5|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.696      ;
; 0.544  ; Sound_Generator:DUT5|Counter[0]  ; Sound_Generator:DUT5|Counter[2]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.696      ;
; 0.544  ; Sound_Generator:DUT5|Counter[7]  ; Sound_Generator:DUT5|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.696      ;
; 0.545  ; Sound_Generator:DUT5|Counter[9]  ; Sound_Generator:DUT5|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.697      ;
; 0.545  ; Sound_Generator:DUT5|Counter[2]  ; Sound_Generator:DUT5|Counter[4]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.697      ;
; 0.549  ; Sound_Generator:DUT5|Counter[4]  ; Sound_Generator:DUT5|Counter[5]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.701      ;
; 0.549  ; CLK_Divider:DUT1|Counter[4]      ; CLK_Divider:DUT1|Counter[6]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.701      ;
; 0.550  ; CLK_Divider:DUT1|Counter[6]      ; CLK_Divider:DUT1|Counter[8]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.702      ;
; 0.551  ; CLK_Divider:DUT1|Counter[1]      ; CLK_Divider:DUT1|Counter[3]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.703      ;
; 0.559  ; CLK_Divider:DUT1|Counter[3]      ; CLK_Divider:DUT1|Counter[4]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.711      ;
; 0.564  ; Sound_Generator:DUT5|Counter[6]  ; Sound_Generator:DUT5|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.716      ;
; 0.566  ; Sound_Generator:DUT5|Counter[8]  ; Sound_Generator:DUT5|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.718      ;
; 0.566  ; Sound_Generator:DUT5|Counter[1]  ; Sound_Generator:DUT5|Counter[4]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.718      ;
; 0.572  ; CLK_Divider:DUT1|Counter[7]      ; CLK_Divider:DUT1|Counter[10]     ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.724      ;
; 0.572  ; CLK_Divider:DUT1|Counter[5]      ; CLK_Divider:DUT1|Counter[8]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.724      ;
; 0.573  ; CLK_Divider:DUT1|Counter[0]      ; CLK_Divider:DUT1|Counter[3]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.725      ;
; 0.575  ; CLK_Divider:DUT1|Counter[8]      ; CLK_Divider:DUT1|Counter[9]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.727      ;
; 0.579  ; Sound_Generator:DUT5|Counter[5]  ; Sound_Generator:DUT5|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.731      ;
; 0.579  ; Sound_Generator:DUT5|Counter[7]  ; Sound_Generator:DUT5|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.731      ;
; 0.579  ; Sound_Generator:DUT5|Counter[0]  ; Sound_Generator:DUT5|Counter[3]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.731      ;
; 0.580  ; Sound_Generator:DUT5|Counter[9]  ; Sound_Generator:DUT5|Counter[12] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.732      ;
; 0.584  ; Sound_Generator:DUT5|Counter[4]  ; Sound_Generator:DUT5|Counter[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.736      ;
; 0.584  ; CLK_Divider:DUT1|Counter[4]      ; CLK_Divider:DUT1|Counter[7]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.736      ;
; 0.585  ; CLK_Divider:DUT1|Counter[6]      ; CLK_Divider:DUT1|Counter[9]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.737      ;
; 0.588  ; CLK_Divider:DUT1|Counter[9]      ; CLK_Divider:DUT1|Counter[10]     ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.740      ;
; 0.593  ; CLK_Divider:DUT1|Counter[10]     ; CLK_Divider:DUT1|Counter[11]     ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.745      ;
; 0.594  ; CLK_Divider:DUT1|Counter[3]      ; CLK_Divider:DUT1|Counter[5]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.746      ;
; 0.599  ; Sound_Generator:DUT5|Counter[6]  ; Sound_Generator:DUT5|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.751      ;
; 0.601  ; Sound_Generator:DUT5|Counter[8]  ; Sound_Generator:DUT5|Counter[12] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.753      ;
; 0.606  ; Sound_Generator:DUT5|Counter[3]  ; Sound_Generator:DUT5|Counter[5]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.758      ;
; 0.607  ; CLK_Divider:DUT1|Counter[5]      ; CLK_Divider:DUT1|Counter[9]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.759      ;
; 0.607  ; CLK_Divider:DUT1|Counter[7]      ; CLK_Divider:DUT1|Counter[11]     ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.759      ;
; 0.609  ; CLK_Divider:DUT1|Counter[9]      ; CLK_Divider:DUT1|T_CLK           ; CLK                    ; CLK         ; 0.000        ; 0.004      ; 0.765      ;
; 0.610  ; CLK_Divider:DUT1|Counter[2]      ; CLK_Divider:DUT1|Counter[4]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.762      ;
; 0.610  ; CLK_Divider:DUT1|Counter[8]      ; CLK_Divider:DUT1|Counter[10]     ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.762      ;
; 0.614  ; Sound_Generator:DUT5|Counter[5]  ; Sound_Generator:DUT5|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.766      ;
; 0.614  ; Sound_Generator:DUT5|Counter[7]  ; Sound_Generator:DUT5|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.766      ;
; 0.614  ; Sound_Generator:DUT5|Counter[0]  ; Sound_Generator:DUT5|Counter[4]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.766      ;
; 0.619  ; Sound_Generator:DUT5|Counter[4]  ; Sound_Generator:DUT5|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.771      ;
; 0.619  ; CLK_Divider:DUT1|Counter[4]      ; CLK_Divider:DUT1|Counter[8]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.771      ;
; 0.620  ; CLK_Divider:DUT1|Counter[6]      ; CLK_Divider:DUT1|Counter[10]     ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.772      ;
; 0.623  ; CLK_Divider:DUT1|Counter[9]      ; CLK_Divider:DUT1|Counter[11]     ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.775      ;
; 0.629  ; CLK_Divider:DUT1|Counter[3]      ; CLK_Divider:DUT1|Counter[6]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.781      ;
; 0.634  ; Sound_Generator:DUT5|Counter[6]  ; Sound_Generator:DUT5|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.786      ;
; 0.639  ; Sound_Generator:DUT5|Counter[2]  ; Sound_Generator:DUT5|Counter[5]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.791      ;
; 0.641  ; Sound_Generator:DUT5|Counter[3]  ; Sound_Generator:DUT5|Counter[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.793      ;
; 0.642  ; CLK_Divider:DUT1|Counter[5]      ; CLK_Divider:DUT1|Counter[10]     ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.794      ;
; 0.645  ; CLK_Divider:DUT1|Counter[2]      ; CLK_Divider:DUT1|Counter[5]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.797      ;
+--------+----------------------------------+----------------------------------+------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready'                                                                                                                                                                                                                    ;
+--------+--------------------------------------------------------+--------------------------------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                              ; To Node                                                ; Launch Clock                                                    ; Latch Clock                                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------+--------------------------------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+
; -1.683 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 1.757      ; 0.367      ;
; -1.183 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; -0.500       ; 1.757      ; 0.367      ;
; 0.215  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 0.367      ;
; 0.243  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 0.395      ;
; 0.244  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 0.396      ;
; 0.261  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 0.413      ;
; 0.263  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 0.415      ;
; 0.265  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 0.417      ;
; 0.370  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 0.522      ;
; 0.370  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 0.522      ;
; 0.374  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 0.526      ;
; 0.462  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 0.614      ;
; 0.490  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 0.642      ;
; 0.494  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 0.646      ;
; 0.498  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 0.650      ;
; 0.698  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 0.850      ;
; 0.763  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 0.915      ;
+--------+--------------------------------------------------------+--------------------------------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CodecConfigurator:DUT6|I2CMaster:i2cm1|ready'                                                                                                                                                                ;
+-------+----------------------------------------+----------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock                                 ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; 0.215 ; CodecConfigurator:DUT6|i2cClockDisable ; CodecConfigurator:DUT6|i2cClockDisable ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CodecConfigurator:DUT6|data[0]         ; CodecConfigurator:DUT6|data[0]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 0.367      ;
; 0.267 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 0.419      ;
; 0.268 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 0.420      ;
; 0.433 ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 0.585      ;
; 0.546 ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 0.698      ;
; 0.570 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 0.722      ;
; 0.579 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|data[9]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.006      ; 0.737      ;
; 0.579 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|data[1]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.006      ; 0.737      ;
; 0.580 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|data[2]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.006      ; 0.738      ;
; 0.587 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|data[4]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.006      ; 0.745      ;
; 0.591 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|data[0]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.006      ; 0.749      ;
; 0.593 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|data[12]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.006      ; 0.751      ;
; 0.594 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|data[6]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.006      ; 0.752      ;
; 0.594 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|data[11]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.006      ; 0.752      ;
; 0.595 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|data[3]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.006      ; 0.753      ;
; 0.607 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|data[11]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.006      ; 0.765      ;
; 0.608 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|data[10]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.006      ; 0.766      ;
; 0.608 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|data[12]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.006      ; 0.766      ;
; 0.608 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|data[6]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.006      ; 0.766      ;
; 0.609 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|data[2]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.006      ; 0.767      ;
; 0.609 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|data[4]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.006      ; 0.767      ;
; 0.610 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|data[9]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.006      ; 0.768      ;
; 0.610 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|data[3]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.006      ; 0.768      ;
; 0.611 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|data[0]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.006      ; 0.769      ;
; 0.611 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|data[1]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.006      ; 0.769      ;
; 0.646 ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|data[2]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.006      ; 0.804      ;
; 0.646 ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|data[4]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.006      ; 0.804      ;
; 0.649 ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|data[12]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.006      ; 0.807      ;
; 0.650 ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|data[1]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.006      ; 0.808      ;
; 0.650 ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|data[11]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.006      ; 0.808      ;
; 0.652 ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|data[9]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.006      ; 0.810      ;
; 0.675 ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|data[6]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.006      ; 0.833      ;
; 0.676 ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|data[10]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.006      ; 0.834      ;
; 0.677 ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|data[3]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.006      ; 0.835      ;
; 0.912 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|data[21]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.006      ; 1.070      ;
; 0.912 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|data[10]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.006      ; 1.070      ;
; 0.925 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|data[21]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.006      ; 1.083      ;
; 1.344 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|i2cClockDisable ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; -1.083     ; 0.413      ;
; 1.444 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|i2cClockDisable ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; -1.083     ; 0.513      ;
; 1.540 ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|i2cClockDisable ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; -1.083     ; 0.609      ;
+-------+----------------------------------------+----------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK'                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK   ; Rise       ; CLK                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[10]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[10]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[11]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[11]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[8]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[8]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[9]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[9]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|T_CLK           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|T_CLK           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[10]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[10]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[11]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[11]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[6]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[6]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[7]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[7]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[8]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[8]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[9]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[9]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|T_CLK|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|T_CLK|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT5|Counter[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT5|Counter[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT5|Counter[10]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT5|Counter[10]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT5|Counter[11]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT5|Counter[11]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT5|Counter[12]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT5|Counter[12]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT5|Counter[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT5|Counter[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT5|Counter[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT5|Counter[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT5|Counter[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT5|Counter[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT5|Counter[4]|clk              ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK_Divider:DUT1|T_CLK'                                                                                                                ;
+--------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sclPullDown ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sclPullDown ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[0]                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[0]                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[10]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[10]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[11]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[11]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[12]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[12]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[13]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[13]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[14]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[14]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[15]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[15]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[16]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[16]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[17]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[17]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[18]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[18]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[19]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[19]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[1]                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[1]                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[2]                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[2]                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[3]                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[3]                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[4]                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[4]                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[5]                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[5]                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[6]                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[6]                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[7]                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[7]                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[8]                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[8]                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[9]                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[9]                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[0]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[0]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[1]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[1]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[2]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[2]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[3]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[3]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[4]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[4]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[5]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[5]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[6]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[6]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[7]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[7]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Trigger                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Trigger                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT1|T_CLK|regout                                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT1|T_CLK|regout                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT1|T_CLK~clkctrl|inclk[0]                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT1|T_CLK~clkctrl|inclk[0]                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT1|T_CLK~clkctrl|outclk                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT1|T_CLK~clkctrl|outclk                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[0]|clk                                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[0]|clk                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[10]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[10]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[11]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[11]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[12]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[12]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[13]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[13]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[14]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[14]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[15]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[15]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[16]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[16]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[17]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[17]|clk                                                  ;
+--------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CodecConfigurator:DUT6|I2CMaster:i2cm1|ready'                                                                                 ;
+--------+--------------+----------------+------------------+----------------------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                        ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+----------------------------------------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|data[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|data[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|data[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|data[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|data[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|data[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|data[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|data[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|data[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|data[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|data[21]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|data[21]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|data[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|data[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|data[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|data[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|data[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|data[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|data[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|data[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|data[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|data[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|i2cClockDisable ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|i2cClockDisable ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|state[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|state[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|state[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|state[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|state[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|state[2]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|data[0]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|data[0]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|data[10]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|data[10]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|data[11]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|data[11]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|data[12]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|data[12]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|data[1]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|data[1]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|data[21]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|data[21]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|data[2]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|data[2]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|data[3]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|data[3]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|data[4]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|data[4]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|data[6]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|data[6]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|data[9]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|data[9]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|i2cClockDisable|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|i2cClockDisable|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|i2cm1|ready|regout                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|i2cm1|ready|regout                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|i2cm1|ready~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|i2cm1|ready~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|i2cm1|ready~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|i2cm1|ready~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|state[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|state[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|state[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|state[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|state[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|state[2]|clk                      ;
+--------+--------------+----------------+------------------+----------------------------------------------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready'                                                                                                 ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------+------------+--------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                           ; Clock Edge ; Target                                                 ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------+------------+--------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT6|i2cm1|bytesCounter[0]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT6|i2cm1|bytesCounter[0]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT6|i2cm1|bytesCounter[1]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT6|i2cm1|bytesCounter[1]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT6|i2cm1|ready|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT6|i2cm1|ready|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT6|i2cm1|txLogic|ready|regout                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT6|i2cm1|txLogic|ready|regout                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT6|i2cm1|txLogic|ready~clkctrl|inclk[0]              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT6|i2cm1|txLogic|ready~clkctrl|inclk[0]              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT6|i2cm1|txLogic|ready~clkctrl|outclk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT6|i2cm1|txLogic|ready~clkctrl|outclk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT6|i2cm1|txState[0]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT6|i2cm1|txState[0]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT6|i2cm1|txState[1]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT6|i2cm1|txState[1]|clk                              ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------+------------+--------------------------------------------------------+


+------------------------------------------------------------------------------------------+
; Setup Times                                                                              ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; RST       ; CLK                    ; 2.800 ; 2.800 ; Rise       ; CLK                    ;
; Echo_Sig  ; CLK_Divider:DUT1|T_CLK ; 4.068 ; 4.068 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; RST       ; CLK_Divider:DUT1|T_CLK ; 4.926 ; 4.926 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
+-----------+------------------------+-------+-------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; RST       ; CLK                    ; -2.424 ; -2.424 ; Rise       ; CLK                    ;
; Echo_Sig  ; CLK_Divider:DUT1|T_CLK ; -1.963 ; -1.963 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; RST       ; CLK_Divider:DUT1|T_CLK ; -2.338 ; -2.338 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
+-----------+------------------------+--------+--------+------------+------------------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+---------------+------------------------+--------+--------+------------+------------------------+
; Data Port     ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+---------------+------------------------+--------+--------+------------+------------------------+
; BCLK          ; CLK                    ; 3.835  ; 3.835  ; Rise       ; CLK                    ;
; DACLRCK       ; CLK                    ; 3.831  ; 3.831  ; Rise       ; CLK                    ;
; Sound_Data    ; CLK                    ; 3.828  ; 3.828  ; Rise       ; CLK                    ;
; XCLK          ; CLK                    ; 3.834  ; 3.834  ; Rise       ; CLK                    ;
; Distance[*]   ; CLK_Divider:DUT1|T_CLK ; 16.874 ; 16.874 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[0]  ; CLK_Divider:DUT1|T_CLK ; 8.276  ; 8.276  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[1]  ; CLK_Divider:DUT1|T_CLK ; 8.424  ; 8.424  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[2]  ; CLK_Divider:DUT1|T_CLK ; 8.312  ; 8.312  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[3]  ; CLK_Divider:DUT1|T_CLK ; 8.300  ; 8.300  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[4]  ; CLK_Divider:DUT1|T_CLK ; 8.318  ; 8.318  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[5]  ; CLK_Divider:DUT1|T_CLK ; 8.440  ; 8.440  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[6]  ; CLK_Divider:DUT1|T_CLK ; 8.440  ; 8.440  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[7]  ; CLK_Divider:DUT1|T_CLK ; 16.703 ; 16.703 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[8]  ; CLK_Divider:DUT1|T_CLK ; 16.773 ; 16.773 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[9]  ; CLK_Divider:DUT1|T_CLK ; 16.773 ; 16.773 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[10] ; CLK_Divider:DUT1|T_CLK ; 16.874 ; 16.874 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[11] ; CLK_Divider:DUT1|T_CLK ; 16.864 ; 16.864 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[12] ; CLK_Divider:DUT1|T_CLK ; 16.811 ; 16.811 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[13] ; CLK_Divider:DUT1|T_CLK ; 16.826 ; 16.826 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; I2C_Clock     ; CLK_Divider:DUT1|T_CLK ; 5.448  ; 5.448  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; I2C_Data      ; CLK_Divider:DUT1|T_CLK ; 5.423  ; 5.423  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; Trigger_Sig   ; CLK_Divider:DUT1|T_CLK ; 4.240  ; 4.240  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
+---------------+------------------------+--------+--------+------------+------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+---------------+------------------------+-------+-------+------------+------------------------+
; Data Port     ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+---------------+------------------------+-------+-------+------------+------------------------+
; BCLK          ; CLK                    ; 3.835 ; 3.835 ; Rise       ; CLK                    ;
; DACLRCK       ; CLK                    ; 3.831 ; 3.831 ; Rise       ; CLK                    ;
; Sound_Data    ; CLK                    ; 3.828 ; 3.828 ; Rise       ; CLK                    ;
; XCLK          ; CLK                    ; 3.834 ; 3.834 ; Rise       ; CLK                    ;
; Distance[*]   ; CLK_Divider:DUT1|T_CLK ; 3.523 ; 3.523 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[0]  ; CLK_Divider:DUT1|T_CLK ; 3.776 ; 3.776 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[1]  ; CLK_Divider:DUT1|T_CLK ; 3.917 ; 3.917 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[2]  ; CLK_Divider:DUT1|T_CLK ; 3.803 ; 3.803 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[3]  ; CLK_Divider:DUT1|T_CLK ; 3.800 ; 3.800 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[4]  ; CLK_Divider:DUT1|T_CLK ; 3.815 ; 3.815 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[5]  ; CLK_Divider:DUT1|T_CLK ; 3.937 ; 3.937 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[6]  ; CLK_Divider:DUT1|T_CLK ; 3.940 ; 3.940 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[7]  ; CLK_Divider:DUT1|T_CLK ; 3.523 ; 3.523 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[8]  ; CLK_Divider:DUT1|T_CLK ; 3.590 ; 3.590 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[9]  ; CLK_Divider:DUT1|T_CLK ; 3.591 ; 3.591 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[10] ; CLK_Divider:DUT1|T_CLK ; 3.695 ; 3.695 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[11] ; CLK_Divider:DUT1|T_CLK ; 3.764 ; 3.764 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[12] ; CLK_Divider:DUT1|T_CLK ; 3.626 ; 3.626 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[13] ; CLK_Divider:DUT1|T_CLK ; 3.647 ; 3.647 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; I2C_Clock     ; CLK_Divider:DUT1|T_CLK ; 5.448 ; 5.448 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; I2C_Data      ; CLK_Divider:DUT1|T_CLK ; 5.423 ; 5.423 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; Trigger_Sig   ; CLK_Divider:DUT1|T_CLK ; 4.240 ; 4.240 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
+---------------+------------------------+-------+-------+------------+------------------------+


+------------------------------------------------------------------------------------------+
; Output Enable Times                                                                      ;
+------------+------------------------+-------+------+------------+------------------------+
; Data Port  ; Clock Port             ; Rise  ; Fall ; Clock Edge ; Clock Reference        ;
+------------+------------------------+-------+------+------------+------------------------+
; Sound_Data ; CLK_Divider:DUT1|T_CLK ; 4.022 ;      ; Rise       ; CLK_Divider:DUT1|T_CLK ;
+------------+------------------------+-------+------+------------+------------------------+


+------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                              ;
+------------+------------------------+-------+------+------------+------------------------+
; Data Port  ; Clock Port             ; Rise  ; Fall ; Clock Edge ; Clock Reference        ;
+------------+------------------------+-------+------+------------+------------------------+
; Sound_Data ; CLK_Divider:DUT1|T_CLK ; 3.734 ;      ; Rise       ; CLK_Divider:DUT1|T_CLK ;
+------------+------------------------+-------+------+------------+------------------------+


+---------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                              ;
+------------+------------------------+-----------+-----------+------------+------------------------+
; Data Port  ; Clock Port             ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference        ;
+------------+------------------------+-----------+-----------+------------+------------------------+
; Sound_Data ; CLK_Divider:DUT1|T_CLK ; 4.022     ;           ; Rise       ; CLK_Divider:DUT1|T_CLK ;
+------------+------------------------+-----------+-----------+------------+------------------------+


+---------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                      ;
+------------+------------------------+-----------+-----------+------------+------------------------+
; Data Port  ; Clock Port             ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference        ;
+------------+------------------------+-----------+-----------+------------+------------------------+
; Sound_Data ; CLK_Divider:DUT1|T_CLK ; 3.734     ;           ; Rise       ; CLK_Divider:DUT1|T_CLK ;
+------------+------------------------+-----------+-----------+------------+------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                             ;
+------------------------------------------------------------------+----------+--------+----------+---------+---------------------+
; Clock                                                            ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------------------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack                                                 ; -60.905  ; -5.522 ; N/A      ; N/A     ; -1.631              ;
;  CLK                                                             ; -1.916   ; -2.680 ; N/A      ; N/A     ; -1.631              ;
;  CLK_Divider:DUT1|T_CLK                                          ; -60.905  ; -5.522 ; N/A      ; N/A     ; -0.611              ;
;  CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; -0.981   ; -2.917 ; N/A      ; N/A     ; -0.611              ;
;  CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; -2.123   ; 0.215  ; N/A      ; N/A     ; -0.611              ;
; Design-wide TNS                                                  ; -604.607 ; -15.25 ; 0.0      ; 0.0     ; -104.279            ;
;  CLK                                                             ; -39.216  ; -2.680 ; N/A      ; N/A     ; -33.403             ;
;  CLK_Divider:DUT1|T_CLK                                          ; -542.642 ; -9.653 ; N/A      ; N/A     ; -46.436             ;
;  CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; -3.142   ; -2.917 ; N/A      ; N/A     ; -6.110              ;
;  CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; -19.607  ; 0.000  ; N/A      ; N/A     ; -18.330             ;
+------------------------------------------------------------------+----------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------+
; Setup Times                                                                              ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; RST       ; CLK                    ; 6.122 ; 6.122 ; Rise       ; CLK                    ;
; Echo_Sig  ; CLK_Divider:DUT1|T_CLK ; 8.085 ; 8.085 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; RST       ; CLK_Divider:DUT1|T_CLK ; 9.992 ; 9.992 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
+-----------+------------------------+-------+-------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; RST       ; CLK                    ; -2.424 ; -2.424 ; Rise       ; CLK                    ;
; Echo_Sig  ; CLK_Divider:DUT1|T_CLK ; -1.963 ; -1.963 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; RST       ; CLK_Divider:DUT1|T_CLK ; -2.338 ; -2.338 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
+-----------+------------------------+--------+--------+------------+------------------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+---------------+------------------------+--------+--------+------------+------------------------+
; Data Port     ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+---------------+------------------------+--------+--------+------------+------------------------+
; BCLK          ; CLK                    ; 6.990  ; 6.990  ; Rise       ; CLK                    ;
; DACLRCK       ; CLK                    ; 6.982  ; 6.982  ; Rise       ; CLK                    ;
; Sound_Data    ; CLK                    ; 6.986  ; 6.986  ; Rise       ; CLK                    ;
; XCLK          ; CLK                    ; 6.987  ; 6.987  ; Rise       ; CLK                    ;
; Distance[*]   ; CLK_Divider:DUT1|T_CLK ; 44.713 ; 44.713 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[0]  ; CLK_Divider:DUT1|T_CLK ; 21.244 ; 21.244 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[1]  ; CLK_Divider:DUT1|T_CLK ; 21.615 ; 21.615 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[2]  ; CLK_Divider:DUT1|T_CLK ; 21.305 ; 21.305 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[3]  ; CLK_Divider:DUT1|T_CLK ; 21.292 ; 21.292 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[4]  ; CLK_Divider:DUT1|T_CLK ; 21.278 ; 21.278 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[5]  ; CLK_Divider:DUT1|T_CLK ; 21.649 ; 21.649 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[6]  ; CLK_Divider:DUT1|T_CLK ; 21.654 ; 21.654 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[7]  ; CLK_Divider:DUT1|T_CLK ; 44.277 ; 44.277 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[8]  ; CLK_Divider:DUT1|T_CLK ; 44.533 ; 44.533 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[9]  ; CLK_Divider:DUT1|T_CLK ; 44.533 ; 44.533 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[10] ; CLK_Divider:DUT1|T_CLK ; 44.707 ; 44.707 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[11] ; CLK_Divider:DUT1|T_CLK ; 44.713 ; 44.713 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[12] ; CLK_Divider:DUT1|T_CLK ; 44.498 ; 44.498 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[13] ; CLK_Divider:DUT1|T_CLK ; 44.594 ; 44.594 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; I2C_Clock     ; CLK_Divider:DUT1|T_CLK ; 11.562 ; 11.562 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; I2C_Data      ; CLK_Divider:DUT1|T_CLK ; 11.511 ; 11.511 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; Trigger_Sig   ; CLK_Divider:DUT1|T_CLK ; 8.116  ; 8.116  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
+---------------+------------------------+--------+--------+------------+------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+---------------+------------------------+-------+-------+------------+------------------------+
; Data Port     ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+---------------+------------------------+-------+-------+------------+------------------------+
; BCLK          ; CLK                    ; 3.835 ; 3.835 ; Rise       ; CLK                    ;
; DACLRCK       ; CLK                    ; 3.831 ; 3.831 ; Rise       ; CLK                    ;
; Sound_Data    ; CLK                    ; 3.828 ; 3.828 ; Rise       ; CLK                    ;
; XCLK          ; CLK                    ; 3.834 ; 3.834 ; Rise       ; CLK                    ;
; Distance[*]   ; CLK_Divider:DUT1|T_CLK ; 3.523 ; 3.523 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[0]  ; CLK_Divider:DUT1|T_CLK ; 3.776 ; 3.776 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[1]  ; CLK_Divider:DUT1|T_CLK ; 3.917 ; 3.917 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[2]  ; CLK_Divider:DUT1|T_CLK ; 3.803 ; 3.803 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[3]  ; CLK_Divider:DUT1|T_CLK ; 3.800 ; 3.800 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[4]  ; CLK_Divider:DUT1|T_CLK ; 3.815 ; 3.815 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[5]  ; CLK_Divider:DUT1|T_CLK ; 3.937 ; 3.937 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[6]  ; CLK_Divider:DUT1|T_CLK ; 3.940 ; 3.940 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[7]  ; CLK_Divider:DUT1|T_CLK ; 3.523 ; 3.523 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[8]  ; CLK_Divider:DUT1|T_CLK ; 3.590 ; 3.590 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[9]  ; CLK_Divider:DUT1|T_CLK ; 3.591 ; 3.591 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[10] ; CLK_Divider:DUT1|T_CLK ; 3.695 ; 3.695 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[11] ; CLK_Divider:DUT1|T_CLK ; 3.764 ; 3.764 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[12] ; CLK_Divider:DUT1|T_CLK ; 3.626 ; 3.626 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[13] ; CLK_Divider:DUT1|T_CLK ; 3.647 ; 3.647 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; I2C_Clock     ; CLK_Divider:DUT1|T_CLK ; 5.448 ; 5.448 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; I2C_Data      ; CLK_Divider:DUT1|T_CLK ; 5.423 ; 5.423 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; Trigger_Sig   ; CLK_Divider:DUT1|T_CLK ; 4.240 ; 4.240 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
+---------------+------------------------+-------+-------+------------+------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                                   ;
+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+----------+----------+----------+
; From Clock                                                      ; To Clock                                                        ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+----------+----------+----------+
; CLK                                                             ; CLK                                                             ; 325          ; 0        ; 0        ; 0        ;
; CLK_Divider:DUT1|T_CLK                                          ; CLK                                                             ; 1            ; 1        ; 0        ; 0        ;
; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK                                          ; > 2147483647 ; 0        ; 0        ; 0        ;
; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK                                          ; 44           ; 4        ; 0        ; 0        ;
; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK                                          ; 14           ; 0        ; 0        ; 0        ;
; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 18           ; 0        ; 0        ; 0        ;
; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1            ; 1        ; 0        ; 0        ;
; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; 61           ; 0        ; 0        ; 0        ;
+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                                    ;
+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+----------+----------+----------+
; From Clock                                                      ; To Clock                                                        ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+----------+----------+----------+
; CLK                                                             ; CLK                                                             ; 325          ; 0        ; 0        ; 0        ;
; CLK_Divider:DUT1|T_CLK                                          ; CLK                                                             ; 1            ; 1        ; 0        ; 0        ;
; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK                                          ; > 2147483647 ; 0        ; 0        ; 0        ;
; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK                                          ; 44           ; 4        ; 0        ; 0        ;
; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK                                          ; 14           ; 0        ; 0        ; 0        ;
; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 18           ; 0        ; 0        ; 0        ;
; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1            ; 1        ; 0        ; 0        ;
; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; 61           ; 0        ; 0        ; 0        ;
+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 92    ; 92   ;
; Unconstrained Output Ports      ; 21    ; 21   ;
; Unconstrained Output Port Paths ; 125   ; 125  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Aug 06 21:20:07 2018
Info: Command: quartus_sta Security_System -c Security_System
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Security_System.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
    Info (332105): create_clock -period 1.000 -name CLK_Divider:DUT1|T_CLK CLK_Divider:DUT1|T_CLK
    Info (332105): create_clock -period 1.000 -name CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready
    Info (332105): create_clock -period 1.000 -name CodecConfigurator:DUT6|I2CMaster:i2cm1|ready CodecConfigurator:DUT6|I2CMaster:i2cm1|ready
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -60.905
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -60.905      -542.642 CLK_Divider:DUT1|T_CLK 
    Info (332119):    -2.123       -19.607 CodecConfigurator:DUT6|I2CMaster:i2cm1|ready 
    Info (332119):    -1.916       -39.216 CLK 
    Info (332119):    -0.981        -3.142 CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready 
Info (332146): Worst-case hold slack is -5.522
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.522        -9.653 CLK_Divider:DUT1|T_CLK 
    Info (332119):    -2.917        -2.917 CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready 
    Info (332119):    -2.680        -2.680 CLK 
    Info (332119):     0.445         0.000 CodecConfigurator:DUT6|I2CMaster:i2cm1|ready 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631       -33.403 CLK 
    Info (332119):    -0.611       -46.436 CLK_Divider:DUT1|T_CLK 
    Info (332119):    -0.611       -18.330 CodecConfigurator:DUT6|I2CMaster:i2cm1|ready 
    Info (332119):    -0.611        -6.110 CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -21.925
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -21.925      -184.216 CLK_Divider:DUT1|T_CLK 
    Info (332119):    -0.660        -1.110 CodecConfigurator:DUT6|I2CMaster:i2cm1|ready 
    Info (332119):    -0.156        -1.986 CLK 
    Info (332119):     0.117         0.000 CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready 
Info (332146): Worst-case hold slack is -2.671
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.671        -4.171 CLK_Divider:DUT1|T_CLK 
    Info (332119):    -1.711        -1.711 CLK 
    Info (332119):    -1.683        -1.683 CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready 
    Info (332119):     0.215         0.000 CodecConfigurator:DUT6|I2CMaster:i2cm1|ready 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -27.380 CLK 
    Info (332119):    -0.500       -38.000 CLK_Divider:DUT1|T_CLK 
    Info (332119):    -0.500       -15.000 CodecConfigurator:DUT6|I2CMaster:i2cm1|ready 
    Info (332119):    -0.500        -5.000 CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4584 megabytes
    Info: Processing ended: Mon Aug 06 21:20:08 2018
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


