net1 9 0 1 #int[1]
net2 9 0 2 #int[2]
net3 9 0 3 #int[3]
net4 9 0 4 #int[4]
vref 9 0 0 #tgate[0]
clk 9 0 5 #int[5]
cs 10 0 1 #int[6]
D 10 0 2 #int[7]
out:clk_out 11 0 0 #ana_buff_out[0]
out:csn_out 12 0 0 #ana_buff_out[0]
out:Q 13 0 0 #ana_buff_out[0]
out:in0 14 0 0 #ana_buff_out[0]
out:in1 12 0 1 #ana_buff_out[0]
out:in2 13 0 1 #ana_buff_out[0]
out:in3 14 0 1  #ana_buff_out[0]
