#Substrate Graph
# noVertices
50
# noArcs
110
# Vertices: id availableCpu routingCapacity isCenter
0 406 406 1
1 31 31 1
2 803 803 1
3 99 99 1
4 37 37 0
5 37 37 0
6 37 37 0
7 31 31 1
8 412 412 1
9 37 37 0
10 500 500 1
11 562 562 1
12 124 124 1
13 412 412 1
14 37 37 0
15 473 473 1
16 366 366 1
17 37 37 0
18 37 37 0
19 161 161 1
20 434 434 1
21 37 37 0
22 37 37 0
23 37 37 0
24 37 37 0
25 37 37 0
26 37 37 0
27 31 31 1
28 31 31 1
29 508 508 1
30 37 37 0
31 31 31 1
32 31 31 1
33 37 37 0
34 37 37 0
35 31 31 1
36 31 31 1
37 124 124 1
38 37 37 0
39 31 31 1
40 37 37 0
41 31 31 1
42 37 37 0
43 37 37 0
44 37 37 0
45 37 37 0
46 31 31 1
47 37 37 0
48 37 37 0
49 37 37 0
# Arcs: idS idT delay bandwidth
0 1 5 31
1 0 5 31
0 2 4 125
2 0 4 125
0 15 4 125
15 0 4 125
0 11 6 125
11 0 6 125
2 3 4 62
3 2 4 62
2 5 4 37
5 2 4 37
2 6 5 37
6 2 5 37
2 7 2 31
7 2 2 31
2 8 5 125
8 2 5 125
2 9 6 37
9 2 6 37
2 13 4 125
13 2 4 125
2 14 6 37
14 2 6 37
2 12 6 62
12 2 6 62
2 10 7 125
10 2 7 125
3 4 5 37
4 3 5 37
8 10 3 125
10 8 3 125
8 17 7 37
17 8 7 37
8 11 3 125
11 8 3 125
10 11 7 125
11 10 7 125
10 29 1 125
29 10 1 125
11 12 2 62
12 11 2 62
11 13 7 125
13 11 7 125
13 18 1 37
18 13 1 37
13 20 4 125
20 13 4 125
15 16 10 156
16 15 10 156
15 19 1 93
19 15 1 93
15 44 8 37
44 15 8 37
15 37 10 62
37 15 10 62
16 22 4 37
22 16 4 37
16 24 8 37
24 16 8 37
16 25 5 37
25 16 5 37
16 37 8 62
37 16 8 62
16 38 6 37
38 16 6 37
19 26 8 37
26 19 8 37
19 27 5 31
27 19 5 31
20 21 2 37
21 20 2 37
20 23 10 37
23 20 10 37
20 28 4 31
28 20 4 31
20 30 1 37
30 20 1 37
20 31 5 31
31 20 5 31
20 32 6 31
32 20 6 31
20 34 3 37
34 20 3 37
20 41 8 31
41 20 8 31
20 43 7 37
43 20 7 37
29 33 1 37
33 29 1 37
29 35 1 31
35 29 1 31
29 36 4 31
36 29 4 31
29 39 1 31
39 29 1 31
29 40 3 37
40 29 3 37
29 42 6 37
42 29 6 37
29 45 8 37
45 29 8 37
29 46 1 31
46 29 1 31
29 47 4 37
47 29 4 37
29 48 1 37
48 29 1 37
29 49 6 37
49 29 6 37
