# Generated by Yosys 0.62+39 (git sha1 131911291-dirty, g++ 11.4.0-1ubuntu1~22.04.2 -Og -fPIC)
autoidx 17
attribute \top 1
attribute \src "dut.sv:1.1-42.10"
attribute \keep 1
module \top
  wire \x
  attribute \src "dut.sv:34.13-41.8"
  wire $0\$unnamed_block$1.x
  attribute \src "dut.sv:30.9-30.36"
  cell $check $auto$process.cpp:39:import_immediate_assert$9
    parameter \ARGS_WIDTH 0
    parameter \FLAVOR "assert"
    parameter \FORMAT ""
    parameter \PRIORITY 32'11111111111111111111111111111111
    parameter \TRG_ENABLE 0
    parameter \TRG_POLARITY 0'x
    parameter \TRG_WIDTH 0
    connect \A 1'0
    connect \ARGS { }
    connect \EN 1'0
    connect \TRG { }
  end
  attribute \src "dut.sv:40.9-40.19"
  cell $check $auto$process.cpp:39:import_immediate_assert$16
    parameter \ARGS_WIDTH 0
    parameter \FLAVOR "assert"
    parameter \FORMAT ""
    parameter \PRIORITY 32'11111111111111111111111111111111
    parameter \TRG_ENABLE 0
    parameter \TRG_POLARITY 0'x
    parameter \TRG_WIDTH 0
    connect \A $0\$unnamed_block$1.x
    connect \ARGS { }
    connect \EN 1'1
    connect \TRG { }
  end
  attribute \src "dut.sv:32.9-32.24"
  cell $check $auto$process.cpp:39:import_immediate_assert$13
    parameter \ARGS_WIDTH 0
    parameter \FLAVOR "assert"
    parameter \FORMAT ""
    parameter \PRIORITY 32'11111111111111111111111111111111
    parameter \TRG_ENABLE 0
    parameter \TRG_POLARITY 0'x
    parameter \TRG_WIDTH 0
    connect \A 1'1
    connect \ARGS { }
    connect \EN 1'0
    connect \TRG { }
  end
  connect \x 1'1
end
