wadr = 32
wdata = 64
wmem = 2^12
akumulator fazy[wadr-1:0](krok[wadr-1:0]) -> adres[wadr-1:0]
pamiec[wmem-1:0][wdata-1:0](adres[wadr-1:wadr-12]) -> data[wdata-1:0]

ser_64_8(data[wdata-1:0]-uwaga na kolejnosc danych!!!)

miedzy ser_64_8 a pamiecia mux_8_1 x64 + reg_64 (8 odpowiadajacych sobie bitow z pamieci do jendego wejscia sera)

sterowanie muxami:
jesli krok jest maly, to na podstawie jego mlodszych bitow sterowac, a jesli krok jest duzy na tyle, ze
za kazdym razem jest ladowana kolejna komorka pamieci, to muxy beda przekazywac co druga lub co czwarta probke??? 
(albo ta czesc olac i po prostu przekazywac ta sama do kilku serow lub po kolei - mozna zalozyc maksymalny krok taki, by
odczytywac za kazdym razem kolejna probke z pamieci)



BUFR(2) -> 0.264 ns opoznienia
BUFR(1) -> nie dziala
BUFR(BYPASS) -> 0.769 ns opoznienia



PA_comp:
step	f
200	762.744
120	443.262
110	405.844
100	369.822

dla sumatora dane nie sa powiazane z krokiem fazowym


mod	f
250	932.835
240	932.835
200	1506.024



- rezygnacja z BUFR, bo PLL ma 6 kanalow
- phase acumulator - adder czy counter - wyniki pomiar√≥w (preferencja: adder, oba uklady wyrabiaja czasowo (16-bit, 24 nie 
powinny byc problemem - CSA 2x8bit, RCA 16-bit, CNT-16bit))
- multipleksacja danych pamiec-serdes (liniowosc fazy)
- timing report - OSERDESE2 oraz PLL_BASEE2 wyrabiaja, ale BUFG na wysjciu PLLa ma przekroczenie minimalnego okresu o 0.155 ns - 
czy to ma duze znaczenie (T_min = 2.155 ns, co odpowiada f_max = 464 MHz)? Rozwaizanie: obnizenie czestotliwosci HS_CLK do 
450 MHz (LS_CLK do 112.5 MHz)
- power report - estymacja zuzycia mocy oraz temperatury ukladu - na ile pokrywa sie z rzeczywistoscia? (na wszelki wypadek, 
kryzys energetyczny zazegnany przez konfiguracje zegara w .xdc)