date: 2012-10-17
layout: post
title: "OMAP4430 技术手册阅读笔记"
description: ""
category: "学习"
tags: [OMAP4430, 笔记]

技术手册：  

1. OMAP4430 Muiltimedia Device Silicon Revision 2.x   Technical Reference Manual
2. Cortex-A9 MPCore Revision:r4p1 Technical Reference Manual
3. ARM Generic Interrupt ControllerArchitecture version 2.0  
Architecture Specification

##中断
### Interrupt Controller
内存映射方式

设备提供三种INTC模块：

- Cortex-A9 MPU INTC，提供一下几种功能：
	* 128个硬件中断输入
	* 产生软件中断
	* 中断优先级
	* 中断的屏蔽
	* 分发中断到目的核
	* 中断状态的跟踪
	* WUGEN模块
- DSP subsystem INTC
- Cortex-M3 MPUSS INTC

Cortex-A9 MPU INTC Source：

* 16位的内部处理器中断（IPI）：ID[15]
* 2个私有时钟/看门狗 中断: ID[30:29]
* 2个 legacy nFIQ&nIRQ: 每个CPU一个，绕过中断分配器逻辑直接驱动中断请求
* 128个硬件中断： ID[159:32] (上升沿或者高电平触发)  

###Dual Cortex-A9 MPU Subsystem
两个核分享L2级的Cache，PL310是L2 cache的控制器。  
每个核有32KB的L1 instruction cache和32KB的L1 data cache,独立的电源域，一个Neon<sup>TM</sup>和VFPU coprocessors。  
还包含CoreSight<sup>TM</sup>组件（调试仿真支持），snoop control unit(SCU),interrupt controller(GIC),clock以及reset manager。

MPU Subsystem 处理来自 ARM core，L3 interconnect，DDM动态内存管理器，L4-ABE，以及*interrupt controller（INTC）*的汇报。

### SGI 软中断

每个核有私有中断，ID0-ID15，只可以由软件触发。该中断的接收者跟中断的发送者不必是同一个核。SGI的优先级只取决于接收者的优先级寄存器的值。

### Interrupt Distributor 
中断处理按照如下顺序：

* 最高优先级中断，中断优先级寄存器（ICDIPTR）中值最小
* 优先级值相同时，interrupt ID 小的优先
* 对软中断SGI来说，当优先级和interrupt ID 都相同时，CPU number小的优先

###GIC
####GIC partitioning

* Distributor:
* CPU interfaces： 
* Virtual CPU interfaces

####Distributor
Distributor: 使中断按照一定的优先次序并分发到连接系统处理器的CPU 接口上。 提供一个可编程接口用于：

- 全局中断转发的使能
- 使能/禁用单个中断
- 设置每个中断的优先等级
- 设置每个中断的目的处理器列表
- 设置外部中断的触发条件，边沿出发还是电平触发
- 设置每个中断在Group0 或 Group1 （需有GIC Security Extensions）

#### Interrupt IDs
每个CPU interface 可以处理1020个中断，GIC如此分配interrupt ID

* ID32-ID1019 用于SPIs
* ID0-ID31
	- ID0-ID15 用于SGIs
	- ID16-ID31 用于PPIs

#### CPU interfaces
坑

###Interrupt Handling
在多核系统中，SGIs使用GIC N-N model，硬件中断使用 GIC 1-N model

中断的可能状态：

* inactive
* pending
* active
* active and pending

处理流程：  
当GIC收到一个中断请求时，中断状态该为pending。

1. GIC确定中断是使能的，使能的中断才会被GIC接收
2. 为每一个使能的状态为pending的中断决定目标处理器
3. Distributor为一个CPU interface转发挂起的最高优先级的中断，优先级的判断基于Distributor保存的每个中断的优先级信息
4. 每一个CPU interface判断是否给它的处理器发送中断请求信号，判断中断是否有Sufficient priority
5. 处理器响应中断后，GIC返回中断ID并更新中断状态
6. 中断处理完成后，处理器发送EOI信号给GIC

##Timer
###组成

- 11个通用定时器
- 2个看门狗定时器
- 1个32kHz的同步定时器

####通用定时器

- 3种模式
	- 定时器
	- 捕获模式
	- 比较模式
- 每个通用定时器都可以提供一个到MPU的中断
- 功能
	- 可以在溢出、比较和捕获是触发中断
	- 32-bit的上升计数器
	- 比较和捕获模式
	- 自动重载模式
	- 开始/关闭模式
	- 可编程分频的时钟源

##PRCM(Power Reset Clock Management)
