MODULE celula(carryin)
VAR
	valor : boolean;
ASSIGN
	init(valor) := FALSE;
	next(valor) := valor xor carryin;
DEFINE
	carryout := valor & carryin;

MODULE main
VAR
	bit0 : celula(TRUE);
	bit1 : celula(bit0.carryout);
	bit2 : celula(bit1.carryout);
