`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 01/27/2023 12:54:28 AM
// Design Name: 
// Module Name: ALU_control_gen
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module ALU_control_gen(
    input clk,
    input [3:0] intruction,
    input [2:0] ALU_op,
    output [3:0] ALU_sig
    );
endmodule
