TimeQuest Timing Analyzer report for film_scanner
Thu Sep 07 22:05:08 2017
Quartus II 64-Bit Version 15.0.0 Build 145 04/22/2015 Patches 0.01we SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk_100M'
 13. Slow 1200mV 85C Model Setup: 'dac:dac0|clk_2MHz'
 14. Slow 1200mV 85C Model Hold: 'clk_100M'
 15. Slow 1200mV 85C Model Hold: 'dac:dac0|clk_2MHz'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_100M'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'dac:dac0|clk_2MHz'
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Slow 1200mV 85C Model Metastability Summary
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'clk_100M'
 28. Slow 1200mV 0C Model Setup: 'dac:dac0|clk_2MHz'
 29. Slow 1200mV 0C Model Hold: 'clk_100M'
 30. Slow 1200mV 0C Model Hold: 'dac:dac0|clk_2MHz'
 31. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_100M'
 32. Slow 1200mV 0C Model Minimum Pulse Width: 'dac:dac0|clk_2MHz'
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Slow 1200mV 0C Model Metastability Summary
 36. Fast 1200mV 0C Model Setup Summary
 37. Fast 1200mV 0C Model Hold Summary
 38. Fast 1200mV 0C Model Recovery Summary
 39. Fast 1200mV 0C Model Removal Summary
 40. Fast 1200mV 0C Model Minimum Pulse Width Summary
 41. Fast 1200mV 0C Model Setup: 'clk_100M'
 42. Fast 1200mV 0C Model Setup: 'dac:dac0|clk_2MHz'
 43. Fast 1200mV 0C Model Hold: 'clk_100M'
 44. Fast 1200mV 0C Model Hold: 'dac:dac0|clk_2MHz'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_100M'
 46. Fast 1200mV 0C Model Minimum Pulse Width: 'dac:dac0|clk_2MHz'
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Fast 1200mV 0C Model Metastability Summary
 50. Multicorner Timing Analysis Summary
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Board Trace Model Assignments
 54. Input Transition Times
 55. Signal Integrity Metrics (Slow 1200mv 0c Model)
 56. Signal Integrity Metrics (Slow 1200mv 85c Model)
 57. Signal Integrity Metrics (Fast 1200mv 0c Model)
 58. Setup Transfers
 59. Hold Transfers
 60. Report TCCS
 61. Report RSKM
 62. Unconstrained Paths
 63. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 15.0.0 Build 145 04/22/2015 Patches 0.01we SJ Web Edition ;
; Revision Name      ; film_scanner                                                      ;
; Device Family      ; Cyclone IV E                                                      ;
; Device Name        ; EP4CE6E22C6                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                               ;
+-------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------+
; Clock Name        ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets               ;
+-------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------+
; clk_100M          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_100M }          ;
; dac:dac0|clk_2MHz ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { dac:dac0|clk_2MHz } ;
+-------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                               ;
+------------+-----------------+-------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name        ; Note                                                          ;
+------------+-----------------+-------------------+---------------------------------------------------------------+
; 333.0 MHz  ; 250.0 MHz       ; clk_100M          ; limit due to minimum period restriction (max I/O toggle rate) ;
; 431.78 MHz ; 431.78 MHz      ; dac:dac0|clk_2MHz ;                                                               ;
+------------+-----------------+-------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------------+
; Slow 1200mV 85C Model Setup Summary        ;
+-------------------+--------+---------------+
; Clock             ; Slack  ; End Point TNS ;
+-------------------+--------+---------------+
; clk_100M          ; -2.003 ; -33.715       ;
; dac:dac0|clk_2MHz ; -1.316 ; -15.021       ;
+-------------------+--------+---------------+


+-------------------------------------------+
; Slow 1200mV 85C Model Hold Summary        ;
+-------------------+-------+---------------+
; Clock             ; Slack ; End Point TNS ;
+-------------------+-------+---------------+
; clk_100M          ; 0.341 ; 0.000         ;
; dac:dac0|clk_2MHz ; 0.343 ; 0.000         ;
+-------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------------------+--------+----------------------+
; Clock             ; Slack  ; End Point TNS        ;
+-------------------+--------+----------------------+
; clk_100M          ; -3.000 ; -29.000              ;
; dac:dac0|clk_2MHz ; -1.000 ; -16.000              ;
+-------------------+--------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_100M'                                                                                                ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -2.003 ; stepper:step0|mtr_cntr[18] ; stepper:step0|mtr_cntr[9]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.064     ; 2.934      ;
; -2.003 ; stepper:step0|mtr_cntr[18] ; stepper:step0|mtr_cntr[10] ; clk_100M     ; clk_100M    ; 1.000        ; -0.064     ; 2.934      ;
; -1.959 ; stepper:step0|mtr_cntr[0]  ; stepper:step0|mtr_cntr[9]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.064     ; 2.890      ;
; -1.959 ; stepper:step0|mtr_cntr[0]  ; stepper:step0|mtr_cntr[10] ; clk_100M     ; clk_100M    ; 1.000        ; -0.064     ; 2.890      ;
; -1.958 ; stepper:step0|mtr_cntr[15] ; stepper:step0|mtr_cntr[9]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.064     ; 2.889      ;
; -1.958 ; stepper:step0|mtr_cntr[15] ; stepper:step0|mtr_cntr[10] ; clk_100M     ; clk_100M    ; 1.000        ; -0.064     ; 2.889      ;
; -1.952 ; stepper:step0|mtr_cntr[13] ; stepper:step0|mtr_cntr[9]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.064     ; 2.883      ;
; -1.952 ; stepper:step0|mtr_cntr[13] ; stepper:step0|mtr_cntr[10] ; clk_100M     ; clk_100M    ; 1.000        ; -0.064     ; 2.883      ;
; -1.911 ; stepper:step0|mtr_cntr[12] ; stepper:step0|mtr_cntr[9]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.064     ; 2.842      ;
; -1.911 ; stepper:step0|mtr_cntr[12] ; stepper:step0|mtr_cntr[10] ; clk_100M     ; clk_100M    ; 1.000        ; -0.064     ; 2.842      ;
; -1.890 ; stepper:step0|mtr_cntr[8]  ; stepper:step0|mtr_cntr[10] ; clk_100M     ; clk_100M    ; 1.000        ; -0.431     ; 2.454      ;
; -1.880 ; stepper:step0|mtr_cntr[8]  ; stepper:step0|mtr_cntr[9]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.431     ; 2.444      ;
; -1.861 ; stepper:step0|mtr_cntr[17] ; stepper:step0|mtr_cntr[9]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.064     ; 2.792      ;
; -1.861 ; stepper:step0|mtr_cntr[17] ; stepper:step0|mtr_cntr[10] ; clk_100M     ; clk_100M    ; 1.000        ; -0.064     ; 2.792      ;
; -1.744 ; stepper:step0|mtr_cntr[8]  ; stepper:step0|mtr_cntr[18] ; clk_100M     ; clk_100M    ; 1.000        ; -0.431     ; 2.308      ;
; -1.734 ; stepper:step0|mtr_cntr[8]  ; stepper:step0|mtr_cntr[17] ; clk_100M     ; clk_100M    ; 1.000        ; -0.431     ; 2.298      ;
; -1.724 ; dac:dac0|clk_2MHz_cntr[1]  ; dac:dac0|clk_2MHz          ; clk_100M     ; clk_100M    ; 1.000        ; -0.064     ; 2.655      ;
; -1.723 ; dac:dac0|clk_2MHz_cntr[3]  ; dac:dac0|clk_2MHz          ; clk_100M     ; clk_100M    ; 1.000        ; -0.064     ; 2.654      ;
; -1.712 ; stepper:step0|mtr_cntr[10] ; stepper:step0|mtr_cntr[9]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.064     ; 2.643      ;
; -1.711 ; stepper:step0|mtr_cntr[10] ; stepper:step0|mtr_cntr[10] ; clk_100M     ; clk_100M    ; 1.000        ; -0.064     ; 2.642      ;
; -1.707 ; stepper:step0|mtr_cntr[9]  ; stepper:step0|mtr_cntr[9]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.064     ; 2.638      ;
; -1.706 ; stepper:step0|mtr_cntr[9]  ; stepper:step0|mtr_cntr[10] ; clk_100M     ; clk_100M    ; 1.000        ; -0.064     ; 2.637      ;
; -1.700 ; stepper:step0|mtr_cntr[16] ; stepper:step0|mtr_cntr[9]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.064     ; 2.631      ;
; -1.700 ; stepper:step0|mtr_cntr[16] ; stepper:step0|mtr_cntr[10] ; clk_100M     ; clk_100M    ; 1.000        ; -0.064     ; 2.631      ;
; -1.683 ; stepper:step0|mtr_cntr[7]  ; stepper:step0|mtr_cntr[9]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.431     ; 2.247      ;
; -1.683 ; stepper:step0|mtr_cntr[14] ; stepper:step0|mtr_cntr[9]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.064     ; 2.614      ;
; -1.683 ; stepper:step0|mtr_cntr[14] ; stepper:step0|mtr_cntr[10] ; clk_100M     ; clk_100M    ; 1.000        ; -0.064     ; 2.614      ;
; -1.682 ; stepper:step0|mtr_cntr[7]  ; stepper:step0|mtr_cntr[10] ; clk_100M     ; clk_100M    ; 1.000        ; -0.431     ; 2.246      ;
; -1.666 ; stepper:step0|mtr_cntr[18] ; stepper:step0|mtr_cntr[4]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.064     ; 2.597      ;
; -1.665 ; stepper:step0|mtr_cntr[18] ; stepper:step0|mtr_cntr[0]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.064     ; 2.596      ;
; -1.664 ; stepper:step0|mtr_cntr[18] ; stepper:step0|mtr_cntr[6]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.064     ; 2.595      ;
; -1.663 ; stepper:step0|mtr_cntr[1]  ; stepper:step0|mtr_cntr[10] ; clk_100M     ; clk_100M    ; 1.000        ; -0.064     ; 2.594      ;
; -1.649 ; stepper:step0|mtr_cntr[18] ; stepper:step0|mtr_cntr[8]  ; clk_100M     ; clk_100M    ; 1.000        ; 0.289      ; 2.933      ;
; -1.628 ; stepper:step0|mtr_cntr[8]  ; stepper:step0|mtr_cntr[16] ; clk_100M     ; clk_100M    ; 1.000        ; -0.431     ; 2.192      ;
; -1.625 ; stepper:step0|mtr_cntr[13] ; stepper:step0|mtr_cntr[4]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.064     ; 2.556      ;
; -1.624 ; stepper:step0|mtr_cntr[15] ; stepper:step0|mtr_cntr[4]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.064     ; 2.555      ;
; -1.622 ; stepper:step0|mtr_cntr[0]  ; stepper:step0|mtr_cntr[4]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.064     ; 2.553      ;
; -1.621 ; stepper:step0|mtr_cntr[0]  ; stepper:step0|mtr_cntr[0]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.064     ; 2.552      ;
; -1.621 ; stepper:step0|mtr_cntr[13] ; stepper:step0|mtr_cntr[0]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.064     ; 2.552      ;
; -1.620 ; stepper:step0|mtr_cntr[15] ; stepper:step0|mtr_cntr[0]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.064     ; 2.551      ;
; -1.620 ; stepper:step0|mtr_cntr[0]  ; stepper:step0|mtr_cntr[6]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.064     ; 2.551      ;
; -1.620 ; stepper:step0|mtr_cntr[13] ; stepper:step0|mtr_cntr[6]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.064     ; 2.551      ;
; -1.619 ; stepper:step0|mtr_cntr[15] ; stepper:step0|mtr_cntr[6]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.064     ; 2.550      ;
; -1.618 ; stepper:step0|mtr_cntr[8]  ; stepper:step0|mtr_cntr[15] ; clk_100M     ; clk_100M    ; 1.000        ; -0.431     ; 2.182      ;
; -1.605 ; stepper:step0|mtr_cntr[0]  ; stepper:step0|mtr_cntr[8]  ; clk_100M     ; clk_100M    ; 1.000        ; 0.289      ; 2.889      ;
; -1.604 ; stepper:step0|mtr_cntr[15] ; stepper:step0|mtr_cntr[8]  ; clk_100M     ; clk_100M    ; 1.000        ; 0.289      ; 2.888      ;
; -1.598 ; stepper:step0|mtr_cntr[13] ; stepper:step0|mtr_cntr[8]  ; clk_100M     ; clk_100M    ; 1.000        ; 0.289      ; 2.882      ;
; -1.595 ; stepper:step0|mtr_cntr[11] ; stepper:step0|mtr_cntr[9]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.064     ; 2.526      ;
; -1.595 ; stepper:step0|mtr_cntr[11] ; stepper:step0|mtr_cntr[10] ; clk_100M     ; clk_100M    ; 1.000        ; -0.064     ; 2.526      ;
; -1.593 ; stepper:step0|mtr_cntr[12] ; stepper:step0|mtr_cntr[4]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.064     ; 2.524      ;
; -1.589 ; stepper:step0|mtr_cntr[12] ; stepper:step0|mtr_cntr[0]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.064     ; 2.520      ;
; -1.588 ; stepper:step0|mtr_cntr[12] ; stepper:step0|mtr_cntr[6]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.064     ; 2.519      ;
; -1.557 ; stepper:step0|mtr_cntr[12] ; stepper:step0|mtr_cntr[8]  ; clk_100M     ; clk_100M    ; 1.000        ; 0.289      ; 2.841      ;
; -1.547 ; stepper:step0|mtr_cntr[3]  ; stepper:step0|mtr_cntr[10] ; clk_100M     ; clk_100M    ; 1.000        ; -0.064     ; 2.478      ;
; -1.542 ; stepper:step0|mtr_cntr[1]  ; stepper:step0|mtr_cntr[9]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.064     ; 2.473      ;
; -1.533 ; stepper:step0|mtr_cntr[4]  ; stepper:step0|mtr_cntr[9]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.064     ; 2.464      ;
; -1.532 ; dac:dac0|clk_2MHz_cntr[2]  ; dac:dac0|clk_2MHz          ; clk_100M     ; clk_100M    ; 1.000        ; -0.064     ; 2.463      ;
; -1.532 ; stepper:step0|mtr_cntr[4]  ; stepper:step0|mtr_cntr[10] ; clk_100M     ; clk_100M    ; 1.000        ; -0.064     ; 2.463      ;
; -1.528 ; stepper:step0|mtr_cntr[8]  ; stepper:step0|mtr_cntr[4]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.431     ; 2.092      ;
; -1.524 ; stepper:step0|mtr_cntr[17] ; stepper:step0|mtr_cntr[4]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.064     ; 2.455      ;
; -1.524 ; stepper:step0|mtr_cntr[8]  ; stepper:step0|mtr_cntr[0]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.431     ; 2.088      ;
; -1.523 ; stepper:step0|mtr_cntr[7]  ; stepper:step0|mtr_cntr[18] ; clk_100M     ; clk_100M    ; 1.000        ; -0.431     ; 2.087      ;
; -1.523 ; stepper:step0|mtr_cntr[17] ; stepper:step0|mtr_cntr[0]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.064     ; 2.454      ;
; -1.523 ; stepper:step0|mtr_cntr[8]  ; stepper:step0|mtr_cntr[6]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.431     ; 2.087      ;
; -1.522 ; stepper:step0|mtr_cntr[17] ; stepper:step0|mtr_cntr[6]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.064     ; 2.453      ;
; -1.522 ; stepper:step0|mtr_cntr[5]  ; stepper:step0|mtr_cntr[9]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.064     ; 2.453      ;
; -1.522 ; stepper:step0|mtr_cntr[5]  ; stepper:step0|mtr_cntr[10] ; clk_100M     ; clk_100M    ; 1.000        ; -0.064     ; 2.453      ;
; -1.517 ; stepper:step0|mtr_cntr[1]  ; stepper:step0|mtr_cntr[18] ; clk_100M     ; clk_100M    ; 1.000        ; -0.064     ; 2.448      ;
; -1.512 ; stepper:step0|mtr_cntr[8]  ; stepper:step0|mtr_cntr[14] ; clk_100M     ; clk_100M    ; 1.000        ; -0.431     ; 2.076      ;
; -1.507 ; stepper:step0|mtr_cntr[17] ; stepper:step0|mtr_cntr[8]  ; clk_100M     ; clk_100M    ; 1.000        ; 0.289      ; 2.791      ;
; -1.502 ; stepper:step0|mtr_cntr[8]  ; stepper:step0|mtr_cntr[13] ; clk_100M     ; clk_100M    ; 1.000        ; -0.431     ; 2.066      ;
; -1.487 ; stepper:step0|mtr_cntr[8]  ; stepper:step0|mtr_cntr[8]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.078     ; 2.404      ;
; -1.455 ; stepper:step0|mtr_cntr[2]  ; stepper:step0|mtr_cntr[10] ; clk_100M     ; clk_100M    ; 1.000        ; -0.064     ; 2.386      ;
; -1.453 ; stepper:step0|mtr_cntr[6]  ; stepper:step0|mtr_cntr[9]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.064     ; 2.384      ;
; -1.452 ; stepper:step0|mtr_cntr[6]  ; stepper:step0|mtr_cntr[10] ; clk_100M     ; clk_100M    ; 1.000        ; -0.064     ; 2.383      ;
; -1.448 ; stepper:step0|mtr_cntr[18] ; stepper:step0|mtr_step     ; clk_100M     ; clk_100M    ; 1.000        ; 0.285      ; 2.728      ;
; -1.434 ; stepper:step0|mtr_cntr[0]  ; stepper:step0|mtr_cntr[18] ; clk_100M     ; clk_100M    ; 1.000        ; -0.064     ; 2.365      ;
; -1.429 ; dac:dac0|clk_2MHz_cntr[0]  ; dac:dac0|clk_2MHz          ; clk_100M     ; clk_100M    ; 1.000        ; -0.064     ; 2.360      ;
; -1.426 ; stepper:step0|mtr_cntr[3]  ; stepper:step0|mtr_cntr[9]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.064     ; 2.357      ;
; -1.416 ; stepper:step0|mtr_cntr[2]  ; stepper:step0|mtr_cntr[9]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.064     ; 2.347      ;
; -1.407 ; stepper:step0|mtr_cntr[7]  ; stepper:step0|mtr_cntr[16] ; clk_100M     ; clk_100M    ; 1.000        ; -0.431     ; 1.971      ;
; -1.404 ; stepper:step0|mtr_cntr[0]  ; stepper:step0|mtr_step     ; clk_100M     ; clk_100M    ; 1.000        ; 0.285      ; 2.684      ;
; -1.403 ; stepper:step0|mtr_cntr[15] ; stepper:step0|mtr_step     ; clk_100M     ; clk_100M    ; 1.000        ; 0.285      ; 2.683      ;
; -1.401 ; stepper:step0|mtr_cntr[7]  ; stepper:step0|mtr_cntr[17] ; clk_100M     ; clk_100M    ; 1.000        ; -0.431     ; 1.965      ;
; -1.401 ; stepper:step0|mtr_cntr[3]  ; stepper:step0|mtr_cntr[18] ; clk_100M     ; clk_100M    ; 1.000        ; -0.064     ; 2.332      ;
; -1.401 ; stepper:step0|mtr_cntr[1]  ; stepper:step0|mtr_cntr[16] ; clk_100M     ; clk_100M    ; 1.000        ; -0.064     ; 2.332      ;
; -1.400 ; stepper:step0|mtr_cntr[10] ; stepper:step0|mtr_cntr[4]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.064     ; 2.331      ;
; -1.398 ; stepper:step0|mtr_cntr[0]  ; stepper:step0|mtr_cntr[17] ; clk_100M     ; clk_100M    ; 1.000        ; -0.064     ; 2.329      ;
; -1.397 ; stepper:step0|mtr_cntr[13] ; stepper:step0|mtr_step     ; clk_100M     ; clk_100M    ; 1.000        ; 0.285      ; 2.677      ;
; -1.396 ; stepper:step0|mtr_cntr[8]  ; stepper:step0|mtr_cntr[12] ; clk_100M     ; clk_100M    ; 1.000        ; -0.431     ; 1.960      ;
; -1.396 ; stepper:step0|mtr_cntr[10] ; stepper:step0|mtr_cntr[0]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.064     ; 2.327      ;
; -1.395 ; stepper:step0|mtr_cntr[9]  ; stepper:step0|mtr_cntr[4]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.064     ; 2.326      ;
; -1.395 ; stepper:step0|mtr_cntr[10] ; stepper:step0|mtr_cntr[6]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.064     ; 2.326      ;
; -1.395 ; stepper:step0|mtr_cntr[1]  ; stepper:step0|mtr_cntr[17] ; clk_100M     ; clk_100M    ; 1.000        ; -0.064     ; 2.326      ;
; -1.391 ; stepper:step0|mtr_cntr[9]  ; stepper:step0|mtr_cntr[0]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.064     ; 2.322      ;
; -1.390 ; stepper:step0|mtr_cntr[9]  ; stepper:step0|mtr_cntr[6]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.064     ; 2.321      ;
; -1.386 ; stepper:step0|mtr_cntr[8]  ; stepper:step0|mtr_cntr[11] ; clk_100M     ; clk_100M    ; 1.000        ; -0.431     ; 1.950      ;
; -1.371 ; stepper:step0|mtr_cntr[7]  ; stepper:step0|mtr_cntr[4]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.431     ; 1.935      ;
; -1.367 ; stepper:step0|mtr_cntr[7]  ; stepper:step0|mtr_cntr[0]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.431     ; 1.931      ;
; -1.366 ; stepper:step0|mtr_cntr[7]  ; stepper:step0|mtr_cntr[6]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.431     ; 1.930      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'dac:dac0|clk_2MHz'                                                                                                      ;
+--------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+
; -1.316 ; dac:dac0|bit_cntr[0]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.059     ; 2.252      ;
; -1.315 ; dac:dac0|bit_cntr[1]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.059     ; 2.251      ;
; -1.166 ; dac:dac0|bit_cntr[0]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.059     ; 2.102      ;
; -1.165 ; dac:dac0|bit_cntr[1]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.059     ; 2.101      ;
; -1.138 ; dac:dac0|bit_cntr[4]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.059     ; 2.074      ;
; -1.129 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 2.062      ;
; -1.129 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 2.062      ;
; -1.129 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 2.062      ;
; -1.129 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 2.062      ;
; -1.129 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 2.062      ;
; -1.128 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 2.061      ;
; -1.128 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 2.061      ;
; -1.128 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 2.061      ;
; -1.128 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 2.061      ;
; -1.128 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 2.061      ;
; -1.113 ; dac:dac0|bit_cntr[0]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.289      ; 2.397      ;
; -1.110 ; dac:dac0|bit_cntr[1]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.289      ; 2.394      ;
; -1.102 ; dac:dac0|bit_cntr[2]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.289      ; 2.386      ;
; -1.096 ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.065     ; 2.026      ;
; -1.096 ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.065     ; 2.026      ;
; -1.096 ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.065     ; 2.026      ;
; -1.096 ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.065     ; 2.026      ;
; -1.096 ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.065     ; 2.026      ;
; -1.087 ; dac:dac0|dac_state[0]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 2.020      ;
; -1.068 ; dac:dac0|bit_cntr[3]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.059     ; 2.004      ;
; -1.018 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.951      ;
; -1.008 ; dac:dac0|dac_state[2]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.286      ; 2.289      ;
; -1.005 ; dac:dac0|bit_cntr[0]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.059     ; 1.941      ;
; -1.004 ; dac:dac0|bit_cntr[1]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.059     ; 1.940      ;
; -1.001 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.934      ;
; -0.997 ; dac:dac0|dac_state[0]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.286      ; 2.278      ;
; -0.988 ; dac:dac0|bit_cntr[4]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.059     ; 1.924      ;
; -0.982 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.065     ; 1.912      ;
; -0.982 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.065     ; 1.912      ;
; -0.982 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.065     ; 1.912      ;
; -0.982 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.065     ; 1.912      ;
; -0.982 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.065     ; 1.912      ;
; -0.951 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.884      ;
; -0.951 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.884      ;
; -0.951 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.884      ;
; -0.951 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.884      ;
; -0.951 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.884      ;
; -0.941 ; dac:dac0|dac_state[2]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.874      ;
; -0.933 ; dac:dac0|bit_cntr[4]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.289      ; 2.217      ;
; -0.926 ; dac:dac0|sdata               ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.077     ; 1.844      ;
; -0.925 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.858      ;
; -0.915 ; dac:dac0|dac_state[1]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.848      ;
; -0.902 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.835      ;
; -0.893 ; dac:dac0|bit_cntr[3]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.059     ; 1.829      ;
; -0.886 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.819      ;
; -0.886 ; dac:dac0|dac_state[3]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.286      ; 2.167      ;
; -0.873 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.806      ;
; -0.864 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.797      ;
; -0.864 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.797      ;
; -0.864 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.797      ;
; -0.864 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.797      ;
; -0.864 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.797      ;
; -0.851 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.065     ; 1.781      ;
; -0.851 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.065     ; 1.781      ;
; -0.851 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.065     ; 1.781      ;
; -0.851 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.065     ; 1.781      ;
; -0.851 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.065     ; 1.781      ;
; -0.848 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.781      ;
; -0.840 ; dac:dac0|bit_cntr[3]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.289      ; 2.124      ;
; -0.839 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.772      ;
; -0.839 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.772      ;
; -0.839 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.772      ;
; -0.839 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.772      ;
; -0.839 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.772      ;
; -0.836 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.769      ;
; -0.827 ; dac:dac0|bit_cntr[4]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.059     ; 1.763      ;
; -0.821 ; dac:dac0|dac_state[1]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.286      ; 2.102      ;
; -0.797 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.730      ;
; -0.767 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.700      ;
; -0.765 ; dac:dac0|bit_cntr[3]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.059     ; 1.701      ;
; -0.747 ; dac:dac0|dac_offset[0]       ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.285      ; 2.027      ;
; -0.746 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.679      ;
; -0.738 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.671      ;
; -0.723 ; dac:dac0|dac_state[0]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.289      ; 2.007      ;
; -0.721 ; dac:dac0|dac_state[0]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.654      ;
; -0.720 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.653      ;
; -0.718 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.065     ; 1.648      ;
; -0.718 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.065     ; 1.648      ;
; -0.718 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.065     ; 1.648      ;
; -0.718 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.065     ; 1.648      ;
; -0.718 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.065     ; 1.648      ;
; -0.711 ; dac:dac0|dac_offset[18]      ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.286      ; 1.992      ;
; -0.687 ; dac:dac0|this_gain[0]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.619      ;
; -0.663 ; dac:dac0|this_gain[0]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.595      ;
; -0.662 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.595      ;
; -0.652 ; dac:dac0|dac_state[3]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.585      ;
; -0.629 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.562      ;
; -0.626 ; dac:dac0|this_gain[0]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.558      ;
; -0.603 ; dac:dac0|dac_state[1]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.536      ;
; -0.595 ; dac:dac0|dac_state[2]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.528      ;
; -0.593 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.526      ;
; -0.578 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.511      ;
; -0.568 ; dac:dac0|dac_state[2]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.289      ; 1.852      ;
; -0.566 ; dac:dac0|bit_cntr[2]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.059     ; 1.502      ;
; -0.549 ; dac:dac0|this_prev_offset[0] ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.481      ;
+--------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_100M'                                                                                                     ;
+-------+----------------------------+----------------------------+-------------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+-------------------+-------------+--------------+------------+------------+
; 0.341 ; stepper:step0|mtr_step     ; stepper:step0|mtr_step     ; clk_100M          ; clk_100M    ; 0.000        ; 0.079      ; 0.577      ;
; 0.347 ; dac:dac0|clk_2MHz          ; dac:dac0|clk_2MHz          ; dac:dac0|clk_2MHz ; clk_100M    ; 0.000        ; 2.032      ; 2.765      ;
; 0.359 ; dac:dac0|clk_2MHz_cntr[4]  ; dac:dac0|clk_2MHz_cntr[4]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 0.580      ;
; 0.389 ; stepper:step0|mtr_cntr[18] ; stepper:step0|mtr_cntr[18] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 0.610      ;
; 0.556 ; stepper:step0|mtr_cntr[5]  ; stepper:step0|mtr_cntr[5]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 0.777      ;
; 0.556 ; dac:dac0|clk_2MHz_cntr[1]  ; dac:dac0|clk_2MHz_cntr[1]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 0.777      ;
; 0.557 ; stepper:step0|mtr_cntr[14] ; stepper:step0|mtr_cntr[14] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 0.778      ;
; 0.558 ; dac:dac0|clk_2MHz_cntr[2]  ; dac:dac0|clk_2MHz_cntr[2]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 0.779      ;
; 0.559 ; stepper:step0|mtr_cntr[17] ; stepper:step0|mtr_cntr[17] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 0.780      ;
; 0.560 ; stepper:step0|mtr_cntr[2]  ; stepper:step0|mtr_cntr[2]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 0.781      ;
; 0.561 ; stepper:step0|mtr_cntr[16] ; stepper:step0|mtr_cntr[16] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 0.782      ;
; 0.570 ; stepper:step0|mtr_cntr[3]  ; stepper:step0|mtr_cntr[3]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 0.791      ;
; 0.570 ; stepper:step0|mtr_cntr[1]  ; stepper:step0|mtr_cntr[1]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 0.791      ;
; 0.593 ; stepper:step0|mtr_cntr[2]  ; stepper:step0|mtr_cntr[7]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.431      ; 1.181      ;
; 0.598 ; dac:dac0|clk_2MHz_cntr[4]  ; dac:dac0|clk_2MHz_cntr[0]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 0.819      ;
; 0.598 ; dac:dac0|clk_2MHz_cntr[4]  ; dac:dac0|clk_2MHz_cntr[3]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 0.819      ;
; 0.639 ; stepper:step0|mtr_cntr[1]  ; stepper:step0|mtr_cntr[7]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.431      ; 1.227      ;
; 0.692 ; stepper:step0|mtr_cntr[2]  ; stepper:step0|mtr_step     ; clk_100M          ; clk_100M    ; 0.000        ; 0.428      ; 1.277      ;
; 0.700 ; stepper:step0|mtr_cntr[11] ; stepper:step0|mtr_cntr[11] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 0.921      ;
; 0.700 ; stepper:step0|mtr_cntr[13] ; stepper:step0|mtr_cntr[13] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 0.921      ;
; 0.701 ; stepper:step0|mtr_cntr[12] ; stepper:step0|mtr_cntr[12] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 0.922      ;
; 0.703 ; stepper:step0|mtr_cntr[15] ; stepper:step0|mtr_cntr[15] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 0.924      ;
; 0.738 ; stepper:step0|mtr_cntr[1]  ; stepper:step0|mtr_step     ; clk_100M          ; clk_100M    ; 0.000        ; 0.428      ; 1.323      ;
; 0.740 ; stepper:step0|mtr_cntr[3]  ; stepper:step0|mtr_cntr[7]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.431      ; 1.328      ;
; 0.830 ; dac:dac0|clk_2MHz_cntr[1]  ; dac:dac0|clk_2MHz_cntr[2]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.051      ;
; 0.833 ; stepper:step0|mtr_cntr[17] ; stepper:step0|mtr_cntr[18] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.054      ;
; 0.839 ; stepper:step0|mtr_cntr[3]  ; stepper:step0|mtr_step     ; clk_100M          ; clk_100M    ; 0.000        ; 0.428      ; 1.424      ;
; 0.844 ; stepper:step0|mtr_cntr[1]  ; stepper:step0|mtr_cntr[2]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.065      ;
; 0.844 ; stepper:step0|mtr_cntr[4]  ; stepper:step0|mtr_cntr[5]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.065      ;
; 0.845 ; stepper:step0|mtr_cntr[14] ; stepper:step0|mtr_cntr[15] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.066      ;
; 0.847 ; stepper:step0|mtr_cntr[14] ; stepper:step0|mtr_cntr[16] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.068      ;
; 0.847 ; dac:dac0|clk_2MHz_cntr[0]  ; dac:dac0|clk_2MHz_cntr[1]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.068      ;
; 0.847 ; stepper:step0|mtr_cntr[2]  ; stepper:step0|mtr_cntr[3]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.068      ;
; 0.848 ; stepper:step0|mtr_cntr[16] ; stepper:step0|mtr_cntr[17] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.069      ;
; 0.849 ; dac:dac0|clk_2MHz_cntr[0]  ; dac:dac0|clk_2MHz_cntr[2]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.070      ;
; 0.850 ; dac:dac0|clk_2MHz_cntr[3]  ; dac:dac0|clk_2MHz_cntr[3]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.071      ;
; 0.850 ; stepper:step0|mtr_cntr[16] ; stepper:step0|mtr_cntr[18] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.071      ;
; 0.859 ; stepper:step0|mtr_cntr[0]  ; stepper:step0|mtr_cntr[1]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.080      ;
; 0.861 ; stepper:step0|mtr_cntr[0]  ; stepper:step0|mtr_cntr[2]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.082      ;
; 0.879 ; dac:dac0|clk_2MHz_cntr[0]  ; dac:dac0|clk_2MHz_cntr[0]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.100      ;
; 0.897 ; stepper:step0|mtr_cntr[2]  ; stepper:step0|mtr_cntr[8]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.431      ; 1.485      ;
; 0.900 ; dac:dac0|clk_2MHz          ; dac:dac0|clk_2MHz          ; dac:dac0|clk_2MHz ; clk_100M    ; -0.500       ; 2.032      ; 2.818      ;
; 0.919 ; dac:dac0|clk_2MHz_cntr[0]  ; dac:dac0|clk_2MHz_cntr[4]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.140      ;
; 0.932 ; dac:dac0|clk_2MHz_cntr[0]  ; dac:dac0|clk_2MHz_cntr[3]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.153      ;
; 0.943 ; stepper:step0|mtr_cntr[9]  ; stepper:step0|mtr_cntr[11] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.164      ;
; 0.943 ; stepper:step0|mtr_cntr[1]  ; stepper:step0|mtr_cntr[8]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.431      ; 1.531      ;
; 0.945 ; stepper:step0|mtr_cntr[9]  ; stepper:step0|mtr_cntr[12] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.166      ;
; 0.954 ; stepper:step0|mtr_cntr[3]  ; stepper:step0|mtr_cntr[5]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.175      ;
; 0.954 ; stepper:step0|mtr_cntr[1]  ; stepper:step0|mtr_cntr[3]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.175      ;
; 0.956 ; stepper:step0|mtr_cntr[4]  ; stepper:step0|mtr_cntr[4]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.177      ;
; 0.957 ; stepper:step0|mtr_cntr[14] ; stepper:step0|mtr_cntr[17] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.178      ;
; 0.959 ; stepper:step0|mtr_cntr[14] ; stepper:step0|mtr_cntr[18] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.180      ;
; 0.959 ; stepper:step0|mtr_cntr[2]  ; stepper:step0|mtr_cntr[5]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.180      ;
; 0.960 ; stepper:step0|mtr_cntr[2]  ; stepper:step0|mtr_cntr[6]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.181      ;
; 0.961 ; stepper:step0|mtr_cntr[2]  ; stepper:step0|mtr_cntr[0]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.182      ;
; 0.961 ; stepper:step0|mtr_cntr[6]  ; stepper:step0|mtr_cntr[6]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.182      ;
; 0.965 ; stepper:step0|mtr_cntr[2]  ; stepper:step0|mtr_cntr[4]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.186      ;
; 0.971 ; stepper:step0|mtr_cntr[0]  ; stepper:step0|mtr_cntr[3]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.192      ;
; 0.975 ; stepper:step0|mtr_cntr[13] ; stepper:step0|mtr_cntr[14] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.196      ;
; 0.975 ; stepper:step0|mtr_cntr[11] ; stepper:step0|mtr_cntr[12] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.196      ;
; 0.977 ; stepper:step0|mtr_cntr[15] ; stepper:step0|mtr_cntr[16] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.198      ;
; 0.988 ; stepper:step0|mtr_cntr[12] ; stepper:step0|mtr_cntr[13] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.209      ;
; 0.990 ; stepper:step0|mtr_cntr[12] ; stepper:step0|mtr_cntr[14] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.211      ;
; 0.993 ; stepper:step0|mtr_cntr[6]  ; stepper:step0|mtr_cntr[7]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.431      ; 1.581      ;
; 0.999 ; stepper:step0|mtr_cntr[10] ; stepper:step0|mtr_cntr[11] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.220      ;
; 1.001 ; stepper:step0|mtr_cntr[10] ; stepper:step0|mtr_cntr[12] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.222      ;
; 1.006 ; stepper:step0|mtr_cntr[1]  ; stepper:step0|mtr_cntr[6]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.227      ;
; 1.007 ; stepper:step0|mtr_cntr[1]  ; stepper:step0|mtr_cntr[0]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.228      ;
; 1.008 ; stepper:step0|mtr_cntr[0]  ; stepper:step0|mtr_cntr[0]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.229      ;
; 1.011 ; stepper:step0|mtr_cntr[1]  ; stepper:step0|mtr_cntr[4]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.232      ;
; 1.023 ; dac:dac0|clk_2MHz_cntr[2]  ; dac:dac0|clk_2MHz_cntr[4]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.244      ;
; 1.036 ; dac:dac0|clk_2MHz_cntr[2]  ; dac:dac0|clk_2MHz_cntr[3]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.257      ;
; 1.038 ; dac:dac0|clk_2MHz_cntr[2]  ; dac:dac0|clk_2MHz_cntr[0]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.259      ;
; 1.044 ; stepper:step0|mtr_cntr[3]  ; stepper:step0|mtr_cntr[8]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.431      ; 1.632      ;
; 1.047 ; stepper:step0|mtr_cntr[6]  ; stepper:step0|mtr_cntr[8]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.431      ; 1.635      ;
; 1.052 ; stepper:step0|mtr_cntr[7]  ; stepper:step0|mtr_cntr[7]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.079      ; 1.288      ;
; 1.055 ; stepper:step0|mtr_cntr[9]  ; stepper:step0|mtr_cntr[13] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.276      ;
; 1.057 ; stepper:step0|mtr_cntr[9]  ; stepper:step0|mtr_cntr[14] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.278      ;
; 1.066 ; stepper:step0|mtr_cntr[1]  ; stepper:step0|mtr_cntr[5]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.287      ;
; 1.070 ; stepper:step0|mtr_cntr[9]  ; stepper:step0|mtr_cntr[9]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.291      ;
; 1.073 ; stepper:step0|mtr_cntr[6]  ; stepper:step0|mtr_cntr[11] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.294      ;
; 1.075 ; stepper:step0|mtr_cntr[6]  ; stepper:step0|mtr_cntr[12] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.296      ;
; 1.083 ; stepper:step0|mtr_cntr[0]  ; stepper:step0|mtr_cntr[5]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.304      ;
; 1.084 ; stepper:step0|mtr_cntr[5]  ; stepper:step0|mtr_cntr[7]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.431      ; 1.672      ;
; 1.085 ; stepper:step0|mtr_cntr[13] ; stepper:step0|mtr_cntr[15] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.306      ;
; 1.085 ; stepper:step0|mtr_cntr[11] ; stepper:step0|mtr_cntr[13] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.306      ;
; 1.087 ; stepper:step0|mtr_cntr[13] ; stepper:step0|mtr_cntr[16] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.308      ;
; 1.087 ; stepper:step0|mtr_cntr[15] ; stepper:step0|mtr_cntr[17] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.308      ;
; 1.087 ; stepper:step0|mtr_cntr[11] ; stepper:step0|mtr_cntr[14] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.308      ;
; 1.089 ; stepper:step0|mtr_cntr[15] ; stepper:step0|mtr_cntr[18] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.310      ;
; 1.100 ; stepper:step0|mtr_cntr[4]  ; stepper:step0|mtr_cntr[7]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.431      ; 1.688      ;
; 1.100 ; stepper:step0|mtr_cntr[12] ; stepper:step0|mtr_cntr[15] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.321      ;
; 1.102 ; stepper:step0|mtr_cntr[12] ; stepper:step0|mtr_cntr[16] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.323      ;
; 1.107 ; stepper:step0|mtr_cntr[3]  ; stepper:step0|mtr_cntr[6]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.328      ;
; 1.108 ; stepper:step0|mtr_cntr[3]  ; stepper:step0|mtr_cntr[0]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.329      ;
; 1.111 ; stepper:step0|mtr_cntr[10] ; stepper:step0|mtr_cntr[13] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.332      ;
; 1.112 ; stepper:step0|mtr_cntr[3]  ; stepper:step0|mtr_cntr[4]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.333      ;
; 1.113 ; stepper:step0|mtr_cntr[10] ; stepper:step0|mtr_cntr[14] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.334      ;
; 1.138 ; stepper:step0|mtr_cntr[5]  ; stepper:step0|mtr_cntr[8]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.431      ; 1.726      ;
; 1.141 ; dac:dac0|clk_2MHz_cntr[3]  ; dac:dac0|clk_2MHz_cntr[4]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.362      ;
+-------+----------------------------+----------------------------+-------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'dac:dac0|clk_2MHz'                                                                                                      ;
+-------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+
; 0.343 ; dac:dac0|sclk                ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.077      ; 0.577      ;
; 0.357 ; dac:dac0|sync                ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; dac:dac0|this_prev_offset[0] ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 0.577      ;
; 0.358 ; dac:dac0|dac_offset[18]      ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[3]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 0.577      ;
; 0.419 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_state[3]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 0.638      ;
; 0.503 ; dac:dac0|this_gain[0]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 0.723      ;
; 0.590 ; dac:dac0|dac_offset[0]       ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 0.810      ;
; 0.594 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 0.813      ;
; 0.595 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 0.814      ;
; 0.601 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 0.820      ;
; 0.610 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 0.829      ;
; 0.627 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_state[3]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 0.846      ;
; 0.639 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 0.858      ;
; 0.726 ; dac:dac0|dac_state[3]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.428      ; 1.311      ;
; 0.745 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 0.964      ;
; 0.779 ; dac:dac0|bit_cntr[2]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.428      ; 1.364      ;
; 0.795 ; dac:dac0|this_gain[0]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 1.015      ;
; 0.796 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.015      ;
; 0.812 ; dac:dac0|dac_state[1]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.425      ; 1.394      ;
; 0.837 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.056      ;
; 0.838 ; dac:dac0|dac_state[3]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.425      ; 1.420      ;
; 0.849 ; dac:dac0|bit_cntr[2]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.065      ; 1.071      ;
; 0.862 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[3]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.081      ;
; 0.866 ; dac:dac0|bit_cntr[3]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.428      ; 1.451      ;
; 0.869 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.088      ;
; 0.869 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.088      ;
; 0.874 ; dac:dac0|this_prev_offset[0] ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 1.094      ;
; 0.880 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.099      ;
; 0.882 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.101      ;
; 0.891 ; dac:dac0|dac_state[3]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 1.111      ;
; 0.893 ; dac:dac0|dac_state[1]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.428      ; 1.478      ;
; 0.914 ; dac:dac0|bit_cntr[4]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.428      ; 1.499      ;
; 0.915 ; dac:dac0|dac_state[0]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.428      ; 1.500      ;
; 0.936 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.155      ;
; 0.939 ; dac:dac0|dac_state[2]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.428      ; 1.524      ;
; 0.941 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.160      ;
; 0.949 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.168      ;
; 0.975 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.194      ;
; 0.979 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.198      ;
; 0.981 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.200      ;
; 0.992 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.211      ;
; 0.994 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.213      ;
; 1.000 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.219      ;
; 1.012 ; dac:dac0|bit_cntr[2]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.065      ; 1.234      ;
; 1.014 ; dac:dac0|dac_offset[0]       ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 1.234      ;
; 1.032 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.251      ;
; 1.034 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.253      ;
; 1.049 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.268      ;
; 1.058 ; dac:dac0|dac_offset[0]       ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.425      ; 1.640      ;
; 1.060 ; dac:dac0|this_prev_offset[0] ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.279      ;
; 1.071 ; dac:dac0|dac_state[3]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 1.291      ;
; 1.073 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 1.293      ;
; 1.079 ; dac:dac0|dac_state[2]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.425      ; 1.661      ;
; 1.091 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.310      ;
; 1.101 ; dac:dac0|this_prev_offset[0] ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 1.321      ;
; 1.116 ; dac:dac0|bit_cntr[0]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.428      ; 1.701      ;
; 1.120 ; dac:dac0|this_prev_offset[0] ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.339      ;
; 1.149 ; dac:dac0|bit_cntr[2]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.065      ; 1.371      ;
; 1.157 ; dac:dac0|bit_cntr[1]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.428      ; 1.742      ;
; 1.160 ; dac:dac0|dac_state[1]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 1.380      ;
; 1.164 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.059      ; 1.380      ;
; 1.164 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.059      ; 1.380      ;
; 1.164 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.059      ; 1.380      ;
; 1.164 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.059      ; 1.380      ;
; 1.164 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.059      ; 1.380      ;
; 1.168 ; dac:dac0|dac_state[2]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 1.388      ;
; 1.175 ; dac:dac0|this_gain[0]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.394      ;
; 1.177 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 1.397      ;
; 1.188 ; dac:dac0|dac_state[0]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.425      ; 1.770      ;
; 1.193 ; dac:dac0|dac_offset[18]      ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.425      ; 1.775      ;
; 1.237 ; dac:dac0|this_gain[0]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.456      ;
; 1.286 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.505      ;
; 1.297 ; dac:dac0|dac_state[0]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 1.517      ;
; 1.297 ; dac:dac0|bit_cntr[3]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.065      ; 1.519      ;
; 1.309 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 1.529      ;
; 1.316 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.535      ;
; 1.331 ; dac:dac0|dac_state[2]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 1.551      ;
; 1.334 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.553      ;
; 1.339 ; dac:dac0|dac_state[1]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 1.559      ;
; 1.343 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.562      ;
; 1.343 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.562      ;
; 1.363 ; dac:dac0|sdata               ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.077      ; 1.597      ;
; 1.383 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.059      ; 1.599      ;
; 1.383 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.059      ; 1.599      ;
; 1.383 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.059      ; 1.599      ;
; 1.383 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.059      ; 1.599      ;
; 1.383 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.059      ; 1.599      ;
; 1.418 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.637      ;
; 1.423 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 1.643      ;
; 1.426 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.645      ;
; 1.426 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.645      ;
; 1.426 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.645      ;
; 1.432 ; dac:dac0|bit_cntr[4]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.065      ; 1.654      ;
; 1.434 ; dac:dac0|bit_cntr[3]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.065      ; 1.656      ;
; 1.477 ; dac:dac0|dac_state[0]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 1.697      ;
; 1.517 ; dac:dac0|bit_cntr[4]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.065      ; 1.739      ;
; 1.532 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.751      ;
; 1.547 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.766      ;
+-------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_100M'                                                              ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_100M ; Rise       ; clk_100M                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[16]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[17]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[18]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; stepper:step0|mtr_step         ;
; 0.067  ; 0.251        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[8]      ;
; 0.068  ; 0.252        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[7]      ;
; 0.068  ; 0.252        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; stepper:step0|mtr_step         ;
; 0.080  ; 0.264        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[0]      ;
; 0.080  ; 0.264        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[10]     ;
; 0.080  ; 0.264        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[11]     ;
; 0.080  ; 0.264        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[12]     ;
; 0.080  ; 0.264        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[13]     ;
; 0.080  ; 0.264        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[14]     ;
; 0.080  ; 0.264        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[15]     ;
; 0.080  ; 0.264        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[16]     ;
; 0.080  ; 0.264        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[17]     ;
; 0.080  ; 0.264        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[18]     ;
; 0.080  ; 0.264        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[1]      ;
; 0.080  ; 0.264        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[2]      ;
; 0.080  ; 0.264        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[3]      ;
; 0.080  ; 0.264        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[4]      ;
; 0.080  ; 0.264        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[5]      ;
; 0.080  ; 0.264        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[6]      ;
; 0.080  ; 0.264        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[9]      ;
; 0.081  ; 0.265        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz              ;
; 0.081  ; 0.265        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[0]      ;
; 0.081  ; 0.265        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[1]      ;
; 0.081  ; 0.265        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[2]      ;
; 0.081  ; 0.265        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[3]      ;
; 0.081  ; 0.265        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[4]      ;
; 0.229  ; 0.229        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; step0|mtr_cntr[8]|clk          ;
; 0.229  ; 0.229        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; step0|mtr_step|clk             ;
; 0.230  ; 0.230        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; step0|mtr_cntr[7]|clk          ;
; 0.242  ; 0.242        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; step0|mtr_cntr[0]|clk          ;
; 0.242  ; 0.242        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; step0|mtr_cntr[10]|clk         ;
; 0.242  ; 0.242        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; step0|mtr_cntr[11]|clk         ;
; 0.242  ; 0.242        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; step0|mtr_cntr[12]|clk         ;
; 0.242  ; 0.242        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; step0|mtr_cntr[13]|clk         ;
; 0.242  ; 0.242        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; step0|mtr_cntr[14]|clk         ;
; 0.242  ; 0.242        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; step0|mtr_cntr[15]|clk         ;
; 0.242  ; 0.242        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; step0|mtr_cntr[16]|clk         ;
; 0.242  ; 0.242        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; step0|mtr_cntr[17]|clk         ;
; 0.242  ; 0.242        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; step0|mtr_cntr[18]|clk         ;
; 0.242  ; 0.242        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; step0|mtr_cntr[1]|clk          ;
; 0.242  ; 0.242        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; step0|mtr_cntr[2]|clk          ;
; 0.242  ; 0.242        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; step0|mtr_cntr[3]|clk          ;
; 0.242  ; 0.242        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; step0|mtr_cntr[4]|clk          ;
; 0.242  ; 0.242        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; step0|mtr_cntr[5]|clk          ;
; 0.242  ; 0.242        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; step0|mtr_cntr[6]|clk          ;
; 0.242  ; 0.242        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; step0|mtr_cntr[9]|clk          ;
; 0.243  ; 0.243        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[0]|clk      ;
; 0.243  ; 0.243        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[1]|clk      ;
; 0.243  ; 0.243        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[2]|clk      ;
; 0.243  ; 0.243        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[3]|clk      ;
; 0.243  ; 0.243        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[4]|clk      ;
; 0.243  ; 0.243        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz|clk              ;
; 0.248  ; 0.248        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; clk_100M~input|o               ;
; 0.269  ; 0.269        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; clk_100M~inputclkctrl|inclk[0] ;
; 0.269  ; 0.269        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; clk_100M~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; clk_100M~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; clk_100M~input|i               ;
; 0.517  ; 0.733        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; dac:dac0|clk_2MHz              ;
; 0.517  ; 0.733        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[0]      ;
; 0.517  ; 0.733        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[1]      ;
; 0.517  ; 0.733        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[2]      ;
; 0.517  ; 0.733        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[3]      ;
; 0.517  ; 0.733        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[4]      ;
; 0.518  ; 0.734        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[0]      ;
; 0.518  ; 0.734        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[10]     ;
; 0.518  ; 0.734        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[11]     ;
; 0.518  ; 0.734        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[12]     ;
; 0.518  ; 0.734        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[13]     ;
; 0.518  ; 0.734        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[14]     ;
; 0.518  ; 0.734        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[15]     ;
; 0.518  ; 0.734        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[16]     ;
; 0.518  ; 0.734        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[17]     ;
; 0.518  ; 0.734        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[18]     ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'dac:dac0|clk_2MHz'                                                              ;
+--------+--------------+----------------+------------------+-------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock             ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------------------+------------+--------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[18]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sclk                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sdata                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sync                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_gain[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_prev_offset[0]   ;
; 0.247  ; 0.431        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sclk                  ;
; 0.248  ; 0.432        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sdata                 ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[0]           ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[1]           ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[2]           ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[3]           ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[4]           ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[18]        ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[0]          ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[1]          ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[2]          ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[3]          ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[0]         ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sync                  ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_gain[0]          ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_prev_offset[0]   ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[0]           ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[1]           ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[2]           ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[3]           ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[4]           ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[18]        ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[0]          ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[1]          ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[2]          ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[3]          ;
; 0.335  ; 0.551        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[0]         ;
; 0.335  ; 0.551        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sync                  ;
; 0.335  ; 0.551        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_gain[0]          ;
; 0.335  ; 0.551        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_prev_offset[0]   ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sdata                 ;
; 0.347  ; 0.563        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sclk                  ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|sclk|clk                  ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|sdata|clk                 ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[0]|clk           ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[1]|clk           ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[2]|clk           ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[3]|clk           ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[4]|clk           ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_offset[18]|clk        ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[0]|clk          ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[1]|clk          ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[2]|clk          ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[3]|clk          ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_offset[0]|clk         ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|sync|clk                  ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|this_gain[0]|clk          ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|this_prev_offset[0]|clk   ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz~clkctrl|inclk[0] ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz|q                ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz~clkctrl|inclk[0] ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz~clkctrl|outclk   ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[0]|clk           ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[1]|clk           ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[2]|clk           ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[3]|clk           ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[4]|clk           ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_offset[18]|clk        ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[0]|clk          ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[1]|clk          ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[2]|clk          ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[3]|clk          ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_offset[0]|clk         ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|sync|clk                  ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|this_gain[0]|clk          ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|this_prev_offset[0]|clk   ;
; 0.586  ; 0.586        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|sdata|clk                 ;
; 0.587  ; 0.587        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|sclk|clk                  ;
+--------+--------------+----------------+------------------+-------------------+------------+--------------------------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+-----------+-------------------+-------+-------+------------+-------------------+
; Data Port ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+-------+-------+------------+-------------------+
; mtr_step  ; clk_100M          ; 5.749 ; 5.768 ; Rise       ; clk_100M          ;
; dac_sclk  ; dac:dac0|clk_2MHz ; 5.946 ; 5.997 ; Rise       ; dac:dac0|clk_2MHz ;
; dac_sdin  ; dac:dac0|clk_2MHz ; 6.608 ; 6.636 ; Rise       ; dac:dac0|clk_2MHz ;
; dac_sync  ; dac:dac0|clk_2MHz ; 8.079 ; 8.392 ; Rise       ; dac:dac0|clk_2MHz ;
+-----------+-------------------+-------+-------+------------+-------------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+-----------+-------------------+-------+-------+------------+-------------------+
; Data Port ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+-------+-------+------------+-------------------+
; mtr_step  ; clk_100M          ; 5.563 ; 5.581 ; Rise       ; clk_100M          ;
; dac_sclk  ; dac:dac0|clk_2MHz ; 5.735 ; 5.784 ; Rise       ; dac:dac0|clk_2MHz ;
; dac_sdin  ; dac:dac0|clk_2MHz ; 6.370 ; 6.397 ; Rise       ; dac:dac0|clk_2MHz ;
; dac_sync  ; dac:dac0|clk_2MHz ; 7.874 ; 8.187 ; Rise       ; dac:dac0|clk_2MHz ;
+-----------+-------------------+-------+-------+------------+-------------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                ;
+------------+-----------------+-------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name        ; Note                                                          ;
+------------+-----------------+-------------------+---------------------------------------------------------------+
; 367.65 MHz ; 250.0 MHz       ; clk_100M          ; limit due to minimum period restriction (max I/O toggle rate) ;
; 478.47 MHz ; 478.47 MHz      ; dac:dac0|clk_2MHz ;                                                               ;
+------------+-----------------+-------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------+
; Slow 1200mV 0C Model Setup Summary         ;
+-------------------+--------+---------------+
; Clock             ; Slack  ; End Point TNS ;
+-------------------+--------+---------------+
; clk_100M          ; -1.720 ; -27.628       ;
; dac:dac0|clk_2MHz ; -1.090 ; -11.983       ;
+-------------------+--------+---------------+


+-------------------------------------------+
; Slow 1200mV 0C Model Hold Summary         ;
+-------------------+-------+---------------+
; Clock             ; Slack ; End Point TNS ;
+-------------------+-------+---------------+
; clk_100M          ; 0.297 ; 0.000         ;
; dac:dac0|clk_2MHz ; 0.298 ; 0.000         ;
+-------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------------+--------+---------------------+
; Clock             ; Slack  ; End Point TNS       ;
+-------------------+--------+---------------------+
; clk_100M          ; -3.000 ; -29.000             ;
; dac:dac0|clk_2MHz ; -1.000 ; -16.000             ;
+-------------------+--------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_100M'                                                                                                 ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -1.720 ; stepper:step0|mtr_cntr[18] ; stepper:step0|mtr_cntr[9]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.057     ; 2.658      ;
; -1.720 ; stepper:step0|mtr_cntr[18] ; stepper:step0|mtr_cntr[10] ; clk_100M     ; clk_100M    ; 1.000        ; -0.057     ; 2.658      ;
; -1.689 ; stepper:step0|mtr_cntr[0]  ; stepper:step0|mtr_cntr[9]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.059     ; 2.625      ;
; -1.689 ; stepper:step0|mtr_cntr[0]  ; stepper:step0|mtr_cntr[10] ; clk_100M     ; clk_100M    ; 1.000        ; -0.059     ; 2.625      ;
; -1.680 ; stepper:step0|mtr_cntr[15] ; stepper:step0|mtr_cntr[9]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.057     ; 2.618      ;
; -1.680 ; stepper:step0|mtr_cntr[15] ; stepper:step0|mtr_cntr[10] ; clk_100M     ; clk_100M    ; 1.000        ; -0.057     ; 2.618      ;
; -1.676 ; stepper:step0|mtr_cntr[13] ; stepper:step0|mtr_cntr[9]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.057     ; 2.614      ;
; -1.676 ; stepper:step0|mtr_cntr[13] ; stepper:step0|mtr_cntr[10] ; clk_100M     ; clk_100M    ; 1.000        ; -0.057     ; 2.614      ;
; -1.642 ; stepper:step0|mtr_cntr[12] ; stepper:step0|mtr_cntr[9]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.057     ; 2.580      ;
; -1.642 ; stepper:step0|mtr_cntr[12] ; stepper:step0|mtr_cntr[10] ; clk_100M     ; clk_100M    ; 1.000        ; -0.057     ; 2.580      ;
; -1.595 ; stepper:step0|mtr_cntr[17] ; stepper:step0|mtr_cntr[9]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.057     ; 2.533      ;
; -1.595 ; stepper:step0|mtr_cntr[17] ; stepper:step0|mtr_cntr[10] ; clk_100M     ; clk_100M    ; 1.000        ; -0.057     ; 2.533      ;
; -1.589 ; stepper:step0|mtr_cntr[8]  ; stepper:step0|mtr_cntr[9]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.392     ; 2.192      ;
; -1.581 ; stepper:step0|mtr_cntr[8]  ; stepper:step0|mtr_cntr[10] ; clk_100M     ; clk_100M    ; 1.000        ; -0.392     ; 2.184      ;
; -1.488 ; dac:dac0|clk_2MHz_cntr[1]  ; dac:dac0|clk_2MHz          ; clk_100M     ; clk_100M    ; 1.000        ; -0.057     ; 2.426      ;
; -1.484 ; dac:dac0|clk_2MHz_cntr[3]  ; dac:dac0|clk_2MHz          ; clk_100M     ; clk_100M    ; 1.000        ; -0.057     ; 2.422      ;
; -1.459 ; stepper:step0|mtr_cntr[16] ; stepper:step0|mtr_cntr[9]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.057     ; 2.397      ;
; -1.459 ; stepper:step0|mtr_cntr[16] ; stepper:step0|mtr_cntr[10] ; clk_100M     ; clk_100M    ; 1.000        ; -0.057     ; 2.397      ;
; -1.456 ; stepper:step0|mtr_cntr[8]  ; stepper:step0|mtr_cntr[17] ; clk_100M     ; clk_100M    ; 1.000        ; -0.392     ; 2.059      ;
; -1.440 ; stepper:step0|mtr_cntr[14] ; stepper:step0|mtr_cntr[9]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.057     ; 2.378      ;
; -1.440 ; stepper:step0|mtr_cntr[14] ; stepper:step0|mtr_cntr[10] ; clk_100M     ; clk_100M    ; 1.000        ; -0.057     ; 2.378      ;
; -1.438 ; stepper:step0|mtr_cntr[8]  ; stepper:step0|mtr_cntr[18] ; clk_100M     ; clk_100M    ; 1.000        ; -0.392     ; 2.041      ;
; -1.413 ; stepper:step0|mtr_cntr[10] ; stepper:step0|mtr_cntr[9]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.057     ; 2.351      ;
; -1.412 ; stepper:step0|mtr_cntr[10] ; stepper:step0|mtr_cntr[10] ; clk_100M     ; clk_100M    ; 1.000        ; -0.057     ; 2.350      ;
; -1.408 ; stepper:step0|mtr_cntr[9]  ; stepper:step0|mtr_cntr[9]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.057     ; 2.346      ;
; -1.407 ; stepper:step0|mtr_cntr[9]  ; stepper:step0|mtr_cntr[10] ; clk_100M     ; clk_100M    ; 1.000        ; -0.057     ; 2.345      ;
; -1.403 ; stepper:step0|mtr_cntr[18] ; stepper:step0|mtr_cntr[4]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.055     ; 2.343      ;
; -1.402 ; stepper:step0|mtr_cntr[18] ; stepper:step0|mtr_cntr[0]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.055     ; 2.342      ;
; -1.402 ; stepper:step0|mtr_cntr[7]  ; stepper:step0|mtr_cntr[9]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.393     ; 2.004      ;
; -1.401 ; stepper:step0|mtr_cntr[18] ; stepper:step0|mtr_cntr[6]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.055     ; 2.341      ;
; -1.401 ; stepper:step0|mtr_cntr[7]  ; stepper:step0|mtr_cntr[10] ; clk_100M     ; clk_100M    ; 1.000        ; -0.393     ; 2.003      ;
; -1.397 ; stepper:step0|mtr_cntr[18] ; stepper:step0|mtr_cntr[8]  ; clk_100M     ; clk_100M    ; 1.000        ; 0.265      ; 2.657      ;
; -1.372 ; stepper:step0|mtr_cntr[0]  ; stepper:step0|mtr_cntr[4]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.057     ; 2.310      ;
; -1.371 ; stepper:step0|mtr_cntr[0]  ; stepper:step0|mtr_cntr[0]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.057     ; 2.309      ;
; -1.370 ; stepper:step0|mtr_cntr[0]  ; stepper:step0|mtr_cntr[6]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.057     ; 2.308      ;
; -1.366 ; stepper:step0|mtr_cntr[0]  ; stepper:step0|mtr_cntr[8]  ; clk_100M     ; clk_100M    ; 1.000        ; 0.263      ; 2.624      ;
; -1.364 ; stepper:step0|mtr_cntr[11] ; stepper:step0|mtr_cntr[9]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.057     ; 2.302      ;
; -1.364 ; stepper:step0|mtr_cntr[11] ; stepper:step0|mtr_cntr[10] ; clk_100M     ; clk_100M    ; 1.000        ; -0.057     ; 2.302      ;
; -1.363 ; stepper:step0|mtr_cntr[15] ; stepper:step0|mtr_cntr[4]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.055     ; 2.303      ;
; -1.362 ; stepper:step0|mtr_cntr[15] ; stepper:step0|mtr_cntr[0]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.055     ; 2.302      ;
; -1.361 ; stepper:step0|mtr_cntr[15] ; stepper:step0|mtr_cntr[6]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.055     ; 2.301      ;
; -1.359 ; stepper:step0|mtr_cntr[13] ; stepper:step0|mtr_cntr[4]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.055     ; 2.299      ;
; -1.358 ; stepper:step0|mtr_cntr[13] ; stepper:step0|mtr_cntr[0]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.055     ; 2.298      ;
; -1.357 ; stepper:step0|mtr_cntr[15] ; stepper:step0|mtr_cntr[8]  ; clk_100M     ; clk_100M    ; 1.000        ; 0.265      ; 2.617      ;
; -1.357 ; stepper:step0|mtr_cntr[13] ; stepper:step0|mtr_cntr[6]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.055     ; 2.297      ;
; -1.356 ; stepper:step0|mtr_cntr[8]  ; stepper:step0|mtr_cntr[15] ; clk_100M     ; clk_100M    ; 1.000        ; -0.392     ; 1.959      ;
; -1.353 ; stepper:step0|mtr_cntr[13] ; stepper:step0|mtr_cntr[8]  ; clk_100M     ; clk_100M    ; 1.000        ; 0.265      ; 2.613      ;
; -1.346 ; stepper:step0|mtr_cntr[1]  ; stepper:step0|mtr_cntr[10] ; clk_100M     ; clk_100M    ; 1.000        ; -0.059     ; 2.282      ;
; -1.338 ; stepper:step0|mtr_cntr[8]  ; stepper:step0|mtr_cntr[16] ; clk_100M     ; clk_100M    ; 1.000        ; -0.392     ; 1.941      ;
; -1.325 ; dac:dac0|clk_2MHz_cntr[2]  ; dac:dac0|clk_2MHz          ; clk_100M     ; clk_100M    ; 1.000        ; -0.057     ; 2.263      ;
; -1.325 ; stepper:step0|mtr_cntr[12] ; stepper:step0|mtr_cntr[4]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.055     ; 2.265      ;
; -1.324 ; stepper:step0|mtr_cntr[12] ; stepper:step0|mtr_cntr[0]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.055     ; 2.264      ;
; -1.323 ; stepper:step0|mtr_cntr[12] ; stepper:step0|mtr_cntr[6]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.055     ; 2.263      ;
; -1.319 ; stepper:step0|mtr_cntr[12] ; stepper:step0|mtr_cntr[8]  ; clk_100M     ; clk_100M    ; 1.000        ; 0.265      ; 2.579      ;
; -1.280 ; stepper:step0|mtr_cntr[5]  ; stepper:step0|mtr_cntr[9]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.059     ; 2.216      ;
; -1.280 ; stepper:step0|mtr_cntr[5]  ; stepper:step0|mtr_cntr[10] ; clk_100M     ; clk_100M    ; 1.000        ; -0.059     ; 2.216      ;
; -1.278 ; stepper:step0|mtr_cntr[17] ; stepper:step0|mtr_cntr[4]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.055     ; 2.218      ;
; -1.277 ; stepper:step0|mtr_cntr[17] ; stepper:step0|mtr_cntr[0]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.055     ; 2.217      ;
; -1.276 ; stepper:step0|mtr_cntr[17] ; stepper:step0|mtr_cntr[6]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.055     ; 2.216      ;
; -1.272 ; stepper:step0|mtr_cntr[17] ; stepper:step0|mtr_cntr[8]  ; clk_100M     ; clk_100M    ; 1.000        ; 0.265      ; 2.532      ;
; -1.260 ; stepper:step0|mtr_cntr[8]  ; stepper:step0|mtr_cntr[4]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.390     ; 1.865      ;
; -1.259 ; stepper:step0|mtr_cntr[4]  ; stepper:step0|mtr_cntr[9]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.059     ; 2.195      ;
; -1.258 ; stepper:step0|mtr_cntr[4]  ; stepper:step0|mtr_cntr[10] ; clk_100M     ; clk_100M    ; 1.000        ; -0.059     ; 2.194      ;
; -1.256 ; stepper:step0|mtr_cntr[8]  ; stepper:step0|mtr_cntr[13] ; clk_100M     ; clk_100M    ; 1.000        ; -0.392     ; 1.859      ;
; -1.255 ; stepper:step0|mtr_cntr[8]  ; stepper:step0|mtr_cntr[0]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.390     ; 1.860      ;
; -1.255 ; stepper:step0|mtr_cntr[8]  ; stepper:step0|mtr_cntr[6]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.390     ; 1.860      ;
; -1.246 ; stepper:step0|mtr_cntr[3]  ; stepper:step0|mtr_cntr[10] ; clk_100M     ; clk_100M    ; 1.000        ; -0.059     ; 2.182      ;
; -1.238 ; stepper:step0|mtr_cntr[8]  ; stepper:step0|mtr_cntr[14] ; clk_100M     ; clk_100M    ; 1.000        ; -0.392     ; 1.841      ;
; -1.238 ; stepper:step0|mtr_cntr[1]  ; stepper:step0|mtr_cntr[9]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.059     ; 2.174      ;
; -1.235 ; stepper:step0|mtr_cntr[7]  ; stepper:step0|mtr_cntr[18] ; clk_100M     ; clk_100M    ; 1.000        ; -0.393     ; 1.837      ;
; -1.229 ; dac:dac0|clk_2MHz_cntr[0]  ; dac:dac0|clk_2MHz          ; clk_100M     ; clk_100M    ; 1.000        ; -0.057     ; 2.167      ;
; -1.227 ; stepper:step0|mtr_cntr[8]  ; stepper:step0|mtr_cntr[8]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.070     ; 2.152      ;
; -1.213 ; stepper:step0|mtr_cntr[1]  ; stepper:step0|mtr_cntr[18] ; clk_100M     ; clk_100M    ; 1.000        ; -0.059     ; 2.149      ;
; -1.211 ; stepper:step0|mtr_cntr[18] ; stepper:step0|mtr_step     ; clk_100M     ; clk_100M    ; 1.000        ; 0.264      ; 2.470      ;
; -1.194 ; stepper:step0|mtr_cntr[6]  ; stepper:step0|mtr_cntr[9]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.059     ; 2.130      ;
; -1.193 ; stepper:step0|mtr_cntr[6]  ; stepper:step0|mtr_cntr[10] ; clk_100M     ; clk_100M    ; 1.000        ; -0.059     ; 2.129      ;
; -1.180 ; stepper:step0|mtr_cntr[0]  ; stepper:step0|mtr_step     ; clk_100M     ; clk_100M    ; 1.000        ; 0.262      ; 2.437      ;
; -1.171 ; stepper:step0|mtr_cntr[15] ; stepper:step0|mtr_step     ; clk_100M     ; clk_100M    ; 1.000        ; 0.264      ; 2.430      ;
; -1.168 ; stepper:step0|mtr_cntr[2]  ; stepper:step0|mtr_cntr[10] ; clk_100M     ; clk_100M    ; 1.000        ; -0.059     ; 2.104      ;
; -1.167 ; stepper:step0|mtr_cntr[13] ; stepper:step0|mtr_step     ; clk_100M     ; clk_100M    ; 1.000        ; 0.264      ; 2.426      ;
; -1.161 ; dac:dac0|clk_2MHz_cntr[4]  ; dac:dac0|clk_2MHz          ; clk_100M     ; clk_100M    ; 1.000        ; -0.057     ; 2.099      ;
; -1.156 ; stepper:step0|mtr_cntr[8]  ; stepper:step0|mtr_cntr[11] ; clk_100M     ; clk_100M    ; 1.000        ; -0.392     ; 1.759      ;
; -1.143 ; stepper:step0|mtr_cntr[0]  ; stepper:step0|mtr_cntr[18] ; clk_100M     ; clk_100M    ; 1.000        ; -0.059     ; 2.079      ;
; -1.142 ; stepper:step0|mtr_cntr[16] ; stepper:step0|mtr_cntr[4]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.055     ; 2.082      ;
; -1.141 ; stepper:step0|mtr_cntr[16] ; stepper:step0|mtr_cntr[0]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.055     ; 2.081      ;
; -1.140 ; stepper:step0|mtr_cntr[16] ; stepper:step0|mtr_cntr[6]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.055     ; 2.080      ;
; -1.138 ; stepper:step0|mtr_cntr[8]  ; stepper:step0|mtr_cntr[12] ; clk_100M     ; clk_100M    ; 1.000        ; -0.392     ; 1.741      ;
; -1.138 ; stepper:step0|mtr_cntr[3]  ; stepper:step0|mtr_cntr[9]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.059     ; 2.074      ;
; -1.136 ; stepper:step0|mtr_cntr[16] ; stepper:step0|mtr_cntr[8]  ; clk_100M     ; clk_100M    ; 1.000        ; 0.265      ; 2.396      ;
; -1.136 ; stepper:step0|mtr_cntr[10] ; stepper:step0|mtr_cntr[4]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.055     ; 2.076      ;
; -1.135 ; stepper:step0|mtr_cntr[7]  ; stepper:step0|mtr_cntr[16] ; clk_100M     ; clk_100M    ; 1.000        ; -0.393     ; 1.737      ;
; -1.133 ; stepper:step0|mtr_cntr[2]  ; stepper:step0|mtr_cntr[9]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.059     ; 2.069      ;
; -1.133 ; stepper:step0|mtr_cntr[12] ; stepper:step0|mtr_step     ; clk_100M     ; clk_100M    ; 1.000        ; 0.264      ; 2.392      ;
; -1.131 ; stepper:step0|mtr_cntr[9]  ; stepper:step0|mtr_cntr[4]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.055     ; 2.071      ;
; -1.131 ; stepper:step0|mtr_cntr[10] ; stepper:step0|mtr_cntr[0]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.055     ; 2.071      ;
; -1.131 ; stepper:step0|mtr_cntr[10] ; stepper:step0|mtr_cntr[6]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.055     ; 2.071      ;
; -1.126 ; stepper:step0|mtr_cntr[9]  ; stepper:step0|mtr_cntr[0]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.055     ; 2.066      ;
; -1.126 ; stepper:step0|mtr_cntr[9]  ; stepper:step0|mtr_cntr[6]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.055     ; 2.066      ;
; -1.125 ; stepper:step0|mtr_cntr[7]  ; stepper:step0|mtr_cntr[4]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.391     ; 1.729      ;
; -1.123 ; stepper:step0|mtr_cntr[14] ; stepper:step0|mtr_cntr[4]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.055     ; 2.063      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'dac:dac0|clk_2MHz'                                                                                                       ;
+--------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+
; -1.090 ; dac:dac0|bit_cntr[0]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.053     ; 2.032      ;
; -1.086 ; dac:dac0|bit_cntr[1]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.053     ; 2.028      ;
; -0.971 ; dac:dac0|bit_cntr[0]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.053     ; 1.913      ;
; -0.967 ; dac:dac0|bit_cntr[1]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.053     ; 1.909      ;
; -0.933 ; dac:dac0|bit_cntr[4]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.053     ; 1.875      ;
; -0.925 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.864      ;
; -0.925 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.864      ;
; -0.925 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.864      ;
; -0.925 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.864      ;
; -0.925 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.864      ;
; -0.921 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.860      ;
; -0.921 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.860      ;
; -0.921 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.860      ;
; -0.921 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.860      ;
; -0.921 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.860      ;
; -0.895 ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.059     ; 1.831      ;
; -0.895 ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.059     ; 1.831      ;
; -0.895 ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.059     ; 1.831      ;
; -0.895 ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.059     ; 1.831      ;
; -0.895 ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.059     ; 1.831      ;
; -0.886 ; dac:dac0|bit_cntr[0]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.265      ; 2.146      ;
; -0.882 ; dac:dac0|bit_cntr[1]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.265      ; 2.142      ;
; -0.865 ; dac:dac0|bit_cntr[2]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.265      ; 2.125      ;
; -0.859 ; dac:dac0|bit_cntr[3]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.053     ; 1.801      ;
; -0.850 ; dac:dac0|dac_state[0]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.790      ;
; -0.821 ; dac:dac0|bit_cntr[0]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.053     ; 1.763      ;
; -0.817 ; dac:dac0|bit_cntr[1]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.053     ; 1.759      ;
; -0.814 ; dac:dac0|bit_cntr[4]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.053     ; 1.756      ;
; -0.802 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.741      ;
; -0.799 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.059     ; 1.735      ;
; -0.799 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.059     ; 1.735      ;
; -0.799 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.059     ; 1.735      ;
; -0.799 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.059     ; 1.735      ;
; -0.799 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.059     ; 1.735      ;
; -0.796 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.735      ;
; -0.774 ; dac:dac0|dac_state[2]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.262      ; 2.031      ;
; -0.768 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.707      ;
; -0.768 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.707      ;
; -0.768 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.707      ;
; -0.768 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.707      ;
; -0.768 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.707      ;
; -0.766 ; dac:dac0|dac_state[0]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.262      ; 2.023      ;
; -0.729 ; dac:dac0|bit_cntr[4]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.265      ; 1.989      ;
; -0.720 ; dac:dac0|dac_state[1]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.660      ;
; -0.714 ; dac:dac0|dac_state[2]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.654      ;
; -0.713 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.653      ;
; -0.704 ; dac:dac0|sdata               ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.069     ; 1.630      ;
; -0.701 ; dac:dac0|bit_cntr[3]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.053     ; 1.643      ;
; -0.693 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.632      ;
; -0.691 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.630      ;
; -0.689 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.628      ;
; -0.688 ; dac:dac0|dac_state[3]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.262      ; 1.945      ;
; -0.685 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.624      ;
; -0.685 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.624      ;
; -0.685 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.624      ;
; -0.685 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.624      ;
; -0.685 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.624      ;
; -0.670 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.059     ; 1.606      ;
; -0.670 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.059     ; 1.606      ;
; -0.670 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.059     ; 1.606      ;
; -0.670 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.059     ; 1.606      ;
; -0.670 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.059     ; 1.606      ;
; -0.664 ; dac:dac0|bit_cntr[4]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.053     ; 1.606      ;
; -0.655 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.594      ;
; -0.654 ; dac:dac0|bit_cntr[3]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.265      ; 1.914      ;
; -0.650 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.589      ;
; -0.650 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.589      ;
; -0.650 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.589      ;
; -0.650 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.589      ;
; -0.650 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.589      ;
; -0.646 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.585      ;
; -0.613 ; dac:dac0|dac_state[1]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.262      ; 1.870      ;
; -0.600 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.540      ;
; -0.581 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.520      ;
; -0.573 ; dac:dac0|bit_cntr[3]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.053     ; 1.515      ;
; -0.572 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.511      ;
; -0.566 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.059     ; 1.502      ;
; -0.566 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.059     ; 1.502      ;
; -0.566 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.059     ; 1.502      ;
; -0.566 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.059     ; 1.502      ;
; -0.566 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.059     ; 1.502      ;
; -0.544 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.484      ;
; -0.540 ; dac:dac0|dac_offset[0]       ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.262      ; 1.797      ;
; -0.533 ; dac:dac0|dac_state[0]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.473      ;
; -0.526 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.465      ;
; -0.524 ; dac:dac0|dac_state[0]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.265      ; 1.784      ;
; -0.512 ; dac:dac0|dac_offset[18]      ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.262      ; 1.769      ;
; -0.508 ; dac:dac0|this_gain[0]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.447      ;
; -0.501 ; dac:dac0|this_gain[0]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.441      ;
; -0.490 ; dac:dac0|dac_state[3]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.430      ;
; -0.483 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.423      ;
; -0.453 ; dac:dac0|this_gain[0]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.392      ;
; -0.443 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.382      ;
; -0.432 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.371      ;
; -0.429 ; dac:dac0|dac_state[1]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.369      ;
; -0.417 ; dac:dac0|dac_state[2]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.357      ;
; -0.414 ; dac:dac0|bit_cntr[2]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.053     ; 1.356      ;
; -0.408 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.347      ;
; -0.396 ; dac:dac0|this_prev_offset[0] ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.335      ;
; -0.384 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.323      ;
+--------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_100M'                                                                                                      ;
+-------+----------------------------+----------------------------+-------------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+-------------------+-------------+--------------+------------+------------+
; 0.297 ; stepper:step0|mtr_step     ; stepper:step0|mtr_step     ; clk_100M          ; clk_100M    ; 0.000        ; 0.070      ; 0.511      ;
; 0.311 ; dac:dac0|clk_2MHz          ; dac:dac0|clk_2MHz          ; dac:dac0|clk_2MHz ; clk_100M    ; 0.000        ; 1.839      ; 2.504      ;
; 0.318 ; dac:dac0|clk_2MHz_cntr[4]  ; dac:dac0|clk_2MHz_cntr[4]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 0.519      ;
; 0.346 ; stepper:step0|mtr_cntr[18] ; stepper:step0|mtr_cntr[18] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 0.547      ;
; 0.498 ; dac:dac0|clk_2MHz_cntr[1]  ; dac:dac0|clk_2MHz_cntr[1]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 0.699      ;
; 0.499 ; stepper:step0|mtr_cntr[5]  ; stepper:step0|mtr_cntr[5]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 0.700      ;
; 0.500 ; stepper:step0|mtr_cntr[14] ; stepper:step0|mtr_cntr[14] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 0.701      ;
; 0.501 ; dac:dac0|clk_2MHz_cntr[2]  ; dac:dac0|clk_2MHz_cntr[2]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 0.702      ;
; 0.502 ; stepper:step0|mtr_cntr[17] ; stepper:step0|mtr_cntr[17] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 0.703      ;
; 0.502 ; stepper:step0|mtr_cntr[2]  ; stepper:step0|mtr_cntr[2]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 0.703      ;
; 0.504 ; stepper:step0|mtr_cntr[16] ; stepper:step0|mtr_cntr[16] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 0.705      ;
; 0.512 ; stepper:step0|mtr_cntr[3]  ; stepper:step0|mtr_cntr[3]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 0.713      ;
; 0.512 ; stepper:step0|mtr_cntr[1]  ; stepper:step0|mtr_cntr[1]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 0.713      ;
; 0.527 ; stepper:step0|mtr_cntr[2]  ; stepper:step0|mtr_cntr[7]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.391      ; 1.062      ;
; 0.532 ; dac:dac0|clk_2MHz_cntr[4]  ; dac:dac0|clk_2MHz_cntr[3]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 0.733      ;
; 0.533 ; dac:dac0|clk_2MHz_cntr[4]  ; dac:dac0|clk_2MHz_cntr[0]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 0.734      ;
; 0.577 ; stepper:step0|mtr_cntr[1]  ; stepper:step0|mtr_cntr[7]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.391      ; 1.112      ;
; 0.612 ; stepper:step0|mtr_cntr[2]  ; stepper:step0|mtr_step     ; clk_100M          ; clk_100M    ; 0.000        ; 0.389      ; 1.145      ;
; 0.636 ; stepper:step0|mtr_cntr[12] ; stepper:step0|mtr_cntr[12] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 0.837      ;
; 0.642 ; stepper:step0|mtr_cntr[11] ; stepper:step0|mtr_cntr[11] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 0.843      ;
; 0.642 ; stepper:step0|mtr_cntr[13] ; stepper:step0|mtr_cntr[13] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 0.843      ;
; 0.645 ; stepper:step0|mtr_cntr[15] ; stepper:step0|mtr_cntr[15] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 0.846      ;
; 0.662 ; stepper:step0|mtr_cntr[1]  ; stepper:step0|mtr_step     ; clk_100M          ; clk_100M    ; 0.000        ; 0.389      ; 1.195      ;
; 0.670 ; stepper:step0|mtr_cntr[3]  ; stepper:step0|mtr_cntr[7]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.391      ; 1.205      ;
; 0.743 ; dac:dac0|clk_2MHz_cntr[1]  ; dac:dac0|clk_2MHz_cntr[2]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 0.944      ;
; 0.747 ; stepper:step0|mtr_cntr[17] ; stepper:step0|mtr_cntr[18] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 0.948      ;
; 0.749 ; stepper:step0|mtr_cntr[4]  ; stepper:step0|mtr_cntr[5]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 0.950      ;
; 0.749 ; stepper:step0|mtr_cntr[14] ; stepper:step0|mtr_cntr[15] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 0.950      ;
; 0.751 ; stepper:step0|mtr_cntr[2]  ; stepper:step0|mtr_cntr[3]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 0.952      ;
; 0.753 ; dac:dac0|clk_2MHz_cntr[0]  ; dac:dac0|clk_2MHz_cntr[1]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 0.954      ;
; 0.753 ; stepper:step0|mtr_cntr[16] ; stepper:step0|mtr_cntr[17] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 0.954      ;
; 0.755 ; stepper:step0|mtr_cntr[3]  ; stepper:step0|mtr_step     ; clk_100M          ; clk_100M    ; 0.000        ; 0.389      ; 1.288      ;
; 0.756 ; stepper:step0|mtr_cntr[14] ; stepper:step0|mtr_cntr[16] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 0.957      ;
; 0.757 ; stepper:step0|mtr_cntr[1]  ; stepper:step0|mtr_cntr[2]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 0.958      ;
; 0.760 ; dac:dac0|clk_2MHz_cntr[0]  ; dac:dac0|clk_2MHz_cntr[2]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 0.961      ;
; 0.760 ; stepper:step0|mtr_cntr[16] ; stepper:step0|mtr_cntr[18] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 0.961      ;
; 0.763 ; stepper:step0|mtr_cntr[0]  ; stepper:step0|mtr_cntr[1]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 0.964      ;
; 0.768 ; dac:dac0|clk_2MHz_cntr[3]  ; dac:dac0|clk_2MHz_cntr[3]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 0.969      ;
; 0.770 ; stepper:step0|mtr_cntr[0]  ; stepper:step0|mtr_cntr[2]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 0.971      ;
; 0.788 ; dac:dac0|clk_2MHz_cntr[0]  ; dac:dac0|clk_2MHz_cntr[0]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 0.989      ;
; 0.796 ; stepper:step0|mtr_cntr[2]  ; stepper:step0|mtr_cntr[8]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.390      ; 1.330      ;
; 0.822 ; dac:dac0|clk_2MHz_cntr[0]  ; dac:dac0|clk_2MHz_cntr[4]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.023      ;
; 0.827 ; dac:dac0|clk_2MHz          ; dac:dac0|clk_2MHz          ; dac:dac0|clk_2MHz ; clk_100M    ; -0.500       ; 1.839      ; 2.520      ;
; 0.834 ; dac:dac0|clk_2MHz_cntr[0]  ; dac:dac0|clk_2MHz_cntr[3]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.035      ;
; 0.835 ; stepper:step0|mtr_cntr[9]  ; stepper:step0|mtr_cntr[11] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.036      ;
; 0.842 ; stepper:step0|mtr_cntr[9]  ; stepper:step0|mtr_cntr[12] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.043      ;
; 0.845 ; stepper:step0|mtr_cntr[14] ; stepper:step0|mtr_cntr[17] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.046      ;
; 0.846 ; stepper:step0|mtr_cntr[3]  ; stepper:step0|mtr_cntr[5]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.047      ;
; 0.846 ; stepper:step0|mtr_cntr[1]  ; stepper:step0|mtr_cntr[3]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.047      ;
; 0.846 ; stepper:step0|mtr_cntr[1]  ; stepper:step0|mtr_cntr[8]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.390      ; 1.380      ;
; 0.847 ; stepper:step0|mtr_cntr[2]  ; stepper:step0|mtr_cntr[5]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.048      ;
; 0.852 ; stepper:step0|mtr_cntr[14] ; stepper:step0|mtr_cntr[18] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.053      ;
; 0.859 ; stepper:step0|mtr_cntr[0]  ; stepper:step0|mtr_cntr[3]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.060      ;
; 0.861 ; stepper:step0|mtr_cntr[2]  ; stepper:step0|mtr_cntr[6]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.062      ;
; 0.862 ; stepper:step0|mtr_cntr[2]  ; stepper:step0|mtr_cntr[0]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.063      ;
; 0.863 ; stepper:step0|mtr_cntr[4]  ; stepper:step0|mtr_cntr[4]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.064      ;
; 0.866 ; stepper:step0|mtr_cntr[6]  ; stepper:step0|mtr_cntr[6]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.067      ;
; 0.866 ; stepper:step0|mtr_cntr[2]  ; stepper:step0|mtr_cntr[4]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.067      ;
; 0.885 ; stepper:step0|mtr_cntr[12] ; stepper:step0|mtr_cntr[13] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.086      ;
; 0.886 ; stepper:step0|mtr_cntr[13] ; stepper:step0|mtr_cntr[14] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.087      ;
; 0.886 ; stepper:step0|mtr_cntr[6]  ; stepper:step0|mtr_cntr[7]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.391      ; 1.421      ;
; 0.886 ; stepper:step0|mtr_cntr[11] ; stepper:step0|mtr_cntr[12] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.087      ;
; 0.890 ; stepper:step0|mtr_cntr[15] ; stepper:step0|mtr_cntr[16] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.091      ;
; 0.892 ; stepper:step0|mtr_cntr[12] ; stepper:step0|mtr_cntr[14] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.093      ;
; 0.897 ; stepper:step0|mtr_cntr[10] ; stepper:step0|mtr_cntr[11] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.098      ;
; 0.904 ; stepper:step0|mtr_cntr[10] ; stepper:step0|mtr_cntr[12] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.105      ;
; 0.909 ; stepper:step0|mtr_cntr[0]  ; stepper:step0|mtr_cntr[0]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.110      ;
; 0.911 ; stepper:step0|mtr_cntr[1]  ; stepper:step0|mtr_cntr[6]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.112      ;
; 0.912 ; stepper:step0|mtr_cntr[1]  ; stepper:step0|mtr_cntr[0]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.113      ;
; 0.913 ; stepper:step0|mtr_cntr[1]  ; stepper:step0|mtr_cntr[4]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.114      ;
; 0.914 ; dac:dac0|clk_2MHz_cntr[2]  ; dac:dac0|clk_2MHz_cntr[4]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.115      ;
; 0.926 ; dac:dac0|clk_2MHz_cntr[2]  ; dac:dac0|clk_2MHz_cntr[3]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.127      ;
; 0.928 ; dac:dac0|clk_2MHz_cntr[2]  ; dac:dac0|clk_2MHz_cntr[0]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.129      ;
; 0.931 ; stepper:step0|mtr_cntr[9]  ; stepper:step0|mtr_cntr[13] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.132      ;
; 0.938 ; stepper:step0|mtr_cntr[9]  ; stepper:step0|mtr_cntr[14] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.139      ;
; 0.939 ; stepper:step0|mtr_cntr[3]  ; stepper:step0|mtr_cntr[8]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.390      ; 1.473      ;
; 0.942 ; stepper:step0|mtr_cntr[6]  ; stepper:step0|mtr_cntr[8]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.390      ; 1.476      ;
; 0.942 ; stepper:step0|mtr_cntr[1]  ; stepper:step0|mtr_cntr[5]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.143      ;
; 0.947 ; stepper:step0|mtr_cntr[6]  ; stepper:step0|mtr_cntr[11] ; clk_100M          ; clk_100M    ; 0.000        ; 0.055      ; 1.146      ;
; 0.948 ; stepper:step0|mtr_cntr[7]  ; stepper:step0|mtr_cntr[7]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.070      ; 1.162      ;
; 0.954 ; stepper:step0|mtr_cntr[6]  ; stepper:step0|mtr_cntr[12] ; clk_100M          ; clk_100M    ; 0.000        ; 0.055      ; 1.153      ;
; 0.955 ; stepper:step0|mtr_cntr[0]  ; stepper:step0|mtr_cntr[5]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.156      ;
; 0.964 ; stepper:step0|mtr_cntr[9]  ; stepper:step0|mtr_cntr[9]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.165      ;
; 0.966 ; stepper:step0|mtr_cntr[5]  ; stepper:step0|mtr_cntr[7]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.391      ; 1.501      ;
; 0.973 ; stepper:step0|mtr_cntr[13] ; stepper:step0|mtr_cntr[15] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.174      ;
; 0.973 ; stepper:step0|mtr_cntr[11] ; stepper:step0|mtr_cntr[13] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.174      ;
; 0.978 ; stepper:step0|mtr_cntr[4]  ; stepper:step0|mtr_cntr[7]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.391      ; 1.513      ;
; 0.979 ; stepper:step0|mtr_cntr[15] ; stepper:step0|mtr_cntr[17] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.180      ;
; 0.981 ; stepper:step0|mtr_cntr[12] ; stepper:step0|mtr_cntr[15] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.182      ;
; 0.982 ; stepper:step0|mtr_cntr[13] ; stepper:step0|mtr_cntr[16] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.183      ;
; 0.982 ; stepper:step0|mtr_cntr[11] ; stepper:step0|mtr_cntr[14] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.183      ;
; 0.986 ; stepper:step0|mtr_cntr[15] ; stepper:step0|mtr_cntr[18] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.187      ;
; 0.988 ; stepper:step0|mtr_cntr[12] ; stepper:step0|mtr_cntr[16] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.189      ;
; 0.993 ; stepper:step0|mtr_cntr[10] ; stepper:step0|mtr_cntr[13] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.194      ;
; 1.000 ; stepper:step0|mtr_cntr[10] ; stepper:step0|mtr_cntr[14] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.201      ;
; 1.004 ; stepper:step0|mtr_cntr[3]  ; stepper:step0|mtr_cntr[6]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.205      ;
; 1.005 ; stepper:step0|mtr_cntr[3]  ; stepper:step0|mtr_cntr[0]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.206      ;
; 1.008 ; stepper:step0|mtr_cntr[3]  ; stepper:step0|mtr_cntr[4]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.209      ;
; 1.022 ; stepper:step0|mtr_cntr[5]  ; stepper:step0|mtr_cntr[8]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.390      ; 1.556      ;
; 1.025 ; dac:dac0|clk_2MHz_cntr[3]  ; dac:dac0|clk_2MHz_cntr[4]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.226      ;
+-------+----------------------------+----------------------------+-------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'dac:dac0|clk_2MHz'                                                                                                       ;
+-------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+
; 0.298 ; dac:dac0|sclk                ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.069      ; 0.511      ;
; 0.311 ; dac:dac0|dac_offset[18]      ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[3]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 0.511      ;
; 0.312 ; dac:dac0|sync                ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; dac:dac0|this_prev_offset[0] ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 0.511      ;
; 0.373 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_state[3]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 0.573      ;
; 0.452 ; dac:dac0|this_gain[0]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 0.651      ;
; 0.530 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 0.730      ;
; 0.531 ; dac:dac0|dac_offset[0]       ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 0.730      ;
; 0.533 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 0.733      ;
; 0.535 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 0.735      ;
; 0.546 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 0.746      ;
; 0.558 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_state[3]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 0.758      ;
; 0.572 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 0.772      ;
; 0.666 ; dac:dac0|dac_state[3]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.390      ; 1.200      ;
; 0.675 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 0.875      ;
; 0.690 ; dac:dac0|bit_cntr[2]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.390      ; 1.224      ;
; 0.709 ; dac:dac0|this_gain[0]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 0.908      ;
; 0.713 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 0.913      ;
; 0.742 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 0.942      ;
; 0.742 ; dac:dac0|dac_state[1]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.387      ; 1.273      ;
; 0.750 ; dac:dac0|bit_cntr[2]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.059      ; 0.953      ;
; 0.752 ; dac:dac0|dac_state[3]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.387      ; 1.283      ;
; 0.772 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[3]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 0.972      ;
; 0.775 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 0.975      ;
; 0.777 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 0.977      ;
; 0.780 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 0.980      ;
; 0.785 ; dac:dac0|bit_cntr[3]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.390      ; 1.319      ;
; 0.787 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 0.987      ;
; 0.794 ; dac:dac0|this_prev_offset[0] ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 0.993      ;
; 0.807 ; dac:dac0|bit_cntr[4]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.390      ; 1.341      ;
; 0.813 ; dac:dac0|dac_state[1]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.390      ; 1.347      ;
; 0.815 ; dac:dac0|dac_state[3]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.015      ;
; 0.818 ; dac:dac0|dac_state[0]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.390      ; 1.352      ;
; 0.839 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.039      ;
; 0.849 ; dac:dac0|dac_state[2]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.390      ; 1.383      ;
; 0.855 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.055      ;
; 0.857 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.057      ;
; 0.864 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.064      ;
; 0.871 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.071      ;
; 0.876 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.076      ;
; 0.883 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.083      ;
; 0.883 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.083      ;
; 0.900 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.100      ;
; 0.917 ; dac:dac0|bit_cntr[2]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.059      ; 1.120      ;
; 0.924 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.124      ;
; 0.931 ; dac:dac0|dac_offset[0]       ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.130      ;
; 0.931 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.131      ;
; 0.945 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.145      ;
; 0.952 ; dac:dac0|this_prev_offset[0] ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.151      ;
; 0.961 ; dac:dac0|dac_offset[0]       ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.386      ; 1.491      ;
; 0.965 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.165      ;
; 0.966 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.166      ;
; 0.973 ; dac:dac0|dac_state[2]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.387      ; 1.504      ;
; 0.981 ; dac:dac0|dac_state[3]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.181      ;
; 0.987 ; dac:dac0|this_prev_offset[0] ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.186      ;
; 0.994 ; dac:dac0|bit_cntr[0]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.390      ; 1.528      ;
; 1.003 ; dac:dac0|this_prev_offset[0] ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.202      ;
; 1.026 ; dac:dac0|bit_cntr[1]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.390      ; 1.560      ;
; 1.029 ; dac:dac0|bit_cntr[2]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.059      ; 1.232      ;
; 1.050 ; dac:dac0|this_gain[0]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.249      ;
; 1.051 ; dac:dac0|dac_state[2]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.251      ;
; 1.059 ; dac:dac0|dac_state[1]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.259      ;
; 1.061 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.053      ; 1.258      ;
; 1.061 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.053      ; 1.258      ;
; 1.061 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.053      ; 1.258      ;
; 1.061 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.053      ; 1.258      ;
; 1.061 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.053      ; 1.258      ;
; 1.066 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.266      ;
; 1.078 ; dac:dac0|dac_state[0]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.387      ; 1.609      ;
; 1.084 ; dac:dac0|dac_offset[18]      ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.387      ; 1.615      ;
; 1.104 ; dac:dac0|this_gain[0]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.303      ;
; 1.154 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.354      ;
; 1.170 ; dac:dac0|dac_state[0]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.370      ;
; 1.178 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.378      ;
; 1.185 ; dac:dac0|bit_cntr[3]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.059      ; 1.388      ;
; 1.200 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.400      ;
; 1.204 ; dac:dac0|dac_state[2]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.404      ;
; 1.207 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.407      ;
; 1.219 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.419      ;
; 1.219 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.419      ;
; 1.223 ; dac:dac0|dac_state[1]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.423      ;
; 1.248 ; dac:dac0|sdata               ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.069      ; 1.461      ;
; 1.265 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.053      ; 1.462      ;
; 1.265 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.053      ; 1.462      ;
; 1.265 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.053      ; 1.462      ;
; 1.265 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.053      ; 1.462      ;
; 1.265 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.053      ; 1.462      ;
; 1.266 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.466      ;
; 1.268 ; dac:dac0|bit_cntr[4]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.059      ; 1.471      ;
; 1.283 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.483      ;
; 1.295 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.495      ;
; 1.295 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.495      ;
; 1.295 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.495      ;
; 1.315 ; dac:dac0|bit_cntr[3]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.059      ; 1.518      ;
; 1.335 ; dac:dac0|dac_state[0]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.535      ;
; 1.356 ; dac:dac0|bit_cntr[4]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.059      ; 1.559      ;
; 1.371 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.571      ;
; 1.392 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.592      ;
+-------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_100M'                                                               ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_100M ; Rise       ; clk_100M                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[16]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[17]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[18]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; stepper:step0|mtr_step         ;
; 0.088  ; 0.272        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[10]     ;
; 0.088  ; 0.272        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[11]     ;
; 0.088  ; 0.272        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[12]     ;
; 0.088  ; 0.272        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[13]     ;
; 0.088  ; 0.272        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[14]     ;
; 0.088  ; 0.272        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[15]     ;
; 0.088  ; 0.272        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[16]     ;
; 0.088  ; 0.272        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[17]     ;
; 0.088  ; 0.272        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[18]     ;
; 0.088  ; 0.272        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[9]      ;
; 0.090  ; 0.274        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz              ;
; 0.090  ; 0.274        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[0]      ;
; 0.090  ; 0.274        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[1]      ;
; 0.090  ; 0.274        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[2]      ;
; 0.090  ; 0.274        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[3]      ;
; 0.090  ; 0.274        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[4]      ;
; 0.090  ; 0.274        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[0]      ;
; 0.090  ; 0.274        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[1]      ;
; 0.090  ; 0.274        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[2]      ;
; 0.090  ; 0.274        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[3]      ;
; 0.090  ; 0.274        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[4]      ;
; 0.090  ; 0.274        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[5]      ;
; 0.090  ; 0.274        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[6]      ;
; 0.090  ; 0.274        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[8]      ;
; 0.091  ; 0.275        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[7]      ;
; 0.091  ; 0.275        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; stepper:step0|mtr_step         ;
; 0.248  ; 0.248        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; step0|mtr_cntr[10]|clk         ;
; 0.248  ; 0.248        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; step0|mtr_cntr[11]|clk         ;
; 0.248  ; 0.248        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; step0|mtr_cntr[12]|clk         ;
; 0.248  ; 0.248        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; step0|mtr_cntr[13]|clk         ;
; 0.248  ; 0.248        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; step0|mtr_cntr[14]|clk         ;
; 0.248  ; 0.248        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; step0|mtr_cntr[15]|clk         ;
; 0.248  ; 0.248        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; step0|mtr_cntr[16]|clk         ;
; 0.248  ; 0.248        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; step0|mtr_cntr[17]|clk         ;
; 0.248  ; 0.248        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; step0|mtr_cntr[18]|clk         ;
; 0.248  ; 0.248        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; step0|mtr_cntr[9]|clk          ;
; 0.250  ; 0.250        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[0]|clk      ;
; 0.250  ; 0.250        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[1]|clk      ;
; 0.250  ; 0.250        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[2]|clk      ;
; 0.250  ; 0.250        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[3]|clk      ;
; 0.250  ; 0.250        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[4]|clk      ;
; 0.250  ; 0.250        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz|clk              ;
; 0.250  ; 0.250        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; step0|mtr_cntr[0]|clk          ;
; 0.250  ; 0.250        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; step0|mtr_cntr[1]|clk          ;
; 0.250  ; 0.250        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; step0|mtr_cntr[2]|clk          ;
; 0.250  ; 0.250        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; step0|mtr_cntr[3]|clk          ;
; 0.250  ; 0.250        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; step0|mtr_cntr[4]|clk          ;
; 0.250  ; 0.250        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; step0|mtr_cntr[5]|clk          ;
; 0.250  ; 0.250        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; step0|mtr_cntr[6]|clk          ;
; 0.250  ; 0.250        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; step0|mtr_cntr[8]|clk          ;
; 0.251  ; 0.251        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; step0|mtr_cntr[7]|clk          ;
; 0.251  ; 0.251        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; step0|mtr_step|clk             ;
; 0.253  ; 0.253        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; clk_100M~input|o               ;
; 0.265  ; 0.265        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; clk_100M~inputclkctrl|inclk[0] ;
; 0.265  ; 0.265        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; clk_100M~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; clk_100M~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; clk_100M~input|i               ;
; 0.508  ; 0.724        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[7]      ;
; 0.509  ; 0.725        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; stepper:step0|mtr_step         ;
; 0.510  ; 0.726        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; dac:dac0|clk_2MHz              ;
; 0.510  ; 0.726        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[0]      ;
; 0.510  ; 0.726        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[1]      ;
; 0.510  ; 0.726        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[2]      ;
; 0.510  ; 0.726        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[3]      ;
; 0.510  ; 0.726        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[4]      ;
; 0.510  ; 0.726        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[0]      ;
; 0.510  ; 0.726        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[1]      ;
; 0.510  ; 0.726        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[2]      ;
; 0.510  ; 0.726        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[3]      ;
; 0.510  ; 0.726        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[4]      ;
; 0.510  ; 0.726        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[5]      ;
; 0.510  ; 0.726        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[6]      ;
; 0.510  ; 0.726        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[8]      ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'dac:dac0|clk_2MHz'                                                               ;
+--------+--------------+----------------+------------------+-------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock             ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------------------+------------+--------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[18]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sclk                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sdata                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sync                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_gain[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_prev_offset[0]   ;
; 0.289  ; 0.473        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[0]           ;
; 0.289  ; 0.473        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[1]           ;
; 0.289  ; 0.473        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[2]           ;
; 0.289  ; 0.473        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[3]           ;
; 0.289  ; 0.473        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[4]           ;
; 0.289  ; 0.473        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[0]         ;
; 0.289  ; 0.473        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[18]        ;
; 0.289  ; 0.473        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[0]          ;
; 0.289  ; 0.473        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[1]          ;
; 0.289  ; 0.473        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[2]          ;
; 0.289  ; 0.473        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[3]          ;
; 0.289  ; 0.473        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sync                  ;
; 0.289  ; 0.473        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_gain[0]          ;
; 0.289  ; 0.473        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_prev_offset[0]   ;
; 0.290  ; 0.474        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sdata                 ;
; 0.291  ; 0.475        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sclk                  ;
; 0.307  ; 0.523        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sclk                  ;
; 0.308  ; 0.524        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sdata                 ;
; 0.309  ; 0.525        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[0]         ;
; 0.309  ; 0.525        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sync                  ;
; 0.309  ; 0.525        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_gain[0]          ;
; 0.309  ; 0.525        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_prev_offset[0]   ;
; 0.310  ; 0.526        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[0]           ;
; 0.310  ; 0.526        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[1]           ;
; 0.310  ; 0.526        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[2]           ;
; 0.310  ; 0.526        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[3]           ;
; 0.310  ; 0.526        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[4]           ;
; 0.310  ; 0.526        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[18]        ;
; 0.310  ; 0.526        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[0]          ;
; 0.310  ; 0.526        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[1]          ;
; 0.310  ; 0.526        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[2]          ;
; 0.310  ; 0.526        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[3]          ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[0]|clk           ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[1]|clk           ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[2]|clk           ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[3]|clk           ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[4]|clk           ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_offset[0]|clk         ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_offset[18]|clk        ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[0]|clk          ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[1]|clk          ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[2]|clk          ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[3]|clk          ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|sync|clk                  ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|this_gain[0]|clk          ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|this_prev_offset[0]|clk   ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|sdata|clk                 ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|sclk|clk                  ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz~clkctrl|inclk[0] ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz|q                ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz~clkctrl|inclk[0] ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz~clkctrl|outclk   ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|sclk|clk                  ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|sdata|clk                 ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_offset[0]|clk         ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|sync|clk                  ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|this_gain[0]|clk          ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|this_prev_offset[0]|clk   ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[0]|clk           ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[1]|clk           ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[2]|clk           ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[3]|clk           ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[4]|clk           ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_offset[18]|clk        ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[0]|clk          ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[1]|clk          ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[2]|clk          ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[3]|clk          ;
+--------+--------------+----------------+------------------+-------------------+------------+--------------------------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+-----------+-------------------+-------+-------+------------+-------------------+
; Data Port ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+-------+-------+------------+-------------------+
; mtr_step  ; clk_100M          ; 5.149 ; 5.130 ; Rise       ; clk_100M          ;
; dac_sclk  ; dac:dac0|clk_2MHz ; 5.323 ; 5.329 ; Rise       ; dac:dac0|clk_2MHz ;
; dac_sdin  ; dac:dac0|clk_2MHz ; 5.937 ; 5.895 ; Rise       ; dac:dac0|clk_2MHz ;
; dac_sync  ; dac:dac0|clk_2MHz ; 7.106 ; 7.280 ; Rise       ; dac:dac0|clk_2MHz ;
+-----------+-------------------+-------+-------+------------+-------------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+-----------+-------------------+-------+-------+------------+-------------------+
; Data Port ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+-------+-------+------------+-------------------+
; mtr_step  ; clk_100M          ; 4.972 ; 4.953 ; Rise       ; clk_100M          ;
; dac_sclk  ; dac:dac0|clk_2MHz ; 5.122 ; 5.128 ; Rise       ; dac:dac0|clk_2MHz ;
; dac_sdin  ; dac:dac0|clk_2MHz ; 5.711 ; 5.671 ; Rise       ; dac:dac0|clk_2MHz ;
; dac_sync  ; dac:dac0|clk_2MHz ; 6.912 ; 7.087 ; Rise       ; dac:dac0|clk_2MHz ;
+-----------+-------------------+-------+-------+------------+-------------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------+
; Fast 1200mV 0C Model Setup Summary         ;
+-------------------+--------+---------------+
; Clock             ; Slack  ; End Point TNS ;
+-------------------+--------+---------------+
; clk_100M          ; -0.673 ; -8.220        ;
; dac:dac0|clk_2MHz ; -0.282 ; -1.975        ;
+-------------------+--------+---------------+


+-------------------------------------------+
; Fast 1200mV 0C Model Hold Summary         ;
+-------------------+-------+---------------+
; Clock             ; Slack ; End Point TNS ;
+-------------------+-------+---------------+
; clk_100M          ; 0.165 ; 0.000         ;
; dac:dac0|clk_2MHz ; 0.179 ; 0.000         ;
+-------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------------+--------+---------------------+
; Clock             ; Slack  ; End Point TNS       ;
+-------------------+--------+---------------------+
; clk_100M          ; -3.000 ; -36.830             ;
; dac:dac0|clk_2MHz ; -1.000 ; -16.000             ;
+-------------------+--------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_100M'                                                                                                 ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -0.673 ; stepper:step0|mtr_cntr[13] ; stepper:step0|mtr_cntr[9]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.037     ; 1.623      ;
; -0.673 ; stepper:step0|mtr_cntr[13] ; stepper:step0|mtr_cntr[10] ; clk_100M     ; clk_100M    ; 1.000        ; -0.037     ; 1.623      ;
; -0.672 ; stepper:step0|mtr_cntr[15] ; stepper:step0|mtr_cntr[9]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.037     ; 1.622      ;
; -0.672 ; stepper:step0|mtr_cntr[15] ; stepper:step0|mtr_cntr[10] ; clk_100M     ; clk_100M    ; 1.000        ; -0.037     ; 1.622      ;
; -0.670 ; stepper:step0|mtr_cntr[18] ; stepper:step0|mtr_cntr[9]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.037     ; 1.620      ;
; -0.670 ; stepper:step0|mtr_cntr[18] ; stepper:step0|mtr_cntr[10] ; clk_100M     ; clk_100M    ; 1.000        ; -0.037     ; 1.620      ;
; -0.650 ; stepper:step0|mtr_cntr[12] ; stepper:step0|mtr_cntr[9]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.037     ; 1.600      ;
; -0.650 ; stepper:step0|mtr_cntr[12] ; stepper:step0|mtr_cntr[10] ; clk_100M     ; clk_100M    ; 1.000        ; -0.037     ; 1.600      ;
; -0.648 ; stepper:step0|mtr_cntr[0]  ; stepper:step0|mtr_cntr[9]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.036     ; 1.599      ;
; -0.648 ; stepper:step0|mtr_cntr[0]  ; stepper:step0|mtr_cntr[10] ; clk_100M     ; clk_100M    ; 1.000        ; -0.036     ; 1.599      ;
; -0.639 ; stepper:step0|mtr_cntr[8]  ; stepper:step0|mtr_cntr[10] ; clk_100M     ; clk_100M    ; 1.000        ; -0.237     ; 1.389      ;
; -0.620 ; stepper:step0|mtr_cntr[8]  ; stepper:step0|mtr_cntr[9]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.237     ; 1.370      ;
; -0.594 ; stepper:step0|mtr_cntr[17] ; stepper:step0|mtr_cntr[9]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.037     ; 1.544      ;
; -0.594 ; stepper:step0|mtr_cntr[17] ; stepper:step0|mtr_cntr[10] ; clk_100M     ; clk_100M    ; 1.000        ; -0.037     ; 1.544      ;
; -0.568 ; stepper:step0|mtr_cntr[8]  ; stepper:step0|mtr_cntr[18] ; clk_100M     ; clk_100M    ; 1.000        ; -0.237     ; 1.318      ;
; -0.557 ; stepper:step0|mtr_cntr[10] ; stepper:step0|mtr_cntr[9]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.037     ; 1.507      ;
; -0.557 ; stepper:step0|mtr_cntr[10] ; stepper:step0|mtr_cntr[10] ; clk_100M     ; clk_100M    ; 1.000        ; -0.037     ; 1.507      ;
; -0.553 ; stepper:step0|mtr_cntr[9]  ; stepper:step0|mtr_cntr[9]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.037     ; 1.503      ;
; -0.553 ; stepper:step0|mtr_cntr[9]  ; stepper:step0|mtr_cntr[10] ; clk_100M     ; clk_100M    ; 1.000        ; -0.037     ; 1.503      ;
; -0.543 ; dac:dac0|clk_2MHz_cntr[1]  ; dac:dac0|clk_2MHz          ; clk_100M     ; clk_100M    ; 1.000        ; -0.037     ; 1.493      ;
; -0.533 ; dac:dac0|clk_2MHz_cntr[3]  ; dac:dac0|clk_2MHz          ; clk_100M     ; clk_100M    ; 1.000        ; -0.037     ; 1.483      ;
; -0.522 ; stepper:step0|mtr_cntr[14] ; stepper:step0|mtr_cntr[9]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.037     ; 1.472      ;
; -0.522 ; stepper:step0|mtr_cntr[14] ; stepper:step0|mtr_cntr[10] ; clk_100M     ; clk_100M    ; 1.000        ; -0.037     ; 1.472      ;
; -0.511 ; stepper:step0|mtr_cntr[8]  ; stepper:step0|mtr_cntr[17] ; clk_100M     ; clk_100M    ; 1.000        ; -0.237     ; 1.261      ;
; -0.507 ; stepper:step0|mtr_cntr[16] ; stepper:step0|mtr_cntr[9]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.037     ; 1.457      ;
; -0.507 ; stepper:step0|mtr_cntr[16] ; stepper:step0|mtr_cntr[10] ; clk_100M     ; clk_100M    ; 1.000        ; -0.037     ; 1.457      ;
; -0.505 ; stepper:step0|mtr_cntr[7]  ; stepper:step0|mtr_cntr[9]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.236     ; 1.256      ;
; -0.505 ; stepper:step0|mtr_cntr[7]  ; stepper:step0|mtr_cntr[10] ; clk_100M     ; clk_100M    ; 1.000        ; -0.236     ; 1.256      ;
; -0.500 ; stepper:step0|mtr_cntr[8]  ; stepper:step0|mtr_cntr[16] ; clk_100M     ; clk_100M    ; 1.000        ; -0.237     ; 1.250      ;
; -0.499 ; stepper:step0|mtr_cntr[1]  ; stepper:step0|mtr_cntr[10] ; clk_100M     ; clk_100M    ; 1.000        ; -0.036     ; 1.450      ;
; -0.482 ; stepper:step0|mtr_cntr[13] ; stepper:step0|mtr_cntr[6]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.038     ; 1.431      ;
; -0.481 ; stepper:step0|mtr_cntr[13] ; stepper:step0|mtr_cntr[0]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.038     ; 1.430      ;
; -0.481 ; stepper:step0|mtr_cntr[13] ; stepper:step0|mtr_cntr[4]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.038     ; 1.430      ;
; -0.481 ; stepper:step0|mtr_cntr[15] ; stepper:step0|mtr_cntr[6]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.038     ; 1.430      ;
; -0.480 ; stepper:step0|mtr_cntr[13] ; stepper:step0|mtr_cntr[8]  ; clk_100M     ; clk_100M    ; 1.000        ; 0.156      ; 1.623      ;
; -0.480 ; stepper:step0|mtr_cntr[15] ; stepper:step0|mtr_cntr[0]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.038     ; 1.429      ;
; -0.480 ; stepper:step0|mtr_cntr[15] ; stepper:step0|mtr_cntr[4]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.038     ; 1.429      ;
; -0.479 ; stepper:step0|mtr_cntr[18] ; stepper:step0|mtr_cntr[6]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.038     ; 1.428      ;
; -0.479 ; stepper:step0|mtr_cntr[15] ; stepper:step0|mtr_cntr[8]  ; clk_100M     ; clk_100M    ; 1.000        ; 0.156      ; 1.622      ;
; -0.478 ; stepper:step0|mtr_cntr[18] ; stepper:step0|mtr_cntr[0]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.038     ; 1.427      ;
; -0.478 ; stepper:step0|mtr_cntr[18] ; stepper:step0|mtr_cntr[4]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.038     ; 1.427      ;
; -0.477 ; stepper:step0|mtr_cntr[18] ; stepper:step0|mtr_cntr[8]  ; clk_100M     ; clk_100M    ; 1.000        ; 0.156      ; 1.620      ;
; -0.459 ; stepper:step0|mtr_cntr[12] ; stepper:step0|mtr_cntr[6]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.038     ; 1.408      ;
; -0.458 ; stepper:step0|mtr_cntr[12] ; stepper:step0|mtr_cntr[0]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.038     ; 1.407      ;
; -0.458 ; stepper:step0|mtr_cntr[12] ; stepper:step0|mtr_cntr[4]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.038     ; 1.407      ;
; -0.457 ; stepper:step0|mtr_cntr[12] ; stepper:step0|mtr_cntr[8]  ; clk_100M     ; clk_100M    ; 1.000        ; 0.156      ; 1.600      ;
; -0.457 ; stepper:step0|mtr_cntr[0]  ; stepper:step0|mtr_cntr[6]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.037     ; 1.407      ;
; -0.456 ; stepper:step0|mtr_cntr[0]  ; stepper:step0|mtr_cntr[0]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.037     ; 1.406      ;
; -0.456 ; stepper:step0|mtr_cntr[0]  ; stepper:step0|mtr_cntr[4]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.037     ; 1.406      ;
; -0.455 ; stepper:step0|mtr_cntr[0]  ; stepper:step0|mtr_cntr[8]  ; clk_100M     ; clk_100M    ; 1.000        ; 0.157      ; 1.599      ;
; -0.448 ; stepper:step0|mtr_cntr[11] ; stepper:step0|mtr_cntr[9]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.037     ; 1.398      ;
; -0.448 ; stepper:step0|mtr_cntr[11] ; stepper:step0|mtr_cntr[10] ; clk_100M     ; clk_100M    ; 1.000        ; -0.037     ; 1.398      ;
; -0.443 ; stepper:step0|mtr_cntr[8]  ; stepper:step0|mtr_cntr[15] ; clk_100M     ; clk_100M    ; 1.000        ; -0.237     ; 1.193      ;
; -0.436 ; stepper:step0|mtr_cntr[1]  ; stepper:step0|mtr_cntr[9]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.036     ; 1.387      ;
; -0.432 ; stepper:step0|mtr_cntr[8]  ; stepper:step0|mtr_cntr[14] ; clk_100M     ; clk_100M    ; 1.000        ; -0.237     ; 1.182      ;
; -0.431 ; stepper:step0|mtr_cntr[3]  ; stepper:step0|mtr_cntr[10] ; clk_100M     ; clk_100M    ; 1.000        ; -0.036     ; 1.382      ;
; -0.429 ; stepper:step0|mtr_cntr[8]  ; stepper:step0|mtr_cntr[6]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.238     ; 1.178      ;
; -0.428 ; stepper:step0|mtr_cntr[1]  ; stepper:step0|mtr_cntr[18] ; clk_100M     ; clk_100M    ; 1.000        ; -0.036     ; 1.379      ;
; -0.428 ; stepper:step0|mtr_cntr[4]  ; stepper:step0|mtr_cntr[9]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.036     ; 1.379      ;
; -0.428 ; stepper:step0|mtr_cntr[4]  ; stepper:step0|mtr_cntr[10] ; clk_100M     ; clk_100M    ; 1.000        ; -0.036     ; 1.379      ;
; -0.428 ; stepper:step0|mtr_cntr[8]  ; stepper:step0|mtr_cntr[0]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.238     ; 1.177      ;
; -0.428 ; stepper:step0|mtr_cntr[8]  ; stepper:step0|mtr_cntr[4]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.238     ; 1.177      ;
; -0.427 ; stepper:step0|mtr_cntr[8]  ; stepper:step0|mtr_cntr[8]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.044     ; 1.370      ;
; -0.423 ; dac:dac0|clk_2MHz_cntr[2]  ; dac:dac0|clk_2MHz          ; clk_100M     ; clk_100M    ; 1.000        ; -0.037     ; 1.373      ;
; -0.418 ; stepper:step0|mtr_cntr[7]  ; stepper:step0|mtr_cntr[18] ; clk_100M     ; clk_100M    ; 1.000        ; -0.236     ; 1.169      ;
; -0.403 ; stepper:step0|mtr_cntr[17] ; stepper:step0|mtr_cntr[6]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.038     ; 1.352      ;
; -0.402 ; stepper:step0|mtr_cntr[17] ; stepper:step0|mtr_cntr[0]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.038     ; 1.351      ;
; -0.402 ; stepper:step0|mtr_cntr[17] ; stepper:step0|mtr_cntr[4]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.038     ; 1.351      ;
; -0.401 ; stepper:step0|mtr_cntr[5]  ; stepper:step0|mtr_cntr[9]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.036     ; 1.352      ;
; -0.401 ; stepper:step0|mtr_cntr[5]  ; stepper:step0|mtr_cntr[10] ; clk_100M     ; clk_100M    ; 1.000        ; -0.036     ; 1.352      ;
; -0.401 ; stepper:step0|mtr_cntr[17] ; stepper:step0|mtr_cntr[8]  ; clk_100M     ; clk_100M    ; 1.000        ; 0.156      ; 1.544      ;
; -0.381 ; stepper:step0|mtr_cntr[0]  ; stepper:step0|mtr_cntr[18] ; clk_100M     ; clk_100M    ; 1.000        ; -0.036     ; 1.332      ;
; -0.378 ; stepper:step0|mtr_cntr[2]  ; stepper:step0|mtr_cntr[10] ; clk_100M     ; clk_100M    ; 1.000        ; -0.036     ; 1.329      ;
; -0.377 ; stepper:step0|mtr_cntr[6]  ; stepper:step0|mtr_cntr[9]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.036     ; 1.328      ;
; -0.377 ; stepper:step0|mtr_cntr[6]  ; stepper:step0|mtr_cntr[10] ; clk_100M     ; clk_100M    ; 1.000        ; -0.036     ; 1.328      ;
; -0.375 ; stepper:step0|mtr_cntr[8]  ; stepper:step0|mtr_cntr[13] ; clk_100M     ; clk_100M    ; 1.000        ; -0.237     ; 1.125      ;
; -0.369 ; dac:dac0|clk_2MHz_cntr[0]  ; dac:dac0|clk_2MHz          ; clk_100M     ; clk_100M    ; 1.000        ; -0.037     ; 1.319      ;
; -0.368 ; stepper:step0|mtr_cntr[3]  ; stepper:step0|mtr_cntr[9]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.036     ; 1.319      ;
; -0.366 ; stepper:step0|mtr_cntr[10] ; stepper:step0|mtr_cntr[6]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.038     ; 1.315      ;
; -0.365 ; stepper:step0|mtr_cntr[10] ; stepper:step0|mtr_cntr[0]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.038     ; 1.314      ;
; -0.365 ; stepper:step0|mtr_cntr[10] ; stepper:step0|mtr_cntr[4]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.038     ; 1.314      ;
; -0.364 ; stepper:step0|mtr_cntr[8]  ; stepper:step0|mtr_cntr[12] ; clk_100M     ; clk_100M    ; 1.000        ; -0.237     ; 1.114      ;
; -0.364 ; stepper:step0|mtr_cntr[1]  ; stepper:step0|mtr_cntr[17] ; clk_100M     ; clk_100M    ; 1.000        ; -0.036     ; 1.315      ;
; -0.364 ; stepper:step0|mtr_cntr[10] ; stepper:step0|mtr_cntr[8]  ; clk_100M     ; clk_100M    ; 1.000        ; 0.156      ; 1.507      ;
; -0.362 ; stepper:step0|mtr_cntr[13] ; stepper:step0|mtr_step     ; clk_100M     ; clk_100M    ; 1.000        ; 0.154      ; 1.503      ;
; -0.362 ; stepper:step0|mtr_cntr[9]  ; stepper:step0|mtr_cntr[6]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.038     ; 1.311      ;
; -0.361 ; stepper:step0|mtr_cntr[9]  ; stepper:step0|mtr_cntr[0]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.038     ; 1.310      ;
; -0.361 ; stepper:step0|mtr_cntr[9]  ; stepper:step0|mtr_cntr[4]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.038     ; 1.310      ;
; -0.361 ; stepper:step0|mtr_cntr[15] ; stepper:step0|mtr_step     ; clk_100M     ; clk_100M    ; 1.000        ; 0.154      ; 1.502      ;
; -0.360 ; stepper:step0|mtr_cntr[1]  ; stepper:step0|mtr_cntr[16] ; clk_100M     ; clk_100M    ; 1.000        ; -0.036     ; 1.311      ;
; -0.360 ; stepper:step0|mtr_cntr[3]  ; stepper:step0|mtr_cntr[18] ; clk_100M     ; clk_100M    ; 1.000        ; -0.036     ; 1.311      ;
; -0.360 ; stepper:step0|mtr_cntr[9]  ; stepper:step0|mtr_cntr[8]  ; clk_100M     ; clk_100M    ; 1.000        ; 0.156      ; 1.503      ;
; -0.359 ; stepper:step0|mtr_cntr[18] ; stepper:step0|mtr_step     ; clk_100M     ; clk_100M    ; 1.000        ; 0.154      ; 1.500      ;
; -0.354 ; stepper:step0|mtr_cntr[7]  ; stepper:step0|mtr_cntr[17] ; clk_100M     ; clk_100M    ; 1.000        ; -0.236     ; 1.105      ;
; -0.351 ; stepper:step0|mtr_cntr[0]  ; stepper:step0|mtr_cntr[17] ; clk_100M     ; clk_100M    ; 1.000        ; -0.036     ; 1.302      ;
; -0.350 ; stepper:step0|mtr_cntr[7]  ; stepper:step0|mtr_cntr[16] ; clk_100M     ; clk_100M    ; 1.000        ; -0.236     ; 1.101      ;
; -0.348 ; stepper:step0|mtr_cntr[2]  ; stepper:step0|mtr_cntr[9]  ; clk_100M     ; clk_100M    ; 1.000        ; -0.036     ; 1.299      ;
; -0.339 ; stepper:step0|mtr_cntr[12] ; stepper:step0|mtr_step     ; clk_100M     ; clk_100M    ; 1.000        ; 0.154      ; 1.480      ;
; -0.337 ; stepper:step0|mtr_cntr[0]  ; stepper:step0|mtr_step     ; clk_100M     ; clk_100M    ; 1.000        ; 0.155      ; 1.479      ;
; -0.335 ; dac:dac0|clk_2MHz_cntr[4]  ; dac:dac0|clk_2MHz          ; clk_100M     ; clk_100M    ; 1.000        ; -0.037     ; 1.285      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'dac:dac0|clk_2MHz'                                                                                                       ;
+--------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+
; -0.282 ; dac:dac0|bit_cntr[0]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.035     ; 1.234      ;
; -0.282 ; dac:dac0|bit_cntr[1]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.035     ; 1.234      ;
; -0.193 ; dac:dac0|bit_cntr[0]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.035     ; 1.145      ;
; -0.193 ; dac:dac0|bit_cntr[1]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.035     ; 1.145      ;
; -0.186 ; dac:dac0|dac_state[0]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.137      ;
; -0.184 ; dac:dac0|bit_cntr[0]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.157      ; 1.328      ;
; -0.178 ; dac:dac0|bit_cntr[1]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.157      ; 1.322      ;
; -0.177 ; dac:dac0|bit_cntr[2]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.157      ; 1.321      ;
; -0.167 ; dac:dac0|bit_cntr[4]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.035     ; 1.119      ;
; -0.166 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.117      ;
; -0.166 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.117      ;
; -0.166 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.117      ;
; -0.166 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.117      ;
; -0.166 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.117      ;
; -0.166 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.117      ;
; -0.166 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.117      ;
; -0.166 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.117      ;
; -0.166 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.117      ;
; -0.166 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.117      ;
; -0.158 ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 1.108      ;
; -0.158 ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 1.108      ;
; -0.158 ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 1.108      ;
; -0.158 ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 1.108      ;
; -0.158 ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 1.108      ;
; -0.145 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.096      ;
; -0.144 ; dac:dac0|bit_cntr[3]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.035     ; 1.096      ;
; -0.133 ; dac:dac0|dac_state[2]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.156      ; 1.276      ;
; -0.126 ; dac:dac0|dac_state[0]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.156      ; 1.269      ;
; -0.112 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.063      ;
; -0.104 ; dac:dac0|bit_cntr[0]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.035     ; 1.056      ;
; -0.103 ; dac:dac0|bit_cntr[1]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.035     ; 1.055      ;
; -0.101 ; dac:dac0|dac_state[2]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.052      ;
; -0.092 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 1.042      ;
; -0.092 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 1.042      ;
; -0.092 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 1.042      ;
; -0.092 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 1.042      ;
; -0.092 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 1.042      ;
; -0.089 ; dac:dac0|sdata               ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.044     ; 1.032      ;
; -0.084 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.035      ;
; -0.078 ; dac:dac0|bit_cntr[4]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.035     ; 1.030      ;
; -0.075 ; dac:dac0|dac_state[1]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.026      ;
; -0.075 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.026      ;
; -0.069 ; dac:dac0|dac_state[3]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.156      ; 1.212      ;
; -0.064 ; dac:dac0|bit_cntr[3]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.035     ; 1.016      ;
; -0.061 ; dac:dac0|bit_cntr[4]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.157      ; 1.205      ;
; -0.054 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.005      ;
; -0.051 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.002      ;
; -0.051 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.002      ;
; -0.051 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.002      ;
; -0.051 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.002      ;
; -0.051 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.002      ;
; -0.046 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 0.997      ;
; -0.037 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 0.988      ;
; -0.034 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.984      ;
; -0.034 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.984      ;
; -0.034 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.984      ;
; -0.034 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.984      ;
; -0.034 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.984      ;
; -0.032 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 0.983      ;
; -0.022 ; dac:dac0|dac_state[1]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.156      ; 1.165      ;
; -0.017 ; dac:dac0|bit_cntr[3]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.157      ; 1.161      ;
; -0.013 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 0.964      ;
; -0.013 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 0.964      ;
; -0.013 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 0.964      ;
; -0.013 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 0.964      ;
; -0.013 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 0.964      ;
; -0.011 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 0.962      ;
; -0.011 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 0.962      ;
; -0.011 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 0.962      ;
; -0.011 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 0.962      ;
; -0.011 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 0.962      ;
; -0.008 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 0.959      ;
; -0.005 ; dac:dac0|bit_cntr[4]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.035     ; 0.957      ;
; -0.004 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 0.955      ;
; 0.000  ; dac:dac0|dac_offset[0]       ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.155      ; 1.142      ;
; 0.004  ; dac:dac0|dac_state[0]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 0.947      ;
; 0.008  ; dac:dac0|bit_cntr[3]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.035     ; 0.944      ;
; 0.011  ; dac:dac0|dac_state[0]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.157      ; 1.133      ;
; 0.017  ; dac:dac0|dac_state[0]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 0.934      ;
; 0.021  ; dac:dac0|dac_state[0]        ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 0.930      ;
; 0.035  ; dac:dac0|dac_offset[18]      ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.156      ; 1.108      ;
; 0.043  ; dac:dac0|dac_state[3]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 0.908      ;
; 0.048  ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.902      ;
; 0.048  ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.902      ;
; 0.048  ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.902      ;
; 0.048  ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.902      ;
; 0.048  ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.902      ;
; 0.049  ; dac:dac0|this_gain[0]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.901      ;
; 0.071  ; dac:dac0|dac_state[3]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 0.880      ;
; 0.079  ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 0.872      ;
; 0.082  ; dac:dac0|dac_state[3]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 0.869      ;
; 0.085  ; dac:dac0|this_gain[0]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.865      ;
; 0.092  ; dac:dac0|dac_state[1]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 0.859      ;
; 0.094  ; dac:dac0|this_gain[0]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.856      ;
; 0.095  ; dac:dac0|dac_state[2]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 0.856      ;
; 0.107  ; dac:dac0|dac_state[2]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.157      ; 1.037      ;
; 0.110  ; dac:dac0|dac_state[2]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 0.841      ;
; 0.125  ; dac:dac0|dac_state[1]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.157      ; 1.019      ;
; 0.127  ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 0.824      ;
; 0.135  ; dac:dac0|this_prev_offset[0] ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.815      ;
+--------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_100M'                                                                                                      ;
+-------+----------------------------+----------------------------+-------------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+-------------------+-------------+--------------+------------+------------+
; 0.165 ; dac:dac0|clk_2MHz          ; dac:dac0|clk_2MHz          ; dac:dac0|clk_2MHz ; clk_100M    ; 0.000        ; 1.106      ; 1.490      ;
; 0.178 ; stepper:step0|mtr_step     ; stepper:step0|mtr_step     ; clk_100M          ; clk_100M    ; 0.000        ; 0.045      ; 0.307      ;
; 0.193 ; dac:dac0|clk_2MHz_cntr[4]  ; dac:dac0|clk_2MHz_cntr[4]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.314      ;
; 0.204 ; stepper:step0|mtr_cntr[18] ; stepper:step0|mtr_cntr[18] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.325      ;
; 0.297 ; dac:dac0|clk_2MHz_cntr[1]  ; dac:dac0|clk_2MHz_cntr[1]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.418      ;
; 0.298 ; stepper:step0|mtr_cntr[14] ; stepper:step0|mtr_cntr[14] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; stepper:step0|mtr_cntr[5]  ; stepper:step0|mtr_cntr[5]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.419      ;
; 0.299 ; stepper:step0|mtr_cntr[17] ; stepper:step0|mtr_cntr[17] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; stepper:step0|mtr_cntr[2]  ; stepper:step0|mtr_cntr[2]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; dac:dac0|clk_2MHz_cntr[2]  ; dac:dac0|clk_2MHz_cntr[2]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.420      ;
; 0.300 ; stepper:step0|mtr_cntr[16] ; stepper:step0|mtr_cntr[16] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.421      ;
; 0.305 ; stepper:step0|mtr_cntr[3]  ; stepper:step0|mtr_cntr[3]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; stepper:step0|mtr_cntr[1]  ; stepper:step0|mtr_cntr[1]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.426      ;
; 0.319 ; stepper:step0|mtr_cntr[2]  ; stepper:step0|mtr_cntr[7]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.237      ; 0.640      ;
; 0.320 ; dac:dac0|clk_2MHz_cntr[4]  ; dac:dac0|clk_2MHz_cntr[0]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.441      ;
; 0.320 ; dac:dac0|clk_2MHz_cntr[4]  ; dac:dac0|clk_2MHz_cntr[3]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.441      ;
; 0.339 ; stepper:step0|mtr_cntr[1]  ; stepper:step0|mtr_cntr[7]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.237      ; 0.660      ;
; 0.367 ; stepper:step0|mtr_cntr[12] ; stepper:step0|mtr_cntr[12] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.488      ;
; 0.370 ; stepper:step0|mtr_cntr[11] ; stepper:step0|mtr_cntr[11] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.491      ;
; 0.370 ; stepper:step0|mtr_cntr[13] ; stepper:step0|mtr_cntr[13] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.491      ;
; 0.372 ; stepper:step0|mtr_cntr[15] ; stepper:step0|mtr_cntr[15] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.493      ;
; 0.382 ; stepper:step0|mtr_cntr[2]  ; stepper:step0|mtr_step     ; clk_100M          ; clk_100M    ; 0.000        ; 0.237      ; 0.703      ;
; 0.393 ; stepper:step0|mtr_cntr[3]  ; stepper:step0|mtr_cntr[7]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.237      ; 0.714      ;
; 0.402 ; stepper:step0|mtr_cntr[1]  ; stepper:step0|mtr_step     ; clk_100M          ; clk_100M    ; 0.000        ; 0.237      ; 0.723      ;
; 0.446 ; dac:dac0|clk_2MHz_cntr[1]  ; dac:dac0|clk_2MHz_cntr[2]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.567      ;
; 0.448 ; stepper:step0|mtr_cntr[17] ; stepper:step0|mtr_cntr[18] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.569      ;
; 0.454 ; stepper:step0|mtr_cntr[1]  ; stepper:step0|mtr_cntr[2]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.575      ;
; 0.456 ; dac:dac0|clk_2MHz_cntr[3]  ; dac:dac0|clk_2MHz_cntr[3]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.577      ;
; 0.456 ; stepper:step0|mtr_cntr[14] ; stepper:step0|mtr_cntr[15] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.577      ;
; 0.456 ; stepper:step0|mtr_cntr[3]  ; stepper:step0|mtr_step     ; clk_100M          ; clk_100M    ; 0.000        ; 0.237      ; 0.777      ;
; 0.457 ; stepper:step0|mtr_cntr[2]  ; stepper:step0|mtr_cntr[3]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.578      ;
; 0.458 ; dac:dac0|clk_2MHz_cntr[0]  ; dac:dac0|clk_2MHz_cntr[1]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.579      ;
; 0.458 ; stepper:step0|mtr_cntr[4]  ; stepper:step0|mtr_cntr[5]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.579      ;
; 0.458 ; stepper:step0|mtr_cntr[16] ; stepper:step0|mtr_cntr[17] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.579      ;
; 0.459 ; stepper:step0|mtr_cntr[14] ; stepper:step0|mtr_cntr[16] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.580      ;
; 0.461 ; dac:dac0|clk_2MHz_cntr[0]  ; dac:dac0|clk_2MHz_cntr[2]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.582      ;
; 0.461 ; stepper:step0|mtr_cntr[16] ; stepper:step0|mtr_cntr[18] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.582      ;
; 0.464 ; stepper:step0|mtr_cntr[0]  ; stepper:step0|mtr_cntr[1]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.585      ;
; 0.467 ; stepper:step0|mtr_cntr[0]  ; stepper:step0|mtr_cntr[2]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.588      ;
; 0.474 ; dac:dac0|clk_2MHz_cntr[0]  ; dac:dac0|clk_2MHz_cntr[0]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.595      ;
; 0.502 ; stepper:step0|mtr_cntr[2]  ; stepper:step0|mtr_cntr[8]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.238      ; 0.824      ;
; 0.503 ; dac:dac0|clk_2MHz_cntr[0]  ; dac:dac0|clk_2MHz_cntr[4]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.624      ;
; 0.508 ; dac:dac0|clk_2MHz_cntr[0]  ; dac:dac0|clk_2MHz_cntr[3]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.629      ;
; 0.512 ; stepper:step0|mtr_cntr[4]  ; stepper:step0|mtr_cntr[4]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.633      ;
; 0.514 ; stepper:step0|mtr_cntr[9]  ; stepper:step0|mtr_cntr[11] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.635      ;
; 0.515 ; stepper:step0|mtr_cntr[6]  ; stepper:step0|mtr_cntr[6]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.636      ;
; 0.517 ; stepper:step0|mtr_cntr[9]  ; stepper:step0|mtr_cntr[12] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.638      ;
; 0.517 ; stepper:step0|mtr_cntr[1]  ; stepper:step0|mtr_cntr[3]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.638      ;
; 0.517 ; stepper:step0|mtr_cntr[3]  ; stepper:step0|mtr_cntr[5]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.638      ;
; 0.518 ; stepper:step0|mtr_cntr[2]  ; stepper:step0|mtr_cntr[0]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.639      ;
; 0.518 ; stepper:step0|mtr_cntr[2]  ; stepper:step0|mtr_cntr[4]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.639      ;
; 0.519 ; stepper:step0|mtr_cntr[13] ; stepper:step0|mtr_cntr[14] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.640      ;
; 0.519 ; stepper:step0|mtr_cntr[2]  ; stepper:step0|mtr_cntr[6]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.640      ;
; 0.519 ; stepper:step0|mtr_cntr[11] ; stepper:step0|mtr_cntr[12] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.640      ;
; 0.521 ; stepper:step0|mtr_cntr[15] ; stepper:step0|mtr_cntr[16] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.642      ;
; 0.522 ; stepper:step0|mtr_cntr[14] ; stepper:step0|mtr_cntr[17] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.643      ;
; 0.522 ; stepper:step0|mtr_cntr[1]  ; stepper:step0|mtr_cntr[8]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.238      ; 0.844      ;
; 0.523 ; stepper:step0|mtr_cntr[2]  ; stepper:step0|mtr_cntr[5]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.644      ;
; 0.525 ; stepper:step0|mtr_cntr[12] ; stepper:step0|mtr_cntr[13] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.646      ;
; 0.525 ; stepper:step0|mtr_cntr[14] ; stepper:step0|mtr_cntr[18] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.646      ;
; 0.528 ; stepper:step0|mtr_cntr[12] ; stepper:step0|mtr_cntr[14] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.649      ;
; 0.530 ; stepper:step0|mtr_cntr[0]  ; stepper:step0|mtr_cntr[3]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.651      ;
; 0.534 ; stepper:step0|mtr_cntr[10] ; stepper:step0|mtr_cntr[11] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.655      ;
; 0.536 ; stepper:step0|mtr_cntr[6]  ; stepper:step0|mtr_cntr[7]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.237      ; 0.857      ;
; 0.537 ; stepper:step0|mtr_cntr[10] ; stepper:step0|mtr_cntr[12] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.658      ;
; 0.537 ; stepper:step0|mtr_cntr[0]  ; stepper:step0|mtr_cntr[0]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.658      ;
; 0.538 ; stepper:step0|mtr_cntr[1]  ; stepper:step0|mtr_cntr[0]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.659      ;
; 0.538 ; stepper:step0|mtr_cntr[1]  ; stepper:step0|mtr_cntr[4]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.659      ;
; 0.539 ; stepper:step0|mtr_cntr[1]  ; stepper:step0|mtr_cntr[6]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.660      ;
; 0.555 ; stepper:step0|mtr_cntr[6]  ; stepper:step0|mtr_cntr[8]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.238      ; 0.877      ;
; 0.559 ; dac:dac0|clk_2MHz_cntr[2]  ; dac:dac0|clk_2MHz_cntr[4]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.680      ;
; 0.564 ; dac:dac0|clk_2MHz_cntr[2]  ; dac:dac0|clk_2MHz_cntr[3]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.685      ;
; 0.566 ; dac:dac0|clk_2MHz_cntr[2]  ; dac:dac0|clk_2MHz_cntr[0]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.687      ;
; 0.568 ; stepper:step0|mtr_cntr[7]  ; stepper:step0|mtr_cntr[7]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.044      ; 0.696      ;
; 0.576 ; stepper:step0|mtr_cntr[3]  ; stepper:step0|mtr_cntr[8]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.238      ; 0.898      ;
; 0.580 ; stepper:step0|mtr_cntr[9]  ; stepper:step0|mtr_cntr[9]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.701      ;
; 0.580 ; stepper:step0|mtr_cntr[9]  ; stepper:step0|mtr_cntr[13] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.701      ;
; 0.582 ; stepper:step0|mtr_cntr[13] ; stepper:step0|mtr_cntr[15] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.703      ;
; 0.582 ; stepper:step0|mtr_cntr[11] ; stepper:step0|mtr_cntr[13] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.703      ;
; 0.583 ; stepper:step0|mtr_cntr[1]  ; stepper:step0|mtr_cntr[5]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.704      ;
; 0.583 ; stepper:step0|mtr_cntr[9]  ; stepper:step0|mtr_cntr[14] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.704      ;
; 0.584 ; stepper:step0|mtr_cntr[15] ; stepper:step0|mtr_cntr[17] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.705      ;
; 0.585 ; stepper:step0|mtr_cntr[13] ; stepper:step0|mtr_cntr[16] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.706      ;
; 0.585 ; stepper:step0|mtr_cntr[11] ; stepper:step0|mtr_cntr[14] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.706      ;
; 0.586 ; stepper:step0|mtr_cntr[5]  ; stepper:step0|mtr_cntr[7]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.237      ; 0.907      ;
; 0.587 ; stepper:step0|mtr_cntr[15] ; stepper:step0|mtr_cntr[18] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.708      ;
; 0.591 ; stepper:step0|mtr_cntr[6]  ; stepper:step0|mtr_cntr[11] ; clk_100M          ; clk_100M    ; 0.000        ; 0.038      ; 0.713      ;
; 0.591 ; stepper:step0|mtr_cntr[12] ; stepper:step0|mtr_cntr[15] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.712      ;
; 0.592 ; stepper:step0|mtr_cntr[3]  ; stepper:step0|mtr_cntr[0]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.713      ;
; 0.592 ; stepper:step0|mtr_cntr[3]  ; stepper:step0|mtr_cntr[4]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.713      ;
; 0.593 ; stepper:step0|mtr_cntr[3]  ; stepper:step0|mtr_cntr[6]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.714      ;
; 0.594 ; stepper:step0|mtr_cntr[6]  ; stepper:step0|mtr_cntr[12] ; clk_100M          ; clk_100M    ; 0.000        ; 0.038      ; 0.716      ;
; 0.594 ; stepper:step0|mtr_cntr[12] ; stepper:step0|mtr_cntr[16] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.715      ;
; 0.596 ; stepper:step0|mtr_cntr[0]  ; stepper:step0|mtr_cntr[5]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.717      ;
; 0.600 ; stepper:step0|mtr_cntr[10] ; stepper:step0|mtr_cntr[13] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.721      ;
; 0.600 ; stepper:step0|mtr_cntr[4]  ; stepper:step0|mtr_cntr[7]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.237      ; 0.921      ;
; 0.603 ; stepper:step0|mtr_cntr[10] ; stepper:step0|mtr_cntr[14] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.724      ;
; 0.605 ; stepper:step0|mtr_cntr[5]  ; stepper:step0|mtr_cntr[8]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.238      ; 0.927      ;
; 0.614 ; dac:dac0|clk_2MHz_cntr[3]  ; dac:dac0|clk_2MHz_cntr[4]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.735      ;
; 0.619 ; stepper:step0|mtr_cntr[4]  ; stepper:step0|mtr_cntr[8]  ; clk_100M          ; clk_100M    ; 0.000        ; 0.238      ; 0.941      ;
+-------+----------------------------+----------------------------+-------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'dac:dac0|clk_2MHz'                                                                                                       ;
+-------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+
; 0.179 ; dac:dac0|sclk                ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.044      ; 0.307      ;
; 0.186 ; dac:dac0|sync                ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; dac:dac0|this_prev_offset[0] ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; dac:dac0|dac_offset[18]      ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[3]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.307      ;
; 0.230 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_state[3]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.350      ;
; 0.266 ; dac:dac0|this_gain[0]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.387      ;
; 0.316 ; dac:dac0|dac_offset[0]       ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.437      ;
; 0.320 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.440      ;
; 0.320 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.440      ;
; 0.321 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.441      ;
; 0.330 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.450      ;
; 0.341 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_state[3]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.461      ;
; 0.347 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.467      ;
; 0.379 ; dac:dac0|dac_state[3]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.237      ; 0.700      ;
; 0.395 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.515      ;
; 0.418 ; dac:dac0|this_gain[0]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.539      ;
; 0.423 ; dac:dac0|bit_cntr[2]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.237      ; 0.744      ;
; 0.423 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.543      ;
; 0.425 ; dac:dac0|dac_state[1]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.236      ; 0.745      ;
; 0.446 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.566      ;
; 0.447 ; dac:dac0|dac_state[3]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.236      ; 0.767      ;
; 0.454 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[3]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.574      ;
; 0.457 ; dac:dac0|bit_cntr[3]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.237      ; 0.778      ;
; 0.465 ; dac:dac0|dac_state[0]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.237      ; 0.786      ;
; 0.465 ; dac:dac0|this_prev_offset[0] ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.586      ;
; 0.467 ; dac:dac0|dac_state[3]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.588      ;
; 0.469 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.589      ;
; 0.469 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.589      ;
; 0.471 ; dac:dac0|dac_state[1]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.237      ; 0.792      ;
; 0.474 ; dac:dac0|bit_cntr[2]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.595      ;
; 0.479 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.599      ;
; 0.482 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.602      ;
; 0.495 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.615      ;
; 0.497 ; dac:dac0|dac_state[2]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.237      ; 0.818      ;
; 0.502 ; dac:dac0|bit_cntr[4]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.237      ; 0.823      ;
; 0.505 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.625      ;
; 0.505 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.625      ;
; 0.517 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.637      ;
; 0.532 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.652      ;
; 0.533 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.653      ;
; 0.535 ; dac:dac0|dac_offset[0]       ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.656      ;
; 0.535 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.655      ;
; 0.540 ; dac:dac0|bit_cntr[2]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.661      ;
; 0.545 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.665      ;
; 0.548 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.668      ;
; 0.553 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.673      ;
; 0.556 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.676      ;
; 0.556 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.676      ;
; 0.557 ; dac:dac0|dac_offset[0]       ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.236      ; 0.877      ;
; 0.561 ; dac:dac0|this_prev_offset[0] ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.681      ;
; 0.562 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.683      ;
; 0.567 ; dac:dac0|dac_state[3]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.688      ;
; 0.571 ; dac:dac0|dac_state[2]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.236      ; 0.891      ;
; 0.584 ; dac:dac0|this_prev_offset[0] ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.705      ;
; 0.589 ; dac:dac0|this_prev_offset[0] ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.709      ;
; 0.599 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.719      ;
; 0.604 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.035      ; 0.723      ;
; 0.604 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.035      ; 0.723      ;
; 0.604 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.035      ; 0.723      ;
; 0.604 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.035      ; 0.723      ;
; 0.604 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.035      ; 0.723      ;
; 0.609 ; dac:dac0|bit_cntr[0]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.237      ; 0.930      ;
; 0.615 ; dac:dac0|dac_state[1]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.736      ;
; 0.615 ; dac:dac0|bit_cntr[1]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.237      ; 0.936      ;
; 0.625 ; dac:dac0|bit_cntr[2]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.746      ;
; 0.626 ; dac:dac0|this_gain[0]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.746      ;
; 0.627 ; dac:dac0|dac_state[0]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.236      ; 0.947      ;
; 0.628 ; dac:dac0|dac_offset[18]      ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.236      ; 0.948      ;
; 0.631 ; dac:dac0|dac_state[2]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.752      ;
; 0.641 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.762      ;
; 0.657 ; dac:dac0|this_gain[0]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.777      ;
; 0.677 ; dac:dac0|dac_state[0]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.798      ;
; 0.687 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.807      ;
; 0.687 ; dac:dac0|bit_cntr[3]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.808      ;
; 0.703 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.823      ;
; 0.706 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.826      ;
; 0.706 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.826      ;
; 0.711 ; dac:dac0|dac_state[2]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.832      ;
; 0.712 ; dac:dac0|dac_state[1]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.833      ;
; 0.712 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.833      ;
; 0.715 ; dac:dac0|sdata               ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.044      ; 0.843      ;
; 0.718 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.838      ;
; 0.727 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.035      ; 0.846      ;
; 0.727 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.035      ; 0.846      ;
; 0.727 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.035      ; 0.846      ;
; 0.727 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.035      ; 0.846      ;
; 0.727 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.035      ; 0.846      ;
; 0.752 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.872      ;
; 0.752 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.872      ;
; 0.752 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.872      ;
; 0.762 ; dac:dac0|bit_cntr[3]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.883      ;
; 0.770 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.891      ;
; 0.775 ; dac:dac0|dac_state[0]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.896      ;
; 0.780 ; dac:dac0|bit_cntr[4]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.901      ;
; 0.789 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.909      ;
; 0.822 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.942      ;
; 0.822 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.942      ;
; 0.822 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.942      ;
+-------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_100M'                                                               ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_100M ; Rise       ; clk_100M                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[16]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[17]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[18]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_100M ; Rise       ; stepper:step0|mtr_step         ;
; -0.260 ; -0.076       ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[7]      ;
; -0.259 ; -0.075       ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[8]      ;
; -0.259 ; -0.075       ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; stepper:step0|mtr_step         ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz              ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[0]      ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[1]      ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[2]      ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[3]      ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[4]      ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[0]      ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[1]      ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[2]      ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[3]      ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[4]      ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[5]      ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[6]      ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[10]     ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[11]     ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[12]     ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[13]     ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[14]     ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[15]     ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[16]     ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[17]     ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[18]     ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[9]      ;
; -0.080 ; -0.080       ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; step0|mtr_cntr[7]|clk          ;
; -0.079 ; -0.079       ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; step0|mtr_cntr[8]|clk          ;
; -0.079 ; -0.079       ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; step0|mtr_step|clk             ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[0]|clk      ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[1]|clk      ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[2]|clk      ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[3]|clk      ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[4]|clk      ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz|clk              ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; step0|mtr_cntr[0]|clk          ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; step0|mtr_cntr[1]|clk          ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; step0|mtr_cntr[2]|clk          ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; step0|mtr_cntr[3]|clk          ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; step0|mtr_cntr[4]|clk          ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; step0|mtr_cntr[5]|clk          ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; step0|mtr_cntr[6]|clk          ;
; -0.055 ; -0.055       ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; step0|mtr_cntr[10]|clk         ;
; -0.055 ; -0.055       ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; step0|mtr_cntr[11]|clk         ;
; -0.055 ; -0.055       ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; step0|mtr_cntr[12]|clk         ;
; -0.055 ; -0.055       ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; step0|mtr_cntr[13]|clk         ;
; -0.055 ; -0.055       ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; step0|mtr_cntr[14]|clk         ;
; -0.055 ; -0.055       ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; step0|mtr_cntr[15]|clk         ;
; -0.055 ; -0.055       ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; step0|mtr_cntr[16]|clk         ;
; -0.055 ; -0.055       ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; step0|mtr_cntr[17]|clk         ;
; -0.055 ; -0.055       ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; step0|mtr_cntr[18]|clk         ;
; -0.055 ; -0.055       ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; step0|mtr_cntr[9]|clk          ;
; -0.052 ; -0.052       ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; clk_100M~input|o               ;
; -0.033 ; -0.033       ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; clk_100M~inputclkctrl|inclk[0] ;
; -0.033 ; -0.033       ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; clk_100M~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; clk_100M~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; clk_100M~input|i               ;
; 0.833  ; 1.049        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[0]      ;
; 0.833  ; 1.049        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[10]     ;
; 0.833  ; 1.049        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[11]     ;
; 0.833  ; 1.049        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[12]     ;
; 0.833  ; 1.049        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[13]     ;
; 0.833  ; 1.049        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[14]     ;
; 0.833  ; 1.049        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[15]     ;
; 0.833  ; 1.049        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[16]     ;
; 0.833  ; 1.049        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[17]     ;
; 0.833  ; 1.049        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[18]     ;
; 0.833  ; 1.049        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[1]      ;
; 0.833  ; 1.049        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[2]      ;
; 0.833  ; 1.049        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[3]      ;
; 0.833  ; 1.049        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[4]      ;
; 0.833  ; 1.049        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[5]      ;
; 0.833  ; 1.049        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; stepper:step0|mtr_cntr[6]      ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'dac:dac0|clk_2MHz'                                                               ;
+--------+--------------+----------------+------------------+-------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock             ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------------------+------------+--------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[18]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sclk                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sdata                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sync                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_gain[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_prev_offset[0]   ;
; 0.242  ; 0.426        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sclk                  ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sdata                 ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[0]           ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[1]           ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[2]           ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[3]           ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[4]           ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[18]        ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[0]          ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[1]          ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[2]          ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[3]          ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[0]         ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sync                  ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_gain[0]          ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_prev_offset[0]   ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[0]           ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[1]           ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[2]           ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[3]           ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[4]           ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[18]        ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[0]          ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[1]          ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[2]          ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[3]          ;
; 0.330  ; 0.546        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[0]         ;
; 0.330  ; 0.546        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sync                  ;
; 0.330  ; 0.546        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_gain[0]          ;
; 0.330  ; 0.546        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_prev_offset[0]   ;
; 0.351  ; 0.567        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sdata                 ;
; 0.352  ; 0.568        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sclk                  ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|sclk|clk                  ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|sdata|clk                 ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[0]|clk           ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[1]|clk           ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[2]|clk           ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[3]|clk           ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[4]|clk           ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_offset[18]|clk        ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[0]|clk          ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[1]|clk          ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[2]|clk          ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[3]|clk          ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_offset[0]|clk         ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|sync|clk                  ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|this_gain[0]|clk          ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|this_prev_offset[0]|clk   ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz~clkctrl|inclk[0] ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz|q                ;
; 0.529  ; 0.529        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz~clkctrl|inclk[0] ;
; 0.529  ; 0.529        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz~clkctrl|outclk   ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[0]|clk           ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[1]|clk           ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[2]|clk           ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[3]|clk           ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[4]|clk           ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_offset[18]|clk        ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[0]|clk          ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[1]|clk          ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[2]|clk          ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[3]|clk          ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_offset[0]|clk         ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|sync|clk                  ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|this_gain[0]|clk          ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|this_prev_offset[0]|clk   ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|sdata|clk                 ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|sclk|clk                  ;
+--------+--------------+----------------+------------------+-------------------+------------+--------------------------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+-----------+-------------------+-------+-------+------------+-------------------+
; Data Port ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+-------+-------+------------+-------------------+
; mtr_step  ; clk_100M          ; 3.364 ; 3.407 ; Rise       ; clk_100M          ;
; dac_sclk  ; dac:dac0|clk_2MHz ; 3.529 ; 3.667 ; Rise       ; dac:dac0|clk_2MHz ;
; dac_sdin  ; dac:dac0|clk_2MHz ; 3.882 ; 4.063 ; Rise       ; dac:dac0|clk_2MHz ;
; dac_sync  ; dac:dac0|clk_2MHz ; 5.116 ; 5.490 ; Rise       ; dac:dac0|clk_2MHz ;
+-----------+-------------------+-------+-------+------------+-------------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+-----------+-------------------+-------+-------+------------+-------------------+
; Data Port ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+-------+-------+------------+-------------------+
; mtr_step  ; clk_100M          ; 3.255 ; 3.296 ; Rise       ; clk_100M          ;
; dac_sclk  ; dac:dac0|clk_2MHz ; 3.410 ; 3.545 ; Rise       ; dac:dac0|clk_2MHz ;
; dac_sdin  ; dac:dac0|clk_2MHz ; 3.748 ; 3.925 ; Rise       ; dac:dac0|clk_2MHz ;
; dac_sync  ; dac:dac0|clk_2MHz ; 5.000 ; 5.371 ; Rise       ; dac:dac0|clk_2MHz ;
+-----------+-------------------+-------+-------+------------+-------------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+--------------------+---------+-------+----------+---------+---------------------+
; Clock              ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack   ; -2.003  ; 0.165 ; N/A      ; N/A     ; -3.000              ;
;  clk_100M          ; -2.003  ; 0.165 ; N/A      ; N/A     ; -3.000              ;
;  dac:dac0|clk_2MHz ; -1.316  ; 0.179 ; N/A      ; N/A     ; -1.000              ;
; Design-wide TNS    ; -48.736 ; 0.0   ; 0.0      ; 0.0     ; -52.83              ;
;  clk_100M          ; -33.715 ; 0.000 ; N/A      ; N/A     ; -36.830             ;
;  dac:dac0|clk_2MHz ; -15.021 ; 0.000 ; N/A      ; N/A     ; -16.000             ;
+--------------------+---------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+-----------+-------------------+-------+-------+------------+-------------------+
; Data Port ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+-------+-------+------------+-------------------+
; mtr_step  ; clk_100M          ; 5.749 ; 5.768 ; Rise       ; clk_100M          ;
; dac_sclk  ; dac:dac0|clk_2MHz ; 5.946 ; 5.997 ; Rise       ; dac:dac0|clk_2MHz ;
; dac_sdin  ; dac:dac0|clk_2MHz ; 6.608 ; 6.636 ; Rise       ; dac:dac0|clk_2MHz ;
; dac_sync  ; dac:dac0|clk_2MHz ; 8.079 ; 8.392 ; Rise       ; dac:dac0|clk_2MHz ;
+-----------+-------------------+-------+-------+------------+-------------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+-----------+-------------------+-------+-------+------------+-------------------+
; Data Port ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+-------+-------+------------+-------------------+
; mtr_step  ; clk_100M          ; 3.255 ; 3.296 ; Rise       ; clk_100M          ;
; dac_sclk  ; dac:dac0|clk_2MHz ; 3.410 ; 3.545 ; Rise       ; dac:dac0|clk_2MHz ;
; dac_sdin  ; dac:dac0|clk_2MHz ; 3.748 ; 3.925 ; Rise       ; dac:dac0|clk_2MHz ;
; dac_sync  ; dac:dac0|clk_2MHz ; 5.000 ; 5.371 ; Rise       ; dac:dac0|clk_2MHz ;
+-----------+-------------------+-------+-------+------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; led_pwm       ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adc_cs        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adc_sclk      ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_sclk      ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_sdin      ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_sync      ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ccd_p1        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ccd_p2        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ccd_sh        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ccd_rs        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ccd_cp        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mtr_nen       ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mtr_step      ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mtr_nrst      ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mtr_slp       ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mtr_decay     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mtr_dir       ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mtr_m[0]      ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mtr_m[1]      ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mtr_m[2]      ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ft_wr         ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ft_rd         ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ft_siwu       ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ft_pwrsav     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ft_nrst       ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[0]        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[1]        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[2]        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[3]        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ft_bus[0]     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ft_bus[1]     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ft_bus[2]     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ft_bus[3]     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ft_bus[4]     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ft_bus[5]     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ft_bus[6]     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ft_bus[7]     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; adc_sdo                 ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; mtr_nhome               ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; mtr_nflt                ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ft_clk                  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ft_txe                  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ft_rxf                  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ft_ac8                  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ft_ac9                  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ft_bus[0]               ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ft_bus[1]               ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ft_bus[2]               ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ft_bus[3]               ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ft_bus[4]               ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ft_bus[5]               ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ft_bus[6]               ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ft_bus[7]               ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; clk_100M                ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led_pwm       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.11 V              ; -0.0361 V           ; 0.311 V                              ; 0.293 V                              ; 9.52e-10 s                  ; 9.14e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.47e-08 V                  ; 3.11 V             ; -0.0361 V          ; 0.311 V                             ; 0.293 V                             ; 9.52e-10 s                 ; 9.14e-10 s                 ; No                        ; Yes                       ;
; adc_cs        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.12 V              ; -0.0416 V           ; 0.22 V                               ; 0.194 V                              ; 6.6e-10 s                   ; 6.46e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.47e-08 V                  ; 3.12 V             ; -0.0416 V          ; 0.22 V                              ; 0.194 V                             ; 6.6e-10 s                  ; 6.46e-10 s                 ; Yes                       ; Yes                       ;
; adc_sclk      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.12 V              ; -0.0416 V           ; 0.22 V                               ; 0.194 V                              ; 6.6e-10 s                   ; 6.46e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.47e-08 V                  ; 3.12 V             ; -0.0416 V          ; 0.22 V                              ; 0.194 V                             ; 6.6e-10 s                  ; 6.46e-10 s                 ; Yes                       ; Yes                       ;
; dac_sclk      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.11 V              ; -0.0361 V           ; 0.311 V                              ; 0.293 V                              ; 9.52e-10 s                  ; 9.14e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.47e-08 V                  ; 3.11 V             ; -0.0361 V          ; 0.311 V                             ; 0.293 V                             ; 9.52e-10 s                 ; 9.14e-10 s                 ; No                        ; Yes                       ;
; dac_sdin      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.11 V              ; -0.0361 V           ; 0.311 V                              ; 0.293 V                              ; 9.52e-10 s                  ; 9.14e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.47e-08 V                  ; 3.11 V             ; -0.0361 V          ; 0.311 V                             ; 0.293 V                             ; 9.52e-10 s                 ; 9.14e-10 s                 ; No                        ; Yes                       ;
; dac_sync      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.09 V              ; -0.0054 V           ; 0.289 V                              ; 0.269 V                              ; 5.45e-09 s                  ; 5.34e-09 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.47e-08 V                  ; 3.09 V             ; -0.0054 V          ; 0.289 V                             ; 0.269 V                             ; 5.45e-09 s                 ; 5.34e-09 s                 ; Yes                       ; No                        ;
; ccd_p1        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ccd_p2        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ccd_sh        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ccd_rs        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ccd_cp        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; mtr_nen       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; mtr_step      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; mtr_nrst      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; mtr_slp       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; mtr_decay     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; mtr_dir       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; mtr_m[0]      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; mtr_m[1]      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.09 V              ; -0.00518 V          ; 0.199 V                              ; 0.274 V                              ; 5.46e-09 s                  ; 5.35e-09 s                  ; Yes                        ; No                         ; 3.08 V                      ; 3.56e-08 V                  ; 3.09 V             ; -0.00518 V         ; 0.199 V                             ; 0.274 V                             ; 5.46e-09 s                 ; 5.35e-09 s                 ; Yes                       ; No                        ;
; mtr_m[2]      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ft_wr         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ft_rd         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ft_siwu       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ft_pwrsav     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ft_nrst       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; led[0]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; led[1]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; led[2]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; led[3]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ft_bus[0]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.11 V              ; -0.0361 V           ; 0.311 V                              ; 0.293 V                              ; 9.52e-10 s                  ; 9.14e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.47e-08 V                  ; 3.11 V             ; -0.0361 V          ; 0.311 V                             ; 0.293 V                             ; 9.52e-10 s                 ; 9.14e-10 s                 ; No                        ; Yes                       ;
; ft_bus[1]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.11 V              ; -0.0361 V           ; 0.311 V                              ; 0.293 V                              ; 9.52e-10 s                  ; 9.14e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.47e-08 V                  ; 3.11 V             ; -0.0361 V          ; 0.311 V                             ; 0.293 V                             ; 9.52e-10 s                 ; 9.14e-10 s                 ; No                        ; Yes                       ;
; ft_bus[2]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.12 V              ; -0.0416 V           ; 0.22 V                               ; 0.194 V                              ; 6.6e-10 s                   ; 6.46e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.47e-08 V                  ; 3.12 V             ; -0.0416 V          ; 0.22 V                              ; 0.194 V                             ; 6.6e-10 s                  ; 6.46e-10 s                 ; Yes                       ; Yes                       ;
; ft_bus[3]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.09 V              ; -0.0054 V           ; 0.289 V                              ; 0.269 V                              ; 5.45e-09 s                  ; 5.34e-09 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.47e-08 V                  ; 3.09 V             ; -0.0054 V          ; 0.289 V                             ; 0.269 V                             ; 5.45e-09 s                 ; 5.34e-09 s                 ; Yes                       ; No                        ;
; ft_bus[4]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.12 V              ; -0.0416 V           ; 0.22 V                               ; 0.194 V                              ; 6.6e-10 s                   ; 6.46e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.47e-08 V                  ; 3.12 V             ; -0.0416 V          ; 0.22 V                              ; 0.194 V                             ; 6.6e-10 s                  ; 6.46e-10 s                 ; Yes                       ; Yes                       ;
; ft_bus[5]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.12 V              ; -0.0416 V           ; 0.22 V                               ; 0.194 V                              ; 6.6e-10 s                   ; 6.46e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.47e-08 V                  ; 3.12 V             ; -0.0416 V          ; 0.22 V                              ; 0.194 V                             ; 6.6e-10 s                  ; 6.46e-10 s                 ; Yes                       ; Yes                       ;
; ft_bus[6]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.12 V              ; -0.0416 V           ; 0.22 V                               ; 0.194 V                              ; 6.6e-10 s                   ; 6.46e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.47e-08 V                  ; 3.12 V             ; -0.0416 V          ; 0.22 V                              ; 0.194 V                             ; 6.6e-10 s                  ; 6.46e-10 s                 ; Yes                       ; Yes                       ;
; ft_bus[7]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.12 V              ; -0.0416 V           ; 0.22 V                               ; 0.194 V                              ; 6.6e-10 s                   ; 6.46e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.47e-08 V                  ; 3.12 V             ; -0.0416 V          ; 0.22 V                              ; 0.194 V                             ; 6.6e-10 s                  ; 6.46e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.05e-09 V                   ; 3.21 V              ; -0.181 V            ; 0.16 V                               ; 0.253 V                              ; 2.77e-10 s                  ; 2.32e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.05e-09 V                  ; 3.21 V             ; -0.181 V           ; 0.16 V                              ; 0.253 V                             ; 2.77e-10 s                 ; 2.32e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led_pwm       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.1 V               ; -0.0166 V           ; 0.106 V                              ; 0.184 V                              ; 1.19e-09 s                  ; 1.24e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.1 V              ; -0.0166 V          ; 0.106 V                             ; 0.184 V                             ; 1.19e-09 s                 ; 1.24e-09 s                 ; Yes                       ; Yes                       ;
; adc_cs        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.1 V               ; -0.018 V            ; 0.094 V                              ; 0.187 V                              ; 8.32e-10 s                  ; 8.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.1 V              ; -0.018 V           ; 0.094 V                             ; 0.187 V                             ; 8.32e-10 s                 ; 8.33e-10 s                 ; Yes                       ; Yes                       ;
; adc_sclk      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.1 V               ; -0.018 V            ; 0.094 V                              ; 0.187 V                              ; 8.32e-10 s                  ; 8.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.1 V              ; -0.018 V           ; 0.094 V                             ; 0.187 V                             ; 8.32e-10 s                 ; 8.33e-10 s                 ; Yes                       ; Yes                       ;
; dac_sclk      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.1 V               ; -0.0166 V           ; 0.106 V                              ; 0.184 V                              ; 1.19e-09 s                  ; 1.24e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.1 V              ; -0.0166 V          ; 0.106 V                             ; 0.184 V                             ; 1.19e-09 s                 ; 1.24e-09 s                 ; Yes                       ; Yes                       ;
; dac_sdin      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.1 V               ; -0.0166 V           ; 0.106 V                              ; 0.184 V                              ; 1.19e-09 s                  ; 1.24e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.1 V              ; -0.0166 V          ; 0.106 V                             ; 0.184 V                             ; 1.19e-09 s                 ; 1.24e-09 s                 ; Yes                       ; Yes                       ;
; dac_sync      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.09 V              ; -0.00237 V          ; 0.121 V                              ; 0.213 V                              ; 6.61e-09 s                  ; 6.63e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.09 V             ; -0.00237 V         ; 0.121 V                             ; 0.213 V                             ; 6.61e-09 s                 ; 6.63e-09 s                 ; Yes                       ; Yes                       ;
; ccd_p1        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; ccd_p2        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; ccd_sh        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; ccd_rs        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; ccd_cp        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; mtr_nen       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; mtr_step      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; mtr_nrst      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; mtr_slp       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; mtr_decay     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; mtr_dir       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; mtr_m[0]      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; mtr_m[1]      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.00235 V          ; 0.081 V                              ; 0.192 V                              ; 6.63e-09 s                  ; 6.71e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.00235 V         ; 0.081 V                             ; 0.192 V                             ; 6.63e-09 s                 ; 6.71e-09 s                 ; Yes                       ; Yes                       ;
; mtr_m[2]      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; ft_wr         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; ft_rd         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; ft_siwu       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; ft_pwrsav     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; ft_nrst       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; led[0]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; led[1]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; led[2]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; led[3]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; ft_bus[0]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.1 V               ; -0.0166 V           ; 0.106 V                              ; 0.184 V                              ; 1.19e-09 s                  ; 1.24e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.1 V              ; -0.0166 V          ; 0.106 V                             ; 0.184 V                             ; 1.19e-09 s                 ; 1.24e-09 s                 ; Yes                       ; Yes                       ;
; ft_bus[1]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.1 V               ; -0.0166 V           ; 0.106 V                              ; 0.184 V                              ; 1.19e-09 s                  ; 1.24e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.1 V              ; -0.0166 V          ; 0.106 V                             ; 0.184 V                             ; 1.19e-09 s                 ; 1.24e-09 s                 ; Yes                       ; Yes                       ;
; ft_bus[2]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.1 V               ; -0.018 V            ; 0.094 V                              ; 0.187 V                              ; 8.32e-10 s                  ; 8.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.1 V              ; -0.018 V           ; 0.094 V                             ; 0.187 V                             ; 8.32e-10 s                 ; 8.33e-10 s                 ; Yes                       ; Yes                       ;
; ft_bus[3]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.09 V              ; -0.00237 V          ; 0.121 V                              ; 0.213 V                              ; 6.61e-09 s                  ; 6.63e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.09 V             ; -0.00237 V         ; 0.121 V                             ; 0.213 V                             ; 6.61e-09 s                 ; 6.63e-09 s                 ; Yes                       ; Yes                       ;
; ft_bus[4]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.1 V               ; -0.018 V            ; 0.094 V                              ; 0.187 V                              ; 8.32e-10 s                  ; 8.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.1 V              ; -0.018 V           ; 0.094 V                             ; 0.187 V                             ; 8.32e-10 s                 ; 8.33e-10 s                 ; Yes                       ; Yes                       ;
; ft_bus[5]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.1 V               ; -0.018 V            ; 0.094 V                              ; 0.187 V                              ; 8.32e-10 s                  ; 8.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.1 V              ; -0.018 V           ; 0.094 V                             ; 0.187 V                             ; 8.32e-10 s                 ; 8.33e-10 s                 ; Yes                       ; Yes                       ;
; ft_bus[6]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.1 V               ; -0.018 V            ; 0.094 V                              ; 0.187 V                              ; 8.32e-10 s                  ; 8.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.1 V              ; -0.018 V           ; 0.094 V                             ; 0.187 V                             ; 8.32e-10 s                 ; 8.33e-10 s                 ; Yes                       ; Yes                       ;
; ft_bus[7]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.1 V               ; -0.018 V            ; 0.094 V                              ; 0.187 V                              ; 8.32e-10 s                  ; 8.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.1 V              ; -0.018 V           ; 0.094 V                             ; 0.187 V                             ; 8.32e-10 s                 ; 8.33e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-06 V                   ; 3.14 V              ; -0.123 V            ; 0.134 V                              ; 0.323 V                              ; 3.02e-10 s                  ; 2.85e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.02e-06 V                  ; 3.14 V             ; -0.123 V           ; 0.134 V                             ; 0.323 V                             ; 3.02e-10 s                 ; 2.85e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led_pwm       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; adc_cs        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.53 V              ; -0.0671 V           ; 0.386 V                              ; 0.18 V                               ; 5.11e-10 s                  ; 6.25e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.53 V             ; -0.0671 V          ; 0.386 V                             ; 0.18 V                              ; 5.11e-10 s                 ; 6.25e-10 s                 ; No                        ; No                        ;
; adc_sclk      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.53 V              ; -0.0671 V           ; 0.386 V                              ; 0.18 V                               ; 5.11e-10 s                  ; 6.25e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.53 V             ; -0.0671 V          ; 0.386 V                             ; 0.18 V                              ; 5.11e-10 s                 ; 6.25e-10 s                 ; No                        ; No                        ;
; dac_sclk      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; dac_sdin      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; dac_sync      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.47 V              ; -0.00847 V          ; 0.317 V                              ; 0.306 V                              ; 4.78e-09 s                  ; 4.89e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.47 V             ; -0.00847 V         ; 0.317 V                             ; 0.306 V                             ; 4.78e-09 s                 ; 4.89e-09 s                 ; No                        ; No                        ;
; ccd_p1        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; ccd_p2        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; ccd_sh        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; ccd_rs        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; ccd_cp        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; mtr_nen       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; mtr_step      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; mtr_nrst      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; mtr_slp       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; mtr_decay     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; mtr_dir       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; mtr_m[0]      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; mtr_m[1]      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.47 V              ; -0.00819 V          ; 0.32 V                               ; 0.312 V                              ; 4.78e-09 s                  ; 4.89e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.47 V             ; -0.00819 V         ; 0.32 V                              ; 0.312 V                             ; 4.78e-09 s                 ; 4.89e-09 s                 ; No                        ; No                        ;
; mtr_m[2]      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; ft_wr         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; ft_rd         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; ft_siwu       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; ft_pwrsav     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; ft_nrst       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; led[0]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; led[1]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; led[2]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; led[3]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; ft_bus[0]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ft_bus[1]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ft_bus[2]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.53 V              ; -0.0671 V           ; 0.386 V                              ; 0.18 V                               ; 5.11e-10 s                  ; 6.25e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.53 V             ; -0.0671 V          ; 0.386 V                             ; 0.18 V                              ; 5.11e-10 s                 ; 6.25e-10 s                 ; No                        ; No                        ;
; ft_bus[3]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.47 V              ; -0.00847 V          ; 0.317 V                              ; 0.306 V                              ; 4.78e-09 s                  ; 4.89e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.47 V             ; -0.00847 V         ; 0.317 V                             ; 0.306 V                             ; 4.78e-09 s                 ; 4.89e-09 s                 ; No                        ; No                        ;
; ft_bus[4]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.53 V              ; -0.0671 V           ; 0.386 V                              ; 0.18 V                               ; 5.11e-10 s                  ; 6.25e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.53 V             ; -0.0671 V          ; 0.386 V                             ; 0.18 V                              ; 5.11e-10 s                 ; 6.25e-10 s                 ; No                        ; No                        ;
; ft_bus[5]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.53 V              ; -0.0671 V           ; 0.386 V                              ; 0.18 V                               ; 5.11e-10 s                  ; 6.25e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.53 V             ; -0.0671 V          ; 0.386 V                             ; 0.18 V                              ; 5.11e-10 s                 ; 6.25e-10 s                 ; No                        ; No                        ;
; ft_bus[6]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.53 V              ; -0.0671 V           ; 0.386 V                              ; 0.18 V                               ; 5.11e-10 s                  ; 6.25e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.53 V             ; -0.0671 V          ; 0.386 V                             ; 0.18 V                              ; 5.11e-10 s                 ; 6.25e-10 s                 ; No                        ; No                        ;
; ft_bus[7]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.53 V              ; -0.0671 V           ; 0.386 V                              ; 0.18 V                               ; 5.11e-10 s                  ; 6.25e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.53 V             ; -0.0671 V          ; 0.386 V                             ; 0.18 V                              ; 5.11e-10 s                 ; 6.25e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------+
; Setup Transfers                                                                   ;
+-------------------+-------------------+----------+----------+----------+----------+
; From Clock        ; To Clock          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------+-------------------+----------+----------+----------+----------+
; clk_100M          ; clk_100M          ; 378      ; 0        ; 0        ; 0        ;
; dac:dac0|clk_2MHz ; clk_100M          ; 1        ; 1        ; 0        ; 0        ;
; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 214      ; 0        ; 0        ; 0        ;
+-------------------+-------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------+
; Hold Transfers                                                                    ;
+-------------------+-------------------+----------+----------+----------+----------+
; From Clock        ; To Clock          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------+-------------------+----------+----------+----------+----------+
; clk_100M          ; clk_100M          ; 378      ; 0        ; 0        ; 0        ;
; dac:dac0|clk_2MHz ; clk_100M          ; 1        ; 1        ; 0        ; 0        ;
; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 214      ; 0        ; 0        ; 0        ;
+-------------------+-------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 4     ; 4    ;
; Unconstrained Output Port Paths ; 4     ; 4    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 15.0.0 Build 145 04/22/2015 Patches 0.01we SJ Web Edition
    Info: Processing started: Thu Sep 07 22:05:05 2017
Info: Command: quartus_sta film_scanner -c film_scanner
Info: qsta_default_script.tcl version: #11
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'film_scanner.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name dac:dac0|clk_2MHz dac:dac0|clk_2MHz
    Info (332105): create_clock -period 1.000 -name clk_100M clk_100M
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.003
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.003             -33.715 clk_100M 
    Info (332119):    -1.316             -15.021 dac:dac0|clk_2MHz 
Info (332146): Worst-case hold slack is 0.341
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.341               0.000 clk_100M 
    Info (332119):     0.343               0.000 dac:dac0|clk_2MHz 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -29.000 clk_100M 
    Info (332119):    -1.000             -16.000 dac:dac0|clk_2MHz 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.720
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.720             -27.628 clk_100M 
    Info (332119):    -1.090             -11.983 dac:dac0|clk_2MHz 
Info (332146): Worst-case hold slack is 0.297
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.297               0.000 clk_100M 
    Info (332119):     0.298               0.000 dac:dac0|clk_2MHz 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -29.000 clk_100M 
    Info (332119):    -1.000             -16.000 dac:dac0|clk_2MHz 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.673
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.673              -8.220 clk_100M 
    Info (332119):    -0.282              -1.975 dac:dac0|clk_2MHz 
Info (332146): Worst-case hold slack is 0.165
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.165               0.000 clk_100M 
    Info (332119):     0.179               0.000 dac:dac0|clk_2MHz 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -36.830 clk_100M 
    Info (332119):    -1.000             -16.000 dac:dac0|clk_2MHz 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 665 megabytes
    Info: Processing ended: Thu Sep 07 22:05:08 2017
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


