# cpu课设

verilog实现的mips多周期cpu，五段流水线，实现了R类指令两条（AND，ADD）,I类指令三条（ORI，ADDI，BEQ），J类指令一条（J）。解决了RAW数据冲突。

考完试后做的，因为要去实习，时间仓促。加之以后不做硬件，所以看了《自己动手写CPU》前八章。

然后今年老师要求要同时有3类指令，书上代码三类指令齐全是在第八章。

所以我以第四章代码为基础，从五，六，七，八章集成了几条这三类的指令。

周三晚上考完开始做，周五晚上验收完（水）了。

这个代码是Vivado工程，安装好Vivado后双击`cpu.xpr`即可。