Fitter report for final
Sun Aug 18 02:33:48 2024
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Fitter DSP Block Usage Summary
 23. DSP Block Details
 24. Routing Usage Summary
 25. I/O Rules Summary
 26. I/O Rules Details
 27. I/O Rules Matrix
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Estimated Delay Added for Hold Timing Summary
 31. Estimated Delay Added for Hold Timing Details
 32. Fitter Messages
 33. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Sun Aug 18 02:33:48 2024       ;
; Quartus Prime Version           ; 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Revision Name                   ; final                                       ;
; Top-level Entity Name           ; mult_matrices                               ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CGXFC5C6F27C7                              ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 629 / 29,080 ( 2 % )                        ;
; Total registers                 ; 820                                         ;
; Total pins                      ; 40 / 364 ( 11 % )                           ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 0 / 4,567,040 ( 0 % )                       ;
; Total RAM Blocks                ; 0 / 446 ( 0 % )                             ;
; Total DSP Blocks                ; 4 / 150 ( 3 % )                             ;
; Total HSSI RX PCSs              ; 0 / 6 ( 0 % )                               ;
; Total HSSI PMA RX Deserializers ; 0 / 6 ( 0 % )                               ;
; Total HSSI TX PCSs              ; 0 / 6 ( 0 % )                               ;
; Total HSSI PMA TX Serializers   ; 0 / 6 ( 0 % )                               ;
; Total PLLs                      ; 0 / 12 ( 0 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CGXFC5C6F27C7                        ;                                       ;
; Use smart compilation                                              ; On                                    ; Off                                   ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.12        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   4.4%      ;
;     Processor 3            ;   4.1%      ;
;     Processor 4            ;   4.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                  ;
+--------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                     ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                        ; Destination Port ; Destination Port Name ;
+--------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------+------------------+-----------------------+
; CLK~inputCLKENA0                                                         ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                         ;                  ;                       ;
; Main_Controller:U7|a[0][0]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:0:mult_inst|res[1][0] ; AY               ;                       ;
; Main_Controller:U7|a[0][0]                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|a[0][0]~_Duplicate_1                                 ; Q                ;                       ;
; Main_Controller:U7|a[0][1]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:0:mult_inst|res[1][0] ; AY               ;                       ;
; Main_Controller:U7|a[0][1]                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|a[0][1]~_Duplicate_1                                 ; Q                ;                       ;
; Main_Controller:U7|a[0][2]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:0:mult_inst|res[1][0] ; AY               ;                       ;
; Main_Controller:U7|a[0][2]                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|a[0][2]~_Duplicate_1                                 ; Q                ;                       ;
; Main_Controller:U7|a[0][3]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:0:mult_inst|res[1][0] ; AY               ;                       ;
; Main_Controller:U7|a[0][3]                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|a[0][3]~_Duplicate_1                                 ; Q                ;                       ;
; Main_Controller:U7|a[0][4]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:0:mult_inst|res[1][0] ; AY               ;                       ;
; Main_Controller:U7|a[0][4]                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|a[0][4]~_Duplicate_1                                 ; Q                ;                       ;
; Main_Controller:U7|a[0][5]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:0:mult_inst|res[1][0] ; AY               ;                       ;
; Main_Controller:U7|a[0][5]                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|a[0][5]~_Duplicate_1                                 ; Q                ;                       ;
; Main_Controller:U7|a[0][6]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:0:mult_inst|res[1][0] ; AY               ;                       ;
; Main_Controller:U7|a[0][6]                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|a[0][6]~_Duplicate_1                                 ; Q                ;                       ;
; Main_Controller:U7|a[0][7]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:0:mult_inst|res[1][0] ; AY               ;                       ;
; Main_Controller:U7|a[0][7]                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|a[0][7]~_Duplicate_1                                 ; Q                ;                       ;
; Main_Controller:U7|a[1][0]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:1:mult_inst|res[1][0] ; AX               ;                       ;
; Main_Controller:U7|a[1][0]                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|a[1][0]~_Duplicate_1                                 ; Q                ;                       ;
; Main_Controller:U7|a[1][1]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:1:mult_inst|res[1][0] ; AX               ;                       ;
; Main_Controller:U7|a[1][1]                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|a[1][1]~_Duplicate_1                                 ; Q                ;                       ;
; Main_Controller:U7|a[1][2]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:1:mult_inst|res[1][0] ; AX               ;                       ;
; Main_Controller:U7|a[1][2]                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|a[1][2]~_Duplicate_1                                 ; Q                ;                       ;
; Main_Controller:U7|a[1][3]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:1:mult_inst|res[1][0] ; AX               ;                       ;
; Main_Controller:U7|a[1][3]                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|a[1][3]~_Duplicate_1                                 ; Q                ;                       ;
; Main_Controller:U7|a[1][4]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:1:mult_inst|res[1][0] ; AX               ;                       ;
; Main_Controller:U7|a[1][4]                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|a[1][4]~_Duplicate_1                                 ; Q                ;                       ;
; Main_Controller:U7|a[1][5]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:1:mult_inst|res[1][0] ; AX               ;                       ;
; Main_Controller:U7|a[1][5]                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|a[1][5]~_Duplicate_1                                 ; Q                ;                       ;
; Main_Controller:U7|a[1][6]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:1:mult_inst|res[1][0] ; AX               ;                       ;
; Main_Controller:U7|a[1][6]                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|a[1][6]~_Duplicate_1                                 ; Q                ;                       ;
; Main_Controller:U7|a[1][7]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:1:mult_inst|res[1][0] ; AX               ;                       ;
; Main_Controller:U7|a[1][7]                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|a[1][7]~_Duplicate_1                                 ; Q                ;                       ;
; Main_Controller:U7|a[2][0]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:2:mult_inst|res[1][0] ; AX               ;                       ;
; Main_Controller:U7|a[2][0]                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|a[2][0]~_Duplicate_1                                 ; Q                ;                       ;
; Main_Controller:U7|a[2][1]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:2:mult_inst|res[1][0] ; AX               ;                       ;
; Main_Controller:U7|a[2][1]                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|a[2][1]~_Duplicate_1                                 ; Q                ;                       ;
; Main_Controller:U7|a[2][2]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:2:mult_inst|res[1][0] ; AX               ;                       ;
; Main_Controller:U7|a[2][2]                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|a[2][2]~_Duplicate_1                                 ; Q                ;                       ;
; Main_Controller:U7|a[2][3]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:2:mult_inst|res[1][0] ; AX               ;                       ;
; Main_Controller:U7|a[2][3]                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|a[2][3]~_Duplicate_1                                 ; Q                ;                       ;
; Main_Controller:U7|a[2][4]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:2:mult_inst|res[1][0] ; AX               ;                       ;
; Main_Controller:U7|a[2][4]                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|a[2][4]~_Duplicate_1                                 ; Q                ;                       ;
; Main_Controller:U7|a[2][5]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:2:mult_inst|res[1][0] ; AX               ;                       ;
; Main_Controller:U7|a[2][5]                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|a[2][5]~_Duplicate_1                                 ; Q                ;                       ;
; Main_Controller:U7|a[2][6]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:2:mult_inst|res[1][0] ; AX               ;                       ;
; Main_Controller:U7|a[2][6]                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|a[2][6]~_Duplicate_1                                 ; Q                ;                       ;
; Main_Controller:U7|a[2][7]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:2:mult_inst|res[1][0] ; AX               ;                       ;
; Main_Controller:U7|a[2][7]                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|a[2][7]~_Duplicate_1                                 ; Q                ;                       ;
; Main_Controller:U7|a[3][0]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:3:mult_inst|res[1][0] ; AX               ;                       ;
; Main_Controller:U7|a[3][0]                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|a[3][0]~_Duplicate_1                                 ; Q                ;                       ;
; Main_Controller:U7|a[3][1]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:3:mult_inst|res[1][0] ; AX               ;                       ;
; Main_Controller:U7|a[3][1]                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|a[3][1]~_Duplicate_1                                 ; Q                ;                       ;
; Main_Controller:U7|a[3][2]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:3:mult_inst|res[1][0] ; AX               ;                       ;
; Main_Controller:U7|a[3][2]                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|a[3][2]~_Duplicate_1                                 ; Q                ;                       ;
; Main_Controller:U7|a[3][3]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:3:mult_inst|res[1][0] ; AX               ;                       ;
; Main_Controller:U7|a[3][3]                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|a[3][3]~_Duplicate_1                                 ; Q                ;                       ;
; Main_Controller:U7|a[3][4]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:3:mult_inst|res[1][0] ; AX               ;                       ;
; Main_Controller:U7|a[3][4]                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|a[3][4]~_Duplicate_1                                 ; Q                ;                       ;
; Main_Controller:U7|a[3][5]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:3:mult_inst|res[1][0] ; AX               ;                       ;
; Main_Controller:U7|a[3][5]                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|a[3][5]~_Duplicate_1                                 ; Q                ;                       ;
; Main_Controller:U7|a[3][6]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:3:mult_inst|res[1][0] ; AX               ;                       ;
; Main_Controller:U7|a[3][6]                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|a[3][6]~_Duplicate_1                                 ; Q                ;                       ;
; Main_Controller:U7|a[3][7]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:3:mult_inst|res[1][0] ; AX               ;                       ;
; Main_Controller:U7|a[3][7]                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|a[3][7]~_Duplicate_1                                 ; Q                ;                       ;
; Main_Controller:U7|b[0][0]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:0:mult_inst|res[1][0] ; AX               ;                       ;
; Main_Controller:U7|b[0][0]                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|b[0][0]~_Duplicate_1                                 ; Q                ;                       ;
; Main_Controller:U7|b[0][1]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:0:mult_inst|res[1][0] ; AX               ;                       ;
; Main_Controller:U7|b[0][1]                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|b[0][1]~_Duplicate_1                                 ; Q                ;                       ;
; Main_Controller:U7|b[0][2]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:0:mult_inst|res[1][0] ; AX               ;                       ;
; Main_Controller:U7|b[0][2]                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|b[0][2]~_Duplicate_1                                 ; Q                ;                       ;
; Main_Controller:U7|b[0][3]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:0:mult_inst|res[1][0] ; AX               ;                       ;
; Main_Controller:U7|b[0][3]                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|b[0][3]~_Duplicate_1                                 ; Q                ;                       ;
; Main_Controller:U7|b[0][4]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:0:mult_inst|res[1][0] ; AX               ;                       ;
; Main_Controller:U7|b[0][4]                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|b[0][4]~_Duplicate_1                                 ; Q                ;                       ;
; Main_Controller:U7|b[0][5]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:0:mult_inst|res[1][0] ; AX               ;                       ;
; Main_Controller:U7|b[0][5]                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|b[0][5]~_Duplicate_1                                 ; Q                ;                       ;
; Main_Controller:U7|b[0][6]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:0:mult_inst|res[1][0] ; AX               ;                       ;
; Main_Controller:U7|b[0][6]                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|b[0][6]~_Duplicate_1                                 ; Q                ;                       ;
; Main_Controller:U7|b[0][7]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:0:mult_inst|res[1][0] ; AX               ;                       ;
; Main_Controller:U7|b[0][7]                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|b[0][7]~_Duplicate_1                                 ; Q                ;                       ;
; Main_Controller:U7|b[1][0]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:1:mult_inst|res[1][0] ; AY               ;                       ;
; Main_Controller:U7|b[1][0]                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|b[1][0]~_Duplicate_1                                 ; Q                ;                       ;
; Main_Controller:U7|b[1][1]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:1:mult_inst|res[1][0] ; AY               ;                       ;
; Main_Controller:U7|b[1][1]                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|b[1][1]~_Duplicate_1                                 ; Q                ;                       ;
; Main_Controller:U7|b[1][2]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:1:mult_inst|res[1][0] ; AY               ;                       ;
; Main_Controller:U7|b[1][2]                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|b[1][2]~_Duplicate_1                                 ; Q                ;                       ;
; Main_Controller:U7|b[1][3]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:1:mult_inst|res[1][0] ; AY               ;                       ;
; Main_Controller:U7|b[1][3]                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|b[1][3]~_Duplicate_1                                 ; Q                ;                       ;
; Main_Controller:U7|b[1][4]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:1:mult_inst|res[1][0] ; AY               ;                       ;
; Main_Controller:U7|b[1][4]                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|b[1][4]~_Duplicate_1                                 ; Q                ;                       ;
; Main_Controller:U7|b[1][5]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:1:mult_inst|res[1][0] ; AY               ;                       ;
; Main_Controller:U7|b[1][5]                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|b[1][5]~_Duplicate_1                                 ; Q                ;                       ;
; Main_Controller:U7|b[1][6]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:1:mult_inst|res[1][0] ; AY               ;                       ;
; Main_Controller:U7|b[1][6]                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|b[1][6]~_Duplicate_1                                 ; Q                ;                       ;
; Main_Controller:U7|b[1][7]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:1:mult_inst|res[1][0] ; AY               ;                       ;
; Main_Controller:U7|b[1][7]                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|b[1][7]~_Duplicate_1                                 ; Q                ;                       ;
; Main_Controller:U7|b[2][0]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:2:mult_inst|res[1][0] ; AY               ;                       ;
; Main_Controller:U7|b[2][0]                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|b[2][0]~_Duplicate_1                                 ; Q                ;                       ;
; Main_Controller:U7|b[2][1]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:2:mult_inst|res[1][0] ; AY               ;                       ;
; Main_Controller:U7|b[2][1]                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|b[2][1]~_Duplicate_1                                 ; Q                ;                       ;
; Main_Controller:U7|b[2][2]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:2:mult_inst|res[1][0] ; AY               ;                       ;
; Main_Controller:U7|b[2][2]                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|b[2][2]~_Duplicate_1                                 ; Q                ;                       ;
; Main_Controller:U7|b[2][3]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:2:mult_inst|res[1][0] ; AY               ;                       ;
; Main_Controller:U7|b[2][3]                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|b[2][3]~_Duplicate_1                                 ; Q                ;                       ;
; Main_Controller:U7|b[2][4]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:2:mult_inst|res[1][0] ; AY               ;                       ;
; Main_Controller:U7|b[2][4]                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|b[2][4]~_Duplicate_1                                 ; Q                ;                       ;
; Main_Controller:U7|b[2][5]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:2:mult_inst|res[1][0] ; AY               ;                       ;
; Main_Controller:U7|b[2][5]                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|b[2][5]~_Duplicate_1                                 ; Q                ;                       ;
; Main_Controller:U7|b[2][6]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:2:mult_inst|res[1][0] ; AY               ;                       ;
; Main_Controller:U7|b[2][6]                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|b[2][6]~_Duplicate_1                                 ; Q                ;                       ;
; Main_Controller:U7|b[2][7]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:2:mult_inst|res[1][0] ; AY               ;                       ;
; Main_Controller:U7|b[2][7]                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|b[2][7]~_Duplicate_1                                 ; Q                ;                       ;
; Main_Controller:U7|b[3][0]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:3:mult_inst|res[1][0] ; AY               ;                       ;
; Main_Controller:U7|b[3][0]                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|b[3][0]~_Duplicate_1                                 ; Q                ;                       ;
; Main_Controller:U7|b[3][1]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:3:mult_inst|res[1][0] ; AY               ;                       ;
; Main_Controller:U7|b[3][1]                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|b[3][1]~_Duplicate_1                                 ; Q                ;                       ;
; Main_Controller:U7|b[3][2]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:3:mult_inst|res[1][0] ; AY               ;                       ;
; Main_Controller:U7|b[3][2]                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|b[3][2]~_Duplicate_1                                 ; Q                ;                       ;
; Main_Controller:U7|b[3][3]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:3:mult_inst|res[1][0] ; AY               ;                       ;
; Main_Controller:U7|b[3][3]                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|b[3][3]~_Duplicate_1                                 ; Q                ;                       ;
; Main_Controller:U7|b[3][4]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:3:mult_inst|res[1][0] ; AY               ;                       ;
; Main_Controller:U7|b[3][4]                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|b[3][4]~_Duplicate_1                                 ; Q                ;                       ;
; Main_Controller:U7|b[3][5]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:3:mult_inst|res[1][0] ; AY               ;                       ;
; Main_Controller:U7|b[3][5]                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|b[3][5]~_Duplicate_1                                 ; Q                ;                       ;
; Main_Controller:U7|b[3][6]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:3:mult_inst|res[1][0] ; AY               ;                       ;
; Main_Controller:U7|b[3][6]                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|b[3][6]~_Duplicate_1                                 ; Q                ;                       ;
; Main_Controller:U7|b[3][7]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:3:mult_inst|res[1][0] ; AY               ;                       ;
; Main_Controller:U7|b[3][7]                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|b[3][7]~_Duplicate_1                                 ; Q                ;                       ;
; Main_Controller:U7|my_multiplier:\gen_multipliers:0:mult_inst|res[1][0]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:0:mult_inst|Mult0~8   ; RESULTA          ;                       ;
; Main_Controller:U7|my_multiplier:\gen_multipliers:0:mult_inst|res[1][1]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:0:mult_inst|res[1][0] ; RESULTA          ;                       ;
; Main_Controller:U7|my_multiplier:\gen_multipliers:0:mult_inst|res[1][2]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:0:mult_inst|res[1][0] ; RESULTA          ;                       ;
; Main_Controller:U7|my_multiplier:\gen_multipliers:0:mult_inst|res[1][3]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:0:mult_inst|res[1][0] ; RESULTA          ;                       ;
; Main_Controller:U7|my_multiplier:\gen_multipliers:0:mult_inst|res[1][4]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:0:mult_inst|res[1][0] ; RESULTA          ;                       ;
; Main_Controller:U7|my_multiplier:\gen_multipliers:0:mult_inst|res[1][5]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:0:mult_inst|res[1][0] ; RESULTA          ;                       ;
; Main_Controller:U7|my_multiplier:\gen_multipliers:0:mult_inst|res[1][6]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:0:mult_inst|res[1][0] ; RESULTA          ;                       ;
; Main_Controller:U7|my_multiplier:\gen_multipliers:0:mult_inst|res[1][7]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:0:mult_inst|res[1][0] ; RESULTA          ;                       ;
; Main_Controller:U7|my_multiplier:\gen_multipliers:0:mult_inst|res[1][8]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:0:mult_inst|res[1][0] ; RESULTA          ;                       ;
; Main_Controller:U7|my_multiplier:\gen_multipliers:0:mult_inst|res[1][9]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:0:mult_inst|res[1][0] ; RESULTA          ;                       ;
; Main_Controller:U7|my_multiplier:\gen_multipliers:0:mult_inst|res[1][10] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:0:mult_inst|res[1][0] ; RESULTA          ;                       ;
; Main_Controller:U7|my_multiplier:\gen_multipliers:0:mult_inst|res[1][11] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:0:mult_inst|res[1][0] ; RESULTA          ;                       ;
; Main_Controller:U7|my_multiplier:\gen_multipliers:0:mult_inst|res[1][12] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:0:mult_inst|res[1][0] ; RESULTA          ;                       ;
; Main_Controller:U7|my_multiplier:\gen_multipliers:0:mult_inst|res[1][13] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:0:mult_inst|res[1][0] ; RESULTA          ;                       ;
; Main_Controller:U7|my_multiplier:\gen_multipliers:0:mult_inst|res[1][14] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:0:mult_inst|res[1][0] ; RESULTA          ;                       ;
; Main_Controller:U7|my_multiplier:\gen_multipliers:0:mult_inst|res[1][15] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:0:mult_inst|res[1][0] ; RESULTA          ;                       ;
; Main_Controller:U7|my_multiplier:\gen_multipliers:1:mult_inst|res[1][0]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:1:mult_inst|Mult0~8   ; RESULTA          ;                       ;
; Main_Controller:U7|my_multiplier:\gen_multipliers:1:mult_inst|res[1][1]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:1:mult_inst|res[1][0] ; RESULTA          ;                       ;
; Main_Controller:U7|my_multiplier:\gen_multipliers:1:mult_inst|res[1][2]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:1:mult_inst|res[1][0] ; RESULTA          ;                       ;
; Main_Controller:U7|my_multiplier:\gen_multipliers:1:mult_inst|res[1][3]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:1:mult_inst|res[1][0] ; RESULTA          ;                       ;
; Main_Controller:U7|my_multiplier:\gen_multipliers:1:mult_inst|res[1][4]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:1:mult_inst|res[1][0] ; RESULTA          ;                       ;
; Main_Controller:U7|my_multiplier:\gen_multipliers:1:mult_inst|res[1][5]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:1:mult_inst|res[1][0] ; RESULTA          ;                       ;
; Main_Controller:U7|my_multiplier:\gen_multipliers:1:mult_inst|res[1][6]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:1:mult_inst|res[1][0] ; RESULTA          ;                       ;
; Main_Controller:U7|my_multiplier:\gen_multipliers:1:mult_inst|res[1][7]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:1:mult_inst|res[1][0] ; RESULTA          ;                       ;
; Main_Controller:U7|my_multiplier:\gen_multipliers:1:mult_inst|res[1][8]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:1:mult_inst|res[1][0] ; RESULTA          ;                       ;
; Main_Controller:U7|my_multiplier:\gen_multipliers:1:mult_inst|res[1][9]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:1:mult_inst|res[1][0] ; RESULTA          ;                       ;
; Main_Controller:U7|my_multiplier:\gen_multipliers:1:mult_inst|res[1][10] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:1:mult_inst|res[1][0] ; RESULTA          ;                       ;
; Main_Controller:U7|my_multiplier:\gen_multipliers:1:mult_inst|res[1][11] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:1:mult_inst|res[1][0] ; RESULTA          ;                       ;
; Main_Controller:U7|my_multiplier:\gen_multipliers:1:mult_inst|res[1][12] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:1:mult_inst|res[1][0] ; RESULTA          ;                       ;
; Main_Controller:U7|my_multiplier:\gen_multipliers:1:mult_inst|res[1][13] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:1:mult_inst|res[1][0] ; RESULTA          ;                       ;
; Main_Controller:U7|my_multiplier:\gen_multipliers:1:mult_inst|res[1][14] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:1:mult_inst|res[1][0] ; RESULTA          ;                       ;
; Main_Controller:U7|my_multiplier:\gen_multipliers:1:mult_inst|res[1][15] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:1:mult_inst|res[1][0] ; RESULTA          ;                       ;
; Main_Controller:U7|my_multiplier:\gen_multipliers:2:mult_inst|res[1][0]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:2:mult_inst|Mult0~8   ; RESULTA          ;                       ;
; Main_Controller:U7|my_multiplier:\gen_multipliers:2:mult_inst|res[1][1]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:2:mult_inst|res[1][0] ; RESULTA          ;                       ;
; Main_Controller:U7|my_multiplier:\gen_multipliers:2:mult_inst|res[1][2]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:2:mult_inst|res[1][0] ; RESULTA          ;                       ;
; Main_Controller:U7|my_multiplier:\gen_multipliers:2:mult_inst|res[1][3]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:2:mult_inst|res[1][0] ; RESULTA          ;                       ;
; Main_Controller:U7|my_multiplier:\gen_multipliers:2:mult_inst|res[1][4]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:2:mult_inst|res[1][0] ; RESULTA          ;                       ;
; Main_Controller:U7|my_multiplier:\gen_multipliers:2:mult_inst|res[1][5]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:2:mult_inst|res[1][0] ; RESULTA          ;                       ;
; Main_Controller:U7|my_multiplier:\gen_multipliers:2:mult_inst|res[1][6]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:2:mult_inst|res[1][0] ; RESULTA          ;                       ;
; Main_Controller:U7|my_multiplier:\gen_multipliers:2:mult_inst|res[1][7]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:2:mult_inst|res[1][0] ; RESULTA          ;                       ;
; Main_Controller:U7|my_multiplier:\gen_multipliers:2:mult_inst|res[1][8]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:2:mult_inst|res[1][0] ; RESULTA          ;                       ;
; Main_Controller:U7|my_multiplier:\gen_multipliers:2:mult_inst|res[1][9]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:2:mult_inst|res[1][0] ; RESULTA          ;                       ;
; Main_Controller:U7|my_multiplier:\gen_multipliers:2:mult_inst|res[1][10] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:2:mult_inst|res[1][0] ; RESULTA          ;                       ;
; Main_Controller:U7|my_multiplier:\gen_multipliers:2:mult_inst|res[1][11] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:2:mult_inst|res[1][0] ; RESULTA          ;                       ;
; Main_Controller:U7|my_multiplier:\gen_multipliers:2:mult_inst|res[1][12] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:2:mult_inst|res[1][0] ; RESULTA          ;                       ;
; Main_Controller:U7|my_multiplier:\gen_multipliers:2:mult_inst|res[1][13] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:2:mult_inst|res[1][0] ; RESULTA          ;                       ;
; Main_Controller:U7|my_multiplier:\gen_multipliers:2:mult_inst|res[1][14] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:2:mult_inst|res[1][0] ; RESULTA          ;                       ;
; Main_Controller:U7|my_multiplier:\gen_multipliers:2:mult_inst|res[1][15] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:2:mult_inst|res[1][0] ; RESULTA          ;                       ;
; Main_Controller:U7|my_multiplier:\gen_multipliers:3:mult_inst|res[1][0]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:3:mult_inst|Mult0~8   ; RESULTA          ;                       ;
; Main_Controller:U7|my_multiplier:\gen_multipliers:3:mult_inst|res[1][1]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:3:mult_inst|res[1][0] ; RESULTA          ;                       ;
; Main_Controller:U7|my_multiplier:\gen_multipliers:3:mult_inst|res[1][2]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:3:mult_inst|res[1][0] ; RESULTA          ;                       ;
; Main_Controller:U7|my_multiplier:\gen_multipliers:3:mult_inst|res[1][3]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:3:mult_inst|res[1][0] ; RESULTA          ;                       ;
; Main_Controller:U7|my_multiplier:\gen_multipliers:3:mult_inst|res[1][4]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:3:mult_inst|res[1][0] ; RESULTA          ;                       ;
; Main_Controller:U7|my_multiplier:\gen_multipliers:3:mult_inst|res[1][5]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:3:mult_inst|res[1][0] ; RESULTA          ;                       ;
; Main_Controller:U7|my_multiplier:\gen_multipliers:3:mult_inst|res[1][6]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:3:mult_inst|res[1][0] ; RESULTA          ;                       ;
; Main_Controller:U7|my_multiplier:\gen_multipliers:3:mult_inst|res[1][7]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:3:mult_inst|res[1][0] ; RESULTA          ;                       ;
; Main_Controller:U7|my_multiplier:\gen_multipliers:3:mult_inst|res[1][8]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:3:mult_inst|res[1][0] ; RESULTA          ;                       ;
; Main_Controller:U7|my_multiplier:\gen_multipliers:3:mult_inst|res[1][9]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:3:mult_inst|res[1][0] ; RESULTA          ;                       ;
; Main_Controller:U7|my_multiplier:\gen_multipliers:3:mult_inst|res[1][10] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:3:mult_inst|res[1][0] ; RESULTA          ;                       ;
; Main_Controller:U7|my_multiplier:\gen_multipliers:3:mult_inst|res[1][11] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:3:mult_inst|res[1][0] ; RESULTA          ;                       ;
; Main_Controller:U7|my_multiplier:\gen_multipliers:3:mult_inst|res[1][12] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:3:mult_inst|res[1][0] ; RESULTA          ;                       ;
; Main_Controller:U7|my_multiplier:\gen_multipliers:3:mult_inst|res[1][13] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:3:mult_inst|res[1][0] ; RESULTA          ;                       ;
; Main_Controller:U7|my_multiplier:\gen_multipliers:3:mult_inst|res[1][14] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:3:mult_inst|res[1][0] ; RESULTA          ;                       ;
; Main_Controller:U7|my_multiplier:\gen_multipliers:3:mult_inst|res[1][15] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Main_Controller:U7|my_multiplier:\gen_multipliers:3:mult_inst|res[1][0] ; RESULTA          ;                       ;
; Main_Controller:U7|DISPLAY_COUNT[0]                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Main_Controller:U7|DISPLAY_COUNT[0]~DUPLICATE                           ;                  ;                       ;
; Main_Controller:U7|DISPLAY_COUNT[1]                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Main_Controller:U7|DISPLAY_COUNT[1]~DUPLICATE                           ;                  ;                       ;
; Main_Controller:U7|DISPLAY_COUNT[2]                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Main_Controller:U7|DISPLAY_COUNT[2]~DUPLICATE                           ;                  ;                       ;
; Main_Controller:U7|address_counter[1]                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Main_Controller:U7|address_counter[1]~DUPLICATE                         ;                  ;                       ;
; Main_Controller:U7|address_counter[2]                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Main_Controller:U7|address_counter[2]~DUPLICATE                         ;                  ;                       ;
; Main_Controller:U7|address_counter[3]                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Main_Controller:U7|address_counter[3]~DUPLICATE                         ;                  ;                       ;
; Main_Controller:U7|address_counter[5]                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Main_Controller:U7|address_counter[5]~DUPLICATE                         ;                  ;                       ;
; Main_Controller:U7|cal_state.cal_calc                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Main_Controller:U7|cal_state.cal_calc~DUPLICATE                         ;                  ;                       ;
; Main_Controller:U7|delay_counter[0]                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Main_Controller:U7|delay_counter[0]~DUPLICATE                           ;                  ;                       ;
; Main_Controller:U7|delay_counter[1]                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Main_Controller:U7|delay_counter[1]~DUPLICATE                           ;                  ;                       ;
; Main_Controller:U7|delay_counter[2]                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Main_Controller:U7|delay_counter[2]~DUPLICATE                           ;                  ;                       ;
; Main_Controller:U7|main_state.CAL                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Main_Controller:U7|main_state.CAL~DUPLICATE                             ;                  ;                       ;
; Main_Controller:U7|main_state.DISP                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Main_Controller:U7|main_state.DISP~DUPLICATE                            ;                  ;                       ;
; Main_Controller:U7|main_state.MAT2                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Main_Controller:U7|main_state.MAT2~DUPLICATE                            ;                  ;                       ;
; bin2bcd_12bit_sync:U1|reg_in[10]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bin2bcd_12bit_sync:U1|reg_in[10]~DUPLICATE                              ;                  ;                       ;
; bin2bcd_12bit_sync:U1|reg_in[14]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bin2bcd_12bit_sync:U1|reg_in[14]~DUPLICATE                              ;                  ;                       ;
; bin2bcd_12bit_sync:U1|reg_in[15]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bin2bcd_12bit_sync:U1|reg_in[15]~DUPLICATE                              ;                  ;                       ;
; data_generator:U6|DOUT[4]                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_generator:U6|DOUT[4]~DUPLICATE                                     ;                  ;                       ;
; data_generator:U6|DOUT[5]                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_generator:U6|DOUT[5]~DUPLICATE                                     ;                  ;                       ;
; data_generator:U6|elements_count[1]                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_generator:U6|elements_count[1]~DUPLICATE                           ;                  ;                       ;
; data_generator:U6|elements_count[2]                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_generator:U6|elements_count[2]~DUPLICATE                           ;                  ;                       ;
; data_generator:U6|mat_count[0]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_generator:U6|mat_count[0]~DUPLICATE                                ;                  ;                       ;
; data_generator:U6|mat_count[1]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_generator:U6|mat_count[1]~DUPLICATE                                ;                  ;                       ;
+--------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 1817 ) ; 0.00 % ( 0 / 1817 )        ; 0.00 % ( 0 / 1817 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 1817 ) ; 0.00 % ( 0 / 1817 )        ; 0.00 % ( 0 / 1817 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 1817 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Intel/VHDL/FINAL_V5/par/output_files/final.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 629 / 29,080          ; 2 %   ;
; ALMs needed [=A-B+C]                                        ; 629                   ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 759 / 29,080          ; 3 %   ;
;         [a] ALMs used for LUT logic and registers           ; 230                   ;       ;
;         [b] ALMs used for LUT logic                         ; 388                   ;       ;
;         [c] ALMs used for registers                         ; 141                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 135 / 29,080          ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 5 / 29,080            ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ;       ;
;         [c] Due to LAB input limits                         ; 5                     ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 91 / 2,908            ; 3 %   ;
;     -- Logic LABs                                           ; 91                    ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 871                   ;       ;
;     -- 7 input functions                                    ; 102                   ;       ;
;     -- 6 input functions                                    ; 398                   ;       ;
;     -- 5 input functions                                    ; 94                    ;       ;
;     -- 4 input functions                                    ; 109                   ;       ;
;     -- <=3 input functions                                  ; 168                   ;       ;
; Combinational ALUT usage for route-throughs                 ; 152                   ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 820                   ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 740 / 58,160          ; 1 %   ;
;         -- Secondary logic registers                        ; 80 / 58,160           ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 797                   ;       ;
;         -- Routing optimization registers                   ; 23                    ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 40 / 364              ; 11 %  ;
;     -- Clock pins                                           ; 3 / 14                ; 21 %  ;
;     -- Dedicated input pins                                 ; 0 / 23                ; 0 %   ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 0 / 446               ; 0 %   ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 0 / 4,567,040         ; 0 %   ;
; Total block memory implementation bits                      ; 0 / 4,567,040         ; 0 %   ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 4 / 150               ; 3 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 0 / 6                 ; 0 %   ;
; Global signals                                              ; 1                     ;       ;
;     -- Global clocks                                        ; 1 / 16                ; 6 %   ;
;     -- Quadrant clocks                                      ; 0 / 88                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 12                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 88                ; 0 %   ;
; SERDES Receivers                                            ; 0 / 88                ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Hard IPs                                                    ; 0 / 2                 ; 0 %   ;
; Standard RX PCSs                                            ; 0 / 6                 ; 0 %   ;
; HSSI PMA RX Deserializers                                   ; 0 / 6                 ; 0 %   ;
; Standard TX PCSs                                            ; 0 / 6                 ; 0 %   ;
; HSSI PMA TX Serializers                                     ; 0 / 6                 ; 0 %   ;
; Channel PLLs                                                ; 0 / 6                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 0.8% / 0.8% / 0.9%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 18.3% / 18.6% / 17.2% ;       ;
; Maximum fan-out                                             ; 828                   ;       ;
; Highest non-global fan-out                                  ; 366                   ;       ;
; Total fan-out                                               ; 7490                  ;       ;
; Average fan-out                                             ; 3.88                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 629 / 29080 ( 2 % )   ; 0 / 29080 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 629                   ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 759 / 29080 ( 3 % )   ; 0 / 29080 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 230                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 388                   ; 0                              ;
;         [c] ALMs used for registers                         ; 141                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 135 / 29080 ( < 1 % ) ; 0 / 29080 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 5 / 29080 ( < 1 % )   ; 0 / 29080 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 5                     ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 91 / 2908 ( 3 % )     ; 0 / 2908 ( 0 % )               ;
;     -- Logic LABs                                           ; 91                    ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 871                   ; 0                              ;
;     -- 7 input functions                                    ; 102                   ; 0                              ;
;     -- 6 input functions                                    ; 398                   ; 0                              ;
;     -- 5 input functions                                    ; 94                    ; 0                              ;
;     -- 4 input functions                                    ; 109                   ; 0                              ;
;     -- <=3 input functions                                  ; 168                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 152                   ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 740 / 58160 ( 1 % )   ; 0 / 58160 ( 0 % )              ;
;         -- Secondary logic registers                        ; 80 / 58160 ( < 1 % )  ; 0 / 58160 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 797                   ; 0                              ;
;         -- Routing optimization registers                   ; 23                    ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 40                    ; 0                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 0                     ; 0                              ;
; Total block memory implementation bits                      ; 0                     ; 0                              ;
; DSP block                                                   ; 4 / 150 ( 2 % )       ; 0 / 150 ( 0 % )                ;
; Clock enable block                                          ; 1 / 116 ( < 1 % )     ; 0 / 116 ( 0 % )                ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 0                     ; 0                              ;
;     -- Registered Input Connections                         ; 0                     ; 0                              ;
;     -- Output Connections                                   ; 0                     ; 0                              ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 7591                  ; 0                              ;
;     -- Registered Connections                               ; 3232                  ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 4                     ; 0                              ;
;     -- Output Ports                                         ; 36                    ; 0                              ;
;     -- Bidir Ports                                          ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                              ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; CLK      ; R20   ; 5B       ; 68           ; 22           ; 43           ; 828                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; DISPLAYn ; Y15   ; 4A       ; 46           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; RSTn     ; P12   ; 3B       ; 21           ; 0            ; 17           ; 280                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; STARTn   ; Y16   ; 4A       ; 46           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; HEX0[0]     ; V19   ; 4A       ; 66           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[1]     ; V18   ; 4A       ; 64           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[2]     ; V17   ; 4A       ; 64           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[3]     ; W18   ; 4A       ; 66           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[4]     ; Y20   ; 4A       ; 65           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[5]     ; Y19   ; 4A       ; 65           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[6]     ; Y18   ; 4A       ; 62           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[0]     ; AA18  ; 4A       ; 62           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[1]     ; AD26  ; 4A       ; 64           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[2]     ; AB19  ; 4A       ; 65           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[3]     ; AE26  ; 4A       ; 64           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[4]     ; AE25  ; 4A       ; 62           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[5]     ; AC19  ; 4A       ; 65           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[6]     ; AF24  ; 4A       ; 62           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[0]     ; AD7   ; 3A       ; 7            ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[1]     ; AD6   ; 3A       ; 7            ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[2]     ; U20   ; 5A       ; 68           ; 13           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[3]     ; V22   ; 5A       ; 68           ; 12           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[4]     ; V20   ; 5A       ; 68           ; 10           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[5]     ; W21   ; 5A       ; 68           ; 11           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[6]     ; W20   ; 5A       ; 68           ; 11           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[0]     ; Y24   ; 5A       ; 68           ; 13           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[1]     ; Y23   ; 5A       ; 68           ; 13           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[2]     ; AA23  ; 5A       ; 68           ; 11           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[3]     ; AA22  ; 5A       ; 68           ; 11           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[4]     ; AC24  ; 5A       ; 68           ; 12           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[5]     ; AC23  ; 5A       ; 68           ; 10           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[6]     ; AC22  ; 5A       ; 68           ; 10           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDG[1]     ; D8    ; 8A       ; 10           ; 61           ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDG[2]     ; K6    ; 8A       ; 10           ; 61           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDG[3]     ; L7    ; 8A       ; 10           ; 61           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDS_1E4[0] ; H8    ; 8A       ; 19           ; 61           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDS_1E4[1] ; B6    ; 8A       ; 21           ; 61           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDS_1E4[2] ; A5    ; 8A       ; 21           ; 61           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDS_1E4[3] ; E9    ; 8A       ; 10           ; 61           ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED_SIGN    ; F7    ; 8A       ; 14           ; 61           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B1L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; B0L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; 3A       ; 2 / 16 ( 13 % )  ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 1 / 32 ( 3 % )   ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 16 / 80 ( 20 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 12 / 16 ( 75 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 1 / 32 ( 3 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 80 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 8 / 32 ( 25 % )  ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ; 396        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 344        ; 8A       ; LEDS_1E4[2]                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A6       ; 392        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A7       ; 348        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 308        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 310        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A11      ; 322        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ; 332        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 330        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 300        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A16      ; 294        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ; 292        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A18      ; 290        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 288        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A21      ; 274        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ; 270        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A23      ; 268        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 269        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ; 14         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ; 15         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA6      ; 45         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA7      ; 47         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA8      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA12     ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA13     ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA14     ; 87         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA15     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA16     ; 113        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA17     ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA18     ; 151        ; 4A       ; HEX1[0]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA19     ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA20     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA21     ; 163        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA22     ; 170        ; 5A       ; HEX3[3]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA23     ; 172        ; 5A       ; HEX3[2]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA24     ; 187        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA25     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA26     ; 201        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ; 21         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ; 20         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ; 33         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB6      ; 43         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB7      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB9      ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB10     ; 61         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB11     ; 63         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB12     ; 65         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB14     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB15     ; 105        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ; 111        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB17     ; 129        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB19     ; 160        ; 4A       ; HEX1[2]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB20     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB21     ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB22     ; 165        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB23     ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB24     ; 176        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB25     ; 189        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB26     ; 199        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ; 18         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ; 19         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC6      ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC7      ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC8      ; 62         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC9      ; 64         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC10     ; 59         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC12     ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC13     ; 102        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC14     ; 104        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC15     ; 103        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC17     ; 127        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC18     ; 120        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC19     ; 158        ; 4A       ; HEX1[5]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC20     ; 136        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC21     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC22     ; 166        ; 5A       ; HEX3[6]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC23     ; 168        ; 5A       ; HEX3[5]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC24     ; 174        ; 5A       ; HEX3[4]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC25     ; 193        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC26     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD1      ; 25         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ; 24         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ; 35         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AD6      ; 51         ; 3A       ; HEX2[1]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD7      ; 53         ; 3A       ; HEX2[0]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD8      ; 73         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD9      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD10     ; 96         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD11     ; 88         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD12     ; 91         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD13     ; 93         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD15     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ; 119        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD17     ; 121        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ; 118        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD19     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD20     ; 134        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD22     ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD23     ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD24     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD25     ; 191        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD26     ; 157        ; 4A       ; HEX1[1]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ; 22         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ; 23         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE6      ; 85         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE7      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE8      ; 71         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE9      ; 77         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ; 94         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE11     ; 86         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE12     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE13     ; 109        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE14     ; 112        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE15     ; 135        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE16     ; 137        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE17     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE18     ; 117        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE19     ; 125        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ; 133        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE21     ; 131        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE22     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE23     ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ; 152        ; 4A       ; HEX1[4]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE26     ; 155        ; 4A       ; HEX1[3]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF5      ; 37         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AF6      ; 83         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ; 80         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF8      ; 78         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 75         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF10     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF11     ; 101        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ; 99         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF13     ; 107        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ; 110        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF15     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF16     ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF17     ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF18     ; 115        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ; 123        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF20     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF21     ; 128        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ; 126        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF23     ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ; 150        ; 4A       ; HEX1[6]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF25     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B1       ;            ;          ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 394        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B6       ; 346        ; 8A       ; LEDS_1E4[1]                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B7       ; 350        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ; 314        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B10      ; 320        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 334        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 328        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B14      ; 302        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B15      ; 304        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B17      ; 298        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B19      ; 282        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B20      ; 278        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 276        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 272        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B24      ; 267        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B25      ; 247        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; B26      ; 249        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C7       ; 358        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C9       ; 312        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 318        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C12      ; 338        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 336        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 307        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 306        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C17      ; 296        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 286        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 284        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 280        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 266        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 264        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C25      ; 253        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C26      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D5       ; 395        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 352        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 356        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ; 372        ; 8A       ; LEDG[1]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D9       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D10      ; 316        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 340        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 342        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 341        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D15      ; 309        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 317        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 293        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ; 291        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D20      ; 277        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 275        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 255        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D23      ; 262        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D25      ; 251        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D26      ; 227        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ; 354        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E8       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; E9       ; 374        ; 8A       ; LEDS_1E4[3]                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E10      ; 324        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E11      ; 326        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E13      ; 339        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E14      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E15      ; 325        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 315        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ; 299        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 285        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ; 283        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E21      ; 259        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E22      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E23      ; 257        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E24      ; 231        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E25      ; 233        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E26      ; 229        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F1       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ; 398        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 360        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F7       ; 366        ; 8A       ; LED_SIGN                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F11      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F12      ; 333        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F13      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F14      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F16      ; 323        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F18      ; 301        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F21      ; 260        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F22      ; 261        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F23      ; 243        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F24      ; 235        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F25      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F26      ; 219        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 362        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G7       ; 364        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G9       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G10      ; 357        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 329        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 331        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G14      ; 313        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G15      ; 311        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 279        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 281        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G19      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 258        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G21      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G22      ; 245        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G23      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ; 237        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G25      ; 223        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 221        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 400        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H7       ; 368        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 347        ; 8A       ; LEDS_1E4[0]                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H9       ; 349        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 355        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H12      ; 327        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 297        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 295        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 263        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H17      ; 273        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 271        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 250        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H20      ; 252        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H21      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 242        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H23      ; 239        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H24      ; 241        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 225        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 399        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J7       ; 370        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ; 365        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J10      ; 369        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J11      ; 289        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J12      ; 287        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J16      ; 265        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J17      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J20      ; 254        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J21      ; 256        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J22      ;            ; 6A       ; VCCPD6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J23      ; 244        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J25      ; 215        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 217        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ; 2          ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ; 3          ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K5       ; 397        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 373        ; 8A       ; LEDG[2]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K8       ; 363        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ; 361        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K10      ; 367        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K11      ; 305        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K18      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K20      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K21      ; 248        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K23      ; 236        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ; 234        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K25      ; 230        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K26      ; 232        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 393        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 371        ; 8A       ; LEDG[3]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; L8       ; 359        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L9       ; 353        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L11      ; 337        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L12      ; 303        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L17      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L19      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ; 6A       ; VCCPD6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ; 246        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L23      ; 238        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 240        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L26      ;            ; 6A       ; VREFB6AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; M1       ; 5          ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ; 4          ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M7       ; 391        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ; 351        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M10      ; 345        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M11      ; 335        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M12      ; 321        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M18      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M20      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M21      ; 216        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M22      ; 224        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M24      ; 220        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M25      ; 226        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 228        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ; 1          ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; N8       ; 36         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; N9       ; 343        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N10      ; 76         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ; 319        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N17      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N19      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N20      ; 214        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N22      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 222        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 218        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 210        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P1       ; 6          ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ; 7          ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ; 0          ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; P7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ; 52         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ; 74         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P11      ; 84         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P12      ; 82         ; 3B       ; RSTn                            ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; P13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P18      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P20      ; 200        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P21      ; 206        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P22      ; 208        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ; 192        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P25      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; P26      ; 212        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ; 30         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R8       ; 50         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R9       ; 48         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R10      ; 46         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R11      ; 60         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R17      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R20      ; 198        ; 5B       ; CLK                             ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; R21      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R22      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R23      ; 190        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R24      ; 194        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ; 196        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R26      ; 204        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ; 9          ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ; 8          ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ; 34         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; T7       ; 38         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T8       ; 40         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ; 56         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ; 58         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T12      ; 66         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T13      ; 68         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T17      ; 132        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T18      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T19      ; 179        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 182        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ; 184        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T23      ; 186        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 188        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T26      ; 202        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ; 31         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U7       ; 39         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U9       ; 54         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U10      ; 81         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 79         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U12      ; 100        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ; 108        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U15      ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U16      ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U17      ; 130        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U18      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ; 167        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U20      ; 181        ; 5A       ; HEX2[2]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; U21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U22      ; 177        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U23      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U24      ; 195        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U25      ; 211        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 213        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V1       ; 13         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ; 12         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ; 26         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V7       ; 28         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ; 41         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V9       ; 70         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V10      ; 72         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V12      ; 98         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V13      ; 92         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V14      ; 106        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V15      ; 124        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V17      ; 154        ; 4A       ; HEX0[2]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V18      ; 156        ; 4A       ; HEX0[1]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V19      ; 164        ; 4A       ; HEX0[0]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V20      ; 169        ; 5A       ; HEX2[4]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V21      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V22      ; 175        ; 5A       ; HEX2[3]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V23      ; 183        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V24      ; 185        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V25      ; 197        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ; 10         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ; 11         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ; 27         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 42         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ; 69         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W11      ; 57         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W12      ; 97         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W13      ; 90         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W15      ; 122        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W16      ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ; 138        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W18      ; 162        ; 4A       ; HEX0[3]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W20      ; 171        ; 5A       ; HEX2[6]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W21      ; 173        ; 5A       ; HEX2[5]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W22      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; W23      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; W24      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W25      ; 207        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W26      ; 209        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ; 17         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ; 16         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ; 32         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ; 29         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; Y7       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y8       ; 49         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y9       ; 44         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y10      ; 67         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y11      ; 55         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ; 95         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y14      ; 89         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y15      ; 116        ; 4A       ; DISPLAYn                        ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y16      ; 114        ; 4A       ; STARTn                          ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y17      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y18      ; 153        ; 4A       ; HEX0[6]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y19      ; 159        ; 4A       ; HEX0[5]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y20      ; 161        ; 4A       ; HEX0[4]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y21      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y23      ; 178        ; 5A       ; HEX3[1]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y24      ; 180        ; 5A       ; HEX3[0]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y25      ; 203        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y26      ; 205        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------+
; I/O Assignment Warnings                     ;
+-------------+-------------------------------+
; Pin Name    ; Reason                        ;
+-------------+-------------------------------+
; HEX0[0]     ; Incomplete set of assignments ;
; HEX0[1]     ; Incomplete set of assignments ;
; HEX0[2]     ; Incomplete set of assignments ;
; HEX0[3]     ; Incomplete set of assignments ;
; HEX0[4]     ; Incomplete set of assignments ;
; HEX0[5]     ; Incomplete set of assignments ;
; HEX0[6]     ; Incomplete set of assignments ;
; HEX1[0]     ; Incomplete set of assignments ;
; HEX1[1]     ; Incomplete set of assignments ;
; HEX1[2]     ; Incomplete set of assignments ;
; HEX1[3]     ; Incomplete set of assignments ;
; HEX1[4]     ; Incomplete set of assignments ;
; HEX1[5]     ; Incomplete set of assignments ;
; HEX1[6]     ; Incomplete set of assignments ;
; HEX2[0]     ; Incomplete set of assignments ;
; HEX2[1]     ; Incomplete set of assignments ;
; HEX2[2]     ; Incomplete set of assignments ;
; HEX2[3]     ; Incomplete set of assignments ;
; HEX2[4]     ; Incomplete set of assignments ;
; HEX2[5]     ; Incomplete set of assignments ;
; HEX2[6]     ; Incomplete set of assignments ;
; HEX3[0]     ; Incomplete set of assignments ;
; HEX3[1]     ; Incomplete set of assignments ;
; HEX3[2]     ; Incomplete set of assignments ;
; HEX3[3]     ; Incomplete set of assignments ;
; HEX3[4]     ; Incomplete set of assignments ;
; HEX3[5]     ; Incomplete set of assignments ;
; HEX3[6]     ; Incomplete set of assignments ;
; LEDS_1E4[0] ; Incomplete set of assignments ;
; LEDS_1E4[1] ; Incomplete set of assignments ;
; LEDS_1E4[2] ; Incomplete set of assignments ;
; LEDS_1E4[3] ; Incomplete set of assignments ;
; LED_SIGN    ; Incomplete set of assignments ;
; LEDG[1]     ; Incomplete set of assignments ;
; LEDG[2]     ; Incomplete set of assignments ;
; LEDG[3]     ; Incomplete set of assignments ;
; CLK         ; Incomplete set of assignments ;
; RSTn        ; Incomplete set of assignments ;
; STARTn      ; Incomplete set of assignments ;
; DISPLAYn    ; Incomplete set of assignments ;
+-------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+----------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------+--------------------+--------------+
; Compilation Hierarchy Node                         ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                          ; Entity Name        ; Library Name ;
+----------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------+--------------------+--------------+
; |mult_matrices                                     ; 628.5 (11.5)         ; 757.5 (14.8)                     ; 133.5 (3.3)                                       ; 4.5 (0.0)                        ; 0.0 (0.0)            ; 871 (23)            ; 820 (0)                   ; 0 (0)         ; 0                 ; 0     ; 4          ; 40   ; 0            ; |mult_matrices                                                               ; mult_matrices      ; work         ;
;    |Main_Controller:U7|                            ; 512.2 (511.8)        ; 631.3 (631.0)                    ; 123.7 (123.7)                                     ; 4.5 (4.5)                        ; 0.0 (0.0)            ; 703 (703)           ; 733 (732)                 ; 0 (0)         ; 0                 ; 0     ; 4          ; 0    ; 0            ; |mult_matrices|Main_Controller:U7                                            ; Main_Controller    ; work         ;
;       |my_multiplier:\gen_multipliers:0:mult_inst| ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |mult_matrices|Main_Controller:U7|my_multiplier:\gen_multipliers:0:mult_inst ; my_multiplier      ; work         ;
;       |my_multiplier:\gen_multipliers:1:mult_inst| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |mult_matrices|Main_Controller:U7|my_multiplier:\gen_multipliers:1:mult_inst ; my_multiplier      ; work         ;
;       |my_multiplier:\gen_multipliers:2:mult_inst| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |mult_matrices|Main_Controller:U7|my_multiplier:\gen_multipliers:2:mult_inst ; my_multiplier      ; work         ;
;       |my_multiplier:\gen_multipliers:3:mult_inst| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |mult_matrices|Main_Controller:U7|my_multiplier:\gen_multipliers:3:mult_inst ; my_multiplier      ; work         ;
;    |bcd_to_7seg:\gen_7seg:0:U7SEG|                 ; 3.7 (3.7)            ; 4.0 (4.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mult_matrices|bcd_to_7seg:\gen_7seg:0:U7SEG                                 ; bcd_to_7seg        ; work         ;
;    |bcd_to_7seg:\gen_7seg:1:U7SEG|                 ; 4.0 (4.0)            ; 7.0 (7.0)                        ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mult_matrices|bcd_to_7seg:\gen_7seg:1:U7SEG                                 ; bcd_to_7seg        ; work         ;
;    |bcd_to_7seg:\gen_7seg:2:U7SEG|                 ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mult_matrices|bcd_to_7seg:\gen_7seg:2:U7SEG                                 ; bcd_to_7seg        ; work         ;
;    |bcd_to_7seg:\gen_7seg:3:U7SEG|                 ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mult_matrices|bcd_to_7seg:\gen_7seg:3:U7SEG                                 ; bcd_to_7seg        ; work         ;
;    |bin2bcd_12bit_sync:U1|                         ; 55.7 (55.7)          ; 58.0 (58.0)                      ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 66 (66)             ; 39 (39)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mult_matrices|bin2bcd_12bit_sync:U1                                         ; bin2bcd_12bit_sync ; work         ;
;    |data_generator:U6|                             ; 22.0 (22.0)          ; 22.0 (22.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mult_matrices|data_generator:U6                                             ; data_generator     ; work         ;
;    |num_convert:U8|                                ; 8.0 (8.0)            ; 8.5 (8.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mult_matrices|num_convert:U8                                                ; num_convert        ; work         ;
;    |sync_diff:U_sync_DISPLAY|                      ; 1.5 (1.5)            ; 2.0 (2.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mult_matrices|sync_diff:U_sync_DISPLAY                                      ; sync_diff          ; work         ;
;    |sync_diff:U_sync_START|                        ; 1.7 (1.7)            ; 1.8 (1.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mult_matrices|sync_diff:U_sync_START                                        ; sync_diff          ; work         ;
+----------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------+--------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                        ;
+-------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name        ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+-------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; HEX0[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDS_1E4[0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDS_1E4[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDS_1E4[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDS_1E4[3] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED_SIGN    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDG[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDG[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDG[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CLK         ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; RSTn        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; STARTn      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DISPLAYn    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+-------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                             ;
+------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                          ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------+-------------------+---------+
; CLK                                                                          ;                   ;         ;
; RSTn                                                                         ;                   ;         ;
;      - sync_diff:U_sync_START|SIG_OUT                                        ; 0                 ; 0       ;
;      - Main_Controller:U7|result_ready1                                      ; 0                 ; 0       ;
;      - Main_Controller:U7|done                                               ; 0                 ; 0       ;
;      - num_convert:U8|SIGN                                                   ; 0                 ; 0       ;
;      - Main_Controller:U7|matrix_index[5]                                    ; 0                 ; 0       ;
;      - Main_Controller:U7|matrix_index[1]                                    ; 0                 ; 0       ;
;      - Main_Controller:U7|matrix_index[13]                                   ; 0                 ; 0       ;
;      - Main_Controller:U7|matrix_index[12]                                   ; 0                 ; 0       ;
;      - Main_Controller:U7|matrix_index[11]                                   ; 0                 ; 0       ;
;      - Main_Controller:U7|matrix_index[10]                                   ; 0                 ; 0       ;
;      - Main_Controller:U7|matrix_index[9]                                    ; 0                 ; 0       ;
;      - Main_Controller:U7|matrix_index[3]                                    ; 0                 ; 0       ;
;      - Main_Controller:U7|matrix_index[0]                                    ; 0                 ; 0       ;
;      - Main_Controller:U7|matrix_index[2]                                    ; 0                 ; 0       ;
;      - Main_Controller:U7|matrix_index[4]                                    ; 0                 ; 0       ;
;      - Main_Controller:U7|matrix_index[15]                                   ; 0                 ; 0       ;
;      - Main_Controller:U7|matrix_index[14]                                   ; 0                 ; 0       ;
;      - Main_Controller:U7|matrix_index[16]                                   ; 0                 ; 0       ;
;      - Main_Controller:U7|matrix_index[8]                                    ; 0                 ; 0       ;
;      - Main_Controller:U7|matrix_index[7]                                    ; 0                 ; 0       ;
;      - Main_Controller:U7|matrix_index[6]                                    ; 0                 ; 0       ;
;      - Main_Controller:U7|result_mat_place[4]                                ; 0                 ; 0       ;
;      - Main_Controller:U7|result_mat_place[3]                                ; 0                 ; 0       ;
;      - Main_Controller:U7|result_mat_place[2]                                ; 0                 ; 0       ;
;      - Main_Controller:U7|result_mat_place[1]                                ; 0                 ; 0       ;
;      - Main_Controller:U7|result_mat_place[0]                                ; 0                 ; 0       ;
;      - Main_Controller:U7|cal_state.cal_write                                ; 0                 ; 0       ;
;      - Main_Controller:U7|main_state.MAT1                                    ; 0                 ; 0       ;
;      - Main_Controller:U7|main_state.MAT2                                    ; 0                 ; 0       ;
;      - Main_Controller:U7|main_state.CAL                                     ; 0                 ; 0       ;
;      - Main_Controller:U7|main_state.DISP                                    ; 0                 ; 0       ;
;      - Main_Controller:U7|address_counter[4]                                 ; 0                 ; 0       ;
;      - Main_Controller:U7|address_counter[3]                                 ; 0                 ; 0       ;
;      - Main_Controller:U7|address_counter[2]                                 ; 0                 ; 0       ;
;      - Main_Controller:U7|address_counter[1]                                 ; 0                 ; 0       ;
;      - Main_Controller:U7|address_counter[0]                                 ; 0                 ; 0       ;
;      - data_generator:U6|mat_count[1]                                        ; 0                 ; 0       ;
;      - Main_Controller:U7|address_counter[5]                                 ; 0                 ; 0       ;
;      - Main_Controller:U7|main_state.IDL                                     ; 0                 ; 0       ;
;      - Main_Controller:U7|i[31]                                              ; 0                 ; 0       ;
;      - Main_Controller:U7|i[6]                                               ; 0                 ; 0       ;
;      - Main_Controller:U7|i[5]                                               ; 0                 ; 0       ;
;      - Main_Controller:U7|i[4]                                               ; 0                 ; 0       ;
;      - Main_Controller:U7|i[12]                                              ; 0                 ; 0       ;
;      - Main_Controller:U7|i[11]                                              ; 0                 ; 0       ;
;      - Main_Controller:U7|i[10]                                              ; 0                 ; 0       ;
;      - Main_Controller:U7|i[9]                                               ; 0                 ; 0       ;
;      - Main_Controller:U7|i[8]                                               ; 0                 ; 0       ;
;      - Main_Controller:U7|i[7]                                               ; 0                 ; 0       ;
;      - Main_Controller:U7|i[18]                                              ; 0                 ; 0       ;
;      - Main_Controller:U7|i[17]                                              ; 0                 ; 0       ;
;      - Main_Controller:U7|i[16]                                              ; 0                 ; 0       ;
;      - Main_Controller:U7|i[15]                                              ; 0                 ; 0       ;
;      - Main_Controller:U7|i[14]                                              ; 0                 ; 0       ;
;      - Main_Controller:U7|i[13]                                              ; 0                 ; 0       ;
;      - Main_Controller:U7|i[30]                                              ; 0                 ; 0       ;
;      - Main_Controller:U7|i[29]                                              ; 0                 ; 0       ;
;      - Main_Controller:U7|i[28]                                              ; 0                 ; 0       ;
;      - Main_Controller:U7|i[27]                                              ; 0                 ; 0       ;
;      - Main_Controller:U7|i[26]                                              ; 0                 ; 0       ;
;      - Main_Controller:U7|i[25]                                              ; 0                 ; 0       ;
;      - Main_Controller:U7|i[24]                                              ; 0                 ; 0       ;
;      - Main_Controller:U7|i[23]                                              ; 0                 ; 0       ;
;      - Main_Controller:U7|i[22]                                              ; 0                 ; 0       ;
;      - Main_Controller:U7|i[21]                                              ; 0                 ; 0       ;
;      - Main_Controller:U7|i[20]                                              ; 0                 ; 0       ;
;      - Main_Controller:U7|i[19]                                              ; 0                 ; 0       ;
;      - Main_Controller:U7|cal_state.cal_calc                                 ; 0                 ; 0       ;
;      - Main_Controller:U7|j[4]                                               ; 0                 ; 0       ;
;      - Main_Controller:U7|j[3]                                               ; 0                 ; 0       ;
;      - Main_Controller:U7|j[7]                                               ; 0                 ; 0       ;
;      - Main_Controller:U7|j[6]                                               ; 0                 ; 0       ;
;      - Main_Controller:U7|j[5]                                               ; 0                 ; 0       ;
;      - Main_Controller:U7|j[2]                                               ; 0                 ; 0       ;
;      - Main_Controller:U7|j[1]                                               ; 0                 ; 0       ;
;      - Main_Controller:U7|j[0]                                               ; 0                 ; 0       ;
;      - Main_Controller:U7|j[13]                                              ; 0                 ; 0       ;
;      - Main_Controller:U7|j[12]                                              ; 0                 ; 0       ;
;      - Main_Controller:U7|j[11]                                              ; 0                 ; 0       ;
;      - Main_Controller:U7|j[10]                                              ; 0                 ; 0       ;
;      - Main_Controller:U7|j[9]                                               ; 0                 ; 0       ;
;      - Main_Controller:U7|j[8]                                               ; 0                 ; 0       ;
;      - Main_Controller:U7|j[19]                                              ; 0                 ; 0       ;
;      - Main_Controller:U7|j[18]                                              ; 0                 ; 0       ;
;      - Main_Controller:U7|j[17]                                              ; 0                 ; 0       ;
;      - Main_Controller:U7|j[16]                                              ; 0                 ; 0       ;
;      - Main_Controller:U7|j[15]                                              ; 0                 ; 0       ;
;      - Main_Controller:U7|j[14]                                              ; 0                 ; 0       ;
;      - Main_Controller:U7|j[31]                                              ; 0                 ; 0       ;
;      - Main_Controller:U7|j[30]                                              ; 0                 ; 0       ;
;      - Main_Controller:U7|j[29]                                              ; 0                 ; 0       ;
;      - Main_Controller:U7|j[28]                                              ; 0                 ; 0       ;
;      - Main_Controller:U7|j[27]                                              ; 0                 ; 0       ;
;      - Main_Controller:U7|j[26]                                              ; 0                 ; 0       ;
;      - Main_Controller:U7|j[25]                                              ; 0                 ; 0       ;
;      - Main_Controller:U7|j[24]                                              ; 0                 ; 0       ;
;      - Main_Controller:U7|j[23]                                              ; 0                 ; 0       ;
;      - Main_Controller:U7|j[22]                                              ; 0                 ; 0       ;
;      - Main_Controller:U7|j[21]                                              ; 0                 ; 0       ;
;      - Main_Controller:U7|j[20]                                              ; 0                 ; 0       ;
;      - Main_Controller:U7|delay_counter[2]                                   ; 0                 ; 0       ;
;      - Main_Controller:U7|delay_counter[1]                                   ; 0                 ; 0       ;
;      - Main_Controller:U7|delay_counter[0]                                   ; 0                 ; 0       ;
;      - sync_diff:U_sync_START|sig_in_d[3]                                    ; 0                 ; 0       ;
;      - sync_diff:U_sync_START|sig_in_d[2]                                    ; 0                 ; 0       ;
;      - num_convert:U8|DOUT[0]                                                ; 0                 ; 0       ;
;      - num_convert:U8|DOUT[1]                                                ; 0                 ; 0       ;
;      - num_convert:U8|DOUT[2]                                                ; 0                 ; 0       ;
;      - num_convert:U8|DOUT[3]                                                ; 0                 ; 0       ;
;      - num_convert:U8|DOUT[4]                                                ; 0                 ; 0       ;
;      - num_convert:U8|DOUT[5]                                                ; 0                 ; 0       ;
;      - num_convert:U8|DOUT[6]                                                ; 0                 ; 0       ;
;      - num_convert:U8|DOUT[7]                                                ; 0                 ; 0       ;
;      - num_convert:U8|DOUT[8]                                                ; 0                 ; 0       ;
;      - num_convert:U8|DOUT[9]                                                ; 0                 ; 0       ;
;      - num_convert:U8|DOUT[10]                                               ; 0                 ; 0       ;
;      - num_convert:U8|DOUT[11]                                               ; 0                 ; 0       ;
;      - num_convert:U8|DOUT[12]                                               ; 0                 ; 0       ;
;      - num_convert:U8|DOUT[13]                                               ; 0                 ; 0       ;
;      - num_convert:U8|DOUT[15]                                               ; 0                 ; 0       ;
;      - num_convert:U8|DOUT[14]                                               ; 0                 ; 0       ;
;      - Main_Controller:U7|DISPLAY_COUNT[2]                                   ; 0                 ; 0       ;
;      - Main_Controller:U7|DISPLAY_COUNT[1]                                   ; 0                 ; 0       ;
;      - Main_Controller:U7|DISPLAY_COUNT[0]                                   ; 0                 ; 0       ;
;      - Main_Controller:U7|DISPLAY_COUNT[3]                                   ; 0                 ; 0       ;
;      - Main_Controller:U7|DISPLAY_COUNT[4]                                   ; 0                 ; 0       ;
;      - sync_diff:U_sync_DISPLAY|SIG_OUT                                      ; 0                 ; 0       ;
;      - Main_Controller:U7|mult_din_valid[0]                                  ; 0                 ; 0       ;
;      - sync_diff:U_sync_START|sig_in_d[1]                                    ; 0                 ; 0       ;
;      - rtl~0                                                                 ; 0                 ; 0       ;
;      - sync_diff:U_sync_DISPLAY|sig_in_d[3]                                  ; 0                 ; 0       ;
;      - sync_diff:U_sync_DISPLAY|sig_in_d[2]                                  ; 0                 ; 0       ;
;      - rtl~17                                                                ; 0                 ; 0       ;
;      - rtl~18                                                                ; 0                 ; 0       ;
;      - sync_diff:U_sync_DISPLAY|sig_in_d[1]                                  ; 0                 ; 0       ;
;      - Main_Controller:U7|i[3]                                               ; 0                 ; 0       ;
;      - rtl~13                                                                ; 0                 ; 0       ;
;      - rtl~14                                                                ; 0                 ; 0       ;
;      - rtl~15                                                                ; 0                 ; 0       ;
;      - rtl~9                                                                 ; 0                 ; 0       ;
;      - rtl~10                                                                ; 0                 ; 0       ;
;      - rtl~11                                                                ; 0                 ; 0       ;
;      - Main_Controller:U7|i[2]                                               ; 0                 ; 0       ;
;      - Main_Controller:U7|a[3][0]~_Duplicate_1                               ; 0                 ; 0       ;
;      - Main_Controller:U7|a[3][1]~_Duplicate_1                               ; 0                 ; 0       ;
;      - Main_Controller:U7|a[3][2]~_Duplicate_1                               ; 0                 ; 0       ;
;      - Main_Controller:U7|a[3][3]~_Duplicate_1                               ; 0                 ; 0       ;
;      - Main_Controller:U7|a[3][4]~_Duplicate_1                               ; 0                 ; 0       ;
;      - Main_Controller:U7|a[3][5]~_Duplicate_1                               ; 0                 ; 0       ;
;      - Main_Controller:U7|a[3][6]~_Duplicate_1                               ; 0                 ; 0       ;
;      - Main_Controller:U7|a[3][7]~_Duplicate_1                               ; 0                 ; 0       ;
;      - Main_Controller:U7|b[3][0]~_Duplicate_1                               ; 0                 ; 0       ;
;      - Main_Controller:U7|b[3][1]~_Duplicate_1                               ; 0                 ; 0       ;
;      - Main_Controller:U7|b[3][2]~_Duplicate_1                               ; 0                 ; 0       ;
;      - Main_Controller:U7|b[3][3]~_Duplicate_1                               ; 0                 ; 0       ;
;      - Main_Controller:U7|b[3][4]~_Duplicate_1                               ; 0                 ; 0       ;
;      - Main_Controller:U7|b[3][5]~_Duplicate_1                               ; 0                 ; 0       ;
;      - Main_Controller:U7|b[3][6]~_Duplicate_1                               ; 0                 ; 0       ;
;      - Main_Controller:U7|b[3][7]~_Duplicate_1                               ; 0                 ; 0       ;
;      - Main_Controller:U7|a[2][0]~_Duplicate_1                               ; 0                 ; 0       ;
;      - Main_Controller:U7|a[2][1]~_Duplicate_1                               ; 0                 ; 0       ;
;      - Main_Controller:U7|a[2][2]~_Duplicate_1                               ; 0                 ; 0       ;
;      - Main_Controller:U7|a[2][3]~_Duplicate_1                               ; 0                 ; 0       ;
;      - Main_Controller:U7|a[2][4]~_Duplicate_1                               ; 0                 ; 0       ;
;      - Main_Controller:U7|a[2][5]~_Duplicate_1                               ; 0                 ; 0       ;
;      - Main_Controller:U7|a[2][6]~_Duplicate_1                               ; 0                 ; 0       ;
;      - Main_Controller:U7|a[2][7]~_Duplicate_1                               ; 0                 ; 0       ;
;      - Main_Controller:U7|b[2][0]~_Duplicate_1                               ; 0                 ; 0       ;
;      - Main_Controller:U7|b[2][1]~_Duplicate_1                               ; 0                 ; 0       ;
;      - Main_Controller:U7|b[2][2]~_Duplicate_1                               ; 0                 ; 0       ;
;      - Main_Controller:U7|b[2][3]~_Duplicate_1                               ; 0                 ; 0       ;
;      - Main_Controller:U7|b[2][4]~_Duplicate_1                               ; 0                 ; 0       ;
;      - Main_Controller:U7|b[2][5]~_Duplicate_1                               ; 0                 ; 0       ;
;      - Main_Controller:U7|b[2][6]~_Duplicate_1                               ; 0                 ; 0       ;
;      - Main_Controller:U7|b[2][7]~_Duplicate_1                               ; 0                 ; 0       ;
;      - Main_Controller:U7|a[1][0]~_Duplicate_1                               ; 0                 ; 0       ;
;      - Main_Controller:U7|a[1][1]~_Duplicate_1                               ; 0                 ; 0       ;
;      - Main_Controller:U7|a[1][2]~_Duplicate_1                               ; 0                 ; 0       ;
;      - Main_Controller:U7|a[1][3]~_Duplicate_1                               ; 0                 ; 0       ;
;      - Main_Controller:U7|a[1][4]~_Duplicate_1                               ; 0                 ; 0       ;
;      - Main_Controller:U7|a[1][5]~_Duplicate_1                               ; 0                 ; 0       ;
;      - Main_Controller:U7|a[1][6]~_Duplicate_1                               ; 0                 ; 0       ;
;      - Main_Controller:U7|a[1][7]~_Duplicate_1                               ; 0                 ; 0       ;
;      - Main_Controller:U7|b[1][0]~_Duplicate_1                               ; 0                 ; 0       ;
;      - Main_Controller:U7|b[1][1]~_Duplicate_1                               ; 0                 ; 0       ;
;      - Main_Controller:U7|b[1][2]~_Duplicate_1                               ; 0                 ; 0       ;
;      - Main_Controller:U7|b[1][3]~_Duplicate_1                               ; 0                 ; 0       ;
;      - Main_Controller:U7|b[1][4]~_Duplicate_1                               ; 0                 ; 0       ;
;      - Main_Controller:U7|b[1][5]~_Duplicate_1                               ; 0                 ; 0       ;
;      - Main_Controller:U7|b[1][6]~_Duplicate_1                               ; 0                 ; 0       ;
;      - Main_Controller:U7|b[1][7]~_Duplicate_1                               ; 0                 ; 0       ;
;      - Main_Controller:U7|b[0][0]~_Duplicate_1                               ; 0                 ; 0       ;
;      - Main_Controller:U7|b[0][1]~_Duplicate_1                               ; 0                 ; 0       ;
;      - Main_Controller:U7|b[0][2]~_Duplicate_1                               ; 0                 ; 0       ;
;      - Main_Controller:U7|b[0][3]~_Duplicate_1                               ; 0                 ; 0       ;
;      - Main_Controller:U7|b[0][4]~_Duplicate_1                               ; 0                 ; 0       ;
;      - Main_Controller:U7|b[0][5]~_Duplicate_1                               ; 0                 ; 0       ;
;      - Main_Controller:U7|b[0][6]~_Duplicate_1                               ; 0                 ; 0       ;
;      - Main_Controller:U7|b[0][7]~_Duplicate_1                               ; 0                 ; 0       ;
;      - Main_Controller:U7|a[0][0]~_Duplicate_1                               ; 0                 ; 0       ;
;      - Main_Controller:U7|a[0][1]~_Duplicate_1                               ; 0                 ; 0       ;
;      - Main_Controller:U7|a[0][2]~_Duplicate_1                               ; 0                 ; 0       ;
;      - Main_Controller:U7|a[0][3]~_Duplicate_1                               ; 0                 ; 0       ;
;      - Main_Controller:U7|a[0][4]~_Duplicate_1                               ; 0                 ; 0       ;
;      - Main_Controller:U7|a[0][5]~_Duplicate_1                               ; 0                 ; 0       ;
;      - Main_Controller:U7|a[0][6]~_Duplicate_1                               ; 0                 ; 0       ;
;      - Main_Controller:U7|a[0][7]~_Duplicate_1                               ; 0                 ; 0       ;
;      - data_generator:U6|DOUT_VALID                                          ; 0                 ; 0       ;
;      - data_generator:U6|DOUT[0]                                             ; 0                 ; 0       ;
;      - Main_Controller:U7|cal_array[23][0]~1                                 ; 0                 ; 0       ;
;      - Main_Controller:U7|cal_array[19][0]~2                                 ; 0                 ; 0       ;
;      - Main_Controller:U7|cal_array[3][0]~3                                  ; 0                 ; 0       ;
;      - Main_Controller:U7|cal_array[7][0]~4                                  ; 0                 ; 0       ;
;      - Main_Controller:U7|cal_array[11][0]~5                                 ; 0                 ; 0       ;
;      - Main_Controller:U7|cal_array[15][0]~6                                 ; 0                 ; 0       ;
;      - Main_Controller:U7|cal_array[31][0]~7                                 ; 0                 ; 0       ;
;      - Main_Controller:U7|cal_array[27][0]~8                                 ; 0                 ; 0       ;
;      - data_generator:U6|DOUT[1]                                             ; 0                 ; 0       ;
;      - data_generator:U6|DOUT[2]                                             ; 0                 ; 0       ;
;      - data_generator:U6|DOUT[3]                                             ; 0                 ; 0       ;
;      - data_generator:U6|DOUT[4]                                             ; 0                 ; 0       ;
;      - data_generator:U6|DOUT[5]                                             ; 0                 ; 0       ;
;      - data_generator:U6|DOUT[6]                                             ; 0                 ; 0       ;
;      - data_generator:U6|DOUT[7]                                             ; 0                 ; 0       ;
;      - Main_Controller:U7|cal_array[24][0]~9                                 ; 0                 ; 0       ;
;      - Main_Controller:U7|cal_array[25][0]~10                                ; 0                 ; 0       ;
;      - Main_Controller:U7|cal_array[26][0]~11                                ; 0                 ; 0       ;
;      - Main_Controller:U7|cal_array[28][0]~12                                ; 0                 ; 0       ;
;      - Main_Controller:U7|cal_array[29][0]~13                                ; 0                 ; 0       ;
;      - Main_Controller:U7|cal_array[30][0]~14                                ; 0                 ; 0       ;
;      - Main_Controller:U7|cal_array[8][0]~15                                 ; 0                 ; 0       ;
;      - Main_Controller:U7|cal_array[9][0]~16                                 ; 0                 ; 0       ;
;      - Main_Controller:U7|cal_array[10][0]~17                                ; 0                 ; 0       ;
;      - Main_Controller:U7|cal_array[0][0]~18                                 ; 0                 ; 0       ;
;      - Main_Controller:U7|cal_array[1][0]~19                                 ; 0                 ; 0       ;
;      - Main_Controller:U7|cal_array[2][0]~20                                 ; 0                 ; 0       ;
;      - Main_Controller:U7|cal_array[12][0]~21                                ; 0                 ; 0       ;
;      - Main_Controller:U7|cal_array[13][0]~22                                ; 0                 ; 0       ;
;      - Main_Controller:U7|cal_array[14][0]~23                                ; 0                 ; 0       ;
;      - Main_Controller:U7|cal_array[4][0]~24                                 ; 0                 ; 0       ;
;      - Main_Controller:U7|cal_array[5][0]~25                                 ; 0                 ; 0       ;
;      - Main_Controller:U7|cal_array[6][0]~26                                 ; 0                 ; 0       ;
;      - Main_Controller:U7|cal_array[16][0]~27                                ; 0                 ; 0       ;
;      - Main_Controller:U7|cal_array[17][0]~28                                ; 0                 ; 0       ;
;      - Main_Controller:U7|cal_array[18][0]~29                                ; 0                 ; 0       ;
;      - Main_Controller:U7|cal_array[20][0]~30                                ; 0                 ; 0       ;
;      - Main_Controller:U7|cal_array[21][0]~31                                ; 0                 ; 0       ;
;      - Main_Controller:U7|cal_array[22][0]~32                                ; 0                 ; 0       ;
;      - data_generator:U6|data_generator_tx_sm                                ; 0                 ; 0       ;
;      - data_generator:U6|elements_count[0]                                   ; 0                 ; 0       ;
;      - data_generator:U6|elements_count[1]                                   ; 0                 ; 0       ;
;      - data_generator:U6|elements_count[2]                                   ; 0                 ; 0       ;
;      - data_generator:U6|elements_count[3]                                   ; 0                 ; 0       ;
;      - data_generator:U6|mat_count[0]                                        ; 0                 ; 0       ;
;      - data_generator:U6|mat_count[2]                                        ; 0                 ; 0       ;
;      - Main_Controller:U7|DATA_REQUEST                                       ; 0                 ; 0       ;
;      - Main_Controller:U7|my_multiplier:\gen_multipliers:0:mult_inst|Mult0~8 ; 0                 ; 0       ;
;      - Main_Controller:U7|my_multiplier:\gen_multipliers:3:mult_inst|Mult0~8 ; 0                 ; 0       ;
;      - Main_Controller:U7|my_multiplier:\gen_multipliers:2:mult_inst|Mult0~8 ; 0                 ; 0       ;
;      - Main_Controller:U7|my_multiplier:\gen_multipliers:1:mult_inst|Mult0~8 ; 0                 ; 0       ;
;      - Main_Controller:U7|address_counter[3]~DUPLICATE                       ; 0                 ; 0       ;
;      - Main_Controller:U7|address_counter[2]~DUPLICATE                       ; 0                 ; 0       ;
;      - Main_Controller:U7|address_counter[1]~DUPLICATE                       ; 0                 ; 0       ;
;      - data_generator:U6|mat_count[1]~DUPLICATE                              ; 0                 ; 0       ;
;      - Main_Controller:U7|main_state.CAL~DUPLICATE                           ; 0                 ; 0       ;
;      - Main_Controller:U7|main_state.MAT2~DUPLICATE                          ; 0                 ; 0       ;
;      - Main_Controller:U7|main_state.DISP~DUPLICATE                          ; 0                 ; 0       ;
;      - Main_Controller:U7|address_counter[5]~DUPLICATE                       ; 0                 ; 0       ;
;      - Main_Controller:U7|cal_state.cal_calc~DUPLICATE                       ; 0                 ; 0       ;
;      - Main_Controller:U7|delay_counter[2]~DUPLICATE                         ; 0                 ; 0       ;
;      - Main_Controller:U7|delay_counter[1]~DUPLICATE                         ; 0                 ; 0       ;
;      - Main_Controller:U7|delay_counter[0]~DUPLICATE                         ; 0                 ; 0       ;
;      - Main_Controller:U7|DISPLAY_COUNT[2]~DUPLICATE                         ; 0                 ; 0       ;
;      - Main_Controller:U7|DISPLAY_COUNT[1]~DUPLICATE                         ; 0                 ; 0       ;
;      - Main_Controller:U7|DISPLAY_COUNT[0]~DUPLICATE                         ; 0                 ; 0       ;
;      - data_generator:U6|DOUT[4]~DUPLICATE                                   ; 0                 ; 0       ;
;      - data_generator:U6|DOUT[5]~DUPLICATE                                   ; 0                 ; 0       ;
;      - data_generator:U6|elements_count[1]~DUPLICATE                         ; 0                 ; 0       ;
;      - data_generator:U6|elements_count[2]~DUPLICATE                         ; 0                 ; 0       ;
;      - data_generator:U6|mat_count[0]~DUPLICATE                              ; 0                 ; 0       ;
; STARTn                                                                       ;                   ;         ;
;      - sync_diff:U_sync_START|sig_in_d[1]                                    ; 0                 ; 0       ;
; DISPLAYn                                                                     ;                   ;         ;
;      - sync_diff:U_sync_DISPLAY|sig_in_d[1]                                  ; 1                 ; 0       ;
+------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                      ;
+-----------------------------------------+----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                    ; Location             ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------+----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; CLK                                     ; PIN_R20              ; 824     ; Clock                      ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; Main_Controller:U7|address_counter[0]~0 ; LABCELL_X48_Y7_N18   ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Main_Controller:U7|address_counter[0]~1 ; LABCELL_X48_Y7_N54   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Main_Controller:U7|cal_array[0][0]~18   ; LABCELL_X43_Y7_N15   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Main_Controller:U7|cal_array[10][0]~17  ; LABCELL_X45_Y6_N36   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Main_Controller:U7|cal_array[11][0]~5   ; MLABCELL_X42_Y7_N27  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Main_Controller:U7|cal_array[12][0]~21  ; LABCELL_X43_Y7_N33   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Main_Controller:U7|cal_array[13][0]~22  ; MLABCELL_X47_Y8_N54  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Main_Controller:U7|cal_array[14][0]~23  ; LABCELL_X46_Y8_N0    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Main_Controller:U7|cal_array[15][0]~6   ; LABCELL_X46_Y5_N42   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Main_Controller:U7|cal_array[16][0]~27  ; LABCELL_X45_Y5_N33   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Main_Controller:U7|cal_array[17][0]~28  ; LABCELL_X46_Y5_N57   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Main_Controller:U7|cal_array[18][0]~29  ; LABCELL_X45_Y5_N9    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Main_Controller:U7|cal_array[19][0]~2   ; LABCELL_X46_Y5_N27   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Main_Controller:U7|cal_array[1][0]~19   ; LABCELL_X45_Y6_N30   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Main_Controller:U7|cal_array[20][0]~30  ; LABCELL_X49_Y6_N18   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Main_Controller:U7|cal_array[21][0]~31  ; LABCELL_X43_Y7_N0    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Main_Controller:U7|cal_array[22][0]~32  ; LABCELL_X43_Y7_N48   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Main_Controller:U7|cal_array[23][0]~1   ; LABCELL_X45_Y5_N21   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Main_Controller:U7|cal_array[24][0]~9   ; LABCELL_X46_Y5_N51   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Main_Controller:U7|cal_array[25][0]~10  ; MLABCELL_X47_Y4_N39  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Main_Controller:U7|cal_array[26][0]~11  ; MLABCELL_X47_Y4_N48  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Main_Controller:U7|cal_array[27][0]~8   ; LABCELL_X46_Y5_N48   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Main_Controller:U7|cal_array[28][0]~12  ; LABCELL_X46_Y5_N45   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Main_Controller:U7|cal_array[29][0]~13  ; LABCELL_X43_Y7_N3    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Main_Controller:U7|cal_array[2][0]~20   ; LABCELL_X43_Y7_N30   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Main_Controller:U7|cal_array[30][0]~14  ; LABCELL_X45_Y5_N30   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Main_Controller:U7|cal_array[31][0]~7   ; LABCELL_X45_Y6_N18   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Main_Controller:U7|cal_array[3][0]~3    ; LABCELL_X45_Y6_N3    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Main_Controller:U7|cal_array[4][0]~24   ; LABCELL_X43_Y7_N9    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Main_Controller:U7|cal_array[5][0]~25   ; MLABCELL_X47_Y8_N57  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Main_Controller:U7|cal_array[6][0]~26   ; LABCELL_X43_Y7_N51   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Main_Controller:U7|cal_array[7][0]~4    ; LABCELL_X46_Y5_N54   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Main_Controller:U7|cal_array[8][0]~15   ; LABCELL_X43_Y7_N24   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Main_Controller:U7|cal_array[9][0]~16   ; LABCELL_X43_Y7_N12   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Main_Controller:U7|main_state.IDL       ; FF_X42_Y6_N8         ; 366     ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Main_Controller:U7|matrix_index[5]~1    ; LABCELL_X49_Y9_N27   ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Main_Controller:U7|mult_din_valid[0]    ; FF_X51_Y7_N50        ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RSTn                                    ; PIN_P12              ; 280     ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; data_generator:U6|data_generator_tx_sm  ; FF_X42_Y6_N2         ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; data_generator:U6|elements_count[0]~1   ; MLABCELL_X42_Y4_N18  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; data_generator:U6|mat_count[2]          ; FF_X42_Y4_N41        ; 19      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; rtl~0                                   ; LABCELL_X49_Y9_N21   ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rtl~1                                   ; LABCELL_X49_Y9_N39   ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rtl~10                                  ; MLABCELL_X50_Y9_N54  ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rtl~11                                  ; LABCELL_X54_Y8_N42   ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rtl~12                                  ; LABCELL_X49_Y9_N9    ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rtl~13                                  ; LABCELL_X54_Y8_N45   ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rtl~14                                  ; MLABCELL_X50_Y8_N9   ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rtl~15                                  ; LABCELL_X54_Y8_N30   ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rtl~16                                  ; MLABCELL_X55_Y8_N57  ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rtl~2                                   ; MLABCELL_X50_Y10_N54 ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rtl~3                                   ; MLABCELL_X50_Y10_N12 ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rtl~4                                   ; LABCELL_X54_Y8_N48   ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rtl~5                                   ; LABCELL_X49_Y9_N0    ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rtl~6                                   ; MLABCELL_X50_Y10_N27 ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rtl~7                                   ; LABCELL_X49_Y9_N57   ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rtl~8                                   ; MLABCELL_X55_Y9_N27  ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rtl~9                                   ; LABCELL_X49_Y9_N48   ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------+----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                     ;
+------+----------+---------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+----------------------+------------------+---------------------------+
; CLK  ; PIN_R20  ; 824     ; Global Clock         ; GCLK10           ; --                        ;
+------+----------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------+
; Fitter DSP Block Usage Summary              ;
+-------------------------------+-------------+
; Statistic                     ; Number Used ;
+-------------------------------+-------------+
; Independent 9x9               ; 3           ;
; Two Independent 18x18         ; 1           ;
; Total number of DSP blocks    ; 4           ;
;                               ;             ;
; Fixed Point Signed Multiplier ; 4           ;
+-------------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-----------------------------------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                                                                  ; Mode                  ; Location       ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+-----------------------------------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Main_Controller:U7|my_multiplier:\gen_multipliers:3:mult_inst|Mult0~8 ; Independent 9x9       ; DSP_X52_Y5_N0  ; Mixed               ; yes                    ; yes                    ; --                     ; yes                    ; yes                    ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Main_Controller:U7|my_multiplier:\gen_multipliers:2:mult_inst|Mult0~8 ; Independent 9x9       ; DSP_X52_Y9_N0  ; Mixed               ; yes                    ; yes                    ; --                     ; yes                    ; yes                    ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Main_Controller:U7|my_multiplier:\gen_multipliers:1:mult_inst|Mult0~8 ; Independent 9x9       ; DSP_X52_Y7_N0  ; Mixed               ; yes                    ; yes                    ; --                     ; yes                    ; yes                    ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Main_Controller:U7|my_multiplier:\gen_multipliers:0:mult_inst|Mult0~8 ; Two Independent 18x18 ; DSP_X52_Y11_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
+-----------------------------------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+----------------------------------------------------------+
; Routing Usage Summary                                    ;
+------------------------------+---------------------------+
; Routing Resource Type        ; Usage                     ;
+------------------------------+---------------------------+
; Block interconnects          ; 2,449 / 217,884 ( 1 % )   ;
; C12 interconnects            ; 3 / 10,080 ( < 1 % )      ;
; C2 interconnects             ; 874 / 87,208 ( 1 % )      ;
; C4 interconnects             ; 495 / 41,360 ( 1 % )      ;
; DQS bus muxes                ; 0 / 21 ( 0 % )            ;
; DQS-18 I/O buses             ; 0 / 21 ( 0 % )            ;
; DQS-9 I/O buses              ; 0 / 21 ( 0 % )            ;
; Direct links                 ; 238 / 217,884 ( < 1 % )   ;
; Global clocks                ; 1 / 16 ( 6 % )            ;
; Horizontal periphery clocks  ; 0 / 12 ( 0 % )            ;
; Local interconnects          ; 456 / 58,160 ( < 1 % )    ;
; Quadrant clocks              ; 0 / 88 ( 0 % )            ;
; R14 interconnects            ; 34 / 9,228 ( < 1 % )      ;
; R14/C12 interconnect drivers ; 36 / 15,096 ( < 1 % )     ;
; R3 interconnects             ; 972 / 94,896 ( 1 % )      ;
; R6 interconnects             ; 1,288 / 194,640 ( < 1 % ) ;
; Spine clocks                 ; 2 / 180 ( 1 % )           ;
; Wire stub REs                ; 0 / 11,606 ( 0 % )        ;
+------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 40        ; 0            ; 40        ; 0            ; 0            ; 40        ; 40        ; 0            ; 40        ; 40        ; 0            ; 36           ; 0            ; 0            ; 0            ; 0            ; 36           ; 0            ; 0            ; 0            ; 0            ; 36           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 40           ; 0         ; 40           ; 40           ; 0         ; 0         ; 40           ; 0         ; 0         ; 40           ; 4            ; 40           ; 40           ; 40           ; 40           ; 4            ; 40           ; 40           ; 40           ; 40           ; 4            ; 40           ; 40           ; 40           ; 40           ; 40           ; 40           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; HEX0[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDS_1E4[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDS_1E4[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDS_1E4[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDS_1E4[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED_SIGN           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDG[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDG[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDG[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLK                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RSTn               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; STARTn             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DISPLAYn           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; CLK             ; CLK                  ; 30.3              ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                              ;
+------------------------------------------------------------------------------+-----------------------------------------+-------------------+
; Source Register                                                              ; Destination Register                    ; Delay Added in ns ;
+------------------------------------------------------------------------------+-----------------------------------------+-------------------+
; Main_Controller:U7|result_ready1                                             ; Main_Controller:U7|a[2][5]              ; 0.548             ;
; sync_diff:U_sync_START|SIG_OUT                                               ; Main_Controller:U7|a[2][5]              ; 0.507             ;
; Main_Controller:U7|done                                                      ; Main_Controller:U7|cal_state.cal_calc   ; 0.478             ;
; Main_Controller:U7|main_state.MAT1                                           ; Main_Controller:U7|cal_state.cal_calc   ; 0.466             ;
; Main_Controller:U7|main_state.MAT2                                           ; Main_Controller:U7|cal_state.cal_calc   ; 0.466             ;
; Main_Controller:U7|main_state.DISP                                           ; Main_Controller:U7|cal_state.cal_calc   ; 0.466             ;
; Main_Controller:U7|main_state.IDL                                            ; Main_Controller:U7|cal_state.cal_calc   ; 0.466             ;
; Main_Controller:U7|b[0][7]~_Duplicate_1                                      ; Main_Controller:U7|b[0][7]~_Duplicate_1 ; 0.453             ;
; Main_Controller:U7|cal_array[15][3]                                          ; Main_Controller:U7|b[0][3]~_Duplicate_1 ; 0.389             ;
; bin2bcd_12bit_sync:U1|reg_in[1]                                              ; bin2bcd_12bit_sync:U1|tenths[0]         ; 0.381             ;
; sync_diff:U_sync_DISPLAY|sig_in_d[3]                                         ; sync_diff:U_sync_DISPLAY|SIG_OUT        ; 0.377             ;
; Main_Controller:U7|result_mat_place[0]                                       ; Main_Controller:U7|result_mat_place[1]  ; 0.373             ;
; Main_Controller:U7|delay_counter[2]                                          ; Main_Controller:U7|main_state.IDL       ; 0.372             ;
; Main_Controller:U7|main_state.CAL                                            ; Main_Controller:U7|address_counter[5]   ; 0.366             ;
; data_generator:U6|mat_count[2]                                               ; data_generator:U6|DOUT[2]               ; 0.355             ;
; data_generator:U6|mat_count[0]                                               ; data_generator:U6|mat_count[1]          ; 0.355             ;
; Main_Controller:U7|cal_array[12][3]                                          ; Main_Controller:U7|b[0][3]~_Duplicate_1 ; 0.352             ;
; data_generator:U6|mat_count[1]                                               ; data_generator:U6|DOUT[4]               ; 0.343             ;
; data_generator:U6|elements_count[0]                                          ; data_generator:U6|DOUT[4]               ; 0.343             ;
; data_generator:U6|elements_count[1]                                          ; data_generator:U6|DOUT[4]               ; 0.343             ;
; data_generator:U6|elements_count[2]                                          ; data_generator:U6|DOUT[4]               ; 0.343             ;
; data_generator:U6|elements_count[3]                                          ; data_generator:U6|DOUT[4]               ; 0.343             ;
; Main_Controller:U7|DISPLAY_COUNT[1]                                          ; Main_Controller:U7|DISPLAY_COUNT[2]     ; 0.334             ;
; Main_Controller:U7|DISPLAY_COUNT[0]                                          ; Main_Controller:U7|DISPLAY_COUNT[2]     ; 0.329             ;
; data_generator:U6|data_generator_tx_sm                                       ; data_generator:U6|elements_count[3]     ; 0.327             ;
; sync_diff:U_sync_DISPLAY|sig_in_d[2]                                         ; sync_diff:U_sync_DISPLAY|SIG_OUT        ; 0.325             ;
; bin2bcd_12bit_sync:U1|reg_in[4]                                              ; bin2bcd_12bit_sync:U1|tenths[0]         ; 0.314             ;
; Main_Controller:U7|delay_counter[1]                                          ; Main_Controller:U7|delay_counter[2]     ; 0.311             ;
; Main_Controller:U7|address_counter[5]                                        ; Main_Controller:U7|done                 ; 0.299             ;
; Main_Controller:U7|a[2][5]~_Duplicate_1                                      ; Main_Controller:U7|a[2][5]              ; 0.291             ;
; Main_Controller:U7|cal_array[26][5]                                          ; Main_Controller:U7|a[2][5]              ; 0.291             ;
; Main_Controller:U7|cal_array[30][5]                                          ; Main_Controller:U7|a[2][5]              ; 0.291             ;
; Main_Controller:U7|cal_array[10][5]                                          ; Main_Controller:U7|a[2][5]              ; 0.291             ;
; Main_Controller:U7|cal_array[2][5]                                           ; Main_Controller:U7|a[2][5]              ; 0.291             ;
; Main_Controller:U7|cal_array[14][5]                                          ; Main_Controller:U7|a[2][5]              ; 0.291             ;
; Main_Controller:U7|cal_array[6][5]                                           ; Main_Controller:U7|a[2][5]              ; 0.291             ;
; Main_Controller:U7|cal_array[18][5]                                          ; Main_Controller:U7|a[2][5]              ; 0.291             ;
; Main_Controller:U7|cal_array[22][5]                                          ; Main_Controller:U7|a[2][5]              ; 0.291             ;
; Main_Controller:U7|i[31]                                                     ; Main_Controller:U7|a[2][5]              ; 0.291             ;
; Main_Controller:U7|i[30]                                                     ; Main_Controller:U7|a[2][5]              ; 0.291             ;
; Main_Controller:U7|i[29]                                                     ; Main_Controller:U7|a[2][5]              ; 0.291             ;
; Main_Controller:U7|i[28]                                                     ; Main_Controller:U7|a[2][5]              ; 0.291             ;
; Main_Controller:U7|i[27]                                                     ; Main_Controller:U7|a[2][5]              ; 0.291             ;
; Main_Controller:U7|i[26]                                                     ; Main_Controller:U7|a[2][5]              ; 0.291             ;
; Main_Controller:U7|i[25]                                                     ; Main_Controller:U7|a[2][5]              ; 0.291             ;
; Main_Controller:U7|i[24]                                                     ; Main_Controller:U7|a[2][5]              ; 0.291             ;
; Main_Controller:U7|i[23]                                                     ; Main_Controller:U7|a[2][5]              ; 0.291             ;
; Main_Controller:U7|i[22]                                                     ; Main_Controller:U7|a[2][5]              ; 0.291             ;
; Main_Controller:U7|i[21]                                                     ; Main_Controller:U7|a[2][5]              ; 0.291             ;
; Main_Controller:U7|i[20]                                                     ; Main_Controller:U7|a[2][5]              ; 0.291             ;
; Main_Controller:U7|i[18]                                                     ; Main_Controller:U7|a[2][5]              ; 0.291             ;
; Main_Controller:U7|i[17]                                                     ; Main_Controller:U7|a[2][5]              ; 0.291             ;
; Main_Controller:U7|i[16]                                                     ; Main_Controller:U7|a[2][5]              ; 0.291             ;
; Main_Controller:U7|i[15]                                                     ; Main_Controller:U7|a[2][5]              ; 0.291             ;
; Main_Controller:U7|i[14]                                                     ; Main_Controller:U7|a[2][5]              ; 0.291             ;
; Main_Controller:U7|i[13]                                                     ; Main_Controller:U7|a[2][5]              ; 0.291             ;
; Main_Controller:U7|i[12]                                                     ; Main_Controller:U7|a[2][5]              ; 0.291             ;
; Main_Controller:U7|i[11]                                                     ; Main_Controller:U7|a[2][5]              ; 0.291             ;
; Main_Controller:U7|i[10]                                                     ; Main_Controller:U7|a[2][5]              ; 0.291             ;
; Main_Controller:U7|i[9]                                                      ; Main_Controller:U7|a[2][5]              ; 0.291             ;
; Main_Controller:U7|i[8]                                                      ; Main_Controller:U7|a[2][5]              ; 0.291             ;
; Main_Controller:U7|i[7]                                                      ; Main_Controller:U7|a[2][5]              ; 0.291             ;
; Main_Controller:U7|i[6]                                                      ; Main_Controller:U7|a[2][5]              ; 0.291             ;
; Main_Controller:U7|i[5]                                                      ; Main_Controller:U7|a[2][5]              ; 0.291             ;
; Main_Controller:U7|i[4]                                                      ; Main_Controller:U7|a[2][5]              ; 0.291             ;
; Main_Controller:U7|i[3]                                                      ; Main_Controller:U7|a[2][5]              ; 0.291             ;
; Main_Controller:U7|i[2]                                                      ; Main_Controller:U7|a[2][5]              ; 0.291             ;
; Main_Controller:U7|i[19]                                                     ; Main_Controller:U7|a[2][5]              ; 0.291             ;
; Main_Controller:U7|cal_state.cal_calc                                        ; Main_Controller:U7|a[2][5]              ; 0.291             ;
; Main_Controller:U7|delay_counter[0]                                          ; Main_Controller:U7|delay_counter[1]     ; 0.285             ;
; Main_Controller:U7|DISPLAY_COUNT[2]                                          ; Main_Controller:U7|DISPLAY_COUNT[4]     ; 0.283             ;
; bin2bcd_12bit_sync:U1|reg_in[6]                                              ; bin2bcd_12bit_sync:U1|tenths[0]         ; 0.267             ;
; Main_Controller:U7|matrix~258                                                ; Main_Controller:U7|matrix_index[14]     ; 0.258             ;
; Main_Controller:U7|matrix~292                                                ; Main_Controller:U7|matrix_index[14]     ; 0.258             ;
; Main_Controller:U7|matrix~275                                                ; Main_Controller:U7|matrix_index[14]     ; 0.258             ;
; Main_Controller:U7|matrix~190                                                ; Main_Controller:U7|matrix_index[14]     ; 0.258             ;
; Main_Controller:U7|matrix~224                                                ; Main_Controller:U7|matrix_index[14]     ; 0.258             ;
; Main_Controller:U7|matrix~207                                                ; Main_Controller:U7|matrix_index[14]     ; 0.258             ;
; Main_Controller:U7|matrix~173                                                ; Main_Controller:U7|matrix_index[14]     ; 0.258             ;
; Main_Controller:U7|matrix~241                                                ; Main_Controller:U7|matrix_index[14]     ; 0.258             ;
; Main_Controller:U7|result_mat_place[4]                                       ; Main_Controller:U7|matrix_index[14]     ; 0.258             ;
; Main_Controller:U7|result_mat_place[1]                                       ; Main_Controller:U7|matrix_index[14]     ; 0.258             ;
; Main_Controller:U7|result_mat_place[3]                                       ; Main_Controller:U7|matrix_index[14]     ; 0.258             ;
; Main_Controller:U7|my_multiplier:\gen_multipliers:0:mult_inst|din_valid_d[1] ; Main_Controller:U7|matrix_index[14]     ; 0.258             ;
; Main_Controller:U7|result_mat_place[2]                                       ; Main_Controller:U7|matrix_index[14]     ; 0.258             ;
; Main_Controller:U7|b[2][7]~_Duplicate_1                                      ; Main_Controller:U7|b[2][7]~_Duplicate_1 ; 0.252             ;
; Main_Controller:U7|cal_array[28][3]                                          ; Main_Controller:U7|b[0][3]~_Duplicate_1 ; 0.246             ;
; Main_Controller:U7|cal_array[29][3]                                          ; Main_Controller:U7|b[0][3]~_Duplicate_1 ; 0.246             ;
; Main_Controller:U7|cal_array[30][3]                                          ; Main_Controller:U7|b[0][3]~_Duplicate_1 ; 0.246             ;
; Main_Controller:U7|cal_array[31][3]                                          ; Main_Controller:U7|b[0][3]~_Duplicate_1 ; 0.246             ;
; Main_Controller:U7|cal_array[13][3]                                          ; Main_Controller:U7|b[0][3]~_Duplicate_1 ; 0.246             ;
; Main_Controller:U7|cal_array[14][3]                                          ; Main_Controller:U7|b[0][3]~_Duplicate_1 ; 0.246             ;
; Main_Controller:U7|cal_array[4][3]                                           ; Main_Controller:U7|b[0][3]~_Duplicate_1 ; 0.246             ;
; Main_Controller:U7|cal_array[5][3]                                           ; Main_Controller:U7|b[0][3]~_Duplicate_1 ; 0.246             ;
; Main_Controller:U7|cal_array[6][3]                                           ; Main_Controller:U7|b[0][3]~_Duplicate_1 ; 0.246             ;
; Main_Controller:U7|cal_array[7][3]                                           ; Main_Controller:U7|b[0][3]~_Duplicate_1 ; 0.246             ;
; Main_Controller:U7|cal_array[20][3]                                          ; Main_Controller:U7|b[0][3]~_Duplicate_1 ; 0.246             ;
; Main_Controller:U7|cal_array[21][3]                                          ; Main_Controller:U7|b[0][3]~_Duplicate_1 ; 0.246             ;
; Main_Controller:U7|cal_array[22][3]                                          ; Main_Controller:U7|b[0][3]~_Duplicate_1 ; 0.246             ;
; Main_Controller:U7|cal_array[23][3]                                          ; Main_Controller:U7|b[0][3]~_Duplicate_1 ; 0.246             ;
+------------------------------------------------------------------------------+-----------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 5CGXFC5C6F27C7 for design "final"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): CLK~inputCLKENA0 with 861 fanout uses global clock CLKCTRL_G10
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Critical Warning (332012): Synopsys Design Constraints File file not found: 'final.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176235): Finished register packing
    Extra Info (176218): Packed 128 registers into blocks of type DSP block
    Extra Info (176220): Created 64 register duplicates
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:06
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:05
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 15% of the available device resources in the region that extends from location X46_Y0 to location X56_Y11
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:03
Info (11888): Total time spent on timing analysis during the Fitter is 1.77 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:06
Info (144001): Generated suppressed messages file C:/Intel/VHDL/FINAL_V5/par/output_files/final.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 6447 megabytes
    Info: Processing ended: Sun Aug 18 02:33:49 2024
    Info: Elapsed time: 00:00:36
    Info: Total CPU time (on all processors): 00:00:37


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Intel/VHDL/FINAL_V5/par/output_files/final.fit.smsg.


