Fitter report for CPU
Mon Apr 01 12:10:47 2019
Quartus II Version 9.0 Build 132 02/25/2009 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Pin-Out File
  6. Fitter Resource Usage Summary
  7. Input Pins
  8. Output Pins
  9. All Package Pins
 10. I/O Standard
 11. Dedicated Inputs I/O
 12. Output Pin Default Load For Reported TCO
 13. Fitter Resource Utilization by Entity
 14. Control Signals
 15. Global & Other Fast Signals
 16. Non-Global High Fan-Out Signals
 17. Interconnect Usage Summary
 18. LAB External Interconnect
 19. LAB Macrocells
 20. Parallel Expander
 21. Shareable Expander
 22. Logic Cell Interconnection
 23. Fitter Device Options
 24. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------+
; Fitter Summary                                                   ;
+-----------------------+------------------------------------------+
; Fitter Status         ; Successful - Mon Apr 01 12:10:47 2019    ;
; Quartus II Version    ; 9.0 Build 132 02/25/2009 SJ Full Version ;
; Revision Name         ; CPU                                      ;
; Top-level Entity Name ; cpu                                      ;
; Family                ; MAX7000S                                 ;
; Device                ; EPM7128SLC84-15                          ;
; Timing Models         ; Final                                    ;
; Total macrocells      ; 40 / 128 ( 31 % )                        ;
; Total pins            ; 45 / 68 ( 66 % )                         ;
+-----------------------+------------------------------------------+


+--------------------------------------------------------------------------------------+
; Fitter Settings                                                                      ;
+----------------------------------------------------+-----------------+---------------+
; Option                                             ; Setting         ; Default Value ;
+----------------------------------------------------+-----------------+---------------+
; Device                                             ; EPM7128SLC84-15 ;               ;
; Use smart compilation                              ; Off             ; Off           ;
; Use TimeQuest Timing Analyzer                      ; Off             ; Off           ;
; Optimize Timing for ECOs                           ; Off             ; Off           ;
; Regenerate full fit report during ECO compiles     ; Off             ; Off           ;
; Optimize IOC Register Placement for Timing         ; On              ; On            ;
; Limit to One Fitting Attempt                       ; Off             ; Off           ;
; Fitter Initial Placement Seed                      ; 1               ; 1             ;
; Slow Slew Rate                                     ; Off             ; Off           ;
; Fitter Effort                                      ; Auto Fit        ; Auto Fit      ;
; Force Fitter to Avoid Periphery Placement Warnings ; Off             ; Off           ;
+----------------------------------------------------+-----------------+---------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;   0.0%      ;
+----------------------------+-------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/git-repos/HomeWork/computer organization/pipe-lined hardwired/altera/91/quartus/CPU.pin.


+-------------------------------------------------------+
; Fitter Resource Usage Summary                         ;
+-----------------------------------+-------------------+
; Resource                          ; Usage             ;
+-----------------------------------+-------------------+
; Logic cells                       ; 40 / 128 ( 31 % ) ;
; Registers                         ; 1 / 128 ( < 1 % ) ;
; Number of pterms used             ; 128               ;
; User inserted logic elements      ; 0                 ;
; I/O pins                          ; 45 / 68 ( 66 % )  ;
;     -- Clock pins                 ; 2 / 2 ( 100 % )   ;
;     -- Dedicated input pins       ; 2 / 2 ( 100 % )   ;
; Global signals                    ; 2                 ;
; Shareable expanders               ; 3 / 128 ( 2 % )   ;
; Parallel expanders                ; 8 / 120 ( 7 % )   ;
; Cells using turbo bit             ; 40 / 128 ( 31 % ) ;
; Maximum fan-out node              ; SWD[1]            ;
; Maximum fan-out                   ; 40                ;
; Highest non-global fan-out signal ; SWD[1]            ;
; Highest non-global fan-out        ; 40                ;
; Total fan-out                     ; 378               ;
; Average fan-out                   ; 4.30              ;
+-----------------------------------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                   ;
+--------+-------+----------+-----+-----------------------+--------------------+--------+----------------+--------------+----------------------+
; Name   ; Pin # ; I/O Bank ; LAB ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; I/O Standard ; Location assigned by ;
+--------+-------+----------+-----+-----------------------+--------------------+--------+----------------+--------------+----------------------+
; C      ; 2     ; --       ; --  ; 4                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; CLR    ; 1     ; --       ; --  ; 37                    ; 0                  ; yes    ; no             ; TTL          ; User                 ;
; IR[4]  ; 8     ; --       ; 1   ; 27                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; IR[5]  ; 9     ; --       ; 1   ; 27                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; IR[6]  ; 10    ; --       ; 1   ; 29                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; IR[7]  ; 11    ; --       ; 1   ; 29                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; SWD[0] ; 4     ; --       ; 1   ; 39                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; SWD[1] ; 5     ; --       ; 1   ; 40                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; SWD[2] ; 6     ; --       ; 1   ; 38                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; T3     ; 83    ; --       ; --  ; 1                     ; 0                  ; yes    ; no             ; TTL          ; User                 ;
; W1     ; 12    ; --       ; 1   ; 31                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; W2     ; 15    ; --       ; 2   ; 21                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; W3     ; 16    ; --       ; 2   ; 0                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; Z      ; 84    ; --       ; --  ; 4                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
+--------+-------+----------+-----+-----------------------+--------------------+--------+----------------+--------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                   ;
+--------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------+
; Name   ; Pin # ; I/O Bank ; LAB ; Output Register ; Slow Slew Rate ; Open Drain ; TRI Primitive ; I/O Standard ; Location assigned by ; Load  ;
+--------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------+
; ABUS   ; 40    ; --       ; 4   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ;
; ARINC  ; 24    ; --       ; 3   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ;
; CIN    ; 33    ; --       ; 4   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ;
; DRW    ; 20    ; --       ; 2   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ;
; LAR    ; 25    ; --       ; 3   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ;
; LDC    ; 31    ; --       ; 3   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ;
; LDZ    ; 30    ; --       ; 3   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ;
; LIR    ; 29    ; --       ; 3   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ;
; LONG   ; 46    ; --       ; 5   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ;
; LPC    ; 22    ; --       ; 2   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ;
; M      ; 39    ; --       ; 4   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ;
; MBUS   ; 44    ; --       ; 5   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ;
; MEMW   ; 27    ; --       ; 3   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ;
; PCADD  ; 18    ; --       ; 2   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ;
; PCINC  ; 21    ; --       ; 2   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ;
; SBUS   ; 41    ; --       ; 4   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ;
; SELCTL ; 52    ; --       ; 5   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ;
; SEL[0] ; 48    ; --       ; 5   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ;
; SEL[1] ; 49    ; --       ; 5   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ;
; SEL[2] ; 50    ; --       ; 5   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ;
; SEL[3] ; 51    ; --       ; 5   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ;
; SHORT  ; 45    ; --       ; 5   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ;
; STOP   ; 28    ; --       ; 3   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ;
; S[0]   ; 34    ; --       ; 4   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ;
; S[1]   ; 35    ; --       ; 4   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ;
; S[2]   ; 36    ; --       ; 4   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ;
; S[3]   ; 37    ; --       ; 4   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ;
+--------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------+


+-------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                      ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage ; User Assignment ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
; 1        ; 0          ; --       ; CLR            ; input  ; TTL          ;         ; Y               ;
; 2        ; 1          ; --       ; C              ; input  ; TTL          ;         ; Y               ;
; 3        ; 2          ; --       ; VCCINT         ; power  ;              ; 5.0V    ;                 ;
; 4        ; 3          ; --       ; SWD[0]         ; input  ; TTL          ;         ; Y               ;
; 5        ; 4          ; --       ; SWD[1]         ; input  ; TTL          ;         ; Y               ;
; 6        ; 5          ; --       ; SWD[2]         ; input  ; TTL          ;         ; Y               ;
; 7        ; 6          ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 8        ; 7          ; --       ; IR[4]          ; input  ; TTL          ;         ; Y               ;
; 9        ; 8          ; --       ; IR[5]          ; input  ; TTL          ;         ; Y               ;
; 10       ; 9          ; --       ; IR[6]          ; input  ; TTL          ;         ; Y               ;
; 11       ; 10         ; --       ; IR[7]          ; input  ; TTL          ;         ; Y               ;
; 12       ; 11         ; --       ; W1             ; input  ; TTL          ;         ; Y               ;
; 13       ; 12         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 14       ; 13         ; --       ; TDI            ; input  ; TTL          ;         ; N               ;
; 15       ; 14         ; --       ; W2             ; input  ; TTL          ;         ; Y               ;
; 16       ; 15         ; --       ; W3             ; input  ; TTL          ;         ; Y               ;
; 17       ; 16         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 18       ; 17         ; --       ; PCADD          ; output ; TTL          ;         ; Y               ;
; 19       ; 18         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 20       ; 19         ; --       ; DRW            ; output ; TTL          ;         ; Y               ;
; 21       ; 20         ; --       ; PCINC          ; output ; TTL          ;         ; Y               ;
; 22       ; 21         ; --       ; LPC            ; output ; TTL          ;         ; Y               ;
; 23       ; 22         ; --       ; TMS            ; input  ; TTL          ;         ; N               ;
; 24       ; 23         ; --       ; ARINC          ; output ; TTL          ;         ; Y               ;
; 25       ; 24         ; --       ; LAR            ; output ; TTL          ;         ; Y               ;
; 26       ; 25         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 27       ; 26         ; --       ; MEMW           ; output ; TTL          ;         ; Y               ;
; 28       ; 27         ; --       ; STOP           ; output ; TTL          ;         ; Y               ;
; 29       ; 28         ; --       ; LIR            ; output ; TTL          ;         ; Y               ;
; 30       ; 29         ; --       ; LDZ            ; output ; TTL          ;         ; Y               ;
; 31       ; 30         ; --       ; LDC            ; output ; TTL          ;         ; Y               ;
; 32       ; 31         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 33       ; 32         ; --       ; CIN            ; output ; TTL          ;         ; Y               ;
; 34       ; 33         ; --       ; S[0]           ; output ; TTL          ;         ; Y               ;
; 35       ; 34         ; --       ; S[1]           ; output ; TTL          ;         ; Y               ;
; 36       ; 35         ; --       ; S[2]           ; output ; TTL          ;         ; Y               ;
; 37       ; 36         ; --       ; S[3]           ; output ; TTL          ;         ; Y               ;
; 38       ; 37         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 39       ; 38         ; --       ; M              ; output ; TTL          ;         ; Y               ;
; 40       ; 39         ; --       ; ABUS           ; output ; TTL          ;         ; Y               ;
; 41       ; 40         ; --       ; SBUS           ; output ; TTL          ;         ; Y               ;
; 42       ; 41         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 43       ; 42         ; --       ; VCCINT         ; power  ;              ; 5.0V    ;                 ;
; 44       ; 43         ; --       ; MBUS           ; output ; TTL          ;         ; Y               ;
; 45       ; 44         ; --       ; SHORT          ; output ; TTL          ;         ; Y               ;
; 46       ; 45         ; --       ; LONG           ; output ; TTL          ;         ; Y               ;
; 47       ; 46         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 48       ; 47         ; --       ; SEL[0]         ; output ; TTL          ;         ; Y               ;
; 49       ; 48         ; --       ; SEL[1]         ; output ; TTL          ;         ; Y               ;
; 50       ; 49         ; --       ; SEL[2]         ; output ; TTL          ;         ; Y               ;
; 51       ; 50         ; --       ; SEL[3]         ; output ; TTL          ;         ; Y               ;
; 52       ; 51         ; --       ; SELCTL         ; output ; TTL          ;         ; Y               ;
; 53       ; 52         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 54       ; 53         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 55       ; 54         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 56       ; 55         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 57       ; 56         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 58       ; 57         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 59       ; 58         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 60       ; 59         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 61       ; 60         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 62       ; 61         ; --       ; TCK            ; input  ; TTL          ;         ; N               ;
; 63       ; 62         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 64       ; 63         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 65       ; 64         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 66       ; 65         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 67       ; 66         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 68       ; 67         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 69       ; 68         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 70       ; 69         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 71       ; 70         ; --       ; TDO            ; output ; TTL          ;         ; N               ;
; 72       ; 71         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 73       ; 72         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 74       ; 73         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 75       ; 74         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 76       ; 75         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 77       ; 76         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 78       ; 77         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 79       ; 78         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 80       ; 79         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 81       ; 80         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 82       ; 81         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 83       ; 82         ; --       ; T3             ; input  ; TTL          ;         ; Y               ;
; 84       ; 83         ; --       ; Z              ; input  ; TTL          ;         ; Y               ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------+
; I/O Standard                                                                                     ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
; I/O Standard ; Input Vref ; Dedicated Input Pins ; Pins in I/O Bank1 ; Pins in I/O Bank2 ; Total ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
; TTL          ; -          ; 4                    ; 0                 ; 0                 ; 4     ;
+--------------+------------+----------------------+-------------------+-------------------+-------+


+--------------------------------------------------------------------+
; Dedicated Inputs I/O                                               ;
+------+-------+-------+-------+--------------+------------+---------+
; Name ; Pin # ; Type  ; VCCIO ; I/O Standard ; Input Vref ; Current ;
+------+-------+-------+-------+--------------+------------+---------+
; C    ; 2     ; Input ; --    ; TTL          ; -          ; 0 mA    ;
; CLR  ; 1     ; Input ; --    ; TTL          ; -          ; 0 mA    ;
; T3   ; 83    ; Input ; --    ; TTL          ; -          ; 0 mA    ;
; Z    ; 84    ; Input ; --    ; TTL          ; -          ; 0 mA    ;
+------+-------+-------+-------+--------------+------------+---------+


+-----------------------------------------------+
; Output Pin Default Load For Reported TCO      ;
+--------------+-------+------------------------+
; I/O Standard ; Load  ; Termination Resistance ;
+--------------+-------+------------------------+
; 3.3-V LVTTL  ; 10 pF ; Not Available          ;
; 3.3-V LVCMOS ; 10 pF ; Not Available          ;
; TTL          ; 10 pF ; Not Available          ;
+--------------+-------+------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                               ;
+----------------------------+------------+------+---------------------+--------------+
; Compilation Hierarchy Node ; Macrocells ; Pins ; Full Hierarchy Name ; Library Name ;
+----------------------------+------------+------+---------------------+--------------+
; |cpu                       ; 40         ; 45   ; |cpu                ; work         ;
+----------------------------+------------+------+---------------------+--------------+


+-----------------------------------------------------------------------------------------------+
; Control Signals                                                                               ;
+--------+----------+---------+--------------+--------+----------------------+------------------+
; Name   ; Location ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ;
+--------+----------+---------+--------------+--------+----------------------+------------------+
; CLR    ; PIN_1    ; 37      ; Async. clear ; yes    ; On                   ; --               ;
; SST~11 ; LC23     ; 2       ; Clock enable ; no     ; --                   ; --               ;
; T3     ; PIN_83   ; 1       ; Clock        ; yes    ; On                   ; --               ;
+--------+----------+---------+--------------+--------+----------------------+------------------+


+---------------------------------------------------------------------+
; Global & Other Fast Signals                                         ;
+------+----------+---------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+------+----------+---------+----------------------+------------------+
; CLR  ; PIN_1    ; 37      ; On                   ; --               ;
; T3   ; PIN_83   ; 1       ; On                   ; --               ;
+------+----------+---------+----------------------+------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+----------------+----------------+
; Name           ; Fan-Out        ;
+----------------+----------------+
; SWD[1]         ; 40             ;
; SWD[0]         ; 39             ;
; SWD[2]         ; 38             ;
; W1             ; 31             ;
; IR[7]          ; 29             ;
; IR[6]          ; 29             ;
; IR[5]          ; 27             ;
; IR[4]          ; 27             ;
; W2             ; 21             ;
; ST             ; 8              ;
; Z              ; 4              ;
; C              ; 4              ;
; SST~11         ; 2              ;
; PCINC~72       ; 1              ;
; PCINC~71       ; 1              ;
; PCINC~70       ; 1              ;
; PCINC~66       ; 1              ;
; Mux0~2sexpand2 ; 1              ;
; Mux0~2sexpand1 ; 1              ;
; Mux0~2sexpand0 ; 1              ;
; SHORT~39       ; 1              ;
; DRW~18         ; 1              ;
; PCINC~59       ; 1              ;
; S~248          ; 1              ;
; M~21           ; 1              ;
; PCINC~55       ; 1              ;
; SBUS~17        ; 1              ;
; SEL~40         ; 1              ;
; MEMW~8         ; 1              ;
; MBUS~9         ; 1              ;
; SEL~36         ; 1              ;
; LAR~11         ; 1              ;
; ARINC~5        ; 1              ;
; SHORT~38       ; 1              ;
; ABUS~26        ; 1              ;
; DRW~17         ; 1              ;
; PCINC~54       ; 1              ;
; S~247          ; 1              ;
; M~20           ; 1              ;
; STOP~14        ; 1              ;
; PCINC~46       ; 1              ;
; S~241          ; 1              ;
; S~235          ; 1              ;
; LDZ~11         ; 1              ;
; S~231          ; 1              ;
; SELCTL~10      ; 1              ;
; PCADD~9        ; 1              ;
; Mux1~5         ; 1              ;
; SEL~32         ; 1              ;
; LDC~6          ; 1              ;
+----------------+----------------+


+------------------------------------------------+
; Interconnect Usage Summary                     ;
+----------------------------+-------------------+
; Interconnect Resource Type ; Usage             ;
+----------------------------+-------------------+
; Output enables             ; 0 / 6 ( 0 % )     ;
; PIA buffers                ; 40 / 288 ( 14 % ) ;
; PIAs                       ; 51 / 288 ( 18 % ) ;
+----------------------------+-------------------+


+----------------------------------------------------------------------------+
; LAB External Interconnect                                                  ;
+----------------------------------------------+-----------------------------+
; LAB External Interconnects  (Average = 6.38) ; Number of LABs  (Total = 4) ;
+----------------------------------------------+-----------------------------+
; 0                                            ; 4                           ;
; 1                                            ; 0                           ;
; 2                                            ; 0                           ;
; 3                                            ; 0                           ;
; 4                                            ; 0                           ;
; 5                                            ; 0                           ;
; 6                                            ; 0                           ;
; 7                                            ; 0                           ;
; 8                                            ; 0                           ;
; 9                                            ; 0                           ;
; 10                                           ; 0                           ;
; 11                                           ; 1                           ;
; 12                                           ; 1                           ;
; 13                                           ; 1                           ;
; 14                                           ; 0                           ;
; 15                                           ; 1                           ;
+----------------------------------------------+-----------------------------+


+----------------------------------------------------------------------+
; LAB Macrocells                                                       ;
+----------------------------------------+-----------------------------+
; Number of Macrocells  (Average = 5.00) ; Number of LABs  (Total = 4) ;
+----------------------------------------+-----------------------------+
; 0                                      ; 4                           ;
; 1                                      ; 0                           ;
; 2                                      ; 0                           ;
; 3                                      ; 0                           ;
; 4                                      ; 0                           ;
; 5                                      ; 0                           ;
; 6                                      ; 0                           ;
; 7                                      ; 0                           ;
; 8                                      ; 1                           ;
; 9                                      ; 1                           ;
; 10                                     ; 1                           ;
; 11                                     ; 0                           ;
; 12                                     ; 0                           ;
; 13                                     ; 1                           ;
+----------------------------------------+-----------------------------+


+---------------------------------------------------------+
; Parallel Expander                                       ;
+--------------------------+------------------------------+
; Parallel Expander Length ; Number of Parallel Expanders ;
+--------------------------+------------------------------+
; 0                        ; 0                            ;
; 1                        ; 4                            ;
; 2                        ; 2                            ;
+--------------------------+------------------------------+


+-------------------------------------------------------------------------------+
; Shareable Expander                                                            ;
+-------------------------------------------------+-----------------------------+
; Number of shareable expanders  (Average = 0.38) ; Number of LABs  (Total = 1) ;
+-------------------------------------------------+-----------------------------+
; 0                                               ; 7                           ;
; 1                                               ; 0                           ;
; 2                                               ; 0                           ;
; 3                                               ; 1                           ;
+-------------------------------------------------+-----------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Logic Cell Interconnection                                                                                                                                                        ;
+-----+------------+---------------------------------------------------------------------------------------------+------------------------------------------------------------------+
; LAB ; Logic Cell ; Input                                                                                       ; Output                                                           ;
+-----+------------+---------------------------------------------------------------------------------------------+------------------------------------------------------------------+
;  B  ; LC22       ; T3, CLR, SST~11                                                                             ; Mux1~5, ARINC~5, LAR~11, SEL~36, MBUS~9, MEMW~8, SEL~40, SBUS~17 ;
;  B  ; LC17       ; IR[6], IR[5], CLR, SWD[1], SWD[0], W1, SWD[2], IR[7], IR[4]                                 ; LPC                                                              ;
;  B  ; LC27       ; PCINC~55, C, IR[4], SWD[2], CLR, SWD[1], SWD[0], IR[7], IR[6], IR[5], W1, W2                ; PCINC~71                                                         ;
;  B  ; LC23       ; Mux1~5, CLR, SST~11, SWD[2], SWD[1], SWD[0], Mux0~2sexpand0, Mux0~2sexpand1, Mux0~2sexpand2 ; SST~11, ST                                                       ;
;  B  ; LC29       ; PCINC~70, Z, IR[4], SWD[2], CLR, SWD[1], SWD[0], IR[7], IR[6], IR[5], W1, W2                ; PCINC~54                                                         ;
;  B  ; LC26       ; PCINC~66, Z, IR[4], SWD[2], CLR, SWD[1], SWD[0], IR[7], IR[6], IR[5], W1, W2                ; PCINC~46                                                         ;
;  B  ; LC30       ; PCINC~59, C, IR[4], SWD[2], CLR, SWD[1], SWD[0], IR[7], IR[6], IR[5], W1, W2                ; PCINC~72                                                         ;
;  B  ; LC24       ; SWD[2], CLR, SWD[1], SWD[0], W2, IR[6], IR[7], IR[4], IR[5], Z, C                           ; PCADD                                                            ;
;  B  ; LC19       ; PCINC~46                                                                                    ; PCINC                                                            ;
;  B  ; LC28       ; IR[5], SWD[2], CLR, SWD[1], SWD[0], IR[7], W2, IR[6]                                        ; PCINC~59                                                         ;
;  B  ; LC21       ; DRW~18, IR[5], CLR, SWD[1], SWD[0], W1, IR[7], IR[6], IR[4]                                 ; DRW                                                              ;
;  B  ; LC25       ; IR[5], SWD[2], CLR, SWD[1], SWD[0], IR[7], W2, IR[6]                                        ; PCINC~55                                                         ;
;  B  ; LC20       ; SWD[2], CLR, SWD[1], SWD[0], W2, IR[5], IR[7], IR[6], IR[4]                                 ; DRW~17                                                           ;
;  C  ; LC46       ; SWD[1], SWD[0], SWD[2], CLR, W1, ST                                                         ; ARINC                                                            ;
;  C  ; LC45       ; ST, W1, SWD[2], CLR, SWD[1], SWD[0], IR[6], IR[5], IR[7], IR[4]                             ; LAR                                                              ;
;  C  ; LC35       ; IR[7], IR[5], IR[6], IR[4], W1, SWD[2], CLR, SWD[1], SWD[0]                                 ; LDC                                                              ;
;  C  ; LC43       ; SWD[1], SWD[2], CLR, SWD[0], W1, ST, IR[6], IR[5], IR[7], IR[4], W2                         ; MEMW                                                             ;
;  C  ; LC33       ; W2, SWD[1], ST, SWD[0], W1                                                                  ; SST~11                                                           ;
;  C  ; LC37       ; W1, SWD[2], CLR, SWD[1], SWD[0], IR[6], IR[5], IR[4], IR[7]                                 ; LDZ                                                              ;
;  C  ; LC40       ; SWD[1], SWD[0], CLR, SWD[2], W1, IR[7], IR[4], IR[6], IR[5]                                 ; STOP                                                             ;
;  C  ; LC38       ; PCINC~54                                                                                    ; LIR                                                              ;
;  D  ; LC64       ; IR[7], IR[5], IR[6], IR[4], W1, SWD[2], CLR, SWD[1], SWD[0]                                 ; CIN                                                              ;
;  D  ; LC51       ; IR[7], SWD[2], CLR, SWD[1], SWD[0], W1, IR[6], IR[4], W2, IR[5]                             ; ABUS                                                             ;
;  D  ; LC49       ; SWD[0], CLR, SWD[1], SWD[2], ST, W1, IR[6], IR[4], IR[7], IR[5]                             ; SBUS                                                             ;
;  D  ; LC59       ; S~248, SWD[2], CLR, SWD[1], SWD[0], W1, IR[6], IR[5], IR[7], IR[4], W2                      ; S[1]                                                             ;
;  D  ; LC52       ; IR[7], SWD[2], CLR, SWD[1], SWD[0], W1, IR[4], IR[6], IR[5], W2                             ; M~20                                                             ;
;  D  ; LC58       ; IR[7], IR[4], SWD[2], CLR, SWD[1], SWD[0], W1, IR[6]                                        ; S~247                                                            ;
;  D  ; LC53       ; M~21, IR[7], SWD[2], CLR, SWD[1], SWD[0], W1, IR[6], IR[5], IR[4]                           ; M                                                                ;
;  D  ; LC56       ; IR[6], SWD[2], CLR, SWD[1], SWD[0], W1, IR[4], IR[7], IR[5], W2                             ; S[3]                                                             ;
;  D  ; LC61       ; W1, SWD[2], CLR, SWD[1], SWD[0], IR[7], IR[4], IR[5], IR[6], W2                             ; S[0]                                                             ;
;  D  ; LC57       ; IR[6], W1, SWD[2], CLR, SWD[1], SWD[0], IR[5], IR[7], IR[4], W2                             ; S[2]                                                             ;
;  E  ; LC69       ; IR[4], IR[6], IR[7], IR[5], W1, SWD[2], CLR, SWD[1], SWD[0]                                 ; LONG                                                             ;
;  E  ; LC72       ; W1, SWD[2], W2, CLR, SWD[1], SWD[0]                                                         ; SEL[0]                                                           ;
;  E  ; LC67       ; SHORT~39, IR[7], SWD[1], IR[6], IR[4], W1, SWD[2], CLR, IR[5], C                            ; SHORT                                                            ;
;  E  ; LC77       ; W1, CLR, SWD[1], SWD[0], SWD[2], ST, W2                                                     ; SEL[3]                                                           ;
;  E  ; LC65       ; SWD[0], SWD[2], CLR, SWD[1], W1, ST, IR[4], IR[6], IR[7], IR[5], W2                         ; MBUS                                                             ;
;  E  ; LC73       ; W1, CLR, SWD[1], SWD[0], SWD[2], W2, ST                                                     ; SEL[1]                                                           ;
;  E  ; LC66       ; SWD[0], SWD[1], W1, SWD[2], CLR, Z, IR[7], IR[6], IR[4]                                     ; SHORT~38                                                         ;
;  E  ; LC80       ; SWD[1], CLR, SWD[2], SWD[0], W1                                                             ; SELCTL                                                           ;
;  E  ; LC75       ; SWD[2], CLR, SWD[1], SWD[0], W2                                                             ; SEL[2]                                                           ;
+-----+------------+---------------------------------------------------------------------------------------------+------------------------------------------------------------------+


+---------------------------------------------------------------+
; Fitter Device Options                                         ;
+----------------------------------------------+----------------+
; Option                                       ; Setting        ;
+----------------------------------------------+----------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off            ;
; Enable device-wide reset (DEV_CLRn)          ; Off            ;
; Enable device-wide output enable (DEV_OE)    ; Off            ;
; Enable INIT_DONE output                      ; Off            ;
; Configuration scheme                         ; Passive Serial ;
; Security bit                                 ; Off            ;
; Base pin-out file on sameframe device        ; Off            ;
+----------------------------------------------+----------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.0 Build 132 02/25/2009 SJ Full Version
    Info: Processing started: Mon Apr 01 12:10:46 2019
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off CPU -c CPU
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Info: Selected device EPM7128SLC84-15 for design "CPU"
Warning: Macrocell buffer inserted after node "PCINC~46"
Warning: Macrocell buffer inserted after node "PCINC~54"
Info: Quartus II Fitter was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 249 megabytes
    Info: Processing ended: Mon Apr 01 12:10:47 2019
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


